

การส่งผ่านข้อมูลผ่านสายไฟฟ้าบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์

Data Transfer via AC line using Microcontroller Application



เลขหมู่.....
เลขทะเบียน..... 42651
วัน, เดือน, ปี..... 5 ส.ย. 2545

b.....
i.....

ปริญญาบัตรฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิศวกรรมศาสตรบัณฑิต
สาขาวิศวกรรมอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในของเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งผ่านข้อมูลผ่านสายไฟบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์

Data Transfer via AC line using Microcontroller Application

โดย

รศ.ภักดิ์ แจ่มอรุณ เลขประจำตัว 40010630

อ.ดร.ถนัดดาวัลย์ ศรีวัฒนานุกุลกิจ เลขประจำตัว 40010654

อาจารย์ที่ปรึกษา

ผศ.พลผดุง ผดุงกุล

ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงาน ปีการศึกษา 2543
ภาควิชา อิเล็กทรอนิกส์
คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง การส่งข้อมูลผ่านสายไฟบ้าน โดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์

ผู้จัดทำ 1. นางสาว รติภัก แจ้จรุง 40010630
 2. นางสาว ลัดดาวัลย์ ศรีวัฒนานุกุลกิจ 40010654



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงาน ปีการศึกษา 2543
ภาควิชา อิเล็กทรอนิกส์
คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง การส่งข้อมูลผ่านสายไฟบ้าน โดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์

ผู้จัดทำ 1. นางสาว รติภักดิ์ แจ้จอรุณ 40010630
2. นางสาว ถัดดาวลัย ศรีวัฒนานุกุลกิจ 40010654



(ผศ. พดผดุง ผดุงกุล)
อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งผ่านข้อมูลผ่านสายไฟบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์

รติภัค แจงอรุณ

กัตดาวัลย์ ศรีวัฒนานุกุลกิจ

ผศ.พลพดุง ผดุงกุล อาจารย์ที่ปรึกษา

ปีการศึกษา 2543

บทคัดย่อ

โครงการเรื่อง “การส่งผ่านข้อมูลผ่านสายไฟบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์” นี้ เป็นโครงการต่อเนื่องมาจากโครงการเรื่อง “รีโมตคอนโทรล 12 ช่องโดยผ่านสายไฟบ้าน(AC LINE)” และเรื่อง “การส่งผ่านข้อมูลโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์” ซึ่งโครงการเรื่องการส่งผ่านข้อมูลผ่านสายไฟบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์นี้ สามารถนำมาประยุกต์ใช้ได้หลายลักษณะดังเช่นในโครงการนี้ได้นำมาประยุกต์ใช้กับป้ายแสดงราคาน้ำมันที่สถานีบริการน้ำมัน โดยการควบคุมการส่งข้อมูลจากไมโครคอนโทรลเลอร์ตัวเดียวไปยังไมโครคอนโทรลเลอร์หลายตัวได้โดยในโครงการนี้ได้ทดลองกับไมโครคอนโทรลเลอร์ 2 ตัว

การทำงานเริ่มต้นจากการรับข้อมูลที่เป็นตัวเลขราคาในหน่วยบาท,สตางค์และตัวเลขเลือกตำแหน่งปลายทาง ข้อมูลที่รับมาจะถูกเข้ารหัสซึ่งประกอบด้วย ไบต์เริ่มต้น ,ไบต์ที่อยู่, ไบต์ข้อมูล,ไบต์หยุดและไบต์ตรวจสอบความผิดพลาด จากนั้นชุดข้อมูลนี้จะถูกมอดูเลทกับความถี่คลื่นพาห์ที่เหมาะสมกับสายไฟบ้านแล้วผ่านสายไฟบ้านไปยังวงจรภาครับ เมื่อทำการดีมอดูเลทและนำสัญญาณที่ได้ไปตรวจสอบรวมทั้งทำการถอดรหัสแล้วก็จะได้รับข้อมูลที่ถูกต้องโดยจะแสดงผลที่จอผลึกเหลวและตัวเลขแสดงผลแบบ 7 ส่วน

Data Transfer via AC line using Microcontroller Application

Ratipak Chang-aaron

Laddawan Sriwattananukulkit

Asst. Prof. Polpadung Padungkul

2000

ABSTRACT

This project is a further development of two previous researches that are “12 Channel remote control via AC line” and “Data Transfer using Microcontroller Application”. It can be applied in data display as the price display board in petrol station. Moreover, we can use one transmission circuit to more than one receiver circuit such this project which consists of 2 receivers.

The process starts from inputs, which comprise of the price (Baht and Stang) and the numbers indicating the terminal address, go through microcontroller and construct an encoded data structure composing of start byte, address byte, data byte, stop byte and error byte. Then they are modulated with suitable carrier and transferred via AC line. Afterwards, they are demodulated, decoded to satisfy a correct data and displayed at liquid crystal display and 7-segments.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 หลักการและทฤษฎีที่เกี่ยวข้อง	2
2.1 Phase Locked Loop	2
2.2 Frequency Modulation	5
2.3 Frequency Shift Keying	7
2.4 Tuned Amplifier	8
2.5 Band Pass Filter	9
2.6 Comparator แบบ Adaptive Reference	16
2.7 Microcontroller MCS – 51	17
บทที่ 3 การออกแบบและอธิบายวงจร	22
บทที่ 4 รูปกราฟแสดงลักษณะสัญญาณผลการทดลองและผลการทดลอง	29
บทที่ 5 สรุปและวิจารณ์ผล	39
ภาคผนวก	
กิตติกรรมประกาศ	
บรรณานุกรม	

สารบัญรูป

	หน้า
รูปที่ 2.1 ส่วนประกอบของวงจรเฟสลึกลับ	2
รูปที่ 2.2 การมอดูเลตทางความถี่	3
รูปที่ 2.3 วงจรเปรียบเทียบเฟสและสัญญาณขาออกที่เกิดจากค่าคลาดเคลื่อนเฟส	5
รูปที่ 2.4 การมอดูเลตสัญญาณดิจิทัลโดยการเปลี่ยนความถี่ของคลื่นพาห้	7
รูปที่ 2.5 รูปคลื่นของดิจิทัลมอดูเลเตอร์ที่ใช้ในการส่งข้อมูลแบบไบนารี	7
รูปที่ 2.6 รูปวงจร Tuned Amplifier และ Frequency Respond	8
รูปที่ 2.7 รูปแสดงลักษณะทั่วไปของวงจรกรองแถบความถี่ผ่าน	9
รูปที่ 2.8 Pole – Zero Plot	10
รูปที่ 2.9 รูปแสดงการ Loss	10
รูปที่ 2.10 รูป Sallen & Key Band Pass Circuit	10
รูปที่ 2.11 รูป Band Pass Circuit	12
รูปที่ 2.12 รูป RC Circuit	13
รูปที่ 2.13 รูป 3 Amp Biquad Circuit	14
รูปที่ 2.14 รูป วงจร comparator แบบ Adaptive Reference	16
รูปที่ 2.15 รูปแสดงตำแหน่งขาของชิปไมโครคอนโทรลเลอร์ตระกูล MCS 51 เบอร์ 8051	18
รูปที่ 2.16 รูปแสดงวงจรสำหรับรีเซตชิปไมโครคอนโทรลเลอร์ตระกูล MCS 51 เมื่อเริ่มจ่ายพลังงานโดยอัตโนมัติ	20
รูปที่ 3.1 BLOCK DIAGRAM ภาคส่ง	27
รูปที่ 3.2 BLOCK DIAGRAM ภาครับ	28
รูปที่ 4.1 ลักษณะสัญญาณที่ได้จากไมโครคอนโทรลเลอร์	30
รูปที่ 4.2 ลักษณะสัญญาณของคลื่นพาห้ของมอดูเลเตอร์	31
รูปที่ 4.3 ลักษณะสัญญาณของคลื่นพาห้หลังถูกมอดูเลต	32
รูปที่ 4.4 ลักษณะสัญญาณไฟฟ้ากระแสสลับขณะที่ไม่มีข้อมูล	33
รูปที่ 4.5 ลักษณะสัญญาณไฟฟ้ากระแสสลับขณะที่มีข้อมูล(ภาคส่ง)	34
รูปที่ 4.6 ลักษณะสัญญาณไฟฟ้ากระแสสลับขณะที่มีข้อมูล(ภาครับ)	35
รูปที่ 4.7 ลักษณะสัญญาณที่ได้หลังจากการดีมอดูเลตแล้ว	36
รูปที่ 4.8 ลักษณะสัญญาณที่ได้หลังจากผ่านวงจรเปรียบเทียบ	37

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- รูปที่ 4.9 กราฟแสดงผลคอบสวนองของวงจรรองแถบความถี่ผ่าน
รูปที่ 5.1 วงจรภาคส่ง
รูปที่ 5.2 วงจรภาครับ



สารบัญตาราง

ตารางที่ 4.1	ตารางแสดงผลการทดลองหาความเร็วสูงสุดที่ทำการรับส่งได้	29
ตารางที่ 4.2	ตารางแสดงผลการทดลองหาระยะทางสูงสุดที่ทำการรับส่งได้	29



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1 บทนำ

ในปัจจุบันการส่งข้อมูลข่าวสารสามารถทำได้หลายลักษณะ เช่น ผ่านสายเคเบิล สายโทรศัพท์ หรือแบบไร้สายเช่น ส่งข้อมูลโดยใช้อินฟราเรด เป็นต้น การส่งข้อมูลโดยผ่านสายสัญญาณดังที่ยกตัวอย่างนั้นจะต้องมีการเดินสายจากที่หนึ่งไปยังอีกที่หนึ่ง ซึ่งอาจเกิดปัญหาบางอย่างได้ การส่งข้อมูลโดยผ่านสายไฟบ้านนั้นไม่จำเป็นต้องมีการเดินสายใหม่เพราะแต่ละบ้านมีการเดินสายไฟอยู่แล้วทำให้สามารถลดต้นทุนได้อย่างมาก ในปัจจุบัน ข้อมูลข่าวสารถือว่าเป็นสิ่งสำคัญอย่างยิ่งในยุคโลกาภิวัตน์ และสิ่งที่สำคัญยิ่งไปกว่านั้นก็คือ การส่งข้อมูลไปสู่ผู้รับอย่างถูกต้องครบถ้วน โครงการเรื่องนี้จะกล่าวถึงการส่งผ่านข้อมูลผ่านสายไฟบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์ในการช่วยตรวจสอบเพื่อให้สามารถมั่นใจได้ว่าข้อมูลที่ได้รับนั้นถูกต้องและครบถ้วน

1.1 วัตถุประสงค์

- 1.1.1 เพื่อศึกษาการทำงานของการทำงานการส่งผ่านข้อมูลบ้านสายไฟบ้านและการทำงานของไมโครคอนโทรลเลอร์
- 1.1.2 สามารถนำทฤษฎีไปประยุกต์ใช้ในทางปฏิบัติได้
- 1.1.3 ศึกษาการทำงานของวงจรและโปรแกรมเพื่อสามารถนำความรู้ไปประยุกต์ใช้ในการทำงานที่ซับซ้อนต่อไปในอนาคตได้

1.2 รายงานฉบับนี้จะกล่าวถึง

- 1.2.1 การส่งข้อมูลจากไมโครคอนโทรลเลอร์ เอ็นโค้ด(ENCODE)ออกมาเป็นชุดข้อมูล ผ่านการมอดูเลทและจูนความถี่ส่งผ่านสายไฟบ้าน
- 1.2.2 การรับข้อมูลจากภาคส่ง ตีมอดูเลทความถี่พาหะออก และรับข้อมูลโดยใช้ไมโครคอนโทรลเลอร์ตรวจสอบสัญญาณ และแสดงผลออกทางจอแอลซีดี

1.3 หลังจากจบโครงการนี้แล้ว ทำให้สามารถเข้าใจการทำงานของการทำงานการส่งข้อมูลผ่านสายไฟบ้านโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์และสามารถนำไปประยุกต์ใช้กับงานที่ซับซ้อนได้ต่อไป

บทที่ 2 หลักการและทฤษฎีที่เกี่ยวข้อง

2.1 Phase Locked Loop

การใช้เฟสล็อกในการคิโมคูลเตตสัญญาณ FM นั้น จะอาศัยหลักการที่วงจรเฟสล็อกคูลูปพยายามที่จะ ล็อก หรือ ซิงโครไนซ์ มุมชั่วขณะของสัญญาณจากวงจร VCO (Voltage Controlled Oscillator) เข้ากับมุมชั่วขณะของสัญญาณที่เข้ามาดังรายละเอียดที่กล่าวต่อไปนี้ การล็อกมุมชั่วขณะนี้จะหมายถึงความถี่และเฟสของสัญญาณรวมกันอยู่ ส่วนประกอบพื้นฐานของวงจรเฟสล็อกคูลูปจะเป็นดังแสดงไว้ในรูป กล่าวคือ จะประกอบด้วยวงจรเปรียบเทียบเฟสและวงจร VCO ซึ่งเป็นวงจรออสซิลเลเตอร์ ที่ความถี่ออสซิลเลตถูกควบคุมด้วยโวลเตจจากสัญญาณภายนอก จึงมีลักษณะเหมือนวงจรมอดูเลเตอร์ของสัญญาณ FM โดยทั่วไป



รูปที่ 2.1 ส่วนประกอบของวงจรเฟสล็อกคูลูป

วงจรเปรียบเทียบเฟสนั้นสร้างขึ้นได้โดยใช้วงจรคูณหรือมิกเซอร์ร่วมกับฟิลเตอร์ผ่านความถี่ต่ำดังแสดงไว้ในรูปที่ 2.9 การทำงานจะเป็นดังนี้คือ ถ้าให้สัญญาณขาเข้าเป็น

$$x(t) = A \cos[\omega_c t + \phi(t)] = A \cos \theta_c(t)$$

และสัญญาณที่มาจากวงจร VCO เขียนได้เป็น $v(t) = B \cos \theta_v(t)$ และถ้าให้ผลต่างของมุมของสัญญาณทั้งสองเขียนได้เป็น


$$\theta_c(t) - \theta_v(t) = \pi/2 + \epsilon(t)$$

สัญญาณขาออกที่ผ่านฟิลเตอร์ผ่านความถี่ต่ำ จะสามารถเขียนได้ในรูปต่อไปนี้

$$\begin{aligned} y(t) &= 0.5 AB \cos[\theta_c(t) - \theta_v(t)] \\ &= 0.5 AB \cos[\epsilon(t) - \pi/2] = 0.5 AB \sin \epsilon(t) \end{aligned}$$

สัญญาณ $\epsilon(t)$ นี้ก็คือ ค่าคลาดเคลื่อนเฟส (phase error) ซึ่งมีเมื่อนำสมการ $y(t)$ ไปพล็อตกราฟก็จะได้ตามรูปที่ 2.10 การที่เราเลือกให้ผลต่างเฟสเป็นดังที่แสดงไว้ในสมการนั้น ก็เพื่อให้สัญญาณขาออก $y(t)$ เป็น 0 เมื่อ $\epsilon(t) = 0$ ทั้งนี้เพื่อให้ผลที่ได้สามารถใช้งานได้สะดวกและตรงกับสิ่งที่เกิดขึ้นในวงจรที่สร้างขึ้นจริง ลักษณะดังกล่าวนี้ถือได้ว่าวงจรเฟสล็อกคูลูป จะล็อกมุมได้เมื่อเฟสของสัญญาณขาออกกับเฟสของสัญญาณจากวงจร VCO ต่างกันอยู่ $\pi/2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.2 วงจรเปรียบเทียบเฟสและสัญญาณขาออกที่เกิดจากค่าคลาดเคลื่อนเฟส

เมื่อพิจารณาการทำงานของวงจร VCO พร้อมกันไปด้วยจะสามารถอธิบายการทำงานรวมของวงจรเฟสล็อกได้ดังนี้ ก่อนอื่นถ้าเราตั้งเฟสล็อกคลุปลให้ล็อกความถี่ ω_c โดยมีสัญญาณขาออกเป็นศูนย์ที่เวลา $t = 0$ ถ้าความถี่ของสัญญาณที่เข้ามาเปลี่ยนอย่างรวดเร็วจาก ω_c ไปเป็น $\omega_c + \Delta\omega$ ซึ่งหมายถึงเฟส $\phi(t)$ จะเป็น $\Delta\omega t$ ค่า $\phi(t)$ นี้จะมีค่ามากขึ้นตามเวลา และจะส่งผลให้สัญญาณขาออกจากวงจรเปรียบเทียบเฟสมีค่าสูงขึ้นตามไปด้วย อย่างไรก็ตามสัญญาณขาออกนี้จะถูกป้อนกลับมากควบคุมความถี่ของวงจร VCO ให้สูงขึ้น เพื่อติดตามการเปลี่ยนแปลงของสัญญาณ $x(t)$ ถ้าวงจร VCO มีการตอบสนองที่รวดเร็ว ก็จะทำให้สามารถติดตามความถี่ของสัญญาณขาเข้าได้ทันที และทำให้เกิดสภาพสมดุลที่ความถี่ใหม่ขึ้น ในสภาพสมดุลอันใหม่นี้ถึงแม้ความถี่ของสัญญาณจากวงจร VCO เท่ากับความถี่ของ $x(t)$ ก็จริง แต่เฟสของสัญญาณทั้งสองจะต่างกันเป็นค่าที่ไม่ใช่ $\pi/2$ เพราะการที่วงจร VCO ให้กำเนิดอยู่ และถ้า $y(t)$ ไม่เป็นศูนย์ ก็แสดงว่าเฟสของสัญญาณที่เข้าสู่วงจรเปรียบเทียบเฟสต่างกันไม่เป็น $\pi/2$ และเนื่องจากสัญญาณที่ออกจากวงจร VCO มีลักษณะเป็นสัญญาณ FM ที่มี $y(t)$ เข้ามามอดูเลตอยู่ดังกล่าว่าข้างต้น สัญญาณนี้จะเขียนได้ในรูปต่อไปนี้ คือ

$$v(t) = B \cos[\omega_c t + k \int_{-\infty}^t y(\alpha) d\alpha]$$

และถ้าบอกว่าสัญญาณ $v(t)$ นี้มีความถี่เท่ากับสัญญาณ $x(t)$ ก็จะได้ความสัมพันธ์ระหว่างเฟสของสัญญาณทั้งสองเป็นดังนี้

$$\omega_c + ky(t) = \omega_c + \frac{d\phi(t)}{dt}$$

$$ky(t) = \Delta\omega$$

ซึ่งก็หมายความว่า สัญญาณขาออกของเฟสล็อกคลุปล คือ $y(t)$ จะแปรตรงกับความถี่เบี่ยงเบนของสัญญาณขาเข้า และเนื่องจากความถี่เบี่ยงเบนนี้แปรตรงกับขนาดของสัญญาณเบสแบนด์ ดังนั้น $y(t)$ ก็จะแปรตรงกับสัญญาณเบสแบนด์ $m(t)$ นั่นคือเฟสล็อกคลุปลก็จะให้สัญญาณขาออกที่เป็นสัญญาณดีมอดูเลตของสัญญาณ FM ที่เข้ามา


เฟสล็อกคูล์โดยทั่วไปจะสามารถจับความถี่ได้ในช่วงหนึ่ง กล่าวคือ ในขณะที่เฟสล็อกคูล์ทำงานอย่างอิสระ (free running) แล้วเกิดมีสัญญาณความถี่อื่นเข้ามา เฟสล็อกคูล์จะพยายามติดตามเพื่อจับความถี่นั้น ช่วงความถี่ที่เฟสล็อกคูล์สามารถติดตามจับได้นี้ เรียกว่า ช่วงความถี่ตรวจจับ (capture range) และเมื่อเฟสล็อกคูล์ติดตามจับความถี่ได้แล้ว ช่วงความถี่ที่เฟสล็อกคูล์จะติดตามจับได้ตลอดเวลา เรียกว่า ช่วงความถี่ล็อก (lock range) โดยทั่วไปช่วงความถี่ล็อกจะกว้างกว่าช่วงความถี่ตรวจจับ เช่น ช่วงความถี่ล็อกเป็น 1 MHz แต่ช่วงความถี่ตรวจจับเป็น 100 kHz เป็นต้น ทั้งนี้เนื่องจากเฟสล็อกคูล์จะทำงานอย่างมีเสถียรภาพในช่วงที่ $\varepsilon(t)$ อยู่ในช่วงที่ทำให้เส้นกราฟมีค่าอนุพันธ์เป็นบวก คือในช่วงที่เป็น $-\pi/2 - \pi/2$ เท่านั้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 Frequency Modulation

รูปคลื่นของสัญญาณ FM เกิดจากสัญญาณมอดูเลต ดังรูป 2.1 เช่น สัญญาณเสียงซึ่งเป็นข่าวสารเข้าไปมอดูเลตลงบนสัญญาณพาหะดังรูป สัญญาณพาหะหลังจากมอดูเลตแล้วในรูปจะเป็นสัญญาณ FM จะเห็นว่าที่เวลา t_0 สัญญาณ FM อยู่ที่ความถี่กลาง เมื่อสัญญาณที่เข้ามามอดูเลตมีค่าทางบวกสูงสุด ความถี่ของพาหะจะเพิ่มขึ้นสูงสุด นั่นคือสัญญาณมอดูเลตถึงจุดยอดสุด(สัญญาณมอดูเลตมีขนาดสูงสุดนั่นเอง) ที่เวลา t_1



รูป 2.3 การมอดูเลตทางความถี่

ที่เวลา t_2 สัญญาณมอดูเลตลดลงเป็นศูนย์ ความถี่ของพาหะก็จะลดลงมาที่ความถี่กลางดั้งเดิมหลังจากเวลาสัญญาณมอดูเลตมีค่าลดลงต่ำกว่าศูนย์กลายเป็นลบ พาหะจะมีความถี่ลดลงต่ำกว่าความถี่กลางและเมื่อเวลาสัญญาณมอดูเลตกลับเป็นศูนย์อีกครั้งหนึ่ง ความถี่ของพาหะก็จะกลับมายังความถี่กลางดั้งเดิมเช่นกัน ในช่วงเวลา t_4 ถึง t_8 ก็จะซ้ำแบบเดิมเรื่อยๆ ไป สรุปแล้วความถี่ของพาหะจะเปลี่ยนแปลงไปตามแอมพลิจูดของสัญญาณมอดูเลตและพาหะยังคงอยู่ที่ความถี่กลางเมื่อสัญญาณมอดูเลตเป็นศูนย์

ช่วงความถี่ที่พาหะเบี่ยงเบนไปจากความถี่กลางเรียกว่า ความถี่เบี่ยงเบน (frequency deviation) โดยอัตราการเบี่ยงเบนความถี่ของสัญญาณ FM ขึ้นอยู่กับความถี่ของสัญญาณที่เข้ามามอดูเลต นั่นคือ ความถี่ของสัญญาณที่เข้ามามอดูเลตเป็นตัวกำหนดอัตราการเบี่ยงเบนความถี่

สำหรับแอมพลิจูดของสัญญาณมอดูเลตจะเป็นตัวกำหนดช่วงความถี่เบี่ยงเบน กล่าวโดยสรุป สัญญาณ FM มีคุณสมบัติที่สำคัญดังนี้

1. มีแอมพลิจูดคงที่ตลอด แต่ความถี่เปลี่ยนแปลงตามสัญญาณที่เข้ามามอดูเลต

2. อัตราการเบี่ยงเบนความถี่ของสัญญาณพาหะมีค่าเท่ากับความถี่ของสัญญาณที่เข้ามามอดูเลต

3. ช่วงความถี่เบี่ยงเบน(หรือดีวีเอชเอ็น) เป็นสัดส่วนกับแอมพลิจูดของสัญญาณที่เข้ามามอดูเลต

ในระบบ FM จำนวนไซด์แบนและแอมพลิจูดของไซด์แบนขึ้นอยู่กับค่าดัชนีการมอดูเลต โดยความถี่ของไซด์แบนมีค่าสัมพันธ์กับความถี่ของสัญญาณที่เข้ามามอดูเลต กล่าวคือ ไซด์แบนคู่แรกมีความถี่เท่ากับ $f_c \pm f_m$ ไซด์แบนคู่ที่สองมีความถี่เท่ากับ $f_c \pm 2f_m$, ... ฯลฯ และนั่นแบนด์วิดท์ของคลื่น FM ต้องครอบคลุมจำนวนไซด์แบนที่สำคัญทุกตัว นั่นคือ แบนด์วิดท์ขึ้นอยู่กับดัชนีการมอดูเลตและความถี่ของสัญญาณที่เข้ามามอดูเลต แต่ดัชนีการมอดูเลตเท่ากับ f_d/f_m ดังนั้นถ้าเราทราบความถี่เบี่ยงเบนและความถี่ของสัญญาณมอดูเลตเราก็สามารถคำนวณหาแบนด์วิดท์ได้




2.3 Frequency shift keying

เป็นการใช้สวิชต์ตอบสนองสัญญาณดิจิทัลแล้วทำการเลือกออสซิลเลเตอร์ที่มีความถี่ที่ต้องการเพื่อทำการส่งสัญญาณออกไป จำนวนออสซิลเลเตอร์ที่เตรียมไว้จะต้องเท่ากับจำนวนระดับของสัญญาณ การมอดูเลตสัญญาณวิธีนี้เฟสของสัญญาณแต่ละช่วงจะไม่ต่อเนื่องกันเพราะมาจากออสซิลเลเตอร์คนละชุด ซึ่งสามารถแสดงให้เห็นได้ดังรูป



รูปที่ 2.4 การมอดูเลตสัญญาณดิจิทัลโดยการเปลี่ยนความถี่ของคลื่นพาห้

สัญญาณแบบ FSK สามารถแสดงให้เห็นเปรียบเทียบกับสัญญาณ FM และสัญญาณ AM ได้ดังรูป




รูปที่ 2.5 รูปคลื่นของดิจิทัลมอดูเลชันที่ใช้ในการส่งข้อมูลไบนารี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 Tuned Amplifier

ในวงจรขยายไม่ว่าจะเป็นวงจรขยายแบบใดก็ตาม ค่าของอัตราขยายจะแปรผันโดยตรงกับค่าของอิมพีแดนซ์ในวงจรเอาต์พุตเสมอ ในวงจรขยายความถี่ต่ำหรือ wide band โหลดของวงจรมักจะเป็นความต้านทานซึ่งจะมีค่าคงที่ตลอดทุกความถี่ ถ้าเราเปลี่ยนโหลดของวงจรขยายเป็นวงจรขนานของ LC หรือวงจรเท็งค์แล้ว ค่าอัตราขยายของวงจรจะมีค่าสูง: จุดที่ความถี่เรโซแนนซ์ ของ LC ทั้งนี้เพราะอิมพีแดนซ์ของวงจรขนาน LC จะมีค่าสูงสุดที่ความถี่เรโซแนนซ์



รูปที่ 2.6 รูปวงจร Tuned Amplifier และ Frequency Respond

จากวงจรพื้นฐานของวงจรขนาน R-L-C จะพบว่าอิมพีแดนซ์จะมีค่าสูงสุดที่ความถี่เรโซแนนซ์ F ดังในรูปศึกษาเอาต์พุตหรือวงจรจูนก็จะเป็นฟังก์ชันความถี่เช่นเดียวกับวงจรจูนนั้น หรือกล่าวอีกในหนึ่งว่าการตอบสนองความถี่ของวงจรจูนนั้นจะเป็นฟังก์ชันของค่าอิมพีแดนซ์ RLC (B/rbc พิจารณาได้ว่าเป็นค่าคงที่) ดังนั้นค่าของอัตราขยายแรงดันของวงจร Tuned Amp ก็จะมีค่าสูงสุดที่ความถี่เรโซแนนซ์ของ LC และอัตราขยายของวงจรก็จะลดลงที่ความถี่สูงกว่าและต่ำกว่าความถี่เรโซแนนซ์ดังในรูป

ในกรณีของ LC ในอุดมคติจะได้ความถี่เรโซแนนซ์

$$F_r = 1/(2\pi\sqrt{LC}) \text{ HZ}$$

$$BW = F_r / (Q_{\text{loader}})$$

$$= 1/(2\pi R_p C) \text{ HZ}$$


$$\text{ซึ่ง } Q_{\text{loader}} = R_p / X_L = R_p / X_C = R_p \sqrt{L/C}$$

โดยที่ R_p คือความต้านทานรวมทั้งหมดที่ต่อขนานกับ LC ในอุดมคติ (เช่น Source Resistance ,Load)

ในความเป็นจริงจะมีความต้านทาน R_s ค่าหนึ่งต่ออนุกรมกับ L ซึ่ง R_s นี้คือความต้านทานของลวดที่ใช้พันคอยล์นั้น R นี้จะเป็น Effective Resistance ของลวดซึ่งจะมีค่าสูงขึ้นเมื่อความถี่สูงขึ้นเนื่องจาก skin effect

2.5 Band Pass Filter

เป็นวงจรที่ยอมให้ความถี่ผ่านได้ในแถบที่กำหนดเท่านั้น โดยจะไม่ยอมให้ความถี่ทั้งสองข้างของแถบนั้นๆผ่าน ดังรูป เป็นกราฟแสดงลักษณะทั่วไปของวงจรกรองความถี่ผ่าน




รูปที่ 2.7 แสดงลักษณะทั่วไปของวงจรกรองแถบความถี่ผ่าน

Second Order Transfer Function ของวงจรความถี่ผ่านจะเป็นดังนี้


$$\frac{V_o}{V_{in}} = \frac{as}{s^2 + as + b} = \frac{\frac{\omega_p}{Q_p} s}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2}$$

ฟังก์ชันจะมีคู่ของ complex poles ในครึ่งซ้ายของ s-plane และมี zero ที่ origin ที่ความถี่ต่ำและความถี่สูง การสูญเสีย(loss) จะเพิ่มขึ้นดังกราฟ $H(s) = s$ คือที่ 20 dB/decade ที่ความถี่โพลคือ $\omega_p = \sqrt{b}$ การสูญเสียจะมีค่าคงที่ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 Pole - Zero Plot




รูปที่ 2.9 รูปแสดงการ Loss

วงจร Band Pass Circuit สามารถพิจารณาได้หลายรูปแบบดังนี้

1.Sallen and Key Band Pass Circuit

ลักษณะการต่อวงจรโดยใช้อุปกรณ์ตัวต้านทานและตัวเก็บประจุตั้งรูปจะได้วงจรกรองความถี่ผ่านซึ่งค้นพบโดย Sallen และ Key



รูปที่ 2.10 รูป Sallen & Key Band Pass Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาโดยใช้ feed forward และ feedback transfer function ดังสมการ

node 1 ;

$$\frac{V_o}{k} \left(\frac{1}{R_3} + sC_2 \right) - V (sC_2) = 0$$

node 2 ;

$$V_2 (sC_1 + sC_2 + \frac{1}{R_1} + \frac{1}{R_2}) - \frac{V_o}{k} (sC_2) - V_o \left(\frac{1}{R_2} \right) = \frac{V_{in}}{R_1}$$

จะแก้สมการได้เป็น

$$\frac{V_{out}}{V_{in}} = \frac{ks/R_1C_1}{s^2 + s \left(\frac{1}{R_1C_1} + \frac{1}{R_3C_2} + \frac{1}{R_3C_1} + \frac{1-k}{R_2C_1} \right) + \frac{R_1 + R_2}{R_1R_2R_3C_1C_2}}$$

ซึ่งจากการพิจารณา second order band pass function

$$K \frac{s}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2}$$

และกำหนดให้

$$C_1 = C_2 = 1 \quad \text{และ} \quad R_1 = R_2 = R_3 = R$$

ดังนั้นจะได้ว่า

$$R = R_1 = R_2 = R_3 = \frac{\sqrt{2}}{\omega_p}$$

$$k = 1 + \frac{r_2}{r_1} = 4 - \frac{\sqrt{2}}{Q_p}$$

$$\text{โดย } \frac{r_2}{r_1} \text{ มีค่าเป็นบวกและ } Q_p > \frac{\sqrt{2}}{3}$$

สุดท้ายจะได้ค่า gain constant

$$K = \frac{k}{R_1C_1} = \omega_p \left(2\sqrt{2} - \frac{1}{Q_p} \right)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. Negative Feedback Biquad Band Pass Circuit

ลักษณะการต่อวงจรอยู่บนพื้นฐานของทฤษฎีการป้อนกลับแบบลบโดยต่อแบบ Bridged-T RC Network ส่วน Feed Forward และ Feed Back Transfer Function จะสามารถหาได้ดังนี้

$$\begin{bmatrix} sC1 + sC2 + \frac{1}{R1} & -sC1 \\ -sC1 & sC1 + \frac{1}{R2} \end{bmatrix} \begin{bmatrix} Vx \\ V1 \end{bmatrix} = \begin{bmatrix} \frac{1}{R1} & sC2 \\ 0 & \frac{1}{R2} \end{bmatrix} \begin{bmatrix} V2 \\ V3 \end{bmatrix}$$

แก้สมการได้ดังนี้

$$T_{FB} = \frac{V1}{V3} \Big|_{V2=0} = \frac{s^2 + s\left(\frac{1}{R2C1} + \frac{1}{R2C2}\right) + \frac{1}{R1R2C1C2}}{s^2 + s\left(\frac{1}{R2C1} + \frac{1}{R2C2} + \frac{1}{R1C2}\right) + \frac{1}{R1R2C1C2}}$$


และ

$$T_{FF} = \frac{V1}{V2} \Big|_{V3=0} = \frac{s/R1C2}{D}$$

ซึ่ง D หมายถึง Denominator


จากสมการ Ideal Op-Amp นั้น Transfer Function ของ Active RC Circuit คือ

$$T_{BP} = \frac{-s/R1C2}{s^2 + s\left(\frac{1}{R2C1} + \frac{1}{R2C2}\right) + \frac{1}{R1R2C1C2}}$$



รูปที่ 2.11 Band - Pass Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 รูป RC Circuit

ซึ่งมีรูปแบบของฟังก์ชันของ second order Band Pass Filter Function คือ

$$K_1 \frac{s}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2}$$

จะได้ว่า

$$\omega_p = \sqrt{1/R_1 C_1 R_2 C_2}$$

และ

$$Q_p = \frac{\sqrt{R_1 R_2 C_1 C_2}}{1 + \frac{1}{R_2 C_1} + \frac{1}{R_2 C_2}} = \frac{\sqrt{\frac{R_2}{R_1}}}{\sqrt{\frac{C_2}{C_1}} + \sqrt{\frac{C_1}{C_2}}}$$

กำหนดให้

$$C_1 = C_2 = 1$$

ดังนั้น $R_2 = 2 \frac{Q_p}{\omega_p}, R_1 = \frac{1}{2\omega_p Q_p}$


จะได้ค่า gain constant คือ

$$K_1 = \frac{-1}{R_1 C_2} = -2\omega_p Q_p$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. Three Amplifier Biquad Band Pass Circuit

ลักษณะการต่อวงจรจะเป็นการต่อกันของวงจร Inverter, Leaky integrator และวงจร Summer ดังรูป



รูปที่ 2.13 รูป 3 Amp Biquad Circuit

จะสามารถเขียนสมการได้ดังนี้

$$\frac{V_3}{V_{in}} = \frac{-1}{s^2 + \frac{1}{R_1 C_1} s + \frac{1}{R_2 R_3 C_1 C_2}}$$

Transfer Function ของ Band Pass คือ

$$T_{BP}(S) = \frac{-CS}{s^2 + as + b}$$

ความสัมพันธ์ระหว่าง V_1 กับ V_3 คือ

$$V_3 = \frac{1}{s} \frac{R_2 C_2}{R_4 C_1} V_1$$

สามารถแก้สมการหา Band Pass Function ได้คือ

$$\frac{V_1}{V_{IN}} = \frac{-1}{s^2 + \frac{1}{R_1 C_1} s + \frac{1}{R_2 R_3 C_1 C_2}}$$

จะได้ว่า

$$c = \frac{1}{R_4 C_1}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$a = \frac{1}{R_1 C_1}$$

$$b = \frac{1}{R_2 R_3 C_1 C_2}$$

และกำหนดให้

$$C_1 = C_2 = 1 \quad \text{และ} \quad R_1 = R_2 = R_3 = R$$

จะหาค่าที่เหลือได้คือ


$$R_1 = \frac{1}{a} \quad R_2 = R_3 = \frac{1}{\sqrt{b}} \quad R_4 = \frac{1}{c}$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 Comparater แบบ Adaptive Reference

วงจรเปรียบเทียบ (comparator) มีสัญญาณเข้าสองสัญญาณ สัญญาณหนึ่ง เรียกว่า V_i อีกสัญญาณหนึ่งมักเป็นแรงดันอ้างอิงคงตัว V_R ส่วนแรงดันออกจะขึ้นกับแรงดันขาเข้า V_i เมื่อเทียบกับ V_R ดังแสดงในรูป



รูปที่ 2.14 รูป วงจร comparator แบบ Adaptive Reference

สามารถสรุปความสัมพันธ์ระหว่าง V_o และ V_i ได้ดังนี้

$$\begin{array}{l} V_i > V_R & V_o = L^+ \\ V_i = V_R & V_o = 0 \\ V_i < V_R & V_o = L^- \end{array}$$

โดยที่ L^+ และ L^- คือ ระดับของแรงดันออกที่ใช้บอกผลของการเปรียบเทียบ

วงจรเปรียบเทียบทำหน้าที่จัดสัญญาณรูปคลื่นจนแทบไม่เหลือเค้าเดิม เช่น แรงดัน V_i แปรผันกับเวลาอย่างช้าๆ จะเปลี่ยนมาเป็นแรงดัน V_o ที่เปลี่ยนระดับอย่างฉับพลันทุกครั้งที่ V_i แปรมาถึงค่า V_R

ได้มีการผลิตวงจรประมวล โดยมีมุ่งหวังให้ใช้เป็นวงจรเปรียบเทียบโดยเฉพาะ (บางครั้งอาจใช้เป็นวงจรกันชนbufferก็ได้) ตัวอย่างเช่นวงจรประมวลหมายเลข $\mu A710, 760, LM111, LM160, HA211$ ระดับของแรงดันออกของวงจรประมวลเหล่านี้จะขึ้นอยู่กับแหล่งจ่ายไฟตรง ถ้าต้องการให้ได้ระดับคงตัวเราอาจใช้ไดโอดซีเนอร์ต่ออยู่ที่ขั้วออก หรือต่ออยู่ในวงจรป้อนกลับก็ได้ แต่ข้อเสียประการหนึ่งของการใช้ไดโอดซีเนอร์ก็คือ ผลตอบสนองชั่วคราว (transient) จะไม่ดีนัก

2.7 Microcontroller MCS - 51

ไมโครคอนโทรลเลอร์ 8051 มีจุดประสงค์หลักเพื่อใช้ในงานควบคุม ดังนั้นจึงมีวงจรพื้นฐานที่จำเป็นรวมอยู่ในชิปแล้ว ทำให้สามารถทำงานได้โดยไม่ต้องพึ่งพาอุปกรณ์ภายนอกอีกเท่าใดนัก มีพอร์ตสื่อสารข้อมูลแบบอนุกรมเพื่อรับหรือส่งข้อมูลแบบอนุกรมได้ด้วยตัวเอง เพิ่มคำสั่งที่ใช้ในการเขียนโปรแกรมให้มากกว่าเดิมแต่ใช้เวลาทำงานแต่ละคำสั่งสั้นลงและคำสั่งที่เพิ่มขึ้นช่วยทำให้การเขียนโปรแกรมคล่องตัวและสะดวกขึ้นกว่าเดิมมาก MCS – 51 มีสมาชิกอยู่หลายเบอร์ที่ออกแบบไว้เพื่อจุดประสงค์เฉพาะอย่างโดยตรง ผู้ใช้สามารถดูได้จากคู่มือของ MCS – 51 และเลือกใช้ได้ตามสะดวก

2.7.1 คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ MCS – 51


- ต้องการแหล่งจ่ายไฟ 5 โวลต์เพียงชุดเดียว
- มีหน่วยความจำสำหรับเก็บโปรแกรมควบคุมการทำงานอยู่ในชิปจำนวน 4 กิโลไบต์(เบอร์ 8031,8032 ไม่มีหน่วยความจำส่วนนี้ ส่วนเบอร์ 8052 มีหน่วยความจำส่วนนี้ 8 กิโลไบต์)
- มีหน่วยความจำสำหรับเก็บข้อมูลทั่วไปอยู่ในชิปจำนวน 128 ไบต์(ใน8031,8051) 256 ไบต์ (ใน 8032,8052)
- สามารถใช้หน่วยความจำสำหรับโปรแกรมและข้อมูลที่อยู่ภายนอกชิปได้อย่างละ 64 กิโลไบต์แยกจากกัน
- คำสั่งส่วนใหญ่ใช้เวลาทำงานเพียง 1 ไมโครวินาที เมื่อใช้คริสตอลความถี่ 12 เมกะเฮิร์ตซ์
- มีพอร์ตที่สามารถรับหรือส่งข้อมูลได้ทั้ง 2 ทิศทาง จำนวน 4 พอร์ตๆละ 8 บิตหรือสามารถใช้งานเป็นพอร์ตขนาด 1 บิตแยกจากกัน ทำให้เสมือนมีพอร์ตขนาด 1 บิตใช้งานรวมทั้งสิ้น 32 พอร์ต
- รับและส่งข้อมูลแบบอนุกรมได้ในตัว โดยสามารถกำหนดอัตราเร็วในการรับและส่งข้อมูล (baud rate) ได้ตั้งแต่ 300 – 375 กิโลบิตต่อวินาที
- จัดลำดับความสำคัญของสัญญาณอินเทอร์รัปต์ได้ 2 ระดับ
- มีรีจิสเตอร์สำหรับใช้งานเป็น ไทม์เมอร์หรือเคาน์เตอร์หรือเคาน์เตอร์เพื่อนับจำนวนสัญญาณนาฬิกาภายในชิป หรือนับการเปลี่ยนแปลงสถานะของสัญญาณภายนอกขนาด 16 บิต จำนวน 2 ตัว เพื่อใช้สำหรับนับจำนวนพัลส์ วัดความกว้างของพัลส์หรือใช้วัดช่วงเวลา(ในเบอร์ 8052 จะมี 3 ตัว)
- หน่วยความจำสำหรับเก็บข้อมูลภายในบางส่วนสามารถเข้าถึงข้อมูลได้ทั้งระดับ ไบต์และระดับบิตเพื่อให้การออกแบบ โปรแกรมและการควบคุมระบบทำได้ง่ายขึ้น
- มีคำสั่งคูณและหารเลขขนาด 8 บิตในตัวเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สามารถประมวลผลแบบบูลีนเพื่อใช้ในงานควบคุมโดยเฉพาะ
- ใช้โปรแกรมของไมโครคอนโทรลเลอร์ตระกูล MCS – 48 (upwardly compatible)

2.7.2 โครงสร้างของไมโครคอนโทรลเลอร์ตระกูล MCS – 51

โครงสร้างของไมโครคอนโทรลเลอร์ ตระกูล MCS – 51 ทุกเบอร์จะมีตำแหน่งขา พื้นฐานที่เหมือนกันดังรูป





รูปที่ 2.15 รูปแสดงตำแหน่งขาของชิพไมโครคอนโทรลเลอร์ตระกูล MCS 51 เบอร์ 8051

หน้าที่การใช้งานแต่ละขาของชิพไมโครคอนโทรลเลอร์ในตระกูล MCS-51 มีดังนี้

- ขา Vss (ขา 20) สำหรับต่อลงกราวด์
- ขา Vcc (ขา 40) สำหรับต่อแหล่งจ่ายแรงดันกระแสตรงขนาด 5 โวลต์ (DC.5 Volt)
- ขาพอร์ต 0 (ขา 32-39) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 0 ขนาด 8 บิต (P0.0-0.7) แบบ Open Drain Bidirectional พอร์ตนี้สามารถใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้โดยหากใช้งานเป็นอินพุตพอร์ต ต้อง โหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้เพื่อบังคับให้ขาอยู่ในสถานะถูกปล่อยลอย (มีสถานะ high impedance) นอกจากใช้งานเป็นอินพุตเอาต์พุตพอร์ตแล้ว พอร์ต 0 ยังใช้ในการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลภายนอกชิปด้วย โดยส่งค่าแอดเดรสไบต์ต่ำ (A0-A7) และมัดดิเฟลกซ์กับการรับส่งข้อมูล (D0-D7) จากหน่วยความจำภายนอกในระหว่างการเขียนหรืออ่านข้อมูลโดยมีวงจรถูกปล่อยลอย
- ขาพอร์ต 1 (ขา 1-8) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 1 (P1.0-1.7) สามารถใช้งานเป็นอินพุตหรือเอาต์พุตพอร์ตทั่วไปได้ หากต้องการใช้งานเป็นอินพุตพอร์ต ต้อง โหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อให้มีสถานะ high impedance โดยมีวงจรถูกปล่อยลอย

ขา P1.0 , P 1.1 ในเบอร์ 8052 จะใช้งานในหน้าที่อย่างอื่นนอกเหนือจากใช้ดป็นอินพุตเอาต์พุตพอร์ตทั่วไปด้วย รายละเอียดจะกล่าวต่อไปภายหลัง

- ขาพอร์ต 2 (ขา 21-28) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 2 (P2.0-P2.7) ขนาด 8 บิตแบบ Open Drain Bidirecional พอร์ตนี้สามารถใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้ โดยหากใช้งานเป็นอินพุตพอร์ต ต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อบังคับให้ขาอยู่ในสถานะ high impedance นอกจากนี้จะใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปแล้ว พอร์ต 2 ยังใช้ในการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลภายนอกด้วย โดยใช้สำหรับส่งค่าแอดเดรสไบต์สูง(A8-A15) และมีวงจรถวลอ์ภายใน
- ขาพอร์ต 3 (ขา 10-17) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 3 (P3.0 –P3.7) สามารถใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้ หากต้องการใช้งานเป็นอินพุตพอร์ต ต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อให้มีสถานะ high impedance โดยใช้วงจรถวลอ์ภายใน นอกจากนี้ยังใช้งานในหน้าที่พิเศษต่างๆ อีกหลายอย่างดังนี้
 - ขา P 3.0 ใช้รับข้อมูลจากภายนอกแบบอนุกรม
 - ขา P 3.1 ใช้ส่งข้อมูลออกไปภายนอกแบบอนุกรม
 - ขา P 3.2 ใช้เป็นอินพุตเพื่อรับสัญญาณอินเตอร์รัปต์ชนิดที่ 0
 - ขา P 3.3 ใช้เป็นอินพุตเพื่อรับสัญญาณอินเตอร์รัปต์ชนิดที่ 1
 - ขา P 3.4 สัญญาณอินพุตให้เคาน์เตอร์ของไทม์เมอร์ 0
 - ขา P 3.5 สัญญาณอินพุตให้เคาน์เตอร์ของไทม์เมอร์ 1
 - ขา P 3.6 ใช้เป็นสัญญาณควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับเก็บข้อมูล
 - ขา P 3.7 ใช้เป็นสัญญาณควบคุมการอ่านข้อมูลจากหน่วยความจำสำหรับเก็บข้อมูลภายนอกชีพ
- ขา RST(ขา 9) ใช้สำหรับการรีเซตวงจรทุกอย่างภายในชิปเพื่อเริ่มต้นการทำงานใหม่ การรีเซตใช้เมื่อเริ่มจ่ายพลังงานหรือเมื่อโปรแกรมเกิดทำงานผิดพลาด เมื่อต้องการรีเซตชิป MCS –51 ขานี้ต้องมีสถานะ 1 เป็นเวลาอย่างน้อย 2 แมกซ์ซินไซเกิล ระหว่างที่ออสซิลเลเตอร์ยังทำงานอยู่ โดยต้องต่อตัวต้านทานค่า 8.2 กิโลโห์มเพื่อทำหน้าที่พูลดาวน์(รักษาค่าแรงดันไฟฟ้าให้มีสถานะเป็นกราวนด์) และเพื่อให้ตัวชิปรีเซตเองเมื่อเริ่มจ่ายพลังงานให้ต่อตัวเก็บประจุขนาด 10 ไมโครฟาร์ัดคร่อมระหว่างขา RST และ Vcc ดังแสดงในรูป



รูปที่ 2.16 รูปแสดงวงจรสำหรับรีเซ็ตชิพไมโครคอนโทรลเลอร์ตระกูล MCS 51 เมื่อเริ่มจ่ายพลังงานโดยอัตโนมัติ

- ขา ALE/PROG (ขา 30) เป็นขาสำหรับใช้ส่งสัญญาณออกไปภายนอก เพื่อควบคุมการแลตช์ค่าแอสเซสไบต์ค่า (ADDRESS LATCH ENABLE) จากพอร์ต 0 ในระหว่างการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมหรือข้อมูลภายนอก ปกติเมื่อไม่มีการติดต่อหน่วยความจำภายนอกขานี้จะส่งสัญญาณพัลส์ออกมาด้วยความถี่ 1/8 ของความถี่ออสซิลเลเตอร์ที่ใช้ตลอดเวลา ดังนั้นเราสามารถใช้เวลาที่ได้จากขานี้ไปใช้งานอย่างอื่นได้ แต่ความถี่ที่ขานี้จะลดลงครึ่งหนึ่งในช่วงที่ติดต่อกับหน่วยความจำสำหรับเก็บข้อมูลที่อยู่ภายนอกชิป นอกจากขานี้แล้ว ALE ยังใช้สำหรับควบคุมการเขียนโปรแกรมลงใน EPROM สำหรับ MCS-51 เบอร์ที่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเป็น EPROM
- ขา PSEN (ขา 29) ใช้ส่งสัญญาณสโตรบเพื่ออ่านคำสั่งจากโปรแกรมที่เก็บไว้ในหน่วยความจำภายนอกชิป (PROGRAM STROBE ENABLE) เมื่อชิปทำงานด้วยโปรแกรมจากภายนอกขานี้จะส่งสัญญาณสโตรบ 2 ครั้งในแต่ละแมชชีน ไซเคิล แต่ในช่วงการเขียนหรืออ่านข้อมูลกับหน่วยความจำภายนอก หรือเมื่อใช้โปรแกรมจากหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปจะไม่มีสัญญาณออกมาจากขานี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา EA/Vpp(ขา 31) เป็นขาสำหรับใช้เลือกให้ MCS – 51 ทำงานจากโปรแกรมที่อยู่ข้างในหรือข้างนอกชิป โดยหากขานี้มีสถานะเป็น 0 หมายถึงให้ใช้โปรแกรมจากหน่วยความจำที่เก็บโปรแกรมภายนอก หากขานี้มีสถานะเป็น 1 หมายถึงบังคับให้ MCS – 51 ใช้โปรแกรมจากหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป และสำหรับ MCS-51 ที่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป สามารถเลือกให้ทำงานได้ทั้งจากโปรแกรมที่เก็บในหน่วยความจำภายในชิปหรือจากโปรแกรมที่เก็บไว้ในหน่วยความจำภายนอกชิปด้วยการต่อขา EA กับไฟเลี้ยงหรือกราวด์ตามลำดับ ส่วนใน MCS – 51 ที่ไม่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป ให้ต่อขานี้ลงกราวด์เสมอ
- ขา XTAL 1 (ขา 19) ใช้ต่อคริสตัลภายนอก โดยเป็นอินพุตเข้าสู่วงจรถอดสซิลเลเตอร์
- ขา XTAL 2 (ขา 18) ใช้ต่อคริสตัลภายนอก โดยเป็นเอาต์พุตออกจากวงจรถอดสซิลเลเตอร์



บทที่ 3 การออกแบบและอธิบายวงจร

หลักการคำนวณ แบ่งการคำนวณออกเป็น 2 ภาค ดังนี้

1. ภาคตั้ง สัญญาณที่ส่งมาจากไมโครคอนโทรลเลอร์ ซึ่งมีลักษณะเป็นสัญญาณดิจิทัล จะถูกนำมาผ่าน LM 311 ซึ่งทำหน้าที่เป็นวงจรเปรียบเทียบแรงดัน (COMPARATOR) แล้วนำมามอดูเลตกับคลื่นพาห้ที่ค่าความถี่เหมาะสมกับสายไฟฟ้าบ้าน (150KHz) โดยการมอดูเลตแบบ FSK (FREQUENCY SHIFT KEYING) โดยใช้ไอซี MC 14046 ซึ่งมีรายละเอียดในการคำนวณดังนี้

$$f_{\min} = \frac{1}{R_2(C_1 + 32 \text{ pF})} \quad \text{เมื่อ } V_{\text{co input}} = V_{\text{SS}}$$

$$f_{\max} = \frac{1}{R_1(C_1 + 32 \text{ pF})} + f_{\min} \quad \text{เมื่อ } V_{\text{ss input}} = V_{\text{DD}}$$

จาก DATA SHEET กำหนดไว้ว่า

$$10\text{K} \leq R_1 \leq 1\text{M}$$

$$10\text{K} \leq R_2 \leq 1\text{M}$$

$$100\text{pF} \leq C_1 \leq 0.01\mu\text{F}$$

โดยการเลือกใช้ $R_1 = 240 \text{ K}\Omega$, $C_1 = 470 \text{ pF}$ และ R_2 ปรับค่าได้ขนาด $22\text{K}\Omega$

จากการคำนวณจะได้

$$f_{\min} = 146 \text{ KHz}$$

$$f_{\max} = 8.3 \text{ K} + 146 \text{ K} = 154 \text{ KHz}$$

$$\text{จะได้ความถี่กลางของคลื่นพาห้} = \frac{146 + 154}{2} = 150 \text{ KHz}$$

2

สัญญาณที่ถูกมอดูเลตแล้วจะถูกส่งเข้าสู่ขาเบสของทรานซิสเตอร์ BD 139 ซึ่งจะทำให้ระดับแรงดันที่ขาคอลเลคเตอร์เปลี่ยนไปตามความถี่ที่ได้รับจากขาเบส ขาคอลเลคเตอร์นี้ถูกต่อเข้ากับวงจร TUNED AMPLIFIER โดยใช้ IF COIL ที่ด้านขดปฐมภูมิต่อขนานกับตัวเก็บประจุ ซึ่งคำนวณได้จาก การนำ IF COIL ไปวัดค่าความเหนี่ยวนำ (INDUCTANCE) ดังนี้

$$\begin{aligned}L_{\min} &= 0.1 \text{ mH} \\L_{\max} &= 0.6 \text{ mH} \\C_{\min} &= 1.878 \text{ nF} \\C_{\max} &= 11.26 \text{ nF}\end{aligned}$$

เนื่องจาก

$$\omega = 1 / \sqrt{LC}$$

ดังนั้น

$$\omega = 150\text{K} * 2\pi = 942.5 \text{ KRad}$$

ในการออกแบบเลือกใช้ค่า $C = 10 \text{ nF}$

ส่วนในด้านทฤษฎีของ IF COIL จะเป็นส่วนที่ติดต่อกับด้านไฟฟ้ากระแสสลับ (AC-LINE) โดยก่อนเข้าสู่สายไฟบ้านจะต้องผ่านตัวเก็บประจุเพื่อแยกระหว่างความถี่สูงและความถี่ต่ำออกจากกัน ค่าตัวเก็บประจุที่ใช้คำนวณนี้ได้จากค่าความเหนี่ยวนำในด้านทฤษฎีโดย

$$\omega = 1 / \sqrt{(LC/2)}$$

จากการวัดพบว่า

$$L_{\min} = 0.053 \text{ mH}$$

$$L_{\max} = 0.102 \text{ mH}$$

$$C_{\text{average}} = 0.0775 \text{ mH}$$

คำนวณได้ค่า

$$C = 3 \text{ nF}$$

ในวงจรเลือกใช้ค่า $C = 3.3 \text{ nF}$

2. ภาครับ ในส่วนแรกจะทำการแยกสัญญาณความถี่สูงออกจากสัญญาณความถี่ต่ำด้วยตัวเก็บประจุ จากนั้นนำสัญญาณที่ได้ผ่านวงจร TUNED AMPLIFIER โดยใช้ IF COIL ร่วมกับตัวเก็บประจุ เพื่อให้วงจรภาครับได้รับสัญญาณที่มีลักษณะดีที่สุด สำหรับการคำนวณค่าตัวเก็บประจุที่ใช้ในการแยกสัญญาณออกจากสัญญาณไฟฟ้ากระแสสลับ 50 Hz และตัวเก็บประจุที่ใช้ในวงจร TUNED AMPLIFIER สามารถคำนวณได้ในลักษณะเช่นเดียวกับวงจรภาคส่ง นำสัญญาณที่ได้ผ่านเข้าสู่ วงจรขยายความแตกต่าง (DIFFERENTIATED AMPLIFIER) โดยใช้ LF 351 ต่อให้มีอัตราขยาย มีค่าเป็น 1 แต่เนื่องจากสัญญาณที่ยังคงมีสัญญาณรบกวนปนอยู่จึงสร้างส่วนวงจรแถบความถี่ผ่าน (BAND PASS FILTER) โดยใช้ MAX 275 การคำนวณค่าอุปกรณ์ต่างๆที่ใช้ร่วมกับ MAX 275 สามารถพิจารณาได้จาก DATA SHEET ดังนี้

ขั้นที่ 1 คำนวณ R_2 ;

$$R_2 = 2 * 10^9 / 150K = 13.33 K\Omega$$

ในวงจร ใช้ค่าความต้านทาน $150 K\Omega // 15K\Omega$

ขั้นที่ 2 คำนวณ R_4 ;

$$R_4 = R_2 - 5 K\Omega = 13.33K - 5 K = 8.33 K\Omega$$

ในวงจร ใช้ค่าความต้านทาน $10 K\Omega$

โดย R_2 และ R_4 ทำหน้าที่ในการกำหนดค่าความถี่กลาง

ขั้นที่ 3 คำนวณ R_3 ;

$$R_3 = (Q * 2 * 10^9 / F_0) * (R_X / R_Y)$$

จาก DATA SHEET กำหนดว่า

ถ้าต่อ FC เข้ากับ V^+ ทำให้ $R_X / R_Y = 4/1$

FC เข้ากับ GND ทำให้ $R_X / R_Y = 1/5$

FC เข้ากับ V^- ทำให้ $R_X / R_Y = 1/25$

ในวงจร ทำการต่อ FC เข้ากับ GND ร่วมกับการกำหนดค่า Q ค่าตามต้องการ ทำให้เลือกใช้ค่า

$$R_3 = 10K$$

ขั้นที่ 4 คำนวณ R_1 ;

R_1 ทำหน้าที่กำหนดอัตราขยาย โดย

$$R_1 = R_3 / H_{OBP}$$

H_{OBP} คือ อัตราขยายของวงจรแถบความถี่ผ่าน ณ ช่วงแถบความถี่ผ่าน

ในการออกแบบกำหนดค่า $H_{OBP} = 10$ ทำให้คำนวณค่า $R_1 = 1K\Omega$

หลังจากสัญญาณผ่านวงจรแถบความถี่ผ่านแล้ว สัญญาณยังคงมีขนาดเล็กลง และมีระดับที่ยังไม่

เหมาะสมที่จะนำไปให้ MC 14046 ทำการดีมอดูเลตได้ จึงนำสัญญาณผ่านเข้าสู่วงจรขยายแบบป้อน

กลับเชิงลบ (NEGATIVE FEEDBACK) และวงจร SUMMING AMPLIFIER โดยกำหนดค่าอัตรา

ขยายได้จากตัวต้านทานที่ขาเข้า และ ตัวต้านทานป้อนกลับ โดย

$$\text{อัตราขยาย} = 1 + (R_F / R_{IN})$$


หลักการทํางาน

การทํางานของวงจรแบ่งออกเป็นสองภาค ได้แก่

1. วงจรภาคส่ง ทำหน้าที่รับข้อมูลจากผู้ใช้ และทำการแปลงข้อมูล เพื่อให้อยู่ในสภาวะที่เหมาะสมในการส่งข้อมูลไปในสายไฟบ้าน (AC-LINE) โดยสามารถอธิบายการทํางานออกเป็น ส่วนๆ ดังนี้
 - 1.1 ส่วนรับข้อมูล เป็นการรับข้อมูลที่ต้องการส่งจากผู้ใช้งาน (USER) ผ่านคีย์บอร์ดตัวเลข ซึ่งข้อมูลดังกล่าว ประกอบด้วย ตำแหน่ง (ADDRESS) ของไมโครคอนโทรลเลอร์ปลายทางของการส่ง , ข้อมูลตัวเลข 2 หลักเพื่อแสดงค่าในหน่วยบาท และ ข้อมูลตัวเลข 2 หลักเพื่อแสดงค่าในหน่วยสตางค์ กระบวนการป้อนข้อมูล รวมทั้งค่าข้อมูลที่ต้องการส่งจะถูกแสดงออกทางหน้าจอแอลซีดี (LCD)
 - 1.2 ส่วนการประมวลผล เป็นการนำข้อมูลที่รับจากผู้ใช้งานเพื่อสร้างไบต์ตรวจสอบความผิดพลาด และทำการเข้ารูปแบบข้อมูล ซึ่งประกอบด้วย ไบต์เริ่มต้น ไบต์แสดงตำแหน่ง ไบต์ข้อมูล ไบต์จบ และไบต์ตรวจสอบความผิดพลาด และทำหน้าที่ในการควบคุมกระบวนการส่งข้อมูล
 - 1.3 ส่วนการมอดูเลต (MODULATION) ข้อมูลที่ถูกจัดเป็นรูปแบบโดยไมโครคอนโทรลเลอร์ จะถูก นำไปมอดูเลตแบบ FSK (FREQUENCY SHIFT KEYING) กับคลื่นพาห้ขนาด 150 kHz
 - 1.4 ส่วนวงจรขยายความถี่จำเพาะ (TUNED AMPLIFIER) โดยการคำนวณค่า L และ C ที่เหมาะสมจะทำให้สามารถขยายสัญญาณในช่วงความถี่ที่ต้องการได้
 - 1.5 ส่วนป้องกันการรบกวนจากสายไฟบ้าน โดยนำตัวเก็บประจุค่าที่เหมาะสม มาต่อระหว่างวงจรกับสายไฟบ้านจะเป็นการป้องกันไม่ให้ไฟฟ้ากระแสสลับ 50Hz เข้ามารบกวนวงจรได้


2. วงจรภาครับ ทำหน้าที่ รับข้อมูลที่ส่งผ่านมากับไฟฟ้ากระแสสลับในสายไฟฟ้าบ้านจากภาคส่ง แล้วนำมาทำการประมวลผลเพื่อแสดงผลข้อมูลที่รับได้ผ่านหน้าจอแอลซีดี และ 7-SEGMENT โดยสามารถอธิบายการทำงานออกเป็นส่วนๆ ดังนี้

- 2.1 ส่วนป้องกันการรบกวนจากสายไฟฟ้าบ้าน เช่นเดียวกับในวงจรภาคส่ง โดยนำตัวเก็บประจุ ค่าที่เหมาะสมมาต่อระหว่างวงจรกับสายไฟฟ้าบ้านจะเป็นการป้องกันไม่ให้ไฟฟ้ากระแสสลับ 50Hz เข้ามารบกวนวงจรได้
- 2.2 ส่วนวงจรขยายความถี่จำเพาะ (TUNED AMPLIFIER) เช่นเดียวกับในวงจรภาคส่ง โดยการคำนวณค่า L และ C ที่เหมาะสมจะทำให้สามารถขยายสัญญาณในช่วงความถี่ที่ต้องการรับได้ โดยสามารถปรับค่า L เพื่อทำให้ได้รับสัญญาณที่มีลักษณะดีที่สุด
- 2.3 ส่วนวงจรขยายและวงจรเลือกแถบความถี่ผ่าน เนื่องจากสัญญาณที่รับได้มีขนาดเล็กมาก ประกอบกับมีความถี่อื่นๆเข้ามาปนอยู่บ้าง จึงต้องทำการสร้างวงจรขยาย และวงจรเลือกแถบความถี่ผ่าน ณ ช่วงความถี่กลาง 150 kHz เพื่อให้ได้สัญญาณที่ถูกมอดูเลตจากภาคส่งมีลักษณะที่สามารถทำการดีมอดูเลตต่อไปได้
- 2.4 ส่วนวงจรดีมอดูเลต (DEMODULATOR) เป็นการแยกสัญญาณข้อมูลออกจากคลื่นพาห้ สัญญาณข้อมูลที่แยกได้คือ ข้อมูลที่ต้องการทำการส่ง ซึ่งจะถูกนำไปประมวลผลโดย ไมโครคอนโทรลเลอร์
- 2.5 ส่วนการประมวลผล เป็นการจัดข้อมูลไปในหน้าที่ต่างๆ เนื่องจากข้อมูลที่รับจะมีลักษณะที่ถูกเข้ารูปแบบข้อมูลอยู่ นอกจากนี้ยังทำหน้าที่ในการตรวจสอบความผิดพลาดที่อาจเกิดขึ้นในระหว่างการส่งข้อมูล
- 2.6 ส่วนการแสดงผล หลังจากผ่านขั้นตอนการประมวลผลแล้ว ข้อมูลแสดงค่าในหน่วยบาท และ ข้อมูลแสดงค่าในหน่วยสตางค์ ที่ได้รับจากภาคส่ง จะถูกแสดงออกผ่านหน้าจอ แอลซีดี และ 7- SEGMENT



รูปที่ 3.1 BLOCK DIAGRAM ภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 BLOCK DIAGRAM ภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 รูปกราฟแสดงลักษณะสัญญาณผลการทดลองและผลการทดลอง

ผลการทดลองหาความเร็วสูงสุดของข้อมูลที่สามารถทำการรับ-ส่งได้ถูกต้อง

ทำการทดลองส่งข้อมูล 1 รอบ / 1 ครั้ง เป็นจำนวน 10 ครั้ง ผ่านสายไฟบ้านความยาว 30 เมตร ได้ผลดังแสดงในตาราง

โดย N คือ จำนวนครั้งที่ทำการรับ-ส่งข้อมูลได้ถูกต้อง

BAUD RATE (บิต/วินาที)	N
300	10
600	10
1200	10
1800	10
2400	0


ตารางที่ 4.1 ตารางแสดงผลการทดลองหาความเร็วสูงสุดที่ทำการรับส่งได้

ดังนั้น จากผลการทดลองสามารถสรุปได้ว่า อัตราเร็วในการส่งข้อมูลสูงสุดที่สามารถทำการรับ-ส่งข้อมูลได้ถูกต้อง ควรมีอัตรา BAUD RATE ไม่เกิน 1800 บิต/วินาที ผลการทดลองหาระยะทางสูงสุดที่สามารถทำการรับ-ส่งข้อมูลได้ถูกต้อง

ทำการทดลองส่งข้อมูล 10 รอบ / 1 ครั้ง ด้วยอัตรา BAUD RATE 600 บิต/วินาที เป็นจำนวน 5 ครั้ง ผ่านสายไฟบ้านด้วยความยาวต่างๆ ได้ผลดังแสดงในตาราง โดย N คือ จำนวนครั้งที่ทำการรับ-ส่งข้อมูลได้ถูกต้อง

ระยะทาง (เมตร)	N
30	5
50	5
100	5
150	5

ตารางที่ 4.2 ตารางแสดงผลการทดลองหาระยะทางสูงสุดที่ทำการรับส่งได้




รูปที่ 4.1 ลักษณะสัญญาณที่ได้จากไมโครคอนโทรลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Tek Stop: 10MS/s

9 Acqs




รูปที่ 4.2 ลักษณะสัญญาณของคลื่นพาห้ของมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Tek **Stop:** 50kS/s

1 Acqs




รูปที่ 4.3 ลักษณะสัญญาณของคลื่นพาห้หลังถูกมอดูเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ก. สัญญาณเมื่อเทียบกับแกนเวลา




ข. สัญญาณ FFT

รูปที่ 4.4 ลักษณะสัญญาณไฟฟ้ากระแสสลับขณะไม่มีข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ก. สัญญาณเมื่อเทียบกับแกนเวลา




ข. สัญญาณ FFT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.5 ลักษณะสัญญาณ ไฟฟ้ากระแสสลับขณะที่มีข้อมูล(ภาคส่ง)
ไม่ว่ากรณีใดๆ ที่ผู้สน ออกพิมพ์มีเหตุขัดแย้งและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ก. สัญญาณเมื่อเทียบกับแกนเวลา




ข. สัญญาณ FFT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 4.6 ลักษณะสัญญาณไฟฟ้ากระแสสลับขณะที่มีข้อมูล (ภาครับ) ที่มีการนำไปใช้

Tek Stop: 5kS/s

1 Acqs




รูปที่ 4.7 ลักษณะสัญญาณที่ได้หลังจากการดีมอดูเลตแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Tek **Stop:** 5kS/s

5 Acqs



รูปที่ 4.8 ลักษณะสัญญาณที่ได้หลังจากผ่านวงจรเปรียบเทียบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 กราฟแสดงผลตอบสนองของวงจรรองแถบความถี่ผ่าน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 สรุปและวิจารณ์ผล

จากผลการทดลองจะเห็นว่าข้อมูลที่ได้รับมาจากตัวส่งนั้นมีความถูกต้องแม่นยำทั้งในด้านข้อมูลและตำแหน่งปลายทางเนื่องจากการตรวจสอบข้อมูลทุกครั้งก่อนที่จะรับข้อมูลโดยใช้ไมโครคอนโทรลเลอร์มาประยุกต์ซึ่งจะช่วยแก้ปัญหาเรื่องสัญญาณรบกวนซึ่งเป็นปัญหาสำคัญเมื่อส่งข้อมูลผ่านสายไฟบ้าน


การเลือกความถี่คลื่นพาห์ควรเลือกให้เหมาะสมสำหรับการส่งผ่านข้อมูลผ่านสายไฟบ้าน และช่วงค่าความถี่สูงสุดและความถี่ต่ำสุดไม่ควรมีช่วงที่กว้างจนเกินไปเพราะอาจทำให้เกิดมีสัญญาณรบกวนจากฮาร์โมนิกส์ได้ ในทางกลับกัน ถ้าช่วงค่าความถี่สูงสุดและความถี่ต่ำสุดมีขนาดแคบเกินไปแล้ว บางทีอาจจะไม่สามารถตีเทคสัญญาณที่เข้ามาได้

การเลือกจะใช้การส่งข้อมูลโดยวิธีใดขึ้นอยู่กับความต้องการพื้นฐานและการประยุกต์นำไปใช้ซึ่งต้องพิจารณาถึงต้นทุนด้วยดังเช่นการส่งข้อมูลผ่านสายไฟบ้านนี้จะมีต้นทุนต่ำมากเพราะแต่ละสถานที่ส่วนมากมีสายไฟเชื่อมต่ออยู่แล้วและลดปัญหาในการวางสายสัญญาณเนื่องจากบางพื้นที่มีสภาพภูมิประเทศและภูมิอากาศไม่เหมาะสมที่จะเดินสายสัญญาณอื่นๆ






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.1 วงจรภาคตั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน... ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า...
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.2 วงจรภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลักษณะวงจรไมโครคอนโทรลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมภาคส่ง

```
ORG 0000H
CALL DELAY1
XLCDWRC EQU 2000H ;LCD WRITE
CONTROL
XLCDRDC EQU 2001H ;LCD READ
CONTROL
XLCDWRD EQU 2002H ;LCD WRITE
DATA
XLCDRDD EQU 2003H ;LCD READ
DATA
KEEP_KEY EQU 30H
KEEP_CHA EQU 31H
AD_DRESS EQU 32H
AD_DIGIT EQU 33H
TEMP1 EQU 34H
DATA1 EQU 35H
DATA2 EQU 36H
ERROR EQU 37H
START_BYTE EQU 38H
STOP_BYTE EQU 39H
TEMP2 EQU 3AH
TEMP3 EQU 3BH
NUM_SHOW EQU 3CH
BAHT_1 EQU 3DH
BAHT_2 EQU 3EH
SATANG_1 EQU 3FH
SATANG_2 EQU 40H
STAGE EQU 41H
STORE_SEND EQU 42H
LOCATE_1 EQU 43H
LOCATE_2 EQU 44H
SSH_K EQU 45H
JMP SSET
```

```
LINE11: DB 'SELECT CHANNEL: '
LINE12: DB ' 1:CH1 2:CH2 '
CHANNEL1:DB ' CHANNEL 1 '
CHANNEL2:DB ' CHANNEL 2 '
ENTER: DB 'BAHT: STANG: '
TRANSMIT:DB ' TRANSMITTING# '
DASH: DB ' ----- '
STAR: DB ' ***** '
FINISH: DB 'FINISH TRANSMIT '
SSET:
MOV SCON,#40H
MOV TMOD,#20H
MOV TH1,#0D0H
MOV PCON,#00H
SETB TR1
MOV START_BYTE,#00H
MOV STOP_BYTE,#0FFH
BEGIN:
CALL XLCDSET
MOV A,#01H
CALL XLCDWI
CALL SHOW
MOV TEMP1,#00H
MOV AD_DRESS,#00H
LOOP1: CALL CHECK
MOV A,TEMP1
CJNE A,#0FFH,LOOP1
STATE1: MOV A,AD_DRESS
CJNE A,#01H,CHAN_2
JMP CHAN_1
CHAN_1: MOV A,#01H ;DISPLAY
CALL XLCDWI
MOV A,#80H
MOV DPTR,#CHANNEL1
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CALL DISPLAY                                MOV AD_DIGIT,#0C5H
CALL DISP1                                  CALL CLR_DIGIT
JMP CHA_B                                    JMP CHA_B
CHAN_2: MOV A,#01H                          CH_ENT2:CJNE A,#0FFH,PRINT2
CALL XLCDWI                                  JMP GET_IN2
MOV A,#80H                                  PRINT2: MOV A,AD_DIGIT
MOV DPTR,#CHANNEL2                          CALL XLCDWI
CALL DISPLAY                                MOV A,KEEP_CHA
CALL DISP1                                  CALL XLCDWD
JMP CHA_B                                    MOV A,#90H
;*****                                     CALL XLCDWI
CHA_B: MOV STAGE,#01H                       MOV BAHT_2,KEEP_KEY
MOV AD_DIGIT,#0C5H ;DATA1                   MOV LOCATE_2,#0C6H
AAA: CALL GET_IN1                           GET_EN: CALL SCANKEY
CJNE A,#0AH,CH_ENT1                         CJNE A,#0AH,GO_ONN
JMP BEGIN                                    MOV AD_DIGIT,#0C5H
CH_ENT1:CJNE A,#0FFH,PRINT1                  CALL CLR_DIGIT
JMP AAA                                       MOV AD_DIGIT,#0C6H
PRINT1: MOV A,AD_DIGIT                       CALL CLR_DIGIT
CALL XLCDWI                                  JMP CHA_B
MOV A,KEEP_CHA                               GO_ONN: CJNE A,#0FFH,GET_EN
CALL XLCDWD                                  ;*****
MOV A,#90H                                    CHA_S: MOV STAGE,#02H
CALL XLCDWI                                  MOV AD_DIGIT,#0CEH ;DATA1
MOV BAHT_1,KEEP_KEY                          BBB: CALL GET_IN1
MOV AD_DIGIT,#0C6H ;DATA2                    CJNE A,#0AH,CH_ENT0
MOV LOCATE_1,#0C5H                           MOV AD_DIGIT,#0CEH
GET_IN2: ;INPUT                               CALL CLR_DIGIT
:AD_DIGIT                                     MOV AD_DIGIT,#0C5H
; :LOCATE_1                                  CALL CLR_DIGIT
;OUTPUT:DATA2                               MOV AD_DIGIT,#0C6H
CALL SCANKEY                                 CALL CLR_DIGIT
MOV A,KEEP_KEY                              JMP CHA_B
CJNE A,#0AH,CH_ENT2                          CH_ENT0:CJNE A,#0FFH,PRINT0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        JMP     BBB
PRINT0: MOV     A,AD_DIGIT
        CALL  XLCDWI
        MOV     A,KEEP_CHA
        CALL  XLCDWD
        MOV     A,#90H
        CALL  XLCDWI
        MOV     SATANG_1,KEEP_KEY
        MOV     AD_DIGIT,#0CFH ;DATA2
        MOV     LOCATE_1,#0CEH
GET_IN3:          ;INPUT :AD_DIGIT
              ; :LOCATE_1
              ;OUTPUT:DATA2
        CALL  SCANKEY
        MOV     A,KEEP_KEY
        CJNE  A,#0AH,CH_ENT3
        MOV     AD_DIGIT,LOCATE_1
        CALL  CLR_DIGIT
        JMP     CHA_S
CH_ENT3:CJNE  A,#0FFH,PRINT3
        JMP     GET_IN3
PRINT3: MOV     A,AD_DIGIT
        CALL  XLCDWI
        MOV     A,KEEP_CHA
        CALL  XLCDWD
        MOV     A,#90H
        CALL  XLCDWI
        MOV     SATANG_2,KEEP_KEY
        MOV     LOCATE_2,#0CFH
GET_ENT:CALL  SCANKEY
        CJNE  A,#0AH,GO_ON
        MOV     AD_DIGIT,#0CEH
        CALL  CLR_DIGIT
        MOV     AD_DIGIT,#0CFH
        CALL  CLR_DIGIT
        JMP     CHA_S
GO_ON: CJNE  A,#0FFH,GET_ENT
STATE2:          ;SEND DATA
        MOV     A,START_BYTE
        XRL   A,AD_DRESS
        XRL   A,BAHT_1
        XRL   A,BAHT_2
        XRL   A,SATANG_1
        XRL   A,SATANG_2
        XRL   A,STOP_BYTE
        MOV     ERROR,A
        MOV     R0,#0AH ;TRANSMIT #1
        CALL  FLOW
        DEC     R0 ;TRANSMIT #2
        MOV     A,#01H
        CALL  XLCDWI
        MOV     NUM_SHOW,#2'
        CALL  FLOW
        DEC     R0 ;TRANSMIT #3
        MOV     A,#01H
        CALL  XLCDWI
        MOV     NUM_SHOW,#3'
        CALL  FLOW
        MOV     A,#01H
        CALL  XLCDWI
        MOV     A,#80H
        MOV     DPTR,#FINISH
        CALL  XLCDWI
        CALL  WR_LINE
        MOV     A,#0C0H
        MOV     DPTR,#STAR
        CALL  XLCDWI
        CALL  WR_LINE

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV A,#90H
CALL XLCDWI
CALL DELAY
JMP BEGIN

FLOW:
MOV STORE_SEND,START_BYTE
CALL SUB_FLOW
MOV STORE_SEND,AD_DRESS
CALL SUB_FLOW
MOV STORE_SEND,BAHT_1
CALL SUB_FLOW
MOV STORE_SEND,BAHT_2
CALL SUB_FLOW
MOV STORE_SEND,SATANG_1
CALL SUB_FLOW
MOV STORE_SEND,SATANG_2
CALL SUB_FLOW
MOV STORE_SEND,ERROR
CALL SUB_FLOW
MOV STORE_SEND,STOP_BYTE
CALL SUB_FLOW
RET

SUB_FLOW:
MOV A,STORE_SEND
CALL SEND
MOV TEMP3,A
CALL CUR_DATA
RET

CUR_DATA: ;SHOW
TRANSMITTING DATA
MOV A,#080H
MOV DPTR,#TRANSMIT
CALL XLCDWI
CALL WR_LINE

MOV A,#08EH
CALL XLCDWI
MOV A,NUM_SHOW
CALL XLCDWD

SHOW_NUM:
MOV A,#0C4H
CALL XLCDWI
CALL SNLCD
MOV A,#90H
CALL XLCDWI
CALL DELAY1
CALL DELAY1
CALL DELAY1
CALL DELAY1
CALL WRLI
MOV A,#90H
CALL XLCDWI
CALL DELAY1
CALL DELAY1
CALL DELAY1
CALL DELAY1
WRLI: MOV DPTR,#DASH
MOV A,#0C0H
CALL XLCDWI
CALL WR_LINE
RET

SNLCD: MOV TEMP2,TEMP3
;INPUT:TEMP3
MOV R2,#8H
SN1: MOV A,TEMP2
RLC A
MOV TEMP2,A
JNC OUT00

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OUT01:  MOV A,#1'                CALL WR_LINE
        CALL XLCDWD              MOV A,#90H
        DJNZ R2,SN1             CALL XLCDWI
        JMP BACK                RET
OUT00:  MOV A,#0'                SHOW:      ;LCD AT START
        CALL XLCDWD              MOV DPTR,#LINE11
        DJNZ R2,SN1             MOV A,#80H
        JMP BACK                CALL XLCDWI
BACK:   RET                      CALL WR_LINE
GET_IN1:      ;INPUT:AD_DIGIT    MOV A,#90H
        ; :STAGE                CALL XLCDWI
        ;OUTPUT:DATA1           MOV DPTR,#LINE12
        MOV A,STAGE              MOV A,#0C0H
        CJNE A,#01H,CLCE         CALL XLCDWI
        MOV SSH_K,#0C5H         CALL WR_LINE
        JMP SH_K                MOV A,#90H
CLCE:   MOV SSH_K,#0CEH         CALL XLCDWI
SH_K:   MOV A,SSH_K             RET
        CALL XLCDWI             CHECK:    ;INPUT MUST BE 1 OR 2
        MOV A,#' '              ;OUTPUT:TEMP1 ,AD_DRESS
        CALL XLCDWD              CALL SCANKEY
        MOV A,#90H              MOV A,KEEP_KEY
        CALL XLCDWI             CJNE A,#01H,MAY_2
        CALL SCANKEY            MOV AD_DRESS,A
        MOV A,KEEP_KEY          MOV TEMP1,A
        RET                     CALL SELECT
DISP1:      ;DISPLAY "2 DIGITS   CALL SCANKEY
DATA:       MOV A,#0C0H         MOV A,KEEP_KEY
        MOV DPTR,#ENTER        JMP MAY_CLR
        CALL DISPLAY
        RET
DISPLAY:    ;DISPLAY IN 1 LINE   MAY_2: CJNE A,#02H,CHECK
        CALL XLCDWI            MOV AD_DRESS,A
                                MOV TEMP1,A
                                CALL SELECT

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MAY_CLR: CALL SCANKEY
MOV A,KEEP_KEY
JMP MAY_CLR

MAY_CLR:CJNE A,#0AH,MAY_ENT
MOV AD_DIGIT,#08FH
CALL CLR_DIGIT
JMP CHECK

MAY_ENT:CJNE A,#0FFH,NONE
MOV TEMP1,#0FFH
RET

NONE: JMP MAY_CL

CLR_DIGIT: ;CLEAR DIGIT
;INPUT:AD_DIGIT
MOV A,AD_DIGIT
CALL XLCDWI
MOV A,#'
CALL XLCDWD
MOV A,#90H
CALL XLCDWI
RET

SELECT: ;SHOW MODE NO.
MOV A,#08FH
CALL XLCDWI
MOV A,KEEP_CHA
CALL XLCDWD
MOV A,#90H
CALL XLCDWI
RET

WAIT: JNB TI,WAIT
CLR TI
RET

SEND: MOV SBUF,A ;INPUT:A
CALL WAIT
RET

SCANKEY: ;CHECK PRESS
MOV KEEP_KEY,#0F0H
SCAN: CALL SCAN_KEY
MOV A,KEEP_KEY
CJNE A,#0F0H,NEXT
JMP SCAN

NEXT: RET

SCAN_KEY: ;GET KEEP_CHA AND
KEEP_KEY
MOV P1,#0FFH
CLR P1.0
JNB P1.3,OUT1
JNB P1.4,OUT4
JNB P1.5,OUT7
JNB P1.6,OUTST1
SETB P1.0

MOV P1,#0FFH
CLR P1.1
JNB P1.3,OUT2
JNB P1.4,OUT5
JNB P1.5,OUT8
JNB P1.6,OUT0
SETB P1.1

MOV P1,#0FFH
CLR P1.2
JNB P1.3,OUT3
JNB P1.4,OUT6
JNB P1.5,OUT9

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

JNB P1.6,OUTSH
SETB P1.2
RET
OUTST1: JMP OUTST
OUT1: JNB P1.3,$
MOV KEEP_KEY,#1H
MOV KEEP_CHA,#1'
RET
OUT2: JNB P1.3,$
MOV KEEP_KEY,#2H
MOV KEEP_CHA,#2'
RET
OUT3: JNB P1.3,$
MOV KEEP_KEY,#3H
MOV KEEP_CHA,#3'
RET
OUT4: JNB P1.4,$
MOV KEEP_KEY,#4H
MOV KEEP_CHA,#4'
RET
OUT5: JNB P1.4,$
MOV KEEP_KEY,#5H
MOV KEEP_CHA,#5'
RET
OUT6: JNB P1.4,$
MOV KEEP_KEY,#6H
MOV KEEP_CHA,#6'
RE1
OUT7: JNB P1.5,$
MOV KEEP_KEY,#7H
MOV KEEP_CHA,#7'
RET
OUT8: JNB P1.5,$
MOV KEEP_KEY,#8H
MOV KEEP_CHA,#8'
RET
OUT9: JNB P1.5,$
MOV KEEP_KEY,#9H
MOV KEEP_CHA,#9'
RET
OUT0: JNB P1.6,$
MOV KEEP_KEY,#0H
MOV KEEP_CHA,#0'
RET
OUTST: JNB P1.6,$
MOV KEEP_KEY,#0AH
RET
OUTSH: JNB P1.6,$
MOV KEEP_KEY,#0FFH
RET
;***** LCDSET SUB *****
;LCD SETUP COMMAND
XLCDSET:MOV A,#00111000B ;FUNCTION SET
LCALL XLCDWI
MOV A,#00001110B ;DISPLAY ON/OFF
LCALL XLCDWI
MOV A,#01H ;CLEAR
LCALL XLCDWI
RET
;***** XLCDWD SUB *****
;LCD WRITE DATA (RS=1)
;IN = A
;REG = A
XLCDWD: PUSH DPH
PUSH DPL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

MOV DPTR,#XLCDWRD ;ADD          INC DPTR
LCD WRITE DATA                 DJNZ R7,LINE
MOVX @DPTR,A                   RET
MOV DPTR,#XLCDRDC ;ADD LCD     ;***** SUB WR_2LINE *****
READ CONTR                      ;REG = A
XLCDWD1:MOVX A,@DPTR           ;WAIT  WR_2LINE:MOV A,#80H ;SET DD RAM
FOR BF=0                         LCALL XLCDWI
JB ACC.7,XLCDWD1              LCALL WR_LINE
POP DPL                        MOV A,#0C0H ;SET DD RAM
POP DPH                        LCALL XLCDWI
RET                             LCALL WR_LINE
;***** XLCDWI SUB *****      RET
;LCD WRITE INSTRUCTION (RS=0)   ;DELAY 1/10 SECOND
;IN = A                          ;IN = R2
;REG = A                         ;REG = R2,R3,R4
XLCDWI: PUSH DPH               DELAY: MOV R3,#10
PUSH DPL                       DTSEC1: MOV R4,#0
MOV DPTR,#XLCDWRC              DJNZ R4,S
MOVX @DPTR,A                  DJNZ R3,DTSEC1
MOV DPTR,#XLCDRDC             DJNZ R2,DELAY
XLCDWI1:MOVX A,@DPTR           ;WAIT  RET
FOR BF=0                       DELAY1: MOV R3,#0FFH
JB ACC.7,XLCDWI1              DTSEC2: MOV R4,#0FFH
POP DPL                        DJNZ R4,S
POP DPH                        DJNZ R3,DTSEC2
RET                             RET
EEND: END

;***** SUB WR_LINE *****
;IN = R7
;REG = A,DPTR
WR_LINE:MOV R7,#0FH ;16 CHAR
LINE: CLR A
MOV A,@A+DPTR
LCALL XLCDWD

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมภาครับ

```
ORG 0000H
CALL DELAY1
XLCDWRC EQU 2000H
;LCD WRITE CONTROL
XLCDRDC EQU 2001H
;LCD READ CONTROL
XLCDWRD EQU 2002H
;LCD WRITE DATA
XLCDRDD EQU 2003H
;LCD READ DATA
DATA EQU P1.0
LOAD EQU P1.1
CLOCK EQU P1.2
DIGIT EQU 41H
TEMP EQU 42H
AD_DRESS EQU 30H
KEEP_CHA EQU 31H
CODE EQU 32H
BAHT1 EQU 33H
BAHT2 EQU 34H
STANG1 EQU 35H
STANG2 EQU 36H
ERROR EQU 37H
SJMP SHOW
SHOW_1: DB ' CHANNEL: '
ENTER: DB 'BAHT: STANG: '
SHOW:
CALL XLCDSET
MOV A,#01H
CALL XLCDWI
MOV DPTR,#SHOW_1
MOV A,#080H
CALL XLCDWI
```

```
CALL WR_LINE
MOV DPTR,#ENTER
MOV A,#0C0H
CALL XLCDWI
CALL WR_LINE
MOV A,#90H
CALL XLCDWI
MOV BAHT1,#00H
MOV BAHT2,#00H
MOV STANG1,#00H
MOV STANG2,#00H
CALL MAX
SSET:
MOV SCON,#50H
MOV TMOD,#20H
MOV TH1,#0D0H
MOV PCON,#00H
CLR RI
SETB TR1
CHANN: MOV A,P2.0
CJNE A,#0FFH,BE_1
BE_2: MOV AD_DRESS,#02H
MOV KEEP_CHA,#2'
SJMP SHOW_CH
BE_1: MOV AD_DRESS,#01H
MOV KEEP_CHA,#1'
SHOW_CH:
MOV A,#08CH
CALL XLCDWI
MOV A,KEEP_CHA
CALL XLCDWD
MOV A,#90H
CALL XLCDWI
START:
```

```

SETB REN                                CALL XLCDWI
RECIEV: CALL REV                          MOV A,#0C6H
CJNE A,#00H,RECIEV                       CALL XLCDWI
MOV CODE,#00H                             MOV A,#30H
GET_AD: CALL REV                           ADD A,BAHT2
CJNE A,AD_DRESS,RECIEV                   CALL XLCDWD
XRL CODE,A                                MOV A,#90H
GET_DA: CALL REV                           CALL XLCDWI
MOV BAHT1,A                               MOV A,#0CEH
XRL CODE,A                                CALL XLCDWI
CALL REV                                  MOV A,#30H
MOV BAHT2,A                               ADD A,STANG1
XRL CODE,A                                CALL XLCDWD
CALL REV                                  MOV A,#90H
MOV STANG1,A                              CALL XLCDWI
XRL CODE,A                                MOV A,#0CFH
CALL REV                                  CALL XLCDWI
MOV STANG2,A                              MOV A,#30H
XRL CODE,A                                ADD A,STANG2
CALL REV                                  CALL XLCDWD
MOV ERROR,A                              MOV A,#90H
GET_STO:CALL REV                          CALL XLCDWI
CJNE A,#0FFH,RECIEV                       CALL MAX
XRL CODE,A                                JMP START
;////////////////////////////////////
MAX:
CLR REN                                    CALL INIT_MAX
MOV A,CODE                                MOV DIGIT,#01H
CJNE A,ERROR,CHANN                       MOV A,BAHT1
MOV A,#0C5H                               CALL DSP_DIGIT
CALL XLCDWI                               MOV DIGIT,#02H
MOV A,#30H                               MOV A,BAHT2
ADD A,BAHT1                              CALL DSP_DIGIT
CALL XLCDWD                              MOV DIGIT,#03H
MOV A,#90H                               MOV A,STANG1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CALL DSP_DIGIT          MOV DATA,C
MOV DIGIT,#04H          SETB CLOCK
MOV A,STANG2            CLR CLOCK
CALL DSP_DIGIT          DJNZ R2,SHIFT2
RET                     SETB LOAD
REV: JNB RI,$           CLR LOAD
MOV A,SBUF              RET
CLR RI                  ;-----
RET                     ;INITIAL MAX
;-----                ;-----
;DSP_DIGIT              INIT_MAX: MOV DPTR,#0A08H
;-----                ;-----
DSP_DIGIT: MOV TEMP,A   LCALL SHIFT
MOV DPTR,#TAB_SEG       MOV DPTR,#0B07H
MOVC A,@A+DPTR          LCALL SHIFT
MOV DPL,A               MOV DPTR,#0900H
MOV DPH,DIGIT           LCALL SHIFT
CALL SHIFT              MOV DPTR,#0C01H
MOV A,TEMP              LCALL SHIFT
RET                     MOV DPTR,#0F00H
SHIFT: MOV R2,#8        LCALL SHIFT
MOV A,DPH               RET
CLR CY                  TAB_SEG: DB 7EH,30H,6DH,79H
CLR CLOCK              DB 33H,5BH,5FH,70H
CLR LOAD               DB 7FH,7BH,00H,00H,00H
SHIFT1: RLC A           DB 4FH,0EH,0FH,4EH
MOV DATA,C            ;***** LCDSET SUB *****
SETB CLOCK             ;LCD SETUP COMMAND
CLR CLOCK              XLCDSET:MOV A,#00111000B ;FUNCTION SET
DJNZ R2,SHIFT1        LCALL XLCDWI
MOV R2,#8              MOV A,#00001110B
MOV A,DPL              ;DISPLAY ON/OFF
CLR CY                LCALL XLCDWI
SHIFT2: RLC A          MOV A,#01H ;CLEAR
                      LCALL XLCDWI

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RET                                     ;IN = R7
;***** XLCDWD SUB *****
;LCD WRITE DATA (RS=1)                ;REG = A,DPTR
;IN = A                                  WR_LINE:MOV R7,#0FH ;16 CHAR
;REG = A                                  LINE: CLR A
XLCDWD: PUSH DPH                          MOV A,@A+DPTR
      PUSH DPL                            LCALL XLCDWD
      MOV DPTR,#XLCDWRD ;ADD             INC DPTR
LCD WRITE DATA                          DJNZ R7,LINE
      MOVX @DPTR,A                        RET
      MOV DPTR,#XLCDRDC ;ADD LCD        ;***** SUB WR_2LINE *****
READ CONTR                                ;REG = A
XLCDWD1:MOVX A,@DPTR ;WAIT                WR_2LINE:MOV A,#80H
FOR BF=0                                  ;SET DD RAM
      JB ACC.7,XLCDWD1                    LCALL XLCDWI
      POP DPL                             LCALL WR_LINE
      POP DPH                             MOV A,#0C0H ;SET DD RAM
      RET                                  LCALL XLCDWI
;***** XLCDWI SUB *****                LCALL WR_LINE
;LCD WRITE INSTRUCTION (RS=0)           RET
;IN = A                                  ;DELAY 1/10 SECOND
;REG = A                                  ;IN = R2
XLCDWI: PUSH DPH                          ;REG = R2,R3,R4
      PUSH DPL                             DELAY: MOV R3,#179
      MOV DPTR,#XLCDWRC                   DTSEC1: MOV R4,#0
      MOVX @DPTR,A                        DJNZ R4,$
      MOV DPTR,#XLCDRDC                   DJNZ R3,DTSEC1
XLCDWI1:MOVX A,@DPTR ;WAIT                DJNZ R2,DELAY
FOR BF=0                                  RET
      JB ACC.7,XLCDWI1                    DELAY1: MOV R3,#0FFH
      POP DPL                             DTSEC2: MOV R4,#0FFH
      POP DPH                             DJNZ R4,$
      RET                                  DJNZ R3,DTSEC2
;***** SUB WR_LINE *****              RET
END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ

ในการทำโครงการเรื่อง “การส่งผ่านข้อมูลโดยการประยุกต์ใช้ไมโครคอนโทรลเลอร์” คณะผู้จัดทำขอขอบพระคุณ ผศ.พลผลุง ผดุงกุล ที่ได้ช่วยกรุณาให้คำแนะนำต่างๆที่เป็นประโยชน์ต่อการทำโครงการเรื่องนี้ รวมทั้งพี่ๆ เพื่อนๆที่ให้คำแนะนำ ตลอดจนแนะนำแนวทางที่เป็นประโยชน์ในการทดลองเพื่อให้โครงการบรรลุผลตามเป้าหมายที่วางไว้



น.ส.รติภักดิ์ แจ็งอรุณ



น.ส.ลัดดาวัลย์ ศรีวัฒนานุกุลกิจ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

- บัณฑิต วิจารณ์ารยานนท์ , หลักการไฟฟ้าสื่อสาร, สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย, พิมพ์ครั้งที่ 1, 2535, หน้า 182 – 185
- การทดลองที่ EL 316 วงจรเฟลตือคูลูปและการประยุกต์ใช้งาน, ภาควิชาอิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- www.motorolla.com
- www.national.com
- ดร. โคทม อาริยา, วงจรอิเล็กทรอนิกส์ เล่ม 3 , หน้า 18 – 21
- ประเมษฐ์ ประนายนันท์ และ ปิยพงศ์ เผ่าฉนิช , คู่มือและการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ MCS-51 , บริษัท ซีเอ็ดยูเคชั่น จำกัด (มหาชน) , หน้า 82 – 90
- ดร. ประสิทธิ์ ประพัฒน์มงคลการ , หลักการระบบสื่อสาร , บริษัท ซีเอ็ดยูเคชั่น จำกัด (มหาชน) , หน้า 182 , 199 - 204





MOTOROLA

MC14046B

PHASE LOCKED LOOP


The MC14046B phase locked loop contains two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common signal inputs, PCAin and PCBin. Input PCAin can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal PC1out, and maintains 90° phase shift at the center frequency between PCAin and PCBin signals (both at 50% duty cycle). Phase comparator 2 (with leading edge sensing logic) provides digital error signals, PC2out and LD, and maintains a 0° phase shift between PCAin and PCBin signals (duty cycle is immaterial). The linear VCO produces an output signal VCOout whose frequency is determined by the voltage of input VCOin and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source-follower output SFout with an external resistor is used where the VCOin signal is needed but no loading can be tolerated. The inhibit input Inh, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage-to-frequency conversion and motor speed control.


- Buffered Outputs Compatible with MHTL and Low-Power TTL
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 to 18 V
- Pin-for-Pin Replacement for CD4046B
- Phase Comparator 1 is an Exclusive Or Gate and is Duty Cycle Limited
- Phase Comparator 2 switches on Rising Edges and is not Duty Cycle Limited



L SUFFIX CERAMIC CASE 620



P SUFFIX PLASTIC CASE 648



DW SUFFIX SOIC CASE 751G


ORDERING INFORMATION

- MC14XXXBCP Plastic
- MC14XXXBCL Ceramic
- MC14XXXBDW SOIC


TA = -55° to 125°C for all packages.

6

BLOCK DIAGRAM



PIN ASSIGNMENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14046B

MAXIMUM RATINGS* (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V _{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V _{in}	-0.5 to V _{DD} +0.5	Vdc
DC Input Current, per Pin	I _{in}	±10	mAdc
Power Dissipation, per Package†	P _D	500	mW
Operating Temperature Range	T _A	-55 to +125	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

*Maximum Ratings are those values beyond which damage to the device may occur.

†Temperature Derating: Plastic "P" and D/DW" Packages: -7.0 mW/°C From 65°C To 125°C

Ceramic "L" Packages: -12 mW/°C From 100°C To 125°C

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Characteristic	Symbol	V _{DD} Vdc	-55°C		25°C			125°C		Unit	
			Min	Max	Min	Typ	Max	Min	Max		
Output Voltage V _{in} = V _{DD} or 0	"0" Level V _{OL}	5.0	—	0.05	—	0	0.05	—	0.05	Vdc	
		10	—	0.05	—	0	0.05	—	0.05		
		15	—	0.05	—	0	0.05	—	0.05		
	"1" Level V _{OH}	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc	
		10	9.95	—	9.95	10	—	9.95	—		
		15	14.95	—	14.95	15	—	14.95	—		
Input Voltage # (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc)	"0" Level V _{IL}	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc	
		10	—	3.0	—	4.50	3.0	—	3.0		
		15	—	4.0	—	6.75	4.0	—	4.0		
	"1" Level (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc)	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc	
		10	7.0	—	7.0	5.50	—	7.0	—		
		15	11	—	11	8.25	—	11	—		
Output Drive Current (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc)	Source I _{OH}	5.0	-1.2	—	-1.0	-1.7	—	-0.7	—	mAdc	
		5.0	-0.25	—	-0.2	-0.36	—	-0.14	—		
		10	-0.62	—	-0.5	-0.9	—	-0.35	—		
	Sink I _{OL}	5.0	0.64	—	0.51	0.88	—	0.36	—	mAdc	
		10	1.6	—	1.3	2.25	—	0.9	—		
		15	4.2	—	3.4	8.8	—	2.4	—		
Input Current	I _{in}	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μAdc	
Input Capacitance Quiescent Current (Per Package) I _{nh} = PCA _{in} = V _{DD} , Zener = VCO _{in} = 0 V, PCB _{in} = V _{DD} or 0 V, I _{out} = 0 μA	C _{in}	—	—	—	—	5.0	7.5	—	—	pF	
		I _{DD}	5.0	—	5.0	—	0.005	5.0	—		150
		10	—	10	—	0.010	10	—	300		
Total Supply Current† (I _{nh} = "0", I _o = 10 kHz, C _L = 50 pF, R ₁ = 1.0 MΩ, R ₂ = ∞, R _{SF} = ∞, and 50% Duty Cycle)	I _T	5.0	I _T = (1.46 μA/kHz) f + I _{DD}							μAdc	
		10	I _T = (2.91 μA/kHz) f + I _{DD}								
		15	I _T = (4.37 μA/kHz) f + I _{DD}								

#Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V_{DD} = 5.0 Vdc

2.0 Vdc min @ V_{DD} = 10 Vdc

2.5 Vdc min @ V_{DD} = 15 Vdc

†To Calculate Total Current in General:

$$I_T = 2.2 \times V_{DD} \left(\frac{V_{CO_{in}} - 1.65}{R_1} + \frac{V_{DD} - 1.35}{R_2} \right)^{3/4} + 1.6 \times \left(\frac{V_{CO_{in}} - 1.65}{R_{SF}} \right)^{3/4} + 1 \times 10^{-3} (C_L + 9) V_{DD} f +$$

$$1 \times 10^{-1} V_{DD}^2 \left(\frac{100\% \text{ Duty Cycle of PCA}_{in}}{100} \right) + I_Q \quad \text{where: } I_T \text{ in } \mu\text{A, } C_L \text{ in pF, } V_{CO_{in}}, V_{DD} \text{ in Vdc, } f \text{ in kHz, and}$$

R₁, R₂, R_{SF} in MΩ, C_L on VCO_{out}.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14046B

ELECTRICAL CHARACTERISTICS* ($C_L = 50 \text{ pF}$, $T_A = 25^\circ\text{C}$)

Characteristic	Symbol	VDD Vdc	Minimum	Typical	Maximum	Units
			Device		Device	
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	t_{TLH}	5.0 10 15	— — —	180 90 65	350 150 110	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	t_{THL}	5.0 10 15	— — —	100 50 37	175 75 55	ns

PHASE COMPARATORS 1 and 2

Input Resistance — PCA_{in}	R_{in}	5.0	1.0	2.0	—	$M\Omega$
		10	0.2	0.4	—	
		15	0.1	0.2	—	
— PCB_{in}	R_{in}	15	150	1500	—	$M\Omega$
Minimum Input Sensitivity AC Coupled — PCA_{in} C series = 1000 pF, f = 50 kHz	V_{in}	5.0	—	200	300	mV p-p
		10	—	400	600	
		15	—	700	1050	
DC Coupled — PCA_{in} , PCB_{in}	—	5 to 15	See Noise Immunity			

VOLTAGE CONTROLLED OSCILLATOR (VCO)

Maximum Frequency ($VCO_{in} = V_{DD}$, $C_1 = 50 \text{ pF}$ $R_1 = 5.0 \text{ k}\Omega$, and $R_2 = \infty$)	f_{max}	5.0	0.5	0.7	—	MHz
		10	1.0	1.4	—	
		15	1.4	1.9	—	
Temperature — Frequency Stability ($R_2 = \infty$)	—	5.0	—	0.12	—	$\% / ^\circ\text{C}$
		10	—	0.04	—	
		15	—	0.015	—	
Linearity ($R_2 = \infty$) ($VCO_{in} = 2.5 \text{ V} \pm 0.3 \text{ V}$, $R_1 > 10 \text{ k}\Omega$) ($VCO_{in} = 5.0 \text{ V} \pm 2.5 \text{ V}$, $R_1 > 400 \text{ k}\Omega$) ($VCO_{in} = 7.5 \text{ V} \pm 5.0 \text{ V}$, $R_1 \geq 1000 \text{ k}\Omega$)	—	5.0	—	1.0	—	%
		10	—	1.0	—	
		15	—	1.0	—	
Output Duty Cycle	—	5 to 15	—	50	—	%
Input Resistance — VCO_{in}	R_{in}	15	150	1500	—	$M\Omega$

SOURCE-FOLLOWER

Offset Voltage (VCO_{in} minus SF_{out} , $R_{SF} > 500 \text{ k}\Omega$)	—	5.0	—	1.65	2.2	V
		10	—	1.65	2.2	
		15	—	1.65	2.2	
Linearity ($VCO_{in} = 2.5 \text{ V} \pm 0.3 \text{ V}$, $R_{SF} > 50 \text{ k}\Omega$) ($VCO_{in} = 5.0 \text{ V} \pm 2.5 \text{ V}$, $R_{SF} > 50 \text{ k}\Omega$) ($VCO_{in} = 7.5 \text{ V} \pm 5.0 \text{ V}$, $R_{SF} > 50 \text{ k}\Omega$)	—	5.0	—	0.1	—	%
		10	—	0.6	—	
		15	—	0.8	—	

ZENER DIODE

Zener Voltage ($I_Z = 50 \mu\text{A}$)	V_Z	—	6.7	7.0	7.3	V
Dynamic Resistance ($I_Z = 1.0 \text{ mA}$)	R_Z	—	—	100	—	Ω


*The formula given is for the typical characteristics only.

6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14046B

FIGURE 1 – PHASE COMPARATORS STATE DIAGRAMS



Refer to Waveforms in Figure 3.


FIGURE 2 – DESIGN INFORMATION

Characteristic	Using Phase Comparator 1	Using Phase Comparator 2
No signal on input PCA _{in} .	VCO in PLL system adjusts to center frequency (f ₀).	VCO in PLL system adjusts to minimum frequency (f _{min}).
Phase angle between PCA _{in} and PCB _{in} .	90° at center frequency (f ₀), approaching 0° and 180° at ends of lock range (2f _L).	Always 0° in lock (positive rising edges).
Locks on harmonics of center frequency.	Yes	No
Signal input noise rejection.	High	Low
Lock frequency range (2f _L).	The frequency range of the input signal on which the loop will stay locked if it was initially in lock. 2f _L = full VCO frequency range = f _{max} - f _{min} .	
Capture frequency range (2f _C).	The frequency range of the input signal on which the loop will lock if it was initially out of lock.	
	Depends on low-pass filter characteristics (see Figure 3). f _C < f _L	f _C = f _L
Center frequency (f ₀).	The frequency of VCO _{out} , when VCO _{in} = 1/2 V _{DD}	
VCO output frequency (f).	$f_{min} = \frac{1}{R_2(C_1 + 32 \text{ pF})} \quad (\text{VCO input} = V_{SS})$ $f_{max} = \frac{1}{R_1(C_1 + 32 \text{ pF})} + f_{min} \quad (\text{VCO input} = V_{DD})$ <p>Note: These equations are intended to be a design guide. Since calculated component values may be in error by as much as a factor of 4, laboratory experimentation may be required for fixed designs. Part to part frequency variation with identical passive components is typically less than ±20%.</p> <p>Where: 10K < R₁ < 1M 10K < R₂ < 1M 100pF < C₁ < .01 μF</p>	





MC14046B

FIGURE 3 - GENERAL PHASE-LOCKED LOOP CONNECTIONS AND WAVEFORMS



Typical Low-Pass Filters



Typically:

$$R_4 C_2 = \frac{6N}{f_{\max}} - \frac{N}{2\pi\Delta f}$$

$$(R_3 + 3,000\Omega) C_2 = \frac{100N\Delta f}{f_{\max}^2} - R_4 C_2$$

$$\Delta f = f_{\max} - f_{\min}$$


Note: Sometimes R3 is split into two series resistors each R3 ÷ 2. A capacitor C_C is then placed from the midpoint to ground. The value for C_C should be such that the corner frequency of this network does not significantly affect ω_n. In Figure B, the ratio of R3 to R4 sets the damping, R4 ≈ (0.1)(R3) for optimum results.

Definitions: N = Total division ratio in feedback loop
 $K\phi = V_{DD}/\pi$ for Phase Comparator 1
 $K\phi = V_{DD}/4\pi$ for Phase Comparator 2
 $KV_{CO} = \frac{2\pi\Delta f_{VCO}}{V_{DD}-2V}$
 for a typical design $\omega_n \approx \frac{2\pi f_f}{10}$ (at phase detector input)
 $\zeta \approx 0.707$

LOW-PASS FILTER

Filter A	Filter B
$\omega_n = \sqrt{\frac{K\phi KV_{CO}}{NR_3 C_2}}$	$\omega_n = \sqrt{\frac{K\phi KV_{CO}}{NC_2(R_3+R_4)}}$
$\zeta = \frac{N\omega_n}{2K\phi KV_{CO}}$	$\zeta = 0.5\omega_n(R_3 C_2 + \frac{N}{K\phi KV_{CO}})$
$F(s) = \frac{1}{R_3 C_2 S + 1}$	$F(s) = \frac{R_3 C_2 S + 1}{S(R_3 C_2 + R_4 C_2) + 1}$

Waveforms



Note for further information, see

- (1) F. Gardner, "Phase Lock Techniques", John Wiley and Son, New York, 1965.
- (2) G. S. Moschytz, "Miniature RC Filters Using Phase-Locked Loop", BSTJ, May, 1965
- (3) Garth Nash, "Phase-Lock Loop Design Fundamentals", AN-535, Motorola Inc.
- (4) A. B. Przedpelski, "Phase-Locked Loop Design Articles", AR254, reprinted by Motorola Inc.

6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM193/LM293/LM393/LM2903 Low Power Low Offset Voltage Dual Comparators

General Description

The LM193 series consists of two independent precision voltage comparators with an offset voltage specification as low as 2.0 mV max for two comparators which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage. These comparators also have a unique characteristic in that the input common-mode voltage range includes ground, even though operated from a single power supply voltage.

Application areas include limit comparators, simple analog to digital converters; pulse, squarewave and time delay generators; wide range VCO; MOS clock timers; multivibrators and high voltage digital logic gates. The LM193 series was designed to directly interface with TTL and CMOS. When operated from both plus and minus power supplies, the LM193 series will directly interface with MOS logic where their low power drain is a distinct advantage over standard comparators.

- Eliminates need for dual supplies
- Allows sensing near ground
- Compatible with all forms of logic
- Power drain suitable for battery operation


Features

- Wide supply
 - Voltage range 2.0V to 36V
 - single or dual supplies $\pm 1.0V$ to $\pm 18V$
- Very low supply current drain (0.4 mA) — independent of supply voltage
- Low input biasing current 25 nA
- Low input offset current ± 5 nA
- and maximum offset voltage ± 3 mV
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage
- Low output saturation voltage, 250 mV at 4 mA
- Output voltage compatible with TTL, DTL, ECL, MOS and CMOS logic systems


Advantages

- High precision comparators
- Reduced V_{OS} drift over temperature

Schematic and Connection Diagrams




Metal Can Package



Order Number LM193H,
LH193H/883*,
LM193AH, LM193AH/883,
LM293H, LM293AH, LM393H
or LM393AH
See NS Package Number H08C

Dual-In-Line Package



Order Number LM193J/883*,
LM193AJ/883,
LM393J, LM393AJ,
LM393M, LM2903M, LM393N,
LM2903J or LM2903N
See NS Package Number J08A,
M08A or N08E

*Also available per JM38510/11202



Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications. (Note 10)

- Supply Voltage, V^+
- Differential Input Voltage (Note 6)
- Input Voltage
- Input Current ($V_{IN} < -0.3V$) (Note 3)
- Power Dissipation (Note 1)
- Molded DIP
- Metal Can
- Small Outline Package
- Output Short-Circuit to Ground (Note 2)

Operating Temperature Range

- LM393/LM393A
- LM293/LM293A
- LM193/LM193A
- LM2903
- Storage Temperature Range
- Lead Temperature (Soldering, 10 seconds)
- Soldering Information
- Dual-In-Line Package
- Soldering (10 seconds)
- Small Outline Package
- Vapor Phase (60 seconds)
- Infrared (15 seconds)

- 36V
- 36V
- 0.3V to +36V
- 50 mA
- 780 mW
- 660 mW
- 510 mW
- Continuous
- 260°C
- 215°C
- 220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.
ESD rating (1.5 kΩ in series with 100 pF) 1300V

Electrical Characteristics ($V^+ = 5V, T_A = 25^\circ C$, unless otherwise stated)

Parameter	Conditions	LM193A		LM293A, LM393A		LM193		LM293, LM393		LM2903		Units	
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min		Typ
Input Offset Voltage	(Note 6)	1.0	2.0	2.0	1.0	2.0	1.0	5.0	1.0	5.0	2.0	7.0	mV
Input Bias Current	$I_{IN}(+)$ or $I_{IN}(-)$ with Output in Linear Range, $V_{CM} = 0V$ (Note 5)	25	100	25	250	25	100	25	250	25	250	250	nA
Input Offset Current	$I_{IN}(+) - I_{IN}(-)$ $V_{CM} = 0V$	3.0	25	5.0	50	3.0	25	5.0	50	5.0	50	50	nA
Input Common Mode Voltage Range	$V^+ = 30V$ (Note 6)	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	$V^+ - 1.5$	V
Supply Current	$R_L = \infty$	0.4	1	0.4	1	0.4	1	0.4	1	0.4	1	1.0	mA
	$V^+ = 36V$	1	2.5	1	2.5	1	2.5	1	2.5	1	2.5	2.5	mA
Voltage Gain	$R_L \geq 15k\Omega, V^+ = 15V, V_O = 1V$ to 11V	50	200	50	200	50	200	50	200	50	200	25	V/mV
Large Signal Response Time	$V_{IN} = TTL$ Logic Swing, $V_{REF} = 1.4V, V_{RL} = 5V, R_L = 5.1k\Omega$	300		300		300		300		300		300	ns
Response Time	$V_{RL} = 5V, R_L = 5.1k\Omega$ (Note 7)	1.3		1.3		1.3		1.3		1.3		1.5	μs
Output Sink Current	$V_{IN}(-) = 1V, V_{IN}(+) = 0, V_O \leq 1.5V$	6.0	16	6.0	16	6.0	16	6.0	16	6.0	16	6.0	mA
Saturation Voltage	$V_{IN}(-) = 1V, V_{IN}(+) = 0, I_{SINK} \leq 4mA$	250	400	250	400	250	400	250	400	250	400	250	mV
Output Leakage Current	$V_{IN}(-) = 0, V_{IN}(+) = 1V, V_O = 5V$	0.1		0.1		0.1		0.1		0.1		0.1	nA

Electrical Characteristics ($V^+ = 5V$) (Note 4)

Parameter	Conditions	LM193A		LM293A, LM393A		LM193		LM293, LM393		LM2903		Units
		Min	Max	Min	Max	Min	Max	Min	Max	Min	Max	
Input Offset Voltage	(Note 9)	4.0		4.0		9		9		9	15	mV
Input Offset Current	$I_{IN(+)} - I_{IN(-)} , V_{CM} = 0V$	100		150		100		150		50	200	nA
Input Bias Current	$I_{IN(+)} \text{ or } I_{IN(-)} \text{ with Output in Linear Range, } V_{CM} = 0V \text{ (Note 5)}$	300		400		300		400		200	500	nA
Input Common Mode Voltage Range	$V^+ = 30V \text{ (Note 6)}$	0	$V^+ - 2.0$	0	$V^+ - 2.0$	0	$V^+ - 2.0$	0	$V^+ - 2.0$	0	$V^+ - 2.0$	V
Saturation Voltage	$V_{IN(-)} = 1V, V_{IN(+)} = 0, I_{SINK} \leq 4 \text{ mA}$	700		700		700		700		400	700	mV
Output Leakage Current	$V_{IN(-)} = 0, V_{IN(+)} = 1V, V_O = 30V$	1.0		1.0		1.0		1.0		1.0	1.0	μA
Differential Input Voltage	Keep All V_{IN} 's $\geq 0V$ (or V^- , if Used), (Note 8)	36		36		36		36		36	36	V

Note 1: For operating at high temperatures, the LM393/LM393A and LM2903 must be derated based on a 125°C maximum junction temperature and a thermal resistance of 170°C/W which applies for the device soldered in a printed circuit board, operating in a still air ambient. The LM193/LM193A/LM293/LM293A must be derated based on a 150°C maximum junction temperature. The low bias dissipation and the "ON-OFF" characteristic of the outputs keeps the chip dissipation very small. ($P_D \leq 100 \text{ mW}$), provided the output transistors are allowed to saturate.

Note 2: Short circuits from the output to V^+ can cause excessive heating and eventual destruction. When considering short circuits to ground, the maximum output current is approximately 20 mA independent of the magnitude of V^+ . **Note 3:** This input current will only exist when the voltage at any of the input leads is driven negative. It is due to the collector-base junction of the input PNP transistors becoming forward biased and thereby acting as input diode clamps. In addition to this diode action, there is also lateral NPN parasitic transistor action on the IC chip. This transistor action can cause the output voltages of the comparators to go to the V^+ voltage level (or to ground for a large overdrive) for the time duration that an input is driven negative. This is not destructive and normal output states will re-establish when the input voltage, which was negative, again returns to a value greater than $-0.3V$.

Note 4: These specifications are limited to $-55^\circ C \leq T_A \leq +125^\circ C$. For the LM193/LM193A, with the LM293/LM293A all temperature specifications are limited to $-25^\circ C \leq T_A \leq +85^\circ C$ and the LM393/LM393A temperature specifications are limited to $0^\circ C \leq T_A \leq +70^\circ C$. The LM2903 is limited to $-40^\circ C \leq T_A \leq +85^\circ C$.




Note 5: The direction of the input current is out of the IC due to the PNP input stage. This current is essentially constant, independent of the state of the output so no loading change exists on the reference or input lines. **Note 6:** The input common-mode voltage or either input signal voltage should not be allowed to go negative by more than 0.5V. The upper end of the common-mode voltage range is $V^+ - 1.5V$ at 25°C, but either or both inputs can go to 35V without damage, independent of the magnitude of V^+ .

Note 7: The response time specified is for a 100 mV input step with 5 mV overdrive. For larger overdrive signals 300 ns can be obtained, see typical performance characteristics section. **Note 8:** Positive excursions of input voltage may exceed the power supply level. As long as the other voltage remains within the common-mode range, the comparator will provide a proper output state. The low input voltage state must not be less than $-0.3V$ (or 0.3V below the magnitude of the negative power supply, if used).


Note 9: At output switch point, $V_O \approx 1.4V, R_S = 0\Omega$ with V^+ from 5V to 30V; and over the full input common-mode range (0V to $V^+ - 1.5V$), at 25°C.

Note 10: Refer to RETS193AX for LM193AH military specifications and to RETS193X for LM193H military specifications.


Typical Performance Characteristics LM193/LM293/LM393, LM193A/LM293A/LM393A



Response Time for Various Input Overdrives—Negative Transition






Response Time for Various Input Overdrives—Positive Transition




TL/H/5709-3


Typical Performance Characteristics LM2903



Response Time for Various Input Overdrives—Negative Transition



Response Time for Various Input Overdrives—Positive Transition



TL/H/5709-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Application Hints

The LM193 series are high gain, wide bandwidth devices which, like most comparators, can easily oscillate if the output lead is inadvertently allowed to capacitively couple to the inputs via stray capacitance. This shows up only during the output voltage transition intervals as the comparator change states. Power supply bypassing is not required to solve this problem. Standard PC board layout is helpful as it reduces stray input-output coupling. Reducing the input resistors to $< 10\text{ k}\Omega$ reduces the feedback signal levels and finally, adding even a small amount (1.0 to 10 mV) of positive feedback (hysteresis) causes such a rapid transition that oscillations due to stray feedback are not possible. Simply socketing the IC and attaching resistors to the pins will cause input-output oscillations during the small transition intervals unless hysteresis is used. If the input signal is a pulse waveform, with relatively fast rise and fall times, hysteresis is not required.

All pins of any unused comparators should be grounded.


The bias network of the LM193 series establishes a drain current which is independent of the magnitude of the power supply voltage over the range of from 2.0 V_{DC} to 30 V_{DC} .

It is usually unnecessary to use a bypass capacitor across the power supply line.

The differential input voltage may be larger than V^+ without damaging the device (see Note 8). Protection should be provided to prevent the input voltages from going negative more than $-0.3\text{ V}_{\text{DC}}$ (at 25°C). An input clamp diode can be used as shown in the applications section.

The output of the LM193 series is the uncommitted collector of a grounded-emitter NPN output transistor. Many collectors can be tied together to provide an output OR'ing function. An output pull-up resistor can be connected to any available power supply voltage within the permitted supply voltage range and there is no restriction on this voltage due to the magnitude of the voltage which is applied to the V^+ terminal of the LM193 package. The output can also be used as a simple SPST switch to ground (when a pull-up resistor is not used). The amount of current which the output device can sink is limited by the drive available (which is independent of V^+) and the β of this device. When the maximum current limit is reached (approximately 16 mA), the output transistor will come out of saturation and the output voltage will rise very rapidly. The output saturation voltage is limited by the approximately $60\Omega\text{ }r_{\text{SAT}}$ of the output transistor. The low offset voltage of the output transistor (1.0 mV) allows the output to clamp essentially to ground level for small load currents.

Typical Applications ($V^+ = 5.0\text{ V}_{\text{DC}}$)




TL/H/5709-2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Squarewave Oscillator




Pulse Generator




Crystal Controlled Oscillator




Two-Decade High-Frequency VCO




Basic Comparator



Non-Inverting Comparator with Hysteresis




Inverting Comparator with Hysteresis



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Output Strobing



* OR LOGIC GATE WITHOUT PULL-UP RESISTOR


TL/H/5709-11

Large Fan-In AND Gate




TL/H/5709-14

AND Gate




TL/H/5709-12

Limit Comparator




TL/H/5709-15

OR Gate



TL/H/5709-13

Comparing Input Voltages of Opposite Polarity




TL/H/5709-16



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)

ORing the Outputs




TL/H/5709-17

Zero Crossing Detector (Single Power Supply)




TL/H/5709-21

One-Shot Multivibrator




TL/H/5709-22

Bi-Stable Multivibrator



TL/H/5709-24

One-Shot Multivibrator with Input Lock Out




TL/H/5709-23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued) ($V^+ = V_{DC}$)


Time Delay Generator




TL/H/5709-7

Split-Supply Applications ($V^+ = +15 V_{DC}$ and $V^- = -15 V_{DC}$)


MOS Clock Driver



Zero Crossing Detector



Comparator With a Negative Reference



TL/H/5709-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



LF351 Wide Bandwidth JFET Input Operational Amplifier

General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET IIT[™] technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.

Features


- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 25 nV/ $\sqrt{\text{Hz}}$
- Low input noise current 0.01 pA/ $\sqrt{\text{Hz}}$
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/ μs
- Low supply current 1.8 mA
- High input impedance $10^{12}\Omega$
- Low total harmonic distortion $A_V = 10$, $R_L = 10k$, $V_O = 20$ Vp-p, $BW = 20$ Hz–20 kHz <0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection




TL/H/5646-11

Simplified Schematic



TL/H/5646-12

Connection Diagrams



TL/H/5646-13

Order Number LF351M or LF351N
See NS Package Number M08A or N08E

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	$\pm 18V$
Power Dissipation (Notes 1 and 6)	670 mW
Operating Temperature Range	0°C to +70°C
T _j (MAX)	115°C
Differential Input Voltage	$\pm 30V$
Input Voltage Range (Note 2)	$\pm 15V$
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 sec.)	
Metal Can	300°C
DIP	260°C

 θ_{JA}

N Package	120°C/W
M Package	TBD

Soldering Information

Dual-In-Line Package	
Soldering (10 sec.)	260°C
Small Outline Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD rating to be determined.

DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V _{OS}	Input Offset Voltage	R _S = 10 k Ω , T _A = 25°C Over Temperature		5	10 13	mV mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	R _S = 10 k Ω		10		$\mu V/^\circ C$
I _{OS}	Input Offset Current	T _j = 25°C, (Notes 3, 4) T _j \leq 70°C		25	100 4	pA nA
I _B	Input Bias Current	T _j = 25°C, (Notes 3, 4) T _j \leq \pm 70°C		50	200 8	pA nA
R _{IN}	Input Resistance	T _j = 25°C		10 ¹²		Ω
A _{VOL}	Large Signal Voltage Gain	V _S = \pm 15V, T _A = 25°C V _O = \pm 10V, R _L = 2 k Ω Over Temperature	25	100		V/mV V/mV
V _O	Output Voltage Swing	V _S = \pm 15V, R _L = 10 k Ω	\pm 12	\pm 13.5		V
V _{CM}	Input Common-Mode Voltage Range	V _S = \pm 15V	\pm 11	+15 -12		V V
CMRR	Common-Mode Rejection Ratio	R _S \leq 10 k Ω	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I _S	Supply Current			1.8	3.4	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	$V_S = \pm 15V, T_A = 25^\circ C$		13		$V/\mu s$
GBW	Gain Bandwidth Product	$V_S = \pm 15V, T_A = 25^\circ C$		4		MHz
e_n	Equivalent Input Noise Voltage	$T_A = 25^\circ C, R_S = 100\Omega, f = 1000 \text{ Hz}$		25		nV/\sqrt{Hz}
i_n	Equivalent Input Noise Current	$T_j = 25^\circ C, f = 1000 \text{ Hz}$		0.01		pA/\sqrt{Hz}

Note 1: For operating at elevated temperature, the device must be derated based on the thermal resistance, θ_{JA} .

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for $V_S = \pm 15V$ and $0^\circ C \leq T_A \leq +70^\circ C$. V_{OS} , I_B and I_{OS} are measured at $V_{CM} = 0$.













Note 4: The input bias currents are junction leakage currents which approximately double for every $10^\circ C$ increase in the junction temperature, T_j . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D . $T_j = T_A + \theta_{JA} P_D$ where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. From $\pm 15V$ to $\pm 5V$.

Note 6: Max. Power Dissipation is defined by the package characteristics. Operating the part near the Max. Power Dissipation may cause the part to operate outside guaranteed limits.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้










Typical Performance Characteristics



TL/H/5648-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics (Continued)




TL744/564E-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Pulse Response




TL/H/5648-4



TL/H/5648-5




TL/H/5648-6



TL/H/5648-7

Current Limit ($R_L = 100\Omega$)



TL/H/5648-8

Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET II™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will

cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will force the output to a high state, potentially causing a reversal of phase to the output.

Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the

Application Hints (Continued)

common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on $\pm 4V$ power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a 2 k Ω load resistance to $\pm 10V$ over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.


Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed back-

wards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.

Detailed Schematic




TL/H/564E-9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications

Supply Current Indicator/Limiter




• V_{OUT} switches high when $R_S I_S > V_D$

Hi-Z_{IN} Inverting Amplifier




Parasitic input capacitance $C_1 \approx (3 \text{ pF for LF351 plus any additional layout capacitance})$ interacts with feedback elements and creates undesirable high frequency pole. To compensate, add C_2 such that: $R_2 C_2 \approx R_1 C_1$.

Ultra-Low (or High) Duty Cycle Pulse Generator



- $t_{OUTPUT \text{ HIGH}} \approx R_1 C \ln \frac{4.8 - 2V_S}{4.8 - V_S}$
 - $t_{OUTPUT \text{ LOW}} \approx R_2 C \ln \frac{2V_S - 7.8}{V_S - 7.8}$
- where $V_S = V^+ + |V^-|$
 *low leakage capacitor

Long Time Integrator



- *Low leakage capacitor
- 50k pot used for less sensitive V_{OS} adjust

TL/H/5648-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA
SEMICONDUCTOR TECHNICAL DATA

**Plastic Medium Power Silicon
NPN Transistor**

**BD135
BD137
BD139**

... designed for use as audio amplifiers and drivers utilizing complementary or quasi complementary circuits.

- DC Current Gain — $h_{FE} = 40$ (Min) @ $I_C = 0.15$ Adc
- BD 135, 137, 139 are complementary with BD 136, 138, 140

**1.5 AMPERE
POWER TRANSISTORS
NPN SILICON
45, 60, 80 VOLTS
10 WATTS**



CASE 77-08
TO-225AA TYPE

MAXIMUM RATINGS

Rating	Symbol	Type	Value	Unit
Collector-Emitter Voltage	V_{CEO}	BD 135 BD 137 BD 139	45 60 80	Vdc
Collector-Base Voltage	V_{CBO}	BD 135 BD 137 BD 139	45 60 100	Vdc
Emitter-Base Voltage	V_{EBO}		5	Vdc
Collector Current	I_C		1.5	Adc
Base Current	I_B		0.5	Adc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D		1.25 10	Watts $\text{mW}/^\circ\text{C}$
Total Device Dissipation @ $T_C = 25^\circ\text{C}$ Derate above 25°C	P_D		12.5 100	Watt $\text{mW}/^\circ\text{C}$
Operating and Storage Junction Temperature Range	T_J, T_{stg}		-55 to +150	$^\circ\text{C}$

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Case	θ_{JC}	10	$^\circ\text{C}/\text{W}$
Thermal Resistance, Junction to Ambient	θ_{JA}	100	$^\circ\text{C}/\text{W}$

REV 7

3-158

Motorola Bipolar Power Transistor Device Data

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (T_C = 25°C unless otherwise noted)

Characteristic	Symbol	Type	Min	Max	Unit
Collector-Emitter Sustaining Voltage* (I _C = 0.03 Adc, I _B = 0)	BV _{CEO} *	BD 135 BD 137 BD 139	45 60 80	— — —	Vdc
Collector Cutoff Current (V _{CB} = 30 Vdc, I _E = 0) (V _{CB} = 30 Vdc, I _E = 0, T _C = 125°C)	I _{CBO}		— —	0.1 10	μAdc
Emitter Cutoff Current (V _{BE} = 5.0 Vdc, I _C = 0)	I _{EB0}		—	10	μAdc
DC Current Gain (I _C = 0.005 A, V _{CE} = 2 V) (I _C = 0.15 A, V _{CE} = 2 V) (I _C = 0.5 A, V _{CE} = 2 V)	h _{FE} *		25 40 25	— 250 —	—
Collector-Emitter Saturation Voltage* (I _C = 0.5 Adc, I _B = 0.05 Adc)	V _{CE(sat)} *		—	0.5	Vdc
Base-Emitter On Voltage* (I _C = 0.5 Adc, V _{CE} = 2.0 Vdc)	V _{BE(on)} *		—	1	Vdc

* Pulse Test: Pulse Width ≤ 300 μs, Duty Cycle ≤ 2.0%.




Figure 1. Active-Region Safe Operating Area

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4th- and 8th-Order Continuous-Time Active Filters

ABSOLUTE MAXIMUM RATINGS

V+ to V-	0.3V, 12V
Input Voltage to GND (any input)	V- - 0.3V, V+ + 0.3V
Continuous Power Dissipation (TA = +70°C)	
MAX274	
24-Pin Narrow Plastic DIP	
(derate 13.33mW/°C above +70°C)	1067mW
28-Pin Wide SO (derate 12.50mW/°C above +70°C)	1000mW
24-Pin CERDIP (derate 12.50mW/°C above +70°C)	1000mW
MAX275	
20-Pin Plastic DIP (derate 11.11mW/°C above +70°C)	889mW
20-Pin Wide SO (derate 10.00mW/°C above +70°C)	800mW
20-Pin CERDIP (derate 11.11mW/°C above +70°C)	889mW

Operating Temperature Ranges:	
MAX27__C__	0°C to +70°C
MAX27__E__	-40°C to +85°C
MAX27__MRG	-55°C to +125°C
Storage Temperature Range	-65°C to +165°C
Lead Temperature (soldering, 10 sec)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS – MAX274

(V+ = 5V, V- = -5V, test circuit A of Figure 1a, TA = TMIN to TMAX, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
FILTER CHARACTERISTICS							
Maximum Operating Frequency					10		MHz
Center-Frequency Range	Fo	(Note 1)			100 to 150k		Hz
Center-Frequency Accuracy	Fo		MAX274A	-1.0		1.0	%
			MAX274B	-1.4		1.4	
Q Accuracy - Unadjusted			MAX274A	-10		10	%
			MAX274B	-15		15	
Q Accuracy - Adjusted		Scaled for bandwidth compensation			±2.8		%
Fo Temperature Coefficient	ΔFo/ΔT	(Note 2)			-28		ppm/°C
Q Temperature Coefficient	ΔQ/ΔT	(Note 2)			160		ppm/°C
Wideband Noise	VNOISE	LPO_, Figure 1a, test circuit B	1Hz to 10Hz		23		μVRMS
			10Hz to 10kHz		120		
DC CHARACTERISTICS							
DC Lowpass Gain Accuracy	HOLP	Assume ideal resistors	MAX274A	-2		2	%
			MAX274B	-3		3	
Offset Voltage at Outputs	VOS	LPO_	MAX274A	-200		200	mV
			MAX274B	-300		300	
			MAX274A	-40		40	
			MAX274B	-80		80	
Offset Voltage Drift	ΔVos/ΔT				20		μV/°C
Leakage Current at FC Pin	IFC			-10		10	μA
DYNAMIC FILTER CHARACTERISTICS							
Signal-to-Noise plus Distortion	SINAD	FTTEST = 1kHz, Figure 1a, test circuit B	LPO_, VLPO = 8Vp-p		-86		dB
				FTTEST = 10kHz, Figure 1a, test circuit C		-82	

MAXIM

4th- and 8th-Order Continuous-Time Active Filters

ELECTRICAL CHARACTERISTICS (continued) – MAX274

(V+ = 5V, V- = -5V, test circuit A of Figure 1a, TA = TMIN to TMAX, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Output Voltage Swing	VOUT	LPO_, BPO_, RLOAD = 5kΩ	±3.25	±4.50		V
Slew Rate	SR			10		V/μs
Gain-Bandwidth Product	GBW			7.5		MHz
POWER REQUIREMENTS						
Supply Voltage Range	VSUPP	(Note 3)	±2.37		±5.50	V
Supply Current	IC	For V+, V-		20	30	mA
Power-Supply Rejection Ratio	PSRR	V+ = 5V + 100mVp-p at 1kHz, V- = -5V		-30		dB

Note 1: Center frequencies (Fos) below 100Hz are possible at reduced dynamic range.

Note 2: Assume no drift for external resistors.

Note 3: See Figure 9 for single-supply operation.

ELECTRICAL CHARACTERISTICS – MAX275

(V+ = 5V, V- = -5V, test circuit A of Figure 1b, TA = TMIN to TMAX, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
FILTER CHARACTERISTICS							
Maximum Operating Frequency				10		MHz	
Center-Frequency Range	Fo	(Note 1)		100 to 300k		Hz	
Center-Frequency Accuracy	Fo	MAX275A	-0.9		0.9	%	
		MAX275B	-1.4		1.4		
Q Accuracy – Unadjusted		MAX275A	-8		8	%	
		MAX275B	-12		12		
Q Accuracy – Adjusted		Scaled for bandwidth compensation		±1		%	
Fo Temperature Coefficient	ΔFo/ΔT	(Note 2)		-24		ppm/°C	
Q Temperature Coefficient	ΔQ/ΔT	(Note 2)		38		ppm/°C	
Wideband Noise	VNOISE	LPO_, test circuit B of Figure 1b.	1Hz to 10Hz	6		μVRMS	
			10Hz to 10kHz	42			
DC CHARACTERISTICS							
DC Lowpass Gain Accuracy	HOLP	Assume ideal resistors	MAX275A	-1	1	%	
			MAX275B	-2	2		
Offset Voltage at Outputs	VOS	LPO_	MAX275A	-125	125	mV	
			MAX275B	-250	250		
			BPO_	MAX275A	-50		50
				MAX275B	-100		100
Offset Voltage Drift	ΔVOS/ΔT			20		μV/°C	
Leakage Current at FC Pin	IFC		-10		10	μA	
DYNAMIC FILTER CHARACTERISTICS							
Signal-to-Noise plus Distortion	SINAD	FTEST = 1kHz, test circuit B of Figure 1b.	LPO_, VLPO = 8Vp-p		-89	dB	
				FTEST = 10kHz, test circuit C of Figure 1b.			-83

4th- and 8th-Order Continuous-Time Active Filters

ELECTRICAL CHARACTERISTICS (continued) – MAX275

(V+ = 5V, V- = -5V, test circuit A of Figure 1b. TA = TMIN to TMAX, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Output Voltage Swing	VOUT	LPO_, BPO_, RLOAD = 5kΩ	±3.25	±4.50		V
Internal Amplifier Slew Rate	SR			10		V/μs
Gain-Bandwidth Product	GEW			15		MHz
POWER REQUIREMENTS						
Supply Voltage Range	VSUPP	(Note 3)	±2.37		±5.50	V
Supply Current	IC	For V+, V-		10	24	mA
Power-Supply Rejection Ratio	PSRR	V+ = 5V + 100mVc/p at 1kHz, V- = -5V		-35		dB


Note 1: Center frequencies (F0s) below 100Hz are possible at reduced dynamic range.

Note 2: Assume no drift for external resistors.


Note 3: See Figure 9 for single-supply operation.

Typical Operating Characteristics—MAX274


FILTER WIDEBAND RESPONSE USING TYPICAL OPERATING CIRCUIT




FILTER RESPONSE USING TYPICAL OPERATING CIRCUIT



F0 ERROR vs. FREQUENCY







Q ERROR vs. FREQUENCY




4th- and 8th-Order Continuous-Time Active Filters

Typical Operating Characteristics—MAX274 (continued)


MAX274/MAX275/Software/EV Kit



TYPICAL DISTRIBUTION OF CENTER-FREQUENCY ERRORS








TYPICAL DISTRIBUTION OF Q ERRORS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4th- and 8th-Order Continuous-Time Active Filters

Typical Operating Characteristics—MAX274 (continued)







เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4th- and 8th-Order Continuous-Time Active Filters







Typical Operating Characteristics—MAX275

MAX274/MAX275/Software/EV Kit



4th- and 8th-Order Continuous-Time Active Filters






Typical Operating Characteristics—MAX275 (continued)



4th- and 8th-Order Continuous-Time Active Filters

Typical Operating Characteristics—MAX275 (continued)

MAX274/MAX275/Software/EV Kit



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4th- and 8th-Order Continuous-Time Active Filters




Figure 1a. MAX274 Connection Diagram and Test Circuit




Figure 1b. MAX275 Connection Diagram and Test Circuit

Detailed Description

The MAX274 contains four identical 2nd-order filter sections while the MAX275 contains two sections. Figure 2 shows the state-variable topography employed in each filter section. This topography allows simultaneous lowpass and bandpass functions at separate outputs.

The MAX274/MAX275 employ a four-amplifier design, chosen for its relative insensitivity to parasitic capacitances and high bandwidth. The built-in capacitors and amplifiers, together with external resistors, form cascaded integrators with feedback to provide simultaneous lowpass and bandpass filtered outputs. To maximize bandwidth, the highpass (HP) node is not accessible. A 5kΩ resistor is connected in series with the input of the last stage amplifier to isolate the integration capacitor from external parasitic capacitances that could alter the filter's pole accuracy.

Although a notch output pin is not available, a notch can be created at the pole frequency by summing the input

and bandpass output. See Creating a Notch Output Section

Filter Design Procedure

Figure 3 outlines the overall filter design procedure. Maxim's Filter Design Software is highly recommended. This software automatically calculates filter order, poles, and Qs based on the required filter shape, so no manual calculations are necessary. Menu-driven commands and on-screen filter response graphs take the user through the complete design process, including the selection of resistor values for implementing a filter with the MAX274/MAX275. See *Maxim Filter Design Software* section.

If designing without the filter software, see the filter design references listed at the end of this data sheet. These references provide numerical tables and equations needed to translate a desired filter response into order, poles, and Q. Once these three parameters have been calculated, see the next section, *Translating F_o/Q Pairs into MAX274/MAX275 Hardware (Resistor Selection)*.

4th- and 8th-Order Continuous-Time Active Filters




Figure 2. Single 2nd-Order Filter Section

4th- and 8th-Order Continuous-Time Active Filters




Figure 3. General Filter Design Flowchart

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4th- and 8th-Order Continuous-Time Active Filters

Translating Calculated F_0/Q Pairs into MAX274/MAX275 Hardware (Resistor Selection)

If the filter design procedure has been completed as outlined in Figure 3, with the exception of external resistor selection, follow these steps:

1. Check all F_0/Q pairs for realizability. The MAX274/MAX275 have limits on which F_0/Q values can be implemented. These limits are bound by finite amplifier gain-bandwidth and amplifier load drive capability (which limit the highest frequency F_0 /highest Q s) as well as amplifier noise pickup and susceptibility to errors caused by stray capacitance (which sets a low-frequency limit on the poles). Refer to Figure 4 to be sure each F_0/Q pair is within the "realizable" portion of the graph. If filter Q s are too high, reduce them by increasing the filter order (that is, increase the number of poles in the overall filter).

High-frequency F_0 s (up to 400kHz) and high Q s outside of Figure 4's limits are also realizable, but F_0 and Q will deviate significantly from the ideal. Adjust resistor values by prototyping.

To implement F_0 s less than 100Hz, see *High-Value Resistor Transformation* section.

2. Calculate resistor values for each section (F_0/Q pair). Calculate resistor values using graphs and equations in steps A through D of this section. Begin by estimating required values according to the graphs; then use the given equations to derive a precise value.

Resistor values should not exceed 4M Ω because parasitic capacitances shunting such high values cause excessive F_0/Q errors. Values lower than 5k Ω for R2 and R3 are not recommended due to limited amplifier output drive capability. For cases where larger values are unavoidable (as in low-frequency sections) refer to the *High-Value Resistor Transformation* section.

The Frequency Control (FC) pin is connected to V+, GND, or V- and scales R3 and R1 to accommodate a wide range of gains and Q values. Different FC settings may be chosen for each section. Refer to the *FC Pin Connection* section.

The steps for calculating resistor values are given below.

STEP A. CALCULATE R2.

$$R2 = \frac{(2 \times 10^9)}{F_0}$$

RESISTOR R2 vs. DESIRED CENTER FREQUENCY





Figure 4. Usable F_0, Q Range. See *Translating F_0/Q Pairs into Hardware (Resistor Selection)*.

Resistors R2 and R4 set the center frequency.

STEP B. CALCULATE R4.

$$R4 = R2 - 5k\Omega$$


R4 may be less than 5k Ω because an internal series 5k Ω resistor limits BPO_ loading

4th- and 8th-Order Continuous-Time Active Filters

STEP C. CALCULATE R3.

R3 sets the Q for the section. R3 values are plotted assuming Q = 1; since R3 is proportional to Q, multiply the graph's value by the desired Q.

Given Q, three choices exist for R3, depending on the FC setting. Choose a setting that provides a reasonable resistor value (5kΩ < R3 < 4MΩ). R3 > 4MΩ may be used if unavoidable – refer to the *High-Value Resistor Transformation* section for an explanation of resistor "Ts."



... USE RESISTOR "T-NETWORK" TO REDUCE VALUE (SEE HIGH-VALUE RESISTOR TRANSFORMATION SECTION)

Scale R3 to desired Q

$$R3 = \frac{(Q)(2 \times 10^9)}{F_c} \times \left(\frac{R_X}{R_Y} \right)$$

CONNECT FC TO:	RX/RY
V+	4/1
GND	1/5
V-	1/25


STEP D. CALCULATE R1.

R1 sets the gain. If individual section gains have not yet been calculated, refer to *Cascaded Filter Gain Optimization, Ordering of Sections*.

R1 is inversely proportional to LP gain. R1 values for gains of 1 and 10 are plotted; scale R1 according to desired gain.

Lowpass Filters:

The FC pin setting was chosen in Step C (or from previous section calculations).



... USE RESISTOR "T-NETWORK" TO REDUCE VALUE (SEE HIGH-VALUE RESISTOR TRANSFORMATION SECTION)


$$R1 = \frac{(2)(10^9)}{(F_c)(H_{0LP})} \times \left(\frac{R_X}{R_Y} \right)$$

CONNECT FC TO:	RX/RY
V+	4/1
GND	1/5
V-	1/25

where H_{0LP} is the gain at LPO₋ at DC.

4th- and 8th-Order Continuous-Time Active Filters

Bandpass Filters:



$$R1 = \frac{R3}{H_{OBP}}$$

where H_{OBP} is the gain at BPO_{-} at F_0 .

3. Recalculate resistor values to compensate for filter amplifier bandwidth errors. Some of the *Typical Operating Characteristics* graphs show deviations in F_0 and Q compared with expected values, due to gain rolloff of the internal amplifiers. If desired, correct these deviations by recalculating values $R1$ - $R4$.

4. Build a filter prototype. Build and test all filter designs! Refer to the Prototyping, PC-Board Layout section of this data sheet.

For applications that require high accuracy (for example, those with filter sections containing Q_s greater than 10) or those that use a ground plane, a final prototype tuning procedure is recommended. Build a prototype filter; then adjust resistor values of each section until desired accuracy is achieved.

High-Value Resistor Transformation

High-value resistors (greater than $4M\Omega$) used in the MAX274/MAX275 filter circuit introduce excessive F_0 and Q errors. To reduce the impedance of these feedback paths while maintaining equivalent feedback current, use the resistor "T" method shown in Figure 5.

F_0 s less than 100Hz can be realized using T-networks. T-networks provide the equivalent of large resistor values for $R2$, $R3$, and $R4$, necessary for low-frequency filters; however, T-networks reduce dynamic range by attenuating the input signal level. Note that parasitic capacitances across these high resistor values affect the filter response at high frequencies. For best results, build a prototype and check its performance thoroughly.

Odd Number of Poles

For lowpass designs containing an odd number of poles, add an RC lowpass filter after the final filter section. The value of RC should be:

$$RC = 1/2\pi F_0$$

where F_0 is the desired real pole frequency. If required, buffer the RC with an op amp.

In many cases it may be advantageous to simply increase the filter order by 1, and implement it with an additional 2nd-order section.

FC Pin Connection

Connect FC to GND for all applications, except where resistor values fall below $5k\Omega$ (at high F_0 s, low Q_s). In these cases connect FC to $V+$. For low F_0 s and high Q_s , connect FC to $V-$ to keep the value of $R1$ and $R3$ below $4M\Omega$.

F_0 and Q errors are significantly higher when FC is connected to $V+$ or $V-$ (see Typical Operating Characteristics). Adjusting resistor values compensates for these errors, since the errors are repeatable from part to part. Note that noise increases threefold when FC is connected to $V+$.

Cascading Identical Sections for Simplest Bandpass

If designing a bandpass filter where a single frequency (or a very narrow band of frequencies) must be passed, several 2nd-order sections with identical F_0 s and Q_s may be cascaded. The resulting Q (selectivity) of the filter is a function of the individual sections' Q_s and the number of sections cascaded:

$$Q_t = \frac{Q}{\sqrt{2^{1/N} - 1}}$$

where Q_t is the overall cascaded filter Q , Q is the Q of each individual section, and N is the number of sections.

4th- and 8th-Order Continuous-Time Active Filters




Figure 5. Resistor T-Networks Reduce Resistor Values

4th- and 8th-Order Continuous-Time Active Filters




Figure 6a. Creating a Notch Output.

Creating a Notch Output

A notch (zero) can be created in the filter response by summing the input signal with BPO₋ using an external op amp (Figure 6a). The notch will have the poles and Q characteristics of the 2nd-order section, as well as a zero at the pole frequency (transfer function given in Figure 6a). H_{OBP} (BP gain at F₀) must be accurately set to unity so the input signal summed with BPO₋ cancels precisely at the pole frequency. The notch's maximum attenuation is therefore a function of the accuracy of R1, R3, R_{IN}, and R_{BP}.

A notch can be used to create a null within the passband of a lowpass filter to reject specific frequencies (see Applications section).




Figure 6b. Notch Response

Cascaded Filter Gain Optimization, Ordering of Sections

Gains across the individual sections in a filter may be set an infinite number of ways, as long as the total gain from filter input to output is correct. Often, gains cannot be equally divided among sections, since different F₀s and Qs create gain peaks and valleys at different frequencies for each section.

The goal in choosing gains is to prevent section outputs from swinging beyond the ±3.25V limit (using ±5V supplies) while the full input signal is applied. On the other hand, if section gains are set too low and only a small proportion of output range is used, the noise factor increases. An optimal gain distribution between sections allows each section to swing as close to ±3.25V as possible in a wide range of frequencies.

Check the unused output (BPO₋ or LPO₋), and the internal HP node for overvoltage, since clipping at any node will cause distortion at the outputs. The HP node is not available for probing (Figure 2); however, its gain may approach R_X / R₁. Low R₁ values and connecting FC to V₊ (which sets R_X as high as 64kΩ) may cause this node to clip.

Maxim's Filter Design Software allows optimum gain by plotting output gains of each successive cascaded filter section, including the internal node. Gains may be adjusted manually and sections reordered for the best overall dynamic range.

To optimize gain without the help of software, begin by ordering the sections from lowest Q to highest Q. Divide gains equally between sections, setting each section gain to:

$$H_0 = A^{(1/N)}$$

where A = overall filter gain

H₀ = H_{OBP} for bandpass designs (gain at F₀)

H₀ = H_{OLP} for lowpass designs (gain at DC)

N = total number of sections

This approach offers a good first-pass solution to clipping problems in the high Q sections by keeping gains low in the first (low Q) sections. The gains may then be adjusted in hardware to maximize overall dynamic range.

4th- and 8th-Order Continuous-Time Active Filters




Figure 7a. MAX274 Suggested PC-Board Layout for DIP




Figure 7b. MAX275 Suggested PC-Board Layout for DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4th- and 8th-Order Continuous-Time Active Filters

Resistors

Aside from accuracy, the most important criterion for resistor selection is parasitic capacitance across the resistor. Typical capacitance should be less than 1pF. Precision wire-wound resistors exhibit several picofarads, as well as unacceptable inductance – DO NOT USE THESE. Capacitance effectively reduces the resistance at high frequencies (especially when using high-value resistors), and causes phase shifts in feedback loops. Do not mount resistors in sockets. Socket capacitance appearing across resistors is often several picofarads, and will cause significant errors in F_0 and Q . Metal-film resistors minimize noise better than carbon types.

Prototyping, PC-Board Layout

For highest accuracy filters, build the filter prototype on a PC board with a layout as similar as possible to the final production circuit. If a ground plane will be used in production, build prototype filters on a copper board. Do not use push-in type breadboards for prototyping – pin-to-pin capacitance is too high. For faster prototyping, the MAX274 evaluation kit includes a PC-board circuit to test designs.

Layout-sensitive errors, though repeatable from part to part, vary according to resistor placement, trace routing, and ground-plane layout. For highest accuracy, use the recommended layout provided in Figures 7a and 7b. Keep all traces, especially LPI₋ and BPI₋, as short as possible. LPI₋ and BPI₋ are particularly sensitive to ground capacitance, and may cause errors in Q . If a ground plane is used, tune the prototype filter by adjusting resistor values to cancel errors caused by ground capacitance.

Prevent capacitive coupling between pins. Coupling between BPI₋ and BPO₋ can cause F_0 errors; capacitance across resistors connecting IN and BPO₋ (R3), BPI₋ and LPO₋ (R2), and BPO₋ and LPI₋ (R4) cause F_0 and Q errors. Minimize these errors with "tight" (shortest trace) layout practices.

Measuring F_0 and Q

For multiple-order filters, measure each section individually, before cascading, to verify correct F_0 and Q . For best results, measure BPO₋ with a spectrum analyzer. F_0 is the frequency at which the input and BPO₋ are 180° out of phase. Q is the ratio of F_{PK} to BPO₋'s -3dB bandwidth (Figure 2), where F_{PK} is the frequency at which BPO₋ gain is the greatest (which may not be equal to F_0).

Filter F_0 and Q Accuracy

F_0 sensitivity to external resistor tolerance is 1:1 – for example, use of 1% tolerant resistors for R2 and R4 adds ±1% error to F_0 (which should be added to the ±1% tolerance of the MAX274/MAX275, guaranteed over temperature). Q errors are of greater magnitude, since they are a function of the internal resistor divider (controlled by the FC pin) and also involve R3. Typical Q error distributions are given in the *Typical Operating Characteristics*; additional Q errors associated with resistor tolerances are a function of R2, R3, and R4, and must be calculated according to the values used.

DC Offset Removal

Figures 8a and 8b show methods for removing the DC offset voltage at LPO₋. The first method shows adjustable DC nulling signals injected into either BPI₋ or the filter input. R_{TRIM} must be adjusted until DC offset is nulled at the LPO₋ (Figure 8a). Figure 8b shows a trimless solution for lowpass filters that removes DC offset by AC coupling the LPO₋ output, while allowing a DC path through R from the input. At DC and low frequencies, the output is equal to the prefiltered signal input (across R); at higher frequencies, C conducts and the output equals the signal at LPO₋. The external RC pole should be set at least one frequency decade lower than the overall filter F_0 . A low offset amplifier can buffer the output signal, if desired. For bandpass filters, a simple buffered RC highpass filter at the output removes DC offset.

Noise and Distortion

Noise-spectral density is shown in the *Typical Operating Characteristics*. The noise frequency distribution is shaped by the filter gain and response (higher Q section will have a proportionally higher noise peak around the pole frequency), as well as by amplifier 1/f noise. With FC set to V+, noise is 3 times greater than if set to GND or V-; therefore, avoid this setting for noise-sensitive applications. The noise density graphs from the *Typical Operating Characteristics* can be scaled to any gain or Q for an accurate noise estimation.

The MAX274/MAX275 can drive 5kΩ loads to typically within ±500mV of the supply rails with negligible distortion. The outputs can drive up to 100pF; however, filters with high F_0 s and Q s will undergo some phase shift (1° at 100kHz driving 130pF, $F_0 = 100$ kHz, $Q = 10$ section).