

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

สัญญาณไฟจราจร



นาย ณรงค์ จัตวกรกิจพานิช
นาย อิศรา ธีัญญาวลัย



โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต
ภาควิชา ฟิสิกส์ประยุกต์
คณะ วิทยาศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2545

เลขหมู่.....
เลขทะเบียน 47291
วัน, เดือน, ปี 27 ส.ย. 2546

b.....
i.....

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Traffic Light Controller

Narong Chatvorakitpanit
Itsara tanyavalai








A Special Project Submitted in Partial Fulfillment of the Requirement for the Degree of
Bachelor of Science Department of Applied Physics
Faculty of Science
King Mongkut's Institute of technology Ladkrabang
Academic Year 2002

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการพิเศษเรื่อง ระบบควบคุมไฟจราจร
 นักศึกษา นาย ณรงค์ ฉัตรวรกิจพาณิชย์
 นาย อิศรา ธีัญญาวลัย
 ภาควิชา ฟิสิกส์ประยุกต์
 อาจารย์ที่ปรึกษา รองศาสตราจารย์ วิชิต ศิริโชติ

ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 อนุมัติให้โครงการพิเศษฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต

คณะกรรมการตรวจสอบ	ลายมือชื่อ
ประธานกรรมการ รศ. วิชิต ศิริโชติ	
กรรมการ อ. เบญจพล ตันธุ์	
กรรมการ อ. บดินทร์ ดำรงค์ศักดิ์	
กรรมการ อ. สุรศักดิ์ พิพัฒน์ศาสตร์	


 (ผู้ช่วยศาสตราจารย์ วิชาญ เตชิตธีระ)
 หัวหน้าภาควิชา

ลิขสิทธิ์ของภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการพิเศษเรื่อง ระบบควบคุมไฟจราจร
 นักศึกษา นาย ณรงค์ ฉัตรวรกรกิจพาณิช
 นาย อิศรา ธีญญาวลัย
 ภาควิชา ฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์
 สาขาวิชา โขลิตสเททอิเล็กทรอนิกส์
 ปีการศึกษา 2545
 อาจารย์ที่ปรึกษา รองศาสตราจารย์ วิจิต ศรีโชติ



บทคัดย่อ

เป็นอุปกรณ์ตัวอย่างที่ได้ถูกพัฒนาให้ดีขึ้นสำหรับการควบคุมสัญญาณไฟจราจร อุปกรณ์นี้
 ได้ประกอบขึ้นโดยใช้ 8051 ไมโครคอนโทรลเลอร์และการจับเวลาที่เหมาะสมที่สุดได้มาจากการคำนวณ
 ทางคณิตศาสตร์โดยใช้การประมาณค่าของ โดเนล ข้อมูลจำนวนรอบสัญญาณไฟที่ได้มาจากสี่แยก
 เทพารักษ์การจับเวลาที่ได้เป็นฐานข้อมูลจากการคำนวณของโดเนลซึ่งใช้กับควบคุมในการเพิ่ม
 ความหนาแน่นของรถยนต์เราได้จัดให้มีการใช้เซนเซอร์เพื่อความแม่นยำในการจับเวลาสัญญาณไฟ
 โดยใช้หลักการของเซนเซอร์สะท้อนโดยที่เซนเซอร์สามารถตรวจจับความหนาแน่นของรถยนต์ได้ว่ามี
 ปริมาณมาก ปานกลางและน้อย บอร์ดสาธิตนี้สร้างขึ้นจากการทดสอบขั้นพื้นฐานและวงจรเซนเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Special Project Title Traffic Light Controller
 Name Mr. Narong Chatvorakitpanit
 Mr. Itsara Tanyavalai
 Department Applied Physics Faculty of Science
 Academic year 2002
 Special Project Adviser Assoc.prof.Wichit Sirichote



ABSTRACT

A simple device for controlling traffic light has been developed. The device was built using 8051 microcontroller. Timing was calculated with Donald's approximation. Input data was gathered from Deparak Intersection for a number of period. The result-timing table based on Donald's method calculation was used for the MCU to control the traffic light. In addition we have added the car density sensor to provide more precise timing. The sensor was based on IR reflective sensors. The sensor can detect three levels of car density, i.e. heavy, moderate and light. The demonstration board was built to test the basic function and sensor circuit.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

1. บิดาและมารดา ที่ให้ทุนสนับสนุนการศึกษาเลี้ยงดูมาจนตลอด
2. ผศ.วิชาญ เตชะธีระ หัวหน้าภาควิชาที่คอยอนุมัติในเรื่องต่างๆ
3. รศ.วิชิต ศิริโชติ คอยให้คำปรึกษาในเรื่องต่างๆได้ทุกเรื่อง
4. ผศ.เครือวัลย์ ศิระจิตต์ คอยดูแลและถามไถ่เรื่องงานด้วยความห่วงใยมาโดยตลอด
5. พี่บีและพี่ต๋องที่คอยช่วยเหลือและให้คำปรึกษาได้ทุกเมื่อ
6. เพื่อนๆฟิสสิส์รุ่น 18 ทุก ๆคน เป็นกำลังใจให้โดยตลอดมา



นาย ณรงค์ ฉัตรวรกิจพานิช

นาย อิศรา ธีญาวาลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญตาราง	จ
สารบัญรูป	ฉ
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของโครงการพิเศษ	1
1.2 วัตถุประสงค์	1
1.3 ขอบเขตของงานวิจัย	2
1.4 ขั้นตอนของการวิจัยและวิธีการดำเนินการ	3
1.5 ผลที่คาดว่าจะได้รับ	3
บทที่ 2 ทฤษฎีและหลักการของ 8051	4
การคำนวณหารอบของสัญญาณไฟ	19
บทที่ 3 วิธีดำเนินการวิจัย	40
3.1 รวบรวมข้อมูลที่เกี่ยวข้อง	38
3.2 นำข้อมูลที่รวบรวมได้มาศึกษาความเป็นไปได้ทางทฤษฎี	38
3.3 สร้างแบบจำลองสี่แยกจราจร	38
3.4 สร้างคอนโทรลเลอร์ควบคุมไฟจราจร	38
3.5 หาข้อมูลเกี่ยวกับเซนเซอร์	39
3.6 เขียนโปรแกรมควบคุมสัญญาณไฟจราจรโดยผ่านคอนโทรลเลอร์	40
3.7 ทำการทดลองระบบ	40
3.8 บันทึกผลที่ได้จากการทดลอง	40
3.9 สรุปผลที่ได้จากการทดลอง	40
บทที่ 4 ผลการทดลองและอภิปรายผล	41
บทที่ 5 สรุปและข้อเสนอแนะ	42
เอกสารอ้างอิง(บรรณานุกรม)	
ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางความหนาแน่นของรถยนต์ที่ผ่านแยกแบ่งเป็น 6 ระดับ	2
ตารางรีจิสเตอร์หน้าที่พิเศษ	9
ตารางรีจิสเตอร์การทำงานและบอกสถานะการสื่อสารข้อมูลอนุกรม SCOM	11
ตารางแสดงบิตSMODภายในรีจิสเตอร์PCON	12
ตารางแสดงบิตต่างๆในรีจิสเตอร์PCON	13
ตารางแสดงบิตต่างๆในรีจิสเตอร์ TCON	18



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปหน่วยการทำงานข้อไมโครคอนโทรลเลอร์	4
รูปการกำหนดหน้าที่ขาสัญญาณของ IC 8051	5
รูปการจัดพื้นที่หน่วยความจำภายใน	7
รูปแสดงการทำงานของวงจรส่วนการรับและการส่งข้อมูลอนุกรมของ 8051	10
รูปแสดงโครงสร้างระบบกวนอินเตอร์รัปของ 8051	14
รูปการเปิดปิดสัญญาณไฟจราจร	21
รูปสัญญาณไฟจราจร	24
รูปทฤษฎีเซนเซอร์	39



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เนื่องจากในสถานการณ์ปัจจุบันนี้ รถยนต์มีความจำเป็นต่อมนุษย์อย่างมาก ซึ่งมันให้ทั้งความสะดวกสบาย และความเร็ว จึงเป็นสาเหตุที่ทำให้มีความนิยมใช้ยานพาหนะกันอย่างแพร่หลาย จึงก่อให้เกิดปัญหาความหนาแน่นทางการจราจร โดยในเริ่มแรกนั้น ใช้วิธีแก้ปัญหาโดยการจัดให้มีตำรวจจราจรคอยควบคุมดูแลการจราจร ตามแยกจราจรต่าง ๆ แต่ก็ยังไม่เพียงพอ จึงมีการคิดระบบสัญญาณไฟจราจรเพิ่มขึ้นมาเพื่อลดภาระของตำรวจจราจร และเพิ่มความสะดวกต่อผู้ใช้รถใช้ถนน โดยใช้การพัฒนาทางด้านอิเล็กทรอนิกส์ ซึ่งในระยะเริ่มแรกระบบสัญญาณไฟจราจรนี้ จะต้องมีตำรวจคอยควบคุมอยู่ที่ตู้สัญญาณ แต่ต่อมามีการเพิ่มจำนวนรถยนต์และถนนมากขึ้นจึงทำให้เกิดแยกจราจรต่าง ๆ เพิ่มขึ้นจึงได้มีการพัฒนาให้มีการควบคุมสัญญาณไฟจราจรด้วยระบบอิเล็กทรอนิกส์ และในที่นี่ เราได้นำระบบคอนโทรลเลอร์ มาใช้ในการแก้ปัญหานี้ โดยการใช้ไมโครคอนโทรลเลอร์เพื่อควบคุมระบบไฟสัญญาณจราจร ให้เกิดความสะดวกสบายมากขึ้น

1.1 ความเป็นมาของโครงงานพิเศษ

จากที่กล่าวมาข้างต้น ว่าในปัจจุบันมีการใช้ยานพาหนะกันอย่างมาก เป็นที่มาของปัญหาการจราจร จึงมีการแก้ปัญหาที่ต่าง ๆ นานา อาทิเช่น ตัดถนนเพิ่ม สร้างสะพานยกระดับ รถไฟฟ้า ฯลฯ แต่ยังไม่เพียงพอต่อความต้องการ เพราะผู้ใช้ยานพาหนะส่วนใหญ่จะใช้รถยนต์ ซึ่งต้องเจอกับปัญหาการจราจร คือรถติด ดังนั้นเราจะใช้ความสามารถของคอนโทรลเลอร์มาควบคุมไฟจราจรเพื่อแก้ปัญหา

1.2 วัตถุประสงค์

1. สามารถทำงานได้เองอัตโนมัติ เมื่อไม่มีคนควบคุม
2. สามารถทำงานได้ตามโปรแกรมที่ตั้งเอาไว้
3. ช่วยทำให้การจราจรมีความคล่องตัวมากยิ่งขึ้น

1.3 ขอบเขตของการวิจัย

การดำเนินการวิจัยเพื่อหาข้อมูลทำได้ดังนี้ ทำการจดบันทึกข้อมูลของจำนวนรถยนต์ในสี่แยกเทพารักษ์ ซึ่งมีการจราจรหนาแน่น โดยทำการบันทึกในแต่ละเวลา โดยข้าพเจ้าได้ให้นักศึกษาลาดกระบังที่มีภูมิลำเนาอยู่ในแถบสำโรง, หนองแดง และปากน้ำ ได้ทำการจดบันทึกความหนาแน่นของรถยนต์ที่ต้องผ่านสี่แยกเทพารักษ์ ในวันและเวลาต่าง ๆ เมื่อรวบรวมข้อมูลแล้ว สามารถเขียนเป็นตาราง (โดยใช้การประมาณ) ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	00.01-01.00	01.01-02.00	02.01-03.00	03.01-04.00	04.01-05.00	05.01-06.00	06.01-07.00	07.01-08.00	08.01-09.00	09.01-10.00	10.01-11.00	11.01-12.00
วันจันทร์	1	1	2	2	3	4	5	6	5	5	5	4
วันอังคาร	1	1	1	2	3	4	5	6	5	4	4	4
วันพุธ	1	1	1	2	3	4	5	6	5	4	4	4
วันพฤหัสบดี	1	1	2	2	3	4	5	6	5	4	4	4
วันศุกร์	1	1	1	2	3	4	5	6	5	4	4	4
วันเสาร์	1	2	2	2	1	2	2	3	4	3	3	4
วันอาทิตย์	1	2	2	2	1	2	2	2	3	3	3	3

	12.01-13.00	13.01-14.00	14.01-15.00	15.01-16.00	16.01-17.00	17.01-18.00	18.01-19.00	19.01-20.00	20.01-21.00	21.01-22.00	22.01-23.00	23.01-0.00
วันจันทร์	4	3	3	4	5	6	6	5	4	3	2	1
วันอังคาร	3	3	3	4	5	6	5	4	3	2	1	1
วันพุธ	3	3	3	4	5	6	5	4	3	2	1	1
วันพฤหัสบดี	3	3	3	4	5	6	5	4	3	2	1	1
วันศุกร์	3	3	4	4	5	6	6	5	4	4	3	2
วันเสาร์	3	3	3	4	4	5	5	4	3	3	3	2
วันอาทิตย์	3	3	3	3	4	5	5	4	3	2	1	1

ตารางที่ 2.1 ความหนาแน่นของรถยนต์ที่ผ่านสี่แยกเทพารักษ์โดยแบ่งเป็น 6 ระดับ

คือ 1 ปริมาณรถน้อยมาก 2 ปริมาณรถน้อยปานกลาง 3 ปริมาณรถปานกลาง 4 ปริมาณรถเริ่มหนาแน่น 5 ปริมาณรถหนาแน่น 6 ปริมาณรถหนาแน่นมาก

จากตาราง เราสามารถนำข้อมูลที่ได้มาเขียนโปรแกรมเพื่อควบคุมสัญญาณไฟจราจรให้ทำงานตามที่กำหนดไว้เพื่อให้สามารถผ่อนคลายปัญหาการจราจรให้ลดลงได้

แนวทางในการแก้ปัญหาจรรยาบรรณในที่นี้เราพอจะอธิบายคร่าว ๆ ได้ดังนี้ คือในแต่ละวันจะมีผู้เข้ารับใช้ถนนมากน้อยไม่เท่ากัน ซึ่งจะวนเวียนกันเป็นรอบสัปดาห์คือ 7 วัน ดังนี้ วันจันทร์, วันอังคาร, วันพุธ, วันพฤหัสบดี, วันศุกร์, วันเสาร์ และวันอาทิตย์ ในแต่ละวันจะมี 24 ชั่วโมง เมื่อเราเขียนโปรแกรมควบคุมไฟสัญญาณจราจรจะเขียนได้คร่าว ๆ คือแบ่งเป็นสองรูปแบบ คือ รูปแบบในสัปดาห์เป็นรูปแบบใหญ่และรูปแบบเวลาเป็นรูปแบบเล็ก โดยเราจะใช้ไมโครคอนโทรลเลอร์ควบคุมไฟสัญญาณจราจร ให้มีความเร็วหรือช้าต่าง ๆ กันในแต่ละวันและแต่ละช่วงเวลา โดยมีความสัมพันธ์กับปริมาณรถยนต์ที่ผ่านแยกจราจร และโดยปกติแล้ว เราจะกำหนดให้เป็นช่วงวันธรรมดา, วันหยุด, วันเทศกาลและวันหยุดนักขัตฤกษ์ ซึ่งจะมีระยะเวลาหลายวัน เราจะสามารถควบคุมระยะเวลาได้ตลอดทุกวันและเวลา และอาจเพิ่มระบบที่ปิดเปิดสัญญาณไฟด้วยมือ เข้าไปด้วยเพื่อมีเหตุการณ์ฉุกเฉินเช่น มีคนเจ็บต้องการเข้าโรงพยาบาลอย่างเร่งด่วนหรือมีอุบัติเหตุเกิดขึ้น เป็นต้น

1.4 ขั้นตอนการวิจัยและวิธีการดำเนินงาน

1. รวบรวมข้อมูลที่เกี่ยวข้อง
2. นำข้อมูลที่รวบรวมได้มาศึกษาความเป็นไปได้ทางทฤษฎี
3. สร้างแบบจำลองที่แยกจราจร
4. สร้างคอนโทรลเลอร์ควบคุมไฟจราจร
5. เขียนโปรแกรมควบคุมสัญญาณไฟจราจรโดยผ่านคอนโทรลเลอร์
6. ทำการทดลองระบบ
7. บันทึกผลที่ได้จากการทดลอง
8. สรุปผลที่ได้จากการทดลอง

1.5 ผลที่คาดว่าจะได้รับ

สามารถนำระบบนี้ไปประยุกต์ใช้กับการจราจร เพื่อเพิ่มความคล่องตัวได้ และสามารถช่วยประหยัดทรัพยากรบุคคลได้ในบางช่วงเวลา


บทที่ 2

ทฤษฎีและหลักการทำงาน

2.1 คุณลักษณะพื้นฐานของ 8051

จากรูปที่ 2.1 แสดงให้เห็นถึงหน่วยการทำงานพื้นฐานของไมโครคอนโทรลเลอร์นี้ ประกอบด้วย

สัญญาณอินพุตภายนอก




รูปที่ 2.1 แผนภาพบล็อกแสดงหน่วยทำงานพื้นฐานของไมโครคอนโทรลเลอร์นี้

- หน่วยประมวลผลกลางขนาด 8 บิต
- หน่วยประมวลผลสำหรับข้อมูลแบบบิต (Boolean Processor)
- ความสามารถในการอ้างตำแหน่งของหน่วยความจำโปรแกรม 64 กิโลไบต์
- ความสามารถในการอ้างตำแหน่งของหน่วยความจำข้อมูล 64 กิโลไบต์
- หน่วยความจำโปรแกรมภายในขนาด 4 กิโลไบต์แบบ ROM
- หน่วยความจำแบบ RAM ภายในจำนวน 128 ไบต์
- พอร์ตอินพุต/เอาต์พุตแบบขนานจำนวน 32 เส้น ซึ่งสามารถแยกทำงานได้อย่างอิสระ
- วงจรนับ / จับเวลาขนาด 16 บิต จำนวน 2 วงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- วงจรควบคุมการอินเทอร์รัพต์จากแหล่งกำเนิดสัญญาณ 6 ประเภท พร้อมการกำหนดลำดับความสำคัญได้สองระดับ
- วงจรสื่อสารแบบอนุกรมแบบฟูลดูเพล็กซ์ (Full Duplex)
- วงจรออสซิลเลเตอร์ภายใน

โดยมากแล้วไมโครคอนโทรลเลอร์นี้ มักจะมีรูปร่างของไอซีเป็นแบบ DIP ขนาด 40 ขา ซึ่งแต่ละขาสัญญาณจะมีหน้าที่ที่ระบุชัดเจนตามสัญลักษณ์ชื่อย่อที่กำกับในแต่ละขา แต่อย่างไรก็ตามจะมีขาสัญญาณบางขาสัญญาณที่อาจจะมีหน้าที่ได้มากกว่าหนึ่งอย่าง (ซึ่งเขียนกำกับไว้ว่า Alternate Function ดังรูปที่ 2.2



รูปที่ 2.2 การกำหนดหน้าที่ขาสัญญาณของไอซี 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำโปรแกรมของ 8051

หน่วยความจำโปรแกรมของ 8051 เป็นบริเวณหน่วยความจำสำหรับเก็บข้อมูลและคำสั่งใช้งานต่าง ๆ ซึ่งแม้ว่าจะไม่มีการจ่ายกระแสไฟฟ้าให้กับระบบ ข้อมูลเหล่านี้ก็ยังคงไม่สูญหาย โครงสร้างของหน่วยความจำโปรแกรมมีลักษณะเดียวกับหน่วยความจำที่บรรจุอยู่ในไอซี หน่วยความจำประเภทต่าง ๆ เช่น หน่วยความจำแบบ ROM (Read Only Memory) หรือ EPROM (Erasable Programmable Read Only Memory) เป็นต้น


8051 สามารถอ่านข้อมูลหน่วยความจำโปรแกรมนี้ได้สูงสุดไม่เกิน 64 กิโลไบต์และแยกประเภทหน่วยความจำโปรแกรมเป็น 2 ลักษณะตามตำแหน่งของหน่วยความจำนั้นคือ หน่วยความจำโปรแกรมภายใน (Internal Program Memory) ซึ่งเป็นหน่วยความจำ ROM ที่อยู่ภายในตัวไอซี ไมโครคอนโทรลเลอร์เอง และหน่วยความจำโปรแกรมภายนอก (External Program Memory) ซึ่งเป็นไอซีหน่วยความจำมาทำหน้าที่เป็นหน่วยความจำโปรแกรมของระบบ

2.2 หน่วยความจำข้อมูลของ 8051

หน่วยความจำข้อมูลมีหน้าที่สำหรับเก็บข้อมูล หรือตัวแปรที่เกิดขึ้นในขณะที่กำลังประมวลผลโปรแกรมไว้เป็นการชั่วคราว โดยพื้นฐานแล้วหน่วยความจำข้อมูลจัดเป็นหน่วยความจำ RAM แบบสแตติก ดังนั้นเมื่อไม่มีการจ่ายไฟฟ้าให้กับระบบก็จะมีผลทำให้ข้อมูลที่จัดเก็บไว้ภายในหน่วยความจำนี้สูญหายไป พื้นที่หน่วยความจำข้อมูลของ 8051 สามารถมีได้สูงสุดไม่เกิน 64 กิโลไบต์และแยกประเภทออกเป็น 2 ลักษณะตามตำแหน่งที่ตั้งของหน่วยความจำนั้น 4 คือ หน่วยความจำโปรแกรมภายใน (Internal Data Memory) ซึ่งเป็น RAM ที่อยู่ภายในตัวไอซีไมโครคอนโทรลเลอร์เองและหน่วยความจำข้อมูลภายนอก (External Data Memory) ซึ่งเป็นการใช้หน่วยไอซีประเภท RAM มาเพิ่มเติมเข้าไปในวงจร ลักษณะเดียวกับการนำเอาไอซี EPROM มาใช้งานเป็นหน่วยความจำโปรแกรมนั่นเอง

หน่วยความจำข้อมูลภายใน มีจำนวนทั้งหมด 256 ไบต์โดยจำแนกออกได้เป็น 2 ลักษณะ คือ พื้นที่เฉพาะสำหรับหน่วยประมวลผลกลาง (หรือซีพียู) ใช้งานเท่านั้น ซึ่งเรามักจะเรียกอีกชื่อหนึ่งว่า รีจิสเตอร์ และพื้นที่ใช้งานทั่วไปสำหรับโปรแกรมใช้งานที่ผู้ใช้สร้างขึ้นมา จากรูปที่ 2.3 แสดงให้เห็นถึงการจัดสรรพื้นที่ของหน่วยความจำข้อมูลภายในของ 8051 ซึ่งจำแนกออกเป็นสองส่วน ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 การจัดพื้นที่หน่วยความจำข้อมูลภายใน

หน่วยความจำขนาด 128 ไบต์แรก บริเวณนี้จะมีตำแหน่งแอดเดรสอยู่ในช่วง 00H-7FH ซึ่งยังได้มีการจำแนกย่อยออกไปได้อีกเป็นส่วนตามประเภทการใช้งานดังนี้

บริเวณแอดเดรส 00H-1FH จำแนกออกเป็นกลุ่ม (หรือ แบงก์ Bank) ข้อมูลจำนวน 8 ไบต์รวมทั้งหมดสี่กลุ่ม พื้นที่ข้อมูลในแต่ละกลุ่มจะถูกใช้งานในฐานะของรีจิสเตอร์ใช้งานทั่วไป ซึ่งมีชื่อเรียกว่า รีจิสเตอร์ R0-R7

บริเวณแอดเดรส 20H-2FH จำนวน 16 ไบต์บริเวณนี้เป็นส่วนสำหรับผู้ใช้ซึ่งจะมีความพิเศษต่างจากหน่วยความจำส่วนอื่น ๆ เนื่องจากผู้ใช้อาจสามารถอ้างถึงหน่วยความจำบริเวณนี้ได้ทั้งในลักษณะของ ไบต์ข้อมูล เช่น ปกติ หรืออาจจะเป็นบิตของข้อมูลได้โดยตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บริเวณแอดเดรส 30H-7FH เป็นบริเวณที่สามารถนำไปใช้งานได้อย่างอิสระโดยสามารถอ้างถึงได้เฉพาะในลักษณะของไบต์ข้อมูลตามปกติเท่านั้น

หน่วยความจำขนาด 128 ไบต์ถัดไป พื้นที่ตั้งแต่แอดเดรส 80H-FFH เป็นบริเวณของหน่วยความจำที่จะนำมาใช้เป็นตำแหน่งของรีจิสเตอร์หน้าที่พิเศษ (Special Function Register หรือ SFR) จำนวน 20 ตำแหน่ง ดังแสดงเป็นแผนภาพในรูปที่ 2.4

2.3 รีจิสเตอร์หน้าที่พิเศษ

รีจิสเตอร์หน้าที่พิเศษ (SFR) เป็นรีจิสเตอร์สำหรับการควบคุมหน้าที่และการทำงานของอุปกรณ์หรือพอร์ตของ 8051 ทั้งหมด โดยมีตำแหน่งอยู่ในบริเวณแอดเดรส 80H-FFH (อ้างถึงรูปที่ 2.6) การใช้รีจิสเตอร์หน้าที่พิเศษเหล่านี้สามารถทำได้ทั้งการระบุถึงชื่อของรีจิสเตอร์หรือตำแหน่งแอดเดรสที่เป็นของรีจิสเตอร์นั้นก็ได้

ตารางต่อไปนี้แสดงให้เห็นลักษณะการจัดพื้นที่หน่วยความจำ สำหรับรีจิสเตอร์หน้าที่พิเศษเหล่านี้ โดยมีข้อสังเกตว่ารีจิสเตอร์ที่อยู่ในตำแหน่งแอดเดรสที่เป็นจำนวนทวีคูณของค่า 8 จะสามารถอ้างถึงในระดับบิตได้ด้วย

ชื่อรีจิสเตอร์	คำจำกัดความ	ความสามารถการอ้างถึงแบบบิต
ACC	Accumulator	ได้
B	B register	ได้
PSW	Program Status Word	ได้
SP	Stack Pointer	ได้
DPTR	Data Pointer (DPH&DPL)	ได้
P0	Port 0	ได้
P1	Port 1	ได้
P2	Port 2	ได้
P3	Port 3	ได้
IP	Interrupt Priority	ได้
IE	Interrupt Enable	ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMOD	Timer / counter mode	ไม่ได้
TCON	Timer / counter control	ได้
TH0	Timer / counter 0 (high)	ไม่ได้
TL0	Timer / counter 0 (low)	ไม่ได้
TH1	Timer / counter 1 (high)	ไม่ได้
TL1	Timer / counter 1 (low)	ไม่ได้
SCON	Serial control	ไม่ได้
SBUF	Serial data buffer	ไม่ได้
PCON	Power control	ไม่ได้

ตารางที่ 2.2 รีจิสเตอร์หน้าที่พิเศษ (Special Function Register หรือ SFR)

สำหรับในโครงการนี้ได้มีการใช้งานรีจิสเตอร์หน้าที่พิเศษดังต่อไปนี้
IE, TMOD, TCON, TH0, TL0, TH1, TL1, SCON, SBUF, PCON สำหรับการควบคุมการทำงานของบอร์ดไมโครคอนโทรลเลอร์ 8051 โดยรายละเอียดจะถูกกล่าวถึงในส่วนต่อไป

2.4 พอร์ตอินพุตและพอร์ตเอาต์พุต


พอร์ตอินพุต มีความหมายถึง แอดเดรสหนึ่งที่ได้รับกำหนดไว้เพื่อการโอนย้ายข้อมูลระหว่างไมโครคอนโทรลเลอร์กับอุปกรณ์ภายนอก การกำหนดประเภทของการติดต่อขึ้นอยู่กับทิศทางการไหลของข้อมูล โดยการนำเข้าข้อมูลจากภายนอกเรียกว่า การอินพุต (Input) และในกรณีตรงข้ามเพื่อส่งออกข้อมูลก็จะเรียกว่า การเอาต์พุต (Output) ถ้าหากพิจารณาถึงวิธีการส่งข้อมูลภายในพอร์ตจะสามารถแยกประเภทของพอร์ตออกได้เป็นสองลักษณะ คือ พอร์ตแบบขนาน (Parallel port) และพอร์ตแบบอนุกรม (Serial port)

พอร์ตแบบขนานของ 8051 มีโครงสร้างการใช้งานทั้งหมดสี่พอร์ต เรียกตามลำดับว่าพอร์ต 0, 1, 2 และ 3 และเป็นพอร์ตขนาน 8 บิตทั้งสิ้น การใช้งานสามารถทำทั้งในลักษณะของเส้นสัญญาณเดี่ยว ๆ หรือ กลุ่มของสัญญาณได้ นอกจากนี้พอร์ต 0, 2 และ 3 ยังสามารถนำไปใช้งานอื่น ๆ ที่ไม่ใช่เป็นพอร์ตอินพุต/เอาต์พุตได้ โดยพอร์ต 0 จะทำหน้าที่มัลติเพล็กซ์ ระหว่างบัสแอดเดรสไบต์ต่ำและบัสข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มูลสำหรับการติดต่อกับวงจรประกอบร่วมกับบัสข้อมูลแอดเดรสไบต์สูงซึ่งจะวางออกมาทางพอร์ต 2 สำหรับพอร์ต 3 นั้นนอกเหนือไปจากความสามารถเช่นพอร์ตปกติแล้ว สามารถนำไปเป็นขาสัญญาณของการอินเทอร์พอร์ดต่าง ๆ ซึ่งรวมทั้งการสร้างสัญญาณ RD\ และ WR\ เพื่อทำหน้าที่อ่านหรือเขียนหน่วยความจำข้อมูลภายนอกด้วย การใช้งานพอร์ตในลักษณะอื่น ๆ ที่ไม่ใช่เป็นพอร์ตแบบอินพุต/เอาต์พุตนี้จะดำเนินการโดย 8051 เองโดยอัตโนมัติ

พอร์ตแบบอนุกรมของ 8051 สามารถใช้งานทั้งหมดหนึ่งพอร์ต โดยมีโครงสร้างการทำงานในแบบที่เรียกว่า ฟูลดูเพล็กซ์ (Full Duplex) ซึ่งหมายถึงความสามารถในการรับและส่งข้อมูลอนุกรมได้ในเวลาเดียวกัน จากรูปที่ 2.5 แสดงให้เห็นถึงแผนภาพการทำงานของวงจรส่วนจัดการข้อมูลอนุกรมของ 8051 โดยทางด้านวงจรตัวส่ง (Transmitter) ประกอบด้วยรีจิสเตอร์ SBUF ทำหน้าที่เก็บข้อมูลที่จะส่งออกไป การใช้คำสั่งเขียนหรือโอนย้ายข้อมูลมายังรีจิสเตอร์นี้ จะเป็นการส่งข้อมูลนั้นออกไปยังพอร์ตอนุกรมทางขาสัญญาณ TxD (พอร์ต 3.1) โดยอัตโนมัติ ส่วนวงจรด้านตัวรับ (Receiver) ประกอบด้วยรีจิสเตอร์ SBUF เช่นเดียว แต่ทำหน้าที่เก็บข้อมูลที่นำมาจากส่วนของวงจรถ่ายโอนบิตหรือชิฟรียุติเตอร์ (Shift Register) ของวงจรจัดการข้อมูลอนุกรมภายในสัญญาณข้อมูลอนุกรมที่รับเข้ามาจะผ่านทางสัญญาณ RxD (พอร์ต 3.0)



รูปที่ 2.4 แผนภาพแสดงการทำงานของวงจรส่วนการรับและการส่งข้อมูลอนุกรมของ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 พอร์ตอนุกรม

พอร์ตอนุกรมของ 8051 สามารถโปรแกรมให้ทำหน้าที่ในรูปแบบต่าง ๆ กันสี่แบบ (หรือเรียกว่าโหมดการทำงาน) โดยการกำหนดค่าบิต SM0 และ SM1 ซึ่งอยู่ในรีจิสเตอร์ควบคุมและบอกสถานะ SCON ดังในรูปที่ 2.6

จากแผนภาพในรูปที่ 2.4 ชิพรีจิสเตอร์ภายในตัวส่งจะทำหน้าที่ในการเลื่อนบิตข้อมูลออกไปภายนอกโดยไม่มีการบัฟเฟอร์และเมื่อใดที่มีการเขียนข้อมูลให้กับรีจิสเตอร์ SBUF แสดงว่ามีความต้องการที่จะส่งข้อมูลนี้ออกไปแบบอนุกรม สำหรับชิพรีจิสเตอร์ทางด้านรับจะทำการเลื่อนบิตข้อมูลที่ได้รับเข้ามาเก็บไว้ เมื่อบิตของข้อมูลที่ได้รับมาครบถ้วนตามจำนวนที่กำหนดไว้ตามลักษณะโหมดการทำงานต่าง ๆ แล้ว จะถูกย้ายไปเก็บยังรีจิสเตอร์ SBUF นั้นไม่มีข้อมูลที่จะทำการส่งหรือได้ส่งข้อมูลออกไปเสร็จสิ้นแล้ว

ชื่อบิต : SCON

ตำแหน่ง : 98h

ค่าบิตเริ่มต้น : 0000 0000

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

ชื่อบิต	ตำแหน่ง	ความหมาย
SM0	SCON.7	แฟล็กกำหนดการทำงานแบบมัลติโปรเซสเซอร์
SM1	SCON.6	บิตเลือกโหมดการทำงาน
SM2	SCON.5	บิตเลือกโหมดการทำงาน
REN	SCON.4	แฟล็กยอมให้มีการรับข้อมูล
TB8	SCON.3	ค่าของบิตที่ 9 สำหรับการส่งข้อมูลออก
RB8	SCON.2	ค่าของบิตที่ 9 ของข้อมูลที่ได้รับเข้า
TI	SCON.1	แฟล็กแสดงการอินเตอร์รัปต์ภายหลังการส่งข้อมูล
RI	SCON.0	แฟล็กแสดงการอินเตอร์รัปต์เมื่อมีการภายหลังการส่งข้อมูล

ตารางที่ 2.3 รีจิสเตอร์การทำงานควบคุมการทำงานและบอกสถานะการสื่อสารข้อมูลอนุกรม SCON

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับในโครงการนี้ พอร์ตอนุกรมถูกตั้งค่าให้ทำงานในโหมด 1 คือ จะเป็นการสื่อสารข้อมูลอนุกรมจำนวน 10 บิต ประกอบด้วย บิตเริ่มต้นจำนวน 1 บิต บิตข้อมูลจำนวน 8 บิต และบิตสุดท้ายอีก 1 บิต โดยข้อมูลจะถูกส่งออกทางขาสัญญาณ TxD และรับเข้ามาทางขาสัญญาณ RxD ในส่วนของข้อมูล 8 บิตที่ได้รับหรือทำการส่งออกจะเป็นบิตนัยสำคัญต่ำเป็นลำดับแรก และบิตสุดท้ายของข้อมูลที่รับเข้ามาจะจัดเก็บไว้ในบิต RB8 ภายในรีจิสเตอร์ SCON สำหรับอัตราความเร็วในโหมดหนึ่งสามารถกำหนดได้ โดยตั้งค่าตามตารางดังนี้

อัตราบอด	ความถี่ ออสซิลเลเตอร์ (MHz)	บิต SMOD	C/T	MODE (TIMER)	Reload Value
62.5 k	12	1	0	2	FDh
19.2 k	11.059	1	0	2	FDh
9600	11.059	0	0	2	FDh
4800	11.059	0	0	2	Fah
2400	11.059	0	0	2	F4h
1200	11.059	0	0	2	E8h
1375	11.059	0	0	2	1Dh
110	6	0	0	2	72h
110	12	0	0	1	FEEBh

ซึ่งบิต SMOD นั้นจะอยู่ในรีจิสเตอร์ PCON ดังรายละเอียดตามตารางที่ 2.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อบิต : PCON

ตำแหน่ง : 97H

ค่าบิตเริ่มต้น : 0xxx 0000

SMOD	-	-	-	GF1	GF0	PD	IDL
------	---	---	---	-----	-----	----	-----

ชื่อบิต	ตำแหน่ง	ความหมาย
SMOD	PCON.7	บิตกำหนดการทวีคูณของอัตราบอดปรกติ
	PCON.6	
	PCON.5	
	PCON.4	
GF1	PCON.3	แฟล็กสำหรับให้ผู้ใช้งานทั่วไป Flag 1
GF0	PCON.2	แฟล็กสำหรับให้ผู้ใช้งานทั่วไป Flag 0
PD	PCON.1	บิตสำหรับการกำหนด Power down
IDL	PCON.0	บิตสำหรับการกำหนด Idtle mode

ตารางที่ 2.5 บิตต่าง ๆ ภายในรีจิสเตอร์ PCON (Power Control Register)

ส่วนการตั้งค่าของ C/T และโหมดการทำงานของ Timer จะกล่าวในส่วนต่อไป


2.6 การอินเตอร์รัปต์

ไมโครคอนโทรลเลอร์ 8051 สามารถเกิดการอินเตอร์รัปต์ โดยจำแนกตามแหล่งที่มาของสัญญาณ (Signal Source) ของสัญญาณอินเตอร์รัปต์นั้น ๆ ได้แก่

สัญญาณอินเตอร์รัปต์จากภายนอก (External Interrupt)

สัญญาณอินเตอร์รัปต์จากภายใน (Internal Interrupt) ซึ่งแหล่งกำเนิดสัญญาณนี้จะเป็นวงจรภายในของไมโครคอนโทรลเลอร์เอง โดยในโครงงานนี้ได้ใช้งานในส่วนของ วงจรนับเวลา 0 วงจรนับเวลา 1 และวงจรเชื่อมต่อนับสัญญาณอนุกรม

โดยโครงสร้างระบบอินเทอร์รัปต์ของ 8051 สามารถแสดงได้ดังรูปที่ 2.5



รูปที่ 2.5 แผนภาพแสดงโครงสร้างระบบการอินเทอร์รัปต์ของ 8051

การกำหนดให้ 8051 สามารถตอบรับอินเทอร์รัปต์แต่ละประเภท ทำได้โดยการกำหนดบิตของข้อมูลที่เกี่ยวข้อง ซึ่งอยู่ในรีจิสเตอร์ TCON และ SCON หากว่าได้มีการกำหนดค่าของบิต ซึ่งอยู่ในรีจิสเตอร์ IE (Interrupt Enable Register) ด้วยแล้วก็จะสามารถตอบรับการอินเทอร์รัปต์ของสัญญาณนั้น ๆ ได้ และแผนภาพยังแสดงให้เห็นว่าสัญญาณอินเทอร์รัปต์แต่ละประเภทยังสามารถลำดับความสำคัญ (Priority) ของการอินเทอร์รัปต์ได้สองลักษณะ คือ ระดับความสำคัญสูงหรือต่ำ (Higher/Low Priority) กล่าวคือขณะที่กำลังประมวลผลอยู่ภายในส่วนของโปรแกรมย่อยบริการอินเทอร์รัปต์ของสัญญาณที่มีระดับความสำคัญต่ำอยู่ ก็อาจจะถูกขัดจังหวะให้ไปประมวลผลของสัญญาณอินเทอร์รัปต์ที่มีระดับความสำคัญสูงกว่าได้ แต่หากว่าเป็นสัญญาณอินเทอร์รัปต์ที่มีระดับความสำคัญต่ำเช่นเดียวกันแล้วก็ต้องรอให้เสร็จสิ้นการประมวลผลที่ดำเนินการอยู่ก่อน

การควบคุมอินเทอร์รัปต์ ตามโครงสร้างด้านการจัดการอินเทอร์รัปต์ของ 8051 สามารถกำหนดเลือกเพื่อยินยอมหรือไม่ยินยอม (Enable/Disable) ให้มีการอินเทอร์รัปต์ของแต่ละสัญญาณได้โดยวิธีการกำหนดค่าของบิตภายในรีจิสเตอร์ IE ซึ่งรายละเอียดสามารถแสดงได้ดังตารางที่ 2.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อบิต : IE

ตำแหน่ง : A8h

ค่ากำหนดเริ่มต้น : 0x00 0000

EA	-	ET2	ES	ET1	EX1	ET0	EX0
----	---	-----	----	-----	-----	-----	-----

ชื่อบิต	ตำแหน่ง	ความหมาย
SMOD	IE.7	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์โดยรวม
	IE.6	
ET2	IE.5	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์ Timer 2
ES	IE.4	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์พอรต์อนุกรม
ET1	IE.3	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์ Timer 1
EX1	IE.2	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์ INT1
ET0	IE.1	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์ Timer 0
EX0	IE.0	อินทิราเบิล/ดีสเอเบิลการเกิดอินเตอรร์ปต์ INTO

ตารางที่ 2.6 บิตต่าง ๆ ภายในรีจิสเตอร์ IE (Interrupt Enable)

ระดับความสำคัญของการอินเตอรร์ปต์สามารถทำได้โดยการกำหนดข้อมูลที่มีค่าเป็น 1 หรือ 0 ภายในรีจิสเตอร์ IP (Interrupt Pointer) ดังแสดงในตารางรูปที่ 2.10 แต่ถ้าหากเกิดกรณีที่สัญญาณที่เข้ามาอินเตอรร์ปต์มีระดับความสำคัญเดียวกันเกิดขึ้นพร้อมกัน 8051 ก็มีโครงสร้างการทำงานพิจารณาตามลำดับของตารางดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระดับความสำคัญ	สัญญาณ	ความหมาย
1	IE0	อินเตอร์รัปต์ภายนอก 0
2	TFO	วงจรรับ/จับเวลา 0
3	IE1	อินเตอร์รัปต์ภายนอก 1
4	TF1	วงจรรับ/จับเวลา 1
5	RI หรือ TI	วงจรรับ/ส่งข้อมูลอนุกรม

ชื่อบิต : IP

ตำแหน่ง : B8h

ค่ากำหนดเริ่มต้น : 0000 0000

-	-	PT2	PS	PT1	PX1	PT0	PX0
---	---	-----	----	-----	-----	-----	-----

ชื่อบิต	ตำแหน่ง	ความหมาย
	IP.7	
	IP.6	
PT2	IP.5	ระดับความสำคัญของ Timer 2
PS	IP.4	ระดับความสำคัญของ พอร์ตอนุกรม
PT1	IP.3	ระดับความสำคัญของ Timer 1
PX1	IP.2	ระดับความสำคัญของ INT1
PT0	IP.1	ระดับความสำคัญของ Timer 0
PX0	IP.0	ระดับความสำคัญของ INTO

ตารางที่ 2.7 บิตต่าง ๆ ภายในรีจิสเตอร์ IP (Interrupt Priority)

2.7 การอินเตอร์รัปต์ของวงจรรับ/จับเวลา

วงจรรับหรือจับเวลา ใน 8051 ประกอบด้วยรีจิสเตอร์ขนาด 16 บิต จำนวน 2 ตัว คือ T0 (Timer 0) และ T1 (Timer 1) ซึ่งสามารถนำไปใช้ควบคุมให้ทำหน้าที่เป็นตัวจับเวลา (Timer) เพื่อนับจำนวนพัลส์สัญญาณนาฬิกาภายในหรือควบคุมให้ทำหน้าที่เป็นตัวนับ (Counter) เพื่อนับจำนวนพัลส์ของระบบ ซึ่งภายในรีจิสเตอร์แต่ละตัวยังสามารถแยกออกได้เป็นรีจิสเตอร์ขนาด 8 บิต คือ TH0 กับ TL0 สำหรับรีจิสเตอร์ T0 และ TH1 กับ TL1 สำหรับรีจิสเตอร์ 1 โดยการทำงานของ รีจิสเตอร์ทั้งสองตัวนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีผลมาจากการกำหนดค่าของบิตที่อยู่ภายในรีจิสเตอร์ TMOD (Timer mode control register) และรีจิสเตอร์ TCON (Timer/Counter control register) โดยมีรายละเอียดดังแสดงในตารางที่ 2.8 และตารางที่ 2.9

ชื่อบิต : TMOD ตำแหน่ง : 89h ค่ากำหนดเริ่มต้น : 0000 0000

GATE1	C/T1	M1	M0	GATE0	C/T0	M1	M0
-------	------	----	----	-------	------	----	----

ชื่อบิต	ตำแหน่ง	ความหมาย
GATE1	TMOD.7	ปิดควบคุม GATE สำหรับ Timer 1
C/T1	TMOD.6	บิตกำหนดการทำงานแบบตัวนับและจับเวลาของ Timer 1 โดยถ้าเป็นค่า 0 จะทำหน้าที่เป็นตัวจับเวลา
M1	TMOD.5	บิตบนสำหรับการกำหนดโหมดการทำงานของ Timer 1
M0	TMOD.4	บิตล่างสำหรับการกำหนดโหมดการทำงานของ Timer 1
GATE0	TMOD.3	ปิดควบคุม GATE สำหรับ Timer 0
C/T0	TMOD.2	บิตกำหนดการทำงานแบบตัวนับและจับเวลาของ Timer 0 โดยถ้าเป็นค่า 0 จะทำหน้าที่เป็นตัวจับเวลา
M1	TMOD.1	บิตบนสำหรับการกำหนดโหมดการทำงานของ Timer 0
M0	TMOD.0	บิตบนสำหรับการกำหนดโหมดการทำงานของ Timer 0

ตารางที่ 2.8 บิตต่าง ๆ ภายในรีจิสเตอร์ TMOD (Timer/Counter mode Control)

ชื่อบิต : TCON

ตำแหน่ง : 88h

ค่ากำหนดเริ่มต้น : 0000 0000

TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
-----	-----	-----	-----	-----	-----	-----	-----

ชื่อบิต	ตำแหน่ง	ความหมาย
TF1	TCON.7	แฟล็กแสดงการอินเตอร์รัปต์ของ Timer 1
TR1	TCON.6	บิตเลือกประเภทสัญญาณอินเตอร์รัปต์ Timer 1
TF0	TCON.5	แฟล็กแสดงการอินเตอร์รัปต์ของ Timer 0
TR0	TCON.4	บิตเลือกประเภทสัญญาณอินเตอร์รัปต์ Timer 0
IE1	TCON.3	แฟล็กแสดงการอินเตอร์รัปต์ของ INT 1
IT1	TCON.2	บิตเลือกประเภทสัญญาณอินเตอร์รัปต์ INT 1
IE0	TCON.1	แฟล็กแสดงการอินเตอร์รัปต์ของ INT 0
IT0	TCON.0	บิตเลือกประเภทสัญญาณอินเตอร์รัปต์ INT 0

ตารางที่ 2.9 บิตต่าง ๆ ภายในรีจิสเตอร์ TCON (Timer/Counter Control)

โดยในโครงงานนี้ได้ใช้งานจับเวลาในโหมด 2 โดยมีรายละเอียดดังต่อไปนี้

การจับเวลาในโหมด 2 Timer จะทำหน้าที่เป็นตัวนับขนาด 8 บิตเท่านั้น กล่าวคือจะมีเพียงการใช้รีจิสเตอร์ TLO (หรือ TL1) ส่วนรีจิสเตอร์ TH0 (หรือ TH1) ใช้สำหรับทำหน้าที่เก็บค่าเริ่มต้นของการนับไว้เมื่อรีจิสเตอร์ TLO (หรือ TL1) เกิดการโอเวอร์โฟลว์จากค่า 00FH เป็น 00H ระบบจะทำการนำค่าจากรีจิสเตอร์ TH0 (หรือ TH1) กลับมาใส่ให้โดยอัตโนมัติ โดยจะนำประโยชน์จากโหมดนี้มาใช้งานในการกำหนดอัตราการส่งข้อมูลของพอร์ตอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทฤษฎีที่ใช้ในการคำนวณ

2.8 การคำนวณหารอบเวลาสัญญาณไฟจราจร

หลักการควบคุมสัญญาณไฟจราจร

การควบคุมไฟที่ทางแยก ทำได้โดยการจัดตั้งช่วงเวลาจังหวะสัญญาณไฟเขียวและไฟเหลืองสำหรับแต่ละทิศทาง (ในขณะที่ทิศทางใดๆซึ่งการจราจรได้สัญญาณไฟเขียวทิศทางอื่นจะได้ไฟแดง) และสามารถสามารถจัดไฟเขียวในแต่ละทิศทางได้ ประเด็นที่สำคัญคือการคำนวณจังหวะสัญญาณไฟเขียวสำหรับแต่ละทิศทาง ซึ่งทำได้หลายหลักการดังนี้

1. การออกแบบสัญญาณไฟให้ทางแยกนั้น มีความล่าช้าเฉลี่ยของขบวนยานทุกทิศทางรวมกันต่ำสุด ซึ่งจะมีผลให้ทางแยกมีความจุสูงสุด
 2. การออกแบบสัญญาณไฟให้ทางแยกนั้น มีความล่าช้าเฉลี่ยของรถแต่ละคันแต่ละทิศทางมีค่าใกล้เคียงกัน และพยายามให้ต่ำสุด ซึ่งจะมีผลทำให้รถแต่ละคันต้องรอที่ทางแยกด้วยระยะเวลาใกล้เคียงกัน
 3. การออกแบบสัญญาณไฟให้ทางแยกนั้น มีรถติดเฉพาะด้านใดด้านหนึ่งน้อยกว่าด้านอื่นๆเป็นครั้งหนึ่ง หรือเป็นสัดส่วนขนาดใดๆก็ได้ในรอบเวลาสัญญาณไฟหนึ่งเป็นต้น
- จากหลักการดังกล่าวแต่ละหลักการมีความเหมาะสมกับสภาพการจราจรแตกต่างกันดังนี้
- หลักการที่ 1 เหมาะกับสภาพการจราจรที่หนาแน่น
 - หลักการที่ 2 เหมาะกับพื้นที่นอกตัวเมืองหรือในเมืองที่มีขนาดเล็กมีปริมาณการจราจรไม่หนาแน่นมากนัก
 - หลักการที่ 3 เป็นกรณีที่มีความจำเป็นพิเศษ อันเนื่องมาจากสภาพบริเวณทางแยกไม่ดีนัก โดยมักจะใกล้เคียงกับแยกอื่นๆ และมีการจราจรบริเวณแยกนั้นสูงมาก
- นอกเหนือจากหลักการทั้ง 3 ข้อ ยังมีหลักการอื่นอีกมากที่สุดแล้วแต่ผู้ควบคุมการจราจรจะออกแบบให้เป็นไปตามหลักการนั้นๆ

2.8.1 วิธีการคำนวณเวลาสัญญาณไฟแบ่งออกเป็น 2 วิธี


- WEBSTER
- DONALD

2.8.2 การคำนวณโดยใช้สูตรของ WEBSTER

รอบสัญญาณไฟสามารถคำนวณได้โดยการใช้สูตร หรืออาจกำหนดขึ้นตามความเหมาะสมของสถานที่ก็ได้ ตามปกติจะนิยมใช้สูตรคำนวณขึ้นมาแล้วปรับปรุงให้เหมาะสมยิ่งขึ้น การคำนวณสามารถแบ่งออกเป็น 2 ส่วนคือ


- การคำนวณหารอบสัญญาณไฟ
- การคำนวณหาจังหวะสัญญาณไฟเขียว

ตัวอย่างการคำนวณโดยใช้สูตรของ DONALD



รูปที่ 2.6 แสดง ปริมาณรวมของการจราจรแต่ละเส้น

ข้อมูลนี้เป็นปริมาณรวมของการจราจรแต่ละเส้นทาง เวลาทั้งหมด 12 ชั่วโมง ซึ่งต้องนำข้อมูลไปหาปริมาณรถเฉลี่ย โดยแบ่งเวลาออกเป็นช่วงเช้าคือเวลา 7.00 น ถึง 13.00 น และช่วงบ่าย เวลา 13.00 น ถึง 19.00 น ในที่นี้จะคิดในเวลากลางคืน




รูปที่ 2.7 แสดง ปริมาณรวมของการจราจรแต่ละเส้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ปริมาณรถที่ได้ในแต่ละเส้นทางนี้เป็นปริมาณรถเฉลี่ย โดยนำเอาปริมาณรถทั้ง 6 ชั่วโมง ช่วงเช้ามารวมกันแล้วหารด้วยจำนวนชั่วโมง

แล้วนำปริมาณรถนี้ไปหาอัตราส่วนของรถในช่วงเช้าโดยนำเอาค่าเฉลี่ยที่ได้ในช่วงเช้า และช่วงบ่ายมาคำนวณ จากรูปที่ 2.7 ในเส้นทางที่ 1 ปริมาณรถเฉลี่ยในช่วงเช้า คือ 136 ปริมาณรถเฉลี่ยในช่วงเช้า คือ 209 อัตราส่วนปริมาณรถในช่วงเช้า คือ $136/136+209$ จากการคำนวณดังกล่าวจะได้ปริมาณรถใหม่ดังนี้



รูปที่ 2.8 แสดง ปริมาณรวมของการจราจรแต่ละเส้น

เลือกภาพการเปิดสัญญาณไฟจากรูปที่ 2.6 ดังนี้



รูปที่ 2.9 แสดงภาพการเปิดสัญญาณไฟจากรูปที่ 2.6

จากนั้นหาค่าที่มากที่สุดของ V ในแต่ละภาพ จะได้

$$V_A = 268$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_B = 1152$$

$$V_C = 658$$

$$V_D = 658$$

$$\Sigma V = 2736$$

นำค่า ΣV ไปแทนค่าหา C ในสูตร

$$C = 3600 \phi (K - D)$$

$$\frac{3600 - D \Sigma V}{\phi}$$

เมื่อ $\phi = 4, K = 8, D = 1$

$$= 3600 * 4 * 7$$

$$\frac{3600 - 2736}{\phi}$$

$$= 166.6666$$

นำค่า C ไปแทนหาค่า m ในสูตร

$$m = V/3600/C$$

จะได้ m ของรูป A คือ $268/3600/166.6666 = 8.685185$

m ของรูป B คือ $1152/3600/166.6666 = 37.333332$

m ของรูป C คือ $658/3600/166.6666 = 21.324074$

m ของรูป D คือ $658/3600/166.6666 = 21.324074$

นำค่า m ที่ได้ไปหาค่าประมาณความผิดพลาด และจะได้ค่า G ดังนี้

รูป	ค่าเฉลี่ยการมา	ค่าประมาณความผิดพลาดของ G									
		ϕ	ต่อรอบ	2%	5%	10%	20%	30%	40%	50%	60%
A	8.651845	22	21	20	18	17	16	16	15	14	
B	37.333332	57	55	52	49	47	46	44	43	41	
C	21.324074	38	36	34	32	31	29	28	27	26	
D	21.324074	38	36	34	32	31	29	28	27	26	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่า C ที่ได้นั้นมีค่าใกล้เคียงกับ 166 ดังนั้น ค่าประมาณความผิดพลาดจะได้ประมาณ 50% และค่า G สำหรับแต่ละรูปที่ได้มีดังนี้

รูป A ได้ 16 วินาที

รูป B ได้ 44 วินาที

รูป C ได้ 28 วินาที


รูป D ได้ 28 วินาที

จากรูปเส้นทาง 11 รูป ใช้ในการคำนวณ โดยจะกำหนดให้เลือกกรุปเส้นทางได้ 4-6 รูป หลักเกณฑ์ในการเลือกรูป คือ พยายามเลือกให้ทุกเส้นทางมีการเปิดสัญญาณไฟเขียวใน 1 รอบเวลา

จากทฤษฎีกราฟ จะเลือกรูปแบบการเปิดสัญญาณไฟ ได้ 11 แบบ ดังนี้

- แบบที่ 1 คือ รูป 1, 8, 10, 5
 แบบที่ 2 คือ รูป 1, 11, 3, 10, 4
 แบบที่ 3 คือ รูป 7, 8, 2, 9, 5
 แบบที่ 4 คือ รูป 6, 8, 2, 10, 5
 แบบที่ 5 คือ รูป 6, 2, 11, 3, 10, 4
 แบบที่ 6 คือ รูป 2, 7, 8, 10, 5
 แบบที่ 7 คือ รูป 7, 2, 8, 10, 5
 แบบที่ 8 คือ รูป 3, 7, 2, 11, 10, 5
 แบบที่ 9 คือ รูป 4, 7, 2, 8, 10, 5
 แบบที่ 10 คือ รูป 7, 2, 8, 10, 4
 แบบที่ 11 คือ รูป 6, 2, 8, 10, 5

จากข้อมูลปริมาณรถ และเส้นทางที่เป็นไปได้ เราสามารถนำไปคำนวณหารอบเวลาสัญญาณไฟ และจังหวะสัญญาณไฟเขียวของแต่ละตู้สัญญาณไฟ ซึ่งที่อนุเสาวรีย์ชัยสมรภูมิทั้งหมด 8 ตู้ ดังรูปที่ 2.10



รูป 2.10 ภาพบริเวณอนุเสาวรีย์ชัยสมรภูมิ

จากข้อมูล และแบบการเปิดสัญญาณไฟ 11 แบบ สามารถหารอบสัญญาณไฟได้

ดังนี้

การคำนวณโดยใช้สูตรของ WEBSTER

แบบที่ 1 คือ รูป 1, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่ 1 45.74 วินาที

สัญญาณไฟเขียวรูปที่ 8 44.58 วินาที

สัญญาณไฟเขียวรูปที่ 10 46.50 วินาที

สัญญาณไฟเขียวรูปที่ 5 60.16 วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่ 1 77.67 วินาที

สัญญาณไฟเขียวรูปที่ 8 79.18 วินาที

สัญญาณไฟเขียวรูปที่ 10 17.10 วินาที

สัญญาณไฟเขียวรูปที่ 5 23.03 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบที่ 2 คือ รูป 1, 11, 3, 10, 4

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 1	47.71	วินาที
สัญญาณไฟเขียวรูปที่ 11	30.76	วินาที
สัญญาณไฟเขียวรูปที่ 3	30.02	วินาที
สัญญาณไฟเขียวรูปที่ 10	48.51	วินาที
สัญญาณไฟเขียวรูปที่ 4	39.98	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 1	65.19	วินาที
สัญญาณไฟเขียวรูปที่ 11	28.75	วินาที
สัญญาณไฟเขียวรูปที่ 3	19.33	วินาที
สัญญาณไฟเขียวรูปที่ 10	64.38	วินาที
สัญญาณไฟเขียวรูปที่ 4	19.33	วินาที

แบบที่ 3 คือ รูป 7, 8, 2, 9, 5

ช่วงเวลาเช้า

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 7	54.37	วินาที
สัญญาณไฟเขียวรูปที่ 8	87.58	วินาที
สัญญาณไฟเขียวรูปที่ 2	26.88	วินาที
สัญญาณไฟเขียวรูปที่ 9	0.00	วินาที
สัญญาณไฟเขียวรูปที่ 5	34.15	วินาที

ช่วงเวลาบ่าย

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 7	47.44	วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณไฟเขียวรูปที่	8	67.64	วินาที
สัญญาณไฟเขียวรูปที่	2	23.89	วินาที
สัญญาณไฟเขียวรูปที่	9	44.34	วินาที
สัญญาณไฟเขียวรูปที่	5	19.67	วินาที

แบบที่ 4 คือ รูป 6, 8, 2, 10, 5

ช่วงเวลาตอนเช้า

รอบสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่	6	35.58	วินาที
สัญญาณไฟเขียวรูปที่	8	57.32	วินาที
สัญญาณไฟเขียวรูปที่	2	27.93	วินาที
สัญญาณไฟเขียวรูปที่	10	59.79	วินาที
สัญญาณไฟเขียวรูปที่	5	22.35	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่	6	49.56	วินาที
สัญญาณไฟเขียวรูปที่	8	24.12	วินาที
สัญญาณไฟเขียวรูปที่	2	40.30	วินาที
สัญญาณไฟเขียวรูปที่	10	68.45	วินาที
สัญญาณไฟเขียวรูปที่	5	20.55	วินาที

แบบที่ 5 คือ รูป 6, 2, 11, 3, 10, 4

ช่วงเวลาตอนเช้า

สัญญาณไฟเขียวรูปที่	6	34.73	วินาที
สัญญาณไฟเขียวรูปที่	2	17.17	วินาที
สัญญาณไฟเขียวรูปที่	11	54.65	วินาที
สัญญาณไฟเขียวรูปที่	3	18.08	วินาที
สัญญาณไฟเขียวรูปที่	10	27.26	วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณไฟเขียวรูปที่ 4 48.08 วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่ 6 42.06 วินาที

สัญญาณไฟเขียวรูปที่ 2 13.12 วินาที

สัญญาณไฟเขียวรูปที่ 11 26.28 วินาที

สัญญาณไฟเขียวรูปที่ 3 41.47 วินาที

สัญญาณไฟเขียวรูปที่ 10 58.84 วินาที

สัญญาณไฟเขียวรูปที่ 4 17.66 วินาที

แบบที่ 6 คือ รูป 2, 7, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่ 2 46.66

สัญญาณไฟเขียวรูปที่ 7 40.15

สัญญาณไฟเขียวรูปที่ 8 58.69

สัญญาณไฟเขียวรูปที่ 10 28.59

สัญญาณไฟเขียวรูปที่ 5 22.88

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่ 2 54.20 วินาที

สัญญาณไฟเขียวรูปที่ 7 62.19 วินาที

สัญญาณไฟเขียวรูปที่ 8 32.43 วินาที

สัญญาณไฟเขียวรูปที่ 10 20.52 วินาที

สัญญาณไฟเขียวรูปที่ 5 27.63 วินาที

แบบที่ 7 คือ รูป 7, 2, 8, 10, 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 7	43.60	วินาที
สัญญาณไฟเขียวรูปที่ 2	21.55	วินาที
สัญญาณไฟเขียวรูปที่ 8	70.23	วินาที
สัญญาณไฟเขียวรูปที่ 10	34.22	วินาที
สัญญาณไฟเขียวรูปที่ 5	27.38	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 7	72.61	วินาที
สัญญาณไฟเขียวรูปที่ 2	36.56	วินาที
สัญญาณไฟเขียวรูปที่ 8	35.33	วินาที
สัญญาณไฟเขียวรูปที่ 10	22.36	วินาที
สัญญาณไฟเขียวรูปที่ 5	30.11	วินาที

แบบที่ 8 คือ รูป 3, 7, 2, 11, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 3	28.98	วินาที
สัญญาณไฟเขียวรูปที่ 7	27.88	วินาที
สัญญาณไฟเขียวรูปที่ 2	13.78	วินาที
สัญญาณไฟเขียวรูปที่ 11	43.87	วินาที
สัญญาณไฟเขียวรูปที่ 10	21.88	วินาที
สัญญาณไฟเขียวรูปที่ 5	60.59	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 3	34.70	วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณไฟเขียวรูปที่ 7	35.65	วินาที
สัญญาณไฟเขียวรูปที่ 2	17.95	วินาที
สัญญาณไฟเขียวรูปที่ 11	21.99	วินาที
สัญญาณไฟเขียวรูปที่ 10	49.23	วินาที
สัญญาณไฟเขียวรูปที่ 5	37.46	วินาที

แบบที่ 9 คือ รูป 4, 7, 2, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 4	21.66	วินาที
สัญญาณไฟเขียวรูปที่ 7	41.60	วินาที
สัญญาณไฟเขียวรูปที่ 2	53.27	วินาที
สัญญาณไฟเขียวรูปที่ 8	21.66	วินาที
สัญญาณไฟเขียวรูปที่ 10	32.65	วินาที
สัญญาณไฟเขียวรูปที่ 5	26.13	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 4	10.37	วินาที
สัญญาณไฟเขียวรูปที่ 7	37.74	วินาที
สัญญาณไฟเขียวรูปที่ 2	30.70	วินาที
สัญญาณไฟเขียวรูปที่ 8	18.37	วินาที
สัญญาณไฟเขียวรูปที่ 10	52.13	วินาที
สัญญาณไฟเขียวรูปที่ 5	39.66	วินาที

แบบที่ 10 คือ รูป 7, 2, 8, 10, 4

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	200	วินาที
สัญญาณไฟเขียวรูปที่ 7	43.60	วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณไฟเขียวรูปที่	2	21.55	วินาที
สัญญาณไฟเขียวรูปที่	8	70.23	วินาที
สัญญาณไฟเขียวรูปที่	10	34.22	วินาที
สัญญาณไฟเขียวรูปที่	4	27.38	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่	7	49.50	วินาที
สัญญาณไฟเขียวรูปที่	2	24.92	วินาที
สัญญาณไฟเขียวรูปที่	8	70.58	วินาที
สัญญาณไฟเขียวรูปที่	10	15.25	วินาที
สัญญาณไฟเขียวรูปที่	4	36.73	วินาที

แบบที่ 11 คือ รูป 6, 2, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่	6	44.26	วินาที
สัญญาณไฟเขียวรูปที่	2	21.88	วินาที
สัญญาณไฟเขียวรูปที่	8	71.30	วินาที
สัญญาณไฟเขียวรูปที่	10	34.74	วินาที
สัญญาณไฟเขียวรูปที่	5	27.80	วินาที

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 200 วินาที

สัญญาณไฟเขียวรูปที่	6	73.71	วินาที
สัญญาณไฟเขียวรูปที่	2	37.12	วินาที
สัญญาณไฟเขียวรูปที่	8	35.87	วินาที
สัญญาณไฟเขียวรูปที่	10	22.70	วินาที
สัญญาณไฟเขียวรูปที่	5	30.57	วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การคำนวณโดยใช้สูตรของ DONALD

แบบที่ 1 คือ รูป 1, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 155 วินาที

สัญญาณไฟเขียวรูปที่ 1 17 วินาที

สัญญาณไฟเขียวรูปที่ 8 28 วินาที

สัญญาณไฟเขียวรูปที่ 10 42 วินาที

สัญญาณไฟเขียวรูปที่ 5 28 วินาที

ความผิดพลาด 10%

ช่วงเวลาตอนบ่าย

รอบเวลาสัญญาณไฟ 198 วินาที

สัญญาณไฟเขียวรูปที่ 1 52 วินาที

สัญญาณไฟเขียวรูปที่ 8 61 วินาที

สัญญาณไฟเขียวรูปที่ 10 24 วินาที

สัญญาณไฟเขียวรูปที่ 5 61 วินาที

ค่าความผิดพลาด 50%

แบบที่ 2 คือ รูป 1, 11, 3, 10, 4

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 199 วินาที

สัญญาณไฟเขียวรูปที่ 1 52 วินาที

สัญญาณไฟเขียวรูปที่ 8 28 วินาที

สัญญาณไฟเขียวรูปที่ 10 24 วินาที

สัญญาณไฟเขียวรูปที่ 5 61 วินาที

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รอบเวลาสัญญาณไฟ	104	วินาที
สัญญาณไฟเขียวรูปที่ 1	21	วินาที
สัญญาณไฟเขียวรูปที่ 11	11	วินาที
สัญญาณไฟเขียวรูปที่ 3	24	วินาที
สัญญาณไฟเขียวรูปที่ 10	24	วินาที
สัญญาณไฟเขียวรูปที่ 4	24	วินาที

แบบที่ 3 คือ รูป 7, 8, 2, 9, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	199	วินาที
สัญญาณไฟเขียวรูปที่ 7	39	วินาที
สัญญาณไฟเขียวรูปที่ 8	39	วินาที
สัญญาณไฟเขียวรูปที่ 2	21	วินาที
สัญญาณไฟเขียวรูปที่ 9	39	วินาที
สัญญาณไฟเขียวรูปที่ 5	61	วินาที
ค่าความผิดพลาด	20%	

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้
จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ	104	วินาที
สัญญาณไฟเขียวรูปที่ 6	38	วินาที
สัญญาณไฟเขียวรูปที่ 8	38	วินาที
สัญญาณไฟเขียวรูปที่ 2	13	วินาที
สัญญาณไฟเขียวรูปที่ 10	38	วินาที
สัญญาณไฟเขียวรูปที่ 5	16	วินาที

แบบที่ 5 คือ รูป 6, 2, 11, 3, 10, 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	202	วินาที
สัญญาณไฟเขียวรูปที่ 6	33	วินาที
สัญญาณไฟเขียวรูปที่ 2	17	วินาที
สัญญาณไฟเขียวรูปที่ 11	53	วินาที
สัญญาณไฟเขียวรูปที่ 3	33	วินาที
สัญญาณไฟเขียวรูปที่ 10	33	วินาที
สัญญาณไฟเขียวรูปที่ 4	33	วินาที
ค่าความผิดพลาด	20%	

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้		
จึงใช้ค่าความผิดพลาดมากที่สุด	70%	
รอบเวลาสัญญาณไฟ	113	วินาที
สัญญาณไฟเขียวรูปที่ 6	23	วินาที
สัญญาณไฟเขียวรูปที่ 2	10	วินาที
สัญญาณไฟเขียวรูปที่ 11	11	วินาที
สัญญาณไฟเขียวรูปที่ 3	23	วินาที
สัญญาณไฟเขียวรูปที่ 10	23	วินาที
สัญญาณไฟเขียวรูปที่ 4	23	วินาที

แบบที่ 6 คือ รูป 2, 7, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ	199	วินาที
สัญญาณไฟเขียวรูปที่ 2	21	วินาที
สัญญาณไฟเขียวรูปที่ 7	39	วินาที
สัญญาณไฟเขียวรูปที่ 8	39	วินาที
สัญญาณไฟเขียวรูปที่ 10	39	วินาที
สัญญาณไฟเขียวรูปที่ 5	61	วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความผิดพลาด 20%

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 143 วินาที

สัญญาณไฟเขียวรูปที่ 2 13 วินาที

สัญญาณไฟเขียวรูปที่ 7 38 วินาที

สัญญาณไฟเขียวรูปที่ 8 38 วินาที

สัญญาณไฟเขียวรูปที่ 10 38 วินาที

สัญญาณไฟเขียวรูปที่ 5 16 วินาที

แบบที่ 7 คือ รูป 7, 2, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 199 วินาที

สัญญาณไฟเขียวรูปที่ 7 21 วินาที

สัญญาณไฟเขียวรูปที่ 2 39 วินาที

สัญญาณไฟเขียวรูปที่ 8 39 วินาที

สัญญาณไฟเขียวรูปที่ 10 39 วินาที

สัญญาณไฟเขียวรูปที่ 5 61 วินาที

ค่าความผิดพลาด 20%

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 143 วินาที

สัญญาณไฟเขียวรูปที่ 7 13 วินาที

สัญญาณไฟเขียวรูปที่ 2 38 วินาที

สัญญาณไฟเขียวรูปที่ 8 38 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณไฟเขียวรูปที่ 10 38 วินาที
สัญญาณไฟเขียวรูปที่ 5 16 วินาที

แบบที่ 8 คือ รูป 3, 7, 2, 11, 10, 5

ช่วงเวลาตอนเช้า

ค่าความผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 176 วินาที

สัญญาณไฟเขียวรูปที่ 3 26 วินาที
สัญญาณไฟเขียวรูปที่ 7 26 วินาที
สัญญาณไฟเขียวรูปที่ 2 14 วินาที
สัญญาณไฟเขียวรูปที่ 11 42 วินาที
สัญญาณไฟเขียวรูปที่ 10 26 วินาที
สัญญาณไฟเขียวรูปที่ 5 42 วินาที

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 142 วินาที

สัญญาณไฟเขียวรูปที่ 3 34 วินาที
สัญญาณไฟเขียวรูปที่ 7 34 วินาที
สัญญาณไฟเขียวรูปที่ 2 12 วินาที
สัญญาณไฟเขียวรูปที่ 11 14 วินาที
สัญญาณไฟเขียวรูปที่ 10 34 วินาที
สัญญาณไฟเขียวรูปที่ 5 14 วินาที

แบบที่ 9 คือ รูป 4, 7, 2, 8, 10, 5

ช่วงเวลาตอนเช้า

ค่าความผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 202 วินาที

สัญญาณไฟเขียวรูปที่ 4 33 วินาที

สัญญาณไฟเขียวรูปที่ 7 33 วินาที

สัญญาณไฟเขียวรูปที่ 2 17 วินาที

สัญญาณไฟเขียวรูปที่ 8 33 วินาที

สัญญาณไฟเขียวรูปที่ 10 33 วินาที

สัญญาณไฟเขียวรูปที่ 5 53 วินาที

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 113 วินาที

สัญญาณไฟเขียวรูปที่ 4 23 วินาที

สัญญาณไฟเขียวรูปที่ 7 23 วินาที

สัญญาณไฟเขียวรูปที่ 2 10 วินาที

สัญญาณไฟเขียวรูปที่ 8 23 วินาที

สัญญาณไฟเขียวรูปที่ 10 23 วินาที

สัญญาณไฟเขียวรูปที่ 5 11 วินาที

แบบที่ 10 คือ รูป 7, 2, 8, 10, 4

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 192 วินาที

สัญญาณไฟเขียวรูปที่ 7 40 วินาที

สัญญาณไฟเขียวรูปที่ 2 23 วินาที

สัญญาณไฟเขียวรูปที่ 8 40 วินาที

สัญญาณไฟเขียวรูปที่ 10 40 วินาที

สัญญาณไฟเขียวรูปที่ 4 40 วินาที

ค่าความผิดพลาด 5%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 102 วินาที

สัญญาณไฟเขียวรูปที่ 7 23 วินาที

สัญญาณไฟเขียวรูปที่ 2 10 วินาที

สัญญาณไฟเขียวรูปที่ 8 23 วินาที

สัญญาณไฟเขียวรูปที่ 10 23 วินาที

สัญญาณไฟเขียวรูปที่ 4 23 วินาที

แบบที่ 11 คือ รูป 6, 2, 8, 10, 5

ช่วงเวลาตอนเช้า

รอบเวลาสัญญาณไฟ 199 วินาที

สัญญาณไฟเขียวรูปที่ 6 39 วินาที

สัญญาณไฟเขียวรูปที่ 2 39 วินาที

สัญญาณไฟเขียวรูปที่ 8 21 วินาที

สัญญาณไฟเขียวรูปที่ 10 39 วินาที

สัญญาณไฟเขียวรูปที่ 5 61 วินาที

ค่าความผิดพลาด 20%

ช่วงเวลาตอนบ่าย

ค่าผิดพลาดมากเกินไปที่จะหาสัญญาณไฟได้

จึงใช้ค่าความผิดพลาดมากที่สุด 70%

รอบเวลาสัญญาณไฟ 143 วินาที

สัญญาณไฟเขียวรูปที่ 6 38 วินาที

สัญญาณไฟเขียวรูปที่ 2 38 วินาที

สัญญาณไฟเขียวรูปที่ 8 13 วินาที

สัญญาณไฟเขียวรูปที่ 10 38 วินาที

สัญญาณไฟเขียวรูปที่ 5 16 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

วิธีดำเนินการวิจัย

3.1 รวบรวมข้อมูลที่เกี่ยวข้อง


ทำการรวบรวมข้อมูลต่าง ๆ ที่เกี่ยวข้องกับการทำปัญหาพิเศษ ได้แก่ ข้อมูลทางการเขียนโปรแกรม ข้อมูลในการต่อวงจร และข้อมูลทางการจรรยา

3.2 นำข้อมูลที่รวบรวมได้มาศึกษาความเป็นไปได้ทางทฤษฎี

นำข้อมูลที่หามาจากแหล่งต่าง ๆ เช่นใน เว็บไซต์ จากหนังสือต่าง ๆ เพื่อศึกษาความเป็นไปได้ทางทฤษฎี

3.3 สร้างแบบจำลองสี่แยกจราจร

ทำการสร้างแบบจำลองสี่แยกจราจรโดยขั้นแรก ทำการออกแบบสี่แยกจราจรโดยให้มีรูปแบบดังนี้ จากนั้นจึงเริ่มสร้างแบบจำลองโดยใช้วัสดุต่าง ๆ มาประกอบขึ้น



รูปที่ 3.1 แบบจำลองสี่แยกสัญญาณไฟจราจร

3.4 สร้างคอนโทรลเลอร์ควบคุมไฟจราจร


ทำการสร้างคอนโทรลเลอร์เพื่อควบคุมไฟจราจร โดยการออกแบบวงจรที่จะนำมาทำและจัดหาอุปกรณ์ที่จะนำมาสร้างเช่น ไมโครคอนโทรลเลอร์บอร์ดต่าง ๆ หลอด LED ตัวต้านทานเบอร์ต่าง ๆ และอุปกรณ์อื่น ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.5 หาข้อมูลเกี่ยวกับเซนเซอร์

ทฤษฎีเซนเซอร์

การตรวจจับเส้นหรือระดับความสว่างของแสงที่ตกกระทบผิวของวัสดุ โดยเส้นที่เป็นสีขาวจะมีการดูดซับแสงน้อยทำให้มีการสะท้อนของแสงมาก ในทางกลับกันถ้าเป็นสีดำจะมีการดูดซับแสงมากทำให้มีการสะท้อนของแสงน้อยเราจึงได้มีการนำเอาหลักการนี้มาใช้ในการตรวจหาเส้นหรือตรวจหาระดับความสว่างของแสงที่สะท้อนจากวัสดุ



รูปที่ 3.2 แสดงรูปวงจรเซนเซอร์



รูปที่ 3.3 แสดงหลักการการทำงานของเซนเซอร์

วงจรเซนเซอร์โดยส่วนมากที่ใช้จะใช้ Opamp ในการเปรียบเทียบระดับแรงดันไฟฟ้า เพื่อให้ได้เป็นระดับลอจิกเพื่อต่อเข้าไมโครคอนโทรลเลอร์ จากรูปจะใช้ VR 5K ในการปรับระดับแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ต้องการเปรียบเทียบ โดยเมื่อมีการสะท้อนของแสงมากหรือเป็นสีขาวยะจะได้ Output เป็นลอจิก "1" และเซนเซอร์ที่ใช้เป็นตัว รับ-ส่ง อินฟราเรด ซึ่งอินฟราเรดเป็นแสงสีแดงจะทำให้การสะท้อนของสีขาวและสีแดงมีความใกล้เคียงกันจึงต้องระวังในข้อนี้ด้วย

3.6 เขียนโปรแกรมควบคุมสัญญาณไฟจราจรโดยผ่านคอนโทรลเลอร์

ทำการเขียนโปรแกรมเพื่อควบคุมสัญญาณไฟจราจรโดยเริ่มจาก ในส่วนแรกเขียนโปรแกรมที่ควบคุมไมโครคอนโทรลเลอร์โดยใช้ภาษาแอสเซมบลี และส่วนที่สองเขียนโปรแกรมเพื่อควบคุมสัญญาณไฟจราจรและเซนเซอร์โดยใช้ภาษาวิซิวัลเบสิก (VB)

3.7 ทำการทดลองระบบ

ทำการทดลองระบบโดยนำชุดไมโครคอนโทรลเลอร์ที่ต่อเสร็จแล้วมาต่อกับ PC ที่เป็นตัวเชื่อมและทำการทดลองรันโปรแกรมโดย ตรวจสอบจากหน้าจอของคอมพิวเตอร์และหลอด LED ที่สว่าง และการทำงานของเซนเซอร์ว่าทำงานตรงกันหรือไม่

3.8 บันทึกผลที่ได้จากการทดลอง

บันทึกผลการทดลองระบบว่าระบบมีการทำงานอย่างที่ได้มีการวางแผนไว้ล่วงหน้าหรือไม่

3.9 สรุปผลที่ได้จากการทดลอง

จากการทดลองระบบสัญญาณไฟจราจรได้ผลตามที่วางแผนไว้แต่ควรมีระบบป้องกันที่ดีกว่านี้เช่นในกรณีที่สัญญาณไฟเสียควรมีระบบมาช่วยเพื่อให้ผู้ใช้ถนนทราบว่าขณะนี้สัญญาณไฟเสีย

บทที่ 4

ผลการทดลองและอภิปรายผล

1. จากการวิจัยพบว่าการควบคุมสัญญาณไฟจราจรด้วยไมโครคอนโทรลเลอร์ควบคุมให้มีการจัดระบบป้องกันที่ดีคือหากในกรณีที่ไฟดับหรือเกิดการขัดข้องสัญญาณไฟจราจรควรจะติดในลักษณะใดผู้ขับขี่จึงจะทราบได้ว่าสัญญาณไฟเสียให้ลดความเร็วลง
2. ในการติดตามเซอร์คูลศึกษาให้ดีกว่าเมื่อติดในลักษณะนี้หรือแบบไหนก็ตามจะมีข้อดีและข้อเสียอย่างไรเช่นการกีดขวางทางของเซนเซอร์อาจทำให้การปิดเปิดสัญญาณไฟผิดพลาดได้
3. ในขณะที่เก็บข้อมูลมีปริมาณมากอาจทำให้ข้อมูลผิดพลาดได้
4. ถ้าวันใดที่มีการจราจรหนาแน่นมากๆหรือมีอุบัติเหตุเกิดขึ้น อาจจะไม่เหมาะสมในการใช้เปิดปิดสัญญาณไฟจราจร ยังคงต้องอาศัยเจ้าหน้าที่ตำรวจควบคุม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและข้อเสนอแนะ

5.1 สรุปผล

จากการวิจัยนี้ ทำให้ได้โปรแกรมการควบคุมสัญญาณไฟจราจรซึ่งสามารถทำงานได้ตามโปรแกรมที่ตั้งไว้ ซึ่งสามารถแบ่งเบาหน้าที่ของเจ้าหน้าที่ตำรวจและทำให้การจราจรสะดวกขึ้น จากผลงานวิจัยสามารถสาธิตทราบได้ว่าขณะนี้มีความพร้อมหรือน้อยเพียงใดควรปล่อยสัญญาณไฟนานแค่ไหนหรือหากมีอุบัติเหตุเกิดขึ้นก็สามารถควบคุมแบบปิดเปิดด้วยมือได้แต่ถึงอย่างไรก็ตาม ในเวลาที่มีการจราจรหนาแน่นหรือเกิดอุบัติเหตุก็ต้องอาศัยเจ้าหน้าที่ตำรวจเป็นผู้ควบคุมการเปิดปิดสัญญาณไฟ

5.2 ข้อเสนอแนะ

1. การหาเวลาที่เหมาะสมของการเปิดสัญญาณ นอกจากจะใช้สูตรในการคำนวณแล้ว ควรหาวิธีอื่นอีกที่สามารถนำมาแก้ไขปัญหาได้ถูกจุด เช่น การเพิ่มช่องทางให้รถวิ่งในช่วงเวลาที่มีการจราจรหนาแน่น
2. การรวบรวมข้อมูลรถควรคำนึงถึงปริมาณของรถแต่ละชนิดด้วย เช่น รถเมล์ รถมอเตอร์ไซด์ รถส่วนบุคคล รถบรรทุก เป็นต้น
3. ควรกำหนดรูปแบบและตำแหน่งการติดตั้งเซนเซอร์ให้ดี

บรรณานุกรม

- 1.) น.ส. อธิภรณ์ กุลเกียรติประเสริฐ , น.ส. ผุสดี พีรวณิชย์ , นาย เลอศักดิ์ คุ่มม่วง
น.ส.ศรัญญา การุณวรรณนะ .2536. ระบบควบคุมไฟจราจร .
วิทยานิพนธ์วิทยาศาสตรบัณฑิตภาควิชา คณิตศาสตร์ประยุกต์ คณะ วิทยาศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- 2.) จิราวุธ สุวัชรกุลธร ชมรมไมโคร ม.เทคโนโลยีมหานคร.2546 เอกสารประกอบการเรียน
เรื่อง เซนเซอร์ . มหาวิทยาลัยมหานคร
- 3.) รศ. วิชิต ศิริโชติ . 2544 เอกสารประกอบการเรียนเรียนเรื่อง ไมโครคอลโทลเลอร์ 8051.
ภาควิชา ฟิสิกส์ประยุกต์ คณะ วิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณ
ทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DM74LS573 Octal D Latch with TRI-STATE® Outputs

General Description

The 'LS573 is a high speed octal latch with buffered common Latch Enable (LE) and buffered common Output Enable (OE) inputs.

This device is functionally identical to the 'LS373, but has different pinouts. For truth tables, discussion of operations and AC and DC specifications, please refer to the 'LS373 data sheet.


Features

- Inputs and outputs on opposite sides of package allowing easy interface with microprocessors
- Useful as input or output port for microprocessors
- Functionally identical to 'LS373
- Input clamp diodes limit high speed termination effects
- Fully TTL and CMOS compatible

Connection Diagram



Logic Symbol



Order Number DM74LS573WM or DM74LS573M
See NS Package Number M20B or M20A

Pin Name	Description
D0-D7	Data Inputs
LE	Latch Enable Input (Active HIGH)
OE	TRI-STATE Output Enable Input (Active LOW)
Q0-Q7	TRI-STATE Latch Outputs

Function Table

Output Enable	Latch Enable	D	Output Q
L	H	H	H
L	H	L	L
L	L	X	Q ₀
H	X	X	Z

L = Low State, H = High State, X = Don't Care
Z = High Impedance State
Q₀ = Previous Condition of Q

TRI-STATE® is a registered trademark of National Semiconductor Corporation.

DM74LS573 Octal D Latch with TRI-STATE Outputs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	7V
Input Voltage	7V
Operating Free Air Temperature Range	
DM74LS	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	DM74LS			Units
		Min	Nom	Max	
V _{CC}	Supply Voltage	4.75	5	5.25	V
V _{IH}	High Level Input Voltage	2			V
V _{IL}	Low Level Input Voltage			0.8	V
I _{OH}	High Level Output Current			-2.6	mA
I _{OL}	Low Level Output Current			24	mA
T _A	Free Air Operating Temperature	0		70	°C

Electrical Characteristics

Over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
V _I	Input Clamp Voltage	V _{CC} = Min, I _I = -16 mA			-1.5	V
V _{OH}	High Level Output Voltage	V _{CC} = Min, I _{OH} = Max, V _I = Max	2.7	3.4		V
V _{OL}	Low Level Output Voltage	V _{CC} = Min, I _{OL} = Max, V _I = Min		0.35	0.5	V
		I _{OL} = 4 mA, V _{CC} = Min		0.25	0.4	
I _I	Input Current @ Max Input Voltage	V _{CC} = Max, V _I = 7V			1	mA
I _{IH}	High Level Input Current	V _{CC} = Max, V _I = 2.7V			20	µA
I _{IL}	Low Level Input Current	V _{CC} = Max, V _I = 0.4V			-0.4	mA
I _{OS}	Short Circuit Output Current	V _{CC} = Max (Note 2)	-30		-190	mA
I _{CC}	Supply Current	V _{CC} = Max			50	mA
I _{OZH}	TRI-STATE Output off Current High	V _{CC} = V _{ODH} , V _{OZH} = 2.7V			20	µA
I _{OZL}	TRI-STATE Output off Current Low	V _{CC} = V _{ODH} , V _{OZL} = 0.4V			-20	µA

Note 1: All typicals are at V_{CC} = 5V, T_A = 25°C.


Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Switching Characteristics

at $V_{CC} = 5V$ and $T_A = 25^\circ C$ (see Section 1 for Test Waveforms and output loading)

Symbol	Parameter	$R_L = 2\text{ k}\Omega$ $C_L = 50\text{ pF}$		Units
		Min	Max	
t_{PLH} t_{PLL}	Propagation Delay Data to Q		27 18	ns
t_{PLH} t_{PLL}	Propagation Delay LE to Q		36 25	ns
t_{ZOH} t_{ZOL}	TRI-STATE Enable Time OE to Q		20 25	ns
t_{HZ} t_{HL}	TRI-STATE Enable Time \overline{OE} to Q		20 25	ns
$t_{s(H)}$ $t_{s(L)}$	Setup Time (High/Low) Data to LE	3 7		ns
$t_{h(H)}$ $t_{h(L)}$	Hold Time (High/Low) Data to LE	10 10		ns
$t_{w(H)}$	Pulse Width (High) Data to LE	15		ns


Physical Dimensions inches (millimeters)



20-Lead Wide Small Outline Molded Package (M)
Order Number DM74LS373WM
MS Package Number M20B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)



20-Lead Molded Dual-In-Line Package (N)
 Order Number DM74LS573N
 NS Package Number N20A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implants into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
 3111 West Stein Road
 Arlington, TX 76010
 Tel: (817) 972-4850
 Fax: (817) 737-7899

National Semiconductor Europe
 Fax: (+43) 9-180-631 65 65
 Email: europe@nsc.com
 Deutsch Tel: (+43) 9-180-631 65 65
 English Tel: (+43) 9-180-631 70 32
 Français Tel: (+43) 9-180-631 65 39
 Italiano Tel: (+43) 9-180-631 16 80

National Semiconductor Hong Kong Ltd.
 1061 Tseung Koon Road,
 Ocean Centre, 8 Canton Road,
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1228
 Fax: (852) 2737-1229

National Semiconductor Japan Ltd.
 Tel: 01-043-209-2200
 Fax: 01-043-209-2400

National does not assume any responsibility for use of any circuitry described in these documents unless it is included in a product sold by National and National reserves the right to change circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET



P89C51RB2/P89C51RC2/P89C51RD2
 80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

Preliminary specification

1999 Nov 22

IC28 Data Handbook

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น กรุณาอนุญาตให้นำไปใช้ประโยชน์ได้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

DESCRIPTION

The P89C51RB2/RC2/RD2 device contains a non-volatile 16/32/64KB Flash program memory that is both parallel programmable and serial In-System and In-Application Programmable. In-System Programming (ISP) allows the user to download new code while the microcontroller sits in the application. In-Application Programming (IAP) means that the microcontroller fetches new program code and reprograms itself while in the system. This allows for remote programming over a modem link. A default serial loader (boot loader) program in ROM allows serial In-System programming of the Flash memory via the UART without the need for a loader in the Flash code. For In-Application Programming, the user program erases and reprograms the Flash memory by use of standard routines contained in ROM.

This device executes one machine cycle in 6 clock cycles, hence providing twice the speed of a conventional 80C51. An OTP configuration bit lets the user select conventional 12 clock timing if desired.

This device is a Single-Chip 8-Bit Microcontroller manufactured in advanced CMOS process and is a derivative of the 80C51 microcontroller family. The instruction set is 100% compatible with the 80C51 instruction set.

The device also has four 8-bit I/O ports, three 16 bit timer/counter, a multi-source, four-priority-level, nested interrupt structure, an enhanced UART and on-chip oscillator and timing circuits.

The added features of the P89C51RB2/RC2/RD2 makes it a powerful microcontroller for applications that require pulse width modulation, high-speed I/O and up/down counting capabilities such as motor control.

FEATURES

- 80C51 Central Processing Unit
- On-chip Flash Program Memory with In-System Programming (ISP) and In-Application Programming (IAP) capability
- Boot ROM contains low level Flash programming routines for downloading via the UART
- Can be programmed by the end user application (IAP)
- 6 clocks per machine cycle operation (standard)
- 12 clocks per machine cycle operation (optional)
- Speed up to 20 MHz with 6 clock cycles per machine cycle (40 MHz equivalent performance); up to 33 MHz with 12 clocks per machine cycle
- Fully static operation
- RAM expandable externally to 64 kB
- 4 level priority interrupt
- 7 interrupt sources
- Four 8-bit I/O ports
- Full-duplex enhanced UART
 - Framing error detection
 - Automatic address recognition
- Power control modes
 - Clock can be stopped and resumed
 - Idle mode
 - Power down mode
- Programmable clock out
- Second DPTR register
- Asynchronous port reset
- Low EMI (inhibit ALE)
- Programmable Counter Array (PCA)
 - PWM
 - Capture/compare

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

ORDERING INFORMATION

	PHILIPS (EXCEPT NORTH AMERICA) PART ORDER NUMBER PART MARKING	PHILIPS NORTH AMERICA PART ORDER NUMBER	MEMORY		TEMPERATURE RANGE (°C) AND PACKAGE	VOLTAGE RANGE	FREQUENCY (MHz)		DWG #
			FLASH	RAM			6 CLOCK MODE	12 CLOCK MODE	
1	P89C51RB2HBP	P89C51RB2BP	16 kB	512 B	0 to +70, PDIP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT129-1
2	P89C51RB2HFP	P89C51RB2FP	16 kB	512 B	-40 to +85, PDIP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT129-1
3	P89C51RB2HBA	P89C51RB2BA	16 kB	512 B	0 to +70, PLCC	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT167-2
4	P89C51RB2HFA	P89C51RB2FA	16 kB	512 B	-40 to +85, PLCC	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT167-2
5	P89C51RB2HBB	P89C51RB2BB	16 kB	512 B	0 to +70, PQFP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT307-2
6	P89C51RB2HFB	P89C51RB2FB	16 kB	512 B	-40 to +85, PQFP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT307-2
7	P89C51RC2HBP	P89C51RC2BP	32 kB	512 B	0 to +70, PDIP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT129-1
8	P89C51RC2HFP	P89C51RC2FP	32 kB	512 B	-40 to +85, PDIP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT129-1
9	P89C51RC2HBA	P89C51RC2BA	32 kB	512 B	0 to +70, PLCC	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT167-2
10	P89C51RC2HFA	P89C51RC2FA	32 kB	512 B	-40 to +85, PLCC	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT167-2
11	P89C51RC2HBB	P89C51RC2BB	32 kB	512 B	0 to +70, PQFP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT307-2
12	P89C51RC2HFB	P89C51RC2FB	32 kB	512 B	-40 to +85, PQFP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT307-2
13	P89C51RD2HBP	P89C51RD2BP	64 kB	1 kB	0 to +70, PDIP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT129-1
14	P89C51RD2HFP	P89C51RD2FP	64 kB	1 kB	-40 to +85, PDIP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT129-1
15	P89C51RD2HBA	P89C51RD2BA	64 kB	1 kB	0 to +70, PLCC	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT167-2
16	P89C51RD2HFA	P89C51RD2FA	64 kB	1 kB	-40 to +85, PLCC	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT167-2
17	P89C51RD2HBB	P89C51RD2BB	64 kB	1 kB	0 to +70, PQFP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT307-2
18	P89C51RD2HFB	P89C51RD2FB	64 kB	1 kB	-40 to +85, PQFP	4.5-5.5 V	0 to 20 MHz	0 to 33 MHz	SOT307-2




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

BLOCK DIAGRAM




8001655

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

BLOCK DIAGRAM




9201655

80C51 8-bit Flash microcontroller family


16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/ P89C51RD2

LOGIC SYMBOL




Plastic Leaded Chip Carrier




PINNING

Plastic Dual In-Line Package



Plastic Quad Flat Pack



80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

PIN DESCRIPTIONS

MNEMONIC	PIN NUMBER			TYPE	NAME AND FUNCTION
	PDIP	PLCC	PQFP		
V _{SS}	20	22	16	I	Ground: 0 V reference.
V _{CC}	40	44	36	I	Power Supply: This is the power supply voltage for normal, idle, and power-down operation.
P0.0-P0.7	39-32	43-36	37-30	I/O	Port 0: Port 0 is an open-drain, bidirectional I/O port. Port 0 pins that have 1s written to them float and can be used as high-impedance inputs. Port 0 is also the multiplexed low-order address and data bus during accesses to external program and data memory. In this application, it uses strong internal pull-ups when emitting 1s.
P1.0-P1.7	1-6	2-9	40-44, 1-3	I/O	Port 1: Port 1 is an 8-bit bidirectional I/O port with internal pull-ups on all pins except P1.6 and P1.7 which are open drain. Port 1 pins that have 1s written to them are pulled high by the internal pull-ups and can be used as inputs. As inputs, port 1 pins that are externally pulled low will source current because of the internal pull-ups. (See DC Electrical Characteristics: I _{IL}).
	1	2	40	I/O	Alternate functions for 89C51RB2/RC2/RD2 Port 1 include: T2 (P1.0): Timer/Counter 2 external count input/Clockout (see Programmable Clock-Out)
	2	3	41	I	T2EX (P1.1): Timer/Counter 2 Reload/Capture/Direction Control
	3	4	42	I	EC1 (P1.2): External Clock Input to the PCA
	4	5	43	I/O	CEX0 (P1.3): Capture/Compare External I/O for PCA module 0
	5	6	44	I/O	CEX1 (P1.4): Capture/Compare External I/O for PCA module 1
	6	7	1	I/O	CEX2 (P1.5): Capture/Compare External I/O for PCA module 2
	7	8	2	I/O	CEX3 (P1.6): Capture/Compare External I/O for PCA module 3
	8	9	3	I/O	CEX4 (P1.7): Capture/Compare External I/O for PCA module 4
P2.0-P2.7	21-28	24-31	18-25	I/O	Port 2: Port 2 is an 8-bit bidirectional I/O port with internal pull-ups. Port 2 pins that have 1s written to them are pulled high by the internal pull-ups and can be used as inputs. As inputs, port 2 pins that are externally being pulled low will source current because of the internal pull-ups. (See DC Electrical Characteristics: I _{IL}). Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @DPTR). In this application, it uses strong internal pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOV @Ri), port 2 emits the contents of the P2 special function register.
P3.0-P3.7	10-17	11, 13-19	5, 7-13	I/O	Port 3: Port 3 is an 8-bit bidirectional I/O port with internal pull-ups. Port 3 pins that have 1s written to them are pulled high by the internal pull-ups and can be used as inputs. As inputs, port 3 pins that are externally being pulled low will source current because of the pull-ups. (See DC Electrical Characteristics: I _{IL}). Port 3 also serves the special features of the 89C51RB2/RC2/RD2, as listed below:
	10	11	5	I	RxD (P3.0): Serial input port
	11	13	7	O	TxD (P3.1): Serial output port
	12	14	8	I	INT0 (P3.2): External interrupt
	13	15	9	I	INT1 (P3.3): External interrupt
	14	16	10	I	T0 (P3.4): Timer 0 external input
	15	17	11	I	T1 (P3.5): Timer 1 external input
	16	18	12	O	WR (P3.6): External data memory write strobe
	17	19	13	O	RD (P3.7): External data memory read strobe
RST	9	10	4	I	Reset: A high on this pin for two machine cycles while the oscillator is running, resets the device. An internal resistor to V _{CC} permits a power-on reset using only an external capacitor to V _{CC} .
ALE	30	33	27	O	Address Latch Enable: Output pulse for latching the low byte of the address during an access to external memory. In normal operation, ALE is emitted twice every machine cycle, and can be used for external timing or clocking. Note that one ALE pulse is skipped during each access to external data memory. ALE can be disabled by setting SFR auxiliary.0. With this bit set, ALE will be active only during a MOVX instruction.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

MINEMONIC	PIN NUMBER			TYPE	NAME AND FUNCTION
	PDIP	PLCC	PQFP		
PSEN	29	32	26	0	Program Store Enable: The read strobe to external program memory. When executing code from the external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory. PSEN is not activated during fetches from internal program memory.
EA/Vpp	31	35	29	1	External Access Enable/Programming Supply Voltage: EA must be externally held low to enable the device to fetch code from external program memory locations. If EA is held high, the device executes from internal program memory. The value on the EA pin is latched when RST is released and any subsequent changes have no effect. This pin also receives the programming supply voltage (Vpp) during Flash programming.
XTAL1	19	21	15	1	Crystal 1: Input to the inverting oscillator amplifier and input to the internal clock generator circuits.
XTAL2	18	20	14	0	Crystal 2: Output from the inverting oscillator amplifier.

NOTE:

To avoid "latch-up" effect at power-on, the voltage on any pin (other than Vpp) must not be higher than $V_{CC} + 0.5$ V or less than $V_{SS} - 0.5$ V.



80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Table 1. Special Function Registers

SYMBOL	DESCRIPTION	DIRECT ADDRESS	BIT ADDRESS, SYMBOL, OR ALTERNATIVE PORT FUNCTION								RESET VALUE
			MSB				LSB				
ACC*	Accumulator	E0H	E7	E6	E5	E4	E3	E2	E1	E0	00H
AUXR#	Auxiliary	8EH	-	-	-	-	-	-	EXTRAM	A/O	xxxxxx10B
AUXR1#	Auxiliary 1	A2H	-	-	ENBOOT	-	GF2	0	-	DPS	xxxxxxx0B
B*	B register	F0H	F7	F6	F5	F4	F3	F2	F1	F0	00H
CCAP0H#	Module 0 Capture High	FAH									xxxxxxxxB
CCAP1H#	Module 1 Capture High	FBH									xxxxxxxxB
CCAP2H#	Module 2 Capture High	FBH									xxxxxxxxB
CCAP3H#	Module 3 Capture High	FBH									xxxxxxxxB
CCAP4H#	Module 4 Capture High	FEH									xxxxxxxxB
CCAP0L#	Module 0 Capture Low	EAH									xxxxxxxxB
CCAP1L#	Module 1 Capture Low	EBH									xxxxxxxxB
CCAP2L#	Module 2 Capture Low	ECH									xxxxxxxxB
CCAP3L#	Module 3 Capture Low	EDH									xxxxxxxxB
CCAP4L#	Module 4 Capture Low	EEH									xxxxxxxxB
CCAPM0#	Module 0 Mode	DAH	-	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	x0000000B
CCAPM1#	Module 1 Mode	DBH	-	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	x0000000B
CCAPM2#	Module 2 Mode	DCH	-	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	x0000000B
CCAPM3#	Module 3 Mode	DDH	-	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	x0000000B
CCAPM4#	Module 4 Mode	DEH	-	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	x0000000B
CCON#	PCA Counter Control	D8H	CF	CE	CD	CC	CB	CA	C9	C8	00x00000B
CH#	PCA Counter High	F9H	CF	CR	-	CCF4	CCF3	CCF2	CCF1	CCF0	00H
CL#	PCA Counter Low	E9H									00H
CMOD#	PCA Counter Mode	D9H	CIOL	WDTE	-	-	-	CPS1	CPS0	ECF	03xxx000B
DPTR:	Data Pointer (2 bytes)										
DPH	Data Pointer High	83H									00H
DPL	Data Pointer Low	82H									00H
IE*	Interrupt Enable 0	A8H	AF	AE	AD	AC	AB	AA	A9	A8	00H
			EA	EC	ET2	ES	ET1	EX1	ET0	EX0	00H
			EF	EE	ED	EC	EB	EA	E9	E8	00H
IP*	Interrupt Priority	B0H	-	PPC	PT2	PS	PT1	PX1	PT0	PX0	x0000000B
			B7	B6	B5	B4	B3	B2	B1	B0	00H
IPH#	Interrupt Priority High	B7H	-	PPCH	PT2H	PSH	PT1H	PX1H	PT0H	PX0H	x0000000B
			B7	B6	B5	B4	B3	B2	B1	B0	00H
P0*	Port 0	80H	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	FFH
			97	96	95	94	93	92	91	90	FFH
P1*	Port 1	90H	CEX4	CEX3	CEX2	CEX1	CEX0	ECI	T2EX	T2	FFH
			A7	A6	A5	A4	A3	A2	A1	A0	FFH
P2*	Port 2	A0H	AD15	AD14	AD13	AD12	AD11	AD10	AD9	AD8	FFH
			B7	B6	B5	B4	B3	B2	B1	B0	FFH
P3*	Port 3	B0H	RT	WR	T1	T0	INT1	INT0	TxD	RxD	FFH
											FFH
P0CN#	Power Control	87H	SMOD1	SMOD0	=	-	GF1	GF0	PG	IDL	00xxx000B

* SFRs are bit addressable.

SFRs are modified from or added to the 80C51 SFRs.

- Reserved bits.

1. Reset value depends on reset source.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Table 1. Special Function Registers (Continued)

SYMBOL	DESCRIPTION	DIRECT ADDRESS	BIT ADDRESS, SYMBOL, OR ALTERNATIVE PORT FUNCTION								RESET VALUE
			MSB				LSB				
			D7	D6	D5	D4	D3	D2	D1	D0	
PSW*	Program Status Word	DDH	OV	AC	FO	RS1	RS0	OV	F1	P	00000000B
RCAP2H#	Timer 2 Capture High	CBH									00H
RCAP2L#	Timer 2 Capture Low	CAH									00H
SADDR#	Slave Address	A9H									00H
SADEN#	Slave Address Mask	B9H									00H
SBUF	Serial Data Buffer	99H									xxxxxxx8B
			9F	9E	9D	9C	9B	9A	99	98	
SCON*	Serial Control	98H	SM0FE	SA11	SM2	REN	TDB	RB6	T1	R1	00H
SP	Stack Pointer	91H									07H
			9F	9E	9D	9C	9B	9A	99	98	
TCON*	Timer Control	88H	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	00H
			CF	CE	CD	CC	CB	CA	C9	C8	
T2CON*	Timer 2 Control	CBH	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/R12	00H
T2MOD#	Timer 2 Mode Control	C5H	-	-	-	-	-	-	T2OE	OCEN	xxxxxx00B
TH0	Timer High 0	8CH									00H
TH1	Timer High 1	8DH									00H
TH2#	Timer High 2	CDH									00H
TL0	Timer Low 0	8AH									00H
TL1	Timer Low 1	8BH									00H
TL2#	Timer Low 2	8EH									00H
TMOD	Timer Mode	89H	GATE	C/T	M1	M0	GATE	C/T	M1	M0	00H
WDRST	Watchdog Timer Reset	A6H									

* SFRs are bit addressable.

SFRs are modified from or added to the 80C51 SFRs.

- Reserved bits.

OSCILLATOR CHARACTERISTICS

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier. The pins can be configured for use as an on-chip oscillator.

To drive the device from an external clock source, XTAL1 should be driven while XTAL2 is left unconnected. Minimum and maximum high and low times specified in the data sheet must be observed.

This device is configured at the factory to operate using 6 clock periods per machine cycle, referred to in this datasheet as "6 clock mode". (This yields performance equivalent to twice that of standard 80C51 family devices). It may be optionally configured on commercially-available EPROM programming equipment to operate at 12 clocks per machine cycle, referred to in this datasheet as "12 clock mode". Once 12 clock mode has been configured, it cannot be changed back to 6 clock mode.

RESET

A reset is accomplished by holding the RST pin high for at least two machine cycles (12 oscillator periods in 6 clock mode, or 24 oscillator periods in 12 clock mode), while the oscillator is running. To ensure a good power-on reset, the RST pin must be high long enough to allow the oscillator time to start up (normally a few milliseconds) plus two machine cycles. At power-on, the voltage on V_{CC} and RST must come up at the same time for a proper start-up. Ports 1, 2, and 3 will asynchronously be driven to their reset condition when a voltage above V_{HT} (min.) is applied to RESET.

The value on the EA pin is latched when RST is deasserted and has no further effect.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

LOW POWER MODES

Stop Clock Mode

The static design enables the clock speed to be reduced down to 0 MHz (stopped). When the oscillator is stopped, the RAM and Special Function Registers retain their values. This mode allows step-by-step utilization and permits reduced system power consumption by lowering the clock frequency down to any value. For lowest power consumption the Power Down mode is suggested.

Idle Mode

In the idle mode (see Table 2), the CPU puts itself to sleep while all of the on-chip peripherals stay active. The instruction to invoke the idle mode is the last instruction executed in the normal operating mode before the idle mode is activated. The CPU contents, the on-chip RAM, and all of the special function registers remain intact during this mode. The idle mode can be terminated either by any enabled interrupt (at which time the process is picked up at the interrupt service routine and continued), or by a hardware reset which starts the processor in the same manner as a power-on reset.

Power-Down Mode

To save even more power, a Power Down mode (see Table 2) can be invoked by software. In this mode, the oscillator is stopped and the instruction that invoked Power Down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values down to 2.0 V and care must be taken to return V_{DD} to the minimum specified operating voltages before the Power Down Mode is terminated.

Either a hardware reset or external interrupt can be used to exit from Power Down. Reset redefines all the SFRs but does not change the on-chip RAM. An external interrupt allows both the SFRs and the on-chip RAM to retain their values.

To properly terminate Power Down, the reset or external interrupt should not be executed before V_{DD} is restored to its normal operating level and must be held active long enough for the oscillator to restart and stabilize (normally less than 10 ms).

With an external interrupt, INT0 and INT1 must be enabled and configured as level-sensitive. Holding the pin low restarts the oscillator but bringing the pin back high completes the exit. Once the interrupt is serviced, the next instruction to be executed after RETI will be the one following the instruction that put the device into Power Down.

POWER OFF FLAG

The Power Off Flag (POF) is set by on-chip circuitry when the V_{DD} level on the P89C51RB2/RC2/RD2 rises from 0 to 5 V. The POF bit can be set or cleared by software allowing a user to determine if the reset is the result of a power-on or a warm start after powerdown. The V_{DD} level must remain above 3 V for the POF to remain unaffected by the V_{DD} level.

Design Consideration

- When the idle mode is terminated by a hardware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write when idle is terminated by reset, the instruction following the one that invokes idle should not be one that writes to a port pin or to external memory.

ONCE™ Mode

The ONCE ("On-Circuit Emulation") Mode facilitates testing and debugging of systems without the device having to be removed from the circuit. The ONCE Mode is invoked by:

1. Put ALE low while the device is in reset and PSEN is high;
2. Hold ALE low as RST is deactivated.

While the device is in ONCE Mode, the Port 0 pins go into a float state, and the other port pins and ALE and PSEN are weakly pulled high. The oscillator circuit remains active. While the device is in this mode, an emulator or test CPU can be used to drive the circuit. Normal operation is restored when a normal reset is applied.

Programmable Clock-Out

A 50% duty cycle clock can be programmed to come out on P1.0. This pin, besides being a regular I/O pin, has two alternate functions. It can be programmed:

1. to input the external clock for Timer/Counter 2, or
2. to output a 50% duty cycle clock ranging from 122 Hz to 8 MHz at a 16 MHz operating frequency (31 Hz to 4 MHz in 12 clock mode).

To configure the Timer/Counter 2 as a clock generator, bit C/T2 (in T2CON) must be cleared and bit T2OE in T2MOD must be set. Bit TR2 (T2CON.2) also must be set to start the timer.

The Clock-Out frequency depends on the oscillator frequency and the reload value of Timer 2 capture registers (RCAP2H, RCAP2L) as shown in this equation:

$$n = \frac{\text{Oscillator Frequency}}{(65536 - \text{RCAP2H, RCAP2L})}$$

$$n = \begin{matrix} 2 & \text{in 6 clock mode} \\ 4 & \text{in 12 clock mode} \end{matrix}$$

Where (RCAP2H, RCAP2L) = the content of RCAP2H and RCAP2L taken as a 16-bit unsigned integer.

In the Clock-Out mode Timer 2 roll-overs will not generate an interrupt. This is similar to when it is used as a baud-rate generator. It is possible to use Timer 2 as a baud-rate generator and a clock generator simultaneously. Note, however, that the baud-rate and the Clock-Out frequency will be the same.

Table 2. External Pin Status During Idle and Power-Down Mode

MODE	PROGRAM MEMORY	ALE	PSEN	PORT 0	PORT 1	PORT 2	PORT 3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power-down	Internal	0	0	Data	Data	Data	Data
Power-down	External	0	0	Float	Data	Data	Data

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

TIMER 2 OPERATION

Timer 2

Timer 2 is a 16-bit Timer/Counter which can operate as either an event timer or an event counter, as selected by C/T2* in the special function register T2CON (see Figure 1). Timer 2 has three operating modes: Capture, Auto-reload (up or down counting), and Baud Rate Generator, which are selected by bits in the T2CON as shown in Table 3.

Capture Mode

In the capture mode there are two options which are selected by bit EXEN2 in T2CON. If EXEN2=0, then timer 2 is a 16-bit timer or counter (as selected by C/T2* in T2CON) which, upon overflowing sets bit TF2, the timer 2 overflow bit. This bit can be used to generate an interrupt (by enabling the Timer 2 interrupt bit in the IE register). If EXEN2=1, Timer 2 operates as described above, but with the added feature that a 1-to-0 transition at external input T2EX causes the current value in the Timer 2 registers, TL2 and TH2, to be captured into registers RCAP2L and RCAP2H, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set, and EXF2 like TF2 can generate an interrupt (which vectors to the same location as Timer 2 overflow interrupt. The Timer 2 interrupt service routine can interrogate TF2 and EXF2 to determine which event caused the interrupt). The capture mode is illustrated in Figure 2 (There is no reload value for TL2 and TH2 in this mode. Even when a capture event occurs from T2EX, the counter keeps on counting T2EX pin transitions or OSC/12 pulses (OSC/12 in 12 clock mode)).

Auto-Reload Mode (Up or Down Counter)

In the 16-bit auto-reload mode, Timer 2 can be configured (as either a timer or counter [C/T2* in T2CON]) then programmed to count up or down. The counting direction is determined by bit DCEN (Down

Counter Enable) which is located in the T2MOD register (see Figure 3). When reset is applied the DCEN=0 which means Timer 2 will default to counting up. If DCEN bit is set, Timer 2 can count up or down depending on the value of the T2EX pin.

Figure 4 shows Timer 2 which will count up automatically since DCEN=0. In this mode there are two options selected by bit EXEN2 in T2CON register. If EXEN2=0, then Timer 2 counts up to 0FFFFH and sets the TF2 (Overflow Flag) bit upon overflow. This causes the Timer 2 registers to be reloaded with the 16-bit value in RCAP2L and RCAP2H. The values in RCAP2L and RCAP2H are preset by software means.

If EXEN2=1, then a 16-bit reload can be triggered either by an overflow or by a 1-to-0 transition at input T2EX. This transition also sets the EXF2 bit. The Timer 2 interrupt, if enabled, can be generated when either TF2 or EXF2 are 1.

In Figure 5 DCEN=1 which enables Timer 2 to count up or down. This mode allows pin T2EX to control the direction of count. When a logic 1 is applied at pin T2EX Timer 2 will count up. Timer 2 will overflow at 0FFFFH and set the TF2 flag, which can then generate an interrupt, if the interrupt is enabled. This timer overflow also causes the 16-bit value in RCAP2L and RCAP2H to be reloaded into the timer registers TL2 and TH2.

When a logic 0 is applied at pin T2EX this causes Timer 2 to count down. The timer will underflow when TL2 and TH2 become equal to the value stored in RCAP2L and RCAP2H. Timer 2 underflow sets the TF2 flag and causes 0FFFFH to be reloaded into the timer registers TL2 and TH2.

The external flag EXF2 toggles when Timer 2 underflows or overflows. This EXF2 bit can be used as a 17th bit of resolution if needed. The EXF2 flag does not generate an interrupt in this mode of operation.



Symbol	Position	Name and Significance
TF2	T2CON.7	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK or TCLK = 1.
EXF2	T2CON.6	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).
RCLK	T2CON.5	Receive clock flag. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in modes 1 and 3. RCLK = 0 causes Timer 1 overflow to be used for the receive clock.
TCLK	T2CON.4	Transmit clock flag. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.
EXEN2	T2CON.3	Timer 2 external enable flag. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.
TR2	T2CON.2	Start/stop control for Timer 2. A logic 1 starts the timer.
C/T2	T2CON.1	Timer or counter select. (Timer 2) 0 = Internal timer (OSC/6 in 6 clock mode or OSC/12 in 12 clock mode) 1 = External event counter (falling edge triggered)
CP/RL2	T2CON.0	Capture/Reload flag. When set, captures will occur on negative transitions at T2EX if EXEN2 = 1. When cleared, auto-reloads will occur either with Timer 2 overflows or negative transitions at T2EX when EXEN2 = 1. When either RCLK = 1 or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.

5201251

Figure 1. Timer/Counter 2 (T2CON) Control Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/AP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Table 3. Timer 2 Operating Modes

RCLK + TCLK	CP/RLZ	TR2	MODE
0	0	1	16-bit Auto-reload
0	1	1	16-bit Capture
1	X	1	Baud rate generator
X	X	0	(off)




Figure 2. Timer 2 in Capture Mode




Figure 3. Timer 2 Mode (T2MOD) Control Register

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2




Figure 4. Timer 2 in Auto-Reload Mode (DCEN = 0)




Figure 5. Timer 2 Auto Reload Mode (DCEN = 1)

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2




Figure 6. Timer 2 in Baud Rate Generator Mode

Table 4. Timer 2 Generated Commonly Used Baud Rates

Baud Rate		Osc Freq	Timer 2	
12 clock mode	6 clock mode		RCAP2H	RCAP2L
375 k	750 k	12 MHz	FF	FF
9.6 k	19.2 k	12 MHz	FF	D9
2.8 k	5.6 k	12 MHz	FF	B2
2.4 k	4.8 k	12 MHz	FF	84
1.2 k	2.4 k	12 MHz	FE	C8
300	600	12 MHz	F8	3E
110	220	12 MHz	F2	AF
300	600	6 MHz	FD	8F
110	220	6 MHz	F9	57

The baud rates in modes 1 and 3 are delimited by Timer 2's overflow rate given below:

$$\text{Modes 1 and 3 Baud Rates} = \frac{\text{Timer 2 Overflow Rate}}{16}$$

The timer can be configured for either "timer" or "counter" operation. In many applications, it is configured for "timer" operation (CrT2=0). Timer operation is different for Timer 2 when it is being used as a baud rate generator.

Usually, as a timer it would increment every machine cycle (i.e., 1/6 the oscillator frequency in 6 clock mode, 1/12 the oscillator frequency in 12 clock mode). As a baud rate generator, it increments at the oscillator frequency in 6 clock mode (1/6) and in 12 clock mode. Thus the baud rate formula is as follows:

$$\text{Modes 1 and 3 Baud Rates} = \frac{\text{Oscillator Frequency}}{[n * \{65536 - (RCAP2H, RCAP2L)\}]}$$

* n = 18 in 6 clock mode
32 in 12 clock mode

Where: (RCAP2H, RCAP2L)= The content of RCAP2H and RCAP2L taken as a 16-bit unsigned integer.

The Timer 2 as a baud rate generator mode shown in Figure 6, is valid only if RCLK and/or TCLK = 1 in T2CON register. Note that a rollover in TH2 does not set TF2, and will not generate an interrupt. Thus, the Timer 2 interrupt does not have to be disabled when Timer 2 is in the baud rate generator mode. Also if the EXEN2 (T2 external enable flag) is set, a 1-to-0 transition in T2EX (Timer/counter 2 trigger input) will set EXF2 (T2 external flag) but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Therefore when Timer 2 is in use as a baud rate generator, T2EX can be used as an additional external interrupt, if needed.

Baud Rate Generator Mode

Bits TCLK and/or RCLK in T2CON (Table 4) allow the serial port transmit and receive baud rates to be derived from either Timer 1 or Timer 2. When TCLK= 0, Timer 1 is used as the serial port transmit baud rate generator. When TCLK= 1, Timer 2 is used as the serial port transmit baud rate generator. RCLK has the same effect for the serial port receive baud rate. With these two bits, the serial port can have different receive and transmit baud rates – one generated by Timer 1, the other by Timer 2.

Figure 6 shows the Timer 2 in baud rate generation mode. The baud rate generation mode is like the auto-reload mode, in that a rollover in TH2 causes the Timer 2 registers to be reloaded with the 16-bit value in registers RCAP2H and RCAP2L, which are preset by software.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

When Timer 2 is in the baud rate generator mode, one should not try to read or write TH2 and TL2. As a baud rate generator, Timer 2 is incremented every state time ($f_{osc}/2$) or asynchronously from pin T2; under these conditions, a read or write of TH2 or TL2 may not be accurate. The RCAP2 registers may be read, but should not be written to, because a write might overlap a reload and cause write and/or reload errors. The timer should be turned off (clear TR2) before accessing the Timer 2 or RCAP2 registers.

Table 4 shows commonly used baud rates and how they can be obtained from Timer 2.

Summary of Baud Rate Equations

Timer 2 is in baud rate generating mode. If Timer 2 is being clocked through pin T2(P1.0) the baud rate is:

$$\text{Baud Rate} = \frac{\text{Timer 2 Overflow Rate}}{16}$$

If Timer 2 is being clocked internally, the baud rate is:

$$\text{Baud Rate} = \frac{f_{osc}}{[n * (65536 - (RCAP2H, RCAP2L))]}$$

* n = 18 in 8 clock mode
32 in 12 clock mode

Where f_{osc} = Oscillator Frequency

To obtain the reload value for RCAP2H and RCAP2L, the above equation can be rewritten as:

$$RCAP2H, RCAP2L = 65536 - \left(\frac{f_{osc}}{n * \text{Baud Rate}} \right)$$

Timer/Counter 2 Set-up

Except for the baud rate generator mode, the values given for T2CON do not include the setting of the TR2 bit. Therefore, bit TR2 must be set, separately, to turn the timer on. see Table 5 for set-up of Timer 2 as a timer. Also see Table 6 for set-up of Timer 2 as a counter.

Table 5. Timer 2 as a Timer

MODE	T2CON	
	INTERNAL CONTROL (Note 1)	EXTERNAL CONTROL (Note 2)
16-bit Auto-Reload	00H	08H
16-bit Capture	01H	09H
Baud rate generator receive and transmit same baud rate	34H	36H
Receive only	24H	26H
Transmit only	14H	16H

Table 6. Timer 2 as a Counter

MODE	T2MOD	
	INTERNAL CONTROL (Note 1)	EXTERNAL CONTROL (Note 2)
16-bit	02H	0AH
Auto-Reload	03H	0BH

NOTES:

1. Capture/reload occurs only on timer/counter overflow.
2. Capture/reload occurs on timer/counter overflow and a 1-to-0 transition on T2EX (P1.1) pin except when Timer 2 is used in the baud rate generator mode.

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/ P89C51RD2

Enhanced UART

The UART operates in all of the usual modes that are described in the first section of *Data Handbook IC20, 80C51-Based 8-Bit Microcontrollers*. In addition the UART can perform framing error detect by looking for missing stop bits, and automatic address recognition. The UART also fully supports multiprocessor communication as does the standard 80C51 UART.

When used for framing error detect the UART looks for missing stop bits in the communication. A missing bit will set the FE bit in the SCON register. The FE bit shares the SCON.7 bit with SM and the function of SCON.7 is determined by PCON.6 (SMOD0) (see Figure 7). If SMOD0 is set then SCON.7 functions as FE. SCON.7 functions as SMD when SMOD0 is cleared. When used as FE SCON.7 can only be cleared by software. Refer to Figure 8.

Automatic Address Recognition

Automatic Address Recognition is a feature which allows the UART to recognize certain addresses in the serial bit stream by using hardware to make the comparisons. This feature saves a great deal of software overhead by eliminating the need for the software to examine every serial address which passes by the serial port. This feature is enabled by setting the SM2 bit in SCON. In the 9 bit UART modes, mode 2 and mode 3, the Receive Interrupt flag (RI) will be automatically set when the received byte contains either the "Given" address or the "Broadcast" address. The 9-bit mode requires that the 9th information bit is a 1 to indicate that the received information is an address and not data. Automatic address recognition is shown in Figure 9.

The 8 bit mode is called Mode 1. In this mode the RI flag will be set if SM2 is enabled and the information received has a valid stop bit following the 8 address bits and the information is either a Given or Broadcast address.

Mode 0 is the Shift Register mode and SM2 is ignored.

Using the Automatic Address Recognition feature allows a master to selectively communicate with one or more slaves by invoking the Given slave address or addresses. All of the slaves may be contacted by using the Broadcast address. Two special Function Registers are used to define the slave's address, SADDR, and the address mask, SADEN. SADEN is used to define which bits in the SADDR are to be used and which bits are "don't care". The SADEN mask can be logically ANDed with the SADDR to create the "Given" address which the master will use for addressing each of the slaves. Use of the Given address allows multiple slaves to be recognized while excluding others. The following examples will help to show the versatility of this scheme:

Slave 0	SADDR =	1100 0000
	SADEN =	1111 1101
	Given =	1100 0000

Slave 1	SADDR =	1100 0000
	SADEN =	1111 1110
	Given =	1100 0000

In the above example SADDR is the same and the SADEN data is used to differentiate between the two slaves. Slave 0 requires a 0 in bit 0 and it ignores bit 1. Slave 1 requires a 0 in bit 1 and bit 0 is ignored. A unique address for Slave 0 would be 1100 0010 since slave 1 requires a 0 in bit 1. A unique address for slave 1 would be 1100 0001 since a 1 in bit 0 will exclude slave 0. Both slaves can be selected at the same time by an address which has bit 0 = 0 (for slave 0) and bit 1 = 0 (for slave 1). Thus, both could be addressed with 1100 0000.

In a more complex system the following could be used to select slaves 1 and 2 while excluding slave 0:

Slave 0	SADDR =	1100 0000
	SADEN =	1111 1001
	Given =	1100 0000
Slave 1	SADDR =	1110 0000
	SADEN =	1111 1010
	Given =	1110 0000
Slave 2	SADDR =	1110 0000
	SADEN =	1111 1100
	Given =	1110 0000

In the above example the differentiation among the 3 slaves is in the lower 3 address bits. Slave 0 requires that bit 0 = 0 and it can be uniquely addressed by 1110 0110. Slave 1 requires that bit 1 = 0 and it can be uniquely addressed by 1110 and 0101. Slave 2 requires that bit 2 = 0 and its unique address is 1110 0011. To select Slaves 0 and 1 and exclude Slave 2 use address 1110 0100, since it is necessary to make bit 2 = 1 to exclude slave 2.

The Broadcast Address for each slave is created by taking the logical OR of SADDR and SADEN. Zeros in this result are treated as don't-cares. In most cases, interpreting the don't-cares as ones, the broadcast address will be FF hexadecimal.

Upon reset SADDR (SFR address 0A9H) and SADEN (SFR address 0BAH) are loaded with 0s. This produces a given address of all "don't cares" as well as a Broadcast address of all "don't cares". This effectively disables the Automatic Addressing mode and allows the microcontroller to use standard 80C51 type UART drivers which do not make use of this feature.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

SCON Address = 9BH

Reset Value = 0000 0000H

Bit Addressable

	SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI
Bit:	7	6	5	4	3	2	1	0

(SMOD = 0/1)*

Symbol Function

FE	Framing Error bit. This bit is set by the receiver when an invalid stop bit is detected. The FE bit is not cleared by valid frames but should be cleared by software. The SMOD bit must be set to enable access to the FE bit.				
SM0	Serial Port Mode Bit 0. (SMOD must = 0 to access bit SM0)				
SM1	Serial Port Mode Bit 1				
	SM0	SM1	Mode	Description	Baud Rate**
	0	0	0	shift register	$f_{osc}/8$ (8 clock mode) or $f_{osc}/12$ (12 clock mode)
	0	1	1	8-bit UART	variable
	1	0	2	9-bit UART	$f_{osc}/32$ or $f_{osc}/16$ (6 clock mode) or $f_{osc}/64$ or $f_{osc}/32$ (12 clock mode)
	1	1	3	9-bit UART	variable
SM2	Enables the Automatic Address Recognition feature in Modes 2 or 3. If SM2 = 1 then RI will not be set unless the received 9th data bit (RB8) = 1, indicating an address, and the received byte is a Given or Broadcast Address. In Mode 1, if SM2 = 1 then RI will not be activated unless a valid stop bit was received, and the received byte is a Given or Broadcast Address. In Mode 0, SM2 should be 0.				
REN	Enables serial reception. Set by software to enable reception. Clear by software to disable reception.				
TB8	The 9th data bit that will be transmitted in Modes 2 and 3. Set or clear by software as desired.				
RB8	In modes 2 and 3, the 9th data bit that was received. In Mode 1, if SM2 = 0, RB8 is the stop bit that was received. In Mode 0, RB8 is not used.				
TI	Transmit interrupt flag. Set by hardware at the end of the 8th bit time in Mode 0, or at the beginning of the stop bit in the other modes, in any serial transmission. Must be cleared by software.				
RI	Receive interrupt flag. Set by hardware at the end of the 8th bit time in Mode 0, or halfway through the stop bit time in the other modes, in any serial reception (except see SM2). Must be cleared by software.				

NOTE:

*SMOD is located at PCON.

** f_{osc} = oscillator frequency

8107255

Figure 7. SCON: Serial Port Control Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2




Figure 8. UART Framing Error Detection




Figure 9. UART Multiprocessor Communication, Automatic Address Recognition

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Interrupt Priority Structure

The P89C51RB2/RC2/RD2 has a 7 source four-level interrupt structure (see Table 7).

There are 3 SFRs associated with the four-level interrupt. They are the IE, IP, and IPH. (See Figures 10, 11, and 12.) The IPH (Interrupt Priority High) register makes the four-level interrupt structure possible. The IPH is located at SFR address 87H. The structure of the IPH register and a description of its bits is shown in Figure 12.

The function of the IPH SFR, when combined with the IP SFR, determines the priority of each interrupt. The priority of each interrupt is determined as shown in the following table:

PRIORITY BITS		INTERRUPT PRIORITY LEVEL
IPH.x	IP.x	
0	0	Level 0 (lowest priority)
0	1	Level 1
1	0	Level 2
1	1	Level 3 (highest priority)

The priority scheme for servicing the interrupts is the same as that for the 80C51, except there are four interrupt levels rather than two as on the 80C51. An interrupt will be serviced as long as an interrupt of equal or higher priority is not already being serviced. If an interrupt of equal or higher level priority is being serviced, the new interrupt will wait until it is finished before being serviced. If a lower priority level interrupt is being serviced, it will be stopped and the new interrupt serviced. When the new interrupt is finished, the lower priority level interrupt that was stopped will be completed.

Table 7. Interrupt Table

SOURCE	POLLING PRIORITY	REQUEST BITS	HARDWARE CLEAR?	VECTOR ADDRESS
X0	1	IE0	N(L) ¹ Y(T) ²	02H
T0	2	TF0	Y	08H
X1	3	IE1	N(L) Y(T)	10H
T1	4	TF1	Y	18H
PCA	5	CF, CCFn n = 0-4	N	33H
SP	6	RI, FI	N	23H
T2	7	TF2, EXF2	N	26H

NOTES:

- 1. L = Level activated
- 2. T = Transition activated

		7	6	5	4	3	2	1	0
IE (DA5H)		EA	EC	ET2	ES	ET1	EX1	ET0	EX0
		Enable Bit = 1 enables the interrupt. Enable Bit = 0 disables it.							
BIT	SYMBOL	FUNCTION							
IE.7	EA	Global disable bit. If EA = 0, all interrupts are disabled. If EA = 1, each interrupt can be individually enabled or disabled by setting or clearing its enable bit.							
IE.6	EC	PCA interrupt enable bit.							
IE.5	ET2	Timer 2 interrupt enable bit.							
IE.4	ES	Serial Port interrupt enable bit.							
IE.3	ET1	Timer 1 interrupt enable bit.							
IE.2	EX1	External interrupt 1 enable bit.							
IE.1	ET0	Timer 0 interrupt enable bit.							
IE.0	EX0	External interrupt 0 enable bit.							

Figure 10. IE Registers

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2




Priority Bit = 1 assigns high priority
 Priority Bit = 0 assigns low priority

BIT	SYMBOL	FUNCTION
IP.7	-	-
IP.6	PPC	PCA interrupt priority bit
IP.5	PT2	Timer 2 interrupt priority bit.
IP.4	PS	Serial Port Interrupt priority bit.
IP.3	PT1	Timer 1 interrupt priority bit.
IP.2	PX1	External interrupt 1 priority bit.
IP.1	PT0	Timer 0 interrupt priority bit.
IP.0	PX0	External interrupt 0 priority bit.

8101281

Figure 11. IP Registers



Priority Bit = 1 assigns higher priority
 Priority Bit = 0 assigns lower priority

BIT	SYMBOL	FUNCTION
IPH.7	-	-
IPH.6	PPCH	PCA interrupt priority bit
IPH.5	PT2H	Timer 2 interrupt priority bit high.
IPH.4	PSH	Serial Port Interrupt priority bit high.
IPH.3	PT1H	Timer 1 interrupt priority bit high.
IPH.2	PX1H	External interrupt 1 priority bit high.
IPH.1	PT0H	Timer 0 interrupt priority bit high.
IPH.0	PX0H	External Interrupt 0 priority bit high.

8101292

Figure 12. IPH Registers

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Reduced EMI Mode

The AD bit (AUXR1.0) in the AUXR register when set disables the ALE output.

Reduced EMI Mode

AUXR1 (8EH)

7	6	5	4	3	2	1	0
-	-	-	-	-	-	EXTRAM	AD

AUXR1 EXTRAM
AUXR0 AD Turns off ALE output.

Dual DPTR

The dual DPTR structure (see Figure 13) is a way by which the chip will specify the address of an external data memory location. There are two 16-bit DPTR registers that address the external memory, and a single bit called DPS = AUXR1/bit0 that allows the program code to switch between them.

- New Register Name: AUXR1#
- SFR Address: A2H
- Reset Value: xxxxxxx0B

AUXR1 (A2H)

7	6	5	4	3	2	1	0
-	-	ENBOOT	-	GF2	0	-	DPS

Where:
DPS = AUXR1/bit0 = Switches between DPTR0 and DPTR1.

Select Reg	DPS
DPTR0	0
DPTR1	1

The DPS bit status should be saved by software when switching between DPTR0 and DPTR1.

The GF2 bit is a general purpose user-defined flag. Note that bit 2 is not writable and is always read as a zero. This allows the DPS bit to

be quickly toggled simply by executing an INC AUXR1 instruction without affecting the GF2 bit.

The ENBOOT bit determines whether the BOOTROM is enabled or disabled. This bit will automatically be set if the status byte is non zero during reset or PSEN is pulled low, ALE floats high, and EA > V_{OH} on the falling edge of reset. Otherwise, this bit will be cleared during reset.




Figure 13.

DPTR Instructions

The instructions that refer to DPTR refer to the data pointer that is currently selected using the AUXR1/bit 0 register. The six instructions that use the DPTR are as follows:

- INC DPTR Increments the data pointer by 1
- MOV DPTR, #data16 Loads the DPTR with a 16-bit constant
- MOV A, @A+DPTR Move code byte relative to DPTR to ACC
- MOVX A, @DPTR Move external RAM (16-bit address) to ACC
- MOVX @DPTR, A Move ACC to external RAM (16-bit address)
- JMP @A + DPTR Jump indirect relative to DPTR

The data pointer can be accessed on a byte-by-byte basis by specifying the low or high byte in an instruction which accesses the SFRs. See Application Note AN458 for more details.

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2

Programmable Counter Array (PCA)

The Programmable Counter Array available on the 89C51RB2/RC2/RD2 is a special 16-bit Timer that has five 16-bit capture/compare modules associated with it. Each of the modules can be programmed to operate in one of four modes: rising and/or falling edge capture, software timer, high-speed output, or pulse width modulator. Each module has a pin associated with it in port 1. Module 0 is connected to P1.3(CEX0), module 1 to P1.4(CEX1), etc. The basic PCA configuration is shown in Figure 14.

The PCA timer is a common time base for all five modules and can be programmed to run at: 1/6 the oscillator frequency, 1/12 the oscillator frequency, the Timer 0 overflow, or the input on the ECI pin (P1.2). The timer count source is determined from the CPS1 and CPS0 bits in the CMOD SFR as follows (see Figure 17):

CPS1	CPS0	PCA Timer Count Source
0	0	1/6 oscillator frequency (6 clock mode); 1/12 oscillator frequency (12 clock mode)
0	1	1/2 oscillator frequency (6 clock mode); 1/4 oscillator frequency (12 clock mode)
1	0	Timer 0 overflow
1	1	External Input at ECI pin

In the CMOD SFR are three additional bits associated with the PCA. They are CI0L which allows the PCA to stop during idle mode, WDTE which enables or disables the watchdog function on module 4, and ECF which when set causes an interrupt and the PCA overflow flag CF (in the CCON SFR) to be set when the PCA timer overflows. These functions are shown in Figure 15.

The watchdog timer function is implemented in module 4 (see Figure 24).

The CCON SFR contains the run control bit for the PCA and the flags for the PCA timer (CF) and each module (refer to Figure 14). To run the PCA the CR bit (CCON.6) must be set by software. The PCA is shut off by clearing this bit. The CF bit (CCON.7) is set when

the PCA counter overflows and an interrupt will be generated if the ECF bit in the CMOD register is set. The CF bit can only be cleared by software. Bits 0 through 4 of the CCON register are the flags for the modules (bit 0 for module 0, bit 1 for module 1, etc.) and are set by hardware when either a match or a capture occurs. These flags also can only be cleared by software. The PCA interrupt system shown in Figure 16.

Each module in the PCA has a special function register associated with it. These registers are: CCAPM0 for module 0, CCAPM1 for module 1, etc. (see Figure 18). The registers contain the bits that control the mode that each module will operate in. The EOCF bit (CCAPMn.0 where n=0, 1, 2, 3, or 4 depending on the module) enables the CCF flag in the CCON SFR to generate an interrupt when a match or compare occurs in the associated module. PWM (CCAPMn.1) enables the pulse width modulation mode. The TOG bit (CCAPMn.2) when set causes the CEX output associated with the module to toggle when there is a match between the PCA counter and the module's capture/compare register. The match bit MAT (CCAPMn.3) when set will cause the CCFn bit in the CCON register to be set when there is a match between the PCA counter and the module's capture/compare register.

The next two bits CAPN (CCAPMn.4) and CAPP (CCAPMn.5) determine the edge that a capture input will be active on. The CAPN bit enables the negative edge, and the CAPP bit enables the positive edge. If both bits are set both edges will be enabled and a capture will occur for either transition. The last bit in the register ECOM (CCAPMn.6) when set enables the comparator function. Figure 20 shows the CCAPMn settings for the various PCA functions.

There are two additional registers associated with each of the PCA modules. They are CCAPnH and CCAPnL and these are the registers that store the 16-bit count when a capture occurs or a compare should occur. When a module is used in the PWM mode these registers are used to control the duty cycle of the output.




Figure 14. Programmable Counter Array (PCA)

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2




Figure 15. PCA Timer/Counter




Figure 16. PCA Interrupt System

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

CMOD Address = 08H

Reset Value = 00XX X000E

	CIDL	WDTE	-	-	-	CPS1	CPS0	ECF
Bit:	7	6	5	4	3	2	1	0

Symbol Function

CIDL	Counter idle control: CIDL = 0 programs the PCA Counter to continue functioning during idle Mode. CIDL = 1 programs it to be gated off during idle.																				
WDTE	Watchdog Timer Enable: WDTE = 0 disables Watchdog Timer function on PCA Module 4. WDTE = 1 enables it.																				
-	Not implemented, reserved for future use.*																				
CPS1	PCA Count Pulse Select bit 1.																				
CPS0	PCA Count Pulse Select bit 0.																				
	<table border="1"> <thead> <tr> <th>CPS1</th> <th>CPS0</th> <th>Selected PCA Input**</th> <th></th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>Internal clock, $f_{osc}/6$ in 6 clock mode ($f_{osc}/12$ in 12 clock mode)</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>Internal clock, $f_{osc}/2$ in 6 clock mode ($f_{osc}/4$ in 12 clock mode)</td> </tr> <tr> <td>1</td> <td>0</td> <td>2</td> <td>Timer 0 overflow</td> </tr> <tr> <td>1</td> <td>1</td> <td>3</td> <td>External clock at ECHP1,2 pin (max. rate = $f_{osc}/4$ in 6 clock mode, $f_{osc}/8$ in 12 clock mode)</td> </tr> </tbody> </table>	CPS1	CPS0	Selected PCA Input**		0	0	0	Internal clock, $f_{osc}/6$ in 6 clock mode ($f_{osc}/12$ in 12 clock mode)	0	1	1	Internal clock, $f_{osc}/2$ in 6 clock mode ($f_{osc}/4$ in 12 clock mode)	1	0	2	Timer 0 overflow	1	1	3	External clock at ECHP1,2 pin (max. rate = $f_{osc}/4$ in 6 clock mode, $f_{osc}/8$ in 12 clock mode)
CPS1	CPS0	Selected PCA Input**																			
0	0	0	Internal clock, $f_{osc}/6$ in 6 clock mode ($f_{osc}/12$ in 12 clock mode)																		
0	1	1	Internal clock, $f_{osc}/2$ in 6 clock mode ($f_{osc}/4$ in 12 clock mode)																		
1	0	2	Timer 0 overflow																		
1	1	3	External clock at ECHP1,2 pin (max. rate = $f_{osc}/4$ in 6 clock mode, $f_{osc}/8$ in 12 clock mode)																		
ECF	PCA Enable Counter Overflow interrupt: ECF = 1 enables CF bit in CCON to generate an interrupt. ECF = 0 disables that function of CF.																				

NOTE
* User software should not write 1s to reserved bits. These bits may be used in future 8051 family products to invoke new features. In that case, the reset or inactive value of the new bit will be 0, and its active value will be 1. The value read from a reserved bit is indeterminate.
** f_{osc} = oscillator frequency

SU01316

Figure 17. CMOD: PCA Counter Mode Register

CCON Address = 0BH

Reset Value = 00X0 0000B

Bit Addressable	CF	CR	-	CCF4	CCF3	CCF2	CCF1	CCF0
Bit:	7	6	5	4	3	2	1	0

Symbol Function

CF	PCA Counter Overflow flag. Set by hardware when the counter rolls over. CF flags an interrupt if bit ECF in CMOD is set. CF may be set by either hardware or software but can only be cleared by software.
CR	PCA Counter Run control bit. Set by software to turn the PCA counter on. Must be cleared by software to turn the PCA counter off.
-	Not implemented, reserved for future use*.
CCF4	PCA Module 4 interrupt flag. Set by hardware when a match or capture occurs. Must be cleared by software.
CCF3	PCA Module 3 interrupt flag. Set by hardware when a match or capture occurs. Must be cleared by software.
CCF2	PCA Module 2 interrupt flag. Set by hardware when a match or capture occurs. Must be cleared by software.
CCF1	PCA Module 1 interrupt flag. Set by hardware when a match or capture occurs. Must be cleared by software.
CCF0	PCA Module 0 interrupt flag. Set by hardware when a match or capture occurs. Must be cleared by software.

NOTE
* User software should not write 1s to reserved bits. These bits may be used in future 8051 family products to invoke new features. In that case, the reset or inactive value of the new bit will be 0, and its active value will be 1. The value read from a reserved bit is indeterminate.

SU01317

Figure 18. CCON: PCA Counter Control Register

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/ P89C51RD2

CCAPMn Address	CCAPM0	0DAH	Reset Value = X000 000B
	CCAPM1	0DBH	
	CCAPM2	0DCH	
	CCAPM3	0DDH	
	CCAPM4	0DEH	

Not Bit Addressable

-	ECONn	CAPPn	CAPNn	MATn	TOGn	PWMn	ECCFn
---	-------	-------	-------	------	------	------	-------

BIT	7	6	5	4	3	2	1	0
-----	---	---	---	---	---	---	---	---

Symbol	Function
-	Not implemented, reserved for future use ¹ .
ECONn	Enable Comparator. ECONn = 1 enables the comparator function.
CAPPn	Capture Positive. CAPPn = 1 enables positive edge capture.
CAPNn	Capture Negative. CAPNn = 1 enables negative edge capture.
MATn	Match. When MATn = 1, a match of the PCA counter with this module's compare/capture register causes the CCFn bit in CCON to be set, flagging an interrupt.
TOGn	Toggle. When TOGn = 1, a match of the PCA counter with this module's compare/capture register causes the CEXn pin to toggle.
PWMn	Pulse Width Modulation Mode. PWMn = 1 enables the CEXn pin to be used as a pulse width modulated output.
ECCFn	Enable CCF interrupt. Enables compare/capture flag CCFn in the CCON register to generate an interrupt.

NOTE:

¹User software should not write 1s to reserved bits. These bits may be used in future 80C51 family products to enable new features. In that case, the reset or inactive value of the new bit will be 0, and its active value will be 1. The values read from a reserved bit is not guaranteed.

SU01320

Figure 19. CCAPMn: PCA Modules Compare/Capture Registers

-	ECONn	CAPPn	CAPNn	MATn	TOGn	PWMn	ECCFn	MODULE FUNCTION
X	0	0	0	0	0	0	0	No operation
X	X	1	0	0	0	0	X	16-bit capture by a positive-edge trigger on CEXn
X	X	0	1	0	0	0	X	16-bit capture by a negative trigger on CEXn
X	X	1	1	0	0	0	X	16-bit capture by a transition on CEXn
X	1	0	0	1	0	0	X	16-bit Software Timer
X	1	0	0	1	1	0	X	16-bit High Speed Output
X	1	0	0	0	0	1	0	8-bit PWM
X	1	0	0	1	X	0	X	Watchdog Timer

Figure 20. PCA Module Modes (CCAPMn Register)

PCA Capture Mode

To use one of the PCA modules in the capture mode either one or both of the CCAPM bits CAPN and CAPP for that module must be set. The external CEX input for the module (on port 1) is sampled for a transition. When a valid transition occurs the PCA hardware loads the value of the PCA counter registers (CH and CL) into the module's capture registers (CCAPnL and CCAPnH). If the CCFn bit for the module in the CCON SFR and the ECCFn bit in the CCAPMn SFR are set then an interrupt will be generated. Refer to Figure 21.

16-bit Software Timer Mode

The PCA modules can be used as software timers by setting both the ECON and MAT bits in the module's CCAPMn register. The PCA timer will be compared to the module's capture registers and when a match occurs an interrupt will occur if the CCFn (CCON SFR) and the ECCFn (CCAPMn SFR) bits for the module are both set (see Figure 22).

High Speed Output Mode

In this mode the CEX output (on port 1) associated with the PCA module will toggle each time a match occurs between the PCA

counter and the module's capture registers. To activate this mode the TOG, MAT, and ECON bits in the module's CCAPMn SFR must be set (see Figure 23).

Pulse Width Modulator Mode

All of the PCA modules can be used as PWM outputs. Figure 24 shows the PWM function. The frequency of the output depends on the source for the PCA timer. All of the modules will have the same frequency of output because they all share the PCA timer. The duty cycle of each module is independently variable using the module's capture register CCAPL. When the value of the PCA CL SFR is less than the value in the module's CCAPL SFR the output will be low, when it is equal to or greater than the output will be high. When CL overflows from FF to 00, CCAPL is reloaded with the value in CCAPH. This allows updating the PWM without glitches. The PWM and ECON bits in the module's CCAPMn register must be set to enable the PWM mode.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2




Figure 21. PCA Capture Mode




Figure 22. PCA Compare Mode

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2




Figure 23. PCA High Speed Output Mode




Figure 24. PCA PWM Mode




Figure 25. PCA Watchdog Timer m (Module 4 only)

PCA Watchdog Timer

An on-board watchdog timer is available with the PCA to improve the reliability of the system without increasing chip count. Watchdog timers are useful for systems that are susceptible to noise, power glitches, or electrostatic discharge. Module 4 is the only PCA module that can be programmed as a watchdog. However, this module can still be used for other modes if the watchdog is not needed.

Figure 25 shows a diagram of how the watchdog works. The user pre-loads a 16-bit value in the compare registers. Just like the other compare modes, this 16-bit value is compared to the PCA timer value. If a match is allowed to occur, an internal reset will be generated. This will not cause the RST pin to be driven high.

In order to hold off the reset, the user has three options:

1. periodically change the compare value so it will never match the PCA timer,
2. periodically change the PCA timer value so it will never match the compare values, or
3. disable the watchdog by clearing the WDT0 bit before a match occurs and then re-enable it.

The first two options are more reliable because the watchdog timer is never disabled as in option #3. If the program counter ever goes astray, a match will eventually occur and cause an internal reset. The second option is also not recommended if other PCA modules are being used. Remember, the PCA timer is the time base for all modules; changing the time base for other modules would not be a good idea. Thus, in most applications the first solution is the best option.

Figure 26 shows the code for initializing the watchdog timer. Module 4 can be configured in either compare mode, and the WDT0 bit in CMOD must also be set. The user's software then must periodically change (CCAP4H, CCAP4L) to keep a match from occurring with the PCA timer (CH, CL). This code is given in the WATCHDOG routine in Figure 26.

This routine should not be part of an interrupt service routine, because if the program counter goes astray and gets stuck in an infinite loop, interrupts will still be serviced and the watchdog will keep getting reset. Thus, the purpose of the watchdog would be defeated. Instead, call this subroutine from the main program within 2¹⁵ count of the PCA timer.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

```

INIT_WATCHDOG:
    MOV CCAPM4, #4CH      ; Module 4 in compare mode
    MOV CCAP4L, #0FFH    ; Write to low byte first
    MOV CCAP4H, #0FFH    ; Before PCA timer counts up to
                        ; FFFF Hex, these compare values
                        ; must be changed
    ORL CHOD, #400H      ; Set the W0TE bit to enable the
                        ; watchdog timer without changing
                        ; the other bits in CHOD
;
;
; Main program goes here, but CALL WATCHDOG periodically.
;
;
WATCHDOG:
    CLR EA               ; Hold off interrupts
    MOV CCAP4L, #00     ; Next compare value is within
    MOV CCAP4H, 0FH     ; 255 counts of the current PCA
    SETB EA              ; timer value
    RET

```

Figure 26. PCA Watchdog Timer Initialization Code



80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Expanded Data RAM Addressing

The P89C51RB2/RC2/RD2 has internal data memory that is mapped into four separate segments: the lower 128 bytes of RAM, upper 128 bytes of RAM, 128 bytes Special Function Register (SFR), and 256 bytes expanded RAM (ERAM) (768 bytes for the RD2).

The four segments are:

1. The Lower 128 bytes of RAM (addresses 00H to 7FH) are directly and indirectly addressable.
2. The Upper 128 bytes of RAM (addresses 80H to FFH) are indirectly addressable only.
3. The Special Function Registers, SFRs, (addresses 80H to FFH) are directly addressable only.
4. The 256/768-byte expanded RAM (ERAM, 00H – 1FFH/2FFH) are indirectly accessed by move external instruction, MOVX, and with the EXTRAM bit cleared, see Figure 27.

The Lower 128 bytes can be accessed by either direct or indirect addressing. The Upper 128 bytes can be accessed by indirect addressing only. The Upper 128 bytes occupy the same address space as the SFR. That means they have the same address, but are physically separate from SFR space.

When an instruction accesses an internal location above address 7FH, the CPU knows whether the access is to the upper 128 bytes of data RAM or to SFR space by the addressing mode used in the instruction. Instructions that use direct addressing access SFR space. For example:

```
MOV 0A0H,#data
```

accesses the SFR at location 0A0H (which is P2). Instructions that use indirect addressing access the Upper 128 bytes of data RAM.

For example:

```
MOV @R0,#data
```

where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H).

The ERAM can be accessed by indirect addressing, with EXTRAM bit cleared and MOVX instructions. This part of memory is physically located on-chip, logically occupies the first 768-bytes of external data memory.

With EXTRAM = 0, the ERAM is indirectly addressed, using the MOVX instruction in combination with any of the registers R0, R1 of the selected bank or DPTR. An access to ERAM will not affect ports P0, P3.6 (WR#) and P3.7 (RD#). P2 SFR is output during external addressing. For example, with EXTRAM = 0,

```
MOVX @R0,#data
```

where R0 contains 0A0H, access the ERAM at address 0A0H rather than external memory. An access to external data memory locations higher than the ERAM will be performed with the MOVX DPTR instructions in the same way as in the standard 80C51, so with P0 and P2 as data/address bus, and P3.6 and P3.7 as write and read timing signals. Refer to Figure 29.

With EXTRAM = 1, MOVX @Ri and MOVX @DPTR will be similar to the standard 80C51. MOVX @Ri will provide an 8-bit address multiplexed with data on Port 0 and any output port pins can be used to output higher order address bits. This is to provide the external paging capability. MOVX @DPTR will generate a 16-bit address. Port 2 outputs the high-order eight address bits (the contents of DPH) while Port 0 multiplexes the low-order eight address bits (DPL) with data. MOVX @Ri and MOVX @DPTR will generate either read or write signals on P3.6 (WR) and P3.7 (RD).

The stack pointer (SP) may be located anywhere in the 256 bytes RAM (lower and upper RAM) internal data memory. The stack may not be located in the ERAM.




Figure 27. AUXR: Auxiliary Register

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/ P89C51RD2




Figure 20. Internal and External Data Memory Address Space with EXTRAM = 0

HARDWARE WATCHDOG TIMER (ONE-TIME ENABLED WITH RESET-OUT FOR P89C51RB2/RC2/RD2)

The WDT is intended as a recovery method in situations where the CPU may be subjected to software upset. The WDT consists of a 14-bit counter and the WatchDog Timer reset (WDTRST) SFR. The WDT is disabled at reset. To enable the WDT, user must write 01EH and 0E1H in sequence to the WDTRST, SFR location 0A8H. When WDT is enabled, it will increment every machine cycle while the oscillator is running and there is no way to disable the WDT except through reset (either hardware reset or WDT overflow reset). When WDT overflows, it will drive an output reset HIGH pulse at the RST-pin (see the note below).

Using the WDT

To enable the WDT, user must write 01EH and 0E1H in sequence to the WDTRST, SFR location 0A8H. When WDT is enabled, the user needs to service it by writing to 01EH and 0E1H to WDTRST to avoid WDT overflow. The 14-bit counter overflows when it reaches 16383 (3FFFH) and this will reset the device. When WDT is enabled, it will increment every machine cycle while the oscillator is running. This means the user must reset the WDT at least every 16383 machine cycles. To reset the WDT, the user must write 01EH and 0E1H to WDTRST. WDTRST is a write only register. The WDT counter cannot be read or written. When WDT overflows, it will generate an output RESET pulse of the reset pin (see note below). The RESET pulse duration is $96 \times T_{OSC}$ (8 clock mode: 192 in 12 clock mode), where $T_{OSC} = 1/f_{OSC}$. To make the best use of the WDT, it should be serviced in those sections of code that will periodically be executed within the time required to prevent a WDT reset.

ABSOLUTE MAXIMUM RATINGS^{1, 2, 3}

PARAMETER	RATING	UNIT
Operating temperature under bias	0 to +70 or -40 to +85	°C
Storage temperature range	-65 to +150	°C
Voltage on EA/VPP pin to V _{SS}	0 to +13.0	V
Voltage on any other pin to V _{SS}	-0.5 to +6.5	V
Maximum I _{OL} per I/O pin	15	mA
Power dissipation (based on package heat transfer limitations, not device power consumption)	1.5	W

NOTES:

- Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any conditions other than those described in the AC and DC Electrical Characteristics section of this specification is not implied.
- This product includes circuitry specifically designed for the protection of its internal devices from the damaging effects of excessive static charge. Nonetheless, it is suggested that conventional precautions be taken to avoid applying greater than the rated maximum.
- Parameters are valid over operating temperature range unless otherwise specified. All voltages are with respect to V_{SS} unless otherwise noted.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

DC ELECTRICAL CHARACTERISTICS

$T_{amb} = 0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$ or -40°C to $+85^{\circ}\text{C}$; $5\text{ V} \pm 10\%$; $V_{DD} = 0\text{ V}$

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNIT
			MIN	TYP ¹	MAX	
V_{IL}	Input low voltage	$4.5\text{ V} < V_{DD} < 5.5\text{ V}$	-0.5		$0.2V_{DD} - 0.1$	V
V_{IH}	Input high voltage (ports 0, 1, 2, 3, EA)		$0.2V_{DD} + 0.9$		$V_{DD} + 0.5$	V
V_{IH1}	Input high voltage, XTAL1, RST		$0.7V_{DD}$		$V_{DD} + 0.5$	V
V_{OL}	Output low voltage, ports 1, 2, 3 ⁶	$V_{DD} = 4.5\text{ V}$ $I_{OL} = 1.0\text{ mA}^2$			0.4	V
V_{OL1}	Output low voltage, port 0, ALE, PSEN ^{7, 8}	$V_{DD} = 4.5\text{ V}$ $I_{OL} = 3.2\text{ mA}^2$			0.4	V
V_{OH}	Output high voltage, ports 1, 2, 3 ³	$V_{DD} = 4.5\text{ V}$ $I_{OH} = -30\text{ }\mu\text{A}$	$V_{DD} - 0.7$			V
V_{OH1}	Output high voltage (port 0 in external bus mode), ALE ⁹ , PSEN ⁹	$V_{DD} = 4.5\text{ V}$ $I_{OH} = -3.2\text{ mA}$	$V_{DD} - 0.7$			V
I_L	Logical 0 input current, ports 1, 2, 3	$V_{IN} = 0.4\text{ V}$	-1		-75	μA
I_{TL}	Logical 1-to-0 transition current, ports 1, 2, 3 ⁶	$V_{IN} = 2.3\text{ V}$ See Note 4			-850	μA
I_{L1}	Input leakage current, port 0	$0.45 < V_{IN} < V_{DD} = 0.3$			± 10	μA
I_{CC}	Power supply current (see Figure 35): Active mode (see Note 5) Idle mode (see Note 5) Power-down mode or clock stopped (see Figure 42 for conditions)	See Note 5 $T_{amb} = 0^{\circ}\text{C}$ to 70°C $T_{amb} = -40^{\circ}\text{C}$ to $+65^{\circ}\text{C}$		< 1	40 50	μA μA
R_{RST}	Internal reset pull-down resistor		40		225	k Ω
C_{IO}	Pin capacitance ¹⁰ (except EA)				15	pF

NOTES:

- Typical ratings are not guaranteed. The values listed are at room temperature, 5 V.
- Capacitive loading on ports 0 and 2 may cause spurious noise to be superimposed on the V_{OH} s of ALE and ports 1 and 3. The noise is due to external bus capacitance discharging into the port 0 and port 2 pins when these pins make 1-to-0 transitions during bus operations. In the worst cases (capacitive loading $> 100\text{ pF}$), the noise pulse on the ALE pin may exceed 0.8 V. In such cases, it may be desirable to qualify ALE with a Schmitt Trigger, or use an address latch with a Schmitt Trigger STROBE input. I_{OL} can exceed these conditions provided that no single output sinks more than 5 mA and no more than two outputs exceed the test conditions.
- Capacitive loading on ports 0 and 2 may cause the V_{OH} on ALE and PSEN to momentarily fall below the $V_{DD} - 0.7$ specification when the address bits are stabilizing.
- Pins of ports 1, 2 and 3 source a transition current when they are being externally driven from 1 to 0. The transition current reaches its maximum value when V_{IN} is approximately 2 V.
- See Figures 39 through 42 for I_{CC} test conditions and Figure 36 for I_{CC} vs Freq.
Active mode: $I_{CC(\text{MAX})} = (1.8 \times \text{FREQ.} + 20)\text{ }\mu\text{A}$ for all devices, in 6 clock mode; $(0.9 \times \text{FREQ.} + 20)\text{ }\mu\text{A}$ in 12 clock mode.
Idle mode: $I_{CC(\text{MAX})} = (0.7 \times \text{FREQ.} + 1.0)\text{ }\mu\text{A}$ in 6 clock mode; $(0.35 \times \text{FREQ.} + 1.0)\text{ }\mu\text{A}$ in 12 clock mode.
- This value applies to $T_{amb} = 0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$.
- Load capacitance for port 0, ALE, and PSEN = 100 pF, load capacitance for all other outputs = 60 pF.
- Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:
Maximum I_{OL} per port pin: 15 mA (*NOTE: This is 85°C specification.)
Maximum I_{OL} per 8-bit port: 26 mA
Maximum total I_{OL} for all outputs: 71 mA
If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.
- ALE is tested to V_{OH1} , except when ALE is off then V_{OH} is the voltage specification.
- Pin capacitance is characterized but not tested. Pin capacitance is less than 25 pF. Pin capacitance of ceramic package is less than 15 pF (except EA is 25 pF).

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

AC ELECTRICAL CHARACTERISTICS (6 CLOCK MODE)

T_{amb} = 0°C to 175°C or -40°C to +85°C, V_{CC} = 5V ±10%, V_{SS} = 0V^{1, 2, 3}

SYMBOL	FIGURE	PARAMETER	VARIABLE CLOCK ⁴		20 MHz CLOCK ⁴		UNIT
			MIN	MAX	MIN	MAX	
f _{OSC}	29	Oscillator frequency	0	20	0	20	MHz
t _{AHL}	29	ALE pulse width	t _{OSC} -40		10		ns
t _{AVL}	29	Address valid to ALE low	0.5t _{OSC} -20		5		ns
t _{ALH}	29	Address hold after ALE low	0.5t _{OSC} -20		5		ns
t _{LLV}	29	ALE low to valid instruction in		2t _{OSC} -85		35	ns
t _{LLPL}	29	ALE low to PSEN low	0.5t _{OSC} -20		5		ns
t _{PLPH}	29	PSEN pulse width	1.5t _{OSC} -45		30		ns
t _{PLV}	29	PSEN low to valid instruction in		1.5t _{OSC} -60		15	ns
t _{PIH}	29	Input instruction hold after PSEN	0		0		ns
t _{PIZ}	29	Input instruction float after PSEN		0.5t _{OSC} -20		5	ns
t _{AVV}	29	Address to valid instruction in		2.5t _{OSC} -80		45	ns
t _{PLAZ}	29	PSEN low to address float		10		10	ns
Data Memory							
t _{RLRH}	30, 31	RD pulse width	3t _{OSC} -160		50		ns
t _{WLWH}	30, 31	WR pulse width	3t _{OSC} -160		50		ns
t _{RLDV}	30, 31	RD low to valid data in		2.5t _{OSC} -80		35	ns
t _{RHDH}	30, 31	Data hold after RD	0		0		ns
t _{RHDF}	30, 31	Data float after RD		t _{OSC} -20		5	ns
t _{LDV}	30, 31	ALE low to valid data in		4t _{OSC} -160		50	ns
t _{LDVH}	30, 31	Address to valid data in		4.5t _{OSC} -165		60	ns
t _{LWL}	30, 31	ALE low to RD or WR low	1.5t _{OSC} -50	1.5t _{OSC} +50	25	125	ns
t _{WVH}	30, 31	Address valid to WR low or RD low	2t _{OSC} -75		25		ns
t _{WVH}	30, 31	Data valid to WR transition	0.5t _{OSC} -25		0		ns
t _{WHDH}	30, 31	Data hold after WR	0.5t _{OSC} -20		5		ns
t _{WVWH}	31	Data valid to WR high	3.5t _{OSC} -130		45		ns
t _{PLAZ}	30, 31	RD low to address float		0		0	ns
t _{WHLH}	30, 31	RD or WR high to ALE high	0.5t _{OSC} -20	0.5t _{OSC} +20	5	45	ns
External Clock							
t _{CHCX}	33	High time	20	t _{OSC} -t _{CLOCK}			ns
t _{CLOX}	33	Low time	20	t _{OSC} -t _{CHCX}			ns
t _{CLCH}	33	Rise time		5			ns
t _{CHCL}	33	Fall time		5			ns
Shift Register							
t _{SLXL}	32	Serial port clock cycle time	6t _{OSC}		300		ns
t _{OVSH}	32	Output data setup to clock rising edge	5t _{OSC} -133		117		ns
t _{OHDX}	32	Output data hold after clock rising edge	t _{OSC} -30		20		ns
t _{OHDX}	32	Input data hold after clock rising edge	0		0		ns
t _{OVSH}	32	Clock rising edge to input data valid		5t _{OSC} -133		117	ns

NOTES:

- Parameters are valid over operating temperature range unless otherwise specified.
- Load capacitance for port 0, ALE, and PSEN = 100 pF, load capacitance for all other outputs = 80 pF.
- Interfacing the microcontroller to devices with float times up to 45 ns is permitted. This limited bus contention will not cause damage to Port 0 drivers.
- Parts are tested to 2 MHz, but are guaranteed to operate down to 0 Hz.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

AC ELECTRICAL CHARACTERISTICS (12 CLOCK MODE)

T_{amb} = 0 °C to +70 °C or -40 °C to +85 °C, V_{CC} = 5 V ±10%, V_{SS} = 0 V^{1,2,3}

SYMBOL	FIGURE	PARAMETER	VARIABLE CLOCK ⁴		33 MHz CLOCK ⁴		UNIT
			MIN	MAX	MIN	MAX	
f _{OSC}	29	Oscillator frequency	0	33	0	33	MHz
t _{AHL}	29	ALE pulse width	2t _{CLCL} -40		21		ns
t _{AVL}	29	Address valid to ALE low	t _{CLCL} -25		5		ns
t _{ALH}	29	Address hold after ALE low	t _{CLCL} -25		5		ns
t _{LLIN}	29	ALE low to valid instruction in		4t _{CLCL} -85		55	ns
t _{LLPL}	29	ALE low to PSEN low	t _{CLCL} -25		5		ns
t _{PLPH}	29	PSEN pulse width	3t _{CLCL} -45		45		ns
t _{PLW}	29	PSEN low to valid instruction in		3t _{CLCL} -60		30	ns
t _{PIH}	29	Input instruction hold after PSEN	0		0		ns
t _{PIZ}	29	Input instruction float after PSEN		t _{CLCL} -25		5	ns
t _{AVIN}	29	Address to valid instruction in		8t _{CLCL} -80		70	ns
t _{PLAZ}	29	PSEN low to address float		10		10	ns
Data Memory							
t _{RLPH}	30, 31	RD pulse width	8t _{CLCL} -100		82		ns
t _{WLPH}	30, 31	WR pulse width	8t _{CLCL} -100		82		ns
t _{RLDV}	30, 31	RD low to valid data in		9t _{CLCL} -90		60	ns
t _{RHDZ}	30, 31	Data hold after RD	0		0		ns
t _{RHZ}	30, 31	Data float after RD		3t _{CLCL} -28		32	ns
t _{LLOV}	30, 31	ALE low to valid data in		9t _{CLCL} -150		90	ns
t _{AVDV}	30, 31	Address to valid data in		9t _{CLCL} -165		105	ns
t _{LWL}	30, 31	ALE low to RD or WR low	3t _{CLCL} -80	3t _{CLCL} +80	40	140	ns
t _{AVWL}	30, 31	Address valid to WR low or RD low	4t _{CLCL} -75		45		ns
t _{QVWX}	30, 31	Data valid to WR transition	t _{CLCL} -30		0		ns
t _{WHDZ}	30, 31	Data hold after WR	t _{CLCL} -25		5		ns
t _{QVWH}	31	Data valid to WR high	7t _{CLCL} -120		80		ns
t _{PLAZ}	30, 31	RD low to address float		0		0	ns
t _{AVLH}	30, 31	RD or WR high to ALE high	t _{CLCL} -25	t _{CLCL} +25	5	55	ns
External Clock							
t _{CHCX}	33	High time	17	t _{CLCL} -t _{CLOCK}			ns
t _{CLCX}	33	Low time	17	t _{CLCL} -t _{CHCX}			ns
t _{CLCH}	33	Rise time		5			ns
t _{CHCL}	33	Fall time		5			ns
Serial Register							
t _{SXL}	32	Serial port clock cycle time	12t _{CLCL}		360		ns
t _{OVXH}	32	Output data setup to clock rising edge	10t _{CLCL} -133		167		ns
t _{OHDX}	32	Output data hold after clock rising edge	2t _{CLCL} -80		50		ns
t _{OHDX}	32	Input data hold after clock rising edge	0		0		ns
t _{OVXV}	32	Clock rising edge to input data valid		10t _{CLCL} -133		167	ns

NOTES:

- Parameters are valid over operating temperature range unless otherwise specified.
- Load capacitance for port 0, ALE, and PSEN = 160 pF, load capacitance for all other outputs = 80 pF.
- Interfacing the microcontroller to devices with float times up to 45 ns is permitted. This limited bus contention will not cause damage to Port 0 drivers.
- Parts are tested to 3.5 MHz, but guaranteed to operate down to 0 Hz.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

EXPLANATION OF THE AC SYMBOLS

Each timing symbol has five characters. The first character is always 't' (= time). The other characters, depending on their positions, indicate the name of a signal or the logical status of that signal. The designations are:

- A – Address
- C – Clock
- D – Input data
- H – Logic level high
- I – Instruction (program memory contents)
- L – Logic level low, or ALE

- P – PSEN
- O – Output data
- R – RD signal
- t – Time
- V – Valid
- W – WR signal
- X – No longer a valid logic level
- Z – Float

Examples: t_{AVLL} = Time for address valid to ALE low.
 t_{LLPL} = Time for ALE low to PSEN low.




Figure 29. External Program Memory Read Cycle




Figure 30. External Data Memory Read Cycle

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2




Figure 34. AC Testing Input/Output




Figure 35. Float Waveform




Figure 38. I_{CC} vs. FREQ
Valid only within frequency specifications of the device under test





Figure 37. AC Testing Input/Output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2



NOTE:
 For timing purposes, a pin is no longer floating when a 100mV change from load voltage occurs and begins to float when a 100mV change from the loaded V_{DD}/V_{OL} level occurs. $I_{CC}/I_{OH} \leq 100\mu A$

SL002177

Figure 38. Float Waveform




Figure 39. I_{CC} Test Condition, Active Mode.
 All other pins are disconnected




Figure 41. Clock Signal Waveform for I_{CC} Tests in Active and Idle Modes.

$t_{CLCL} = t_{CHCL} = 10\text{ ns}$




Figure 40. I_{CC} Test Condition, Idle Mode.
 All other pins are disconnected




Figure 42. I_{CC} Test Condition, Power Down Mode.
 All other pins are disconnected; $V_{DD} = 2V$ to $5.5V$

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

FLASH EPROM MEMORY

GENERAL DESCRIPTION

The P89C51RB2/RC2/RD2 Flash memory augments EPROM functionality with in-circuit electrical erasure and programming. The Flash can be read and written as bytes. The Chip Erase operation will erase the entire program memory. The Block Erase function can erase any Flash block. In-system programming and standard parallel programming are both available. On-chip erase and write timing generation contribute to a user friendly programming interface.

The P89C51RB2/RC2/RD2 Flash reliably stores memory contents even after 10,000 erase and program cycles. The cell is designed to optimize the erase and programming mechanisms. In addition, the combination of advanced tunnel oxide processing and low internal electric fields for erase and programming operations produces reliable cycling. The P89C51RB2/RC2/RD2 uses a +5 V Vpp supply to perform the Program/Erase algorithms.

FEATURES

- Flash EPROM internal program memory with Block Erase.
- Internal 1 kB fixed boot ROM, containing low-level in-system programming routines and a default serial loader. User program can call these routines to perform in-Application Programming (IAP). The Boot ROM can be turned off to provide access to the full 64 kB Flash memory.
- Boot vector allows user provided Flash loader code to reside anywhere in the Flash memory space. This configuration provides flexibility to the user.
- Default loader in Boot ROM allows programming via the serial port without the need for a user provided loader.
- Up to 64 kB external program memory if the internal program memory is disabled (EA = 0).
- Programming and erase voltage +5 V (+12 V tolerant).
- Read/Programming/Erase:
 - Byte-wise read (100 ns access time).
 - Byte Programming (20 µs).
 - Typical erase times:
 - Block Erase (8 kB or 16 kB) in 3 seconds.
 - Full Erase (64 kB) in 3 seconds.
- Parallel programming with 80C51 compatible hardware interface to programmer.
- In-system programming.
- Programmable security for the code in the Flash.
- 10,000 minimum erase/program cycles for each byte.
- 10-year minimum data retention.

CAPABILITIES OF THE PHILIPS 89C51 FLASH-BASED MICRO CONTROLLERS

Flash organization

The P89C51RB2/RC2/RD2 contains 16KB/32KB/64K bytes of Flash program memory. This memory is organized as 5 separate blocks. The first two blocks are 8 kB in size, filling the program memory space from address 0 through 3FFF hex. The final three blocks are 16 kB in size and occupy addresses from 4000 through FFFF hex.

Figure 43 depicts the Flash memory configurations.

Flash Programming and Erasure

There are three methods of erasing or programming of the Flash memory that may be used. First, the Flash may be programmed or erased in the end-user application by calling low-level routines through a common entry point in the Boot ROM. The end-user application, though, must be executing code from a different block than the block that is being erased or programmed. Second, the on-chip ISP boot loader may be invoked. This ISP boot loader will, in turn, call low-level routines through the same common entry point in the Boot ROM that can be used by the end-user application. Third, the Flash may be programmed or erased using the parallel method by using a commercially available EPROM programmer. The parallel programming method used by these devices is similar to that used by EPROM 87C51, but it is not identical, and the commercially available programmer will need to have support for these devices.

Boot ROM

When the microcontroller programs its own Flash memory, all of the low-level details are handled by code that is permanently contained in a 1 kB Boot ROM that is separate from the Flash memory. A user program simply calls the common entry point with appropriate parameters in the Boot ROM to accomplish the desired operation. Boot ROM operations include things like: erase block, program byte, verify byte, program security lock bit, etc. The Boot ROM overlays the program memory space at the top of the address space from F000 to FFFF hex, when it is enabled. The Boot ROM may be turned off so that the upper 1 kB of Flash program memory are accessible for execution.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family

16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

FLASH EPROM MEMORY

GENERAL DESCRIPTION

The P89C51RB2/RC2/RD2 Flash memory augments EPROM functionality with in-circuit electrical erasure and programming. The Flash can be read and written as bytes. The Chip Erase operation will erase the entire program memory. The Block Erase function can erase any Flash block. In-system programming and standard parallel programming are both available. On-chip erase and write timing generation contribute to a user friendly programming interface.

The P89C51RB2/RC2/RD2 Flash reliably stores memory contents even after 10,000 erase and program cycles. The cell is designed to optimize the erase and programming mechanisms. In addition, the combination of advanced tunnel oxide processing and low internal electric fields for erase and programming operations produces reliable cycling. The P89C51RB2/RC2/RD2 uses a +5 V V_{pp} supply to perform the Program/Erase algorithms.

FEATURES

- Flash EPROM internal program memory with Block Erase.
- Internal 1 kB fixed boot ROM, containing low-level in-system programming routines and a default serial loader. User program can call these routines to perform In-Application Programming (IAP). The Boot ROM can be turned off to provide access to the full 64 kB Flash memory.
- Boot vector allows user provided Flash loader code to reside anywhere in the Flash memory space. This configuration provides flexibility to the user.
- Default loader in Boot ROM allows programming via the serial port without the need for a user provided loader.
- Up to 64 kB external program memory if the internal program memory is disabled ($EA = 0$).
- Programming and erase voltage +5 V (+12 V tolerant).
- Read/Programming/Erase:
 - Byte-wise read (100 ns access time).
 - Byte Programming (20 μ s).
 - Typical erase times:
 - Block Erase (8 kB or 16 kB) in 3 seconds.
 - Full Erase (64 kB) in 3 seconds.
- Parallel programming with 80C51 compatible hardware interface to programmer.
- In-system programming.
- Programmable security for the code in the Flash.
- 10,000 minimum erase/program cycles for each byte.
- 10-year minimum data retention.

CAPABILITIES OF THE PHILIPS 89C51 FLASH-BASED MICRO CONTROLLERS

Flash organization

The P89C51RB2/RC2/RD2 contains 16KB/32KB/64K bytes of Flash program memory. This memory is organized as 5 separate blocks. The first two blocks are 8 kB in size, filling the program memory space from address 0 through 3FFF hex. The final three blocks are 16 kB in size and occupy addresses from 4000 through FFFF hex.

Figure 43 depicts the Flash memory configurations.

Flash Programming and Erasure

There are three methods of erasing or programming of the Flash memory that may be used. First, the Flash may be programmed or erased in the end-user application by calling low-level routines through a common entry point in the Boot ROM. The end-user application, though, must be executing code from a different block than the block that is being erased or programmed. Second, the on-chip ISP boot loader may be invoked. This ISP boot loader will, in turn, call low-level routines through the same common entry point in the Boot ROM that can be used by the end-user application. Third, the Flash may be programmed or erased using the parallel method by using a commercially available EPROM programmer. The parallel programming method used by these devices is similar to that used by EPROM 87C51, but it is not identical, and the commercially available programmer will need to have support for these devices.

Boot ROM

When the microcontroller programs its own Flash memory, all of the low level details are handled by code that is permanently contained in a 1 kB Boot ROM that is separate from the Flash memory. A user program simply calls the common entry point with appropriate parameters in the Boot ROM to accomplish the desired operation. Boot ROM operations include things like: erase block, program byte, verify byte, program security lock bit, etc. The Boot ROM overlays the program memory space at the top of the address space from FC00 to FFFF hex, when it is enabled. The Boot ROM may be turned off so that the upper 1 kB of Flash program memory are accessible for execution.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2




Figure 43. Flash Memory Configurations

Power-On Reset Code Execution

The P89C51RB2/RC2/RD2 contains two special Flash registers: the BOOT VECTOR and the STATUS BYTE. At the falling edge of reset, the P89C51RB2/RC2/RD2 examines the contents of the Status Byte. If the Status Byte is set to zero, power-up execution starts at location 0000H, which is the normal start address of the user's application code. When the Status Byte is set to a value other than zero, the contents of the Boot Vector is used as the high byte of the execution address and the low byte is set to 00H. The factory default setting is 0FCH, corresponds to the address 0F00H for the factory masked-ROM ISP boot loader. A custom boot loader can be written with the Boot Vector set to the custom boot loader.

NOTE: When erasing the Status Byte or Boot Vector, both bytes are erased at the same time. It is necessary to reprogram the Boot Vector after erasing and updating the Status Byte.

Hardware Activation of the Boot Loader

The boot loader can also be executed by holding PSEN LOW, EA greater than V_{IH} (such as +5 V), and ALE HIGH (or not connected) at the falling edge of RESET. This is the same effect as having a non-zero status byte. This allows an application to be built that will normally execute the end user's code but can be manually forced into ISP operation.

If the factory default setting for the Boot Vector (0FCH) is changed, it will no longer point to the ISP masked ROM boot loader code. If this happens, the only way it is possible to change the contents of the Boot Vector is through the parallel programming method, provided that the end user application does not contain a customized loader that provides for erasing and reprogramming of the Boot Vector and Status Byte.

After programming the Flash, the status byte should be programmed to zero in order to allow execution of the user's application code beginning at address 0000H.

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2




Figure 44. In-System Programming with a Minimum of Pins

In-System Programming (ISP)

The In-System Programming (ISP) is performed without removing the microcontroller from the system. The In-System Programming (ISP) facility consists of a series of internal hardware resources coupled with internal firmware to facilitate remote programming of the P89C51RB2/RC2/RD2 through the serial port. This firmware is provided by Philips and embedded within each P89C51RB2/RC2/RD2 device.

The Philips In-System Programming (ISP) facility has made in-circuit programming in an embedded application possible with a minimum of additional expense in components and circuit board area.

The ISP function uses five pins: TxD, RxD, Vcc, Vpp, and Vpp (see Figure 44). Only a small connector needs to be available to interface your application to an external circuit in order to use this feature. The Vpp supply should be adequately decoupled and Vpp not allowed to exceed datasheet limits.

Using the In-System Programming (ISP)

The ISP feature allows for a wide range of baud rates to be used in your application, independent of the oscillator frequency. It is also adaptable to a wide range of oscillator frequencies. This is accomplished by measuring the bit-time of a single bit in a received character. This information is then used to program the baud rate in terms of timer counts based on the oscillator frequency. The ISP feature requires that an initial character (an uppercase U) be sent to the P89C51RB2/RC2/RD2 to establish the baud rate. The ISP firmware provides auto-echo of received characters.

Once baud rate initialization has been performed, the ISP firmware will only accept Intel Hex-type records. Intel Hex records consist of ASCII characters used to represent hexadecimal values and are summarized below:

```
!NAAAAARRDD..DDCC<cr>
```

In the Intel Hex record, the "NN" represents the number of data bytes in the record. The P89C51RB2/RC2/RD2 will accept up to 16 (10H) data bytes. The "AAAA" string represents the address of the

first byte in the record. If there are zero bytes in the record, this field is often set to 0000. The "RR" string indicates the record type. A record type of "00" is a data record. A record type of "01" indicates the end-of-file mark. In this application, additional record types will be added to indicate either commands or data for the ISP facility. The maximum number of data bytes in a record is limited to 16 (decimal). ISP commands are summarized in Table 6.

As a record is received by the P89C51RB2/RC2/RD2, the information in the record is stored internally and a checksum calculation is performed. The operation indicated by the record type is not performed until the entire record has been received. Should an error occur in the checksum, the P89C51RB2/RC2/RD2 will send an "X" out the serial port indicating a checksum error. If the checksum calculation is found to match the checksum in the record, then the command will be executed. In most cases, successful reception of the record will be indicated by transmitting a "." character out the serial port (displaying the contents of the internal program memory is an exception).

In the case of a Data Record (record type 00), an additional check is made. A "." character will NOT be sent unless the record checksum matched the calculated checksum and all of the bytes in the record were successfully programmed. For a data record, an "X" indicates that the checksum failed to match, and an "R" character indicates that one of the bytes did not properly program. It is necessary to send a type 02 record (specify oscillator frequency) to the P89C51RB2/RC2/RD2 before programming data.

The ISP facility was designed to that specific crystal frequencies were not required in order to generate baud rates or time the programming pulses. The user thus needs to provide the P89C51RB2/RC2/RD2 with information required to generate the proper timing. Record type 02 is provided for this purpose.

WintSP, a software utility to implement ISP programming with a PC, is available from Philips. Commercial serial ISP programmers are available from third parties. Please check the Philips web site (www.semiconductors.philips.com) for additional information.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Table 8. Intel-Hex Records Used by In-System Programming

RECORD TYPE	COMMAND/DATA FUNCTION
00	<p>Program Data :nnaaaa00dd...ddcc</p> <p>Where: nn = number of bytes (hex) in record aaaa = memory address of first byte in record dd...dd = data bytes cc = checksum</p> <p>Example: :100080003AF5F87F0692F03B0122CF892607780CBFD</p>
01	<p>End of File (EOF), no operation :xxxxxx01cc</p> <p>Where: xxxxxx = required field, but value is a "don't care" cc = checksum</p> <p>Example: :00000001F7</p>
02	<p>Specify Oscillator Frequency :01xxxx02ddcc</p> <p>Where: xxxx = required field, but value is a "don't care" dd = integer oscillator frequency rounded down to nearest MHz cc = checksum</p> <p>Example: :0100000210ED 10d = 10h = 16, used for 16.0-16.9 MHz</p>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

RECORD TYPE	COMMAND/DATA FUNCTION
03	<p>Miscellaneous Write Functions :nnxxxx03ffssddcc</p> <p>Where: nn = number of bytes (hex) in record xxxx = required field, but value is a "don't care" 03 = Write Function ff = subfunction code ss = selection code dd = data input (as needed) cc = checksum</p> <p>Subfunction Code = 01 (Erase Blocks) ff = 01 ss = block code as shown below: block 0, 0k to 0k, 00H block 1, 0k to 16k, 20H block 2, 16k to 32k, 40H block 3, 32k to 48k, 80H block 4, 48k to 64k, C0H</p> <p>Example: :0200000301003A erase block 0</p> <p>Subfunction Code = 04 (Erase Boot Vector and Status Bytes) ff = 04 ss = don't care</p> <p>Example: :020000030400F7 erase boot vector and status byte</p> <p>Subfunction Code = 05 (Program Security Bits) ff = 05 ss = 00 program security bit 1 (inhibit writing to Flash) 01 program security bit 2 (inhibit Flash verify) 02 program security bit 3 (disable external memory)</p> <p>Example: :020000030501F5 program security bit 2</p> <p>Subfunction Code = 06 (Program Status Byte or Boot Vector) ff = 06 ss = 00 program status byte 01 program boot vector</p> <p>Example: :030000030601F0F7 program boot vector with 0F0H</p> <p>Subfunction Code = 07 (Full Chip Erase) Erases all blocks, security bits, and sets status and boot vector to default values ff = 07 ss = don't care dd = don't care</p> <p>Example: :0100000307F5 full chip erase</p>
04	<p>Display Device Data or Blank Check - Record type 04 causes the contents of the entire Flash array to be sent out the serial port in a formatted display. This display consists of an address and the contents of 16 bytes starting with that address. No display of the device contents will occur if security bit 2 has been programmed. Data to the serial port is initiated by the reception of any character and terminated by the reception of any character.</p> <p>General Format of Function 04 :05xxxx04ssssccccffcc</p> <p>Where: 05 = number of bytes (hex) in record xxxx = required field, but value is a "don't care" 04 = "Display Device Data or Blank Check" function code ssss = starting address cccc = ending address ff = subfunction 00 = display data 01 = blank check cc = checksum</p> <p>Example: :0500000440004FF70000 display 4000-4FFF</p>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

RECORD TYPE	COMMAND/DATA FUNCTION
05	<p>Miscellaneous Read Functions</p> <p>General Format of Function 05 :02xxxx05ffcc</p> <p>Where:</p> <ul style="list-style-type: none"> 02 = number of bytes (hex) in record xxxx = required field, but value is a "don't care" 05 = "Miscellaneous Read" function code ffcc = subfunction and selection code <ul style="list-style-type: none"> 0000 = read signature byte - manufacturer id (15H) 0001 = read signature byte - device id # 1 (C2H) 0002 = read signature byte - device id # 2 0700 = read security bits 0701 = read status byte 0702 = read boot vector cc = checksum <p>Example: :020000050001F8 read signature byte - device id # 1</p>
06	<p>Direct Load of Baud Rate</p> <p>General Format of Function 06 :02xxxx06hhllcc</p> <p>Where:</p> <ul style="list-style-type: none"> 02 = number of bytes (hex) in record xxxx = required field, but value is a "don't care" 06 = "Direct Load of Baud Rate" function code hh = high byte of Timer 2 ll = low byte of Timer 2 cc = checksum <p>Example: :02000006FF00F1</p>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

In Application Programming Method

Several In Application Programming (IAP) calls are available for use by an application program to permit selective erasing and programming of Flash sectors. All calls are made through a common interface, PGM_MTP. The programming functions are selected by setting up

the microcontroller's registers before making a call to PGM_MTP at FFF0H. The oscillator frequency is an integer number rounded down to the nearest megahertz. For example, set R0 to 11 for 11.0592 MHz. Results are returned in the registers. The IAP calls are shown in Table 9.

Table 9. IAP calls

IAP CALL	PARAMETER
PROGRAM DATA BYTE	<p>Input Parameters:</p> <p>R0 = osc freq (integer) R1 = 03h DPTR = address of byte to program ACC = byte to program</p> <p>Return Parameter</p> <p>ACC = 00 if pass, 100 if fail</p>
ERASE BLOCK	<p>Input Parameters:</p> <p>R0 = osc freq (integer) R1 = 01h DPH = block code as shown below:</p> <p style="margin-left: 20px;">Block 0, 0k to 0k, 00H Block 1, 0k to 16k, 20H Block 2, 16k to 32k, 40H Block 3, 32k to 48k, 60H Block 4, 48k to 64k, 80H</p> <p>DPL = 00h Return Parameter</p> <p>none</p>
ERASE BOOT VECTOR	<p>Input Parameters:</p> <p>R0 = osc freq (integer) R1 = 04h DPH = 00h DPL = don't care</p> <p>Return Parameter</p> <p>none</p>
PROGRAM SECURITY BIT	<p>Input Parameters:</p> <p>R0 = osc freq (integer) R1 = 09h DPH = 00h DPL = 00h = security bit # 1 (inhibit writing to Flash) 01h = security bit # 2 (inhibit Flash verify) 02h = security bit # 3 (disable external memory)</p> <p>Return Parameter</p> <p>none</p>
PROGRAM STATUS BYTE	<p>Input Parameters:</p> <p>R0 = osc freq (integer) R1 = 06h DPH = 00h DPL = 00h = program status byte ACC = status byte</p> <p>Return Parameter</p> <p>ACC = status byte</p>
PROGRAM BOOT VECTOR	<p>Input Parameters:</p> <p>R0 = osc freq (integer) R1 = 06h DPH = 00h DPL = 01h = program boot vector ACC = boot vector</p> <p>Return Parameter</p> <p>ACC = boot vector</p>
READ DEVICE DATA	<p>Input Parameters:</p> <p>R1 = 03h DPTR = address of byte to read</p> <p>Return Parameter</p> <p>ACC = value of byte read</p>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

IAP CALL	PARAMETER
READ MANUFACTURER ID	Input Parameters: R0 = osc freq (integer) R1 = 00h DPH = 00h DPL = 00h (manufacturer ID) Return Parameter ACC = value of byte read
READ DEVICE ID # 1	Input Parameters: R0 = osc freq (integer) R1 = 00h DPH = 00h DPL = 01h (device ID # 1) Return Parameter ACC = value of byte read
READ DEVICE ID # 2	Input Parameters: R0 = osc freq (integer) R1 = 00h DPH = 00h DPL = 02h (device ID # 2) Return Parameter ACC = value of byte read
READ SECURITY BITS	Input Parameters: R0 = osc freq (integer) R1 = 00h DPH = 00h DPL = 00h (security bit) Return Parameter ACC = value of byte read
READ STATUS BYTE	Input Parameters: R0 = osc freq (integer) R1 = 07h DPH = 00h DPL = 01h (status byte) Return Parameter ACC = value of byte read
READ BOOT VECTOR	Input Parameters: R0 = osc freq (integer) R1 = 07h DPH = 00h DPL = 01h (boot vector) Return Parameter ACC = value of byte read
FULL CHIP ERASE	Input Parameters: R0 = osc frequency R1 = 00h DPH = don't care DPL = don't care Return Parameter none

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1999 Nov 22

46

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Security

The security feature protects against software piracy and prevents the contents of the Flash from being read. The Security Lock bits are located in Flash. The P89C51RB2/RC2/RD2 has three programmable security lock bits that will provide different levels of protection for the on-chip code and data (see Table 10).

Table 10.

SECURITY LOCK BITS ¹			PROTECTION DESCRIPTION
LB1	LB2	LB3	
X	X	X	MOVX instructions executed from external program memory are disabled from fetching code bytes from internal memory.
1	X	X	Block erase is disabled. Erase or programming of the status byte or boot vector is disabled.
X	1	X	Verify of code memory is disabled.
X	X	1	External execution is disabled.

NOTE:

1. Security bits are independent of each other. Full-chip erase may be performed regardless of the state of the security bits.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2

DIP40: plastic dual in-line package; 40 leads (600 mil)

SOT129-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	4.7	0.51	4.0	1.70 1.14	0.53 0.38	0.36 0.22	52.50 51.50	14.1 13.7	2.64	15.24	3.68 3.05	15.80 15.24	17.42 15.90	0.254	2.25
inches	0.18	0.020	0.16	0.067 0.045	0.021 0.015	0.014 0.009	2.067 2.028	0.56 0.54	0.10	0.60	0.14 0.12	0.62 0.60	0.69 0.63	0.01	0.090

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.


OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	JEDEC	JEDEC	EMAJ			
SOT129-1	051008	MO-015AJ				92-11-17 93-01-14

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

PLCC44: plastic leaded chip carrier; 44 leads

SOT187-2




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
 16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
 P89C51RD2

QFP44: plastic quad flat package; 44 leads (lead length 1.3 mm); body 10 x 10 x 1.75 mm

SOT307-2



DIMENSIONS (mm are the original dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _D	H _E	L	L _p	v	w	y	Z _b ⁽¹⁾	Z _c ⁽¹⁾	θ
mm	2.10	0.25 0.65	1.95 1.65	0.25	0.40 0.20	0.25 0.14	10.1 9.9	10.1 9.9	0.8	12.9 12.3	12.9 12.3	1.3	0.95 0.55	0.15	0.15	0.1	1.2 0.8	1.2 0.8	10° 0°

Note

1. Flash: or metal protrusions of 0.25 mm maximum per side are not included

OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIA/J			
SOT307-2						95-02-04 97-02-01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

NOTES



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1999 Nov 22

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80C51 8-bit Flash microcontroller family
16KB/32KB/64KB ISP/IAP Flash with 512B/512B/1KB RAM

P89C51RB2/P89C51RC2/
P89C51RD2

Data sheet status

Data sheet status	Product status	Definition (1)
Objective specification	Development	This data sheet contains the design target or goal specifications for product development. Specification may change in any manner without notice.
Preliminary specification	Qualification	This data sheet contains preliminary data, and supplementary data will be published at a later date. Philips Semiconductors reserves the right to make changes at any time without notice in order to improve design and supply the best possible product.
Product specification	Production	This data sheet contains final specifications. Philips Semiconductors reserves the right to make changes at any time without notice in order to improve design and supply the best possible product.

[1] Please consult the most recently issued datasheet before initiating or completing a design.

Definitions

Short-form specification — The data in a short-form specification is extracted from a full data sheet with the same type number and title. For detailed information see the relevant data sheet or data handbook.

Limiting values definition — Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.

Application information — Applications that are described herein for any of these products are for illustrative purposes only. Philips Semiconductors make no representation or warranty that such applications will be suitable for the specified use without further testing or modification.

Disclaimers

Life support — These products are not designed for use in life support appliances, devices or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips Semiconductors customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips Semiconductors for any damages resulting from such application.

Right to make changes — Philips Semiconductors reserves the right to make changes, without notice, in the products, including circuits, standard cells, and/or software, described herein in order to improve design and/or performance. Philips Semiconductors assumes no responsibility or liability for the use of any of these products, conveys no license or title under any patent, copyright, or mask work right to these products, and makes no representations or warranties that these products are free from patent, copyright, or mask work right infringement, unless otherwise specified.

Philips Semiconductors
811 East Arques Avenue
P.O. Box 3409
Sunnyvale, California 94088-3409
Telephone: 609-234-7381

© Copyright Philips Electronics North America Corporation 1989
All rights reserved. Printed in U.S.A.

Date of release: 11-89

Document order number:

9397-750-06614

Let's make things better.

**Philips
Semiconductors**



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาตจาก Philips

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้