

เครื่องรับส่งสัญญาณเสียงแบบดิจิทัล
DIGITAL RADIO TRANSCEIVER



โดย
นางสาวธมลวรรณ เลาวานิชกุล
นายปดิพัทธ์ ผุดผ่อง

เลขที่.....
เลขทะเบียน 42185
วัน, เดือน, ปี 14 พ.ศ. 2545

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เครื่องรับส่งสัญญาณเสียงแบบดิจิทัล
DIGITAL RADIO TRANSCEIVER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทชั้นปีการศึกษา 2543

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องรับส่งสัญญาณเสียงแบบดิจิทัล

DIGITAL RADIO TRANSCEIVER

ผู้จัดทำ

1. นางสาวชมลวรรณ เถาวาณิชกุล 40010309

2. นายปดิพัทธ์ ผุดผ่อง 40010422



อาจารย์ที่ปรึกษา

(ดร. ทองทนต์ วานิชศรี)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับส่งสัญญาณเสียงแบบดิจิตอล
DIGITAL RADIO TRANSCEIVER

โดย นางสาวธมลวรรณ เลาวาณิชกุล 40010309
นายปดิษฐ์ หุคผ่อง 40010422

อาจารย์ที่ปรึกษา ดร. ทองทศ วานิชศรี

บทคัดย่อ

โครงการนี้เป็นการออกแบบและสร้างเครื่องรับส่งสัญญาณเสียงแบบดิจิตอล โดยใช้ความถี่วิทยุ 144 MHz มีความสามารถในการส่งข้อมูลด้วยความเร็ว 128 kbps โดยทำการมอดูเลตสัญญาณในระบบดิจิตอลแบบ BPSK (Binary Phase Shift Keying) โดยมีกำลังส่งประมาณ 10 mW

ABSTRACT

This project presents a designed and implementation of digital radio transceiver at carrier frequency of 144 MHz with 128 kbps data rate. Binary Phase Shift Keying (BPSK) modulation technique is employed in the transceiver. The transmitting output power is approximately 10 mW.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	5
2.1 ทฤษฎีเบื้องต้นในการมอดูเลตแบบดิจิตอลในระบบ BPSK	5
2.1.1 ลักษณะทั่วไปของการมอดูเลตสัญญาณดิจิตอลในระบบ BPSK	7
2.1.2 สเปกตรัมของสัญญาณที่ได้จากการมอดูเลตในระบบ BPSK	10
2.2 หลักการของแอนะล็อกพุดิจิตอลคอนเวอร์เตอร์	11
2.2.1 แอนะล็อกพุดิจิตอลคอนเวอร์เตอร์	11
2.2.2 ทฤษฎีการสุ่มตัวอย่าง (Sampling Theory)	12
2.2.3 A/D แบบประมาณค่าหลาย ๆ ครั้ง	13
2.2.4 ควอนไทซ์เออร์เรอร์ (Quantizing Error)	14
2.3 หลักการของดิจิตอลทูแอนะล็อกคอนเวอร์เตอร์	15
2.3.1 D/A แบบเลดเดอร์เน็ตเวิร์ค	16
2.4 วงจรออสซิลเลเตอร์ (oscillator)	17
2.4.1 หลักการของวงจรออสซิลเลเตอร์	18
2.4.2 วงจร LC Oscillator	19
2.4.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดัน (VCO)	21
2.5 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกกลูป	22
2.5.1 วงจรเฟสล็อกกลูป (Phase Locked Loop : PLL)	23
2.5.2 การหาทรานส์เฟอร์ฟังก์ชันของระบบเฟสล็อกกลูป	28
2.5.3 วงจรสังเคราะห์ความถี่เฟสล็อกกลูปแบบพรีสเกลเลอร์สสองโมดูลัส	32
2.6 ริงมอดูเลเตอร์ (Ring Modulator)	34
2.7 วงจรมิกเซอร์	36
2.8 วงจรขยายสัญญาณอาร์เอฟขนาดเล็ก (Small Signal RF Amplifier)	38
2.8.1 การไบอัสทรานซิสเตอร์	38
2.8.2 การคำนวณวงจขยายโดยใช้เอสพารามิเตอร์ (S Parameter)	38
2.8.3 อิมพีแดนซ์แมชชิง (Impedance Matching)	41
2.9 การดีมอดูเลตสัญญาณในระบบ BPSK	42
2.9.1 วงจรคูณสัญญาณ	42
2.9.2 วงจรกรองความถี่ต่ำผ่าน	42
2.9.3 วงจรตัดสินใจสัญญาณหรือวงจรเปรียบเทียบสัญญาณ	43
2.9.4 วงจรกู้สัญญาณพาหะ (Carrier Recovery)	44

	หน้า
บทที่ 3 การคำนวณและการสร้าง	46
3.1 การออกแบบส่วนของวงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล	46
3.1.1 การออกแบบวงจรขยายสัญญาณเสียง (Audio Frequency Amplifier)	46
3.1.2 การออกแบบวงจรกรองความถี่ต่ำผ่านแบบแอคทีฟ (Active Low Pass Filter)	46
3.1.3 การออกแบบวงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล (Analog to Digital Converter)	49
3.2 การออกแบบวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป 10.7 เมกะเฮิร์ตซ์	53
3.2.1 การออกแบบวงจรกำเนิดความถี่ที่ปรับความถี่ได้ตามแรงดันควบคุม	53
3.2.2 การออกแบบวงจรเปรียบเทียบเฟส	55
3.2.3 การออกแบบวงจรลูปฟิลเตอร์ (Loop Filter)	56
3.2.4 การออกแบบวงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์	58
3.3 การออกแบบวงจรริงมอดูเลเตอร์ (Ring Modulator)	59
3.4 การออกแบบวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	59
3.5 การออกแบบวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป 154.7 เมกะเฮิร์ตซ์	60
3.5.1 การออกแบบวงจรกำเนิดความถี่ที่ปรับความถี่ได้ตามแรงดันควบคุม	60
3.5.2 การออกแบบวงจรพรีสเกลเลอร์แบบสองโมดูลัส	61
3.5.3 การออกแบบวงจรเปรียบเทียบเฟสและการตั้ง โปรแกรมหารความถี่	62
3.5.4 การออกแบบวงจรลูปฟิลเตอร์ (Loop Filter)	63
3.6 การออกแบบวงจรมิกเซอร์ (Mixer)	66
3.7 การออกแบบวงจรขยายสัญญาณอาร์เอฟขนาดเล็ก (Small Signal RF Amplifier)	67
3.8 การออกแบบวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์ แบนด์วิดท์ 15 เมกะเฮิร์ตซ์	72
3.9 การออกแบบวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์ แบนด์วิดท์ 15 เมกะเฮิร์ตซ์	74
3.10 การออกแบบวงจรขยายสัญญาณอาร์เอฟขนาดเล็ก 144 MHz	74
3.11 การออกแบบวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป 154.7 เมกะเฮิร์ตซ์	74
3.12 การออกแบบวงจรมิกเซอร์ (Mixer)	74
3.13 การออกแบบวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์ แบนด์วิดท์ 4 เมกะเฮิร์ตซ์	75
3.14 การออกแบบวงจรขยายสัญญาณความถี่กลาง (IF Amplifier)	75
3.15 การออกแบบวงจรกู้สัญญาณพาหะ (Carrier Recovery)	76
3.15.1 การออกแบบวงจรกรองแถบความถี่ผ่านที่ 10.7 เมกะเฮิร์ตซ์	76
3.15.2 การออกแบบวงจรยกกำลังสอง	76
3.15.3 การออกแบบวงจรกรองแถบความถี่ผ่านที่ 21.4 เมกะเฮิร์ตซ์	76
3.15.4 วงจรหารความถี่	77

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.16 การออกแบบวงจรคี่มอดูเลต BPSK	77
3.16.1 วงจรคูณสัญญาณ	77
3.16.2 วงจรขยายสัญญาณแบบอินเวอร์ตดิ้ง	78
3.16.3 วงจรเปรียบเทียบสัญญาณ	78
3.17 การออกแบบส่วนเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง	79
3.17.1 วงจรกรองความถี่ต่ำผ่าน	79
3.17.2 วงจรเปรียบเทียบสัญญาณ	79
3.17.3 วงจรเฟสล็อกกลุ๊ป	80
3.17.4 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์	82
3.17.5 วงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขานาน	83
3.17.6 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง	84
3.17.7 วงจรกรองความถี่ต่ำผ่านแบบแอกทิฟ	84
3.17.8 วงจรขยายสัญญาณเสียง (Audio Power Amplifier)	84
บทที่ 4 การทดลองและผลการทดลอง	94
4.1 ผลการทดลองของส่วนเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล	94
4.1.1 วงจรขยายสัญญาณเสียง	94
4.1.2 วงจรกรองความถี่ต่ำผ่านแบบแอกทิฟ	95
4.1.3 วงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล	96
4.2 ผลการทดลองของวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์	97
4.2.1 วงจรวีซีโอ	97
4.2.2 วงจรเปรียบเทียบเฟส	99
4.2.3 วงจรกรองแถบความถี่ผ่านด้วยเซรามิก	101
4.3 ผลการทดลองของวงจรริงมอดูเลเตอร์	103
4.4 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	105
4.5 ผลการทดลองของวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	107
4.5.1 วงจรวีซีโอ	107
4.5.2 วงจรพรีสเกลเลอร์	108
4.5.3 วงจรเปรียบเทียบเฟส	109
4.6 ผลการทดลองของวงจรมิกเซอร์	111
4.7 ผลการทดลองของวงจรขยายสัญญาณอาร์เอฟขนาดเล็ก	113
4.8 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์	114
4.9 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์	116
4.10 ผลการทดลองของวงจรขยายสัญญาณอาร์เอฟ	117

	หน้า
4.11 ผลการทดลองของวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	118
4.12 ผลการทดลองของวงจรมิกเซอร์	118
4.13 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	119
4.14 ผลการทดลองของวงจรขยายสัญญาณความถี่กลาง	120
4.15 ผลการทดลองของวงจรผู้สัญญาณพาหะ	121
4.15.1 วงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	121
4.15.2 วงจรยกกำลังสอง	122
4.15.3 วงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์	123
4.15.4 วงจรหารความถี่	124
4.16 ผลการทดลองของวงจรคีมอคูเลตแบบ BPSK	
4.16.1 วงจรคูณ	125
4.16.2 วงจรขยายสัญญาณแบบอินเวอร์ตติงและวงจรเปรียบเทียบสัญญาณ	126
4.17 ผลการทดลองของส่วนเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง	127
4.17.1 วงจรกรองความถี่ต่ำผ่านและวงจรเปรียบเทียบสัญญาณ	128
4.17.2 วงจรเฟสล็อก	128
4.17.3 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์	129
4.17.4 วงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน	130
4.17.5 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก	131
4.17.6 วงจรกรองความถี่ต่ำผ่าน	132
4.17.7 วงจรขยายสัญญาณเสียง	133
บทที่ 5 บทวิจารณ์และบทสรุป	135
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

บทที่ 1 บทนำ

รูปที่ 1.1	บล็อกไดอะแกรมของวงจรภาคส่งของเครื่องรับส่งสัญญาณเสียงแบบคิจิตอล	3
รูปที่ 1.2	บล็อกไดอะแกรมของวงจรภาครับของเครื่องรับส่งสัญญาณเสียงแบบคิจิตอล	4

บทที่ 2 ทฤษฎีและหลักการ

รูปที่ 2.1	เฟสและความถี่เชิงมุมของสัญญาณไซน์ซอซด์	5
รูปที่ 2.2	เอาต์พุตจากการมอดูเลตทางเฟสและความถี่เมื่อสัญญาณอินพุตคือสัญญาณไซน์ซอซด์	6
รูปที่ 2.3	เอาต์พุตจากการมอดูเลตทางเฟสและความถี่เมื่ออินพุตคือสัญญาณสี่เหลี่ยม	6
รูปที่ 2.4	สัญญาณที่ต้องการจะฝากส่งไปกับคลื่นพาห์โดยใช้วิธีการมอดูเลชันทางเฟส	7
รูปที่ 2.5	การเปรียบเทียบระหว่างสัญญาณเบสแบนด์คิจิตอลกับคลื่นพาห์และเอาต์พุตที่ได้จากการมอดูเลตทางเฟส	8
รูปที่ 2.6	การเปรียบเทียบระหว่างสัญญาณเบสแบนด์คิจิตอลกับคลื่นพาห์และเอาต์พุตที่ได้จากการมอดูเลตทางเฟสเมื่อจัดสัญญาณอินพุตเสียใหม่	9
รูปที่ 2.7	เฟสไดอะแกรมที่ได้จากการมอดูเลตสัญญาณคิจิตอลแบบ PSK	10
รูปที่ 2.8	ผลของการมอดูเลตแบบ BPSK เมื่อวิเคราะห์ในเชิงความถี่	11
รูปที่ 2.9	ความละเอียดของ A/D จะแปรผันตรงกับจำนวนบิตทางเอาต์พุต	11
รูปที่ 2.10	การสุ่มหลาย ๆ ช่วงจะมีลักษณะใกล้เคียงกับสัญญาณเดิม	12
รูปที่ 2.11	Successive Approximation Register (SAR) เป็นตัวเร่งความเร็วของกระบวนการแปลงสัญญาณแอนะล็อกให้เป็นสัญญาณคิจิตอล	14
รูปที่ 2.12	วงจร S/H แบบง่าย ๆ สามารถกำจัดผลกระทบที่เกิดจากควอนไทซ์เออเรอร์ได้	14
รูปที่ 2.13	ความละเอียดของแรงดันเอาต์พุต	15
รูปที่ 2.14	วงจร Binary Ladder D/A	16
รูปที่ 2.15	วงจร positive feedback	18
รูปที่ 2.16	การเกิดออสซิลเลต	19
รูปที่ 2.17	วงจรสมมูลของ LC Oscillator	19
รูปที่ 2.18	วงจรออสซิลเลเตอร์แบบ โคลทิตด์	21
รูปที่ 2.19	วงจรวีซีโอ	21
รูปที่ 2.20	บล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกกลูป	22
รูปที่ 2.21	บล็อกไดอะแกรมของวงจรเฟสล็อกกลูป	23
รูปที่ 2.22	ผลต่างเฟสเมื่อความถี่เท่ากัน	24
รูปที่ 2.23	ผลต่างเฟสเมื่อความถี่อินพุตไม่เท่ากัน	24
รูปที่ 2.24	บล็อกไดอะแกรมของทรานส์เฟอร์ฟังก์ชันของเฟสล็อกกลูป	28

	หน้า
รูปที่ 2.25 วงจรฟิลเตอร์อย่างง่าย	29
รูปที่ 2.26(a) ผลตอบสนองความถี่ของระบบเฟสล็อกกลุ๊ป	30
รูปที่ 2.26(b) ผลตอบสนองเมื่อสัญญาณอินพุตเป็น Step Function	30
รูปที่ 2.27 วงจรสังเคราะห์ความถี่เฟสล็อกกลุ๊ปแบบพรีสเกลเลอร์สอง โมดูลัส	32
รูปที่ 2.28 ริงมอดูเลเตอร์	34
รูปที่ 2.29 วงจรสมมูลเมื่อคลื่นพาหะเป็นบวก	34
รูปที่ 2.30 วงจรสมมูลเมื่อคลื่นพาหะเป็นลบ	35
รูปที่ 2.31 วงจรริงมอดูเลเตอร์เชิงปฏิบัติ	35
รูปที่ 2.32 บล็อกไดอะแกรมหลักการทำงานของวงจรมิกเซอร์	36
รูปที่ 2.33 วงจรมิกเซอร์แบบ single – diode	37
รูปที่ 2.34 วงจรบาลานซ์ไดโอดมิกเซอร์	37
รูปที่ 2.35 สัญญาณที่ผ่านวงจรกรองความถี่ต่ำผ่าน	42
รูปที่ 2.36 สัญญาณที่ผ่านวงจรตัดสินสัญญาณ	43
รูปที่ 2.37 วงจรเปรียบเทียบสัญญาณแบบอนอินเวอร์ตดิงกับไบอัสบวก	43
รูปที่ 2.38 วงจรเปรียบเทียบสัญญาณแบบอินเวอร์ตดิงกับไบอัสลบ	44
รูปที่ 2.39 วงจรเปรียบเทียบสัญญาณในทางปฏิบัติ	44
รูปที่ 2.40 วงจรกู่สัญญาณพาหะและสัญญาณตามจุดต่างๆ	45
รูปที่ 2.41 การทำงานของวงจรเฟสล็อกกลุ๊ป	45
บทที่ 3 การคำนวณและการสร้าง	
รูปที่ 3.1 วงจรขยายสัญญาณเสียง	46
รูปที่ 3.2 วงจรต้นแบบของวงจรกรองความถี่ต่ำผ่านแบบ Sallen and Key	47
รูปที่ 3.3 วงจรกรองความถี่ต่ำผ่านแบบเอกทีฟความถี่คัทออฟ 5 กิโลเฮิร์ตซ์	48
รูปที่ 3.4 บล็อกไดอะแกรมของไอซี ADC0841	49
รูปที่ 3.5 วงจรกำเนิดความถี่ด้วยคริสตอล 9.216 เมกะเฮิร์ตซ์	49
รูปที่ 3.6 วงจรหารความถี่	50
รูปที่ 3.7 วงจร โมโนสเตเบิลมัลติไวเบรเตอร์	50
รูปที่ 3.8 การเข้ารหัส	51
รูปที่ 3.9 วงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม	51
รูปที่ 3.10 ไทม์มิงไดอะแกรมของสัญญาณดิจิทัลภาคส่ง	52
รูปที่ 3.11 วงจรกำเนิดความถี่แบบโคลพิตต์ชชนิดเบสร่วม	53
รูปที่ 3.12 วงจรสมมูลทาง AC ของวงจรถูกกำเนิดความถี่แบบโคลพิตต์ชชนิดเบสร่วม	53
รูปที่ 3.13 วงจรกำเนิดความถี่จริงที่ใช้งาน	54
รูปที่ 3.14 วงจรกำเนิดความถี่ความถี่ด้วยแรงดันที่ความถี่ 10.7 เมกะเฮิร์ตซ์	55

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.45(a) สัญญาณอินพุตของวงจรเปรียบเทียบสัญญาณ โดย V_{ref} คือระดับแรงดันเปรียบเทียบ	79
(b) สัญญาณเอาต์พุตของวงจรเปรียบเทียบสัญญาณซึ่งมีความถี่ 16 กิโลเฮิร์ตซ์	79
รูปที่ 3.46 วงจรเปรียบเทียบสัญญาณ	80
รูปที่ 3.47 บล็อกไดอะแกรมของวงจรเฟสล็อกกลุ๊ปโดยใช้ไอซี 74HC4046	80
รูปที่ 3.48 วงจรรูปฟิลเตอร์ที่ใช้ในการคำนวณ	81
รูปที่ 3.49 วงจรรูปฟิลเตอร์	81
รูปที่ 3.50 ไอซี 74LC123 ซึ่งภายในมีวงจร โมโนสเตเบิลมัลติไวเบรเตอร์ 2 ตัว	82
รูปที่ 3.51 ขั้นตอนในการสร้างสัญญาณนาฬิกาควบคุม วงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนาน	82
รูปที่ 3.52 วงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน	83
รูปที่ 3.53 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียงโดยใช้ไอซี DAC0800	84
รูปที่ 3.54 วงจรขยายสัญญาณเสียงโดยใช้ LM386	84
รูปที่ 3.55 ทัมมิ่งไดอะแกรมของสัญญาณดิจิทัลภาครับ	85
รูปที่ 3.56 วงจรรวมภาคเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล	86
รูปที่ 3.57 วงจรรวมภาคเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล (ต่อ)	87
รูปที่ 3.58 วงจรรวมภาคส่ง	88
รูปที่ 3.59 วงจรรวมภาคส่ง(ต่อ)	89
รูปที่ 3.60 วงจรรวมภาครับ	90
รูปที่ 3.61 วงจรรวมภาครับ (ต่อ)	91
รูปที่ 3.62 วงจรรวมภาคเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง	92
รูปที่ 3.63 วงจรรวมภาคเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง (ต่อ)	93
บทที่ 4 การทดลองและผลการทดลอง	
รูปที่ 4.1 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรขยายสัญญาณเสียง	94
รูปที่ 4.2 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบเอกทิพ	96
รูปที่ 4.3 สัญญาณต่างๆ ในการสร้างสัญญาณความถี่ 16 กิโลเฮิร์ตซ์	96
รูปที่ 4.4 สัญญาณเอาต์พุตจากวงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม	97
รูปที่ 4.5 กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่ที่ได้ของวงจรวีซีโอ	98
รูปที่ 4.6 กราฟแสดงความสัมพันธ์ระหว่างความถี่และกำลังงานเอาต์พุตจากวงจรวีซีโอ	99
รูปที่ 4.7 สัญญาณที่ขา LD (Lock Detect) และเอาต์พุตของวงจรเปรียบเทียบเฟส	99
รูปที่ 4.8 สัญญาณจากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์	100
รูปที่ 4.9 สเปกตรัมแสดงฮาร์โมนิกของสัญญาณ	

	หน้า
รูปที่ 4.10 สเปกตรัมของสัญญาณจากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์	101
รูปที่ 4.11 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน ด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์	102
รูปที่ 4.12 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตก่อนและหลังผ่าน วงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์	102
รูปที่ 4.13 สเปกตรัมของสัญญาณหลังผ่านวงจรกรองแถบความถี่ผ่าน ด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์	103
รูปที่ 4.14 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตจากวงจรริงมอดูเลเตอร์	103
รูปที่ 4.15 สเปกตรัมของสัญญาณจากวงจรริงมอดูเลเตอร์	104
รูปที่ 4.16 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	105
รูปที่ 4.17 สเปกตรัมของสัญญาณหลังผ่านวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	106
รูปที่ 4.18 กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่ที่ได้ จากวงจรวีซีโอที่ใช้ในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	108
รูปที่ 4.19 กราฟแสดงความสัมพันธ์ระหว่างความถี่และกำลังงานเอาต์พุต จากวงจรวีซีโอในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	108
รูปที่ 4.20 เปรียบเทียบอินพุตและเอาต์พุตของวงจรฟรีสเกลเลอร์	109
รูปที่ 4.21 สัญญาณที่ขา LD (Lock Detect) และเอาต์พุตของวงจรเปรียบเทียบเฟส	110
รูปที่ 4.22 สัญญาณจากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	110
รูปที่ 4.23 สเปกตรัมแสดงฮาร์มอนิกของสัญญาณ จากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	111
รูปที่ 4.24 สเปกตรัมของสัญญาณจากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	111
รูปที่ 4.25 สเปกตรัมของสัญญาณที่ได้จากวงจรมิกเซอร์	112
รูปที่ 4.26 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณอาร์เอฟ	113
รูปที่ 4.27 ความสัมพันธ์กำลังงานอินพุตและกำลังงานเอาต์พุต ของวงจรขยายสัญญาณอาร์เอฟ	113
รูปที่ 4.28 สเปกตรัมของสัญญาณจากวงจรขยายสัญญาณอาร์เอฟรวม 2 ภาค	114
รูปที่ 4.29 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์	115
รูปที่ 4.30 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์	115
รูปที่ 4.31 สเปกตรัมของสัญญาณที่รับได้จากสายอากาศ	116
รูปที่ 4.32 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์	116
รูปที่ 4.33 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณอาร์เอฟ	117
รูปที่ 4.34 ความสัมพันธ์กำลังงานอินพุตและกำลังงานเอาต์พุต ของวงจรขยายสัญญาณอาร์เอฟ	117

	หน้า
รูปที่ 4.35 สเปกตรัมของสัญญาณจากวงจรขยายสัญญาณอาร์เอฟ	118
รูปที่ 4.36 สเปกตรัมของสัญญาณจากวงจรมิกเซอร์	118
รูปที่ 4.37 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	119
รูปที่ 4.38 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	120
รูปที่ 4.39 สเปกตรัมของสัญญาณจากวงจรขยายสัญญาณความถี่กลาง	121
รูปที่ 4.40 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	121
รูปที่ 4.41 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรก้ำลึงสอง	122
รูปที่ 4.42 สเปกตรัมของสัญญาณจากวงจรก้ำลึงสอง	122
รูปที่ 4.43 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์	123
รูปที่ 4.44 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตก่อนและหลังผ่าน วงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์	124
รูปที่ 4.45 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์	124
รูปที่ 4.46 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรหารความถี่	125
รูปที่ 4.47 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรคูณ	125
รูปที่ 4.48 เปรียบสัญญาณอินพุตและเอาต์พุตของวงจรขยายสัญญาณแบบอินเวอร์ตติง และวงจรเปรียบเทียบสัญญาณ	126
รูปที่ 4.49 เปรียบเทียบความล่าช้า (Delay Times) ที่เกิดขึ้นในการรับส่ง	127
รูปที่ 4.50 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน และวงจรเปรียบเทียบสัญญาณ	128
รูปที่ 4.51 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรเฟสล็อกกลุป	129
รูปที่ 4.52 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจร โมโนสเตเบิลมัลติไวเบรเตอร์	129
รูปที่ 4.53 สัญญาณนาฬิกาของวงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน	130
รูปที่ 4.54 เปรียบเทียบสัญญาณข้อมูลดิจิทัลกับสัญญาณนาฬิกา ของวงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน	131
รูปที่ 4.55 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของ วงจรเปลี่ยนสัญญาณดิจิทัลเป็นแอนะล็อก	131
รูปที่ 4.56 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน	132
รูปที่ 4.57 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณเสียง	133
รูปที่ 4.58 ประสิทธิภาพของวงจรขยายสัญญาณเสียง	134

บทที่ 5 บทวิจารณ์และบทสรุป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
บทที่ 1 บทนำ	
บทที่ 2 ทฤษฎีและหลักการ	
ตารางที่ 2.1 การเปรียบเทียบวงจรออสซิลเลเตอร์แบบต่างๆ	17
บทที่ 3 การคำนวณและการสร้าง	
ตารางที่ 3.1 ค่า Q ของวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทที่อันดับต่าง ๆ	47
ตารางที่ 3.2 ค่าของอุปกรณ์ต่างๆที่ใช้ในวงจรกรองความถี่ต่ำผ่านที่ความถี่คัทออฟต่าง ๆ	48
ตารางที่ 3.3 ค่าอิมพลีเมนต์ของวงจรแบบบัตเตอร์เวิร์ท	72
บทที่ 4 การทดลองและผลการทดลอง	
ตารางที่ 4.1 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบเอกทีฟ	95
ตารางที่ 4.2 ความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่และกำลังงานเอาต์พุต จากวงจรวีซีโอ	98
ตารางที่ 4.3 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน ด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์	101
ตารางที่ 4.4 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	105
ตารางที่ 4.5 ผลของวงจรวีซีโอที่ใช้ในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์	107
ตารางที่ 4.6 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์	114
ตารางที่ 4.7 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์	119
ตารางที่ 4.8 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์	123
ตารางที่ 4.9 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณเสียง	132
ตารางที่ 4.10 ประสิทธิภาพของวงจรขยายสัญญาณเสียง	133
บทที่ 5 บทวิจารณ์และบทสรุป	

บทที่ 1

บทนำ

ในปัจจุบันการติดต่อสื่อสารกันระหว่างมนุษย์ มีการพัฒนาอย่างรวดเร็วและทันสมัยขึ้นรวมทั้งมีการพัฒนารูปแบบการส่งข้อมูลในรูปแบบของสัญญาณให้ง่ายและสะดวกในการส่งและรับมากขึ้น โดยปกติแล้วเราจะพบเห็นการส่งข้อมูลในรูปแบบของสัญญาณแอนะล็อก ซึ่งเป็นลักษณะการส่งที่มีรูปแบบของสัญญาณต่อเนื่องกันไป แต่เนื่องจากรูปแบบของสัญญาณแอนะล็อกนี้มีความจำกัดในด้านความละเอียดและประสิทธิภาพในการส่งข้อมูลที่ดี เพราะจะมีสัญญาณรบกวนระหว่างเส้นทาง ทำให้คุณภาพของสัญญาณนั้นลดลงข้อมูลที่ได้มีการพัวพัน จึงเกิดการพัฒนารูปแบบการส่งข้อมูลอีกรูปแบบหนึ่ง คือ การส่งสัญญาณในรูปแบบดิจิทัล ซึ่งจะมีความถูกต้องแม่นยำกว่า เนื่องจากสัญญาณดิจิทัลมีความต้านทานต่อสัญญาณรบกวนและมีความจุในการส่งสัญญาณมาก ในปัจจุบันความต้องการในการสื่อสารเพิ่มมากขึ้นทั้งทางด้านคุณภาพและปริมาณในการใช้งาน ทำให้การสื่อสารแบบดิจิทัลเข้ามามีบทบาทอย่างมาก และระบบการสื่อสารต่างๆมากมายในปัจจุบัน ได้ถูกพัฒนาเป็นระบบดิจิทัล หลักการส่งข้อมูลแบบดิจิทัลก็คือการนำข้อมูลข่าวสารที่เป็นสัญญาณดิจิทัลมาทำการผสมกับคลื่นพาหะ หรือที่เรียกว่าขบวนการมอดูเลชัน (Modulation) แล้วส่งสัญญาณออกไป ทางฝั่งรับก็จะทำการนำคลื่นสัญญาณพาหะออกด้วยขบวนการดีมอดูเลชัน (Demodulation) ทำให้ได้สัญญาณข้อมูลเดิมกลับมา รูปแบบการมอดูเลตสัญญาณดิจิทัลมีหลายรูปแบบเช่น เอฟเอสเค พีเอสเค บีพีเอสเค คิวพีเอสเค คิวเอเอ็ม ฯลฯ

ในโครงงานนี้จะใช้การมอดูเลตแบบบีพีเอสเค (BPSK : Binary Phase Shift Keying) ในการมอดูเลตสัญญาณข้อมูลดิจิทัล วงจรการทำงานของเครื่องรับส่งแสดงได้ดังนี้

จากบล็อกไดอะแกรมในรูปที่ 1.1 แสดงส่วนประกอบที่สำคัญต่างๆ ของวงจรในภาคส่งดังนี้

1. วงจรที่ใช้เปลี่ยนสัญญาณเสียงให้เป็นสัญญาณดิจิทัล (Analog to Digital) เป็นวงจรที่ใช้เปลี่ยนสัญญาณเสียงซึ่งเป็นสัญญาณแอนะล็อกให้เป็นข้อมูลแบบดิจิทัล สำหรับนำไปมอดูเลตแบบบีพีเอสเค โดยสัญญาณดิจิทัลที่ได้จะมีความเร็ว 128 kbps ซึ่งวงจรที่ใช้เปลี่ยนสัญญาณเสียงให้เป็นสัญญาณดิจิทัลประกอบด้วยวงจรย่อยดังนี้

1.1 ไมโครโฟน (Microphone) ทำหน้าที่เปลี่ยนสัญญาณเสียงให้เป็นสัญญาณไฟฟ้า

1.2 วงจรขยายสัญญาณเสียง (Audio Frequency Amplifier) ทำหน้าที่ขยายสัญญาณไฟฟ้าที่ได้จากไมโครโฟนให้มีขนาดสูงขึ้น

1.3 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) เพื่อจำกัดความถี่ของสัญญาณเสียงก่อนนำไปเข้าวงจรเปลี่ยนสัญญาณเสียงให้เป็นสัญญาณดิจิทัล

1.4 วงจรเปลี่ยนสัญญาณขนานให้เป็นสัญญาณอนุกรม (Parallel to Series)

2. วงจรสังเคราะห์ความถี่ (Frequency Synthesizer) เป็นวงจรถ่ายความถี่โดยใช้เฟสล็อกผลิตความถี่ 10.7 MHz ใช้เป็นความถี่โลคอลเพื่อเป็นคลื่นพาหะในการมอดูเลตกับสัญญาณดิจิทัล

3. วงจรบาลานซ์มอดูเลเตอร์ (Balance Modulator) ทำหน้าที่มอดูเลตสัญญาณดิจิทัลที่ได้จาก


วงจรเปลี่ยนสัญญาณเสียงให้เป็นสัญญาณดิจิทัลกับคลื่นพาหะความถี่ 10.7 MHz

4. วงจรกรองแถบความถี่ผ่าน 10.7 MHz (Band Pass Filter 10.7 MHz) เพื่อจำกัดแถบความถี่ของสัญญาณบีพีเอสเค
5. วงจรสังเคราะห์ความถี่ (Frequency Synthesizer) เป็นวงจรกำเนิดความถี่โดยใช้เฟสล็อกคูณผลิตความถี่ 154.7 MHz ซึ่งใช้เป็นความถี่โลคอลล เพื่อเลื่อนความถี่ของสัญญาณจากความถี่กลางให้มีความถี่วิทยุ
6. วงจรมิกเซอร์ (Mixer) ทำหน้าที่เลื่อนความถี่ของสัญญาณความถี่กลาง 10.7 MHz ให้เป็นความถี่วิทยุ 144 MHz
7. วงจรขยายสัญญาณความถี่วิทยุ (Radio Frequency Amplifier) ทำหน้าที่ขยายกำลังของสัญญาณวิทยุ เพื่อให้มีกำลังงานเพียงพอที่จะส่งออกอากาศในระยะทางไกล
8. วงจรกรองแถบความถี่ผ่าน 144 MHz (Band Pass Filter 144 MHz) ทำหน้าที่กรองสัญญาณความถี่ที่ไม่ต้องการที่เกิดจากวงจรมิกเซอร์ออกไป เพื่อส่งเฉพาะสัญญาณวิทยุ 144 MHz ออกอากาศ

จากบล็อกไดอะแกรมในรูปที่ 1.2 แสดงส่วนประกอบที่สำคัญต่างๆ ของวงจรในภาพรัศมีดังนี้


1. วงจรกรองแถบความถี่ผ่าน 144 MHz (Band Pass Filter 144 MHz) ทำหน้าที่กรองสัญญาณที่ไม่ต้องการที่รับได้จากสวอากาศของเครื่องรับออกไป
2. วงจรขยายสัญญาณความถี่วิทยุ (Radio Frequency Amplifier) ทำหน้าที่ขยายสัญญาณวิทยุที่รับได้
3. วงจรสังเคราะห์ความถี่ (Frequency Synthesizer) เป็นวงจรกำเนิดความถี่โดยใช้เฟสล็อกคูณผลิตความถี่ 154.7 MHz ซึ่งใช้เป็นความถี่โลคอลล เพื่อเลื่อนความถี่ของสัญญาณจากความถี่วิทยุให้ลงมาเป็นความถี่กลาง
4. วงจรมิกเซอร์ (Mixer) ทำหน้าที่เลื่อนความถี่ของสัญญาณจากความถี่วิทยุ 144 MHz ให้ลงมาเป็นความถี่กลาง 10.7 MHz
5. วงจรกรองแถบความถี่ผ่าน 10.7 MHz (Band Pass Filter 10.7 MHz) ทำหน้าที่กรองสัญญาณความถี่ที่ไม่ต้องการที่เกิดจากวงจรมิกเซอร์ออกไป เพื่อให้ได้เฉพาะสัญญาณความถี่กลางเท่านั้น
6. วงจรขยายสัญญาณความถี่กลาง (IF Amplifier) ทำหน้าที่ขยายสัญญาณความถี่กลางให้มีขนาดสูงขึ้น
7. วงจรกู้คืนพาหะ (Carrier Recovery) เพื่อกู้คืนพาหะที่ส่งมาจากทางด้านส่ง และนำคลื่นพาหะที่กู้ได้ไปทำการคูณคูณเพื่อให้ได้สัญญาณดิจิทัลที่เหมือนกับทางภาคส่งกลับคืนมา
8. วงจรคูณ (Multiplier) ทำหน้าที่คูณคูณสัญญาณบีพีเอสเค โดยอินพุตของวงจรมคูณเป็นสัญญาณบีพีเอสเคกับสัญญาณที่ได้จากวงจรมกู้คืนพาหะ
9. วงจรเปลี่ยนสัญญาณดิจิทัลให้เป็นสัญญาณเสียง (Digital to Analog) ทำหน้าที่ตรงกันข้ามกับวงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัลทางด้านส่ง เพื่อให้สามารถรับสัญญาณเสียงที่ส่งมาจากทางด้านส่งได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.1 บล็อกไต่กระแสของวงจรถ่ายส่งสัญญาณเสียงแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 บล็อกไดอะแกรมของวงจรภาครับส่งสัญญาณเสียงแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้ทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ยกเว้นหากมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 ทฤษฎีเบื้องต้นในการมอดูเลตแบบดิจิตอลในระบบ BPSK (Binary Phase Shift Keying)

คลื่นที่มีความต่อเนื่องในลักษณะของสัญญาณไซน์ซอซด์ สามารถที่จะเกิดการเปลี่ยนแปลงได้ไม่ว่าจะเป็นแอมพลิจูดหรือมุมของสัญญาณตามสมการ

$$\varphi(t) = a(t) \cos[\omega_c t + \gamma(t)] \quad (2.1)$$

จากสมการที่ 2.1 ถ้าเราให้ $\gamma(t)$ มีค่าคงที่และทำการเปลี่ยนแปลง $a(t)$ ให้มีค่าเกี่ยวข้องกับสัญญาณ $f(t)$ หรือสัญญาณข่าวสารที่ต้องการจะฝากส่งแล้ว ความสัมพันธ์ที่ได้นี้จะกลายเป็นแนวความคิดในการมอดูเลชันทางแอมพลิจูด (Amplitude Modulation) ตามสมการที่ (2.2)


$$\phi_{AM}(t) = f(t) \cos[\omega_c t + \theta] \quad (2.2)$$

แต่ถ้าเรากำหนดให้ $a(t)$ หรือแอมพลิจูดของสัญญาณไซน์ซอซด์ มีค่าคงที่เท่ากับ A แต่ทำการเปลี่ยนแปลงมุมของสัญญาณหรือ $\gamma(t)$ ให้เกี่ยวข้องกับสัญญาณ $f(t)$ แล้วความสัมพันธ์นี้จะกลายเป็นแนวความคิดในการมอดูเลตเชิงมุม (Angle Modulation) ซึ่งมุมของสัญญาณไซน์ซอซด์ สามารถอธิบายในเทอมของความถี่หรือเฟส ทั้งความถี่และเฟสต่างก็มีความสัมพันธ์ซึ่งกันและกันคือความถี่ของสัญญาณไซน์ซอซด์ คือ อัตราการเปลี่ยนแปลงมุมเฟสของสัญญาณเทียบกับเวลา ตามสมการที่ (2.3)

$$\omega(t) = \frac{d\theta}{dt} \quad (2.3)$$

หรือ

$$\theta(t) = \int_0^t \omega_c(\tau) d\tau + d\theta \quad (2.4)$$



รูปที่ 2.1 เฟสและความถี่เชิงมุมของสัญญาณไซน์ซอซด์


จากแนวความคิดในเรื่องที่กล่าวมาทำให้เกิดการมอดูเลตใน 2 ลักษณะ ในลักษณะแรกจะทำการเปลี่ยนเฟสของสัญญาณไซน์ซอซด์ ให้เกี่ยวข้องกับสัญญาณ $f(t)$ เรียกว่าการมอดูเลตทางเฟส

(Phase Modulation : PM) ตามสมการที่ (2.5) และอีกลักษณะหนึ่งคือทำการเปลี่ยนแปลงความถี่ของสัญญาณไซน์ซอซด์ให้สัมพันธ์กับสัญญาณ เรียกว่า การมอดูเลตทางความถี่ (Frequency Modulation : FM) ตามสมการที่ (2.6)

$$\phi_{PM} = A_c \cos[\omega_c t + k_p f(t)] \quad (2.5)$$


$$\phi_{FM} = A_c \cos[\omega_c t + k_f \int f(t) dt] \quad (2.6)$$

ถ้าสัญญาณที่ต้องการจะฝากส่งหรือ $f(t)$ มีลักษณะเป็นสัญญาณไซน์ซอซด์ หรือสัญญาณที่มีความต่อเนื่องใดๆแล้ว ผลที่ได้จากการมอดูเลตทางเฟสกับผลที่ได้จากการมอดูเลตทางความถี่สามารถแสดงได้ตามรูปที่ 2.2



รูปที่ 2.2 เอาต์พุตจากการมอดูเลตทางเฟสและความถี่ เมื่อสัญญาณอินพุตคือสัญญาณไซน์ซอซด์

ถ้าสัญญาณที่ต้องการจะฝากส่งหรือ $f(t)$ มีลักษณะเป็นสัญญาณสี่เหลี่ยมหรือสัญญาณดิจิทัลแล้ว ผลที่ได้จากการมอดูเลตทางเฟสกับผลที่ได้จากการมอดูเลตทางความถี่สามารถแสดงได้ตามรูปที่ 2.3



รูปที่ 2.3 เอาต์พุตจากการมอดูเลตทางเฟสและความถี่เมื่ออินพุตคือสัญญาณสี่เหลี่ยม

ในการมอดูเลตทางเฟสกับสัญญาณดิจิทัลนั้นจะได้การมอดูเลตที่เรียกว่า “ PSK (Phase Shift Keying) ” และการมอดูเลตทางความถี่กับสัญญาณดิจิทัลนั้น จะได้การมอดูเลตที่เรียกว่า “ FSK (Frequency Shift Keying) ” นอกจากนั้นการมอดูเลตสัญญาณดิจิทัลในรูปแบบของการมอดูเลตชั้นทางแอมพลิจูดจะได้รับการมอดูเลตที่เรียกว่า “ ASK (Amplitude Shift Keying) ”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1 ลักษณะทั่วไปของการมอดูเลตสัญญาณดิจิทัลในระบบ BPSK

การมอดูเลตสัญญาณดิจิทัลในแบบ PSK (Phase Shift Keying) นั้นมีพื้นฐานมาจากการมอดูเลตทางเฟส (PM : Phase Modulation) หรือบางที่เรียกว่า “ Carrier Phase Modulation ” โดยเริ่มต้นพิจารณาจากสมการการมอดูเลตทางเฟสคือ


$$\phi_{PM}(t) = A_c \cos[\omega_c t + K_p m(t)] \quad (2.7)$$

เมื่อ $\phi_M(t)$ คือ สัญญาณคลื่นพาหะที่มีการมอดูเลตกับสัญญาณที่ต้องการจะฝากส่ง (Phase Modulated Signal)

K_p คือ ค่าคงที่ในการมอดูเลตทางเฟส (Phase Modulation Constant)

$m(t)$ คือ สัญญาณที่ต้องการจะฝากส่งไปกับคลื่นพาหะ (Phase Modulating Signal)

ถ้ากำหนดให้สัญญาณที่ต้องการจะฝากส่งไปกับคลื่นพาหะเป็นสัญญาณสี่เหลี่ยมตามรูปที่ 2.4



รูปที่ 2.4 สัญญาณที่ต้องการจะฝากส่งไปกับคลื่นพาหะโดยใช้วิธีการมอดูเลตขั้นทางเฟส


ในบางครั้งสัญญาณที่จะทำการมอดูเลตทางเฟสกับคลื่นพาหะเป็นสัญญาณดิจิทัลอาจถูกเรียกว่าเป็นสัญญาณเบสแบนด์ก็ได้ จากรูปที่ 2.4 จะพบว่าสัญญาณเบสแบนด์ที่ต้องการจะมอดูเลตจะมีระดับคงที่ 2 ระดับคือ +A และ 0 และถ้ากำหนดค่าคงที่ในการมอดูเลตทางเฟสมีค่าเป็น π/A แล้วแทนค่าลงในสมการที่ 2.7 จะได้

$$\phi_{PM}(t) = A_c \cos\left[\omega_c t + \left(\frac{\pi}{A}\right)m(t)\right] \quad (2.8)$$

$$\text{โดย } \phi_{PM}(t) = A_c \cos[\omega_c t] \quad \text{เมื่อ } m(t) = 0 \quad (2.9)$$

$$\phi_{PM}(t) = A_c \cos[\omega_c t + \pi] \quad \text{เมื่อ } m(t) = A \quad (2.10)$$

ตามรูปที่ 2.5 เป็นการเปรียบเทียบระหว่างสัญญาณเบสแบนด์ดิจิทัลกับคลื่นพาหะและเอาต์พุตที่ได้จากการมอดูเลตทางเฟส



รูปที่ 2.5 การเปรียบเทียบระหว่างสัญญาณเบสแบนด์ดิจิทัลกับคลื่นพาหะและเอาต์พุตที่ได้จากการมอดูเลตทางเฟส


ซึ่งผลที่ได้จากการมอดูเลตสัญญาณดิจิทัลเข้ากับคลื่นพาหะในรูปแบบของมอดูเลชันทางเฟส (PM) นั้น จะพบว่าเมื่อระดับของสัญญาณเบสแบนด์มีการเปลี่ยนแปลงระดับสัญญาณคือจากสูงไปต่ำหรือต่ำไปสูงนั้น คลื่นพาหะจะมีการเปลี่ยนแปลงเฟสอย่างกะทันหันโดยมีการเปลี่ยนเฟสไปเท่ากับ π ซึ่งด้วยเหตุนี้เองจึงเรียกการมอดูเลตทางเฟสในแบบที่สัญญาณที่ต้องการมอดูเลตเป็นสัญญาณดิจิทัลว่า “PSK (Phase Shift Keying)” จากกราฟในรูปที่ 2.5 จะพบว่าในกรณีที่สัญญาณมีระดับสูง (logic 1) เฟสจะชิปไปเท่ากับ π แต่เมื่อสัญญาณมีระดับต่ำ (logic 0) เฟสจะไม่มีชิป แต่ในบางครั้งอาจมีการลบสัญญาณที่ต้องการมอดูเลตกับค่าคงที่ซึ่งมีค่าเท่ากับ A เสียก่อนดังนั้นจากสมการที่ (2.8) สามารถเขียนใหม่ได้เป็น

$$\phi_{PM}(t) = A_c \cos \left[\omega_c t + \left(\frac{\pi}{A} \right) (A - m(t)) \right] \quad (2.11)$$

$$\text{โดย } \phi_{PM}(t) = A_c \cos[\omega_c t] \quad \text{เมื่อ } m(t) = A \quad (2.12)$$

$$\phi_{PM}(t) = A_c \cos[\omega_c t + \pi] \quad \text{เมื่อ } m(t) = 0 \quad (2.13)$$

ซึ่งจะพบว่าผลที่ได้จากสมการที่ (2.9) และ (2.10) จะตรงกันข้ามกับผลที่ได้จากสมการที่ (2.12) และ (2.13) และจากรูปที่ 2.5 จะได้เอาต์พุตตามรูปที่ 2.6 คือ



รูปที่ 2.6 การเปรียบเทียบระหว่างสัญญาณเบสแบนด์ดิจิทัลกับคลื่นพาหะและเอาต์พุตที่ได้จากการมอดูเลตทางเฟสเมื่อจัดสัญญาณอินพุตเสียใหม่

จากการมอดูเลชันทางเฟสที่กล่าวมาข้างต้นนั้นจะพบว่าขนาดของสัญญาณคลื่นพาหะจะมีแอมพลิจูดคงที่ตลอดแต่จะมีการเปลี่ยนเฟสเมื่อข้อมูลมีการเปลี่ยนแปลง จากสูงไปต่ำหรือต่ำไปสูงโดยมีค่าเท่ากับ π และความถี่จะคงเดิมเสมอจึงเรียกการมอดูเลตทางเฟส เมื่อสัญญาณที่ต้องการมอดูเลตมีลักษณะเป็นสัญญาณดิจิทัล 2 ระดับ และให้ลักษณะต่างๆดังที่กล่าวมาแล้วข้างต้นว่าเป็นวิธีการมอดูเลตทางดิจิทัลแบบ BPSK (Binary Phase Shift Keying)

ที่กล่าวมาแล้วนั้นเป็นการมอดูเลชันแบบ BPSK (Binary Phase Shift Keying) เป็นการทำให้สัญญาณของคลื่นพาหะมีการชิฟเฟสครั้งละ π ซึ่งใช้กับการมอดูเลตสัญญาณดิจิทัลทีละ 1 บิตคือความเป็นไปได้ของข้อมูล 1 บิต (เท่ากับ 0 หรือ 1) จะมีค่าเท่ากับ 2 ดังนั้นเฟสที่จะเปลี่ยนแปลงต่อการเปลี่ยนแปลงข้อมูล 1 ค่าจะเท่ากับ $2\pi/2 = \pi$ หากต้องการมอดูเลตสัญญาณดิจิทัลโดยการให้การชิฟเฟส 1 ครั้งแทนข้อมูล 2 บิตแล้ว ความเป็นไปได้ของข้อมูล 2 บิต (เท่ากับ 00,01,10,11) จะมีค่าเท่ากับ 4 ดังนั้นเฟสที่จะเปลี่ยนแปลงข้อมูลเท่ากับ $2\pi/4 = \pi/2$ ตามที่ได้กล่าวมาแล้วสามารถเขียนเป็นสมการการมอดูเลชันสัญญาณดิจิทัลแบบ PSK ได้ตามสมการที่ (2.14) คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_0(t) = V \cos \left[\omega_c(t) - \frac{2\pi(i-1)}{M} \right] \tag{2.14}$$


เมื่อ $i = 1, 2, 3, \dots, M$

M = ความเป็นไปได้ทั้งหมดของข้อมูล

N = จำนวนบิตของข้อมูลที่ต้องการส่งต่อการเปลี่ยนแปลงเฟสของคลื่นพาหะหนึ่งครั้ง

ω_c = ความเร็วเชิงมุมของคลื่นพาหะ (rad/s)

ตัวอย่างการมอดูเลชันสัญญาณดิจิทัลแบบ PSK เมื่อ $N = 1, 2$ และ 3 แสดงได้ตามรูปที่ 2.7



รูปที่ 2.7 เฟสไดอะแกรมที่ได้จากการมอดูเลตสัญญาณดิจิทัลแบบ PSK

สิ่งที่สำคัญอีกอย่างหนึ่งที่น่าจะพิจารณาในการเลือกมอดูเลตสัญญาณดิจิทัลในแบบ BPSK ก็คือ เรื่องของสเปกตรัมของสัญญาณก่อนและหลังการมอดูเลต ซึ่งจะอธิบายในหัวข้อถัดไป

2.1.2 สเปกตรัมของสัญญาณที่ได้จากการมอดูเลตในระบบ BPSK

ตามที่กล่าวมานั้นเป็นการพิจารณาถึงสัญญาณที่ได้จากการมอดูเลตแบบ BPSK ในโดเมนของเวลาซึ่งสิ่งที่สำคัญอีกอย่างหนึ่งคือการพิจารณาถึงสัญญาณที่ได้จากการมอดูเลตแบบ BPSK ในโดเมนของความถี่จากที่กล่าวมาตั้งแต่เริ่มต้นว่าการมอดูเลชันสัญญาณดิจิทัลในแบบ BPSK นั้นเป็นลักษณะหนึ่งของการมอดูเลตทางแอมพลิจูดแบบซัดคคลื่นพาหะ

$$\text{สมมุติให้ข่าวสารมีค่าเป็น } m(t) = \cos(\omega_m)t \tag{2.15}$$

$$\text{และคลื่นพาหะมีค่าเป็น } f(t) = \cos(\omega_c)t \tag{2.16}$$

จะได้เอาต์พุตจากการมอดูเลตสัญญาณดิจิทัลแบบ BPSK ในรูปแบบของการมอดูเลตทางแอมพลิจูดแบบซัดคคลื่นพาหะคือ


$$\phi_{BPSK} = m(t) \times f(t) \tag{2.17}$$

แต่เราทราบแล้วว่าสัญญาณข้อมูลมีลักษณะเป็นสัญญาณสี่เหลี่ยมดังนั้นจึงสามารถใช้การกระจายของอนุกรมฟูรีเยร์กระจายสมการที่ (2.18) ได้ดังนี้คือ

$$\phi_{BPSK} = \frac{1}{2\pi} \left[\cos(\omega_c \pm \omega_m)t - \frac{1}{3} \cos(\omega_c \pm 3\omega_m)t + \dots \right] \tag{2.18}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถเขียนเป็นสเปกตรัมของสัญญาณที่ผ่านการมอดูเลตในแบบ BPSK ได้ดังรูปที่ 2.8




รูปที่ 2.8 ผลของการมอดูเลตแบบ BPSK เมื่อวิเคราะห์ในเชิงความถี่

2.2 หลักการของแอนะล็อกทูดิจิทัลคอนเวอร์เตอร์

2.2.1 แอนะล็อกทูดิจิทัลคอนเวอร์เตอร์

แอนะล็อกทูดิจิทัลคอนเวอร์เตอร์ ใช้สำหรับการแปลงสัญญาณอินพุตที่เป็นแอนะล็อกให้เป็นจำนวนจำกัดของดิจิทัลบิต ผลลัพธ์ที่ได้จะอยู่ในรูปของเว็ควงทางดิจิทัล ซึ่งจะกลายเป็นรหัสเลขฐานสองที่แทนระดับแต่ละระดับของสัญญาณแอนะล็อก ถ้าจำนวนบิตทางเอาต์พุตมีหลาย ๆ บิต ความละเอียดของ A/D ตัวนั้นก็จะมีมากขึ้น เช่น A/D ขนาด 12 บิต ก็จะมีค่าความละเอียดเท่ากับ 12 เป็นต้น ดังแสดงในรูปที่ 2.9



รูปที่ 2.9 ความละเอียดของ A/D จะแปรผันตรงกับจำนวนบิตทางเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าคอนเวอร์ชันขั้นไทม์ (Conversion Time) เป็นเกณฑ์ที่สำคัญอีกตัวหนึ่งของ A/D ซึ่งจะเห็นได้ว่าการแปลงสัญญาณแอนะล็อกให้กลายเป็นสัญญาณทางดิจิทัลไม่ได้เกิดขึ้นโดยทันทีทันใด แต่ต้องมีการผ่านกระบวนการต่างๆ ค่าเวลาคอนเวอร์ชันขั้นไทม์ คือ ช่วงเวลาที่ต้องการกระทำกระบวนการต่างๆ ให้เสร็จสิ้นซึ่งมีค่าอยู่ประมาณเป็นไมโครวินาทีสำหรับ A/D ความเร็วสูง และเป็นมิลลิวินาที สำหรับ A/D แบบธรรมดา

2.2.2 ทฤษฎีการสุ่มตัวอย่าง (Sampling Theory)

เนื่องจาก A/D ต้องการค่าเวลาขณะหนึ่ง ที่นำไปใช้ในกระบวนการแปลงสัญญาณแอนะล็อกไปเป็นสัญญาณดิจิทัล ช่วงเวลาช่วงหนึ่งจะใช้สำหรับการสุ่มตัวอย่าง (Sampling) ของสัญญาณตัวอย่าง เช่น A/D สามารถเปลี่ยนสัญญาณเสร็จสมบูรณ์ได้ภายใน 1 มิลลิวินาที ดังนั้นมันจึงสามารถเปลี่ยนสัญญาณได้ 1,000 ครั้งใน 1 วินาที (ในทางทฤษฎี) อัตราการเปลี่ยนสัญญาณสูงสุดมีค่าเท่ากับส่วนกลับของค่าเวลาการเปลี่ยน

$$\text{Conversion Rate} = \frac{1}{\text{Conversion Time}}$$

ตัวคอนเวอร์เตอร์จะสุ่มตัวอย่างของสัญญาณด้วยอัตราต่ำสุดเป็น 2 เท่าของความถี่สูงสุดของสัญญาณอินพุตที่เข้ามา อัตราการสุ่มนี้เรียกว่า Nyquist rate พิจารณาสัญญาณแอนะล็อกที่เป็นคลื่นรูปไซน์ 10 เฮิร์ตซ์ จ่ายให้กับตัว A/D ตามรูปที่ 2.10



รูปที่ 2.10 การสุ่มหลาย ๆ ช่วงจะมีลักษณะใกล้เคียงกับสัญญาณเดิม

อัตราต่ำสุดของการสุ่มตัวอย่างเป็น 2 เท่าของความถี่สูงสุดของสัญญาณอินพุต หรือ 20 เฮิร์ตซ์ เมื่อข้อมูลดิจิทัลถูกนำมาสร้างเป็นสัญญาณแอนะล็อกขึ้นมาใหม่โดย A/D สัญญาณแอนะล็อกตัวใหม่จะมีลักษณะคล้ายคลึงกับสัญญาณดั้งเดิม ถ้าความถี่ 10 เฮิร์ตซ์ เป็นความถี่สูงสุดที่เข้ามายังตัว A/D ค่าเวลาที่ใช้ในการเปลี่ยนสัญญาณสูงสุดเป็น 1/20 เฮิร์ตซ์ หรือ 50 มิลลิวินาที เป็นต้น

การที่เราจะปรับปรุงประสิทธิภาพของ A/D ในแง่ความเหมือนจริงของสัญญาณการแปลงให้อยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปดิจิทัล เราจะต้องเพิ่มอัตราการสุ่มขึ้นในขณะที่คาบเวลาเท่าเดิมอัตราการสุ่ม 8 จุดต่อไซเคิลต้องการอัตราการสุ่มของส่วนประกอบความถี่สูงสุดอินพุต 8 ครั้ง เช่น ความถี่อินพุต 10 เฮิร์ตซ์ จะต้องสุ่มตัวอย่างที่ 80 เฮิร์ตซ์ ดังนั้นตัวคอนเวอร์เตอร์ควรมีค่าเวลาการเปลี่ยนเป็น $1/80$ เฮิร์ตซ์หรือ 12.5 มิลลิวินาที ถ้าตัว A/D ไม่สามารถสุ่มตัวอย่างได้เร็วพอต่อสัญญาณอินพุตที่เปลี่ยนแปลงไป ข่าวสารข้อมูลที่บรรจุในสัญญาณแอนะล็อกทางอินพุตจะสูญหายไป

2.2.3 A/D แบบประมาณค่าหลาย ๆ ครั้ง


เทคนิคแบบการประมาณค่าหลาย ๆ ครั้ง มีชื่อว่า Successive Approximation (SA) เป็นเทคนิคที่น่าเลือกใช้ เพราะมีราคาถูกมีความละเอียดพอสมควรและเป็น A/D ที่มีความเร็วสูง เทคนิคการประมาณค่าหลาย ๆ ครั้ง เป็นเทคนิคที่มีความสามารถสูงและใช้งานได้ดี ซึ่งสามารถใช้แปลงสัญญาณแอนะล็อกให้เป็นสัญญาณดิจิทัลได้รวดเร็ว และมีประสิทธิภาพเพราะไม่เกิดการออสซิลเลต อุปกรณ์ที่สำคัญของเทคนิคแบบ SA เรียกว่า Successive Approximation Register (SAR) ดังแสดงในรูปที่ 2.11

-การเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัล เริ่มต้นเมื่อสัญญาณแอนะล็อกถูกป้อนให้คอนเวอร์เตอร์และพัลส์การแปลงเริ่มต้น (Start conversion pulse : SOC) ถูกป้อนให้กับตัว SAR พัลส์สัญญาณนาฬิกาถูกแรกที่ป้อนให้กับตัว SAR จะ “ON” เอาต์พุตของบิตนับสูงสุด ดังนั้นจึงเป็นการปรับให้อาต์พุตของ A/D เป็น 50% ของแรงดันเอาต์พุตของอินเวอร์เตอร์ ตัว SAR จะมองไปยังเอาต์พุตของวงจรเปรียบเทียบกับเอาต์พุตของ A/D มีค่ามากกว่าหรือน้อยกว่าสัญญาณแอนะล็อกทางอินพุต ถ้าแรงดันของ A/D มีค่ามากกว่าวงจรเปรียบเทียบจะยังคงอยู่ในสถานะ “OFF”

ดังนั้นตัว SAR จะ “OFF” บิตนับสูงสุดลง และให้ชื่อว่าสถานะ “0” ถ้าแรงดันของ A/D มีค่าน้อยกว่าสัญญาณแอนะล็อกทางอินพุตวงจรเปรียบเทียบจะยังคงทำงานอยู่ ดังนั้นตัว SAR จะยังคงปล่อยให้บิตนับสูงสุด “ON” อยู่ และเราเรียกสถานะนี้ว่า “1” ซึ่งสถานะ “1” หรือ “0” นี้จะกระทำภายในพัลส์ของสัญญาณนาฬิกาเพียงพัลส์เดียวบนสัญญาณนาฬิกาถัดไปตัว SAR จะ “ON” บิตนับสูงสุดอันดับ 2 และทำการตรวจสอบผลลัพธ์ที่ได้อีกครั้งหนึ่งจากวงจรเปรียบเทียบ ถ้าสัญญาณจาก A/D ครั้งใหม่นี้มีค่ามากกว่าแรงดันอินพุต เอาต์พุตของวงจรเปรียบเทียบยังจะไม่มี ดังนั้นตัว SAR จะ “OFF” บิตนับสูงสุดอันดับ 2 ทั้งและเรียกมันว่า “0” แต่ถ้าสัญญาณจาก A/D มีค่าน้อยกว่าวงจรเปรียบเทียบจะยังคงทำงาน และตัว SAR จะปล่อยให้บิตนับสูงสุดอันดับ 2 นี้ “ON”

ตัว SAR จะพิจารณาแต่ละบิตด้วยวิธีเดียวกัน (บิตนับสูงสุดถึงบิตนับต่ำสุด) จนกระทั่งทุก ๆ บิตถูกพิจารณาหมดเนื่องจาก 1 บิต ถูกหาค่าภายใน 1 พัลส์ A/D ขนาด 8 บิต จึงใช้สัญญาณนาฬิกาเพียง 8 พัลส์ ก็สามารถทำการแปลงได้จนจบกระบวนการ เมื่อบิตนับต่ำสุดถูกพิจารณาเสร็จสิ้นแล้ว ตัว SAR จะส่งสัญญาณสิ้นสุดการแปลงผัน (End of Conversion : EOC) ไปทำการค้างผลลัพธ์ที่ได้ ซึ่งเป็นเลขฐานสองทางเอาต์พุตไว้

SA Converter เป็นคอนเวอร์เตอร์ที่มีประสิทธิภาพสูงมาก และสามารถทำการแปลงสัญญาณได้อย่างรวดเร็วพร้อมทั้งมีความละเอียดสูงอีกด้วย คอนเวอร์เตอร์หลายตัวที่ใช้เทคนิคแบบนี้สามารถทำการแปลง A/D ขนาด 12 บิต ได้โดยใช้เวลาน้อยกว่า 10 ไมโครวินาที




รูปที่ 2.11 Successive Approximation Register (SAR) เป็นตัวเร่งความเร็วของกระบวนการแปลงสัญญาณแอนะล็อกให้เป็นสัญญาณดิจิทัล

2.2.4 ควอนไทซิงเออเรอร์ (Quantizing Error)

ควอนไทซิงเออเรอร์เป็นคุณลักษณะเฉพาะตัวของ A/D ซึ่งจะมีสาเหตุเนื่องมาจากการเปลี่ยนแปลงระดับสัญญาณแอนะล็อกทางด้านอินพุตในระหว่างที่ทำการแปลงสัญญาณอยู่

สัญญาณแอนะล็อกของ A/D ถูกจ่ายให้กับวงจรเปรียบเทียบ A/D ต้องการเวลาอยู่ช่วงหนึ่ง เพื่อที่จะสร้างสัญญาณดิจิทัลออกมาทางเอาต์พุต ถ้าแรงดันอินพุตเกิดการเปลี่ยนแปลงขึ้นในระหว่างการแปลงสัญญาณไบนารี เอาต์พุตสุดท้ายจะแทนระดับแรงดันที่ท้ายสุดของการแปลงแทนที่จะเป็นช่วงเริ่มต้น เมื่อไม่มีการเปลี่ยนแปลงแรงดันอินพุตขึ้น เช่น ในกรณีของแรงดันไฟตรง ในกรณีนี้จะไม่เกิดควอนไทซิงเออเรอร์ขึ้น สัญญาณที่มีการเปลี่ยนแปลงอย่างรวดเร็วนั้นจะก่อให้เกิดควอนไทซิงเออเรอร์มากกว่า วิธีหนึ่งที่สามารถกำจัดควอนไทซิงเออเรอร์ได้คือ ใช้วงจร S/H (Sampling and Hold Circuit) ก่อนวงจรเปรียบเทียบ ซึ่งในรูปที่ 2.12 จะแสดงวงจรของ A/D ที่ใช้ S/H




รูปที่ 2.12 วงจร S/H แบบง่าย ๆ สามารถกำจัดผลกระทบที่เกิดจากควอนไทซิงเออเรอร์ได้

หน้าที่เก็บประจุค่าของสัญญาณอินพุตที่เข้ามา ต่อมาสวิตช์อิเล็กทรอนิกส์จะเปิดวงจรออก ดังนั้นจึงเป็นการกำจัดผลกระทบที่เกิดจากควอนไตซิ่งเออเรอร์ทิ้งไป เพราะตัวเก็บประจุยังคงเก็บค่าของสัญญาณแอนะล็อกที่สุ่มไว้ โดยไม่คำนึงถึงสัญญาณอินพุตจะเปลี่ยนแปลงไปอย่างไรเมื่อต้องการแปลงสัญญาณช่วงเวลาถัดไปวงจรก็จะทำการสุ่มสัญญาณขึ้นมาใหม่อีกครั้ง

2.3 หลักการของดิจิตอลทูแอนะล็อกคอนเวอร์เตอร์

ดิจิตอลทูแอนะล็อกคอนเวอร์เตอร์ (Digital to Analog Converter or D/A) เป็นตัวแปลงรหัสเลขฐานสองจากวงจรดิจิตอลใดๆ ให้กลายเป็นระดับแรงดันแอนะล็อกที่มีความสัมพันธ์กับระบบเลขฐานสอง ความละเอียดของ D/A เราจะนิยามไว้เป็นระดับแรงดันในแต่ละขั้นที่เอาต์พุตสามารถจะผลิตออกมาได้ ซึ่งมีความสัมพันธ์โดยตรงต่อจำนวนของบิตทางด้านอินพุตที่อยู่ในรูปของรหัสไบนารี D/A ขนาด 4 บิตมีอินพุตบิตอยู่ 4 อินพุตซึ่งจะมีความละเอียดเท่ากับ 4 จำนวนของระยะและความแตกต่างของระดับสัญญาณแอนะล็อกทางด้านเอาต์พุตที่ D/A ขนาด 4 บิตสามารถผลิตได้จะมีค่าเท่ากับ $(2^4) = 16$ ระดับนั้น ย่อมหมายถึงสัญญาณแอนะล็อกทางเอาต์พุตสามารถถูกแทนได้ด้วยระดับแรงดัน 16 ขั้นด้วยกัน



รูปที่ 2.13 ความละเอียดของแรงดันเอาต์พุต


D/A ขนาด 8บิต สามารถให้สัญญาณแอนะล็อกทางด้านเอาต์พุตที่เป็นระดับแรงดันได้ 2^8 หรือ 256 ระดับ D/A ขนาด 12 บิตให้ระดับแรงดันทางเอาต์พุตได้ 2^{12} หรือ 4096 ระดับจะเห็นได้ว่า D/A มีขนาดอินพุตบิตมากเท่าไร ความละเอียดและความถูกต้องของระดับแรงดันแอนะล็อกทางเอาต์พุตที่ D/A สามารถผลิตได้จะมากขึ้นตาม ดังแสดงในรูปที่ 2.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1 D/A แบบเลดเดอร์เน็ตเวิร์ค

เทคนิคเลดเดอร์เน็ตเวิร์ค สามารถสร้างแรงดันตามน้ำหนักของรหัสไบนารี โดยอาศัยความต้านทานเพียง 2 ค่าเท่านั้น ที่จัดในลักษณะวงจรแบ่งแรงดันหรือที่เรียกว่าไบนารีเลดเดอร์ (Binary ladder) ดังแสดงในรูปที่ 2.14

การทำงานของวงจร D/A แบบเลดเดอร์เน็ตเวิร์คอาศัยเกทที่ต่ออยู่ในลักษณะอนุกรม ถูกใช้สำหรับขับแอนะล็อกสวิตช์เมื่อรหัสไบนารี 0000 ถูกส่งมายังเกทแอนะล็อกอิน สวิตช์ทั้งหมดจะเปิดออก ดังนั้นแรงดันเอาต์พุตที่ได้จากออปแอมป์จึงมีค่าเป็นศูนย์ สวิตช์ S_1 จะปิดลงเมื่อเกทได้รับรหัสไบนารีเป็น 1000 เป็นผลให้เกิดแรงดันเอาต์พุต 5 โวลต์ ออกมาจากออปแอมป์ ถ้ารหัสไบนารีเป็น 0010 สวิตช์ S_3 ก็จะปิด และทำให้เกิดแรงดัน 1.25 โวลต์ ที่เอาต์พุตและสุดท้ายถ้าอินพุตเป็น 0001 สวิตช์ S_4 จะปิดลง ออปแอมป์จะให้แรงดันเอาต์พุตออกมา 0.625 โวลต์จะสังเกตได้ว่าแต่ละแรงดันเอาต์พุตอยู่ในรูปอันดับของไบนารี คือเอาต์พุตสามารถเปลี่ยนจาก 0 ถึง 10 โวลต์ เพิ่มขึ้น ชั้นละ 0.625 โวลต์ (24 หรือ 16 ชั้น)



รูปที่ 2.14 วงจร Binary Ladder D/A

ข้อดีของเลดเดอร์เน็ตเวิร์ค D/A คือสามารถออกแบบได้ง่ายเนื่องจากใช้ความต้านทานเพียง 2

ค่าเท่านั้นและบริษัทผู้ผลิต D/A เกือบทั้งหมดจะใช้เทคนิคแบบเลดเดอร์เน็ตเวิร์คในการผลิต D/A

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับโรงเรียนเพื่อการศึกษาเท่านั้น มิฉะนั้นผู้ใดเห็นไปจะประณามตามการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 วงจรออสซิลเลเตอร์ (oscillator)

วงจรออสซิลเลเตอร์ เป็นวงจรพื้นฐานที่สำคัญวงจรหนึ่ง ซึ่งถูกนำมาใช้งานทั้งในระบบสื่อสาร เช่นในระบบเครื่องส่งและเครื่องรับ ในการกำหนดคสัญลักษณ์ Carrier frequency หรือสร้าง local Oscillator สำหรับการ Mixer และการ Detect สัญญาณ นอกจากนี้ยังนำมาใช้งานในวงจรสร้างสัญญาณเสียง วงจรต้นกำเนิดสัญญาณความถี่ต่างๆ และเป็นส่วนประกอบย่อยของวงจรอื่นๆอีกเป็นจำนวนมาก

วงจรออสซิลเลเตอร์แบ่งออกได้เป็น วงจรออสซิลเลเตอร์คลื่นรูปไซน์ และวงจรออสซิลเลเตอร์ที่ไม่ใช่คลื่นไซน์ เช่น รูปสี่เหลี่ยม พัลส์ เป็นต้น วงจรออสซิลเลเตอร์ส่วนใหญ่จะเป็นคลื่นรูปไซน์ (sine-wave oscillator) ซึ่งจะให้เกิดสัญญาณคลื่นรูปไซน์ออกมาตลอดเวลา โดยมีขนาดและความถี่คงที่ ชนิดของการออสซิลเลตแบ่งได้จากอุปกรณ์ที่ใช้ ฉะนั้นวงจรออสซิลเลเตอร์คลื่นรูปไซน์จะแบ่งได้เป็น

- 1) LC Oscillator
- 2) RC Oscillator
- 3) Crystal Oscillator

ซึ่งแต่ละแบบจะมีลักษณะการใช้งาน และข้อดี-ข้อเสียที่ต่างกันไป ดูได้จากตารางที่ 2.1

รูปแบบของวงจรออสซิลเลเตอร์	ข้อดี-ข้อเสีย	ลักษณะการใช้งาน
LC Oscillator	<ol style="list-style-type: none"> 1. ความถี่เปลี่ยนแปลงได้ง่าย 2. เสถียรภาพทางความถี่ไม่คอยดี 3. นิยมนำไปใช้งานโดยทั่วไป 4. ใช้ในย่านความถี่สูง 	<ol style="list-style-type: none"> 1. ใช้ในเครื่องรับวิทยุ,ทีวี เอฟเอ็ม ฯลฯ 2. ใช้เป็นตัวออสซิลเลเตอร์ในการวัดทางด้านความถี่สูง
RC Oscillator	<ol style="list-style-type: none"> 1. ใช้ช่วงความถี่ต่ำ ความถี่สามารถเปลี่ยนแปลงได้ 2. เสถียรภาพของความถี่ไม่ดี 	<ol style="list-style-type: none"> 1. ใช้เป็นตัวออสซิลเลเตอร์ในการวัดทางด้านความถี่ต่ำ
Crystal Oscillator	<ol style="list-style-type: none"> 1.เสถียรภาพของความถี่ดีเป็นพิเศษ 2. ใช้ในย่านความถี่สูง 3. การทำให้ความถี่เปลี่ยนแปลงทำได้ยาก 	<ol style="list-style-type: none"> 1. ใช้ในเครื่องส่งวิทยุ นาฬิกา เครื่องมือวัดต่างๆ ฯลฯ 2. เมื่อนำมาใช้งานร่วมกับวงจร phase lock loop จะนำไปใช้งานได้อย่างกว้างขวาง


ตารางที่ 2.1 การเปรียบเทียบวงจรออสซิลเลเตอร์แบบต่างๆ

2.4.1 หลักการของวงจรรออสซิลเลเตอร์

วงจรรออสซิลเลเตอร์คือ วงจรขยายชนิดหนึ่งนั่นเอง แต่เป็นวงจรรขยายชนิดป้อนกลับแบบบวก (positive feedback) จะสร้างสัญญาณเอาต์พุตออกมาที่ความถี่ค่าหนึ่งโดยไม่ต้องการสัญญาณอินพุต ดังนั้นอาจกล่าวได้ว่า วงจรรออสซิลเลเตอร์ประกอบด้วย 3 ส่วน คือ

1. วงจรขยาย (Amplifier)
2. วงจรป้อนกลับแบบบวก (Positive feedback)
3. วงจรรีโซแนนซ์ (Resonance)

โดยที่ Amplifier เป็นวงจรที่สามารถขยายสัญญาณความถี่ที่เราต้องการ positive feedback เป็นวงจรป้อนกลับสัญญาณเพื่อนำมาขยายเพิ่มขึ้น โดยจะต้องเป็นการป้อนกลับแบบบวกและวงจรรีโซแนนซ์เป็นตัวเลือกความถี่



รูปที่ 2.15 วงจร positive feedback

พิจารณารูป 2.15 แสดงถึงบล็อกโคแอมเพล็กซ์ของ positive feedback เราสามารถหาอัตราขยายแรงดันรวมของวงจรได้ดังนี้

$$A_v = \frac{A}{1 - A\beta} \quad (2.19)$$

จากสมการจะเห็นว่าถ้าเป็นการป้อนกลับแบบบวกเทอมของ $A\beta$ จะมีค่าเป็นบวก อัตราขยายรวมของวงจรจะมีค่าเพิ่มขึ้น และถ้าเทอม $A\beta$ อัตราขยายรวมของวงจรจะมีค่าอนันต์ สามารถนำมาอธิบายการเกิดออสซิลเลเตอร์ของวงจรรออสซิลเลเตอร์ได้ว่า ถ้ามีสัญญาณขนาดเล็ก ๆ ป้อนเข้ามาทางอินพุตของวงจรรขยาย สัญญาณเอาต์พุตที่ได้จะกลับเฟส 180° แล้วป้อนกลับแบบบวกมาเสริมสัญญาณอินพุตซึ่งมีเฟสเสริมกัน จึงทำให้สัญญาณอินพุตมีขนาดเพิ่มขึ้น สัญญาณเอาต์พุตที่ได้ก็จะยิ่งมีขนาดใหญ่ตามไปด้วย เมื่อมีการป้อนกลับเสริมอีกก็จะทำให้ได้เอาต์พุตขนาดใหญ่ขึ้นไปเรื่อยๆ นั่นคือ ค่าของ loop gain $A\beta > 1$ เริ่มเกิดการออสซิลเลต โดยปกติการเพิ่มขึ้นของสัญญาณจะถูกจำกัดที่แรงดันค่าหนึ่ง เมื่อ loop gain = 1 ดังนั้นเมื่อเกิดการป้อนกลับก็เสมือนว่า ป้อนกลับด้วยค่าแรงดันที่คงที่ วงจรจึงให้เอาต์พุตที่ได้ระดับแรงดันเสมือนกับคงที่คือ การออสซิลเลตอย่างต่อเนื่องนั่นเอง


อาจสรุปเป็นเงื่อนไขการเกิดออสซิลเลตได้ 2 ข้อ ดังนี้

1. อัตราขยายของ loop gain ต้องมีค่ามากกว่าหรือเท่ากับ 1
2. ผลรวมของเฟสภายใน loop ต้องเป็นจำนวนเต็มเท่าของ 2π เรเดียน หรือ $0, 360^\circ, \dots$ ถ้า

เกิดกรณีทั้ง 2 พร้อมกันและวงจรจึงจะเกิดการออสซิลเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในวงจรออสซิลเลเตอร์ทั่วไปจะเกิดการออสซิลเลตได้ด้วยตัวเองโดยไม่ต้องมีการป้อนสัญญาณอินพุตเข้าไปเลยแม้แต่น้อย ทั้งนี้เพราะสัญญาณที่ช่วยกระตุ้นให้เกิดการออสซิลเลตในขณะเริ่มต้นนั้นคือ สัญญาณรบกวนที่มีอยู่ภายในอุปกรณ์นั่นเอง เพียงแต่จะต้องมีการป้อนแรงดันไปเลี้ยงให้กับวงจรตลอดเวลาเท่านั้น



รูปที่ 2.16 การเกิดออสซิลเลต

2.4.2 วงจร LC Oscillator

วงจรออสซิลเลเตอร์ที่นิยมนำมาใช้งานโดยทั่วไปเป็นแบบที่ใช้อุปกรณ์ L และ C เชื่อมต่อกัน 3 จุด สามารถวิเคราะห์คุณสมบัติโดยทั่วไปของวงจรป้อนกลับได้ดังนี้



รูปที่ 2.17 วงจรสมมูลของ LC Oscillator

จากรูป 2.17 (b) สามารถหา transfer function ของ Feedback Network ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 V_f &= \frac{Z_2}{Z_2 + Z_3} V_{out} \\
 \beta &= \frac{V_f}{V_{out}} \\
 &= \frac{Z_2}{Z_2 + Z_3}
 \end{aligned} \tag{2.20}$$

จากรูป 2.17 (c) เนื่องจากค่าของ $Z_{in} \gg Z_2$ สามารถหา impedance รวม (Z_L) และสามารถหา transfer function ของวงจรสมมูลได้ดังนี้

$$\begin{aligned}
 Y_L &= \frac{1}{Z_1} + \frac{1}{Z_2 + Z_3} \\
 Z_L &= \frac{1}{Y_L} = \frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3} \\
 V_{out} &= \frac{Z_L}{Z_L + Z_{out}} A_{v(oc)} V_{in} \\
 &= \frac{\frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3}}{\left[\frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3} \right] + Z_{out}} A_{v(oc)} V_{in} \\
 A_v &= \frac{V_{out}}{V_{in}} = \frac{Z_1(Z_2 + Z_3) A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)}
 \end{aligned} \tag{2.21}$$

เมื่อเกิดรีโซแนนซ์ ค่าของ loop gain (βA_v) จะเท่ากับ 1 และ phase shift จะเป็นศูนย์ซึ่งเป็นไปตามเงื่อนไขของ Barkhausen Criterion

$$\beta A_v = 1 \angle 0^\circ \tag{2.22}$$

แทนค่าจากสมการ (2.20) และ (2.21) ลงในสมการ (2.22)

$$\begin{aligned}
 \beta A_v &= \left(\frac{Z_2}{Z_2 + Z_3} \right) \left(\frac{Z_1(Z_2 + Z_3) A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \right) = 1 \angle 0^\circ \\
 &= \left(\frac{Z_1 Z_2 A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \right) = 1 \angle 0^\circ
 \end{aligned} \tag{2.23}$$


ค่า impedance ของอุปกรณ์ L, C คือ $Z_i = jX_i$ แทนค่าลงในสมการ (2.23)

$$\frac{X_1 X_2 A_{v(oc)}}{X_1(X_2 + X_3) + j(X_1 + X_2 + X_3) Z_{out}} = 1 \angle 0^\circ \tag{2.24}$$

จะเห็นว่าค่าที่ได้จะต้องมีเฉพาะค่า real เท่านั้น ค่า Imaginary จะมีค่าเป็นศูนย์ ดังนั้นจึงนำเงื่อนไขนี้มาหาค่าความถี่รีโซแนนซ์ได้ โดยการแทนค่า $X_L = \omega L$ และ $X_C = -\frac{1}{\omega C}$


$$\begin{aligned}
 X_1 + X_2 + X_3 &= 0 \\
 \frac{1}{\omega C_1} - \frac{1}{\omega C_2} + \omega L_3 &= 0 \\
 \omega_0^2 &= \frac{1}{L_2 \left(\frac{C_1 C_2}{C_1 + C_2} \right)} \\
 f_0 &= \frac{1}{2\pi \sqrt{L_2 C_{eq}}}
 \end{aligned} \tag{2.25}$$

โดยที่ $C_{eq} = \frac{C_1 C_2}{C_1 + C_2}$



รูปที่ 2.18 วงจรออสซิลเลเตอร์แบบโคลพิทต์

2.4.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดัน (VCO)



รูปที่ 2.19 วงจรวีซีโอ


วงจรวีซีโอ คือวงจรออสซิลเลเตอร์แบบทั่วไป แต่ในส่วนวงจรที่ทำหน้าที่กำเนิดความถี่จะใช้แรงดันไฟตรงไปทำการควบคุมให้อุปกรณ์กำเนิดความถี่ประพัตติตเป็นอิมพีแดนซ์ที่มีค่าเปลี่ยนแปลงไป และผลิตความถี่ค่าต่างๆ ออกมาได้ตามแรงดันที่มาควบคุม เช่น วงจรวีซีโอที่ใช้แรงดันไฟตรงมาควบคุมให้วาริแคปประพัตติตเป็นตัวเก็บประจุ โดยมีค่าเปลี่ยนแปลงได้ตามแรงดันไฟตรงและผลิตความถี่ออกมาได้ตามสมการ (2.25)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกกลูป

เฟสล็อกกลูปซินธิไซเซอร์ (Phase lock loop synthesizer) เป็นวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรากำหนดโดยการประยุกต์ใช้งานของเฟสล็อกกลูป ซึ่งเป็นระบบป้อนกลับที่มีการเปลี่ยนความถี่และเฟสของวงจรของออสซิลเลเตอร์ตามสัญญาณอินพุตที่ป้อนเข้ามา บล็อกไดอะแกรมเบื้องต้นของเฟสล็อกกลูปซินธิไซเซอร์ แสดงดังรูปที่ 2.20 ประกอบด้วยส่วนสำคัญ 4 ส่วน ดังนี้

1. ส่วนเปรียบเทียบเฟส (Phase Detector : PD)
2. ลูปฟิลเตอร์ (Loop Filter : LF)
3. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator : VCO)
4. วงจรหารความถี่ที่สามารถโปรแกรมได้ (Programmable Divider)



รูปที่ 2.20 บล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกกลูป

การทำงานคร่าวๆ สามารถอธิบายได้ดังนี้ ขณะที่ยังไม่มีสัญญาณเข้าไปในระบบ แรงดันควบคุม (control voltage) $V_c(t)$ จะเท่ากับศูนย์ วิซีโอจะทำงานโดยตั้งความถี่ไว้ที่ f_0 กับความถี่ของวิซีโอ ถ้าเกิดความแตกต่างของสัญญาณทั้งสอง เนื่องจากความถี่ไม่ตรงกันจะเกิดแรงดันคลาดเคลื่อนออกมา $V_e(t)$ แรงดันคลาดเคลื่อนนี้จะถูกกรองผ่านลูปฟิลเตอร์ ขยายแล้วป้อนให้กับวิซีโอ ในกรณีนี้แรงดันควบคุม $V_c(t)$ จะไปบังคับความถี่ของ วิซีโอ ให้เปลี่ยนไปในทิศทางที่จะลดความถี่ที่แตกต่างระหว่างความถี่ f_0 กับความถี่ f_R ถ้าความถี่ f_R ใกล้เคียงกับความถี่ f_0 จากการป้อนกลับของเฟสล็อกกลูปซึ่งสัญญาณที่ป้อนกลับไปยังลูปฟิลเตอร์จะเป็นความถี่เอาต์พุตของวิซีโอที่ถูกหารโดย N จะทำให้วิซีโอซิงโครไนซ์ หรือ ล็อก (lock) กับสัญญาณอินพุตที่ป้อนเข้ามา ขณะที่ทำการล็อก ความถี่ของวิซีโอจะเท่ากับความถี่ของสัญญาณอินพุตพอดี

ในสถานะล็อกความถี่จะได้ว่า

$$f_R = f_d \quad (2.26)$$

และความถี่ที่ได้จากการหาร

$$f_R = f_d/N \quad (2.27)$$

ดังนั้นความถี่ที่เอาต์พุตจะได้เป็น

$$f_R = Nf_d \quad (2.28)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ในสภาวะล็อกความถี่และเฟสของสัญญาณทั้งสองจะยังคงต่างกันอยู่ ซึ่งมีความจำเป็นต่อการผลิตแรงดันคลาดเคลื่อน $V_c(t)$ ที่จะไปคอยปรับความถี่ซีโอจากค่าความถี่ฟรีรันนิ่งให้เท่ากันได้เอง ทำให้เฟสล็อกสามารถติดตามการล็อกกับระบบ ซึ่งจะขึ้นอยู่กับแรงดันคลาดเคลื่อน (capture range) จะขึ้นกับขอบแบนด์ของฟิลเตอร์และอัตราขยายลูปปิดของระบบทั้งหมดเฟสล็อกที่มีการหารความถี่ชนิดโปรแกรมได้ภายในลูปเป็นวิธีที่เหมาะสมสำหรับการสังเคราะห์ความถี่ที่มีค่ามาก จากความถี่อ้างอิงความถี่เดียว


คุณสมบัติที่ต้องการของวงจรสังเคราะห์ความถี่ จะต้องผลิตสัญญาณความถี่ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนแปลงได้ที่ละขั้น ซึ่งเรียกว่า ริโซลูชัน

2.5.1 วงจรเฟสล็อกลูป (Phase Locked Loop : PLL)

วงจรเฟสล็อกลูปเป็นหลักการทางการป้อนกลับที่น่าสนใจและนำมาประยุกต์ในวงจรต่างมากมาย เช่น การสังเคราะห์ความถี่ (Frequency synthesis) , การคูณความถี่ (Frequency multiplication) และ เอฟเอ็ม/เอเอ็มคิมมอดูเลชัน (FM/AM demodulation) เนื่องจากว่าในปัจจุบันวงจรเฟสล็อกลูปจะอยู่ในรูปของวงจรรวมที่สามารถหาได้ในตลาดต่างๆ ไป

วงจรเฟสล็อกลูป จะประกอบด้วยส่วนสำคัญ 3 ส่วน ได้แก่

1. ส่วนเปรียบเทียบเฟส (Phase detector : PD)
2. ลูปฟิลเตอร์
3. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage control oscillator : VCO)



รูปที่ 2.21 บล็อกไดอะแกรมของวงจรเฟสล็อกลูป


แต่ละส่วนจะมีผลต่อคุณสมบัติและการทำงานของระบบ ซึ่งหน้าที่ของแต่ละส่วนจะได้อธิบายดังนี้

1. เฟสดีเทกเตอร์ ทำหน้าที่เปรียบเทียบเฟสของอินพุตซึ่งจะมีผลของเฟสที่ต่างกัน เรียกว่า ความผิดพลาดเฟส (Phase Error) ความผิดพลาดเฟสนี้จะมีค่าน้อยที่สุดเป็นศูนย์ และจะมีค่ามากที่สุดเป็น $\pi/2$ เฟสดีเทกเตอร์จะทำการเปลี่ยนความผิดพลาดเฟสนี้ให้กลายเป็นระดับแรงดันด้วยคอนเวอร์ชันเกน ลักษณะการเปรียบเทียบเฟสของอินพุตทั้งสองของเฟสดีเทกเตอร์จะแสดงดังรูปที่ 2.22


2. ลูปลิลเตอร์ ทำหน้าที่กรองสัญญาณความถี่สูงที่ออกมาจากเฟสดีเทกเตอร์ เนื่องจากเฟสดีเทกเตอร์ให้เอาต์พุตเป็นสัญญาณไฟฟ้ากระแสตรงที่มีแรงดันไฟฟ้ากระแสสลับร่วมมาด้วย สัญญาณความถี่ที่เกิดจากความต่างเฟส ยิ่งต่างเฟสมากความถี่ยิ่งสูง ดังนั้นลูปลิลเตอร์จึงช่วยกรองเอาสัญญาณความถี่สูงซึ่งแสดงว่ามีความต่างเฟสมากออก ทำให้ระบบสามารถจับ(Capture)สัญญาณได้ในช่วงหนึ่ง และช่วยให้ระบบรักษาการล็อกไว้ได้อีกด้วย

3. วงจรรขยายสัญญาณ ใช้ปรับขนาดสัญญาณไฟตรง เพื่อให้การควบคุมดีซึ้นเอาต์พุตของวงจรมีจะป้อนให้แก่วงจรวีซีโอ

4. วงจรรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดันหรือวงจรวีซีโอ ทำหน้าที่ผลิตความถี่สัญญาณ โดยการควบคุมระดับแรงดันเอาต์พุตด้วยคอนเวอร์ชันแกน ระดับของแรงดันนี้จะได้จากเอาต์พุตของลูปลิลเตอร์ ความถี่ที่ลือกมาจากลูปลิลเตอร์จะมีผลทำให้เอาต์พุตของวงจรวีซีโอเปลี่ยนความถี่ด้วยเช่นกัน เนื่องจากวงจรรออสซิลเลเตอร์เป็น วงจรผลิตความถี่สัญญาณจึงเป็นส่วนที่จำเป็นสำหรับวงจรเฟสล็อก ลูป วงจรวีซีโอไม่จำเป็นต้องมีความสัมพันธ์เป็นเชิงเส้นกับแรงดันไฟฟ้าที่มาควบคุมมากนักในกรณีต่างๆ ไป แต่ถ้าไม่เป็นเชิงเส้นมากเกินไปแล้ว้อตราขยรอบก็จะเปลี่ยนแปลงไปตามความถี่ของสัญญาณด้วย ฉะนั้นจึงต้องคำนึงถึงความเสถียรภาพของลูปลิลเตอร์



รูปที่ 2.22 ผลต่างเฟสเมื่อความถี่เท่ากัน



รูปที่ 2.23 ผลต่างเฟสเมื่อความถี่ไม่เท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของระบบเฟสล็อกสามารถอธิบายอย่างคร่าวๆ ได้ดังนี้ เฟสดีเทกเตอร์จะเปรียบเทียบเฟสของสัญญาณอินพุต $V_i(t)$ กับความถี่ของวงจรวีซีโอ และทำให้ได้ความผิดพลาดของแรงดัน $V_e(t)$ และกรองผ่านลูปฟิลเตอร์ไปควบคุมอินพุตของวงจรวีซีโอในรูปของแรงดันควบคุมเพื่อควบคุมความถี่ของวงจรวีซีโอ

ตามปกติเมื่อไม่มีสัญญาณอินพุตป้อนให้กับระบบเฟสล็อก ความผิดพลาดของแรงดันจะผ่านลูปฟิลเตอร์ $V_d(t)$ ในฟีดแบ็คลูปจะมีค่าเป็นศูนย์ วงจรวีซีโอจะทำงานที่ความถี่ศูนย์กลาง ซึ่งเราเรียกว่าความถี่ฟรีรันนิ่งของวีซีโอ

ถ้ามีสัญญาณอินพุตเป็นไฟฟ้ากระแสสลับป้อนให้กับระบบเฟสล็อกและสัญญาณดังกล่าวมีความถี่อินพุตใกล้เคียงกับความถี่ฟรีรันนิ่งพอเพียง การฟีดแบ็คของเฟสล็อกจะทำให้ได้ความผิดพลาดของแรงดัน ไปขับวงจรวีซีโอให้มีความถี่ซึ่งโครโนซกับกับความถี่อินพุตซึ่งแสดงว่าระบบเฟสล็อกมีความถี่เอาต์พุตล็อกกับความถี่ของสัญญาณอินพุต

การทำงานของระบบเฟสล็อกสามารถแบ่งได้เป็น 2 ลักษณะตามคุณสมบัติของลูปดังนี้

1. เมื่อระบบไม่อยู่ในสภาวะล็อก ($\omega_r \neq \omega_o$)

เราสมมุติสัญญาณ V_i และ V_o เป็นสัญญาณรูปคลื่นไซน์ที่มีค่าเป็น

$$V_i(t) = E_i \cos(\omega_i t + \theta_i) \quad (2.29)$$

$$V_o(t) = E_o \cos(\omega_o t + \phi_o) \quad (2.30)$$

ถ้าเฟสดีเทกเตอร์มีคุณสมบัติเป็นแอนะล็อกมัลติพลายเออร์ เราจะได้สัญญาณเอาต์พุตของเฟสดีเทกเตอร์เป็น

$$V_e(t) = K_d \cos[(\omega_i - \omega_o)t + \theta_i - \phi_o] + K_d \cos[(\omega_i + \omega_o)t + \theta_i + \phi_o] \quad (2.31)$$

เมื่อนำสัญญาณผ่านวงจรรองความถี่ต่ำผ่านจะได้เป็น

$$V_d(t) = K_d \cos[(\omega_i - \omega_o)t + \theta_i - \phi_o] \quad (2.32)$$

เนื่องจาก V_i และ V_o ไม่ซิงโครไนซ์กัน ดังนั้นสัญญาณเอาต์พุตของเฟสดีเทกเตอร์ V_d จะเป็นสัญญาณรูปคลื่นไซน์ที่มีแอมพลิจูดสูงสุดเท่ากับ K_d และมีความถี่เชิงมุมเท่ากับความถี่เชิงมุมระหว่างสัญญาณ V_i และ V_o คือ ω_i และ ω_o มีค่าแตกต่างกันมาก ดังนั้นแรงดันไฟฟ้า V_d จะไม่สามารถผ่านลูปฟิลเตอร์ได้ ทำให้ได้ค่า V_e และค่าฟีดแบ็คของลูปจะไม่มีผลอะไรคือไม่เกิดการเปลี่ยนแปลงใดๆ ภายในลูป แรงดันเอาต์พุตของวงจรวีซีโอจะมีค่าอยู่ที่ความถี่ฟรีรันนิ่ง ดังนั้น ω_o และ ϕ_o จะมีค่าเป็นอิสระอย่างสมบูรณ์ต่อ ω_i และ θ_i จะพูดได้ว่าลูปไม่อยู่ในสภาวะล็อก แต่ถ้า $\omega_i - \omega_o = \pm \omega$ มีค่าน้อยกว่าแบนด์วิดท์ของลูปซึ่งกำหนดได้โดยพารามิเตอร์ของลูปและการฟีดแบ็คจะมีผลทำให้ระบบเข้าสู่สภาวะล็อกได้

2. เมื่อระบบเข้าสู่สภาวะล็อก ($\omega_i = \omega_o$)

ในกรณีที่สัญญาณเอาต์พุตวงจรวีซีโอ มีความถี่ซึ่งโครโนซกับสัญญาณอินพุต V_i กับสัญญาณเอาต์พุต V_o จะมีค่าเป็น

$$V_o = E_o \cos(\omega_i t - \psi_o) \quad (2.33)$$

นอกจากนั้นค่าของเฟสของสัญญาณเอาต์พุตจะเป็นฟังก์ชันเชิงเส้นกับเวลา ซึ่งมีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\phi_0 = (\omega_i - \omega_0)t + \psi_0 \quad (2.34)$$

และสัญญาณเอาต์พุตของเฟสดีเทกเตอร์หรือความผิดพลาดของสัญญาณ จะกลายเป็นสัญญาณไฟฟ้ากระแสตรง มีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_0) \quad (2.35)$$

ลูปีลเตอร์จะยอมให้สัญญาณไฟฟ้ากระแสตรง V_d ผ่านได้และมีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_0) \quad (2.36)$$

วงจรวีซีโอจะเป็นออสซิลเลเตอร์ชนิดมอดูเลตความถี่ ความถี่เชิงมุมที่เปลี่ยนอย่างทันทีทันใดของวงจรรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (ω_{inst}) จะเป็นฟังก์ชันเชิงเส้นกับสัญญาณควบคุมอินพุต V_c โดยความถี่เชิงมุมที่ศูนย์กลางเป็นดังนี้

$$\omega_{mst} = \frac{d(\omega_0 t + \phi_0)}{dt} = \omega_0 + K_0 V_d \quad (2.37)$$

$$\frac{d(\phi_0)}{dt} = K_0 V_d$$

เมื่อ K_0 เป็นความไวในการมอดูเลตของวงจรวีซีโอ แทนค่าสมการ (2.32) ลงใน (2.33) จะได้

$$\omega_i - \omega_0 = K_d K_0 \cos(\theta_i - \psi_0) \quad (2.38)$$

$$\psi_0 = \theta_i - \cos^{-1}[(\omega_i - \omega_0) / K_d K_0] \quad (2.39)$$

ดังนั้นสัญญาณเอาต์พุตของเฟสดีเทกเตอร์ V_d สามารถเขียนได้เป็น

$$V_d = (\omega_i - \omega_0) / K_0 \quad (2.40)$$

ส่วนประกอบไฟฟ้ากระแสสลับของเฟสดีเทกเตอร์เอาต์พุต V_d จะผ่านวงจรรองความถี่ต่ำผ่านไปเป็นแรงดันควบคุมให้กับอินพุตของวงจรวีซีโอ

จากสมการ (2.40) จะเห็นได้ชัดเจนว่า สัญญาณไฟฟ้ากระแสตรง V_d จะไปทำให้ความถี่เชิงมุมของวงจรวีซีโอมีค่าเปลี่ยนไปจากศูนย์กลางของวงจรวีซีโอคือ ω_0 ไปเท่ากับความถี่เชิงมุมของสัญญาณอินพุต ω_i นั่นคือ

$$\omega_{mst} = \omega_0 + K_0 V_d = \omega_0 + (\omega_i - \omega_0) = \omega_i \quad (2.41)$$

ถ้าความแตกต่างของความถี่เชิงมุมเริ่มต้น $\omega_i - \omega_0$ มีค่าน้อยกว่าผลคูณของ $K_d K_0$ อย่างมาก สมการ (2.40) จะมีค่าเป็น

$$\theta_i - \psi_0 \cong \cos^{-1} 0 = \pi/2 \quad (2.42)$$

จากสมการ (2.42) หมายความว่า ถ้าความถี่ออฟเซทระหว่างสัญญาณอินพุต และ สัญญาณวงจรวีซีโอ จะมีค่าน้อยเมื่อลูปีไม่อยู่ในสภาวะล็อกและสัญญาณวงจรวีซีโอจะมีเฟสต่างกับสัญญาณอินพุต 90° เมื่อลูปีอยู่ในสภาวะล็อกหรือเฟสควอดคราเจอร์จะสอดคล้องกับ $\omega_i = \omega_0$ ด้วยเหตุผลนี้จึงแทนค่า ψ_0 ด้วยค่าเฟสเอาต์พุต θ_0 ดังนั้น

$$\theta_0 = \psi_0 - \pi/2 \quad (2.43)$$

แรงดันไฟฟ้าเอาต์พุตของเฟสดีเทกเตอร์เขียนได้เป็น

$$\begin{aligned}
 V_d &= K_d \cos(\theta_i - \psi_0) \\
 &= K_d \cos[(\theta_i - \theta_0) - \pi/2] \\
 &= K_d \sin(\theta_i - \theta_0)
 \end{aligned} \tag{2.44}$$

และจากสมการ (2.42) และ (2.43) จะได้ค่าความผิดพลาดเฟสเป็น

$$\theta_i - \theta_0 = \sin^{-1}(\omega_i - \omega_0)/K_d K_0 \tag{2.45}$$

เมื่อผลต่างของเฟส $\theta_i - \theta_0$ มีค่าน้อยเพียงพอจะได้ว่า

$$V_d = K_d(\theta_i - \theta_0) \cong K_d \theta_e \tag{2.46}$$

เมื่อ $\theta_e = \theta_i - \theta_0$ เนื่องจากคุณสมบัติของเฟสดีเทกเตอร์แบบนี้ เมื่อรูปเข้าสู่การล็อกสัญญาณของวงจรวีซีโอจะมีเฟสต่างไปจากสัญญาณอินพุต 90° คือ $[\theta_i - (\theta_0 + \pi/2)]$ ลักษณะของเฟสควอดราเจอร์ ดังนั้นเฟสดีเทกเตอร์จะให้แรงดันไฟฟ้าเอาต์พุตที่เป็นสัดส่วนกับความต่างเฟสระหว่างสัญญาณอินพุต V_i กับสัญญาณเอาต์พุตของวงจรวีซีโอ คือ V_0 ในลักษณะของควอดราเจอร์คือ

$$\begin{aligned}
 V_d &= K_d [(\theta_i - \theta_0) - \pi/2] \\
 &= K_d (\theta - \pi/2)
 \end{aligned} \tag{2.47}$$

สัญญาณเฟส V_d นี้จะผ่านรูปฟิลเตอร์ไปป้อนให้กับอินพุตที่ควบคุมวงจรวีซีโอเพื่อแก้ไขให้ความถี่ของวงจรวีซีโอเปลี่ยนจาก ω_0 ไปเป็น ω_i และค่าแรงการล็อกให้คงอยู่ได้

$$\begin{aligned}
 V_d &= (\omega_i - \omega_0)/K_0 \\
 \omega_i &= \omega_0 + K_0 V_d
 \end{aligned} \tag{2.48}$$

จากสมการ (2.44) และ (2.45) จะหาค่าของความผิดพลาดเฟส θ_e ได้เป็น

$$\theta_e = \pi/2 + [(\omega_i - \omega_0)]/K_d K_0 \tag{2.49}$$

จากสมการ (2.43) จะสังเกตได้ว่าเมื่อ $\omega_0 = \omega_i$ ซึ่งจะได้ว่าแรงดันไฟฟ้าของวงจรวีซีโอจะมีเฟสควอดราเจอร์ คือ มีเฟสต่างไปจาก 90° เมื่อ ω_i เคลื่อนไปทางสูงกว่า ω_0 มุมของเฟสจะเพิ่มขึ้นจาก 90° ไปสู่ค่าสูงสุด 180° ที่อยู่เหนือสุดของพิคการล็อกและถ้า ω_i เคลื่อนไปทางต่ำกว่า ω_0 มุมของเฟสจะลดลงจาก 90° ไปสู่ค่า 0° ที่ต่ำสุดของพิคการล็อก

ถ้าความถี่ของสัญญาณอินพุตเปลี่ยนแปลงไปอย่างช้าๆ ระบบเฟสล็อกจะสามารถติดตามการเปลี่ยนแปลงและอยู่ในสภาวะล็อกได้โดยจะเพิ่มค่า θ_e ให้มากขึ้นตามเวลา θ_e ที่เพิ่มขึ้นจะถูกเปลี่ยนไปเป็นไฟฟ้ากระแสตรง ความผิดพลาดของแรงดันไฟฟ้า V_d ไปทำให้ความถี่ของวงจรวีซีโอเลื่อนไปเท่ากับความถี่ของสัญญาณอินพุต โดย V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณอินพุต ω_i กับความถี่รีรันนิ่ง ω_0 ของวงจรวีซีโอ แต่ถ้าจะสามารถแทรกคั้งได้นั้นจะต้องมีความผิดพลาดเฟสน้อย

สมมติว่าระบบเฟสล็อกจะมีเฟสอินพุตเปลี่ยนแปลงเป็นสเตปเท่ากับ $\Delta\omega = \omega_i - \omega_0$ รูปต้องการควบคุมแรงดันเพื่อทำให้วงจรวีซีโอมีความถี่เลื่อนไปเท่ากับ $\Delta\omega$ ดังนั้น V_c จะมีค่าเป็น

$$V_c = \Delta\omega/K_0 \tag{2.50}$$

เมื่อรูปเข้าสู่สภาวะคงที่ $V_c = V_d F(s)$ เมื่อ $F(s)$ คือ อัตราขยายต่อสัญญาณไฟฟ้ากระแสตรงของรูปฟิลเตอร์สัญญาณ V_c จะทำให้รูปเข้าสู่สภาวะล็อกดั้งเดิม ดังนั้นความผิดพลาดเฟสจะต้องเป็น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\theta - \frac{\pi}{2} = V_d K_d = \Delta \omega / K_o K_d F(s) \tag{2.51}$$

เมื่อความผิดพลาดเฟสมีค่าเพิ่มขึ้นลูบจะสามารถปรับตัวเองให้มีความถี่เอาต์พุตแทรกตามการเปลี่ยนแปลงของอินพุตได้คงเดิม

เมื่อระบบอยู่ในสภาวะล็อก เราสามารถจะวิเคราะห์ระบบเฟสล็อกดูได้ในลักษณะระบบป้อนกลับที่เป็นเชิงเส้น โดยใช้เทคนิคการวิเคราะห์ระบบป้อนกลับแบบทั่วไปด้วยลาปลาซทรานส์ฟอร์ม และสมการคิฟเฟอเรนเชียล

2.5.2 การหาทรานส์ฟอร์มฟังก์ชันของระบบเฟสล็อก



รูปที่ 2.24 บล็อกโคแอดแกรมของทรานส์ฟอร์มฟังก์ชันของเฟสล็อก

จากรูปที่ 2.24

K_d = ทรานส์ฟอร์มฟังก์ชันของเฟสดีเทกเตอร์ (โวลต์ / เรเดียน)

$F(s)$ = ทรานส์ฟอร์มฟังก์ชันของลูปฟิลเตอร์

A = อัตราการขยายของวงจรถ่ายสัญญาณ

K_o = ทรานส์ฟอร์มฟังก์ชันของวีซีโอ (เรเดียน / โวลต์)

จาก
$$\omega = \frac{d\theta}{dt} \tag{2.52}$$

$$\omega = s\theta$$

และ
$$\theta = \int \omega dt \tag{2.53}$$

$$\theta = \frac{\omega}{s}$$

เนื่องจากเอาต์พุตของวีซีโอจะเป็นค่าความถี่ที่ขึ้นอยู่กับอินพุตที่เป็นสัญญาณไฟตรง แต่เราต้องการค่าเฟส ϕ_{osc} เพื่อที่จะนำไปเปรียบเทียบกับสัญญาณอินพุต ϕ_i ฉะนั้นจึงต้องใส่บล็อก $1/s$ เพื่อเปลี่ยน ω_{osc} ให้เป็น ϕ_{osc} ตามสมการ 2.54

จากทรานส์เฟอร์ฟังก์ชัน
$$= \frac{A}{1 + AF} \quad (2.54)$$

เมื่อ A = อัตราการขยายไปข้างหน้า

F = อัตราการขยายป้อนกลับ


จากรูปที่ 2.24 ทรานส์เฟอร์ฟังก์ชัน คือ

$$\begin{aligned} \frac{V_o}{\phi_i} &= \frac{K_d F(s) A}{1 + K_d F(s) A \frac{K_o}{s}} \\ &= \frac{s K_d F(s) A}{s + K_d F(s) s K_o} \end{aligned} \quad (2.55)$$

โดยปกติเรามักจะให้ตัวแปรอินพุตเป็น ความถี่มากกว่าจะเป็นเฟส จากสมการ 2.52 เราจะได้ ทรานส์เฟอร์ฟังก์ชัน คือ

$$\begin{aligned} H(s) &= \frac{V_o}{\omega_i} = \frac{V_o}{s \phi_i} \\ &= \frac{K_d F(s) A}{s + K_d K_o A F(s)} \end{aligned} \quad (2.56)$$

ถ้าวงจรฟิลเตอร์ที่ใช้เป็นดังรูปที่ 2.25



รูปที่ 2.25 วงจรฟิลเตอร์อย่างง่าย

จากรูปที่ 2.25

$$\begin{aligned} F(s) &= \frac{V_o}{V_i} \\ &= \frac{1/sC}{R + 1/sC} \\ &= \frac{1}{1 + sRC} \\ &= \frac{1}{1 + s/\omega_i} \end{aligned} \quad (2.57)$$


เมื่อ $\omega_i = 1/RC$

แทนค่าสมการ 2.57 ลงในสมการ 2.56


$$\begin{aligned}
 H(s) &= \frac{V_o}{\omega_i} = \frac{1}{K_0} \left[\frac{1}{1 + \frac{s}{K_v} + \frac{s^2}{\omega_1 K_v}} \right] \\
 &= \frac{1}{K_0} \left[\frac{1}{\frac{s^2}{\omega_n^2} + \frac{2\xi s}{\omega_n} + 1} \right] \tag{2.58} \\
 \omega_n &= \sqrt{K_v} \omega_1 \\
 \xi &= \frac{1}{2} \sqrt{\frac{\omega_1}{K_v}}
 \end{aligned}$$

เมื่อ $K_v = K_0 K_d A$

เราสามารถจะนำทรานส์เฟอ์ฟังก์ชัน $H(s)$ นี้ไปหาผลตอบสนองของระบบได้ดังนี้



รูปที่ 2.26(a) ผลตอบสนองความถี่ของระบบเฟสล็อกกลูบ



รูปที่ 2.26(b) ผลตอบสนองเมื่อสัญญาณอินพุตเป็น Step Function

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะสังเกตเห็นได้ว่าหากแบนด์วิดท์ของฟิลเตอร์ ω_1 ลดลง หรือค่า K_v เพิ่มขึ้น ค่า ζ ของรูปลดลง ผลตอบสนองทางความถี่ของรูปจะเป็นพีก (peaking) และผลตอบสนองต่อสเปคของรูปในช่วงเริ่มต้นชั่วขณะจะเกิดการออสซิลเลต ค่าพีกในผลตอบสนองทางความถี่จะเป็นสาเหตุให้เกิดความผิดเพี้ยนในสัญญาณเอาต์พุต และเป็นสาเหตุให้เกิดการแกว่งหรือให้ ผลตอบสนองที่เลวเมื่อรูปมีการรบกวนเกิดขึ้นชั่วขณะ การออกแบบระบบเฟสล็อกรูปให้มีคุณสมบัติการทำงานให้ดีที่สุดจึงควรกำหนดให้ ζ มีค่าเท่ากับ $\frac{1}{\sqrt{2}}$ จะได้ ω_1

$$\omega_1 = 2K_v \quad (2.59)$$

และความถี่ที่คัทออฟ -3 dB แบนด์วิดท์ของรูปจะได้เป็น

$$\omega_n = \sqrt{K_v \omega_1} = \sqrt{2K_v} \quad (2.60)$$

วงจรเฟสล็อกรูปที่ใช้ในระบบสื่อสารทั่วไป จะต้องให้มีพิสัยการล็อกกว้าง เพื่อให้จะได้สามารถติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุตได้ช่วงกว้าง นอกนั้นก็ต้องการให้ระบบมีแบนด์วิดท์ของรูปแคบ ๆ เพื่อจำกัดสัญญาณที่อยู่นอกแบนด์

พิกัดความถี่ตลอดช่วงที่ระบบเฟสล็อกรูปสามารถดำรงการล็อกไว้ได้กับสัญญาณอินพุตเราเรียกว่า “พิสัยการล็อก” เราสามารถหาพิสัยการล็อกได้โดยพิจารณาจากสมการของเฟสเออเรอร์ ซึ่งเราพบว่าเฟสเออเรอร์จะมีค่ามากที่สุดเท่ากับ π น้อยที่สุดเท่ากับศูนย์ ดังนั้นจากสมการที่ 2.60 จะได้พิสัยการล็อก $\Delta\omega = \omega_1 - \omega_0$ เท่ากับ

$$\Delta\omega = (\theta_e - \pi/2)K_0K_dF(s)$$

แทนค่า $\theta_{e_{max}} = \pi$ และ $\theta_{e_{min}} = 0$

$$\Delta\omega = (\pm\pi/2)K_0K_dF(s)$$

$$2\Delta\omega_L = \pm\pi K_0K_dF(s)$$

(2.61)

เมื่อ $2\Delta\omega_L$ คือ พิสัยการล็อก

เราจะสังเกตเห็นได้ว่า ถ้า ω_1 เบี่ยงเบนไปจากความถี่ศูนย์กลาง ω_0 มาก โดยมีค่าไม่สอดคล้องกับสมการ 2.61 สภาวะสมดุลของการซิงโครไนซ์จะไม่สามารถดำรงอยู่ต่อไปได้และรูปจะหลุดออกไปจากการล็อกกับความถี่ของสัญญาณอินพุต

การวิเคราะห์ถึงพิสัยการล็อกระบบต้องมีสภาวะเดิมล็อกอยู่กับความถี่อินพุตแล้ว แต่มีอีกอย่างที่เราควรพิจารณา โดยจะอยู่ในสภาวะที่ระบบยังไม่ล็อกกับสัญญาณอินพุต เพื่อกำหนดช่วงความถี่ ซึ่งระบบเฟสล็อกรูปสามารถล็อกกับสัญญาณอินพุตในช่วงความถี่ดังกล่าว ความถี่ช่วงนี้เราเรียกว่า พิสัยแคปเจอร์ ซึ่งจะสัมพันธ์กับค่าความถี่คัทออฟของรูปฟิลเตอร์ ω_1 และพิสัยล็อก $\Delta\omega_L$ จะได้พิสัยแคปเจอร์เท่ากับ

$$\Delta\omega_C = \pm\sqrt{\omega_1\Delta\omega_L}$$


$$2\Delta\omega_C \cong 2\sqrt{\omega_1\Delta\omega_L}$$

(2.62)

ในกรณีทั่วไป $\Delta\omega_L \gg \omega_1$

2.5.3 วงจรสังเคราะห์ความถี่เฟสล็อกแบบพริสเกลเลอร์สองโมดูลัส

วงจรสังเคราะห์ความถี่มีอยู่หลายแบบ ตัวอย่างที่จะกล่าวถึงต่อไปนี้เป็นวงจรสังเคราะห์ความถี่เฟสล็อกแบบพริสเกลเลอร์สองโมดูลัส ซึ่งมีขั้นตอนการตั้งความถี่ขั้นละ f_r เท่ากับความถี่อ้างอิง วงจรเฟสล็อกในรูปแบบที่ 2.27 ใช้พริสเกลเลอร์ซึ่งเป็นวงจรรับที่ตัวหารเปลี่ยนค่าได้ระหว่าง P กับ $P+1$ เราเรียกพริสเกลเลอร์แบบนี้ว่า “พริสเกลเลอร์แบบสองโมดูลัส” วงจรนับหาร N ซึ่งโปรแกรมตัวหารได้นั้นทำงานที่ความถี่ค่า



รูปที่ 2.27 วงจรสังเคราะห์ความถี่เฟสล็อกแบบพริสเกลเลอร์สองโมดูลัส

เหตุผลที่ใช้พริสเกลเลอร์แบบสองโมดูลัสก็เพื่อลดทอนความถี่ลง และให้ใช้กับวงจรรับ N ตระกูล TTL และ CMOS ได้ ทำให้สามารถสังเคราะห์ความถี่ไปถึงผ่าน VHF, UHF ได้

ส่วนสำคัญของวงจรคือพริสเกลเลอร์แบบสองโมดูลัส ซึ่งเป็นไอซีตระกูล ECL มีความสามารถในการทำงานที่ความถี่สูง จะทำการหารล่วงหน้า (prescale) ก่อน และทำงานในลักษณะที่หารได้ 2 ค่า สลับกันในไอซีตัวเดียว โดยที่ตัวหารความถี่มีค่าต่างกันอยู่หนึ่ง คือ P และ $P+1$ เช่น หาร 64/65 เอาต์พุตของพริสเกลเลอร์จะป้อนไปให้แก่วงจรเคาน์เตอร์ตระกูล TTL 2 ตัว ตัวหนึ่งเป็นเคาน์เตอร์หลัก (main counter) ส่วนอีกตัวหนึ่งเป็นเคาน์เตอร์เสริม

เคาน์เตอร์เสริมจะเป็นตัวบังคับให้พริสเกลเลอร์หารด้วย P หรือ $P+1$ สมมติว่าป้อนข้อมูลหรือพีริเซตตัวเลขให้เคาน์เตอร์เสริม และในขณะที่พริสเกลเลอร์ให้ $P+1$ เป็นตัวหาร เคาน์เตอร์เสริมจะนับก่อน หลังลงไปเรื่อย ๆ เคาน์เตอร์หลักจะนับถอยหลังไปพร้อม ๆ กับเคาน์เตอร์เสริม เมื่อเคาน์เตอร์เสริมหยุดนับจะส่งสัญญาณบังคับให้พริสเกลเลอร์เปลี่ยนเป็นตัวหารด้วย P และเคาน์เตอร์หลักจะนับถอยหลังต่อไปจนเป็นศูนย์ เมื่อเคาน์เตอร์หลักและเคาน์เตอร์เสริมนับถึงศูนย์เมื่อใดทั้งคู่จะถูกพีริเซตด้วยตัวเลขข้อมูล (ความถี่) ใหม่อีกครั้ง ดังนั้นตัวเลขที่พีริเซตให้เคาน์เตอร์เสริมจะต้องน้อยกว่าตัวเลขที่พีริเซตให้เคาน์เตอร์หลัก

สมมติตัวเลขที่พีริเซตให้เคาน์เตอร์หลักเป็น N และ เคาน์เตอร์เสริมเป็น A เริ่มแรกให้พริสเกลเลอร์อยู่ที่สภาวะหาร $P+1$ ซึ่งจะยังคงหารด้วย $P+1$ ไปจนกว่าเคาน์เตอร์เสริมจะนับลงเป็นศูนย์

นั่นคือเวลาที่ใช้ในการนับของเคาน์เตอร์เสริมเป็นศูนย์คิดเป็น จำนวนไซเคิลของ VCO ที่ผ่านไปเท่ากับ P+1 คูณด้วย A ไซเคิล

หลังจากนั้นพริสเกลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น P โดยสัญญาณบังคับจากเคาน์เตอร์ A ในขณะที่เคาน์เตอร์หลักนับผ่านไปแล้ว A ยังเหลืออยู่ N-A นั่นคือต้องใช้เวลานับเคาน์เตอร์หลักคิดเป็น จำนวนไซเคิลของ VCO ที่ผ่านไปเท่ากับ P คูณด้วย N-A

ดังนั้นรวมค่าตัวหารทั้งหมดจะได้เท่ากับ

$$\begin{aligned} N_t &= (P+1)A + P(N-A) \\ &= PN+A \end{aligned} \quad (2.63)$$


ความถี่ของ VCO จะเท่ากับ PN+A เท่าของความถี่อ้างอิงหรือ

$$F_{\text{SYNTH}} = F_{\text{REF}}(PN+A) \quad (2.64)$$



2.6 ริงมอดูเลเตอร์ (Ring Modulator)


ริงมอดูเลเตอร์เป็นมอดูเลเตอร์แบบสวิตช์ ซึ่งมีไดโอดต่อกันตามรูปที่ 2.28 การทำงานของวงจรสามารถอธิบายการทำงานได้ดังนี้คือ สมมติว่าไม่มีสัญญาณ $m(t)$ เข้ามาชั่วขณะ และให้คลื่นพาหะมีขนาดแรงพอสมควร ในเวลาที่คลื่นพาหะมีสถานะเป็นบวก ไดโอด D_1 และ D_3 จะนำกระแส แต่ D_2 และ D_4 จะตัดกระแส ดังนั้นวงจรสมมูลในสถานะเช่นนี้วงจรสมมูลจะเป็นดังแสดงในรูปที่ 2.29 ครั้นพอถึงเวลาที่คลื่นพาหะเปลี่ยนเป็นลบ ไดโอด D_1 และ D_3 จะตัดกระแส แต่ไดโอด D_2 และ D_4 จะนำกระแสทำให้วงจรสมมูลในสถานะนี้ เป็นดังรูปที่ 2.30 ดังนั้นเมื่อทำการพิจารณาโดยรวมจะเห็นว่าคลื่นพาหะจะเป็นตัวคอยควบคุมการตัดต่อวงจรให้สัญญาณจากอินพุตไปปรากฏเป็นบวกหรือลบสลับกันที่เอาต์พุตตามสถานะของคลื่นพาหะ กล่าวคือ สถานะการตัดต่อสวิตช์จะเป็นฟังก์ชันของเวลา



รูปที่ 2.28 ริงมอดูเลเตอร์



รูปที่ 2.29 วงจรสมมูลเมื่อคลื่นพาหะเป็นบวก



รูปที่ 2.30 วงจรสมมูลเมื่อคลื่นพาหะเป็นลบ

ถ้าพิจารณาในเชิงคณิตศาสตร์ จะเห็นว่าสัญญาณเอาต์พุต $v_o(t)$ เป็นผลคูณของสัญญาณ $m(t)$ กับสัญญาณสวิตช์ $s(t)$ แต่ $s(t)$ เป็นสัญญาณที่มีคาบสามารถกระจายเป็นอนุกรมฟูรีเยร์ได้เป็น

$$s(t) = \sum_{n=-\infty}^{\infty} S_n e^{jn\omega_c t}$$

โดยที่ S_n คือ ค่าขนาดของคลื่นฮาร์มอนิกในอนุกรมฟูรีเยร์ ดังนั้น


$$v_o(t) = \sum_{n=-\infty}^{\infty} S_n m(t) e^{jn\omega_c t}$$

เมื่อนำ $v_o(t)$ ผ่านวงจรกรองความถี่ผ่านที่มีความถี่กลางที่ ω_c และมีแบนด์วิดท์ที่เหมาะสมแล้ว จะได้เอาต์พุตของวงจรกรองความถี่ คือ

$$\begin{aligned} v_{BPF} &= S_{-1} m(t) e^{-jn\omega_c t} \\ &= 2S_1 m(t) \cos(\omega_c t) \end{aligned}$$

ทั้งนี้เพราะ $S_1 = S_{-1}$ จะเห็นว่า v_{BPF} นั้นคือสัญญาณดีเอสบี เอสซีนั่นเอง

ในทางปฏิบัติวงจรกรองความถี่ผ่าน มักจะสร้างขึ้นด้วยวงจรแท่งครีโซแนนซ์ ซึ่งประกอบด้วยขดลวดเหนี่ยวนำซึ่งก็คือด้านหนึ่งของเอาต์พุตหม้อแปลงและตัวเก็บประจุซึ่งวงจรถูกจัดให้มีลักษณะง่าย ๆ ตามรูปที่ 2.31




รูปที่ 2.31 วงจรเรียงมอดูเลเตอร์เชิงปฏิบัติ

ข้อได้เปรียบของริงมอดูเลเตอร์ก็คือ มีเอาต์พุตที่แรงกว่าเป็น 2 เท่าของสัญญาณอินพุต ทั้งนี้เนื่องจากอัตราส่วนของหม้อแปลงนั้นมีอัตราส่วนวงรอบการพันเท่ากับ 2 : 1 ดังนั้นเอาต์พุตจึงมีขนาดแรงกว่าเป็นสองเท่าของสัญญาณอินพุตนั่นเอง

2.7 วงจรมิกเซอร์

วงจรมิกเซอร์เป็นวงจรสำคัญที่นิยมใช้กันมากในวงจรเครื่องรับเครื่องส่งวิทยุ จุดประสงค์ของภาคมิกเซอร์นี้ใช้เพื่อทำการ down converter ความถี่วิทยุที่รับเข้ามาให้เป็นความถี่ IF (Intermediate frequency)



รูปที่ 2.32 บล็อกไดอะแกรมหลักการทำงานของวงจรมิกเซอร์

หลักการทำงานของวงจรมิกเซอร์เป็นดังรูปที่ 2.32 สัญญาณ RF (Radio Frequency) จะถูกผสม (mix) เข้ากับสัญญาณ LO (Local Oscillator Frequency) ด้วยอุปกรณ์ไม่เชิงเส้น จริงๆแล้ว วงจรมิกเซอร์ก็คือวงจรขยายสัญญาณแบบไม่เชิงเส้น ทำงานคล้ายกับวงจรมอดูเลเตอร์เพียงแต่สัญญาณเอาต์พุตของวงจรบาลานซ์มิกเซอร์ที่ได้จะเป็นความถี่ผลต่างระหว่างความถี่ RF และความถี่ LO ซึ่งแสดงได้โดยสมการคณิตศาสตร์ดังนี้

$$V_{out} = (\sin 2\pi f_{RF}t)(\sin 2\pi f_{LO}t) \quad (2.65)$$

เมื่อ f_{RF} = ความถี่ของสัญญาณ RF (Hz)

f_{LO} = ความถี่ของสัญญาณ LO (Hz)


สามารถแปลงสมการโดยใช้ฟังก์ชันตรีโกณมิติ จะได้สัญญาณเอาต์พุตของมิกเซอร์เป็นดังนี้

$$V_{out} = 1/2 \cos[2\pi(f_{RF} - f_{LO})t] - 1/2 \cos[2\pi(f_{RF} + f_{LO})t] \quad (2.66)$$


ค่า $(f_{RF} - f_{LO})$ คือ ค่าความถี่ IF (Intermediate frequency) ออกแบบวงจรมิกเซอร์นิยมใช้ อุปกรณ์ไม่เชิงเส้น เช่นทรานซิสเตอร์ หรือ FET มากกว่าไดโอด เพราะวงจรแบบนี้จะสามารถขยายสัญญาณไปในตัวด้วย แต่วงจรมิกเซอร์แบบไดโอดสัญญาณเอาต์พุตจริง ที่ได้จากวงจรมิกเซอร์เป็นความถี่แบบ cross product ซึ่งจะมีค่าความสูญเสียสุทธิ (net loss) ต่อสัญญาณเรียกว่า conversion loss เพราะเกิดการเปลี่ยนแปลงความถี่ขึ้น และในขณะเดียวกันแอมพลิจูดของสัญญาณ IF จะต่ำกว่าสัญญาณ RF โดยทั่ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะในรูปแบบใดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปค่า conversion loss จะมีค่าเท่ากับ 6 dB ตัวอย่างเช่น วงจรมิกเซอร์แบบ single-diode ดังในรูปที่ 2.33 วงจรมิกเซอร์อีกแบบหนึ่งที่นิยมใช้กันมากคือ วงจรบาลานซ์ไดโอดมิกเซอร์ ดังในรูปที่ 2.34 ซึ่งมีการใช้งานอย่างกว้างขวางในเครื่องรับ-ส่งแบบ FM และ AM บางที่อาจเรียกว่า บาลานซ์มอดูเลเตอร์ (balanced modulators) หรือ โปรดักต์ดีเทกเตอร์ (product detector) เนื่องจากว่าวงจรบาลานซ์มิกเซอร์มีข้อได้เปรียบกว่าวงจรมิกเซอร์ชนิดอื่น คือ ลดทอนสัญญาณรบกวน (noise reduction) และ กำจัดคลื่นพาหะทิ้งไปได้ (carrier suppression)



รูปที่ 2.33 วงจรมิกเซอร์แบบ single – diode



รูปที่ 2.34 วงจรบาลานซ์ไดโอดมิกเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 วงจรขยายสัญญาณอาร์เอฟขนาดเล็ก (Small Signal RF Amplifier)

2.8.1 การไบอัสทรานซิสเตอร์

คุณลักษณะภายในตัวทรานซิสเตอร์ที่อาจเปลี่ยนได้ตามอุณหภูมิคือ ΔV_{BE} และ $\Delta \beta$ จุดประสงค์ที่สำคัญในการไบอัสก็คือการลดอิทธิพลของอุณหภูมิที่มีผลต่อพารามิเตอร์ที่กล่าวไป

เนื่องจากการเพิ่มขึ้นของอุณหภูมิทำให้ V_{BE} ของทรานซิสเตอร์ลดลงในอัตราประมาณ

2.5 $mV/^\circ C$ จากอุณหภูมิห้องปกติคือ 0.7 V และเนื่องจาก V_{BE} ลดลงทำให้ I_C เพิ่มขึ้นและจะมีผลต่อค่าที่เราออกแบบไว้ (ค่าที่เรากำหนดตอนออกแบบคือ I_C และ V_{CE}) นี่คือนสิ่งที่เราจะต้องป้องกันมิให้เกิดขึ้น โวลต์เตจที่เปลี่ยนแปลงซึ่งขึ้นกับอุณหภูมินี้เราเรียกว่า ΔV_{BE} สิ่งที่เราจะนำมาลดผลกระทบของ ΔV_{BE} ก็คือ V_E

การลดลงของ V_{BE} ซึ่งเกิดจากอุณหภูมิจะทำให้กระแสอิมิตเตอร์เพิ่มขึ้น V_E จึงเพิ่มขึ้นด้วยการเพิ่มขึ้นของ V_E จะทำให้เกิดการป้อนกลับแบบลบทำให้เกิดรีเวิร์สไบอัสที่รอยต่อของเบส - อิมิตเตอร์ ดังนั้นกระแสคอลเลกเตอร์จึงลดลง และเนื่องจากการลดลงของ V_{BE} จะถูกชดเชยโดยการเพิ่มขึ้นของ V_E ดังนั้นกระแสคอลเลกเตอร์จะเพิ่มขึ้นไม่มาก พิจารณาจากสมการ

$$\Delta I_C \approx -\frac{\Delta V_{BE} I_C}{V_E}$$

โดยที่ ΔI_C คือ การเปลี่ยนแปลงของกระแสคอลเลกเตอร์
 I_C คือ กระแสคอลเลกเตอร์ที่ไม่มีการเปลี่ยนแปลง
 ΔV_{BE} คือ การเปลี่ยนแปลงของโวลต์เตจเบส - อิมิตเตอร์
 V_E คือ โวลต์เตจอิมิตเตอร์ที่ไม่มีการเปลี่ยนแปลง

ถ้าหากเราออกแบบให้ V_E เป็น 20 เท่าของ ΔV_{BE} กระแสคอลเลกเตอร์จะเปลี่ยนแปลงเพียงแค่ 5% V_E ค่ามากกว่านี้ก็จะดีกว่าถ้าหากการออกแบบไม่ต้องคำนึงถึงจุดไบอัสที่เจาะจง แต่สิ่งที่เราต้องพิจารณาร่วมด้วยก็คือ ค่า V_E ที่มากจะทำให้สูญเสียกำลังงานมาก และยังทำให้แกนของสัญญาณเอซีลดลงเพื่อไม่ให้แกนต่ำลงสามารถใช้ตัวเก็บประจุบายพาสคร่อม R_E แต่ว่าการสูญเสียกำลังงานก็ยังคงมีอยู่

โดยทั่วไปสมมติให้วงจรขยายทำงานในที่อุณหภูมิเปลี่ยนแปลงไม่เกิน $\pm 50^\circ C$ เราจะได้ค่า V_E เท่ากับ 2.5 V ซึ่งจะให้ I_C เปลี่ยนแปลงเพียง $\pm 5\%$

2.8.2 การคำนวณวงจขยายโดยใช้เอสพารามิเตอร์ (S Parameter)

ค่าของเอสพารามิเตอร์ที่ใช้ในการคำนวณสามารถหาได้จากค่าดัชนีชี้ของทรานซิสเตอร์ที่ใช้ ณ จุดไบอัสที่เราออกแบบไว้

2.8.2.1 เสถียรภาพ (Stability)

ในการคำนวณเสถียรภาพของทรานซิสเตอร์ด้วยเอสพารามิเตอร์ขั้นแรกต้องคำนวณหาปริมาณ D_S :

$$D_S = S_{11}S_{22} - S_{12}S_{21} \quad (2.67)$$

ค่าของเสถียรภาพ (K) หาได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$K = \frac{1 + |D_s|^2 - |S_{11}|^2 - |S_{22}|^2}{2 \cdot |S_{21}| \cdot |S_{12}|} \quad (2.68)$$

ถ้าค่า K มากกว่า 1 ทรานซิสเตอร์จะอยู่ในสภาวะอันคอนชันแนลทีสเทเบิล (unconditionally stable) หมายความว่า ทรานซิสเตอร์จะมีเสถียรภาพทุกๆค่าอิมพีแดนซ์ของซอร์สและโหลด

ถ้าค่า K น้อยกว่า 1 ทรานซิสเตอร์จะอยู่ในสภาวะโพเทนเชียลทีอันสเทเบิล (potentially unstable) หมายความว่า จะมีบางค่าของซอร์สและโหลดอิมพีแดนซ์ที่ทำให้วงจรขยายเกิดการออสซิลเลต แต่ไม่ได้หมายความว่า จะใช้ทรานซิสเตอร์ไม่ได้ เพียงแต่ต้องใช้ความระมัดระวังในการออกแบบ มีหลายวิธีเช่น เลือกจุดไบอัสทรานซิสเตอร์ใหม่, ใช้ทรานซิสเตอร์ตัวอื่น เป็นต้น

2.8.2.2 Maximum Available Gain (MAG)

เป็นเกนสูงสุดที่สามารถขยายได้ สามารถหาได้โดย

$$\text{MAG} = 10 \log \left| \frac{S_{21}}{S_{12}} \right| \quad (\text{dB}) \quad (2.69)$$

ในการหา MAG ค่า K ต้องมีค่ามากกว่า 1 มิฉะนั้นจะไม่สามารถหาค่าได้

2.8.2.3 Simultaneous Conjugate Match

เป็นการหาค่าสัมประสิทธิ์การสะท้อนโหลด-ซอร์สของวงจรถ่าย (load-source reflection coefficient) เพื่อใช้ในการแมชชิงอิมพีแดนซ์กับวงจรอื่น ๆ ซึ่งคำนวณตามขั้นตอนดังนี้

- 1) หาค่า C_2 : $C_2 = S_{22} - (D_s S_{11}^*)$
- 2) หาค่า B_2 : $B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |D_s|^2$
- 3) เราจะได้ค่าขนาด (Magnitude) ของสัมประสิทธิ์การสะท้อนของโหลดจาก

$$|\Gamma_L| = \frac{B_2 \pm \sqrt{B_2^2 - 4|C_2|^2}}{2|C_2|}$$

- จะใช้เครื่องหมาย + หรือ - พิจารณาโดยใช้ค่าตรงกันข้ามกับเครื่องหมายของ B_2

- มุมของสัมประสิทธิ์การสะท้อนของโหลดจะใช้ค่าของมุมของ C_2 โดยใช้เครื่องหมายตรงกัน

ข้าม

2.8.2.4 สัมประสิทธิ์การสะท้อนของซอร์ส (source reflection coefficient)

$$\Gamma_s = \left[S_{11} + \frac{S_{12} S_{21} \Gamma_L}{1 - (\Gamma_L \cdot S_{22})} \right]^* \quad (2.70)$$

นำค่า Γ_s ที่ได้ไปหาอินพุตอิมพีแดนซ์และ Γ_L ไปหาเอาต์พุตอิมพีแดนซ์เพื่อนำไปสร้างวงจรแมชชิงอิมพีแดนซ์

โดยอินพุตอิมพีแดนซ์หาจาก

$$Z_{in} = Z_s \times 50 \quad (2.71)$$

โดย

$$Z_s = \left[\frac{1 + \Gamma_s}{1 - \Gamma_s} \right] \quad (2.72)$$

และเอาต์พุตอิมพีแดนซ์หาจาก
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Z_{out} = Z_L \times 50 \quad (2.73)$$

โดย

$$Z_L = \left[\frac{1 + \Gamma_L}{1 - \Gamma_L} \right] \quad (2.74)$$

2.8.2.5 การคำนวณโดยกำหนดค่าเกณฑ์ (Design for a Specified Gain)

เป็นการออกแบบโดยกำหนดค่าเกณฑ์ใด ๆ ซึ่งคำนวณโดยการหาวงกลมซึ่งมีแกนคงที่ (a constant gain circle) โดยพล็อตลงบนสมิทซ์ชาร์ทซึ่งสามารถคำนวณได้จาก

1. หาค่า D_S :

$$D_S = S_{11}S_{22} - S_{12}S_{21}$$

2. หาค่า D_2 :

$$D_2 = |S_{22}|^2 - |D_S|^2$$

3. หาค่า C_2 :

$$C_2 = S_{22} - D_S S_{11}^*$$

4. หาค่า G :

$$G = \frac{\text{Gain desired (absolute)}}{|S_{21}|^2} \quad (2.75)$$

5. จุดศูนย์กลางของวงกลมซึ่งมีแกนคงที่คือ

$$r_o = \frac{GC_2^*}{1 + D_2G} \quad (2.76)$$

6. รัศมีของวงกลมที่มีแกนคงที่คือ

$$p_o = \frac{\sqrt{1 - 2K|S_{12}S_{21}|G + |S_{12}S_{21}|^2 G^2}}{1 + D_2G} \quad (2.77)$$

นำค่าที่ได้ไปวาดวงกลมลงบนสมิทซ์ชาร์ทซึ่งค่าของเอาต์พุตอิมพีแดนซ์ที่จะทำให้ได้แกนตามต้องการจะต้องอยู่บนเส้นรอบวงของวงกลมนี้เท่านั้น เมื่อได้ค่าของ Γ_L แล้วก็จะได้ค่า Γ_S ซึ่งนำค่าต่างที่ได้นี้ไปสร้างวงจรแมชชิงอิมพีแดนซ์ต่อไป

2.8.2.6 วงกลมเสถียรภาพ (Stability Circles)

ในการคำนวณทรานซิสเตอร์ซึ่งอยู่ในสถานะโพเทนเชียลอินสแตบิลิตี (ค่า K น้อยกว่า 1) จำเป็นต้องหาวงกลมเสถียรภาพของอินพุต (input stability circle) และวงกลมเสถียรภาพของเอาต์พุต (output stability circle) เพื่อใช้ในการหาค่า Γ_S และ Γ_L ที่เหมาะสมต่อไป ขั้นตอนการหาค่าวงกลมเสถียรภาพมีดังนี้

1. หาค่า D_S

2. หาค่า C_1 :

$$C_1 = S_{11} - D_S S_{22}^* \quad (2.78)$$

3. หาค่า C_2 :

$$C_2 = S_{22} - D_S S_{11}^* \quad (2.79)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. หาจุดศูนย์กลางของวงกลมเสถียรภาพของอินพุต

$$r_{s1} = \frac{C_1^*}{|S_{11}|^2 - |D_S|^2} \quad (2.80)$$

5. หารัศมีของวงกลมเสถียรภาพของอินพุต

$$p_{s1} = \left| \frac{S_{12}S_{21}}{|S_{11}|^2 - |D_S|^2} \right| \quad (2.81)$$

6. หาจุดศูนย์กลางของวงกลมเสถียรภาพของเอาต์พุต

$$r_{s2} = \frac{C_2^*}{|S_{22}|^2 - |D_S|^2} \quad (2.82)$$

7. หารัศมีของวงกลมเสถียรภาพของเอาต์พุต

$$p_{s2} = \left| \frac{S_{12}S_{21}}{|S_{22}|^2 - |D_S|^2} \right| \quad (2.83)$$

2.8.3 อิมพีแดนซ์แมชชิง (Impedance Matching)

เมื่อเรากำหนดได้ค่าอินพุตอิมพีแดนซ์และเอาต์พุตอิมพีแดนซ์แล้ว เราต้องคำนวณวงจรแมชชิงอิมพีแดนซ์เพื่อให้ได้การส่งกำลังงานที่มากที่สุด (Maximum power transfer) เราสามารถคำนวณได้จากสมการ

$$Q_S = Q_P = \sqrt{\frac{R_P}{R_S} - 1} \quad (2.84)$$

$$Q_S = \frac{X_S}{R_S} \quad (2.85)$$

$$Q_P = \frac{R_P}{X_P} \quad (2.86)$$

โดยที่ Q_S คือ ค่า Q ของส่วนอนุกรม

Q_P คือ ค่า Q ของส่วนขนาน

R_P คือ ค่าของความต้านทานที่นำมาขนาน

X_P คือ ค่ารีแอกแตนซ์ที่นำมาขนาน

R_S คือ ค่าของความต้านทานที่นำมาอนุกรม

X_S คือ ค่ารีแอกแตนซ์ที่นำมาอนุกรม

ซึ่งค่าของ X_P และ X_S อาจเป็นได้ทั้งแคปาซิทีฟและอินดักทีฟ

2.9 การคิ่มอดูเลตสัญญาณในระบบ BPSK

การกู้เอาข้อมูลจากสัญญาณ BPSK นั้นต้องอาศัยคลื่นพาหะที่ได้จากการทำ Carrier Recovery มาใช้ในการกู้เอาข้อมูลกลับคืนมา ประสิทธิภาพของการคิ่มอดูเลตจะขึ้นอยู่กับวงจรในส่วนของการทำงาน Carrier Recovery หากการทำงาน Carrier Recovery ไม่สมบูรณ์ ข้อมูลที่ได้ก็จะผิดพลาดตามไปด้วย ส่วนประกอบของการคิ่มอดูเลตสัญญาณ BPSK นั้นประกอบด้วย 3 ส่วน คือ

1. วงจรคูณสัญญาณ
2. วงจรกรองความถี่ต่ำผ่าน
3. วงจรตัดสินใจสัญญาณหรือวงจรเปรียบเทียบสัญญาณ

2.9.1 วงจรคูณสัญญาณ

จะทำการคูณสัญญาณ BPSK กับสัญญาณที่ได้จากวงจร Carrier Recovery โดย

สัญญาณ BPSK คือ $\cos(2\pi \cdot 10.7 \text{ MHz} + \pi (1 - f(t)))$

สัญญาณที่ได้จากวงจร Carrier Recovery คือ $\cos(2\pi \cdot 10.7 \text{ MHz})$

ดังนั้น สัญญาณเอาต์พุตที่ได้จากวงจรคูณสัญญาณจะอยู่ในรูปของ

$$v_{out} = \frac{1}{2} \cos(\pi(1 - f(t))) + \frac{1}{2} \cos(2\pi \cdot 21.4 \text{ MHz} + \pi(1 - f(t)))$$

สัญญาณเอาต์พุตประกอบด้วยองค์ประกอบทางความถี่ 21.4 MHz รวมอยู่กับข้อมูลที่ต้องการ ดังนั้นจึงต้องแยกเอา 2 ส่วนออกจากกันด้วยวงจรกรองความถี่ต่ำผ่าน


2.9.2 วงจรกรองความถี่ต่ำผ่าน

จากเอาต์พุตของวงจรคูณจะอยู่ในรูป

$$v_{out} = \frac{1}{2} \cos(\pi(1 - f(t))) + \frac{1}{2} \cos(2\pi \cdot 21.4 \text{ MHz} + \pi(1 - f(t)))$$

ดังนั้นจึงจำเป็นที่จะต้องกรองเอาเฉพาะพจน์แรกออกมาด้วยวงจรกรองความถี่ต่ำผ่าน แต่เนื่องจากสัญญาณ $f(t)$ มีลักษณะเป็นสัญญาณสี่เหลี่ยม ดังนั้นการใช้วงจรกรองความถี่ต่ำผ่านยังมีแบนด์วิดท์กว้างยิ่งได้องค์ประกอบของสัญญาณครบ แต่ก็กว้างมากไม่ได้เพราะอาจจะครอบเอาองค์ประกอบที่ความถี่สูงเข้ามาด้วย ปกติจะทำการออกแบบวงจรกรองความถี่ต่ำผ่านให้มีแบนด์วิดท์อย่างน้อย 5 เท่าของความถี่สูงสุดของข้อมูล (effective bandwidth) ซึ่งจะได้กำลังงาน 98% ของกำลังงานรวมของสัญญาณสี่เหลี่ยม ดังนั้นเอาต์พุตของวงจรกรองความถี่ต่ำผ่านคือ

$$v_{out} = \frac{1}{2} \cos[\pi(1 - f(t))]$$




รูปที่ 2.35 สัญญาณที่ผ่านวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9.3 วงจรตัดสินสัญญาณหรือวงจรเปรียบเทียบสัญญาณ

ใช้ในการแปลงรูปสัญญาณที่ได้จากวงจรรองความถี่ต่ำผ่านให้มีลักษณะเป็นสัญญาณสี่เหลี่ยม โดยการเลือกตัดสัญญาณตามความเหมาะสม และสัญญาณที่ตัดสินแล้วจะมีลักษณะเป็นสัญญาณรูปสี่เหลี่ยมที่ปราศจากสัญญาณรบกวน

วงจรเปรียบเทียบสัญญาณจะทำหน้าที่เปรียบเทียบระดับแรงดันสัญญาณอินพุตกับแรงดันเปรียบเทียบค่าหนึ่ง ระดับแรงดันเปรียบเทียบอาจจะมีค่าเป็นบวก ลบ ศูนย์ก็ได้




รูปที่ 2.36 สัญญาณที่ผ่านวงจรตัดสินสัญญาณ

1. วงจรเปรียบเทียบสัญญาณแบบอนอินเวอร์สตรงกับไบอัสบวก

พิจารณาวงจรในรูปที่ 2.37 แรงดันบวก V_{ref} ถูกป้อนเข้าที่อินพุตขาลบและสัญญาณ V_i ถูกป้อนเข้าอินพุตขาบวก เมื่อระดับสัญญาณต่ำกว่า V_{ref} ผลต่างแรงดันอินพุตจะมีค่าลบและระดับแรงดันเอาต์พุตจะมีค่าลบ ในทางตรงกันข้ามเมื่อระดับอินพุตมีค่าเกินระดับของ V_{ref} ผลต่างแรงดันอินพุตมีค่าเป็นบวกและเอาต์พุตจะเปลี่ยนไปอยู่ในสถานะบวก จะได้

$$V_o = V_{sat} \quad \text{เมื่อ } V_i > V_{ref}$$

$$V_o = -V_{sat} \quad \text{เมื่อ } V_i < V_{ref}$$



รูปที่ 2.37 วงจรเปรียบเทียบสัญญาณแบบอนอินเวอร์สตรงกับไบอัสบวก


2. วงจรเปรียบเทียบสัญญาณแบบอินเวอร์สตรงกับไบอัสลบ

พิจารณารูปที่ 2.38 แรงดันลบ $-V_{ref}$ ถูกป้อนเข้าที่อินพุตขาบวกและสัญญาณอินพุต V_i ถูกป้อนเข้าอินพุตขาลบ เมื่อระดับ V_i มีค่ามากกว่าระดับแรงดันไบอัส V_{ref} เป็นผลให้ทั้งผลต่างแรงดันอินพุตและระดับแรงดันเอาต์พุตมีค่าเป็นบวก จะได้

$$V_o = V_{sat} \quad \text{เมื่อ } V_i < V_{ref}$$

$$V_o = -V_{sat} \quad \text{เมื่อ } V_i > V_{ref}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.38 วงจรเปรียบเทียบกับสัญญาณแบบอินเวอร์สตรงกับไบอัสลบ


3. วงจรเปรียบเทียบกับสัญญาณในทางปฏิบัติ

เนื่องจากระดับแรงดันไฟฟ้าที่จ่ายให้แก่อปแอมป์มักจะถูกควบคุมให้มีค่าคงที่ตลอด ดังนั้นเราอาจจะอาศัยแรงดันไฟฟ้าอ้างอิง V_{ref} ดังที่แสดงในรูปที่ 2.39

ในทางปฏิบัติอาจให้ R_1 เป็นค่าความต้านทานปรับค่าได้เพื่อสามารถเปลี่ยนแปลงค่าระดับแรงดันไฟฟ้าอ้างอิงได้ตามต้องการ

เนื่องจากอิมพีแดนซ์ที่จุดสัญญาณเข้ามีค่าสูง กระแสที่ไหลเข้าขาลบจึงมีค่าน้อยมาก ดังนั้นระดับแรงดันไฟฟ้าอ้างอิงจึงมีค่าเท่ากับ

$$V_{ref} = \left(\frac{R_2}{R_1 + R_2} \right) \times V$$




รูปที่ 2.39 วงจรเปรียบเทียบกับสัญญาณในทางปฏิบัติ

2.9.4 วงจรกู้สัญญาณพาหะ (Carrier Recovery)

คลื่นพาหะอ้างอิงที่ใช้ในการดีมอดูเลตสัญญาณ BPSK จำเป็นอย่างยิ่งที่จะต้องให้เหมือนกับความถี่คลื่นพาหะของสัญญาณที่รับเข้ามาอย่างถูกต้องสมบูรณ์ เนื่องจากเป็นการไม่ประหยัดที่จะแยกส่งสัญญาณอ้างอิงมาต่างหากควรที่จะสร้างสัญญาณอ้างอิงขึ้นมาใหม่จากสัญญาณที่รับได้ แต่อย่างไรก็ตามเนื่องจากเฟสของคลื่น BPSK เปลี่ยนแปลงทุกๆ ช่วงระยะเวลา ส่วนที่มีการผันแปรเหล่านี้จะต้องถูกตัดออกไปหรือลบทิ้งออกไป เพื่อที่จะรักษาเฟสให้คงที่จึงจำเป็นต้องอาศัยวงจรกู้สัญญาณพาหะ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกึ่งสัญญาณพาหะแสดงตามรูปที่ 2.40 ซึ่งจะมีวิธีการคูณ (Multiplying method) ถ้าสัญญาณที่เข้ามาเป็น $A \cos(2\pi f_c t + \phi)$ ผ่านวงจรถูกกำลังสองและวงจรรองแถบความถี่ผ่านจะได้สัญญาณ $\frac{A^2}{2}(1 + \cos 4\pi f_c t)$ และ $\frac{A^2}{2}(\cos 4\pi f_c t)$ ตามลำดับ นำสัญญาณจากวงจรรองแถบความถี่ผ่านไปหารความถี่ลงจะได้ $\frac{A^2}{2}(\cos 2\pi f_c t)$ ผลที่ได้คือการเปลี่ยนแปลงที่เกิดขึ้นทุกๆ π จะถูกตัดออกไป



รูปที่ 2.40 วงจรกึ่งสัญญาณพาหะและสัญญาณตามจุดต่างๆ

โดยปกติสัญญาณที่ออกจากวงจรรักษาความถี่จะมีเสียงรบกวนรวมอยู่ด้วย เพื่อที่จะตัดเสียงรบกวนออกและได้คลื่นพาหะอ้างอิงที่ปราศจากการผิดเพี้ยนจำเป็นต้องใช้วงจรถ่ายเฟสล็อก (PLL) โดยประกอบด้วย วงจรเปรียบเทียบเฟส (phase comparator) และ วงจรวีซีโอ (voltage controlled oscillator: VCO) ที่วงจรเปรียบเทียบเฟส สัญญาณเอาต์พุตของวงจรรักษาความถี่จะถูกเปรียบเทียบอย่างต่อเนื่องกับเอาต์พุตของวีซีโอ เมื่อมีความต่างเฟสระหว่างสัญญาณทั้งสองนี้ สัญญาณเอาต์พุตของวีซีโอจะถูกควบคุมอย่างอัตโนมัติในการปรับเฟสของสัญญาณทั้งสอง โดยวิธีการนี้คลื่นพาหะอ้างอิง $B \cos 2\pi f_c t$ ซึ่งไม่มีเสียงรบกวนรวมอยู่ด้วยสามารถที่จะสร้างขึ้นใหม่



รูปที่ 2.41 การทำงานของวงจรถ่ายเฟสล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

ในบทที่ 3 นี้เป็นการคำนวณและการสร้างวงจร โดยอาศัยบล็อกไดอะแกรมที่กล่าวมาในบทที่ 1 รวมถึงอาศัยทฤษฎีและหลักการในบทที่ 2 มาใช้ร่วมกันในการสร้างวงจร โดยสร้างวงจรให้ได้ผลใกล้เคียงกับทางทฤษฎีมากที่สุด ในการออกแบบจะแบ่งออกเป็น 2 ส่วนใหญ่ๆ คือ

1. การออกแบบวงจรภาคส่ง
2. การออกแบบวงจรภาครับ

การออกแบบวงจรภาคส่ง


3.1 การออกแบบส่วนของวงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล

3.1.1 การออกแบบวงจรขยายสัญญาณเสียง (Audio Frequency Amplifier)

เนื่องจากสัญญาณเสียงที่ได้จากไมโครโฟนมีขนาดต่ำ จึงต้องมีวงจรขยายสัญญาณให้มีขนาดสัญญาณแรงขึ้น โดยใช้วงจรขยายสัญญาณแบบกลับเฟส (Inverting Amplifier) การออกแบบใช้ออปแอมป์ LF353 และสามารถคำนวณอัตราขยายได้จาก

$$\begin{aligned} \text{อัตราขยายแรงดัน } A_v(\text{max}) &= \frac{R_2}{R_1} \\ &= \frac{100 \text{ k}\Omega}{1 \text{ k}\Omega} \\ &= 100 \end{aligned}$$

เพราะฉะนั้นวงจรขยายสัญญาณเสียงตามรูปที่ 3.1 จะสามารถให้อัตราขยายสัญญาณได้สูงสุด 100 เท่า



รูปที่ 3.1 วงจรขยายสัญญาณเสียง

3.1.2 การออกแบบวงจรกรองความถี่ต่ำผ่านแบบแอคทีฟ (Active Low Pass Filter)

ออกแบบโดยใช้วงจรกรองความถี่แบบบัตเตอร์เวิร์ทแบบแอคทีฟ อันดับที่ 8 และให้มีความถี่คัทออฟที่ 5 กิโลเฮิรตซ์ โดยค่า Q ของวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทที่อันดับต่างๆ แสดงได้


ในตารางที่ 3.1 คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Even-Order	2	4	6	8	10	Odd-Order	3	5	7	9	11
Q_1	0.71	0.54	0.52	0.51	0.51	Q_1	1.00	0.62	0.55	0.53	0.52
Q_2		1.31	0.71	0.60	0.56	Q_2		1.62	0.8	0.65	0.59
Q_3			1.93	0.90	0.71	Q_3			2.24	1.00	0.76
Q_4				2.56	1.10	Q_4				2.88	1.20
Q_5					3.20	Q_5					3.51

ตารางที่ 3.1 ค่า Q ของวงจรกรองความถี่ต่ำผ่านแบบบัตเทอร์เวิร์ทที่อันดับต่าง ๆ

เลือกใช้วงจรกรองความถี่ต่ำผ่านที่มีอัตราการขยายเป็น 1 แบบ Sallen and Key ที่มีกรนอมัลไลซ์ค่าความถี่ไว้ที่ 1 เรเดียน/วินาที และค่าอิมพีแดนซ์ที่ 1 โอห์ม มีวงจรต้นแบบเป็นดังรูปที่ 3.2



รูปที่ 3.2 วงจรต้นแบบของวงจรกรองความถี่ต่ำผ่านแบบ Sallen and Key

เมื่อ

$$C_1 = 2Q$$

$$C_2 = \frac{1}{2Q}$$

เมื่อทำการคำนวณค่า C จากค่า Q ตามตารางที่ 3.1 แล้วทำการสเกลความถี่และสเกลค่าอิมพีแดนซ์ไปเป็นค่าที่ใช้งานจริงตามความถี่ที่ต้องการได้โดยใช้สมการคือ

$$R_{new} = R_{old} \times R_m$$

$$C_{new} = \frac{C_{old}}{2\pi f_c \times R_m}$$

เมื่อ f_c คือความถี่คัทออฟและ R_m คือความต้านทานที่ต้องการเปลี่ยนค่าไปจากเดิมเป็นจำนวนเท่า วงจรกรองความถี่ต่ำผ่านแบบเอกที่ฟิลเตอร์อันดับที่ 8 มีค่า Q ทั้งหมด 4 ค่า คำนวณได้ดังนี้
ที่ $Q_1 = 0.51$ จะได้ $R = 1$

$$C_1 = 2Q = 2(0.51) = 1.02$$

$$C_2 = 1/2Q = 1/2(0.51) = 0.98$$

ที่ $Q_2 = 0.60$ จะได้ $R = 1$

$$C_1 = 2Q = 2(0.60) = 1.20$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C_2 = 1/2Q = 1/2 (0.60) = 0.83$$

ที่ $Q_3 = 0.90$ จะได้ $R = 1$

$$C_1 = 2Q = 2 (0.90) = 1.80$$

$$C_2 = 1/2Q = 1/2 (0.90) = 0.56$$

ที่ $Q_4 = 2.56$ จะได้ $R = 1$

$$C_1 = 2Q = 2 (2.56) = 5.12$$


$$C_2 = 1/2Q = 1/2 (2.56) = 0.195$$

เมื่อกำหนดค่า $R_m = 100 \text{ k}\Omega$ และนำค่าที่ได้ไปแทนในสมการ ได้ผลดังตารางที่ 3.2

ความถี่		Q1	Q2	Q3	Q4
5 kHz	$R_1 = R_2$	100k Ω	100k Ω	100k Ω	100k Ω
	C_1	324.6pF	382pF	572.9pF	1.62nF
	C_2	312pF	265pF	172pF	62pF

ตารางที่ 3.2 ค่าของอุปกรณ์ต่างๆที่ใช้ในวงจรกรองความถี่ต่ำผ่านที่ความถี่คัทออฟต่างๆ

เมื่อนำค่าต่างๆ ที่ได้จากการคำนวณมาทำการสร้างวงจรกรองความถี่ต่ำผ่านของแต่ละชุด จะได้วงจรในแต่ละชุดโดยออปแอมป์ในวงจรคือไอซีเบอร์ LF353 ดังรูป




รูปที่ 3.3 วงจรกรองความถี่ต่ำผ่านแบบแอกทีฟความถี่คัทออฟ 5 กิโลเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3 การออกแบบวงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล (Analog to Digital Converter)

การออกแบบใช้ไอซี ADC0841 ซึ่งแสดงได้ดังรูป




รูปที่ 3.4 บล็อกไดอะแกรมของไอซี ADC0841

วงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัลประกอบด้วยส่วนประกอบย่อยดังนี้

1. วงจรสร้างสัญญาณความถี่ 16 กิโลเฮิร์ตซ์

เนื่องจากสัญญาณดิจิทัลที่จะนำไปมอดูเลตแบบ BPSK มีความเร็ว 128 กิโลบิตต่อวินาที ดังนั้นสัญญาณที่เข้ามา 3 (\overline{WR}) ของไอซี ADC0841 จะต้องมีค่าที่ 16 กิโลเฮิร์ตซ์ ซึ่งมีการออกแบบดังนี้

1.1 วงจรกำเนิดความถี่ด้วยคริสตอล




รูปที่ 3.5 วงจรกำเนิดความถี่ด้วยคริสตอล 9.216 เมกะเฮิร์ตซ์

1.2 วงจรหารความถี่

เนื่องจากวงจรกำเนิดความถี่ด้วยคริสตอลผลิตความถี่ 9.216 เมกะเฮิร์ตซ์ จึงใช้วงจรหารความถี่เพื่อให้ได้ความถี่ 16 กิโลเฮิร์ตซ์ โดยไอซี TC9122 ทำการหาร 24 จะได้ความถี่ 384 กิโลเฮิร์ตซ์ จากนั้นใช้ไอซี CD4017 (หาร 3) และ CD4040 (หาร 8) ทำการหารอีก 24 จะได้ความถี่ 16 กิโลเฮิร์ตซ์ วงจรหารความถี่ออกแบบได้ดังรูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรหารความถี่

1.3 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์


เนื่องจากสัญญาณความถี่ 16 กิโลเฮิรตซ์ ที่ต้องการมีลักษณะเป็นพัลส์แคบๆ จึงใช้วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ที่สามารถปรับความกว้างของพัลส์ได้จากการปรับค่า R และ C จะได้วงจรดังรูป



รูปที่ 3.7 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์

2. การเข้ารหัส


นำสัญญาณเอาต์พุตจาก ADC0841 มาทำการเข้ารหัสดังรูป



รูปที่ 3.8 การเข้ารหัส


3. วงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม (Parallel to Series)

การออกแบบใช้ไอซี 74HC165 ดังรูป



รูปที่ 3.9 วงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 ไทม์มิ่งไดอะแกรมของสัญญาณดิจิทัลภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2 การออกแบบวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ๊ป 10.7 เมกะเฮิรตซ์

วงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ๊ปมีส่วนประกอบดังต่อไปนี้


1. วงจรกำเนิดความถี่ที่ปรับความถี่ได้ตามแรงดันควบคุม (Voltage Controlled Oscillator)
2. วงจรเปรียบเทียบเฟส (Phase detector) ซึ่งอยู่ในไอซี MC145152-2
3. วงจรลูปฟิลเตอร์ (Loop Filter) ใช้อปแอมป์ LM 358

3.2.1 การออกแบบวงจรกำเนิดความถี่ที่ปรับความถี่ได้ตามแรงดันควบคุม

เริ่มต้นจากการออกแบบสร้างวงจรถูกกำเนิดความถี่ ซึ่งในโครงงานนี้ได้ใช้วงจรถูกกำเนิดความถี่แบบโคลพิตต์ชนิดเบสรว่ม (common base) ดังรูป



รูปที่ 3.11 วงจรกำเนิดความถี่แบบโคลพิตต์ชนิดเบสรว่ม



รูปที่ 3.12 วงจรสมมูลทาง AC ของวงจรถูกกำเนิดความถี่แบบโคลพิตต์ชนิดเบสรว่ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรรูปที่ 3.12 สามารถคำนวณหาความถี่ที่ออสซิลเลตได้จาก

$$f = \frac{1}{2\pi\sqrt{LC_T}}$$

โดยที่ f คือ ความถี่ที่ออสซิลเลต

L คือ ค่าของขดลวดเหนี่ยวนำในวงจร

C_T คือ ค่าของตัวเก็บประจุรวมภายในวงจร โดยคิดรวมทั้ง C_{bc} และ C_{be} ภายในของทรานซิสเตอร์ ซึ่งดูได้จากค่าตัวชี้

เนื่องจากต้องการวงจรกำเนิดความถี่ที่ย่านความถี่ 10.7 เมกะเฮิร์ตซ์

จากค่าตัวชี้ จะได้ $C_{bc} = 1.8 \text{ pF}$ และ $C_{be} = 52.6 \text{ pF}$

โดยใช้ค่า $C_1 = 470 \text{ pF}$ และ $C_2 = 200 \text{ pF}$

คำนวณหาว่า C_T ได้ดังนี้


$$\begin{aligned} C_T &= C_{bc} + \left(\frac{C_1(C_2 + C_{be})}{C_1 + C_2 + C_{be}} \right) \\ &= 166.1 \text{ pF} \end{aligned}$$

ทำให้สามารถหาค่าของตัวขดลวดเหนี่ยวนำได้ คือ

$$L = \frac{1}{(2\pi f)^2 C_T} \text{ H}$$

ที่ความถี่ 10.7 เมกะเฮิร์ตซ์


$$\begin{aligned} L &= \frac{1}{(2\pi \times 10.7 \times 10^6)^2 \times 166.1 \times 10^{-12}} \\ &= 1.33 \text{ } \mu\text{H} \end{aligned}$$



รูปที่ 3.13 วงจรกำเนิดความถี่จริงที่ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากนั้นจะสามารถสร้างวงจรกำเนิดความถี่ควบคุมด้วยแรงดันหรือวีซีไอได้โดยต่อตัววาริแคปหรือวาร์เรกเตอร์ไดโอดเข้าไปดังรูปที่ 3.14



รูปที่ 3.14 วงจรกำเนิดความถี่ควบคุมด้วยแรงดันที่มีความถี่ 10.7 เมกะเฮิรตซ์

3.2.2 การออกแบบวงจรเปรียบเทียบเฟส

ไอซีเบอร์ MC145152-2 ประกอบด้วยส่วนที่เป็นการโปรแกรมเพื่อหารความถี่ที่เข้ามาส่วนของความถี่อ้างอิงและส่วนของเฟสดีเทกเตอร์ดังรูปที่ 3.15 ซึ่งไอซีนี้สามารถตั้งโปรแกรมเพื่อหารความถี่ที่เข้ามาให้ได้ 16 บิตแบบขนาน โดย 10 บิตสำหรับตัวหาร N (10 bit / N Counter) และ 6 บิตสำหรับตัวหาร A (6 bit / A Counter) และมีโมดูลัสคอนโทรล (Modulus Control : MC) เพื่อส่งสัญญาณไปควบคุมการหารของไอซีฟรีสเกลเลอร์ นอกจากนี้ยังมีล็อกดีเทก (Lock Detect : LD) เพื่อใช้บอกสถานะการล็อกของเฟสล็อกอีกด้วย



รูปที่ 3.15 ส่วนประกอบต่างๆ ของไอซี MC145152-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนความถี่อ้างอิงจะใช้คริสตอล 10.24 MHz เป็นตัวอ้างอิง และสามารถหารความถี่ลงมา โดยกำหนดค่า RA_0 , RA_1 และ RA_2 ได้ ในส่วนนี้ โดยกำหนด RA_0 , RA_1 และ RA_2 เป็น “001” ซึ่งเท่ากับ การหารด้วย 512 ฉะนั้นจะได้ความถี่อ้างอิงภายในตัวไอซีคือ $\frac{10.24MHz}{512} = 20kHz$

ในการตั้งโปรแกรมหารความถี่ มีวิธีการคำนวณดังนี้

1. ทำการหาค่าอัตราส่วนการหารทั้งหมด (N_i) โดยคิดจากอัตราส่วนระหว่างค่าความถี่ของ วงจรวีซีโอ (f_{vco}) กับค่าความถี่อ้างอิง (f_{ref}) ได้เป็นดังนี้

$$N_i = \frac{f_{vco}}{f_{ref}} = \frac{10.7MHz}{20kHz} = 535$$

2. เปรียบเทียบค่าที่ได้กับสมการ $N_i = NP + A$ จากค่าตัวชี้ของไอซี MC 145152-2 โดย

N คือ ตัวโปรแกรม $N_0 - N_9 = 10$ บิต หารตั้งแต่ 3-1023

A คือ ตัวโปรแกรม $A_0 - A_5 = 6$ บิต หารตั้งแต่ 0-63

P คือ 1 (เนื่องจากไม่ต้องใช้พรีสเกลเลอร์)

แทนค่าสมการเป็นดังนี้; $535 = (N * 1) + A$

เนื่องจากเป็นวงจรสังเคราะห์ความถี่ 10.7 MHz จึงไม่ต้องใช้พรีสเกลเลอร์ทำให้ค่า A เท่ากับ 0 ดังนั้น

$N = 535$ แปลงเป็นเลขฐาน 2 ได้เป็น (MSB) 10 0001 0111 (LSB)

$A = 0$ แปลงเป็นเลขฐาน 2 ได้เป็น (MSB) 00 0000 (LSB)

3.2.3 การออกแบบวงจรฟิลเตอร์ (Loop Filter)

การออกแบบวงจรฟิลเตอร์ ออกแบบโดยใช้ไอซี LM 358 ซึ่งวงจรนี้จะนำเอาสัญญาณ ϕ_v และ ϕ_r จากวงจรเปรียบเทียบเฟสต่อเข้ามาเป็นอินพุต โดย ϕ_v ต่อเข้าขา 3 และ ϕ_r ต่อเข้าขา 2 เพื่อทำการเปรียบเทียบเฟส และแปลงค่าความแตกต่างออกมาเป็นไฟตรง เพื่อต่อไปชดเชยให้แก่วงจรวีซีโอ เพื่อให้วงจรวีซีโอ สามารถผลิตความถี่ได้ตรงที่เราต้องการ ซึ่งวงจรนี้ทำหน้าที่เป็นวงจรกรองความถี่ต่ำ ผ่าน (Low Pass Filter : LPF) คำนวณค่าต่างๆได้ดังนี้

กำหนดให้ (ตามคำแนะนำของค่าตัวชี้)

$$f_o = 10.7 \text{ MHz (local oscillator frequency)}$$

$$f_s = 20 \text{ kHz (channel spacing)}$$

$$f_b = 0.01 f_s \text{ (loop bandwidth)}$$

$$f_{rc} = 20 f_b \text{ (filter cut off frequency)}$$

$$\delta = 0.8 \text{ (loop damping factor)}$$

$$V_{DD} = 5 \text{ volts (PLL supply voltage)}$$

$$KV_{co} = 2\pi \frac{\Delta f_{vco}}{\Delta V_{vco}} \text{ (VCO gain, measured on VCO)}$$

$$C_1 = 0.1 \mu F \text{ (active integrator component)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$K_\phi = \frac{V_{DD}}{2\pi} \text{ (Phase detector gain)}$$

$$\omega_n = \frac{2\pi f_b}{\sqrt{2\delta^2 + 1 + \sqrt{((2\delta^2 + 1)^2 + 1)}}} \text{ (Natural frequency)}$$

$$N_t = \frac{f_o}{f_s} \text{ (Total Division ratio in feedback loop)}$$

$$R_1 = \frac{K_\phi KV_{co}}{C_1 \omega_n^2 N_t}$$

$$R_2 = \frac{2\delta}{\omega_n C_1}$$

$$C_c = \frac{4}{2R_1 f_{rc}}$$

จากสมการด้านบน ส่วนที่จะหาค่าลงในวงจรคือ R_1 , R_2 และ C_c เพราะฉะนั้น แทนค่าลงในสมการคือ

$$K_\phi = \frac{V_{DD}}{2\pi} = \frac{5}{2\pi} = 0.7957$$

$$KV_{co} = 2\pi \frac{\Delta f_{vco}}{\Delta V_{vco}} = 2\pi \frac{(10.76 - 10.53) \text{ MHz}}{9} = 160.57 \times 10^3 \text{ rad/V}$$

$$f_b = 0.01 f_s = 0.01 \times 20 \times 10^3 = 200 \text{ Hz}$$

$$\omega_n = \frac{2\pi \times 200}{\sqrt{2(0.8)^2 + 1 + \sqrt{((2(0.8)^2 + 1)^2 + 1)}}} = \frac{1256.64}{2.184} = 575.40 \text{ rad/sec}$$

$$N_t = \frac{f_o}{f_s} = \frac{10.7 \times 10^6}{20 \times 10^3} = 535$$


$$R_1 = \frac{0.7957 \times 160.57 \times 10^3}{0.1 \times 10^6 \times (575.40)^2 \times 535} = 7.21 \text{ k}\Omega$$

$$R_2 = \frac{2\delta}{\omega_n C_1} = \frac{2 \times 0.8}{575.40 \times 0.1 \times 10^{-6}} = 27.81 \text{ k}\Omega$$


$$C_c = \frac{4}{2R_1 f_{rc}} = \frac{4}{2 \times 7.21 \times 10^3 \times 20 \times 200} = 69.3 \text{ nF}$$

ตามคำแนะนำ ให้ R_1 แบ่งเป็น 2 ตัว จึงได้ค่าประมาณคือ 3.6 k Ω และ 3.6 k Ω ตามลำดับ R_2 ประมาณ 27 k Ω

นำมาสร้างเป็นวงจรลูปฟิลเตอร์ ได้ดังวงจรในรูปที่ 3.16




รูปที่ 3.16 วงจรรูปฟิลเตอร์ของวงจรสังเคราะห์ความถี่ 10.7 MHz



รูปที่ 3.17 วงจรรวมของวงจรสังเคราะห์ความถี่ 10.7 MHz

3.2.4 การออกแบบวงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์

ใช้วงจรกรองแถบความถี่ผ่านด้วยเซรามิก (Ceramic Filter) 10.7 เมกะเฮิร์ตซ์ มากกรองสัญญาณจากวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป 10.7 เมกะเฮิร์ตซ์ วงจรมีลักษณะการต่อดังรูป




รูปที่ 3.18 วงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบวงจรริงมอดูเลเตอร์ (Ring Modulator)

วงจรริงมอดูเลเตอร์ที่ออกแบบ ทำหน้าที่มอดูเลตสัญญาณความถี่กลาง (10.7 MHz) กับสัญญาณข้อมูลดิจิทัล ทำให้ได้สัญญาณเอาต์พุตจากวงจรริงมอดูเลเตอร์ มีลักษณะเป็นสัญญาณ BPSK ริงมอดูเลเตอร์ที่ใช้ คือวงจรบาลานซ์ไดโอดซึ่งมีข้อได้เปรียบคือลดทอนสัญญาณรบกวนและกำจัดคลื่นพาหะทิ้งไปได้



รูปที่ 3.19 วงจรบาลานซ์ริงมอดูเลเตอร์

สัญญาณจากโวลคอลลอสซิลเลเตอร์ 10.7 เมกะเฮิร์ตซ์ จะเข้าทางอินพุตของวงจรริงมอดูเลเตอร์ และข้อมูลที่ต้องการมอดูเลตจะต่อเข้าวงจรดังรูป ทำให้ได้สัญญาณ BPSK ออกที่เอาต์พุตของวงจรริงมอดูเลเตอร์

3.4 การออกแบบวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์


สัญญาณ BPSK จากวงจรบาลานซ์ริงมอดูเลเตอร์มีแบนด์วิดท์ที่กว้างมาก จึงต้องใช้วงจรกรองแถบความถี่ผ่านเพื่อให้สัญญาณมีแบนด์วิดท์แคบลง การออกแบบใช้วงจรรีโซเนเตอร์ซึ่งมีแบนด์วิดท์ 2 เมกะเฮิร์ตซ์ โดยค่า L และ C คำนวณจากสูตร

$$BW = \frac{f}{Q}$$

$$Q = \frac{XL}{R}$$

$$f = \frac{1}{2\pi\sqrt{LC}}$$

แทนค่า $BW = 2 \text{ MHz}$, $f = 10.7 \text{ MHz}$ จะได้ค่า $L = 27.65 \text{ nH}$ และ $C = 8 \text{ nF}$ วงจรที่ได้จะเป็นดังรูป



รูปที่ 3.20 วงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 การออกแบบวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูบ 154.7 เมกะเฮิรตซ์

วงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูบออกแบบโดยใช้พรีสเกลเลอร์สอง โมดูลัส (Dual modulus prescaler) ซึ่งมีส่วนประกอบดังต่อไปนี้

1. วงจรกำเนิดความถี่ที่ปรับความถี่ได้ตามแรงดันควบคุม (Voltage Controlled Oscillator)
2. วงจรพรีสเกลเลอร์สอง โมดูลัส (Dual modulus prescale) โดยใช้ไอซี MC12017
3. วงจรเปรียบเทียบเฟส (Phase detector) ซึ่งอยู่ใน ไอซี MC145152-2
4. วงจรลูปฟิลเตอร์ (Loop Filter) ใช้โอปแอมป์ LM 358

3.5.1 การออกแบบวงจรกำเนิดความถี่ที่ปรับความถี่ได้ตามแรงดันควบคุม

ทำการออกแบบวงจรวิธีโอแบบโคลพิทด์ โดยใช้ JFET เบอร์ J310 โดยความสัมพันธ์ระหว่างกระแสเอาต์พุตหรือ I_D กับแรงดันที่ใช้ควบคุมการเปลี่ยนแปลงหรือ V_{GS} เป็นไปตามสมการ Square Law

$$I_{DS} = I_{DSS} [1 - (V_{GS} / V_P)]^2$$

การคำนวณหาจุด Quiescent point ของวงจรวิธีโอจะใช้สมการ Square Law และสมการ Load-line ของ self-bias คือ

$$V_{GS} = -I_D \times R_S$$

แทนค่าพารามิเตอร์ต่างๆของ JFET เบอร์ J310 จากค่าชิตดังนี้

$$I_{DSS} = 40mA$$

$$V_P = -4V$$

$$R_S = 100\Omega$$

ทำการแก้สมการเพื่อหาจุด Q ดังนั้นจะได้ค่าต่างดังนี้

$$I_{DQ} = 15.278 mA$$

$$V_{GSQ} = 1.5278V$$

เมื่อได้ค่า I_D และ V_{GS} แล้ว ทำการไบอัสเฟทให้ได้ค่าตรงตามที่คำนวณ

และคำนวณหาค่า L , C_1 และ C_2 ได้จากสมการ

$$f = \frac{1}{2\pi\sqrt{LC_T}}$$

$$C_T = \frac{C_1 C_2}{C_1 + C_2}$$

โดย f คือ ความถี่ที่ต้องการ

เนื่องจากในวงจรใช้ C ที่ปรับค่าได้ตามแรงดัน ($MV104$) สามารถหาค่า C_T ได้จากค่าชิต ซึ่งจะมีค่าอยู่ในช่วง $37 pF$ ถึง $42 pF$ ดังนั้นจึงสามารถหาค่า L ได้ดังนี้

(พิจารณาที่ $C_T = 40 pF$)


$$L = \frac{1}{4\pi^2 C_T f^2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= \frac{1}{4\pi^2(40 \times 10^{-12})(154.7 \times 10^6)^2}$$

$$= 52.92 \text{ nH}$$


นำค่าต่างๆไปสร้างวงจรได้ดังรูป



รูปที่ 3.21 วงจรกำเนิดความถี่ที่ควบคุมโดยแรงดันโดยมีความถี่ 154.7 เมกะเฮิรตซ์

3.5.2 การออกแบบวงจรพรีสเกลเลอร์แบบสองโมดูลัส

พรีสเกลเลอร์เป็นตัวหารความถี่ของวงจรวีซีไอให้ต่ำลง ทำให้ระบบสังเคราะห์ความถี่สามารถผลิตความถี่ได้สูงมากขึ้น เพื่อป้องกันกับวงจรเฟสดีเทกเตอร์ โดยใช้พรีสเกลเลอร์ไอซี MC 12017 ซึ่งจะถูกระงับเท่ากับ 64 /65 โดยทำการต่อวงจรดังรูป



รูปที่ 3.22 การต่อวงจรของไอซี MC12017

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปร่างจะป้อนไฟเลี้ยง 5 โวลต์ ให้แก่วงจรโดยต่อเข้าที่ขา 7 และขา 8 วงจรจะเลือกการหาร 64 /65 ส่วนขา 2 จะต่อกับไอซี MC145152-2 เพื่อเป็นตัวโปรแกรมว่าขณะนั้นพริสเทลเลอร์หารด้วยค่าอะไร(64 หรือ 65) ขา 5 จะนำสัญญาณที่ได้จากวิธีโอเข้ามาเป็นอินพุตของตัวไอซี

3.5.3 การออกแบบวงจรเปรียบเทียบเฟสและการตั้งโปรแกรมหารความถี่

เป็นวงจรที่ใช้เพื่อเปรียบเทียบเฟสของสัญญาณที่ได้จากวงจรวีธีโอกับเฟสของความถี่อ้างอิง โดยวงจรสังเคราะห์ความถี่จะสามารถผลิตความถี่ได้ตรงตามความถี่ที่เราต้องการก็ต่อเมื่อ เฟสของทั้งสองส่วนนี้เท่ากัน ในการทดลองนี้จะใช้ไอซี MC145152-2 ซึ่งเป็นไอซีที่สามารถโปรแกรมได้ 16 บิต โดย 10 บิตบนจะกำหนดจาก N เคนเตอร์ และ 6 บิตล่างจะกำหนดจาก A เคนเตอร์

การออกแบบเรากำหนดให้ภายในไอซีมีความถี่อ้างอิง 10 KHz ซึ่งในส่วนของความถี่อ้างอิงนี้จะใช้คริสตอลออสซิลเลเตอร์ 10.24 MHz เป็นตัวอ้างอิง ซึ่งเราจะสามารถหารความถี่ของคริสตอลออสซิลเลเตอร์ให้มีความถี่เท่ากับความถี่อ้างอิงที่เราต้องการคือ 10 KHz ได้โดยการกำหนดค่า RA0, RA1 และ RA2 เป็น 1 0 1 ตามลำดับ ซึ่งจากคาตาไลต์จะเห็นว่าเมื่อเรากำหนดค่า RA0, RA1, RA2 ซึ่งจะต่อเข้ากับขา 4, 5, 6 ของตัวไอซีเป็นค่า 1 0 1 แล้วก็จะทำให้ตัวหารเป็น 1024 ดังนั้นเมื่อนำไปหารค่าความถี่ของคริสตอลออสซิลเลเตอร์แล้ว ก็จะทำให้ได้ค่าความถี่อ้างอิงออกที่ขา 26 มีค่าเท่ากับ 10KHz ตามที่เรากำหนดไว้

การที่เราจะโปรแกรมให้วงจรสามารถผลิตความถี่ที่เราต้องการนั้น สามารถคำนวณได้จากสมการ

$$N_t = NP + A$$

โดยที่ N_t คือ ความถี่ที่เราต้องการ หารด้วยค่าความถี่อ้างอิง

N คือ ตัวโปรแกรม $N_0 - N_9 = 10$ บิต ซึ่งเป็นตัวหารตั้งแต่ 63 - 1023

A คือ ตัวโปรแกรม $A_0 - A_5 = 6$ บิต ซึ่งเป็นตัวหารตั้งแต่ 0 - 63

P คือ ตัวหารของพริสเทลเลอร์

ซึ่งจะได้ค่าต่างๆ ดังนี้

$$N_t = \frac{f_{VCO}}{f_{ref}} = \frac{154.7MHz}{10kHz} = 15470$$

เนื่องจากใช้พริสเทลเลอร์ที่หาร 64 ดังนั้นค่า P จึงเท่ากับ 64 ดังนั้นจะสามารถหาค่า N และ A ได้

$$N = 241$$

$$A = 46$$

ค่า N และ A นี้เราจะต้องทำการแปลงให้เป็นค่าในเลขฐานสองก่อน คือ

$$N = 241 = (\text{MSB}) 0011 1100 01 (\text{LSB})$$

$$A = 46 = (\text{MSB}) 1011 10 (\text{LSB})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย N จะเป็น 10 บิตบน และ A จะเป็น 6 บิตล่าง ซึ่งเมื่อเรียงกันจะได้เป็น 0011110001101110 โดยตัวเลขด้านขวามือสุดคือค่า A_0 ซึ่งจะต้องต่อเข้าขา 23 ของไอซี และตัวแรกด้านซ้ายมือสุดจะเป็นค่า N_9 ซึ่งจะต้องต่อเข้าขา 20 ของตัวไอซี (ซึ่งการนับจะนับจากขวาไปซ้าย โดยเริ่มจาก A_0 ไปจนถึง A_5 และต่อด้วย N_0 จนถึง N_9 ตามลำดับ) และต้องป้อนไฟเลี้ยง 5 โวลต์ให้แก่วงจรโดยต่อเข้าขา 3 ส่วนขา 2 จะต้องกราวด์ สัญญาณอินพุตจากพริสเกลเลอร์จะถูกขับปลิ่งเข้ามาทางขา 1 (f_{in}) สัญญาณอินพุตนี้จะเหมือนสัญญาณนาฬิกาเข้าไปทริกให้หารด้วย N และ A ขา 7 ที่เป็น ϕ_r และขา 8 ที่เป็น ϕ_v นั้นจะต่อเข้าเป็นอินพุตของวงจรถูฟิลเตอร์ ซึ่งถ้าความถี่ f_v มากกว่า f_r หรือถ้าเฟสของ f_v lead อยู่จะทำให้ ϕ_v เป็นสัญญาณระดับต่ำ และ ϕ_r เป็นสัญญาณระดับสูง อีกกรณีหนึ่งถ้าความถี่ f_v น้อยกว่า f_r หรือเฟสของ f_v lag อยู่ จะทำให้ ϕ_r เป็นสัญญาณระดับต่ำ และ ϕ_v เป็นสัญญาณระดับสูง และถ้าความถี่ของ f_v เท่ากับ f_r และเฟสตรงกันแล้วจะทำให้ ϕ_v และ ϕ_r จะเป็นสัญญาณระดับสูงตลอด แต่ก็จะมีช่วงหนึ่งที่เป็นสัญญาณระดับต่ำ คือช่วงที่ทั้งสองเป็นสัญญาณระดับต่ำพร้อมกัน ซึ่งความต่างเฟสของ ϕ_r และ ϕ_v จะถูกเปลี่ยนเป็นค่าไฟตรงเพื่อส่งไปชดเชยที่วงจรวีธีโอให้ผลิตความถี่ได้ตรงตามที่เรากำลังต้องการ

ส่วน MC ขา 9 นั้นจะต่อไปยังวงจรถูฟิลเตอร์เพื่อกำหนดว่าขณะนั้นพริสเกลเลอร์จะต้องการด้วยค่าอะไร โดยสัญญาณที่ออกจากขา MC จะเป็นสัญญาณสี่เหลี่ยม โดยเริ่มต้นจะมีระดับสัญญาณต่ำกว่าเคาน์เตอร์ A จะนับลดลงจนเป็น 0 หลังจากนั้นก็จะเปลี่ยนเป็นสัญญาณระดับสูงจนกว่าเคาน์เตอร์ N จะนับส่วนที่เหลือจากการนับไปพร้อมกับเคาน์เตอร์ A จนหมด (เพราะว่าขณะที่ A นับลดลง N ก็จะนับลดลงไปด้วย เพราะฉะนั้นเมื่อ A นับลดลงจนเป็นศูนย์แล้ว N จะต้องนับอีก (N - A) ครั้งจึงเท่ากับ 0) และ MC จะกลับไปเป็นสัญญาณระดับต่ำอีกครั้งเมื่อเคาน์เตอร์ถูกรีเซ็ตด้วยค่าที่โปรแกรมไว้อีกครั้ง

ขา LD (Lock Detector Output) ขา 28 จะเป็นขาที่ใช้ในการตรวจสอบว่าวงจรสังเคราะห์ความถี่สามารถผลิตความถี่ ได้ตรงตามที่เรากำลังต้องการหรือไม่ โดยถ้าสัญญาณที่ขานี้เป็นสัญญาณระดับสูงก็แสดงว่า f_r และ f_v มีเฟสและความถี่ตรงกันแล้ว นั่นคือวงจรนี้สามารถผลิตความถี่ที่เราต้องการได้อย่างถูกต้องและเที่ยงตรงแล้ว

3.5.4 การออกแบบวงจรถูฟิลเตอร์ (Loop Filter)

การออกแบบวงจรถูฟิลเตอร์ ออกแบบโดยใช้ไอซี LM 358 ซึ่งวงจรมีจะนำเอาสัญญาณ ϕ_v และ ϕ_r จากวงจรเปรียบเทียบเฟสต่อเข้ามาเป็นอินพุต โดย ϕ_v ต่อเข้าขา 3 และ ϕ_r ต่อเข้าขา 2 เพื่อทำการเปรียบเทียบเฟส และแปลงค่าความแตกต่างออกมาเป็นไฟตรง เพื่อต่อไปชดเชยให้แก่วงจรวีธีโอเพื่อให้วงจร วิถีโอสามารถผลิตความถี่ได้ตรงที่เราต้องการ ซึ่งวงจรมีทำหน้าที่เป็นวงจรถูกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF) คำนวณค่าต่างๆ ได้ดังนี้

กำหนดให้ (ตามคำแนะนำของดาต้าชีต)

$$f_o = 154.7 \text{ MHz (local oscillator frequency)}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 10 kHz (channel spacing) เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_b = 0.01 f_s \text{ (loop bandwidth)}$$

$$f_{rc} = 20 f_b \text{ (filter cut off frequency)}$$

$$\delta = 0.8 \text{ (loop damping factor)}$$

$$V_{DD} = 5 \text{ volts (PLL supply voltage)}$$

$$KV_{CO} = 2\pi \frac{\Delta f_{VCO}}{\Delta V_{VCO}} \text{ (VCO gain, measured on VCO)}$$

$$C_1 = 0.1 \mu F \text{ (active integrator component)}$$

$$K_\phi = \frac{V_{DD}}{2\pi} \text{ (Phase detector gain)}$$

$$\omega_n = \frac{2\pi f_b}{\sqrt{2\delta^2 + 1 + \sqrt{(2\delta^2 + 1)^2 + 1}}} \text{ (Natural frequency)}$$

$$N_t = \frac{f_o}{f_s} \text{ (Total Division ratio in feedback loop)}$$

$$R_1 = \frac{K_\phi KV_{CO}}{C_1 \omega_n^2 N_t}$$

$$R_2 = \frac{2\delta}{\omega_n C_1}$$

$$C_c = \frac{4}{2R_1 f_{rc}}$$

จากสมการด้านบน ส่วนที่จะหาค่าลงในวงจรคือ R_1 , R_2 และ C_c เพราะฉะนั้น แทนค่าลงในสมการคือ

$$K_\phi = \frac{V_{DD}}{2\pi} = \frac{5}{2\pi} = 0.7957$$

$$KV_{CO} = 2\pi \frac{\Delta f_{VCO}}{\Delta V_{VCO}} = 2\pi \frac{67 \text{ MHz}}{9} = 46.775 \times 10^6 \text{ rad/V} \text{ (ได้จากกรวัด)}$$

$$f_b = 0.01 f_s = 0.01 \times 10 \times 10^3 = 100 \text{ Hz}$$

$$\omega_n = \frac{2\pi \times 100}{\sqrt{2(0.8)^2 + 1 + \sqrt{(2(0.8)^2 + 1)^2 + 1}}} = \frac{628.31}{2.184} = 287.69 \text{ rad/sec}$$

$$N_t = \frac{f_o}{f_s} = \frac{154.7 \times 10^6}{10 \times 10^3} = 15470$$

$$R_1 = \frac{0.7957 \times 46.775 \times 10^6}{0.1 \times 10^{-6} \times (287.69)^2 \times 15470} = 290.71 \text{ k}\Omega$$


$$R_2 = \frac{2\delta}{\omega_n C_1} = \frac{2 \times 0.8}{287.69 \times 0.1 \times 10^{-6}} = 55.61 \text{ k}\Omega$$

$$C_c = \frac{4}{2R_1 f_{rc}} = \frac{4}{2 \times 290.71 \times 10^3 \times 20 \times 100} = 3.44 \text{ nF}$$


ตามคำแนะนำ ให้ R_1 แบ่งเป็น 2 ตัว จึงได้ค่าประมาณคือ $146 \text{ k}\Omega$ และ $146 \text{ k}\Omega$ ตามลำดับ R_2

ประมาณ $56 \text{ k}\Omega$

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.23 วงจรรูปฟีดแบ็คของวงจรสังเคราะห์ความถี่ 154.7 MHz




รูปที่ 3.24 วงจรรวมของวงจรสังเคราะห์ความถี่ 154.7 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 การออกแบบวงจรมิกเซอร์ (Mixer)

วงจรมิกเซอร์ใช้ในการแปลงความถี่จากความถี่กลาง 10.7 เมกะเฮิร์ตซ์ ให้เป็นความถี่อาร์เอฟ 144 เมกะเฮิร์ตซ์ โดยใช้ไอซี TUF-5 โดยป้อนสัญญาณความถี่กลางที่มอดูเลตแบบ BPSK เข้าที่ขา 2 (IF) และป้อนสัญญาณจากวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกลูป 154.7 เมกะเฮิร์ตซ์ เป็นความถี่โลคอล เข้าที่ขา 4 (LO) ขาที่ 3 ลงกราวด์ และขาที่ 1 (RF) เป็นเอาต์พุตจากวงจรมิกเซอร์



รูปที่ 3.25 วงจรภายใน TUF-5



รูปที่ 3.26 วงจรมิกเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 การออกแบบวงจรขยายสัญญาณอาร์เอฟขนาดเล็ก (Small Signal RF Amplifier)

ในการสร้างเลือกใช้ทรานซิสเตอร์เบอร์ 2N3866 และไบอัสทรานซิสเตอร์โดยให้ $V_{CE} = 15 V_{DC}$ และ $I_C = 50 mA_{DC}$ จากค่าตัวชี้จะทราบค่าของเอสพารามิเตอร์ที่ความถี่ 144 เมกะเฮิรตซ์ ดังนี้

$$S_{11} = 0.563 \angle 187.45^\circ$$


$$S_{12} = 0.05 \angle 70^\circ$$

$$S_{21} = 6 \angle 80^\circ$$

$$S_{22} = 0.42 \angle -38^\circ$$

จากนั้นทำตามกระบวนการในบทที่ 2 หาค่าต่างๆดังนี้

1. ออกแบบวงจรไบอัสทรานซิสเตอร์ให้ได้ $V_{CE} = 15 V_{DC}$ และ $I_C = 50 mA_{DC}$ จะได้วงจรดังนี้



รูปที่ 3.27 วงจรไบอัสทรานซิสเตอร์

2. หาค่า D_S :
$$D_S = S_{11}S_{22} - S_{12}S_{21}$$

$$= 0.064 \angle -28.54^\circ$$

3. ค่าของเสถียรภาพ (K) หาได้จาก

$$K = \frac{1 + |D_S|^2 - |S_{11}|^2 - |S_{22}|^2}{2 \cdot |S_{21}| \cdot |S_{12}|}$$

$$= 0.854$$

$\therefore K < 1$ ดังนั้น แอมพลิฟายเออร์อยู่ในสถานะโพเทนเชียลอินสตาบิลิตี

4. เป็นการหาค่าสัมประสิทธิ์การสะท้อนของโหลด - ซอร์สของวงจรขยายสัญญาณ เพื่อใช้ในการแมชชิงอิมพีแดนซ์กับวงจรอื่นๆ

- 4.1 หาค่า C_1

$$C_1 = S_{11} - (D_S S_{22}^*)$$

$$= 0.59 \angle 187.41^\circ$$

- 4.2 หาค่า C_2

$$C_2 = S_{22} - D_S S_{11}^*$$

$$= 0.453 \angle -37.75^\circ$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 หาจุดศูนย์กลางของวงกลมเสถียรภาพของอินพุต

$$\begin{aligned} r_{s1} &= \frac{C_1^*}{|S_{11}|^2 - |D_s|^2} \\ &= 1.88 \angle -187.41^\circ \end{aligned}$$

4.4 หารัศมีของวงกลมเสถียรภาพของอินพุต

$$\begin{aligned} p_{s1} &= \left| \frac{S_{12}S_{21}}{|S_{11}|^2 - |D_s|^2} \right| \\ &= 0.958 \end{aligned}$$

4.5 หาจุดศูนย์กลางของวงกลมเสถียรภาพของเอาต์พุต

$$\begin{aligned} r_{s2} &= \frac{C_2^*}{|S_{22}|^2 - |D_s|^2} \\ &= 2.65 \angle 37.75^\circ \end{aligned}$$

4.6 หารัศมีของวงกลมเสถียรภาพของเอาต์พุต

$$\begin{aligned} p_{s2} &= \left| \frac{S_{12}S_{21}}{|S_{22}|^2 - |D_s|^2} \right| \\ &= 1.758 \end{aligned}$$

4.7 หาค่าของอัตราขยายสูงสุด

$$G_{MAX} = \frac{|S_{21}|}{|S_{12}|} = \frac{6}{0.05} = 120 \text{ (20.8 dB)}$$

4.8 หาค่าของอัตราขยายที่ต้องการ โดยต้องการอัตราขยาย 20 dB

$$\begin{aligned} G &= \frac{\text{Gain desired (absolute)}}{|S_{21}|^2} \\ &= \frac{100}{6^2} \\ &= 2.78 \end{aligned}$$

4.9 หาค่าของ D_2

$$\begin{aligned} D_2 &= |S_{22}|^2 - |D_s|^2 \\ &= 0.17 \end{aligned}$$

4.10 จุดศูนย์กลางของวงกลมซึ่งมีอัตราขยายคงที่

$$\begin{aligned} r_o &= \frac{GC_2^*}{1 + D_2G} \\ &= \frac{2.78(0.453 \angle 37.75^\circ)}{1 + 0.17(2.78)} \\ &= 0.855 \angle 37.75^\circ \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.11 รัศมีของวงกลมที่มีอัตราขยายคงที่

$$p_o = \frac{\sqrt{1 - 2K|S_{12}S_{21}|G + |S_{12}S_{21}|^2 G^2}}{1 + D_2 G}$$

$$= \frac{\sqrt{1 - (2 \times 0.744 \times 0.036 \times 6.8 \times 2.16) + (6.8 \times 0.036 \times 2.16)^2}}{(1 + 2.16(0.365))}$$

$$= 0.353$$

4.12 หาสัมประสิทธิ์การสะท้อนของโหลด (Γ_L) โดยจากสมิทธิ์ซาร์ทเลือกจุด Z_L ที่อยู่บนเส้นวงกลมที่มีอัตราขยายคงที่ (20 dB) และอยู่นอกวงกลมเสถียรภาพของอินพุตและเอาต์พุต และเพื่อสะดวกในการสร้างวงจรจะเลือกค่า $Z_L = 2 + j1.4 \Omega$

$$\text{จาก } \Gamma_L = \frac{Z_L + 1}{Z_L - 1}$$

$$\text{จะได้ } \Gamma_L = 0.52 \angle 29.45^\circ$$

4.13 หาสัมประสิทธิ์การสะท้อนของซอร์ส (Γ_S) ได้ดังนี้

$$\Gamma_S = \left[S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - (\Gamma_L \cdot S_{22})} \right]$$

$$= 0.757 \angle -184.71^\circ$$

5. เมื่อทราบสัมประสิทธิ์การสะท้อนของโหลดและซอร์สก็สามารถหาอิมพีแดนซ์ที่อินพุตและเอาต์พุตของวงจรได้ดังนี้

$$\text{จาก } Z_S = \frac{1 + \Gamma_S}{1 - \Gamma_S}$$

$$= 0.14 + j0.03 \Omega$$

เนื่องจาก Z_S เป็นค่านอมัลไลซ์ดังนั้น $Z_m = Z_S \times 50$

$$= 7 + j1.5 \Omega$$

$$\text{จาก } Z_L = 2 + j1.4 \Omega$$

$$Z_{out} = 100 - j70 \Omega$$

6. จากนั้นนำค่า Z_m และ Z_{out} ไปคำนวณวงจรแมชซิ่ง

ที่อินพุต


$$\text{จาก } Z_m = 7 + j1.5 \Omega$$

$$\text{คำนวณหาค่า } Q = \sqrt{\frac{R}{R_m} - 1}$$

$$= \sqrt{\frac{50}{7} - 1}$$

$$= 2.47$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.28 วงจรแมชชีงอินพุตของทรานซิสเตอร์

$$X_p = \frac{R}{Q} = \frac{50}{2.47} = 20.24$$

$$X_s = RQ = 7 \times 2.47 = 17.29$$

เลือก X_s ให้เป็นค่า inductance ดังนั้น $X_s = 17.29 - 1.5 = 15.79$

$$X_s = X_L \text{ และ } X_p = X_C$$

$$X_s = +j15.79 \times L \quad L = \frac{15.79}{2\pi \times 144 \times 10^6} = 18 \text{ nH}$$

$$X_p = -j20.24 \times C \quad C = \frac{1}{2\pi \times 144 \times 10^6 \times 20.24} = 54.6 \text{ pF}$$


ที่เอาต์พุต

จาก

$$Z_{out} = 100 - j70$$

compensate element เป็น L โดยที่ $X_L = +j70$

$$L = \frac{70}{2\pi \times 144 \times 10^6} = 78 \text{ nH}$$




รูปที่ 3.29 วงจรแมชชีงอิงเอาต์พุตของทรานซิสเตอร์

$$\text{หา } Q \text{ จาก } Q = \sqrt{\frac{R_{out}}{R}} - 1 = \sqrt{\frac{100}{50}} - 1 = 1$$

$$X_p = \frac{R}{Q} = \frac{100}{1} = 100 \quad C = \frac{1}{2\pi \times 144 \times 10^6 \times 100} = 11 \text{ pF}$$

$$X_s = RQ = 50 \times 1 = 50 \quad L = \frac{50}{2\pi \times 144 \times 10^6} = 55 \text{ nH}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.30 วงจรขยายสัญญาณอาร์เอฟขนาดเล็ก โดยใช้ทรานซิสเตอร์เบอร์ 2N3866

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.8 การออกแบบวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิรตซ์ แบนด์วิดท์ 15 เมกะเฮิรตซ์


(Band Pass Filter 144 MHz Bandwidth 15 MHz)

ออกแบบโดยใช้วงจรกรองแถบความถี่ผ่านแบบบัตเทอร์เวิร์ทอันดับที่ 6 ซึ่งวงจรนี้ใช้กรองสัญญาณเอาเฉพาะช่วงที่ใช้งานผ่าน ซึ่งในการออกแบบต้องออกแบบเป็นวงจรกรองความถี่ต่ำผ่านก่อน แล้วจึงค่อยแปลงเป็นวงจรกรองแถบความถี่ผ่านอีกทีหนึ่ง


การออกแบบวงจรกรองความถี่ต่ำผ่านแบบบัตเทอร์เวิร์ทอันดับที่ 3 โดยใช้ค่าจากตารางที่ 3.3 จะได้วงจรดังรูปที่ 3.31 แล้วแปลงเป็นวงจรกรองแถบความถี่ผ่านโดยการเพิ่ม L, C ขนานและอนุกรมเข้าไปดังรูปที่ 3.32

N	C1	L2	C3	L4	L6	L6	C7
3	1	2	1				
4	0.765	1.848	1.848	0.765			
5	0.618	1.618	2	1.618	0.618		
6	0.518	1.414	1.932	1.932	1.414	0.518	
7	0.445	1.247	1.802	2	1.802	1.247	0.445

ตารางที่ 3.3 ค่าอิมพีแดนซ์ของวงจรแบบบัตเทอร์เวิร์ท



รูปที่ 3.31 วงจรกรองความถี่ต่ำผ่านแบบบัตเทอร์เวิร์ทอันดับที่ 3



รูปที่ 3.32 วงจรกรองแถบความถี่ผ่านแบบบัตเทอร์เวิร์ทอันดับที่ 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าของ L และ C ที่นำมาต่อในวงจรสามารถคำนวณได้จากสมการดังนี้
สำหรับอุปกรณ์ที่ต่อขนาน

$$C = \frac{C_n}{2\pi RB}$$

$$L = \frac{RB}{2\pi f^2 L_n}$$

สำหรับอุปกรณ์ที่ต่ออนุกรม

$$C = \frac{B}{2\pi f^2 C_n R}$$

$$L = \frac{RL_n}{2\pi B}$$

เมื่อ C_n, L_n คือ ค่าอิมพีแดนซ์จากตารางที่ 3.3
 R คือ ค่าความต้านทานของโหลดเท่ากับ 50 โอห์ม
 B คือ ค่าความกว้างของช่วงผ่าน (Bandwidth 3 dB)
 เพื่อให้ง่ายต่อการออกแบบ จึงกำหนด B เท่ากับ 15 MHz
 f คือ ค่ากลางของช่วงความถี่ที่ยอมให้ความถี่ผ่าน เท่ากับ 144 MHz

ทำการแทนค่าสมการได้ค่า C และ L ดังต่อไปนี้


$$C_1 = C_3 = 212.20 \text{ pF}$$

$$C_2 = 1.15 \text{ pF}$$

$$L_1 = L_3 = 5.75 \text{ nH}$$

$$L_2 = 1.06 \text{ }\mu\text{H}$$

วงจรที่ออกแบบได้แสดงดังรูป



รูปที่ 3.33 วงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น. อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรภาครับ

3.9 การออกแบบวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิรตซ์ แบนด์วิดท์ 15 เมกะเฮิรตซ์


(Band Pass Filter 144 MHz Bandwidth 15 MHz)

เนื่องจากสัญญาณที่รับได้จากสายอากาศมีความถี่อื่นรวมอยู่ด้วย ดังนั้นจึงต้องกรองสัญญาณที่ไม่ต้องการออกไป โดยใช้วงจรกรองแถบความถี่ผ่านซึ่งอาศัยหลักการออกแบบเช่นเดียวกับหัวข้อที่ 3.8

3.10 การออกแบบวงจรขยายสัญญาณอาร์เอฟ 144 MHz

(Small Signal RF Amplifier at 144 MHz)

การออกแบบอาศัยหลักการเดียวกับหัวข้อที่ 3.7 จะได้วงจรดังรูป



รูปที่ 3.34 วงจรขยายสัญญาณอาร์เอฟ

3.11 การออกแบบวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ๊ป 154.7 เมกะเฮิรตซ์


วงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ๊ปเป็นวงจรกำเนิดความถี่โดยใช้เฟสล็อกกลุ๊ปผลิตความถี่ 154.7 MHz ซึ่งใช้เป็นความถี่โลคอล เพื่อเลื่อนความถี่ของสัญญาณจากความถี่วิทยุให้ลงมาเป็นความถี่กลาง โดยอาศัยหลักการออกแบบเช่นเดียวกับหัวข้อที่ 3.5

3.12 การออกแบบวงจรมิกเซอร์ (Mixer)

วงจรมิกเซอร์ทำหน้าที่เลื่อนความถี่ของสัญญาณจากความถี่วิทยุ 144 MHz ให้ลงมาเป็นความถี่กลางที่ 10.7 MHz โดยอาศัยหลักการออกแบบเช่นเดียวกับหัวข้อที่ 3.6

3.13 การออกแบบวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์ แบบคัตวีกต์ 4 เมกะเฮิร์ตซ์


ออกแบบโดยใช้วงจรกรองแถบความถี่ผ่านแบบบัตเทอร์เวิร์ทอันดับที่ 6 โดยทำการคำนวณเช่นเดียวกันกับการออกแบบวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์ จะได้วงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์ แบบคัตวีกต์ 4 เมกะเฮิร์ตซ์ ดังรูป



รูปที่ 3.35 วงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

3.14 การออกแบบวงจรขยายสัญญาณความถี่กลาง (IF Amplifier)

การออกแบบใช้วงจรตามการประยุกต์ใช้งานของไอซีเบอร์ LM 3089 จะได้วงจรดังรูป



รูปที่ 3.36 วงจรขยายความถี่กลางโดยใช้ LM 3089

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.15 การออกแบบวงจรกู้สัญญาณพาหะ (Carrier Recovery)

3.15.1 การออกแบบวงจรกรองแถบความถี่ผ่านที่ 10.7 เมกะเฮิร์ตซ์

การออกแบบอาศัยหลักการเดียวกับหัวข้อที่ 3.13 และได้วงจรดังรูปที่ 3.35

3.15.2 การออกแบบวงจรยกกำลังสอง


การออกแบบใช้วงจรตามการประยุกต์ใช้งานของไอซีเบอร์ MC 12002 จะได้วงจรดังรูป



รูปที่ 3.37 วงจรยกกำลังสอง

3.15.3 การออกแบบวงจรกรองแถบความถี่ผ่านที่ 21.4 เมกะเฮิร์ตซ์

การออกแบบอาศัยหลักการเดียวกับหัวข้อที่ 3.8 โดยใช้วงจรกรองแถบความถี่ผ่านแบบ บัตเทอร์เวิร์ทอันดับที่ 14 มีความถี่กลาง 21.4 เมกะเฮิร์ตซ์ แบนด์วิดท์ 600 กิโลเฮิร์ตซ์ ได้วงจรดังรูป




รูปที่ 3.38 วงจรกรองแถบความถี่ผ่านที่ 21.4 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.15.4 วงจรหารความถี่

เนื่องจากคลื่นพาหะที่ต้องการมีความถี่ 10.7 เมกะเฮิร์ตซ์ จึงต้องการความถี่ที่ได้จากวงจรยกกำลังสองลงด้วยวงจรหาร 2 ดังรูป




รูปที่ 3.39 วงจรหาร 2

3.16 การออกแบบวงจรดีมอดูเลต BPSK

3.16.1 วงจรคุณลักษณะ

การออกแบบใช้วงจรตามการประยุกต์ใช้งานของ ไอซีเบอร์ MC 1496 จะได้วงจรดังรูป




รูปที่ 3.40 วงจรคุณลักษณะ โดยใช้ MC1496

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.16.2 วงจรขยายสัญญาณแบบอินเวอร์ตติง


สัญญาณจากวงจรคูณมีขนาดต่ำ ดังนั้นจึงนำไปขยายโดยใช้วงจรขยายสัญญาณแบบอินเวอร์ตติง
 ดังรูป



รูปที่ 3.41 วงจรขยายสัญญาณแบบอินเวอร์ตติง

3.16.3 วงจรเปรียบเทียบสัญญาณ

เอาต์พุตจากวงจรขยายสัญญาณจะมีลักษณะเป็นสัญญาณดิจิทัลที่มีความผิดเพี้ยน เราสามารถสร้างสัญญาณดิจิทัลที่ปราศจากความผิดเพี้ยนขึ้นใหม่ได้โดยใช้วงจรเปรียบเทียบสัญญาณดังรูป



รูปที่ 3.42 วงจรเปรียบเทียบสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.17 การออกแบบส่วนเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง

3.17.1 วงจรกรองความถี่ต่ำผ่าน

สัญญาณดิจิทัลที่รับได้ทางภาครับจะมีรูปแบบเหมือนกับสัญญาณดิจิทัลทางภาคส่ง จึงต้องกู้สัญญาณนาฬิกาออกมาจากสัญญาณข้อมูลนี้ วงจรในส่วนของภารกิจสัญญาณนาฬิกาจะเริ่มจากวงจรกรองความถี่ต่ำผ่าน เมื่อสัญญาณดิจิทัลผ่านวงจรกรองความถี่ต่ำผ่านจะมีลักษณะดังรูปที่ 3.43 และวงจรแสดงดังรูปที่ 3.44




(a)



(b)

รูปที่ 3.43 (a) สัญญาณอินพุตของวงจรกรองความถี่ต่ำผ่าน

(b) สัญญาณเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน



รูปที่ 3.44 วงจรกรองความถี่ต่ำผ่าน

3.17.2 วงจรเปรียบเทียบสัญญาณ

นำสัญญาณที่ได้จากวงจรกรองความถี่ต่ำผ่านไปเข้าวงจรเปรียบเทียบสัญญาณเพื่อที่จะได้สัญญาณความถี่ 16 กิโลเฮิร์ตซ์ ไปใช้เป็นสัญญาณอ้างอิงในวงจรเฟสล็อกอุปในการผลิตสัญญาณนาฬิกาความถี่ 192 กิโลเฮิร์ตซ์ สัญญาณที่ผ่านวงจรเปรียบเทียบสัญญาณจะมีลักษณะดังรูปที่ 3.45 และวงจรเปรียบเทียบสัญญาณแสดงดังรูปที่ 3.46



(a)




(b)

รูปที่ 3.45 (a) สัญญาณอินพุตของวงจรเปรียบเทียบสัญญาณ โดย V_{ref} คือระดับแรงดันเปรียบเทียบ

(b) สัญญาณเอาต์พุตของวงจรเปรียบเทียบสัญญาณซึ่งมีความถี่ 16 กิโลเฮิร์ตซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.46 วงจรเปรียบเทียบสัญญาณ

3.17.3 วงจรเฟสล็อกกลุ่

ใช้วงจรเฟสล็อกกลุ่ทำการก้สัญญาณนาฬิกาโดยใช้ไอซี 74HC4046 ซึ่งมีบล็อกโคอะแกรมคังรูป



รูปที่ 3.47 บล็อกโคอะแกรมของวงจรเฟสล็อกกลุ่โดยใช้ไอซี 74HC4046

วงจรเฟสล็อกกลุ่มีส่วนประกอบย่อยคังนี้

1. วงจรวีซีโอ การออกแบมวีซีโอทำได้โดยการค่านวมค่า R_1 , R_2 และ C_1 โดยต้องการให้วีซีโอผลิตความถี่ 192 กิโลเฮิรตซ์ ซึ่งมีสูตรการค่านวมคังนี้

$$f_{\min} = \frac{1}{R_2(C_1 + 32 \text{ pF})}$$

$$f_{\max} = \frac{1}{R_1(C_1 + 32 \text{ pF})} + f_{\min}$$

โดย

$$10 \text{ K} \leq R_1 \leq 1 \text{ M}$$

$$10 \text{ K} \leq R_2 \leq 1 \text{ M}$$

$$100 \text{ pF} \leq C_1 \leq 0.01 \mu \text{ F}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรหารความถี่


เนื่องจากสัญญาณนาฬิกาที่เราต้องการในวงจรภาครับมีความถี่ 192 กิโลเฮิร์ตซ์ แต่สัญญาณที่จะนำไปเข้าวงจรเปรียบเทียบเฟสซึ่งได้จากวงจรเปรียบเทียบสัญญาณมีความถี่ 16 กิโลเฮิร์ตซ์ จึงต้องการความถี่ของวีซีโอด้วย 12 เพื่อให้มีความถี่ 16 กิโลเฮิร์ตซ์ตรงกัน วงจรหาร 12 จะใช้ไอซี CD 4017 (หาร 3) และ CD 4040 (หาร 4) โดยการออกแบบคล้ายกับวงจรหารในหัวข้อที่ 3.1.3 แต่เอาต์พุตของ CD 4040 จะออกที่ขา 7

3. วงจรเปรียบเทียบเฟส

วงจรเปรียบเทียบเฟสจะอยู่ในไอซี 74HC4046 โดยสัญญาณที่นำมาเปรียบเทียบคือสัญญาณเอาต์พุตของวงจรเปรียบเทียบสัญญาณและสัญญาณจากวีซีโอซึ่งผ่านวงจรหารความถี่แล้ว

4. วงจรรูปฟิลเตอร์

วงจรรูปฟิลเตอร์ต้องต่อภายนอกไอซี โดยมีการคำนวณดังนี้




รูปที่ 3.48 วงจรรูปฟิลเตอร์ที่ใช้ในการคำนวณ

$$R_4 C_2 = \frac{6N}{f_{\max}} - \frac{N}{2\pi \Delta f} \quad \text{โดยที่ } N \text{ คือ ค่าของตัวหาร}$$

$$(R_3 + 3000\Omega)C_2 = \frac{100N\Delta f}{f_{\max}^2} - R_4 C_2$$

$$\Delta f = f_{\max} - f_{\min}$$

แทนค่าต่างๆ ลงในสมการทำให้สามารถออกแบบวงจรรูปฟิลเตอร์ได้ดังรูป




รูปที่ 3.49 วงจรรูปฟิลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.17.4 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์

วงจร โมโนสเตเบิลมัลติไวเบรเตอร์ใช้เพื่อสร้างสัญญาณนาฬิกาควบคุมวงจรแปลงสัญญาณอนุกรมให้เป็นสัญญาณขนาน ให้มีแต่ข้อมูลเท่านั้นที่ออกมาโดยบิตเริ่มต้นและบิตสุดท้ายจะถูกกำจัดทิ้งไป



รูปที่ 3.50 ไอซี 74LS123 ซึ่งภายในมีวงจร โมโนสเตเบิลมัลติไวเบรเตอร์ 2 ตัว

การสร้างสัญญาณนาฬิกาควบคุมวงจรแปลงสัญญาณอนุกรมให้เป็นสัญญาณขนาน



รูปที่ 3.51 ขั้นตอนในการสร้างสัญญาณนาฬิกาควบคุมวงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 3.51 สามารถอธิบายได้เป็นขั้นตอนดังนี้

1. สัญญาณดิจิทัลที่รับได้ทางภาครับคือ (a) ซึ่งจะเป็นสัญญาณเดียวกับทางภาคส่ง
2. สัญญาณ (b) มีความถี่ 16 กิโลเฮิร์ตซ์ ซึ่งได้จากวงจรเปรียบเทียบกับสัญญาณ
3. สัญญาณ (c) คือสัญญาณที่ได้จากวงจรโมโนสเตเบิลมัลติไวเบรเตอร์ตัวที่ 1 โดยใช้ขอบขาลงของสัญญาณ (b) กระตุ้นให้วงจรโมโนสเตเบิลมัลติไวเบรเตอร์สร้างพัลส์ และขอบขาลงของพัลส์จากวงจรโมโนสเตเบิลมัลติไวเบรเตอร์ตัวที่ 1 จะทำให้วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ตัวที่ 2 สร้างพัลส์ (สัญญาณ d) ซึ่งความกว้างของพัลส์ทั้งสองสามารถปรับได้โดยการปรับค่า R โดยวงจรโมโนสเตเบิลมัลติไวเบรเตอร์ทั้งสองตัวแสดงดังรูปที่ 3.50

4. นำสัญญาณ (d) แอนกับสัญญาณนาฬิกา 192 กิโลเฮิร์ตซ์ (สัญญาณ e) ที่สร้างจากวงจรเฟสล็อกกลูป จะได้สัญญาณ (f) ซึ่งจะใช้เป็นสัญญาณนาฬิกาควบคุมวงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนาน จะเห็นว่าถ้าใช้สัญญาณ (f) นี้ทำเป็นสัญญาณนาฬิกาควบคุมวงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนาน บิตเริ่มต้น (start bit) กับบิตสุดท้าย (stop bit) จะถูกกำจัดออกไป ทำให้ได้ข้อมูล 8 บิตที่ต้องการเท่านั้น

3.17.5 วงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนาน

วงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนานใช้ไอซี 74HC164 ซึ่งสัญญาณนาฬิกาที่ใช้ควบคุมสร้างจากวงจรที่กล่าวมาข้างต้น และใช้ D-FF (74HC273) ทำให้สัญญาณขนานออกมาพร้อมกันทีละ 8 บิต โดยวงจรเปลี่ยนสัญญาณอนุกรมให้เป็นสัญญาณขนานแสดงดังรูป




รูปที่ 3.52 วงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.17.6 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง

การออกแบบใช้ไอซี DAC0800 (Conversion Time = 40 μs) ซึ่งมีการต่อวงจรดังรูป




รูปที่ 3.53 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง โดยใช้ไอซี DAC0800

3.17.7 วงจรกรองความถี่ต่ำผ่านแบบเอกทีพ

เนื่องจากสัญญาณที่เอาต์พุตของวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง มีความถี่สูงปนอยู่ด้วย จึงต้องใช้วงจรกรองความถี่ต่ำผ่านกรองเอาเฉพาะสัญญาณเสียงเท่านั้น ซึ่งวงจรกรองความถี่ต่ำผ่านจะใช้หลักการออกแบบเช่นเดียวกับหัวข้อที่ 3.1.2


3.17.8 วงจรขยายสัญญาณเสียง (Audio Power Amplifier)

เอาต์พุตจากวงจรกรองความถี่ต่ำผ่านมีขนาดต่ำ ไม่สามารถนำไปออกลำโพงได้ จึงต้องใช้วงจรขยายสัญญาณเสียง โดยใช้วงจรตามการประยุกต์ใช้งานของ LM386 ดังรูป




รูปที่ 3.54 วงจรขยายสัญญาณเสียงโดยใช้ LM386

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.55 ไทม์มิ่งไดอะแกรมของสัญญาณดิจิทัลภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.56 วงจรรวมภาคเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.57 วงจรรวมภาคเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล (ต่อ)

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.58 วงจรรวมภาคส่ง




รูปที่ 3.59 วงจรรวมภาคส่ง(ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.60 วงจรรวมภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.61 วงจรรวมภาครับ (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ภาครณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.62 วงจรรวมภาคเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง



รูปที่ 3.63 วงจรรวมภาคเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณเสียง (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

จากบทที่ 3 เป็นการออกแบบวงจรเพื่อให้ได้วงจรที่มีผลตอบสนองเป็นไปตามต้องการ แต่ในทางปฏิบัติวงจรต่างๆที่คำนวณและออกแบบไว้อาจไม่ให้เกิดผลตอบสนองที่ตรงกับทางทฤษฎี โดยเฉพาะวงจรความถี่สูงเป็นไปได้ยากที่วงจรจะให้ผลตอบสนองที่สมบูรณ์ทุกอย่าง ดังนั้นในการทดลองอาจจำเป็นที่จะต้องมีการเพิ่มวงจรเข้าไปบ้างบางส่วนเพื่อชดเชยผลตอบสนองที่ขาดหายไป เงื่อนไขของการวัดผลการทดลองของทุกๆวงจรในโครงการนี้คือ สัญญาณที่วัดได้จากสเปกตรัมแอนะไลเซอร์นั้นต้องผ่านตัวลดทอนสัญญาณขนาด 20 dB สำหรับผลการทดลองที่ได้จากการต่อวงจรสามารถที่จะแบ่งออกได้เป็น 2 ส่วนด้วยกันคือ


1. ผลการทดลองของวงจรภาคส่ง
2. ผลการทดลองของวงจรภาครับ

ผลการทดลองของวงจรภาคส่ง

4.1 ผลการทดลองของส่วนเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล

4.1.1 วงจรขยายสัญญาณเสียง

วงจรขยายสัญญาณเสียงทำหน้าที่ขยายสัญญาณเสียงที่ได้รับมาจากไมโครโฟนเพื่อให้เอาต์พุตของสัญญาณมีขนาดแรงดันสูงขึ้น วงจรขยายสามารถปรับอัตราขยายแรงดันได้โดยมีอัตราขยายแรงดันสูงสุดประมาณ 100 เท่า ทำการทดลองป้อนสัญญาณรูปไซน์ที่ความถี่ 1 กิโลเฮิร์ตซ์ และทำการวัดผลการทดลองแสดงได้ดังรูป



รูปที่ 4.1 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรขยายสัญญาณเสียง

R1 คือ สัญญาณอินพุตความถี่ 1 กิโลเฮิร์ตซ์

Ch1 คือ สัญญาณเอาต์พุตที่ได้จากวงจรขยายสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 วงจรกรองความถี่ต่ำผ่านแบบแอกทีฟ

ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทแบบแอกทีฟโดยใช้ วงจร Sallen and Key อันดับที่ 8 โดยมีความถี่คัทออฟที่ 5 กิโลเฮิรตซ์ ผลตอบสนองของวงจรกรองความถี่ แสดงได้ดังตาราง

ความถี่ (Hz)	อัตราลดทอน (dB)	ความถี่ (Hz)	อัตราลดทอน (dB)	ความถี่ (Hz)	อัตราลดทอน (dB)
100	0.54	3200	1.41	6400	-13.98
200	0.47	3400	1.52	6600	-16.36
400	0.47	3600	1.64	6800	-18.86
600	0.40	3800	1.70	7000	-20.72
800	0.40	4000	1.81	7200	-21.94
1000	0.40	4200	1.64	7400	-23.88
1200	0.34	4400	1.23	7600	-25.35
1400	0.34	4600	0.534	7800	-26.93
1600	0.40	4800	-0.43	8000	-28.63
1800	0.47	5000	-1.76	8200	-29.90
2000	0.54	5200	-3.56	8400	-31.37
2200	0.67	5400	-5.04	8600	-32.40
2400	0.79	5600	-7.13	8800	-34.42
2600	0.92	5800	-8.92	9000	-35.39
2800	1.05	6000	-10.70	10000	-40
3000	1.11	6200	-12.40		

ตารางที่ 4.1 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบแอกทีฟ




รูปที่ 4.2 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบแอกทีฟ

4.1.3 วงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล

4.1.3.1 วงจรสร้างสัญญาณความถี่ 16 กิโลเฮิร์ตซ์

เพื่อให้ไอซี ADC0841 เปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัล 8 บิต ทุก 16 กิโลเฮิร์ตซ์ จะได้สัญญาณดิจิทัลเอาต์พุตที่มีความเร็ว 128 กิโลบิตต่อวินาที ผลการทดลองของวงจรสร้างสัญญาณความถี่ 16 กิโลเฮิร์ตซ์ แสดงได้ดังรูป



รูปที่ 4.3 สัญญาณต่างๆ ในการสร้างสัญญาณความถี่ 16 กิโลเฮิร์ตซ์

R1 คือ สัญญาณเอาต์พุตจากวงจรกำเนิดความถี่ด้วยคริสตอล 9.216 เมกะเฮิร์ตซ์


R2 คือ สัญญาณเอาต์พุตความถี่ 384 กิโลเฮิร์ตซ์ ที่ได้จากการหารความถี่ด้วย 24

Ch1 คือ สัญญาณเอาต์พุตความถี่ 16 กิโลเฮิร์ตซ์ ที่ได้จากการหารความถี่อีก 24

Ch2 คือ สัญญาณเอาต์พุตจากวงจร โมโนสเตเบิลมัลติไวเบเรเตอร์

4.1.3.2 วงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม

นำสัญญาณที่ได้จากวงจรเปลี่ยนสัญญาณเสียงเป็นสัญญาณดิจิทัลมาเข้ารหัส และใส่บิตเริ่มต้นกับบิตสุดท้าย แล้วชิปออกทีละบิตโดยใช้วงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม ซึ่งใช้สัญญาณความถี่ 384 กิโลเฮิรตซ์ (R2) จากรูปที่ 4.3 เป็นสัญญาณนาฬิกาในการชิปข้อมูล ผลการทดลองแสดงได้ดังรูป



รูปที่ 4.4 สัญญาณเอาต์พุตจากวงจรเปลี่ยนสัญญาณขนานเป็นสัญญาณอนุกรม

4.2 ผลการทดลองของวงจรส่งเคราะห์ความถี่ 10.7 เมกะเฮิรตซ์

วงจรส่งเคราะห์ความถี่ 10.7 เมกะเฮิรตซ์ ใช้เป็นตัวกำเนิดสัญญาณความถี่โลคอลเพื่อนำไปมอดูเลตสัญญาณแบบ BPSK วงจรส่งเคราะห์ความถี่ประกอบด้วยวงจรต่างๆ ดังต่อไปนี้

4.2.1 วงจรวีซีโอ

4.2.2 วงจรเปรียบเทียบเฟส


4.2.3 วงจรรูปฟิลเตอร์

4.2.1 วงจรวีซีโอ

ผลการทดลองแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่และกำลังงานเอาต์พุต มีจุดประสงค์เพื่อนำไปใช้ในวงจรส่งเคราะห์ความถี่ 10.7 เมกะเฮิรตซ์ ผลการทดลองแสดงได้ดังนี้


แรงดันควบคุม (V)	ความถี่ที่ได้ (MHz)	กำลังงานเอาต์พุต (dBm)	แรงดันควบคุม (V)	ความถี่ที่ได้ (MHz)	กำลังงานเอาต์พุต (dBm)
0	10.53	4.12	5.0	10.70	6.75
0.5	10.54	4.25	5.5	10.71	6.80
1.0	10.56	4.71	6.0	10.72	6.90
1.5	10.59	5.15	6.5	10.72	6.90
2.0	10.62	5.50	7.0	10.73	6.95
2.5	10.63	5.85	7.5	10.74	6.95
3.0	10.65	6.07	8.0	10.75	6.95
3.5	10.67	6.39	8.5	10.75	6.95
4.0	10.68	6.55	9.0	10.76	6.95
4.5	10.69	6.70			

ตารางที่ 4.2 ความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่และกำลังงานเอาต์พุตจากวงจรวีซีไอ



รูปที่ 4.5 กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่ที่ได้ของวงจรวีซีไอ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- รูปที่ 4.6 กราฟแสดงความสัมพันธ์ระหว่างความถี่และกำลังงานเอาต์พุตจากวงจรวีซีโอ

4.2.2 วงจรเปรียบเทียบเฟส

สัญญาณเอาต์พุตที่ได้จากวงจรวีซีโอจะถูกส่งต่อไปกับวงจรเปรียบเทียบเฟส (ภายในไอซี MC145152) ซึ่งทำหน้าที่เปรียบเทียบเฟสของสัญญาณที่ได้จากวงจรวีซีโอกับสัญญาณอ้างอิงที่ได้จากคริสตอลออสซิลเลเตอร์ เราสามารถตรวจสอบว่าวงจรสังเคราะห์ความถี่อยู่ในสภาวะล็อกความถี่หรือไม่ โดยการวัดสัญญาณที่ขา LD : Lock Detect (ขาที่ 28) และขา ϕ_R (ขาที่ 7) และ ϕ_V (ขาที่ 8) ของไอซี MC 145152 ซึ่งจะต้องอยู่ในสถานะดังนี้



รูปที่ 4.7 สัญญาณที่ขา LD (Lock Detect) และเอาต์พุตของวงจรเปรียบเทียบเฟส


Ch1 คือ สัญญาณที่ขา LD

R1 คือ สัญญาณเอาต์พุต ϕ_R ที่ขา 7


R2 คือ สัญญาณเอาต์พุต ϕ_V ที่ขา 8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปสัญญาณและสเปกตรัมทางความถี่ของสัญญาณที่ได้จากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์ หลังล็อกความถี่แล้วแสดงได้ดังรูปที่ 4.8 , 4.9 และ 4.10 ตามลำดับ




รูปที่ 4.8 สัญญาณจากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์



รูปที่ 4.9 สเปกตรัมแสดงฮาร์มอนิกของสัญญาณจากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 สเปกตรัมของสัญญาณจากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์


4.2.3 วงจรกรองแถบความถี่ผ่านด้วยเซรามิก

วงจรสังเคราะห์ความถี่ที่ได้มีฮาร์มอนิกอื่นรวมอยู่ด้วย จึงต้องกรองเอาเฉพาะฮาร์มอนิกพื้นฐานที่ความถี่ 10.7 เมกะเฮิร์ตซ์ โดยการกดฮาร์มอนิกอื่นๆลงให้ได้มากที่สุดซึ่งใช้วงจรกรองแถบความถี่ผ่านด้วยเซรามิกความถี่ 10.7 เมกะเฮิร์ตซ์ ผลการทดลองแสดงได้ดังนี้


ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)
10.00	-70.10	10.20	-64.20
10.05	-69.70	10.25	-59.10
10.10	-68.90	10.30	-53.50
10.15	-67.30	10.35	-46.70
10.40	-39.60	10.80	-18.72
10.45	-30.30	10.85	-23.26
10.50	-18.59	10.90	-31.83
10.55	-9.47	10.95	-41.90
10.60	-8.75	11.00	-50.60
10.65	-10.00	11.05	-58.70
10.70	-11.36	11.10	-63.80
10.75	-14.00	11.15	-67.10

ตารางที่ 4.3 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์




รูปที่ 4.12 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตก่อนและหลังผ่าน

วงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์

Ch1 คือ สัญญาณที่ได้จากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์


Ch2 คือ สัญญาณเอาต์พุตหลังผ่านวงจรกรองแถบความถี่ผ่าน



รูปที่ 4.13 สเปกตรัมของสัญญาณหลังผ่านวงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์ ผลการทดลองพบว่าสัญญาณหลังผ่านวงจรกรองแถบความถี่ผ่านด้วยเซรามิก 10.7 เมกะเฮิร์ตซ์ มีการลดทอนประมาณ 11 dB เมื่อเปรียบเทียบกับสเปกตรัมของสัญญาณ ในรูปที่ 4.9

4.3 ผลการทดลองของวงจรบาลานซ์ริงมอดูเลเตอร์

ผลการทดลองของวงจรบาลานซ์ริงมอดูเลเตอร์ที่ใช้ในการมอดูเลตสัญญาณดิจิทัลแบบ BPSK สัญญาณดิจิทัลจะถูกมอดูเลตกับคลื่นพาหะที่ได้จากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์ แสดงได้ดังรูป




รูปที่ 4.14 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตจากวงจรบาลานซ์ริงมอดูเลเตอร์

R1 คือ สัญญาณข้อมูลดิจิทัล


R2 คือ คลื่นพาหะที่ได้จากวงจรสังเคราะห์ความถี่ 10.7 เมกะเฮิร์ตซ์

Ch1 คือ สัญญาณเอาต์พุตที่ถูกมอดูเลตแบบ BPSK จากวงจรบาลานซ์ริงมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)

รูปที่ 4.15 สเปกตรัมของสัญญาณจากวงจรบาลานซ์ริงมอดูเลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

สัญญาณเอาต์พุตของวงจรรีมอดูเลเตอร์มีการกระจายของแถบความถี่ที่กว้าง ดังนั้นจึงต้องใช้วงจรกรองแถบความถี่ผ่านเพื่อจำกัดแถบความถี่ของสัญญาณ ผลการทดลองแสดงได้ดังนี้

ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)
1	-52	13	-18
2	-40	14	-21
3	-35	15	-24
4	-32	16	-27
5	-29	17	-29
6	-26	18	-32
7	-24	19	-34
8	-21	20	-36
9	-18	21	-39
10	-14	22	-42
11	-9	23	-45
12	-13	24	-46


ตารางที่ 4.4 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์




รูปที่ 4.16 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์ พบว่าวงจรมีแบนด์วิดท์ประมาณ 2 เมกะเฮิร์ตซ์ และมีการลดทอนประมาณ 9 dB



(ก)



(ข)

รูปที่ 4.17 สเปกตรัมของสัญญาณหลังผ่านวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 ผลการทดลองของวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์

วงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์ ใช้เป็นตัวกำเนิดสัญญาณความถี่โลคอลเพื่อเลื่อนความถี่ของสัญญาณความถี่กลาง (10.7 เมกะเฮิร์ตซ์) ให้เป็นสัญญาณความถี่วิทยุ (RF) วงจรสังเคราะห์ความถี่ประกอบด้วยวงจรต่างๆ ดังต่อไปนี้

4.5.1 วงจรวีซีโอ

4.5.2 วงจรพรีสเกลเลอร์

4.5.3 วงจรเปรียบเทียบเฟส


4.5.4 วงจรลูปฟิลเตอร์

4.5.1 วงจรวีซีโอ


ผลการทดลองแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่และกำลังงานเอาต์พุต มีจุดประสงค์เพื่อนำไปใช้ในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์ ผลการทดลองแสดงได้ดังตารางที่ 4.5 และรูปที่ 4.18, 4.19

แรงดันควบคุม (V)	ความถี่ที่ได้ (MHz)	กำลังงานเอาต์พุต (dBm)	แรงดันควบคุม (V)	ความถี่ที่ได้ (MHz)	กำลังงานเอาต์พุต (dBm)
0	115	10.21	5.0	166	10.83
0.5	122	10.67	5.5	169	10.83
1.0	129	10.67	6.0	171	10.83
1.5	138	10.67	6.5	173	10.59
2.0	144	10.67	7.0	176	10.50
2.5	149	10.67	7.5	178	10.50
3.0	153	10.67	8.0	180	10.42
3.5	156	10.83	8.5	182	10.42
4.0	160	10.83	9.0	183	10.42
4.5	163	10.83			

ตารางที่ 4.5 ผลของวงจรวีซีโอที่ใช้ในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์



รูปที่ 4.18 กราฟแสดงความสัมพันธ์ระหว่างแรงดันควมคุมกับความถี่ที่ได้จากวงจรวีซีโอ
ที่ใช้ในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิรตซ์




รูปที่ 4.19 กราฟแสดงความสัมพันธ์ระหว่างความถี่และกำลังงานเอาต์พุตจากวงจรวีซีโอ
ในวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิรตซ์

4.5.2 วงจรพรีสเกลเลอร์

วงจรพรีสเกลเลอร์ใช้ไอซี MC12017 ทำหน้าที่หารความถี่ให้ต่ำลง โดยอินพุตของวงจรพรีสเกลเลอร์ได้มาจากวงจรวีซีโอ (ในหัวข้อที่ 4.5.1) และเอาต์พุตที่ได้จากวงจรพรีสเกลเลอร์จะถูกส่งต่อไปให้กับเฟสล็อกเตอร์ (ภายในไอซี MC145152) ผลการทดลองแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.20 เปรียบเทียบอินพุตและเอาต์พุตของวงจรพรีสเกลเลอร์

Ch1 คือ สัญญาณอินพุตของวงจรพรีสเกลเลอร์ (เอาต์พุตจากวงจรวีซีโอ)

R1 คือ สัญญาณเอาต์พุตจากวงจรพรีสเกลเลอร์

4.5.3 วงจรเปรียบเทียบเฟส

สัญญาณเอาต์พุตที่ได้จากวงจรพรีสเกลเลอร์จะถูกส่งต่อไปกับวงจรเปรียบเทียบเฟสและโมดูลัสคอนโทรลเลอร์ภายใน MC145152 ซึ่งทำหน้าที่ในการควบคุมการหารของพรีสเกลเลอร์และทำการเปรียบเทียบเฟสของสัญญาณที่ได้จากการหารกับสัญญาณอ้างอิงจากวงจรคริสตอลลออสซิลเลเตอร์ เราสามารถตรวจสอบว่าวงจรสังเคราะห์ความถี่นี้อยู่ในสถานะล็อกหรือไม่ โดยการวัดสัญญาณที่ขา LD (Lock Detect) คือขาที่ 28 และขา ϕ_R (ขาที่ 7) และ ϕ_L (ขาที่ 8) ของไอซี MC145152 ซึ่งจะต้องอยู่ในสถานะดังนี้




รูปที่ 4.21 สัญญาณที่ขา LD (Lock Detect) และเอาต์พุตของวงจรเปรียบเทียบเฟส

Ch1 คือ สัญญาณ LD (Lock Detect) ที่ขา 28

R1 คือ สัญญาณเอาต์พุต ϕ_R ที่ขา 7


R2 คือ สัญญาณเอาต์พุต ϕ_V ที่ขา 8

รูปสัญญาณและสเปกตรัมทางความถี่ของสัญญาณที่ได้จากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิรตซ์ หลังล็อกความถี่แล้ว แสดงได้ดังรูปที่ 4.22 , 4.23 และ 4.24 ตามลำดับ




รูปที่ 4.22 สัญญาณจากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 สเปกตรัมแสดงฮาร์มอนิกของสัญญาณจากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์




รูปที่ 4.24 สเปกตรัมของสัญญาณจากวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์

4.6 ผลการทดลองของวงจรมิกเซอร์


วงจรมิกเซอร์ทำหน้าที่เลื่อนความถี่ของสัญญาณดิจิทัลที่มอดูเลตแบบ BPSK จากความถี่ 10.7 เมกะเฮิร์ตซ์ (IF) ให้ได้ผลรวมและผลต่างกับความถี่ 154.7 เมกะเฮิร์ตซ์ ดังนั้นจะได้สเปกตรัมความถี่ 144 เมกะเฮิร์ตซ์ และ 165.4 เมกะเฮิร์ตซ์ ผลการทดลองแสดงได้ดังนี้



(ก)



(ข)




(ค)

รูปที่ 4.25 สเปกตรัมของสัญญาณที่ได้จากวงจรมิกเซอร์
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.7 ผลการทดลองของวงจรถยายสัญญาณอาร์เอฟ

สัญญาณที่ผ่านวงจรมิกเซอร์มีระดับต่ำจึงต้องใช้วงจรถยายสัญญาณอาร์เอฟ ซึ่งวงจรถยายสัญญาณอาร์เอฟ 1 ภาค มีอัตราขยาย 25 dB จึงนำวงจรถยายสัญญาณอาร์เอฟ 2 ภาคมาต่อแบบคาสเคดกัน เพื่อให้ได้กำลังส่ง 10 มิลลิวัตต์ หรือ 10 dBm ผลตอบสนองทางความถี่ของวงจรถยายสัญญาณอาร์เอฟ 1 ภาค แสดงได้ดังนี้




รูปที่ 4.26 ผลตอบสนองทางความถี่ของวงจรถยายสัญญาณอาร์เอฟ

ผลการทดลองเมื่อเปลี่ยนขนาดของสัญญาณอินพุตที่เข้าวงจรถยายให้มีค่าสูงขึ้นเพื่อทดสอบหาอัตราขยายของวงจรในช่วงที่เป็นเชิงเส้นจะได้ผลการทดลองดังนี้



รูปที่ 4.27 ความสัมพันธ์กำลังงานอินพุตและกำลังงานเอาต์พุตของวงจรถยายสัญญาณอาร์เอฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ขึ้นต้นการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.28 สเปกตรัมของสัญญาณจากวงจรขยายสัญญาณอาร์เอฟรวม 2 ภาค


4.8 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์

เนื่องจากสัญญาณเอาต์พุตของวงจรขยายสัญญาณอาร์เอฟประกอบด้วยหลายความถี่จึงใช้วงจรกรองแถบความถี่ผ่านเพื่อกรองเฉพาะสัญญาณที่ต้องการออกมาโดยใช้วงจรกรองแถบความถี่ผ่านแบบ บัตเทอร์เวิร์ทอันดับที่ 6 ซึ่งสัญญาณเอาต์พุตของวงจรกรองแถบความถี่ผ่านจะนำส่งออกอากาศ ผลการทดลองของวงจรกรองแถบความถี่ผ่านที่มีความถี่กลาง 144 เมกะเฮิร์ตซ์ และมีแบนด์วิดท์ 15 เมกะเฮิร์ตซ์ แสดงได้ดังนี้


ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)
114	-34	134	-14	154	-17
116	-33	136	-10	156	-20
118	-32	138	-6	158	-23
120	-31	140	-3	160	-26
122	-30	142	-3	162	-28
124	-28	144	-4	164	-30
126	-26	146	-5	166	-31
128	-24	148	-7	168	-33
130	-21	150	-9	170	-34
132	-18	152	-13	172	-34

ตารางที่ 4.6 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.29 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิรตซ์



(ก)



(ข)


รูปที่ 4.30 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลองของวงจรภาครับ

4.9 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์

สัญญาณที่รับได้จากสายอากาศ ก่อนนำไปผ่านวงจรส่วนอื่นๆ จำเป็นต้องกรองเอาเฉพาะความถี่ 144 เมกะเฮิร์ตซ์ ที่ต้องการ โดยใช้วงจรกรองแถบความถี่ผ่านที่มีผลตอบสนองทางความถี่เหมือนกับหัวข้อที่ 4.8 ผลการทดลองแสดงได้ดังนี้



รูปที่ 4.31 สเปกตรัมของสัญญาณที่รับได้จากสายอากาศ




รูปที่ 4.32 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 144 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.10 ผลการทดลองของวงจรขยายสัญญาณอาร์เอฟ

สัญญาณที่ได้จากวงจรกรองแถบความถี่ผ่านยังมีขนาดต่ำจึงต้องใช้วงจรขยายสัญญาณอาร์เอฟ โดยมีอัตราขยายประมาณ 18 dB ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณอาร์เอฟแสดงได้ดังนี้




รูปที่ 4.33 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณอาร์เอฟ

ผลการทดลองเมื่อเปลี่ยนขนาดของสัญญาณอินพุตที่เข้าวงจรขยายให้มีค่าสูงขึ้นเพื่อทดสอบหาอัตราขยายของวงจรในช่วงที่เป็นเชิงเส้นจะได้ผลการทดลองดังนี้



รูปที่ 4.34 ความสัมพันธ์กำลังงานอินพุตและกำลังงานเอาต์พุตของวงจรขยายสัญญาณอาร์เอฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.35 สเปกตรัมของสัญญาณจากวงจรขยายสัญญาณอาร์เอฟ

4.11 ผลการทดลองของวงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์

วงจรสังเคราะห์ความถี่ 154.7 เมกะเฮิร์ตซ์ ใช้เป็นตัวกำเนิดสัญญาณความถี่โลคอลเพื่อเลื่อนความถี่ของสัญญาณความถี่วิทยุ (144 เมกะเฮิร์ตซ์) ให้เป็นสัญญาณความถี่กลาง (10.7 เมกะเฮิร์ตซ์) ผลการทดลองของวงจรสังเคราะห์ความถี่เหมือนกับหัวข้อที่ 4.5

4.12 ผลการทดลองของวงจรมิกเซอร์

วงจรมิกเซอร์ทำหน้าที่เลื่อนความถี่ของสัญญาณความถี่วิทยุ (144 เมกะเฮิร์ตซ์) ให้เป็นสัญญาณความถี่กลาง (10.7 เมกะเฮิร์ตซ์) ผลการทดลองของวงจรมิกเซอร์แสดงได้ดังนี้



รูปที่ 4.36 สเปกตรัมของสัญญาณจากวงจรมิกเซอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13 ผลการทดลองของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

เนื่องจากสัญญาณเอาต์พุตของวงจรมิกเซอร์ประกอบด้วยหลายความถี่จึงใช้วงจรกรองแถบความถี่ผ่านเพื่อกรองเฉพาะสัญญาณที่ต้องการออกมาโดยใช้วงจรกรองแถบความถี่ผ่านแบบบัตเตอร์เวิร์ทอันดับที่ 6 ผลการทดลองของวงจรกรองแถบความถี่ผ่านที่มีความถี่กลาง 10.7 เมกะเฮิร์ตซ์ และมีแบนด์วิดท์ 4 เมกะเฮิร์ตซ์ แสดงได้ดังนี้



ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)
1	-58	13	-5.6
2	-58	14	-8.7
3	-55	15	-12
4	-48	16	-15.1
5	-40	17	-18.2
6	-32.5	18	-21.1
7	-25.3	19	-25
8	-18.5	20	-29
9	-12	21	-33
10	-4.3	22	-38
11	-3	23	-40
12	-3.5	24	-45

ตารางที่ 4.7 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์



รูปที่ 4.37 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.38 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

4.14 ผลการทดลองของวงจรขยายสัญญาณความถี่กลาง

สัญญาณอินพุตของวงจรขยายสัญญาณความถี่กลางมีขนาดเปลี่ยนแปลง วงจรขยายสัญญาณความถี่กลางซึ่งใช้ไอซี LM3089 จะทำหน้าที่ควบคุมให้เอาต์พุตมีค่าคงที่ ผลการทดลองแสดงดังนี้




รูปที่ 4.39 สเปกตรัมของสัญญาณจากวงจรขยายสัญญาณความถี่กลาง

4.15 ผลการทดลองของวงจรผู้สัญญาณพาหะ

4.15.1 วงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์ จะเหมือนกับหัวข้อที่


4.13 โดยผลการทดลองแสดงได้ดังนี้



รูปที่ 4.40 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 10.7 เมกะเฮิร์ตซ์

4.15.2 วงจรยกกำลังสอง


นำสัญญาณ BPSK ความถี่ 10.7 เมกะเฮิร์ตซ์ มาทำการยกกำลังสองเพื่อคู่สัญญาณพาหะจะได้สัญญาณความถี่ 21.4 เมกะเฮิร์ตซ์ ซึ่งนำไปใช้ในการคิโมดูเลตแบบ BPSK ผลการทดลองแสดงได้ดังนี้



รูปที่ 4.41 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรยกกำลังสอง

R1 คือ สัญญาณอินพุตของวงจรยกกำลังสองซึ่งเป็นสัญญาณ BPSK

Ch1 คือ สัญญาณเอาต์พุตของวงจรยกกำลังสองมีความถี่ 21.4 เมกะเฮิร์ตซ์



รูปที่ 4.42 สเปกตรัมของสัญญาณจากวงจรยกกำลังสอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.15.3 วงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์

สัญญาณที่ได้จากวงจรยกกำลังสองยังไม่สามารถทำเป็นสัญญาณพาหะอ้างอิงได้เนื่องจากยังมีสัญญาณรบกวนปนอยู่ จึงต้องใช้วงจรกรองแถบความถี่ผ่านที่มีแบนด์วิดท์แคบ ผลการทดลองของวงจรกรองแถบความถี่ผ่านที่มีความถี่กลาง 21.4 เมกะเฮิร์ตซ์ แบนด์วิดท์ 600 กิโลเฮิร์ตซ์ แสดงได้ดังนี้


ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)	ความถี่ (MHz)	อัตราการลดทอน (dB)
18	-37.4	20	-26.8	22	-19.2
18.2	-36.4	20.2	-25.2	22.2	-20.9
18.4	-35.6	20.4	-23.2	22.4	-22.4
18.6	-34.7	20.6	-21	22.6	-23.6
18.8	-33.8	20.8	-18.25	22.8	-24.5
19	-32.9	21	-14.72	23	-25.3
19.2	-31.9	21.2	-11	23.2	-26.1
19.4	-30.7	21.4	-10.6	23.4	-26.7
19.6	-29.6	21.6	-13.7	23.6	-27.3
19.8	-28.4	21.8	-16.8	23.8	-27.7

ตารางที่ 4.8 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์




รูปที่ 4.43 ผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.44 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตก่อนและหลังผ่าน วงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์
 Ch1 คือ สัญญาณอินพุตของวงจรกรองแถบความถี่ผ่าน
 R1 คือ สัญญาณเอาต์พุตของวงจรกรองแถบความถี่ผ่าน




รูปที่ 4.45 สเปกตรัมของสัญญาณจากวงจรกรองแถบความถี่ผ่าน 21.4 เมกะเฮิร์ตซ์

4.15.4 วงจรหาคความถี่

เราต้องการสัญญาณพาหะที่ใช้ในการคิโมดูเลตแบบ BPSK ที่มีความถี่ 10.7 เมกะเฮิร์ตซ์ จึงนำสัญญาณเอาต์พุตจากวงจรถกกำลังสองความถี่ 21.4 เมกะเฮิร์ตซ์ หาคความถี่ลง 2 เท่า ผลการทดลองแสดง

ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.46 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรหารความถี่
 R1 คือ สัญญาณอินพุตของวงจรหารความถี่ซึ่งมีความถี่ 21.4 เมกะเฮิร์ตซ์
 Ch1 คือ สัญญาณเอาต์พุตของวงจรหารความถี่ซึ่งมีความถี่ 10.7 เมกะเฮิร์ตซ์

4.16 ผลการทดลองของวงจรตีมอดูเลตแบบ BPSK

4.16.1 วงจรคูณ


การตีมอดูเลตแบบ BPSK ทำได้โดยการนำสัญญาณจากวงจรคูณสัญญาณพาหะคูณกับสัญญาณ BPSK ผลการทดลองแสดงได้ดังนี้



รูปที่ 4.47 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรคูณ
 R2 คือ สัญญาณอินพุตของวงจรคูณซึ่งเป็นสัญญาณ BPSK
 Ch1 คือ สัญญาณอินพุตของวงจรคูณซึ่งเป็นสัญญาณพาหะ 10.7 เมกะเฮิร์ตซ์
 R1 คือ สัญญาณเอาต์พุตของวงจรคูณซึ่งเป็นสัญญาณข้อมูลดิจิทัล

4.16.2 วงจรขยายสัญญาณแบบอินเวอร์ตติงและวงจรเปรียบเทียบสัญญาณ


สัญญาณคิติดอลที่ได้จากวงจรคุณมีขนาดต่ำ จึงต้องขยายสัญญาณ โดยใช้วงจรขยายสัญญาณแบบอินเวอร์ตติง จากนั้นสร้างสัญญาณคิติดอลขึ้นมาใหม่ที่ปราศจากความผิดเพี้ยน โดยใช้วงจรเปรียบเทียบสัญญาณ ผลการทดลองแสดงได้ดังนี้



รูปที่ 4.48 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของ
 วงจรขยายสัญญาณแบบอินเวอร์ตติงและวงจรเปรียบเทียบสัญญาณ
 R1 คือ สัญญาณอินพุตของวงจรขยายสัญญาณ
 Ch1 คือ สัญญาณเอาต์พุตของวงจรขยายสัญญาณ
 ซึ่งเป็นสัญญาณอินพุตของวงจรเปรียบเทียบสัญญาณ
 Ch2 คือ สัญญาณเอาต์พุตของวงจรเปรียบเทียบสัญญาณ

4.17.1 วงจรกรองความถี่ต่ำผ่านและวงจรเปรียบเทียบสัญญาณ

นำสัญญาณดิจิทัลที่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน จากนั้นนำไปเปรียบเทียบสัญญาณกับแรงดันเปรียบเทียบที่เหมาะสมค่าหนึ่ง ผลการทดลองแสดงได้ดังนี้



รูปที่ 4.50 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของ
วงจรกรองความถี่ต่ำผ่านและวงจรเปรียบเทียบสัญญาณ


R1 คือ สัญญาณดิจิทัลที่ได้จากการมอดูเลตแบบ BPSK

R2 คือ สัญญาณเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน

Ch1 คือ สัญญาณเอาต์พุตของวงจรเปรียบเทียบสัญญาณ

4.17.2 วงจรเฟสล็อกกลุ๊ป

วงจรเฟสล็อกกลุ๊ปประกอบด้วยวงจรวีซีไอซึ่งผลิตสัญญาณความถี่ 192 กิโลเฮิร์ตซ์ ทำการหารด้วย 24 จะได้สัญญาณความถี่ 16 กิโลเฮิร์ตซ์ นำสัญญาณที่ได้ไปเปรียบเทียบเฟสกับสัญญาณที่ได้จากวงจรเปรียบเทียบสัญญาณ เอาต์พุตจากวงจรเฟสล็อกกลุ๊ปจะใช้เป็นสัญญาณนาฬิกาทางภากรับ ผลการทดลองแสดงได้ดังรูป



รูปที่ 4.51 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรเฟสล็อกกลูป


R1 คือ สัญญาณเอาต์พุตของวงจรวีซีโอความถี่ 192 กิโลเฮิร์ตซ์

R2 คือ สัญญาณเอาต์พุตความถี่ 16 กิโลเฮิร์ตซ์ ที่ได้จากวงจรหารความถี่ด้วย 24

Ch1 คือ สัญญาณจากวงจรเปรียบเทียบสัญญาณ

4.17.3 วงจรโมนอสเตเบิลมัลติไวเบรเตอร์

สัญญาณนาฬิกาที่ใช้ควบคุมวงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนานสร้างได้จากวงจรโมนอสเตเบิลมัลติไวเบรเตอร์ซึ่งมีผลการทดลองดังนี้



รูปที่ 4.52 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจร โมนอสเตเบิลมัลติไวเบรเตอร์

R1 คือ สัญญาณอินพุตของวงจร โมนอสเตเบิลมัลติไวเบรเตอร์ตัวที่ 1


R2 คือ สัญญาณเอาต์พุตของวงจร โมนอสเตเบิลมัลติไวเบรเตอร์ตัวที่ 1

Ch1 คือ สัญญาณเอาต์พุตของวงจร โมนอสเตเบิลมัลติไวเบรเตอร์ตัวที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.17.4 วงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน

นำสัญญาณนาฬิกาที่สร้างได้จากวงจรเฟสล็อกความถี่ 192 กิโลเฮิร์ตซ์ มาทำการแอนกับสัญญาณที่ได้จากวงจร โมโนสเตเบิลมัลติไวเบรเตอร์ตัวที่ 2 ซึ่งผลการทดลองแสดงได้ดังรูป



รูปที่ 4.53 สัญญาณนาฬิกาของวงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน


R1 คือ สัญญาณความถี่ 192 กิโลเฮิร์ตซ์ ที่ได้จากวงจรเฟสล็อก

R2 คือ สัญญาณที่ได้จากวงจร โมโนสเตเบิลมัลติไวเบรเตอร์

Ch1 คือ สัญญาณที่ได้จากการแอนระหว่าง R1 กับ R2 ซึ่งใช้เป็นสัญญาณนาฬิกา

ของวงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน


สัญญาณนาฬิกาที่ได้จะทำให้วงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนานชิปเฉพาะข้อมูล 8 บิต ออกมาโดยบิตเริ่มต้นกับบิตสุดท้ายจะถูกกำจัดออกไป



รูปที่ 4.54 เปรียบเทียบสัญญาณข้อมูลดิจิทัลกับสัญญาณนาฬิกา
 ของวงจรเปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน
 Ch1 คือ สัญญาณข้อมูลดิจิทัลที่รับได้ทางภาครับ
 Ch2 คือ สัญญาณนาฬิกาที่ใช้เปลี่ยนสัญญาณอนุกรมเป็นสัญญาณขนาน

4.17.5 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก

นำสัญญาณขนานที่ได้ไปเข้าวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก โดยทำการทดลองป้อนสัญญาณอินพุตรูปไซน์ ที่วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลทางภาคส่ง ผลการทดลองแสดงได้ดังนี้




รูปที่ 4.55 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรเปลี่ยนสัญญาณดิจิทัลเป็นแอนะล็อก
 Ch1 คือ สัญญาณอินพุตรูปไซน์ที่ส่งจากทางภาคส่ง
 Ch2 คือ สัญญาณเอาต์พุตของวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกทางภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.17.6 วงจรกรองความถี่ต่ำผ่าน

สัญญาณที่ได้จากวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกมีส่วนประกอบของความถี่สูงรวมอยู่ด้วย จึงใช้วงจรกรองความถี่ต่ำผ่านซึ่งมีคุณลักษณะเหมือนกับหัวข้อที่ 4.1.2 ผลการทดลองแสดงได้ดังนี้




รูปที่ 4.56 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน
Ch1 คือ สัญญาณเอาต์พุตของวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก
Ch2 คือ สัญญาณเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน

4.17.7 วงจรขยายสัญญาณเสียง

การทดลองทำโดยป้อนสัญญาณรูปไซน์ความถี่ต่างๆ ที่มีขนาดของสัญญาณอินพุตเป็น 100 mV_{p-p} ผลการทดลองแสดงได้ดังนี้

ความถี่ (kHz)	อัตราขยาย (dB)	ความถี่ (kHz)	อัตราขยาย (dB)
0.5	22.3	4	22.4
0.6	22.4	5	22.4
0.7	22.6	6	22.2
0.8	22.6	7	22.2
0.9	22.6	8	22
1	22.6	9	22
2	22.5	10	22
3	22.5		

ตารางที่ 4.9 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณเสียง




รูปที่ 4.57 ผลตอบสนองทางความถี่ของวงจรขยายสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ (kHz)	ประสิทธิภาพ	ความถี่ (kHz)	ประสิทธิภาพ
0.1	0.23	2	0.45
0.2	0.37	3	0.45
0.3	0.46	4	0.45
0.4	0.41	5	0.45
0.5	0.44	6	0.45
0.6	0.44	7	0.45
0.7	0.46	8	0.45
0.8	0.46	9	0.45
0.9	0.46	10	0.45
1	0.46		

ตารางที่ 4.10 ประสิทธิภาพของวงจรขยายสัญญาณเสียง



รูปที่ 4.58 ประสิทธิภาพของวงจรขยายสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 บทวิจารณ์และบทสรุป

โครงการนี้ได้ทำการคำนวณและสร้างเครื่องรับส่งสัญญาณเสียงแบบดิจิทัล โดยใช้การมอดูเลตแบบ BPSK (Binary Phase Shift Keying) ซึ่งแบ่งเป็น 2 ส่วน คือวงจรภาคส่งและวงจรภาครับ

ปัญหาที่พบ

1. การออกแบบและสร้างวงจรในย่านความถี่สูงมีความยากลำบากและประสบปัญหามาก ไม่ว่าจะ เป็นสัญญาณความถี่สูงที่เข้ามารบกวน การออกแบบไม่สามารถหลีกเลี่ยงค่าตัวเหนี่ยวนำได้ซึ่งมักจะ ทำให้วงจรเกิดการออสซิลเลต

2. วงจรมิกเซอร์ที่ใช้ TUF-5 เอาต์พุตที่ได้มีกำลังงานต่ำ เพื่อให้ได้กำลังงานเอาต์พุตตามที่ต้องการต้องใช้วงจรขยายสัญญาณอาร์เอฟหลายภาค

3. เกิดการสูญเสียของสัญญาณในสายส่ง

4. วงจรกรองความถี่มีความคมต่ำเกินไป

5. กำลังส่งมีค่าต่ำเพียง 10 มิลลิวัตต์ เท่านั้น

6. ความไวในการรับสัญญาณ (Sensitivity) ของภาครับอยู่ที่ -70 dBm

7. อุปกรณ์ไม่มีคุณภาพหรือไม่สามารถทำงานที่ความถี่สูงได้

8. เกิดการรบกวนกันเองของสัญญาณความถี่สูงและความถี่ต่ำ

แนวทางการแก้ไข และการพัฒนา

1. ทำการแยกวงจรในแต่ละส่วนออกจากกันแล้วทำการชิลด์ให้มีคิซึคเรียบร้อย อย่าให้มีช่องว่างเกิดขึ้นเนื่องจากอาจทำให้สัญญาณหลุดล่อออกไปรบกวนต่อวงจรอื่นได้

2. ทำการแยกไฟเลี้ยงระหว่างสัญญาณแอนะล็อก และสัญญาณดิจิทัลออกจากกัน เนื่องจากอาจเกิดการกระชากของกระแสซึ่งก่อให้เกิดสัญญาณรบกวนในวงจรได้

3. ทำการชิลด์ขดลวดเหนี่ยวนำ เนื่องจากขดลวดอาจประพุดิตัวเป็นสายอากาศได้ ทำให้เกิดการรบกวนกันเองของคลื่นที่ออกอากาศ

4. ทำการดีคัปปลิงไฟเลี้ยงของวงจรให้เพียงพอ เพื่อไม่ให้ความถี่สูงไปรบกวนวงจรในส่วนอื่นๆ

5. ทำการเชื่อมต่อในแต่ละวงจรด้วยสายสัญญาณความถี่สูง เพื่อไม่ให้เกิดการสูญเสียของสัญญาณอันเป็นเหตุให้เกิดการลดลงของสัญญาณที่ความถี่สูง หรืออาจทำให้แบนด์วิดท์ของสัญญาณไม่เพียงพอโดยเฉพาะอย่างยิ่งในการมอดูเลตสัญญาณดิจิทัลเพราะมีแบนด์วิดท์กว้าง

6. ทำวงจรกรองความถี่ที่มีความคมมากกว่านี้ แต่เนื่องจากในวงจรบางครั้งค่าของตัวเหนี่ยวนำมีค่าน้อยมากจึงไม่สามารถที่จะทำขึ้นมาเองได้ดังนั้นจึงเลือกแบนด์วิดท์ของวงจรเท่าที่เราสามารถที่จะสร้างได้เท่านั้น

7. เพิ่มกำลังส่งของวงจรให้มากขึ้น มีผลทำให้สามารถส่งข้อมูลได้ไกลมากขึ้นและมีความถูกต้องมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. ทำวงจรถ่ายรับให้มีความไวในการรับสัญญาณที่ดีกว่านี้ เพื่อให้สามารถรับสัญญาณที่กำลังน้อยมากๆ ได้ ส่งผลให้วงจรสามารถส่งได้ไกลมากขึ้นและถูกต้องมากขึ้น
9. ทำการเลือกอุปกรณ์ที่มีคุณภาพ ทำให่วงจรสามารถทำงานได้ดี แต่มีข้อเสียคือราคาแพง
10. ควรเลือกสายอากาศที่มีอัตราขยายมากกว่านี้ เพราะการทดลองนี้ใช้สายอากาศสำเร็จรูปจึงมีอัตราขยายไม่ดีเท่าที่ควร

สรุปคุณสมบัติต่างๆ ของเครื่องรับส่งสัญญาณเสียงแบบดิจิตอลได้ดังนี้ คือ

เครื่องส่ง


1. ความถี่ในการส่ง 144 เมกะเฮิร์ตซ์
2. มอดูเลตแบบ BPSK (Binary Phase Shift Keying)
3. อัตราการส่งข้อมูล 128 กิโลบิตต่อวินาที
4. กำลังส่ง 10 มิลลิวัตต์
5. แบนด์วิธของสัญญาณ 2 เมกะเฮิร์ตซ์
6. ส่งสัญญาณแบบอะซิงโครนัส

เครื่องรับ


1. ความไวในการรับสัญญาณ (Sensitivity) -70 dBm



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปเครื่องส่งของเครื่องรับส่งสัญญาณเสียงแบบดิจิทัล




รูปวงจรภายในเครื่องส่งของเครื่องรับส่งสัญญาณเสียงแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปเครื่องรับของเครื่องรับส่งสัญญาณเสียงแบบดิจิทัล



รูปวงจรภายในเครื่องรับของเครื่องรับส่งสัญญาณเสียงแบบดิจิทัล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2N3866 / 2N3866A

**RF & MICROWAVE DISCRETE
 LOW POWER TRANSISTORS**

Features

- Silicon NPN, To-39 packaged VHF/UHF Transistor
- Specified 400 MHz, 28Vdc Characteristics
 - Output Power = 1.0 Watt
 - Minimum Gain = 10 dB
 - Efficiency = 45%
- 800 MHz Current-Gain Bandwidth Product



DESCRIPTION:

Silicon NPN transistor, designed for VHF and UHF equipment. Applications include amplifier; pre-driver, driver, and output stages. Also suitable for oscillator and frequency-multiplier functions.

ABSOLUTE MAXIMUM RATINGS (T_{case} = 25°C)

Symbol	Parameter	Value	Unit
V _{CE0}	Collector-Emitter	30	Vdc
V _{CB0}	Collector-Base Voltage	55	Vdc
V _{EB0}	Emitter-Base Voltage	3.5	Vdc
I _c	Collector Current	400	mA

Thermal Data

P _D	Total Device Dissipation Derate above 25°C	5.0 28.6	Watts mW/ °C
----------------	---	-------------	-----------------

2N3866 / 2N3866A

FUNCTIONAL

Symbol	Test Conditions		Value			Unit
			Min.	Typ.	Max.	
G_{PE}	Power Gain	Test Circuit-Figure 1 Pin = 0.1 W, VCE = 28Vdc f = 400 MHz, TC = 25 C	10	-	-	dB
P_{out}	Output Power	Test Circuit-Figure 1 Pin = 0.1 W, VCE = 28Vdc f = 400 MHz, TC = 25 C	1.0	-	-	Watts
η_c	Collector Efficiency	Test Circuit-Figure 1 Pin = 0.1 W, VCE = 28Vdc f = 400 MHz, TC = 25 C	45	-	-	%




Figure 1 - 400 MHz RF AMPLIFIER CIRCUIT FOR G_{PE} , P_{OUT} , AND EFFICIENCY SPECIFICATIONS.

L_1 : 2 TURNS No. 18 wire, 1/4" ID, 1/8" long

L_s : 2 3/4 TURNS No. 18 wire, 1/4" ID, 3/16" long

Capacitor values in pF unless otherwise indicated.

Tuning capacitors are air variable

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการนี้สามารถทำสำเร็จได้ด้วยคำปรึกษา และการแนะนำให้ความช่วยเหลือของบุคคลต่างๆ ดังต่อไปนี้

1. ดร.ทองทศ วานิชศรี อาจารย์ที่ปรึกษา โครงการงาน
2. นางสาวพิมพ์ มานะกิจจงกล
3. นายณฤทธ์ ญิงธนิสรา
4. นางสาวธนาภรณ์ ทรัพย์ซ้อน
5. นางสาวภัทริยา ชลากรกุล

และบุคคลอื่นๆ ที่มีได้กล่าวถึงในที่นี้

ในโอกาสนี้จึงขอขอบพระคุณทุกท่านเป็นอย่างยิ่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. Chris Bowick, "RF Circuit Design" , Howard W. Sams & Company, 1990
2. Roland E. Best, "Phase Lock Loop" , McGraw-Hill Book Company, 1984
3. Frank R. Dungan, "Electronic Communication System" , Delmar Publishers Inc., 1987
4. David R.Smith, "Digital Transmission Systems" , Van Nostrand Reinhold Company Inc., 1985
5. รศ.ดร.วิวัฒน์ กิรานนท์, "วิศวกรรมการสื่อสาร" , อักษรสยามการพิมพ์, 2540
6. สุชาติ กังวารจิตต์, "เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร" , บริษัท ซีเอ็ดดูเคชั่น จำกัด, กรุงเทพฯ, 2536

2536



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้