

โมดูลตัวตรวจจับสมบัติทางกายภาพบนลินุกซ์



นายนเรศ ศิริณพันธ์  
นายนาวิน วัฒนะ

เลขหมู่.....  
เลขทะเบียน 47283  
วัน, เดือน, ปี 27 ส.ย. 2546

.b.....  
.i.....

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต  
ภาควิชาฟิสิกส์ประยุกต์  
คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Physical Sensors Module on Linux



**A Special Project Submitted in Partial Fulfillment of the Requirement for the Degree of**

**Bachelor of Science**

**Department of Applied Physics**

**King Mongkut's Institute of Technology Ladkrabang**

**Academic Year 2002**


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการพิเศษเรื่อง โมดูลตัวตรวจจับสมบัติทางกายภาพบนลินุกซ์

นักศึกษา นายนเรศ ตีรณพันธ์  
 นายนาวิน วัฒนะ  
 ภาควิชา ฟิสิกส์ประยุกต์  
 สาขาวิชา ฟิสิกส์ประยุกต์  
 อาจารย์ที่ปรึกษา รศ.ดร.จิติ หนูแก้ว  
 อาจารย์ที่ปรึกษาร่วม รศ.สุวรรณ คุณสำราญ  
 อ.เบญจพล ต้นอู๋

ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 อนุมัติให้โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร  
 วิทยาศาสตร์บัณฑิต

คณะกรรมการ	ลายมือชื่อ
ประธานกรรมการ ผศ.วิษณุ เพชรภา	
กรรมการ รศ.ดร.จิติ หนูแก้ว	
กรรมการ รศ.สุวรรณ คุณสำราญ	
กรรมการ ผศ.อนุพงศ์ สรงประภา	
กรรมการ อ.สุรชาติ กมลคิลิก	
กรรมการ อ.เบญจพล ต้นอู๋	

  
 ( ผศ.วิชาญ เตชิตธีระ )  
 หัวหน้าภาควิชา

ลิขสิทธิ์ของภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์  
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการพิเศษเรื่อง โมดูลตัวตรวจจับสมบัติทางกายภาพบนลินุกซ์

นักศึกษา	นายนเรศ	ศิรณพันธ์
	นายนาวิน	วัฒนนะ
ภาควิชา	ฟิสิกส์ประยุกต์	คณะวิทยาศาสตร์
สาขาวิชา	ฟิสิกส์ประยุกต์	
อาจารย์ที่ปรึกษา	รศ.ดร.จิตติ	หนูแก้ว
อาจารย์ที่ปรึกษาร่วม	รศ.สุวรรณ	คู่สำราญ
	อ.เบญจพล	ตันธุ์

บทคัดย่อ

โครงการพิเศษนี้เป็นการออกแบบและสร้างเครื่องมือตรวจจับสมบัติทางกายภาพ โดยใช้หลักการวัดทางฟิสิกส์ในการประมวลผลข้อมูลจะแสดงในโหมดของเวลาจริง และจะแสดงผลในรูปแบบของตัวเลข ในการวัดได้ออกแบบส่วนประกอบที่สำคัญได้แก่ การ์ด 8255 ใช้ในการติดต่อรับส่งข้อมูลระหว่าง 8255 กับวงจรแปลงสัญญาณแอนาลอกเป็นสัญญาณดิจิทัล และวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนาลอก ไมโครคอนโทรลเลอร์สำหรับควบคุมวงจรรีเลย์ สำหรับการเปิดปิดสวิทช์ของหัววัด ระบบจัดเก็บข้อมูลจะสามารถโปรแกรมจากคอมพิวเตอร์ที่ควบคุมผ่านเครือข่ายอินเทอร์เน็ต การประยุกต์การใช้งานตัวตรวจจับสมบัติทางกายภาพที่สร้างขึ้นนี้คือเครื่องตรวจจับที่สามารถควบคุมจากระยะไกล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Special Project Title** Physical Sensors Module on Linux

**Name** Mr.Narat Tiranapan  
Mr.Nawin Wattana

**Department** Applied Physics

**Program** Applied Physics

**Academic Year** 2002

**Special Project Advisor** Assoc.Prof..Dr.Jiti Nukeaw

**Special Project co-advisor** Assoc.Prof.Suwan Koosamran

Mr.Benchapol Tunhoo

### ABSTRACT

This special project presents the design and development of physical instrumentation. The physical instrument is used for physical sensing by data processing on the realtime mode , digital representation. The system consists of 8255 card , digital to analog converter , analog to digital converter , controller, relay and data transform system , which is controlled by the internet network. For more application, the physical sensors module can use as the remote control sensing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ในการจัดทำปฏิญานិพนธ์ฉบับนี้สามารถลุล่วงไปได้ด้วยดี ผู้จัดทำรู้สึกซาบซึ้งและขอกราบขอบพระคุณบุคคลดังต่อไปนี้


รศ.ดร.จิตติ หนูแก้ว ผู้ให้การสั่งสอน ให้คำปรึกษาในโครงการพิเศษฉบับนี้  
 รศ.สุวรรณ คุุสาราญ สำหรับการเป็นที่ปรึกษาในโครงการพิเศษฉบับนี้  
 อ.เบญจพล ต้นสู เป็นที่ปรึกษาให้คำแนะนำทั้งความรู้และเทคนิคต่างๆ พร้อมทั้งยังอนุญาตให้ใช้เครื่องมือในการทำโครงการพิเศษอย่างเต็มที่

รศ.วิจิต ศิริโชติ ให้คำปรึกษาทั้งในด้านฮาร์ดแวร์และซอฟต์แวร์

ขอขอบพระคุณอาจารย์ทุกท่าน ที่ได้ให้ความรู้โดยตลอดมา

ขอขอบพระคุณเพื่อนๆ พี่ๆ น้องๆ ภาควิชาฟิสิกส์ทุกคนที่เป็นกำลังใจให้ตลอดมา และที่ลืมเสียมิได้ คือ ขอขอบพระคุณ คุณพ่อ คุณแม่ที่เคารพรักยิ่งและเป็นกำลังใจให้

ตลอด จนทำให้ผู้จัดทำประสบความสำเร็จ



นายนเรศ ศิรินพันธ์

นายนาวิน วัฒนะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้าที่
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญตาราง	ฉ
สารบัญรูป	ช
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของ โครงการพิเศษ	1
1.2 วัตถุประสงค์	2
1.3 ขอบเขตของการวิจัย	2
1.4 ขั้นตอนของการวิจัยและวิธีการดำเนินงาน	2
1.5 ผลที่คาดว่าจะได้รับ	3
บทที่ 2 ทฤษฎีและหลักการ	4
2.1 ระบบปฏิบัติการลินุกซ์	4
2.2 ประวัติของลินุกซ์	5
2.3 การทำงานกับไฟล์	5
2.4 การแปลงสัญญาณแอนาลอกเป็นสัญญาณดิจิตอล ( Analog to Digital Converter )	9
2.5 การแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนาลอก ( Digital to Analog Converter )	11
2.6 คุณสมบัติของออปแอมป์	14
2.7 การสื่อสารข้อมูลแบบอนุกรม	16
2.8 การติดต่อผ่านพอร์ตขนานบน Slot ISA	19
2.9 การอ้างแอดเดรสสำหรับพอร์ต I/O ใน IBM/PC	23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ (ต่อ)

	หน้าที่
บทที่ 3 วิธีดำเนินการวิจัย	27
3.1 การออกแบบวงจรในส่วนของฮาร์ดแวร์ ( Hardware )	27
3.1.1 วงจรลอจิกเกต 8255	28
3.1.2 วงจร DAC0832	29
3.1.3 วงจร ADC ICL7109	31
3.1.4 ไมโครคอนโทรลเลอร์	34
3.1.5 วงจรรีเลย์	35
3.1.6 ส่วนประกอบชิ้นส่วนต่างๆ	36
3.2 ในส่วนของการเขียนโปรแกรมซอฟต์แวร์ (Software)	40
3.2.1 ส่วนโปรแกรมบนลินุกซ์	40
3.2.2 ส่วนโปรแกรมของไมโครคอนโทรลเลอร์	41
บทที่ 4 ผลการทดลองและอภิปรายผล	42
4.1 การทดลองในส่วนของการทำงานพอร์ตอนุกรม	43
4.1.1 ผลการทดลองการรับสัญญาณ TTL	43
4.1.2 ผลการทดลองการรับสัญญาณ TTL	43
4.1.3 ผลการทดลองสวิตช์รีเลย์	44
4.2 การทดลองในส่วนของการ์ด 8255 ผ่าน Slot ISA	45
4.2.1 ผลการทดลองในโหมด One Step	45
4.2.2 ผลการทดลองในโหมด Scan	46
บทที่ 5 สรุปและข้อเสนอแนะ	51
ภาคผนวก	53
เอกสารอ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้าที่
ตารางที่ 1 การจัดการของคอนเน็คเตอร์พอร์ตอนุกรมตามมาตรฐาน RS-232 แบบ DB-9	18
ตารางที่ 2 แสดงพื้นที่แอดเดรสของอุปกรณ์ I/O ต่างๆ	24
ตารางที่ 3 ตารางผลการทดลอง การแปลงสัญญาณอนาลอก(Analog) เป็น สัญญาณดิจิทัล (Digital)	47
ตารางที่ 4 ตารางผลการทดลอง การแปลงสัญญาณดิจิทัล(Digital) เป็น สัญญาณอนาลอก (Analog)	49



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

	หน้าที่
รูปที่ 1 แสดงค่าระบุดาราง inode และตำแหน่งเก็บข้อมูลบนดิสก์	6
รูปที่ 2 แสดงรูปแบบโครงสร้างของไฟล์แบบต้นไม้	7
รูปที่ 3 แสดงการแอกเซสไฟล์ของอุปกรณ์ต่างๆโดยผ่านโคเร็คทอรี่	7
รูปที่ 4 องค์ประกอบของการแอกเซสไฟล์หรือควบคุมอุปกรณ์โดยใช้งานฟังก์ชันระดับต่ำ (system call)	9
รูปที่ 5 แผนผังและช่วงเวลาการทำงานของการแปลงความชันคู่	10
รูปที่ 6 แสดงวงจร D/A แบบจัดรหัสน้ำหนักของไบนารี ( Binary-weighted resistor )	12
รูปที่ 7 แสดงการแปลง D/A แบบแลดเดอร์เน็ตเวิร์ก ( Ladder network )	13
รูปที่ 8 แสดงบล็อกไดอะแกรมของวงจรภายในภาคต่างๆ ของออปแอมป์	14
รูปที่ 9 แสดงลักษณะทั่วไปของออปแอมป์	15
รูปที่ 10 การจัดขาของคอนเน็คเตอร์พอร์ตอนุกรมตามมาตรฐาน RS-232 แบบ DB-9	18
รูปที่ 11 แสดงรายละเอียดของ Slot ISA บน PC	19
รูปที่ 12 วงจรการดีโค้ดแบบสวิตซ์เลือก	26
รูปที่ 13 วงจรถอดรหัสพอร์ต 8255	28
รูปที่ 14 การ์ด 8255	28
รูปที่ 15 วงจร DAC0832	29
รูปที่ 16 ส่วนประกอบของ D/A	29
รูปที่ 17 ระบบการแปลงดิจิตอลเป็นอนาล็อก	30
รูปที่ 18 วงจร ADC ICL7109	31
รูปที่ 19 ส่วนประกอบวงจร A/D	31
รูปที่ 20 ไมโครคอนโทรลเลอร์	34
รูปที่ 21 แสดงภาพของไมโครคอนโทรลเลอร์	34
รูปที่ 22 วงจรรีเลย์	35
รูปที่ 23 แสดงภาพของสวิตซ์รีเลย์	36
รูปที่ 24 ภาพด้านหน้าของตัวตรวจจับปริมาณทางกายภาพ	37
รูปที่ 25 ภาพด้านหลังของตัวตรวจจับทางกายภาพ	37

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปรภาพ (ต่อ)

	หน้าที่
รูปที่ 26 ภาพส่วนประกอบภายในของตัวตรวจจับทางกายภาพ	37
รูปที่ 27 ภาพอุปกรณ์ที่ใช้ในการทดลอง	38
รูปที่ 28 แผนผังการเชื่อมต่อฮาร์ดแวร์ของตัวตรวจจับสมบัติทางกายภาพ	39
รูปที่ 29 แผนภาพแสดงการทำงานส่วนโปรแกรมบนลินุกซ์	40
รูปที่ 30 แผนภาพแสดงการทำงานส่วนโปรแกรมของไมโครคอนโทรลเลอร์	41
รูปที่ 31 หน้าหลักของตัวโปรแกรม	42
รูปที่ 32 ผลการทดลองรับสัญญาณ TTL	43
รูปที่ 33 ผลการทดลองส่งสัญญาณ TTL	44
รูปที่ 34 ผลการทดลองส่งงานสวิตช์รีเลย์	44
รูปที่ 35 แสดงผลการทดลองในโหมด One Step	45
รูปที่ 36 แสดงผลการทดลองในโหมด Scan	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

### 1.1 ที่มาของโครงการ

ในการประยุกต์ใช้วงจรอิเล็กทรอนิกส์มาช่วยเพิ่มความสะดวกสบายในการทำงานหรือในชีวิตประจำวันเริ่มมีมากขึ้น โดยมีการประดิษฐ์อุปกรณ์ทางอิเล็กทรอนิกส์ที่สามารถควบคุมได้ในหลายๆลักษณะ ซึ่งนิยมใช้ไมโครโปรเซสเซอร์และไมโครคอนโทรลเลอร์เข้ามามีส่วนช่วยในการควบคุม ซึ่งในที่นี้เราได้นำไมโครโปรเซสเซอร์และไมโครคอนโทรลเลอร์มาใช้ในการตรวจจับสมบัติทางกายภาพ

เนื่องจากว่าถึงแม้เราจะสามารถนำเอาไมโครโปรเซสเซอร์และไมโครคอนโทรลเลอร์มาประยุกต์ใช้กับงานได้ในหลายๆด้านก็ตาม แต่ไมโครคอนโทรลเลอร์ก็มีข้อจำกัดในหลายๆด้าน ซึ่งทำให้ในการใช้งานอาจจะไม่สะดวกนัก ซึ่งจะทำให้ไม่สะดวกในการพกพาไปตามสถานที่ต่างๆได้ อีกอย่างข้อจำกัดในการควบคุมเราจะต้องมาควบคุมที่ไมโครคอนโทรลเลอร์โดยตรงซึ่งบางครั้งเราอาจจะไม่สะดวกมาควบคุมจากสถานที่ไกลๆ

ข้อจำกัดบางอย่างที่กล่าวมาข้างต้นทำให้คณะผู้จัดทำ ทำการเชื่อมต่อ (Interface) บอร์ดที่มีไมโครคอนโทรลเลอร์เข้ากับคอมพิวเตอร์ทาง Com port ตามมาตรฐาน RS-232 เพื่อที่จะเพิ่มความสะดวกในการควบคุมการทำงานของไมโครคอนโทรลเลอร์ และทำการเขียนโปรแกรมเพื่อทำการ Interface ผ่านระบบเครือข่ายอินเทอร์เน็ตเพื่อเพิ่มขีดความสามารถในการรับ-ส่งข้อมูลหรือควบคุมไมโครคอนโทรลเลอร์ได้สะดวกยิ่งขึ้น ซึ่งปัจจุบันระบบเครือข่ายอินเทอร์เน็ตมีบทบาทมากในปัจจุบัน

การเก็บข้อมูลทางวิทยาศาสตร์ ข้อมูลที่เราได้มานั้นมีจำนวนมากและต้องการความถูกต้องแม่นยำสูงปัจจุบันในการทดลองและการเก็บข้อมูลต่างๆ จึงนำคอมพิวเตอร์เข้ามาช่วยในงานทางด้านนี้ แต่เนื่องจากการเก็บข้อมูลจากการทดลองจะต้องใช้เวลานานมากหรือตลอดเวลาคอมพิวเตอร์ที่นำมาใช้จะต้องมีเสถียรภาพในการทำงานสูง ฉะนั้นจึงต้องเลือกใช้ระบบปฏิบัติการที่มีเสถียรภาพสูงมาใช้งานด้วยเช่นกัน ระบบปฏิบัติการที่มีเสถียรภาพสูงระบบหนึ่งก็คือระบบลินุกซ์ ในโครงการนี้จึงนำระบบปฏิบัติการลินุกซ์มาใช้ในการควบคุมระบบการวัดปริมาณทางฟิสิกส์

โดยวิธีการนี้เราสามารถติดต่อเครื่องคอมพิวเตอร์ในทุกที่ โดยผ่านโครงข่ายอินเทอร์เน็ต ด้วยการโปรแกรมเทลเน็ต (Telnet) ใส่ค่าหมายเลขไอพีที่ทราบซึ่งวิธีการนี้เป็นความคิดเริ่มต้นที่นำไปสู่การพัฒนาวงจรต่างๆ เช่น Telemetry , Remote control , Alert signal เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จึงทำให้เกิดโครงการ “โมดูลตัวตรวจจับสมบัติทางกายภาพบนลินุกซ์ (Physical sensors module on linux)” จุดมุ่งหมายเพื่อที่จะควบคุมการตรวจจับสมบัติทางกายภาพต่างๆและการเก็บข้อมูลได้รวดเร็วและสะดวกสบายเพราะสามารถสั่งงานและเก็บค่าต่างๆได้จากที่ใดก็ได้

## 1.2 วัตถุประสงค์

1.2.1 ศึกษาการใช้งานระบบปฏิบัติการลินุกซ์

1.2.2 ศึกษาการออกแบบวงจรและสร้างวงจรควบคุมโมดูลตัวตรวจจับสมบัติทางกายภาพ โดยติดต่อผ่านทางพอร์ตคอมพิวเตอรืซึ่งประกอบไปด้วย

- การ์ดอินเตอร์เฟส 8255 วงจร ADC และ DAC ทางพอร์ตขนาน( Parallel port )
- คอนโทรลเลอร์ และวงจรรีเลย์ ทางพอร์ตอนุกรม (Serial port)

1.2.3. ศึกษาการเขียนโปรแกรมควบคุมเครื่องมือวัดบนระบบปฏิบัติการลินุกซ์

## 1.3 ขอบเขตของการวิจัย

สร้างโมดูลตัวตรวจจับสมบัติทางกายภาพผ่านทางการ์ดอินเตอร์เฟสแบบพอร์ตขนาน โดยใช้ไอซีเบอร์ 8255 ซึ่งเป็นการ์ดที่ใช้ในการติดต่อกับคอมพิวเตอรื ซึ่งมีพอร์ตขนาน(Parallel Port) ที่ใช้ในการติดต่อกับภายนอก 3 พอร์ต และอีก 1 พอร์ต ใช้ในการคอนโทรลควบคุมอินพุท และเอาท์พุท ในการติดต่อกับฮาร์ดแวร์ภายนอกของคอมพิวเตอรืแล้วเก็บข้อมูลที่ได้นำเก็บบนระบบปฏิบัติการลินุกซ์ โดยใช้วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล ในการเก็บข้อมูลผ่านทางการ์ดอินเตอร์เฟส 8255 และใช้ไมโครคอนโทรลเลอร์ในการติดต่อผ่านพอร์ตอนุกรม (Serial Port) ของคอมพิวเตอรื ในการควบคุมรีเลย์ รับค่าสัญญาณอินพุท TTL และสามารถขับสัญญาณ TTL ได้ และโดยสามารถสั่งงานผ่านคอมพิวเตอรื โดยใช้พอร์ตอนุกรมในการควบคุมการทำงานและเก็บข้อมูลทั้งหมด

## 1.4 ขั้นตอนการวิจัยและวิธีดำเนินงาน

1.4.1. ศึกษาบบปฏิบัติการลินุกซ์

1.4.2. ทำการติดตั้งระบบปฏิบัติการลินุกซ์

1.4.3. ออกแบบและสร้างการ์ดอินเตอร์เฟส 8255 สำหรับติดต่อกับวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล และวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอกควบคุมผ่านทางพอร์ตขนาน (Parallel port)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 1.4.4. สร้างบอร์ดไมโครคอนโทรลเลอร์รับส่งสัญญาณ TTL และควบคุมวงจรขั้วรีเลย์ โดยผ่านทางพอร์ตอนุกรม( Serial port )
- 1.4.5. เขียนโปรแกรมควบคุมบนระบบปฏิบัติการลินุกซ์
- 1.4.6. ทำการตรวจวัดอุปกรณ์ทางฟิสิกส์
- 1.4.7. ตรวจสอบผลการวิจัยและสรุปผลการวิจัย

### 1.5 ผลที่คาดว่าจะได้รับ

- 1.5.1. ได้รับความรู้เกี่ยวกับการใช้งานระบบปฏิบัติการลินุกซ์
- 1.5.2. ได้รับความรู้เกี่ยวกับการเขียนโปรแกรมบนระบบปฏิบัติการลินุกซ์
- 1.5.3. ได้รับความรู้เกี่ยวกับระบบเชื่อมต่อไมโครคอมพิวเตอร์
- 1.5.4. ได้พัฒนาเครื่องมือให้มีประสิทธิภาพในการวัด
- 1.5.5. สามารถนำเครื่องมือนี้ไปใช้ประโยชน์ได้จริงและสามารถดูข้อมูลได้โดยผ่านคอมพิวเตอร์ และโปรแกรม Telnet จากที่ใดก็ได้ที่มีการเชื่อมต่อผ่านอินเทอร์เน็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

# ทฤษฎีและหลักเกณฑ์ที่เกี่ยวข้อง

### 2.1 ระบบปฏิบัติการลินุกซ์

“ลินุกซ์” (Linux) เป็นระบบปฏิบัติการแบบ 32 บิต ที่พัฒนาขึ้นมาจากระบบปฏิบัติการ “ยูนิกซ์” สำหรับเครื่องพีซี และแจกจ่ายให้ใช้ฟรี พร้อมทั้งยังสนับสนุนการใช้งานแบบหลายงานพร้อมๆกัน (Multitasking) , หลายผู้ใช้พร้อมๆกัน (Multi-User) , มีระบบ X-window ซึ่งเป็นระบบปฏิบัติการติดต่อผู้ใช้แบบกราฟิกที่ไม่ขึ้นกับโอเอสหรือฮาร์ดแวร์ใดๆ (โดยมากมักใช้กันแพร่หลายในระบบตัวอื่นๆ) และมาตรฐานการสื่อสาร TCP/IP ที่ใช้เป็นมาตรฐานการสื่อสารในอินเทอร์เน็ตมาให้ในตัว นอกจากนี้ในช่วงล่าสุดยังสนับสนุนการทำงานแบบ multiprocessor ด้วย

ลินุกซ์มีความเข้ากันได้ (Compatible) กับมาตรฐาน POSIX ซึ่งเป็นมาตรฐานการอินเตอร์เฟซที่ระบบยูนิกซ์ส่วนใหญ่ต้องมี และมีรูปแบบบางส่วนที่คล้ายกับระบบปฏิบัติการยูนิกซ์ จากค่าย Berkeley และ System V โดยความหมายทางเทคนิคแล้ว ลินุกซ์เป็นเพียง “แก่น” หรือ เคอร์เนล (Kernel) ของระบบปฏิบัติการ ซึ่งจะทำหน้าที่ในด้านการจัดสรรทรัพยากรในระบบการประมวลผลการจัดการไฟล์และอุปกรณ์ I/O ต่างๆ แต่ในทางตรงข้ามผู้ใช้โดยทั่วไปจะรู้จัก ลินุกซ์ โดยผ่านแอปพลิเคชันและระบบอินเตอร์เฟซ ที่เขาเหล่านั้นเห็น (เช่น Shell หรือ X-window) เพียงเท่านั้น

ถ้ารันลินุกซ์บนเครื่อง 386 หรือ 486 มันจะเปลี่ยนเครื่องพีซีของให้กลายเป็นยูนิกซ์เวิร์คสเตชันที่มีความสามารถสูง เคยมีผู้เทียบประสิทธิภาพระหว่างลินุกซ์บนเครื่องเพนเทียม และเวิร์คสเตชันของซันในระดับกลางและได้รับผลออกมาว่าให้ประสิทธิภาพใกล้เคียงกันและนอกจากแพลตฟอร์มของ Intel แล้ว ปัจจุบันลินุกซ์ยังได้มีการพัฒนาระบบเพื่อให้สามารถใช้งานได้บนแพลตฟอร์มอื่นๆด้วย เช่น DEC Alpha , Motorola Power PC , MIPS ซึ่งเมื่อคุณสร้างแอปพลิเคชันขึ้นมาบนแพลตฟอร์มใดแพลตฟอร์มหนึ่งแล้ว คุณก็ยังสามารถย้ายแอปพลิเคชันของคุณไปวิ่งบนแพลตฟอร์มอื่นโดยไม่ยาก

ลินุกซ์มีทีมพัฒนาโปรแกรมที่ต่อเนื่องไม่จำกัดจำนวนอาสาสมัครผู้ร่วมงาน ซึ่งส่วนใหญ่จะติดต่อกันทางอินเทอร์เน็ต เพราะที่อาศัยของแต่ละคนอาจจะอยู่คนละซีกโลกเลยก็ได้ และมีแผนงานการพัฒนาในระยะยาว ทำให้เรามั่นใจได้ว่าลินุกซ์เป็นระบบปฏิบัติการที่มีอนาคต และยังคงพัฒนาต่อไปได้อีกยาวนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 ประวัติของลินุกซ์

ลินุกซ์ถือกำเนิดขึ้นที่ประเทศฟินแลนด์ เมื่อปี ค.ศ.1990 โดยลินุส ทอร์วัลด์ส (Linus Torvalds) ซึ่งขณะนั้นยังเป็นนักศึกษาคณะวิศวกรรมศาสตร์ (Computer Science) ในมหาวิทยาลัยเฮลซิงกิ

ลินุสเห็นว่าระบบมินิกซ์ (Minix) ที่เป็นระบบยูนิกซ์บนพีซีในขณะนั้น ซึ่งทำการพัฒนาโดยศาสตราจารย์แอนดรูว์ ทานแนบาวม์ (Andrew S. Tanenbaum) ยังมีความสามารถไม่เพียงพอแก่ความต้องการ จึงได้เริ่มทำการพัฒนาระบบปฏิบัติการยูนิกซ์ของตนเองขึ้นมาในชื่อ ลินุกซ์ โดยจุดประสงค์อีกประการหนึ่งคือ ต้องการทำความเข้าใจในวิชาระบบปฏิบัติการคอมพิวเตอร์ด้วย เมื่อเริ่มพัฒนาลินุกซ์ไป แล้วช่วงหนึ่งก็ได้เริ่มชักชวนให้นักพัฒนาโปรแกรมอื่นๆ มาช่วยทำการพัฒนาลินุกซ์ ซึ่งความร่วมมือส่วนใหญ่ก็จะเป็นความร่วมมือผ่านทางอินเทอร์เน็ต โดยลินุสจะเป็นคนรวบรวมโปรแกรมที่ผู้พัฒนาต่างๆ ได้ร่วมมือกันทำการพัฒนาขึ้นมาและแจกจ่ายให้ใครต่อใครทดลอง ใช้เพื่อทดสอบหาข้อบกพร่องที่หน้าสนใจก็คือ งานต่างๆ เหล่านี้ผู้คนทั้งหมดต่างก็ทำงานโดยไม่คิดค่าตอบแทน และทำงานผ่านอินเทอร์เน็ตทั้งหมด

เคอร์เนล (Kernel) หรือตัวแกนหลักในเวอร์ชันล่าสุดของระบบปฏิบัติการลินุกซ์ ที่ได้ประกาศออกไปแล้วคือ เวอร์ชัน 2.2.0 ซึ่งเพิ่งออกมาเมื่อต้นเดือนกุมภาพันธ์ 2524 นี้เองซึ่งเคอร์เนลเวอร์ชันใหม่นี้ จะสนับสนุนฮาร์ดแวร์และโปรโตคอลมากกว่าเดิม

ข้อสังเกตในเรื่องเลขรหัสเวอร์ชันของลินุกซ์คือถ้ารหัสเวอร์ชันหลังทศนิยมตัวแรกเป็นเลขคู่ เช่น 1.0.x , 1.2.x เวอร์ชันเหล่านี้จะถือว่าเป็นเวอร์ชันที่มีเสถียรภาพและความมั่นคงแล้วในระดับหนึ่ง แต่ถ้าเป็นเลขคี่ เช่น 1.1.x , 1.3.x จะถือว่าเป็นเวอร์ชันทดสอบซึ่งเวอร์ชันเหล่านี้จะมีการเพิ่มเติมความสามารถใหม่ๆ ลงไป และยังคงทำการทดสอบหาข้อผิดพลาดต่างๆ อยู่

## 2.3 การทำงานกับไฟล์

ในการจัดการเกี่ยวกับระบบไฟล์และไดเรกทอรี ของยูนิกซ์ เช่น การสร้างไฟล์ การเปิดไฟล์ อ่านหรือแก้ไขไฟล์

นอกจากนี้ยังมีเรื่องที่เกี่ยวข้องกับการสร้างไดเรกทอรี การจัดการไดเรกทอรี เช่น การอ่านหรือลบไดเรกทอรี โดยใช้ภาษา C ควบคุม

### 2.3.1 โครงสร้างไฟล์บนระบบยูนิกซ์


โดยทั่วไปโปรแกรมสามารถใช้งานดิสก์ พอร์ตอนุกรม ปริ้นเตอร์หรืออุปกรณ์อื่นๆ เสมือนหนึ่งว่าเป็นไฟล์ โดยจะครอบคลุมการใช้งานฟังก์ชันใช้งานกันบ่อย 5 ฟังก์ชัน คือ open , close , read , write และ ioctl

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.2 ไคเร็คทอรีที่สำคัญบนยูนิกซ์

สำหรับไคเร็คทอรีเป็นไฟล์ชนิดหนึ่ง การลบไคเร็คทอรีโดยใช้คำสั่ง `rmdir` จะต้องไม่มีข้อมูลในไคเร็คทอรีนั้น (ถึงแม้ว่าจะเป็น `root` ก็ตาม) นอกจากนี้ยังมีคำสั่ง `opendir/readdir` เพื่อสร้างไคเร็คทอรี

ไคเร็คทอรีเป็นไฟล์เฉพาะรูปแบบหนึ่ง เก็บค่าระบุดาราง `inode` ต่อรายชื่อไฟล์ที่อยู่ในไคเร็คทอรี รายชื่อของไฟล์ที่อยู่ในไคเร็คทอรีคือ `link` ไปยังยังชื่อไฟล์นั้นบนตาราง `inode`, การลบไฟล์ก็คือลบลิงค์ ถ้าไม่มีไฟล์ในไคเร็คทอรีก็คือ ไม่มีลิงค์ไปยังตาราง `inode`, พื้นที่ในตารางจะว่าง ไฟล์อื่นสามารถนำไปใช้งานได้



รูปที่ 1 แสดงค่าระบุดาราง `inode` และตำแหน่งเก็บข้อมูลบนดิสก์

ที่ตาราง `inode` จะเก็บข้อมูลใส่ในอื่นของไฟล์ เช่น วันที่สร้างหรือแก้ไขไฟล์ เพอร์มิชชันในการแอกเซสไฟล์/ไคเร็คทอรีความยาวของไฟล์ หรือตำแหน่งข้อมูลบนดิสก์

ไฟล์จะถูกเก็บไว้ในไคเร็คทอรี ในรูปแบบโครงสร้างของไฟล์แบบต้นไม้ สำหรับไฟล์ของผู้ใช้งานจะเก็บไว้ในโฮมไคเร็คทอรีสำหรับผู้ใช้งานคนนั้น เช่น `richie` จะมีโฮมไคเร็คทอรี `/home/richie` ภายในโฮมไคเร็คทอรีอาจแบ่งออกเป็นไคเร็คทอรีเก็บอีเมล จดหมายติดต่อธุรกิจ ทูลที่ใช้ทำงานต่างๆ สำหรับโฮมไคเร็คทอรี ก็เป็นซับไคเร็คทอรีย่อยที่อยู่เหนือขึ้นไปอีกต่อหนึ่งในกรณีของลินุกซ์คือ `/home` ภายใต้ `root, /`, นอกจากนี้จะมี `/home` แล้วยังมีซับไคเร็คทอรีอื่นอีก เช่น


`/bin` เก็บโปรแกรมของระบบ

`/etc` เก็บคอนฟิกูเรชันของระบบ

`/lib` เก็บไฟล์ไลบรารี

`/dev` สำหรับไฟล์ที่ใช้แทน อุปกรณ์รวมทั้งสนับสนุนการติดต่อกับอุปกรณ์เก็บไว้ที่ไคเร็คทอรี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2 แสดงรูปแบบโครงสร้างของไฟล์แบบต้นไม้

### 2.3.3 ไฟล์ของอุปกรณ์

ยูนิกซ์จะมองอุปกรณ์เป็นไฟล์ เช่น ตัวอย่างต่อไปนี้เป็น การ mount ซีดีรอม ให้เป็นไฟล์


```
$ mout -t iso9660 /dev/hdc /mnt/cdrom
```

```
$ cd /mnt/cdrom
```

จะสามารถแอดเซสซีดีรอมได้โดยผ่านไคร์คทรอรี /mnt/cdrom สำหรับไฟล์ของอุปกรณ์

ชนิดอื่น มีดังนี้

/dev/console



รูปที่ 3 แสดงการแอดเซสไฟล์ของอุปกรณ์ต่างๆ โดยผ่านไคร์คทรอรี

เป็นคอนโซลของระบบข้อความ error และผลการทำงานต่างๆจะถูกส่งมายังไฟล์นี้ ใน ยูนิกซ์จะต้องมีเทอร์มินอลที่ได้รับการกำหนดให้เป็นคอลโซลของระบบ อย่างน้อย 1 เทอร์มินอล ส่วนใหญ่จะเป็นคอลโซลที่กำลังแอกทีฟ หรือเป็นวินโดว์ที่กำลังแอกทีฟ (ถ้ารันในระบบ X)

/dev/tty

เปรียบเสมือนไฟล์ที่ใช้ติดต่อกับเทอร์มินอลต่างๆ ของโปรเซส เช่น คีบอร์ด จอภาพ เอาท์พุท หรือวินโดว์ของระบบ X

สำหรับ /dev/console ไม่ได้เพียงไฟล์เดียวส่วน /dev/tty จะมีได้หลายไฟล์ ขึ้นกับอุปกรณ์ที่ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

/dev/null

เป็น null device ข้อมูลที่ถูกเขียนใส่ดีไวซ์ไฟล์นี้ จะถูกละทิ้ง (เหมือนลบข้อมูลนั่นเอง) เมื่อใช้คำสั่ง cp คัดลอกข้อมูลจากไฟล์ /dev/null จะได้ไฟล์เปล่าที่ไม่มีข้อมูลอะไร เช่น คำสั่งต่อไปนี้

```
$ echo send this message to bin > /dev/null
```

```
$ cp /dev/null emtry_file
```

สำหรับอุปกรณ์อื่นที่พบใน /dev เช่น ฮาร์ดดิสก์หรือฟลอปปีดิสก์ พอร์ตอนุกรมหรือ พอร์ตขนาน tape drive , ซีดี รอม , การ์ดเสียง หรืออุปกรณ์ภายในของระบบอื่นๆ จะแสดงสถานะภายในของอุปกรณ์นั้น สำหรับลินุกซ์ การแก้ไขไฟล์ เหล่านี้ได้ จะต้องเป็น superuser เท่านั้น

ชื่อของดีไวซ์ไฟล์ อาจจะแตกต่างกันไปตามระบบปฏิบัติการที่ใช้งาน

### 2.3.4 การเรียกใช้งานฟังก์ชันระดับต่ำ

การแอกเซสไฟล์ หรือควบคุมอุปกรณ์โดยใช้งาน ฟังก์ชันระดับต่ำ (system call) ซึ่งจะมีในระบบยูนิกซ์พร้อมอยู่แล้วฟังก์ชันเหล่านี้จะได้รับการบริการ โดยตรงจากส่วนกลางของระบบปฏิบัติการ เรียกว่า เคอร์เนล ซึ่งเป็นกลุ่มของดีไวซ์ไดรฟ์เวอร์ประกอบ ไปด้วยการอินเตอร์เฟสกับฮาร์ดแวร์ในระดับต่ำ เช่น สำหรับ tape drive จะประกอบด้วยการเริ่มต้น tape drive การหมุนไปข้างหน้าหรือกลับหลัง การอ่านหรือเขียนเทป นอกจากนี้ยังต้องใช้ข้อมูลบางอย่าง เช่นขนาดของบล็อก รวมทั้งมีความจำเพาะของอุปกรณ์ เช่น เทปเป็นสื่อข้อมูลแบบ sequentialaccess ระบบไม่สามารถแอกเซสข้อมูลโดยตรงได้

หรือฟังก์ชันระดับต่ำของฮาร์ดดิสก์ ก็จะสามารถเขียนข้อมูลที่ตำแหน่งใดๆ ของพื้นที่ดิสก์ได้เนื่องจากเป็น random access device

การควบคุมการทำงานเฉพาะอย่างของอุปกรณ์เหล่านี้ ทำได้โดยใช้ฟังก์ชันระดับต่ำ ioctl ดังนั้นการใช้งานจะแตกต่างกันไปตามแต่ละอุปกรณ์ เช่น การหมุนเทปเพื่อหาดำแหน่งข้อมูล หรือ กำหนด flow control สำหรับพอร์ตอนุกรม เป็นต้น

สำหรับดีไวซ์ไฟล์ใน /dev ส่วนใหญ่แล้ว จะใช้งานฟังก์ชันในลักษณะเดียวกัน เช่น การแอกเซสไฟล์ (open) ไม่ว่าจะเป็นดิสก์ เทอร์มินอล พรินเตอร์หรือเทปใดก็ได้

ฟังก์ชันระดับต่ำ ที่เป็นมาตรฐาน ในการแอกเซสดีไวซ์ไดรฟ์เวอร์ (เคอร์เนล) มีดังนี้

open เปิดไฟล์ หรือเริ่มทำการติดต่อกับอุปกรณ์

read อ่านข้อมูลจากไฟล์หรืออุปกรณ์


write เขียนข้อมูลลงไฟล์หรืออุปกรณ์

close ปิดไฟล์หรืออุปกรณ์

ioctl ฟังก์ชันควบคุมการทำงานเฉพาะอย่างสำหรับอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4 องค์ประกอบของการแอกเซสไฟล์หรือควบคุมอุปกรณ์โดยใช้งานฟังก์ชันระดับต่ำ (system call)

## 2.4 การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล ( Analog to Digital Convertor )

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล หรือที่มักเรียกว่า ADC หรือ A/D ใช้สำหรับการแปลงสัญญาณอินพุตที่เป็นอนาลอกให้เป็นดิจิทัลหรือเลขฐานสอง ผลลัพธ์ที่ได้จะอยู่ในรูปของเวิร์ด เทคนิคการแปลงสัญญาณของ A/D มีหลายแบบได้แก่

1. การแปลงสัญญาณแบบแฟลช
2. การแปลงสัญญาณแบบความชันเดี่ยว
3. การแปลงสัญญาณแบบความชันคู่
4. การแปลงสัญญาณแบบป้อนกลับ
5. การแปลงสัญญาณแบบประมาณค่าหลายครั้ง

ซึ่งแต่ละแบบก็มีข้อดีข้อเสียแตกต่างกันไป


ในที่นี้จะขอกล่าวถึงเทคนิคการแปลงสัญญาณของ A/D เพียงแบบเดียวคือการแปลงสัญญาณแบบความชันคู่ ดังนี้

การแปลงแบบความชันคู่ (Double Slope Conversion )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แผนผังและช่วงเวลาการทำงานของการแปลงความชันคู่ดังรูปที่ 5 เทคนิคการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล แบบความชันคู่เป็นเทคนิคที่ให้ข้อดีในด้านเสถียรภาพของการแปลงสัญญาณ เมื่อสัญญาณอินพุตมีการเปลี่ยนแปลงอย่างรวดเร็ว วงจรผลิตสัญญาณแรมป์อ้างอิงได้ปรับปรุงขึ้น โดยตัดเอาผลกระทบของการเลื่อนไหลเมื่อใช้วงจรไปนานๆ

สัญญาณอินพุตของตัวแปลงสัญญาณแบบความชันคู่ จะถูกป้อนให้กับวงจรอินทิเกรตเตอร์ เมื่อสัญญาณอินพุตที่เป็นบวกถูกป้อนเข้ามาที่ตัวแปลงสัญญาณ ความชันของแรงดันแรมป์ทางเอาต์พุตของวงจรอินทิเกรตเตอร์ จะมีทิศทางเป็นลบและจะมีค่าเป็นลบเพราะป้อนอินพุตเข้าทางอินเวอร์ตติ้งของออปแอมป์ ด้วยแรงดันลบที่ได้นี้ทำให้อาต์พุตของวงจรเปรียบเทียบกับ “1” ด้วยเหตุนี้จึงเป็นการกระตุ้นให้เกิดสัญญาณนาฬิกาป้อนเข้าไปยังขั้วอินพุตของวงจรมับ ซึ่งเป็นการเริ่มต้นนับขึ้นไปเรื่อยๆ วงจรอินทิเกรตเตอร์จะให้สัญญาณแรมป์เพียงคาบเวลาที่คงที่ขณะหนึ่งเท่านั้นหลังจากช่วงเวลานี้แล้ววงจรควบคุมจะควบบวงจรมับและเปลี่ยนอินพุตของวงจรอินทิเกรตเตอร์ไปต่อกับแรงดันอ้างอิงที่มีค่าเป็นลบ



รูปที่ 5 แผนผังและช่วงเวลาการทำงานของการแปลงความชัน

ดังนั้นแรงดันลบในขณะนี้ถูกป้อนให้กับวงจรอินทิเกรตเตอร์ ความชันของสัญญาณแรมป์ทางเอาต์พุตกลับมามีทิศทางเป็นบวกวงจรมับจะเริ่มนับใหม่ จนกระทั่งเอาต์พุตของวงจรอินทิเกรตเตอร์ ตกลงมาเป็น 0 ซึ่งทำให้สัญญาณนาฬิกาที่ป้อนให้สัญญาณนับหยุดลง วงจรควบคุมจะตรวจสอบ โดยเปลี่ยนและแลตซ์การนับที่เอาต์พุตไว้แล้วเคลียร์วงจรมับอีกครั้งการแปลงสัญญาณความชันคู่นี้สัญญาณที่นับ ได้ครั้งสุดท้ายจะแทนแรงดันอินพุตอนาลอกที่เข้ามา

อัตราการอินทิเกรตขึ้นอยู่กับขนาดของแรงดันอินพุต เช่นเดียวกับค่า  $R1$  และ  $C1$  ดังนั้นแรงดันที่ต่ำจะลดเอาต์พุตของวงจรอินทิเกรตเตอร์ ให้น้อยกว่าแรงดันอินพุตที่มีค่าสูงๆ ในช่วงคาบเวลาอินพุตที่แน่นอนของคอนเวอร์ชันไซเคิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อแรงดันลบอ้างอิงที่มีค่าคงที่ถูกรบกวนเข้ามา ( ค่าของ R1 และ C1 ยังคงเหมือนเดิม ) เวลาที่ต้องการสำหรับเอาต์พุตของวงจรมติเกรตเตอร์เริ่มเข้าสู่ศูนย์ เป็นอัตราแปรผันโดยตรงต่อขนาดเดิมของแรงดันอินพุตทุกๆ การเปลี่ยนแปลง เพราะฉะนั้นในวงจรมติเกรตเตอร์ เวลาหรืออุณหภูมิมีผลต่อการทำงานของวงจรถูกตัดออกโดยอัตโนมัติ ดังนั้นการเปลี่ยนแปลงความชันคู่จึงมีเสถียรภาพเหมาะสำหรับการประยุกต์ใช้งานที่มีความแม่นยำสูง

การเปลี่ยนแบบความชันคู่ มีสิ่งที่คล้ายกับการแปลงแบบความชันเดี่ยวคือ สัญญาณอินพุตสามารถถูกเปลี่ยนให้อยู่ในรูป BCD หรืออยู่ในรูปอื่นๆ ได้โดยตรงเช่น รหัสไบนารีในดิจิตอลโวลต์มิเตอร์โดยมากจะใช้เทคนิคการแปลงแบบความชันคู่

ข้อเสียของการแปลงแบบความชันคู่ คือ คาบเวลาที่ขยายออกไปในการแปลงสัญญาณ ต้องการคาบเวลาที่ยาวกว่า 100 มิลิวินาทีต่อการเปลี่ยนแปลงสัญญาณอินพุตที่มีแรงดันสูงๆ ให้อยู่ในรูปสัญญาณดิจิตอล

## 2.5 การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก ( Digital to Analog Converter )

การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อกมักถูกเรียกว่า DAC หรือ D/A เป็นตัวแปลงรหัสเลขฐานสอง จากวงจรมติเกรตเตอร์ ให้กลายเป็นระดับแรงดันอนาล็อกที่เอาต์พุต ตัว D/A สามารถใช้อุปกรณ์ที่เป็นอนาล็อกได้

แนวความคิดที่สำคัญของ D/A คือความละเอียดของการแปลง หากมีความละเอียดมากเท่าใดคุณภาพก็ยิ่งสูงขึ้นตาม นอกจากจะคำนึงถึงความละเอียดแล้ว ก็ยังต้องคำนึงถึง เวลาเข้าสู่สถานะคงตัว ( Setting time) เวลาเข้าสู่สถานะคงตัวเป็นค่าของระดับแรงดันที่เอาต์พุตเข้าสู่สถานะคงที่ เมื่อสัญญาณไบนารีทางอินพุต เปลี่ยนแปลงไป โดยปกติจะคิดที่สัญญาณเอาต์พุตคงที่ ในช่วงของ บวก-ลบ  $\frac{1}{2}$  ของบิตนัยสำคัญต่ำสุดของที่คาดว่าจะจะเป็นหลังจากที่ค่าไบนารีทางอินพุต เปลี่ยนแปลงไป หมายความว่า เงื่อนไขการปฏิบัติงานจริงมีความสำคัญกับค่าคงที่เป็นอยู่ขณะนั้น ถ้า D/A ขนาด 8 บิต มีช่วงแรงดันเอาต์พุตอยู่ในช่วง 0-10 ค่าเวลาเข้าสู่สถานะคงตัวมีค่าน้อยกว่า 10 ไมโครวินาที

ปัจจัยที่สำคัญอีกอย่างคือความแม่นยำ ในเงื่อนไขปกติค่าความแม่นยำของ D/A คือ  $\pm 0.00122 / 2$  หรือ  $\pm 0.00061$  โวลต์ ยิ่งค่าความแม่นยำน้อยเท่าใด ค่าความละเอียดยิ่งเพิ่มขึ้นมากเท่านั้นและจะมีค่าใกล้เคียงกับเอาต์พุตที่คาดไว้

การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก มี 2 วิธี ดังนี้


### 2.5.1 การแปลงแบบจัดรหัสน้ำหนักของไบนารี ( Binary-weighted resistor )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นเทคนิคที่ง่ายที่สุดของการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก ดังแสดงไว้ในรูปที่ 6 รหัสไบนารีจะถูกป้อนไว้ที่ขาเกตของอานาลอกสวิตช์ เมื่อรหัสไบนารีมีค่า 00000 ถูกป้อนให้ที่ขาเกต อานาลอกสวิตช์ทั้งหมดจะเปิดวงจรดังนั้นจึงไม่มีแรงดันเอาต์พุตจ่ายให้กับออปแอมป์เอาต์พุตของออปแอมป์จึงเป็น 0 เมื่อรหัสไบนารีเป็น 0001 สวิตช์ S1 จะปิดลงจึงมีแรงดันขนาด 10 โวลต์ จ่ายให้กับ R1 เพราะเอาต์พุตของออปแอมป์จะมองว่าเป็นกราวด์เสมือน (Virtual ground) เป็นผลให้แรงดัน 10 โวลต์ ตกคร่อมที่ตัวต้านทาน 8 กิโลโอห์ม ทำให้เกิดกระแส 1.25 มิลลิแอมป์ ไหลผ่าน Rf ขนาด 800 โอห์ม แรงดันตกคร่อม Rf ควรจะเท่ากับผลคูณของค่า 80 โอห์ม กับ 1.25 มิลลิแอมป์ หรือ 1 โวลต์

เมื่อรหัสไบนารีเปลี่ยนเป็น 0010 S1 จะเปิด และ S2 จะปิด ทำให้กระแส 2.5 มิลลิแอมป์ ผ่าน R2 แรงดันตกคร่อม Rf เป็น  $800 \times 2.5$  โวลต์ หรือ 2 โวลต์ ถ้ารหัสไบนารีเป็น 1000 แรงดันเอาต์พุตจะมีค่าเป็น 8 โวลต์ ซึ่งจะเห็นว่าไบนารีอินพุต กับแรงดัน เอาต์พุต มีความสัมพันธ์กันอย่างชัดเจน สวิตช์แต่ละตัวสามารถปิดวงจรพร้อมกันได้ เมื่อทำการรวมกันเพื่อสร้างสัญญาณอนาลอกทางเอาต์พุต ที่มีค่าจาก 0-15 โวลต์

จะเห็นว่าการจัดรหัสน้ำหนักไบนารี วงจรนี้ตรงไปตรงมาและวงจรก็ไม่สลับซับซ้อน แต่ไม่สะดวกในการทำงานที่ต้องการความละเอียดมากๆ ทั้งนี้เพราะว่าค่าความต้านทานที่ใช้จะต้องใช้มากมายหลายค่าเกินไป




รูปที่ 6 แสดงวงจร D/A แบบจัดรหัสน้ำหนักของไบนารี ( Binary-weighted resistor )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.5.2 การแปลงแบบแลคเคอร์เน็ตเวิร์ค ( Ladder network )

เทคนิคแลคเคอร์เน็ตเวิร์ค สามารถสร้างแรงดันสะสมน้ำหนักของไบนารีโดยอาศัยความต้านทานเพียง 2 ค่า ที่จัดไว้ในลักษณะวงจรแบ่งแรงดัน หรือที่เรียกว่า ไบนารีเน็ตเวิร์ค (Binary network ) ดังแสดงในรูปที่ 7

การทำงานของวงจร D/A แบบแลคเคอร์เน็ตเวิร์คจะคล้ายกับแบบการจอร์ห์สน้ำหนักไบนารีเกทที่ต่อในลักษณะอนุกรมถูกใช้สำหรับขับอนาล็อกสวิตช์ เมื่อรหัสไบนารี 0000 ถูกส่งมายังเกตอนาล็อกสวิตช์ทั้งหมดจะเปิดออก ดังนั้นแรงดันเอาต์พุตที่ได้จากออปแอมป์จึงมีค่าเป็น 0 โวลต์ สวิตช์ S1 จะปิดลง เมื่อเกตได้รับรหัสไบนารีเป็น 1000 เป็นผลให้เกิดแรงดัน 5 โวลต์ที่ออปแอมป์ ถ้ารหัสไบนารีเป็น 0010 สวิตช์ S3 จะปิดทำให้เกิดแรงดัน 1.25 โวลต์ ที่เอาต์พุตและถ้ารหัสไบนารีเป็น 0001 สวิตช์ S4 จะปิดลง ออปแอมป์จะให้แรงดันเอาต์พุตสามารถเปลี่ยนค่าจาก 0 ถึง 1 โวลต์ โดยเพิ่มทีละ 0.625 โวลต์ วงจร D/A แบบแลคเคอร์เน็ตเวิร์คนี้มีข้อดีคือ ออกแบบได้ง่าย ทั้งนี้เพราะใช้ตัวต้านทานเพียง 2 ตัวเท่านั้น



รูปที่ 7 แสดงการแปลง D/A แบบแลคเคอร์เน็ตเวิร์ค ( Ladder network )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2.6 คุณสมบัติของออปแอมป์

ออปแอมป์ คือ อุปกรณ์ชนิดหนึ่งซึ่งถูกออกแบบมาให้สามารถทำงานได้หลายรูปแบบ และยังเน้นความสะดวกในการนำไปใช้งานได้อีกด้วย โดยสามารถประกอบเป็นวงจรได้โดยการต่อร่วมกับอุปกรณ์ภายนอกเพียงไม่กี่ตัวเท่านั้น

คุณสมบัติทั่วไปโอซีออปแอมป์ พื้นฐานจะประกอบไปด้วยวงจรภายในภาคต่างๆ ดังนี้คือ

1. ดิฟเฟอเรนเชียลออปแอมป์ หรือวงจรขยายผลต่าง ( Differential Amplifier ) ที่มีอินพุทอิมพีแดนซ์สูงมาก
2. วงจรขยายแรงดัน ซึ่งมีอัตราขยายสูงมาก
3. วงจรขยายภาคเอาต์พุทที่มี เอาต์พุทอิมพีแดนซ์ต่ำมาก

ดังรูป 8 แสดงบล็อกไดอะแกรมของวงจรภายในภาคต่างๆ ของออปแอมป์ดังกล่าว และจะสังเกตว่าแรงดันไฟตรงที่จ่ายให้กับออปแอมป์มักประกอบด้วยไฟบวกและลบ เพื่อให้เอาต์พุทสวิงได้ทั้งซีกบวกและลบ เทียบกับกราวด์




รูปที่ 8 แสดงบล็อกไดอะแกรมของวงจรภายในภาคต่างๆ ของออปแอมป์

จากคุณสมบัติของออปแอมป์ที่กล่าวมา ทำให้เราสามารถสรุปคุณสมบัติที่สำคัญบางประการของออปแอมป์ในอุดมคติดังนี้

1. เนื่องจากอินพุทอิมพีแดนซ์ของออปแอมป์มีค่าสูงเป็นอนันต์ กระแสเข้าที่อินพุทจะต่ำจนเกือบเท่า 0 หรือไม่มีกระแสอินพุท เข้าสู่ออปแอมป์เลย
  2. อัตราขยายขณะเปิดลูป A ( ขณะที่ยังไม่มีการป้อนกลับ ) จะมีค่าสูงมาก ซึ่งหมายความว่า แรงดันระหว่างขั้วอินพุท ควรมีค่าใกล้ 0
  3. เอาต์พุทอิมพีแดนซ์ มีค่าต่ำมากจนไม่ทำตัวเป็น โหลดต่อภาคเอาต์พุทของ วงจรขยาย
- รูปที่ 9 แสดงลักษณะทั่วไปของออปแอมป์ ซึ่งประกอบด้วยขั้วอินพุท 2 ขั้ว และขั้วของแหล่ง จ่ายไฟ 2 ขั้ว ขั้ว เอาต์พุท 1 ขั้ว และสำหรับปรับออฟเซ็ท หรือการชดเชยความถี่อีก 2 ขั้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### รูปที่ 9 แสดงลักษณะทั่วไปของออปแอมป์

#### 2.6.1 คุณสมบัติและพารามิเตอร์บางชนิดของออปแอมป์

##### 1. อินพุทอิมพีแดนซ์

ควรมีค่าเท่ากับอนันต์แต่ในความเป็นจริงอินพุทอิมพีแดนซ์จะมีค่าประมาณ 1 เมกะโอห์ม ( $1 \times 10^6$  โอห์ม) ค่าอินพุทอิมพีแดนซ์นี้ยังมีค่ามากเท่าใดออปแอมป์ตัวนั้นจะทำงานได้ดียิ่งขึ้นนอกจากนี้ เมื่อนำออปแอมป์ไปใช้งานในย่านความถี่สูง ควรระวังผลจากอินพุทคาปาซิแตนซ์ ของวงจรด้วย ซึ่งมีค่าประมาณ 2 พิโกฟารัด ( $2 \times 10^{-12}$  ฟารัด) เมื่อขั้วอินพุทขั้วหนึ่งต่อกับกราวด์

##### 2. เอาท์พุทอิมพีแดนซ์

ในทางอุดมคติควรมีค่าเอาท์พุทอิมพีแดนซ์เป็น 0 แต่ในความเป็นจริงค่านี้อาจมีได้ตั้งแต่ 25 ถึงหลายพันโอห์มขึ้นไป แต่อย่างไรก็ตามเรามักสมมุติให้เอาท์พุทอิมพีแดนซ์ ในวงจรมีค่าเป็น 0 เพื่อง่ายต่อการคำนวณและวิเคราะห์

จากคุณสมบัติของออปแอมป์ที่มีอินพุทอิมพีแดนซ์สูง และมีเอาท์พุทอิมพีแดนซ์ต่ำออปแอมป์จึงเปรียบเสมือนเป็นอุปกรณ์ ซึ่งมีคุณสมบัติเป็นอิมพีแดนซ์แมทชิ่ง (Impedance Matching) ที่ดีตัวหนึ่ง

##### 3. กระแสไบอัสด้านอินพุท

เนื่องจากอินพุทอิมพีแดนซ์ของออปแอมป์ไม่เป็นอนันต์ ดังนั้น จึงมีกระแสค่าน้อยๆ (มีหน่วยเป็น นาโน ( $10^{-9}$ ) ถึง ไมโคร ( $10^{-6}$ ) แอมแปร์) ไหลผ่านขั้วอินพุททั้งสอง ซึ่งค่าเฉลี่ยของกระแสดังกล่าวถูกเรียกว่าเป็น “กระแสไบอัสด้านอินพุท” กระแสจะก่อให้เกิดความไม่สมดุลในวงจรภายใน ซึ่งจะเป็นผลกระทบต่อภาคเอาท์พุทด้วย ดังนั้น กระแสนี้ควรถูกจำกัดให้มีค่าต่ำสุด (อาจทำได้โดยการใช้ออปแอมป์ที่มีอินพุทเป็น FET)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. แรงดันออฟเซ็ท ( Offset ) ที่เอาท์พุท

แรงดันออฟเซ็ทที่เอาท์พุทเกิดขึ้นจากกระแสไปกลับด้านอินพุทซึ่งในทางอุดมคติเมื่อแรงดันอินพุทระหว่างขั้วทั้งสองมีค่าเท่ากัน แรงดันที่เอาท์พุทควรมีค่าเป็น 0 แต่โดยทั่วไปมักไม่เป็น เช่นนั้นคือมีแรงดันค่าหนึ่งปรากฏที่เอาท์พุทขณะที่อินพุทเป็น 0 ซึ่งเราสามารถแก้ไขได้ โดยการป้อนแรงดันหรือกระแสออฟเซ็ท ที่อินพุท แล้วปรับ  $V_{out} = 0$  โวลต์

#### 5. กระแสออฟเซ็ทที่อินพุท

ในการปรับแรงดันออฟเซ็ทที่เอาท์พุทให้มีค่าเป็น 0 กระแสอินพุททั้งสองขั้วควรมีค่าเท่ากันแต่ ในทางปฏิบัติ จะพบว่าเราต้องจ่ายกระแสให้กับอินพุทขั้วหนึ่งมากกว่าอีกขั้วหนึ่งเสมอ เพื่อให้แรงดันเอาท์พุทมีค่าเป็นศูนย์ ซึ่งกระแสออฟเซ็ทนี้อาจมีค่าประมาณ 20 มิลลิแอมป์

6. แรงดันออฟเซ็ทที่อินพุทจะเท่ากับศูนย์ ก็ต่อเมื่อแรงดันระหว่างขั้วอินพุทมีค่าเป็นศูนย์ แต่ในทางปฏิบัติ ความไม่สมดุลภายในวงจรมักทำให้เราต้องป้อนแรงดันค่าหนึ่งแก่อินพุทใดๆเสมอ เพื่อให้แรงดันเอาท์พุทเป็นศูนย์

## 2.7 การสื่อสารข้อมูลแบบอนุกรม

ภายใน ไมโครคอนโทรลเลอร์มีระบบการสื่อสารแบบคือ Serial Peripheral Interface (SPI) ซึ่งเป็นระบบการสื่อสารที่ใช้การสื่อสารแบบซิงโครนัส และอีกระบบหนึ่งคือระบบ Asynchronous Receiver and Transmitter (UART) ซึ่งเป็นระบบการสื่อสารที่ใช้การสื่อสารแบบอะซิงโครนัส

Serial Peripheral Interface (SPI) เป็นการอินเตอร์เฟสสัญญาณแบบอนุกรมมีคุณลักษณะดังนี้คือ

- เป็นการสื่อสารแบบฟูลดูเพล็กซ์ ที่ใช้สายสัญญาณ 3 เส้น ในการส่งถ่ายข้อมูล
- สามารถทำงานเป็น ได้ทั้งตัวส่งข้อมูลและตัวรับข้อมูล
- สามารถเลือกได้ว่าจะให้ส่งบิต MSB หรือ LSB ออกก่อน
- มี Flag แสดงสถานะการส่งข้อมูลสิ้นสุด

Asynchronous Receiver and Transmitter (UART) เป็นการอินเตอร์เฟสสัญญาณแบบ

อะซิงโครนัสมีคุณลักษณะดังนี้คือ

- สามารถเปลี่ยนแปลง Baud rate ของการสื่อสารได้หลาย Baud rate
- สามารถสื่อสารได้ในอัตรา Baud rate ที่สูงที่สุดในขณะความถี่คริสตอลค่า
- สื่อสารข้อมูลได้ทั้ง 8 บิตและ 9 บิต
- มีส่วนของการกำจัดสัญญาณรบกวน (Noise filtering)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ตรวจสอบความผิดพลาดของกรอบข้อมูลผิดพลาด
- ตรวจสอบความผิดพลาดของบิตเริ่มต้น
- จัดให้มีการแยกระบบอินเตอร์รัพท์ของการสื่อสารออกเป็น 3 ส่วนคือ อินเตอร์รัพท์ที่เกิดจากการส่งข้อมูล อินเตอร์รัพท์ที่เกิดจากการรับข้อมูลและอินเตอร์รัพท์ที่เกิดจากการที่ไม่มีข้อมูลในรีจิสเตอร์
- มีบัฟเฟอร์ในการเก็บข้อมูลที่จะส่งออกและข้อมูลที่จะรับเข้า

### 2.7.1 Com Port

การที่อุปกรณ์ 2 ตัวจะสื่อสารกันได้นั้น ต้องมีการเชื่อมต่อแบบวิธีใดวิธีหนึ่ง เพื่อให้สัญญาณไฟฟ้าที่ถูกส่งโดยฝ่ายหนึ่งสามารถถูกรับโดยอีกฝ่ายหนึ่งสามารถรับสัญญาณไฟฟ้าที่ส่งมาจากอีกฝ่ายหนึ่งได้

ข้อสังเกตสำหรับการเชื่อมต่อสายสัญญาณเข้ากับอุปกรณ์อนุกรมมีอยู่มากมายหลายชนิด แต่นิยมใช้หัวต่อ D-Type ชนิด 9 ขา และ 25 ขา ( บางครั้งเรียกว่า DB-9 และ DB-25 ) กันมากที่สุดคนนอกจากนี้ยังมีหัวต่อชนิดอื่นที่ใช้กัน เช่น หัวต่อแบบ DIN ที่ใช้ในแอปเปิลคอมพิวเตอร์ (APPLE COMPUTER)

หัวต่อ D-type ( ที่ถูกตั้งชื่อแบบนี้เพราะว่า เมื่อมองจากด้านหน้าของหัวต่อจะมีรูปร่างคล้ายตัว D ) ประกอบด้วยขา หรือรูจำนวนหนึ่ง แบบมีขาเป็นหัวต่อตัวผู้ แบบที่มีรูเป็นหัวต่อตัวเมียและขาหรือรูจะมีหมายเลขซึ่งโดยทั่วไปจะถูกพิมพ์ไว้ข้างๆ

#### มาตรฐาน RS-232

เพื่อที่จะทำให้อุปกรณ์จากผู้ผลิตต่างกันทำงานร่วมกันได้มาตรฐานหลายชนิดจึงได้รับการออกแบบขึ้น มาตรฐานที่ใช้กันอย่างกว้างขวางที่สุดคือ RS-232 ถูกประกาศในปี 1969 โดย Electronic Industries Association มาตรฐาน RS-232 ที่ร่างขึ้นในตอนเริ่มแรกสำหรับกำหนดการเชื่อมต่อระหว่างเทอร์มินอล(Terminal) และโมเด็มระบุคุณลักษณะทางไฟฟ้าของวงจรระหว่างอุปกรณ์ 2 ตัว และกำหนดชื่อ และหมายเลขแก่สายที่จำเป็นสำหรับการเชื่อมต่อวงจร ซึ่งวงจรตามมาตรฐาน RS-232 (AA.AB เป็นต้น) จำได้ยากในทางปฏิบัติ จึงใช้ชื่อย่อแทน

ตัวอย่างเช่น สายเส้นที่ 2 ที่ชื่อ BA แต่ใช้กันทั่วไปว่า TXD ( Transmitted Data ) ตามมาตรฐาน RS-232 สายเส้นที่ 2 นำข้อมูลจากเทอร์มินอลไปสู่โมเด็ม เพื่อให้การทำงานถูกต้องเทอร์มินอลต้องส่งเอาที่พุดออกที่สายเส้นที่ 2 และโมเด็มต้องรับข้อมูลทางสายเส้นที่ 2 เพราะฉะนั้นสายเส้นที่ 2 เป็นสายส่งข้อมูลสำหรับอุปกรณ์บางอย่าง และเป็นสายรับข้อมูลสำหรับอุปกรณ์อย่างอื่นการเชื่อมต่อโดยตรงจากสายเส้นที่ 2 บนอุปกรณ์หนึ่งเข้ากับสายเส้นที่ 2 บนอุปกรณ์อีกตัวหนึ่งสามารถทำได้เมื่ออุปกรณ์ส่งข้อมูลบนสายเส้นที่ 2 และอีกตัวหนึ่งบนสายเส้นที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อป้องกันไม่ให้อุปกรณ์ส่งข้อมูลบนสายเส้นเดียวกัน อุปกรณ์จึงถูกแบ่งออกเป็น 2 ชนิด อุปกรณ์อย่างเช่นเทอร์มินอล ซึ่งใช้สายเส้นที่ 2 สำหรับเอาท์พุท เรียกว่า DTE (Data Terminal Equipment) อุปกรณ์อย่างเช่น โมเด็มซึ่งใช้สายเส้นที่ 2 สำหรับอินพุท เรียกว่า DCE (Data Communication Equipment)

#### พอร์ตอนุกรม ( Serial Port )

มาตรฐานการเชื่อมต่อแบบ RS-232 จะใช้คอนเน็กแบบ DB-25 ตัวผู้หรือ DB-9 ตัวผู้ ซึ่งคอนเน็กเตอร์แบบ DB-25 จะมีขาต่อใช้งานเพียง 9 เส้นเช่นเดียวกับคอนเน็กเตอร์แบบ DB-9 เนื่องจากขาอื่นๆ ที่เคยใช้ในอดีต ปัจจุบันมีการใช้งานไม่มากนักจึงถูกยกเลิกไปรูปร่างและตำแหน่งขาแสดงดังรูปที่ 3




รูปที่ 10 คอนเน็กเตอร์พอร์ตอนุกรมตามมาตรฐาน RS-232 แบบ DB-9

Pin	Signal	Type of Signal
1	Data Carrier Detect : DCD	Input
2	Received Data : RxD	Input
3	Transmitted Data : TxD	Output
4	Data Terminal Ready : DTR	Output
5	Signal Ground : GND	-
6	Data Set Ready : DSR	Input
7	Request to Send : RTS	Output
8	Clear to Send : CTS	Input
9	Ring Indicator : RI	Input

ตารางที่ 1 การจัดขาของคอนเน็กเตอร์พอร์ตอนุกรมตามมาตรฐาน RS-232 แบบ DB-9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.8 การติดต่อผ่านพอร์ตขนานบน Slot ISA



8bit slot



16bit slot

รูปที่ 11 แสดงตำแหน่งของขาใน Slot ISA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการส่งข้อมูลออก (output data) และนำข้อมูลเข้า (input data) สำหรับ IBM PC ที่จำเป็นต้องมีวงจรีเลคทรอนิกส์เชื่อมต่อเข้ากับ IBM PC ดังนั้นก่อนอื่นจึงต้องทำความรู้จัก Slot บน IBM PC ซึ่งมีระบบ I/O Slot ดังรูป 11

ภายใน IBM PC ได้มีการออกแบบให้สามารถที่จะเพิ่มเติมวงจรรีเลย์เฟสเข้าไปในภายหลังได้โดยผ่านทาง Slot ที่อยู่บนเมนบอร์ด (Main Board) สำหรับ Slot บนเมนบอร์ดนี้จะมีจำนวน 5 Slot (สำหรับ IBM PC)/XT จะมี 8 Slot ซึ่งแต่ละ Slot จะมีจำนวนขาทั้งสิ้น 62 ขา แบ่งออกเป็น 2 ข้างๆ ละ 31 ขา ส่วนการเรียกตำแหน่งขาของ Slot เหล่านี้จะขึ้นอยู่กับว่าขานั้นอยู่ข้างใด (ซ้ายหรือขวา) ของ Slot โดยขาที่อยู่ทางด้านซ้ายของ Slot จะเรียกโดยใช้อักษร "B" นำหน้าเลขตำแหน่งของขา เช่น B16 ก็คือขาทางด้านซ้ายของ Slot ขาที่ 16 (นับจากทางด้านซ้าย) ส่วนขาที่อยู่ทางด้านขวาของ Slot จะเรียกโดยใช้อักษร "A" นำหน้าเลขตำแหน่งของขา เช่น ขา A24 ก็คือขาทางด้านขวาของ Slot ขาที่ 24 (นับจากทางด้านซ้ายของเครื่อง) แต่ละขาของ Slot เหล่านี้จะเชื่อมต่อกับเส้นสัญญาณต่างๆบนเมนบอร์ด ทำให้การสร้างวงจรรีเลย์เฟสกับ IBM/PC สามารถทำได้โดยสะดวก ซึ่งเส้นสัญญาณที่เชื่อมต่อกับขาของ Slot เหล่านี้ จะประกอบไปด้วย เส้นสัญญาณของบัสแอดเดรส (Address Bus), บัสข้อมูล (Data Bus), บัสควบคุมสำหรับการเขียน/อ่านข้อมูลจากหน่วยความจำ หรือพอร์ท I/O, เส้นสัญญาณสำหรับการขออินเทอร์รัพท์ของวงจรรีเลย์เฟส, เส้นสัญญาณสำหรับการของ DMA, สัญญาณฐานเวลา (Timing Signal) ต่างๆที่ใช้ในระบบ, เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำ และสัญญาณสำหรับการตรวจสอบความผิดพลาด (I/O CHCK) นอกจากเส้นสัญญาณเหล่านี้แล้ว Slot บนเมนบอร์ด ยังเชื่อมต่อกับแหล่งจ่ายไฟต่างๆที่ใช้ในระบบอีกด้วย คือ +5Vdc, -5Vdc, +12Vdc และ -12Vdc

รายละเอียดเกี่ยวกับสัญญาณต่างๆ

RESET DRV (ขา B2)

ขาสัญญาณนี้เป็นเอาท์พุท ซึ่งจะแอกทีฟ (ลอจิก "1") ในช่วงที่เราเริ่มจ่ายไฟให้กับระบบ และยังคงแอกทีฟไปจนกว่าระบบต่างๆภายใน IBM/PC จะพร้อมที่จะทำงานได้ จากนั้นสัญญาณนี้ก็เปลี่ยนกลับเป็นลอจิก "0" นอกจากนี้ในระหว่างการทำงานของ IBM/PC ถ้าระดับแรงดันของแหล่งจ่ายไฟตกลง สัญญาณนี้ก็จะถูกทำให้แอกทีฟเช่นกัน โดยทั่วไปแล้วสัญญาณนี้จะถูกนำไปใช้ในกรณีรีเซ็ตวงจรรีเลย์เฟสหรืออุปกรณ์เหล่านั้นถูกปรับให้อยู่ในสถานะที่แน่นอน ก่อนที่จะเริ่มต้นทำงานในระบบ (สถานะนี้เป็นสถานะที่เราทราบ และต้องการให้วงจรทำงานในขณะที่ระบบถูกรีเซ็ต)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A0–A19 (Address Bus ; ขา A31 –A12)

ขาสัญญาณทั้ง 20 ขานี้เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำหรืออุปกรณ์ I/O ที่ 8088 ต้องการติดต่อด้วย โดยที่สัญญาณ A0 จะมีนัยสำคัญต่ำสุด (Least Significant Bit) และ A19 จะมีนัยสำคัญสูงสุด (Most Significant Bit) สำหรับค่าแอดเดรสบนบัสแอดเดรส A0–A19 จะถูกกำหนดโดย 8088 ในระหว่างขบวนการอ่าน/เขียนข้อมูลลงหน่วยความจำ หรืออุปกรณ์ I/O แต่ในช่วงของขบวนการ DMA นั้น DMA–Controller จะเป็นผู้กำหนดค่าแอดเดรสบนบัสแอดเดรสเอง ( ในระหว่างนี้ 8088 จะถูกตัดออกจากระบบ )

จะเห็นได้ว่าจำนวนเส้นแอดเดรสจะมีอยู่ 20 เส้น ซึ่งสามารถที่จะอ้างแอดเดรสของหน่วยความจำได้ถึง 1 Mbyte แต่อย่างไรก็ตามจะมีแอดเดรสที่ถูกใช้งาน โดย IBM/PC อยู่ก่อนแล้ว คือแอดเดรสของหน่วยความจำ RAM บนเมนบอร์ดที่ถูกใช้โดยระบบจำนวน 64 Kbyte (สำหรับ IBM PC / XT จะมีจำนวน 256 Kbyte) และแอดเดรสสำหรับหน่วยความจำ ROM อีก 48 Kbyte ซึ่งถูกจัดในช่วงของแอดเดรสบนสุดใน 1 Mbyte คือ 0FC00H จนถึง 0FFFFFFH ( สำหรับ IBM PC/XT จะเป็น 64 Kbyte )

สำหรับการอ้างแอดเดรสของพอร์ต I/O นั้น จะใช้เส้นแอดเดรสเพียง 16 เส้น คือ A0 – A15 ซึ่งจะทำให้อ้างแอดเดรสของพอร์ตได้ 64K พอร์ต โดยผ่านทางชุดคำสั่ง IN และ OUT ส่วนเส้นแอดเดรสที่เหลือคือ A16 – A19 นั้นจะไม่ถูกใช้งานอย่างไรก็ตามใน IBM/PC จะใช้เส้นแอดเดรสในการอ้างแอดเดรส ของพอร์ตเพียง 10 เส้น คือ A0–A9 และค่าแอดเดรสที่ใช้งานจะต้องอยู่ในช่วง 0200H จนถึง 03FFH เท่านั้น

D0 – D7 ( Data Bus ; A9–A2 )

ขาสัญญาณนี้จะเป็นแบบ Bi-Directional ซึ่งต่ออยู่กับบัสข้อมูลของระบบ เพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่างพอร์ต I/O กับ IBM/PC โดยบิต D0 จะมีนัยสำคัญต่ำสุดและบิต D7 จะมีนัยสำคัญสูงสุด

สำหรับในบัสไซ้เกิดของการเขียนข้อมูลที่สร้างขึ้น โดย 8088 นั้น ข้อมูลจะถูกส่งออกมาบนบัสข้อมูล ก่อนที่สัญญาณ  $\overline{TOW}$  (ในกรณีที่ต้องการส่งข้อมูลให้กับพอร์ต) หรือ  $\overline{MEMW}$  (ในกรณีที่ต้องการส่งข้อมูลให้กับหน่วยความจำ) จะเปลี่ยนจากลอจิก “0” เป็นลอจิก “1” (ขอบขาขึ้น) ซึ่งโดยทั่วไปขอบขาขึ้นของสัญญาณ  $\overline{TOW}$  หรือ  $\overline{MEMW}$  นี้ จะถูกใช้เพื่อสั่งให้พอร์ต I/O หรือหน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้นรับข้อมูลไปเก็บไว้

สำหรับบัสไซ้เกิดของการอ่านข้อมูลที่สร้างขึ้น โดย 8088 นั้น พอร์ต I/O หรือหน่วยความจำที่ถูกอ้างถึงจะต้องส่งข้อมูลออกมาบนบัสข้อมูลก่อนที่สัญญาณ  $\overline{TOR}$  (ในกรณีที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องการอ่านข้อมูลจากพอร์ต) หรือ MEMR ( ในกรณีที่ต้องการอ่านข้อมูลจากหน่วยความจำ ) จะเปลี่ยนจากลอจิก “0” เป็นลอจิก “1” (ขอขาขึ้น)

IOR ( I/O Read ; ขา 14 )

ขาสัญญาณนี้เป็นเอาต์พุตแอกทีฟที่ลอจิก “0” ที่สร้างขึ้นโดย 8288 Bus Controller เพื่อใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นนี้ เป็นบัสไซเคิลของการอ่านของพอร์ต I/O เพื่อให้พอร์ต I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัสข้อมูลก่อนขอขาขึ้นของสัญญาณ TOR ประมาณ 30ns เพื่อให้มั่นใจได้ว่า 8088 สามารถรับข้อมูลได้ถูกต้อง สำหรับในขบวนการ DMA 8237A – 5 DMA Controller จะทำการสร้างสัญญาณ TOR เอง โดยค่าแอดเดรสที่อยู่บนบัสแอดเดรสจะมีค่าแอดเดรสของหน่วยความจำ (แทนที่จะเป็นแอดเดรสของพอร์ต I/O) ที่พอร์ต I/O ที่ของ DMA ต้องการจะนำข้อมูลไปเก็บ การที่พอร์ต I/O จะส่งข้อมูลมาบนบัสข้อมูลนั้นจะอาศัยสัญญาณ DACK จาก DMA Controller เป็นตัวกำหนด เช่น กรณีที่สัญญาณ DACK1 แอกทีฟก็จะแสดงว่า พอร์ต I/O ที่จะต้องส่งข้อมูลออกมาบนบัสข้อมูลก็คือพอร์ต I/O ที่ของ DMA ผ่านทางแชนแนลที่ 1 (DRQ) เป็นต้น

IOW ( I/O Write ; ขา B13 )

ขาสัญญาณนี้เป็นเอาต์พุตแอกทีฟที่ลอจิก “0” ซึ่งถูกสร้างขึ้นโดย 8288 Bus Controller เพื่อใช้แสดงว่าบัสไซเคิลของการเขียนข้อมูลลงบนพอร์ต I/O เพื่อให้พอร์ต I/O ที่มีแอดเดรสตรงกับแอดเดรสนั้นรับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ อย่งไรก็ตามเนื่องจากในช่วงเวลาที่สัญญาณ IOW นี้แอกทีฟ (ลอจิก “0”) นั้นข้อมูลบนบัสอาจจะยังไม่สมบูรณ์ ดังนั้นในการออกแบบ จึงควรใช้ขอขาขึ้นของสัญญาณ IOW แทนขอขาลงในการทำให้พอร์ต I/O ที่เกี่ยวข้องรับข้อมูลไปเก็บไว้เพื่อให้ข้อมูลบนบัสข้อมูลสมบูรณ์เสียก่อนสำหรับในขบวนการ DMA นั้น DMA-Controller จะทำการสร้างสัญญาณ IOW เอง โดยที่ค่าแอดเดรสจะเป็นค่าแอดเดรสของหน่วยความจำที่พอร์ต I/O ที่ของ DMA ต้องการจะอ่านข้อมูล

AEN ( Address Enable ; ขา A11 )

สัญญาณนี้เป็นเอาต์พุตที่ใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นในช่วงเวลาที่สัญญาณ AEN แอกทีฟ (ลอจิก “1”) นั้นเป็นบัสไซเคิลของกระบวนการ DMA สำหรับบนเมนบอร์ดของ IBM/PC นั้น จะใช้สัญญาณนี้ในการดิสเอเบิล ( Disable ) 8288 Bus Controller และจะใช้ดิสเอเบิลพอร์ต I/O ต่างๆ ที่เกี่ยวข้องกับขบวนการ DMA ที่เกิดขึ้นนี้ที่จำเป็นต้องทำเช่นนี้ก็เพราะในขบวนการ DMA นั้น 8237A-5 จะส่งแอดเดรสของหน่วยความจำออกมาบนบัสแอดเดรส และจะทำให้สัญญาณ TOR หรือ IOW แอกทีฟด้วย ดังนั้นถ้าไม่ทำการดิสเอเบิลพอร์ต I/O ที่ไม่เกี่ยวข้องไว้ก็อาจจะทำให้พอร์ต I/O ที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรส ( ซึ่งเป็นบัสแอดเดรสเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของหน่วยความจำ) นั้น ทำการอ่านหรือส่งข้อมูล ออกมาบนบัสข้อมูลทำให้เกิดความผิดพลาดขึ้นได้

บัสของแหล่งจ่ายไฟของระบบ

+5Vdc (ขา B3 และ B29)

ขาทั้งสองนี้จะต่อกับแหล่งจ่ายไฟ DC +5V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated)  $\pm 5\%$  คืออยู่ในช่วง +4.75 ถึง +5.25 Vdc

+12Vdc (ขา B9)

ขาทั้งสองนี้จะต่อกับแหล่งจ่ายไฟ DC +12V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated)  $\pm 5\%$  คืออยู่ในช่วง +11.4 ถึง +12.6 Vdc

-5Vdc (ขา B5)

ขาทั้งสองนี้จะต่อกับแหล่งจ่ายไฟ DC -5V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated)  $\pm 10\%$  คืออยู่ในช่วง -5.5 ถึง -4.5 Vdc

-12Vdc (ขา B7)

ขาทั้งสองนี้จะต่อกับแหล่งจ่ายไฟ DC -12V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated)  $\pm 10\%$  คืออยู่ในช่วง -13.2 ถึง -10.8 Vdc

GND (ขา B1, B10 และ B31)

ขาทั้งสามนี้จะต่อกับกราวด์ (Ground) ของระบบ

การส่งข้อมูลออกและนำข้อมูลเข้าจำเป็นต้องมีเส้นทาง ในที่นี้เราจะเรียกว่าพอร์ต (Port) ซึ่งมีการจัดสรรที่ไม่ซ้ำซ้อนกัน มีแอดเดรส (Address) ที่แน่นอน ตัวอย่างการจัดสรรที่ใช้ติดต่อกับอุปกรณ์ภายนอกบน IBM PC และสร้างการ์ด (Card) เพื่อใช้เชื่อมต่อกับ I/O Slot

## 2.9 การอ้างแอดเดรสสำหรับพอร์ต I/O ใน IBM/PC

การควบคุมและการตรวจสอบสภาพการทำงาน รวมทั้งการอ่านข้อมูลจากอุปกรณ์ที่เป็นการ์ดต่าง ๆ ที่ใช้ระบบ IBM/PC จะกระทำผ่านทางพอร์ต I/O ของระบบ โดยการติดต่อกับพอร์ตต้องอ้างถึงแอดเดรสของพอร์ต I/O เหล่านั้น โดยตรงซึ่งจะแยกออกจากแอดเดรสจากหน่วยความจำโดยเด็ดขาด (RAM)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2 แสดงพื้นที่ตำแหน่งของอุปกรณ์ I/O ต่างๆ

พื้นที่แอดเดรสของอุปกรณ์ I/O	
เลขฐานสิบหก	อุปกรณ์ I/O
000-01F	DMA Controller #1 (8237A-5)
020-03F	Interrupt Controller #1(8259A)
040-05F	Timer (8254)
060-06F	Keyboard (8042)
070-07F	NMI – Non Maskeble Interupt & CMOS RAM
080-09F	DMA page register (74 LS612)
0A0-0BF	Interrupt Controller #2(8259A)
0C0-0DF	DMA Controller #2 (8237A)
0F0-0FF	80287 Math Coprocessor
1F0-1F8	Hard Disk
200-20F	Gzme Port Joystick controller
258-25F	Intel Above Board
278-27F	Parallel Printer Port2
2E8-2EF	COM4 : Serial Port
2F8-2FF	COM2 : Serial Port
300-317	Prototype Card
378-37F	Parallel Printer Port 1
380-387	SDLC or Bisynchronous Comm Port2
3A0-3AF	Bisynchronous Comm Port1
3B0-3BF	MDA – Monochrome Adapter and printer
3BC-3BE	Parallel Printer on Monochrome Adapter
3C0-3CF	EGA - Reserved
3D0-3D7	CGA – Color Graphics Adapt
3E8-3EF	COM3 : Serial Port
3F0-3F7	Floppy Diskette controller
3F8-3FF	COM1 : Serial Port

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งมีอยู่ 2 กลุ่ม คือ


กลุ่มที่ 1. กลุ่มของพอร์ท I/O ที่อยู่บนเมนบอร์ดของ IBM/PC เช่นที่แอดเดรส 0000-000FH จะถูกใช้เป็นแอดเดรสของ DMA Controller และ แอดเดรสตั้งแต่ 0000H จนถึง 01FFH ถูกใช้งานใน ชิพพอร์ทและอุปกรณ์ต่างที่ทำหน้าที่เป็น I/O บนเมนบอร์ด

กลุ่มที่ 2. กลุ่มของพอร์ท I/O ที่ถูกใช้งานที่ถูกเสียบบนสล๊อต ISA ต่าง ๆ ของ IBM/PC ซึ่งแอดเดรสต่างๆนี้เริ่มจาก 0200 - 03FFH

ดังนั้นเราจึงสนใจแอดเดรสของพอร์ท I/O ในกลุ่มที่สองเนื่องจากเราต้องการต่อการ์ดเพิ่มเพื่อขยายพอร์ท ใช้งานซึ่งต้องใช้แอดเดรสที่ไม่ตรงกับการ์ดอื่นๆ ที่ใช้งานอยู่จากนั้นเราจึงออกแบบวงจรอินเทอร์เฟส โดยเลือกใช้แอดเดรสที่ยังไม่ถูกใช้งานโดยดูจาก I/O map ในกรณีนี้เราจะเลือกแอดเดรสที่ตำแหน่ง 300 - 31F ซึ่งเป็นแอดเดรสที่ว่างอยู่ซึ่งการออกแบบวงจรอินเทอร์เฟสมีหลายวิธีด้วยกัน เช่น แบบ Fixed , แบบใช้สวิตช์เลือก และการดีโค้ดโดยใช้ PROM แต่เราจะเลือกใช้วิธีแบบใช้สวิตช์เลือกเพื่อจะได้สามารถเพิ่มการ์ดเพิ่มเติมได้ภายหลังโดยใช้สวิตช์เลือกแอดเดรสใหม่ได้เพื่อป้องกันการใช้แอดเดรสซ้ำกันได้

การออกแบบวงจรอินเทอร์เฟสในการเลือกแอดเดรส โดยวิธีการใช้สวิตช์เลือก (DECODE PORT)

โดยเราจะใช้ DIP SWITCH เป็นตัวเลือกแอดเดรสที่เราต้องการจะติดต่อเข้ากับ 74LS68 ซึ่งเป็นตัว compare โดยการเซต DIP SWITCH ที่ต่ออยู่กับขา Q0-Q7 ให้ตรงกับแอดเดรสที่เราต้องการโดยที่ขา P0-P7 จะต่ออยู่กับขาแอดเดรสของการ์ด ซึ่งหลักการเลือกขาของแอดเดรสจากการ์ดว่าจะใช้ขาใดนั้นเราต้องทราบว่าเราจะใช้แอดเดรสที่ตำแหน่งไหนที่ว่างอยู่ในกรณีนี้เราจะใช้ที่ตำแหน่งที่ 300-31F ซึ่งเป็นช่องที่ว่าง โดยเราจะใช้ขาแอดเดรสจากการ์ดขา A4-A11 เมื่อลอจิกทั้ง DIP SWITCH กับขาแอดเดรสจาก Slot ISA ตรงกันก็จะเกิดลอจิก 0 ออกจากขา P ของ 74LS68 แต่ถ้าค่าไม่ตรงกันจะมีลอจิกเป็น 1 ซึ่งสัญญาณนี้จะนำไปเป็นสัญญาณ enable ตัว DECODE (74LS139) ดังรูปที่ 12



รูปที่ 12 วงจรการดีโค้ดแบบสวิตช์เลือก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 3

### การดำเนินการวิจัย

การทำงานในโครงการพิเศษนี้จะแบ่งได้เป็น 2 ส่วนใหญ่ๆ โดยส่วนแรกจะเป็นส่วนของฮาร์ดแวร์ (Hardware) ซึ่งประกอบไปด้วยการ์ดอินเตอร์เฟส 8255 วงจร ADC7109 ขนาด 12 บิต และ DAC0832 ขนาด 8 บิต ทางพอร์ตขนาน (Parallel port) ไมโครคอนโทรลเลอร์ และวงจรรีเลย์ ทางพอร์ตอนุกรม (Serial port) ส่วนที่สองจะเป็นในส่วนของซอฟต์แวร์ (Software) ซึ่งจะเป็นการเขียนโปรแกรมเพื่อควบคุมการวัดปริมาณทางฟิสิกส์โดยอาศัยโปรแกรมภาษา C และส่วนที่จะเป็นการติดต่อสื่อสารข้อมูลผ่านระบบเครือข่ายอินเทอร์เน็ตโดยใช้ระบบปฏิบัติการลินุกซ์

#### 3.1 การออกแบบวงจรในส่วนของฮาร์ดแวร์ (Hardware)

การออกแบบการ์ด 8255

การสร้างการ์ด 8255 เพื่อต้องการขยายพอร์ตเพื่อนำไปใช้ต่อกับอุปกรณ์ภายนอกได้ ซึ่งนิยมนำไปต่อกับ A/D และ D/A


การออกแบบการ์ด 8255 นั้น เมื่อมีการสั่งงานเพื่อที่จะเขียนค่าลงไปยังพอร์ตที่ต้องการติดต่อจะเกิดสัญญาณของ address A0-A11 เกิดขึ้นส่งไปยังชิพ 74HC688 ซึ่งเป็นตัวเปรียบเทียบ (Comparator) โดยใช้ address ในช่วง A4-A11 ในการเปรียบเทียบค่า เมื่อวงจรเปรียบเทียบตรวจพบว่ามีตำแหน่ง address ที่ส่งมามีค่าถูกต้องตามที่กำหนดไว้ตามค่าของ Dip Switch ก็จะส่งสัญญาณ Enable ไปยังชิพ 74LS139 เราจะใช้ 74LS139 เป็นตัวเลือก 8255ว่าจะใช้ตัวไหนโดยสัญญาณ ENABLE ที่ออกเอาท์พุทมาจาก 74LS139 ต่อเข้ากับขา CS ของ 8255 และขาของ RD และ WR จะต่อเข้ากับขา IOR และ IOW ตามลำดับเพื่อบอกว่าจะใช้การ์ด 8255 เป็นตัวรับหรือส่งข้อมูล โดยเราจะเลือกแอดเดรสที่ใช้ในการติดต่อดังนี้

- 200H ใช้เป็นพอร์ตคอนโทรลในการเลือก โหมดอินพุทและเอาท์พุท
- 301H ใช้ในการติดต่อกับพอร์ต A ของ 8255 ตัวแรก
- 302H ใช้ในการติดต่อกับพอร์ต B ของ 8255 ตัวแรก
- 303H ใช้ในการติดต่อกับพอร์ต C ของ 8255 ตัวแรก
- 304H ใช้เป็นพอร์ตคอนโทรลในการเลือก โหมดอินพุทและเอาท์พุท
- 305H ใช้ในการติดต่อกับพอร์ต A ของ 8255 ตัวที่สอง
- 306H ใช้ในการติดต่อกับพอร์ต B ของ 8255 ตัวที่สอง
- 307H ใช้ในการติดต่อกับพอร์ต C ของ 8255 ตัวที่สอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### 3.1.2 วงจร DAC0832



รูปที่ 15 แสดงส่วนประกอบของวงจร DAC0832



รูปที่ 16 ส่วนประกอบของ D/A


องค์ประกอบหลักของการแปลงดิจิทัลเป็นอนาล็อก (Digital to Analog conversion system)

โดยทั่วไปไมโครคอมพิวเตอร์จะถูกโปรแกรมให้ส่งข้อมูลดิจิทัล (ที่จะถูกแปลงเป็นอนาล็อก) ออกมาในรูปของรหัสตัวเลขฐานสอง จากนั้น LATCH ซึ่งเป็นวงจรดิจิทัลที่สร้างจากฟลิป-ฟล็อป จะทำหน้าที่เก็บข้อมูลนี้ไว้พร้อมกับส่งต่อให้กับวงจรแปลงดิจิทัลเป็นอนาล็อก (DAC) เพื่อทำการแปลงข้อมูลนี้ DAC จะใช้ระดับโวลเตจหรือกระแสที่คงที่ค่าหนึ่งเป็นระดับอ้างอิงในการแปลงข้อมูลดิจิทัลเป็นอนาล็อก โดยให้เอาท์พุทในรูปของกระแส วงจรแปลงกระแสเป็นโวลเตจ (Current to Voltage converter) ซึ่งปกติสร้างจาก Op-amp จะทำหน้าที่แปลงกระแสให้อยู่ในรูปของโวลเตจ สุดท้ายสัญญาณอนาล็อกที่ได้จะถูกส่งไปยัง Low pass filter เพื่อกำจัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

องค์ประกอบสัญญาณความถี่สูงออกไป ทำให้สัญญาณโวลเตจที่เอาต์พุตซึ่งมีลักษณะเป็นขั้นๆ (Quantized analog output) เรียบมากขึ้น


ข้อมูลดิจิทัลซึ่งอยู่ในรูปของรหัสเลขฐานสอง จะสามารถแสดงระดับของสัญญาณอานาลอกได้ที่ระดับนั้นขึ้นอยู่กับจำนวนบิตของข้อมูลดิจิทัลนั้นๆ โดยจำนวนระดับของสัญญาณอานาลอกที่เป็นไปได้ทั้งหมดคือ  $2^n$  เมื่อ  $n$  คือจำนวนบิตของข้อมูลดิจิทัลและข้อมูลดิจิทัลค่าหนึ่งจะสัมพันธ์กับสัญญาณอานาลอกระดับใดนั้นขึ้นอยู่กับช่วงกว้างระหว่างระดับต่ำสุด ( $V_{REF(+)}$ ) ถึงระดับสูงสุด ( $V_{REF(-)}$ ) ของสัญญาณอานาลอกที่ใช้งานหรือใช้อ้างอิง เรียกช่วงกว้างนี้ว่า ค่าเต็มสเกล (Full scale range , SFR) ความละเอียด (Resolution) ของ DAC คำนวณได้โดย




รูปที่ 17 ระบบการแปลงดิจิทัลเป็นอานาลอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3 วงจร ADC ICL7109



รูปที่ 18 แสดงส่วนประกอบของวงจร ADC ICL7109



รูปที่ 19 ส่วนประกอบของวงจร A/D

การออกแบบในส่วนนี้คือส่วนของวงจร ADC Converter ซึ่งจะใช้แปรผันสัญญาณ

อานาลอกที่ได้จากตรวจจับสมบัติทางกายภาพ เปลี่ยนไปเป็นสัญญาณ ดิจิตอล เพื่อเชื่อมโยงเข้า

สู่คอมพิวเตอร์เพื่อประมวลผลต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อกำหนดที่สำคัญในการออกแบบ ADC Converter มีดังต่อไปนี้

1. การทำงานเป็นแบบ Dual – Slope Converter
2. ค่าความละเอียด ( Resolution ) ขนาด 12 บิต
3. สามารถใช้งานได้กับสัญญาณด้านขาเข้าที่เป็นสัญญาณไฟบวกและไฟลบ ( Bipolar )

จากข้อกำหนดเบื้องต้น จึงได้เลือกเอา ICL 7109 ซึ่งเป็น 12 bit Microprocessor Compatible ADC Converter ซึ่งสามารถแบ่งออกเป็นส่วนใหญ่ๆ 2 ส่วนคือ ส่วนอานาลอก และ ส่วนดิจิทัล

การออกแบบในส่วนอานาลอกจะเลือกพิจารณาจากการเลือกภายนอกที่ใช้งานกับ ICL 7109 เพื่อให้สามารถทำงานได้ประสิทธิภาพสูงสุด ดังต่อไปนี้คือ

1. การเลือกตัวต้านทานอินทิเกรต  $R_{INT}$  ( Integrating Resistor )

จากคุณสมบัติของ ICL 7109 ที่ใช้ไฟเลี้ยงวงจรเป็น  $\pm 5$  V และสามารถรับแรงดันสัญญาณอานาลอกขาเข้าได้สูงสุดเต็มสเกล เป็น  $\pm 4.096$  V ดังนั้นความต้านทาน  $R_{INT}$  จะหาได้จาก

$$R_{INT} = 4.096 / 20\mu A = 200 \text{ K}\Omega$$

เมื่อกระแสไหลทางด้านขาเข้ามากที่สุด เป็น  $20 \mu A$

2. การเลือกตัวเก็บประจุ ( Integrating Capacitor  $C_{INT}$  , Auto Zero Capacitor  $C_{AZ}$  , Reference Capacitor )

การเลือกตัวเก็บประจุ Integrating Capacitor  $C_{INT}$  มีวัตถุประสงค์เพื่อให้แรงดันสัญญาณขาออกของวงจรอินทิเกรตเปลี่ยนแปลงได้สูงสุด โดยปราศจากการอิมิตัวอย่างเช่น เมื่อวงจรอินทิเกรตใช้ไฟเลี้ยง เป็น  $\pm 5$  V จะต้องทำให้แรงดันสัญญาณขาออกของวงจรอินทิเกรตเปลี่ยนแปลงได้สูงสุด  $\pm 4.0$  V โดยปราศจากการอิมิตัว

ตัวอย่างเช่น ถ้าความถี่ใช้งานเป็น  $f_{Clock} = 230.4 \text{ KHz}$  ,  $C_{INT} = 0.04 \mu F$  สำหรับแรงดัน Full scale เป็น 4 V

และ  $C_{INT} = 0.05 \mu F$  สำหรับแรงดัน Full scale เป็น 3.5 V

การเลือกตัวเก็บประจุ Reference Capacitor จะกำหนดให้ใช้  $1 \mu F$  เป็นมาตรฐานเพื่อป้องกันการงานที่ผิดพลาด

3. การเลือกแรงดันอ้างอิงและแหล่งจ่ายแรงดันอ้างอิง ( Reference Voltage & Source )

แรงดันสัญญาณอานาลอกขาเข้า  $V_{in}$  ที่ต้องการรับเข้ามาทำให้ สัญญาณขาออกเต็มสเกลการนับ

4096 จะมีค่าเป็น

$$V_{in} = 2V_{REF}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นสำหรับสัญญาณแรงดันอานาลอกขาเข้า  $V_{in}$  เต็มสเกล 4.096 V ค่าแรงดันอ้างอิง  $V_{REF}$  จะมีค่าเป็น 2.048 V ซึ่งแรงดันอ้างอิงที่มีเสถียรภาพที่ค่านั้นจะเป็นแฟคเตอร์หลักที่ทำให้เกิดความแม่นยำในการแปลงสัญญาณอานาลอก ไปเป็นสัญญาณดิจิทัล

การที่จะทำให้แรงดันอ้างอิงมีเสถียรภาพที่ค่านั้นจะต้องได้มาจากแหล่งจ่ายแรงดันอ้างอิงที่ดี ICL 7109 จะมีแรงดันอ้างอิงขาออกที่ขา 29 ในการใช้งานอาจจะต้องใช้วงจรแบ่งแรงดันเพื่อปรับให้ได้แรงดันอ้างอิงที่เหมาะสมเพื่อจ่ายให้กับขา 36 และ 39 ซึ่งแรงดันที่ได้จากขา 29 จะมีค่าต่ำกว่าแรงดัน  $V+$  ขา 40 อยู่ 2.8 V ถ้าหากว่าขา 40 เกิดลัดวงจรเข้ากับขา 39 จะทำให้กระแสไฟฟ้าไหลเข้าสู่ขา 29 ทำให้ ICL 7109 เสียได้

ส่วนดิจิทัลเอาต์พุต

ส่วนดิจิทัลเอาต์พุตนี้จะประกอบด้วยกลุ่ม ฟังก์ชันต่างๆดังต่อไปนี้

### 1.STATUS Output

STATUS จะมีลอจิก สูง ซึ่งจะเริ่มต้นเมื่อ Converter เกิดการอินทิเกรตสัญญาณ และ STATUS จะมีลอจิก ต่ำเมื่อการแปลงสัญญาณสิ้นสุดลง แต่ข้อมูลที่ได้อาจการแปรผันยังคงอยู่ที่ Output Latch ดังนั้นสัญญาณที่ขา STATUS จึงสามารถนำไปแสดงผลถึงสถานะของ Converter หรือใช้แจ้งให้ทราบว่าข้อมูลอยู่บน Output Latch หรือแสดงสถานะ “Data Valid Flag” เพื่อใช้ในการขอขัดจังหวะ (Interrupts) ต่อวงจรอื่น

### 2.Mode Input

( $\overline{CE/LODE}$ ,  $\overline{LBEN}$ ,  $\overline{HBEN}$  : ขา 18 , 19 , 20 ) เมื่อสถานะของขา มีลอจิก สูง Converter จะอยู่ในสถานะให้ UART Handshake mode ดังนั้นในการออกแบบใช้งานในที่นี้ จึงให้ Input มีลอจิก ต่ำ

เมื่อขา Mode input มีลอจิกต่ำ หรืออยู่ในสถานะ Direct mode


ขา  $\overline{CE/LODE}$  :Chip Enable Load ทำให้  $\overline{LBEN}$  :Low Byte Enable มีลอจิกต่ำจะไปควบคุม 8 บิต ข้อมูลล่าง B1 – B8 ในขณะที่เดียวกัน จะทำให้  $\overline{HBEN}$  : High Byte Enable มีลอจิกต่ำจะไปควบคุม 8 บิต ข้อมูล บน B9 – B12 , POL , OR

### 3.RUN/HOLD


เมื่อมีลอจิกสูง ICL 7109 จะทำการแปลงสัญญาณอานาลอกไปเป็นสัญญาณดิจิทัลอย่างต่อเนื่อง ด้วยช่วงความถี่ที่ 8192 เฮิร์ตต่อการแปรผัน 1 รอบ เมื่อมีลอจิกสูงจะสิ้นสุดการแปรผันสัญญาณและจะรออยู่ใน ช่วงเวลา Autozero phase หลังจากรอในช่วงเวลา Autozero phase ที่สั้นที่สุดลง เมื่อกลับมาเป็นลอจิกสูง จะต้องใช้เวลาอย่างน้อย 200 ns จึงจะสามารถเริ่มทำการแปรผันรอบใหม่ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.4 ไมโครคอนโทรลเลอร์



รูปที่ 20 แสดงส่วนประกอบของวงจรไมโครคอนโทรลเลอร์



รูปที่ 21 แสดงภาพของไมโครคอนโทรลเลอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรไมโครคอนโทรลเลอร์ ในโครงการพิเศษนี้ใช้ในการขับรีเลย์ และรับสัญญาณ TTL และขับสัญญาณ TTL ซึ่งวงจรไมโครคอนโทรลเลอร์ใช้คริสตอลที่ความถี่ 11.0592 เมกะเฮิร์ต ต่อแหล่งจ่ายไฟ 5 โวลต์ กับขา Vcc สามารถติดต่อกับคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม ตามมาตรฐาน RS 232 โดยในการเลือกใช้พอร์ตมีดังนี้

- พอร์ต 1 ส่งสัญญาณไปยังวงจรขับรีเลย์
- พอร์ต 0 รับสัญญาณ TTL
- พอร์ต 2 ส่งสัญญาณ TTL


ในการใช้ไมโครคอนโทรลเลอร์ในการติดต่อผ่านพอร์ตอนุกรม (Serial Port) ของคอมพิวเตอร์ และนำค่าอินพุต TTL ที่ได้นี้ส่งข้อมูลเข้าคอมพิวเตอร์ โดยผ่านพอร์ตอนุกรมโดยใช้คอมพิวเตอร์ในการควบคุมการทำงานและเก็บข้อมูลทั้งหมด

### 3.1.5 วงจรรีเลย์



รูปที่ 22 แสดงส่วนประกอบของวงจรขับรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 23 แสดงภาพของสวิตช์รีเลย์

ในการควบคุมวงจรีเลย์ในโครงงานพิเศษนี้ จะมีทรานซิสเตอร์ชนิด NPN เบอร์ BD139 เป็นตัวสวิตช์ โดยจะมีคอนโทรลเลอร์ ติดต่อกับขั้วขั้ววงจร ในวงจรนี้จะประกอบไปด้วยไอซี ออปโตคัปเปิล (Opto couple) เบอร์ 4N25 ทำหน้าที่เป็นตัวกั้นทางแสง ถ้าสัญญาณที่ออกจากคอนโทรลเลอร์ เป็น 5 โวลต์ (High level) จะไม่มีกระแสไหลผ่านมายังตัวออปโตคัปเปิล แต่ถ้าเป็น 0 โวลต์ (Low level) จะมีกระแสไหลผ่านตัวออปโตคัปเปิลที่เอาท์พุทของ 4N25 (Opto couple) จะไปต่อกับขาเบสของทรานซิสเตอร์ โดยมีตัวต้านทาน 10 Kohm ต่อขั้วอยู่


เมื่อเอาท์พุทจากคอนโทรลเลอร์ เป็น 0 โวลต์ จะมีกระแสไหลที่ขาเบส โดยจะทำให้ทรานซิสเตอร์อยู่ในสภาวะอิ่มตัว (Saturation) ทำให้มีกระแสไหลจาก คอลเลคเตอร์ไปยังอีมิเตอร์มากที่สุดซึ่งจะเป็นช่วงที่เป็นการกระตุ้นให้กับริเลย์และเมื่อเอาท์พุทจากคอนโทรลเลอร์เป็น 5 โวลต์ จะทำให้ไม่มีกระแสไหลเข้าที่ขาเบส ทำให้ทรานซิสเตอร์อยู่ในสถานะปิด (Cut off) คือไม่มีกระแสไหลจากคอลเลคเตอร์ไปยังอีมิเตอร์ ซึ่งเป็นช่วงหยุดการกระตุ้นให้กับริเลย์ ซึ่งในวงจรนี้ จะสามารถให้ขั้วรีเลย์ ที่มีกำลังสูงได้ ซึ่งจะใช้ในการเปิดสวิตช์ของอุปกรณ์ที่ต้องการจะวัด

### 3.1.6 ส่วนประกอบชิ้นส่วนต่างๆ


หลังจากที่ได้ออกแบบและสร้างวงจรต่างๆ เรียบร้อยแล้ว จึงนำวงจรต่างๆเหล่านั้น มาประกอบกัน ซึ่งจะมีส่วนที่ใช้ในการติดต่อทางพอร์ตอนุกรม และส่วนที่ใช้ในการติดต่อทางพอร์ตขนานของคอมพิวเตอร์ ดังแสดงในรูปต่อไปนี้



รูปที่ 24 ภาพด้านหน้าของตัวตรวจจับปริมาณทางกายภาพ




รูปที่ 25 ภาพด้านหลังของตัวตรวจจับทางกายภาพ




รูปที่ 26 ภาพส่วนประกอบภายในของตัวตรวจจับสมบัติทางกายภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 27 ภาพอุปกรณ์ที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 28 แผนผังการเชื่อมต่อฮาร์ดแวร์ของตัวตรวจจับสมบัติทางกายภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 ในส่วนของงานเขียนโปรแกรมซอฟต์แวร์ (Software)

ในส่วนของงานเขียนโปรแกรมจะแบ่งออกเป็นสองส่วนใหญ่ๆ คือ

#### 3.2.1 ส่วนโปรแกรมบนลินุกซ์



รูปที่ 29 แผนภาพแสดงการทำงานของส่วนโปรแกรมบนลินุกซ์

โปรแกรมในส่วนนี้จะเป็นส่วนโปรแกรมหลักสำหรับการติดต่อบนลินุกซ์ ซึ่งสามารถติดต่อกับไมโครคอนโทรลเลอร์ผ่านพอร์ทอนุกรมได้เพื่อควบคุมรีเลย์และสามารถส่งสัญญาณ TTL และรับสัญญาณ TTL จากภายนอกได้ และสามารถติดต่อกับ I/O พอร์ตของคอมพิวเตอร์โดยผ่านการ์ด 8255 ได้ ซึ่งการ์ด 8255 นี้จะใช้ควบคุมวงจร A/D และวงจร D/A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บทที่ 4


### ผลการทดลองและอภิปรายผล

การทดลองวิจัยโครงงานนี้เนื่องจากประกอบด้วยส่วนต่างๆหลายส่วน ซึ่งแบ่งออกเป็น 2 ส่วนใหญ่ดังนี้

1. อุปกรณ์ที่ควบคุม โดยผ่านทางพอร์ตอนุกรมเพื่อติดต่อไมโครคอนโทรลเลอร์เพื่อสั่งงานไมโครคอนโทรลเลอร์ทำการควบคุมอุปกรณ์ในส่วนของสวิตช์รีเลย์ อินพุท TTL และ เอาท์พุท TTL

2. อุปกรณ์ที่ติดต่อผ่าน I/O พอร์ตของคอมพิวเตอร์ โดยใช้การ์ด 8255 เป็นตัว Decode Address ของ I/O พอร์ต การ์ด 8255 นี้จะทำการควบคุมการทำงานของวงจร A/D และ D/A

การทดลองวิจัยโครงงานนี้ใช้ระบบปฏิบัติการลินุกซ์ เป็น Server โดยสามารถเรียกใช้ระบบปฏิบัติการ Linux, Unix หรือ Windows (95, 98, 2000, XP) โดย IP ของเครื่องนี้คือ 161.246.13.150 เมื่อได้ log in และ Password เป็นที่เรียบร้อยแล้วก็สามารถเรียกใช้โปรแกรมมอนิเตอร์ที่ติดตั้งอยู่บน Server ได้ ซึ่งหน้าหลักของตัวโปรแกรมมอนิเตอร์แสดงได้ดังรูปที่ 31



รูปที่ 31 หน้าหลักของตัวโปรแกรม

ผลการทดลองในการเรียกใช้โปรแกรมมอนิเตอร์มีการติดต่อออกเป็น 2 ส่วนใหญ่ๆ คือ

1. ผลการทดลองในส่วนของการติดต่อผ่านพอร์ตอนุกรม


2. ผลการทดลองในส่วนของ การ์ด 8255 ติดต่อผ่าน I/O พอร์ต  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1 การทดลองในส่วนของการติดต่อผ่านพอร์ตอนุกรม

การทดลองในส่วนของพอร์ตอนุกรมนี้ แบ่งการทำงานออกเป็น 3 ส่วนและผลการทดลองแสดงได้ดังนี้

##### 4.1.1 ผลการทดลองการรับสัญญาณ TTL

สามารถติดต่อกับบอร์ดที่ใช้ในการส่งสัญญาณ TTL มายังไมโครคอนโทรลเลอร์บอร์ด AT89C52 ได้ ซึ่งในการทดลองสามารถรับค่าสัญญาณ TTL มาแสดงผลที่จอมอนิเตอร์ว่ามีสัญญาณเข้ามาที่ช่องสัญญาณใดและมีสถานะเป็นอย่างไร ซึ่งตัวโปรแกรมจะแสดงค่าออกมาในรูปแบบของเลขฐานสิบหก ดังรูปที่ 32



```

C:\WINNT\System32\telnet.exe
1.>> SWITCH RELAY
2.>> OUTPUT TTL
3.>> INPUT TTL
4.>> INPUT AND OUTPUT ANALOG
3
GET INPUT TTL
ENTER Uu
0B9
ENTER MAINMENU<n> or EXIT<q>
3
GET INPUT TTL
ENTER Uu
009B
ENTER MAINMENU<n> or EXIT<q>

```

รูปที่ 32 ผลการทดลองรับสัญญาณ TTL

##### 4.1.2 ผลการทดลองส่งสัญญาณ TTL

การทดลองส่งสัญญาณ TTL โดยใช้ LED ในการแสดงผลซึ่งจะเห็นได้จากการติดหรือดับของ LED ถ้าหากมีสัญญาณ High ออกมาที่พอร์ตก็จะทำให้ LED ติด และถ้ามีสัญญาณ Low ออกมาที่พอร์ตก็จะทำให้ LED ดับ ซึ่งในการติดหรือดับของ LED สามารถกำหนดได้โดยโปรแกรมที่จอมอนิเตอร์ได้ดังรูปที่ 33

```

C:\WINNT\System32\telnet.exe
1.>> SWITCH RELAY
2.>> OUTPUT TTL
3.>> INPUT TTL
4.>> INPUT AND OUTPUT ANALOG
2
SET OUTPUT TTL HI<1> OR LOW<0>
BIT01
HI
BIT11
HI
BIT21
HI
BIT31
HI
BIT40
LOW
BIT50
LOW
BIT60
LOW
BIT70
LOW
ENTER MAINMENU<n> or EXIT<q>

```

รูปที่ 33 ผลการทดลองส่งสัญญาณ TTL

#### 4.1.3 การการทดลองสวิตช์รีเลย์

โปรแกรมนี้ใช้สำหรับควบคุมรีเลย์ทั้งหมด 8 ช่องสัญญาณ โดยควบคุมผ่านทางพอร์ตอนุกรม มายังบอร์ดไมโครคอนโทรลเลอร์ ซึ่งไมโครคอนโทรลเลอร์จะทำการควบคุมการปิดเปิดสวิตช์รีเลย์ เพื่อใช้ในการปิดเปิดสวิตช์ของอุปกรณ์ไฟฟ้าที่มีแรงดันสูงได้ถึง 220 โวลต์ และทนกระแสได้ 2 แอมแปร์ โดยการกำหนดจากตัวโปรแกรมมอนิเตอร์ดังแสดงในรูปที่ 34 ซึ่งจะเห็นได้ว่าสามารถกำหนดสถานะได้โดยเลือก ON หรือ OFF

```

C:\WINNT\System32\telnet.exe
1.>> SWITCH RELAY
2.>> OUTPUT TTL
3.>> INPUT TTL
4.>> INPUT AND OUTPUT ANALOG
1
SET SWITCH RELAY ON<1> OR OFF<0>
SWITCH01
ON
SWITCH11
ON
SWITCH21
ON
SWITCH31
ON
SWITCH41
ON
SWITCH50
OFF
SWITCH60
OFF
SWITCH70
OFF
ENTER MAINMENU<n> or EXIT<q>

```

รูปที่ 34 ผลการทดลองสั่งงานสวิตช์รีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.2 การทดลองในส่วนของการ์ด 8255 ผ่าน Slot ISA

ในการทดลองจะแบ่งออกเป็น 2 ส่วน ในตัวโปรแกรมจะมีให้เลือกโหมดการทดลอง ดังนี้


1. One step : โดยใช้ Output จากวงจร Digital to Analog เป็นตัวจ่ายแรงดันเพื่อขับอุปกรณ์ภายนอก แล้วรับค่าเอาต์พุตจากตัวอุปกรณ์ภายนอกจ่ายเข้าไปที่ Input ของวงจร Analog to Digital ครั้งละค่า

2. Scan : วิธีสแกนค่า จะมีอินพุต และเอาต์พุต ของวงจร Digital to Analog และวงจร Analog to Digital เช่นเดียวกับโหมด One step แต่จะแสดงค่าที่ละค่าตามค่าที่ป้อนเข้าไปให้โดยใช้ความละเอียดได้ (255/ค่าต่อ1step)

ซึ่งมีผลการทดลองดังนี้

##### 4.2.1 ผลการทดลองในโหมด One Step

การทดลองในส่วนนี้จะทำการส่งสัญญาณดิจิทัลโดยการกำหนดค่าที่ต้องการจะส่งออกมา ครั้งละค่าดังรูปที่ 35 ในการกำหนดข้อมูลที่จะส่งออกมา โดยการกำหนดในรูปของเลขฐานสิบ ซึ่งจะได้ อนุาลอกเอาต์พุตออกมา จ่ายให้กับตัวอุปกรณ์ แล้วรอรับค่าเอาต์พุตที่ได้จากจากอุปกรณ์ที่ใช้วัดค่านั้น A/D Converter จะทำการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล แล้วส่งข้อมูลเข้าที่พอร์ตของไอซี 8255 ก่อนที่จะส่งข้อมูลเข้าสู่คอมพิวเตอร์โดยผ่าน I/O พอร์ต ทาง Slot ISA ซึ่งจะเป็นการส่งข้อมูลแบบขนาน โดยจะแสดงผลออกมาในรูปของตัวเลขที่จอคอมพิวเตอร์ จากผลการทดลองและการคำนวณทางคณิตศาสตร์ได้ค่าที่ออกมาใกล้เคียงกัน



```

C:\WINNT\System32\telnet.exe
1.>> SWITCH RELAY
2.>> OUTPUT TTL
3.>> INPUT TTL
4.>> INPUT AND OUTPUT ANALOG
4
Select Mode One Step(1) Or Scan(2)
1
set d/a =>>
0
output 0.002000
EXIT (q) OR CONTINUE (c)
c
set d/a =>>
10
output 0.192000
EXIT (q) OR CONTINUE (c)
c
set d/a =>>
50
output 0.976000
EXIT (q) OR CONTINUE (c)
q
ENTER MAINMENU(m) or EXIT(q)

```

รูปที่ 35 แสดงผลการทดลองใน โหมด One Step

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.2.2 ผลการทดลองในโหมด SCAN

การทดลองในโหมดนี้จะทำการส่งสัญญาณดิจิทัล โดยการกำหนดค่าที่ต้องการจะส่งออกมาครั้งละหลายๆค่าดังรูปที่ 36 โดยข้อมูลที่จะส่งออกมาจะมีค่าเพิ่มขึ้นครั้งละ 5 โดยจะกำหนดในรูปของเลขฐานสิบ ซึ่งจะได้อานาลอกเอาท์พุทออกมาให้กับตัวอุปกรณ์ แล้วรอรับค่าเอาท์พุทที่ได้จากจากอุปกรณ์ที่ใช้วัดค่านั้น A/D Converter จะทำการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล แล้วส่งข้อมูลเข้าที่พอร์ตของไอซี 8255 ก่อนที่จะส่งข้อมูลเข้าสู่คอมพิวเตอร์โดยผ่าน I/O พอร์ต ทาง Slot ISA ซึ่งจะเป็นการส่งข้อมูลแบบขนาน โดยจะแสดงผลออกมาในรูปของตัวเลขที่จอมอนิเตอร์ จากผลการทดลองและการคำนวณทางคณิตศาสตร์ได้ค่าที่ออกมาใกล้เคียงกัน

```

1.>> SWITCH RELAY
2.>> OUTPUT TTL
3.>> INPUT TTL
4.>> INPUT AND OUTPUT ANALOG
4
Select Mode One Step(1) Or Scan(2)
2
ENTER NUMBER <255/NUMBER>
5
output 0.002000
5  VOLT INPUT 0.097500 output 0.082000
10 VOLT INPUT 0.195000 output 0.179000
15 VOLT INPUT 0.292500 output 0.277000
20 VOLT INPUT 0.390000 output 0.375000
25 VOLT INPUT 0.487500 output 0.472000
30 VOLT INPUT 0.585000 output 0.571000
35 VOLT INPUT 0.682500 output 0.668000
40 VOLT INPUT 0.780000 output 0.767000
45 VOLT INPUT 0.877500 output 0.863000
50 VOLT INPUT 0.975000 output 0.962000
55 VOLT INPUT 1.072500 output 1.060000
60 VOLT INPUT 1.170000 output 1.160000
65 VOLT INPUT 1.267500 output 1.259000
70 VOLT INPUT 1.365000 output 1.355000

```

รูปที่ 36 แสดงผลการทดลองในโหมด Scan

ในที่นี้เราได้ทำการเก็บค่าการทำงานของการ์ดอินเตอร์เฟส 8255 โดยการจ่ายแรงดันที่ทราบค่าเข้าไปที่อินพุทของวงจร A/D และทดลองส่งค่าดิจิทัล เข้าไปที่อินพุทของวงจร D/A แล้วทำการวัดค่าโดยใช้ดิจิทัลมัลติมิเตอร์ โดยค่าที่ได้แสดงดังตารางที่ 3 และตารางที่ 4 ตามลำดับ

ตารางที่ 3 ผลการทดลองการแปลงสัญญาณอนาลอก(Analog) เป็นสัญญาณดิจิทัล (Digital)

Voltage input ( Volt )	Digital output		Voltage output ( Volt )	ค่าความคลาดเคลื่อน ( % )
	Hex	Dec		
0.001	003	3	0.003	200.000
0.094	05F	95	0.095	1.064
0.193	0C2	194	0.194	0.518
0.292	125	293	0.293	0.342
0.392	189	393	0.393	0.255
0.490	1EF	495	0.495	1.020
0.591	24F	591	0.591	0.000
0.689	2B1	689	0.69	0.000
0.790	316	790	0.790	0.000
0.886	376	886	0.886	0.000
0.987	3DA	986	0.986	0.101
1.085	43D	1085	1.085	0.000
1.187	4A3	1187	1.187	0.000
1.288	508	1288	1.288	0.000
1.384	568	1384	1.384	0.000
1.482	5CA	1482	1.482	0.000
1.586	631	1585	1.585	0.063
1.681	690	1680	1.680	0.059
1.781	6F5	1781	1.781	0.000
1.882	75A	1882	1.882	0.000
1.982	7BC	1981	1.981	0.050

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3 (ต่อ)

Voltage input ( Volt )	Digital output		Voltage output ( Volt )	ค่าความคลาดเคลื่อน ( % )
	Hex	Dec		
2.079	81F	2079	2.079	0.000
2.179	882	2178	2.178	0.046
2.279	8EA	2277	2.277	0.088
2.382	94C	2380	2.380	0.084
2.480	9AE	2478	2.478	0.081
2.578	A11	2577	2.577	0.039
2.675	A71	2673	2.673	0.075
2.775	AD5	2773	2.773	0.072
2.874	B39	2873	2.873	0.035
2.972	B9A	2970	2.970	0.067
3.071	BFD	3069	3.069	0.065
3.176	C65	3173	3.173	0.094
3.270	CC4	3268	3.268	0.061
3.369	D28	3368	3.368	0.030
3.469	D8C	3468	3.468	0.029
3.570	E40	3648	3.648	2.185
3.669	E53	3667	3.667	0.055
3.771	EB9	3769	3.769	0.053
3.869	F1B	3867	3.867	0.052
3.970	F80	3968	3.968	0.050
4.067	FE1	4065	4.065	0.049

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4 ผลการทดลองการแปลงสัญญาณดิจิทัล(Digital) เป็นสัญญาณอนาล็อก (Analog)

Digital Input	Voltage output ( Volt )		ค่าความคลาดเคลื่อน ( % )
	ค่าจริง	ค่าจากการทดลอง	
0	0.000	0.000	0.000
5	0.099	0.094	5.446
10	0.199	0.193	2.931
15	0.298	0.292	2.093
20	0.398	0.392	1.422
25	0.497	0.490	1.422
30	0.596	0.591	0.919
35	0.696	0.689	0.991
40	0.795	0.790	0.668
45	0.895	0.886	0.975
50	0.994	0.987	0.718
55	1.094	1.085	0.782
60	1.193	1.187	0.500
65	1.292	1.288	0.339
70	1.392	1.384	0.560
75	1.491	1.482	0.618
80	1.591	1.586	0.291
85	1.690	1.681	0.535
90	1.789	1.781	0.472
95	1.889	1.882	0.364
100	1.988	1.982	0.316
105	2.088	2.079	0.417
110	2.187	2.179	0.371
115	2.287	2.279	0.329
120	2.386	2.382	0.165
125	2.485	2.480	0.215

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4 (ต่อ)

Digital Input	Voltage output ( Volt )		ค่าความคลาดเคลื่อน ( % )
	ค่าจริง	ค่าจากการทดลอง	
130	2.585	2.578	0.262
135	2.684	2.675	0.342
140	2.784	2.775	0.309
145	2.883	2.874	0.312
150	2.982	2.972	0.349
155	3.082	3.071	0.352
160	3.181	3.176	0.165
165	3.281	3.270	0.325
170	3.380	3.369	0.328
175	3.479	3.469	0.302
180	3.579	3.570	0.249
185	3.678	3.669	0.253
190	3.778	3.771	0.178
195	3.877	3.869	0.210
200	3.977	3.970	0.165
205	4.076	4.067	0.220
210	4.175	4.170	0.129
215	4.275	4.270	0.112
220	4.374	4.370	0.096
225	4.474	4.470	0.081
230	4.573	4.570	0.067
235	4.672	4.670	0.053
240	4.772	4.770	0.039
245	4.871	4.870	0.026
250	4.971	4.970	0.014
255	5.070	5.070	0.000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปและข้อเสนอแนะ

โครงการพิเศษนี้จัดทำขึ้นเพื่อสร้างอุปกรณ์การวัดทางกายภาพ ซึ่งมีส่วนประกอบ ดังนี้

1. INPUT A/D 1 CHANNEL
2. OUTPUT A/D 1 CHANNEL
3. INPUT TTL 8 CHANNEL
4. OUTPUT TTL 8 CHANNEL
5. SWITCH RELAY 8 CHANNEL

โดยมีการทำงานดังนี้

ควบคุมการทำงานของ INPUT A/D , OUTPUT D/A ผ่านทาง SLOT ISA และควบคุมการทำงานของ INPUT TTL , OUTPUT TTL และ SWITCH RELAY โดยผ่านทาง SERIAL PORT โดยในการควบคุมสามารถควบคุมได้โดยใช้ระบบปฏิบัติการลินุกซ์


ซึ่งโครงการพิเศษนี้สามารถนำไปใช้ในการควบคุมเครื่องมือวัดทางกายภาพ โดยการมีส่วนของสวิตช์รีเลย์เป็นตัวเปิดปิดอุปกรณ์ไฟฟ้าที่มีแรงดันสูง ( 220 โวลต์ , 2 แอมแปร์ ) และใช้ส่วนของการ์ด 8255 เป็นตัวรับค่าอินพุตจากเครื่องมือชิ้นนั้น โดยตัววงจร Digital to Analog จะเป็นตัวจ่ายโวลต์เตจเพื่อใช้ในการขับอุปกรณ์ชิ้นนั้น และตัว Analog to Digital จะเป็นตัวรับค่าอินพุตเข้ามาเก็บไว้

อุปกรณ์นี้สามารถนำไปวัดค่าทางฟิสิกส์ได้เช่นนำไปวัด Photodetector ได้ โดยนำวงจรแปลงสัญญาณดิจิตอล เป็นสัญญาณอนาลอก ไปต่อกับแหล่งกำเนิดแสง และนำวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล รับค่าที่ photodetector ตอบสนองต่อแสง และสามารถควบคุมได้จากกระยะไกล ดังนั้นในการเก็บค่าที่ต้องใช้เวลานานซึ่งผู้ทดลองไม่จำเป็นต้องอยู่ที่ห้องทดลองนั้นตลอดเวลา โดยสามารถรันเครื่องและเก็บค่าได้จากที่ใดก็ได้ โดยการ Telnet เข้ามายังเครื่องที่ทำการวัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ข้อเสนอแนะและแนวทางการพัฒนา

1. ในส่วนของ Input A/D และ Output D/A ค่าที่ได้ยังมีความคลาดเคลื่อนอยู่บ้างอาจเนื่องมาจากการกำหนดค่าของตัวต้านทานหรือตัวเก็บประจุ ยังไม่ตรงตามค่าที่น่าจะเป็นหรือค่าทางทฤษฎี และ อาจจะมีสาเหตุมาจากสัญญาณรบกวน (Noise) ทั้งภายนอกและภายใน
2. ในการปรับปรุงให้อุปกรณ์ชิ้นนี้ให้มีประสิทธิภาพมากยิ่งขึ้น อาจจะต้องปรับปรุงในด้านโปรแกรมให้มีความสามารถในการทำงานในโหมดอินเทอร์รัพท์ เพื่อการทำงานได้หลายๆงานเมื่อมีการขอรออินเทอร์รัพท์เข้ามา
3. ในการปรับปรุงในด้านของการแสดงผล ให้มีการแสดงผลออกมาในรูปของกราฟฟิค และ กราฟที่สามารถวิเคราะห์ได้ง่าย และมีค่าที่แสดงผลเป็นตัวเลข
4. ในการปรับในส่วนหัววัด Input A/D และ Out put อาจเปลี่ยนแปลงเป็นหัววัดชนิดอื่นๆเพิ่มเติม เช่น หัววัดปริมาณความเข้มของรังสี เป็นต้น
5. ส่วนของหัววัดนี้ควรจะทำเป็นระบบไร้สาย (Wireless) เพื่อสามารถนำหัววัดเคลื่อนที่ไปในสถานที่ต่างๆได้ เพื่อที่วิเคราะห์ข้อมูลได้ในทันที
6. ในส่วนของผลการวัดและผลการวิเคราะห์ข้อมูลต่างๆสามารถแสดงค่าบนเว็บเพจได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โปรแกรมในส่วนของไมโครคอนโทรลเลอร์  
ด้วย AT89C52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include <8051reg.h>
#include <8051io.h>

#define SWITCH    P1
#define OUTPUT_TTL P2
#define INPUT_TTL P0
register char input,a,a1;

main()
{
    serinit(9600);
    ch();
}

ch()
{
    input = getch();
    if(input == '1')
    {
        p10;
    }
    if(input == '2')
    {
        p20;
    }
    if(input == '3')
    {
        p30;
    }
}

p10
{
    char i;
    a = 0;
    for(i=0;i<8;i++)
    {
        a1 = getch();
        if(a1 = 'q')

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        i = 8;
    }
    set_bit();
}
ch();
}

```

```

p2()
{
    char i;
    a = 8;
    for(i=0;i<8;i++)
    {
        a1 = getch();
        if(a1 == 'q')
        {
            i = 8;
        }
        set_bit();
    }
    ch();
}

```

```

p3()
{
    char noom;
    unsigned char n;
    noom = getch();
    n = P0;
    puthex(n);
    P0 = 0xff;
    putstr("\n");
    ch();
}

```

```

set_bit()
{
    //char a1;
    //a1 = getch();
    switch(a)
    {

```

```

        case 0:

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if(a1 == '1')
{
    asm" clr P1.0";
}
else
    asm" setb P1.0";
}
break;
case 1:
{
if(a1 == '1')
{
    asm" clr P1.1";
}
else
    asm" setb P1.1";
}
break;
case 2:
{
if(a1 == '1')
{
    asm" clr P1.2";
}
else
    asm" setb P1.2";
}
break;
case 3:
{
if(a1 == '1')
{
    asm" clr P1.3";
}
else
    asm" setb P1.3";
}
break;
case 4:
{
if(a1 == '1')

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    asm" clr P1.4";
}
else
    asm" setb P1.4";
}
break;
case 5:
{
if(a1 == '1')
{
    asm" clr P1.5";
}
else
    asm" setb P1.5";
}
break;
case 6:
{
if(a1 == '1')
{
    asm" clr P1.6";
}
else
    asm" setb P1.6";
}
break;
case 7:
{
if(a1 == '1')
{
    asm" clr P1.7";
}
else
    asm" setb P1.7";
}
break;
case 8:
{
if(a1 == '1')
{

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

asm" setb P2.0";
}
else
asm" clr P2.0";
}
break;
case 9:
{
if(a1 == '1')
{
asm" setb P2.1";
}
else
asm" clr P2.1";
}
break;
case 10:
{
if(a1 == '1')
{
asm" setb P2.2";
}
else
asm" clr P2.2";
}
break;
case 11:
{
if(a1 == '1')
{
asm" setb P2.3";
}
else
asm" clr P2.3";
}
break;
case 12:
{
if(a1 == '1')
{
asm" setb P2.4";
}
else
asm" clr P2.4";
}
break;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    }
    else
        asm" clr P2.4";
    }
    break;
case 13:
    {
    if(a1 == '1')
    {
        asm" setb P2.5";
    }
    else
        asm" clr P2.5";
    }
    break;
case 14:
    {
    if(a1 == '1')
    {
        asm" setb P2.6";
    }
    else
        asm" clr P2.6";
    }
    break;
case 15:
    {
    if(a1 == '1')
    {
        asm" setb P2.7";
    }
    else
        asm" clr P2.7";
    }
    break;
}
a++;
}

```

```

exit_program()
{

```

```

   _putstr("\nGOOD LUCK");


```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
newl()
{
  putstr("\n");
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## โปรแกรม Terminal on Linux

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include <stdio.h> /* Standard input/output definitions */
#include <stdlib.h>
#include <string.h> /* String function definitions */
#include <unistd.h> /* UNIX standard function definitions */
#include <fcntl.h> /* File control definitions */
#include <errno.h> /* Error number definitions */
#include <termios.h> /* POSIX terminal control definitions */
#include <asm/io.h>

```

```

static struct termios orig, new;
static int peek = -1;

```

```

int mainfd, fw;
struct termios options;
struct i8255_struct A;

```

```

/*
 * 'open_port()' - Open serial port I.
 *
 * Returns the file descriptor on success or -1 on error.
 */

```

```

int open_port(void)
{
// int fd; /* File descriptor for the port */
mainfd = open("/dev/ttyS0", O_RDWR | O_NOCTTY | O_NDELAY);
if (mainfd == -1)
{
/* Could not open the port */
fprintf(stderr, "open_port: Unable to open /dev/ttyS0 - %s\n",
strerror(errno));
}

return (mainfd);
}

```

```

init_rs232()
{

```

```

mainfd = open_port();

```

```

fcntl(mainfd, F_SETFL, FNDELAY); /* Configure port reading */
/* Get the current options for the port */
tcgetattr(mainfd, &options);
cfsetispeed(&options, B9600); /* Set the baud rate 9600 */
cfsetospeed(&options, B9600);

```

```

/* Enable the receiver and set local mode */

```

```

options.c_cflag |= (CREAD | CLOCAL);
options.c_cflag &= ~PARENB; /* Mask the character size to 8 bits, no parity */

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

options.c_cflag &= ~CSTOPB;
options.c_cflag &= ~CSIZE;
options.c_cflag |= CS8;           /* Select 8 data bits */
options.c_cflag &= ~CRTSCTS;     /* Disable hardware flow control */

/* Enable data to be processed as raw input */
options.c_lflag &= ~(ECHOK | ECHO | ISIG);
/* Set the new options for the port */
tcsetattr(mainfd, TCSANOW, &options);
}

```

```

end_rs232()
{
close(mainfd);
}

```

```

write_to(char input)
{
write(mainfd,&input,1);
usleep(100000);
}

```

```

read_to(void)
{
FILE *f;
char output[1024],b[1000],ch;
init_rs232();
read(mainfd,&output,sizeof(output));
usleep(100000);
fprintf(stdout,output);
f = fopen("out.txt","w+");
fprintf(f,"%x",output);
fclose(f);
f = fopen("out.txt","r");
while(fgets(b,1000,f)!=NULL)
// printf("%s",b);
fclose(f);
end_rs232();
}

```

```

main_menu(void)
{
printf( "
1.>> SWITCH RELAY
2.>> OUTPUT TTL
3.>> INPUT TTL
4.>> INPUT AND OUTPUT ANALOG \n");
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
op_menu(char i)
{
  if(i=='1')
    printf("SET SWITCH RELAY ON(1) OR OFF(0)\n");
  if(i=='2')
    printf("SET OUTPUT TTL HI(1) OR LOW(0)\n");
  if(i=='3')
    printf("GET INPUT TTL\n");
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
/* serial.h */  
  
int open_port(void);  
void init_rs232(void);  
void end_rs232(void);  
  
void write_to(char input);  
void read_to(void);  
void read_one(void);  
void main_menu(void);  
void op_menu(char i);
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include <stdio.h>
#include <string.h>
#include <fcntl.h>
#include <termios.h>
#include <curses.h>
#include <unistd.h>
#include <asm/io.h>
#include <stdlib.h>
#include "serial.h"

```

```

extern mainfd;
FILE *fad;
int lo,hi;
float result;
void main()

```

```

{
    char a,i,in,exit,ch;
    while(exit != 'q')
        {

init_rs232();
main_menu();
scanf("%s",&ch);
op_menu(ch);
write_to(ch);

if(ch == '1')
{
for(i=0;i<8;i++)
{

printf("SWITCH%d",i);
scanf("%s",&a);
write_to(a);
if(a == '1')
printf(" ON\n");
else
printf(" OFF\n");
}
}
}

```

```

if(ch == '2')
{
for(i=0;i<8;i++)
{

```

```

printf("BIT%d",i);
scanf("%s",&a);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

write_to(a);
if(a == '1')
printf(" HI\n");
else
printf(" LOW\n");
}
}

if(ch == '3')
{

printf("ENTER U");
scanf("%s",&in);
write_to(in);
read_to();

}

if(ch == '4')
{
init_8255();
sc1();
end_8255();
}
end_rs232();
printf("ENTER MAINMENU(m) or EXIT(q)\n");
scanf("%s",&exit);
}
}

wr(int bit, int a)
{
outb(bit,a);
}

init_8255()
{
if(ioperm(0x200,8,1))
{
printf(" Couldn,t open 8255 port \n");
exit(1);
}
}

end_8255()
{
ioperm(0x200,8,0);
}

sc1()
{

```

```
int il,ch1,b,nb;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

float n;
    wr(0x99,0x203);
usleep(100000);
    wr(0x82,0x207);
    usleep(100000);

printf("Select Mode One Step(1) Or Scan(2)\n");
scanf("%s",&ch1);
if(ch1 == '1')
{
    while(ch1 != 'q')
        {
            printf("set d/a ==>>\n");
            scanf("%d",&ch1);
            wr(ch1,0x204);
            usleep(100000);

            wr(0x08,0x201);
            usleep(1000);
            while(i1 != 0xfe)
            {
                i1= inb(0x203);
            }
            pr_num();
            printf("EXIT (q) OR CONTINUE (c)\n");
            scanf("%s",&ch1);
        }
}

if(ch1 == '2')
{
    fad = fopen("output","w+");
    nb = 0;
    printf("ENTER NUMBER <255/NUMBER>\n");
    scanf("%d",&b);
    while(nb < 255)
        {
            wr(nb,0x204);
            wr(0x08,0x201);
            usleep(1000);
            while(i1 != 0xfe)
            {
                i1= inb(0x203);
            }
            pr_num();
            nb += b;
            n = nb*195;
            printf(" %d VOLT INPUT %f ",nb,n/10000);
            fprintf(fad,"%d VOLT INPUT %f output %f\n",nb,n/10000,result/1000);
        }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        printf("EXIT (q) OR CONTINUE (c)\n");
        scanf("%s",&ch1);
        fclose(fad);
    }

}

pr_num()
{
    wr(0x00,0x201);
    lo = inb(0x200);
    usleep(1000);
    hi = inb(0x205);
    usleep(1000);
    hi &= 0x0f;
    hi <<= 8;
    hi |= lo;
    result = hi;
    printf("output %fn",result/1000);
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Features

- Pin Compatible with NMOS 8255A
- 24 Programmable I/O Pins
- Fully TTL Compatible
- High Speed, No "Wait State" Operation with 5MHz and 8MHz 80C86 and 80C88
- Direct Bit Set/Reset Capability
- Enhanced Control Word Read Capability
- L7 Process
- 2.5mA Drive Capability on All I/O Ports
- Low Standby Power (ICCSB) .....10µA

### Description


The Intersil 82C55A is a high performance CMOS version of the industry standard 8255A and is manufactured using a self-aligned silicon gate CMOS process (Scaled SAJ1 IV). It is a general purpose programmable I/O device which may be used with many different microprocessors. There are 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. The high performance and industry standard configuration of the 82C55A make it compatible with the 80C86, 80C88 and other microprocessors.

Static CMOS circuit design insures low operating power. TTL compatibility over the full military temperature range and bus hold circuitry eliminate the need for pull-up resistors. The Intersil advanced SAJ1 process results in performance equal to or greater than existing functionally equivalent products at a fraction of the power.

### Ordering Information

PART NUMBERS		PACKAGE	TEMPERATURE RANGE	PKG. NO.
5MHz	8MHz			
CP82C55A-5	CP82C55A	40 Ld PDIP	0°C to 70°C	E40.6
IP82C55A-5	IP82C55A		-40°C to 85°C	E40.6
CS82C55A-5	CS82C55A	44 Ld PLCC	0°C to 70°C	N44.65
IS82C55A-5	IS82C55A		-40°C to 85°C	N44.65
CD82C55A-5	CD82C55A	40 Ld CERDIP	0°C to 70°C	F40.6
ID82C55A-5	ID82C55A		-40°C to 85°C	F40.6
MD82C55A-5/B	MD82C55A/B		-55°C to 125°C	F40.6
8406601QA	8406602QA	SMD#		F40.6
MR82C55A-5/B	MR82C55A/B	44 Pad CLCC	-55°C to 125°C	J44.A
8406601XA	8406602XA	SMD#		J44.A

### Pinouts



CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.  
<http://www.intersil.com> or 407-727-9207 | Copyright © Intersil Corporation 1999


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# 82C55A

## Pin Description

SYMBOL	PIN NUMBER	TYPE	DESCRIPTION
V <sub>CC</sub>	26		V <sub>CC</sub> : The +5V power supply pin. A 0.1μF capacitor between pins 26 and 7 is recommended for decoupling.
GND	7		GROUND
D0-D7	27-34	I/O	DATA BUS: The Data Bus lines are bidirectional three-state pins connected to the system data bus.
RESET	35	I	RESET: A high on this input clears the control register and all ports (A, B, C) are set to the input mode with the "Bus Hold" circuitry turned on.
$\overline{CS}$	6	I	CHIP SELECT: Chip select is an active low input used to enable the 82C55A onto the Data Bus for CPU communications.
$\overline{RD}$	5	I	READ: Read is an active low input control signal used by the CPU to read status information or data via the data bus.
$\overline{WR}$	36	I	WRITE: Write is an active low input control signal used by the CPU to load control words and data into the 82C55A.
A0-A1	8, 9	I	ADDRESS: These input signals, in conjunction with the $\overline{RD}$ and $\overline{WR}$ inputs, control the selection of one of the three ports or the control word register. A0 and A1 are normally connected to the least significant bits of the Address Bus A0, A1.
PA0-PA7	1-4, 37-40	I/O	PORT A: 8-bit input and output port. Both bus hold high and bus hold low circuitry are present on this port.
PB0-PB7	18-25	I/O	PORT B: 8-bit input and output port. Bus hold high circuitry is present on this port.
PC0-PC7	10-17	I/O	PORT C: 8-bit input and output port. Bus hold circuitry is present on this port.

## Functional Diagram



**Functional Description**

**Data Bus Buffer**

This three-state bi-directional 8-bit buffer is used to interface the 82C55A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

**Read/Write and Control Logic**

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

**(CS) Chip Select.** A "low" on this input pin enables the communication between the 82C55A and the CPU.

**(RD) Read.** A "low" on this input pin enables 82C55A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 82C55A.

**(WR) Write.** A "low" on this input pin enables the CPU to write data or control words into the 82C55A.

**(A0 and A1) Port Select 0 and Port Select 1.** These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word register. They are normally connected to the least significant bits of the address bus (A0 and A1).




FIGURE 1. 82C55A BLOCK DIAGRAM. DATA BUS BUFFER, READ/WRITE, GROUP A & B CONTROL LOGIC FUNCTIONS

**(RESET) Reset.** A "high" on this input initializes the control register to 9Bh and all ports (A, B, C) are set to the input mode. "Bus hold" devices internal to the 82C55A will hold the I/O port inputs to a logic "1" state with a maximum hold current of 400µA.

**Group A and Group B Controls**

The functional configuration of each port is programmed by the systems software. In essence, the CPU "outputs" a control word to the 82C55A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 82C55A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A - Port A and Port C upper (C7 - C4)

Control Group B - Port B and Port C lower (C3 - C0)

The control word register can be both written and read as shown in the "Basic Operation" table. Figure 4 shows the control word format for both Read and Write operations. When the control word is read, bit D7 will always be a logic "1", as this implies control word mode information.

**82C55A BASIC OPERATION**

A1	A0	RD	WR	CS	INPUT OPERATION (READ)
0	0	0	1	0	Port A → Data Bus
0	1	0	1	0	Port B → Data Bus
1	0	0	1	0	Port C → Data Bus
1	1	0	1	0	Control Word → Data Bus
OUTPUT OPERATION (WRITE)					
0	0	1	0	0	Data Bus → Port A
0	1	1	0	0	Data Bus → Port B
1	0	1	0	0	Data Bus → Port C
1	1	1	0	0	Data Bus → Control
DISABLE FUNCTION					
X	X	X	X	1	Data Bus → Three-State
X	X	1	1	0	Data Bus → Three-State

## 82C55A

### Ports A, B, and C

The 82C55A contains three 8-bit ports (A, B, and C). All can be configured to a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 82C55A.

**Port A** One 8-bit data output latch/buffer and one 8-bit data input latch. Both "pull-up" and "pull-down" bus-hold devices are present on Port A. See Figure 2A.

**Port B** One 8-bit data input/output latch/buffer and one 8-bit data input buffer. See Figure 2B.

**Port C** One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal output and status signal inputs in conjunction with ports A and B. See Figure 2B.




FIGURE 2A. PORT A BUS-HOLD CONFIGURATION




FIGURE 2B. PORT B AND C BUS-HOLD CONFIGURATION

FIGURE 2. BUS-HOLD CONFIGURATION

### Operational Description

#### Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 - Basic Input/Output
- Mode 1 - Strobed Input/Output
- Mode 2 - Bi-directional Bus

When the reset input goes "high", all ports will be set to the input mode with all 24 port lines held at a logic "one" level by internal bus hold devices. After the reset is removed, the 82C55A can remain in the input mode with no additional initialization required. This eliminates the need to pullup or pulldown resistors in all CMOS designs. The control word register will contain 9Bh. During the execution of the system program, any of the other modes may be selected using a single output instruction. This allows a single 82C55A to service a variety of peripheral devices with a simple software maintenance routine. Any port programmed as an output port is initialized to all zeros when the control word is written.

register will contain 9Bh. During the execution of the system program, any of the other modes may be selected using a single output instruction. This allows a single 82C55A to service a variety of peripheral devices with a simple software maintenance routine. Any port programmed as an output port is initialized to all zeros when the control word is written.




FIGURE 3. BASIC MODE DEFINITIONS AND BUS INTERFACE




FIGURE 4. MODE DEFINITION FORMAT

เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต  
 การใช้งานและการดูแลรักษา: โปรดอ่านคู่มือการใช้งานและข้อควรระวังก่อนใช้งานทุกครั้ง  
 การใช้งานและการดูแลรักษา: โปรดอ่านคู่มือการใช้งานและข้อควรระวังก่อนใช้งานทุกครั้ง

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance: Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.

The mode definitions and possible mode combinations may seem confusing at first, but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 82C55A has taken into account things such as efficient PC board layout, control signal definition vs. PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

**Single Bit Set/Reset Feature (Figure 5)**

Any of the eight bits of Port C can be Set or Reset using a single Output instruction. This feature reduces software requirements in control-based applications.

When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were output ports.




FIGURE 5. BIT SET/RESET FORMAT

**Interrupt Control Functions**

When the 82C55A is programmed to operate in mode 1 or mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the bit set/reset function of port C.

This function allows the programmer to enable or disable a CPU interrupt by a specific I/O device without affecting any other device in the interrupt structure.

**INTE Flip-Flop Definition**

(BIT-SET)-INTE is SET - Interrupt Enable

(BIT-RESET)-INTE is Reset - Interrupt Disable

NOTE: All Mask flip-flops are automatically reset during mode selection and device Reset.

**Operating Modes**

**Mode 0 (Basic Input/Output).** This functional configuration provides simple input and output operations for each of the three ports. No handshaking is required, data is simply written to or read from a specific port.

Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports
- Any Port can be input or output
- Outputs are latched
- Input are not latched
- 16 different Input/Output configurations possible

MODE 0 PORT DEFINITION

A		B		GROUP A		GROUP B	
D4	D3	D1	D0	PORT A	PORTC (Upper)	#	PORT B (Lower)
0	0	0	0	Output	Output	0	Output
0	0	0	1	Output	Output	1	Output
0	0	1	0	Output	Output	2	Input
0	0	1	1	Output	Output	3	Input
0	1	0	0	Output	Input	4	Output
0	1	0	1	Output	Input	5	Output
0	1	1	0	Output	Input	6	Input
0	1	1	1	Output	Input	7	Input
1	0	0	0	Input	Output	8	Output
1	0	0	1	Input	Output	9	Output
1	0	1	0	Input	Output	10	Input
1	0	1	1	Input	Output	11	Input
1	1	0	0	Input	Input	12	Output
1	1	0	1	Input	Input	13	Output
1	1	1	0	Input	Input	14	Input
1	1	1	1	Input	Input	15	Input

# 82C55A

## Absolute Maximum Ratings $T_A = 25^\circ\text{C}$

Supply Voltage .....	+8.0V
Input, Output or I/O Voltage .....	GND-0.5V to $V_{CC}+0.5V$
ESD Classification .....	Class 1

## Operating Conditions

Voltage Range .....	+4.5V to 5.5V
Operating Temperature Range	
C82C55A .....	0°C to 70°C
I82C55A .....	-40°C to 85°C
M82C55A .....	-55°C to 125°C

## Thermal Information

Thermal Resistance (Typical, Note 1)	$\theta_{JA}$	$\theta_{JC}$
CERDIP Package .....	50°C/W	10°C/W
CLCC Package .....	65°C/W	14°C/W
PDIP Package .....	50°C/W	N/A
PLCC Package .....	46°C/W	N/A
Maximum Storage Temperature Range .....	-65°C to 150°C	
Maximum Junction Temperature		
CDIP Package .....	175°C	
PDIP Package .....	150°C	
Maximum Lead Temperature (Soldering 10s) .....	300°C (PLCC Lead Tips Only)	

## Die Characteristics

Gate Count ..... 1000 Gates

**CAUTION:** Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

### NOTE:

- $\theta_{JA}$  is measured with the component mounted on an evaluation PC board in free air.

## Electrical Specifications

$V_{CC} = 5.0V \pm 10\%$ ;  $T_A = 0^\circ\text{C}$  to  $+70^\circ\text{C}$  (C82C55A);  
 $T_A = -40^\circ\text{C}$  to  $+85^\circ\text{C}$  (I82C55A);  
 $T_A = -55^\circ\text{C}$  to  $+125^\circ\text{C}$  (M82C55A)

SYMBOL	PARAMETER	LIMITS		UNITS	TEST CONDITIONS
		MIN	MAX		
$V_{IH}$	Logical One Input Voltage	2.0 2.2	-	V	I82C55A, C82C55A, M82C55A
$V_{IL}$	Logical Zero Input Voltage	-	0.8	V	
$V_{OH}$	Logical One Output Voltage	3.0 $V_{CC}-0.4$	-	V	$I_{OH} = -2.5\text{mA}$ , $I_{OH} = -100\mu\text{A}$
$V_{OL}$	Logical Zero Output Voltage	-	0.4	V	$I_{OL} +2.5\text{mA}$
$I_I$	Input Leakage Current	-1.0	+1.0	$\mu\text{A}$	$V_{IN} = V_{CC}$ or GND, DIP Pins: 5, 6, 8, 9, 35, 36
IO	I/O Pin Leakage Current	-10	+10	$\mu\text{A}$	$V_O = V_{CC}$ or GND DIP Pins: 27 - 34
IBHH	Bus Hold High Current	-50	-400	$\mu\text{A}$	$V_O = 3.0V$ . Ports A, B, C
IBHL	Bus Hold Low Current	50	400	$\mu\text{A}$	$V_O = 1.0V$ . Port A ONLY
IDAR	Darlington Drive Current	-2.5	Note 2, 4	mA	Ports A, B, C. Test Condition 3
ICCSB	Standby Power Supply Current	-	10	$\mu\text{A}$	$V_{CC} = 5.5V$ , $V_{IN} = V_{CC}$ or GND. Output Open
ICCOP	Operating Power Supply Current	-	1	mA/MHz	$T_A = +25^\circ\text{C}$ , $V_{CC} = 5.0V$ , Typical (See Note 3)

### NOTES:

- No internal current limiting exists on Port Outputs. A resistor must be added externally to limit the current.
- ICCOP = 1mA/MHz of Peripheral Read/Write cycle time. (Example: 1.0 $\mu\text{s}$  I/O Read/Write cycle time = 1mA).
- Tested as  $V_{OH}$  at -2.5mA.

## Capacitance $T_A = 25^\circ\text{C}$

SYMBOL	PARAMETER	TYPICAL	UNITS	TEST CONDITIONS
CIN	Input Capacitance	10	pF	FREQ = 1MHz, All Measurements are referenced to device GND
CI/O	I/O Capacitance	20	pF	

## 82C55A

**AC Electrical Specifications**  $V_{CC} = +5V \pm 10\%$ ,  $GND = 0V$ ;  $T_A = -55^\circ C$  to  $+125^\circ C$  (M82C55A) (M82C55A-5);  
 $T_A = -40^\circ C$  to  $+85^\circ C$  (I82C55A) (I82C55A-5);  
 $T_A = 0^\circ C$  to  $+70^\circ C$  (C82C55A) (C82C55A-5)

SYMBOL	PARAMETER	82C55A-5		82C55A		UNITS	TEST CONDITIONS
		MIN	MAX	MIN	MAX		
<b>READ TIMING</b>							
(1) tAR	Address Stable Before $\overline{RD}$	0	-	0	-	ns	
(2) tRA	Address Stable After $\overline{RD}$	0	-	0	-	ns	
(3) tRR	$\overline{RD}$ Pulse Width	250	-	150	-	ns	
(4) tRD	Data Valid From $\overline{RD}$	-	200	-	120	ns	1
(5) tDF	Data Float After $\overline{RD}$	10	75	10	75	ns	2
(6) tRV	Time Between $\overline{RD}$ s and/or $\overline{WR}$ s	300	-	300	-	ns	
<b>WRITE TIMING</b>							
(7) tAW	Address Stable Before $\overline{WR}$	0	-	0	-	ns	
(8) tWA	Address Stable After $\overline{WR}$	20	-	20	-	ns	
(9) tWW	$\overline{WR}$ Pulse Width	100	-	100	-	ns	
(10) tDW	Data Valid to $\overline{WR}$ High	100	-	100	-	ns	
(11) tWD	Data Valid After $\overline{WR}$ High	30	-	30	-	ns	
<b>OTHER TIMING</b>							
(12) tWB	$\overline{WR} = 1$ to Output	-	350	-	350	ns	1
(13) tIR	Peripheral Data Before $\overline{RD}$	0	-	0	-	ns	
(14) tHR	Peripheral Data After $\overline{RD}$	0	-	0	-	ns	
(15) tAK	ACK Pulse Width	200	-	200	-	ns	
(16) tST	STB Pulse Width	100	-	100	-	ns	
(17) tPS	Peripheral Data Before STB High	20	-	20	-	ns	
(18) tPH	Peripheral Data After STB High	50	-	50	-	ns	
(19) tAD	ACK = 0 to Output	-	175	-	175	ns	1
(20) tKD	ACK = 1 to Output Float	20	250	20	250	ns	2
(21) tWOB	$\overline{WR} = 1$ to OBF = 0	-	150	-	150	ns	1
(22) tAOB	ACK = 0 to OBF = 1	-	150	-	150	ns	1
(23) tSIB	STB = 0 to IBF = 1	-	150	-	150	ns	1
(24) tRIB	$\overline{RD} = 1$ to IBF = 0	-	150	-	150	ns	1
(25) tRIT	$\overline{RD} = 0$ to INTR = 0	-	200	-	200	ns	1
(26) tSIT	STB = 1 to INTR = 1	-	150	-	150	ns	1
(27) tAIT	ACK = 1 to INTR = 1	-	150	-	150	ns	1
(28) tWIT	$\overline{WR} = 0$ to INTR = 0	-	200	-	200	ns	1
(29) tRES	Reset Pulse Width	500	-	500	-	ns	1, (Note)

NOTE: Period of initial Reset pulse after power-on must be at least 50 $\mu$ sec. Subsequent Reset pulses may be 500ns minimum.

Timing Waveforms




FIGURE 25. MODE 0 (BASIC INPUT)




FIGURE 26. MODE 0 (BASIC OUTPUT)




FIGURE 27. MODE 1 (STROBED INPUT)

Timing Waveforms (Continued)




FIGURE 28. MODE 1 (STROBED OUTPUT)




FIGURE 29. MODE 2 (BI-DIRECTIONAL)

NOTE: Any sequence where  $\overline{WR}$  occurs before  $\overline{ACK}$  and  $\overline{STB}$  occurs before  $\overline{RD}$  is permissible. ( $\text{INTR} = \text{IBF} \cdot \overline{\text{MASK}} \cdot \overline{\text{STB}} \cdot \overline{\text{RD}} \cdot \overline{\text{OBF}} \cdot \overline{\text{MASK}} \cdot \overline{\text{ACK}} \cdot \overline{\text{WR}}$ )

Timing Waveforms (Continued)




FIGURE 30. WRITE TIMING





FIGURE 31. READ TIMING

AC Test Circuit



NOTE: Includes STRAY and JIG Capacitance

AC Testing Input, Output Waveforms




AC Testing: All AC Parameters tested as per test circuits. Input RISE and FALL times are driven at 1ns/V.


TEST CONDITION DEFINITION TABLE

TEST CONDITION	V1	R1	R2	C1
1	1.7V	523Ω	Open	150pF
2	V <sub>CC</sub>	2kΩ	1.7kΩ	50pF
3	1.5V	750Ω	Open	50pF

Burn-In Circuits




- NOTES:
1. V<sub>CC</sub> = 5.5V ± 0.5V
  2. V<sub>IH</sub> = 4.5V ± 10%
  3. V<sub>IL</sub> = -0.2V to 0.4V
  4. GND = 0V



- NOTES:
1. C1 = 0.01μF minimum
  2. All resistors are 47kΩ ± 5%
  3. f0 = 100kHz ± 10%
  4. f1 = f0 + 2; f2 = f1 + 2; ... ; f15 = f14 + 2

# SN74LS682, SN74LS684, SN74LS688



ON Semiconductor

<http://onsemi.com>

## 8-Bit Magnitude Comparators

The SN74LS682, 684, 688 are 8-bit magnitude comparators. These device types are designed to perform comparisons between two eight-bit binary or BCD words. All device types provide  $\overline{P=Q}$  outputs and the LS682 and LS684 have  $\overline{P>Q}$  outputs also.

The LS682, LS684 and LS688 are totem pole devices. The LS682 has a 20 k $\Omega$  pullup resistor on the Q inputs for analog or switch data.

LOW  
POWER  
SCHOTTKY

TYPE	P = Q	P > Q	OUTPUT ENABLE	OUTPUT CONFIGURATION	PULLUP
LS682	yes	yes	no	totem-pole	yes
LS684	yes	yes	no	totem-pole	no
LS688	yes	no	yes	totem-pole	no


MARKING  
DIAGRAMS

### GUARANTEED OPERATING RANGES


Symbol	Parameter	Min	Typ	Max	Unit
V <sub>CC</sub>	Supply Voltage	4.75	5.0	5.25	V
T <sub>A</sub>	Operating Ambient Temperature Range	0	25	70	°C
I <sub>OH</sub>	Output Current – High			-0.4	mA
I <sub>OL</sub>	Output Current – Low			24	mA



PDIP-20  
N SUFFIX  
CASE 738



SOIC-20  
DW SUFFIX  
CASE 751D



x = 2, 4, or 8  
A = Assembly Location  
WL = Wafer Lot  
YY = Year  
WW = Work Week



### ORDERING INFORMATION

Device	Package	Shipping
SN74LS682N	PDIP-20	1440 Units/Box
SN74LS682DW	SOIC-20	2500/Tape & Reel
SN74LS684N	PDIP-20	1440 Units/Box
SN74LS684DW	SOIC-20	2500/Tape & Reel
SN74LS688N	PDIP-20	1440 Units/Box
SN74LS688DW	SOIC-20	2500/Tape & Reel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# SN74LS682, SN74LS684, SN74LS688

## CONNECTION DIAGRAMS (TOP VIEW)



FUNCTION TABLE

INPUTS			OUTPUTS	
DATA	ENABLES		P = Q	P > Q
P, Q	G, GT	G2		
P = Q	L	L	L	H
P > Q	L	L	H	L
P < Q	L	L	H	L
X	H	H	H	H

H = HIGH Level, L = LOW Level, X = Irrelevant

# SN74LS682, SN74LS684, SN74LS688


## DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V <sub>IH</sub>	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V <sub>IL</sub>	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage for All Inputs
V <sub>IK</sub>	Input Clamp Diode Voltage		-0.65	-1.5	V	V <sub>CC</sub> = MIN, I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	2.7	3.5		V	V <sub>CC</sub> = MIN, I <sub>OH</sub> = MAX, V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> per Truth Table
V <sub>OL</sub>	Output LOW Voltage		0.25	0.4	V	I <sub>OL</sub> = 12 mA
			0.35	0.5	V	I <sub>OL</sub> = 24 mA
I <sub>IH</sub>	Input HIGH Current			20	μA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 2.7 V
		LS682-Q Inputs		0.1	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 5.5 V
		Others		0.1	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 7.0 V
I <sub>IL</sub>	Input LOW Current	LS682-Q Inputs		-0.4	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 0.4 V
		Others		-0.2	mA	
I <sub>OS</sub>	Short Circuit Current (Note 1.)	-30		-130	mA	V <sub>CC</sub> = MAX
I <sub>CC</sub>	Power Supply Current	LS682		70	mA	V <sub>CC</sub> = MAX
		LS684		65	mA	
		LS688		65	mA	

1. Not more than one output should be shorted at a time, nor for more than 1 second.

# SN74LS682, SN74LS684, SN74LS688

LOGIC DIAGRAMS



## SN74LS682, SN74LS684, SN74LS688

AC CHARACTERISTICS ( $T_A = 25^\circ\text{C}$ )

### SN74LS682

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P} = \overline{Q}$		13 15	25 25	ns	$V_{CC} = 5.0\text{ V}$ $C_L = 45\text{ pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P} = \overline{Q}$		14 15	25 25	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P} > \overline{Q}$		20 15	30 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P} > \overline{Q}$		21 19	30 30	ns	

### SN74LS684

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P} = \overline{Q}$		15 17	25 25	ns	$V_{CC} = 5.0\text{ V}$ $C_L = 45\text{ pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P} = \overline{Q}$		16 15	25 25	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P} > \overline{Q}$		22 17	30 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P} > \overline{Q}$		24 20	30 30	ns	

### SN74LS688


Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P} = \overline{Q}$		12 17	18 23	ns	$V_{CC} = 5.0\text{ V}$ $C_L = 45\text{ pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P} = \overline{Q}$		12 17	18 23	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G}$ , $\overline{G1}$ to $\overline{P} = \overline{Q}$		12 13	18 20	ns	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# SN74LS682, SN74LS684, SN74LS688

## PACKAGE DIMENSIONS


N SUFFIX  
PLASTIC PACKAGE  
CASE 738-03  
ISSUE E



NOTES:


1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	1.010	1.070	25.66	27.17
B	0.240	0.260	6.10	6.60
C	0.150	0.180	3.81	4.57
D	0.015	0.022	0.39	0.55
E	0.050 BSC		1.27 BSC	
F	0.050	0.070	1.27	1.77
G	0.100 BSC		2.54 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.140	2.80	3.55
L	0.300 BSC		7.62 BSC	
M	0° 15°		0° 15°	
N	0.020	0.040	0.51	1.01




# TC7109/A

## Package Type



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Application



# TC7109/A

## 1.0 ELECTRICAL CHARACTERISTICS

### Absolute Maximum Ratings\*

Positive Supply Voltage (GND to V+)	+6.2V
Negative Supply Voltage (GND to V-)	-9V
Analog Input Voltage (Low to High) (Note 1)	V+ to V-
Reference Input Voltage:	
(Low to High) (Note 1)	V+ to V-
Digital Input Voltage:	
(Pins 2-27) (Note 2)	GND - 0.3V
Power Dissipation, T <sub>A</sub> ≤ 70°C (Note 3)	
CerDIP	2.29W
Plastic DIP	1.23W
PLCC	1.23W
PQFP	1.00W
Operating Temperature Range	
Plastic Package (C)	0°C to +70°C
Ceramic Package (I)	-25°C to +85°C
Storage Temperature Range	-65°C to +150°C

\*Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions above those indicated in the operation sections of the specifications is not implied. Exposure to Absolute Maximum Rating conditions for extended periods may affect device reliability.

### TC7109/TC7109A ELECTRICAL SPECIFICATIONS

Electrical Characteristics: All parameters with V+ = +5V, V- = -5V, GND = 0V, T <sub>A</sub> = +25°C, unless otherwise indicated.						
Symbol	Parameter	Min	Typ	Max	Unit	Test Conditions
<b>Analog</b>						
	Overload Recovery Time (TC7109A)	—	0	1	Measurement Cycle	
	Zero Input Reading	-0000 <sub>8</sub>	±0000 <sub>8</sub>	+0000 <sub>8</sub>	Octal Reading	V <sub>IN</sub> = 0V; Full Scale = 409.6mV
	Ratio Metric Reading	3777 <sub>8</sub>	3777 <sub>8</sub> 4000 <sub>8</sub>	4000 <sub>8</sub>	Octal Reading	V <sub>IN</sub> = V <sub>REF</sub> V <sub>REF</sub> = 204.8mV
NL	Non-Linearity (Max Deviation from Best Straight Line Fit)	-1	±0.2	+1	Count	Full Scale = 409.6mV to 2.048V Over Full Operating Temperature Range
	Rollover Error (Difference in Reading for Equal Positive and Inputs near (Full Scale)	-1	±0.02	+1	Count	Full Scale = 409.6mV to 2.048V Over Full Operating Temperature Range
CMRR	Input Common Mode Rejection Ratio	—	50	—	μV/V	V <sub>CM</sub> ±1V, V <sub>IN</sub> = 0V Full Scale = 409.6mV
V <sub>CMR</sub>	Common Mode Voltage Range	V- +1.5	—	V+ -1.5	V	Input High, Input Low and Common Pins
e <sub>N</sub>	Noise (P-P Value Not Exceeded 95% of Time)	—	15	—	μV	V <sub>IN</sub> = 0V, Full Scale = 409.6mV
I <sub>IN</sub>	Leakage Current at Input	—	1	10	pA	V <sub>IN</sub> , All Packages: +25°C
		—	20	100	pA	C Device: 0°C ≤ T <sub>A</sub> ≤ +70°C
		—	100	250	pA	I Device: -25°C ≤ T <sub>A</sub> ≤ +85°C
TC <sub>ZS</sub>	Zero Reading Drift	—	0.2	1	μV/°C	V <sub>IN</sub> = 0V
TC <sub>FS</sub>	Scale Factor Temperature Coefficient	—	1	5	μV/°C	V <sub>IN</sub> = 408.9mV = >7770 <sub>8</sub> Reading, Ext Ref = 0ppm/°C

- Note** 1: Input voltages may exceed supply voltages if input current is limited to ±100μA.  
 2: Connecting any digital inputs or outputs to voltages greater than V+ or less than GND may cause destructive device latchup. Therefore, it is recommended that inputs from sources other than the same power supply should not be applied to the TC7109A before its power supply is established. In multiple supply systems, the supply to the device should be activated first.  
 3: This limit refers to that of the package and will not occur during normal operation.

## TC7109/TC7109A ELECTRICAL SPECIFICATIONS (CONTINUED)

Electrical Characteristics: All parameters with  $V_+ = +5V$ ,  $V_- = -5V$ ,  $GND = 0V$ ,  $T_A = +25^\circ C$ , unless otherwise indicated.

Symbol	Parameter	Min	Typ	Max	Unit	Test Conditions
$I_+$	Supply Current ( $V_+$ to GND)	—	700	1500	$\mu A$	$V_{IN} = 0V$ , Crystal Oscillator 3.58MHz Test Circuit
$I_S$	Supply Current ( $V_+$ to $V_-$ )	—	700	1500	$\mu A$	Pins 2-21, 25, 26, 27, 29 Open
$V_{REF}$	Reference Out Voltage	-2.4	-2.8	-3.2	V	Referenced to $V_+$ , 25k $\Omega$ Between $V_+$ and Ref Out
$TC_{REF}$	Ref Out Temperature Coefficient	—	80	—	ppm/ $^\circ C$	25k $\Omega$ Between $V_+$ and Ref Out $0^\circ C \leq T_A \leq +70^\circ C$
<b>Digital</b>						
$V_{OH}$	Output High Voltage $I_{OUT} = 700\mu A$	3.5	4.3	—	V	TC7109: $I_{OUT} = 100\mu A$ Pins 3-16, 18, 19, 20 TC7109A: $I_{OUT} = 700\mu A$
$V_{OL}$	Output Low Voltage	—	0.2	0.4	$\mu A$	$I_{OUT} = 1.6mA$
	Output Leakage Current	—	$\pm 0.01$	$\pm 1$	$\mu A$	Pins 3-16 High Impedance
	Control I/O Pull-up Current	—	5	—	$\mu F$	Pins 18, 19, 20 $V_{OUT} = V_+ - 3V$ Mode Input at GND
	Control I/O Loading	—	—	50	pF	HBEN, Pin 19; LBEN, Pin 18
$V_{IH}$	Input High Voltage	2.5	—	—	V	Pins 18-21, 26, 27 Referenced to GND
$V_{IL}$	Input Low Voltage	—	—	1	V	Pins 18-21, 26, 27 Referenced to GND
	Input Pull-up Current	—	5	—	$\mu A$	Pins 26, 27; $V_{OUT} = V_+ - 3V$
		—	25	—	$\mu A$	Pins 17, 24; $V_{OUT} = V_+ - 3V$
	Input Pull-down Current	—	1	—	$\mu A$	Pins 21, $V_{OUT} = GND = +3V$
	Oscillator Output Current, High	—	1	—	mA	$V_{OUT} = 2.5V$
	Oscillator Output Current, Low	—	1.5	—	mA	$V_{OUT} = 2.5V$
	Buffered Oscillator Output Current High	—	2	—	mA	$V_{OUT} = 2.5V$
	Buffered Oscillator Output Current Low	—	5	—	mA	$V_{OUT} = 2.5V$
$t_W$	Mode Input Pulse Width	60	—	—	nsec	

- Note**
- 1: Input voltages may exceed supply voltages if input current is limited to  $\pm 100\mu A$ .
  - 2: Connecting any digital inputs or outputs to voltages greater than  $V_+$  or less than GND may cause destructive device latchup. Therefore, it is recommended that inputs from sources other than the same power supply should not be applied to the TC7109A before its power supply is established. In multiple supply systems, the supply to the device should be activated first.
  - 3: This limit refers to that of the package and will not occur during normal operation.

**HANDLING PRECAUTIONS:** These devices are CMOS and must be handled correctly to prevent damage. Package and store only in conductive foam, antistatic tubes, or other conducting material. Use proper antistatic handling procedures. Do not connect in circuits under "power-on" conditions, as high transients may cause permanent damage.

# TC7109/A

## 2.0 PIN DESCRIPTIONS

The descriptions of the pins are listed in Table 2-1.

**TABLE 2-1: PIN FUNCTION TABLE**

Pin Number (40-Pin PDIP)	Symbol	Description
1	GND	Digital ground, 0V, ground return for all digital logic.
2	STATUS	Output HIGH during integrate and de-integrate until data is latched. Output LOW when analog section is in auto-zero or zero integrator configuration.
3	POL	Polarity - High for positive input.
4	OR	Over Range - High if over ranged (Three-State Data bit).
5	B <sub>12</sub>	Bit 12 (Most Significant bit) (Three-State Data bit).
6	B <sub>11</sub>	Bit 11 (Three-State Data bit).
7	B <sub>10</sub>	Bit 10 (Three-State Data bit).
8	B <sub>9</sub>	Bit 9 (Three-State Data bit).
9	B <sub>8</sub>	Bit 8 (Three-State Data bit).
10	B <sub>7</sub>	Bit 7 (Three-State Data bit).
11	B <sub>6</sub>	Bit 6 (Three-State Data bit).
12	B <sub>5</sub>	Bit 5 (Three-State Data bit).
13	B <sub>4</sub>	Bit 4 (Three-State Data bit).
14	B <sub>3</sub>	Bit 3 (Three-State Data bit).
15	B <sub>2</sub>	Bit 2 (Three-State Data bit).
16	B <sub>1</sub>	Bit 1 (Least Significant bit) (Three-State Data bit).
17	TEST	Input High - Normal operation. Input LOW - Forces all bit outputs HIGH. <b>Note:</b> This input is used for test purposes only.
18	$\overline{\text{LBEN}}$	Low Byte Enable - with MODE (Pin 21) LOW, and $\overline{\text{CE/LOAD}}$ (Pin 20) LOW, taking this pin LOW activates low order byte outputs, B <sub>1</sub> -B <sub>8</sub> . With MODE (Pin 21) HIGH, this pin serves as low byte flag output used in Handshake mode. (See Figure 3-7, Figure 3-8, and Figure 3-9.)
19	$\overline{\text{HBEN}}$	High Byte Enable - with MODE (Pin 21) LOW, and $\overline{\text{CE/LOAD}}$ (Pin 20) LOW, taking this pin LOW activates high order byte outputs, B <sub>9</sub> -B <sub>12</sub> , POL, OR. With MODE (Pin 21) HIGH, this pin serves as high byte flag output used in Handshake mode. See Figures 3-7, 3-8, and 3-9.
20	$\overline{\text{CE/LOAD}}$	Chip Enable/Load - with MODE (Pin 21) LOW, $\overline{\text{CE/LOAD}}$ serves as a master output enable. When HIGH, B <sub>1</sub> -B <sub>12</sub> , POL, OR outputs are disabled. When MODE (Pin 21) is HIGH, a load strobe is used in handshake mode. (See Figure 3-7, Figure 3-8, and Figure 3-9.)
21	MODE	Input LOW - Direct Output mode where $\overline{\text{CE/LOAD}}$ (Pin 20), $\overline{\text{HBEN}}$ (Pin 19), and $\overline{\text{LBEN}}$ (Pin 18) act as inputs directly controlling byte outputs. Input Pulsed HIGH - Causes immediate entry into Handshake mode and output of data as in Figure 3-9.  Input HIGH - enables $\overline{\text{CE/LOAD}}$ (Pin 20), $\overline{\text{HBEN}}$ (Pin 19), and $\overline{\text{LBEN}}$ (Pin 18) as outputs, Handshake mode will be entered and data output as in Figure 3-7 and Figure 3-9 at conversions completion.
22	OSC IN	Oscillator Input.
23	OSC OUT	Oscillator Output.
24	OSC SEL	Oscillator Select - Input HIGH configures OSC IN, OSC OUT, BUFF OSC OUT as RC oscillator - clock will be same phase and duty cycle as BUFF OSC OUT. Input LOW configures OSC IN, OSC OUT for crystal oscillator - clock frequency will be 1/58 of frequency at BUFF OSC OUT.
25	BUFF OSC OUT	Buffered Oscillator Output.
26	RUN/HOLD	Input HIGH - Conversions continuously performed every 8192 clock pulses. Input LOW - Conversion in progress completed; converter will stop in auto-zero seven counts before integrate.
27	SEND	Input - Used in Handshake mode to indicate ability of an external device to accept data. Connect to V+ if not used.
28	V-	Analog Negative Supply - Nominally -5V with respect to GND (Pin 1).
29	REF OUT	Reference Voltage Output - Nominally 2.8V down from V+ (Pin 40).

**TABLE 2-1: PIN FUNCTION TABLE (CONTINUED)**

Pin Number (40-Pin PDIP)	Symbol	Description
30	BUFF	Buffer Amplifier Output.
31	AZ	Auto-Zero Node - Inside foil of $C_{AZ}$ .
32	INT	Integrator Output - Outside foil of $C_{INT}$ .
33	COMMON	Analog Common - System is auto-zeroed to COMMON.
34	IN LO	Differential Input Low Side.
35	IN HI	Differential Input High Side.
36	REF IN+	Differential Reference Input Positive.
37	REF CAP+	Reference Capacitor Positive.
38	REF CAP-	Reference Capacitor Negative.
39	REF IN-	Differential Reference Input Negative.
40	V+	Positive Supply Voltage - Nominally +5V with respect to GND (Pin 1).

**Note:** All Digital levels are positive true.

## 3.0 DETAILED DESCRIPTION

(All Pin Designations Refer to 40-Pin DIP.)

### 3.1 Analog Section

The Typical Application diagram on page 3 shows a block diagram of the analog section of the TC7109A. The circuit will perform conversions at a rate determined by the clock frequency (8192 clock periods per cycle), when the RUN/HOLD input is left open or connected to V+. Each measurement cycle is divided into four phases, as shown in Figure 3-1. They are: (1) Auto-Zero (AZ), (2) Signal Integrate (INT), (3) Reference De-integrate (DE), and (4) Zero Integrator (ZI).

#### 3.1.1 AUTO-ZERO PHASE

The buffer and the integrator inputs are disconnected from input high and input low and connected to analog common. The reference capacitor is charged to the reference voltage. A feedback loop is closed around the system to charge the auto-zero capacitor,  $C_{AZ}$ , to compensate for offset voltage in the buffer amplifier, integrator, and comparator. Since the comparator is included in the loop, the AZ accuracy is limited only by the noise of the system. The offset referred to the input is less than  $10\mu\text{V}$ .

#### 3.1.2 SIGNAL INTEGRATE PHASE

The buffer and integrator inputs are removed from common and connected to input high and input low. The auto-zero loop is opened. The auto-zero capacitor is placed in series in the loop to provide an equal and opposite compensating offset voltage. The differential voltage between input high and input low is integrated for a fixed time of 2048 clock periods. At the end of this phase, the polarity of the integrated signal is determined. If the input signal has no return to the converter's power supply, input low can be tied to analog common to establish the correct Common mode voltage.

#### 3.1.3 DE-INTEGRATE PHASE

Input high is connected across the previously charged reference capacitor and input low is internally connected to analog common. Circuitry within the chip ensures the capacitor will be connected with the correct polarity to cause the integrator output to return to the zero crossing (established by auto-zero), with a fixed slope. The time, represented by the number of clock periods counted for the output to return to zero, is proportional to the input signal.

## 3.1.4 ZERO INTEGRATOR PHASE

The ZI phase only occurs when an input over range condition exists. The function of the ZI phase is to eliminate residual charge on the integrator capacitor after an over range measurement. Unless removed, the residual charge will be transferred to the auto-zero capacitor and cause an error in the succeeding conversion.

The ZI phase virtually eliminates hysteresis, or "cross-talk" in multiplexed systems. An over range input on one channel will not cause an error on the next channel measured. This feature is especially useful in thermocouple measurements, where unused (or broken thermocouple) inputs are pulled to the positive supply rail.

During ZI, the reference capacitor is charged to the reference voltage. The signal inputs are disconnected from the buffer and integrator. The comparator output is connected to the buffer input, causing the integrator output to be driven rapidly to 0V (Figure 3-1). The ZI phase only occurs following an over range and lasts for a maximum of 1024 clock periods.

## 3.1.5 DIFFERENTIAL INPUT

The TC7109A has been optimized for operation with analog common near digital ground. With +5V and -5V power supplies, a full  $\pm 4V$  full scale integrator swing maximizes the analog section's performance.

A typical CMRR of 86dB is achieved for input differential voltages anywhere within the typical Common mode range of 1V below the positive supply, to 1.5V above the negative supply. However, for optimum performance, the IN HI and IN LO inputs should not come within 2V of either supply rail. Since the integrator also swings with the Common mode voltage, care must be exercised to ensure the integrator output does not saturate. A worst case condition is near a full scale negative differential input voltage with a large positive Common mode voltage. The negative input signal drives the integrator positive when most of its swing has been used up by the positive Common mode voltage. In such cases, the integrator swing can be reduced to less than the recommended  $\pm 4V$  full scale value, with some loss of accuracy. The integrator output can swing to within 0.3V of either supply without loss of linearity.

## 3.1.6 DIFFERENTIAL REFERENCE

The reference voltage can be generated anywhere within the power supply voltage of the converter. Roll-over voltage is the main source of Common mode error, caused by the reference capacitor losing or gaining charge, due to stray capacity on its nodes. With a large Common mode voltage, the reference capacitor can gain charge (increase voltage) when called upon to de-integrate a positive signal and lose charge (decrease voltage) when called upon to de-integrate a negative input signal. This difference in reference for (+) or (-) input voltages will cause a rollover error. This error can be held to less than 0.5 count, worst case, by using a large reference capacitor in comparison to the stray capacitance. To minimize rollover error from these sources, keep the reference Common mode voltage near or at analog common.

## 3.2 Digital Section

The digital section is shown in Figure 3-2 and includes the clock oscillator and scaling circuit, a 12-bit binary counter with output latches and TTL compatible three-state output drivers, UART handshake logic, polarity, over range, and control logic. Logic levels are referred to as LOW or HIGH.

Inputs driven from TTL gates should have  $3k\Omega$  to  $5k\Omega$  pull-up resistors added for maximum noise immunity. For minimum power consumption, all inputs should swing from GND (LOW) to  $V+$  (HIGH).

### 3.2.1 STATUS OUTPUT

During a conversion cycle, the STATUS output goes high at the beginning of signal integrate and goes low one-half clock period after new data from the conversion has been stored in the output latches (see Figure 3-1). The signal may be used as a "data valid" flag to drive interrupts, or for monitoring the status of the converter. (Data will not change while status is low.)

### 3.2.2 MODE INPUT

The Output mode of the converter is controlled by the MODE input. The converter is in its "Direct" Output mode, when the MODE input is LOW or left open. The output data is directly accessible under the control of the chip and byte enable inputs (this input is provided with a pull-down resistor to ensure a LOW level when the pin is left open). When the MODE input is pulsed high, the converter enters the UART Handshake mode and outputs the data in 2 bytes, then returns to "Direct" mode. When the MODE input is kept HIGH, the converter will output data in the Handshake mode at the end of every conversion cycle. With  $MODE = 0$  (direct bus transfer), the send input should be tied to  $V+$ . (See "Handshake Mode".)

# TC7109/A

FIGURE 3-2: DIGITAL SECTION





FIGURE 3-3: TC7109A RUN/HOLD OPERATION



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# DAC0830/DAC0832

## 8-Bit $\mu$ P Compatible, Double-Buffered D to A Converters

### General Description

The DAC0830 is an advanced CMOS/Si-Cr 8-bit multiplying DAC designed to interface directly with the 8080, 8048, 8085, Z80<sup>®</sup>, and other popular microprocessors. A deposited silicon-chromium R-2R resistor ladder network divides the reference current and provides the circuit with excellent temperature tracking characteristics (0.05% of Full Scale Range maximum linearity error over temperature). The circuit uses CMOS current switches and control logic to achieve low power consumption and low output leakage current errors. Special circuitry provides TTL logic input voltage level compatibility.

Double buffering allows these DACs to output a voltage corresponding to one digital word while holding the next digital word. This permits the simultaneous updating of any number of DACs.

The DAC0830 series are the 8-bit members of a family of microprocessor-compatible DACs (MICRO-DAC<sup>™</sup>).


### Features

- Double-buffered, single-buffered or flow-through digital data inputs
- Easy interchange and pin-compatible with 12-bit DAC1230 series
- Direct interface to all popular microprocessors
- Linearity specified with zero and full scale adjust only—NOT BEST STRAIGHT LINE FIT.
- Works with  $\pm 10$ V reference-full 4-quadrant multiplication
- Can be used in the voltage switching mode
- Logic inputs which meet TTL voltage level specs (1.4V logic threshold)
- Operates "STAND ALONE" (without  $\mu$ P) if desired
- Available in 20-pin small-outline or molded chip carrier package

### Key Specifications

- Current settling time: 1  $\mu$ s
- Resolution: 8 bits
- Linearity: 8, 9, or 10 bits (guaranteed over temp.)
- Gain Tempco: 0.0002% FS/ $^{\circ}$ C
- Low power dissipation: 20 mW
- Single power supply: 5 to 15 V<sub>DC</sub>

### Typical Application




00560801

BI-FET<sup>™</sup> and MICRO DAC<sup>™</sup> are trademarks of National Semiconductor Corporation. Z80<sup>®</sup> is a registered trademark of Zilog Corporation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Connection Diagrams (Top Views)

Dual-In-Line and Small-Outline Packages




00560821

Molded Chip Carrier Package



00560822



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Notes 1,

2)  
**If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.**

Supply Voltage ( $V_{CC}$ )	17 $V_{DC}$
Voltage at Any Digital Input	$V_{CC}$ to GND
Voltage at $V_{REF}$ Input	$\pm 25V$
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A=25^\circ C$ (Note 3)	500 mW
DC Voltage Applied to $I_{OUT1}$ or $I_{OUT2}$ (Note 4)	-100 mV to $V_{CC}$
ESD Susceptibility (Note 4)	800V
Lead Temperature (Soldering, 10 sec.)	

Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

### Operating Conditions

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
Part numbers with "LCN" suffix	0°C to +70°C
Part numbers with "LCWM" suffix	0°C to +70°C
Part numbers with "LCV" suffix	0°C to +70°C
Part numbers with "LCJ" suffix	-40°C to +85°C
Part numbers with "LJ" suffix	-55°C to +125°C
Voltage at Any Digital Input	$V_{CC}$ to GND

### Electrical Characteristics

$V_{REF}=10.000 V_{DC}$  unless otherwise noted. **Boldface limits apply over temperature,  $T_{MIN} \leq T_A \leq T_{MAX}$ .** For all other limits  $T_A=25^\circ C$ .

Parameter	Conditions	See Note	$V_{CC} = 4.75 V_{DC}$ $V_{CC} = 15.75 V_{DC}$		$V_{CC} = 5 V_{DC} \pm 5\%$ $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$		Limit Units
			Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)		
<b>CONVERTER CHARACTERISTICS</b>							
Resolution			8	8	8		bits
Linearity Error Max	Zero and full scale adjusted $-10V \leq V_{REF} \leq +10V$	4, 8					
DAC0830LJ & LCJ				0.05	0.05		% FSR
DAC0832LJ & LCJ				0.2	0.2		% FSR
DAC0830LCN, LCWM & LCV				0.05	0.05		% FSR
DAC0831LCN				0.1	0.1		% FSR
DAC0832LCN, LCWM & LCV				0.2	0.2		% FSR
Differential Nonlinearity Max	Zero and full scale adjusted $-10V \leq V_{REF} \leq +10V$	4, 8					
DAC0830LJ & LCJ				0.1	0.1		% FSR
DAC0832LJ & LCJ				0.4	0.4		% FSR
DAC0830LCN, LCWM & LCV				0.1	0.1		% FSR
DAC0831LCN				0.2	0.2		% FSR
DAC0832LCN, LCWM & LCV				0.4	0.4		% FSR
Monotonicity	$-10V \leq V_{REF} \leq +10V$			8	8		bits
	LJ & LCJ	4		8	8		bits
	LCN, LCWM & LCV			8	8		
Gain Error Max	Using internal $R_{fb}$ $-10V \leq V_{REF} \leq +10V$	7	$\pm 0.2$	$\pm 1$	$\pm 1$		% FS
Gain Error Tempco Max	Using internal $R_{fb}$		0.0002		0.0006		%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Electrical Characteristics (Continued)

$V_{REF}=10.000 V_{DC}$  unless otherwise noted. **Boldface limits apply over temperature,  $T_{MIN} \leq T_A \leq T_{MAX}$ .** For all other limits  $T_A=25^\circ C$ .

Parameter	Conditions	See Note	$V_{CC} = 4.75 V_{DC}$ $V_{CC} = 15.75 V_{DC}$		$V_{CC} = 5 V_{DC} \pm 5\%$ $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$	Limit Units
			Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	
<b>CONVERTER CHARACTERISTICS</b>						
Power Supply Rejection	All digital inputs latched high $V_{CC}=14.5V$ to $15.5V$ 11.5V to 12.5V 4.5V to 5.5V		0.0002 0.0006 0.013	0.0025		FS/ $^\circ C$ % FSR/V
Reference Input	Max		<b>15</b>	<b>20</b>	<b>20</b>	k $\Omega$
	Min		<b>15</b>	<b>10</b>	<b>10</b>	k $\Omega$
Output Feedthrough Error	$V_{REF}=20 V_{p-p}$ , $f=100 kHz$ All data inputs latched low		<b>3</b>			mVp-p
Output Leakage Current Max	$I_{OUT1}$ All data inputs Latched low LJ & LCJ LCN, LCWM & LCV	<b>10</b>		<b>100</b> <b>50</b>	<b>100</b> <b>100</b>	nA
	$I_{OUT2}$ All data inputs Latched high LJ & LCJ LCN, LCWM & LCV			<b>100</b> <b>50</b>	<b>100</b> <b>100</b>	nA
Output Capacitance	$I_{OUT1}$ All data inputs latched low		45 115			pF
	$I_{OUT2}$ All data inputs latched high		130 30			pF
<b>DIGITAL AND DC CHARACTERISTICS</b>						
Digital Input Voltages	Max	Logic Low LJ: 4.75V LJ: 15.75V LCJ: 4.75V LCJ: 15.75V LCN, LCWM, LCV		<b>0.6</b> <b>0.8</b> <b>0.7</b> <b>0.8</b> 0.95	<b>0.8</b>	$V_{DC}$
	Min	Logic High LJ & LCJ LCN, LCWM, LCV		<b>2.0</b> <b>1.9</b>	<b>2.0</b> <b>2.0</b>	$V_{DC}$
Digital Input Currents	Max	Digital inputs <0.8V LJ & LCJ LCN, LCWM, LCV	-50	-200 -160	-200 -200	$\mu A$ $\mu A$
		Digital inputs >2.0V LJ & LCJ LCN, LCWM, LCV	0.1	+10 +8	+10 +10	$\mu A$
Supply Current Drain	Max	LJ & LCJ	1.2	3.5	3.5	mA
		LCN, LCWM, LCV		1.7	2.0	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Electrical Characteristics

$V_{REF} = 10.000 V_{DC}$  unless otherwise noted. **Boldface limits apply over temperature,  $T_{MIN} \leq T_A \leq T_{MAX}$ .** For all other limits  $T_A = 25^\circ C$ .

Symbol	Parameter	Conditions	See Note	$V_{CC} = 15.75 V_{DC}$		$V_{CC} = 12$	$V_{CC} = 4.75 V_{DC}$		$V_{CC} = 5$	Limit Units
				Typ (Note 12)	Tested Limit (Note 5)	$V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$	Design Limit (Note 6)	Typ (Note 12)	Tested Limit (Note 5)	
<b>AC CHARACTERISTICS</b>										
$t_s$	Current Setting Time	$V_{IL} = 0V, V_{IH} = 5V$		1.0			1.0			$\mu s$
$t_w$	Write and XFER	$V_{IL} = 0V, V_{IH} = 5V$	11	100	250		375	600		
	Pulse Width Min		9		<b>320</b>	<b>320</b>		<b>900</b>	<b>900</b>	
$t_{DS}$	Data Setup Time	$V_{IL} = 0V, V_{IH} = 5V$	9	100	250		375	600		
	Min				<b>320</b>	<b>320</b>		<b>900</b>	<b>900</b>	
$t_{DH}$	Data Hold Time	$V_{IL} = 0V, V_{IH} = 5V$	9		30			50		ns
	Min				<b>30</b>			<b>50</b>		
$t_{CS}$	Control Setup Time	$V_{IL} = 0V, V_{IH} = 5V$	9	110	250		600	900		
	Min				<b>320</b>	<b>320</b>		<b>1100</b>	<b>1100</b>	
$t_{CH}$	Control Hold Time	$V_{IL} = 0V, V_{IH} = 5V$	9	0	0	10	0	0		
	Min				<b>0</b>			<b>0</b>		

**Note 1:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

**Note 2:** All voltages are measured with respect to GND, unless otherwise specified.

**Note 3:** The maximum power dissipation must be derated at elevated temperatures and is dictated by  $T_{JMAX}, \theta_{JA}$ , and the ambient temperature,  $T_A$ . The maximum allowable power dissipation at any temperature is  $P_D = (T_{JMAX} - T_A) / \theta_{JA}$  or the number given in the Absolute Maximum Ratings, whichever is lower. For this device,  $T_{JMAX} = 125^\circ C$  (plastic) or  $150^\circ C$  (ceramic), and the typical junction-to-ambient thermal resistance of the J package when board mounted is  $80^\circ C/W$ . For the N package, this number increases to  $100^\circ C/W$  and for the V package this number is  $120^\circ C/W$ .

**Note 4:** For current switching applications, both  $I_{OUT1}$  and  $I_{OUT2}$  must go to ground or the "Virtual Ground" of an operational amplifier. The linearity error is degraded by approximately  $V_{OS} \div V_{REF}$ . For example, if  $V_{REF} = 10V$  then a 1 mV offset,  $V_{OS}$ , on  $I_{OUT1}$  or  $I_{OUT2}$  will introduce an additional 0.01% linearity error.

**Note 5:** Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

**Note 6:** Guaranteed, but not 100% production tested. These limits are not used to calculate outgoing quality levels.

**Note 7:** Guaranteed at  $V_{REF} = \pm 10 V_{DC}$  and  $V_{REF} = \pm 1 V_{DC}$ .

**Note 8:** The unit "FSR" stands for "Full Scale Range," "Linearity Error" and "Power Supply Rejection" specs are based on this unit to eliminate dependence on a particular  $V_{REF}$  value and to indicate the true performance of the part. The "Linearity Error" specification of the DAC0830 is "0.05% of FSR (MAX)". This guarantees that after performing a zero and full scale adjustment (see Sections 2.5 and 2.6), the plot of the 256 analog voltage outputs will each be within  $0.05\% \times V_{REF}$  of a straight line which passes through zero and full scale.

**Note 9:** Boldface tested limits apply to the LJ and LCJ suffix parts only.


**Note 10:** A 100nA leakage current with  $R_{th} = 20k$  and  $V_{REF} = 10V$  corresponds to a zero error of  $(100 \times 10^{-9} \times 20 \times 10^3) \times 100 / 10$  which is 0.02% of FS.

**Note 11:** The entire write pulse must occur within the valid data interval for the specified  $t_w, t_{DS}, t_{DH}$ , and  $t_s$  to apply.

**Note 12:** Typicals are at  $25^\circ C$  and represent most likely parametric norm.

**Note 13:** Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

## Switching Waveform



00560802



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Definition of Package Pinouts

### Control Signals

(All control signals level actuated)

- CS:** **Chip Select** (active low). The  $\overline{CS}$  in combination with  $\overline{ILE}$  will enable  $\overline{WR}_1$ .
- ILE:** **Input Latch Enable** (active high). The  $ILE$  in combination with  $\overline{CS}$  enables  $\overline{WR}_1$ .
- $\overline{WR}_1$ :** **Write 1**. The active low  $\overline{WR}_1$  is used to load the digital input data bits (DI) into the input latch. The data in the input latch is latched when  $\overline{WR}_1$  is high. To update the input latch— $\overline{CS}$  and  $\overline{WR}_1$  must be low while  $ILE$  is high.
- $\overline{WR}_2$ :** **Write 2** (active low). This signal, in combination with  $\overline{XFER}$ , causes the 8-bit data which is available in the input latch to transfer to the DAC register.
- $\overline{XFER}$ :** **Transfer control signal** (active low). The  $\overline{XFER}$  will enable  $\overline{WR}_2$ .

- $V_{REF}$ :** **Reference Voltage Input**. This input connects an external precision voltage source to the internal R-2R ladder.  $V_{REF}$  can be selected over the range of +10 to -10V. This is also the analog voltage input for a 4-quadrant multiplying DAC application.
- $V_{CC}$ :** **Digital Supply Voltage**. This is the power supply pin for the part.  $V_{CC}$  can be from +5 to +15V<sub>DC</sub>. Operation is optimum for +15V<sub>DC</sub>.
- GND:** The pin 10 voltage must be at the same ground potential as  $I_{OUT1}$  and  $I_{OUT2}$  for current switching applications. Any difference of potential ( $V_{OS}$  pin 10) will result in a linearity change of


### Other Pin Functions

- DI<sub>0</sub>-DI<sub>7</sub>:** **Digital Inputs**. DI<sub>0</sub> is the least significant bit (LSB) and DI<sub>7</sub> is the most significant bit (MSB).
- $I_{OUT1}$ :** **DAC Current Output 1**.  $I_{OUT1}$  is a maximum for a digital code of all 1's in the DAC register, and is zero for all 0's in DAC register.
- $I_{OUT2}$ :** **DAC Current Output 2**.  $I_{OUT2}$  is a constant minus  $I_{OUT1}$ , or  $I_{OUT1} + I_{OUT2} = \text{constant}$  (1 full scale for a fixed reference voltage).
- $R_{FB}$ :** **Feedback Resistor**. The feedback resistor is provided on the IC chip for use as the shunt feedback


$$\frac{V_{OS} \text{ pin 10}}{3V_{REF}}$$

For example, if  $V_{REF} = 10V$  and pin 10 is 9mV offset from  $I_{OUT1}$  and  $I_{OUT2}$  the linearity change will be 0.03%. Pin 3 can be offset  $\pm 100mV$  with no linearity change, but the logic input threshold will shift.


## Linearity Error



a) End point test afterzero and fs adj.



b) Best straight line



c) Shifting fs adj. to pass best straight line test

## Definition of Terms

**Resolution:** Resolution is directly related to the number of switches or bits within the DAC. For example, the DAC0830 has  $2^8$  or 256 steps and therefore has 8-bit resolution.

**Linearity Error:** Linearity Error is the maximum deviation from a straight line passing through the endpoints of the DAC transfer characteristic. It is measured after adjusting for zero and full-scale. Linearity error is a parameter intrinsic to the device and cannot be externally adjusted.

National's linearity "end point test" (a) and the "best straight line" test (b,c) used by other suppliers are illustrated above. The "end point test" greatly simplifies the adjustment procedure by eliminating the need for multiple iterations of checking the linearity and then adjusting full scale until the linearity is met. The "end point test" guarantees that linearity is met

after a single full scale adjust. (One adjustment vs. multiple iterations of the adjustment.) The "end point test" uses a standard zero and F.S. adjustment procedure and is a much more stringent test for DAC linearity.

**Power Supply Sensitivity:** Power supply sensitivity is a measure of the effect of power supply changes on the DAC full-scale output.

**Settling Time:** Settling time is the time required from a code transition until the DAC output reaches within  $\pm 1/2$ LSB of the final output value. Full-scale settling time requires a zero to full-scale or full-scale to zero output change.

**Full Scale Error:** Full scale error is a measure of the output error between an ideal DAC and the actual device output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Definition of Terms (Continued)

Ideally, for the DAC0830 series, full scale is  $V_{REF} - 1\text{LSB}$ . For  $V_{REF} = 10\text{V}$  and unipolar operation,  $V_{FULL\_SCALE} = 10,000\text{V} - 39\text{mV} = 9.961\text{V}$ . Full-scale error is adjustable to zero.

**Differential Nonlinearity:** The difference between any two consecutive codes in the transfer curve from the theoretical 1 LSB to differential nonlinearity.

**Monotonic:** If the output of a DAC increases for increasing digital input code, then the DAC is monotonic. An 8-bit DAC which is monotonic to 8 bits simply means that increasing digital input codes will produce an increasing analog output.





FIGURE 1. DAC0830 Functional Diagram


## Typical Performance Characteristics

Digital Input Threshold vs. Temperature




00560626

Digital Input Threshold vs. V<sub>CC</sub>



00560627

Gain and Linearity Error Variation vs. Temperature




00560828

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Typical Performance Characteristics (Continued)

Gain and Linearity Error Variation vs. Supply Voltage




00560629

Write Pulse Width



00560630

Data Hold Time



00560631

## DAC0830 Series Application Hints

These DAC's are the industry's first microprocessor compatible, double-buffered 8-bit multiplying D to A converters. Double-buffering allows the utmost application flexibility from a digital control point of view. This 20-pin device is also pin for pin compatible (with one exception) with the DAC1230, a 12-bit MICRO-DAC. In the event that a system's analog output resolution and accuracy must be upgraded, substituting the DAC1230 can be easily accomplished. By tying address bit  $A_0$  to the ILE pin, a two-byte  $\mu P$  write instruction (double precision) which automatically increments the address for the second byte write (starting with  $A_0 = "1"$ ) can be used. This allows either an 8-bit or the 12-bit part to be used with no hardware or software changes. For the simplest 8-bit application, this pin should be tied to  $V_{CC}$  (also see other uses in section 1.1).

Analog signal control versatility is provided by a precision R-2R ladder network which allows full 4-quadrant multiplication of a wide range bipolar reference voltage by an applied digital word.

### 1.0 DIGITAL CONSIDERATIONS

A most unique characteristic of these DAC's is that the 8-bit digital input byte is double-buffered. This means that the data must transfer through two independently controlled 8-bit latching registers before being applied to the R-2R ladder network to change the analog output. The addition of a second register allows two useful control features. First, any DAC in a system can simultaneously hold the current DAC data in one register (DAC register) and the next data word in the second register (input register) to allow fast updating of the DAC output on demand. Second, and probably more important, double-buffering allows any number of DAC's in a system to be updated to their new analog output levels simultaneously via a common strobe signal.

The timing requirements and logic level convention of the register control signals have been designed to minimize or eliminate external interfacing logic when applied to most popular microprocessors and development systems. It is easy to think of these converters as 8-bit "write-only" memory locations that provide an analog output quantity. All inputs to these DAC's meet TTL voltage level specs and can also be driven directly with high voltage CMOS logic in non-microprocessor based systems. To prevent damage to the chip from static discharge, all unused digital inputs should be tied to  $V_{CC}$  or ground. If any of the digital inputs are inadvertently left floating, the DAC interprets the pin as a logic "1".

### 1.1 Double-Buffered Operation

Updating the analog output of these DAC's in a double-buffered manner is basically a two step or double write operation. In a microprocessor system two unique system addresses must be decoded, one for the input latch controlled by the  $\overline{CS}$  pin and a second for the DAC latch which is controlled by the  $\overline{XFER}$  line. If more than one DAC is being driven, Figure 2, the  $\overline{CS}$  line of each DAC would typically be decoded individually, but all of the converters could share a common  $\overline{XFER}$  address to allow simultaneous updating of any number of DAC's. The timing for this operation is shown, Figure 3.

It is important to note that the analog outputs that will change after a simultaneous transfer are those from the DAC's whose input register had been modified prior to the  $\overline{XFER}$  command.

## LM124/LM224/LM324/LM2902

### Low Power Quad Operational Amplifiers

#### General Description

The LM124 series consists of four independent, high gain, internally frequency compensated operational amplifiers which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage.

Application areas include transducer amplifiers, DC gain blocks and all the conventional op amp circuits which now can be more easily implemented in single power supply systems. For example, the LM124 series can be directly operated off of the standard +5V power supply voltage which is used in digital systems and will easily provide the required interface electronics without requiring the additional  $\pm 15V$  power supplies.

#### Unique Characteristics

- In the linear mode the input common-mode voltage range includes ground and the output voltage can also swing to ground, even though operated from only a single power supply voltage
- The unity gain cross frequency is temperature compensated
- The input bias current is also temperature compensated


#### Advantages

- Eliminates need for dual supplies
- Four internally compensated op amps in a single package
- Allows directly sensing near GND and  $V_{OUT}$  also goes to GND
- Compatible with all forms of logic
- Power drain suitable for battery operation

#### Features

- Internally frequency compensated for unity gain
- Large DC voltage gain 100 dB
- Wide bandwidth (unity gain) 1 MHz (temperature compensated)
- Wide power supply range:  
Single supply 3V to 32V  
or dual supplies  $\pm 1.5V$  to  $\pm 16V$
- Very low supply current drain (700  $\mu A$ )—essentially independent of supply voltage
- Low input biasing current 45 nA (temperature compensated)
- Low input offset voltage 2 mV and offset current: 5 nA
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage
- Large output voltage swing 0V to  $V^+ - 1.5V$

#### Connection Diagram



#### Top View

Order Number LM124J, LM124AJ, LM124J/883 (Note 2), LM124AJ/883 (Note 1), LM224J, LM224AJ, LM324J, LM324M, LM324MX, LM324AM, LM324AMX, LM2902M, LM2902MX, LM324N, LM324AN, LM324MT, LM324MTX or LM2902N LM124AJRQML and LM124AJRQMLV (Note 3)  
See NS Package Number J14A, M14A or N14A


Note 1: LM124A available per JM36510/11006

Note 2: LM124 available per JM36510/11005

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Connection Diagram (Continued)

Note 3: See STD Mil DWG 5962R99504 for Radiation Tolerant Device



Order Number LM124AW/883, LM124AWG/883, LM124W/883 or LM124WG/883  
 LM124AWRQML and LM124AWRQMLV(Note 3)  
 See NS Package Number W14B  
 LM124AWGRQML and LM124AWGRQMLV(Note 3)  
 See NS Package Number WG14A

## Schematic Diagram (Each Amplifier)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings (Note 12)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

	LM124/LM224/LM324 LM124A/LM224A/LM324A	LM2902
Supply Voltage, $V^*$	32V	26V
Differential Input Voltage	32V	26V
Input Voltage	-0.3V to +32V	-0.3V to +26V
Input Current ( $V_{IN} < -0.3V$ ) (Note 6)	50 mA	50 mA
Power Dissipation (Note 4)		
Molded DIP	1130 mW	1130 mW
Cavity DIP	1260 mW	1260 mW
Small Outline Package	800 mW	800 mW
Output Short-Circuit to GND (One Amplifier) (Note 5) $V^* \leq 15V$ and $T_A = 25^\circ C$	Continuous	Continuous
Operating Temperature Range	0°C to +70°C -25°C to +85°C -55°C to +125°C -65°C to +150°C	-40°C to +85°C
LM324/LM324A		
LM224/LM224A		
LM124/LM124A		
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	260°C	260°C
Soldering Information		
Dual-In-Line Package		
Soldering (10 seconds)	260°C	260°C
Small Outline Package		
Vapor Phase (60 seconds)	215°C	215°C
Infrared (15 seconds)	220°C	220°C
See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.		
ESD Tolerance (Note 13)	250V	250V

## Electrical Characteristics

$V^* = +5.0V$ , (Note 7), unless otherwise stated

Parameter	Conditions	LM124A			LM224A			LM324A			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	(Note 8) $T_A = 25^\circ C$		1	2		1	3		2	3	mV
Input Bias Current (Note 9)	$I_{IN(+)} \text{ or } I_{IN(-)}, V_{CM} = 0V,$ $T_A = 25^\circ C$		20	50		40	80		45	100	nA
Input Offset Current	$I_{IN(+)} \text{ or } I_{IN(-)}, V_{CM} = 0V,$ $T_A = 25^\circ C$		2	10		2	15		5	30	nA
Input Common-Mode Voltage Range (Note 10)	$V^* = 30V, (LM2902, V^* = 26V),$ $T_A = 25^\circ C$	0		$V^* - 1.5$	0		$V^* - 1.5$	0		$V^* - 1.5$	V
Supply Current	Over Full Temperature Range $R_L = \infty$ On All Op Amps $V^* = 30V (LM2902 V^* = 26V)$ $V^* = 5V$		1.5	3		1.5	3		1.5	3	mA
Large Signal Voltage Gain	$V^* = 15V, R_L \geq 2k\Omega,$ ( $V_O = 1V$ to $11V$ ), $T_A = 25^\circ C$	50	100		50	100		25	100		V/mV
Common-Mode Rejection Ratio	DC, $V_{CM} = 0V$ to $V^* - 1.5V,$ $T_A = 25^\circ C$	70	85		70	85		65	85		dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Electrical Characteristics (Continued)

$V^+ = +5.0V$ , (Note 7), unless otherwise stated

Parameter	Conditions	LM124A			LM224A			LM324A			Units	
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max		
Power Supply Rejection Ratio	$V^+ = 5V$ to $30V$ (LM2902, $V^+ = 5V$ to $26V$ ), $T_A = 25^\circ C$	65	100		65	100		65	100		dB	
Amplifier-to-Amplifier Coupling (Note 11)	$f = 1$ kHz to $20$ kHz, $T_A = 25^\circ C$ (Input Referred)		-120			-120			-120		dB	
Output Current	Source	$V_{IN}^+ = 1V, V_{IN}^- = 0V,$ $V^+ = 15V, V_O = 2V, T_A = 25^\circ C$			20			40			mA	
	Sink	$V_{IN}^- = 1V, V_{IN}^+ = 0V,$ $V^+ = 15V, V_O = 2V, T_A = 25^\circ C$			10			20			mA	
		$V_{IN}^- = 1V, V_{IN}^+ = 0V,$ $V^+ = 15V, V_O = 200$ mV, $T_A = 25^\circ C$			12			50			μA	
Short Circuit to Ground	(Note 5) $V^+ = 15V, T_A = 25^\circ C$		40	60		40	60		40	60	mA	
Input Offset Voltage	(Note 8)			4			4			5	mV	
$V_{OS}$ Drift	$R_S = 0\Omega$		7	20		7	20		7	30	μV/°C	
Input Offset Current	$I_{IN(+)} - I_{IN(-)}, V_{CM} = 0V$			30			30			75	nA	
$I_{OS}$ Drift	$R_S = 0\Omega$		10	200		10	200		10	300	pA/°C	
Input Bias Current	$I_{IN(+)}$ or $I_{IN(-)}$		40	100		40	100		40	200	nA	
Input Common-Mode Voltage Range (Note 10)	$V^+ = +30V$ (LM2902, $V^+ = 26V$ )	0		$V^+ - 2$	0		$V^+ - 2$	0		$V^+ - 2$	V	
Large Signal Voltage Gain	$V^+ = +15V$ ( $V_{OSwing} = 1V$ to $11V$ ) $R_L \geq 2$ kΩ		25			25			15		V/mV	
Output Voltage Swing	$V_{OH}$	$V^+ = 30V$	$R_L = 2$ kΩ			26			26			V
		(LM2902, $V^+ = 26V$ )	$R_L = 10$ kΩ			27			28			V
Output Current	Source	$V_O = 2V$			10			20			mA	
		$V_{IN}^+ = +1V,$ $V_{IN}^- = 0V,$ $V^+ = 15V$			10			15			mA	
Output Current	Sink	$V_{IN}^- = +1V,$ $V_{IN}^+ = 0V,$ $V^+ = 15V$			10			15			mA	
		$V_{IN}^- = +1V,$ $V_{IN}^+ = 0V,$ $V^+ = 15V$			5			8			mA	

## Electrical Characteristics

$V^+ = +5.0V$ , (Note 7), unless otherwise stated

Parameter	Conditions	LM124/LM224			LM324			LM2902			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	(Note 8) $T_A = 25^\circ C$		2	5		2	7		2	7	mV
Input Bias Current (Note 9)	$I_{IN(+)}$ or $I_{IN(-)}, V_{CM} = 0V,$ $T_A = 25^\circ C$		45	150		45	250		45	250	nA
Input Offset Current	$I_{IN(+)}$ or $I_{IN(-)}, V_{CM} = 0V,$ $T_A = 25^\circ C$		3	30		5	50		5	50	nA
Input Common-Mode Voltage Range (Note 10)	$V^+ = 30V$ , (LM2902, $V^+ = 26V$ ), $T_A = 25^\circ C$	0		$V^+ - 1.5$	0		$V^+ - 1.5$	0		$V^+ - 1.5$	V
Supply Current	Over Full Temperature Range $R_L = \infty$ On All Op Amps $V^+ = 30V$ (LM2902 $V^+ = 26V$ ) $V^+ = 5V$		1.5	3		1.5	3		1.5	3	mA
Large Signal Voltage Gain	$V^+ = 15V, R_L \geq 2k\Omega,$ ( $V_O = 1V$ to $11V$ ), $T_A = 25^\circ C$	50	100		25	100		25	100		V/mV
Common-Mode Rejection Ratio	DC, $V_{CM} = 0V$ to $V^+ - 1.5V,$ $T_A = 25^\circ C$	70	85		65	85		50	70		dB
Power Supply Rejection Ratio	$V^+ = 5V$ to $30V$ (LM2902, $V^+ = 5V$ to $26V$ ),	65	100		65	100		50	100		dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Electrical Characteristics (Continued)

$V^+ = +5.0V$ , (Note 7), unless otherwise stated

Parameter	Conditions	LM124/LM224			LM324			LM2902			Units	
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max		
	$T_A = 25^\circ C$											
Amplifier-to-Amplifier Coupling (Note 11)	$f = 1 \text{ kHz}$ to 20 kHz, $T_A = 25^\circ C$ (Input Referred)		-120			-120			-120		dB	
Output Current	Source	$V_{IN}^+ = 1V, V_{IN}^- = 0V,$ $V^+ = 15V, V_O = 2V, T_A = 25^\circ C$	20	40		20	40		20	40	mA	
	Sink	$V_{IN}^- = 1V, V_{IN}^+ = 0V,$ $V^+ = 15V, V_O = 2V, T_A = 25^\circ C$	10	20		10	20		10	20		
		$V_{IN}^- = 1V, V_{IN}^+ = 0V,$ $V^+ = 15V, V_O = 200 \text{ mV}, T_A = 25^\circ C$	12	50		12	50		12	50	$\mu A$	
Short Circuit to Ground	(Note 5) $V^+ = 15V, T_A = 25^\circ C$		40	60		40	60		40	60	mA	
Input Offset Voltage	(Note 8)			7			9			10	mV	
$V_{OS}$ Drift	$R_S = 0\Omega$			7			7			7	$\mu V/^\circ C$	
Input Offset Current	$I_{IN(+)} - I_{IN(-)}, V_{CM} = 0V$			100			150			45	200	nA
$I_{OS}$ Drift	$R_S = 0\Omega$			10			10			10		$\mu A/^\circ C$
Input Bias Current	$I_{IN(+)}$ or $I_{IN(-)}$			40	300		40	500		40	500	nA
Input Common-Mode Voltage Range (Note 10)	$V^+ = +30V$ (LM2902, $V^+ = 26V$ )	0		$V^+ - 2$	0		$V^+ - 2$	0		$V^+ - 2$	V	
Large Signal Voltage Gain	$V^+ = +15V$ ( $V_O$ Swing = 1V to 11V) $R_L \geq 2 \text{ k}\Omega$		25			15			15		V/mV	
Output Voltage Swing	$V_{OH}$	$V^+ = 30V$ (LM2902, $V^+ = 26V$ )	$R_L = 2 \text{ k}\Omega$	26		26		22			V	
			$R_L = 10 \text{ k}\Omega$	27	28	27	28	23	24			
	$V_{OL}$	$V^+ = 5V, R_L = 10 \text{ k}\Omega$		5	20		5	20		5	100	mV
Output Current	Source	$V_O = 2V$	$V_{IN}^+ = +1V,$ $V_{IN}^- = 0V,$ $V^+ = 15V$	10	20		10	20		10	20	mA
			$V_{IN}^- = +1V,$ $V_{IN}^+ = 0V,$ $V^+ = 15V$	5	8		5	8		5	8	

**Note 4:** For operating at high temperatures, the LM324/LM324A/LM2902 must be derated based on a  $+125^\circ C$  maximum junction temperature and a thermal resistance of  $88^\circ C/W$  which applies for the device soldered in a printed circuit board, operating in a still air ambient. The LM224/LM224A and LM124/LM124A can be derated based on a  $+150^\circ C$  maximum junction temperature. The dissipation is the total of all four amplifiers—use external resistors, where possible, to allow the amplifier to saturate or to reduce the power which is dissipated in the integrated circuit.

**Note 5:** Short circuits from the output to  $V^+$  can cause excessive heating and eventual destruction. When considering short circuits to ground, the maximum output current is approximately 40 mA independent of the magnitude of  $V^+$ . At values of supply voltage in excess of  $+15V$ , continuous short-circuits can exceed the power dissipation ratings and cause eventual destruction. Destructive dissipation can result from simultaneous shorts on all amplifiers.

**Note 6:** This input current will only exist when the voltage at any of the input leads is driven negative. It is due to the collector-base junction of the input PNP transistors becoming forward biased and thereby acting as input diode clamps. In addition to this diode action, there is also lateral NPN parasitic transistor action on the IC chip. This transistor action can cause the output voltages of the op amps to go to the  $V^+$  voltage level (or to ground for a large overdrive) for the time duration that an input is driven negative. This is not destructive and normal output states will re-establish when the input voltage, which was negative, again returns to a value greater than  $-0.3V$  (at  $25^\circ C$ ).

**Note 7:** These specifications are limited to  $-55^\circ C \leq T_A \leq +125^\circ C$  for the LM124/LM124A. With the LM224/LM224A, all temperature specifications are limited to  $-25^\circ C \leq T_A \leq +85^\circ C$ , the LM324/LM324A temperature specifications are limited to  $0^\circ C \leq T_A \leq +70^\circ C$ , and the LM2902 specifications are limited to  $-40^\circ C \leq T_A \leq +85^\circ C$ .

**Note 8:**  $V_O = 1.4V, R_S = 0\Omega$  with  $V^+$  from 5V to 30V, and over the full input common-mode range (0V to  $V^+ - 1.5V$ ) for LM2902,  $V^+$  from 5V to 26V.

**Note 9:** The direction of the input current is out of the IC due to the PNP input stage. This current is essentially constant, independent of the state of the output so no loading change exists on the input lines.


**Note 10:** The input common-mode voltage of either input signal voltage should not be allowed to go negative by more than 0.3V (at  $25^\circ C$ ). The upper end of the common-mode voltage range is  $V^+ - 1.5V$  (at  $25^\circ C$ ), but either or both inputs can go to  $+32V$  without damage ( $+26V$  for LM2902), independent of the magnitude of  $V^+$ .

**Note 11:** Due to proximity of external components, insure that coupling is not originating via stray capacitance between these external parts. This typically can be detected as this type of capacitance increases at higher frequencies.

**Note 12:** Refer to RETS124AX for LM124A military specifications and refer to RETS124X for LM124 military specifications.

**Note 13:** Human body model,  $1.5 \text{ k}\Omega$  in series with  $100 \text{ pF}$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 6-Pin DIP Optoisolators Transistor Output

The 4N25/A, 4N26, 4N27 and 4N28 devices consist of a gallium arsenide infrared emitting diode optically coupled to a monolithic silicon phototransistor detector.

- Most Economical Optoisolator Choice for Medium Speed, Switching Applications
- Meets or Exceeds All JEDEC Registered Specifications
- **To order devices that are tested and marked per VDE 0884 requirements, the suffix "V" must be included at end of part number. VDE 0884 is a test option.**

### Applications

- General Purpose Switching Circuits
- Interfacing and coupling systems of different potentials and impedances
- I/O Interfacing
- Solid State Relays

### MAXIMUM RATINGS ( $T_A = 25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
--------	--------	-------	------

#### INPUT LED

Reverse Voltage	$V_R$	3	Volts
Forward Current — Continuous	$I_F$	60	mA
LED Power Dissipation @ $T_A = 25^\circ\text{C}$ with Negligible Power in Output Detector Derate above $25^\circ\text{C}$	$P_D$	120	mW
		1.41	mW/ $^\circ\text{C}$

#### OUTPUT TRANSISTOR

Collector-Emitter Voltage	$V_{CE0}$	30	Volts
Emitter-Collector Voltage	$V_{ECO}$	7	Volts
Collector-Base Voltage	$V_{CBO}$	70	Volts
Collector Current — Continuous	$I_C$	150	mA
Detector Power Dissipation @ $T_A = 25^\circ\text{C}$ with Negligible Power in Input LED Derate above $25^\circ\text{C}$	$P_D$	150	mW
		1.76	mW/ $^\circ\text{C}$

#### TOTAL DEVICE

Isolation Surge Voltage <sup>(1)</sup> (Peak ac Voltage, 60 Hz, 1 sec Duration)	$V_{ISO}$	7500	Vac(pk)
Total Device Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	250 2.94	mW mW/ $^\circ\text{C}$
Ambient Operating Temperature Range <sup>(2)</sup>	$T_A$	-55 to +100	$^\circ\text{C}$
Storage Temperature Range <sup>(2)</sup>	$T_{stg}$	-55 to +150	$^\circ\text{C}$
Soldering Temperature (10 sec, 1/16" from case)	$T_L$	260	$^\circ\text{C}$

1. Isolation surge voltage is an internal device dielectric breakdown rating. For this test, Pins 1 and 2 are common, and Pins 4, 5 and 6 are common.
2. Refer to Quality and Reliability Section in Opto Data Book for information on test conditions.

Preferred devices are Motorola recommended choices for future use and best overall value. GlobalOptoisolator is a trademark of Motorola, Inc.

REV 5

© Motorola, Inc. 1995

**4N25\***  
**4N25A\***  
**4N26\***  
[CTR = 20% Min]  
**4N27**  
**4N28**  
[CTR = 10% Min]

\*Motorola Preferred Devices

STYLE 1 PLASTIC

STANDARD THRU HOLE  
CASE 730A-04

SCHMATIC

PIN 1. LED ANODE  
2. LED CATHODE  
3. N.C.  
4. EMITTER  
5. COLLECTOR  
6. BASE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL CHARACTERISTICS




Figure 1. LED Forward Voltage versus Forward Current




Figure 2. Output Current versus Input Current




Figure 3. Collector Current versus Collector-Emitter Voltage




Figure 4. Output Current versus Ambient Temperature




Figure 5. Dark Current versus Ambient Temperature






Figure 6. Rise and Fall Times (Typical Values)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**4N25 4N25A 4N26 4N27 4N28**




**Figure 7. Turn-On Switching Times (Typical Values)**




**Figure 8. Turn-Off Switching Times (Typical Values)**



**Figure 9. DC Current Gain (Detector Only)**



**Figure 10. Capacitances versus Voltage**



**Figure 11. Switching Time Test Circuit and Waveforms**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# 4N25 4N25A 4N26 4N27 4N28

ELECTRICAL CHARACTERISTICS ( $T_A = 25^\circ\text{C}$  unless otherwise noted)(1)

Characteristic	Symbol	Min	Typ(1)	Max	Unit
<b>INPUT LED</b>					
Forward Voltage ( $I_F = 10\text{ mA}$ )	$V_F$	—	1.15 1.3 1.05	1.5	Volts
Reverse Leakage Current ( $V_R = 3\text{ V}$ )	$I_R$	—	—	100	$\mu\text{A}$
Capacitance ( $V = 0\text{ V}$ , $f = 1\text{ MHz}$ )	$C_J$	—	18	—	pF
<b>OUTPUT TRANSISTOR</b>					
Collector–Emitter Dark Current ( $V_{CE} = 10\text{ V}$ , $T_A = 25^\circ\text{C}$ )	$I_{CEO}$	—	1	50	nA
( $V_{CE} = 10\text{ V}$ , $T_A = 100^\circ\text{C}$ )	$I_{CEO}$	—	1	100	$\mu\text{A}$
Collector–Base Dark Current ( $V_{CB} = 10\text{ V}$ )	$I_{CBO}$	—	0.2	—	nA
Collector–Emitter Breakdown Voltage ( $I_C = 1\text{ mA}$ )	$V_{(BR)CEO}$	30	45	—	Volts
Collector–Base Breakdown Voltage ( $I_C = 100\text{ }\mu\text{A}$ )	$V_{(BR)CBO}$	70	100	—	Volts
Emitter–Collector Breakdown Voltage ( $I_E = 100\text{ }\mu\text{A}$ )	$V_{(BR)ECO}$	7	7.8	—	Volts
DC Current Gain ( $I_C = 2\text{ mA}$ , $V_{CE} = 5\text{ V}$ )	$h_{FE}$	—	500	—	—
Collector–Emitter Capacitance ( $f = 1\text{ MHz}$ , $V_{CE} = 0$ )	$C_{CE}$	—	7	—	pF
Collector–Base Capacitance ( $f = 1\text{ MHz}$ , $V_{CB} = 0$ )	$C_{CB}$	—	19	—	pF
Emitter–Base Capacitance ( $f = 1\text{ MHz}$ , $V_{EB} = 0$ )	$C_{EB}$	—	9	—	pF
<b>COUPLED</b>					
Output Collector Current ( $I_F = 10\text{ mA}$ , $V_{CE} = 10\text{ V}$ )	$I_C$ (CTR)(2)	2 (20) 1 (10)	7 (70) 5 (50)	—	mA (%)
Collector–Emitter Saturation Voltage ( $I_C = 2\text{ mA}$ , $I_F = 50\text{ mA}$ )	$V_{CE(sat)}$	—	0.15	0.5	Volts
Turn–On Time ( $I_F = 10\text{ mA}$ , $V_{CC} = 10\text{ V}$ , $R_L = 100\text{ }\Omega$ )(3)	$t_{on}$	—	2.8	—	$\mu\text{s}$
Turn–Off Time ( $I_F = 10\text{ mA}$ , $V_{CC} = 10\text{ V}$ , $R_L = 100\text{ }\Omega$ )(3)	$t_{off}$	—	4.5	—	$\mu\text{s}$
Rise Time ( $I_F = 10\text{ mA}$ , $V_{CC} = 10\text{ V}$ , $R_L = 100\text{ }\Omega$ )(3)	$t_r$	—	1.2	—	$\mu\text{s}$
Fall Time ( $I_F = 10\text{ mA}$ , $V_{CC} = 10\text{ V}$ , $R_L = 100\text{ }\Omega$ )(3)	$t_f$	—	1.3	—	$\mu\text{s}$
Isolation Voltage ( $f = 60\text{ Hz}$ , $t = 1\text{ sec}$ )(4)	$V_{ISO}$	7500	—	—	Vac(pk)
Isolation Resistance ( $V = 500\text{ V}$ )(4)	$R_{ISO}$	$10^{11}$	—	—	$\Omega$
Isolation Capacitance ( $V = 0\text{ V}$ , $f = 1\text{ MHz}$ )(4)	$C_{ISO}$	—	0.2	—	pF

1. Always design to the specified minimum/maximum electrical limits (where applicable).
2. Current Transfer Ratio (CTR) =  $I_C/I_F \times 100\%$ .
3. For test circuit setup and waveforms, refer to Figure 11.
4. For this test, Pins 1 and 2 are common, and Pins 4, 5 and 6 are common.

## เอกสารอ้างอิง

ปริญญา ทิพชาติ และพรอนันต์ มีศรี. 2539. ระบบเชื่อมต่อหัววัดปริมาณทางฟิสิกส์.

ปริญญานิพนธ์ปริญญาวิทยาศาสตรบัณฑิต สาขาวิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

จารุวรรณ กัญจนะวัตตะ และสมเจตน์ วงษ์สกุล. 2542. บอร์ดแสดงข่าวสาร ความคุมโดยระบบ

ยูนิคซ์บนอินเทอร์เน็ต. ปริญญานิพนธ์ปริญญาวิทยาศาสตรบัณฑิต สาขาวิชาฟิสิกส์  
ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

โสพล บุตรงาม. 2541. เครื่องมือวิเคราะห์สมบัติทางความร้อนของสสารชนิดดิฟเฟอเรนเชียล

เทอร์มอลอนาไลซิสควบคุมด้วยคอมพิวเตอร์. วิทยานิพนธ์ปริญญา บัณฑิตวิทยาลัย  
สาขาวิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณ  
ทหารลาดกระบัง

อรรถพล บุญยะโกคา และคณะ. เรียนรู้และปฏิบัติการเชื่อมต่อคอมพิวเตอร์กับอุปกรณ์ภายนอก  
ผ่าน พอร์ตอนุกรม. บริษัท อิน โนเวตีฟอิเล็กทรอนิกส์ จำกัด.

จิติ หนูแก้ว. เทคนิคการเชื่อมต่อ IBM PC. บริษัท ซีเอ็ดยูเคชั่น จำกัด (มหาชน). 2534.

วิโรจน์ อัสวรางสี และคณะ. การใช้งานออปแอมป์และดิเนียร์ไอซี. บริษัท ซีเอ็ดยูเคชั่น จำกัด  
(มหาชน). 2536

ก่อกิจ วีระอาชากุล. ติดตั้งและปรับแต่งเซิร์ฟเวอร์ Linux. อิน โฟเพรสเดเวลอปเปอร์บุคส์ 2545.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้