

เครื่องควบคุมประตูไร้สายด้วยระบบอินฟราเรด

Infrared Remote Door Control System



โดย

นายธีรยุทธ สุวรรณชล เลขประจำตัว 42015601

นายประสงค์ ว่องวิระยุทธ เลขประจำตัว 42015605

เลขที่.....
เลขทะเบียน... 42184
วัน, เดือน, ปี 14 พ.ค. 2545

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาเทคโนโลยีโทรคมนาคม ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์ เครื่องควบคุมประตูไร้สายด้วยระบบอินฟราเรด

จัดทำโดย นายธีรยุทธ สุวรรณชล

นายประสงค์ ว่องวีระยุทธ

อาจารย์ที่ปรึกษา ผศ. วิชัย สุรพัฒน์

ภาควิชา เทคนิคอุตสาหกรรม

ปีการศึกษา 2543

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

.....(ประธานกรรมการ)

(.....)

.....(กรรมการ)

(.....)

.....(กรรมการ)

(.....)

.....(กรรมการ)

(.....)

.....(กรรมการ)

(.....)

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เครื่องควบคุมประตูไร้สายด้วยระบบอินฟาเรด

โดย	นายธีรยุทธ สุวรรณชด
	นายประสงค์ ว่องวิระยุทธ
อาจารย์ที่ปรึกษา	ผศ.วิชัย สุรพัฒน์
ปีการศึกษา	2543

บทคัดย่อ

ในปฏิญานิพนธ์นี้กล่าวถึงการออกแบบและการสร้างเครื่องควบคุมประตูไร้สายด้วยระบบอินฟาเรด ในระบบอัตโนมัติโดยใช้ไมโครโปรเซสเซอร์ ในตระกูล MCS-51 ซึ่งชุดควบคุมนี้จะแบ่งการทำงานหลักๆออกเป็น 3 ส่วนด้วยกันคือ ส่วนแรกเป็นชุดตัวส่งสัญญาณอินฟาเรดคอยควบคุมการเปิด-ปิด ประตูซึ่งประกอบด้วยสวิทช์อยู่ 3 ตัว สำหรับเปิดและปิดและหยุดประตู ส่วนที่สองเป็นชุดควบคุมหลักโดยอาศัย ไมโครคอนโทรลเลอร์เป็นตัวสั่งการโดยจะทำงานตามที่โปรแกรมลงภายในไมโครคอนโทรลเลอร์นั้น ในชุดสุดท้ายเป็นชุดควบคุมมอเตอร์ (ภาค Drive) ให้หมุนซ้าย หมุนขวาและหยุดตามการสั่งการของชุดควบคุมหลักนอกจากนี้ยังประกอบด้วยส่วนย่อยๆอีก เช่น ส่วนแสดงการทำงาน และส่วนป้องกันการทำงานผิดพลาด

Infrared Remote Door Control System

BY	MR.Teerayut	Suvanchol
	MR.Prasong	Wongverayut
ADVISOR	Asst.prof. Wichai	Surapat
YEAR	2000	

Abstract

This thesis cover the designing of the automatic door controller by using the Microprocessor in MCS-51 family to increase accuracy of controller's working. This controller be separated in 3 parts. The first is controlling signal transmitter Infrared ,which consist of 3 switches for opening, closing and stopping the door. The second main controller , which is controlled by Microcontroller that work under ordering from the program inside and the last one is motor driver that hold the motor to turn left , turn right and stop. Nevertheless, it is also include other parts such as operation condition display and error protection device.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงได้ด้วยดี เป็นผลเนื่องมาจากความร่วมมือกันของสมาชิกภายในซึ่งให้ความช่วยเหลือซึ่งกันและกันตลอดระยะเวลาที่ทำโครงการนี้ โดยได้รับการสนับสนุนจากท่านอาจารย์ วิชัย สุรพัฒน์ ที่ได้ให้คำแนะนำปรึกษาและรายละเอียดเกี่ยวกับโครงการ ตลอดจนเงินเพื่อเครื่องมือและอุปกรณ์พร้อมทั้งห้องปฏิบัติการในการทำโครงการนี้ จึงขอกราบขอบพระคุณไว้ ณ ที่นี้ด้วย

สุดท้ายนี้ขอกราบขอบพระคุณ บิดา มารดา ที่ได้ให้การสนับสนุนทั้งในด้านการศึกษา อีกทั้งยังสร้างขวัญกำลังใจด้วยดีเสมอมา

นาย ธีรยุทธ สุวรรณชล
นาย ประสงค์ ว่องวีระบุรุษ

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญตาราง	ฉ
สารบัญรูป	จ
บทที่ 1 บทนำ	1
1.1 ขอบเขตโครงการ	1
1.2 วัตถุประสงค์	1
1.3 ขั้นตอนการทำงาน	1
1.4 เนื้อหาแต่ละบท	2
บทที่ 2 ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51 และทฤษฎีอินฟารед	4
2.1 โครงสร้างภายนอก	5
2.2 โครงสร้างภายใน	7
2.3 หน่วยความจำข้อมูล	8
2.4 การจัดสรรหน่วยความจำ MCS-51	10
2.5 LED กำลังสูงที่ให้แสงย่านใกล้อินฟารед	11
2.6 เทคโนโลยีเฮเทอโรจังก์ชัน (Heterojunction Technology)	14
2.7 การขับ LED โดยใช้พัลส์กระแสสูง	17
2.8 การแผ่รังสีจาก LED อินฟารед	20
บทที่ 3 ชุดรีโมตคอนโทรล	22
3.1 ส่วนที่ 1 ชุด Remote ตัวส่ง	22
3.2 ส่วนที่ 2 ชุดภาครับสัญญาณ	24
บทที่ 4 การออกแบบควบคุม	27
4.1 ส่วนควบคุมหลัก (Main Board)	27
4.2 ภาคขับมอเตอร์เปิด-ปิดประตู (Drive Motor)	29
4.3 ชุดตรวจสอบสถานะปิดปกติ	30
4.4 วงจรรวมของโครงการ	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
บทที่ 5 สรุปผลการทดลอง	39
บรรณานุกรม	40
ภาคผนวก ก โปรแกรมเครื่องควบคุมประตูไร้สายด้วยระบบอินฟาเรด	
ภาคผนวก ข Data sheet ของ IC AT89S8252 , Encoder และ Decoder	



สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงหน้าที่พิเศษของแต่ละขาของพอร์ท	6
ตารางที่ 2.2 แสดงความสัมพันธ์ระหว่างค่าความจุของ C1 คาบเวลาของพัลส์	18



สารบัญรูปภาพ

	หน้า	
รูปที่ 1	BLOCK DIAGRAM	1
รูปที่ 2.1	แสดงการจัดตำแหน่งต่างๆ ของไมโครคอนโทรลเลอร์ตระกูล MCS-51	5
รูปที่ 2.2	แสดงโครงสร้างภายในของไมโครคอนโทรลเลอร์ตระกูล MCS-51	7
รูปที่ 2.3	แสดงการจัดโครงสร้างของหน่วยความจำทั้งในส่วน of หน่วยความจำโปรแกรมและหน่วยความจำข้อมูล	8
รูปที่ 2.4	แสดงการจัดหน่วยความจำและตำแหน่งของรีจิสเตอร์ที่พิเศษต่าง ๆ	9
รูปที่ 2.5	แผนที่แสดงการจัดช่วงแอดเดรสใช้งานของแรมภายในซึ่งมีขนาด 256 ไบต์	12
รูปที่ 2.6	ชั้นสารที่วางอยู่ภายในกรอบที่สามารถสะท้อนแสงได้	13
รูปที่ 2.7	การเปล่งแสงของ LED แบบ GaAs และ AlGaAs	15
รูปที่ 2.8	แสดง LED อินฟราเรดกำลังสูงในตัวถังแบบต่างๆ	16
รูปที่ 2.9	การจำกัดกระแสของ LED เบื้องต้น	16
รูปที่ 2.10	วงจรพัลส์กระแสสูงขับ LED โดยใช้ MOSFET	19
รูปที่ 2.11	กราฟแสดงกระแสของ LED ที่จ่ายโดยวงจรขับที่ใช้มอสเฟต	19
รูปที่ 2.12	ภาพขยายของ OD-663 LED อินฟราเรดกำลังสูงที่ประกอบด้วยชั้นสาร 3 ชั้น	21
รูปที่ 2.13	ภาพที่ได้จากเครื่องแปลงภาพอินฟราเรดของ OD-663 ขณะที่ใช้ไบแอสตรง	21
รูปที่ 3.1	แสดง MC 145026 Encode Block Diagram	22
รูปที่ 3.2	แสดงภาคเข้ารหัส	23
รูปที่ 3.3	วงจรภาคส่งสัญญาณอินฟราเรด	24
รูปที่ 3.4	วงจรภาครับสัญญาณอินฟราเรด	25
รูปที่ 3.5	แสดง MC 145027 Decoder Block Diagram	25
รูปที่ 3.6	แสดงวงจรในการใช้งานภาคถอดรหัส	26
รูปที่ 4.1	แสดงวงจรสร้างสัญญาณ Clock	27
รูปที่ 4.2	แสดงแผนภาพวงจรรีเซต	28
รูปที่ 4.3	แสดงภาพการต่อวงจร Main Board	29
รูปที่ 4.4	แสดงภาคขับมอเตอร์	30
รูปที่ 4.5	แสดงแผนภาพการต่อวงจรตรวจสอบของมอเตอร์	31
รูปที่ 4.6	แสดงแผนภาพส่งสัญญาณอินฟราเรด	31
รูปที่ 4.7	แสดงแผนภาพการต่อวงจรตรวจสอบของมอเตอร์	32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ(ต่อ)

	หน้า
รูปที่ 4.8 แสดงแผนภาพการตรวจสอบการเปิดปิด	32
รูปที่ 4.9 แสดงสถานะผิดปกติ	33
รูปที่ 4.10 วงจรส่งสัญญาณแสงอินฟาเรดและลายแผ่นปริ้นท์	34
รูปที่ 4.11 วงจรรับสัญญาณแสงอินฟาเรดและวงจรควบคุมต่างๆ	35
รูปที่ 4.12 แสดงลายแผ่นปริ้นท์ของวงจรรับสัญญาณแสงอินฟาเรดและวงจรควบคุมต่างๆ	36
รูปที่ 4.13 แสดงการลงอุปกรณ์ของโครงการ	37
รูปที่ 4.14 แสดงการประกอบของโครงการ	38



บทที่ 1 เรื่อง บทนำ

ปริญญานิพนธ์นี้เป็นการออกแบบ การเปิดปิดประตูด้วยระบบอินฟราเรด (Infrared remote door control system) โดยใช้รีโมตแบบ 4 ช่องสัญญาณเป็นตัวควบคุมการเปิดปิดประตูทำงานร่วมกับไมโครคอนโทรลเลอร์ ตระกูล MCS-51 การประมวลผลของไมโครคอนโทรลเลอร์จะรับอินพุทจากรีโมตและจากวงจรตรวจจับความผิดพลาดของมอเตอร์มาประมวลผลร่วมกันและส่งสัญญาณที่ได้จากการประมวลไปควบคุมมอเตอร์ ฟังก์ชันในการประมวลผลขึ้นอยู่กับ การเขียนโปรแกรมภายใน MCS-51 ซึ่งจะได้อีกกล่าวต่อไปการใช้ไมโครคอนโทรลเลอร์มีข้อดีคือลดความซับซ้อนและขนาดของวงจร


1.1 ขอบเขตโครงการ มีดังนี้

- 1.การนำวงจรต่างๆมาประยุกต์ใช้งานร่วมกัน
- 2.การเขียนโปรแกรมไมโครคอนโทรลเลอร์ ตระกูล MCS-51
- 3.การใช้ไมโครคอนโทรลเลอร์ ตระกูล MCS-51 ควบคุมการทำงานของมอเตอร์
- 4.สามารถขับมอเตอร์ DC ให้หมุนซ้ายขวาและหยุดได้โดยผ่าน การสั่งการของไมโครคอนโทรลเลอร์
- 5.ป้องกันและแสดงผลการผิดพลาดอันเกิดจากการทำงานบกพร่องของภาคขับมอเตอร์

1.2 วัตถุประสงค์ เพื่อศึกษาการใช้

1. เพื่อใช้ระบบอินฟราเรดควบคุมการเปิด-ปิดประตู
2. เพื่อศึกษาการใช้งาน MCS-51
3. เพื่อเพิ่มทักษะการประยุกต์ใช้งานวงจรต่างๆ

1.3 ขั้นตอนการทำงาน จะประกอบด้วย



รูปที่ 1 BLOCK DIAGRAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคส่งสัญญาณอินฟราเรด (Infrared Transmitter) ทำหน้าที่ส่งสัญญาณอินฟราเรดไปควบคุม

ภาครับสัญญาณอินฟราเรด (Infrared Detector) ทำหน้าที่แปลงสัญญาณอินฟราเรดให้เป็นสัญญาณไฟฟ้าและส่งสัญญาณไฟฟ้านี้ไปยังวงจรควบคุม

วงจรควบคุม ทำหน้าที่รับอินพุตจากภาค Infrared Detector และวงจรตรวจจับกระแสของมอเตอร์ มาประมวลผลและส่งสัญญาณที่ได้จากการประมวลผลไปยังวงจรขับมอเตอร์

วงจรขับมอเตอร์ ทำหน้าที่ควบคุมทิศทางการหมุนของมอเตอร์ของมอเตอร์

วงจรตรวจจับกระแสของมอเตอร์ ทำหน้าที่เป็นตัวเซ็นเซอร์คอยตรวจจับกระแสของมอเตอร์

ขั้นตอนการทำงาน

การทำงานของเครื่องควบคุมนี้จะประกอบด้วย 3 ส่วนใหญ่ ส่วนแรกเป็นตัวส่งสัญญาณควบคุมหรือรีโมทจะประกอบด้วยปุ่ม 3 ปุ่ม คือ ปุ่มที่ 1 ใช้ในการให้มอเตอร์หมุนขวา โดยเราจะใช้เป็นปุ่มเปิดประตูนั่นเอง ปุ่มที่ 2 จะเป็นปุ่มในการสั่งให้มอเตอร์หมุนซ้ายหรือปิดประตู ในปุ่มที่ 3 จะเป็นปุ่มในการสั่งให้มอเตอร์หยุดชั่วคราว เช่น เมื่อต้องการให้มอเตอร์หยุดขณะเปิดหรือปิดประตูหรือเมื่อเห็นประตูเจอสิ่งของขวางกั้นประตูก็สามารถกดให้หยุดทันทีได้โดยสัญญาณจะมีการเข้ารหัสส่งผ่านในย่านความถี่สูงไปยังตัวรับ ซึ่งตัวรับจะมีตัวถอดรหัสคำสั่งอยู่ภายในถ้ารหัสตรงตรงกับเครื่องรับข้อมูลจะถูกถอดรหัสและส่งมายังชุดควบคุมหลักโดยมีไมโครคอนโทรลเลอร์เบอร์ 89S8252 เป็นหัวใจในการสั่งการ เมื่อสัญญาณเข้าสู่ชุดควบคุมหลักแล้วมันจะสั่งการทำงานตามโปรแกรมที่เขียนไว้ภายในตัวมันว่าจะสั่งการให้ขับมอเตอร์ทางซ้าย ทางขวาหรือสั่งการให้หยุด ในส่วนของภาคขับมอเตอร์เราหลีกเลี่ยงการใช้รีเลย์เพราะ รีเลย์มีหน้าสัมผัสเป็นสวิตช์ไม่เหมาะกับการใช้งานที่ปิดเปิดบ่อยๆครั้งและงานที่มีกระแสสูง ถ้าเกิดช้อบกพร่องขึ้นกับวงจร เช่น มอเตอร์ไม่หมุนเกิด Over Load กระแสไหลสูงมากวงจรจะสั่งหยุดการทำงานโดยอัตโนมัติและจะแสดงผล LED สว่างขึ้นว่าเกิด Over Load ผู้ใช้จะทำการแก้ไขต่อไป

1.4 เนื้อหาของแต่ละบท

บทที่ 1 เป็นบทนำกล่าวถึงขอบเขตของโครงการวัตถุประสงค์และขั้นตอนการทำงานของเครื่องโดยสังเขป

บทที่ 2 เป็นทฤษฎีทางด้านไมโครคอนโทรลเลอร์โครงสร้างทั่วไปที่สำคัญในไมโครคอนโทรลเลอร์เบอร์ที่โครงการนี้เลือกใช้และทฤษฎีอินฟราเรดเป็นหลักการสังเขปเพื่อความเข้าใจในโครงการที่ดีขึ้น

บทที่ 3 เป็นรีโมตคอนโทรลอธิบายการทำงานของวงจรต่างๆ ทางด้านการเข้ารหัส การส่งสัญญาณและรับสัญญาณแสงอินฟราเรดและถอดรหัสควบคุม

บทที่ 4 การออกแบบระบบควบคุมกล่าวถึงส่วนการทำงานทางด้านฮาร์ดแวร์ระบบโดยจะอธิบายถึงการออกแบบการทำงานของชุดขับเคลื่อนมอเตอร์หลักการในการออกแบบตรวจสอบและส่วนควบคุมหลักๆ หรือ Main board

บทที่ 5 สรุปผลและวิจารณ์ผลการทดลอง

ภาคผนวก จะประกอบด้วย

ภาคผนวก ก

-โปรแกรมชุดเครื่องควบคุมประตูไร้สายด้วยระบบอินฟราเรด

ภาคผนวก ข

-Data Sheet ของไมโครคอนโทรลเลอร์ 89S8252

-Data Sheet ของ IC Encoder และ Decoder

บทที่ 2

เรื่อง ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51 และทฤษฎีอินฟารีด

ในการที่จะเข้าใจการทำงานของโครงงานเครื่องควบคุมประตูไร้สายด้วยระบบอินฟารีดนี้ จำเป็นที่จะมีพื้นฐานความเข้าใจทางด้านไมโครคอนโทรลเลอร์ในตระกูล MCS-51 อยู่บ้าง เพราะเป็นหัวใจหลักของการทำงานโครงงานนี้และจำเป็นต้องเข้าใจทฤษฎีพื้นฐานทางด้านวงจรอินฟารีดด้วยเพื่อใช้ในการส่งแสงอินฟารีดใน Remote Control ทั้งทางด้านส่งและด้านรับโดยจะกล่าวเฉพาะในส่วนทางทฤษฎีที่สำคัญที่เกี่ยวข้องกับโครงงานเท่านั้น

ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51

ในการออกแบบควบคุมเราใช้ IC ไมโครคอนโทรลเลอร์ในตระกูล MCS-51 ซึ่งเป็นหัวใจในการควบคุมโดยไมโครคอนโทรลเลอร์ตระกูลนี้สามารถประยุกต์ใช้งานได้ง่ายและครอบคลุมงานได้อย่างกว้างขวาง ซึ่งภายในประกอบด้วยหน่วยการทำงานหลักของระบบคอมพิวเตอร์อย่างครบถ้วน เช่น หน่วยประมวลผล CPU หน่วยความจำพอร์ตอินพุตและเอาต์พุตโดยใช้อุปกรณ์ภายนอกมาต่อร่วมน้อยมากทำให้ประหยัดและสะดวกในการใช้งาน โดยชุดควบคุมนี้จะใช้ไมโครคอนโทรลเลอร์เบอร์ 89S8252 เป็น IC บริษัท ATMEL มีหน่วยความจำภายใน 8 Kbyte


คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ MCS-51

- เป็นไมโครคอนโทรลเลอร์ขนาด 8 บิต
- มีขาสัญญาณอินพุตเอาต์พุตจำนวน 32 บิต
- สามารถเชื่อมต่อหน่วยความจำข้อมูลภายนอกโดยอ้างตำแหน่งแอดเดรสถึง 64 กิโลไบต์
- มีหน่วยความจำโปรแกรมภายในตัวขนาด 8 กิโลไบต์
- มีหน่วยความจำข้อมูลภายในตัว (on-chip data memory) ขนาด 256 ไบต์
- หน่วยความจำข้อมูลภายในบางส่วนสามารถเข้าถึงระดับบิตข้อมูลระดับบิตได้ด้วย
- มีไทม์เมอร์/เคาน์เตอร์ (timer/counter) ขนาด 16 บิตจำนวน 3 ตัว
- การอินเทอร์รัปต์สามารถทำได้จาก 6 แหล่งกำเนิดจัดระดับความสำคัญได้เป็น 2 ระดับ
- มีฟลิตส์สื่อสารอนุกรมภายในตัวเองซึ่งทำงานแบบฟูลดูเพล็กซ์ (Full duplex)
- มีคำสั่งในการคำนวณทางคณิตศาสตร์
- ต้องการแหล่งจ่ายไฟ 5 โวลต์ เพียงชุดเดียว
- คำสั่งส่วนใหญ่ใช้เวลาการทำงานเพียง 1 ไมโครวินาทีเมื่อใช้คริสตอลความถี่ 12 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1 โครงสร้างภายนอกของ MCS-51

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ทุกเบอร์จะมีตำแหน่งขาพื้นฐานที่เหมือนกันแสดงในรูปที่ 2.1 สำหรับหน้าที่การใช้งานของแต่ละขามีดังนี้



รูปที่ 2.1 แสดงการจัดตำแหน่งขาต่างๆ ของไมโครคอนโทรลเลอร์ตระกูล MCS-51

-ขา Vcc เป็นขาป้อนแรงดันไฟเลี้ยง +5 โวลต์

-ขา Vss เป็นขากราวด์

-ขาพอร์ต 0 (Port 0) มี 8 ขา ได้แก่ขา P0.0-P0.7 เป็นขาพอร์ตอินพุทเอาต์พุตแบบ 2 ทิศทาง

สำหรับใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุทพอร์ตต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ตเพื่อกำหนดให้ขาพอร์ตเหล่านั้นอยู่ในสถานะปล่อยลอย ซึ่งสถานะนี้เองที่สามารถนำมาใช้เป็นพอร์ตอินพุทอิมพีแดนซ์สูงได้นอกจากพอร์ตนี้ยังถูกใช้งานในการติดต่อหน่วยความจำนอก

- ขาพอร์ต 1 (Port 1) มี 8 ขา ได้แก่ขา P1.0-P1.7 เป็นขาพอร์ตอินพุทเอาต์พุตแบบ 2 ทิศทาง สำหรับใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุทพอร์ตต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ต เพื่อกำหนดให้เป็นพอร์ตอินพุท นอกจากนี้สำหรับเบอร์ 8032 และ 8052 ขาพอร์ต P1.0 และ P1.1 จะถูกนำมาใช้งานเป็นขา T2 และ T2EX ตามลำดับด้วย
- ขาพอร์ต 2 (Port 2) มี 8 ขา ได้แก่ขา P2.0 – P2.7 เป็นขาพอร์ตอินพุทเอาต์พุตแบบ 2 ทิศทาง สำหรับใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุทพอร์ตต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ต เพื่อกำหนดให้เป็นพอร์ตอินพุท นอกจากนี้พอร์ตนี้จะใช้งานเป็นพอร์ตอินพุทเอาต์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้วมันยังถูกใช้งานในการติดต่อกับหน่วยความจำภายนอกด้วย โดยทำหน้าที่ในการกำหนดตำแหน่งแอดเดรสไบต์สูง (A8 – A15)

- ขาพอร์ต 3 (Port 3) มี 8 ขา ได้แก่ขา P3.0 – P3.7 เป็นขาพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทางสำหรับใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ตต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ตเพื่อกำหนดให้เป็นพอร์ตอินพุตนอกจากนี้พอร์ตนี้ก็จะใช้งานเป็นพอร์ตอินพุตเอาต์พุตแล้ว มันยังถูกใช้งานในหน้าที่พิเศษต่าง ๆ ดังแสดงในตารางที่ 2.1
- ขารีเซต (RST) ใช้สำหรับการรีเซตการทำงานของไมโครคอนโทรลเลอร์ โดยการรีเซตต้องคงสถานะเป็น 1 อย่างน้อยนาน 2 แมกซ์ซีไอเกิล ในขณะที่ออสซิลเลเตอร์ยังทำงานอยู่
- ขา ALE/PROG เป็นขาสัญญาณเพื่อทำหน้าที่ควบคุมการแลตช์ (Latch) ค่าตำแหน่งแอดเดรสไบต์ต่ำ (Address Latch Enable) เมื่อต้องการติดต่อกับหน่วยความจำภายนอก นอกจากนี้ขานี้ยังทำหน้าที่เป็นอินพุตรับพัลส์ในการโปรแกรม (Program Pulse Input) ในส่วนของหน่วยความจำ EPROM สำหรับไมโครคอนโทรลเลอร์ในตระกูล MCS-51 ที่มีหน่วยความจำโปรแกรมภายในเป็น EPROM

ตารางที่ 2.1 แสดงหน้าที่พิเศษของแต่ละขาของพอร์ต P3

ขาพอร์ต	หน้าที่พิเศษ
P3.0	RXD (SERIAL INPUT PORT)
P3.1	TXD (SERIAL OUTPUT PORT)
P3.2	INT0 (EXTERNAL INTERRUPT 0)
P3.3	INT1 (EXTERNAL INTERRUPT 1)
P3.4	T0 (TIMER 0 EXTERNAL INPUT)
P3.5	T1 (TIMER 1 EXTERNAL INPUT)
P3.6	WR (EXTERNAL DATA MEMORY WRITE STROBE)
P3.7	RD (EXTERNAL DATA MEMORY READ STROBE)


- ขา PSEN (PROGRAM STORE ENABLE) ทำหน้าที่เป็นสัญญาณสโตรบเพื่ออ่านคำสั่งจากหน่วยความจำโปรแกรมภายนอก เมื่อไมโครคอนโทรลเลอร์ประมวลผลคำสั่งจากหน่วยความจำภายนอก ขานี้จะส่งสัญญาณสโตรบ 2 ครั้งในแต่ละแมกซ์ซีไอเกิล แต่ในขณะที่ติดต่อกับหน่วยความจำข้อมูลภายนอกจะไม่มีส่งสัญญาณสโตรบแต่อย่างใด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา EA/VPP (EXTERNAL ACCESS ENABLE/VPP) เป็นขาสำหรับการเลือกใช้หน่วยความจำโปรแกรมจากภายในหรือจากภายนอกโดยถ้ามีสถานะเป็น 0 จะหมายถึงให้ไมโครคอนโทรลเลอร์รับคำสั่งจากหน่วยความจำภายนอกที่ตำแหน่งแอดเดรส 0 – 0FFFH (0-1FFFH ถ้าเป็นเบอร์ 8052) อย่างไรก็ตาม ถ้าบิตป้องกันในหน่วยความจำ EPROM ถูกโปรแกรมไว้ ไมโครคอนโทรลเลอร์จะไม่รับคำสั่งจากหน่วยความจำภายนอกเลย นอกจากนี้ขานี้ยังทำหน้าที่รับแรงดันไฟสำหรับการโปรแกรม (VPP) ขนาด 21 โวลต์ เพื่อใช้ในระหว่างการโปรแกรม
- ขา XTAL 1 และ XTAL 2 เป็นขาอินพุตและเอาต์พุตของวงจรอินเวอร์ตติงออสซิลเลเตอร์เอมพลิไฟเออร์ สำหรับใช้คู่ร่วมกับคริสตัลภายนอก

2.2 โครงสร้างภายในของ MCS-51

โครงสร้างภายในของไมโครคอนโทรลเลอร์ตระกูล MCS-51 แสดงในรูปที่ 2.2 โดยส่วนที่มีเครื่องหมายดอกจัน จะมีเฉพาะในเบอร์ 8032 และ 8052 เท่านั้น



รูปที่ 2.2 แสดงโครงสร้างภายในของไมโครคอนโทรลเลอร์


การจัดหน่วยความจำ

ในไมโครคอนโทรลเลอร์ตระกูล MCS-51 แบ่งชนิดหรือหน้าที่ของหน่วยความจำออกเป็น 2 ส่วน คือ หน่วยความจำโปรแกรม (PROGRAM MEMORY) และหน่วยความจำข้อมูล (DATA MEMORY)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำโปรแกรม

หน่วยความจำโปรแกรมสามารถแบ่งออกได้เป็น 2 ส่วน คือ หน่วยความจำโปรแกรมภายในและหน่วยความจำโปรแกรมภายนอกหน่วยความจำโปรแกรมภายในจะถูกเลือกใช้งานถ้าขาสัญญาณ EA มีค่าเป็น 1 โดยจะถูกใช้งานในช่วงแอดเดรส 0-1FFFFH นอกเหนือจากช่วงแอดเดรสนี้ จะใช้หน่วยความจำโปรแกรมภายนอกทั้งหมดในกรณีตรงกันข้าม ถ้าขาสัญญาณ EA มีค่าเป็น 0 ในช่วงแอดเดรส 0-1FFFFH จะถูกใช้จากหน่วยความจำภายนอกหรือกล่าวได้ว่า ถ้าขาสัญญาณ EA มีค่าเป็น 0 จะเป็นการเลือกใช้หน่วยความจำโปรแกรมภายนอกทั้งหมดตลอดช่วงแอดเดรส



รูปภาพที่ 2.3 แสดงการจัดโครงสร้างของหน่วยความจำทั้งในส่วนของหน่วยความจำโปรแกรมและหน่วยความจำข้อมูล

2.3 หน่วยความจำข้อมูล

หน่วยความจำข้อมูลสามารถแบ่งออกเป็น 2 ส่วน คือหน่วยความจำข้อมูลภายในและหน่วยความจำข้อมูลภายนอกสำหรับหน่วยความจำข้อมูลภายในยังแบ่งออกได้เป็น 2 ส่วนย่อย คือส่วนที่

ใช้เก็บข้อมูลทั่วไปและส่วนที่ใช้เป็น รีจิสเตอร์หน้าที่พิเศษ หรือ SFR (SPECIAL FUNCTION REGISTER) โดยส่วนที่ใช้เก็บข้อมูลทั่วไปจะถูกใช้สำหรับเก็บข้อมูลหรือค่าตัวแปรต่าง ๆ จากการทำงานของโปรแกรม ส่วนรีจิสเตอร์หน้าที่พิเศษจะถูกใช้งานเป็นรีจิสเตอร์ควบคุมการทำงานและบอกสถานะการทำงานของไมโครคอนโทรลเลอร์

รีจิสเตอร์หน้าที่พิเศษ (SFR)

รีจิสเตอร์หน้าที่พิเศษมีบทบาทอย่างมากในการควบคุมการทำงานของไมโครคอนโทรลเลอร์และทำให้การเขียนโปรแกรมสามารถทำได้สะดวกขึ้นรีจิสเตอร์หน้าที่พิเศษทำหน้าที่ที่สำคัญ คือการควบคุมการทำงานในส่วนต่าง ๆ ภายในไมโครคอนโทรลเลอร์และทำหน้าที่แสดงสถานะการทำงาน ซึ่งในรีจิสเตอร์หน้าที่พิเศษบางตัวยังสามารถเข้าถึงในระดับบิตด้วย ดังแสดงในรูปการจัดหน่วยความจำและตำแหน่งของรีจิสเตอร์หน้าที่พิเศษต่าง ๆ ในรูปที่ 2.4

ค่าเลขฐานสิบหก (MSB)	บิตและเลข								(LSB)	รีจิสเตอร์ หน้าที่พิเศษ
	WDT	T32	SERR	IZC	P3HZ	P2HZ	P1HZ	ALF		
0F8H	FF	FE	FD	FC	FB	FA	F9	F8		I0CON
0F0H	F7	F6	F5	F4	F3	F2	F1	F0		B
0E0H	E7	E6	E5	E4	E3	E2	E1	E0		ACC
0C0H	CY	AC	F0	RS1	RS0	OV	F1	P		PSW
0C0H	D7	D6	D5	D4	D3	D2	D1	D0		
0C0H	ไม่สามารถเข้าถึงได้ระดับบิต									TH2
0C0H	ไม่สามารถเข้าถึงได้ระดับบิต									TL2
0CBH	ไม่สามารถเข้าถึงได้ระดับบิต									RCAP2H
0CAH	ไม่สามารถเข้าถึงได้ระดับบิต									RCAP2L
0C8H	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2		
0C8H	CF	CE	CD	CC	CB	CA	C9	C8		T2CON
0B8H	PCT		PT2	PS	PT1	PX1	PT0	PX0		
0B8H	BF	—	BD	BC	BB	BA	B9	B8		IP
0B0H	B7	B6	B5	B4	B3	B2	B1	B0		P3
0A8H	EA	—	ET2	ES	ET1	EX1	ET0	EX0		E
0A8H	AF	—	AD	AC	AB	AA	A9	A8		
0A0H	A7	A6	A5	A4	A3	A2	A1	A0		P2
99H	ไม่สามารถเข้าถึงได้ระดับบิต									SBUF
98H	SM0	SM1	SM2	REN	TB8	RB8	T1	R1		
98H	9F	9E	9D	9C	9B	9A	99	98		SCON
90H	97	96	95	94	93	92	91	90		P1
8DH	ไม่สามารถเข้าถึงได้ระดับบิต									TH1
8CH	ไม่สามารถเข้าถึงได้ระดับบิต									TH0
8BH	ไม่สามารถเข้าถึงได้ระดับบิต									TL1
8AH	ไม่สามารถเข้าถึงได้ระดับบิต									TL0
89H	ไม่สามารถเข้าถึงได้ระดับบิต									TMOD
88H	TF1	TR1	TFO	TRO	IE1	IT1	IE0	IT0		
88H	8F	8E	8D	8C	8B	8A	89	88		TCON
87H	ไม่สามารถเข้าถึงได้ระดับบิต									PCON
83H	ไม่สามารถเข้าถึงได้ระดับบิต									DPH
82H	ไม่สามารถเข้าถึงได้ระดับบิต									DPL
81H	ไม่สามารถเข้าถึงได้ระดับบิต									SP
80H	87	86	85	84	83	82	81	80		P0

รูปภาพที่ 2.4 แสดงการจัดหน่วยความจำและตำแหน่งของรีจิสเตอร์หน้าที่พิเศษต่างๆ รีจิสเตอร์ใช้งานทั่วไป

รีจิสเตอร์ใช้งานทั่วไปมีไว้สำหรับให้ผู้เขียนโปรแกรมสามารถนำข้อมูลไปพักไว้ชั่วคราวหรือใช้งานทั่วไปได้ตามที่ต้องการ ซึ่งรีจิสเตอร์ใช้งานทั่วไปนี้มีอยู่ด้วยกัน 8 ตัว คือรีจิสเตอร์ R0 - R7 โดยรีจิสเตอร์ทั้ง 8 ตัวถูกจัดให้อยู่รวมกันและมีให้เลือกใช้ถึง 4 แบนจ์ นั่นคือ รีจิสเตอร์ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั่วไปถึง 32 ตัวให้ใช้งานเพียงแต่การเลือกใช้รีจิสเตอร์ R0-R7 ในแบงก์ใดแบงก์หนึ่งจะถูกกำหนด จากบิต RS0, RS1 ในรีจิสเตอร์หน้าที่พิเศษดังนั้นการเลือกใช้จึงเลือกได้เพียงแบงก์เดียวในขณะใด ขณะหนึ่ง อย่างไรก็ตามค่าข้อมูลที่เก็บไว้ในรีจิสเตอร์แบงก์ใดก็ตามที่มีชื่อเดียวกันแต่คนละแบงก์ จะไม่มีผลซึ่งกันและกันเลยทำให้ผู้เขียนโปรแกรมใช้งานรีจิสเตอร์ทั่วไปนี้ได้ทั้ง 32 ตัวอย่างเต็มที่ และไม่ยุ่งยากในการเขียนโปรแกรม

การใช้งานรีจิสเตอร์

โดยปกติไมโครคอนโทรลเลอร์ตระกูล MCS-51 จะทำการประมวลผลข้อมูลครั้งละ 1 ไบต์ ซึ่งกระทำกับรีจิสเตอร์ภายในโดยที่รีจิสเตอร์แต่ละตัวเก็บข้อมูลได้ขนาด 1 ไบต์เช่นกัน เช่นรีจิสเตอร์ A ทำหน้าที่เป็นรีจิสเตอร์กลางสำหรับการคำนวณทางคณิตศาสตร์หรือทางลอจิกของตัว กระทำ 2 ตัว ตัวอย่างเช่น ถ้าต้องการบอกค่า 10 ไปบวกกับค่า A ผลที่ได้จากการบวกข้อมูลและค่า 10 จะเก็บไว้ในรีจิสเตอร์ A นอกจากรีจิสเตอร์ A ทำการบวกด้วยกันกำหนดค่าโดยตรงแล้วมันยังทำการคำนวณร่วมกับรีจิสเตอร์ขนาด 8 บิตตัวอื่นได้อีกด้วยทั้งไมโครโปรเซสเซอร์และไมโครคอนโทรลเลอร์จะมีรีจิสเตอร์สำหรับใช้งานในคำสั่งพิเศษโดยผู้เขียนโปรแกรมอาจกำหนดขึ้นเองได้เองโดยที่กำหนดให้อยู่ในตำแหน่งแอดเดรสพิเศษในที่นี่มีค่ามากกว่า 07FH ขึ้นไป ยกตัวอย่างเช่น แอคคิวมูลเตอร์ถูกกำหนดให้ใช้ในหน่วยความจำภายในที่ 0E0H รีจิสเตอร์เหล่านี้เรียกว่ารีจิสเตอร์หน้าที่พิเศษจำนวนของรีจิสเตอร์พิเศษอาจจะมีไม่เท่ากันในไมโครคอนโทรลเลอร์แต่ละเบอร์ ในตระกูล MCS-51 ขึ้นอยู่กับคำสั่งที่ทำการตั้งค่าเพราะรีจิสเตอร์พิเศษเหล่านี้ถูกรวมอยู่โดยใช้พื้นที่ในส่วนของหน่วยความจำภายในของไมโครคอนโทรลเลอร์ซึ่งหน่วยความจำภายในหรือแรมภายในจะมีขนาดไม่เท่ากันในแต่ละเบอร์

นอกจากนี้รีจิสเตอร์พิเศษหรือ SFR ยังมีรีจิสเตอร์สำหรับใช้งานทั่วไปอีก 8 ตัว คือรีจิสเตอร์ R0-R7 รีจิสเตอร์ทั้ง 8 ตัวถูกบรรจุอยู่ในแรมภายในไมโครคอนโทรลเลอร์ในรูปของแบงก์ และใช้สำหรับเก็บข้อมูลชั่วคราวระหว่างการประมวลผล ในที่นี่จะใช้รีจิสเตอร์แบงก์ 0 เท่านั้น และหลังจากรีเซตระบบทุกครั้งรีจิสเตอร์ที่แบงก์ 0 จะถูกเลือกโดยฮาร์ดแวร์

2.4 การจัดสรรหน่วยความจำบน MCS-51

ไมโครคอนโทรลเลอร์แต่ละเบอร์ในตระกูล MCS-51 มีขนาดหน่วยความจำไม่เท่ากันทำให้การจัดสรรพื้นที่ในหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลแตกต่างกัน

หน่วยความจำสำหรับเก็บโปรแกรม


หน่วยความจำสำหรับเก็บโปรแกรมสามารถขยายได้สูงสุดถึง 64 กิโลไบต์ มีหน้าที่เก็บคำสั่งต่าง ๆ สำหรับไมโครคอนโทรลเลอร์มันสามารถใช้เก็บตารางข้อมูลและค่าคงที่ได้ในการใช้งาน ในที่นี่จะใช้งานไมโครคอนโทรลเลอร์โดยใช้หน่วยความจำโปรแกรมภายนอกเท่านั้นที่ขา 31 หรือ

ขา EA จึงถูกต่อลงกราวไว้เพื่อกำหนดให้ไมโครคอนโทรลเลอร์หน่วยความจำโปรแกรมภายในที่มีอยู่แล้วและเมื่อไมโครคอนโทรลเลอร์ต้องการติดต่อกับหน่วยความจำโปรแกรมภายนอกมันจะส่งสัญญาณลอจิกที่ Low ที่ขา 29 หรือ ขา PSEN ออกมาหน่วยความจำโปรแกรมไม่จำเป็นต้องเป็นแรมหรือ EPROM เช่นเดียวกับตำแหน่งแอดเดรสที่วางแต่ละแอดเดรสอาจอยู่ในรูปของหน่วยความจำหรือตำแหน่งของพอร์ตอินพุตเอาต์พุตก็ได้หน่วยความจำโปรแกรมในที่นี่ถูกแบ่งเป็น 2 ช่วงดังนี้คือ 00000H-04000H เป็นส่วนของ EPROM IC5 และช่วงแอดเดรสจาก 04000H-08000H เป็นหน่วยความจำแรม IC6 ของระบบคำสั่งต่าง ๆ จะถูกป้อนให้ไปเก็บไว้และทำการประมวลผลจากที่แรมนี้ไมโครคอนโทรลเลอร์ ตระกูล MCS-51 สามารถทำการอ่านและเขียนข้อมูลจากหน่วยความจำข้อมูลที่มีข้อมูลขนาดสูงสุดได้ 64 กิโลไบต์หน่วยความจำในส่วนนี้ทำหน้าที่เก็บข้อมูลใช้งานเป็นจำนวนมากเป็นส่วนใหญ่ ซึ่งในบางครั้งอาจเรียกได้ว่าแรมบน MCS-51 บอร์ด หรือ IC6 เป็นผู้ที่ทำหน้าที่หน่วยความจำข้อมูลบนบอร์ด MCS-51 กำหนดให้มีตำแหน่งใช้งานตั้งแต่ 00000H-08000H ซึ่งการที่กล่าวมาแล้วในหน่วยความจำสำหรับเก็บโปรแกรมโดยใช้แรมถูกกำหนดให้เริ่มต้นที่ตำแหน่ง 04000H เป็นต้นไปนั่นคือโปรแกรมทดลองหรือโปรแกรมที่ดาวน์โหลดจากคอมพิวเตอร์จะต้องเริ่มประมวลผลที่ตำแหน่ง 04000H ขึ้นไป

หน่วยความจำสำหรับเก็บข้อมูล

การประยุกต์ใช้งานในไมโครคอนโทรลเลอร์ส่วนใหญ่แล้วสามารถทำงานได้โดยไม่ต้องใช้หน่วยความจำข้อมูลมากเท่าไรนักทำให้ไม่ต้องการใช้หน่วยความจำที่อาศัยแรมภายในที่มีอยู่แล้วมากกว่าที่จะใช้แรมที่อยู่ภายนอกขนาดของแรมภายในมีขนาด 256 ไบต์ ดังนั้นจึงไม่มีปัญหาในการใช้ไมโครคอนโทรลเลอร์

ในส่วนของแรมภายในประกอบด้วย รีจิสเตอร์ไมโครคอนโทรลเลอร์หน่วยความจำสแต็คสำหรับใช้งานและจักรระบบภายในชิปรูทีนก็อยู่ในส่วนของแรมภายในด้วย ดังนั้นขนาดของหน่วยความจำภายในโปรแกรมใช้งานได้จริงจึงน้อยกว่า 20H - 2FH เรียกว่าบิตแอดเดรส ในส่วนนี้ใช้งานในการจัดแจงหรือการโยกย้ายถ่ายเทบิตข้อมูลของคำสั่งไปยังแอดเดรสเปลี่ยนหรือเรียกใช้บิตใดบิตหนึ่ง ส่วนประกอบสุดท้ายที่แรมภายในก็คือโปรแกรมมอนิเตอร์ซึ่งบรรจุอยู่ใน EPROM ซึ่งการประมวลผลในส่วนนี้ต้องใช้แรมภายในบางส่วนด้วยกันดังแสดงในรูปที่ 2.5 แสดงการแบ่งช่วงแอดเดรสของแรมภายใน



รูปภาพที่ 2.5 แผนที่แสดงการจัดช่วงแอดเดรสใช้งานของแรมภายใน ซึ่งมีขนาด 256 บิต
ทฤษฎีอินฟราเรด

LED กำลังสูงที่ให้แสงสว่างช่วงใกล้ย่านอินฟราเรด (high power-infrared emitting diode) หรือ ไดโอดที่เปล่งแสงในย่านอินฟราเรดที่มีกำลังสูงได้ถูกนำมาใช้นานแล้วปัจจุบันเราจึงได้เห็น LED เบอร์ใหม่ที่มีประสิทธิภาพสูงขึ้นราคาถูกลงปรากฏตัวออกมอยู่เรื่อยๆ

การประยุกต์ใช้งานอย่างหนึ่งที่น่าสนใจก็คือ สามารถใช้เป็นแหล่งกำเนิดแสงนำทางให้คนตาบอดได้ หลักการคือใช้พลังงานแสงจาก LED ส่งออกไปกระทบวัตถุที่อยู่รอบกายของผู้ใช้วัตถุส่วนที่ถูกแสงก็จะสะท้อนแสงกลับมายังแสงอาทิตย์ที่ติดตั้งไว้ด้านล่างของ LED เอาท์พุทจากเซลล์แสงอาทิตย์ถูกขยายโดยเครื่องขยายช่วยฟังและส่งผ่านไปยังหูฟังของผู้ใช้ซึ่งจะสามารถประมาณระยะตนเองกับวัตถุได้อย่างหายบายจากความเข้มของโทนเสียงที่แปรตามความเข้มของแสงที่สะท้อนกลับมานั่นเอง

2.5 LED กำลังสูง ที่ให้แสงย่านใกล้อินฟราเรด

รอยต่อ P- N ของ LED เป็นแหล่งกำเนิดโฟตอนที่ยอดเยี่ยมสมัยแรกๆ ได้มีการค้นพบว่า รอยต่อของแกลมอาร์เซไนด์ (GaAs) ซึ่งให้แสงย่านใกล้อินฟราเรดทำให้เกิดโฟตอน 88 ตัว ต่อ อิเล็กตรอน 100 ตัวเป็นประสิทธิภาพควอนตัมที่น่าทึ่งไม่น้อยทีเดียว

แต่อุปสรรคเกิดขึ้นได้เนื่องจากโฟตอนที่ถูกล่อออกมาจากรอยต่อส่วนหนึ่งถูกสกัดกั้นโดยกรอบของชั้นสารเอาท์พุทจริงๆจึงน้อยกว่า 88 เปอร์เซ็นต์อีกส่วนหนึ่งของการแผ่รังสีจากรอยต่อก็


ปัญหาเรื่องมุมวิกฤติ เป็นปัญหาสำคัญประการหนึ่ง ซึ่งอธิบายได้ดังนี้

อากาศมีดัชนีของการหักเหเท่ากับ 1 (หรือ 1.0003 เมื่อเทียบกับสุญญากาศ) ดัชนีการหักเหของเพชรคือ 2.42 ในขณะที่ GaAs มีดัชนีการหักเหของแสงเท่ากับ 3.5 ซึ่งเป็นหนึ่งในสสารเพียงไม่กี่ชนิดที่มีดัชนีของการหักเหมากกว่าเพชรความแตกต่างของดัชนีการหักเหนี้ทำให้การแผ่รังสีของแสงที่เกิดขึ้นภายในชั้นสสาร GaAs เมื่อกระทบผิวที่ติดต่อกับภายนอกมีมุมวิกฤติ 16 องศาหากมุมตกกระทบที่รอยต่อของผิวมากกว่า 16 องศาแสงนั้นจะถูกสะท้อนกลับมายังชั้นสสารปรากฏเช่นนี้เรียกว่าปรากฏการณ์สะท้อนกลับภายใน (Total Internal Reflection)

วิธีลดความไม่สมดุลระหว่างดัชนีหักเหของแสงมีอยู่หลายวิธี

วิธีหนึ่งเป็นของเท็กซัสอินสตรูเมนต์คือทำผิวหน้าของชั้นไดโอดเป็นรูปโดมทำให้แสงจากภายในมาถึงผิวต่อระหว่างอากาศและ GaAs ด้วยมุมที่ไม่เกิน 16 องศา วิธีสามารถเพิ่มประสิทธิภาพให้สูงกว่าชั้นไดโอดแบบราบประมาณ 10 เท่า

การผลิตไดโอดแบบโดมนี้มีราคาค่อนข้างแพงแล้วยังต้องการสสาร GaAs มากกว่าแบบแบนราบด้วยจึงมีการใช้อิพ็อกซีเคลือบไดโอดเพื่อทำให้ดัชนีการหักเหของแสงสมดุลดัชนีการหักเหของสารเคลือบนี้มีค่าตั้งแต่ 1.4 –1.8 แม้ว่าจะไม่เท่ากับดัชนีการหักเหของ GaAs (3.5) ก็ตามแต่ก็มีค่าใกล้เคียงมากกว่าอากาศ ส่วน LED ที่ทำจากแกเลียมฟอสไฟด์ (GaP) ที่ให้แสงสีเขียวและมีมุมวิกฤติ 17.7 องศาการเคลือบไดโอดด้วยอิพ็อกซีที่มีดัชนีหักเห 1.66 ทำให้เพิ่มมุมวิกฤติเป็น 30.3 องศา และทำให้การเปล่งแสงจากไดโอดเพิ่มขึ้นอีก 2.5 เท่าหันมาพิจารณาถึงแสงที่ปล่อยออกมาจากขอบสารที่ใช้ในการสร้าง LED ในสมัยแรกๆ นั้น แสงส่วนนี้จะสูญหายไปถ้าชั้นสสารถูกวางไว้ในกรอบโลหะปัจจุบัน LED ส่วนใหญ่จึงถูกวางไว้ในตัวสะท้อนแสง (reflector) ตัวเล็กๆ ดังรูปที่ 2.6 ตัวสะท้อนนี้จะสะท้อนแสงที่เปล่งจากขอบของชั้นสสารออกมาสู่ภายนอก



รูปที่ 2.6 ชั้นสสารที่วางอยู่ในกรอบที่สามารถสะท้อนแสงได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.6 เทคโนโลยีเฮเทอโรจังก์ชัน (Heterojunction Technology)

ในระยะต่อมาของการพัฒนา LED ได้มีการค้นพบว่าสามารถสร้าง LED ที่ให้แสงย่านใกล้อินฟราเรดที่มีประสิทธิภาพสูงได้โดยการใช้เทคโนโลยีที่เรียกว่าเฮเทอโรจังก์ชัน (heterojunction) เทคโนโลยีแบบนี้ไดโอดจะมีสภาพเหมือนของสารกึ่งตัวนำที่มีคุณสมบัติทางแสงและทางไฟฟ้าต่างกันเล็กน้อยการทำชั้นสารหลายๆ ชั้นในรูปแบบเฮเทอโรจังก์ชันเป็นการเพิ่มประสิทธิภาพการเปล่งแสงของไดโอด เนื่องจากการใช้เทคโนโลยีแบบนี้ทำให้ลดพื้นที่บริเวณรอยต่อ P-N ลงชั้นนอกสุดของเฮเทอโรจังก์ชันมีความโปร่งใสที่ให้แสงผ่านได้มากกว่ารอยต่อ P-N ไดโอดที่ใช้เทคโนโลยีแบบโฮโมจังก์ชัน (homojunction) ทำให้พลังงานแสงที่ได้จึงมากกว่า 2 เท่า ด้วยเทคโนโลยีแบบเฮเทอโรจังก์ชันทำให้สามารถผลิตเลเซอร์ไดโอดที่ทำงานได้อย่างต่อเนื่อง อนุกรมมิห้องและผลิตเลเซอร์ไดโอดที่ให้แสงในย่านที่ตามนุษย์สามารถมองเห็นได้ต่อมาเทคโนโลยีแบบเฮเทอโรจังก์ชันก็ได้นำมาใช้ในการผลิต LED ที่ให้แสงในย่านที่มองเห็นได้และนำอลูมิเนียมแกลเลียมอาร์เซไนด์ (AlGaAs) มาใช้ในการผลิต LED แสงสีแดงที่มีความสว่างสูง

คุณสมบัติของ LED อินฟราเรด

แรงดันตกคร่อมที่รอยต่อ P-N ของไดโอดต้องมีค่ามากกว่าแรงดันเทอร์ชโฮลท์ที่จะสามารถทำให้ไดโอดนำกระแสได้สำหรับซิลิกอนไดโอดแรงดันทำงานมีค่าประมาณ 0.6 โวลต์ส่วน LED ที่ให้แสงย่านมองเห็นได้ถ้าทำจากสาร GaP ซึ่งให้แสงสีเขียวจะมีค่าแรงดันทำงานประมาณ 2.1-2.8 โวลต์ถ้าเป็น LED ที่ทำจาก AlGaAs ให้แสงสีแดงมีแรงดันทำงาน 1.75-2.5 โวลต์ ส่วน LED ที่ให้แสงใกล้ย่านอินฟราเรดทำจากสาร GaAs มีแรงดันทำงาน 1.5 โวลต์โดยให้แสงที่มีความยาวคลื่น 940 นาโนเมตร และถ้าทำจาก AlGaAs จะได้แสงความยาวคลื่น 880 นาโนเมตรที่แรงดัน 1.75 โวลต์

พลังงานที่ได้จากการเปล่งแสงของ LED หาได้จากกระแสไบแอสตรงของไดโอดและต้องระมัดระวังไม่ให้กระแสส่วนนี้มีค่าสูงจนเกิดความร้อนอันจะทำอันตรายต่อชิ้นส่วนไดโอดสิ่งที่สำคัญที่สุดของ LED อินฟราเรดกำลังงานสูงคือ ชั้นสาร AlGaAs ที่ให้ความยาวคลื่น 880 นาโนเมตร และสาร GaAs ซิลิกอนไดโอดที่ให้แสงความยาวคลื่น 940 นาโนเมตร ดังที่แสดงไว้ในรูปที่ 2.7 คือ กราฟสเปกตรัลที่เปรียบเทียบความยาวคลื่นกับการเปล่งแสงของ LED ทั้ง 2 ชนิด ซิลิกอน LED ที่ทำจาก GaAs ให้กำลังงานประมาณ 5 มิลลิวัตต์ที่กระแส 100 มิลลิแอมป์ LED ที่ทำจาก AlGaAs จะให้กำลังงานเป็นสองเท่าเมื่อให้กระแสไบแอสตรงค่าเดียวกันข้อดีกว่าอีกประการหนึ่งของ LED ชนิด AlGaAs คือ มี rise time และ full time ที่เร็วกว่าคือประมาณ 0.5 ไมโครวินาที ในขณะที่ GaAs ซิลิกอนไดโอดค่า 1.5 ไมโครวินาที



รูปที่ 2.7 การเปล่งแสง LED แบบ GaAs และ AlGaAs

ข้อดีอีกประการหนึ่งคือ การเปล่งแสงของ LED ที่ความยาวคลื่น 880 นาโนเมตร (AlGaAs) จะใกล้เคียงกับความยาวคลื่นที่ซิลิคอนโฟโตทรานซิสเตอร์มีความไวสูงสุดจึงเหมาะสมจะใช้ LED ที่มีความยาวคลื่น 880 นาโนเมตร แทน LED ที่มีความยาวคลื่น 940 นาโนเมตรนอกจากนั้น LED ที่ให้ความยาวคลื่นแสง 880 นาโนเมตร ยังไม่ถูกดูดกลืนโดยละอองน้ำเหมือน LED ที่ให้ความยาวคลื่น 940 นาโนเมตรจึงจะสามารถนำไปใช้ในการตรวจจับไอน้ำในอากาศ LED ชนิด 940 นาโนเมตรไม่เหมาะกับการสื่อสารด้วยแสงภายนอกเพราะจุดอ่อนเรื่องการดูดกลืนด้วยไอน้ำในอากาศนั่นเองส่วน LED ชนิด GaAs มักจะใช้เป็นแหล่งกำเนิดแสงย่านอินฟราเรด


LED อินฟราเรด กำลังงานสูง

รูปที่ 2.8 แสดง LED ที่ให้ความยาวคลื่นแสง 880 นาโนเมตรในตัวยึดแบบต่างๆ ตัวยึด TO-66 ตัวใหญ่ OD-663 ที่ประกอบด้วยชิ้นสารวางเรียงกัน 3 ชิ้นอยู่ภายในกรอบอันเดียวกันดังจะได้อธิบายต่อไป


LED ที่อยู่ในตัวยึด TO-46 เป็นแบบที่ครอบด้วยเลนส์แก้วให้กำลังงาน 5 มิลลิวัตต์ที่กระแสไบแอส 50 มิลลิแอมป์และจะให้กำลังงาน 5 มิลลิวัตต์ที่ 50 มิลลิแอมป์และจะให้กำลังงานได้ 600 มิลลิวัตต์หากขับด้วยกระแสพัลส์ 10 แอมป์ที่มีคาบเวลาไม่เกิน 10 ไมโครวินาทีถัดจากเบอร์ OD-50L คือเบอร์ OD-100 ที่อยู่ในตัวยึด TO-39 และเคลือบด้วยอีพ็อกซีเป็นรูปโดมจึงไม่มีกรอบโลหะมาขัดขวางการเปล่งแสง OD-100 จึงให้แสงเป็น 2 เท่าของ OD-50L ที่ 500 มิลลิแอมป์จะให้กำลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

งาน 100 มิลลิวัตต์หากให้กระแส 10 แอมป์ด้วยพัลส์ 10 ไมโครวินาทีจะให้กำลังงานได้ถึง 1.3 วัตต์ สาเหตุที่สำคัญที่ทำให้ OD-50L และ OD-110 ให้กำลังงานได้มากกว่า LED ที่ความยาวคลื่น 880 นาโนเมตรธรรมดา คือ มีการระบายความร้อนที่ดีกว่าด้วยตัวถัง TO-39 และถ้าใช้กับกระแสสูงๆ OD-50L และ OD-100 จะต้องใช้กับแผ่นระบายความร้อนภายนอกที่เหมาะสมด้วยสิ่งจำเป็นในการใช้งาน LED อย่างต่อเนื่องคือการต่อตัวต้านทานอนุกรมที่เหมาะสมเพื่อจำกัดกระแสรูปที่ 2.9 แสดงการจำกัดกระแสเบื้องต้นของ LED โดยการคำนวณตามสูตรหากใช้กระแสเกินพิกัดจะทำให้อายุการใช้งานสั้นลง LED กำลังสูงต้องยึดติดกับแผ่นระบายความร้อนเสมอเมื่อใช้กับ



รูปที่ 2.8 แสดง LED อินฟราเรดกำลังสูง ในตัวถังแบบต่างๆ



รูปที่ 2.9 การจำกัดกระแสของ LED เบื้องต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 การขับ LED อินฟราเรดโดยใช้พัลส์กระแสสูง

LED สามารถทำงานที่ค่ากระแสสูงกว่าค่าที่ใช้ในการใช้งานต่อเนื่องหากใช้กับพัลส์ที่มีคาบเวลา 0.1-100 ไมโครวินาที เช่น LED อินฟราเรด OD-50L สามารถขับด้วยพัลส์ 10 แอมป์ ที่มีคาบเวลาไม่เกิน 10 ไมโครวินาทีและอัตราไม่เกิน 100 Hz OD-50L นี้จะให้กำลังงาน 600 มิลลิวัตต์แล้วทำไมเราต้องจ่ายพัลส์ให้ LED ด้วยกระแสสูงๆด้วยล่ะ ? เหตุผลแรกคือ LED ที่ใช้พัลส์กำลังงานสูงนั้นเหมาะสมกับงานเดือนกัษระยะไกลและระบบตรวจสอบอื่นๆเป็นตัวส่งสัญญาณระยะไกลได้ดีตัวอย่างเช่นในวงจรรูปที่ 2.9 แทนที่ R1 ด้วยตัวตรวจจับอุณหภูมิแบบเปลี่ยนค่าความต้านทาน เช่นเทอร์มิสเตอร์ก็สามารถส่งสัญญาณที่มอดูเลตโดยอุณหภูมิออกไปได้ไกลหลายร้อยหรือหลายฟุต หากต้องการให้ LED มีการแผ่รังสีสูง ต้องทำให้แรงดันตกคร่อม LED มากกว่า 10 โวลต์ วิธีหนึ่งคือการเก็บประจุด้วยแรงดันที่เหมาะสมแล้วจ่ายแรงดันนั้นให้แก่ LED

วงจรรูปที่ 2.10 เป็นวงจรพัลส์กระแสสูงที่จ่ายให้กับเลเซอร์ไดโอดแบบเซดเทอโรจังก์ชันไดโอดตัวนี้ต้องการกระแสขับ 10-15 แอมป์ด้วยความกว้างพัลส์สูงสุด 100-200 นาโนวินาทีเพื่อทำให้มีการทำงานอย่างรวดเร็วควรใช้ตัวเก็บประจุค่าประมาณ 0.01 หรือ 0.02 ไมโครฟารัดที่สามารถประจุแรงดันถึง 100 โวลต์หรือมากกว่าก่อนจะถึงยุคของมอสเฟตนั้น วิธีที่ใช้การเก็บประจุคร่อมเลเซอร์ไดโอดคือการใช้ SCR หรือทรานซิสเตอร์แบบสองรอยต่อธรรมดาแต่คุณลักษณะพิเศษของมอสเฟตที่มีค่าความต้านทานขณะทำงานเป็นสวิตซ์ต่ำทำให้การจ่ายกระแสเป็นไปอย่างมีประสิทธิภาพและง่ายกว่า

จากรูปที่ 2.10 ใช้ไอซี 555 ไทเมอร์เป็นออสซิลเลเตอร์ส่งพัลส์มายังเกตของมอสเฟตทำให้เกิดการสวิตซ์ที่มีความต้านทานต่ำส่วนอินเวอร์เตอร์สามารถต่อขนานกันได้ทั้ง 6 ตัว และต่อขาที่ไม่ใช้ลงกราวด์

อัตราเร็วพัลส์ (Pulse Repetition Rate) ถูกควบคุมโดยตัวต้านทาน R1 ส่วนตัวเก็บประจุ C1 เป็นตัวควบคุมคาบเวลาสามารถเลือกค่าเพื่อใช้งานได้ตามตารางที่ 2.2

ตารางที่ 2.2 แสดงความสัมพันธ์ระหว่างค่าความจุของ C1 คาบเวลาของพัลส์

ค่าความจุ C1 (μF)	คาบเวลา (μS)
0.00047	0.85
0.001	1.7
0.005	6.0
0.01	10.0
0.047	40.0
0.1	88.0


แม้ว่าค่าเหล่านี้จะ ได้ทำการทดลองมาแล้ว แต่ก็อาจเกิดเบี่ยงเบนได้จากค่าผิดพลาดของตัวเก็บประจุที่นำมาใช้งานดังนั้นขอให้คิดว่าเป็นเพียงค่าประมาณเท่านั้นมอสเฟตต่ออนุกรมกับ LED และตัวต้านทาน R3 หากต้องการเปลี่ยนแปลงความกว้างสามารถเปลี่ยนแปลงค่า R3 ได้ตามที่เรารต้องการและขนาดของแอมพลิฟายเออร์พัลส์สามารถกำหนดได้โดยเปลี่ยนค่า R3 หากไม่ต้องการจำกัดกระแสที่ผ่าน LED ก็ไม่ต้องใส่ R3 ก็ได้

เมื่อมอสเฟตทำงานจะให้ค่าแรงดันสูงเกือบถึงค่าแรงดันไฟเลี้ยงถ้าต้องการผลลัพธ์ที่ดีควรใช้มอสเฟตที่มีความต้านทานขนาดต่ำกว่า 1 โอห์มเพื่อให้กระแสผ่าน LED สูงสุด เช่น มอสเฟตเบอร์ IRF-511 ที่ใช้ในงานวิทยุมีความต้านทาน 0.6 โอห์มและสวิทช์แรงดันได้ 60 โวลต์ ส่วนมอสเฟตเปอร์ที่สามารถจ่ายกระแสได้สูงคือ IRFZ40 ซึ่งมีความต้านทานเพียง 0.028 โอห์มแต่ราคาแพง


ในรูปที่ 2.10 ทำการต่อไฟบวกไว้ 2 ชุดโดยต่อแรงดันสูงเข้าไปเลี้ยงในส่วนของมอสเฟตเพื่อให้ได้พัลส์กระแสสูงรูปที่ 2.11 กราฟแสดงความสัมพันธ์กระแสที่ไหลผ่าน LED ชนิด AlGaAs และ GaAs เมื่อ LED ทั้งสองต่อกับแหล่งจ่ายไฟชุดเดียวกันถ้าส่วนของพัลส์ในวงจรทำงานที่ 10 โวลต์ และส่วนของมอสเฟตทำงานที่ 20 โวลต์วงจรก็จะจ่ายพัลส์ 10 แอมป์ไปยัง LED AlGaAs ก่อนที่จะใช้วงจรนี้ต้องใคร่ครวญดูสักนิดเพราะอาจทำความเสียหายให้กับ LED ได้ข้อที่ควรพิจารณาได้แก่อัตราเร็วของพัลส์มากเกินไปกว่าค่าขีดจำกัดของ LED ที่จะรับได้หรือไม่แหล่งจ่ายไฟให้กับกระแสพอเพียงที่จะขับ LED หรือไม่ ถ้า LED และไอซี 555 ใช้แหล่งจ่ายไฟชุดเดียวกันการออสซิลเลตจะหยุดชะงักเนื่องจากแรงดันตกซึ่งเกิดจากการสวิทช์ "on" ของมอสเฟตหรือไม่ และจ่ายกระแสเกินกว่าที่ LED จะรับได้หรือไม่ (ถ้าใช่ล่ะก็.....ใส่ R3 หรือไม่ก็ลดแรงดันที่แหล่งจ่ายไฟลง)การใช้สโคปจะเป็นวิธีตอบคำถามที่ดีโดยใช้ควบคู่กับแหล่งจ่ายไฟที่ปรับค่าได้ เริ่มจากใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R3 ค่า 1 โอห์มอย่าใช้ตัวต้านทานแบบขดลวดพันเพราะจะเสมือนมีขดลวดเหนี่ยวนำพัลส์กระแสให้ตกช้าและทำให้เกิดการแกว่งของสัญญาณถ้าหากตัวต้านทาน 10 โอห์มต่อขนานกันจากนั้นต่อสโคปคร่อมตัวต้านทาน 1 โอห์มต่อแหล่งจ่ายไฟให้กับวงจรก็จะได้เห็นพัลส์ 10 ไมโครวินาทีที่มี rise time และ full time รวดเร็ว



รูปที่ 2.10 วงจรพัลส์กระแสขับ LED โดยใช้ MOSFET



รูปที่ 2.11 กราฟแสดงกระแสของ LED ที่จ่ายโดยวงจรขับที่ใช้

ถ้าหากที่ขบพัลส์มีการแกว่งของสัญญาณให้ลดระยะเวลาต่อระหว่าง Q1 , LED และแหล่งจ่ายไฟถ้าส่วนบนของพัลส์เป็นสโคปลดลงก็ควรเพิ่มค่า C2 ขึ้นอีกถ้า LED ถูกต่อกับแหล่งจ่ายไฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปรับค่าได้ก็สามารถเห็นการเปลี่ยนแปลงของพัลส์ได้ทันทีที่แรงดันเปลี่ยนไปก็คือที่มาของรูปภาพที่วาดไว้ในรูปที่ 2.12 นั่นเองกระแสจะเพิ่มขึ้นหากปลดตัวต้านทานค่า 1 โอห์มออกมาดังที่ได้กล่าวมาแล้วเป็นเพียงวิธีหนึ่งเท่านั้นที่จะแสดงพัลส์กระแสของ LED และค่าหากทราบความต้านทานของ Q1 ก็วัดกระแสได้โดยต่อสโคปคร่อมขาแคทรินและซอร์ทของ Q1 หรืออาจต้องการดูพัลส์เอาท์พุทของแสงโดยหัน LED ตรงกับเซลล์แสงอาทิตย์หรือโฟโตไดโอดต่อสายเข้าที่อีกช่องหนึ่งของสโคปจะเห็นว่า การเพิ่มกระแสขับ LED ก็จะได้พลังงานเอาท์พุทเพิ่มขึ้นครบใดที่ไม่เพิ่มจนเกินพิกัดของคิวตี้ไซเกิลและความกว้างของพัลส์)อย่างไรก็ตามปัญหาเรื่องของความร้อนเป็นตัวจำกัดกำลังงานที่ไดโอด

2.8 การแผ่รังสีจาก LED อินฟราเรด

การใช้งาน LED อินฟราเรดกำลังสูงอาจพบความยุ่งยากที่ไม่อาจเห็นการแผ่รังสีที่ตาสามารถมองเห็นได้ของอุปกรณ์ชนิดนี้จึงเป็นการยากที่จะจัดเลนส์โฟกัสและยากต่อการทำแพคเกจจิ้งการกระจายของรังสีด้วยเหตุนี้จึงได้มีการนำการ์ดเคลือบสารฟอสเฟอร์ชนิดพิเศษมาใช้ในการเปลี่ยนรังสีย่านใกล้อินฟราเรดเป็นแพคเกจจิ้งของแสงที่มองเห็นได้


ตอนแรกจะนำการ์ดนี้ไปถูกแสงสว่างก่อนเช่นแสงในห้องก็จะทำให้ผิวพื้นของการ์ดกลายเป็นเป็นสีส้มหรือสีเขียวการเปล่งแสงที่มีความยาวคลื่น 880 นาโนเมตรของ LED อินฟราเรดกำลังสูงมองเห็นเป็นแสงสีแดงมัวๆเพราะการรับรู้ด้วยตาของมนุษย์มีจำกัดไว้ที่ 880 นาโนเมตรพอดีแต่ดังที่แสดงไว้รูปที่ 2.7 LED อินฟราเรด AlGaAs มีการการเปล่งแสงที่มีความยาวคลื่นต่ำลง เช่น 750 นาโนเมตร ไดโอดที่ให้แสงสีแดงส่วนใหญ่อาจมาจากไดโอดที่ให้แสงความยาวคลื่นต่ำนี้ก็ได้อาจรู้สึกว่าค่อนข้างยุ่งยากลำบากไปสักหน่อยกับการพยายามหาแพคเกจจิ้งจากแผ่นฟอสเฟอร์วิธีที่ดีกว่าก็คือผ่านรังสีไปนเครื่องแปลงภาพอินฟราเรดหรือกล้อง TV ที่ตอบสนองได้ดีในย่านอินฟราเรด

เครื่องแปลงภาพอินฟราเรดมีราคาแพงมากทางเลือกที่ดีกว่าคือ กล้องวิดีโอที่สามารถตอบสนองย่านใกล้อินฟราเรดได้ซึ่ง LED อินฟราเรดขนาดใหญ่เบอร์ OD-663 ที่บรรจุอยู่ในตัวถึงถึง TO-66 ดังแสดงในรูปที่ 2.8 ถูกออกแบบมาสำหรับย่านอินฟราเรดที่สามารถมองเห็นได้โดยผ่านกล้อง TV ที่ใช้ CCD (Charge Couple Device) เป็นตัวรับภาพ

OD-663 ประกอบขึ้นด้วยสารกึ่งตัวนำ 3 ชั้นวางเรียงกันที่กระแส 300 มิลลิแอมป์ OD-663 สามารถให้กำลังงานได้ 170 มิลลิวัตต์ และจะทำให้กำลังงานมากกว่า 1 วัตต์ หากขับด้วย

กระแสมากกว่า 5 แอมป์ (พัลส์ 10 ไมโครวินาที) OD-663 มีกรอบโคมอีพ็อกซีเทนเลนส์แก้ว เช่นเดียวกับ OD-100

รูปที่ 2.12 เป็นภาพขยายของชั้นสารกึ่งตัวนำ AlGaAs 3 ชั้นที่วางเรียงกันบนกรอบของ OD-663 ด้านบนของแผ่นซับสเตรตเซรามิกทั้งสองเคลือบด้วยทองไว้เป็นผิวการนำกระแสชั้นสารแต่ละชั้นถูกต่อด้วยสายอิเล็คโตรด 4 เส้น อิเล็คโตรดจะถูกต่ออยู่ระหว่างชั้นสารแต่ละชั้นกรอบและอิเล็คโตรดของกรอบเพื่อใช้เป็นเส้นทางอนุกรมของชั้นสารไดโอดทั้งสาม



รูปที่ 2.12 ภาพขยายของ OD-663 LED อินฟราเรดกำลังสูงที่ประกอบด้วยชั้นสาร



รูปที่ 2.13 ภาพที่ได้จากเครื่องแปลงภาพอินฟราเรดของ OD-663 ขณะที่ใช้ไบแอสตรง

รูปที่ 2.13 เป็นภาพบนจอของเครื่องแปลงอินฟราเรดจับภาพขณะที่ OD-663 ได้รับแรงดันไบแอสตรง LED สามารถนำไปประยุกต์ใช้งานอย่างกว้างขวางทั้งในโรงงานอุตสาหกรรมและระบบตรวจจับสมัยใหม่ที่น่าจะเป็นเซนเซอร์ตัวเก่งอีกตัวหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

เรื่อง ชุดรีโมตคอนโทรล

ในชุด Remote Control อินฟราเรดนี้จะประกอบด้วย 2 ส่วนใหญ่คือ ส่วนที่ 1 จะเป็นชุด Remote ตัวส่ง ส่วนที่ 2 จะเป็นชุดภาครับสัญญาณซึ่งแต่ละชุดจะมีเข้ารหัสและถอดรหัสอยู่ด้วยโดยเลือกใช้ IC ของ MOTOROLA เบอร์ MC 145026 เป็นตัวเข้ารหัส (Encode) และเบอร์ MC 145027 เป็นตัวถอดรหัส (Decode) ซึ่งทั้งสองส่วนจะต้องทำงานสอดคล้องกันวงจรจึงจะทำงานสมบูรณ์ดังจะกล่าวต่อไป


3.1 ส่วนที่ 1 ชุด Remote ตัวส่ง

ในส่วนของชุดส่งสัญญาณนี้จะประกอบไปด้วยส่วนย่อยๆ 2 ส่วนด้วยกันคือ

1. ภาครับเข้ารหัส (Encoder)
2. ภาครับส่งสัญญาณอินฟราเรด

ภาครับเข้ารหัส

ภาครับนี้อาศัยการทำงานของ IC เบอร์ MC145026 ซึ่งเป็น IC เข้ารหัส มีการรับข้อมูลเข้าแบบขนานและส่งข้อมูลออกแบบอนุกรมรหัสทางอินพุทของ IC นี้จะเข้ารหัสได้ถึง 3 สถานะ (Trinary) คือเป็นได้ทั้งระบบลอจิก “0” และลอจิก “1” และสถานะอิมพีแดนซ์สูง (High Impedance) คือปล่อยให้ลอยไว้ มีการทำงานดัง Block Diagram




รูปที่ 3.1 แสดง MC 145026 Encode Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างของ MC145026 นี้จะมีขาแอดเดรสอยู่ 9 ขาคือ A1-A9 และมีขาเอาต์พุตคือขา 15 เป็นขาสำหรับส่งสัญญาณจาก A1-A9 ที่เป็นข้อมูลแบบขนานออกไปยังวงจรถ่ายนอกแบบอนุกรมขาที่ควบคุมการทำงานของ MC 140526 คือขา TE สัญญาณดิจิทัลทางอินพุตจะถูกส่งไปทางเอาต์พุตได้ต่อเมื่อขา TE ของ MC140526 อยู่สถานะลอจิก “0” เท่านั้น

จากคุณสมบัติที่ว่าอินพุตของ IC เป็นได้ทั้งสามสถานะดังนั้นจึงจะสามารถเข้ารหัสได้ถึง $3^9=196836$ ที่ไม่ซ้ำกันทีเดียวแต่ในการออกแบบนั้นเราให้ขา 6-9 ของ IC เป็นขา Data จึงกำหนดให้ A-D ขาแอดเดรสทางอินพุตอยู่ในสถานะใดสถานะหนึ่งใน 3 สถานะซึ่งเป็นการตั้งรหัสของชุด Remote ชุดนั้นนั่นเองจะได้ที่รหัสไม่ซ้ำกันทั้งหมดเท่ากับ $3^5=243$ รหัส



รูปที่ 3.2 แสดงภาคเข้ารหัส

จากวงจรเข้ารหัสจะเห็นได้ว่าเราใช้ S1-S3 เป็นตัวป้อนรหัสควบคุมเป็นช่องๆไป ในที่นี้ใช้สวิทช์ 3 ตัวส่งสัญญาณควบคุม 3 หน้าที่คือ SW 1 เป็นสัญญาณเปิดประตู SW2 เป็นสัญญาณปิดประตู SW3 เป็นตัวกำหนดสัญญาณหยุดการทำงานชั่วคราว


จากวงจรเราต่อขา TE ไว้กับลอจิก “0” (GROUND) คือพร้อมส่งเสมอและจะเห็นได้ว่าเราใช้ D1-D3 เป็นสะพานไฟคือ เมื่อ กด SW ป้อนรหัสควบคุมในช่องใดช่องหนึ่งจะเป็นการป้อนไฟให้กับวงจรไปด้วยในตัวทำให้วงจรทำการเข้ารหัสมีสัญญาณรบกวนออกทางขา 15 ไปเข้าวงจรส่งสัญญาณอินฟราเรดต่อไป

จากวงจร MC 140526 ที่ขา 11 12 และที่ 13 จะเป็นการต่ออุปกรณ์ RC Network เพื่อกำหนดคาบเวลาหรือความถี่ภายใน (Oscillate) ของ IC จาก Data Sheet ในวงจรนี้เราใช้ความถี่ f_{OSC} ประมาณ 2 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคส่งสัญญาณอินฟราเรด

ภาคนี้จะเป็นตัวส่งข้อมูลจากการเข้ารหัสของ IC MC 145026 (จากขา15) จะถูกส่งต่อให้ วงจรออสเตเบิลมัลติไวเบรเตอร์ (Astable Multivibrator) โดยวงจรออสเตเบิลมัลติไวเบรเตอร์ จะทำงานเมื่อมีพัลส์ของสัญญาณข้อมูลจาก IC1 มาเท่านั้นซึ่งวงจรออสเตเบิลมัลติไวเบรเตอร์จะสามารถปรับเปลี่ยนความถี่ได้ตั้งแต่ 32 K ถึง 38K ตามการปรับค่าของ VR1 ความถี่ที่ได้จากวงจรออสเตเบิลมัลติไวเบรเตอร์จะทำให้ขาเบสของทรานซิสเตอร์ TR1 ทำงานเป็นผลให้อินฟราเรดไดโอดนำกระแสส่งสัญญาณไปยังภาครับต่อไป



รูปที่ 3.3 ภาคส่งสัญญาณอินฟราเรด


3.2 ส่วนที่ 2 ชุดภาครับสัญญาณ

ในส่วนของตัวรับสัญญาณจะประกอบด้วย 2 ส่วนย่อย คือ

1. ภาครับสัญญาณอินฟราเรด
2. ภาคถอดรหัสควบคุม

หลักการทำงานของภาครับสัญญาณอินฟราเรด


เมื่อมีสัญญาณอินฟราเรดส่งมายังโฟโตไดโอด (Photodiode) จะเปลี่ยนเป็นสัญญาณแสงให้สัญญาณไฟฟ้าจากรูปที่ 3.3 ในการกำหนดอัตราไวความของวงจร จะกำหนดจากค่า R1,C1 หากให้ค่าความต้านทานสูงและค่าคาปาซิแตนซ์ที่ต่ำอัตราขยายจะมีค่าต่ำ แต่หากให้ค่าคาปาซิแตนซ์มาก จะทำให้ความไววงจรลดลงสัญญาณแสงที่แปลงเป็นสัญญาณไฟฟ้าแล้วจะทำการไบแอสทรานซิสเตอร์เพื่อส่งยังภาครอดรหัสต่อไป



รูปที่ 3.4 แสดงวงจรภาครับสัญญาณอินพุต


การถอดรหัสควบคุม

ภาคนี้อาศัยการทำงานของ IC เบอร์ MC 140527 เป็น IC Decoder ถอดรหัส จะรับข้อมูลแบบอนุกรมมาทางขา 9 สัญญาณที่เข้ามาจะนำไปเปรียบเทียบกับข้อมูลที่ Address A1-A5 ของ IC MC 140527 ว่าตรงกับ A1-A5 IC MC140526 ที่ภาคส่งมาหรือเปล่า? ถ้าตรงกัน IC MC 140527 ก็จะมี Data Out ออกไป D6-D9 โดยจะทำให้เอาท์พุต V_t ที่ขา 11 จะมีสถานะเป็น High โดย D6-D9 แลชท์ค่าไว้ตลอดเราใช้คุณสมบัติที่ขา V_t นี้เป็นตัวส่งสัญญาณ High ขณะกดคำสั่งนี้ให้แก่ CPU เพื่อใช้เป็นสัญญาณทรigger เพื่อให้ CPU (Mcs-51) รับข้อมูลเข้าไป



รูปที่ 3.5 แสดง MC 140527 Decoder Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงวงจรในการใช้งานภาคอครหัส

บทที่ 4

เรื่อง การออกแบบระบบควบคุม


ในโครงการนี้มีส่วนที่สำคัญ คือ ทางด้านฮาร์ดแวร์ ระบบควบคุมโดยจะประกอบไปด้วยส่วนที่สำคัญ 3 ส่วนที่ทำงานร่วมภายใต้การสั่งงานของไมโครคอนโทรลเลอร์ในชุด Main Board โดยทั้ง 3 ส่วนนี้จะประกอบด้วย ส่วนควบคุมหลัก Main board , ภาคขับมอเตอร์เปิด-ปิดประตูและชุดตรวจสอบสถานะผิดปกติและในส่วนสุดท้ายจะเป็นการรวมวงจรของโครงการทั้งหมดซึ่งรวมถึงแผ่นลายปริ้นท์ของวงจรทั้งหมด

4.1 ส่วนควบคุมหลัก (Main Board)

ในการนำเอา IC ไมโครคอนโทรลเลอร์ 89S8252 ไปใช้งานต้องมีการต่ออุปกรณ์เพิ่มเติมเพียงเล็กน้อยเท่านั้นมีส่วนสำคัญอยู่ 3 ส่วน คือส่วนสัญญาณ Clock ส่วนสัญญาณ Reset และการรับสัญญาณของ Port ต่างๆ

การกำหนดสัญญาณ Clock ให้กับ CPU


วงจรสร้างสัญญาณ Clock ประกอบด้วยคริสตัลที่ผลิตความถี่ขนาด 11.0592 MHz และคาปาซิเตอร์จำนวน 2 ตัวขนาด 30 pf รูปแบบการต่อวงจรดังรูปที่ 4.1 สัญญาณ Clock ที่ได้นี้จะเป็พื้นฐานเวลาหรือการกำหนดการทำงานของหน่วยการทำงานทั้งหมดที่สอดคล้องกัน (Synchronization) ส่วนเหตุผลในการเลือกใช้ความถี่ขนาด 11.0592 MHz เพื่อใช้เป็นฐานเวลาสำหรับการสร้างความถี่รับส่งแบบอนุกรมซึ่งเป็นหน่วยการทำงานภายใน 89S8252 เองโดยจะทำให้ได้ค่าที่ใกล้เคียงกับค่ามาตรฐานในการส่งข้อมูลคือ 19200,9600,4800,2400,1200 และ 300 บิตต่อวินาทีนั่นเอง



รูปที่ 4.1 วงจรสร้างสัญญาณ Clock

วงจรรีเซต


วงจรมีหน้าที่สร้างสัญญาณเพื่อกำหนดสถานะที่ขา Reset ของ IC 89S8252 การทำงานเมื่อเริ่มป้อนไฟ +5V จะมีสัญญาณป้อนให้กับขาสัญญาณ Reset ของ IC 89S8252 จะมีการ Reset ค่าใน Register เป็นเพียงช่วงเวลาหนึ่งเท่านั้นเนื่องจากเมื่อคาปาซิเตอร์จันเต็มแล้วกระแสจะไม่ไหลผ่านคาปาซิเตอร์อีกดังนั้นที่ขาสัญญาณ Reset จะมีสถานะเป็นลอจิกต่ำหากต้องการให้ IC 89S8252 ทำการรีเซตเพียงกดสวิทช์ที่ขารีเซต จะเปลี่ยนเป็นลอจิกสูง IC 89S8252 ก็จะทำการ Reset



รูปที่ 4.2 แสดงแผนภาพวงจรรีเซต

การรับสัญญาณ Data

ในการรับสัญญาณ Data จากตัว IC ถอดรหัส MC 145027 จำเป็นต้องมีการกลับเฟสสัญญาณก่อนเข้า Port ของ AT 89S8252 เนื่องจากสัญญาณ Data ที่ออกจาก MC14527 จะเป็นลักษณะสัญญาณแบบ Active High แต่ในการสั่งการในระบบไมโครคอนโทรลเลอร์เรานิยมใช้สัญญาณแบบ Active Low ในการสั่งการทำงานโปรแกรม เพราะโครงสร้างคำสั่งและโครงสร้างสถาปัตยกรรมของมัน เราจึงใช้ IC เบอร์ 74LS07 ซึ่งเป็น Inverting เป็นตัวกลับเฟสสัญญาณให้เป็น Active Low ก่อนที่จะต่อกับ Port ของ AT 89S8252 และเราต่อ LED เพื่อแสดงการรับสัญญาณ Data ที่ Port ไว้ดังรูปที่ 4.3




รูปที่ 4.3 แผนภาพแสดงการต่อวงจรของ Main Board

4.2 ภาคขับมอเตอร์เปิด-ปิดประตู (Drive Motor)

สำหรับชุดควบคุมมอเตอร์เปิดปิดประตูนี้จะใช้หลักการกลับทิศทางของการไหลของกระแสที่ใช้ขับมอเตอร์ให้หมุนขวาและหมุนซ้ายอันหมายถึงการเปิดปิดประตูนั่นเองโดยใช้วงจรทรานซิสเตอร์แต่ตัวกลับทิศทางของกระแสซึ่งใช้การสั่งการควบคุมโดย Port ของ Controller ทำงานตามที่เขียนโปรแกรมไว้ในตัว AT89S8252 ซึ่งสั่งงานผ่านทางรีโมตคอนโทรลเลอร์ การออกแบบชุดควบคุมเปิดปิดประตูมอเตอร์

ในการออกแบบชุดควบคุมมอเตอร์นี้มีหลักการทำงานของวงจรเราโดยจะใช้การควบคุมการสั่งการโดยสั่งการด้วย Port o/p ของ 89S8252 โดยผ่าน Buffer 1 ตัวคือ IC เบอร์ 74LS07 กำหนดขั้ว X และขั้ว Y จากวงจรเข้ากับ Port ของ AT 89S8252 เมื่อต้องการเปิดประตูก็ Set Port X ให้เป็น Low TR 1 และ TR4 ก็จะ On เกิดกระแสไหลครบวงจรผ่าน Motor ทำให้ประตูเปิดออกถ้าต้องการปิดประตูก็ Set Port ที่ต่อขั้ว Y ให้เป็น Low TR1 และ TR3 ก็จะ ON ก็จะหมุนเปิดประตูโดยภาค Drive Motor นี้จะมีส่วน Detect กระแสต่ออยู่ด้วย คือ

เมื่อ Motor เกิดการ Over Load มีกระแสขึ้นก็จะส่งสัญญาณไปยัง Port ของ 89S8252 ให้สั่งหยุดทำงานเป็นการป้องกัน Motor เสียหายอีกทางหนึ่ง ดังวงจรรูปที่ 4.4



รูปที่ 4.4 แสดงภาคขับมอเตอร์


4.3 ชุดตรวจสอบสถานะผิดปกติ

ในการทำงานของเครื่องจะมีการป้องกันข้อผิดพลาดไว้คือ เมื่อเครื่องทำงานจะคอยตรวจสอบความปลอดภัยในการใช้งานอยู่ตลอดเวลาโดยจะประกอบไปด้วยส่วนตรวจสอบ 3 ส่วนด้วยกันคือ


1. ส่วนตรวจสอบสิ่งกีดขวาง
2. ส่วนตรวจสอบการทำงานของมอเตอร์
3. ส่วนตรวจสอบการเปิดปิด

ซึ่งทั้ง 3 ส่วนนี้มีการทำงานภายใต้การควบคุมของ CPU นั่นเอง การออกแบบส่วนตรวจสอบสิ่งกีดขวาง

ในการออกแบบส่วนตรวจสอบสิ่งกีดขวางนี้ เราใช้หลักการของการสร้างสัญญาณแสงอินฟราเรดอย่างง่าย ๆ มาประยุกต์ใช้โดยการทำงานดังนี้ คือ จะตรวจสอบวัตถุที่ขวางประตูอยู่ขณะประตูทำการปิดหรือมีสิ่งใดวิ่งผ่านในขณะที่ปิดประตูถ้าตรวจสอบแล้วมีสิ่งกีดขวางวงจรก็จะส่งสัญญาณบอกแก่ตัว Main Board ทำให้ CPU สั่งการหยุดทำงานของภาค Drive ประตูจะหยุดจนกว่าจะว่าไม่มีสิ่งใดกีดขวางประตูแล้วประตูจึงจะปิดได้ตามปกติมีวงจรการทำงานในภาคส่งดังรูปที่ 4.5



รูปที่ 4.5 แสดงแผนภาพภาคส่งสัญญาณอินฟาเรด




รูปที่ 4.6 แผนภาพแสดงวงจรรับสัญญาณอินฟาเรด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบส่วนตรวจสอบการทำงานของมอเตอร์

การออกแบบในส่วนนี้จะใช้หลักการของวงจร Comparator เป็นตัวเปรียบเทียบโดยมีการทำงานคือเมื่อมอเตอร์เกิดการ Over Load มีการขัดข้องเกิดขึ้น เช่นมอเตอร์เกิดการหมุนผิดเนื่องจากประตูกเกิดการติดขัดทั้งระหว่างคอนเปิดและปิดมอเตอร์จะมีกระแสสูงขึ้นกว่าสภาวะผิดปกติอาจทำให้มอเตอร์เสียหายได้จึงป้องกันโดยใช้วงจรส่วนนี้โดยในส่วนการตรวจสอบการทำงานของมอเตอร์นี้อยู่ในภาค Drive Motor รูปการต่อวงจรแสดงดังรูป

หลักการทำงานมีดังนี้ คือเราใช้ตัวต้านทานค่าน้อยๆในที่นี้ใช้ตัวต้านทานค่า 2 โอห์ม 5 วัตต์อนุกรมเข้ากับวงจรภาค Drive Motor เป็นตัวแบ่งแรงดันค่าน้อยๆ เมื่อมีการเปรียบเทียบนั้นคือในสภาวะที่มอเตอร์มีกระแสสูงขึ้นกว่าปกติทำให้มีกระแสผ่าน R 2 โอห์ม 5 วัตต์ มากขึ้นด้วยเป็นผลให้มี voltage ที่ขา Inverting ของออปแอมป์สูงกว่า Non Inverting ทำให้สภาวะเอาต์พุทของออปแอมป์เป็น Low ผ่านบัฟเฟอร์ (7407) เข้าที่ขาของ Port มีสภาวะ Active Low เกิดการสั่งการตามที่โปรแกรมไว้ใน CPU ต่อไป




รูปที่ 4.7 แสดงแผนภาพการต่อวงจรตรวจสอบของมอเตอร์

ส่วนการตรวจสอบการเปิดปิด

การทำงานที่มีประสิทธิภาพเราจำเป็นต้องมีการสั่งทำงานที่แน่นอนในการตรวจสอบสภาวะเปิดปิดของประตูซึ่งหากมีการผิดพลาดเกิดขึ้น เช่น เวลาที่ตั้งไว้มีการคลาดเคลื่อนอาจทำให้ประตูปิดไม่สนิทหรืออีกกรณีหนึ่งคือ ประตูปิดเรียบร้อยแล้วแต่มอเตอร์ยังทำงานอยู่ก็ทำให้มอเตอร์ทำงาน Over Load ได้เราแก้ปัญหานี้โดยการใช้ Micro Switch ทำการตรวจสอบว่าประตูเปิดหมดแล้วประตูก็จะมากคที่ Micro Switch ตัวเปิดตัว Micro Switch ตัวนี้ก็จะส่งสัญญาณเป็น Active Low ไปยัง Port ของ 89S8252 และ CPU รับสัญญาณและส่งคำสั่งให้ Motor หยุดทำงานลักษณะการต่อวงจรดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.8 แสดงแผนภาพการตรวจสอบการเปิดปิด

ส่วนการแสดงผลสถานะผิดปกติ


ในสภาวะการทำงานปกติวงจรจะทำงานตามฟังก์ชันการทำงานที่ผู้ใช้เป็นผู้สั่งงานผ่านทางรีโมต ซึ่งเป็นไปตามโปรแกรมที่ตั้งไว้แต่เมื่อเกิดความผิดปกติขึ้นที่ประตูในส่วนนี้จะออกแบบให้เกิดสัญญาณเตือนขึ้น โดยจะมีการเตือนเกิดขึ้น 2 กรณี

กรณีที่ 1 เมื่อประตูเกิดขัดข้องหรือปิดเกินระยะเวลาที่ตั้งไว้ในการใช้งานจริงจะเกิดขึ้นในกรณีที่เฟืองประตูขัดข้องหรือหลุด ทำให้มอเตอร์หมุนฟรีนั่นเอง วงจรก็จะเตือน โดยอาศัยไฟกระพริบที่ติดตั้งไว้

กรณีที่ 2 ในกรณีวงจรตรวจได้ว่ามอเตอร์ทำงานบกพร่องเกิดการหมุนฟรีเกิดกระแสสูงขึ้น อันอาจเกิดได้เนื่องจากประตูไม่สามารถปิดได้หรือมีเศษหินมาถีดขวางรางประตูเป็นต้น วงจรก็จะหยุดประตูพร้อมกับเตือนให้ทราบ โดยอาศัยไฟกระพริบดวงที่ 2 ที่ติดตั้งไว้




รูปที่ 4.9 แสดงวงจรแสดงผลสถานะความผิดปกติ




รูปที่ 4.11 วงจรรับสัญญาณแสงอินฟราเรด และวงจรถควบคุมต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.12 แสดงลายแผ่นปริ้นท์ของวงจรรับสัญญาณแสงอินฟราเรดและวงจรควบคุมต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 แสดงการลงอุปกรณ์ของโครงการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 แสดงการประกอบของโครงงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

เรื่อง สรุปผลการทดลอง

การออกแบบวงจร Hard ware และ Software ผลที่ได้เป็นที่น่าพอใจจะมีอุปสรรคอยู่บ้าง เช่น ในชุดส่งสัญญาณ อินฟาเรดเนื่องจากลายแผ่นปริ้นท์ขาด ไม่สามารถส่งสัญญาณอินฟาเรดออกไปยังภาครับได้ การแก้ไขตรวจสอบผลที่ได้แต่ละวงจรและทดสอบลายปริ้นท์ของวงจรให้ดีเมื่อทำการแก้ไขแล้วใช้ได้ตามที่ต้องการ

สำหรับในการนำไปใช้งานจริงจำเป็นต้องมีการปรับแต่งเล็กน้อยให้เข้ากับมอเตอร์ที่นำมาขับประตูดังกล่าวโดยการออกแบบภาคขับมอเตอร์นี้ได้ใช้ทรานซิสเตอร์ที่ทนกระแสที่เป็นสถานะได้ 7 แอมป์ หากต้องการใช้มอเตอร์นี้ก็เปลี่ยนทรานซิสเตอร์ให้ทนกระแสสูงขึ้นให้เหมาะกับมอเตอร์ และต้องปรับค่ากระแสที่เป็นสถานะ Over Load ของมอเตอร์เสียใหม่ให้เหมาะสมด้วย วงจรนี้จะทำงานเต็มประสิทธิภาพ



บรรณานุกรม

บริษัท ซีอีคยูเคชั่น จำกัด รีโมต เครื่องควบคุมไร้สาย

วรพจน์ กรแก้ววัฒนกุลและชัยวัฒน์ ลิ้มพรจิตรวิไล เรียนรู้และปฏิบัติการไมโครคอนโทรลเลอร์

Mcs-51

บริษัท ซีอีคยูเคชั่น จำกัด คู่มือ/เทียบเบอร์ IC/TTL

บริษัท ซีอีคยูเคชั่น จำกัด เข้าใจ / สร้าง / เล่น ไมโครโปรเซสเซอร์ 2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมเครื่องควบคุมประตูไร้สายด้วยระบบอินฟาเรด

```
ORG 0000H
MOV P2,#11111100B
MOV P3,#11111111B
MAIN: JB P3.2,CH1
ACALL OPEN
CH1: JB P3.1,CH2
ACALL CLOSE
CH2: JB P3.0,MAIN
ACALL STOP
AJMP MAIN
STOP: MOV P2,#11111100B
NOP
RET
STOP3: MOV A,#11111100B
MOV P2,A
ACALL DELAY3
OP: MOV P2,#11111100B
ACALL DELAY_100MS
AJMP OPEN
CL: MOV P2,#11111100B
ACALL DELAY_100MS
AJMP CLOSE
OPEN: MOV R2,#010
OPEN_1: MOV R1,#100
OPEN_2: JNB P3.1,CL
JNB P3.0,STOP
JNB P3.4,STOP
ACALL DELAY_10MS
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

JNB P3.4,STOP
JNB P2.3,STOP
MOV P2,#11111100B
ACALL DELAY_50MS
MOV P2,#11111101B
ACALL DELAY_50MS
DJNZ R1,OPEN_2
DJNZ R2,OPEN_1
ACALL STOP3
RET
CLOSE: MOV R2,#005
CLOSE_1: MOV R1,#100
CLOSE_2: JNB P3.2,OP
JNB P3.0,STOP
JNB P3.3,STOP
ACALL DELAY_10MS
JNB P3.3,STOP
JNB P2.3,STOP
MOV P2,#11111100B
ACALL DELAY_50MS
MOV P2,#11111101B
ACALL DELAY_50MS
DJNZ R1,CLOSE_2
DJNZ R2,CLOSE_1
ACALL STOP3
RET
DELAY_10MS: MOV R7,#005
DELAY_1MS: MOV R6,#0E6H
DELAY_2: NOP
NOP

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DJNZ R6,DELAY_2
DJNZ R7,DELAY_1MS
RET
DELAY_50MS: MOV R5,#010
DL1:        ACALL DELAY_10MS
           DJNZ R5,DL1
           RET
DELAY_100MS: MOV R5,#100
DL2:        ACALL DELAY_10MS
           DJNZ R5,DL2
           RET
DELAY_1S:   MOV R3,#010
DL3:        ACALL DELAY_100MS
           DJNZ R3,DL3
           RET
DELAY3:     MOV R4,#020
DL4:        INC R4
           DJNZ R4,DL4
           RET
END

```

ภาคผนวก ข



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features


- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Downloadable Flash Memory
 - SPI Serial Interface for Program Downloading
 - Endurance: 1,000 Write/Erase Cycles
- 2K Bytes EEPROM
 - Endurance: 100,000 Write/Erase Cycles
- 4V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Three-level Program Memory Lock
- 256 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Three 16-bit Timer/Counters
- Nine Interrupt Sources
- Programmable UART Serial Channel
- SPI Serial Interface
- Low-power Idle and Power-down Modes
- Interrupt Recovery From Power-down
- Programmable Watchdog Timer
- Dual Data Pointer
- Power-off Flag

Description

The AT89S8252 is a low-power, high-performance CMOS 8-bit microcomputer with 8K bytes of downloadable Flash programmable and erasable read only memory and 2K bytes of EEPROM. The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip downloadable Flash allows the program memory to be reprogrammed in-system through an SPI serial interface or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with downloadable Flash on a monolithic chip, the Atmel AT89S8252 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89S8252 provides the following standard features: 8K bytes of downloadable Flash, 2K bytes of EEPROM, 256 bytes of RAM, 32 I/O lines, programmable watchdog timer, two data pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S8252 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.

The downloadable Flash can be changed a single byte at a time and is accessible through the SPI serial interface. Holding RESET active forces the SPI bus into a serial programming interface and allows the program memory to be written to or read from unless Lock Bit 2 has been activated.



**8-bit
Microcontroller
with 8K Bytes
Flash**

AT89S8252


Rev. 0401E-02/00




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pin Configurations


PDIP



PLCC



PQFP/TQFP



Pin Description

VCC

Supply voltage.

GND

Ground.

Port 0

Port 0 is an 8-bit open drain bi-directional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external


program and data memory. In this mode, P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1

Port 1 is an 8-bit bi-directional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Some Port 1 pins provide additional functions. P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively.

Pin Description

Furthermore, P1.4, P1.5, P1.6, and P1.7 can be configured as the SPI slave port select, data input/output and shift clock input/output pins as shown in the following table.

Port Pin	Alternate Functions
P1.0	T2 (external count input to Timer/Counter 2), clock-out
P1.1	T2EX (Timer/Counter 2 capture/reload trigger and direction control)
P1.4	\overline{SS} (Slave port select input)
P1.5	MOSI (Master data output, slave data input pin for SPI channel)
P1.6	MISO (Master data input, slave data output pin for SPI channel)
P1.7	SCK (Master clock output, slave clock input pin for SPI channel)

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2

Port 2 is an 8-bit bi-directional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8 bit bi-directional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs,

Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89S8252, as shown in the following table.

Port 3 also receives some control signals for Flash programming and verification.

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{INT0}$ (external interrupt 0)
P3.3	$\overline{INT1}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	\overline{WR} (external data memory write strobe)
P3.7	\overline{RD} (external data memory read strobe)

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG

Address Latch Enable is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN

Program Store Enable is the read strobe to external program memory.

When the AT89S8252 is executing code from external program memory, \overline{PSEN} is activated twice each machine cycle, except that two \overline{PSEN} activations are skipped during each access to external data memory.

\overline{EA}/VPP

External Access Enable. \overline{EA} must be strapped to GND in order to enable the device to fetch code from external pro-

gram memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, \overline{EA} will be internally latched on reset.

\overline{EA} should be strapped to V_{CC} for internal program executions. This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming when 12-volt programming is selected.

XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier.

Table 1. AT89S8252 SFR Map and Reset Values

0F8H									0FFH
0F0H	B 00000000								0F7H
0E8H									0EFH
0E0H	ACC 00000000								0E7H
0D8H									0DFH
0D0H	PSW 00000000					SPCR 000001XX			0D7H
0C8H	T2CON 00000000	T2MOD XXXXXX00	RCAP2L 00000000	RCAP2H 00000000	TL2 00000000	TH2 00000000			0CFH
0C0H									0C7H
0B8H	IP XX000000								0BFH
0B0H	P3 11111111								0B7H
0A8H	IE 0X000000		SPSR 00XXXXXX						0AFH
0A0H	P2 11111111								0A7H
98H	SCON 00000000	SBUF XXXXXXXX							9FH
90H	P1 11111111						WMCON 00000010		97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000			8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	SPDR XXXXXXXX	PCON 0XXX0000	87H



Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted

locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Timer 2 Registers Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 9) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16 bit capture mode or 16-bit auto-reload mode.

Table 2. T2CON—Timer/Counter 2 Control Register

T2CON Address = 0C8H		Reset Value = 0000 0C00B						
Bit Addressable								
Bit	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
	7	6	5	4	3	2	1	0

Symbol	Function
TF2	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.
EXF2	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).
RCLK	Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflows to be used for the receive clock.
TCLK	Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.
EXEN2	Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.
TR2	Start/Stop control for Timer 2. TR2 = 1 starts the timer.
C/T2	Timer or counter select for Timer 2. C/T2 = 0 for timer function. C/T2 = 1 for external event counter (falling edge triggered).
CP/RL2	Capture/Reload select. CP/RL2 = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/RL2 = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.

Watchdog and Memory Control Register The WMCN register contains control bits for the Watchdog Timer (shown in Table 3). The EEMEN and EEMWE bits are used

to select the 2K bytes on-chip EEPROM, and to enable byte-write. The DPS bit selects one of two DPTR registers available.

Table 3. WMCN—Watchdog and Memory Control Register

WMCN Address = 96H		Reset Value = 0000 0010B						
Bit	PS2	PS1	PS0	EEMWE	EEMEN	DPS	WDTRST	WDTEN
	7	6	5	4	3	2	1	0

Symbol	Function
PS2 PS1 PS0	Prescaler Bits for the Watchdog Timer. When all three bits are set to "0", the watchdog timer has a nominal period of 16 ms. When all three bits are set to "1", the nominal period is 2048 ms.
EEMWE	EEPROM Data Memory Write Enable Bit. Set this bit to "1" before initiating byte write to on-chip EEPROM with the MOVX instruction. User software should set this bit to "0" after EEPROM write is completed.
EEMEN	Internal EEPROM Access Enable. When EEMEN = 1, the MOVX instruction with DPTR will access on-chip EEPROM instead of external data memory. When EEMEN = 0, MOVX with DPTR accesses external data memory.
DPS	Data Pointer Register Select. DPS = 0 selects the first bank of Data Pointer Register, DP0, and DPS = 1 selects the second bank, DP1
WDTRST RDY/BSY	Watchdog Timer Reset and EEPROM Ready/Busy Flag. Each time this bit is set to "1" by user software, a pulse is generated to reset the watchdog timer. The WDTRST bit is then automatically reset to "0" in the next instruction cycle. The WDTRST bit is Write-Only. This bit also serves as the RDY/BSY flag in a Read-Only mode during EEPROM write. RDY/BSY = 1 means that the EEPROM is ready to be programmed. While programming operations are being executed, the RDY/BSY bit equals "0" and is automatically reset to "1" when programming is completed.
WDTEN	Watchdog Timer Enable Bit. WDTEN = 1 enables the watchdog timer and WDTEN = 0 disables the watchdog timer.

SPI Registers Control and status bits for the Serial Peripheral Interface are contained in registers SPCR (shown in Table 4) and SPSR (shown in Table 5). The SPI data bits are contained in the SPDR register. Writing the SPI data register during serial data transfer sets the Write Collision bit, WCOL, in the SPSR register. The SPDR is double buffered for writing and the values in SPDR are not changed by Reset.

Interrupt Registers The global interrupt enable bit and the individual interrupt enable bits are in the IE register. In addition, the individual interrupt enable bit for the SPI is in the SPCR register. Two priorities can be set for each of the six interrupt sources in the IP register.

Dual Data Pointer Registers To facilitate accessing both internal EEPROM and external data memory, two banks of 16 bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR WMCN selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.

Power Off Flag The Power Off Flag (POF) is located at bit_4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and reset under software control and is not affected by RESET.



Table 4. SPCR—SPI Control Register

SPCR Address = D5H				Reset Value = 0000 01XXB				
Bit	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0
7	6	5	4	3	2	1	0	

Symbol	Function
SPIE	SPI Interrupt Enable. This bit, in conjunction with the ES bit in the IE register, enables SPI interrupts: SPIE = 1 and ES = 1 enable SPI interrupts. SPIE = 0 disables SPI interrupts.
SPE	SPI Enable. SPI = 1 enables the SPI channel and connects \overline{SS} , MOSI, MISO and SCK to pins P1.4, P1.5, P1.6, and P1.7. SPI = 0 disables the SPI channel.
DORD	Data Order. DORD = 1 selects LSB first data transmission. DORD = 0 selects MSB first data transmission.
MSTR	Master/Slave Select. MSTR = 1 selects Master SPI mode. MSTR = 0 selects Slave SPI mode.
CPOL	Clock Polarity. When CPOL = 1, SCK is high when idle. When CPOL = 0, SCK of the master device is low when not transmitting. Please refer to figure on SPI Clock Phase and Polarity Control.
CPHA	Clock Phase. The CPHA bit together with the CPOL bit controls the clock and data relationship between master and slave. Please refer to figure on SPI Clock Phase and Polarity Control.
SPR0 SPR1	SPI Clock Rate Select. These two bits control the SCK rate of the device configured as master. SPR1 and SPR0 have no effect on the slave. The relationship between SCK and the oscillator frequency, F_{osc} , is as follows: SPR1 SPR0 SCK = F_{osc} divided by 0 0 4 0 1 16 1 0 64 1 1 128

Table 5. SPSR – SPI Status Register

SPSR Address = AAH				Reset Value = 00XX XXXXB			
Bit	SPIF	WCOL	–	–	–	–	–
7	6	5	4	3	2	1	0

Symbol	Function
SPIF	SPI Interrupt Flag. When a serial transfer is complete, the SPIF bit is set and an interrupt is generated if SPIE = 1 and ES = 1. The SPIF bit is cleared by reading the SPI status register with SPIF and WCOL bits set, and then accessing the SPI data register.
WCOL	Write Collision Flag. The WCOL bit is set if the SPI data register is written during a data transfer. During data transfer, the result of reading the SPDR register may be incorrect, and writing to it has no effect. The WCOL bit (and the SPIF bit) are cleared by reading the SPI status register with SPIF and WCOL set, and then accessing the SPI data register.

Table 6. SPDR – SPI Data Register

SPDR Address = 86H				Reset Value = unchanged				
Bit	SPD7	SPD6	SPD5	SPD4	SPD3	SPD2	SPD1	SPD0
7	6	5	4	3	2	1	0	

Data Memory – EEPROM and RAM

The AT89S8252 implements 2K bytes of on-chip EEPROM for data storage and 256 bytes of RAM. The upper 128 bytes of RAM occupy a parallel space to the Special Function Registers. That means the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space.

When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions that use direct addressing access SFR space.

For example, the following direct addressing instruction accesses the SFR at location 0A0H (which is P2).

```
MOV 0A0H, #data
```

Instructions that use indirect addressing access the upper 128 bytes of RAM. For example, the following indirect addressing instruction, where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H).

```
MOV @R0, #data
```

Note that stack operations are examples of indirect addressing, so the upper 128 bytes of data RAM are available as stack space.

The on-chip EEPROM data memory is selected by setting the EEMEN bit in the WMCON register at SFR address location 96H. The EEPROM address range is from 000H to 7FFH. The MOVX instructions are used to access the EEPROM. To access off-chip data memory with the MOVX instructions, the EEMEN bit needs to be set to "0".

The EEMWE bit in the WMCON register needs to be set to "1" before any byte location in the EEPROM can be written. User software should reset EEMWE bit to "0" if no further EEPROM write is required. EEPROM write cycles in the serial programming mode are self-timed and typically take 2.5 ms. The progress of EEPROM write can be monitored by reading the RDY/BSY bit (read-only) in SFR WMCON. RDY/BSY = 0 means programming is still in progress and RDY/BSY = 1 means EEPROM write cycle is completed and another write cycle can be initiated.

In addition, during EEPROM programming, an attempted read from the EEPROM will fetch the byte being written with the MSB complemented. Once the write cycle is completed, true data are valid at all bit locations.

Programmable Watchdog Timer

The programmable Watchdog Timer (WDT) operates from an independent oscillator. The prescaler bits, PS0, PS1 and PS2 in SFR WMCON are used to set the period of the Watchdog Timer from 16 ms to 2048 ms. The available timer periods are shown in the following table and the

actual timer periods (at $V_{CC} = 5V$) are within $\pm 30\%$ of the nominal.

The WDT is disabled by Power-on Reset and during Power-down. It is enabled by setting the WD TEN bit in SFR WMCON (address = 96H). The WDT is reset by setting the WD TRS1 bit in WMCON. When the WDT times out without being reset or disabled, an internal RST pulse is generated to reset the CPU.

Table 7. Watchdog Timer Period Selection

WDT Prescaler Bits			Period (nominal)
PS2	PS1	PS0	
0	0	0	16 ms
0	0	1	32 ms
0	1	0	64 ms
0	1	1	128 ms
1	0	0	256 ms
1	0	1	512 ms
1	1	0	1024 ms
1	1	1	2048 ms

Timer 0 and 1

Timer 0 and Timer 1 in the AT89S8252 operate the same way as Timer 0 and Timer 1 in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-45, section titled, "Timer/Counters."

Timer 2

Timer 2 is a 16 bit Timer/Counter that can operate as either a timer or an event counter. The type of operation is selected by bit C/T2 in the SFR T2CON (shown in Table 2). Timer 2 has three operating modes: capture, auto-reload (up or down counting), and baud rate generator. The modes are selected by bits in T2CON, as shown in Table 8.

Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 register is incremented every machine cycle. Since a machine cycle consists of 12 oscillator periods, the count rate is 1/12 of the oscillator frequency.

In the Counter function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which



the transition was detected. Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 transition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a given level is sampled at least once before it changes, the level should be held for at least one full machine cycle.


Table 8. Timer 2 Operating Modes

RCLK + TCLK	CP/RL2	TR2	MODE
0	0	1	16-bit Auto-reload
0	1	1	16-bit Capture
1	X	1	Baud Rate Generator
X	X	0	(Off)

Capture Mode

In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 is a 16 bit timer or counter which upon overflow sets bit TF2 in T2CON. This bit can then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the same operation, but a 1-to-0 transition at external input T2EX also causes the current value in TH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, can generate an interrupt. The capture mode is illustrated in Figure 1.

Figure 1. Timer 2 in Capture Mode



Auto-reload (Up or Down Counter)

Timer 2 can be programmed to count up or down when configured in its 16 bit auto-reload mode. This feature is invoked by the DCEN (Down Counter Enable) bit located in the SFR T2MOD (see Table 9). Upon reset, the DCEN bit is set to 0 so that timer 2 will default to count up. When DCEN is set, Timer 2 can count up or down, depending on the value of the T2EX pin.

Figure 2 shows Timer 2 automatically counting up when DCEN = 0. In this mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 counts up to 0FFFFH and then sets the TF2 bit upon overflow. The overflow also causes the timer registers to be reloaded with the 16 bit value in RCAP2H and RCAP2L. The values in RCAP2H and RCAP2L are preset by software. If EXEN2 = 1, a 16 bit reload can be triggered either by an overflow or

by a 1-to-0 transition at external input T2EX. This transition also sets the EXF2 bit. Both the TF2 and EXF2 bits can generate an interrupt if enabled.

Setting the DCEN bit enables Timer 2 to count up or down, as shown in Figure 3. In this mode, the T2EX pin controls the direction of the count. A logic 1 at T2EX makes Timer 2 count up. The timer will overflow at 0FFFFH and set the TF2 bit. This overflow also causes the 16 bit value in RCAP2H and RCAP2L to be reloaded into the timer registers, TH2 and TL2, respectively.

A logic 0 at T2EX makes Timer 2 count down. The timer underflows when TH2 and TL2 equal the values stored in RCAP2H and RCAP2L. The underflow sets the TF2 bit and causes 0FFFFH to be reloaded into the timer registers.

The EXF2 bit toggles whenever Timer 2 overflows or underflows and can be used as a 17th bit of resolution. In this operating mode, EXF2 does not flag an interrupt.

Figure 2. Timer 2 in Auto Reload Mode (DCEN = 0)




Table 9. T2MOD – Timer 2 Mode Control Register

T2MOD Address = 0C9H							Reset Value = XXXX XX00B	
Not Bit Addressable								
Bit	7	6	5	4	3	2	T2OE	DCEN
	-	-	-	-	-	-	1	0

Symbol	Function
-	Not implemented, reserved for future use.
T2OE	Timer 2 Output Enable bit.
DCEN	When set, this bit allows Timer 2 to be configured as an up/down counter.



Figure 3. Timer 2 Auto Reload Mode (DCEN = 1)





Figure 4. Timer 2 in Baud Rate Generator Mode



Baud Rate Generator

Timer 2 is selected as the baud rate generator by setting TCLK and/or RCLK in T2CON (Table 2). Note that the baud rates for transmit and receive can be different if Timer 2 is used for the receiver or transmitter and Timer 1 is used for the other function. Setting RCLK and/or TCLK puts Timer 2 into its baud rate generator mode, as shown in Figure 4.

The baud rate generator mode is similar to the auto-reload mode, in that a rollover in TH2 causes the Timer 2 registers to be reloaded with the 16 bit value in registers RCAP2H and RCAP2L, which are preset by software.

The baud rates in Modes 1 and 3 are determined by Timer 2's overflow rate according to the following equation.

$$\text{Modes 1 and 3 Baud Rates} = \frac{\text{Timer 2 Overflow Rate}}{16}$$

The Timer can be configured for either timer or counter operation. In most applications, it is configured for timer operation ($CP/\overline{T2} = 0$). The timer operation is different for Timer 2 when it is used as a baud rate generator. Normally, as a timer, it increments every machine cycle (at 1/12 the oscillator frequency). As a baud rate generator, however, it increments every state time (at 1/2 the oscillator frequency). The baud rate formula is given below.

$$\frac{\text{Modes 1 and 3}}{\text{Baud Rate}} = \frac{\text{Oscillator Frequency}}{32 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

where (RCAP2H, RCAP2L) is the content of RCAP2H and RCAP2L taken as a 16 bit unsigned integer.

Timer 2 as a baud rate generator is shown in Figure 4. This figure is valid only if RCLK or TCLK = 1 in T2CON. Note that a rollover in TH2 does not set TF2 and will not generate an interrupt. Note too, that if EXEN2 is set, a 1-to-0 transition in T2EX will set EXF2 but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Thus when Timer

2 is in use as a baud rate generator, T2EX can be used as an extra external interrupt.

Note that when Timer 2 is running (TR2 = 1) as a timer in the baud rate generator mode, TH2 or TL2 should not be read from or written to. Under these conditions, the Timer is incremented every state time, and the results of a read or write may not be accurate. The RCAP2 registers may be read but should not be written to, because a write might overlap a reload and cause write and/or reload errors. The timer should be turned off (clear TR2) before accessing the Timer 2 or RCAP2 registers.

Programmable Clock Out

A 50% duty cycle clock can be programmed to come out on P1.0, as shown in Figure 5. This pin, besides being a regular I/O pin, has two alternate functions. It can be programmed to input the external clock for Timer/Counter 2 or to output a 50% duty cycle clock ranging from 61 Hz to 4 MHz at a 16 MHz operating frequency.

To configure the Timer/Counter 2 as a clock generator, bit $C/\overline{T2}$ (T2CON.1) must be cleared and bit T2OE (T2MOD.1) must be set. Bit TR2 (T2CON.2) starts and stops the timer.

The clock-out frequency depends on the oscillator frequency and the reload value of Timer 2 capture registers (RCAP2H, RCAP2L), as shown in the following equation.

$$\text{Clock Out Frequency} = \frac{\text{Oscillator Frequency}}{4 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

In the clock-out mode, Timer 2 rollovers will not generate an interrupt. This behavior is similar to when Timer 2 is used as a baud-rate generator. It is possible to use Timer 2 as a baud-rate generator and a clock generator simultaneously. Note, however, that the baud-rate and clock-out frequencies cannot be determined independently from one another since they both use RCAP2H and RCAP2L.



Figure 5. Timer 2 in Clock-out Mode





Figure 6. SPI Block Diagram



UART

The UART in the AT89S8252 operates the same way as the UART in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-49, section titled, "Serial Interface."

Serial Peripheral Interface

The serial peripheral interface (SPI) allows high-speed synchronous data transfer between the AT89S8252 and peripheral devices or between several AT89S8252 devices. The AT89S8252 SPI features include the following:

- Full-Duplex, 3-Wire Synchronous Data Transfer
- Master or Slave Operation
- 1.5 MHz Bit Frequency (max.)
- LSB First or MSB First Data Transfer
- Four Programmable Bit Rates
- End of Transmission Interrupt Flag

- Write Collision Flag Protection
- Wakeup from Idle Mode (Slave Mode Only)

The interconnection between master and slave CPUs with SPI is shown in the following figure. The SCK pin is the clock output in the master mode but is the clock input in the slave mode. Writing to the SPI data register of the master CPU starts the SPI clock generator, and the data written shifts out of the MOSI pin and into the MOSI pin of the slave CPU. After shifting one byte, the SPI clock generator stops, setting the end of transmission flag (SPIF). If both the SPI interrupt enable bit (SPIE) and the serial port interrupt enable bit (ES) are set, an interrupt is requested.

The Slave Select input, $\overline{SS}/P1.4$, is set low to select an individual SPI device as a slave. When $\overline{SS}/P1.4$ is set high, the SPI port is deactivated and the MOSI/P1.5 pin can be used as an input.

There are four combinations of SCK phase and polarity with respect to serial data, which are determined by control bits CPHA and CPOL. The SPI data transfer formats are shown in Figure 8 and Figure 9.

Figure 7. SPI Master-slave Interconnection






Figure 8. SPI transfer Format with CPHA = 0



*Not defined but normally MSB of character just received



Figure 9. SPI Transfer Format with CPHA = 1



*Not defined but normally LSB of previously transmitted character

Interrupts

The AT89S8252 has a total of six interrupt vectors: two external interrupts ($\overline{INT0}$ and $\overline{INT1}$), three timer interrupts (Timers 0, 1, and 2), and the serial port interrupt. These interrupts are all shown in Figure 10.

Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE. IE also contains a global disable bit, EA, which disables all interrupts at once.

Note that Table 10 shows that bit position IE.6 is unimplemented. In the AT89C51, bit position IE.5 is also unimplemented. User software should not write 1s to these bit positions, since they may be used in future AT89 products.

Timer 2 interrupt is generated by the logical OR of bits TF2 and EXF2 in register T2CON. Neither of these flags is cleared by hardware when the service routine is vectored to. In fact, the service routine may have to determine whether it was TF2 or EXF2 that generated the interrupt, and that bit will have to be cleared in software.

The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle. However, the Timer 2 flag, TF2, is set at S2P2 and is polled in the same cycle in which the timer overflows.

Table 10. Interrupt Enable (IE) Register

(MSB)(LSB)							
EA	—	ET2	ES	ET1	EX1	ET0	EX0
Enable Bit = 1 enables the interrupt.							
Enable Bit = 0 disables the interrupt.							
Symbol	Position	Function					
EA	IE.7	Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.					
—	IE.6	Reserved.					
ET2	IE.5	Timer 2 interrupt enable bit.					
ES	IE.4	SPI and UART interrupt enable bit.					
ET1	IE.3	Timer 1 interrupt enable bit.					
EX1	IE.2	External interrupt 1 enable bit.					
ET0	IE.1	Timer 0 interrupt enable bit.					
EX0	IE.0	External interrupt 0 enable bit.					
User software should never write 1s to unimplemented bits, because they may be used in future AT89 products.							

Figure 10. Interrupt Sources






Figure 11. Oscillator Connections



Note: Note: C1, C2 = 30 pF ± 10 pF for Crystals
= 40 pF ± 10 pF for Ceramic Resonators

Figure 12. External Clock Drive Configuration



Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier that can be configured for use as an on-chip oscillator, as shown in Figure 11. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 12. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.



Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Note that when idle mode is terminated by a hardware reset, the device normally resumes program execution

from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when idle mode is terminated by a reset, the instruction following the one that invokes idle mode should not write to a port pin or to external memory.

Status of External Pins During Idle and Power-down Modes

Mode	Program Memory	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power-down	Internal	0	0	Data	Data	Data	Data
Power-down	External	0	0	Float	Data	Data	Data

Power-down Mode

In the power-down mode, the oscillator is stopped and the instruction that invokes power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power-down mode is terminated. Exit from power-down can be initiated either by a hardware reset or by an enabled external interrupt. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{CC} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

To exit power-down via an interrupt, the external interrupt must be enabled as level sensitive before entering power-down. The interrupt service routine starts at 16 ms (nominal) after the enabled interrupt pin is activated.

Program Memory Lock Bits

The AT89S8252 has three lock bits that can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the following table.

When lock bit 1 is programmed, the logic level at the \overline{EA} pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value and holds that value until reset is activated. The latched value of \overline{EA} must agree with the current logic level at that pin in order for the device to function properly.

Once programmed, the lock bits can only be unprogrammed with the Chip Erase operations in either the parallel or serial modes.

Lock Bit Protection Modes⁽¹⁾⁽²⁾

	Program Lock Bits			Protection Type
	LB1	LB2	LB3	
1	U	U	U	No internal memory lock feature.
2	P	U	U	MOVC instructions executed from external program memory are disabled from fetching code bytes from internal memory. \overline{EA} is sampled and latched on reset and further programming of the Flash memory (parallel or serial mode) is disabled.
3	P	P	U	Same as Mode 2, but parallel or serial verify are also disabled.
4	P	P	P	Same as Mode 3, but external execution is also disabled.

Notes: 1. U = Unprogrammed
2. P = Programmed

Programming the Flash and EEPROM

Atmel's AT89S8252 Flash Microcontroller offers 8K bytes of in-system reprogrammable Flash Code memory and 2K bytes of EEPROM Data memory.

The AT89S8252 is normally shipped with the on-chip Flash Code and EEPROM Data memory arrays in the erased state (i.e. contents = FFH) and ready to be programmed. This device supports a High-voltage (12V) Parallel programming mode and a Low-voltage (5V) Serial programming mode. The serial programming mode provides a convenient way to download the AT89S8252 inside the user's system. The parallel programming mode is compatible with conventional third party Flash or EPROM programmers.

The Code and Data memory arrays are mapped via separate address spaces in the serial programming mode. In the parallel programming mode, the two arrays occupy one contiguous address space: 0000H to 1FFFH for the Code array and 2000H to 27FFH for the Data array.

The Code and Data memory arrays on the AT89S8252 are programmed byte-by-byte in either programming mode. An auto-erase cycle is provided with the self-timed programming operation in the serial programming mode. There is no need to perform the Chip Erase operation to reprogram any memory location in the serial programming mode unless any of the lock bits have been programmed.

In the parallel programming mode, there is no auto-erase cycle. To reprogram any non-blank byte, the user needs to use the Chip Erase operation first to erase both arrays.

Parallel Programming Algorithm: To program and verify the AT89S8252 in the parallel programming mode, the following sequence is recommended:

1. Power-up sequence:
 - Apply power between V_{CC} and GND pins.
 - Set RST pin to "H".
 - Apply a 3 MHz to 24 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.
2. Set \overline{PSEN} pin to "L"
ALE pin to "H"
 \overline{EA} pin to "H" and all other pins to "H".
3. Apply the appropriate combination of "H" or "L" logic levels to pins P2.6, P2.7, P3.6, P3.7 to select one of the programming operations shown in the Flash Programming Modes table.
4. Apply the desired byte address to pins P1.0 to P1.7 and P2.0 to P2.5.
Apply data to pins P0.0 to P0.7 for Write Code operation.

5. Raise \overline{EA}/V_{PP} to 12V to enable Flash-programming, erase or verification.
6. Pulse ALE/ \overline{PROG} once to program a byte in the Code memory array, the Data memory array or the lock bits. The byte-write cycle is self-timed and typically takes 1.5 ms.
7. To verify the byte just programmed, bring pin P2.7 to "L" and read the programmed data at pins P0.0 to P0.7.
8. Repeat steps 3 through 7 changing the address and data for the entire 2K or 8K bytes array or until the end of the object file is reached.
9. Power-off sequence:
 - Set XTAL1 to "L".
 - Set RST and \overline{EA} pins to "L".
 - Turn V_{CC} power off.

In the parallel programming mode, there is no auto-erase cycle and to reprogram any non-blank byte, the user needs to use the Chip Erase operation first to erase both arrays.

Data Polling: The AT89S8252 features \overline{DATA} Polling to indicate the end of a write cycle. During a write cycle in the parallel or serial programming mode, an attempted read of the last byte written will result in the complement of the written datum on P0.7 (parallel mode), and on the MSB of the serial output byte on MISO (serial mode). Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin. \overline{DATA} Polling may begin any time after a write cycle has been initiated.

Ready/Busy: The progress of byte programming in the parallel programming mode can also be monitored by the RDY/ \overline{BSY} output signal. Pin P3.4 is pulled Low after ALE goes High during programming to indicate BUSY. P3.4 is pulled High again when programming is done to indicate READY.

Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmed Code or Data byte can be read back via the address and data lines for verification. The state of the lock bits can also be verified directly in the parallel programming mode. In the serial programming mode, the state of the lock bits can only be verified indirectly by observing that the lock bit features are enabled.

Chip Erase: Both Flash and EEPROM arrays are erased electrically at the same time. In the parallel programming mode, chip erase is initiated by using the proper combination of control signals and by holding ALE/ \overline{PROG} low for 10 ms. The Code and Data arrays are written with all "1"s in the Chip Erase operation.



In the serial programming mode, a chip erase operation is initiated by issuing the Chip Erase instruction. In this mode, chip erase is self-timed and takes about 16 ms.

During chip erase, a serial read from any address location will return 00H at the data outputs.

Serial Programming Fuse: A programmable fuse is available to disable Serial Programming if the user needs maximum system security. The Serial Programming Fuse can only be programmed or erased in the Parallel Programming Mode.

The AT89S8252 is shipped with the Serial Programming Mode enabled.

Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 030H and 031H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows:

(030H) = 1EH indicates manufactured by Atmel

(031H) = 72H indicates 89S8252

Programming Interface

Every code byte in the Flash and EEPROM arrays can be written, and the entire array can be erased, by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Serial Downloading

Both the Code and Data memory arrays can be programmed using the serial SPI bus while RST is pulled to V_{CC} . The serial interface consists of pins SCK, MOSI (input) and MISO (output). After RST is set high, the Programming Enable instruction needs to be executed first before program/erase operations can be executed.

An auto-erase cycle is built into the self-timed programming operation (in the serial mode ONLY) and there is no need to first execute the Chip Erase instruction unless any of the lock bits have been programmed. The Chip Erase operation turns the content of every memory location in both the Code and Data arrays into FFH.

The Code and Data memory arrays have separate address spaces:

0000H to 1FFFH for Code memory and 000H to 7FFH for Data memory.

Either an external system clock is supplied at pin XTAL1 or a crystal needs to be connected across pins XTAL1 and XTAL2. The maximum serial clock (SCK) frequency should be less than 1/40 of the crystal frequency. With a 24 MHz oscillator clock, the maximum SCK frequency is 600 kHz.

Serial Programming Algorithm

To program and verify the AT89S8252 in the serial programming mode, the following sequence is recommended:

1. Power-up sequence:
 - Apply power between VCC and GND pins.
 - Set RST pin to "H".
 - If a crystal is not connected across pins XTAL1 and XTAL2, apply a 3 MHz to 24 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.
 2. Enable serial programming by sending the Programming Enable serial instruction to pin MOSI/P1.5. The frequency of the shift clock supplied at pin SCK/P1.7 needs to be less than the CPU clock at XTAL1 divided by 40.
 3. The Code or Data array is programmed one byte at a time by supplying the address and data together with the appropriate Write instruction. The selected memory location is first automatically erased before new data is written. The write cycle is self-timed and typically takes less than 2.5 ms at 5V.
 4. Any memory location can be verified by using the Read instruction which returns the content at the selected address at serial output MISO/P1.6.
 5. At the end of a programming session, RST can be set low to commence normal operation.
- Power-off sequence (if needed):
- Set XTAL1 to "L" (if a crystal is not used).
 - Set RST to "L".
 - Turn V_{CC} power off.


Serial Programming Instruction

The Instruction Set for Serial Programming follows a 3-byte protocol and is shown in the following table:

Instruction Set

Instruction	Input Format			Operation
	Byte 1	Byte 2	Byte 3	
Programming Enable	1010 1100	0101 0011	xxxx xxxx	Enable serial programming interface after RST goes high.
Chip Erase	1010 1100	xxxx x100	xxxx xxxx	Chip erase both 8K & 2K memory arrays.
Read Code Memory	aaaa a001	low addr	xxxx xxxx	Read data from Code memory array at the selected address. The 5 MSBs of the first byte are the high order address bits. The low order address bits are in the second byte. Data are available at pin MISO during the third byte.
Write Code Memory	aaaa a010	low addr	data in	Write data to Code memory location at selected address. The address bits are the 5 MSBs of the first byte together with the second byte.
Read Data Memory	00aa a101	low addr	xxxx xxxx	Read data from Data memory array at selected address. Data are available at pin MISO during the third byte.
Write Data Memory	00aa a110	low addr	data in	Write data to Data memory location at selected address.
Write Lock Bits	1010 1100	x x111	xxxx xxxx	Write lock bits. Set LB1, LB2 or LB3 = "0" to program lock bits.

- Note:
1. DATA polling is used to indicate the end of a write cycle which typically takes less than 2.5 ms at 5V.
 2. "aaaaa" = high order address.
 3. "x" = don't care.



Flash and EEPROM Parallel Programming Modes

Mode	RST	$\overline{\text{PSEN}}$	ALE/PROG	$\overline{\text{EA}}/\text{V}_{\text{PP}}$	P2.6	P2.7	P3.6	P3.7	Data I/O P0.7:0	Address P2.5:0 P1.7:0
Serial Prog. Modes	H	h ⁽¹⁾	h ⁽¹⁾	x						
Chip Erase	H	L		12V	H	L	L	L	X [~]	X
Write (10K bytes) Memory	H	L		12V	L	H	H	H	DIN	ADDR
Read (10K bytes) Memory	H	L	H	12V	L	L	H	H	DOUT	ADDR
Write Lock Bits:	H	L		12V	H	L	H	L	DIN	X
Bit - 1									P0.7 = 0	X
Bit - 2									P0.6 = 0	X
Bit - 3									P0.5 = 0	X
Read Lock Bits:	H	L	H	12V	H	H	L	L	DOUT	X
Bit - 1									@P0.2	X
Bit - 2									@P0.1	X
Bit - 3									@P0.0	X
Read Atmel Code	H	L	H	12V	L	L	L	L	DOUT	30H
Read Device Code	H	L	H	12V	L	L	L	L	DOUT	31H
Serial Prog. Enable	H	L		12V	L	H	L	H	P0.0 = 0	X
Serial Prog. Disable	H	L		12V	L	H	L	H	P0.0 = 1	X
Read Serial Prog. Fuse	H	L	H	12V	H	H	L	H	@P0.0	X

- Notes:
- "h" = weakly pulled "High" internally.
 - Chip Erase and Serial Programming Fuse require a 10 ms PROG pulse. Chip Erase needs to be performed first before reprogramming any byte with a content other than FFH.
 - P3.4 is pulled Low during programming to indicate RDY/BSY.
 - "X" = don't care

Figure 13. Programming the Flash/EEPROM Memory




Figure 15. Flash/EEPROM Serial Downloading





Figure 14. Verifying the Flash/EEPROM Memory






Flash Programming and Verification Characteristics – Parallel Mode


$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5.0\text{V} \pm 10\%$

Symbol	Parameter	Min	Max	Units
V_{PP}	Programming Enable Voltage	11.5	12.5	V
I_{PP}	Programming Enable Current		1.0	mA
$1/t_{CLCL}$	Oscillator Frequency	3	24	MHz
t_{AVGL}	Address Setup to $\overline{\text{PROG}}$ Low	$48t_{CLCL}$		
t_{GHAX}	Address Hold after $\overline{\text{PROG}}$	$48t_{CLCL}$		
t_{DVGL}	Data Setup to $\overline{\text{PROG}}$ Low	$48t_{CLCL}$		
t_{GHDX}	Data Hold after $\overline{\text{PROG}}$	$48t_{CLCL}$		
t_{EHS}	P2.7 ($\overline{\text{ENABLE}}$) High to V_{PP}	$48t_{CLCL}$		
t_{SHGL}	V_{PP} Setup to $\overline{\text{PROG}}$ Low	10		μs
t_{GLGH}	$\overline{\text{PROG}}$ Width	1	110	μs
t_{AVOV}	Address to Data Valid		$48t_{CLCL}$	
t_{ELOV}	$\overline{\text{ENABLE}}$ Low to Data Valid		$48t_{CLCL}$	
t_{EHQZ}	Data Float after $\overline{\text{ENABLE}}$	0	$48t_{CLCL}$	
t_{GHBL}	$\overline{\text{PROG}}$ High to $\overline{\text{BUSY}}$ Low		1.0	μs
t_{WC}	Byte Write Cycle Time		2.0	ms




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Flash/EEPROM Programming and Verification Waveforms – Parallel Mode



Serial Downloading Waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings*

Operating Temperature	-55°C to +125°C
Storage Temperature	-65°C to +150°C
Voltage on Any Pin with Respect to Ground	-1.0V to +7.0V
Maximum Operating Voltage	6.6V
DC Output Current.....	15.0 mA

*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics

The values shown in this table are valid for $T_A = -40^\circ\text{C}$ to 85°C and $V_{CC} = 5.0\text{V} \pm 20\%$, unless otherwise noted.

Symbol	Parameter	Condition	Min	Max	Units
V_{IL}	Input Low-voltage	(Except \overline{EA})	-0.5	$0.2 V_{CC} - 0.1$	V
V_{IL1}	Input Low-voltage (\overline{EA})		-0.5	$0.2 V_{CC} - 0.3$	V
V_{IH}	Input High-voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
V_{IH1}	Input High-voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
V_{OL}	Output Low-voltage ⁽¹⁾ (Ports 1,2,3)	$I_{OL} = 1.6 \text{ mA}$		0.5	V
V_{OL1}	Output Low-voltage ⁽¹⁾ (Port 0, ALE, \overline{PSEN})	$I_{OL} = 3.2 \text{ mA}$		0.5	V
V_{OH}	Output High-voltage (Ports 1,2,3, ALE, \overline{PSEN})	$I_{OH} = -60 \mu\text{A}, V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -25 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -10 \mu\text{A}$	$0.9 V_{CC}$		V
V_{OH1}	Output High-voltage (Port 0 in External Bus Mode)	$I_{OH} = -800 \mu\text{A}, V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -300 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -80 \mu\text{A}$	$0.9 V_{CC}$		V
I_{IL}	Logical 0 Input Current (Ports 1,2,3)	$V_{IN} = 0.45\text{V}$		-50	μA
I_{TL}	Logical 1 to 0 Transition Current (Ports 1,2,3)	$V_{IN} = 2\text{V}, V_{CC} = 5\text{V} \pm 10\%$		-650	μA
I_{LI}	Input Leakage Current (Port 0, \overline{EA})	$0.45 < V_{IN} < V_{CC}$		± 10	μA
RRST	Reset Pull-down Resistor		50	300	$\text{K}\Omega$
C_{IO}	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF
I_{CC}	Power Supply Current	Active Mode, 12 MHz		25	mA
		Idle Mode, 12 MHz		6.5	mA
	Power-down Mode ⁽²⁾	$V_{CC} = 6\text{V}$		100	μA
		$V_{CC} = 3\text{V}$		40	μA

Notes: 1. Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:
 Maximum I_{OL} per port pin: 10 mA
 Maximum I_{OL} per 8-bit port:
 Port 0: 26 mA
 Ports 1, 2, 3: 15 mA

Maximum total I_{OL} for all output pins: 71 mA
 If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum V_{CC} for Power-down is 2V

AC Characteristics

Under operating conditions, load capacitance for Port 0, ALE/ $\overline{\text{PROG}}$, and $\overline{\text{PSEN}}$ = 100 pF; load capacitance for all other outputs = 80 pF.


External Program and Data Memory Characteristics

Symbol	Parameter	Variable Oscillator		Units
		Min	Max	
$1/t_{\text{CLCL}}$	Oscillator Frequency	0	24	MHz
t_{LHLL}	ALE Pulse Width	$2t_{\text{CLCL}} - 40$		ns
t_{AVLL}	Address Valid to ALE Low	$t_{\text{CLCL}} - 13$		ns
t_{LLAX}	Address Hold after ALE Low	$t_{\text{CLCL}} - 20$		ns
t_{LLIV}	ALE Low to Valid Instruction In		$4t_{\text{CLCL}} - 65$	ns
t_{LLPL}	ALE Low to $\overline{\text{PSEN}}$ Low	$t_{\text{CLCL}} - 13$		ns
t_{PLFH}	$\overline{\text{PSEN}}$ Pulse Width	$3t_{\text{CLCL}} - 20$		ns
t_{PLIV}	$\overline{\text{PSEN}}$ Low to Valid Instruction In		$3t_{\text{CLCL}} - 45$	ns
t_{PXIX}	Input Instruction Hold after $\overline{\text{PSEN}}$	0		ns
t_{PXIZ}	Input Instruction Float after $\overline{\text{PSEN}}$		$t_{\text{CLCL}} - 10$	ns
t_{PXAV}	$\overline{\text{PSEN}}$ to Address Valid	$t_{\text{CLCL}} - 8$		ns
t_{AVIV}	Address to Valid Instruction In		$5t_{\text{CLCL}} - 55$	ns
t_{PLAZ}	$\overline{\text{PSEN}}$ Low to Address Float		10	ns
t_{RLRH}	$\overline{\text{RD}}$ Pulse Width	$6t_{\text{CLCL}} - 100$		ns
t_{WLWH}	$\overline{\text{WR}}$ Pulse Width	$6t_{\text{CLCL}} - 100$		ns
t_{RLDV}	$\overline{\text{RD}}$ Low to Valid Data In		$5t_{\text{CLCL}} - 90$	ns
t_{RHDX}	Data Hold after $\overline{\text{RD}}$	0		ns
t_{RHDX}	Data Float after $\overline{\text{RD}}$		$2t_{\text{CLCL}} - 28$	ns
t_{LLDV}	ALE Low to Valid Data In		$8t_{\text{CLCL}} - 150$	ns
t_{AVDV}	Address to Valid Data In		$9t_{\text{CLCL}} - 165$	ns
t_{LLWL}	ALE Low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	$3t_{\text{CLCL}} - 50$	$3t_{\text{CLCL}} + 50$	ns
t_{AVWL}	Address to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	$4t_{\text{CLCL}} - 75$		ns
t_{QVWX}	Data Valid to $\overline{\text{WR}}$ Transition	$t_{\text{CLCL}} - 20$		ns
t_{QVWH}	Data Valid to $\overline{\text{WR}}$ High	$7t_{\text{CLCL}} - 120$		ns
t_{WHOX}	Data Hold after $\overline{\text{WR}}$	$t_{\text{CLCL}} - 20$		ns
t_{RLAZ}	$\overline{\text{RD}}$ Low to Address Float		0	ns
t_{WHLH}	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ High to ALE High	$t_{\text{CLCL}} - 20$	$t_{\text{CLCL}} + 25$	ns




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


External Program Memory Read Cycle




External Data Memory Read Cycle



External Data Memory Write Cycle



External Clock Drive Waveforms



External Clock Drive

Symbol	Parameter	$V_{CC} = 4.0V \text{ to } 6.0V$		Units
		Min	Max	
$1/t_{CLCL}$	Oscillator Frequency	0	24	MHz
t_{CLCL}	Clock Period	41.6		ns
t_{CHCX}	High Time	15		ns
t_{CLCX}	Low Time	15		ns
t_{CLCH}	Rise Time		20	ns
t_{CHCL}	Fall Time		20	ns




Serial Port Timing: Shift Register Mode Test Conditions

The values in this table are valid for $V_{CC} = 4.0V$ to $6V$ and Load Capacitance = $80 pF$.

Symbol	Parameter	Variable Oscillator		Units
		Min	Max	
t_{XLXL}	Serial Port Clock Cycle Time	$12t_{CLCL}$		μs
t_{QVXH}	Output Data Setup to Clock Rising Edge	$10t_{CLCL} - 133$		ns
t_{XHGX}	Output Data Hold after Clock Rising Edge	$2t_{CLCL} - 117$		ns
t_{XHDX}	Input Data Hold after Clock Rising Edge	0		ns
t_{XHGV}	Clock Rising Edge to Input Data Valid		$10t_{CLCL} - 133$	ns

Shift Register Mode Timing Waveforms






AC Testing Input/Output Waveforms⁽¹⁾

Float Waveforms⁽¹⁾



Notes: 1. AC Inputs during testing are driven at $V_{CC} - 0.5V$ for a logic 1 and $0.45V$ for a logic 0. Timing measurements are made at V_{IH} min. for a logic 1 and V_{IL} max. for a logic 0.

Notes: 1. For timing purposes, a port pin is no longer floating when a $100 mV$ change from load voltage occurs. A port pin begins to float when a $100 mV$ change from the loaded V_{OH}/V_{OL} level occurs.



- Notes: 1. XTAL1 tied to GND for I_{CC} (power-down)
2. Lock bits programmed






Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
24	4.0V to 6.0V	AT89S8252-24AC AT89S8252-24JC AT89S8252-24PC AT89S8252-24QC	44A 44J 40P6 44Q	Commercial (0°C to 70°C)
	4.0V to 6.0V	AT89S8252-24AI AT89S8252-24JI AT89S8252-24PI AT89S8252-24QI	44A 44J 40P6 44Q	Industrial (-40°C to 85°C)
33	4.5V to 5.5V	AT89S8252-33AC AT89S8252-33JC AT89S8252-33PC AT89S8252-33QC	44A 44J 40P6 44Q	Commercial (0°C to 70°C)

= Preliminary Information



Package Type	
44A	44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
44J	44-lead, Plastic J-leaded Chip Carrier (PLCC)
40P6	40-lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
44Q	44-lead, Plastic Gull Wing Quad Flatpack (PQFP)

AT89S8252

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Atmel Headquarters

Corporate Headquarters
2325 Orchard Parkway
San Jose, CA 95131
TEL (408) 441-0311
FAX (408) 487-2600

Europe

Atmel U.K., Ltd.
Coliseum Business Centre
Riverside Way
Camberley, Surrey GU15 3YL
England
TEL (44) 1276-686-677
FAX (44) 1276-686-697

Asia

Atmel Asia, Ltd.
Room 1219
Chinachem Golden Plaza
77 Mody Road Tsimhatsui
East Kowloon
Hong Kong
TEL (852) 2721-9778
FAX (852) 2722-1369

Japan

Atmel Japan K.K.
9F, Tonetsu Shinkawa Bldg.
1-24-8 Shinkawa
Chuo-ku, Tokyo 104-0033
Japan
TEL (81) 3-3523-3551
FAX (81) 3-3523-7581

Atmel Operations

Atmel Colorado Springs

1150 E. Cheyenne Mtn. Blvd.
Colorado Springs, CO 80906
TEL (719) 576-3300
FAX (719) 540-1759

Atmel Rousset

Zone Industrielle
13106 Rousset Cedex
France
TEL (33) 4-4253-6000
FAX (33) 4-4253-6001

Fax-on-Demand

North America:
1-(800) 292-8635
International:
1-(408) 441-0732

e-mail

literature@atmel.com

Web Site

<http://www.atmel.com>

BBS

1-(408) 436-4309

© Atmel Corporation 2000.

Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard warranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are not authorized for use as critical components in life support devices or systems.

Marks bearing ® and/or ™ are registered trademarks and trademarks of Atmel Corporation.

Terms and product names in this document may be trademarks of others.



Printed on recycled paper.

0401E-02/00/xM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Encoder and Decoder Pairs CMOS

These devices are designed to be used as encoder/decoder pairs in remote control applications.


The MC145026 encodes nine lines of information and serially sends this information upon receipt of a transmit enable (\overline{TE}) signal. The nine lines may be encoded with trinary data (low, high, or open) or binary data (low or high). The words are transmitted twice per encoding sequence to increase security.

The MC145027 decoder receives the serial stream and interprets five of the trinary digits as an address code. Thus, 243 addresses are possible. If binary data is used at the encoder, 32 addresses are possible. The remaining serial information is interpreted as four bits of binary data. The valid transmission (VT) output goes high on the MC145027 when two conditions are met. First, two addresses must be consecutively received (in one encoding sequence) which both match the local address. Second, the 4 bits of data must match the last valid data received. The active VT indicates that the information at the Data output pins has been updated.


The MC145028 decoder treats all nine trinary digits as an address which allows 19,683 codes. If binary data is encoded, 512 codes are possible. The VT output goes high on the MC145028 when two addresses are consecutively received (in one encoding sequence) which both match the local address.

- Operating Temperature Range: -40 to $+85^{\circ}\text{C}$
- Very-Low Standby Current for the Encoder: 300 nA Maximum @ 25°C
- Interfaces with RF, Ultrasonic, or Infrared Modulators and Demodulators
- RC Oscillator, No Crystal Required
- High External Component Tolerance; Can Use $\pm 5\%$ Components
- Internal Power-On Reset Forces All Decoder Outputs Low
- Operating Voltage Range: MC145026 = 2.5 to 18 V*
MC145027, MC145028 = 4.5 to 18 V
- For Infrared Applications, See Application Note AN1016/D

PIN ASSIGNMENTS



MC145026
MC145027
MC145028



P SUFFIX
PLASTIC DIP
CASE 648



D SUFFIX
SOG PACKAGE
CASE 751B



DW SUFFIX
SOG PACKAGE
CASE 751G

ORDERING INFORMATION

MC145026P	Plastic DIP
MC145026D	SOG Package
MC145027P	Plastic DIP
MC145027DW	SOG Package
MC145028P	Plastic DIP
MC145028DW	SOG Package






Figure 3. MC145028 Decoder Block Diagram

MAXIMUM RATINGS* (Voltages Referenced to VSS)

Rating	Symbol	Value	Unit
V _{DD}	DC Supply Voltage (except SC41343, SC41344)	- 0.5 to + 18	V
V _{DD}	DC Supply Voltage (SC41343, SC41344 only)	- 0.5 to + 10	V
V _{in}	DC Input Voltage	- 0.5 to V _{DD} + 0.5	V
V _{out}	DC Output Voltage	- 0.5 to V _{DD} + 0.5	V
I _{in}	DC Input Current, per Pin	± 10	mA
I _{out}	DC Output Current, per Pin	± 10	mA
P _D	Power Dissipation, per Package	500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds	260	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range VSS ≤ (V_{in} or V_{out}) ≤ VDD.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section.

ELECTRICAL CHARACTERISTICS — MC145026*, MC145027, and MC145028 (Voltage Referenced to V_{SS})

Symbol	Characteristic	V _{DD} V	Guaranteed Limit						Unit
			- 40°C		25°C		85°C		
			Min	Max	Min	Max	Min	Max	
V _{OL}	Low-Level Output Voltage (V _{in} = V _{DD} or 0)	5.0	—	0.05	—	0.05	—	0.05	V
		10	—	0.05	—	0.05	—	0.05	
		15	—	0.05	—	0.05	—	0.05	
V _{OH}	High-Level Output Voltage (V _{in} = 0 or V _{DD})	5.0	4.95	—	4.95	—	4.95	—	V
		10	9.95	—	9.95	—	9.95	—	
		15	14.95	—	14.95	—	14.95	—	
V _{IL}	Low-Level Input Voltage (V _{out} = 4.5 or 0.5 V) (V _{out} = 9.0 or 1.0 V) (V _{out} = 13.5 or 1.5 V)	5.0	—	1.5	—	1.5	—	1.5	V
		10	—	3.0	—	3.0	—	3.0	
		15	—	4.0	—	4.0	—	4.0	
V _{IH}	High-Level Input Voltage (V _{out} = 0.5 or 4.5 V) (V _{out} = 1.0 or 9.0 V) (V _{out} = 1.5 or 13.5 V)	5.0	3.5	—	3.5	—	3.5	—	V
		10	7.0	—	7.0	—	7.0	—	
		15	11	—	11	—	11	—	
I _{OH}	High-Level Output Current (V _{out} = 2.5 V) (V _{out} = 4.6 V) (V _{out} = 9.5 V) (V _{out} = 13.5 V)	5.0	-2.5	—	-2.1	—	-1.7	—	mA
		5.0	-0.52	—	-0.44	—	-0.36	—	
		10	-1.3	—	-1.1	—	-0.9	—	
		15	-3.6	—	-3.0	—	-2.4	—	
I _{OL}	Low-Level Output Current (V _{out} = 0.4 V) (V _{out} = 0.5 V) (V _{out} = 1.5 V)	5.0	0.52	—	0.44	—	0.36	—	mA
		10	1.3	—	1.1	—	0.9	—	
		15	3.6	—	3.0	—	2.4	—	
I _{in}	Input Current — \overline{TE} (MC145026, Pull-Up Device)	5.0	—	—	3.0	11	—	—	μA
		10	—	—	16	60	—	—	
		15	—	—	35	120	—	—	
I _{in}	Input Current R _S (MC145026), D _{in} (MC145027, MC145028)	15	—	± 0.3	—	± 0.3	—	± 1.0	μA
I _{in}	Input Current A1 – A5, A6/D6 – A9/D9 (MC145026), A1 – A5 (MC145027), A1 – A9 (MC145028)	5.0	—	—	—	± 110	—	—	μA
		10	—	—	—	± 500	—	—	
		15	—	—	—	± 1000	—	—	
C _{in}	Input Capacitance (V _{in} = 0)	—	—	—	—	7.5	—	—	pF
I _{DD}	Quiescent Current — MC145026	5.0	—	—	—	0.1	—	—	μA
		10	—	—	—	0.2	—	—	
		15	—	—	—	0.3	—	—	
I _{DD}	Quiescent Current — MC145027, MC145028	5.0	—	—	—	50	—	—	μA
		10	—	—	—	100	—	—	
		15	—	—	—	150	—	—	
I _{dd}	Dynamic Supply Current — MC145026 (f _c = 20 kHz)	5.0	—	—	—	200	—	—	μA
		10	—	—	—	400	—	—	
		15	—	—	—	600	—	—	
I _{dd}	Dynamic Supply Current — MC145027, MC145028 (f _c = 20 kHz)	5.0	—	—	—	400	—	—	μA
		10	—	—	—	800	—	—	
		15	—	—	—	1200	—	—	

* Also see next Electrical Characteristics table for 2.5 V specifications.

ELECTRICAL CHARACTERISTICS — MC145026 (Voltage Referenced to V_{SS})

Symbol	Characteristic	V_{DD} V	Guaranteed Limit						Unit
			-40°C		25°C		85°C		
			Min	Max	Min	Max	Min	Max	
V_{OL}	Low-Level Output Voltage ($V_{in} = 0\text{ V or }V_{DD}$)	2.5	—	0.05	—	0.05	—	0.05	V
V_{OH}	High-Level Output Voltage ($V_{in} = 0\text{ V or }V_{DD}$)	2.5	2.45	—	2.45	—	2.45	—	V
V_{IL}	Low-Level Input Voltage ($V_{out} = 0.5\text{ V or }2.0\text{ V}$)	2.5	—	0.3	—	0.3	—	0.3	V
V_{IH}	High-Level Input Voltage ($V_{out} = 0.5\text{ V or }2.0\text{ V}$)	2.5	2.2	—	2.2	—	2.2	—	V
I_{OH}	High-Level Output Current ($V_{out} = 1.25\text{ V}$)	2.5	0.28	—	0.25	—	0.2	—	mA
I_{OL}	Low-Level Output Current ($V_{out} = 0.4\text{ V}$)	2.5	0.22	—	0.2	—	0.16	—	mA
I_{in}	Input Current (\overline{TE} — Pull-Up Device)	2.5	—	—	0.09	1.8	—	—	μA
I_{in}	Input Current (A1–A5, A6/D6–A9/D9)	2.5	—	—	—	± 25	—	—	μA
I_{DD}	Quiescent Current	2.5	—	—	—	0.05	—	—	μA
I_{dd}	Dynamic Supply Current ($f_c = 20\text{ kHz}$)	2.5	—	—	—	40	—	—	μA

SWITCHING CHARACTERISTICS — MC145026*, MC145027, and MC145028 ($C_L = 50\text{ pF}$, $T_A = 25^\circ\text{C}$)

Symbol	Characteristic	Figure No.	V_{DD}	Guaranteed Limit		Unit
				Min	Max	
t_{TLH}, t_{THL}	Output Transition Time	4,8	5.0 10 15	— — —	200 100 80	ns
t_r	D_{in} Rise Time — Decoders	5	5.0 10 15	— — —	15 15 15	μs
t_f	D_{in} Fall Time — Decoders	5	5.0 10 15	— — —	15 5.0 4.0	μs
f_{osc}	Encoder Clock Frequency	6	5.0 10 15	0.001 0.001 0.001	2.0 5.0 10	MHz
f	Decoder Frequency — Referenced to Encoder Clock	12	5.0 10 15	1.0 1.0 1.0	240 410 450	kHz
t_w	\overline{TE} Pulse Width — Encoders	7	5.0 10 15	65 30 20	— — —	ns

* Also see next Switching Characteristics table for 2.5 V specifications.

SWITCHING CHARACTERISTICS — MC145026 ($C_L = 50\text{ pF}$, $T_A = 25^\circ\text{C}$)

Symbol	Characteristic	Figure No.	V_{DD}	Guaranteed Limit		Unit
				Min	Max	
t_{TLH}, t_{THL}	Output Transition Time	4, 8	2.5	—	450	ns
f_{osc}	Encoder Clock Frequency	6	2.5	1.0	250	kHz
t_w	\overline{TE} Pulse Width	7	2.5	1.5	—	μs

OPERATING CHARACTERISTICS

MC145026

The encoder serially transmits trinary data as defined by the state of the A1 – A5 and A6/D6 – A9/D9 input pins. These pins may be in either of three states (low, high, or open) allowing 19,683 possible codes. The transmit sequence is initiated by a low level on the \overline{TE} input pin. Upon power-up, the MC145026 can continuously transmit as long as \overline{TE} remains low (also, the device can transmit two-word sequences by pulsing \overline{TE} low). However, no MC145026 application should be designed to rely upon the first data word transmitted immediately after power-up because this word may be invalid. Between the two data words, no signal is sent for three data periods (see Figure 10).

Each transmitted trinary digit is encoded into pulses (see Figure 11). A logic 0 (low) is encoded as two consecutive short pulses, a logic 1 (high) as two consecutive long pulses, and an open (high impedance) as a long pulse followed by a short pulse. The input state is determined by using a weak "output" device to try to force each input high then low. If only a high state results from the two tests, the input is assumed to be hardwired to V_{DD} . If only a low state is obtained, the input is assumed to be hardwired to V_{SS} . If both a high and a low can be forced at an input, an open is assumed and is encoded as such. The "high" and "low" levels are 70% and 30% of the supply voltage as shown in the Electrical Characteristics table. The weak "output" device sinks/sources up to 110 μA at a 5 V supply level, 500 μA at 10 V, and 1 mA at 15 V.

The \overline{TE} input has an internal pull-up device so that a simple switch may be used to force the input low. While \overline{TE} is high and the second-word transmission has timed out, the encoder is completely disabled, the oscillator is inhibited, and the current drain is reduced to quiescent current. When \overline{TE} is brought low, the oscillator is started and the transmit sequence begins. The inputs are then sequentially selected, and determinations are made as to the input logic states. This information is serially transmitted via the D_{out} pin.

MC145027

This decoder receives the serial data from the encoder and outputs the data, if it is valid. The transmitted data, consisting of two identical words, is examined bit by bit during reception. The first five trinary digits are assumed to be the address. If the received address matches the local address, the next four (data) bits are internally stored, but are not transferred to the output data latch. As the second encoded word is received, the address must again match. If a match occurs, the new data bits are checked against the previously stored data bits. If the two nibbles of data (four bits each) match, the data is transferred to the output data latch by VT and remains until new data replaces it. At the same time, the VT output pin is brought high and remains high until an error is received or until no input signal is received for four data periods (see Figure 10).

Although the address information may be encoded in trinary, the data information must be either a 1 or 0. A trinary (open) data line is decoded as a logic 1.

MC145028

This decoder operates in the same manner as the MC145027 except that nine address lines are used and no data output is available. The VT output is used to indicate that a valid address has been received. For transmission security, two identical transmitted words must be consecutively received before a VT output signal is issued.

The MC145028 allows 19,683 addresses when trinary levels are used. 512 addresses are possible when binary levels are used.

PIN DESCRIPTIONS

MC145026 ENCODER

A1 – A5, A6/D6 – A9/D9

Address, Address/Data Inputs (Pins 1 – 7, 9, and 10)

These address/data inputs are encoded and the data is sent serially from the encoder via the D_{out} pin.

RS, CTC, RTC (Pins 11, 12, and 13)

These pins are part of the oscillator section of the encoder (see Figure 9).

If an external signal source is used instead of the internal oscillator, it should be connected to the RS input and the RTC and CTC pins should be left open.

\overline{TE} Transmit Enable (Pin 14)

This active-low transmit enable input initiates transmission when forced low. An internal pull-up device keeps this input normally high. The pull-up current is specified in the Electrical Characteristics table.

D_{out} Data Out (Pin 15)

This is the output of the encoder that serially presents the encoded data word.

VSS Negative Power Supply (Pin 8)

The most-negative supply potential. This pin is usually ground.

VDD Positive Power Supply (Pin 16)

The most-positive power supply pin.

MC145027 AND MC145028 DECODERS

A1 – A5, A1 – A9

Address Inputs (Pins 1 – 5) — MC145027,

Address Inputs (Pins 1 – 5, 15, 14, 13, 12) — MC145028

These are the local address inputs. The states of these pins must match the appropriate encoder inputs for the VT pin to go high. The local address may be encoded with trinary or binary data.

D6 – D9

Data Outputs (Pins 15, 14, 13, 12) — MC145027 Only

These outputs present the binary information that is on encoder inputs A6/D6 through A9/D9. Only binary data is

acknowledged; a trinary open at the MC145026 encoder is decoded as a high level (logic 1).

D_{in}
Data In (Pin 9)

This pin is the serial data input to the decoder. The input voltage must be at CMOS logic levels. The signal source driving this pin must be dc coupled.

R₁, C₁
Resistor 1, Capacitor 1 (Pins 6, 7)

As shown in Figures 2 and 3, these pins accept a resistor and capacitor that are used to determine whether a narrow pulse or wide pulse has been received. The time constant $R_1 \times C_1$ should be set to 1.72 encoder clock periods:

$$R_1 C_1 = 3.95 R_{TC} C_{TC}$$

R₂/C₂
Resistor 2/Capacitor 2 (Pin 10)

As shown in Figures 2 and 3, this pin accepts a resistor and capacitor that are used to detect both the end of a received word and the end of a transmission. The time constant $R_2 \times C_2$ should be 33.5 encoder clock periods (four data periods per Figure 11): $R_2 C_2 = 77 R_{TC} C_{TC}$. This time

constant is used to determine whether the D_{in} pin has remained low for four data periods (end of transmission). A separate on-chip comparator looks at the voltage-equivalent two data periods ($0.4 R_2 C_2$) to detect the dead time between received words within a transmission.

VT
Valid Transmission Output (Pin 11)

This valid transmission output goes high after the second word of an encoding sequence when the following conditions are satisfied:

1. the received addresses of both words match the local decoder address, and
2. the received data bits of both words match.


VT remains high until either a mismatch is received or no input signal is received for four data periods.

V_{SS}
Negative Power Supply (Pin 8)

The most-negative supply potential. This pin is usually ground.

V_{DD}
Positive Power Supply (Pin 16)

The most-positive power supply pin.



This oscillator operates at a frequency determined by the external RC network; i.e.,

$$f = \frac{1}{2.3 R_{TC} C_{TC}'} \text{ (Hz)}$$

for 1 kHz ≤ f ≤ 400 kHz

where: $C_{TC}' = C_{TC} + C_{\text{layout}} + 12 \text{ pF}$

$R_S = 2 R_{TC}$

$R_S \geq 20 \text{ k}$

$R_{TC} \geq 10 \text{ k}$

$400 \text{ pF} < C_{TC} < 15 \text{ }\mu\text{F}$

The value for R_S should be chosen to be ≥ 2 times R_{TC} . This range ensures that current through R_S is insignificant compared to current through R_{TC} . The upper limit for R_S must ensure that $R_S \times 5 \text{ pF}$ (input capacitance) is small compared to $R_{TC} \times C_{TC}$.

For frequencies outside the indicated range, the formula is less accurate. The minimum recommended oscillation frequency of this circuit is 1 kHz. Susceptibility to externally induced noise signals may occur for frequencies below 1 kHz and/or when resistors utilized are greater than 1 M Ω .

Figure 9. Encoder Oscillator Information




Figure 10. Timing Diagram




Figure 11. Encoder Data Waveforms




Figure 12. f_{max} vs C_{layout} — Decoders Only




Figure 13. MC145027 Flowchart




Figure 14. MC145028 Flowchart

MC145027 AND MC145028 TIMING

To verify the MC145027 or MC145028 timing, check the waveforms on C1 (Pin 7) and R2/C2 (Pin 10) as compared to the incoming data waveform on D_{in} (Pin 9).

The R-C decay seen on C1 discharges down to $1/3 V_{DD}$ before being reset to V_{DD} . This point of reset (labelled "DOS" in Figure 15) is the point in time where the decision is made whether the data seen on D_{in} is a 1 or 0. DOS should not be too close to the D_{in} data edges or intermittent operation may occur.

The other timing to be checked on the MC145027 and MC145028 is on R2/C2 (see Figure 16). The R-C decay is continually reset to V_{DD} as data is being transmitted. Only between words and after the end-of-transmission (EOT) does R2/C2 decay significantly from V_{DD} . R2/C2 can be used to identify the internal end-of-word (EOW) timing edge which is generated when R2/C2 decays to $2/3 V_{DD}$. The internal EOT timing edge occurs when R2/C2 decays to $1/3 V_{DD}$. When the waveform is being observed, the R-C decay should go down between the $2/3$ and $1/3 V_{DD}$ levels, but not too close to either level before data transmission on D_{in} resumes.

Verification of the timing described above should ensure a good match between the MC145026 transmitter and the MC145027 and MC145028 receivers.




Figure 15. R-C Decay on Pin 7 (C1)





Figure 16. R-C Decay on Pin 10 (R2/C2)



Example R/C Values (All Resistors and Capacitors are $\pm 5\%$)

($C_{TC}' = C_{TC} + 20 \text{ pF}$)

f_{osc} (kHz)	R_{TC}	C_{TC}'	R_S	R_1	C_1	R_2	C_2
362	10 k	120 pF	20 k	10 k	470 pF	100 k	910 pF
181	10 k	240 pF	20 k	10 k	910 pF	100 k	1800 pF
88.7	10 k	490 pF	20 k	10 k	2000 pF	100 k	3900 pF
42.6	10 k	1020 pF	20 k	10 k	3900 pF	100 k	7500 pF
21.5	10 k	2020 pF	20 k	10 k	8200 pF	100 k	0.015 μF
8.53	10 k	5100 pF	20 k	10 k	0.02 μF	200 k	0.02 μF
1.71	50 k	5100 pF	100 k	50 k	0.02 μF	200 k	0.1 μF

Figure 17. Typical Application

APPLICATIONS INFORMATION

INFRARED TRANSMITTER

In Figure 18, the MC145026 encoder is set to run at an oscillator frequency of about 4 to 9 kHz. Thus, the time required for a complete two-word encoding sequence is about 20 to 40 ms. The data output from the encoder gates an RC oscillator running at 50 kHz; the oscillator shown starts rapidly enough to be used in this application. When the "send" button is not depressed, both the MC145026 and oscillator are in a low-power standby state. The RC oscillator has to be trimmed for 50 kHz and has some drawbacks for frequency stability. A superior system uses a ceramic resonator oscillator running at 400 kHz. This oscillator feeds a divider as shown in Figure 19. The unused inputs of the MC14011UB must be grounded.

The MLED81 IRED is driven with the 50 kHz square wave at about 200 to 300 mA to generate the carrier. If desired, two IREDS wired in series can be used (see Application Note AN1016 for more information). The bipolar IRED switch, shown in Figure 18, offers two advantages over a FET. First, a logic FET has too much gate capacitance for the MC14011UB to drive without waveform distortion. Second, the bipolar drive permits lower supply voltages, which are an advantage in portable battery-powered applications.

The configuration shown in Figure 18 operates over a supply range of 4.5 to 18 V. A low-voltage system which operates down to 2.5 V could be realized if the oscillator section of a MC74HC4060 is used in place of the MC14011UB. The data output of the MC145026 is inverted and fed to the RESET pin of the MC74HC4060. Alternately, the MC74HCU04 could be used for the oscillator.

Information on the MC14011UB is in book number DL131/D. The MC74HCU04 and MC74HC4060 are found in book number DL129/D.

INFRARED RECEIVER

The receiver in Figure 20 couples an IR-sensitive diode to input preamp A1, followed by band-pass amplifier A2 with a gain of about 10. Limiting stage A3 follows, with an output of about 800 mV p-p. The limited 50 kHz burst is detected by comparator A4 that passes only positive pulses, and peak-

detected and filtered by a diode/RC network to extract the data envelope from the burst. Comparator A5 boosts the signal to logic levels compatible with the MC145027/28 data input. The D_{in} pin of these decoders is a standard CMOS high-impedance input which must *not* be allowed to float. Therefore, direct coupling from A5 to the decoder input is utilized.

Shielding should be used on at least A1 and A2, with good ground and high-sensitivity circuit layout techniques applied.

For operation with supplies higher than +5 V, limiter A4's positive output swing needs to be limited to 3 to 5 V. This is accomplished via adding a zener diode in the negative feedback path, thus avoiding excessive system noise. The biasing resistor stack should be adjusted such that V3 is 1.25 to 1.5 V.

This system works up to a range of about 10 meters. The gains of the system may be adjusted to suit the individual design needs. The 100 Ω resistor in the emitter of the first 2N5088 and the 1 k Ω resistor feeding A2 may be altered if different gain is required. In general, more gain does not necessarily result in increased range. This is due to noise floor limitations. The designer should increase transmitter power and/or increase receiver aperture with Fresnel lensing to greatly improve range. See Application Note AN1016 for additional information.

Information on the MC34074 is in data book DL128/D.

TERNARY SWITCH MANUFACTURERS

Midland Ross—Electronic Connector Div.
Greyhill
Augat/Alcoswitch
Aries Electronics

The above companies may not have the switches in a DIP. For more information, call them or consult *eem Electronic Engineers Master Catalog* or the *Gold Book*. Ask for *SPDT with center OFF*.

Alternative: An SPST can be placed in series between a SPDT and the Encoder or Decoder to achieve ternary action.

Motorola cannot recommend one supplier over another and in no way suggests that this is a complete listing of ternary switch manufacturers.




Figure 18. IRED Transmitter Using RC Oscillator to Generate Carrier Frequency




Figure 19. Using a Ceramic Resonator to Generate Carrier Frequency





Figure 20. Infrared Receiver

PACKAGE DIMENSIONS

P SUFFIX PLASTIC DIP (DUAL IN-LINE PACKAGE) CASE 648-08




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.38	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01

D SUFFIX SOG (SMALL OUTLINE GULL-WING) PACKAGE CASE 751B-05




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND R DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	9.80	10.00	0.386	0.393
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	5.80	6.20	0.229	0.244
R	0.25	0.50	0.010	0.019

**DW SUFFIX
SOG (SMALL OUTLINE GULL-WING) PACKAGE
CASE 751G-02**



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: MILLIMETER.
 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 (0.005) TOTAL IN EXCESS OF D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	10.15	10.45	0.400	0.411
B	7.40	7.60	0.292	0.299
C	2.35	2.65	0.093	0.104
D	0.35	0.49	0.014	0.019
F	0.50	0.90	0.020	0.035
G	1.27	BSC	0.050	BSC
J	0.25	0.32	0.010	0.012
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	10.05	10.55	0.395	0.415
R	0.25	0.75	0.010	0.029

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us: Mfax is a trademark of Motorola, Inc.
 USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 5405, Denver, Colorado 80217. 1-303-675-2140 or 1-800-441-2447 JAPAN: Motorola Japan Ltd.; SPD, Strategic Planning Office, 141, 4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan. 81-3-5487-8488
 Customer Focus Center: 1-800-521-6274
 Mfax™: RMFAX0@email.sps.mot.com – TOUCHTONE 1-602-244-6609 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298
 Motorola Fax Back System – US & Canada ONLY 1-800-774-1848
 – http://sps.motorola.com/mfax/
 HOME PAGE: http://motorola.com/sps/



MC145026/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใด ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้