

วงจรชดเชยความถี่ (AFC) แบบไม่สมมาตรคอร์รีเลเตอร์

AFC UNBALANCE CORRELATOR CIRCUIT



โดย

นาย สโรจน์ ชูอำไพ

รหัส 41013353

นาย สุนันท์ โคตรมุงคุณ

รหัส 41013356

เลขหมู่.....
เลขทะเบียน..... 42139
วัน, เดือน, ปี..... 13 พ.ค. 2545

.b.....
.i.....

ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

วงจรชดเชยความถี่ (AFC) แบบไม่สมมาตรคอร์รีเลเตอร์
AFC Unbalance Correlator Circuit

นักศึกษา

นาย สาโรจน์ ชูอำไพ

รหัส 41013353

นาย สุรินทร์ โคตรมุงคุณ

รหัส 41013356

อาจารย์ที่ปรึกษา

อาจารย์ คลชัย สุขเจริญผล

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2543

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังอนุมัติให้ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

.....ประธานกรรมการ

()

.....กรรมการ

()

.....กรรมการ

()

.....กรรมการ

()

.....กรรมการ

()

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์	วงจรชดเชยความถี่แบบไม่สมมาตรคอร์รีเลเตอร์ AFC UNBALANCE CORRELATOR CIRCUIT		
ชื่อนักศึกษา	นายสาโรจน์	ชูอำไพ	41013353
	นายสุนันท์	โคตรมุงคุณ	41013356
อาจารย์ที่ปรึกษา	อาจารย์ คลชัย สุขเจริญผล		
ปริญญา	อุตสาหกรรมศาสตรบัณฑิต		
สาขาวิชา	เทคโนโลยีโทรคมนาคม		
ภาควิชา	เทคนิคอุตสาหกรรม		
ปีการศึกษา	2543		

บทคัดย่อ

ในระบบสื่อสารข้อมูลด้วยสัญญาณดิจิทัลเช่นระบบโทรศัพท์เคลื่อนที่ ในอนาคตจะมีการขยายขอบข่ายการให้บริการ ที่สามารถส่งภาพนิ่ง บริการ Internet ผ่านเครือข่ายดังกล่าว แต่ปัญหาอย่างหนึ่งที่ต้องมีการแก้ไขคือ การชดเชยความถี่ผิดพลาดที่ภาครับขณะที่มีการเคลื่อนที่เนื่องจากปัญหาของ Doppler Effect ซึ่งจะมีผลต่อสัญญาณ RF ขณะที่รับสัญญาณ และจะลดคุณภาพของระบบลง ดังนั้นในโครงการนี้สนใจที่จะแก้ไขปัญหาดังกล่าวโดยใช้วงจรชดเชยความถี่ (AFC) แบบไม่สมมาตรคอร์รีเลเตอร์เป็นวงจรที่ใช้ควบคุมความถี่โดยอัตโนมัติ ซึ่งมีข้อดีคือออกแบบและสร้างได้ง่าย โดยวงจรนี้จะรับอินพุตสัญญาณดิจิทัล Polar NRZ แบบ BPSK ในรูปของ RF signal ที่มีความถี่ไม่คงที่เข้ามา แล้วทำการปรับชดเชยให้มีความถี่อยู่ในช่วงที่ภาครับสามารถทำงานได้เพื่อนำไปประยุกต์ใช้ในการแก้ปัญหภายในเครื่องรับของภาครับที่มีการเคลื่อนที่ด้วยความเร็วที่ไม่สม่ำเสมอต่อไป

โดยในโครงการนี้ได้ออกแบบให้ AFC ทำการประมวลผลสัญญาณที่ความถี่ IF 10 MHz ร่วมกับ วงจรสังเคราะห์ความถี่

Title	AFC UNBALANCE CORRELATOR CIRCUIT		
Student	Mr.Saroj	Chooampi	41013353
	Mr.Sunun	Kotemongkun	41013356
Advisor	Mr.Dolchai	Sookcharoenphol	
Degree	Bachelor Degree of Industrial Technology		
Programme	Telecommunication		
Department	Industrial Technology		
Academic year	2000		

ABSTRACT

In the digital communication network system such as mobile Telephone system, in the future there will be the extension of the services that you can send still picture, Internet service passes this network. But, there is a problem that should be fixed, it is the substitute for the mistaken frequency at the adopter during the movement that is result from Doppler effect. It will effect to RF signal while adapting signal and reducing quality of system. So this project has been set up to solve the above problem by apply the compensation frequency system. Automatic frequency control (AFC) in unbalance correlation type is the circuit for automatic controls the frequency. Its advantage is that it is easy to design and made it. This circuit is used by adopt the input system digital. In BPSK, polar and NRZ in the RF signal have the unstable frequency and there is a compensation in order to adjust the frequency in adaptation situation to apply for solving the problems which moves with unstable speed.

In the project AFC was designed by calculating the frequency system at IF 10 MHz with

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้ สำเร็จลุล่วงลงได้ด้วยดีนั้น ก็เนื่องมาจากความร่วมมือจากผู้ร่วมงาน และความช่วยเหลือจาก อาจารย์คณชัย สุขเจริญผล ซึ่งให้ความอนุเคราะห์เครื่องมือที่ใช้ในการทดลอง สถานที่ และให้คำแนะนำปรึกษาเป็นอย่างดี รวมทั้งอาจารย์ท่านอื่น ๆ และเพื่อน ๆ ที่น่ารักที่สุดทุกคนที่ให้ความช่วยเหลือในเรื่องต่าง ๆ สุดท้ายนี้ต้องขอกราบขอบพระคุณ คุณพ่อ คุณแม่ เป็นอย่างสูงที่คอยอบรมสั่งสอนทุกๆ เรื่องตลอดจนคอยให้กำลังใจ และมอบทุนทรัพย์ที่นำมาใช้ในการทำปริญญานิพนธ์ฉบับนี้จนสำเร็จเรียบร้อย ขอขอบคุณอีกครั้ง

คณะผู้จัดทำ

นาย สุนันท์ โคตรมุงคุณ

นาย สาโรจน์ ชูอำไพ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญรูปภาพ	ง
บทที่ 1 บทนำ	1
1.1 ที่มาและความสำคัญของปริญญานิพนธ์	1
1.2 วัตถุประสงค์ในการทำปริญญานิพนธ์	1
1.3 ขอบเขตของปริญญานิพนธ์	1
1.4 รายละเอียดและขั้นตอนการทำปริญญานิพนธ์	2
1.5 ประโยชน์ที่ได้รับ	3
บทที่ 2 ทฤษฎีและหลักการเบื้องต้น	4
2.1 ระบบสังเคราะห์ความถี่	4
2.2 วงจรกรองความถี่	39
2.3 Frequency Difference Detectors : FDD	45
2.4 ลูปโมเดล (Loop Model)	47
บทที่ 3 การออกแบบวงจร	68
3.1 วงจร BALANCE MODULATOR	68
3.2 วงจรรวมสัญญาณ (Summing AMP)	69
3.3 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)	70
3.4 วงจรเลื่อนเฟส (Phase Shift) 90 องศา	73
3.5 วงจรดิฟเฟอเรนเชียลเอเตอร์	73
3.6 วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)	75
3.7 วงจรบัฟเฟอร์ (Buffer)	79
3.8 วงจรวีซีโอ (VCO)	80
3.9 เฟสดีเทคเตอร์(Phase Detector :PD)	82
3.10 วงจรลูปฟิลเตอร์ (Loop filter)	84
3.11 วงจรมิกเซอร์ (Mixer)	87
3.12 วงจร PRESCALER หารความถี่ด้วย 4	89
บทที่ 4 ผลการทดลอง	90
4.1 วงจร FDD (Frequency Difference Detector)	90

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรเฟสล็อกคูล (Phase Lock Loop)	95
4.3 วงจรออสซิลเลเตอร์ (Oscillator) และ Mixer	101
บทที่ 5 สรุปผลการทดลอง	102
เอกสารอ้างอิง	
ภาคผนวก	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

หน้า

บทที่ 1

รูปที่ 1.1 บล็อกไดอะแกรมวงจรรวมของขอบเขตงาน	2
รูปที่ 1.2 ขั้นตอนการทำปริญญานิพนธ์	2

บทที่ 2

รูปที่ 2.1 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูล	5
รูปที่ 2.2 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูล	6
รูปที่ 2.3 (ก) ผลต่างเฟสเมื่อเฟสอินพุตเท่ากัน	7
(ข) ผลต่างเฟสเมื่อเฟสของ อินพุตไม่เท่ากัน	
รูปที่ 2.4 วงจรกรองความถี่ต่ำผ่านอันดับ 1 โดยใช้ $R - C$	8
รูปที่ 2.5 วงจร แล็ก-ลีด อันดับหนึ่ง	9
รูปที่ 2.6 วงจรแอกทีฟฟิลเตอร์	10
รูปที่ 2.7 วิธีแก้ทรานเซียนด้วย $R_1 - C_c$	11
รูปที่ 2.8 วิธีแก้ทรานเซียนด้วย $R_2 - C_c$	11
รูปที่ 2.9 แสดงรูปคลื่นเอาต์พุตของเฟสดีเทคเตอร์และอินทิเกรเตอร์	12
รูปที่ 2.10 วงจร โลว์พาสฟิลเตอร์อันดับ 2 โดยใช้โอปแอมป์	13
รูปที่ 2.11 วงจร Lowpass filter อันดับสอง	14
รูปที่ 2.12 วงจรฟิลเตอร์และซัมมิงเนทเวอร์ค	14
รูปที่ 2.13 บล็อกไดอะแกรมของระบบเฟสล็อกคูลที่เป็นระบบป้อนกลับลิเนียร์	19
รูปที่ 2.14 เออร์เรอร์โวลต์เดจชั่วขณะในระหว่างเวลากระบวนการแคปเจอร์	24
รูปที่ 2.15 คุณสมบัติการแปลงความถี่ไปเป็นโวลต์เดจ	27
รูปที่ 2.16 คุณสมบัติของการแปลงความถี่ไปเป็นโวลต์เดจของระบบเฟสล็อกคูล	28

(ก) เมื่อความถี่อินพุตเพิ่มขึ้นอย่างช้าๆ

(ข) เมื่อความถี่อินพุตลดลง

รูปที่ 2.17 แสดงถึงคุณสมบัติรวมในการแปลงความถี่ไปเป็นโวลต์เดจของระบบเฟสล็อกคูล	29
รูปที่ 2.18 ระบบเฟสล็อกคูล	30
รูปที่ 2.19 พิสัยการลีดของระบบเฟสล็อกคูล	32
รูปที่ 2.20 คุณสมบัติเออร์พุตของเฟสดีเทคเตอร์กับเฟสเออร์เรอร์	33
รูปที่ 2.21 แสดงพิสัยแคปเจอร์ของระบบเฟสล็อกคูล	36
รูปที่ 2.22 แสดงวงจรสังเคราะห์ความถี่ที่ใช้วงจรหารแบบพริสเกลเลอร์	37
รูปที่ 2.23 โครงสร้างสมมูล	40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2. 24 สัญญาณ โลว์พาสฟิลเตอร์	40
รูปที่ 2.25 สัญญาณแบนด์พาสฟิลเตอร์	41
รูปที่ 2.26 สัญญาณ Band Stop Filter	41
รูปที่ 2.27 สัญญาณ High Pass Filter	42
รูปที่ 2.28 สัญญาณ Unit Pulse	42
รูปที่ 2.29 วงจรสมมูลของวงจร RLC	43
รูปที่ 2.30 ช่วงเวลาทรานเซียน	45
รูปที่ 2.31 Quadricorrelator	45
รูปที่ 2.32 Short loop Model	48
รูปที่ 2.33 Long loop Model	55
รูปที่ 2.33 Split loop Model	61
บทที่ 3	
รูปที่ 3.1 Block Diagram ของวงจรรวม	68
รูปที่ 3.2 วงจร Balance Modulator	68
รูปที่ 3.3 วงจรรวมสัญญาณ	69
รูปที่ 3.4 วงจร fourth order multiple feedback low-pass filter	70
รูปที่ 3.5 วงจร Phase Shift 90°	73
รูปที่ 3.6 วงจรพื้นฐาน RC ของวงจรดิฟเฟอเรนเชียล	73
รูปที่ 3.7 การนำเอาป้อนป้อนมาใช้ในวงจรดิฟเฟอเรนเชียล	74
รูปที่ 3.8 กราฟช่วงการทำงานของแบนด์พาสฟิลเตอร์	75
รูปที่ 3.9 การแปลงแบบตัววัดจากวงจรกรองความถี่ต่ำผ่านเป็นวงจรกรองแถบความถี่ต่ำผ่าน	77
(ก) การตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน	
(ข) การตอบสนองความถี่ของวงจรกรองแถบความถี่ต่ำผ่าน	
รูปที่ 3.10 การเปลี่ยนต้นแบบวงจรกรองความถี่ต่ำไปเป็นวงจรกรองแถบความถี่ต่ำผ่าน	78
รูปที่ 3.11 วงจรกรองแถบความถี่ต่ำผ่าน	79
รูปที่ 3.12 วงจรบัฟเฟอร์	79
รูปที่ 3.13 วงจรสมมูลของ IC NE 612	80
รูปที่ 3.14 วงจร Oscillator	81
รูปที่ 3.15 วงจรของ IC MC145151-2	83
รูปที่ 3.16 คุณสมบัติในการเปลี่ยนความถี่ของเฟสล็อกคัล	85
รูปที่ 3.17 วงจร Loop Filter	85
รูปที่ 3.18 การ Mix สัญญาณ input 20 MHz กับ oscillator 50 MHz	87

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.19 การ Mix สัญญาณ input 30 MHz กับ oscillator 40 MHz	88
รูปที่ 3.20 BLOCK DIAGRAM ของ NE 612	88
รูปที่ 3.21 วงจร PRESCALER หาความถี่ด้วย 4	89
บทที่ 4	
รูปที่ 4.1 สัญญาณมอดูเลท	90
รูปที่ 4.2 สัญญาณphase shift 90 องศา	91
รูปที่ 4.3 สัญญาณคิฟเฟอเรนเชียลที่อินพุตเป็นสัญญาณ sine wave	91
รูปที่ 4.4 สัญญาณคิฟเฟอเรนเชียลที่อินพุตเป็นสัญญาณ square wave	92
รูปที่ 4.5 สัญญาณโลว์พาสฟิลเตอร์	93
รูปที่ 4.6 แรงดันเออร์เรอร์	93
รูปที่ 4.7 สัญญาณของ PD _{out} กรณีต่าง ๆ	96
รูปที่ 4.8 สัญญาณของ ϕ_R ช่วงที่ไม่ล๊อค	97
รูปที่ 4.9 สัญญาณของ ϕ_R ช่วงที่ล๊อค	97
รูปที่ 4.10 สัญญาณของ ϕ_V ช่วงที่ไม่ล๊อค	98
รูปที่ 4.11 สัญญาณของ ϕ_V ช่วงที่ล๊อค	98
รูปที่ 4.12 สัญญาณเอาต์พุตจากลูปฟิลเตอร์	99
รูปที่ 4.13 สัญญาณที่ได้จากวีซีโอ	100
รูปที่ 4.14 สัญญาณจากพรีสเกลเลอร์	100
รูปที่ 4.15 สัญญาณความถี่ 50 MHz	101
รูปที่ 4.16 สัญญาณมิกเซอร์ความถี่ 50 MHz กับ 20 MHz	101
รูปที่ 4.17 แสดงบล็อกไดอะแกรมของวงจร FDD	102
รูปที่ 4.18 แสดงสัญญาณที่จุดต่าง ๆ ของวงจร FDD	103
รูปที่ 4.19 บล็อกไดอะแกรมของวงจร FDD เมื่อต่อร่วมกับ LPF	104
รูปที่ 4.20 สัญญาณที่จุดต่าง ๆ จากบล็อกข้างบน	105

รูปที่ 3.19 การ Mix สัญญาณ input 30 MHz กับ oscillator 40 MHz	88
รูปที่ 3.20 BLOCK DIAGRAM ของ NE 612	88
รูปที่ 3.21 วงจร PRESCALER หาความถี่ด้วย 4	89
บทที่ 4	
รูปที่ 4.1 สัญญาณมอดคูเลท	90
รูปที่ 4.2 สัญญาณphase shift 90 องศา	91
รูปที่ 4.3 สัญญาณคิฟเฟอเรนเชียลที่อินพุตเป็นสัญญาณ sine wave	91
รูปที่ 4.4 สัญญาณคิฟเฟอเรนเชียลที่อินพุตเป็นสัญญาณ square wave	92
รูปที่ 4.5 สัญญาณโลว์พาสฟิลเตอร์	93
รูปที่ 4.6 แรงดันเออร์เรอร์	93
รูปที่ 4.7 สัญญาณของ PD _{out} กรณีต่าง ๆ	96
รูปที่ 4.8 สัญญาณของ ϕ_R ช่วงที่ไม่ล๊อค	97
รูปที่ 4.9 สัญญาณของ ϕ_R ช่วงที่ล๊อค	97
รูปที่ 4.10 สัญญาณของ ϕ_V ช่วงที่ไม่ล๊อค	98
รูปที่ 4.11 สัญญาณของ ϕ_V ช่วงที่ล๊อค	98
รูปที่ 4.12 สัญญาณเอาต์พุตจากลูปฟิลเตอร์	99
รูปที่ 4.13 สัญญาณที่ได้จากวีซีโอ	100
รูปที่ 4.14 สัญญาณจากพริสเกลเลอร์	100
รูปที่ 4.15 สัญญาณความถี่ 50 MHz	101
รูปที่ 4.16 สัญญาณมิกเซอร์ความถี่ 50 MHz กับ 20 MHz	101
รูปที่ 4.17 แสดงบล็อกไดอะแกรมของวงจร FDD	102
รูปที่ 4.18 แสดงสัญญาณที่จุดต่าง ๆ ของวงจร FDD	103
รูปที่ 4.19 บล็อกไดอะแกรมของวงจร FDD เมื่อต่อร่วมกับ LPF	104
รูปที่ 4.20 สัญญาณที่จุดต่าง ๆ จากบล็อกข้างบน	105

บทที่ 1

บทนำ

1.1 ที่มาและความสำคัญของปัญญานิพนธ์

ปัจจุบันนี้การติดต่อสื่อสารทางด้านอิเล็กทรอนิกส์จะเป็นที่นิยมใช้กันแพร่หลายมากไม่ว่าจะเป็นเครื่องรับ-ส่งวิทยุ FM หรือ AM และเครื่องรับโทรทัศน์ที่ใช้กันอยู่ในย่าน UHF พบว่ามีความถี่ที่สูงมาก โดยสัญญาณที่ส่งมาจากเครื่องส่งมายังเครื่องรับที่มีความถี่สูงๆนั้น ไม่อาจจะหลีกเลี่ยงการเกิดปัญหาต่างๆได้ ซึ่งปัญหาที่เกิดขึ้นได้แก่ สัญญาณรบกวน (noise) การสูญเสียใน ช่องส่งสัญญาณ (channel fading) ดังนั้นจะทำให้เครื่องรับ รับสัญญาณที่ส่งมาผิดพลาดไปได้ ซึ่งวงจร AFC จะมีส่วนสำคัญอย่างมากในการแก้ไขปัญหที่เกิดขึ้น

โดยวงจร AFC แบบขาคานซอร์เรเตอร์ย่าน UHF จะนิยมใช้ Phase Lock Loop (PLL) เข้ามาเป็นตัวควบคุมความถี่ ซึ่ง PLL จะทำการล็อก (Lock) ให้ได้สัญญาณความถี่ขาเข้าเท่ากับสัญญาณความถี่ขาออก ทำให้สัญญาณที่รับได้ไม่ผิดเพี้ยนไป

แต่ในโครงงานนี้ได้ทำการทดสอบการใช้สัญญาณ Sine Wave ความถี่ที่ 20 MHz ป้อนเข้าที่อินพุต ซึ่งจะต้องได้เอาท์พุตที่ความถี่ 10 MHz ซึ่งเป็นการทดสอบสัญญาณย่าน IF โดยในระบบเกิด fading ขึ้นแล้วทำการแก้ปัญหที่เกิดขึ้น


1.2 วัตถุประสงค์ในการทำปัญญานิพนธ์

1. เพื่อแก้ปัญหการเกิดสัญญาณรบกวน (noise)
2. เพื่อแก้ปัญหการเกิด fading ที่ช่องสัญญาณ
3. เพื่อให้สัญญาณที่รับได้มีความเสถียรภาพมากยิ่งขึ้น

1.3 ขอบเขตของปัญญานิพนธ์

1. วิเคราะห์สัญญาณจากวงจรให้ได้ความถี่ที่เอาท์พุตมีค่า 10 MHz
2. ออกแบบวงจรควบคุมความถี่ของสัญญาณที่รับได้ในย่าน IF ให้ได้สัญญาณที่ถูกต้องการ


สุด



รูปที่ 1.1 บล็อกไดอะแกรมวงจรรวมของขอบเขตงาน

1.4 รายละเอียดและขั้นตอนการทำปริญญานิพนธ์

ในการทำปริญญานิพนธ์นี้ได้มีการศึกษาวางแผน และมีการทำงานตามขั้นตอนการทำงาน ดังรูปที่ 1.2



รูปที่ 1.2 ขั้นตอนการทำปริญญานิพนธ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.5 ประโยชน์ที่ได้รับ

1. ได้ศึกษาการใช้เครื่องมือวัดต่างๆ
2. สามารถนำมาใช้เป็นแบบจำลองโดยใช้โปรแกรม Matlab เพื่อ Simulink ได้
3. เพื่อใช้ในการพัฒนาให้การออกแบบสร้างวงจร AFC เพื่อใช้งานจริงได้ต่อไปในอนาคต
4. ศึกษาลักษณะของสัญญาณต่างๆ ที่เกิดขึ้นไม่ว่าจะเป็นสัญญาณที่ต้องการและสัญญาณที่ไม่ต้องการ เช่น noise และ fading ได้
5. ทำให้เครื่องรับ - รับสัญญาณได้ถูกต้อง
6. ออกแบบวงจร ภายได้เงื่อนไขที่ได้กำหนดไว้และทดสอบผลการใช้งานจริง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการเบื้องต้น

ในปัจจุบันนี้ไม่ว่าจะเป็นเครื่องรับหรือเครื่องส่งวิทยุแบบต่าง ๆ ส่วนใหญ่แล้วนิยมใช้วิธีการสังเคราะห์ความถี่แทบทั้งนั้น ซึ่งวงจรที่ทำหน้าที่สังเคราะห์ความถี่นี้เรียกว่า Synthesizer ซึ่งแปลว่าการสังเคราะห์ ด้วยวิธีสังเคราะห์ความถี่นี้ทำให้เครื่องรับและเครื่องส่งวิทยุมีการพัฒนาขีดความสามารถขึ้นและยังสามารถโปรแกรมความถี่ใช้งานได้ทำให้เกิดความคล่องตัวในวงการสื่อสารเป็นอย่างมาก

2.1 ระบบสังเคราะห์ความถี่

2.1.1 วิธีสังเคราะห์ความถี่

วงจรสังเคราะห์ความถี่คือวงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะและมีขนาดความถี่ตามต้องการ ซึ่งการโปรแกรมสามารถทำได้โดยการตั้งสวิตช์หรือปุ่ม แต่ในปัจจุบันนิยมใช้วิธีสั่งงานด้วยคอมพิวเตอร์

ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งาน และความละเอียดของความถี่ที่เปลี่ยนไปเรียกว่า รีโซลูชัน วิธีการสังเคราะห์ความถี่แบ่งออกได้เป็น 2 วิธีคือ

1 วิธีสังเคราะห์โดยตรง (Direct Synthesis) ซึ่งต้องใช้ความถี่หลายๆค่ามาผสมกันเพื่อให้ได้ความถี่ที่ต้องการ โดยปกติใช้ x-tal หลายชุด


2 วิธีสังเคราะห์โดยทางอ้อม (Indirect Synthesis) วิธีการนี้โดยอาศัยหลักการของเฟสล็อกคัล (Phase Locked Loop) โดยการกำเนิดสัญญาณจากวงจรออสซิลเลเตอร์ซึ่งควบคุมความถี่โดยปรับแรงดันที่เรียกว่า VCO สัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิงจากนั้นนำความถี่ที่คลาดเคลื่อนแปลงเป็นแรงดันไปทำการควบคุมการผลิตความถี่ VCO อีกครั้งหนึ่ง

2.1.2 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคัล

เฟสล็อกคัลแบบสังเคราะห์ (Phase Lock Loop Synthesizer) เป็นวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด โดยการประยุกต์ใช้งานของเฟสล็อกคัล ซึ่งเป็นระบบป้อนกลับที่มีการเปลี่ยนความถี่และเฟสของวงจรของออสซิลเลเตอร์ตามสัญญาณอินพุตที่ป้อนเข้ามา บล็อกไดอะแกรมเบื้องต้นของเฟสล็อกคัลแบบสังเคราะห์แสดงดังรูปที่ 2.1 ประกอบด้วยส่วนสำคัญอยู่ 4 ส่วน ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ส่วนเปรียบเทียบเฟส (Phase Detector :PD)
2. ลูปฟิลเตอร์ (Loop Filter :LF)
3. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator :VCO)
4. วงจรหารความถี่ (Prescaler Divider)



รูปที่ 2.1 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูล

สามารถอธิบายการทำงานคร่าว ๆ ได้ดังนี้ ขณะที่ยังไม่มีสัญญาณเข้าไปในระบบ แรงดันควบคุม (control voltage) $V_c(t)$ จะเท่ากับศูนย์ VCO จะทำงานโดยตั้งความถี่ไว้ที่ f_0 ซึ่งเรียกว่า ความถี่ฟรีรันนิ่ง (free running frequency) ถ้ามีสัญญาณเข้าไปในระบบ เฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟสและความถี่ของสัญญาณอินพุต f_r กับความถี่ของ VCO ถ้าเกิดความแตกต่างของสัญญาณทั้งสองเนื่องจากความถี่ไม่ตรงกันจะเกิดแรงดันคลาดเคลื่อนออกมา $V_e(t)$ แรงดันคลาดเคลื่อนนี้จะถูกกรองผ่านวงจรลูปฟิลเตอร์ขยายแล้วป้อนให้กับ VCO ในกรณีนี้แรงดันควบคุม $V_c(t)$ จะไปบังคับความถี่ของ VCO ให้เปลี่ยนไปในทิศทางที่จะลดความถี่ที่แตกต่างระหว่างความถี่ f_0 กับความถี่ f_r ถ้าความถี่ f_r ใกล้เคียงกับความถี่ f_0 จากการป้อนกลับของเฟสล็อกคูลซึ่งสัญญาณที่ป้อนกลับไปยังลูปฟิลเตอร์จะเป็นความถี่เอาร์พุทของ VCO ที่ถูกหารโดย N จะทำให้ VCO ซิงโครไนส์ หรือ ล็อก (lock) กับสัญญาณอินพุตที่ป้อนเข้ามา ขณะที่ทำการล็อกนั้นความถี่ของ VCO จะเท่ากับ ความถี่ของสัญญาณอินพุตพอดีในสภาวะล็อกความถี่จะได้ว่า

$$f_r = f_d \quad (2.1)$$

และความถี่ที่ได้จากวงจรหาร

$$f_d = \frac{f_o}{N} \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นความถี่ที่เอาท์พุทจะได้เป็น

$$f_o = Nf_r$$

(2.3)

แต่ในสภาวะล็อกความถี่ เฟสของสัญญาณทั้งสองจะยังคงต่างกันอยู่ซึ่งมีความจำเป็นต่อการผลิตแรงดันคลาดเคลื่อน $V_e(t)$ ที่จะไปคอยปรับความถี่ VCO จากค่าความถี่รีรีนนิ่งให้เท่ากับความถี่ที่เข้ามา ดังนั้นเฟสล็อกคูปจะยังคงรักษาสภาพการล็อกอยู่ การที่ระบบสามารถที่จะปรับตัวได้เองทำให้เฟสล็อกคูปสามารถติดตามการล็อกกับระบบซึ่งจะขึ้นอยู่กับแรงดันคลาดเคลื่อน


ช่วงของความถี่ซึ่งเฟสล็อกคูปสามารถทำการล็อกอย่างแท้จริงกับสัญญาณอินพุทเรียกว่า ช่วงแคปเจอร์ (capture range) จะขึ้นอยู่กับขอบแบนด์ของมิเตอร์และอัตราขยายลูปปิดของระบบทั้งหมด

เฟสล็อกคูปที่มีการหาความถี่ชนิด โปรแกรมได้ภายในรูปเป็นวิธีที่เหมาะสมสำหรับการสังเคราะห์ความถี่ที่มีค่ามากจากความถี่อ้างอิงความถี่เดียว

คุณสมบัติที่ต้องการของวงจรสังเคราะห์ความถี่จะต้องผลิตสัญญาณความถี่ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนแปลงได้ที่ละขั้นซึ่งเรียกว่า รีโซลูชัน (resolution)

2.1.3 ระบบเฟสล็อกคูป


ระบบเฟสล็อกคูปเบื้องต้นแสดงดังรูปที่ 2.2



รูปที่ 2.2 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูป

แต่ละส่วนมีผลต่อคุณสมบัติและการทำงานของระบบ หน้าที่ของแต่ละส่วนจะได้อธิบายดังนี้

1 เฟสดีเทคเตอร์ ทำหน้าที่เปรียบเทียบเฟสของอินพุตซึ่งจะมีสองผลของเฟสที่ต่างกันเรียกว่า “เฟสเออร์เรอร์” เฟสเออร์เรอร์นี้จะมีค่าน้อยที่สุดเท่ากับศูนย์ และจะมีค่ามากที่สุดเป็น $\pi/2$ เฟสดีเทคเตอร์จะทำการเปลี่ยนเฟสเออร์เรอร์นี้ให้กลายเป็นระดับโวลต์เตจด้วยค่า คอนเวอร์ชันเกน K_d (volt/radian) ลักษณะการเปรียบเทียบเฟสของอินพุตทั้งสองของ เฟสดีเทคเตอร์จะได้แสดง ดังรูปที่ 2.3 (ก)



รูปที่ 2.3 (ก) ผลต่างเฟสเมื่อเฟสอินพุตเท่ากัน

(ข) ผลต่างเฟสเมื่อเฟสของอินพุตไม่เท่ากัน

2 ลูปฟิลเตอร์ ทำหน้าที่กรองสัญญาณความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์ เนื่องจากเฟสดีเทคเตอร์ให้เอาท์พุตเป็นสัญญาณดิจิทัลที่มีเอซีโวลต์เตจรวมมาด้วย สัญญาณความถี่ที่เกิดขึ้นจากความต่างเฟสยิ่งต่างเฟสมากความถี่ยิ่งสูง ดังนั้นลูปฟิลเตอร์จึงช่วยกรองเอาสัญญาณความถี่สูงซึ่งแสดงว่ามีความต่างเฟสมากออกทำให้ระบบสามารถแคปเจอร์ (capture) สัญญาณที่ได้ในช่วงหนึ่ง และช่วยให้รักษาสถานะการล็อกไว้ได้อีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เนื่องจากโลว์พาสฟิลเตอร์ลดค่าแรงดันคลาดเคลื่อนของความถี่ระหว่างรูปแล้วยังเป็นตัวควบคุมการเค็ปเจอร์โดยตรงและคุณสมบัติต่อผลตอบสนองชั่วขณะของเฟสล็อกคูล การลดช่วงความกว้างของฟิลเตอร์จะส่งผลไปยังการทำงานของระบบคือ

- 1. ขบวนการเค็ปเจอร์จะช้าลงและฟูอินไทม์ (Full in Time) เพิ่มขึ้น
- 2. ช่วงเค็ปเจอร์จะลดลง
- 3. คุณสมบัติทาง (Interference Rejection) ของเฟสล็อกคูลเมื่อถูกรบกวนด้วยสัญญาณ AWGN จะดีขึ้นเพราะค่าแรงดันคลาดเคลื่อนเนื่องจากความถี่ของสัญญาณรบกวนจะถูกลดลงไป
- 4. ผลตอบสนองชั่วขณะของเฟสล็อกคูลต่อการเปลี่ยนทันทีของสัญญาณเข้าสู่ช่วงความถี่เค็ปเจอร์จะอยู่ในลักษณะภายใต้การแดมป์ (Damping Condition)

3. วงจรกรองความถี่ต่ำผ่าน (LPF)

ในระบบเฟสล็อกคูลจะมีโลว์พาสฟิลเตอร์เป็นส่วนประกอบอยู่เสมอ เราจะกล่าวถึงวงจรโลว์พาสฟิลเตอร์ที่นิยมใช้กันมีอยู่ 3 แบบดังนี้

1. วงจรกรองความถี่ต่ำผ่านอันดับ 1 แบบ R – C



รูปที่ 2.4 วงจรกรองความถี่ต่ำผ่านอันดับ 1 โดยใช้ R – C

รูปที่ 2.4 โดยทั่วไปจะต่ออยู่ระหว่างเฟสดีเทคเตอร์กับ VCO ค่าของความถี่คัทออฟ (cutoff frequency, ω_n) สามารถหาได้จากสมการ

$$\omega_{LPF} = 1 / RC \qquad \text{(RAD/Sec)} \qquad (2.4)$$

ค่าของความถี่ธรรมชาติของลูป (Loop Natural Frequency , ω_n) สามารถหาได้จากความถี่คัทออฟของวงจรกรองความถี่ โดยสมการ

$$\omega_n = (K_d K_v . \omega_{LPF})^{1/2} \qquad (2.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อ K_d คอนเวอร์ชันเกน (Conversion Gain) ของเฟสดีเทกเตอร์ หน่วย (volt/sec)

K_v คอนเวอร์ชันเกนของ VCO หน่วย (Rad/Sec/Volt)

เราสามารถหาค่าแดมป์แฟคเตอร์ (Damping Factor) จากสมการ

$$\zeta = N \cdot \omega_n / (2K_d \cdot K_v) \quad (2.6)$$

2. วงจรกรองความถี่ต่ำแบบ แล็ก-ลีด (Lag-Lead Circuit) ดังแสดงในรูปที่ 2.5



รูปที่ 2.5 วงจร Lead-Lag อันดับหนึ่ง $n=1$

ค่าความถี่คัทออฟสำหรับวงจรกรองความถี่ชนิดนี้หาได้จากสมการ

$$\omega_{LPF} = 1 / (R_1 + R_2)C \quad (2.7)$$

และความถี่ธรรมชาติหาได้จากสมการ


$$\omega_n = (K_d K_v / NC(R_1 + R_2))^{1/2} \quad (2.8)$$

และแดมป์แฟคเตอร์หาได้จากสมการ

$$\zeta = 0.5\omega_n(R_2C + N / K_d K_v) \quad (2.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. วงจรพาซีฟแบบ แลค-ลีด เราสามารถนำมาสร้างเป็นวงจรแอกทีฟฟิลเตอร์



รูปที่ 2.6 วงจรแอกทีฟฟิลเตอร์

ความถี่คัทออฟหาได้จากสมการ

$$\omega_{LPF} = 1 / R_1 C \qquad \text{(Rad/Sec)} \qquad (2.10)$$

ค่าของรูปความถี่ธรรมชาติ

$$\omega_n = (K_d K_v / N C R_1)^{1/2} \qquad (2.11)$$

แดมปีงแฟคเตอร์ หาจากสมการ

$$\zeta = (\omega_n R_2 C) / 2 \qquad (2.12)$$

ข้อพิจารณาในการออกแบบรูปฟิลเตอร์

1.เนื่องจากตัวฟิลเตอร์และอินทิเกรเตอร์ที่ใช้โอปแอมป์ มีฟังก์ชันเป็นอินเวอร์ต ดังนั้น จำเป็นต้องคิดแปลงแก้ไขการกลับเฟสนี้ก่อน เพื่อให้ค่าแรงดันคลาดเคลื่อน (Error Voltage) จาก ออสซิลเลเตอร์สามารถควบคุม VCO ได้ถูกทิศทางกับความผิดพลาดที่เกิดขึ้น ซึ่งทำได้ง่ายที่สุดโดย การสลับอินพุต Fr และ Fv ที่เฟสดีเทคเตอร์

2. กรณีเฟสดีเทคเตอร์มีเอาต์พุตเป็นดับเบิลเอนด์ $K_d = V_{dd} / 2$


3.วงจรแอกทีฟฟิลเตอร์อาจเกิดการอิมิตัว ถ้ารูปเกิดการผิดพลาดเชิงเฟสที่ เฟสดีเทคเตอร์มีขนาดใหญ่พร้อมๆกับเกิดทรานเซียนโอเวอร์ชู้ตขึ้นในรูป กรณีนี้จะเกิดขึ้นเฉพาะ กับรูปที่ใช้เฟสดีเทคเตอร์เป็นชนิดดิจิตอล เนื่องจากเอาต์พุตของเฟสดีเทคเตอร์เปลี่ยนแปลงเป็น 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือ 1 ในทันทีทันใด นอกจากนี้ความถี่อินพุทของฟิวดเตอร์มักจะมีค่ามาก ดังนั้นถ้าอัตราส่วนของ R_1/R_2 ถ้าสามารถทำได้ควรให้อัตราส่วนนี้มีค่าน้อยที่สุด

วิธีแก้ไขการอิมพัลส์ของออบแอมป์ทำได้โดยการเพิ่มโวลทาสฟิวดเตอร์ก่อนวงจรอินทิเกรเตอร์ ดังรูปที่ 2.7

Improved transient suppression with $R_1 - C_c$




รูปที่ 2.7 วิธีแก้ทรานเซียนด้วย $R_1 - C_c$

เมื่อ $R_s \ll R_1/2$: R_s คือเอาท์พุทอิมพัลส์ของเฟสดีเทคเตอร์

$$\omega_c = 4/R_1 C_c$$

Improved transient suppression with $R_2 - C_c$




รูปที่ 2.8 วิธีแก้ทรานเซียนด้วย $R_2 - C_c$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ $\omega_c = 1/R_2 C_c$

จากรูปที่ 2.8 สามารถคำนวณความถี่คัทออฟได้จาก $4/R_1 C_c$ ถ้าเฟสดีเทกเตอร์เป็นดิจิตอลเนื่องจากมีความต้านทานเอาต์พุตต่ำความถี่คัทออฟของวงจรที่เพิ่มขึ้น ถ้าเป็นไปได้ควรจะมากกว่าความถี่ธรรมชาติ 5-10 เท่า เนื่องจากโพลที่เกิดจากวงจรที่เพิ่มขึ้น ถ้าอยู่ใกล้ความถี่ธรรมชาติ จะทำให้ลูบเกิดโอเวอร์ชูตมากขึ้น และผลพลอยได้ของฟิลเตอร์ที่เพิ่มขึ้นจะทำให้ความถี่อ้างอิง (ω_r) ถูกลดทอนลงด้วยแรงดันที่ควบคุม VCO ควรเป็นดีซีอย่างเดียวน ส่วนประกอบของแรงดันที่ไม่ใช่แรงดันดีซีจะทำให้เอาต์พุตของ VCO มีการมอดูเลตด้วยแรงดันที่ไม่ใช่ดีซี สำหรับแรงดันที่มาควบคุม VCO ส่วนประกอบที่ไม่ใช่ ส่วนใหญ่จะมาจากความถี่อ้างอิงและสัญญาณรบกวนต่าง ๆ ในวงจรแอกติฟฟิลเตอร์จะเพิ่มสัญญาณรบกวนลงไปแรงดันดีซีด้วย ดังนั้นวงจรขยายที่ใช้ฟิลเตอร์ควรมีคุณสมบัติในเรื่องสัญญาณรบกวนที่สร้างขึ้นภายในตัวเอง ทางที่ดีควรใช้ชนิดที่มีสัญญาณรบกวนต่ำที่สุดเท่าที่จะทำได้และกระแสไบอัสอินพุตก็ควรน้อยที่สุด เนื่องจากถ้าวงจรดึงกระแสจำนวนหนึ่งจากเฟสดีเทกเตอร์จะทำให้ความผิดพลาดเชิงเฟส เมื่ออยู่ในสภาวะสงบมีค่ามากกว่าศูนย์มาก กรณีที่ใช้ฟิลเตอร์แบบพาสซีฟฟิลเตอร์ก็จะมีค่าผิดพลาดในสภาวะสงบ (steady state error) มากกว่าแอกติฟเพราะพาสซีฟฟิลเตอร์จะดึงกระแสโหลดมากกว่าแอกติฟฟิลเตอร์ อย่างไรก็ตามพาสซีฟฟิลเตอร์ไม่เพิ่มนอยส์เข้าไปในลูบเหมือนแอกติฟและ R_1 ของวงจรพาสซีฟสามารถแบ่งออกเป็น $R_1/2$ แล้วใช้ C_c เพิ่มขึ้นได้เช่นเดียวกับวงจรในรูปที่ 2.9 และใช้วิธีการคำนวณความถี่คัทออฟแบบเดียวกัน

4. แรงดันที่ใช้ควบคุม VCO ควรมีส่วนประกอบที่ไม่ใช่เอซีน้อยที่สุด ส่วนประกอบที่ไม่ใช่ดีซีจะทำให้ความถี่เอาต์พุตของ VCO เกิดเอาต์พุตที่ไม่ต้องการ (Spurious Output) เป็นไซด์แบนด์ของความถี่อ้างอิงควรถูกกำจัดไปให้มากที่สุด




รูปที่ 2.9 แสดงรูปคลื่นเอาต์พุตของเฟสดีเทกเตอร์และอินทิเกรเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปคลื่นจากรูปที่ 2.9 ทำให้เกิดไซด์แบนด์ที่สัมพันธ์กับแคเรียร์ (Carrier) ของ VCO ที่สามารถคาดคะเนโดยประมาณได้จาก

$$(Sideband / Carrier) = V.K_v / 2\omega_R \tag{2.13}$$

เมื่อ V คือค่าแรงดันยอด (Peak Value) ของความถี่อ้างอิงที่อินพุตของ VCO



รูปที่ 2.10 วงจรโลว์พาสฟิลเตอร์อันดับ 2 โดยใช้โอปแอมป์


$$\omega_c = 0.636 / RC \tag{2.14}$$

ให้เลือกค่า R

$$1K < R < 1M \tag{2.15}$$

ให้เลือกค่า C


$$C = 0.5 / \omega_c R \tag{2.16}$$



รูปที่ 2.11 วงจร Lowpass filter อันดับสอง ($n=2$)

โดยใช้ทรานซิสเตอร์ต่อ (Emitter Follower) ถ้าเออร์พุทมีค่าน้อยกว่า V_{cc} อยู่ 0.1V วงจรจะมีความไวต่อสัญญาณรบกวนต่อแหล่งจ่าย V_{cc}

สำหรับในการใช้เฟสดีเทคเตอร์ที่เออร์พุทของเฟสดีเทคเตอร์ เราสามารถต่อกับฟิลเตอร์แบบซัมมิงเนทเวิร์ค (Summing Network)



รูปที่ 2.12 วงจรฟิลเตอร์และวงจรรวมสัญญาณ

ความสามารถในการลดไซด์แบนด์ โดยประมาณของวงจรในรูปคือ

$$dB = 40 \log(\omega_c / \omega_R) \quad (2.17)$$

สำหรับพาสซีฟฟิลเตอร์คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$dB = 20 \log(\omega_c / \omega_r) \quad (2.18)$$

5. สำหรับเฟสดีเทกเตอร์ที่เป็นวงจรชนิด CMOS ขานอนอินเวอร์ตของออปแอมป์ต้องไบอัสที่ $1/2 (V_{cc})$ ส่วนเฟสดีเทกเตอร์ต้องดูจากคุณสมบัติของเฟสดีเทกเตอร์แต่ละเบอร์

4. VCO (voltage control oscillator)

VCO จะทำหน้าที่ผลิตสัญญาณความถี่โดยการควบคุมระดับโวลต์เตจอินพุตด้วยคอนเวอร์ชันเกนเท่ากับ K_o (radian/volt) ระดับโวลต์เตจนี้จะได้จากเอาต์พุตของลูปฟิลเตอร์ ความถี่ที่ลื้อมาจากลูปฟิลเตอร์จะมีผลทำให้เอาต์พุตของวีซีโอเปลี่ยนความถี่ด้วยเช่นกัน

การทำงานของระบบเฟสล็อกลูปสามารถอธิบายอย่างคร่าว ๆ ได้ดังนี้ เฟสดีเทกเตอร์จะเปรียบเทียบเฟสของสัญญาณอินพุต $V_i(t)$ กับความถี่เอาต์พุตของ VCO และทำให้ได้เออร์เรอร์โวลต์เตจ $V_d(t)$ สัญญาณเออร์เรอร์โวลต์เตจนี้จะถูกกรองด้วยลูปฟิลเตอร์และถูกป้อนไปยังคอนโทรลอินพุตของ VCO ในรูปของแรงดันควบคุมเพื่อควบคุมความถี่ของ VCO

ตามปกติเมื่อไม่มีสัญญาณอินพุตป้อนให้กับระบบเฟสล็อกลูปเออร์เรอร์โวลต์เตจที่ผ่านลูปฟิลเตอร์ $V_o(t)$ ในฟีดแบ็คลูปจะมีค่าเป็นศูนย์ VCO จะทำงานที่ความถี่ศูนย์กลาง $\omega_o = 2\pi f_o$ ซึ่งเราเรียกว่าความถี่ฟรีรันนิ่งของ VCO

ถ้ามีสัญญาณอินพุตเป็นเอซีป้อนให้กับระบบเฟสล็อกลูปและสัญญาณดังกล่าวมีความถี่อินพุต $\omega_r = 2\pi f_r$ ใกล้เคียงกับความถี่ฟรีรันนิ่งพอเพียง การฟีดแบ็คของเฟสล็อกลูปจะทำให้ได้เออร์เรอร์โวลต์เตจไปขับ VCO ให้มีความถี่ซึ่งโครโนสกับความถี่อินพุตเมื่อความถี่ของ VCO ซึ่งโครโนสกับความถี่อินพุตแสดงว่าระบบเฟสล็อกลูปมีความถี่เอาต์พุตลื้อมกับความถี่ของสัญญาณอินพุต

การทำงานของระบบเฟสล็อกลูปสามารถแบ่งได้เป็น 3 ลักษณะตามคุณสมบัติของลูปดังนี้

ก. เมื่อระบบไม่อยู่ในสถานะลอค ($\omega_r \neq \omega_o$)

จากระบบเฟสล็อกลูปในรูปที่ 2.1 เราสมมติสัญญาณ V_i และ V_o เป็นสัญญาณรูปคลื่นไซน์มีค่าเป็น

$$V_i(t) = E_i \sin(\omega_r t + \theta_i) \quad (2.19)$$

$$V_o(t) = E_o \sin(\omega_o t + \phi_o) \quad (2.20)$$

เมื่อ

ω_r เป็นความถี่เชิงมุมของสัญญาณอินพุต

ω_o เป็นความถี่เชิงมุมศูนย์กลางของ VCO

θ_i และ ϕ_o เป็นค่าเฟสคงที่ซึ่งขึ้นอยู่กับช่วงเวลาที่กำหนด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าเฟสดีเทคเตอร์มีคุณสมบัติเป็นอนาล็อกมัลติพลายเออร์ เราจะได้สัญญาณเออร์พุทของเฟสดีเทคเตอร์ (V_d) เป็น

$$V_d(t) = K_d \cos[(\omega_i - \omega_o)t + \theta_i - \phi_o] \quad (2.21)$$

เนื่องจาก V_i และ V_o ไม่ซิงโครไนส์กัน

ดังนั้นสัญญาณเออร์พุทของเฟสดีเทคเตอร์ V_d จะเป็นสัญญาณรูปคลื่นไซน์ที่มีแอมพลิจูดสูงสุดเท่ากับ K_d และมีความถี่เชิงมุมเท่ากับความถี่เชิงมุมระหว่างสัญญาณ V_i และ V_o คือ ω_i และ ω_o มีค่าแตกต่างกันมาก ดังนั้นโวลต์เตจ V_d จะไม่สามารถผ่านฟิลเตอร์ได้ ทำให้ได้ค่า $V_c=0$ และการฟีดแบ็คของลูปจะไม่มีผลอะไรคือไม่เกิดการเปลี่ยนแปลงใดๆภายในลูป เออร์พุทโวลต์เตจของ VCO จะมีค่าอยู่ที่ความถี่ฟรีรันนิ่ง ดังนั้น ω_o และ ϕ_o จะมีค่าเป็นอิสระอย่างสมบูรณ์ต่อ ω_i และ θ_i พูดยังว่าลูปไม่อยู่ในสถานะล็อก แต่ถ้า $\omega_i - \omega_o = \pm \Delta\omega$ มีค่าน้อยกว่าแบนด์วิดธ์ของลูปซึ่งกำหนดได้โดยพารามิเตอร์ของลูปและการฟีดแบ็คจะมีผลขับให้ระบบเข้าสู่สถานะล็อกได้

ข. เมื่อระบบเข้าสู่สถานะล็อก ($\omega_i = \omega_o$)

ในกรณีที่สัญญาณเออร์พุท VCO มีความถี่ซิงโครไนส์กับสัญญาณอินพุท V_i สัญญาณเออร์พุท V_o จะมีค่าเป็น

$$V_o(t) = E_o \sin(\omega_i t + \psi_o) \quad (2.22)$$

นอกจากนั้นค่าของเฟสของสัญญาณเออร์พุท ϕ_o จะเป็นลิเนียร์ฟังก์ชันกับเวลา ซึ่งมีค่าเป็น

$$\phi_o = (\omega_i - \omega_o)t + \psi_o \quad (2.23)$$

และสัญญาณเออร์พุทของเฟสดีเทคเตอร์หรือสัญญาณเออเรอร์จะกลายเป็นสัญญาณดีซี มีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_o) \quad (2.24)$$

ฟิลเตอร์จะยอมให้สัญญาณดีซี V_d ผ่านได้และมีค่าเท่ากับ

$$V_c = V_d = K_d \cos(\theta_i - \psi_o) \quad (2.25)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VCO จะเป็นฟรีควีนซีโมดูลเตคอสซิลเลเตอร์ ความถี่เชิงมุมที่เปลี่ยนแปลงอย่างทันทีทันใดของ VCO ω_{inst} จะเป็นลิเนียร์ฟังก์ชันกับสัญญาณคอนโทรลอินพุต V_c โดยรอบความถี่เชิงมุมศูนย์กลาง

$$V_d = V = \omega_i - \omega_o / K_o \quad (2.26)$$

$$\omega_i = \omega_o + K_o V_c \quad (2.27)$$

จากสมการ (2.20) และ (2.21) จะหาค่าของเฟสเออร์เรอร์ θ_e ได้เป็น

$$\theta_e = \pi / 2 + (\omega_i - \omega_o) / K_d K_o \quad (2.28)$$

จากสมการ (2.23) จะสังเกตได้ว่าเมื่อ $\omega_i = \omega_o$ โวลต์เดจเอาท์พุทของ VCO จะมีเฟสควอดราเจอร์คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุตโวลต์เดจ 90° ไปสู่ค่าสูงสุด 180° ที่อยู่เหนือสุดของพิคการลือกและถ้า ω_i เคลื่อนไปทางด้านล่างต่ำกว่า ω_o มุมของเฟสจะลดลงจาก 90° ไปสู่ค่า 0° ที่ต่ำสุดของพิคการลือก

ก. การทำงานของระบบในลักษณะไดนามิก ($\theta_i(t) = \Delta\omega t$)

ถ้าความถี่ของสัญญาณอินพุตเปลี่ยนแปลงไปอย่างช้า ๆ ระบบเฟสล็อกยังสามารถอยู่ในสภาวะลือกได้ และเปลี่ยนแปลงตามสัญญาณอินพุตโดยจะเพิ่มค่าของเฟสเออร์เรอร์ θ_e ระหว่างวิธีโอ และสัญญาณอินพุตให้มากขึ้นตามเวลา จากนั้น θ_e ที่เพิ่มขึ้นจะถูกเปลี่ยนไปเป็น ดีซีเออร์เรอร์โวลต์เดจ V_d ด้วยเฟสดีเทคเตอร์ เออร์เรอร์โวลต์เดจนี้จะไปขับให้ความถี่ของ VCO เลื่อนไปเท่ากับความถี่ของสัญญาณอินพุต ขณะที่ระบบเฟสล็อกเปลี่ยนแปลงตามสัญญาณ อินพุตลูปเออร์เรอร์โวลต์เดจ V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณ อินพุต ω_i กับความถี่ฟรีรันนิ่ง ω_o ของ VCO

การพิจารณาเรื่องการแทรกคั้งของระบบเฟสล็อกลูปก็คือการพิจารณาถึงเฟสเออร์เรอร์ θ_e ของระบบ ระบบที่มีการแทรกคั้งที่ดีจะต้องมีเฟสเออร์เรอร์น้อย

สมมุติว่าระบบเฟสล็อกลูปมีเฟสอินพุตเปลี่ยนแปลงไปในลักษณะสเต็ป หมายความว่า $\Delta\omega$ เท่ากับผลต่างระหว่างความถี่อินพุตกับความถี่ฟรีรันนิ่งของ VCO ($\Delta\omega = \omega_i - \omega_o$)

ลูปจะต้องการคอนโทรลโวลต์เดจเพื่อไปขับ VCO ให้มีความถี่เลื่อนไปเท่ากับ $\Delta\omega$ ดังนั้น V_c จะต้องมีค่าเป็น

$$R_C = \Delta\omega / K_o \quad (2.29)$$

เมื่อลูปเข้าสู่สภาวะคงที่ $V_C = V_d F(o)$ เมื่อ $F(o)$ คืออัตราขยายต่อสัญญาณคิซีของลูปฟิลเตอร์สัญญาณ V_c จะทำให้ลูปเข้าสู่สภาวะลอคคิงเดิม เฟสดีเทกเตอร์เอาท์พุทจะให้เฟสเออร์เรอร์จะต้องเป็น

$$\theta_e = V_d / K_d \quad (2.30)$$

ดังนั้นเพื่อให้ได้คอนโทรลโวลท์เตจ V_o ตามที่ต้องการ เฟสเออร์เรอร์จะต้องมีค่าเป็น

$$\theta_e = \Delta\omega / K_d K_o F(o) \quad (2.31)$$

เมื่อเฟสเออร์เรอร์มีค่าเพิ่มขึ้นตามสมการ (2.30) ลูปสามารถปรับแต่งให้ความถี่เอาท์พุทของระบบการแทรกตามการเปลี่ยนแปลงของความถี่ของสัญญาณอินพุทหรือเฟสอินพุทที่เปลี่ยนไปตามเวลาและลอคได้กับสัญญาณอินพุทเหมือนดังเดิม

พิกัดความถี่ตลอดช่วงที่ระบบเฟสลอคลูปสามารถดำรงการลอคไว้ได้กับสัญญาณอินพุท เราเรียกว่า “พิสัยการลอคของระบบ”

สมมุติว่าเราให้ ω , เบี่ยงเบนไปจากความถี่ศูนย์กลาง ω_o ของ VCO เพื่อ $|\omega - \omega_o|$ มากกว่าค่าอัตราขยายลูป $K(\theta_e - \theta_o)$ จะมีค่าไม่สอดคล้องหรือไม่เป็นไปตามสมการ (2.21) สถานะสมดุลของการชิงโครไนซ์จะไม่สามารถดำรงอยู่ต่อไปได้และลูปจะหลุดออกไปจากการลอคกับความถี่ของสัญญาณอินพุท ความถี่ของ VCO จะกลับไปมีค่าเป็นความถี่ศูนย์กลาง ω_o และ V_d ก็ จะกลับมาอยู่ในลักษณะของสัญญาณเอซี

สำหรับเฟสดีเทกเตอร์แบบมีคุณสมบัติการเปลี่ยนแปลงความถี่ไปเป็นโวลท์เตจเป็นลักษณะรูปคลื่นซายน์ซิดจำกัดการแทรกตามความถี่สัญญาณอินพุทของลูปจะอยู่ในพิสัยจาก $\omega_o - K$ ถึง $\omega_o + K$ เมื่อ ω_o เท่ากับความถี่เชิงมุมศูนย์กลางของ VCO และ K เท่ากับอัตราขยายลูป ($K = K_d K_o$)

เอาท์พุทโวลท์เตจของเฟสลอคลูปจะนำไปประยุกต์ใช้งานเกี่ยวกับฟรีควนซีดิสคริมีเนเตอร์ (frequency discriminator) ส่วนความถี่เอาท์พุทจะนำไปใช้งานเกี่ยวกับการประมวลสถานะของสัญญาณฟรีควนซีซินเทซีสหรือการคืนรูปของสัญญาณนาฬิกา

ในการนำเอาเอาท์พุทโวลท์เตจของเฟสลอคลูปมาใช้งานเมื่อลูปอยู่ในสภาวะลอคกับความถี่อินพุท เออร์เรอร์โวลท์เตจ $V_e(t)$ ที่ได้จากเฟสดีเทกเตอร์จะมีค่าเป็นสัดส่วนกับความต่างของความถี่ระหว่างสัญญาณอินพุท ω_i และความถี่ฟรีรันนิ่งของ VCO และเออร์เรอร์โวลท์เตจนี้จะเปลี่ยนความถี่ของ VCO เพื่อที่จะเปลี่ยนความถี่ของ VCO จาก ω_o ไปเป็น ω , ให้การลอคคงอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าความถี่ของอินพุตเปลี่ยนไปอย่างกรณีของสัญญาณ FM เออร์เรอร์โวลต์เตจจะเปลี่ยนไปเป็นสัดส่วนกับความถี่อินพุตที่เปลี่ยนแปลง เพื่อดำรงการล็อกให้คงอยู่ดังนั้นเอาท์พุตโวลต์เตจจะเปรียบเสมือนเฟรเควนซีดิสคริเมนเตอร์คือสามารถแปลงการเปลี่ยนแปลงของความถี่อินพุตให้เป็นการเปลี่ยนแปลงของโวลต์เตจ

การนำเอาความถี่เอาท์พุตของเฟสล็อกคูลูมาใช้งานเมื่ออยู่ในสภาวะล็อกกับสัญญาณอินพุต เอาท์พุตของ VCO จะให้ลูกคลื่นที่เปลี่ยนแปลงเป็นคาบเวลาด้วยความถี่ที่แน่นอนและเท่ากับสัญญาณอินพุต ยกเว้นเฟสจะมีค่าต่างกัน θ_e และด้วยความต่างเฟสนี้จะทำให้เกิดเออร์เรอร์โวลต์เตจเพื่อรักษาให้เฟสล็อกคูลูอยู่ในสภาวะล็อก ถ้าสัญญาณอินพุตประกอบด้วยคอมโพเน้นท์ความถี่ต่าง ๆ มากมาย ซึ่งได้แก่ น้อยส์ (noise) หรือสัญญาณรบกวนอื่น ๆ เราสามารถนำให้ระบบเฟสล็อกคูลูจำเพาะนั้นใหม่ ขณะเดียวกันก็จะลดทอนหรือจำกัดความถี่ที่ไม่ต้องการอื่น ๆ นอกจากนั้นเอาท์พุตของ VCO สามารถใช้สำหรับให้กำเนิดใหม่หรือแยกเอาสัญญาณความถี่ที่ต้องการออกจากสัญญาณที่ไม่ต้องการ คุณสมบัติของเฟสล็อกคูลูทำให้ระบบเฟสล็อกคูลูเป็นระบบที่น่าสนใจสำหรับให้กำเนิดสัญญาณใหม่หรือแยกเอาสัญญาณต่ำ ๆ ที่ปนอยู่ในน้อยส์ออกมาใหม่ได้


เมื่อระบบเฟสล็อกคูลูอยู่ในสภาวะล็อก ลักษณะอนลิเนียร์ของการแค็ปเจอร์ซึ่งจะเกิดขึ้นชั่วขณะก็จะหายไปแทนที่ด้วยความสัมพันธ์ที่เป็นลิเนียร์เกิดขึ้นระหว่างเอาท์พุตของเฟสดีเทกเตอร์และผลต่างของเฟสระหว่างสัญญาณอินพุตและเอาท์พุตของ VCO ภายใต้ภาวะที่เราสามารถจะวิเคราะห์ระบบเฟสล็อกคูลูได้ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์โดยใช้เทคนิคการวิเคราะห์ระบบป้อนกลับแบบทั่วไปด้วยลาปลาซทรานส์ฟอร์มและสมการดิฟเฟอเรนเชียล

$$\theta_c(s) / \theta_r(s) = B(s) = \text{forward gain} / 1 + \text{open loop gain}$$

θ_c คือเฟสของ VCO

θ_r คือเฟสของสัญญาณอ้างอิง

(2.32)



รูปที่ 2.13 บล็อกไดอะแกรมของระบบเฟสล็อกคูลูที่เป็นระบบป้อนกลับลิเนียร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.13 แสดงถึงบล็อกไดอะแกรมของระบบเฟสล็อกคูลูปที่เป็นระบบป้อนกลับลิเนียร์ในโดเมนคอมเพล็กซ์ฟรีควเอนซ์เมื่อ $s = 6 + j\omega$ คือตัวแปรตามความถี่เชิงซ้อน เฟสดีเทคเตอร์จะให้เอาต์พุตโวลต์ตรงเป็นสัดส่วนกับผลต่างของเฟส θ_e ระหว่างสัญญาณอินพุตและเอาต์พุต VCO ที่มีคอนเวอร์ชันแอมพลิฟายเออร์เท่ากับ A สมมติ $F(s)$ จะมีอัตราขยายเป็นหนึ่งที่มีความถี่ชี่ อัตราขยายโวลต์ตรงไปเป็นความถี่ของ VCO ที่ค่าเท่ากับ K_o และมีหน่วยเป็น(เรเดียน/วินาที/โวลต์)

เอาต์พุตของเฟสดีเทคเตอร์เป็นสัดส่วนกับผลต่างของเฟสระหว่างสัญญาณอินพุต

$$V_\theta = K_d(\theta_r - \theta_e) \quad (2.33)$$

เมื่อ θ_r คือเฟสของ VCO ที่ถูกรับ

สมมติให้ VCO เป็นอุปกรณ์ที่มีลักษณะเป็นลิเนียร์มีความถี่เอาต์พุตแตกต่างจากความถี่ฟรีรันนิ่งโดยการเพิ่มขึ้นของความถี่

$$2\pi\delta f = K_o V_\theta \quad (2.34)$$

ซึ่งจากสมการนี้สมมุติระบบเฟสจากขั้นตอนของ VCO สามารถอธิบายได้ว่า

$$2\pi\delta f = d/dt(\theta_c) = K_o V_\theta \quad (2.35)$$

ซึ่งจากสมการนี้สมมุติระบบเฟสล็อกคูลูปสามารถแทนได้ในลักษณะของเส้นตรง ฟังก์ชันที่สัมพันธ์กับ $\theta_c(s)$ และ $\theta_r(s)$ คือ

$$\begin{aligned} B(s) &= \theta_c(s) / \theta_r(s) \\ &= [K_d K_o F(s) / s] / [1 + K_d K_o F(s) / Ns] \end{aligned} \quad (2.36)$$

จะได้ฟอร์เวิร์ดเกนเท่ากับ $G(s) = K_d K_o F(s) / s \quad (2.37)$

และรูปแบบเปิดเกนเท่ากับ $G(s)H(s) = K_d K_o F(s) / Ns \quad (2.38)$

2.1.4 ผลของลูปฟีดแบ็คและอัตราขยายลูปที่มีต่อคุณสมบัติการทำงานจากระบบเฟสลูป

ฟังก์ชันของลูปฟีดแบ็ค $F(s)$ มีผลต่อคุณสมบัติการทำงานจากระบบเฟสลูปอย่างมาก เมื่อระบบเฟสลูปอยู่ในสภาวะลอค หน้าทีของลูปฟีดแบ็คร่วมกับอัตราขยายลูป $K_o K_o A$ จะเป็นตัวกำหนดที่ผลตอบสนองชั่วขณะและคุณสมบัติของผลตอบสนองทางความถี่ของระบบ เมื่อระบบเฟสลูปไม่อยู่ในสภาวะลอค ลูปฟีดแบ็คจะมีผลเด่นชัดในการควบคุมคุณสมบัติของการแกว่งของลูป

ก. ลูปลำดับที่หนึ่ง

การทำงานของเฟสลูปในกรณีง่ายที่สุดก็คือลูปฟีดแบ็คไม่ได้ต่ออยู่ในลูปกระทำโดยการตั้งให้ $F(s)=1.0$ ระบบเฟสลูปแบบนี้เรียกว่า "ลูปลำดับที่หนึ่ง" เนื่องจากทรานส์เฟอร์ฟังก์ชันจะลดลงเหลือโพลเดียวของโวลท์เฟสเซอร์

$$V_c / \Delta\omega_1 = 1 / K_o * 1 / (1 + s / K_o K_o A) \quad (2.39)$$

$$\Delta\omega_1 = d / dt(\theta_1) \quad (2.40)$$

$\Delta\omega_1$ คือการเบี่ยงเบนไปของความถี่ของสัญญาณอินพุต

ระบบจะมีลักษณะเหมือนกับโวลท์เฟสเซอร์แบบโพลเดียวที่มีคอนเวอร์ชันเกนที่ความถี่ต่ำเท่ากับ $1/K_o$ และมีแบนวิดท์ -3 dB เท่ากับ $K_o K_o A$ นอกจากนั้นที่ ดีซี หรือความถี่ต่ำ ๆ เมื่อ $S \rightarrow 0$ และ $F(s) \cong 1.0$ จะได้ว่า

$$V_c / \Delta\omega_1 \big|_{s=0} = 1 / K_o \quad (2.41)$$

สมการ (2.40) แสดงถึงคุณสมบัติการเปลี่ยนแปลงความถี่ไปเป็นโวลท์เดจที่เป็นลิเนียร์

ผลตอบสนองของระบบเฟสลูปในสภาวะลอคต่อการเปลี่ยนแปลงของความถี่อินพุตจะได้รับอิทธิพลจากพารามิเตอร์สองตัวคือ ทรานส์เฟอร์ฟังก์ชันของลูปฟีดแบ็ค $F(s)$ และแฟกเตอร์ของอัตราขยายลูป $K_o K_o A$

ลูปลำดับที่หนึ่งจะมีขีดจำกัดในการใช้งานเนื่องจากลูปลำดับที่หนึ่งจะมีการเลือกเฟ้นและคุณสมบัติการกำจัดสัญญาณรบกวนไม่ดี สาเหตุจากในระบบไม่มีลูปฟีดแบ็ค เมื่อไม่มีลูปฟีดแบ็ค คอมโพเน้นท์ความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์จะปรากฏโดยตรงที่เอาต์พุต เอาต์พุต V_o นี้จะประกอบด้วยคอมโพเน้นท์เองจากนอยส์หรือสัญญาณที่ไม่ต้องการที่เอาต์พุตที่มีความถี่ใกล้เคียงกับความถี่สัญญาณที่ต้องการ ดังนั้นคุณสมบัติการเลือกเฟ้นของระบบเฟสลูปจะเลวลง

การทำงานของเฟสลอคคูลูปที่ไม่มีฟิลเตอร์จะมีข้อเสียคือ ถ้าหากสัญญาณอินพุตมีสัญญาณรบกวนที่อยู่นอกแบนด์รวมเข้ามาด้วยจะมีผลทำให้ความถี่เอาต์พุตเปลี่ยนแปลงตามไปด้วย ดังนั้นลูปฟิลเตอร์มีความจำเป็นอย่างมากในกรณีที่สัญญาณรบกวนที่อินพุตเพื่อกำจัดเอาต์พุตสัญญาณรบกวนออกไป

ข. ลูปลำดับที่สอง

ในการประยุกต์ใช้งานทั่ว ๆ ไป ระบบเฟสลอคคูลูปจะใช้โลว์พาสฟิลเตอร์แบบมีโพลเดียว และระบบเฟสลอคคูลูปจะอธิบายได้ทรานส์เฟอร์ฟังก์ชันที่มีสองโพล ซึ่งเรียกกันทั่ว ๆ ไปว่า "ลูปลำดับที่สอง" โครงสร้างของโลว์พาสฟิลเตอร์ใช้กันทั่วไปเป็นฟิลเตอร์แบบโพลเดียว ซึ่งมีทรานส์เฟอร์ฟังก์ชันเป็น

$$F(s) = 1 / (1 + s / \omega_1) \quad (2.42)$$

เมื่อ $\omega_1 = 1 / R_1 C_1$ เป็นแบนด์ของโลว์พาสฟิลเตอร์

เนื่องจากฟิลเตอร์จะทำให้เกิดเฟสล่าช้าลง 90° ที่ความถี่สูงซึ่งหมายถึง "เน็กทีฟฟิลเตอร์" จะได้ทรานส์เฟอร์ฟังก์ชันเป็น

$$V_c(s) / \Delta\omega_1(s) = 1 / K_o (1 / (1 + s / K_L + s^2 / \omega_1 K_L)) \quad (2.43)$$

ค่ารากหรือโพลของระบบเฟสลอคคูลูปจะได้ว่า

$$s_1, s_2 = \omega_1 / 2 (1 \pm \sqrt{1 - (4K_L / \omega_1)})$$

$$K_L = K_o K_o A \quad (2.44)$$

เมื่อเพิ่มค่าของ K_L โพลจะกลายเป็นค่าเชิงซ้อนคู่เสมือนและระบบจะเป็นอันเดอร์แดมป์ (underdamped) จากสมการ (2.42) จะเขียนในเทอมใหม่ได้เป็น

$$V_c / \Delta\omega_1 = 1 / K_o (1 / s_2 / \omega^2 n + (2\zeta / \omega_n) s + 1) \quad (2.45)$$

เมื่อ $\omega_n = \sqrt{K_L \omega_1}$ (2.46)

และ $\zeta = (1/2) \sqrt{\omega_1 / K_L}$ (2.47)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะสังเกตได้ว่าหากแบนด์วิธของรูปฟิลเตอร์ ω_1 ลดลงหรือ K_L เพิ่มขึ้นค่าแอมป์ของรูปจะลดลง(หมายความว่าถ้า ζ จะลดลง)ผลตอบสนองความถี่ของรูปจะเป็นพีก (peaking) และผลตอบสนองต่อส tep ของรูปในช่วงเริ่มต้นชั่วขณะจะเกิดการออสซิลเลท

ค่าพีก (peaking) ในผลตอบสนองทางความถี่จะเป็นสาเหตุให้เกิดความผิดเพี้ยนในสัญญาณเอาต์พุตที่อุดมคิคละมาจากเอฟเอ็มและเป็นสาเหตุให้เกิดการแกว่งไกวหรือให้ผลตอบสนองที่เลวเมื่อรูปมีการรบกวนเกิดขึ้นชั่วขณะ การออกแบบระบบเฟสล็อกคูลูปให้มีคุณสมบัติการทำงานให้ดีที่สุดควรกำหนดให้โครงสร้างโพลของโวลท์พาสฟิลเตอร์มีค่าแฟลต (flat) มากที่สุด แอมป์แฟลตเตอร์ควรมีค่าเท่ากับ $1/\sqrt{2}$ จะได้ ω_1 ที่เหมาะสมเป็น

$$\omega_1 = 2K_L \quad (2.48)$$

และความถี่ -3dB แบนด์วิธของรูปจะได้เป็น

$$\omega_{-3dB} = \omega_n = \sqrt{K_L \omega_1} = \sqrt{2}K_L \quad (2.49)$$

วงจรเฟสล็อกคูลูปที่ใช้ในระบบสื่อสารทั่วไป จะต้องการให้มีพิสัยการล็อกกว้าง เพื่อที่จะได้สามารถติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุตได้ช่วงกว้าง นอกนั้นก็ต้องการให้ระบบมีแบนด์วิธของรูปแคบ ๆ เพื่อกำจัดสัญญาณที่อยู่นอกแบนด์

2.1.5 กระบวนการแคปเจอร์สัญญาณอินพุต

คุณสมบัติที่สำคัญในการทำงานของระบบเฟสล็อกคูลูปคือ กระบวนการแคปเจอร์ (Capture Process) เป็นกระบวนการที่จะทำให้ระบบได้มาซึ่งการล็อกกับสัญญาณอินพุต โดยที่รูปจะเริ่มต้นจากสภาวะฟรีรันนิ่ง กระบวนการแคปเจอร์นี้เป็นกระบวนการที่ค่อนข้างยุ่งยากและมีลักษณะเป็นนอนลิเนียร์ซึ่งเราจะได้อธิบายถึงคุณสมบัติของกระบวนการนี้ต่อไป

ขั้นแรกสมมติว่าพีดแบ็คคูลูปของระบบเฟสล็อกคูลูปถูกตัดขาดระหว่างรูปฟิลเตอร์เอาต์พุตและคอนโทรลอินพุตของ VCO ซึ่งจะทำให้ V_u มีค่าเป็นศูนย์และ VCO จะออสซิลเลทอย่างต่อเนื่องที่ความถี่ฟรีรันนิ่ง ω_0 ต่อจากนั้นสมมติว่าสัญญาณอินพุตถูกป้อนให้รูปด้วยความถี่ ω_1 ซึ่งเป็นความถี่ที่ใกล้ฟรีรันนิ่ง ω_0 แต่ไม่เท่ากับ ω_0 ในกรณีนี้เฟสดีเทกเตอร์มีฟังก์ชันเหมือนกับมัลติพลายเออร์หรือมิกเซอร์ ดังนั้นเอาต์พุตโวลท์เตจที่ได้จากเฟสดีเทกเตอร์จะเป็นคอมโพเน้นท์ของสองความถี่มีผลบวกของความถี่


$$\omega_{sum} = \omega_0 + \omega_1 \quad (2.50)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และผลต่างของความถี่

$$\Delta\omega = |\omega_0 - \omega_1| \quad (2.51)$$

ตามปกติแบนด์ที่ของโลว์พาสฟิลเตอร์จะแคบมากพอที่จะกรองเอาคอมโพเนนต์ผลบวกของความถี่ออกไปได้อย่างสมบูรณ์ ถ้า ω_1 มีค่าใกล้เคียงกับค่า ω_0 ดังนั้นผลต่างของความถี่ $(\omega_0 - \omega_1)$ จะมีค่าน้อยมากและมีค่าอยู่ในพาสแบนด์ของโลว์พาสฟิลเตอร์ในลักษณะของบีทโนท (beat note) ถูกคลื่นซายน์ ถูกคลื่นนี้อยู่ทางด้านซ้ายมือของรูปที่ 2.14 ซึ่งแสดงว่า $\omega_0 > \omega_1$



รูปที่ 2.14 เออร์เรอร์โวลท์เจอช่วงระยะเวลาการควบคุมการล็อก

ต่อไปสมมุติว่าถูกต่อให้ครบรูปอย่างทันทีทันใด โดยการต่อโลว์พาสฟิลเตอร์เอาที่พุทเข้ากับขั้วคอนโทรลอินพุทของ VCO ซึ่งจะทำให้ความถี่ของ VCO ถูกโมดูเลทด้วย บีทโนทหรือผลต่างของสัญญาณเมื่อเกิดการโมดูเลทขึ้นดังกล่าวความถี่บีทโนท $\Delta\omega$ จะกลายเป็นฟังก์ชันที่แปรไปตามเวลา คือ $\Delta\omega$ จะแปรค่าสลับกันไประหว่างมีค่าเข้าใกล้ความถี่อินพุทและมีค่าห่างไกลไปจากความถี่อินพุท และโวลท์เต็มนี้จะมีค่าที่เปลี่ยนแปลงสลับกันไปคือความถี่จะลดลงในช่วงครึ่งไซเคิลลบและความถี่จะเพิ่มขึ้นในช่วงครึ่งไซเคิลบวก ดังนั้นภายใต้สภาวะนี้บีทโนทจะมีลักษณะไม่สมมาตรและดูเหมือนกับอนุกรมของซอดแหลมดังแสดงในส่วนของรูปที่ 2.14 เราจะสังเกตได้ว่าส่วนของบีทโนทที่โมดูเลทให้ VCO ความถี่ห่างไกลไปจากสัญญาณอินพุทจะมีลักษณะเป็นซอดแหลมมากกว่า เนื่องจากความไม่สมมาตรนี้ ถูกคลื่นของบีทโนทจะประกอบด้วยดีซีโวลท์เต็ม ซึ่งจะไปจับกับความถี่ของ VCO มีค่าเข้าสู่สัญญาณอินพุทเมื่อ VCO เท่ากับ ω_1 ความถี่ของบีทโนท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะลดลงอย่างรวดเร็วความไม่สมมาตรก็จะเพิ่มขึ้นและในที่สุดก็จะเข้าสู่ค่าดีซีที่มีค่าคงที่อย่างรวดเร็วในช่วงเวลาขณะหนึ่งรูปก็จะเข้าสู่สภาวะล็อกเมื่อความถี่ของ VCO เท่ากับ ω_1 อย่างแน่นอนระบบก็จะเข้าสู่การล็อกผลต่างของความถี่ $\Delta\omega$ จะมีค่าเท่ากับศูนย์และคงเหลือแต่ดีซีโวลต์เตจที่เอาต์พุตของรูปฟิลเตอร์ ดีซีโวลต์เตจนี้เกิดขึ้นจากผลต่างของเฟส θ_e ระหว่างเอาต์พุตของ VCO และสัญญาณอินพุต สมมติว่ารูปฟิลเตอร์มีอัตราขยายดีซีเป็นหนึ่งและเฟสดีเท็คเตอร์มีคอนเวอร์ชันเกน K_d (โวลต์/เรเดียน) เออร์เรอร์โวลต์เตจที่สถานะคงที่นี้จะมีค่าเป็น $V_c = V_c(t) \Big| = -K_d \theta_e$ สถานะคงที่

เครื่องหมายลบในสมการ (เนื่องมาจากเราได้สมมติไว้ในตัวอย่างของรูปที่ 2.14 ว่า $\omega_o > \omega_1$ ซึ่งจะทำให้ได้โวลต์เตจลบที่ขั้วคอนโทรลอินพุตของ VCO เพื่อไปเลื่อน ω_o ให้ไปเท่ากับ ω_1

เวลาทั้งหมดที่ใช้ไปเพื่อให้ระบบเฟสล็อกถูกระเบิดการล็อกเราเรียกว่า "พูลอินไทม์" จะขึ้นอยู่กับเฟสเริ่มต้นและผลต่างของความถี่ระหว่างสองสัญญาณ และยังขึ้นอยู่กับอัตราขยายรูปและคุณสมบัติของรูปฟิลเตอร์

จุดประสงค์หลักของรูปฟิลเตอร์คือ การกรองเอาคอมโพเน้นท์ต่าง ๆ ซึ่งเป็นสัญญาณที่ไม่ต้องการและมีความถี่ห่างไกลจากความถี่ฟรีรันนิ่งของ VCO คุณสมบัติดังกล่าวนี้แสดงถึงคุณสมบัติในการแคปเจอร์เฉพาะสัญญาณที่มีความถี่ใกล้เคียงกับความถี่ฟรีรันนิ่งของ VCO ซึ่งหมายความว่าผลต่างของความถี่ $\Delta\omega$ จะต้องมีค่าโดยประมาณอยู่ในแบนด์วิดธ์ของรูปฟิลเตอร์

ฟังก์ชันสำคัญอีกอันหนึ่งของโลว์พาสฟิลเตอร์คือมันจะเป็นตัวเก็บความจำได้ในช่วงเวลาสั้น ๆ ของระบบเฟสล็อกรูปเพื่อช่วยให้ระบบสามารถแคปเจอร์สัญญาณได้ใหม่อย่างรวดเร็วถ้าระบบหลุดออกไปจากการล็อกในช่วงเวลาสั้น ๆ เนื่องจากการรบกวนในช่วงขณะหนึ่งได้ว่าโลว์พาสฟิลเตอร์จะบังคับให้เออร์เรอร์โวลต์เตจ $V_c(t)$ เปลี่ยนแปลงไปตามเวลาอย่างช้า ๆ และในกรณีนี้ถ้าระบบเฟสล็อกหลุดไปจากการล็อกเพียงชั่วขณะเนื่องจากนอยส์หรือสัญญาณรบกวนความถี่ของ VCO จะไม่เปลี่ยนแปลงไปมากนักในช่วงเวลาสั้น ๆ ดังกล่าว ดังนั้นในสถานะนี้จะช่วยให้ระบบสามารถแคปเจอร์สัญญาณอินพุตได้ใหม่อย่างรวดเร็วทันทีทันใดเมื่อเวลาผ่านไปชั่วขณะแล้ว

สรุปได้ว่าโลว์พาสรูปฟิลเตอร์จะทำหน้าที่ลดทอนคอมโพเน้นท์ความถี่สูงของเออร์เรอร์โวลต์เตจในระบบเฟสล็อกรูป โลว์พาสฟิลเตอร์ก่อให้เกิดผลที่สำคัญต่อการแคปเจอร์และคุณสมบัติการตอบสนองชั่วขณะของระบบ การลดแบนด์วิดธ์ของฟิลเตอร์ จะมีผลทำให้เกิดขึ้นต่อการทำงานของระบบดังนี้

1. กระบวนการแคปเจอร์จะช้าลงไปและพูลอินไทม์จะเพิ่มขึ้น
2. พิสัยการแคปเจอร์จะลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ทันทีที่ลูปเกิดการล๊อค คุณสมบัติของเฟสล๊อคลูปเกี่ยวกับการกำจัดสัญญาณรบกวนจะเกิดผลคือเออร์เรอร์ โวลต์เตจที่เกิดจากความถี่ของสัญญาณรบกวนจะถูกลดทอนลงไปด้วยโลว์พาสฟิลเตอร์

4 ผลตอบสนองชั่วขณะของระบบเฟสล๊อคลูปต่อการเปลี่ยนแปลงความถี่อินพุตอย่างทันทีทันใดภายในพิสัยการเล็ปเจอร์จะได้เป็นลักษณะ อันเดอร์แดมป์ (Underdamped)

2.1.6 คุณสมบัติการแทรกตามสัญญาณอินพุต

ทันทีที่ระบบเฟสล๊อคลูปล๊อคกับสัญญาณอินพุตระบบสามารถจะแทรกตามการเปลี่ยนแปลงอย่างช้าๆของสัญญาณอินพุตได้ด้วยการเพิ่มเฟสเออร์เรอร์ θ_o ระหว่าง VCO และสัญญาณอินพุตจากนั้นเฟสเออร์เรอร์ที่เพิ่มขึ้นจะถูกแปลงไปเป็นดิฟเฟอเรนเชียลโวลต์เตจ V_d ด้วยเฟสดีเทคเตอร์ เออร์เรอร์โวลต์เตจนี้จะไปรักษาให้ความถี่ของ VCO เคลื่อนไปเท่ากับความถี่ของสัญญาณอินพุต ขณะที่ระบบเฟสล๊อคลูปแทรกตามสัญญาณอินพุต ลูปเออร์เรอร์โวลต์เตจ V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณอินพุต ω_1 กับความถี่ฟรีรันนิ่ง ω_0 ของ VCO หรือพูดอย่างหนึ่งได้ว่าขณะที่ระบบเฟสล๊อคลูปแทรกตามสัญญาณอินพุต เอาท์พุทโวลต์เตจของลูปจะมีฟังก์ชันเหมือนกับการแปลงความถี่เป็นโวลต์เตจ

พิสัยการแทรกตามสัญญาณอินพุตของระบบเฟสล๊อคจะกำหนดได้ด้วยการพิจารณาว่าโวลต์เตจเออร์เรอร์ที่เกิดขึ้นในลูปได้สูงสุดเท่าไร สมมุติว่าในลูปไม่มีแอมพลิฟายเออร์ ปริมาณของเออร์เรอร์โวลต์เตจจะมีค่าสูงสุด $(V_d)_{\max}$ เมื่อผลต่างของเฟส θ_o มีค่าอยู่ที่ค่าจำกัดสูงสุด $\pm \pi / 2$ ดังนั้นพิสัยการแทรกตามสัญญาณอินพุตของระบบเฟสล๊อคลูปจะมีค่าเป็น

$$\pm \Delta\omega = \pm (V_d)_{\max} K_o \quad (2.52)$$

เมื่อ K_o คือคอนเวอร์ชันเกนของวีซีโอ (หน่วยเป็นเฮิรตซ์/โวลต์)

รูปที่ 2.15 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล๊อคลูป สมมุติว่าอินพุตเป็นสัญญาณรูปคลื่นไซน์ซึ่งความถี่ของมันจะกวาดไปอย่างช้า ๆ ได้ในช่วงพิสัยความถี่ที่กว้าง ขึ้นแรกความถี่อินพุตจะกวาดไปจากความถี่ต่ำผ่านพิสัยแค็ปเจอร์และพิสัยการล๊อคของระบบเฟสล๊อคลูปไปยังความถี่สูงและจากนั้นกวาดไปยังความถี่ต่ำ ส่วนสเกลทางด้านแกนตั้งเป็นค่าของเออร์เรอร์โวลต์เตจที่ผ่านลูปฟิลเตอร์แล้ว V_e และสมมุติว่า VCO จะเพิ่มขึ้นเป็นสัดส่วนที่ลิเนียร์กับการเพิ่มขึ้นของคอนโทรลโวลต์เตจ


คุณสมบัติของการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล๊อคลูป แสดงได้ใน รูปที่ 2.16 (ก) เมื่อความถี่อินพุตเพิ่มขึ้นอย่างช้า ๆ (ข) เมื่อความถี่อินพุตลดลงอย่างช้าๆความกว้างของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ระหว่าง ω_1, ω_3 เท่ากับพิสัยแค้ปเจอร์และความกว้างของความถี่ระหว่าง ω_2, ω_4 เท่ากับพิสัยการแพร่ตามสัญญาณอินพุทของระบบนั้นคือ


$$\omega_3 - \omega_1 = 2\Delta\omega_c \quad (2.53)$$

$$\omega_2 - \omega_4 = 2\Delta\omega_L \quad (2.54)$$




รูปที่ 2.15 คุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) เมื่อความถี่อินพุตเพิ่มขึ้นอย่างช้าๆ




(ข) เมื่อความถี่อินพุตลดลง

รูปที่ 2.16 คุณสมบัติของการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล็อกคูล

ในรูปที่ 2.17 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล็อกคูลที่ผสมผสานกันระหว่างคุณสมบัติของฟิล์ยก์เจอร์และฟิล์ยก์การลือก ที่แสดงในรูปที่ 2.16 จากรูปที่ 2.17 คุณสมบัติการตอบสนองของระบบเฟสล็อกคูลเบื้องต้นสามารถสรุปได้ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 แสดงถึงคุณสมบัติรวมในการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล็อกคูล

1. ระบบเฟสล็อกคูลแสดงคุณสมบัติการเลือกเฟ้นความถี่และการแปลงความถี่ไปเป็นโวลต์เตจซึ่งมีความถี่ศูนย์กลางอยู่ที่เฟรีย้นิ่ง ω_0 ของ VCO
2. ระบบสามารถจะแค็ปเจอร์ (ได้มาซึ่งการล็อก) กับสัญญาณที่มีความถี่อยู่ภายในพิสัยแค็ปเจอร์เท่านั้น $2\Delta\omega_c$ และมีศูนย์กลางอยู่ที่ ω_0
3. ทันทีที่ระบบเกิดการล็อกมันจะสามารถเทร็คตามสัญญาณอินพุตได้ตลอดช่วงพิสัยการล็อก $2\Delta\omega_L$ และมีศูนย์กลางอยู่ที่ ω_0
4. ลูปของคุณสมบัติการแปลงความถี่ไปเป็นโวลต์เตจจะเท่ากับส่วนกลับของอัตราขยายการแปลงโวลต์เตจไปเป็นความถี่ของ VCO

รูปที่ 2.16 และ 2.17 ยังแสดงถึงพารามิเตอร์ที่สำคัญบางอย่างในการออกแบบระบบเฟสล็อกคูลพิสัยการล็อก $= (V_d)_{\max} K_o$ ตามสมการ (2.51) ดังนั้นเราสามารถจะเพิ่ม $(V_d)_{\max}$ ได้ด้วยการเพิ่มแอมพลิฟายเออร์เข้าไปในลูปของเฟสล็อกคูลเบื้องต้น เพื่อเพิ่มอัตราขยายโวลต์เตจในลูปป้อนกลับพิสัยการล็อกจะเพิ่มขึ้นเป็น $= A(V_d)_{\max} K_o$ เมื่อ A คืออัตราขยายโวลต์เตจของแอมพลิฟายเออร์เมื่อระบบเฟสล็อกคูลอยู่ในสภาวะล็อก V_d จะมีค่าเป็นดีซีโวลต์เตจ ดังนั้นลูปฟีดแบ็คจะไม่มีผลกระทบต่อพิสัยการล็อก

ความถี่เฟรีย้นิ่ง ω_0 ของ VCO จะเป็นตัวกำหนดความถี่ศูนย์กลางของพิสัยแค็ปเจอร์และพิสัยการล็อก ดังนั้นความเที่ยงตรงและเสถียรภาพของความถี่เฟรีย้นิ่ง ω_0 ของ VCO มีความสำคัญอย่างยิ่งเนื่องจากเรามักจะออกแบบให้พิสัยแค็ปเจอร์และพิสัยการล็อกมีช่วงแคบมาก ๆ ดังนั้นความต้องการเกี่ยวกับความเที่ยงตรงและเสถียรภาพของพิสัยทั้งสองดังกล่าวจึงกลายเป็นปัญหาขึ้นมา

คุณสมบัติการคอนโทรล VCO มีความสำคัญอย่างยิ่งดังแสดงในรูปที่ 2.17 ต่อ

- ก. คุณสมบัติการแปลง F-V ของระบบ PLL
- ข. สโลปของโวลต์เตจเออร์พุทของระบบ PLL ($1/K_o$)
- ค. ความเป็นลิเนียร์ของคุณสมบัติการแปลง F-V ของระบบเฟสล็อกคูลูป

ดังนั้นเราสามารถสรุปได้ว่า : ดีไซน์รูปเกน

- คุณสมบัติของลูปฟิลเตอร์
- เสถียรภาพของ VCO
- คุณสมบัติของคอนโทรล VCO

ค่าเหล่านี้จะเป็นพารามิเตอร์พื้นฐานในการออกแบบวงจร โมโนลิทิกเฟสล็อกคูลูป PLL

2.1.7 พิสัยการล็อก

วงจรเฟสล็อกคูลูปในการใช้งานจริง ๆ มักจะเพิ่มแอมพลิฟายเออร์เข้าในลูปของวงจรเฟสล็อกเบื้องต้นเพื่อเพิ่มอัตราขยายโวลต์เตจในลูปป้อนกลับและเป็นการเพิ่มพิสัยการล็อกให้กับระบบด้วยวงจรเฟสล็อกคูลูปดังกล่าวแสดงได้ดังรูปที่ 2.18



รูปที่ 2.18 ระบบเฟสล็อกคูลูป

เมื่อระบบเฟสล็อกเข้าสู่สภาวะล็อกกับความถี่อินพุต ω_i เราจะได้ว่า

$$\omega = \omega_i = \omega_o + \omega_o V_c \quad (2.55)$$

$$V_c = (\omega_i - \omega_o) / K_o = K_d A(\theta_e - \pi / 2) \quad (2.56)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ A คืออัตราขยายโวลต์เตจของแอมพลิฟายเออร์จากสมการ (2.56) เราจะได้ว่า

$$\phi - \pi / 2 = (\omega_i - \omega_o) / K_o K_d A \quad (2.57)$$

ดังนั้นเมื่อระบบล๊อคอยู่กับสัญญาณอินพุท ความต่างเฟสระหว่างสัญญาณอินพุทโวลต์เตจกับเอาต์พุทโวลต์เตจของ VCO จะมีค่าเท่ากับ θ_e และเราจะหาความต่างเฟสได้เป็น

$$\theta_e = \pi / 2 + (\omega_i - \omega_o) / K_o K_d A \quad (2.58)$$

และความถี่ของสัญญาณทั้งสองจะซิงโครไนส์กันอย่างเที่ยงตรง

เอาต์พุทโวลต์เตจที่ได้จากเฟสดีเทกเตอร์จะมีค่าแมกนิจูดสูงสุดเมื่อ $\phi = \pi$ และ 0 เรเดียน คือ

$$V_{C(max)} = \pm K_d (\pi / 2) \quad (2.59)$$

ในเวลาเดียวกันเราจะได้คอนโทรลโวลต์เตจที่มีค่าสูงสุดสอดคล้องกับค่า $V_{C(max)}$ เพื่อไปขับ VCO จะมีค่าเท่ากับ

$$V_{C(max)} = \pm (\pi / 2) K_d A \quad (2.60)$$

ความถี่ของ VCO จะสวิงได้สูงสุดเท่ากับ

$$\begin{aligned} (\omega - \omega_o)_{max} &= K_o V_{C(max)} \\ &= \pm K_o K_d (\pi / 2) A \end{aligned} \quad (2.61)$$

ดังนั้นพิสัยสูงสุดของความถี่สัญญาณอินพุทที่ระบบเฟสล๊อคสามารถดำรงรักษาการล๊อคได้ตลอดพิสัยสูงสุดนี้จะมีค่าเท่ากับ

$$\begin{aligned} \omega_i &= \omega_o \pm K_d K_o (\pi / 2) A \\ &= \omega_o \pm \Delta \omega_L \end{aligned} \quad (2.62)$$


เมื่อ $2\Delta \omega_L$ จะเท่ากับพิสัยการล๊อคและได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{พิสัยการลื่นไถล} = 2\Delta\omega_L = K_d K_o A \pi \quad (2.63)$$

เราจะสังเกตได้ว่าพิสัยการลื่นไถลจะมีตำแหน่งที่สมมาตรกันเมื่อถือเอาเฟรีย้นนิ่งฟรีควนซี (ω_o) ของ VCO เป็นหลักศูนย์กลาง

ในรูปที่ 2.19 แสดงถึงกราฟของคอนโทรลโวลท์เตจ V_c ของ VCO ต่อความถี่ของสัญญาณอินพุต ω_i ความถี่ที่อยู่นอกพิสัยการลื่นไถลของระบบความถี่ของ VCO ไม่สามารถจะซิงโครไนส์กับความถี่อินพุตได้ ผลของความต่างเฟสจะมีค่าเท่ากับ



รูปที่ 2.19 พิสัยการลื่นไถลของระบบเฟสล็อกคูล

$$\theta_e = (\omega_i t + \theta_i) - (\omega_o t + \theta_o) \quad (2.64)$$

$$= (\omega_i - \omega_o) + (\theta_i - \theta_o) \quad (2.65)$$

และความต่างเฟสนี้จะเปลี่ยนแปลงอย่างรวดเร็วต่อเวลา อัตราการเปลี่ยนแปลงของ θ_e ต่อเวลาจะเท่ากับ

$$d\theta_e / dt = \omega_i - \omega_o \quad (2.66)$$

ดังนั้นเออร์พุทโวลท์เตจของเฟสดีเทกเตอร์จะเปลี่ยนค่าไปอย่างรวดเร็วต่อเวลาจะถูกลดทอนแอมพลิจูดลงอย่างมากด้วยโลว์พาสฟิลเตอร์ ซึ่งจะยังผลให้เหลือโวลท์เตจที่มีแอมพลิจูดเพียงเล็กน้อยที่จะไปขับ VCO และความถี่ของ VCO จะกลับคืนไปยังค่าเฟรีย้นนิ่งฟรีควนซี ω_o เดิม ดังนั้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราเห็นได้ว่าช่วงความถี่ที่อยู่นอกเหนือพิสัยการล็อกของระบบคอนโทรลโวลต์เดจของ VCO จะลดลงเป็นศูนย์

เมื่อ VCO ล็อกกับสัญญาณอินพุต เราจะได้

$$\theta_e = (\pi/2) - [(\omega_i - \omega_o) / K_o K_d A] \quad (2.67)$$

เราจะสังเกตได้ว่าเมื่อ $\omega_i = \omega_o$ โวลต์เดจของ VCO จะมีเฟสควอดราเจอร์ (phase quadrature) คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุตโวลต์เดจ 90° เมื่อ ω_i เคลื่อนไปทางด้านสูงกว่า ω_o มุมของเฟสจะเพิ่มขึ้นจาก 90° ไปสู่ 0 องศาที่ต่ำสุดของพิสัยการล็อก ดังแสดงที่ในรูปที่ 2.20



รูปที่ 2.20 คุณสมบัติเออร์พุทของเฟสดีเทคเตอร์กับเฟสเออร์เรอร์

2.1.8 พิสัยแคปเจอร์

การวิเคราะห์ถึงพิสัยการล็อกจะต้องอยู่บนหลักการที่ว่าระบบเฟสล็อกคูล (PLL) จะมีสถานะเดิมล็อกอยู่กับสัญญาณอินพุตแล้ว ในตอนนี้เราจะได้สังเกตถึงสถานะของรูปที่มีสถานะเดิมไม่ล็อกกับสัญญาณอินพุตเพื่อกำหนดช่วงความถี่ซึ่งระบบเฟสล็อกคูลสามารถล็อกกับสัญญาณอินพุตในช่วงความถี่ดังกล่าว ความถี่ช่วงนี้เราเรียกว่า “พิสัยแคปเจอร์” หรือ “พิสัยแอกควิซัน”

เมื่อระบบเฟสล็อกคูล (PLL) มีสถานะเดิมระบบไม่ล็อกกับสัญญาณอินพุต ความถี่ของ VCO จะอยู่ที่ฟรีรันนิงเฟรควนซี ω_o มุมของความต่างเฟสระหว่างสัญญาณอินพุตและโวลต์เดจของ VCO จะเท่ากับ

$$\theta_e = (\omega_i t - \theta_i) - (\omega_o t - \theta_o) \quad (2.68)$$

และค่าของ θ_e จะไม่คงที่ แต่เปลี่ยนแปลงต่อเวลาด้วยอัตราความเร็ว $d\theta_e / dt = \omega_i - \omega_o$ ดังนั้นแอมพลิจูดของเฟสดีเทกเตอร์จะไม่มีส่วนของดีซีคอมโพเน้นท์ แต่จะให้เอซีโวลต์ตรงกับลูกคลื่นที่มีที่มิกแอมพลิจูด $K_d(\pi/2)$ และความถี่พื้นฐาน $(\omega_i - \omega_o)$

ถ้าโลว์พาสฟิลเตอร์เป็นวงจร RC โลว์พาสฟิลเตอร์ง่าย ๆ และมีทรานสเฟอร์ฟังก์ชันเป็น

$$F(j\omega) = 1 / (1 + j\omega\tau) = 1 / [1 + j(\omega / \omega_1)] \quad (2.69)$$

เมื่อ $\tau = RC$ และ $\omega_1 = 1 / RC$ ดังนั้นจุดจำกัดความถี่ $f_1 = 1 / 2\pi RC$ ที่สภาวะ $(\omega / \omega_1)^2 \gg 1$ ทรานสเฟอร์ฟังก์ชันของฟิลเตอร์จะมีค่าประมาณ

$$F(j\omega) = \omega_1 / j\omega \quad (2.70)$$

และ

$$|F(j\omega)| = \omega_1 / \omega \quad (2.71)$$

เทอมความถี่พื้นฐานที่เป็นอินพุตให้กับโลว์พาสฟิลเตอร์โดยมาจากเฟสดีเทกเตอร์จะเป็นค่าผลต่างของความถี่ $\Delta\omega = (\omega_i - \omega_o)$ ถ้า $\Delta\omega > 3\omega_1$

ทรานสเฟอร์ฟังก์ชันของ LPF จะมีค่าโดยประมาณเป็น

$$|F(\Delta\omega)| \cong \omega_1 / \Delta\omega = \omega_1 / (\omega_i - \omega_o) \quad (2.72)$$

เราจะได้คอนโทรลโวลต์เตจไว้สำหรับขับ VCO จะมีค่าเป็น

$$V_C = V_o |F(\Delta\omega)| \quad (2.73)$$

และ

$$V_{C(\max)} = \pm K_d(\pi/2)(\omega_1 / \Delta\omega)A \quad (2.74)$$

ด้วยเหตุผล

$$V_{C(\max)} = K_o V_{C(\max)} \cong \pm K_o K_d(\pi/2)A(\omega_1 / \Delta\omega) \quad (2.75)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อที่จะจับ (acquisition) ความถี่สัญญาณอินพุตให้ได้เราจะต้องให้ $\omega = \omega_1$ ดังนั้นพิสัยสูงสุดของความถี่สัญญาณอินพุตที่ระบบ PLL สามารถจับหรือยึดสัญญาณความถี่ดังกล่าวได้ตลอดช่วงมีค่าเท่ากับ

$$(\omega_1 - \omega_0)_{\max} = \pm K_o K_d (\pi / 2) A (\omega_1 / \Delta \omega_c) \quad (2.76)$$

เมื่อ

$$\Delta \omega_c = (\omega_1 - \omega_0)_{\max}$$

ดังนั้นจากสมการ (2.75) เราจะได้ว่า

$$(\Delta \omega_c) \cong K_o K_d (\pi / 2) A \omega_1 \quad (2.77)$$

เนื่องจาก

$$\Delta \omega_L = K_o K_d (\pi / 2) A \quad (2.78)$$

ดังนั้น

$$(\Delta \omega_c)^2 \cong \omega_1 \Delta \omega_L \quad (2.79)$$

และ


$$\Delta \omega_c \cong \pm \sqrt{(\omega_1 \Delta \omega_L)} \quad (2.80)$$

ดังนั้นระบบเฟสล็อกสามารถจะแคปเจอร์ (Capture) สัญญาณอินพุตได้ตลอดพิสัยความถี่นี้พิสัยแคปเจอร์มีค่าเป็น

$$\text{พิสัยแคปเจอร์} = 2 \Delta \omega_c \cong 2 \sqrt{(\omega_1 \Delta \omega_L)} \quad (2.81)$$

ในกรณีทั่วไป $\Delta \omega_L \gg \omega_1$ เราจะสามารถได้ว่าพิสัยแคปเจอร์จะมีค่าตำแหน่งที่สมมาตรกันเมื่อยึดเฟร้นิ่งเฟรควนซีของ VCO เป็นหลักศูนย์กลาง

ในรูปที่ 2.21 แสดงถึงกราฟของคอนโทรลโวลท์เตจของ VCO, V_c ต่อความถี่ของสัญญาณอินพุต พร้อมทั้งแสดงถึงพิสัยแคปเจอร์และพิสัยการล็อก



รูปที่ 2.21 แสดงพิสัยแคปเจอร์ของระบบเฟสล็อกคูลูป

ในระบบเฟสล็อกคูลูปต้องการพิสัยแคปเจอร์ที่มีความกว้างมากบนจุดขึ้นของความสามารถในการล็อกกับสัญญาณอินพุต อย่างไรก็ตามพิสัยแคปเจอร์ที่มีความกว้างมาก ๆ จะทำให้ระบบ PLL อ่อนแอต่อสัญญาณรบกวนด้วยสัญญาณที่ไม่ต้องการและสัญญาณรบกวน สำหรับระบบ PLL ที่สามารถกำจัดสัญญาณรบกวนและนอยส์ได้สูงสุดจะต้องมีพิสัยแคปเจอร์แคบ ในกรณีทั่วไประบบ PLL จะเลือกพิสัยแคปเจอร์ที่เหมาะสมเพื่อให้ได้คุณสมบัติที่ดีทั้งสองอย่างคือกำจัดสัญญาณรบกวนได้ดีและสามารถล็อกกับสัญญาณอินพุตได้ในช่วงความถี่กว้าง


แต่ในบางกรณีที่ระบบเฟสล็อกคูลูปไม่สามารถเลือกพิสัยแคปเจอร์ที่เหมาะสมได้ เราจะต้องตั้งแบนด์วิดธ์ของโลว์พาสฟิลเตอร์ให้มีค่ามากไว้ก่อนในตอนแรกเพื่อให้ลูปสามารถเริ่มต้นแคปเจอร์สัญญาณอินพุตได้เมื่อลูปสามารถแคปเจอร์สัญญาณอินพุตได้แล้วและระบบ PLL ก็จะล็อกกับสัญญาณรบกวนและสัญญาณรบกวนลักษณะเด่นของระบบ PLL คือลูปสามารถจะดำรงรักษาการล็อกกับสัญญาณอินพุตได้แม้ว่าสัญญาณอินพุตจะอยู่ในสถานะที่มีนอยส์รบกวนมาก ก็ยังมีอัตราส่วนของสัญญาณต่อสัญญาณรบกวนน้อยกว่าหนึ่งก็ตาม ระบบ PLL มักนิยมใช้งานประเภทที่สัญญาณอินพุตมีระดับต่ำ เช่นระบบสื่อสารของดาวเทียม เป็นต้น

2.1.9 วงจรหารแบบพรีสเกลเลอร์ (Prescaler Divider)

วงจรหารแบบพรีสเกลเลอร์หรือวงจรหารแบบโมดูลัส (modulus divider) เป็นวิธีที่ทำให้ระบบสังเคราะห์ความถี่ผลิตความถี่สูงได้ โดยจะมีการหารล่วงหน้า (Prescale) ก่อน หมายถึงมีการทำงานในลักษณะที่หารได้สองครั้งด้วยค่าสองค่าสลับกันซึ่งตัวเลขทั้งสองจะมีค่าต่างกันอยู่หนึ่ง เช่น 10 หรือ 11 เรียกว่า 10/11 พรีสเกลเลอร์ สังเกตว่าตัวหารทั้งคู่ต่างกันอยู่หนึ่ง

ในตัวอย่างต่อไปนี้เราจะใช้ 10/11 ฟรีสเกลเลอร์ ดังแสดงในรูปที่ 2.22 เฮอร์พทของ ฟรีสเกลเลอร์จะป้อนให้กับวงจรรนับ (counter) สองตัว ตัวหนึ่งเป็นตัวนับหลัก (main counter) อีกตัวหนึ่งเป็นตัวนับเสริม (auxiliary counter)

ตัวนับเสริมจะเป็นตัวบังคับให้ฟรีสเกลเลอร์หารด้วยตัวหารใด ก็คือตัวหารด้วย 10 หรือ 11 เช่นสมมติว่าป้อนข้อมูล (ความถี่) หรือฟรีเซตตัวเลขให้ตัวนับเสริม และในขณะนี้จะใช้ 11 เป็นตัวหารเมื่อตัวนับเสริมหยุดนับจึงจะส่งคำสั่งไปบังคับให้ฟรีสเกลเลอร์เปลี่ยนเป็นตัวหารด้วย 10 ตัวนับหลักก็เช่นเดียวกันจะค่อยๆนับลงหลังไปเรื่อย ๆ เมื่อตัวนับหลักและตัวนับเสริมนับถึงศูนย์ ทั้งคู่จะถูกฟรีเซตด้วยตัวเลขข้อมูล เนื่องจากตัวนับเสริมจะต้องนับถึงศูนย์ก่อน ดังนั้นตัวเลขที่ฟรีเซตให้แก่ตัวนับเสริมจะต้องน้อยกว่าค่าตัวเลขที่ฟรีเซตให้กับตัวนับหลัก



รูปที่ 2.22 แสดงวงจรสังเคราะห์ความถี่ที่ใช้วงจรหารแบบฟรีสเกลเลอร์

สมมติให้ตัวเลขที่ฟรีเซตให้กับตัวนับหลักเป็น M และตัวนับเสริมเป็น A เริ่มแรกใช้ฟรีสเกลเลอร์อยู่ในสภาวะหาร 11 ไปจนตัวนับเสริมจะนับลงเป็นศูนย์ นั่นคือเวลาที่ใช้ในการนับของตัวนับเสริมคิดเป็นจำนวนไซเคิลของ VCO ที่ผ่านไปเท่ากับ 11 คูณด้วย A ไซเคิล หลังจากนั้นฟรีสเกลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น 10 โดยตัวนับเสริม ในขณะนั้นตัวนับหลักผ่าน A ไปแล้ว พร้อมกับตัวนับเสริมยังเหลืออยู่อีก $(M - A)$ ไซเคิลก่อนที่จะนับเป็นศูนย์ นั่นคือจะต้องใช้เวลาในการนับตัวนับหลักเป็นต่อไปอีกคิดเป็นจำนวนไซเคิลที่ผ่านไปของ VCO เท่ากับคูณ 10 คูณด้วย $(M - A)$ ฉะนั้นรวมเวลาที่ใช้จึงเป็นผลรวมของเวลาทั้งสองข้างต้นคือ

$$\begin{aligned} VCO \text{ ไซเคิล} &= 11A + 10(M - A) \\ &= 10M + A \end{aligned} \tag{2.82}$$

ความถี่ของ VCO จะเท่ากับ $(10M + A)$ เท่ากับความถี่อ้างอิงหรือ

$$F_{synth} = F_{ref}(10M + A) \quad (2.83)$$

สังเกตว่าผลของตัวเลข M มีผลต่อความถี่ F_{synth} มากกว่าตัวเลข A อยู่ 10 เท่า นอกจากนี้ตัวหาร $(10M + A)$ ก็ไม่สามารถหารได้ครบทุกค่าตัวเลขเนื่องจากมีจำกัดตรงที่ M จะต้องมากกว่าหรือเท่ากับ A ในที่นี้ตัวหาร $(10M + A)$ จะหารได้ครบทุกค่าถ้าเกิน 90 แต่ถ้าหารน้อยกว่า 90 จะหารได้ไม่ครบทุกตัว

สมการที่ยกตัวอย่างข้างต้นใช้พริสเกลเลอร์แบบ 10/11 ในกรณีใช้พริสเกลเลอร์ชนิดหารสองโมดูลัสเป็นแบบ P และ N ตัวหารจะกลายเป็นดังนี้

$$\text{ตัวหารของสมการสังเคราะห์ความถี่} = PM + A \quad (2.84)$$

$$\text{ตัวหารต่ำสุด} = P(P - 1) \quad (2.85)$$

$$\text{ตัวหารสูงสุด} = P_{\max} - A_{\max} \quad (2.86)$$

ถ้าตัวหารของพริสเกลเลอร์มีค่ามากตัวหารต่ำสุดก็จะยิ่งมากขึ้นไปอีกซึ่งเหมาะสมกับระบบสังเคราะห์ความถี่ที่ผลิตความถี่สูงๆและช่วงห่างระหว่างช่องแถบ

เหตุผลสำคัญในการใช้พริสเกลเลอร์ก็เพื่อลดทอนความถี่ลงและใช้กับวงจรหาร N ตระกูล TTL หรือ CMOS ได้ ถ้าใช้พริสเกลเลอร์แบบ 256/257 ก็จะสามารถสังเคราะห์ความถี่ไปถึงย่าน UHF ได้ ข้อดีอีกอย่างหนึ่งของพริสเกลเลอร์ชนิดหารสองโมดูลัสคือ การให้กำเนิดความถี่ที่ไม่ตรงกับความถี่แสดง เช่นในภาวะรับโลกออสซิลเลเตอร์จะผลิตความถี่แตกต่างจากความถี่ที่ใช้งานอยู่เท่ากับความถี่ IF ของเครื่องรับ อีกตัวอย่างเช่นในกรณีของการเลื่อนความถี่ภาคส่งสำหรับพีดเดอร์เป็นต้น ลักษณะเด่นของระบบสังเคราะห์ความถี่นี้ก็คือ สามารถทำงานที่ความถี่สูงได้โดยอาศัยเทคนิคทางดิจิทัลมาใช้

2.2 วงจรกรองความถี่

วงจรกรองความถี่เป็นวงจรที่มีความจำเป็นอย่างมาก ในงานด้านวิศวกรรมไฟฟ้า คือ

1. อะนาล็อกฟิลเตอร์ (Analog filter)
2. ดิจิตอลฟิลเตอร์ (Digital filter)

อะนาล็อกฟิลเตอร์ ยังแบ่งตามโครงสร้างของอุปกรณ์ได้เป็น 2 ชนิด

- พาสซีฟฟิลเตอร์ (Passive Filter) ได้แก่อุปกรณ์พวก R,L,C
- แอกทีฟฟิลเตอร์ (Active Filter) ได้แก่อุปกรณ์พวกออปแอมป์ (Op-amp), ไอทีเอ.

ทรานซิสเตอร์ (Transister)

- แอกทีฟฟิลเตอร์ (Active Filter) วงจรกรองความถี่ที่ใช้งานจริงจะต้องนำอุปกรณ์พวก

พาสซีฟเข้ามาใช้ด้วย ซึ่งแอกทีฟฟิลเตอร์แบ่งตามชนิดของการผ่านสัญญาณได้เป็น

- วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)
- วงจรกรองความถี่สูงผ่าน (High Pass Filter)
- วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)
- วงจรหยุดความถี่ (Band Stop Filter)
- วงจรผ่านแถบความถี่ (All Pass Filter)


ข้อดี

1. สามารถกำหนดอัตราขยายได้
2. สามารถเปลี่ยนแปลงความถี่คัทออฟ (Cut off) ได้สะดวก
3. มีขนาดเล็กและน้ำหนักเบา
4. มีความไวต่อความถี่

ข้อเสีย

1. ต้องใช้แหล่งจ่ายไฟ (Power Supply)
2. ใช้ในย่านความถี่สูงมากไม่ได้
3. อาจเกิดการออสซิลเลเตอร์ได้

2.2.1 คุณสมบัติและการแบ่งประเภทของวงจรกรองความถี่




รูปที่ 2.23 โครงสร้างสมมูล

โดยในกล่อง n/w นั้น จะเป็น Network ใด ๆ ก็ตามสามารถเขียนทรานสเฟอร์ฟังก์ชันให้อยู่ในรูปของ

$$K \frac{(S - Z_1)(S - Z_2) \dots (S - Z_m)}{(S - P_1)(S - P_2) \dots (S - P_n)} = H(S) \tag{2.87}$$

โดย Z เราเรียกว่าซีโร (Zero) ซึ่งเป็นค่าที่ทำให้ทรานสเฟอร์ฟังก์ชันเป็นศูนย์
 P เราเรียกว่าโพล ซึ่งเป็นค่าที่ทำให้ทรานสเฟอร์ฟังก์ชันมีค่าเป็นอินฟินิตี้ (∞)
จากสมการที่ (2.86) สามารถสรุปแบบมาตรฐานทรานสเฟอร์ฟังก์ชันของวงจรกรองความถี่ชนิดต่าง ๆ ได้คือ


$$1. T_{LP} = \frac{\omega_p^2}{S^2 + \frac{\omega_p}{Q_p} S + \omega_p^2} \tag{2.88}$$



รูปที่ 2. 24 สัญญาณโลว์พาสฟิลเตอร์

2.
$$T_{BP} = \frac{(\omega_p / Q_p)S}{S^2 + \frac{\omega_p}{Q_p}S + \omega_p^2}$$


(2.89)



รูปที่ 2.25 สัญญาณแบนด์พาสฟิลเตอร์

3.
$$T_{BE} = \frac{S^2 + \omega_p^2}{S^2 + \frac{\omega_p}{Q_p}S + \omega_p^2}$$

(2.90)




รูปที่ 2.26 สัญญาณBand Stop Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. $T_{HP} = \frac{S^2}{S^2 + \frac{\omega_p}{Q_p} S + \omega_p^2}$


(2.91)



รูปที่ 2.27 สัญญาณ High Pass Filter


5. $T_{AP} = \frac{S^2 - \frac{\omega_p S}{Q_p} + \omega_p^2}{S^2 + \frac{\omega_p}{Q_p} S + \omega_p^2}$

(2.92)



รูปที่ 2.28 สัญญาณ Unit Pulse

ความสัมพันธ์ระหว่าง ω_p และ Q_p แบบ S-Plane



รูปที่ 2.29 วงจรสมมูลของวงจร RLC

จากรูปที่ 2.29

$$T(S) = \frac{V_2(s)}{V_1(s)} = \frac{Z_2}{Z_1 + Z_2} = \frac{1/CS}{LS + R + 1/CS} \tag{2.93}$$

$$T(S) = \frac{1/LC}{S^2 + (R/L)S + 1/LC} \tag{2.94}$$

เพื่อให้่ายในการออกแบบจึงมีการกำหนด Q ขึ้น โดย Q คือค่าประสิทธิภาพของวงจรซึ่ง

$$Q = \frac{\omega_o L}{R} \tag{2.95}$$

จากสมการที่ (2.87) เมื่อ $R=0$ และเราจะพิจารณาเฉพาะส่วนจะได้

$$S_1, S_2 = \pm j \sqrt{\frac{1}{LC}} = \pm j\omega_o \tag{2.96}$$

จากสมการที่ (2.88) แทนค่า ω_o และจากสมการที่ (4)

$$Q = \sqrt{\frac{1}{LC}} * \frac{R}{L}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Q = \frac{1}{R\sqrt{\frac{L}{C}}} \quad (2.97)$$

จากสมการที่ (2.88)

$$\frac{R}{L} = \frac{\omega_0}{Q} \quad (2.98)$$

แทนสมการที่ (2.92) ในสมการที่ (2.88) และค่า ω_0 ลงในสมการที่ (2.88)

$$T(S) = \frac{\omega_0^2}{S^2 + (\omega_0 / Q)S + \omega_0^2} = \frac{N(S)}{D(S)} \quad (2.99)$$

โพลของ T(S) หาได้โดยให้ D(S)=0 ถ้าให้โพลวางอยู่ในตำแหน่ง $-\alpha \pm j\beta$ ดังนั้น

$$\begin{aligned} D(S) &= (S + \alpha + j\beta)(S + \alpha - j\beta) \\ &= S^2 + 2S\alpha + (\alpha^2 + \beta^2) \end{aligned} \quad (2.100)$$

เมื่อนำสมการที่ (2.94) เทียบกับ D(S) ของสมการที่ (2.94)

$$2\alpha = \frac{\omega_0}{Q}$$


$$\alpha = \frac{\omega_0}{2Q}$$

$$\omega_0^2 = \alpha^2 + \beta^2 \quad (2.101)$$

$$\beta = \omega_0 \sqrt{1 - \frac{1}{4Q^2}} \quad (2.102)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (2.96) สามารถวาดรูปได้ดังรูปข้างล่างนี้




รูปที่ 2.30 ช่วงเวลาทรานเซียน

2.3 Frequency Difference Detectors : FDD

Quadricorrelator

FDD เป็นที่รู้จักกันดีว่าคือ quadricorrelator ดังในรูปที่ 2.31 ซึ่งถูกนำเสนอขึ้นครั้งแรกโดย Sheaffer แต่ถูกให้ชื่อและลักษณะในรายละเอียดบางอย่างโดย Richman แต่ในเนื้อหาหน้า Quadricorrelator จะพิจารณา FDD เพียงอย่างเดียว



รูปที่ 2.31 Quadricorrelator

ตัวรวมสัญญาณ (mixer) ทั้งคู่จะทำการเปลี่ยนสัญญาณอินพุตให้เป็นพาสแบนด์ซิกแนล (Passband Signal) ที่ประกอบไปด้วยสัญญาณที่ อินเฟส (in-phase) และควอดเรเจอร์เฟส (Quadrature) สำหรับจุดมุ่งหมายในการวิเคราะห์นี้ตัวรวมสัญญาณ (mixer) แต่วางจรทางกายภาพสามารถที่จะเปลี่ยนแปลงอุปกรณ์ได้

ในการวิเคราะห์จะสมมติให้เกน (Gain) ของตัวรวมสัญญาณ (mixer) มีค่าเท่ากัน แต่จริง ๆ แล้วไม่ได้บังคับว่าต้องใช้เงื่อนไขเกี่ยวกับการทำงานของวงจรแบบนี้

เอาท์พุทจากมิกเซอร์ (mixer) จะประกอบด้วยผลบวกและผลต่างของความถี่ที่คูณกันระหว่างสัญญาณอินพุทกับ สัญญาณจากโลคอลออสซิลเลเตอร์ (local oscillator) ผ่านวงจรโลว์พาสฟิลเตอร์ (low pass filter) จะกรองเอาเฉพาะความถี่ผลต่างออกไป ส่วนความถี่ผลรวมจะผ่านไปไม่ได้ สำหรับจุดมุ่งหมายโดยตรงในการวิเคราะห์เราจะสมมติให้ความถี่ผลต่างที่มีค่าน้อย ๆ หลังจากนั้นก็ผ่านวงจรดิฟเฟอเรนทิเอเตอร์ (Differentiator) ดังจะเห็นจากสมการข้างล่างนี้

จากเอาท์พุทของมิกเซอร์ (mixer) ตัวบนมีค่าเท่ากับ

$$\sin \omega_i t \times \cos \omega_o t = \frac{1}{2} [\sin(\omega_o - \omega_i)t - \sin(\omega_o + \omega_i)t] \quad (2.103)$$

เมื่อผ่านโลว์พาสฟิลเตอร์

$$= \frac{1}{2} \sin(\omega_o - \omega_i)t \quad (2.104)$$

และเมื่อผ่านวงจรดิฟเฟอเรนชิเอเตอร์

$$= \frac{1}{2} (\omega_o - \omega_i) \cos(\omega_o - \omega_i)t \quad (2.105)$$

ส่วนด้านล่างเอาท์พุทจากมิกเซอร์ (mixer) จะประกอบไปด้วยผลบวกและผลต่างของความถี่ที่คูณกันระหว่างสัญญาณอินพุทกับโลคอลออสซิลเลเตอร์ (local oscillator) ที่เลื่อนเฟสไป 90° ผ่านวงจรโลว์พาสฟิลเตอร์ (low pass filter) จะกรองเอาเฉพาะความถี่ผลต่างออกไป ส่วนความถี่ผลบวกจะผ่านออกไปไม่ได้ดังจะเห็นได้จากสมการข้างล่างนี้

$$\sin \omega_o t \times \sin \omega_i t = \frac{1}{2} [\cos(\omega_o - \omega_i)t + \cos(\omega_o + \omega_i)t] \quad (2.106)$$

เมื่อผ่านโลว์พาสฟิลเตอร์

$$= \frac{1}{2} \cos(\omega_o - \omega_i)t \quad (2.107)$$

หลังจากนั้นสัญญาณทั้งสองผ่านเข้ามิกเซอร์ (mixer) ตัวที่ 3 และจะทำให้เอาท์พุทมีค่าดังสมการข้างล่างนี้แล้วส่งไปยังวงจรอื่น ๆ ต่อไป

$$\begin{aligned} \frac{1}{2} (\omega_o - \omega_i) \cos(\omega_o - \omega_i)t \times \frac{1}{2} \cos(\omega_o - \omega_i)t &= \frac{1}{4} (\omega_o - \omega_i) \cos^2(\omega_o - \omega_i)t \\ &= \frac{1}{4} (\omega_o - \omega_i) \frac{1}{2} (1 + \cos 2(\omega_o - \omega_i)t) \\ &= \frac{1}{8} (\omega_o - \omega_i) (1 + \cos 2(\omega_o - \omega_i)t) \end{aligned} \quad (2.108)$$

แล้วนำไปผ่านวงจรอื่นต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 ลูปโมเดล (Loop Model)

จากทฤษฎีต่าง ๆ ที่กล่าวมาทั้งหมดนี้เราสามารถนำมาเขียนเป็นโมเดลต่าง ๆ เพื่อให้สามารถหาค่าที่ออกมาในแต่ละส่วนของบล็อกไดอะแกรมเป็นค่าที่สามารถป้อนกลับไปยังอินพุตเพื่อควบคุมความถี่ที่เราต้องการ โดยใช้หลักการทางคณิตศาสตร์เข้ามาช่วยในการวิเคราะห์หาผลตอบสนองของโมเดลต่าง ๆ ซึ่งลูปโมเดลมีด้วยกัน 3 แบบ ดังนี้

1. **Short Loop model** โดยที่สัญญาณเอาต์พุตที่ได้จาก Unbalanced Quadricorrelator จะถูกป้อนกลับมาควบคุมในส่วนของ VCO ของตัวมันเอง

2. **Long Loop model** สัญญาณเอาต์พุตที่ได้จาก Unbalanced Quadricorrelator จะถูกป้อนกลับมาควบคุมในส่วนของเฟสล็อกลูป โดยจะเพิ่มค่า dc เข้าไปที่ VCO ของเฟสล็อกลูป ส่วน VCO ของ Unbalanced Quadricorrelator จะใช้ คลิสตอลกำเนิดความถี่ให้วงจร Mixer แทน

3. **Split Loop model** สัญญาณที่ได้จาก Unbalanced Quadricorrelator จะถูกป้อนกลับมาควบคุม VCO ภายในตัวมันเอง และ ยังส่งต่อไปควบคุม VCO ของเฟสล็อกลูปอีกด้วย ในทางคณิตศาสตร์เราได้ทำการวิเคราะห์โดยใช้คุณสมบัติของตรีโกณมิติ ซึ่งค่าต่าง ๆ ได้แสดงไว้ให้เห็นดังต่อไปนี้


จาก Model ทั้งสามกำหนดให้สัญญาณต่าง ๆ เป็นดังนี้

$$s_m(t) = \sin \omega_m t \quad (2.109)$$

$$s_{c1}(t) = \cos \omega_{c1} t = f_{c1} \quad (2.120)$$

$$s_{c2}(t) = \sin \omega_{c2} t = f_{c2} \quad (2.121)$$

$$s_{c3}(t) = \cos \omega_{c3} t = f_{c3} \quad (2.122)$$



รูปที่ 2.32 Short loop Model

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Short loop model

ขณะที่เครื่องรับอยู่กับที่ เริ่มต้นพิจารณาที่ Short Loop Model สัญญาณที่เข้ามาเป็น $S_m(t)$ ผ่าน วงจร Mixer₁ กับสัญญาณ $S_{c1}(t)$ จะได้ดังนี้คือ

$$s_m(t) \cdot s_{c1}(t) = \sin \omega_m t \cdot \cos \omega_{c1}(t) \quad (2.123)$$

$$= 1/2 [\sin(\omega_{c1} + \omega_m)t + \sin(\omega_{c1} - \omega_m)t] \quad (2.124)$$

ในส่วนของเทอมผลรวมจะถูกกำจัดโดย BPF₁ และผลต่างจะต้องมีค่าเท่ากับความถี่กลาง (Intermediate Frequency, IF) ผลลัพธ์ที่ได้คือ

$$\therefore s_A(t) = 1/2 \sin IF_1 t \quad (2.124)$$

$$\text{เมื่อ } \omega_{c1} - \omega_m = IF_1$$

พิจารณา Mixer₂

$$s_A(t) \cdot s_{c2}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \sin \omega_{c2}t] \quad (2.125)$$

$$= 1/4 [\cos(\omega_{c2} + \omega_{c1} - \omega_m)t - \cos(\omega_{c2} - (\omega_{c1} - \omega_m))t] \quad (2.126)$$

จาก

$$\omega_{c2} = IF_2 + IF_1 \quad (2.127)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.128)$$

ดังนั้น Output จาก Mixer₂ จะมีค่าเท่ากับ

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1)t - \cos(IF_1 + IF_2 - IF_1)t] \quad (2.129)$$

ในส่วนของเทอมผลบวกความถี่สูงจะถูกกำจัดโดย BPF₂ ส่วนที่เหลือจะเป็นสัญญาณที่ติดอยู่ในรูปของสัญญาณที่จะนำไปทำการ modulated ต่อไปซึ่งจะได้เป็น

$$s_o(t) = -1/4 \cos IF_2 t \quad (2.130)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาในส่วนของ Unbalance Quadricorrelator สัญญาณที่เข้ามาเป็น $S_A(t)$ แยกเป็นสองทางเพื่อไป Mixer กับสัญญาณ $s_{c2}(t)$ และ $s_{c3}(t)$ โดยใช้วงจร Mixer₂ และ Mixer₃ ตามลำดับ

$$s_A(t) \cdot s_{c2}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \sin \omega_{c2}t] \quad (2.131)$$

$$= 1/4 [\cos(\omega_{c2} + \omega_{c1} - \omega_m)t - \cos(\omega_{c2} - (\omega_{c1}))t] \quad (2.132)$$

จาก

$$\omega_{c2} = IF_1 + IF_2 \quad (2.133)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.134)$$

ดังนั้น Output จาก Mixer₂ จะมีค่าเท่ากับ

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1)t - \cos(IF_1 + IF_2 - IF_1)t] \quad (2.135)$$

ผ่านวงจร LPF จะได้

$$= -1/4 \cos IF_2t \quad (2.136)$$

ผ่านวงจร differentiator จะได้

$$= IF_2 / 4 \sin IF_2t \quad (2.137)$$

พิจารณา Mixer₃ จะได้

$$s_A(t) \cdot s_{c3}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \cos \omega_{c3}t] \quad (2.139)$$

$$= 1/4 [\sin(\omega_{c3} + \omega_{c1} - \omega_m)t + \sin(\omega_{c3} - (\omega_{c1} - \omega_m))t] \quad (2.140)$$

จาก

$$\omega_{c3} = IF_1 + IF_2 \quad (2.141)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.142)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น Output จาก Mixer₃ จะมีค่าเท่ากับ

$$= 1 / 4 [\sin(IF_1 + IF_2 + IF_1)t + \sin(IF_1 + IF_2 - IF_1)t] \quad (2.143)$$

$$= 1 / 4 \sin IF_2 t \quad (2.144)$$

นำผลลัพธ์จาก (2.137) และ (2.144) มาผ่านวงจรคูณจะได้

$$= IF_2 / 16 \sin^2 IF_2 t$$

$$= IF_2 / 32 (1 - \cos^2 IF_2 t)$$

$$= IF_2 / 32$$

เทอมหลังจะถูกกำจัดโดยวงจร LPF เพราะฉะนั้นจะเห็นว่าผลลัพธ์ที่ได้จะเป็นค่า DC เพียงอย่างเดียวซึ่งค่านี้จะนำไปควบคุม VCO ให้ผลิตความถี่ได้ตามที่เราต้องการ แต่ในกรณีที่เครื่องรับอยู่กับที่นั้น ค่า DC นี้จะไม่ทำให้ความถี่ของ VCO เปลี่ยนแปลง

ต่อไปเราจะมาพิจารณาสัญญาณในขณะที่เครื่องรับมีการเคลื่อนที่ซึ่งสัญญาณทางด้าน input จะมี การเปลี่ยนแปลง โดยจะมีค่าความถี่เพิ่มเข้ามาให้เป็น ω_d

$$s_m(t) = \sin(\omega_m + \omega_d)t \quad (2.145)$$

ที่ Mixer₁ จะได้

$$s_m(t) \cdot s_{c1}(t) = \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c1}t \quad (2.146)$$

$$= 1 / 2 [\sin(\omega_{c1} + \omega_m + \omega_d)t + \sin(\omega_{c1} - \omega_m - \omega_d)t] \quad (2.147)$$

ในเทอมของผลรวมซึ่งเป็นความถี่สูงจะถูกกำจัดโดย BPF₁ ผลลัพธ์ที่เหลือจะได้เป็น

$$s_A(t) = 1 / 2 \sin(\omega_{c1} - \omega_m - \omega_d)t \quad (2.148)$$

$$= 1 / 2 \sin(IF_1 - \omega_d)t \quad (2.149)$$

เมื่อ $IF_1 = \omega_{c1} - \omega_m$

เมื่อผ่านเข้ามาในส่วนของ Mixer₂ นั่นคือ

$$s_A(t) \cdot s_{c2}(t) = 1 / 2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.150)$$

$$= 1 / 4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} - IF_1 + \omega_d)t] \quad (2.151)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= 1 / 2 \sin(\omega_{c1} + \omega_m + \omega_d)t + \sin(\omega_{c1} - \omega_m - \omega_d)t \quad (2.152)$$

ในเทอมของผลรวมซึ่งเป็นความถี่สูงจะถูกกำจัดโดย BPF₁ ผลลัพธ์ที่เหลือจะได้เป็น

$$s_A(t) = 1 / 2 \sin(\omega_{c1} - \omega_m - \omega_d)t \quad (2.153)$$

$$= 1 / 2 \sin(IF_1 - \omega_d)t$$

เมื่อ $IF_1 = \omega_{c1} - \omega_m$ (2.154)

เมื่อผ่านเข้ามาในส่วนของ Mixer₂ นั่นคือ

$$s_A(t) \cdot s_{c2}(t) = 1 / 2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.155)$$

$$= 1 / 4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} - IF_1 - \omega_d)t] \quad (2.156)$$

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= -1 / 4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.157)$$

ในเทอมของผลรวมความถี่สูงจะถูกกำจัดด้วย BPF₂ จะได้ $S_o(t)$ เป็น

$$s_o(t) = -1 / 4 \cos(IF_2 + \omega_d)t \quad (2.158)$$

โดยปกติแล้วสัญญาณที่จะทำการ modulated นั้นจะต้องมีความถี่เท่ากับความถี่กลาง (intermediate frequency, IF) แต่ในขณะที่เครื่องรับมีการเคลื่อนที่นั้นได้มีความถี่ ω_d ค่าหนึ่งเพิ่มเข้ามา ซึ่งในส่วนนี้ค่าความถี่ที่เพิ่มเข้ามานั้นจะส่งผลให้วงจร unbalance quadricorrelator ทำงานเพื่อส่งสัญญาณ DC ไปให้วงจร VCO ผลิตความถี่เพื่อที่จะสามารถให้สัญญาณเข้าสู่สถานะล็อกได้ต่อไปเราจะได้พิจารณาในส่วนของ วงจร unbalance quadricorrelator ว่ามีผลแตกต่างกันกับขณะอยู่กับที่อย่างไร ดังสมการต่อไปนี้

พิจารณา Mixer₂ จะได้

$$s_A(t) \cdot s_{c2}(t) = 1 / 2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.159)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= 1 / 4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} - IF_1 + \omega_d)t] \quad (2.160)$$

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= 1 / 4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.161)$$

ในส่วนของเทอมที่มีความถี่สูงจะถูกกำจัดโดย LPF จะได้

$$= -1 / 4 \cos(IF_2 + \omega_d)t \quad (2.162)$$

ผ่านวงจร differentiator จะได้

$$= 1 / 4 (IF_2 + \omega_d) \cdot \sin(IF_2 + \omega_d)t \quad (2.163)$$

พิจารณา Mixer₃ จะได้

$$s_A(t) \cdot s_{c3}(t) = 1 / 2 [\sin(IF_1 - \omega_d)t \cdot \cos \omega_{c3}t] \quad (2.164)$$

$$= 1 / 4 [\sin(\omega_{c3} + IF_1 - \omega_d)t + \sin(\omega_{c3} - IF_1 - \omega_d)t] \quad (2.165)$$

จาก $\omega_{c2} = IF_1 + IF_2$ จะได้

$$= 1 / 4 [\sin(IF_1 + IF_2 + IF_1 - \omega_d)t + \sin(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.166)$$

ในส่วนของเทอมที่มีความถี่สูงจะถูกกำจัดโดย LPF จะได้

$$= 1 / 4 \sin(IF_2 + \omega_d)t \quad (2.167)$$

นำผลลัพธ์จาก (1) และ (2) มาผ่านวงจรคูณจะได้

$$= 1 / 16 (IF_2 + \omega_d) [1 / 2 - 1 / 2 \cos 2(IF_2 + \omega_d)t] \quad (2.168)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เทอมหลังซึ่งมีความถี่สูงจะถูกกำจัดโดยวงจร LPF เพราะฉะนั้นจะได้เป็น

$$= (IF_2 + \omega_d) / 32 \quad (2.169)$$

ค่าที่ได้จะเป็นค่า DC ที่แตกต่างจากสถานะที่เครื่องรับอยู่กับที่ ซึ่งค่านี้จะไปควบคุมการทำงานของ VCO ให้ผลิตความถี่ตามที่เรากำลังต้องการได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.33 Long loop Model

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Long Loop Model

ขณะที่เครื่องรับอยู่กับที่ เริ่มต้นพิจารณาที่ Long Loop Model สัญญาณที่เข้ามาเป็น $S_m(t)$ ผ่านวงจร Mixer₁ กับสัญญาณ $S_{c1}(t)$ จะได้ดังนี้คือ

$$s_m(t) \cdot s_{c1}(t) = \sin \omega_m t \cdot \cos \omega_{c1} t \quad (2.170)$$

$$= 1/2 [\sin(\omega_{c1} + \omega_m)t + \sin(\omega_{c1} - \omega_m)t] \quad (2.171)$$

ในส่วนของเทอมผลรวมจะถูกกำจัดโดย BPF₁ และผลต่างจะต้องมีค่าเท่ากับความถี่กลาง (Intermediate Frequency, IF) ผลลัพธ์ที่ได้คือ

$$\therefore s_A(t) = 1/2 \sin IF_1 t \quad (2.172)$$

เมื่อ $(\omega_{c1} - \omega_m) = IF_1$

พิจารณา Mixer₂

$$s_A(t) \cdot s_{c2}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \sin \omega_{c2}t] \quad (2.173)$$

$$= 1/4 [\cos(c_2 + c_1 - m)t - \cos(c_2 - c_1 - m)t] \quad (2.174)$$

จาก

$$\omega_{c2} = IF_2 + IF_1 \quad (2.175)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.176)$$

ดังนั้น Output จาก Mixer₂ จะมีค่าเท่ากับ

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1)t - \cos(IF_1 + IF_2 - IF_1)t] \quad (2.177)$$

ในส่วนของเทอมผลบวกความถี่สูงจะถูกกำจัดโดย BPF₂ ส่วนที่เหลือจะเป็นสัญญาณที่ติดอยู่ในรูปของสัญญาณที่จะนำไปทำการ modulated ต่อไปซึ่งจะได้เป็น

$$s_o(t) = -1/4 \cos IF_2 t \quad (2.178)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาในส่วนของ Unbalance quadricorrelator สัญญาณที่เข้ามาเป็น $S_A(t)$ แยกเป็นสองทางเพื่อไป Mixer กับสัญญาณ $s_{c2}(t)$ และ $s_{c3}(t)$ โดยใช้วงจร Mixer₂ และ Mixer₃ ตามลำดับ

$$s_A(t) \cdot s_{c2}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \sin \omega_{c2}t] \quad (2.179)$$

$$= 1/4 [\cos(\omega_{c2} + \omega_{c1} - \omega_m)t - \cos(\omega_{c2} - \omega_{c1} - \omega_m)t] \quad (2.180)$$

จาก

$$\omega_{c2} = IF_1 + IF_2 \quad (2.181)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.182)$$

ดังนั้น Output จาก Mixer₂ จะมีค่าเท่ากับ

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1)t - \cos(IF_1 + IF_2 - IF_1)t] \quad (2.183)$$

ผ่านวงจร LPF จะได้

$$= 1/4 \cos IF_2 t \quad (2.184)$$

ผ่านวงจร differentiator จะได้

$$IF_2 / 4 \sin IF_2 t \quad (2.185)$$

พิจารณา Mixer₃ จะได้

$$s_A(t) \cdot s_{c3}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \cos \omega_{c3}t] \quad (2.186)$$

$$= 1/4 [\sin(\omega_{c3} + \omega_{c1} - \omega_m)t + \sin(\omega_{c3} - \omega_{c1} - \omega_m)t] \quad (2.187)$$

จาก

$$\omega_{c3} = IF_1 + IF_2 \quad (2.188)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.189)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น Output จาก Mixer₁ จะมีค่าเท่ากับ

$$= 1 / 4 [\sin(IF_1 + IF_2 + IF_1)t + \sin(IF_1 + IF_2 - IF_1)t] \quad (2.190)$$

$$= 1 / 4 \sin IF_2 t \quad (2.191)$$

นำผลลัพธ์จาก (2.66) และ (2.72) มาผ่านวงจรคูณจะได้

$$= IF_2 / 16 \sin^2 IF_2 t \quad (2.192)$$

$$= IF_2 / 32 (1 - \cos 2IF_2 t)$$

$$= IF_2 / 32$$

เทอมหลังจะถูกกำจัดโดยวงจร LPF เพราะฉะนั้นจะเห็นว่าผลลัพธ์ที่ได้จะเป็นค่า DC เพียงอย่างเดียวซึ่งค่านี้จะนำไปควบคุม VCO ให้ผลิตความถี่ได้ตามที่เราต้องการ แต่ในกรณีที่เครื่องรับอยู่กับที่นั่น ค่า DC นี้จะไม่ทำให้ความถี่ของ VCO เปลี่ยนแปลง

ต่อไปเราจะมาพิจารณาสัญญาณในขณะที่เครื่องรับมีการเคลื่อนที่ซึ่งสัญญาณทางด้าน input จะมีการเปลี่ยนแปลงโดยจะมีค่าความถี่เพิ่มเข้ามาให้เป็น ω_d

$$s_m(t) = \sin(\omega_m + \omega_d)t \quad (2.193)$$

ที่ Mixer₁ จะได้

$$s_m(t) \cdot s_{c1}(t) = \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c1}t \quad (2.194)$$

$$= 1 / 2 [\sin(\omega_{c1} + \omega_m + \omega_d)t + \sin(\omega_{c1} - \omega_m - \omega_d)t] \quad (2.195)$$

ในเทอมของผลรวมซึ่งเป็นความถี่สูงจะถูกกำจัดโดย BPF, ผลลัพธ์ที่เหลือจะได้เป็น (2.195)

$$s_A(t) = 1 / 2 \sin(\omega_{c1} - \omega_m - \omega_d)t \quad (2.196)$$

$$= 1 / 2 \sin(IF_1 - \omega_d)t$$

$$\text{เมื่อ } IF_1 = \omega_{c1} - \omega_m \quad (2.197)$$

เมื่อผ่านเข้ามาในส่วนของ Mixer₂ นั่นคือ

$$s_A(t) \cdot s_{c2}(t) = 1 / 2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.198)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= 1 / 4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} + IF_2 - IF_1 + \omega_d)t] \quad (2.199)$$

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= 1 / 4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.200)$$

ในเทอมของผลรวมความถี่สูงจะถูกกำจัดด้วย BPF₂ จะได้ $S_o(t)$ เป็น

$$s_o(t) = -1 / 4 \cos(IF_2 + \omega_d)t \quad (2.201)$$

โดยปกติแล้วสัญญาณที่จะทำการ modulated นั้นจะต้องมีความถี่เท่ากับความถี่กลาง (intermediate frequency, IF) แต่ในขณะที่เครื่องรับมีการเคลื่อนที่นั้นได้มีค่าความถี่ ω_d ค่าหนึ่งเพิ่มเข้ามา ซึ่งในส่วนนี้ค่าความถี่ที่เพิ่มเข้ามานั้นจะส่งผลให้วงจร unbalance quadricorrelator ทำงานเพื่อส่งสัญญาณ DC ไปให้วงจร VCO ผลิตความถี่เพื่อที่จะสามารถให้สัญญาณเข้าสู่สถานะล็อกได้ต่อไปเราจะได้พิจารณาในส่วนของวงจร unbalance quadricorrelator ว่ามีผลแตกต่างกันกับขณะอยู่กับที่อย่างไร ดังสมการต่อไปนี้

พิจารณา Mixer₂ จะได้

$$s_A(t) \cdot s_{c2}(t) = 1 / 2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.202)$$

$$= 1 / 4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} - IF_1 + \omega_d)t] \quad (2.203)$$

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= 1 / 4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.204)$$

ในส่วนของเทอมที่มีความถี่สูงจะถูกกำจัดโดย LPF จะได้

$$= -1 / 4 \cos(IF_2 + \omega_d)t \quad (2.205)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผ่านวงจร differentiator จะได้

$$= 1 / 4 (IF_2 + \omega_d) \cdot \sin(IF_2 + \omega_d)t \quad (2.206)$$

พิจารณา Mixer₃ จะได้

$$s_A(t) \cdot s_{c3}(t) = 1 / 2 [\sin(IF_1 - \omega_d)t \cdot \cos \omega_{c3}t] \quad (2.207)$$

$$= 1 / 4 [\sin(\omega_{c3} + IF_1 - \omega_d)t + \sin(\omega_{c3} - IF_1 - \omega_d)t] \quad (2.208)$$

จาก $\omega_{c2} = IF_1 + IF_2$ จะได้

$$= 1 / 4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.209)$$

ในส่วนของเทอมที่มีความถี่สูงจะถูกกำจัดโดย LPF จะได้

$$= -1 / 4 \sin(IF_2 + \omega_d)t \quad (2.210)$$


นำผลลัพธ์จาก (2.206) และ (2.210) มาผ่านวงจรคูณจะได้

$$= 1 / 16 (IF_2 + \omega_d) [1 / 2 - 1 / 2 \cos(IF_2 + \omega_d)t] \quad (2.211)$$

เทอมหลังซึ่งมีความถี่สูงจะถูกกำจัดโดยวงจร LPF เพราะฉะนั้นจะได้เป็น

$$= (IF_2 + \omega_d) / 32 \quad (2.212)$$

ค่าที่ได้จะเป็นค่า DC ที่แตกต่างจากสถานะที่เครื่องรับอยู่กับที่ ซึ่งค่านี้จะไปควบคุมการทำงานของ VCO ให้ผลิตความถี่ตามที่เรากำลังต้องการได้



รูปที่ 2.34 Split Loop Model

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Split Loop Model

ขณะที่เครื่องรับอยู่กับที่ เริ่มต้นพิจารณาที่ Split Loop Model สัญญาณที่เข้ามาเป็น $S_m(t)$ ผ่านวงจร Mixer กับสัญญาณ $S_{c1}(t)$ จะได้ดังนี้คือ

$$s_m(t) \cdot s_{c1}(t) = \sin \omega_m t \cdot \cos \omega_{c1} t \quad (2.213)$$

$$= 1/2 [\sin(\omega_{c1} + \omega_m)t + \sin(\omega_{c1} - \omega_m)t] \quad (2.214)$$

ในส่วนของเทอมผลรวมจะถูกกำจัดโดย BPF₁ และผลต่างจะต้องมีค่าเท่ากับความถี่กลาง (Intermediate Frequency, IF) ผลลัพธ์ที่ได้คือ

$$\therefore s_A(t) = 1/2 \sin IF_1 t \quad (2.215)$$

$$(\omega_{c1} - \omega_m) = IF_1 \quad (2.216)$$

พิจารณา Mixer

$$s_A(t) \cdot s_{c2}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \sin \omega_{c2}t] \quad (2.217)$$

$$= 1/4 [\cos(\omega_{c2} + \omega_{c1} - \omega_m)\omega t - \cos(\omega_{c2} - \omega_{c1} - \omega_m)\omega t] \quad (2.218)$$

จาก

$$\omega_{c2} = IF_2 + IF_1 \quad (2.219)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.220)$$

ดังนั้น Output จาก Mixer₂ จะมีค่าเท่ากับ

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1)t - \cos(IF_1 + IF_2 - IF_1)t] \quad (2.221)$$

ในส่วนของเทอมผลบวกความถี่สูงจะถูกกำจัดโดย BPF₂ ส่วนที่เหลือจะเป็นสัญญาณที่ติดอยู่ในรูปของสัญญาณที่จะนำไปทำการ modulated ต่อไปซึ่งจะได้เป็น

$$s_o(t) = -1/4 \cos IF_2 t \quad (2.222)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาในส่วนของ Unbalance quadricorrelator สัญญาณที่เข้ามาเป็น $S_A(t)$ แยกเป็นสองทางเพื่อไป Mixer กับสัญญาณ $S_{c2}(t)$ และ $S_{c3}(t)$ โดยใช้วงจร Mixer₂ และ Mixer₃ ตามลำดับ

$$s_A(t) \cdot s_{c2}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \sin \omega_{c2}t] \quad (2.223)$$

$$= 1/4 [\cos(\omega_{c2} + \omega_{c1} - \omega_m)t] \quad (2.224)$$

จาก

$$\omega_{c3} = IF_1 + IF_2 \quad (2.225)$$

$$IF_1 = \omega_{c1} - \omega_m \quad (2.226)$$

ดังนั้น Output จาก Mixer₂ จะมีค่าเท่ากับ

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1)t - \cos(IF_1 + IF_2 - IF_1)t] \quad (2.227)$$

ผ่านวงจร LPF จะได้

$$= -1/4 \cos IF_2 t \quad (2.228)$$

ผ่านวงจร differentiator จะได้

$$= IF_2 / 4 \sin IF_2 t \quad (2.229)$$

พิจารณา Mixer₃ จะได้

$$s_A(t) \cdot s_{c3}(t) = 1/2 [\sin(\omega_{c1} - \omega_m)t \cdot \cos \omega_{c3}t] \quad (2.230)$$

$$= 1/4 [\sin(\omega_{c3} + \omega_{c1} - \omega_m)t + \sin(\omega_{c3} - \omega_{c1} - \omega_m)t] \quad (2.230)$$

จาก

$$\omega_{c3} = IF_1 + IF_2 \quad (2.231)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$IF_1 = \omega_{c1} - \omega_m \quad (2.232)$$

ดังนั้น Output จาก Mixer₃ จะมีค่าเท่ากับ

$$= 1 / 4 (\sin(IF_1 + IF_2 + IF_1)t + \sin(IF_1 + IF_2 - IF_1)t) \quad (2.233)$$

$$= 1 / 4 \sin IF_2 t \quad (2.234)$$

นำผลลัพธ์จาก (2.111) และ (2.117) มาผ่านวงจรคูณจะได้

$$= IF_2 / 16 \sin^2 IF_2 t$$

$$= IF_2 / 32 (1 - \cos^2 IF_2 t)$$

$$= IF_2 / 32$$

เทอมหลังจะถูกกำจัดโดยวงจร LPF เพราะฉะนั้นจะเห็นว่าผลลัพธ์ที่ได้จะเป็นค่า DC เพียงอย่างเดียวซึ่งค่านี้จะนำไปควบคุม VCO ให้ผลิตความถี่ได้ตามที่เราต้องการ แต่ในกรณีที่เครื่องรับอยู่กับที่นั่น ค่า DC นี้จะไม่ทำให้ความถี่ของ VCO เปลี่ยนแปลง

ต่อไปเราจะมาพิจารณาสัญญาณในขณะที่เครื่องรับมีการเคลื่อนที่ซึ่งสัญญาณทางด้าน input จะมีการเปลี่ยนแปลงโดยจะมีค่าความถี่เพิ่มเข้ามาให้เป็น ω_d

$$s_m(t) = \sin(\omega_m + \omega_d)t \quad (2.235)$$

ที่ Mixer₁ จะได้

$$s_m(t) = \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c1}t \quad (2.236)$$

$$= 1 / 2 [\sin(\omega_{c1} + \omega_m + \omega_d)t + \sin(\omega_{c1} - \omega_m - \omega_d)t] \quad (2.237)$$

ในเทอมของผลรวมซึ่งเป็นความถี่สูงจะถูกกำจัดโดย BPF₁ ผลลัพธ์ที่เหลือจะได้เป็น

$$s_A(t) = 1 / 2 \sin(\omega_{c1} - \omega_m - \omega_d)t \quad (2.238)$$

$$= 1 / 2 \sin(IF_1 - \omega_d)t \quad \text{เมื่อ } IF_1 = \omega_{c1} - \omega_m \quad (2.239)$$

เมื่อผ่านเข้ามาในส่วนของ Mixer₂ นั่นคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$s_A(t) \cdot s_{c2}(t) = 1/2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.240)$$

$$= 1/4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} - IF_1 + \omega_d)t] \quad (2.241)$$

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 - IF_2 + IF_1 - IF_1 + \omega_d)t] \quad (2.242)$$

ในเทอมของผลรวมความถี่สูงจะถูกกำจัดด้วย BPF₂ จะได้ $S_o(t)$ เป็น

$$s_o(t) = -1/4 \cos(IF_2 + \omega_d)t \quad (2.243)$$

โดยปกติแล้วสัญญาณที่จะทำการ modulated นั้นจะต้องมีความถี่เท่ากับความถี่กลาง (intermediate frequency, IF) แต่ในขณะที่เครื่องรับมีการเคลื่อนที่นั้นได้มีความถี่ ω_d ค่าหนึ่งเพิ่มเข้ามา ซึ่งในส่วนนี้ค่าความถี่ที่เพิ่มเข้ามานั้นจะส่งผลให้วงจร unbalance quadricorrelator ทำงานเพื่อส่งสัญญาณ DC ไปให้วงจร VCO ผลิตความถี่เพื่อที่จะสามารถให้สัญญาณเข้าสู่สภาวะล็อกได้ต่อไปเราจะได้พิจารณาในส่วนของ วงจร unbalance quadricorrelator ว่ามีผลแตกต่างกันกับขณะอยู่กับที่อย่างไร ดังสมการต่อไปนี้

พิจารณา Mixer₂ จะได้

$$s_A(t) \cdot s_{c2}(t) = 1/2 \sin(\omega_m + \omega_d)t \cdot \cos \omega_{c2}t \quad (2.244)$$

$$= 1/4 [\cos(\omega_{c2} + IF_1 - \omega_d)t - \cos(\omega_{c2} - IF_1 + \omega_d)t] \quad (2.245)$$

เมื่อ $\omega_{c2} = IF_1 + IF_2$ จะได้เป็น

$$= 1/4 [\cos(IF_1 + IF_2 + IF_1 - \omega_d)t - \cos(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.246)$$

ในส่วนของเทอมที่มีความถี่สูงจะถูกกำจัดโดย LPF จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= -1 / 4 \cos(IF_2 + \omega_d)t \quad (2.247)$$

ผ่านวงจร differentiator จะได้

$$= 1 / 4 (IF_2 + \omega_d) \cdot \sin(IF_2 + \omega_d)t \quad (2.248)$$

พิจารณา Mixer₃ จะได้

$$s_A(t) \cdot s_{c3}(t) = 1 / 2 [\sin(IF_1 - \omega_d)t \cdot \cos \omega_{c3}t] \quad (2.249)$$

$$= 1 / 4 [\sin(\omega_{c3} + IF_1 - \omega_d)t \\ + \sin(\omega_{c3} - IF_1 - \omega_d)t] \quad (2.250)$$

จาก $\omega_{c2} = IF_1 + IF_2$ จะได้

$$= 1 / 4 [\sin(IF_1 + IF_2 + IF_1 - \omega_d)t \\ + \sin(IF_1 + IF_2 - IF_1 + \omega_d)t] \quad (2.251)$$

ในส่วนของเทอมที่มีความถี่สูงจะถูกกำจัดโดย LPF จะได้

$$= 1 / 4 \sin(IF_2 + \omega_d)t \quad (2.252)$$

นำผลลัพธ์จาก (2.248) และ (2.252) มาผ่านวงจรคูณจะได้

$$= 1 / 16 (IF_2 + \omega_d) [1 / 2 - 1 / 2 \cos 2(IF_2 + \omega_d)t] \quad (2.253)$$

เทอมหลังซึ่งมีความถี่สูงจะถูกกำจัดโดยวงจร LPF เพราะฉะนั้นจะได้เป็น

$$= (IF_2 + \omega_d) / 32 \quad (2.254)$$

ค่าที่ได้จะเป็นค่า DC ที่แตกต่างจากสถานะที่เครื่องรับอยู่กับที่ ซึ่งค่านี้จะไปควบคุมการทำงานของ VCO ให้ผลิตความถี่ตามที่เรากำลังต้องการได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หมายเหตุ

ในโครงการนี้ได้ใช้การออกแบบวงจรรูปโมเดล (Loop Model) แบบสปิริตูปโมเดล (spirit Loop Model) ช่วยในการควบคุมความถี่เพราะคู่คั่นข้างจะไม่ยุ่งยากมากนักเมื่อเทียบกับรูปโมเดลแบบอื่น




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบวงจร

การออกแบบวงจรที่ใช้ในโปรเจกต์นี้ เราสามารถแสดงภาพรวม ๆ ของบล็อกไดอะแกรมรวมของวงจรที่ทำในโปรเจกต์นี้ให้เห็นได้ดังรูปที่ 3.1



รูปที่ 3.1 Block Diagram ของวงจรรวม

3.1 วงจร BALANCE MODULATOR



รูปที่ 3.2 วงจร Balance Modulator

วงจร Balanced Modulator หรือเรียกย่อ ๆ ว่า BM นี้จะทำหน้าที่ผสมสัญญาณเบสแบนด์กับคลื่นพาห์ โดยผลลัพธ์ที่ได้จากการผสมจะมีเฉพาะไซด์แบนด์ทั้งสองข้างเท่านั้น โดยสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พาหะจะถูกกำจัดออกไปในการออกแบบวงจร Balance Modulator นี้จะใช้ IC เบอร์ MC1596 ทำหน้าที่เป็นตัว Balance Modulator โดยในวงจรจะมีความต้านทานปรับค่า 50 โอห์ม เป็นตัวปรับสมดุลย์ การกำจัด carrier ขึ้นอยู่กับระดับสัญญาณพาหะที่เหมาะสมอยู่ในช่วง 300 mV ถึง 500 mV ซึ่งวงจรที่ใช้งานแสดงดังรูปที่ 3.2

การทำงานของวงจร Balance Modulator เหมือนกับวงจรคูณสัญญาณ สมมติให้สัญญาณคลื่นพาหะ และสัญญาณเบสแบนด์และจะได้ output คือ


$$\begin{aligned} V_o &= A_c \sin \omega_c t \times A_m \sin \omega_m t \\ &= \frac{A_c A_m}{2} \cos(\omega_c - \omega_m)t + \cos(\omega_c + \omega_m)t \end{aligned} \tag{3.1}$$

ส่วนในโครงงานนี้วงจร Balance Modulator มีอยู่ 3 วงจร ซึ่งมีอยู่ 2 วงจรที่ Modulate ที่ความถี่ของ carrier กับสัญญาณเบสแบนด์ที่ 1.25 MHz ทั้งคู่ ส่วนอีกวงจรใช้ Modulate ที่ความถี่ของ carrier กับสัญญาณเบสแบนด์ที่ 200 Hz ซึ่ง 3 วงจรนี้จะอยู่ในส่วนของ วงจร FDD (Frequency Difference Detectors) โดยจะเห็นวงจรได้จากรูปที่

3.2 วงจรรวมสัญญาณ (Summing AMP)

วงจรรวมสัญญาณใช้สำหรับการรวมสัญญาณหลาย ๆ ชุดเข้าด้วยกันเพื่อให้เป็นสัญญาณที่ถูกขยายแล้วเพียงชุดเดียว ซึ่งแรงดัน output หาได้จาก

$$V_o = -\left(\frac{R_F V_1}{R_1} + \frac{R_F V_2}{R_2}\right) \tag{3.2}$$



รูปที่ 3.3 วงจรรวมสัญญาณ


โดยที่ V1 คือสัญญาณเอาต์พุตจากวงจร balance modulator

V2 คือสัญญาณเอาต์พุตจากวงจร Loop Filter

ในการออกแบบวงจรเราเลือกใช้ $R_F = 1\text{ k}\Omega$ และ R_1, R_2 ใช้ $V_R = 20\text{ k}\Omega$ เพื่อให้สามารถปรับ Gain ได้

3.3 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)

จากรูปข้างล่างนี้เป็นวงจร fourth order multiple feedback low-pass filter เป็นวงจรที่มีความสำคัญเพราะว่าใช้เป็นวงจรที่ขอมให้ช่วงของสัญญาณที่เราต้องการผ่านเท่านั้น ซึ่งช่วงที่เราไม่ต้องการมันจะบายพาสสัญญาณลงกราวด์ โดย Gain ของวงจร fourth order multiple feedback low pass filter ขึ้นอยู่กับค่าของ R_5, R_6 ในขณะที่ high cutoff frequency: f_c สามารถกำหนดได้ตามความต้องการที่จะ cut off ที่ความถี่ที่เราต้องการโดยการคำนวณค่าอุปกรณ์สามารถทำได้โดยการเปิดดูที่ตารางข้างล่าง



รูปที่ 3.4 วงจร fourth order multiple feedback low-pass filter

จากสมการ transfer function มีค่าดังนี้

$$\frac{V_2}{V_1} = \frac{Gb_0}{S^4 + b_3S^3 + b_2S^2 + b_1S + b_0} \quad (3.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปมีค่า $n = 4$ จะได้ค่าดังต่อไปนี้

$$b_0 = \frac{1}{2R_1R_2R_3R_4} \quad (3.4)$$

$$b_1 = \frac{A}{2R_3R_4} + \frac{B}{2R_1R_2} - \frac{\mu}{2R_2R_3R_4} \quad (3.5)$$

$$b_2 = \frac{1}{R_3R_4} + \frac{1}{2R_1R_2} + \frac{AB}{2} \quad (3.6)$$

$$b_3 = \frac{A}{2} + B \quad (3.7)$$

$$G = \mu \quad (3.8)$$

เมื่อ

$$\mu = 1 + \frac{R_6}{R_5} \quad (3.9)$$

$$A = \frac{1}{R_1} + \frac{2}{R_2} \quad (3.10)$$

$$B = \frac{1}{R_3} + \frac{1}{R_4}(2 - \mu) \quad (3.11)$$

ขั้นตอนการออกแบบ

กำหนดให้ $f_c = 200 \text{ Hz}$ เลือกค่า $c = c' = 0.47 \text{ } \mu\text{F}$ $G = 2$

ขั้นที่ 1. คำนวณค่า K

$$\text{จากสูตร } K = \frac{100}{f_c c'} = \frac{100}{200 \times 0.47} = 1.06$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นที่2. ดูตารางข้างล่างเพื่อคำนวณค่าอุปกรณ์ ของ Resistor โดยนำค่า K = 1.06 ไปคูณจะได้

Circuit Element Values ^a						
Gain	Butterworth			Chebyshev(0.1dB)		
	2	6	10	2	6	10
R1	0.531	0.431	0.390	0.727	0.540	0.477
R2	3.439	5.476	7.026	3.641	6.003	7.751
R3	2.441	0.535	0.367	5.850	0.540	0.365
R4	0.719	2.544	3.190	0.250	2.210	2.872
R5	6.321	3.695	3.952	12.199	3.300	3.597
R6	6.321	18.474	35.567	12.199	16.501	32.371

$R_1 = 0.531 \times 1.06 = 0.563 \text{ k}\Omega$

$R_2 = 3.439 \times 1.06 = 3.65 \text{ k}\Omega$

$R_3 = 2.441 \times 1.06 = 2.59 \text{ k}\Omega$

$R_4 = 0.719 \times 1.06 = 0.76 \text{ k}\Omega$

$R_5 = 6.321 \times 1.06 = 6.7 \text{ k}\Omega$

$R_6 = 6.321 \times 1.06 = 6.7 \text{ k}\Omega$

จากค่าอุปกรณ์ที่คำนวณได้จะเห็นว่าตามท้องตลาดไม่มีขายดังนั้นเราจึงใช้ค่าใกล้เคียงโดยมีค่าดังนี้

$R_1 = 560 \text{ }\Omega$

$R_2 = 3.3 \text{ k}\Omega$

$R_3 = 2.7 \text{ k}\Omega$

$R_4 = 750 \text{ }\Omega$


$R_5 = 6.8 \text{ k}\Omega$

$R_6 = 6.8 \text{ k}\Omega$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจร Phase Shift 90 องศา

เป็นวงจรที่ใช้ในการเลื่อนเฟสสัญญาณ Sine Wave ให้เลื่อนเฟสไป 90° ได้เป็นสัญญาณ Cosine โดยใช้ IC เบอร์ LF351 ต่อ ดังจะเห็นดังรูปที่ 3.5



รูปที่ 3.5 วงจร Phase Shift 90°

โดยการเลือกค่าอุปกรณ์สำหรับความถี่ที่ทำงาน

$$R_1 = 10 \text{ k}\Omega$$


$$R_F = 10 \text{ k}\Omega$$

$$V_R = 10 \text{ k}\Omega$$

$$R_L = 10 \text{ k}\Omega$$

$$C = 0.001 \text{ }\mu\text{F}$$

3.5 วงจรดิฟเฟอเรนเชียล



รูปที่ 3.6 วงจรพื้นฐาน RC ของวงจรดิฟเฟอเรนเชียล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรพื้นฐานแบบ RC ของวงจรดิฟเฟอเรนเชียล จะคล้ายวงจรอินทิเกรเตอร์ โดยสลับตำแหน่งของ R และ C เท่านั้น และจะมีหลักการค่อนข้างคล้ายกันอีกด้วย ซึ่งอธิบายได้ดังนี้คือ ในขณะเริ่มต้น แรงดันคร่อมตัวเก็บประจุจะมีค่าเป็นศูนย์ ทำให้แรงดันอินพุตทั้งหมดตกคร่อมตัวต้านทาน R เมื่อตัวเก็บประจุถูกชาร์จ กระแสไหลผ่านตัวต้านทานจะค่อย ๆ ลดลง เป็นผลให้ระดับเอาต์พุตลดลงแบบเอ็กโพเนนเชียลตามรูปที่ 3.6 และเมื่อแรงดันอินพุตเป็นศูนย์ ตัวเก็บประจุจะคายประจุผ่านกราวด์แล้วจึงเข้าสู่ตัวต้านทาน (ขณะนั้นขั้วอินพุตทั้งสองถูกลัดวงจร) ฉะนั้นกระแสจะไหลลดลงเรื่อย ๆ เช่นเดียวกับวงจรพาสซีฟทั่วไปแรงดันเอาต์พุตจะต่ำกว่าอินพุตเสมอ



รูปที่ 3.7 การนำออปแอมป์มาใช้ในวงจรดิฟเฟอเรนเชียล

ซึ่งมีขนาดของเอาต์พุตตามสมการ

$$V_{out} = -2R_F C_{in} \frac{dV_{in}}{dt} \tag{3.12}$$


โดยที่ dV_{in} คือการเปลี่ยนแปลงของแรงดันอินพุต และ dt คือ ช่วงเปลี่ยนแปลงของเวลา
ที่ $f_{in} = 200 \text{ Hz}$ เราเลือกค่าอุปกรณ์

$$R_F = 100 \text{ K}\Omega$$
$$C = 10 \text{ }\mu\text{F}$$

3.6 วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)

เราจะใช้วงจรกรองความถี่ต่ำเป็นหลักและทำการแปลงเป็นวงจรกรองเฉพาะความถี่ที่ต้องการผ่านเท่านั้นดังนี้

หลักการทำงาน



รูปที่ 3.8 กราฟช่วงการทำงานของแบนด์พาสฟิลเตอร์

จากรูปที่ 3.8 จะพบว่า ณ ความถี่ที่เอาต์พุตมีขนาดสูงสุด เราเรียกว่า ความถี่รีโซแนนท์ (Resonant Frequency) และที่ความถี่ที่ซึ่งแรงดันเอาต์พุตลดลงเหลือ 70.7% ทั้งด้านที่ความถี่สูงขึ้นและที่ความถี่ลดลง เรียกว่า ความถี่ f_H และ f_L ตามลำดับ โดยที่ผลต่างของความถี่ทั้งสองนี้ ($f_H - f_L$) จะแสดง แบนด์วิดท์ของวงจร ถ้ามีขนาดแบนด์วิดท์ที่ต่ำกว่า 10% ของความถี่รีโซแนนท์ (f_r) จะเรียกววงจรนี้ว่า วงจรฟิลเตอร์ช่วงแคบ แต่จะเรียกว่าเป็นวงจรฟิลเตอร์ช่วงกว้างหากแบนด์วิดท์มีค่าสูงกว่า 10% ของ (f_r) นอกจากนี้ยังให้นิยามสำหรับค่า Q (quality factor) ว่าเป็นอัตราส่วนระหว่างความถี่รีโซแนนท์และแบนด์วิดท์ดังสมการ

$$Q = \frac{f_r}{BW} \quad (3.13)$$

วงจรที่มีค่า Q สูงมากเท่าใด แบนด์วิดท์ก็จะยิ่งแคบเท่านั้น (เข้าใจวงจรในอุดมคติซึ่งต้องการเลือกความถี่ที่ผ่านวงจรองได้เพียงค่าเดียว) และเอาต์พุตก็จะมีขนาดสูงขึ้นด้วย เส้นประ

ในรูปที่ 3.8 แสดงวงจรกรองแบนด์พาสที่มีค่า Q ค่อนข้างต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการออกแบบ

1. แปลงอัตราส่วนแบนด์วิดท์ (BW/BW_c) ของวงจรกรองแถบความถี่ผ่านเป็นอัตราส่วนความถี่ (f/f_c) ของวงจรกรองความถี่ต่ำผ่าน (โดย BW ของ BPF จะเท่ากับ LPF ดังรูปที่ 3.9)
2. หาจำนวนอุปกรณ์จากกราฟคุณสมบัติการลดทอนจากค่า f/f_c ในข้อที่ 1
3. พิจารณาอุปกรณ์ต้นแบบของวงจรกรองความถี่ต่ำผ่าน
4. เปลี่ยนอุปกรณ์จากต้นแบบวงจรกรองความถี่ต่ำผ่านเป็นอุปกรณ์ต้นแบบวงจรกรองแถบความถี่ผ่าน
5. แปลงเป็นค่าอุปกรณ์ที่ใช้งานจริง โดยการปรับอัตราของความถี่และอิมพีแดนซ์จากสูตรที่ 1 ถึง 4

จากรูปเป็นวงจรต้นแบบวงจรกรองแถบความถี่ผ่าน เราต้องแปลงมาเป็นวงจรที่ใช้งานได้จริงก่อน โดยการใช้การปรับขนาดอัตราของความถี่และอิมพีแดนซ์เพื่อแปลงค่าในวงจรไปเป็นค่าที่ใช้งานจริงโดยที่ชุดของวงจรเรโซแนนซ์แบบขนานจะมีสูตรดังนี้

$$C = \frac{C_n}{2\pi R_L B} \quad (3.14)$$

$$L = \frac{RB}{2\pi f_o^2 L_n} \quad (3.15)$$


และสำหรับชุดของวงจรเรโซแนนซ์แบบอนุกรมก็จะเป็น

$$C = \frac{B}{2\pi f_o^2 C_n R_L} \quad (3.16)$$


$$L = \frac{R L_n}{2\pi B} \quad (3.17)$$

$$f_o = \sqrt{f_a f_b} \quad (3.18)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) การตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน



(ข) การตอบสนองความถี่ของวงจรกรองแถบความถี่ผ่าน

รูปที่ 3.9 การแปลงแบบตัววัดจากรูปวงจรกรองความถี่ต่ำผ่านเป็นวงจรกรองแถบความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 การเปลี่ยนต้นแบบวงจรความถี่ต่ำไปเป็นวงจรกรองแถบความถี่ผ่าน

เมื่อ f_d และ f_b คือความถี่ด้านต่ำและด้านสูงของวงจรกรองแถบความถี่ผ่าน จากโศรงานกำหนดให้ $f_a = 9.872 \text{ MHz}$, $f_b = 10.128 \text{ MHz}$; $R_s = 100 \Omega$, $R_L = 200 \Omega$ ทำการออกแบบได้ดังนี้

$$f_o = \sqrt{(9.872)(10.128)} = 10 \text{ MHz}$$

หาค่าต้นแบบวงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ด ($n = 3$) จากตารางโดยนำค่าอัตราส่วน R_s / R_L กับ n ที่ได้ไปเปิดตารางจะได้ค่าดังนี้

$$C_1 = 1.244, C_3 = 2.111, L_1 = 0.864$$

นำค่าต่างๆเหล่านี้มาแทนในสูตร 1-4 เพื่อหาค่าใช้งานจริง

$$C_1 = 1.244 / 2\pi(200)(9.872 \times 10^6) = 205.9 \text{ pF}$$

$$C_3 = 10 \times 10^6 / 2\pi(10 \times 10^6)^2(2.111)(200) = 75 \text{ pF}$$

$$C_5 = 0.829 / 2\pi(200)(9.872 \times 10^6) = 135 \text{ pF}$$


$$L_1 = (200 \times 9.872 \times 10^6) / 2\pi(10 \times 10^6)^2(0.864) = 7.2 \mu\text{H}$$

$$L_2 = (200 \times 0.27) / 2\pi(9.872 \times 10^6) = 3.7 \mu\text{H}$$

$$L_3 = (200 \times 9.872 \times 10^6) / 2\pi(10 \times 10^6)^2(0.864) = 7.2 \mu\text{H}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แต่สัญญาณที่ได้ยังไม่ดีพอจึงนำอุปกรณ์มาต่อเพิ่มโดยใช้ C ต่อขนาน



รูปที่ 3.11 วงจรกรองแอมความถี่ผ่าน

3.7 วงจร Buffer

เป็นวงจรที่ต้องการให้อัตราการขยายเท่ากับหนึ่ง โดยสามารถใช้เป็นวงจรนัอินเวอร์ตติ่งหรืออินเวอร์ตติ่งซึ่งในโครงการนี้ได้เลือกใช้ออปแอมป์ เบอร์ LF351 มาประกอบเป็นวงจรชนิดนัอินเวอร์ตติ่งดังจะเห็นได้จากรูป



รูปที่ 3.12 วงจรบัฟเฟอร์

จากรูปที่ 3.12 เมื่อ R_f มีค่าเป็นศูนย์ อัตราการขยายแรงดันจะมีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$A = \frac{R_f}{R_{in}} + 1 = \frac{0}{R_{in}} + 1 = 1$$

เมื่อเราเลือกค่า R_{in} มีค่าเท่ากับ $10K\Omega$ โดยที่แรงดันเอาต์พุตจะมีเฟสตรงกับอินพุต และยังมีขนาดเท่ากับอินพุตอีกด้วย

3.8 วงจร VCO

วงจร VCO เป็นวงจรที่ผลิตความถี่ซึ่งความถี่ถูกควบคุมด้วยระดับแรงดันไฟฟ้าจากภายนอก ระดับแรงดันไฟฟ้าจากวงจรขยายสัญญาณจะล็อกได้ VCO มีความถี่และเฟสเหมือนกับออสซิลเลเตอร์มาตรฐานวงจร PLL โดยมีโหมดการทำงานของ VCO อยู่ทั้งหมด 3 โหมดด้วยกัน คือฟรีรันนิ่ง (Free running) แคปเจอร์ (Capture) และโหมดล็อกอิน (Lock in) หรือแทร็กกิ้ง (Tracking) ถ้าความถี่ (fo) มีค่าแตกต่างจาก (fs) มากวงจร PLL จะไม่สามารถถูกทำให้อยู่ในสภาวะล็อกได้และเมื่อปราศจากการทำงานในสภาวะล็อกอินแล้ววงจร VCO จะกลับกลายเป็นฟรีรันนิ่งออสซิลเลเตอร์ไป

การออกแบบวงจร




รูปที่ 3.13 วงจรสมบูรณของ IC NE 612

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.13 จะเห็นว่าเราจะใช้ IC เบอร์ NE 612 เป็นตัวที่ทำหน้าที่เป็น OSC และยังมี Mixer ในตัวด้วย ซึ่งในการออกแบบนี้เราต้องการที่จะผลิตความถี่ 40 MHz เพื่อที่จะนำไป Mix กับความถี่อีกความถี่ที่เข้ามาส่วนอีกความถี่หนึ่งจะเข้าวงจร Prescaler เพื่อหารความถี่ให้ต่ำลงและส่งไปวงจรอื่นต่อไปซึ่งในส่วนนี้เราจะไม่กล่าวถึง

หลักการคำนวณค่าอุปกรณ์ (ส่วนของ oscillator)



รูปที่ 3.14 วงจร Oscillator

จากสูตร

$$\omega_o = \left\{ \left[L \left(\frac{C_1' C_2}{C_1' + C_2} \right) \right] \right\}^{\frac{1}{2}} \tag{3.19}$$

$$\frac{C_1' C_2}{C_1' + C_2} = 50 \text{ pF}$$

จาก

$$f_{Lo} = \frac{1}{2\pi \sqrt{L \left(\frac{C_1' C_2}{C_1' + C_2} \right)}} \tag{3.20}$$

$$(f_{LO})^2 = \frac{1}{4\pi^2 L \left(\frac{C'_1 C_2}{C'_1 + C_2} \right)}$$

กรณีที่ $f_{LO} = 50 \text{ MHz}$

$$L = \frac{1}{4\pi^2 f_{LO}^2 \left(\frac{C'_1 C_2}{C'_1 + C_2} \right)}$$

$$= \frac{1}{4\pi^2 \times (50 \times 10^6)^2 \times (50 \times 10^{-12})}$$

$$L = 0.1 \mu\text{H}$$

กรณีที่ $f_{LO} = 40 \text{ MHz}$

$$L = \frac{1}{4\pi^2 f_{LO} \left(\frac{C'_1 C_2}{C'_1 + C_2} \right)}$$

$$L = \frac{1}{4\pi^2 \times (40 \times 10^6)^2 (50 \times 10^{-12})}$$

$$L = 0.09 \mu\text{H}$$

ส่วนอุปกรณ์อื่นๆเราเลือกค่าตาม Data sheet

3.9 Phase Detector (PD)


สำหรับเฟสดีเทคเตอร์หรืออาจเรียกว่าเฟสคอมพารเตอร์ (Phase Comparater) เป็นอุปกรณ์ที่เปรียบเทียบสัญญาณอ้างอิงหรือเฟสอินพุทกับเฟสเอาต์พุทที่ป้อนกลับจาก Prescaler จะให้แรงดันเอาต์พุทเป็นแรงดันที่แปรตามค่าความต่างเฟส สำหรับเฟสดีเทคเตอร์สามารถแบ่งออกเป็น 2 ประเภทคือ อนาล็อกเฟสดีเทคเตอร์และดิจิตอลเฟสดีเทคเตอร์ โดย PLL ที่ใช้อนาล็อกเฟสดีเทคเตอร์หรืออาจเรียกว่าอนาล็อกเฟสล็อกคูลูป (analog phase locked loop : APLL) และใน PLL ที่ใช้ DPLL โดยทั่วไปแล้วถ้ากล่าวถึง PLL นั้นหมายถึงอนาล็อกเฟสล็อกคูลูปสำหรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฟสดีเทคเตอร์ที่ใช้ในนาฬิกาเฟสล็อกที่ใช้กันมากก็คือวงจรคูณแบบกิลเบิร์ต (Gilbert multiplier) และสำหรับ DPLL มักใช้เฟสดีเทคเตอร์แบบเฟสฟรีควเอนซีดีเทคเตอร์ (Phase frequency detector:PFD)

หลักการออกแบบวงจร

ไอซีเบอร์ MC 145151-2 ประกอบไปด้วยส่วนที่เป็นการโปรแกรมเพื่อหาความถี่ที่เข้ามา แต่ในโครงงานนี้เราได้ใช้ดิฟเฟอเรนเชียล ส่วนของความถี่อ้างอิงและส่วนของเฟสดีเทคเตอร์ดังรูป ซึ่งไอซีนี้สามารถตั้งโปรแกรมเพื่อหาความถี่ที่เข้ามาได้ 16 บิต แบบขนาน โดย 14 บิตสำหรับตัวหาร N (14 bit/N counter) และมีเอาต์พุตของเฟสดีเทคเตอร์เพื่อส่งแรงดันไปควบคุมการผลิตความถี่ของวีซีโอ นอกจากนี้ยังมี ล็อกคิเทคเตอร์ (Lock detector:LD) เพื่อใช้บอกสถานะการล็อกของเฟสล็อกอีกด้วย



รูปที่ 3.15 วงจรของ IC MC145151-2

ส่วนของความถี่อ้างอิงมีเพื่อใช้เป็นอินพุตอ้างอิงของเฟสดีเทคเตอร์ในการเปรียบเทียบเฟสของความถี่อ้างอิงกับเฟสของสัญญาณอินพุตหลังจากการหารแล้ว ในส่วนของความถี่อ้างอิงนี้จะใช้คริสตอลออสซิลเลเตอร์ความถี่ $10.24 \text{ MHz} / 8192 = 1.25 \text{ KHz}$ ในการตั้งโปรแกรมหาความถี่ มีวิธีการดังนี้

1. ทำการหาค่าอัตราส่วนการหารทั้งหมด (Nt) โดยคิดจากอัตราส่วนระหว่างค่าความถี่ของ วงจรโวลเตจคอนโทรลลอสซิลเลเตอร์ (f_{vco}) กับค่าความถี่อ้างอิง (f_{ref}) ได้เป็นดังนี้

$$N_t = \frac{f_{vco}}{f_{ref}} = \frac{40\text{MHz}}{1.25\text{KHz}} = 32,000$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. เปรียบเทียบค่าที่ได้กับสมการ $Nt = NP + 1$ จากค่าดัชนีของไอซี MC145151-2 โดยที่ N คือตัวโปรแกรมหาร NO ถึง $N13 = 14$ บิทหารได้ตั้งแต่ 3 – 16384

P คือตัวหารของพริสเกลเลอร์ซึ่งเท่ากับ 4

แทนค่าสมการเป็นดังนี้ $32000 = (N * 4)$

ดังนั้นได้ $N = 8000$ แปลงเป็นเลขฐานสองได้เป็น 01111101000000


สังเกตว่าถ้าตัวหามีค่ามากขึ้นจะทำให้ความถี่ของวงจรโวลเตจคอนโทรลลออสซิลเลเตอร์มีค่ามากขึ้นและถ้าตัวหาลดลงก็จะทำให้ความถี่ของวงจรโวลเตจคอนโทรลลออสซิลเลเตอร์มีค่าลดลงตามไปด้วย ซึ่งค่าความถี่ที่เปลี่ยนแปลงไปนี้จะมีค่าเท่ากับความถี่อ้างอิงคือ 1.25KHz ต่อ 1 บิทของ N

3.10 วงจรลูปฟิลเตอร์ (Loop filter)

ลูปฟิลเตอร์เป็นส่วนสำคัญอีกส่วนหนึ่งในระบบเฟสล็อกคูลูป หน้าที่ของวงจรนี้ได้แก่ การควบคุมการล็อก, แคลปเจอร์, แบนด์วิดธ์และการตอบสนองค่าทรานเซียนของลูปสำหรับลูปฟิลเตอร์ในที่นี้ก็คือวงจรชนิดโลว์พาสธรรมดา ทำหน้าที่กรองเอาเฉพาะสัญญาณความถี่ต่ำมาควบคุมความถี่ของ VCO ลูปฟิลเตอร์ เป็นตัวกำหนดคุณสมบัติชั่วคราว (Transient) ถ้าเลือกอัตราขยายลูป (Loop Gain) และค่าคงตัวของลูป (Loop Time Constant) ไม่เหมาะสม ความถี่ของเฟสล็อกคูลูปจะไม่ล็อกและจะเปลี่ยนแปลงอยู่ตลอดเวลา

ดังนั้น ค่าคงตัวของลูปฟิลเตอร์จะต้องไม่มากเกินไป เพื่อว่าทุกครั้งที่เปลี่ยนความถี่เฟสล็อกคูลูปจะล็อกได้เร็ว โดยไม่มีการสะบัด (Over Shoot) หรือใช้เวลาเปลี่ยนความถี่อย่างรวดเร็วแต่ค่าคงตัวเวลาก็ไม่ควรจะน้อยเกินไปจนกระทั่งความถี่สั่นหรือไม่นิ่ง (Jetter) จากรูปที่ 3.16 ซึ่งแสดงการเปลี่ยนความถี่ของ VCO จะเห็นว่าเส้นทางการเปลี่ยนแปลงแรงดันมี 3 เส้นทาง เส้นทาง A เป็นเส้นทางคริตติคอลแดมป์ (Critical Damp) ใช้เวลาในการเปลี่ยนเข้าสู่ความถี่ใหม่น้อยที่สุด เส้นทาง B เรียกว่าเส้นทางอันเดอร์แดมป์ (Under Damp) มีการสะบัดเนื่องจากโอเวอร์ชูต เส้นทาง C เป็นเส้นทางโอเวอร์แดมป์ (Over Damp) ไม่มีโอเวอร์ชูตแต่เวลาที่ใช้ในการเข้าสู่ความถี่ใหม่จะช้า

ดังนั้นจะเห็นว่า เส้นทาง A เป็นเส้นทางที่ดีที่สุดในการออกแบบ ค่าคงตัวของวงจรลูปฟิลเตอร์เพราะใช้เวลาเปลี่ยนความถี่เร็วและไม่มีโอเวอร์ชูต



รูปที่ 3.16 คุณลักษณะในการเปลี่ยนความถี่ของเฟสล็อกคูลูป

หน้าที่ของโวลท์เฟสฟิลเตอร์ในเฟสล็อกคูลูป มีหน้าที่ใหญ่ ๆ อยู่ 2 ประการคือ

1. ลดความคลาดเคลื่อนที่เป็นความถี่สูงที่ออกจากวงจรเปรียบเทียบเฟส (Phase Comparator) โดยการใช้คุณสมบัติการกำจัดสัญญาณรบกวนและเป็นตัวทำให้เกิดค่าแรงดันเฉลี่ย (Average DC Voltage) เพื่อนำไปควบคุมวงจร VCO

2. ทำหน้าที่ควบคุมการทำงานของลูปซึ่งขึ้นอยู่กับเงื่อนไขต่าง ๆ ดังนี้


2.1 แคปเจอร์และลอคเรนจ์

2.2 แบนด์วิดท์

2.3 การตอบสนองต่อทรานเซียนต์

การออกแบบวงจร

ออกแบบโดยใช้วงจรแบบพาสซีฟ (passive) ซึ่งมีการออกแบบตามค่าดัชนีของไอซีเบอร์ MC 145951-2 โดยกำหนดวงจรและสมการมาให้ดังนี้



รูปที่ 3.17 วงจร Loop Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ป้อนไฟ ตั้งแต่ 0.3V จนถึง 5 V

โดยที่แรงดัน 0.3 โวลต์ จะให้ความถี่เท่ากับ 39 MHz

โดยที่แรงดัน 5 โวลต์ จะให้ความถี่เท่ากับ 43 MHz

กำหนดให้ $V_{DD} = 5 \text{ V}$; $C = 0.1 \mu\text{F}$

$$\begin{aligned} \text{หาค่าของ } K_{VCO} \text{ จากสูตร } K_{VCO} &= \frac{2\pi \times \Delta f}{\Delta V_{CO}} \\ &= \frac{2\pi \times (43 - 39)}{5 - 0.3} \end{aligned}$$

$$K_{VCO} = 5.34 \text{ MHz/V}$$

$$\begin{aligned} \text{หาค่าของ } K\Phi \text{ จากสูตร } K\Phi &= \frac{V_{DD}}{4\pi} \\ &= \frac{5}{4\pi} \end{aligned}$$

$$= 0.398$$

$$\begin{aligned} \text{หาค่าของ } \omega n \text{ จากสูตร } \omega n &= \frac{2\pi \times f_r}{10} \\ &= \frac{2\pi \times 1.25 \text{ KHz}}{10} \end{aligned}$$

$$\omega n = 785$$

แต่เลือกใช้ค่า $\omega n \approx 500$

กำหนดให้ $\zeta = 1$

$$\text{โดย } N = 8000 \text{ มาจาก } N = \frac{40 \text{ MHz}}{4} \times \frac{1}{1.25 \text{ KHz}} = 8000$$

ต่อไปหาค่าของ R_1 และ R_2

$$\begin{aligned} \text{จากสูตร } (R_1 + R_2)C &= \frac{K\Phi K_{VCO}}{N} \times \frac{1}{\omega n^2} \\ &= \frac{0.398 \times 5.34 \text{ MHz/V}}{8000} \times \frac{1}{500^2} \end{aligned}$$

$$(R_1 + R_2) = \frac{0.0011}{0.1 \times 10^{-6}} = 10.26 \text{ K}\Omega$$

ต่อจากนั้น

$$\begin{aligned} R_2 C &= \frac{\zeta}{0.5 \omega n} - \frac{N}{K\Phi K_{VCO}} \\ &= \frac{1}{0.5 \times 500} - \frac{8000}{0.398 \times 5.34 \times 10^6} \\ &= 0.0002 \\ R_2 &= \frac{0.0002}{0.1 \times 10^{-6}} = 2 \text{ K}\Omega \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจะได้ $R_1 = 10.62K\Omega - 2K\Omega = 8.62K\Omega$

สรุป $R1 = 8.62K\Omega$; $R2 = 2K\Omega$ และ $c = 0.1\mu F$

3.11 วงจร Mixer


เป็นวงจรที่ใช้ในการผสมสัญญาณที่มีความถี่ตั้งแต่สองความถี่ขึ้นไปโดยเมื่อสัญญาณที่ผ่านการ Mix แล้วจะประกอบด้วยสองส่วนซึ่งส่วนแรกคือส่วนที่เป็นความถี่สูงหรือ Upper sideband (USB) และส่วนที่เป็นความถี่ต่ำหรือ Lower Sideband (LSB) โดยเราจะนำไปผ่านวงจรกรองความถี่เอาความถี่ที่ต้องการต่อไป

การออกแบบวงจร

IC เบอร์ NE612 ที่ประกอบไปด้วย ออสซิลเลเตอร์และ มิกเซอร์ อยู่ใน IC ตัวเดียว ซึ่งในโครงงานนี้ได้ออกแบบวงจรมิกเซอร์อยู่ 3 วงจร โดยใน 3 วงจรนี้จะมิกที่ความถี่ที่ต่างกันสามารถอธิบายได้ดังนี้


วงจรที่ 1 จะทำการ Mix ที่ความถี่อินพุต (f_{in}) = 20 MHz

ที่ความถี่ออสซิลเลเตอร์ (f_{osc}) = 50 MHz




รูปที่ 3.18 การ Mix สัญญาณ input 20 MHz กับ oscillator 50 MHz

วงจรที่ 2 จะทำการ Mix ที่ความถี่อินพุต (f_{in}) = 30 MHz
ที่ความถี่ออสซิลเลเตอร์ (f_{osc}) = 40 MHz




รูปที่ 3.19 การ Mix สัญญาณ input 30 MHz กับ oscillator 40 MHz



รูปที่ 3.20 BLOCK DIAGRAM ของ NE 612

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.12 วงจร PRESCALER หารความถี่ด้วย 4



รูปที่ 3.21 วงจร PRESCALER หารความถี่ด้วย 4

จากรูปที่ 3.21 เป็นวงจรที่หารความถี่ด้วย 4 โดยเราใช้ไอซีเบอร์ MC 10131 ทำหน้าที่เป็นตัวหารความถี่ที่มี 2 ค่าคือ หารด้วย 2 กับหารด้วย 4 แต่ในโปรเจกต์นี้เราใช้แค่หาร 4 เพียงตัวเดียว ซึ่งความถี่ที่เข้ามาจะได้จากวงจรวีซีโอ (VCO) เป็นตัวผลิตความถี่ที่มีค่าเท่ากับ 40 MHz

หลักการทำงานของวงจร

วงจรหาร 4 เมื่อได้รับเอาต์พุตจากวงจร VCO OSC ก็จะถูกนำมาแบ่งแรงดันโดยตัวต้านทานค่า $2k\Omega$; $7.5k\Omega$; 82Ω และ $C = 1.2nF$ เป็นตัวบล็อก DC เพื่อป้อนเข้าที่ขา 6 ได้เอาต์พุตหาร 2 ที่ขา 2 และได้เอาต์พุตหาร 4 ที่ขา 15 แล้วนำความถี่ที่ถูกหารแล้วไปเข้าวงจรเฟสดีเทคเตอร์ต่อไป

บทที่ 4

ผลการทดลอง

ในการทดลองเราสามารถแบ่งผลจากการดำเนินงานออกได้เป็น 3 ส่วน มีดังต่อไปนี้

4.1 วงจร FDD (Frequency Difference Detector)


4.2 วงจรเฟสล็อกคูล (Phase Lock Loop)

4.3 วงจรออสซิลเลเตอร์ (oscillator) และ Mixer

4.1 วงจร FDD (Frequency Difference Detector)

เป็นวงจรที่ทำหน้าที่เป็นตัวดีเทค (Detect) สัญญาณความถี่ให้เป็นแรงดัน ซึ่งแรงดันที่เราเรียกว่า แรงดันเออร์เรอร์ (Error Voltage) โดยผลที่ได้จากการทดลองวงจร FDD มีดังต่อไปนี้


1. วงจร Balance Modulator เป็นการนำความถี่ 2 ความถี่มาคูณกัน โดยความถี่ที่นำมาคูณกันคือ ความถี่ของสัญญาณมอดูเลเตอร์ (modulator) มีค่า 1.25 MHz กับความถี่ของแคเรียร์ (carrier) มีค่า 1.25 MHz ได้รูปสัญญาณดังข้างล่างนี้



รูปที่ 4.1 สัญญาณมอดูเลต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรเฟสชิฟ 90 องศา (Phase Shift 90) เป็นการทดสอบโดยนำเอาความถี่ 200 Hz ไปทำการเลื่อนเฟสไป 90 องศา ดังจะเห็นผลได้ดังรูปข้างล่างนี้




รูปที่ 4.2 สัญญาณphase shift 90 องศา

3. วงจรดิฟเฟอเรนชิเอเตอร์ (Differentiator) เป็นการทดสอบโดยการนำเอาความถี่ 200 Hz จากวงจรโลว์พาสฟิลเตอร์ ไปทำการเปลี่ยนสัญญาณจากสัญญาณไซน์ให้เป็นสัญญาณโคไซน์ ซึ่งจากผลที่ได้จากการวัดเป็นการป้อนสัญญาณอินพุตที่เป็น sine wave และ square wave จะเห็นดังรูปข้างล่างนี้



รูปที่ 4.3 สัญญาณดิฟเฟอเรนชิเอเตอร์ที่อินพุตเป็นสัญญาณ sine wave

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.4 สัญญาณดิฟเฟอเรนเชียลที่อินพุตเป็นสัญญาณ square wave

4. วงจรโลว์พาสฟิลเตอร์ (Lowpass Filter) เป็นวงจรที่กรองเอาเฉพาะความถี่ต่ำๆผ่านออกไป ซึ่งความถี่ที่ออกไปตั้งแต่ 0 –200 Hz แรงดันอินพุตมีค่า 1 โวลต์ และ Gain มีค่า 2 เท่า ส่วนความถี่ที่สูงกว่านี้จะถูกบายพาสลงกราวด์ โดยจะเห็นได้ดังรูปข้างล่างนี้

ความถี่ (Hz)	แรงดัน (Volt)	ความถี่ (Hz)	แรงดัน (Volt)
0	2	140	2
20	2	160	2
40	2	180	1.927
60	2	200	1.414
80	2	220	1.2
100	2	240	1
120	2	260	0.5

ตารางที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 สัญญาณโลว์พาสฟิลเตอร์

5. เอาท์พุทรวมของวงจร FDD เป็นค่าแรงดันเออร์เรอร์ที่ได้จากการเปรียบเทียบความถี่ที่อินพุทกับความถี่ออสซิลเลเตอร์ โดยมีเงื่อนไขดังต่อไปนี้

- ถ้า $f_{in} = f_o$ จะทำให้ $V_{FDD} = 0$
- ถ้า $f_{in} < f_o$ จะทำให้ $V_{FDD} = -V$
- ถ้า $f_{in} > f_o$ จะทำให้ $V_{FDD} = +V$

เมื่อเราทำการวัดค่าที่ได้จากวงจรแล้วทำการพล็อตรูปได้ดังรูปต่อไปนี้



รูปที่ 4.6 แรงดันเออร์เรอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปข้างบนพล็อตจากตารางข้างล่างนี้

f_o (MHz)	f_{in} (MHz)	Voltage (V)
1.25	1.2492	-0.1
1.25	1.2493	-0.4
1.25	1.2494	-0.5
1.25	1.2495	-0.75
1.25	1.2496	-0.9
1.25	1.2497	-0.5
1.25	1.2498	-0.2
1.25	1.2499	-0.009
1.25	1.25	-0.009
1.25	1.2501	-0.004
1.25	1.2502	-0.001
1.25	1.2503	0.2
1.25	1.2504	0.4
1.25	1.2505	0.7
1.25	1.2506	0.9
1.25	1.2507	1
1.25	1.2508	0.8

ตารางที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรเฟสล็อกคูล (Phase Lock Loop)

เป็นวงจรที่ทำหน้าที่ควบคุมความถี่ที่เข้ามาให้อยู่ในช่วงความถี่ที่เราต้องการเท่านั้น ซึ่งจะช่วยให้ได้ความถี่ที่ออกไปมีค่าที่คงที่ถูกต้องและไม่ผิดพลาด โดยในที่นี้เราได้ตั้งให้เฟสล็อกคูลทำการล็อกความถี่ที่ 40 MHz ดังนั้นเราสามารถวัดผลการทดลองได้ดังต่อไปนี้

1. วงจรเฟสดีเทคเตอร์ (Phase Detector) เป็นตัวทำการเปรียบเทียบเฟสของสัญญาณความถี่อ้างอิงกับความถี่ที่ป้อนกลับมาจากวงจรวีซีโอ (VCO) ซึ่งเราสามารถวัดผลได้ 3 ขาคือที่ขา 4,8,9 เป็นของ PD_{out} , ϕ_R , ϕ_V ตามลำดับแต่ในโครงงานนี้เราใช้แค่ PD_{out} เท่านั้นสามารถวัดผลการทดลองได้ดังต่อไปนี้

1.1 สัญญาณที่ PD_{out} (Phase Detector A output) เป็นเอาต์พุตของเฟสดีเทคเตอร์ที่มีเงื่อนไขอยู่ 3 สถานะ ได้แก่


กรณีที่ 1 เมื่อความถี่ $f_V > f_R$ หรือ f_V นำหน้า จะได้พัลส์ (pulse) เป็นลบ

กรณีที่ 2 เมื่อความถี่ $f_V < f_R$ หรือ f_V ล้าหลัง จะได้พัลส์ (pulse) เป็นบวก

กรณีที่ 3 เมื่อความถี่ $f_V = f_R$ และจะมีเฟสที่เกิดขึ้นพร้อมกัน ส่งผลให้เกิดสถานะ

High impedance


จากกรณีทั้ง 3 แสดงได้ดังผลการทดลองข้างล่างนี้



(ก) เมื่อ $f_V > f_R$


ในรูป (ก) แสดงสัญญาณในกรณีที่ 1 เมื่อความถี่ $f_V > f_R$ ซึ่งในกรณีนี้สัญญาณที่วัดได้จะเป็นสัญญาณพัลส์ลบ ซึ่งเมื่อความถี่ของ $f_V > f_R$ มาก ความกว้างของพัลส์ก็จะมากขึ้นแต่ถ้า $f_V > f_R$ น้อย พัลส์ก็จะแคบมากจนเข้าใกล้สภาวะล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) เมื่อ $f_v < f_R$

ในรูป (ข) แสดงสัญญาณในกรณีที่ 2 เมื่อความถี่ $f_v < f_R$ ซึ่งในกรณีนี้สัญญาณที่วัดได้จะเป็นสัญญาณพัลส์บวก ซึ่งเมื่อความถี่ของ $f_v < f_R$ มาก ความกว้างของพัลส์ก็จะมากขึ้น แต่ถ้า $f_v < f_R$ น้อย พัลส์ก็จะแคบมากจนเข้าใกล้สภาวะลือค




(ค) เมื่อ $f_v = f_R$

ในรูป (ค) แสดงสัญญาณในกรณีที่ 3 เมื่อความถี่ $f_v = f_R$ ในกรณีนี้คือกรณีที่เกิดสภาวะลือค นั่นเองซึ่งในรูปนี้แสดงให้เห็นเส้น High impedance ที่ชัดเจนแรงดันเริ่มต่ำลงและจะหายไปเมื่อเข้าสู่สภาวะลือค


รูปที่ 4.7 สัญญาณของ PD_{out} ทั้ง 3 กรณี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 สัญญาณ ϕ_R เป็นเอาต์พุตที่วัดที่ขา 8 ของไอซีเบอร์ MC145151-2 โดยผลที่ได้ตามรูปข้างล่างนี้




รูปที่ 4.8 สัญญาณของ ϕ_R ช่วงที่ไม่ล็อก




รูปที่ 4.9 สัญญาณของ ϕ_R ช่วงที่ล็อก

1.3 สัญญาณ ϕ_v เป็นเอาต์พุตที่วัดที่ขา 9 ของไอซีเบอร์ MC145151-2 โดยผลที่ได้ตามรูปข้างล่างนี้



ในรูปที่ 4.10 เป็นสัญญาณ ϕ_v ในช่วงที่ยังไม่ล๊อค โดยที่สัญญาณพัลส์ที่เห็นในรูปนี้จะมี ความกว้างของพัลส์ที่เริ่มแคบลง

รูปที่ 4.10 สัญญาณของ ϕ_v ช่วงที่ไม่ล๊อค




ในรูปที่ 4.11 เป็นสัญญาณของ ϕ_v ในช่วงที่ล๊อคซึ่งจะเห็นเป็นรูปแท่งของ High Impedance ที่เกิดขึ้นเพื่อชดเชยแรงดันให้เข้าสู่สภาวะล๊อค

รูปที่ 4.11 สัญญาณของ ϕ_v ช่วงที่ล๊อค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรลูปฟิลเตอร์ (Loop Filter) เป็นวงจรที่กรองเอาแรงดันที่ได้จากเฟสดีเทคเตอร์ ซึ่งแรงดันที่เราเรียกว่าแรงดันเออร์เรอร์ที่เกิดจากการเทียบเฟส โดยมีผลจากการทดลองดังต่อไปนี้


F(MHz)	N	N13	N12	N11	N10	N9	N8	N7	N6	N5	N4	N3	N2	N1	N0	Voltage
32.5	7700	0	1	1	1	1	0	0	0	0	1	0	0	0	0	-0.335
33	7600	0	1	1	1	0	1	1	0	1	1	0	0	0	0	-0.33
39	7200	0	1	1	1	1	0	0	1	1	1	1	0	0	0	0.05
39.5	7900	0	1	1	1	1	0	1	1	0	1	1	1	0	0	1
40	3000	0	1	1	1	1	1	0	1	0	0	0	0	0	0	1.25
40.5	2100	0	1	1	1	1	1	1	0	1	0	0	1	0	0	1.26
41	3200	1	0	0	0	0	0	0	0	0	0	1	0	0	0	1.27
41.5	2300	1	0	0	0	0	0	0	1	1	0	1	1	0	0	1.28
42	2400	1	0	0	0	0	0	1	1	0	1	0	0	0	0	1.30



รูปที่ 4.12 สัญญาณเออร์เรอร์จากลูปฟิลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. วงจรวีซีโอ (VCO) เป็นวงจรที่นำแรงดันไปควบคุมความถี่ โดยผลิตความถี่ตามแรงดันที่เข้ามามาดังจะเห็นผลการทดลองตามรูปข้างล่างนี้



รูปที่ 4.13 สัญญาณที่ได้จากวีซีโอที่ความถี่ 40 MHz

4. วงจรพรีสเกลเลอร์ (Prescaler) เป็นวงจรหารความถี่ที่ได้จากวีซีโอ ในที่นี้ใช้วงจรหาร 4 ใช้ไอซีเบอร์ MC 10131 ดังจะเห็นผลการทดลองตามรูปข้างล่างนี้




รูปที่ 4.14 สัญญาณจากพรีสเกลเลอร์ความถี่ 10MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 วงจรออสซิลเลเตอร์ (Oscillator) และ Mixer

1. วงจรออสซิลเลเตอร์ความถี่ 50 MHz เป็นวงจรที่ผลิตความถี่โดยใช้ไอซีเบอร์ NE612 ซึ่ง จะเห็นผลการทดลองดังรูปข้างล่างนี้



รูปที่ 4.15 สัญญาณความถี่ 50 MHz

2. วงจรมิกเซอร์ (Mixer) เป็นการนำเอาความถี่ 50 MHz มามิกซ์ (mix) กับความถี่ 20 MHz โดยใช้ไอซีเบอร์ NE612 ดังจะเห็นผลต่อไปนี้




รูปที่ 4.16 สัญญาณมิกเซอร์ความถี่ 50 MHz กับ 20 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การ Simulink โดยใช้โปรแกรม Matlab


กรณีศึกษาที่ 1 บล็อกไดอะแกรมของวงจร Frequency Difference Detectors : FDD



รูปที่ 4.17 แสดงบล็อกไดอะแกรมของวงจร FDD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ได้จากการ Simulink ของวงจร FDD ดังจะเห็นจากรูปข้างล่างนี้



ก) แสดงความถี่ของสัญญาณที่จุด y1 ใน time domain และ frequency domain


ข) แสดงลักษณะของ สเปกตรัมของสัญญาณที่จุด y1

ค) แสดงความถี่ของสัญญาณที่จุด y0 ใน time domain และ frequency domain

ง) แสดงลักษณะของ สเปกตรัมของสัญญาณที่จุด y0

รูปที่ 4.18 แสดงสัญญาณที่จุดต่าง ๆ ของวงจร FDD


กรณีศึกษาที่ 2 บล็อกไดอะแกรมของวงจร Frequency Difference Detectors : FDD เมื่อต่อร่วมกับโลว์พาสฟิลเตอร์ (Lowpass Filter)



รูปที่ 4.19 บล็อกไดอะแกรมของวงจร FDD เมื่อต่อร่วมกับ LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากบล็อกไดอะแกรมข้างบนจะได้สัญญาณที่ Simulink แล้วดังจะเห็นได้ตามรูปข้างล่างนี้



- ก) แสดงความถี่ของสัญญาณที่จุด y0 ใน time domain และ frequency domain
- ข) แสดงลักษณะของ สเปกตรัมของสัญญาณที่จุด y0
- ค) แสดงความถี่ของสัญญาณที่จุด y1 ใน time domain และ frequency domain
- ง) แสดงลักษณะของ สเปกตรัมของสัญญาณที่จุด y1
- จ) แสดงความถี่ของสัญญาณที่จุด y2 ใน time domain และ frequency domain
- ฉ) แสดงลักษณะของ สเปกตรัมของสัญญาณที่จุด y2

รูปที่ 4.20 สัญญาณที่จุดต่าง ๆ จากบล็อกข้างบน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลการทดลอง

ผลการทดลองที่ได้จากโครงการนี้ สัญญาณเอาต์พุตที่ได้ไม่อาจจะสมบูรณ์ได้ 100% แต่ก็พอที่จะยอมรับได้ เนื่องจากค่าผิดพลาดที่ได้ค่อนข้างน้อย ซึ่งค่าผิดพลาดที่ได้อาจเกิดขึ้นจากสาเหตุหลายอย่างโดยสามารถสรุปปัญหาที่เกิดขึ้นพอสังเขปได้ดังนี้

1. เกิดจากวงจรสังเคราะห์ความถี่หรือเฟสล็อกคูลูป ซึ่งเป็นวงจรที่ทำหน้าที่ควบคุมความถี่ให้ได้ความถี่ที่คงที่แต่ว่าวงจรทำงานไม่สมบูรณ์คือช่วงการลื่นของสัญญาณกว้างเกินไปทำให้ผลตอบสนองต่อสัญญาณช้าไป

2. เกิดจากวงจร Frequency Difference Detectors ซึ่งได้ใช้วงจรแบบ Unbalanced quadricorrelator เป็นวงจรที่ทำหน้าที่เป็นตัวดีเทคเตอร์สัญญาณความถี่ที่เข้ามาทางอินพุตให้ออกทางเอาต์พุตได้เป็นแรงดันไฟดีซีซึ่งเราเรียกว่าแรงดันเออร์เรอร์แล้วส่งแรงดันเออร์เรอร์ไปรวมกับแรงดันที่ออกจากฟิลเตอร์เพื่อไปควบคุมวีซีโอต่อไปแต่ผลปรากฏว่าวงจร Frequency Difference Detectors ทำงานได้ไม่สมบูรณ์ และมักจะเกิดปัญหาเกี่ยวกับสัญญาณที่เอาต์พุตเนื่องจากมีเทอมที่เป็นค่า Ripple ติดมาด้วย ดังนั้นเราสามารถแบ่งเงื่อนไขการทำงานที่ถูกต้องได้ 3 กรณีคือ

$$f_{in} = f_o \text{ หรือ } V_{FDD} = 0$$

$$f_{in} < f_o \text{ หรือ } V_{FDD} = -V$$

$$f_{in} > f_o \text{ หรือ } V_{FDD} = +V$$

แต่ผลปรากฏว่าเกิดปัญหาขึ้นคือช่วงความถี่ที่ $f_{in} > f_o$ อยู่ 400 Hz ขึ้นไปถึงจะได้ค่าเป็นบวกแต่ถ้าต่ำกว่า 400 Hz ลงมาเป็นลบ

แนวทางการพัฒนา

สำหรับส่วนของเฟสล็อกคูลูปกับ FDD ยังไม่ดีพอจึงควรมีการพัฒนา โดยเฉพาะวงจร FDD ควรต้องแก้ปัญหาค่า Ripple เพราะจะทำให้สัญญาณที่ออกเอาต์พุตไม่เรียบเหมือนมีสัญญาณรบกวนติดมาด้วย ดังนั้นเราต้องแก้ปัญหาโดยการกำจัดเทอมที่เป็น Ripple ออกไป ซึ่งในโครงการนี้ได้ใช้วงจรสมิต์ทริกเกอร์เป็นตัวที่กำจัดสัญญาณ Ripple ออกไปทำให้ได้เอาต์พุตที่สัญญาณดีขึ้น และเหตุผลอีกอย่างคือค่าพารามิเตอร์ต่าง ๆ ในวงจรควรมีค่าที่ถูกต้องที่สุด โดยเฉพาะค่าอิมพีแดนซ์ (impedance) ของวงจรแต่ละวงจรควรที่จะแมตช์ (match) กันจึงจะทำให้ประสิทธิภาพการทำงานของวงจรดีขึ้น และเอาต์พุตมีค่าที่ถูกต้องได้


เอกสารอ้างอิง

1. JACK SMITH, "Modern Communication Circuit", McGraw-Hill, 1982
2. JOHN L. Hilburn and DAVID E. JOHNSON, "MANUAL OF ACTIVE FILTER DESIGN", McGRAW-HILL, INC., 1973
3. MC GRAW-HILL INTERNATIONAL EDITIONS, "ELECTRONIC Communication Systems", Fourth Edition, Kennedy, Davis, pp.12-20, 1998
4. PHYSICS CENTER, "OP-AMP", CNS GROUP, pp.40-43
DESIGN", McGRAW-HILL, INC., 1973
5. บัณฑิต ไรจน์อารยานนท์, "หลักการไฟฟ้าสื่อสาร", สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย, พ.ศ.2532
6. รังสรรค์, "โลกของการรับสัญญาณ โทรทัศน์ผ่านดาวเทียม", สำนักพิมพ์นิตยสาร, "ซีคิว", กทม., หน้า 21-23, 2536


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 1 แสดงภาพวงจรที่ประกอบรวมกันทั้งหมด



รูปที่ 2 แสดงภาพวงจร Frequency Difference Detectors : FDD


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 แสดงภาพวงจรเฟสล็อกคูลูป (Phase Lock Loop)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เงื่อนไขในการพิจารณาการทำงานของวงจรในการแก้ไขปัญหาการเกิด Fading ในช่องสัญญาณของโครงงานนี้ จากรูปบล็อกไดอะแกรมสามารถแบ่งพิจารณาได้ 3 กรณีดังนี้



รูปที่ 4 แสดงบล็อกไดอะแกรมในส่วนที่ใช้แก้ปัญหาการเกิด Fading

จากรูปข้างบนสามารถพิจารณาออกมาเป็นสมการได้ดังนี้

$$IF = f_{lo}(vco) - (f_m \pm f_d)$$


ดังนั้น $f_m = vco - IF$

โดยที่ VCO จะล็อกความถี่ที่ 40 MHz ส่วน IF มีค่าเท่ากับ 1.250 MHz

เพราะฉะนั้น $f_m = 40 MHz - 1.250 MHz = 38.75 MHz$

กรณีที่ 1 เมื่อ $f_m \pm f_d$ โดยที่ $f_d = 0 Hz$ ซึ่ง $f_m = 38.750 MHz$


ดังนั้น $f_m + f_d = 38.750 MHz$ แสดงว่า FDD จะมีแรงดัน error มีค่าเป็น 0 โวลต์ ซึ่ง VCO ก็สามารถทำงานได้ตามปกติคือจะผลิตความถี่ 40 MHz



รูปที่ 5 แสดงภาพถ่าย VCO ที่ผลิตความถี่ 40 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากกรณีที่ $IF = VCO - f_m = 40\text{ MHz} - 38.750\text{ MHz} = 1.250\text{ MHz}$ จะแสดงให้เห็นว่า PLL ทำงานในสภาวะล็อกจึงทำให้ได้ IF ที่มีค่าที่ถูกต้อง




รูปที่ 6 แสดงภาพถ่ายที่ o/p ของ BPF กรณีที่ PLL ทำงานในสภาวะล็อกมีความถี่เท่ากับ 1.250 MHz

กรณีที่ 2 เมื่อ $f_m + f_d$ โดยที่ $f_d = -1000\text{ Hz}$ ซึ่ง $f_m = 38.750\text{ MHz}$


ดังนั้น $f_{in} - f_d = 38.750\text{ MHz} - 1000\text{ Hz} = 38.749\text{ MHz}$ แสดงว่า FDD จะมีแรงดัน error มีค่าเป็นลบ เมื่อไปรวมกับแรงดัน error ที่ loop filter ทำให้แรงดัน error ลดลง เพื่อป้อนให้กับ VCO ให้ผลิตความถี่ต่ำลง เพื่อชดเชยความถี่อินพุตที่ต่ำลง

จากกรณีที่ $IF = VCO - f_m = 40\text{ MHz} - 38.749\text{ MHz} = 1.251\text{ MHz}$ จะแสดงให้เห็นถึง PLL ยังไม่ล็อก



รูปที่ 7 แสดงภาพถ่ายที่ o/p ของ BPF กรณีที่ PLL ยังไม่ล็อกมีความถี่เท่ากับ 1.251 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 8 แสดงภาพถ่ายของ VCO ที่ผลิตความถี่ 39.999 MHz กรณีที่ PLL ชดเชยความถี่แล้ว

จากรูปที่ 8 พิจารณาจากสมการจะได้


$$IF = VCO - f_m = 39.999 \text{ MHz} - 38.749 \text{ MHz} = 1.250 \text{ MHz}$$

จากสมการข้างบนแสดงว่า PLL ทำงานอยู่ในสถานะล็อกเพราะ o/p มีค่าที่ถูกต้อง ดังจะเห็นได้ชัดจากภาพถ่ายรูปที่ 6

กรณีที่ 3 เมื่อ $f_m + f_d$ โดยที่ $f_d = +1000 \text{ Hz}$ ซึ่ง $f_m = 38.750 \text{ MHz}$


ดังนั้น $f_m + f_d = 38.750 \text{ MHz} + 1000 \text{ Hz} = 38.751 \text{ MHz}$ แสดงว่า FDD จะมีแรงดัน error มีค่าเป็นบวก เมื่อไปรวมกับแรงดัน error ที่ loop filter ทำให้แรงดัน error เพิ่มขึ้น เพื่อป้อนให้กับ VCO ให้ผลิตความถี่สูงขึ้น เพื่อชดเชยความถี่อินพุตที่เพิ่มขึ้น

จากกรณีที่ $IF = VCO - f_m = 40 \text{ MHz} - 38.751 \text{ MHz} = 1.249 \text{ MHz}$ จะแสดงให้เห็นถึง PLL ยังไม่ล็อก



รูปที่ 9 แสดงภาพถ่ายที่ o/p ของ BPF กรณีที่ PLL ยังไม่ล็อกมีความถี่เท่ากับ 1.249 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 10 แสดงภาพถ่ายของ VCO ที่ผลิตความถี่ 40.001MHz กรณีที่ PLL ชดเชยความถี่แล้ว

จากรูปที่ 10 พิจารณาจากสมการจะได้


$$IF = VCO - f_m = 40.001 \text{ MHz} - 38.751 \text{ MHz} = 1.250 \text{ MHz}$$

จากสมการข้างบนแสดงว่า PLL ทำงานอยู่ในสถานะล็อกเพราะ o/p มีค่าที่ถูกต้อง ดังจะเห็นได้ชัดจากภาพถ่ายรูปที่ 6




รูปที่ 12 แสดงวงจรเฟสล็อกคูล (Phase Lock Loop)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 15 แสดงลายทองแดงของวงจรวีซีโอ (VCO)




รูปที่ 16 แสดงลายทองแดงวงจรออสซิลเลเตอร์และมิกเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 17 แสดงลายทองแดงวงจร Frequency Difference Detectors : FDD ส่วนบน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 18 แสดงลายทองแดงวงจร Frequency Difference Detectors : FDD ส่วนล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 19 แสดงลายทองแดงวงจรเฟสล็อกคูลูป (Phase Lock Loop)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496
MC1596

BALANCED
MODULATOR/DEMODULATOR

BALANCED MODULATOR/ DEMODULATOR

... designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN-531 for additional design information.

- Excellent Carrier Suppression — 65 dB typ @ 0.5 MHz
 — 50 dB typ @ 10 MHz ✓
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection — 85 dB typ




FIGURE 1 —
 SUPPRESSED CARRIER
 OUTPUT WAVEFORM




FIGURE 2 —
 SUPPRESSED CARRIER
 SPECTRUM





FIGURE 3 —
 AMPLITUDE MODULATION
 OUTPUT WAVEFORM

G SUFFIX
METAL PACKAGE
CASE 603



L SUFFIX
CERAMIC PACKAGE
CASE 632




D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)



P SUFFIX
PLASTIC PACKAGE
CASE 646




PIN ASSIGNMENTS



ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496G		Metal Can
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1596G	-55°C to +125°C	Metal Can
MC1596L		Ceramic DIP

FIGURE 4 — AMPLITUDE-MODULATION SPECTRUM



MC1496, MC1596

MAXIMUM RATINGS* (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ - V ₇ , V ₈ - V ₁ , V ₉ - V ₇ , V ₉ - V ₈ , V ₇ - V ₄ , V ₇ - V ₁ , V ₈ - V ₄ , V ₈ - V ₉ , V ₂ - V ₅ , V ₃ - V ₅)	ΔV	30	Vdc
Differential Input Signal	V ₇ - V ₈ V ₄ - V ₁	+5.0 ±(5 + I _S R _e)	Vdc
Maximum Bias Current	I _S	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	R _{θJA}	100 100 160	°C/W
Operating Temperature Range	T _A	0 to +70 -55 to +125	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS* (V_{CC} = +12 Vdc, V_{EE} = -8.0 Vdc, I_S = 1.0 mAdc, R_L = 3.9 kΩ, R_e = 1.0 kΩ, T_A = +25°C,
all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough V _C = 60 mV(rms) sine wave and offset adjusted to zero V _C = 300 mVp-p square wave: offset adjusted to zero offset not adjusted	5	1	V _{CFT}	—	40	—	—	40	—	μV(rms)
				—	140	—	—	140	—	mV(rms)
Carrier Suppression f _S = 10 kHz, 300 mV(rms) f _C = 500 kHz, 60 mV(rms) sine wave f _C = 10 MHz, 60 mV(rms) sine wave	5	2	V _{CS}	—	0.04	0.2	—	0.04	0.4	dB
				—	20	100	—	20	200	k
Transadmittance Bandwidth (Magnitude) (R _L = 50 ohms) Carrier Input Port, V _C = 60 mV(rms) sine wave f _S = 1.0 kHz, 300 mV(rms) sine wave Signal Input Port, V _S = 300 mV(rms) sine wave V _C = 0.5 Vdc	8	8	BW _{3dB}	—	300	—	—	300	—	MHz
				—	80	—	—	80	—	
Signal Gain V _S = 100 mV(rms), f = 1.0 kHz; V _C = 0.5 Vdc	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	r _{ip} c _{ip}	—	200	—	—	200	—	kΩ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance				—	2.0	—	—	2.0	—	kΩ pF
Input Bias Current I _{bS} = $\frac{I_1 + I_4}{2}$; I _{bC} = $\frac{I_7 + I_9}{2}$	7	—	I _{bS} I _{bC}	—	12	25	—	12	30	μA
Input Offset Current I _{oS} = I ₁ - I ₄ ; I _{oC} = I ₇ - I ₉				—	12	25	—	12	30	μA
Average Temperature Coefficient of Input Offset Current (T _A = -55°C to +125°C)	7	—	TC _{Ioi}	—	0.7	5.0	—	0.7	7.0	nA/°C
Output Offset Current (I ₆ - I ₉)	7	—	I _{oo}	—	2.0	—	—	2.0	—	nA/°C
Average Temperature Coefficient of Output Offset Current (T _A = -55°C to +125°C)	7	—	TC _{Ioo}	—	14	50	—	14	80	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	—	90	—	—	90	—	Vp-p
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	—	ACM	—	5.0	—	—	5.0	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V _{out}	—	-85	—	—	-85	—	Vp-p
Differential Output Voltage Swing Capability	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Power Supply Current I ₆ + I ₉ I ₁₀	7	6	I _{CC} I _{EE}	—	8.0	—	—	8.0	—	mAdc
DC Power Dissipation	7	5	P _D	—	2.0	3.0	—	2.0	4.0	mW

* Pin number references pertain to this device when packaged in a metal can.
To ascertain the corresponding pin numbers for plastic or ceramic packaged
devices refer to the first page of this specification sheet.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

GENERAL OPERATING INFORMATION*

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R_1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair — or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain.

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_E + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_5 \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_5 .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_g = V_6$, $I_5 = I_6 = I_9$ and ignoring base current, $P_D = 2 I_5 (V_6 - V_{10}) + I_5 (V_5 - V_{10})$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_9$$

$$I_B < I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition $I_5 = 1.0 \text{ mA}$, and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_9 = V^+ - I_5 R_L$$

Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table;

$$30 \text{ Vdc} \geq [(V_6, V_9) - (V_7, V_8)] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_7, V_8) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_9, V_7 = V_8, V_1 = V_4$$

Bias currents flowing into pins 1, 4, 7, and 8 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \quad \left| V_O = 0 \right.$$

Signal transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \quad \left| V_C = 0.5 \text{ Vdc}, V_O = 0 \right.$$

*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

Coupling and Bypass Capacitors C_1 and C_2

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than 5.0 ohms at the carrier frequency.

Output Signal, V_o


The output signal is taken from pins 6 and 9, either balanced or single-ended. Figure 12 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply, V_{EE}

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a 1 k Ω m resistor in series with the inputs, pins 1 and 4. In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS*

*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

FIGURE 5 - CARRIER REJECTION AND SUPPRESSION





FIGURE 6 – INPUT-OUTPUT IMPEDANCE



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

FIGURE 7 – BIAS AND OFFSET CURRENTS





FIGURE 8 – TRANSCONDUCTANCE BANDWIDTH



MC1496, MC1596

TEST CIRCUITS (continued)

FIGURE 9 – COMMON MODE GAIN





FIGURE 10 – SIGNAL GAIN AND OUTPUT SWING



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5. $f_C = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 – SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 – SIGNAL-PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 – SIGNAL-PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 – SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_C = 500 \text{ kHz}$ (sine wave), $V_C = 60 \text{ mV(rms)}$, $f_S = 1 \text{ kHz}$, $V_S = 300 \text{ mV(rms)}$, $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 – SIDE BAND AND SIGNAL PORT TRANSADMITTANCES versus FREQUENCY




FIGURE 16 – CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 – SIGNAL-PORT FREQUENCY RESPONSE




FIGURE 18 – CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 – CARRIER FEEDTHROUGH versus FREQUENCY







FIGURE 20 – SIDE BAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)



OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.



The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.



*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

OPERATIONS INFORMATION (continued)

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

V = (I_S) (R_E) volts peak = V_p

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

FIGURE 25 - TABLE 1
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal (V _C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f _M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f _M
Low-level ac	$\frac{R_L V_C(rms)}{2\sqrt{2} \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	f _C ± f _M
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	f _C ± f _M , 3f _C ± f _M , 5f _C ± f _M

NOTES:

- 1. Low-level Modulating Signal, V_M, assumed in all cases. V_C is Carrier Input Voltage.
- 2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, f_C + f_M and f_C - f_M.
- 3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
- 4. R_L = Load resistance.
- 5. R_E = Emitter resistance between pins 2 and 3.
- 6. r_e = Transistor dynamic emitter resistance, at +25°C;

r_e ≈ 26 mV / I_S (mA)

- 7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.

KT/q ≈ 26 mV at room temperature

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single +12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μF capacitors on pins 7 and 8 should be increased to 1.0 μF. Also, the output filter at pin 9 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier. If the carrier signal is modulated, a 300 mV(rms) input level is recommended.

MC1496, MC1596

APPLICATIONS INFORMATION (continued)

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

TYPICAL APPLICATIONS

FIGURE 26 - BALANCED MODULATOR
(+12 Vdc SINGLE SUPPLY)




FIGURE 27 - BALANCED MODULATOR-DEMODULATOR




FIGURE 28 - AM MODULATOR CIRCUIT





FIGURE 29 - PRODUCT DETECTOR
(+12 Vdc SINGLE SUPPLY)



MC1496, MC1596

TYPICAL APPLICATIONS (continued)

Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

FIGURE 30 – DOUBLY BALANCED MIXER
(BROADBAND INPUTS, 9.0 MHz TUNED OUTPUT)




FIGURE 31 – LOW-FREQUENCY DOUBLER






FIGURE 32 – 150 to 300 MHz DOUBLER



DEFINITIONS



- | | |
|---|---|
| I_C CARRIER FUNDAMENTAL | $I_C \pm nI_S$ FUNDAMENTAL CARRIER SIDEBAND HARMONICS |
| I_S MODULATING SIGNAL | nI_C CARRIER HARMONICS |
| $I_C \pm I_S$ FUNDAMENTAL CARRIER SIDEBANDS | $nI_C \pm nI_S$ CARRIER HARMONIC SIDEBANDS |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Parallel-Input PLL Frequency Synthesizer

Interfaces with Single-Modulus Prescalers

The MC145151-2 is programmed by 14 parallel-input data lines for the N counter and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, digital-phase detector, and 14-bit programmable divide-by-N counter.

The MC145151-2 is an improved-performance drop-in replacement for the MC145151-1. The power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: - 40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- + N Counter Output Available
- Single Modulus/Parallel Programming
- 8 User-Selectable + R Values: 8, 128, 256, 512, 1024, 2048, 2410, 8192
- + N Range = 3 to 16383
- "Linearized" Digital Phase Detector Enhances Transfer Function Linearity
- Two Error Signal Options: Single-Ended (Three-State) or Double-Ended
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates

MC145151-2



P SUFFIX
PLASTIC DIP
CASE 710



DW SUFFIX
SOG PACKAGE
CASE 751F

ORDERING INFORMATION


MC145151P2 Plastic DIP
MC145151DW2 SOG Package

PIN ASSIGNMENT

f_{in}	1	28	LD
VSS	2	27	OSC _{in}
VDD	3	26	OSC _{out}
PD _{out}	4	25	N11
RA0	5	24	N10
RA1	6	23	N13
RA2	7	22	N12
ϕ_R	8	21	T/R
ϕ_V	9	20	N9
f_V	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4



MC145151-2 BLOCK DIAGRAM



NOTE: N0 – N13 inputs and inputs RA0, RA1, and RA2 have pull-up resistors that are not shown.

PIN DESCRIPTIONS

INPUT PINS

f_{in}
Frequency Input (Pin 1)

Input to the +N portion of the synthesizer. f_{in} is typically derived from loop VCO and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0 – RA2
Reference Address Inputs (Pins 5, 6, 7)

These three inputs establish a code defining one of eight possible divide values for the total reference divider, as defined by the table below.

Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	128
0	1	0	256
0	1	1	512
1	0	0	1024
1	0	1	2048
1	1	0	2410
1	1	1	8192

N0 – N11
N Counter Programming Inputs (Pins 11 – 20, 22 – 25)

These inputs provide the data that is preset into the +N counter when it reaches the count of zero. N0 is the least significant and N13 is the most significant. Pull-up resistors en-

sure that inputs left open remain at a logic 1 and require only an SPST switch to alter data to the zero state.

T/R
Transmit/Receive Offset Adder Input (Pin 21)

This input controls the offset added to the data provided at the N inputs. This is normally used for offsetting the VCO frequency by an amount equal to the IF frequency of the transceiver. This offset is fixed at 856 when T/R is low and gives no offset when T/R is high. A pull-up resistor ensures that no connection will appear as a logic 1 causing no offset addition.

OSC_{in}, OSC_{out}
Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC_{in} to ground and OSC_{out} to ground. OSC_{in} may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC_{in}, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC_{out}.

OUTPUT PINS

PD_{out}
Phase Detector A Output (Pin 4)

Three-state output of phase detector for use as loop-error signal. Double-ended outputs are also available for this purpose (see ϕ_V and ϕ_R).

Frequency $f_V > f_R$ or f_V Leading: Negative Pulses

Frequency $f_V < f_R$ or f_V Lagging: Positive Pulses

Frequency $f_V = f_R$ and Phase Coincidence: High-Impedance State

ϕ_R, ϕ_V

Phase Detector B Outputs (Pins 8, 9)

These phase detector outputs can be combined externally for a loop-error signal. A single-ended output is also available for this purpose (see **PD_{out}**).

If frequency f_V is greater than f_R or if the phase of f_V is leading, then error information is provided by ϕ_V pulsing low. ϕ_R remains essentially high.

If the frequency f_V is less than f_R or if the phase of f_V is lagging, then error information is provided by ϕ_R pulsing low. ϕ_V remains essentially high.

If the frequency of $f_V = f_R$ and both are in phase, then both ϕ_V and ϕ_R remain high except for a small minimum time period when both pulse low in phase.

f_V

N Counter Output (Pin 10)

This is the buffered output of the + N counter that is internal-

ly connected to the phase detector input. With this output available, the + N counter can be used independently.

LD

Lock Detector Output (Pin 28)

Essentially a high level when loop is locked (f_R, f_V of same phase and frequency). Pulses low when loop is out of lock.

POWER SUPPLY

V_{DD}

Positive Power Supply (Pin 3)

The positive power supply potential. This pin may range from + 3 to + 9 V with respect to **V_{SS}**.

V_{SS}

Negative Power Supply (Pin 2)

The most negative supply potential. This pin is usually ground.

TYPICAL APPLICATIONS





Figure 1. 5 MHz to 5.5 MHz Local Oscillator Channel Spacing = 1 kHz



NOTES:

- $f_R = 4.1667$ kHz; $+R = 2410$; 21.4 MHz low side injection during receive.
- Frequency values shown are for the 440 - 470 MHz band. Similar implementation applies to the 406 - 440 MHz band. For 470 - 512 MHz, consider reference oscillator frequency X9 for mixer injection signal (90.3750 MHz).

Figure 2. Synthesizer for Land Mobile Radio UHF Bands

MC145151-2 Data Sheet Continued on Page 23

MC145151-2 through MC145158-2

4

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของ Motorola Inc. สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด MOTOROLA
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำเนื้อหาไปใช้


Dual Type D Master-Slave
Flip-Flop

The MC10131 is a dual master-slave type D flip-flop. Asynchronous Set (S) and Reset (R) override Clock (C) and Clock Enable (CE) inputs. Each flip-flop may be clocked separately by holding the common clock in the low state and using the enable inputs for the clocking function. If the common clock is to be used to clock the flip-flop, the Clock Enable inputs must be in the low state. In this case, the enable inputs perform the function of controlling the common clock.


The output states of the flip-flop change on the positive transition of the clock. A change in the information present at the data (D) input will not affect the output information at any other time due to master slave construction.

$P_D = 235 \text{ mW typ/pkg (No Load)}$
 $F_{Tog} = 160 \text{ MHz typ}$
 $t_{pd} = 3.0 \text{ ns typ}$
 $t_r, t_f = 2.5 \text{ ns typ (20\%–80\%)}$

LOGIC DIAGRAM



DIP
PIN ASSIGNMENT



Pin assignment is for Dual-in-Line Package.
For PLCC pin assignment, see the Pin Conversion
Tables on page 6–11 of the Motorola MECL Data
Book (DL122/D).

CLOCKED TRUTH TABLE

C	D	Q_{n+1}
L	X	Q_n
H	L	L
H	H	H

$C = C_E + C_C$. A clock H is a clock transition from a low to a high state.

R-S TRUTH TABLE


R	S	Q_{n+1}
L	L	Q_n
L	H	H
H	L	L
H	H	N.D.

N.D. = Not Defined



ELECTRICAL CHARACTERISTICS

ELECTRICAL CHARACTERISTICS											
Characteristic	Symbol	Pin Under Test	Test Limits							Unit	
			-30°C		+25°C			+85°C			
			Min	Max	Min	Typ	Max	Min	Max		
Power Supply Drain Current	I _E	8		62		45	56		62	mAdc	
Input Current	I _{inH}	4		525			330		330	μAdc	
		5		525			330		330		
		6		350			220		220		
		7		390			245		245		
		9		425			265		265		
	I _{inL}	4, 5* 6, 7, 9*	0.5 0.5		0.5 0.5			0.3 0.3		μAdc	
Output Voltage	Logic 1	V _{OH}	2 2†	-1.060 -1.060	-0.890 -0.890	-0.960 -0.960		-0.810 -0.810	-0.890 -0.890	-0.700 -0.700	Vdc
Output Voltage	Logic 0	V _{OL}	2 3†	-1.890 -1.890	-1.675 -1.675	-1.850 -1.850		-1.650 -1.650	-1.825 -1.825	-1.615 -1.615	Vdc
Threshold Voltage	Logic 1	V _{OHA}	2 2†	-1.080 -1.080		-0.980 -0.980			-0.910 -0.910		Vdc
Threshold Voltage	Logic 0	V _{OLA}	2 3†		-1.655 -1.655			-1.630 -1.630		-1.595 -1.595	Vdc
Switching Times (50Ω Load) Clock Input											ns
Propagation Delay	t ₉₊₂₋ t ₉₊₂₊ t ₆₊₂₊ t ₆₊₂₋	2	1.7	4.6	1.8	3.0	4.5	1.8	5.0		
		2	1.7	4.6	1.8	3.0	4.5	1.8	5.0		
		2	1.7	4.6	1.8	3.0	4.5	1.8	5.0		
		2	1.7	4.6	1.8	3.0	4.5	1.8	5.0		
Rise Time (20 to 80%)	t ₂₊	2	1.0	4.6	1.1	2.5	4.5	1.1	4.9		
Fall Time (20 to 80%)	t ₂₋	2	1.0	4.6	1.1	2.5	4.5	1.1	4.9		
Set Input											ns
Propagation Delay	t ₅₊₂₊ t ₁₂₊₁₅₊ t ₅₊₃₋ t ₁₂₊₁₄₋	2	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
		15	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
		3	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
		14	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
Reset Input											ns
Propagation Delay	t ₄₊₂₋ t ₁₃₊₁₅₋ t ₄₊₃₋ t ₁₃₊₁₄₊	2	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
		15	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
		3	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
		14	1.7	4.4	1.8	2.8	4.3	1.8	4.8		
Setup Time	t _{setup}	7	2.5		2.5			2.5		ns	
Hold Time	t _{hold}	7	1.5		1.5			1.5		ns	
Toggle Frequency (Max)	f _{top}	2	125		125	160		125		MHz	

* Individually test each input applying V_{IH} or V_{IL} to input under test.† Output level to be measured after a clock pulse has been applied to the $\overline{C_E}$ Input (Pin 6)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (continued)

			TEST VOLTAGE VALUES (Volts)					(V _{CC}) Gnd
			V _{IHmax}	V _{ILmin}	V _{IHAmin}	V _{ILAmax}	V _{EE}	
			-30°C	-0.890	-1.890	-1.205	-1.500	-5.2
			+25°C	-0.810	-1.850	-1.105	-1.475	-5.2
			+85°C	-0.700	-1.825	-1.035	-1.440	-5.2
Characteristic	Symbol	Pin Under Test	TEST VOLTAGE APPLIED TO PINS LISTED BELOW					(V _{CC}) Gnd
			V _{IHmax}	V _{ILmin}	V _{IHAmin}	V _{ILAmax}	V _{EE}	
Power Supply Drain Current	I _E	8					8	1, 16
Input Current	I _{inH}	4	4				8	1, 16
		5	5				8	1, 16
		6	6				8	1, 16
		7	7				8	1, 16
		9	9				8	1, 16
	I _{inL}	4, 5* 6, 7, 9*					8	1, 16
Output Voltage	Logic 1	V _{OH}	2	5			8	1, 16
		2†	7				8	1, 16
Output Voltage	Logic 0	V _{OL}	2	5			8	1, 16
		3†	7				8	1, 16
Threshold Voltage	Logic 1	V _{OHA}	2		5		8	1, 16
		2†			7	9	8	1, 16
Threshold Voltage	Logic 0	V _{OLA}	2		5		8	1, 16
		3†			7	9	8	1, 16
Switching Times (50Ω Load)			+1.11Vdc		Pulse In	Pulse Out	-3.2 V	+2.0 V
Propagation Delay	t _{g+2-} t _{g+2+} t _{g+2+} t _{g+2-}	2			9	2	8	1, 16
		2	7		9	2	8	1, 16
		2	7		6	2	8	1, 16
		2			6	2	8	1, 16
		2			6	2	8	1, 16
Rise Time (20 to 80%)	t ₂₊	2	7		9	2	8	1, 16
Fall Time (20 to 80%)	t ₂₋	2			9	2	8	1, 16
Set Input	Propagation Delay	t ₅₊₂₊	2		5	2	8	1, 16
		t ₁₂₊₁₅₊	15	6	12	15	8	1, 16
		t ₅₊₃₋	3		5	3	8	1, 16
		t ₁₂₊₁₄₋	14	9	12	14	8	1, 16
Reset Input	Propagation Delay	t ₄₊₂₋	2		4	2	8	1, 16
		t ₁₃₊₁₅₋	15	6	13	15	8	1, 16
		t ₄₊₃₋	3		4	3	8	1, 16
		t ₁₃₊₁₄₊	14	9	13	14	8	1, 16
Setup Time	t _{setup}	7			6, 7	2	8	1, 16
Hold Time	t _{hold}	7			6, 7	2	8	1, 16
Toggle Frequency (Max)	f _{log}	2			6	2	8	1, 16

* Individually test each input applying V_{IH} or V_{IL} to input under test.

† Output level to be measured after a clock pulse has been applied to the C_E Input (Pin 6)



Each MECL 10,000 series circuit has been designed to meet the dc specifications shown in the test table, after thermal equilibrium has been established. The circuit is in a test socket or mounted on a printed circuit board and transverse air flow greater than 500 linear fpm is maintained. Outputs are terminated through a 50-ohm resistor to -2.0 volts. Test procedures are shown for only one gate. The other gates are tested in the same manner.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้