

เครื่องแบ่งภาพ

VIDEO MULTI SECTION (TV WALL)



โดย

- | | | | |
|-------------|---------|--------------|----------|
| 1. นายพรชัย | แจ้ง | รหัสประจำตัว | 40013298 |
| 2. นายวิเชต | แบ่งป้อ | รหัสประจำตัว | 40013302 |
| 3. นายสมภพ | ยานะ | รหัสประจำตัว | 40013309 |

อาจารย์ที่ปรึกษา

ผศ.อุทัย

ศรีธีระวิโรจน์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชา เทคโนโลยีอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2542

เลขหน้.....

เลขทะเบียน.....36896

วัน, เดือน, ปี.....29 ส.ค. 2542

หรือการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
เปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์การศึกษา 2542


ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

| | |
|-----------------------|---------------------------------|
| ชื่อโครงการภาษาไทย | เครื่องแบ่งภาพ |
| ชื่อโครงการภาษาอังกฤษ | VIDEO MULTI SECTION (TV WALL) |
| ผู้จัดทำ | นายพรชัย แซ่อึ้ง |
| | นายวิเชต แบ่งป้อ |
| | นายสมภพ ยานะ |
| อาจารย์ที่ปรึกษา | ผศ.อุทัย ศรีธีระวิโรจน์ |

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
รับปริญญาานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาในหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

ลงชื่อ..........อาจารย์ที่ปรึกษา
(ผศ.อุทัย ศรีธีระวิโรจน์)

คณะกรรมการตรวจสอบปริญญาานิพนธ์

.....กรรมการ
()

.....กรรมการ
()

.....กรรมการ
()

.....กรรมการ
()

.....กรรมการ
()

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องแบ่งภาพ

| | | | |
|----------|----------|---------|----------|
| จัดทำโดย | นายพรชัย | แช่อึ้ง | 40013298 |
| | นายวิเชต | แบ่งป้อ | 40013302 |
| | นายสมภพ | ยานะ | 40013309 |

อาจารย์ที่ปรึกษา ผศ.อุทัย ศรีธีระวิโรจน์

ปีการศึกษา 2542

บทคัดย่อ

ปริญญาานิพนธ์ฉบับนี้ได้นำเสนอ กระบวนการแบ่งสัญญาณภาพสีออกมาเป็น 16 ส่วน แล้วขยายสัญญาณแต่ละส่วนให้มีขนาดเท่ากับ 1 จอภาพ ซึ่งในแต่ละส่วนจะถูกแยกแสดงผลออกทางจอคอมพิวเตอร์ 16 จอ

ระบบของเครื่องแบ่งภาพจะแยกสัญญาณภาพรวมเป็นสัญญาณภาพสี RGB แล้วแปลงให้เป็นข้อมูลดิจิทัลขนาด 8 บิต โดยการใช้ความถี่ในการสุ่ม 10 MHz ข้อมูลดิจิทัลขนาด 8 บิตจะถูกแบ่งออกเป็น 16 ส่วน แต่ละส่วนถูกเก็บไว้ในหน่วยความจำพร้อมทั้งขยายบิตข้อมูลเพื่อให้ภาพขยายขึ้น และจะทำการแปลงข้อมูลดังกล่าวให้กลับเป็นสัญญาณภาพอนาล็อกตามเดิม นำมาเข้าส่วนของวีดีโอเอนโคเดอร์ (Video encoder) ให้ได้สัญญาณภาพรวม 16 ช่อง ภาพที่ได้จากจอภาพทั้ง 16 ตัว จึงเป็นภาพเดิมที่มีขนาดใหญ่ขึ้น

VIDEO MULTI SECTION(TV WALL)

| | | |
|---------|-----------------------------|-------------------|
| BY | Mr. Pomchai Saeung | 40013298 |
| | Mr. Vichet Pangpor | 40013302 |
| | Mr. Sompop Yana | 40013309 |
| Advisor | Assistant Professor. U-THAI | Sritheeravirojana |

Abstract

This thesis presents the process of separation the composite signal to 16 sections and magnification each signal to fit a picture. Then; each signal is displayed separately to 16 monitors

The system of signal divider will separate the composite signal to RGB color signals and then, transfer into digital data of 8 bits by random sampling the frequency of 10 MHz. The 8 bits data will be divided into 16 parts. Each part is stored in the memory and extended to the big picture. Then the data is converted to the analog signal, brought into the video encoder in order to obtain the total signal of 16 signals. The picture obtained from the 16 monitors, therefore are the same picture with the extend scale.

กิตติกรรมประกาศ

จากระยะเวลาในการทำโครงการชิ้นนี้ ทั้งที่เกิดปัญหาขึ้นมากมายแต่ก็ประสบผลสำเร็จไปได้ด้วยดี ทั้งนี้ขอขอบพระคุณอย่างสูง ท่านอาจารย์ที่ปรึกษา ทั้ง 2 ท่าน ผศ.อุทัย ศรีธีระวิโรจน์ ที่ให้คำแนะนำตลอดจนช่วยจัดหาอุปกรณ์ที่ใช้ในการทดลองในโครงการนี้

ขอขอบพระคุณอย่างยิ่ง อ. อรรถสิทธิ์ หล้าสกุล ที่ช่วยเลือกเพื่ออุปกรณ์ในการทดลอง

ขอขอบคุณเพื่อนๆ และผู้ที่มีส่วนเกี่ยวข้องทุกท่านที่ช่วยให้คำปรึกษาและช่วยงานด้วยดี สุดท้ายขอขอบคุณ ภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่เลือกเพื่อสถานที่ทดลองไปจนถึงเครื่องมือเครื่องมือที่ใช้ในการทดลอง จนสำเร็จลุล่วงไปได้ด้วยดี

ลงชื่อ.....

(นาย พรชัย แซ่อึ้ง)

ลงชื่อ.....

(นาย วิเชต แบ่งป้อ)

ลงชื่อ.....

(นาย สมภพ ยานะ)

คณะผู้จัดทำ

สารบัญ

| เรื่อง | หน้า |
|---|------|
| กิตติกรรมประกาศ | |
| บทนำ | |
| บทที่ 1 ความรู้เบื้องต้นเกี่ยวกับสัญญาณโทรทัศน์ | |
| • ทฤษฎีทั่วไป | 1 |
| • ส่วนประกอบของสัญญาณภาพ | 3 |
| • การสแกนของสัญญาณภาพ | 4 |
| • ทฤษฎีการสร้างภาพโทรทัศน์ | 6 |
| • องค์ประกอบพื้นฐานของสัญญาณภาพ | 7 |
| • การกำเนิดแม่สี | 9 |
| • การแปลงสัญญาณอนาล็อกเป็นดิจิตอล | 12 |
| • การแปลงสัญญาณดิจิตอลเป็นอนาล็อก | 16 |
| • คุณสมบัติของดีพูเอคอนเวอร์เตอร์ (D/A Converter) | 18 |
| • ดีเลย์ลายน์ | 19 |
| บทที่ 2 ทฤษฎีเกี่ยวกับทีวีวอลล์ | |
| • หลักการของทีวีวอลล์ | 20 |
| • ส่วนประกอบของทีวีวอลล์ | 21 |
| • ดิจิตอลวีดีโอ | 22 |
| • ขบวนการการดิจิตาไลเซชัน | 22 |
| • หน่วยความจำภาพ | 23 |
| • กระบวนการแยกภาพ | 23 |
| • ดีโคเดอร์ | 26 |
| บทที่ 3 ระบบทีวีวอลล์ | |
| • Video decoder | 31 |
| • Video sync separator | 31 |
| • Control Unit | 32 |
| • A/D Converter | 32 |
| • Data Latch | 35 |

| | |
|---|----|
| ● Read/Write address Signal & Memory select generator | 35 |
| ● Read/Write signal | 38 |
| ● Buffer & multiplexing | 40 |
| ● Data Buffer | 43 |
| ● Memories | 44 |
| ● D/A Converter | 48 |
| ● Encoder | 48 |
| บทที่ 4 การทดลองและวิจารณ์การทดลอง | |
| ● ปัญหาที่ประสบกับการทดลอง | 59 |
| ● แนวทางพัฒนาต่อไป | 59 |
| ภาคผนวก ก แสดงรูปต่างๆ ของอุปกรณ์และแผนวงจรการทดลอง | |
| ภาคผนวก ข แสดงวงจรที่ใช้ในการทดลอง | |
| ภาคผนวก ค รายละเอียดของอุปกรณ์ | |
| บรรณานุกรม | |

สารบัญรูป

| รูปภาพ | หน้า |
|--|------|
| บทที่ 1 | |
| รูปที่ 1.1 แสดงการสแกนเส้นคู่และคี่ | 6 |
| รูปที่ 1.2 แสดงการจัดวางของกระจกและหลอดภาพอย่างง่าย | 9 |
| รูปที่ 1.3 แสดงสัดส่วนของแม่สี | 11 |
| รูปที่ 1.4 แสดงบล็อกไดอะแกรมของ D/A Converter | 12 |
| รูปที่ 1.5 แสดงการแซมปลิง | 13 |
| รูปที่ 1.6 แสดงวงจรแฟลช A/D Converter | 14 |
| รูปที่ 1.7 แสดงวงจรโดยใช้ลอจิกเกต | 15 |
| รูปที่ 1.8 แสดงการเปลี่ยนสัญญาณขนาด 4 บิต แบบความต้านทานหลายตัว | 17 |
| รูปที่ 1.9 แสดงวงจร R-2R Ladder | 18 |
| บทที่ 2 | |
| รูปที่ 2.1 แสดงส่วนประกอบของทีวีวอลล์ | 21 |
| รูปที่ 2.2 แสดงรายละเอียดความแตกต่างของจำนวนบิตต่อพิกเซล | 24 |
| รูปที่ 2.3 แสดงลักษณะการแซมปลิง | 26 |
| รูปที่ 2.4 แสดงลักษณะสัญญาณที่ได้จากภาค Decoder | 26 |
| บทที่ 3 | |
| รูปที่ 3.1 แสดง Block Diagram of TV WALL system | 29 |
| รูปที่ 3.2 แสดง Block Diagram ของ CA3318 | 33 |
| รูปที่ 3.3 แสดงการควบคุมระดับด้วยขาควบคุมเฟส | 34 |
| รูปที่ 3.4 แสดงความสัมพันธ์ของสัญญาณ Clock สัญญา 5 แอดเดรสการอ่านการเขียน | 35 |
| รูปที่ 3.5 แสดงตารางสัญญาณแอดเดรสการอ่านและการเขียน หน่วยความจำ | 36 |
| รูปที่ 3.6 แสดงการเลือกหน่วยความจำในการเขียนข้อมูล | 37 |
| รูปที่ 3.7 แสดง Truth Table ของ SRAM 6264 | 39 |

| | | |
|----------------|--|----|
| รูปที่ 3.8 | แสดง Timing Waveform ของ SRAM 6264 | 39 |
| รูปที่ 3.9 | แสดง Timing Waveform การอ่านของ SRAM 6264 | 40 |
| รูปที่ 3.10 | แสดงการทำงานของ Multiplexes และส่วนของ Buffer | 40 |
| รูปที่ 3.11 | แสดงการต่อสัญญาณเลือกหน่วยความจำเข้ากับหน่วย ความจำชุด A และ B | 42 |
| รูปที่ 3.12 | แสดงการขยายสัญญาณควบคุมการอ่านและเขียน หน่วยความจำด้วย Buffer | 43 |
| รูปที่ 3.13 | แสดงการควบคุม Buffer ของหน่วยความจำ | 44 |
| รูปที่ 3.14 | แสดงโครงสร้างของหน่วยความจำ SRAM 6264 | 45 |
| รูปที่ 3.15 | แสดงการจัดหน่วยความจำในการเขียนข้อมูลภาพ ตามตำแหน่งของสัญญาณแอดเดรส | 46 |
| รูปที่ 3.16 | แสดงการขยายพิกเซลและการขยายข้อมูลจากหน่วย ความจำให้เต็มจอภาพ | 47 |
| รูปที่ 3.17 | แสดงการใช้งาน DAC 0800 | 48 |
| บทที่ 4 | | |
| รูปที่ 4.1 | แสดงสัญญาณสีรวมและสัญญาณ Horizontal Synchronous | 49 |
| รูปที่ 4.2 | แสดงสัญญาณที่กำหนดระยะเวลาในการอ่านข้อมูลและ แสดงสัญญาณที่กำหนดระยะเวลาในการเขียนข้อมูล | 50 |
| รูปที่ 4.3 | แสดงสัญญาณแอดเดรสที่ใช้ในการเขียนและอ่าน ของฟิลต์แรก แสดงสัญญาณแอดเดรสที่ใช้ในการเขียนและอ่าน ของฟิลต์ที่สอง และแสดงสัญญาณภาพ 1 เฟรม | 51 |
| รูปที่ 4.4 | แสดงสัญญาณควบคุมเลือกการเขียนข้อมูล | 52 |
| รูปที่ 4.5 | แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลใน 1 ฟิลต์ | 53 |
| รูปที่ 4.6 | แสดงสัญญาณในการควบคุมการอ่านของหน่วยความจำ และสัญญาณลুমิแนนซ์ | 54 |
| รูปที่ 4.7 | แสดงสัญญาณควบคุมการเขียนและสัญญาณลุมิแนนซ์ | 55 |
| รูปที่ 4.8 | แสดงสัญญาณควบคุมการทำงานในฟิลต์ต่างๆ | 56 |
| รูปที่ 4.9 | แสดงตำแหน่งเริ่มต้นของการอ่านเขียนข้อมูลในฟิลต์ที่ 1 | 57 |
| รูปที่ 4.10 | แสดงตำแหน่งสุดท้ายของการอ่านเขียนข้อมูลในฟิลต์ที่ 1 | 57 |

| | |
|--|----|
| รูปที่ 4.11 แสดงตำแหน่งเริ่มต้นของการอ่านเขียนข้อมูลในฟิล์มที่ 2 | 58 |
| รูปที่ 4.12 แสดงตำแหน่งสุดท้ายของการอ่านเขียนข้อมูลในฟิล์มที่ 2 | 58 |



สารบัญตาราง

| ตาราง | หน้า |
|--|------|
| บทที่ 1 | |
| ตารางที่ 1.1 แสดงระบบของโทรทัศน์ต่าง ๆ | 2 |
| ตารางที่ 1.2 แสดงความต่างสี | 11 |
| ตารางที่ 1.3 แสดงค่าลจิกที่เอชทีฟุตต่าง ๆ | 15 |
| บทที่ 3 | |
| ตารางที่ 3.1 แสดงตารางสัญญาณแอนเดรสการอ่านและ การเขียนหน่วยความจำ | 41 |



บทนำ

แนวความคิดและที่มา

จอภาพที่มีขนาดใหญ่ นั้น นอกจากจะมีราคาแพง ยากต่อการบำรุงรักษาและเคลื่อนย้ายแล้ว ยังมีภาพที่ไม่ค่อยละเอียดเท่าใดนัก เมื่อเราสามารถนำจอภาพหลายๆ จอ มาทำเป็นภาพเดี่ยวดังกล่าวมาแล้วนั้น ภาพที่ได้แต่ละจอ นั้นยังคงมีความละเอียดเหมือนเดิม TV WALL นั้นนอกจากจะมีข้อดีกว่าจอภาพที่มีขนาดใหญ่จอเดียว ยังสามารถที่จะประยุกต์ใช้งานแต่ละจอเป็นอิสระต่อกันได้

ในปัจจุบันเทคโนโลยีทางด้านโทรทัศน์มีหลากหลายรูปแบบ และเนื่องจากปัญหาที่ว่าเมื่อต้องการให้ผู้คนจำนวนมากสามารถมองเห็นสัญญาณภาพที่มีขนาดใหญ่ได้อย่างชัดเจน เมื่อเราใช้จอภาพที่มีขนาดใหญ่ก็ติดปัญหาตรงที่ว่า การบำรุงรักษา และมีราคาแพง ทำให้แนวความคิดในการนำจอภาพหลายๆ จอ ทำการรวมเป็นจอเดี่ยวเรียกว่า TV WALL

อีกทั้งยังทำให้มีการพัฒนาเทคโนโลยีทางด้าน การรวมสัญญาณโทรทัศน์อย่างต่อเนื่อง เพื่อที่จะสามารถใช้เทคโนโลยีอื่นเข้ามาช่วยเพื่อทำให้วงจรมีประสิทธิภาพจะมีราคาถูกลงมากกว่าเดิม

ชื่อโครงการ

เครื่องแบ่งภาพ (Video Multi Section)

วัตถุประสงค์

- สามารถทำให้เรารู้ถึงเทคโนโลยีทางด้านโทรทัศน์
- สามารถถ่ายทอดเทคโนโลยีผ่านทางปริญญาบัตรแก่ผู้สนใจ
- เป็นแนวทางแก่ผู้สนใจสามารถพัฒนาเทคโนโลยีให้ดียิ่งขึ้น

แนวทางในการพัฒนา

โครงการขั้นนี้ทำการแยกสัญญาณภาพแล้วไปอ่านเขียนลงในหน่วยความจำ (Read Only Memory: RAM) ซึ่งก็มีประสิทธิภาพระดับหนึ่ง แต่ก็มีข้อเสียคือ ชิ้นงานจะมีขนาดใหญ่ มีการสิ้นเปลืองพื้นที่โดยสูญเปล่าเมื่อเราต้องการให้มีประสิทธิภาพ จำนวนข้อมูลที่แปลงเป็นดิจิตอลมีขนาดใหญ่ ดังนั้น RAM ที่ใช้ต้องมีจำนวนที่มากตาม

เนื้อหาโดยสังเขป

บทที่ 1 ได้กล่าวถึงทฤษฎีเกี่ยวกับของสัณฐานภาพโทรทัศน

บทที่ 2 ได้กล่าวถึงทฤษฎีต่างๆ ที่นำมาประกอบเป็นเนื้อหาในการทำงานของโครงงานนี้

บทที่ 3 ได้กล่าวถึงการทดลองในภาคต่างๆ

บทที่ 4 ได้กล่าวถึงผลการทดลองที่แสดงรูปสัณฐานจากภาคต่างๆ ในโครงงาน



บทที่ 1

ความรู้เบื้องต้นเกี่ยวกับการสร้างภาพโทรทัศน์

ทฤษฎี

กล่าวโดยทั่วไปโทรทัศน์ก็คือ การส่งกระจายเสียงพร้อมทั้งภาพที่เคลื่อนไหวออกไปในรูปของสัญญาณโทรทัศน์ และส่วนของการรับสัญญาณนี้เปลี่ยนให้เป็นสัญญาณเสียงและภาพที่ต้องการ ภาพที่เคลื่อนไหวติดต่อกันบนจอเครื่องรับโทรทัศน์นั้นความจริงคือ ผลของการส่งและรับภาพนิ่ง ซึ่งแต่ละภาพมีความแตกต่างกันเล็กน้อยหลายๆ ภาพต่อเวลานั้นเอง ซึ่งเป็นหลักการเดียวกันกับการฉายภาพยนตร์ แล้วภาพนั้นก็จางหายไปในกระพริบตา ก็ยังจะรู้สึกติดตาอยู่อีกชั่วระยะเวลาหนึ่ง ลักษณะพิเศษนี้มีชื่อเรียกว่า Persistence of vision ด้วยเหตุนี้ หากมีการฉายภาพนิ่งซึ่งแต่ละภาพมีความแตกต่างเล็กน้อย ติดต่อกันหลายๆ ภาพต่อวินาที สายตาคนเราก็จะเห็นเป็นภาพเคลื่อนไหวได้อย่างต่อเนื่องกันไป โดยไม่มีการหยุดชะงัก ซึ่งผลของการทดลองกับคนหมู่มากแสดงให้เห็นว่า สายตาของคนเราจะจับอาการกระพริบของภาพไม่ได้เลย หากจำนวนภาพนิ่งต่อวินาทีนั้นจะมีจำนวนเกินกว่า 16 ภาพขึ้นไป การส่งโทรทัศน์ก็ใช้หลักการเดียวกัน

ระบบของโทรทัศน์ที่สำคัญ ที่ใช้กันอยู่ทั่วโลกขณะนี้มีอยู่ 3 ระบบ

1. ระบบ NTSC (National Television System Committee)
2. ระบบ SECAM (Sequential a memories หรือ Sequential color with memory)
3. ระบบ PAL (Phase Alternating Line)

ซึ่งแม้ว่าประเทศต่างๆ จะรับระบบนี้ไว้เป็นมาตรฐานในกิจการโทรทัศน์ของแต่ละประเทศ แต่รายละเอียดอื่นๆ ของระบบอาจจะมีความแตกต่างกันออกไปอีก โดยทั่วไปประเทศที่ใช้ระบบไฟฟ้าที่จ่ายตามบ้านแบบ 50 Hz ก็จะใช้อัตราความถี่กวาดแนวตั้งเท่ากับ 50 Hz ซึ่งจำนวนเฟรมต่อวินาทีจะเป็น 25 เฟรม (Frame) และ 30 เฟรม

ประเทศไทยรับเอาระบบ PAL ซึ่งเป็นระบบที่ใช้แพร่หลายในประเทศภาคพื้นยุโรป คือ 625 เส้นต่อ 1 เฟรม และ 25 เฟรมต่อวินาที

มีข้อสังเกตว่าทุกระบบจะใช้วิธี Odd - line interlacing (กล่าวคือ 2 ฟิลด์ (Field) ประกอบเป็น 1 เฟรม) ค่า aspect ratio เท่ากับ 4 ต่อ 3 และการมอดูเลเตอร์ (Modulator) ของสัญญาณภาพเป็นแบบ AM โดยมีมัลติเพล็กซ์ (Multiplex) สัญญาณสีด้วยพาหะรอง

| | ประเทศในแถบ อเมริกาเหนือ อเมริกาใต้ สหรัฐอเมริกา แคนาดา, ญี่ปุ่น | ประเทศในแถบ ยุโรปตะวันตก เยอรมัน ,อิตาลี และสเปน | อังกฤษ | ฝรั่งเศส | รัสเซีย |
|------------------------|--|---|--------|----------|---------|
| เส้นต่อเฟรม | 525 | 625 | 625 | 625 | 625 |
| เฟรมต่อวินาที | 30 | 25 | 25 | 25 | 25 |
| ความถี่ฟิลด์ (Hz) | 60 | 50 | 50 | 50 | 50 |
| ความถี่ลายน์ (Hz) | 15750 | 15625 | 15625 | 15625 | 15625 |
| ความกว้างภาพ (MHz) | 4.2 | 5 หรือ 6 | 5.5 | 6 | 6 |
| ความกว้างช่อง (MHz) | 6 | 7 หรือ 8 | 8 | 8 | 8 |
| มอดูเลชันภาพ | - | - | - | + | - |
| สัญญาณเสียง | FM | FM | FM | FM | FM |
| ระบบโทรทัศน์สี | NTSC | PAL | PAL | SECAM | SECAM |
| คลื่นพาหะรอง (MHz) | 3.58 | 4.43 | 4.43 | 4.43 | 4.43 |

ตารางที่ 1.1 แสดงระบบของโทรทัศน์ต่าง ๆ

สมมติว่า ต้องการออกอากาศรายการสด ไมโครโฟนในห้องส่งจะช่วยเปลี่ยนสัญญาณเสียงให้เป็นสัญญาณทางไฟฟ้า ในทำนองเดียวกัน กล้องโทรทัศน์ก็จะช่วยเปลี่ยนภาพในห้องส่งให้เป็นสัญญาณไฟฟ้าอีกทีหนึ่ง ทั้ง 2 ชนิดนี้ยังมีกำลังในการส่งน้อย ยังไม่เหมาะสมในการที่จะนำออกอากาศได้ทันที จึงจำเป็นต้องมีการขยายเสียงก่อน โดยผ่านทางเครื่องขยายเสียงและขยายภาพตามลำดับ หลังจากนั้น จึงนำออกสู่เครื่องส่งโทรทัศน์เพื่ออาศัยให้สัญญาณวิทยุเป็นตัวพานำออกอากาศโดยวิธีทางการไฟฟ้าที่เรียกว่า Modulation ซึ่งมีอยู่หลายแบบด้วยกัน สัญญาณที่มาถึงเครื่องรับโทรทัศน์ โดยการช้อนเอาสัญญาณภาพและเสียงไว้ในสัญญาณวิทยุที่กล่าวถึงนี้คือ สัญญาณโทรทัศน์

สัญญาณโทรทัศน์ที่กระจายออกไปในอากาศนี้ จะมีความเข้มมากก็แต่เฉพาะในบริเวณที่มีระยะใกล้สถานีโทรทัศน์ และจะอ่อนกำลังลงเมื่อระยะทางมากขึ้นตามลำดับ ฉะนั้นหากเครื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รับอยู่ใกล้สถานีมาก มักจำเป็นต้องใช้สายอากาศนอกติดตั้งไว้บนขอบชายคาบ้าน แล้วต่อสายส่งสัญญาณหรือสายพีดีเดอริไปยังเครื่องรับโทรทัศน์ เพื่อช่วยให้รับภาพได้ชัดเจนยิ่งขึ้น เครื่องรับโทรทัศน์เหล่านี้จะมีวงจรต่างๆ หลายอย่าง ซึ่งจะทำหน้าที่ขยายสัญญาณโทรทัศน์ แล้วแยกสัญญาณภาพกับสัญญาณเสียงออกจากสัญญาณวิทยุพาห้ด้วยวิธีทางไฟฟ้า ที่เรียกว่า Demodulation ซึ่งมีหลายแบบอีกเช่นเดียวกัน เพื่อให้ภาพที่ต้องการมาปรากฏบนจอหลอดภาพ และมีเสียงที่ลำโพงเครื่องรับโทรทัศน์ ให้เหมือนกับภาพและเสียงในห้องส่งทุกประการ

เพื่อเป็นการทบทวนความรู้เบื้องต้นสำหรับการแก้ไขเครื่องรับโทรทัศน์ ในหัวข้อต่อ ๆ ไป จักได้กล่าวถึงส่วนประกอบภาพ วิธีการสแกนและการหักเหของลำอิเล็กตรอนและเรื่องอื่น ๆ ที่เกี่ยวข้องโดยสังเขป

1.1 ส่วนประกอบของสัญญาณภาพ

หากพิจารณาดูภาพหรือภาพที่ปรากฏในหน้าหนังสือพิมพ์และวารสารต่าง ๆ แล้วจะเห็นว่า ภาพเหล่านี้ประกอบขึ้นด้วยจุดดำเล็กเป็นจำนวนมากซึ่งมีทั้งส่วนที่ดำสนิทและส่วนที่จาง ขนาดของจุดดำในส่วนของภาพที่มีดสนิท ก็จะมีใหญ่กว่าขนาดของจุดดำในส่วนที่จาง จำนวนจุดดำที่มีมากหรือน้อยนี้ จะมีผลทำให้ภาพมองดูละเอียดหรือหยาบแตกต่างกันด้วย ระยะทางที่มองดูภาพก็เข้ามามีส่วนสำคัญอยู่ไม่น้อย ภาพที่หยาบแต่ถ้าหากมองดูในระยะทางซึ่งไกลกว่าระยะที่เรามองดูภาพละเอียด ก็อาจจะรู้สึกว่าจะดูได้เหมือนกัน

ในทำนองเดียวกันภาพที่ปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์นั้นก็ประกอบขึ้นด้วยเส้นขวางเล็ก ๆ ในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นนี้ก็มีส่วนทั้งที่ดำสนิท ส่วนที่จาง และส่วนที่สว่างมารวมกันอยู่ เส้นขวางเล็ก ๆ ตามแนวนอนเหล่านี้มีชื่อเรียกว่าเส้นสแกนซึ่งประกอบไปด้วยส่วนหรือจุดเล็ก ๆ ที่มีทั้งมืดและสว่างปะปนกัน

ฉะนั้น ภาพที่ปรากฏบนจอภาพจึงพึงประกอบขึ้นด้วยจุดเล็ก ๆ ซึ่งมีระดับของความสว่างแตกต่างกันเป็นจำนวนมากมาย จุดเล็ก ๆ เหล่านี้มีชื่อเรียกว่าส่วนประกอบของภาพหรือ Picture elements ซึ่งมีความสัมพันธ์กับความละเอียดของภาพมาก หากจำนวนจุดเล็ก ๆ หรือจำนวนเส้นสแกนในแนวนอนมีมากยิ่งขึ้นเพียงไร ภาพที่เห็นบนจอภาพก็จะมองดูละเอียดมากขึ้นเพียงนั้น ฉะนั้นโทรทัศน์ระบบยุโรปซึ่งมีจำนวนเส้นสแกน 625 จึงให้ภาพละเอียดกว่าโทรทัศน์ระบบอเมริกัน แม้จะมีจำนวนเส้นสแกนน้อยกว่าจำนวนเส้นของโทรทัศน์ ระบบยุโรปซึ่งจะทำให้เห็นภาพหยาบไปบ้างก็ตาม แต่ถ้าหากมองดูในระยะห่างประมาณสี่ถึงแปดเท่าของความสูงแล้วก็จะรู้สึกว่าเป็น

ภาพที่พอใช้ได้เหมือนกัน นอกจากนี้ สายตาของคนเราส่วนมาก ยังนิยมมองดูภาพที่มีขนาดอัตราส่วนความกว้างต่อความสูงของภาพ เป็นสี่ต่อสามอีกด้วย

1.2 การสแกนสัญญาณโทรทัศน์

จากองค์ประกอบที่ได้กล่าวมาตอนต้น เครื่องส่งจะรับภาพแล้วเปลี่ยนพลังงานแสงเป็นพลังงานไฟฟ้าส่งเป็นจุดขาวดำมา เครื่องรับจะรับเอาสัญญาณเหล่านี้มาเรียงกันใหม่โดยการกวาดเป็นเส้นภาพขึ้นที่หน้าจอ วิธีการนี้เราเรียกว่า การสแกน (Scanning) โดยตัวที่มีหน้าที่สำคัญคือ จอภาพหรือหลอดภาพนั่นเอง หลอดภาพมีโครงสร้างคล้ายกับหลอดสุญญากาศทั่วไปที่ปล่อยอิเล็กตรอนออกมาจากแคโทด แล้วจะมีการดึงลำอิเล็กตรอนให้วิ่งออกไปเป็นลำกระทบกับอาโนด (Anode) หรือหน้าจอ ตรงหน้าจอนั้นมีการฉาบสารเรืองแสงไว้ เพื่อให้เกิดอาการเรืองแสงของจอภาพ

การสแกนมี 2 วิธีคือ การสแกนแบบก้าวหน้า (progressive Scanning) กับการสแกนแบบเส้นสลับ (Interlaced Scanning)

การที่จะทำให้การสแกนมีความต่อเนื่องขององค์ประกอบตามที่ได้กล่าวมาแล้วนั้น จะต้องคำนึงถึงหลัก 3 ประการคือ


1. ลำอิเล็กตรอนที่กวาดไปทางแนวนอน (Horizontal Scanning) ในแต่ละครั้ง จะต้องสามารถครอบคลุมองค์ประกอบภาพทั้งหมดของเส้นนั้นๆ
2. ในแต่ละเส้นของการสแกนของลำอิเล็กตรอน ลำแสงจะต้องกวาดกลับด้วยความเร็วสูงไปยังด้านซ้ายเพื่อเริ่มต้นเส้นทางแนวนอนในลำดับต่อไปเวลาของการสะบัดกลับเรียกว่า "รีเทรซ" (Retrace) หรือ ฟลายแบ็ค (Flyback) ในกรณีดังกล่าวจะต้องไม่มีภาพใดๆ เพราะที่ทั้งกล้องถ่ายและหลอดภาพจะเกิดการแบล็คเอาท์ (Blank out) ในขณะนั้น
3. ในขณะที่เส้นสแกนสะบัดกลับมาเพื่อเริ่มต้นทางซ้ายใหม่ ตำแหน่งทางแนวตั้งต้องตำแหน่งเดิม เพื่อให้การสแกนเส้นต่อไปไม่ทับกัน ทั้งนี้โดยการควบคุมของสัญญาณแนวตั้ง (Vertical Scanning)

การสแกนที่ใช้ในเครื่องรับโทรทัศน์ ถึงแม้ว่าหากให้มีการเรียงภาพเกินกว่า 16 ภาพต่อวินาทีแล้วสายตาจะเห็นเป็นภาพที่ต่อเนื่องจากการทดลองสแกนเส้นภาพพบว่าแม้ภาพที่เกิดขึ้นจะเกิด 24 ภาพต่อวินาทีแล้วก็ตามยังมีการกระพริบ (Flicker) เกิดขึ้นเนื่องจากในขณะที่มีการสแกนเริ่มจากขอบบนลงมาด้านล่าง แสงทางด้านบนในความรู้สึกของมนุษย์เริ่มมีตลกว่าด้านล่าง เวลาที่ลำแสงการสแกนกลับไปด้านบน ด้านล่างก็จะเกิดปัญหาเช่นเดียวกัน ทำให้ความรู้สึก

ต่อกรณีนี้ก็คือ เกิดแสงกระพริบหรือวูบวาบขึ้น (Flicker) ดังนั้นจะไม่ให้เกิดการกระพริบจึงต้อง
ใช้การสแกนสลับเส้นหรือ บางคนเรียกว่า การสแกนแบบสอดแทรก (Interlaced Scanning)
 โดยครั้งแรกจะสแกนพิลด์คี่ (Odd Line Trace) และต่อไปจะสแกนพิลด์คู่ (Even Line Trace)
 เป็นการสแกนแบบเส้นเว้นเส้นนั้นหมายความว่า ภาพ 1 เฟรม (Frame) ต้องใช้การสแกนแนว
ตั้งถึง 2 ครั้ง หรือ 2 พิลด์

ตามมาตรฐาน ซีซีไออาร์ (CCIR) ใช้เส้นสแกน 625 เส้นต่อ 1 ภาพ และใช้ภาพ 25ภาพ
ต่อ 1 วินาที ดังนั้นใน 1 พิลด์จะมีเส้นสแกน 312.5 เส้น ภาพหนึ่งแต่ละภาพซึ่งเป็นส่วนประกอบของ
องค์ประกอบภาพจะเกิดขึ้นภายใน 1/25 วินาที ความถี่ที่ใช้ในการหักเหลำอิเล็กตรอนในแนวนอน
จึงได้จากจำนวนเส้นภาพ 625 เส้น คูณกับจำนวนภาพในแต่ละเฟรม ดังนั้นเราจึงสามารถหา
ความถี่ได้จาก 625×25 เท่ากับ 15625 Hz ความถี่หักเหทางแนวตั้งจึงเท่ากับ 50 Hz นั้นเอง

จากรูปที่ 1.1 ได้แสดงวิธีการของการสแกนแบบสอดแทรกของระบบโทรทัศน์ ที่ใช้กันอยู่
ในปัจจุบันโดยเมื่อเริ่มการสแกน สมมุติว่าการเริ่มสแกนในกรณีนี้ใช้การสแกนจากพรมที่เป็นเส้น
สแกนคี่ โดยเริ่มจาก A ซึ่งอยู่ทางด้านซ้ายและกวาดไปทางด้านขวานับเป็นเส้นสแกนที่ 1 แล้ว
จึงเริ่มสแกนเส้นที่ 3, 5, 7, 9 ต่อไปเรื่อยๆ จนกระทั่งได้ 312.5 เส้นในระบบ CCIR ซึ่งก็จะ
เป็นจุด B จุดนี้การสแกนจะถูกหักเหทางแนวตั้ง ซึ่งเรียกว่าวอร์ติคัลรีเทรซ (vertical Retrace)
หรือสัญญาณปลายแอมป์ ดึงกลับไปยังตำแหน่งจุด C เพื่อเริ่มต้นการสแกนเส้นคู่ใหม่



รูปที่ 1.1 แสดงการสแกน เส้นคู่ และ คี่

1.3 ทฤษฎีสัญญาณภาพโทรทัศน์

การสร้างภาพโทรทัศน์ทั่วไปใช้หลอดภาพแบบ CRT (Cathode Ray Tube) ทำหน้าที่เปลี่ยนสัญญาณภาพที่อยู่ในรูปของสัญญาณไฟฟ้าให้เป็นภาพปรากฏที่จอ การทำงานของหลอดภาพ เริ่มจากสัญญาณไฟฟ้าที่ถูกป้อนเข้าที่ขั้วแคโทด (Cathode) ของหลอดภาพ ขณะเดียวกันที่ขั้วแอโนดจะถูกทำให้ร้อน อิเล็กตรอน (Electron) จะเกิดการกระจายตัว แต่เนื่องจากที่บริเวณด้านหน้าของหลอดภาพหรือขั้วแอโนด (Anode) มีแรงดันไฟบวกสูงมาก อิเล็กตรอนซึ่งมีศักย์เป็นลบ เคลื่อนที่ไปหาศักย์บวกที่ขั้วแอโนดอย่างรวดเร็ว ในระหว่างทางต้องผ่านขั้วกริด (Grid) ทำให้เกิดการรวมตัวเป็นลำอิเล็กตรอน (Electron Beam) เมื่อไปตกกระทบที่ผิวด้านหน้าของจอภาพที่ฉาบไว้ด้วยสารฟอสเฟอร์ (Phosphor) จึงทำให้เกิดแสงสว่างขึ้น และจะสว่างมากหรือน้อยขึ้นอยู่กับปริมาณอิเล็กตรอนที่ตกลงมากระทบ นั่นคือถ้าสัญญาณภาพมีระดับแรงดันสูง ปริมาณอิเล็กตรอนที่ออกจากขั้วแคโทด (Cathode) ก็จะมีมาก บนจอก็สว่างมาก สำหรับหลอดภาพโทรทัศน์ จะเรียกในส่วนของอุปกรณ์ปล่อยอิเล็กตรอนว่า ปืนอิเล็กตรอน (Electron gun) การยิงอิเล็กตรอนออกจากปืนอิเล็กตรอนนั้น ยังไม่อาจทำให้เกิดเป็นภาพได้ แต่จะทำให้เกิดแสงเพียงจุดเดียว เพราะลำอิเล็กตรอนยังไม่ทำให้เกิดการหักเห สิ่งสำคัญที่ทำให้อิเล็กตรอนหักเหคือ สนามแม่เหล็กไฟฟ้าที่ใช้คอล์ย (Yoke Coil) เรียกการหักเหนี้ว่า การกวาด หรือ การสแกน (Scan)

ภาพๆ หนึ่งของโทรทัศน์ขาวดำ ประกอบด้วยจุดขาวและจุดดำเป็นจำนวนมาก จุดเหล่านี้เรียกว่า ส่วนประกอบของภาพ (Picture Element) ดังได้กล่าวมาแล้วว่าภาพที่สร้างขึ้นที่จอภาพของโทรทัศน์ได้จากการกวาดไปมาของลำอิเล็กตรอนจนเต็มหน้าจอ การกวาดทำให้เกิดเส้นเรียกว่า เส้นสแกน (Scan Line) จำนวนเส้นสแกนจึงมีผลต่อความละเอียดของภาพ ถ้าเส้นสแกนน้อยภาพก็จะดูหยาบ สำหรับภาพสีก็ใช้หลักการเดียวกัน แต่ 1 จุดภาพจะมีอยู่ 3 สี จึงต้องมีปืนอิเล็กตรอน 3 กระบอก สำหรับกำเนิดลำอิเล็กตรอน คือ สีแดง (Red) , สีเขียว (Green) , สีน้ำเงิน (Blue) ซึ่งเป็นอิเล็กตรอนแม่สี

ระบบโทรทัศน์ที่ใช้ในประเทศไทยเป็นระบบ PAL (Phase Alternating Line) มีจำนวนเส้นสแกนทั้งหมด 625 เส้นต่อภาพ แต่ส่วนที่เป็นข้อมูลภาพมีเพียง 576 เส้น ที่เหลือจากนี้เป็นส่วนของเส้นสะบัดกลับทางแนวตั้ง ซึ่งบังคับไม่ให้ปรากฏบนจอ โดยสัญญาณแบบลอคี้กิ้ง (Blanking) ระบบ PAL ใช้ความถี่ในการสร้างภาพจำนวน 25 ภาพต่อวินาที และเพื่อเป็นการลดการกระพริบของภาพจึงใช้วิธีการสแกนแบบสลับเส้น (Interlaced Scanning) วิธีนี้ 1 ภาพจะทำการสแกน 2 ครั้ง การสแกน 1 ครั้งจะทำการสแกน 1 ฟิลด์ (Field) และการสแกน 2 ฟิลด์ เราเรียกว่า 1 เฟรม (Frame)

1.4 องค์ประกอบพื้นฐานของสัญญาณภาพ

เครื่องรับสัญญาณโทรทัศน์ใช้สัญญาณภาพ (Video Signal) ในการกำเนิดภาพที่จอ ทีวี วอลล์ (TV WALL) ก็อาศัยสัญญาณภาพเหมือนกัน ในระบบ PAL สัญญาณภาพประกอบไปด้วย ส่วนที่สำคัญ ๆ คือ

- สัญญาณลูมิแนนซ์ (Luminance Signal) หรือสัญญาณความสว่างและมีดบนจอภาพ จนมองเห็นเป็นภาพขาวดำ
- สัญญาณโครมิแนนซ์ (Chrominance Signal) หรือสัญญาณสีรวม เป็นสัญญาณที่ทำให้ภาพเกิดเป็นสีต่างๆ คือ สัญญาณสีแดง (Red), สีเขียว (Green), และสีน้ำเงิน (Blue) แต่ในการแพร่ภาพสัญญาณโทรทัศน์เพื่อประหยัดช่องสัญญาณจึงส่งสัญญาณสีนี้ในรูปผลต่างของสัญญาณความสว่างคือ R-Y, B-Y, G-Y แต่สัญญาณ G-Y ไม่ได้ถูกนำรวมกับสัญญาณภาพด้วย เพราะสัญญาณสีเขียวสามารถสร้างจากสัญญาณ R-Y และ B-Y ที่เครื่องรับโทรทัศน์ได้
- สัญญาณซิงค์ทางแนวตั้ง (Vertical synchronize) สัญญาณนี้ควบคุมให้เส้นสแกนสะบัดกลับไปด้านบนของจอภาพเมื่อเส้นสแกนกวาดมาถึงเส้นสุดท้ายของฟิลด์ภาพเพื่อเริ่มกวาดฟิลด์ภาพใหม่
- สัญญาณซิงค์ทางแนวนอน (Horizontal synchronize) สัญญาณนี้ควบคุมให้เส้นสแกนสะบัดกลับเพื่อเริ่มกวาดเส้นใหม่มีความถี่ 15625 Hz
- สัญญาณแบล็งคิง (Blanking) สัญญาณนี้ควบคุมการเลยเส้นที่เกิดจากการสะบัดกลับของเส้นสแกนไม่ให้แสดงบนจอมี 2 ชนิด คือ สัญญาณแบล็งคิงทางแนวตั้งและทางแนวนอน
- สัญญาณอีควอลไลซิง (Equalizing) มีหน้าที่ควบคุมให้การสแกนแต่ละเส้นถูกต้องตามตำแหน่งของมัน

1.4.1 สัญญาณลูมิแนนซ์ (Luminance Signal)

สัญญาณที่ออกจากภาค IF รวมมีขนาดราว 2 โวลท์ ซึ่งจะต้องถูกตีเทคเป็นสัญญาณคอมโพสิทวิดีโอ (Composite Video) โดยทั่วไปสัญญาณขาวดำ สัญญาณสีสัญญาณเสียง จะแยกออกไปยังภาคที่เกี่ยวข้องที่วงจรตีเทคเตอร์นี้

สำหรับเครื่องรับขาวดำจะนำเฉพาะสัญญาณขาวดำ (Y) ไปใช้ในการสร้างภาพโดยการนำสัญญาณ (Y) ที่ได้จากการตีเทคกรอบ (Envelope) มีขนาดราว 1 โวลท์ ไปขยายให้มีขนาดเพิ่มเป็นราว 150 โวลท์

1.4.2 สัญญาณโครมิแนนซ์ (Chrominance Signal)

ซึ่งได้จากภาคโครมิแนนซ์ ภาคนี้บางที่เรียกว่า ภาคดีโคเดอริส (color Decoder) ทำหน้าที่หลักคือ แยกสัญญาณความแตกต่างสีออกจากสัญญาณคอมโพสิทส์ (Color Composite) ซึ่งส่งมาโดยปราศจากพาหะรอง ภาคดีโคเดอริสนี้ทำงานตรงข้ามกับภาคเอนโคเดอริ (Encoder) ที่เครื่องส่ง กล่าวคือผลิตพาหะรองขึ้นเองเพื่อนำไปใช้ในกรรมวิธีดีมอดูเลชัน (Demodulation)

สัญญาณโครมาที่เข้ามายังภาคนี้จะเป็นวงจรรายหลายวงจร ซึ่งจูน (Tune) ไว้ที่ความถี่เท่ากับความถี่รอง 4.43 MHz สัญญาณโครมาที่มีขนาดเพียงไม่กี่สิบบิลลิโวลท์ก็จะเพิ่มขึ้นเป็นหลายโวลท์ เพื่อใช้ในการดีมอดูเลตในเครื่องรับระบบ PAL ส่วนใหญ่มักจะมีดีเลย์ไลน์ เพื่อหน่วงเวลาสัญญาณโครมา 1 เส้นเป็นเวลา 64 ไมโครวินาที การหน่วงเวลานี้เป็นส่วนหนึ่งของระบบ PAL เพื่อเพิ่มภูมิคุ้มกันต่อความผิดพลาดของสัญญาณโครมาในระหว่างทางจากเครื่องส่งมายังเครื่องรับ กรรมวิธีของ PAL ก็คือ การเฉลี่ยสัญญาณโครมาที่รับได้ในช่วงเวลา 2 เส้น (เฉลี่ยระหว่างสัญญาณเส้น ที่หน่วงเวลากับเส้นปัจจุบัน) ผลลัพธ์ที่ได้จากกรรมวิธีนี้จะเป็นสัญญาณ U และ V เพื่อนำไปดีมอดูเลตต่อไป เมื่อดีมอดูเลตแล้วก็จะได้สัญญาณความแตกต่างสี (R-Y) กับ (B-Y) ซึ่งยังต้องนำ (R-Y) และ (B-Y) มาผสมกันเพื่อคืนตัวสัญญาณ (G-Y) แล้วจึงป้อนสัญญาณความแตกต่างสีทั้งสามให้หลอดภาพ

ในภาคนี้จะมีการผลิตสัญญาณพาหะรองขึ้นเพื่อใช้ในการดีมอดูเลต เฟสและความถี่ของสัญญาณพาหะรองจะต้องเข้าจังหวะกับเครื่องส่ง การเข้าจังหวะหรือการซิงค์ของสัญญาณพาหะรองนี้ถูกควบคุมให้ถูกต้องโดยวงจรออสซิลเลเตอร์พาหะรองหรือ ซับออส (Sub Osc) กับสัญญาณเบิสต์

1.4.3 เบิสต์ (Burst)

สัญญาณเบิสต์หรือสัญญาณซิงค์ที่ถูกแยกออกจากสัญญาณคอมโพสิทส์ (Composite) โดยการเกต (Gate) ปิดเปิดประตูให้วงจรรายหลายที่เรียกว่า วงจรรายสเกต (Gated Amplifier) เลือกทำการขยายเฉพาะในช่วงเวลาที่มีสัญญาณเบิสต์มาเท่านั้น สัญญาณที่นำมาใช้ควบคุมการเกตก็คือ ฟลายแบ็คพัลส์นั่นเอง


สัญญาณพาหะรองที่ได้จะป้อนไปยังวงจรมอดูเลต 2 ชุดคือ (R-Y) กับ (B-Y) สัญญาณที่ป้อนนี้จะต่างเฟส (Phase) กันอยู่ 90 องศา นอกจากนี้สัญญาณที่จะป้อนไปยังชุดของ (R-Y) ซึ่งต้องผ่านวงจรมอดูเลต PAL เพื่อสลับเฟสในการดีมอดูเลตให้เข้าจังหวะกับการสลับเฟสที่เครื่องส่ง วงจรมอดูเลต PAL ควบคุมการสวิตช์โดยสัญญาณไอเดนตีที่ได้จากการสวิงหรือสลับเฟสของสัญญาณเบิสต์ (Swinging Burst)

ในการตีเทคสัญญาณเบสตันั้น ความแรงหรือแอมพลิจูดของสัญญาณเบสตันี้จะนำไปใช้ควบคุมอัตราขยายของวงจรขยายโครมา ทำนองเดียวกับการ AGP ในภาค IF วัตถุประสงค์ของการควบคุมอัตราขยายของวงจรขยายโครมานี้ หรือ ACC (Automatic Color Control) ก็เพื่อให้ระดับความเข้มของสีสม่ำเสมอ นอกจากนี้ในกรณีที่ไม่มีเบสตันี้ ภาพที่ปรากฏบนจอจะกลายเป็นขาวดำ มิฉะนั้นจะเห็นนอยส์ (Noise) หรือ สโนว์ (Snow) ของสีบนจอดูไม่สบายตา วงจรเปิดปิดภาพสีนี้เราเรียกว่าวงจรกำจัดสี (Color Killer) นั่นเอง เมื่อวงจรกำจัดสีทำงาน (ไม่มีเบสตันี้) ภาพจะถูกตัดสีออกกลายเป็นขาวดำ สัญญาณที่ใช้ตีเทคเรียกว่า เบสท์เกต หรือสัญญาณ sandcastle

1.5 การกำเนิดสัญญาณแม่สี R, G, B และสัญญาณ Y

หลักการของการส่งภาพในระบบโทรทัศน์สีก็คือ ตรวจสอบว่าแม่สีนั้นประกอบด้วยแม่สีเป็นปริมาณมากน้อยเพียงใด แล้วส่งข้อมูลของปริมาณแม่สีออกไปเครื่องรับ เครื่องรับก็จะนำข้อมูลปริมาณแม่สีนี้มาปรับแม่สีแล้วผสมกันตามสัดส่วน ก็จะได้ภาพสีที่ต้องการ ลองมาเปรียบเทียบระบบโทรทัศน์ขาวดำ ข้อมูลที่ส่งไปไม่ใช่ปริมาณแม่สีแต่เป็นปริมาณความสว่าง

วิธีตรวจปริมาณสีของภาพทำได้โดยการแยกออกไปใช้กระจกไดโครอิก (Dichroic Mirror) กระจกนี้มีคุณสมบัติให้แสงที่เราต้องการผ่านได้ ส่วนแสงที่ไม่ต้องการจะสะท้อนทิ้งไป ด้วยกระจกนี้เราสามารถแยกแสงสีแดง สีเขียว และสีน้ำเงินออกมา แล้วจึงนำแม่สีแสงที่แยกออกมาไปแปลงเป็นสัญญาณไฟฟ้าด้วย หลอดถ่ายภาพ



รูปที่ 1.2 แสดงการจัดวางของกระจกและหลอดภาพอย่างง่าย

จากรูปที่ 1.2 จะเห็นได้ว่าแสงจากภาพสะท้อนผ่านเลนส์ของกล้องถ่ายโทรทัศน์ แยกผ่านที่กระจกไดโครอิก 3 ชุด เป็นแม่สีทั้ง 3 คือ R, G, B แปลงเป็นสัญญาณไฟฟ้าที่หลอดถ่ายภาพ และขยายสัญญาณให้โตขึ้นโดยมีขนาดที่เหมาะสม จะถูกนำมาผ่านกรรมวิธีบางอย่างก่อนที่จะไปเข้าภาคเครื่องส่งออกอากาศต่อไป

สัญญาณแม่สีจากกล้องถ่ายภาพทั้ง 3 คือ R, G, B จะไม่สามารถส่งออกไปได้ เพราะต้องมีกรรมวิธีที่เหมาะสมเสียก่อน อันเนื่องมาจากต้องปรับให้ระบบโทรทัศน์สามารถใช้งานร่วมกับระบบโทรทัศน์ขาวดำที่มีอยู่เดิมได้ ด้วยเหตุนี้เองทำให้ระบบโทรทัศน์มีความซับซ้อนกว่าระบบโทรทัศน์ขาวดำ การใช้งานร่วมกันได้นี้มีศัพท์เทคนิคอยู่ 2 คำ คือ

คอมพาติเบิล (Compatible) หมายถึง ผู้ที่ใช้โทรทัศน์ขาวดำรับรายการโทรทัศน์ที่ส่งมาเป็นสี สามารถรับภาพขาวดำได้


รีคอมพาติเบิล (Recompatible) หมายถึง ผู้ที่ใช้โทรทัศน์สีรับรายการโทรทัศน์ที่ส่งมาเป็นขาวดำ ก็สามารถรับภาพได้เป็นขาวดำ

เราสามารถสร้างสัญญาณขาวดำจากสัญญาณแม่สี R, G, B ได้ จะเรียกสัญญาณขาวดำว่า สัญญาณวาย (Y) หรือสัญญาณลูมิแนนซ์ (Luminance) ลูมิแนนซ์ หมายถึง สว่าง ในที่นี้สัญญาณลูมิแนนซ์ (Y) คือ สัญญาณความสว่าง วิธีการสร้างสัญญาณ Y ก็คือนำสัญญาณ R, G, B มารวมกัน (ทางไฟฟ้า) ดังสมการ

$$Y = 0.30R + 0.59G + 0.11B \quad (1)$$

สูตรการผสมสัญญาณแม่สี R, G, B ให้เป็นสัญญาณขาวดำ (Y) จะมีความสว่างตรงกับความรู้สึกของตามนุษย์

| | |
|-----------------|---|
| สำหรับสีขาว | ส่วนผสมแม่สีคือ R=1 G=1 B=1 แทนค่าในสมการ (1) จะได้ Y=1 สีขาวสว่าง 100% |
| สำหรับสีแดง | ส่วนผสมแม่สีคือ R=1 G=0 B=0 แทนค่าในสมการ (1) จะได้ค่า Y=0.30 สีแดงสว่าง 30% |
| สำหรับสีเขียว | ส่วนผสมแม่สีคือ R=0 G=1 B=0 แทนค่าในสมการ (1) จะได้ค่า Y=0.59 สีเขียวสว่าง 59% |
| สำหรับสีน้ำเงิน | ส่วนผสมแม่สีคือ R=0 G=0 B=1 แทนค่าในสมการ (1) จะได้ค่า Y=0.11 สีน้ำเงินสว่าง 11% |



รูปที่ 1.3 แสดงสัดส่วนของแม่สี

1.5.1 กรรมวิธีสอดแทรกสัญญาณสี

สัญญาณสีที่ส่งไปยังเครื่องรับโทรทัศน์นั้นต้องการเพียงพอเพื่อให้เครื่องรับสามารถคืนตัวสัญญาณแม่สีในการสร้างภาพสีได้ ในการปฏิบัติเราเลือกส่งสัญญาณความแตกต่างสี (Color Difference) ซึ่งเป็นผลต่างของสัญญาณแม่สีกับสัญญาณ Y และสัญญาณความแตกต่างสีก็คือ $(R-Y)$, $(G-Y)$ และ $(B-Y)$ จากตารางที่ 1.1 จะเห็นว่าสีเหลืองประกอบด้วยสัญญาณ $R=1$ หน่วย, $G=1$, $B=0$ สัญญาณ Y ของสีเหลืองมีความสว่าง 89 เปอรเซ็นต์ ($Y=0.89$) สำหรับสัญญาณความแตกต่างสี $(R-Y)=0.11$, $(G-Y)=0.11$ และ $(B-Y)=-0.89$

เราทดลองคำนวณค่าสัญญาณความแตกต่างสีของสีต่างๆนี้ แสดงในตารางที่ 1.1 จะพบว่าค่าเฉลี่ยของสัญญาณความแตกต่างสี $(R-Y)=0.47$, $(G-Y)=0.27$, $(B-Y)=0.59$ ซึ่งไม่เท่ากัน จะเห็นว่ามุมเฉลี่ยของ $(R-Y)$ กับ $(B-Y)$ โดกว่าของ $(G-Y)$ เราจึงเลือกส่งสัญญาณ $(R-Y)$ และ $(B-Y)$ ไปให้เครื่องรับ (ส่วน $(G-Y)$ ให้เครื่องรับผลิตขึ้นมาใหม่) การเลือกส่งสัญญาณที่มีขนาดใหญ่กว่ามีข้อดีตรงที่มีภูมิต้านทานต่อออยส์ (Noise) มากกว่า

| | R | G | B | Y | $(R-Y)$ | $(G-Y)$ | $(B-Y)$ |
|---|-----|-----|-----|------|---------|---------|---------|
| เหลือง | 1.0 | 1.0 | 0 | 0.89 | 0.11 | 0.11 | -0.89 |
| น้ำเงิน | 0 | 1.0 | 1.0 | 0.7 | -0.7 | 0.3 | 0.3 |
| เขียว | 0 | 1.0 | 0 | 0.59 | -0.59 | 0.14 | -0.59 |
| ม่วงแดง | 1.0 | 0 | 1.0 | 0.41 | 0.59 | -0.41 | 0.59 |
| แดง | 1.0 | 0 | 0 | 0.3 | 0.7 | -0.3 | -0.3 |
| น้ำเงิน | 0 | 0 | 1.0 | 0.11 | -0.11 | -0.11 | 0.89 |
| ค่าทางคณิตศาสตร์ของ $(R-Y)$, $(G-Y)$ และ $(B-Y)$ | | | | | 0.47 | 0.27 | 0.59 |


ตาราง 1.2 แสดงความต่างสี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เหตุที่เราส่งสัญญาณสี (R-Y) กับ (B-Y) ไปเพียงสองสัญญาณ ก็เพราะว่าสัญญาณทั้งสองกับสัญญาณ Y เพียงพอที่จะให้เครื่องรับโทรทัศน์สามารถคืนรูปสัญญาณแม่สี R,G,B เพื่อสร้างภาพสีได้ จะเห็นว่า เครื่องรับสามารถผลิตสัญญาณ (G-Y) ขึ้นเองได้โดยการผสมสัญญาณ (R-Y) กับ (B-Y) ตามสัดส่วนที่พอเหมาะ สำหรับผู้ที่สนใจการคำนวณทางคณิตศาสตร์


1.6 การแปลงสัญญาณอนาล็อกเป็นดิจิตอล

เนื่องจากในการที่จะแบ่งสัญญาณภาพออกเป็นส่วน ๆ นั้นการกระทำทางอนาล็อกทำได้ยากมาก จึงจำเป็นต้องแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล (Analog to Digital Converter : A/D) ก่อนแล้วจึงมาจัดการข้อมูลได้ ซึ่งวิธีการแปลงสัญญาณทั่วไปดังรูปที่ 1.4



รูปที่ 1.4 แสดงบล็อกไดอะแกรมของการเปลี่ยนแปลงสัญญาณอนาล็อกเป็นดิจิตอล

ซึ่งส่วนประกอบที่สำคัญอย่างยิ่งคือ การแซมปลิง (Sampling) เพราะความผิดพลาดของสัญญาณดิจิตอลที่แปลงมาจากสัญญาณอนาล็อกนั้นจะมากหรือน้อยขึ้นอยู่กับความสัมพันธ์ของความถี่แซมปลิงกับความถี่สูงสุดของสัญญาณอนาล็อก โดยมีทฤษฎีที่เกี่ยวข้องคือ ทฤษฎีการแซมปลิง (Sampling Theory) ซึ่งความสัมพันธ์ตามทฤษฎีการแซมปลิงจะสังเกตได้ง่ายจากรูปคลื่น



รูปที่ 1.5 แสดงการแอมพลิจูด

จากรูปที่ 1.13 จะได้ $S(t) = P(t) * F(t)$

เมื่อเราสังเกตดู $P(t)$ ซึ่งเป็นพัลส์ (Pulse) สี่เหลี่ยม ถ้านำมาเขียนเป็นสมการฟูรีเยร์ (Fourier) ได้ดังนี้

$$P(t) = DC + a_0 \cos \phi + a_1 \cos \phi + a_2 \cos \phi + \dots$$

คือ $P(t)$ ประกอบด้วยความถี่พื้นฐานรวมกับฮาร์โมนิกส์ (Harmonics) ที่เป็นเลขคี่ไปจนถึง ∞ และถ้าเราคูณ $P(t)$ ด้วย $f(t)$ เราจะได้ $S(t)$

$$S(t) = f(t)DC + (a_0 \cos \phi)f(t) + a_0 \cos 3\phi + a_0 \cos 5\phi + \dots f(t)\infty$$


เมื่อพิจารณาดูเทอมที่ 2 พบว่ามีรูปแบบเหมือน แอมพลิจูดมอดูเลชัน (A.M.) ดังนั้นต้องเลือกความถี่แอมพลิจูด ให้มีค่ามากกว่าสองเท่าของความถี่สูงสุดของสัญญาณก่อนที่จะมีการแอมพลิจูด ซึ่งสัญญาณที่ได้ออกมาจากการแอมพลิจูดนี้เรียกว่า พัลส์แอมพลิจูดมอดูเลชัน หรือ PAM : Pulse Amplitude Modulation)

ส่วนภาคควอนไทซิง (Quantizing) นั้นเป็นการจัดระดับของสัญญาณ PAM ซึ่งอาจมีระดับที่แน่นอน ให้อยู่ในระดับที่แน่นอน ซึ่งในขั้นตอนนี้ก็จะมีผลผิดพลาดจากการจัดระดับที่เรียกว่า ควอนไทซิงเออร์ (Quantizing Error) ซึ่งจะมีค่ามากหรือน้อยก็ขึ้นอยู่กับว่าเราแบ่งระดับของสัญญาณว่าละเอียดเพียงใด ในโครงการนี้ให้การแบ่งระดับ 256 ระดับ ซึ่งเพียงพอสำหรับสัญญาณเสียงและสัญญาณภาพ

ลักษณะของสัญญาณของภาคควอนไทซิง และข้อผิดพลาดของสัญญาณ เมื่อได้รับสัญญาณควอนไทซิงแล้วนั้น ก็จะนำไปเข้าวงจรเข้ารหัสให้เป็นสัญญาณดิจิทัลซึ่งมีสองระดับคือ " 0 " กับ " 1 " เท่านั้น จากการแบ่งเป็น 256 ระดับ เมื่อคิดเป็นเลขฐานสองแล้วเราจะได้

ข้อมูล 8 บิตโดยกำหนดให้ระดับต่ำสุดของสัญญาณควอนไทซ์ มีค่าเท่ากับ 1111 1111 ดังนั้น ข้อมูลที่ออกมาเป็นสัญญาณดิจิทัลที่มีค่าระดับตามที่ตั้งไว้

แฟลชเอชดี (Flash A/D) คือวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลที่มีความเร็วสูงในการเปลี่ยนสัญญาณ เนื่องจากแฟลช เอชดี นั้นจะใช้การโปรแกรมเอชพีทีไว้ก่อน แล้วส่วนวงจรเปรียบเทียบจะใช้อปแอมป์ ที่มีจำนวนเท่ากับจำนวนของสัญญาณเอชพีที ที่จะเกิดขึ้นได้ เช่นถ้าสัญญาณเอชพีทีเป็นสัญญาณดิจิทัล 8 บิต จะใช้ออปแอมป์เท่ากับ $2^8 = 256$ ตัว ซึ่งแต่ละตัวก็จะมีแรงดันอ้างอิง ที่เป็นค่าคงที่อยู่ที่ค่าหนึ่ง ตามระดับสัญญาณ



รูปที่ 1.6 แสดงวงจรแฟลช A/D Converter อย่างง่าย

เมื่อสัญญาณอินพุตเข้ามา จะถูกส่งไปให้กับออปแอมป์ทุกตัวเพื่อเปรียบเทียบกับแรงดันอ้างอิงของแต่ละตัว ถ้าสัญญาณอินพุตไปตรงกับออปแอมป์ตัวใดหรือสัญญาณอินพุตมีระดับแรงดันที่สูงกว่าระดับแรงดันอ้างอิง ก็จะทำให้เกิดสัญญาณเอชพีทีออกมา โดยที่เมื่อได้สัญญาณเอชพีทีแล้วก็จะส่งสัญญาณเอชพีทีนั้นไปให้กับวงจรประมวลผล เพื่อหาค่าสัญญาณดิจิทัล ซึ่งการเปลี่ยนสัญญาณในรูปแบบนี้ไม่ต้องใช้วงจรนับ และป้อนกลับมาเปรียบเทียบทีละค่า จึงทำให้มีความเร็วในการเปลี่ยนสัญญาณสูง จึงเหมาะที่จะนำไปใช้งานเกี่ยวกับสัญญาณภาพซึ่งมีความถี่สูง ในโครงการนี้ใช้เอชดีแบบแฟลช ซึ่งเป็นไอซีเบอร์ CA3318 ของบริษัท HARRIS

จากรูปที่ 1.7 ให้อธิบายเป็นวงจรเปลี่ยนระดับสัญญาณดิจิทัล โดยเริ่มจาก เมื่อสัญญาณอินพุตเท่ากับ 0 โวลต์ จะทำให้เอชพีทีทุกตัวของตัวเปรียบเทียบเป็น "0" หมดและเมื่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผ่านเอ็กซอร์ทีฟนอร์เกต (XNOR GATE) จะให้เอาต์พุตเป็น "1" แต่เมื่อผ่าน แอนด์เกต (AND GATE) จะได้เอาต์พุตเป็น "0" เพราะฉะนั้นสัญญาณเอาต์พุตที่ $D0 = "0"$ และสัญญาณเอาต์พุตที่ $D1 = "0"$ เมื่อสัญญาณอินพุตมีค่าเท่ากับ 1 โวลต์ จะทำให้เกิดเอาต์พุตที่ตัวเปรียบเทียบตัวที่ 3 ออกมาเป็น "1" ซึ่งเมื่อนำไปแอนด์กับลอจิกที่ได้จาก XNOR ซึ่งมีค่าเป็น "1" ทำให้สัญญาณเอาต์พุตที่ $D0 = "1"$ ส่วน $D1$ ยังเท่ากับ 0 เช่นเดิม

เมื่อสัญญาณอินพุตเท่ากับ 2 โวลต์ ทำให้เอาต์พุตตัวที่ 2 และ 3 มีค่าเป็น "1" ทำให้สัญญาณเอาต์พุตที่ $D0 = "0"$ ส่วนที่ $D1 = "1"$

เมื่อสัญญาณอินพุตเท่ากับ 3 โวลต์ ทำให้ทุกเอาต์พุตของตัวเปรียบเทียบมีค่าเป็น "1" หมด ทำให้สัญญาณเอาต์พุต $D0 = "1"$ และที่ $D1 = "1"$

ดังนั้นเราจึงสรุปได้ดังตาราง 1.2



รูปที่ 1.7 แสดงวงจรโดยใช้ลอจิกเกต

| Analog Input (Volts) | Compare Output | | | Binary Output | |
|---------------------------|----------------|----|----|---------------|----|
| | A1 | A2 | A3 | D1 | D2 |
| 0-1 | 0 | 0 | 0 | 0 | 0 |
| 1-2 | 1 | 0 | 0 | 0 | 1 |
| 2-3 | 1 | 1 | 0 | 1 | 0 |
| 3-4 | 1 | 1 | 1 | 1 | 1 |

ตารางที่ 1.3 แสดงค่าลอจิกที่เอาต์พุตต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปวงจร จะได้ผลตอบสนองต่อแรงดันอินพุตที่เป็นอนาล็อกได้ 4 ระดับ และแต่ละระดับจะมีความแตกต่างกัน 1 โวลท์ ดังนั้นความละเอียด (Resolution) ของวงจรมีขนาด 2 บิท เราสามารถหาความละเอียดของวงจรได้จากจำนวนของตัวเปรียบเทียบนั้นคือ

$$\text{จำนวนเปรียบเทียบ} = 2^n - 1$$

เมื่อ $n =$ ความละเอียด

ยกตัวอย่างเช่น ต้องการความละเอียดขนาด 8 บิท

$$\begin{aligned} \text{จำนวนตัวเปรียบเทียบ} &= 2^8 - 1 \\ &= 255 \text{ ตัว} \end{aligned}$$

เมื่อเราใช้สัญญาณดิจิตอลขนาด 8 บิท ต้องใช้ตัวเปรียบเทียบถึง 255 ตัวซึ่งจะทำให้อุปกรณ์มีราคาสูง

จากลักษณะการต่อตัวเปรียบเทียบให้ขนานกันเพื่อให้ได้รับอินพุตพร้อม ๆ กัน เราจึงเรียกวงจรนี้ว่า วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอลแบบขนาน (Parallel A/D Converter) และเนื่องจากมันสามารถตอบสนองต่อสัญญาณอินพุตที่เป็นสัญญาณอนาล็อก และวงจรสามารถแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลได้อย่างรวดเร็วมาก เราจึงเรียกได้อีกอย่างหนึ่งว่า วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอลแบบแฟลช (Flash A/D Converter)

ในโครงการนี้ใช้ไอซีเบอร์ CA3318 เป็นตัวแปลงซึ่งมีคุณสมบัติเด่นของไอซีเบอร์นี้คือ มีอัตราการแซมปลิง (Sampling Rate) สูงถึง 15 MHz ทำให้สามารถใช้สัญญาณภาพโดยตรง ซึ่งจะได้สัญญาณภาพที่มีคุณภาพ


1.7 การแปลงสัญญาณดิจิตอลเป็นอนาล็อก

การแปลงสัญญาณดิจิตอลเป็นอนาล็อก (Digital To Analog Converter D/A)เป็นการนำสัญญาณดิจิตอลที่มีอยู่สองระดับคือ " 0 " กับ " 1 " นำมาผ่านวงจรเพอติและออกมาเป็นสัญญาณอนาล็อก ซึ่งวงจรดีทูเอทีเป็นพื้นฐานและที่นิยมใช้กันอยู่โดยทั่วไปนั้นมีอยู่ 2 แบบด้วยกันคือ

1. ใช้แบบตัวต้านทานหลายค่า (Binary Weighted Resistor D/A Convert)
วงจรเปลี่ยนสัญญาณดีทูเอทีชนิดนี้ใช้ตัวต้านทานแบบต่างๆและออปแอมป์เพื่อเปลี่ยนระดับสัญญาณลอจิกอยู่ 2 ระดับ เป็นแรงดันที่ได้สัดส่วนกัน รูปที่ 1.8 แสดงวงจรเปลี่ยนสัญญาณ

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง


ดิจิตอลขนาด 4 บิต ออปแอมป์ที่มีอัตราขยายสูงมาก (โดยทั่วไปจะสูงกว่า 100000 เท่า) มีความต้านทานทางด้านเอาต์พุตต่ำ ความต้านทานทางด้านอินพุตมีค่าสูงมาก เมื่อเปลี่ยนการปิดเปิดสวิตช์ไปเรื่อย ๆ ก็เหมือนกับการป้อนลอจิกเข้าไป ซึ่งจะทำได้เอาต์พุตมีค่าต่าง ๆ กัน ในการคำนวณหาค่าแรงดันที่ออกทางเอาต์พุตนั้น สามารถคำนวณแบบออปแอมป์ได้ แรงดันทางด้านเอาต์พุตจะเพิ่มขึ้นเป็นระดับ ๆ เหมือนขั้นบันได ดังนั้นอินพุต 4 บิต จึงทำให้ได้ระดับแรงดันทางด้านเอาต์พุต 16 ระดับ (2^4) แต่ละระดับต่างกัน -0.5 โวลต์ อาจกำหนดระยะห่างของแต่ละระดับได้โดยการเปลี่ยน R_f แต่ถ้าเราให้ R_f มีค่ามากเกินไป ระดับบนสุดจะขับออปแอมป์จนถึงจุดอิ่มตัว (ที่แรงดัน -14 โวลต์)



รูปที่ 1.8 วงจรการเปลี่ยนสัญญาณขนาด 4 บิต แบบความต้านทานหลายตัว

1. แบบใช้ความต้านทาน 2 ค่า (R/2R Ladder D/A Converter)

เมื่อวงจรดิจิทัลมีขนาดมากกว่า 4 บิตวงจรตามรูปจะเกิดปัญหาเนื่องมาจากการค่าความต้านทานที่มีช่วงกว้างมาก วิธีนี้จะใช้หลักการแบบไบนารีเวตเหมือนกัน แต่ใช้ค่าความต้านทานเพียง 2 ค่า ดังแสดงในรูป 1.9 ซึ่งกระแสจะถูกเปลี่ยนเป็นแรงดันโดยออปแอมป์และตัวต้านทานป้อนกลับ R_f เหมือนกับวงจรก่อนหน้านี้ วิธีนี้เรียกว่า การใช้ความต้านทาน 2 ค่า ซึ่งค่าความต้านทานที่ใช้งานเป็นอัตราส่วนที่ทำการคำนวณได้ง่าย ซึ่งการคำนวณนั้นเหมือนกับการคำนวณออปแอมป์ธรรมดา แม้ว่าดีทูปแบบ R/2R Ladder จะวิเคราะห์ยากกว่าแบบที่ใช้ความต้านทานหลายค่า แต่จะง่ายกว่าสำหรับการต่อวงจรให้ถูกต้อง เพราะจะใช้ความต้านทานเพียง 2 ค่าเท่านั้น การเพิ่มจำนวนบิตก็ทำได้โดยการเพิ่มส่วนของ R/2R ลงไป



รูปที่ 1.9 แสดงวงจร R/2R Ladder

1.8 คุณสมบัติของดีทิวเอ

ลักษณะสมบัติของการแปลงสัญญาณดิจิทัลเป็นอนาล็อกกำหนดได้เป็นข้อ ๆ ดังต่อไปนี้
คือ

1. ความละเอียด (Resolution) ขึ้นอยู่กับจำนวนบิตทางด้านอินพุต ตัวอย่างเช่น วงจรเปลี่ยนสัญญาณขนาด 8 บิต จะมีเอาต์พุต $2^8 = 256$ ระดับ ดังนั้นความละเอียดคือ $1/256$ เมื่อคิดเป็นเปอร์เซ็นต์ได้ 0.39 เปอร์เซ็นต์

2. ความถูกต้อง (Accuracy) คือความถูกต้องจากการเปรียบเทียบระหว่างเอาต์พุตจริงและเอาต์พุตที่ปรากฏ โดยคิดที่เต็มสเกล ถ้าวงจรเปลี่ยนสัญญาณมีเอาต์พุตเต็มสเกล 10 โวลท์ มีความถูกต้อง 0.2 เปอร์เซ็นต์ ดังนั้นความผิดพลาดสูงสุดคือ $0.002 * 10 = 20$ มิลลิโวลท์ ในทางทฤษฎีแล้วความถูกต้องของวงจรเปลี่ยนสัญญาณดิจิทัลเป็นอนาล็อกไม่ควรต่ำกว่า 0.5 ของค่าที่บิตที่มีนัยสำคัญต่ำสุด (LSB)

3. โมโนลิธิก (Monolithic) จะเรียกว่าเป็นโมโนโทนิคก็ต่อเมื่อไม่มีการกระโจนข้ามชั้นตอนย่านการใช้งาน

4. เวลาเซ็ทเอาต์พุต (Output Setting Time) เป็นเวลาที่เอาต์พุตของวงจรเปลี่ยนสัญญาณใช้ในการเพิ่มถึง 0.5 ของบิตที่มีนัยสำคัญต่ำสุด หลังจากมีการเปลี่ยนแปลงทางดาร์อินพุต ถ้าวงจรเปลี่ยนสัญญาณถูกใช้ในย่านความถี่สูง อาจทำให้มีการเพิ่มแรงดันไม่ถึงค่าที่ถูกต้องทำให้เกิดการผิดพลาดขึ้นอีกประการหนึ่ง

ซึ่งเราต้องทราบถึงทฤษฎีเกี่ยวกับการแยกภาพของโครงการนี้ เพื่อให้เกิดความเข้าใจ คณะผู้จัดทำจึงกล่าวในบทต่อไป

1.9 ดีเลย์ไลน์ (DELAY LINE)

ระบบ PAL มีหลักการเหมือนกับระบบ NTSC ทั้งหมด เว้นแต่ได้เพิ่มกรรมวิธีสลับเฟสของสัญญาณ

การส่งเฟสของสัญญาณสลับกันไปมาเส้นเว้นเส้น จะช่วยให้เกิดการผิดพลาดน้อยทางเฟสของสัญญาณโครมิแนนซ์ ส่วนประกอบที่สำคัญคือ ดีเลย์ไลน์

ส่วนประกอบที่สำคัญส่วนหนึ่งในดีโคเดอระบบ PAL ก็คือ ตัวหน่วงเวลาหรือ ดีเลย์ไลน์ ทำหน้าที่หน่วงให้สัญญาณวิ่งช้าลง เพื่อประโยชน์ในการแก้ความผิดพลาดทางเฟสในระบบ PAL

ดีเลย์ไลน์ที่เราต้องการจะต้องสามารถหน่วงเวลาได้ 64 ไมโครวินาที (ในระบบ 625 เส้น) เท่ากับระยะสแกนแนวราบ 1 เส้นพอดี ดีเลย์ไลน์มีหลายชนิด อาจจะเป็นดีเลย์ไลน์จริง ๆ หรือเป็นดีเลย์ไลน์แบบสร้างเทียม (Artificial Delay Line)

ดีเลย์ไลน์จริง ๆ นี้หมายถึง ดีเลย์ไลน์ทางไฟฟ้า (Electrical Delay Line) ซึ่งจำเป็นต้องใช้สายยาวมาก และไม่เหมาะสม ส่วนดีเลย์ไลน์แบบสร้างเทียมขึ้นนั้น อาศัยหลักการแปลงสัญญาณไฟฟ้าให้เป็นการสั่นเชิงกลคล้าย ๆ คลื่น และคลื่นนี้เคลื่อนที่ด้วยความถี่เหนือเสียงไปยังอีกจุดหนึ่ง ระยะทางเคลื่อนที่ที่ต้องพอดีเท่ากับ 64 ไมโครวินาที การแปลงสัญญาณไฟฟ้าเป็นการสั่นด้วยความถี่ที่มีความเร็วเหนือเสียงนี้ ทำได้โดยอาศัยทรานสดิวเซอร์ ดีเลย์ไลน์แบบเทียมนี้มีขนาดสั้น เหมาะที่จะใช้ในทางปฏิบัติเพราะความยาวจะลดลงราว ๆ หนึ่งแสนเท่า เมื่อเทียบกับดีเลย์ไลน์ทางไฟฟ้า ความเร็วทางไฟฟ้ามีค่า 300 ล้านเมตรต่อวินาที แต่ถ้าสัญญาณไฟฟ้าถูกเปลี่ยนเป็นคลื่นเชิงกลเคลื่อนที่ในแก้วดีเลย์ไลน์เทียมแล้ว ความเร็วจะเหลือเพียง 3000 เมตรต่อวินาที ดังนั้นถ้าเราต้องการหน่วงเป็นเวลา 64 ไมโครวินาที ความยาวของดีเลย์ไลน์จะยาวเพียง $3000 * 64 * 10^6 = 19.2$ เซนติเมตร

ดีเลย์ไลน์ทำด้วยวัสดุที่มีลักษณะคล้ายแท่งแก้ว บนแท่งแก้วทั้งสองหน้ายึดด้วยทรานสดิวเซอร์ ข้อสำคัญของการหน่วงเวลาคือ ต้องไม่ขึ้นอยู่กับอุณหภูมิ แก้วทั่ว ๆ ไปจะไม่มีการเปลี่ยนแปลงขนาดต่ออุณหภูมิมาก จึงต้องใช้แก้วพิเศษในการทำดีเลย์ไลน์ เรียกว่า Isopaustic แก้วชนิดนี้เมื่ออุณหภูมิเปลี่ยนความเร็วของคลื่นจะสูงขึ้น แต่ขณะเดียวกันแก้วจะขยายตัวออกเป็นสัดส่วนสัมพันธ์กันระหว่างระยะทางกับความเร็วคลื่นจนได้เวลาในการหน่วงเป็น 64 ไมโครวินาที

บทที่ 2

หลักการของเครื่องแบ่งภาพ

ทีวีวอลล์ (TV WALL)

การใช้จอภาพแสดงผลขนาดใหญ่ นอกจากจะดึงดูดความสนใจได้เป็นอย่างดีแล้ว ยังสามารถทำให้มองเห็นภาพได้อย่างชัดเจนแม้จะอยู่ในระยะไกล แต่อุปสรรคที่สำคัญของจอภาพแสดงผลขนาดใหญ่ก็คือ ต้นทุนในการผลิตสูง การติดตั้ง และการรักษาดูแลยาก เมื่อการสร้างจอภาพขนาดใหญ่มีความยุ่งยาก จึงมีผู้คิดค้นวิธีนำเอาจอภาพขนาดเล็ก ๆ หลายจอภาพมารวมกันเพื่อให้แสดงภาพเหมือนเป็นจอภาพขนาดใหญ่จอเดียว และนั่นคือ ทีวีวอลล์ (TV WALL) นั่นเอง


เทคโนโลยีหลายรูปแบบที่หลั่งไหลมาจากต่างประเทศ ในบางครั้งนั้นก็อาจจะพบกับปัญหาในการที่จะบัญญัติคำภาษาไทยที่เหมาะสมเพื่อใช้สื่อความหมายได้ บางครั้งการเขียนโดยวิธีการทับศัพท์ ดูเหมือนว่าจะทำได้หรือ ผันภาพ อาจจะทำให้เข้าใจผิดคิดว่าเป็น จิตรกรรมฝาผนัง หรือ จิตรกรรมบนกำแพงก็ได้ ผู้ที่ตั้งชื่อคงจะตั้งชื่อ ทีซีวอลล์ ตามลักษณะของมันมากกว่าเหตุผลอื่น บ่อยครั้งที่我们将พบกับคำในลักษณะนี้เช่น เมาส์ (Mouse) สำหรับผู้ที่คุ้นเคยอยู่กับคอมพิวเตอร์ก็จะรู้ว่า เป็นอุปกรณ์สำหรับชี้ตำแหน่งบนจอคอมพิวเตอร์ ที่เรียกว่า เมาส์ เพราะมีรูปร่างลักษณะคล้ายกับหนู ถ้าเป็นคนทั่ว ๆ ไปที่ไม่ได้ใช้คอมพิวเตอร์อาจจะเข้าใจคิดว่าเป็นหนูจริง ๆ

ลักษณะของทีวีวอลล์ก็คือ มีจอภาพแสดงผล (Monitor) หลาย ๆ จอจัดเรียงกันจนดูเหมือนเป็นจอภาพขนาดใหญ่เพียงจอเดียว ภาพที่ต้องการจะถูกแบ่งเป็นส่วน ๆ เท่ากับมอนิเตอร์ภาพที่ปรากฏบนจอจึงเห็นเป็นภาพใหญ่ภาพเดียว มอนิเตอร์ที่ใช้ อาจจะเป็นเครื่องรับโทรทัศน์สี จอภาพฉีกเหลว (LCD) , โปรเจกเตอร์ (Projector) ก็ได้ และแน่นอนสัญญาณภาพอาจจะนำมาจากเครื่องเล่นวีดีโอเทปหรือเครื่องเล่นเลเซอร์ดิสก์ จนกระทั่งเครื่องรับสัญญาณภาพใด ๆ ก็ได้ ปัจจุบันเราสามารถพบกับทีวีวอลล์ได้ในหลาย ๆ สถานที่ เช่น ในห้างสรรพสินค้า โรงภาพยนตร์ , ดิสโก้เธค หรือคอนเสิร์ตใหญ่ ๆ เป็นต้น

ความเป็นมาของทีวีวอลล์ นั้นไม่ปรากฏหลักฐานที่แน่ชัดว่า ทีวีวอลล์ ได้ถูกคิดค้นขึ้นในยุโรป , ญี่ปุ่น หรือ อเมริกา เป็นแห่งแรก แต่ในยุคแรกของวีดีโอวอลล์นั้นจะใช้เครื่องเล่นวีดีโอเป็นตัวส่งสัญญาณไปยังมอนิเตอร์โดยตรงดังแสดงรูป จึงต้องใช้จำนวนของเครื่องวีดีโอเป็น

จำนวนเท่ากับจอมอนิเตอร์ ถ้าหากจะเพิ่มจำนวนมอนิเตอร์เพื่อให้มีภาพขนาดใหญ่ขึ้น จำนวนเครื่องวิดีโอก็ต้องมากขึ้นตามไปด้วย

ปัจจุบันที่วีวอลล์ได้นำเอาเทคนิคของดิจิตอลวิดีโอ (Digital Video) และดิจิตอลอิมเมจโปรเซสซิ่ง (Digital Image Processing) มาใช้เพื่อการจัดแบ่งภาพด้วยวิธีการดังกล่าวทำให้สามารถใช้เครื่องเล่นวิดีโอเทป หรือแหล่งกำเนิดสัญญาณอื่น ๆ เพียงเครื่องเดียวได้ในการแสดงผลหมดทุกจอมอนิเตอร์ที่ใช้งาน ดังแสดงในรูปที่ 2.1 ซึ่งจะได้กล่าวถึงรายละเอียดต่อไป



รูปที่ 2.1 แสดงส่วนประกอบของทีวีวอลล์

ส่วนประกอบของทีวีวอลล์

หน้าที่หลักของทีวีวอลล์ คือนำสัญญาณมาแบ่งออกเป็นส่วน ๆ แล้วส่งไปยังแต่ละจอมอนิเตอร์เพื่อแสดงผล ระบบทีวีวอลล์จึงประกอบด้วย 3 ส่วนใหญ่ ๆ คือ

- แหล่งกำเนิดสัญญาณภาพ
- ส่วนประมวลผลสัญญาณ
- จอภาพแสดงผล

พื้นฐานการทำงานของวิดีโอวอลล์เกิดขึ้นจากกระบวนการทำงานภายในเครื่องโทรทัศน์เสียส่วนใหญ่ เพื่อให้เข้าใจการทำงานของวิดีโอวอลล์ได้ดีขึ้นจึงจำเป็นต้องเข้าใจกระบวนการต่าง ๆ ในการสร้างภาพของโทรทัศน์ด้วย ในบทความนี้จะกล่าวถึงการสร้างภาพอย่างคร่าว ๆ เฉพาะในส่วนที่เกี่ยวข้องเท่านั้น เพื่อทบทวนความรู้และทำความเข้าใจได้มากขึ้น

ดิจิทัลวิดีโอ

ถึงแม้ว่าทีว็อลลจะใช้สัญญาณภาพที่เป็นสัญญาณแบบอนาล็อกในการสร้างภาพสำหรับแต่ละมอนิเตอร์ แต่การแบ่งภาพออกเป็นส่วน ๆ นั้น ทีว็อลลใช้กระบวนการทางดิจิทัลหรือดิจิทัลวิดีโอ (Digital Video) แนวความคิดของดิจิทัลวิดีโอคือ การแบ่งภาพออกเป็นจุดย่อย ๆ จำนวนมากเรียกว่า ส่วนประกอบภาพ (Picture Elements) หรือพิกเซล ยิ่งมากก็ยิ่งทำให้ภาพมีความละเอียดคมชัดมากยิ่งขึ้น จากนั้นจึงแทนภาพของแต่ละพิกเซลด้วยสัญญาณดิจิทัลหรือแทนด้วยสถานะลอจิก “ 0 “ และ “ 1 “ การใช้สัญญาณดิจิทัลมีข้อดีคือ การนำข้อมูลไปประยุกต์ใช้สามารถทำได้ง่าย สิ่งที่สำคัญในดิจิทัลวิดีโอคือ กระบวนการดิจิทัลเซชัน (Digitization) หน่วยความจำภาพ (Video Memory) และกระบวนการเปลี่ยนสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อก

กระบวนการดิจิทัลเซชัน

กระบวนการดิจิทัลเซชันเป็นกระบวนการเปลี่ยนสัญญาณภาพจากสัญญาณอนาล็อกให้เป็นข้อมูลทางดิจิทัลแล้วนำไปจัดเก็บไว้ในหน่วยความจำ การเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล (Analog To Digital Conversion) หรือ A/D ประกอบด้วย 2 ขั้นตอน คือ การสุ่มตัวอย่างสัญญาณอนาล็อก (Sampling) การจัดระดับของสัญญาณที่สุ่มมา (Quantizing) แต่ละระดับแทนด้วยรหัสดิจิทัลดังแสดงในรูป ในกรณีของทีว็อลลจะใช้รหัสดิจิทัลขนาด 8 บิตแทนระดับสัญญาณได้ 256 ระดับ ซึ่งเพียงพอสำหรับการรับชมภาพแล้ว

ในการแปลงสัญญาณส่วนของข้อมูลภาพจริง ๆ เท่านั้น ในส่วนของสัญญาณซิงค์และสัญญาณแบล็กคิงก์ไม่ได้ถูกแปลงด้วย แต่จะนำสัญญาณซิงค์และสัญญาณแบล็กคิงก์มาใช้ในการแปลงสัญญาณ ในการเขียนข้อมูลที่ถูกแปลงเป็นสัญญาณดิจิทัลแล้วลงหน่วยความจำ เพราะสัญญาณซิงค์มีคาบเวลาที่แน่นอนทำให้ส่วนควบคุม A/D และหน่วยความจำสามารถทราบได้ว่าจุดเริ่มต้นและจุดสิ้นสุดของข้อมูลภาพในแต่ละเส้นสแกนนั้นอยู่ที่ใดได้

เนื่องจากสัญญาณภาพมีการเปลี่ยนแปลงที่เร็วมาก การกระจายรายละเอียดของสัญญาณภาพให้ครบ A/D ต้องทำงานที่ความถี่สูงและต้องให้รหัสดิจิทัลขนาด 8 บิตเป็นอย่างน้อยโดยส่วนมาก A/D ที่ใช้เป็นประเภทแฟลช (Flash A/D) ซึ่งแฟลช A/D นี้สามารถเปลี่ยนสัญญาณอนาล็อกให้เป็นค่าดิจิทัลได้เสร็จภายใน 1 คาบสัญญาณนาฬิกา

สำหรับภาพขาวดำสัญญาณ Y หรือลูมินแนนซ์เท่านั้นที่ถูกนำมาแปลงเป็นสัญญาณดิจิทัลเพราะเป็นส่วนหนึ่งของข้อมูลภาพ สำหรับภาพสีจะใช้เพียงแค่สัญญาณ Y เพียงอย่างเดียวไม่เพียงพอที่จะอธิบายความหมายของสีได้ จึงจำเป็นต้องใช้ 3 สัญญาณคือ สัญญาณ Y ,

สัญญาณ (R-Y), สัญญาณ (B-Y) มาทำการแปลงสัญญาณซึ่งแน่นอนว่า A/D และหน่วยความจำต้องใช้ถึง 3 ชุด ถ้าไม่ใช่สัญญาณดังกล่าว ก็สามารถใช้สัญญาณสี RGB ก็ได้โดยการนำสัญญาณภาพเข้าวงจรดีโคเดอร์เพื่อแยกสัญญาณสี RGB ออกมาจากสัญญาณภาพแล้วจึงนำไปแปลงสัญญาณต่อไป

สัญญาณภาพอนาล็อกสามารถแสดงความละเอียดและจำนวนสีของภาพอาจเรียกได้ว่าไม่จำกัด เนื่องจากความต่อเนื่องของสัญญาณ แต่เมื่อสัญญาณภาพอนาล็อกถูกเปลี่ยนไปอยู่ในรูปของสัญญาณดิจิทัล ความละเอียดและจำนวนสีของภาพถูกจำกัดด้วยความเร็วของ A/D จำนวนบิตที่ใช้ในการแปลงสัญญาณ และขนาดของหน่วยความจำ

นั่นคือใน 1 พิกเซลของภาพขาวดำจะต้องสร้างจากข้อมูลจำนวน 8 บิต แต่ถ้าเป็นภาพสี 1 พิกเซลจะประกอบด้วยสัญญาณสี RGB ดังนั้นในแต่ละพิกเซลจึงต้องใช้จำนวนบิตเท่ากับ 24 บิต เพื่อให้สามารถเห็นระดับความแตกต่างของสีได้อย่างเพียงพอ ซึ่งสามารถแสดงสีที่แตกต่างกันได้ 16,777,216 สี

หน่วยความจำภาพ

สัญญาณภาพอนาล็อกเมื่อถูกแปลงให้เป็นสัญญาณดิจิทัลแล้วจะทำให้เกิดข้อมูลเป็นจำนวนมาก จึงจำเป็นต้องใช้หน่วยความจำในการเก็บข้อมูลไว้ชั่วคราวก่อนที่จะนำไปใช้งาน หน่วยความจำที่ใช้เป็นประเภทอ่านและเขียนข้อมูลใหม่ได้หรือ RAM (Random Access Memory) บางครั้งหน่วยความจำจึงถูกเรียกว่า วิดีโอแรม (Video RAM) คุณสมบัติของวิดีโอแรมที่ใช้ในงานของทีวีวอลล์หรืองานอื่นๆที่สำคัญคือต้องใช้เวลาในการเข้าถึงข้อมูล (Access Time) ที่ต่ำมาก ๆ นั่นคือความเร็วในการเขียนและอ่านข้อมูลต้องมากเพียงพอ

ขนาดของหน่วยความจำที่ใช้ขึ้นขึ้นอยู่กับจำนวนข้อมูลดิจิทัลที่ต้องการจัดเก็บ ส่วนข้อมูลจะมากหรือน้อยนั้นขึ้นอยู่กับความละเอียดของภาพ ในโครงงานนี้ใช้ 512 พิกเซลต่อเส้นและมีจำนวน 512 เส้น และใช้จำนวนบิตขนาด 8 บิตต่อพิกเซล ดังนั้นหน่วยความจำที่ใช้ต้องมีขนาด 512 เส้น x 512 พิกเซล = 262.144 Kbyte หรือขนาด 256 Kbyte ดังนั้นถ้าเป็นภาพสีก็ต้องใช้ถึง 3 เท่า

กระบวนการแยกภาพ

ขั้นตอนของดิจิทัลวิดีโอจะจบลงที่การนำข้อมูลที่อยู่ในหน่วยความจำไปแปลงกลับเป็นสัญญาณภาพอีกครั้งหนึ่ง แต่สำหรับทีวีวอลล์แล้วก่อนที่จะถึงขั้นตอนนั้นต้องผ่านกระบวนการแยกภาพ (Image Splitting) ก่อน ซึ่งเป็นขั้นตอนที่สำคัญมากเพราะภาพต้นฉบับจะถูกแบ่งออก

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นภาพย่อย ๆ ในกระบวนการนี้ ดังนั้นถ้าต้องการแสดงภาพขนาด 4×4 หรือ 16 มอนิเตอร์ แต่ละมอนิเตอร์จะได้รับสัญญาณ 1 ใน 16 ส่วนของภาพทั้งหมด

กระบวนการแยกภาพนอกจากจะทำการแบ่งภาพออกเป็นส่วนแล้วยังต้องทำการขยายภาพที่แบ่งออกมานั้นให้มีขนาดเท่าเดิม ภาพที่ได้เมื่อแปลงกลับเป็นสัญญาณอนาล็อกจึงจะเต็มจอภาพ การเพิ่มในที่นี้ก็คือ การทำพิกเซลและเส้นให้เข้ากับของเดิม เนื่องจากว่าข้อมูลอยู่ในสัญญาณดิจิทัลอลการทำให้ข้อมูลซ้ำจึงทำได้สะดวก ดังนั้นถ้าหากยิ่งใช้จำนวนจอภาพมากขึ้น ภาพที่ได้แต่ละจอภาพจะยิ่งดูหยาบขึ้น จำนวนจอภาพที่ใช้ต้องสัมพันธ์กับการเก็บข้อมูลภาพในกระบวนการดิจิทัลเซอร์ด้วย นั่นคือใน 1 เส้นต้องมีการเก็บข้อมูลเพิ่มขึ้น ความถี่ A/D ใช้ในการสุ่มตัวอย่างต้องสูงขึ้น และหน่วยความต้องมีขนาดโตขึ้น อย่างไรก็ตามโครงการนี้ใช้ความถี่ใช้งาน 10 MHz ในการแซมปลิงเพื่อให้่ายในการจัดหน่วยความจำ

PIXEL

หน้าที่ของ A/D Conversion คือการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล สัญญาณภาพจะถูกแทนด้วยจุดหรือ PIXELS เมื่อประกอบสัญญาณให้เป็นภาพ แต่ละ PIXELS

58 Digital Video in the PC Environment



รูปที่ 2.2 แสดงรายละเอียดความแตกต่างของจำนวนบิตต่อพิกเซล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะเป็นเหมือนรูปสี่เหลี่ยมเล็กๆ และมีระดับสีตามค่าของแต่ละ PIXEL ซึ่งขึ้นอยู่กับการเข้ารหัสของสีในแต่ละ PIXEL และจำนวนของ PIXEL ที่ใช้

สัญญาณภาพที่แสดงด้วยสัญญาณดิจิทัลจะถูกกำหนดให้มีขนาด 2 มิติ คือทางแนวตั้ง (Vertical) และแนวนอน (Horizontal) จำนวนของ PIXELS ในภาพหนึ่งๆ จากระบบ Digital จะแสดงความละเอียดของภาพทั้งทางแนวตั้งและแนวนอน ในระบบอนาล็อกที่มีความละเอียดต่ำรูปภาพจะหยาบ ในระบบดิจิทัลนั้นความละเอียดของ PIXELS เราเรียกว่า PIXELLATION

ในรูป 2.2 แสดงภาพที่เกิดจากจำนวน PIXELS ที่แตกต่างกัน ระดับที่สามารถมองเห็นความละเอียดของ PIXEL ขึ้นอยู่กับระยะความห่างที่เรามองดูภาพนั้น รวมถึงความสูงของภาพด้วย อัตราส่วนของภาพเป็นปัญหาหนึ่งของระบบดิจิทัลวิดีโอ

บิตต่อพิกเซล


ค่าของบิตต่อพิกเซลกำหนดจำนวนสีของระบบดิจิทัล ระบบที่แตกต่างกันก็จะใช้ค่าที่แตกต่างกันตั้งแต่ 1-32 บิตต่อพิกเซล ระบบที่ใช้ 1 บิตต่อพิกเซล จะแสดงสีได้ 2 สี นั่นคือ ดำและขาว หรือดำกับเขียว โครงการนี้ใช้ขนาด 24 บิตต่อพิกเซล ซึ่งมีความละเอียดสูงพอ ซึ่งมีความแตกต่างของสี 2^{24} ระดับ 16 Mbit ในรูป 2.3 แสดงค่าจำนวนบิตต่อ PIXEL ซึ่งมีผลต่อความคมชัดของภาพ



Sampling of an analog waveform

รูปที่ 2.3 แสดงการแซมปลิง

ดีโคเดอร์ (Decoder)



รูปที่ 2.4 แสดงลักษณะสัญญาณที่ได้จากภาค Video Decoder

(A) กลุ่มสัญญาณ RGB (B) กลุ่มสัญญาณ (R-Y) (B-Y) และ Y

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำหน้าที่แยกสัญญาณ R-Y และ B-Y และ Y ออกจากสัญญาณภาพรวมหรือจะเป็นสัญญาณ RGB ก็ได้ดังแสดงในรูป 2.4 สัญญาณเหล่านี้จะถูกแปลงเป็นสัญญาณดิจิทัลต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ระบบทีวีวอลล์


(TV WALL System)

โครงสร้างของระบบทีวีวอลล์แสดงดังรูป 3.1 ประกอบด้วย 12 ส่วน คือ

1. Video Decoder
2. Sync separator
3. Control Unit
4. A/D Converter
5. Data latch
6. Read/Write Address Signal & memory select generator
7. Read/Write signal
8. Buffer & multiplexing
9. Data Buffer
10. Memories
11. D/A Converter
12. Video Encoder

ระบบการแบ่งภาพสัญญาณวิดีโอ เริ่มจากการนำเอาสัญญาณ Composite Video มาผ่านส่วนของ Video Decoder เพื่อให้ได้สัญญาณสี RGB และสัญญาณ Composite Sync. แต่สัญญาณที่เก็บไว้ในหน่วยความจำจะใช้เฉพาะสัญญาณสี RGB เท่านั้น ดังนั้นจึงต้องแปลงสัญญาณอนาล็อกเหล่านี้เป็นข้อมูลทางดิจิทัลเพื่อให้สามารถจกเก็บไว้ใน Memory ได้ และง่ายต่อการจัดแบ่งข้อมูลตามความต้องการของเรา โดยส่วนของ A/D Converter จะเปลี่ยนสัญญาณสี RGB ให้เป็นข้อมูลดิจิทัลขนาด 8 bit มีความละเอียด 256 ระดับ โดยมี Sampling rate ที่ 10 MHz ป้อนเข้าสู่ส่วนของ Data Buffer ซึ่งเป็น D flip-flop ทำงานที่ขอบขาขึ้นของสัญญาณนาฬิกา 10 MHz สัญญาณ Composite Video จะถูกแยกเอาสัญญาณซิงค์ต่างๆ ออกมาด้วย สัญญาณเหล่านี้จะนำไปใช้สร้างสัญญาณควบคุมต่างๆ โดยส่วนของ Buffer & Address Signal Generator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Block diagram of TV WALL system
(16 monitors)

รูปที่ 3.1 แสดง Block Diagram of TV WALL system

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อนำไปควบคุมการทำงานของระบบทั้งหมด

สัญญาณ Composite Sync. และสัญญาณ Vertical Sync. จะถูกปรับขนาดความกว้างของสัญญาณใหม่ให้มีจุดเริ่มต้นสัญญาณพร้อมกับสัญญาณภาพและทำงานจึงค์กับสัญญาณ ODD/EVEN เพื่อควบคุมการอ่านและเขียนหน่วยความจำซึ่งต้องทำงานสลับกันระหว่างการอ่านและการเขียนข้อมูลตาม Odd field และ Even field รวมทั้งสร้างสัญญาณแอดเดรสการเขียนและการอ่านด้วย จะเห็นว่าในหนึ่งสัญญาณภาพสีจะให้ข้อมูลขนาด 8 bit จาก A/D Converter และเมื่อเราใช้สัญญาณภาพสี 3 สัญญาณดังนั้นใน 1 pixel ก็จะถูกประกอบด้วยข้อมูลดิจิทัลขนาด 24 bit ในการเขียนหน่วยความจำจะมองเห็นหน่วยความจำเป็นหน่วยเดียวและจะเก็บแต่สัญญาณภาพเท่านั้น เมื่อเรา Sampling สัญญาณภาพด้วยความถี่ 10 MHz ในหนึ่งเส้นภาพก็จะมีจำนวนจุด (pixel) คือ $52\mu\text{S} \times 10\text{MHz} = 520$ จุด แต่เราจะใช้เพียง 512 จุด เพื่อให้สัมพันธ์กับสัญญาณแอดเดรส ดังนั้นที่เหลืออีก $8\mu\text{S}$ รวมทั้งฮอริซอนทัลลิ่งก็จะต้องไม่ถูกเก็บลงในหน่วยความจำและในแต่ละ field จะมีสัญญาณภาพ 312.5 เส้น เราจะเก็บเพียง 256 เส้นด้วยเหตุผลเดิม ดังนั้นอีก 56.5 เส้นซึ่งรวมกับสัญญาณอิควอลไลซิงพัลส์และสัญญาณเวอร์บลิคกิงพัลส์จึงไม่ได้จัดเก็บด้วย ดังนั้นภาพหลังจากผ่านส่วน D/A Converter ก็จะไม่เหมือนสัญญาณต้นแบบเลยทีเดียว ดังนั้นหน่วยความจำที่ต้องใช้ในหนึ่ง field มีค่าเท่ากับ $256 \times 512 = 131,072$ byte (128 Kbytes) เราต้องใช้ 2 field ดังนั้นใน 1 สัญญาณภาพต้องใช้หน่วยความจำเป็นสองเท่าคือ 256 Kbytes และต้องใช้ถึง 3 สัญญาณคือ RGB ก็ต้องใช้หน่วยความจำทั้งหมด $131,072 \times 2 \times 3 = 786,432$ byte แต่เนื่องจากข้อมูลแต่ละสัญญาณถูกเก็บลงในหน่วยความจำแยกอิสระกัน ดังนั้นหน่วยความจำที่ใช้ในแต่ละ field จึงลดลงเหลือ 128 Kbytes และยังคงถูกแบ่งเป็น 16 ส่วนเท่ากับจำนวนจอภาพเพื่อให้ 1 ส่วนของข้อมูลเป็นข้อมูล 1 จอภาพพอดี หน่วยความจำที่ใช้จริงจึงมีขนาดเท่ากับ $128 \text{ Kbytes} / 6 = 8 \text{ Kbytes}$ ซึ่งเราสามารถใช้อย่างน้อยหน่วยความจำสแตติก (Static Random Access Memory) ในการออกแบบเนื่องจากหน่วยความจำชนิดนี้มีเวลาในการเข้าถึงข้อมูลเร็วมากอย่างน้อยต้องเท่ากับ Sampling Rate 100nS แต่เราเลือกใช้ความเร็วในการเข้าถึงข้อมูลของหน่วยความจำที่ 70nS เพื่อให้มั่นใจว่าหน่วยความจำสามารถเก็บข้อมูลทันกับข้อมูลจาก A/D Converter

เมื่อหน่วยความจำถูกจัดให้เป็นพื้นที่เดียวกันการเขียนข้อมูลก็จะเขียนเรียง ๆ กันไปจนเต็มความจุทั้งหมด ส่วนควบคุมก็จะกำหนดให้หน่วยความจำที่เขียนข้อมูลภาพจนเต็มแล้ว อ่านข้อมูลออกมาแทน ส่วนอีก field หนึ่งก็จะทำหน้าที่ในการเขียนข้อมูลแทนซึ่งก่อนหน้านั้นได้อ่านข้อมูลออกไปหมดแล้ว ในการอ่านข้อมูลจากหน่วยความจำจะมองเห็นหน่วยความจำแยกอิสระกัน

แต่ละตัวจะถูกอ่านข้อมูลออกมาพร้อม ๆ กัน ดังนั้นเมื่อถึงเวลาการอ่านข้อมูลจากหน่วยความจำ สัญญาณควบคุมจะเลือกสัญญาณแอดเดรสการอ่านแทนสัญญาณแอดเดรสการเขียน ในช่วงเวลาการเขียนหน่วยความจำแต่ละตัวถูกเขียน 128 จุดและทางแนวตั้งอีก 64 เส้น เวลาอ่านข้อมูลจึงต้องขยายจุดและเส้นให้เต็ม 1 จอภาพ เวลาอ่านข้อมูลจึงต้องขยายจุดและเส้นให้เต็ม 1 จอภาพ ในช่วงเวลาการนับจุดก็ต้องย้ายแต่ละจุดจำนวน 4 จุด เพื่อให้ทางแนวนอนนับได้ 512 จุด เท่ากับที่เขียนข้อมูลมา 1 เส้นพอดี ในทำนองเดียวกันทางแนวตั้งก็จะถูกย้ายเส้นในแต่ละเส้นจำนวน 4 เส้น เพื่อขยายข้อมูลจาก 64 เส้นเป็น 256 เส้น ดังนั้นข้อมูลที่อ่านออกมาจะเต็มจอภาพพอดี

ในการอ่านข้อมูลเราจะใช้สัญญาณแอดเดรสเป็นตัวควบคุมการอ่านดังนั้นเมื่อถึงช่วงเวลาการอ่าน หน่วยความจำแต่ละตัวจะถูกเลือกให้ทำงานพร้อม ๆ กัน ซึ่งไม่เหมือนกับสัญญาณที่ใช้เลือกหน่วยความจำในการเขียนข้อมูล ช่วงเวลาการอ่านขา /CE ของหน่วยความจำก็จะได้รับสถานะเป็น LOW ตลอด เพื่อให้หน่วยความจำถูกเลือกให้ทำงานตลอดในช่วงของการอ่านข้อมูลออกจากหน่วยความจำ

ข้อมูลที่ได้จากหน่วยความจำเป็นสัญญาณดิจิทัลขนาด 24 bit ก็จะถูกแปลงเป็นสัญญาณสี RGB โดยส่วนของ D/A Converter เมื่อได้รับสัญญาณภาพเป็นอนาล็อกแล้วก็จะเอาสัญญาณดังกล่าวกับสัญญาณ Composite Sync ส่งเข้าสู่ส่วนของ Video Encoder เพื่อสร้างสัญญาณภาพรวมใหม่ขึ้นมาเป็นเอาต์พุตของระบบนั่นเอง

1. Video Decoder

สำหรับส่วนนี้ เนื่องจากเราต้องการเก็บข้อมูลของสัญญาณภาพสี ดังนั้นจึงไม่จำเป็นต้องสร้างหรือออกแบบในส่วนนี้เอง เพราะการออกแบบและการสร้างวงจรส่วนนี้ทำได้ยากสำหรับสัญญาณภาพสี หรือถ้าสามารถสร้างส่วนนี้ออกมาได้ก็จะใช้ทำงานได้ไม่ค่อยดีตามความต้องการ เราจึงหลีกเลี่ยงโดยหาอุปกรณ์ส่วนนี้มาใช้งานเลย

2. Video Sync Separator

ในส่วนของ Video Sync Separatorจะทำหน้าที่ในการแยกสัญญาณ Composite Video ออกเป็น 4 สัญญาณ คือ

1. Composite Sync Signal
2. Vertical Sync Signal

3. Burst detection Signal
4. ODD / EVEN Signal

สัญญาณเหล่านี้จะนำไปใช้สร้างสัญญาณควบคุมต่าง ๆ ที่ Control Unit ควบคุมการทำงานของระบบทั้งหมด ดังนั้นสัญญาณเหล่านี้ต้องมีเสถียรภาพมาก ๆ เพื่อให้ระบบทั้งหมดทำงานอย่างมีประสิทธิภาพด้วย ดังนั้นจึงเลือกใช้ IC สำเร็จรูป LM1881N ของบริษัท National ซึ่งก็ให้สัญญาณเอาต์พุตที่มีเสถียรภาพดี

3. Control Unit

Control Unit จะสร้างสัญญาณควบคุม Cont_A และ Cont_B ควบคุมการสลับกันทำงานของการอ่านและเขียนหน่วยความจำ อีกทั้งยังสร้างสัญญาณ ST_V , /ST_V, ST_H และ /ST_H เพื่อใช้ควบคุมการนับของสัญญาณแอดเดรสให้หน่วยความจำทั้งการอ่านและการเขียนซึ่งได้มาจากการปรับสัญญาณ Hor Sync และ Ver Sync จาก LM1881N เพื่อให้สัญญาณแอดเดรสเริ่มทำงานที่ตำแหน่งของภาพพอดี เข้าสู่วงจรของ D flip-flop MC74HCT74 ซึ่งต้องทำงานร่วมกับ Read/Write address signal Generator ด้วย

4. A/D Converter

ในวงจรส่วนนี้ทำหน้าที่แปลงสัญญาณภาพที่เป็นอนาล็อก (Analog) ให้เป็นสัญญาณภาพทางดิจิทัล (Digital) เพื่อจะนำไปส่งในส่วนต่อไป โดยในวงจรส่วนนี้เลือกใช้ IC เบอร์ CA3318 ซึ่งเป็น IC CMOS ชนิดความเร็วสูงขนาด 8 bit โดยมีความเร็วสูงสุด 15 MHz ในการใช้งานต้องกำหนดค่า +Vref และค่า -Vref ซึ่งได้จากวงจร REGULATOR 10 V

IC CA3318เป็นไอซีแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบ " แฟลช "(Flash) ขนาด 8 bit ความเร็วและความเที่ยงตรงสูงมาก มีขนาด 24 ขา สำหรับ " แฟลช " ที่อยู่หน้า A/D Converter เป็นรูปแบบการแปลงสัญญาณอนาล็อกเป็นดิจิทัลเป็นอีกรูปแบบหนึ่งในการแปลงสัญญาณในอีกหลาย ๆ รูปแบบ ซึ่งแบบแฟลชนี้มีความเร็วในการแปลงสัญญาณสูงกว่าแบบอื่น ๆ

คุณสมบัติของ CA3318


- CMOS Low Power with SOS Speed
- Parallel Conversion Technique

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 15 MHz Sampling Rate
- 8 Bit Latch Tri-State Output with Overflow bit
- Single Supply Voltage (4 V – 7.5 V)
-

การทำงานของ CA3318

CA3318 ใช้ในการแปลงข้อมูลแบบขนานเป็นแบบลำดับ โดยอาศัยการจัดระดับลอจิกของสัญญาณนาฬิกา ไปควบคุมจังหวะในการทำงานของส่วนต่าง ๆ ให้สอดคล้องกันซึ่งจุดประสงค์จริง ๆ ก็คือ ความเร็วในการทำงานแปลงสัญญาณต้องเป็นแบบเฟลชนั่นเอง



รูปที่ 3.2 แสดง Block diagram ของ CA3318

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปโครงสร้างภายในของ CA3318 ขาป้อนสัญญาณนาฬิกา และขาควบคุมเฟสนี้ทำให้เราสามารถควบคุมความเร็วในการแปลงสัญญาณนาฬิกาให้แบ่งเป็น 2 เฟสซึ่งจะได้อธิบายดังนี้ คือ

เฟส 1 Auto balance เกิดขึ้นเมื่อขาควบคุมเฟสมีลอจิก " 0 "


เฟส 2 Sample Unknow เกิดขึ้นเมื่อขาควบคุมเฟสมีลอจิก " 1 "

จากการจัด เฟส 1 และเฟส 2 ให้อยู่คนละช่วงของสัญญาณนาฬิกาด้วยขาควบคุมเฟสนี้ ทำให้เราสามารถควบคุมความเร็วในการแปลงสัญญาณ (ข้อมูล) ของ CA3318 ให้เปลี่ยนแปลงไปตามสัญญาณนาฬิกา
การควบคุม CA3318

การใช้ขาควบคุมเฟส ควบคุมความเร็วของการแปลงสัญญาณของ CA3318สามารถทำได้ 2 วิธี คือ

1. โดยการป้อนลอจิก " 0 " เข้าที่ขาควบคุมเฟส ดังแสดงในรูปการควบคุม CA3318 ด้วยการให้ขาควบคุมเฟสไปควบคุมระดับลอจิกของสัญญาณนาฬิกา ในรูป (a) เฟสหนึ่ง จะถูกจัดให้ขาควบคุมเฟสไปควบคุมระดับลอจิก " 1 " และเฟส 2 ถูกจัดให้อยู่ในลอจิก " 0 " ของสัญญาณนาฬิกา ข้อมูลจากตัวเปรียบเทียบจะถูกแลตช์ (Latch) ไว้ที่ขอบขาขึ้นของฟิลด์เฟส 1 และเมื่อถึงช่วงขอบขาลงฟิลด์เฟส 1 แล้วก็จะทำการเลื่อนข้อมูลนั้นส่งเข้าเอาท์พุทรีจิสเตอร์ต่อไป ซึ่งวิธีนี้เป็น การแปลงข้อมูลเสร็จสิ้นภายในครึ่งคาบของสัญญาณนาฬิกาเท่านั้น

2. โดยการป้อนลอจิก " 1 " เข้าที่ขาควบคุมเฟสดังแสดงในรูป (b) เฟสหนึ่งถูกจัดให้อยู่ในลอจิก " 0 " และเฟส 2 ถูกจัดให้อยู่ในลอจิก " 1 " ของสัญญาณนาฬิกา เมื่อถึงช่วงขอบขาลงฟิลด์เฟส 2 ข้อมูลจากตัวเปรียบเทียบถูกแลตช์ไว้จนกว่าจะถึงช่วงขอบขาขึ้นของฟิลด์เฟส 2 ลูกต่อมา จึงจะทำการเลื่อนข้อมูลส่งเข้าเอาท์พุทรีจิสเตอร์ วิธีนี้จะแปลงสัญญาณเสร็จสิ้นภายใน 1 คาบเวลาของสัญญาณนาฬิกา



รูปที่ 3.3 แสดงการควบคุมระดับด้วยขาควบคุมเฟส

a) เมื่อให้ขาควบคุมเฟสเป็น " 0 " b) เมื่อให้ขาควบคุมเฟสเป็น " 1 "

จะเห็นว่าวิธีที่ 1 ใช้เวลาในการแปลงสัญญาณน้อยกว่าวิธีที่ 2 และสำหรับงานที่ต้องการความเร็วในการแปลงสัญญาณจึงควรเลือกวิธีที่ 1 จะเหมาะสมกว่า


จากลักษณะการต่อตัวเปรียบเทียบให้ขนานกันเพื่อให้รับสัญญาณอินพุตได้พร้อม ๆ กัน เราจึงเรียกกวงจรมันว่าวงจรสัญญาณอนาล็อกเป็นดิจิทัลแบบขนาน (Parallel A/D Converters) และเนื่องจากมันสามารถตอบสนองต่อสัญญาณอินพุตที่เป็นอนาล็อกและแปลงอนาล็อกเป็นสัญญาณดิจิทัลได้อย่างรวดเร็วมาก เราจึงเราจึงเรียกได้อีกอย่างว่าวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลแบบแฟลต (Flash A/D Converters)

5. Data Latch

หลังจากที่สัญญาณภาพสี RGB ผ่านกระบวนการแปลงข้อมูลจากสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล Data Latch จะ Latch ข้อมูลขนาด 8 bits ทั้งหมดออกมา ดังนั้น Data Latch ก็จะมี 3 ชุด ซึ่งใช้ 74F374 แต่ละตัวสามารถ Latch ข้อมูลขนาด 8 bits ที่ขอขาขึ้นของสัญญาณนาฬิกา 10 MHz

6. Read/Write Address Signal & Memory Select Generator

ในส่วนนี้จะทำหน้าที่ในการสร้างสัญญาณแอดเดรสการอ่านและการเขียนให้กับหน่วยความจำ เนื่องจากการอ่านและการเขียนข้อมูลลงสถิติจติตอลลงในหน่วยความจำจะแตกต่างกัน เราไม่ได้เขียนข้อมูลลงในหน่วยความจำจนเต็มแล้วอ่านออกทันที แต่เราจะขยายข้อมูลแต่ละจุดทั้งทางแนวตั้งและแนวนอนด้วย ดังนั้นในช่วงของการอ่านข้อมูล สัญญาณแอดเดรสการอ่านก็จะต้องมี clock pulse มากกว่าของสัญญาณแอดเดรสการเขียนอยู่ 4 เท่า นั่นคือความถี่คัลลิกของแอดเดรสการเขียนคือ 10 MHz คล็อกของสัญญาณแอดเดรสการอ่านก็จะเท่ากับ 2.5 MHz แสดงดังรูป 3.4



รูปที่ 3.4 ความสัมพันธ์ของสัญญาณ Clock สัญญาณแอดเดรสการเขียนและการอ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้คล็อกที่แตกต่างกันแบบนี้ก็จะสามารถขยายข้อมูลดิจิทัลในแต่ละจุด (Pixel) ได้ โดยขณะที่สัญญาณแอดเดรสการเขียนที่ตำแหน่งการเขียน 1 ตำแหน่งหรือใช้ล๊อคไป 1 ลูก เวลาเดียวกันนี้สัญญาณแอดเดรสการอ่านก็จะชี้ตำแหน่งการอ่านให้หน่วยความจำอีกชุดหนึ่ง ซึ่งจะสังเกตเห็นว่าสัญญาณแอดเดรสการอ่านจะชี้ตำแหน่งการอ่านเดิมก็หมายถึงข้อมูลเป็นข้อมูลเดิมจนล๊อคของสัญญาณแอดเดรสการเขียนผ่านไป 4 ลูก นั่นเอง ทำให้ข้อมูลที่อ่านได้ถูกยัดออกไป 4 เท่าจากข้อมูลเดิม การสร้างสัญญาณแอดเดรสการเขียนใช้ TTL 74F161N U7-U12 และ U13B สร้างเป็นวงจร Synchronous Counter นับ 512 และ 256 โดยใช้คล็อก 10 MHz ก็จะได้สัญญาณแอดเดรสการเขียนทั้ง 13 เส้นคือ A0-A12 โดยแบ่งให้หน่วยความจำทุกที่ 128 ตำแหน่งในแต่ละเส้นสแกน ดังนั้นจึงต้องใช้สัญญาณแอดเดรส 9 เส้น แต่หน่วยความจำแต่ละตัวใช้ 7 เส้น อีก 2 เส้น คือจะใช้สำหรับเลือกหน่วยความจำ คือ E3 และ E4 จะสังเกตเห็นว่า A0-A6 ของหน่วยความจำทุกตัวจะมีเริ่มนับจาก 000-03F เมื่อ Synchronous Counter นับครบ 512 หรือ 1FF ก็จะสร้างสัญญาณ Carry ไปกระตุ้นให้ส่วนของวงจรมับ 256 เริ่มนับคือส่วน

| A15 | A14 | A13 | A12 | A11 | A10 | A9 | A8 | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 | | | | |
|-----|-----|-----|-----|-----|-----|----|----|----|----|----|----|----|----|----|----|-----|--------|-------|-------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | RAM11 | LINE1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 127 | RAM12 | LINE1 | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | RAM13 | LINE1 | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 127 | RAM14 | LINE1 | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 2LINE | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 127 | 3LINE | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 64LINE | 32B | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 127 | | 32k | |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | 32k | |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | | |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | 32k | |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | 32k | |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | 32k | |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |

รูปที่ 3.5 แสดงตารางสัญญาณแอดเดรสการอ่านและการเขียนหน่วยความจำ

ของวงจรมัลติเพล็กซ์ ซึ่งต้องสัญญาณแอดเดรส 8 เส้น แต่หน่วยความจำใช้แค่ 6 เส้น เพื่อให้หน่วยความจำแต่ละตัวมีสัญญาณเพียง 64 เส้น โดยมี 4 เส้นที่ได้จากส่วนของวงจรมัลติเพล็กซ์ 512 และวงจรมัลติเพล็กซ์ 256 คือ E1,E2,E3 และ E4 ป้อนให้แก่วงจรถ่ายเลือกหน่วยความจำ encoder 4 to 16 lines จะเห็นว่าวงจรมัลติเพล็กซ์เปลี่ยนตำแหน่งเมื่อมีการนับจุดครบ 512 จุดและจะถูกหยุดการทำงานเมื่อมีสัญญาณ ST_H และ ST_V เข้ามา เนื่องจากเป็นช่วงเวลาที่ไม่ต้องการเก็บข้อมูลภาพจากเป็นช่วงเวลาที่ไม่ต้องการเก็บข้อมูลภาพ

สำหรับสัญญาณแอดเดรสของการอ่านข้อมูลจะแตกต่างจากสัญญาณแอดเดรสการเขียน เนื่องจากเมื่อถึงช่วงเวลาการอ่านข้อมูล หน่วยความจำจะต้องอ่านข้อมูลออกมาพร้อมกันทุกตัว และเราถือว่าหน่วยความจำ 1 ตัวแทน 1 จอภาพ ดังนั้นแอดเดรสการอ่านต้องสามารถขยายข้อมูลให้เต็มจอภาพได้ สัญญาณแอดเดรสการอ่านข้อมูลจะมีความถี่ต่ำกว่าคือ ความถี่จาก 10 MHz ลงมาเหลือ 2.5 MHz และใช้ Synchronous Counter เหมือนกัน แต่จะเป็นวงจรมัลติเพล็กซ์ 128 กับ 64 เท่านั้น เพราะตอนเขียนข้อมูลเราเขียนข้อมูลลงหน่วยความจำแต่ละตัว 128 x 64 ตำแหน่ง สัญญาณแอดเดรสการอ่านข้อมูลประกอบด้วย U1,U2,U3,U4,U5,U6 และ U13A โดย

| E4 | E3 | E2 | E1 | |
|-----|-----|----|----|-----|
| A16 | A15 | A8 | A7 | |
| 0 | 0 | 0 | 0 | R11 |
| 0 | 0 | 0 | 1 | R12 |
| 0 | 0 | 1 | 0 | R13 |
| 0 | 0 | 1 | 1 | R14 |
| 0 | 1 | 0 | 0 | R21 |
| 0 | 1 | 0 | 1 | R22 |
| 0 | 1 | 1 | 0 | R23 |
| 0 | 1 | 1 | 1 | R24 |
| 1 | 0 | 0 | 0 | R31 |
| 1 | 0 | 0 | 1 | R32 |
| 1 | 0 | 1 | 0 | R33 |
| 1 | 0 | 1 | 1 | R34 |
| 1 | 1 | 0 | 0 | R41 |
| 1 | 1 | 0 | 1 | R42 |
| 1 | 1 | 1 | 0 | R43 |
| 1 | 1 | 1 | 1 | R44 |

ส่วนของดีโคเดอร์

| | | |
|-----|-----|-----|
| R11 | R12 | R13 |
| R21 | R22 | R23 |
| R31 | R32 | R33 |
| R41 | R42 | R43 |

ตำแหน่งแรมในการเขียน

รูปที่ 3.6 แสดงการเลือกหน่วยความจำในการเขียนข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีสัญญาณ ST_H และ ST_V คอยหยุดการนับของ Counter เพราะเป็นช่วงเวลาที่ไม่มีการเก็บข้อมูลภาพลงในหน่วยความจำ

เราใช้ประโยชน์จากขาสัญญาณแอดเดรส E4,E3,E2 และ E1 ในการเลือกหน่วยความจำ โดยใช้ 4 to 16 Lines decoder โดย E2,E1 จะทำหน้าที่เลือกหน่วยความจำในแวนอนส่วน E4,E3 จะเลือกหน่วยความจำในแนวตั้ง โดยขณะที่ E2,E1 เป็น 00 หน่วยความจำ R11 จะถูกเลือก พอ E2,E1 เป็น 01 หน่วยความจำ R12 จะถูกเลือกให้ทำงาน E2,E1 จะเปลี่ยนไปการนับแอดเดรสการเขียนจนเป็น 11 หน่วยความจำ R14 ก็จะถูกเลือกให้ทำงาน ถึงตรงนี้ข้อมูลก็จะถูกเขียนลงในหน่วยความจำครบ 64 เส้นสแกน แต่ละเส้นมี 512 ตำแหน่ง จากนั้น E4,E3 จะเปลี่ยนเป็น 01 ก็จะมีผลทำให้หน่วยความจำ R21 ทำงาน E2,E1 ก็จะเริ่มที่ 00 ใหม่อีกครั้ง และจะเปลี่ยนไปทุกครั้งเมื่อนับครบ 512 ตำแหน่งก็จะมีผลทำให้หน่วยความจำ R21,R22,R23 และ R24 ทำงาน จนกระทั่งเขียนข้อมูลครบ 128 เส้น E4,E3 ก็จะเปลี่ยนเป็น 10 คราวนี้หน่วยความจำชุดของ R31,R32,R33 และ R34 จะเริ่มทำงานแทนจนข้อมูลถูกเขียนไปอีก 192 เส้น E4,E3 จะเปลี่ยนเป็น 11 ที่นี้หน่วยความจำชุดสุดท้าย คือ R41,R42,R43 และ R44 จะทำงานจนข้อมูลถูกเขียนครบ 256 เส้น ซึ่งก็ครบ 1 field พอดี จากนั้น E4,E3,E2,E1 จะกลับมาที่จุดเริ่มต้นอีกครั้งคราวนี้หน่วยความจำอีก field หนึ่งจะถูกเลือกให้ทำงานหน่วยความจำชุดเดิมก็จะถูกอ่านข้อมูลออกไปแทน

7. Read/Write Signal

สัญญาณควบคุมการอ่านและเขียนหน่วยความจำจะถูกป้อนเข้าที่ขา /G และ /W ของหน่วยความจำ ตามลำดับเพื่อควบคุมตำแหน่งการอ่านและเขียนข้อมูลให้ถูกต้อง สัญญาณควบคุมการเขียน /WR สร้างขึ้นจากสัญญาณคล็อก 10 MHz


Truth

| Mode | CE1 | CE2 | CE | WE | I/O Operation | Vcc Current |
|-----------------|-----|-----|----|----|---------------|---------------|
| standy | H | X | X | X | High Z | Isb,Isb1 |
| | X | L | X | X | High Z | Isb,Isb2 |
| Output Disabled | L | H | H | H | High Z | Icc,Icc1,Icc2 |
| Read | L | H | L | H | Dout | Icc,Icc1,Icc2 |
| write | L | H | X | L | Un | Icc,Icc1,Icc2 |

รูปที่ 3.7 แสดง Truth Table ของ SRAM 6264

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความกว้างของพัลส์ (Pulse width) 50 nS เท่ากับข้อกำหนดการเขียนข้อมูลของหน่วยความจำ จาก Truth Table ของ SRAM 6264 ที่ใช้ในโครงการนี้ การเขียนข้อมูลลงหน่วยความจำ จะต้องให้ขา /WE และ /CE1 เป็น Low ส่วนขา CE2 ต้องมีสถานะตรงข้ามกับ /CE1 เสมอ ช่วงเวลาของการเขียนข้อมูลแสดงดัง Timing Waveforms ดังรูปที่ 3.8




รูปที่ 3.8 แสดง Timing Waveforms ของ SRAM 6264

เนื่องจาก A/D Converter จะเปลี่ยนสัญญาณอนาล็อกเป็นข้อมูลดิจิทัลทุก ๆ 100 nS ดังนั้นหน่วยความจำต้องสามารถเก็บข้อมูลให้ทัน เราจึงเลือกหน่วยความจำที่เวลาการเข้าถึงข้อมูลเร็วกว่า 100 nS หน่วยเวลาที่มีเวลาการเข้าถึงข้อมูลที่ 70 nS มี twp ต่ำสุดที่ 50 nS นั่นคือเราสามารถใช้คล็อกพัลส์ 10 MHz ที่มีดิวตี้ไซเคิล 50 % ได้โดยนำสัญญาณคล็อกนี้มาออร์กับสัญญาณ Cont_A และ Cont_B เพื่อให้ได้สัญญาณที่สลับกันเขียนระหว่าง 2 field แล้วป้อนเข้าส่วนของบัฟเฟอร์เนื่องจากสัญญาณถูกสร้างขึ้นมาเพียง 2 เส้นคือ /WR_A และ /WR_B เราจึงต้องใส่บัฟเฟอร์เพื่อให้สามารถจ่ายกระแสให้กับหน่วยความจำทุกตัวได้

ส่วนการควบคุมการอ่านข้อมูลของหน่วยความจำจาก Truth Table ของหน่วยความจำ ขาสัญญาณ /WE ต้องมีสถานะเป็น High ในกรณีนี้เราสามารถให้ขา /OE ของหน่วยความจำมีสถานะเป็น Low ตลอดช่วงการอ่านได้ โดยเราจะควบคุมการอ่านข้อมูลจากสัญญาณแอดเดรส การอ่านซึ่งข้อมูลจะเปลี่ยนไปตามตำแหน่งของสัญญาณแอดเดรสแสดงดังรูปที่ 3.9

Timing Wavform




1. \overline{WE} is high for READ cycle
2. Device is continuously enabled $CE1 = V_{IL}$ and $CE2 = V_{IH}$
3. $\overline{OE} = V_{IL}$

รูปที่ 3.9 แสดง Timing Waveforms การอ่านของ SRAM 6264

จะเห็นว่าเมื่อถึงเวลาการเขียนหรือการอ่านข้อมูลสัญญาณ /CE1 ต้องเป็นสถานะ Low เสมอ ส่วนวงจรการใช้ได้จากภาคผนวกท้ายเล่ม

8. Buffer & Multiplexing

วงจรในส่วนนี้จะทำหน้าที่เป็นสวิตช์เลือกสัญญาณต่าง ๆ ไม่ว่าจะป็นสัญญาณแอดเดรส



รูปที่ 3.10 แสดงการทำงานของ Multiplexes และส่วนของ Buffer


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอ่าน สัญญาณแอดเดรสการเขียน สัญญาณเลือกหน่วยความจำ และสัญญาณควบคุมการอ่านและเขียนข้อมูลของหน่วยความจำ อีกทั้งยังทำหน้าที่เป็นบัฟเฟอร์ให้กับสัญญาณต่าง ๆ ที่กล่าวมา เพื่อให้สามารถป้อนให้หน่วยความจำซึ่งมีจำนวนมากถึง 96 ตัวต่อหน่วยความจำไม่ได้ใช้สัญญาณเหล่านี้พร้อม ๆ กันแต่จะสลับกันทำงานระหว่าง Odd field และ Even field ดังนั้นจำเป็นต้องมีส่วนของ multiplexing ด้วย แสดงดังรูปที่ 3.10 จะเห็นส่วน multiplexes และ buffers จะมี 2 ชุด แต่ละชุดจะทำงานร่วมกับหน่วยความจำชุด A และหน่วยความจำชุด B ซึ่งจะเขียนและอ่านข้อมูลสลับกันตลอดเวลาโดยมีสัญญาณ Cont_A และ Cont_B เป็นสัญญาณควบคุมการ multiplexes เนื่องจากไอซีตระกูล TTL ไม่สามารถจ่ายกระแสรับอินพุตของไอซีตัวอื่นได้เกินขีดจำกัดของตัวเองได้ ทำให้เราต้องขยายกระแสเพื่อที่จะสามารถป้อนให้หน่วยความจำสามารถทำงานได้ จำนวนอินพุตสูงสุดซึ่งเอาท์พุตสามารถรับได้เรียกว่า Fan-out ตารางรูปที่ 3.11 แสดงจำนวนของ fan-out ของไอซี TTL ตระกูลต่างๆ ในโครงการนี้เราใช้ TTL ตระกูลของ 74FXXX ซึ่งโดยปกติจะให้ fan-out ที่ 33 อินพุต ส่วนไอซีตระกูล CMOS นั้นเนื่องจากไอซีตระกูลนี้อินพุตอิมพีแดนซ์สูง ดังนั้นก็จะมีจำนวน fan-out มากกว่าไอซีตระกูล TTL แต่อย่างไรก็ตามค่าของเวลาหน่วง (Propagation Delay) จะมีค่ามากกว่า TTL series และจะเพิ่มขึ้นเมื่อโหลดมีเพิ่มมากขึ้น ดังนั้น fan-out ของ CMOS จะขึ้นกับ t_d (time delay) สูงสุด ตามปกติจะมี fan-out ประมาณ 50 ที่ความถี่ 1 MHz เพราะฉะนั้นที่ความถี่สูงกว่า fan-out ก็มีค่าลดลงด้วย

| | | | | | |
|------------------------------|----|-----|------|-------|-----|
| Performance rating | 74 | 74S | 74LS | 74ALS | 74F |
| Propagation delay (nS) | 9 | 3 | 9.5 | 4 | 3 |
| Power dissipation (mw) | 10 | 20 | 2 | 1.2 | 6 |
| Speed – power product (pj) | 90 | 60 | 19 | 4.8 | 18 |
| Max-clock rate (MHz) | 35 | 125 | 45 | 70 | 100 |
| Fan-out (same series) | 10 | 20 | 20 | 20 | 33 |

ตารางที่ 3.1 Typical TTL Series Characteristics


สัญญาณแอดเดรสที่ได้จากส่วนบัฟเฟอร์จะแยกเป็น 2 ส่วนคือ สัญญาณแอดเดรสให้กับหน่วยความจำชุด A และชุด B ในชุด A ก็ยังแบ่งเป็น 3 ชุดย่อยคือ A[0-12]_A0, A[0-12]_A1 และ A[0-12]_A2 ส่วนชุด B ก็จะมีลักษณะเหมือนกัน ในแต่ละชุดย่อยเช่น A[0-12]_A0 จะมี 12 เส้น สัญญาณป้อนให้แก่หน่วยความจำ 16 ตัว ซึ่งมี fan-out เพียงพอเพราะ SRAM 6264 เป็นเทคโนโลยี CMOS ดังนั้นจึงมีอินพุตอิมพีแดนซ์สูง ส่วนสัญญาณเลือกหน่วยความจำก็จะมี



รูปที่ 3.11 แสดงการต่อสัญญาณเลือกหน่วยความจำเข้ากับหน่วยความจำชุด A และ B

2 ชุด เช่นกัน แต่สัญญาณเลือกหน่วยความจำ 1 เส้นจะต่อกับหน่วยความจำเพียง 3 ตัวเท่านั้น คือ หน่วยความจำในชุดของสัญญาณ R, G และ B ดังรูปที่ 3.12


ในส่วนของสัญญาณควบคุมการอ่านและเขียนหน่วยความจำก็ต้องใช้บัฟเฟอร์เช่นกันโดยจะเปลี่ยนมาใช้ 74F365 แทน และแต่ละเส้นสัญญาณต้องรับอินพุตของหน่วยความจำ 16 ตัว เช่นเดียวกัน ประกอบด้วยสัญญาณควบคุมการเขียน \overline{WR}_A และ \overline{WR}_B กับสัญญาณควบคุมการอ่าน \overline{RD}_A และ \overline{RD}_B ในการออกแบบจะออกแบบเพียงชุดเดียวเพราะการทำงานแต่ละชุดเหมือนกันนั่นเอง ในส่วนของวงจรดูได้จากภาคผนวกท้ายเล่ม



รูปที่ 3.12 แสดงการขยายสัญญาณควบคุมการอ่านและการเขียนหน่วยความจำด้วยบัฟเฟอร์

9. Data Buffers

Data Buffers จะทำหน้าที่เป็นตัวกันชนให้กับข้อมูลดิจิทัลเนื่องจากขา I/O ของหน่วยความจำเป็นขาเดียวกันเพียงแต่ทำงานคนละช่วงเวลา การทำงานของ Data Buffers นี้แสดงดังรูปที่ 3.14 จะเห็นว่าบัฟเฟอร์ในส่วนนี้ประกอบด้วย 2 ส่วนคือ ส่วนที่เป็นบัฟเฟอร์ให้กับข้อมูลดิจิทัลขณะหน่วยความจำทำการเขียนข้อมูลและส่วนที่เป็นบัฟเฟอร์ให้กับข้อมูลดิจิทัลขณะหน่วยความจำทำการอ่านข้อมูล เมื่อถึงเวลาการเขียนข้อมูลหน่วยความจำชุด A สัญญาณควบคุม Cont_A จะควบคุมบัฟเฟอร์อื่นทุกขอมให้ข้อมูลผ่านได้อีกทั้งยังไปควบคุมให้บัฟเฟอร์เอาท์พุทของหน่วยความจำชุด B ทำงานซึ่งเป็นช่วงเวลาเดียวกันที่หน่วยความจำชุด B ทำการอ่านข้อมูล ส่วนสัญญาณควบคุม Cont_B จะควบคุมไม่ให้บัฟเฟอร์เอาท์พุทของหน่วยความจำชุด A ทำงานและยังไปควบคุมไม่ให้บัฟเฟอร์อื่นพุทของหน่วยความจำชุด B ซึ่งกำลังอ่านข้อมูลอยู่ทำงานได้ ช่วงเวลาของฟิลด์ต่อมาสัญญาณควบคุม Cont_B จะทำงานสลับกับสัญญาณควบคุม Cont_A ดังนั้นข้อมูลที่ได้จากหน่วยความจำทั้ง 2 ชุดอ่านข้อมูล ก็จะไม่ชนกัน




รูปที่ 3.13 แสดงการควบคุมบัพเฟอร์ของหน่วยความจำ

10. Memory

ในโครงการนี้จะใช้หน่วยความจำ SRAM (Static Random Access Memory) จำพวกตระกูล XXX6264-70L ซึ่งมีความเร็วในการเข้าถึงข้อมูล 70 nS ใช้เทคโนโลยีของ CMOS จึงสูญเสียกำลังงานต่ำ ถ้าเป็น TTL ก็จะใช้สูญเสียกำลังงานต่ำลงไปอีก XXX6264 ผลิตโดยหลายบริษัท แต่ก็ให้คุณสมบัติเดียวกันจึงสามารถใช้ทดแทนกันได้ XXX เป็นเพียงโคตชื่อของบริษัทที่ผลิตเท่านั้น ส่วน 6264 เป็นส่วนที่บอกความจุละจำนวนบิตที่ใช้ หมายถึง 64Kbit (65,536 bit) หรือ 8 Kbytes x 8 bit ปกติจะกินกระแสต่ำไม่เกิน 90mA และขณะไม่มีการเขียนและอ่านข้อมูลหรืออยู่ในช่วงสแตนด์บาย (Standby) จะไม่เกิน 100 uA ตรงนี้ข้อมูลของแต่ละบริษัทอาจไม่เหมือนกัน ขาอินพุตและเอาต์พุตเป็นแบบ 3 สถานะ (Common I/O using three – state output) และสามารถต่อกับไอซีตระกูล TTL ได้โดยตรง จึงทำให้สะดวกในการใช้งาน โครงสร้างของหน่วยความจำที่ใช้แสดงดังรูป 3.15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 แสดงโครงสร้างของหน่วยความจำ SRAM 6264

ขาคอมพิวเตอร์เลือกหน่วยความจำ (Chip enable inputs) จะมี 2 ขาเพื่อให้ง่ายต่อการควบคุม

ในโครงงานนี้เราต้องนำสัญญาณภาพสี R,G และ B เปลี่ยนเป็นข้อมูลดิจิทัลแล้วนำกลับมาเก็บในหน่วยความจำแยกอิสระกัน ดังนั้นจึงต้องใช้หน่วยความจำ 3 ชุด ตามลำดับ และเนื่องจากข้อมูลดิจิทัลก็จะถูกแบ่งเป็น 2 พิลด์ตามพิลด์ภาพ ดังนั้นหน่วยความจำจึงต้องแบ่งเป็น 2 ชุดคือ หน่วยความจำ A และหน่วยความจำ B เพื่อสลับกันอ่านและเขียนข้อมูลภาพ โครงงานนี้แบ่งภาพออกเป็น 16 จอภาพ เวลาอ่านข้อมูลดิจิทัลจึงต้องใช้หน่วยความจำแต่ละพิลด์เท่ากับจำนวนจอภาพทั้งหมดเพื่อให้หน่วยความจำอ่านข้อมูลออกมาทีละ 16 ตัว นั่นคือต้องใช้หน่วยความจำทั้งหมด 96 ตัว


ใน 1 เส้นสแกนของภาพประกอบด้วย 2 พิลด์ จำนวน 625 เส้น แต่ละพิลด์ก็จะสแกน 312.5 เส้น เพื่อให้ง่ายในการออกแบบสัญญาณแอนะล็อก เราจึงออกแบบให้แต่ละพิลด์เก็บข้อมูล 256 เส้นที่เป็นสัญญาณภาพเท่านั้นอีกทั้งในแต่ละเส้นก็ออกแบบให้เก็บข้อมูลภาพ 512 ตำแหน่ง เพราะใน 1 เส้นสแกน 64 μ S จะมีสัญญาณภาพ 52 μ S เท่านั้นเมื่อเราแชมป์ลิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยความถี่ 10 MHz ก็จะได้ข้อมูลดิจิทัล 520 ตำแหน่งซึ่งเพียงพอที่เราจะเก็บข้อมูล 512 ตำแหน่ง ดังนั้นหน่วยความจำที่ต้องใช้ใน 1 เฟรมเท่ากับ $512 \times 256 = 128\text{Kbytes}$ เราต้องใช้หน่วยความจำ 16 ตัวใน 1 เฟรมภาพ หน่วยความจำจึงมีขนาด $128\text{Kbytes} / 16 = 8\text{Kbytes}$ ซึ่งต้องใช้สัญญาณแอนะล็อก 13 เส้น โดยแบ่งสัญญาณแอนะล็อกที่ใช้ตำแหน่งการนับ 512 ตำแหน่งทางแนวนอนและสัญญาณแอนะล็อกที่ใช้ตำแหน่งการนับ 256 ตำแหน่งทางตั้ง ดังรายละเอียดการสร้างในการสร้างสัญญาณ


แอนะล็อกการอ่านและการเขียนข้อมูลที่ผ่านมา ดังนั้นหน่วยความจำ 1 ตัวต้องเขียนข้อมูลดิจิทัลทางแนวนอน $512 / 4 = 128$ ตำแหน่ง และทางแนวตั้ง $256 / 4 = 64$ ตำแหน่ง

หน้าที่ของหน่วยความจำในแต่ละเฟรมนั้น จะทำงาน 2 ช่วงคือ ช่วงเวลาที่หน่วยความจำต้องเขียนข้อมูลและช่วงเวลาที่หน่วยความจำทำการอ่านข้อมูล ในการเขียนข้อมูลเราจะมองหน่วยความจำทั้ง 16 ตัวเป็นพื้นที่เดียวกัน เริ่มต้นที่หน่วยความจำแถวแรก หน่วยความจำตัวแรกเก็บข้อมูลตำแหน่งที่ 0 - 127 หน่วยความจำตัวที่ 2 ก็เก็บข้อมูลจาก 128 - 255 หน่วยความจำตัวที่ 3 จะเก็บข้อมูลตำแหน่งที่ 256 - 383 หน่วยความจำตัวสุดท้ายจะเก็บข้อมูลตำแหน่งที่ 284 - 511 ซึ่งครบ 512 ตำแหน่งทางแนวนอน สัญญาณแอนะล็อกทางแนวตั้งก็จะเลื่อนขึ้นมา 1 ตำแหน่งและเริ่มเก็บข้อมูลภาพเหมือนเดิม ทำให้ได้ข้อมูลภาพเรียง ๆ กันไปจนครบ 64 ตำแหน่ง ทางแนวตั้งหน่วยความจำแถวแรกก็จะเก็บข้อมูลครบ 32 Kbytes หลังจากนั้นหน่วยความจำแถวที่ 2 ก็เก็บข้อมูลภาพอีก 32 Kbytes หน่วยความจำแถวที่ 3 และ 4 ก็เก็บข้อมูลลักษณะเดียวกันจนครบ 128 Kbytes ดังรูป 3.16



รูปที่ 3.15 แสดงการจัดหน่วยความจำในการเขียนข้อมูลภาพตามตำแหน่งของสัญญาณ

หลังจากข้อมูลถูกเก็บลงในหน่วยความจำจนครบ 128 Kbytes ก็จะถูกอ่านข้อมูลในฟิลด์ต่อมา แต่การอ่านข้อมูลจากหน่วยความจำ หน่วยความจำจะอ่านข้อมูลออกมาพร้อมๆ กัน เพื่อให้ได้ข้อมูลภาพ 1 ฟิลด์ ที่ต้องให้หน่วยความจำอ่านข้อมูลออกมาพร้อมๆ กัน เนื่องจากขณะทำการอ่านข้อมูลภาพ แต่ละข้อมูลจะถูกขยายออกมา 4 เท่าทั้งทางแนวนอนและแนวตั้ง เพื่อให้เต็มจอภาพ การขยายข้อมูลนี้ต้องใช้สัญญาณแอนติแตรัสช่วยตั้งที่กล่าวมาแล้วในการสร้างสัญญาณควบคุมการอ่านให้กับหน่วยความจำ ข้อมูลของหน่วยความจำจะเก็บเป็นจุด (pixel) ทางแนวนอนข้อมูลจะถูกขยายออกมาอีก 3 จุด และทางแนวตั้งขยายออกมาอีก 3 จุด นั่นคือเมื่อข้อมูลถูกอ่านออกจากหน่วยความจำทางแนวนอน 128 ตำแหน่ง ก็จะถูกขยายเป็น $128 \times 4 = 512$ ตำแหน่ง และทางแนวตั้งข้อมูลถูกอ่านจากหน่วยความจำ 64 ตำแหน่ง ก็จะถูกขยายเป็น $64 \times 4 = 256$ ตำแหน่ง ซึ่งจะเต็มจอภาพพอดี ดังรูปที่ 3.17



รูปที่ 3.16 (a) แสดงการขยายพิกเซล (pixel)

(b) แสดงการขยายข้อมูลจากหน่วยความจำให้เต็มจอภาพ

11. D/A Converter

ส่วนของ D/A Converter จะทำหน้าที่ในการแปลงข้อมูลภาพดิจิทัลที่ได้จากหน่วยความจำให้กลับมาเป็นสัญญาณภาพอนาล็อกอีกครั้ง โดยเลือกใช้ไอซีโมโนลิธิค (monolithic) DAC0800 ซึ่งมีอินพุทขนาด 8 bit ขาอินพุทสามารถต่อโดยตรงได้กับ TTL, CMOS, PMOS และไอซีตระกูลอื่นได้ดี ให้แรงดันเอาต์พุทตั้งแต่ -10V ถึง +18V กระแสเอาต์พุทสูงสุด (I_{fs}) หาได้จาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$Lfs = (+Vref/Rref) \times 255/256$ สำหรับแรงดันอ้างอิงเป็นหลัก

$Lfs = (-Vref/Rref) \times 255/256$ สำหรับแรงดันอ้างอิงเป็นลบ

$Rref(R14) = R15$

โดยที่ $Vref$ ต้องมากกว่าแรงดันที่คสูงสุดของสัญญาณอินพุต สัญญาณอนาล็อกที่ได้จะนำไปเข้าวงจร Video encoder ต่อไป



รูปที่ 3.17 การใช้งาน DAC0800

12. ภาคเอนโคดเดอร์

วงจรในภาคของเอนโคดเดอร์ (Encoder Circuit) เป็นวงจรที่จะรวมสัญญาณสีแดง, สัญญาณสีน้ำเงิน, สัญญาณสีเขียว ให้เป็นสัญญาณสีรวม (Composite Signal) สัญญาณที่ได้มา มีการผสมกับสัญญาณซอร์ซิงค์เรียบร้อยแล้ว สามารถนำออกจอมอร์นิเตอร์ได้เลยส่วนในการประกอบวงจรในโครงการนี้ซึ่งจะรับอินพุตที่ได้มาจากวงจรแปลงดิจิตอลเป็นอนาล็อกของแต่ละชุด (เป็นเอาต์พุตที่แปลงสัญญาณดิจิตอลเป็นอนาล็อกของชุด สัญญาณสีแดง, สัญญาณสีน้ำเงินและสีเขียว) นำมาผสมกันอีกครั้ง เพื่อให้ได้สัญญาณสีรวม


ในการทดลองใช้ MC1377 ของบริษัท MOTOROLA และมีส่วนประกอบของอุปกรณ์ต่าง ๆ ดังที่แสดงในภาคผนวก ข

บทที่ 4

การทดลองและผลการทดสอบ

จากการที่ได้ศึกษาทฤษฎีต่าง ๆ เราได้ออกแบบและทดลองเป็นส่วน ๆ ประกอบด้วย ส่วนของวงจรกำเนิดสัญญาณนาฬิกา 10MHz ส่วนของวงจรแปลงสัญญาณอนาลอกเป็นข้อมูลทางดิจิทัล ส่วนของวงจรกำเนิดสัญญาณตำแหน่ง และส่วนของสัญญาณเลือกหน่วยความจำ ทั้งหมดนี้รวมอยู่ในแผ่นวงจรพิมพ์เดียวกัน ด้วยสาเหตุนี้การออกแบบจึงจำเป็นต้องใช้แผ่นวงจรพิมพ์ที่มีลายทองแดง ทั้ง 2 ด้าน เพื่อสามารถที่จะกำหนดขนาดของตัวเครื่องของโครงการนี้ให้มีขนาดเล็กที่สุด


เป็นที่แน่นอนว่าเมื่อขนาดของแผ่นวงจรมีขนาดเล็ก ก็จะทำให้ขนาดของลายทองแดงที่เชื่อมต่อกันระหว่างอุปกรณ์นั้นมีขนาดเล็กลงตาม และที่สำคัญของห่างระหว่างเส้นสัญญาณที่เป็นลายทองแดงใกล้กันมากจึงทำให้เกิดสัญญาณรบกวนจึงมีผลเป็นอย่างมากต่อสัญญาณเอาท์พุทที่ได้



รูปที่ 4.1 แสดงสัญญาณสีรวม(CH1) และสัญญาณ Horizontal Synchronous

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่รวมที่แสดงใน CH1 นี้เป็นสัญญาณที่ได้จากเครื่องกำเนิดสัญญาณโดยตรง ซึ่งยังไม่ผ่านขบวนการทางประมวลผล แต่มีความสำคัญอย่างยิ่งเพื่อป้อนให้แก่ไอซี LM 1881 เพื่อให้ไอซีตัวดังกล่าวทำการตีเทคเอาสัญญาณ Horizontal Synchronous นำไปเป็นสัญญาณที่จะเป็นตัวกำเนิดสัญญาณกำหนดจุดเริ่มต้นและจุดสุดท้ายของการอ่านเขียนในแต่ละเส้น



รูปที่ 4.2 CH1 แสดงสัญญาณที่กำหนดระยะเวลาในการอ่านข้อมูล

CH2 แสดงสัญญาณที่กำหนดระยะเวลาในการเขียนข้อมูล

สังเกตได้ว่าสัญญาณที่เป็นตัวกำหนดในการเขียนข้อมูลมีความถี่เป็น 4 เท่าของสัญญาณที่ใช้กำหนดในการอ่าน เมื่อนำสัญญาณที่ตัวกำหนดในการอ่านข้อมูลเป็น 1 คาบเวลาไปเปรียบเทียบกับสัญญาณที่รวมจำนวน 1 เส้น จะมีค่าเท่ากันพอดี เพราะฉะนั้นเวลาที่ในการเขียนข้อมูลจะใช้เวลาเพียง 1 ใน 4 ส่วนต่อ 1 เส้นภาพ แต่เวลาในการอ่านข้อมูลจะเท่ากับ 1 เส้นภาพพอดีทำให้ได้สัญญาณเอาท์พุทที่ได้ใน 1 เส้นภาพ จะมีสัญญาณเพียง 1 ใน 4 ส่วนของภาพเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


11-Jan-92
09:31:05

STOPPED LeCroy
Auto LS140

CH1
5V
5ms

CH2
5V
5ms


CH3
2V
5ms



CH1 11 Jan,09:30:53
DC, BUL:Full
V@Center -4.3V
t@Center 375us

CH2 11 Jan,09:30:53
DC, BUL:Full
V@Center 4.0V
t@Center 375us

CH3 11 Jan,09:30:53
DC, BUL:Full
V@Center 5.44V
t@Center 375us



รูปที่ 4.3 CH1 แสดงสัญญาณแอดเดรสที่ใช้ในการเขียนและอ่าน ของฟิลด์แรก

CH2 แสดงสัญญาณแอดเดรสที่ใช้ในการเขียนและอ่าน ของฟิลด์ที่สอง

CH 3 แสดงสัญญาณภาพ 1 เฟรม

ในการเขียนและอ่านข้อมูลจะกระทำสลับฟิลด์กัน โดยในที่นี้สมมุติว่าเริ่มเขียนที่ฟิลด์คู่ลง
ไปในหน่วยความจำตัวที่ 1 ส่วนหน่วยความจำที่ 2 จะทำการอ่านจากข้อมูลเดิมที่ทำการเขียนเข้า
มาก่อนแล้ว ก็จะสลับกันอย่างนี้ทุก ๆ ฟิลด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

11-Jan-92
09:54:17


STOPPED LeCroy
Auto LS140

CH1
10V
50μs

CH2
10V
50μs

CH3
10V
50μs

CH4
10V
50μs



CH1 11 Jan,09:54:08
DC, BUL:Full
V@Center 14.7V
t@Center 3.8μs

CH2 11 Jan,09:54:08
DC, BUL:Full
V@Center 2.9V
t@Center 3.8μs

CH3 11 Jan,09:54:08
DC, BUL:Full
V@Center -12.8V
t@Center 3.8μs

CH4 11 Jan,09:54:08
DC, BUL:Full
V@Center 27.8V
t@Center 3.8μs

Smart Probe on CH1
Not Connected

↑
TRIGGER on CH1



250mV LFR
Dropout 30ns



CH2 MEASUREMENTS

| | | | |
|------|------|------|-------|
| max | 5.8V | mean | 2.27V |
| freq | -?- | per | -?- |
| fall | -?- | pkpk | 6.4V |

- รูปที่ 4.4 CH1 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 3
CH2 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 2
CH3 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 1
CH4 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 4

ภายใน 1 เส้นภาพ (1 Hor) ถูกแบ่งออกเป็น 4 ส่วนนั้น เราใช้สัญญาณดังรูปที่ 4.4 เป็นตัวเลือกว่าจะให้หน่วยความจำทำงาน ทำให้ข้อมูลที่เรานำไปเขียนลงในหน่วยความจำนั้นมีค่าเพียง 1 ใน 4 ส่วนของข้อมูลจริง ใน 1 เส้นภาพเท่านั้น

11-Jan-92
09:51:34


STOPPED LeCroy
Auto LS140

CH1
10V
5ns

CH2
10V
5ns

CH3
10V
5ns

CH4
10V
5ns



CH1 11 Jan,09:51:27
DC, BUL:Full
V_CCenter 28.5V
t_CCenter 375us

CH2 11 Jan,09:51:27
DC, BUL:Full
V_CCenter -20.2U
t_CCenter 375us

CH3 11 Jan,09:51:27
DC, BUL:Full
V_CCenter -7.4U
t_CCenter 375us

CH4 11 Jan,09:51:27
DC, BUL:Full
V_CCenter 10.2U
t_CCenter 375us

Smart Probe on CH1
Not Connected

TRIGGER on CH1



| CH2 MEASUREMENTS | | | |
|------------------|-------|------|-------|
| max | 5.4V | mean | 1.38V |
| freq | --?-- | per | --?-- |
| fall | --?-- | pkpk | 6.4V |

- รูปที่ 4.5 CH1 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 4 ใน 1 พิลด์
- CH2 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 1 ใน 1 พิลด์
- CH3 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 2 ใน 1 พิลด์
- CH4 แสดงสัญญาณควบคุมเลือกการเขียนข้อมูลช่องที่ 3 ใน 1 พิลด์


เป็นสัญญาณเดียวกันกับสัญญาณในรูปที่ 4.4 แต่ในที่นี้จะทำการปรับความถี่ให้สูงขึ้น จะมองเห็นเป็นสัญญาณทาง Vertical เมื่อเราเลือกให้หน่วยความจำทำงานภายใน 1 เส้นภาพแล้ว หน่วยความจำจะทำงานเพียง 4 ตัว ดังนั้นเราต้องทำสัญญาณเลือกนี้ให้ครบทุก ๆ ตัว

11-Jan-92 Recalibration Suggested (SYSTEM CONFIG Menu)
09:56:44

STOPPED LeCroy
Auto LS140

CH1
2V
20µs

CH3
5V
20µs



CH1 11 Jan,09:56:39
DC, BUL:Full
V@Center -1.15V
t@Center 1.5µs

CH3 11 Jan,09:56:39
DC, BUL:Full
V@Center -12.6V
t@Center 1.5µs

Smart Probe on CH1
Not Connected

↑
TRIGGER on CH1

Line 564 (251)
Field 2/4



CH2 MEASUREMENTS

The trace selected as measurement
source must be switched ON before
measurements may be displayed.

รูปที่ 4.6 CH 3 แสดงสัญญาณในการควบคุมการอ่านของหน่วยความจำ
CH 1 สัญญาณลুমินแนนซ์


ในการอ่านข้อมูลจากหน่วยความจำนั้นจะใช้เวลาเท่ากับ 1 Hor พอดี(แต่ในการใช้งาน
ของโครงการนี้อาจจะทำการเขียนอ่านข้อมูลไม่ถึง 1 Hor อาจหายไปบ้างเป็นบางเส้น) สัญญาณ
นี้จะ Enable ให้หน่วยความจำทำงาน ซึ่งจะทำงานสลับกันที่ละฟิลด์กับสัญญาณที่ใช้ในการเขียน
หน่วยความจำ

11-Jan-92
09:57:46

STOPPED LeCroy
Auto LS140

CH1
2V
200ns

CH3
5V
200ns



CH1 11 Jan,09:57:31
DC, BUL:Full
V@Center -1.15V
t@Center 15ns

CH3 11 Jan,09:57:31
DC, BUL:Full
V@Center -12.6V
t@Center 15ns

Smart Probe on CH1
Not Connected

TRIGGER on CH1



Line 251 (251)
Field 1/4



CH2 MEASUREMENTS

The trace selected as measurement
source must be switched ON before
measurements may be displayed.

รูปที่ 4.7 CH3 แสดงสัญญาณควบคุมการเขียน
CH1 สัญญาณลুমิแนนซ์

สัญญาณนี้จะทำหน้าที่เหมือนกับสัญญาณควบคุมการอ่านนั่นเอง เพียงแต่จะสลับกัน
ทำงานในคนละฟิลด์ เพราะฉะนั้นเราจึงได้สัญญาณเอาท์พุทไปแสดงผลที่จอภาพแสดงผลนั้นเป็น
สัญญาณ REALTIME


11-Jan-92
10:02:05

STOPPED LeCroy
Auto LS140

CH1
2V
10ns

CH3
5V
10ns

CH2
5V
10ns



CH1 11 Jan, 10:02:00
DC, BUL: Full
V@Center -3.97V
t@Center 750us

CH2 11 Jan, 10:02:00
DC, BUL: Full
V@Center 1.80V
t@Center 750us

CH3 11 Jan, 10:02:00
DC, BUL: Full
V@Center 9.00V
t@Center 750us

Smart Probe on CH1
Not Connected

TRIGGER on CH1



Line 251 (251)
Field 1/4



CH1

CH2 MEASUREMENTS

| | | | |
|------|-------|------|-------|
| max | 5.4V | mean | 2.52V |
| freq | --?-- | per | --?-- |
| fall | --?-- | pkpk | 6.7V |

รูปที่ 4.8 CH1 แสดงสัญญาณสี่รวม


CH2 แสดงสัญญาณควบคุมการทำงานในฟิลต์แรก

CH3 แสดงสัญญาณควบคุมการทำงานในฟิลต์ที่ 2

สัญญาณนี้ไปควบคุมการทำงานของ Buffer เพื่อใช้ในการสลับการทำงานที่ละฟิลต์ เช่น หน่วยความจำตัวที่ 1 จะทำการเขียน Buffer ก็นำข้อมูลเข้ามา เช่นกันเมื่อหน่วยความจำตัวที่ 2 ทำการอ่าน Buffer ก็ทำการเอาข้อมูลออกไป

11-Jan-92 Recalibration Suggested (SYSTEM CONFIG Menu)
10:09:45

STOPPED LeCroy
Auto LS140



CH1 11 Jan, 10:09:39
DC, BUL: Full
V@Center -3.97V
t@Center 7.5µs
CH2 11 Jan, 10:09:39
DC, BUL: Full
V@Center 1.8U
t@Center 7.5µs

Smart Probe on CH1
Not Connected

TRIGGER on CH1

Line 289 (289)
Field 1/4



CH2 MEASUREMENTS


| | | | |
|------|-------|------|-------|
| max | 5.1V | mean | 4.30V |
| freq | --?-- | per | --?-- |
| fall | --?-- | pkpk | 6.2V |

รูปที่ 4.9 แสดงตำแหน่งเริ่มต้นของการอ่านเขียนข้อมูลในฟิลด์ที่ 1

รูปที่ 4.10 แสดงตำแหน่งสุดท้ายของการอ่านเขียนข้อมูลในฟิลด์ที่ 1

11-Jan-92 Recalibration Suggested (SYSTEM CONFIG Menu)
10:09:45

STOPPED LeCroy
Auto LS140



CH1 11 Jan, 10:09:39
DC, BUL: Full
V@Center -3.97V
t@Center 7.5µs
CH2 11 Jan, 10:09:39
DC, BUL: Full
V@Center 1.8U
t@Center 7.5µs

Smart Probe on CH1
Not Connected

TRIGGER on CH1

Line 289 (289)
Field 1/4



CH2 MEASUREMENTS


| | | | |
|------|-------|------|-------|
| max | 5.1V | mean | 4.30V |
| freq | --?-- | per | --?-- |
| fall | --?-- | pkpk | 6.2V |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

11-Jan-92
10:12:35

STOPPED LeCroy
Auto LS140

CH1
2V
50µs



CH1 11 Jan, 10:12:29
DC, BUL: Full
V@Center -3.97V
t@Center 3.8µs
CH2 11 Jan, 10:12:29
DC, BUL: Full
V@Center 1.8V
t@Center 3.8µs

CH2
5V
50µs

Smart Probe on CH1
Not Connected

TRIGGER on CH1



Line 597 (284)
Field 2/4




| CH2 MEASUREMENTS | | | |
|------------------|-------|------|-------|
| max | 5.1V | mean | 3.71V |
| freq | --?-- | per | --?-- |
| fall | --?-- | pkpk | 6.2V |

รูปที่ 4.11 แสดงตำแหน่งเริ่มต้นของการอ่านเขียนข้อมูลในฟิลด์ที่ 2

11-Jan-92
10:11:45

STOPPED LeCroy
Auto LS140

CH1
2V
50µs




CH1 11 Jan, 10:11:26
DC, BUL: Full
V@Center -3.97V
t@Center 3.8µs
CH2 11 Jan, 10:11:26
DC, BUL: Full
V@Center 1.8V
t@Center 3.8µs

CH2
5V
50µs

Smart Probe on CH1
Not Connected

TRIGGER on CH1



Line 340 (27)
Field 2/4



| CH2 MEASUREMENTS | | | |
|------------------|-------|------|-------|
| max | 5.1V | mean | 1.30V |
| freq | --?-- | per | --?-- |
| fall | --?-- | pkpk | 5.9V |

รูปที่ 4.12 แสดงตำแหน่งสุดท้ายของการอ่านเขียนข้อมูลในฟิลด์ที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาที่ประสบกับการทดลอง

- Ψ สัญญาณรบกวนสูงทำให้คุณภาพของสัญญาณเอาท์พุทผิดเพี้ยน
- Ψ วงจรมีขนาดใหญ่จึงมีปัญหาในการออกแบบ
- Ψ ส่วนของภาค Decoder ยังไม่สามารถที่จะให้เอาท์พุทออกมาได้ พยายามทำการทดลองหลายวิธี ในปัจจุบันใช้ไอซี SONY เบอร์ V7021
- Ψ สัญญาณสี่ที่เอาท์พุทและการผสมสี่ไม่คมชัด

แนวทางพัฒนา

ผู้ที่มีความประสงค์สนใจที่จะศึกษาและพัฒนาในโครงการนี้ ใครขอให้ท่านทำการสำรวจตลาดของอุปกรณ์ที่สามารถใช้งานได้ในการทดลองในภาคต่าง เพื่อที่จะทำให้วงจรการทดลองง่ายขึ้น และยังเป็นผลทำให้ขนาดของแผ่นวงจรทดลองมีขนาดเล็กตาม

ในการแสดงผลออกมาทางเครื่องรับโทรทัศน์นั้นได้ผลการทดลองที่ไม่มีความเสถียรภาพเท่าที่ควร ทั้งนี้สาเหตุเนื่องมาจากการเกิดสัญญาณรบกวนมากนั่นเอง


ทั้งนี้สัญญาณเอาท์พุทที่วัดได้แสดงในบทนี้ ส่วนสัญญาณที่แสดงผลออกมาทางจอแสดงผล ในที่นี้ใช้เครื่องรับโทรทัศน์เป็นจอแสดงผล จัดการแสดงไว้ในภาคผนวก ก

ภาคผนวก ก.
แสดงรูปต่างๆ ของอุปกรณ์และแผนวงจรการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ ก.1 เป็นรูปแสดงภาพที่ได้จากเครื่องรับโทรทัศน์จอแรกโดยสัญญาณอินพุทเป็นตารางขาวดำ จะเห็นว่าขอบของภาพทางแนวดิ่งไม่คมชัดเนื่องจากสัญญาณรบกวน




รูปที่ ก.1 แสดงภาพของตารางขาวดำที่จอมอนิเตอร์แรก



รูปที่ ก.2 แสดงภาพที่จอมอนิเตอร์แรกโดยสัญญาณอินพุทเป็นแบบจุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณภาพที่ได้ในแต่ละจอมอนิเตอร์นั้นจะแตกต่างกันตามตำแหน่งของสัญญาณเลือกหน่วยความจำเมื่อนำภาพจากแต่ละจอมาต่อเรียงกันภาพที่ได้ก็จะมอดูใหญ่ขึ้นดังรูปที่ ก.3 และ รูปที่ ก.4




รูปที่ ก.3 แสดงภาพของจอมอนิเตอร์ที่ 2



รูปที่ ก.4 แสดงภาพของจอมอนิเตอร์ที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวเครื่องแบ่งภาพ ที่สร้างขึ้น จะประกอบด้วยแผ่นวงจรและอุปกรณ์ในภาคต่าง ๆ ต่อเข้าด้วยกัน
ดังแสดงดังรูปที่ ก.5



รูปที่ ก.5 แสดงส่วนประกอบภาคต่าง ๆ ของเครื่องแบ่งภาค


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข.

แสดงวงจรรที่ใช้ในการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CONTROL BOARD

| | | |
|------|----------------------------|----------|
| TM | Number | Revision |
| Sub | B | |
| Date | 23/11/2000 | Scale of |
| File | CM1VDCU-11P0101E/CTGCNCR03 | Drawn By |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Control

| | |
|-----------|-------------------------------|
| Title | Control |
| Size | A4 |
| Number | |
| Revision | |
| Date: | 28-Jan-2000 |
| File: | C:\MYDOCU\PROJECT\SCHCON1.SCH |
| Sheet of | 1 |
| Drawn By: | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

WA(0-12)



CONTROL

| | | | |
|-------|--------------------------------|-----------|--|
| Title | | Revision | |
| Size | Number | | |
| A4 | | | |
| Date: | 28-Jan-2000 | Sheet of | |
| File: | C:\MY\DOCU-PROJECTS\CHCON2.SCH | Drawn By: | |

4

3

2

1


4

3

2

1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วัตถุประสงค์การใช้งานให้ชัดเจนและถูกต้องอย่างแท้จริงของเอกสารนี้



CONTROL BOARD





| | | |
|-------|-------------------------|----------|
| Title | Size | Revision |
| | Number | |
| | A4 | |
| Date: | 28-Jan-2000 | Sheet of |
| File: | C:\MYDOCU\PROJECTSCHON4 | of 4 |
| | Drawn By: | |


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆอย่างเด็ดขาด ทั้งนี้ หากมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CONTROL BOARD

| | | |
|-------|----------------------------------|-----------|
| Title | Number | Revision |
| Size | A4 | |
| Date: | 28-Jan-2000 | Sheet of |
| File: | C:\MYDOCU\1\PROJECT\SCR\CON3.SCH | Drawn By: |









| | | | |
|-------|--|-----------|---|
| Title | | Revision | |
| Size | A4 | Number | |
| Date: | 28-Jan-2000 | Sheet of | 4 |
| File: | C:\MYDOCU\PROJECT\SCH\BUFFER.BUFFA BY: | Drawn by: | |

Buffer & Multiplex


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Buffer & Multiplex


| | | | |
|-------|---|--------|----------|
| Title | Size | Number | Revision |
| | A4 | | |
| Date: | 28-Jan-2000 | | |
| File: | C:\MY DOCU-1\PROJECT\SCH\BUFFER.DRAWN BY: | | |
| | Sheet of | | 4 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



| | | | |
|-------|--------------------------------|----------------------|-----|
| Title | | Memory & Data Buffer | |
| Size | A4 | Number | |
| Date | 28-Jan-2000 | Sheet of | 1/8 |
| File | C:\MY DOCU-1\PROJECTS-HAKAMCAI | Drawn by | |


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Memory & Data Buffer


| | | |
|-------|-------------------------------------|--------------|
| Title | Number | Revision |
| Size | A4 | |
| Date | 28 Jan 2001 | Sheet of 2/8 |
| File | C:\MYDOC\1\PROJECT\TUS\FR\AN\CM\PCB | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วิศวกรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Memory & Data Buffer

| | |
|----------|---------------------------------------|
| Title | Memory & Data Buffer |
| Size | A4 |
| Number | |
| Revision | |
| Date | 28 Jan 2000 |
| File | C:\MYDOCU-1\PROJECTS\FRAM\CAM\CAM.BRD |
| Sheet of | 3/8 |



Title

Memory & Data Buffer

Size

A4

Number

Revision

Date


28 Jan 2000

Sheet of

4/8

File





C:\MYDOC\U-1\PROJECTS\FRAM\CAS\PCB



| | | | |
|-------|---------------------------------------|----------------------|-----|
| Title | | Memory & Data Buffer | |
| Size | A4 | Number | |
| Date | 28-Jan-2001 | Sheet of | 5/1 |
| File | C:\MYDOCU\PROJECTS\HURAM\CAM\BOARD.CH | Revision | |


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 มิว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD[0-7]



| Title | | |
|---------------------------------|----------------------------------|--------------|
| Memory & Data Buffer | | |
| Size | Number | Revision |
| A4 | | |
| Date: | 28-Jan-2000 | Sheet of 6/8 |
| File: | CAM\DOCU\PROJECT\SCHRAM\CAM4680M | |








เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในโครงการเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ภายนอก
 ใจว่าควรถือโดย ทั้งสิ้น ลึกทั้งห้าเพื่อใช้ด้วยใจ
 CAM4680M



Memory & Data Buffer

| | |
|----------|--------------------------------------|
| Title | Revision |
| Size | Number |
| A4 | |
| Date | 28-Jan-2000 |
| File | C:\MYDOCL\PROJECT\CS1\RAMC\MEMBRK.BK |
| Sheet of | 83 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต
 วิศวกรณิเตยฯ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องแจ้งถึงเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้




MAINBOARD

| Title | Number | Revision |
|-----------|--------|----------|
| MAINBOARD | 2 | |

Date: 24-10-2000 Sheet of 1
 File: CHM7DCU-1P/PROJECT/COM/BOARD/MAINBOARD

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ห้ามทำซ้ำโดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้อง



| | | | | | |
|-------|--|----------|------------------|--|--|
| Title | | | MAINBOARD | | |
| Size | Number | Revision | | | |
| A4 | 3 | | | | |
| Date: | 28-Jan-2009 | Sheet of | | | |
| File: | C:\MYDOCU-1\PROJECT\SCHMBOARD\BDA08.HBy: | | | | |

D
C
B
A



ภาคผนวก ค.

รายละเอียดของอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1377

Advance Information

COLOR TELEVISION
RGB to PAL/NTSC ENCODER

COLOR TELEVISION RGB to PAL/NTSC ENCODER


... an integrated circuit used to generate a composite TV signal from baseband red, blue, green and sync inputs. The MC1377 has color subcarrier oscillator, voltage controlled 90° phase shifter, two DSB suppressed carrier chroma modulators, RGB input matrices and blanking level clamps. It can be operated with very few external parts, but has the pinouts for a fully implemented, top quality composite signal. It is ideal for encoding signals from color cameras and graphics generators.

- Reference Oscillator Self-Contained Or Externally Driven
- Nominal 90° ±3.0° Axes Are Optionally Trimmable
- Simple PAL/NTSC Switch
- Luminance And Chroma Channels Can Accept Delay Line/Bandpass Elements Or Direct Connection
- Provides DC Reference To Permit Direct Drive To RF Modulator



P SUFFIX
 PLASTIC PACKAGE
 CASE 738


DW SUFFIX
 PLASTIC PACKAGE
 CASE 751D
 (SO-20L)



ORDERING INFORMATION

| Device | Temperature Range | Package |
|---------------------|-------------------|-----------------------|
| MC1377DW MC1377P | 0-70 C | SO-20L Plastic DIP |

FIGURE 1 — BLOCK DIAGRAM AND APPLICATION CIRCUIT



This document contains information on a new product. Specifications and information herein are subject to change without notice.

9

MC1377

MAXIMUM RATINGS

| Rating | Symbol | Value | Unit |
|---|---------------------|-------------|------------|
| Supply Voltage | V _{CC} | 15 | Vdc |
| 8.2 Vdc Regulator Output Current | I _{REG} | 10 | mAdc |
| Operating Temperature | T _A | 0 to +70 | °C |
| Storage Temperature | T _{stg} | -65 to +150 | °C |
| Junction Temperature | T _{J(max)} | 150 | °C |
| Power Dissipation, package Derate above 25°C | P _D | 1.25 10 | W mW/°C |

RECOMMENDED OPERATING CONDITIONS

| | | |
|-------------------------------------|--------------|------------------|
| Supply Voltage | 12 ± 1.2 | Vdc |
| Sync Tip Level | -0.5 to +1.0 | Vdc |
| Sync, Blanking Level | +1.7 to +8.2 | Vdc |
| Red, Green, Blue Inputs (Saturated) | 1.0 | V _{p-p} |


ELECTRICAL CHARACTERISTICS (V_{CC} = 12 Vdc, T_A = 25°C, Circuit Of Figure J Unless Otherwise Noted.)

| Characteristic | Pin No. | Min | Typ | Max | Unit |
|---|---------|-----|------|-----|---------------------|
| Supply Current | 14 | 20 | 32 | 40 | mAdc |
| Oscillator Amplitude | 18 | — | 0.5 | — | V _(p-p) |
| External Subcarrier Input (Oscillator Components Removed) | 17 | — | 0.25 | — | V _{RMS} |
| Subcarrier Input: Resistance | 17 | — | 5.0 | — | kΩ |
| Capacitance | — | — | 2.0 | — | pF |
| Modulation Angle (R-Y) to (B-Y) | — | 85 | 90 | 95 | Degrees |
| (R-Y) Angle Adjustment | 19 | — | 0.25 | — | Deg/μA |
| R, G, B Input For 100% Color Saturation | 3, 4, 5 | — | 1.0 | — | V _(p-p) |
| R, G, B Input: Resistance | 3, 4, 5 | — | 10 | — | kΩ |
| Capacitance | — | — | 2.0 | — | pF |
| Sync Threshold (See Figure 2c) | 2 | — | 1.7 | — | V |
| Sync Input Resistance (Input > 1.7 V) | 2 | — | 10 | — | kΩ |
| Chroma Output Level At 100% Saturation | 13 | — | 1.0 | — | V _(p-p) |
| Chroma Output Resistance | 13 | — | 50 | — | Ω |
| Chroma Input Level For 100% Saturation | 10 | — | 0.7 | — | V _(p-p) |
| Chroma Input: Resistance | 10 | — | 10 | — | kΩ |
| Capacitance | — | — | 2.0 | — | pF |
| Composite Output, 100% Saturation (See Figure 2d) | 9 | — | 0.6 | — | V _(p-p) |
| Sync | | — | 1.4 | — | |
| Luminance | | — | 1.7 | — | |
| Chroma Burst | 9 | — | 0.6 | — | V _(p-p) |
| Output Impedance (See Note 1) | 9 | — | 50 | — | Ω |
| Luminance Bandwidth (3 dB), Less Delay Line | 9 | — | 8.0 | — | MHz |
| Subcarrier Leakage In Output | 9 | — | 20 | — | mV _(p-p) |

Note 1: Output impedance can be reduced to less than 10Ω by using a 150Ω output load from Pin 9 to ground. Power supply current will increase to about 80 mA.

See Application Note AN932 for further information.

FIGURE 2 — SIGNAL VOLTAGES
(CIRCUIT VALUES OF FIGURE 1)



APPLICATION NOTES

R.G.B. Inputs should be set up to be 1.0 V p-p for fully saturated levels. This is not arbitrary, since sync and burst levels are internally fixed. The large (15 μ F) input capacitors of Figure 1 are needed for the 50/60 Hz vertical component.

Subcarrier Oscillator. The internal common-collector Colpitts can be free run or it can easily be pulled in by a lightly coupled signal from a "master" into Pin 17. Also, it can be disabled entirely and a 0.25 V_{RMS} signal driven into Pin 17.

Modulator Phase Angles are quite accurately established internally. Taking (B-Y) as 0°, burst is at 180°, and the angle of (R-Y) is 90° \pm 3.0°. The (R-Y) angle can be "tweaked." For example, 470 k Ω from Pin 19 to ground will increase the (R-Y) to (B-Y) angle about 3.0°. Pulling Pin 19 up will decrease the angle.

Composite Output is dc referenced and can be direct coupled to an RF modulator as shown in Figure 3. In this case, the 8.2 V regulator output of the MC1377 is divided down to 5.8 V to provide the zero carrier reference to Pin 1 of the MC1374.

Burst Generation is provided by a sync triggered ramp on Pin 1 and two internal level sensors. Since the early part of this ramp is used, it is quite accurate. Fixed R-C values are feasible, as shown in Figure 3.

Sync Input can be varied over a wide latitude but nevertheless must be applied correctly. The typical ac coupled sync signal has very little positive value and will require a pull-up resistor to 8.2 Vdc at the input. The sync input is a 10 k Ω /10 k Ω divider in the base of a common emitter stage. For PAL operation, the correctly serrated vertical sync interval must be used, in order to continuously trigger the PAL flip-flop. "Block" vertical sync can be used for NTSC.

(R-Y)(B-Y)(-Y) signals are generated to NTSC values (\pm 5.0%) in the input matrices. They are dc clamped at black level by a sync driven clamp. Burst amplitude is internally fixed to correspond to sync level, allowing for 3.0 dB loss in the chroma bandpass filter. If the filter is not used, as shown in Figure 3, a resistor divider should be inserted between Pin 13 and Pin 10 to provide the proper chroma level. When the chroma bandpass is not used, the (-Y) delay line should also be removed, but the 1.0 k/1.0 k divider from Pin 6 to Pin 8 should be retained.

Standard 8K x 8 SRAM

Features

- 8192 x 8 bit static CMOS RAM
- 70 and 100 ns Access Times
- Common data inputs and outputs
- Three-state outputs
- Typ. operating supply current
70 ns: 45 mA
100 ns: 37 mA
- Data retention current at 3 V: < 10 μ A (standard)
- Standby current standard < 30 μ A
- Standby current low power (L) < 10 μ A
- Standby current very low power (LL) < 1 μ A
- Standby current for LL-version at 25 $^{\circ}$ C and 5 V: typ. 50 nA
- TTL/CMOS-compatible
- Automatic reduction of power dissipation in long Read or Write cycles
- Power supply voltage 5 V
- Operating temperature ranges:
0 to 70 $^{\circ}$ C
-25 to 85 $^{\circ}$ C
-40 to 85 $^{\circ}$ C
- Quality assessment according to CECC 90000, CECC 90100 and CECC 90111

- ESD protection > 2000 V (MIL STD 883C M3015.7)
- Latch-up immunity > 100 mA
- Packages: PDIP28 (600 mil)
SOP28 (300 mil)
SOP28 (330 mil)

Description

The U6264A is a static RAM manufactured using a CMOS process technology with the following operating modes:

- Read - Standby
- Write - Data Retention

The memory array is based on a 6-transistor cell.


The circuit is activated by the rising edge of E2 (at $\bar{E}1 = L$), or the falling edge of $\bar{E}1$ (at $E2 = H$). The address and control inputs open simultaneously. According to the information of \bar{W} and \bar{G} , the data inputs, or outputs, are active. During the active state ($\bar{E}1 = L$ and $E2 = H$), each address change leads to a new Read or Write cycle. In a Read cycle, the data outputs are activated by the falling edge of \bar{G} , afterwards the data word read will be available at the outputs

DQ0 - DQ7. After the address change, the data outputs go High-Z until the new read information is available. The data outputs have no preferred state. If the memory is driven by CMOS levels in the active state, and if there is no change of the address, data input and control signals \bar{W} or \bar{G} , the operating current (at $I_0 = 0$ mA) drops to the value of the operating current in the Standby mode. The Read cycle is finished by the falling edge of $E2$ or \bar{W} , or by the rising edge of $\bar{E}1$, respectively.

Data retention is guaranteed down to 2 V. With the exception of E2, all inputs consist of NOR gates, so that no pull-up/pull-down resistors are required. This gate circuit allows to achieve low power standby requirements by activation with TTL-levels too.

If the circuit is inactivated by $E2 = L$, the standby current (TTL) drops to 150 μ A typ.


Pin Configuration



Top View


Pin Description

| Signal Name | Signal Description |
|-------------|----------------------|
| A0 - A12 | Address Inputs |
| DQ0 - DQ7 | Data In/Out |
| $\bar{E}1$ | Chip Enable 1 |
| E2 | Chip Enable 2 |
| \bar{G} | Output Enable |
| \bar{W} | Write Enable |
| VCC | Power Supply Voltage |
| VSS | Ground |
| n.c. | not connected |



U6264A

Block Diagram



Truth Table

| Operating Mode | $\overline{E1}$ | E2 | \overline{W} | \overline{G} | DQ0 - DQ7 |
|----------------------|-----------------|----|----------------|----------------|--------------------|
| Standby/not selected | * | L | * | * | High-Z |
| | H | * | * | * | High-Z |
| Internal Read | L | H | H | H | High-Z |
| Read | L | H | H | L | Data Outputs Low-Z |
| Write | L | H | L | * | Data Inputs High-Z |

*H or L

Characteristics

All voltages are referenced to $V_{ss} = 0$ V (ground).

All characteristics are valid in the power supply voltage range and in the operating temperature range specified.

Dynamic measurements are based on a rise and fall time of ≤ 5 ns, measured between 10 % and 90 % of V_i , as well as input levels of $V_L = 0$ V and $V_H = 3$ V. The timing reference level of all input and output signals is 1.5 V, with the exception of the t_{su} -times, in which cases transition is measured ± 200 mV from steady-state voltage.

| Maximum Ratings | Symbol | Min. | Max. | Unit |
|-----------------------|-----------|------|----------------|-------------|
| Power Supply Voltage | V_{CC} | -0.3 | 7 | V |
| Input Voltage | V_i | -0.3 | $V_{CC} + 0.5$ | V |
| Output Voltage | V_o | -0.3 | $V_{CC} + 0.5$ | V |
| Power Dissipation | P_D | - | 1 | W |
| Operating Temperature | C-Type | 0 | 70 | $^{\circ}C$ |
| | G-Type | -25 | 85 | $^{\circ}C$ |
| | K-Type | -40 | 85 | $^{\circ}C$ |
| Storage Temperature | T_{stg} | -55 | 125 | $^{\circ}C$ |



| Recommended Operating Conditions | Symbol | Conditions | Min. | Max. | Unit |
|----------------------------------|--------------|------------|------|----------------|------|
| Power Supply Voltage | V_{CC} | | 4.5 | 5.5 | V |
| Data Retention Voltage | $V_{CC(DR)}$ | | 2.0 | | V |
| Input Low Voltage* | V_{IL} | | -0.3 | 0.8 | V |
| Input High Voltage | V_{IH} | | 2.2 | $V_{CC} + 0.9$ | V |

* -2 V at Pulse Width 10 ns


| Electrical Characteristics | Symbol | Conditions | Min. | Max. | Unit |
|--|---------------|--|------|----------|---------------|
| Supply Current - Operating Mode | $I_{CC(OP)}$ | $V_{CC} = 5.5\text{ V}$ $V_{IL} = 0.8\text{ V}$ $V_{IH} = 2.2\text{ V}$ | | | |
| Standard | | $t_{cw} = 70\text{ ns}$ $t_{cw} = 100\text{ ns}$ | | 70 60 | mA mA |
| Low Power (L) | | $t_{cw} = 70\text{ ns}$ $t_{cw} = 100\text{ ns}$ | | 70 60 | mA mA |
| Very Low Power (LL) | | $t_{cw} = 70\text{ ns}$ $t_{cw} = 100\text{ ns}$ | | 55 45 | mA mA |
| Supply Current - Standby Mode (CMOS level) | $I_{CC(SB)}$ | $V_{CC} = 5.5\text{ V}$ $V_{E1} = V_{E2} = V_{CC} - 0.2\text{ V}$ or $V_{E2} = 0.2\text{ V}$ | | | |
| Standard | | | | 30 | μA |
| Low Power (L) | | | | 10 | μA |
| Very Low Power (LL) | | | | 1 | μA |
| Supply Current - Standby Mode (TTL level) | $I_{CC(SB)1}$ | $V_{CC} = 5.5\text{ V}$ $V_{E1} = V_{E2} = 2.2\text{ V}$ or $V_{E2} = 0.2\text{ V}$ | | | |
| Standard | | | | 5 | mA |
| Low Power (L) | | | | 5 | mA |
| Very Low Power (LL) | | | | 3 | mA |
| Supply Current - Data Retention Mode | $I_{CC(DR)}$ | $V_{CC(DR)} = 3\text{ V}$ $V_{E1} = V_{E2} = V_{CC(DR)} - 0.2\text{ V}$ or $V_{E2} = 0.2\text{ V}$ | | | |
| Standard | | | | 10 | μA |
| Low Power (L) | | | | 10 | μA |
| Very Low Power (LL) | | | | 1 | μA |

U6264A

| Electrical Characteristics | Symbol | Conditions | Min. | Max. | Unit |
|---|-----------|--|------|------|---------------|
| Output High Voltage | V_{OH} | $V_{CC} = 4.5\text{ V}$ $I_{OH} = -1.0\text{ mA}$ | 2.4 | | V |
| Output Low Voltage | V_{OL} | $V_{CC} = 4.5\text{ V}$ $I_{OL} = 3.2\text{ mA}$ | | 0.4 | V |
| Input Leakage Current Standard & Low Power (L) | | | | | |
| High | I_{IH} | $V_{CC} = 5.5\text{ V}$ $V_{IH} = 5.5\text{ V}$ | | 2 | μA |
| Low | I_{IL} | $V_{CC} = 5.5\text{ V}$ $V_{IL} = 0\text{ V}$ | -2 | | μA |
| Very Low Power (LL) | | | | | |
| High | I_{IH} | $V_{CC} = 5.5\text{ V}$ $V_{IH} = 5.5\text{ V}$ | | 1 | μA |
| Low | I_{IL} | $V_{CC} = 5.5\text{ V}$ $V_{IL} = 0\text{ V}$ | -1 | | μA |
| Output High Current | I_{OH} | $V_{CC} = 4.5\text{ V}$ $V_{OH} = 2.4\text{ V}$ | | -1 | mA |
| Output Low Current | I_{OL} | $V_{CC} = 4.5\text{ V}$ $V_{OL} = 0.4\text{ V}$ | 3.2 | | mA |
| Output Leakage Current Standard & Low Power (L) | | | | | |
| High at Three-State Outputs | I_{OHZ} | $V_{CC} = 5.5\text{ V}$ $V_{OH} = 5.5\text{ V}$ | | 2 | μA |
| Low at Three-State Outputs | I_{OLZ} | $V_{CC} = 5.5\text{ V}$ $V_{OL} = 0\text{ V}$ | -2 | | μA |
| Very Low Power (LL) | | | | | |
| High at Three-State Outputs | I_{OHZ} | $V_{CC} = 5.5\text{ V}$ $V_{OH} = 5.5\text{ V}$ | | 1 | μA |
| Low at Three-State Outputs | I_{OLZ} | $V_{CC} = 5.5\text{ V}$ $V_{OL} = 0\text{ V}$ | -1 | - | μA |

| Switching Characteristics | Symbol | | Min. | | Max. | | Unit |
|---|------------|--------------|------|-----|------|-----|------|
| | Alt. | IEC | 07 | 10 | 07 | 10 | |
| Time to Output in Low-Z | t_{LZ} | $t_{(OX)}$ | 5 | 5 | 10 | 10 | ns |
| Cycle Time | | | | | | | |
| Write Cycle Time | t_{WC} | t_{cW} | 70 | 100 | | | ns |
| Read Cycle Time | t_{RC} | t_{cR} | 70 | 100 | | | ns |
| Access Time | | | | | | | |
| $\bar{E}1$ LOW or E2 HIGH to Data Valid | t_{ACE} | $t_{a(E)}$ | - | - | 70 | 100 | ns |
| \bar{G} LOW to Data Valid | t_{OE} | $t_{a(G)}$ | - | - | 40 | 50 | ns |
| Address to Data Valid | t_{AA} | $t_{a(A)}$ | - | - | 70 | 100 | ns |
| Pulse Widths | | | | | | | |
| Write Pulse Width | t_{WP} | $t_{w(W)}$ | 50 | 70 | | | ns |
| Chip Enable to End of Write | t_{CW} | $t_{w(E)}$ | 65 | 90 | | | ns |
| Setup Times | | | | | | | |
| Address Setup Time | t_{AS} | $t_{su(A)}$ | 0 | 0 | | | ns |
| Chip Enable to End of Write | t_{CW} | $t_{su(E)}$ | 65 | 90 | | | ns |
| Write Pulse Width | t_{WP} | $t_{su(W)}$ | 50 | 70 | | | ns |
| Data Setup Time | t_{DS} | $t_{su(D)}$ | 35 | 40 | | | ns |
| Data Hold Time | t_{DH} | $t_{h(D)}$ | 0 | 0 | | | ns |
| Address Hold from End of Write | t_{AH} | $t_{h(A)}$ | 0 | 0 | | | ns |
| Output Hold Time from Address Change | t_{OH} | $t_{v(A)}$ | 5 | 5 | | | ns |
| $\bar{E}1$ HIGH or E2 LOW to Output in High-Z | t_{HZCE} | $t_{dis(E)}$ | 0 | 0 | 25 | 35 | ns |
| \bar{W} LOW to Output in High-Z | t_{HZWE} | $t_{dis(W)}$ | 0 | 0 | 30 | 35 | ns |
| \bar{G} HIGH to Output in High-Z | t_{HZOE} | $t_{dis(G)}$ | 0 | 0 | 25 | 35 | ns |


Data Retention Mode $\bar{E}1$ -Controlled



$$V_{E2(DR)} \geq V_{CC(DR)} - 0.2 \text{ V or } V_{E2(DR)} \leq 0.2 \text{ V}$$

$$V_{CC(DR)} - 0.2 \text{ V} \leq V_{E1(DR)} \leq V_{CC(DR)} + 0.3 \text{ V}$$

Data Retention Mode E2-Controlled




Chip Deselect to Data Retention Time
Operating Recovery Time

t_{DR} : min 0 ns
 t_{rec} : min t_{cR}

U6264A

Test Configuration for Functional Check




¹⁾ In measurement of $t_{dis(E)}$, $t_{dis(W)}$, $t_{dis(G)}$ the capacitance is 5 pF.

| Capacitance | Conditions | Symbol | Min. | Max. | Unit |
|--------------------|------------------------------------|--------|------|------|------|
| Input Capacitance | $V_{CC} = 5.0 V$ $V_I = V_{SS}$ | C_I | | 8 | pF |
| Output Capacitance | $f = 1 MHz$ $T_a = 25 °C$ | C_O | | 10 | pF |

All pins not under test must be connected with ground by capacitors.

IC Code Numbers

Example



The date of manufacture is given by the last 4 digits of the mark, the first 2 digits indicating the year, and the last 2 digits the calendar week.

บรรณานุกรม

ณรงค์ ย่างสกุล,เซมิคอนดักเตอร์อิเล็กทรอนิกส์,ฉบับที่ 143,144 ต.ค. 2537

วิทยา รัชชธนกุลและสันติ พรหมพันธ์,เซมิคอนดักเตอร์อิเล็กทรอนิกส์,ฉบับที่ 152,153 ต.ค.
2537

สมศักดิ์ เตชะเศรษฐ์ธนะและ ร.ต.อ. สุชาติ กังวารจิตต์,ทฤษฎีและการปฏิบัติโทรทัศน์ระบบ
PAL ,ครั้งที่ 2 ปี 2536

คู่มือ/เทียบเบอร์ไอซี TTL ,พิมพ์ที่ บริษัท พี.เอ. สฟิง จำกัด,ปี 2538



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Crystal Oscillator


The MC12061 is for use with an external crystal to form a crystal controlled oscillator. In addition to the fundamental series mode crystal, two bypass capacitors are required (plus usual power supply pin bypass capacitors). Translators are provided internally for MECL and TTL outputs.

- Frequency Range = 2.0 to 20 MHz
- Temperature Range = 0 to +70°C
- Single Supply Operation: +5.0 Vdc or -5.2 Vdc
- Three Outputs Available:
 1. Complementary Sine Wave (600 mVpp typ)
 2. Complementary MECL
 3. Single Ended TTL

CRYSTAL OSCILLATOR

SEMICONDUCTOR TECHNICAL DATA

Figure 1. Block Diagram



P SUFFIX
PLASTIC PACKAGE
CASE 648

ORDERING INFORMATION

| Device | Operating Temperature Range | Package |
|----------|---|---------|
| MC12061P | $T_A = 0^\circ \text{ to } +70^\circ\text{C}$ | Plastic |

TYPICAL CIRCUIT CONFIGURATIONS

Note: 0.1 μF power supply pin bypass capacitors not shown.




Figure 2. Sine Wave Output




Figure 3. M TTL Output




Figure 4. MECL Output
(+5.0 V Supply)




Figure 5. MECL Output
(-5.2 V Supply)

CRYSTAL REQUIREMENTS

Note: Start-up stabilization time is a function of crystal series resistance. The lower the resistance, the faster the circuit stabilizes.

| Characteristic | MC12061 |
|--|------------------------------|
| Mode of Operation | Fundamental Series Resonance |
| Frequency Range | 2.0 MHz — 20 MHz |
| Series Resistance, R1 | Minimum at Fundamental |
| Maximum Effective Resistance $R_E(\text{max})$ | 155 ohms |

Figure 10. MECL Translator Load Capability




Figure 11. TTL Translator Load Capability





Figure 12. Noise Measurement Test Circuit



ANALYZER SETTING

| Measurement | Sweep | Bandwidth | Video Filter |
|----------------|------------|-----------|--------------|
| Noise Floor | 50 kHz/div | 10 kHz | 10 Hz |
| Close-In Noise | 20 kHz/div | 10 Hz | 10 Hz |

DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V_{p-p} with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than ±1 LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than ±0.1% over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold pin, V_{LC}, grounded. Changing the V_{LC} potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full ±4.5V to ±18V power supply range; power dissipation is only 33 mW with ±5V supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C, DAC0801C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, DAC-08E and DAC-08H, respectively.

Features

- Fast settling output current: 100 ns
- Full scale error: ±1 LSB
- Nonlinearity over temperature: ±0.1%
- Full scale current drift: ±10 ppm/°C
- High output compliance: -10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range: ±4.5V to ±18V
- Low power consumption: 33 mW at ±5V
- Low cost

Typical Applications




FIGURE 1. ±20 V_{p-p} Output Digital-to-Analog Converter (Note 5)

Ordering Information

| Non-Linearity | Temperature Range | Order Numbers | | | | |
|---------------|---------------------------------|---------------------------|---------------------------|-------------------|----------|------------|
| | | J Package (J16A) (Note 1) | N Package (N16A) (Note 1) | SO Package (M16A) | | |
| ±0.1% FS | 0°C ≤ T _A ≤ +70°C | DAC0802LCJ | DAC-08HQ | DAC0802LCN | DAC-08HP | DAC0802LCM |
| ±0.19% FS | -55°C ≤ T _A ≤ +125°C | DAC0800LJ | DAC-08Q | | | |
| ±0.19% FS | 0°C ≤ T _A ≤ +70°C | DAC0800LCJ | DAC-08EQ | DAC0800LCN | DAC-08EP | DAC0800LCM |
| ±0.39% FS | 0°C ≤ T _A ≤ +70°C | | | DAC0801LCN | DAC-08CP | DAC0801LCM |

Note 1: Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|---|---------------------------------|
| Supply Voltage ($V^+ - V^-$) | $\pm 18V$ or $36V$ |
| Power Dissipation (Note 3) | 500 mW |
| Reference Input Differential Voltage (V14 to V15) | V^- to V^+ |
| Reference Input Common-Mode Range (V14, V15) | V^- to V^+ |
| Reference Input Current | 5 mA |
| Logic Inputs | V^- to V^- plus $36V$ |
| Analog Current Outputs ($V_S = -15V$) | 4.25 mA |
| ESD Susceptibility (Note 4) | TBD V |
| Storage Temperature | $-65^\circ C$ to $+150^\circ C$ |

Lead Temp. (Soldering, 10 seconds)

| | |
|--------------------------------|---------------|
| Dual-In-Line Package (plastic) | $260^\circ C$ |
| Dual-In-Line Package (ceramic) | $300^\circ C$ |
| Surface Mount Package | |
| Vapor Phase (60 seconds) | $215^\circ C$ |
| Infrared (15 seconds) | $220^\circ C$ |

Operating Conditions (Note 2)

| | Min | Max | Units |
|-----------------------|-----|------|------------|
| Temperature (T_A) | | | |
| DAC0800L | -55 | +125 | $^\circ C$ |
| DAC0800LC | 0 | +70 | $^\circ C$ |
| DAC0801LC | 0 | +70 | $^\circ C$ |
| DAC0802LC | 0 | +70 | $^\circ C$ |

Electrical Characteristics

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2$ mA and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT} .

| Symbol | Parameter | Conditions | DAC0802LC | | | DAC0800L/ DAC0800LC | | | DAC0801LC | | | Units |
|--------------------------------|--|---|-----------|-----------|-----------|------------------------|----------|------------|-----------|----------|------------|-----------------|
| | | | Min | Typ | Max | Min | Typ | Max | Min | Typ | Max | |
| | Resolution | | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 8 | Bits |
| | Monotonicity | | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 8 | Bits |
| | Nonlinearity | | | | ± 0.1 | | | ± 0.19 | | | ± 0.39 | %FS |
| t_s | Settling Time | To $\pm 1/2$ LSB, All Bits Switched "ON" or "OFF", $T_A = 25^\circ C$ | | 100 | 135 | | | | | 100 | 150 | ns |
| | | DAC0800L | | | | 100 | 135 | | | | | ns |
| | | DAC0800LC | | | | 100 | 150 | | | | | ns |
| t_{PLH} , t_{PHL} | Propagation Delay Each Bit All Bits Switched | $T_A = 25^\circ C$ | | 35 | 60 | | 35 | 60 | | 35 | 60 | ns |
| | | | | 35 | 60 | | 35 | 60 | | 35 | 60 | ns |
| TCI_{FS} | Full Scale Tempo | | | ± 10 | ± 50 | | ± 10 | ± 50 | | ± 10 | ± 60 | ppm/ $^\circ C$ |
| V_{OC} | Output Voltage Compliance | Full Scale Current Change $< 1/2$ LSB, $R_{OUT} > 20$ M Ω Typ | -10 | | 18 | -10 | | 18 | -10 | | 18 | V |
| I_{FS4} | Full Scale Current | $V_{REF} = 10.000V$, $R14 = 5.000$ k Ω $R15 = 5.000$ k Ω , $T_A = 25^\circ C$ | 1.984 | 1.992 | 2.000 | 1.94 | 1.99 | 2.04 | 1.94 | 1.99 | 2.04 | mA |
| I_{FS5} | Full Scale Symmetry | $I_{FS1} - I_{FS2}$ | | ± 0.5 | ± 4.0 | | ± 1 | ± 8.0 | | ± 2 | ± 16 | μA |
| I_{ZS} | Zero Scale Current | | | 0.1 | 1.0 | | 0.2 | 2.0 | | 0.2 | 4.0 | μA |
| I_{FSR} | Output Current Range | $V^- = -5V$ $V^- = -8V$ to $-18V$ | 0 | 2.0 | 2.1 | 0 | 2.0 | 2.1 | 0 | 2.0 | 2.1 | mA |
| | | | 0 | 2.0 | 4.2 | 0 | 2.0 | 4.2 | 0 | 2.0 | 4.2 | mA |
| V_L , V_H | Logic Input Levels Logic "0" Logic "1" | $V_{LC} = 0V$ | | | 0.8 | | | 0.8 | | | 0.8 | V |
| | | | 2.0 | | | 2.0 | | | 2.0 | | | V |
| I_L , I_H | Logic Input Current Logic "0" Logic "1" | $V_{LC} = 0V$ $-10V \leq V_{IN} \leq +0.8V$ $2V \leq V_{IN} \leq +18V$ | | -2.0 | -10 | | -2.0 | -10 | | -2.0 | -10 | μA |
| | | | | 0.002 | 10 | | 0.002 | 10 | | 0.002 | 10 | μA |
| V_S | Logic Input Swing | $V^- = -15V$ | -10 | | 18 | -10 | | 18 | -10 | | 18 | V |
| V_{THR} | Logic Threshold Range | $V_S = \pm 15V$ | -10 | | 13.5 | -10 | | 13.5 | -10 | | 13.5 | V |
| I_{IS} | Reference Bias Current | | | -1.0 | -3.0 | | -1.0 | -3.0 | | -1.0 | -3.0 | μA |
| dV/dt | Reference Input Slew Rate | (Figure 11) | 4.0 | 8.0 | | 4.0 | 8.0 | | 4.0 | 8.0 | | mA/ μs |
| $PSSI_{FS+}$, $PSSI_{FS-}$ | Power Supply Sensitivity | $4.5V \leq V^+ \leq 18V$ $-4.5V \leq V^- \leq 18V$ $I_{REF} = 1mA$ | | 0.0001 | 0.01 | | 0.0001 | 0.01 | | 0.0001 | 0.01 | %/% |
| | | | | 0.0001 | 0.01 | | 0.0001 | 0.01 | | 0.0001 | 0.01 | %/% |

Electrical Characteristics (Continued)

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2\text{ mA}$ and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT} .

| Symbol | Parameter | Conditions | DAC0802LC | | | DAC0800L/ DAC0800LC | | | DAC0801LC | | | Units |
|----------------------------------|----------------------|---|-----------|------|------|------------------------|------|------|-----------|------|------|-------|
| | | | Min | Typ | Max | Min | Typ | Max | Min | Typ | Max | |
| I ₊ I ₋ | Power Supply Current | $V_S = \pm 5V$, $I_{REF} = 1\text{ mA}$ | | 2.3 | 3.8 | | 2.3 | 3.8 | | 2.3 | 3.8 | mA |
| | | | | -4.3 | -5.8 | | -4.3 | -5.8 | | -4.3 | -5.8 | mA |
| | | $V_S = 5V$, $-15V$, $I_{REF} = 2\text{ mA}$ | | 2.4 | 3.8 | | 2.4 | 3.8 | | 2.4 | 3.8 | mA |
| | | | -6.4 | -7.8 | | -6.4 | -7.8 | | -6.4 | -7.8 | mA | |
| I ₊ I ₋ | Power Supply Current | $V_S = \pm 15V$, $I_{REF} = 2\text{ mA}$ | | 2.5 | 3.8 | | 2.5 | 3.8 | | 2.5 | 3.8 | mA |
| | | | | -6.5 | -7.8 | | -6.5 | -7.8 | | -6.5 | -7.8 | mA |
| P _D | Power Dissipation | $\pm 5V$, $I_{REF} = 1\text{ mA}$ | | 33 | 48 | | 33 | 48 | | 33 | 48 | mW |
| | | $5V$, $-15V$, $I_{REF} = 2\text{ mA}$ | | 108 | 136 | | 108 | 136 | | 108 | 136 | mW |
| | | $\pm 15V$, $I_{REF} = 2\text{ mA}$ | | 135 | 174 | | 135 | 174 | | 135 | 174 | mW |


Note 2: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 3: The maximum junction temperature of the DAC0800, DAC0801 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line J package must be derated based on a thermal resistance of 100°C/W, junction-to-ambient, 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline M package.

Note 4: Human body model, 100 pF discharged through a 1.5 kΩ resistor.


Note 5: Pin-out numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.

Connection Diagrams



See Ordering Information


Block Diagram (Note 5)




DS005986-2

Typical Performance Characteristics


Full Scale Current vs Reference Current



LSB Propagation Delay vs I_{FS}




Reference Input Frequency Response




Curve 1: $C_C = 15$ pF, $V_{IN} = 2$ Vp-p centered at 1V.
 Curve 2: $C_C = 15$ pF, $V_{IN} = 50$ mVp-p centered at 200 mV.
 Curve 3: $C_C = 0$ pF, $V_{IN} = 100$ mVp-p centered at 0V and applied through 50Ω connected to pin 14. 2.0V applied to R14.


Reference Amp Common-Mode Range



Logic Input Current vs Input Voltage




$V_{TH} - V_{LC}$ vs Temperature



Note. Positive common-mode range is always (V+) - 1.5V.


Typical Performance Characteristics (Continued)

Output Current vs Output Voltage (Output Voltage Compliance)




DS005886-29

Output Voltage Compliance vs Temperature



DS005886-29


Bit Transfer Characteristics



DS005886-30


Note. B1-B8 have identical transfer characteristics. Bits are fully switched with less than 1/4 LSB error, at less than ±100 mV from actual threshold. These switching points are guaranteed to lie between 0.8 and 2V over the operating temperature range ($V_{LC} = 0V$).

Power Supply Current vs +V




DS005886-31

Power Supply Current vs -V




DS005886-32

Power Supply Current vs Temperature



DS005886-33


Equivalent Circuit



DS005886-16

FIGURE 2.

Typical Applications




DS005886-6

$$I_{PS} \approx \frac{+V_{REF}}{R_{REF}} \times \frac{255}{256}$$


$I_0 + \bar{I}_0 = I_{PS}$ for all logic states
 For fixed reference, TTL operation, typical values are:
 $V_{REF} = 10.000V$
 $R_{REF} = 5.000k$
 $R15 = R_{REF}$
 $C_C = 0.01 \mu F$
 $V_{LC} = 0V$ (Ground)

FIGURE 3. Basic Positive Reference Operation (Note 5)



DS005886-21

FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 5)




DS005886-16

$$I_{PS} \approx \frac{-V_{REF}}{R_{REF}} \times \frac{255}{256}$$

Note: R_{REF} sets I_{PS} ; $R15$ is for bias current cancellation

FIGURE 5. Basic Negative Reference Operation (Note 5)




DS005886-17

| | B1 | B2 | B3 | B4 | B5 | B6 | B7 | B8 | I_0 mA | \bar{I}_0 mA | E_0 | \bar{E}_0 |
|----------------|----|----|----|----|----|----|----|----|----------|----------------|--------|-------------|
| Full Scale | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1.992 | 0.000 | -9.960 | 0.000 |
| Full Scale-LSB | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1.984 | 0.008 | -9.920 | -0.040 |
| Half Scale+LSB | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1.008 | 0.984 | -5.040 | -4.920 |
| Half Scale | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1.000 | 0.992 | -5.000 | -4.960 |
| Half Scale-LSB | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0.992 | 1.000 | -4.960 | -5.000 |
| Zero Scale+LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0.008 | 1.984 | -0.040 | -9.920 |
| Zero Scale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0.000 | 1.992 | 0.000 | -9.960 |

FIGURE 6. Basic Unipolar Negative Operation (Note 5)


Typical Applications (Continued)



DS000686-6

| | B1 | B2 | B3 | B4 | B5 | B6 | B7 | B8 | E_o | \bar{E}_o |
|---------------------|----|----|----|----|----|----|----|----|---------|-------------|
| Pos. Full Scale | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | -9.920 | +10.000 |
| Pos. Full Scale-LSB | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | -9.840 | +9.920 |
| Zero Scale+LSB | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | -0.080 | +0.160 |
| Zero Scale | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0.000 | +0.080 |
| Zero Scale-LSB | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | +0.080 | 0.000 |
| Neg. Full Scale+LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | +9.920 | -9.840 |
| Neg. Full Scale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | +10.000 | -9.920 |

FIGURE 7. Basic Bipolar Output Operation (Note 5)




DS000686-16

If $R_L = R_{REF}$ within $\pm 0.05\%$, output is symmetrical about ground

| | B1 | B2 | B3 | B4 | B5 | B6 | B7 | B8 | E_o |
|---------------------|----|----|----|----|----|----|----|----|--------|
| Pos. Full Scale | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | +9.960 |
| Pos. Full Scale-LSB | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | +9.880 |
| (+)Zero Scale | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | +0.040 |
| (-)Zero Scale | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | -0.040 |
| Neg. Full Scale+LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | -9.880 |
| Neg. Full Scale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | -9.960 |

FIGURE 8. Symmetrical Offset Binary Operation (Note 5)




DS000686-18

For complementary output (operation as negative logic DAC), connect inverting input of op amp to I_0 (pin 2), connect I_1 (pin 4) to ground.

FIGURE 9. Positive Low Impedance Output Operation (Note 5)


Typical Applications (Continued)



DS005986-20


For complementary output (operation as a negative logic DAC) connect non-inverting input of op amp to T_0 (pin 2); connect I_0 (pin 4) to ground.

FIGURE 10. Negative Low Impedance Output Operation (Note 5)



Typical values: $R_P = 5k\Omega$, $V_{REF} = 10V$

FIGURE 11. Pulsed Reference Operation (Note 5)




DS005986-9

$V_{TH} = V_{LC} + 1.4V$
 15V CMOS, HTL, HNIL
 $V_{TH} = 7.6V$


Note. Do not exceed negative logic input range of DAC.

FIGURE 12. Interfacing with Various Logic Families



DS005986-11

(a) $I_{REF} \geq$ peak negative swing of I_{IN}



DS005986-12

(b) $+V_{REF}$ must be above peak positive swing of V_{IN}

FIGURE 13. Accommodating Bipolar References (Note 5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CMOS Video Speed, 8-Bit, Flash A/D Converter

August 1997

Features

- CMOS Low Power with SOS Speed (Typ)..... 150mW
- Parallel Conversion Technique
- 15MHz Sampling Rate (Conversion Time)..... 67ns
- 8-Bit Latched Three-State Output with Overflow Bit
- Accuracy (Typ)..... ± 1 LSB
- Single Supply Voltage..... 4V to 7.5V
- 2 Units in Series Allow 9-Bit Output
- 2 Units in Parallel Allow 30MHz Sampling Rate

Applications

- TV Video Digitizing (Industrial/Security/Broadcast)
- High Speed A/D Conversion
- Ultrasound Signature Analysis
- Transient Signal Analysis
- High Energy Physics Research
- General-Purpose Hybrid ADCs
- Optical Character Recognition
- Radar Pulse Analysis
- Motion Signature Analysis
- μ P Data Acquisition Systems

Description

The CA3318 is a CMOS parallel (FLASH) analog-to-digital converter designed for applications demanding both low power consumption and high speed digitization.

The CA3318 operates over a wide full scale input voltage range of 4V up to 7.5V with maximum power consumption depending upon the clock frequency selected. When operated from a 5V supply at a clock frequency of 15MHz, the typical power consumption of the CA3318 is 150mW.

The intrinsic high conversion rate makes the CA3318 ideally suited for digitizing high speed signals. The overflow bit makes possible the connection of two or more CA3318s in series to increase the resolution of the conversion system. A series connection of two CA3318s may be used to produce a 9-bit high speed converter. Operation of two CA3318s in parallel doubles the conversion speed (i.e., increases the sampling rate from 15MHz to 30MHz).


256 paralleled auto balanced voltage comparators measure the input voltage with respect to a known reference to produce the parallel bit outputs in the CA3318.

255 comparators are required to quantize all input voltage levels in this 8-bit converter, and the additional comparator is required for the overflow bit.

Ordering Information

| PART NUMBER | LINEARITY (INL, DNL) | SAMPLING RATE | TEMP. RANGE (°C) | PACKAGE | PKG. NO. |
|-------------|----------------------|---------------|------------------|-------------|----------|
| CA3318CE | ± 1.5 LSB | 15MHz (67ns) | -40 to 85 | 24 Ld PDIP | E24.6 |
| CA3318CM | ± 1.5 LSB | 15MHz (67ns) | -40 to 85 | 24 Ld SOIC | M24.3 |
| CA3318CD | ± 1.5 LSB | 15MHz (67ns) | -40 to 85 | 24 Ld SBDIP | D24.6 |

Pinout




CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

http://www.intersil.com or 407-727-9207 | Copyright © Intersil Corporation 1999

File Number **3103.1**

Functional Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

| | |
|---|--|
| DC Supply Voltage Range (V_{DD} or V_{AA+}) | -0.5V to +8V (Referenced to V_{SS} or V_{AA-} Terminal, Whichever is More Negative) |
| Input Voltage Range | |
| CE2 and $\overline{CE1}$ | $V_{AA-} - 0.5V$ to $V_{DD} + 0.5V$ |
| Clock, Phase, V_{REF-} , $1/2$ Ref | $V_{AA-} - 0.5V$ to $V_{AA+} + 0.5V$ |
| Clock, Phase, V_{REF-} , $1/4$ Ref | $V_{SS} - 0.5V$ to $V_{DD} + 0.5V$ |
| V_{IN} , $3/4$ REF, V_{REF+} | $V_{AA-} - 0.5V$ to $V_{AA+} + 7.5V$ |
| Output Voltage Range, Bits 1-8, Overflow (Outputs Off) | $V_{SS} - 0.5V$ to $V_{DD} + 0.5V$ |
| DC Input Current | $\pm 20mA$ |
| Clock, Phase, $\overline{CE1}$, CE2, V_{IN} , Bits 1-8, Overflow | |

Thermal Information

| | | |
|--|--|---------------------------------|
| Thermal Resistance (Typical, Note 1) | θ_{JA} ($^{\circ}C/W$) | θ_{JC} ($^{\circ}C/W$) |
| SBDIP Package | 60 | 22 |
| PDIP Package | 60 | N/A |
| SOIC Package | 75 | N/A |
| Maximum Junction Temperature | | |
| Ceramic Package | 175 $^{\circ}C$ | |
| Plastic Packages | 150 $^{\circ}C$ | |
| Maximum Storage Temperature Range | -65 $^{\circ}C$ to 150 $^{\circ}C$ | |
| Maximum Lead Temperature (Soldering 10s) | 265 $^{\circ}C$ (SOIC - Lead Tips Only) | |

Operating Conditions

| | |
|---|-----------------------------------|
| Operating Voltage Range (V_{DD} or V_{AA+}) | 4V (Min) to 7.5V (Max) |
| Recommended V_{AA+} Operating Range | $V_{DD} \pm 1V$ |
| Recommended V_{AA-} Operating Range | $V_{SS} \pm 1V$ |
| Operating Temperature Range (T_A) | -40 $^{\circ}C$ to 85 $^{\circ}C$ |

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:

- θ_{JA} is measured with the component mounted on an evaluation PC board in free air.

Electrical Specifications At 25 $^{\circ}C$, $V_{AA+} = V_{DD} = 5V$, $V_{REF+} = 6.4V$, $V_{REF-} = V_{AA-} = V_{SS}$, CLK = 15MHz, All Reference Points Adjusted, Unless Otherwise Specified

| PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNITS |
|--|--------------------------------|------|-----|-----------|----------|
| SYSTEM PERFORMANCE | | | | | |
| Resolution | | 8 | - | - | Bits |
| Integral Linearity Error | | - | - | ± 1.5 | LSB |
| Differential Linearity Error | | - | - | +1, -0.8 | LSB |
| Offset Error, Unadjusted | $V_{IN} = V_{REF+} + 1/2$ LSB | -0.5 | 4.5 | 6.4 | LSB |
| Gain Error Unadjusted | $V_{IN} = V_{REF+} - 1/2$ LSB | -1.5 | 0 | 1.5 | LSB |
| DYNAMIC CHARACTERISTICS | | | | | |
| Maximum Input Bandwidth | (Note 1) CA3318 | 2.5 | 5.0 | - | MHz |
| Maximum Conversion Speed | CLK = Square Wave | 15 | 17 | - | MSPS |
| Signal to Noise Ratio (SNR) $\frac{RMS_{Signal}}{RMS_{Noise}}$ | $f_S = 15MHz, f_{IN} = 100kHz$ | - | 47 | - | dB |
| | $f_S = 15MHz, f_{IN} = 4MHz$ | - | 43 | - | dB |
| Signal to Noise Ratio (SINAD) $\frac{RMS_{Signal}}{RMS_{Noise+Distortion}}$ | $f_S = 15MHz, f_{IN} = 100kHz$ | - | 45 | - | dB |
| | $f_S = 15MHz, f_{IN} = 4MHz$ | - | 35 | - | dB |
| Total Harmonic Distortion, THD | $f_S = 15MHz, f_{IN} = 100kHz$ | - | -46 | - | dBc |
| | $f_S = 15MHz, f_{IN} = 4MHz$ | - | -36 | - | dBc |
| Effective Number of Bits (ENOB) | $f_S = 15MHz, f_{IN} = 100kHz$ | - | 7.2 | - | Bits |
| | $f_S = 15MHz, f_{IN} = 4MHz$ | - | 5.5 | - | Bits |
| Differential Gain Error | Unadjusted | - | 2 | - | % |
| Differential Phase Error | Unadjusted | - | 1 | - | % |
| ANALOG INPUTS | | | | | |
| Full Scale Range, V_{IN} and $(V_{REF+}) - (V_{REF-})$ | Notes 2, 4 | 4 | - | 7 | V |
| Input Capacitance, V_{IN} | | - | 30 | - | pF |
| Input Current, V_{IN} , (See Text) | $V_{IN} = 5V, V_{REF+} = 5V$ | - | - | 3.5 | mA |
| REFERENCE INPUTS | | | | | |
| Ladder Impedance | | 270 | 500 | 800 | Ω |

Electrical Specifications At 25°C, $V_{AA+} = V_{DD} = 5V$, $V_{REF+} = 6.4V$, $V_{REF-} = V_{AA-} = V_{SS}$, CLK = 15MHz,
All Reference Points Adjusted, Unless Otherwise Specified (Continued)

| PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNITS |
|---|--------------------------------|-------------|-----------|-------------|---------|
| DIGITAL INPUTS | | | | | |
| Low Level Input Voltage, V_{OL} CE1, CE2 | Note 4 | - | - | $0.2V_{DD}$ | V |
| Phase, CLK | Note 4 | - | - | $0.2V_{AA}$ | V |
| High Level Input Voltage, V_{IH} CE1, CE2 | Note 4 | $0.7V_{DD}$ | - | - | V |
| Phase, CLK | Note 4 | $0.7V_{AA}$ | - | - | V |
| Input Leakage Current, I_I (Except CLK Input) | Note 3 | - | ± 0.2 | ± 5 | μA |
| Input Capacitance, C_I | | - | 3 | - | pF |
| DIGITAL OUTPUTS | | | | | |
| Output Low (Sink) Current | $V_O = 0.4V$ | 4 | 10 | - | mA |
| Output High (Source) Current | $V_O = 4.5V$ | -4 | -6 | - | mA |
| Three-State Output Off-State Leakage Current, I_{OZ} | | - | ± 0.2 | ± 5 | μA |
| Output Capacitance, C_O | | - | 4 | - | pF |
| TIMING CHARACTERISTICS | | | | | |
| Auto Balance Time ($\phi 1$) | | 33 | - | ∞ | ns |
| Sample Time ($\phi 2$) | Note 4 | 25 | - | 500 | ns |
| Aperture Delay | | - | 15 | - | ns |
| Aperture Jitter | | - | 100 | - | ps |
| Data Valid Time, t_D | Note 4 | - | 50 | 65 | ns |
| Data Hold Time, t_H | Note 4 | 25 | 40 | - | ns |
| Output Enable Time, t_{EN} | | - | 18 | - | ns |
| Output Disable Time, t_{DIS} | | - | 18 | - | ns |
| POWER SUPPLY CHARACTERISTICS | | | | | |
| Device Current ($I_{DD} + I_A$) (Excludes I_{REF}) | Continuous Conversion (Note 4) | - | 30 | 60 | mA |
| | Auto Balance ($\phi 1$) | - | 30 | 60 | mA |

NOTES:

- A full scale sine wave input of greater than $f_{CLOCK}/2$ or the specified input bandwidth (whichever is less) may cause an erroneous code. The -3dB bandwidth for frequency response purposes is greater than 30MHz.
- V_{IH} (Full Scale) or V_{REF+} should not exceed $V_{AA+} + 1.5V$ for accuracy.
- The clock input is a CMOS inverter with a 50k Ω feedback resistor and may be AC coupled with 1V_{p-p} minimum source.
- Parameter not tested, but guaranteed by design or characterization.


Timing Waveforms

FIGURE 1. INPUT TO OUTPUT TIMING DIAGRAM

Timing Waveforms (Continued)




FIGURE 2. OUTPUT ENABLE TIMING DIAGRAM




FIGURE 3A. STANDBY IN INDEFINITE AUTO BALANCE (SHOWN WITH PHASE = LOW)




FIGURE 3B. STANDBY IN SAMPLE (SHOWN WITH PHASE = LOW)

FIGURE 3. PULSE MODE OPERATION

Typical Performance Curves




FIGURE 4. DEVICE CURRENT vs SAMPLE FREQUENCY




FIGURE 5. DEVICE CURRENT vs TEMPERATURE




FIGURE 6. ENOB vs TEMPERATURE




FIGURE 7. NON-LINEARITY vs TEMPERATURE




FIGURE 8. NON-LINEARITY vs SAMPLE FREQUENCY




FIGURE 9. NON-LINEARITY vs REFERENCE VOLTAGE

Typical Performance Curves (Continued)




FIGURE 10. ENOB vs INPUT FREQUENCY

Pin Descriptions

| PIN | NAME | DESCRIPTION | |
|-----|------------------|---|-----------------------------------|
| 1 | B1 | Bit 1 (LSB) | Output Data Bits (High = True) |
| 2 | B2 | Bit 2 | |
| 3 | B3 | Bit 3 | |
| 4 | B4 | Bit 4 | |
| 5 | B5 | Bit 5 | |
| 6 | B6 | Bit 6 | |
| 7 | B7 | Bit 7 | |
| 8 | B8 | Bit 8 (MSB) | |
| 9 | OF | Overflow | |
| 10 | $\frac{1}{4} R$ | Reference Ladder $\frac{1}{4}$ Point | |
| 11 | V_{SS} | Digital Ground | |
| 12 | V_{DD} | Digital Power Supply, +5V | |
| 13 | CE2 | Three-State Output Enable Input, Active Low, See Truth Table. | |
| 14 | $\overline{CE1}$ | Three-State Output Enable Input Active High. See Truth Table. | |
| 15 | V_{REF-} | Reference Voltage Negative Input | |
| 16 | V_{IN} | Analog Signal Input | |
| 17 | V_{AA-} | Analog Ground | |
| 18 | CLK | Clock Input | |
| 19 | PHASE | Sample clock phase control input. When PHASE is low, "Sample Unknown" occurs when the clock is low and "Auto Balance" occurs when the clock is high (see text). | |
| 20 | $\frac{1}{2} R$ | Reference Ladder Midpoint | |
| 21 | V_{IN} | Analog Signal Input | |
| 22 | V_{REF+} | Reference Voltage Positive Input | |
| 23 | $\frac{3}{4} R$ | Reference Ladder $\frac{3}{4}$ Point | |
| 24 | V_{AA+} | Analog Power Supply, +5V | |

CHIP ENABLE TRUTH TABLE

| CE1 | CE2 | B1 - B8 | OF |
|-----|-----|-------------|-------------|
| 0 | 1 | Valid | Valid |
| 1 | 1 | Three-State | Valid |
| X | 0 | Three-State | Three-State |

X = Don't Care

Theory of Operation

A sequential parallel technique is used by the CA3318 converter to obtain its high speed operation. The sequence consists of the "Auto-Balance" phase, ϕ_1 , and the "Sample Unknown" phase, ϕ_2 . (Refer to the circuit diagram.) Each conversion takes one clock cycle (see Note). With the phase control (pin 19) high, the "Auto-Balance" (ϕ_1) occurs during the high period of the clock cycle, and the "Sample Unknown" (ϕ_2) occurs during the low period of the clock cycle.

NOTE: The device requires only a single phase clock. The terminology of ϕ_1 and ϕ_2 refers to the high and low periods of the same clock.

During the "Auto-Balance" phase, a transmission switch is used to connect each of the first set of 256 commutating capacitors to their associated ladder reference tap. Those tap voltages will be as follows:

$$V_{TAP}(N) = [(N/256) V_{REF-} - (1/512) V_{REF+}] \\ = [(2N - 1)/512] V_{REF-}$$

Where:

$V_{TAP}(n)$ = reference ladder tap voltage at point n,

V_{REF} = voltage across V_{REF-} to V_{REF+} ,

N = tap number (1 through 256).

The other side of these capacitors are connected to single-stage amplifiers whose outputs are shorted to their inputs by switches. This balances the amplifiers at their intrinsic trip points, which is approximately $(V_{AA+} - V_{AA-})/2$. The first set of capacitors now charges to their associated tap voltages.

At the same time a second set of commutating capacitors and amplifiers is also auto-balanced. The balancing of the second-stage amplifier at its intrinsic trip point removes any tracking differences between the first and second amplifier stages. The cascaded auto-balance (CAB) technique, used here, increases comparator sensitivity and temperature tracking.

In the "Sample Unknown" phase, all ladder tap switches and comparator shorting switches are opened. At the same time V_{IN} is switched to the first set of commutating capacitors. Since the other end of the capacitors are now looking into an effectively open circuit, any input voltage that differs from the previous tap voltage will appear as a voltage shift at the comparator amplifiers. All comparators that had tap voltages greater than V_{IN} will go to a "high" state at their outputs. All comparators that had tap voltages lower than V_{IN} will go to a "low" state.

The status of all these comparator amplifiers is AC coupled through the second-stage comparator and stored at the end of this phase (ϕ_2) by a latching amplifier stage. The latch feeds a second latching stage, triggered at the end of ϕ_1 . This delay allows comparators extra settling time. The status of the comparators is decoded by a 256 to 9-bit decoder array, and the results are clocked into a storage register at the end of the next ϕ_2 .

A 3-stage buffer is used at the output of the 9 storage registers which are controlled by two chip-enable signals. $\overline{CE1}$ will independently disable B1 through B6 when it is in a high state. $\overline{CE2}$ will independently disable B1 through B8 and the OF buffers when it is in the low state.

To facilitate usage of this device, a phase control input is provided which can effectively complement the clock as it enters the chip.

Continuous-Clock Operation

One complete conversion cycle can be traced through the CA3318 via the following steps. (Refer to timing diagram.) With the phase control in a "low" state, the rising edge of the clock input will start a "sample" phase. During this entire "high" state of the clock, the comparators will track the input voltage and the first-stage latches will track the comparator outputs. At the falling edge of the clock, all 256 comparator outputs are captured by the 256 latches. This ends the "sample" phase and starts the "auto-balance" phase for the comparators. During this "low" state of the clock, the output of the latches settles and is captured by a second row of latches when the clock returns high. The second-stage latch output propagates through the decode array, and a 9-bit code appears at the D inputs of the output registers. On the next falling edge of the clock, this 9-bit code is shifted into the output registers and appears with time delay t_D as valid data at the output of the three-state drivers. This also marks the end of the next "sample" phase, thereby repeating the conversion process for this next cycle.

Pulse-Mode Operation

The CA3318 needs two of the same polarity clock edges to complete a conversion cycle: If, for instance, a negative going clock edge ends sample "N", then data "N" will appear after the next negative going edge. Because of this requirement, and because there is a maximum sample time of 500ns (due to capacitor droop), most pulse or intermittent sample applications will require double clock pulsing.

If an indefinite standby state is desired, standby should be in auto-balance, and the operation would be as in Figure 3A.

If the standby state is known to last less than 500ns and lowest average power is desired, then operation could be as in Figure 3B.

Increased Accuracy

In most cases the accuracy of the CA3318 should be sufficient without any adjustments. In applications where accuracy is of utmost importance, five adjustments can be made to obtain better accuracy, i.e., offset trim; gain trim; and $1/4$, $1/2$ and $3/4$ point trim.

Offset Trim

In general, offset correction can be done in the preamp circuitry by introducing a DC shift to V_{IN} or by the offset trim of the op amp. When this is not possible the V_{REF-} input can be adjusted to produce an offset trim. The theoretical input voltage to produce the first transition is $1/2$ LSB. The equation is as follows:

$$V_{IN} \text{ (0 to 1 transition)} = 1/2 \text{ LSB} = 1/2 (V_{REF}/256) \\ = V_{REF}/512.$$

If V_{IN} for the first transition is less than the theoretical, then a single-turn 50 Ω pot connected between V_{REF-} and ground will accomplish the adjustment. Set V_{IN} to $1/2$ LSB and trim the pot until the 0-to-1 transition occurs.


If V_{IN} for the first transition is greater than the theoretical, then the 50 Ω pot should be connected between V_{REF-} and a negative voltage of about 2 LSBs. The trim procedure is as stated previously.

Gain Trim

In general, the gain trim can also be done in the preamp circuitry by introducing a gain adjustment for the op amp. When this is not possible, then a gain adjustment circuit should be made to adjust the reference voltage. To perform this trim, V_{IN} should be set to the 255 to overflow transition. That voltage is $1/3$ LSB less than V_{REF+} and is calculated as follows:

$$V_{IN} \text{ (255 to 256 transition)} = V_{REF} - V_{REF}/512 \\ = V_{REF}(511/512).$$

To perform the gain trim, first do the offset trim and then apply the required V_{IN} for the 255 to overflow transition. Now adjust V_{REF+} until that transition occurs on the outputs.




NOTE: Bypass V_{REF+} to analog GND near A/D with 0.1μF ceramic cap. Parts noted should have low temperature drift.

FIGURE 11. TYPICAL VOLTAGE REFERENCE SOURCE FOR DRIVING V_{REF+} INPUT

1/4 Point Trims

The 1/4, 1/2 and 3/4 points on the reference ladder are brought out for linearity adjusting or if the user wishes to create a nonlinear transfer function. The 1/4 points can be driven by the reference drivers shown (Figure 12) or by 2-K pots connected between V_{REF+} and V_{REF-} . The 1/2 (mid-) point should be set first by applying an input of $257/512 \times (V_{REF})$ and adjusting for an output changing from 128 to 129. Similarly the 1/4 and 3/4 points can be set with inputs of $129/512$ and $385/512 \times (V_{REF})$ and adjusting for counts of 192 to 193 and 64 to 65. (Note that the points are actually 1/4, 1/2 and 3/4 of full scale +1 LSB.)



NOTES:

1. All Op Amps = 3/4 CA324E.
2. Bypass all reference points to analog ground near A/D with 0.1μF ceramic caps.
3. Adjust V_{REF+} first, then 1/3, 3/4 and 1/4 points.

FIGURE 12. TYPICAL 1/4 POINT DRIVERS FOR ADJUSTING LINEARITY (USE FOR MAXIMUM LINEARITY)

9-Bit Resolution

To obtain 9-bit resolution, two CA3318s can be wired together. Necessary ingredients include an open-ended ladder network, an overflow indicator, three-state outputs, and chip-enable controls - all of which are available on the CA3318.

The first step for connecting a 9-bit circuit is to totem-pole the ladder networks, as illustrated in Figure 13. Since the absolute resistance value of each ladder may vary, external trim of the mid-reference voltage may be required.

The overflow output of the lower device now becomes the ninth bit. When it goes high, all counts must come from the upper device. When it goes low, all counts must come from the lower device. This is done simply by connecting the lower overflow signal to the CE1 control of the lower A/D converter and the CE2 control of the upper A/D converter. The three-state outputs of the two devices (bits 1 through 8) are now connected in parallel to complete the circuitry. The complete circuit for a 9-bit A/D converter is shown in Figure 13.

Grounding/Bypassing

The analog and digital supply grounds of a system should be kept separate and only connected at the A/D. This keeps digital ground noise out of the analog data to be converted. Reference drivers, input amps, reference taps, and the V_{AA} supply should be bypassed at the A/D to the analog side of the ground. See Figure 15 for a block diagram of this concept. All capacitors shown should be low impedance 0.1μF ceramics and should be mounted as close to the A/D as possible. If V_{AA+} is derived from V_{DD} , a small (10Ω resistor or inductor and additional filtering (4.7μF tantalum) may be used to keep digital noise out of the analog system.

Input Loading

The CA3318 outputs a current pulse to the V_{IN} terminal at the start of every sample period. This is due to capacitor charging and switch feedthrough and varies with input voltage and sampling rate. The signal source must be capable of recovering from the pulse before the end of the sample period to guarantee a valid signal for the A/D to convert. Suitable high speed amplifiers include the HA-5033, HA-2542; and CA3450. Figure 16 is an example of an amplifier which recovers fast enough for sampling at 15MHz.

Output Loading

The CMOS digital output stage, although capable of driving large loads, will reflect these loads into the local ground. It is recommended that a local QMOS buffer such as CD74HC541 E be used to isolate capacitive loads.

Definitions

Dynamic Performance Definitions

Fast Fourier Transform (FFT) techniques are used to evaluate the dynamic performance of the converter. A low distortion sine wave is applied to the input, it is sampled, and the output is stored in RAM. The data is then transformed into the frequency domain with a 4096 point FFT and analyzed to evaluate the dynamic performance of the A/D. The sine wave input to the part is -0.5dB down from fullscale for all these tests.

Signal-to-Noise (SNR)

SNR is the measured RMS signal to RMS noise at a specified input and sampling frequency. The noise is the RMS sum of all of the spectral components except the fundamental and the first five harmonics.

Signal-to-Noise + Distortion Ratio (SINAD)

SINAD is the measured RMS signal to RMS sum of all other spectral components below the Nyquist frequency excluding DC.

Effective Number of Bits (ENOB)

The effective number of bits (ENOB) is derived from the SINAD data. ENOB is calculated from:

$$ENOB = (SINAD - 1.76 + V_{CORR})/6.02,$$

where: $V_{CORR} = 0.5dB$.

Total Harmonic Distortion (THD)

THD is the ratio of the RMS sum of the first 5 harmonic components to the RMS value of the measured input signal.




FIGURE 13. USING TWO CA3318s FOR 9-BIT RESOLUTION




FIGURE 14. TYPICAL CIRCUIT CONFIGURATION FOR THE CA3318 WITH NO LINEARITY ADJUST





FIGURE 15. TYPICAL SYSTEM GROUNDING/BYPASSING



NOTE: Ground-planing and tight layout are extremely important.

FIGURE 16. TYPICAL HIGH BANDWIDTH AMPLIFIER FOR DRIVING THE CA3318

TABLE 1. OUTPUT CODE TABLE

| CODE DESCRIPTION | (NOTE 1) INPUT VOLTAGE | | BINARY OUTPUT CODE | | | | | | | | | DECIMAL COUNT |
|------------------------|-------------------------------|-------------------------------|--------------------|-----------|----|----|----|----|----|----|-----------|---------------|
| | V _{REF} 6.40V (V) | V _{REF} 5.12V (V) | OF | MSB B8 | B7 | B6 | B5 | B4 | B3 | B2 | LSB B1 | |
| Zero | 0.00 | 0.00 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 LSB | 0.025 | 0.02 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 2 LSB | 0.05 | 0.04 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 2 |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| 1/4 Full Scale | 1.60 | 1.28 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 64 |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| 1/2 Full Scale - 1 LSB | 3.175 | 2.54 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 127 |
| 1/2 Full Scale | 3.20 | 2.56 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 128 |
| 1/2 Full Scale + 1 LSB | 3.225 | 2.58 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 129 |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| 3/4 Full Scale | 4.80 | 3.84 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 192 |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| • | • | • | | | | | | | | | | • |
| Full Scale - 1 LSB | 6.35 | 5.08 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 254 |
| Full Scale | 6.375 | 5.10 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 255 |
| Over Flow | 6.40 | 5.12 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 511 |

NOTE: 1. The voltages listed above are the ideal centers of each output code shown as a function of its associated reference voltage.

Reducing Power

Most power is consumed while in the auto-balance state. When operating at lower than 15MHz clock speed, power can be reduced by stretching the sample (ϕ_2) time. The constraints are a minimum balance time (ϕ_1) of 33ns, and a maximum sample time of 500ns. Longer sample times cause droop in the auto-balance capacitors. Power can also be reduced in the reference string by switching the reference on only during auto-balance.

Clock Input

The Clock and Phase inputs feed buffers referenced to V_{AA+} and V_{AA-}. Phase should be tied to one of these two potentials, while the clock (if DC coupled) should be driven at least from 0.2 to 0.7 x (V_{AA+} - V_{AA-}). The clock may also be AC coupled with at least a 1V_{p-p} swing. This allows TTL drive levels or 5V QMOS levels when V_{AA+} is greater than 5V.

All Intersil semiconductor products are manufactured, assembled and tested under ISO9000 quality systems certification.

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design and/or specifications at any time without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see web site <http://www.intersil.com>