

การส่งสัญญาณดิจิทัลด้วยเส้นใยแสง
Digital Communication by Optical Fiber



โดย
นางสาว สิริพร อภิรมาน
นาย สุกฤตศักดิ์ มัชคาม
นาย สุทธิพงษ์ ศรีฤกษ์ฤทธิ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2542

เลขหมึก.....
เลขทะเบียน 37105
วัน, เดือน, ปี - 4 ก.ย. 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งสัญญาณดิจิทัลด้วยเส้นใยแสง
Digital Communication by Optical Fiber



ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2542

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2542

ภาควิชาวิศวกรรมโทรคมนาคม


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การส่งสัญญาณดิจิทัลด้วยเส้นใยแสง

Digital Communication by Optical Fiber

ผู้จัดทำ

1. นางสาว สิริพร อภิรมาน 39014577
2. นาย สุกฤतिक์ มัชคาม 39014579
3. นาย สุทธิพงษ์ ศรีฤกษ์ฤทธิ 39014586


..... อาจารย์ที่ปรึกษา
(ผศ.อภิรักษ์ มัณยานนท์)


..... อาจารย์ที่ปรึกษา
(ดร.สุทธิชัย นพนาถพิงษ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งสัญญาณดิจิทัลด้วยเส้นใยแสง

Digital Communication by Optical Fiber

โดย นางสาว สิริพร อภิรมาน 39014577
นาย สุกฤตย์ มัชฌิม 39014579
นาย สุทธิพงษ์ ศรีฤกษ์ฤทธิ 39014586

อาจารย์ที่ปรึกษา ผศ.อภิรักษ์ มัชฌิมานนท์
ดร.สุทธิชัย นพนาสีพงษ์

บทคัดย่อ

โครงการนี้เป็นการนำเสนอการออกแบบและสร้างระบบสื่อสารดิจิทัลผ่านเส้นใยแสง โดยการสร้างสัญญาณพัลส์โคดมอดูเลชันจากสัญญาณเสียง ใช้เทคนิคการมัลติเพล็กซ์แบบแบ่งเวลาเพื่อเพิ่มความจุของสัญญาณ และส่งผ่านเส้นใยแสง

ABSTRACT

This Project presents designing a digital communication system via optical fiber by generating pulse code modulation signal from voice signal , using time division multiplex technique to increase channel capacity and transmitting by optical fiber.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 ส่วนประกอบของการสื่อสารเส้นใยแสง	3
2.2 หลักการเบื้องต้นของระบบพัลส์โค้ดมอดูเลชัน	5
2.3 การมัลติเพล็กซ์แบบแบ่งเวลา	12
2.4 การชิงโครโมโซม	14
2.5 เส้นใยแสง	16
2.6 อุปกรณ์แสง	27
บทที่ 3 การคำนวณและการสร้าง	42
3.1 วงจรภาคส่ง	43
3.1.1 สัญญาณอนาล็อกอินพุต	43
3.1.2 วงจรกรองความถี่ต่ำผ่าน	43
3.1.3 วงจรขยายแรงดันไฟฟ้า	45
3.1.4 สวิตช์เลือกช่องสัญญาณ	45
3.1.5 วงจรหารความถี่	46
3.1.6 วงจรบัฟเฟอร์	47
3.1.7 วงจรสร้างสัญญาณนาฬิกา	47
3.1.8 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล	47
3.1.9 วงจรแปลงสัญญาณขนานเป็นอนุกรม	48
3.1.10 การเปลี่ยนสัญญาณไฟฟ้าเป็นสัญญาณแสง	51
3.2 วงจรภาครับ	53
3.2.1 วงจรโฟโตดีเทคเตอร์	53
3.2.2 วงจรสร้างสัญญาณนาฬิกา	53
3.2.3 วงจรดีเทคส่วนเสกเตอร์	54
3.2.4 วงจรโมโนสเตเบิ้ล	54
3.2.5 วงจรฟลิปฟลอป	55
3.2.6 ส่วนสร้างสัญญาณตรวจจับบิตข้อมูล	56
3.2.7 วงจรสร้างสัญญาณตรวจช่องสัญญาณ	57
3.2.8 วงจรสร้างสัญญาณตรวจช่องสัญญาณสุดท้ายของเฟรมข้อมูล	57
3.2.9 วงจรแปลงสัญญาณข้อมูลอนุกรมเป็นสัญญาณข้อมูลขนาน	57
3.2.10 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก	58

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านอื่น
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.2.12 วงจรกรองความถี่ต่ำผ่าน	59
บทที่ 4 การทดลองและผลการทดลอง	63
4.1 ผลการทดลองวงจรภาคส่ง	63
4.1.1 วงจรสร้างสัญญาณนาฬิกา	63
4.1.2 วงจรหารความถี่	64
4.1.3 วงจรขยายแรงดันไฟฟ้า	65
4.1.4 วงจรเลือกช่องสัญญาณ	66
4.1.5 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล	68
4.1.6 วงจรแปลงสัญญาณขนานเป็นอนุกรม	70
4.1.7 การเปลี่ยนสัญญาณไฟฟ้าเป็นสัญญาณแสง	73
4.2 ผลการทดลองวงจรภาครับ	74
4.2.1 วงจรโฟโต้ดีเทคเตอร์	74
4.2.2 วงจรสร้างสัญญาณนาฬิกา	75
4.2.3 วงจรดีเทคส่วนเฮคเตอร์	75
4.2.4 วงจร โมโนสเตเบิล	76
4.2.5 วงจรฟลิปฟลอป	77
4.2.6 ส่วนสร้างสัญญาณตรวจจับบิทข้อมูล และวงจรสร้างสัญญาณตรวจ ช่องสัญญาณ	77
4.2.7 วงจรสร้างสัญญาณตรวจจับช่องสัญญาณสุคท้ายของเฟรมข้อมูล	79
4.2.8 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	81
4.2.9 วงจรซีมัลติเพล็กซ์	82
4.2.10 วงจรกรองความถี่ต่ำผ่าน	83
บทที่ 5 บทวิจารณ์และบทสรุป	90
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงส่วนประกอบพื้นฐานของระบบการสื่อสารด้วยเส้นใยแสง	3
รูปที่ 2.2 แสดงส่วนประกอบของเทอร์มินัลทางด้านส่ง	3
รูปที่ 2.3 แสดงส่วนประกอบของอุปกรณ์รีพีทเตอร์	4
รูปที่ 2.4 แสดงส่วนประกอบของเทอร์มินัลทางด้านรับ	4
รูปที่ 2.5 แสดงบล็อกไออะแกรมของพีซีเอ็ม	5
รูปที่ 2.6 แสดงการมอดูเลตระหว่างสัญญาณอนาล็อกกับสัญญาณพัลส์	6
รูปที่ 2.7 แสดงการซ้กันของแถบสัญญาณ	7
รูปที่ 2.8 แสดงการจัดระดับสัญญาณพีเอเอ็มให้เป็นค่าตัวเลข	7
รูปที่ 2.9 แสดงควอนไทซ์ซิงน็อกซ์	8
รูปที่ 2.10 แสดงการเข้ารหัสไบนารีของสัญญาณพีเอเอ็ม	9
รูปที่ 2.11 แสดงรูปแบบของสัญญาณไบนารี	10
รูปที่ 2.12 แสดงการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	11
รูปที่ 2.13 แสดงหลักการของเพลซดีมูเอ	12
รูปที่ 2.14 แสดงระบบพีซีเอ็ม-ทีซีเอ็ม แบบ 2 ช่องสัญญาณ และเฟรมของทีซีเอ็ม	13
รูปที่ 2.15 แสดงการใช้เฟสล็อกเพื่อสร้างสัญญาณนาฬิกาจากสัญญาณข้อมูลที่ได้รับ	15
รูปที่ 2.16 แสดงมุมรับแสงของเส้นใยแสง	16
รูปที่ 2.17 แสดงผลของเอ็นเอและขนาดของคอร์ที่มีต่อประสิทธิภาพของการเชื่อมต่อแสง ระหว่างคั่น กำเนิดแสง กับเส้นใยแสง	17
รูปที่ 2.18 แสดงโหมดการเดินทางของการเดินทางของแสงภายในเส้นใยแสง	18
รูปที่ 2.19 แสดงมุมสะท้อนกลับของแสงที่ทำให้เกิดคลื่นอยู่กับที่ในทิศทางของรัศมี	19
รูปที่ 2.20 แสดงลักษณะการเดินทางของแสงในคอร์ของเส้นใยแสงแต่ละชนิด	21
รูปที่ 2.21 แสดงลักษณะการเดินทางของแสงในเส้นใยแสงแบบจีไอ	22
รูปที่ 2.22 แสดงสาเหตุต่างๆที่ทำให้เกิดการสูญเสียแสง	23
รูปที่ 2.23 แสดงคุณสมบัติการสูญเสียแสงจากการดูดแสงของเส้นใยแสงที่ทำด้วยแก้ว	24
รูปที่ 2.24 แสดงการเกิดการขยายกว้างออกในเส้นใยแสง	26
รูปที่ 2.25 แสดงความยาวคลื่นแสงที่ปล่อยออกมาของสารประกอบกึ่งตัวนำแต่ละชนิด	27
รูปที่ 2.26 แสดงระดับพลังงานของสารกึ่งตัวนำแบบพีและแบบเอ็น	28
รูปที่ 2.27 แสดงสนามไฟฟ้าภายในและระดับพลังงานของ รอยต่อพี-เอ็น	29
รูปที่ 2.28 แสดงโครงสร้างทั่วไปของเลเซอร์ไดโอด	29
รูปที่ 2.29 แสดงโครงสร้าง ระดับพลังงาน และลักษณะการเปลี่ยนแปลงค่าดัชนีการหักเห ของเลเซอร์ไดโอด	30

	หน้า
รูปที่ 2.31 แสดงโครงสร้างแบบแถบครึ่ง	32
รูปที่ 2.32 แสดงโครงสร้างและระดับพลังงานของแอลิธี	33
รูปที่ 2.33 แสดงตัวอย่าง โครงสร้างของแอลิธีแบบปล่อยแสงออกทางด้านข้าง	33
รูปที่ 2.34 แสดงรูปคลื่นเอาท์พุทของแสงและการผสมในการส่งสัญญาณดิจิทัล	34
รูปที่ 2.35 แสดงการผสมแบบ การมอดูเลททางความเข้มของสัญญาณแสง	34
รูปที่ 2.36 แสดงการเชื่อมแสงระหว่างอุปกรณ์ปล่อยแสงกับเส้นใยแสง	35
รูปที่ 2.37 แสดงตัวอย่าง โมดูลเลเซอร์ไดโอด และ โมดูลแอลิธี	36
รูปที่ 2.38 แสดงความยาวคลื่นในการรับแสงของอุปกรณ์รับแสงแต่ละชนิด	37
รูปที่ 2.39 แสดงหลักการทำงานการรับแสงและระดับพลังงานของพิน โฟโต้ไดโอด	38
รูปที่ 2.40 แสดงหลักการทำงานการรับแสงและระดับพลังงานของอวาแลนเซโฟโต้ไดโอด	39
รูปที่ 2.41 แสดงแรงดันไฟฟ้าที่ป้อนให้และ โฟโต้เคอร์เรนท์	40
รูปที่ 2.42 แสดงตัวอย่าง โครงสร้างภายในของโมดูลอวาแลนเซโฟโต้ไดโอด	41
รูปที่ 2.43 แสดง โมดูลพิน โฟโต้ไดโอด และ โมดูลอวาแลนเซโฟโต้ไดโอด	41
รูปที่ 3.1 บล็อกไดอะแกรมแสดงการทำงานของด้านส่ง	42
รูปที่ 3.2 บล็อกไดอะแกรมแสดงการทำงานของด้านรับ	43
รูปที่ 3.3 แสดงวงจรแปลงสัญญาณเสียงเป็นสัญญาณไฟฟ้า	43
รูปที่ 3.4 แสดงวงจรรองความถี่ต่ำผ่าน	45
รูปที่ 3.5 แสดงวงจรขยายแรงดันไฟฟ้าแบบกลับเฟส	45
รูปที่ 3.6 แสดงการต่อวงจรอนาล็อกสวิทช์เข้ากับวงจรหารความถี่ที่ใช้ควบคุม การเลือกช่องสัญญาณ	46
รูปที่ 3.7 แสดงวงจรบัฟเฟอร์	47
รูปที่ 3.8 แสดงวงจรกำเนิดสัญญาณนาฬิกา	47
รูปที่ 3.9 แสดงรูปแบบของสัญญาณนาฬิกาที่ใช้ควบคุมตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล	48
รูปที่ 3.10 แสดงรูปแบบของการจัดเฟรมข้อมูล	49
รูปที่ 3.11 แสดงการต่อวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลเข้ากับซีพียู 74LS165	50
รูปที่ 3.12 แสดงวงจรขับกระแส	51
รูปที่ 3.13 แสดงวงจรเทอร์มินัลทางด้านส่ง	51
รูปที่ 3.14 แสดงรูปวงจรถอดส่ง	52
รูปที่ 3.15 แสดงวงจรโฟโต้ดีเทคเตอร์	53
รูปที่ 3.16 แสดงวงจรสร้างสัญญาณนาฬิกาความถี่ 6.144 เมกกะเฮิร์ตซ์	53
รูปที่ 3.17 แสดงการต่อวงจรนับเพื่อการตรวจเสดเคอร์	54
รูปที่ 3.18 แสดงการต่อวงจร โมโนสเตเบิล	55
รูปที่ 3.19 แสดงการต่อวงจรฟลิปฟล็อป	55

	หน้า
รูปที่ 3.20 แสดงรูปสัญญาณของวงจรฟิลิปพลอป	56
รูปที่ 3.21 แสดงการใช้ไอซี 4017 สร้างพัลส์สัญญาณเพื่อจับบิตข้อมูล	56
รูปที่ 3.22 แสดงการใช้ไอซี 4017 สร้างพัลส์สัญญาณตรวจช่องสัญญาณ	57
รูปที่ 3.23 แสดงการสร้างพัลส์สัญญาณตรวจช่องสัญญาณสุดท้ายของเฟรมข้อมูล	57
รูปที่ 3.24 แสดงการต่อวงจรเปลี่ยนข้อมูลอนุกรมเป็นข้อมูลขนาน	58
รูปที่ 3.25 แสดงการต่อวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก	58
รูปที่ 3.26 แสดงรูปวงจรมีลติเพล็กซ์	59
รูปที่ 3.27 แสดงรูปวงจรที่ใช้คำนวณวงจรองความถี่ต่ำผ่าน	59
รูปที่ 3.28 แสดงวงจรองความถี่ต่ำผ่านแบบบัทเตอร์เวิร์ทออคเตอร์ 10	60
รูปที่ 3.29 แสดงรูปวงจรภาครับ	61
รูปที่ 3.30 แสดงเทอร์มินัลทางด้านรับ	62
รูปที่ 4.1 แสดงเอาต์พุตของคริสตัลอสซิลเลเตอร์	63
รูปที่ 4.2 แสดงเอาต์พุตของคริสตัลอสซิลเลเตอร์เทียบกับเอาต์พุตของวงจรหารความถี่	63
รูปที่ 4.3 แสดงสัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ตซ์ และสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ จากวงจรหารความถี่	64
รูปที่ 4.4 แสดงสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ เทียบกับสัญญาณควบคุมช่องสัญญาณ จาก 4017	64
รูปที่ 4.5 แสดงสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ เทียบกับสัญญาณควบคุมช่องสัญญาณ จาก 4017	65
รูปที่ 4.6 แสดงผลการทดลองของวงจรขยายสัญญาณแบบกลับเฟส	65
รูปที่ 4.7 แสดงผลการทดลองของวงจรยกระดับสัญญาณ	66
รูปที่ 4.8 แสดงผลการทดลองของอนาล็อกสวิทช์	66
รูปที่ 4.9 แสดงผลการทดลองของอนาล็อกสวิทช์	67
รูปที่ 4.10 แสดงผลการทดลองของอนาล็อกสวิทช์	67
รูปที่ 4.11 แสดงเอาต์พุตช่องสัญญาณที่ 1 และ 2 ของอนาล็อกสวิทช์	68
รูปที่ 4.12 แสดงเอาต์พุตช่องสัญญาณที่ 1 และ 2 ของอนาล็อกสวิทช์	68
รูปที่ 4.13 แสดงสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ เทียบกับสัญญาณที่ใช้ควบคุม การอ่านสัญญาณของคัมแปลงสัญญาณอนาล็อกเป็นดิจิตอล	69
รูปที่ 4.14 แสดงสัญญาณนาฬิกา 64 กิโลเฮิร์ตซ์ สัญญาณควบคุมการอ่านสัญญาณ ของคัมแปลงสัญญาณอนาล็อกเป็นดิจิตอลและสัญญาณ \overline{INT}	69
รูปที่ 4.15 แสดงผลการทดลองจากการต่ออนาล็อกสวิทช์เข้ากับวงจรแปลงสัญญาณ อนาล็อกเป็นดิจิตอล	70

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 4.16 แสดงสัญญาณควบคุมการอ่านของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล และสัญญาณ INT	70
รูปที่ 4.17 แสดงสัญญาณควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล และสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม	71
รูปที่ 4.18 แสดงสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม	71
รูปที่ 4.19 แสดงตัวอย่างสัญญาณของเฟรมข้อมูลในช่องสัญญาณที่ 1-7 ที่ใช้การส่ง	72
รูปที่ 4.20 แสดงตัวอย่างสัญญาณของเฟรมข้อมูลในช่องสัญญาณที่ 8 ที่ใช้การส่ง	72
รูปที่ 4.21 แสดงตัวอย่างสัญญาณทั้ง 8 ช่องสัญญาณที่ใช้การส่ง	73
รูปที่ 4.22 แสดงสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม และสัญญาณที่ใช้ในการส่ง	73
รูปที่ 4.23 แสดงผลการทดลองการเปลี่ยนสัญญาณ ไฟฟ้าเป็นสัญญาณแสง	74
รูปที่ 4.24 แสดงผลการทดลองการเปลี่ยนสัญญาณ ไฟฟ้าเป็นสัญญาณแสง	74
รูปที่ 4.25 แสดงผลการทดลองจากวงจรสร้างสัญญาณนาฬิกาเมื่อเปรียบเทียบกับสัญญาณ ที่รับเข้ามา	75
รูปที่ 4.26 แสดงผลการทดลองของวงจรดีเทคส่วนเฮคเตอร์	76
รูปที่ 4.27 แสดงผลการทดลองของวงจร โม โนสเตเบิล	76
รูปที่ 4.28 แสดงผลการทดลองของวงจรฟลิปฟลอป	77
รูปที่ 4.29 แสดงผลการทดลองของส่วนสร้างสัญญาณตรวจนับบิตข้อมูล และวงจรสร้าง สัญญาณตรวจช่องสัญญาณ	77
รูปที่ 4.30 แสดงผลการทดลองของ วงจรคิฟเฟอร์เรนท์ซีลแอมพลิฟายเออร์	78
รูปที่ 4.31 แสดงผลการทดลองของส่วนดีเทคเฮคเตอร์และส่วนสร้างสัญญาณตรวจนับ บิตข้อมูล	78
รูปที่ 4.32 แสดงผลการทดลองของ ไอซี 4017 ตัวที่ 2	79
รูปที่ 4.33 แสดงผลการทดลองวงจร โม โนสเตเบิลของส่วนตรวจนับช่องสัญญาณสุดท้าย ของเฟรมข้อมูล	79
รูปที่ 4.34 แสดงผลการทดลองส่วนสัญญาณตรวจนับช่องสัญญาณ สุดท้ายของเฟรมข้อมูล	80
รูปที่ 4.35 แสดงผลการทดลองส่วนสัญญาณตรวจนับช่องสัญญาณ สุดท้ายของเฟรมข้อมูล	80
รูปที่ 4.36 แสดงผลการทดลองส่วนสัญญาณตรวจนับช่องสัญญาณ สุดท้ายของเฟรมข้อมูล	81
รูปที่ 4.37 แสดงผลการทดลองของส่วนวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	81
รูปที่ 4.38 แสดงวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	82
รูปที่ 4.39 แสดงผลการทดลองอนาล็อกสวิทช์ (ไอซี 4066)ทางด้านรับ	82
รูปที่ 4.40 แสดงผลการทดลองวงจรรองความถี่ต่ำผ่าน	83

	หน้า
รูปที่ 4.42 แสดงวงจรและอุปกรณ์ต่าง ๆ ของภาคส่ง	88
รูปที่ 4.43 แสดงวงจรและอุปกรณ์ต่าง ๆ ของภาครับ	88
รูปที่ 4.44 แสดงการต่อใช้งานระหว่างเครื่องส่งและเครื่องรับ	89



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงการแบ่งชนิดของเส้นใยแสง	20
ตารางที่ 2.2 แสดงการเปรียบเทียบคุณสมบัติต่างๆของอุปกรณ์ปล่อยแสง	35
ตารางที่ 2.3 แสดงการเปรียบเทียบคุณสมบัติของอุปกรณ์รับแสง	40
ตารางที่ 4.1 แสดงผลการทดลองวงจรกรองความถี่ต่ำแบบบัพแควอร์วีร์ทออเคอร์ 5 ความถี่คัทออฟ 3.5 kHz	84
ตารางที่ 4.2 แสดงผลการทดลองวงจรกรองความถี่ต่ำแบบบัพแควอร์วีร์ทออเคอร์ 10 ความถี่คัทออฟ 3.5 kHz	86



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ความเจริญก้าวหน้าของเทคโนโลยีในปัจจุบัน ประกอบกับการขยายตัวของสังคมทำให้มีความต้องการการติดต่อสื่อสารที่เพิ่มมากขึ้น เป็นผลให้การสื่อสารข้อมูลจำเป็นที่จะต้องเพิ่มอัตราส่งให้สูงขึ้นเพื่อตอบสนองต่อความต้องการใช้งานที่เพิ่มมากขึ้น ไปด้วยรวมถึงจะต้องสะดวกรวดเร็วมากยิ่งขึ้น ทำให้มีการพัฒนาระบบการสื่อสารรูปแบบใหม่ขึ้นมาเรียกว่า “ การสื่อสารด้วยเส้นใยแสง (Optical Fiber Communication System) ” ซึ่งการสื่อสารระบบนี้สามารถตอบสนองความต้องการต่างๆทั้งในปัจจุบันและในอนาคตได้ นั่นคือสามารถส่งข่าวสารและข้อมูล ได้จำนวนมากในเวลาเดียวกัน นอกจากนี้เส้นใยแสงยังมีข้อดีอีกหลายประการ เช่น มีการลดทอนต่ำ ทำให้ใช้จำนวนสถานีทวนสัญญาณน้อยกว่าระบบเคเบิลที่เป็นโลหะ , เส้นใยแสงมีขนาดเล็กน้ำหนักเบาทำให้ง่ายในการติดตั้งและบำรุงรักษา , ไม่มีผลกระทบต่อสัญญาณรบกวนอื่นเนื่องมาจากการเหนี่ยวนำของสนามแม่เหล็กไฟฟ้า , วัสดุที่ใช้ทำเส้นใยแสงสามารถหาได้ง่ายและมีราคาถูก ด้วยข้อดีหลายประการดังที่ได้กล่าวมาแล้วนั้นทำให้ขณะนี้ประเทศต่างๆทั่วโลกได้เริ่มมีการนำระบบสื่อสารด้วยเส้นใยแสงมาใช้กันมากขึ้น

สำหรับปริญญาโทขั้นนี้เป็นการนำเสนอโครงการศึกษาการส่งสัญญาณดิจิทัลด้วยเส้นใยแสง โดยอาศัยเทคนิคของ TDM และ PCM โดยจะทำการศึกษาทฤษฎีที่เกี่ยวข้อง , ศึกษาและออกแบบวงจรเพื่อใช้งานกับสัญญาณดิจิทัล , ศึกษาถึงการส่งสัญญาณดิจิทัลผ่านเส้นใยแสงว่าเป็นเช่นไร คุณสมบัติของวงจรที่จะทำการศึกษามีลักษณะดังนี้

1. รองรับสัญญาณอินพุตที่เป็นสัญญาณเสียง ได้พร้อมกัน 8 ช่องสัญญาณ
2. สัญญาณอินพุตจะถูกจำกัดแบนวิดท์เพียง 3.5 kHz (สามารถส่งสัญญาณเสียงได้เท่านั้น)
3. สัญญาณเสียงจะถูกแซมปลิงด้วยสัญญาณคล็อก(Clock) ความถี่ 8 kHz / ต่อ 1 ช่องสัญญาณ
4. สัญญาณเสียงในแต่ละช่องสัญญาณหลังจากแซมปลิงจะถูกเข้ารหัสเป็นสัญญาณข้อมูลดิจิทัลขนาด 8 บิต
5. ข้อมูลจำนวน 8 ช่องสัญญาณหลังการเข้ารหัสจะถูกส่งออกแบบ Asynchonization โดยมีรูปแบบของข้อมูลตามที่กำหนดขึ้น

บทที่ 2

ทฤษฎีและหลักการ

ในการสื่อสารสัญญาณพีซีเอ็ม (PCM) ผ่านเส้นใยแสงนั้นจะเป็นการรวมเอาข้อดีของการใช้สัญญาณดิจิทัลในการส่งข้อมูล และข้อดีของการส่งสัญญาณบนเส้นใยแสงเข้าด้วยกัน ในที่นี้จะเป็นการกล่าวถึงทฤษฎีต่างๆ ของการส่งสัญญาณเสียงโดยใช้วิธีการมอดูเลทแบบพัลส์โค้ดมอดูเลชัน (Pulse Code Modulation: PCM) และจะมีการมัลติเพล็กซ์แบบแบ่งช่วงเวลา (Time Division Multiplex: TDM) เพื่อเป็นการเพิ่มช่องสัญญาณของการสื่อสาร และจะนำสัญญาณข้อมูลเหล่านั้นส่งไปยังภาครับโดยผ่านเส้นใยแสง

จะเห็นได้ว่าในปัจจุบันนี้ การสื่อสารสัญญาณอนาล็อกนั้นจะถูกแทนที่ด้วยสัญญาณดิจิทัลมากขึ้นเรื่อยๆ เช่น ในการส่งสัญญาณเสียงก็จะมีการแปลงเป็นสัญญาณพีซีเอ็ม เพื่อใช้ในการส่งแบบดิจิทัล เหตุผลของการเพิ่มขึ้นของการใช้สัญญาณดิจิทัลก็เนื่องมาจาก ในสัญญาณดิจิทัลจะมีความทนทานต่อสัญญาณรบกวน ซึ่งในระบบสัญญาณอนาล็อกนั้น สัญญาณรบกวนจะเพิ่มขึ้นตามระยะทางที่ส่ง และไม่สามารถกำจัดออกไปได้หมด แต่สัญญาณดิจิทัลนั้นสามารถสร้างขึ้นได้ใหม่ซึ่งจะทำให้ทางค่านรับได้รับสัญญาณดิจิทัลที่เหมือนกับทางค่านส่งได้ เพราะในสัญญาณดิจิทัล จะเป็นเพียงแค่การตัดสินใจสถานะของพัลส์ (Pulse) สัญญาณ ว่ามีหรือไม่มีเท่านั้น ซึ่งจากเหตุผลนี้เป็นข้อได้เปรียบของสัญญาณดิจิทัลที่มีเหนือสัญญาณอนาล็อกเป็นอย่างมาก แต่การส่งสัญญาณดิจิทัลก็มีข้อเสียคือ จะเปลืองแบนด์วิดท์ (Bandwidth) มากกว่าในสัญญาณอนาล็อก และนอกจากนั้น สัญญาณดิจิทัลยังมีสัญญาณรบกวนแฝงอยู่ในตัวเอง ซึ่งก็คือสัญญาณรบกวนที่เกิดจากการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัลนั่นเอง

ในส่วนของการสื่อสารผ่านเส้นใยแสงในปัจจุบันนี้ ก็นับว่ามีบทบาทที่สำคัญมากขึ้น เนื่องจากข้อดีของเส้นใยแสง อุปกรณ์กำเนิดแสง อุปกรณ์รับแสง ดังนี้

ข้อดีของเส้นใยแสง

1. การสูญเสียต่ำ ทำให้สามารถเพิ่มระยะทางของการติดตั้งรีพีตเตอร์ (Repeater) ได้
2. แบนด์วิดท์กว้างกว่าเคเบิลแกนร่วม (Coaxial Cable) ทำให้สามารถส่งสัญญาณที่มีความถี่สูงกว่าได้
3. มีขนาดเล็กและน้ำหนักเบา สะดวกต่อการติดตั้ง
4. ไม่มีการเหนี่ยวนำทางแม่เหล็กไฟฟ้า เนื่องจากทำจากสารไดอิเล็กทริก (Dielectric)
5. ประหยัดทรัพยากรธรรมชาติ ในการผลิตใช้วัตถุดิบน้อยแต่ได้เส้นใยแสงที่มีความยาวมาก

ข้อดีของอุปกรณ์กำเนิดแสงและอุปกรณ์รับแสง


1. สามารถส่งสัญญาณที่มีความเร็วสูง และแบนด์วิดท์กว้าง เพราะมีการผสมคลื่นที่มีความเร็วสูง
2. มีขนาดเล็ก และมีประสิทธิภาพในการเปลี่ยนสัญญาณไฟฟ้าเป็นแสงได้ดี
3. มีกำลังเอาต์พุตสูง และไวต่อสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1 ส่วนประกอบของการสื่อสารเส้นใยแสง


ในการสื่อสารด้วยเส้นใยแสง จะเป็นการส่งสัญญาณแสง โดยมีเส้นใยแสงเป็นตัวกลางในการส่ง ที่ปลายทั้ง 2 ด้านจะมีอุปกรณ์ที่เป็นตัวเปลี่ยนสัญญาณไฟฟ้าให้เป็นสัญญาณแสงและเปลี่ยนแสงเป็นสัญญาณไฟฟ้า

ตัวอย่างของการสื่อสารผ่านเส้นใยแสงแสดงดังในรูปที่ 2.1



รูปที่ 2.1 แสดงส่วนประกอบพื้นฐานของระบบการสื่อสารด้วยเส้นใยแสง


หลักการทำงานที่ภาคส่ง ชั้นแรกจะทำการเปลี่ยนสัญญาณไบโพลาร์(Bipolar)ที่รับเข้ามา เป็นสัญญาณยูนิโพลาร์(Unipolar) จากนั้นสัญญาณยูนิโพลาร์นี้จะถูกนำไปที่ส่วนสร้างรหัสสำหรับการส่ง ซึ่งที่ส่วนนี้จะมีการเพิ่มรหัสข่าวดาวสาร เพื่อใช้ตรวจสอบการสื่อสารระหว่างเทอร์มินัล (Terminal) ว่าเป็นปกติหรือไม่ นอกจากนี้แล้วสัญญาณ จะถูกจัดอยู่ในรูปของไลน์โค้ด (Line Coding) สำหรับการส่งที่เหมาะสมกับตัวกลางที่ใช้ในการส่ง หลังจากนั้นจะทำการส่งสัญญาณไปยังส่วนที่ทำหน้าที่เปลี่ยนสัญญาณไฟฟ้าเป็นสัญญาณแสง โดยสัญญาณไฟฟ้านั้นจะเป็นกระแสขับ (Driving Current) ของเลเซอร์ไดโอด (Laser Diode:LD) จะเห็นว่าเอาท์พุทของเลเซอร์ไดโอดนั้น จะแปรผันกับกระแสของวงจรขับ (Driving Circuit) ดังนั้นถ้าต้องการให้ได้สัญญาณแสงที่คงที่ที่จะใช้การควบคุมการป้อนกลับ (Feedback) เพื่อทำการรักษาระดับของแสงที่ออกมาให้คงที่ สัญญาณแสงที่ได้จะถูกป้อนเข้าไปในเส้นใยแสง



รูปที่ 2.2 แสดงส่วนประกอบของ เทอร์มินัลทางด้านส่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณแสงที่เดินทางมาในเส้นใยแสงจะเกิดการสูญเสียของสัญญาณ เช่นเดียวกับการส่งในสายส่งต่างๆ ไป ดังนั้นจึงต้องมีการคิดค้นรีพีทเตอร์ระหว่างเส้นทางการส่ง ที่รีพีทเตอร์นี้จะทำการเปลี่ยนสัญญาณแสงให้เป็นสัญญาณไฟฟ้า แต่สัญญาณที่ได้รับเข้ามานี้ โดยปกติแล้วจะมีกำลังสัญญาณต่ำ และเกิดการผิดเพี้ยนของรูปร่างคลื่นด้วย จึงต้องนำสัญญาณไฟฟ้าที่แปลงออกมาได้นี้ไปผ่านอิกวอลไลเซชันแอมพลิฟายเออร์ (Equalization Amplifier) ซึ่งจะทำให้รูปร่างคลื่นลดความผิดเพี้ยนและเพิ่มกำลังส่งให้สูงขึ้น อย่างไรก็ตาม การทำให้ระดับสัญญาณไฟฟ้าที่ออกจากอิกวอลไลเซชันแอมพลิฟายเออร์มีระดับคงที่นั้น จะต้องมีการควบคุมการขยายอย่างอัตโนมัติ (Automatic Gain Control) หลังจากนั้นจะทำการสร้างสัญญาณไทมมิง (Timing) ขึ้นมา จากสัญญาณไทมมิงที่ส่งมา และตัวรีเจนเนอเรทีฟดิสคริมิเนเตอร์ (Regenerative Discriminator) จะเป็นตัวที่ทำให้ได้สัญญาณไฟฟ้าที่เป็นพัลส์ขึ้นมาใหม่ จากนั้นจึงส่งสัญญาณนี้ไปยังส่วนที่ทำหน้าที่เปลี่ยนสัญญาณไฟฟ้าเป็นสัญญาณแสง แล้วส่งเข้าไปในเส้นใยแสงอีกครั้ง



รูปที่ 2.3 แสดงส่วนประกอบของอุปกรณ์รีพีทเตอร์

สัญญาณที่ส่งออกจากรีพีทเตอร์จะเดินทางมายังภาครับ และที่นี้สัญญาณแสงจะถูกเปลี่ยนเป็นสัญญาณไฟฟ้า และถูกขยายด้วยอิกวอลไลเซชันแอมพลิฟายเออร์ จากนั้นจะทำการสร้างพัลส์สัญญาณด้วยรีเจนเนอเรทีฟ ดิสคริมิเนเตอร์ เหมือนกับในรีพีทเตอร์ หลังจากขั้นตอนนี้แล้ว ขบวนการพัลส์สัญญาณที่อยู่ในรูปแบบไลน์โค๊ดสำหรับการส่งจะถูกเปลี่ยนกลับเป็นสัญญาณข้อมูลปกติ ต่อจากนั้นจึงทำการเปลี่ยนจากสัญญาณยูนิโพลาร์กลับเป็นสัญญาณไบโพลาร์ ทำให้ได้สัญญาณไฟฟ้าที่มีลักษณะเหมือนกับสัญญาณอินพุทของภาคส่งทุกประการ



รูปที่ 2.4 แสดงส่วนประกอบของเทอร์มินัลทางด้านรับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 หลักการเบื้องต้นของระบบพัลส์โคดมอดูเลชัน (Pulse Code Modulation : PCM)

ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลนั้น เราจะใช้กระบวนการของพีซีเอ็ม ซึ่งมีขั้นตอนคือ การสุ่มค่าสัญญาณอนาล็อก (Sampling) การจัดระดับสัญญาณ (Quantizing) การเข้ารหัส (Coding) เราเรียกรวมวิธีการนี้ว่า การเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (A/D Conversion)

พีซีเอ็มเป็นวิธีการที่ใช้เปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล ซึ่งใช้ในระบบการส่งสัญญาณดิจิทัลพัลส์ที่ใช้ในพีซีเอ็ม จะมีคาบเวลาและแอมพลิจูดที่แน่นอน

จากรูปที่ 2.5 แสดงบล็อกไดอะแกรมของกระบวนการพีซีเอ็ม แบบช่องสัญญาณเดี่ยว ที่เป็นการสื่อสารแบบทางเดียว (simplex) วงจรแบนด์พาสฟิลเตอร์ (Bandpass Filter) จะทำหน้าที่กรองความถี่สัญญาณเสียงซึ่งจะมีความถี่ประมาณ 300 เฮิรตซ์-3000 เฮิรตซ์ ออกมา วงจรแซมเปิลแอนด์โฮลด์ (Sample and Hold) จะสุ่มค่าของสัญญาณอนาล็อกออกมาเป็นสัญญาณพีเอเอ็ม (PAM) ที่มีค่าแอมพลิจูดต่างกัน และตัวเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล จะเปลี่ยนสัญญาณพีเอเอ็มเหล่านั้นให้เป็นข้อมูลดิจิทัล เพื่อใช้ในการส่งข้อมูลเข้าไปในตัวกลางในการส่ง ซึ่งใช้ได้ทั้งสายส่งที่เป็นโลหะ หรือ เส้นใยแก้วนำแสง




รูปที่ 2.5 แสดงบล็อกไดอะแกรมของพีซีเอ็ม

ทางด้านรับ ตัวเปลี่ยนสัญญาณดิจิทัลเป็นอนาล็อก จะเปลี่ยนข้อมูลทางดิจิทัลให้เป็นสัญญาณพีเอเอ็มที่มีระดับสัญญาณค่าๆกัน วงจร โฮลด์และวงจรกรองความถี่ต่ำผ่าน จะเปลี่ยนสัญญาณพีเอเอ็มให้กลับเป็นรูปร่างของสัญญาณอนาล็อกเหมือนเดิม

การสุ่มค่าสัญญาณอนาล็อก (Sampling)

เป็นการทำสัญญาณที่มีค่าแบบต่อเนื่อง ให้เป็นแบบคิสริต (Discrete) ในช่วงเวลาที่เท่าๆกันหรืออาจพิจารณาว่าเป็นการนำค่าแอมพลิจูดของสัญญาณอนาล็อกบางค่าในช่วงเวลาซึ่งห่างกันคงที่มาเรียงต่อกัน แสดงดังในรูปที่ 2.6

เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6 แสดงการมอดูเลตระหว่างสัญญาณอนาล็อกกับสัญญาณพัลส์

ทฤษฎีการแซมปลิงของไนควิสต์ (Nyquist sampling theorem) กล่าวว่า “ อัตราการแซมปลิง (f_s) ที่ต่ำที่สุดที่สามารถใช้ได้ ในกระบวนการพีซีเอ็ม แล้วทำให้ด้านรับสามารถสร้างสัญญาณเดิมกลับมาได้ ต้องมีค่าอย่างน้อยเป็น 2 เท่าของความถี่สูงสุด (f_m) ของสัญญาณอนาล็อกที่นำมาแซมปลิง ” ถ้าความถี่สูงสุดของสัญญาณอินพุท มีค่ามากกว่าครึ่งหนึ่งของอัตราการแซมปลิงแล้ว จะทำให้เกิดการผิดเพี้ยนของสัญญาณ (distortion) ที่เรียกว่า “ การผิดเพี้ยนที่เกิดจากการซ้อนทับกันของแถบคลื่น (aliasing distortion)”


ในสัญญาณเสียงโดยทั่วไปแล้วจะมีความถี่อยู่ระหว่าง 300 เฮิรท์-3400 เฮิรท์ ดังนั้นอัตราการแซมปลิง ก็ไม่ควรจะต่ำกว่า 6.8 กิโลเฮิรท์ ซึ่งในทางปฏิบัติแล้ว จะใช้อัตราการแซมปลิงที่ความถี่ 8 กิโลเฮิรท์ ช่วงเวลาที่ใช้ในการสุ่มแต่ละครั้งจะเท่ากับ $1 / 8000 = 125$ ไมโครวินาที (แสดงดังรูป)

การผิดเพี้ยนจากการซ้อนทับกันของแถบคลื่น (Aliasing distortion)

เกิดจากการที่สัญญาณอินพุท มีองค์ประกอบทางความถี่ที่มีค่ามากกว่าครึ่งหนึ่งของอัตราการแซมปลิง ซึ่งทำให้เกิดการซ้อนทับกันของแถบความถี่ของฮาร์โมนิก (Harmonic) หนึ่งกับ ไซค์เบนค์ของอีกฮาร์โมนิกหนึ่ง ซึ่งทำให้ไม่สามารถที่จะนำสัญญาณเดิมกลับมาได้อย่างสมบูรณ์ ถึงแม้ว่าจะผ่านวงจรกรองความถี่ต่ำผ่านแล้วก็ตาม เพราะยังคงเหลือสัญญาณรบกวนจากไซค์เบนค์ที่สูงกว่าปะปนอยู่ แสดงดังรูปที่ 2.7

วงจรแบนด์พาสฟิลเตอร์ในรูปที่ 2.5 จะเป็นตัวกรองความถี่ที่ป้องกันการเกิดการผิดเพี้ยนที่เกิดจากการซ้อนทับกันของแถบความถี่ (Antialiasing filter) ค่าความถี่คัทออฟ (Cut-off Frequency) ทางด้านความถี่สูงจะเป็นตัวกำหนดให้สัญญาณที่ผ่านวงจรกรองความถี่ออกมาแล้ว เข้าสู่วงจรแซมปลิงแอนค็โสดจะต้องไม่มีองค์ประกอบของความถี่ที่สูงกว่าครึ่งหนึ่งของอัตราการแซมปลิง ดังนั้นจึงถือว่าแบนด์พาสฟิลเตอร์นี้จะช่วยลดการเกิดการผิดเพี้ยนที่เกิดจากการซ้อนทับกันของแถบความถี่ของสัญญาณได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 แสดงการซ้อนทับกันของแถบสัญญาณ

การจัดระดับสัญญาณ (Quantizing)

เมื่อทำการสุ่มค่าสัญญาณอนาล็อกแล้ว สัญญาณที่เอเอ็มจะถูกนำมาจัดระดับสัญญาณ โดยการแปลงเป็นตัวเลข โดยที่ขนาดของสัญญาณจะถูกแทนด้วยตัวเลขที่มีค่าใกล้เคียงกับขนาดแอมพลิจูดของสัญญาณที่เอเอ็มนั้นๆมากที่สุด ดังที่แสดงในรูปที่ 2.8 สัญญาณที่เอเอ็มจะถูกจัดให้เป็นระดับ เรียกว่าระดับการควอนไตซ์ (Quantizing level) โดยมีระยะระหว่างระดับข้างเคียงเรียกว่า ควอนไตซ์อินเทอร์วัล หรือ ควอนไตซ์สเต็ป (Quantizing interval or Quantizing step) ที่เท่ากัน



รูปที่ 2.8 แสดงการจัดระดับสัญญาณที่เอเอ็มให้เป็นค่าตัวเลข


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ควอนไทซิงนอยส์ (Quantizing Noise)

จากรูปที่ 2.8 เราจะเห็นได้ว่า การจัดระดับสัญญาณนั้น เป็นเพียงการประมาณค่าของสัญญาณที่เอเอ็มเท่านั้น ดังนั้นส่วนที่ขาดและส่วนที่เกินจากการจัดระดับจึงเป็นค่าที่คิดเพี้ยนจากสัญญาณเดิม เราเรียกค่าผิดเพี้ยนนี้ว่า ควอนไทซิงนอยส์ (Quantizing Noise) หรือการผิดเพี้ยนจากการควอนไทซ์ (Quantizing Distortion) ขนาดของสัญญาณรบกวนจากการจัดระดับสัญญาณนี้จะกระจายสม่ำเสมอในระหว่างช่วงของตัวเลข ไม่ได้ขึ้นกับแอมพลิจูดของสัญญาณอนาล็อก สัญญาณรบกวนนี้เป็นสิ่งที่ไม่สามารถหลีกเลี่ยงได้ แต่ก็สามารถที่จะทำให้ลดลงได้เพื่อรักษาคุณภาพของเสียง

ถ้าหากเราทำการลดช่วงกว้างระหว่างตัวเลขลง สัญญาณรบกวนนี้ก็จะมีค่าลดลง แต่การทำเช่นนี้จะทำให้จำนวนของระดับการควอนไทซ์เพิ่มขึ้น ปัญหาที่ตามมาก็คือ จำนวนรหัสไบนารี (Binary) จะมีจำนวนบิตมากขึ้นด้วย การส่งก็จะต้องการแบนด์วิดท์มากขึ้นด้วย

วิธีการลดควอนไทซิงนอยส์อีกวิธีหนึ่งก็คือ การคอมแพนดิง (Companding) ซึ่งเป็นการจัดระดับควอนไทซ์แบบนอนยูนิฟอร์ม (Non-Uniform) โดยที่สัญญาณจะผ่านวงจรคอมเพรสเซอร์ (Compressor) ก่อนแล้วจึงไปทำการควอนไทซ์ ส่วนทางด้านรับนั้นเมื่อสัญญาณทำการถอดรหัสแล้วก็จะเข้าสู่วงจรเอ็กซ์แพนเดอร์ (Expander) ซึ่งสัญญาณที่ออกจากเอ็กซ์แพนเดอร์นั้นจะมีลักษณะเหมือนกับสัญญาณที่เข้าสู่คอมเพรสเซอร์ เราเรียกรวมกันว่าคอมแพนเดอร์ (Compander)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 2.9 แสดงควอนไทซิงนอยส์ นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การเข้ารหัสสัญญาณ

สัญญาณข่าวสารที่เป็นค่าต่อเนื่องกันนั้น เมื่อผ่านกระบวนการแฉมปลีงและควอนไดซ์แล้ว สัญญาณที่ได้จะเป็นคิสคริต ซึ่งก็ยังมีขนาดตามค่าแอมปลิจูดเดิม แต่ก็ยังไม่ใช้รูปแบบสัญญาณที่เหมาะสมที่สุดสำหรับการส่งสัญญาณบนสายส่งหรือส่งทางคลื่นวิทยุอยู่ดี เราจึงต้องทำการเข้ารหัสเพื่อแปลงสัญญาณแบบคิสคริตให้อยู่ในรูปแบบของสัญญาณที่เหมาะสมกับการส่งมากกว่า

รูปแบบของสัญญาณไบนารี แต่ละสัญลักษณ์จะมีค่า 2 ค่า คือ มีกับไม่มีสัญญาณ สัญลักษณ์ทั้งสองของรหัสไบนารีจะอยู่ในรูป 0 และ 1 ข้อดีของสัญญาณไบนารี คือ สามารถทนทานต่อสัญญาณรบกวนได้ดีและสามารถสร้างสัญญาณใหม่ได้ง่าย

การเข้ารหัสเป็นการแปลงลำดับสัญญาณคิสคริตของค่าแฉมปลีงให้อยู่ในรูปแบบของสัญญาณที่เหมาะสมในการส่ง ในการกำหนดจำนวนบิตที่ใช้ในการส่งจะขึ้นอยู่กับจำนวนระดับควอนไดซ์ ในกรณีที่ใช้กับสัญญาณเสียงนี้เราจะทำการเข้ารหัส 8 บิต ซึ่งสามารถแสดงค่าแอมปลิจูดได้ $2^8 = 256$ ระดับ

โดยทั่วไปแล้วข้อผิดพลาดที่เกิดจากบิตเออเรอร์ (Bit Error) จะมีค่าน้อยกว่าข้อผิดพลาดที่เกิดจากควอนไดซ์ข้อผิดพลาด




รูปที่ 2.10 แสดงการเข้ารหัสไบนารีของสัญญาณพีเอเอ็ม

ไลน์โค้ดดิ้ง (Line Coding)

สัญญาณไบนารีที่ใช้ในพีซีเอ็มจะอยู่ในรูปของการจัดรูปแบบสัญญาณเป็นบิตเรียงกันแบบอนุกรม เรียกว่าไลน์โค้ด (Line Code) รูปแบบของไลน์โค้ดที่ได้รับความนิยมมาก แสดงอยู่ในรูปที่ 2.11 ซึ่งจะมีรูปแบบที่สำคัญๆ อยู่ 2 แบบคือ อาร์แซท (Return to Zero: RZ) และ เอ็นอาร์แซท (NonReturn to Zero: NRZ) ในอาร์แซท รูปร่างของสัญญาณจะกลับสู่ระดับ 0 ในช่วงเวลาครึ่งหนึ่งของช่วงเวลาที่ทั้งหมดของบิต

รูปร่างของสัญญาณแบบต่างๆ สำหรับ ไลน์โค้ด สามารถแบ่งได้ตามข้อกำหนด ของการใช้เพื่อ การกำหนดระดับสัญญาณที่จะใช้ในการแสดง ข้อมูลไบนารี มีตัวอย่างของรูปแบบสัญญาณ ดังนี้



รูปที่ 2.11 แสดงรูปแบบของสัญญาณ ไบนารี

สัญญาณยูนิโพลาร์ (Unipolar Signalling) สัญญาณรหัส 1 อยู่ในรูปของ สัญญาณระดับแรงดันสูง และ รหัส 0 จะอยู่ที่ ระดับ 0 รูปแบบสัญญาณนี้เรียกว่า ออน-ออฟ คีย์อิง (on-off keying)

สัญญาณโพลาร์ (Polar Signalling) ทั้งสัญญาณรหัส 1 และ 0 จะอยู่ที่ระดับสัญญาณ ด้านบวกและลบที่มีขนาดเท่ากัน

สัญญาณไบโพลาร์ (Bipolar Signalling) สัญญาณรหัส 1 จะอยู่ที่ระดับสัญญาณสูงทั้งทางด้านบวกและลบ รหัส 0 ก็จะมีอยู่ที่ระดับ 0 อาจเรียกสัญญาณแบบนี้ว่า ซูโดเทอร์นารี (Pseudoternary) ก็ได้ เพราะมีการใช้ 3 ระดับสัญญาณ ในการนำเสนอข้อมูลที่มี 2 ระดับ นอกจากนี้ยังสามารถเรียกว่า สัญญาณเอเอ็มไอ (Alternate Mark Inversion:AMI) ได้อีกด้วย

สัญญาณแมนเชสเตอร์ (Manchester Signalling) รหัสสัญญาณ 1 แต่ละตัว จะถูกจัดอยู่ที่ระดับด้านบวกครึ่งบิตอีกครึ่งบิตก็จะอยู่ที่ระดับลบ เช่นเดียวกับรหัส 0 ที่จะมีครึ่งบิตแรกเป็นลบและมีครึ่งบิตหลังเป็นบวก เรียกรหัสแบบนี้ว่า การเข้ารหัสแบบแยกเฟส (split-phase) ก็ได้


เมื่อทางค่านรับ ได้รับสัญญาณพีซีเอ็มแล้ว ก็จะแปลงจากสัญญาณดิจิทัล กลับเป็นสัญญาณอนาล็อกดั้งเดิม โดยจะต้องผ่านกระบวนการถอดรหัส และ ผ่านวงจรกรองความถี่ เพื่อเอาสัญญาณเดิมกลับ

นอกจากนี้ทางด้านรับ กระบวนการทั้งสองนี้เรียกว่า การแปลงสัญญาณดิจิทัลเป็นอนาล็อก ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การถอดรหัส

ขั้นตอนนี้จะตรงกันข้ามกับการเข้ารหัส โดยจะทำการแปลงข้อมูลที่เป็นรหัสไบนารี ให้ออกมาเป็นค่าตัวเลขของระดับสัญญาณ ซึ่งค่าที่ได้ก็จะต้องมีความสอดคล้องกับรหัสไบนารีนั้นๆ ด้วย และเช่นเดียวกับการจัดระดับสัญญาณ ในการถอดรหัสนี้ ก็จะมีการผิดเพี้ยนของข้อมูลเนื่องจากการแปลงเป็นค่าตัวเลขด้วยเช่นกัน

สัญญาณที่ผ่านกระบวนการถอดรหัสแล้ว จะเข้าสู่วงจรกรองความถี่ต่ำผ่าน เพื่อจะให้ได้สัญญาณเสียงอนาล็อกที่มีความต่อเนื่องกันออกมา กระบวนการเหล่านี้แสดงอยู่ในรูปที่ 2.12



รูปที่ 2.12 แสดงการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก


แฟลชเอดูตี (Flash A/D)

คือวงจรเอดูตี (Analog to Digital) ที่มีความเร็วสูงในการเปลี่ยนสัญญาณ เนื่องจากวงจรแฟลชเอดูตีนั้น จะใช้การ โปรแกรมเอาท์พุทไว้ก่อนแล้ว ส่วนวงจรเปรียบเทียบจะใช้โอปแอมป์ ที่มีจำนวนเท่ากับจำนวนของสัญญาณเอาท์พุทที่จะเกิดขึ้น เช่น ถ้าสัญญาณเอาท์พุทเป็นสัญญาณดิจิทัล 8 บิต จะใช้โอปแอมป์เท่ากับ 2 ยกกำลัง 8 เท่ากับ 256 ตัว ซึ่งแต่ละตัวก็จะมีแรงดันอ้างอิงที่เป็นค่าคงที่อยู่ที่ค่าหนึ่ง ตามระดับของสัญญาณ

เมื่อมีระดับสัญญาณอินพุทเข้ามา จะถูกส่งไปให้กับโอปแอมป์ทุกตัว เพื่อเปรียบเทียบกับแรงดันอ้างอิงของแต่ละตัว ถ้าสัญญาณอินพุทไปตรงกับโอปแอมป์ตัวใด ก็จะทำให้สัญญาณเอาท์พุทออกมา ส่งไปให้กับวงจรประมวลผล เพื่อจัดหาค่าของสัญญาณดิจิทัล สัญญาณเอาท์พุทให้ไล่ตามค่าของสัญญาณอินพุทที่ส่งเข้ามา ซึ่งการเปลี่ยนสัญญาณในรูปแบบนี้ไม่ต้องใช้วงจรนับ แล้วป้อนกลับมาเปรียบเทียบทีละค่า จึงทำให้ความเร็วในการเปลี่ยนสัญญาณสูงมาก จึงเหมาะที่จะนำมาใช้กับสัญญาณที่มีความถี่สูง

อาจเรียกเฟลชเอทิวติว่าเป็น คอนเวอร์เตอร์แบบเปิดลูป(open loop converter) เนื่องจากไม่มีสัญญาณป้อนกลับ (Feedback) กลับไปยังอินพุท

ตัวอย่างของหลักการ เฟลชเอทิวติ แสดงดังในรูป 2.13



รูปที่ 2.13 แสดงหลักการของเฟลชเอทิวติ

จากรูปใช้ลอจิกเกต(Logic Gate) เป็นวงจรเปลี่ยนระดับสัญญาณอินพุทให้เป็นสัญญาณดิจิทัล โดยเริ่มจากเมื่อมีอินพุท 0 โวลต์เข้ามา จะทำให้อาท์พุททุกตัวของคอมพาราเรเตอร์ (Comparator) เป็น "0" ทั้งหมด และเมื่อผ่านเอ็กคลูซีฟนอร์เกต (Ex-Nor) จะทำให้อาท์พุทเป็น "1" ไปเข้าแอนด์เกต 1 เป็น "0" และแอนด์เกต 2 เป็น "0" จะทำให้อินพุทเป็น 0 0 ดังนั้น D1="0" เพราะฉะนั้นที่ระดับ 0 โวลต์ เอาท์พุทของเอทิวติ = 0 0 เมื่อ Vin = 1 โวลต์จะทำให้อาท์พุทของคอมพาราเรเตอร์ตัวที่ 1 เป็น "1" ไปแอนด์กับเอาท์พุทของเอ็กคลูซีฟนอร์เกต ซึ่งเป็น "1" ทำให้ได้ D0 = "1" ส่วน D1 ได้จากการแอนด์กันของเอาท์พุทคอมพาราเรเตอร์ตัวที่ 1 กับตัวที่ 2 เป็น 1 0 ดังนั้นเอาท์พุท D1 = "0" เพราะฉะนั้นที่ระดับ Vin = 2 โวลต์ จะทำให้อาท์พุทของคอมพาราเรเตอร์ตัวที่ 1 กับตัวที่ 2 เป็น "1" ทำให้อาท์พุท D1 = "1" ส่วน D0 = "0" เพราะฉะนั้นเอาท์พุทของเอทิวติ = 1 0 และเมื่อ Vin = 3 โวลต์ จะทำให้อาท์พุทของคอมพาราเรเตอร์ทุกตัวเป็น "1" ดังนั้นเมื่อผ่านลอจิกเกตจะได้เอาท์พุทเป็น 1 1

ซึ่งข้อดีของวงจรเฟลชเอทิวติ คือมีความสามารถในการเปลี่ยนสัญญาณได้เร็วมาก แต่ข้อเสียคือจะต้องใช้จำนวนคอมพาราเรเตอร์มากกว่า 2 เท่า เมื่อต้องการเพิ่มบิต 1 บิต หรือถ้าเป็นสมการจะได้จำนวนออพแอมป์ $= 2^n - 1$ ตัว โดยที่ n คือจำนวนบิต


ดังนั้นเมื่อเราใช้สัญญาณดิจิทัล 8 บิต ต้องใช้คอมพาราเรเตอร์ถึง 256 ตัว ซึ่งจะทำให้อุปกรณ์มีราคาสูงมาก ทั้งหมดคือหลักการของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

2.3 การมัลติเพล็กซ์แบบแบ่งเวลา (Time Division Multiplexing : TDM)

คำจำกัดความของการมัลติเพล็กซ์แบบแบ่งเวลา คือ เป็นการแทรกช่วงเวลาของแชนเนลพัลส์จากหลายๆแหล่งกำเนิด ดังนั้นข่าวสารจากแหล่งกำเนิดเหล่านี้ก็จะสามารถที่จะส่งแบบอนุกรมไปบนช่องสัญญาณช่องเดียวได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่า ในระบบการมัลติเพล็กซ์แบบแบ่งเวลานั้น การส่งสัญญาณจากแหล่งกำเนิดหลายๆ แหล่งที่เกิดขึ้นบนเส้นทางการส่งเดียวกัน แต่เป็นคนละช่วงเวลากัน การส่งสัญญาณจากต้นกำเนิดที่แตกต่างกันจะถูกแทรกเข้าไปในช่วงเวลาของการส่ง รูปแบบของการมอดูเลชันที่ใช้ในการมัลติเพล็กซ์แบบแบ่งเวลานั้น โดยมากจะเป็นพีซีเอ็มในระบบพีซีเอ็ม-ทีดีเอ็ม (PCM-TDM) สัญญาณเสียงที่มีมากกว่า 2 ช่องสัญญาณ จะถูกนำมาสุ่มค่าและเปลี่ยนเป็นรหัสพีซีเอ็ม แล้วจึงทำการมัลติเพล็กซ์โดยการแบ่งช่วงเวลายบนสายส่งต่อไป



รูปที่ 2.14 แสดงระบบพีซีเอ็ม-ทีดีเอ็มแบบ 2 ช่องสัญญาณ และ เฟรมของทีดีเอ็ม

จากรูปที่ 2.14 สัญญาณแต่ละช่องสัญญาณจะถูกสุ่มค่าและเปลี่ยนให้อยู่ในรูปแบบรหัสพีซีเอ็ม ในขณะที่รหัสพีซีเอ็มของช่องสัญญาณแรกถูกส่งอยู่นั้น สัญญาณจากช่องสัญญาณที่ 2 ก็จะถูกสุ่มค่าและแปลงเป็นรูปแบบของพีซีเอ็ม และในขณะที่สัญญาณของช่องสัญญาณที่ 2 กำลังส่งอยู่นั้น ช่องสัญญาณแรกก็จะทำการสร้างแซมเปิลถัดไปและเข้ารหัสพีซีเอ็ม กระบวนการก็จะดำเนินไปเรื่อยๆ และแต่ละช่องสัญญาณจะทำการสร้างแซมเปิลขึ้นมาเรื่อยๆ และเปลี่ยนเป็นรหัสพีซีเอ็ม แล้วทำการส่งออกไป ในตัวมัลติเพล็กซ์นี้จะใช้อิเล็กทรอนิกส์สวิตช์ ที่มี 2 อินพุต และ 1 เอาท์พุต ช่องสัญญาณแรกและช่องสัญญาณที่ 2 จะถูกเลือกให้ค่อเข้ากับเอาท์พุตของตัวมัลติเพล็กซ์ ช่วงเวลาที่ใช้ในการส่ง 1 แซมเปิลของแต่ละช่องสัญญาณ เรียกว่า ช่วงเวลาของเฟรม (Frame time)

รหัสพีซีเอ็มของแต่ละช่องสัญญาณจะต้องใช้ไทม์สล็อต (Time Slot) ที่ถูกกำหนดไว้ภายในเฟรมของทีดีเอ็มทั้งหมด ในระบบ 2 ช่องสัญญาณดังรูป การแบ่งเวลาให้สำหรับแต่ละช่องสัญญาณจะมีค่าเท่ากับครึ่งหนึ่งของเวลาทั้งหมดของเฟรม แซมเปิลหนึ่งๆของแต่ละช่องสัญญาณจะถูกสร้างขึ้นครั้งหนึ่งระหว่างแต่ละเฟรม ดังนั้นช่วงเวลาของเฟรมทั้งหมดจะเท่ากับ ส่วนกลับของอัตราแซมเปิล

จากรูปจะแสดงให้เห็นถึง การแบ่งเวลาเฟรมของทีดีเอ็ม สำหรับสัญญาณจาก 2 ช่องสัญญาณ

2.4 การซิงโครไนซ์เซชัน (Synchronization)

ซิงโครไนซ์เซชัน เป็นขบวนการที่ทำให้สัญญาณนาฬิกาของทางด้านรับในระบบการสื่อสารดิจิทัล มีความถี่และเฟสตรงกันกับสัญญาณนาฬิกาที่ใช้ทางด้านส่ง เพราะถ้าหากสัญญาณนาฬิกาของทางด้านรับและด้านส่งไม่ตรงกันแล้วจะเกิดความผิดพลาดขึ้นหรือเกิด บิทเออร์เรอร์ ขึ้น

โดยทั่วไปในระบบการสื่อสาร จะใช้สัญญาณนาฬิกาทั้งทางด้านภาคส่งและภาครับ ซึ่งจะต้องมีความถี่ที่ตรงกัน ยกตัวอย่างเช่น รูปแบบของ RS-232 จะทำงานที่ความเร็ว 19,200 กิโลบิตต่อวินาที

สำหรับระบบที่ไม่ซิงโครไนซ์นั้น เกิดจากสัญญาณนาฬิกาของทั้ง 2 ภาค มีความถี่ที่ต่างกัน ก็มีสาเหตุมาจาก

- ความแตกต่างทางอุณหภูมิของการทำงาน เป็นสาเหตุให้ความถี่เลื่อนออกไป แม้ว่าในตอนเริ่มแรก จะทำให้สัญญาณนาฬิกาทั้ง 2 ด้านมีความถี่ตรงกันแล้วก็ตาม

- อายุการใช้งานของอุปกรณ์

- การทำให้ค่าความถี่ของสัญญาณนาฬิกาทั้ง 2 ด้านตรงกันอย่างแม่นยำนั้น เป็นสิ่งที่แทบจะเป็นไปไม่ได้ในทางปฏิบัติ

ด้วยเหตุผลต่างๆ ดังที่กล่าวมาแล้วนั้น ถึงแม้ว่าเราจะพยายาม คำนวณความถี่และเฟสของสัญญาณนาฬิกาให้ตรงกันแล้วก็ตาม แต่ก็จะมีความแตกต่างกันอยู่ประมาณ 0.001% ถึงแม้ว่าจะมีค่าน้อยแต่ก็เป็นปัญหาสำคัญอย่างมากกับระบบที่มีความเร็วในการส่งข้อมูลสูง

ถึงแม้ว่าจะมีการทำให้สัญญาณนาฬิกาตรงกันอย่างสมบูรณ์แล้วก็ตาม แต่ระหว่างการส่งสัญญาณจากภาคส่งไปยังภาครับจะเกิดความแตกต่างทางเวลาขึ้น ซึ่งก็จะทำให้เกิดปัญหาในการรับสัญญาณ

ข้อจำกัดของระบบที่ไม่ซิงโครไนซ์นี้ จะทำให้สามารถใช้ได้กับระบบที่มีอัตราการส่งข้อมูลต่ำ เพราะถ้าหากส่งด้วยอัตราข้อมูลสูงๆ ความแตกต่างของสัญญาณนาฬิกาจะเป็นตัวที่ทำให้เกิดการผิดพลาดขึ้น และในระบบที่มีอัตราการส่งข้อมูลต่ำนี้ ค่าความแตกต่างของสัญญาณนาฬิกาจะมีค่าที่ต่ำมากเมื่อเทียบกับช่วงเวลาของบิตสัญญาณ ซึ่งจะไม่มีผลกับระบบที่ไม่ซิงโครไนซ์มากนัก โดยทั่วไปอัตราการส่งข้อมูลที่ใช้ในระบบนี้จะมีค่าไม่เกิน 100 กิโลบิตต่อวินาที

สำหรับระบบที่มีอัตราการส่งข้อมูลสูงๆ หรือส่งข้อมูลเป็นสตรีม (stream) จำเป็นที่จะต้องใช้วิธีการซิงโครไนซ์เซชัน 3 วิธี ดังต่อไปนี้

1. ส่งสัญญาณนาฬิกา แยกกับ สัญญาณข้อมูล
2. ใช้วิธีสร้างสัญญาณนาฬิกาขึ้นมาใหม่
3. ส่งบิตข้อมูลพิเศษ ร่วมไปกับ สตรีมของบิตข้อมูล


วิธีแรก เป็นวิธีที่มีประสิทธิภาพมากเมื่อใช้กับการสื่อสารที่ใช้สายส่งแบบไวร์ (wire) แบบเคเบิล (cable) ที่มีระยะทางไม่มากนัก

วิธีที่ 2 จะเป็นการดึงสัญญาณนาฬิกา ออกมาจากสัญญาณที่รับได้ทางภาครับ ซึ่งจากทฤษฎีการวิเคราะห์ฟูเรียร์จะพบว่าความถี่และเฟสของสัญญาณนาฬิกาจะเป็นองค์ประกอบทางสเปกตรัม(Spectrum)

ของบิตสตรีมที่ส่งมา ถ้าหากว่าเกิดการเปลี่ยนแปลงของความถี่ของสัญญาณนาฬิกาไม่ว่าจะด้วยเหตุผลใดที่ไม่ทราบแน่ชัด ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก็ตาม ทางภาครับก็จะสามารถแก้ไขได้โดยอัล โนมัตติ เทคนิคที่ใช้โดยทั่วไปคือเฟสล็อกลูป (Phase-Locked Loop : PLL)

เฟสล็อกลูป จะถูกสร้างขึ้นเพื่อรับบิตสตรีม(Bit Stream)ที่จะเข้ามา โดยธรรมชาติของเฟสล็อกลูปมันจะล็อกความถี่ที่สัญญาณนาฬิกาส่งมากับบิตสตรีม สำหรับความถี่ที่เปลี่ยนแปลงไปในช่วงการส่ง จะถูกทำให้ตรงกัน โดยวงจรกำเนิดความถี่ที่ควบคุมด้วยแรงดัน (VCO) ซึ่งเอาท์พุทของวงจรจะมีค่าความถี่ที่ใกล้เคียงกับความถี่ของสัญญาณนาฬิกาที่ถูกส่งมาจากทางด้านส่งอย่างมาก เฟสล็อกลูปเป็นวิธีที่มีประสิทธิภาพสูงมาก และมักถูกนำไปใช้กับระบบที่ต้องการประสิทธิภาพสูง ไม่ว่าจะเป็นระบบที่มีอัตราการส่งข้อมูลสูง หรือระบบที่ทำการปรับค่าสัญญาณนาฬิกาขากก็ตาม



รูปที่ 2.15 แสดงการใช้เฟสล็อกลูปเพื่อสร้างสัญญาณนาฬิกาจากสัญญาณข้อมูลที่ได้รับ

ตัวอย่างการนำเฟสล็อกลูปไปใช้ เช่น ในระบบการสื่อสารดาวเทียม ที่จะต้องรับสัญญาณนาฬิกาที่มีการเปลี่ยนแปลงสูงมากเนื่องจาก อุณหภูมิของดาวเทียม และการเดินทางของคลื่นผ่านชั้นบรรยากาศ จึงมีการนำเอาเฟสล็อกลูป มาใช้กับระบบนี้

ถึงแม้ว่าเฟสล็อกลูปจะมีประสิทธิภาพมากก็ตาม แต่ก็ยังมีปัญหาเนื่องจากวงจรถูกกำเนิดความถี่ที่ควบคุมด้วยแรงดันนั้นจะปรับค่าความถี่สัญญาณนาฬิกา ตามรูปแบบของบิตสัญญาณ (1 หรือ 0) ที่มากับสัญญาณที่ได้รับได้ ดังนั้น ถ้าหากว่าบิตสตรีม ประกอบด้วย บิต 1 หรือ 0 เพียงอย่างเดียวที่ยาวมาก ซึ่งอาจจะมองคลคล้ายเป็นสัญญาณไฟตรง ก็จะทำให้เกิดปัญหาขึ้นกับการล็อกความถี่ของเฟสล็อกลูปซึ่งเราสามารถแก้ปัญหานี้ได้โดยใช้เทคนิคบิตสตัฟฟิง (bit stuffing) ซึ่งก็คือการใส่ บิต 1 หรือ 0 เข้าไปต่อหลัง เมื่อเกิดบิต 1 หรือ 0 ต่อกันยาวๆ โดยทั่วไปแล้วจะใส่ บิตสตัฟฟิงเข้าไปหลังบิต 1 หรือ 0 ที่ยาวต่อกันเกิน 8 ตัว

วิธีสุดท้ายเป็นวิธีที่ใช้บิตพิเศษใส่ลงไปบิตสตรีม โดยที่บิตพิเศษนี้เรียกว่า ซิงค์บิต (sync bit) เพื่อให้ด้านรับสามารถทำการ รีซิงโครไนซ์ได้โดยใช้ซิงค์บิตนี้ โดยทั่วไปแล้วจะใส่ซิงค์บิต ทุกๆ 8-256 บิตข้อมูล แต่อย่างไรก็ตาม การใช้รูปแบบซิงค์ 4 บิต เช่น 1010 เข้าไปทุกๆ 256 บิตข้อมูลแล้ว จะเป็นการสูญเสียบิตเพียง 1.5% ซึ่งจะน้อยกว่าการใส่ซิงค์บิตทุกๆ 8 บิตข้อมูล

อย่างไรก็ตามก็มีหลายระบบด้วยกันที่เลือกวิธีการซิงโครไนซ์ ด้วยวิธีผสมระหว่าง ซิงค์บิต และการสร้างสัญญาณนาฬิกาขึ้นมาใหม่


2.5 เส้นใยแสง(Optical Fiber)

เส้นใยแสงคือ เส้นใยขนาดเล็กที่ทำหน้าที่เป็นตัวนำแสง โครงสร้างของเส้นใยแสงประกอบด้วย ส่วนที่แสงเดินทางผ่านเรียกว่า คอร์ (core) และส่วนที่หุ้มคอร์อยู่เรียกว่า แคล็ด (clad) ซึ่งทั้งสองทำจาก สารไดอิเล็กทริก 2 ชนิด โดยค่าดัชนีหักเหของแคล็ดมีค่าน้อยกว่าค่าดัชนีหักเหของคอร์อยู่เล็กน้อย ประมาณ 0.2-3% การเดินทางของแสงผ่านคอร์นั้นจะอาศัยปรากฏการณ์สะท้อนกลับหมดของแสง ขนาด เส้นผ่านศูนย์กลาง คำนวณของแคล็ด มีขนาดประมาณ 0.1 มิลลิเมตร ส่วนคอร์ที่แสงเดินทางมีขนาดเล็ก มาก หน่วยเป็น ไมโครเมตร ซึ่งมีค่ามากกว่าความยาวคลื่นแสงประมาณ หลายเท่าถึงหลายสิบบเท่า นอกจากนี้ ยังมีคุณสมบัติที่สำคัญของเส้นใยแสงที่นอกจากจะมีขนาดเล็กแล้ว ยังมีคุณสมบัติการส่งที่อีกด้วย

ลักษณะการเดินทางของแสงในเส้นใยแสง

- การป้อนแสงเข้าไปในเส้นใยแสง

แสงที่ปล่อยมาจากแหล่งกำเนิดแสงนั้นจะกระจายกว้างออก เนื่องจากปรากฏการณ์การเบี่ยงเบน ของแสง การป้อนแสงเข้าไปจึงต้องทำการรวมแสง แต่ว่าแสงที่มีมุมตกกระทบที่เหมาะสมเท่านั้นจึงจะ สามารถผ่านเข้าไปในเส้นใยแสงได้ จากรูปที่ 2.16 ซึ่งจะแสดงมุมรับแสงของเส้นใยแสง จากรูปจะเห็นว่า ที่จุดป้อนแสงของเส้นใยแสงนั้นจะเป็นจุดต่อของตัวกลางที่มีค่าดัชนีการหักเหของแสงต่างกัน 3 ชนิด



รูปที่ 2.16 แสดงมุมรับแสงของเส้นใยแสง

ตัวกลาง 3 ชนิดนี้ คือ อากาศ คอร์ของเส้นใยแสง และแคล็ดของเส้นใยแสง ถ้าให้ค่าดัชนีหักเหของ แสงของตัวกลางทั้ง 3 ชนิดนี้เป็น n_0 ($n_0 = 1$), n_1 และ n_2 ตามลำดับ จะเกิดการหักเห , การสะท้อนกลับ ของแสงที่รอยต่อของอากาศกับคอร์ และคอร์กับแคล็ด ในที่นี้ให้มุมรับแสงของเส้นใยแสงที่มีค่ามากที่สุด เป็น θ_{max} จากรูปจะเห็นว่าถ้าแสง 2 นั้นมีมุมรับแสงตรงรอยต่อของคอร์กับแคล็ดนั้น มีค่าเป็นมุมวิกฤติ

เอกสาร (Critical Angle) ตรงรอยต่อของอากาศกับคอร์ และของคอร์กับแคล็ดนั้น จากกฎของสเนลล์ จะได้ว่า ไม่ว่าการหักเหใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\sin \theta_{\text{mac}} = n_1 \sin \theta_c$$

$$\sin(90^\circ - \theta_c) = \cos \theta_c = \frac{n_2}{n_1}$$


คั้งนั้นกรณีที่มีมุมรับแสง θ_{max} มีค่าสูงสุดได้นั้น $n_1 = n_2$ จาก 2 สมการข้างบนจะได้ว่า

$$\sin \theta_{\text{max}} = n_1 \sqrt{\frac{n_1^2 - n_2^2}{n_1^2}} = n_1 \sqrt{2\Delta}$$


ในที่นี้
$$\Delta = \frac{(n_1 - n_2)}{n_1}$$

เรียกว่า อัตราส่วนของผลต่างของดัชนีการหักเหของแสง

สำหรับ $\sin \theta_{\text{max}}$ นี้ ตามศัพท์เทคนิคของวิชาแสง เรียกว่า นิวมอริคัล อะเพอเจอร์ (NUMERICAL APERTURE: NA) หมายถึงขนาดของการเปิดรับให้แสงผ่าน และใช้เป็นค้วแสดงเงื่อน ไปการป้อนแสงเข้าไปในเส้นใยแสง นอกจากนั้นยังถือเป็นค้วประกอบพื้นฐานอันหนึ่งที่มีผลต่อประสิทธิภาพการเชื่อมต่อแสงระหว่างค้วกำเนิดแสงกับเส้นใยแสงด้วย ในรูปที่ 2.17 แสดงความหมายของ NA และ ขนาดของค้วที่มีผลต่อประสิทธิภาพการเชื่อมต่อแสง ระหว่างค้วกำเนิดแสงกับเส้นใยแสง



(a) กรณีขนาดค้วเท่ากัน แต่ค่า NA ต่างกัน



(b) กรณีค่า NA เท่ากัน แต่ขนาดค้วต่างกัน

รูปที่ 2.17 แสดงผลของ NA และขนาดของค้วที่มีต่อประสิทธิภาพของ


การเชื่อมต่อแสงระหว่างค้วกำเนิดแสงกับเส้นใยแสง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยู่าตให้เนาไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปจะเห็นว่าถ้าหากขนาดของคอร์และ NA มีค่าคงที่แล้ว จะกำหนดปริมาณของแสงที่ป้อนเข้าไปในคอร์ได้ทันที เส้นใยแสงที่มีคอร์ขนาดใหญ่และมีค่า NA มากจะมีประสิทธิภาพการเชื่อมต่อแสงระหว่างคั่นกำเนิดแสงกับเส้นใยแสงสูงมาก

- โหมดการเดินทางของแสง (PROPAGATION MODE)

จากรูปแสดงลักษณะของความเข้มของสนามไฟฟ้าภายในคอร์ของเส้นใยแสงที่เกิดขึ้นจากการอินเทอร์เฟอเรนซ์ (Interference) ของแสงตกกระทบและแสงสะท้อนที่มีค่ามุมสะท้อนกลับเป็นพิเศษเฉพาะ




รูปที่ 2.18 แสดงโหมดการเดินทางของการเดินทางของแสงภายในเส้นใยแสง

จากรูป 2.18 จะเห็นได้ว่าเป็นการแสดง อินเทอร์เฟอเรนซ์ ของแสงที่มีมุมสะท้อนกลับเป็นพิเศษเฉพาะ ซึ่งจะให้ความเข้มของสนามไฟฟ้าเปลี่ยนแปลง 180° , 360° ในทิศทางของรัศมี ลักษณะการเดินทางของแสงที่มีการเปลี่ยนแปลงของสนามไฟฟ้าเป็นพิเศษเฉพาะภายในคอร์ ของเส้นใยแสงนี้ เรียกว่า โหมดการเดินทางของแสง (Propagation Mode) จำนวนโหมดการเดินทางมีค่าจำกัดตามเงื่อนไขของการสะท้อนกลับหมด และนิยมนับชื่อ โหมดตามลำดับจาก โหมดการเดินทางที่มีค่ามุมสะท้อนกลับน้อยไปหามาก คือ โหมด0 , โหมด1 , โหมด2 , ..., โหมด (N-1)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จำนวนโหนดการเดินทางของแสง


โหนดที่สูงที่สุดของโหนดการเดินทางคือ $(N-1)$ นั่นเป็นโหนดการเดินทางที่มีมุมสะท้อนกลับใกล้เคียงกับมุมวิกฤต ดังนั้นถ้าหากให้จำนวน โหนดการเดินทาง N มีค่ามุมสะท้อนกลับเท่ากับมุมวิกฤต θ_c



(a) เมื่อแสงที่มีมุมสะท้อนกลับ θ_0 ใกล้เคียงกับ $\lambda/2$ เฟสของสนามระลอกสนามไฟฟ้าระหว่าง Λ_0 Λ'_0 จะเปลี่ยนไป 180°



(b) ไม่มีคลื่นย้อนวิ่งในแนวแกนลำแสง



(c) เฟสของสนามระลอกสนามไฟฟ้าในแนวแกนลำแสงลดลง เปลี่ยนแปลง 180°

รูปที่ 2.19 แสดงมุมสะท้อนกลับของแสงที่ทำให้เกิดคลื่นอยู่กับที่ในทิศทางของรัศมี

จากรูปที่ 2.19 จะได้ว่า N เป็นเลขเต็มหน่วยสูงสุดที่ทำให้

$$2a \sin \theta_c \geq N \frac{\lambda}{2}$$

โดยที่ $N = 0, 1, 2, \dots, N-1$

ในที่นี้ $2a$ เป็นขนาดเส้นผ่านศูนย์กลางของคอร์ของเส้นใยแสง และจากสมการในเรื่องการป้อนแสงในเส้นใยแสง จะได้ว่า

$$\sin \theta_c = \frac{\sin \theta_{\max}}{n_1} = \sqrt{\frac{n_1^2 - n_2^2}{n_1^2}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น n_1 ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่เนื่องจาก
ดังนั้น

$$\lambda = \frac{\lambda_0}{n_1}$$

$$N \leq \frac{4a}{\lambda} \sqrt{n_1^2 - n_2^2}$$

ถ้าเส้นใยแสงที่มีจำนวน โหมดการเดินทางของแสงจำนวนมากเรียกว่า เส้นใยแสงแบบมัลติโหมด (Multimode Optic Fiber)

และถ้าหาค่า N ออกมาได้เท่ากับ 1 หมายความว่ามัลติโหมดการเดินทาง 0 เท่านั้นที่สามารถเดินทางไปในเส้นใยแสงได้ เรียกเส้นใยแสงชนิดนี้ว่า เส้นใยแสงแบบซิงเกิลโหมด (Single Mode Optic Fiber)

จากสมการที่ได้ จะเห็นว่าจำนวน โหมดการเดินทาง (N) ขึ้นอยู่กับความยาวคลื่น (λ) ดังนั้นที่ค่าความยาวคลื่นค่าหนึ่ง N จะเป็นซิงเกิลโหมด และที่ค่าความยาวคลื่นอื่นซึ่งมีค่าน้อยกว่าความยาวคลื่นนี้แล้ว N จะไม่เป็นซิงเกิลโหมด ค่าความยาวคลื่นค่าสุดท้ายที่ทำให้ N เป็นซิงเกิลโหมดนี้ เรียกว่า ความยาวคลื่นคัทออฟ (Cut-Off Wave Length) ใช้สัญลักษณ์ λ_c และจากสมการที่ได้ สามารถเขียนได้ว่า

$$\lambda_c = 4a \sqrt{n_1^2 - n_2^2}$$

จากสมการที่ได้อันนี้ เป็นในกรณีที่สมมุติว่าเส้นใยแสงแบน แต่ในความจริงแล้วเส้นใยแสงมีลักษณะกลม ดังนั้นจึงเปลี่ยนสมการเป็น

$$\lambda_c = \frac{2\pi}{2.405} \sqrt{n_1^2 - n_2^2}$$

สำหรับ λ_c นั้นถือเป็นองค์ประกอบสำคัญอันหนึ่ง ในการแสดงคุณสมบัติของเส้นใยแสงที่เป็นซิงเกิลโหมด

ชนิดของเส้นใยแสง

วิธีการแบ่งชนิดของเส้นใยแสงมีหลายวิธี เช่น แบ่งตามชนิดของสารไดอิเล็กทริกที่ใช้ แบ่งตามจำนวนโหมดการเดินทางของแสง แบ่งตามลักษณะของดัชนีการหักเหของคอร์ ดังแสดงในตารางที่ 2.1

ตารางที่ 2.1 แสดงการแบ่งชนิดของเส้นใยแสง

แบ่งตามชนิดของสารไดอิเล็กทริกที่ใช้	Silica Glass Optic Fiber
	Multi-Component Glass Optic Fiber
	Plastic Optic Fiber
แบ่งตามจำนวนโหมดการเดินทางของแสง	Single Mode Optic Fiber
	Multi Mode Optic Fiber
แบ่งตามลักษณะของดัชนีการหักเหของคอร์	Step Index Optic Fiber
	Graded Index Optic Fiber


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. การแบ่งตามชนิดของสาร ใยแก้วที่ทอที่ใช้ สามารถแบ่งออกเป็น 3 ชนิด คือ
 - 1) แบบแก้วซิลิกา (Silica Glass Optic Fiber) ใช้สาร ใยแก้วที่ทอที่เป็น แก้วซิลิกา
 - 2) แบบแก้วหลายชนิด (Multi-Component Glass Optic Fiber) ใช้แก้วหลายชนิดปนกัน
 - 3) แบบพลาสติก (Plastic Optic Fiber) ใช้สาร ใยแก้วที่ทอที่เป็นพลาสติก
 สำหรับ 1) นั้นนอกจากจะใช้ ซิลิกา (Silica:SiO_2) เป็นส่วนใหญ่แล้วยังใช้สารอื่นเติมลงไปอีกเพื่อให้ค่าดัชนีการหักเหเปลี่ยนแปลงตามต้องการ สารที่เติมลงไปเรียกว่า โดแพนท (DOPANT)


สำหรับ 2) นั้นส่วนมากจะใช้ โซเดียมแคลเซียม (Soda Calcium) , แก้ว , แก้วที่มีโบรอนและซิลิกอนผสมอยู่ด้วย เป็นสารหลัก และยังคงเติม โดแพนท ลงไปด้วยเช่นกัน

สำหรับ 3) นั้นใช้สารพวก ซิลิกอนเรซิน (Silicon Resin) , อะคริลเรซิน (Acryl Resin) เป็นต้น

เคเบิลใยแสงที่นิยมใช้กันในการสื่อสาร โทรคมนาคมนั้นนิยมใช้เส้นใยแสงแบบแก้วซิลิกา เพราะมีข้อดี คือ มีการสูญเสียต่ำ และคุณสมบัติการส่งคงที่ไม่เปลี่ยนแปลง
2. การแบ่งตามจำนวนโหมดการเดินทางของแสง สามารถแบ่งออกเป็น 2 ชนิด คือ ซิงเกิ้ล โหมดและมัลติโหมด
3. การแบ่งตามลักษณะของดัชนีการหักเห สามารถแบ่งออกเป็น 2 ชนิด คือ
 - 1) แบบขั้นบันได (Step Index Optic Fiber:SI-Fiber) เป็นเส้นใยแสงที่มีลักษณะการเปลี่ยนแปลงของดัชนีการหักเหระหว่างคอร์กับแคลด เป็นลักษณะขั้นบันได (STEP)
 - 2) แบบจีไอ (Graded Index Optic Fiber:GI-Fiber) เป็นเส้นใยแสงที่มีลักษณะการเปลี่ยนแปลงของดัชนีการหักเหระหว่างคอร์กับแคลด ค่อยๆลดลงทีละน้อย
 ลักษณะการเดินทางของแสงในคอร์ ของเส้นใยแสงแต่ละชนิดแสดงดังในรูป 2.20



เอกสารนี้เป็นเอกสารรูปที่ 2.20 แสดงลักษณะการเดินทางของแสงในคอร์ของเส้นใยแสงแต่ละชนิดขึ้นด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.21 แสดงลักษณะการเดินทางของแสงใน เส้นใยแสงแบบจีไอ


จากรูปที่ 2.21 จะเห็นว่า ค่าดัชนีการหักเหของเส้นใยแสงแบบจีไอ นี้จะค่อยๆ ลดลงทีละน้อยในแนวรัศมีของเส้นใยแสง ดังนั้น ถ้าแสง(1) ที่มีโหมดต่ำและเดินทางในระยะทางสั้นนั้นจะสะท้อนกลับก่อนที่จะเดินทางไปถึงรอยต่อของคอร์กับแคลด์ ซึ่งกล่าวได้ว่าส่วนใหญ่จะผ่านส่วนที่มีดัชนีการหักเหสูงของคอร์ ส่วนลำแสงที่มีโหมดสูงและเดินทางในระยะทางไกลนั้น ส่วนใหญ่จะผ่านส่วนที่มีดัชนีการหักเหต่ำของคอร์ หนึ่งความเร็วในการเดินทางของแสงนั้นจะเป็นสัดส่วนกลับกับค่าดัชนีการหักเห ดังนั้น สำหรับ โหมดการเดินทางที่ (1) และ (2) นั้น โดยการเลือกลักษณะการเปลี่ยนแปลงของดัชนีการหักเห (เรียกว่า PROFILE) ให้เหมาะสมแล้วเราจะทำให้เวลาที่ใช้ในการเดินทางในระยะทางอันหนึ่งของโหมดการเดินทางที่ (1) และ (2) มีค่าเท่ากัน ได้ด้วยจุดประสงค์อันนี้ ลักษณะการเปลี่ยนแปลงของค่าดัชนีการหักเหที่เหมาะสมที่สุดเพื่อทำให้ผลต่างของเวลาการเดินทางระหว่าง โหมดการเดินทางต่างๆ มีค่าน้อยที่สุดได้นั้น กล่าวกันว่าจะต้องมีรูปร่างเป็นลักษณะพาราโบลา (Parabola) ดังนั้น ลักษณะการเปลี่ยนแปลงของค่าดัชนีการหักเหของ GI-Fiber จึงต้องทำให้มีรูปร่างดังแสดงในรูป 2.21

คุณสมบัติของเส้นใยแสง

- การสูญเสียแสงในเส้นใยแสง

ในระบบการสื่อสารด้วยเส้นใยแสงนั้น มีองค์ประกอบที่สำคัญ 2 อย่างที่จะกำหนดความเร็วในการส่ง (Transmission Speed) และระยะห่างของการถ่ายทอสัญญาณ (Repeater Span) คือ การสูญเสียแสง (Optical Loss) กับ แบนด์วิธของการส่ง (Transmission Bandwidth) การสูญเสียแสงเป็นควบอกให้ทราบว่า กำลังของแสงที่เดินทางไปในเส้นใยแสงนั้นจะลดลงไปจากเดิมเท่าไร ซึ่งการสูญเสียแสงนี้ยังมีค่าน้อยเท่าไร จะทำให้สามารถส่งสัญญาณแสงได้ไกลมากยิ่งขึ้น

การสูญเสียแสง แบ่งออกตามความแตกต่างของโครงสร้างที่เกิดขึ้นได้เป็นการสูญเสียที่มีอยู่ในตัวของเส้นใยแสงเอง (Fixed Loss) และการสูญเสียที่เพิ่มขึ้นมา (Addition Loss) เมื่อนำไปใช้ในระบบสื่อสาร สาเหตุที่ทำให้เกิดการสูญเสียแสง แสดงดังรูปที่ 2.22



รูปที่ 2.22 แสดงสาเหตุต่างๆที่ทำให้เกิดการสูญเสียแสง

จะเห็นว่าการสูญเสียที่มีอยู่ในตัวของเส้นใยแสงเองนั้น เกิดจากสาเหตุต่างๆ ได้แก่

1) การสูญเสียแสงที่เกิดจากการดูดแสง (Absorption Loss)


โดยปกติแล้ว สารที่ใช้ผลิตเส้นใยแสงนั้นจะเป็นตัวดูดแสงที่เดินทางในเส้นใยแสง แล้วเปลี่ยนเป็นการสูญเสียทางความร้อนโดยทั่วไป โดยอาจเกิดจากการดูดแสงจากสารที่ใช้ทำแก้วเอง หรือ สารที่เจือปนอยู่ในแก้ว

สำหรับการดูดแสงของแก้วเองนั้น จะดูดแสงอัลตราไวโอเล็ตที่มีความยาวคลื่นใกล้กับ 0.1 ไมโครเมตร มากที่สุด กับแสงอินฟราเรด ที่ความยาวคลื่นใกล้กับ 10 ไมโครเมตร ส่วนที่ความยาวคลื่นอื่น ๆ นั้น การสูญเสียจากการดูดแสงจะลดลงอย่างมาก ดังแสดงในรูปที่ 2.23 จะเห็นว่า จากความยาวคลื่นประมาณ 1.0 ไมโครเมตร ไปจนถึงประมาณ 1.6 ไมโครเมตร การสูญเสียจะลดลงอย่างมาก

การสูญเสียจากการดูดแสงของสิ่งแปลกปลอมที่ปนอยู่นั้น ในยุคแรกๆของการพัฒนาเส้นใยแสงนั้น พบว่าส่วนใหญ่เป็นอ็อกไซด์ของโลหะต่างๆ แต่ต่อมาสามารถทำให้การสูญเสียของเส้นใยแสงลดลง โดยการกำจัดอ็อกไซด์ของโลหะต่างๆออกไปได้ ในปัจจุบันนี้สารเจือปนมักจะเป็นไฮดรอกซีอ็อกไซด์

ค่าสูญเสียแสงสูงสุดที่ความยาวคลื่น 0.94 ไมโครเมตร , 1.24 ไมโครเมตร และ 1.38 ไมโครเมตร นั้นเป็นการสูญเสียจากการดูดของ ไฮดรอกซี อ็อกไซด์ และส่วนที่เป็นหุบเขา เรียกว่า วิน โคว์ ของเส้นใยแสง บริเวณใกล้ๆกับความยาวคลื่น 0.85 ไมโครเมตร , 1.3 ไมโครเมตร และ 1.55 ไมโครเมตร (เรียกว่าวิน โคว์ ที่ 1 , 2 , 3 ตามลำดับ) นั้นมีการสูญเสียของแสงต่ำ ซึ่งเราจะใช้ความยาวคลื่นเหล่านี้มาใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 แสดงคุณสมบัติการสูญเสียแสงจากการสูญเสียแสงของเส้นใยแสงที่ทำด้วยแก้ว

2) การสูญเสียแสงที่เกิดจากการกระจัดกระจายแสงแบบเรย์ลี (Rayleigh Scattering Loss)

เกิดขึ้นเมื่อแสงเดินทาง ไปกระทบกับวัตถุที่มีขนาดใกล้เคียงกับความยาวคลื่นแล้วทำให้แสงนั้นกระจัดกระจายออกไปในทิศทางต่างๆ

เนื่องจากการผลิตเส้นใยแสงจะเกิดความไม่สม่ำเสมอของความหนาแน่นของสารทำแก้ว (หรือคือความไม่สม่ำเสมอของดัชนีหักเหตัวเอง) ตกค้างอยู่ในเส้นใยแสง เป็นสาเหตุทำให้เกิดการสูญเสียแสงที่เกิดจากการกระจัดกระจายแสงแบบเรย์ลีในเส้นใยแสง ซึ่งเราจะไม่สามารถหลีกเลี่ยงได้ในขั้นตอนของการผลิต ถือเป็น การสูญเสียแสงที่มีอยู่ในเส้นใยแสงอยู่แล้ว ขนาดของการกระจัดกระจายแสงแบบเรย์ลี จะเป็นสัดส่วนกลับกับความยาวแสงยกกำลัง 4 ดังนั้น จากรูปที่ 2.23 ก็จะเห็นว่า ถ้าความยาวคลื่นแสงเพิ่มขึ้น การกระจัดกระจายแสงแบบเรย์ลี จะมีค่าน้อยลง

3) การสูญเสียแสงจากการกระจัดกระจายแสง อันเนื่องมาจากความไม่สม่ำเสมอของโครงสร้างในเส้นใยแสง (Ununiformity Loss)

สำหรับเส้นใยแสงที่สร้างขึ้นมาจริง ๆ นั้น จากสาเหตุต่างๆ ในการสร้างทำให้ไม่สามารถได้เส้นใยแสงที่มีลักษณะกลม 100 เปอร์เซ็นต์ นอกจากนั้น คอร์และแคสค์ที่ประกอบกันเป็นเส้นใยแสงก็ไม่สามารถทำให้ได้ลักษณะรูปทรงกระบอกที่สม่ำเสมออย่างสมบูรณ์ตลอดความยาวของเส้นใยแสงได้ คือตรงรอยต่อของคอร์กับแคสค์นั้นจะไม่สม่ำเสมอตลอด มีลักษณะขรุขระ และเมื่อรอยต่อไม่เรียบเช่นนี้ จะทำให้เกิดการกระจัดกระจายของแสง ดังแสดงในรูป 2.22 ทำให้แสงบางส่วนไม่สามารถเดินทางไปในคอร์ได้ จะกระจัดกระจายออกไปข้างนอก ดังนั้น รอยต่อที่ไม่เรียบสม่ำเสมอจะทำให้แสงที่เดินทางเกิดการสะท้อนกลับอย่างสะเปะสะปะ ทำให้เกิดการสูญเสียของแสงเพิ่มขึ้น

นอกจากนี้ยังมีการสูญเสียที่เพิ่มขึ้นมาจากสาเหตุต่างๆ ดังนี้

1) การสูญเสียจากการกระจายแสงอันเนื่องมาจากการงอโค้งของเส้นใยแสง (Bending Loss)

เกิดขึ้นเมื่อเส้นใยแสงถูกทำให้งอโค้งไป สำหรับการงอโค้งเส้นใยแสงดังแสดงในรูป 2.22 แสงที่มีมุมงอโค้งมากกว่ามุมวิกฤติแล้ว แสงนั้นจะกระจายออกไปนอกคอร์ ทำให้เกิดการสูญเสียขึ้น ดังนั้นในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง จะต้องระมัดระวังอย่าให้เกิดมีการงอเส้นใยแสงเป็นส่วนโค้งที่มีรัศมีเกินกว่ารัศมีที่ยอมให้งอโค้งได้

2) การสูญเสียที่เกิดจากการงอโค้งแบบไมโครเบนดิง (Micro Bending Loss)

เป็นการสูญเสียที่เกิดจากการที่มีแรงกดที่ไม่สม่ำเสมอมากระทำต่อด้านข้างของเส้นใยแสง ทำให้แกนของเส้นใยแสงบิดงอไปเล็กน้อย (ประมาณ 2-3 ไมโครเมตร) เป็นเหตุให้การสูญเสียเพิ่มขึ้น การสูญเสียนี้เรียกว่า การสูญเสียที่เกิดจากการงอโค้งแบบไมโครเบนดิง ด้วยเหตุนี้ในการออกแบบโครงสร้างเส้นใยแสงจะต้องทำการป้องกันแรงกดจากทางด้านข้างด้วย

3) การสูญเสียที่เกิดจากการต่อเส้นใยแสง (Connection Loss)

การต่อเส้นใยแสง 2 เส้นเข้าด้วยกันนั้น จะต้องทำการปรับคอร์ทั้งสองให้ตรงกันพอดี ถ้าหากว่าคอร์ทั้งสองค่อนกันไม่สนิทกันอย่างสมบูรณ์นั้น แสงที่ออกจากคอร์ด้านหนึ่งบางส่วนจะไม่เข้าไปในคอร์ของอีกด้านหนึ่ง แต่จะกระจายออกไปข้างนอกทำให้เกิดการสูญเสียขึ้น อีกประการหนึ่งคือ ตรงส่วนที่ทำการต่อนั้น ถ้าหากเกิดช่องว่างเพียงเล็กน้อย จะทำให้เกิดการสูญเสียจากการสะท้อนกลับ ถ้าหากช่องว่างกว้างมากขึ้น จะเกิดการสะท้อนกลับที่เรียกว่า การสะท้อนแบบเฟรสเนล (Fresnel Reflection) ขึ้น

4) การสูญเสียที่เกิดจากการเชื่อมต่อระหว่างเส้นใยแสง กับอุปกรณ์กำเนิดแสงและอุปกรณ์รับแสง (Coupling Loss)

แสงที่ถูกปล่อยออกจากอุปกรณ์กำเนิดแสงนั้น จะต้องป้อนแสงเข้าไปในเส้นใยแสง โดยมีเงื่อนไขตามค่าเอ็นเอ แต่อุปกรณ์กำเนิดแสงนั้นจะมีความแตกต่างกัน ทางความกว้างของลำแสงที่ปล่อยออกมาจากต้นกำเนิดแสง และถึงแม้ว่าจะใช้เลนส์รวมแสงแล้วก็ตาม ก็ยังจะมีการสูญเสียของการเชื่อมต่อแสงอยู่นอกจากนั้น โครงสร้างของเส้นใยแสงที่จะถูกป้อนแสงเข้าไปนั้น ขนาดของเส้นผ่านศูนย์กลางของคอร์ของเส้นใยแสง แบบซิงเกิล โหมดและแบบพหุ โหมด จะมีค่าต่างกันทำให้ขนาดของการสูญเสียของการเชื่อมต่อแสงมีค่าต่างกันไปด้วย

นอกจากนี้แล้ว การสูญเสียของการเชื่อมต่อแสงระหว่างเส้นใยแสงกับอุปกรณ์รับแสงนั้น เส้นใยแสงที่มีค่าเอ็นเอมาก นั่นคือแสงที่ออกจากเส้นใยแสงแบบพหุ โหมด จะมีลำแสงกว้างกว่าลำแสงที่ออกจากเส้นใยแสงแบบซิงเกิล โหมด ทำให้การสูญเสียแสงมีมากกว่า

- การขยายกว้างออก (Dispersion) และแบนด์วิธของการส่ง (Transmission Bandwidth) ของเส้นใยแสง

1) การขยายกว้างออกของโหมด (Mode Dispersion)

เกิดขึ้นในเส้นใยแสงแบบมัลติโหมด เพราะความเร็วในการเดินทางของแต่ละโหมดภายในเส้น


ใยแสงจะต่างกัน ดังในรูปที่ 2.24 (a) จะเห็นว่า พัลส์ของแสงที่ออกมาจากปลายอีกข้างหนึ่งของเส้นใยแสง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้หมายไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำไปเปรียบเทียบกับพัลส์ของแสงทางด้านที่ป้อนเข้าไป จะเห็นว่าขยายออกกว้างกว่า และถึงแม้ว่าความยาวคลื่นของคั่นกำเนิดแสงจะเหมือนกันก็ตาม แต่ว่าพัลส์ของแสงที่ป้อนเข้าไปนั้นจะแบ่งออกเป็นโหมดต่างๆที่มีความเร็วในการเดินทางต่างกัน ดังนั้นในการสื่อสารด้วยเส้นใยแสงจึงเรียกปรากฏการณ์นี้ว่าการขยายกว้างออกของโหมด ทำให้ไม่สามารถทำให้ระยะห่างระหว่างพัลส์ได้ลดลงมากๆได้

ดังนั้นจะเห็นได้ว่าเส้นใยแสงแบบมัลติโหมดคั่น ส่วนใหญ่การขยายกว้างออกของโหมด จะเป็นตัวกำหนดแบนด์วิธ ด้วยเหตุนี้ในระบบการส่งข่าวสารจำนวนมากที่ต้องการคุณสมบัติแบนด์วิธที่กว้างนั้น จะใช้เส้นใยแสงแบบซิงเกิลโหมดที่ไม่มี การขยายกว้างออกของโหมด โดยการทำให้มีโหมดเดียว



รูปที่ 2.24 แสดงการเกิดการขยายกว้างออกในเส้นใยแสง

2) การขยายกว้างออกของความยาวคลื่น (Wavelength Dispersion)

ในตัวอย่างเดียวกัน แต่ถ้าหากความยาวคลื่นต่างกันแล้วค่าดัชนีการหักเหจะต่างกัน เป็นผลให้ความเร็วในการเดินทางต่างกันตามค่าความยาวคลื่นที่ต่างกัน การขยายกว้างออกของความยาวคลื่นนี้เป็นสาเหตุให้แบนด์วิธถูกจำกัดค่าความกว้าง เช่นเดียวกันกับกรณีของการขยายกว้างออกของโหมด แต่สาเหตุนี้เรียกว่า การขยายกว้างออกของวัสดุ (Material Dispersion)

นอกจากนี้กรณีที่ค่าผลต่างของดัชนีการหักเหของคอร์กับคลैดมีค่าน้อยนั้น ปรากฏการณ์การสะท้อนกลับหมดของแสงที่รอยต่อของคอร์กับคลैดจะไม่เหมือนกับที่เกิดในกระจกเงา กล่าวคือ ส่วนหนึ่งของแสงจะทะลุเข้าไปในคลैดก่อนแล้วจึงสะท้อนกลับหมด และขนาดการทะลุเข้าไปนี้จะแตกต่างกันไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กันออกไปตามความยาวคลื่น เป็นผลให้ระยะทางการเดินทางของแสงนี้ขึ้นอยู่กับความยาวคลื่น การขยายกว้างออกของระยะทางการเดินทางของแสงนี้เรียกว่า การขยายกว้างออกของโครงสร้าง (Structure Dispersion) ในการสื่อสารด้วยเส้นใยแสงนั้นการเกิดการขยายกว้างออกของวัสดุและการขยายกว้างออกของโครงสร้าง รวมแล้วเรียกว่า การขยายกว้างออกของความยาวคลื่น

โดยส่วนมากแล้วการขยายกว้างออกของโหมดจะเป็นตัวกำหนดแบนด์วิธของการส่ง ในเส้นใยแสงแบบมัลติโหมด และการขยายกว้างออกของความยาวคลื่นนั้นก็จะมีผลกระทบอย่างมากกับแบนด์วิธของการส่งในเส้นใยแสงแบบซิงเกิลโหมด

2.6 อุปกรณ์แสง

สารที่ใช้ในการสร้างและโครงสร้างของอุปกรณ์ปล่อยแสง

- สารที่ใช้ในการสร้างอุปกรณ์ปล่อยแสง

การปล่อยแสงเกิดจากการที่อิเล็กตรอนถ่ายเท (Transfer) จากคอนดักชันแบนด์ (Conduction Band) ไปยังวาเลนซ์แบนด์ (Valence Band) ดังนั้นสารกึ่งตัวนำจึงถูกแบ่งออกเป็น พวกที่สามารถถ่ายเทอิเล็กตรอนได้ง่ายกับพวกที่ถ่ายเทอิเล็กตรอนได้ยาก พวกที่ถ่ายเทได้ง่ายเรียกว่า พวกถ่ายเทโดยตรง (Direct Transfer Semiconductor) ส่วนพวกที่ถ่ายเทได้ยากเรียกว่า พวกถ่ายเทโดยอ้อม (Indirect Transfer Semiconductor) และตัวอย่างของสารพวกถ่ายเทโดยตรงได้แก่ พวกสารประกอบของ อินเดียม (Indium:In) , แกลเลียม (Gallium:Ga) , อะเซไนต์ (Arsenide:As) , และฟอสฟอรัส (P) เป็นต้น ส่วนสารพวกซิลิกอน (Silicon:Si) , เจอร์เมเนียม (Germanium:Ge) นั้นเป็นพวกถ่ายเทโดยอ้อม ปล่อยแสงออกมา เนื่องจากความยาวคลื่นแสงที่ปล่อยออกมานั้น เป็นสัดส่วนกับผลต่างระหว่างพลังงานของคอนดักชันแบนด์กับวาเลนซ์แบนด์ แต่ว่าผลต่างนี้จะมีความแตกต่างกันตามส่วนประกอบสารกึ่งตัวนำ จึงทำให้มีความยาวคลื่นแสงค่าต่างๆ ความสัมพันธ์ระหว่างความยาวคลื่นกับสารประกอบของอุปกรณ์ปล่อยแสงแสดงดังรูป 2.25 และจากการพิจารณาถึงคุณสมบัติต่างๆของสารในทางปฏิบัติ นั้น สำหรับย่านความยาวคลื่นสั้น 0.85 ไมโครเมตร นิยมใช้ GaAlAs และย่านความยาวคลื่น 1.3 ไมโครเมตร นิยมใช้ InGaAsP




รูปที่ 2.25 แสดงความยาวคลื่นแสงที่ปล่อยออกมาของสารประกอบกึ่งตัวนำแต่ละชนิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- โครงสร้างของอุปกรณ์เปล่งแสง


1) รอยต่อพีเอ็น (P-N Junction)

สำหรับสารกึ่งตัวนำนั้น ปกติจำนวนของอิเล็กตรอน (หรือจำนวน โส) ที่มีอยู่จะมีค่าคงที่ตามชนิดของอะตอม และอิเล็กตรอนส่วนใหญ่จะรวมตัวกันอยู่ในวาเลนซ์แบนด์ สารกึ่งตัวนำที่มีสภาพอย่างนี้เรียกว่า สารกึ่งตัวนำอย่างแท้จริง (Genuine Semiconductor) แต่สารที่เรียกว่า สารกึ่งตัวนำแบบพี (P-type) นั้นมีสภาพที่มีจำนวน โส (อนุภาคที่มีประจุบวกในตัว) มาก และมีอิเล็กตรอน (มีประจุลบ) น้อย ดังแสดงในรูป 2.26 (a) ส่วนสารที่เรียกว่า สารกึ่งตัวนำแบบเอ็น (N-type) นั้นจะมีสภาพตรงข้ามกับสารกึ่งตัวนำแบบพี และจำนวนอิเล็กตรอนที่มากมายนี้จะรวมตัวกันอยู่ใน คอนดักชันแบนด์ ดังแสดงในรูป 2.26 (b)



รูปที่ 2.26 แสดงระดับพลังงานของสารกึ่งตัวนำแบบพีและแบบเอ็น


ถ้าเรานำสารกึ่งตัวนำทั้งสองแบบมาเชื่อมต่อกัน และบริเวณที่เชื่อมต่อกันนั้นอิเล็กตรอนที่มีจำนวนมากในแบบเอ็นจะรวมตัวกับโสที่มีจำนวนมากในแบบพี ดังรูปที่ 2.27 (a) และจากปริมาณการรวมตัวที่เพิ่มขึ้นเรื่อยๆนั้นทำให้เกิดประจุไฟฟ้าลบในแบบพี (เพราะว่าโสลดลงเหลือแต่อิเล็กตรอน) และเกิดประจุไฟฟ้าบวกขึ้นในแบบเอ็น (เพราะว่าอิเล็กตรอนลดลงเหลือแค่โส) ดังรูป 2.27 (b) จากผลอันนี้ทำให้เกิดสภาพคิพิลชันโซน (Depletion Zone) ขึ้นตรงบริเวณใกล้ๆรอยเชื่อมต่อและได้โครงสร้างของระดับพลังงานดังรูป 2.27 (c) เกี่ยวกับโครงสร้างของระดับพลังงานนี้มีความหมายสำคัญอย่างมากในการนำไปใช้พิจารณาโครงสร้างของอุปกรณ์เปล่งแสง



รูปที่ 2.27 แสดงสนามไฟฟ้าภายในและระดับพลังงานของ รอยต่อพี-เอ็น

2) โครงสร้างของเลเซอร์ไดโอด


โดยทั่วไปแล้วเลเซอร์ไดโอดจะมีโครงสร้าง 3 ชั้น (Three Layer) ดังแสดงในรูป 2.28 ในการทำให้เกิดเลเซอร์ออสซิลเลชัน (LASER Oscillation) นั้น คือส่วนที่ทำหน้าที่เป็นรีโซเนเตอร์ (Resonator) ซึ่งเรียกว่า ชั้นแอกทีฟ (Active Layer) ซึ่งมีตำแหน่งอยู่ระหว่าง สารกึ่งตัวนำแบบพี กับแบบเอ็น



รูปที่ 2.28 แสดง โครงสร้างทั่วไปของเลเซอร์ไดโอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป ถ้าทำให้กระแสไหลจากขั้วบวกไปยังขั้วลบจะเกิดแสงเลเซอร์ออกมาในทิศทางที่แสดงด้วยลูกศร เกี่ยวกับวิธีการเกิดออสซิลเลชันของเลเซอร์ไดโอดนั้น อธิบายโดยเน้นตรงบริเวณชั้นทั้ง 3 ของแบบพี,แบบเอ็น และชั้นแอกทีฟนี้ สำหรับ โครงสร้างของสารกึ่งตัวนำอย่างนี้เรียกว่า รอยต่อแบบดับเบิลเฮเทอโร (Doble Hetero Junction) ซึ่งหมายความว่ารอยต่อของชั้นของสารกึ่งตัวนำที่ประกอบต่างกันนั้นมี 2 ด้าน โครงสร้าง , ระดับพลังงาน และลักษณะการเปลี่ยนแปลงค่าดัชนีการหักเหของเลเซอร์ไดโอด แสดงดังรูป 2.29




รูปที่ 2.29 แสดง โครงสร้าง ระดับพลังงาน และลักษณะการเปลี่ยนแปลงค่าดัชนีการหักเหของเลเซอร์ไดโอด

ในการทำให้เกิดเลเซอร์ออสซิลเลชันนั้นจะต้องทำให้ผลต่างระหว่างระดับพลังงานของคอนดักชันแบนด์ของสารกึ่งตัวนำแบบพี และคอนดักชันแบนด์ของชั้นแอกทีฟมีค่ามาก พร้อมทั้งทำให้ผลต่างระหว่างพลังงานของคอนดักชันแบนด์กับวาเลนซ์แบนด์ ของสารกึ่งตัวนำแบบพีมีค่ามากด้วย นอกจากนี้ ยังจะต้องทำให้ระดับพลังงานของวาเลนซ์แบนด์ของสารกึ่งตัวนำแบบเอ็น มีค่าต่ำกว่าระดับพลังงานของแอกสารเป็นแอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับว่าดีเกินไปใช้ประโยชน์ด้านการศึกษาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วาเลนซ์แบนด์ของชั้นแอกทิฟด้วย จากนั้นจึงนำมาเชื่อมต่อกันจะได้ระดับพลังงาน ดังแสดงในรูป 2.29(b) เมื่อทำให้มีกระแสไหลในสารกึ่งตัวนำที่มีการเชื่อมต่อกันในลักษณะที่กล่าวมาแล้ว โดยให้มีทิศทางไหลจากแบบพีไปหาแบบเอ็น จะเป็นผลให้อิเล็กตรอนส่วนเกินที่มีอยู่ในแบบเอ็น เคลื่อนที่ไปยังแบบพี และโฮลส่วนเกินที่มีอยู่ในแบบพี เคลื่อนที่ไปยังแบบเอ็น ผลของการเคลื่อนที่ของอิเล็กตรอนและโฮลเหล่านี้ ทำให้เกิดมีอิเล็กตรอนและโฮลอยู่ภายในชั้นแอกทิฟ (โดยทั่วไปชั้นแอกทิฟจะใช้สารแบบพี) เมื่อสังเกตดูระดับพลังงานของชั้นทั้ง 3 ที่อยู่ในรูป 2.29(b) จะเห็นว่าเกิดมีกำแพงของพลังงานเรียกว่า กึ่งกีดขวางแบบเฮเทอโร (Hetero Barrier) ขึ้น ทำให้อิเล็กตรอนและโฮลที่เคลื่อนที่ไปนั้น ถูกขังอยู่ในชั้นแอกทิฟ เป็นผลให้เกิดสภาพการกระจายแบบกลับกัน (Inversion Distribution) ได้อย่างดีทำให้มีผลการขยายความเข้มของการปล่อยแสง

อนึ่งโดยการทำให้ดัชนีการหักเหของชั้นแอกทิฟมีค่ามากกว่าชั้นข้างเคียง ดังแสดงในรูป 2.29(c) จะมีสภาพเหมือนกับเส้นใยแสง แสงที่ปล่อยออกมาจะถูกกักและเดินทางอยู่ในชั้นแอกทิฟ จากผลการกักอิเล็กตรอนและโฮลเอาไว้ในชั้นแอกทิฟ และผลการกักแสงเอาไว้ในชั้นแอกทิฟ ทำให้ได้การปล่อยแสงที่มีประสิทธิภาพดี


แสงจะออกมาจากระนาบสะท้อนกลับ โดยที่ระนาบสะท้อนกลับนี้ทำจากการใช้สิ่งที่มีคมมาก ๆ คล้ายใบมีด โคนไปตัดสารกึ่งตัวนำที่ประกอบกันเป็นเลเซอร์ไดโอด ให้มีช่องเปิด เรียกว่าผนังเปิด (Open Wall) โดยการทำเช่นนี้แสงเลเซอร์จะถูกกักขังอยู่ในชั้นแอกทิฟได้ดี แต่ทว่าเมื่อมันเดินทางมาถึงผนังเปิด มันจะหลุดออกมาข้างนอกตลอดแนวของผนังเปิดนี้ ทำให้ประสิทธิภาพของการเชื่อมแสงเข้ากับเส้นใยแสงไม่ดีด้วยเหตุนี้ เพื่อเป็นการทำให้ประสิทธิภาพดี จึงจำเป็นต้องมีการปรับปรุงต่างๆ เพื่อให้มีปฏิกริยานำคลื่นแสงในทิศทางแนวนอน (Horizontal) ด้วยตัวอย่างอันหนึ่งของวิธีการปรับปรุงก็คือ สิ่งที่เราเรียกว่า โครงสร้างแบบแถบพลาแนร์ (Planar Stripe) ดังแสดงในรูป 2.30



รูปที่ 2.30 แสดง โครงสร้างแบบแถบพลาแนร์

เพื่อให้เลเซอร์ไดโอดสามารถผลิตได้ง่ายขึ้น จึงทำให้มีโครงสร้างเป็น 5 ชั้น และทำให้บริเวณที่กระแสไหลมีขนาดแคบ ส่วนเลเซอร์ออสซิลเลชันเป็นการใช้หลักการที่ทำให้ออสซิลเลชันเกิดขึ้นเฉพาะตรงส่วนที่กระแสไหล นั่นคือตรงส่วนที่มีการกระตุ้น (Stimulation) เท่านั้น นอกจากนี้ยังมีโครงสร้างแบบไม่วากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อื่นๆที่มีคุณสมบัติดีกว่าแบบแถบพลาแนร์และนิยมใช้กันมากคือ แบบแถบคั้ง (Embedding Stripe) ดังแสดงในรูป 2.31




รูปที่ 2.31 แสดง โครงสร้างแบบแถบคั้ง

โครงสร้างนี้มีลักษณะพิเศษตรงที่ ทำให้ค่าดัชนีหักเหของชั้นแอคทีฟมีค่าสูง ทั้งส่วนบน , ล่าง, ซ้าย , ขวา นั่นคือส่วนบนของชั้นแอคทีฟมีชั้นของแบบฟืออยู่ ซึ่งจะเหมือนกับแบบแถบพลาแนร์ และ กระแสจะไหลเฉพาะส่วนนี้เท่านั้นจากข้างบนไปข้างล่าง นอกจากจะสามารถทำให้เกิดเลเซอร์ออสซิลเลชันด้วยกระแสที่มีค่าน้อยแล้ว ยังทำให้ค่าดัชนีหักเหของชั้นแอคทีฟมีค่าสูงมากขึ้นอีก จึงเป็นผลให้ประสิทธิภาพของการกักแสงเพิ่มขึ้น สามารถได้แสงที่ปล่อยออกมาเป็นลำแสงที่คมมาก


3) โครงสร้างของแอลอีดี (LED)

โครงสร้างพื้นฐานของแอลอีดีเหมือนกันกับของเลเซอร์ไดโอด คือเป็นรอยต่อแบบคั้งเบิ้ลเฮเทอโร อิเล็กตรอนที่ไหลผ่านรอยต่อพี-เอ็นจะไปรวมกับโฮลภายในชั้นแอคทีฟเช่นเดียวกัน ดังแสดงในรูป 2.32 และจะเกิดการปล่อยแสงขึ้นภายในชั้นแอคทีฟ เนื่องจากถูกกักด้วยกำแพงของรอยต่อเฮเทอโรโร แต่สำหรับกรณีของแอลอีดีนั้น โครงสร้างของมันไม่มีการขยาย ออสซิลเลชันของแสงเหมือนอย่างเลเซอร์ไดโอด เพราะไม่มีระนาบสะท้อนแสง แสงที่ปล่อยออกมามตรงส่วนที่อยู่ห่างจากด้านข้างนั้นจึงออกจากด้านข้างได้ยาก ด้วยเหตุนี้แอลอีดีทั่วไปจึงให้แสงปล่อยออกมาข้างนอกจากด้านหน้าที่ต่อกับขั้วไฟฟ้า ดังรูป 2.32 (a)



รูปที่ 2.32 แสดง โครงสร้างและระดับพลังงานของแอลอีดี

นอกจากนี้ในปัจจุบัน ได้มีการผลิตแอลอีดีอีกแบบหนึ่งขึ้นมา โดยการทำให้ค่าดัชนีการหักเหของชั้นแอกทีฟมีค่าสูง และทำให้เกิดปฏิกิริยาการนำแสงขึ้นในชั้นแอกทีฟ และให้แสงปล่อยออกมาจากทางด้านข้างของชั้นแอกทีฟ เหมือนกันกับเลเซอร์ไดโอด ดังแสดงในรูป 2.33



รูปที่ 2.33 แสดงตัวอย่าง โครงสร้างของแอลอีดีแบบปล่อยแสงออกทางด้านข้าง

แอลอีดีแบบนี้เรียกว่า แอลอีดีแบบปล่อยแสงออกทางด้านข้าง (Side Emission Type LED) และเมื่อเปรียบเทียบกับแบบปล่อยแสงออกทางด้านหน้าแล้วปรากฏว่า โดยการให้กระแสไหลผ่านเท่ากัน จะได้แสงออกมามีกำลังน้อยกว่าแบบปล่อยแสงออกทางด้านหน้า แต่เนื่องจากบริเวณการปล่อยแสงมีขนาดแคบมากกว่าจึงมีข้อดีที่ว่าประสิทธิภาพการเชื่อมแสงกับเส้นใยแสงสูงกว่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติต่างๆของอุปกรณ์เปล่งแสง

คุณสมบัติต่างๆที่ต้องการจากอุปกรณ์เปล่งแสงได้แก่


- คุณสมบัติการผสมของแสงกับไฟฟ้า (นั่นคือ กำลังงานเอาท์พุทของแสง , ความเป็นเส้นตรง หรือ Linearity)
- ความกว้างของสเปกตรัมของแสง
- ความเร็วในการตอบสนองต่อความถี่ (Frequency Response Speed) เป็นต้น

แสงที่ได้จากอุปกรณ์เปล่งแสงจะมีความยาวแสงจำนวนหนึ่งปะปนอยู่ ดังนั้นจึงไม่สามารถใช้แสงเป็นคลื่นพาสำหรับการมอดูเลททางความถี่และทางเฟสได้ แต่จะใช้สำหรับการผสมที่เรียกว่า การมอดูเลททางความเข้มของสัญญาณ (Intensity Modulation) ซึ่งทำการผสมโดยตรงกับความเข้มของแสง อย่างเช่นกรณีของสัญญาณดิจิทัล แสงจะกระพริบสว่าง หรือดับตามสัญญาณไฟฟ้าที่เป็น 1 หรือ 0 ภายในเอนวีโพล (Envelope) หนึ่งของสัญญาณจะมีแสงที่มีความยาวคลื่นอยู่ข้างใน ดังแสดงในรูป 2.34



รูปที่ 2.34 แสดงรูปคลื่นเอาท์พุทของแสงและการผสมในการส่งสัญญาณดิจิทัล

ส่วนคุณสมบัติการผสมของอุปกรณ์เปล่งแสงแสดงดังรูป 2.35



รูปที่ 2.35 แสดงการผสมแบบ การมอดูเลททางความเข้มของสัญญาณแสง

จากรูป 2.35 จะเห็นว่าเนื่องจากแอลอีดีใช้ปรากฏการณ์การเปล่งแสงตามธรรมชาติ ดังนั้นปริมาณของแสงที่เปล่งออกมา จะเป็นสัดส่วน โดยตรงกับกระแสที่ป้อนเข้าไปกระตุ้น แต่สำหรับเลเซอร์ไม่ต่างกันใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไดโอดนั้นใช้ปฏิกิริยาการออสซิลเลชัน โดยมีการกระตุ้นให้ปล่อยแสง (Stimulated Emission) ออกมา ดังนั้นปริมาณของแสงที่ปล่อยออกมานั้นจะมีลักษณะที่มีการเพิ่มปริมาณขึ้นอย่างรวดเร็วเมื่อเลขค่าของกระแสค่าหนึ่ง (Threshold Value Current) ไปแล้ว ดูรูป 2.35


ในตารางที่ 2.2 แสดงถึงตัวอย่างคุณสมบัติต่างๆของแอลอีดีและเลเซอร์ไดโอด จากการพิจารณาคุณสมบัติต่างๆในตารางนี้จะเห็นว่าเกี่ยวกับกำลังงานเอาต์พุทของแสงนั้น เลเซอร์ไดโอดจะมีค่ามากกว่า เพราะมีการออสซิลเลชันและการขยายของแสง และเกี่ยวกับกำลังงานอินพุทที่ป้อนเข้าไปในเส้นใยแสงก็เช่นกัน เนื่องจากเลเซอร์ไดโอดมีคุณสมบัติของทิศทางของแสง (Directivity) ดีกว่า เป็นผลให้มีการสูญเสียการเชื่อมแสงกับเส้นใยแสงต่ำ ทำให้กำลังงานของแสงป้อนเข้าไปในเส้นใยแสงได้มาก

ตาราง 2.2 แสดงการเปรียบเทียบคุณสมบัติต่างๆของอุปกรณ์ปล่อยแสง

	LED	LD
กำลังงานเอาต์พุทของแสง	2.5 มิลลิวัตต์	10 มิลลิวัตต์
กำลังงานอินพุทของแสงในเส้นใยแสง	ประมาณ 0.05 มิลลิวัตต์	ประมาณ 3 มิลลิวัตต์
ความกว้างของสเปกตรัมที่จุดกำลังงานลดลงครึ่งหนึ่ง (คอนมอดูล)	100 นาโนเมตร	3 นาโนเมตร
ความเร็วในการตอบสนองทางความถี่	ประมาณหลายร้อยเมกะเฮิรตซ์	ประมาณหลายจิกะเฮิรตซ์
อายุการใช้งาน	ประมาณ 10 ⁶ ชั่วโมง	ประมาณ 10 ⁶ ชั่วโมง

การเชื่อมอุปกรณ์ปล่อยแสงกับเส้นใยแสง


โดยทั่วไปแล้วแสงที่ปล่อยออกจากอุปกรณ์ปล่อยแสงจะกว้างออก เนื่องด้วยปรากฏการณ์การเบี่ยงเบนของแสง (Diffraction) การป้อนแสงเข้าไปในเส้นใยแสงที่มีขนาดเล็กประมาณ 10 ไมโครเมตร ถึงหลายสิบลไมโครเมตร จึงเป็นการยาก ดังนั้นจึงจำเป็นต้องมีการใช้วิธีการต่างๆ เช่น การใช้เลนส์มาทำการบีบลำแสงให้เล็กลงในการเชื่อมแสงระหว่างอุปกรณ์ปล่อยแสงกับเส้นใยแสง ดังแสดงในรูป 2.36



รูปที่ 2.36 แสดงการเชื่อมแสงระหว่างอุปกรณ์ปล่อยแสงกับเส้นใยแสง

ในการป้อนแสงเข้าไปในคอร์ของเส้นใยแสงนั้น จำเป็นต้องปล่อยแสงเข้าไปด้วยค่าของมุมตกกระทบที่อยู่ในช่วงที่ต่ำกว่า มุมรับแสงสูงสุดของเส้นใยแสง ถ้าหากว่าป้อนแสงเข้าไปด้วยมุมตกกระทบที่มีค่ามากกว่ามุมรับแสงสูงสุดของเส้นใยแสง ดังแสดงในรูป 2.36 จะเห็นว่าแสงที่ป้อนเข้าไปนี้จะทะลุออกไปยังแคสค์หมด ด้วยเหตุนี้จึงต้องใช้เลนส์นำปววางใกล้ๆ อุปกรณ์ปล่อยแสงเพื่อบีบแสงให้แคบลง ในทางตรงกันข้ามถ้าหากวางตำแหน่งของเลนส์ใกล้กับอุปกรณ์ปล่อยแสงมากเกินไป จะทำให้ลำแสงถูกขยายกว้างมากกว่าเส้นผ่านศูนย์กลางของคอร์ของเส้นใยแสง ทำให้ประสิทธิภาพการเชื่อมแสงต่ำลงไป ดังนั้นจึงจำเป็นต้องมีการปรับแต่งเลนส์ที่ใช้และปรับแต่งตำแหน่งของเลนส์ ระหว่างอุปกรณ์ปล่อยแสงกับเส้นใยแสงให้เหมาะสมถูกต้องซึ่งเป็นการปรับที่ละเอียดมาก

ตัวอย่างของโครงสร้างของ โมดูลเลเซอร์ไดโอดที่เชื่อมต่อแสงกับเส้นใยแสงแบบซิงเกิลโหมด และตัวอย่างค่านอกของ โมดูลเลเซอร์ไดโอด , โมดูลแอลอีดี แสดงดังรูป 2.37 และเพื่อให้ประสิทธิภาพการบีบแสงเข้าไปในเส้นใยแสงได้นั้น นิยมใช้เลนส์ 2 ลักษณะ คือ เลนส์ทรงกลมและทรงกระบอก




รูปที่ 2.37 แสดงตัวอย่าง โมดูลเลเซอร์ไดโอด และโมดูลแอลอีดี

สารและโครงสร้างของอุปกรณ์รับแสง

- สารของอุปกรณ์รับแสง

สารที่ใช้สำหรับอุปกรณ์รับแสงมีอยู่หลายชนิดด้วยกัน นอกจากนั้นผลต่างของพลังงานของคอนดักเตอร์แบนด์และวาเลนซ์แบนด์ ของอุปกรณ์รับแสงมีค่าแตกต่างกัน ทำให้มีย่านความยาวคลื่นต่างกันที่ดูดกลืนสัญญาณแสงที่เข้ามาได้ง่าย หรือมีความไวในการรับแสงดี คุณสมบัติและความไวในการรับแสงของสารแต่ละชนิดแสดงดังรูป 2.38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.38 แสดงความยาวคลื่นในการรับแสงของอุปกรณ์รับแสงแต่ละชนิด

ในการออกแบบระบบการสื่อสารด้วยเส้นใยแสงนั้น จะต้องเลือกอุปกรณ์รับแสงที่เหมาะสมกับความยาวคลื่นที่ใช้เช่นเดียวกับอุปกรณ์กำเนิดแสง สำหรับย่านความยาวคลื่นที่ต่ำกว่า 1 ไมโครเมตร จะใช้ซิลิกอน (Silicon) สำหรับย่านความยาวคลื่นจาก 1-1.7 ไมโครเมตร ใช้เจอร์เมเนียม (Germanium) เป็นส่วนใหญ่ นอกจากนี้ในปัจจุบันสำหรับความยาวคลื่นในช่วง 1.55 ไมโครเมตร เป็นความยาวคลื่นที่มีการสูญเสียในเส้นใยแสงน้อยมาก และเป็นความยาวคลื่นที่อยู่ในวินโดวที่ 3 การใช้งานอุปกรณ์รับแสงชนิดใหม่ที่ทำจากสารที่เป็นสารประกอบของสารกึ่งตัวนำ InGaAs และอื่นๆ ซึ่งมีความไวในการรับแสงดีมากนั้น กำลังได้รับความนิยมเพิ่มขึ้นเรื่อยๆ

- โครงสร้างของอุปกรณ์รับแสง


อุปกรณ์รับแสงที่เป็นสารกึ่งตัวนำนี้แบ่งออกเป็นพวกใหญ่ๆ ได้ 2 พวก ตามปริมาณแรงดันไฟฟ้าที่ป้อนให้จากภายนอก คือ

- โฟโอดีไดโอด (Photo Diode : PD) เป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าปริมาณน้อย
- อวาลานเชโฟโอดีไดโอด (Avalanche Photo Diode : APD) ได้รับการป้อนแรงดันไฟฟ้าปริมาณมาก

ตัวอย่างของโฟโอดีไดโอดคือ พินโฟโอดีไดโอด (PIN-PD) ดังแสดงในรูปที่ 2.39 พิน(Pin) หมายถึงว่าในระหว่างสารกึ่งตัวนำแบบพีและแบบเอ็น มีสารกึ่งตัวนำแบบที่เรียกว่า อินทรินสิค (Intrinsic:I) คั่นอยู่ตามที่ได้อธิบายมาแล้วว่า กระแสลอยเลื่อน (Drift Current) นั้นเกิดขึ้นในดีพลักชันโซน และผลของสนามไฟฟ้าทำให้มีการตอบสนองเร็ว แต่ในทางตรงกันข้ามกระแสแพร่กระจาย (Diffusion Current) ที่เกิดขึ้นภายนอกดีพลักชันโซนนั้นมีการตอบสนองช้า ดังนั้นถ้าความกว้างของดีพลักชันโซนยิ่งกว้างมากเท่าใด ประสิทธิภาพทางควอนตัม (Quantum Efficiency) และความเร็วในการตอบสนองความถี่ยิ่งดีขึ้น ความกว้างของดีพลักชันโซนนี้ ถ้าความหนาแน่นของอิเล็กตรอน และโฮลของแบบพีและแบบเอ็น ยิ่งต่ำจะยิ่งกว้าง ดังนั้นสารกึ่งตัวนำแบบอินทรินสิค ที่คั่นกลางระหว่างแบบพีกับแบบเอ็น จึงมีหน้าที่เพื่อทำให้ความกว้างของดีพลักชันโซนกว้างขึ้นนั่นเอง เนื่องจากโฟโอดีไดโอดที่ใช้ในระบบการสื่อสารนั้น โดยทั่วไปต้องการความเร็ว


ในการตอบสนองสูง ดังนั้นส่วนใหญ่จะใช้พินโฟโอดีไดโอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.39 แสดงหลักการทำงานการรับแสงและระดับพลังงานของฟิโนไดโอด

นอกจากนี้อาวลาานเซโฟโตไดโอดนั้น ใช้ปฏิกิริยาการขยายอวลาานเซ (Avalanche) ของอิเล็กตรอน และโฮลในสารกึ่งตัวนำ เมื่อเปรียบเทียบกับ โฟโตไดโอดแล้ว เป็นอุปกรณ์รับแสงที่ให้กระแสจำนวนมาก หลักการทำงานของอวลาานเซโฟโตไดโอด แสดงดังรูป 2.40 สำหรับโครงสร้างนั้นส่วนใหญ่ทางด้านที่ ขอรอยต่อพี-เอ็น จะมีสารกึ่งตัวนำแบบที ที่มีความหนาแน่นของโฮลสูงติดอยู่ โดยการทำเช่นนี้จะทำให้สนามไฟฟ้าภายในของบริเวณใกล้ๆรอยต่อที่มีชั้นพี (P-Layer) เป็นศูนย์กลางมีค่ามาก อิเล็กตรอนที่ดูดแสงที่มากกระทบจากด้านพีบวก (P⁺) และถูกกระตุ้นจากวาเลนซ์แบนด์ไปยังคอนดักชันแบนด์ ในระหว่างที่มันได้รับอัตราเร่งและผ่านชั้นพีนั้นมันจะได้รับพลังงานมากกว่าผลต่างของพลังงานของ คอนดักชันแบนด์กับวาเลนซ์แบนด์ จากผลนี้ทำให้สามารถกระตุ้นอิเล็กตรอนที่อยู่ในวาเลนซ์แบนด์และทำให้เกิดอิเล็กตรอนกับโฮลใหม่ได้ และอิเล็กตรอนกับโฮลใหม่นี้ยังถูกสนามไฟฟ้าเร่งอัตราเร่งให้อีก ทำให้เกิดอิเล็กตรอนกับโฮลใหม่ออกมาอีก เมื่อขบวนการนี้เกิดอย่างต่อเนื่องกัน จำนวนของอิเล็กตรอนกับโฮลจะเพิ่มขึ้นเป็นจำนวนมากมาย (Avalanche) เป็นผลให้เกิดการขยายที่เรียกว่าการเพิ่มขึ้นแบบอวลาานเซ (Avalanche Multiplication) ผลนี้ทำให้กระแสถูกขยายนั่นเอง




รูปที่ 2.40 แสดงหลักการทำงานการรับแสงและระดับพลังงานของอวาลานเซโฟโอดีโคโด

คุณสมบัติของอุปกรณ์รับแสง

ประสิทธิภาพของอุปกรณ์รับแสงประเมินจากคุณสมบัติต่างๆ ได้แก่ ประสิทธิภาพทางควอนตัม ซึ่งแสดงว่าแสงที่รับมานั้นถูกเปลี่ยนเป็นไฟฟ้าได้มากเท่าไร , ความไวการรับแสง คือระดับรับแสงต่ำสุดที่ต้องการสำหรับการส่งที่มีคุณภาพ ซึ่งเป็นองค์ประกอบที่สำคัญในการออกแบบระบบการถ่ายภาพของระบบการสื่อสารด้วยเส้นใยแสง , สัญญาณรบกวน (Noise) ที่เกิดขึ้นและความเร็วของการตอบสนองการทำงาน สำหรับประสิทธิภาพทางควอนตัม กำหนดจากสารและโครงสร้างของอุปกรณ์รับแสงแต่สำหรับความไวการรับแสงนั้นจะเกี่ยวข้องกับขนาดของแรงดันไฟฟ้าที่ป้อนให้

เนื่องจากอวาลานเซโฟโอดีโคโด ใช้ปรากฏการณ์การขยายอวาลานเซ ดังนั้นจึงมีความไวในการรับแสงสูงประมาณ 10-20 เดซิเบล (10-100 เท่า) เมื่อเทียบกับโฟโอดีโคโด สัญญาณรบกวนที่เกิดในอุปกรณ์รับแสงมีสิ่งๆที่เรียกว่า ชอร์ตนอยส์ (Short Noise) ชอร์ตนอยส์นี้เป็นสัญญาณรบกวนอันเนื่องมาจากการเปลี่ยนแปลงของโฟโอดีเคอร์เรนท์ (Photo Current) ที่เกิดจากการกระตุ้นอิเล็กตรอนอย่างไม่เป็นระเบียบทางเวลาหรือทางสเปซ (Space)

คุณสมบัติของอุปกรณ์รับแสงทั่วไปแสดงดังรูป 2.41 จากรูปจะช่วยให้เข้าใจความแตกต่างของบริเวณการทำงานของอวาลานเซโฟโอดีโคโด และโฟโอดีโคโดได้ดี และในรูป 2.41 นี้ได้แสดงการไหลของกระแสที่เรียกว่า ดาร์กเคอร์เรนท์ (Dark Current) ที่เกิดในสภาพที่มีแรงดันไฟฟ้าในทิศทางกลับป้อนให้แต่ไม่มีแสงเข้ามาด้วย



รูปที่ 2.41 แสดงแรงดันไฟฟ้าที่ป้อนให้และโฟโตไดโอดกระแส

กระแสคาร์กอร์เรนท์ที่มีลักษณะพิเศษคือมันจะเพิ่มขึ้นเร็วกว่าการเพิ่มขึ้นของสัญญาณเอาท์พุทชอร์ทนอยส์ เป็นสิ่งที่เกิดจาก คาร์กอร์เรนท์และอื่นๆที่เป็นแหล่งต้นกำเนิด

ในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง นอกจากจะร้องค่านิ่งถึงชอร์ทนอยส์นี้แล้ว ยังมีเทอร์มัลนอยส์ (Thermal Noise) ที่เกิดในวงจรไฟฟ้าซึ่งไม่เกี่ยวข้องกับสัญญาณแสงที่เข้ามา ดังนั้นในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง จำเป็นต้องออกแบบให้เหมาะสมที่ทำให้ ผลรวมของเทอร์มัลนอยส์กับชอร์ทนอยส์มีค่าต่ำมากเมื่อเทียบกับระดับของสัญญาณ


ความเร็วการตอบสนองความถี่ เป็นสิ่งที่กำหนดจากเวลาที่มีสัญญาณแสงเข้ามา จนกระทั่งเกิดปรากฏการณ์ดูดแสง แต่ในปัจจุบันเนื่องจากทั้งโฟโอดีไดโอด และอวาแลนเซโฟโอดีไดโอด สามารถตอบสนองความเร็วได้ถึงหลายจิกะเฮิร์ต จึงไม่มีปัญหาในการใช้งาน การเปรียบเทียบคุณสมบัติต่างๆของโฟโอดีไดโอด กับอวาแลนเซโฟโอดีไดโอด แสดงดังตาราง 2.3

ตาราง 2.3 แสดงการเปรียบเทียบคุณสมบัติของอุปกรณ์รับแสง


	PD	APD
ประสิทธิภาพทางควอนตัม	ประมาณ 80%	ประมาณ 80%
ความไวในการรับแสง ⁽¹⁾	-15 ถึง 20 dBm	-30 ถึง 40 dBm
ความเร็วการตอบสนองความถี่	ประมาณหลายจิกะเฮิร์ต	ประมาณหลายจิกะเฮิร์ต
อัตราขยาย	1	ประมาณ 500
ค่าแรงดันไฟฟ้าที่ทำงาน	0-20 V	30-200 V

การเชื่อมต่อระหว่างอุปกรณ์รับแสงกับเส้นใยแสง

การเชื่อมต่อระหว่างอุปกรณ์รับแสงกับเส้นใยแสงเป็นองค์ประกอบสำคัญอันหนึ่งในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง ในกรณีที่ถูกลบออกออกไปในอากาศจากปลายของเส้นใยแสงนั้น แสงที่เดินทางมาในเส้นใยแสงจะถูกปล่อยออกไปจากปลายเส้นใยแสงในลักษณะที่มีความกว้างใกล้เคียงกับค่า NA (Numerical Aperture) ของเส้นใยแสง ด้วยเหตุนี้เพื่อที่จะทำการเชื่อมต่ออุปกรณ์รับแสงเข้ากับเส้นใยแสง จะต้องทำให้อุปกรณ์รับแสงอยู่ใกล้กับปลายของเส้นใยแสงให้มากที่สุดเท่าที่จะมากได้ หรือไม่อย่างนั้นก็ต้องทำอุปกรณ์รับแสงให้มีพื้นที่รับแสงโตมาก เส้นผ่านศูนย์กลางกลางการรับแสงของอุปกรณ์รับแสงที่ทำงานด้วยความเร็วสูงนั้น โดยทั่วไปต้องมีเส้นผ่านศูนย์กลางประมาณ 100 ไมโครเมตร ดังนั้นจึงต้องมีวิธีการรวมแสงให้แก่ด้านรับแสงโดยใช้ ร็อดเลนส์ (Rod Lens) ซึ่งมีลักษณะเป็นแท่งกลมยาว ไปวางไว้ข้างหน้าอุปกรณ์รับแสง เพื่อทำหน้าที่รวมแสงที่ปล่อยออกมาจากเส้นใยแสงให้แก่ด้านรับแสงของอุปกรณ์รับแสง ร็อดเลนส์และอุปกรณ์รับแสงที่ประกอบเป็นชิ้นเดียวกันนี้เรียกว่า โมดูล (Module) ของอุปกรณ์รับแสง ตัวอย่างโครงสร้างภายในของโมดูลนี้ แสดงดังรูป 2.42 และตัวอย่างของ โมดูลพิน โฟโอดีไดโอด และ โมดูลอวาลานเซโฟโอดีไดโอด แสดงอยู่ในรูป 2.43



รูปที่ 2.42 แสดงตัวอย่าง โครงสร้างภายในของ โมดูลอวาลานเซโฟโอดีไดโอด




รูปที่ 2.43 แสดง โมดูลพิน โฟโอดีไดโอดและ โมดูลอวาลานเซโฟโอดีไดโอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

ในส่วนการออกแบบระบบนั้น จากทฤษฎีและหลักการที่ได้นำเสนอมาในบทที่ 2 สามารถสรุปโครงสร้างทางด้านส่งของระบบการสื่อสารดิจิทัลผ่านเส้นใยแสงด้วยการมัลติเพล็กซ์แบบแบ่งเวลาได้ ตามบล็อกไดอะแกรมดังรูปที่ 3.1




รูปที่ 3.1 บล็อกไดอะแกรมแสดงการทำงานของด้านส่ง

จากบล็อกไดอะแกรมนั้น จะพบว่าโครงงานนี้ใช้การมัลติเพล็กซ์แบบแบ่งเวลาก่อนการแปลงสัญญาณให้อยู่ในรูปของพัลส์โค้ดมอดูเลชัน เนื่องจากต้องการประหยัดอุปกรณ์ในภาคการเข้ารหัสพัลส์โค้ดมอดูเลชัน โดยจะใช้อุปกรณ์ในการเข้ารหัสความเร็วสูงเพียงชุดเดียว เมื่อทำการเข้ารหัสพัลส์โค้ดมอดูเลชันได้เป็นสัญญาณดิจิทัลแล้ว ก็จะทำการจัดเฟรมสำหรับการส่ง ซึ่งจะต้องเปลี่ยนข้อมูลขนานเป็นข้อมูลอนุกรมและทำการสร้างขบวนเฮดเดอร์ (Header) หลังจากนั้นก็จะนำข้อมูลเหล่านี้ไปทำการแปลงเป็นสัญญาณแสงโดยผ่านวงจรขับกระแส เพื่อทำการส่งสัญญาณไปในเส้นใยแสงต่อไป

และเมื่อสัญญาณเดินทางผ่านเส้นใยแสงมายังด้านรับแล้ว จะถูกเปลี่ยนเป็นสัญญาณไฟฟ้าเพื่อใช้ในการสร้างข้อมูลออกมา โดยบล็อกไดอะแกรมของทางด้านรับจะแสดงอยู่ในรูปที่ 3.2 เมื่อได้สัญญาณไฟฟ้าออกมาแล้ว จะทำการนำบิตเฮดเดอร์ของข้อมูลมาทำการควบคุมการรับข้อมูล โดยมีการใช้สัญญาณนาฬิกาที่มีความถี่สูงกว่าอัตราการส่งข้อมูลมาใช้ตรวจสอบสัญญาณจากภาคส่งเพื่อสร้างสัญญาณควบคุมสัญญาณที่ผ่านจากส่วนสร้างสัญญาณควบคุมการรับจะเป็นตัวที่ใช้ควบคุมการตีมัลติเพล็กซ์ และควบคุมการแปลงสัญญาณจากดิจิทัลเป็นอนาล็อกด้วย เมื่อข้อมูลผ่านส่วนสร้างสัญญาณควบคุมการรับแล้ว ตัวข้อมูลที่แท้จริงจะถูกเปลี่ยนจากข้อมูลแบบอนุกรมเป็นข้อมูลแบบขนาน 8 บิต และจะถูกแปลงเป็นสัญญาณอนาล็อก โดยจะออกมาในรูปของสัญญาณคิสิกส์ และเมื่อนำมาตีมัลติเพล็กซ์แล้วก็จะได้สัญญาณของแต่ละช่องสัญญาณออกมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.2 บล็อก โคอะแกรมแสดงการทำงานของค้ำรับ

รายละเอียดการทำงานของบล็อกโคอะแกรมทางค้ำส่งและค้ำรับที่อยู่ข้างค้ำนี้ จะมีการอธิบายเป็นส่วนต่างๆ ใค้ค้ำต่อไปนี้

3.1 วงจรภาคส่ง

3.1.1 สัญญาณอนาล็อกอินพุท (Analog Input Signal)

ใช้คอนเดนเซอร์ไมโครโฟน (Condenser Micorphone) เป็นอุปกรณ์รับสัญญาณเสียง ซึ่งมีข้อดีคือ ราคาถูก หาซื้อง่าย แต่ต้องมีการป้อนไฟเลี้ยงให้แก่คอนเดนเซอร์ไมโครโฟน สำหรับตัวเก็บประจุนั้นใช้ในการค้ำปล้้ง (Coupling) สัญญาณ วงจรในส่วนการรับสัญญาณเสียงแสดงค้ำรูปที่ 3.3



รูปที่ 3.3 แสดงวงจรแปลงสัญญาณเสียงเป็นสัญญาณไฟฟ้า

3.1.2 วงจรกรองความถี่ค้ำผ่าน (Low Pass Filter)

เป็นวงจรที่ใช้งานในสองส่วน คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ใช้เป็นวงจรกรองความถี่ต่ำผ่านเพื่อจำกัดความถี่เสียง (Band Limit Filter) ให้อยู่ในช่วง 0 – 4 กิโลเฮิร์ตซ์ (ตามข้อกำหนดของ CCITT ที่กำหนดให้ช่วงความถี่ที่มีผลในการส่งเสียงคำพูด ให้อยู่ระหว่าง 300 – 3400 เฮิร์ตซ์ โดยช่วงความถี่ 0 – 300 เฮิร์ตซ์ และ 3400 – 4000 เฮิร์ตซ์ เป็น Guard Band) ในส่วนรับสัญญาณเสียงเพื่อป้องกันการพัวเพี้ยนที่เกิดจากแถบคลื่นซ้อนกัน (Aliasing Distortion)

- ใช้ในส่วนการกู้คืนสัญญาณอนาล็อกเดิมกลับมาตามทฤษฎี

การออกแบบวงจรกรองความถี่ต่ำผ่านนั้น ได้ออกแบบให้มีการคัทออฟที่ความถี่ 3.5 กิโลเฮิร์ตซ์ โดยอยู่ในรูปวงจรกรองความถี่ต่ำผ่านแบบบัทเทอร์เวิร์ทซ์ (Butterworth) อันดับ 5 ใช้โอปแอมป์ต่อแบบ คาสเคด (Cascade) กัน 3 ตัว มีการคำนวณค่าตัวต้านทานและตัวเก็บประจุ ดังนี้

$$R_{new} = K_m R_{old}$$

$$C_{new} = \frac{1}{K_m K_f} C_{old}$$

กำหนดให้ $R_{old} = 1, C_{old} = 2Q, C_{old2} = \frac{1}{2Q}$

$$Q_1 = 1.618, \quad Q_2 = 0.618$$

ให้ $K_m = 1.471 \text{ k}\Omega$

$$K_f = 2\pi f_c = 2\pi \times 3.5 \text{ kHz}$$

$$C_1 = \frac{2Q_1}{K_m K_f} = \frac{2 \times 1.618}{1.471 \text{ k}\Omega \times 2\pi \times 3.5 \text{ kHz}}$$

$$= 0.1 \mu\text{F}$$

$$R_1 = 1.5 \text{ k}\Omega$$

$$C_2 = \frac{1}{2Q_1 K_m K_f} = \frac{1}{2 \times 1.618 \times 1.471 \text{ k}\Omega \times 2\pi \times 3.5 \text{ kHz}}$$

$$= 9.5 \text{ nF}$$

$$C_3 = \frac{1}{2Q_2 K_m K_f} = \frac{1}{2 \times 0.618 \times 1.471 \text{ k}\Omega \times 2\pi \times 3.5 \text{ kHz}}$$

$$= 2.5 \text{ pF}$$

$$C_4 = \frac{2Q_2}{K_m K_f} = \frac{2 \times 0.618}{1.471 \text{ k}\Omega \times 2\pi \times 3.5 \text{ kHz}}$$

$$= 38 \text{ nF}$$


$$C_5 = \frac{1}{K_m K_f} = \frac{1}{1.471 \text{ k}\Omega \times 2\pi \times 3.5 \text{ kHz}}$$

$$= 30 \text{ nF}$$

จากค่าตัวเก็บประจุ และตัวต้านทาน ที่คำนวณได้นำมาสร้างวงจรกรองความถี่ต่ำผ่านดัง

รูปที่ 3.4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 แสดงวงจรกรองความถี่ต่ำผ่าน

3.1.3 วงจรขยายแรงดันไฟฟ้า

เนื่องจากสัญญาณที่ได้รับจากคอนเดนเซอร์ไมโครโฟนมีระดับต่ำ จากการทดสอบพบว่าในกรณีเป่าลำโพงด้วยปากอย่างแรงจะได้ระดับสัญญาณสูงสุดประมาณ 400 มิลลิโวลต์ (mVp-p) จึงมีการเพิ่มวงจรขยายแรงดัน (Inverting Amplifier) ที่มีอัตราขยายแรงดัน 100 เท่าเข้าไปในส่วนอินพุตหลังวงจรกรองความถี่ต่ำผ่าน สัญญาณเอาต์พุตของวงจรจะมีค่าเป็นโวลต์อยู่ด้วย จึงต้องมีการป้อนไฟตรงขนาด +2.5 โวลต์ให้กับสัญญาณเอาต์พุตของวงจร โดยการใช้ตัวต้านทานมาเป็นตัวป้อนไฟตรงให้กับสัญญาณเอาต์พุต



รูปที่ 3.5 แสดงวงจรขยายแรงดันไฟฟ้าแบบกลับเฟส (Inverting Amplifier)

3.1.4 สวิตช์เลือกช่องสัญญาณ (Analog Switch Multiplex)

ทำหน้าที่เลือกสัญญาณอนาล็อกจากอินพุตชุดใดชุดหนึ่งป้อนให้กับส่วนแปลงสัญญาณอนาล็อกเป็นดิจิทัล โดยการควบคุมตำแหน่งช่องสัญญาณจากวงจรหารความถี่สัญญาณนาฬิกา ซึ่งวงจรในส่วนนี้คือ สวิตช์มัลติเพล็กซ์แบบแบ่งเวลา (TDM Switch) และวงจรแฮมปลิงนั้นเอง จากแบนด์วิดท์ของสัญญาณเสียง 4 กิโลเฮิรตซ์ จะได้ความถี่ของการแฮมปลิงซึ่งจะเป็นสองเท่าของความถี่สูงสุดของสัญญาณคือ 8 กิโลเฮิรตซ์ ดังนั้นระยะห่างระหว่างแฮมปลิงของแต่ละช่องสัญญาณจะเท่ากับ

$$\frac{1}{8000} = 125 \mu s$$

จากการมัลติเพล็กซ์แบบแบ่งเวลาของสัญญาณอินพุตทั้ง 8 ช่องสัญญาณให้เสร็จภายใน 125 ไมโครวินาที จึงต้องทำการแฮมปลิงแต่ละช่องสัญญาณให้เสร็จภายในเวลา $\frac{125}{8} = 15.625$ ไมโครวินาที

ดังนั้น สวิตช์เลือกช่องสัญญาณจึงต้องเป็นอนาล็อกสวิตช์ที่มีความเร็วในการเปิด ปิดสูง และมี การรบกวนข้ามช่องสัญญาณต่ำ จึงเลือกใช้ไอซีเบอร์ 74HC4066 ซึ่งเป็นอนาล็อกสวิตช์ที่มีความเร็วในการ เปิด ปิด 1 ไมโครวินาที ซึ่งเพียงพอต่อความต้องการของระบบ


ในการใช้งานอนาล็อกสวิตช์ จะต้องมีพัลส์สัญญาณที่ใช้ควบคุมตัวสวิตช์ ทำให้มีการเลือกช่อง สัญญาณที่ถูกต้อง ช่องสัญญาณแต่ละช่องจะมีสัญญาณควบคุมของตัวเอง เมื่อมีพัลส์สัญญาณควบคุมที่ เป็นไฟบวกเข้ามา ช่องสัญญาณช่องนั้นจะถูกเลือก

เอาท์พุทของแต่ละช่องสัญญาณเมื่อนำมารวมกันแล้ว จะเกิดการรบกวนกันระหว่างช่องสัญญาณ ดังนั้นจึงต้องใช้ไดโอด ที่เอาท์พุทเพื่อป้องกันสัญญาณที่จะย้อนกลับระหว่างช่องสัญญาณ

3.1.5 วงจรหารความถี่

ใช้เป็นสัญญาณควบคุมสวิตช์เลือกช่องสัญญาณ โดยใช้ไอซีเบอร์ 4017 ซึ่งจะรับอินพุทเป็น สัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ต มาแบ่งออกเป็นสัญญาณควบคุมความถี่ 8 กิโลเฮิร์ต ที่มีคิวดีไซเคิล (Duty Cycle) ช่วงสัญญาณไฟบวก 15.625 ไมโครวินาทีและมีการสลับช่วงเวลากัน


โดยมีการจัดวงจรสวิตช์และวงจรหารความถี่ตามรูปที่ 3.6



รูปที่ 3.6 แสดงการต่อวงจรอนาล็อกสวิตช์เข้ากับวงจรหารความถี่ที่ใช้ควบคุมการเลือกช่องสัญญาณ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปเผยแพร่ขึ้นด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.6 วงจรบัฟเฟอร์


ใช้ป้องกันการรบกวนในสวิตช์เลือกช่องสัญญาณ เนื่องจากไอซี 74HC4066 เป็นแบบ 4 อินพุต 4 เอาท์พุท และทุกช่องสัญญาณจะต่อรวมกันที่อินพุทของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล ซึ่งอาจจะมีการรบกวนกันเองระหว่างช่องสัญญาณและส่งผลไปถึงตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล



รูปที่ 3.7 แสดงวงจรบัฟเฟอร์

3.1.7 วงจรสร้างสัญญาณนาฬิกา

ใช้ในการกำเนิดสัญญาณนาฬิกา โดยการนำสัญญาณความถี่ 4.096 เมกะเฮิรตซ์ จากคริสตัลออสซิลเลเตอร์ผ่านวงจรหารความถี่ 2 ชุด ซึ่งใช้ไอซีเบอร์ 74HC393 จะได้เอาท์พุทเป็นสัญญาณนาฬิกาที่มีความถี่ 1.024 เมกะเฮิรตซ์, 512 กิโลเฮิรตซ์, 256 กิโลเฮิรตซ์, 128 กิโลเฮิรตซ์, 64 กิโลเฮิรตซ์, 32 กิโลเฮิรตซ์ และ 16 กิโลเฮิรตซ์ ดังแสดงในรูปที่ 3.8



รูปที่ 3.8 แสดงวงจรกำเนิดสัญญาณนาฬิกา

3.1.8 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (A/D Converter)


จากการที่แอมป์ของสัญญาณอนาล็อกแต่ละช่องสัญญาณต้องถูกแปลงเป็นสัญญาณดิจิทัลภายในเวลา 15.625 ไมโครวินาที และพร้อมที่จะรับแอมป์ของช่องสัญญาณต่อไป จึงเลือกใช้ตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล เบอร์ 0820 ซึ่งเป็น ตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล 8 บิต ชนิดความเร็วสูง มีความเร็วในการแปลงประมาณ 2.5 ไมโครวินาทีในการใช้งานแบบเดี่ยว ไม่ได้ต่อร่วมกับซีพียู (Stand Alone) ซึ่งเพียงพอที่จะรองรับการแปลงสัญญาณอนาล็อกทั้ง 8 ช่องสัญญาณ

จากวงจรจะจัดระดับสัญญาณเปรียบเทียบระดับสูงไว้ที่ 5 โวลต์ โดย ADC 0820 มีการเข้ารหัสแบบ 8 บิตคือแอมป์เต็ม จึงมีการจัดระดับสัญญาณ 256 ระดับดังนั้นแต่ละระดับจะมีความแตกต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ $\frac{5}{256} = 19.5 \text{ mV}$ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอนาล็อกซึ่งผ่านการเลือกของสัญญาณจากอนาล็อกสวิทช์แล้วจะป้อนเข้าสู่บัฟเฟอร์ จากนั้นจะป้อนเข้าสู่ V_{in} ของ ADC 0820 ซึ่งภายใน ADC 0820 นี้จะมีวงจรแซมเปิลแอนด์โฮลด์อยู่ภายในตัวแล้ว เมื่อสัญญาณที่ขา WR ซึ่งเป็นขาสัญญาณที่ใช้ป้อนสัญญาณนาฬิกาที่ใช้ควบคุมการทำงานของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล แอคทีฟ ADC 0820 จะเริ่มกระบวนการแปลงสัญญาณ ซึ่งจะใช้เวลาประมาณ 2.5 ไมโครวินาที หลังจากเสร็จสิ้นแล้ว สัญญาณที่ขา INT จะแอคทีฟ ซึ่งจะอ่านข้อมูลได้โดยจัดให้ขา RD แอคทีฟ ข้อมูลก็จะถูกส่งออกทางขา DB0 – DB7

โดยที่สัญญาณนาฬิกาจากวงจรสร้างสัญญาณจะต้องผ่านตัวอินเวอร์เตอร์ก่อน เนื่องจากการทำงานของตัวไอซี จะรับข้อมูลที่ขอบขาขึ้นของสัญญาณนาฬิกา เมื่อผ่านอินเวอร์เตอร์แล้วขอบขาขึ้นของสัญญาณจะอยู่ที่กึ่งกลางของสัญญาณ



รูปที่ 3.9 แสดงรูปแบบของสัญญาณนาฬิกาที่ใช้ควบคุมตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล

3.1.9 วงจรแปลงสัญญาณขนานเป็นอนุกรม


สัญญาณที่ได้จากตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล จะเป็นสัญญาณแบบขนาน 8 บิตออกมา และในการส่งจะต้องส่ง ไปบนสายส่งเพียงเส้นเดียว จึงต้องทำให้ข้อมูลอยู่ในรูปของสัญญาณแบบอนุกรม โดยใช้ไอซีเบอร์ 74LS165

ในการส่งข้อมูล รูปแบบของเฟรมข้อมูลจะแบ่งออกเป็น 3 ส่วนคือ ส่วนของเฮดเคอร์ ,ข้อมูล และส่วนปิดท้ายข้อมูล ในส่วนของข้อมูลจะทำการเข้ารหัสเป็นแบบไบนารี ซึ่งในที่นี้จะใช้ตัวอินเวอร์เตอร์เป็นตัวสร้างสัญญาณขึ้นมา โดยที่ข้อมูลจากเอาต์พุตของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล แต่ละบิตจะถูกแยกออก ส่วนแรกจะถูกส่งผ่านตัวอินเวอร์เตอร์ก่อนที่จะส่งให้ 74LS165 และอีกส่วนที่ส่งเข้า 74LS165 ในขาสัญญาณอินพุตที่ต่อกัน ข้อมูลที่ผ่านจากตัว 74LS165 จะได้เป็น ไบนารีออกมา

ส่วนรูปแบบของเฮดเคอร์ ก็จะเป็นส่วนที่อยู่หน้าและหลังข้อมูล โดยที่ส่วนนี้มีรูปแบบเป็น 11111100 ในส่วนหลังก็จะแบ่งออกเป็น 2 รูปแบบ ในช่องสัญญาณที่ 1 ถึง 7 จะมีรูปแบบเป็น 00000000 แต่ในช่องสัญญาณสุดท้าย จะมีรูปแบบเป็น 00111100 ที่ต้องมีรูปแบบต่างกันเนื่องจาก จะต้องเป็นตัวบอกจุดเริ่มต้นของเฟรม ว่าช่องสัญญาณแรกอยู่ตรงไหน โดยที่เมื่อทางด้านรับรับสัญญาณส่วนสุดท้ายของช่องสัญญาณสุดท้ายซึ่งแตกต่างจากช่องสัญญาณอื่นๆก็จะควบคุมสวิทช์ทางด้านรับให้กลับไปยังช่องสัญญาณแรกได้

เนื่องจากข้อมูลทั้งหมด จะมีอัตราการส่งข้อมูลเป็น $8\text{kHz} \times (8 \times 2 + 8 + 8) = 2.048\text{Mbps}$ ดังนั้น สัญญาณนาฬิกาที่จะป้อนให้กับ 74LS165 จึงต้องใช้สัญญาณที่มีความถี่ 2.048 เมกกะเฮิร์ต


ในการสร้างข้อมูลแบบอนุกรม จะต้องใช้ไอซี 74LS165 ทั้งหมด 4 ตัว นำมาต่อเรียงกัน โดยตัวแรกขาสัญญาณอินพุต 6 บิตแรกจะต่อกับไฟตรงและ 2 บิตหลังจะต่อกับกราวด์เพื่อสร้างเป็นเสกเตอร์ ส่วนตัวที่ 2 และ 3 จะนำมาต่อกับสัญญาณข้อมูลที่ได้จากตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล และตัวสุดท้ายขาสัญญาณ 2 บิตแรกและ 2 บิตสุดท้ายจะต่อกับกราวด์ และ 4 บิตที่เหลือตรงกลางจะต่อกับเอาต์พุตของวงจรความถี่คือ ไอซี 4017 เพราะเมื่อช่องสัญญาณสุดท้ายส่งมา 4 บิตนี้ก็จะเป็ 1111 แต่ถ้าเป็นช่องสัญญาณอื่น จะเป็น 0000 ก็จะทำให้ได้ รูปแบบของเสกเตอร์ของสัญญาณดังที่ต้องการ



รูปที่ 3.10 แสดงรูปแบบของการจัดเฟรมข้อมูล

ขาสัญญาณ $\overline{SS/PL}$ เป็นตัวควบคุมการรับข้อมูลเข้าและการเลื่อนข้อมูลออก โดยที่ถ้าหากเป็น 0 ก็จะทำให้การรับข้อมูลขนานเข้ามา แต่ถ้าหากมีค่าเป็น 1 ข้อมูลที่ได้รับเข้ามาแล้วก็จะถูกเลื่อนออกไปเป็นข้อมูลอนุกรมต่อกันไปเรื่อยๆ โดยที่สัญญาณควบคุม $\overline{SS/PL}$ จะใช้สัญญาณจาก \overline{INT} ของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล ดังที่ได้กล่าวไปแล้วว่า จะแอกทีฟถ้าหากมีการส่งข้อมูลออกจากตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล โดยสัญญาณจะเป็นพัลส์ที่มีความกว้างประมาณ 800 ns ดังนั้นจึงต้องนำมาบีบให้แคบลงจึงจะสามารถควบคุมได้ทัน โดยผ่านตัวอินเวอร์เตอร์ 3 ตัว , ตัวค้ำทานและตัวเก็บประจุ และจะนำสัญญาณที่ได้นี้ไปควบคุมการรับข้อมูลเข้าและเลื่อนข้อมูลออกของ 74LS165 ดังแสดงในรูปที่


3.11




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในวงวิชาการเท่านั้น การนำเอกสารนี้ไปใช้ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.10 การเปลี่ยนสัญญาณ ไฟฟ้าเป็นสัญญาณแสง

ในส่วนวงจรขับกระแสเพื่อสร้างสัญญาณแสงจากอุปกรณ์แปลงสัญญาณ ไฟฟ้าเป็นสัญญาณแสง นั้นใช้ออปแอมป์เบอร์ LM360 เพื่อสร้างสัญญาณดิจิทัลขึ้นใหม่ก่อนขับอุปกรณ์แปลงสัญญาณ ไฟฟ้าเป็นสัญญาณแสง




รูปที่ 3.12 แสดงวงจรขับกระแส



รูปที่ 3.13 แสดงวงจรเทอร์มินัลทางคานต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 แสดงรูปวงจรภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรภาครับ


ในส่วนของวงจรภาครับนี้ แบ่งออกได้เป็น 2 ส่วนใหญ่ๆ คือ

- ส่วนสร้างสัญญาณควบคุมการทำงานของภาครับ
- ส่วนของการรับข้อมูล

ซึ่งทั้ง 2 ส่วนนี้ จะประกอบด้วยวงจรส่วนต่างๆ ดังนี้

3.2.1 วงจรโฟลิด์คิเทคเตอร์


ในส่วนนี้ใช้ออปแอมป์ เมอร์ LM360 เพื่อสร้างสัญญาณดิจิทัลขึ้นใหม่ก่อนส่งไปยังภาคอื่น



รูปที่ 3.15 แสดงวงจร โฟลิด์คิเทคเตอร์

3.2.2 วงจรสร้างสัญญาณนาฬิกา

ในส่วนของภาครับนี้ จะใช้สัญญาณนาฬิกาที่มีความถี่สูงกว่าอัตราการส่งข้อมูลของทางค่านส่ง 3 เท่า เพื่อใช้ในการสร้างสัญญาณควบคุมการทำงานของภาครับทั้งหมด โดยจะใช้สัญญาณนาฬิกา 6.144 เมกกะเฮิรตซ์ ที่สร้างจาก คริสตัลอสซิลเลเตอร์ความถี่ 12.288 เมกกะเฮิรตซ์ นำมาผ่านวงจรหารความถี่ จากฟลิปฟลอป โดยใช้ไอซีเบอร์ 7474 ซึ่งจะให้ความถี่ 6.144 เมกกะเฮิรตซ์ ออกมา




รูปที่ 3.16 แสดงวงจรสร้างสัญญาณนาฬิกาความถี่ 6.144 เมกกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.3 วงจรตีเทคส่วนเฮคเตอร์

เนื่องจากรูปแบบสัญญาณของเฮคเตอร์ เป็น 1111100 และสัญญาณนาฬิกาที่ใช้ตรวจจับมีความถี่สูงกว่าอัตราข้อมูล 3 เท่า ดังนั้นเราจะทำการตรวจจับส่วนเฮคเตอร์ของข้อมูล โดยการใช้วงจรรนับ (Counter) มาช่วยในการตรวจเฮคเตอร์ รูปวงจรแสดงดังรูป



รูปที่ 3.17 แสดงการต่อวงจรรับเพื่อการตรวจเฮคเตอร์

จากรูป จะนำสัญญาณที่รับเข้ามา กับสัญญาณนาฬิกาผ่านแอนคเคท ซึ่งในส่วนที่เป็นเฮคเตอร์นั้น 6 บิตแรกจะเป็น “1” ทำให้สัญญาณที่เข้าสู่วงจรรับนั้นเป็นสัญญาณนาฬิกาความถี่ 6.144 เมกกะเฮิรท์นั่นเอง และจากวงจรรับ เมื่อนับสัญญาณนาฬิกาจากเอาต์พุทของแอนคเคทได้ 15 ลูก (นับสัญญาณข้อมูลได้ 5 บิต) สัญญาณที่ขา Q0, Q1, Q2 และ Q3 จะเป็น “1” ทั้งหมด จะทำให้ แอนคเคท 7421 เป็น “1” ด้วย

นอกจากนี้จะเคลียร์การนับเมื่อที่ขา CLR เป็น “1” โดยที่ส่วนเฮคเตอร์ที่เป็น “0” จะผ่านอินเวอร์เตอร์ได้เป็น “1” จะเป็นตัวเคลียร์วงจรรับ ซึ่งจะทำให้มีการเคลียร์ทุกครั้งที่พบขอบขาลงของสัญญาณข้อมูล

3.2.4 วงจร โมโนสเตเบิล (Monostable)

วงจรมอนอสเตเบิลนี้ จะทำการหน่วงพัลส์สัญญาณ ให้ขยายกว้างออก ในที่นี้ใช้ไอซีเบอร์ 74121 โดยความกว้างของพัลส์ที่กว้างออกนี้ จะกำหนดไว้ตามสมการ

$$T_w = KR_x C_x$$

โดยที่ T_w มีหน่วยเป็น นาโนวินาที

R_x มีหน่วยเป็น กิโลโอห์ม

C_x มีหน่วยเป็นพิโคฟารัด

K จะมีค่าประมาณ 0.7

ในที่นี้เราต้องการ ให้วงจรมอนอสเตเบิลทำการหน่วงเวลาประมาณ 3 พัลส์สัญญาณที่ส่งมา ซึ่งจะเป็นเวลา เท่ากับ

$$\frac{1}{2.048\text{Mbps}} \times 3 = 1.465 \mu\text{s}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภาควิชาการศึกษาด้านวิศวกรรมไฟฟ้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และจากสมการข้างต้นนี้ เราสามารถคำนวณหาค่า ความต้านทานและตัวเก็บประจุที่จะต้องใช้ใน วงจร ได้ดังนี้

$$C_x = 100\text{pF}$$

$$R_x = 20.93 \text{ k}\Omega$$

ในที่นี้เราเลือกใช้ ตัวเก็บประจุ 100 พิโคฟารัด และตัวต้านทานแบบปรับค่าได้ที่มีค่า 47 กิโล โอมห์ มาต่อกับขาสัญญาณของตัวไอซี ดังรูป




รูปที่ 3.18 แสดงการต่อวงจร โมโนสเตเบิล

เมื่อพัลส์สัญญาณนาฬิกาความถี่ 6.144 เมกกะเฮิร์ตซ์ ที่พัลส์ที่ 16 สัญญาณอินพุทของ โมโนสเตเบิล จะเป็น “1” และเราจะต้องหน่วงให้พัลส์สัญญาณ “1” นี้ขยายกว้างออกเท่ากับ 1.465 ไมโครวินาที เพื่อที่จะ ทำให้พัลส์ขยายกว้างออกไปจนกว่าจะหมดครบวงพัลส์เสกเคอร์ทั้ง 8 พัลส์

3.2.5 วงจรฟลิปฟลอป


เป็นส่วนที่ต่อจากวงจร โมโนสเตเบิล โดยใช้ไอซีเบอร์ 7474 ซึ่งจะทำให้ส่วนรับข้อมูลสามารถทำ การรับสัญญาณส่วนที่เป็นข้อมูลได้ สัญญาณเอาท์พุทของฟลิปฟลอปนั้น จะเป็น “1” ตลอดช่วงสัญญาณ ที่เป็นข้อมูล โดยจะต่อขาสัญญาณนาฬิกา เข้ากับสัญญาณ \bar{Q} ของโมโนสเตเบิล และจะนำสัญญาณเอาท์ พุทที่ได้มาผ่านแอนด์เกทร่วมกับสัญญาณนาฬิกาความถี่ 6.144 เมกกะเฮิร์ตซ์ ดังรูป



รูปที่ 3.19 แสดงการต่อวงจรฟลิปฟลอป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณที่รับเข้ามาจากขา \bar{Q} ของวงจรโมโนสเตเบิลเป็นช่วงขอบขาขึ้น สัญญาณเอาต์พุตของฟลิปฟลอปก็จะเปลี่ยนเป็น “1” ไปจนกว่าจะมีการรีเซ็ตที่ขา \bar{R} โดยในที่นี่จะต้องทำการรีเซ็ตเมื่อสิ้นยุคสัญญาณส่วนที่เป็นตัวข้อมูล และเมื่อนำสัญญาณเอาต์พุตนี้ไปผ่านแอนด์เกตพร้อมกับสัญญาณนาฬิกาแล้ว ก็จะทำให้ได้สัญญาณนาฬิกาออกมาเฉพาะในช่วงที่เป็นส่วนของตัวข้อมูล ดังรูป




รูปที่ 3.20 แสดงรูปสัญญาณของวงจรฟลิปฟลอป

3.2.6 ส่วนสร้างสัญญาณตรวจจับบิตข้อมูล

ส่วนวงจรนี้จะวางอยู่ในส่วนที่ถัดจาก ส่วนวงจรฟลิปฟลอปและแอนด์เกต ในวงจรนี้จะทำหน้าที่สร้างบิตที่จะใช้จับข้อมูลขึ้นมา โดยการใช้ไอซีเบอร์ 4017 จากที่กล่าวมาแล้วว่า สัญญาณนาฬิกาที่ใช้ในภาครับนั้นมีความถี่สูงกว่าอัตราข้อมูลอยู่ 3 เท่าด้วยกัน และการเข้ารหัสของตัวข้อมูลเองก็เป็นแบบไบพาส ดังนั้นจึงกล่าวได้ว่า จำนวนพัลส์สัญญาณนาฬิกา 6 พัลส์ จึงจะมีความกว้างเท่ากับข้อมูลที่แท้จริง 1 บิต


ดังนั้น ในการต่อวงจร โดยใช้ไอซี 4017 เพื่อให้ได้เอาต์พุตออกมาเป็นพัลส์สัญญาณ 8 พัลส์ตามจำนวนของข้อมูลที่แท้จริงนั้น จะใช้ไอซีนีทำหน้าที่เป็นวงจรรนับ โดยที่จะนับทุกๆ 6 พัลส์สัญญาณนาฬิกา การต่อวงจรแสดงดังรูป



รูปที่ 3.21 แสดงการใช้ไอซี 4017 สร้างพัลส์สัญญาณเพื่อจับบิตข้อมูล

3.2.7 วงจรสร้างสัญญาณควมรของสัญญาณ


วงจรส่วนนี้จะใช้สัญญาณอินพุตจากวงจรสร้างสัญญาณควมรจับบิทข้อมูลมาผ่านวงจรมับ 8 โดยใช้ไอซี 4017 จะได้สัญญาณที่ท้ายบิทสุดท้ายของแต่ละช่องสัญญาณเป็นสัญญาณบอกจุดสิ้นสุดของข้อมูล



รูปที่ 3.22 แสดงการใช้ไอซี 4017 สร้างพัลส์สัญญาณควมรของสัญญาณ

3.2.8 วงจรสร้างสัญญาณควมรจับบิทสุดท้ายของเฟรมข้อมูล

วงจรในส่วนนี้จะนำสัญญาณควมรจับบิทสุดท้ายของแต่ละช่องสัญญาณมาผ่านอินเวอร์เตอร์เพื่อสร้างขอบขาขึ้นของสัญญาณที่ท้ายช่วงข้อมูลของแต่ละช่องสัญญาณ แล้วนำไปสร้างสัญญาณเพื่อควมรจับสัญญาณบอกช่องสัญญาณสุดท้ายจากวงจรมอนอสเตเบิล โดยจะมีการหน่วงเวลาสัญญาณเพื่อป้องกันสัญญาณที่เกิดขึ้นในช่วงท้ายของส่วนข้อมูลในเฟรม




รูปที่ 3.23 แสดงการสร้างพัลส์สัญญาณควมรจับบิทสุดท้ายของเฟรมข้อมูล

3.2.9 วงจรแปลงสัญญาณข้อมูลอนุกรมเป็นสัญญาณข้อมูลขนาน

ในส่วนนี้ใช้ไอซี 74HC164 ซึ่งใช้แปลงข้อมูลอนุกรมเป็นข้อมูลขนาน โดยนำสัญญาณควมรในส่วนควมรจับบิทข้อมูลเป็นสัญญาณควมรคุมการนำข้อมูลเข้า และใช้สัญญาณควมรจับบิทเลขควมร 5 บิท เป็นสัญญาณรีเซ็ต เพื่อป้องกันการผิดพลาดของข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข้อมูลที่ได้จากเอาต์พุตของ 74HC164 จะส่งผ่านไปยังไอซี 74HC374 ซึ่งเป็นฟลิปฟล็อป 8 ตัว ใช้เป็นบัฟเฟอร์ระหว่าง 74HC164 กับตัวแปลงดิจิตอลเป็นอนาล็อก โดยนำสัญญาณควบคุมการส่งข้อมูลออกจากวงจรสร้างสัญญาณตรวจับบิตข้อมูล



รูปที่ 3.24 แสดงการต่อวงจรเปลี่ยนข้อมูลอนุกรมเป็นข้อมูลขนาน

3.2.10 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

เป็นวงจรที่ทำหน้าที่แปลงสัญญาณดิจิตอลแบบขนานให้กลับเป็นสัญญาณอนาล็อก ซึ่งใช้ไอซี DAC 0808 ซึ่งเป็นตัวแปลงสัญญาณดิจิตอลเป็นอนาล็อก แบบ 8 บิต ซึ่งมีความเร็วในการแปลงสัญญาณดิจิตอลเป็นอนาล็อก 150 นาโนวินาที และสัญญาณอนาล็อกที่ได้จะอยู่ในรูปของกระแส ต้องผ่านวงจรแปลงกระแสเป็นแรงดันเสียก่อนจึงจะได้สัญญาณในรูปอนาล็อก โวลเตจ




รูปที่ 3.25 แสดงการต่อวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

3.2.11 วงจรคีมัลติเพล็กซ์


ใช้สวิตช์เลือกช่องสัญญาณ เพื่อทำหน้าที่เลือกสัญญาณอนาล็อกจากพัลส์สัญญาณที่ได้รับจากวงจรแปลงสัญญาณดิจิตอลเป็นอนาล็อก โดยการควบคุมตำแหน่งช่องสัญญาณไอซี 4017 ตัวที่ 3 ที่ทำหน้าที่สร้างสัญญาณควบคุมการเลือกช่องสัญญาณของอนาล็อกสวิตช์ โดยก่อนที่พัลส์สัญญาณจากวงจรแปลงสัญญาณดิจิตอลเป็นอนาล็อกจะต้องผ่านวงจรบัฟเฟอร์ก่อน ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.26 แสดงรูปวงจรมัลติเพล็กซ์

3.2.12 วงจรกรองความถี่ต่ำผ่าน



รูปที่ 3.27 แสดงรูปวงจรที่ใช้คำนวณวงจรกรองความถี่ต่ำผ่าน

ใช้วงจรกรองความถี่ต่ำผ่านแบบบัทเตอร์เวิร์ทออลเดอร์ 10 มีความถี่คัทออฟที่ 3.5 กิโลเฮิรตซ์ โดยมีวิธีการคำนวณดังนี้

$$C_1 = \frac{Q}{\pi f_c R}$$

โดยที่

$$Q_1 = \frac{1}{2 \cos 9^\circ} = 0.506$$

และ

$$C_2 = \frac{1}{4\pi f_c R Q}$$

โดยที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Q_1 = \frac{1}{2 \cos 9^\circ} = 0.506$$

$$Q_2 = \frac{1}{2 \cos 27^\circ} = 0.561$$

$$Q_3 = \frac{1}{2 \cos 45^\circ} = 0.707$$

$$Q_4 = \frac{1}{2 \cos 63^\circ} = 1.101$$

$$Q_5 = \frac{1}{2 \cos 81^\circ} = 3.196$$

ที่ Q1 ให้ R = 1 กิโลโอห์ม จะคำนวณหา C1 = 53 นาโนฟารัด

$$C2 = 52 \text{ นาโนฟารัด}$$

ที่ Q2 ให้ R = 1 กิโลโอห์ม จะคำนวณหา C1 = 59.52 นาโนฟารัด

$$C2 = 47.28 \text{ นาโนฟารัด}$$

ที่ Q3 ให้ R = 1 กิโลโอห์ม จะคำนวณหา C1 = 75.01 นาโนฟารัด


$$C2 = 37.51 \text{ นาโนฟารัด}$$

ที่ Q4 ให้ R = 1 กิโลโอห์ม จะคำนวณหา C1 = 116.81 นาโนฟารัด

$$C2 = 24.08 \text{ นาโนฟารัด}$$


ที่ Q5 ให้ R = 1 กิโลโอห์ม จะคำนวณหา C1 = 339.1 นาโนฟารัด

$$C2 = 8.29 \text{ นาโนฟารัด}$$




รูปที่ 3.28 แสดงวงจรกรองความถี่ต่ำผ่านแบบบัทเทอร์เวิร์ท ออเดอร์ 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.29 แสดงวงจรภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.30 แสดงวงจรเทอริมีตทางด้วนรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง


4.1 ผลการทดลองวงจรภาคส่ง

4.1.1 วงจรสร้างสัญญาณนาฬิกา

เมื่อต่อวงจรสร้างสัญญาณนาฬิกาจากคริสตัลอสซิลเลเตอร์ ความถี่ 4.096 เมกกะเฮิร์ต ดังรูปที่ 3.8 เพื่อสร้างสัญญาณนาฬิกาความถี่ 2.048 เมกกะเฮิร์ต และ 64 เมกกะเฮิร์ต จะได้ผลการทดลองดังนี้




รูปที่ 4.1 แสดงเอาต์พุตของคริสตัลอสซิลเลเตอร์



รูปที่ 4.2 แสดงเอาต์พุตของคริสตัลอสซิลเลเตอร์เทียบกับเอาต์พุตของวงจรหารความถี่

(ข.16 ของ 74393)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 แสดงสัญญาณนาฬิกาความถี่ 256 กิโลเฮิรต์ และสัญญาณนาฬิกาความถี่ 64 กิโลเฮิรต์ จากวงจรหารความถี่ (ขา 10 ของ 74393)

4.1.2 วงจรหารความถี่

เมื่อต่อวงจรหารความถี่ และรับอินพุตเป็นสัญญาณนาฬิกาความถี่ 64 กิโลเฮิรต์ มาแบ่งออกเป็นสัญญาณควบคุมที่มีความถี่ 8 กิโลเฮิรต์ ได้ผลการทดลองของแต่ละช่องสัญญาณดังนี้




รูปที่ 4.4 แสดงสัญญาณนาฬิกาความถี่ 64 กิโลเฮิรต์ เทียบกับสัญญาณควบคุมช่องสัญญาณจาก 4017

Ch1 คือสัญญาณนาฬิกา 64 กิโลเฮิรต์

Ch2, R1 และ R2 คือเอาต์พุตของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 แสดงสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ เทียบกับสัญญาณควบคุมช่องสัญญาณจาก 4017

Ch1 คือสัญญาณนาฬิกา 64 กิโลเฮิร์ตซ์

Ch1,R1 และ R2 คือเอาต์พุตของวงจรถ่าย

4.1.3 วงจรขยายแรงดันไฟฟ้า

เมื่อทำการต่อวงจรขยายแรงดันไฟฟ้าแบบกลับเฟส คิงรูปวงจรถ่ายที่ 3.5 และทำการป้อนสัญญาณอินพุต ที่ความถี่ 1 กิโลเฮิร์ตซ์ ขนาด 100 มิลลิโวลต์ จะได้ผลการทดลองดังนี้




รูปที่ 4.6 แสดงผลการทดลองของวงจรถ่ายสัญญาณแบบกลับเฟส

Ch1 เป็นอินพุตของวงจรถ่าย

Ch2 เป็นเอาต์พุตของวงจรถ่ายก่อนเข้าส่วนที่ทำการขยายสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 แสดงผลการทดลองของวงจรระดับสัญญาณ

Ch1 เป็นสัญญาณก่อนจะทำการขระดับสัญญาณ

Ch2 เป็นสัญญาณเมื่อทำการขระดับสัญญาณแล้ว

4.1.4 วงจรเลือกช่องสัญญาณ

เมื่อทำการต่อวงจรเลือกช่องสัญญาณเพื่อทำการมัลติเพล็กซ์ข้อมูล โดยการใช้สวิตช์เลือกช่องสัญญาณมาต่อร่วมกับวงจรหารความถี่ดังรูป 3.6 จะ ได้ผลการทดลองดังนี้




รูปที่ 4.8 แสดงผลการทดลองของอนาล็อกสวิตช์ (74HC4066)

Ch1 เป็นสัญญาณอินพุตจากแต่ละช่องสัญญาณ

R1 เป็นสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ต ที่ใช้ควบคุมการทำงาน

Ch2 คือสัญญาณเอาต์พุตของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 แสดงผลการทดลองของอนาล็อกสวิตช์ (74HC4066)

Ch1 เป็นสัญญาณอินพุตจากแต่ละช่องสัญญาณ

R1 เป็นสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ ที่ใช้ควบคุมการทำงาน

Ch2 คือสัญญาณเอาต์พุตของวงจร




รูปที่ 4.10 แสดงผลการทดลองของอนาล็อกสวิตช์ (74HC4066)

Ch1 เป็นสัญญาณอินพุตจากแต่ละช่องสัญญาณ


R1 เป็นสัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์ ที่ใช้ควบคุมการทำงาน

Ch2 คือสัญญาณเอาต์พุตของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 แสดงเอาต์พุตของสัญญาณที่ 1 และ 2 ของอนาล็อกสวิทช์




รูปที่ 4.12 แสดงเอาต์พุตของสัญญาณที่ 1 และ 2 ของอนาล็อกสวิทช์

4.1.5 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล

เมื่อทำการต่อวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล โดยใช้ไอซี เบอร์ 0820 แล้วทำการป้อนสัญญาณต่างๆ ที่ทำการควบคุมการทำงานของวงจรและทำการป้อนอินพุตให้กับวงจร

สัญญาณนาฬิกาที่ใช้การอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล จะใช้สัญญาณนาฬิกาจากวงจรสร้างสัญญาณนาฬิกาผ่านอินเวอร์เตอร์ ได้ผลการทดลองดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 แสดงสัญญาณนาฬิกาความถี่ 64 กิโลเฮิรท์ เทียบกับสัญญาณที่ใช้ควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล

Ch1 เป็นสัญญาณนาฬิกาจากวงจรสร้างสัญญาณนาฬิกา

Ch2 เป็นสัญญาณนาฬิกาที่ผ่านอินเวอร์เตอร์




รูปที่ 4.14 แสดงสัญญาณนาฬิกา 64 กิโลเฮิรท์ สัญญาณควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัลและสัญญาณ \overline{INT}

Ch1 เป็นสัญญาณนาฬิกาจากวงจรสร้างสัญญาณนาฬิกา

Ch2 เป็นสัญญาณนาฬิกาที่ผ่านอินเวอร์เตอร์

R1 เป็นสัญญาณ \overline{INT} ของ ตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล

เอกสารนี้เป็นเอกสารเมื่อทำการต่ออนาล็อกสวิทช์กับวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลได้ผลการทดลองครั้งนี้ราคา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 แสดงผลการทดลองจากการต่ออนาล็อกสวิตช์เข้ากับวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล

R1 เป็นสัญญาณควบคุมของอนาล็อกสวิตช์

Ch1 เป็นสัญญาณนาฬิกา 64 กิโลเฮิรตซ์

Ch2 เป็นสัญญาณควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล



รูปที่ 4.16 แสดงสัญญาณควบคุมการอ่านของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัลและสัญญาณ \overline{INT}

Ch1 เป็นสัญญาณควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล


Ch2 เป็นสัญญาณ \overline{INT}

4.1.6 วงจรแปลงสัญญาณขนานเป็นอนุกรม


เมื่อทำการต่อวงจรแปลงสัญญาณขนานเป็นอนุกรมเข้ากับวงจรแปลงสัญญาณอนาล็อกเป็น

ดิจิทัลดังรูป 3.11 จะได้ผลการทดลองดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.17 แสดงสัญญาณควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัลและสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม Ch1 เป็นสัญญาณควบคุมการอ่านสัญญาณของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล Ch2 เป็นสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม




รูปที่ 4.18 แสดงสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม

และเมื่อมีการจัดเฟรมข้อมูล โดยใช้วงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม โคชมีการกำหนดรูปแบบเฟรมข้อมูลคั้งที่ได้กล่าวมาแล้วในบทที่ 3 จะได้ผลการทดลองคั้งนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.19 แสดงตัวอย่างสัญญาณของเฟรมข้อมูลในช่องสัญญาณที่ 1-7 ที่ใช้การส่ง




รูปที่ 4.20 แสดงตัวอย่างสัญญาณของเฟรมข้อมูลในช่องสัญญาณที่ 8 ที่ใช้การส่ง

และเมื่อทำการทดลองป้อนข้อมูลให้กับวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม และทำการจัดเฟรมข้อมูลแล้ว จะได้ผลการทดลองดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 แสดงตัวอย่างสัญญาณทั้ง 8 ช่องสัญญาณที่ใช้การส่ง




รูปที่ 4.22 แสดงสัญญาณควบคุมการนำข้อมูลเข้าวงจรแปลงข้อมูลขนานเป็นข้อมูลอนุกรม และสัญญาณที่ใช้ในการส่ง

4.1.7 การเปลี่ยนสัญญาณไฟฟ้าเป็นสัญญาณแสง

เมื่อทำการต่อวงจรขับกระแสโดยใช้ออปแอมป์เบอร์ LM360 เพื่อสร้างสัญญาณดิจิทัลขึ้นใหม่ ก่อนขับอุปกรณ์แปลงสัญญาณไฟฟ้าเป็นสัญญาณแสง ดังรูปที่ 3.12 จะได้ผลการทดลองดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 แสดงผลการทดลองการเปลี่ยนสัญญาณ ไฟฟ้าเป็นสัญญาณแสง
Ch1 เป็นอินพุตของอุปกรณ์แปลงสัญญาณ ไฟฟ้าเป็นสัญญาณแสง
Ch2 เป็นเอาต์พุตของวงจรแปลงสัญญาณแสงเป็นสัญญาณ ไฟฟ้า

4.2 ผลการทดลองวงจรภาครับ

4.2.1 วงจร โฟโตคิตเทเดเตอร์

เมื่อทำการต่อวงจร โดยใช้ออปแอมป์เบอร์ LM360 เพื่อสร้างสัญญาณดิจิทัลขึ้นใหม่ ดังรูปที่ 3.15 จะ ได้ผลการทดลองดังนี้




รูปที่ 4.24 แสดงผลการทดลองการเปลี่ยนสัญญาณ ไฟฟ้าเป็นสัญญาณแสง
Ch1 เป็นอินพุตของอุปกรณ์แปลงสัญญาณ ไฟฟ้าเป็นสัญญาณแสง
Ch2 เป็นเอาต์พุตของวงจรแปลงสัญญาณแสงเป็นสัญญาณ ไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 วงจรสร้างสัญญาณนาฬิกา

เมื่อทำการคํววงจรสร้างสัญญาณนาฬิกาความถี่ 6.144 เมกะเฮิร์ต คํรูป 3.16 และนำมาเปรียบเทียบกับสัญญาณที่รับเข้ามา โดยนำมาแอนค้กัน จะได้ผลการทดลองค้ดังนี้




รูปที่ 4.25 แสดงผลการทดลองจากวงจรสร้างสัญญาณนาฬิกาเมื่อเปรียบเทียบกับสัญญาณที่รับเข้ามา

Ch1 เป็นสัญญาณที่รับได้ , R1 สัญญาณนาฬิกาที่ใช้อ่านข้อมูล (ความถี่ 6.144 เมกะเฮิร์ต)

Ch2 เอาท์พุทของแอนค้เกท

4.2.3 วงจรดีเทคส่วนเสคเคอร์


เมื่อทำการคํววงจร โดยใช้ ไอซีเบอร์ 74393 ค้เข้ากับ แอนค้เกทและอินเวอร์เตอร์ค้ต่าง ๆ และป้อนสัญญาณค้ต่าง ๆ ให้ ค้รูป 3.17 จะได้ผลการทดลองค้ดังนี้



รูปที่ 4.26 แสดงผลการทดลองของวงจรรีเทคตัววนเฮคเตอร์
 Ch1 เป็นสัญญาณที่ได้รับ , R2 เป็นสัญญาณที่ได้รับกลับเฟส
 R1 เป็นสัญญาณหลังการแอนคัลกับสัญญาณนาฬิกาความถี่ 6.144 เมกะเฮิรตซ์ และ
 Ch2 เป็นสัญญาณที่ได้จากการนับ 5 บิตข้อมูล

4.2.4 วงจร โมโนสเตเบิล

เมื่อทำการต่อวงจรวงจร โมโนสเตเบิล ดังรูปที่ 3.18 ได้ผลการทดลองดังนี้



รูปที่ 4.27 แสดงผลการทดลองของวงจร โมโนสเตเบิล

Ch1 สัญญาณที่ได้รับ


R1 สัญญาณจากการนับข้อมูล 5 บิต

R2 และ Ch2 เอาท์พุทของ โมโนสเตเบิล เอาท์พุทของ โมโนสเตเบิลกลับเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.5 วงจรฟลิปฟลอป

เมื่อทำการต่อวงจรฟลิปฟลอป โดยใช้ไอซีเบอร์ 7474 คู่กับแอนคัทและอินเวอร์เตอร์ และป้อนสัญญาณต่างๆ ให้กับวงจรดังรูปที่ 3.19 จะ ได้ผลการทดลองดังนี้




รูปที่ 4.28 แสดงผลการทดลองของวงจรฟลิปฟลอป

Ch1 เป็นสัญญาณที่ได้รับ , R1 เป็นสัญญาณจากเอาต์พุตของฟลิปฟลอป

R2 เป็นสัญญาณนาฬิกาความถี่ 6.144 เมกกะเฮิร์ตซ์ และ Ch 2 เป็นเอาต์พุตของแอนคัท

4.2.6 ส่วนสร้างสัญญาณควอจิบิทข้อมูล และวงจรสร้างสัญญาณควอจิงสัญญาณ


เมื่อนำวงจรดังรูปที่ 3.21 และ 3.22 มาต่อกัน จะ ได้ผลการทดลองดังนี้



รูปที่ 4.29 Ch1 เป็นสัญญาณที่ได้รับ R1เป็นอินพุตของ 4017 ตัวที่ 1

R2 เป็นอินพุตของ 4017 ตัวที่ 1 เอาต์พุตของ 4017 ตัวที่ 1 และ Ch2 เป็นเอาต์พุตของ 4017 ตัวที่ 2 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อนำสัญญาณจากขาสัญญาณ Q5 ของ ไอซี 4017 ตัวที่ 1 ซึ่งเป็นเอาต์พุตนับ 6 ของวงจรนับ มา
ต่อเข้ากับ ไอซีเบอร์ LM360 ซึ่งเป็นคิฟเฟอร์เรนท์ซีลแอมพลิฟายเออร์ จะได้ผลการทดลองดังนี้



รูปที่ 4.30 แสดงผลการทดลองของวงจรคิฟเฟอร์เรนท์ซีลแอมพลิฟายเออร์

Ch1 เป็นสัญญาณที่ได้รับ , R2 เป็นสัญญาณจากขา 1 ของ 4017 ตัวที่ 1

R1 เป็นสัญญาณจากเอาต์พุตของ LM360




รูปที่ 4.31 แสดงผลการทดลองของส่วนดีเทคเสคเตอร์และส่วนสร้างสัญญาณตรวจนับบิตข้อมูล

Ch1 เป็นสัญญาณที่ได้รับ , R1 เป็นสัญญาณจากการนับ 5 บิต

R2 เป็นสัญญาณรีเซ็ตของ ไอซีเบอร์ 74164

Ch2 เป็นสัญญาณตรวจนับบิตข้อมูล


เอกสารนี้เป็นเอกสารเมื่อนำสัญญาณ Q0 ของ 4017 ตัวที่ 2 ไปใช้ควบคุมการทำงานของบัพฟเฟอร์ 74374 ได้ผลดังนี้ การค้า
ไม่วารณใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.32 แสดงผลการทดลองของไอซี 4017 ตัวที่ 2
 Ch1 เป็นสัญญาณที่ได้รับ, R1 เป็นสัญญาณตรวจจับบิทข้อมูล
 R2 เป็นสัญญาณรีเซ็ต 74164 และ Ch2 เป็นสัญญาณควบคุมบัพเฟอร์


4.2.7 วงจรสร้างสัญญาณตรวจจับช่องสัญญาณสุดท้ายของเฟรมข้อมูล

เมื่อทำการต่อวงจร โมโนสเตเบิล เพื่อสร้างสัญญาณตรวจจับช่องสัญญาณสุดท้าย ดังรูปที่ 3.23 จะ
 ได้ผลการทดลองดังนี้




รูปที่ 4.33 แสดงผลการทดลองวงจร โมโนสเตเบิลของส่วนตรวจจับช่องสัญญาณสุดท้ายของเฟรมข้อมูล
 Ch1 เป็นสัญญาณในช่องสัญญาณที่ 8
 R1 เป็นสัญญาณจากขา 6 ของ 4017 ตัวที่ 2
 R2 เป็นอินพุทของ โมโนสเตเบิล และ Ch2 เป็นเอาต์พุทของ โมโนสเตเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.34 แสดงผลการทดลองส่วนสัญญาณตรวจจับช่องสัญญาณสุดท้ายของเฟรมข้อมูล
 Ch1 เป็นสัญญาณในช่องสัญญาณที่ 8 , R1 เป็นสัญญาณจากโมโนสเตเบิล
 Ch2 เป็นสัญญาณจากแอนด์เกต
 และ R2 เป็นสัญญาณจากแอนด์เกตที่มีตัวเก็บประจุต่อลงกราวด์อยู่



รูปที่ 4.35 แสดงผลการทดลองส่วนสัญญาณตรวจจับช่องสัญญาณสุดท้ายของเฟรมข้อมูล
 Ch1 เป็นสัญญาณในช่องสัญญาณที่ 8 , R2 เป็นสัญญาณจากแอนด์เกตที่มีตัวเก็บประจุอยู่
 และ Ch2 เป็นสัญญาณที่ได้จากการตรวจพบช่องสัญญาณสุดท้าย

และเมื่อทำการป้อนสัญญาณทั้ง 8 ช่องสัญญาณให้กับวงจรส่วนนี้ จะ ได้ผลการทดลองดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.36 แสดงผลการทดลองส่วนสัญญาณตรวจจับของสัญญาณสุดท้ายของเฟรมข้อมูล
 Ch1 เป็นสัญญาณที่ได้รับ , R2 และ R1 เป็นสัญญาณควบคุมช่องสัญญาณที่ 6 , 8
 และ Ch2 เป็นสัญญาณที่ได้จาก การตรวจพบช่องสัญญาณสุดท้าย


4.2.8 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

เมื่อทำการต่อวงจรส่วนสร้างสัญญาณควบคุมการทำงานของภาครับทั้งหมดเข้ากับส่วนรับข้อมูล
 คือวงจรแปลงสัญญาณข้อมูลอนุกรมเป็นสัญญาณข้อมูลขนานและวงจรแปลงสัญญาณดิจิทัลเป็น
 สัญญาณอนาล็อก จะ ได้ผลการทดลองดังนี้



รูปที่ 4.37 แสดงผลการทดลองของส่วนวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก
 Ch1 เป็นสัญญาณที่ได้รับ
 และ Ch2 เป็นเอาต์พุตของช่องสัญญาณที่ 2 จากตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.38 แสดงวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก


Ch1 เป็นสัญญาณที่ได้รับ

และCh2 เป็นเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

เมื่อป้อนอินพุตจากภาคส่ง1 ช่องสัญญาณ

4.2.9 วงจรคีมัลติเพล็กซ์

เมื่อทำการต่อวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก เข้ากับวงจรรับเฟเดอร์ และอนาล็อกสวิทช์ และป้อนสัญญาณควบคุมต่างๆ ดังรูปที่ 3.26 จะได้ผลการทดลองดังนี้



รูปที่ 4.39 แสดงผลการทดลองอนาล็อกสวิทช์ (ไอซี 4066) ทางด้านรับ


R1 เป็นอินพุตของ 4066 , Ch2 เป็นสัญญาณควบคุม

และR2 เป็นเอาต์พุตของ 4066 ทางด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.10 วงจรกรองความถี่ต่ำผ่าน


เมื่อทำการต่อวงจรกรองความถี่ต่ำผ่านแบบบัพเตอร์เวิร์ทออกเคอร์ 10 ที่มีความถี่คัทออฟที่ 3.5 กิโลเฮิร์ต ดังรูปที่ 3.28 แล้วป้อนอินพุตที่ได้จากเอาต์พุตของอนาล็อกสวิตช์ จะ ได้ผลการทดลอง ดังนี้



รูปที่ 4.40 แสดงผลการทดลองวงจรกรองความถี่ต่ำผ่าน

R2 เป็นสัญญาณอินพุต และ Ch2 เป็นเอาต์พุตของวงจรกรองความถี่ต่ำผ่านด้านภาครับ

และเมื่อทำการต่อวงจรขยายสัญญาณแบบกลับเฟสดังรูป 3.5 จะ ได้ผลการทดลองดังนี้



รูปที่ 4.41 แสดงผลการทดลองวงจรขยายสัญญาณแบบกลับเฟส

R1 เป็นสัญญาณอินพุต และ Ch2 เป็นเอาต์พุตของวงจรขยายสัญญาณแบบกลับเฟสทางภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 แสดงผลการทดลองวงจรกรองความถี่ต่ำแบบบัสเตอร์เวอร์ทอเคอร์ 5 คัทออฟ 3.5 kHz


ความถี่ (kHz)	$20\log(V_{out}/V_{in})$ (dB)	ความถี่ (kHz)	$20\log(V_{out}/V_{in})$ (dB)
0.1	0.000	3.1	-0.446
0.2	0.000	3.2	-0.677
0.3	0.000	3.3	-1.310
0.4	0.000	3.4	-1.618
0.5	0.000	3.5	-2.499
0.6	0.000	3.6	-3.742
0.7	0.000	3.7	-4.152
0.8	0.000	3.8	-4.612
0.9	0.000	3.9	-5.193
1	0.000	4	-6.021
1.1	0.000	4.1	-7.744
1.2	0.000	4.2	-8.404
1.3	0.000	4.3	-8.636
1.4	0.000	4.4	-8.874
1.5	0.000	4.5	-9.319
1.6	0.129	4.6	-9.630
1.7	0.172	4.7	-10.173
1.8	0.086	4.8	-10.458
1.9	0.086	4.9	-11.213
2	0.129	5	-12.252
2.1	0.214	5.1	-12.956
2.2	0.257	5.2	-13.556
2.3	0.172	5.3	-13.556
2.4	0.214	5.4	-13.979
2.5	0.129	5.5	-14.657
2.6	0.000	5.6	-15.650
2.7	-0.087	5.7	-16.478
2.8	-0.087	5.8	-17.393
2.9	-0.087	5.9	-17.393
3	-0.131	6	-17.393

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ (kHz)	$20\log(V_{out}/V_{in})$ (dB)
6.1	-17.621
6.2	-18.062
6.3	-18.416
6.4	-18.416
6.5	-19.172
6.6	-20.000
6.7	-20.000
6.8	-20.446
6.9	-21.412
7	-21.412
7.1	-21.514
7.2	-21.938
7.3	-22.270
7.4	-22.499
7.5	-22.615
7.6	-23.098
7.7	-23.479
7.8	-23.742

ความถี่ (kHz)	$20\log(V_{out}/V_{in})$ (dB)
7.9	-23.742
8	-24.437
9	-27.131
10	-29.119
i1	-29.119
12	-29.370
13	-29.630
14	-29.762
15	-29.762
16	-29.244
17	-29.630
18	-29.897
19	-29.762
20	-30.173
30	-30.173
40	-30.034
50	-30.173

กราฟแสดงการตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทออร์เดอร์ 5
คัทออฟ 3.5kHz




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 แสดงผลการทดลองวงจรกรองความถี่ต่ำแบบบัพเตอร์เวอร์ทอเคอร์ 10 คัทออฟ 3.5 kHz


ความถี่ (kHz)	$20\log(V_{out}/V_{in})$ (dB)	ความถี่ (kHz)	$20\log(V_{out}/V_{in})$ (dB)
0.1	0.000	3.1	-4.041
0.2	0.000	3.2	-4.913
0.3	0.000	3.3	-5.288
0.4	0.000	3.4	-6.745
0.5	0.000	3.5	-7.371
0.6	0.000	3.6	-8.223
0.7	0.000	3.7	-8.778
0.8	0.000	3.8	-12.252
0.9	0.000	3.9	-13.979
1	-0.140	4	-14.334
1.1	-0.574	4.1	-14.517
1.2	-0.649	4.2	-14.895
1.3	-1.032	4.3	-15.041
1.4	-1.110	4.4	-15.391
1.5	-1.351	4.5	-15.650
1.6	-1.351	4.6	-15.810
1.7	-1.432	4.7	-15.918
1.8	-1.766	4.8	-16.027
1.9	-1.938	4.9	-16.250
2	-2.114	5	-16.478
2.1	-2.384	5.1	-16.713
2.2	-2.476	5.2	-16.893
2.3	-2.476	5.3	-17.077
2.4	-2.615	5.4	-17.266
2.5	-2.999	5.5	-17.523
2.6	-2.950	5.6	-17.788
2.7	-3.098	5.7	-18.062
2.8	-3.350	5.8	-18.416
2.9	-3.557	5.9	-18.711
3	-3.986	6	-18.862

ความถี่ (kHz)	20log(Vout/Vin) (dB)	ความถี่ (kHz)	20log(Vout/Vin) (dB)
6.1	-19.016	7.9	-22.158
6.2	-19.172	8	-22.499
6.3	-19.412	9	-22.270
6.4	-19.576	10	-22.384
6.5	-19.743	11	-23.098
6.6	-20.000	12	-23.098
6.7	-20.175	13	-23.609
6.8	-20.537	14	-23.876
6.9	-20.915	15	-23.742
7	-21.110	16	-24.013
7.1	-21.110	17	-24.013
7.2	-21.110	18	-23.876
7.3	-21.012	19	-23.609
7.4	-21.514	20	-24.013
7.5	-21.412	30	-24.437
7.6	-21.618	40	-24.731
7.7	-21.724	50	-26.021
7.8	-21.938		

กราฟแสดงการตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอเดอร์ 10
คัทออฟ 3.5kHz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.42 แสดงวงจรและอุปกรณ์ต่าง ๆ ของภาคส่ง



รูปที่ 4.43 แสดงวงจรและอุปกรณ์ต่าง ๆ ของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.44 แสดงการต่อใช้งานระหว่างเครื่องส่งและเครื่องรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 บทวิจารณ์และบทสรุป

โครงการนี้เป็นโครงการเกี่ยวกับการออกแบบและสร้างระบบสื่อสารแบบดิจิทัลผ่านเส้นใยแสง โดยใช้สัญญาณดิจิทัลจากสัญญาณพัลส์โค้ดมอดูเลชันของสัญญาณเสียงที่มีการมัลติเพล็กซ์แบบแบ่งเวลา โดยโครงการนี้ใช้การมัลติเพล็กซ์แบบแบ่งเวลากับสัญญาณเสียงหลายช่องสัญญาณ แล้วจึงเข้าไปยังวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล เพื่อลดจำนวนวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลซึ่งมีราคาแพง นอกจากนี้กระบวนการส่งสัญญาณดิจิทัลที่มีหลายช่องสัญญาณนี้ใช้การส่งแบบอะซิงโครนัสซึ่งมีรูปแบบเฉพาะ โดยใช้การสร้างสัญญาณควบคุมการอ่านบิตข้อมูล และการชิงโครไนซ์ช่องสัญญาณจากรูปแบบของเฟรมข้อมูล ในส่วนการส่งสัญญาณผ่านเส้นใยแสงนั้น ใช้แสงที่มีความยาวคลื่น 850 นาโนเมตร สำหรับปัญหาของโครงการนี้ คือ สัญญาณรบกวนในระบบ การคัปปลิงแสงเข้าเส้นใยแสงที่ต้องการความแม่นยำมาก ปัญหาเกี่ยวกับความผิดพลาดและการออกแบบวงจร





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HFE4020-313/XXX

Fiber Optic LED

FEATURES

- Power out designed for drive currents between 10 and 100 mA
- Wave solderable
- Optimized for linear optical output with drive currents between 10 mA and 100 mA
- High speed: 85 MHz
- Mounting options
 - SMA single hole
 - ST single hole
 - SMA PCB
 - ST PCB
 - SMA 4 hole

DESCRIPTION

The HFE4020-313/XXX is a high radiance GaAlAs 850 nanometer LED optimized for coupling into small fiber core diameters at a forward current of 10 to 100 mA. The patented "Caprock"™ LED chip combines high power coupling with wide bandwidth. The peak wavelength is matched for use with Honeywell silicon fiber optic detectors and receivers. When the HFE4020-313/XXX is used at elevated temperatures, thermal resistance must be taken into consideration.

APPLICATION

The HFE4020-313/XXX is a high radiance LED packaged in a fiber optic connector that aligns the optical axis of the base component to the axis of the optical fiber. Data rates can vary from DC to above 85 MHz depending upon component application. The LED converts electrical current into optical power that can be used in fiber optic communications. As the current varies (typically from 10 to 100 mA), the light intensity increases proportionally.

The HFE4020-313/XXX LED is designed to give high fiber coupled power (high radiance into a standard fiber optic cable). In order to enhance the light being sent into a fiber optic cable, a 0.30 mm diameter glass microlens is placed over the "Caprock"™ junction. The microlens collimates the light, increasing the intensity directed toward a fiber optic cable. This creates a "SWEET SPOT" of power, allowing greater power to be launched into standard fiber optic cables.

Honeywell reserves the right to make changes in order to improve design and supply the best products possible.

HFE4020-313/XXX

Fiber Optic LED

ELECTRO-OPTICAL CHARACTERISTICS (-40°C < T_c < 100°C unless otherwise stated)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	TEST CONDITIONS
Fiber Coupled Power	P _{oc}	30	60		μW	I _F = 50 mA, 100/140 micron, 0.29 NA fiber, T = 25°C ⁽¹⁾
		-15.2	-12.2		dBm	
Forward Voltage	V _F		1.70	2.00	V	I _F = 100 mA
Reverse Voltage	B _{VR}	1.0	5.0		V	I _R = 10 μA
Peak Wavelength	λ _P		850		nm	I _F = 100 mA DC
Spectral Bandwidth	Δλ		50		nm	I _F = 100 mA DC
Response Time					ns	1 V Prebias, 100 mA peak
T = 25°C, 10-90%	t _R		6	8		
T = 25°C, 90-10%	t _F		8	10		
-40 < T < +100°C, 10-90%	t _R		6	9		
-40 < T < +100°C, 90-10%	t _F		8	11		
Analog Bandwidth	BWE		85		MHz	I _F = 100 mA DC, small signal sinusoidal modulation
P _O Temperature Coefficient	ΔP _O /ΔT		-0.019		dB/°C	I _F = 100 mA
Series Resistance	r _S		4.0		Ω	DC
Capacitance	C		70		pF	V _R = 0 V, f = 1 MHz
Thermal Resistance			250		°C/W	Heat sunked

Notes

1. HFE4020-313/XXX is tested using a 100/140 micron fiber cable. Actual coupled power values may vary due to mechanical alignment procedures and/or receptacle and fiber tolerances.

ABSOLUTE MAXIMUM RATINGS

(25°C Free-Air Temperature unless otherwise noted)

Storage temperature	-40 to +100°C
Case operating temperature	-40 to +100°C
Lead solder temperature	260°C, 10 s
Continuous forward current (heat sunked)	100 mA
Reverse voltage	1 V @ 10 μA

Stresses greater than those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational section of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.

FIBER INTERFACE

Honeywell LEDs are designed to interface with multimode fiber with sizes ranging from 50/ 15 to 100/130 microns. Honeywell performs final tests using 50/ 15 micron core fiber. All multimode fiber optic cables between 50/ 15 and 100/130 should operate with similar excellent performance. See table for typical powers.

TYPICAL COUPLED POWER (μW/dBm) @ I_F = 50 mA

Dia.	Index	N.A.	-313
50/125	Graded	0.20	10/-19.9
62.5/125	Graded	0.28	19/-17.1
100/140	Graded	0.29	60/-12.2

HFE4020-313/XXX

Fiber Optic LED

ORDER GUIDE

Description	Catalog Listing
Standard screening, typical power out 60 μ W	HFE4020-313/XXX

MOUNTING OPTIONS

substitute XXX with one of the following 3 letter combinations

- SMA single hole - AAA
- ST single hole - BAA
- SMA PCB - ABA
- ST PCB - BBA
- SMA 4 hole - ADA

Dimensions on page 203

WARNING

Under certain application conditions, the infrared optical output of this device may exceed Class 1 eye safety limits, as defined by IEC 625-1 (1993-11). Do not use magnification (such as a microscope or other focusing equipment) when viewing the device's output.

CAUTION

The inherent design of this component causes it to be sensitive to electrostatic discharge (ESD). To prevent ESD-induced damage and/or degradation to equipment, take normal ESD precautions when handling this product.



Fig. 1 Typical Optical Power Output vs Forward Current




Fig. 2 Typical Spectral Output vs Wavelength





Fig. 3 Typical Optical Power Output vs Case Temperature



All Performance Curves Show Typical Values

Honeywell reserves the right to make changes in order to improve design and supply the best products possible.

Honeywell

HFD3023-002/XXX

5 Mbit Direct Coupled Receiver

FEATURES

- Converts fiber optic input signals to TTL digital outputs
- Typical sensitivity 2 μW peak (-27 dBm)
- Wide variety of cable options, operates with 50/125, 62.5/125, and 100/140 μm cables
- Direct coupled receiver circuit
- Designed to operate with Honeywell 850 nm LEDs
- Single 5 V supply requirement
- Wave solderable
- Mounting options
 - SMA single hole
 - ST single hole
 - SMA PCB
 - ST PCB
 - SMA 4 hole

DESCRIPTION

The HFD3023-002/XXX is a sensitive Direct Coupled (DC) optical receiver designed for use in short distance, 850 nm fiber optic systems. The receiver contains a monolithic IC, consisting of a photodiode, DC amplifier, and open collector Schottky output transistor. The output allows it to be directly interfaced with standard TTL circuits. The HFD3023-002/XXX receiver is comprised of a HFD3023 receiver component packaged in a fiber optic connector.

APPLICATION

The HFD3023-002/XXX fiber optic receiver converts the optical signal in a point to point data communications fiber optic link to a TTL output. Its 0.006 in. photodiode with a 0.024 in. microlens (to enhance the optics) is mechanically centered within the fiber optic connector.

Electrical isolation is important in obtaining the maximum performance. A 0.1 μF bypass capacitor must be connected between V_{CC} and ground. This minimizes power supply noise, increasing the signal quality. Shielding can also reduce coupled noise, through use of ground plane PCB, shielding around the device, and shielding around the leads.

The HFD3023-002/XXX is designed for a wide optical input range. The optical input dynamic range is guaranteed from the maximum sensitivity of 3.0 μW to 100 μW or greater than 15 dB.


HFD3023-002/XXX

5 Mbit Direct Coupled Receiver

APPLICATION (continued)

Optical power from the fiber strikes the photodiode and is converted to electrical current. This current couples to the DC amplifier, which drives an open collector transistor output. The output when connected to a pull up resistor can interface to TTL loads. The electrical signal is the inverse of the input light signal. When light strikes the photodiode, the output is a low logic level. When no light strikes the photodiode, the output is a high logic level.

Pulse Width Distortion (PWD) is an increase in the output pulse width (for high level optical input). The typical performance curves illustrate how PWD varies with optical power, temperature and frequency for the HFD3023-002/XXX. The amount of PWD that a given system can tolerate without an error due to a missing bit of information, is dependent upon system considerations. The output of the HFD3023-002/XXX will typically connect to the input of some form of a serial interface adaptor IC. The specifications for that IC govern the amount of PWD that can be tolerated in the system.



Honeywell reserves the right to make changes in order to improve design and supply the best products possible.

Honeywell

471

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HFD3023-002/XXX

5 Mbit Direct Coupled Receiver

ELECTRO-OPTICAL CHARACTERISTICS

(V_{CC} = 5.0 VDC, T_C = 25°C unless otherwise stated)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	TEST CONDITIONS
Minimum Input Sensitivity	P _{IN} (Peak)		2	3	μW	f = 2.5 MHz, 100/140 μm core fiber λ = 850 nm, Duty Cycle = 50% P _{WD} ≤ 10%
Minimum Input Sensitivity			-27	-25.2	dBm	
Minimum Input Sensitivity						
High Level Logic Output Voltage	V _{OH}	2.4	4.5		V	P _{IN} ≤ 0.1 μW, R _L = 560 Ω
Low Level Logic Output Voltage	V _{OL}		0.25	0.5	V	P _{IN} ≥ 3 μW, R _L = 560 Ω
Power Supply Current	I _{CC}		4.5	6.5	mA	P _{IN} ≤ 0.1 μW
Power Supply Current			13	15		P _{IN} ≥ 3 μW
Rise Time	t _R		6	9	ns	P _{IN} = 10 μW, V _O = 0.5 to 2.4V
Fall Time	t _F		6	9	ns	P _{IN} = 10 μW, V _O = 2.4 to 0.5 V
Pulse Width Distortion	P _{WD}				%	f = 2.5MHz, Duty Cycle = 50%
			5	10		P _{IN} = 3 μW peak
			25	35		P _{IN} = 80 μW peak

ABSOLUTE MAXIMUM RATINGS

(T_{case} = 25°C unless otherwise noted)

Storage temperature	-40 to +100°C
Operating temperature	-40 to +100°C
Lead solder temperature	260°C for 10 s
Junction temperature	150°C
Supply voltage	+6.0 V

Stresses greater than those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational section of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.

RECOMMENDED OPERATING CONDITIONS

Operating temperature	-40 to +85°C
Supply voltage	+4.5 to +5.5 V
Optical input power	3.0 to 100 μW
Optical signal pulse width	> 100 ns
Optical signal edges (10 to 90%)	< 20 ns

HFD3023-002/XXX

5 Mbit Direct Coupled Receiver

ORDER GUIDE

Description	Catalog Listing
Fiber Optic Direct Coupled Receiver	HFD3023-002/XXX

MOUNTING OPTIONS

Substitute XXX with one of the following 3 letter combinations

SMA single hole	- AAA
ST single hole	- BAA
SMA PCB	- ABA
ST PCB	- BBA
SMA 4 hole	- ADA


Dimensions on page 441

CAUTION

The inherent design of this component causes it to be sensitive to electrostatic discharge (ESD). To prevent ESD-induced damage and/or degradation to equipment, take normal ESD precautions when handling this product.




BLOCK DIAGRAM



FIBER INTERFACE

Honeywell detectors are designed to interface with multimode fibers with sizes (core/cladding diameters) ranging from 50/125 to 200/230 microns. Honeywell performs final tests using 100/140 micron core fiber. The fiber chosen by the end user will depend upon a number of application issues (distance, link budget, cable attenuation, splice attenuation, and safety margin). The 50/125 and 62.5/125 micron fibers have the advantages of high bandwidth and low cost, making them ideal for higher bandwidth installations. The use of 100/140 and 200/230 micron core fibers results in greater power being coupled by the transmitter, making it easier to splice or connect in bulkhead areas. Optical cables can be purchased from a number of sources.

SWITCHING WAVEFORM



Honeywell reserves the right to make changes in order to improve design and supply the best products possible.

Honeywell

473

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HFD3023-002/XXX

5 Mbit Direct Coupled Receiver

Fig. 1 Pulse Width Distortion vs Optical Input Power




Fig. 2 Pulse Width Distortion vs Temperature




Fig. 3 Pulse Width Distortion vs Frequency





Fig. 4 Propagation Delay Time vs Peak Optical Input Power



ADC0820 8-Bit High Speed μ P Compatible A/D Converter with Track/Hold Function

General Description

By using a half-flash conversion technique, the 8-bit ADC0820 CMOS A/D offers a 1.5 μ s conversion time and dissipates only 75 mW of power. The half-flash technique consists of 32 comparators, a most significant 4-bit ADC and a least significant 4-bit ADC.

The input to the ADC0820 is tracked and held by the input sampling circuitry eliminating the need for an external sample-and-hold for signals moving at less than 100 mV/ μ s.

For ease of interface to microprocessors, the ADC0820 has been designed to appear as a memory location or I/O port without the need for external interfacing logic.

Key Specifications


■ Resolution	8 Bits
■ Conversion Time	2.5 μ s Max (RD Mode) 1.5 μ s Max (WR-RD Mode)
■ Low Power	75 mW Max
■ Total Unadjusted Error	$\pm 1/2$ LSB and ± 1 LSB

Features

- Built-in track-and-hold function
- No missing codes
- No external clocking
- Single supply — 5 V_{CC}
- Easy interface to all microprocessors, or operates stand-alone
- Latched TRI-STATE[®] output
- Logic inputs and outputs meet both MOS and T²L voltage level specifications
- Operates ratiometrically or with any reference value equal to or less than V_{CC}
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Overflow output available for cascading
- 0.3" standard width 20-pin DIP
- 20-pin molded chip carrier package
- 20-pin small outline package
- 20-pin shrink small outline package (SSOP)

Connection and Functional Diagrams


Dual-In-Line, Small Outline and SSOP Packages



Top View

DS005501-1

Molded Chip Carrier Package



DS005501-33

TRI-STATE[®] is a registered trademark of National Semiconductor Corporation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Connection and Functional Diagrams (Continued)




FIGURE 1.

Ordering Information

Part Number	Total Unadjusted Error	Package	Temperature Range
ADC0820BCV	$\pm \frac{1}{2}$ LSB	V20A—Molded Chip Carrier	0°C to +70°C
ADC0820BCWM		M20B—Wide Body Small Outline	0°C to +70°C
ADC0820BCN		N20A—Molded DIP	0°C to +70°C
ADC0820CCJ	± 1 LSB	J20A—Cerdip	-40°C to +85°C
ADC0820CCWM		M20B—Wide Body Small Outline	0°C to +70°C
ADC0820CIWM		M20B—Wide Body Small Outline	-40°C to +85°C
ADC0820CCN		N20A—Molded DIP	0°C to +70°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1, 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage (V_{CC})	10V
Logic Control Inputs	-0.2V to V_{CC} +0.2V
Voltage at Other Inputs and Output	-0.2V to V_{CC} +0.2V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
Input Current at Any Pin (Note 5)	1 mA
Package Input Current (Note 5)	4 mA
ESD Susceptibility (Note 9)	1200V
Lead Temp. (Soldering, 10 sec.)	
Dual-In-Line Package (plastic)	260°C

Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

Operating Ratings (Notes 1, 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0820CCJ	-40°C $\leq T_A \leq$ +85°C
ADC0820CIWM	-40°C $\leq T_A \leq$ +85°C
ADC0820BCN, ADC0820CCN	0°C $\leq T_A \leq$ 70°C
ADC0820BCV	0°C $\leq T_A \leq$ 70°C
ADC0820BCWM, ADC0820CCWM	0°C $\leq T_A \leq$ 70°C
V_{CC} Range	4.5V to 8V

Converter Characteristics

The following specifications apply for RD mode (pin 7=0), $V_{CC}=5V$, $V_{REF(+)}=5V$, and $V_{REF(-)}=GND$ unless otherwise specified. **Boldface limits apply from T_{MIN} to T_{MAX} ; all other limits $T_A=T_J=25^\circ\text{C}$.**

Parameter	Conditions	ADC0820CCJ			ADC0820BCN, ADC0820CCN ADC0820BCV, ADC0820BCWM ADC0820CCWM, ADC0820CIWM			Limit Units
		Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	
Resolution			8		8	8	8	Bits
Total Unadjusted Error (Note 3)	ADC0820BCN, BCWM ADC0820CCJ ADC0820CCN, CCWM, CIWM, ADC0820CCMSA		± 1		$\pm 1/2$ ± 1 ± 1	$\pm 1/2$ ± 1 ± 1	± 1 ± 1 ± 1	LSB LSB LSB
Minimum Reference Resistance		2.3	1.00		2.3	1.2		k Ω
Maximum Reference Resistance		2.3	6		2.3	5.3	6	k Ω
Maximum $V_{REF(+)}$ Input Voltage			V_{CC}		V_{CC}	V_{CC}	V_{CC}	V
Minimum $V_{REF(-)}$ Input Voltage			GND		GND	GND	GND	V
Minimum $V_{REF(+)}$ Input Voltage			$V_{REF(-)}$		$V_{REF(-)}$	$V_{REF(-)}$	$V_{REF(-)}$	V
Maximum $V_{REF(-)}$ Input Voltage			$V_{REF(+)}$		$V_{REF(+)}$	$V_{REF(+)}$	$V_{REF(+)}$	V
Maximum V_{IN} Input Voltage			$V_{CC}+0.1$		$V_{CC}+0.1$	$V_{CC}+0.1$	$V_{CC}+0.1$	V
Minimum V_{IN} Input Voltage			GND-0.1		GND-0.1	GND-0.1	GND-0.1	V
Maximum Analog Input Leakage Current	$CS = V_{CC}$ $V_{IN} = V_{CC}$ $V_{IN} = GND$		3 -3		0.3 -0.3	3 -3	3 -3	μA μA
Power Supply Sensitivity	$V_{CC}=5V \pm 5\%$	$\pm 1/16$	$\pm 1/4$		$\pm 1/16$	$\pm 1/4$	$\pm 1/4$	LSB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DC Electrical Characteristics

The following specifications apply for $V_{CC}=5V$, unless otherwise specified. Boldface limits apply from T_{MIN} to T_{MAX} ; all other limits $T_A=T_J=25^\circ C$.

Parameter	Conditions	ADC0820CCJ			ADC0820BCN, ADC0820CCN ADC0820BCV, ADC0820BCWM ADC0820CCWM, ADC0820CIWM			Limit Units
		Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	
$V_{IN(1)}$, Logical "1" Input Voltage	$V_{CC}=5.25V$	\overline{CS} , \overline{WR} , \overline{RD}	2.0			2.0	2.0	V
		Mode	3.5			3.5	3.5	V
$V_{IN(0)}$, Logical "0" Input Voltage	$V_{CC}=4.75V$	\overline{CS} , \overline{WR} , \overline{RD}	0.8			0.8	0.8	V
		Mode	1.5			1.5	1.5	V
$I_{IN(1)}$, Logical "1" Input Current	$V_{IN(1)}=5V$; \overline{CS} , \overline{RD}		0.005	1		0.005	1	μA
	$V_{IN(1)}=5V$; \overline{WR}		0.1	3		0.1	3	μA
	$V_{IN(1)}=5V$; Mode		50	200		50	200	μA
$I_{IN(0)}$, Logical "0" Input Current	$V_{IN(0)}=0V$; \overline{CS} , \overline{RD} , \overline{WR} , Mode		-0.005	-1		-0.005	-1	μA
$V_{OUT(1)}$, Logical "1" Output Voltage	$V_{CC}=4.75V$, $I_{OUT}=-360 \mu A$; $\overline{DB0}-\overline{DB7}$, \overline{OFL} , \overline{INT}			2.4		2.8	2.4	V
	$V_{CC}=4.75V$, $I_{OUT}=-10 \mu A$; $\overline{DB0}-\overline{DB7}$, \overline{OFL} , \overline{INT}			4.5		4.6	4.5	V
	$V_{CC}=4.75V$, $I_{OUT}=1.6 \text{ mA}$; $\overline{DB0}-\overline{DB7}$, \overline{OFL} , \overline{INT} , \overline{RDY}			0.4		0.34	0.4	V
I_{OUT} , TRI-STATE Output Current	$V_{OUT}=5V$; $\overline{DB0}-\overline{DB7}$, \overline{RDY}		0.1	3		0.1	3	μA
	$V_{OUT}=0V$; $\overline{DB0}-\overline{DB7}$, \overline{RDY}		-0.1	-3		-0.1	-3	μA
I_{SOURCE} , Output Source Current	$V_{OUT}=0V$; $\overline{DB0}-\overline{DB7}$, \overline{OFL} , \overline{INT}		-12	-6		-12	-7.2	mA
			-9	-4.0		-9	-5.3	mA
I_{SINK} , Output Sink Current	$V_{OUT}=5V$; $\overline{DB0}-\overline{DB7}$, \overline{OFL} , \overline{INT} , \overline{RDY}		14	7		14	8.4	mA
I_{CC} , Supply Current	$\overline{CS}=\overline{WR}=\overline{RD}=0$		7.5	15		7.5	13	mA

AC Electrical Characteristics

The following specifications apply for $V_{CC}=5V$, $t_r=t_f=20 \text{ ns}$, $V_{REF(+)}=5V$, $V_{REF(-)}=0V$ and $T_A=25^\circ C$ unless otherwise specified.

Parameter	Conditions	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
t_{CRD} , Conversion Time for RD Mode	Pin 7 = 0, Figure 2	1.6		2.5	μs
t_{ACC0} , Access Time (Delay from Falling Edge of \overline{RD} to Output Valid)	Pin 7 = 0, Figure 2	$t_{CRD}+20$		$t_{CRD}+50$	ns
t_{CWR-RD} , Conversion Time for WR-RD Mode	Pin 7 = V_{CC} ; $t_{WR} = 600 \text{ ns}$, $t_{RD}=600 \text{ ns}$; Figures 3, 4			1.52	μs
	t_{WR} , Write Time	Min	Pin 7 = V_{CC} ; Figures 3, 4	600	
Max		(Note 4) See Graph	50		μs
t_{RD} , Read Time	Min	Pin 7 = V_{CC} ; Figures 3, 4 (Note 4) See Graph	600		ns
t_{ACC1} , Access Time (Delay from Falling Edge of \overline{RD} to Output Valid)	Pin 7 = V_{CC} , $t_{RD} < t_r$; Figure 3 $C_L=15 \text{ pF}$	190		280	ns
	$C_L=100 \text{ pF}$	210		320	ns

AC Electrical Characteristics (Continued)

The following specifications apply for $V_{CC}=5V$, $t_r=t_f=20$ ns, $V_{REF(+)}=5V$, $V_{REF(-)}=0V$ and $T_A=25^\circ C$ unless otherwise specified.

Parameter	Conditions	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
t_{ACC2} , Access Time (Delay from Falling Edge of \overline{RD} to Output Valid)	Pin 7 = V_{CC} , $t_{RD} > t_i$; Figure 4 $C_L = 15$ pF	70		120	ns
	$C_L = 100$ pF	90		150	ns
t_{ACC3} , Access Time (Delay from Rising Edge of RDY to Output Valid)	$R_{PULLUP} = 1k$ and $C_L = 15$ pF	30			ns
t_i , Internal Comparison Time	Pin 7 = V_{CC} ; Figures 4, 5 $C_L = 50$ pF	800		1300	ns
t_{1H} , t_{0H} , TRI-STATE Control (Delay from Rising Edge of \overline{RD} to Hi-Z State)	$R_L = 1k$, $C_L = 10$ pF	100		200	ns
t_{INTL} , Delay from Rising Edge of \overline{WR} to Falling Edge of \overline{INT}	Pin 7 = V_{CC} , $C_L = 50$ pF $t_{RD} > t_i$; Figure 4 $t_{RD} < t_i$; Figure 3			t_i	ns
			$t_{RD} + 200$	$t_{RD} + 290$	ns
t_{INTH} , Delay from Rising Edge of \overline{RD} to Rising Edge of \overline{INT}	Figures 2, 3, 4 $C_L = 50$ pF	125		225	ns
t_{INTHWR} , Delay from Rising Edge of \overline{WR} to Rising Edge of \overline{INT}	Figure 5, $C_L = 50$ pF	175		270	ns
t_{RDY} , Delay from \overline{CS} to RDY	Figure 2, $C_L = 50$ pF, Pin 7 = 0	50		100	ns
t_{D} , Delay from \overline{INT} to Output Valid	Figure 5	20		50	ns
t_{RH} , Delay from \overline{RD} to \overline{INT}	Pin 7 = V_{CC} , $t_{RD} < t_i$ Figure 3			290	ns
				500	ns
t_p , Delay from End of Conversion to Next Conversion	Figures 2, 3, 4, 5 (Note 4) See Graph				ns
Slew Rate, Tracking		0.1			V/ μ s
C_{VIN} , Analog Input Capacitance		45			pF
C_{OUT} , Logic Output Capacitance		5			pF
C_{IN} , Logic Input Capacitance		5			pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to the GND pin, unless otherwise specified.

Note 3: Total unadjusted error includes offset, full-scale, and linearity errors.

Note 4: Accuracy may degrade if t_{WR} or t_{RD} is shorter than the minimum value specified. See Accuracy vs t_{WR} and Accuracy vs t_{RD} graphs.

Note 5: When the input voltage (V_{IN}) at any pin exceeds the power supply rails ($V_{IN} < V^-$ or $V_{IN} > V^+$) the absolute value of current at that pin should be limited to 1 mA or less. The 4 mA package input current limits the number of pins that can exceed the power supply boundaries with a 1 mA current limit to four.

Note 6: Typicals are at $25^\circ C$ and represent most likely parametric norm.


Note 7: Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 8: Design limits are guaranteed but not 100% tested. These limits are not used to calculate outgoing quality levels.


Note 9: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TRI-STATE Test Circuits and Waveforms




DS005501-3



DS005501-4




DS005501-5



DS005501-6

Timing Diagrams



DS005501-7

Note: On power-up the state of \overline{INT} can be high or low.

FIGURE 2. RD Mode (Pin 7 is Low)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Timing Diagrams (Continued)




FIGURE 3. WR-RD Mode (Pin 7 is High and $t_{RD} < t_t$)




FIGURE 4. WR-RD Mode (Pin 7 is High and $t_{RD} > t_t$)





FIGURE 5. WR-RD Mode (Pin 7 is High)
Stand-Alone Operation


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics


Logic Input Threshold Voltage vs Supply Voltage




Conversion Time (RD Mode) vs Temperature




Power Supply Current vs Temperature (not including reference ladder)




Accuracy vs t_{WR}




Accuracy vs t_{RD}




Accuracy vs t_p




Accuracy vs V_{REF}
[$V_{REF} = V_{REF(+)} - V_{REF(-)}$]



t_i , Internal Time Delay vs Temperature



Output Current vs Temperature



$$*1 \text{ LSB} = \frac{V_{REF}}{256}$$

DAC0808 8-Bit D/A Converter

General Description


The DAC0808 is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF}/256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 is independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.


Features

- Relative accuracy: $\pm 0.19\%$ error maximum
- Full scale current match: ± 1 LSB typ
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: $8 \text{ mA}/\mu\text{s}$
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

Block and Connection Diagrams



Dual-In-Line Package




Top View
Order Number DAC0808
See NS Package M16A or N16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Block and Connection Diagrams (Continued)

Small-Outline Package



Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	N PACKAGE (N16A) (Note 1)		SO PACKAGE (M16A)
		DAC0808LCN	MC1408P8	DAC0808LCM
8-bit	0°C ≤ T _A ≤ +75°C			

Note 1: Devices may be ordered by using either order number.

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Power Supply Voltage

V_{CC} +18 V_{DC}
 V_{EE} -18 V_{DC}

Digital Input Voltage, V_5 - V_{12} -10 V_{DC} to +18 V_{DC}

Applied Output Voltage, V_O -11 V_{DC} to +18 V_{DC}

Reference Current, I_{14} 5 mA

Reference Amplifier Inputs, V_{14} , V_{15} V_{CC} , V_{EE}

Power Dissipation (Note 4) 1000 mW

ESD Susceptibility (Note 5) TBD

Storage Temperature Range -65°C to +150°C

Lead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (Plastic) 260°C

Dual-In-Line Package (Ceramic) 300°C

Surface Mount Package

Vapor Phase (60 seconds) 215°C

Infrared (15 seconds) 220°C

Operating Ratings

Temperature Range

$T_{MIN} \leq T_A \leq T_{MAX}$

DAC0808

$0 \leq T_A \leq +75^\circ\text{C}$

Electrical Characteristics

($V_{CC} = 5V$, $V_{EE} = -15 V_{DC}$, $V_{REF}/R_{14} = 2 \text{ mA}$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E_r	Relative Accuracy (Error Relative to Full Scale I_O)	(Figure 4)				%
	DAC0808LC (LM1408-8)				± 0.19	%
	Settling Time to Within $\frac{1}{2}$ LSB (Includes t_{PLH})	$T_A = 25^\circ\text{C}$ (Note 7), (Figure 5)		150		ns
t_{PLH} , t_{PHL}	Propagation Delay Time	$T_A = 25^\circ\text{C}$, (Figure 5)		30	100	ns
TCI_O	Output Full Scale Current Drift			± 20		ppm/°C
MSB	Digital Input Logic Levels	(Figure 3)				
V_{IH}	High Level, Logic "1"		2			V_{DC}
V_{IL}	Low Level, Logic "0"				0.8	V_{DC}
MSB	Digital Input Current	(Figure 3)				
	High Level	$V_{IH} = 5V$		0	0.040	mA
	Low Level	$V_{IL} = 0.8V$		-0.003	-0.8	mA
I_{15}	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3)				
		$V_{EE} = -5V$	0	2.0	2.1	mA
		$V_{EE} = -15V$, $T_A = 25^\circ\text{C}$	0	2.0	4.2	mA
I_O	Output Current	$V_{REF} = 2.000V$, $R_{14} = 1000\Omega$, (Figure 3)	1.9	1.99	2.1	mA
	Output Current, All Bits Low	(Figure 3)		0	4	μA
	Output Voltage Compliance (Note 3)	$E_r \leq 0.19\%$, $T_A = 25^\circ\text{C}$				
		$V_{EE} = -5V$, $I_{REF} = 1 \text{ mA}$			-0.55, +0.4	V_{DC}
		V_{EE} Below -10V			-5.0, +0.4	V_{DC}
$SR _{REF}$	Reference Current Slew Rate	(Figure 6)	4	8		mA/ μs
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu\text{A/V}$
I_{CC}	Power Supply Current (All Bits Low)	(Figure 3)		2.3	22	mA
I_{EE}				-4.3	-13	mA
V_{CC}	Power Supply Voltage Range	$T_A = 25^\circ\text{C}$, (Figure 3)	4.5	5.0	5.5	V_{DC}
V_{EE}			-4.5	-15	-16.5	V_{DC}
	Power Dissipation					

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

($V_{CC} = 5V$, $V_{EE} = -15V$, $V_{REF}/R14 = 2\text{ mA}$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	All Bits Low	$V_{CC} = 5V$, $V_{EE} = -5V$		33	170	mW
		$V_{CC} = 5V$, $V_{EE} = -15V$		106	305	mW
	All Bits High	$V_{CC} = 15V$, $V_{EE} = -5V$		90		mW
		$V_{CC} = 15V$, $V_{EE} = -15V$		160		mW

Note 2: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 3: Range control is not required.

Note 4: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^\circ\text{C}$, and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is 100°C/W . For the dual-in-line N package, this number increases to 175°C/W and for the small outline M package this number is 100°C/W .

Note 5: Human body model, 100 pF discharged through a $1.5\text{ k}\Omega$ resistor.

Note 6: All current switches are tested to guarantee at least 50% of rated current.

Note 7: All bits switched.

Note 8: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

Typical Application





FIGURE 1. +10V Output Digital to Analog Converter (Note 8)


Typical Performance Characteristics $V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ\text{C}$, unless otherwise noted

Logic Input Current vs Input Voltage




DS005687-14

Bit Transfer Characteristics



DS005687-15


Logic Threshold Voltage vs Temperature



DS005687-16


Typical Performance Characteristics $V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise noted (Continued)

Output Current vs Output Voltage (Output Voltage Compliance)




DS005687-17

Output Voltage Compliance vs Temperature




DS005687-18

Typical Power Supply Current vs Temperature




DS005687-19

Typical Power Supply Current vs VEE




DS005687-20

Typical Power Supply Current vs VCC



DS005687-21

Reference Input Frequency Response




DS005687-22

Unless otherwise specified: $R_{14} = R_{15} = 1\text{ k}\Omega$, $C = 15\text{ pF}$, pin 16 to V_{EE} ; $R_L = 50\Omega$, pin 4 to ground.

Curve A: Large Signal Bandwidth Method of Figure 7, $V_{REF} = 2\text{ Vp-p}$ offset 1V above ground.

Curve B: Small Signal Bandwidth Method of Figure 7, $R_L = 250\Omega$, $V_{REF} = 50\text{ mVp-p}$ offset 200 mV above ground.

Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp, $R_L = 50\Omega$, $R_S = 50\Omega$, $V_{REF} = 2V$, $V_S = 100\text{ mVp-p}$ centered at 0V).



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Quad Analog Switch/ Multiplexer/Demultiplexer High-Performance Silicon-Gate CMOS

The MC54/74HC4066 utilizes silicon-gate CMOS technology to achieve fast propagation delays, low ON resistances, and low OFF-channel leakage current. This bilateral switch/multiplexer/demultiplexer controls analog and digital voltages that may vary across the full power-supply range (from V_{CC} to GND).

The HC4066 is identical in pinout to the metal-gate CMOS MC14016 and MC14066. Each device has four independent switches. The device has been designed so that the ON resistances (R_{ON}) are much more linear over input voltage than R_{ON} of metal-gate CMOS analog switches.


This device is identical in both function and pinout to the HC4016. The ON/OFF control inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs. For analog switches with voltage-level translators, see the HC4316.

- Fast Switching and Propagation Speeds
- High ON/OFF Output Voltage Ratio
- Low Crosstalk Between Switches
- Diode Protection on All Inputs/Outputs
- Wide Power-Supply Voltage Range ($V_{CC} - GND$) = 2.0 to 12.0 Volts
- Analog Input Voltage Range ($V_{CC} - GND$) = 2.0 to 12.0 Volts
- Improved Linearity and Lower ON Resistance over Input Voltage than the MC14016 or MC14066 or HC4016
- Low Noise
- Chip Complexity: 44 FETs or 11 Equivalent Gates

MC54/74HC4066



J SUFFIX
CERAMIC PACKAGE
CASE 632-08



N SUFFIX
PLASTIC PACKAGE
CASE 646-06



D SUFFIX
SOIC PACKAGE
CASE 751A-03




DT SUFFIX
TSSOP PACKAGE
CASE 948G-01

ORDERING INFORMATION

MC54HCXXXJ	Ceramic
MC74HCXXXN	Plastic
MC74HCXXXD	SOIC
MC74HCXXXDT	TSSOP

LOGIC DIAGRAM



PIN ASSIGNMENT

X_A	1	14	V_{CC}
Y_A	2	13	A ON/OFF CONTROL
Y_B	3	12	D ON/OFF CONTROL
X_B	4	11	X_D
B ON/OFF CONTROL	5	10	Y_D
C ON/OFF CONTROL	6	9	Y_C
GND	7	8	X_C

FUNCTION TABLE

On/Off Control Input	State of Analog Switch
L	Off
H	On



MC54/74HC4066

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	Positive DC Supply Voltage (Referenced to GND)	- 0.5 to + 14.0	V
V _{IS}	Analog Input Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
V _{in}	Digital Input Voltage (Referenced to GND)	- 1.5 to V _{CC} + 1.5	V
I	DC Current Into or Out of Any Pin	± 25	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package‡ TSSOP Package‡	750	mW
		500	
		450	
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP, SOIC or TSSOP Package) (Ceramic DIP)	260	°C
		300	

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open. I/O pins must be connected to a properly terminated line or bus.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
Ceramic DIP: - 10 mW/°C from 100° to 125°C
SOIC Package: - 7 mW/°C from 65° to 125°C
TSSOP Package: - 6.1 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit	
V _{CC}	Positive DC Supply Voltage (Referenced to GND)	2.0	12.0	V	
V _{IS}	Analog Input Voltage (Referenced to GND)	GND	V _{CC}	V	
V _{in}	Digital Input Voltage (Referenced to GND)	GND	V _{CC}	V	
V _{IO} *	Static or Dynamic Voltage Across Switch	—	1.2	V	
T _A	Operating Temperature, All Package Types	- 55	+ 125	°C	
t _r , t _f	Input Rise and Fall Time, ON/OFF Control Inputs (Figure 10)	V _{CC} = 2.0 V	0	1000	ns
		V _{CC} = 4.5 V	0	500	
		V _{CC} = 9.0 V	0	400	
		V _{CC} = 12.0 V	0	250	

* For voltage drops across the switch greater than 1.2 V (switch on), excessive V_{CC} current may be drawn; i.e., the current out of the switch may contain both V_{CC} and switch input components. The reliability of the device will be unaffected unless the Maximum Ratings are exceeded.

DC ELECTRICAL CHARACTERISTIC Digital Section (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Voltage ON/OFF Control Inputs	R _{on} = Per Spec	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			9.0	6.3	6.3	6.3	
			12.0	8.4	8.4	8.4	
V _{IL}	Maximum Low-Level Voltage ON/OFF Control Inputs	R _{on} = Per Spec	2.0	0.3	0.3	0.3	V
			4.5	0.9	0.9	0.9	
			9.0	1.8	1.8	1.8	
			12.0	2.4	2.4	2.4	
I _{in}	Maximum Input Leakage Current ON/OFF Control Inputs	V _{in} = V _{CC} or GND	12.0	± 0.1	± 1.0	± 1.0	µA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND V _{IO} = 0 V	6.0	2	20	40	µA
			12.0	8	80	160	

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

DC ELECTRICAL CHARACTERISTICS Analog Section (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
R _{on}	Maximum "ON" Resistance	V _{in} = V _{IH} V _{IS} = V _{CC} to GND I _S ≤ 2.0 mA (Figures 1, 2)	2.0†	—	—	—	Ω
			4.5	170	215	255	
			9.0	85	106	130	
			12.0	85	106	130	
ΔR _{on}	Maximum Difference in "ON" Resistance Between Any Two Channels in the Same Package	V _{in} = V _{IH} V _{IS} = 1/2 (V _{CC} - GND) I _S ≤ 2.0 mA	2.0	—	—	—	Ω
			4.5	85	106	130	
			9.0	63	78	95	
			12.0	63	78	95	
I _{off}	Maximum Off-Channel Leakage Current, Any One Channel	V _{in} = V _{IL} V _{IO} = V _{CC} or GND Switch Off (Figure 3)	12.0	0.1	0.5	1.0	μA
I _{on}	Maximum On-Channel Leakage Current, Any One Channel	V _{in} = V _{IH} V _{IS} = V _{CC} or GND (Figure 4)	12.0	0.1	0.5	1.0	μA

†At supply voltage (V_{CC} - GND) approaching 2 V the analog switch-on resistance becomes extremely non-linear. Therefore, for low-voltage operation, it is recommended that these devices only be used to control digital signals.

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

AC ELECTRICAL CHARACTERISTICS (C_L = 50 pF, ON/OFF Control Inputs: t_r = t_f = 6 ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit	
			- 55 to 25°C	≤ 85°C	≤ 125°C		
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Analog Input to Analog Output (Figures 8 and 9)	2.0	50	65	75	ns	
		4.5	10	13	15		
		9.0	10	13	15		
		12.0	10	13	15		
t _{PLZ} , t _{PHZ}	Maximum Propagation Delay, ON/OFF Control to Analog Output (Figures 10 and 11)	2.0	150	190	225	ns	
		4.5	30	38	45		
		9.0	30	30	30		
		12.0	30	30	30		
t _{PZL} , t _{PZH}	Maximum Propagation Delay, ON/OFF Control to Analog Output (Figures 10 and 11)	2.0	125	160	185	ns	
		4.5	25	32	37		
		9.0	25	32	37		
		12.0	25	32	37		
C	Maximum Capacitance	ON/OFF Control Input	—	10	10	10	pF
		Control Input = GND	—	35	35	35	
		Analog I/O Feedthrough	—	1.0	1.0	1.0	

NOTES:

- For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).
- Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

C _{PD}	Power Dissipation Capacitance (Per Switch) (Figure 13)*	Typical @ 25°C, V _{CC} = 5.0 V	
		15	pF

* Used to determine the no-load dynamic power consumption: P_D = C_{PD} V_{CC}²f + I_{CC} V_{CC}. For load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

MC54/74HC4066

ADDITIONAL APPLICATION CHARACTERISTICS (Voltages Referenced to GND Unless Noted)

Symbol	Parameter	Test Conditions	VCC V	Limit* 25°C 54/74HC	Unit
BW	Maximum On-Channel Bandwidth or Minimum Frequency Response (Figure 5)	$f_{in} = 1 \text{ MHz}$ Sine Wave Adjust f_{in} Voltage to Obtain 0 dBm at V_{IS} Increase f_{in} Frequency Until dB Meter Reads - 3 dB $R_L = 50 \Omega, C_L = 10 \text{ pF}$	4.5 9.0 12.0	150 160 160	MHz
—	Off-Channel Feedthrough Isolation (Figure 6)	$f_{in} \equiv$ Sine Wave Adjust f_{in} Voltage to Obtain 0 dBm at V_{IS} $f_{in} = 10 \text{ kHz}, R_L = 600 \Omega, C_L = 50 \text{ pF}$ $f_{in} = 1.0 \text{ MHz}, R_L = 50 \Omega, C_L = 10 \text{ pF}$	4.5 9.0 12.0 4.5 9.0 12.0	-50 -50 -50 -40 -40 -40	dB
—	Feedthrough Noise, Control to Switch (Figure 7)	$V_{in} \leq 1 \text{ MHz}$ Square Wave ($t_r = t_f = 6 \text{ ns}$) Adjust R_L at Setup so that $I_S = 0 \text{ A}$ $R_L = 600 \Omega, C_L = 50 \text{ pF}$ $R_L = 10 \text{ k}\Omega, C_L = 10 \text{ pF}$	4.5 9.0 12.0 4.5 9.0 12.0	60 130 200 30 65 100	mVpp
—	Crosstalk Between Any Two Switches (Figure 12)	$f_{in} \equiv$ Sine Wave Adjust f_{in} Voltage to Obtain 0 dBm at V_{IS} $f_{in} = 10 \text{ kHz}, R_L = 600 \Omega, C_L = 50 \text{ pF}$ $f_{in} = 1.0 \text{ MHz}, R_L = 50 \Omega, C_L = 10 \text{ pF}$	4.5 9.0 12.0 4.5 9.0 12.0	-70 -70 -70 -80 -80 -80	dB
THD	Total Harmonic Distortion (Figure 14)	$f_{in} = 1 \text{ kHz}, R_L = 10 \text{ k}\Omega, C_L = 50 \text{ pF}$ $\text{THD} = \text{THD}_{\text{Measured}} - \text{THD}_{\text{Source}}$ $V_{IS} = 4.0 \text{ Vpp}$ sine wave $V_{IS} = 8.0 \text{ Vpp}$ sine wave $V_{IS} = 11.0 \text{ Vpp}$ sine wave	4.5 9.0 12.0	0.10 0.06 0.04	%

* Guaranteed limits not tested. Determined by design and verified by qualification.




Figure 1a. Typical On Resistance, $V_{CC} = 2.0\text{ V}$




Figure 1b. Typical On Resistance, $V_{CC} = 4.5\text{ V}$




Figure 1c. Typical On Resistance, $V_{CC} = 6.0\text{ V}$




Figure 1d. Typical On Resistance, $V_{CC} = 9.0\text{ V}$




Figure 1e. Typical On Resistance, $V_{CC} = 12\text{ V}$




Figure 2. On Resistance Test Set-Up

Decade Counter

High-Performance Silicon-Gate CMOS

The MC74HC4017 is identical in pinout to the standard CMOS MC14017B. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.


The HC4017 uses a five stage Johnson counter and decoding logic to provide high-speed operation. This device also has an active-high, as well as active-low clock input.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 176 FETs or 44 Equivalent Gates

MC74HC4017



N SUFFIX
PLASTIC PACKAGE
CASE 648-08




D SUFFIX
SOIC PACKAGE
CASE 751B-05

ORDERING INFORMATION

MC74HCXXXXN Plastic
MC74HCXXXXD SOIC

LOGIC DIAGRAM



PIN ASSIGNMENT

Q5	1	16	VCC
Q1	2	15	RESET
Q0	3	14	CLOCK
Q2	4	13	CLOCK ENABLE
Q6	5	12	CARRY OUT
Q7	6	11	Q9
Q3	7	10	Q4
GND	8	9	Q8

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	- 1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air Plastic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package)	260	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
SOIC Package: - 7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit	
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V	
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V	
T _A	Operating Temperature, All Package Types	- 55	+ 125	°C	
t _r , t _f	Input Rise and Fall Time (Figure 1)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 0 0	1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	0.3	0.3	0.3	V
			4.5	0.9	0.9	0.9	
			6.0	1.2	1.2	1.2	
V _{OH}	Minimum High-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	3.98	3.84	3.70	
			6.0	5.48	5.34	5.20	
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	0.26	0.33	0.40	
6.0	0.26		0.33	0.40			
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	8	80	160	μA

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

AC ELECTRICAL CHARACTERISTICS ($C_L = 50$ pF, Input $t_r = t_f = 6$ ns)

Symbol	Parameter	VCC V	Guaranteed Limit			Unit
			- 55 to 25°C	≤ 85°C	≤ 125°C	
f_{max}	Maximum Clock Frequency (50% Duty Cycle) (Figures 1 and 9)	2.0 4.5 6.0	4.0 20 24	3.2 16 19	2.6 13 15	MHz
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Clock to Q (Figures 1 and 9)	2.0 4.5 6.0	230 46 39	290 58 49	345 69 59	ns
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Clock to Carry Out (Figures 2 and 9)	2.0 4.5 6.0	230 46 39	290 58 49	345 69 59	ns
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Reset to Q (Figures 3 and 9)	2.0 4.5 6.0	230 46 39	290 58 49	345 69 59	ns
t_{PLH}	Maximum Propagation Delay, Reset to Carry Out (Figures 3 and 9)	2.0 4.5 6.0	230 46 39	290 58 49	345 69 59	ns
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Clock Enable to Q (Figures 4 and 9)	2.0 4.5 6.0	250 50 43	315 63 54	375 75 64	ns
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Clock Enable to Carry Out (Figures 5 and 9)	2.0 4.5 6.0	250 50 43	315 63 54	375 75 64	ns
t_{TLH} , t_{THL}	Maximum Output Transition Time, Any Output (Figures 8 and 9)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
C_{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:

- For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).
- Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

C_{PD}	Power Dissipation Capacitance (Per Package)*	Typical @ 25°C, VCC = 5.0 V	
		35	pF

* Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$. For load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

TIMING REQUIREMENTS (Input $t_r = t_f = 6$ ns)

Symbol	Parameter	VCC V	Guaranteed Limit			Unit
			- 55 to 25°C	≤ 85°C	≤ 125°C	
t_{su}	Minimum Setup Time, Clock Enable to Clock (Figure 6)	2.0	50	65	75	ns
		4.5	10	13	15	
		6.0	9	11	13	
t_{su}	Minimum Setup Time, Clock Enable to Clock (Inhibit Count) (Figure 6)	2.0	50	65	75	ns
		4.5	10	13	15	
		6.0	9	11	13	
t_h	Minimum Hold Time, Clock to Clock Enable (Figure 6)	2.0	50	65	75	ns
		4.5	10	13	15	
		6.0	9	11	13	
t_{rec}	Minimum Recovery Time, Reset to Clock (Figure 7)	2.0	100	125	150	ns
		4.5	20	25	30	
		6.0	17	21	26	
t_w	Minimum Pulse Width, Clock Input (Figure 2)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
t_w	Minimum Pulse Width, Reset Input (Figure 3)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
t_w	Minimum Pulse Width, Clock Enable Input (Figure 4)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
t_r, t_f	Maximum Input Rise and Fall Times (Figure 1)	2.0	1000	1000	1000	ns
		4.5	500	500	500	
		6.0	400	400	400	

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

FUNCTION TABLE

Clock	Clock Enable	Reset	Output State*
L	X	L	no change
X	H	L	no change
X	X	H	reset counter, Q0 = H, Q1–Q9 = L, C0 = H
\nearrow	L	L	advance to next state
\searrow	X	L	no change
X	\nearrow	L	no change
H	\searrow	L	advance to next state

X = Don't care

* Carry Out = H for Q0, Q1, Q2, Q3, or Q4 = H; Carry Out = L otherwise.

PIN DESCRIPTIONS

INPUTS

Clock (Pin 14)

Counter clock input. While Clock Enable is low, a low-to-high transition on this input advances the counter to its next state.

Reset (Pin 15)

Asynchronous counter reset input. A high level at this input initializes the counter and forces Q0 and Carry Out to a high, Q1–Q9 are forced to a low level.

Clock Enable (Pin 13)

Active-low clock enable input. A low level on this input allows the device to count. A high level on this input inhibits the counting operation. This input may also be used as a

negative-edge clock input. using Clock (Pin 14) as an active-high enable pin.

OUTPUTS

Q0–Q9 (Pins 3, 2, 4, 7, 10, 1, 5, 6, 9, 11)

Decoded decade counter outputs. Each of these outputs is high for one clock period only.

Carry Out (Pin 12)


Cascading output pin. This output is used either as a cascading output or a symmetrical divide-by-ten output. This output goes low when a count of five is reached and high when the counter advances to zero or when reset. When the counters are cascaded this output provides a rising-edge signal for the clock input of the next counter stage.



8-BIT PARALLEL-TO-SERIAL SHIFT REGISTER

The SN54/74LS165 is an 8-bit parallel load or serial-in register with complementary outputs available from the last stage. Parallel inputting occurs asynchronously when the Parallel Load (PL) input is LOW. With PL HIGH, serial shifting occurs on the rising edge of the clock; new data enters via the Serial Data (DS) input. The 2-input OR clock can be used to combine two independent clock sources, or one input can act as an active LOW clock enable.

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE:
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

PIN NAMES

- CP₁, CP₂ Clock (LOW-to-HIGH Going Edge) Inputs
- DS Serial Data Input
- PL Asynchronous Parallel Load (Active LOW) Input
- P₀-P₇ Parallel Data Inputs
- Q₇ Serial Output from Last State (Note b)
- Q₇ Complementary Output (Note b)

LOADING (Note a)

	HIGH	LOW
CP ₁ , CP ₂	0.5 U.L.	0.25 U.L.
DS	0.5 U.L.	0.25 U.L.
PL	1.5 U.L.	0.75 U.L.
P ₀ -P ₇	0.5 U.L.	0.25 U.L.
Q ₇	10 U.L.	5 (2.5) U.L.
Q ₇	10 U.L.	5 (2.5) U.L.

NOTES:

- a) 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.
- b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

TRUTH TABLE

PL	CP		CONTENTS								RESPONSE
	1	2	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Q ₇	
L	X	X	P ₀	P ₁	P ₂	P ₃	P ₄	P ₅	P ₆	P ₇	Parallel Entry
H	L	↗	DS	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Right Shift
H	H	↗	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Q ₇	No Change
H	↗	L	DS	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Right Shift
H	↗	H	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Q ₇	No Change

H = HIGH Voltage Level
L = LOW Voltage Level
X = Immaterial

SN54/74LS165

8-BIT PARALLEL-TO-SERIAL SHIFT REGISTER


LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 620-09



N SUFFIX
PLASTIC
CASE 648-08




D SUFFIX
SOIC
CASE 751B-03

ORDERING INFORMATION

- SN54LSXXXJ Ceramic
- SN74LSXXXN Plastic
- SN74LSXXXD SOIC


LOGIC SYMBOL



V_{CC} = PIN 16
GND = PIN 8

SN54/74LS165

LOGIC DIAGRAM



FUNCTIONAL DESCRIPTION

The SN54/74LS165 contains eight clocked master/slave RS flip-flops connected as a shift register, with auxiliary gating to provide overriding asynchronous parallel entry. Parallel data enters when the PL signal is LOW. The parallel data can change while PL is LOW, provided that the recommended setup and hold times are observed.

For clock operation, PL must be HIGH. The two clock inputs perform identically; one can be used as a clock inhibit by

applying a HIGH signal. To avoid double clocking, however, the inhibit signal should only go HIGH while the clock is HIGH. Otherwise, the rising inhibit signal will cause the same response as a rising clock edge. The flip-flops are edge-triggered for serial operations. The serial input data can change at any time, provided only that the recommended setup and hold times are observed, with respect to the rising edge of the clock.

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V_{CC}	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T_A	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I_{OH}	Output Current — High	54, 74			-0.4	mA
I_{OL}	Output Current — Low	54			4.0	mA
		74			8.0	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS165

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V_{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V_{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V_{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	$V_{CC} = \text{MIN}$, $I_{IN} = -18 \text{ mA}$
V_{OH}	Output HIGH Voltage	54	2.5	3.5	V	$V_{CC} = \text{MIN}$, $I_{OH} = \text{MAX}$, $V_{IN} = V_{IH}$ or V_{IL} per Truth Table
		74	2.7	3.5	V	
V_{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	$I_{OL} = 4.0 \text{ mA}$ $V_{CC} = V_{CC} \text{ MIN}$, $V_{IN} = V_{IL}$ or V_{IH} per Truth Table
		74	0.35	0.5	V	
I_{IH}	Input HIGH Current Other Inputs PL Input			20 60	μA	$V_{CC} = \text{MAX}$, $V_{IN} = 2.7 \text{ V}$
	Other Inputs PL Input			0.1 0.3	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 7.0 \text{ V}$
I_{IL}	Input LOW Current Other Inputs PL Input			-0.4 -1.2	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 0.4 \text{ V}$
I_{OS}	Short Circuit Current (Note 1)	-20		-100	mA	$V_{CC} = \text{MAX}$
I_{CC}	Power Supply Current			36	mA	$V_{CC} = \text{MAX}$

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS ($T_A = 25^\circ\text{C}$)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
f_{MAX}	Maximum Input Clock Frequency	25	35		MHz	$V_{CC} = 5.0 \text{ V}$ $C_L = 15 \text{ pF}$
t_{PLH} t_{PHL}	Propagation Delay PL to Output		22 22	35 35	ns	
t_{PLH} t_{PHL}	Propagation Delay Clock to Output		27 28	40 40	ns	
t_{PLH} t_{PHL}	Propagation Delay P7 to Q7		14 21	25 30	ns	
t_{PLH} t_{PHL}	Propagation Delay P7 to Q7		21 16	30 25	ns	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ 5-3 ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS165

AC SETUP REQUIREMENTS (T_A = 25°C)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _W	CP Clock Pulse Width	25			ns	V _{CC} = 5.0 V
t _W	PL Pulse Width	15			ns	
t _S	Parallel Data Setup Time	10			ns	
t _S	Serial Data Setup Time	20			ns	
t _S	CP ₁ to CP ₂ Setup Time ¹	30			ns	
t _H	Hold Time	0			ns	
t _{rec}	Recovery Time, PL to CP	45			ns	

¹ The role of CP₁ and CP₂ in an application may be interchanged.

DEFINITION OF TERMS:

SETUP TIME (t_S) — is defined as the minimum time required for the correct logic level to be present at the logic input prior to the clock transition from LOW-to-HIGH in order to be recognized and transferred to the outputs.

HOLD TIME (t_H) — is defined as the minimum time following the clock transition from LOW-to-HIGH that the logic level must be maintained at the input in order to ensure continued

recognition. A negative hold time indicates that the correct logic level may be released prior to the clock transition from LOW-to-HIGH and still be recognized.

RECOVERY TIME (t_{rec}) — is defined as the minimum time required between the end of the PL pulse and the clock transition from LOW-to-HIGH in order to recognize and transfer loaded Data to the Q outputs.

AC WAVEFORMS




Figure 1




Figure 2




Figure 3




Figure 4

FAST AND LS TTL DATA

8-Bit Serial-Input/ Parallel-Output Shift Register


High-Performance Silicon-Gate CMOS

The MC54/74HC164A is identical in pinout to the LS164. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The MC54/74HC164A is an 8-bit, serial-input to parallel-output shift register. Two serial data inputs, A1 and A2, are provided so that one input may be used as a data enable. Data is entered on each rising edge of the clock. The active-low asynchronous Reset overrides the Clock and Serial Data inputs.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 244 FETs or 61 Equivalent Gates

LOGIC DIAGRAM



FUNCTION TABLE

Inputs				Outputs			
Reset	Clock	A1	A2	QA	QB	...	QH
L	X	X	X	L	L	...	L
H	\sim	X	X	No Change			
H	\nearrow	H	D	D	QA _n	...	QG _n
H	\searrow	D	H	D	QA _n	...	QG _n

D = data input
QA_n - QG_n = data shifted from the preceding stage on a rising edge at the clock input.

MC54/74HC164A



J SUFFIX
CERAMIC PACKAGE
CASE 632-08



N SUFFIX
PLASTIC PACKAGE
CASE 646-06



D SUFFIX
SOIC PACKAGE
CASE 751A-03



DT SUFFIX
TSSOP PACKAGE
CASE 948G-01

ORDERING INFORMATION

MC54HCXXXAJ	Ceramic
MC74HCXXXAN	Plastic
MC74HCXXXAD	SOIC
MC74HCXXXADT	TSSOP

PIN ASSIGNMENT

A1	1	14	VCC
A2	2	13	QH
QA	3	12	QG
QB	4	11	QF
QC	5	10	QE
QD	6	9	RESET
GND	7	8	CLOCK



DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				-55°C to 25°C	≤ 85°C	≤ 125°C	
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 2.4 mA I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	3.0	0.26	0.33	0.40	
			4.5	0.26	0.33	0.40	
			6.0	0.26	0.33	0.40	
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	4	40	160	μA

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

AC ELECTRICAL CHARACTERISTICS (C_L = 50 pF, Input t_r = t_f = 6 ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			-55°C to 25°C	≤ 85°C	≤ 125°C	
f _{max}	Maximum Clock Frequency (50% Duty Cycle) (Figures 1 and 4)	2.0	10	10	10	MHz
		3.0	20	20	20	
		4.5	40	35	30	
		6.0	50	45	40	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Clock to Q (Figures 1 and 4)	2.0	160	200	250	ns
		3.0	100	150	200	
		4.5	32	40	48	
		6.0	27	34	42	
t _{PHL}	Maximum Propagation Delay, Reset to Q (Figures 2 and 4)	2.0	175	220	260	ns
		3.0	100	150	200	
		4.5	35	44	53	
		6.0	30	37	45	
t _{TLH} , t _{THL}	Maximum Output Transition Time, Any Output (Figures 1 and 4)	2.0	75	95	110	ns
		3.0	27	32	36	
		4.5	15	19	22	
		6.0	13	16	19	
C _{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:

- For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).
- Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

C _{PD}	Power Dissipation Capacitance (Per Package)*	Typical @ 25°C, V _{CC} = 5.0 V	
		180	

* Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$. For load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

MC54/74HC164A

TIMING REQUIREMENTS (Input $t_r = t_f = 6$ ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			-55°C to 25°C	≤ 85°C	≤ 125°C	
t _{su}	Minimum Setup Time, A1 or A2 to Clock (Figure 3)	2.0	25	35	40	ns
		3.0	15	20	25	
		4.5	7	8	9	
		6.0	5	6	6	
t _h	Minimum Hold Time, Clock to A1 or A2 (Figure 3)	2.0	3	3	3	ns
		3.0	3	3	3	
		4.5	3	3	3	
		6.0	3	3	3	
t _{rec}	Minimum Recovery Time, Reset Inactive to Clock (Figure 2)	2.0	3	3	3	ns
		3.0	3	3	3	
		4.5	3	3	3	
		6.0	3	3	3	
t _w	Minimum Pulse Width, Clock (Figure 1)	2.0	50	60	75	ns
		3.0	26	35	45	
		4.5	12	15	20	
		6.0	10	12	15	
t _w	Minimum Pulse Width, Reset (Figure 2)	2.0	50	60	75	ns
		3.0	26	35	45	
		4.5	12	15	20	
		6.0	10	12	15	
t _r , t _f	Maximum Input Rise and Fall Times (Figure 1)	2.0	1000	1000	1000	ns
		3.0	800	800	800	
		4.5	500	500	500	
		6.0	400	400	400	

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

PIN DESCRIPTIONS

INPUTS

A1, A2 (Pins 1, 2)

Serial Data Inputs. Data at these inputs determine the data to be entered into the first stage of the shift register. For a high level to be entered into the shift register, both A1 and A2 inputs must be high, thereby allowing one input to be used as a data-enable input. When only one serial input is used, the other must be connected to VCC.

Clock (Pin 8)

Shift Register Clock. A positive-going transition on this pin shifts the data at each stage to the next stage. The shift

register is completely static, allowing clock rates down to DC in a continuous or intermittent mode.

OUTPUTS

QA – QH (Pins 3, 4, 5, 6, 10, 11, 12, 13)

Parallel Shift Register Outputs. The shifted data is presented at these outputs in true, or noninverted, form.

CONTROL INPUT

Reset (Pin 9)

Active-Low, Asynchronous Reset Input. A low voltage applied to this input resets all internal flip-flops and sets Outputs QA – QH to the low level state.

SWITCHING WAVEFORMS




Figure 1.




Figure 2.





Figure 3.




* Includes all probe and jig capacitance


Figure 4. Test Circuit

MC54/74HC164A

EXPANDED LOGIC DIAGRAM



TIMING DIAGRAM



กิตติกรรมประกาศ

การที่โครงการสามารถดำเนินงานจนสำเร็จลุล่วงได้นั้นก็มาจากการให้ความช่วยเหลือและคำแนะนำต่างๆ จากบุคคลดังต่อไปนี้

ขอบพระคุณ

ผศ. อภินันท์ มัชฌานนท์ อาจารย์ที่ปรึกษาผู้ให้ความรู้และแนวทางของโครงการ


ดร. สุทธิชัย นพนาธิพงษ์ อาจารย์ที่ปรึกษาอีกท่านที่ให้โอกาสในการทำโครงการ

ขอบคุณ

นาย ฉฤทธิ ญิงธนิศรา (พี่หมี) ที่ปรึกษาพิเศษที่ให้คำแนะนำและช่วยเหลือโครงการอย่างมาก

นาย เศรษฐกร นามเมือง (พี่อ้อ)

รวมทั้งพี่ๆ เพื่อนๆ ทุกคนที่มีส่วนช่วยเหลือในการทำโครงการนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] William Schweber, "Electronic Communication System", Second Edition, Prentice-Hall, USA, 1996
- [2] Leon W. Couch II, "Digital and Analog Communication System", Fifth Edition, Prentice-Hall, USA, 1997
- [3] Wayne Tomasi, "Electronic Communication System", Third Edition, Prentice-Hall, 1998
- [4] อภินันท์ มั่นขานนท์, "การสื่อสารเส้นใยแสง", คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พิมพ์ครั้งที่ 8, 2540
- [5] ถวิธ กิ่งทอง, "เทคโนโลยีการส่งสัญญาณดิจิทัล", ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พิมพ์ครั้งที่ 2, 2541



:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้