

การควบคุมระดับแบบฟัซซี โดยการใช้การประยุกต์ใช้คอมพิวเตอร์
FUZZY LEVEL CONTROL BY USING COMPUTER APPLICATION



T 0 4 2 5 2 9

จัดทำโดย

นาย นันทวุฒิ

ทองไถ่ผา

นาย สุภวัฒน์

สุตันติราษฎร์

นาย สุธน

สอนวัฒนา

เลขที่.....

เลขทะเบียน..... 42529

วัน, เดือน, ปี 2 4 พ.ค. 2545

.b.....

.i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาดามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมการวัดคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมระดับแบบฟัซซี่ โดยการใช้การประยุกต์ใช้คอมพิวเตอร์

FUZZY LEVEL CONTROL BY USING COMPUTER APPLICATION

จัดทำโดย

- | | | |
|-----------------|---------------|-----------------------|
| 1. นาย นัทวุฒิ | ทองไถ่ผา | รหัสประจำตัว 41013415 |
| 2. นาย ศุภวัฒน์ | สุตันติราษฎร์ | รหัสประจำตัว 41013428 |
| 3. นาย สุรน | สอนวัฒนา | รหัสประจำตัว 41013431 |

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมการวัดคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง การควบคุมระดับแบบฟัซซีโดยการใช้การประยุกต์ใช้คอมพิวเตอร์
(FUZZY LEVEL CONTROL BY USING COMPUTER APPLICAION)

ผู้จัดทำ

- | | | |
|-----------------|---------------|---------------|
| 1. นาย นันทวุฒิ | ทองไถ่ผา | รหัส 41013415 |
| 2. นาย ศุภวัฒน์ | สุคันติราษฎร์ | รหัส 41013428 |
| 3. นาย สุธรณ | สอนวัฒนา | รหัส 41013431 |


..... อาจารย์ที่ปรึกษา
ผศ. ประสิทธิ์ จุกเสวีวงศ์


..... อาจารย์ที่ปรึกษา
อาจารย์อัมพวัน ใจกล้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์	การควบคุมระดับแบบฟิชซีโดยการใช้การประยุกต์ใช้คอมพิวเตอร์	
จัดทำโดย	นาย นัทวุฒิ ทองไถ่ผา	
	นาย สุภวัฒน์ สุตันศิริราษฎร์	
	นาย สุธน สอนวัฒนา	
ระดับการศึกษา	ปริญญาวิศวกรรมศาสตรบัณฑิต	
	สาขาวิชาวิศวกรรมการวัดคุม	
ภาควิชา	เทคโนโลยีการวัดคุมทางอุตสาหกรรม	
ปีการศึกษา	2543	
อาจารย์ผู้ควบคุมปริญญานิพนธ์	ผศ. ประสิทธิ์ จุลเสรีวงศ์	ใจกล้า
	อาจารย์อัมพวัน	

บทคัดย่อ

โครงการการควบคุมระดับโดยตัวควบคุมแบบฟิชซี ฉบับนี้เป็นการศึกษาทฤษฎีและการฟิชซีแล้วนำมาประยุกต์ใช้ในการออกแบบตัวควบคุมระดับโดยใช้คอมพิวเตอร์ ซึ่งจะแบ่งระดับการควบคุมออกเป็นระดับหยาบ และระดับละเอียด เพื่อเพิ่มความรวดเร็วและความแม่นยำของเอาต์พุตรอบสัญญาณอ้างอิง ในการออกแบบการควบคุมระดับหยาบ ใช้การปิด – เปิด วาล์วที่ 0% หรือ 100 % เพื่อสามารถควบคุมเอาต์พุตของระบบ ให้ลู่เข้าสู่ค่าอ้างอิงได้เร็วและมีโครงสร้างไม่ซับซ้อน สามารถคำนวณได้เร็วและใช้หน่วยความจำน้อย และในการออกแบบตัวควบคุมสำหรับควบคุมระดับละเอียด โดยใช้หลักการฟิชซีเพื่อให้ค่าเอาต์พุตเข้าสู่ค่าอ้างอิงโดยไม่เกิดโอเวอร์ชูทมากนัก และลดค่าผิดพลาดที่สถานะคงตัว ซึ่งโครงการนี้สามารถนำไปประยุกต์ใช้ควบคุมระดับของกระบวนการได้จริง

THESIS	FUZZY LEVEL CONTROL BY USING COMPUTER APPLICATION	
BY	Mr. NATTAWUT	THONGTAIPHAR
	Mr. SUPPAWAT	SUTANTIRAS
	Mr. SUTHON	SORNWATTANA
DEGREE	BACHELOR OF ENGINEERING	
ACADEMIC	2000	
THESIS ADVISOR	Assp. PRASIT	JULSEREEWONG
	Miss UMPAWAN	CHAIKLA

ABSTRACT

This project presents Fuzzy level control by using Computer Application which can be divided the rough and fine control orders, in order to increase speed and accuracy of the output around the setting point. The on - off valve at 0% or 100% is used for design the rough control. The purpose provides the reference value quickly by using simple structure system. About the fine control, the output overshoot and error must be limited by using Fussy theory. According to this project, level control by Computer Application can be applied in real system.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	i
ABSTRACT	ii
สารบัญ	iii
สารบัญภาพ	vi
บทที่ 1 บทนำ	
แนวคิดในการนำเสนอปริยุฏฐานิพนธ์	1
วัตถุประสงค์ของปริยุฏฐานิพนธ์	2
ขอบเขตของปริยุฏฐานิพนธ์	2
บทที่ 2 ทฤษฎีทางคณิตศาสตร์เกี่ยวกับฟัซซี	
ทฤษฎีเซต (Set Theory)	
- คลิปส์เซต	3
- เอกภพสัมพัทธ์	4
- ฟังก์ชันการเป็นสมาชิก	5
- การเท่ากันของเซต	6
- การเป็นสับเซต	7
- ปฏิบัติการพื้นฐานของเซต	8
- คุณสมบัติของเซต	9
ทฤษฎีฟัซซีเซต (Fuzzy Set Theory)	
- ฟัซซีเซต	14
- ฟังก์ชันการเป็นสมาชิกของฟัซซีเซต	15
- การเป็นสับเซตของฟัซซีเซต	16
- ซัพพอร์ตของฟัซซีเซต	17
- ฟัซซีซิงเกิลตัน	18
- เซต α -Level ของฟัซซีเซต	18
- ความสูงของฟัซซีเซต	19
- คุณสมบัติของนอมอล ไคล์ฟัซซีเซต	20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- คุณสมบัติการคอนเวกซ์ของฟัซซีเซต.....	21
- ฟัซซีนัมเบอร์.....	22
- คาร์ดินาลิตี้ของฟัซซีเซต.....	22
- การปฏิบัติการพื้นฐานของฟัซซีเซต.....	23
บทที่ 3 ฟัซซีลอจิก	
ตัวแปรลิงกวิสติก.....	24
ทฤษฎีตรรกศาสตร์แบบเดิม.....	25
ทฤษฎีฟัซซีลอจิก.....	26
ความสัมพันธ์ฟัซซี.....	28
บทที่ 4 ตัวควบคุมฟัซซี และการออกแบบฟัซซีในการควบคุมระดับน้ำ	
ฐานกฎการควบคุมฟัซซี.....	32
การฟัซซีฟิเคชัน.....	33
การอินเฟอร์เรนซ์แบบฟัซซี.....	34
การดีฟัซซีฟิเคชัน.....	35
- การหาค่าระดับการเป็นสมาชิกสูงสุด.....	35
- การหาค่าจุดศูนย์กลางฟัซซี.....	36
- การหาค่าเฉลี่ยของน้ำหนัก.....	36
- การหาค่ากลางสูงสุด.....	37
การออกแบบฟัซซีในการควบคุมระดับน้ำ	
- การกำหนดเซตทางอินพุทของ Fuzzy.....	40
- การกำหนดหน่วยกฎการควบคุม.....	41
- การกำหนดหน่วยฟัซซีฟิเคชัน.....	42
- การกำหนดของหน่วยฟัซซีอินเฟอร์เรนซ์.....	43
- การกำหนดหน่วยดีฟัซซีฟิเคชัน.....	45
บทที่ 5 หน่วยอินเตอร์เฟซและรับ — ส่งข้อมูล	
ความรู้เบื้องต้นเกี่ยวกับพอร์ทอนุกรม.....	47
การสื่อสารข้อมูลแบบอะซิงโครนัส.....	48
มาตรฐานพอร์ทอนุกรมแบบ RS-232.....	49

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์อินพุท / เอาท์พุท.....	55
วงจร A/D.....	55
วงจร D/A.....	57
วงจรแปลงแรงดันเป็นกระแส.....	58
โครงสร้าง MCS-51.....	59
โปรโตคอลที่ใช้ในการติดต่อระหว่างกระบวนการและคอมพิวเตอร์.....	79
บทที่ 6 โปรแกรม Visaul Basic 6.0	
แสดงขั้นตอนการทำงานของโปรแกรม	
- Flow Chart.....	91
บทที่ 7 การทดลองและผลการทดลอง	
ผลการทดลอง.....	92
บทที่ 8 สรุปผลการทดลอง ปัญหา และแนวทางการพัฒนา	
สรุปผลการทดลอง.....	97
ปัญหา.....	97
แนวทางการพัฒนา.....	97
บรรณานุกรม.....	99
ภาคผนวก รายละเอียดข้อมูล Interface.....	100
กิตติกรรมประกาศ.....	110

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ

	หน้า
รูปที่ 2.1 แสดงคลิกซ์ปีเซต.....	3
รูปที่ 2.2 แสดงเอกภาพสัมพัทธ์.....	4
รูปที่ 2.3 แสดงการเท่ากันของเซต.....	5
รูปที่ 2.4 แสดงการเป็นสับเซต.....	6
รูปที่ 2.5 แสดงการเป็นยูเนียน.....	6
รูปที่ 2.6 แสดงการอินเตอร์เซกชัน.....	7
รูปที่ 2.7 แสดงการคอมพลิเมนต์.....	7
รูปที่ 2.8 แสดงการดีฟเฟอเรนซ์.....	8
รูปที่ 2.9 แสดงคุณสมบัติ Associativity.....	9
รูปที่ 2.10 แสดงคุณสมบัติ Distributivity.....	10
รูปที่ 2.11 แสดงคุณสมบัติ Distributivity.....	11
รูปที่ 2.12 แสดงคุณสมบัติ dempotency.....	11
รูปที่ 2.13 แสดงคุณสมบัติ dempotency.....	12
รูปที่ 2.14 แสดงคุณสมบัติ dempotency.....	12
รูปที่ 2.15 แสดงคุณสมบัติ dempotency.....	13
รูปที่ 2.16 แสดงคุณสมบัติ dempotency.....	13
รูปที่ 2.17 แสดงคุณสมบัติ dempotency.....	14
รูปที่ 2.18 แสดงคุณสมบัติ dempotency.....	14
รูปที่ 2.19 แสดงพีชชีเซต.....	15
รูปที่ 2.20 แสดงการเท่ากันของพีชชีเซต.....	16
รูปที่ 2.21 แสดงการเป็นสับเซตของพีชชีเซต.....	17
รูปที่ 2.22 แสดงซัพพอร์ตของพีชชีเซต.....	17
รูปที่ 2.23 แสดงพีชชีซึ่งเกิดต้น.....	18
รูปที่ 2.24 แสดง α -LEVEL ของพีชชีเซต.....	19
รูปที่ 2.25 แสดงความสูงของพีชชีเซต.....	19
รูปที่ 2.26 แสดงคุณสมบัติการนอมอลไจซ์พีชชีเซต.....	20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.27 แสดงการคอนเวกซ์ของพีชชีเซต.....	21
รูปที่ 2.28 แสดงพีชชีนัมเบอร์.....	22
รูปที่ 2.29 แสดงการยูเนียนของเซต.....	23
รูปที่ 2.30 แสดงการอินเตอร์เซกชัน.....	24
รูปที่ 3.1 แสดงความสัมพันธ์พีชชี.....	28
รูปที่ 3.2 การคอมโพสิชันของความสัมพันธ์พีชชี.....	29
รูปที่ 4.1 โครงสร้างพื้นฐานของตัวควบคุมพีชชี.....	32
รูปที่ 4.2 แสดงการพีชชีพีเคชั้นแบบซิงเกิลตัน.....	33
รูปที่ 4.3 แสดงการอินเฟอร์เรนซ์แบบพีชชี.....	34
รูปที่ 4.4 แสดงการดีพีชชีพีเคชั้นแบบสูงสุด.....	35
รูปที่ 4.5 แสดงการดีพีชชีพีเคชั้นแบบจุดศูนย์กลาง.....	36
รูปที่ 4.6 แสดงการดีพีชชีพีเคชั้นแบบหาค่าเฉลี่ยน้ำหนัก.....	37
รูปที่ 4.7 แสดงการดีพีชชีพีเคชั้นแบบหาค่ากลางสูงสุด.....	38
รูปที่ 4.8 แสดงการควบคุมโดยใช้ตัวพีชชี.....	39
รูปที่ 4.9 แสดงชุดเซต Error.....	40
รูปที่ 4.10 แสดงชุดเซต dError.....	41
รูปที่ 4.11 แสดงการอินเฟอร์เรนซ์.....	42
รูปที่ 4.12 แสดงการทำพีชชีพีเคชั้น.....	44
รูปที่ 4.13 แสดงการอินเฟอร์เรนซ์.....	45
รูปที่ 4.14 แสดงการดีพีชชีพีเคชั้น.....	46
รูปที่ 5.1 ไลอะแกรมเวลาของการสื่อสารข้อมูลแบบซิงโครนัส.....	47
รูปที่ 5.2 ไลอะแกรมเวลาของการสื่อสารข้อมูลแบบอะซิงโครนัส.....	48
รูปที่ 5.3 การจัดขา DB-25.....	53
รูปที่ 5.4 การติดต่ออุปกรณ์ภายนอกผ่านพอร์ตอนุกรม.....	54
รูปที่ 5.5 ไลอะแกรม MCS-8051.....	60
รูปที่ 5.6 ภาพเสมือนหน่วยความจำ.....	60
รูปที่ 5.7 ชุดข้อมูลอนุกรมโหมด 1.....	63
รูปที่ 5.8 ชุดข้อมูลอนุกรมโหมด 2.....	64

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.9	SCON.....	65
รูปที่ 5.10	Time mode 0 : 13 bit out.....	68
รูปที่ 5.11	TMOD.....	69
รูปที่ 5.12	Interrupt Signal.....	70
รูปที่ 5.13	Interrupt EnableRegister.....	71
รูปที่ 6.1	แสดง Control Button.....	82
รูปที่ 7.1	กระบวนการที่ใช้ในการทดลองและชุดอินเทอร์เฟซ.....	97



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

แนวคิดในการนำเสนอโครงการ

ปัจจุบันในการออกแบบระบบควบคุมอัตโนมัติ สำหรับควบคุมกระบวนการทางอุตสาหกรรมแบบที่ใช้อยู่เดิม ใช้วิธีการประมาณ โมเดลทางคณิตศาสตร์ของกระบวนการสำหรับในอุตสาหกรรมขนาดใหญ่และมีความซับซ้อน เช่น กระบวนการผลิตซีเมนต์ กระบวนการทำปฏิกิริยาทางเคมี Biotechnological Production Process และกระบวนการหลอมโลหะ เป็นต้น มักจะพบปัญหาว่ากระบวนการเหล่านี้จะไม่เป็นเชิงเส้น ซึ่งในการประมาณ โมเดลทางคณิตศาสตร์ของกระบวนการทำได้ยาก และถ้าการประมาณค่าโมเดลทางคณิตศาสตร์ของกระบวนการผิดพลาดจะทำให้ได้สมรรถนะของระบบควบคุมไม่ดี

ตามปกติความรู้และประสบการณ์ในการควบคุมกระบวนการเหล่านี้ มักจะอยู่ในรูปภาษามนุษย์ซึ่งง่ายต่อการทำความเข้าใจและปฏิบัติตาม แต่ยากสำหรับการนำไปออกแบบและสร้างเป็นตัวควบคุมอัตโนมัติโดยวิธีการแบบดั้งเดิม ทั้งนี้เนื่องจากวิธีการในการควบคุมของผู้ปฏิบัติการจะเป็นกฎ ซึ่งอยู่ในรูปเงื่อนไข ถ้า..... แล้ว..... โดยตัวแปรที่ใช้ในกฎการควบคุมจะถูกนิยามในเชิงคุณภาพและค่าของตัวแปรนี้มีความคลุมเครือด้วยเหตุนี้จึงได้นำหลักการของฟัซซีมาประยุกต์ใช้ในการออกแบบระบบควบคุม โดยแปลงความรู้ที่ได้จากประสบการณ์การควบคุมของผู้ปฏิบัติการที่อยู่ในรูปเงื่อนไข ถ้า..... แล้ว..... ให้เป็นกฎการควบคุมที่มีตัวแปรเป็นฟัซซีเซต (Fuzzy Rule) ซึ่งถูกวัดเป็นตัวแปรในเชิงประมาณกับกฎการควบคุมซึ่งถูกนิยามด้วยตัวแปรฟัซซีตัวควบคุมฟัซซี (Fuzzy Controller) นี้ จะเป็นตัวกลางในการเชื่อมโยงระหว่างสัญญาณที่ใช้งานจริง เช่น สัญญาณในการตรวจวัดค่าต่างๆ จากอุปกรณ์เซ็นเซอร์และสัญญาณที่ใช้ในการควบคุมอุปกรณ์สุดท้ายของกระบวนการ (Final Element) เช่น วาล์ว Valve เพื่อปรับกระบวนการให้เป็นไปตามที่กำหนด

วัตถุประสงค์ของโครงการ

1. ศึกษาหลักการการควบคุมแบบ Fuzzy
2. ศึกษา Program Visual Basic เพื่อใช้ในการเขียน โปรแกรมควบคุมกระบวนการ
3. ศึกษาการติดต่อสื่อสาร การส่งค่า และรับค่าจากกระบวนการระหว่าง Computer กับ Level Plant
4. สามารถควบคุมระดับน้ำได้โดยการเขียน โปรแกรมควบคุมซึ่งอาศัยทฤษฎี Fuzzy

ขอบเขตของโครงการ

โครงการนี้นำเสนอการออกแบบตัวควบคุมระดับ โดยนำทฤษฎี Fuzzy มาควบคุมระดับของของเหลว โดยการเขียนโปรแกรมควบคุมบน Computer โดยใช้ Program Visual Basic มาเขียนในส่วน Controller ซึ่งในการควบคุมจะแบ่งการควบคุมเป็น 2 ระดับคือ การควบคุมแบบหยาบ (ON-OFF) และควบคุมแบบฟัซซี่ (Fuzzy) โดยพิจารณาค่า Error (ค่าเป้าหมาย - ค่าที่ระดับที่มาจากกระบวนการ) และ Change of error (ค่าError (t) - ค่า Error (t-1)) การควบคุมแบบหยาบจะควบคุมเมื่อค่า Error อยู่ในช่วง 20 ถึง 100 , -20 ถึง -100 และจะควบคุมแบบฟัซซี่ เมื่อค่า Error อยู่ในช่วง 0 ถึง 20 และ 0 ถึง -20 เพื่อควบคุมระดับให้ได้ตามต้องการ

บทที่ 2

ทฤษฎีทางคณิตศาสตร์เกี่ยวกับฟัซซี่

ในการนำระบบฟัซซี่มาใช้งาน จะต้องอาศัยความรู้ทางคณิตศาสตร์เกี่ยวกับฟัซซี่ เพื่อเป็นพื้นฐาน ในการทำความเข้าใจโครงสร้างของระบบฟัซซี่ เพราะฉะนั้นในบทนี้เนื้อหาจะกล่าวถึง ทฤษฎีทางคณิตศาสตร์เกี่ยวกับฟัซซี่ โดยมีทฤษฎีทางคณิตศาสตร์ของเซตแบบเดิมเป็นตัวเปรียบเทียบ ซึ่งมีรายละเอียดดังต่อไปนี้

2.1 ทฤษฎีเซตแบบเดิม (CRISP SET THEORY)

2.1.1. คลิขป์เซต (CRISP SET)

คลิขป์เซต คือ กลุ่มของสมาชิกที่มีคุณสมบัติตามข้อกำหนด ซึ่งอาจจะมีจำนวนจำกัด หรือไม่จำกัดก็ได้



รูปที่ 2.1 แสดงคลิขป์เซต

กำหนด

- A เป็นคลิขป์เซต
- U เป็นเอกภพสัมพัทธ์
- u เป็นสมาชิกทั้งหมดในเอกภพสัมพัทธ์ U มีค่า $\{0,1,2,3,4,5,6,7,8,9\}$


จากรูป 2.1 เอกภพสัมพัทธ์ U มีสมาชิก u ทั้งหมด 10 ตัว คือ $\{0,1,2,3,4,5,6,7,8,9\}$ โดยมีเซต A เป็นเซตในเอกภพสัมพัทธ์ และมีสมาชิก u คือ $\{3,4,5,6\}$ เป็นสมาชิกของเซต A เนื่องจากมีระดับการเป็นสมาชิกเท่ากับ 1 ส่วนสมาชิก u คือ $\{0,1,2,7,8,9\}$ ไม่เป็นสมาชิกของเซต A เนื่องจากมีระดับการเป็นสมาชิกเท่ากับ 0 ซึ่งจะพบว่าเซต A สามารถแบ่งแยกการเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมาชิกได้อย่างชัดเจน คือการแบ่งแยกจากระดับการเป็นสมาชิกว่าเป็น 1 หรือ 0 ซึ่งก็คือคุณสมบัติของคลิซปีเซต จำนวนสมาชิกในคลิซปีเซต หรือการที่สมาชิก u มีระดับการเป็นสมาชิกเท่ากับ 1 สามารถมีจำนวนเท่าใดขึ้นอยู่กับข้อกำหนดของเซต A โดยอาจจะมีจำนวนจำกัด คือ $\{3,4,5,6\}$ ดังรูปที่ 2.1 หรือเซต A อาจจะมีข้อกำหนดที่กว้างทำให้ได้สมาชิกของเซต A คือ $\{1,2,3,4,\dots\}$ ซึ่งก็คือจะมีสมาชิกจำนวนไม่จำกัด

2.1.2. เอกภพสัมพัทธ์ (UNIVERSE OF DISCOURSE : U)

เอกภพสัมพัทธ์ คือ เซตที่มีสมาชิกเป็นสมาชิกทั้งหมดของขอบเขตที่ทำการพิจารณา กำหนดให้ u เป็นสมาชิกใด ๆ ของเอกภพสัมพัทธ์ U เขียนแทนด้วยสัญลักษณ์ $u \in U$ จากรูปที่ 2.1 ที่กล่าวมาแล้ว เอกภพสัมพัทธ์ U มีสมาชิก u ทั้งหมด คือ $\{0,1,2,3,4,5,6,7,8,9\}$ ซึ่งก็คือขอบเขตของการพิจารณาหนึ่งนั่นเอง ซึ่งสามารถแสดงตัวอย่างได้ เช่น จำนวนเต็มที่มีค่ามากกว่า หรือ เท่ากับ 0 แต่น้อยกว่าหรือเท่ากับ 9 ซึ่งขอบเขตของการพิจารณาดังรูปที่ 2.1 หรืออาจจะเกิดจากเงื่อนไขอื่นก็ได้ที่ทำให้เอกภพสัมพัทธ์ U มีสมาชิก u ทั้งหมด $\{1,2,3,4,5,6,7,8,9\}$ ซึ่งสามารถแสดงเอกภพสัมพัทธ์อีกกรณีหนึ่งดังรูปที่ 2.2



รูปที่ 2.2 แสดงเอกภพสัมพัทธ์

2.1.3. ฟังก์ชันการเป็นสมาชิก (MEMBERSHIP FUNCTION : μ)

ฟังก์ชันการเป็นสมาชิกของเซต เขียนแทนด้วยสัญลักษณ์ μ ถูกนิยามดังนี้

$\mu_A(u)$ มีค่าเท่ากับ 1 เมื่อ u เป็นสมาชิกของเซต A

$\mu_A(u)$ มีค่าเท่ากับ 0 เมื่อ u ไม่เป็นสมาชิกของเซต A

ซึ่งจากรูปที่ 2.1 จะพบว่าสมาชิกของเซต A ที่มีระดับการเป็นสมาชิกเท่ากับ 1 คือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

{3,4,5,6} และสมาชิกของเซต A ที่มีระดับการเป็นสมาชิกเท่ากับ 0 คือ {0,1,2,7,8,9} ซึ่งทำให้สามารถสรุปได้ว่าฟังก์ชันการเป็นสมาชิกของคลิซพีเซตมีอยู่ 2 ระดับ คือ ถ้าระดับการเป็นสมาชิกมีค่าเท่ากับ 1 หมายความว่า เป็นสมาชิกของเซต และถ้ามีค่าเท่ากับ 0 หมายความว่าไม่เป็นสมาชิกของเซต

2.1.4. การเท่ากันของเซต

เซต A จะเท่ากับเซต B ก็ต่อเมื่อ สมาชิกทุกตัวของเซต A เป็นสมาชิกของเซต B และสมาชิกทุกตัวของเซต B เป็นสมาชิกของเซต A เขียนแทนด้วยสัญลักษณ์ $A=B$ โดยที่

$$(A=B) \longleftrightarrow \{(\forall a \in B) \wedge (\forall b \in A); a \in A, b \in B\}$$



รูปที่ 2.3 แสดงการเท่ากันของเซต

จากรูปที่ 2.3 พบว่า เซต A มีสมาชิก $A = \{1,2,3\}$ และเซต B ก็มีสมาชิกเท่ากับ $\{1,2,3\}$ เช่นกัน และทั้ง 2 เซตอยู่ในเอกภพสัมพัทธ์ U เดียวกัน ซึ่งแสดงว่าเซต A เท่ากับเซต B

2.1.5. การเป็นสับเซต (SUBSET)


เซต A จะเป็นสับเซตของเซต B ก็ต่อเมื่อ สมาชิกทุกตัวของเซต A เป็นสมาชิกของเซต B เขียนแทนด้วยสัญลักษณ์ $A \subseteq B$ โดยที่

$$(A \subseteq B) \longleftrightarrow \{(\forall a \in A); a \in B\}$$

เซต A จะเป็นสับเซตแท้ของเซต B ก็ต่อเมื่อสมาชิกทุกตัวของเซต A เป็นสมาชิกของเซต B และเซต A ไม่เท่ากับเซต B เขียนแทนด้วยสัญลักษณ์ $A \subset B$ โดยที่

$$(A \subset B) \longleftrightarrow \{(\forall a \in A) \wedge (A \neq B); a \in A\}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงการเป็นสับเซต

จากนิยามของการเป็นสับเซต ของ A เป็นสับเซต B ซึ่งจากรูปที่ 2.4 เซต A ที่สมาชิกคือ {1,2,3} และเซต B มีสมาชิก {1,2,3,4,5} ซึ่งจะพบว่าสมาชิกทุกตัวของเซต A เป็นสมาชิกของเซต B แสดงว่ารูปที่ 2.4 เป็นสับเซต B ส่วนในรูปที่ 2.3 เซต A มีสมาชิกคือ {1,2,3} เซต B มีสมาชิกคือ {1,2,3} เช่นกัน ซึ่งก็ยังคงพบว่าเซต A เป็นสับเซต B หรือเซต B เป็นสับเซต A ก็ได้ ส่วนในนิยามของการเป็นสับเซตแท้ของเซต A เป็นสับเซตแท้ของเซต B ย่อมจะพิจารณาได้ว่าเซตในรูปที่ 2.4 เซต A เป็นสับเซตแท้ของ B อันเนื่องจากเซต A ไม่เท่ากับเซต B แต่ในรูปที่ 2.3 เซต A ไม่เป็นสับเซตแท้ของ B เนื่องจากเซต A เท่ากับเซต B


2.1.6. ปฏิบัติการพื้นฐานของเซต (OPERATIONS ON CRISP SET)

กำหนดให้เซต A และเซต B เป็นเซตในเอกภพสัมพัทธ์ U โดยมีสมาชิก u เป็นสมาชิกทั้งหมดในเอกภพสัมพัทธ์ ซึ่งสามารถแสดงการกระทำทางเซตได้ดังนี้

ก. UNION $(A \cup B) = \{u | u \in A \text{ or } u \in B\}$

โดยที่ $u|u$ หมายถึง u โดยที่ u

ซึ่งความหมายโดยรวมหมายความว่า สมาชิกทุกตัวที่เป็นสมาชิกของเซต A หรือเป็นสมาชิกของเซต B



รูปที่ 2.5 แสดงการยูเนียน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 2.5 จะได้สมาชิกที่อยู่ในเซต A หรือเซต B ก็ได้ ซึ่งสามารถแสดงสมาชิกที่ได้จากการยูเนียนด้วยส่วนที่แรเงาดังรูปที่ 2.5

ข. INTERSECTION

$$(A \cap B) = \{u | u \in A \text{ and } u \in B\}$$

โดยที่ $u|u$ หมายถึง u โดยที่ u

ซึ่งความหมายโดยรวมหมายความว่า สมาชิกที่จะต้องเป็นสมาชิกของเซต A และเซต B



รูปที่ 2.6 แสดงการอินเตอร์เซกชัน


จากรูปที่ 2.6 เซต A อินเตอร์เซกชันเซต B จะได้สมาชิกของ u ที่เป็นสมาชิกของเซต A และต้องเป็นสมาชิกของเซต B ด้วย ซึ่งแสดงสมาชิกของ u ในส่วนที่แรเงา

ค. COMPLEMENT

$$\bar{A} = \{u | u \notin A, u \in U\}$$

โดยที่ $u|u$ หมายถึง u โดยที่ u

ซึ่งความหมายโดยรวมหมายความว่า เซตที่มี u เป็นสมาชิก โดยที่ u ไม่ได้เป็นสมาชิกของเซต A แต่ u เป็นสมาชิกของเอกภพสัมพัทธ์



รูปที่ 2.7 แสดงการคอมพลิเมนต์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.7 การคอมพลิเมนต์ของเซต A จะได้สมาชิก u ที่เป็นสมาชิกของเอกภพสัมพัทธ์ แต่ไม่เป็นสมาชิกของเซต A

ง. DIFFERENCE $A/B = \{u | u \in A \text{ and } u \notin B\}$

โดยที่ $u|u$ หมายถึง u โดยที่ u

ซึ่งความหมายโดยรวมหมายถึง เซตที่มีสมาชิก u เป็นสมาชิก โดยมี u ต้องเป็นสมาชิกของเซต A แต่ต้องไม่เป็นสมาชิกของเซต B



รูปที่ 2.8 แสดงการดิฟเฟอเรนซ์

จากรูปที่ 2.8 แสดงถึงเซตที่มี u เป็นสมาชิก โดยมี u เป็นสมาชิกของเซต A แต่ u ไม่ได้เป็นสมาชิกของเซต B ซึ่งแสดงในส่วนที่แรเงา

2.1.7. คุณสมบัติของเซต (PROPERTIES OF CRISP SET)

กำหนดให้

A, B, C เป็นเซตในเอกภพสัมพัทธ์ U

U เป็นเอกภพสัมพัทธ์


ก. COMMUTATIVITY $A \cup B = B \cup A$ (union)

$A \cap B = B \cap A$ (intersection)

จากรูปที่ 2.5 แสดงการยูเนียนจึงจะพบว่าไม่ว่าเซต A ยูเนียนเซต B หรือเซต B ยูเนียนเซต A ก็ยังหมายความรวมถึงสมาชิกทั้งหมดที่อยู่ทั้งใน A และ B ซึ่งก็ยังคงได้ส่วนที่แรเงา ส่วนในรูปที่ 2.6 ก็ยังคงพบว่าไม่ว่าเซต A อินเตอร์เซกชันเซต B หรือเซต B อินเตอร์เซกชันเซต A ค่าของการอินเตอร์เซกชันยังคงต้องเป็นค่าที่อยู่ทั้งในสมาชิกของเซต A และสมาชิกของเซต B ซึ่งก็แสดงได้ในส่วนที่แรเงาเช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข. ASSOCIATIVITY $C \cup (A \cup B) = (C \cup A) \cup B$ (union)



1 ก

2 ก

3 ก



1 ข

2 ข

3 ข

รูปที่ 2.9 แสดงคุณสมบัติ ASSOCIATIVITY $C \cup (A \cup B) = (C \cup A) \cup B$


จากรูปที่ 2.9 ถ้าเริ่มต้นที่เซต A,B,C ไม่ว่าจะเริ่มทำการยูเนียนเซตคู่ใดก่อน ก็จะมีผลทำให้คำตอบสุดท้ายเท่ากัน ในรูปที่ 2.9 (ก) จะเป็นการกระทำ $C \cup (A \cup B)$ โดยเริ่มจาก 2.9(2 ก) จะกระทำ $A \cup B$ ก่อนแล้วจึงจะนำมาทำการยูเนียนอีกทีหนึ่งกับ C ส่วนในรูป 2.9 (ข) จะกระทำ $(C \cup A) \cup B$ โดยเริ่มที่กระทำ $C \cup A$ แล้วจึงทำการยูเนียนกับ B ทำให้ได้ผลลัพธ์ครั้งสุดท้ายของการยูเนียนเท่ากันดังแสดงในรูปที่ 2.9 (3ก), (3ข)

ค. DISTRIBUTIVITY

$$A \cup (B \cap C) = (A \cup B) \cap (A \cup C) \text{ (union} \rightarrow \text{intersection)}$$

$$A \cap (B \cup C) = (A \cap B) \cup (A \cap C) \text{ (intersection} \rightarrow \text{union)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.10 แสดงคุณสมบัติ DISTRIBUTIVITY

$$A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$$

จากคุณสมบัติ DISTRIBUTIVITY $A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$ แสดงได้ในรูปที่ 2.10 ซึ่งจะได้พบว่าไม่ว่าจะนำเซต B มาอินเตอร์เซกชันกับเซต C ก่อนแล้วจึงนำไปทำการยูเนียนกับเซต A ก็จะได้ผลคำตอบสุดท้ายเท่ากับการที่นำค่าของเซต A มายูเนียนกับเซต B และนำค่าเซต A มายูเนียนกับเซต C อีกทีหนึ่ง และจึงนำผลของ $A \cup B$ และ $A \cup C$ มาทำการอินเตอร์เซกชัน ก็ยังทำให้คำตอบสุดท้ายมีค่าเท่ากับการนำ $A \cup (B \cap C)$ ส่วนในรูปที่ 2.11 แสดงคุณสมบัติ DISTRIBUTIVITY ของ $A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$ ก็จะพบว่าการนำเซต B มายูเนียนกับเซต C และจึงนำค่าที่ได้มาอินเตอร์เซกชันกับเซต A จะมีค่าสุดท้ายเท่ากับการนำเซต A มาอินเตอร์เซกชันกับเซต B และนำเซต A มาอินเตอร์เซกชันกับเซต C แล้วจึงนำผลของ $A \cap B$ มายูเนียนกับ $A \cap C$ ซึ่งลำดับการกระทำของเซตตามเงื่อนไขต่างๆ แสดงได้ โดยรูปที่ เป็นอักษร ก จะเป็นการแสดงการกระทำของ $A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$ โดยการกระทำเรียงลำดับจาก 1, 2, 3 ส่วนในรูปที่เป็น อักษร ข จะเป็นการแสดงการกระทำ $A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$ โดยเรียงลำดับจาก 1, 2, 3 เช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.11 แสดงคุณสมบัติ DISTRIBUTIVITY

$$A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$$

ง. IDEMPOTENCY


$$A \cup A = A$$

$$A \cap A = A$$



รูปที่ 2.12 แสดงคุณสมบัติ IDEMPOTENCY $A \cup A = A$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.13 แสดงคุณสมบัติ IDEMPOTENCY $A \cap A = A$

จากรูปที่ 1.13 แสดงคุณสมบัติ IDEMPOTENCY ในส่วนของ $A \cap A = A$ ซึ่งจะพบว่าถ้ามีเซตเดียวในเอกภพสัมพัทธ์ ถ้านำคุณสมบัติของการยูเนียน หรือการอินเตอร์เซกชัน ดังรูปที่ 2.13 ก็จะทำให้ได้คำตอบเท่ากับเซตนั้น

จ. IDENTITY


$$\begin{aligned} A \cup \Phi &= A \\ A \cap U &= A \\ A \cap \Phi &= \Phi \\ A \cup U &= U \end{aligned}$$



รูปที่ 2.14 แสดงคุณสมบัติ IDEMPOTENCY $A \cup \Phi = A$


จากรูปที่ 2.14 กำหนดให้เซต $A = \{1, 2, 3\}$ และเซต $B = \{\} = \Phi$ คือเซต A มีสมาชิก $\{1, 2, 3\}$ และเซต B เป็นเซตว่าง ถ้านำเซต A มายูเนียนกับเซต B ซึ่งเป็นเซตว่างก็ยังคงได้เซต A เพราะเซตว่างคือเซตที่ไม่มีสมาชิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 แสดงคุณสมบัติ IDEMPOTENCY $A \cap U = A$


จากรูปที่ 2.15 กำหนดให้เซต A มีสมาชิกเท่ากับ {1, 2, 3} และเอกภพสัมพัทธ์มีสมาชิกเท่ากับ {1, 2, 3, 4, 5, 6} โดยเมื่อการอินเตอร์เซกชันระหว่างเซต A กับเอกภพสัมพัทธ์ จะทำให้ได้สมาชิกที่ซ้ำกันคือ {1, 2, 3} ซึ่งก็เท่ากับเซต A



รูปที่ 2.16 แสดงคุณสมบัติ IDEMPOTENCY $A \cap \emptyset = \emptyset$


ในรูปที่ 2.16 ให้เซต A มีสมาชิกเท่ากับ {1, 2, 3} และเซต B เป็นเซตว่าง เพราะฉะนั้นการอินเตอร์เซกชันระหว่างเซต A กับเซต B จะไม่มีสมาชิกที่ซ้อนทับกัน เนื่องจากเซต B ไม่มีสมาชิกจึงทำให้ได้ค่าสุดท้ายเป็นเซตว่าง

ในรูปที่ 2.17 ให้เซต A มีสมาชิกเท่ากับ {1, 2, 3} และเอกภพสัมพัทธ์มีสมาชิกเท่ากับ {1,2,3,4,5,6} เพราะฉะนั้นการที่นำเซต A มายูเนียนกับเอกภพสัมพัทธ์ก็จะทำให้ได้ค่าเซตสุดท้ายเป็นเซตที่มีสมาชิกทั้งหมดของเซต A และเอกภพสัมพัทธ์ซึ่งก็คือ เอกภพสัมพัทธ์ U นั่นเอง



รูปที่ 2.17 แสดงคุณสมบัติ IDEMPOTENCY $A \cup U = A$

ค. TRANSITIVITY IF $A \subset B \subset C$, THAN $A \subset C$



รูปที่ 2.17 แสดงคุณสมบัติ TRANSITIVITY

รูปที่ 2.18 จากคุณสมบัติของการเป็นสับเซต (หัวข้อ 2.1.5) ทำให้เราพบว่าเซต A เป็นสับเซตของเซต B และเซต B ก็เป็นสับเซตของเซต C ซึ่งก็จะพบว่าเซต A ก็มีคุณสมบัติเป็นสับเซตของเซต C ด้วย


2.2 ทฤษฎีฟัซซีเซต (Fuzzy set theory)

2.2.1. ฟัซซีเซต (Fuzzy set)

ฟัซซีเซต คือ เซตของคู่อันดับ u และฟังก์ชันการเป็นสมาชิก $\mu_A(u)$ โดยที่ u เป็นสมาชิกใดๆ ของเอกภพสัมพัทธ์ U และ A เป็นฟัซซีเซต เขียนแทนด้วยสัญลักษณ์ดังนี้

$$A = \{ (u, \mu_A(u)) \mid u \in U \}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 แสดงฟังก์ชันเซต

จากรูป 2.19 แสดงให้เห็นถึงฟังก์ชันเซต โดยกำหนดให้เอกภพสัมพัทธ์ U มีสมาชิก $u = \{-4, -3, -2, -1, 0, 1, 2, 3, 4\}$ ซึ่งจะพบว่าสมาชิก u แต่ละค่าจะมีค่าระดับการเป็นสมาชิกของสมาชิกค่านั้น ๆ เป็นคู่ลำดับกันไป ซึ่งทำให้พิจารณาได้ว่า ฟังก์ชันเซต จะไม่สามารถแยกแยะการเป็นสมาชิกแต่ละค่าจะมีค่าได้แต่จะอยู่ในช่วง 0 ถึง 1 จึงทำให้ไม่สามารถกำหนดขอบเขตของเซตได้อย่างแน่นอนเหมือนกับเซตแบบเดิมที่มีค่าเท่ากับ 0 หรือ 1

2.2.2. ฟังก์ชันการเป็นสมาชิกของฟังก์ชันเซต (Membership Function of Fuzzy

set : $\mu_A(u)$

ฟังก์ชันการเป็นสมาชิกของฟังก์ชันเซต A ถูกนิยามให้มีค่าอยู่ภายในช่วง 0 ถึง 1 เขียนแทนด้วยสัญลักษณ์ $\mu_A(u)$

โดยที่ ค่า $\mu_A(u)$ เป็นค่าที่ระบุความเป็นสมาชิกของ u ในฟังก์ชันเซต A

ถ้า $\mu_A(u)$ มีค่าเท่ากับ 0 แสดงว่า u ไม่มีความเป็นสมาชิกของฟังก์ชันเซต A

ถ้า $\mu_A(u)$ มีค่าน้อย แสดงว่า u มีความเป็นสมาชิกของฟังก์ชันเซต A น้อย

ถ้า $\mu_A(u)$ มีค่ามาก แสดงว่า u มีความเป็นสมาชิกของฟังก์ชันเซต A มาก

ถ้า $\mu_A(u)$ มีค่าเท่ากับ 1 แสดงว่า u มีความเป็นสมาชิกของฟังก์ชันเซต A อย่าง

สมบูรณ์


จะได้ว่า $\mu_A(u) : U \rightarrow \{0,1\}$

2.2.3. การเท่ากันของฟังก์ชันเซต

ฟังก์ชันเซต A จะเท่ากับฟังก์ชันเซต B ก็ต่อเมื่อ สมาชิก u ทุกตัวในเอกภพสัมพัทธ์ U

มีค่า ฟังก์ชันการเป็นสมาชิกของฟัซซีเซต A เท่ากับค่าฟังก์ชันการเป็นสมาชิกของฟัซซีเซต B เขียนแทนด้วยสัญลักษณ์ $A=B$

$$(A = B) \iff (\mu_A(u) = \mu_B(u) \ ; \ \forall u \in U)$$



รูปที่ 2.20 แสดงการเท่ากันของฟัซซีเซต A กับเซต B

จากรูปที่ 2.20 กำหนด U เป็นเอกภพสัมพัทธ์ u เป็นสมาชิกในเอกภพสัมพัทธ์ทั้งหมดมีค่า $\{-4, -3, -2, -1, 0, 1, 2, 3, 4\}$ ฟัซซีเซต A และเซต B อยู่ในเอกภพสัมพัทธ์เดียวกัน และสมาชิกแต่ละตัวที่มีค่าเดียวกันของฟัซซีเซต A และฟัซซีเซต B จะมีระดับการเป็นสมาชิกเท่ากัน ทุก ๆ ค่าของสมาชิกแต่ละตัว ซึ่งแสดงว่าฟัซซีเซต A เท่ากับฟัซซีเซต B


2.2.4. การเป็นสับเซตของฟัซซีเซต

ฟัซซีเซต A จะเป็นสับเซตของฟัซซีเซต B ก็ต่อเมื่อ สมาชิก u ทุกตัวในเอกภพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัมพัทธ์ U มีค่าฟังก์ชันการเป็นสมาชิกของฟัซซี่เซต A น้อยกว่าหรือเท่ากับค่าฟังก์ชันการเป็นสมาชิกของฟัซซี่เซต B เขียนแทนด้วยสัญลักษณ์ $A \subseteq B$

$$(A \subseteq B) \iff (\mu_A(u) \leq \mu_B(u) \quad ; \quad \forall u \in U)$$




รูปที่ 2.21 แสดงการเป็นสับเซตของฟัซซี่เซต

รูปที่ 2.21 จะพบว่าระดับการเป็นสมาชิกของสมาชิก u ที่ค่าเดียวกันของทั้งฟัซซี่เซต A และ B ค่าระดับการเป็นสมาชิกของ A จะมีค่าน้อยกว่า B ทุก ๆ ค่าของสมาชิก u ซึ่งแสดงถึงการที่ A เป็นสับเซตของ B

2.2.5. ซัพพอร์ตของฟัซซี่เซต (Support : S(A))

ซัพพอร์ตของฟัซซี่เซต คือ เซตของสมาชิก u ในเอกภพสัมพัทธ์ U ที่มีค่าฟังก์ชันการเป็นสมาชิกของฟัซซี่เซตมากกว่า 0 เขียนแทนด้วยสัญลักษณ์ ดังนี้

$$S(A) = \{u \in U \mid \mu_A(u) > 0\}$$




รูปที่ 2.22 แสดงซัพพอร์ตของฟัซซี่เซต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.22 ฟัซซี่เซต A มีคุณสมบัติกับซัพพอร์ตเซต เมื่อค่าสมาชิก u ที่มากกว่า -3 แต่น้อยกว่า 3 มีระดับการเป็นสมาชิกมากกว่า 0 แต่ถ้าตำแหน่งที่สมาชิก u มีระดับการเป็นสมาชิกเท่ากับ 0 จะไม่เป็นซัพพอร์ตเซต

2.2.6. ฟัซซี่ซิงเกิลตัน (Fuzzy Singietion)

ฟัซซี่ซิงเกิลตัน คือ ฟัซซี่เซตที่มีซัพพอร์ตของเซตมีสมาชิกเพียงตัวเดียวและมีค่าฟังก์ชันการเป็นสมาชิกเท่ากับ 1



รูปที่ 2.23 แสดงฟัซซี่ซิงเกิลตัน


จากรูปที่ 2.23 จะพบว่าสมาชิกของแต่ละเซตจะมีค่าเดียว และจะต้องมีระดับการเป็นสมาชิกเท่ากับหนึ่งด้วย

2.2.7. เซต α -Level ของฟัซซี่เซต (A_α)

เซต α -Level ของฟัซซี่เซต A คือ เซตของสมาชิก u ในเอกภพสัมพัทธ์ U ที่มีค่าฟังก์ชันการเป็นสมาชิกของฟัซซี่เซต A มากกว่าหรือเท่า α เขียนแทนด้วยสัญลักษณ์ดังนี้

$$A_\alpha = \{ |u \in U | \mu_A(u) \geq \alpha \}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.24 แสดง α -Level ของฟัซซีเซต

จากรูปที่ 2.24 จะพบว่า α -Level ของฟัซซีเซต A จะมีสมาชิกอยู่ในช่วงมีมากกว่า -2.3 แต่น้อยกว่า 2.3 ซึ่งเป็นช่วงที่มีระดับการเป็นสมาชิกมากกว่าระดับ α

2.2.8. ความสูงของฟัซซีเซต (Height of Fuzzy set)

ความสูงของฟัซซีเซต A คือ ค่าฟังก์ชันการเป็นสมาชิกสูงสุดของฟัซซีเซต A เขียนแทนด้วยสัญลักษณ์ $hgt(A)$

$$hgt(A) = \text{MAX}_{u \in U} \mu_A(u)$$



รูปที่ 2.25 แสดงความสูงของฟัซซีเซต


จากรูปที่ 2.25 จะพบว่าค่าสูงสุดของฟังก์ชัน การเป็นสมาชิกของฟัซซีเซต A มีค่าเท่ากับ 0.9 ซึ่งแสดงว่า ความสูงของฟัซซีเซต A มีค่าเท่ากับ 0.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.9. คุณสมบัติของนอมอลไลซ์ฟัซซีเซต (Normalization)

ฟัซซีเซต A จะมีคุณสมบัติการนอมอลไลซ์ก็ต่อเมื่อ ฟัซซีเซต A มีความสมบูรณ์

เท่ากับ 1



รูปที่ 2.26(ก) แสดงคุณสมบัติการนอมอลไลซ์ฟัซซีเซต

รูปที่ 2.26(ข) แสดงฟัซซีเซตที่ไม่มีคุณสมบัติการนอมอลไลซ์

จากรูปที่ 2.26(ก) แสดงการนอมอลไลซ์ฟัซซีเซตเนื่องมาจากมีสมาชิกที่มีระดับการเป็นสมาชิกเท่ากับ 1 ส่วนในรูปที่ 2.26(ข) จะไม่มีคุณสมบัติการนอมอลไลซ์ เนื่องจากสมาชิกไม่มีระดับการเป็นสมาชิกเท่ากับ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2.10. คุณสมบัติการคอนเวกซ์ของฟัซซีเซต (CONVEXITY)

ฟัซซีเซต A จะมีคุณสมบัติการคอนเวกซ์ ก็ต่อเมื่อ ฟังก์ชันการเป็นสมาชิกของ A สอดคล้องตามเงื่อนไขดังต่อไปนี้

$$A \text{ is Convexity} \Leftrightarrow \mu_A(\lambda u_1 + (1-\lambda) u_2) > \min \{ \mu_A(u_1) , \mu_A(u_2) \};$$

$$u_1, u_2 \in U, \lambda \in]0,1[$$

จากรูปที่ 2.27 (ก) ฟัซซีเซต A จะมีคุณสมบัติของการคอนเวกซ์ก็ต่อเมื่อฟัซซีเซต มีค่าระดับการเป็นสมาชิกที่มีค่าสูงสุดเพียงค่าเดียวโดยไม่จำเป็นต้องมีความสูงเท่ากับ 1 ส่วนในรูป 2.27 (ข) จะมีความสูงของระดับการเป็นสมาชิกสูงสุดมากกว่า 1 ค่า จึงไม่มีคุณสมบัติการคอนเวกซ์




รูปที่ 2.27 (ก) แสดงการคอนเวกซ์ของฟัซซีเซต

รูปที่ 2.27 (ข) แสดงฟัซซีเซตที่ไม่มีคุณสมบัติการคอนเวกซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.11. ฟัชซีนัมเบอร์ (Fuzzy Number)

ฟัชซีนัมเบอร์ คือ ฟัชซีเซตที่มีคุณสมบัติการนอมอลไลซ์และการคอนแวนซ์



รูปที่ 2.28 แสดงฟัชซีนัมเบอร์

จากรูปที่ 2.28 จะพบว่าฟัชซีนัมเบอร์จะเกิดขึ้นได้ก็ต่อเมื่อจะต้องมีคุณสมบัติการนอมอลไลซ์ ก็คือ คือค่าสูงสุดของฟังก์ชันการเป็นสมาชิกจะต้องมีค่าเท่ากับ 1 และจะต้องมีคุณสมบัติการคอนแวนซ์ คือ จะต้องมีความสูงของฟังก์ชันการเป็นสมาชิกค่าเดียว ซึ่งเมื่อนำทั้งสองคุณสมบัติการรวมกัน จะได้คุณสมบัติของฟัชซีนัมเบอร์ ก็จะต้องมีคุณสมบัติมีค่าฟังก์ชันการเป็นสมาชิกสูงสุดเท่ากับ 1 และจะต้องมีเพียงค่าเดียวในเซตนั้น ๆ

2.2.12. การดำเนินการของฟัชซีเซต (Cardinality)

สกาลาร์คาร์ดินาลิตี (Scalar Cardinality) ของฟัชซีเซต A บนเอกภพสัมพัทธ์ U

คือผลบวกของค่าฟังก์ชันการเป็นสมาชิกของ u ทุกตัวในฟัชซีเซต A เขียนแทนด้วยสัญลักษณ์ ดังนี้

$$|A| = \sum_{u \in U} \mu_A(u)$$

คาร์ดินาลิตีสัมพัทธ์ (Relation Cardinality) ของฟัชซีเซต A บนเอกภพสัมพัทธ์ U คือ อัตราส่วนระหว่างค่าสกาลาร์คาร์ดินาลิตีของฟัชซีเซต A กับ ค่าสกาลาร์คาร์ดินาลิตีของเอกภพสัมพัทธ์ U เขียนแทนด้วยสัญลักษณ์ ดังนี้

$$\|A\| = |A| / |U|$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.13. ปฏิบัติการพื้นฐานของฟัซซีเซต (Fuzzy set operations)

กำหนดฟัซซีเซต A,B ในเอกภพสัมพัทธ์ U แสดงการกระทำ ดังนี้

ก. Union

$$\mu_A \cup \mu_B(u) = \mu_A(u) \vee \mu_B(u)$$




รูปที่ 2.29 แสดงการยูเนียนของฟัซซีเซต

จากรูปที่ 2.29 แสดงการยูเนียน ของฟัซซีเซต A กับฟัซซีเซต B โดยผลที่ได้คือ พื้นที่
แรเงาทั้งหมด

ข. Intersection

$$\mu_A \cap \mu_B(u) = \mu_A(u) \wedge \mu_B(u)$$



รูปที่ 2.30 แสดงการอินเตอร์เซกชัน

จากรูปที่ 2.30 ค่าที่ได้จากการอินเตอร์เซกชันคือส่วนที่แรเงา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3 พีชชีลอจิก

3.1 ตัวแปรลึงกวิสติก (Linguistic Variable)

ตัวแปรลึงกวิสติกคือตัวแปรทางภาษา เหตุที่เรียกว่าตัวแปรทางภาษาก็อันเนื่องมาจากมีการใช้ตัวแปรนี้มาแทนความรู้สึกของมนุษย์ ซึ่งเป็นสิ่งที่บอกขอบเขตที่แน่นอนไม่ได้ โดยสามารถนิยามตัวแปรลึงกวิสติก "Truth" ดังสมการต่อไปนี้

$$T(\text{Truth}) = \{\text{not true, very ture, not very ture, ..., not false, very false, not very false, ...}\}$$

- นิยามเทอมปฐม (pimary term) ของตัวแปรลึงกวิสติก "Truth" คือ "true" และ "false"
- นิยามส่วนขยาย (modifier or hedge) ของตัวแปรลึงกวิสติก คือ not, very, not very,
- นิยาม T คือตัวแปรลึงกวิสติก

ซึ่งจากนิยามทั้งหมดข้างต้น สามารถที่จะยกตัวอย่างตัวแปรลึงกวิสติก หรือความรู้สึกของมนุษย์ที่เกิดขึ้นในชีวิตประจำวันเป็นสมการได้ดังนี้

ถ้ามองที่ผิวของคน ๆ หนึ่งสมมุติว่าชื่อสมชาย จะพบว่าแต่ละความรู้สึกของคนอื่น ๆ ที่มองดูที่ผิวของสมชายแล้วบอกถึงสีที่ไม่ตรงกัน แต่สามารถที่จะแบ่งได้กว้าง ๆ ว่าเป็นสีขาว และสีดำ ฉะนั้น จึงสามารถที่จะกำหนดให้

- เทอมปฐม (primart term) ของตัวแปรลึงกวิสติก "ผิว" คือ "ขาว" และ "ดำ"

และเมื่อมองความรู้สึกของคนเหล่านั้น สามารถที่จะแยกความรู้สึกย่อยออกไปได้ว่า ขาวมาก ๆ , ขาวมาก, ขาว, ดำ, ดำมาก, ดำมาก ๆ ซึ่งจากข้อความตรงนี้เองที่สามารถกำหนดส่วนขยายของตัวแปรลึงกวิสติกได้คือ

- ส่วนขยาย (modifier or hedge) ของตัวแปรลึงกวิสติก คือ มาก ๆ, มาก, ไม่รู้สีมากหรือน้อย

ซึ่งสามารถที่จะนำมาเขียนเป็นตัวแปรลึงกวิสติกได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

○ T (ผิว) = {ขาวมาก ๆ, ขาวมาก, ขาว, ดำ, ดำมาก, ดำมาก ๆ}

ซึ่งจากนิยามและตัวอย่างทั้งหมดจะสามารถนำไปใช้กำหนดฟัซซีเซตได้ โดยจะกำหนดได้เป็นเซตของ ขาวมาก ๆ, ขาวมาก, ขาว, ดำ, ดำมาก, ดำมาก ๆ ซึ่งรูปร่างของเซตจะต้องใช้ความชำนาญหรือข้อมูลทางสถิติมาใช้เป็นตัวกำหนดว่าช่วงของแต่ละเซตว่าควรมีค่าระดับการเป็นสมาชิกเท่าใดซึ่งจะทำให้เกิดรูปร่างของเซตนั้นขึ้นมา

3.2 ทฤษฎีตรรกศาสตร์แบบเดิม

ทฤษฎีตรรกศาสตร์ซึ่งเป็นหลักการพื้นฐานของการหาข้อสรุปโดยใช้เหตุผล ประกอบด้วย 3 ส่วน คือ ค่าความจริง (truth value) การปฏิบัติการ (vocabulary) และวิธีการหาข้อสรุปตามหลักการเหตุผล (reasoning procedure) ในตรรกศาสตร์บูลีนได้นิยามส่วนประกอบแต่ละส่วนประกอบดังนี้

3.2.1. ค่าความจริงของประพจน์ในตรรกศาสตร์บูลีน

นิยามของประพจน์ คือ ข้อความที่บ่งบอกได้ว่าสิ่งที่สนใจอยู่นั้นเป็นความจริงหรือเท็จ โดยที่ประพจน์ในตรรกศาสตร์บูลีน จะมีค่าความจริงเท่ากับ 0 เมื่อประพจน์เป็นเท็จ และมีค่าความจริงเท่ากับ 1 เมื่อประพจน์เป็นจริง

3.2.2 ปฏิบัติการทางตรรกศาสตร์บูลีน

ปฏิบัติการทางตรรกศาสตร์บูลีน คือ การกระทำทางลอจิกของประพจน์ซึ่งผลของการกระทำจะแสดงออกมาในรูปของค่าความจริงของประพจน์โดยตัวกระทำพื้นฐานมีดังนี้

ตัวกระทำ	“และ”	ใช้สัญลักษณ์	\wedge
ตัวกระทำ	“หรือ”	ใช้สัญลักษณ์	\vee
ตัวกระทำ	“ถ้า...แล้ว”	ใช้สัญลักษณ์	\rightarrow
ตัวกระทำ	“...ก็ต่อเมื่อ...”	ใช้สัญลักษณ์	\leftrightarrow
ตัวกระทำ	“ตรงข้าม”	ใช้สัญลักษณ์	\neg

3.2.3 การหาข้อสรุปตามหลักการเหตุผล

การหาข้อสรุปตามหลักการเหตุผลโดยใช้ทฤษฎีตรรกศาสตร์แบบเดิม จะใช้ัจจนินรันตร์ (tautogy) สำหรับเป็นพื้นฐานในการหาข้อสรุป

โดยนิยามของัจจนินรันตร์ คือ ประพจน์ที่มีค่าความจริงเป็นจริงเสมอตัวอย่างัจจนินรันตร์ที่ใช้เป็นพื้นฐานในการหาข้อสรุปตามหลักการเหตุผล (forward data – driven) แสดงดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

modus ponens : $(A \wedge (A \longrightarrow B)) \longrightarrow B$

ซึ่งเงื่อนไขของ modus ponens สามารถอธิบายได้ดังนี้

modus ponens เป็นพื้นฐานของการหาข้อสรุป โดยการแจกแจงจากเหตุสู่ผล ของตรรกศาสตร์แบบเดิม โดยการแจกแจงจากเหตุสู่ผล กำหนดให้

A แทน หลักฐาน (Premise) ที่หาได้

B แทน ข้อสรุป (Conclusion) ที่ได้

ซึ่งสามารถเขียนการแจกแจงจากเหตุสู่ผลได้คือ IF A THEN B หรือ $A \longrightarrow B$

หรือ

A	หลักฐาน (Premise)
$A \longrightarrow B$	การแจกแจงเหตุสู่ผล (Implication)
B	ข้อสรุป (Conclusion)

ซึ่งมีความหมายว่า ถ้ามีเหตุการณ์ใดเหตุการณ์หนึ่งเกิดขึ้นเป็นเหตุการณ์ A ที่เหมือนกับเหตุการณ์ A ที่อยู่ใน $(A \longrightarrow B)$ แล้ว ผลของการเกิดเหตุการณ์นี้จะได้ผลลัพธ์เท่ากับ B แต่ถ้าเหตุการณ์ที่เกิดไม่เหมือนกับเหตุการณ์ A ที่อยู่ใน $(A \longrightarrow B)$ แล้วผลลัพธ์ที่ได้จะไม่เท่ากับ B ซึ่งเป็นตัวอย่างที่แสดงให้เห็นถึงการหาข้อสรุปจากเหตุที่เกิดไปสู่ผลที่จะได้

3.3 ทฤษฎีฟัซซีลอจิก

ฟัซซีลอจิกเป็นทฤษฎีทางตรรกศาสตร์ ที่ขยายมาจากทฤษฎีตรรกศาสตร์หลายค่า (multivalued logic) โดยนิยามค่าความจริงของประพจน์เป็นตัวแปรลึงกวิสติก ได้มีการนิยามการปฏิบัติการทางตรรกศาสตร์สำหรับฟัซซีลอจิกไว้ต่าง ๆ กัน ในปริภูมิปริพันธ์นี้ จะอ้างอิงนิยามดั้งเดิมของ Zadeh

3.3.1 ค่าความจริงของประพจน์ในทฤษฎีฟัซซีลอจิก

กำหนดให้ $v(A)$ เป็นฟัซซีเซตในเอกภพสัมพัทธ์ V
 โดย $v(A)$ จะแทนค่าความจริงของประพจน์ A
 ซึ่ง V จะแทนเอกภพสัมพัทธ์ โดย $V = [0,1]$

ในที่นี้หมายความว่าประพจน์ A จะมีค่าความจริงอยู่ในช่วงของเอกภพสัมพัทธ์คือ 0 ถึง 1 ซึ่งต่างจากประพจน์ของเซตแบบเดิมที่มีค่า 2 ค่าคือ 0 และ 1

จะได้ว่า $v(A) = \{(v_i, \mu_i) \mid i = 1, 2, \dots, n; v_i \in [0,1]\}$

$v(\text{not } A) = 1 - v(A) = \{(1 - v_i, \mu_i) \mid i = 1, 2, \dots, n; v_i \in [0,1]\}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 การหาข้อสรุปตามหลักการเหตุผลโดยใช้ทฤษฎีฟัซซีลอจิก

การหาข้อสรุปตามหลักการเหตุผล โดยใช้ทฤษฎีฟัซซีลอจิก จะเป็นการขยายนิยามของสัจนิรันดร์ที่ใช้ในตรรกศาสตร์แบบเดิม เพื่อใช้หาข้อสรุปตามหลักการเหตุผลของประพจน์ที่เป็นฟัซซีเซต โดยนำการขยายนิยามของ Modus Ponens สำหรับฟัซซีลอจิก เรียกว่า Generalized Modus Ponens : GMP

- Generalized Modus Ponens คือ การหาข้อสรุปจากเหตุไปหาผล (forward data – driven) ซึ่งการหาข้อสรุปของฟัซซีโดยนำหลักการของในตรรกศาสตร์แบบเดิมมาใช้ นั้น จะมีหลักการคล้ายกันคือ

กำหนดให้ $A1$	แทนหลักฐานแบบฟัซซี (Fuzzy Premise)
$A2 \rightarrow B$	แทนการแจกแจงเหตุผลแบบฟัซซี (Fuzzy Implication)
$A1 \circ (A2 \rightarrow B)$	แทนข้อสรุปแบบฟัซซี (Fuzzy Conclusion)

ซึ่งจากข้อกำหนดข้างต้นมีความหมายว่าเหตุการณ์ $A1$ ที่เกิดขึ้นซึ่งเป็นหลักฐานแบบฟัซซี ไม่จำเป็นต้องเหมือนกับเหตุการณ์ $A2$ ใน $(A2 \rightarrow B)$ ทุกประการนั้นข้อสรุปแบบฟัซซีจึงต้องทำการคอมโพสิชัน (composition (\circ)) ระหว่าง $A1$ และ $(A2 \rightarrow B)$ จึงจะได้ข้อสรุปแบบฟัซซีออกมา

ตัวอย่างเช่น ถ้ามีหลักฐานแบบฟัซซี ($A2$) กำหนดไว้ว่า ออกลูกเป็นไข่ และ อาศัยอยู่ในน้ำจะได้ข้อสรุป (B) เป็น สัตว์น้ำ หรือสามารถเขียนแทนการแจกแจงเหตุผลแบบฟัซซีได้ว่า

$$\text{ออกลูกเป็นไข่ และ อาศัยอยู่ในน้ำ} \rightarrow \text{สัตว์น้ำ}$$

ซึ่งถ้ามีเหตุการณ์ ($A1$) เกิดขึ้น คือ กบ จะออกลูกเป็นไข่ แต่อาศัยอยู่ในน้ำบ้างบนบกบ้าง โดยถ้าเหตุการณ์ ($A1$) นี้เกิดขึ้นกับตรรกศาสตร์แบบเดิม จะได้ข้อสรุปออกมาว่า กบ ไม่ใช่สัตว์น้ำ เพราะมีเหตุการณ์ที่ $A1$ ไม่เหมือน $A2$ ทั้งหมด คือ ไม่ได้อาศัยอยู่ในน้ำตลอด เนื่องจากตรรกศาสตร์แบบเดิมมีข้อสรุปเพียง ข้อคือ ใช่ และไม่ใช่ แต่ถ้าเหตุการณ์ข้างต้นเกิดกับฟัซซีลอจิก ข้อสรุปที่ได้จะต้องมาจาก การนำ $A1$ ไปทำการคอมโพสิชันกับ $(A2 \rightarrow B)$ เพราะ $A1$ และ $A2$ ไม่เหมือนกันทั้งหมด จึงทำให้ฟัซซีลอจิกไม่สามารถหาข้อสรุปได้ทันที อันเนื่องจากฟัซซีลอจิกมีข้อสรุปมากมายที่จะเป็นไปได้ เพราะค่าความจริงของฟัซซีลอจิกจะมีค่าอยู่ในช่วง 0 ถึง 1 ไม่ใช่มีแต่ 0 และ 1 เหมือนอย่างในตรรกศาสตร์แบบเดิม ซึ่งเมื่อทำการคอมโพสิชันแล้ว ข้อ

สรุปที่ได้ อาจจะมีค่าความจริงประมาณ 0.5 ซึ่งก็อาจสรุปได้ว่า กบ เป็นสัตว์ครึ่งบกครึ่งน้ำ โดยค่าความจริงที่ได้ ออกมาจากการคอมพิวเตอร์จะขึ้นอยู่กับ การกำหนดรูปร่างของเซต A1, A2 และ B

3.4 ความสัมพันธ์ฟัซซี (Fuzzy Relation)

3.4.1 ผลคูณคาร์ทีเซียน (Cartesian product)

กำหนดให้ A_1, \dots, A_n เป็นฟัซซีเซตในเอกภพสัมพัทธ์ U_1, \dots, U_n

โดยที่ $u_1, \dots, u_n \in U_1, \dots, U_n$

ผลคูณคาร์ทีเซียนของ A_1, \dots, A_n คือ ฟัซซีเซตในเอกภพสัมพัทธ์ $U_1 \times \dots \times U_n$ ที่มีฟังก์ชันการเป็นสมาชิกดังนี้

$$\mu_{A_1 \times \dots \times A_n}(u_1, \dots, u_n) = \min \{ \mu_{A_1}(u_1), \dots, \mu_{A_n}(u_n) \}$$

ตัวอย่าง ถ้า $A_1 = \{(1,0.2), (2,0.5), (3,1.0), (4,0.6)\}$

$A_2 = \{(4,0.1), (5,0.4), (6,1.9), (7,0.3)\}$

ผลคูณคาร์ทีเซียน ของ $A_1 \times A_2$ หาได้จาก

โดย $\mu_{A_1 \times A_2} = \min \{ \mu_{A_1}(u_1), \dots, \mu_{A_2}(u_2) \}$

โดย u_1, u_2 แทนสมาชิกของเซต A_1 และ A_2 ตามลำดับ

ซึ่งจากรูปที่ 3.1 แสดงการหาความสัมพันธ์ ของ $A_1 \times A_2$ ซึ่งในการหาความสัมพันธ์ดังในรูปจะใช้วิธีการคำนวณ โดยใช้ผลคูณคาร์ทีเซียน ซึ่งจะจับคู่ของระดับการเป็นสมาชิกทุกคู่ ซึ่งในแต่ละคู่จะเลือกใช้เฉพาะค่าที่มีค่าน้อยเป็นคำตอบ

$$A_1 \times A_2 = A_1$$

	A2			
	4	5	6	7
1	0.1	0.2	0.2	0.2
2	0.1	0.4	0.5	0.3
3	0.1	0.4	0.9	0.3
4	0.1	0.4	0.6	0.3

รูปที่ 3.1 แสดงความสัมพันธ์ฟัซซี

3.4.2 ความสัมพันธ์ฟัซซี

กำหนดให้ R เป็นความสัมพันธ์ฟัซซีจากเซต A ไปยังฟัซซีเซต B

โดยที่ A เป็นฟัซซีเซตในเอกภพสัมพัทธ์ U

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ B เป็นฟัซซีเซตในเอกภพสัมพัทธ์ V

จะได้ว่า $R(u \times v) = A \times B = \{(u,v), \mu R(u,v) \mid (u,v) \in U \times V\}$

$$\mu R(u \times v) = \mu A \times B(u,v) = \min \{ \mu A(u), \mu B(v) \} \quad \text{min - intersection}$$

โดยที่ min - intersection คือการปฏิบัติการอินเตอร์เซกชันของฟัซซี โดยจะมีหลักการปฏิบัติการ คือ จะทำการเลือกค่าระดับการเป็นสมาชิกที่มีค่าต่ำสุด ที่อยู่ในขอบเขตที่พิจารณา ตัวอย่างเช่น ถ้ามีกลุ่มเซตกลุ่มหนึ่งประกอบด้วย เซต A และ เซต B ที่อยู่ในขอบเขตที่พิจารณาและมี u ใด ๆ เป็นสมาชิกของเซต ทั้ง 2 ดังนั้นถ้ามีสมาชิก u ค่าใดค่าหนึ่งเกิดขึ้นแล้ว ทำให้ได้ระดับการเป็นสมาชิกของเซต A เท่ากับ $0.7 (\mu A(u) = 0.7)$ และระดับการเป็นสมาชิกของเซต B เท่ากับ $0.3 (\mu B(u) = 0.3)$ ซึ่งถ้ามีการนำข้อมูลที่เกิดขึ้นนี้มาทำ min - intersection จะสามารถเขียนได้ว่า $\min \{ \mu A(u), \mu B(u) \}$ หรือ $\min \{ 0.7, 0.3 \}$ และจะได้คำตอบของการกระทำ min - intersection มีค่าเท่ากับ 0.3 เนื่องจากเป็นค่าที่ต่ำที่สุดของขอบเขตที่พิจารณาคือ 0.3 และ 0.7


โดยในการหาความสัมพันธ์ดังแสดงในรูปที่ 3.1 ซึ่งเป็นการหาความสัมพันธ์ของ $A_1 \times A_2$ โดยใช้วิธีการคำนวณโดยใช้ผลคูณคาร์ทีเซียน ซึ่งส่งผลให้ได้ความสัมพันธ์ของสมาชิกแต่ละคู่ของเซต A_1 และ A_2

3.5 การคอมโพสิชันแบบฟัซซี (Fuzzy Composition)

กำหนดให้ $R_1(u,v)$ เป็นความสัมพันธ์จากเอกภพสัมพัทธ์ U ไป V โดยที่ $(u,v) \in U \times V$

และ $R_2(v,w)$ เป็นความสัมพันธ์จากเอกภพสัมพัทธ์ V ไป W โดยที่ $(v,w) \in V \times W$

การคอมโพสิชัน คือ ปฏิบัติการในการหาความสัมพันธ์ $R_3(u,w)$ จากความสัมพันธ์ที่ถ่ายทอดต่อเนื่องกันเป็นลูกโซ่ $R_1(u,v)$ และ $R_2(v,w)$



รูปที่ 3.2 การคอมโพสิชันของความสัมพันธ์ฟัซซี

กำหนดให้ $R_1(u,v)$ เป็นความสัมพันธ์ฟัซซีบนระนาบ $U \times V$ โดยที่ $(u,v) \in U \times V$

$R_2(u,v)$ เป็นความสัมพันธ์ฟัซซีบนระนาบ $V \times W$ โดยที่ $(v,w) \in V \times W$

การคอมโพสิชันของความสัมพันธ์ฟัซซีที่ใช้ในปริภูมิพนธ์นี้และเป็นวิธีการที่นิยมมากที่สุดจะใช้วิธีการ Max-Min Composition ซึ่งถูกนิยามดังนี้

Max-Min Composition

$$R_3 = R_1 \circ R_2 = \{((u,w), \max \{ \min [\mu_{R_1}(u,v), \mu_{R_2}(v,w)] \}) \mid u \in U, v \in V, w \in W\}$$

ซึ่งในการทำการคอมโพสิชันก็ยังมีวิธีการอื่น ๆ อีกที่ไม่ได้นำมาใช้ในปริภูมิพนธ์นี้ซึ่งจะได้แสดงนิยามให้เห็นดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Max-Product Composition

$$R_3 = R_1 * R_2 = \{((u,w), \max_{v \in V} \{\mu_{R_1}(u,v) \cdot \mu_{R_2}(v,w)\}) \mid u \in U, v \in V, w \in W\}$$

Max-Average Composition

$$R_3 = R_1 \text{ av } R_2 = \{((u,w), \max_{v \in V} \{\mu_{R_1}(u,v) + \mu_{R_2}(v,w)/2\}) \mid u \in U, v \in V, w \in W\}$$

Min-Max Composition


$$R_3 = R_1 \bullet R_2 = \{((u,w), \min_{v \in V} \{\max\{\mu_{R_1}(u,v), \mu_{R_2}(v,w)\}\}) \mid u \in U, v \in V, w \in W\}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ตัวควบคุมฟัซซี่

โครงสร้างของตัวควบคุมฟัซซี่ประกอบด้วย 4 หน่วยคือ หน่วยฐานกฎการควบคุม (Fuzzy rule base) หน่วยฟัซซี่ฟิเคชัน (Fuzzification unit) หน่วยอินเฟอร์เรนซ์ (Inference unit) และดีฟัซซี่ฟิเคชัน (Defuzzification unit) ดังแสดงในรูปที่ 4.1 ซึ่งการทำงานของแต่ละหน่วยได้ดังนี้



รูปที่ 4.1 แสดงโครงสร้างพื้นฐานของตัวควบคุมฟัซซี่

4.1 ฐานกฎการควบคุมฟัซซี่ (Fuzzy Rule Base)

ฐานกฎการควบคุมฟัซซี่ เป็นหน่วยที่รวบรวมกฎการควบคุมแบบฟัซซี่ซึ่งอยู่ในรูปแบบ IF...THEN...

กำหนดให้ กฎการควบคุมอยู่ในรูปแบบดังนี้

IF x_1 is X_1^k and ... and x_m is X_m^k THEN y is Y^k

หรือ IF x is X^k THEN y is Y^k ; $k = 1, 2, \dots, M$

โดยที่ x คือ ตัวแปรสถานะของกระบวนการ ซึ่งใช้เป็นอินพุตของตัวควบคุมฟัซซี่

$$x = [x_1 \dots x_m]^T$$

X^k คือ ฟัซซี่เซตของตัวแปรอินพุต ในส่วนเหตุของกฎการควบคุม

$$X^k = X_1^k \times \dots \times X_m^k$$

m คือ จำนวนตัวแปรอินพุตของตัวควบคุม

y คือ ตัวแปรเอาต์พุตของตัวควบคุมฟัซซี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Y^k คือ ฟัซซี่เซตของตัวแปรเอาต์พุทในส่วนผลของกฎการควบคุมที่ k


M คือ จำนวนกฎการควบคุมทั้งหมดในฐานกฎการควบคุม

ซึ่งจากคำจำกัดความในรูปสมการข้างต้น สามารถอธิบายได้ว่ากฎการควบคุมจะถูกกำหนดตามเงื่อนไข ถ้า...แล้ว เช่น ถ้า เจ็บคอ แล้ว จะเป็นไข้หวัด ซึ่งเงื่อนไขของกฎการควบคุมนี้จะถูกกำหนดมาจากสิ่งที่เคยพบมาหลาย ๆ ครั้งจนเกิดความเคยชินจนมีความรู้สึกว่าเป็นสิ่งที่น่าจะเป็นไปได้สูงซึ่งเรียกว่าความชำนาญหรือประสบการณ์ซึ่งจุดครั้งนี้เองที่จะนำไปเป็นหลักฐานในการหาข้อสรุปในส่วนของอินเฟอร์เรนซ์ ซึ่งตัวอย่างของกฎการควบคุมที่อยู่ในรูปของสมการกฎการควบคุมแบบฟัซซี่ เช่น

IF input signal IS position THEN output signal IS negative

4.2 การฟัซซี่ฟิเคชัน (Fuzzification)

การฟัซซี่ฟิเคชัน คือ กระบวนการหาค่าฟัซซี่เซตบนเอกภพสัมพัทธ์ U ของอินพุท เพื่อเป็นตัวแทนของอินพุท ซึ่งมีค่าเป็นตัวเลขสำหรับใช้เป็นอินพุทของระบบฟัซซี่ หรืออีกนัยหนึ่งคือการแปลงค่าตัวแปรของกระบวนการให้เป็นตัวแปรของฟัซซี่ โดยค่าของฟัซซี่จะเป็นค่าตัวเลขที่ได้จากฟัซซี่เซตบนเอกภพสัมพัทธ์ U ซึ่งการฟัซซี่ฟิเคชันจะสามารถกระทำได้หลายวิธี เช่น การฟัซซี่ฟิเคชันโดยใช้ฟัซซี่ซิงเกิลตัน, การฟัซซี่ฟิเคชันโดยใช้ฟัซซี่นัมเบอร์, การฟัซซี่ฟิเคชันโดยใช้ไฮบริดนัมเบอร์ ซึ่งในปริศยานิพนธ์นี้ได้ทำการศึกษาเฉพาะในส่วนของการฟัซซี่ฟิเคชันโดยใช้ฟัซซี่ซิงเกิลตัน ซึ่งสามารถแสดงการกระทำได้ดังนี้



รูปที่ 4.2 แสดงการฟัซซี่ฟิเคชันแบบซิงเกิลตัน

โดยที่ E เป็นฟัซซี่ซิงเกิลตันซึ่งมี $S(E) = \{u_0\}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\mu_E(u) = 1 ; u = u_0$$

$$\mu_E(u) = 0 ; u \neq u_0$$

จากรูปที่ 4.2 สามารถแสดงให้เห็นได้ว่าการหาฟังก์ชันพีเคชันด้วยวิธีการใช้ฟังก์ชันซึ่งเกิดค่านั้นจะใช้หลักการการอินเตอร์เซกชันระหว่างกลุ่มเซตทางอินพุตที่ถูกกำหนดขึ้นกับเซตแบบซึ่งเกิดคั้นซึ่งจากรูปจะเห็นได้ว่าได้กำหนดให้กลุ่มเซตทางอินพุตประกอบด้วยเซต A,B,C ซึ่งเป็นฟังก์ชันเซตแบบฟังก์ชันนัมเบอร์ และเซตที่จะถูกนำมาอินเตอร์เซกชันคือเซต E ซึ่งเป็นเซตแบบซึ่งเกิดคั้นซึ่งจะเกิดขึ้นในตำแหน่งที่มีอินพุตเข้ามา ซึ่งเมื่อทำการอินเตอร์เซกชันหรือการซ้อนทับกันจะทำให้เกิดจุดซ้อนทับกัน 2 จุด คือจุด a ซึ่งเป็นจุดที่เซต E ซ้อนทับกับเซต C และจุด b ซึ่งเป็นจุดที่เซต E ซ้อนทับกับเซต B ซึ่งทั้งจุด a และจุด b จะเป็นค่าระดับการเป็นสมาชิกที่จะนำมาใช้เป็นตัวแทนทางอินพุต

4.3 การอินเฟอร์เรนซ์แบบฟังก์ชัน (Fuzzy Inference)

การอินเฟอร์เรนซ์ คือกระบวนการในการหาข้อสรุป (conclusion) จากหลักฐาน (premise) ซึ่งในขบวนการอินเฟอร์เรนซ์หลักฐานที่จะนำมาใช้จะได้มาจากส่วนของกฎการควบคุมที่ถูกกำหนดขึ้นมาจากความชำนาญ



รูปที่ 4.3 แสดงการอินเฟอร์เรนซ์แบบฟังก์ชัน

ซึ่งจากรูปที่ 4.3 ถ้าส่วนกำหนดกฎการควบคุมกำหนดไว้ว่า ถ้ามีข้อมูลอินพุตเข้ามาที่เซต A ค่าเอาต์พุตที่ได้จะต้องเป็นเซต B ซึ่งจากหลักฐานนี้เองทำให้หน่วยอินเฟอร์เรนซ์สามารถที่จะหาข้อสรุปออกมาได้โดยให้อินพุต a อยู่ในช่วงสมาชิกของเซต A จึงสามารถที่จะระบุได้เลยว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข้อสรุปที่ได้จะต้องเป็นสมาชิกของเซต B ซึ่งในรูปจะเห็นได้ว่าการที่สมาชิกแต่ละตัวมีระดับการเป็นสมาชิกไม่เท่ากันจึงทำให้ข้อสรุปจะต้องขึ้นอยู่กับระดับการเป็นสมาชิกของเซตด้วย

4.4 การดีฟัซซีฟิเคชัน (Defuzzification)

การดีฟัซซีฟิเคชัน คือกระบวนการหาค่าเอาต์พุตเพียงค่าเดียว (ซึ่งเกิดค้น) ที่เหมาะสมที่สุด เพื่อเป็นตัวแทนของฟัซซีเอาต์พุต โดยค่าที่ได้จะกระจายอยู่บนเอกภพสัมพัทธ์ของเอาต์พุตนั้น หรือจะกล่าวอีกลักษณะหนึ่งคือการแปลงค่าตัวแปรทางฟัซซีให้เป็นตัวแปรของกระบวนการที่จะนำไปควบคุมกระบวนการต่อไป โดยการดีฟัซซีฟิเคชันจะสามารถกระทำได้หลายวิธีดังต่อไปนี้

4.4.1 การหาค่าระดับการเป็นสมาชิกสูงสุด (Max – membership principle)


ซึ่งรู้จักในชื่อของ High method ซึ่งวิธีนี้จะใช้วิธีการหาค่าโดยเลือกค่าเอาต์พุตที่มีค่าระดับการเป็นสมาชิกสูงสุดเพียงค่าเดียว



รูปที่ 4.4 แสดงการดีฟัซซีฟิเคชันโดยใช้วิธีการหาค่าระดับการเป็นสมาชิกสูงสุด

ซึ่งจากรูปที่ 4.4 จะแสดงถึงเซตเอาต์พุตที่ได้มาจากหน่วยอินเฟอร์เรนซ์จะเห็นว่าค่าเอาต์พุตที่มีระดับการเป็นสมาชิกสูงสุด คือค่า u ซึ่งก็คือค่าที่เป็นตัวแทนของเอาต์พุตนั่นเอง

4.4.2 การหาค่าจุดศูนย์กลางของฟัซซี (Centroid method)



รูปที่ 4.5 แสดงการดีฟัซซีฟิเคชันโดยใช้วิธีการหาจุดศูนย์กลางของฟัซซี

ในรูปที่ 4.5 จะเห็นได้ว่าการหาค่าเอาต์พุตของการดีฟัซซีฟิเคชันด้วยวิธีการหาจุดศูนย์กลางของฟัซซีจะเป็นการหาจุดที่เป็นจุดศูนย์กลางของพื้นที่ซึ่งได้มาจากการอินทิเกรต โดยในรูปที่ 4.5 ค่าตอบของการดีฟัซซีฟิเคชันที่ได้คือ z ซึ่งถ้ากำหนดให้เซตในรูปที่ 4.5 คือ เซต C จะสามารถหาค่า z ได้จาก สมการต่อไปนี้

$$z = \frac{\int \mu_C(u)u du}{\int \mu_C(u) du}$$

กำหนดให้

C คือ เซตเอาต์พุต

u คือ สมาชิกของเอกภพสัมพัทธ์ทางเอาต์พุต

z คือ ค่าที่ได้จากการดีฟัซซีฟิเคชัน

4.4.3 การหาค่าเฉลี่ยของน้ำหนัก (Weighted average method)

จะเป็นวิธีหาค่าเอาต์พุตที่เหมาะสม ซึ่งหาค่าได้จากสมการ

$$v = \left\{ \sum \mu_B(\bar{v})\bar{v} \right\} / \left\{ \sum \mu_B(\bar{v}) \right\}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


กำหนดให้

B คือ เซตเอาท์พุท

v คือ สมาชิกของเอกภพสัมพัทธ์เอาท์พุท

vo คือ ค่าจากการดีฟัซซี่ฟิเคชัน

Membership function



รูปที่ 4.6 แสดงการดีฟัซซี่ฟิเคชันด้วยการหาค่าเฉลี่ยของน้ำหนัก

ในการใช้วิธีการหาค่าเฉลี่ยของน้ำหนักมาทำการดีฟัซซี่ฟิเคชัน โดยจากรูปที่ 3.5 จะพบว่าก่อนที่จะทำการหาค่าเฉลี่ยของน้ำหนักจะต้องแยกกลุ่มเซตเอาท์พุทที่จะนำมาทำการดีฟัซซี่ฟิเคชันประกอบด้วยเซตใดบ้างซึ่งในรูป 3.5 สมมุติว่าประกอบด้วยเซต A,B,C ขึ้นตอนต่อไปของหาค่าดีฟัซซี่ฟิเคชันด้วยวิธีนี้ โดยการหาค่ากลางของสมาชิกของแต่ละเซตซึ่งจากรูปคือตำแหน่งที่ลากเส้นประลงมาในแต่ละเซตแล้วนำค่ากลางในแต่ละเซตที่ได้คูณกับค่าระดับการเป็นสมาชิกของค่ากลางหรือค่าสมาชิกที่เกิดค่ากลางนั้น ๆ แล้วจึงนำค่าที่ได้ของแต่ละเซตมาบวกเข้าด้วยกันแล้วจึงนำผลบวกที่ได้มาหารด้วยผลรวมของระดับการเป็นสมาชิกที่ตำแหน่งค่ากลางของทุกเซตซึ่งค่าที่ได้จึงเป็นคำตอบของการดีฟัซซี่ฟิเคชันด้วยวิธีนี้ ซึ่งจากในรูปค่ากลางของแต่ละเซตคือ 3, 7.8, 9


4.4.4 การหาค่ากลางสูงสุด (Mean – max – membership)

เป็นการหาค่ากลางของค่าสูงสุดของระดับการเป็นสมาชิกที่ตำแหน่งสูงสุด

การหาค่าดีฟัซซี่ฟิเคชันด้วยวิธีนี้จะเป็นการแก้ปัญหาที่เกิดจากการที่เซตที่จะนำมาทำการดีฟัซซี่ฟิเคชันมีค่าระดับการเป็นสมาชิกสูงสุดอยู่หลายค่าซึ่งการหาค่าดีฟัซซี่ฟิเคชันด้วยวิธีการของการหาค่าสูงสุดไม่สามารถกระทำได้ ซึ่งจากรูปที่ 4.7 จะพบได้ว่าเซตมีค่าระดับการเป็นสมาชิกสูงสุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อยู่หลายค่าจึงต้องใช้วิธีการหาค่ากลางของค่าสูงสุดมาทำการดีฟัซซี่ ซึ่งในการหาค่ากลางจะหาค่าเฉพาะช่วงที่มีค่าสูงสุดตามเส้นประที่ลากลงมาตั้งในรูปซึ่งจะทำให้ได้ค่าการดีฟัซซี่ออกมา




รูปที่ 4.7 แสดงการดีฟัซซี่พีเคชั่นโดยการหาค่ากลางสูงสุด

การออกแบบพีซซีในการควบคุมระดับน้ำ

หลังจากได้ทำการศึกษาทฤษฎีพีซซีมาแล้วในการที่จะนำไปทำการควบคุมระบบ จะต้องเข้าใจการทำงานของระบบให้ดีกว่าก่อน สำหรับระบบที่จะใช้ในการทดลองในที่นี้จะใช้ Plant ที่มีการปล่อยน้ำออกตลอดเวลาและมีวาล์วเป็นตัวควบคุมการจ่ายน้ำให้กับระบบ จากนี้ยังมีอุปกรณ์ sensor ระดับน้ำเพื่อส่งไปให้กับตัวควบคุม โดยลักษณะของ Plant จะเป็นดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แสดงการควบคุมโดยใช้ฟัซซี่

สำหรับอินพุตที่ได้มาจากอุปกรณ์ Sensor จะทำให้เป็นค่า ERROR และ dERROR เพื่อที่จะนำไปใช้เป็น input ให้กับ Fuzzy เพื่อที่จะนำไปทำการประมวลผลเพื่อที่จะส่งให้วาล์วปิดเปิดเท่าใด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยค่า ERROR และ dERROR จะได้จาก

$$\text{ERROR} = \text{SP} - \text{PV}$$

โดยที่ SP = Set Point

PV = input จาก Sensor

$$d\text{ERROR} = \text{ERROR}_n - \text{ERROR}_{n-1}$$


โดยที่ $d\text{ERROR}_n = \text{ERROR}$ ปัจจุบัน

$d\text{ERROR}_{n-1} = \text{ERROR}$ ที่แล้ว

สำหรับอินพุตที่เข้ามาจะเป็นค่าที่ได้มาจากอุปกรณ์ A/D จะเป็นค่า 0-255 เราจะทำการแปลงให้อยู่ในช่วงที่กำหนดโดยกำหนดให้มีค่าเท่ากับ 0-100


การกำหนดเซตทางอินพุตของ Fuzzy

ในการกำหนดเกณฑ์ทางอินพุตจะต้องกำหนดช่วงของการซ้อนทับกันของเซตแต่ละเซตให้เหมาะสมกับระบบ หากเกิดการซ้อนทับกันมากก็จะทำให้เกิดการเลือกกฎการควบคุมมากทำให้ยากแก่การหากฎการควบคุมแต่จะได้การควบคุมที่ละเอียดมากขึ้น หากซ้อนทับกันน้อยก็จะทำให้เกิดกฎขึ้นมาน้อย แม้ว่าจะง่ายแก่การออกกฎ ในการทดลองนี้จะกำหนดให้ช่วงของเซตอินพุตอยู่ที่ช่วง -20 ถึง +20 ถ้านอกขอบเขตนี้จะทำการควบคุมแบบหยาบคือสั่งให้เปิดปิดวาล์วทันทีเพื่อความเร็วในการควบคุม พอเริ่มเข้าช่วง -20 ถึง +20 จึงจะทำการควบคุมแบบพีซีซีโดยชุดเซตทางอินพุตมีทั้งหมด 2 ชุดเซตดังนี้



รูปที่ 4.9 แสดงชุดเซต ERROR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 แสดงชุดเซต dERROR

การกำหนดหน่วยกฎการควบคุม

ในการกำหนดกฎการควบคุมจะใช้หลักเกณฑ์การพิจารณาจากค่าอินพุตแต่ละค่าเพื่อจะระบุค่าเอาต์พุตที่เหมาะสมในตาราง โดยเลือกเซตเอาต์พุตซึ่งเป็นเซตซึ่งเกิดต้น ลงในตารางกฎการควบคุมนั้นจะต้องพิจารณาว่า อินพุตค่าความผิดพลาดมีค่าเป็นอย่างไร สมมุติว่ามีค่าเป็นบวก แสดงว่าค่าสัญญาณเอาต์พุตยังต่ำกว่าค่าเป้าหมาย ในขั้นตอนต่อไปพิจารณาที่อินพุต การเปลี่ยนแปลงของค่าความผิดพลาดว่ามีค่าเป็นอย่างไร ถ้ามีค่าเป็นบวกก็แสดงว่าแนวโน้มของการเกิดค่าความผิดพลาด (แนวโน้มที่ค่าเอาต์พุตจะออกห่างจากค่าเป้าหมาย) มีค่าเพิ่มขึ้นได้ทั้ง 2 อินพุตแล้ว ได้ว่าค่าเอาต์พุตยังไม่ถึงค่าเป้าหมายและยังมีแนวโน้มว่ายังไม่เข้าใกล้ค่าเป้าหมาย ฉะนั้นเซตซึ่งเกิดต้นทางเอาต์พุตที่จะถูกเลือกในกรณีของเหตุการณ์ที่เกิดกับอินพุตนี้จะต้องเลือกเซตเอาต์พุตที่มีค่าบวกมาก ๆ ลงไปในตารางกฎการควบคุมของความสัมพันธ์อินพุตนี้ ซึ่งจากเหตุการณ์สมมุติข้างต้นจึงนำไปพิจารณาเงื่อนไขอินพุตในรูปที่ 3 เพื่อกำหนดค่าเอาต์พุตในตาราง แล้วนำค่าที่กำหนดไปทดสอบควบคุมกระบวนการ ซึ่งในทางตรงกันข้าม ถ้าค่าเอาต์พุตมีค่ามากกว่าเป้าหมาย และมีแนวโน้มที่จะมากขึ้นก็ควรที่จะเลือกเซตเอาต์พุตที่เป็นเซตซึ่งเกิดต้นที่มีค่าน้อยลง


dERROR

	NB	NM	NS	Z	PS	PM	PB
NB	-50	-50	-50	-40	-50	-50	-50
NM	-45	-45	-45	-35	-45	-45	-45
NS	-40	-40	-40	-40	-40	-41	-41
Z	-36	-31	-27	-27	-27	-28	7
PS	10	10	14	18	20	31	31
PM	34	34	34	34	34	34	34
PB	40	40	40	50	50	50	50

รูปที่ 4.11 แสดงการอินเฟอร์เรนซ์

การกำหนดหน่วยฟuzzyฟuzzy


การทำงานของหน่วยฟuzzyฟuzzyจะมีหน้าที่ในการแปลงข้อมูลตัวแปรของอินพุตให้เป็นข้อมูลตัวแปรของฟuzzyเพื่อให้หน่วยอินเฟอร์เรนซ์ทำการตัดสินใจต่อไป โดยขั้นตอนในการแปลงข้อมูลจะใช้หลักการที่ให้ค่าอินพุตเข้ามาเป็นเซตซึ่งเกิดกัน ซึ่งเมื่อเกิดมีอินพุตเข้ามาเซตซึ่งเกิดกันในตำแหน่งนั้นจะทำการอินเตอร์เซกชันกับเซตทางอินพุตของฟuzzyที่กำหนดไว้ก่อนแล้ว ซึ่งผลลัพธ์ของการอินเตอร์เซกชันที่ได้จะเป็นค่าระดับการเป็นสมาชิกของสัญญาณอินพุต ERROR , dERROR



รูปที่ 4.12 การทำการฟuzzyฟuzzyโดยซึ่งเกิดกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าค่า ERROR เข้ามาที่ 3 เป็นเชิงกีดตัน จะทำให้เกิดการอินเตอร์เซกชันกับเซต PS และ Z มีค่าเท่ากับ 0.8 และ 0.3 ตามลำดับ และ dERROR เข้ามาที่ -3 จะได้ค่าเท่ากับ NS = 0.8 และ Z = 0.3




การกำหนดของหน่วยฟัซซีอินเฟอร์เรนซ์

การทำงานของหน่วยอินเฟอร์เรนซ์มีหน้าที่ในการตัดสินใจที่จะทำการเลือกค่า output โดยจะเลือกตามกฎการควบคุมที่กำหนดใช้ในหน่วยกฎการควบคุมโดยจะนำค่าที่ได้จากหน่วยฟัซซีฟิเคชันมาทำการเปรียบเทียบ จากตัวอย่าง ค่าที่ได้ เซตของชุด ERROR ที่เกิดจากการอินเตอร์เซกชันกันจะได้ PS = 0.8, Z = 0.3 และชุดของ dERROR จะได้ NS = 0.8, Z = 0.3 โดยจะมีรูปร่างของ output ที่ได้ดังต่อไปนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากนั้นนำค่าที่ได้ไปทำการเลือกกฎที่จะทำการควบคุม โดยค่าจะได้จากตารางดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

		dERROR						
		NB	NM	NS	Z	PS	PM	PB
ERROR	NB	-50	-50	-50	-40	-50	-50	-50
	NM	-45	-45	-45	-35	-45	-45	-45
	NS	-40	-40	-40	-40	-40	-41	-41
	Z	-36	-31	-27	-27	-27	-28	7
	PS	10	10	14	18	20	31	31
	PM	34	34	34	34	34	34	34
	PB	40	40	40	50	50	50	50

รูปที่ 4.13 แสดงการอินเฟอร์เรนซ์

เขต Z จะเลือกกฎ -27 เขต Z, NS จะเลือกกฎ -27 เขต PS, Z จะเลือกกฎ 18 เขตจะเลือกกฎและเขต PS, NS จะเลือกกฎ 14

การกำหนดหน่วยดีฟัซซีฟิเคชัน


ในส่วนของการหาค่าเอาต์พุตของตัวควบคุมแบบฟัซซีหรือการแปลงตัวแปรแบบฟัซซีมาเป็นตัวแปรของกระบวนการในหน่วยดีฟัซซีฟิเคชันนี้จะใช้วิธีการของการเฉลี่ย จะนำค่าของเขตเอาต์พุตที่ได้จากหน่วยอินเฟอร์เรนซ์มาคำนวณโดยในรูปที่ 4 ในตารางช่องแรก เขต Z, NS ได้ค่าเอาต์พุตเท่ากับ -27 และมีระดับการเป็นสมาชิก 2 ค่าคือ 0.3 และ 0.8 แต่ในการดีฟัซซีฟิเคชันด้วยวิธีนี้จะใช้หลักการของ การกระทำแบบมิน (Min Operator) ก็คือการเลือกค่าระดับการเป็นสมาชิกที่ต่ำกว่า ฉะนั้นเราจึงเลือกค่าระดับการเป็นสมาชิกที่ 0.3 ของเงื่อนไขอินพุตนี้ ฉะนั้นในตารางช่องถัดไปของรูปที่ 4 จะใช้หลักการเดียวกันทั้งหมด ในส่วนของค่าเอาต์พุตสุดท้ายสามารถคำนวณได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Set (Δ error,error)	output	Membership function
Z,NS	-27	0.3
Z,Z	-27	0.3
PS,NS	14	0.8
PS,Z	18	0.3

รูปที่ 4.14 แสดงการดีฟัซซิฟิเคชัน

$$\text{Output} = \frac{(-27 \times 0.3) + (-27 \times 0.3) + (14 \times 0.8) + (18 \times 0.3)}{(0.3 + 0.3 + 0.8 + 0.3)} = 0.23529$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

หน่วยอินเตอร์เฟสและรับ – ส่งข้อมูล
(Interfacing I/O Unit)

ความรู้เบื้องต้นเกี่ยวกับพอร์ทอนุกรม


การเคลื่อนย้ายข้อมูลจากคอมพิวเตอร์ไปยังอุปกรณ์ต่อพ่วงภายนอกหรือคอมพิวเตอร์ด้วยกัน มีด้วยกัน 2 รูปแบบคือ รับส่งข้อมูลแบบขนานและรับส่งข้อมูลแบบอนุกรม

การรับส่งข้อมูลแบบขนานเป็นการรับหรือส่งข้อมูลคราวละ 4 หรือ 8 บิตในเวลาเดียวกัน ทำให้การรับและส่งข้อมูลมีความเร็วสูง ทว่าจำนวนของรีจิสเตอร์ที่ใช้ในการถ่ายทอดข้อมูลต้องมามากเท่ากับจำนวนบิตของข้อมูลที่ทำกรถ่ายทอดด้วย นอกจากนี้ยังมีสายที่ใช้สำหรับควบคุมและตรวจสอบการรับส่งข้อมูลด้วย ซึ่งอาจต้องใช้สายมากเป็น 2 เท่าของจำนวนบิตข้อมูลก็ได้ ส่งผลให้ราคาของสายที่ใช้ในการเชื่อมต่อแบบขนานมักจะมีราคาแพง อีกข้อจำกัดหนึ่งของการถ่ายทอดข้อมูลแบบขนานคือ ระยะทางในการถ่ายทอดข้อมูล โดยปกติจะอยู่ที่ประมาณ 10-15 ฟุต

ในขณะที่การรับส่งข้อมูลแบบอนุกรมจะเป็นการรับส่งข้อมูลครั้งละ 1 บิต โดยมีรูปแบบการรับส่งที่เป็นมาตรฐาน ต้องมีการตรวจสอบความพร้อมในการรับและส่งข้อมูลของตัวรับและตัวส่ง การรับส่งข้อมูลแบบอนุกรมมีข้อดีในเรื่องของจำนวนสายสัญญาณที่น้อยมากและไม่แปรผันตามจำนวนบิตของข้อมูล ระยะทางการรับส่งสูงกว่าแบบขนานมาก โดยปกติถ้าเป็นพอร์ทอนุกรม RS-232 จะสามารถต่อสายได้ยาว 50 ฟุตโดยประมาณ

การสื่อสารแบบอนุกรม

การสื่อสารแบบอนุกรมแบ่งได้เป็น 2 แบบคือ การสื่อสารอนุกรมแบบซิงโครนัสและการสื่อสารอนุกรมแบบอะซิงโครนัส การสื่อสารแบบซิงโครนัสจะมีสัญญาณนาฬิกาการร่วมอยู่กับการรับและส่งสัญญาณด้วย ตัวอย่างการส่งข้อมูลแบบซิงโครนัสก็คือคีย์บอร์ดของคอมพิวเตอร์ ซึ่งสายเส้นหนึ่งจะเป็นสายของสัญญาณนาฬิกา ส่วนสายอีกเส้นจะเป็นสายของข้อมูล ดังนั้นการติดต่อกันแบบซิงโครนัสนี้จะต้องใช้สายในการเชื่อมต่ออย่างน้อยที่สุด 3 เส้นคือ สัญญาณนาฬิกาข้อมูลและกราวด์ ในรูป 5.1 แสดงให้เห็นไคอะแกรมเวลาของการสื่อสารข้อมูลแบบซิงโครนัส



รูป 5.1 ไคอะแกรมเวลาของการสื่อสารข้อมูลแบบซิงโครนัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสื่อสารข้อมูลแบบอะซิงโครนัส

การสื่อสารข้อมูลแบบอะซิงโครนัสคือการรับส่งข้อมูลโดยไม่จำเป็นต้องมีสัญญาณนาฬิกา ร่วมด้วย แต่จะใช้การกำหนดค่าอัตราเร็วในการรับและส่งข้อมูลให้มีค่าเท่ากัน ซึ่งเรียกอัตรารเร็วนี้ว่า อัตราบอดหรือบอดเรต (baud rate) มีหน่วยเป็นบิตต่อวินาที (bit per second : bps)

รูปแบบของข้อมูลที่ใช้ในการรับส่งแบบอะซิงโครนัสประกอบด้วย 4 ส่วนด้วยกันคือ

1. บิตเริ่มต้น (start bit) มีขนาด 1 บิต
2. บิตข้อมูลแบบอนุกรม มีขนาด 5,6,7 หรือ 8 บิต
3. บิตตรวจสอบพาริตี (parity bit) มีขนาด 1 บิตหรือไม่มี
4. บิตปิดท้ายหรือบิตหยุด (stop bit) มีขนาด 1,1.5 หรือ 2 บิต

รูปที่ 5.2 แสดงรูปแบบของข้อมูลอนุกรมแบบอะซิงโครนัส เมื่อไม่มีการส่งข้อมูล ขา DATA จะมีสถานะลอจิก "1" เรียกสถานะนี้ว่า สถานะหยุดรอ (waiting stage) การเริ่มต้นส่งข้อมูลจะเริ่มจากการใช้ขา DATA มีลอจิก "0" ด้วยช่วงระยะเวลา 1 บิต เรียก 1 บิตนี้ว่า บิตเริ่มต้น (start bit) จากนั้นบิตข้อมูลจะถูกส่งออกไปโดยเริ่มจากบิตที่มีนัยสำคัญต่ำสุดหรือบิต LSB ก่อนซึ่งข้อมูลที่ต้องการส่งอาจมีจำนวน 5,6,7 หรือ 8 บิตก็ได้ จากนั้นตามด้วยบิตพาริตี (parity bit) ซึ่งใช้ในการตรวจสอบความผิดพลาดที่เกิดขึ้นจากการส่งข้อมูล บิตสุดท้ายที่จะส่งคือ บิตปิดท้ายหรือบิตหยุด (stop bit) โดยเป็นการทำให้ขา DATA มีสถานะลอจิก "1" อีกครั้งด้วยระยะเวลาอย่างน้อย 1 บิต, 1.5 บิต หรือ 2 บิต เพื่อเป็นการแสดงว่าสิ้นสุดข้อมูลแล้ว

อัตราความเร็วในการรับและส่งข้อมูลของการรับส่งข้อมูลแบบอะซิงโครนัสหรืออัตราบอดหรือบอดเรตที่ใช้สำหรับพอร์ทอนุกรม RS-232 มีด้วยกันหลายค่า ได้แก่ 110, 150, 300, 600, 1200, 2400, 4800, 9600 และ 19200 บิตต่อวินาที โดยมีค่าเพิ่มขึ้นตามเทคโนโลยีของคอมพิวเตอร์ เนื่องจากบอดเรต คือค่าของจำนวนบิตที่สามารถส่งได้ใน 1 วินาที สมมติว่าข้อมูลอนุกรมมีขนาด 8 บิต ไม่มีการตรวจสอบพาริตี มีบิตเริ่มต้น 1 บิต และบิตปิดท้าย 1 บิต ความยาวข้อมูล 1 ไบต์จะมีความยาวเท่ากับ 10 บิต ถ้าใช้บอดเรตในการส่งข้อมูลเท่ากับ 9600 บิตต่อวินาที ก็จะสามารถรับส่งข้อมูลได้ด้วยความเร็ว 960 ไบต์ต่อวินาที



รูป 5.2 รูปแบบของข้อมูลอนุกรมแบบอะซิงโครนัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การตรวจสอบพาริตีสามารถกำหนดให้เป็นแบบคี่ (odd), แบบคู่ (even) หรือไม่มีการตรวจสอบพาริตีก็ได้ พาริตีคี่หรือพาริตีคู่แสดงถึงจำนวนลอจิก "1" ทั้งหมดภายในข้อมูลที่ส่งไป 1 ไบต์ รวมบิตพาริตีว่ามีจำนวนเลขคู่หรือเลขคี่ ยกตัวอย่าง ข้อมูลที่จะทำการส่งมีขนาด 8 บิต มีค่าเท่ากับ 99H หรือ 10011001B จะเห็นว่าข้อมูลในไบต์นี้มีจำนวนลอจิก "1" จำนวน 4 ตัวซึ่งเป็นเลขคู่ ดังนั้นถ้ากำหนดค่าพาริตีเป็นคู่ ค่าของบิตพาริตีจะต้องมีลอจิกเป็น "0" แต่ถ้ากำหนดพาริตีเป็นคี่ ค่าของบิตพาริตีจะต้องเป็น "1" เพื่อให้ข้อมูล 1 ไบต์รวมทั้งบิตพาริตีเป็นคี่

บิตพาริตีถูกสร้างขึ้นจากภาคส่งข้อมูลของ UART (Universal Asynchronous Receiver Transmitter : เป็นอุปกรณ์ที่ใช้ในการรับและส่งข้อมูลอนุกรม ซึ่งจะกล่าวถึงในรายละเอียดภายหลัง) ซึ่งทางภาครับจะต้องกำหนดคุณสมบัติการตรวจสอบพาริตีที่ตรงกันไว้ว่าจะตรวจสอบพาริตีคี่หรือพาริตีคู่ จากนั้นภาครับของ UART จะทำการตรวจสอบค่าพาริตีที่เกิดขึ้นว่าเป็นคู่หรือเป็นคี่ โดยการนับจำนวนลอจิก "1" ทั้งหมดรวมทั้งบิตพาริตีด้วย ถ้ากำหนด

พาริตีไว้เป็นคู่แต่อ่านค่าในการนับตัวเลขออกมาเป็นคี่ ทางภาครับจะแสดงข้อผิดพลาดออกมาให้ผู้ใช้งานทราบ กระบวนการดังกล่าวเป็นวิธีการตรวจสอบความผิดพลาดที่เกิดขึ้นในการรับส่งข้อมูลที่ง่ายที่สุด แต่มันสามารถตรวจได้เมื่อมีบิตข้อมูลที่ทำการรับส่งผิดพลาดเพียงบิตเดียวเท่านั้น ถ้าข้อมูลที่ทำการส่งมีบิตที่ผิดพลาดมากกว่า 1 บิต การตรวจสอบด้วยวิธีนี้จะไม่ได้ผล สำหรับการตั้งพาริตีบิตเป็น NONE นั้นทั้งภาครับและภาคส่ง จะไม่มีการตรวจสอบพาริตี

คอมพิวเตอร์ในรุ่น AT เกือบทั้งหมดจะใช้ไอซี UART เบอร์ 16450 และ 16550 ส่วนคอมพิวเตอร์ในรุ่น XT ให้ไอซี UART เบอร์ 8250 ไอซี UART เหล่านี้มีระดับแรงดันของลอจิกเป็นแบบทีทีแอล (+5V) แต่เพื่อให้มีแรงดันเป็นไปตามมาตรฐาน RS-232 และเพื่อให้การรับส่งข้อมูลสามารถทำได้ในระยะทางไกลมากขึ้น ระดับแรงดันที่ทีทีแอลจะถูกแปลงเป็นระดับแรงดันที่สูงขึ้น โดยลอจิก "0" จะมีระดับแรงดัน -3V ถึง -12V และลอจิก "1" มีระดับแรงดัน +3V ถึง -12V และลอจิก "1" มีระดับแรงดัน +3V ถึง +12V

มาตรฐานพอร์ทอนุกรมแบบ RS-232

มาตรฐานพอร์ทอนุกรมแบบ RS-232 เป็นมาตรฐานอุตสาหกรรมที่ออกแบบมาเพื่อใช้ในการส่งข้อมูลแบบอะซิงโครนัส 2 ทิศทาง โดยมาตรฐาน RS-232 ในอดีตนั้นถูกออกแบบมาเพื่อการส่งผ่านข้อมูลจากคอมพิวเตอร์ไปยังโมเด็มเพียงอย่างเดียว เพื่อที่จะนำข้อมูลจากโมเด็มนี้ส่งผ่านสายโทรศัพท์ไปยังคอมพิวเตอร์อีกชุดซึ่งอยู่ห่างไกลกัน โดยสมาคมอุตสาหกรรมอิเล็กทรอนิกส์ (Electronic Industries Association : EIA) ได้วางมาตรฐานที่มีชื่อเรียกกันว่า EIA RS-232 มาตรฐานนี้ในช่วงแรกจะใช้คอนเน็กเตอร์เป็นแบบ DB-25 โดยกำหนดความยาว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สูงสุดของสายสัญญาณไว้ที่ 50 ฟุต มีระดับสัญญาณตั้งแต่ -3V ถึง -12V แสดงว่ามีข้อมูล (mark) และ +3V ถึง +12V แสดงว่าเป็นช่องว่าง (space)

มาตรฐาน RS-232 ถูกใช้ในการกำหนดรูปแบบการสื่อสารข้อมูลกันระหว่างอุปกรณ์เชื่อมต่อข้อมูล (Data Terminal Equipment : DTE) กับวงจรข้อมูลปลายทาง (Data Circuit Termination : DCE) อุปกรณ์ DTE จะต้องเป็นอุปกรณ์ที่มีการประมวลผลในตัวเช่น ไมโครคอนโทรลเลอร์หรือไมโครคอมพิวเตอร์ ซึ่งมีความสามารถในการสร้างบิตข้อมูลแบบอนุกรมได้ ส่วนอุปกรณ์ DCE ทำหน้าที่เป็นเพียงตัวรับข้อมูลที่ส่งมาจาก DTE เท่านั้น

ข้อแตกต่างของอุปกรณ์ DTE และอุปกรณ์ DCE อย่างหนึ่งที่ได้เห็นได้ชัดคือ คอนเน็กเตอร์ของ DTE จะเป็นตัวผู้ ส่วนคอนเน็กเตอร์ของ DCE จะเป็นตัวเมีย ซึ่งพอร์ทอนุกรมของคอมพิวเตอร์ที่ใช้กันอยู่ทั่วไปจะเป็นแบบ DTE ส่วนคอนเน็กเตอร์ที่อยู่ทีโมเด็มจะเป็นแบบ DCE

สำหรับการใช้งานในคอมพิวเตอร์ พอร์ทอนุกรม RS-232 ถูกใช้เพื่อเชื่อมต่อกับโมเด็ม, เม้าส์ และเครื่องพิมพ์ที่สามารถติดต่อทางพอร์ทอนุกรมได้

คอนเน็กเตอร์สำหรับพอร์ท RS-232 และการเชื่อมต่อ

มาตรฐานการเชื่อมต่อแบบ RS-232 จะใช้คอนเน็กเตอร์แบบ DB-25 ตัวผู้ หรือ DB-9 ตัวผู้ ซึ่งคอนเน็กเตอร์แบบ DB-25 จะมีขาต่อใช้งาน เพียง 9 เส้นเช่นเดียวกับคอนเน็กเตอร์แบบ DB-9 เนื่องจากขาอื่น ๆ ที่เคยมีการใช้งานมาในอดีตไม่ค่อยมีความสำคัญมากนักจึงถูกยกเลิกไป โดยแสดงรูปร่างและตำแหน่งขาดังรูปที่ 5.3

- ขา Data Carrier Detect : DCD หรืออาจเรียกว่า Carrier Detect : CD ขานี้จะแอกทีฟเมื่อมีการส่งสัญญาณพาร์จากอุปกรณ์สื่อสารข้อมูล เช่น โมเด็ม สำหรับการใช้งานปกติ ขานี้จะไม่ได้ถูกใช้งานมากนัก

- ขา Receive Data : RD หรือ RxD ขานี้ใช้เพื่อรับสัญญาณอนุกรมเข้ามายังคอมพิวเตอร์ โดยจะนำข้อมูลที่อ่านได้ไปเก็บไว้ในรีจิสเตอร์บัฟเฟอร์

- ขา Transmitted : TD หรือ TxD ขานี้ใช้เพื่อส่งข้อมูลอนุกรมออกจากคอมพิวเตอร์ โดยการนำข้อมูลที่เก็บอยู่ในบัฟเฟอร์สำหรับส่งข้อมูลออกไป

- ขา Data Terminal Ready : DTR เป็นขาเอาต์พุตที่ใช้สำหรับส่งสัญญาณออกจากคอมพิวเตอร์เพื่อให้อุปกรณ์ปลายทางรับรู้ว่าการติดต่อกับอุปกรณ์ปลายทาง โดยขา DTR นี้จะต้องเชื่อมต่อกับขา DSR ของอุปกรณ์ปลายทาง และขา DTR ของอุปกรณ์ปลายทางจะต้องเชื่อมต่อกับขา DSR ของคอมพิวเตอร์และถ้าใช้การเชื่อมต่อแบบ 3 สาย ต้องเชื่อมต่อกับขา DTR

และ DSR ของพอร์ทอนุกรมเข้าด้วยกัน และจะต้องต่อเชื่อมเข้ากับขา DCD ด้วยในกรณีที่โปรแกรมสื่อสารที่ใช้มีการตรวจจับสัญญาณพาร์


- ขา Signal Ground : GND เป็นขากราวด์ของสัญญาณ
- ขา Data Set Ready : DSR ขานี้จะใช้ควบคู่กับ DTR เพื่อตรวจสอบการเชื่อมต่อกันระหว่างคอมพิวเตอร์กับอุปกรณ์ปลายทาง ซึ่งขา DSR นี้จะเป็นขาสำหรับข้อมูลจากภายนอก

- ขา Request To Send : RTS เป็นขาเอาต์พุตสำหรับส่งสัญญาณร้องขอให้อุปกรณ์ปลายทางส่งข้อมูลมาให้คอมพิวเตอร์ โดยขาที่รับสัญญาณ RTS ก็คือขา CTS ซึ่งในกรณีที่มีการเชื่อมต่อแบบ 3 สาย จะต้องเชื่อมต่อขา RTS และ CTS เข้าด้วยกัน เพื่อให้การรับและส่งข้อมูลเกิดขึ้นได้ตลอดเวลา

- ขา Clear To Send : CTS เป็นขาอินพุตทำหน้าที่รองรับสัญญาณที่ส่งเข้ามา เมื่อมีการส่งสัญญาณเข้ามาที่ขานี้ ข้อมูลที่ขา TxD จะถูกส่งออกไป ขานี้ใช้เพื่อตรวจสอบอุปกรณ์ต่อพ่วงว่าพร้อมที่รับข้อมูลแล้วหรือยัง


- ขา Ring Indicator : RI ใช้แสดงสถานะสัญญาณเรียกจากสายโทรศัพท์ ปกติในการสื่อสารโดยทั่วไปสายนี้จะไม่ถูกใช้งาน จะใช้งานก็ต่อเมื่อมีการเชื่อมต่อกับโมเด็มแล้วยังมีความต้องการตรวจสอบสัญญาณเรียกจากสายโทรศัพท์

สำหรับการเชื่อมต่อสายระหว่างคอมพิวเตอร์กับอุปกรณ์ภายนอกแสดงดังในรูปที่ 5.4 ถูกสรในรูปแสดงถึงทิศทางของข้อมูล การเชื่อมต่อในรูปที่ 1.4(ก) เป็นการเชื่อมต่อแบบ NULL MODEM หรือการเชื่อมต่อโดยตรงไม่ต้องผ่านโมเด็ม ส่วนการเชื่อมต่อในรูปที่ 1.4(ข) เป็นการเชื่อมต่อโดยใช้สายสัญญาณน้อยที่สุดเพียง 3 เส้น โดยเส้นหนึ่งสำหรับส่งข้อมูล อีกเส้นสำหรับรับข้อมูล และอีกเส้นเป็นกราวด์



(ก) คอนเน็กเตอร์อนุกรม 9 ขาหรือแบบ DB-9(มองจากด้านหลังคอมพิวเตอร์)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) คอนเน็กเตอร์อนุกรม 25 ขาหรือแบบ DB-25(มองจากด้านหลังคอมพิวเตอร์)


คอนเน็กเตอร์ DB-9	คอนเน็กเตอร์ DB-25	ชื่อของสายสัญญาณ	ชนิดของสายสัญญาณ
1	8	Data Carrier Detect : DCD	อินพุท
2	3	Receive Data : RxD	อินพุท
3	2	Transmitted Data : TxD	เอาต์พุท
4	20	Data Terminal Ready : DTR	เอาต์พุท
5	7	Signal Ground : GND	-
6	6	Data Set Ready : DSR	อินพุท
7	4	Request To Send : RTS	เอาต์พุท
8	5	Clear To Send : CTS	อินพุท
9	22	Ring Indicator : RI	อินพุท

รูปที่ 5.3 การจัดขาสัญญาณของพอร์ทอนุกรมในแบบต่าง ๆ และหน้าที่การทำงาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(ก) การต่ออุปกรณ์ภายนอกเข้ากับคอมพิวเตอร์แบบ Null modem





(ข) การต่ออุปกรณ์ภายนอกเข้ากับคอมพิวเตอร์แบบ RS-232

ในลักษณะที่ใช้สายสัญญาณน้อยที่สุดเพียง 3 เส้น

รูป 5.4 การต่ออุปกรณ์ภายนอกเข้ากับคอมพิวเตอร์ผ่านทางพอร์ทอนุกรมในรูปแบบต่าง ๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนอุปกรณ์อินพุต/เอาต์พุต (Input/Output unit)

วงจรในส่วนนี้จะประกอบไปด้วยวงจร A/D converter, D/A converter และ V/I converter



A/D converter

ในวงจร A/D converter นี้จะใช้ไอซีเบอร์ ADC0809 ซึ่งเป็นไอซี A/D มี 8 แชนแนล โดยมีความละเอียด 255 ระดับ และสามารถตั้งแรงดันอ้างอิงได้จากขา Ref+ และ Ref- โดยเราสามารถเลือกแชนแนลได้จากการควบคุมขา ADD-A ถึง ADD-C โดยการควบคุมเป็นดังนี้

ADD-C	ADD-B	ADD-A	Channel
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนสัญญาณที่ใช้ในการควบคุมในการเลือกแชนแนลนั้นเป็นสัญญาณจากพอร์ท 2 ดังคือ P2.0-P2.2 โดย P2.0 จะถูกต่อเข้ากับขา ADD-A, P2.1 จะถูกต่อเข้ากับขา ADD-B และ P2.2 จะถูกต่อเข้ากับขา ADD-C จาก MCS-51

ส่วนสัญญาณที่ใช้ในการสั่งให้เริ่มทำงานนั้นก็คือสัญญาณจากพอร์ท 2 ของ MCS-51 ดังคือ P2.3 จะทำงานที่ขอบขาขึ้น (สถานะแอกทีฟจะอยู่ที่การเปลี่ยนระดับลอจิกจาก "0" เป็น "1") โดยจะถูกต่อเข้ากับขา start และ ALE ของไอซี ADC0809

โดยในการทำงานของไอซี ADC0809 นั้นจะต้องมีวงจรกำเนิดพัลส์จากภายนอก ซึ่งในโครงงานนี้จะใช้ไอซี 555 ในการผลิตพัลส์ซึ่งความถี่ที่ใช้นั้นจะมีผลต่อการทำงานคือ ถ้าความถี่ที่ผลิตได้น้อยจะทำให้ใช้เวลานานในการคำนวณ แต่ถ้าความถี่สูงจะใช้เวลาในการทำงานน้อย

อุปกรณ์ทางด้านอินพุตเช่น อัตราการไหล, แรงดัน หรือระดับของของเหลว จะถูกต่อเข้ากับแชนแนลต่าง ๆ ของไอซี ADC0809 เช่น ในโครงงานนี้จะมีการต่อการวัดอัตราการไหลเข้ากับแชนแนลที่ 1 และนำค่าที่แปลงจากสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลส่งให้ MCS-51 โดยจะส่งค่าไปที่ Port 0 ของ MCS-51

จากวงจร I/O unit จะมีวงจร AVD converter ซึ่งใช้ไอซี ADC0809 และไอซีไทม์เมอร์ 555 โดยไอซี 555 นั้นต่อเป็นวงจรอะอสซิลเลเตอร์ โดยมีค่า $R_1 = 68K$, $R_2 = 1K$ และ $C_2 = 100 \text{ pF}$ ดังนั้นความถี่ที่ผลิตได้จะมีค่าเท่ากับ

$$f = \frac{1}{T} = \frac{1.443}{(R_1 + 2R_2) \cdot C_2}$$


$$= 206.142 \text{ kHz}$$

ดังนั้นเวลาในการทำงานแต่ละรอบสูงสุดของไอซี ADC0809 คือ $\frac{1.443}{(R_1 + 2R_2) \cdot C_2}$

เท่ากับ 1.237 ms ที่ต้องคูณด้วย 255 เนื่องจากจำนวนพัลส์สูงสุดที่ใช้ในการทำให้เกิดเอาต์พุต \$FF (อินพุตเข้ามาสูงสุด = +5V เท่ากับ 255 พัลส์

ออกมาตามต้องการ คืออินพุทเป็น \$00 เอาท์พุทออก 0 V และอินพุทเป็น \$FF เอาท์พุทออก 5 V

ถ้าคอมพิวเตอร์ส่งข้อมูลดิจิทัลออกไปเป็น \$66 จะทำให้มีเอาท์พุทออกที่วงจร D/A converter เท่ากับ 2 V



วงจรแปลงแรงดันเป็นกระแส (V/I converter)

มีหลักการที่ว่าขาอินเวอร์ตติ้งและขาอนอินเวอร์ตติ้งนั้นจะต้องมีแรงดันเท่ากัน ดังนั้นแรงดันที่ตกคร่อม VR_1 และ R_5 จะเท่ากันด้วยดังนั้นกระแสที่ไหลผ่านจะเท่ากับ $V_{in}/250 \Omega$ (ค่าความต้านทานของ VR_1 เท่ากับ 50Ω) ซึ่งจะเห็นว่าความต้านทานโหลดที่จะนำมาต่อคร่อมซีเนอร์ไดโอด (ZD_1) นั้นจะไม่มีผลต่อค่ากระแสเลย และในวงจรนี้สามารถที่จะต่อความต้านทานโหลดได้ถึง 650Ω ซึ่งมาจาก $13 V / 20 \text{ mA}$ (เนื่องจาก ZD_1 1N4743A มีแรงดันซีเนอร์เท่ากับ 13 V) และเราสามารถปรับแต่งค่ากระแสได้โดยใช้ VR_1

และใช้วงจรสวิตช์ทรานซิสเตอร์แบบคาร์ลิ่งตัน (Tr.1 เบอร์ 2SC1815 และ Tr.2 เบอร์ 2N3053) ในการที่จะทำให้ควบคุมกระแสที่สูงกว่าได้โดยใช้กระแสควบคุมเพียงเล็กน้อยเท่านั้น

โดยค่า I_{C2} เท่ากับ 20 mA, β_1 ของ Tr.1 = 120 และ β_2 ของ Tr.2 = 90

$$\text{ดังนั้น } I_{B2} = I_{C1} = \frac{I_{C2}}{\beta_2} = \frac{20 \text{ mA}}{90}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{และ } I_{B1} = \frac{I_{C1}}{\beta_1} = \frac{20\text{mA}}{120} = 1.852 \mu\text{A}$$

หมายถึงว่ากระแสที่ออกจากออปแอมป์เพียง 1.852 μA สามารถที่จะควบคุมกระแสเอาท์พุทได้ถึง 20 mA

โดยที่ Tr.3 เบอร์ 2SC1815 ทำหน้าที่ในการป้องกันกระแสเกินโดยเมื่อกระแสเพิ่มขึ้นจะทำให้แรงดันตกคร่อม R_4 (27 Ω) เพิ่มขึ้นทำให้มีแรงดันขาเบสและอิมิตเตอร์ (V_{BE}) ของ Tr.3 มากขึ้นทำให้ Tr.3 ทำงานได้มากขึ้นทำให้มีกระแสไหลผ่านเข้ามาทางขาคอลเลคเตอร์ของ Tr.3 มากขึ้นทำให้กระแสที่ไหลเข้าขาเบสของ Tr.1 น้อยลงทำให้กระแสเอาท์พุทลดลง

ดังนั้นเมื่อมีแรงดัน 5 V เข้ามาที่ขาอนอินเวอร์ตติ้ง (ขา 5) ของ LM358B ทำให้มีแรงดันตกคร่อมขาอินเวอร์ตติ้ง (ขา 6) เท่ากับ 5 V เท่ากันด้วย ดังนั้นจึงมีแรงดันตกคร่อมที่ VR_1 100 Ω และ ตัวต้านทาน R_5 200 Ω เท่ากับ 5 V ดังนั้นจึงมีกระแสไหลผ่านเท่ากับ 5 V/250 Ω (ค่า $VR_1 = 50$) เท่ากับ 20 mA ดังนั้นกระแสที่ไหลผ่านอุปกรณ์ควบคุมจึงมีค่าเท่ากับ 20 mA ด้วย


แต่ถ้ามีแรงดัน 1 V เข้ามาที่ขาอนอินเวอร์ตติ้งทำให้มีแรงดันตกคร่อม VR_1 และ R_5 เท่ากับ 1 V ดังนั้นจึงมีกระแสไหลผ่านเท่ากับ 1 V/250 Ω เท่ากับ 4 mA

โดย C_1 และ C_2 นั้นจะทำหน้าที่ในการหน่วงเวลาไว้สักพักเพื่อที่ไม่ให้มีกระแสเพิ่มขึ้นอย่างรวดเร็วแต่จะให้ค่อย ๆ เพิ่มขึ้น

โดยในการติดต่อสื่อสารระหว่างคอมพิวเตอร์กับอุปกรณ์ Input/Output เราจะใช้การส่งข้อมูลผ่านทาง IC Max 232 เข้า Microcontroller โดยเราจะใช้ MSC 51 เป็นตัว Interface

โครงสร้างของ 8051

ภายใน 8051 จะประกอบขึ้นด้วย GATE ต่าง ๆ เช่น AND, OR, NOT ซึ่ง GATE เหล่านี้จะถูกนำมาออกแบบให้มีหน้าที่การทำงานต่าง ๆ เช่น วงจรถอดรหัสคำสั่ง (Instruction Decoder), วงจรสร้างสัญญาณนาฬิกา (Clock Signal Generator) โครงสร้างภายในของ 8051 จะประกอบด้วยส่วนย่อย ๆ ดังไดอะแกรมในรูปที่ 5.5




รูป 5.5 โครงสร้างของ 8051

ไมโครคอนโทรลเลอร์ในรูป 5.5 เป็นโครงสร้างใหญ่ ๆ ของ 8051 เนื่องจากลักษณะของ 8051 เป็นคอมพิวเตอร์จึงประกอบด้วย 3 ส่วนหลัก ๆ คือ

ส่วนที่ 1 คือ CPU (Central Processing Unit) หรือตัวประมวลผล ส่วนนี้จะมีวงจรที่ทำหน้าที่สร้างสัญญาณควบคุมในการติดต่อกับส่วนอื่น ๆ เรียกว่าวงจรควบคุม (Control Unit) สัญญาณที่สร้างจากวงจรควบคุมได้แก่ สัญญาณสำหรับการติดต่อกับหน่วยความจำ, อุปกรณ์รับข้อมูลเข้าหรือส่งข้อมูลออกจากตัว 8051 ซึ่งส่วนควบคุมการขัดจังหวะ (Interrupt Control) และส่วนควบคุมบัส (Bus Control) ก็เป็นส่วนหนึ่งของวงจรควบคุมด้วย การสร้างสัญญาณควบคุมจากส่วน CPU นี้จะทำการสร้างสัญญาณโดยการถอดรหัสจากคำสั่ง (Instruction) ตามที่มีกำหนดไว้ และสัญญาณที่สร้างขึ้นมาจะอ้างอิงกับสัญญาณนาฬิกาที่สร้างจากวงจรถอดรหัสสัญญาณนาฬิกา เพื่อให้ทุก ๆ ส่วนในวงจรทำงานประสานกัน (Synchronize) อย่างถูกต้อง

ใน CPU นี้ยังประกอบด้วยส่วนย่อยอีกส่วนที่เรียกว่าส่วนประมวลผล (Arithmetic Logic Unit) ส่วนนี้จะทำหน้าที่ประมวลผลข้อมูลเช่น การบวก, ลบ, คูณ หรือหารข้อมูลแล้วนำผลลัพธ์ไปเก็บไว้ในรีจิสเตอร์หรือหน่วยความจำที่ต้องการ

ส่วนที่ 2 คือ หน่วยความจำ (Memory) มีไว้สำหรับจดจำข้อมูล ถ้าจะให้เห็นภาพพจน์ของหน่วยความจำได้ดีก็คือ หน่วยความจำเปรียบเหมือนกล่องเก็บเอกสารจำนวนมากที่นำมาต่อเรียงกันไว้แต่กล่องก็มีเอกสาร 1 แผ่น ดังในรูป 5.6 มีกล่องเอกสารทั้งหมด 15 กล่อง



รูป 5.6 ภาพเสมือนของหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าต้องการเอาเอกสารจากถ่วงโคด หรือเอาเอกสารไปเก็บที่ถ่วงโคด จะต้องรู้หมายเลขของถ่วงโคดข้อมูลเสียก่อน ซึ่งถ้าเป็นหน่วยความจำแล้วหมายเลขของถ่วงโคดก็คือตำแหน่งของหน่วยความจำหรือแอสแตรส (Address) นั่นเอง การเอาข้อมูลไปเก็บในหน่วยความจำเรียกว่าการเขียน (Write) ข้อมูล และการเอาข้อมูลออกจากหน่วยความจำจะเรียกว่าการอ่าน (Read) ข้อมูล ซึ่งแต่ละตำแหน่งของหน่วยความจำจะเก็บข้อมูลได้เพียงค่าเดียวเท่านั้น ในไมโครโปรเซสเซอร์ทั่วไปรวมทั้ง 8051 นั้นข้อมูลในแต่ละตำแหน่งของหน่วยความจำจะมีค่าได้เพียง 8 หลักของเลขฐาน 2 (8 บิตเท่ากับ 1 ไบท์) ดังนั้นแต่ละตำแหน่งของหน่วยความจำจะเก็บข้อมูลมีค่าได้ระหว่าง 0 ถึง 255 (00000000 ถึง 11111111 ในเลขฐาน 2) แต่จำนวนตำแหน่งที่จะเก็บข้อมูลได้ขึ้นกับไมโครโปรเซสเซอร์แต่ละเบอร์ การติดต่อกับหน่วยความจำจะต้องมีสัญญาณ 3 กลุ่มคือ

1. แอสแตรสหรือค่าตำแหน่งที่ต้องการติดต่อกับหน่วยความจำ ใน 8051 จะติดต่อกับหน่วยความจำประเภท Program Memory หรือ Data Memory ได้สูงสุดชนิดละ 65536 ตำแหน่ง ดังนั้นการอ้างอิงแต่ละตำแหน่งของหน่วยความจำจะต้องใช้เส้นแอสแตรสตำแหน่งในเลขฐาน 2 ทั้งหมด 16 เส้น (2^{16} เท่ากับ $64 \times 1024 = 65536$)

2. ข้อมูลที่จะอ่านหรือเขียนกับหน่วยความจำที่ตำแหน่งในข้อ 1

3. สัญญาณควบคุมที่จะส่งไปยังหน่วยความจำ เพื่อบอกกับหน่วยความจำว่าต้องการอ่านหรือเขียนข้อมูล

สัญญาณเหล่านี้จะถูกรวบรวมควบคุมภายใน 8051 สร้างมาจากวงจรลอจิกของคำสั่งที่ 8051 อ่านจากหน่วยความจำ Program Memory เข้าไปทำงานนั่นเอง ในรูปที่ 1.5 หน่วยความจำได้แก่ 4K ROM และ 128 Byte RAM ซึ่งขนาดของหน่วยความจำนี้มีขนาดต่าง ๆ กันตามเบอร์ของไมโครคอนโทรลเลอร์

ส่วนที่ 3 อุปกรณ์อินพุตและเอาต์พุต (Input/Output Device) เป็นส่วนที่จะใช้ส่งข้อมูลเข้าหรือออกจาก 8051 ทำให้ 8051 ติดต่อกับภายนอกได้ ดังในไดอะแกรมรูป 1.5 อุปกรณ์อินพุตและเอาต์พุตได้แก่ 4 I/O Port, Timer 0, Timer 1, Serial Port การทำงานของแต่ละส่วนมีดังนี้

1. 4 I/O Port คำว่าพอร์ทหมายถึงจุดที่จะติดต่อกับส่วนที่อยู่ภายนอก 4 I/O Port ของ 8051 เป็นที่ใช้สำหรับรับ-ส่งข้อมูลซึ่งเป็นสัญญาณดิจิทัลเข้าหรือออกจากตัว MCS-51 พอร์ทมีทั้งหมด 4 พอร์ท โดยแต่ละพอร์ทจะรับ - ส่ง ข้อมูลได้ 8 บิต มีพอร์ท P0, P1, P2 และ P3 บางพอร์ทจะใช้ทำงานมากกว่า 1 อย่างก็ได้ เช่น พอร์ท P0 และ P2 จะใช้สำหรับการส่งค่าตำแหน่ง (Address) ของหน่วยความจำที่ต้องการติดต่อและพอร์ท P0 จะใช้รับส่งข้อมูลเมื่อติดต่อกับหน่วยความจำได้ด้วย แต่สิ่งเหล่านี้ไม่ได้เกิดขึ้นในเวลาเดียวกัน แต่จะใช้วิธีทำงานตาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับโดยควบคุมจากสัญญาณควบคุม (Control) ที่ต่อครัทมาจากแต่ละคำสั่งที่ให้คอมพิวเตอร์ทำงานนั่นเอง และสัญญาณทั้งหมดจะอ้างอิงจากสัญญาณนาฬิกา

2. Timer 0 และ Timer 1 เป็นวงจรรนับที่สามารถกำหนดให้ทำการนับจำนวนไซเคิลของสัญญาณที่ต่อจากภายนอก 8051 หรือจำนวนไซเคิลของสัญญาณนาฬิกาภายใน 8051 ก็ได้ค่าจากการนับจะถูกอ่านหรือตั้งค่าเริ่มต้นของการนับได้โดย CPU

3. Serial Port หรือพอร์ทอนุกรม CPU จะอ่านและเขียนข้อมูลกับ Serial Port เป็นแบบ 8 บิต แต่ข้อมูลจะถูกส่งออกจาก 8051 เรียงไปที่ละบิตออกจากขา TXD และในการรับข้อมูลเข้าก็จะรับเข้ามาทีละบิตทางขา RXD แล้วจัดเรียงใหม่เป็น 8 บิตเพื่อให้ CPU อ่านไปใช้งานต่อไป

8051 มีพอร์ทให้ใช้งานได้หลายแบบทำให้สะดวกแก่การนำไปใช้งานต่าง ๆ มากมาย การจะนำพอร์ทเหล่านี้ไปใช้งานได้จะต้องเขียนโปรแกรมขึ้นมาควบคุม

ซึ่งในการติดต่อทาง Series จำเป็นต้องเซตตำแหน่งต่าง ๆ ภายใน MCS 51 ดังนี้

Serial Data Buffer ตำแหน่งหน่วยความจำภายในเท่ากับ 99H


รีจิสเตอร์นี้มีขนาด 8 บิต และมีตำแหน่งของหน่วยความจำสำหรับข้อมูลภายใน 8051 เท่ากับ 99H โครงสร้างภายในแล้วรีจิสเตอร์นี้มี 2 ตัวที่มีชื่อเดียวกัน ตัวหนึ่งสำหรับเก็บข้อมูลที่ส่งแบบอนุกรมออกจาก 8051 และอีกตัวหนึ่งสำหรับรับข้อมูลแบบอนุกรมที่เข้ามา ดังนั้น Serial Port ของ 8051 จึงเรียกว่ามีการทำงานแบบ Full Duplex เพราะสามารถส่งและรับข้อมูลได้ในเวลาเดียวกันเนื่องจากมีรีจิสเตอร์สำหรับส่งและรับแยกออกจากกัน ข้อมูลที่ต้องการจะส่งออกก็ให้เขียนไปยังรีจิสเตอร์ SBUF แล้วสั่งงานให้ส่งข้อมูลออกมา ข้อมูลในรีจิสเตอร์จะเริ่มส่งออกโดยเริ่มจากบิต 0 ถึง 7 ตามลำดับ ถ้าข้อมูลมีข้อมูลเข้ามาทางขา RXD ก็จะถูกเก็บไว้ในรีจิสเตอร์นี้โดยถือว่าข้อมูลบิตแรกที่เข้ามาคือบิต 0

Serial Port จะสามารถกำหนดให้การทำงานรับ - ส่งข้อมูลแบบอนุกรมได้ 4 โหมด (MODE) โดยการกำหนดในรีจิสเตอร์ SCON (Serial Port Control Register) แต่ละโหมดการทำงานของ Serial Port มีดังนี้

MODE 0 : ในโหมดนี้จะมีการรับหรือส่งข้อมูลแบบอนุกรมทางขา RXD และขา TXD จะส่งสัญญาณ Clock ที่ใช้สำหรับเลื่อน (Shift) ข้อมูล 1 ชุดของข้อมูลจะประกอบด้วยข้อมูล 8 บิตเท่านั้นและจะเริ่มการรับ - ส่งข้อมูลจากบิต 0 ถึง 7 ตามลำดับ อัตราการส่งข้อมูลแบบอนุกรมจะเท่ากับ 1/12 เท่าของความถี่สัญญาณนาฬิกาที่ใช้กับ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MODE 1 : ข้อมูลที่รับ – ส่ง 1 ชุดในโหมคนี้จะมี 10 บิต ผ่านทางขา RXD และ TXD ตามลำดับ เริ่มต้นการรับส่งข้อมูลด้วย Start bit 1 บิต (ลอจิกเป็น 0), ข้อมูล 8 บิต (เริ่มจากบิต 0), Stop bit 1 บิต (ลอจิก 0) การส่งข้อมูลโหมคนี้มีดังรูปที่ 5.7



รูป 5.7 ชุดข้อมูลอนุกรมในโหมค 1

เมื่อรับข้อมูลอนุกรมเข้ามา ข้อมูล 8 บิตจะถูกเก็บในรีจิสเตอร์ SBUF และ Stop Bit จะถูกเก็บไปที่บิต RB8 ในรีจิสเตอร์ SCON ในการส่งข้อมูลออกก็จะเขียนข้อมูลที่ต้องการส่งไปยังรีจิสเตอร์ SBUF อัตราการส่งข้อมูลในโหมคนี้สามารถกำหนดได้ตามต้องการโดยจะขึ้นกับการเกิด Overflow ใน Timer 1

MODE 2 : การรับ – ส่งข้อมูลของโหมค 2 1 ชุดจะมี 11 บิต ข้อมูลจะส่งออกผ่านทางขา TXD และรับเข้ามาทางขา RXD ข้อมูลแต่ละชุดจะเริ่มต้นด้วย Start bit 1 บิต, ข้อมูล 8 บิต (เริ่มจากบิต 0), ข้อมูลบิตที่ 9 จำนวน 1 บิต และ Stop Bit อีก 1 บิตข้อมูลบิตที่ 9 ที่จะส่งออกนี้สามารถกำหนดได้ว่าจะให้เป็น 1 หรือ 0 โดยการกำหนดในบิต RB8 ของรีจิสเตอร์ SCON บิตนี้มีประโยชน์มากในการส่งข้อมูลแบบอนุกรมเช่น อาจส่งค่าพาริตีของข้อมูลไปเป็นบิตที่ 9 เพื่อว่าเมื่อปลายทางรับข้อมูลแล้วจะได้ใช้ตรวจสอบว่าข้อมูลที่รับเข้ามา 8 บิตมีพาริตีบิตตรงกับบิตที่ 9 หรือไม่ ถ้าไม่ตรงก็แสดงว่ามีข้อผิดพลาดเกิดขึ้นระหว่างการส่งข้อมูล เมื่อรับข้อมูลเข้ามานั้นข้อมูลบิตที่ 9 ก็จะถูกนำไปเก็บในบิต RB8 ของรีจิสเตอร์ SCON ชุดข้อมูลที่รับ – ส่งจะมีดังรูปที่ 5.8



รูป 5.8 ชุดข้อมูลอนุกรมในโหมด 2

อัตราการส่งข้อมูลจะกำหนดให้เป็น 1/32 หรือ 1/64 เท่าของความถี่สัญญาณนาฬิกาที่ใช้กับ 8051 โดยการกำหนดบิต SMOD ในรีจิสเตอร์ PCON

MODE 3 : การส่งข้อมูลโหมดนี้ 1 ชุด มี 11 บิต เหมือนกับโหมด 2 ทุกประการแตกต่างกันตรงอัตราการส่งข้อมูลเท่านั้น คืออัตราการส่งข้อมูลในโหมด 3 นี้สามารถกำหนดได้ตามต้องการโดยจะขึ้นกับการเกิด Overflow ใน Timer 1 เหมือนกับโหมด 1

SCON (Serial Port Control Register) ตำแหน่งหน่วยความจำภายในเท่ากับ 98H

รีจิสเตอร์ SCON มีขนาด 8 บิตใช้สำหรับควบคุมการส่งและรับข้อมูลผ่านทาง Serial Port แต่ละบิตของข้อมูลในรีจิสเตอร์นี้มีความหมายเฉพาะดังรูปที่ 5.9

SCON : SERIAL PORT CONTROL REGISTER BIT ADDRESSABLE

SM0	SM1	SM2	REN	TB8	TI	RI
-----	-----	-----	-----	-----	----	----

SM0	SCON.7	Serial Port mode specifier.(NOTE 1).
SM1	SCON.6	Serial Port mode specifier.(NOTE 1).
SM2	SCON.5	Enables the multiprocessor communication feature in mode 2&3.In mode 2 or 3, if SM2 is set To 1 then RI will not be activated if the received 9 th data bit (RBB) is 0. In mode 1, if SM2 = 1 then RI will not be activated if a valid stop bit was not received. In mode 0, SM2 should be 0. (See Table 9).
REN	SCON.4	Set/Cleared by software to Enable/Disable reception.
TB8	SCON.3	The 9 th bit that will be transmitted in modes 2&3 Set/Cleared by software.
RB8	SCON.2	In modes 2&3 , is the 9 th data bit that was received. In mode 1, if SM2 = 0, RB8 is the stop Bit that was received. In mode 0, RB8 is not used.
TI	SCON.1	Transmit interrupt flag. Set by hardware at the end of the 8 th bit time in mode 0, or at the beginning of the stop bit in the other modes. Must be cleared by software.
RI	SCON.0	Receive interrupt flag. Set by hardware at the end of the 8 th bit time in mode, or halfway through the stop bit time in the other modes (except see SM2). Must be cleared by software.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOTE 1 :

SM0	SM1	Mode	Description	Baud Rate
0	0	0	SHIFT REGISTER	Fosc./12
0	1	1	8-Bit UART	Variable
1	0	2	9-Bit UART	Fosc./64 OR
				Fosc./32
1	1	3	9-Bit UART	Variable

SERIAL PORT SET-UP

Table 9

MODE	SCON	SM2 VAREATION
0	10H	
1	50H	Single Processor
2	90H	Environment
3	D0H	(SM2 = 0)
0	NA	
1	70H	Multiprocessor
2	B0H	Environment
3	F0H	(SM2 = 1)

รูป 5.9 Serial Port Control Register (SCON)

ในรูป 5.9 บิต RI จะเป็นชื่อของบิต 0 และ SM0 จะเป็นบิต 7 ของรีจิสเตอร์ SCON ซึ่งความหมายหรือการทำงานของแต่ละบิตมีดังนี้

RI Receive Interrupt Flag

บิตนี้จะถูกกำหนดโดยฮาร์ดแวร์ให้มีค่าเป็น 0 หรือ 1 โดยที่ในการรับข้อมูลโหมด 0 นั้นบิต RB8 จะมีค่าเป็น 1 เมื่อมีข้อมูลเข้ามาครบทั้ง 8 บิต ส่วนในโหมดอื่นบิต RB8 จะเป็น 1 ก็ต่อเมื่อข้อมูลเข้ามาถึงเวลาครึ่งหนึ่งของ Stop Bit (ยกเว้นบางกรณีให้ดูที่เรื่องบิต SM2 ของรีจิสเตอร์ SCON) บิตนี้จะสามารถ Clear ให้มีค่าเป็น 0 ได้โดยใช้คำสั่ง CLR bit โดยค่าตำแหน่งของบิตมีค่าเท่ากับ 98H บิตนี้มีประโยชน์ให้รู้ว่าข้อมูลได้เข้ามาอยู่ใน SBUF ครบทั้งชุดแล้วพร้อมที่ CPU จะอ่านไปเก็บในหน่วยความจำต่อไป หรืออาจกำหนดค่าในรีจิสเตอร์ IE และ IP เพื่อเมื่อมีข้อมูลเข้ามาทางพอร์ทอนุกรมแล้วจะทำให้เกิดการขัดจังหวะ (Interrupt) การทำงานของโปรแกรมหลัก (Main Program) แล้วกระโดดไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ (Interrupt Service Routine)

TI Transmit Interrupt Flag

ค่าในบิต TI จะถูกกำหนดให้เป็น 1 หรือ 0 ด้วยฮาร์ดแวร์ โดยในการส่งข้อมูลแบบอนุกรมโมด 0 บิตนี้จะเป็น 1 เพื่อจะบอกว่าการส่งข้อมูลในรีจิสเตอร์ SBUF ออกไปทางพอร์ทอนุกรมครบทั้ง 8 บิต แต่ถ้าเป็นการส่งข้อมูลแบบอนุกรมในโมดอื่นจะทำให้ข้อมูลในบิต TI เป็น 1 เมื่อเริ่มการส่ง Stop bit ข้อมูลบิตนี้จะสามารถ Clear เป็น 0 ได้ด้วยคำสั่ง CLR bit โดยที่ค่าตำแหน่งของบิตนี้เท่ากับ 99H บิตนี้ยังมีประโยชน์เพื่อบอกว่าการส่งข้อมูลจาก SBUF ออกไปทางพอร์ทอนุกรมนั้นสิ้นสุดแล้วพร้อมที่จะให้โปรแกรมเขียนข้อมูลลงไปยัง SBUF สำหรับการส่งออกต่อไปได้ นอกจากนี้การกำหนดค่าในรีจิสเตอร์ IE และ IP ยังสามารถที่จะกำหนดให้เกิดการขัดจังหวะการทำงานของโปรแกรมได้เมื่อบิตนี้ถูกฮาร์ดแวร์ทำให้มีค่าเป็น 1

RBB

เมื่อมีการกำหนดให้รับข้อมูลในโมด 2 และ 3 จะใช้บิตนี้สำหรับเก็บข้อมูลบิตที่ 9 ที่เข้ามาทางพอร์ทอนุกรม ส่วนในโมด 1 นั้นบิตนี้จะเก็บ Stop bit ซึ่งมีค่าเป็น 1 นั้นเอง ในโมด 0 บิตนี้จะไม่ถูกใช้งาน ค่าตำแหน่งของบิตนี้คือ 9AH

TBB

ในการส่งข้อมูลแบบอนุกรมโมด 2 และ 3 จะใช้บิตนี้เก็บข้อมูลบิตที่ 9 ส่วนโมดอื่นจะไม่ใช้งานบิตนี้ การกำหนดค่าในบิตนี้สามารถทำได้โดยใช้คำสั่ง SETB bit หรือ CLR bit ค่าตำแหน่งของบิตนี้คือ 9BH

REN Receive Enable

เป็นบิตที่จะใช้กำหนดให้ทำการรับข้อมูลเข้ามาจากทางพอร์ทอนุกรม (Serial Port) หรือไม่ว่าบิตนี้เป็น 1 ก็จะรับข้อมูลเข้ามา แต่ถ้าเป็น 0 ก็จะไม่รับข้อมูลที่ขา RXD เข้ามา การให้บิตนี้เป็น 1 หรือ 0 ทำได้โดยใช้คำสั่ง SETB bit หรือ CLR bit ค่าตำแหน่งของบิตนี้คือ 9CH

SM2

เป็นบิตสำหรับควบคุมการทำงานของฮาร์ดแวร์ที่จะทำให้บิต RI เป็น 1 หรือไม่ ในกรณีที่บิต SM2 เป็น 0 ค่าในบิต RI ก็จะเป็นไปตามที่ได้อธิบายมาแล้วในเรื่องบิต RI แต่ถ้าบิต SM2 = 1

โหมด 2 และ 3 ซึ่งปกติแล้วบิต RI จะเป็น 1 เมื่อข้อมูลบิตที่ 9 เข้ามา แต่เมื่อ SM2 เป็น 1 แล้ว RI จะเป็น 1 ก็ต่อเมื่อข้อมูลบิตที่ 9 ที่เข้ามามีค่าเป็น 1 ถ้าข้อมูลบิตที่ 9 เข้ามาเป็น 0 จะไม่ทำให้บิต RI มีค่าเป็น 1 (คือบิต RI จะเป็น 0)

ในโหมด 1 บิต RI มีค่าเป็น 1 เมื่อข้อมูล Stop bit เข้ามายังพอร์ทอนุกรมถูกต้องแต่ถ้า Stop bit ไม่เข้ามายังพอร์ทอนุกรมอื่นอาจเกิดจากปัญหาในการส่งข้อมูลแล้วบิต RI จะมีค่าเป็น 0 ในโหมด 0 บิตนี้จะมีค่าเป็น 0 เสมอ

SM0, SM1

เป็น 2 บิตที่ใช้งานร่วมกันเพื่อกำหนดโหมดของการรับ – ส่งข้อมูลของพอร์ทอนุกรม ค่าใน 2 บิตนี้จะกำหนดโหมดได้ดังนี้

SM0	SM1	MODE	Description
0	0	0	Shift register
0	1	1	8-bit UART
1	0	2	9-bit UART
1	1	3	9-bit UART

TIMER Register TH0, TL0, TH1, TL1

ตำแหน่งหน่วยความจำภายในเท่ากับ 8CH, 8AH, 8DH, 8BH

ใน 8051 จะมีวงจร Timer อยู่ 2 ชุด คือ Timer 0 และ Timer 1 (8051 จะมี Timer 2 อีก 1 ชุด) ใน Timer แต่ละชุดจะมีรีจิสเตอร์ขนาด 8 บิตอยู่ 2 ตัว เพื่อเก็บค่าการนับของ Timer ได้สูงสุดถึง 16 บิตใน Timer 0 รีจิสเตอร์นี้คือ TH0, TL0 และใน Timer 1 คือรีจิสเตอร์ TH1, TL1 TLx (x หมายถึง 0 หรือ 1) จะเก็บค่าของการนับ 8 บิตล่างและ THx จะเก็บค่าของการนับ 8 บิตบน ผู้ใช้จะสามารถการทำงานของวงจร Timer ในโหมด Timer หรือโหมด Counter ได้โดยการกำหนดในรีจิสเตอร์ชื่อ TMOD (Timer/Counter Mode Control Register) การทำงานเป็น Timer นั้นจะให้รีจิสเตอร์ใน Timer 0 หรือ 1 ทำการนับจำนวนไซเคิล (Cycle) ของสัญญาณนาฬิกาที่ผ่านวงจรหาร 12 ดังรูป 1.10 เมื่อการนับครบถึงค่าสูงสุดที่รีจิสเตอร์ TLx และ THx จะเก็บได้คือค่า FFFFH แล้วยังนับต่อไปค่าที่ได้จากการนับจะเป็น 0000H ทำให้เกิดการ Set บิตบางบิตในรีจิสเตอร์ TCON เพื่อบอกสถานะ Timer Overflow นี้ ในการให้วงจร Timer ทำงานเป็น Counter ก็คือการใช้รีจิสเตอร์ THx และ TLx ทำการนับจำนวนไซเคิลของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOTE 1 :

M1	M0	Operating Mode
0	0	0 13-bit Timer
0	1	1 16-bit Timer/Counter
1	0	2 8-bit Auto-Reload Timer/Counter
1	1	3 (Timer 0) TL0 is an 8-bit Timer/Counter controlled by the standard Timer 0 control bits, TH0 is an 8-bit Timer and is controlled by Timer 1 control bits.
1	1	3 (Timer 1) Timer/Counter 1 stopped.

รูป 5.11 TMOD Timer/Counter Mode Register

ในรูป 5.11 M0 เป็นชื่อของบิต 0 และ GATE ทางซ้ายสุดเป็นชื่อของบิต 7 รีจิสเตอร์นี้แบ่งข้อมูลออกเป็น 2 ชุด ชุดละ 4 บิต คือบิต 0-3 ใช้สำหรับควบคุมการทำงานของ Timer 0 และบิต 4-7 ใช้ควบคุมการทำงานของ Timer 1 หน้าที่ในการควบคุม Timer ของแต่ละบิตที่มีชื่อเดียวกันจะเหมือนกัน

GATE เป็นบิตที่ใช้ควบคุมให้ Timer ทำงานหรือไม่ ถ้าบิตนี้ของ Timer x ถูกตั้งเป็น 1 จะทำให้ Timer ทำงานก็ต่อเมื่อที่ขา INTx มีสถานะลอจิกเป็น 1 และบิต TRx ในรีจิสเตอร์ TCON เป็น 1 ด้วย

C/T บิตนี้ใช้สำหรับเลือกการทำงานของ Timerว่าจะใช้เป็น Timer หรือ Counter ถ้าบิตนี้เป็น 1 ก็หมายความว่าเลือกการทำงานเป็น Counter ซึ่งจะนับจำนวนไซเคิลของสัญญาณที่เข้ามาทางขา Tx


M1, M0 เป็น 2 บิตที่ใช้ร่วมกันเพื่อเลือกโหมดการทำงานของ Timer การทำงานโหมด 0, 1 และ 2 ของ Timer 0 จะเหมือนกับ Timer 1 แต่ในโหมด 3 การทำงานของทั้งสองจะต่างกัน ค่าใน M1 และ M0 จะเลือกโหมดการทำงานดังนี้

M1	M0	การทำงาน
0	0	โหมด 0 รีจิสเตอร์ THx และ TLx ทำตัวเป็นตัวนับ 13 บิต ค่าจากการนับ 8 บิตบนมาจาก 8 บิตของ THx และอีก 5 บิตล่างมาจากค่า 5 บิตล่างของรีจิสเตอร์ TLx โดยที่ 3 บิตบนของ TLx จะไม่ต้องสนใจเลย
0	1	โหมด 1 รีจิสเตอร์ THx และ TLx ทำตัวเป็นตัวนับ 16 บิตค่าจากการนับ 8 บิตบนอยู่ในรีจิสเตอร์ THx และค่าจากการนับ 8 บิตล่างอยู่ในรีจิสเตอร์ TLx
1	0	โหมด 2 ในการนับของรีจิสเตอร์ TLx ขนาด 8 บิตเมื่อนับถึงค่าสูงสุดคือ FFH เมื่อทำการนับต่อไปจะเกิดการ Overflow แล้วก็จะ "Reload" เอาข้อมูลจาก THx เข้าไปยัง TLx เพื่อเป็นค่าเริ่มต้นในการนับครั้งต่อไป
1	1	โหมด 3 การทำงานของ Timer 0 และ Timer 1 จะต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IE Interrupt Enable Register ตำแหน่งหน่วยความจำภายในเท่ากับ 0A8H

การขัดจังหวะการทำงาน (Interrupt) เป็นการที่มีสัญญาณหนึ่งหรือคำสั่งหนึ่งที่ (ไม่ใช่คำสั่ง CALL หรือ JMP) ที่จะทำให้การทำงานการปกติของโปรแกรมถูกขัดจังหวะ แล้วข้ามไปทำงานยังตำแหน่งใดที่กำหนดไว้ เมื่อทำงานในโปรแกรมขัดจังหวะเสร็จสิ้นก็จะกลับมาทำงานในโปรแกรมที่ตำแหน่งก่อนจะไปทำงานยังโปรแกรมขัดจังหวะ โปรแกรมที่ถูกกระโดดไปทำงานเรียกว่าโปรแกรมตอบสนองการขัดจังหวะ (Interrupt Service Routine) ใน 8051 จะสามารถขัดจังหวะด้วยสัญญาณจาก 6 แหล่งดังรูปที่ 1.12 ถ้าเป็น 8052 หรือ 83154 จะสามารถขัดจังหวะได้ด้วยสัญญาณจาก 8 แหล่งคือสัญญาณในชุดล่างสุดของรูปที่ 1.12



รูป 5.12 แหล่งกำเนิดสัญญาณขัดจังหวะ

สัญญาณขัดจังหวะที่ 5 ในรูปที่ 5.12 จะสามารถทำให้เกิดการขัดจังหวะได้ 2 วิธี คือมีข้อมูลเข้ามาทางพอร์ตอนุกรมเก็บอยู่ที่รีจิสเตอร์ SBUF และกรณีที่ข้อมูลใน SBUF ส่งออกไปทางพอร์ตอนุกรมหมดแล้ว ไม่ว่าจะเกิดกรณีใด ๆ ก็ทำให้เกิดการขัดจังหวะขึ้น

สัญญาณภายนอกที่เข้ามายัง 8051 ทางขา IN INT0 IN INT1 สามารถทำให้เกิดการขัดจังหวะการทำงาน 8051 ได้ (สัญญาณที่ 1 และ 3 ในรูปที่ 1.12) โดยสภาวะของสัญญาณนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนจาก 1 เป็น 0 หรือเมื่อสัญญาณนั้นเป็น 0 แล้วแต่การกำหนดในบิต IT0 และ IT1 ของรีจิสเตอร์ TCON จะทำให้บิต IE0 กับ IE1 เป็นตัวสร้างสัญญาณขัดจังหวะต่อไป

จาก Timer 0 และ Timer 1 เมื่อค่าการนับในแต่ละโหมดถึงค่าสูงสุดในโหมดนั้นแล้วเมื่อทำการนับต่อไปค่าการนับต่อไปจะเป็น 0 (หรืออาจเป็นค่าที่ Reload จาก THx ในโหมด 2) และทำให้บิต TF0, TF1 เป็น 1 ซึ่งสัญญาณจาก 2 บิตนี้จะสามารถทำให้เกิดการขัดจังหวะได้เช่นกัน ดังเช่นสัญญาณขัดจังหวะที่ 2 และ 4 ในรูปที่ 1.12

แหล่งกำเนิดสัญญาณทั้ง 6 ที่สามารถทำให้เกิดการขัดจังหวะได้ 5 แบบนี้ผู้ใช้สามารถกำหนดให้สัญญาณใดบ้างเกิดการขัดจังหวะเรียกว่า Enable หรือไม่ให้เกิดการขัดจังหวะเรียกว่า Disable โดยการกำหนดในรีจิสเตอร์ IE (Interrupt Enable Register) ซึ่งมี 8 บิต แต่ละบิตสามารถ Enable ให้ขัดจังหวะได้จากแต่ละสัญญาณดังรูปที่ 1.13

		(MSB)						(LSB)	
		\overline{EA}	X	ET2	ES	ET1	EX1	ET0	EX0
Symbol	Position	Function							
\overline{EA}	IE.7	disables all interrupts. If $\overline{EA} = 0$, no interrupt will be acknowledged. If $\overline{EA}=1$ each Interrupt source is individually enabled or disabled by setting or clearing its enable bit.							
-	IE.6	reserved							
ET2	IE.5	enables or disables the Timer 2 Overflow or capture interrupt. If ET2=0, the Timer 2 interrupt is disabled.							
ES	IE.4	enables or disables the Serial Port interrupt. If ES=0, the Serial Port interrupt is disabled.							
ET1	IE.3	enables or disables the Timer 1 Overflow interrupt. If ET1=0, the Timer 1 interrupt is disabled.							
EX1	IE.2	enables or disables External Interrupt 1. if EX1=0, External Interrupt1 is disabled.							
ET0	IE.1	enables or disables the Timer 0 Overflow interrupt. If ET0=0, the Timer 0 interrupt is disabled.							
EX0	IE.0	enables or disables External Interrupt 0. if EX0=0, External Interrupt 0 is disabled.							

รูป 5.13 Interrupt Enable Register

ถ้าต้องการ Enable บิตใดก็ให้โปรแกรมกำหนดค่าในบิตนั้นเป็น 1 ถ้าค่าในบิตนั้นเป็น 0 หมายถึง Disable การ Disable จะทำให้ไม่มีการขัดจังหวะการทำงานของโปรแกรมเนื่องจากสัญญาณขอขัดจังหวะนั้น ๆ EX0 เป็นชื่อบิต 0 และ EA เป็นชื่อ \overline{EA} ท 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- EX0 บิตนี้ใช้สำหรับการ Enable สัญญาณที่เข้ามาทางขา $\overline{INT0}$ ให้เกิดการขัดจังหวะหรือไม่
- ET0 Timer 0 Interrupt Enable Bit ข้อมูลบิตนี้จะใช้ Enable หรือ Disable สัญญาณขัดจังหวะที่มาจากวงจร Timer 0 (TF0)
- EX1 บิตนี้จะใช้ Enable หรือ Disable สัญญาณที่เข้ามาทางขา $\overline{INT1}$ จัดการ ขัดจังหวะหรือไม่
- ET1 Timer 1 Interrupt Enable Bit บิตนี้จะใช้ Enable หรือ Disable สัญญาณขัดจังหวะจาก Timer 1 (TF1)
- ES ข้อมูลในบิตนี้จะ Disable หรือ Enable การขัดจังหวะจาก Serial Port อันเนื่องมาจากมีข้อมูลเข้ามายัง SBUF หรือข้อมูลจาก SBUF ได้ส่งออกไปทาง Serial Port หมดแล้ว
- ET2 Timer 2 Internal Enable bit จะใช้งานเฉพาะใน 8052 และ 83152 เท่านั้น บิตนี้จะใช้ Enable หรือ Disable สัญญาณขอการขัดจังหวะที่มาจาก Timer 2 (สัญญาณที่ 6 ในรูป 1.12)
- \overline{EA} บิตนี้จะควบคุมทั้ง 6 บิตที่กล่าวมาแล้ว ถ้าข้อมูลในบิตนี้เป็น 0 จะเป็นการ Disable ทุกบิตที่กล่าวมาแล้ว ทำให้ไม่เกิดการขัดจังหวะโปรแกรมได้เลยแต่ ถ้าบิตนี้เป็น 1 การ Enable/Disable ใน 6 บิตที่กล่าวมาแล้วจะขึ้นกับข้อมูล ในแต่ละบิตนั้น
- บิตอื่นนอกจากนี้จะไม่มีการใช้งาน

การกำหนดให้บิตใด Enable หรือ Disable นั้นจะเป็นไปโดยอิสระไม่ขึ้นแก่กัน จึงสามารถกำหนดให้บิตใดหรือมากกว่า 1 บิต Enable ก็ได้ ดังนั้น 8051 จึงมีรีจิสเตอร์อีกตัวที่ใช้เลือกกว่าถ้ามีสัญญาณขอการขัดจังหวะโปรแกรมเข้ามาพร้อมกันมากกว่า 1 แล้วจะทำโปรแกรมตอบสนองการขัดจังหวะอันใดก่อน รีจิสเตอร์นั้นคือ IP Interrupt Priority Register

การรับ – ส่งข้อมูลทางพอร์ทอนุกรม

ในการรับ – ส่งข้อมูลแบบอนุกรมผ่านทางพอร์ทอนุกรมนั้น จะต้องมีการกำหนดโหมดการทำงานในรีจิสเตอร์ SCON และในบางโหมดของการทำงานจะสามารถกำหนดอัตราการส่งข้อมูลได้โดยการโปรแกรมใน Timer ข้อมูลที่จะส่งออกหรือรับเข้าทางพอร์ทอนุกรมจะอยู่ที่รีจิสเตอร์

SBUF การทำงานของวงจรถ่ายโอนแต่ละโหมดโดยใน Project นี้ได้กำหนดให้ทำงานในโหมด 1 ซึ่งมีรายละเอียดการทำงานดังนี้

การทำงานโหมด 1

การส่งข้อมูล

จากรูป 1.15 บิต SMOD จะเป็นตัวเลือกว่า สัญญาณ Timer 1 Overflow ที่ส่งไปยัง วงจรหาร 16 จะถูกหาร 2 ก่อนหรือไม่ ถ้า SMOD เป็น 1 สัญญาณ Timer 1 Overflow จะไม่ถูกหาร แต่ถ้า SMOD เป็น 1 สัญญาณ Timer Overflow จะถูกหาร 2 ก่อนที่จะเข้าวงจรหาร 16 การส่งข้อมูลจะเริ่มจากการที่มีคำสั่งเขียนข้อมูลไปยังรีจิสเตอร์ SBUF จะมีสัญญาณ Write to SBUF เกิดขึ้นเพื่อรับข้อมูลจาก Internal Bus ด้านบนไปเก็บยังรีจิสเตอร์ SBUF และทำให้เอาต์พุตของ D FLIP FLOP ทางซ้ายของ SBUF มีค่าเป็น 1 และเป็นบิตที่ 9 ของการส่งข้อมูล สัญญาณ Write to SBUF ยังส่งไปยัง TX control ด้วย ขณะนี้ข้อมูลในวงจรหาร 16 มีค่าเป็นอะไรไม่ทราบจึงจะรองกว่าข้อมูลในวงจรหาร 16 นับเพิ่มขึ้นจนถึงค่าสูงสุดแล้ววนกลับเป็น 0 คือเกิดการวนกลับทำให้เริ่มการส่งข้อมูลที่เวลา S1P1 ของไอซีเคิลเครื่องถัดไป (การส่งข้อมูลออกจะสัมพันธ์กับการเกิด Overflow ในวงจรหาร 16) สัญญาณ SEND จาก TX Control เปลี่ยนสถานะลอจิกเป็น 0 แล้วเริ่มการส่งข้อมูลที่เป็น Start bit (0) ออกไป เมื่อส่ง Start Bit ออกไปแล้ว วงจร Tx Control ก็จะทำให้สัญญาณ DATA เป็น 1 เพื่อเลื่อนข้อมูลใน SBUF ออกไป เริ่มจากบิต 0 จนถึงบิตที่ 7 การส่งข้อมูลนี้จะเกิดขึ้นเมื่อสัญญาณ Tx Clock เปลี่ยนสถานะจาก 0 เป็น 1 ดังในรูป 1.15 ขณะที่ข้อมูลถูกเลื่อนออกไปนั้นจะมี 0 ถูกเลื่อนเข้ามาทางซ้ายของรีจิสเตอร์ SBUF เมื่อข้อมูลเลื่อนออกไปทั้ง 8 บิตแล้วบิตที่ 9 ซึ่งเป็น 1 และตอนต้นอยู่ทางซ้ายสุดจะถูกเลื่อนมาอยู่ในตำแหน่งสุดท้ายทางขวาของรีจิสเตอร์ SBUF และทางซ้ายของหลักนี้จะมี 0 อยู่ทั้ง 8 บิตใน SBUF ทำให้ Zero Detector รู้ว่าเป็นข้อมูลบิตสุดท้ายแล้วที่ออกโดยจะมีสัญญาณมาบอกกับวงจร Tx Control ด้วย TX Control ส่งสัญญาณ Shift ออกไปเป็นการส่งข้อมูลบิตสุดท้าย (บิต 7) ออกไป ก็จะรออีก 1 TX Clock (Bit Clock) ก็จะทำให้ขา TXD ส่งข้อมูล Stop Bit (1) ออกมา สัญญาณ DATA ซึ่งมีสถานะลอจิกเป็น 1 มาตั้งแต่เริ่มส่งข้อมูลบิต 0 ก็จะกลับเป็น 0 และบิต TI จะเป็น 1 เพื่อบอกการสิ้นสุดการส่งข้อมูลทั้งหมดจะสิ้นสุดลงเมื่อสัญญาณ TX Clock ไอซีเคิลที่ 10 นับตั้งแต่สัญญาณ SEND เปลี่ยนสถานะลอจิกเป็น 0

การรับข้อมูล

การรับข้อมูลจะขึ้นกับอัตราการเกิด Overflow ใน Timer 1 แล้วหาร 2 หรือไม่ขึ้นกับค่าของบิต SMOD สัญญาณนี้จะไปเข้าวงจรหาร 16 และเป็นตัวกำหนดอัตราการรับข้อมูลการรับข้อมูลจะเริ่มจากวงจร 1-T0-0 Transition Detector พบว่าสัญญาณที่ขา RXD เปลี่ยนจาก 1 เป็น 0 ซึ่งหมายถึงมีข้อมูล Start bit เข้ามา การตรวจสอบนี้จะกระทำด้วยอัตราเดียวกับสัญญาณที่เข้าวงจรหาร 16 เมื่อพบการเปลี่ยนสถานะลอจิกที่ขา RXD ก็จะเริ่มการรับข้อมูล ขณะนี้เรีรีเซ็ทวงจรหาร 16 ให้มีค่าเป็น 0 เพื่อสร้างสัญญาณ RX Clock ให้เข้าจังหวะ (Synchronous) กับข้อมูลที่เข้ามาโดยสัญญาณ RX Clock จะเป็น 1 เมื่อการนับ ของวงจรหาร 16 มีค่าเป็น 15 ขณะที่วงจรหาร 16 นับถึง 7, 8 และ 9 จะมีการตรวจสอบข้อมูลที่เข้ามาทางขา RXD เพื่อเป็นการตรวจว่าข้อมูลนั้นเป็นอะไร ถ้าอย่างน้อยข้อมูล 2 ใน 3 เป็นค่าใดก็จะถือว่าข้อมูลที่เข้ามาเป็นค่านั้น ถ้าในการตรวจสอบ Start Bit แล้วพบว่าผิดพลาด คือไม่เป็น 0 ก็จะรีเซ็ตการทำงานเพื่อไปตรวจสอบการเปลี่ยนสถานะจาก 1 เป็น 0 ของข้อมูลที่ขา RXD ใหม่ แต่ถ้าพบ Start bit ก็จะเก็บข้อมูลทั้งหมดที่เข้ามาโดยเลื่อนข้อมูลเข้าไปยัง Input Shift Register ที่มีสัญญาณควบคุมการเลื่อนข้อมูล (Shift) ส่งมาจาก RX control ในตอนเริ่มต้นการรับข้อมูลจะมีการเขียนข้อมูล 1FH ไปเก็บใน Input Shift Register ขณะที่ข้อมูลเลื่อนเข้าไปทางขวาของ Input Shift Register ก็จะมี 1 ถูกเลื่อนออกไปทางซ้ายทุกครั้งที่มีข้อมูลเข้ามา เมื่อ Start bit ที่รับเข้ามาถูกเลื่อนไปถึงซ้ายสุดของ Input Shift Register ก็จะมีสัญญาณไปบอก RX Control Block หลังจากข้อมูลบิตสุดท้ายเข้ามาแล้วก็จะโหลด (Load) เอาข้อมูล 8 บิตไปเก็บในรีจิสเตอร์ SBUF พร้อมทั้ง Set ค่าในบิต RI และ RB8 ของรีจิสเตอร์ SCON แต่การโหลดข้อมูลไปเก็บนี้จะเกิดขึ้นได้ก็ต่อเมื่อ

1. RI = 0 และ
2. SM2 = 0 หรือถ้า SM2 = 1 จะต้องได้รับ stop bit เป็น 1

ถ้าไม่มีสภาวะโดยสภาวะหนึ่งดังกล่าวแล้ว ข้อมูลที่รับเข้ามาจะถูกทิ้งไปคือไม่โหลดไปเก็บในรีจิสเตอร์ SBUF ถ้ามีสภาวะดังกล่าวถูกต้อง stop bit จะถูกนำไปเก็บในรีจิสเตอร์ SBUF และบิต RI จะเป็น 1

แต่ไม่ว่าทั้ง 2 กรณีจะเกิดหรือไม่ก็จะกลับไปสู่การตรวจสอบสภาวะเปลี่ยนจาก 1 เป็น 0 ที่ขา RXD เพื่อรับข้อมูลต่อไป

ในการรับข้อมูลแบบอนุกรมโหมด 1 นี้อัตราการส่งข้อมูลแต่ละบิต (Baud Rate) จะขึ้นกับอัตราการเกิด overflow ใน Timer 1 ดังสมการ

$$\text{Baud rate} = \frac{2^{SMOD}}{32} \times (\text{Timer 1 Overflow Rate})$$

ในขณะที่ใช้ Timer 1 เป็นตัวกำหนด Baud Rate นี้จะต้อง Disable ไม่ให้เกิดการขัดจังหวะเนื่องจากการ Overflow Timer 1 อาจใช้ในโหมดของ Timer หรือ Counter ก็ได้ ซึ่งเมื่อการนับในรีจิสเตอร์ตัวนับมีค่าสูงสุดแล้วกลับมาเป็น 0 ก็จะเกิด Overflow เช่นเดียวกัน แต่โดยปกติแล้วจะใช้ Timer 1 นี้ในโหมดของ Timer ที่มีการทำงานแบบ Auto Reload โหมด 2 เพื่อว่าเมื่อค่าในการนับโดยรีจิสเตอร์ TL1 ถึงค่าสูงสุดก็จะโหลดค่าในรีจิสเตอร์ TH1 มาไว้ใน TL1 สำหรับเป็นค่าเริ่มต้นการนับต่อไป ซึ่ง Baud rate จะมีค่า

$$\text{Baud rate} = \frac{2^{\text{SMOD}}}{32} \times \frac{\text{Oscillator frequency}}{12 \times [256 - (\text{TH1})]}$$

โดยที่ SMOD เป็นบิตหนึ่งในรีจิสเตอร์ PCON

เช่น ความถี่ของออสซิลเลเตอร์เท่ากับ 11.059 MHz บิต SMOD = 0 รีจิสเตอร์ TH1 มีค่า FDH = 253, Timer 1 ทำงานในโหมด 1 จะได้ว่าอัตราการส่ง - รับข้อมูลแบบอนุกรม

$$= \frac{2^0}{32} \times \frac{11.059 \times 10^6}{12 \times [256 - 253]}$$

$$= 9600 \text{ บิต/วินาที}$$

การส่งข้อมูล

การส่งข้อมูลจะเริ่มจากการเขียน (Write) ข้อมูลลงไปยังรีจิสเตอร์ SBUF ทำให้มีสัญญาณ Write to SBUF เกิดขึ้น แล้วข้อมูล 8 บิตจาก Internal Data Bus ของ 8051 ถูกเขียนลงไปในรีจิสเตอร์ SBUF และข้อมูลจากบิต TB8 ของรีจิสเตอร์ SCON จะเขียนลงไปยัง D FLIP FLOP เช่นกัน รวมเป็น 9 บิต ที่เวลา S1P1 ของไอซีเคล็ครีจิสเตอร์หลังจากสัญญาณ TX Clock นับครบ 1 รอบจะทำให้สัญญาณ SEND ที่ออกจากวงจร TX Control เปลี่ยนสถานะลอจิกเป็น 0 เพื่อเริ่มการส่งข้อมูล โดยจะเริ่มส่ง Start Bit (0) ออกไปทางขา TXD เมื่อสัญญาณ TX Clock เปลี่ยนเป็น 1 ครั้งต่อไปก็จะเริ่มส่งข้อมูลบิต 0 ออกไปและสัญญาณ DATA จะเป็น 1 ที่เวลานี้ด้วย TX Control จะส่งสัญญาณ Shift ไปยังรีจิสเตอร์ SBUF ทุกครั้งที่สัญญาณ TX Clock เป็น 1 เพื่อเลื่อนข้อมูลออกไปทางขวา และจะเลื่อน 0 เข้ามาทางซ้ายขณะที่บิต TB8 อยู่ทางขวาสุดเตรียมส่งออกนั้น ข้อมูลทางซ้ายทุกบิตจะเป็น 0 วงจร Zero Detector จะมีสัญญาณไปบอก TX Control ในการส่งข้อมูลบิตสุดท้าย คือ TB8 ออกไปตามเวลาของสัญญาณ TX Clock (Bit time) เมื่อส่งข้อมูลบิต TB8 ออกไปเสร็จสิ้นแล้วก็จะรอเวลา 1 Bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Time สัญญาณ SEND ก็จะกลับเป็น 1 และบิต TI ในรีจิสเตอร์ SCON จะเป็น 1 เพื่อบอกสิ้นสุดการส่งข้อมูลและสัญญาณ DATA ก็จะกลับเป็น 0 จากนั้นสัญญาณที่ออกจาก TXD ก็คือ Stop Bit นั่นเอง

การรับข้อมูล

การรับข้อมูลที่เข้ามาทางขา RXD ของ 8051 จะเริ่มต้นเมื่อวงจร 1-to-0 Transition Detector ทำการตรวจสอบข้อมูลที่ขา RXD 16 เท่าของอัตราการส่งข้อมูลแล้วพบว่าสัญญาณที่ขา RXD เปลี่ยนจาก 1 เป็น 0 ทำให้วงจรหาร 16 ถูกรีเซ็ตไปด้วยและจะเขียนข้อมูลในรีจิสเตอร์ SBUF เป็น 1FFH (มี 9 บิต) เมื่อ Counter ในวงจรหาร 16 นับถึง 7,8 และ 9 จะมีการตรวจสอบข้อมูลที่เข้ามาทางขา RXD ถ้า 2 ใน 3 เหมือนกันก็ถือว่าข้อมูลที่เข้ามาคือค่านั้น ถ้าข้อมูลที่รับเข้ามาบิตแรกไม่เป็น 0 คือไม่ใช่ Start Bit (เพราะอาจตรวจพบการเปลี่ยนจากสัญญาณจากขา RXD แต่การตรวจสอบที่เวลา 7,8 และ 9 ส่วนใหญ่เป็น 1) ก็จะเกิดการรีเซ็ตส่วนรับข้อมูลแล้วกลับไปเริ่มการตรวจสอบการเปลี่ยนสถานะจาก 1 เป็น 0 ใหม่ แต่ถ้าถูกต้องก็จะรับข้อมูลเข้ามาทีละ 1 บิต ข้อมูลนี้จะถูกเลื่อนเข้าไปเก็บทางขาของ Input Shift Register และ 1 จะถูกเลื่อนออกไปทางซ้ายโดยสัญญาณ โดยสัญญาณ Shift จนกระทั่งสัญญาณ Start Bit ซึ่งเป็น 0 ถูกเลื่อนเข้ามาถึงซ้ายสุดของ Input Shift Register จะบอกให้กับ RX Control รู้ว่าจะต้องมีข้อมูลบิตสุดท้ายเข้ามาอีก 1 บิต เมื่อข้อมูลบิตสุดท้ายเข้ามาจะเกิดการไหลของข้อมูลจาก Input Shift Register ไปยัง SBUF, RB8 และเซต RI ให้เป็น 1 แต่สิ่งนี้จะเกิดขึ้นได้ต้องมีสภาวะดังนี้ด้วย

1. บิต RI เป็น 0 และ
2. SM2 = 0 หรือถ้า SM2 = 1 ข้อมูลบิตที่ 9 จะต้องเป็น 1

ถ้าไม่มีสภาวะดังกล่าวทั้ง 2 ข้อมูลที่รับมาจะถูกทิ้งไปไม่ถูกนำไปเก็บที่ SBUF และ RI ก็จะไม่ถูก Set แต่ถ้าเกิดขึ้นทั้ง 2 กรณี ข้อมูลจะถูกนำไปเก็บที่รีจิสเตอร์ SBUF 8 บิต และบิตสุดท้ายจะนำไปเก็บที่บิต RB8 ของรีจิสเตอร์ SCON หลังจากนั้น 1 Bit Time ไม่ว่าจะมีการเก็บข้อมูลหรือไม่ ก็จะเข้าสู่การตรวจสอบสถานะการเปลี่ยนสัญญาณจาก 1 เป็น 0 เพื่อเตรียมรับข้อมูลต่อไป

การขัดจังหวะ (Interrupt)

การขัดจังหวะคือสภาวะหนึ่งที่คอมพิวเตอร์กำลังทำงานอยู่แล้วถูกขัดจังหวะด้วยสัญญาณหรือคำสั่งพิเศษที่ทำให้คอมพิวเตอร์ต้องละจากงานที่กำลังทำอยู่ ไปทำงานในโปรแกรมตอบ

สนองการขัดจังหวะนั้นเมื่อเสร็จแล้วก็จะกลับมาทำงานเดิมต่อไปได้ ใน 8051 จะสามารถขัดจังหวะการทำงานได้ 6 แห่งคือ

1. $\overline{INT0}$, $\overline{INT1}$ เป็น 2 ขาของ 8051 ที่จะรับสัญญาณจากภายนอก การขัดจังหวะจะเกิดขึ้นถ้าสัญญาณที่ขาดังกล่าวมีสถานะลอจิกเป็น 0 หรือเปลี่ยนจาก 1 เป็น 0 โดยเลือกด้วยการกำหนดในบิต $IT0$ หรือ $IT1$ ในรีจิสเตอร์ $TCON$
2. $TF0$, $TF1$ เป็นบิตหนึ่งที่จะบอกการทำงานของ Timer 0, Timr 1 เมื่อเกิด Overflow ขึ้นใน Timer จะทำให้บิตนี้เป็น 1 และเกิดการขัดจังหวะการทำงานของ 8051 ได้
3. TI , RI เป็น 2 บิต ในรีจิสเตอร์ $SCON$ ถ้าบิตนี้ถูก เซต ให้เป็น 1 โดยฮาร์ดแวร์ อันเนื่องมาเสร็จสิ้นการส่งหรือรับข้อมูลจะสามารถทำให้เกิดการขัดจังหวะได้

8051 จะทำการอ่านสัญญาณจากทั้ง 6 แห่งที่เวลา $S5P2$ ของทุก ๆ ไชเคลของเครื่อง (Machine Cycle) เข้ามาเก็บและในช่วงของไชเคลของเครื่องถัดไปก็จะตรวจสอบสถานะของสัญญาณทั้ง 6 ที่เก็บเข้ามา ถ้าสัญญาณนั้นมีการขัดจังหวะที่ถูกต้อง 8051 ก็จะละทิ้งการทำงานเดิมไว้ชั่วคราวแล้วสร้างคำสั่ง $LCALL$ ขึ้นมาภายใน 8051 เพื่อไปทำงานในโปรแกรมตอบสนองการขัดจังหวะแต่ละสัญญาณนั้น เมื่อทำงานในโปรแกรมตอบสนองการขัดจังหวะเสร็จสิ้นก็จะสามารถกลับมาทำงานเดิมได้ โดยใช้คำสั่ง $RET1$ เป็นคำสั่งสุดท้ายในโปรแกรมตอบสนองการขัดจังหวะสัญญาณขัดจังหวะจากแต่ละแห่งจะมีตำแหน่งหน่วยความจำที่จะเก็บโปรแกรมตอบสนองการขัดจังหวะไว้ต่างกันดังนี้

สัญญาณที่ขอขัดจังหวะ ตำแหน่งเริ่มต้น โปรแกรมตอบสนองการขัดจังหวะ

1	$\overline{INT0}$	0003H
2	$TF0$	000BH
3	$\overline{INT1}$	0013H
4	$TF1$	001BH
5	TI,RI	0023H

ตำแหน่งเริ่มต้นโปรแกรมนี้นี้เป็นตำแหน่งใน Program area เช่น ถ้ามีสัญญาณของ $\overline{INT0}$ เข้ามาแล้ว 8051 ตรวจสอบว่ามีการขอขัดจังหวะถูกต้อง ก็จะละทิ้งการทำงานเดิม แล้วไปทำงานที่โปรแกรมตอบสนองการขัดจังหวะที่มีตำแหน่งเริ่มต้นอยู่ที่ตำแหน่ง 0003H เมื่อเสร็จสิ้นการทำงานของโปรแกรมตอบสนองการขัดจังหวะจะต้องมีคำสั่ง $RET1$ อยู่เพื่อกลับมาสู่การทำงานเดิมได้ 8051 จะทำการตรวจสอบสัญญาณดังกล่าวว่ามีสัญญาณใดขอการขัดจังหวะมาบ้าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยใช้วิธี Polling คือการตรวจสอบเรียงตามลำดับจาก 1, 2, 3, 4 และ 5 ตามลำดับ ดังนั้นถ้ามีการขอการขัดจังหวะเข้ามาพร้อม ๆ กัน 8051 ซึ่งตรวจสอบการขอขัดจังหวะแบบ Polling จะพบว่าสัญญาณมีการขอขัดจังหวะจากสัญญาณอื่น ๆ ก่อนจึงตอบสนองต่อการขอขัดจังหวะของสัญญาณอื่น ๆ ก่อน หรืออีกนัยหนึ่งก็คือสัญญาณขอการขัดจังหวะอื่น ๆ จะมีลำดับความสำคัญสูงสุด (Highest Priority) และสัญญาณที่ 5 จะมีลำดับความสำคัญต่ำสุด (Lowest Priority) อย่างไรก็ตามสามารถที่จะจัดลำดับความสำคัญของสัญญาณขัดจังหวะนี้ใหม่เพื่อให้มีการตอบสนองการขัดจังหวะสัญญาณขอการขัดจังหวะลำดับหลังได้ โดยการโปรแกรมในรีจิสเตอร์ IP (Interrupt Priority Register) และจะสามารถกำหนดว่าจะให้ทำโปรแกรมตอบสนองการขัดจังหวะ เมื่อมีสัญญาณขอขัดจังหวะเข้ามาหรือไม่ก็ได้ โดยการโปรแกรมในรีจิสเตอร์ IE (Interrupt Enable Register)

เมื่อ 8051 ทำการตรวจสอบสัญญาณขอการขัดจังหวะที่เก็บเข้ามาเมื่อเวลา S5P2 แล้วพบว่ามีการขอขัดจังหวะนั้น แม้ว่าจะมีการ Enable ในรีจิสเตอร์ IE ถูกต้อง แต่จะต้องมีเงื่อนไขดังนี้ด้วย

1. ไม่ได้กำลังทำงานในโปรแกรมตอบสนองการขัดจังหวะของสัญญาณขัดจังหวะที่มีลำดับความสำคัญสูงกว่าหรือเท่ากัน เช่น กำลังทำงานในโปรแกรมตอบสนองการขัดจังหวะของสัญญาณ $\overline{INT0}$ อยู่ แล้วมีการขอขัดจังหวะจากสัญญาณ $\overline{INT1}$ อีก จะไม่เกิดการทำงานเดิมคือไม่มีการไปทำงานที่โปรแกรมตอบสนองการขัดจังหวะของสัญญาณ $\overline{INT1}$

2. เนื่องจากการสุ่มสัญญาณเข้าไปเพื่อตรวจสอบนั้นจะทำได้เวลา S5P2 ของในไซเคิลสุดท้ายของคำสั่ง และคำสั่งที่อยู่ถัดมาจะต้องใช้เวลาทำงาน 2 ไซเคิลของเครื่อง ดังนั้นการตรวจสอบจะกระทำในไซเคิลแรก แม้ว่าจะมีการขอการขัดจังหวะเข้ามาที่จะไม่ทำโปรแกรมตอบสนองการขัดจังหวะ จะต้องอ่านสัญญาณที่เวลา S5P2 อีกครั้งแล้วไปตรวจสอบที่ไซเคิลที่ 2 ของคำสั่ง ถ้ามีการขอการขัดจังหวะถูกต้องจึงจะเข้าไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ

3. คำสั่งที่กำลังทำงานอยู่ขณะที่ตรวจสอบสัญญาณขอขัดจังหวะ จะต้องไม่ใช่คำสั่ง RET หรือคำสั่งใด ๆ ก็ตามที่พยายามเขียนข้อมูลไปยังรีจิสเตอร์ IE หรือ IP

สัญญาณขอขัดจังหวะที่ถูกอ่านเข้าไปที่เวลา S5P2 นี้ไม่ว่าได้รับการตอบสนองหรือไม่ ก็จะถูกทิ้งไป แล้วอ่านเข้าไปใหม่ทุกเวลา S5P2

โปรโตคอล (Protocol) ที่ใช้ในการติดต่อระหว่าง Plant กับ Computer


ทางด้านฮาร์ดแวร์จะประกอบด้วย IC-MAX 232 และ MCS-51 โดย IC-MAX 232 จะทำหน้าที่ในการแปลงแรงดัน -3 ถึง -12 V และ 3 ถึง 12 V เป็นแรง $0-5$ V เพื่อส่งให้ MCS-51 ส่วน MCS-51 จะเป็นตัวทำหน้าที่ในการรับค่าจากกระบวนการ (Plant) ส่งให้ Computer และรับค่าจาก Computer ส่งไปควบคุมกระบวนการ (Plant) โดยการส่งจะส่งผ่านข้อมูลแบบอนุกรมมาตรฐาน RS-232 แบบอะซิงโครนัส ซึ่งข้อมูลที่จะส่งจะมีรูปแบบโปรโตคอล คือ



โดยมีการทำงานอยู่ 3 Mode คือ

- Mode Manual จะใช้โปรโตคอลคือ @ 1 ข้อมูลรหัสแอสกี * การทำงานจะเป็นการตั้งเปิดปิดควาล์วได้ตามต้องการ จากหน้าจอเมนู
- Mode Fuzzy จะใช้โปรโตคอลคือ @ 2 ข้อมูลที่มาจาก defuzzification * การทำงานจะเป็นการควบคุมระดับน้ำตามที่กำหนดโดยค่าข้อมูลจะมาจากการทำงานของกระบวนการ Fuzzy
- Mode Stop จะใช้โปรโตคอลคือ @ 3 0 * การทำงานจะเป็นการสั่งหยุดการทำงานทั้งหมด และรอรับคำสั่งต่อไป

ค่าจากกระบวนการ (Plant) MCS-51 จะทำการส่งค่าให้ Computer ตลอดเวลา เมื่ออยู่ใน Mode 1, Mode 2 โดยมีรูปแบบโปรโตคอล (response format) คือ



บทที่ 6

Interfacing Program

Visual Basic 6

visual basic เป็นเครื่องมือที่ช่วยพัฒนาแอปพลิเคชันสำหรับวินโดวส์ตัวแรกที่ประสบความสำเร็จเป็นอย่างมาก ทั้งนี้เนื่องมาจากแนวความคิดที่จะนำเอาความสามารถของคอนโทรลมาใช้ในการออกแบบโปรแกรมนี้เอง เพราะคอนโทรลเป็นเครื่องมือที่ช่วยลดความซับซ้อนในการเขียนโค้ดลงไปได้มากที่สุด และนอกจากนี้คอนโทรลยังมีส่วนที่แสดงผลเพื่อสื่อความหมายของการทำงานระหว่างคอนโทรลและผู้ใช้ได้อีกด้วย ส่วนการใช้งานก็ไม่มี ความซับซ้อนเพียงแต่ผู้อ่านทำการเชื่อมต่อคอนโทรลเข้ากับสภาพแวดล้อมของ visual basic จากนั้นก็สามารถที่จะนำมาเพิ่มลงในฟอร์มได้ทันที สำหรับ visual basic ได้มีการแบ่งคอนโทรลออกเป็น 4 กลุ่มหลักๆดังนี้

1. คอนโทรลภายใน (Intrinsic Control) เช่น ComboBox , CommandButton หรือ PictureBox เป็นต้น ซึ่งเป็นคอนโทรลที่ถูกสร้างลงในสภาพแวดล้อมของ vb.exe ดังนั้นที่ทุกครั้งที่ผู้อ่านโหลด Visual Basic คอนโทรลเหล่านี้ก็ออกจากแถบกล่องเครื่องมือได้เลย ดังนั้นจึงจัดได้ว่าเป็นคอนโทรลมาตรฐาน(Standard Control) กลุ่มหนึ่งของ Visual Basic
2. คอนโทรลมาตรฐาน (Standard Control) เป็นคอนโทรล ActiveX ที่ถูกสร้างเป็นไฟล์ .ocx ที่แยกออกมาต่างหาก เช่น Dbgrid (Apex data-bound grid) , MSFlexGrid หรือ CommonDialog เป็นต้น ดังนั้นก่อนที่จะสามารถใช้งานคอนโทรลในกลุ่มนี้ได้ เราต้องทำการเชื่อมต่อไฟล์ .ocx เหล่านี้เข้ากับสภาพแวดล้อมของ visual basic เสียก่อน โดยใช้คำสั่ง Components ในเมนู Project เช่นเดียวกัน
3. คอนโทรลร่วมวินโดวส์ (Windows Common Control) เป็นคอนโทรล ActiveX ที่ถูกสร้างเป็นไฟล์ .ocx ที่ต้องใช้ร่วมกับไฟล์ .dll ของวินโดวส์ เช่น RichTextBox , Slider หรือ StatusBar เป็นต้น เช่นเดียวกับคอนโทรลมาตรฐาน เพียงแต่คอนโทรล ในกลุ่มนี้ได้ถูกจัดเป็นคอนโทรลพื้นฐานของวินโดวส์ 95 โดยที่คอนโทรลร่วมกับวินโดวส์จะถูกจัดเก็บลงในไฟล์ conctl32.ocx และ conctl232.ocx
4. คอนโทรล ActiveX รุ่นมืออาชีพ (Professional ActiveX Control) เป็นคอนโทรล ActiveX ที่ถูกสร้างเป็นไฟล์ .ocx เช่นเดียวกับคอนโทรลมาตรฐาน เช่น MSComm (Communication) , MapiMessages (MAPI message) หรือ MMControl

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Multimedia MCI) เป็นต้น แต่คอนโทรลในกลุ่มนี้ได้ถูกสร้างและแจกจ่ายมากับ VisualBasic รุ่น Professional และ Enterprise เท่านั้น

คุณสมบัติแสดงค่าของคอนโทรลที่สำคัญ ที่ได้นำมาใช้กับโครงการนี้

คอนโทรลทั้งหมดที่มาถึงกับ Visual Basic ไม่ว่าจะเป็นคอนโทรลภายในหรือ ActiveX จะมีคุณสมบัติตัวหนึ่งที่ถูกใช้สำหรับการกำหนดค่า (Value) หรืออ่านจากค่าคอนโทรล และคุณสมบัตินี้ได้ถูกกำหนดให้เป็นคุณสมบัติปกติ (Default) ของคอนโทรล โดยในการเขียนโค้ดเราสามารถจะใช้เพียงชื่อของคอนโทรล (Control Name) โดยไม่ต้องกำหนดคุณสมบัติปกติของทุกๆ คอนโทรลได้โดยไม่เกิดข้อผิดพลาด

การแบ่งกลุ่มของคอนโทรลภายใน

เราจะแยกตามวัตถุประสงค์ของการใช้งานได้ทั้งหมด 4 กลุ่ม

1. คอนโทรลภายในทั่วไป ประกอบด้วยคอนโทรลที่แสดงผลในลักษณะของการเลือกตอบหรือเลือกรายการ เช่น CheckBox , OptionBox หรือ ListBox เป็นต้น
2. คอนโทรลภายในด้านระบบไฟล์ ประกอบด้วยคอนโทรลที่ทำหน้าที่ติดต่อ หรือแสดงผลระบบไฟล์ (รวมทั้งไดรฟ์ และ ไดรฟ์ทอรีด้วย) ของวินโดวส์ เช่น FileListBox หรือ DirListBox เป็นต้น
3. คอนโทรลภายในด้านกราฟิก ประกอบด้วยคอนโทรลที่ทำหน้าที่ด้านการแสดงผลกราฟิกด้วยวิธีการวาดคอนโทรล หรือ ฟังก์ชันวินโดวส์ API หรือ โพลีกราฟิกในรูปแบบต่างๆ เช่น PictureBox , Shape หรือ Image เป็นต้น
4. คอนโทรลภายในด้านเวลา ซึ่งจะมีอยู่คอนโทรลเดียวได้แก่ Timer ซึ่งมีหน้าที่สร้างเหตุการณ์ที่ตอบสนองเป็นครั้งๆตามช่วงเวลาที่ถูกกำหนด


คอนโทรลภายใน

คอนโทรลภายใน ก็จะเป็นคอนโทรลพื้นฐานที่ถูกนำไปใช้งานมากที่สุด เพราะจะเป็นกลุ่มของคอนโทรลที่ช่วยในการสื่อสาร แบบสองทางหรือรับเลือกเงื่อนไขจากผู้ใช้งาน ดังเช่น ทุกๆแอปพลิเคชันจะใช้คอนโทรล CommandButton สำหรับให้ผู้ใช้งานเลือกที่ยอมรับ (OK) ยกเลิก (Cancel) หรืออื่นๆตามข้อกำหนดของแต่ละแอปพลิเคชัน เป็นต้น ซึ่งคอนโทรลภายในทั่วไปจะประกอบไปด้วยคอนโทรลต่างๆดังต่อไปนี้ คอนโทรล CommandButton

คอนโทรล **CommandButton** จะเป็นคอนโทรลที่ถูกนำไปใช้งานมากที่สุด เพราะในการกำหนดให้ผู้ใช้งานเลือก OK หรือ Cancel นั้น เรามักจะใช้คอนโทรล CommandButton เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวนำใหญ่ ดังนั้นจึงถือว่าเป็นคอนโทรลที่พื้นฐานที่สุดของ Visual basic เนื่องจากคอนโทรลนี้เป็นปุ่มสำคัญที่ใช้งานในรูปแบบของการคลิกเพื่อยืนยัน ดังนั้นจึงอาจเรียกคอนโทรล CommandButton ได้อีกอย่างว่า PushButton ในขณะที่ออกแบบคอนโทรล CommandButton ที่วางลงบนฟอร์มจะมีลักษณะดังตัวอย่างในรูปนี้




รูปที่ 6.1 แสดงคอนโทรล ControlButton ในขณะออกแบบ


เราสามารถแก้ไขข้อความที่แสดงผลในคอนโทรลนี้ได้ โดยการแก้ไขข้อความในคุณสมบัติCaption ของคอนโทรลในหน้าต่างคุณสมบัติหรือแก้ไขโค้ดในแอปพลิเคชันก็ได้
คอนโทรล TextBox

คอนโทรล TextBox มักจะถูกนำไปใช้ทุกๆ ฟอร์มที่มีการรับกรอกข้อความจากผู้ใช้งาน เนื่องจากคอนโทรลนี้ทำหน้าที่แสดงข้อมูล (โดยผ่านทางคุณสมบัติ Text) ในคอนโทรลและยังอนุญาตให้ผู้ใช้สามารถแก้ไขตัวอักษรต่างๆ ของคุณสมบัตินี้ได้ด้วยเช่นกันนอกจากนี้แล้วคอนโทรล TextBox ยังได้รวมเอาความสามารถหลายๆ ด้านของคอนโทรล Label มาใช้ เช่น สามารถแสดงข้อความได้มากกว่า 1 บรรทัด ความสามารถด้าน DDE (Dynamic Data Exchange) และนอกจากนี้ยังสามารถถูกนำไปใช้ในลักษณะของการกรอกรหัสผ่าน (Password) ได้อีกด้วยดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คอนโทรล **Label** เป็นคอนโทรลในลักษณะของกราฟิกที่ถูกใช้งานด้านการแสดงผลข้อความบนฟอร์ม เหมือนกับผู้อ่านได้นำป้ายข้อความอย่างหนึ่งไปวางไว้บนฟอร์ม เพื่อใช้ในการสื่อข้อความกับผู้ใช้และคอนโทรลนี้ผู้ใช้ไม่สามารถแก้ไขได้โดยตรงด้วยวิธีการคีย์หรือใช้เมาส์ในขณะรันแอปพลิเคชัน นอกเสียจากภายในแอปพลิเคชันจะมีการเขียนโค้ดสำหรับแก้ไขข้อความในคอนโทรลโดยการแก้ไขค่าคุณสมบัติ **Caption** เท่านั้น และนอกจากนี้ **Label** ยังเป็นคอนโทรลที่มีความสามารถด้าน **DDE** (**Dynamic Data Exchange**) อีกด้วย ในขณะที่ออกแบบเราสามารถเพิ่มคอนโทรลลงในฟอร์ม หรือตัวบรรจ้อื่นๆก็จะปรากฏหน้าต่างของคอนโทรลดังรูป



ในการควบคุมพฤติกรรมของคอนโทรล เราสามารถกระทำได้โดยการกำหนดค่าต่างๆ ให้กับคุณสมบัติของคอนโทรล ซึ่งการแก้ไขของคุณสมบัติเราสามารถทำได้ทั้งในขณะที่ออกแบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยการแก้ไขค่าในหน้าต่างคุณสมบัติ และรับแอปพลิเคชันโดยการเขียนโค้ดเพื่อแก้ไขค่าของคุณสมบัติแต่ก็มีบางคุณสมบัติที่ไม่สามารถแก้ไขได้ในขณะรันแอปพลิเคชัน เช่น Name เป็นต้น

คอนโทรลภายในด้านเวลา

คอนโทรล Timer

คอนโทรล **Timer** เป็นคอนโทรลที่ใช้ในการควบคุมและจัดการเหตุการณ์ด้านเวลา ซึ่งเทียบได้กับประโยค ON TIME GOTO ของ QuickBasic โดยเราสามารถเขียนโค้ดเพื่อทำงานใดๆ เมื่อช่วงเวลาผ่านไปตามค่าที่กำหนด เช่น ทำการปรับการแสดงผลของฟอร์มทุกๆ 1 นาที เป็นต้น โดยที่คอนโทรลนี้จะตอบสนองเหตุการณ์เพียงเหตุการณ์เดียวเท่านั้น แต่เราสามารถกำหนดให้แต่ละฟอร์มมีคอนโทรล Timer มากกว่า 1 คอนโทรล เนื่องจากคอนโทรล Timer เป็นคอนโทรลที่



ทำงานตามนาฬิกาของระบบ ดังนั้นมันจึงถูกควบคุมโดยตัวของระบบเอง สำหรับวินโดวส์ 95 และ NT ในทางปฏิบัติจะไม่มีกัการจำกัดจำนวนของคอนโทรล Timer ในแต่ละฟอร์ม ดังนั้นเราจึงสามารถใช้งานคอนโทรล Timer พร้อมๆ กันครั้งละหลายๆคอนโทรล ได้อย่างไม่จำกัด

ในขณะที่ออกแบบคอนโทรล Timer ที่วางลงบนฟอร์มให้กับฟอร์ม ก็จะมีลักษณะดังรูปที่ และเมื่อรันแอปพลิเคชัน คอนโทรลนี้จะไม่ถูกแสดงผล แต่จะมีการทำให้เกิดเหตุการณ์ Timer ทุกครั้งที่ช่วงเวลาครบตามค่าที่ได้กำหนดไว้ให้กับคุณสมบัติ Interval ของคอนโทรล Timer

คอนโทรลด้านฐานข้อมูล

แอปพลิเคชันที่ใช้กับโครงการนี้จะต้องมีการเข้าถึงไฟล์ฐานข้อมูล ดังนั้นตัวแปรภาษาที่เหมาะสมกับการสร้างแอปพลิเคชันเหล่านี้ จึงต้องมีเครื่องมือที่สนับสนุนการจัดการฐานข้อมูลอย่างง่ายและมีประสิทธิภาพ ซึ่งเราจึงเลือกใช้ VisualBasic เป็นตัวแปรภาษาที่มีการสนับสนุน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบจัดการฐานข้อมูลในรูปแบบ Microsoft Access โดยอาศัย JET Database Engine ซึ่งเป็นเครื่องมือที่ให้โปรแกรมเมอร์สามารถจัดการกับฐานข้อมูล

คอนโทรลด้านฐานข้อมูลเป็นคอนโทรลที่ใช้ในการเข้าถึงฐานข้อมูล ซึ่งหลักๆ สามารถแบ่งออกได้เป็น 3 กลุ่มดังนี้

1. คอนโทรล Data เป็นคอนโทรลหลักที่ใช้ในการควบคุมการติดต่อระหว่างคอนโทรลด้านฐานข้อมูลกับฐานข้อมูล โดยที่คอนโทรล Data จะทำหน้าที่ควบคุมการเข้าถึงฐานข้อมูล เช่น การเคลื่อนที่ไปยังเรคคอร์ด การเปิดปิด การจัดเก็บฐานข้อมูล เป็นต้น


2. คอนโทรลภายใน Data-Aware เป็นคอนโทรลภายในของ visual basic ที่สนับสนุนคุณสมบัติการแสดงผลข้อมูลของฟิลด์ต่างๆ ของฐานข้อมูล เช่น CheckBox , PictureBox หรือ TextBox เป็นต้น ซึ่งคอนโทรลภายใน Data-Aware จะแตกต่างกับคอนโทรล Data-Bound ตรงที่คอนโทรลภายใน Data-Aware จะสามารถเชื่อมต่อเข้ากับฟิลด์ของฐานข้อมูลคอนโทรลละ 1 ฟิลด์เท่านั้น

3. คอนโทรล Data-Bound เป็นคอนโทรล ActiveX ที่ถูกออกแบบพิเศษเพื่อให้สามารถเชื่อมต่อกับ Record (ประกอบด้วยตั้งแต่ 1 ฟิลด์ขึ้นไป) ของฐานข้อมูล เช่น Dblist , DbCombo , DbGrid

และ MSFlexGrid ซึ่งคอนโทรล Data-Bound จะสามารถเชื่อมต่อกับหลายๆเรคคอร์ด ได้ในเวลาเดียวกันทั้งนี้เพื่อขยายขีดความสามารถในการจัดการฐานข้อมูลนั่นเอง

คอนโทรล Data

คอนโทรล data เป็นคอนโทรลที่ใช้เข้าถึงฐานข้อมูล และทำการเชื่อมต่อการแสดงผลข้อมูลของแต่ละฟิลด์ในฐานข้อมูลเข้ากับคอนโทรลด้านฐานข้อมูล (Data-Bound or Data-Aware Control) โดยเมื่อมีการเคลื่อนที่ไปยังเรคคอร์ดใดๆในฐานข้อมูลด้วยคอนโทรล Data ข้อมูลที่ถูกแก้ไขในคอนโทรลด้านฐานข้อมูลที่เชื่อมต่อกับคอนโทรล Data ซึ่งเป็นเรคคอร์ดปัจจุบันในขณะนั้น ก็จะถูกจัดเก็บลงในฐานข้อมูลโดยอัตโนมัติ แล้วจึงเคลื่อนที่ไปยังเรคคอร์ดถัดไปทันที แต่



เนื่องจากคอนโทรล Data สามารถที่จะจัดเก็บข้อมูลที่ถูกแก้ไขให้อัตโนมัติ ดังนั้นถ้าหากเราต้องการตรวจสอบความถูกต้องของข้อมูลก่อนที่จะถูกจัดเก็บโดยคอนโทรล Data ก็สามารถกระทำได้โดยการเขียนโค้ดเพื่อตรวจสอบความถูกต้องของข้อมูลในโพธิ์เซอร์ของเหตุการณ์ Validate ในขณะที่ออกแบบคอนโทรล Data ที่วางลงบนฟอร์มจะมีลักษณะดังรูป

คอนโทรล DBGrid (Apex Data-Bound Grid)

คอนโทรล DBGrid ทำหน้าที่แสดงผลเรคคอร์ดในรูปแบบของตาราง (Grid) โดยที่เราต้องการกำหนดชื่อของคอนโทรล Data ให้กับคุณสมบัติ DataSource ของคอนโทรล DBGrid ซึ่งข้อมูลทั้งหมดของเรคคอร์ดจะถูกแสดงผลภายในคอนโทรล DBGrid โดยอัตโนมัติ โดยปกติคอนโทรล DBGrid สามารถแสดงผลจำนวนคอลัมน์ได้มากที่สุดเท่ากับ 1,700 คอลัมน์ ส่วนจำนวนแถวที่แสดงผลได้มากที่สุดเท่าที่ทรัพยากรของระบบจะอำนวยและในการเคลื่อนที่ไปยังตำแหน่งใดๆของคอนโทรล DBGrid ด้วยวิธี Move เราก็ควรจะเขียนโค้ดเพื่อเรียกใช้วิธี Refresh ให้ทำการวาดคอนโทรลใหม่อีกครั้ง โดยในขณะที่ออกแบบคอนโทรลก็จะมีลักษณะดังรูป

พอร์ตอนุกรม (serial Port)

เนื่องจากในปัจจุบันมีการใช้งานตามมาตรฐานการเชื่อมต่อแบบ RS 232C กันอย่างแพร่หลาย ซึ่งเป็นมาตรฐานถูกกำหนดโดย EIA ซึ่งเป็นองค์กรอุตสาหกรรมอิเล็กทรอนิกส์ของสหรัฐอเมริกา โดยแบ่งการเชื่อมต่อออกเป็น 2 ลักษณะ คือ DTE (Data Terminal Equipment) และ DCE (Data Communication Equipment ซึ่งโดยปกติ DTE จะต้องต่อเข้ากับ DCE เสมอ เช่น การต่อเครื่องคอมพิวเตอร์ (อุปกรณ์ DTE) เข้ากับอุปกรณ์โมเด็ม (อุปกรณ์ DCE) เป็นต้น

พอร์ตอนุกรม RS 232C จะเป็นพอร์ทของเครื่องคอมพิวเตอร์ที่มีขาต่อ (Connector) ทั้งประเภท 9 และ 25 ขาและเราเรียกกันว่า พอร์ท COM1: และ COM2: นั่นเอง ในความจริงพอร์ตอนุกรมไม่ได้ถูกควบคุมโดยตรงจาก CPU บนเมนบอร์ด แต่การสื่อสารทั้งหมดจะถูกเก็บโดยชิป UART (Universal Asynchronous Receiver/Transmitter) อีกทีหนึ่ง ซึ่งในปัจจุบันเบอร์ที่ใช้กันมากที่สุดก็คือ เบอร์ 16550C ซึ่งเป็นเวอร์ชันที่ได้รับการแก้ไขข้อผิดพลาดแล้ว ซึ่งชิป UART นี้ จะทำหน้าที่ในการรับและส่งข้อมูลดังต่อไปนี้

การส่งข้อมูล(Data transmission)

- รับตัวอักษรจากเครื่องคอมพิวเตอร์

- แปลงตัวอักษรให้เป็นสายข้อมูลแบบบิต (เราเรียกว่าขบวนการ Serialization)
- สร้างเฟรมข้อมูลโดยการเพิ่มบิตที่จำเป็นสำหรับการสื่อสารและการตรวจสอบ เช่น บิต Start , Stop และ Parity เป็นต้น
- ส่งผ่านเฟรมข้อมูลที่สร้างขึ้นมาแล้วจากขั้นตอนที่ผ่านมา ด้วยความเร็วของโมเด็มหรือพอร์ทอนุกรม(Baud Rate)
- แสดงสถานะความพร้อมที่จะรับข้อมูลตัวอักษรถัดไปให้กับเครื่องคอมพิวเตอร์

การรับข้อมูล (Data Receiver)

- รับตัวอักษรจากตัวอินเตอร์เฟส
- ตรวจสอบความถูกต้องของเฟรมข้อมูลตามมาตรฐานเฟรมที่กำหนด โดยถ้าหากเฟรมข้อมูลมีรูปแบบที่ผิดปกติก็จะมีแจ้งเตือนผิดพลาดทันที
- ตรวจสอบความถูกต้องของพาริตี
- แปลงสายข้อมูลแบบบิตให้เป็นตัวอักษร
- ส่งตัวอักษรให้กับเครื่องคอมพิวเตอร์
- แสดงสถานะความพร้อมที่รับข้อมูลตัวอักษรถัดไปให้กับอินเตอร์เฟส

คอนโทรล MSComm (Communication)

คอนโทรล MSComm เป็นคอนโทรลตัวหนึ่งซึ่งช่วยในการติดต่อกับพอร์ทอนุกรม (SerialPort) ซึ่งผู้อ่านสามารถรับส่งข้อมูลผ่านทางพอร์ทอนุกรมได้ด้วยคอนโทรลนี้ เช่น การติดต่อผ่านทางโมเด็ม หรือ ติดต่อกับบอร์ดอิเล็กทรอนิกส์ เป็นต้น ซึ่งคอนโทรล MSComm ที่มากับ VisualBasic จะเป็นคอนโทรลที่ทำงานโดยมีการตอบสนองต่อเหตุการณ์แบบ Event-Driven นั่นก็คือ คอนโทรลจะทำหน้าที่ตรวจสอบการเกิดขึ้นหรือร้องขอให้เกิดเหตุการณ์ต่างๆ กับพอร์ทอนุกรมโดยอัตโนมัติ และจะมีการแจ้งเตือนให้ผู้อ่านได้รับทราบโดยผ่านโพธิ์เซอร์เหตุการณ์ เช่นเดียวกับคอนโทรลทั่วไปของ Visual Basic นั่นเอง ดังนั้นในการเขียนโค้ดเราจึงไม่จำเป็นต้องสร้างโพธิ์เซอร์ที่ทำหน้าที่คอยตรวจสอบเหตุการณ์ต่างๆ ของพอร์ทอนุกรมซึ่งจะทำให้ยุ่งต่อการทำงานเป็นอย่างมาก คอนโทรล MSComm จะมีหน้าที่มาตรฐานหลักๆ สำหรับการสื่อสารผ่านพอร์ทอนุกรม 3 ประการ ดังต่อไปนี้

- หมุนหมายเลขติดต่อกับโทรศัพท์ปลายทางที่กำหนด
- ตรวจสอบการเข้ามาของข้อมูลยังพอร์ทอนุกรมโดยอัตโนมัติ
- ส่งข้อมูลตามที่กำหนดจากโปรแกรมไปยังพอร์ทอนุกรม

ในความจริงคอนโทรล MSComm ไม่ได้ทำหน้าที่ติดต่อกับพอร์ทอนุกรมโดยตรง แต่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างรายงานด้วย Report Designer

ในการทำงานเกี่ยวกับฐานข้อมูล บางครั้งเราจำเป็นต้องทำรายงานข้อมูลออกมา เพื่อไปทำงานบางอย่าง เช่น ต้องการส่งจดหมายไปยังสำนักพิมพ์ตามที่อยู่ เป็นต้น ใน VB5 สามารถสร้างรายงานตามที่เราต้องการได้จากโปรแกรมที่มีมาให้ คือ โปรแกรม Crystal Report ที่ช่วยให้เราสร้างรายงานต่างๆเช่น รูปแบบของจดหมาย , ตารางข้อมูล เป็นต้น ได้ง่ายขึ้น

คุณสมบัติที่สำคัญของคอนโทรล Crystal Report มีดังต่อไปนี้


1. คุณสมบัติ ReportFileName เป็นคุณสมบัติที่เก็บไคเร็กทอรี ของ ไฟล์รายงานที่เราต้องการพิมพ์ ค่านี้สามารถเปลี่ยนแปลง ได้ทั้งตอนรันโปรแกรม และ ออกแบบโปรแกรม

2. คุณสมบัติ Destination เป็นคุณสมบัติที่บอกว่าให้พิมพ์รายงานลงที่ใด มีค่าอยู่ 4 ค่า คือ

- 0 to Window
- 1 to Printer
- 2 to File
- 3 to MAPI (สำหรับ email)

3. คุณสมบัติ SelectionFormula ใช้สำหรับกำหนดเงื่อนไขในการพิมพ์ ซึ่งถ้าไม่ระบุจะหมายถึงทุกRecord


แสดงขั้นตอนการทำงานของโปรแกรม



- 1 กำหนดจุดอ้างอิง (Set Point) โดยการเลื่อนแถบลูกศร (Arrow Bar)
 - 2 กำหนด Port ที่จะทำการติดต่อ
 - 3 เลือกโหมดการทำงาน
 - 4 ทำการติดต่อได้โดยการ คลิกปุ่ม Connect
 - 5 เมื่อต้องการเลิกติดต่อกับกระบวนการ (Plant) ทำได้โดยการกดปุ่ม Disconnect
 - 6 เมื่อต้องการออกจากโปรแกรม กดปุ่ม Exit
 - 7 กราฟแสดงผลการควบคุมระดับ
 - 8 แทงค์แสดงระดับของของเหลว
- ** ทำการปรับแต่งกราฟได้ตาม Option ต่าง ๆ**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของโปรแกรมการควบคุมแบบ
พีชชี เขียนเป็น Flow Chart ได้ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 7

การทดลองและผลการทดลอง

ผลการทดลองวงจร Analog to Digital แปลง (0 – 5 V) เป็น (0 – 255)

Vin (volt)	Digital output	ค่าที่ได้
0	0000 0001	1
1	0011 0011	52
2	0110 0110	102
3	1001 1001	153
4	1100 1100	204
5	1111 1111	255

ผลการทดลองวงจร Digital to Analog แปลง (0 – 255) เป็น (0 – 5 V)

Digital input	ค่าที่ได้	Vout (volt)
0000 0000	0	0.2
0110 0100	100	1.98
1001 0110	150	2.97
1111 1111	255	5.01


ผลการทดลองวงจร V/I แปลง (1 – 5 V) เป็น (4 – 20 mA)

V (volt)	I (mA)
1	3.95
2	7.98
3	11.97
4	15.96
5	19.7


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองจากกระบวนการ

การควบคุมระดับโดยใช้ตัวควบคุมแบบฟัซซี ที่ระดับอ้างอิงต่างๆ ได้ผลการทดลองดังนี้




ค่าระดับอ้างอิง 20%




ค่าระดับอ้างอิง 50%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ค่าระดับอ้างอิง 90%

ทดลองให้มีสัญญาณลบกวนเข้ามาในกระบวนการเมื่อเข้าสู่เสถียรภาพที่ 50% โดยการเท
น้ำลงในถังค์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทดลองเปลี่ยนค่าเกณฑ์เป็น 2.5




ทดลองเปลี่ยนค่าเกณฑ์เป็น 10




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทดลองเปลี่ยน Plant ใหม่โดยใช้กฎจาก Plant เดิม จะได้ผลดังรูป



ทดลองทำการเปลี่ยนกฎ ได้ผลดังนี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทดลองเปลี่ยน Plant ใหม่โดยใช้กฎจาก Plant เดิม จะได้ผลดังรูป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระบวนการที่ใช้ในการทดลอง



ชุด Interfacing



รูปที่ 7.1 กระบวนการที่ใช้ในการทดลองและชุด อินเทอร์เฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 8

สรุปผลการทดลอง ปัญหาและแนวทางการพัฒนา

สรุปผลการทดลอง

จากการทดลองสังเกตได้ว่า การควบคุมแบบพีซซีวีจะต้องการมีความเข้าใจใน Plant ที่จะทำการควบคุมต้องรู้พฤติกรรมการทำงานของ Plant เพื่อที่จะนำมาใช้ในการออกแบบกฎที่จะทำการควบคุมเนื่องจากกฎจะเป็นตัวกำหนดเอาท์พุทที่จะส่งไปยังอุปกรณ์ควบคุมตัวสุดท้ายเพื่อที่จะควบคุมระบบ หากเปลี่ยน Plant ที่จะทำการควบคุมแม้ว่าจะเป็นกระบวนการชนิดเดียวกันเช่นการทดลองนี้เป็นการควบคุมระดับน้ำที่มีวาล์วเป็น final control element และมีกาจ่ายน้ำออกตลอดเวลา หากเปลี่ยนวาล์วก็ต้องเปลี่ยนกฎควบคุมไปด้วย และค่าเกณฑ์ก็ต้องเปลี่ยนตามไปด้วย หากเกณฑ์ไม่เหมาะสมก็จะทำให้เกิด over shoot จากการทดลองเปลี่ยนค่าเกณฑ์ถ้าหากค่าเกณฑ์มากจะทำให้เข้าสู่สภาวะเสถียรภาพแต่หากมีค่ามากเกินไปก็จะทำให้เกิด over shoot ขึ้น ถ้าค่าเกณฑ์มีค่าน้อยเกินไปก็จะทำให้การเข้าสู่สภาวะเสถียรภาพช้า

ปัญหาที่พบ

1. ในการหากฎการควบคุมจะทำได้ยากต้องทำการทดลองหลายๆ ครั้งจึงจะได้กฎที่ถูกต้องและเหมาะสมกับ กระบวนการนั้นๆ
2. อัตราการไหลออกของน้ำในกระบวนการจะมีผลต่อการควบคุมด้วย เนื่องจากวาล์วไม่สามารถเปิดได้ทัน
3. อินพุทที่ใช้จะมีขนาด 8 บิตซึ่งทำให้มีความละเอียด 0-255 ทำให้อาจจะเกิดค่าผิดพลาดได้เนื่องจากความละเอียดไม่เพียงพอ
4. มีค่า Error เกิดขึ้นอันเนื่องมาจากกฎที่ใช้ อาจยังไม่สมบูรณ์ที่สุดหรืออาจจะเกี่ยวกับ Plant

แนวทางการพัฒนา

เนื่องจากกฎการควบคุมที่เขียนขึ้นมาในโครงงานฉบับนี้ อาจยังไม่สมบูรณ์ที่สุด ซึ่งทำให้การควบคุมกระบวนการยังมีค่า error อยู่ จึงควรจะศึกษาวิธีการสร้างกฎการควบคุมให้สมบูรณ์

กว่านี้ได้โดยจะมีทฤษฎีในการศึกษากระบวนการและสร้างกฎขึ้นที่สมบูรณ์ขึ้นกว่าการทดลองจากกระบวนการแล้วเขียนกฎขึ้นมาจากการทดลอง หรือการปรับแต่งค่าพารามิเตอร์ต่างๆ ของพีชชี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. Fuzzy Control Systems. Crc press, Inc.1994
2. Modern Control Engineering; Prentice Hall, International edition
Okata
3. หลักการและการทำงานของเครื่องมือวัดทางอุตสาหกรรม
สมศักดิ์ กิริติวุฒิสเรษฐ, สสท T8404
4. H.J. Zimmermann, "Fuzzy set theory and its applications," Kluwer Academic Publishers, 1991
5. King and E.H.Mamdani, "the application of fuzzy control of simple dynamic plant," "proc.IEEE.vol.13,00,35-24,1997
6. L.A. Zadah, "Fuzzy sets" Information & Control, vol.8,pp. 338-353,1965
7. S.G. Tzafestas and A.N. Venetsanopoulos, "Fuzzy reasoning in information, decision and control systems," Kluwer Academic Publishers, pp. 165-197,1994
8. Witold Pedrycz, "Fuzzy Control and Fuzzy Systems," Research Studies Press Ltd., John Wiley&Sons Inc.,1989
9. ธิดาพร พิทักษ์พรพันธุ์ " ตัวควบคุมฟัซซีแบบสร้างและปรับแต่งพารามิเตอร์ด้วยตนเอง " วิศวกรรมลาดกระบัง 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภาคผนวก

นอกจากรูปแบบสามเหลี่ยมที่ใช้แล้ว Fuzzy Set ยังมีลักษณะรูปแบบของ Set อื่นหลายรูปแล้วแต่มีลักษณะของสมการที่ใช้แตกต่างกัน เช่น แบบสามเหลี่ยมจะใช้กับระบบที่เป็นเชิงเส้น อันเนื่องมาจากสมการของสามเหลี่ยมเป็นแบบเชิงเส้น ส่วนระบบที่ไม่เป็นเชิงเส้นจะใช้ Fuzzy Set แบบลักษณะระฆังคว่ำ เนื่องมาจากสมการของเซตแบบระฆังคว่ำจะไม่เป็นเชิงเส้น ในการควบคุม หากใช้ Set ที่เป็นเชิงเส้นไปใช้ควบคุมกระบวนการที่ไม่เป็นเชิงเส้นจะทำให้เกิดค่า ERROR ขึ้นได้ แต่ก็สามารถที่จะควบคุมได้ ถ้า ERROR ไม่มากนัก

ลักษณะพีชคณิต โดยทั่ว ๆ ไปที่นิยมใช้กันพอยกตัวอย่างได้ดังนี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$f(x) = e^{-\frac{(x-c)^2}{\sigma^2}}$$

ในส่วนของปริญาณิพจน์ฉบับนี้จะใช้พีชชีเซตในลักษณะของระฆังคว่ำอันเนื่องมาจากการควบคุมวาล์วที่ไม่เป็นเชิงเส้น จึงเลือกใช้พีชชีเซตที่ไม่เป็นเชิงเส้นนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



May 1999

DAC0808 8-Bit D/A Converter

General Description

The DAC0808 is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF}/256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 is independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features

- Relative accuracy: $\pm 0.19\%$ error maximum
- Full scale current match: ± 1 LSB typ
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

DAC0808 8-Bit D/A Converter

Block and Connection Diagrams



Dual-In-Line Package



Top View
Order Number DAC0808
See NS Package M16A or N16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage

V_{CC}	+18 V_{DC}
V_{EE}	-18 V_{DC}

Digital Input Voltage, V_5 - V_{12} -10 V_{DC} to +18 V_{DC} Applied Output Voltage, V_O -11 V_{DC} to +18 V_{DC} Reference Current, I_{14} 5 mAReference Amplifier Inputs, V_{14} , V_{15} V_{CC} , V_{EE}

Power Dissipation (Note 4) 1000 mW

ESD Susceptibility (Note 5) TBD

Storage Temperature Range

-65°C to +150°C

Lead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (Plastic) 260°C

Dual-In-Line Package (Ceramic) 300°C

Surface Mount Package

Vapor Phase (60 seconds) 215°C

Infrared (15 seconds) 220°C

Operating Ratings

Temperature Range

 $T_{MIN} \leq T_A \leq T_{MAX}$


DAC0808

 $0 \leq T_A \leq +75^\circ\text{C}$ **Electrical Characteristics**

($V_{CC} = 5V$, $V_{EE} = -15 V_{DC}$, $V_{REF}/R_{14} = 2 \text{ mA}$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E_r	Relative Accuracy (Error Relative to Full Scale I_O)	(Figure 4)				%
	DAC0808LC (LM1408-8) Settling Time to Within 1/2 LSB (Includes t_{PLH})	$T_A = 25^\circ\text{C}$ (Note 7), (Figure 5)		150	± 0.19	% ns
t_{PLH} , t_{PHL}	Propagation Delay Time	$T_A = 25^\circ\text{C}$, (Figure 5)		30	100	ns
TCI_O	Output Full Scale Current Drift			± 20		ppm/°C
MSB	Digital Input Logic Levels	(Figure 3)				
V_{IH}	High Level, Logic "1"		2			V_{DC}
V_{IL}	Low Level, Logic "0"				0.8	V_{DC}
MSB	Digital Input Current	(Figure 3)				
	High Level Low Level	$V_{IH} = 5V$ $V_{IL} = 0.8V$		0 -0.003	0.040 -0.8	mA mA
I_{15}	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3)				
I_O	Output Current	$V_{REF} = 2.000V$, $R_{14} = 1000\Omega$, (Figure 3)				
	Output Current, All Bits Low	(Figure 3)	1.9	1.99	2.1	mA μA
	Output Voltage Compliance (Note 3) $V_{EE} = -5V$, $I_{REF} = 1 \text{ mA}$ V_{EE} Below -10V	$E_r \leq 0.19\%$, $T_A = 25^\circ\text{C}$			-0.55, +0.4 -5.0, +0.4	V_{DC} V_{DC}
SRI_{REF}	Reference Current Slew Rate	(Figure 6)	4	8		mA/ μs
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu\text{A/V}$
I_{CC} I_{EE}	Power Supply Current (All Bits Low)	(Figure 3)		2.3 -4.3	22 -13	mA mA
	Power Supply Voltage Range	$T_A = 25^\circ\text{C}$, (Figure 3)	4.5 -4.5	5.0 -15	5.5 -16.5	V_{DC} V_{DC}
	Power Dissipation					

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



October 1999

ADC0808/ADC0809 8-Bit μ P Compatible A/D Converters with 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8-single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE® outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V_{DC} or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package
- ADC0808 equivalent to MM74C949
- ADC0809 equivalent to MM74C949-1

Key Specifications

- Resolution 8 Bits
- Total Unadjusted Error $\pm 1/2$ LSB and ± 1 LSB
- Single Supply 5 V_{DC}
- Low Power 15 mW
- Conversion Time 100 μ s

Block Diagram



See Ordering Information

TRI-STATE® is a registered trademark of National Semiconductor Corp.


ADC0808/ADC0809 8-Bit μ P Compatible A/D Converters with 8-Channel Multiplexer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADC0808/ADC0809

Connection Diagrams


Dual-In-Line Package



DS005672-11

Order Number ADC0808CCN or ADC0809CCN
See NS Package J28A or N28A

Molded Chip Carrier Package



DS005672-12

Order Number ADC0808CCV or ADC0809CCV
See NS Package V28A

Ordering Information

TEMPERATURE RANGE		-40°C to +85°C			-55°C to +125°C
Error	±½ LSB Unadjusted	ADC0808CCN	ADC0808CCV	ADC0808CCJ	ADC0808CJ
	±1 LSB Unadjusted	ADC0809CCN	ADC0809CCV		
Package Outline		N28A Molded DIP	V28A Molded Chip Carrier	J28A Ceramic DIP	J28A Ceramic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 2, 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage at Any Pin Except Control Inputs	-0.3V to ($V_{CC}+0.3V$)
Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	-0.3V to +15V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A=25^\circ\text{C}$	875 mW
Lead Temp. (Soldering, 10 seconds) Dual-In-Line Package (plastic)	260°C

Dual-In-Line Package (ceramic)	300°C
Molded Chip Carrier Package Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note 8)	400V

Operating Conditions (Notes 1, 2)

Temperature Range (Note 1)	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0808CCN, ADC0809CCN	-40°C $\leq T_A \leq$ +85°C
ADC0808CCV, ADC0809CCV	-40°C $\leq T_A \leq$ +85°C
Range of V_{CC} (Note 1)	4.5 V_{DC} to 6.0 V_{DC}

Electrical Characteristics

Converter Specifications: $V_{CC}=5$ $V_{DC}=V_{REF+}$ $V_{REF-}=GND$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK}=640$ kHz unless otherwise stated.


Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0808 Total Unadjusted Error (Note 5)	25°C T_{MIN} to T_{MAX}			$\pm 1/2$ $\pm 3/4$	LSB LSB
	ADC0809 Total Unadjusted Error (Note 5)	0°C to 70°C T_{MIN} to T_{MAX}			± 1 $\pm 1 1/4$	LSB LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		k Ω
	Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		$V_{CC}+0.10$	V_{DC}
$V_{REF(+)}$	Voltage, Top of Ladder	Measured at Ref(+)		V_{CC}	$V_{CC}+0.1$	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder		$V_{CC}/2-0.1$	$V_{CC}/2$	$V_{CC}/2+0.1$	V
$V_{REF(-)}$	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
I_{IN}	Comparator Input Current	$f_c=640$ kHz, (Note 6)	-2	± 0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, $4.75 \leq V_{CC} \leq 5.25V$, $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER						
$I_{OFF(+)}$	OFF Channel Leakage Current	$V_{CC}=5V$, $V_{IN}=5V$, $T_A=25^\circ\text{C}$ T_{MIN} to T_{MAX}		10	200 1.0	nA μA
$I_{OFF(-)}$	OFF Channel Leakage Current	$V_{CC}=5V$, $V_{IN}=0$, $T_A=25^\circ\text{C}$ T_{MIN} to T_{MAX}	-200 -1.0	-10		nA μA
CONTROL INPUTS						
$V_{IN(1)}$	Logical "1" Input Voltage		$V_{CC}-1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage				1.5	V
$I_{IN(1)}$	Logical "1" Input Current (The Control Inputs)	$V_{IN}=15V$			1.0	μA
$I_{IN(0)}$	Logical "0" Input Current (The Control Inputs)	$V_{IN}=0$	-1.0			μA
I_{CC}	Supply Current	$f_{CLK}=640$ kHz		0.3	3.0	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



October 1999

DS14C232

Low Power +5V Powered TIA/EIA-232 Dual Driver/Receiver


General Description

The DS14C232 is a low power dual driver/receiver featuring an onboard DC to DC converter, eliminating the need for $\pm 12V$ power supplies. The device only requires a +5V power supply. I_{CC} is specified at 3.0 mA maximum, making the device ideal for battery and power conscious applications. The drivers' slew rate is set internally and the receivers feature internal noise filtering, eliminating the need for external slew rate and filter capacitors. The device is designed to interface data terminal equipment (DTE) with data circuit-terminating equipment (DCE). The driver inputs and receiver outputs are TTL and CMOS compatible. DS14C232C driver outputs and receiver inputs meet TIA/EIA-232-E (RS-232) and CCITT V.28 standards.

Features


- Pin compatible with industry standard MAX232, LT1081, ICL232 and TSC232
- Single +5V power supply
- Low power— I_{CC} 3.0 mA maximum
- DS14C232C meets TIA/EIA-232-E (RS-232) and CCITT V.28 standards
- CMOS technology
- Receiver Noise Filter
- Package efficiency—2 drivers and 2 receivers
- Available in Plastic DIP, Narrow and Wide SOIC packages
- TIA/EIA-232 compatible extended temperature range option:
 DS14C232T $-40^{\circ}C$ to $+85^{\circ}C$
 DS14C232E/J: $-55^{\circ}C$ to $+125^{\circ}C$

Connection Diagram



Order Number DS14C232CN, DS14C232CM, or DS14C232TM
 See NS Package Number N16E, or M16A

Functional Diagram



DS14C232 Low Power +5V Powered TIA/EIA-232 Dual Driver/Receiver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DS14C232

Absolute Maximum Ratings (Note 1)

Specifications for the 883 version of this product are listed separately on the following pages.

Supply Voltage, V _{CC}	-0.3V to 6V
V* Pin	(V _{CC} - 0.3)V to +14V
V- Pin	+0.3V to -14V
Driver Input Voltage	-0.3V to (V _{CC} + 0.3V)
Driver Output Voltage	(V* + 0.3V) to (V- - 0.3V)
Receiver Input Voltage	±25V
Receiver Output Voltage	-0.3V to (V _{CC} + 0.3V)
Junction Temperature	+150°C
Maximum Package Power Dissipation @ 25°C (Note 6)	
N Package	1698 mW
M Package	1156 mW
Short Circuit Duration, D _{OUT}	Continuous

Storage Temp. Range	-65°C to +150°C
Lead Temp. (Soldering, 4 sec.)	+260°C
ESD Rating (HBM, 1.5 kΩ, 100 pF)	≥ 2.5 kV

Recommended Operating Conditions

	Min	Max	Units
Supply Voltage, V _{CC}	4.5	5.5	V
Operating Free Air Temp. (T _A)			
DS14C232C	0	+70	°C
DS14C232T	-40	+85	°C

Electrical Characteristics (Note 2)

Over recommended operating conditions, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units	
DC TO DC CONVERTER CHARACTERISTICS							
V*	Positive Power Supply	R _L = 3 kΩ, C1-C4 = 1.0 μF, D _{IN} = 0.8V		9.0		V	
V-	Negative Power Supply	R _L = 3 kΩ, C1-C4 = 1.0 μF, D _{IN} = 2.0V		-8.5		V	
I _{CC}	Supply (V _{CC}) Current	No Load		1.0	3.0	mA	
DRIVER CHARACTERISTICS							
V _{IH}	High Level Input Voltage		2		V _{CC}	V	
V _{IL}	Low Level Input Voltage		GND		0.8	V	
I _{IH}	High Level Input Current	V _{IN} ≥ 2.0V	-10		+10	μA	
I _{IL}	Low Level Input Current	V _{IN} ≤ 0.8V	-10		+10	μA	
V _{OH}	High Level Output Voltage	R _L = 3 kΩ	5.0	8.0		V	
V _{OL}	Low Level Output Voltage	R _L = 3 kΩ		-7.0	-5.0	V	
I _{OS+}	Output High Short Circuit Current	V _O = 0V, V _{IN} = 0.8V	(Note 3)	-30	-15	-5.0	mA
I _{OS-}	Output Low Short Circuit Current	V _O = 0V, V _{IN} = 2V		5.0	11	30	mA
R _O	Output Resistance	-2V ≤ V _O ≤ +2V, V _{CC} = 0V = GND	300			Ω	
RECEIVER CHARACTERISTICS							
V _{TH}	Input High Threshold Voltage	V _{CC} = 5.0V		1.9	2.4	V	
		V _{CC} = 5.0V ±10%		1.9	2.6	V	
V _{TL}	Input Low Threshold Voltage		0.8	1.5		V	
V _{HY}	Hysteresis		0.2	0.4	1.0	V	
R _{IN}	Input Resistance		-15V ≤ V _{IN} ≤ +15V	3.0	4.7	7.0	kΩ
I _{IN}	Input Current	V _{IN} = +15V		+2.14	+3.75	+5.0	mA
		V _{IN} = +3V		+0.43	+0.64	+1.0	mA
		V _{IN} = -3V		-1.0	-0.64	-0.43	mA
		V _{IN} = -15V	-5.0	-3.75	-2.14	mA	
V _{OH}	High Level Output Voltage	V _{IN} = -3V, I _O = -3.2 mA	3.5	4.5		V	
V _{OL}	Low Level Output Voltage	V _{IN} = -3V, I _O = -20 μA	4.0	4.9		V	
		V _{IN} = +3V, I _O = +3.2 mA		0.15	0.4	V	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Features

- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Flash Memory
- Endurance: 1,000 Write/Erase Cycles
- Fully Static Operation: 0 Hz to 24 MHz
- Three-level Program Memory Lock
- 256 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Three 16-bit Timer/Counters
- Eight Interrupt Sources
- Programmable Serial Channel
- Low-power Idle and Power-down Modes

Description

The AT89C52 is a low-power, high-performance CMOS 8-bit microcomputer with 8K bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 and 80C52 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C52 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.

Pin Configurations



**8-bit
Microcontroller
with 8K Bytes
Flash**

AT89C52



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

การจัดทำปฏิญานิพนธ์นี้สามารถสำเร็จล่วงได้ด้วยดี เนื่องจากได้รับความช่วยเหลือจากอาจารย์หลาย ๆ ท่าน คณะผู้จัดทำโครงการ รู้สึกซาบซึ้ง และ ขอกราบขอบพระคุณ อาจารย์ทุกท่านในภาควิชาวิศวกรรมการวัดคุมไว้เป็นอย่างสูง

ขอขอบพระคุณภาควิชาวิศวกรรมการวัดคุม ที่เอื้อเฟื้ออุปกรณ์และเครื่องมือทั้งหมดตลอดจนถึงสถานที่ อาทิ ห้องทดลอง (Process Control Lab.) รวมทั้งการอำนวยความสะดวกจนสามารถทำปฏิญานิพนธ์นี้เสร็จสิ้น

ขอขอบพระคุณ พี่ ๆ น้อง ๆ เพื่อนสนิทมิตรสหายทุกท่าน ซึ่งเป็นที่ปรึกษา กำลังใจที่ดี และเป็นแรงจูงใจที่สำคัญในการทำปฏิญานิพนธ์ฉบับนี้

และ กราบขอบพระคุณ คุณพ่อ คุณแม่ ที่เคารพรักยิ่ง ตลอดจนถึงญาติผู้ใหญ่ ที่ให้การสนับสนุน เป็นกำลังใจที่ยิ่งใหญ่และกำลังทุนทรัพย์ที่สำคัญในการศึกษา

สุดท้ายนี้ หากปฏิญานิพนธ์ฉบับนี้มีข้อผิดพลาด และ ข้อบกพร่องประการใดคณะผู้จัดทำขออภัยไว้ ณ ที่นี้ด้วย

คณะผู้จัดทำ

มีนาคม 2543