

เครื่องคัดแยกผลผลิตทางการเกษตร โดยการประมวลภาพ

AGRICULTURAL PRODUCTS

SEPARATING MACHINE BY IMAGE PROCESSING



โดย

นางสาวศศิธร คำสุกถ

นางสาวสุวิมล ลิ้มประภาศิริกุล

นายเอกภพ ชุมดี

เลขหมู่.....
เลขทะเบียน..... 42695
วัน, เดือน, ปี..... 6 ส.ย. 2545

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องคัดแยกผลผลิตทางการเกษตร โดยการประมวลภาพ

AGRICULTURAL PRODUCTS

SEPARATING MACHINE BY IMAGE PROCESSING



ปริญญาานิพนธ์นี้สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ปริญญาานิพนธ์ ปีการศึกษา 2543

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง เครื่องคัดแยกผลผลิตทางการเกษตร โดยการประมวลภาพ

ผู้จัดทำ

1. นางสาวศศิธร คำสกุล 40010768
2. นางสาวสุวิมล ถิมประภาศิริกุล 40010920
3. นายเอกภพ ชุมดี 40011033

.....อาจารย์ที่ปรึกษา
(อาจารย์ ชินภัทร นันทจิวงกรชัย)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องคัดแยกผลผลิตทางการเกษตร โดยการประมวลภาพ

นางสาวศศิธร คำศุกถ
นางสาวสุวิมล ถิมประภาศิริกุล
นายเอกภพ ชุมดี
อ. ชินภัทร นันทจิวงกรชัย
ปีการศึกษา 2543

บทคัดย่อ

ปัจจุบันเทคโนโลยีได้เข้ามามีบทบาทสำคัญในการพัฒนาคุณภาพของผลผลิตทางการเกษตร เพื่อให้ได้ผลิตภัณฑ์ที่มีคุณภาพดีขึ้น การคัดแยกผลผลิตจึงเป็นวิธีการหนึ่งที่จะทำให้ได้ผลผลิตที่ได้มาตรฐานและคุณภาพที่ต้องการ

จากแนวทางการใช้งานนี้ จึงได้เกิดโครงการเครื่องคัดแยกผลผลิตทางการเกษตร โดยอาศัยการประมวลผลสัญญาณภาพจากลักษณะสีของผลผลิต ที่จะถูกแปลงเป็นระดับแรงดันแล้วเปรียบเทียบกับระดับอ้างอิง เพื่อตรวจหาผลผลิตที่มีลักษณะไม่ตรงตามต้องการ ในโครงการจะใช้พื้นฐานของสัญญาณวิดีโอ การแปลงสัญญาณอนาลอกเป็นดิจิทัลและการใช้ไมโครโปรเซสเซอร์เพื่อประมวลผลข้อมูลและควบคุมอุปกรณ์คัดแยกผลผลิตที่ต้องการและไม่ต้องการออกจากกัน

การประยุกต์ใช้โครงการนี้ จะสามารถใช้ได้กับผลผลิตทางการเกษตรเช่น ข้าว ข้าวโพด และอื่นๆที่ลักษณะทางกายภาพของผลผลิตที่ไม่ต้องการคือมีสีที่ต่างออกไป เช่นสีดำ เป็นต้น

**AGRICULTURAL PRODUCTS
SEPARATING MACHINE BY IMAGE PROCESSING**

Sasithorn Komsukol

Suvimol Limpraphasirikun

Akkaphob Chumdee

Chinnapat Nantajivakornchai Advisor

2000

ABSTRACT

Up until now, technology has taken action in agriculture to improve a products quality. Products separation is the way to make a superior products quality and standard.

To respond that idea, this project called "Agricultural Products Separating Machine By Image Processing" which separates a products by products color that's transform to voltage level and compares with reference voltage level to detecting unrequired products characteristic. This project is based on video signal by converting analog signal to digital signal, using microprocessor to process data and control Separating Machine to get rid of unrequired products.

This application can be used in many kinds of agricultural products or any products which have a different color.

สารบัญ

หน้า

บทคัดย่อ

ABSTRACT

สารบัญ

| | |
|--|----|
| บทที่1 บทนำ | 1 |
| บทที่2 ทฤษฎีสัญญาณโทรทัศน | 2 |
| 2.1 องค์ประกอบภาพ | 2 |
| 2.2 การสแกน | 3 |
| 2.3 การหักเหลำอิเล็กตรอน | 6 |
| 2.4 สัญญาณภาพรวม | 11 |
| 2.4.1 สัญญาณภาพขาว-ดำ | 11 |
| 2.4.2 สัญญาณซิงโครไนซ์ | 12 |
| 2.4.3 สัญญาณแปลงกิ่ง | 17 |
| 2.4.4 สัญญาณอ็ควอลไกซิ่ง | 17 |
| บทที่3 สัญญาณอนาล็อกและดิจิตอล | 19 |
| 3.1 ทฤษฎีการสุ่มตัวอย่าง | 20 |
| 3.2 วิธีแปลงสัญญาณอนาล็อกเป็นดิจิตอล | 21 |
| 3.2.1 Basic conversion method | 21 |
| 3.2.2 Counter Type ADC | 22 |
| 3.2.3 Tracking ADC | 23 |
| 3.2.4 Integrating ADC | 23 |
| บทที่4 หลักการออกแบบและการทำงานของวงจร | 29 |
| 4.1 การทำงานของวงจรแยกซิงค์ | 29 |
| 4.2 การทำงานของวงจรมับเพื่อเลือกเส้นภาพ | 29 |
| 4.3 การทำงานของวงจรมแปลงสัญญาณอนาล็อกเป็นดิจิตอล | 30 |
| 4.4 การทำงานของวงจรหน่วยความจำภาพ | 30 |
| 4.5 การทำงานของไมโครคอนโทรลเลอร์และวงจรหัวเป่า | 31 |
| 4.6 สัญญาณภาพต่างๆจากลอจิกอนาล็อกซีเซอร์ | 36 |
| บทที่5 การทดลอง | 40 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | หน้า |
|--|------|
| 5.1 ศึกษาผลของสีของผลผลิตที่มีระดับสีที่แตกต่างกัน | 40 |
| 5.2 ศึกษาผลของความลาดชันของรางที่มีมุมมองต่างกัน | 40 |
| บทที่ 6 สรุปและวิจารณ์ผลการทดลอง | 45 |
| ภาคผนวก | |
| กิตติกรรมประกาศ | |
| เอกสารอ้างอิง | |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ในปัจจุบันนี้อุตสาหกรรมทางการเกษตรเป็นอุตสาหกรรมที่มีความสำคัญต่อระบบเศรษฐกิจของประเทศไทยเป็นอย่างมาก ซึ่งสามารถส่งออกทำรายได้ให้แก่ประเทศและเกษตรกรเป็นอย่างมาก ขั้นตอนสำคัญขั้นตอนหนึ่งในอุตสาหกรรมทางการเกษตรนี้คือ ขั้นตอนในการตัดแยกผลผลิตทางการเกษตรซึ่งจะมีผลต่อมาตรฐานของผลผลิต

จากแนวคิดนี้ทำให้ตัดแปลงและประยุกต์เอาความรู้ทางด้านไมโครคอนโทรลเลอร์และดิจิทัลอิเล็กทรอนิกส์มาใช้ในการทำโครงการนี้ คือเครื่องตัดแยกผลผลิตทางการเกษตรโดยการประมวลผลภาพ โดยตัดแยกจากลักษณะสีของผลผลิต การทำงานของวงจรจะทำในส่วนของการรับภาพจากกล้องวิดีโอ(Vedio Camera) ที่เป็นสัญญาณภาพขาวดำซึ่งเป็นสัญญาณอนาลอก แล้วทำการแปลงให้เป็นสัญญาณดิจิทัล (Analog Digital Converter) แล้วนำสัญญาณที่ได้นำไปเก็บในหน่วยความจำ(Memory Ram) โดยจะนำไปประมวลผลในส่วนของไมโครคอนโทรลเลอร์เพื่อทำการควบคุมกลไกการตัดแยก ทำให้สามารถแยกผลผลิตที่ต้องการและไม่ต้องการออกจากกัน เพื่อให้ได้ผลผลิตทางการเกษตรที่มีคุณภาพดีขึ้น

วัตถุประสงค์ของโครงการ

1. เพื่อศึกษาและประยุกต์ใช้งานสัญญาณภาพรวมในงานด้านการประมวลผลภาพ
2. เพื่อศึกษาและออกแบบการแปลงสัญญาณภาพเป็นสัญญาณดิจิทัล
3. เพื่อศึกษาและประยุกต์ใช้งานไมโครคอนโทรลเลอร์ในงานด้านการประมวลผลภาพ
4. เพื่อศึกษาและออกแบบกลไกการตัดแยกผลผลิตทางการเกษตร
5. เพื่อศึกษาและควบคุมการทำงานร่วมกันของทุกส่วนในวงจรเพื่อสามารถตัดแยกผลผลิตได้ตามต้องการ

บทที่ 2

ทฤษฎีสัญญาณโทรทัศน์

ในโครงการที่ทำนี้ต้องศึกษาเรื่องต่าง ๆ หลายเรื่อง แต่เรื่องที่สำคัญที่สุดก็คือเรื่องเกี่ยวกับสัญญาณภาพวีดิโอรวมและการนำสัญญาณภาพไปใช้งาน เราจะนำสัญญาณภาพไปใช้งานได้อย่างไร

ภาพที่เกิดขึ้นที่จอโทรทัศน์ เป็นภาพหนึ่งที่เรานำมาต่อกัน โดยแต่ละภาพจะมีความแตกต่างกันเล็กน้อย และเกิดขึ้นในเวลาอันรวดเร็วจนสายตาของคนเราเห็นเป็นภาพที่ต่อเนื่อง ในภาพแต่ละเฟรมในตัวของมันเองประกอบด้วยพื้นที่เล็ก ๆ ของแสงและจุด หากภาพนั้นมีรายละเอียดของจุดแสงมาก ภาพที่ออกมาจะมีรายละเอียดมากกว่าภาพที่มีจุดและแสงรายละเอียดน้อย (ซึ่งภาพออกมาหยาบ)

2.1 องค์ประกอบภาพ

ยกตัวอย่างภาพจากหนังสือพิมพ์สักภาพหนึ่ง แล้วขยายให้ใหญ่ขึ้นด้วยกล้องหรือแว่นขยายจะพบว่าภาพมีองค์ประกอบที่มาจากจุดสีขาวและจุดสีดำมากมาย มาเรียงกันประกอบเป็นภาพจุดเหล่านี้เองที่เรียกว่า องค์ประกอบของภาพ หรือ พิกเจอร์ อีลีเมนต์ (Picture element) หรือ พิกเซล (Pixel)

ทำนองเดียวกัน ภาพที่ปรากฏทางจอภาพก็เอาจากหลักการนี้ ภาพที่เกิดขึ้นบนจอโทรทัศน์ประกอบด้วยเส้นขวางเล็ก ๆ ในแนวนอนเป็นจำนวนมาก แต่ละเส้นมีทั้งส่วนที่ดำสนิทส่วนที่จางและส่วนที่สว่างรวมกันอยู่ เส้นเหล่านี้เราได้มาจากการกวาดลำแสง (Scan) ความแตกต่างกันบนเส้นกวาดลำแสงหรือเส้นสแกนเหล่านี้เองที่เราจัดว่าเป็นองค์ประกอบภาพ

ระบบการสแกน 525 เส้น เราจะแบ่งเส้นทางแนวตั้งได้ 700 เส้น ดังนั้นจึงกล่าวได้ว่าหากจะหาจำนวนขององค์ประกอบภาพในระบบการสแกน 525 เส้นแล้ว จะได้เท่ากับ 525×700 เท่ากับ 367,500 พิกเซล ยิ่งภาพมีจำนวนเส้นมากเท่าไรรายละเอียดภาพยิ่งมากขึ้นเท่านั้น เหมือนอย่างที่เรากล่าวถึงรายละเอียดภาพมาแต่ข้างต้น โทรทัศน์ที่มีจำนวนเส้นสแกนมากย่อมได้รายละเอียดหรือความชัดเจนของภาพมากกว่า แต่การออกแบบวงจรก็จะยากตามไปด้วยเนื่องจากแบนด์วิธของความถี่จะต้องกว้างขึ้นด้วยให้พิจารณาจากสูตรต่อไปนี้

$$f_{\max} = \frac{1}{2} K n^2 f_p (b/h) (Y/X)$$

| | | | |
|-------|------------|-----|-----------------------------|
| เมื่อ | f_{\max} | คือ | ความถี่สูงสุด |
| | K | คือ | ค่าคงที่ประมาณ 0.64 ถึง 0.7 |
| | n | คือ | จำนวนเส้นสแกน |
| | f_p | คือ | จำนวนภาพต่อวินาที |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


| | | |
|-----|-----|---|
| b/h | คือ | อัตราส่วนแอสเป็คซึ่งทุกๆไปเราใช้อัตรา 4 ต่อ 3 |
| Y/X | คือ | ค่าแอฟเฟคทีฟแฟ็คเตอร์ มีค่า 0.95/0.84 |

จากสูตรนี้เราพบว่าถ้าจำนวนเส้นสแกนเพิ่มมากขึ้น ความถี่จะเพิ่มตามขึ้นมาด้วย จากที่กล่าวมาว่าระบบ 525 เส้นนี้องค์ประกอบภาพ 367,500 พิกเซล แต่ความเป็นจริงแล้วเรามองเห็นได้ไม่ครบทุกพิกเซล เนื่องจากมีบางส่วนหายไประหว่างการสแกน จากการทดลองพบว่าภาพที่พอดูได้จะมีองค์ประกอบไม่ต่ำกว่า 200,000 พิกเซล

ต่อระบบที่ใช้อยู่ในประเทศไทย ปัจจุบันเราใช้ระบบการสแกน 625 เส้น 25 ภาพต่อวินาที จึงทำให้แบนด์วิธต้องกว้างถึง 7 เมกะเฮิร์ตซ์ ในขณะที่ระบบ 525 เส้นกว้างเพียง 6 เมกะเฮิร์ตซ์ เท่านั้น อย่างไรก็ตามองค์ประกอบของภาพจะมีความละเอียดมากขึ้น โดยสามารถหาองค์ประกอบของภาพได้จากค่าจำนวนของเส้นสแกน 625 เส้นคูณกับจำนวนจุดหรือองค์ประกอบทางแนวตั้ง 851 เส้น ได้เท่ากับ 531,875 พิกเซล

2.2 การสแกน

จากองค์ประกอบภาพที่ได้กล่าวมาตอนต้น เครื่องส่งจะรับภาพแล้วเปลี่ยนเป็นพลังงานแสงเป็นพลังงานไฟฟ้าแล้วส่งเป็นจุดขาวดำมา เครื่องรับจะรับเอาสัญญาณเหล่านี้มาเรียงกันใหม่ โดยการกวาดเป็นเส้นภาพขึ้นที่หน้าจอ วิธีการนี้เราเรียกว่าการสแกน (Scanning) โดยตัวที่มีหน้าที่สำคัญคือจอภาพหรือหลอดภาพนั่นเอง หลอดภาพมีโครงสร้างคล้าย ๆ หลอดสุญญากาศทั่วไปที่ปล่อยอิเล็กตรอนออกมาจากแคโทด แล้วจะมีการดึงลำอิเล็กตรอนให้วิ่งไปเป็นลำกระทบที่แอโนดหรือหน้าจอ ตรงหน้าจอนั้นมีการฉายสารเรืองแสงไว้เพื่อให้เกิดการเรืองแสงของจอ



รูปที่ 2.1 ก แสดงวิธีการเบื้องต้นของการสแกนแบบก้ำวหน้า

ข แสดงวิธีการเบื้องต้นของการสแกนแบบสลับเส้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การสแกนมี 2 วิธี คือการสแกนแบบก้าวหน้า (Progressive Scanning) กับการสแกนแบบสลับเส้น (Interlaced Scanning)

การที่จะทำให้การสแกนมีความต่อเนื่องขององค์ประกอบภาพดังที่กล่าวมาแล้วจะต้องคำนึงถึงหลัก 3 ประการคือ

1. ถ้าอิเล็กทรอนิกส์ที่กวาดไปทางแนวนอน (Horizontal Scanning) ในแต่ละครั้ง จะต้องครอบคลุมองค์ประกอบภาพทั้งหมดของเส้นนั้น ๆ
2. ในแต่ละเส้นของการสแกนถ้าอิเล็กทรอนิกส์ ถ้าแสงจะต้องกวาดกลับด้วยความเร็วสูงไปยังด้านซ้ายเพื่อเริ่มต้นภาพทางแนวนอนลำดับต่อไปเวลาของการสลับกลับเราเรียกว่า “ รีเทรซ ” (Retrace) หรือฟลายแบ็ค (Flyback) ในกรณีดังกล่าวจะต้องไม่มีข้อมูลภาพใด เพราะว่าทั้งกล้องถ่ายและหลอดภาพจะเกิดการเบสท์เอาท์ (Blank Out) ในขณะนั้น
3. ในขณะที่เส้นสแกนสลับกลับมาเพื่อเริ่มต้นทางซ้ายใหม่ ตำแหน่งทางแนวตั้งต้องต่ำกว่าตำแหน่งเดิมเพื่อให้การสแกนเส้นต่อไปไม่ทับกัน ทั้งนี้โดยการควบคุมของสัญญาณทางแนวตั้ง (Vertical Scanning)

การสแกนที่ใช้ในเครื่องรับโทรทัศน์ถึงแม้เราจะพบว่าหากให้มีการเรียงภาพเกินกว่า 16 ภาพต่อวินาทีแล้ว สายตาจะเห็นเป็นภาพที่ต่อเนื่อง จากการทดลองสแกนเส้นภาพเราพบว่าแม้ภาพที่เกิดขึ้นจะเกิดขึ้น 24 ภาพต่อวินาทีแล้วก็ตาม ยังมีการกระพริบ (Flicker) เกิดขึ้น เนื่องจากว่าในขณะที่มีการสแกนเริ่มจากขอบบนลงมาด้านล่าง (ซึ่งคล้ายกับการเขียนหนังสือที่เริ่มจากซ้ายไปขวา บนลงล่าง) เริ่มเส้นสแกนลงมาถึงขอบด้านล่างแสงทางด้านบนในความรู้สึกของมนุษย์เริ่มมีลดลงกว่าด้านล่าง เวลาที่ลำแสงการสแกนวกกลับไปด้านบน ด้านล่างก็เกิดปัญหาเช่นเดียวกัน ความรู้สึกต่อกรณีนี้ก็เกิดแสงกระพริบหรือวูบวาบขึ้น (Flicker) จึงต้องใช้การสแกนสลับหรือบางคนเรียกว่า การสแกนแบบสอดแทรก (Interlaced Scanning) โดยครั้งแรกจะสแกนฟิลด์คี่ (Odd Line Trace) และครั้งต่อไปจะสแกนฟิลด์คู่ (Even Line Trace) เป็นการสแกนแบบเส้นเว้นเส้น นั่นหมายความว่า การได้ภาพ 1 ภาพหรือที่เรียกว่า ภาพ 1 เฟรม (Frame) ต้องใช้การสแกนแนวตั้ง 2 ครั้งหรือ 2 ฟิลด์ (Field)

ตามมาตรฐาน ซีซีไออาร์ (CCIR) ใช้เส้นสแกน 625 เส้นต่อหนึ่งภาพ และใช้ภาพ 25 ภาพต่อวินาทีดังนั้นใน 1 ฟิลด์จะมีเส้นสแกน 312.5 เส้น ภาพหนึ่งแต่ละภาพซึ่งเป็นส่วนประกอบขององค์ประกอบภาพจะเกิดขึ้นภายใน 1/25 วินาที ความถี่ที่ใช้ในการหักเหอิเล็กทรอนิกส์ในทางแนวนอนจึงได้จากจำนวนเส้นภาพ 625 เส้น คูณกับจำนวนภาพในแต่ละเฟรม ดังนั้นเราจึงสามารถหาความถี่ได้จาก 625×25 เท่ากับ 15,625 เฮิรตซ์ ความถี่หักเหทางแนวตั้งจึงเท่ากับ 50 เฮิรตซ์



รูปที่ 2.2 การสแกนเส้นคู่และเส้นคี่ และการสลับกลับไปเริ่มต้นของสัญญาณทางแนวตั้ง

จากรูปที่ 2.2 แสดงวิธีการสแกนของระบบโทรทัศน์ที่ใช้ในปัจจุบัน โดยเริ่มต้นการสแกน สมมติว่าการเริ่มสแกนในกรณีนี้เริ่มจากเริ่มสแกนในเฟรมที่เป็นเส้นสแกนคี่ โดยเริ่มจาก A ซึ่งอยู่ทาง ซ้ายและกวาดไปทางขวา นับเป็นเส้นสแกนเส้นที่ 1 แล้วจึงสแกนเส้นที่ 3, 5, 7, 9 และต่อ ๆ ไป จนกระทั่งได้เส้นสแกน 262.5 เส้นในระบบเอฟซีซี หรือ 312.5 เส้นในระบบซีซีไออาร์ ซึ่งก็คือเส้นสแกน มาถึงจุด B ดังในภาพที่ 2.2 และ 2.3 ณ จุดนี้การสแกนจะถูกความถี่หักเหทางแนวตั้งซึ่งเราเรียกว่า เวกอร์ ดิคอล รีเทรซ (Vertical Retrace) หรือสัญญาณฟลายแบ็ค ค้างกลับไปยังตำแหน่งในจุด C เพื่อเริ่มต้น การสแกนคู่ต่อไป


เวลาของการรีเทรซ (Retrace Time) ทั้งการรีเทรซทางเวกอร์ดิคอลและฮอริซอนตอลเป็นเวลา สั้น ๆ ถึงอย่างไรก็ตามเราไม่ต้องการให้เส้นที่สแกนในช่วงของการสลับกลับนี้เข้ามารบกวนให้เกิด สัญญาณภาพ ในส่วนนี้เราจึงต้องทำการลบเส้นสลับกลับ ก่อนที่จะถึงจุดที่ว่านั้นเรามาดูรายละเอียด ของการสลับกลับอีกนิตว่า ในส่วนของการกวาดลำแสงหรือการสแกนในทางแนวนอน (Horizontal)

เวลาของการรีเทรชจะใช้ประมาณ 10-16 เปอร์เซ็นต์ของเวลาทั้งหมดในระบบเอพซีซี เราใช้เวลาในการสแกนทางแนวนอนเท่ากับ 63.5 ไมโครเซ็กกัน ดังนั้นเวลาของการรีเทรชจึงเท่ากับ 6.35 ไมโครเซ็กกัน ส่วนระบบ ซีซีไออาร์ เราใช้เวลาในการสแกนเท่ากับ 64 ไมโครเซ็กกัน ดังนั้นเวลาในการรีเทรชจึงเท่ากับ 6.4 ไมโครเซ็กกัน ในส่วนของทางด้านความถี่หักเหทางแนวตั้ง (Vertical) เราใช้เวลาในการรีเทรชไม่เกิน 5-8 เปอร์เซ็นต์ อย่างเช่นเราใช้เวลาในส่วนนี้เท่ากับ 3 เปอร์เซ็นต์ ของเวลา 1/50 หรือ 1/60 ของวินาที ดังนั้นเวลาของการรีเทรชจึงเท่ากับ 600 ไมโครเซ็กกัน และ 500 ไมโครเซ็กกัน ตามลำดับ นั้นหมายความว่าในช่วงของการรีเทรชทางแนวตั้งกินเวลานานกว่าการสแกนทางแนวนอนประมาณ 8-10 เส้นภาพ

2.3 การหักเหลำอิเล็กตรอน

เมื่อก้าวถึงการสแกนเพื่อเปลี่ยนสัญญาณภาพให้เป็นสัญญาณทางไฟฟ้าในเครื่องส่ง หรือสแกนเพื่อเปลี่ยนสัญญาณทางไฟฟ้าให้เป็นสัญญาณภาพบนจอของหลอดภาพในเครื่องรับโทรทัศน์ ล้วนต้องใช้ลำอิเล็กตรอนเป็นสำคัญ โดยเฉพาะในเครื่องรับ ภาคแสดงผลของสัญญาณภาพหรือหลอดภาพ ซึ่งโครงสร้างเบื้องต้นของหลอดภาพอาศัยการยิงลำอิเล็กตรอน (Electron Gun) โดยมีไฟแรงสูงเป็นตัวคอยดึงให้ลำอิเล็กตรอนวิ่งเข้าชนจอเรืองแสงที่หน้าจอ กรณีนี้จะทำให้เกิดแสงเพียงจุดเดียวกลางจอ เราจะทำให้ได้เส้นภาพอย่างที่กล่าวมาแล้วสามารถกระทำได้โดยการเบี่ยงเบนหรือหักเหลำอิเล็กตรอน (Deflection) ให้เกิดการกวาด (Scan) ตามหลักที่กล่าวมา

ลักษณะของลำอิเล็กตรอนนั้นเมื่อวิ่งเข้าไปที่สนามไฟฟ้าสถิตย์หรือสนามแม่เหล็กจะสามารถเปลี่ยนทิศทางได้ดังรูปที่ 2.3




รูปที่ 2.3 การหักเหของลำอิเล็กตรอนทางไฟฟ้าสถิต และทางแม่เหล็กไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากหลักการของสนามไฟฟ้ากับเรื่องของสนามแม่เหล็กมีความแตกต่างกันอยู่ตามหลักการของการเบี่ยงเบนหักเห อย่างเช่นเรื่องของสนามไฟฟ้าเมื่อมาพบกับลำอิเล็กตรอนเราต้องอาศัยหลักการสนามไฟฟ้าโดยขั้วหรือศักย์ไฟฟ้าเหมือนกันจะผลักกัน ต่างกันจะดึงดูดกันอย่างในภาพ 2.3 ลำอิเล็กตรอนเราถือว่าเป็นสนามไฟฟ้าศักย์ลบ หากสนามไฟฟ้าที่เป็นอิเล็กโทรสแตติกขั้วบวกอยู่ด้านบน ขั้วลบอยู่ด้านล่าง จะมีผลทำให้ลำอิเล็กตรอนเฉไปทางด้านบน เนื่องจากสนามไฟฟ้าบวกดึงดูดลำอิเล็กตรอนเข้าไปหาและสนามไฟฟ้าลบผลักลำอิเล็กตรอนให้ห่างออกไป นั่นเป็นวิธีการหักเหทางแนวตั้ง ในทางกลับกันหากเราจะให้เกิดการหักเหแนวอนก็สามารทำได้โดยวางสนามไฟฟ้าในแนวอน

หากเอาหลักการหักเหลำอิเล็กตรอนตามหลักการของสนามแม่เหล็กจำเป็นต้องอาศัยทฤษฎีเข้ามาอธิบายหลักการของสนามแม่เหล็กตามกฎมือซ้ายทำให้เราสามารถอธิบายได้ว่าสิ่งที่ลำอิเล็กตรอนวิ่งเข้าชนสารเรืองแสงที่หน้าจอ นั้นเปรียบเหมือนกระแสวิ่งออก ดังนั้นทิศทางของสนามแม่เหล็กจึงจะหมุนด้วยทิศทางที่ทวนเข็มนาฬิกาเมื่อมาเจอกับสนามแม่เหล็กที่ใช้หักเหลำอิเล็กตรอนที่พุ่งจากขั้วเหนือไปยังขั้วใต้ กรณีเช่นนี้หากวางแม่เหล็กในแนวอนจะเกิดการเบี่ยงเบนลำอิเล็กตรอนทางแนวตั้ง ในทางตรงกันข้ามหากวางแม่เหล็กในแนวตั้งจะเกิดการหักเหในแนวอน



รูปที่ 2.4 การสแกนโดยใช้หลักของการเบี่ยงเบนสนามไฟฟ้า


หลักการเบี่ยงเบนลำอิเล็กตรอนโดยอำนาจสนามไฟฟ้า (Electrostatic Deflection) ดูเหมือนจะง่ายที่สุดในการอธิบายถึงการสแกน

สมมติว่าในการกวาดลำสแกนครั้งแรกเราต้องให้เส้นที่ต้องการเริ่มต้นตรงจุด Start หรือมุมบนซ้าย ในกรณีนี้เราต้องใช้สนามไฟฟ้าศักย์บวกป้อนเข้าที่อิเล็กโทรดแผ่นที่ 1 (A1) และแผ่นอิเล็กโทรดแผ่นที่ 2 (A2) ต้องที่ศักย์ตรงกันข้ามคือศักย์ลบ ในกรณีนี้มีผลทำให้ลำอิเล็กตรอนถูกสนามไฟฟ้าบวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดึงเข้าไปหาในขณะที่แผ่นลบลักช่วยด้วยในเวลาเดียวกัน นี่คือนามไฟฟ้าในแนวนอน (Horizontal Electrostatic) หากนามไฟฟ้าที่แผ่นอิเล็กโทรดแผ่นที่ 3 (A3) ได้รับความไฟฟ้าศักย์บวก และแผ่นที่ 4 (A4) ได้รับความลบลัก แผ่นที่ 3 จะดึงล่ออิเล็กตรอนให้ขึ้นไปยังด้านบน ในขณะที่แผ่นที่ 4 ช่วยในการลลักขึ้นไป กรณีเช่นนี้ทำให้ลำแสงปรากฏอยู่ตรงมุมบนซ้ายของจอภาพได้แล้ว


หากต้องการให้ลำแสงสแกนจากด้านซ้ายไปด้านขวา แผ่นที่ 1 จะต้องลดไฟบวกลงจนกลับเป็นลบล และให้แผ่นที่ 2 เพิ่มศักย์ขึ้นเป็นบวก ล่ออิเล็กตรอนจึงถูกแผ่นที่ 1 ลลักออกห่าง และแผ่นที่ 2 จะดึงอิเล็กตรอนเข้าไปหา จึงเกิดลำแสงจากด้านซ้ายไปด้านขวาได้แล้ว หากต้องการให้มีการกวาดลำแสงจากขวากลับมาซ้ายอีกครั้ง นามไฟฟ้าแผ่นที่ 1 และแผ่นที่ 2 ต้องสลับศักย์ไฟฟ้าเหมือนตอนแรกอีกครั้ง แต่หลักการสแกนบอกว่าการสแกนครั้งต่อ ๆ ไป ต้องไม่ทับเส้นเดิม หากเราจะให้เป็นไปในลักษณะดังกล่าวสามารถทำได้โดยค่อย ๆ ลดศักย์ไฟฟ้าของแผ่นที่ 3 ลงและค่อย ๆ เพิ่มศักย์ของนามไฟฟ้าแผ่นที่ 4 ขึ้น ก็จะทำให้ล่ออิเล็กตรอนถูกดึงลงมาทางด้านล่าง เมื่อแผ่นที่ 3 มีศักย์สูงสุด และแผ่นที่ 4 มีศักย์บวกสูงสุด นั้นหมายถึงเส้นภาพลงมาสุดขอบจอภาพทางด้านล่างแล้ว




รูปที่ 2.5 นามไฟฟ้าที่ใช้เพื่อการสแกน

จากหลักการดังกล่าวถ้าเอามาเปรียบเทียบกับสัญญาณทางไฟฟ้าแล้ว เราจะพบว่าหากเราจะสร้างกรรมวิธีสแกน ต้องสร้างสัญญาณการสแกนเป็นรูปฟันเลื่อย และสัญญาณดังกล่าวจะต้องเป็นเส้นตรงจริง ๆ จึงจะทำงานได้ถูกต้อง (Precision) เมื่อเอาหลักการเบี่ยงเบนล่ออิเล็กตรอนดังกล่าวมาใช้ในรูปแบบของนามแม่เหล็ก ซึ่งตัวที่จะสร้างอำนาจแม่เหล็กไฟฟ้าคือ ดีเฟล็กชัน โยค (Deflection Yoke) ซึ่งเป็นขดลวดสร้างนามแม่เหล็ก สัญญาณที่จะต้องป้อนเข้าไปยังชุดนี้จึงต้องมีลักษณะเบื้องต้น ดังรูปที่ 2.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6 สัญญาณฟลิเคชั่นที่จะใช้การสแกนทั้งทางแนวนอนและแนวตั้ง



รูปที่ 2.7 แสดงวิธีการเบื้องต้นอันเป็นแนวคิดของเส้นเทรซและรีเทรซทั้ง 2 แนว

จากรูปที่ 2.8 เป็นรูปแบบของการสแกนที่เราแสดงการสแกนเพียง 21 เส้น (21 Line) โดยในระบบ 525 เส้นหรือในระบบ 625 เส้น ครึ่งหนึ่งของ 21 เส้นคือ 10.5 เส้น ในส่วนนี้มีผลมาจากเส้นรีเทรซทางเวอร์ติคอลล่วงเข้ามาด้วย ดังนั้นเส้นภาพที่ปรากฏจริงจึงไม่ครบ 21 เส้น สมมติว่าเราสามารถเห็นเส้นภาพในการสแกนนี้เพียงครึ่งละ 9.5 เส้นเท่านั้น


เริ่มตั้งแต่การสแกนจากมุมซ้ายบนสุด (จุด A) เส้นสแกนแรกจะบีบ (Beam) ลำโวลีเก็ตรอนจากทางซ้ายไปทางขวาและสะท้อนกลับ (Retrace) มาเริ่มต้นทางซ้ายอีกครั้งในตำแหน่งไลน์ที่ 3 (คำว่าเส้นภาพอาจใช้ทับศัพท์ว่า “ ไลน์ ” ก็ได้) และขบวนการสแกนเส้นภาพเส้นนี้จะดำเนินไปเหมือนครั้งแรกแล้วเริ่มไลน์ถัดไป จนกระทั่งได้ 9.5 เส้นหรือจุด B ซึ่งเป็นขอบล่างของจอภาพ การที่มันสามารถสแกนได้อย่างนี้เพราะในขณะนั้นมีสัญญาณเพื่อการเบี่ยงเบนลำโวลีเก็ตรอนทางแนวนอน ทำให้เกิดเส้นเทรซและรีเทรซ โดยสัญญาณเบี่ยงเบนลำโวลีเก็ตรอนทางแนวตั้งจะดึงเส้นภาพที่ได้จากการสแกนมิให้เกิดการทับเส้นกัน จนกระทั่งแรงดึงสูงสุดเมื่อเส้นภาพถึงจุด B ในจังหวะนี้เองจะเป็นช่วงเวลาของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรีเทรชสัญญาณทางแนวตั้ง ถ้าอิเล็กตรอนจึงลาดเอียงขึ้นไปทางด้านบนของทิศทางการสแกนจนกระทั่งสิ้นสุดที่จุด C อย่าลืมว่าในขณะที่เกิดการรีเทรชทางแนวตั้งสัญญาณเทรชและรีเทรชทางแนวนอนจะยังคงดำเนินต่อไป นี่เองที่ทำให้เส้นภาพที่ควรจะเกิดบนหน้าจอขาดหายไป อย่างกรณีตัวอย่างนี้เราจะเห็นว่าขาดหายไปประมาณ 2 เส้นภาพ โดยขาดหายไปในช่วงการสแกนเส้นที่ 1 เส้นภาพ และเมื่อมีการสแกนเส้นคู่จากจุด C จนกระทั่งมาถึงจุด D จังหวะนั้นจะมีการรีเทรชทางแนวตั้งอีกครั้ง จะพบว่าเส้นภาพจะขาดหายไปอีก 1 เส้น

การที่จะให้การสแกนเส้นที่และเส้นคู่ในระบบการสแกนสอดแทรกเป็นไปในลักษณะที่เห็น (คือหากตอนแรกสแกนเส้นที่ และครั้งต่อมาสแกนเส้นคู่ โดยเส้นคู่ที่เริ่มสแกนตรงส่วนบนของจอภาพ จะเริ่มที่จุดกึ่งกลางของเส้นภาพ) ความถี่เพื่อการหักเบี่ยงเบนลำอิเล็กตรอนเพื่อการสแกนทางแนวตั้งและแนวนอนต้องแน่นอน มิฉะนั้นจะควบคุมสัญญาณพื้นเลื้อยเพื่อการเทรชและรีเทรชไม่ได้เลย

ในช่วงการรีเทรชไม่ว่าจะเป็นทางแนวตั้งหรือแนวนอนจะต้องถูกควบคุมให้เกิด “ แบลกกิ้ง ” (Blanking) ซึ่งความหมายของแบลคกิ้งมีความหมายถึงการทำให้มืด (go to black) ดังนั้นสัญญาณภาพรวมต้องมีสัญญาณแบลคกิ้งส่งไปให้เครื่องรับลบเส้นสะบัดกลับด้วยในเวลาเดียวกัน



รูปที่ 2.8 หลักการเบื้องต้นที่เป็นตัวอย่างในการอธิบายเรื่องการสแกน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 สัญญาณภาพรวม

สัญญาณภาพรวม (Composite Video Signal) ซึ่งการที่เราจะทำเครื่องรับโทรทัศน์บรรลู่วัตถุ ประสงค์ได้นั้นต้องให้สถานีโทรทัศน์ส่งสัญญาณต่าง ๆ ดังนี้


1. สัญญาณเสียง
2. สัญญาณภาพ
3. สัญญาณแบลงกิ้ง
4. สัญญาณซิงโครไนซ์
5. สัญญาณอิกวอไลซิ่ง

ในส่วนของระบบสัญญาณเสียงเราจะใช้คลื่นพาห้ (Carrier) เฉพาะ เพราะทราบกันเบื้องต้นแล้ว ว่าระบบเสียงในโทรทัศน์เป็นระบบเอฟเอ็ม. ส่วนสัญญาณภาพและอื่น ๆ ที่เหลือนั้นเราจะส่งเป็น สัญญาณภาพรวม แล้วใช้คลื่นพาห้ภาพส่งออกไป การที่เราต้องส่งสัญญาณทั้ง 5 ตัวออกอากาศแพร่ คลื่นออกเพื่อวัตถุประสงค์ดังนี้

1. สัญญาณภาพและสัญญาณเสียง เป็นสัญญาณที่ส่งออกไปเพื่อให้เกิดภาพและเสียงขึ้นใน เครื่องรับโทรทัศน์
2. สัญญาณซิงโครไนซ์ เป็นสัญญาณที่ส่งมาเพื่อช่วยให้อุปกรณ์หักเหทางแนวตั้งและวงจรถักเห ทางแนวนอน เพื่อให้เครื่องส่งและเครื่องรับทำงานสอดคล้องตรงกัน
3. สัญญาณแบลงกิ้ง เป็นสัญญาณที่ส่งเพื่อให้ลบเส้นสลับกลับทั้งในแนวนอนและแนวตั้ง
4. สัญญาณอิกวอไลซิ่ง เป็นสัญญาณที่ช่วยให้สัญญาณซิงโครไนซ์ทั้งในแนวนอนและแนวตั้ง ยังคงรูปเดิมอยู่ได้ แม้ว่าการสแกนแบบสลับเส้นก็ตาม

2.4.1 สัญญาณภาพขาว-ดำ


สมมติว่าเราจะดูระดับสัญญาณขาว-ดำ กรณีที่เรากล่าวถึงสัญญาณขาว-ดำหรือสัญญาณ โมโน โครมได้ดีที่สุดต้องกล่าวว่า ภาพที่เป็นสีขาวคือภาพที่มีความสว่างมากที่สุด และภาพที่มีสีดำคือภาพที่ ไม่มีความสว่างเลย ภาพจำลองที่ดีที่สุดของกรณีนี้คือแถบที่มีความแตกต่างระดับขาวดำที่ละเอียด ซึ่งเรา เรียกว่าระดับเกรย์สเกล



รูปที่ 2.9 แสดงระดับสัญญาณขาว-ดำ โดยเกรย์สเกล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากภาพที่ 2.9 แสดงให้เห็นระดับเกรย์สเกล ในกรณีที่ระดับสัญญาณภาพสีขาวเข้ามา นั้นหมายความว่า ระดับความแรงของสัญญาณภาพมากที่สุดจึงให้ความส่องสว่างที่หน้าจอสว่างมากที่สุด และเมื่อระดับสัญญาณสีขาวลดลงเป็นสีม่วง เทาและดำนั้น ระดับสัญญาณจะลดลงมาเรื่อย ๆ นั้นหมายความว่า เมื่อสัญญาณมีความแรงน้อยลงความส่องสว่างจะน้อยลงตามไปด้วย อันที่จริงแล้วภาพแต่ละภาพเป็นสัญญาณความถี่ทางไฟฟ้าที่มีความถี่สูงต่ำไม่เท่ากัน โดยความถี่สูงสุดจะไม่เกิน 4 เมกะเฮิร์ตซ์ในระบบเอฟซีซี. และไม่เกิน 5 เมกะเฮิร์ตซ์ในระบบซีซีไออาร์. ภาพที่เกิดจากความถี่สูงย่อมมีความละเอียดกว่าความถี่ต่ำ (มีจำนวนจุดดำมากกว่า)



รูปที่ 2.10 แสดงลักษณะของสัญญาณภาพรวมเบื้องต้น

2.4.2 สัญญาณซิงโครไนซ์

สัญญาณซิงโครไนซ์ เป็นสัญญาณเพื่อให้การสแกนเป็นไปอย่างถูกต้อง ทั้งการสแกนทางแนวนอนและแนวตั้ง โดยสัญญาณซิงโครไนซ์หรือสัญญาณซิงค์มีอยู่ 2 สัญญาณ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1. ฮอริซอนทอล ซิงโครไนซ์ (Horizontal Synchronize)

ฮอริซอนทอล ซิงโครไนซ์ เป็นสัญญาณซิงโครไนซ์ทางแนวนอน ซึ่งมีความถี่ 15,625 เฮิร์ตซ์ ในระบบซีซีไออาร์ หรือ 15,750 เฮิร์ตซ์ในระบบเอฟซีซี ถ้าไม่มีสัญญาณส่วนนี้ส่งมาจะทำให้ภาพเกิดการล้าได้

สัญญาณภาพแต่ละเส้นนั้นประกอบไปด้วยสัญญาณ 2 ส่วน คือสัญญาณแบลนกกิ่ง (Horizontal Blanking) และสัญญาณข้อมูลภาพ (Active Video Information) ซึ่งจุดเริ่มของสัญญาณภาพแต่ละเส้นจะเป็นจุดเริ่มของสัญญาณแบลนกกิ่ง (Leading edge of Horizontal Blanking) สัญญาณแบลนกกิ่งทางแนวนอนนี้จะมีช่วงเวลาที่คงที่และมีระดับแรงดันที่ทำให้ไม่ปรากฏเป็นสัญญาณภาพที่จอภาพ คือสัญญาณในส่วนนี้จะมีคี่ สัญญาณแบลนกกิ่งนี้จะประกอบด้วย 3 ส่วน คือฟรอนพอร์ช (front porch) สัญญาณซิงค์พัลส์ (Horizontal sync pulse) และแบ็คพอร์ช (Back porch) ในส่วนของฟรอนพอร์ช จะเป็นช่วงเวลาสั้น ๆ ประมาณ 2.5 เพอร์เซ็นต์ ของเวลาในการสแกนทางแนวนอน (64 ไมโครเซกคัน) หรือประมาณ 1.47 ไมโครเซกคัน และมีระดับแรงดันอยู่ในระดับที่ต่ำกว่าจุดดำ และต่อจากส่วนนี้จะเป็นสัญญาณซิงค์พัลส์ ซึ่งจะมีช่วงเวลา 4.89 ไมโครเซกคัน และจะมีระดับแรงดัน -0.5 โวลท์ ซึ่งสัญญาณส่วนนี้จะทำให้ลำอิเล็กตรอนสะบัดกลับและเริ่มการสแกนเส้นถัดไปที่จุดซ้ายสุดของจอภาพ และในส่วนสุดท้ายคือแบ็คพอร์ช ซึ่งจะมีช่วงเวลา 4.4 ไมโครเซกคัน และสัญญาณช่วงนี้จะเกิดบริเวณซ้ายสุดของจอภาพ ซึ่งจากสัญญาณภาพแต่ละเส้นจะใช้เวลาในการสแกน 63.5 ไมโครเซกคัน และจะแบ่งเป็นส่วนของสัญญาณข้อมูลภาพ 82.5 เพอร์เซ็นต์ และสัญญาณแบลนกกิ่งทางแนวนอน 17.5 เพอร์เซ็นต์ และเป็นส่วนของฟรอนพอร์ช 2.5 เพอร์เซ็นต์ สัญญาณซิงค์พัลส์ 10 เพอร์เซ็นต์ และแบ็คพอร์ช 5 เพอร์เซ็นต์


2. เวอร์ติคอลล ซิงโครไนซ์ (Vertical Synchronize)

เวอร์ติคอลล ซิงโครไนซ์ เป็นสัญญาณซิงโครไนซ์ทางแนวตั้ง ซึ่งมีความถี่ 50 เฮิร์ตซ์ในระบบซีซีไออาร์ หรือ 60 เฮิร์ตซ์ในระบบเอฟซีซี ถ้าไม่มีการส่งสัญญาณส่วนนี้มาจะทำให้ภาพเลื่อน เนื่องจากสัญญาณซิงโครไนซ์กับสัญญาณแบลนกกิ่งไม่ว่าจะเป็นทางแนวนอนหรือแนวตั้ง จะมีความถี่เท่ากันจึงต้องกำหนดตำแหน่งการส่งให้ถูกต้อง มิฉะนั้นจะเกิดการรบกวนกันได้ ในทางปฏิบัติจึงให้สัญญาณซิงค์พัลส์มีขนาดความกว้างน้อยกว่าแบลนกกิ่งพัลส์ แล้วใช้วิธีการส่งแบบผสม กล่าวคือส่งซิงค์พัลส์และแบลนกกิ่งพัลส์ไปด้วยกัน ให้แบลนกกิ่งพัลส์เป็นฐานของซิงค์พัลส์ เมื่อมีการจัดระดับของสัญญาณส่วนนี้เทียบกับเกรย์สเกล ระดับของแบลนกกิ่งจะอยู่ที่ระดับต่ำกว่าดำ ส่วนซิงค์จะเป็นระดับต่ำกว่าระดับดำมากกว่าลงไปอีก สัญญาณเหล่านี้ไม่มีการส่งผลต่อการมองเห็น




รูปที่ 2.11 แสดงลักษณะและค่าเวลาต่างๆ ของสัญญาณภาพวีดีโอรวม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 รายละเอียดของเส้นการสแกน




รูปที่ 2.13 แสดงจุดพร้อมพรอชและแบล็กพรอชของสัญญาณภาพ




รูปที่ 2.14 แสดงส่วนประกอบของสัญญาณซิงก์ทางแนวนอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณแต่ละฟิลด์จะประกอบด้วยสัญญาณแปลงกิ่งและสัญญาณข้อมูลภาพ จุดเริ่มของสัญญาณแต่ละฟิลด์จะเป็นส่วนของสัญญาณแปลงกิ่งซึ่งจะเกิดหลังจากสัญญาณภาพเส้นสุดท้ายของส่วนสัญญาณภาพฟิลด์ก่อนหน้าและจะกินเวลาของการสแกนเส้นภาพไป 20 เส้น ซึ่งจะเกิดที่บริเวณ 9 เส้นสุดท้ายและ 11 เส้นแรกของการสแกนในแต่ละฟิลด์ และจากภาพ 2.15 ในช่วง 3H แรกนั้นจะเป็นฟรอนพอร์ชทางแนวตั้ง (Vertical front porch) ซึ่งประกอบด้วยพัลส์ที่มีช่วงเวลาสั้น ๆ ความถี่เป็น 2 เท่าของสัญญาณซิงค์ทางแนวนอนและในส่วนนี้จะเรียกว่า ปริ อีควอลไลเซชัน พัลส์ (Pre-equalization pulses) และช่วงเวลา 3H ต่อมาจะเป็นส่วนของสัญญาณซิงค์พัลส์ทางแนวตั้ง (Vertical sync pulse) จะมีช่วงเวลา $3 \times 63.5 = 190.5$ ไมโครเซกคัน และส่วนสุดท้ายจะเป็นแบ็กพอร์ช (Back porch) ซึ่งจะมีช่วงเวลา 3H เช่นกัน และจะเรียกว่า โปส อีควอลไลเซชัน พัลส์ (Post-equalization pulses)



รูปที่ 2.15 แสดงลักษณะการสแกนภาพใน 1 ฟิลด์



รูปที่ 2.16 แสดงความสัมพันธ์ระหว่างสัญญาณต่าง ๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 สัญญาณเบลงกิ้ง

การสแกนลำอิเล็กตรอนที่หน้าจอจะเกิดเส้นริเทรซหรือเส้นสะบัดกลับ ซึ่งเป็นเส้นภาพที่เราไม่ต้องการ เครื่องส่งจึงต้องสัญญาณเบลงกิ้ง (Blanking) เพื่อบังคับให้เครื่องรับสามารถบังคับเส้นสะบัดกลับได้สัญญาณเบลงกิ้งส่วนหนึ่ง เครื่องรับจะต้องสร้างขึ้นเหมือนการสร้างสัญญาณซิงโครไนซ์แต่มันจะสัมพันธ์กับเครื่องส่งได้อย่างไร จึงต้องมีการสร้างสัญญาณเบลงกิ้งมาจากเครื่องส่งเพื่อลบเส้นสะบัดกลับในเครื่องรับ สัญญาณเบลงกิ้งมีอยู่ 2 อย่างคือเวอร์ติคอลลเบลงกิ้งกับฮอริซอนตอลเบลงกิ้ง

2.4.4 สัญญาณอีควอลไลซิง

สัญญาณอีควอลไลซิง เป็นสัญญาณบังคับรูปร่างของสัญญาณซิงโครไนซ์ทางแนวตั้ง เพื่อให้สามารถคงรูปถูกต้องแล้วยังช่วยให้การสแกนแบบสลับเส้นเป็นไปได้อย่างถูกต้องด้วย สามารถขึ้นเส้นที่เส้นคู่ในตำแหน่งที่ถูกต้องได้ ทั้งยังส่งผลทางอ้อมให้สัญญาณซิงโครไนซ์ทางแนวนอนไม่ขาดช่วงหายไประหว่างการส่งสัญญาณทางแนวตั้งด้วย สัญญาณตัวนี้จะมีขนาดของพัลส์รวมเท่ากับเวอร์ติคอลลซิงโครไนซ์พัลส์ สัญญาณส่วนนี้จะถูกแบ่งออกเป็น 6 ลูกเล็ก ๆ ในระบบ 525 เส้น และถูกแบ่งออกเป็น 5 ลูกในระบบ 625 เส้น ดังแสดงไว้ในรูปที่ 2.18




รูปที่ 2.17 แสดงระดับพัลส์ในฟิลด์ของการซิงโครไนซ์ของระบบโทรทัศน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ก. สัญญาณภาพรวม แสดงให้เห็นสัญญาณภาพกับสัญญาณซิงค์ทางแนวนอน และสัญญาณซิงค์ทางแนวตั้ง



ข. รายละเอียดของสัญญาณซิงค์ทางแนวตั้ง (ภายหลังจากการสแกนสำหรับฟิล์มเส้นคู่แล้ว)

รูปที่ 2.18 แสดงสัญญาณภาพรวมที่มีรายละเอียดทุกอย่าง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

สัญญาณอนาลอกและดิจิตอล

ตัวแปลงสัญญาณอนาลอกให้เป็นดิจิตอล หรือ A/D (Analog to Digital converter) A/D Converter หรือ ADC ใช้สำหรับการแปลงสัญญาณอินพุตที่เป็นอนาลอกให้เป็นจำนวนจำกัดของดิจิตอลบิต ผลลัพธ์ที่ได้จะอยู่ในรูปของเวิร์ด (Word) ทางดิจิตอลซึ่งจะกลายเป็นรหัสเลขฐานสองที่แทนระดับ แต่ละระดับของสัญญาณอนาลอก ในขณะที่ ADC กำลังแปลงสัญญาณอยู่

ความละเอียดของ ADC จะคล้ายกับความละเอียดของ DAC อย่างมาก กล่าวคือ จำนวนบิตทางเอาต์พุตมีหลาย ๆ บิต ความละเอียดของ ADC ตัวนั้นก็จะมีมากขึ้น เช่น ADC ขนาด 12 บิต ก็จะมี ความละเอียดเท่ากับ 12 เป็นต้น ดังแสดงในรูปที่ 3.1



รูปที่ 3.1 ความละเอียดของ ADC จะแปรผันตรงกับจำนวนบิตทางเอาต์พุต


ค่าเวลาการแปรผัน (Conversion time) เป็นเกณฑ์ที่สำคัญอีกตัวหนึ่งของ ADC ตามที่ได้เห็นมาว่า การแปลงสัญญาณอนาลอกให้กลายเป็นสัญญาณดิจิตอลไม่ได้เกิดขึ้นโดยทันทีทันใด แต่ต้องมีการผ่านกระบวนการต่าง ๆ ด้วย เหตุที่ผลลัพธ์ต้องการเวลาค่าเวลาขณะหนึ่งที่จะทำการสุ่ม (Sample) สัญญาณอินพุต และให้สัญญาณดิจิตอลที่เป็นรหัสไบนารีออกมาที่เอาต์พุต ดังนั้นค่าเวลาการแปรผัน คือ ช่วงเวลาที่ต้องการกระทำกระบวนการให้เสร็จสิ้น ซึ่งจะมีค่าอยู่ในช่วงประมาณไมโครเซกคัน สำหรับ DAC ความเร็วสูง และเป็นมิลลิวินาทีสำหรับ DAC แบบธรรมดา เนื่องจากการเปลี่ยน ADC นั้น จะต้องการกระบวนการซิงโครไนซ์ที่แน่นอนและแม่นยำ แหล่งกำเนิดสัญญาณนาฬิกาจึงต้องมีไว้ในวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1 ทฤษฎีการสุ่มตัวอย่าง (Sampling Theory)

เนื่องจาก ADC ต้องการค่าเวลาขณะหนึ่งที่ใช้ในกระบวนการแปลงสัญญาณอนาลอกไปเป็นสัญญาณดิจิทัล ช่วงเวลาช่วงหนึ่งจะใช้สำหรับการสุ่มตัวอย่าง (Sampling) ของสัญญาณ เช่น ADC สามารถเปลี่ยนสัญญาณเสร็จสมบูรณ์ได้ภายใน 1 มิลลิเซกคัน ดังนั้นมันจึงสามารถเปลี่ยนสัญญาณได้ 1,000 ครั้งใน 1 วินาที อัตราการเปลี่ยนสัญญาณสูงสุดมีค่าเท่ากับส่วนกลับของค่าเวลาการเปลี่ยน

ตัวคอนเวอร์เตอร์จะสุ่มตัวอย่างของสัญญาณด้วยอัตราต่ำสุดเป็น 2 เท่าของความถี่สูงสุดของสัญญาณอินพุทที่เข้ามา อัตราการสุ่มนี้เรียกว่า Nyquist rate พิจารณาสัญญาณอนาลอก ที่เป็นคลื่นสัญญาณรูปซายน์ 10 เฮิร์ตซ์ จ่ายให้กับตัว ADC ตามรูปที่ 3.2



รูปที่ 3.2 การสุ่มหลาย ๆ ช่วงจะมีลักษณะที่ใกล้เคียงกับสัญญาณเดิม

อัตราต่ำสุดของการสุ่มตัวอย่างเป็น 20 เฮิร์ตซ์ ซึ่งจะให้อินพุทดิจิทัลขนาด 2 บิต ออกมาในแต่ละไซเคิล เมื่อข้อมูลดิจิทัลถูกนำมาสร้างเป็นสัญญาณอนาลอกขึ้นมาใหม่โดย DAC สัญญาณอนาลอกตัวใหม่มีลักษณะคล้ายคลึงกับสัญญาณเดิม ถ้าความถี่ 10 เฮิร์ตซ์ เป็นความถี่สูงสุดที่เข้ามายังตัว ADC ค่าเวลาที่ใช้ในการเปลี่ยนสัญญาณสูงสุดเป็น 1/20 เฮิร์ตซ์ หรือ 50 มิลลิเซกคัน เป็นต้น

การที่เราจะปรับปรุงประสิทธิภาพของ ADC ในแง่ความเหมือนจริงของสัญญาณการแปลงให้อยู่ในดิจิทัล เราจะต้องเพิ่มอัตราการสุ่มขึ้นในขณะที่คาบเวลาเท่าเดิม อัตราการสุ่ม 8 จุดต่อไซเคิล ต้องการอัตราการสุ่มของส่วนประกอบความถี่สูงสุดอินพุท 8 ครั้ง เช่น สัญญาณความถี่อินพุท 10 เฮิร์ตซ์ จะต้องสุ่มตัวอย่างที่ 80 เฮิร์ตซ์ ดังนั้นตัวคอนเวอร์เตอร์ควรมีค่าเวลาการเปลี่ยนแปลงเป็น 1/80 เฮิร์ตซ์ หรือ 12.5 มิลลิเซกคัน ถ้าตัว ADC ไม่สามารถสุ่มตัวอย่างได้เร็วพอต่อสัญญาณอินพุทที่เปลี่ยนแปลงไป ข้อมูลที่บรรจุในสัญญาณอนาลอกทางอินพุทจะสูญหายไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสัมพันธ์ระหว่างความถี่ทางอินพุท ค่าเวลาในการเปลี่ยนสัญญาณและอัตราการสุ่ม เป็นพารามิเตอร์ของ ADC ที่สำคัญตัวหนึ่งวิธีการหลาย ๆ วิธีได้ถูกพัฒนาในช่วงหลายปีที่ผ่านมา เพื่อที่จะทำการแปลงสัญญาณอนาลอกให้อยู่ในรูปของสัญญาณดิจิทัล วิธีที่ยังใช้จนถึงปัจจุบัน มีอยู่ด้วยกัน 6 วิธี

3.2 วิธีแปลงสัญญาณอนาลอกเป็นดิจิทัล

3.2.1 Basic conversion method

วิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบง่าย ๆ แสดงดังรูปที่ 3.3 ก แรงดันอินพุทที่ไม่ทราบค่า V_x จะต่อเข้ากับขาอินพุทขาหนึ่งของอนาลอกคอมพาราเตอร์ และแรงดันอ้างอิงที่ขนาดแปรตามเวลา V_R ต่อเข้ากับขาอินพุทอีกขาหนึ่งของคอมพาราเตอร์ ลักษณะของการโอนย้าย (Transfer Function) ของคอมพาราเตอร์แสดงในรูปที่ 3.3 ข ถ้าแรงดันอินพุท (V_1) มากกว่าอินพุท (V_2) แล้วแรงดันเอาต์พุทจะเป็นลอจิก 1 ถ้าอินพุท V_1 น้อยกว่า V_2 แล้วเอาต์พุทจะเป็นศูนย์ วิธีในการแปลงข้อมูลคือ แรงดันอ้างอิงจะถูกแปรค่าจนกระทั่งรู้ค่าแรงดันอินพุท ที่ผิดพลาดไม่เกิน Quantization error ของคอนเวอร์เตอร์ ในแนวความคิดแล้วตรรกะของ ADC คือพยายามเลือกกลุ่มของสัมประสิทธิ์ไบนารี a_i เพื่อให้ผลต่างระหว่างแรงดันอินพุท V_x และค่าที่ Quantize ได้ครั้งสุดท้ายน้อยกว่า 0.5 LSB




ข แสดงทรานสเฟอ์ฟังก์ชันของคอมพาราเตอร์

รูปที่ 3.3 แสดงวิธีการพื้นฐานของ ADC และ ทรานสเฟอ์ฟังก์ชันของคอมพาราเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.2 Counter Type ADC

การจับวงจร ADC ลักษณะนี้ เป็นแบบที่ง่ายที่สุดหลักการทำงานของวงจรคือ การเปรียบเทียบขนาดของแรงดันที่เอาต์พุตของ DAC กับสัญญาณอนาลอกที่ไม่ทราบค่า V_{in} การทำงานจะเริ่มโดยสัญญาณ Start conversion ลอจิกคอนโทรลจะรีเซ็ตเคาน์เตอร์ให้เป็นศูนย์ แล้วเริ่มนับขึ้นจากศูนย์ เอาต์พุตของเคาน์เตอร์ (Counter) จะป้อนให้ DAC เพื่อแปลงเป็นสัญญาณอนาลอกลักษณะเป็นขั้นบันได นำมาเปรียบเทียบกับสัญญาณอนาลอกอินพุตที่คอมพาราเตอร์ โดยเคาน์เตอร์จะยังนับจนกระทั่งเอาต์พุตเท่ากับสัญญาณอนาลอกอินพุตหรือต่างกันไม่เกิน 1 LSB แล้วคอมพาราเตอร์จะเปลี่ยนสถานะไปหยุดการนับของเคาน์เตอร์และ แลทซ์ค่าจากเคาน์เตอร์เพื่อรอการประมวลต่อไป และรอสัญญาณเริ่มต้นใหม่



ก บล็อกไดอะแกรมของ Counter Type ADC



ข ไทม์มิงไดอะแกรมของ Counter Type ADC

รูปที่ 3.4 บล็อกไดอะแกรม และไทม์มิงไดอะแกรมของ Counter Type ADC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้มีข้อเสียคือ ทำงานได้ช้าเพราะการ Conversion แต่ละครั้งเคาน์เตอร์จะต้องถูกรีเซต และเริ่มนับจากศูนย์ทุกครั้ง ดังนั้น ในการ Conversion เป็นดิจิทัล n บิต จะใช้จำนวนนาฬิกา (Clock) ถึง 2^n เพื่อเปลี่ยนให้ได้ค่าสูงสุดเต็มสเกล ส่วนข้อดีคือ สร้างง่าย รวดเร็ว ราคาถูกแต่ความแม่นยำขึ้นอยู่กับ DAC ที่ใช้

3.2.3 Tracking ADC

Tracking ADC จะปรับปรุงวงจรจากแบบ Counter Type ทางด้านความเร็ว โดยใช้เคาน์เตอร์แบบนับขึ้นลงได้ไม่จำเป็นต้องเริ่มนับจากศูนย์ทุกครั้ง แต่จะเริ่มนับจากค่าที่ได้แลตซ์ไว้จากการเปลี่ยนสัญญาณครั้งหลังสุด ดังนั้น ส่วนควบคุมทางลอจิกจึงซับซ้อนมากกว่า โดยการทำงานจะเป็นดังนี้ เอาท์พุทจาก DAC จะถูกเปรียบเทียบกับสัญญาณอินพุท หาก V_{in} มากกว่าลักษณะลอจิกของคอมพาราเตอร์ จะควบคุมให้เคาน์เตอร์นับขึ้น แต่ถ้า V_{in} น้อยกว่าเคาน์เตอร์จะนับลงจนกว่าค่าหลังสุดของเคาน์เตอร์จะต่างจากสัญญาณอนาล็อกอินพุทไม่เกิน 1 LSB และค่าของเคาน์เตอร์จะถูกแลตซ์ไว้จากนั้นเคาน์เตอร์จะทำงานแบบติดตาม (Track) สัญญาณอินพุทจนได้ค่าเท่ากันอีกก็จะแลตซ์ค่าใหม่ไว้

จากลักษณะการทำงานดังกล่าว V_{in} จะต้องไม่เปลี่ยนแปลงเร็วกว่าการทำงานของเคาน์เตอร์ มิฉะนั้นค่าเอาท์พุทที่ได้จะไม่สอดคล้องกับสัญญาณอินพุท ตัวอย่างในกรณีนี้คือ สัญญาณรูปซายน์ซึ่งเปลี่ยนแปลงขนาดได้มากที่สุดเท่ากับค่าเต็มสเกล อัตราการเปลี่ยนแปลงจะเท่ากับอัตราการเปลี่ยนแปลงของเอาท์พุทของเคาน์เตอร์ คือ 1 LSB/clock period ดังนั้น ถ้าต้องการให้ ADC ตามอินพุทได้จะต้องให้ f_0 น้อยกว่า $1/2n$ เท่าของ f_0

3.2.4 Integrating ADC

หัวใจสำคัญของวงจร ADC ชนิดนี้คือ Integrator เทคนิคของการ ADC แบบ Integration คือจะใช้สัญญาณ ramp ต่อเนื่องแทนสัญญาณขั้นบันไดจาก DAC ซึ่งแบ่งตามลักษณะการทำงานได้สองแบบ คือ Single Slope Converter และ Dual Slope Converter


3.2.4.1 Single Slope Converter

สัญญาณอนาล็อกแบบ ramp จะใช้เป็นแรงดันอ้างอิงที่เพิ่มขึ้นอย่างคงที่จากค่าต่ำกว่าศูนย์เล็กน้อยจนถึงค่าที่สูงกว่าค่าเต็มสเกลเล็กน้อย ซึ่งเวลาที่จะใช้จากการสแกนของสัญญาณ ramp จากศูนย์ถึงค่าแรงดันอินพุทจะเป็นสัดส่วนกับแรงดันอินพุท

การ Conversion จะเริ่มด้วยสัญญาณ Start Conversion ทำการรีเซตไปนารีเคาน์เตอร์ และเริ่มสร้างสัญญาณ ramp จากแรงดันที่ต่ำกว่าศูนย์โวลต์ เมื่อสัญญาณ ramp ผ่านศูนย์โวลต์ เอาท์พุทจากคอมพาราเตอร์ 2 จะอยู่ในสถานะสูง (high) และเปิดเกทปล่อยพัลส์เข้าสู่เคาน์เตอร์ เคาน์เตอร์จะเริ่มนับจนกระทั่งสัญญาณ ramp มีขนาดเท่าแรงดันอนาล็อกอินพุท V_{in} ในเวลานี้เอาท์พุทจาก

คอมพาราเตอร์ 1 จะ high และปิดเกตไม่ให้ clock เข้าสู่เคาน์เตอร์ จำนวนพัลส์จากเคาน์เตอร์จะเป็นสัดส่วนแรงดันกับ อินพุท เนื่องจาก $VR = KT$ โดยที่ R เป็นสโลปของ ramp (ซึ่งคงที่) ในหน่วย โวลต์/วินาที และ T เป็นจำนวนในการเคาน์เตอร์หารด้วย f_0 ซึ่งเป็นความถี่สัญญาณ clock ถ้าเลือกให้สโลปของ ramp เป็น $V_{FSR}f_0/2n$ จำนวนที่เคาน์เตอร์นับได้จะเท่ากับอัตราส่วนทางไบนารี หรือ V_{in} เวลามากที่สุด

เมื่อ $V_{in} = V_{FSR}$ คือ $T_{MAX} = 2n/f_0$ และเช่นเดียวกับใน ADC แบบเคาน์เตอร์ ramp ค่าของรหัสเอาต์พุตสุดท้าย จะต่างจากค่าของ V_{in} ไม่เกิน 0.5 LSB ในรูปที่ 3.5 แสดงวงจรกำเนิดของแรงดัน ramp อย่างง่าย โดยการต่อแรงดันอ้างอิงกับอินทิเกรเตอร์ เมื่อสวิตช์เปิด C จะทำการประจุและเพิ่มขนาดแรงดันเอาต์พุท ข้อเสียอีกประการหนึ่ง คือหากใช้งานไปนานๆ การเปลี่ยนแปลงค่า RC ตามอุณหภูมิจะทำให้สโลปคลาดเคลื่อนด้วยเหตุนี้ ADC ชนิดนี้จึงไม่เป็นที่นิยมใช้ในปัจจุบัน



รูปที่ 3.5 วงจร Ramp voltage generator อย่างง่าย และลักษณะของเอาต์พุท

2) Dual Slope Converter


ADC แบบ Dual Slope ได้รับการพัฒนาขึ้นมาเพื่อแก้ไขจุดบกพร่องของ Single slope ADC การจัดวงจรแสดงในรูปที่ 3.6 ในแต่ละวัฏจักรของการทำงานของวงจร จะมีสองช่วงคือ T_1, T_2 ในเวลา T_1 จะเป็นช่วงที่ได้รับการออกแบบให้มีค่าแน่นอนคงที่ในช่วงเวลานี้ สัญญาณอินพุทจะต่อเข้ากับ อินทิเกรเตอร์ ผ่านสวิตช์ S ซึ่งทำให้เอาต์พุทที่ถูกอินทิเกรท V_{int} เป็นสัญญาณ ramp ที่ขนาดเพิ่มขึ้นทางบวกและสโลปขึ้นกับขนาดของ V_{in} จนกระทั่ง V_{int} ถึงค่า $-V_{ref}$ หนึ่งเมื่อสิ้นสุด T_1 ในช่วงเวลา T_2 อินพุทจะถูกตัดออกจากอินทิเกรเตอร์และต่อกับแรงดันอ้างอิงซึ่งมีค่าลบเข้ากับอินพุทของอินทิเกรเตอร์ โดยการควบคุมทางลอจิก ในลักษณะเช่นนี้จะทำให้ V_{int} ลดลงด้วยสโลปคงที่จากการคายประจุผ่านลง $-V_{ref}$ เมื่อเริ่มต้นเวลา T_2 เคาน์เตอร์จะรีเซทและเริ่มนับ จนเมื่อ V_{int} มีค่าลดถึง ศูนย์ คอมพาราเตอร์จะเปลี่ยนสถานะไปบอกส่วนควบคุมลอจิกให้หยุดนับ และเอาต์พุทของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เคาน์เตอร์จะถูกแปลงเป็นรหัสดิจิทัล ความสัมพันธ์ระหว่างช่วงเวลากับแรงดันอินพุทจะเป็นไปตามสมการ

$$T_2 = T_1 V_{in} / V_{ref}$$

ดังนั้น รหัสดิจิทัลที่แสดงค่า T_2 จะแสดงค่าอัตราส่วนของแรงดันอินพุทต่อแรงดันอ้างอิง ด้วยคุณลักษณะสำคัญของ dual slope มีหลายประการคือ ประการแรกความแม่นยำของมันไม่ขึ้นอยู่กับเสถียรภาพของสัญญาณ clock และตัวเก็บประจุ แต่จะขึ้นอยู่กับค่าความเที่ยงตรงของแรงดันอ้างอิง และความเป็นเชิงเส้นของอินทิเกรเตอร์ ประการที่สอง การจำกัดสัญญาณรบกวนด้วยตนเองของวงจรสามารถทำได้ ถ้าเราให้ T_1 มีขนาดเท่ากับคาบเวลาของสัญญาณรบกวน เช่น ในการจำกัดสัญญาณ 50 เฮิรตซ์ T_1 จะให้มีค่า 20 ms ส่วนข้อเสียที่สำคัญของ ADC นี้คือความเร็วในการ conversion ค่อนข้างต่ำจึงมักนิยมใช้กับเครื่องมือวัดที่ไม่ต้องการความเร็ว เช่น ดิจิตอลมิเตอร์ เป็นต้น



รูปที่ 3.6 บล็อกไดอะแกรมของ Dual Slope ADC

3.2.2.5 Successive Approximation ADC


วงจร ADC ชนิดนี้ได้รับความนิยมในงานประยุกต์ที่ต้องการความเร็วปานกลางและค่อนข้างสูง การจัดวงจรจะคล้ายกันแบบเคาน์เตอร์ ที่ทำงานในลักษณะการป้อนกลับ ซึ่งบล็อกได-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อะแกรมในรูปแบบที่ 3.7 แสดงฟังก์ชันต่าง ๆ ใน ADC ชนิดนี้ คอมพิวเตอร์จะคอยเปรียบเทียบเอาต์พุตจาก DAC กับ อนุลอกอินพุต V_{in} เอาต์พุตจะไปควบคุม Successive Approximation Resistor (SAR) ซึ่งเป็นไอซี. MSI (Medium Scale Integrated circuit) ที่ได้รับการออกแบบเป็นพิเศษเพื่อทำหน้าที่นี้โดยเฉพาะ

การทำงานของ ADC แบบนี้เปรียบเทียบได้กับการใช้งานของตาชั่งสองแขน เมื่อวัตถุที่ต้องการทราบน้ำหนักเสมือนเป็นอินพุตของ ADC และเอาต์พุตที่เป็นดิจิตอลบิตเสมือนเป็นค้อนน้ำหนักมาตรฐานที่จะวางบนจานอีกข้างหนึ่ง เมื่อตาชั่งยังไม่สมดุล จะต้องมีการปรับค้อนน้ำหนักมาตรฐานจนกว่าจะเกิดสมดุล ในรูปที่ 3.7 คอมพิวเตอร์จะเป็นตัวตรวจสอบการสมดุลดังกล่าว และ SAR จะทำหน้าที่ปรับแต่งดิจิตอลบิต (ค้อนน้ำหนักมาตรฐาน)

มีข้อจำกัดประการหนึ่งสำหรับการ conversion คือสัญญาณอนุลอกอินพุต จะต้องคงที่ในช่วงเวลาที่ทำการเปลี่ยนแปลงสัญญาณได้ไม่เกิน LSB ในช่วงสุดท้ายของการเปลี่ยนสัญญาณดิจิตอลเอาต์พุตมาขนานกันทุกบิต แต่บางแบบจะให้เอาต์พุตออกมาในลักษณะอนุกรม วงจร ADC แบบนี้สามารถทำงานได้สองโหมด คือโหมดที่ทำงานโดยอิสระ (free run) และโหมดที่รอคำสั่ง start conversion จากภายนอก เวลาที่ใช้ในการเปลี่ยนสัญญาณใช้ (n+1) ลูกของ plus clock โดย clock ลูกแรกจะใช้ในการรีเซตริจิสเตอร์ภายใน สุดท้ายคุณภาพของระบบจะขึ้นอยู่กับคุณภาพของ ADC ในระบบเป็นอย่างยิ่ง



รูปที่ 3.7 บล็อกไดอะแกรมของ Successive Approximation ADC


3.2.2.6 แฟลช ADC (Flash A/D)

แฟลชคอนเวอร์เตอร์เป็น ADC ที่เร็วที่สุดในบรรดา ADC ที่ใช้เทคนิคแบบอื่น ๆ ลักษณะของ วงจรแฟลชคอนเวอร์เตอร์จะใช้ชุดของตัวเปรียบเทียบ (comparator) ที่ต่อขนานกันเพื่อจะทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงสัญญาณอนาล็อกทางอินพุตให้เป็นรหัสทางดิจิตอล ดังนั้น แฟรชคอนเวอร์เตอร์ จึงเป็นคอนเวอร์เตอร์แบบขนาน

พิจารณาในรูปที่ 3.8 ตัวต้านทานที่ต่ออนุกรมกันจะอยู่ในรูปที่ 3.8 วงจรแบ่งแรงดันที่ติดคร่อมตัวเปรียบเทียบแต่ละตัว แรงดันอินพุตสูงสุดจะขึ้นอยู่กับค่าของ V_{cc} สัญญาณเอาต์พุตจากตัวเปรียบเทียบแต่ละตัว จะเป็น 1 หรือ 0 ซึ่งเป็นระดับสัญญาณลอจิกของวงจรดิจิตอล เมื่อไม่มีแรงดันอินพุตเข้า เอาต์พุตของตัวเปรียบเทียบแต่ละตัว จะมีลอจิก 0 ต่อมาแรงดันอินพุตเพิ่มขึ้น เอาต์พุตของตัวเปรียบเทียบแต่ละตัวจะมีลอจิก 1 ไล่ตามลำดับขึ้นไป เมื่อแรงดันอินพุตมีมากกว่าแรงดันอ้างอิงแต่ละค่าที่ถูกเซทโดยวงจรแบ่งแรงดัน เน็ตเวอร์คของดิจิตอลเกทถูกใช้ในการเรียงลำดับของสัญญาณจากตัวเปรียบเทียบให้อยู่ในรูปรหัสของเลขฐานสองซึ่งเป็นการสร้างรหัสที่เอาต์พุตของคอนเวอร์เตอร์



รูปที่ 3.8 แฟรชคอนเวอร์เตอร์ที่มีความเร็วในการเปลี่ยนแปลงสัญญาณสูง วงจรง่ายแต่ราคาละเอียด

จากตัวอย่างในรูปที่ 3.8 เป็น ADC ขนาด 2 บิต ซึ่งไม่สามารถนำไปใช้งานจริงๆ ได้ เนื่องจากความละเอียดต่ำเกินไป จะพบว่าวงจรจะใช้วงจรเปรียบเทียบ 2-1 ตัว เป็นการแสดงถึงความละเอียดของคอนเวอร์เตอร์ จากตัวอย่างของคอนเวอร์เตอร์ขนาด 2 บิต ต้องการตัวเปรียบเทียบ $2^2-1 = 3$ ตัว ตัวเปรียบเทียบคอนเวอร์เตอร์ขนาด 4 บิต ตัวเปรียบเทียบ $2^4-1 = 15$ ตัว และคอนเวอร์เตอร์ขนาด 8 บิต ต้องการตัวเปรียบเทียบถึง $2^8-1 = 255$ ตัวจะเห็นได้ว่าคอนเวอร์เตอร์ยิ่งมากขึ้นเท่าไร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวเปรียบเทียบก็ต้องมากขึ้นทวีคูณ จะทำให้เกิดความยุ่งยากซับซ้อน ในการสร้างวงจรเฟรชคอนเวอร์เตอร์ขึ้นมาใช้ ซึ่งเป็นข้อเสียของ ADC ชนิดนี้ และข้อเสียอีกประการคือ เมื่อใช้ตัวเปรียบเทียบมากขึ้นวงจรก็จะมีขนาดใหญ่เกินกว่าจะนำไปใช้งานจริงได้ แต่วงจรเฟรชคอนเวอร์เตอร์มีข้อดีด้านความเร็วเพราะสัญญาณอนาลอกจากอินพุตจะเข้ามาที่ตัวเปรียบเทียบพร้อม ๆ กันในช่วงเวลาการเปลี่ยนนั้นมีค่าเท่ากัน จึงใช้เวลาน้อย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

หลักการออกแบบและการทำงานของวงจร

4.1 การทำงานของวงจรแยกซิงค์

การทำงานภาคแยกซิงค์ จะทำการแยกสัญญาณออกจากสัญญาณภาพ โดยใช้ LM1881 โดยสัญญาณ Video Input ก่อนเข้าวงจรภาคแยกซิงค์จะทำการแยกสัญญาณออกจากกันกับภาค Input ของ A/D Converter จะแยกสัญญาณได้เป็นสัญญาณคอมโพสิตซิงค์ (Composite Sync), เวิร์ตคอลลซิงค์ (Vertical Sync) , พิวส์คู่/พิวส์คี่ (Odd/Even Field), เบิร์ส /แบ็ค พอร์ช (Burst/Back Porch) โดยที่คอมโพสิตซิงค์ จะมีความถี่ประมาณ 15.6 kHz , เวิร์ตคอลลซิงค์จะมีความถี่ประมาณ 60 Hz และ พิวส์คู่/พิวส์คี่จะมีความถี่ประมาณ 30 Hz โดยนำสัญญาณคอมโพสิตซิงค์ไปควบคุมวงจรถ่าย (Counter IC03) ที่ขา 24 และสัญญาณเวิร์ตคอลลซิงค์ที่ได้ไปควบคุมวงจรถ่าย (Counter IC04) ที่ขา 24 เพื่อทำการหน่วงเวลาประมาณ $8\mu s$ เพราะถ้าเราเอาสัญญาณซิงค์รวมไปเข้าวงจรควบคุมการถ่าย โดยไม่มีการหน่วงเวลาเลยจะทำให้การถ่ายทางแนวนอนแต่ละครั้งไม่เริ่มต้นที่ตำแหน่งภาพ ดังนั้นจึงทำการหน่วงเวลาเพื่อให้ตำแหน่งเริ่มต้นการประมวลผลเป็นตำแหน่งสัญญาณภาพที่แท้จริง

4.2 การทำงานของวงจรถ่ายเพื่อเลือกเส้นภาพ

วงจรถ่ายสัญญาณแนวนอนขนาด 8 บิต โดยใช้ 74F269 (IC04) ซึ่งกำหนดเส้นสัญญาณภาพที่ต้องการใช้เส้นที่ 127 สัญญาณที่ใช้ควบคุมการทำงานของวงจรถ่าย เพื่อทำการนับและกำหนดค่ากำหนดได้จากสัญญาณที่ได้จากสัญญาณเวิร์ตคอลลซิงค์ ส่วนสัญญาณนาฬิกาได้จากสัญญาณเอาต์พุตของ IC03 ที่หน่วงเวลาคอมโพสิตซิงค์มาแล้ว เมื่อวงจรถ่ายทำการนับสัญญาณคอมโพสิตซิงค์ สัญญาณ TC ที่ได้จะมีลอจิกเป็น 1 ตลอด จนกระทั่งนับสัญญาณถึงเส้นที่กำหนด คือเส้นที่ 127 แล้ว สัญญาณ TC ที่ได้จะมีลอจิกเป็น 0 ขนาด $64\mu s$ ($1/15.6\text{ kHz}$) วงจรถ่ายจะทำการนับต่อไปจนกระทั่งมีสัญญาณมารีเซ็ทวงจรถ่ายอีกครั้งที่ขา PE จึงจะเริ่มนับใหม่ที่ตำแหน่งศูนย์ สัญญาณ TC ที่ได้นี้จะเข้าสู่วงจรถ่ายจุดภาพ (IC05) และเข้าสู่สัญญาณที่ออกจาก Inverter IC10 ขา 2 เข้า กำหนดช่วงเวลาการแปลงสัญญาณอนาล็อกเป็นดิจิตอล (A/D Converter) (IC06 ขาที่ 9)

4.3 การทำงานของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (A/D Converter)

วงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอล ใช้ IC TDA8708 (IC06) ซึ่งเป็นไอซี Video Analog Input Interface ทำหน้าที่แปลงสัญญาณอนาลอกเป็นดิจิตอลขนาด 8 บิต โดยใช้ความถี่สัญญาณนาฬิกา 5 MHz ในการสุ่มสัญญาณ สัญญาณอินพุตของ IC06 จะมีระดับแรงดันในช่วงประมาณ 2.6 – 3.6 V โดยยกระดับคีย์ให้กับสัญญาณวิดีโอ ดังนั้นจึงมีวงจรสัญญาณยกระดับวงจรสัญญาณอินพุตให้อยู่ในระดับแรงดันที่ต้องการ นำสัญญาณเข้าที่ภาคเข้าที่ภาคขยายของ ADC ที่ขา 20 สัญญาณจากแหล่งสัญญาณภาพจะต่อผ่านความต้านทาน 75Ω เพื่อทำการปรับอิมพีแดนซ์ (Impedance) ของวงจรเพื่อทำการยกระดับสัญญาณที่เข้ามาให้เหมาะสมและแบ่งแรงดันให้ได้ระดับที่ต้องการ สัญญาณนาฬิกาที่ใช้ในการสุ่ม 5 MHz จะต่อเข้ากับขาที่ 5 สัญญาณเอาต์พุตขนาด 8 บิตจะออกที่ขา 1,2,3,4,10,11,12 และ13 เรียงจากบิตสูงไปบิตต่ำ และช่วงเวลาที่อยู่ของ วงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอลทำงาน จะถูกกำหนดโดยสัญญาณนาฬิกาที่ใช้สุ่ม 5 MHz เข้าที่ขา 5 ของวงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอล เป็นขา Out Format หรือ Chip Enable โดยกำหนดสถานะเอาต์พุตเป็น Digital OF เป็น “ 0 ” Output เป็น Two’s Complement และเป็น “ 1 ” Output เป็น High Impedance ซึ่งสัญญาณดิจิตอลนี้จะส่งไปเก็บในหน่วยความจำ (IC012) (RAM 628128) ต่อไป

4.4 การทำงานของวงจรหน่วยความจำภาพ

วงจรหน่วยความจำใช้ IC 628128 มีลักษณะการส่งข้อมูล 2 ทิศทาง คือการเขียนและการอ่านข้อมูล ซึ่งการเขียนและการอ่านข้อมูลนั้นไม่สามารถทำงานพร้อมกันได้ การกำหนดช่วงเวลาการอ่านและการเขียนนั้นจะถูกกำหนดจากวงจร AND Gate , OR Gate และ Inverter ต่างๆ

RAM 628128 ใช้เก็บข้อมูลขนาด 256 ไบต์ โดยใช้แอดเดรส (Address) อ้างตำแหน่ง 8 เส้น คือ A0 – A7 สัญญาณแอดเดรสนี้ได้จากวงจรนับ 74F269 (IC05) โดยใช้ Q0 – Q7 ส่วนข้อมูลจะส่งผ่านขา D0 – D7 โดยช่วงการเขียนข้อมูลจะรับข้อมูลจากขา D0 – D7 ของ วงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอล (IC06) ส่วนช่วงการอ่านข้อมูลจะส่งข้อมูลไปยังขา P00 – P07 ของ MCS – 51 (IC15) นอกจากนี้ RAM 628128 จะทำงานได้ต้องมีสัญญาณอื่นๆอีก คือ สัญญาณควบคุมเอาต์พุตการเขียน WE ได้จากสัญญาณนาฬิกา 5 MHz สัญญาณควบคุมไอซี (CS1) จะต่อลงกราวด์ และ สัญญาณควบคุมเอาต์พุต (OE) จะต่อเข้ากับสัญญาณ RD ของ MCS – 51 ขาที่ 17


การเขียนข้อมูลเข้าสู่หน่วยความจำภาพ เป็นการพักข้อมูลก่อนที่จะนำข้อมูลไปประมวลผล ทำได้โดยควบคุมสัญญาณ WE ขาที่ 29 ต้องเป็น "0" ส่วนสัญญาณ OE จะถูกกำหนดให้มีค่าเป็น "1" จากขา RD (ขาที่ 17 ของ MCS-51) ถ้าต้องการอ่านข้อมูลจากหน่วยความจำภาพ เพื่อนำข้อมูลไปประมวลผล ทำได้โดยควบคุมสัญญาณ WE ให้เป็น " 1 " ส่วนสัญญาณ OE เป็น " 0 " การอ่านหรือการเขียนข้อมูลนั้นจะต้องทำร่วมกับการกำหนดตำแหน่งของข้อมูลบนหน่วยความจำภาพ ซึ่งก็คือการกำหนดค่าแอดเดรสโดยใช้ วงจรนับ 74F269 (IC05) ขา Q0 - Q7 เป็นตัวชี้ตำแหน่งแอด-เดรสในหน่วยความจำนั้น

เมื่อทำการเขียนข้อมูลจนครบ 256 ตำแหน่งแล้ววงจรนับจะส่งสัญญาณ TC (ขาที่ 14) ผ่าน 74LS123 (IC14B) เพื่อหน่วงเวลาสัญญาณที่จะเข้าสู่ขา INTO (ขาที่ 12 ของ MCS - 51) อย่างน้อย $1\mu s$ การหน่วงเวลา $1\mu s$ นี้เนื่องจาก MCS - 51 จะรับรู้สัญญาณ INTO ที่เข้ามาได้เมื่อมีค่า " 0 " อย่างน้อย 1/12 ของแมชชีน ไซเคิล (Machine Cycle)

4.5 การทำงานของไมโครคอนโทรลเลอร์และวงจรจับหัวเป่า

การประมวลผลสัญญาณภาพ ใช้ IC MCS - 51 (IC15) แบ่งการทำงานเป็น 3 ช่วงคือ การรับข้อมูล , การประมวลผลข้อมูล และ การแสดงผลของข้อมูล

ช่วงการรับข้อมูล จะรับข้อมูลจากขา D0 - D7 ของ RAM (IC12) เข้าที่ PORT 0 ขา P00 - P07 ของ MCS - 51 เมื่อมีสัญญาณ INTO เข้ามา (หลังจากที่ได้เขียนข้อมูลใน RAM 628128(IC06) เสร็จเรียบร้อยแล้ว) จากนั้นจะทำการประมวลผลข้อมูลที่ได้จากการแปลงสัญญาณ วิดีโออินพุท เป็นสัญญาณดิจิทัลที่เก็บไว้ใน RAM โดยเขียนโปรแกรมการเปรียบเทียบสัญญาณ กับระดับแรงดันอ้างอิง เพื่อประมวลผลภาพ แสดงจุดขาว-ดำ ที่เกิดขึ้นในเส้นภาพ โดยแสดงผลของข้อมูลที่ได้ที่ PORT 1 ขา P10 - P17 เข้าสู่วงจรขับกระแส เพื่อขับหัวเป่าลม โดยใช้ทรานซิสเตอร์ 2 ตัวขับกระแส เมื่อมีค่าเป็น " 1 " เข้ามา BC547 จะ ON ทำให้กระแสไหลผ่าน BC547 ทำให้ BD139 ON กระแสก็จะไหลผ่านหัวเป่าลม ทำให้หัวเป่าทำงาน



รูปที่ 4.2 วงจรรวม(2)

| | | |
|----------|--------|----------|
| Title | Number | Revision |
| Date | Author | Start of |
| 1/1/2017 | ASAP | 1/1/2017 |
| ASAP | ASAP | 1/1/2017 |

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 วงจรขับกระแส

| Title | | Revision | |
|-------|-------------|----------|----------|
| Size | Number | Sheet of | Drawn By |
| A | | NOI_4 | NOI_4 |
| Date | 20-Mar-2001 | | |
| File | A_NOI_1.SCH | | |


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D

C

B

A




รูปที่ 4.4 วงจรไฟเลี้ยง

| | | |
|-------|-----------------|----------|
| Title | Number | Revision |
| Size | B | |
| Date | 20/10/2561 | |
| File | C:\EESU\2118\01 | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.6 สัญญาณภาพต่างๆจากลอจิกอานาไลซ์เซอร์(Logic Analyzer)



รูปที่ 4.5 แสดงสัญญาณต่างๆที่ได้จากภาควงจรแยกซิงค์และวงจรมับเพื่อเลือกเส้นภาพแบบขยาย โดยที่


| | |
|-------|--|
| O/E | คือสัญญาณไฟสลับ/ไฟสลับ จากขา 7 ของ IC01 |
| CSYNC | คือสัญญาณคอมโพสิตซิงค์ จากขา 1 ของ IC01 |
| BR | คือสัญญาณเบิร์ต/แบ็คพอร์ช จากขา 5 ของ IC01 |
| VSYNC | คือสัญญาณเวอร์ติคอลลซิงค์ จากขา 3 ของ IC01 |
| TC03 | คือสัญญาณ TC จากขา 14 ของ IC03 |
| TC04 | คือสัญญาณ TC จากขา 14 ของ IC04 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงสัญญาณต่างๆที่ได้จากภาควงจรแยกซิงค์และวงจรมับเพื่อเลือกเส้นภาพ โดยที่

| | |
|-------|--|
| O/E | คือสัญญาณไฟวอล์ค/ไฟวอล์ค จากขา 7 ของ IC01 |
| CSYNC | คือสัญญาณคอมโพสิตซิงค์ จากขา 1 ของ IC01 |
| BR | คือสัญญาณเบิร์ต/แบ็คพอร์ช จากขา 5 ของ IC01 |
| VSYNC | คือสัญญาณเวอร์ติคอลลิงค์ จากขา 3 ของ IC01 |
| TC03 | คือสัญญาณ TC จากขา 14 ของ IC03 |
| TC04 | คือสัญญาณ TC จากขา 14 ของ IC04 |



รูปที่ 4.7 แสดงสัญญาณต่างๆ ที่ได้จากวงจรหน่วยความจำภาพและไมโครคอนโทรลเลอร์ในช่วงเขียนและอ่านข้อมูล

โดยที่

WE คือสัญญาณ WR ของ RAM จากขา 29 ของ IC12


RD คือสัญญาณ RD ของ RAM จากขา 24 ของ IC12

RXD คือสัญญาณจากขา 10 ของ IC15

TXD คือสัญญาณ จากขา 11 ของ IC15


INTO คือสัญญาณ จากขา 12 ของ IC15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แสดงสัญญาณต่างๆ ที่ได้จากวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลเมื่อเทียบกับข้อมูลเข้า RAM ในช่วงการเขียนข้อมูล โดยที่

- WE คือสัญญาณ WR ของ RAM จากขา 29 ของ IC12
- D A/D all คือสัญญาณค่าตัวของ A/D จากขา D0-D7 ของ IC06
- ADD all คือสัญญาณแอสเซสตรงของเคาร์เตอร์ จากขา Q0-Q7 ของ IC05
- D RAM คือสัญญาณค่าตัวของ RAM จากขา D0-D7 ของ IC12



รูปที่ 4.9 แสดงสัญญาณต่างๆ ที่ได้จากวงจรมัลติเพล็กซ์กับข้อมูลที่ RAM ในช่วงการอ่านข้อมูล โดยที่

| | |
|---------|--|
| WE | คือสัญญาณ WR ของ RAM จากขา 29 ของ IC12 |
| ADD all | คือสัญญาณแอสแตรคของเคาร์เตอร์ จากขา Q0-Q7 ของ IC05 |
| D RAM | คือสัญญาณดาต้าของ RAM จากขา D0-D7 ของ IC12 |
| RD | คือสัญญาณ RD ของ RAM จากขา 24 ของ IC12 |

บทที่ 5

การทดลอง

วัตถุประสงค์

- 1) เพื่อศึกษาผลของสีของผลผลิตต่อเสถียรภาพในการทำงานของวงจร
- 2) เพื่อศึกษาผลของความลาดชันของรางของผลผลิตต่อเสถียรภาพในการทำงานของวงจร

การทดลอง

5.1 ศึกษาผลของสีของผลผลิตที่มีระดับสีที่แตกต่างกัน

1. เตรียมชิ้นงานที่มีสีแตกต่างกัน ได้แก่ สีขาว สีเขียวอ่อน สีส้มอ่อน สีน้ำตาลอ่อน สีน้ำตาลสีม่วง สีน้ำเงิน สีเทา สีเทาดำและสีดำ
2. ใช้เครื่องมือลอจิกอานาไลซ์เซอร์ (Logic Analyzer) วัดระดับแรงดันของสีที่ถูกแปลงจากสัญญาณอนาล็อกเป็นดิจิตอลแล้ว ทำการสุ่มการทดลองจำนวน 5 ครั้งแล้วหาค่าเฉลี่ยบันทึกผลที่ได้ลงในตารางที่ 5.1
3. ทำการทดลองตามข้อ 2 แต่เปลี่ยนเป็นสีต่าง ๆ โดยทำการเปรียบเทียบที่ตำแหน่งแอดเดรสเดียวกัน บันทึกผลที่ได้ลงในตารางที่ 5.1 จำนวน 8 แอดเดรส
4. นำผลการทดลองในตารางที่ 5.1 เปลี่ยนค่าเลขฐานสิบหกเป็นเลขฐานสิบ บันทึกผลที่ได้ลงในตารางที่ 5.2
5. นำผลการทดลองในตารางที่ 5.2 มาพล็อตกราฟ โดยให้แกนนอนเป็นแอดเดรส และแกนตั้งเป็นขนาดของข้อมูล ดังรูปที่ 5.1
6. นำผลการทดลองของแต่ละสีที่ได้จากตารางที่ 5.2 มาหาค่าเฉลี่ย ทำการพล็อตแผนภูมิแท่งดังรูปที่ 5.2

5.2 ศึกษาผลของความลาดชันของรางที่มุมมองต่าง ๆ กัน

1. เตรียมผลผลิตที่ต้องการ เป็นวัตถุดิบเหล็กสีขาว เช่น ข้าว และของเสียที่ไม่ต้องการ เป็นวัตถุสีดำ เช่น ถั่วดำ จำนวน 20 เมล็ด
2. ปลอ่ยผลผลิตทั้งหมดค้ำให้ไหลตามรางที่ความลาดชันขนาด 30 องศา
3. นับจำนวนของเสียทั้งหมดที่หัวเป่า เป่าเมล็ดลงกระบะของเสีย บันทึกผลที่ได้ลงในตารางที่ 5.3
4. ทำการทดลองข้อ 2 และ 3 อีก โดยเปลี่ยนความลาดชันของรางเป็น 0 , 45 , 60 และ 75 องศา บันทึกผลที่ได้ในตารางที่ 5.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. นำผลการทดลองในตารางที่ 5.3 มาพล็อตแผนภูมิแท่ง โดยให้แกนนอนเป็นความลาดชันของราง และแกนตั้งเป็นจำนวนของสกี

ตารางที่ 5.1 จำนวนผลผลิตแต่ละสกีที่นับได้ในลักษณะต่าง ๆ

| | | ตำแหน่งแอดครอส | | | | | | | |
|-----|------------|----------------|----|----|----|----|----|----|----|
| | | D6 | D7 | D8 | D9 | DA | DB | DC | DD |
| สกี | ขาว | D4 | C9 | D8 | D5 | DC | DA | D4 | D7 |
| | เขียวอ่อน | E1 | E9 | DE | DD | D7 | D2 | D9 | D0 |
| | ส้มอ่อน | D1 | D2 | CD | DF | E1 | DB | DE | DB |
| | น้ำตาลอ่อน | B1 | AB | A1 | AA | C0 | D0 | BD | FB |
| | น้ำตาล | 7D | 72 | 73 | 68 | 75 | 6B | 67 | 69 |
| | ม่วง | D2 | D3 | CC | C7 | C3 | D4 | CE | CF |
| | น้ำเงิน | 5E | 61 | 5C | 66 | 66 | 6A | 72 | 6F |
| | เทา | 49 | 49 | 52 | 49 | 48 | 49 | 4A | 4E |
| | เทาดำ | 7C | 79 | 76 | 70 | 78 | 79 | 6F | 70 |
| | ดำ | 59 | 61 | 5A | 64 | 57 | 59 | 5E | 67 |


ตารางที่ 5.2 ผลการทดลองในตารางที่ 5.2 เมื่อแปลงค่าเลขฐานสิบหกเป็นเลขฐานสิบ

| | | ตำแหน่งแอดครอส | | | | | | | | ค่าเฉลี่ย |
|-----|------------|----------------|-----|-----|-----|-----|-----|-----|-----|-----------|
| | | D6 | D7 | D8 | D9 | DA | DB | DC | DD | |
| สกี | ขาว | 212 | 201 | 216 | 213 | 220 | 218 | 212 | 215 | 213.375 |
| | เขียวอ่อน | 225 | 233 | 222 | 221 | 215 | 210 | 217 | 208 | 218.875 |
| | ส้มอ่อน | 209 | 210 | 205 | 223 | 225 | 219 | 222 | 219 | 216.5 |
| | น้ำตาลอ่อน | 177 | 171 | 161 | 170 | 192 | 208 | 189 | 251 | 189.875 |
| | น้ำตาล | 125 | 114 | 115 | 104 | 117 | 107 | 103 | 105 | 111.25 |
| | ม่วง | 210 | 211 | 204 | 199 | 195 | 212 | 206 | 207 | 205.5 |
| | น้ำเงิน | 94 | 97 | 92 | 102 | 102 | 106 | 114 | 111 | 102.25 |
| | เทา | 73 | 73 | 82 | 73 | 72 | 73 | 74 | 78 | 74.75 |
| | เทาดำ | 124 | 121 | 118 | 112 | 120 | 121 | 111 | 112 | 117.375 |
| | ดำ | 89 | 97 | 90 | 100 | 87 | 89 | 94 | 103 | 93.625 |


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพที่ 5.1 กราฟแสดงขนาดของข้อมูลที่สี่ต่างๆ ก



ภาพที่ 5.2 กราฟแสดงค่าเฉลี่ยขนาดของข้อมูลที่สี่ต่างๆ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.3 จำนวนของเสียของผลผลิตที่นับได้ในลักษณะต่าง ๆ

| | | ความลาดชันของราง (องศา) | | | | |
|-----------|---|---------------------------|------|------|-----|-----|
| | | 0 | 30 | 45 | 60 | 75 |
| ครั้งที่ | 1 | 0 | 18 | 12 | 6 | 2 |
| | 2 | 0 | 16 | 12 | 9 | 3 |
| | 3 | 0 | 20 | 16 | 8 | 2 |
| | 4 | 0 | 20 | 14 | 8 | 2 |
| ค่าเฉลี่ย | | 0 | 18.5 | 13.5 | 7.5 | 2.5 |

รูปที่ 5.3 กราฟแสดงปริมาณของเสียที่นับได้ในลักษณะต่าง ๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุปและวิจารณ์ผลการทดลอง

ในการทดลองที่ 5.1 เพื่อศึกษาผลของสีของผลผลิตที่มีระดับสีที่แตกต่างกัน พบว่า สีต่างๆ ที่นำมาทดลอง จะมีขนาดข้อมูลที่แตกต่างกัน ซึ่งสีในโทนอ่อนหรือสว่าง ข้อมูลที่ได้จะมีค่าค่อนข้างสูง เช่น สีขาว สีเขียวอ่อน สีส้มอ่อน และค่าที่ได้ค่อนข้างไม่แตกต่างกันมากนัก ส่วนสีในโทนเข้ม ข้อมูลที่ได้จะมีค่าค่อนข้างต่ำและใกล้เคียงกัน เช่น สีดำ สีเทาดำ สีน้ำเงิน ซึ่งเห็นได้ชัดจากกราฟเส้นซึ่งแสดงขนาดของข้อมูลที่มีสีต่างๆ กัน และกราฟแท่งแสดงค่าเฉลี่ยขนาดของข้อมูลที่มีสีต่างๆ กัน จากการทดลองนี้ทำให้เราสามารถนำความแตกต่างจากสีของผลผลิต เพื่อประยุกต์ใช้ในการคัดแยกผลผลิต ยิ่งผลผลิตที่มีความแตกต่างกันของข้อมูลมีมากเท่าไร วงจรการคัดแยกนี้ก็ยิ่งมีความเที่ยงตรงมากขึ้น


ในการทดลองที่ 5.2 เพื่อศึกษาผลของความลาดชันของรางที่มุมมองแตกต่างกัน จากการทดลองพบว่า ยิ่งระดับความลาดชันของรางมีค่ามาก จำนวนของเสียที่แยกได้จะมีค่าน้อยกว่าระดับความลาดชันที่น้อย ระยะที่เหมาะสมจะอยู่ในช่วงต่ำกว่า 30 องศา ดังนั้นเราจึงควรติดตั้งรางให้มีระดับความชันในช่วงต่ำกว่า 30 องศา เพื่อให้วัตถุมีความเร็วต้นต่ำสุด แต่เนื่องจากรางมีความผิด เราจึงใช้มอเตอร์ติดตั้งกับรางเพื่อให้ผลผลิตสามารถไหลตามรางได้อย่างสม่ำเสมอ

นอกจากนี้ในการทดลอง เรายังพบข้อผิดพลาดที่เกิดจากสภาวะแวดล้อม เช่น สีของผลผลิตในที่สว่างหรือมืดที่แตกต่างกัน บางครั้งอาจทำให้ความแตกต่างของข้อมูลของผลผลิตที่ทำการแยกค่อนข้างน้อย ทำให้เกิดการคัดแยกที่ผิดพลาดได้ ปัญหาที่เกิดขึ้นสามารถแก้ไขได้โดยการออกแบบและปรับปรุงในส่วนของแมกคนิก เช่น ควบคุมแสงไฟที่ใช้ในการทดลองที่ทำให้เกิดความแตกต่างของสีที่จะทำการคัดแยก หรือใช้กล้องที่มีคุณภาพสูง เพื่อที่จะเก็บภาพได้อย่างสมบูรณ์และมีความคมชัด

โครงการชิ้นนี้จะมุ่งเน้นในการทำงานของวงจรให้เป็นไปตามจุดประสงค์และมีความผิดพลาดน้อยที่สุดและจากผลการทดลองที่ได้ก็แสดงให้เห็นในส่วนของวงจรมัน สามารถใช้งานได้ดีในระดับหนึ่ง ในกรณีที่ต้องการจะนำไปใช้งานจริงในการคัดแยกผลผลิตทางการเกษตรก็ควรจะมีการปรับปรุงเพื่อแก้ปัญหาที่เกิดขึ้นที่ส่วนของแมกคนิกต่อไป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




การออกแบบทางแมกคานิค (MECHANICAL DRAWING)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        ORG 0000H
        LJMP MAIN
        ORG 0003H
        LCALL DATA
        RETI

MAIN:   CLR P3.1
        CLR P3.0
        MOV IE,#81H
        MOV P1,#0FFH
LOOP:   SJMP LOOP

DATA:   SETB P3.1
        LCALL DELAY
        MOV DPTR,#0FFFFH
        MOV R1,#00H
        MOV R2,#00H
        MOV R3,#00H
        MOV R4,#00H
        MOV R5,#80H
        CLR P3.1
        SETB P3.0

DATA2:  MOVX A,@DPTR
        MOVX A,@DPTR

DATA1:  MOVX A,@DPTR
        CJNE A,#7FH,TEST
        LJMP BIT

TEST:   JC BIT
        INC R2
        LJMP BIT1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

BIT:      INC   R1
          INC   R2

BIT1:     CJNE  R2,#1CH,DATA1
          MOVX  A,@DPTR
          MOVX  A,@DPTR
          MOV   R2,#00H
          INC   R4
          MOV   A,R5
          RL    A
          MOV   R5,A
          CJNE  R1,#01H,BLACK
          LJMP  CL
BLACK:    JC    CL
          MOV   A,R3
          ORL   A,R5
          MOV   R3,A
CL:       MOV   R1,#00H
          CJNE  R4,#08H,DATA2
BACK:    MOV   A,R3
          CLR   P3.0
          MOV   P1,A
          RET

DELAY:   DJNZ  R7,DELAY
          RET
          FND

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM1881 Video Sync Separator


General Description

The LM1881 Video sync separator extracts timing information including composite and vertical sync, burst/back porch timing, and odd/even field information from standard negative going sync NTSC, PAL*, and SECAM video signals with amplitude from 0.5V to 2V p-p. The integrated circuit is also capable of providing sync separation for non-standard, faster horizontal rate video signals. The vertical output is produced on the rising edge of the first serration in the vertical sync period. A default vertical output is produced after a time delay if the rising edge mentioned above does not occur within the externally set delay period, such as might be the case for a non-standard video signal.

Features

- AC coupled composite input signal
- > 10 k Ω input resistance
- < 10 mA power supply drain current
- Composite sync and vertical outputs
- Odd/even field output
- Burst gate/back porch output
- Horizontal scan rates to 150 kHz
- Edge triggered vertical output
- Default triggered vertical output for non-standard video signal (video games-home computers)

Connection Diagram



Order Number LM1881M or LM1881N
See NS Package Number M08A or N08E

TL/H/9150-1

*PAL in this datasheet refers to European broadcast TV standard "Phase Alternating Line", and not to Programmable Array Logic.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|------------------------------------|--|
| Supply Voltage | 13.2V |
| Input Voltage | 3 Vpp (V _{CC} = 5V) 6 Vpp (V _{CC} ≥ 8V) |
| Output Sink Currents; Pins 1, 3, 5 | 5 mA |
| Output Sink Current: Pin 7 | 2 mA |
| Package Dissipation (Note 1) | 1100 mW |
| Operating Temperature Range | 0 °C – 70°C |

| | |
|--------------------------------|-----------------|
| Storage Temperature Range | –65°C to +150°C |
| ESD Susceptibility (Note 2) | 2 kV |
| Soldering Information | |
| Dual-In-Line Package (10 sec.) | 260 °C |
| Small Outline Package | |
| Vapor Phase (60 sec.) | 215 °C |
| Infrared (15 sec.) | 220 °C |

See AN-450 "Surface Mounting Methods and their Effect on Product Reliability" for other methods of soldering surface mount devices.

Electrical Characteristics

V_{CC} = 5V; R_{set} = 680 kΩ; T_A = 25°C; Unless otherwise specified

| Parameter | Conditions | Typ | Tested Limit (Note 3) | Design Limit (Note 4) | Units (Limits) |
|--|--|-----------------------|-----------------------|-----------------------|----------------|
| Supply Current | Outputs at Logic 1 | V _{CC} = 5V | 5.2 | 10 | mAmax |
| | | V _{CC} = 12V | 5.5 | 12 | mAmax |
| DC Input Voltage | Pin 2 | | 1.5 | 1.3 1.8 | Vmin Vmax |
| | | | | | |
| Input Threshold Voltage | Note 5 | 70 | 55 85 | | mVmin mVmax |
| Input Discharge Current | Pin 2; V _{IN} = 2V | 11 | 6 16 | | μAmin μAmax |
| Input Clamp Charge Current | Pin 2; V _{IN} = 1V | 0.8 | 0.2 | | mAmin |
| R _{SET} Pin Reference Voltage | Pin 6; Note 6 | | 1.22 | 1.10 1.35 | Vmin Vmax |
| | | | | | |
| Composite Sync. & Vertical Outputs | I _{OUT} = 40 μA; Logic 1 | V _{CC} = 5V | 4.5 | 4.0 | Vmin |
| | | V _{CC} = 12V | | 11.0 | Vmin |
| | I _{OUT} = 1.6 mA; Logic 1 | V _{CC} = 5V | 3.6 | 2.4 | Vmin |
| | | V _{CC} = 12V | | 10.0 | Vmin |
| Burst Gate & Odd/Even Outputs | I _{OUT} = 40 μA; Logic 1 | V _{CC} = 5V | 4.5 | 4.0 | Vmin |
| | | V _{CC} = 12V | | 11.0 | Vmin |
| Composite Sync. Output | I _{OUT} = –1.6 mA; Logic 0; Pin 1 | 0.2 | 0.8 | | Vmax |
| Vertical Sync. Output | I _{OUT} = –1.6 mA; Logic 0; Pin 3 | 0.2 | 0.8 | | Vmax |
| Burst Gate Output | I _{OUT} = –1.6 mA; Logic 0; Pin 5 | 0.2 | 0.8 | | Vmax |
| Odd/Even Output | I _{OUT} = –1.6 mA; Logic 0; Pin 7 | 0.2 | 0.8 | | Vmax |
| Vertical Sync Width | | | 230 | 190 300 | μsmin μsmax |
| | | | | | |
| Burst Gate Width | 2.7 kΩ from Pin 5 to V _{CC} | | 4 | 2.5 4.7 | μsmin μsmax |
| | | | | | |
| Vertical Default Time | Note 7 | | 65 | 32 90 | μsmin μsmax |
| | | | | | |

Note 1: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a package thermal resistance of 110° C/W, junction to ambient.

Note 2: ESD susceptibility test uses the "human body model, 100 pF discharged through a 1.5 kΩ resistor".

Note 3: Typicals are at T_J = 25°C and represent the most likely parametric norm.







Note 4: Tested Limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 5: Relative difference between the input clamp voltage and the minimum input voltage which produces a horizontal output pulse.

Note 6: Careful attention should be made to prevent parasitic capacitance coupling from any output pin (Pins 1, 3, 5, and 7) to the R_{SET} pin (Pin 6).

Note 7: Delay time between the start of vertical sync (at input) and the vertical output pulse.

Typical Performance Characteristics



TL/H/9150-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

74F269

8-bit bidirectional binary counter

Product specification

1996 Jan 05

IC15 Data Handbook

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8-bit bidirectional binary counter

74F269

FEATURES


- Synchronous counting and loading
- Built-in look-ahead carry capability
- Count frequency 115MHz typ
- Supply current 95mA typ

DESCRIPTION

The 74F269 is a fully synchronous 8-stage Up/Down Counter featuring a preset capability for programmable operation, carry look-ahead for easy cascading and a U/D⁻ input to control the direction of counting. All state changes, whether in counting or parallel loading, are initiated by the rising edge of the clock.

| TYPE | TYPICAL f _{MAX} | TYPICAL SUPPLY CURRENT (TOTAL) |
|--------|--------------------------|--------------------------------|
| 74F269 | 115MHz | 95mA |

PIN CONFIGURATION



ORDERING INFORMATION

| DESCRIPTION | COMMERCIAL RANGE | | PKG DWG # |
|----------------------------------|--|--|-----------|
| | V _{CC} = 5V ±10%, T _{amb} = 0°C to +70°C | | |
| 24-Pin Plastic Slim DIP (300mil) | N74 ² 269N | | SOT222-1 |
| 24-Pin Plastic SOL | N74F269D | | SOT137-1 |
| 24-Pin Plastic SSOP type II | N74F269DB | | SOT340-1 |

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

| PINS | DESCRIPTION | 74F(U.L.) HIGH/LOW | LOAD VALUE HIGH/LOW |
|---------|--|--------------------|---------------------|
| P0 - P7 | Parallel Data inputs | 1.0/1.0 | 20µA/0.6mA |
| PE | Parallel Enable input (active Low) | 1.0/1.0 | 20µA/0.6mA |
| U/D | Up/Down count control input | 1.0/1.0 | 20µA/0.6mA |
| CEP | Count Enable Parallel input (active Low) | 1.0/1.0 | 20µA/0.6mA |
| CET | Count Enable Trickle input (active Low) | 1.0/1.0 | 20µA/0.6mA |
| CP | Clock input | 1.0/1.0 | 20µA/0.6mA |
| TC | Terminal Count output (active Low) | 1.0/1.0 | 20µA/0.6mA |
| Q0 - Q7 | Flip-flop outputs | 50/33 | 1.0mA/20mA |


NOTE:

One (1.0) FAST Unit Load is defined as: 20 µA in the High state and 0.6mA in the Low state.


8-bit bidirectional binary counter

74F269

LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



APPLICATION




Figure 1. Synchronous Multistage Counting Scheme

MODE SELECT FUNCTION TABLE

| INPUTS | | | | | | OUTPUTS | | OPERATING MODE |
|--------|-----|-----|-----|----|----------------|----------------|-----|-------------------|
| CP | U/D | CEP | CET | PE | P _n | Q _n | TC | |
| ↑ | X | X | X | l | l | L | (a) | Parallel load |
| ↑ | X | X | X | l | h | H | (a) | |
| ↑ | h | l | l | h | X | Count Up | (a) | Count Up |
| ↑ | l | l | l | h | X | Count Down | (a) | Count Down |
| ↑ | X | h | l | h | X | q _n | (a) | Hold (do nothing) |
| ↑ | X | X | h | h | X | q _n | H | |

H = High voltage level

h = High voltage level one setup prior to the Low-to-High clock transition

L = Low voltage level

l = Low voltage level one setup time prior to the Low-to-High clock transition

q = Lower case letters indicate the state of the referenced output prior to the Low-to-High clock transition

X = Don't care


↑ = Low-to-High clock transition

(a) = TC is Low when CEP is Low and the counter is at Terminal Count. Terminal Count Up is with all Q_n outputs High and Terminal Count Down is with all Q_n outputs Low.

8-bit bidirectional binary counter

74F269

LOGIC DIAGRAM



8-bit bidirectional binary counter

74F269

ABSOLUTE MAXIMUM RATINGS

(Operation beyond the limits set forth in this table may impair the useful life of the device. Unless otherwise noted these limits are over the operating free-air temperature range.)

| SYMBOL | PARAMETER | RATING | UNIT |
|------------------|--|-------------------------|------|
| V _{CC} | Supply voltage | -0.5 to +7.0 | V |
| V _{IN} | Input voltage | -0.5 to +7.0 | V |
| I _{IN} | Input current | -30 to +5 | mA |
| V _{OUT} | Voltage applied to output in High output state | -0.5 to V _{CC} | V |
| I _{OUT} | Current applied to output in Low output state | 40 | mA |
| T _{amb} | Operating free-air temperature range | 0 to +70 | °C |
| T _{stg} | Storage temperature | -65 to +150 | °C |

RECOMMENDED OPERATING CONDITIONS

| SYMBOL | PARAMETER | LIMITS | | | UNIT |
|------------------|--------------------------------------|--------|-----|-----|------|
| | | MIN | NOM | MAX | |
| V _{CC} | Supply voltage | 4.5 | 5.0 | 5.5 | V |
| V _{IH} | High-level input voltage | 2.0 | | | V |
| V _{IL} | Low-level input voltage | | | 0.8 | V |
| I _{IK} | Input clamp current | | | -18 | mA |
| I _{OH} | High-level output current | | | -1 | mA |
| I _{OL} | Low-level output current | | | 20 | mA |
| T _{amb} | Operating free-air temperature range | 0 | | 70 | °C |

DC ELECTRICAL CHARACTERISTICS

(Over recommended operating free-air temperature range unless otherwise noted.)

| SYMBOL | PARAMETER | TEST CONDITIONS NO TAG | LIMITS | | | UNIT | |
|-----------------|--|---|---|-------------------------------------|------|------|-----|
| | | | MIN | TYP NO TAG | MAX | | |
| V _{OH} | High-level output voltage | V _{CC} = MIN, V _{IL} = MAX | ±10%V _{CC} | 2.5 | | V | |
| | | V _{IH} = MIN, I _{OH} = MAX | ±5%V _{CC} | 2.7 | 3.4 | | |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, V _{IL} = MAX | ±10%V _{CC} | | 0.30 | V | |
| | | V _{IH} = MIN, I _{OL} = MAX | ±5%V _{CC} | | 0.30 | | |
| V _{IK} | Input clamp voltage | V _{CC} = MIN, I _I = I _{IK} | | -0.73 | -1.2 | V | |
| I _I | Input current at maximum input voltage | V _{CC} = MAX, V _I = 7.0V | | | 100 | µA | |
| I _{IH} | High-level input current | V _{CC} = MAX, V _I = 2.7V | | | 20 | µA | |
| I _{IL} | Low-level input current | V _{CC} = MAX, V _I = 0.5V | | | -0.6 | mA | |
| I _{OS} | Short-circuit output current NO TAG | V _{CC} = MAX | | -60 | -150 | mA | |
| I _{CC} | Supply current (total) | I _{CC} H | V _{CC} = MAX PE=CET=CEP=U/D=GND, Pn=4.5V, CP=↑ | | 93 | 120 | mA |
| | | I _{CC} L | | PE=CET=CEP=U/D=GND, Pn=GND, CP=↑ | | 98 | 125 |

NOTES:

- For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
- All typical values are at V_{CC} = 5V, T_{amb} = 25°C.
- Not more than one output should be shorted at a time. For testing I_{OS}, the use of high-speed test apparatus and/or sample-and-hold techniques are preferable in order to minimize internal heating and more accurately reflect operational values. Otherwise, prolonged shorting of a High output may raise the chip temperature well above normal and thereby cause invalid readings in other parameter tests. In any sequence of parameter tests, I_{OS} tests should be performed last.

8-bit bidirectional binary counter

74F269

AC ELECTRICAL CHARACTERISTICS

| SYMBOL | PARAMETER | TEST CONDITIONS | LIMITS | | | | | UNIT |
|-------------------------|--|-----------------|--|------------|-------------|---|--------------|----------|
| | | | $T_{amb} = +25^{\circ}\text{C}$ $V_{CC} = +5\text{V}$ $C_L = 50\text{pF}, R_L = 500\Omega$ | | | $T_{amb} = 0^{\circ}\text{C to } +70^{\circ}\text{C}$ $V_{CC} = +5\text{V} \pm 10\%$ $C_L = 50\text{pF}, R_L = 500\Omega$ | | |
| | | | MIN | TYP | MAX | MIN | MAX | |
| f_{MAX} | Maximum clock frequency | Waveform 1 | 100 | 115 | | 85 | | MHz |
| t_{PLH} t_{pPHL} | Propagation delay CP to Q_n (Load, $\overline{PE} = \text{Low}$) | Waveform 1 | 3.0 4.0 | 6.0 6.5 | 8.5 8.5 | 3.0 4.0 | 9.0 9.0 | ns ns |
| t_{PLH} t_{pHL} | Propagation delay CP to Q_n (Count, $\overline{PE} = \text{High}$) | Waveform 1 | 3.0 4.5 | 6.0 7.0 | 9.0 10.0 | 3.0 4.0 | 10.0 10.5 | ns ns |
| t_{PLH} t_{pHL} | Propagation delay CP to \overline{TC} | Waveform 1 | 4.5 5.0 | 6.5 6.5 | 9.5 9.5 | 4.0 5.0 | 10.5 10.0 | ns ns |
| t_{PLH} t_{pHL} | Propagation delay \overline{CET} to \overline{TC} | Waveform 2 | 3.5 3.0 | 6.0 6.5 | 9.0 9.0 | 3.0 3.0 | 10.0 10.0 | ns ns |
| t_{PLH} t_{pHL} | Propagation delay U/D to \overline{TC} | Waveform 3 | 4.5 4.5 | 7.0 7.0 | 9.0 9.5 | 4.0 4.0 | 10.0 10.0 | ns ns |


AC SETUP REQUIREMENTS

| SYMBOL | PARAMETER | TEST CONDITIONS | LIMITS | | | | UNIT |
|----------------------|---|-----------------|--|-----|---|-----|----------|
| | | | $T_{amb} = +25^{\circ}\text{C}$ $V_{CC} = +5\text{V}$ $C_L = 50\text{pF}, R_L = 500\Omega$ | | $T_{amb} = 0^{\circ}\text{C to } +70^{\circ}\text{C}$ $V_{CC} = +5\text{V} \pm 10\%$ $C_L = 50\text{pF}, R_L = 500\Omega$ | | |
| | | | MIN | TYP | MIN | MAX | |
| $t_s(H)$ $t_s(L)$ | Setup time, High or Low P_n to CP | Waveform 4 | 3.5 3.5 | | 2.5 2.5 | | ns ns |
| $t_h(H)$ $t_h(L)$ | Hold time, High or Low P_n to CP | Waveform 4 | 1.0 1.0 | | 0 1.0 | | ns ns |
| $t_s(H)$ $t_s(L)$ | Setup time, High or Low \overline{PE} to CP | Waveform 4 | 5.5 6.5 | | 5.5 6.5 | | ns ns |
| $t_h(H)$ $t_h(L)$ | Hold time, High or Low \overline{PE} to CP | Waveform 4 | 0 0 | | 0 0 | | ns ns |
| $t_s(H)$ $t_s(L)$ | Setup time, High or Low \overline{CEP} or \overline{CET} to CP | Waveform 5 | 6.0 8.0 | | 5.0 6.5 | | ns ns |
| $t_h(H)$ $t_h(L)$ | Hold time, High or Low \overline{CEP} or \overline{CET} to CP | Waveform 5 | 0 0 | | 0 0 | | ns ns |
| $t_s(H)$ $t_s(L)$ | Setup time, High or Low U/D to CP | Waveform 6 | 8.0 6.5 | | 6.5 6.5 | | ns ns |
| $t_h(H)$ $t_h(L)$ | Hold time, High or Low U/D to CP | Waveform 6 | 0 0 | | 0 0 | | ns ns |
| $t_w(H)$ $t_w(L)$ | CP Pulse width High or Low | Waveform 1 | 4.0 4.5 | | 4.0 5.0 | | ns ns |

8-bit bidirectional binary counter

74F269

TIMING DIAGRAM




8-bit bidirectional binary counter

74F269


AC WAVEFORMS

For all waveforms, $V_M = 1.5V$.


The shaded areas indicate when the input is permitted to change for predictable output performance.




Waveform 1. Propagation Delay, Clock Input to Output, Clock Pulse Width, and Maximum Clock Frequency




Waveform 2. Propagation Delay, CET Input to Terminal Count Output




Waveform 3. Propagation Delay, Up/Down Count Control Input to Terminal Count Output



Waveform 4. Parallel Data and Parallel Enable Setup and Hold Times



Waveform 5. Count Enables Setup and Hold Times



Waveform 6. Up/Down Count Control Setup and Hold Times

DATA SHEET



TDA8708A Video analog input interface

Product specification
Supersedes data of April 1993
File under Integrated Circuits, IC02

June 1994

Philips Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Video analog input interface

TDA8708A

FEATURES

- 8-bit resolution
- Sampling rate up to 32 MHz
- Binary or two's complement 3-state TTL outputs
- TTL-compatible digital inputs and outputs
- Internal reference voltage regulator
- Power dissipation of 365 mW (typical)
- Input selector circuit (one out of three video inputs)
- Clamp and Automatic Gain Control (AGC) functions for CVBS and Y signals
- No sample-and-hold circuit required.
- The TDA8708A has white peak control in modes 1 and 2 whereas the TDA8708B has control in mode 1 only.

APPLICATIONS

- Video signal decoding
- Scrambled TV (encoding and decoding)
- Digital picture processing
- Frame grabbing.

GENERAL DESCRIPTION

The TDA8708A is an analog input interface for video signal processing. It includes a video amplifier with clamp and gain control, an 8-bit analog-to-digital converter (ADC) with a sampling rate of 32 MHz and an input selector.

QUICK REFERENCE DATA

| SYMBOL | PARAMETER | MIN. | TYP. | MAX. | UNIT |
|----------------|---|------|------|------|------|
| V_{CCA} | analog supply voltage | 4.5 | 5.0 | 5.5 | V |
| V_{CCD} | digital supply voltage | 4.5 | 5.0 | 5.5 | V |
| V_{CCO} | TTL output supply voltage | 4.2 | 5.0 | 5.5 | V |
| I_{CCA} | analog supply current | – | 37 | 45 | mA |
| I_{CCD} | digital supply current | – | 24 | 30 | mA |
| I_{CCO} | TTL output supply current | – | 12 | 16 | mA |
| ILE | DC integral linearity error | – | – | ±1 | LSB |
| DLE | DC differential linearity error | – | – | ±0.5 | LSB |
| $f_{clk(max)}$ | maximum clock frequency | 30 | 32 | – | MHz |
| B | maximum –3 dB bandwidth (AGC amplifier) | 12 | 18 | – | MHz |
| P_{tot} | total power dissipation | – | 365 | 500 | mW |

ORDERING INFORMATION

| TYPE NUMBER | PACKAGE | | | |
|-------------|---------|--------------|----------|----------|
| | PINS | PIN POSITION | MATERIAL | CODE |
| TDA8708A | 28 | DIP | plastic | SOT117-1 |
| TDA8708AT | 28 | SO28L | plastic | SOT136-1 |

Video analog input interface

TDA8708A

BLOCK DIAGRAM




Fig.1 Block diagram.

Video analog input interface

TDA8708A

PINNING

| SYMBOL | PIN | DESCRIPTION |
|------------------|-----|---|
| D7 | 1 | data output; bit 7 (MSB) |
| D6 | 2 | data output; bit 6 |
| D5 | 3 | data output; bit 5 |
| D4 | 4 | data output; bit 4 |
| CLK | 5 | clock input |
| V _{CCD} | 6 | digital supply voltage (+5 V) |
| V _{CCO} | 7 | TTL outputs supply voltage (+5 V) |
| DGND | 8 | digital ground |
| OF | 9 | output format/chip enable (3-state input) |
| D3 | 10 | data output; bit 3 |
| D2 | 11 | data output; bit 2 |
| D1 | 12 | data output; bit 1 |
| D0 | 13 | data output; bit 0 (LSB) |
| I0 | 14 | video input selection bit 0 |
| I1 | 15 | video input selection bit 1 |
| VIN0 | 16 | video input 0 |
| VIN1 | 17 | video input 1 |
| VIN2 | 18 | video input 2 |
| ANOUT | 19 | analog voltage output |
| ADCIN | 20 | analog-to-digital converter input |
| DEC | 21 | decoupling input |
| V _{CCA} | 22 | analog supply voltage (+5 V) |
| AGND | 23 | analog ground |
| CLAMP | 24 | clamp capacitor connection |
| AGC | 25 | AGC capacitor connection |
| GATE B | 26 | black level synchronization pulse |
| GATE A | 27 | sync level synchronization pulse |
| RPEAK | 28 | peak level current resistor input |




Fig.2 Pin configuration.

Video analog input interface

TDA8708A

FUNCTIONAL DESCRIPTION

The TDA8708A provides a simple interface for decoding video signals.

The TDA8708A operates in configuration mode 1 (see Fig.4) when the video signals are weak (i.e. when the gain of the AGC amplifier has not yet reached its optimum value). This enables a fast recovery of the synchronization pulses in the decoder circuit. When the pulses at the GATE A and GATE B inputs become distinct (GATE A and GATE B pulses are synchronization pulses occurring during the sync period and rear porch respectively) the TDA8708A automatically switches to configuration mode 2 (see Fig.5).

When the TDA8708A is in configuration mode 1, the gain of the AGC amplifier will be roughly adjusted (sync level to a digital output level of 0 and the peak level to a digital output level of 255).

In configuration mode 2 the digital output of the ADC is compared to internal digital reference levels. The resultant outputs control the charge or discharge current of a capacitor connected to the AGC pin. The voltage across this capacitor controls the gain of the video amplifier. This is the gain control loop.

The sync level comparator is active during a positive-going pulse at the GATE A input. This means that the sync pulse of the composite video signal is used as an amplitude reference. The bottom of the sync pulse is adjusted to obtain a digital output of logic 0 at the converter output. As the black level is at digital level 64, the sync pulse will have a digital amplitude of 64 LSBs.

The peak-white control loop is always active. If the video signal tends to exceed the digital code of 248, the gain will be limited to avoid any over-range of the converter.

The use of nominal signals will prevent the output from exceeding a digital code of 213 and the peak-white control loop will be non-active.

The clamp level control is accomplished by using the same techniques as used for the gain control. The black-level digital comparator is active during a positive-going pulse at the GATE B input. The clamp capacitor will be charged or discharged to adjust the digital output to code 64.

LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).

| SYMBOL | PARAMETER | MIN. | MAX. | UNIT |
|-----------------|---|------|-----------|------|
| V_{CCA} | analog supply voltage | -0.3 | +7.0 | V |
| V_{CCD} | digital supply voltage | -0.3 | +7.0 | V |
| V_{CCO} | output supply voltage | -0.3 | +7.0 | V |
| ΔV_{CC} | supply voltage difference between V_{CCA} and V_{CCD} | -1.0 | +1.0 | V |
| | supply voltage difference between V_{CCO} and V_{CCD} | -1.0 | +1.0 | V |
| | supply voltage difference between V_{CCA} and V_{CCO} | -1.0 | +1.0 | V |
| V_I | input voltage | -0.3 | V_{CCA} | V |
| I_O | output current | 0 | +10 | mA |
| T_{slg} | storage temperature | -55 | +150 | °C |
| T_{amb} | operating ambient temperature | 0 | +70 | °C |
| T_j | junction temperature | 0 | +125 | °C |

THERMAL CHARACTERISTICS

| SYMBOL | PARAMETER | VALUE | UNIT |
|-------------|---|-------|------|
| R_{thj-a} | thermal resistance from junction to ambient in free air | | |
| | SOT117-1 | 55 | K/W |
| | SOT136-1 | 70 | K/W |

Video analog input interface

TDA8708A

CHARACTERISTICS

$V_{CCA} = V_{22}$ to $V_{23} = 4.5$ to 5.5 V; $V_{CCD} = V_6$ to $V_8 = 4.5$ to 5.5 V; $V_{CCO} = V_7$ to $V_8 = 4.2$ to 5.5 V; AGND and DGND shorted together; V_{CCA} to $V_{CCD} = -0.5$ to $+0.5$ V; V_{CCO} to $V_{CCD} = -0.5$ to $+0.5$ V; V_{CCA} to $V_{CCO} = -0.5$ to $+0.5$ V; $T_{amb} = 0$ to $+70$ °C; typical readings taken at $V_{CCA} = V_{CCD} = V_{CCO} = 5$ V and $T_{amb} = 25$ °C; unless otherwise specified.

| SYMBOL | PARAMETER | CONDITIONS | MIN. | TYP. | MAX. | UNIT |
|---|------------------------------------|--|-------------|------|-----------|------------|
| Supplies | | | | | | |
| V_{CCA} | analog supply voltage | | 4.5 | 5.0 | 5.5 | V |
| V_{CCD} | digital supply voltage | | 4.5 | 5.0 | 5.5 | V |
| V_{CCO} | TTL output supply voltage | | 4.2 | 5.0 | 5.5 | V |
| I_{CCA} | analog supply current | | – | 37 | 45 | mA |
| I_{CCD} | digital supply current | | – | 24 | 30 | mA |
| I_{CCO} | TTL output supply current | TTL load (see Fig.8) | – | 12 | 16 | mA |
| Video amplifier inputs | | | | | | |
| VIN(0 TO 2) INPUTS | | | | | | |
| $V_{I(p-p)}$ | input voltage (peak-to-peak value) | AGC load with external capacitor; note 1 | 0.6 | – | 1.5 | V |
| $ Z_i $ | input impedance | $f = 6$ MHz | 10 | 20 | – | k Ω |
| C_i | input capacitance | $f = 6$ MHz | – | 1 | – | pF |
| I0 AND I1 TTL INPUTS (SEE TABLE 1) | | | | | | |
| V_{IL} | LOW level input voltage | | 0 | – | 0.8 | V |
| V_{IH} | HIGH level input voltage | | 2.0 | – | V_{CCD} | V |
| I_{IL} | LOW level input current | $V_i = 0.4$ V | –400 | – | – | μ A |
| I_{IH} | HIGH level input current | $V_i = 2.7$ V | – | – | 20 | μ A |
| GATE A AND GATE B TTL INPUTS (SEE FIGS 4 AND 5) | | | | | | |
| V_{IL} | LOW level input voltage | | 0 | – | 0.8 | V |
| V_{IH} | HIGH level input voltage | | 2.0 | – | V_{CCD} | V |
| I_{IL} | LOW level input current | $V_i = 0.4$ V | –400 | – | – | μ A |
| I_{IH} | HIGH level input current | $V_i = 2.7$ V | – | – | 20 | μ A |
| t_w | pulse width | see Fig.5 | 2 | – | – | μ s |
| RPEAK INPUT (PIN 28) | | | | | | |
| $I_{28(min)}$ | minimum peak level current | $R_{28} = 0$ Ω | – | 80 | 150 | μ A |
| AGC INPUT (PIN 25) | | | | | | |
| $V_{25(min)}$ | AGC voltage for minimum gain | | – | 2.8 | – | V |
| $V_{25(max)}$ | AGC voltage for maximum gain | | – | 4.0 | – | V |
| | AGC output current | | see Table 2 | | | |
| CLAMP INPUT (PIN 24) | | | | | | |
| V_{24} | clamp voltage for code 128 output | | – | 3.5 | – | V |
| I_{24} | clamp output current | | see Table 3 | | | |

Video analog input interface

TDA8708A

| SYMBOL | PARAMETER | CONDITIONS | MIN. | TYP. | MAX. | UNIT |
|--|--|--|------|------------------|-----------|---------------|
| Video amplifier outputs | | | | | | |
| ANOUT OUTPUT (PIN 19) | | | | | | |
| $V_{19(p-p)}$ | AC output voltage (peak-to-peak value) | $V_{VIN} = 1.33 \text{ V (p-p)}$; $V_{25} = 3.6 \text{ V}$ | – | 1.33 | – | V |
| I_{19} | internal current source | $R_L = \infty$ | 2.0 | 2.5 | – | mA |
| $I_{O(p-p)}$ | output current driven by the load | $V_{ANOUT} = 1.33 \text{ V (p-p)}$; note 2 | – | – | 1.0 | mA |
| V_{19} | DC output voltage for black level | note 3 | – | $V_{CCA} - 2.24$ | – | V |
| Z_{19} | output impedance | | – | 20 | – | Ω |
| Video amplifier dynamic characteristics | | | | | | |
| α_{ct} | crosstalk between VIN inputs | $V_{CCA} = 4.75 \text{ to } 5.25 \text{ V}$ | – | –50 | –45 | dB |
| G_{diff} | differential gain | $V_{VIN} = 1.33 \text{ V (p-p)}$; $V_{25} = 3.6 \text{ V}$ | – | 2 | – | % |
| φ_{diff} | differential phase | $V_{VIN} = 1.33 \text{ V (p-p)}$; $V_{25} = 3.6 \text{ V}$ | – | 0.8 | – | deg |
| B | –3 dB bandwidth | | 12 | – | – | MHz |
| S/N | signal-to-noise ratio | note 4 | 60 | – | – | dB |
| SVRR1 | supply voltage ripple rejection | note 5 | – | 45 | – | dB |
| ΔG | gain range | see Fig.10 | –4.5 | – | +6.0 | dB |
| G_{stab} | gain stability as a function of supply voltage and temperature | see Fig.10 | – | – | 5 | % |
| Analog-to-digital converter inputs | | | | | | |
| CLK INPUT (PIN 5) | | | | | | |
| V_{IL} | LOW level input voltage | | 0 | – | 0.8 | V |
| V_{IH} | HIGH level input voltage | | 2.0 | – | V_{CCD} | V |
| I_{IL} | LOW level input current | $V_{clk} = 0.4 \text{ V}$ | –400 | – | – | μA |
| I_{IH} | HIGH level input current | $V_{clk} = 2.7 \text{ V}$ | – | – | 100 | μA |
| $ Z_i $ | input impedance | $f_{ik} = 10 \text{ MHz}$ | – | 4 | – | k Ω |
| C_i | input capacitance | $f_{ik} = 10 \text{ MHz}$ | – | 4.5 | – | pF |
| OF INPUT (3-STATE; SEE TABLE 4) | | | | | | |
| V_{IL} | LOW level input voltage | | 0 | – | 0.2 | V |
| V_{IH} | HIGH level input voltage | | 2.6 | – | V_{CCD} | V |
| V_O | input voltage in high impedance state | | – | 1.15 | – | V |
| I_{IL} | LOW level input current | | –370 | –300 | – | μA |
| I_{IH} | HIGH level input current | | – | 300 | 450 | μA |

Video analog input interface

TDA8708A

| SYMBOL | PARAMETER | CONDITIONS | MIN. | TYP. | MAX. | UNIT |
|--|--|---|------|------------------|-----------|------------|
| ADCIN INPUT (PIN 20; SEE TABLE 5) | | | | | | |
| V_{20} | input voltage | digital output = 00 | – | $V_{CCA} - 2.42$ | – | V |
| V_{20} | input voltage | digital output = 255 | – | $V_{CCA} - 1.41$ | – | V |
| $V_{20(p-p)}$ | input voltage amplitude (peak-to-peak value) | | – | 1.0 | – | V |
| I_{20} | input current | | – | 1.0 | 10 | μ A |
| $ Z_i $ | input impedance | $f = 6$ MHz | – | 50 | – | M Ω |
| C_i | input capacitance | $f = 6$ MHz | – | 1 | – | pF |
| Analog-to-digital converter outputs | | | | | | |
| DIGITAL OUTPUTS D0 TO D7 | | | | | | |
| V_{OL} | LOW level output voltage | $I_{OL} = 2$ mA | 0 | – | 0.6 | V |
| V_{OH} | HIGH level output voltage | $I_{OH} = -0.4$ mA | 2.4 | – | V_{CCD} | V |
| I_{OZ} | output current in 3-state mode | 0.4 V < $V_O < V_{CCD}$ | –20 | – | +20 | μ A |
| Switching characteristics | | | | | | |
| $f_{clk(max)}$ | maximum clock input frequency | see Fig.6; note 6 | 30 | 32 | – | MHz |
| Analog signal processing ($f_{clk} = 32$ MHz; see Fig.8) | | | | | | |
| G_{diff} | differential gain | $V_{20} = 1.0$ V (p-p); see Fig.3; note 7 | – | 2 | – | % |
| φ_{diff} | differential phase | see Fig.3; note 7 | – | 2 | – | deg |
| f_1 | fundamental harmonics (full-scale) | $f = 4.43$ MHz; note 7 | – | – | 0 | dB |
| f_{all} | harmonics (full-scale); all components | $f = 4.43$ MHz; note 7 | – | –55 | – | dB |
| SVRR2 | supply voltage ripple rejection | note 8 | – | 1 | 5 | %/V |
| Transfer function (see Fig.8) | | | | | | |
| ILE | DC integral linearity error | | – | – | ± 1 | LSB |
| DLE | DC differential linearity error | | – | – | ± 0.5 | LSB |
| ILE | AC integral linearity error | note 9 | – | – | ± 2 | LSB |
| Timing ($f_{clk} = 32$ MHz; see Figs 6, 7 and 8) | | | | | | |
| DIGITAL OUTPUTS ($C_L = 15$ pF; $I_{OL} = 2$ mA; $R_L = 2$ k Ω) | | | | | | |
| t_{ds} | sampling delay time | | – | 2 | – | ns |
| t_h | output hold time | | 6 | 8 | – | ns |
| t_d | output delay time | | – | 16 | 20 | ns |
| t_{dEZ} | 3-state delay time; output enable | | – | 19 | 25 | ns |
| t_{dDZ} | 3-state delay time; output disable | | – | 14 | 20 | ns |

Video analog input interface

TDA8708A

Notes

- 0 dB is obtained at the AGC amplifier when applying $V_{i(p-p)} = 1.33$ V.
- The output current at pin 19 should not exceed 1 mA. The load impedance Z_L should be referenced to V_{CCA} and defined as:
 - AC impedance ≥ 1 k Ω and the DC impedance > 2.7 k Ω .
 - The load impedance should be coupled directly to the output of the amplifier so that the DC voltage supplied by the clamp is not disturbed.
- Control mode 2 is selected.
- Signal-to-noise ratio measured with 5 MHz bandwidth:

$$\frac{S}{N} = 20 \log \frac{V_{ANOUTC(p-p)}}{V_{ANOUTY(RMS\ noise)}} \text{ at } B = 5 \text{ MHz.}$$

- The voltage ratio is expressed as:

$$SVRR1 = 20 \log \frac{\Delta V_{CCA}}{V_{CCA}} \times \frac{G}{\Delta G} \text{ for } V_i = 1 \text{ V (p-p), gain at 100 kHz} = 1 \text{ and 1 V supply variation.}$$

- It is recommended that the rise and fall times of the clock are ≈ 2 ns. In addition, a 'good layout' for the digital and analog grounds is recommended.
- These measurements are realized on analog signals after a digital-to-analog conversion (TDA8702 is used).
- The supply voltage rejection is the relative variation of the analog signal (full-scale signal at input) for 1 V of supply variation:

$$SVRR2 = \frac{\Delta(V_{I(00)} - V_{I(FF)}) + (V_{I(00)} - V_{I(FF)})}{\Delta V_{CCA}}$$

- Full-scale sine wave ($f = 4.4$ MHz; $f_{clk} = 27$ MHz).

Video analog input interface

TDA8708A

Table 1 Video input selection (CVBS).

| I1 | I0 | SELECTED INPUT |
|----|----|----------------|
| 0 | 0 | VIN0 |
| 0 | 1 | VIN1 |
| 1 | 0 | VIN2 |
| 1 | 1 | VIN2 |

Table 2 AGC output current.

| GATE A | GATE B | DIGITAL OUTPUT | I _{AGC} | MODE ⁽²⁾ |
|--------|------------------|------------------|-------------------|---------------------|
| 1 | 1 | output < 255 | -2.5 μA | 1 |
| | | output > 255 | I _{AGCM} | 1 |
| 0 | X ⁽¹⁾ | output < 248 | 0 μA | 2 |
| | | output > 248 | I _{AGCM} | 2 |
| 1 | 0 | output < 0 | +2.5 μA | 2 |
| | | 0 < output < 248 | -2.5 μA | 2 |
| | | output > 248 | I _{AGCM} | 2 |

Note

1. X = don't care.
2. Mode 2 can only be initialized with successive pulses on GATE A and GATE B (see Fig.5).

Table 5 Output coding and input voltage (typical values).

| STEP | V _{ADCIN} | BINARY OUTPUTS | | | | | | | | TWO'S COMPLEMENT | | | | | | | |
|-----------|---------------------------|----------------|----|----|----|----|----|----|----|------------------|----|----|----|----|----|----|----|
| | | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| Underflow | - | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | V _{CCA} - 2.41 V | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | - | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| . | - | . | . | . | . | . | . | . | . | . | . | . | . | . | . | . | . |
| . | - | . | . | . | . | . | . | . | . | . | . | . | . | . | . | . | . |
| 254 | - | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 255 | V _{CCA} - 1.41 V | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| Overflow | - | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

Table 3 CLAMP output current.

| GATE A | GATE B | DIGITAL OUTPUT | I _{CLAMP} | MODE |
|------------------|--------|------------------|---------------------|------|
| 1 | 1 | output < 0 | I _{CLAMPM} | 1 |
| | | output > 0 | -2.5 μA | 1 |
| X ⁽¹⁾ | 0 | X ⁽¹⁾ | 0 μA | 2 |
| 0 | 1 | output < 64 | +50 μA | 2 |
| | | 64 < output | -50 μA | 2 |

Note

1. X = don't care.

Table 4 OF input coding.



| OF | D0 TO D7 |
|-----------------------------|--------------------------|
| 0 | active, two's complement |
| 1 | high impedance |
| open circuit ⁽¹⁾ | active, binary |

Note

1. Use C ≥ 10 pF to DGND.



Video analog input interiace

TDA8708A





Video analog input interface

TDA8708A



Video analog input interface

TDA8708A



HM628128D Series

1 M SRAM (128-kword × 8-bit)

HITACHI

ADE-203-996 (Z)
Preliminary, Rev. 0.0
Jan. 20, 1999

Description

The Hitachi HM628128D Series is 1-Mbit static RAM organized 131,072-kword × 8-bit. HM628128D Series has realized higher density, higher performance and low power consumption by employing Hi-CMOS process technology. The HM628128D Series offers low power standby power dissipation; therefore, it is suitable for battery backup systems. It has package variations of standard 32-pin plastic DIP, standard 32-pin plastic SOP and standard 32-pin plastic TSOPI.

Features


- Single 5 V supply: 5 V ± 10%
- Access time: 55 ns/70 ns (max)
- Power dissipation
 - Active: 30 mW/MHz (typ)
 - Standby: 10 μW (typ)
- Completely static memory.
 - No clock or timing strobe required
- Equal access and cycle times
- Common data input and output
 - Three state output
- Directly TTL compatible all inputs
- Battery backup operation
 - 2 chip selection for battery backup

HM628128D Series

Ordering Information

| Type No. | Access time | Package |
|--------------------------------------|----------------|--|
| HM628128DLP-5 HM628128DLP-7 | 55 ns 70 ns | 600-mil 32-pin plastic DIP (DP-32) |
| HM628128DLP-5SL HM628128DLP-7SL | 55 ns 70 ns | |
| HM628128DLP-5UL HM628128DLP-7UL | 55 ns 70 ns | |
| HM628128DLFP-5 HM628128DLFP-7 | 55 ns 70 ns | 525-mil 32-pin plastic SOP (FP-32D) |
| HM628128DLFP-5SL HM628128DLFP-7SL | 55 ns 70 ns | |
| HM628128DLFP-5UL HM628128DLFP-7UL | 55 ns 70 ns | |
| HM628128DLTS-5 HM628128DLTS-7 | 55 ns 70 ns | 8 × 13.4 mm 32-pin plastic TSOP I (TFP-32DC) |
| HM628128DLTS-5SL HM628128DLTS-7SL | 55 ns 70 ns | |
| HM628128DLTS-5UL HM628128DLTS-7UL | 55 ns 70 ns | |
| HM628128DLT-5 HM628128DLT-7 | 55 ns 70 ns | Normal-bend type 8 × 20 mm 32-pin plastic TSOP I (TFP-32D) |
| HM628128DLT-5SL HM628128DLT-7SL | 55 ns 70 ns | |
| HM628128DLT-5UL HM628128DLT-7UL | 55 ns 70 ns | |
| HM628128DLR-5 HM628128DLR-7 | 55 ns 70 ns | Reverse-bend type 8 × 20 mm 32-pin plastic TSOP I (TFP-32DR) |
| HM628128DLR-5SL HM628128DLR-7SL | 55 ns 70 ns | |
| HM628128DLR-5UL HM628128DLR-7UL | 55 ns 70 ns | |

Pin Arrangement




Pin Description

| Pin name | Function |
|-----------------|-------------------|
| A0 to A16 | Address input |
| I/O0 to I/O7 | Data input/output |
| CS1 | Chip select 1 |
| CS2 | Chip select 2 |
| WE | Write enable |
| OE | Output enable |
| V _{CC} | Power supply |
| V _{SS} | Ground |
| NC | No connection |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HM628128D Series

Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HM628128D Series

Operation Table

| CS1 | CS2 | \overline{WE} | \overline{OE} | I/O | Operation |
|-----|-----|-----------------|-----------------|--------|----------------|
| H | H | x | x | High-Z | Standby |
| L | L | x | x | High-Z | Standby |
| L | L | x | x | High-Z | Standby |
| L | H | H | L | Dout | Read |
| L | H | L | H | Din | Write |
| L | H | L | L | Din | Write |
| L | H | H | H | High-Z | Output disable |

Note: H: V_{IH} , L: V_{IL} , x: V_{IH} or V_{IL}

Absolute Maximum Ratings

| Parameter | Symbol | Value | Unit |
|--|----------|-----------------------------|------|
| Power supply voltage relative to V_{SS} | V_{CC} | -0.5 to +7.0 | V |
| Terminal voltage on any pin relative to V_{SS} | V_T | -0.5*1 to $V_{CC} + 0.3$ *2 | V |
| Power dissipation | P_T | 1.0 | W |
| Storage temperature range | Tstg | -55 to +125 | °C |
| Storage temperature range under bias | Tbias | -20 to +85 | °C |

Notes: 1. V_T min: -1.5 V for pulse half-width \leq 30 ns
 2. Maximum voltage is +7.0 V

DC Operating Conditions

| Parameter | Symbol | Min | Typ | Max | Unit | Note |
|---------------------------|----------|------|-----|----------------|------|------|
| Supply voltage | V_{CC} | 4.5 | 5.0 | 5.5 | V | |
| | V_{SS} | 0 | 0 | 0 | V | |
| Input high voltage | V_{IH} | 2.2 | — | $V_{CC} + 0.3$ | V | |
| Input low voltage | V_{IL} | -0.3 | — | 0.8 | V | 1 |
| Ambient temperature range | T_a | -20 | — | +70 | °C | |

Note: 1. V_{IL} min: -1.5 V for pulse half-width \leq 30 ns

HM628128D Series

DC Characteristics

| Parameter | Symbol | Min | Typ* ¹ | Max | Unit | Test conditions |
|---------------------------|----------------|-----|-------------------|-----|---------------|---|
| Input leakage current | $ I_{L1} $ | — | — | 1 | μA | $V_{in} = V_{SS} \text{ to } V_{CC}$ |
| Output leakage current | $ I_{Lo} $ | — | — | 1 | μA | $\overline{CS1} = V_{IH}$ or $CS2 = V_{IL}$ or $\overline{OE} = V_{IH}$ or $\overline{WE} = V_{IL}$, $V_{IO} = V_{SS} \text{ to } V_{CC}$ |
| Operating current | I_{CC} | — | — | 15 | mA | $\overline{CS1} = V_{IL}$, $CS2 = V_{IH}$, others = V_{IH}/V_{IL} , $I_{IO} = 0 \text{ mA}$ |
| Average operating current | I_{CC1} | — | — | 60 | mA | Min cycle, duty = 100% $I_{IO} = 0 \text{ mA}$, $\overline{CS1} = V_{IL}$, $CS2 = V_{IH}$, Others = V_{IH}/V_{IL} |
| | I_{CC2} | — | 6 | 20 | mA | Cycle time = 1 μs , duty = 100%, $I_{IO} = 0 \text{ mA}$, $\overline{CS1} \leq 0.2 \text{ V}$, $CS2 \geq V_{CC} - 0.2 \text{ V}$, $V_{IH} \geq V_{CC} - 0.2 \text{ V}$, $V_{IL} \leq 0.2 \text{ V}$ |
| Standby current | I_{SB} | — | — | 2 | mA | (1) $\overline{CS1} = V_{IH}$, $CS2 = V_{IH}$, or (2) $CS2 = V_{IL}$ |
| | I_{SB1}^{*2} | — | 2 | 100 | μA | $0 \text{ V} \leq V_{in}$ (1) $0 \text{ V} \leq CS2 \leq 0.2 \text{ V}$ or (2) $\overline{CS1} \geq V_{CC} - 0.2 \text{ V}$, $CS2 \geq V_{CC} - 0.2 \text{ V}$ |
| | I_{SB1}^{*3} | — | 2 | 50 | μA | |
| | I_{SB1}^{*4} | — | 1 | 20 | μA | |
| Output high voltage | V_{OH} | 2.4 | — | — | V | $I_{OH} = -1 \text{ mA}$ |
| Output low voltage | V_{OL} | — | — | 0.4 | V | $I_{OL} = 2.1 \text{ mA}$ |

- Notes: 1. Typical values are at $V_{CC} = 5.0 \text{ V}$, $T_a = +25^\circ\text{C}$ and specified loading, and not guaranteed.
 2. This characteristics is guaranteed only for L version.
 3. This characteristics is guaranteed only for L-SL version.
 4. This characteristics is guaranteed only for L-UL version.

Capacitance ($T_a = +25^\circ\text{C}$, $f = 1 \text{ MHz}$)

| Parameter | Symbol | Typ | Max | Unit | Test conditions | Note |
|--------------------------|----------|-----|-----|-------------|------------------------|------|
| Input capacitance | C_{in} | — | 8 | pF | $V_{in} = 0 \text{ V}$ | 1 |
| Input/output capacitance | C_{IO} | — | 10 | pF | $V_{IO} = 0 \text{ V}$ | 1 |

Note: 1. This parameter is sampled and not 100% tested.

HM628128D Series

AC Characteristics ($T_a = -20$ to $+70^\circ\text{C}$, $V_{CC} = 5.0\text{ V} \pm 10\%$, unless otherwise noted.)

Test Conditions

- Input pulse levels: $V_{IL} = 0.8\text{ V}$, $V_{IH} = 2.4\text{ V}$
- Input rise and fall time: 5 ns
- Input timing reference levels: 1.5 V
- Output timing reference level: 1.5 V
- Output load: 1 TTL Gate+ CL (100 pF) (HM628128D-7)
1 TTL Gate+ CL (50 pF) (HM628128D-5)
(Including scope and jig)

Read Cycle

| Parameter | Symbol | HM628128D | | | | Unit | Notes |
|--------------------------------------|------------|-----------|-----|-----|-----|------|---------|
| | | -5 | | -7 | | | |
| | | Min | Max | Min | Max | | |
| Read cycle time | t_{RC} | 55 | — | 70 | — | ns | |
| Address access time | t_{AA} | — | 55 | — | 70 | ns | |
| Chip select access time | t_{ACS1} | — | 55 | — | 70 | ns | |
| | t_{ACS2} | — | 55 | — | 70 | ns | |
| Output enable to output valid | t_{OE} | — | 30 | — | 35 | ns | |
| Output hold from address change | t_{OH} | 10 | — | 10 | — | ns | |
| Chip selection to output in low-Z | t_{CLZ1} | 10 | — | 10 | — | ns | 2, 3 |
| | t_{CLZ2} | 10 | — | 10 | — | ns | 2, 3 |
| Output enable to output in low-Z | t_{OLZ} | 5 | — | 5 | — | ns | 2, 3 |
| Chip deselection to output in high-Z | t_{CHZ1} | 0 | 20 | 0 | 25 | ns | 1, 2, 3 |
| | t_{CHZ2} | 0 | 20 | 0 | 25 | ns | 1, 2, 3 |
| Output disable to output in high-Z | t_{OHZ} | 0 | 20 | 0 | 25 | ns | 1, 2, 3 |

HM628128D Series


Write Cycle

| HM628128D | | | | | | | |
|-------------------------------------|-----------|-----|-----|-----|-----|------|---------|
| | | -5 | | -7 | | | |
| Parameter | Symbol | Min | Max | Min | Max | Unit | Notes |
| Write cycle time | t_{WC} | 55 | — | 70 | — | ns | |
| Address valid to end of write | t_{AW} | 50 | — | 60 | — | ns | |
| Chip selection to end of write | t_{CW} | 50 | — | 60 | — | ns | 5 |
| Write pulse width | t_{WP} | 40 | — | 50 | — | ns | 4, 13 |
| Address setup time | t_{AS} | 0 | — | 0 | — | ns | 6 |
| Write recovery time | t_{WR} | 0 | — | 0 | — | ns | 7 |
| Data to write time overlap | t_{DW} | 20 | — | 25 | — | ns | |
| Data hold from write time | t_{DH} | 0 | — | 0 | — | ns | |
| Output active from output in high-Z | t_{OW} | 5 | — | 5 | — | ns | 2 |
| Output disable to output in high-Z | t_{OHZ} | 0 | 20 | 0 | 25 | ns | 1, 2, 8 |
| \overline{WE} to output in high-Z | t_{WHZ} | 0 | 20 | 0 | 25 | ns | 1, 2, 8 |

- Notes:
- t_{CHZ} , t_{OHZ} and t_{WHZ} are defined as the time at which the outputs achieve the open circuit conditions and are not referred to output voltage levels.
 - This parameter is sampled and not 100% tested.
 - At any given temperature and voltage condition, t_{HZ} max is less than t_{LZ} min both for a given device and from device to device.
 - A write occurs during the overlap (t_{WP}) of a low $\overline{CS1}$, a high CS2, and a low \overline{WE} . A write begins at the later transition of $\overline{CS1}$ going low, CS2 going high, or \overline{WE} going low. A write ends at the earlier transition of $\overline{CS1}$ going high, CS2 going low, or \overline{WE} going high. t_{WP} is measured from the beginning of write to the end of write.
 - t_{CW} is measured from $\overline{CS1}$ going low or CS2 going high to the end of write.
 - t_{AS} is measured from the address valid to the beginning of write.
 - t_{WR} is measured from the earlier of \overline{WE} or $\overline{CS1}$ going high or CS2 going low to the end of write cycle.
 - During this period, I/O pins are in the output state; therefore, the input signals of the opposite phase to the outputs must not be applied.
 - If the $\overline{CS1}$ goes low or CS2 going high simultaneously with \overline{WE} going low or after \overline{WE} going low, the output remain in a high impedance state.
 - Dout is the same phase of the write data of this write cycle.
 - Dout is the read data of next address.
 - If $\overline{CS1}$ is low and CS2 high during this period, I/O pins are in the output state. Therefore, the input signals of the opposite phase to the outputs must not be applied to them.
 - In the write cycle with \overline{OE} low fixed, t_{WP} must satisfy the following equation to avoid a problem of data bus contention. $t_{WP} \geq t_{DW} \text{ min} + t_{WHZ} \text{ max}$


Timing Waveforms

Read Cycle ($\overline{WE} = V_{IH}$)




HM628128D Series

Write Cycle (1) ($\overline{\text{OE}}$ Clock)



Write Cycle (2) ($\overline{OE} = V_{IL}$)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการชิ้นนี้สำเร็จลุล่วงไปได้ด้วยดี ขอขอบพระคุณ อาจารย์ชินภัทร นันทจิวงกรชัย เป็นอย่างสูง ที่ให้ความรู้, คำปรึกษา และคำแนะนำต่างๆ ในโครงการ รวมทั้งอุปกรณ์ต่างๆ และสถานที่ทำโครงการนี้ ขอขอบพระคุณ บิดา-มารดาที่ให้อำนาจใจ, คำปรึกษา, คำแนะนำ และความช่วยเหลือต่างๆตลอดมา อีกทั้งขอขอบคุณเพื่อนๆทุกคน และผู้ที่เกี่ยวข้อง ที่ให้ความช่วยเหลือในด้านต่างๆ เป็นอย่างดี

..... ศศิธร คำสกุล

(นางสาวศศิธร คำสกุล)

..... สุวิมล ลิ่มประภาศิริกุล

(นางสาวสุวิมล ลิ่มประภาศิริกุล)

..... เอกภพ ชุมดี

(นายเอกภพ ชุมดี)

ผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ดร.ธวัช เมฆสุวรรณค์ , นาย โยชิตะชี ชาวามูระ , “เทคนิคการซ่อมเครื่องรับโทรทัศน์” , บริษัท สำนักพิมพ์ดวงกมล , 295 หน้า , 2526 .
2. บุญชาติ เนติศักดิ์ , “ ทฤษฎีและปฏิบัติเครื่องรับโทรทัศน์ เล่ม1 ” , บริษัท ซีเอ็ดดูเคชั่น จำกัด (มหาชน) , 400 หน้า , 2541 .
3. ปรัชญนันท์ นิลสุข , “ ทฤษฎีและปฏิบัติเครื่องรับโทรทัศน์เบื้องต้น ” , บริษัท สำนักพิมพ์ดวงกมล , 256 หน้า , 2541 .
4. เจน สงสัมพันธ์ , นิคม อนันต์ทิพย์ , “ เทคโนโลยีโทรทัศน์ ” , สถาบันอิเล็กทรอนิกส์กรุงเทพ , หน้า 23 – 50 , 2535 .
5. G.H HUTSON C.ENG ., A.M.I.E.R.E. , “ Television Receiver Theory Part 1 ” , EDWARD ARNOLD (Publishers) LTD., LONDON , 239 หน้า .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้