

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ระบบส่งสัญญาณดิจิทัลแบบไร้สายสำหรับห้องไอซียู

Digital Wireless Transmission for an ICU



โดย  
นาย พงศ์พันธ์ จันทรวารี  
นาย สมภพ คำผิง  
นาย สุนทร หาวิชิต

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2542

เลขหน้  
เลขทะเบียน 36879  
ณ, เดือน, ปี 29 ส.ค. 2543

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุที่เปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบส่งสัญญาณดิจิทัลแบบไร้สายสำหรับห้องไอซียู

Digital Wireless Transmission for an ICU

โดย

นาย พงศ์พันธ์ จันทรวารี 40013179

นาย สมภพ คำผิง 40013189

นาย สุเนตร หาวิชิต 40013193

อาจารย์ที่ปรึกษา

ผศ. ประภากร สุวรรณะ

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2542

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2542

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบส่งสัญญาณดิจิทัลแบบไร้สายสำหรับห้องไอซียู

ผู้จัดทำ

นาย พงศ์พันธ์ จันทรวารี เลขประจำตัว 40013179

นาย สมภพ คำผิง เลขประจำตัว 40013189

นาย สุเนตร หาวิชิต เลขประจำตัว 40013193



.....อาจารย์ที่ปรึกษา

(ศศ.ประภากร สุวรรณะ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

รายงานฉบับนี้ จัดทำขึ้นเพื่อประกอบการทำโครงการ “ระบบส่งสัญญาณดิจิทัลแบบไร้สายสำหรับห้องไอซียู” ผู้จัดทำหวังว่าจะเป็นประโยชน์แก่ผู้ที่ต้องการศึกษาและพัฒนาเกี่ยวกับการส่งสัญญาณดิจิทัลแบบไร้สาย ซึ่งโครงการนี้สำเร็จลงได้ก็เนื่องจากรับความกรุณา และคำแนะนำต่างๆ จากอาจารย์ ประภากร สุวรรณะ อย่างเป็นทางการ และเป็นกันเอง จึงขอขอบพระคุณเป็นอย่างสูงไว้ ณ ที่นี้ด้วย นอกจากนี้ยังขอขอบคุณ เพื่อนๆ พี่ๆ และผู้มีส่วนเกี่ยวข้องทุกคนที่คอยให้ความช่วยเหลือ ให้คำแนะนำ และกำลังใจด้วยดีเสมอมา หากรายงานฉบับนี้อำนวยประโยชน์แก่ผู้ที่ต้องการจะศึกษาก็ขอความดีนั้น จงสำเร็จแก่ครู อาจารย์ และผู้มีพระคุณทั้งหลายดังที่กล่าวมา และหากมีข้อผิดพลาดประการใด ผู้จัดทำขอน้อมรับไว้แต่เพียงผู้เดียว และขออภัยไว้ ณ ที่นี้ด้วย

พงศ์พันธ์ จันทรวารี

(นาย พงศ์พันธ์ จันทรวารี)

สมภพ คำผิง

(นาย สมภพ คำผิง)

สุนทร หาวิจิต

(นาย สุนทร หาวิจิต)

ผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ระบบส่งสัญญาณดิจิทัลแบบไร้สายสำหรับห้องไอซียู

นาย พงศ์พันธ์ จันทรวารี

นาย สมภพ คำผิง

นาย สุเนตร หาวิชิต

ผศ. ประภากร สุวรรณะ (อาจารย์ที่ปรึกษา)

ปีการศึกษา 2542

### บทคัดย่อ

ปฏิญานีพจน์นี้ เป็นการออกแบบระบบการรับส่งสัญญาณความถี่ต่ำแบบไร้สาย สามารถนำไปประยุกต์ใช้งานในระบบโทรมาตรสำหรับห้องไอซียู โดยทางด้านส่งจะประกอบด้วยแถบความถี่สูงสุดของช่องสัญญาณที่ 1 คือ 200 เฮิรตซ์ และแถบความถี่สูงสุดของช่องสัญญาณที่ 2 กับช่องสัญญาณที่ 3 คือ 100 เฮิรตซ์ โดยจะนำสัญญาณอนาล็อกอินพุตทั้ง 3 ช่องสัญญาณ ผ่านการมัลติเพล็กซ์แบบแบ่งเวลา (TDM) เพื่อแปลงเป็นสัญญาณดิจิทัลขนาด 8 บิต สัญญาณที่ได้จะเป็นสัญญาณดิจิทัลแบบขนาน แล้วนำมาเปลี่ยนเป็นสัญญาณข้อมูลแบบอนุกรมด้วยอัตราเร็ว 6,400 บิตต่อวินาที จากนั้นนำมอดูเลตแบบเอฟเอสเค(FSK) เพื่อเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก และนำไปมอดูเลตแบบเอฟเอ็ม(FM) ในย่านความถี่ 81.0-87.0 เมกะเฮิรตซ์ ส่งออกอากาศ โดยทางด้านรับจะทำกระบวนการต่างๆย้อนกลับกับทางเครื่องส่งจนได้สัญญาณทั้ง 3 ช่องสัญญาณออกมา ซึ่งในการรับส่งสัญญาณทั้งเครื่องรับและเครื่องส่ง จะใช้หลักการของเฟสล็อกลูป (PLL) มาช่วยในการสังเคราะห์และควบคุมความถี่ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Digital Wireless Transmission for an ICU

Mr.Phongphun Juntharawaree

Mr.Somphop Komphong

Mr.Sunath Hawichit

Assist. Prof. Praphakorn Suwanna (Advisor)

Year 1999

### Abstract

This project is the digital wireless transmission for an ICU designed for wireless and low frequency signal transmission and reception system. It can be applied into telemetry system for an ICU monitor. The transmitter consists of 3 channels : CH.1, CH.2 and CH.3 .The first channel has the maximum desired frequency 200 Hz, 100 Hz for CH.2 and CH.3 ,respectively. These channel's signals will be passed through Time Division Multiplex (TDM), converted from analog signal into digital signal 8 bits. After the signals pass through TDM ,still be parallel digital signals. The signals will be changed into serial form with the rate of 6400 bits per second. Next, the signals will be modulated by Frequency Shift Keying (FSK) to convert the digital signals to analog signals then will be passed through Frequency Modulation (FM) in the Very High Frequency (VHF) band 81.0-87.0 MHz and transmit to an antenna. The Receiver has the reverse process as the transmitter process. Finally, we have got 3 channels of signal at receiver's output .The transmitter and receiver uses Phase Locked Loop (PLL) as the frequency synthesis and controls frequency.

## สารบัญ

	หน้า
กิตติกรรมประกาศ	I
บทคัดย่อ	II
Abstract	III
สารบัญ	IV
<b>บทที่ 1 บทนำ</b>	<b>1</b>
1.1 วัตถุประสงค์	1
1.2 คุณสมบัติของปริภูมิอนุพันธ์	2
<b>บทที่ 2 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลและการมัลติเพล็กซ์</b>	<b>5</b>
2.1 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	6
2.1.1 การสุ่ม (Sampling)	6
2.1.2 การจัดระดับสัญญาณ (Quantization)	10
2.2.3 การเข้ารหัส (Coding)	11
2.2 การทำงานของอุปกรณ์ที่สำคัญในส่วนของภาคมัลติเพล็กซ์แบบแบ่งเวลา	12
2.2.1 TL062 (LPF และส่วนของการยกระดับสัญญาณ	12
2.2.2 ADC0808	14
2.2.3 74HC165	16
2.2.4 74123	18
2.2.5 74HC390	20
2.2.6 74HC4040	22
2.2.7 74HC4017	25
<b>บทที่ 3 การมอดูเลตและดีมอดูเลตแบบเอฟเอสเค</b>	<b>28</b>
3.1 สัญญาณเอฟเอสเค	28
3.2 การมอดูเลตเอฟเอสเค	29
3.3 แบนด์วิคท์ของเอฟเอสเค	30
3.4 การทำงานของอุปกรณ์ต่างๆในส่วนของการมอดูเลตแบบเอฟเอสเค	34
3.4.1 XR-2206	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.2 MC14066	37
3.5 การคีมอคคูเลตเอฟเอสเค	38
3.6 การทำงานของอุปกรณ์ต่างๆ ในส่วนของการคีมอคคูเลตแบบเอฟเอสเค	39
3.6.1 XR-2211	39
3.6.2 74HC123	42
<b>บทที่ 4 การมอคคูเลตและคีมอคคูเลตทางความถี่</b>	45
4.1 สัญญาณเอฟเอ็ม	45
4.2 ไซค์แบนด์และแบนด์วิดท์ของเอฟเอ็ม	46
4.2.1 คำนวณการมอคคูเลต	47
4.2.2 ไซค์แบนด์ของเอฟเอ็ม	47
4.2.3 แบนด์วิดท์ของสัญญาณเอฟเอ็ม	48
4.3 การทำงานของอุปกรณ์ที่สำคัญในส่วนของภาคมอคคูเลตแบบเอฟเอ็ม	49
4.3.1 MC1496	49
4.3.2 SA602	50
<b>บทที่ 5 การสังเคราะห์ความถี่</b>	53
5.1 วิธีการสังเคราะห์ความถี่	53
5.2 หลักการของเฟสล็อกกลูป	54
5.3 การใช้เฟสล็อกกลูปในการสังเคราะห์ความถี่	55
5.4 การสังเคราะห์ความถี่ในระบบรับส่งเอฟเอ็ม	57
5.5 คุณสมบัติของวงจรสังเคราะห์ความถี่	57
5.6 วงจรออสซิลเลเตอร์แบบใช้ชิ้นผลึก	58
5.6.1 ชิ้นผลึกที่ใช้กำเนิดความถี่	58
5.6.2 วงจรออสซิลเลเตอร์แบบใช้ชิ้นผลึก	60
5.7 การทำงานของอุปกรณ์ที่สำคัญในส่วนของภาคสังเคราะห์ความถี่	62
5.7.1 MC145151	62
<b>บทที่ 6 การออกแบบและการทำงานของวงจร</b>	63
6.1 บล็อกไดอะแกรมของโครงการทั้งหมด	63
6.1.1 บล็อกไดอะแกรมภาคส่ง	64
6.1.2 บล็อกไดอะแกรมภาครับ	66

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 การทำงานของวงจรภาคตั้ง	69
6.2.1 การทำงานของวงจรภาคมีลติเพ็ล็กซ์แบบแบ่งเวลา	70
6.2.2 การทำงานของวงจรภาคมอดูเลตแบบเอฟเอสเค	71
6.2.3 การทำงานของวงจรภาคมอดูเลตแบบเอฟเอ็ม	73
6.2.3 การทำงานของวงจรภาคขยายสัญญาณความถี่สูง	75
6.3 การทำงานของภาครับ	80
6.3.1 การทำงานของวงจรภาคคีมอดูเลตแบบเอฟเอ็ม	80
6.3.2 การทำงานของวงจรภาคคีมอดูเลตแบบเอฟเอสเค	81
6.3.3 การทำงานของวงจรภาคคีมลติเพ็ล็กซ์แบบแบ่งเวลา	81
<b>บทที่ 7 การทดลองและผลการทดลอง</b>	<b>86</b>
7.1 การวัดสัญญาณที่จุดต่างๆของภาคตั้ง	86
7.1.1 ภาคมีลติเพ็ล็กซ์แบบแบ่งเวลา	86
7.1.2 ภาคมอดูเลตแบบเอฟเอสเค	89
7.1.3 ภาคมอดูเลตแบบเอฟเอ็ม	93
7.1.4 ภาคขยายสัญญาณความถี่สูง	96
7.2 การวัดสัญญาณที่จุดต่างๆของภาครับ	97
7.2.1 ภาคคีมอดูเลตแบบเอฟเอ็ม	97
7.2.2 ภาคคีมอดูเลตแบบเอฟเอสเค	99
7.2.3 ภาคคีมลติเพ็ล็กซ์แบบแบ่งเวลา	99
<b>บทที่ 8 สรุปและวิจารณ์ผลการทดลอง</b>	<b>100</b>
บรรณานุกรม	102
ภาคผนวก	103

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

หน้า

รูปที่ 1.1 แสดงบล็อกไดอะแกรมของปริยญาณินท์	2
รูปที่ 2.1 แสดงขั้นตอนพื้นฐานการเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	5
รูปที่ 2.2 แสดงวงจรกรองความถี่ต่ำผ่าน	12
รูปที่ 2.3 แสดงวงจรยกระดับสัญญาณจากราวนจาก 0 โวลต์ เป็น +2.5 โวลต์	13
รูปที่ 2.4 แสดงการเปลี่ยนสัญญาณขนาด 3 บิต	15
รูปที่ 2.5 แสดงส่วนของวงจรเปลี่ยนสัญญาณ โดยไอซีเบอร์ ADC0808	16
รูปที่ 2.6 แสดง ไดอะแกรมเวลา(Timing diagram) ของไอซีเบอร์ ADC0808	16
รูปที่ 2.7 แสดงโครงสร้าง ไอซี 74HC165	17
รูปที่ 2.8 แสดงโครงสร้างบล็อกไดอะแกรมภายในและตารางการทำงานของ ไอซี 74HC165	17
รูปที่ 2.9 แสดงไดอะแกรมเวลาของ 74HC165	17
รูปที่ 2.10 แสดงวงจรส่วนเปลี่ยนสัญญาณดิจิทัลขนานเป็นอนุกรมความเร็ว 6400 เฮิรตซ์	18
รูปที่ 2.11 แสดง โครงสร้างภายในและตารางการทำงานของ ไอซี 74123	19
รูปที่ 2.12 กราฟแสดงความสัมพันธ์ของค่า $R_{ext}$ และ $C_{ext}$ ที่ค่าช่วงเวลา $t_w$ ต่าง ๆ	19
รูปที่ 2.13 แสดงวงจรการทำงานของ ไอซีเบอร์ 74123	20
รูปที่ 2.14 แสดงลักษณะ โครงสร้างของ ไอซีเบอร์ 74HC390	20
รูปที่ 2.15 แสดงวงจรส่วนหารความถี่โดย ไอซีเบอร์ 74HC390	21
รูปที่ 2.16 แสดงรูปสัญญาณนาฬิกาจากการหารความถี่ด้วย ไอซีเบอร์ 74HC390	21
รูปที่ 2.17 แสดง ไดอะแกรมเวลาการรีเซ็ตของ ไอซีเบอร์ 74HC390	22
รูปที่ 2.18 แสดงลักษณะ โครงสร้างของ ไอซีเบอร์ 74HC4040	23
รูปที่ 2.19 แสดง ไดอะแกรมเวลาของ ไอซีเบอร์ 74HC4040	24
รูปที่ 2.20 แสดงวงจรในส่วนการสร้างสัญญาณ 6400 เฮิรตซ์ และ 800 เฮิรตซ์ โดยใช้ ไอซีเบอร์ 74HC4040	24
รูปที่ 2.21 แสดง โครงสร้างภายในของ ไอซี 74HC4017	25
รูปที่ 2.21 (ต่อ) แสดง โครงสร้างของ ไอซีเบอร์ 74HC4017	25
รูปที่ 2.22 แสดงวงจรในส่วนของ ไอซีเบอร์ 74HC4017	26
รูปที่ 2.23 แสดง ไดอะแกรมเวลาการทำงานของ ไอซี 74HC4017	26
รูปที่ 3.1 แสดงการมอดคูลเตอร์ไบนารี เอฟเอสเค	30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 3.2 การมอดูเลตแบบเอฟเอสเค	31
รูปที่ 3.3 สเปกตรัมเข้าที่พหุของเอฟเอสเค จากตัวอย่าง 1.1	34
รูปที่ 3.4 แสดงบล็อกไดอะแกรมของ XR-2206	35
รูปที่ 3.5 วงจรกำเนิดสัญญาณซายน์เอฟเอสเค (Sinusoidal FSK generator)	35
รูปที่ 3.6 ตัวอย่างในการใช้งานของ MC 14066	37
รูปที่ 3.7 แสดงการทำงานของเฟสล็อกดูเพล็กซ์เอฟเอสเคมอดูเลเตอร์	38
รูปที่ 3.8 บล็อกไดอะแกรมของ XR-2211	39
รูปที่ 3.9 แสดงวงจรเอฟเอสเคมอดูเลเตอร์ที่ใช้งาน	42
รูปที่ 3.10 แสดงถึง โครงสร้างภายใน ไดอะแกรมเวลา และตารางความจริงของไอซี 74HC123	43
รูปที่ 4.1 สัญญาณเอฟเอ็ม	45
รูปที่ 4.2 กราฟแสดงแอมพลิจูดของพาหะและ ไซด์แบนด์ในระบบเอฟเอ็ม	47
รูปที่ 4.3 แสดงการกระจายคลื่นพาหะและ ไซด์แบนด์ที่ดัชนีการมอดูเลตค่าต่างๆ	48
รูปที่ 4.4 โครงสร้างภายในและตำแหน่งขาของไอซี MC1496	49
รูปที่ 4.5 วงจรภายในและบล็อก ไดอะแกรมการทำงาน	51
รูปที่ 4.6 ลักษณะการต่อสัญญาณด้านอินพุท	51
รูปที่ 4.7 ลักษณะการต่อสัญญาณด้านเอาท์พุท	52
รูปที่ 5.1 บล็อกไดอะแกรมการทำงานของเฟสล็อกดูเพล็กซ์	54
รูปที่ 5.2 บล็อกไดอะแกรมของการสังเคราะห์ความถี่โดยเฟสล็อกดูเพล็กซ์	56
รูปที่ 5.3 ชั้นผลึกที่ใช้กำเนิดความถี่	59
รูปที่ 5.4 แสดงคุณสมบัติของคาร์บอนแอคเตนซ์	60
รูปที่ 5.5 วงจรออสซิลเลเตอร์แบบต่อกัน 3 จุด	61
รูปที่ 5.6 ตารางแสดงรูปแบบพื้นฐานของวงจรรออสซิลเลเตอร์แบบใช้ชั้นผลึก	61
รูปที่ 5.7 แสดงวงจรพื้นฐานของวงจรรออสซิลเลเตอร์แบบใช้ชั้นผลึก	61
รูปที่ 5.8 บล็อกไดอะแกรมของไอซี MC145151	62
รูปที่ 6.1 แสดงบล็อกไดอะแกรมของโครงการ	63
รูปที่ 6.2 แสดงบล็อกไดอะแกรมส่วนมัลติเพล็กซ์แบบแบ่งเวลา	64

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 6.3 บล็อกไดอะแกรมการทำงานของส่วนมอดูเลตเอฟเอสเค	65
รูปที่ 6.4 บล็อกไดอะแกรมแสดงการทำงานของส่วนมอดูเลตแบบเอฟเอ็ม	66
รูปที่ 6.5 บล็อกไดอะแกรมการทำงานของส่วนดีมอดูเลตเอฟเอ็ม	67
รูปที่ 6.6 บล็อกไดอะแกรมการทำงานของส่วนดีมอดูเลตเอฟเอสเค	68
รูปที่ 6.7 บล็อกไดอะแกรมการทำงานของส่วนดีมัลติเพล็กซ์แบบแบ่งเวลา	69
รูปที่ 6.8 วงจรมัลติเพล็กซ์แบบแบ่งเวลา(Time Division Multiplex)	76
รูปที่ 6.9 วงจรมอดูเลตแบบเอฟเอสเค(FSK Modulate)	77
รูปที่ 6.10 วงจรมอดูเลตแบบเอฟเอ็ม(FM Modulate)	78
รูปที่ 6.11 วงจรขยายสัญญาณความถี่สูง(RF Amplifier)	79
รูปที่ 6.12 วงจรดีมอดูเลตเอฟเอ็ม(FM Demodulate)	83
รูปที่ 6.13 วงจรดีมอดูเลตแบบเอฟเอสเค(FSK Demodulate)	84
รูปที่ 6.14 วงจรดีมัลติเพล็กซ์แบบแบ่งเวลา(Time Division Demultiplex)	85
รูปที่ 7.1 สัญญาณนาฬิกาที่ใช้ในการสแกนสัญญาณทั้ง 3 ช่อง	87
รูปที่ 7.2 สัญญาณที่ได้จากคริสตอลความถี่ 10.24 เมกะเฮิร์ตซ์	87
รูปที่ 7.3 สัญญาณนาฬิกาที่ใช้ในการควบคุมจังหวะการทำงาน	88
รูปที่ 7.4 สัญญาณที่ใช้ในการเลื่อนข้อมูลแบบอนุกรม 6,400บิตต่อวินาที	88
รูปที่ 7.5 สัญญาณสี่เหลี่ยมที่ใช้ในการสร้างสัญญาณซิงค์	89
รูปที่ 7.6 สัญญาณข้อมูลที่สภาวะลอจิก "1" เมื่อผ่านการมอดูเลตแบบเอฟเอสเค	90
รูปที่ 7.7 สัญญาณข้อมูลที่สภาวะลอจิก "0" เมื่อผ่านการมอดูเลตแบบเอฟเอสเค	90
รูปที่ 7.8 สัญญาณซายน์ที่ได้จากวงจรกรองความถี่ต่ำผ่าน 4 อันดับ	91
รูปที่ 7.9 สัญญาณซิงค์ความถี่ 3.2 กิโลเฮิร์ตซ์ที่สภาวะลอจิก "1"	92
รูปที่ 7.10 สัญญาณซิงค์ความถี่ 0 เฮิร์ตซ์ที่สภาวะลอจิก "0"	92
รูปที่ 7.11 สัญญาณซายน์ความถี่ 90.0 เมกะเฮิร์ตซ์จากวงจรออสซิลเลเตอร์	93
รูปที่ 7.12 สัญญาณเข้าที่พหุจากวงจรมิกเซอร์เมื่อ VCO มีความถี่ 87.0 เมกะเฮิร์ตซ์	94
รูปที่ 7.13 สัญญาณเข้าที่พหุจากวงจรมิกเซอร์เมื่อ VCO มีความถี่ 81.0 เมกะเฮิร์ตซ์	94
รูปที่ 7.14 สัญญาณความถี่ 81.0 เมกะเฮิร์ตซ์ที่ได้จากวงจร VCO	95
รูปที่ 7.15 สัญญาณความถี่ 87.0 เมกะเฮิร์ตซ์ที่ได้จากวงจร VCO	95
รูปที่ 7.16 สัญญาณที่ผ่านวงจรขยายสัญญาณความถี่สูง	97

	หน้า
รูปที่ 7.17 สัญญาณความถี่ 91.7 เมกะเฮิรตซ์จากวงจร VCO	98
รูปที่ 7.18 สัญญาณความถี่ 97.7 เมกะเฮิรตซ์จากวงจร VCO	98
รูปที่ 7.19 สัญญาณความถี่กลางที่ได้จากการผสมของสัญญาณจาก LO และสัญญาณที่รับเข้ามา	99



## สารบัญตาราง

	หน้า
ตารางที่ 2.1 รหัสตำแหน่งของสัญญาณแต่ละช่อง	14
ตารางที่ 3.1 ตาราง Bessel function	33
ตารางที่ 7.1 ตารางเลือกค่าความถี่วงจรของเฟสล็อกคูล์ป	96



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

ในปัจจุบันเทคโนโลยีทางการแพทย์ได้ก้าวสู่ความทันสมัยมาก มีการนำเทคโนโลยีชั้นสูงมาใช้ในการรักษาคนไข้ การรักษาของแพทย์ในปัจจุบันก็มีความน่าเชื่อถือมากขึ้น และสิ่งที่สำคัญประการหนึ่งในกระบวนการรักษาของแพทย์ก็คือ การเฝ้าดูอาการของคนไข้หลังการรักษา เพื่อจะดูว่าอาการของคนไข้เป็นอย่างไร หลังจากได้รับการรักษาของแพทย์ในแต่ละครั้ง


ซึ่งการเฝ้าดูอาการคนไข้ของแพทย์นั้น แพทย์ก็สามารถทำได้โดยการใช้เครื่องมือตรวจวัดการทำงานของอวัยวะต่าง ๆ ในร่างกายของคนไข้ ว่ามีการทำงานที่เป็นปกติหรือไม่ โดยในทางการแพทย์ก็จะมีเครื่องมือที่ทันสมัย เพื่อใช้ในการวัดสัญญาณในร่างกายของคนเรา ไม่ว่าจะเป็นสัญญาณคลื่นไฟฟ้าหัวใจ, สัญญาณคลื่นไฟฟ้าสมอง เป็นต้น

ถึงแม้จะมีเครื่องมือวัดสัญญาณในร่างกายที่ทันสมัย แต่ก็ต้องใช้เจ้าหน้าที่ในการเดินตรวจตราสัญญาณจากเครื่องวัด ตามเตียงของคนไข้ต่างๆ ซึ่งจะเห็นได้ว่าถ้าปริมาณของคนไข้มีจำนวนมาก จะเป็นการไม่สะดวกต่อการเฝ้าดูอาการของคนไข้แต่ละคน ดังนั้นการส่งสัญญาณทางการแพทย์ทางไกลแบบไร้สายจะมีประโยชน์อย่างมาก ทั้งทางด้านความสะดวกและความเร็วในการตรวจวัดอาการของคนไข้ ตลอดจนความเป็นระเบียบของสถานที่โดยแพทย์สามารถที่จะเฝ้าดูอาการคนไข้แต่ละคนจากห้องควบคุมเพียงห้องเดียวได้ และยังเป็นการแก้ปัญหาความต้องการบุคลากรที่ขาดแคลนอีกด้วย

### 1.1 วัตถุประสงค์

ปริญญานิพนธ์นี้ ต้องการนำสัญญาณที่ได้จากการวัดทางการแพทย์เช่น สัญญาณคลื่นไฟฟ้าหัวใจ (Electrocardiogram : ECG,EKG) , สัญญาณคลื่นไฟฟ้าสมอง ซึ่งเป็นสัญญาณความถี่ต่ำ โดยปกติจะมีความถี่ไม่เกิน 200 เฮิร์ตซ์ จำนวน 3 ช่องสัญญาณ ผ่านการมัลติเพล็กซ์สัญญาณแบบแบ่งตามเวลา เพื่อให้สามารถรวมจำนวนช่องสัญญาณเหลือเพียง 1 ช่องสัญญาณในการส่ง และเปลี่ยนสัญญาณอนาล็อกที่ได้ เป็นสัญญาณดิจิทัลขนาด 8 บิตแบบอนุกรม เพื่อมอดูเลตสัญญาณแบบเอฟเอสเค (FSK:Frequency Shift Keying) และในภาคส่งสัญญาณความถี่สูงเป็นการมอดูเลตแบบความถี่(Frequency Modulation:FM) ซึ่งจะให้ความถี่พาหะย่าน 81.0-87.0 เมกะเฮิร์ตซ์ โดยความถี่ย่านดังกล่าวใช้การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ๊ป และส่งออกอากาศแบบไร้สาย (Wireless) บล็อกไดอะแกรมการทำงานของปริญญานิพนธ์นี้แสดงได้ดังรูปที่ 1.1

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.1 แสดงบล็อกไดอะแกรมของปริยญาณิพนธ์

ในส่วนของภาครับ สามารถรับสัญญาณที่ส่งมาจากเครื่องส่งและนำสัญญาณข้อมูลจากสัญญาณพาหะคืนกลับมาโดยข้อมูลข่าวสารที่ส่งมาไม่ผิดพลาด

ซึ่งปริยญาณิพนธ์นี้ จะเป็นประโยชน์ต่อทางการแพทย์อย่างมาก ในการช่วยลดบุคลากรในการที่ต้องเฝ้าดูอาการของคนไข้ และยังเป็นการลดความผิดพลาดจากการที่มีจำนวนพนักงานมากด้วย และจากการที่ปริยญาณิพนธ์นี้ เป็นเครื่องรับส่งความถี่สูงแบบไร้สาย ดังนั้นจึงสะดวกในการนำปริยญาณิพนธ์นี้ไปประยุกต์ใช้งานในสถานที่ต่าง ๆ เพราะไม่ต้องมีการเดินสายสัญญาณเพิ่มในอาคารสถานที่

## 1.2 คุณสมบัติของปริยญาณิพนธ์

ปริยญาณิพนธ์นี้ ถูกออกแบบให้สามารถรับส่งสัญญาณได้พร้อมกัน 3 ช่องสัญญาณ โดยช่องสัญญาณที่ 1 (Channel 1 : CH1) สามารถรับส่งสัญญาณที่มีความถี่ได้ไม่เกิน 200 เฮิรตซ์ สำหรับช่องสัญญาณที่ 2 (Channel 2 : CH2) และช่องสัญญาณที่ 3 (Channel : CH3) สามารถรับส่งสัญญาณที่มีความถี่ได้ไม่เกิน 100 เฮิรตซ์ โดยสัญญาณทั้ง 3 ช่องสามารถรับเข้ามาได้พร้อมกัน ผ่านการมัลติเพล็กซ์สัญญาณแบบแบ่งตามเวลา (Time Division Multiplex :TDM) เพื่อที่จะสามารถรวมสัญญาณทั้ง 3 ช่องส่งออกโดยคลื่นพาหะเดียว นั่นคือเหลือ 1 ช่องสัญญาณในการส่ง สัญญาณทั้ง 3 ช่องสัญญาณ ที่ผ่านการมัลติเพล็กซ์ จะถูกส่งต่อไปยังส่วนแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (Analog to Digital Converter : ADC) เพื่อแปลงสัญญาณอนาล็อกที่ได้จากการมัลติเพล็กซ์ให้เป็นสัญญาณดิจิทัล

ในการมัลติเพล็กซ์สัญญาณแบบแบ่งตามเวลานั้น โดยทฤษฎีของการสุ่มสัญญาณ (Sampling) ต้องใช้สัญญาณสุ่มที่มีอัตราการสุ่ม (Sampling rate) มากกว่า 2 เท่า ของความถี่

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิฉะนั้นผู้ใดเห็นจำเป็นต้องแจ้งให้ทราบแก่ผู้ถือลิขสิทธิ์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ต้องการสุ่ม เพื่อที่จะสามารถนำสัญญาณกลับคืนมาได้ในภาครับ นั่นคือสำหรับสัญญาณช่องที่ 1 จะต้องใช้อัตราการสุ่มสัญญาณที่ 400 เฮิรตซ์ และส่วนของสัญญาณช่องที่ 2 และ 3 จะต้องใช้อัตราการสุ่มที่ 200 เฮิรตซ์ เพราะฉะนั้นใน 1 เฟรมข้อมูล (Frame) จึงต้องใช้อัตราการสุ่มสัญญาณเป็น 800 เฮิรตซ์ สัญญาณที่ได้จากการมัลติเพล็กซ์ จะถูกส่งต่อไปยังภาคเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (A/D Converter) ต่อไป

สัญญาณที่ผ่าน ADC แล้ว จะเป็นสัญญาณดิจิทัลแบบขนาน เราสามารถที่จะแปลงให้เป็นสัญญาณดิจิทัลแบบอนุกรมได้โดยใช้การเลื่อนข้อมูล (Shift register: Parallel-in/Serial-out) เนื่องจาก ADC ที่เราใช้เป็นแบบ 8 บิต นั่นคือในการสุ่มสัญญาณอนาล็อก 1 ครั้งเราจะได้สัญญาณดิจิทัล 8 บิตแบบขนาน 1 ไบต์ (Byte) ดังนั้นทุก ๆ การสุ่มสัญญาณ 1 ครั้งเราจะต้องเลื่อนข้อมูล (Shift) ออกไป 8 ครั้ง แสดงให้เห็นว่าในอัตราการสุ่มสัญญาณที่ 800 เฮิรตซ์ เราจะต้องเลื่อนข้อมูลด้วยอัตรา  $800 \text{ เฮิรตซ์} \times 8 = 6,400 \text{ เฮิรตซ์}$  นั่นคือสัญญาณดิจิทัลที่ได้จะมีอัตราการส่งออกที่ความเร็วเท่ากับ 6,400 บิตต่อวินาที สัญญาณที่ได้จะส่งต่อไปยังภาคมอดูเลตแบบเอฟเอสเคต่อไป

ภาคมอดูเลตแบบเอฟเอสเค จะเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก ก่อนที่จะส่งต่อไปยังภาคมอดูเลตความถี่สูง โดยใช้การมอดูเลตทางความถี่ (Frequency Modulation : FM) ความถี่ของคลื่นพาหะจะอยู่ในย่าน 81.0-87.0 เมกะเฮิรตซ์ ควบคุมความถี่ โดยการสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป (Phase Locked Loop:PLL) ซึ่งจะใช้อิซีเบอร์ MC145151 ทำหน้าที่เป็นตัวเฟสล็อกกลูป สัญญาณที่ถูกมอดูเลตแล้วจะถูกส่งต่อไปยังภาคขยายสัญญาณความถี่สูง (RF Amplifier) เพื่อส่งออกอากาศต่อไป

ในส่วนของภาครับจะมีภาครับสัญญาณเอฟเอ็มเป็นภาคแรก แล้วจะทำการดีเทค (Detect) สัญญาณคลื่นพาหะออก เหลือแค่สัญญาณที่ถูกมอดูเลตแบบเอฟเอสเค แล้วจึงทำการดีมอดูเลตแบบเอฟเอสเค ก็จะได้สัญญาณออกมาเป็นสัญญาณดิจิทัลของข้อมูลและสัญญาณซิงค์ สัญญาณดิจิทัลที่ได้จะถูกส่งผ่านไปยังภาคดีมัลติเพล็กซ์สัญญาณ เพื่อแยกสัญญาณของแต่ละช่องสัญญาณออกมาจากกัน โดยจะต้องแปลงข้อมูลจากสัญญาณในแบบอนุกรมให้เป็นแบบขนาน โดยการเลื่อนข้อมูล (Shift Register : Serial-in/Parallel-out) แล้วทำการแปลงสัญญาณดิจิทัลที่ได้เป็นสัญญาณอนาล็อกโดยภาคเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก (Digital to Analog Converter :DAC) สัญญาณอนาล็อกที่ได้ จะถูกส่งผ่านวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter :LPF) เพื่อให้ได้สัญญาณมีรูปร่างใกล้เคียงกับสัญญาณข้อมูลที่ส่งมาจากเครื่องส่งมากที่สุด

เนื้อหาในปฏิญญาฉบับนี้ประกอบด้วย

บทที่ 2 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลและการมัลติเพล็กซ์

บทที่ 3 การมอดูเลตและดีมอดูเลตแบบเอฟเอสเค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- บทที่ 4 การมอดูเลตและการคิมมอดูเลตทางความถี่
- บทที่ 5 การสังเคราะห์ความถี่
- บทที่ 6 การทำงานของวงจรและการออกแบบ
- บทที่ 7 การทดลองและผลการทดลอง
- บทที่ 8 สรุปและวิจารณ์ผลการทดลอง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลและการมัลติเพล็กซ์

ในชีวิตประจำวันของเราจะอยู่กับสัญญาณต่างๆ มากมาย เช่น สัญญาณเสียง สัญญาณด้านการแพทย์ สัญญาณในระบบโทรคมนาคมต่าง ๆ โดยทั้งหมดที่กล่าวมาเป็นสัญญาณอนาล็อก ก็เป็นสัญญาณที่เกิดขึ้นอย่างต่อเนื่อง ณ เวลาต่าง ๆ จุดสำคัญของปริณิธานนี้มุ่งเน้นไปที่สัญญาณทางการแพทย์ โดยเฉพาะสัญญาณคลื่นไฟฟ้าหัวใจ (Electrocardiogram : ECG,EKG) ในการประมวลผลสัญญาณอนาล็อกแบบดิจิทัล เราจำเป็นต้องเปลี่ยนสัญญาณอนาล็อกให้อยู่ในรูปแบบของสัญญาณดิจิทัลเป็นอันดับแรก เรียกวิธีการนี้ว่าการเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (Analog to Digital Conversion) และอุปกรณ์ที่ทำหน้าที่เปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลนี้เรียกว่า ตัวเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (Analog to Digital Converter )หรือเรียกย่อๆว่า ADC

การเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล สามารถแสดงหลักการพื้นฐานได้ 3 ขั้นตอน คือ การสุ่มสัญญาณ (Sampling) การจัดระดับสัญญาณ (Quantization) และสุดท้ายคือการเข้ารหัสสัญญาณ (Coding) เมื่อเราให้สัญญาณอนาล็อกผ่านกระบวนการทั้ง 3 ขั้นตอนแล้ว เราจะได้สัญญาณดิจิทัลที่ต้องการ แสดงขั้นตอนพื้นฐานทั้ง 3 ขั้นตอนด้วยบล็อกไดอะแกรมดังรูปที่ 2.1



รูปที่ 2.1 แสดงขั้นตอนพื้นฐานการเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.1 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลมีหลักการพื้นฐาน 3 ขั้นตอน คือ

- การสุ่มสัญญาณ (Sampling)
- การจัดระดับสัญญาณ (Quantization)
- การเข้ารหัสสัญญาณ (Coding)

ขั้นตอนทั้ง 3 ขั้นตอนนั้นเป็นเพียงหลักการพื้นฐานในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ถ้าเราต้องการสัญญาณดิจิทัลที่มีค่าความผิดพลาดของสัญญาณต่ำ จะต้องมีความซับซ้อนมากพอสมควร ในแต่ละขั้นตอนต่าง ๆ

### 2.1.1 การสุ่ม (Sampling)

การสุ่มสัญญาณเป็นการเปลี่ยนสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลทางเวลา โดยการใช้สัญญาณอนาล็อกอีกสัญญาณหนึ่งเป็นสัญญาณสุ่มที่ช่วงเวลาต่าง ๆ ซึ่งการสุ่มมีหลายวิธีแต่วิธีที่นิยมใช้กันมากคือ การสุ่มที่เป็นคาบเวลา (Uniform sampling) อธิบายได้โดยใช้ความสัมพันธ์ดังสมการที่ (2.1)

$$X(n) = X_a(nT) \quad (2.1)$$

เมื่อ  $X(n)$  คือสัญญาณดิจิทัลทางเวลาที่ได้จากการสุ่มสัญญาณอนาล็อก  $X_a(t)$  ทุก ๆ ช่วงเวลา  $T$  วินาที ช่วงเวลา  $T$  ที่ใช้ในการสุ่มสัญญาณเรียกว่าช่วงเวลาการสุ่ม (Sampling period) ซึ่งส่วนกลับของค่าช่วงเวลาการสุ่ม  $1/T = F_s$  เรียกว่าอัตราการสุ่ม (Sampling rate) หรือความถี่ของการสุ่ม (Sampling frequency) จากการสุ่มสัญญาณแบบรายคาบ ทำให้เราให้เห็นความสัมพันธ์ระหว่างตัวแปร  $t$  ที่เป็นของสัญญาณอนาล็อก กับตัวแปร  $n$  ที่เป็นของสัญญาณดิจิทัล ซึ่งจะมีความสัมพันธ์กันแบบเชิงเส้นด้วยการสุ่มสัญญาณทุก ๆ ช่วงเวลา  $T$  ดังสมการที่ (2.2)

$$t = nT = \frac{n}{F_s} \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากความสัมพันธ์ดังกล่าวทำให้เราได้ความสัมพันธ์ระหว่างความถี่ของสัญญาณอนาล็อก  $F$  กับความถี่ของสัญญาณดิจิทัลทางเวลา  $f$  แสดงให้เห็นความสัมพันธ์ดังกล่าวได้โดย สมมุติว่าเรามีสัญญาณอนาล็อกอยู่ในรูปสมการที่ (2.3)

$$X_a(t) = A \cos(2\pi Ft + \theta) \quad (2.3)$$

ถูกสุ่มแบบรายคาบด้วยอัตราการสุ่ม  $F_s = 1/T$  เฮิรตซ์ จะได้สัญญาณจากการสุ่มเป็น

$$X_a(nT) = X(n) = A \cos(2\pi FnT + \theta) \quad (2.4)$$

$$= A \cos\left(\frac{2\pi nF}{F_s} + \theta\right) \quad (2.5)$$

สมการข้างบนทำให้เราเห็นความสัมพันธ์ของความถี่สัญญาณดิจิทัลทางเวลาเกิดจากการสุ่มสัญญาณอนาล็อกด้วยสัญญาณอนาล็อก มีความสัมพันธ์กันแบบเชิงเส้น

$$f = \frac{F}{F_s} \quad (2.6)$$

ซึ่งความถี่ของสัญญาณอนาล็อกเกิดขึ้นได้ในช่วงของความถี่ที่เป็นอนันต์ (Infinity)

$$-\infty < F < \infty \quad (2.7)$$

แต่ช่วงความถี่ของสัญญาณดิจิทัลทางเวลาจะอยู่ในช่วงของความถี่ที่จำกัด

$$-\frac{1}{2} < f < \frac{1}{2} \quad (2.8)$$

จากช่วงของความถี่ที่เกิดขึ้นได้ของสัญญาณดังกล่าว เราจะพบว่าสัญญาณอนาล็อกที่จะทำการสุ่มด้วยอัตราการสุ่ม  $F_s = 1/T$  จะต้องอยู่ในช่วงของความถี่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{-1}{2T} = \frac{-F_s \leq F \leq F_s}{2} = \frac{1}{2T} \quad (2.9)$$

จะเห็นได้ว่าการสุ่มสัญญาณอนาล็อกที่มีความถี่  $F$  ด้วยอัตราการสุ่ม  $F_s$  จะทำให้สัญญาณอนาล็อกมีความถี่ได้สูงสุดเท่ากับ ครึ่งหนึ่งของอัตราการสุ่ม นั่นคือ

$$F_{\max} = F_s = \frac{1}{2T} \quad (2.10)$$

ความถี่สูงสุดของสัญญาณอนาล็อกที่เราต้องการสุ่มนี้ มีความสำคัญมากในการพิจารณาหาอัตราการสุ่มที่เหมาะสม จะเกิดอะไรขึ้นถ้าเราให้สัญญาณอนาล็อกมีความถี่สูงกว่าครึ่งหนึ่งของอัตราการสุ่ม นั่นเป็นสิ่งที่น่าสนใจ

**ทฤษฎีการสุ่ม (The Sampling Theorem)** ถ้าเราต้องการสุ่มสัญญาณอนาล็อกใด ๆ ถ้ามารู้ว่าเราต้องใช้คาบเวลาในการสุ่มเท่าใด หรือ ต้องใช้อัตราการสุ่มเท่าใดจึงจะเหมาะสม เราจะให้คำตอบได้ เราจะต้องทราบคุณสมบัติของสัญญาณอนาล็อกที่เราต้องการจะสุ่ม ซึ่งสัญญาณอนาล็อกโดยทั่วไปจะประกอบไปด้วย ขนาด (Amplitude) ความถี่ (Frequency) และเฟส (Phase) โดยคุณสมบัติทางด้านความถี่ของสัญญาณจะมีความสำคัญเป็นอย่างมาก ในการแบ่งชนิดของสัญญาณ และการที่เรารู้ความถี่สูงสุดของสัญญาณแต่ละชนิดนี้เป็นสิ่งจำเป็นอย่างมาก สำหรับการเลือกอัตราการสุ่มที่เหมาะสมในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

สมมุติว่าเรามีสัญญาณอนาล็อกอยู่สัญญาณหนึ่ง ซึ่งเกิดจากผลรวมของสัญญาณรูปไซน์หลาย ๆ สัญญาณ ที่มีขนาด ความถี่ และเฟสของสัญญาณ ต่าง ๆ กัน แสดงดังสมการข้างล่าง

$$X_a(t) = \sum_{i=1}^N A_i \cos(2\pi F_i t + \theta_i) \quad (2.11)$$

เมื่อ  $N$  คือจำนวนองค์ประกอบทางความถี่สัญญาณอนาล็อก โดยมีความถี่สูงสุดของสัญญาณคือ  $F_{\max}$  ความถี่สูงสุดของสัญญาณอาจมีค่าสูงขึ้นไปเล็กน้อย ซึ่งอาจทำให้คุณสมบัติของสัญญาณเปลี่ยนแปลงไปได้ เป็นสิ่งที่ไม่พึงปรารถนาของเรา เราต้องการให้มั่นใจได้ว่าความถี่สูงสุดของสัญญาณอนาล็อกจะมีค่าไม่เกิน  $F_{\max}$  ได้โดยนำสัญญาณอนาล็อกผ่านวงจรกรองความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อกรองเอาความถี่ที่มีค่าสูงกว่า  $F_{max}$  ออก ในกระบวนการสุ่มสัญญาณการกรองสัญญาณมีความสำคัญมากเช่นกัน

จากการที่เรารู้ความถี่สูงสุดของสัญญาณอนาล็อก  $F_{max}$  เราก็สามารถเลือกอัตราการสุ่มที่เหมาะสมได้ ถ้าเราให้สัญญาณอนาล็อกมีความถี่สูงสุด เท่ากับครึ่งหนึ่งของอัตราการสุ่ม  $F_{max} = F_s/2$  ในการคืนสัญญาณกลับเป็นสัญญาณอนาล็อก เราไม่สามารถจะรับประกันได้ว่าจะได้สัญญาณที่ไม่ผิดพลาดไปจากสัญญาณเดิม และถ้าเราให้สัญญาณอนาล็อกอยู่นอกช่วงของความถี่ที่เกิดขึ้นได้คือ ความถี่สูงสุดมีค่ามากกว่าครึ่งหนึ่งของอัตราการสุ่ม สัญญาณหลังการสุ่มจะเป็นสัญญาณเดียวกันกับสัญญาณอนาล็อกที่มีความถี่ต่ำกว่าครึ่งหนึ่งของอัตราการสุ่มที่ทำการสุ่ม ซึ่งเรียกว่า การเกิดสัญญาณปลอม (Aliasing) ดังนั้นเราต้องเลือกความถี่ของการสุ่ม หรืออัตราการสุ่มที่มีค่าสูงมากพอ นั่นคือ เราต้องให้ค่า  $F_s/2$  มากกว่า  $F_{max}$  เพื่อหลีกเลี่ยงการเกิดสัญญาณปลอม ดังนั้น

$$F_s > 2F_{max} \quad (2.12)$$

เมื่อเราใช้อัตราการสุ่มมีค่ามากกว่า 2 เท่าของความถี่สูงสุดของสัญญาณอนาล็อก สัญญาณที่ได้จากการสุ่ม จะอยู่ในรูปของสัญญาณคิคริตทางเวลา ที่ไม่เกิดการรบกวนกันของค่าสุ่มแต่ละค่า ดังนั้นในการนำสัญญาณที่ได้จากการสุ่ม มาทำให้ได้สัญญาณอนาล็อกคืนกลับมามีค่าเดิมก็สามารถทำได้โดยสัญญาณไม่มีความผิดเพี้ยนไปจากสัญญาณเดิม โดยใช้กระบวนการที่เรียกว่า อินเตอร์โพลเลชัน (Interpolation) ที่เหมาะสม

ถ้าความถี่สูงสุดของสัญญาณอนาล็อก  $X_a(t)$  ใด ๆ คือ  $F_{max} = B$  และถูกสุ่มด้วยอัตราการสุ่ม  $F_s > 2F_{max} \equiv 2B$  เราสามารถนำสัญญาณอนาล็อก  $X_a(t)$  คืนกลับมาได้โดยไม่มีความผิดเพี้ยนไปของข้อมูล โดยการใส่ฟังก์ชันของการอินเตอร์โพลเลชัน

$$g(t) = \frac{\sin(2\pi Bt)}{2\pi Bt} \quad (2.13)$$

และสัญญาณอนาล็อก  $X_a(t)$  ที่ทำการสุ่มแสดงได้ดังสมการที่(2.14)

$$X_a(t) = \sum_{n=-\infty}^{\infty} X_a\left(\frac{n}{F_s}\right) g\left(t - \frac{n}{F_s}\right) \quad (2.14)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ส่วนบุคคลเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $X_a(n/F_s) = X_a(nT) \equiv X(n)$  เป็นสัญญาณที่ได้จากการสุ่มสัญญาณอนาล็อก  $X_a(t)$  และถ้าเราทำการสุ่มสัญญาณที่อัตราการสุ่มค่าสูงสุด  $F_s = 2B$  สมการของสัญญาณอนาล็อกจะเขียนได้เป็น

$$X_a(t) = \sum_{n=-\infty}^{\infty} X_a\left(\frac{n}{2B}\right) \frac{\sin 2\pi B\left(t - \frac{n}{2B}\right)}{2\pi B\left(t - \frac{n}{2B}\right)} \quad (2.15)$$

อัตราการสุ่ม  $F_s = 2B = 2F_{\max}$  เราเรียกอัตราการสุ่มค่านี้ว่า Nyquist rate เราแสดงกระบวนการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก หรือที่เรียกว่ากระบวนการอินเตอร์โพลชิ้น ซึ่งจะเป็กระบวนการที่อยู่ยากมากพอสมควร และจะไม่กล่าวถึงเนื้อหาอย่างละเอียดในปฏิญญาฉบับนี้

### 2.1.2 การจัดระดับสัญญาณ (Quantization)

สัญญาณที่เราได้จากการสุ่ม จะเป็นสัญญาณคิสิกกริตทางเวลา แต่มีความต่อเนื่องทางด้านของขนาด ในขณะที่ สัญญาณดิจิทัลที่เราต้องการนั้นจะเป็นสัญญาณที่มีค่าของ สัญญาณเป็นแบบคิสิกกริตทั้งทางขนาดและทางเวลา ดังนั้นเราต้องเปลี่ยนขนาดของสัญญาณที่ได้จากการสุ่มให้มีค่าต่าง ๆ ตามช่วงเวลาของการสุ่ม เราจะได้ขนาดของสัญญาณเป็นลำดับของจำนวนที่จำกัด เราเรียกกระบวนการนี้ว่า การจัดระดับสัญญาณ (Quantization) ในการจัดระดับของสัญญาณจะเกิดความผิดพลาดขึ้น ระหว่างค่าของสัญญาณที่ยังไม่ได้ผ่านการจัดระดับของสัญญาณกับค่าที่ผ่านการจัดระดับของสัญญาณแล้ว เรียกว่า ความผิดพลาดของการจัดระดับสัญญาณ (Quantization error)

ถ้าเราให้ตัวกระทำการจัดระดับสัญญาณที่ได้จากการสุ่ม  $X(n)$  คือ  $Q[X(n)]$  และสัญญาณที่ผ่านการบวนการจัดระดับสัญญาณแล้ว คือ  $X_q(n)$  ดังนั้นจะแสดงความสัมพันธ์ของสัญญาณที่ผ่านการจัดระดับสัญญาณได้ดังนี้

$$X_q(n) = Q[X(n)] \quad (2.16)$$

และค่าความแตกต่างระหว่างสัญญาณที่ผ่านการจัดระดับสัญญาณแล้วกับสัญญาณที่ผ่านการสุ่มและยังไม่ผ่านการจัดระดับสัญญาณ คือ ค่าความผิดพลาดของการจัดระดับสัญญาณ  $e_q(n)$  (Quantization error)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$e_q(n) = X_q(n) - X(n) \quad (2.17)$$

เรามาดูพิจารณาสัญญาณที่ได้จากการสุ่มเพียง 1 ครั้ง ในการจัดระดับสัญญาณสามารถจัดได้ทั้งแบบการปิดค่าให้อยู่ในระดับของการจัดระดับสัญญาณที่ต่ำกว่า เรียกว่าการจัดระดับแบบ Truncation และการจัดระดับสัญญาณแบบปิดค่าของสัญญาณให้อยู่ในระดับของการจัดระดับสัญญาณที่ใกล้เคียง เรียกว่า การจัดระดับสัญญาณแบบ Rounding ซึ่งการจัดระดับสัญญาณแบบ Rounding จะให้ค่าความผิดพลาดน้อยกว่าการจัดระดับสัญญาณแบบ Truncation

ค่าของสัญญาณดิจิทัลในกระบวนการจัดระดับสัญญาณจะอนุญาตให้อยู่ในระดับที่เรียกว่า ระดับของการจัดระดับสัญญาณ (Quantization levels) เท่านั้น ระยะระหว่างระดับของการจัดระดับสัญญาณ 2 ระดับ เรียกว่าความละเอียดของการจัดระดับสัญญาณ  $\Delta$  (Quantization step size หรือ Resolution)

ค่าความผิดพลาดในการจัดระดับสัญญาณ  $e_q(n)$  สำหรับการจัดระดับสัญญาณแบบ Rounding จะอยู่ในช่วง  $-\Delta/2$  ถึง  $\Delta/2$  นั่นคือ

$$-\frac{\Delta}{2} \leq e_q[n] \leq \frac{\Delta}{2} \quad (2.18)$$

และถ้าสัญญาณที่ได้จากการสุ่มมีขนาดต่ำสุด  $X_{\min}$  และมีขนาดสูงสุด  $X_{\max}$  และจำนวนของระดับในการจัดระดับสัญญาณคือ  $L$  ดังนั้น

$$\Delta = \frac{X_{\max} - X_{\min}}{2L} \quad (2.19)$$

ถ้า  $X_{\max} - X_{\min}$  คือค่า Dynamic range และเราจะเห็นได้ว่าเราสามารถจะลดความผิดพลาดในการจัดระดับของสัญญาณได้ โดยการเพิ่มความละเอียดในการจัดระดับสัญญาณ ซึ่งในการเพิ่มความละเอียดของการจัดระดับของสัญญาณ ก็คือการเพิ่มจำนวนของการจัดระดับของสัญญาณนั่นเอง

### 2.1.3 การเข้ารหัส (Coding)


การเข้ารหัสสัญญาณในกระบวนการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล คือการกำหนดค่าของแต่ละระดับของการจัดระดับสัญญาณ ในรูปของจำนวนเลขฐานสองที่ไม่ซ้ำกันในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับว่าตีพิมพ์เผยแพร่เป็นการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ละระดับของการจัดระดับของสัญญาณ ถ้าเรามีระดับในการจัดระดับของสัญญาณ  $L$  ระดับ เราจำเป็นต้องมีจำนวนเลขฐานสองที่ไม่ซ้ำกันอย่างน้อยที่สุด  $L$  จำนวน ถ้าเราต้องการประมวลผลสัญญาณแบบ  $b$  บิต เราสามารถที่จะมีจำนวนของเลขฐานสองที่ไม่ซ้ำกันถึง  $2^b$  จำนวน นั่นคือเราจะได้  $2^b \geq L$  นั่นคือ จำนวนบิตที่ต้องการสำหรับการเข้ารหัสสัญญาณ คือต้องเป็นจำนวนเต็มที่มีค่ามากกว่า หรือเท่ากับ  $\log_2 L$  ซึ่งโดยทั่วไปอุปกรณ์ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีความเร็วในการสุ่มสัญญาณสูง และมีความละเอียดของการจัดระดับสัญญาณสูง จะมีราคาที่สูงตามไปด้วย

## 2.2 การทำงานของอุปกรณ์ที่สำคัญในส่วนของภาคมัลติเพล็กซ์แบบแบ่งเวลา

### 2.2.1 TL062 ( LPF และส่วนของการยกระดับสัญญาณ )

สัญญาณที่ต้องการส่งทั้ง 3 ช่องสัญญาณ จะถูกส่งผ่านส่วนของไอซีเบอร์ TL062 ซึ่งทำหน้าที่เป็นวงจรกรองความถี่ต่ำผ่าน เพื่อให้แน่ใจว่าความถี่ของสัญญาณที่รับเข้ามา มีคุณสมบัติ ตามที่ต้องการของโครงการที่กำหนดเอาไว้ คือ สัญญาณในช่องที่ 1 มีความถี่สูงสุดไม่เกิน 200 เฮิรตซ์ ส่วนสัญญาณช่องที่ 2 และ 3 มีความถี่สูงสุดไม่เกิน 100 เฮิรตซ์ แสดงส่วนวงจรกรองความถี่ต่ำผ่าน ได้ดังรูปที่ 2.2



รูปที่ 2.2 แสดงวงจรกรองความถี่ต่ำผ่าน

จากวงจรเราสามารถที่จะคำนวณหาความถี่คัทออฟ(Cutoff frequency)ของวงจรได้จากสมการ

$$f_o = \frac{1}{2\pi R_2 C_1} \quad (2.20)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่า  $R_2$  และค่า  $C_1$  ที่ใช้ในโครงงานนี้คือ  $R_2 = 10$  กิโลโอห์ม,  $C_1 = 0.047$  ไมโครฟารัด เราจะได้ค่าความถี่คัทออฟมีค่า

$$f_o = \frac{1}{2\pi(10 \times 10^3)(0.047 \times 10^{-6})}$$

$$f_o = 338.6 \text{ Hz}$$

สัญญาณที่ผ่านวงจรกรองความถี่ต่ำแล้ว จะถูกยกระดับสัญญาณให้มีระดับของกราวนด์อยู่ที่ 2.5 โวลต์ เพื่อเป็นการเตรียมค่าต่าง ๆ ให้เหมาะสมกับการทำงานของไอซี เบอร์ ADC0808 ซึ่งเราต้องการให้ระดับกราวนด์ของสัญญาณอินพุต อยู่ที่ระดับใกล้เคียงกับจุดกึ่งกลางของแรงดันอ้างอิงที่จ่าย ไบอัสให้แก่ไอซีเบอร์ ADC0808 เพื่อให้มีความไวในการทำงานสูงขึ้น เพราะจะเป็นการทำให้ระดับของ LSB ค่าลงโดยในส่วนนี้ใช้ไอซีเบอร์ TL062 อีกเช่นกัน ซึ่งการต่อวงจรยกระดับสัญญาณนี้แสดงดังรูปที่ 2.3



รูปที่ 2.3 แสดงวงจรยกระดับสัญญาณจุดกราวนด์จาก 0 โวลต์ เป็น +2.5 โวลต์

จากวงจรในรูปที่ 2.3 เป็นลักษณะของวงจรบวกสัญญาณ โดยสัญญาณเข้าที่พุท จะได้จากการรวมกันของสัญญาณอินพุตกับสัญญาณไฟตรง -2.5 โวลต์ (Volt) ซึ่งสามารถที่จะอธิบายได้ดังนี้ คือ ในขณะที่สัญญาณอินพุตมีค่าเริ่มต้นที่ 0 โวลต์ เอาท์พุทที่ได้จะมีค่าระดับไฟตรง +2.5 โวลต์ เมื่อสัญญาณอินพุตมีค่าเพิ่มขึ้นเป็น +2.5 โวลต์ จะหักล้างกับ -2.5 โวลต์ เหลือ 0 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเข้าที่พอร์ทที่ได้จะมีค่าเป็น 0 โวลต์ และเมื่อสัญญาณอินพุตมีค่าเป็น -2.5 โวลต์ จะทำให้สัญญาณอินพุตของวงจรรออปแอมป์(Op-Amp) มีค่า -5 โวลต์จะได้สัญญาณเข้าที่พอร์ทมีค่า +5 โวลต์

สัญญาณทั้ง 3 ช่องสัญญาณจะผ่านกระบวนการดังกล่าวก่อน จากนั้นจะถูกส่งไปยังไอซี เบอร์ ADC0808 เพื่อกระบวนการนำสัญญาณทั้ง 3 ช่องสัญญาณที่รับเข้ามาพร้อมกัน มาทำการมัลติเพล็กซ์แบบแบ่งตามเวลา เพื่อให้สามารถส่งในช่องสัญญาณเดียวกันได้ สัญญาณที่ได้จากการมัลติเพล็กซ์จะถูกแปลงเป็นสัญญาณดิจิทัล โดยกระบวนการดังกล่าวจะเกิดขึ้นภายในไอซีเบอร์ ADC0808

### 2.2.2 ADC0808

เป็นอุปกรณ์ Data acquisition คืออุปกรณ์เปลี่ยนสัญญาณอนาล็อก เป็นสัญญาณดิจิทัล ที่มีตัวมัลติเพล็กซ์สัญญาณด้านอินพุต ก่อนกระบวนการที่จะทำการเปลี่ยนสัญญาณ ADC0808 สามารถมัลติเพล็กซ์สัญญาณได้ถึง 8 ช่องสัญญาณ แต่โครงการนี้ใช้ 3 ช่องสัญญาณ โดยการแปลงสัญญาณอนาล็อกเป็นดิจิทัล ใช้เทคนิคของ Successive approximation การทำงานของ ADC0808 นี้จะแบ่งเป็น 2 ส่วนใหญ่ ๆ คือ ส่วนของการมัลติเพล็กซ์สัญญาณ (Multiplexer) และส่วนของการเปลี่ยนสัญญาณ (The Converter)

ส่วนการมัลติเพล็กซ์สัญญาณ (Multiplexer) สามารถที่จะมัลติเพล็กซ์สัญญาณได้ถึง 8 ช่องสัญญาณพร้อมกัน โดยเลือกสัญญาณของแต่ละช่องในการมัลติเพล็กซ์ได้ โดยการใช้ตัวถอดรหัสตำแหน่ง ดังตารางที่ 2.1

ตารางที่ 2.1 รหัสตำแหน่งของสัญญาณแต่ละช่อง

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	-	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H


ส่วนการเปลี่ยนสัญญาณ (The Converter) เป็นหัวใจของไอซีเบอร์ ADC0808 เป็นการเปลี่ยนสัญญาณแบบ 8 บิต ซึ่งในส่วนนี้ยังได้แบ่งการทำงานออกเป็น 3 ส่วนหลัก ๆ คือ วงจรขั้นบันได 256R , The successive approximation register และคอมพาราเตอร์(Comparator)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรขั้นบันได 256R จะมีความผิดพลาดของการเข้ารหัสสัญญาณดิจิทัลน้อยกว่าแบบ R/2R และจะไม่ทำให้เกิดการไหลคสำหรับส่วนของแรงดันอ้างอิงจึงถูกนำมาใช้งาน

สัญญาณเข้าที่พหุของ ADC0808 จะเริ่มเกิดขึ้นเมื่อสัญญาณอนาล็อกมีค่า  $+1/2$  LSB และจะเสิร์ฟจนเมื่อถึงค่า 1 LSB จนถึงค่า Full scale

ในส่วนของ Successive Approximation Register (SAR) ใช้ขนาด 8 บิต ในการประมาณค่าสัญญาณอินพุตดังรูปที่ 2.4 เป็นการแสดงค่าเปลี่ยนสัญญาณขนาด 3 บิต แต่สำหรับโครงการนี้ใช้ขนาด 8 บิต




รูปที่ 2.4 แสดงการเปลี่ยนสัญญาณขนาด 3 บิต

การทำงานของ ADC0808 จะเริ่มจาก SAR จะถูกรีเซ็ตที่ ขอบขาขึ้นของสัญญาณ Start Clock pulse (SC) และกระบวนการเปลี่ยนสัญญาณ จะเริ่มที่ขอบขาลงของ สัญญาณ SC ในระหว่างกระบวนการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล สามารถถูกขัดจังหวะการทำงานได้ โดยการได้รับสัญญาณ SC ลูกใหม่ ดังนั้นในกระบวนการเปลี่ยนสัญญาณโดยต่อเนื่อง สามารถทำได้โดย การต่อสัญญาณ EOC (End Of Conversion) ไปยังขาสัญญาณ SC


โดยถ้าเราใช้การทำงานในโหมดนี้ SC จากภายนอก ควรจะจ่ายหลังจากการจ่ายไฟให้กับไอซี สัญญาณ EOC จะมีค่าที่เป็นสถานะ Low ระหว่าง 0-8 สัญญาณนาฬิกา หลังจากขอบขาขึ้น ของสัญญาณ SC

และส่วนที่สำคัญมากอีกส่วนหนึ่ง คือ คอมพาราเตอร์จะแก้ปัญหาคาร์ริฟ(Drift) ของสัญญาณที่เกิดจากสัญญาณไฟตรงซึ่งวงจรเปลี่ยนสัญญาณ โดยใช้ ADC0808 แสดงดังรูปที่ 2.5



รูปที่ 2.5 แสดงส่วนของวงจรเปลี่ยนสัญญาณโดยไอซีเบอร์ ADC0808

สำหรับ ไคอะแกรมเวลาแสดงการทำงานของ ไอซีเบอร์ ADC0808 แสดงดังรูปที่ 2.6




รูปที่ 2.6 แสดง ไคอะแกรมเวลา(Timing diagram )ของ ไอซีเบอร์ ADC0808

### 2.2.3 74HC165

ทำหน้าที่เปลี่ยนสัญญาณดิจิทัลแบบขนานที่ได้จาก ADC0808 ให้เป็นสัญญาณดิจิทัลแบบอนุกรม แสดงโครงสร้างของ ไอซี ได้ดังรูปที่ 2.7 และ 2.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 แสดงโครงสร้างไอซี 74HC165


FUNCTION TABLE

Serial Shift/ Parallel Load	Inputs				Internal Stages		Output	Operation
	Clock	Clock Inhibit	SA	A-H	QA	QB	QH	
L	X	X	X	a-h	a	L	H	Asynchronous Parallel Load
H	✓	L	L	X	L	QA <sub>n</sub>	QB <sub>n</sub>	Serial Shift via Clock
H	✓	L	L	X	H	QA <sub>n</sub>	QB <sub>n</sub>	
H	✓	L	L	X	L	QA <sub>n</sub>	QB <sub>n</sub>	Serial Shift via Clock Inhibit
H	✓	L	L	X	H	QA <sub>n</sub>	QB <sub>n</sub>	
H	X	L	X	X	No Change			Inhibited Clock
H	L	L	X	X	No Change			No Clock

X = don't care      QA<sub>n</sub> = QB<sub>n</sub> = Data shifted from the preceding stage

รูปที่ 2.8 แสดงโครงสร้างบล็อกไออะแกรมภายในและตารางการทำงานของไอซี 74HC165


ในการนำไปใช้เราต้องพิจารณาถึงไออะแกรมเวลา(Timing diagram) ของอุปกรณ์ด้วยซึ่งแสดงดังรูปที่ 2.9



รูปที่ 2.9 แสดงไออะแกรมเวลาของ 74HC165

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแบบ 36879 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ได้จากไอซี ADC0808 เป็นสัญญาณขนาด 8 บิต ต่อการสุ่มสัญญาณ 1 ครั้ง ซึ่ง  
 โครงการนี้ ใช้อัตราการสุ่มสัญญาณ 800 เฮิร์ตซ์ ดังนั้น ในการเลื่อนสัญญาณดิจิทัลให้เป็น  
 สัญญาณอนาล็อก เราจึงต้องใช้สัญญาณนาฬิกาสำหรับไอซี 74HC165 ที่มีค่าความถี่ 6.4  
 กิโลเฮิร์ตซ์ วงจรในส่วนนี้แสดงได้ดังรูปที่ 2.10




รูปที่ 2.10 แสดงวงจรส่วนเปลี่ยนสัญญาณดิจิทัลลงนานเป็นอนุกรมความเร็ว 6400 เฮิร์ตซ์

2.2.4 74123

เป็นอุปกรณ์วงจร โมโนสเตเบิลมัลติไวเบเรเตอร์(Monostable multivibrator) ทำหน้าที่เป็น  
 ตัวสร้างสัญญาณพัลส์ ให้ได้ช่วงเวลาที่ต้องการ ในโครงการนี้จะใช้ไอซีตัวนี้อยู่ 2 จุด คือ รับ  
 สัญญาณการกวาดตำแหน่ง 800 เฮิร์ตซ์ เพื่อนำมาสร้างพัลส์ที่มีความกว้าง 100-200 นาโนวินาที ให้  
 แก่ขา ALE และขา START และอีกจุดหนึ่งคือ รับสัญญาณ EOC จาก ADC0808 ที่มีความกว้าง  
 ของพัลส์ 68 ไมโครวินาที เพื่อหน่วงความกว้างของพัลส์นี้ ให้มีค่ามากขึ้นอีก เพราะว่าสัญญาณที่  
 ผ่านการเปลี่ยนมาเป็นสัญญาณดิจิทัลแล้ว จะปรากฏที่เอาต์พุท เมื่อปรากฏว่ามีสัญญาณ OE และ  
 ในส่วนนี้เราใช้สัญญาณ EOC เป็นสัญญาณป้อนให้แก่ขาสัญญาณ OE ด้วย เราจึงได้ทำการหน่วง  
 ช่วงของพัลส์ออกไปอีก 17 ไมโครวินาที เพื่อให้แน่ใจได้ว่าสัญญาณที่จะถูกส่งออกทางด้านเอาต์  
 พุทนั้น อยู่ในสถานะเสถียรภาพแล้ว

สำหรับ โครงสร้างภายในและตารางการทำงานของ ไอซี 74123 แสดงดังรูปที่ 2.11



LS123 FUNCTIONAL TABLE


CLEAR	INPUTS		OUTPUTS	
	A	B	Q	Q
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	-	L	H
H	-	H	L	H
-	L	H	L	H

รูปที่ 2.11 แสดงโครงสร้างภายในและตารางการทำงานของไอซี 74123

ในการหาค่าของช่วงเวลาพัลส์จะมีสมการสำหรับการหาค่า จากข้อมูลของอุปกรณ์ คือ

$$t_w = 0.45 R_{ext} C_{ext} \tag{2.21}$$


แต่ในการออกแบบวงจรจะสะดวกกว่าโดยการใช้ กราฟแสดงการทำงานของไอซีดังรูปที่ 2.12



รูปที่ 2.12 กราฟแสดงความสัมพันธ์ของค่า  $R_{ext}$  และ  $C_{ext}$  ที่ค่าช่วงเวลา  $t_w$  ต่าง ๆ

สำหรับวงจรการทำงานของไอซีเบอร์ 74123 แสดงดังรูปที่ 2.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.13 แสดงวงจรการทำงานของไอซีเบอร์ 74123

2.2.5 74HC390

ไอซีเบอร์ 74HC390 จะทำหน้าที่หารความถี่ของสัญญาณนาฬิกาจาก 10.24 เมกะเฮิร์ตซ์ ให้เหลือเป็น 204.8 กิโลเฮิร์ตซ์ โดยจะได้รับการควบคุมการทำงานจากสัญญาณซิงค์ 200 เฮิร์ตซ์ เพื่อให้มีการทำงานสัมพันธ์กับไอซีเบอร์ 74HC4040 และเบอร์ 74HC4017

แสดงบล็อกโคอะแกรมการทำงานของไอซีเบอร์ 74HC390 ตำแหน่งของขาต่าง ๆ และตารางการทำงาน ได้ดังรูปที่ 2.14



ก) บล็อกโคอะแกรมการทำงาน

ข) ตำแหน่งขาต่าง ๆ และตารางการทำงาน


รูปที่ 2.14 แสดงลักษณะโครงสร้างของไอซีเบอร์ 74HC390

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในโครงการนี้ สัญญาณนาฬิกา 10.24 เมกะเฮิร์ตซ์ จะถูกป้อนให้กับขา 1 ของไอซี 74HC390 ซึ่งเป็นขาอินพุทของวงจรถับหาร 2 ตัวแรก และสัญญาณเข้าที่พุทของวงจรถับหาร 2 จะถูกป้อนเป็นสัญญาณอินพุท ของวงจรถับหาร 5 ดังนั้น สัญญาณนาฬิกา 10.24 เมกะเฮิร์ตซ์ จะถูกหารด้วย 10 เหลือ 1.024 เมกะเฮิร์ตซ์


สัญญาณ 1.024 เมกะเฮิร์ตซ์ จะถูกป้อนเป็นอินพุทแก่วงจรถับหารที่ 2 เพื่อหารความถี่ด้วย 5 ที่ขาอินพุท 12 จะได้สัญญาณเข้าที่พุท 204.8 กิโลเฮิร์ตซ์ ที่ขา 10

แสดงวงจรถับหารความถี่สัญญาณนาฬิกา 10.24 เมกะเฮิร์ตซ์ เหลือ 204.8 กิโลเฮิร์ตซ์ ด้วยไอซีเบอร์ 74HC390 ได้ดังรูปที่ 2.15



รูปที่ 2.15 แสดงวงจรถับหารความถี่โดยไอซีเบอร์ 74HC390


จากวงจรถับหารเมื่อทำการวัดสัญญาณนาฬิกา 10.24 เมกะเฮิร์ตซ์ เทียบกับสัญญาณเข้าที่พุทที่ได้ 204.8 กิโลเฮิร์ตซ์ ได้ดังรูปที่ 2.16



รูปที่ 2.16 แสดงรูปสัญญาณนาฬิกาจากการหารความถี่ด้วยไอซีเบอร์ 74HC390

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในจุดที่สำคัญที่สุดในส่วนนี้คือในภาครับต้องมีการทำงานที่สัมพันธ์กันกับการส่ง โดยการควบคุมของสัญญาณซิงค์ 200 เฮิรตซ์ ซึ่งสัญญาณซิงค์ 200 เฮิรตซ์ นี้จะเป็นสัญญาณที่ป้อนให้กับขาเรีเซ็ท ของไอซีเบอร์ 74HC390 โดยคุณสมบัติของไอซีเบอร์ 74HC390 เราจะต้องให้สัญญาณพัลส์บวกที่มีช่วงเวลาประมาณ 100 นาโนวินาที ที่ขาเรีเซ็ท ไอซีเบอร์ 74HC390 นี้ จึงจะตอบสนองการเรีเซ็ท โดยสัญญาณเข้าที่พุททั้งจะมีสถานะเป็น Low แล้ว ไอซีเบอร์ 74HC390 นี้ก็จะเริ่มทำงานอีกครั้ง ที่ขอบขาลงของสัญญาณนาฬิกาถัดไป แสดงการตอบสนองสัญญาณเรีเซ็ท ของไอซีเบอร์ 74HC390 โดยใช้ ไคอะแกรมเวลา ดังรูปที่ 2.17




รูปที่ 2.17 แสดงไคอะแกรมเวลาการเรีเซ็ทของไอซีเบอร์ 74HC390

### 2.2.6 74HC4040

ไอซีเบอร์ 74HC4040 ทำหน้าที่รับสัญญาณนาฬิกาความถี่ 204.8 กิโลเฮิรตซ์ แล้วทำการหารความถี่สัญญาณนาฬิกาดังกล่าวให้ได้สัญญาณความถี่ 6.4 กิโลเฮิรตซ์ และ 800 เฮิรตซ์ โดยสัญญาณนาฬิกา 6.4 กิโลเฮิรตซ์ จะเป็นสัญญาณนาฬิกาสำหรับไอซีเบอร์ 74HC164 เพื่อเลื่อนข้อมูลอนุกรมเป็นข้อมูลแบบขนานที่มีอัตราเร็วของข้อมูล 6.4 กิโลเฮิรตซ์ และสัญญาณนาฬิกา 800 เฮิรตซ์จะใช้เป็นสัญญาณสแกนตำแหน่งของช่องสัญญาณอินพุทโดยใช้ไอซีเบอร์ 74HC4017 เป็นตัวสร้างสัญญาณระบุตำแหน่ง

แสดงบล็อกไคอะแกรมการทำงานของไอซีเบอร์ 74HC4040 ตำแหน่งของขาต่าง ๆ และตารางการทำงานได้ดังรูปที่ 2.18



รูปที่ 2.18 แสดงลักษณะ โครงสร้างของ ไอซีเบอร์ 74HC4040

การทำงานในส่วนนี้ จากคุณสมบัติของ ไอซีเบอร์ 74HC4040 สัญญาณเข้าที่พุท ที่ขาเข้าที่พุทใด ๆ จะมีค่าความถี่ของสัญญาณเท่ากับค่าความถี่ของสัญญาณอินพุทหารด้วย  $2^N$  เมื่อ N คือลำดับของขาเข้าที่พุท ( $N=1,2,3,\dots,12$ )

ในโครงการนี้สัญญาณอินพุทของ ไอซีเบอร์ 74HC4040 นี้มีค่าความถี่ 204.8 กิโลเฮิร์ตซ์ ป้อนที่ขา 10 ซึ่งเราต้องการสัญญาณเข้าที่พุทความถี่ 6.4 กิโลเฮิร์ตซ์ และ 800 เฮิร์ตซ์ ดังนั้นเราสามารถหาค่าแห่งของสัญญาณเข้าที่พุทได้จาก สมการ

$$f_{out} = \frac{f_{in}}{2^N} \tag{2.22}$$

$$2^N = \frac{f_{in}}{f_{out}} = \frac{204800}{6400}$$

$$N = \frac{\log 32}{\log 2} = 5$$

เมื่อหาค่า N โดยกระบวนการทางคณิตศาสตร์ แล้วจะได้ค่า  $N=5$  นั่นคือเราจะได้สัญญาณเข้าที่พุทความถี่ 6.4 กิโลเฮิร์ตซ์ ที่ขาเข้าที่พุท  $Q_5$  จากการป้อนสัญญาณอินพุท 204.8 กิโลเฮิร์ตซ์ และในทำนองเดียวกันเราก็จะได้สัญญาณเข้าที่พุทความถี่ 800 เฮิร์ตซ์ที่ขาเข้าที่พุท  $Q_8$  จะแสดงการทำงานของ ไอซีเบอร์ 74HC4040 ได้โดยใช้ไคอะแกรมเวลา ดังรูปที่ 2.19





Figure 6. Timing Diagram

### รูปที่ 2.19 แสดงไคอะแกรมเวลาของไอซีเบอร์ 74HC4040

แสดงวงจรในการทำงานในส่วนของไอซีเบอร์ 74HC4040 ได้ดังรูปที่ 2.20




### รูปที่ 2.20 แสดงวงจรในส่วนการสร้างสัญญาณ

6400เฮิรตซ์ และ 800 เฮิรตซ์ โดยใช้ไอซีเบอร์ 74HC4040

ในส่วนที่สำคัญมากอีกส่วนหนึ่งคือการทำงานในภาครับที่ต้องสัมพันธ์กันกับภาคส่ง โดยการควบคุมของสัญญาณซิงค์ 200 เฮิรตซ์ อีกเช่นกัน จากคุณสมบัติของไอซีเบอร์ 74HC4040 เมื่อเราป้อนสัญญาณพัลส์บวกที่มีค่าช่วงเวลาประมาณ 100 นาโนวินาที ที่ขาเรซีท หรือขาที่ 11 แล้ว ไอซีเบอร์ 74HC4040 จะทำการรีเซ็ตสัญญาณเข้าที่พุทให้มีสถานะ Low ทุกขา และจะเริ่มทำงานอีกครั้งที่ขอบขาของสัญญาณนาฬิกาถัดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.7 74HC4017



รูปที่ 2.21 แสดงโครงสร้างภายในของไอซี 74HC4017

PIN ASSIGNMENT	
16	VDD
15	RESET
14	CLOCK
13	OE
12	Q <sub>0</sub>
11	Q <sub>1</sub>
10	Q <sub>2</sub>
9	Q <sub>3</sub>
8	Q <sub>4</sub>
7	Q <sub>5</sub>
6	Q <sub>6</sub>
5	Q <sub>7</sub>


  

FUNCTIONAL TRUTH TABLE (Positive Logic)			
Clock	Clock Enable	Reset	Decode Output-n
0	X	0	0
X	1	0	0
X	X	1	0
0	0	0	n+1
1	X	0	n
X	0	0	n
1	0	0	n+1

X = Don't Care (1 ≤ n ≤ 5 Carry = 1)  
Otherwise = 0

รูปที่ 2.21 (ต่อ) แสดงโครงสร้างของ ไอซีเบอร์ 74HC4017

ไอซีเบอร์ 74HC4017 จะทำหน้าที่สร้างสัญญาณการกวาดเลือกช่องสัญญาณ โดยความถี่ที่ใช้มีค่า 800 เฮิร์ตซ์ ซึ่งความถี่นี้ได้จากการที่เราต้องทำการกวาดสัญญาณในแต่ละช่องให้มีค่าความถี่เป็นสองเท่าของความถี่สูงสุดของสัญญาณในแต่ละช่อง นั่นคือช่องที่ 1 มีค่าความถี่สูงสุด 200 เฮิร์ตซ์ต้องทำการกวาด 400 เฮิร์ตซ์ สำหรับช่องที่ 2 และ 3 มีความถี่สูงสุดช่องละ 100 เฮิร์ตซ์ ดังนั้นต้องใช้สัญญาณการกวาดช่องละ 200 เฮิร์ตซ์ เราจะได้สัญญาณความถี่รวมของสัญญาณในการกวาดที่ต้องใช้คือ 800 เฮิร์ตซ์ในส่วนของวงจรนี้แสดงได้ดังรูปที่ 2.22



รูปที่ 2.22 แสดงวงจรในส่วนของไอซีเบอร์ 74HC4017

สำหรับการทำงานของไอซีเบอร์ 74HC4017 ในการสร้างสัญญาณกวาดเลือกตำแหน่งในแต่ละช่องสัญญาณนั้น การอธิบายโดยใช้ไคอะแกรมเวลาจะเข้าใจได้ง่ายกว่าดังรูปที่ 2.23




Figure 4. AC Measurement Definition and Functional Waveforms

รูปที่ 2.23 แสดงไคอะแกรมเวลาการทำงานของไอซี 74HC4017

จากไคอะแกรมเวลา การทำงานของไอซีเบอร์ 74HC4017 จะทำงานที่ขอบขาขึ้นของสัญญาณนาฬิกาอินพุต ในการทำงานครั้งแรกเมื่อมีสัญญาณรีเซ็ตที่ขารีเซ็ตคือขาที่ 15 โดยสัญญาณรีเซ็ตนี้ก็คือสัญญาณซิงค์ 200 เฮิรตซ์ โดยช่วงเวลาที่จ่ายให้กับพัลส์บวกของขารีเซ็ตนี้มีค่าประมาณ 100 นาโนวินาที เมื่อมีสัญญาณรีเซ็ต สัญญาณเอาต์พุตทุกขาจะถูกรีเซ็ตให้มีสถานะเป็น Low ยกเว้นที่ขา  $Q_0$  จะถูกรีเซ็ตให้มีสถานะเป็น High

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งขา  $Q_0$  จะเป็นสัญญาณเลือกตำแหน่งช่องสัญญาณที่ 1 ในสัญญาณนาฬิกาถูกที่ 2  $Q_1$  จะมีสถานะเป็น High ซึ่งเป็นสัญญาณเลือกตำแหน่งช่องสัญญาณที่ 2 ในสัญญาณนาฬิกาถูกที่ 3  $Q_2$  จะมีสถานะเป็น High สัญญาณเอาต์พุตที่  $Q_2$  จะถูกนำไปผ่านออร์เกตเพื่อทำการออร์กับสัญญาณ  $Q_0$  เพื่อสร้างเป็นสัญญาณเลือกตำแหน่งช่องสัญญาณที่ 1 เมื่อสัญญาณนาฬิกาถูกที่ 4 เข้ามา  $Q_3$  จะมีสถานะเป็น High เป็นสัญญาณเลือกตำแหน่งช่องสัญญาณที่ 3 และเมื่อสัญญาณนาฬิกาถูกที่ 5 เข้ามา  $Q_4$  จะมีสถานะเป็น High ซึ่ง  $Q_4$  ถูกป้อนให้กับขาเรซีท ซึ่งจะทำให้สถานะ High มาเริ่มที่  $Q_0$  อีกครั้ง จนเมื่อครบสัญญาณนาฬิกา 8 ลูก จะเห็นว่าสัญญาณช่องที่ 1 จะถูกเลือก 4 ครั้ง สัญญาณช่องที่ 2 และ 3 จะถูกเลือกช่องละ 2 ครั้ง นั่นคือ สัญญาณนาฬิกา 800 เฮิร์ตซ์ เราจะได้สัญญาณการกวาดเลือกตำแหน่งช่องที่ 1 มีค่า 400 เฮิร์ตซ์ สัญญาณช่องที่ 2 และ 3 มีค่า 200 เฮิร์ตซ์

จากการทำงานในส่วนต่าง ๆ ที่กล่าวมาเป็นส่วนของสัญญาณซิงค์ ซึ่งจะเห็นได้ว่าสัญญาณซิงค์ 200 เฮิร์ตซ์ จะถูกปรับให้มีช่วงเวลาของพัลส์บวกมีค่าประมาณ 100 นาโนวินาที โดยใช้ไอซีเบอร์ 74HC123 สัญญาณซิงค์ที่ผ่านการปรับค่าเวลาของพัลส์แล้วจะกลายเป็นสัญญาณรีเซ็ตให้แก่ไอซีเบอร์ 74HC390, 74HC4040 และเบอร์ 74HC4017 เพื่อให้ไอซีทั้งสามตัวมีการเริ่มทำงานที่พร้อมกัน

เมื่อมีการรีเซ็ตแล้ว การทำงานจะเริ่มจากไอซีเบอร์ 74HC390 รับสัญญาณนาฬิกาความถี่ 10.24 เมกะเฮิร์ตซ์ จากวงจรกำเนิดสัญญาณโดยใช้คริสตอล มาทำการหารความถี่เหลือ 204.8 กิโลเฮิร์ตซ์ แล้วสัญญาณความถี่ที่ได้จะถูกส่งไปยัง ไอซีเบอร์ 74HC4040 เพื่อหารความถี่ให้ได้ 6400 เฮิร์ตซ์ และ 800 เฮิร์ตซ์ สัญญาณความถี่ 6400 เฮิร์ตซ์ ใช้เป็นสัญญาณนาฬิกาให้กับไอซีเบอร์ 74HC164 ในการเปลี่ยนสัญญาณข้อมูลอนุกรมเป็นสัญญาณข้อมูลแบบขนาน ส่วนสัญญาณความถี่ 800 เฮิร์ตซ์ ใช้เป็นสัญญาณนาฬิกาให้กับไอซีเบอร์ 74HC4017 ในการสร้างสัญญาณกวาดเลือกตำแหน่ง

## บทที่ 3

### การมอดูเลตและดีมอดูเลตแบบเอฟเอสเค

การส่งข้อมูลแบบหลายช่องสัญญาณ นับว่ามีความจำเป็นและนิยมในปัจจุบัน ซึ่งถ้าหากไม่มีวิธีการที่เหมาะสมในการส่งแล้ว จะเกิดปัญหาการตีแย่งช่องสัญญาณเป็นอย่างมาก ดังนั้นการมัลติเพล็กซ์สัญญาณจึงเข้ามามีบทบาทในการรวมช่องสัญญาณ ที่จะทำการส่งให้เหลือเพียงช่องสัญญาณเดียว แล้วจึงทำการระบวนการมอดูเลต ก่อนที่จะทำการส่งออกอากาศต่อไป จึงช่วยในการประหยัดช่องสัญญาณได้เป็นอย่างมาก การมัลติเพล็กซ์ที่สะดวกและนิยมใช้ในปัจจุบัน คือ การมัลติเพล็กซ์แบบแบ่งเวลา (Time Division Multiplex : TDM) หลังจากทำการมัลติเพล็กซ์แล้วสัญญาณที่ได้จะเป็นสัญญาณดิจิทัล ซึ่งถ้าหากต้องการที่จะทำการมอดูเลตแล้ว จะต้องอาศัยเทคนิคการมอดูเลต ที่เหมาะสมกับสัญญาณดิจิทัลนี้ ซึ่งการมอดูเลตแบบเอฟเอสเค (Frequency Shift Keying) จะสามารถนำมาใช้ได้เป็นอย่างดี เพื่อที่จะมอดูเลตสัญญาณดิจิทัลให้อยู่ในรูปสัญญาณอนาล็อก ซึ่งเหมาะสมที่จะทำการมอดูเลตแบบอนาล็อก (Analog Modulation) แบบต่าง ๆ ต่อไป

#### 3.1 สัญญาณเอฟเอสเค

การมอดูเลตแบบ เอฟเอสเค (Frequency Shift Keying) เป็นตัวอย่างของการมอดูเลตที่มีความสำคัญ นอกจากนี้ยังมีความสัมพันธ์กับการมอดูเลตทางความถี่ (Frequency Modulation) โดยถือว่าเป็นพื้นฐานของการมอดูเลตแบบดิจิทัล (Digital Modulation) ที่สำคัญแบบหนึ่ง และเมื่อพิจารณาถึงสัญญาณไบนารีเอฟเอสเค (Binary FSK waveform) แล้วสัญญาณเอฟเอสเค จะเกิดจากการเปลี่ยนความสัมพันธ์ระหว่างแรงดัน 2 ค่า กับสัญญาณอนาล็อกที่มีความถี่แตกต่างกัน โดยสมการของไบนารีเอฟเอสเค เป็นดังนี้

$$v(t) = V_c \cos [ [\omega_c + f_m(t) \Delta\omega/2] .t ] \quad (3.1)$$

โดยพารามิเตอร์ต่างๆ คือ

$v(t)$  : สัญญาณไบนารีเอฟเอสเค (Binary FSK waveform)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_c$ : ขนาดของสัญญาณคลื่นพาหะที่ยังไม่ถูกมอดูเลต (Peak unmodulated carrier amplitude)

$\omega_c$ : ความถี่ของคลื่นพาหะ (Radian carrier frequency)

$f_m(t)$ : ความถี่ของสัญญาณไบนารีดิจิทัลที่จะนำมามอดูเลต (Binary digital modulation signal frequency)

$\Delta\omega$ : ความแตกต่างของความถี่เอาท์พุท (Radian difference in output frequency)


ซึ่งจากสมการ (3.1) จะเห็นว่าสัญญาณไบนารีดิจิทัลเอฟเอสเค มีขนาดเป็นค่าคงที่  $V_c$  แต่ความถี่ของสัญญาณไบนารีดิจิทัลเอฟเอสเค จะมีค่าเท่ากับ  $\pm \Delta\omega/2$  โดยความถี่เดี่ยวนอกจากความถี่ของคลื่นพาหะนี้ เกิดจากขนาดและขั้วของสัญญาณไบนารีอินพุท ยกตัวอย่างเช่น ถ้าไบนารีอินพุทมีแรงดัน 1 โวลต์ สำหรับลอจิก "1" และมีแรงดัน -1 โวลต์ สำหรับลอจิก "0" ความถี่ของสัญญาณไบนารีดิจิทัลเอฟเอสเค ที่เดี่ยวนอกจากความถี่คลื่นพาหะนั้น ก็จะมีค่า  $+\Delta\omega/2$  และ  $-\Delta\omega/2$  เป็นต้น ส่วนอัตราของการเลื่อนความถี่ของคลื่นพาหะนั้น ก็จะขึ้นอยู่กับอัตราของไบนารีอินพุทซึ่งมีความถี่  $f_m(t)$  นั่นเอง

### 3.2 การมอดูเลตเอฟเอสเค

การมอดูเลตเอฟเอสเค (FSK Modulation) นั้น ความถี่ของคลื่นพาหะจะถูกเลื่อนโดยสัญญาณไบนารีอินพุท ซึ่งเอาท์พุทของเอฟเอสเคมอดูเลเตอร์ จะเป็นสัญญาณในโดเมนของความถี่ (Frequency domain) โดยเปลี่ยนแปลงตามลอจิก "0" และ "1" ซึ่งความถี่ที่เกิดจากลอจิก "0" จะถูกเรียกว่า "ความถี่ของสัญญาณสเปซ" (Space frequency) ส่วนความถี่ที่เกิดจากลอจิก "1" ก็จะถูกเรียกว่า "ความถี่ของสัญญาณมาร์ค" (Mark frequency) ซึ่งอัตราการเปลี่ยนแปลงของเอาท์พุทจะเท่ากับอัตราการเปลี่ยนแปลงไบนารีอินพุท

ในการมอดูเลตแบบดิจิทัลนั้น อัตราการเปลี่ยนแปลงสัญญาณไบนารีอินพุทจะถูกเรียกว่า "บิตเรท" (Bit rate) ซึ่งมีหน่วยเป็นบิตต่อวินาที (Bits Per Second : BPS) ส่วนอัตราการเปลี่ยนแปลงของเอาท์พุทจะถูกเรียกว่าบอดหรือ "บอดเรท" (Baud rate) ซึ่งบอดเรทนี้ จะเป็นความเร็วในสายส่ง (Line speed) ซึ่งในการมอดูเลตแบบเอฟเอสเคนี้ มีอัตราการเปลี่ยนแปลงไบนารีอินพุทหรือ

กล่าวได้ว่าบิตเรทมีค่าเท่ากับบิตเรทนั่นเอง โดยบล็อกไดอะแกรมและรูปสัญญาณของ ไบนารีอินพุท และอนาล็อกเอาต์พุทนั้นแสดงดังรูปที่ 3.1




รูปที่ 3.1 บล็อกไดอะแกรมและสัญญาณของเอพเอสเค

### 3.3 แบนด์วิทของเอพเอสเค

ในการสื่อสารอิเล็กทรอนิกส์นั้น แบนด์วิท (Bandwidth) เป็นพารามิเตอร์ที่มีความสำคัญที่ต้องพิจารณาอยู่เสมอ เช่นเดียวกันเมื่อเราต้องการที่จะออกแบบเครื่องส่งเอพเอสเค ก็จำเป็นที่จะต้องมีการพิจารณาถึงความสำคัญของแบนด์วิทด้วย โดยจากรูปที่ 3.2 จะแสดงให้เห็นว่า เอพเอสเคมอดูเลเตอร์นั้นจะมีลักษณะคล้ายคลึงกันกับเอพเอ็มมอดูเลเตอร์ตรงที่มีการนำเอาวงจร VCO (Voltage Controlled Oscillator) มาเป็นวงจรถูกต้อง ในการเปลี่ยนไบนารีอินพุทซึ่งมีระดับแรงดันไฟฟ้ามาเป็นสัญญาณความถี่ โดยความถี่ของสัญญาณเอาต์พุทที่มีความถี่สูงสุดจะถูกเรียกว่าความถี่มูลฐาน (Fundamental frequency) ซึ่งถือว่าเป็นความถี่สูงสุด ที่หาได้จากครั้งหนึ่งของอัตราบิตเรทอินพุท (Input bit rate :  $f_b$ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 การมอดูเลตแบบเอฟเอสเค

จากรูปที่ 3.2 จะพิจารณาเห็นว่า  $t_b$  คือเวลาของสัญญาณอินพุต 1 บิต (Time of one bit) โดยสามารถหาได้จาก  $1/\text{BPS}$ ,  $f_m$  คือ ความถี่ของสัญญาณมาร์ค (Mark frequency),  $f_s$  คือความถี่ของสัญญาณสเปซ (Space frequency),  $T_1$  คือ คาบเวลาที่สั้นที่สุดของไซเคิล (Period of shortest cycle),  $1/T_1$  คือความถี่มูลฐานของสัญญาณไบนารี (Fundamental frequency of binary square wave) และ  $f_b$  คืออินพุตบิตเรต (Input bit rate) มีหน่วยเป็น BPS

โดยความถี่ของ VCO นั้นจะมีค่าเปลี่ยนแปลงตามการเปลี่ยนแปลงของสัญญาณไบนารีอินพุตลอจิก "0" และลอจิก "1" โดยจะได้ความถี่ของสัญญาณสเปซและความถี่ของสัญญาณมาร์ค ออกมาที่เข้าที่พู่ทของวงจร VCO ซึ่งจากการที่กล่าวไว้ในเบื้องต้นว่า เอฟเอสเคมีความสัมพันธ์กันกับเอฟเอ็ม ด้วยความสัมพันธ์นี้สามารถนำไปประยุกต์ใช้งานร่วมกันได้ ดังนั้นหากพิจารณาถึงดัชนีการมอดูเลต (Modulation Index :MI) สำหรับไบนารีเอฟเอสเค (Binary FSK) ดัชนีการมอดูเลตจึงมีสูตรดังนี้

$$MI = \Delta f / f_s \quad (3.2)$$

โดยที่ MI : ดัชนีการมอดูเลต (Modulation index)

$\Delta f$  : ผลต่างของความถี่ (Frequency deviation) มีหน่วยเป็นเฮิรตซ์

$f_s$  : ความถี่สัญญาณที่ถูกมอดูเลต (Modulating frequency) มีหน่วยเป็นเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสูตรของดัชนีการมอดูเลตของไบนารีเอฟเอสเค ซึ่งในบางครั้งเรียกว่าอัตราผลต่าง (Deviation rate) โดยจะเห็นว่าดัชนีการมอดูเลตจะมีค่าสูงสุด เมื่อค่าความถี่ผลต่างมีค่ามากนั่นเอง ซึ่งในการมอดูเลตไบนารีเอฟเอสเค ค่า  $\Delta f$  จะเป็นผลต่างของ ความถี่ของสัญญาณสเปซกับความถี่ของสัญญาณมาร์ค ซึ่งเกิดจากไบนารีอินพุทลอจิก “0” และ “1” ตามลำดับ ส่วน  $f_c$  จะเป็นความถี่มูลฐาน (Fundamental frequency) หรือความถี่ของไบนารีอินพุทซึ่งมีค่าเป็นครึ่งหนึ่งของอัตราบิตเรท (A half of bit rate) ดังที่กล่าวมาแล้วนั่นเอง ดังนั้นสูตรการหาดัชนีการมอดูเลตสำหรับเอฟเอสเคจึงเปลี่ยนแปลงเป็นดังนี้

$$MI = \left| f_m - f_c / 2 \right| / f_c / 2 = \left| f_m - f_c \right| / f_b \quad (3.3)$$

เมื่อ  $\left| f_m - f_c \right| / 2$  : ความถี่ผลต่างสูงสุด (Peak frequency deviation)

$f_b$  : อัตราบิตเรทอินพุท (Input bit rate)

$f_c / 2$  : ความถี่มูลฐานของสัญญาณไบนารีอินพุท (Fundamental frequency of the binary input signal)

จากความสัมพันธ์กับการมอดูเลตทางความถี่หรือเอฟเอ็มนั้น แบนด์วิทจะมีความสัมพันธ์กับดัชนีการมอดูเลต โดยถ้าหากว่าค่าดัชนีการมอดูเลตมีค่าต่ำกว่า 1 ดังตารางที่ 3.1 ซึ่งเป็นตาราง Bessel function จะได้สัญญาณเข้าที่พู่ท ที่มีความถี่ที่สามารถนำไปประยุกต์กับการมอดูเลตทางความถี่หรือเอฟเอ็ม โดยมีแบนด์วิทต่ำหรือมีเข้าที่พู่ทสเปคตรัมแคบ (Narrow band output spectrum) ซึ่งเรียกว่า “แบนด์วิทไนควิสต์ต่ำสุด”(Minimum nyquist bandwidth :  $f_b$ ) และหากถูกนำไปประยุกต์ใช้งานในลักษณะสเปคตรัมเข้าที่พู่ทที่มีไซด์แบนด์ 2 ข้าง(Double side output spectrum) ก็จะถูกเรียกว่า “แบนด์วิทไนควิสต์ที่มีไซด์แบนด์ 2 ข้างต่ำสุด”(Minimum double side nyquist bandwidth” หรือ “แบนด์วิทไอเอฟต่ำสุด”(Minimum IF bandwidth)

จากนิยามสูตรและพารามิเตอร์ต่าง ๆ เราสามารถหาค่าแบนด์วิทได้โดยพิจารณาตัวอย่างดังต่อไปนี้

ตัวอย่างที่ 3.1 สำหรับการมอดูเลตไบนารีเอฟเอสเค (Binary FSK modulation) มีความถี่ของสัญญาณมาร์ค (Mark frequency) 80 เมกะเฮิร์ตซ์ ,ความถี่ของสัญญาณสเปซ(Space frequency) 60 เมกะเฮิร์ตซ์ ความถี่ที่อยู่ระหว่างความถี่ของสัญญาณมาร์คและความถี่ของสัญญาณสเปซ มีความถี่ 70

เมกะเฮิรตซ์ ไบนารีอินพุทมีอัตราบิตเรท 20 เมกะบิตต่อวินาที(Mbps) เราสามารถที่จะคำนวณอัตราบิตเรท ( Baud rate ) และแบนด์วิทต่ำสุด ( Minimum bandwidth ) ที่ต้องการได้ดังนี้

จากสมการที่ 3.3


$$\begin{aligned} MI &= \left| f_m - f_s \right| / f_b \\ &= \left| 80 \text{ MHz} - 60 \text{ MHz} \right| / 20 \text{ MHz} \\ &= 20 \text{ MHz} / 20 \text{ Mbps} = 1.0 \end{aligned}$$

ซึ่งจากตาราง Bessel function ดังตารางที่ 3.1 ที่ค่าดัชนีการมอดูเลตมีค่าเป็น 1.0 จะมีค่าของความถี่ที่เป็นสเปกตรัมอยู่ 3 ความถี่ ซึ่งอยู่ในแต่ละด้านของความถี่ศูนย์กลาง ( Center frequency ) ดังนั้นสามารถที่จะหาค่าครึ่งหนึ่งของอัตราบิตเรทได้คือ  $f_c / 2 = 10$  เมกะเฮิรตซ์ โดยค่าสเปกตรัมของเอฟเอสเคมอดูเลเตอร์นี้แสดงดังรูปที่ 3.3 ซึ่งแสดงให้เห็นว่าแบนด์วิทไนควิสต์ที่มีไซด์แบนด์ 2 ข้างต่ำสุด(Minimum double side nyquist bandwidth) มีค่า 60 เมกะเฮิรตซ์ และบิตเรท(Baud rate) มีค่าเท่ากับ 20 เมกะบิต(Mbuads) ซึ่งเท่ากับอัตราบิตเรท

MI	$J_0$	$J_1$	$J_2$	$J_3$	$J_4$
0.0	1.00				
0.25	0.98	0.12			
0.5	0.94	0.24	0.03		
1.0	0.77	0.44	0.11	0.02	
1.5	0.51	0.56	0.23	0.06	0.01
2.0	0.22	0.58	0.35	0.13	0.03

ตารางที่ 3.1 ตาราง Bessel function

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 สเปกตรัมเอ้าท์พุทของเอฟเอสเล จากตัวอย่าง 1.1

### 3.4 การทำงานของอุปกรณ์ต่างๆในส่วนของการมอดูเลตแบบเอฟเอสเล


#### 3.4.1 XR-2206

XR-2206 เป็นไอซีที่ทำหน้าที่เสมือนเป็นแหล่งกำเนิดสัญญาณ ซึ่งวงจรมีคุณภาพสูงในการสร้างสัญญาณไซน์ (Sine wave), สัญญาณสี่เหลี่ยม (Square wave), สัญญาณสามเหลี่ยม (Triangle wave) และสัญญาณพัลส์ (Pulse) นอกจากนี้ยังมีเสถียรภาพที่สูงและความแน่นอน รูปคลื่นของเอ้าท์พุทสามารถถูกมอดูเลตทั้งแอมพลิจูดและความถี่ด้วยแรงดันภายนอก ความถี่ที่ใช้งานสามารถถูกเลือกจากภายนอกได้สูงเกิน 0.01 เฮิรตซ์ถึงมากกว่า 1.0 เมกะเฮิรตซ์ ซึ่งสามารถจะแสดงบด็อกโคอะแกรมของ XR-2206 ได้ดังรูปที่ 3.4


XR-2206 สามารถถูกใช้งานด้วยตัวต้านทานไทม์มิ่ง (Timing) สองตัวที่แยกออกจากกันคือ  $R_1$  และ  $R_2$  ถูกเชื่อมด้วย ขา 7 และขา 8 ตามลำดับ ซึ่งแสดงในรูปที่ 3.5 ซึ่งการใช้งานจะต้องขึ้นอยู่กับขั้วของสัญญาณลอจิกที่ขา 9 จะเป็นตัวเลือกใช้งานความต้านทานไทม์มิ่งเหล่านี้ โดย ถ้าขา 9 ถูกเปิดวงจร หรือถูกเชื่อมด้วยแรงดันไบอัสที่มากกว่า 2 โวลท์ก็จะมีเพียง  $R_1$  เท่านั้นที่ถูกใช้งาน ในทำนองเดียวกัน ถ้าระดับแรงดันที่ขา 9 เป็นค่าที่น้อยกว่าหรือเท่ากับ 1 โวลท์ก็จะมีเพียง  $R_2$  เท่านั้นที่ถูกใช้งาน ด้วยเหตุนี้ความถี่ของเอ้าท์พุทสามารถถูกเลือกให้ระหว่างสองระดับแรงดันนี้คือ  $f_1$  และ  $f_2$  โดยที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_1 = 1/R_1C \text{ และ } f_2 = 1/R_2C \quad (3.4)$$



รูปที่ 3.4 แสดงบล็อกรหัสไอซีของ XR-2206



รูปที่ 3.5 วงจรกำเนิดสัญญาณไซน์เอฟเอสเค (Sinusoidal FSK generator)

ในรูปที่ 3.5 แสดงถึงวงจรที่ถูกต่อด้วยสัญญาณไซน์เอฟเอสเคที่ใช้งาน ความถี่ของสัญญาณมาร์ค(Mark frequency)และความถี่ของสัญญาณสเปซ(Space frequency)สามารถที่จะเลือกได้ ซึ่งใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การปรับจะเป็นอิสระต่อกัน ด้วยตัวต้านทานไทม์มิ่ง  $R_1$  และ  $R_2$  เอาท์พุทของวงจรมีลักษณะเฟสต่อเนื่องกัน ในระหว่างที่มีการเปลี่ยนแปลงของสัญญาณตามการใช้งานที่ขา 9 ความถี่คัทออฟ(Cutoff frequency:  $f_c$ ) จะถูกกำหนดด้วยตัวคาปาซิเตอร์ไทม์มิ่งภายนอก C ซึ่งต่ออยู่ระหว่างขา 5 และขา 6 โดยที่ตัวต้านทานไทม์มิ่งก็จะถูกต่ออยู่ที่ขาใดขาหนึ่ง(ขา7หรือขา8) พิจารณาความถี่คัทออฟจะได้ว่า

$$f_c = 1/RC \text{ เฮิรตซ์} \quad (3.5)$$

และสามารถที่จะปรับค่าความถี่คัทออฟโดยการปรับค่า R หรือ C ให้มีการเปลี่ยนแปลง ซึ่งเสถียรภาพของอณูภูมิได้ผลดีที่สุดจะอยู่ในช่วง 4 กิโลโอห์ม( $k\Omega$ )  $< R < 200$  กิโลโอห์ม( $k\Omega$ ) ส่วนค่าความคาปาซิเตอร์ ควรที่เลือกค่าอยู่ในระหว่าง 1000 พิโกฟาร์ด(pF)ถึง 100 ไมโครฟาร์ด( $\mu F$ ) ซึ่งในวงจรที่ใช้งานจริงจะใช้ความถี่ 2 ความถี่ โดยขึ้นอยู่กับสัญญาณลอจิกที่ขา 9 ซึ่งเป็นสัญญาณดิจิทัลอัตราบิตเรทที่ 6,400 บิตต่อวินาที ในสถานะที่สัญญาณลอจิกเป็น "1" เราต้องการให้ได้ความถี่ 25.6 กิโลเฮิรตซ์ออกมา ในทำนองเดียวกัน ถ้าในสถานะที่ลอจิกเป็น "0" เราต้องการให้ได้ความถี่เท่ากับ 38.4 กิโลเฮิรตซ์ ซึ่งความถี่ทั้งสองความถี่นี้จะถูกกำหนดด้วยค่า R และค่า C นั้นเองเราสามารถหาค่าได้ดังนี้

-เมื่อต้องการ  $f_1$  เท่ากับ 25.6 กิโลเฮิรตซ์ จะได้ว่า

$$f_1 = 1/R_1 C$$

เมื่อกำหนดค่า  $C = 10$  นาโนฟาร์ด

$$25.6 \text{ kHz} = 1/R_1 \times 10 \text{ nF}$$

$$R_1 = 1/25.6 \text{ k} \times 10 \text{ n}$$

$$= 3.9 \text{ กิโลโอห์ม}$$

ในทำนองเดียวกัน

-เมื่อ  $f_2$  เท่ากับ 38.4 กิโลเฮิรตซ์ จะได้ว่า

$$f_2 = 1/R_2 C$$

$$38.4 \text{ kHz} = 1/R_2 \times 10 \text{ nF}$$

$$R_2 = 1/38.4 \text{ k} \times 10 \text{ n}$$

$$= 2.6 \text{ กิโลโอห์ม}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่งเราจะเห็นได้ว่าในการใช้งานสามารถจะมีความถี่ได้สองความถี่ตามสภาวะลจจิกของ สัญญาณอินพุตนั่นเอง และสามารถหาค่า R และ C ได้ตามสูตรที่กล่าวมาในข้างต้น

### 3.4.2 MC 14066

MC 14066 เป็นไอซีที่ทำหน้าที่เป็นอนาล็อกสวิตช์ (Analog switch) และสามารถเป็นมัลติเพล็กซ์เซอร์(Multiplexer) ซึ่งโครงสร้างภายในของไอซีเบอร์นี้ประกอบไปด้วยสวิตช์อยู่ 4 ตัวที่เป็นอิสระต่อกัน สามารถควบคุมได้ทั้งสัญญาณดิจิทัลและสัญญาณอนาล็อก ซึ่งแสดงได้จากรูปที่ 3.6 แสดงถึงการใ้ของอนาล็อกสวิตช์สัญญาณ 0-5 โวลท์ถูกใ้ควบคุมโดยตรงกับสัญญาณอนาล็อก 5 โวลท์พีคทูพีค

ระดับสัญญาณควบคุมดิจิทัลจะถูกกำหนดด้วย  $V_{DD}$  และ  $V_{SS}$  เมื่อแรงดัน  $V_{DD}$  เป็นแรงดันสภาวะ High โดยที่ แรงดัน  $V_{SS}$  เป็นแรงดันในสภาวะ Low

ระดับสัญญาณอนาล็อกสูงสุดจะถูกแทนด้วย  $V_{DD}$  และ  $V_{SS}$  ซึ่งแรงดันของสัญญาณอนาล็อกมัก จะเกิดการสวิงไม่สูงเกินกว่าแรงดัน  $V_{DD}$  หรือต่ำกว่า  $V_{SS}$



รูปที่ 3.6 ตัวอย่างในการใช้งานของ MC 14066



ดังนั้น ไอซีMC 14066 ที่ใ้ในการทำงานของวงจรมัน จะใ้ทำหน้าที่เป็นอนาล็อกสวิตช์ โดยที่สัญญาณซิงค์ จาก TDM ความถี่ 200 เฮิรตซ์ เข้ามาที่ขา 5 ซึ่งจะเป็นสัญญาณลจจิกที่ควบคุมสัญญาณอินพุตที่เข้ามาที่ขา 4 โดยสัญญาณอินพุตมีลักษณะเป็นสัญญาณซายน์ความถี่ที่ 3.2 กิโลเฮิรตซ์ ซึ่งคุณสมบัติของไอซี MC 1466 เมื่อสัญญาณซิงค์จาก TDM เป็นสภาวะลจจิก “1” จะใ้ใ้ได้สัญญาณอินพุตที่ความถี่ 3.2กิโลเฮิรตซ์ ออกมาที่ทางเอาท์พุท (ขา3) ของไอซี MC14066 ในทำนองเดียวกัน เมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใ้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใ้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิใ้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใ้

สัญญาณซิงค์จาก TDM อยู่ในสภาวะลอจิก “0” จะทำให้ไม่มีสัญญาณออกมาทางเอาต์พุต (ขา3) ของ ไอซีซึ่งจะเสมือนเป็นกราวด์ของวงจร ดังนั้นเราจะเห็นว่าสัญญาณที่ได้ออกมาจากเอาต์พุตของ ไอซีนั้น จะมีลักษณะเป็นเอเอสเค(ASK : Amplitude Shift Keying) แต่ปัญหาของไอซีตัวนี้มีอยู่ว่าในสภาวะที่ลอจิกเป็น “0” ในทางทฤษฎีจะได้สัญญาณที่ระดับกราวด์ออกมา แต่ทางปฏิบัติจะมีสัญญาณรบกวน การแก้ปัญหาทำได้โดยการใส่ค่าความต้านทานที่เหมาะสม ที่ขาเอาต์พุตต่อลงกราวด์

### 3.5 การคีมอคูเลตเอฟเอสเค

ในการคีมอคูเลตเอฟเอสเคของทางด้านเครื่องรับนั้น จะมีวงจรอยู่วงจรหนึ่งที่นิยมนำมาใช้กัน อย่างมากนั่นก็คือ วงจรเฟสล็อกคูป (Phase Locked Loop : PLL) ซึ่งจะถูกนำมาใช้ในการคีมอคูเลตสัญญาณโบนารีเอฟเอสเค โดยบล็อกโคอะแกรมสำหรับเฟสล็อกคูปเอฟเอสเคคีมอคูเลเตอร์( PLL FSK demodulator) แสดงดังรูปที่ 3.7




รูปที่ 3.7 แสดงการทำงานของเฟสล็อกคูปเอฟเอสเคคีมอคูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยจากบล็อกล็อกไดอะแกรม สัญญาณอนาล็อกเฟสจะถูกส่งเข้ามา จากนั้นจะถูกภาคเปรียบเทียบเฟส(Phase comparator) ทำหน้าที่เปรียบเทียบเฟสของสัญญาณ โดยสัญญาณอนาล็อกนี้เป็นที่ทราบแล้วว่า จะประกอบด้วยความถี่ของสัญญาณมาร์ค(Mark frequency) และความถี่ของสัญญาณสเปซ(Space frequency) ดังนั้นก็จะเกิดความแตกต่างทางเฟสขึ้น โดยความแตกต่างทางเฟสนี้จะถูกส่งต่อไปยังภาค VCO ( Voltage Controlled Oscillator ) ทำหน้าที่นำแรงดันคลาดเคลื่อน(DC error voltage) ดังกล่าวนั้นมาทำการควบคุมจนกระทั่งเฟสและความถี่ตรงกับ ความถี่ของสัญญาณมาร์คและความถี่ของสัญญาณสเปซ ก็จะถูกส่งออกไปที่เอาต์พุตซึ่งระดับสัญญาณแรงดัน ไฟตรงที่ถูกต้องจะต้องมี 2 ระดับเท่านั้นคือลอจิก “0” และลอจิก “1” ซึ่งเป็นระดับลอจิกที่ตรงกันกับ ไบนารีอินพุตของ เฟสเดโมดูเลเตอร์

### 3.6 การทำงานของอุปกรณ์ต่างๆของในส่วนการดีมอดูเลตเฟส

#### 3.6.1 XR-2211



รูปที่ 3.8 บล็อกล็อกไดอะแกรมของ XR-2211

XR-2211 เป็น ไอซีที่สำคัญมากในภาคดีมอดูเลตเฟสเด เพราะเป็น ไอซีที่ทำหน้าที่เป็นตัวเปลี่ยนสัญญาณข้อมูลที่อยู่ในรูปเฟสเดให้เป็นสัญญาณดิจิทัล 6,400 บิตต่อวินาที เพื่อส่งสัญญาณนี้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้กับภาคคิมิตีเฟล็กซ์แบบแบ่งเวลา เพื่อทำการส่งคืนสัญญาณให้เหมือนเดิมกับที่ส่งมาจากภาคส่ง ซึ่งภายในโครงสร้างของ XR-2211 นั้นภายในจะถูกออกแบบเป็นระบบเฟสล็อกลูป ( PLL ) เพื่อสำหรับใช้งานด้านสื่อสาร โดยเฉพาะจะใช้ในส่วนของเอฟเอสเค โดยวงจรจะประกอบด้วยพื้นฐานของเฟสล็อกลูปเพื่อให้สัญญาณอินพุตเข้าไปในช่วงที่ผ่านไปได้ มุมเฟสจะถูกตรวจสอบได้ ก็คือเมื่อให้ตัวพาหะเป็นตัวตรวจสอบและ แรงดันเอฟเอสเคจะถูกเปรียบเทียบ โดยที่เอฟเอสเคเดิมคือเป็นตัวกำหนดอุปกรณ์ภายนอกจะขึ้นเป็นอิสระต่อกันในการหาค่าความถี่ศูนย์กลาง (frequency center), ช่วงแถบความถี่ (Bandwidth) และเอาต์พุต (Output) แรงดันอ้างอิงภายในจะเป็นสัดส่วนกับแหล่งจ่ายไฟที่กำหนดที่ขาเอาต์พุตแสดง ได้ดังรูปที่ 3.8 แสดงถึงบล็อกไดอะแกรมของ XR-2211

ในการออกแบบ โครงสร้างของ XR-2211 ซึ่งทางด้านสัญญาณด้านอินพุตเป็นสัญญาณเอฟเอสเคเข้ามา โดยที่สภาวะลอจิก “1” มีความถี่ที่ 25.6 กิโลเฮิร์ตซ์ ในสภาวะลอจิก “0” จะมีความถี่ 38.4 กิโลเฮิร์ตซ์เข้ามา ทำให้เราสามารถหาค่าความถี่ศูนย์กลางของเฟสล็อกลูปได้

$$f_0 = \sqrt{f_1 \times f_2} \quad (3.6)$$

นั่นคือ

$$f_0 = \sqrt{25.6k \times 38.4k}$$

$$= 31.353 \text{ กิโลเฮิร์ตซ์}$$

ก็จะได้ความถี่ศูนย์กลางมาแล้ว ต่อไปก็ทำการหาค่า  $R_0$  ซึ่งในสเปคของไอซีกำหนดให้เลือกค่าที่อยู่ระหว่าง 10 กิโลโอห์มถึง 100 กิโลโอห์ม ซึ่งในการใช้งานเลือกไว้ที่ค่า 32 กิโลโอห์ม เพราะวงจรที่ใช้งานได้เลือกค่าคาปาซิเตอร์  $C_0$  ไว้ที่ค่า 1 นาโนฟารัด จากนั้นทำการหาค่าความต้านทานต่างๆตามสเปคของไอซีที่ต้องการ โดยเลือกค่า  $C_1$  ให้มีค่า 100 พิโกฟารัด ดังนั้นจึงสามารถหาค่า  $R_1$  ได้จาก

$$R_1 = [R_0 \cdot f_0 / (f_1 - f_2)] \cdot 2 \quad (3.7)$$

จะได้ว่า

$$R_1 = [32k \times 31.353k / (25.6k - 38.4k)] \times 2$$

$$= 50 \text{ กิโลโอห์ม}$$

ดังนั้นเราจะหาค่า  $C_1$  เป็นตัวตั้งค่าลูปโดยมีค่า  $\zeta = 0.5$

โดยที่  $\zeta$  : Loop damping ซึ่งหาได้จาก

$$C_1 = 1250 \cdot C_0 / R_1 \cdot \zeta^2$$

ดังนั้นได้ว่า

$$C_1 = 1250 \times 1n / 50k \times (0.5)^2$$

$$= 100 \text{ พิโกฟารัด}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเราจะได้อายุของอุปกรณ์ต่างๆ มาใส่ในวงจรแล้ว ซึ่งสัญญาณเอาต์พุตเป็นดิจิทัลมีอัตราเร็ว 6,400 บิตต่อวินาที และสุดท้ายที่จะต้องหาค่าคือ ค่าความจุไฟฟ้ากรองข้อมูล ( Data Filter Capacitance, :  $C_F$  ) โดยจะต้องหาค่าของ  $R_{sum}$  ซึ่งเป็นค่าความต้านทานรวมของไอซี XR-2211 นั้นเอง โดยหาได้จาก

$$R_{sum} = (R_F + R_1) \times R_B / (R_1 + R_F + R_B) \quad (3.8)$$

ซึ่งจะเห็นว่าค่าของ  $R_F$  และ  $R_B$  ยังไม่ทราบค่า ดังนั้นจะต้องหาค่าของค่าความต้านทานทั้งสองตัวนี้ก่อน ซึ่งจะหาได้จาก

$$R_F = 5 \text{ เท่าของ } R_1 \quad (3.9)$$

$$= 5 \times 50k = 250 \text{ กิโลโอห์ม}$$

และค่าของ  $R_B$

$$R_B = 5 \text{ เท่าของ } R_F \quad (3.10)$$

จะได้ว่า

$$R_B = 5 \times 250k \\ = 1.25 \text{ เมกะโอห์ม}$$

ดังนั้นเราสามารถหาค่าของ  $R_{sum}$  ได้ดังนี้

$$R_{sum} = (250k + 50k) \times 1.25M / (50k + 250k + 1.25M) \\ = 241.935 \text{ กิโลโอห์ม}$$

เราจะได้อายุค่าความจุไฟฟ้าในการกรองข้อมูล  $C_F$  ได้ว่า

$$C_F = 0.25 / (R_{sum} \times \text{Baud rate}) \quad (3.11)$$


ซึ่ง Baud rate ที่เราใช้นั้นจะใช้ที่ 6,400 บิตต่อวินาที

$$C_F = 0.25 / (241.935k \times 6,400) \\ = 161.41 \text{ พิโกฟารัด}$$

ซึ่งในการคำนวณทั้งหมดนี้ จะเป็นการคำนวณเพื่อให้ได้ข้อมูลที่ออกมาจากเอาต์พุตนั้น สัญญาณดิจิทัลหรือสัญญาณข้อมูล ที่มีอัตราข้อมูลเป็น 6,400 บิตต่อวินาที ซึ่งปัญหาของการคำนวณนั้นจะมีอยู่ว่า ถ้าใช้ค่าความต้านทานที่แน่นอนแล้ว ในทางปฏิบัติจะไม่ได้สัญญาณตามที่คำนวณ เนื่องจากมีผลจากค่าผิดพลาดของอุปกรณ์ต่างๆ หรือผลจากการเลย์เอาต์ (Layout) ที่ไม่ค่อยดีนัก จะทำให้มีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณรบกวนได้ ดังนั้นจึงต้องหาวิธีที่แก้ปัญหาดังกล่าว โดยใช้ค่าความต้านทานปรับค่าได้ที่  $R_x$  เพื่อปรับค่าที่คลาดเคลื่อนดังกล่าว ให้ถูกต้องและปรากฏสัญญาณที่เอาต์พุต

สำหรับวงจรที่ใช้งานดังกล่าว แสดงดังรูปที่ 3.9



รูปที่ 3.9 แสดงวงจรเฟสล็อกเคอิมมูเลเตอร์ที่ใช้งาน

### 3.6.2 74HC123


ไอซี 74HC123 เป็นไอซีที่ทำหน้าที่เป็น โมโนสเตเบิลมัลติไวเบรเตอร์ (Monostable multivibrator) สำหรับการรีเซ็ตสามารถถูกทริกเกอร์ได้ทั้งพัลส์บวกและลบได้ ความต้านทานภายนอก  $R_x$  และคาปาซิเตอร์ภายนอก  $C_x$  จะควบคุมไทม์มิงและความเที่ยงตรงของวงจร ในการปรับค่าของค่าความต้านทานภายนอก  $R_x$  และค่าคาปาซิเตอร์ภายนอก  $C_x$  จะทำให้ได้พัลส์ของเอาต์พุตมีย่านที่กว้าง

ความกว้างของพัลส์ที่เอาต์พุต อาจจะถูกขยายด้วยการปล่อยสัญญาณอินพุตที่ A และ B ขั้วพัลส์ที่เอาต์พุตสามารถมีระดับแรงดัน Low หรือเป็นระดับแรงดันที่มีสถานะลอจิก "0" นั่นเอง บนขารี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เซ็ทที่ขาของ R อินพุท A จะทริกเกอร์ที่ขอบขาลงและอินพุท B จะทริกเกอร์ที่ขอบขาขึ้น เป็นการจัดการทริกเกอร์ขอบขาใดขอบขาหนึ่งของพัลส์ที่อินพุท ค่าค่าสุดของค่าความต้านทานภายนอก  $R_x$  มีค่าประมาณ 5 กิโลโอห์ม การคำนวณสำหรับความกว้างของพัลส์ได้ว่า

$$t_w = 0.45 \times R_x C_x \text{ ที่ } V_{CC} = 5 \text{ โวลท์} \tag{3.12}$$



- ก) โครงสร้างภายในและไดอะแกรมเวลาของ 74HC123      ข) ตารางความจริงของไอซี 74HC123  
รูปที่ 3.10 แสดงถึง โครงสร้างภายใน ไดอะแกรมเวลา และตารางความจริงของ ไอซี 74HC123

ดังนั้นในการคำนวณของไอซี ที่ใช้ในวงจรที่ใช้งานจริงนั้น จะใช้ไอซีถึงสองตัวด้วยกันโดยให้ใช้อินพุทที่เข้ามานั้นจะ ใช้งานที่ขอบขาขึ้นก่อน โดยจะใช้ไทม์มิงที่เวลาเท่ากับ 1.25 มิลลิวินาที และอีกตัวหนึ่งจะใช้ไทม์มิงที่เวลาเท่ากับ 1 ไมโครวินาที โดยใช้งานที่ขอบขาลงโดยจะเอาสัญญาณพัลส์ตรงนี้ไปใช้ในการรีเซ็ทที่ภาคคิมัลติเพล็กซ์แบบแบ่งเวลา ดังนั้นในการคำนวณไอซีตัวแรกที่เวลาเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.25 มิลลิวินาที ซึ่งหาได้โดยจะทำการกำหนดค่าของคาปาซิเตอร์ที่ 0.1 ไมโครฟารัด เราสามารถหาค่าความต้านทานภายนอกได้ดังนี้

$$t_w = 0.45 \times R_x \times 0.1 \mu\text{F} \quad (3.13)$$

$$\begin{aligned} R_x &= 1.25 \text{ ms} / 0.45 \times 0.1 \mu\text{F} \\ &= 28 \text{ กิโลโอห์ม} \end{aligned} \quad (3.14)$$

และตัวที่สองที่ใช้งานที่ขอบขาลง โดยจะใช้เวลาในการไทม์มิ่งเท่ากับ 1 ไมโครวินาทีและจะทำการกำหนดค่าคาปาซิเตอร์เท่ากับ 0.001 ไมโครฟารัด ดังนั้นสามารถหาค่าความต้านทานภายนอกได้

$$\begin{aligned} t_w &= 0.45 \times R_x \times 0.001 \mu\text{F} \\ R_x &= 1 \mu\text{s} / 0.45 \times 0.001 \mu\text{F} \\ &= 22 \text{ กิโลโอห์ม} \end{aligned}$$

ดังนั้นก็จะได้พัลส์ที่ต้องการออกมา แต่ในการปฏิบัติจริง ๆ นั้น จะต้องมีค่าความต้านทานที่ปรับค่าได้จะเป็นการดีกว่า เพราะจะสามารถที่จะปรับค่าเพื่อให้ได้พัลส์ที่เวลาที่แน่นอนกว่า


## บทที่ 4

### การมอดูเลตและดีมอดูเลตทางความถี่

การมอดูเลตทางความถี่(Frequency Modulation : FM) นั้น สัญญาณที่ต้องการส่งหรือสัญญาณข่าวสาร(Message Signal) จะไปทำให้ความถี่ของคลื่นพาหะ(Carrier) เกิดการเปลี่ยนแปลง โดยถ้าสัญญาณมีค่าเป็นบวกก็จะทำให้ความถี่ของคลื่นพาหะสูงขึ้น และเมื่อสัญญาณมีค่าเป็นลบก็จะทำให้ความถี่ของคลื่นพาหะลดลง หรืออาจจะกล่าวได้ว่าขนาดของสัญญาณเป็นตัวทำให้ความถี่ของคลื่นพาหะเปลี่ยนแปลงนั่นเอง

#### 4.1 สัญญาณ เอฟเอ็ม

รูปคลื่นของสัญญาณที่เกิดจากการมอดูเลตทางความถี่ หรือสัญญาณเอฟเอ็ม อาจเกิดจากการนำเอาสัญญาณเสียงดังรูปที่ 4.1 ก ซึ่งเป็นข่าวสารเข้าไปมอดูเลตกับสัญญาณพาหะดังรูปที่ 4.1 ข จะทำให้ได้รูปคลื่นสัญญาณพาหะที่ถูกมอดูเลตแล้วดังรูปที่ 4.1 ค ซึ่งเป็นสัญญาณเอฟเอ็ม นั่นเอง จะเห็นว่าที่เวลา  $t_0$  สัญญาณเอฟเอ็มอยู่ที่ความถี่กลาง เมื่อสัญญาณที่เข้ามามอดูเลตมีค่าทางบวกสูงสุด ความถี่ของพาหะก็จะเพิ่มขึ้นสูงสุด นั่นคือสัญญาณมอดูเลตถึงจุดสุดขั้ว หรือมีความถี่สูงที่สุดนั่นเอง



รูปที่ 4.1 สัญญาณเอฟเอ็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่เวลา  $t_2$  สัญญาณมอดูเลตลดลงเป็นศูนย์ ความถี่ของพาหะก็จะลดลงมาที่ความถี่กลางตามเดิมหลังจากที่สัญญาณมอดูเลตมีค่าตกลงต่ำกว่าศูนย์กลายเป็นลบ ความถี่พาหะก็จะมีความถี่ลดลงต่ำกว่าความถี่กลาง และเมื่อสัญญาณมอดูเลตกลับมาเป็นศูนย์อีกครั้ง ความถี่พาหะก็จะกลับมายังความถี่กลางตามเดิมเช่นกัน ในช่วงเวลา  $t_4$  ถึง  $t_5$  ก็จะซ้ำแบบเดิมไปเรื่อยๆ สรุปแล้วความถี่พาหะก็จะเปลี่ยนแปลงตามแอมพลิจูดของสัญญาณที่มอดูเลต และพาหะยังคงอยู่ที่ความถี่กลางเมื่อสัญญาณมอดูเลตเป็นศูนย์

ช่วงที่พาหะเบี่ยงเบนไปจากความถี่กลาง เรียกว่า ความถี่เบี่ยงเบน (Frequency deviation) ตัวอย่างเช่น พาหะมีความถี่ 100 เมกะเฮิร์ตซ์ ลดลงต่ำสุดลงมาเป็น 99.9 เมกะเฮิร์ตซ์ และเพิ่มสูงสุดเป็น 100.1 เมกะเฮิร์ตซ์กลับไปมาเช่นนี้ ซึ่งก็หมายความว่าช่วงความถี่เบี่ยงเบนเท่ากับ  $\pm 0.1$  เมกะเฮิร์ตซ์ หรือ  $\pm 100$  กิโลเฮิร์ตซ์

อัตราการเบี่ยงเบนความถี่ของ สัญญาณเอฟเอ็ม ขึ้นอยู่กับสัญญาณที่เข้ามามอดูเลต ตัวอย่างเช่น ถ้าสัญญาณที่เข้ามาเป็น โทน (สัญญาณเสียง) ความถี่ 1000 เฮิร์ตซ์ อัตราการเบี่ยงเบนความถี่ของสัญญาณเอฟเอ็ม จะเท่ากับ 1,000 ครั้งต่อวินาที ถ้าสัญญาณที่เข้ามามอดูเลตเพิ่มความถี่เป็น 10 กิโลเฮิร์ตซ์ โดยคงค่าแอมพลิจูดเท่าเดิมช่วงความถี่เบี่ยงเบนยิ่งเท่าเดิม คือเท่ากับ  $\pm 100$  กิโลเฮิร์ตซ์ แต่อัตราการเบี่ยงเบนจะเพิ่มขึ้นเป็น 10,000 ครั้งต่อวินาที นั่นคือความถี่ของสัญญาณที่เข้ามามอดูเลตจะเป็นตัวกำหนดอัตราการเบี่ยงเบนของความถี่

สำหรับแอมพลิจูดของสัญญาณมอดูเลตจะเป็นตัวกำหนดช่วงความถี่เบี่ยงเบน ตัวอย่างเช่นสัญญาณ โทนที่มีแอมพลิจูดสูงจะทำให้ความถี่เบี่ยงเบนไป  $\pm 100$  กิโลเฮิร์ตซ์ สัญญาณโทนที่มีแอมพลิจูดลดลงจะทำให้ความถี่เบี่ยงเบนไป  $\pm 50$  กิโลเฮิร์ตซ์

กล่าวโดยสรุปก็คือ สัญญาณเอฟเอ็ม มีคุณสมบัติที่สำคัญดังนี้

1. มีแอมพลิจูดที่คงที่ตลอดเวลา แต่ความถี่เปลี่ยนแปลงตามสัญญาณที่เข้ามามอดูเลต
2. อัตราการเบี่ยงเบนความถี่ของสัญญาณพาหะมีค่าเท่ากับความถี่ของสัญญาณที่เข้ามามอดูเลต
3. ช่วงความถี่ที่เบี่ยงเบนเป็นสัดส่วนกับแอมพลิจูดของสัญญาณที่เข้ามามอดูเลต

#### 4.2 ไซด์แบนด์และแบนด์วิดท์ของเอฟเอ็ม

ในที่นี้จะกล่าวถึงไซด์แบนด์ (Side band), ดัชนีการมอดูเลต (Modulation index) และแบนด์วิดท์ (Bandwidth) ของเอฟเอ็ม ซึ่งเป็นพารามิเตอร์ที่มีความสำคัญในการพิจารณาสัญญาณที่เป็นรูปคลื่นไซน์ (Sine wave) โดยจะเกิดไซด์แบนด์จำนวนนับอนันต์ ซึ่งในสัญญาณเอฟเอ็ม จะมีขนาด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือแอมพลิจูดที่คงที่เสมอ ซึ่งหมายความว่ากำลังของคลื่นพาหะย่อมกระจายอยู่ในไซด์แบนด์ ซึ่งความสัมพันธ์ของคลื่นพาหะกับไซด์แบนด์ของสัญญาณเอฟเอ็ม ยังขึ้นอยู่กับดัชนีการมอดูเลตด้วย

#### 4.2.1 ดัชนีการมอดูเลต

ในระบบเอฟเอ็ม ปริมาณการมอดูเลตนิยมนำมาเป็นเกณฑ์การมอดูเลต ซึ่งได้จากการเปลี่ยนแปลงแอมพลิจูดของ เอฟเอ็ม ทั้งทางด้านสูงสุดและต่ำสุด แต่ในระบบเอฟเอ็ม จะวัดปริมาณการมอดูเลตโดยพิจารณาจากการเปลี่ยนแปลงความถี่ หรือที่เรียกว่า ดัชนีการมอดูเลต (Modulation index) ซึ่งความหมายของดัชนีการมอดูเลตเป็นดังนี้

$$m = f_d / f_m \quad (4.1)$$


โดยที่  $f_d$  คือ ช่วงความถี่เบี่ยงเบน

$f_m$  คือ ความถี่ของสัญญาณที่เข้ามามอดูเลต

#### 4.2.2 ไซด์แบนด์ของ เอฟเอ็ม

ความแตกต่างของระบบเอฟเอ็มและระบบเอฟเอ็ม ที่เห็นได้ชัดก็คือ ไซด์แบนด์ซึ่งในระบบเอฟเอ็ม ถ้าเรามอดูเลตด้วยสัญญาณรูปซายน์จะเกิดไซด์แบนด์จำนวนสองตัวก็คือ USB กับ LSB แต่ในระบบเอฟเอ็มถ้าเรามอดูเลตด้วยสัญญาณรูปซายน์จะเกิดไซด์แบนด์จำนวนนับอนันต์ เนื่องจากการเบี่ยงเบนความถี่ของพาหะทำให้เกิดความถี่เพิ่มขึ้นมากมาย ความจริงแล้วไซด์แบนด์ที่อยู่ห่างจากความถี่กลางมาๆก็มีแอมพลิจูดเล็กมากจนไม่ต้องคำนึงถึง


จากรูปที่ 4.2 เป็นรูปภาพแสดงแอมพลิจูดของคลื่นพาหะกับไซด์แบนด์ที่ดัชนีการมอดูเลตค่าต่างๆ



รูปที่ 4.2 กราฟแสดงแอมพลิจูดของพาหะและไซด์แบนด์ในระบบเอฟเอ็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดัชนีการ มอดูเลต	พหุ:	ไซค์แบนด์คู่															
		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
0.00	1.00	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
0.25	0.98	0.12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
0.5	0.94	0.24	0.03	-	-	-	-	-	-	-	-	-	-	-	-	-	-
1.0	0.77	0.44	0.11	0.02	-	-	-	-	-	-	-	-	-	-	-	-	-
1.5	0.51	0.56	0.23	0.06	0.01	-	-	-	-	-	-	-	-	-	-	-	-
2.0	0.22	0.58	0.35	0.13	0.03	-	-	-	-	-	-	-	-	-	-	-	-
2.5	-0.05	0.56	0.45	0.22	0.07	0.02	-	-	-	-	-	-	-	-	-	-	-
3.0	-0.26	0.34	0.49	0.31	0.13	0.04	0.01	-	-	-	-	-	-	-	-	-	-
4.0	-0.40	-0.07	0.36	0.43	0.28	0.13	0.05	0.02	-	-	-	-	-	-	-	-	-
5.0	-0.18	-0.33	0.05	0.36	0.39	0.26	0.13	0.05	0.02	-	-	-	-	-	-	-	-
6.0	0.15	0.28	-0.24	0.11	0.36	0.36	0.25	0.13	0.06	0.02	-	-	-	-	-	-	-
7.0	0.30	0.00	0.30	0.17	0.16	0.35	0.34	0.23	0.15	0.06	-0.02	-	-	-	-	-	-
8.0	0.17	0.23	-0.11	0.29	-0.00	0.19	0.34	0.32	0.22	0.15	0.06	0.03	-	-	-	-	-
9.0	-0.08	0.24	0.14	0.18	-0.27	-0.06	0.20	0.33	0.30	0.21	0.12	0.06	0.03	0.01	-	-	-
10.0	-0.25	0.04	0.25	0.06	-0.22	-0.23	-0.01	0.22	0.31	0.29	0.20	0.12	0.06	0.03	0.01	-	-
12.0	-0.05	0.22	0.08	0.20	0.18	-0.07	0.24	-0.17	0.04	0.23	0.30	0.27	0.20	0.12	0.07	0.03	0.01
15.0	-0.01	0.21	0.04	0.19	-0.12	0.15	0.21	0.03	-0.17	-0.22	-0.09	0.10	0.24	0.28	0.25	0.18	0.12



รูปที่ 4.3 แสดงการกระจายคลื่นพาหะและ ไซค์แบนด์ที่ดัชนีการมอดูเลตค่าต่างๆ

### 4.2.3 แบนด์วิดท์ของสัญญาณเอฟเอ็ม

ในระบบ เอฟเอ็ม จำนวน ไซค์แบนด์และแอมพลิจูดขึ้นอยู่กับดัชนีการมอดูเลต โดยความถี่ของ ไซค์แบนด์มีค่าสัมพันธ์กับความถี่ของสัญญาณที่เข้ามามอดูเลต กล่าวคือ ไซค์แบนด์คู่แรกมีความถี่เท่ากับ  $f_c \pm f_m$  ไซค์แบนด์คู่ที่สองมีความถี่เท่ากับ  $f_c \pm 2 f_m$ ... ฉะนั้นแบนด์วิดท์ของคลื่นเอฟเอ็ม จะต้องครอบคลุม ไซค์แบนด์ที่สำคัญทุกตัว นั่นคือ แบนด์วิดท์ขึ้นอยู่กับดัชนีการมอดูเลตและความถี่ของสัญญาณที่เข้ามามอดูเลต แต่ดัชนีการมอดูเลตเท่ากับ  $f_d / f_m$  ดังนั้นถ้าทราบความถี่เบี่ยงเบนและความถี่ของสัญญาณที่เข้ามามอดูเลตก็จะสามารถคำนวณหาค่าแบนด์วิดท์ได้

ตัวอย่างเช่นความถี่ของสัญญาณเสียงที่เข้ามามอดูเลตเท่ากับ 3 กิโลเฮิร์ตซ์ ความถี่เบี่ยงเบนเท่ากับ 18 กิโลเฮิร์ตซ์ สามารถคำนวณค่าดัชนีการมอดูเลตได้ดังนี้

$$\begin{aligned}
 m &= f_d / f_m \\
 &= 18 \text{ kHz} / 3 \text{ kHz} \\
 &= 6
 \end{aligned}$$

นำค่า  $m=6$  ไปหา ไซค์แบนด์ที่สำคัญที่พิจารณาได้จากตารางรูปที่ 4.3 จะเห็นว่าเมื่อดัชนีการมอดูเลตเท่ากับ 6 จำนวน ไซค์แบนด์จะมีอยู่ 9 คู่ เราจึงคำนวณหาค่าแบนด์วิดท์ได้ดังนี้

$$\begin{aligned}
 BW &= f_m \times \text{จำนวนไซค์แบนด์} \times 2 \\
 &= 3 \text{ kHz} \times 9 \times 2 = 54 \text{ kHz}
 \end{aligned}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3 การทำงานของอุปกรณ์ที่สำคัญในภาคมอดูเลตแบบเอฟเอ็ม

#### 4.3.1 MC1496

ไอซีเบอร์ MC1496 ถูกออกแบบมาใช้สำหรับเป็นมิกเซอร์ สัญญาณเข้าที่พู่ที่จะเกิดจากการรวมกันของสัญญาณอินพุตกับสัญญาณคลื่นพาหะ อุปกรณ์ตัวนี้สามารถนำไปประยุกต์ใช้ได้กับการมอดูเลตทางขนาดหรือเอเอ็ม , การตัดความถี่พาหะ เป็นต้น

สำหรับ โครงงานนี้ MC1496 ถูกนำมาใช้เป็นมิกเซอร์ ซึ่งมีโครงสร้างภายในดังรูปที่ 4.4



รูปที่ 4.4 โครงสร้างภายในและตำแหน่งขาของไอซี MC1496

จากรูปวงจรภายในของ MC1496 เป็นวงจรบาลานซ์มอดูเลเตอร์(Balanced Modulator) ซึ่งประกอบด้วยทรานซิสเตอร์ภายใน 8 ตัว ต่อเป็นวงจรขยายความแตกต่าง(Differential amplifier) ซึ่งแรงดันเข้าที่พู่ของ MC1496 นี้จะเป็นสัญญาณที่ขาคอลเลคเตอร์ของวงจรขยายความแตกต่าง ชุดบน (ขา 6 และขา12) โดยสัญญาณเข้าที่พู่ที่เกิดจากผลของสัญญาณอินพุต 2 สัญญาณ คือ สัญญาณคลื่นพาหะ (ขา 8 และขา10) และสัญญาณที่จะทำการมอดูเลต (ขา 1 และขา4) มาทำการผสมกัน ซึ่งจะทำให้ได้ สัญญาณที่มีทั้งความถี่ผลรวม ( Summing frequency) และความถี่ผลต่าง (Difference frequency) ซึ่งด้วยวิธีการนี้ MC1496 จึงจะสามารถประยุกต์ใช้งานเป็นบาลานซ์มอดูเลเตอร์(Balanced Modulator) , ดับเบิลบาลานซ์มิกเซอร์(Doubly Balanced Mixer) และการใช้งานอื่นๆ อีกมากมาย

สำหรับวงจรขยายความแตกต่าง(Differential amplifier) ชุดบนจะทำงานได้ทั้งโหมดเชิงเส้น (Linear mode) และโหมดอิ่มตัว (Saturation mode) ส่วนวงจรขยายความแตกต่าง (Differential amplifier) ชุดล่าง จะทำงานที่โหมดเชิงเส้น เป็นส่วนใหญ่ในการนำไปใช้งาน

ซึ่งระดับของสัญญาณ (Signal levels) ถ้าเป็นการทำงานระดับต่ำ ( Low level) ทั้งที่อินพุตของคลื่นพาหะ และสัญญาณข้อมูล จะทำให้ได้สัญญาณที่เข้าที่พู่ ที่มีทั้งความถี่ผลรวมและผลต่าง ซึ่งถ้าหากต้องการความถี่ผลรวมเพียงอย่างเดียว จะต้องใช้เทคนิคการกรองความถี่ที่เหมาะสม และการออกแบบวงจรที่เหมาะสม ไม่อย่างนั้น อาจจะทำให้เกิดการบิดเบือนของสัญญาณได้

ความถี่ผลต่าง ซึ่งขนาดของสัญญาณเข้าที่พุด จะเป็นฟังก์ชันของสัญญาณอินพุต และในกรณี เป็นการทำงานในระดับสัญญาณอินพุตสูง (High level) ที่สัญญาณคลื่นพาหะ ในโหมดเชิงเส้น และมีสัญญาณข้อมูล จะทำให้ได้สัญญาณเข้าที่พุดที่มีทั้งความถี่ผลรวมและผลต่าง นอกจากนี้ยังมีความถี่มูลฐาน (Fundamental) และฮาร์โมนิกส์คี่ (Odd Harmonics) ของความถี่คลื่นพาหะด้วย

ในการนำไปใช้งานเราต้องออกแบบค่า พารามิเตอร์ต่าง ๆ สำหรับไอซีเบอร์นี้ ในโครงการ นี้ได้ทำการออกแบบไว้ดังนี้

กระแสที่จุดทำงานของไอซี ( Operating current ) เราสามารถออกแบบค่า ความต้านทานที่ ขา 5 ของไอซี MC1496 ได้เมื่อทราบค่ากระแสที่ทำงานของไอซี ซึ่งจากคุณสมบัติของ MC1496 กระแสไบอัสมีค่า 1 มิลลิแอมป์ ดังนั้นจึงสามารถคำนวณหาค่า  $R_5$  ได้ดังนี้

$$I_5 R_5 + V_{BE} + 500 I_5 + V_{EE} = 0$$

ซึ่งจะได้

$$R_5 = (-V_{BE} - 0.7) / 1 \text{ mA} = 500$$

โครงการนี้ใช้  $V_{EE}$  มีค่า -5 โวลต์ ดังนั้นจะได้

$$R_5 = 3.8 \text{ กิโลโอห์ม}$$


#### 4.3.2 SA602

ไอซีเบอร์ SA602 นี้ ถูกนำมาใช้งานสำหรับวงจรอาร์เอฟ/ไอเอฟที่ใช้กำลังงานต่ำ (Low power RF/IF circuit) ซึ่งความถี่กลาง (Intermediate Frequency : IF) นี้จะมีค่า 10.7 เมกะเฮิร์ตซ์ ซึ่งการทำงาน ของ SA602 นี้ จะถูกใช้งานเป็นมิกเซอร์ โดยความถี่ที่ได้จะมีค่าได้มากถึง 500 เมกะเฮิร์ตซ์ นอกจากนี้ยังใช้เป็น ออสซิลเลเตอร์ความถี่สูงสุดถึง 200 เมกะเฮิร์ตซ์ ได้อีกด้วย สำหรับวงจรภายในและบล็อกไดอะแกรมของ SA602 แสดงดังรูปที่ 4.5

จากวงจรภายในของ SA602 จะเห็นว่ามีความต้านทานภายในที่เข้าที่พุด SA602 (ขา 4 และ ขา 5) มีค่า 1.5 กิโลโอห์ม เพื่อใช้ในการแมทซ์กับเซรามิกฟิลเตอร์ (Ceramic filter) 10.7 เมกะเฮิร์ตซ์ ที่ขา 6 จะเป็นอินพุตของโลคอลออสซิลเลเตอร์ (Local Oscillator input) ซึ่งมีแรงดันอย่างต่ำ 220 มิลลิโวลต์ (RMS) หรือประมาณ 311 มิลลิโวลต์ (Peak to Peak) เข้ามา ในการทดสอบการป้อนจาก แหล่งกำเนิดสัญญาณ (Generator) เข้าที่ LO จะต้องต่อความต้านทาน 50 โอห์ม เพื่อให้ SA602 มีอิมพีแดนซ์ที่แมทซ์ (match) กับแหล่งกำเนิดสัญญาณด้วย

สำหรับในโครงการนี้ SA602 ถูกนำมาใช้งานเป็นดับเบิลบาลานซ์มิกเซอร์ที่ใช้กำลังงานต่ำ (Low power double balanced mixer) ซึ่งสามารถใช้งาน ได้ออสซิลเลเตอร์และมิกเซอร์ซึ่งออสซิลเลเตอร์ นี้สามารถทำงานได้ถึงความถี่ 200 เมกะเฮิร์ตซ์ โดยที่โลคอลออสซิลเลเตอร์ (ขา 6) สามารถใช้สัญญาณความถี่จากคริสตัลออสซิลเลเตอร์ (Crystal oscillator) หรือวงจรแทงก์ก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ก. วงจรภายในของ SA602

ข. บล็อกไดอะแกรมการทำงานของ SA602

รูปที่ 4.5 วงจรภายในและบล็อกไดอะแกรมการทำงาน


การต่อสัญญาณ RF ที่ ขา 1 และที่ ขา 2 จะมีรูปแบบการต่อดังรูปที่ 4.6



รูปที่ 4.6 ลักษณะการต่อสัญญาณด้านอินพุต

สำหรับการต่อสัญญาณเข้าที่พู่ท ที่ขา 4 และที่ขา 5 จะมีรูปแบบการต่อดังรูปที่ 4.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 ลักษณะการต่อสัญญาณด้านเข้าที่พู่ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### การสังเคราะห์ความถี่

เครื่องสังเคราะห์ความถี่วิทยุในปัจจุบันส่วนใหญ่นิยมใช้การสังเคราะห์ความถี่แบบทั้งคลื่น วงจรที่ทำหน้าที่สังเคราะห์ความถี่เรียกว่า ซินธิไซเซอร์(Synthesizer) ซึ่งหมายความว่า การสังเคราะห์ (ความถี่) วิธีการสังเคราะห์ความถี่นี้ทำให้วงจรเครื่องรับวิทยุเปลี่ยนโฉมหน้าไปอย่างมาก โดยเฉพาะรูปร่างของตัวเครื่องจะมีปุ่มควบคุมต่างๆมากขึ้น เนื่องจากมีขีดความสามารถเพิ่มขึ้น สามารถโปรแกรมเลือกความถี่ใช้งานได้มาก จึงทำให้เกิดความคล่องตัวในการวางขายการสื่อสาร

ความจริงหลักการสังเคราะห์ความถี่ได้คิดค้นกันมาตั้งแต่ พ.ศ. 2475 แล้ว และได้พัฒนามาโดยลำดับ แต่เริ่มแพร่หลายกันจริงๆก็เมื่อประมาณ พ.ศ. 2513 เนื่องจากเทคโนโลยีการผลิตไอซีช่วยให้การออกแบบใช้งานมีความสะดวกสบายมากกว่าแต่ก่อน

วงการแรกที่นำระบบสังเคราะห์ความถี่มาใช้ก็คือวงการทหาร(Military) และกิจการเดินอากาศ(Aviation) แล้วจึงค่อยๆนำมาใช้ในวงการเครื่องวิทยุสื่อสารทั่วไปตามลำดับ

วิธีการสังเคราะห์ความถี่แต่ละแบบมีความซับซ้อนแตกต่างกัน ซึ่งขึ้นอยู่กับช่วงความถี่ (Frequency range) ช่วงห่างระหว่างขั้น(Step size หรือ Resolution) ในที่นี้จะขออธิบายเฉพาะการสังเคราะห์ความถี่ที่ใช้ในเครื่องรับส่งวิทยุทั่วไป

#### 5.1 วิธีการสังเคราะห์ความถี่

ความจริงวงจรสังเคราะห์ความถี่ก็คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ที่พอเหมาะ และให้มีความถี่ตามที่เรากำหนด คือสามารถสังหรือ โปรแกรมได้โดยการตั้งสวิทช์หรือกดปุ่ม แต่ในปัจจุบันนิยมการตั้งงานด้วยคอมพิวเตอร์

ช่วงความถี่ที่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงความถี่ที่แน่นอน แล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนแปลงทีละขั้น หรือที่เรียกว่า รีโซลูชัน(Resolution) ซึ่งวิธีการสังเคราะห์ความถี่สามารถทำได้ 2 วิธีคือ

1.วิธีการสังเคราะห์ความถี่โดยตรง (Direct synthesis) ซึ่งต้องใช้ความถี่หลายค่ามาทำการผสมกัน เพื่อให้ได้ความถี่ที่ต้องการ โดยปกติต้องใช้เรอับกับความถี่หลายชุด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วิธีการสังเคราะห์ความถี่โดยอ้อม (Indirect synthesis) วิธีการนี้อาศัยหลักการของเฟสล็อกคูล (Phase Locked Loop) ซึ่งเรียกย่อๆว่า PLL

วิธีการสังเคราะห์ความถี่โดยอ้อมหรือวิธีเฟสล็อกคูลนั้น เราอาศัยการกำเนิดสัญญาณจากวงจรออสซิลเลเตอร์ (Oscillator) ซึ่งควบคุมความถี่โดยการปรับแรงดันที่เรียกว่า VCO (Voltage Controlled Oscillator) จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิง แล้วนำผลลัพธ์ซึ่งเป็นความถี่คลาดเคลื่อนมาแปลงเป็นแรงดัน ไปควบคุมการออสซิลเลตของ VCO อีกครั้งหนึ่ง

## 5.2 หลักการของเฟสล็อกคูล

เฟสล็อกคูลเป็นระบบป้อนกลับที่บังคับให้วงจรออสซิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก เฟสล็อกคูลประกอบด้วยภาคที่สำคัญก็คือ ภาคเปรียบเทียบเฟสหรือเฟสดีเทคเตอร์ (Phase detector) ภาคลูปฟิลเตอร์ (Loop filter) และภาค VCO แสดงบล็อกไดอะแกรมการทำงานของเฟสล็อกคูลดังรูปที่ 5.1



รูปที่ 5.1 บล็อกไดอะแกรมการทำงานของเฟสล็อกคูล

สมมติว่ามีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (Period) เข้ามาที่อินพุต ภาคเปรียบเทียบเฟสจะทำหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงกับสัญญาณจาก VCO เข้าที่พุทที่ได้จากภาคเฟสดีเทคเตอร์จะมีแรงดันที่มีแอมพลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสองที่ทำการเปรียบเทียบ แรงดันทั้งสองนี้ป้อนไปให้ลูปฟิลเตอร์ซึ่งเป็นฟิลเตอร์ชนิดโลพาสกรองเอาแต่เฉพาะความถี่ต่างๆที่ต้องการ เพื่อส่งไปควบคุมการออสซิลเลตของวงจร VCO ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อถูกล็อกในสถานะล็อก(Locked)ความถี่ของสัญญาณ VCO จะเท่ากับความถี่ของสัญญาณที่อินพุทพอดี อาจจะมีเฟสแตกต่างกันออกไป แต่ค่าเฟสที่แตกต่างนั้นจะมีค่าคงที่ (Constant phase difference)กรณีที่มีเฟสไม่ตรงกันภาคเฟสดีเทคเตอร์จะจ่ายแรงดันคลาดเคลื่อน(Error voltage)ไปควบคุมการทำงานของ VCO เพื่อมิให้เฟสคลาดเคลื่อนจนกว่าจะเข้าสู่สถานะล็อก เอ้าท์พุทของ VCO จึงมีแอมพลิจูดคงที่เสมอ แต่ความถี่จะเปลี่ยนแปลงตามความถี่ของสัญญาณอินพุท

เราสามารถนำเฟสล็อกกลับไปสังเคราะห์หรือผลิตความถี่ที่มีความเที่ยงตรงและมีเสถียรภาพเทียบเท่ากับสัญญาณอ้างอิงได้ วงจรนี้เรียกว่า วงจรสังเคราะห์ความถี่ ระบบสังเคราะห์ความถี่จะช่วยให้เราสามารถสังเคราะห์สัญญาณเอ้าท์พุทที่ได้จากวงจร VCO ให้มีความถี่ตามต้องการได้หลายความถี่ โดยมีความเที่ยงตรงและมีเสถียรภาพสูงเทียบเท่าคริสตอลออสซิลเลเตอร์

ความจริงแล้วเฟสล็อกก็ยังมีประโยชน์อื่นๆอีกมากมาย เช่น ในการคิมอดูเลตสัญญาณเอฟเอ็ม เนื่องจากเอ้าท์พุทของเฟสดีเทคเตอร์มีค่าสัมพันธ์กับการเปลี่ยนแปลงเฟสของคลื่นพาหะ

### 5.3 การใช้เฟสล็อกในการสังเคราะห์ความถี่

ไม่ว่าระบบการสังเคราะห์ความถี่จะมีความซับซ้อนเพียงใด เมื่อพิจารณาถึงกลไกไปแล้วจะพบว่าเฟสล็อกเป็นหัวใจสำคัญในการสังเคราะห์ความถี่เสมอ ดังรูปที่ 5.2 เป็นตัวอย่างของการสังเคราะห์ความถี่ภาคหาร  $N$  ทำหน้าที่หารความถี่แบบตั้งโปรแกรมให้หารด้วยค่าตัวเลขตามต้องการได้ (Programmable divider) ภาคกำเนิดความถี่อ้างอิงมาจากคริสตอลออสซิลเลเตอร์หรือสัญญาณอื่นๆซึ่งใช้เป็นสัญญาณอ้างอิง(Reference generator) ภาคเปรียบเทียบเฟสและภาคลูปฟิลเตอร์ ซึ่งทำหน้าที่กรองเอาเฉพาะความถี่ค่าไปใช้งาน


แผนผังในรูปที่ 5.2 จะเห็นว่าสัญญาณอินพุทของภาคเปรียบเทียบเฟสมาจาก 2 แหล่งก็คือ จาก VCO ซึ่งมีความถี่เท่ากับ  $F_o/N$  และมาจาก สัญญาณอ้างอิงซึ่งมีความถี่เท่ากับ  $F_r$  เอ้าท์พุทจากการเปรียบเทียบก็คือ ผลต่างระหว่างสัญญาณ  $F_o/N$  และ  $F_r$  ซึ่งจะกรองเอาเฉพาะความถี่ค่าเท่านั้นเพื่อบังคับการออสซิลเลตของวงจร VCO ให้ทำการปรับแก้ความถี่หรือเฟสให้ตรง จนกว่าความถี่ของสัญญาณทั้งสองจะเท่ากัน

ในสถานะล็อก(Locked)ความถี่ของ VCO เมื่อผ่านวงจรหาร  $N$  จะเท่ากับความถี่อ้างอิง นั่นคือ

$$F_o = N F_r$$

หรือกล่าวอีกนัยหนึ่ง เอ้าท์พุทจะมีความถี่เป็น  $N$  เท่าของความถี่อ้างอิง สมมติว่า  $F_r = 1$  กิโลเฮิรตซ์  $N = 1000$  จะได้  $F_o = 1$  เมกะเฮิรตซ์ ถ้า  $N$  เพิ่มขึ้นทีละ 1 เป็น 1001, 1002, 1003, ... ค่า  $F_o$  จะเพิ่มค่าทีละ 1 กิโลเฮิรตซ์ไปเรื่อยๆ เป็น 1.001, 1.002, 1.003, ... เมกะเฮิรตซ์

ขอให้สังเกตว่าเฟสล็อกกลุ่ดังกล่าว สามารถผลิตความถี่ได้แค่เฉพาะความถี่ที่อยู่ในช่วงของวงจร VCO และวงจรหาร  $N$  สามารถทำงานได้เท่านั้น และตัวเลขในการหารคือ  $N$  ต้องเป็นเลขจำนวนเต็มเสมอ



รูปที่ 5.2 บล็อกโคออดิเนตของการสังเคราะห์ความถี่โดยเฟสล็อกกลุ่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.4 การสังเคราะห์ความถี่ในระบบรับส่งเอฟเอ็ม

ข้อดีที่เห็นได้ชัดของระบบสังเคราะห์ความถี่ก็คือ ทำให้จำนวนช่องใช้งานเพิ่มขึ้นอย่างมหาศาล เครื่องรับส่งในสมัยก่อนมีช่องใช้งานเพียงไม่กี่ช่อง แต่เครื่องรับส่งรุ่นใหม่มีจำนวนช่องใช้งานได้นับร้อยช่อง ทำให้สามารถเลือกใช้ความถี่ได้หลายความถี่ และเปลี่ยนความถี่ที่ใช้งานได้สะดวก

ถ้ารับเครื่องรับส่งวิทยุที่ใช้แรมป์กับความถี่นั้น หากเพิ่มจำนวนช่องใช้งานจะต้องใช้แร่เพิ่มเติมอีกหลายก้อน และนอกจากนี้เมื่อเปลี่ยนความถี่ก็ต้องเปลี่ยนแร่ใหม่ ทำให้ไม่คล่องตัวในการใช้งาน

นอกจากนี้ระบบสังเคราะห์ความถี่ เป็นระบบที่ผสมเอาวงจรดิจิทัลเข้าไปใช้งานด้วย จึงทำให้การใช้งานเครื่องรับส่งวิทยุยิ่งสะดวกขึ้นไปอีก เพราะถ้าหากเอาไมโครคอนโทรลเลอร์หรือไมโครคอมพิวเตอร์มาต่อร่วมกับวงจรสังเคราะห์ความถี่เพื่อควบคุมการทำงานของวงจรสังเคราะห์ความถี่แล้ว ยิ่งทำให้เครื่องรับวิทยุมีความสามารถต่างๆเพิ่มมากขึ้นอีกมากมาย เช่น มีหน่วยความจำความถี่ (Memory) สามารถที่จะสแกน(Scan)ความถี่ได้ เป็นต้น เครื่องรับส่งวิทยุประเภทนี้อาจมีแผงกดปุ่ม(Keypad)เพื่อ โปรแกรมส่งงานได้จากภายนอกเครื่องและมีหน่วยคริสเพลย์(Display)แสดงความถี่ซึ่งอาจใช้แอลซีดี(LCD)หรือแอลอีดี(LED) ธรรมดาก็ได้ การเปลี่ยนแปลงความถี่มักใช้แกนมุนเป็นแผ่นบังแสง(Optical encoder) ร่วมกับสวิทช์เพื่อให้เกิดความรู้สึกของการปรับจูนความถี่ แต่บางรุ่นก็ใช้ สวิทช์รัมวีล(Thumbwheel) ธรรมดา

การตั้งความถี่ภายในเครื่อง ได้แก่ การตั้งโปรแกรมโดยใช้ไดโอดหรือจัมเปอร์ หรือใช้หน่วยความจำ เช่น ROM, EPROM, RAM หรืออุปกรณ์อื่นๆแทน

## 5.5 คุณสมบัติของวงจรสังเคราะห์ความถี่

นอกจากวงสังเคราะห์ความถี่จะต้องมีคุณสมบัติเกี่ยวกับช่วงความถี่(Frequency range)ที่ต้องผลิตและรีโซลูชันระหว่างขั้นแล้ว คุณสมบัติอื่นๆของวงจรสังเคราะห์ความถี่ก็มีความสำคัญสำหรับเครื่องรับส่งวิทยุด้วย ดังจะได้อธิบายดังต่อไปนี้

โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่าในแต่ละช่วงความถี่ที่ใช้งาน และมีความละเอียดของความถี่ที่ใช้งานขึ้นอยู่กับรีโซลูชัน ในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปเป็นอีกค่าหนึ่ง วงจรสังเคราะห์ความถี่ต้องเปลี่ยนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามได้อย่างรวดเร็วทันที กล่าวอีกอย่างหนึ่งก็คือ ล็อกความถี่ได้ในเวลาอันรวดเร็ว นั่นคือช่วงเวลาของการล็อก(Lock up time)สั้น คุณสมบัติการล็อกความถี่ใหม่ได้รวดเร็วขึ้นมีความจำเป็นอย่างยิ่งสำหรับเครื่องรับส่งวิทยุ โดยเฉพาะในช่วงระหว่างการเปลี่ยนแปลงจากสถานะส่งหรือรับ มาเป็นสถานะรับหรือส่งตามลำดับ หรือในกรณีการสแกนความถี่

วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณความถี่เดียว โดยปราศจากความถี่แปลกปลอมต่างๆคุณสมบัตินี้เรียกว่า ความบริสุทธิ์ของสเปกตรัม(Spectrum purity) นั่นคือความถี่ฮาร์โมนิกและสปีวเรียสค่าต่างๆ จะถูกจำกัดให้เหลือน้อยที่สุด นอกจากนี้รอยสัจจวงจรรออสซิลเลเตอร์จะทำให้วงจรสังเคราะห์ความถี่มีความถี่ไม่บริสุทธิ์ ไม่ใช่เพียงความถี่ในช่วงใกล้เคียงกับความถี่ที่ต้องการ นอยส์คิงกล่าวนี้เรียกว่า เฟส นอยส์(Phase noise)

ความเที่ยงตรง(Accuracy)และเสถียรภาพ(Stability) ทางความถี่ของวงจรสังเคราะห์ความถี่ขึ้นอยู่กับสัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิงมักจะเป็นวงจรรออสซิลเลเตอร์ชนิดใช้แร่บังคับความถี่ ฉะนั้นวงจรสังเคราะห์ความถี่จะมีเสถียรภาพและความเที่ยงตรงทางความถี่เท่ากับคริสตอลออสซิลเลเตอร์

## 5.6 วงจรรออสซิลเลเตอร์แบบใช้ชิ้นผลึก


วงจรรออสซิลเลเตอร์ที่ใช้ก้อนผลึก จะอาศัยหลักการสั่นของชิ้นผลึกแทนการใช้อุปกรณ์ที่นำมากำเนิดความถี่ และเป็นวงจรที่มีเสถียรภาพทางด้านความถี่สูงมาก

จากการศึกษาที่ผ่านมา ความถี่ของวงจรรออสซิลเลเตอร์ LC จะเปลี่ยนแปลงไปตามค่าแรงดัน อุณหภูมิ โหลด และองค์ประกอบอื่นๆที่เปลี่ยนแปลงไป การทำให้วงจร LC มีเสถียรภาพที่ดีทำได้ยากมาก โดยเหตุนี้ภาคต่างๆในเครื่องรับส่งระบบเอฟเอ็มที่ต้องการความแม่นยำ และมีเสถียรภาพทางความถี่มากๆหรือทางด้านเครื่องส่งก็ตาม มักจะเลือกใช้วงจรรออสซิลเลเตอร์แบบใช้ก้อนผลึกเป็นแหล่งกำเนิดสัญญาณความถี่ทั้งสิ้น

### 5.6.1 ชิ้นผลึกที่ใช้กำเนิดความถี่

ชิ้นผลึกที่ใช้กำเนิดความถี่เป็นแบบควอทซ์เปียโซอิเล็กทริก(Quartz piezoelectric) การสั่นไหวของมันจะทำให้เกิดความถี่ขึ้น โดยอาศัยคุณสมบัติของสารเปียโซอิเล็กทริก

ซึ่งสัญลักษณ์ของชิ้นผลึก จะแสดงดังรูปที่ 5.3ก




รูปที่ 5.3 ซันผลึกที่ใช้กำเนิดความถี่

ปรากฏการณ์ของเปียโซอิเล็กทริก โดยอาศัยคุณสมบัตินี้ถ้าทำการป้อนแรงกดที่ซันผลึกแบบทันทีทันใดแล้วเอาแรงกดนี้ออกไป ซันผลึกจะเริ่มสั่นตามคุณสมบัติของความถี่ของมัน ในลักษณะกลับไปมา(บวกและลบ) การสั่นนี้ทำให้เกิดศักดาบวกและลบขึ้นเป็นสัดส่วนกับความแรงของการไหวตัวและเกิดขึ้นทั้งสองข้างของซันผลึก นั่นคือแรงดันไฟสลับซึ่งมีความถี่เท่ากับคุณสมบัติทางด้านความถี่ของซันผลึก

ต่อไปเมื่อป้อนแรงดันที่มีขนาดสัญญาณที่มีความถี่สอดคล้องกับคุณสมบัติด้านความถี่ของซันผลึกเข้าไปให้ซันผลึก จะทำให้ซันผลึกเกิดการสั่นและเกิดขึ้นสูงสุด ที่จุดนี้แรงดันที่ได้จากซันผลึกจะมีค่ามากที่สุด และกระแสที่ไหลเข้าไปในซันผลึกจากแหล่งกำเนิดสัญญาณความถี่สูงก็จะมีค่ามากที่สุดด้วย เนื่องจากกระแสของวงจรเพิ่มขึ้นอย่างทันทีทันใดที่ความถี่ที่กำหนดซึ่งลักษณะของวงจรเสมือนจะเหมือนกับวงจรอนุกรมดังรูปที่ 5.3 ข

สำหรับคุณสมบัติของรีแอกแตนซ์ของซันผลึกนี้แสดงดังรูปที่ 5.4



รูปที่ 5.4 แสดงคุณสมบัติของค่ารีแอกแตนซ์


เมื่อขึ้นผลึกเกิดการสั่นสะเทือนและเกิดความถี่ออกมาเป็นความถี่  $f_s$  แล้ว วงจรอนุกรมของขึ้นผลึกจะมีผลเป็นอิมพีแดนซ์ของความถี่ที่ต่ำกว่า  $f_s$  และจะเป็นความเหนี่ยวนำที่ความถี่สูงกว่า  $f_s$  เมื่อไม่สนใจค่าความต้านทาน  $R_0$  เมื่อความถี่มีค่าสูงขึ้นจนมีค่ามาก ค่ารีแอกแตนซ์ของความเหนี่ยวนำและตัวเก็บประจุ  $C_1$  จะประกอบกันขึ้นเป็นวงจรแบบขนาน โดยความถี่ที่เกิดขึ้นนี้เรียกว่า  $f_p$  ที่จุดนี้อิมพีแดนซ์ของวงจรจะเป็นอิมพีแดนซ์ของตัวเหนี่ยวนำคือ  $\pm \alpha$  ค่า  $f_p$  สามารถแสดงเป็นสมการได้ดังนี้

$$f_p = f_s \sqrt{1 + \left(\frac{C_0}{C_1}\right)} \quad (5.1)$$

### 5.6.2 วงจรออสซิลเลเตอร์แบบใช้ขึ้นผลึก

จากรูปที่ 5.5 ซึ่งเป็นวงจรออสซิลเลเตอร์แบบต่อกัน 3 จุด ค่ารีแอกแตนซ์ทั้ง 3 ตัวจะถูกแทนด้วยขึ้นผลึกได้ด้วยอาศัยหลักการเบื้องต้นดังตารางที่แสดงดังรูปที่ 5.6


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.5 วงจรออสซิลเลเตอร์แบบต่อกัน 3 จุด

	$X_1$	$X_2$	$X_3$	
ชนิดสารกึ่งตัวนำ				วงจร Pierce BE
ชนิดสารกึ่งตัวนำ				
ชนิดหลอดไฟฟ้า				วงจร Pierce CB


รูปที่ 5.6 ตารางแสดงรูปแบบพื้นฐานของวงจรออสซิลเลเตอร์แบบใช้ชิ้นผลึก  
สำหรับวงจรพื้นฐานของวงจรออสซิลเลเตอร์แบบใช้ชิ้นผลึกแสดงดังรูปที่ 5.7



(ก) แบบ Hartley หรือ Pierce BE oscillator circuit



(ข) Hartley



(ค) แบบ Colpitts หรือ Pierce CB oscillator circuit

รูปที่ 5.7 แสดงวงจรพื้นฐานของวงจรออสซิลเลเตอร์แบบใช้ชิ้นผลึก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.7 การทำงานของอุปกรณ์ที่สำคัญในภาคสังเคราะห์ความถี่


### 5.7.1 MC145151

ไอซีเบอร์ MC145151 นี้เป็นไอซีที่ใช้ในการสังเคราะห์ความถี่ด้วยเฟสล็อกคัล (Phase Locked Loop frequency synthesizer) ซึ่งสามารถโปรแกรมได้ โดยใช้ข้อมูลขนาด 14 บิตเป็นคตัวหาร N และอินพุต 3 บิตเป็นคตัวหาร R

ซึ่งคุณสมบัติต่างๆของ MC145151 ที่สำคัญๆเป็นดังนี้คือ

- ทำงานที่อุณหภูมิ -40 ถึง 85 องศาเซลเซียส
- ใช้แหล่งจ่ายไฟตรง 3.0 ถึง 9.0 โวลท์
- ค่าคตัวหาร N มีค่าตั้งแต่ 3 ถึง 16383
- คตัวหาร R มี ให้เลือก 8 ค่าคือ 8,128,256,512,1024,2048,2410,8192
- กินกำลังงานต่ำเนื่องจากใช้ เทคโนโลยีของ CMOS
- สามารถโปรแกรมได้

สำหรับบล็อก ไดอะแกรมของ MC145151 แสดงดังรูปที่ 5.8



รูปที่ 5.8 บล็อกไดอะแกรมของไอซี MC145151


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### การออกแบบและการทำงานของวงจร

#### 6.1 บล็อกไดอะแกรมของโครงการทั้งหมด

โครงการนี้มีโครงสร้างการทำงานหลัก ๆ เป็น 2 ส่วนคือ ภาคส่งและภาครับซึ่งภาคส่งจะประกอบด้วย ภาคมัลติเพล็กซ์แบบแบ่งเวลา(Time Division Multiplex:TDM) ภาคมอดูเลตแบบเอฟเอสเค(FSK Modulate) และภาคมอดูเลตแบบเอฟเอ็ม(FM Modulate) ส่วนที่ภาครับก็จะตรงกันข้ามกับทางภาคส่งกล่าวคือ จะประกอบด้วย ภาคดีมัลติเพล็กซ์แบบแบ่งเวลา(Time Division Demultiplex) ภาคดีมอดูเลตแบบเอฟเอสเค(FSK Demodulate) และภาคดีมอดูเลตแบบเอฟเอ็ม(FM Demodulate) สำหรับบล็อกไดอะแกรมการทำงานของโครงการทั้งหมดแสดงดังรูปที่ 6.1 โดยในแต่ละส่วนจะมีรายละเอียดของการทำงานย่อยลงไปอีก ซึ่งจะแสดงให้เห็นในบทนี้




รูปที่ 6.1 แสดงบล็อกไดอะแกรมของโครงการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 6.1.1 บล็อกไดอะแกรมภาคส่ง


จากบล็อกไดอะแกรมของภาคส่ง สัญญาณขาเข้าของแต่ละช่องสัญญาณ จะได้จากเครื่องมือวัดทางการแพทย์ ไม่ว่าจะเป็นสัญญาณคลื่นหัวใจ คลื่นสมอง หรือสัญญาณไฟฟ้าของร่างกายอื่น ๆ สัญญาณที่รับเข้ามาในช่องที่ 1 จะมีความถี่สูงสุด 200 เฮิรตซ์ ในช่องที่ 2 และ 3 จะมีความถี่ไม่เกิน 100 เฮิรตซ์ สัญญาณที่รับเข้ามาจะได้รับการขยายให้มีขนาดเหมาะสม เพื่อส่งไปยังส่วนที่ทำหน้าที่เปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ซึ่งใช้ไอซี ADC0808 เป็นส่วนสำคัญในการทำหน้าที่นี้ โดยในการทำงานของไอซี ADC0808 จะมีสัญญาณนาฬิกาเป็นหัวใจสำคัญของการทำงาน ซึ่งต้องใช้ ไอซีเบอร์อื่นประกอบการทำงานด้วย สัญญาณดิจิทัลที่ได้จากไอซี ADC0808 จะเป็นสัญญาณแบบขนาน เราต้องแปลงเป็นสัญญาณดิจิทัลแบบอนุกรม โดยใช้ ไอซี 74HC165 สัญญาณดิจิทัลแบบอนุกรมที่ได้จะมีอัตราเร็ว 6400 บิตต่อวินาทีซึ่งบล็อกไดอะแกรมของการทำงานของส่วนนี้ แสดงดังรูปที่ 6.2



รูปที่ 6.2 แสดงบล็อกไดอะแกรมส่วนมัลติเพล็กซ์แบบแบ่งเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณดิจิทัลแบบอนุกรมที่ได้ พร้อมกับสัญญาณซิงค์ จะถูกส่งไปยังส่วนของการมอดูเลตแบบเอฟเอสเค เพื่อทำการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก โดยจากบล็อกไดอะแกรมการทำงานในส่วนนี้ สัญญาณข้อมูลอนุกรม 6,400 บิตต่อวินาที จะป้อนให้กับเอฟเอสเคเคมอดูเลเตอร์ XR-2206 เพื่อทำการมอดูเลตแบบเอฟเอสเค สัญญาณที่ได้จะผ่านวงจรกรองความถี่ต่ำผ่านไปยังส่วนของการรวมสัญญาณ(Summing amplifier) ในส่วนของสัญญาณซิงค์ความถี่ 200 เฮิรตซ์จะถูกนำมาปิด-เปิดการทำงานของไอซี 4066 ซึ่งจะมีสัญญาณสแควร์เวฟความถี่ 3,200 เฮิรตซ์ที่ผ่านวงจรกรองความถี่ต่ำ เพื่อเลือกเอาเฉพาะความถี่มูลฐานเข้ามาที่อินพุทของ 4066 ด้วย ดังนั้นสัญญาณเข้าที่พุทของ 4066 ที่ได้ก็จะมีค่าที่ 0 ถึง 8 กิโลเฮิรตซ์ผ่านไปยังวงจรกรองความถี่ต่ำผ่าน และไปรวมกับสัญญาณที่ถูกมอดูเลตแบบเอฟเอสเค สัญญาณที่ถูกรวมแล้วก็จะถูกส่งต่อไปยังภาคมอดูเลตทางความถี่ต่อไป สำหรับบล็อกไดอะแกรมส่วนนี้แสดงดังรูปที่ 6.3



รูปที่ 6.3 บล็อกไดอะแกรมการทำงานของส่วนมอดูเลตแบบเอฟเอสเค

แล้วจากนั้นสัญญาณที่ถูกมอดูเลตแบบเอฟเอสเคแล้ว ก็จะถูกทำการมอดูเลตแบบเอฟเอ็มต่อไป โดยบล็อกไดอะแกรมในส่วนนี้ จะประกอบด้วยส่วนของการสังเคราะห์ความถี่ด้วยเฟสล็อกลูป(PLL) ที่ความถี่ 81.0-87.0 เมกะเฮิรตซ์ โดยเข้าที่พุทของเอฟเอสเคเคมอดูเลเตอร์ จะถูกป้อนเข้าที่วงจร VCO เพื่อทำการมอดูเลตทางความถี่ สัญญาณที่ได้จากวงจร VCO จะมีความถี่ 81.0-87.0 เมกะเฮิรตซ์ และถูกนำไปผสมกับสัญญาณความถี่ 90.0 เมกะเฮิรตซ์ ที่ส่วนของวงจรมิกเซอร์ เพื่อเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการนำความถี่ผลต่าง ซึ่งมีความถี่ 3.0-9.0 เมกะเฮิรตซ์ดังกล่าวนี้ ทำการป้อนให้กับวงจรเฟส ล็อกกลุ๊ป นำไปเปรียบเทียบกับสัญญาณความถี่อ้างอิง เพื่อเปลี่ยนเป็นแรงดันคลาดเคลื่อนส่งต่อ ไป ยังส่วนของวงจรกรองความถี่ต่ำผ่านเพื่อเปลี่ยนเป็นแรงดันไฟตรง ไปควบคุมการกำเนิดความถี่ ของวงจร VCO จนกระทั่งความถี่และเฟสของสัญญาณอ้างอิงกับสัญญาณที่เข้าที่พู่ทมีความแตกต่าง กันเป็นศูนย์หรืออยู่ในสภาวะล็อก สัญญาณความถี่ดังกล่าวก็จะถูกส่งต่อไปยังภาคขยายความถี่สูง เพื่อส่งออกอากาศต่อไป สำหรับบล็อกไดอะแกรมการทำงานส่วนนี้แสดงดังรูปที่ 6.4




รูปที่ 6.4 บล็อกไดอะแกรมแสดงการทำงานของส่วนมอดูเลตแบบเฟสล็อก

### 6.1.2 บล็อกไดอะแกรมภาครับ

ในส่วนของบล็อกไดอะแกรมภาครับ จะรับสัญญาณจากเครื่องส่งเป็นสัญญาณเอฟเอ็ม มาผ่านการคิ่มอดูเลตสัญญาณแบบเอฟเอ็ม ในย่านเดียวกับเครื่องส่ง คือ ย่านความถี่ 81.0-87.0 เมกะ การคำนวณค่าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เฮิร์ต โดยใช้การสังเคราะห์ความถี่แบบเฟสล็อกูปเช่นเดียวกันกับทางภาคส่ง ส่วนโกลดอสซิดเลเตอร์ (Local Oscillator:LO)จะใช้สัญญาณความถี่จากวงจร VCO ซึ่งมีความถี่ 91.7-97.7 เมกะเฮิร์ตซ์ มาทำการผสมกับสัญญาณความถี่ที่รับเข้ามาทางสายอากาศซึ่งมีความถี่ 81.0-87.0 เมกะเฮิร์ตซ์ ก็จะได้ความถี่ผลต่างออกมาเป็นความถี่กลาง 10.7 เมกะเฮิร์ตซ์ จากนั้นก็จะถูกส่งไปขยายและคีมอดูเลตเพื่อเอาความถี่กลางออกไป สัญญาณที่ผ่านการคีมอดูเลตจะเป็นสัญญาณอนาล็อก ประกอบด้วยสัญญาณข้อมูล และสัญญาณซิงค์ เพื่อส่งต่อไปยังภาคเอฟเอสเคเอ็มคีมอดูเลตต่อไป สำหรับบล็อกไดอะแกรมการทำงานส่วนนี้แสดงดังรูปที่ 6.5



รูปที่ 6.5 บล็อกไดอะแกรมการทำงานของส่วนคีมอดูเลตเอฟเอ็ม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ถูกคิมอดูเลตแล้ว จะได้เป็นสัญญาณอนาล็อกของทั้งสัญญาณเอฟเอสเคที่ถูกมอดูเลตมาจากทางด้านส่งและสัญญาณซิงค์ ซึ่งก็จะถูกนำมาผ่านวงจรกรองความถี่ต่ำผ่าน โดย ความถี่ที่ผ่านไปได้ คือความถี่ที่ต่ำกว่า 52 กิโลเฮิร์ตซ์ ซึ่งเป็นความถี่ที่สเปคตรัมของสัญญาณเอฟเอสเคสามารถที่จะผ่านไปได้ทั้งหมด จากนั้นก็จะทำการแยกสัญญาณระหว่างสัญญาณซิงค์และสัญญาณข้อมูล โดยที่สัญญาณซิงค์จะถูกแยกไปโดยวงจรกรองความถี่ต่ำ 8 กิโลเฮิร์ตซ์ ส่วนสัญญาณข้อมูลจะถูกแยกไปโดยวงจรกรองความถี่สูง 10 กิโลเฮิร์ตซ์ จากนั้นสัญญาณเอฟเอสเคที่ถูกมอดูเลตมาจากทางด้านส่ง ก็จะถูกคิมอดูเลตกลับมาเป็นข้อมูลอนุกรมที่มีอัตราเร็ว 6,400 บิตต่อวินาทีตามเดิม โดยใช้ไอซีเบอร์ XR-2211 แสดงบล็อกไดอะแกรมการทำงานดังรูปที่ 6.6



รูปที่ 6.6 บล็อกไดอะแกรมการทำงานของส่วนคิมอดูเลตเอฟเอสเค

สัญญาณดิจิทัลของข้อมูลที่ได้จะถูกแปลงกับเป็นสัญญาณอนาล็อก โดยใช้ไอซีเบอร์ DAC0800 เป็นหัวใจสำคัญในการทำงาน โดยการทำงานทั้งหมดของภาครับจะถูกควบคุมด้วยสัญญาณซิงค์ 200 เฮิร์ตซ์นั่นเอง สัญญาณอนาล็อกที่ถูกแปลงกลับมาได้จะผ่านวงจรกรองความถี่ต่ำผ่านเพื่อคืนสัญญาณให้มีลักษณะของข้อมูลเหมือนทางเครื่องส่งทุกประการ ซึ่งบล็อกไดอะแกรมการทำงานของส่วนนี้แสดงได้ดังรูปที่ 6.7



รูปที่ 6.7 บล็อกไดอะแกรมการทำงานของส่วนมัลติเพล็กซ์แบบแบ่งเวลา

## 6.2 การทำงานของวงจรภาคส่ง

ในส่วนของวงจรภาคส่งประกอบด้วยการทำงานของ 4 ส่วนหลัก ๆ ด้วยกัน คือ ส่วนมัลติเพล็กซ์แบบแบ่งเวลา(Time Division Multiplex:TDM)และแปลงสัญญาณจากสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล,ส่วนมอดูเลตสัญญาณเอฟเอสเค(FSK Modulation), ส่วนมอดูเลตสัญญาณเอฟเอ็ม(Frequency Modulation:FM) และส่วนสุดท้ายคือส่วนที่ทำการขยายสัญญาณความถี่สูง(RF Amplifier) เพื่อส่งออกอากาศต่อไป ซึ่งจะอธิบายการทำงานของแต่ละส่วนไว้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 6.2.1 การทำงานของวงจรภาคมัลติเพล็กซ์แบบแบ่งเวลา

สัญญาณทางการแพทย์ที่ต้องการส่งทั้ง 3 ช่องสัญญาณ จะถูกส่งผ่านวงจรกรองความถี่ต่ำผ่านก่อน เพื่อให้แน่ใจว่าความถี่ของสัญญาณที่รับเข้ามามีความถี่ตามคุณสมบัติของโครงการที่กำหนดเอาไว้ คือ สัญญาณในช่องที่ 1 มีความถี่สูงสุด 200 เฮิรตส์ ส่วนสัญญาณช่องที่ 2 และ 3 มีความถี่ไม่เกิน 100 เฮิรตส์ และเมื่อผ่านการกรองความถี่ต่ำผ่านแล้วสัญญาณทั้ง 3 ช่องจะได้รับการยกระดับของค่ากราวน์ให้มีค่าเป็น +2.5 โวลต์โดยใช้ไอซี TL431 เหตุผลที่ต้องมีการเปลี่ยนค่าระดับของกราวน์ ก็เพื่อให้มีค่ากึ่งกลางของแรงดันอ้างอิงที่ไบอัสให้แก่ไอซีเบอร์ ADC0808 ทำให้ความละเอียดของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลมีคุณภาพดี

ไอซีเบอร์ ADC0808 เป็นอุปกรณ์ที่สำคัญมากในกระบวนการเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล โดยจะรับสัญญาณขาเข้าของทั้ง 3 ช่องสัญญาณที่ผ่านการยกระดับของค่ากราวน์แล้ว มาทำการมัลติเพล็กซ์สัญญาณแบบแบ่งตามเวลา (TDM) เพื่อให้สามารถรวมเป็นช่องสัญญาณส่งออกเพียงช่องเดียวได้ การมัลติเพล็กซ์สัญญาณก็ทำได้โดยการให้สัญญาณเลือกตำแหน่งช่องสัญญาณ ของแต่ละช่องสัญญาณในช่วงเวลาที่ต่างกัน โดยสัญญาณเลือกตำแหน่งช่องสัญญาณจะถูกส่งเข้าที่ขา ADD A, ADD B, ADD C ของไอซีเบอร์ ADC0808

ในแต่ละครั้งของการเลือกช่องสัญญาณ เราเรียกว่า การสุ่มสัญญาณ ซึ่งเราจะต้องให้อัตราการสุ่มมากกว่า 2 เท่าของความถี่สูงสุดในแต่ละช่องสัญญาณ นั่นคือช่องสัญญาณที่ 1 ต้องสุ่มด้วยอัตราการสุ่ม 400 เฮิรตส์ ช่องที่ 2 และ 3 ต้องสุ่มด้วยอัตราการสุ่ม 200 เฮิรตส์ ดังนั้นความถี่ของสัญญาณเลือกตำแหน่งที่ส่งให้กับ ไอซี เบอร์ ADC0808 จะมีค่าเท่ากับ 800 เฮิรตส์

ในการสุ่มสัญญาณ 1 ครั้ง สัญญาณอนาล็อกที่ได้จะถูกเปลี่ยนเป็นสัญญาณดิจิทัลขนาด 8 บิต เป็นสัญญาณขาออกของไอซีเบอร์ ADC0808 ซึ่งเป็นสัญญาณแบบขนาน ดังนั้นในการเปลี่ยนสัญญาณดิจิทัลแบบขนานที่ได้ให้เป็นสัญญาณแบบอนุกรม เราจะได้สัญญาณดิจิทัลที่มีอัตราเร็วของสัญญาณเป็น 6400 บิตต่อวินาที ซึ่งอุปกรณ์ที่ทำหน้าที่เปลี่ยนสัญญาณดิจิทัลแบบขนานให้เป็นอนุกรมคือไอซีเบอร์ 74HC165 โดยจะต้องจ่ายสัญญาณนาฬิกาให้ที่มีความถี่ 6400 เฮิรตส์ ให้กับไอซีตัวนี้ด้วย เนื่องจากการทำงานของไอซีตัวนี้ จะทำการเลื่อนสัญญาณข้อมูลที่ละบิตตามสัญญาณนาฬิกา และเราจะได้สัญญาณขาออกของไอซีเบอร์ 74HC165 เป็นสัญญาณดิจิทัลแบบอนุกรมที่มีอัตราเร็วเท่ากับ 6400 บิตต่อวินาทีตามต้องการ

ในส่วนของการสร้างสัญญาณนาฬิกา จะใช้คริสตอลความถี่ 10.24 เมกะเฮิรตส์ เป็นตัวสร้างสัญญาณร่วมกับบอทเททเบอร์ 7404 และความถี่ 10.24 เมกะเฮิรตส์ ที่ได้จะถูกหารด้วย 10 ด้วยไอซีนับสัญญาณเบอร์ 74HC390 เหลือ 1.024 เมกะเฮิรตส์ เป็นสัญญาณนาฬิกาที่จ่ายให้กับไอซีเบอร์ ADC0808 เพื่อควบคุมการทำงานของไอซี และนอกจากจะจ่ายให้กับไอซีเบอร์ ADC0808 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้วความถี่ 1.024 เมกะเฮิร์ตซ์ ยังต้องถูกหารอีก 2 ครั้งเพื่อการทำงานที่พร้อมเพรียงกัน เพื่อให้ได้ความถี่ 6400 เฮิร์ตซ์ และ 800 เฮิร์ตซ์ โดยใช้ไอซีเบอร์ 74HC390 และ 4040 ซึ่งเป็นไอซีนับสัญญาณ สำหรับความถี่ 6400 เฮิร์ตซ์ที่ได้จะถูกใช้เป็นสัญญาณนาฬิกาของไอซีเบอร์ 74HC165 ในการเปลี่ยนสัญญาณดิจิทัลแบบขนานให้เป็นอนุกรม และความถี่ 800 เฮิร์ตซ์ จะถูกใช้เป็นสัญญาณนาฬิกาแก่ไอซีเบอร์ 74HC4017 ในการสร้างสัญญาณเลือกตำแหน่งให้แก่ไอซีเบอร์ ADC0808 โดยช่องที่ 1 จะได้รับการเลือกตำแหน่ง 400 ครั้งต่อวินาที และสำหรับช่องที่ 2 และ 3 จะได้รับการเลือกตำแหน่ง 200 ครั้งต่อวินาที ที่ใช้การกวาดเลือกตำแหน่งค่านี้ ก็เพราะเราต้องใช้สัญญาณการสุ่มสัญญาณมีค่าเป็น 2 เท่า ของความถี่สูงสุดของสัญญาณขาเข้านั่นเอง

นอกจากสัญญาณนาฬิกาต่าง ๆ ที่กล่าวมาแล้วนั้น เราจะต้องสร้างสัญญาณซิงค์ด้วยเพื่อใช้เป็นสัญญาณควบคุมการทำงาน ในส่วนของภาครับให้มีการทำงานถูกต้องตรงกันกับการทำงานของภาคส่ง โดยใช้สัญญาณช่องที่ 1 เป็นสัญญาณซิงค์ด้วยคือสัญญาณความถี่ 200 เฮิร์ตซ์ ถูกใช้เป็นสัญญาณซิงค์ ส่งออกไปยังภาคมอดูเลตเอฟเอสเค พร้อมกับสัญญาณข้อมูลดิจิทัลแบบอนุกรมอัตราเร็ว 6400 บิตต่อวินาที

และที่สำคัญอีกส่วนหนึ่งคือแรงดันอ้างอิงที่ต้องจ่ายให้กับไอซีเบอร์ ADC0808 ที่ขา Vref(+) (ขา 12 ) และขา Vref(-) (ขา 16 ) ซึ่งค่าผลต่างของแรงดันทั้ง 2 ขาจะต้องมีค่าต่ำกว่า 5 โวลต์ แต่ในโครงการนี้ใช้ค่าผลต่างของแรงดันอ้างอิงทั้ง 2 ขามีค่า 2.5 โวลต์ โดยให้ขา Vref(+) มีค่า 3.75 โวลต์ และขา Vref(-) มีค่า 1.25 โวลต์ ที่เราใช้ค่าผลต่างของแรงดันอ้างอิงค่า 2.5 โวลต์ เพราะเราต้องการแรงดันอ้างอิงที่มีค่าใกล้เคียงครึ่งหนึ่งของแรงดันจากแหล่งจ่ายมากที่สุด เพื่อความไวในการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัลขึ้น และนี่เป็นเหตุผลที่ต้องทำการกระชับของสัญญาณขาเข้าของทุกช่องให้มีระดับกราวด์ที่ 2.5 โวลต์ก็เพื่อให้มีค่าเท่ากับแรงดันอ้างอิงค่านี้เอง

## 6.2.2 การทำงานของวงจรภาคมอดูเลตแบบเอฟเอสเค

จากรูปที่ 6.9 สัญญาณข้อมูลจากภาค TDM ซึ่งมีอัตราเร็ว 6400บิตต่อวินาที ก็จะถูกส่งต่อเข้ามายังไอซีเบอร์ XR-2206 ที่ขา 9 ซึ่งเป็นไอซีมอดูเลตแบบเอฟเอสเค โดยในการมอดูเลตแบบเอฟเอสเคนี้ เราจะกำหนดให้ที่ลอจิก "1" มีสัญญาณรูปไซน์ (Sine wave) อยู่ 4 ไชเกิต และที่ลอจิก "0" มีสัญญาณรูปไซน์อยู่ 6 ไชเกิต ดังนั้นที่ลอจิก "1" เอ้าท์พุทของเอฟเอสเคจะมีความถี่ ซึ่งสามารถคำนวณได้จาก  $6400 \times 4 = 25.6$  กิโลเฮิร์ตซ์ ซึ่งเป็นความถี่ของสัญญาณมาร์ค ส่วนที่ลอจิก "0" เอ้าท์พุทของเอฟเอสเคจะมีความถี่ ซึ่งสามารถคำนวณได้คือ  $6400 \times 6 = 38.4$  กิโลเฮิร์ตซ์ ซึ่งเป็นความถี่ของสัญญาณสเปซ ซึ่งจากรูปวงจรที่ 6.9 สามารถปรับค่าความถี่ทั้งสองได้ที่ VR1 และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VR2 ซึ่งถ้าใช้เป็นความต้านทานชนิดทริมเมอร์ (Trimmer) จะสามารถเพิ่มความละเอียดในการปรับได้มากขึ้น ดังนั้นเราสามารถที่จะหาแถบความถี่ของสัญญาณข้อมูลได้จาก

$$\text{Bandwidth FSK} = 2 \{ [f_H - f_L] + \text{Data rate} \} \quad (6.1)$$

จะเห็นได้ว่าค่าความถี่  $f_H$  ก็คือค่าความถี่ของสัญญาณสเปซ ซึ่งมีค่าความถี่สูงสุดคือ 38.4 กิโลเฮิร์ตซ์ ส่วนค่าความถี่  $f_L$  ก็คือค่าความถี่ของสัญญาณมาร์ค ซึ่งมีค่าความถี่ต่ำสุดคือ 25.6 กิโลเฮิร์ตซ์ ส่วนอัตราเร็วของข้อมูลนั้นก็มีความถี่ 6400 บิตต่อวินาที ดังนั้นจึงสามารถคำนวณแบนด์วิทหรือแถบความถี่ของสัญญาณข้อมูลได้ดังนี้

$$\begin{aligned} \text{Bandwidth FSK} &= 2 \{ [38.4\text{k} - 25.6\text{k}] + 6400 \} \\ &= 38.4 \text{ กิโลเฮิร์ตซ์} \end{aligned}$$

ดังนั้นสามารถที่จะหาแถบความถี่ของสัญญาณข้อมูลทั้งหมด (Total bandwidth) ได้จาก

$$BW_{FSK} = f_c \pm \frac{BW_{mod}}{2} \quad (6.2)$$

ซึ่งจากสมการที่ 6.2 จะเห็นว่า  $f_c$  คือ ความถี่ศูนย์กลาง (Center frequency) หาได้จากความถี่ที่อยู่ระหว่างความถี่ของสัญญาณมาร์คและ ความถี่ของสัญญาณสเปซหรือหาได้จาก  $(f_H - f_L)/2$  ก็จะได้ความถี่ศูนย์กลาง  $(38.4\text{k} + 25.6\text{k})/2 = 32$  กิโลเฮิร์ตซ์ ส่วนค่าของ  $BW_{Mod}$  ก็คือค่าของแบนด์วิทเอฟเอสเค ที่หาได้จากสมการที่ 6.1 นั่นเอง ดังนั้นเราสามารถที่จะหา แบนด์วิทเอฟเอสเค ทั้งหมดได้เป็นดังนี้

$$\begin{aligned} BW.FSK &= f_c \pm BW_{Mod} / 2 \\ &= 32\text{kHz} \pm 38.4\text{ kHz} / 2 \\ &= 12.8\text{kHz} \text{ และ } 51.2\text{kHz} \end{aligned}$$

ค่าความถี่ของ 12.8 กิโลเฮิร์ตซ์และ 51.2 กิโลเฮิร์ตซ์ก็คือ ช่วงของความถี่ที่ใช้ในการส่งข้อมูลนั่นเอง ส่วนสัญญาณซิงค์ซึ่งจะต้องส่งไปกับสัญญาณข้อมูลนั้น จะกำหนดให้ลอจิก "1" มีสัญญาณคลื่นรูปซายน์ 4 ไชเกิล เหมือนกับสัญญาณข้อมูลแต่ที่ลอจิก "0" จะกำหนดให้ไม่มีสัญญาณ คลื่นรูปซายน์ (Ground) ดังนั้นเอาท์พุทของสัญญาณเอฟเอสเค ที่ลอจิก "1" จะมีความถี่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของสัญญาณเป็น  $800 \times 4 = 3.2$  กิโลเฮิร์ตซ์ โดยในการมอดูเลตสัญญาณเอฟเอสเค ของสัญญาณซิงค์นี้ จะใช้สัญญาณคลื่นสี่เหลี่ยม (Square wave) ความถี่ 3.2 กิโลเฮิร์ตซ์ ซึ่งได้มาจากการหารความถี่ของภาค TDM โดยจะมีความถี่ตรงกันกับสัญญาณซิงค์ จากนั้นนำมาผ่านวงจรกรองความถี่ต่ำผ่าน เพื่อกรองเอาความถี่สูงออกไป โดยในการกรองความถี่ต่ำผ่านนี้จะใช้วงจรซาลเลนแอนด์คีย์ (Sallen and key) ด้วยในการกรองความถี่ต่ำผ่านอันดับที่ 3 โดยในสุดท้ายก็จะใช้วงจรกรองความถี่ต่ำผ่านถึง 4 อันดับด้วยกัน ซึ่งจะ ได้สัญญาณความถี่ต่ำที่มีสัญญาณรบกวนน้อยมาก และมีความถี่ 3.2 กิโลเฮิร์ตซ์ จากนั้นนำไปผ่านยังอินพุทของ 4066 ซึ่งเป็นอนาล็อกสวิตช์ (Analog switch) โดยอนาล็อกสวิตช์นี้ ถูกควบคุมการปิด-เปิดจากสัญญาณความถี่ต่ำ 200 เฮิร์ตซ์ จากภาค TDM ดังนั้นเราก็จะได้เข้าที่พูทเอฟเอสเคของสัญญาณซิงค์ที่มีความถี่เป็น 3.2 กิโลเฮิร์ตซ์ ที่ลอจิก “1” และไม่มีสัญญาณ (Ground) ที่ลอจิก “0” โดยความถี่ที่เราสามารถ ที่จะคำนวณหาแถบความถี่ของสัญญาณ ข้อมูล ได้ดังนี้

$$\text{Bandwidth FSK of Sync} = 2 \{ [f_H - f_L] + \text{Data rate} \} \quad (6.3)$$

จากสมการดังกล่าวค่าความถี่  $f_H$  มีค่า 3.2 กิโลเฮิร์ตซ์ ,  $f_L$  มีค่า 0 กิโลเฮิร์ตซ์ ส่วนอัตราเร็ว(Data rate) มีค่า 800 บิตต่อวินาที(BPS) ดังนั้นเมื่อแทนค่าลงสมการจะได้แบนด์วิธเอฟเอสเค ดังนี้

$$\begin{aligned} \text{Bandwidth FSK of Sync} &= 2 \{ [3.2k-0] + 800 \} \\ &= 8 \text{ กิโลเฮิร์ตซ์} \end{aligned}$$

ดังนั้นแถบความถี่ของสัญญาณข้อมูลจะอยู่ในช่วง 0 เฮิร์ตซ์ถึง 8 กิโลเฮิร์ตซ์ จากนั้นสัญญาณซิงค์ดังกล่าว จะถูกนำมาผ่านวงจรกรองความถี่ต่ำผ่านอีกครั้งหนึ่ง เพื่อให้ได้สัญญาณความถี่ต่ำที่ปราศจากความถี่สูงรบกวน ก่อนที่จะนำมารวมกันกับสัญญาณข้อมูลที่ถูกมอดูเลตแบบเอฟเอสเคเรียบร้อยแล้วดังที่กล่าวมา โดยการรวมนี้จะใช้วงจรซัมมิ่งแอมพลิไฟเออร์(Summing amplifier) โดยใช้โอปแอมป์(Op-Amp) LF-356 จากนั้นก็จะส่งต่อไปยังภาคมอดูเลตแบบเอฟเอ็ม (FM Modulate) ต่อไป

### 6.2.3 การทำงานของวงจรภาคมอดูเลตแบบเอฟเอ็ม

การทำงานของภาคมอดูเลตแบบเอฟเอ็มนี้ ประกอบด้วยวงจรส่วนที่สำคัญๆคือ วงจรออสซิลเลเตอร์(Oscillator)ความถี่ 90 เมกะเฮิร์ตซ์, วงจร VCO, วงจรมิกเซอร์(Mixer), วงจรเฟสล็อกกลูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Phase Locked Loop:PLL) และวงจรกรองความถี่ต่ำผ่าน (Low pass filter) ซึ่งการทำงานของวงจรมอดูเลตแบบเอฟเอ็มแสดงดังรูปที่ 6.10

ที่วงจรออสซิลเลเตอร์ 90 เมกะเฮิร์ตซ์ XTAL,เป็นคริสตอล(Crystal)ความถี่ 30 เมกะเฮิร์ตซ์ทำหน้าที่ผลิตสัญญาณไซน์(Sine wave) จากนั้นสัญญาณจะถูกขยายและทวีความถี่เป็นความถี่ฮาร์โมนิกส์ที่ 5 (Fifth order harmonic frequency)ของความถี่ที่ 30 เมกะเฮิร์ตซ์ ก็จะได้ความถี่ 90 เมกะเฮิร์ตซ์ ออกมาโดย Q1,L1,C2 และ C3 จะทำหน้าที่ในการทวีความถี่และขยายสัญญาณ และเนื่องจากการป้อนกลับที่เข้าที่พู่มาซึ่งอินพุต ลักษณะดังกล่าวนี้ทำให้เกิดสัญญาณที่เข้าที่พู่ได้โดยไม่ต้องป้อนสัญญาณที่อินพุตแต่อย่างใด ซึ่งสัญญาณความถี่ 90 เมกะเฮิร์ตซ์ นี้จะใช้เป็นคลื่นพาหะ(Carrier)เพื่อป้อนให้กับวงจรมิกเซอร์ที่ไอซี MC1496 ต่อไป

ที่วงจร VCO 81.0-87.0 เมกะเฮิร์ตซ์ เป็นวงจรที่ทำหน้าที่นำแรงดันไฟตรงจากวงจรกรองความถี่ต่ำผ่านมาควบคุมการเปลี่ยนแปลงความถี่ไฟฟ้าของวาแรคเตอร์ไดโอด D2 ซึ่งใช้ไดโอดเบอร์ MV 2105 เพื่อให้วงจรผลิตความถี่ 81.0-87.0 เมกะเฮิร์ตซ์ ออกมาซึ่งคุณสมบัติของวาแรคเตอร์ไดโอดก็คือ ค่าความถี่ไฟฟ้าของตัวมันจะเปลี่ยนแปลงตามค่าแรงดันไบอัสย้อนกลับ(Reverse bias) ที่ป้อนให้กับตัวมัน โดยที่ C9,C10,L2 และ D2 ทำหน้าที่ร่วมกัน ในการเปลี่ยนแปลงความถี่ตามต้องการ ซึ่ง C4 จะทำหน้าที่ในการ คัปปลิง(Coupling)สัญญาณจากภาคมอดูเลตเอฟเอ็มเข้ามอดูเลตกับสัญญาณความถี่ 81.0-87.0 เมกะเฮิร์ตซ์ สัญญาณความถี่ที่ถูกมอดูเลตเรียบร้อยแล้วก็จะถูกส่งต่อไปยังวงจรมิกเซอร์และภาคขยายความถี่สูง(RF Amplifier) ต่อไป

ที่วงจรมิกเซอร์ซึ่งใช้ไอซีเบอร์ MC 1496 มาทำหน้าที่ในการผสมสัญญาณความถี่ 2 ความถี่ ซึ่งเป็นความถี่จากวงจรออสซิลเลเตอร์ 90 เมกะเฮิร์ตซ์ และสัญญาณความถี่จากวงจร VCO โดย MC1496 จะขยายสัญญาณความถี่ผลต่างออกมาซึ่งมีค่า 3.0-9.0 เมกะเฮิร์ตซ์ เพื่อป้อนให้กับวงจรเฟสล็อกต่อไป R16 ทำหน้าที่ปรับอัตราการขยายของมิกเซอร์,R18 ทำหน้าที่จัดกระแสไบอัสให้กับทรานซิสเตอร์ภายในไอซี MC 1496

ที่วงจรเฟสล็อกจะใช้ไอซีเบอร์ 145151 ซึ่งเป็นไอซีเฟสล็อก ทำงานได้ที่ความถี่ไม่เกิน 20 เมกะเฮิร์ตซ์ ด้วยเหตุผลนี้จึงต้องมีวงจรมิกเซอร์ดังที่กล่าวมาซึ่ง MC 145151 นี้มีคุณสมบัติสามารถโปรแกรมค่าหาร N ได้ โดยค่าที่โปรแกรมจะเป็นค่าจำนวนตัวเลขฐานสิบและนำมาแปลงเป็นเลขฐานสอง แล้วโปรแกรมเป็นข้อมูลขนาด 14 บิต ป้อนเข้าไปที่ขา N0-N11 ที่ขาของ RA0-RA2 จะเป็นขาที่ใช้เลือกตัวหาร R เพื่อใช้ในการหาค่าความถี่อ้างอิง(Reference frequency) ซึ่งความถี่อ้างอิงมาจากคริสตอล 10.24 เมกะเฮิร์ตซ์ ที่ XTAL2 สัญญาณจากวงจรหาร N และวงจรหาร R จะถูกนำไปเปรียบเทียบเฟสที่วงจรเปรียบเทียบเฟส(Phase Comparator) ซึ่งอยู่ภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MC145151 จากนั้นวงจรเปรียบเทียบเฟสก็จะสร้างแรงดันผิดพลาด(Error voltage)ออกมาที่ขา  $\phi_R$  และ  $\phi_V$  (ที่ขา 8 และขา 9) เพื่อป้อนให้กับวงจรรองความถี่ต่ำผ่านต่อไป

ที่วงจรรองความถี่ต่ำผ่านจะนำแรงดันคลาดเคลื่อนจากขา 8 และขา 9 มาทำการเปลี่ยนแปลงเป็นแรงดันไฟตรงเพื่อป้อนให้กับวงจร VCO 81.0-87.0 เมกะเฮิรตซ์ ต่อไป ซึ่งจะใช้ออปแอมป์เบอร์ uA741

#### 6.2.4 การทำงานของวงจรภาคขยายสัญญาณความถี่สูง


วงจรภาคขยายความถี่สูงนี้ จะทำการขยายสัญญาณที่ผ่านการมอดูเลตแล้ว ให้มีความแรงของสัญญาณมากพอที่จะส่งออกอากาศต่อไป เพื่อที่จะสามารถสื่อสารได้ที่ระยะทางที่ไกลมากขึ้นนั่นเอง ซึ่งในวงจรขยายความถี่สูง นี้จะมี 3 ภาคที่สำคัญซึ่งเป็นวงจรขยายคลาสบี โดยสัญญาณที่ถูกมอดูเลตเรียบร้อยแล้วจะถูกส่งผ่าน  $L_{x01}$  และ  $C_{x05}$  ซึ่งทำหน้าที่เป็นวงจรแมตชิงอิมพีแดนซ์ (Matching impedance) ระหว่างวงจร VCO และวงจรขยายเพื่อให้เกิดการส่งผ่านกำลังงานสูงสุด Q1 จะทำหน้าที่ขยายสัญญาณภาคแรก จากนั้นสัญญาณก็จะถูกส่งผ่านไปยังวงจรขยายภาคที่สอง โดยผ่าน  $L_{x02}, C_{x06}, L_{x03}$  และ  $C_{x07}$  ทำหน้าที่เป็นแมตชิงอิมพีแดนซ์เช่นเดียวกัน สัญญาณที่ถูกขยายโดย Q2 จะมีความแรงมากขึ้นพอที่จะส่งไปขยายที่ภาคสุดท้าย ที่ Q3 นี้จะทำหน้าที่ขยายสัญญาณภาคสุดท้ายให้มีความแรงของสัญญาณประมาณ 200 มิลลิวัตต์ส่งออกอากาศต่อไปโดยที่  $L_{x06}, C_{x11}, L_{x07}, C_{x12}$  และ  $C_{x13}$  ทำหน้าที่เป็นแมตชิงอิมพีแดนซ์กับสายอากาศเพื่อให้สัญญาณที่ส่งออกไปมีประสิทธิภาพมากยิ่งขึ้น






รูปที่ 6.9 วงจรมอดูเลตแบบเอฟเอสเค(FSK Modulate)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.10 วงจรมอดูเลตแบบเอฟเอ็ม(FM Modulate)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.11 วงจรขยายสัญญาณความถี่สูง(RF Amplifier)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6.3 การทำงานของวงจรภาครับ

### 6.3.1 การทำงานของวงจรภาคคีโมคูเลตแบบเอฟเอ็ม

การทำงานของภาคคีโมคูเลตแบบเอฟเอ็ม(FM Demodulate) ประกอบด้วยวงจรที่สำคัญๆ ก็คือ วงจรมิกเซอร์และวงจรรขยายความถี่กลาง 10.7 เมกะเฮิร์ตซ์ , วงจร โลคอลลอสซิคัลเลเตอร์(LO), วงจรมิกเซอร์(Mixer), วงจร VCO 91.7-97.7 เมกะเฮิร์ตซ์ , วงจรเฟสล็อกลูป (Phase Locked Loop) และวงจรรองความถี่ต่ำผ่าน(Low pass filter)

ที่วงจรมิกเซอร์ 10.7เมกะเฮิร์ตซ์ สัญญาณที่ถูกส่งออกมาจากภาคส่งซึ่งอาจส่งมาด้วยความถี่ใดความถี่หนึ่งจาก 81.0-87.0 เมกะเฮิร์ตซ์ จะถูกรับเข้ามาจากสายอากาศ เข้าที่วงจรมิกเซอร์ (Mixer) เพื่อทำหน้าที่ผสมสัญญาณความถี่จากวงจร VCO ซึ่งมีความถี่ 91.7-97.7 เมกะเฮิร์ตซ์ กับสัญญาณที่รับเข้ามาซึ่งจะใช้ไอซีเบอร์ NE602 ซึ่งมันจะขยายเอาความถี่กลางซึ่งเป็นความถี่ผลต่างมีค่า 10.7 เมกะเฮิร์ตซ์ ออกมา โดยที่อินพุต L3,C24,C25 และ C26 ทำหน้าที่เป็นวงจร Single Ended Tuned Input สัญญาณความถี่ 10.7เมกะเฮิร์ตซ์ จะถูกผ่าเซรามิคฟิลเตอร์(Ceramic filter : CF1) ซึ่งที่เข้าที่พุทเป็นวงจรเข้าที่พุทแบบ Single Ended Ceramic filter เพื่อส่งต่อไปยังวงจรรขยายความถี่กลาง(IF Amplifier) และวงจรมอดูเลตต่อไป

ที่วงจรรขยายความถี่กลาง( IF Amplifier) และที่วงจรมอดูเลตจะใช้ไอซีเบอร์ SA604 ซึ่งมีคุณสมบัติในการขยายที่ดีและมีอินพุทอิมพีแดนซ์สูง สัญญาณที่เข้ามายัง SA604 จะถูกส่งมาขยายยังวงจรรขยายความถี่กลาง ซึ่งภายในประกอบด้วยวงจรที่สำคัญคือ วงจรรขยายความถี่แตกต่าง(Differential Amplifier) จากนั้นสัญญาณที่ถูกขยายจะถูกส่งต่อไป ยังวงจรมิตเตอร์(Limiter) โดยผ่านเซรามิคฟิลเตอร์ CF2 เพื่อทำการตัดยอดของสัญญาณที่ผิดเพี้ยนซึ่งไม่ตรงกับสัญญาณที่ทางด้านส่ง จากนั้นสัญญาณดังกล่าวจะถูกส่งต่อไปยังวงจร Quadrature Detector ซึ่งจะประกอบด้วย C29,C30,C31 และ L4 ค่อยู่ภายนอก SA604 เรียกว่า Quadrature Tank LC ซึ่งจะทำให้การสร้างสัญญาณความถี่ 10.7 เมกะเฮิร์ตซ์ มาทำการผสมกับสัญญาณที่ความถี่ 10.7 เมกะเฮิร์ตซ์ จากวงจรมิตเตอร์ก็จะเหลือเพียงแต่สัญญาณข้อมูลที่ถูกมอดูเลตแบบเอฟเอ็ม เพื่อที่จะส่งต่อไปยังภาคเอฟเอ็มเดมอดูเลตต่อไป

ส่วนที่วงจรรออสซิลเลเตอร์ 90เมกะเฮิร์ตซ์ , วงจร VCO 91.7-97.7 เมกะเฮิร์ตซ์, วงจรเฟสล็อกลูป, วงจรมิกเซอร์ 1.7-7.7 เมกะเฮิร์ตซ์ ก็จะมีการทำงานหลักการเดียวกันกับทางภาคส่งเช่นเดียวกัน

### 6.3.2 การทำงานของวงจรภาคตีมอดูเลตแบบเอฟเอสเค

สัญญาณที่รับได้จากภาคเอฟเอ็มตีมอดูเลเตอร์ จะถูกป้อนผ่านวงจรกรองความถี่ต่ำ 52 กิโลเฮิร์ตซ์ โดยจะทำให้แถบความถี่ของเอฟเอสเคและเอเอสเคสเปกตรัมผ่านไปได้ทั้งหมด จากนั้นจึงทำการแยกสัญญาณข้อมูลกับซิงค์ สัญญาณข้อมูลต้องผ่านวงจรกรองความถี่สูง (High pass Filter) ที่ 10 กิโลเฮิร์ตซ์ จะทำให้สเปกตรัมของเอฟเอสเคผ่านไปได้นั่นเอง แล้วทำการผ่านไอซี XR-2211 ซึ่งทำหน้าที่ในการตีมอดูเลตสัญญาณที่อินพุท หรือสเปกตรัมเอฟเอสเคผ่านเข้ามาเพื่อทำการเปลี่ยนสัญญาณข้อมูลดิจิทัล 6,400 บิตต่อวินาที ส่งต่อไปยังภาค TDM ต่อไป ในขณะที่เดียวกันสัญญาณซิงค์ก็ทำการผ่านวงจรกรองความถี่ต่ำผ่านที่ 8 กิโลเฮิร์ตซ์ โดยที่จะทำการผ่านออฟแอมป์ที่ทำหน้าที่เป็นตัวอินเวอร์เตอร์ เพื่อให้ได้สัญญาณซิงค์เหมือนเดิมกับภาคส่ง โดยมีซีเนอร์โคดเป็นตัวควบคุมแรงดันและทำให้สัญญาณซิงค์เป็นสถานะลอจิก และมาทำการเปรียบเทียบกับแรงดันเพื่อให้ได้แรงดัน 5 โวลท์ เพื่อจะได้นำเข้าไปที่ไอซี 74HC123 ซึ่งเป็นฟลิปฟล็อปที่สร้างพัลส์สัมพันธ์กับเวลาโดยสามารถหาได้จาก  $R_{\text{cex}}$  และ  $C_{\text{cex}}$  โดยมีค่าเปลี่ยนแปลงตามคล็อก (Clock) ของพัลส์บวก ซึ่งจะเอาสัญญาณส่วนไปเป็นสัญญาณขาขึ้นให้กับวงจรของภาค TDM ซึ่งจะมีค่าคล็อกประมาณ 1 ไมโครวินาทีเพื่อให้วงจรทำงานต่อไป ทำให้ได้สัญญาณซิงค์ออกมาเป็นพัลส์กลับเฟสโดยมีความถี่ 200 เฮิร์ตซ์ส่งต่อไปยังภาค TDM ต่อไป

### 6.2.3 การทำงานของวงจรภาคตีมอดูเลตแบบแบ่งเวลา

การทำงานของวงจรภาคตีมอดูเลตแบบแบ่งเวลาและแปลงสัญญาณดิจิทัลเป็นอนาล็อกสามารถอธิบายการทำงานได้ดังนี้คือ สัญญาณที่รับเข้ามาจากภาคเอฟเอสเคตีมอดูเลตจะมีอยู่ 2 สัญญาณคือ สัญญาณข้อมูลอนุกรมซึ่งมีอัตราเร็ว 6,400 บิตต่อวินาที และสัญญาณซิงค์ความถี่ 200 เฮิร์ตซ์ สำหรับสัญญาณข้อมูลดังกล่าวจะถูกป้อนเข้าที่อินพุทของไอซีเบอร์ 74HC164 ซึ่งรับสัญญาณชิฟต์ คล็อก (Shift clock) มาจากไอซีเบอร์ 4040 เพื่อทำการเลื่อนข้อมูลจากข้อมูลอนุกรมให้เป็นข้อมูลแบบขนาน (Serial in Parallel out) ซึ่งเป็นข้อมูลของสัญญาณทั้ง 3 ช่องสัญญาณที่ส่งมาจากภาคส่งนั่นเอง สัญญาณข้อมูลแบบขนานที่ได้ จะถูกแลตช์ (Latch) หรือค้างสถานะไว้ที่ไอซีเบอร์ 74HC373 ซึ่งมีอยู่ 3 ตัวเท่ากับจำนวนของช่องสัญญาณ โดยแต่ละตัวก็จะรับสัญญาณสแกน (Scanning clock) มาจากไอซีเบอร์ 4017 ซึ่งสัญญาณสแกนนี้จะทำหน้าที่ควบคุมการทำงานของสัญญาณที่รับเข้ามาที่ภาครับ กับสัญญาณที่ส่งมาจากภาคส่งให้มีการทำงานที่สอดคล้องหรือเข้าจังหวะกัน สัญญาณที่ถูกแลตช์ไว้ ก็จะเป็นข้อมูลขนานขนาด 8 บิตในแต่ละช่องสัญญาณส่งต่อไปยังไอซีเบอร์ DAC0800 ซึ่งทำหน้าที่แปลงสัญญาณจากสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อกทั้ง


3 ช่องสัญญาณ ส่งต่อไปยังภาคกรองความถี่ต่ำผ่านเพื่อให้ได้สัญญาณที่มีขนาด และความถี่ตรงกับสัญญาณที่ส่งมาจากทางภาคส่งมากที่สุด

สำหรับสัญญาณซิงค์ความถี่ 200 เฮิรตซ์ จะถูกนำมาผ่านยัง ไอซีเบอร์ 74HC390,4040 และ 4017 เพื่อทำการสร้างสัญญาณเลื่อนข้อมูล(Shift clock)ความถี่ 6,400 เฮิรตซ์ ที่ใช้ในการเลื่อนข้อมูลจากข้อมูลอนุกรมให้เป็นข้อมูลแบบขนาน 8 บิต และอีกสัญญาณหนึ่งก็คือ สัญญาณสแกน (Scanning clock) เพื่อใช้เป็นสัญญาณในการสแกนช่องสัญญาณทั้ง 3 ช่องสัญญาณของทางภาครับ และทางภาคส่งให้มีการทำงานที่สัมพันธ์กัน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 6.13 วงจรคิมอดูเลตแบบเอฟเอสเค(FSK Demodulate)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติเห็นไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.14 วงจรคั่นคัลด์เพล็กซ์แบบแบ่งเวลา(Time Division Demultiplex)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือมีการขังนหรือมีการกักขังไว้เพื่อประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 7

### การทดลองและผลการทดลอง

ในบทนี้จะเป็นเนื้อหาเกี่ยวกับการทดลองและผลการทดลอง ซึ่งในการทดลองจะป้อนสัญญาณเพื่อทดสอบเข้าที่จุดต่างๆของอินพุทของแต่ละภาค และทำการวัดสัญญาณที่จุดทดสอบต่างๆ ว่าได้ผลเป็นเช่นไร ซึ่งผลจากการวัดก็จะนำมาเปรียบเทียบกับการคำนวณทางทฤษฎีว่ามีความผิดพลาดเป็นอย่างไร รวมทั้งสัญญาณที่ภาครับ ณ จุดที่ทดสอบว่ามีความผิดพลาดหรือความผิดเพี้ยนของสัญญาณมากน้อยอย่างไร โดยในการวัดสัญญาณจะใช้ออสซิลโลสโคป(Oscilloscope) ยี่ห้อ Tektronix รุ่น TDS 360 ซึ่งเป็นระบบดิจิทัล ทำการวัดค่าต่างๆ เช่น ความถี่ ขนาด และเฟสของสัญญาณ เป็นต้น และทำการบันทึกผลออกมา


#### 7.1 การวัดสัญญาณที่จุดต่างๆของภาคส่ง

##### 7.1.1 ภาคมัลติเพล็กซ์แบบแบ่งเวลา


ในการทดสอบสัญญาณภาคมัลติเพล็กซ์แบบแบ่งเวลานี้ จะป้อนสัญญาณทดสอบเป็นสัญญาณไซน์(Sine wave) เข้าที่อินพุทของวงจรทั้ง 3 ช่องสัญญาณ โดยความถี่ของช่องสัญญาณที่ 1 มีความถี่สูงสุดไม่เกิน 200 เฮิรตซ์ ส่วนช่องสัญญาณที่ 2 และ 3 นั้นมีความถี่ไม่เกิน 100 เฮิรตซ์ ซึ่งสัญญาณทั้ง 3 ช่องสัญญาณจะถูกมัลติเพล็กซ์แบบแบ่งเวลา และแปลงเป็นสัญญาณดิจิทัลแบบอนุกรมด้วยอัตราเร็ว 6,400 บิตต่อวินาที

สำหรับสัญญาณนาฬิกาเพื่อใช้เป็นสัญญาณในการสแกน(Scanning clock) สัญญาณอินพุททั้ง 3 ช่องสัญญาณ เพื่อเปลี่ยนเป็นสัญญาณดิจิทัลแบบขนาน 8 บิตนั้น แสดงดังรูปที่ 7.1 ซึ่งสัญญาณนี้ยังใช้เป็นสัญญาณซิงค์ เพื่อป้อนให้กับภาคมอดูเลตเอพเอสเคด้วยเช่นกัน

ในการทำงานของภาคมัลติเพล็กซ์แบบแบ่งเวลานั้น จำเป็นต้องมีสัญญาณนาฬิกาเพื่อควบคุมจังหวะการทำงานของวงจรต่างๆ ทั้งภาครับและภาคส่งให้สอดคล้องกัน ซึ่งสัญญาณที่ใช้มาจากคริสตัลความถี่ 10.24 เมกะเฮิรตซ์ ถูกหารความถี่เหลือ 1.024 เมกะเฮิรตซ์ แสดงสัญญาณดังรูปที่ 7.2 และ 7.3 ตามลำดับ




รูปที่ 7.1 สัญญาณนาฬิกาที่ใช้ในการสแกนสัญญาณทั้ง 3 ช่อง




รูปที่ 7.2 สัญญาณที่ได้จากคริสตอลความถี่ 10.24 เมกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.3 สัญญาณนาฬิกาที่ใช้ในการควบคุมจังหวะการทำงาน


สำหรับสัญญาณที่ใช้ในการเลื่อนข้อมูล(Shift clock)จากแบบขนาน ให้เป็นแบบอนุกรม และมีอัตราเร็ว 6,400 บิตต่อวินาทีนั้น แสดงดังรูปที่ 7.4



รูปที่ 7.4 สัญญาณที่ใช้ในการเลื่อนข้อมูลแบบอนุกรม 6,400บิตต่อวินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากนี้ สัญญาณสี่เหลี่ยม(Square wave) ความถี่ 3.2 กิโลเฮิร์ตซ์ จากไอซีเบอร์ 4040 ยังถูกสร้างขึ้น เพื่อส่งไปยังภาคมอดูเลตแบบเอฟเอสเค ซึ่งจะใช้ในการสร้างสัญญาณซิงค์นั่นเอง แสดงรูปกราฟดังรูปที่ 7.5




รูปที่ 7.5 สัญญาณสี่เหลี่ยมที่ใช้ในการสร้างสัญญาณซิงค์


### 7.1.2 ภาคมอดูเลตแบบเอฟเอสเค

ในภาคการมอดูเลตแบบเอฟเอสเคนี้ สัญญาณที่รับมาจากภาคมัลติเพล็กซ์แบบแบ่งตามเวลา ซึ่งเป็นสัญญาณข้อมูลแบบอนุกรม มีอัตราเร็ว 6,400 บิตต่อวินาที จะมีสถานะของสัญญาณอยู่ 2 สถานะ คือ สถานะลอจิก "1" และสถานะลอจิก "0" โดยในการทดสอบจะป้อนสัญญาณทดสอบเป็นลอจิก "1" และลอจิก "0" สัญญาณจะถูกมอดูเลตจากสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก โดยที่สถานะลอจิก "1" จะมีสัญญาณชายน์ควมถี่ 25.6 กิโลเฮิร์ตซ์ และที่สถานะลอจิก "0" จะมีสัญญาณชายน์ควมถี่ 38.4 กิโลเฮิร์ตซ์ สำหรับรูปกราฟของสัญญาณแสดงดังรูปที่ 7.6 และ 7.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.6 สัญญาณข้อมูลที่สภาวะลอจิก “1” เมื่อผ่านการมอดูเลตแบบเอฟเอสเค



รูปที่ 7.7 สัญญาณข้อมูลที่สภาวะลอจิก “0” เมื่อผ่านการมอดูเลตแบบเอฟเอสเค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สำหรับสัญญาณซิงค์ จะรับสัญญาณสี่เหลี่ยม ความถี่ 3.2 กิโลเฮิร์ตซ์ จากภาคมัลติเพล็กซ์แบบแบ่งตามเวลา ป้อนเข้าวงจรกรองความถี่ต่ำผ่านทั้งหมด 4 อันดับ เพื่อให้ได้สัญญาณซิงค์ความถี่ 3.2 กิโลเฮิร์ตซ์ แสดงรูปกราฟดังรูปที่ 7.8




รูปที่ 7.8 สัญญาณซิงค์ที่ได้จากวงจรกรองความถี่ต่ำผ่าน 4 อันดับ

สัญญาณซิงค์ความถี่ 3.2 กิโลเฮิร์ตซ์ดังกล่าว จะถูกป้อนเข้าอินพุทของอนาล็อกสวิตช์พร้อมกับสัญญาณซิงค์ ความถี่ 200 เฮิร์ตซ์ จากภาคมัลติเพล็กซ์แบบแบ่งตามเวลา โดยที่สภาวะลอจิก "1" ของสัญญาณซิงค์ จะเกิดสัญญาณที่เข้าที่พุทของอนาล็อกสวิตช์มีความถี่ 3.2 กิโลเฮิร์ตซ์ และที่สภาวะลอจิก "0" ของสัญญาณซิงค์ จะเกิดสัญญาณที่เข้าที่พุทของอนาล็อกสวิตช์มีความถี่ 0 เฮิร์ตซ์ ซึ่งสัญญาณดังกล่าวนี้ จะใช้เป็นสัญญาณซิงค์สำหรับการมอดูเลตแบบเอฟเอสเคต่อไป รูปกราฟของสัญญาณซิงค์แสดงดังรูปที่ 7.9 และ 7.10

สัญญาณที่ผ่านอนาล็อกสวิตช์ จะถูกป้อนเข้าวงจรกรองความถี่ต่ำผ่าน 8 กิโลเฮิร์ตซ์ เพื่อกรองเอาเฉพาะความถี่ของสัญญาณซิงค์ที่ต้องการ จากนั้นสัญญาณข้อมูลที่ได้และสัญญาณซิงค์จะถูกรวมกัน โดยวงจรซมมิ่งแอมป์ เพื่อส่งสัญญาณที่มอดูเลตแล้วต่อไปยังภาคมอดูเลตแบบเอฟเอ็ม



รูปที่ 7.9 สัญญาณซิงค์ความถี่ 3.2 กิโลเฮิร์ตซ์ที่สภาวะลอจิก“1”




รูปที่ 7.10 สัญญาณซิงค์ความถี่ 0 เฮิร์ตซ์ที่สภาวะลอจิก“0”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 7.1.3 ภาคมอดูเลตแบบเอฟเอ็ม

สัญญาณจากภาคมอดูเลตแบบเอฟเอสด์ จะป้อนเข้าที่อินพุทของวงจรมอดูเลตแบบเอฟเอ็ม โดยที่ภาคมอดูเลตแบบเอฟเอ็มนี้ อาศัยเฟสล็อกกูปในการสังเคราะห์ความถี่พาหะในช่วง 81.0-87.0 เมกะเฮิร์ตซ์ โดยในการควบคุมการสังเคราะห์ความถี่นั้นต้องใช้สัญญาณจากทั้ง วงจรออสซิลเลเตอร์ วงจรมิกเซอร์ วงจร VCO และวงจรกรองความถี่ต่ำผ่าน


สัญญาณจากวงจรออสซิลเลเตอร์ ความถี่ 90.0 เมกะเฮิร์ตซ์ เพื่อใช้ป้อนเป็นสัญญาณอินพุทแรกของวงจรมิกเซอร์ รูปกราฟแสดงดังรูปที่ 7.11




รูปที่ 7.11 สัญญาณไซน์ความถี่ 90.0 เมกะเฮิร์ตซ์จากวงจรออสซิลเลเตอร์

สัญญาณจากวงจรมิกเซอร์ความถี่ 3.0-9.0 เมกะเฮิร์ตซ์ ซึ่งเกิดจากการผสมสัญญาณจากวงจรออสซิลเลเตอร์ ความถี่ 90.0 เมกะเฮิร์ตซ์ และสัญญาณจากวงจร VCO ความถี่ 81.0-87.0 เมกะเฮิร์ตซ์ รูปกราฟแสดงดังรูปที่ 7.12 และ 7.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.12 สัญญาณเอาต์พุตจากวงจรมิกเซอร์เมื่อ VCO มีความถี่ 87.0 เมกะเฮิรตซ์




รูปที่ 7.13 สัญญาณเอาต์พุตจากวงจรมิกเซอร์เมื่อ VCO มีความถี่ 81.0 เมกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยอิสระโดยไม่มีการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอ้าท์พุทจากวงจร VCO ความถี่ 81.0-87.0 เมกะเฮิร์ตซ์ ซึ่งควบคุมการ  
 สั้งเคราะห์ความถี่ด้วยเฟสล็อกกลุ่บ แสดงดังรูปที่ 7.14 และ 7.15



รูปที่ 7.14 สัญญาณความถี่ 81.0 เมกะเฮิร์ตซ์ที่ได้จากวงจร VCO



รูปที่ 7.15 สัญญาณความถี่ 87.0 เมกะเฮิร์ตซ์ที่ได้จากวงจร VCO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในส่วนของวงจรเฟสล็อกู่นั้น การควบคุมการตั้งแคว้นความถี่ทำได้ โดยการโปรแกรมข้อมูลเลขฐานสองจำนวน 14 บิตเข้าไป ซึ่งจะใช้คิพสวิทซ์ในการป้อนสัญญาณลอจิก "1" และลอจิก "0" สำหรับตารางการเลือกค่าความถี่ที่ต้องการแสดงดังตารางที่ 7.1

ตารางที่ 7.1 ตารางเลือกค่าความถี่วงจรของเฟสล็อกู

ความถี่	$f_{\text{osc}}$ (MHz)	$f_m$ (MHz)	ตัวหาร N ฐานสิบ	ตัวหาร N ฐานสอง											
				$N_{11}$	$N_{10}$	$N_9$	$N_8$	$N_7$	$N_6$	$N_5$	$N_4$	$N_3$	$N_2$	$N_1$	$N_0$
1	81.0	9.0	900	0	0	1	1	1	0	0	0	0	1	0	0
2	81.5	8.5	850	0	0	1	1	0	1	0	1	0	0	1	0
3	81.0	8.0	800	0	0	1	1	0	0	1	0	0	0	0	0
4	82.5	7.5	750	0	0	1	0	1	1	1	0	1	1	1	0
5	83.0	7.0	700	0	0	1	0	1	0	1	1	1	1	0	0
6	83.5	6.5	650	0	0	1	0	1	0	0	0	1	0	1	0
7	84.0	6.0	600	0	0	1	0	0	1	0	1	1	0	0	0
8	84.5	5.5	550	0	0	1	0	0	0	1	0	0	1	1	0
9	85.0	5.0	500	0	0	0	1	1	1	1	1	0	1	0	0
10	85.5	4.5	450	0	0	0	1	1	1	0	0	0	0	1	0
11	86.0	4.0	400	0	0	0	1	1	0	0	1	0	0	0	0
12	86.5	3.5	350	0	0	0	1	0	1	0	1	1	1	1	0
13	87.0	3.0	300	0	0	0	1	0	0	1	0	1	1	0	0

#### 7.1.4 ภาขยายสัญญาณความถี่สูง

ในส่วนของภาขยายสัญญาณความถี่สูง สัญญาณที่ถูกลมอดูเลตแบบเอฟเอ็มแล้ว จะถูกขยายเพื่อให้มีขนาดของสัญญาณที่สูงมากขึ้น สามารถที่จะมีความแรงพอที่จะส่งไปยังภากรับได้ สำหรับสัญญาณ ที่ผ่านวงจรขยายสัญญาณความถี่สูงแล้ว แสดงดังรูปกราฟ รูปที่ 7.16



รูปที่ 7.16 สัญญาณที่ผ่านวงจรถยายสัญญาณความถี่สูง

## 7.2 การวัดสัญญาณที่จุดต่างๆของภาครับ

### 7.2.1 ภาครีโมดูเลเตอร์แบบเอฟเอ็ม

ในส่วนภาครีโมดูเลเตอร์แบบเอฟเอ็มนี้ สัญญาณที่ภาครับนั้นรับได้ จะเป็นสัญญาณความถี่สูง ช่องใดช่องหนึ่งของ 81.0-87.0 เมกะเฮิร์ตซ์ ซึ่งจะนำมาทำการผสมกับสัญญาณที่มาจากโกลอสอสซิลเลเตอร์(Local Oscillator : LO) ที่มีความถี่ในช่วง 91.7-97.7 เมกะเฮิร์ตซ์ เพื่อทำการขยายเอาเฉพาะสัญญาณความถี่ผลต่าง 10.7 เมกะเฮิร์ตซ์ เท่านั้น


สำหรับสัญญาณความถี่ของ LO นั้น จะได้จากวงจร VCO โดยถูกควบคุมการสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป ซึ่งรูปกราฟของสัญญาณจากวงจร VCO แสดงดังรูปที่ 7.17 และ 7.18

ส่วนการทำงานของเฟสล็อกกลูปเพื่อควบคุมการสังเคราะห์ความถี่ในภาครับนี้ ก็จะมีลักษณะการทำงานที่เหมือนกันกับทางภาคส่งเกือบทุกประการ ทั้งวงจรรอสซิลเลเตอร์ วงจรมิกเซอร์ วงจรเฟสล็อกกลูป และวงจรกรองความถี่ต่ำผ่าน แต่จะแตกต่างกันตรงความถี่เท่านั้น


สัญญาณที่ถูกขยายโดยภาคมิกเซอร์(Mixer) 10.7 เมกะเฮิร์ตซ์แล้ว จะมีสัญญาณแสดงดังรูปกราฟรูปที่ 7.19 ซึ่งสัญญาณนี้ เป็นสัญญาณที่มีขนาดต่ำจึงต้องนำไปผ่านการขยายสัญญาณ และทำการรีโมดูเลเตอร์เอาความถี่กลาง 10.7 เมกะเฮิร์ตซ์ออก ให้เหลือเพียงแต่สัญญาณข้อมูล เพื่อส่งต่อไปยัง

ภาครีโมดูเลเตอร์แบบเอฟเอ็มต่อไป


เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.17 สัญญาณความถี่ 91.7 เมกะเฮิรตซ์จากวงจร VCO



เอกสารนี้เป็นเอกสารที่รูปที่ 7.18 สัญญาณความถี่ 97.7 เมกะเฮิรตซ์จากวงจร VCO นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.19 สัญญาณความถี่กลางที่ได้จากการผสมของสัญญาณจาก LO และสัญญาณที่รับเข้ามา

### 7.2.2 ภาคคีมอดูเลตแบบเอฟเอสเค

ในส่วนของภาคคีมอดูเลตแบบเอฟเอสเคนี้ จะคีมอดูเลตสัญญาณที่รับเข้ามาจากภาคคีมอดูเลตแบบเอฟเอ็ม ทั้งสัญญาณข้อมูลและสัญญาณซิงค์จากสัญญาณชายน์ 2 ความถี่ ให้เป็นสัญญาณข้อมูลดิจิทัลแบบอนุกรม ซึ่งมีอัตราเร็ว 6,400 บิตต่อวินาที เพื่อส่งต่อไปยังภาคคีมอดิเพิล็กซ์แบบแบ่งเวลาต่อไป

### 7.2.3 ภาคคีมอดิเพิล็กซ์แบบแบ่งเวลา

สัญญาณที่รับเข้ามาจากภาคคีมอดูเลตแบบเอฟเอสเค จะถูกคีมอดิเพิล็กซ์แบบแบ่งเวลา เพื่อทำการแปลงสัญญาณจากสัญญาณข้อมูลดิจิทัลแบบอนุกรม ให้เป็นสัญญาณข้อมูลดิจิทัลแบบขนาน 8 บิต ซึ่งสัญญาณจะถูกแยกออกเป็นสัญญาณของแต่ละช่องสัญญาณ ทั้ง 3 ช่องสัญญาณ

สัญญาณข้อมูลดิจิทัลแบบขนาน 8 บิตดังกล่าว ทั้ง 3 ช่องสัญญาณก็จะถูกแปลงเป็นสัญญาณอนาล็อก นำไปผ่านวงจรรองความถี่ต่ำผ่านต่อไป เพื่อให้ได้สัญญาณของแต่ละช่องสัญญาณตรงกับสัญญาณที่ภาคส่งส่งมามากที่สุด

## บทที่ 8

### สรุปและวิจารณ์ผลการทดลอง

จากการที่ทำโครงการระบบส่งสัญญาณดิจิทัลแบบไร้สายสำหรับห้องไอซียูนี้ ปรากฏว่า ยังมีปัญหาในส่วนการทำงานของแต่ละภาค ที่ยังต้องทำการแก้ไขและทำการปรับปรุงให้ดีขึ้น สามารถแยกเป็นภาคๆเพื่ออธิบายถึงปัญหาต่างๆดังนี้

- ภาคมัลติเพล็กซ์และดีมัลติเพล็กซ์แบบแบ่งเวลา

สำหรับในภาคนั้น ปัญหาที่เกิดขึ้นก็คือ การแปลงสัญญาณจากสัญญาณข้อมูลดิจิทัลแบบขนานให้เป็นสัญญาณข้อมูลดิจิทัลแบบอนุกรม ซึ่งสัญญาณนาฬิกาที่ใช้ในการเลื่อนข้อมูล (Shift clock) นั้น จะต้องตรวจสอบเกี่ยวกับคุณสมบัติทางเวลา เช่น ช่วงเวลาขอบขาขึ้น (Rise time) ช่วงเวลาขอบขาลง (Fall time) ตลอดจนความกว้างของพัลส์ (Pulse width) และขนาดของสัญญาณ (Amplitude) ด้วย มิฉะนั้นแล้วจะเกิดความผิดพลาดได้ง่าย ซึ่งปัญหานี้เป็นปัญหาเดียวกัน ที่เกิดขึ้นกับภาครับ ในการแปลงสัญญาณข้อมูลดิจิทัลแบบอนุกรมให้เป็นสัญญาณข้อมูล อนาล็อก 3 ช่องสัญญาณ

- ภาคมอดูเลตและดีมอดูเลตแบบเอฟเอสเค

สำหรับในภาคนั้น ปัญหาที่เกิดขึ้นคือปัญหาในภาครับ กล่าวคือ การดีมอดูเลตสัญญาณที่รับเข้ามาจากภาคดีมอดูเลตแบบเอฟเอ็ม (ทั้งสัญญาณซิงค์และสัญญาณข้อมูล) เพื่อทำการเปลี่ยนสัญญาณข้อมูลจากสัญญาณอนาล็อก 2 ความถี่ให้เป็นสัญญาณดิจิทัลแบบอนุกรม และมีอัตราเร็ว 6,400 บิตต่อวินาทีนั้น ทำได้ค่อนข้างยาก เนื่องจากต้องแยกสัญญาณข้อมูลออกจากสัญญาณซิงค์ โดยในการแยกจะใช้วงจรกรองความถี่สูง เพื่อทำการแยกสัญญาณข้อมูลซึ่งมีความถี่สูงกว่าสัญญาณซิงค์ออกมานั้น ในการออกแบบวงจรและการเลย์เอาต์ (Layout) ต้องมีความละเอียดและใช้ความพิถีพิถันอย่างมาก ซึ่งเป็นปัญหาที่สำคัญที่จะพบในการทำงานของภาครับนี้

- ภาคมอดูเลตและดีมอดูเลตทางความถี่

สำหรับในภาคนั้น ปัญหาที่เกิดขึ้น ก็คือปัญหาในส่วนของวงจรออสซิลเลเตอร์ และวงจร VCO เนื่องจากเป็นวงจรที่ทำงานเกี่ยวข้องกับความถี่สูง ดังนั้นจึงเป็นปัญหาในเรื่องของการออกแบบวงจรและการเลย์เอาต์ (Layout) การต่อกราวด์ (Ground) ตลอดจนการเกิดสัญญาณรบกวน (Noise) ต่างๆ ซึ่งในการแก้ปัญหาตรงจุดนี้ต้องอาศัยความละเอียด และประสบการณ์ในการเบบวงจร ตลอดจนการเลย์เอาต์ (Layout) เป็นพิเศษ อีกปัญหาหนึ่งที่สำคัญก็คือ วงจรเฟสล็อกกลูบที่ใช้ในการสังเคราะห์ความถี่ จะเกิดการไม่ล็อก (Locked) ความถี่ เนื่องจากสาเหตุหลายประการ เช่น การเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รบกวนกันของความถี่สูง การเกิดความถี่สูงเกินช่วงที่ต้องการ ซึ่งการแก้ปัญหานี้อาจทำได้โดยการ  
เปลี่ยนมาใช้วงจรสังเคราะห์ความถี่แบบอื่นแทน เช่น วงจรเฟสล็อกแบบพริสเกล เป็นต้น

..



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

- 1.ศุชาติ กังวาลจิตต์ , หลักการทำงานเครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร , บริษัท ซีเอ็ดยูเคชั่น จำกัด , พิมพ์ครั้งที่ 1 , กรุงเทพฯ , พ.ศ.2538
- 2.HADY , JAME K , HIGH FREQUENCY CIRCUIT DESIGN , RESTON PUBLISHING COMPANY , INC. , 1979



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# TL431, A, B Series

## Programmable Precision References

The TL431, A, B integrated circuits are three-terminal programmable shunt regulator diodes. These monolithic IC voltage references operate as a low temperature coefficient zener which is programmable from  $V_{ref}$  to 36 V with two external resistors. These devices exhibit a wide operating current range of 1.0 mA to 100 mA with a typical dynamic impedance of 0.22  $\Omega$ . The characteristics of these references make them excellent replacements for zener diodes in many applications such as digital voltmeters, power supplies, and op amp circuitry. The 2.5 V reference makes it convenient to obtain a stable reference from 5.0 V logic supplies, and since the TL431, A, B operates as a shunt regulator, it can be used as either a positive or negative voltage reference.

- Programmable Output Voltage to 36 V
- Voltage Reference Tolerance:  $\pm 0.4\%$ , Typ @ 25°C (TL431B)
- Low Dynamic Output Impedance, 0.22  $\Omega$  Typical
- Sink Current Capability of 1.0 mA to 100 mA
- Equivalent Full-Range Temperature Coefficient of 50 ppm/°C Typical
- Temperature Compensated for Operation over Full Rated Operating Temperature Range
- Low Output Noise Voltage

### PROGRAMMABLE PRECISION REFERENCES

#### SEMICONDUCTOR TECHNICAL DATA

Z, LP SUFFIX  
PLASTIC PACKAGE  
CASE 29  
(TO-92)




Pin 1, Reference  
2, Anode  
3, Cathode



P SUFFIX  
PLASTIC PACKAGE  
CASE 526




DM SUFFIX  
PLASTIC PACKAGE  
CASE 846A  
(Micro-8)



(Top View)

D SUFFIX  
PLASTIC PACKAGE  
CASE 751  
(SOP-8)



(Top View)


SOP-8 is an internally modified SO-8 package. Pins 2, 3, 6 and 7 are electrically common to the die attach flag. This internal lead frame modification decreases power dissipation capability when appropriately mounted on a printed circuit board. SOP-8 conforms to all external dimensions of the standard SO-8 package.

### ORDERING INFORMATION

Device	Operating Temperature Range	Package
TL431CLP, ACLP, BCLP	$T_A = 0^\circ \text{ to } +70^\circ\text{C}$	TO-92
TL431CP, ACP, BCP		Plastic
TL431CDM, ACDM, BCDM		Micro-8
TL431CD, ACD, BCD		SOP-8
TL431ILP, AILP, BILP	$T_A = -40^\circ \text{ to } +85^\circ\text{C}$	TO-92
TL431IP, AIP, BIP		Plastic
TL431IDM, AIDM, BIDM		Micro-8
TL431ID, AID, BID		SOP-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## TL431, A, B Series



This device contains 12 active transistors.

**MAXIMUM RATINGS** (Full operating ambient temperature range applies, unless otherwise noted.)

Rating	Symbol	Value	Unit
Cathode to Anode Voltage	$V_{KA}$	37	V
Cathode Current Range, Continuous	$I_K$	-100 to +150	mA
Reference Input Current Range, Continuous	$I_{ref}$	-0.05 to +10	mA
Operating Junction Temperature	$T_J$	150	°C
Operating Ambient Temperature Range TL431I, TL431AI, TL431BI TL431C, TL431AC, TL431BC	$T_A$	-40 to +85 0 to +70	°C
Storage Temperature Range	$T_{stg}$	-55 to +150	°C
Total Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C Ambient Temperature D, LP Suffix Plastic Package P Suffix Plastic Package DM Suffix Plastic Package	$P_D$	0.70 1.10 0.52	W
Total Power Dissipation @ $T_C = 25^\circ\text{C}$ Derate above 25°C Case Temperature D, LP Suffix Plastic Package P Suffix Plastic Package	$P_D$	1.5 3.0	W

NOTE: ESD data available upon request.

**RECOMMENDED OPERATING CONDITIONS**

Condition	Symbol	Min	Max	Unit
Cathode to Anode Voltage	$V_{KA}$	$V_{ref}$	35	V
Cathode Current	$I_K$	1.0	100	mA

**THERMAL CHARACTERISTICS**

Characteristic	Symbol	D, LP Suffix Package	P Suffix Package	DM Suffix Package	Unit
Thermal Resistance, Junction-to-Ambient	$R_{\theta JA}$	178	114	240	°C/W
Thermal Resistance, Junction-to-Case	$R_{\theta JC}$	83	41	-	°C/W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

### General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 50 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V<sub>p-p</sub> with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than  $\pm 1$  LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than  $\pm 0.1\%$  over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold pin, V<sub>LC</sub>, grounded. Changing the V<sub>LC</sub> potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full  $\pm 4.5V$  to  $\pm 18V$  power supply range; power dissipation is only 33 mW with  $\pm 5V$  supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C, DAC0801C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, DAC-08E and DAC-08H, respectively.

### Features

- Fast settling output current 100 ns
- Full scale error  $\pm 1$  LSB
- Nonlinearity over temperature  $\pm 0.1\%$
- Full scale current drift  $\pm 10$  ppm/ $^{\circ}C$
- High output compliance  $-10V$  to  $+18V$
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range  $\pm 4.5V$  to  $\pm 18V$
- Low power consumption 33 mW at  $\pm 5V$
- Low cost

### Typical Applications




FIGURE 1.  $\pm 20$  V<sub>p-p</sub> Output Digital-to-Analog Converter (Note 4)

TL/H/5066-1

### Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A)*	N Package (N16A)*	SO Package (M16A)		
$\pm 0.1\%$ FS	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0802LJ	DAC-08AO	DAC0802LCN	DAC-08HP	DAC0802LCM
$\pm 0.1\%$ FS	$0^{\circ}C \leq T_A \leq +70^{\circ}C$	DAC0802LCJ	DAC-08HQ			
$\pm 0.19\%$ FS	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0800LJ	DAC-08O	DAC0800LCN	DAC-08EP	DAC0800LCM
$\pm 0.19\%$ FS	$0^{\circ}C \leq T_A \leq +70^{\circ}C$	DAC0800LCJ	DAC-08EQ	DAC0801LCN	DAC-08CP	DAC0801LCM
$\pm 0.39\%$ FS	$0^{\circ}C \leq T_A \leq +70^{\circ}C$	DAC0801LCJ	DAC-08CQ			

\*Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## ADC0808, ADC0809 8-Bit $\mu$ P Compatible A/D Converters with 8-Channel Multiplexer

### General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE<sup>®</sup> outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


### Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V<sub>DC</sub> or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL-voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package

### Key Specifications

■ Resolution	8 Bits
■ Total Unadjusted Error	$\pm 1/2$ LSB and $\pm 1$ LSB
■ Single Supply	5 V <sub>DC</sub>
■ Low Power	15 mW
■ Conversion Time	100 $\mu$ s

### Block Diagram



See Ordering Information

TL/H/5672-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**FEATURES**

- Wide Frequency Range, 0.01Hz to 300kHz
- Wide Supply Voltage Range, 4.5V to 20V
- HCMOS/TTL Logic Compatibility
- FSK Demodulation, with Carrier Detection
- Wide Dynamic Range, 10mV to 3V rms
- Adjustable Tracking Range, ±1% to 80%
- Excellent Temp. Stability, ±50ppm/°C, max.

**APPLICATIONS**

- Caller Identification Delivery
- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

**GENERAL DESCRIPTION**

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications applications. It is particularly suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20V and a wide frequency range of 0.01Hz to 300kHz. It can accommodate analog signals between 10mV and 3V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a

quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply is provided at an output pin.

The XR-2211 is available in 14 pin packages specified for military and industrial temperature ranges.

**ORDERING INFORMATION**

Part No.	Package	Operating Temperature Range
XR-2211M	14 Pin CDIP (0.300")	-55°C to +125°C
XR-2211N	14 Pin CDIP (0.300")	-40°C to +85°C
XR-2211P	14 Pin PDIP (0.300")	-40°C to +85°C
XR-2211D	14 Lead SOIC (Jedec, 0.150")	-40°C to +85°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK DIAGRAM






Figure 1. XR-2211 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN CONFIGURATION



14 Lead CDIP, PDIP (0.300")



14 Lead SOIC (Jedec, 0.150")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	V <sub>CC</sub>		Positive Power Supply.
2	INP	I	Receive Analog Input.
3	LDF	O	Lock Detect Filter.
4	GND		Ground Pin.
5	LDOQN	O	Lock Detect Output Not. This output will be low if the VCO is in the capture range.
6	LDOQ	O	Lock Detect Output. This output will be high if the VCO is in the capture range.
7	DO	O	Data Output. Decoded FSK output.
8	COMP I	I	FSK Comparator Input.
9	NC		Not Connected.
10	V <sub>REF</sub>	O	Internal Voltage Reference. The value of V <sub>REF</sub> is V <sub>CC</sub> /2 - 650mV.
11	LDO	O	Loop Detect Output. This output provides the result of the quadrature phase detection.
12	TIM R	I	Timing Resistor Input. This pin connects to the timing resistor of the VCO.
13	TIM C2	I	Timing Capacitor Input. The timing capacitor connects between this pin and pin 14.
14	TIM C1	I	Timing Capacitor Input. The timing capacitor connects between this pin and pin 13.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# XR-2211



## ELECTRICAL CHARACTERISTICS

Test Conditions:  $V_{CC} = 12V$ ,  $T_A = +25^\circ C$ ,  $R_0 = 30K\Omega$ ,  $C_0 = 0.033\mu F$ , unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
<b>General</b>					
Supply Voltage	4.5		20	V	
Supply Current		4	7	mA	$R_0 \geq 10K\Omega$ . See Figure 4.
<b>Oscillator Section</b>					
Frequency Accuracy		$\pm 1$	$\pm 3$	%	Deviation from $f_0 = 1/R_0 C_0$
Frequency Stability					
Temperature		$\pm 20$	$\pm 50$	ppm/ $^\circ C$	See Figure 8.
Power Supply		0.05	0.5	%/V	$V_{CC} = 12 \pm 1V$ . See Figure 7.
		0.2		%/V	$V_{CC} = \pm 5V$ . See Figure 7.
Upper Frequency Limit	100	300		KHz	$R_0 = 8.2K\Omega$ , $C_0 = 400pF$
Lowest Practical Operating Frequency			0.01	Hz	$R_0 = 2M\Omega$ , $C_0 = 50\mu F$
Timing Resistor, $R_0$ - See Figure 5					
Operating Range	5		2000	K $\Omega$	
Recommended Range	5			K $\Omega$	See Figure 7 and Figure 8.
<b>Loop Phase Detector Section</b>					
Peak Output Current	$\pm 150$	$\pm 200$	$\pm 300$	$\mu A$	Measured at Pin 11
Output Offset Current		1		$\mu A$	
Output Impedance		1		M $\Omega$	
Maximum Swing	$\pm 4$	$\pm 5$		V	Referenced to Pin 10
<b>Quadrature Phase Detector</b> Measured at Pin 3					
Peak Output Current	100	300		$\mu A$	
Output Impedance		1		M $\Omega$	
Maximum Swing		11		V <sub>PP</sub>	
<b>Input Preempt Section</b> Measured at Pin 2					
Input Impedance		20		K $\Omega$	
Input Signal					
Voltage Required to Cause Limiting		2	10	mV rms	

### Notes

<sup>1</sup>Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production.

<sup>2</sup>Old face parameters are covered by production test and guaranteed over operating temperature range.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**DC ELECTRICAL CHARACTERISTICS (CONT'D)**

 Test Conditions:  $V_{CC} = 12V$ ,  $T_A = +25^\circ C$ ,  $R_O = 30K\Omega$ ,  $C_O = 0.033\mu F$ , unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
<b>Voltage Comparator Section</b>					
Input Impedance		2		M $\Omega$	Measured at Pins 3 and 8
Input Bias Current		100		nA	
Voltage Gain	55	70		dB	$R_L = 5.1K\Omega$
Output Voltage Low		300	500	mV	$I_C = 3mA$
Output Leakage Current		0.01	10	$\mu A$	$V_O = 20V$
<b>Internal Reference</b>					
Voltage Level	4.9	5.3	5.7	V	Measured at Pin 10
Output Impedance		100		$\Omega$	AC Small Signal
Maximum Source Current		80		$\mu A$	

**Notes**

Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production. Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

**ABSOLUTE MAXIMUM RATINGS**

Power Supply ..... 20V  
 Input Signal Level ..... 3V rms  
 Power Dissipation ..... 900mW

**Package Power Dissipation Ratings**

CDIP ..... 750mW  
 Derate Above  $T_A = 25^\circ C$  ..... 8mW/ $^\circ C$   
 PDIP ..... 800mW  
 Derate Above  $T_A = 25^\circ C$  ..... 60mW/ $^\circ C$   
 SOIC ..... 390mW  
 Derate Above  $T_A = 25^\circ C$  ..... 5mW/ $^\circ C$

**SYSTEM DESCRIPTION**

The main PLL within the XR-2211 is constructed from an input preamplifier, analog multiplier used as a phase detector and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 10mV rms are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output. The VCO is actually a current controlled oscillator with its normal input current ( $f_O$ ) set by a resistor ( $R_O$ ) to ground and its driving current with a resistor ( $R_1$ ) from the phase detector.

The output of the phase detector produces sum and difference of the input and the VCO frequencies

(internally connected). When in lock, these frequencies are  $f_{IN} + f_{VCO}$  (2 times  $f_{IN}$  when in lock) and  $f_{IN} - f_{VCO}$  (0Hz when lock). By adding a capacitor to the phase detector output, the 2 times  $f_{IN}$  component is reduced, leaving a DC voltage that represents the phase difference between the two frequencies. This closes the loop and allows the VCO to track the input frequency.

The FSK comparator is used to determine if the VCO is driven above or below the center frequency (FSK comparator). This will produce both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# XR-2206

Monolithic  
Function Generator

June 1997-3

## FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

## APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

## GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

## ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206

EXAR




Figure 1. XR-2206 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 12. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. ( $R_3$  Determines Output Swing - See Figure 3)




Figure 13. Sinusoidal FSK Generator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## GENERAL OPERATING INFORMATION

## Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R1 of Figure 5).

## Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1496 has been characterized with a 60 mVrms sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level,  $V_S$ . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair – or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

## Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_e + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_5 (\text{mA})}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ( $V_C = 0.5 \text{ Vdc}$ ). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by  $R_E$  and the bias current  $I_5$ .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10,  $V_S$  corresponds to a maximum value of 1.0 V peak.

## Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper

switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

## Power Dissipation

Power dissipation,  $P_D$ , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming  $V_{12} = V_6$ ,  $I_5 = I_6 = I_{12}$  and ignoring base current,  $P_D = 2 I_5 (V_6 - V_{14}) + I_5 V_5 - V_{14}$  where subscripts refer to pin numbers.

## Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

## A. Operating Current

The internal bias currents are set by the conditions at Pin 5. Assume:

$$I_5 = I_6 = I_{12},$$

$$I_B \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - \phi}{I_5} - 500 \Omega$$

where:  $R_5$  is the resistor between Pin 5 and ground  
 $\phi = 0.75$  at  $T_A = +25^\circ\text{C}$

The MC1496 has been characterized for the condition  $I_5 = 1.0 \text{ mA}$  and is the generally recommended value.

## B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V_+ - I_5 R_L$$

## Biasing

The MC1496 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2.0 V collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table:

$$30 \text{ Vdc} \geq [(V_6, V_{12}) - (V_8, V_{10})] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_8, V_{10}) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into Pins 1, 4, 8 and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

## Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \Big|_{V_O = 0}$$

Signal transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_O = 0}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# PLL Frequency Synthesizer Family

CMOS


**MC145151-2**  
**MC145152-2**  
**MC145155-2**  
**MC145156-2**  
**MC145157-2**  
**MC145158-2**

The devices described in this document are typically used as low-power, phase-locked loop frequency synthesizers. When combined with an external low-pass filter and voltage-controlled oscillator, these devices can provide all the remaining functions for a PLL frequency synthesizer operating up to the device's frequency limit. For higher VCO frequency operation, a down mixer or a prescaler can be used between the VCO and the synthesizer IC.

These frequency synthesizer chips can be found in the following and other applications:

CATV  
AM/FM Radios  
Two-Way Radios

TV Tuning  
Scanning Receivers  
Amateur Radio



## CONTENTS

DEVICE DETAIL SHEETS	Page
MC145151-2 Parallel-Input, Single-Modulus .....	2-629
MC145152-2 Parallel-Input, Dual-Modulus .....	2-632
MC145155-2 Serial-Input, Single-Modulus .....	2-636
MC145156-2 Serial-Input, Dual-Modulus .....	2-640
MC145157-2 Serial-Input, Single-Modulus .....	2-644
MC145158-2 Serial-Input, Dual-Modulus .....	2-647
<b>FAMILY CHARACTERISTICS</b>	
Maximum Ratings .....	2-650
DC Electrical Characteristics .....	2-650
AC Electrical Characteristics .....	2-652
Timing Requirements .....	2-653
Frequency Characteristics .....	2-654
Phase Detector/Lock Detector Output Waveforms .....	2-654
<b>DESIGN CONSIDERATIONS</b>	
Phase-Locked Loop — Low-Pass Filter Design .....	2-655
Crystal Oscillator Considerations .....	2-656
Dual-Modulus Prescaling .....	2-657

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับกรใช้งานเพื่อการศึกษเท่านั้น ไม่อนุยให้เผยแพร่ไปไซไซประยชนคนค  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปไซ

# Parallel-Input PLL Frequency Synthesizer


## Interfaces with Single-Modulus Prescalers

The MC145151-2 is programmed by 14 parallel-input data lines for the N counter and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, digital-phase detector, and 14-bit programmable divide-by-N counter.


The MC145151-2 is an improved-performance drop-in replacement for the MC145151-1. The power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: -40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- ÷ N Counter Output Available
- Single Modulus/Parallel Programming
- 8 User-Selectable ÷ R Values: 8, 128, 256, 512, 1024, 2048, 2410, 8192
- ÷ N Range = 3 to 16383
- "Linearized" Digital Phase Detector Enhances Transfer Function Linearity
- Two Error Signal Options: Single-Ended (Three-State) or Double-Ended
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates

### MC145151-2



P SUFFIX  
PLASTIC DIP  
CASE 710



DW SUFFIX  
SOG PACKAGE  
CASE 751F

#### ORDERING INFORMATION


MC145151P2 Plastic DIP  
MC145151DW2 SOG Package

#### PIN ASSIGNMENT

$I_{in}$	1	28	LD
VSS	2	27	OSC <sub>in</sub>
VDD	3	26	OSC <sub>out</sub>
PD <sub>out</sub>	4	25	N11
RA0	5	24	N10
RA1	6	23	N13
RA2	7	22	N12
$\phi_R$	8	21	T/R
$\phi_V$	9	20	N9
$I_V$	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC145151-2 BLOCK DIAGRAM



NOTE: N0 – N13 inputs and inputs RA0, RA1, and RA2 have pull-up resistors that are not shown.

### PIN DESCRIPTIONS

#### INPUT PINS

**$f_{in}$**   
Frequency Input (Pin 1)

Input to the + N portion of the synthesizer.  $f_{in}$  is typically derived from loop VCO and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

**RA0 – RA2**  
Reference Address Inputs (Pins 5, 6, 7)

These three inputs establish a code defining one of eight possible divide values for the total reference divider, as defined by the table below.

Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	128
0	1	0	256
0	1	1	512
1	0	0	1024
1	0	1	2048
1	1	0	2410
1	1	1	8192

**N0 – N11**  
N Counter Programming Inputs (Pins 11 – 20, 22 – 25)

These inputs provide the data that is preset into the ÷ N counter when it reaches the count of zero. N0 is the least significant and N13 is the most significant. Pull-up resistors en-

sure that inputs left open remain at a logic 1 and require only an SPST switch to alter data to the zero state.

**T/R**  
Transmit/Receive Offset Adder Input (Pin 21)

This input controls the offset added to the data provided at the N inputs. This is normally used for offsetting the VCO frequency by an amount equal to the IF frequency of the transceiver. This offset is fixed at 856 when T/R is low and gives no offset when T/R is high. A pull-up resistor ensures that no connection will appear as a logic 1 causing no offset addition.

**OSC\_in, OSC\_out**  
Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC\_in to ground and OSC\_out to ground. OSC\_in may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC\_in, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC\_out.

#### OUTPUT PINS

**PD\_out**  
Phase Detector A Output (Pin 4)

Three-state output of phase detector for use as loop-error signal. Double-ended outputs are also available for this purpose (see  $\phi_V$  and  $\phi_R$ ).

Frequency  $f_V > f_R$  or  $f_V$  Leading: Negative Pulses

Frequency  $f_V < f_R$  or  $f_V$  Lagging: Positive Pulses

Frequency  $f_V = f_R$  and Phase Coincidence: High-Impedance State

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ทางกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Double-balanced mixer and oscillator

NE/SA602A


## DESCRIPTION

The NE/SA602A is a low-power VHF monolithic double-balanced mixer with input amplifier, on-board oscillator, and voltage regulator. It is intended for high performance, low power communication systems. The guaranteed parameters of the SA602A make this device particularly well suited for cellular radio applications. The mixer is a "Gilbert cell" multiplier configuration which typically provides 18dB of gain at 45MHz. The oscillator will operate to 200MHz. It can be configured as a crystal oscillator, a tuned tank oscillator, or a buffer for an external LO. For higher frequencies the LO input may be externally driven. The noise figure at 45MHz is typically less than 5dB. The gain, intercept performance, low-power and noise characteristics make the NE/SA602A a superior choice for high-performance battery operated equipment. It is available in an 8-lead dual in-line plastic package and an 8-lead SO (surface-mount miniature package).

## FEATURES

- Low current consumption: 2.4mA typical
- Excellent noise figure: <4.7dB typical at 45MHz
- High operating frequency
- Excellent gain, intercept and sensitivity
- Low external parts count; suitable for crystal/ceramic filters
- SA602A meets cellular radio specifications

## PIN CONFIGURATION



## APPLICATIONS

- Cellular radio mixer/oscillator
- Portable radio
- VHF transceivers
- RF data links
- HF/VHF frequency conversion
- Instrumentation frequency conversion
- Broadband LANs

## ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
8-Pin Plastic Dual In-Line Plastic (DIP)	0 to +70°C	NE602AN	SOT97-1
8-Pin Plastic Small Outline (SO) package (Surface-mount)	0 to +70°C	NE602AD	SOT96-1
8-Pin Ceramic Dual In-Line Package (Cerdip)	0 to +70°C	NE602AFE	0580A
8-Pin Plastic Dual In-Line Plastic (DIP)	-40 to +85°C	SA602AN	SOT97-1
8-Pin Plastic Small Outline (SO) package (Surface-mount)	-40 to +85°C	SA602AD	SOT96-1
8-Pin Ceramic Dual In-Line Package (Cerdip)	-40 to +85°C	SA602AFE	0580A

## ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNITS
V <sub>CC</sub>	Maximum operating voltage	9	V
T <sub>STG</sub>	Storage temperature range	-65 to +150	°C
T <sub>A</sub>	Operating ambient temperature range NE602A	0 to +70	°C
	SA602A	-40 to +85	°C
θ <sub>JA</sub>	Thermal impedance D package	90	°C/W
	N package	75	°C/W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Double-balanced mixer and oscillator

NE/SA602A

BLOCK DIAGRAM




Figure 2. Block Diagram

AC/DC ELECTRICAL CHARACTERISTICS

V<sub>CC</sub> = +6V, T<sub>A</sub> = 25°C; unless otherwise stated.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNITS
			MIN	TYP	MAX	
V <sub>CC</sub>	Power supply voltage range		4.5		6.0	V
	DC current drain			2.4	2.6	mA
f <sub>IN</sub>	Input signal frequency			500		MHz
f <sub>OSC</sub>	Oscillator frequency			200		MHz
	Noise figure at 45MHz			5.0	5.5	dB
	Third-order intercept point	R <sub>F IN</sub> = -45dBm; f <sub>1</sub> = 45.0MHz f <sub>2</sub> = 45.06MHz		-13	-15	dBm
	Conversion gain at 45MHz		14	17		dB
R <sub>IN</sub>	RF input resistance		1.5			kΩ
C <sub>IN</sub>	RF input capacitance			3	3.5	pF
	Mixer output resistance	(Pin 4 or 5)		1.5		kΩ

DESCRIPTION OF OPERATION

The NE/SA602A is a Gilbert cell, an oscillator/buffer, and a temperature compensated bias network as shown in the equivalent circuit. The Gilbert cell is a differential amplifier (Pins 1 and 2) which drives a balanced switching cell. The differential input stage provides gain and determines the noise figure and signal handling performance of the system.

The NE/SA602A is designed for optimum low power performance. When used with the SA604 as a 45MHz cellular radio second IF and demodulator, the SA602A is capable of receiving -119dBm signals with a 12dB S/N ratio. Third-order intercept is typically -13dBm (that is approximately +5dBm output intercept because of the RF gain). The system designer must be cognizant of this large signal limitation. When designing LANs or other closed systems where transmission levels are high, and small-signal or signal-to-noise issues are not critical, the input to the NE602A should be appropriately scaled.

Besides excellent low power performance well into VHF, the NE/SA602A is designed to be flexible. The input, RF mixer output and oscillator ports can support a variety of configurations provided the designer understands certain constraints, which will be explained here.

The RF inputs (Pins 1 and 2) are biased internally. They are symmetrical. The equivalent AC input impedance is approximately 1.5k || 3pF through 50MHz. Pins 1 and 2 can be used interchangeably, but they should not be DC biased externally; Figure 5 shows three typical input configurations.

The mixer outputs (Pins 4 and 5) are also internally biased. Each output is connected to the internal positive supply by a 1.5kΩ resistor. This permits direct output termination yet allows for balanced output as well. Figure 6 shows three single ended output configurations and a balanced output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Double-balanced mixer and oscillator

NE/SA602A

The oscillator is capable of sustaining oscillation beyond 200MHz in crystal or tuned tank configurations. The upper limit of operation is determined by tank "Q" and required drive levels. The higher the "Q" of the tank or the smaller the required drive, the higher the permissible oscillation frequency. If the required LO is beyond oscillation limits, or the system calls for an external LO, the external signal can be injected at Pin 6 through a DC blocking capacitor. External LO should be at least 200mV<sub>rms</sub>.

Figure 7 shows several proven oscillator circuits. Figure 7a is appropriate for cellular radio. As shown, an overtone mode of operation is utilized. Capacitor C2 and inductor L1 suppress oscillation at the crystal fundamental frequency. In the fundamental mode, the suppression network is omitted.

Figure 8 shows a Colpitts varactor tuned tank oscillator suitable for synthesizer-controlled applications. It is important to buffer the

output of this circuit to assure that switching spikes from the first counter or prescaler do not end up in the oscillator spectrum. The dual-gate MOSFET provides optimum isolation with low current. The FET offers good isolation, simplicity, and low current, while the bipolar transistors provide the simple solution for non-critical applications. The resistive divider in the emitter-follower circuit should be chosen to provide the minimum input signal which will assure correct system operation.

When operated above 100MHz, the oscillator may not start if the Q of the tank is too low. A 22kΩ resistor from Pin 7 to ground will increase the DC bias current of the oscillator transistor. This improves the AC operating characteristic of the transistor and should help the oscillator to start. A 22kΩ resistor will not upset the other DC biasing internal to the device, but smaller resistance values should be avoided.




Figure 3. Test Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Double-balanced mixer and oscillator

NE/SA602A




Figure 4. Equivalent Circuit




Figure 5. Input Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Double-balanced mixer and oscillator

NE/SA602A




Figure 6. Output Configuration




Figure 7. Oscillator Circuits

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## High performance low power FM IF system

NE/SA604A


## DESCRIPTION

The NE/SA604A is an improved monolithic low-power FM IF system incorporating two limiting intermediate frequency amplifiers, quadrature detector, muting, logarithmic received signal strength indicator, and voltage regulator. The NE/SA604A features higher IF bandwidth (25MHz) and temperature compensated RSSI and limiters permitting higher performance application compared with the NE/SA604. The NE/SA604A is available in a 16-lead dual-in-line plastic and 16-lead SO (surface-mounted miniature) package.

## FEATURES

- Low power consumption: 3.3mA typical
- Temperature compensated logarithmic Received Signal Strength Indicator (RSSI) with a dynamic range in excess of 90dB
- Two audio outputs - muted and unmuted
- Low external component count; suitable for crystal/ceramic filters
- Excellent sensitivity: 1.5 $\mu$ V across input pins (0.22 $\mu$ V into 50 $\Omega$  matching network) for 12dB SINAD (Signal to Noise and Distortion ratio) at 455kHz
- SA604A meets cellular radio specifications

## PIN CONFIGURATION



## APPLICATIONS

- Cellular radio FM IF
- High performance communications receivers
- Intermediate frequency amplification and detection up to 25MHz
- RF level meter
- Spectrum analyzer
- Instrumentation
- FSK and ASK data receivers

## ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
16-Pin Plastic Dual In-Line Package (DIP)	0 to +70°C	NE604AN	SOT28-4
16-Pin Plastic Small Outline (SO) package (Surface-mount)	0 to +70°C	NE604AD	SOT109-1
16-Pin Plastic Dual In-Line Package (DIP)	-40 to +85°C	SA604AN	SOT28-4
16-Pin Plastic Small Outline (SO) package (Surface-mount)	-40 to +85°C	SA604AD	SOT109-1

## ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNITS
V <sub>CC</sub>	Single supply voltage	9	V
T <sub>STG</sub>	Storage temperature range	-65 to +150	°C
T <sub>A</sub>	Operating ambient temperature range NE604A SA604A	0 to +70 -40 to +85	°C
$\theta_{JA}$	Thermal impedance D package N package	90 75	°C/W °C/W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

High performance low power FM IF system

NE/SA604A

BLOCK DIAGRAM




Figure 2. Block Diagram

DC ELECTRICAL CHARACTERISTICS

$V_{CC} = +6V$ ,  $T_A = 25^\circ C$ ; unless otherwise stated.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS						UNITS
			NE604A			SA604A			
			MIN	TYP	MAX	MIN	TYP	MAX	
$V_{CC}$	Power supply voltage range		4.5		6.0	4.5		6.0	V
$I_{CC}$	DC current drain		2.5	3.3	4.0	2.5	3.3	4.0	mA
	Mute switch input threshold	(ON) (OFF)	1.7		1.0	1.7		1.0	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## High performance low power FM IF system

NE/SA604A

## AC ELECTRICAL CHARACTERISTICS

Typical reading at  $T_A = 25^\circ\text{C}$ ;  $V_{CC} = \pm 6\text{V}$ , unless otherwise stated. IF frequency = 455kHz; IF level = -47dBm; FM modulation = 1kHz with  $\pm 8\text{kHz}$  peak deviation. Audio output with C-message weighted filter and de-emphasis capacitor. Test circuit Figure 3. The parameters listed below are tested using automatic test equipment to assure consistent electrical characteristics. The limits do not represent the ultimate performance limits of the device. Use of an optimized RF layout will improve many of the listed parameters.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS						UNITS
			NE604A			SA604A			
			MIN	TYP	MAX	MIN	TYP	MAX	
	Input limiting -3dB	Test at Pin 16		-92			-92		dBm/50 $\Omega$
	AM rejection	80% AM 1kHz	30	34		30	34		cB
	Recovered audio level	15nF de-emphasis	110	175	250	80	175	260	mV <sub>RMS</sub>
	Recovered audio level	150pF de-emphasis		530			530		mV <sub>RMS</sub>
THD	Total harmonic distortion		-35	-42		-34	-42		cB
S/N	Signal-to-noise ratio	No modulation for noise		73			73		cB
	RSSI output <sup>1</sup>	RF level = -118dBm	0	160	550	0	160	650	mV
		RF level = -68dBm	2.0	2.65	3.0	1.9	2.65	3.1	V
		RF level = -18dBm	4.1	4.85	5.5	4.0	4.85	5.6	V
	RSSI range	$R_A = 100\text{k}$ (Pin 5)		90			90		cB
	RSSI accuracy	$R_A = 100\text{k}$ (Pin 5)		$\pm 1.5$			$\pm 1.5$		cB
	IF input impedance		1.4	1.6		1.4	1.6		k $\Omega$
	IF output impedance		0.85	1.0		0.85	1.0		k $\Omega$
	Limiter input impedance		1.4	1.6		1.4	1.6		k $\Omega$
	Unmuted audio output resistance			58			58		k $\Omega$
	Muted audio output resistance			58			58		k $\Omega$

## NOTE:

1. NE604 data sheets refer to power at 50 $\Omega$  input termination, about 21dB less power actually enters the internal 1.5k input.
- |            |                            |
|------------|----------------------------|
| NE604 (50) | NE604A (1.5k)/NE605 (1.5k) |
| -97dBm     | -118dBm                    |
| -47dBm     | -68dBm                     |
| +3dBm      | -18dBm                     |

The NE605 and NE604A are both derived from the same basic die. The NE605 performance plots are directly applicable to the NE604A.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

High performance low power FM IF system

NE/SA604A




Figure 3. NE/SA604A Test Circuit

5900312

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

High performance low power FM IF system

NE/SA604A




Figure 4. Equivalent Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้