

เครื่องตรวจสอบไอซีทีทีแอล

IC TTL TESTER



โดย

นายไพศาล ศรีพุทธา รหัส 39013168

นายอลงกฎ พลเยี่ยม รหัส 39013186

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เลขหมึก.....

เลขทะเบียน 34059

วัน, เดือน, ปี - 1 ต.ค. 2542

เครื่องตรวจสอบไอซีทีทีแอล

IC TTL TESTER

โดย

นายไพศาล ศรีพุทธา รหัส 39013168

นายอลงกฎ พลเยี่ยม รหัส 39013186

อาจารย์ที่ปรึกษา

ผศ.ดร.สุรพันธุ์ เอื้อไพบูลย์

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ ปีการศึกษา 2541


ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องตรวจสอบไอซี ทีทีแอล

ผู้จัดทำ

1. นายไพศาล ศรีพุทธา
2. นายอลงกฎ พลเยี่ยม



..... อาจารย์ที่ปรึกษา  
(สุรพงษ์ ใจรัมย์)

ปริญญานิพนธ์เรื่อง เครื่องตรวจสอบไอซี ทีทีแอล


IC TTL TESTER

จัดทำโดย นาย ไพศาล ศรีพุทธา

นาย อลงกฎ พลเยี่ยม

อาจารย์ที่ปรึกษา ผศ.ดร. สุรพันธุ์ เอื้อไพบูรณ์

โครงการนี้ได้ผ่านการตรวจสอบโดยอาจารย์ที่ปรึกษาแล้ว พร้อมทั้งจะทำการสอบได้

ลงชื่อ..........อาจารย์ที่ปรึกษา  
(ผศ.ดร.สุรพันธุ์ เอื้อไพบูรณ์)

วันที่ 12 / 2 / 42.....

## กิตติกรรมประกาศ

การทำโครงการครั้งนี้ได้สำเร็จลุล่วงไปด้วยดี ด้วยความกรุณาจากอาจารย์ที่ปรึกษาที่ได้ให้คำแนะนำให้แนวคิดในการทำงาน ซึ่งได้ก่อให้เกิดโครงการนี้ขึ้นมาได้ โครงการและรายงานนี้คงไม่สามารถสำเร็จได้ถ้าขาดการเอื้อเฟื้อของเพื่อนๆ ที่คอยช่วยเหลือในยามที่ท้อแท้เป็นครั้งคราว เครื่องคอมพิวเตอร์ที่ให้ใช้จนทำโครงการสำเร็จร่วมกัน ขอขอบคุณทุกท่านที่ให้ความช่วยเหลือ ขอขอบคุณผู้ร่วมงานเราทั้งสองคน ที่พยายามจนถึงที่สุด

นาย ไพศาล ศรีพุทธา

นาย อลงกฎ พลเยี่ยม

ผู้จัดทำ



## เครื่องตรวจสอบไอซีทีทีแอล

นาย ไพศาล ศรีพุทธา

นาย อลงกฎ พลเยี่ยม

ผศ.ดร.สุรพันธุ์ เอื้อไพบูรณ์ (อาจารย์ที่ปรึกษา.)

ปีการศึกษา 2541

### บทคัดย่อ

ในวงจรทางดิจิทัลที่ซับซ้อน ปัญหาที่เกิดขึ้นกับวงจรมีไอซีบางตัวเสีย ซึ่งเป็นปัญหาที่ยุ่งยากในการตรวจสอบ โครงการเครื่องตรวจสอบไอซีทีทีแอลนี้จึงเกิดขึ้น เป็นการนำไมโครคอนโทรลเลอร์ในตระกูล MCS-51 มาใช้งานเพื่อประมวลผลการทดสอบเพื่อให้การทดสอบสามารถทำได้สะดวก รวดเร็ว เพราะมีขนาดเล็ก โดยมีจุดประสงค์ให้สามารถทดสอบไอซีขนาดตั้งแต่ 14 ถึง 24 ขา ทั้งนี้จะสามารถตรวจสอบไอซีทีทีแอลได้ ดังนี้ ไอซีที่มีขาเอาต์พุตแบบธรรมดาแบบ Open collector ไอซีประเภทที่ต้องการสัญญาณนาฬิกา ไอซีที่มีเอาต์พุตแบบ Tri-state และ ไอซีที่เป็นแบบ Mono-stable multivibrator โดยจะทำการทดสอบฟังก์ชันทางลอจิกของไอซี ทุกฟังก์ชันที่เป็นไปได้ ของไอซีนั่น ๆ

## IC TTL TESTER

Mr. Paisarn Sriputta

Mr. Alongkot Pholyiam

Assistant.Prof.Dr. Surapan Airphaiboon (Advisor)

Educational 2541


### Abstract

In a complicated digital circuit, the problem that may happen is that some ICs are not function. This problem is hard for checking. So we have an idea to create the IC TESTER system, for solving this problem and choose Microcontroller MCS – 51 for compiling the result of testing. Because it is portable, easy to use, and more convenient than the conventional IC TESTER interfacing with PC. This IC TESTER is aimed to test functional of 14 – 24 pins TTL IC which include IC TTL with common logic gate, IC TTL with open collector, IC TTL with clock, IC TTL tri-state output and IC TTL monostable multivibrator.

## สารบัญ

เนื้อหา	หน้า
กิตติกรรมประกาศ	I
บทคัดย่อ	II
Abstract	III
สารบัญ	IV
บทที่ 1 บทนำ	1
1.1 จุดประสงค์และแนวคิด	1
1.2 ขอบเขตและเครื่องตรวจสอบไอซีทีทีแอล	1
1.3 หลักการทำงานเบื้องต้น	2
บทที่ 2 ไอซีทีทีแอล	4
2.1 ตระกูลของไอซีทีทีแอล	4
2.1.1 ไอซีทีทีแอลตระกูลมาตรฐาน SN 54/74	4
2.1.2 ไอซีทีทีแอลตระกูลที่กินไฟน้อย SN 54L/74L	5
2.1.3 ไอซีทีทีแอลตระกูลความเร็วสูง SN 54H/74H	5
2.1.4 ไอซีทีทีแอลตระกูลสก็อตดี SN 54S/74S	6
2.2 คุณสมบัติและลักษณะของไอซีทีทีแอล	7
2.2.1 ลักษณะแพ็คเกจของไอซีทีทีแอล	7
2.2.2 ระบบไฟจ่ายวงจรให้กับทีทีแอล	8
2.3 การทำงานของไอซีทีทีแอลประเภทต่าง	8
2.3.1 ไอซีลอจิกเกทพื้นฐานทั่วไป	8
2.3.2 ไอซีลอจิกเกทแบบ Open collector	11
2.3.3 ไอซีลอจิกเกทแบบที่ต้องการสัญญาณนาฬิกา	12
2.3.4 ไอซีแบบ Monostable multivibrator	12
2.4 ค่าพารามิเตอร์ (Parameter) ต่างๆที่สำคัญของ ไอซีทีทีแอลลอจิก	14
2.4.1 พารามิเตอร์ที่เป็น แรงดัน	14
2.4.2 พารามิเตอร์ที่เป็น กระแส	15
2.4.3 ลักษณะสมบัติขณะเปลี่ยนแปลงสภาวะ (Dynamic Characteristics)	15

บทที่ 3 โครงสร้างทางฮาร์ดแวร์และซอฟต์แวร์	18
3.1 Programmable Supply	18
3.2 ภาคป้อนและควบคุมข้อมูล	20
3.3 หลักการทำงานของส่วนโปรแกรมหลัก	25
3.4 การออกแบบฐานข้อมูลทดสอบไอซี	26
3.5 รายละเอียดการตรวจสอบไอซีแยกตามประเภทของไอซี	28
3.6 การตรวจสอบไอซีแยกตามโปรแกรมที่ใช้ทำการทดสอบ	32
บทที่ 4 ทฤษฎีและใช้งาน 8255 เบื้องต้น	41
4.1 ลักษณะเบื้องต้น	41
4.2 หน้าที่ของขาต่าง ๆ	44
4.3 การใช้งาน 8255	45
4.4 การเชื่อมต่อ 8255 เข้ากับ CPU	47
4.5 รายละเอียดการทำงานในแต่ละโหมดของ 8255	49
บทที่ 5 บทสรุป	57
ภาคผนวก	VI



# บทที่ 1

## บทนำ

### 1.1 จุดประสงค์และแนวคิด

วงจรรีเลย์ทรอนิกส์ในปัจจุบัน ได้มีการนำเอาไอซีประเภทที่เป็นไอซีลอจิกเกตมาใช้งานเป็นจำนวนมาก ในเครื่องใช้ไฟฟ้าต่างๆ ก็จะพบว่าไอซีตระกูล ทีทีแอลลอจิกเกต ได้เข้ามามีบทบาท ในส่วนของวงจรควบคุมการทำงาน รวมทั้งในงานอุตสาหกรรมจะมีการใช้แผงวงจรต่างๆ เพื่อทำการควบคุมการทำงาน of เครื่องจักร ถ้าเกิดการผิดพลาดในการทำงานจากส่วนของการควบคุม หรือแผงวงจรควบคุมต่างๆ เสียหายจะทำให้ระบบการผลิตขัดข้อง เกิดการเสียหายต่อธุรกิจเป็นอย่างมาก ดังนั้น การตรวจสอบที่รวดเร็วและถูกต้องแม่นยำ จะทำให้เป็นการควบคุมผลเสียหาย ให้เกิดน้อยที่สุด การตรวจสอบไอซีลอจิกเกต ทีทีแอลต่างๆ อย่างรวดเร็วจึงจำเป็นอย่างยิ่งในปัจจุบัน โดยส่วนมากเครื่องทดสอบไอซี ทีทีแอล จะต้องติดต่อกับคอมพิวเตอร์ขณะทำการทดสอบไอซี จึงทำให้ตัวเครื่องทดสอบมีขนาดใหญ่ ไม่เหมาะสม ถ้าหากต้องการเคลื่อนย้ายไปใช้งานนอกสถานที่หรือที่สายงานการผลิต การทดสอบแต่ละครั้งจะต้องเสียเวลาในส่วนนี้ และจะใช้งานได้กับเครื่องที่มีโปรแกรมเฉพาะเท่านั้น ดังนั้นแนวคิดที่จะทำเครื่องทดสอบไอซี ที่สามารถเคลื่อนย้ายหรือพกพาได้ ใช้งานสะดวก โดยใช้ไมโครคอนโทรลเลอร์เป็นตัวประมวลผลและควบคุมต่อร่วมกับอุปกรณ์ประกอบเพียงเล็กน้อย เพื่อให้เกิดประสิทธิภาพสูงสุด จึงได้เกิดขึ้น นอกจากนั้นยังมีแนวคิดที่จะพัฒนาเครื่องทดสอบไอซี โดยใช้ คอนโทรลเลอร์ ให้สามารถทดสอบไอซีได้เป็นจำนวนมากที่สุด และให้สามารถพัฒนาให้เครื่องทดสอบไอซีนี้ สามารถต่อร่วมกับคอมพิวเตอร์ได้ในอนาคตถ้าต้องการ ซึ่งจะทำให้เกิดประสิทธิภาพสูงสุดในการใช้งานเครื่องทดสอบไอซีในอนาคตต่อไป

### 1.2 ขอบเขตและเครื่องตรวจสอบไอซีทีทีแอล

เครื่องตรวจสอบไอซี ทีทีแอลที่ได้ทำการออกแบบในโครงการนี้ ได้ทำการออกแบบโดยใช้ไมโครคอนโทรลเลอร์ตระกูล MCS – 51 ร่วมกับไอซี 8255 เป็นส่วนประกอบหลัก ในการทดสอบไอซีโดยทำการออกแบบให้สามารถทดสอบ ไอซีตระกูลทีทีแอลลอจิกได้ ตั้งแต่ขนาด 14 – 24 ขา ในการติดต่อกับผู้ใช้ได้ออกแบบให้ผู้ใช้ทำการป้อนเบอร์ไอซีที่ต้องการทดสอบผ่านทางคีย์บอร์ดก่อนทำการทดสอบในขั้นแรกและในกรณีที่ไมทราบเบอร์ไอซีที่ต้องการทดสอบก็จะมีไม่สามารถทดสอบไอซีนั่นๆได้ และการแสดงผลจะทำการแสดงผลผ่านทางจอ LCD


สามารถตรวจสอบ ไอซีได้แยกตาม ประเภทได้ดังต่อไปนี้คือ

1. ไอซีทีทีแอลลอจิกเกตทั่วไป
2. ไอซีทีทีแอลลอจิกเกตแบบ Open collector
3. ไอซีทีทีแอลแบบต้องการสัญญาณ Clock
4. ไอซีทีทีแอลแบบ Monostable
5. ไอซีทีทีแอลแบบ 3-State output

### 1.3 หลักการทำงานเบื้องต้น

โครงสร้างการทำงานของเครื่องตรวจสอบ ไอซีทีทีแอลอย่างง่ายได้แสดงไว้ในรูปที่ 1.1 โดยจะแสดงการทำงานรวมได้ดังนี้ ผู้ใช้ต้องทำการป้อนเบอร์ของไอซีเองโดยผ่านทางคีย์บอร์ดกรณีที่ทำการป้อนเบอร์เครื่องจะนำเอาค่าที่ได้ไปตรวจสอบในหน่วยความจำว่ามีข้อมูลของไอซีตัวนั้นๆ อยู่หรือไม่ ถ้าค้นหาข้อมูลไม่พบจะทำการแจ้งให้ทราบว่าจะไม่สามารถทดสอบไอซีนั้นๆ ได้เนื่องจากไม่มีข้อมูล แต่ถ้าตรวจพบว่าสามารถทดสอบไอซีดังกล่าวได้หรือมีข้อมูลของไอซีนั้นอยู่ เครื่องจะทำการทดสอบไอซีนั้นๆ ทันที โดยการป้อนค่าลอจิกให้แก่ไอซีที่ทดสอบแล้วทำการเปรียบเทียบผลที่ได้กับค่าที่กำหนดไว้ในหน่วยความจำตาราง โดยจะแสดงผลว่า ##PASS## ในกรณีที่ทดสอบได้ว่าทำงานถูกต้องตามฟังก์ชันการทำงานของไอซีครบทุกฟังก์ชันที่ทดสอบ และแสดงผลว่า ##FAIL## เมื่อพบว่าการทำงานของไอซีผิดพลาดไม่ตรงกับฟังก์ชันที่กำหนดไว้เพียงฟังก์ชันเดียวก็ตาม

โดยจะมีวงจรมัลติเพล็กซ์ เป็นส่วนที่เชื่อมต่อระหว่าง I/O PORT ของส่วนคอนโทรลเลอร์กับ SOCKET ที่นำเอาไอซีมาต่อทดสอบโดยทำการเปรียบเทียบทั้งขาที่เป็นอินพุต ขาที่เป็นเอาต์พุต ขาที่เป็นไฟเลี้ยงบวกและไฟเลี้ยงลบหรือกราวด์ โดยจะแสดงรายละเอียดของการเปรียบเทียบอีกทีในบทต่อไป โดยที่ขาไฟเลี้ยงจะสามารถควบคุมให้จ่ายแรงดันในช่วงเวลาที่ต้องการได้โดยทางโปรแกรม เพื่อจ่ายแรงดันให้ไอซีขณะที่ทำการทดสอบไอซีเท่านั้น เพื่อป้องกันความเสียหายที่อาจเกิดขึ้นกับทั้งตัวอุปกรณ์ที่นำมาทดสอบและตัวเครื่องทดสอบไอซีเอง



รูปที่ 1.1 แสดงโครงสร้างการทำงานของเครื่องทดสอบไอซี

## บทที่ 2

### IC TTL

จุดมุ่งหมายของการผลิตวงจรรวมไอซีทีทีแอลคือมาตรฐาน การออกแบบและการสร้าง เพื่อให้มีขนาดเล็ก กินไฟน้อย (Low Power Consumption) มีความเร็วสูง และมีความเชื่อถือที่ไวใจได้สูง ได้แบ่งวงจรรวมไอซีทีทีแอลเป็น 4 ตระกูลคือ


- วงจรรวมไอซีทีทีแอล มาตรฐาน (Standard SN 54 / 74)
- วงจรรวมไอซีทีทีแอล ตระกูลที่กินไฟน้อย (Lower Power SN 54L / 74L)
- วงจรรวมไอซีทีทีแอล ตระกูลที่มีความเร็วสูง (High Speed SN 54H / 74H)
- วงจรรวมไอซีทีทีแอล ตระกูลสก็อตตี้ (Schottky Diode clam SN 54S / 74S)

#### 2.1 ตระกูลของไอซีทีทีแอล

##### 2.1.1 ไอซีทีทีแอลมาตรฐาน (SN 54 / 74 )

จากวงจรรูปที่ 2.1 แสดงวงจรรวมไอซีทีทีแอลมาตรฐาน จะเห็นว่าอินพุตเป็นแบบ Multiple Emitter Input ส่วนทางด้านเอาต์พุตใช้  $Q_4$  เป็น Active Pull up ข้อดีของ  $Q_4$  ที่เป็นแบบ Multiple Emitter คือ เป็นทรานซิสเตอร์ขนาดเล็กมากและทำให้เกิดความเร็วสูง เอาต์พุตของ  $Q_4$  ทำให้เกิดอิมพีแดนซ์ทางด้านเอาต์พุตต่ำ ข้อดีคือ Improve Noise Immunity และทำให้ความเร็วสูง สรุปคือ ไอซีทีทีแอลตระกูล 54 / 74 เป็นวงจรรวมที่มีความเร็วสูงพอสมควร และกินไฟไม่มาก ค่า Delay time ต่อเกท (เวลาที่ใช้ไป เมื่ออินพุตเข้าสู่เกท และไปปรากฏที่เอาต์พุตของเกท) ประมาณ 10 nS เหมาะที่จะนำไปใช้งานด้านต่าง ๆ เช่น ใช้ในวงจรรวม Shift Register , Counter , Decoder

Schematics (each gate)




รูปที่ 2.1 วงจรรวมไอซีทีทีแอล มาตรฐาน SN 54/74

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.1.2 ไอซีทีทีแอลตระกูลที่กินไฟน้อย (SN 54L/74L)


จากวงจรรูปที่ 2.2 คล้ายกับวงจรรูปที่ 2.1 มาก จะต่างกันตรงค่าความต้านทาน ซึ่งในวงจรรูปที่ 2.2 จะมีค่ามากกว่า การเพิ่มค่าความต้านทานจะทำให้วงจรกินไฟน้อยลง แต่มีความเร็วต่ำ คือมีความเร็วประมาณ 1 ใน 10 ของทีทีแอลตระกูลมาตรฐานเท่านั้น แต่ก็กินกระแสไฟน้อยกว่าเกือบ 10 เท่า



รูปที่ 2.2 วงจรไอซีทีทีแอลตระกูลที่กินไฟน้อย SN 54L/74L

### 2.1.3 ไอซีทีทีแอลตระกูลที่มีความเร็วสูง (SN 54H/74H)

จากวงจรรูปที่ 2.3 เป็นวงจรไอซีทีทีแอลตระกูลความเร็วสูง SN 54H/74H จะเห็นว่าส่วนใหญ่จะคล้ายกับวงจรรูปที่ 2.1 จะต่างกันคือ ในวงจรรูปที่ 2.3 ใช้ความต้านทานที่มีค่าต่ำกว่า และใช้ไดโอดต่อแบบ Clamping กับอินพุตทุกอินพุต เพื่อป้องกันและลดสัญญาณที่มาจากสายส่งสัญญาณสูงกว่า ตระกูล SN 54/74 ประมาณ 6 nS ต่อเกท เพราะเกิดอินพุตอิมพีแดนซ์ ทางด้านเอาต์พุต เข้าสู่อินพุต ของ วงจร เพราะสัญญาณรบกวนจะมีผลกระทบต่อวงจรไอซีทีที่มีค่า Rise time และ Fall time ที่ค่อนข้างเร็ว เมื่อมองที่เอาต์พุตจะพบว่า  $Q_3$  และ  $Q_4$  คู่กันแบบ Darlington ทำให้ความเร็วในช่วงที่วงจรอยู่ในสถานะสแตเบิ้ล ซึ่งเอาต์พุตอิมพีแดนซ์มีค่าประมาณ 10 ถึง 100 โอห์ม ข้อเสียคือ ถึงแม้จะมีความเร็วสูงแต่จะกินไฟมากกว่า




รูปที่ 2.3 วงจรไอซีทีทีแอลตระกูลที่มีความเร็วสูง SN 54H/74H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 2.1.4 ไอซีทีทีแอลตระกูล สก็อตตี (SN 54S/74S)

จากวงจรรูปที่ 2.4 แสดงวงจรไอซีทีทีแอลตระกูลสก็อตตี SN 54S/74S จะมีความเร็วสูงเพราะ วงจรประกอบด้วย Schottky Barrier Transistor (เอส บี ทรานซิสเตอร์) คือ ทรานซิสเตอร์ธรรมดาที่ ทำงานร่วมกับ Schottky Diode (เอส บี ไดโอด) การต่อเข้าด้วยกัน เพื่อให้ทำงานเป็นดังรูปที่ 3.5 หน้าที่สำคัญของ เอส บี ไดโอดคือป้องกันไม่ให้ทรานซิสเตอร์ทำงานที่จุดอิ่มตัว (Saturate Region)

ข้อดีของ เอส บี ไดโอด ที่เหนือกว่าไดโอดธรรมดาคือไม่มี Minority Carrier (Holes) หรือถ้า มีก็น้อยมาก ดังนั้นจึงไม่มีประจุไฟฟ้าสะสมอยู่แถวบริเวณ Junction หรือบริเวณใกล้เคียงนอกจากนี้ เอส บี ไดโอดยังทำงานที่ Forward Voltage drop ที่ต่ำกว่าไดโอดธรรมดา (Silicon P-N Junction) เมื่อใช้ เอส บี ไดโอด ต่อ Clam เข้ากับอินพุทของ  $Q_1$  เลขบังคับให้  $Q_1$  ทำงานที่จุดอิ่มตัว (Saturate Region) และอีกประการหนึ่ง เมื่อไม่มีประจุไฟฟ้าสะสมอยู่หรือค้างอยู่ ทั้งใน เอส บี ไดโอด และ ทรานซิสเตอร์หรือมีค่าน้อย ดังนั้นการเปลี่ยนแปลงสถานะสเตท หรือ สวิตช์ใหม่ ของทรานซิสเตอร์ จึงเป็นไปอย่างรวดเร็ว



รูปที่ 2.4 วงจรไอซีทีทีแอลตระกูล สก็อตตี SN 54/74



### รูปที่ 2.5 เอส บี ทรานซิสเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 คุณสมบัติและลักษณะของไอซีทีทีแอล


### 2.2.1 ลักษณะ แพ็กเกจของ ทีทีแอล

วงจรทีทีแอลจะถูกแพ็กอยู่ในแพ็กเกจที่ทำด้วยพลาสติกหรือเซรามิก โดยทั่วไปเป็นรูปสี่เหลี่ยมผืนผ้า (Pin) ของลอจิกจะถูกต่อขึ้นออกมาอย่างมีระเบียบ โดยทั่วไปจะมี 14 ขา 16 ขา 20 ขา หรืออาจมีถึง 24 ขา ดังรูปที่ 2.6

N plastic dual-in-line packages (metric dimensions)



J ceramic dual-in-line packages metric dimensions)



รูปที่ 2.6 แสดง แพ็กเกจแบบต่าง ๆ ของทีทีแอลลอจิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2.2 ระบบไฟจ่ายวงจรให้กับทีทีแอล

คุณสมบัติที่สำคัญซึ่งควรรู้จักของวงจร ไอซีทีทีแอล ทั้ง 4 ตระกูล คือ ไฟจ่ายวงจร 5 โวลต์ ลอจิก “0” ทางด้านเอาต์พุต เท่ากับ 0.2 โวลต์ ลอจิก “1” ทางด้านเอาต์พุต เท่ากับ 3.0 โวลต์ Noise Immunity (ค่าความแตกต่างระหว่างอินพุตที่เป็นลอจิก “1” กับลอจิก “0” เท่ากับ 1.0 โวลต์)

การเลือกระบบจ่ายไฟให้แก่วงจรควรพิจารณาถึงแรงดันไฟฟ้าที่ออกมาจากที่ โดยมี Regulator ช่วย มีเอาต์พุตอิมพีแดนซ์ต่ำ มีระบบป้องกันไม่ให้เกิดกระแสไฟทรานเซียนสูง โดยเฉพาะในช่วงการเปลี่ยนสแตตของเอาต์พุตทางทีทีแอล คือ ต้องมีการ Decoupling วงจรจ่ายไฟในที่ที่เหมาะสม โดยทั่วไปแล้วต้อง การไฟจ่ายวงจรเพียง +5 โวลต์ และสามารถทำงานได้ตามปกติ ที่จ่ายไฟวงจรค่าถึง  $\pm 250$  มิลลิโวลต์ วิธีเช็คหาจำนวนกระแสไฟที่ต้องการ คือ หากระแสไฟฟ้าที่ไหลในวงจรลอจิกเกตแต่ละตัว แล้วบวกกัน หรือจากหนังสือคู่มือการใช้ทีทีแอล ทำให้ทราบว่าลอจิกเกตกินไฟฟ้างี่มิลลิวัตต์ต่อเกต แล้วนำมารวมกัน เมื่อเอาค่าไฟจ่ายวงจรไปหารจะได้จำนวนกระแสไฟฟ้าตามต้องการ

## 2.3 การทำงานของไอซีทีทีแอลประเภทต่างๆ

### 2.3.1 ไอซี ลอจิกเกต พื้นฐานทั่วไป

#### ทีทีแอลเกตแบบ NAND GATE

จากรูปที่ 2.7 จะเห็นว่าถ้าแต่ละสัญญาณอินพุตเป็นลอจิก “1” หมด จะได้สัญญาณเอาต์พุตเป็นลอจิก “0” แต่ถ้าตัวใดตัวหนึ่งหรือมากกว่าเป็นลอจิก “0” จะได้เอาต์พุตเป็น “1” จากรูป  $Q_1$  เป็นอินพุต  $Q_2, Q_3$  เป็น Driver ส่วน  $Q_4$  Active Pull up ซึ่งเป็นเอาต์พุตของวงจร และจากรูปที่ 2.8 เป็นกราฟแสดงสัญญาณอินพุตต่อเอาต์พุต สมมติ  $V_{in}$  เป็นสัญญาณอินพุต ถ้าอินพุตมีค่าน้อยกว่า  $V_a$  แล้ว  $Q_1$  จะทำงานในช่วงไม่อิ่มตัว ทำให้  $Q_2$  ไม่ทำงานหรือไม่นำกระแส ทำให้  $Q_3$  ไม่ทำงานด้วย ทำให้  $Q_4$  ทำงานนำกระแสเต็มที่ ดังนั้นเอาต์พุตจะทำกับไฟจ่ายวงจร  $V_{cc}$  สมการของเอาต์พุตเขียนได้ดังนี้

$$V_{OH} = V_{cc} - V_{CE(Q4)} - V_F$$

โดยที่  $V_{OH}$  คือเอาต์พุตโวลต์แดงที่เป็นลอจิก “1”

$V_F$  คือ forward voltage ที่ตกคร่อมไดโอด


ในช่วงที่อินพุต  $V_{in}$  น้อยกว่า  $V_2$  กระแสไฟฟ้าจำนวนหนึ่งจะไหลออกมาจาก emitter ของ  $Q_1$  คือ  $I_{E1} = V_{cc}/R_1$  ขณะที่  $Q_4$  เป็น Emitter Follower ทำให้เอาต์พุตอิมพีแดนซ์ต่ำ ถ้า  $V_1$  มากกว่า  $V_c$  จะทำให้  $Q_1$  ไม่ทำงานไม่นำกระแสเลย ส่วน  $Q_2$  และ  $Q_3$  จะนำกระแส ช่วงนี้เอาต์พุตโวลต์แดงจะมีค่าต่ำใกล้ศูนย์ ทำให้เอาต์พุตเป็นลอจิก “0” จะเห็นว่าค่าสัญญาณเอาต์พุตโวลต์แดง คือค่าแรงดัน  $V_{CE(sat)}$  ของ  $Q_3$  นั่นเอง วงจรรูปที่ 2.7 ต่อกับโหลดภายนอก จะมีกระแสไฟฟ้าจากภายนอกไหลเข้าสู่  $Q_3$  กระแสไฟฟ้างี้เรียกว่า “Isink” ช่วงนี้จะได้สมการเอาต์พุตดังนี้

$$V_{OL} = V_{CE(Sat)} = R_{CE(Sat)} I_{sink}$$


$V_{OL}$  คือเอาต์พุตโวลต์เดจที่เป็นลอจิก "0"

$R_{CE(Sat)}$  คือความต้านทานระหว่างขา Collector กับ ขา Emitter ของทรานซิสเตอร์  $Q_3$

จะเห็นได้ว่าในช่วง  $V_a < V_{in} < V_c$  วงจรจะเปลี่ยนสแตทจากลอจิก "0" สมมติอินพุตทั้งหมดเข้าด้วยกัน แล้วเมื่อ  $V_{in}$  เข้าไปโดยเพิ่มค่าจาก 0 โวลต์ ขึ้นไปทางบวกเรื่อย ๆ ขณะที่เพิ่มค่าขึ้นนั้น กระแสไฟฟ้าที่ไหลจากขาเบสของทรานซิสเตอร์  $Q_1$  เข้าสู่ขา Emitter และจะเปลี่ยนทิศทางจากเบสของ  $Q_1$  ไปขา Collector ของ  $Q_1$  นั่นคือเข้าสู่ขาเบสของ  $Q_2$  จนกระทั่ง  $V_{in} = V_a = 0.7 V$  ทำให้  $Q_2$  นำกระแส ไฟฟ้า ขณะนี้  $Q_2$  ทำงานอย่าง Linear ด้วยค่า Gain  $= R_2 / R_3$  ช่วงนี้  $Q_4$  ยังนำกระแสไฟฟ้าอยู่ และเอาต์พุตของ  $Q_2$  จะมีค่าตามค่า Gain ของ  $Q_2$  และ เอาต์พุตของ  $Q_4$  จะลดลงตาม Slope  $R_2/R_3$  นั่นคือ ลดจากจุด a ต่จุด b นี้ อินพุต  $V_1$  จะสูงพอที่สามารถทำให้ทรานซิสเตอร์  $Q_3$  นำกระแส ซึ่งเป็นเหตุให้ค่า The emitter impedance ของ Impedance ของ  $Q_2$  ลดลง Gain ของ  $Q_2$  จะเพิ่มขึ้นทันที จากรูปที่ 3.8 Slope a-b คือค่า Gain ของ  $Q_2$  ( $A_{Q2} = R_2/R_3/R_{BE(Q2)}$ ) และทรานซิสเตอร์  $Q_4$  จะไม่นำกระแสไฟฟ้าที่อินพุต  $V_{in}$  เท่ากับ  $V_c$  ขณะนี้เอาต์พุตของวงจร จะเป็นลอจิก "0"



รูปที่ 2.7 แสดงลักษณะวงจรและสัญญาณทางลอจิกของไอซีทีที่แอด NAND GATE



รูปที่ 2.8 แสดงลักษณะสัญญาณอินพุต-เอาต์พุตของวงจร ไอซี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ทีทีแอล แบบ AND GATE

วิธีสำหรับการสร้างลอจิก AND เกท คือใช้ลอจิก NAND เกทดัดแปลงเป็น INVERTER เกท โดยต่ออินพุตทั้งหมดของ NAND เกทเข้าด้วยกัน ต่อจากนั้นนำเอา INVERTER เกทไปต่อกับเอาต์พุตของ NAND เกท อีกทีจะทำให้ได้ AND เกทหนึ่งตัว โดยใช้ NAND เกท 2 ตัวต่อกัน ค่า Delay time ของ AND เกทมากขึ้นและจะกินไฟมากขึ้นด้วย แต่ถ้าเลือก NAND เกทที่มีความเร็วสูงมาดัดแปลงจะทำให้ได้ AND เกทที่มี Delay time สูงกว่า NAND เกท ประมาณ 1 nS และกินไฟมากกว่าไม่เกิน 5 mW ต่อเกท

### ทีทีแอล แบบ NOR เกท

จากวงจรรูปที่ 2.9 เป็นวงจรลอจิก NOR เกท โดยถ้าอินพุตตัวใดตัวหนึ่ง หรือทั้งสอง เป็นลอจิก "1"  $Q_2$  จะนำกระแสไฟฟ้า ทำให้  $Q_3$  นำกระแสด้วย ส่วน  $Q_4$  จะยังไม่นำกระแสไฟฟ้า ดังนั้นเอาต์พุตจะเป็นลอจิก "0" ( $V_{OL} \leq 0.4 V$ ) แต่ถ้าอินพุตเป็น ลอจิก "0" ทั้งสอง ( $V_{IL} \leq 0.8 V$ ) ทำให้  $Q_2$  และ  $Q_3$  ไม่นำกระแส ส่วน  $Q_4$  จะนำกระแสไฟฟ้า ได้ เอาต์พุตเป็นลอจิก "1" ( $V_{OH} \geq 2.4 V$ )



รูปที่ 2.9 วงจรลอจิก NOR เกท


### ทีทีแอล แบบ AND-OR-INVERTER (AOI) และ EXPANDER GATE

พิจารณาจากสมการบูลีน คือ  $Y = \overline{AB} + \overline{CD} = \overline{AB + CD}$  จะเห็นว่าสามารถจะสร้างวงจรลอจิก ที่ให้ได้อาต์พุต Y โดยใช้ทีทีแอล Open Collector NAND เกท ที่เอาต์พุตต่อเป็น wire-AND คล้าย วงจรรูปที่ 3.10 (ก) ได้ อย่างไรก็ตามถ้าสมการ Y เป็นสมการที่ยาว คือ ประกอบด้วยเทอมหลายๆ เทอม (หมายถึงว่ามีจำนวนอินพุตมากนั่นเอง) ถ้าใช้ทีทีแอล Open collector NAND เกท นั้น จะให้ Fan out ค่า เมื่อ  $n$  มีค่ามาก ซึ่งค่า  $n$  ดังกล่าวก็คือ จำนวนอินพุตหรือจำนวนเทอมต่างๆ ของสมการ Y นั่นเอง นอกจากนี้ วงจรจะกินกระแสเพราะ  $R_L$  ที่ต่อมีค่าสูงเกินไป ทำให้เกิดปัญหาเรื่องความเร็ว จะมีค่าต่ำลง ด้วยเหตุผลดังกล่าว การออกแบบวงจรลอจิกทีทีแอล AOI เกทจึงมีจำนวน Fan out สูงสุด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถึง 10 และค่า delay time จะมีค่าสูงสุดประมาณ 15 nS เท่านั้น ที่จริงแล้ว AOI เกท เป็นวงจรเป็น ไอซี คอมบินชันลอจิกที่ประกอบด้วย AND เกท (NAND + INVERTER) และ OR เกท (NOR+ INVERTER) เป็นต้น


### 2.3.2 ไอซี ลอจิกเกท แบบ Open collector

ประโยชน์ของทีทีแอลที่มีเอาต์พุตเป็นแบบ totem-pole (หรือ active pull up) จะมีลักษณะของตัวจ่ายกระแสที่มีค่าอิมพีแดนซ์ต่ำ สำหรับโหลดที่เป็นแบบคาปาซิทีฟ ทำให้เกิดการอัดและคายประจุได้รวดเร็วกว่าวงจรที่เป็น RC ทั่วไป คือเกิดเอาต์พุตอิมพีแดนซ์ต่ำ สามารถรับโหลดภายนอกได้สูง รวมทั้ง low noise และมีความเร็วสูง ส่วนทีทีแอลที่เป็นเอาต์พุตเป็นแบบ open collector มีโครงสร้างดังรูปที่ 2.10 ข้อดีของทีทีแอลแบบ open collector ทีทีแอลเกทคือ สามารถต่อเอาต์พุตเข้าด้วยกันได้โดยตรง ทำให้จำนวนเกทที่ใช้ลดลง จากรูปที่ 2.11(ก) เป็นการต่อเอาต์พุตของ open collector ทีทีแอลเกททั้งหลายเข้าด้วยกัน ทำให้ได้เอาต์พุต Y ตามต้องการ และวงจรก็ทำหน้าที่เป็น AND เกท การต่อเอาต์พุตแบบนี้ เรียกว่า Wire AND ส่วนรูปที่ 2.11 (ข) จะมีหน้าที่เหมือนรูปที่ 2.11(ก) แต่ในรูป 3.11(ข) ใช้ Totem-pole ลอจิกเกท ซึ่งไม่สามารถต่อเหมือนกับ รูปที่ 2.11(ก) ได้ จะเห็นได้จาก รูปที่ 2.11 (ก) ถึงแม้เอาต์พุตเกทตัวใดเป็น "0" ก็จะไม่ทำให้วงจรเสียหายเพราะมีความต้านทาน  $R_{EXT}$  จะเปลี่ยนแปลงตามจำนวนเกทที่ต่อร่วมกันทางเอาต์พุต ทั้งนี้ถ้าเป็น ไอซีแบบ Totem-pole การต่อ เอาต์พุตเข้าด้วยกันจะไม่สามารถทำได้เพราะในกรณีที่เอาต์พุตตัวใดตัวหนึ่งเป็น "0" จะมีกระแส  $I_{OL}$  ที่มีค่าสูงประมาณ 55 mA ซึ่งสูงพอที่จะทำลายเอาต์พุต ทรานซิสเตอร์ตัวอื่นเสียได้ ขณะที่วงจรปกติมีค่ากระแส  $I_{OL}$  สูงเพียงประมาณ 16 mA เท่านั้น




รูปที่ 2.10 โครงสร้างของ Open Collector ทีทีแอล เกท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$Y = \overline{ABCDE.FG}$$



$$Y = \overline{\overline{ABCDE.FG}}$$

(ก) ต่อแบบ wire AND โดยใช้ลจจิกเกต (ข) ต่อแบบขรรรรมคาโดยใช้ลจจิก

แบบ Open Collector

แบบ Totem pole


รูปที่ 2.11 เปรียบเทียบวงจรลจจิก ทีทีแอลเกต แบบ Open Collector กับ Totem pole

### 2.3.3 ไอซีลจจิกเกตประเภทที่ต้องการ Clock


ไอซีทีทีแอลประเภทนี้ เมื่อจะให้ทำงาน นอกจากจะต้องป้อนไฟ Vcc และ Gnd ยังมีอินพุตที่ต้องการ Clock อีกด้วย เมื่อจะให้ไอซีทำงานจะต้องป้อน Clock ไปพร้อมกับการป้อนลจจิกทางอินพุต ซึ่งได้แก่ ไอซี Flip Flop ไอซี Shift Register

### 2.3.4 ไอซี Monostable Multivibrator


ถ้าสัญญาณที่ป้อนเข้าอินพุตของเกต เป็นลักษณะที่ไม่เป็นระเบียบ ดังรูปที่ 2.12 เช่น สัญญาณ อนาคต ซึ่งมึระดับสัญญาณสูงต่ำไม่สม่ำเสมอ หรือสัญญาณที่มี Ripple สูง ถ้าป้อนสัญญาณเหล่านี้เข้าที่อินพุตของเกตโดยตรง อาจทำให้ลจจิกเกตทำงานผิดพลาด นอกจากนี้การหาค่า Delay time ของเกต ก็จะมีปัญหา ดังนั้นจึงต้องมีวงจร Schmitt Trigger NAND เกต ทำหน้าที่เปลี่ยน สัญญาณ ที่ไม่เป็นระเบียบให้เป็นสัญญาณรูปสี่เหลี่ยมที่เป็นระเบียบก่อน แล้วจึงผ่านเข้าสู่อินพุตของลจจิกเกต เนื่องการเปลี่ยนสัญญาณดังกล่าวนี้ มิได้ทำให้ข้อมูลเดิมของสัญญาณที่ไม่เป็นระเบียบเปลี่ยนแปลงแต่อย่างใด รูปที่ 2.12 (ก) แสดงลักษณะสัญญาณก่อนและหลัง ทีทีแอล Schmitt Trigger NAND เกต ที่มีเอาท์พุทเป็นแบบ Totem pole ส่วนรูปที่ 2.12 (ข) เป็นการแสดงให้เห็นว่าถ้าป้อน Vin เข้าลจจิกเกต โดยตรงไม่ผ่าน Schmitt Trigger NAND เกตก่อน จะได้สัญญาณเอาท์พุทของลจจิกเกต ดังเส้นกราฟที่เป็นเส้นประ ส่วนเส้นกราฟที่รูปสี่เหลี่ยมเป็นสัญญาณที่ออกจากเอาท์พุทของลจจิกเกต โดยมีการป้อน Vin เข้าที่ Schmitt Trigger NAND เกตก่อน สำหรับรูปที่ 2.13 แสดงลักษณะอินพุต / เอาท์พุท จะเห็นว่ามึ Hysteresis Voltage เท่ากับ 800 mV



Schematics (each gate)



รูปที่ 2.12 แสดงลักษณะสัญญาณอินพุตเมื่อผ่าน วงจร Schmitt Trigger NAND เกต



รูปที่ 2.13 ลักษณะอินพุต / เอาท์พุท ของ Schmitt Trigger NAND เกต

## 2.4 ค่าพารามิเตอร์ (Parameter) ที่สำคัญ ของไอซีทีที่แอล ลอจิก

### 2.4.1 พารามิเตอร์ที่เป็น แรงดัน

- $V_{IH}$  High-level input voltage**  
ระดับแรงดันอินพุตที่อยู่ภายในค่าบวกที่มากกว่า (หรือเป็นค่าลบที่น้อยกว่า) ของค่า 2 ช่วง ซึ่งใช้แทนระดับ High และ Low ค่าที่ระบุเป็นค่าต่ำสุดของระดับ High ซึ่งยังคงทำให้ไอซีทำงานได้ตามเงื่อนไขที่ระบุ
- $V_{IL}$  Low-level input voltage**  
ระดับแรงดันอินพุตที่อยู่ภายในค่าบวกที่น้อยกว่า (หรือเป็นค่าลบที่มากกว่า) ของค่า 2 ช่วง ซึ่งใช้แทนระดับ High และ Low ค่าที่ระบุเป็นค่าสูงสุดของระดับ Low ซึ่งยังคงทำให้ไอซีทำงานได้ตามเงื่อนไขที่ระบุ
- $V_{T+}$  Positive-going Threshold voltage**  
ระดับแรงดันที่อินพุตซึ่งทำให้อุปกรณ์ลอจิกนั้น ๆ ทำงานตามที่ระบุมาในข้อมูล ขณะที่แรงดันอินพุตเพิ่มขึ้นจากระดับที่ต่ำกว่า  $V_{T+}$
- $V_{T-}$  Negative-going Threshold voltage**  
ระดับแรงดันที่อินพุตซึ่งทำให้อุปกรณ์ลอจิกนั้น ๆ ทำงานตามที่ระบุมาในข้อมูล ขณะที่แรงดันอินพุตลดลงจากระดับที่สูงกว่า  $V_{T-}$
- $V_{OH}$  High-level output voltage**  
แรงดันที่ขั้วเอาต์พุตในขณะที่ให้กระแสเอาต์พุต  $I_{OH}$  ในภาวะที่อินพุตอยู่ในเงื่อนไขตามที่ระบุในข้อมูล ซึ่งจะให้ระดับแรงดันเป็น High ที่เอาต์พุต
- $V_{OL}$  Low-level output voltage**  
แรงดันที่ขั้วเอาต์พุตในขณะที่ให้กระแสเอาต์พุต  $I_{OH}$  ในภาวะที่อินพุตอยู่ในเงื่อนไขตามที่ระบุในข้อมูล ซึ่งจะให้ระดับแรงดันเป็น Low ที่เอาต์พุต
- $V_{O(on)}$  On-state output voltage**  
แรงดันที่ขั้วเอาต์พุตสำหรับค่ากระแสเอาต์พุต ที่ระบุในภาวะที่อินพุต อยู่ในเงื่อนไขตามที่ระบุในข้อมูลซึ่งจะทำให้อุปกรณ์ สวิตช์ ที่เอาต์พุต อยู่ในสภาวะ On
- $V_{O(off)}$  Off-state output voltage**  
แรงดันที่ขั้วเอาต์พุตสำหรับค่ากระแสเอาต์พุต ที่ระบุในภาวะที่อินพุต อยู่ในเงื่อนไขตามที่ระบุในข้อมูลซึ่งจะทำให้อุปกรณ์ สวิตช์ ที่เอาต์พุต อยู่ในสภาวะ Off

หมายเหตุ : ลักษณะสมบัติข้อนี้มักจะใช้ระบุมาในกรณีที่ภาค เอาต์พุตไม่มีอุปกรณ์ pull up อยู่ภายใน

## 2.4.2 พารามิเตอร์ที่เป็น กระแส

- $I_{IH}$  High-level input current**  
กระแสที่ไหลเข้าขั้วอินพุต เมื่อระดับแรงดัน High ที่ระบุ ถูกป้อนมาเข้าที่ขั้วอินพุตนั้น
- $I_{IL}$  Low-level input current**  
กระแสที่ไหลเข้าขั้วอินพุต เมื่อระดับแรงดัน Low ที่ระบุ ถูกป้อนมาเข้าที่ขั้วอินพุตนั้น
- $I_{OH}$  High-level output current**  
กระแสที่ไหลเข้าขั้วเอาต์พุตเมื่อได้รับแรงดัน เอาต์พุตเป็น High  
หมายเหตุ : ลักษณะสมบัติข้อนี้มักจะใช้ระบุ สำหรับภาคเอาต์พุตที่เป็นแบบ คอลเลคเตอร์เปิด (open collector) ซึ่งมีเจตนาที่จะขับวงจรลอจิกอื่น
- $I_{O(OR)}$  Off state output current**  
กระแสที่ไหลเข้าขั้วเอาต์พุต เมื่อได้รับแรงดันเอาต์พุตและสถานะของอินพุต ตามที่ระบุมาในข้อมูล ซึ่งจะช่วยให้อุปกรณ์สวิตช์ในภาคเอาต์พุตอยู่ในสถานะ Off  
หมายเหตุ : ลักษณะสมบัติข้อนี้มักจะใช้ระบุ สำหรับภาคเอาต์พุตที่เป็นแบบ คอลเลคเตอร์เปิด (open collector) ซึ่งมีเจตนาที่จะขับวงจรลอจิกอื่น หรือระบุสำหรับภาคเอาต์พุตที่เป็น 3 state
- $I_{OS}$  Short circuit output current**  
กระแสที่ไหลเข้าขั้วเอาต์พุต เมื่อขั้วเอาต์พุตถูกลัดวงจรลงกราวด์ (หรือแรงดันอื่นที่ระบุมา) ในภาวะอินพุตที่จะทำให้ ได้ระดับแรงดันที่เอาต์พุตห่างจากแรงดันที่กราวด์มากที่สุด
- $I_{CCH}$  Supply current , output (s) High**  
กระแสที่ไหลเข้าขั้วรับไฟเลี้ยง  $V_{CC}$  เมื่อเอาต์พุตที่อ้างถึงอยู่ที่ระดับแรงดัน High
- $I_{CCL}$  Supply current , output (s) Low**  
กระแสที่ไหลเข้าขั้วรับไฟเลี้ยง  $V_{CC}$  เมื่อเอาต์พุตที่อ้างถึงอยู่ที่ระดับแรงดัน Low

## 2.4.3 ลักษณะสมบัติขณะเปลี่ยนแปลงสถานะ (Dynamic Characteristics)

- $f_{max}$  Maximum clock frequency**  
อัตราสูงสุดของสัญญาณนาฬิกา ที่สามารถป้อนให้แก่อินพุตของวงจร ไบสแตเบิล โดยยังคงทำให้การเปลี่ยนแปลงระดับแรงดันลอจิก ที่เอาต์พุตมีเสถียรภาพ ขณะที่อินพุตได้รับเงื่อนไขซึ่งควรจะทำให้ เกิดการเปลี่ยนแปลงสถานะที่เอาต์พุต ทุกครั้งที่ได้รับ Pulse ของสัญญาณ นาฬิกา
- $t_{HZ}$  Output disable time (of a three state output) from High level**  
เวลาระหว่างตำแหน่งที่ระบุ บนรูปคลื่นของแรงดันอินพุตและเอาต์พุต โดยที่เอาต์พุตที่เป็น 3 state กำลังเปลี่ยนจากระดับแรงดัน High ไปเป็นภาวะ high impedance (off)

- $t_{LZ}$**  Output disable time (of a three state output) from Low level  
 เวลาระหว่างตำแหน่งที่ระบุ บนรูปคลื่นของแรงดันอินพุตและเอาต์พุต โดยที่เอาต์พุตที่เป็น 3 state กำลังเปลี่ยนจากระดับแรงดัน Low ไปเป็นภาวะ high impedance (off)
- $t_{PLH}$**  Propagation delay time, Low-to-High level output  
 เวลาระหว่างตำแหน่งที่ระบุ บนรูปคลื่นของแรงดันอินพุตและเอาต์พุต โดยที่เอาต์พุตกำลังเปลี่ยนจากระดับ Low ที่กำหนด ไปเป็นระดับ High ตามที่กำหนด
- $t_{PHL}$**  Propagation delay time, High-to-Low level output  
 เวลาระหว่างตำแหน่งที่ระบุ บนรูปคลื่นของแรงดันอินพุตและเอาต์พุต โดยที่เอาต์พุตกำลังเปลี่ยนจากระดับ High ที่กำหนด ไปเป็นระดับ Low ตามที่กำหนด
- $t_{TLH}$**  Transition time, Low-to-High level output  
 เวลาระหว่างแรงดันระดับ Low ที่ระบุ และระดับ High ที่ระบุ บนรูปคลื่นที่กำลังเปลี่ยนจากระดับ Low ตามที่กำหนด ไปเป็นระดับ High ตามที่กำหนด
- $t_{THL}$**  Transition time, High-to-Low level output  
 เวลาระหว่างแรงดันระดับ High ที่ระบุ และระดับ Low ที่ระบุ บนรูปคลื่นที่กำลังเปลี่ยนจากระดับ High ตามที่กำหนด ไปเป็นระดับ Low ตามที่กำหนด
- $t_w$**  Average pulse width  
 เวลาช่วงจุดที่มี ขนาด 50 เปอร์เซ็นต์ (หรือจุดอื่นที่ระบุ) บนขอบด้านขึ้นและด้านลงของ pulse
- $t_{hold}$**  Hold time  
 ช่วงเวลาที่สัญญาณหรือพัลส์ ยังคงมีอยู่ที่ขั้ว อินพุต ที่ระบุ หลังจากที่มีการเปลี่ยนแปลงภาวะ Active เกิดขึ้นที่ขั้วอินพุตอื่นที่ระบุ
- $t_{Release}$**  Release time  
 ช่วงเวลาระหว่างที่ปลดข้อมูล ที่ต้องการให้รับรู้ออกจากขั้วอินพุตที่อ้างถึง และการเกิดการเปลี่ยนแปลงภาวะ Active ที่ขั้วอินพุตอื่นที่อ้างถึง  
 หมายเหตุ : ช่วงเวลาที่ระบุว่าเป็น Release time จะอยู่ภายในช่วงเวลา Set up และมีผลทำให้เกิดเป็น Negative hold time
- $t_{Set up}$**  Set up time  
 ช่วงเวลาซึ่งเมื่อป้อนสัญญาณและคงอยู่ที่ขั้วอินพุต ที่ระบุก่อนที่การเปลี่ยนแปลงในภาวะ Active จะเกิดขึ้นที่ขั้วอินพุตอื่นที่ระบุ

**$t_{zH}$  Output enable time (of a three state output) to High level**

เวลาระหว่างจุดอ้างอิงที่ระบบรูปคลื่นแรงดันอินพุตและเอาต์พุต โดยที่เอาต์พุตที่เป็น 3 state กำลังเปลี่ยนแปลงจากภาวะ high impedance (off) ไปเป็นระดับ High ที่กำหนด

**$t_{zL}$  Output enable time (of a three state output) to Low level**

เวลาระหว่างจุดอ้างอิงที่ระบบรูปคลื่นแรงดันอินพุตและเอาต์พุต โดยที่เอาต์พุตที่เป็น 3 state กำลังเปลี่ยนแปลงจากภาวะ high impedance (off) ไปเป็นระดับ Low ที่กำหนด




## บทที่ 3

### โครงสร้างทางฮาร์ดแวร์และซอฟต์แวร์

#### 3.1 Programmable Supply

ในการทดสอบไอซีนั้นเนื่องจากไอซี แต่ละตัวมีจำนวนขาและการจัดวางขาที่แตกต่างกันไป เพราะฉะนั้นขาไฟเลี้ยงและขากราวนั้นก็จะต้องแตกต่างกันไปด้วยดังนั้นการจะป้อนไฟเลี้ยงและขากราวให้กับไอซีในระหว่าง การทดสอบแต่ละเบอร์นั้นจึงต้องใช้ เทคนิคเพื่อให้สามารถป้อนไฟเลี้ยงได้ถูกต้องสำหรับไอซีแต่ละเบอร์ โดยเราจะใช้การ DECODER ร่วมกับการใช้ TRANSISTOR เป็นสวิตช์ ตัวเลือกช่องไฟเลี้ยงและขากราว



รูปที่ 3.1 Programmable Supply

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปวงจรสามารถอธิบายการทำงานได้ดังนี้

ไอซี เบอร์ 74LS138 เป็น ไอซี DECODER ชนิด TTL 3 TO 8 LINE หมายความว่า มีขาอินพุต 3 ขา คือ A-C และขาเอาต์พุต 8 ขาคือ Y0-Y7 ซึ่ง ไอซี 74LS138 มีตารางความจริงดังตาราง

INPUT			OUTPUT									
ENABLE		SELECT										
G1	G2	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	H	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L


ตารางที่ 3.1 ตารางความจริงของ 74LS138

จากรูปขาอินพุตทั้ง 3 ขาจะถูกต่ออยู่กับ PIA 8255 ซึ่งจะทำงานเป็น DATA BUFFER ของ MCS-51 Microcontroller ดังนั้นจะเห็นได้ว่าเราสามารถโปรแกรมให้ ไอซี 74LS138 ACTIVE ที่ขาใดก็ได้จากขาเอาต์พุตทั้ง 8 ขาและเนื่องจากเอาต์พุตของ 74LS138 เมื่อ active จะให้ลอจิกที่เป็น "0" (LOW) ดังนั้นการป้อนไฟเลี้ยง (VCC) จึงเลือกใช้ ทรานซิสเตอร์ ชนิด PNP เบอร์ 2N2907 เป็นสวิทช์ซึ่งทนกระแสได้สูงถึง 1 A และสำหรับตำแหน่งขากราวนจะควบคุมได้เช่นเดียวกันโดยต่อนอกเททจากขาเอาต์พุตของ 74LS138 เพื่อนำไปขับทรานซิสเตอร์ชนิด NPN เบอร์ 2N2222 เนื่องจากมีการกำหนดตำแหน่งในการวางตัวไอซีไว้ที่จุดเดียวกันแล้วจะทำให้ขากราวนเป็นจุดเดียวกันได้บ้างสำหรับไอซีที่มีแพ็คเกจธรรมดา และแตกต่างกันตามแต่ละเบอร์ที่มีการวางขาที่เปลี่ยนไป ด้วยการทำงานในลักษณะนี้ทำให้สามารถที่จะต่อขาไฟบวกและกราวนให้กับไอซีที่ทำการทดสอบได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 ภาคป้อนและควบคุมข้อมูล

ในภาคนี้เป็นส่วนที่ติดต่อกับไอซี ที่จะนำมาทดสอบโดยตรง จากบล็อกไดอะแกรมรูปที่ 3.2 วงจรในภาคนี้แบ่งออกเป็นส่วนหลักๆ คือ ส่วนควบคุม I/O , ส่วนส่งถ่ายข้อมูล, ส่วนบัฟเฟอร์ 3 สถานะ , ส่วนควบคุม R PULL-UP , ส่วนเปรียบเทียบข้อมูล และส่วนส่งผลลัพธ์กลับสู่ระบบ Microcontroller




รูปที่ 3.2 บล็อกไดอะแกรมแสดงการทำงานของส่วนควบคุมข้อมูลทดสอบไอซี

ส่วนควบคุม I/O มีหน้าที่ควบคุมการเปิดหรือปิด เส้นทางส่งข้อมูล เข้าสู่ตัวไอซีที่ทดสอบถ้าขาไดของไอซีเป็นขาเอาต์พุตนั้นหมายความว่าไม่สามารถส่งข้อมูลเข้าสู่ขาดังกล่าวได้ ดังนั้นส่วนควบคุม I/O จะต้องตัดเส้นทางที่ข้อมูลจะเข้าไปสู่ขาไอซีออกไป

วงจรภายในจะใช้ PIA 8255 ทำหน้าที่ เป็นตัวรับข้อมูลจากระบบ Microcontroller มาทำการ Latch ไว้เพื่อส่งต่อไปควบคุม buffer 3 สถานะต่อไป จะเห็นได้ว่าใช้ Port ทั้ง 3 ของ 8255 ซึ่งมีทั้งหมด 24 เส้น สามารถที่จะครอบคลุมการทดสอบไอซีที่มีจำนวนขาไม่เกิน 24 ขา

ส่วนส่งถ่ายข้อมูล มีหน้าที่รับข้อมูลที่จะนำไปทดสอบไอซี จากคอนโทรลเลอร์ มาเก็บไว้ โดยผ่านทาง PIA 8255 เหมือนกับ ส่วนควบคุมอินพุตเอาต์พุต ทุกประการ ต่างกันเพียงหน้าที่และ ชนิดของข้อมูลที่วงจรส่วนนี้จัดการเท่านั้น



รูปที่ 3.3 แสดงส่วนควบคุมอินพุต – เอาต์พุต

เมื่อ 8031 ได้ส่งข้อมูลมาเก็บไว้ในวงจรส่วนนี้เรียบร้อยแล้ว ไอซีที่ทดสอบจะยังไม่ได้รับข้อมูลจากจุดนี้โดยตรงเพราะข้อมูลจะต้องผ่านส่วนสำคัญอีกส่วนนั่นคือ ส่วนบัฟเฟอร์ 3 สถานะดังรูปที่ 3.4 หน้าที่ของวงจรส่วนนี้คล้ายกับลักษณะของประตูเปิดปิดข้อมูลออกไป ดังที่กล่าวข้างต้นแล้วว่า ไอซีที่ทดสอบนั้นถ้าขาใดเป็นขาเอาต์พุตแล้ว จะยังมีการส่งข้อมูลออกไป จะทำให้เกิดการชนกันของข้อมูลที่ส่งออกไปกับข้อมูลที่เกิดจากเอาต์พุตของไอซีที่ทดสอบ ซึ่งจะทำให้การทดสอบเกิดผิดพลาดขึ้นได้


IC1-IC6 ใช้ไอซีเบอร์ 74HC126 เป็นบัฟเฟอร์ 3 สถานะ 4 เกทบนชิฟเดี่ยว ฉะนั้นจะทดสอบไอซี 24 ขาจึงต้องใช้ไอซี 6 ตัว ซึ่งไอซีเบอร์นี้มีขา control แยกดีฟ "1" ฉะนั้นถ้าไอซีที่ทดสอบขาใดเป็นเอาต์พุตต้องทำการออฟเกทนี้ โดยการส่งลอจิก "0" มาควบคุมขา control ของ 126 ซึ่งหน้าที่อันนี้เป็นของส่วนควบคุม I/O ดังกล่าวข้างต้นนั่นเอง ถ้าขา control ของ 74HC126 เป็นลอจิก "1" เกทจะอยู่ในสถานะ ON ข้อมูลจากส่วนส่งถ่ายข้อมูลจากส่วนส่งถ่ายข้อมูลจะถูกส่งเข้าสู่อินพุตของไอซีที่ทดสอบนั้นทันที

เมื่อไอซีที่ทดสอบทำงานตามอินพุตที่ได้รับเรียบร้อยแล้ว จะส่งผลลัพธ์ออกมาทางขาเอาต์พุตของตัวไอซี ผลลัพธ์จะออกมาเข้าสู่ส่วนเปรียบเทียบต่อไป


ส่วนเปรียบเทียบ ทำหน้าที่เปรียบเทียบผลลัพธ์ที่ได้จริงจากไอซีที่ทดสอบกับผลลัพธ์ที่กำหนดล่วงหน้าว่าเป็นผลลัพธ์ที่ถูกต้อง ถ้าย้อนกลับไปดูรูปที่ 3.4 เอาต์พุตพอร์ตของ 8255 จะต่อเข้าสู่ ไอซีบัฟเฟอร์ 74HC126 ส่วนหนึ่งและอีกส่วนหนึ่งจะเตรียมไว้สู่ส่วนเปรียบเทียบ ทั้งนี้เพราะข้อมูลเพื่อทดสอบไอซีที่ส่งมาจาก 8255 ตัวที่ 2 นั้นจะประกอบด้วย ทั้งข้อมูลสำหรับป้อนสู่อินพุตไอซีที่จะทดสอบกับข้อมูลที่เป็นผลลัพธ์ (1 ชุดเท่ากับ 24 บิต)

ฉะนั้นส่วนเปรียบเทียบผลจริงกับข้อมูลดังกล่าว การเปรียบเทียบจะทำพร้อมกันทั้ง 24 ขาอันที่จริงแล้วการเปรียบเทียบจุดประสงค์ที่ต้องการคือการเปรียบเทียบเอาต์พุตของไอซีที่ทดสอบเท่านั้นแต่จากวงจรในรูปที่ 3.5 การต่อเช่นนี้จะมีผลผลในการเปรียบเทียบอินพุตของไอซีที่ถูกทดสอบด้วยซึ่งไม่มีความจำเป็นเลย อย่างไรก็ตามการต่อวงจรในลักษณะดังกล่าว จะเป็นการสะดวกและประหยัดที่สุดทำให้ครอบคลุมไอซีได้หมด อีกทั้งการเปรียบเทียบข้อมูลที่เป็นอินพุตของไอซีที่ทดสอบนั้น ไม่มีผลอะไรต่อการทดสอบด้วย รวมทั้งสามารถตรวจสอบสถานะของขาอินพุตได้ด้วย ดังนั้นตัวอุปกรณ์ที่นำมาทำการเปรียบเทียบจะเป็นอื่นไปไม่ได้นอกจากไอซีที่มีเกท XOR เท่านั้น ซึ่งในเลือกใช้ 74LS86

นอกจากนี้ยังมีส่วนของวงจรที่สำคัญอีกส่วนหนึ่งคือส่วนส่งผลลัพธ์สู่ คอนโทรลเลอร์ในโครงงานนี้เลือกใช้ PLA 8255 เป็นตัวที่ 3 สำหรับการอ่านข้อมูลที่ละ 8 บิตผ่านทางพอร์ตอินพุตของ 8255 ทั้ง 24 พอร์ต มาทำการประมวลผลว่าดีหรือเสียอีกทีภายในตัวคอนโทรลเลอร์



รูปที่ 3.4 แสดงส่วนเปรียบเทียบผลลัพธ์และส่วน READ ของคอนโทรลเลอร์




รูปที่ 3.5 แสดงส่วนควบคุม R PULL UP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนวงจรทั้งหมดที่กล่าวข้างต้นนั้นเป็นส่วนหลักในการควบคุมการจ่ายและป้อนข้อมูลกับไอซีที่จะทดสอบ แต่ลำพังเพียง 5 ส่วนยังไม่สมบูรณ์เพราะไอซีบางประเภทไม่สามารถทดสอบได้จากการส่งเพียงข้อมูลที่เป็นลอจิก “1” หรือ “0” เท่านั้นบางชนิดต้องการโหลด เช่น ไอซีประเภท โมโนสเตเบิล หรือบางชนิดต้องการ R PULL-UP เช่น ไอซีที่เอาท์พุทเป็นแบบ open collector และบางชนิดยังอาจต้องการส่วนอื่นๆอีก

ส่วนควบคุม R PULL-UP ทำหน้าที่เชื่อมต่อ R เข้ากับขาของไอซีที่ทดสอบกับไฟบวกดังรูปที่ 3.6 จะต่อ R อีกข้างหนึ่งที่ IUT เลขการใช้ต้องป้อนข้อมูลให้เอาท์พุทของ 8255 เป็น “1”

ส่วนควบคุมการต่อโหลด R-C เพื่อทำการต่อความต้านทานและตัวเก็บประจุให้แก่ตัวไอซีประเภทโมโนสเตเบิล โดยต่อผ่านไอซีอนาล็อกสวิทช์ในที่นี้เลือกใช้ไอซีเบอร์ 4066 จำนวนสองตัว เพราะจากการสำรวจจากข้อมูลของไอซีประเภทนี้มีการต่อเพียง 4 ลักษณะเท่านั้นเพื่อให้สามารถควบคุมได้โดยทางโปรแกรมมีการต่อดังรูปที่ 3.6 การใช้งานจะควบคุมผ่าน 8255 เช่นกัน




รูปที่ 3.6แสดงส่วนควบคุม R -C

### 3.3 หลักการทำงานของส่วนโปรแกรมหลัก

หน้าที่หลักของซอฟต์แวร์ในส่วนนี้คือเป็นการควบคุมระบบทั้งหมดให้ทำงานตามหน้าที่ที่กำหนดไว้โดยสามารถอธิบายการทำงานเป็นขั้นตอนหลังจาก การเปิดเครื่องหรือปุ่ม RESET ถูกกดเป็นขั้นๆ ได้ดังนี้

1. โปรแกรมจะเริ่มทำงานที่ตำแหน่งแอดเดรสเริ่มต้น 0000H ทำการตั้งค่าตำแหน่งแอดเดรสของ STACK MEMORY แล้วกระโดดข้ามไปทำคำสั่งต่อไปยังแอดเดรสที่ได้กำหนดให้เพื่อข้ามตำแหน่งของส่วนโปรแกรมตอบสนองการอินเทอร์รัพต์รูดิน
2. ทำการตั้งค่าโหมดของพอร์ต PIA 8255 ทั้งหมดที่ต่ออยู่ในส่วนของฮาร์ดแวร์เพื่อให้ทำงานตามหน้าที่ที่ได้ออกแบบกำหนดไว้ในตอนต้นคือ ตั้งให้เป็นพอร์ตเอาต์พุต โหมด 0 สำหรับ 8255 ที่ทำหน้าที่เป็น เอาต์พุตบัพเฟอร์ของส่วนควบคุมอินพุตเอาต์พุต , ส่วนส่งผ่านข้อมูล , ส่วนควบคุม R-C ให้อยู่ในสถานะไม่ต่อ ,การติดต่อกับ LCD MODULE และทำการตั้งค่าให้เป็นอินพุตโหมด 0 สำหรับส่วนที่เป็นอินพุตบัพเฟอร์ของส่วนอ่านผลลัพธ์,ส่วนควบคุม R-Pull up ให้อยู่ในสถานะไม่ต่อ



รูปที่ 3.7 แสดง Flow chart หลักของโปรแกรม

### 3.4 การออกแบบฐานข้อมูลทดสอบไอซี

การออกแบบข้อมูลที่ใช้ทดสอบไอซีจะต้องทำการออกแบบให้สามารถครอบคลุมจำนวนไอซีให้ได้มากที่สุด ในบรรดาไอซีที่ฟังก์ชันการทำงานใกล้เคียงกันรวมทั้งสิ้นเปลี่ยนเนื้อที่ในหน่วยความจำตารางน้อยที่สุดและสามารถใช้กับโปรแกรมทดสอบเดียวกันได้ ดังนั้นจึงต้องคำนึงถึงการทำงานของโปรแกรมว่าทำอะไรก่อนหลังมีลำดับขั้นตอนอย่างไร โดยพบว่าโปรแกรมต้องทราบถึงจำนวนรอบ (State Loop) ในการทดสอบให้ครอบคลุมทุกฟังก์ชันการทำงานของไอซีนั้นๆ ในกรณีที่จำนวนขาอินพุตแตกต่างกันไป เช่น ไอซีที่มีจำนวนขาอินพุตเป็น 2 ขา ดังนั้นจะต้องป้อนสภาวะลอจิกให้แก่อินพุตทั้งสองทั้งหมด 4 รูปแบบซึ่งจะหมายถึงจำนวนรอบในการวนลูปของไอซีนั้นๆ ว่าเป็น 4 รอบ แต่ถ้าเป็นไอซีที่มีอินพุตเป็น 3 ขา จะต้องป้อนสภาวะลอจิกให้แก่อินพุตทั้งสามทั้งหมด 8 รูปแบบซึ่งจะหมายถึงจำนวนในการวนลูปของไอซีนั้นเป็น 8 รอบด้วย ดังนั้นจะเห็นว่าจำนวนขาอินพุตจะแสดงจำนวนการวนรอบทดสอบ ซึ่งสามารถหาได้จาก  $2^n$  เมื่อ  $n$  แสดงจำนวนขาอินพุตของไอซี จากนั้นโปรแกรมต้องทำการกำหนดการอินพุตเอาต์พุตของขาต่าง โดยส่งข้อมูลไปควบคุมการเปิดปิดของบัฟเฟอร์พร้อมกับการกำหนดขาไฟเลี้ยงทั้งสองเสียบก่อนจึงจะสามารถทดสอบไอซีได้โดยการส่งข้อมูลไปเปรียบเทียบ

นอกจากนั้นการทดสอบไอซีจะมีขั้นตอนการวัดที่แตกต่างกันไปแล้วแต่ลักษณะการทำงานของไอซีนั้นๆ ดังนั้นจึงต้องมีข้อมูลในการบอกว่าเป็นไอซีชนิดใดต้องการโปรแกรมที่ทดสอบอย่างไร ดังนั้นจึงพอสรุปได้ว่าตารางฐานข้อมูลที่ใช้ทดสอบไอซีจะประกอบด้วยข้อมูลต่างๆ ดังต่อไปนี้

1. ข้อมูลบอกว่าจะต้องเลือกใช้โปรแกรมย่อยใดในการทดสอบไอซีนั้นๆ
2. ข้อมูลแสดงจำนวนการวนรอบทดสอบไอซี
3. ข้อมูลแสดงการกำหนดขาไฟเลี้ยง
4. ข้อมูลการกำหนดขาอินพุตเอาต์พุตของไอซีที่จะทดสอบ
5. ข้อมูลที่ป้อนให้แก่ขาอินพุตของไอซีที่ทดสอบ
6. ข้อมูลแสดงผลลัพธ์ที่ต้องได้หรือเกิดขึ้นเมื่อ ไอซีทำงานถูกต้อง

สำหรับในการกำหนดค่าของขาอินพุตเอาต์พุตรวมทั้งข้อมูลทดสอบไอซีต้องคำนึงถึงการต่อทางวงจรด้วยว่ามีการต่อที่พอร์ทใดตรงกับขาใดของไอซีจริงซึ่งจะได้แสดงให้เห็นในตัวอย่างไอซี 7400 ดังนี้

## ตารางความจริงของไอซี 7400

$$Y = \overline{AB}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0


## ตารางที่ 3.2 แสดงตารางความจริงของ ไอซีเบอร์ 7400

PORT	B7	B6	B5	B4	B3	B2	B1	B0	C7	C6	C5	C4	C3	C2	C1	C0
PIN	2	3	12	13	-	1	14	-	6	7	8	9	4	5	10	11
IN/OUT	1	0	1	1	1	1	0	1	0	0	0	1	1	1	1	0
DATA1	0	1	0	0	1	0	1	1	1	0	1	0	0	0	0	1
DATA2	1	1	0	1	1	0	1	1	1	0	1	0	0	1	1	1
DATA3	0	1	1	0	1	1	1	1	1	0	1	1	1	0	0	1
DATA4	1	0	1	1	1	1	1	1	0	0	0	1	1	1	1	0

## ตารางที่ 3.3 แสดงฐานข้อมูลที่ใช้ทดสอบไอซีเบอร์ 7400

ดังนั้นจะได้ตารางที่มีส่วนประกอบครบทุกส่วนของไอซี 1 เบอร์ดังนี้

00H	บอกชนิด Totem pole
04H	บอกจำนวน State
30H	กำหนดรูปแบบขาไฟเลี้ยง
BDH	1EH กำหนดขาอินพุทเอาต์ของ ไอซีให้แกบ์ฟเฟอร์
4EH	A1H สถานะที่ส่งให้ไอซีทดสอบชุดที่ 1
DBH	A7H สถานะที่ส่งให้ไอซีทดสอบชุดที่ 2
6FH	B9H สถานะที่ส่งให้ไอซีทดสอบชุดที่ 3
3BFH	1EH สถานะที่ส่งให้ไอซีทดสอบชุดที่ 4



รูปที่ 3.11 แสดงขาจริงของไอซีเบอร์ 7400

จากข้อมูลทั้งหมดที่ยกตัวอย่าง ไอซีเบอร์ 7400 จะพบว่าฐานข้อมูลจะไม่ยุ่งยากซับซ้อนมากนัก ดังนั้นการที่จะทดสอบไอซีเบอร์อื่นๆ อีกจึงต้องทำการสร้างฐานข้อมูลในลักษณะเดียวกัน โดยค่าตารางที่แน่นอนเพื่อที่จะทำให้โปรแกรมสามารถนำไปใช้งานได้อย่างถูกต้องแต่ในกรณีที่ เป็นไอซีที่มีฟังก์ชันการทำงานที่ซับซ้อนกว่านี้ ก็จะต้องมีการสร้างตารางที่ยุ่งยากกว่านี้ ซึ่งจะไม่นำมาแสดงในที่นี้ เพราะมีจำนวนมาก

### 3.5 รายละเอียดการตรวจสอบไอซีแยกแยะตามประเภทของไอซี

จากรูปแสดงองค์ประกอบย่อยๆ ในส่วนฮาร์ดแวร์ควบคุมข้อมูล ( Test Vector controller ) ของแต่ละขา ถ้าไอซี 24 ขา จะต้องมียุทธศาสตร์เหล่านี้ 24 ชุดด้วยกันในที่นี้จะไม่ขออธิบายถึงหน้าที่การทำงานส่วนต่างๆ ข้าง แต่จะขออธิบายประกอบในส่วนการทำงานของโปรแกรมทดสอบดังต่อไปนี้

ไอซีตระกูล TTL หรือลอจิกทั่วไปจะมีขาอยู่หลายชนิดหน้าที่และการทำงานก็ไม่เหมือนกัน ยกตัวอย่างเช่น อินพุต, เอาท์พุต, ขาควควบคุม, ขาไฟเลี้ยง เป็นต้น ฉะนั้นข้อมูลและซอฟต์แวร์ของแต่ละขาต้องทำให้สัมพันธ์กันเครื่องตรวจสอบไอซีนี้ ได้กำหนดขอบเขตจำกัดในการตรวจไอซีบางประเภทเท่านั้น ซึ่งสามารถสรุปชนิดของขาต่างๆ ได้ดังนี้

VCC หรือไฟเลี้ยง 5V

GND หรือไฟเลี้ยง 0V

อินพุต -Active Low

-Active High

เอาท์พุท -totem pole

-open collector

-3 -STATE

อินพุทและเอาท์พุท

CLK - ทริกขอบขาขึ้น

-ทริกขอบขาลง

-สัญญาณนาฬิกา 1ลูก

เมื่อขาของไอซีเป็นชนิดใด Test Vector Controller (TVC) ของแต่ละขาจะต้องเซตระบบตัวเองให้ทำหน้าที่นั้น โดยมีซอฟต์แวร์เป็นตัวควบคุมผ่านทาง 8255 ( Latch Port ) และ Switch ขึ้นตอนต่างๆแยกตาม ชนิดขาเป็นดังนี้

#### VCC

เมื่อขาที่ต้องการ Vcc หมายความว่าขานั้น ไม่ต้องการข้อมูลดังนั้น TVC ต้องส่งข้อมูลไป OFF

3 – state buffer โดยส่งข้อมูล “0” ให้กับ Latch Port control

ส่งข้อมูล "1" ออกทาง Latch Port Data เพื่อใช้เปรียบเทียบ ข้อมูลนี้จะไม่สามารถผ่าน buffer เข้าสู่ขาของไอซีได้แต่จะเข้าสู่ ไอซีเปรียบเทียบ XOR GATE

#### GND

การกระทำจะทำเช่นเดียวกับขา Vcc แต่จะส่งข้อมูลให้ Latch Port Data เป็น “0” แทน

#### INPUT

ขาของไอซีที่ต้องการข้อมูลแสดงว่า TVC ต้อง ON 3 – state buffer โดยส่งข้อมูล “1” ให้แก่ Latch Port control

ส่งข้อมูลที่จะทดสอบออกทาง Latch Port Data ซึ่งข้อมูลนี้จะแยกเข้าสู่ XOR GATE และขาของไอซีเพื่อให้ไอซีทำงานตามข้อมูลที่ส่งไป

กรณีขา Short Ground

ขานี้จะมีระดับสัญญาณเป็น “0” ตลอดเวลาไม่ว่าข้อมูลที่ป้อนให้จะเป็น “0” หรือ “1” ซึ่งเราสามารถตรวจสอบได้โดยใช้ XOR GATE

กรณีขา Short Vcc

ขานี้จะมีระดับสัญญาณเป็น “1” ตลอดเวลาไม่ว่าข้อมูลที่ป้อนให้จะเป็น “0” หรือ “1” ซึ่งเราสามารถตรวจสอบได้โดยใช้ XOR GATE เช่นกันกับกรณี Short Ground

## OUTPUT

ขาของไอซีจะให้ข้อมูลหรือส่งข้อมูลออกมาแสดงว่า TVC ต้อง OFF 3 – state buffer โดยส่งข้อมูล “0” ให้แก่ Latch Port control

ส่งข้อมูลที่จะผลลัพธ์ที่ถูกต้องออกทาง Latch Port Data ซึ่งข้อมูลนี้จะเข้าสู่ XOR GATE และจะเปรียบเทียบกับข้อมูลจากขาเอาต์พุทของไอซีที่ส่งมา

กรณีขา Short Ground

ขานี้จะมีระดับสัญญาณเป็น “0” ตลอดเวลาเมื่อป้อนเข้าสู่ส่วนเปรียบเทียบซึ่งเราสามารถตรวจสอบได้โดยใช้ XOR GATE

กรณีขา Short Vcc

ขานี้จะมีระดับสัญญาณเป็น “0” ตลอดเวลาเมื่อป้อนเข้าสู่ส่วนเปรียบเทียบซึ่งเราสามารถตรวจสอบได้โดยใช้ XOR GATE เช่นกันกับกรณี Short Ground

กรณีฟังก์ชันของไอซีทำงานผิดพลาด

กรณีนี้ข้อมูลที่เปรียบเทียบกับผลลัพธ์จะแตกต่างกันเมื่อ XOR ผลของมันจะได้ “1” ซึ่งแสดงให้ทราบว่าขาดังกล่าวเสีย

กรณีขา เอาต์พุทขาด

กรณีนี้เหมือนกับว่าขานี้เป็น High impedance ตลอดเวลาเกท XOR จะรับมาที่ขาผลลัพธ์และมองว่าเป็น “1” (เพราะ XOR ที่ใช้เป็นชนิด TTL ) ทำให้ขานี้เป็น “1” ตลอดเหมือน Short Vcc นั่นเอง

## 3 –STATE

ไอซีที่ขาเอาต์พุทเป็นแบบ 3 สถานะ เราจะไม่สามารถตรวจสอบแบบขาเอาต์พุทธรรมดาได้เพราะเราจำเป็นต้องตรวจสอบสถานะที่สามคือ High impedance ด้วยเนื่องจากไอซีชนิดนี้ถ้าต้องการเอาต์พุท เป็น high impedance จำเป็นต้องป้อนอินพุทควบคุมก่อน ฉะนั้นการทดสอบจึงต้องแบ่งเป็น 2 ช่วงคือ

การตรวจสอบสถานะ “1” หรือ “0”

การตรวจสอบสถานะ high impedance

เมื่อจะตรวจสอบช่วงแรกคือสถานะ “1” หรือ “0” เราต้องป้อนข้อมูลบางประการให้แก่ไอซีเพื่อให้เอาต์พุทของมันเป็น high impedance แต่จะเป็น “1” หรือ “0” ขึ้นกับฟังก์ชันที่เราป้อนให้ขณะตรวจสอบนั่นเองวิธีนี้เหมือนกับตรวจเอาต์พุทธรรมดาที่ได้กล่าวมาแล้ว ส่วนในกรณีการตรวจสอบสถานะ high impedance มีขั้นตอนเพิ่มดังนี้

เซตขา อินพุท บางขาของไอซีเพื่อให้ขาเอาต์พุทของไอซีนั้นเป็น high impedance โดยทั่วไปแล้วขาอินพุทที่เราทำการเซตมักเป็นขาที่เรียกว่าเอาต์พุทอีน่าเบิล ( Output enable ) และจะแยกเอกสารนี้เป็นเอกสารที่ส่งมอบไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่พีที่สถานะ Low ด้วยดังนั้นเราต้องการให้แสดงสถานะเป็น high impedance จึงต้องป้อน “1” เข้าที่ขาที่นี้จะจะมีผลทำให้ Output disable นั่นคือเอาท์พุทเข้าสู่สถานะ high impedance

เมื่อเอาท์พุทใดของไอซีเข้าสู่สถานะ high impedance แล้วเราสามารถใช้อินพุทเดิมที่เคยทำให้ได้เอาท์พุทมีสถานะเป็น “1” หรือ “0” มาใช้อีกครั้งแต่คราวนี้เราทำการ disable output ของไอซีไว้ดังนั้นเอาท์พุทจึงต้องเป็น high impedance ตลอดเวลาถ้าขาตั้งกล่าวของไอซีไม่เสียดังนั้นไอซีเปรียบเทียบกับจะมองเป็น “1” ตลอดจะไม่มีทางตรวจพบ “0” เลย

การตรวจสอบโดยขั้นตอนดังกล่าวยังเป็นการตรวจสอบที่หละหลวมเกินไปเพราะการตรวจโดยใช้ค่าที่ตีความหมายเป็น 1 นั้นอาจเกิดผิดพลาดได้กรณีที่ขาตั้งกล่าวเสียแล้วเกิดสถานะที่เป็น “1” ตลอด ขณะที่เราตรวจสอบโดย Disable output อยู่เราไม่สามารถรู้ได้ว่าขาเป็น high impedance หรือ “1” เพราะเกท XOR ที่ใช้ในการเปรียบเทียบจะมองเป็น “1” ทั้งคู่จึงต้องมีขั้นตอนเพิ่มเติมอีกคือ

เซต R - Pull up เอาท์พุทที่ได้จะต้องเป็น “1” ตลอดไม่ว่าจะป้อนอินพุทเป็นอะไรก็ตามถ้าขาที่เกิดเสียดังนั้นจะต้องพบว่าขาได้ลอคจิกเป็น “0”

เซต R - Pull down การกระทำขั้นตอนเหมือนกับกรณีที่แล้วแต่เราจะได้เอาท์พุทเป็น “0” ทั้งหมดจึงจะสรุปได้ว่าขาเอาท์พุทไม่เสียด

## OPEN COLLECTOR OUTPUT

การตรวจสอบเหมือนกับกรณีที่เป็นขาเอาท์พุทธรรมดาแบบ Totem pole แต่ต้องทำการเซต R - PULL UP ที่ขาเอาท์พุทนั้นๆ เสียก่อนจึงทำการขั้นตอนของแบบเอาท์พุทธรรมดา

## OUTPUT & INPUT

กรณีที่ขาเป็นได้ทั้งอินพุทและเอาท์พุทเราต้องแบ่งการตรวจสอบออกเป็นขั้นตอนดังนี้

- ขณะที่ทำงานเป็นขาอินพุท
- ขณะที่ทำงานเป็นเอาท์พุท

การสลับไปมาของหน้าที่ของขาระหว่างอินพุทและเอาท์พุทไม่เพียงแต่ทางโปรแกรมเท่านั้นที่ต้องปรับเปลี่ยน TVC ก็ต้องเซตระบบให้ทำงานตามหน้าที่ขณะนั้นของขาไอซีด้วยเช่นในตอนต้นขาเป็นอินพุทเราต้องเซตบัฟเฟอร์ให้ ON ข้อมูลก็จะสามารถเข้าสู่ อินพุทขา นั้นได้แต่ถ้าขานั้นกลับมาเป็นเอาท์พุทเราต้องตั้งบัฟเฟอร์ให้ OFF เพื่อให้เป็นการรับค่าลอคจิกอย่างเดียว

## CLK

ไอซีที่มีขาอินพุทใดเป็นขา CLK โดยทั่วไปจะมีอยู่ 3 ประเภทคือ


- Trig ขอบขาขึ้น (ทำงานเมื่อขาเปลี่ยนแปลงสถานะจาก “0” ไป “1” )
- Trig ขอบขาลง (ทำงานเมื่อขาเปลี่ยนแปลงสถานะจาก “1” ไป “0” )
- พัลส์ 1 ลูก (ทำงานเมื่อขาเปลี่ยนแปลงสถานะจาก “0” ไป “1” และไป “0” อีกที )

เครื่องตรวจสอบไอซีในโครงการนี้จะตรวจไอซีที่มีขา CLK ในการป้อนข้อมูลก็เหมือนกับขาอินพุทธรรมดาเพียงแต่ต้องให้ข้อมูลสองถึงสามชุดเพื่อให้ลอจิกมีการเปลี่ยนสถานะไอซีที่ทดสอบจะได้ทำงานตามฟังก์ชันของอินพุทต่อไป

### 3.6 การตรวจสอบไอซีแยกตามโปรแกรมที่ใช้ทำการทดสอบ

#### ไอซีที่มีขาเอาต์พุทเป็น Totem pole

การตรวจสอบโดยใช้โปรแกรมนี้ไอซีที่นำมาตรวจสอบจะมีฟังก์ชันการทำงานที่พื้นฐานสามารถที่จะทำการตรวจสอบได้ไม่ยุ่งยากทั้งนี้การป้อนค่าลอจิกให้แก่ไอซีจะเป็นลักษณะที่ตรงไปตรงมาไม่ซับซ้อนได้ค่าที่แน่นอน




รูปที่ 3.11 แสดง Flow Chart ของส่วนโปรแกรมทดสอบไอซีแบบ Totem pole

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การตรวจสอบจะเริ่มจากการตั้งค่าอินพุทเอาต์พุทให้แก่บัสเฟอ์เพื่อเป็นการป้อนข้อมูลให้แก่ไอซีได้ถูกต้องจากนั้นก็จะสามารถป้อนลอจิกให้แก่ไอซีได้ทั้งนี้เมื่อป้อนลอจิกแล้ว จึงจะทำการจ่ายไฟเลี้ยงให้แก่ตัวไอซีเพื่อทำการอ่านค่าเอาต์พุทที่เกิดขึ้นจากตัวไอซีที่ทำการทดสอบว่าถูกต้องหรือไม่ จากนั้นจะหยุดจ่ายไฟเลี้ยงให้แก่ไอซีเพื่อป้องกันความเสียหายแก่วงจรถ่ายไฟเลี้ยงในกรณีที่ไอซีเสียหายแบบขาไฟเลี้ยงบอกรอดกับกราวด์จากนั้นจะทำการป้อนลอจิกทางอินพุทอันใหม่จ่ายไฟเลี้ยงแล้วอ่านค่าหยุดจ่ายไฟเลี้ยงเช็คค่าวนต่อไปเรื่อยๆ จนกว่าจะครบทุกฟังก์ชันที่กำหนดหรือพบว่าไอซีดังกล่าวเสียหาย จากนั้นจะหยุดจ่ายไฟเลี้ยงและประมวลผลอีกครั้งว่าไอซีที่ทำการทดสอบดีหรือเสีย

ไอซีที่มีขาเอาต์พุทเป็น Open collector




เอกสารนี้รูปที่ 3.12 แสดง Flow Chart ของส่วนโปรแกรมทดสอบ ไอซีแบบ Open collector โยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดสอบไอซีประเภทนี้จะเหมือนกับการทดสอบไอซีแบบธรรมดาเพียงแต่จะต้องเพิ่มการต่อ R-Pull up ให้แก่ขาเอาท์พุทของไอซีที่ทำการทดสอบก่อนทำการอ่านค่าเอาท์พุทการทดสอบอย่างอื่นจะเหมือนกันหมดหลังจากนั้นเมื่อทำการทดสอบเสร็จเรียบร้อยแล้วไม่ว่าผลที่ได้จะเป็นอย่างไรก็ตามจะต้องทำการตัดการต่อ R-Pull up ออกจากไอซีที่ทำการทดสอบก่อนออกจากโปรแกรมเพื่อให้อยู่ในสถานะพร้อมทดสอบไอซีตัวอื่นได้

### ไอซีแบบที่ต้องการสัญญาณนาฬิกา

การทดสอบไอซีประเภทนี้จะส่วนที่พิเศษขึ้นมาอีกทั้งนี้เพราะการทำงานของไอซีจะมีลักษณะที่ซับซ้อนขึ้นการเปลี่ยนสถานะของขาเอาท์พุทจะต้องได้รับการกระตุ้นจากทางอินพุทไม่ใช่การให้ลอจิกที่ตรงไปตรงมารวมทั้งสถานะที่จะเปลี่ยนไปยังต้องมีการจำเอาสถานะเดิมมาร่วมตัดสินใจด้วยดังนั้นในการตรวจสอบจะต้องแยกกันเป็นสองส่วนคือส่วนที่ตรงไปตรงมาไม่ต้องมีการกระตุ้นและจำสถานะเดิม การทดสอบสามารถทำแบบที่ผ่านมามากแล้ว และอีกส่วนคือส่วนที่มีการกระตุ้นทางอินพุทก่อนเปลี่ยนสถานะดังนั้นเราจะต้องให้ไฟเลี้ยงอยู่ตลอดเวลาจึงจะสามารถทดสอบได้หลังจากนั้นเมื่อทำการตรวจสอบเรียบร้อยแล้วจึงจะทำการหยุดจ่ายไฟเลี้ยงและประมวลผลการทดสอบต่อไป ไอซีที่มีการทำงานในลักษณะนี้ได้แก่ไอซีพวกฟลิปฟลอปต่างและไอซีพวกชิพรีจิสเตอร์ เป็นต้น นอกจากนี้แล้วลักษณะของการกระตุ้นจะแยกกันไปตามแต่เบอร์ต่างๆ เช่นการกระตุ้นแบบขอบขาขึ้นหรือขาลงการกระตุ้นแบบพัลส์หนึ่งถูกเป็นต้นดังนั้นโปรแกรมที่ทำการทดสอบต้องมีการกระตุ้นที่ถูกต้องตามที่ไอซีต้องการ ซึ่งจะไม่ขอกกล่าวลึกลงไปในรายละเอียดของโปรแกรมในที่นี้



รูปที่ 3.13 แสดง Flow Chart ของส่วน โปรแกรมทดสอบ ไอซีแบบที่ต้องการสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ไอซีที่มีขาเอาต์พุทเป็นแบบ 3 สถานะ

ไอซีที่แบบนี้ เราจะไม่สามารถตรวจสอบแบบขาเอาต์พุท ชรรคมาได้เพราะเราจำเป็นต้องตรวจสอบสถานะที่สามคือ High impedance ด้วยเนื่องจากไอซีชนิดนี้ถ้าต้องการเอาต์พุท เป็น high impedance จำเป็นต้องป้อนอินพุทควบคุมก่อน ฉะนั้นการทดสอบจึงต้องแบ่งเป็น 2 ช่วงคือการตรวจสอบสถานะ “1” หรือ “0” และการตรวจสอบสถานะ high impedance เมื่อจะตรวจสอบช่วงแรกคือสถานะ “1” หรือ “0” เราต้องป้อนข้อมูลบางประการให้แก่ไอซีเพื่อไม่ให้เอาต์พุทของมัน เป็น high impedance แต่จะเป็น “1” หรือ “0” ขึ้นกับฟังก์ชันที่เราป้อนให้ขณะตรวจสอบนั่นเอง วิธีนี้เหมือนกับตรวจเอาต์พุทชรรคาคงที่ได้กล่าวมาแล้ว ส่วนในกรณีการตรวจสอบสถานะ high impedance มีขั้นตอนเพิ่มดังนี้

เซตขา อินพุท บางขาของไอซีเพื่อให้ขาเอาต์พุทของไอซีนั่นเป็น high impedance โดยทั่วไป เมื่อขาเอาต์พุทของไอซีเข้าสู่สถานะ high impedance แล้วเราสามารถใช้อุปกรณ์ที่เคยทำให้ได้เอาต์พุทมีสถานะเป็น “1” หรือ “0” มาใช้อีกครั้งแต่คราวนี้เอาต์พุทจึงต้องเป็น high impedance ตลอดเวลาถ้าขาดังกล่าวของไอซีไม่เสียดังนั้นไอซีเปรียบเทียบจะมองเป็น “1” ตลอดจะไม่มีทางตรวจพบ “0” เลย


การตรวจสอบโดยขั้นตอนดังกล่าวยังเป็นการตรวจสอบที่หละหลวมเกินไปเพราะการตรวจโดยใช้ค่าที่ตีความหมายเป็น 1 นั้นอาจเกิดผิดพลาดได้กรณีที่ขาดังกล่าวเสียดแล้วเกิดสถานะที่เป็น “1” ตลอด ขณะที่เราตรวจสอบโดย Disable output อยู่เราไม่สามารถรู้ได้ว่าขานั้นเป็น high impedance หรือ “1” เพราะเกท XOR ที่ใช้ในการเปรียบเทียบจะมองเป็น “1” ทั้งคู่จึงต้องมีขั้นตอนเพิ่มเติมอีกคือ

-เซต R - Pull up เอาต์พุทที่ได้จะต้องเป็น “1” ตลอดไม่ว่าจะป้อนอินพุทเป็นอะไรก็ตามถ้าขานี้เกิดเสียดจริงจะต้องพบว่ามิบบางขาได้ล่อจิกเป็น “0”


-เซต R - Pull down การกระทำขั้นตอนเหมือนกับกรณีที่แล้วแต่เราจะได้เอาต์พุทเป็น “0” ทั้งหมดจึงจะสรุปได้ว่าขาเอาต์พุทไม่เสียด

### ไอซีโมโนสเตเบิล

ไอซีโมโนสเตเบิลมีลติไวเบรเตอร์ เป็นไอซีที่สามารถให้สัญญาณพัลส์ขึ้นมาได้ถ้ามีสัญญาณเข้ามาที่ขาอินพุทที่ถูกต้องความกว้างของสัญญาณพัลส์ที่ทางเอาต์พุทจะขึ้นอยู่กับค่าของความต้านทานและตัวเก็บประจุที่ต่ออยู่ การใช้งานไอซีจะต้องทำการต่อตัวเก็บประจุและความต้านทานเข้าตัวไอซีที่ขา  $R_{ext}/C_{ext}$  และขา  $C_{ext}$  ดังรูปที่ 3.15



รูปที่ 3.14 Flow chart แสดงโปรแกรมทดสอบไอซีที่มีขาเอาต์พุต 3 สถานะ



รูปที่ 3.15 แสดงการต่อโหลด R-C เข้ากับไอซีโมโนสเตเบิลเบอร์ 74121

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. โปรแกรมหลักจะทำการเรียกโปรแกรมย่อยโหมดป้อนเบอร์โดยมีหลักการทำงานดังนี้


ทำการแสดงหน้าจอ ให้ผู้ใช้ป้อนเบอร์ไอซี ที่จะทดสอบโดยผ่านทางคีย์บอร์ดโดยจะมี การแสดงผลเบอร์ที่กดบนจอจนกว่าจะมีการกดคีย์ ENTER

หลังจากการกดคีย์ ENTER จะทำการเอาค่าเบอร์ที่ป้อน ไปทำการตรวจสอบว่า สามารถตรวจสอบได้หรือไม่ เนื่องจากต้องมีการกำหนดตารางไว้ก่อนจึงจะสามารถตรวจสอบได้หลังจากทำการตรวจสอบพบว่าไม่สามารถตรวจสอบได้ จะทำการแสดงผลให้ผู้ใช้ ทราบว่าไม่สามารถตรวจสอบไอซีเบอร์ดังกล่าวได้ แล้วกระโดดข้ามโปรแกรมทดสอบแล้ว วนกลับไปทำโปรแกรมในข้อที่ 4 ใหม่ ในกรณีที่ตรวจสอบพบว่ามีข้อมูลที่สามารถตรวจสอบได้ จะทำการแสดงผลว่ากำลังทดสอบแล้วทำการทดสอบไอซีต่อไป


หลังจากทำการตรวจสอบพบว่าสามารถทดสอบไอซีเบอร์นั้นๆ ได้ส่วนของโปรแกรม หลักก็จะทำการเรียกโปรแกรมส่วนทดสอบซึ่งเป็นส่วนของโปรแกรมที่สำคัญที่สุดของเครื่อง โดยขั้นตอนแรกจะทำการเปิดปีคัพเฟอร์ เพื่อควบคุมอินพุทเอาท์พุทให้ถูกต้องตามขาจริง ของไอซีที่ทดสอบโดยขั้นตอนนี้ต้องนำค่าข้อมูลจากตารางที่กำหนดไว้ตั้งแต่ตอนต้นมา โดย ผ่านฟังก์ชัน TRANSFER DATA หลังจากนั้นจะเริ่มทำการทดสอบไอซีโดยจะส่งค่า ลอจิก จากตารางออกไปให้อินพุทของไอซีพร้อมทั้งส่งค่าผลลัพธ์ที่จะต้องเกิดขึ้นถ้ากรณีที่ไอซี ทำงานถูกต้องไปให้ส่วนเปรียบเทียบ เพื่อเปรียบเทียบกับค่าที่เกิดขึ้นจริงที่ได้จากไอซีตัว นั้นๆ จากนั้นจะเป็นการอ่านข้อมูลที่ได้จากการเปรียบเทียบมาประมวลผล ว่าไอซีตัวดังกล่าวดีหรือเสีย

7. เมื่อทำการประมวลผลทราบแล้วว่าไอซีตัวดังกล่าวดีหรือเสียก็จะทำการแสดงผลให้ผู้ใช้ ทราบก็จะเป็นการเสร็จสิ้นกระบวนการทดสอบทั้งหมด

8. โปรแกรมจะวนกลับไปทำงานที่จุดเริ่มต้นใหม่จนกว่าจะหยุดจ่ายไฟเลี้ยงให้แก่ระบบ



รูปที่ 3.9 แสดง Flow chart การทดสอบไอซีโดยการป้อนเบอร์



รูปที่ 3.10 แสดง Flow Chart ของส่วนอ่านข้อมูลจากคีย์บอร์ด


## บทที่ 4

### ทฤษฎีและการใช้งาน 8255 เบื้องต้น

ไมโครโปรเซสเซอร์นั้น นอกจากติดต่อกับหน่วยความจำ โดยการนำข้อมูลไปเก็บไว้หรืออ่านข้อมูลใดๆ ออกจากหน่วยความจำแล้วตัว CPU เองอาจจะต้องติดต่อกับส่วนประกอบภายนอกอื่นๆ อีกด้วยเช่น การรับคีย์ การแสดงผล หรือแม้แต่การนำเอา CPU ไปควบคุมอุปกรณ์ต่างๆ นั้น CPU ต้องติดต่อกับ (รับหรือส่งข้อมูล) โดยผ่านทางอินพุต หรือทางเอาต์พุตพอร์ต ซึ่งอาจสามารถใช้ไอซีที่ที่แอลบางเบอร์มาใช้เป็นพอร์ตสำหรับ CPU ได้ แต่ทั้งนี้การใช้ไอซีที่ที่แอลมีข้อจำกัดหลายอย่างเช่น ในกรณีจำเป็นต้องใช้พอร์ตหลายๆ พอร์ต เพราะต้องติดต่อกับอุปกรณ์ภายนอกหลายชุด จึงต้องใช้ไอซีเหล่านี้จำนวนหลายตัว และอาจทำให้ยากแก่การออกแบบวงจร อีกทั้งไม่สามารถจะเปลี่ยนแปลงลักษณะการทำงานให้แตกต่างไปจากเดิมโดยทางโปรแกรมได้ ดังนั้นผู้ผลิต CPU ตระกูลต่างๆ จึงมักผลิตไอซีประเภท LSI ที่ทำหน้าที่เป็นพอร์ต เพื่อให้สามารถใช้ CPU นั้นๆ ได้สะดวกซึ่งจะทำให้การรับส่งข้อมูลมีความน่าเชื่อถือและยังสามารถเปลี่ยนแปลงชนิดของพอร์ต (จากอินพุตเป็นเอาต์พุต หรือจากเอาต์พุตเป็นอินพุต) ได้ง่ายโดยการควบคุมของ CPU เอง ในบทนี้จะกล่าวถึงไอซีที่ทำหน้าที่เป็น อินพุตและเอาต์พุตพอร์ต ซึ่งนิยม ในการนำไปใช้งานมากที่สุดอีกทั้งยังมีราคาถูกหาซื้อได้ง่ายคือไอซีเบอร์ 8255 ของบริษัทอินเทล ที่จริงแล้วไอซีเบอร์ 8255 นี้จะถูกออกแบบและผลิตเพื่อใช้งานร่วมกับ CPU เบอร์ 8080 แต่ก็สามารถนำมาใช้งานกับ 8031 หรือเบอร์อื่นๆ ได้โดยในบทนี้จะกล่าวถึงคุณสมบัติการทำงานรวมทั้งการนำ 8255 ไปใช้งานร่วมกับ 8031 ในเบื้องต้นด้วย


#### 4.1 ลักษณะเบื้องต้น

ไอซี 8255 นั้นเป็นไอซี LSI ขนาด 40 ขา จากรูปที่ 4.1a แสดงตำแหน่งของขาต่างๆ ทั้ง 40 ขา ส่วนรูปที่ 4.1b แสดงแผนผังภายในของไอซี 8255 ซึ่งมีพอร์ต สำหรับส่งข้อมูลอยู่ด้วยกัน 3 พอร์ต มีชื่อดังนี้ A, B และ C โดยพอร์ต C จะแบ่งออกเป็น 2 ส่วน คือพอร์ต C ล่าง (CLO) กับ C บน (CHI) นอกจากนี้แล้วแล้วยังมีพอร์ตควบคุมอีกหนึ่งพอร์ต (Control Port) พอร์ตนี้จะใช้งานก็ต่อเมื่อ CPU ต้องการกำหนดลักษณะการทำงานของพอร์ต A, B และ C หรือต้องการเปลี่ยนแปลงหลังจากกำหนดไว้เดิม CPU จะส่งรหัสควบคุมมาทางคาตาบัส (Data Bus) ให้แก่พอร์ตควบคุมนี้



รูปที่ 4.1 ตำแหน่งของขาต่างๆ ของ 8255

การกำหนดรหัสที่ใช้ในการควบคุมพอร์ตต่างๆ นี้จะกล่าวในตอนต่อไป ในทางปฏิบัติผู้ออกแบบระบบ  
 ต้องนำรหัสควบคุมที่ได้มาตามข้อกำหนดของ 8255 นี้ใส่ในโปรแกรมเพื่อให้ CPU ทำการส่งรหัสควบคุม  
 คุมนี้มายังพอร์ตควบคุมเมื่อระบบนั้นเริ่มดำเนินงาน



รูปที่ 4.2 แผนผังภายในของ 8255

## 4.2 หน้าที่ของขาต่างๆ

ก่อนที่จะกล่าวถึงการนำ 8255 ไปใช้งานควรทราบถึงหน้าที่ของขาต่าง ๆ ของ 8255 ทั้ง 40 ขา เสียก่อน จะทำให้เข้าใจถึงวิธีการใช้งานได้ดียิ่งขึ้น ขาต่าง ๆ ของ 8255 สามารถแบ่งออกได้ดังนี้

$\overline{CS}$  (Chip Select) ขานี้ใช้สำหรับรับสัญญาณจากภายนอกเพื่อใช้ในการเลือกกว่าจะให้ 8255 ด้วนี้ทำงานหรือไม่ โดยที่ถ้าขานี้ได้รับลอจิก "0" . จะทำให้ 8255 เชื่อมต่อเข้ากับระบบบัสต่างๆ ของ CPU และพร้อมที่จะติดต่อกับ CPU ได้ แต่ถาเป็นลอจิก "1" มันก็จะปลดตัวเองออกจากระบบบัสต่างๆ ของ CPU ( High impedance )

$\overline{RD}$  (Read Enable) เป็นขาอินพุตที่จะรับสัญญาณจาก CPU ถ้าขานี้ได้รับลอจิก "0" และขณะนั้นขา  $\overline{CS}$  ต้องเป็น "0" ด้วย 8255 จะรับข้อมูลผ่านจากพอร์ทที่ CPU กำหนดไว้ โดยผ่านทางจากคาต้าบัสของ CPU

$\overline{WR}$  (Write Enable) มีหน้าที่การทำงานตรงข้ามกับขา  $\overline{RD}$  คือถ้าขา  $\overline{WR}$  นี้ได้รับลอจิกเป็น "0" (โดยที่ขา  $\overline{CS}$  ต้องเป็น "0" ด้วย ) 8255 จะรับข้อมูลจากคาต้าบัสของ CPU ส่งออกไปยังพอร์ทที่ CPU ได้กำหนดไว้

RESET คือขาที่ทำหน้าที่ Reset 8255 เมื่อ 8255 ได้รับสัญญาณ Reset กลับเข้าสู่โหมด อินพุตคือทุกพอร์ทจะเป็นอินพุตพอร์ท ซึ่งขานี้ใช้เมื่อต้องการเคลียร์สถานะต่างๆของ 8255

$D_0 - D_7$  คือขาข้อมูลที่ใช้ในการติดต่อรับส่งข้อมูลกับ CPU โดยขา  $D_0 - D_7$  นี้จะต่อเข้ากับ คาต้าบัสของ CPU เพื่อให้ CPU ส่งข้อมูลออกไปยังพอร์ทหรือรับข้อมูลจากพอร์ทส่งให้แก่ CPU ผ่านทาง  $D_0 - D_7$  นี้

$A_0 - A_1$  คือขาแอดเดรสที่ใช้ในการเลือกพอร์ทที่ CPU ต้องการติดต่อด้วยซึ่งมีความเป็นไปได้ทั้งหมด 4 ค่าดังนี้คือ

00 = พอร์ท A

01 = พอร์ท B

10 = พอร์ท C

11 = พอร์ทควบคุม

$PA_0 - PA_7$  เป็นขาสัญญาณของพอร์ท A ใน 8255 ซึ่งถูกเลือกโดยค่าของ  $A_0 - A_1$  และเมื่อพอร์ทนี้ถูกเลือกใช้ข้อมูลต่างๆ จะถูกส่งผ่าน  $PA_0 - PA_7$  นี้ไปยัง  $D_0 - D_7$  (กรณีที่ให้พอร์ท A เป็นพอร์ทอินพุต) หรือจาก  $D_0 - D_7$  มายัง  $PA_0 - PA_7$  (กรณีพอร์ท A เป็นเอาต์พุตพอร์ท)

$PB_0 - PB_7$  เป็นขาสัญญาณของพอร์ท B ใน 8255 ซึ่งถูกเลือกโดยค่าของ  $A_0 - A_1$  เช่นกันกับพอร์ท A และพอร์ท B นี้จะมีข้อจำกัดในการรับส่งข้อมูลที่ต่างจากพอร์ท A ในบางกรณี

$PC_0 - PC_7$  เป็นขาสัญญาของพอร์ท C ซึ่งแบ่งออกเป็นสองกลุ่มคือ  $PC_0 - PC_3$  และ  $PC_4 - PC_7$  โดยแต่ละกลุ่มสามารถแลกเปลี่ยนกันทำงานได้โดยอิสระ กลุ่มหนึ่งอาจเป็นเอาต์พุตพอร์ทในขณะที่อีกกลุ่มเป็นอินพุตพอร์ทได้แต่จะทำงานพร้อมกันโดยการเลือกด้วยลอจิก  $A_0 - A_1$

### 4.3 การใช้งาน 8255

8255 นั้นแบ่งการทำงานออกเป็น 3 โหมดด้วยกันคือ

โหมด 0 เป็นโหมดอินพุตหรือเอาต์พุตอย่างใดอย่างหนึ่ง ซึ่งทั้งสามพอร์ทสามารถทำงานในโหมดนี้ได้

โหมด 1 เป็นโหมดอินพุตหรือเอาต์พุตอย่างใดอย่างหนึ่งเช่นกันแต่จะมีลักษณะการทำงานเป็นลักษณะของ Handshaking ซึ่งจะกล่าวรายละเอียดในภายหลังในโหมดนี้ทำงานได้เฉพาะพอร์ท A และ B เท่านั้น

โหมด 2 เป็นโหมด Bi-directional คือเป็นทั้งอินพุตและเอาต์พุตพอร์ทในเวลาเดียวกันและทำงานแบบ Handshaking เช่นเดียวกับโหมด 1 ในโหมดนี้ใช้ได้เฉพาะพอร์ท A เท่านั้น

การกำหนดโหมดการทำงานของ 8255 นั้นทำได้โดย CPU ทำการส่งรหัสควบคุมผ่านทางดาต้าบัสไปยังพอร์ทควบคุม (Control port) ของ 8255 รหัสควบคุมจะมีขนาดหนึ่งไบต์เรียกว่า Control byte และในแต่ละบิตของ Control byte (1 byte = 8 bit) นั้นจะมีความหมายเฉพาะของตัวเองดังแสดงในรูปที่ 4.3 ซึ่งสามารถอธิบายได้ดังนี้

บิต  $D_7$  เป็นบิตที่แสดงว่า Byte นี้เป็นรหัสควบคุม Control byte ที่จะมีการกำหนดโหมดการทำงานของ 8255

บิต  $D_6$  และ  $D_5$  มีความหมายในการเลือกโหมดของพอร์ท A ซึ่งสามารถทำงานได้ทั้ง 3 โหมด โดยลอจิก  $D_6$  และ  $D_5$  จะมีความหมายดังนี้

00 = โหมด 0

01 = โหมด 1

10 = โหมด 2

11 = โหมด 2

บิต  $D_4$  ถ้าเป็นลอจิก "0" หมายถึงสั่งให้พอร์ท A ทำหน้าที่เป็นเอาต์พุตพอร์ท แต่ถ้าเป็นลอจิก "1" พอร์ท A จะเป็นอินพุตพอร์ท บิตนี้จะมีความหมายในกรณีที่เราให้ 8255 ทำงานในโหมด 0 หรือโหมด 1 เท่านั้น เพราะในโหมดที่ 2 พอร์ท A จะเป็นอินพุตพอร์ทและเอาต์พุตพอร์ทในเวลาเดียวกัน


บิต  $D_3$  เป็นบิตที่กำหนดการทำงานของพอร์ท C บน  $PC_4 - PC_7$  ถ้าบิตนี้เป็นลอจิก "0" พอร์ท C บนนี้จะ เป็นเอาต์พุตพอร์ท ถ้าเป็น "1" จะเป็นอินพุตพอร์ท

บิต  $D_2$  เป็นบิตที่ใช้สำหรับการกำหนดโหมดการทำงานของพอร์ท B ถ้าเป็นลอจิก "0" จะหมายถึงให้พอร์ท B ทำงานในโหมด 0 ถ้าเป็นลอจิก "1" จะทำงานในโหมด 1

บิต  $D_1$  เป็นการกำหนดให้พอร์ท B เป็นพอร์ทอินพุตหรือเอาต์พุตพอร์ท ถ้า  $D_1$  เป็น "0" จะเป็นเอาต์พุตพอร์ท แต่ถ้าเป็นลอจิก "1" จะเป็นอินพุตพอร์ท

บิต  $D_0$  เป็นบิตที่กำหนดการทำงานของพอร์ท C ล่าง  $PC_0, PC_3$  ถ้าบิตนี้เป็นลอจิก "0" พอร์ท C ล่างนี้จะเป็นเอาต์พุตพอร์ท ถ้าเป็น "1" จะเป็นอินพุตพอร์ท


ตัวอย่างการกำหนดรหัสควบคุมที่จะส่งให้แก่พอร์ทควบคุมของ 8255 หรือที่เรียกกันว่าการโปรแกรม 8255 เช่นถ้าเราต้องการให้พอร์ท A และพอร์ท C บนเป็นอินพุตพอร์ทส่วนพอร์ท B กับพอร์ท C ล่าง เป็นเอาต์พุตพอร์ทและทุกพอร์ททำงานในโหมด 0 จะสามารถกำหนดรหัสควบคุมได้ดังรูปที่ 4.3 จากรูปจะได้รหัสควบคุมหรือคอนโทรลไบท์นี้เป็น 10011000 หรือ 98h ในระบบเลขฐานสิบหกและจะสามารถเป็นคำสั่งได้



รูปที่ 4.3 แสดงความหมายของแต่ละบิตของรหัสควบคุม

#### 4.4 การต่อ 8255 เข้ากับ CPU

จากลักษณะการทำงานของขาต่างๆ ของ 8255 ที่กล่าวมาแล้วนั้นจะเห็นว่าเราสามารถนำมาใช้กับคอนโทรลเลอร์ 8031 ได้ไม่ยากซึ่งการต่อ 8255 เข้ากับ 8031 นั้นขึ้นอยู่กับผู้ออกแบบว่าต้องการกำหนดให้พอร์ททั้งสี่พอร์ทของ 8255 เป็นพอร์ทหมายเลขใด โดยการใช้ขาแอดเดรสของ 8031 เองเป็นตัวเลือกพอร์ทของ 8255 จากรูปที่ 4.4 แสดงตัวอย่างของการต่อขาแอดเดรสของ 8031 มาใช้ในการเลือกพอร์ทโดยประกอบด้วย Decoder เบอร์ 74138 ซึ่งโดยปรกติ คอนโทรลเลอร์ทั่วไปก็มักใช้ Decoder ช่วยทำหน้าที่ในการเลือกพอร์ท



รูปที่ 4.4 แสดงการต่อ 8255 เข้ากับ CPU

จากการต่อสายแอดเดรสของ 8031 เข้ากับ 8255 และ Decoder ดังรูปที่ 4.4 นี้จะทำให้ได้หมายเลขพอร์ทของ 8255 สำหรับ CPU ทำการเลือกได้ดังนี้

พอร์ทหมายเลข 00H = พอร์ท A

พอร์ทหมายเลข 01H = พอร์ท B

พอร์ทหมายเลข 10H = พอร์ท C

พอร์ทหมายเลข 11H = พอร์ทควบคุม

สังเกตว่าที่ขา  $\overline{CS}$  ของ 8255 จะได้ลอจิก "0" เมื่อขา  $A_5$ ,  $A_6$  และ  $A_7$  มีลอจิกเป็น "0" ทั้งหมด (จากคุณสมบัติของ 74138) เป็นการเปิดให้ใช้ 8255 ตัวนี้ แต่ขา  $A_0$ ,  $A_1$  ของ CPU นั้นต่อเข้าโดยตรงกับขา  $A_0$ ,  $A_1$  ของ 8255 ส่วน  $A_2$ ,  $A_3$  และ  $A_4$  นั้นไม่มีผลในการกำหนดพอร์ทของ 8255 ตัวนี้ถ้าเราให้ขาทั้งสามที่เหลือนี้มีลอจิก "0" ทั้งหมดก็จะหมายความว่าได้หมายเลขพอร์ทคือตัวอย่างเช่นถ้าต้องการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลือกพอร์ท B ของ 8255 ตัวนี้ ขา  $A_1, A_0$  ต้องมีลอจิกเป็น "01" ตามลำดับและขา  $A_5, A_6, A_7$  ต้องเป็น "0" ด้วย (เพื่อให้ขา  $\overline{CS}$  เป็น "0") ส่วนขา  $A_2, A_3$  และ  $A_4$  ก็ให้เป็น "0" เมื่อรวมลอจิก  $A_0 - A_7$  จะได้ลอจิกดังนี้คือ "00000001" หรือ 01H ในเลขฐานสิบหก ซึ่งเป็นหมายเลขของพอร์ท B ดังที่กล่าวไปแล้ว ที่จริงแล้วการกำหนดเลขพอร์ทในลักษณะที่ไม่ได้ใช้  $A_2, A_3$  และ  $A_4$  นี้ถ้าให้บิตใดบิตหนึ่งในสามบิตนี้หรือทั้งหมดมีลอจิกเป็น "1" ก็ยังสามารถเลือกพอร์ทของ 8255 นี้ได้แต่หมายเลขพอร์ทจะเปลี่ยนไป เช่นถ้าให้  $A_3$  เป็น "1" ถ้าต้องการเลือกพอร์ท B จะได้ลอจิก  $A_0 - A_7$  เป็น "00001001" หรือ 09H เป็นชื่อของพอร์ท B สรุปได้ว่าลักษณะการกำหนดหมายเลขพอร์ทโดยลอจิกที่  $A_2, A_3$  และ  $A_4$  ไม่มีความสำคัญในการเลือกนั้นจะทำให้พอร์ทแต่ละพอร์ทของ 8255 สามารถเลือกได้หลายหมายเลข เช่นพอร์ท B อาจเลือกได้โดยใช้หมายเลข 01H หรือ 09H ก็ได้เป็นต้น แต่โดยปกติเรานิยมให้ขาแอดเดรสที่ไม่ได้ใช้มีลอจิกเป็น "0" ในที่นี้เราจึงเรียกพอร์ท A, B, C และพอร์ทควบคุมด้วยหมายเลขพอร์ท 00H-03H เท่านั้น

นอกจากการต่อ  $A_0 - A_7$  เพื่อใช้ในการเรียกหมายเลขพอร์ทแล้ว สัญญาณควบคุมที่จำเป็นสำหรับ 8255 อีกชุดหนึ่งก็คือ สัญญาณควบคุมการเขียนและการอ่าน ( $\overline{WR}, \overline{RD}$  ซึ่งมีความหมายถึงการส่งหรือรับ) จากรูปที่ 4.4 เช่นกันเราต่อขา  $\overline{WR}$  และ  $\overline{RD}$  ของ 8255 เข้ากับขา  $\overline{WR}, \overline{RD}$  ของ 8031 โดยตรงได้เนื่องจากเป็นขาแอกทีฟ "0" เช่นเดียวกัน ส่วน 74138 เราเรียกว่าพอร์ทดีโคเดอ์ทำหน้าที่เป็นตัวเลือกพอร์ทหลายชุดกรณีนี้ต่อ 8255 หลายตัว


$\overline{CS}$	$\overline{RD}$	$\overline{WD}$	A1	A0	การทำงาน
0	1	0	0	0	ส่งข้อมูลไปที่พอร์ท A
0	0	1	0	0	รับข้อมูลจากพอร์ท A
0	1	0	0	1	ส่งข้อมูลไปที่พอร์ท B
0	0	1	0	1	รับข้อมูลจากพอร์ท B
0	1	0	1	0	ส่งข้อมูลไปที่พอร์ท C
0	0	1	1	0	รับข้อมูลจากพอร์ท C
0	1	0	1	1	ส่งรหัสควบคุมไปที่พอร์ทควบคุม
0	0	1	1	1	ไม่มีความหมาย
1	X	x	X	X	8255 ไม่ทำงานปลดสายอินพุตออกจากระบบ

ตารางที่ 4.1 แสดงผลของสัญญาณควบคุมต่างๆ ที่มีผลต่อ 8255

### 4.5 รายละเอียดการทำงานของแต่ละโหมด 8255


#### - โหมด 0

ในโหมดนี้เป็นการกำหนดให้พอร์ตทุกพอร์ตของ 8255 เป็นอินพุทเอาต์พุทพอร์ตแบบพื้นฐานหรือที่เรียกว่า Simple I/O Port ซึ่งนิยมใช้กันมาก เมื่อนำมาเป็นพอร์ตของ CPU ต่างๆ มีรูปแบบเป็นไปได้นในการโปรแกรมให้พอร์ต A,B,C เป็นอินพุทหรือเอาต์พุททั้งหมด 16 รูปแบบ ดังรูปที่ 4.5




D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	0	0

8255




D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	0	1

8255




D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	1	0

8255




D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	1	1

8255




D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	0	0	0	0


8255





D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	0	0	0	1

8255









8255





8255





8255




8255



8255



8255



รูปที่ 4.5 รหัสควบคุมการทำงานในโหมด 0

จากรูปที่ในแต่ละช่องจะแสดงรูปแบบการทำงานในโหมด 0 ของ 8255 หนึ่งรูปแบบโดยแสดงถึงสถานะการทำงานของพอร์ท A, B และ C ด้วยลูกศรชี้ออกจากตัว 8255 หมายความว่าพอร์ทนั้นเป็นพอร์ทเอาต์พุท แต่ถ้าลูกศรชี้เข้าตัว 8255 หมายความว่าพอร์ทนั้นเป็นพอร์ทอินพุท ส่วนพอร์ท C จะแบ่งเป็นสองส่วนคือพอร์ท C บน และ พอร์ท C ล่าง พอร์ทละ 4 บิต ส่วนด้านบนของแต่ละช่องแสดงค่าของรหัสควบคุม (Control word) ที่จะต้องส่งให้พอร์ทควบคุมในรูปเลขฐานสอง เพื่อโปรแกรมให้พอร์ทต่างทำงานเป็นอินพุท เอาต์พุทพอร์ทตามที่แสดงไว้ในช่องนั้นๆ เช่นถ้าเราต้องการพอร์ท A และพอร์ท C บน เป็นอินพุทพอร์ทส่วนพอร์ท B และ พอร์ท C ล่างเป็นเอาต์พุทพอร์ทถ้าดูผังรูปที่ 4.5 ก็ตรงกับช่อง Control word #14 มีลอจิก  $D_0-D_7$  เป็นดังนี้คือ “10011010” หรือ 98H ในฐานสิบหก เช่นเดียวกับที่ได้กล่าวมาแล้วนั่นเอง


## -โหมด 1

จากที่ได้กล่าวในตอนต้นว่าโหมด 1 เป็นการรับส่งข้อมูลแบบ Handshaking ความหมายของ Handshaking ก็คือ ระหว่าง CPU พอร์ทและอุปกรณ์ภายนอก ขณะที่รับส่งข้อมูลกันนั้นนอกจากรับส่งข้อมูลกันแล้ว ยังต้องมีการตอบรับในการรับส่งข้อมูลแต่ละครั้ง โดยที่ผู้รับกับผู้ส่งนั้นจะต้องทำงานสัมพันธ์กันตลอดเวลาซึ่งเป็นประโยชน์ในกรณีที่อุปกรณ์ภายนอกมีการรับส่งข้อมูลที่ช้ากว่า CPU ทำให้ไม่สามารถทำงาน (รับหรือส่งข้อมูล) ได้ทัน CPU จึงต้องใช้วิธีรับส่งข้อมูลแบบ Handshaking โดยอุปกรณ์ภายนอกจะเป็นตัวกำหนดจังหวะในการรับส่งข้อมูลเอง เช่นการส่งข้อมูลจากคอมพิวเตอร์ไปยังเครื่องพิมพ์ซึ่งเครื่องพิมพ์ทำงานช้ากว่าคอมพิวเตอร์มากเมื่อคอมพิวเตอร์ส่งข้อมูลตัวอักษรตัวแรกให้แก่เครื่องพิมพ์ เครื่องพิมพ์ก็จะทำการประมวลผลต่างๆ และเมื่อพร้อมที่จะพิมพ์ตัวอักษรตัวต่อไปจะส่งสัญญาณบอกคอมพิวเตอร์ให้ส่งตัวอักษรตัวต่อมาได้ การติดต่อระหว่างเครื่องพิมพ์กับคอมพิวเตอร์จึงเป็นไปโดยไม่ผิดพลาดส่วนสัญญาณที่ใช้ในการควบคุม การรับส่งข้อมูลนี้จะได้จากพอร์ท C เพราะในโหมดนี้พอร์ทที่ใช้ในการรับส่งข้อมูลก็คือพอร์ท A และ B เท่านั้น ส่วนพอร์ท C จะเป็นตัวส่ง สัญญาณควบคุมกับอุปกรณ์ภายนอกและสัญญาณควบคุม ในแต่ละบิตของพอร์ท C จะเป็นดังตารางที่ 4.2

ส่วนกรณีที่พอร์ทนั้น เมื่อ CPU ส่งข้อมูลออกมายังพอร์ทของ 8255 ก็จะรับข้อมูลนั้นไปเก็บไว้ในรีจิสเตอร์ภายใน แล้วส่งสัญญาณ  $\overline{OBF}$  (Output Buffer Full) บอกไปยังอุปกรณ์ภายนอกว่ามีข้อมูลมารอที่บัฟเฟอร์ (รีจิสเตอร์) ของพอร์ทแล้ว ให้มารับไปได้ อุปกรณ์ภายนอกก็จะส่งสัญญาณตอบรับ  $\overline{ACK}$  (Acknowledge) มายังพอร์ทเพื่อรอรับข้อมูลหลังจากนั้นสัญญาณ  $\overline{OBF}$  ก็จะกลายเป็น “1” เพื่อรอให้ CPU ส่งข้อมูลใหม่ต่อไป

ตำแหน่งขา	กรณีอินพุท	กรณีเอาต์พุท
PC0	$\text{INTR}_B$	$\text{INTR}_B$
PC1	$\text{IBF}_B$	$\overline{\text{OBF}}_B$
PC2	$\overline{\text{STB}}_B$	$\overline{\text{ACK}}_B$
PC3	$\text{INTR}_A$	$\text{INTR}_A$
PC4	$\overline{\text{STB}}_A$	I/O
PC5	$\text{IBF}_A$	I/O
PC6	I/O	$\overline{\text{ACK}}_A$
PC7	I/O	$\overline{\text{OBF}}_A$

ตารางที่ 4.2 แสดงขาสัญญาณในโหมด 1 แบบ Handshaking




รูปที่ 4.6 การจัดสัญญาณในแบบ Handshaking


ในทางปฏิบัติแล้วการที่ CPU จะทราบได้อย่างไรว่าเมื่อไรที่อุปกรณ์ภายนอกได้ส่งข้อมูลเข้ามาที่บัฟเฟอร์ของพอร์ทแล้ว ในกรณีที่เป็นการอินพุทพอร์ท หรือเมื่อไรที่อุปกรณ์ภายนอกได้รับข้อมูลจากพอร์ทไปแล้วพร้อมที่จะให้ CPU ส่งข้อมูลต่อไปได้ในกรณีที่เป็นการเอาท์พอร์ทนั้น มีวิธีจะให้ CPU ทราบได้ 2 ลักษณะ คือ

แต่วิธีนี้ CPU จะต้องเสียเวลาตรวจสอบลอจิกของบิตคิงกล่าวอยู่ตลอดเวลา ซึ่งจะทำให้เสียเวลาของ CPU ไปโดยเปล่าประโยชน์ จึงควรเลือกใช้วิธีนี้ต่อเมื่อพิจารณาแล้วว่า การเสียเวลาของ CPU นั้นไม่มีผลเสียต่อระบบ

อีกวิธีหนึ่งคือการให้อุปกรณ์ภายนอกนั้น ทำการขออินเตอร์รัพท์จากที่แสดงในตารางที่ 2 นั้น จะเห็นว่า บิตที่ 0 และบิตที่ 3 ของ พอร์ท C นั้นเป็นสัญญาณอินเตอร์รัพท์ (INTR) ของพอร์ท A และ B ตามลำดับ ซึ่งสามารถใช้สัญญาณอินเตอร์รัพท์นี้ให้เป็นประโยชน์ได้ ในการต่อใช้งานสัญญาณอินเตอร์รัพท์ ไปที่ขา  $\overline{INT}$  ของ Z-80 นี้จะต้องผ่าน NOT Gate (Inverter) เสียก่อน เนื่องจากการขออินเตอร์รัพท์ ของ Z-80 นั้นเป็นแอกทีฟ "0" การรับส่งข้อมูลในแบบนี้แสดงในรูปแบบที่ 7 และ รูปแบบที่ 8



รูปที่ 4.7 การขออินเตอร์รัพท์กรณีเป็นอินพุทพอร์ท



รูปที่ 4.8 การขออินเตอร์รัพท์ กรณีเป็นเอาท์พอร์ท

ในรูปที่ 4.6 กรณีที่เป็นอินพุทพอร์ต เมื่ออุปกรณ์ภายนอกส่งข้อมูลให้แก่พอร์ต พร้อมทั้งส่งสัญญาณ  $\overline{STB}$  มาให้พอร์ตรับข้อมูลนี้ ไปเก็บในรีจิสเตอร์ เมื่อพอร์ตรับข้อมูลนี้ไปเก็บแล้วจะส่งสัญญาณ IBF ตอบรับไปยังอุปกรณ์ภายนอก เพื่อให้หยุดการส่งข้อมูลชั่วคราวแล้วจึงทำการขออินเตอร์รัพท์ โดยการส่งสัญญาณ INTR ผ่าน Inverter ไปที่ขา  $\overline{INT}$  ของ CPU เพื่อขอให้ CPU มารับข้อมูลนี้ไปหลังจาก CPU รับข้อมูลนี้ไปแล้ว (8255 ได้รับสัญญาณ  $\overline{RD}$ ) พอร์ตก็จะขอลอนอินเตอร์รัพท์ ทำให้สัญญาณ IBF กลับเป็น “0” เป็นการบอกให้อุปกรณ์ภายนอกได้ทราบว่า พร้อมทั้งจะรับข้อมูลไบต์ต่อไปได้แล้ว

ส่วนในรูปที่ 4.7 เป็นกรณีของเอาต์พุทพอร์ตเมื่อ CPU ต้องการส่งข้อมูลให้อุปกรณ์ภายนอก โดยการส่งสัญญาณ  $\overline{WR}$  แก่ 8255 ให้รับข้อมูลไปไว้ที่รีจิสเตอร์บัฟเฟอร์ โดยพอร์ตจะรับข้อมูลไว้แล้วส่งสัญญาณ  $\overline{OBF}$  ไปบอกอุปกรณ์ภายนอกให้มารับข้อมูลไป และหลังจากที่อุปกรณ์ภายนอกรับข้อมูลไปแล้วก็จะตอบรับโดยการส่งสัญญาณ  $\overline{ACK}$  แก่ 8255 ทำให้สัญญาณ  $\overline{OBF}$  กลับเป็น “1” พร้อมทั้งทำให้สัญญาณอินเตอร์รัพท์ เป็น “1” ด้วย ซึ่งจะเป็นการขออินเตอร์รัพท์ ให้ CPU ส่งข้อมูลใหม่ต่อไป

ในกรณีที่ต้องการส่งข้อมูลต่อเนื่องตามกรรมวิธีเดิม แต่ถ้า CPU ยังไม่ต้องการส่งข้อมูลต่อ หรือยังไม่มีข้อมูลก็สามารถสั่งให้พอร์ตขอลอนอินเตอร์รัพท์ได้ (ทำให้ INTR เป็น “0”) ด้วยการส่งแอสเคตไบต์ไปยังพอร์ตควบคุม เป็นการกำหนดให้บิตใด ๆ ของ พอร์ต C เป็นลอจิก “0” หรือ “1” ตามต้องการ มีวิธีการกำหนดดังนี้

บิต 7 เป็น “0” เพื่อแสดงว่าเป็นแอสเคตไบต์

บิต 6 ถึงบิต 4 ไม่ใช่จะให้ เป็นลอจิกใดก็ได้ ปรกติจะให้ เป็นลอจิก “0”

บิต 3 ถึงบิต 1 เป็นการบอกตำแหน่งบิตของพอร์ต C ที่ต้องการอย่างถึงดังนี้

000 = PC0 (บิต 0 ของพอร์ต C)

001 = PC1

010 = PC2

011 = PC3

100 = PC4

101 = PC5

110 = PC6

111 = PC7

บิต 0 ให้บิตใด ๆ ของพอร์ต C ที่กำหนดไว้ (ด้วยบิต 3 ถึงบิต 1) นั้นมีลอจิกเป็น “0” หรือ “1”

เช่นถ้าต้องการให้พอร์ต B ขอลอนอินเตอร์รัพท์ก็คือทำให้ขา PC0 ซึ่งเป็นขา INTR ของพอร์ต B นั้น กลับเป็นลอจิก “0” จะได้แอสเคตไบต์เป็น 00000000 หรือ 00H ในฐาน 16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรับส่งข้อมูลแบบ Handshaking โดยกรรมวิธีขออินเทอร์รัพท์นี้ ถ้าในกรณีที่มี 8255 ทำงานร่วมกันหลายตัวจะทำให้วิธีการขออินเทอร์รัพท์นี้ ยุ่งยากมากเนื่องจากต้องมีกรรมวิธีการจัดลำดับ ความสำคัญเมื่อเกิดมีอุปกรณ์ที่ร้องขออินเทอร์รัพท์พร้อมกันหลาย ๆ ตัว ซึ่งมีเทคนิคหลายแบบทั้งนี้ผู้ที่ใช้ 8255 ทำงานในโหมด 1 นี้ (หรือโหมด 2 ก็ตาม) จะต้องมีความเข้าใจในการทำงาน รวมทั้งมีความรู้ในระบบไมโครคอมพิวเตอร์มากพอสมควร

## -โหมด 2

ในโหมดที่ 2 นี้เป็นการรับส่งข้อมูลในแบบ Handshaking เช่นเดียวกับโหมด 1 แต่พอร์ทที่จะใช้งานในโหมดนี้ได้นั้นมีเพียงเฉพาะพอร์ท A พอร์ทเดียว แต่พอร์ท A ในโหมดนี้สามารถเป็นได้ทั้งอินพุตและเอาต์พุตหรือที่เรียกว่าเป็นพอร์ทแบบสองทิศทาง (Bi-directional) ส่วนสัญญาณที่ใช้ในการทำ Handshaking คือสัญญาณจาก พอร์ท C ซึ่งมีลักษณะตามตารางที่ 3

พอร์ท C	ความหมาย
PC0	I/O
PC1	I/O
PC2	I/O
PC3	INTR <sub>A</sub>
PC4	STB <sub>A</sub>
PC5	IBF <sub>A</sub>
PC6	ACK <sub>A</sub>
PC7	OBF <sub>A</sub>

ตารางที่ 4.3 แสดงสัญญาณ Handshaking ในโหมด 2

ขณะที่โปรแกรมให้พอร์ท A ทำงานในโหมด 2 นี้ เรายังสามารถโปรแกรมให้พอร์ท B นั้นทำงานในโหมด 0 หรือ โหมด 1 ก็ได้ ซึ่งจะทำให้สามารถนำพอร์ท B ไปใช้งานอื่น ๆ ได้อีกโดยที่เป็นอิสระจากกัน

## บทที่ 5

### บทสรุป

จากการที่ได้ศึกษา ออกแบบและทำการสร้าง วงจรต้นแบบขึ้นมาทดลองตรวจสอบไอซี โดยในโครงการในนี้ ได้ทำการออกแบบให้สามารถทดสอบไอซี ได้ตั้งแต่ 14 – 24 ขา และสามารถทดสอบได้ในลักษณะของ ไอซีที่เป็นขาเอาท์พุทที่เป็นแบบ Totem - pole, Open collector, 3 สถานะ ไอซีที่ต้องการสัญญาณพิก้าและไอซีที่เป็นแบบโมโนสเตเบิลได้อีกด้วย ซึ่งการทดสอบไอซีแต่ละประเภทจะมีลักษณะที่แตกต่างกันไปในรายละเอียดบ้าง ซึ่งเป็นข้อจำกัดในการทดสอบไอซีให้ได้จำนวนมากๆ และไม่สามารถหาไอซีทุกเบอร์มาทำการตรวจสอบว่าสามารถตรวจสอบได้ถูกต้อง ดังนั้นจึงใช้วิธีทดสอบไอซีเป็นกลุ่มๆ ออกแบบโปรแกรมให้สามารถทดสอบไอซีในกลุ่มนั้นได้และทำการทดลองเป็นบางเบอร์การทำงานในลักษณะนี้ทำให้สามารถประมาณได้ว่าโปรแกรมที่ทำการเขียนขึ้นนั้นสามารถทดสอบไอซีในกลุ่มได้ทั้งหมด จากนั้นก็ทำให้สามารถสร้าง ฐานข้อมูลในลักษณะเดียวกันขึ้นมาเตรียมไว้สำหรับไอซีตัวอื่นๆ ได้ ซึ่งได้สร้างฐานข้อมูลไว้ทั้งหมด 160 เบอร์ ดังนี้

7400 7401 7402 7403 7404 7405 7406 7407 7408 7409 7410 7411 7412 7413  
 7414 7415 7416 7417 7420 7421 7422 7423 7425 7426 7427 7428 7430 7432 7433  
 7437 7438 7440 7442 7443 7444 7445 7446 7447 7448 7449 7450 7451 7452 7453  
 7454 7455 7460 7461 7462 7463 7464 7465 7470 7471 7472 7473 7474 7475 7477  
 7478 7480 7482 7485 7486 7487 7490 7492 7493 7494 7495 7496 74101 74102  
 74103 74107 74108 74109 74112 74113 74114 74121 74122 74123 74125 74126  
 74128 74132 74133 74135 74136 74137 74138 74139 74140 74141 74145 74147  
 74148 74151 74152 74153 74154 74155 74156 74157 74158 74160 74161 74162  
 74163 74164 74165 74166 74168 74169 74173 74174 74175 74178 74179 74180  
 74183 74190 74191 74192 74193 74194 74195 74221 74240 74241 74242 74243  
 74244 74245 74251 74253 74257 74258 74260 74261 74265 74266 74273 74280  
 74363 74364 74365 74366 74367 74368 74373 74374 74375 74376 74378 74379  
 74386 74390 74393

และได้ทำการทดลองวัดไอซีเบอร์ต่างๆ ที่มีจริงทั้งหมด 60 เบอร์ ดังนี้

7400 7401 7402 7403 7404 7405 7407 7408 7409 7410 7411 7412 7420 7421  
7422 7427 7428 7432 7433 7437 7438 7464 7473 7474 7478 7485 7486 7490  
7495 7496 74107 74112 74113 74114 74121 74122 74125 74126 74138 74139  
74141 74147 74148 74151 74154 74155 74157 74160 74161 74164 74165 74190  
74191 74193 74194 74195 74221 74244 74365 74374

และครอบคลุมกลุ่มของไอซีทุกกลุ่มที่ได้ทำการเขียนโปรแกรมที่ได้เขียนไว้เช่น ไอซีเบอร์  
7400 7402 7404 7408 แทนไอซีในกลุ่มที่มีเอาท์พุทเป็นแบบ Totem pole ไอซีเบอร์ 7401 7405  
7412 แทนไอซีในกลุ่มที่มีเอาท์พุทเป็นแบบ Open collector ไอซีเบอร์ 7474 7478 74107 แทน  
ไอซีในกลุ่มฟลิปฟลอปที่ต้องการสัญญาณนาฬิกา ไอซีเบอร์ 7495 74164 74195 แทนไอซีในกลุ่ม  
ชิพรีจิสเตอร์ที่ต้องการสัญญาณนาฬิกา ไอซีเบอร์ 74121 74122 74221 แทนไอซีแบบโมโนสเตเบิล  
และไอซีเบอร์ 74125 74126 74244 74365 แทนไอซีในกลุ่มที่มีเอาท์พุทแบบสามสถานะ เป็นต้น


การทดลองในขั้นแรกประสบปัญหาเกี่ยวกับวงจรที่ทำการต่อบนแผงทดลองจะพบว่ามีการ  
ต่อวงจรที่ค่อนข้างยุ่งยาก เนื่องจากต้องต่อสายข้อมูลหลายเส้น ดังนั้นเมื่อวงจรเกิดผิดพลาดจึงเป็น  
การยากที่จะตรวจหาเนื่องจากจะพบปัญหาการต่อสายที่ไม่ดีหรือเกิดการ OPEN หรือ SHORT ใน  
บางจุด จึงทำการแก้ปัญหา โดยต่อบนแผ่นวงจรที่มีการบัดกรีที่แน่นหนา บนแผ่นวงจรที่ได้ทำการ  
ออกแบบลายวงจร แยกส่วน ระหว่างชุดไมโครคอนโทรลเลอร์ในตระกูล MCS - 51 และภาค  
ทดสอบจึงทำให้สามารถทดสอบแก้ไขได้ง่ายขึ้น เพื่อให้เกิดประสิทธิภาพสูงสุด โดยในโครงการนี้  
เลือกใช้ เบอร์ 8031 ในการพัฒนาโปรแกรม ได้ทำการเขียนโปรแกรม โดยผ่าน EPROM  
EMULATOR ดังนั้นจึงต้องทำงานผ่านทางคอมพิวเตอร์ การแก้ไขโปรแกรมจึงทำได้โดยสะดวก  
ขึ้นและทำการโปรแกรมลงบนอีพรอมในขั้นสุดท้าย และจากการทำงานพบว่ามีย้อจำกัด ตัวเปรียบ  
เทียบไม่สามารถแยกแยะระดับแรงดันออกมาได้ จะสามารถตรวจสอบได้เฉพาะ ระดับ High หรือ  
Low เท่านั้นเพราะใช้ไอซีชนิด XOR แบบ TTL เป็นตัวเปรียบเทียบจึงทำให้ไม่สามารถตรวจสอบ  
สถานะของไอซีที่ให้แรงดันที่ไม่ตรงกับ TTL ได้ เช่น IC CMOS ทั้งนี้การต่อร่วมกันระหว่างไอซีทั้ง  
สองแบบจะต้องมีการต่อในลักษณะพิเศษขึ้นมาซึ่งเป็นการยุ่งยากเกินไปในที่นี้ นอกจากนี้โครงการ  
ได้ทำการประกอบกล่องเป็นที่เรียบร้อยสามารถใช้งานได้ดีแต่จะมีความไม่สะดวกอยู่บ้างในการ  
ถอดหรือเสียบไอซีที่จะทำการทดสอบลงไปจุดทดสอบ เนื่องจากใช้ Socket IC แบบธรรมดาจึง  
อาจทำให้ขาของไอซีเสียหายได้ถ้ามีการถอดเข้าออกโดยไม่ระมัดระวัง

จากการออกแบบวงจร โดยใช้ลักษณะของการใช้ไมโครคอนโทรลเลอร์มาทำการประมวลผลแทนการอินเตอร์เฟสกับคอมพิวเตอร์โดยตรงทำให้เราได้เครื่องทดสอบไอซีที่สามารถเคลื่อนย้ายได้สะดวก ง่ายต่อการใช้งานเพียงแต่ป้อนเบอร์ให้แก่เครื่องก็จะสามารถทำการทดสอบไอซีได้ทันที แต่จะมีข้อจำกัดบ้าง ที่ไม่สามารถทดสอบไอซีได้จำนวนมากเหมือนกับแบบที่ต่อกับคอมพิวเตอร์ และไม่สามารถให้รายละเอียดของไอซี ออกมาได้ว่า เสียที่เกทหรือขาใด แต่อย่างไรก็ตามไมโครคอนโทรลเลอร์สามารถที่จะติดต่อกับคอมพิวเตอร์ได้ โดยใช้การติดต่อแบบ อนุกรมมาตรฐาน RS232 ซึ่งสามารถที่จะพัฒนาให้เครื่องสั่งการจากคอมพิวเตอร์ได้ซึ่งจะทำให้เครื่องสามารถทำงานได้เกิดประสิทธิภาพมากขึ้นกว่าที่เป็นอยู่ในโอกาสต่อไป



## บรรณานุกรม

1. สุนทร วิฑูอินสุรพจน์, “การโปรแกรมภาษาแอสเซมบลีของไมโครคอนโทรลเลอร์ตระกูล 8051”, บริษัทซีเอ็ดยูเคชั่นจำกัด มหาชน, 198 หน้า , 2537
2. รัชชัย อินทุโส, ไตรภพ อินทุโส, “ไมโครคอนโทรลเลอร์ 8051”, หจก.สำนักพิมพ์ฟิสิกส์เซ็นเตอร์, 173 หน้า
3. ชูชัย ธนสารตั้งเจริญ และคณะ, “การใช้งาน Z80”, หจก.สำนักพิมพ์ฟิสิกส์เซ็นเตอร์,
4. “คู่มือ/ เทียบเบอร์ไอซีทีทีแอล”, บริษัทซีเอ็ดยูเคชั่นจำกัด มหาชน
5. กฤษดา วิสวธีรานนท์, “เรียน/เล่น/ใช้ ไอซีดิจิตอล”, บริษัทซีเอ็ดยูเคชั่นจำกัด มหาชน, 303 หน้า, 2537
6. บริษัท ETT จำกัด, “DOT MATRIX LCD MANUAL”



CPU "8051.TBL"

HOF "INT8"

\*\*\*\*\*MCS-51 INTERNAL REGISTERS\*\*\*\*\*

P1: EQU 90H ;PORT 1

DPH: EQU 83H ;DATA POINTER HIGH

DPL: EQU 82H ;DATA POINTER LOW

SP: EQU 81H ;STACK POINTER

CY: EQU 0D7H ;CARRY FLAG

\*\*\*\*\*INPUT OUTPUT PORT ADDRESS\*\*\*\*\*

PORTA\_0: EQU 0000H ;DATA BUS OF LCD MODULE

PORTB\_0: EQU 0001H ;CONTROL BUS LCD MODULE

PORTC\_0: EQU 0002H ;POWER CONTROL TO IUT

PORTP\_0: EQU 0003H ;CONTROL WORD

PORTA\_1: EQU 9000H ;CONTROL I/O BUFEER

PORTB\_1: EQU 9001H ;-----"-----

PORTC\_1: EQU 9002H ;-----"-----

PORTP\_1: EQU 9003H ;CONTTOL WORD

PORTA\_2: EQU 8000H ;DATA TO IUT

PORTB\_2: EQU 8001H ;-----"-----

PORTC\_2: EQU 8002H ;-----"-----

PORTP\_2: EQU 8003H ;CONTROL WORD

PORTA\_3: EQU 0A000H ;INPUT RESULT

PORTB\_3: EQU 0A001H ;-----"-----

PORTC\_3: EQU 0A002H ;-----"-----

PORTP\_3: EQU 0A003H ;CONTROL WORD

PORTA\_4: EQU 0B000H ;CONTROL R-PULLUP

PORTB\_4: EQU 0B001H ;-----"-----

PORTC\_4: EQU 0B002H ;-----"-----


PORTP\_4: EQU 0B003H ;CONTROL WORD

```

ORG 0000H
SJMP START
ORG 0040H
START:MOV SP,#30H ;MOVE STACK TO NEW LOCATION
MOV R2,#02H
LCALL DELAY
LCALL INITIAL ;INITIAL 8255
LCALL SET ;INITIAL LCD
MAIN1:LCALL DISP ;DISPLAY DEMO
LCALL CHIOCE
SJMP MAIN1

CHIOCE:LCALL INKEY
MOV A,R2
CJNE A,#01H,ENT ;KEY 1 IS PRESS ?
LCALL SEARCH
RET
ENT: CJNE A,#02H,CHIOCE ;KEY 2 IS PRESS ?
LCALL ENTER
MOV A,R7
CJNE A,#00H,OH_NO ;Read result
LCALL DISPPASS
RET
OH_NO: CJNE A,#0FFH,NOLIST ;Read result fail?
LCALL DISPFALL
RET
NOLIST:LCALL DISPUN ;Unlist
RET

```



```

ENTER: LCALL DISPEN      ;Disply plese enter number
      LCALL KEEP         ;Read number from keyboad
      LCALL LIB          ;Libary check typical
      LCALL TYPE         ;Check ic with typical
      RET

```

```

SEARCH:MOV R6,#00H      ;Start with 7400

```

```

CON_1: MOV A,R6

```

```

      CLR C

```

```

      DA A               ;Decimal ajust for number

```

```

      MOV DPL,A         ;Index num .

```

```

      MOV DPH,#20H

```

```

      CLR A

```

```

      MOVC A,@A+DPTR

```

```

      MOV DPL,A

```

```

      MOV A,R6

```

```

      CLR C

```

```

      DA A

```

```

      ANL A,#0F0H

```

```

      CJNE A,#00H,UP1   ;is 7410

```

```

      MOV DPH,#21H

```

```

      AJMP WEGO

```

```

UP1:  CJNE A,#10H,UP2   ;start with 7410 table

```

```

      MOV DPH,#21H

```

```

      AJMP WEGO

```

```

UP2:  MOV DPH,#22H      ;index to 7410 table

```

```

WEGO: LCALL TYPE       ;Test with number

```

```

      MOV A,R7

```

```

      CJNE A,#00H,CON_2 ;Read result pass/fail

```

```

      MOV A,R6

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLR C
DA A
LCALL DISPNUM_PASS ;Show number with test pass
RET ;Return if have data

CON_2: INC R6 ;INCREASE number
MOV A,R6
CJNE A,#0FFH,CON_3 ;Check is all num is test?
LCALL DISPUN_FAIL ;Can not test because fail or unlist
RET

CON_3: SJMP CON_1

```

```

*****
** KEEP NUMBER FROM KEYBORD SAVE AS &20H,&21H,&22H,&23H...**
*****
KEEP:MOV R1,#20H ;Set address for save number
INN: LCALL INKEY ;Scan key
MOV A,R2
CJNE A,#0CH,ENO ;Check key ENTER
RET
ENO: CJNE A,#0AH,DO ;Check key NO
LCALL DEL
SJMP DDD
DO: LCALL CHECK ;Check number is press
MOV @R1,A ;Save for first column number
INC R1 ;Prepare to save next column
LCALL LCDWD ;Show number on LCD
DDD: MOV R2,#2H ;Delay
LCALL DELAY
SJMP INN
RET

```

\*\*\*\*\*\_\*\*\*\*\*

```
LIB: MOV R0,#04H ;4 BIT
      DEC R1
      MOV A,@R1 ;R1 INDEX AT 3 DIGIT
      SWAP A ;USE LOW BYTE
      MOV @R1,A ;
CHAN: MOV A,@R1
      RLC A
      MOV @R1,A ;SAVE
      DEC R1 ;R1 INDEX AT 2 DIGIT
      MOV A,@R1
      RLC A
      MOV @R1,A ;SAVE
      INC R1 ;INDEX AT 3 DIGIT
      DJNZ R0,CHAN ;4 BIT ?
      DEC R1 ;INDEX AT 2 DIGIT
      MOV A,@R1
      MOV DPL,A
      DEC R1 ;INDEX AT 1 DIGIT
      MOV A,@R1
      CJNE A,#34H,IC1
      MOV DPH,#20H
      SJMP DPLOW
IC1: CJNE A,#31H,IC2
      MOV DPH,#25H
      SJMP DPLOW
IC2: MOV DPH,#30H
DPLOW: CLR A
      MOVC A,@A+DPTR
      MOV DPL,A
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

INC R1
MOV A,@R1
ANL A,#0F0H
CJNE A,#00H,I1
MOV A,DPH
CJNE A,#20H,I1
MOV DPH,#21H
RET

```

```

I1: CJNE A,#10H,I2
MOV DPH,#21H
RET

```

```

I2: MOV DPH,#22H
RET

```

\*\*\*\*\*

```

TYPE:LCALL TRANSFER
CJNE A,#0FFH,TOTEM ;CHECK IS UNLIST
MOV R7,#55H
RET

```

```

TOTEM:CJNE A,#00H,OPEN
LCALL TESTTOTEM ;Check with totempole output
RET

```

```

OPEN:CJNE A,#01H,FLIP_E
LCALL TESTOPEN ;Check with open collector output
RET

```

```

FLIP_E:CJNE A,#02H,FLIP_P
LCALL TESTFLIP_E ;Check with flip-flop edge clock output
RET

```

```

FLIP_P:CJNE A,#03H,UNLIST
LCALL TESTFLIP_P ;Check with flip-flop pulse clock output
RET

```

UNLIST:MOV R7,#55H ;IC is unlist

RET

\*\*\*\*\*

TESTTOTEM:LCALL TRANFER

MOV R0,A ;SAVE LOOP

LCALL TRANFER

MOV R1,A ;SAVE VCC PIN

LCALL IOPIN ;SET INPUT / OUTPUT FOR BUFFER

LCALL UNCONNECT ;UNCONNECT R-PULL UP

LCALL TESTDATA ;TEST DATA TO IC UNDER TEST

RET

TESTOPEN:LCALL TRANFER

MOV R0,A ;SAVE LOOP

LCALL TRANFER

MOV R1,A ;SAVE VCC PIN

LCALL IOPIN ;SET INPUT / OUTPUT FOR BUFFER

LCALL PULLUP ;SET R - PULL UP

LCALL TESTDATA ;TEST DATA TO IC UNDER TEST

RET

\*\*\*\*\*

\*\*\*\* TEST FLIP-FLOP WITH EDGE

\*\*\*\*\*

TESTFLIP\_E:LCALL TRANFER

MOV R0,A ;SAVE LOOP

LCALL TRANFER

MOV R1,A ;SAVE VCC PIN

LCALL IOPIN ;SET INPUT / OUTPUT FOR BUFFER

LCALL TRANFER ;PRESET

PUSH DPH

PUSH DPL

```

MOV DPTR,#PORTB_2
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANFER ;PRESET
PUSH DPH
PUSH DPL
MOV DPTR,#PORTC_2
MOVX @DPTR,A
LCALL POWER
LCALL DELAY_1
MOV DPTR,#PORTB_3
MOVX A,@DPTR
ANL A,#0F6H
CJNE A,#00H,FAIL_E_1
MOV DPTR,#PORTC_3
MOVX A,@DPTR
CJNE A,#00H,FAIL_E_1
LCALL NOPOWER
POP DPL
POP DPH
LCALL TRANFER ;CLR
PUSH DPH
PUSH DPL
MOV DPTR,#PORTB_2
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANFER ;CLR
PUSH DPH
PUSH DPL
MOV DPTR,#PORTC_2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX @DPTR,A
LCALL POWER
LCALL DELAY_1
MOV DPTR,#PORTB_3
MOVX A,@DPTR
ANL A,#0F6H
CJNE A,#00H,FAIL_E
MOV DPTR,#PORTC_3
MOVX A,@DPTR
CJNE A,#00H,FAIL_E
POP DPL
POP DPH
SJMP TESTCON_E

```

```

FAIL_E_1: SJMP FAIL_E

```

```

TESTCON_E: LCALL TRANFER ;DATA

```

```

PUSH DPH

```

```

PUSH DPL

```

```

MOV DPTR,#PORTB_2

```

```

MOVX @DPTR,A

```

```

POP DPL

```

```

POP DPH

```

```

LCALL TRANFER ;DATA

```

```

PUSH DPH

```

```

PUSH DPL

```

```

MOV DPTR,#PORTC_2

```

```

MOVX @DPTR,A

```

```

POP DPL

```

```

POP DPH

```

```

LCALL TRANFER ;CLOCK

```

```

PUSH DPH

```

```

PUSH DPL

```

```

MOV DPTR,#PORTB_2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

POP DPL
POP DPH
LCALL TRANFER      ;CLOCK

PUSH DPH
PUSH DPL
MOV DPTR,#PORTC_2
MOVX @DPTR,A
LCALL DELAY_1
MOV DPTR,#PORTB_3
MOVX A,@DPTR
ANL A,#0F6H
CJNE A,#00H,FAIL_E
MOV DPTR,#PORTC_3
MOVX A,@DPTR
CJNE A,#00H,FAIL_E
POP DPL
POP DPH
DJNZ R0,TESTCON_E
MOV R7,#00H
RET

```

```

FAIL_E:LCALL NOPOWER

```

```

POP DPL
POP DPH
MOV R7,#0FFH
RET

```

```

;*****
;****          TEST FLIP-FLOP WITH PULSE  CLOCK
;*****

```

```

TESTFLIP_P:LCALL TRANFER

```

```

MOV R0,A      ;SAVE LOOP
LCALL TRANFER

```

```

MOV R1,A                ;SAVE VCC PIN
LCALL IOPIN            ;SET INPUT / OUTPUT FOR BUFFER
LCALL TRANFER         ;CLR
PUSH DPH
PUSH DPL
MOV DPTR,#PORTB_2
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANFER         ;CLR
PUSH DPH
PUSH DPL
MOV DPTR,#PORTC_2
MOVX @DPTR,A
LCALL POWER
LCALL DELAY_1
MOV DPTR,#PORTB_3
MOVX A,@DPTR
ANL A,#0F6H
CJNE A,#00H,FAIL_P_1
MOV DPTR,#PORTC_3
MOVX A,@DPTR
CJNE A,#00H,FAIL_P_1
POP DPL
POP DPH
SJMP TESTCON_P

```

```

FAIL_P_1: SJMP FAIL_P

```

```

TESTCON_P: LCALL TRANFER         ;DATA1

```

```

PUSH DPH

```

```

PUSH DPL

```

```

MOV DPTR,#PORTB_2

```

```


MOVX @DPTR,A

```

```

POP DPL
POP DPH
LCALL TRANFER          ;DATA1
PUSH DPH
PUSH DPL
MOV DPTR,#PORTC_2
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANFER          ;CLOCK_0_1
PUSH DPH
PUSH DPL
MOV DPTR,#PORTB_2
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANFER          ;CLOCK_0_1
PUSH DPH
PUSH DPL
MOV DPTR,#PORTC_2
MOVX @DPTR,A
POP DPL
POP DPH
TTY: LCALL TRANFER      ;CLOCK_0_1_0
PUSH DPH
PUSH DPL
MOV DPTR,#PORTB_2
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANFER          ;CLOCK_0_1_0
PUSH DPH

```



```

PUSH DPL
MOV DPTR,#PORTC_2
MOVX @DPTR,A
LCALL DELAY_1
MOV DPTR,#PORTB_3 ;read
MOVX A,@DPTR
ANL A,#0F6H
CJNE A,#00H,FAIL_P
MOV DPTR,#PORTC_3
MOVX A,@DPTR
CJNE A,#00H,FAIL_P
POP DPL
POP DPH
DJNZ R0,TTY
MOV R7,#00H
RET

```

FAIL\_P:LCALL NOPOWER

```

POP DPL
POP DPH
MOV R7,#0FFH
RET

```

IOPIN:LCALL TRANSFER

```

PUSH DPH
PUSH DPL
MOV DPTR,#PORTB_1
MOVX @DPTR,A
POP DPL
POP DPH
LCALL TRANSFER
PUSH DPH
PUSH DPL

```

```
MOV DPTR,#PORTC_1
MOVX @DPTR,A
POP DPL
POP DPH
RET
```

PULLUP: PUSH DPH

```
PUSH DPL
MOV DPTR,#PORTP_4
MOV A,#80H
MOVX @DPTR,A
```


MOV A,#0FFH

```
MOV DPTR,#PORTB_4
MOVX @DPTR,A
MOV DPTR,#PORTC_4
MOVX @DPTR,A
POP DPL
POP DPH
```

RET

PULLDOWN: PUSH DPH

```
PUSH DPL
MOV DPTR,#PORTP_4
MOV A,#80H
MOVX @DPTR,A
MOV A,#00H
MOV DPTR,#PORTB_4
MOVX @DPTR,A
MOV DPTR,#PORTC_4
MOVX @DPTR,A
POP DPL
POP DPH
```



RET

UNCONNECT:PUSH DPH

PUSH DPL

MOV DPTR,#PORTP\_4

MOV A,#9BH

MOVX @DPTR,A

POP DPL

POP DPH

RET

TESTDATA:LCALL TRANFER

PUSH DPH

PUSH DPL

MOV DPTR,#PORTB\_2

MOVX @DPTR,A

POP DPL

POP DPH

LCALL TRANFER

PUSH DPH

PUSH DPL

MOV DPTR,#PORTC\_2

MOVX @DPTR,A

LCALL POWER

LCALL DELAY\_1

MOV DPTR,#PORTB\_3

MOVX A,@DPTR

ANL A,#0F6H

CJNE A,#00H,FAIL

MOV DPTR,#PORTC\_3

MOVX A,@DPTR

CJNE A,#00H,FAIL

LCALL NOPOWER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
POP DPL
POP DPH
DJNZ R0,TESTDATA
MOV R7,#00H
RET
```

```
FAIL:LCALL NOPOWER
```

```
POP DPL
POP DPH
MOV R7,#0FFH
RET
```

```
POWER:MOV DPTR,#PORTC_0
```

```
MOV A,R1
MOVX @DPTR,A
RET
```

```
NOPOWER:MOV DPTR,#PORTC_0
```

```
MOV A,#0FFH
MOVX @DPTR,A
RET
```

```
;
```

```
*****
```

```
; TRANSFER DATA
```

```
*****
```

```
TRANSFER:CLR A
```


```
MOVC A,@A+DPTR
INC DPTR
RET
```

```
*****
```

```
;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
*****
;
;
*****
;*** DEL LEFT CURSOR ****
;
*****
;
DEL: MOV A,R1
      CJNE A,#20H,NDEL
      SJMP DD
NDEL: DEC R1
      MOV A,#10H
      LCALL LCDWI
      MOV A,#20H
      LCALL LCDWD
      MOV A,#10H
      LCALL LCDWI
DD: RET
;
;
*****
;
*****
;*** Rountein to initial 8255 ****
;
*****
;
INITIAL:MOV DPTR,#PORTP_0
          MOV A,#80H ;PORT A,B,C OUTPUT MODE0
          MOVX @DPTR,A
          MOV DPTR,#PORTP_1 ;U2 IO CONTROL
          MOV A,#80H ;PORT A,B,C OUTPUT MODE0
          MOVX @DPTR,A
          MOV DPTR,#PORTP_2 ;U2 DATA TO IUT
          MOV A,#80H ;PORT A,B,C OUTPUT MODE0
```



```

MOVX @DPTR,A
MOV DPTR,#PORTP_4
MOV A,#80H ;PORT A,B,C OUTPUT MODE0
MOVX @DPTR,A
MOV DPTR,#PORTP_3
MOV A,#9bh ;PORT A,B,C INPUT MODE0
MOVX @DPTR,A
MOV DPTR,#PORTA_1
MOV A,#55H
MOVX @DPTR,A
INC DPTR
MOVX @DPTR,A
INC DPTR
MOVX @DPTR,A
MOV DPTR,#PORTA_2
MOV A,#55H
MOVX @DPTR,A
INC DPTR
MOVX @DPTR,A
INC DPTR
MOVX @DPTR,A
MOV DPTR,#PORTA_4
MOV A,#55H
MOVX @DPTR,A
INC DPTR
MOVX @DPTR,A
INC DPTR
MOVX @DPTR,A
RET

```



```

*****
;
;
*****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

\*\*\*\*\* Set lcd module

\*\*\*\*

```
*****  
; ;  
SET: MOV A,#38H ;FUNCTION SET 8 BIT 2 ROW  
LCALL LCDWI  
MOV A,#0EH ;DISPLAY ON DON'T BLINK  
LCALL LCDWI  
RET  
*****  
; ;  
*****  
; ;  
*****
```

\*\*\* Display demo

\*\*\*\*

```
*****  
; ;  
DISP:MOV DPTR,#DIS1 ;Welcome to KMITL,IC TTI TESTER  
LCALL ROW1 ;SET ADDRESS ROW1  
MOV R2,#20 ;16 CHAR  
NON1:LCALL LCDLDS1 ;WRITE  
DJNZ R2,NON1 ;FINISH 16 CHAR?  
LCALL ROW2 ;SET ROW2  
MOV R2,#20 ;16 CHAR  
NON2:LCALL LCDLDS1 ;WRITE  
DJNZ R2,NON2 ;FINISH?  
MOV R2,#0FH  
LCALL DELAY  
MOV A,#01H ;CLEAR  
LCALL LCDWI  
MOV DPTR,#DIS2 ;Plese select 1 or 2  
LCALL ROW1  
MOV R2,#20  
NON3:LCALL LCDLDS1  
DJNZ R2,NON3
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL ROW2

MOV R2,#20

NON4: LCALL LCDLDS1

DJNZ R2, NON4

MOV R2, #0FH

LCALL DELAY

MOV A, #01H

LCALL LCDWI

LCALL SET

MOV DPTR, #DIS3 ;1:FOR SEARCH ,2:FOR ENTER

LCALL ROW1

MOV R2, #20

NON5: LCALL LCDLDS1

DJNZ R2, NON5

LCALL ROW2

MOV R2, #20

NON6: LCALL LCDLDS1

DJNZ R2, NON6

MOV R2, #02H

LCALL DELAY

RET

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\* DISPLAY ENTER NUMBER FOR TEST \*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

DISPEN: MOV A, #01H ;CLEAR

LCALL LCDWI

MOV DPTR, #DIS4 ;PLEASE ENTER NUM

LCALL ROW1 ;NO:

MOV R2, #20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NON7: LCALL LCDLDS1

DJNZ R2, NON7

LCALL ROW2

MOV R2, #04

NON8: LCALL LCDLDS1

DJNZ R2, NON8

MOV R2, #5

LCALL DELAY

RET

\*\*\*\*\*

DISPUN: MOV DPTR, #DIS5 ; UNLIST PLEASE

LCALL ROW1 ; ENTER NEW NUMBER

MOV R2, #20

NON9: LCALL LCDLDS1

DJNZ R2, NON9

LCALL ROW2

MOV R2, #20

NON10: LCALL LCDLDS1

DJNZ R2, NON10

MOV R2, #10

LCALL DELAY

RET

DISPPASS: MOV DPTR, #DIS6 ; IC UNDER TEST

LCALL ROW1 ; IS PASS

MOV R2, #20

NON11: LCALL LCDLDS1

DJNZ R2, NON11

LCALL ROW2

MOV R2, #20

NON12: LCALL LCDLDS1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DJNZ R2, NON12  
MOV R2, #15H  
LCALL DELAY  
RET

DISPFAIL: MOV DPTR, #DIS7 ; IC UNDER TEST  
LCALL ROW1 ; IS FAIL

MOV R2, #20

NON13: LCALL LCDLDS1

DJNZ R2, NON13

LCALL ROW2

MOV R2, #20

NON14: LCALL LCDLDS1

DJNZ R2, NON14

MOV R2, #15H

LCALL DELAY

RET

DISPUN\_FAIL: MOV A, #01H

LCALL LCDWI

MOV DPTR, #DIS10

LCALL ROW1

MOV R2, #20

NON15: LCALL LCDLDS1

DJNZ R2, NON15

LCALL ROW2

MOV R2, #20

NON16: LCALL LCDLDS1

DJNZ R2, NON16

MOV R2, #10

LCALL DELAY



RET

DISPNUM\_PASS:

MOV A,#01H

LCALL LCDWI

MOV DPTR,#DIS11

LCALL ROW1

MOV R2,#20

NON17:LCALL LCDLDS1

DJNZ R2,NON17

LCALL ROW2

MOV R2,#6

NON18:LCALL LCDLDS1

DJNZ R2,NON18

MOV A,R6

CLR C

DA A

RR A

RR A

RR A

RR A

ANL A,#0FH

ADD A,#30H

LCALL LCDWD

MOV A,R6

CLR C

DA A

ANL A,#0FH

ADD A,#30H

LCALL LCDWD

MOV R2,#20

LCALL DELAY



RET

\*\*\*\*\*  
;

\*\*\*\*\*  
;

\*\*\*\* Shift left \*\*\*\*

\*\*\*\*\*  
;

SHIFTL: MOV R5,#20 ;16 CHAR

SHIF: MOV A,#18H ;SHIFT

LCALL LCDWI

MOV R2,#1

LCALL DELAY

DJNZ R5,SHIF ;16 CHAR SHIF?

MOV A,#01H

LCALL LCDWI

RET

\*\*\*\*\*  
;

\*\*\*\*\*  
;

Set address of ddram

\*\*\*\*\*  
;

ROW1: MOV A,#80H

LCALL LCDLDS

RET

ROW2: MOV A,#0C0H

LCALL LCDLDS

RET

\*\*\*\*\*  
;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

\*\*\*\*\*

LCDLDS: PUSH DPH

PUSH DPL

LCALL LCDWI

POP DPL

POP DPH

RET

LCDLDS1: CLR A

MOVC A, @A+DPTR

PUSH DPH

PUSH DPL

LCALL LCDWD

POP DPL

POP DPH

INC DPTR

RET

LCDWI: MOV DPTR, #PORTA\_0

MOVX @DPTR, A

MOV DPTR, #PORTB\_0

MOVX A, @DPTR

MOV A, #0H

MOVX @DPTR, A

MOV A, #04H

MOVX @DPTR, A

MOV A, #0H

MOVX @DPTR, A

MOV A, #0

LCDWI1: DEC A

JNZ LCDWI1

RET



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCDWD:MOV DPTR,#PORTA\_0

MOVX @DPTR,A

MOV DPTR,#PORTB\_0

MOVX A,@DPTR

MOV A,#01H

MOVX @DPTR,A

MOV A,#05H

MOVX @DPTR,A

MOV A,#01H

MOVX @DPTR,A

MOV A,#0

LCDWD1:DEC A

JNZ LCDWD1

RET

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

\*\*\*\*\*

INKEY:MOV P1,#0FFH ;SET P1

MOV R7,#4 ;COUNT NUMBER OF ROW

MOV R0,#11111110B ;START SCAN PATTERN

MOV R2,#00H ;KEY VALUE=0

FROM: SETB C ;SET CARRY FLAG=1

MOV P1,R0 ;SCAN ROW

MOV A,R0

RLC A

MOV R0,A

MOV A,P1 ;GET KEY VALUE

ORL A,#10001111B ;ANY KEY IS PRESS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CJNE A,#11111111B,FCOL ;JUMP IF PRESS
MOV A,R2 ;UPDATE R2 FOR NEXT ROW
ADD A,#3
MOV R2,A
DJNZ R7,FROW
SJMP INKEY

```

```

;
FCOL: RLC A ;SET CARRY =1

```

```

MOV R3,#3 ;SEE 3 BIT

```

```

LOOK: INC R2 ;INC KEY NUMBER

```

```

RLC A

```

```

JNC DONE ;DONE UNTIL C=0

```

```

DJNZ R3,LOOK ;GO UNTIL FINISH

```

```

DONE: RET

```

```

;

```

```

;*****
;*****
;** SUB ROUTEIN CHECK KEY **
;*** INPUT R2,OUTPUT A ****
;*****

```

```

CHECK: MOV A,R2

```

```

TEN: CJNE A,#0AH,ELEVEN

```

```

MOV A,#24H

```

```

RET

```

```

ELEVEN: CJNE A,#0BH,TWEL

```

```

CLR A

```

```

TWEL: ADD A,#30H

```

```

RET

```

```

;*****
;*****
;*****
;*****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DELAY\_1: CLR A

DE\_1: DEC A

JNZ DE\_1

RET

DELAY: MOV R3, #0C3H

DELAY1: MOV R4, #0FFH

DJNZ R4, \$

DJNZ R3, DELAY1

DJNZ R2, DELAY

RET

\*\*\*\*\*

DIS1: DFB " WELCOME TO KMITL "

DFB " IC. TTL TESTER "

DIS2: DFB " PLEASE ENTER 1 OR 2 "

DFB " FOR SELECT "

DIS3: DFB " 1:FOR SEARCH "

DFB " 2:FOR ENTER "

DIS4: DFB " PLEASE ENTER NUM "

DFB "NO: "

DIS5: DFB " UNLIST PLEASE "

DFB " ENTER NEW NUMBER "

DIS6: DFB " DEVICE UNDER "

DFB " TEST IS ##PASS## "

DIS7: DFB " DEVICE UNDER "

DFB " TEST IS ##FAIL## "

DIS8: DFB " Paisarn Sriputta "

DFB " 39013168 "

DIS9: DFB " Alongkot Pholyiam "

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DFB " 39013186 "

DIS10: DFB " IC UNDER TEST IS "

DFB " FAIL OR UNLIST "

DIS11: DFB " NUMBER OF IC "

DFB " IS 74"

ORG 2000H

DFB 00H,0DH,1AH,27H,34H,3DH,46H,47H,50H,5DH

ORG 2010H

DFB 6AH,7FH,94H,0A9H,0CEH,0D7H,0ECH,0F5H,46H,46H

ORG 2020H

DFB 00H,25H,4AH,0FFH,0FFH,0FFH,0FFH,6FH,0FFH,0FFH

ORG 2030H

DFB 0FFH,0FFH,84H,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH

ORG 2040H

DFB 0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH

ORG 2050H

DFB 0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH

ORG 2060H

DFB 0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH

ORG 2070H

DFB 0FFH,0FFH,0FFH,0FFH,95H,0FFH,0FFH,0FFH,0A7H,0FFH

ORG 2080H

DFB 0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0COH,0FFH,0FFH,0FFH

ORG 2090H

DFB 0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH,0FFH

ORG 20FFH

DFB 0FFH

ORG 2100H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- n00:DFB 00H,04H,30H,0B4H,1EH,4BH,0A1H,0DBH,0A7H,6FH,0B9H,0BFH,1EH  
n01:DFB 01H,04H,30H,0E9H,0B5H,1FH,0AH,7FH,9AH,9FH,2FH,0EBH,0B5H  
n02:DFB 00H,04H,30H,0E0H,0B5H,1FH,0AH,6BH,90H,8BH,25H,0EBH,0B5H  
n03:DFB 01H,04H,30H,0B4H,1EH,4BH,0A1H,0DBH,0A7H,6FH,0B9H,0BFH,1EH  
n04:DFB 00H,02H,30H,54H,15H,0ABH,0AAH,5FH,15H  
n05:DFB 01H,02H,30H,54H,15H,0ABH,0AAH,5FH,15H  
n06:DFB 01H,02H,30H,54H,15H,0ABH,0AAH,5FH,15H  
n07:DFB 01H,02H,30H,54H,15H,0BH,00H,0FFH,0BFH  
n08:DFB 00H,04H,30H,0B4H,1EH,0BH,00H,9BH,06H,2FH,18H,0FFH,0BFH  
n09:DFB 01H,04H,30H,0B4H,1EH,0BH,00H,9BH,06H,2FH,18H,0FFH,0BFH  
n10:DFB 00H,08H,30H,0D4H,1FH,2BH,0A0H,3BH,0A5H,0ABH,0AAH,0BBH,0AFH  
DFB 6FH,0B0H,7FH,0B5H,0EFH,0BAH,0DFH,1FH  
n11:DFB 00H,08H,30H,0D4H,1FH,0BH,00H,1BH,05H,8BH,0AH,9BH,0FH  
DFB 4FH,10H,5FH,15H,0CFH,1AH,0FFH,0BFH  
n12:DFB 01H,08H,30H,0D4H,1FH,2BH,0A0H,3BH,0A5H,0ABH,0AAH,0BBH,0AFH  
DFB 6FH,0B0H,7FH,0B5H,0EFH,0BAH,0DFH,1FH  
n13:DFB 00H,0FH,30H,0B4H,1EH,4BH,0A1H,4BH,0B5H,4BH,0ABH,4BH,0BFH,0EBH,0A1H  
DFB 0EBH,0B5H,0EBH,0ABH,0EBH,0BFH,5FH,0A1H,5FH,0B5H,5FH,0ABH,5FH,0BFH  
DFB 0FFH,0A1H,0FFH,0B5H,0FFH,0ABH,0FFH,0BFH  
n14:DFB 00H,02H,30H,54H,15H,0ABH,0AAH,5FH,15H  
n15:DFB 01H,08H,30H,0D4H,1FH,0BH,00H,1BH,05H,8BH,0AH,9BH,0FH  
DFB 4FH,10H,5FH,15H,0CFH,1AH,0FFH,0BFH  
n16:DFB 01H,02H,30H,54H,15H,0ABH,0AAH,5FH,15H  
n17:DFB 01H,02H,30H,54H,15H,0BH,00H,0FFH,0BFH  
n20:DFB 00H,0FH,30H,0B4H,1EH,4BH,0A1H,4BH,0B5H,4BH,0ABH,4BH,0BFH,0EBH,0A1H  
DFB 0EBH,0B5H,0EBH,0ABH,0EBH,0BFH,5FH,0A1H,5FH,0B5H,5FH,0ABH,5FH,0BFH  
DFB 0FFH,0A1H,0FFH,0B5H,0FFH,0ABH,0FFH,0BFH  
n21:DFB 00H,0FH,30H,0B4H,1EH,4BH,01H,4BH,15H,4BH,0BH,4BH,1FH,0EBH,01H  
DFB 0EBH,15H,0EBH,0BH,0EBH,1FH,5FH,01H,5FH,15H,5FH,0BH,5FH,1FH  
DFB 0FFH,01H,0FFH,15H,0FFH,0BH,0FFH,1FH  
n22:DFB 01H,0FH,30H,0B4H,1EH,4BH,0A1H,4BH,0B5H,4BH,0ABH,4BH,0BFH,0EBH,0A1H  
DFB 0EBH,0B5H,0EBH,0ABH,0EBH,0BFH,5FH,0A1H,5FH,0B5H,5FH,0ABH,5FH,0BFH  
DFB 0FFH,0A1H,0FFH,0B5H,0FFH,0ABH,0FFH,0BFH  
n23:DFB 00H,08H,20H,0FEH,1FH,0B7H,0BEH,0BDH,3EH,43H,0A1H,49H,21H,47H,11H,0C3H,03H,  
DFB 63H,09H,53H,05H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

n25:DFB 00H,07H,30H,0FDH,1FH,02H,0A0H,0B6H,0BEH,42H,0A1H,46H,11H,0C2H,03H,62H,09H,  
DFB 52H,05H

n26:DFB 00H,04H,30H,0B4H,1EH,4BH,0A1H,0DBH,0A7H,6FH,0B9H,0BFH,1EH

n27:DFB 00H,08H,30H,0D4H,1FH,2BH,0A0H,1BH,05H,8BH,0AH,9BH,0FH  
DFB 4FH,10H,5FH,15H,0CFH,1AH,0DFH,1FH

n28:DFB 00H,04H,30H,0E9H,0B5H,16H,0AH,62H,90H,82H,25H,0E2H,0B5H

n30:DFB 00H,09H,30H,0EDH,8DH,0E6H,8DH,0E2H,0ADH,66H,0ADH,0A6H,0ADH,0E6H,0A5H,  
DFB 0E6H,0A9H,0E6H,2DH,0E6H,0ACH,0C6H,0ACH

n32:DFB 00H,04H,30H,0B4H,1EH,0BH,00H,0DBH,0A7H,6FH,0B9H,0FFH,0BFH

n33:DFB 01H,04H,30H,0E9H,0B5H,16H,0AH,62H,90H,82H,25H,0E2H,0B5H

n37:DFB 00H,04H,30H,0B4H,1EH,4BH,0A1H,0DBH,0A7H,6FH,0B9H,0BFH,1EH

n38:DFB 01H,04H,30H,0B4H,1EH,4BH,0A1H,0DBH,0A7H,6FH,0B9H,0BFH,1EH

n40:DFB 00H,0FH,30H,0B4H,1EH,4BH,0A1H,4BH,0B5H,4BH,0ABH,4BH,0BFH,0EBH,0A1H  
DFB 0EBH,0B5H,0EBH,0ABH,0EBH,0BFH,5FH,0A1H,5FH,0B5H,5FH,0ABH,5FH,0BFH  
DFB 0FFH,0A1H,0FFH,0B5H,0FFH,0ABH,0FFH,0BFH

n42:DFB 00H,0BH,20H,32H,01H,0C5H,0BEH,0CBH,0BEH,5DH,0BEH,9FH,0BEH,0EDH,0B6H,0EFH,  
DFB 0BAH,0FDH,3EH,0FFH,9EH,0CDH,0AFH,0CFH,0BDH,0DDH,0BFH

n43:DFB 00H,0BH,20H,32H,01H,0D7H,0BEH,0E9H,0BEH,6FH,0BFH,0BDH,0BFH,0FFH,0B6H,0CDH,  
DFB 0BBH,0CFH,3FH,0DDH,9FH,0DFH,0AFH,0EDH,0BDH,0EFH,0BFH

n44:DFB 00H,0BH,20H,32H,01H,0D5H,0BEH,0F9H,0BEH,7FH,0BEH,0AFH,0BEH,0EDH,0B6H,0EDH,  
DFB 0BBH,0EFH,3FH,0FFH,9FH,0FDH,0AFH,0DDH,0BDH,0DFH,0BFH

n45:DFB 01H,0BH,20H,32H,01H,0C5H,0BEH,0CBH,0BEH,5DH,0BEH,9FH,0BEH,0EDH,0B6H,0EFH;  
DFB 0BAH,0FDH,3EH,0FFH,9EH,0CDH,0AFH,0CFH,0BDH,0DDH,0BFH

n46:DFB 01H,12H,20H,0CCH,8CH,41H,00H,0B3H,33H,0D1H,08H,0F3H,0B0H,0CBH,02H,0CBH,  
DFB 0A0H,0E5H,30H,0C5H0A1H,0EDH,01H,0DFH,0B0H,0C1H,04H,0C1H,0B4H,0EBH,  
DFB 07H,0EBH,0A5H,0E5H,36H,0C5H,0A7H,0EDH,07H,0FFH,0B7H

n47:DFB 01H,12H,20H,0CCH,8CH,41H,00H,0B3H,33H,0D1H,08H,0F3H,0B0H,0CBH,02H,0CBH,  
DFB 0A0H,0E5H,30H,0C5H0A1H,0EDH,01H,0DFH,0B0H,0C1H,04H,0C1H,0B4H,0EBH,  
DFB 07H,0EBH,0A5H,0E5H,36H,0C5H,0A7H,0EDH,07H,0FFH,0B7H

n48:DFB 00H,11H,20H,0CCH,8CH,73H,33H,81H,00H,0E3H,3BH,0C1H,83H,0F9H,31H,0F9H,93H,  
DFB 0D7H,03H,0F7H,92H0DFH,32H,0EDH,83H,0F3H,37H,0F3H,87H,0D9H,34H,0D9H,  
DFB 96H,0D7H,05H,0F7H,94H,0DFH,34H,0CDH,84H

n49:DFB 01H,11H,30H,0CDH,0CH,02H,00H,52H,0B3H,42H,16H,66H,23H,66H,37H,0F2H,12H,0F2H,  
DFB 35H,0F3H,0B0H0C6H,17H,72H,0BBH,72H,1FH,66H,0A8H,66H,3CH,0F2H,0AH,  
DFB 0F2H,0ADH,0F6H,0B8H,0C6H,0CH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

n50:DFB 00H,07H,30H,0FDH,1FH,22H,0A0H,02H,81H,72H,0A6H,0A6H,0B8H,22H,1EH,0F6H,00H,  
DFB 0D6H,1FH

n51:DFB 00H,08H,30H,0FDH,1FH,72H,0ABH,96H,3DH,0E6H,22H,0F6H,08H,12H,1FH,0F6H,1FH,  
DFB 62H,0B6H,96H,0ABH

n52:DFB 00H,06H,30H,0FDH,1FH,02H,00H,02H,30H,32H,20H,02H,23H,42H,2CH,86H,20H

n53:DFB 00H,08H,30H,0FDH,1FH,22H,20H,02H,01H,72H,26H,0A6H,38H,36H,00H,0E2H,00H,42H,  
DFB 0CH,42H,12H

n54:DFB 00H,08H,30H,0FDH,1FH,02H,80H,92H,8FH,0D2H,95H,66H,9AH,86H,00H,42H,0CH,02H,  
DFB 13H,32H,00H

n55:DFB 00H,08H,30H,0FDH,0BH,02H,20H,0F2H,29H,76H,2AH,96H,2BH,0E6H,23H,0C6H,08H,32H,  
DFB 03H,0F6H,0BH

n60:DFB 00H,06H,30H,0DDH,0ACH,22H,10H,0F2H,0B4H,76H,0B8H,0B6H,3CH,0E6H,9CH,0D6H,,  
DFB 0AFH

n61:DFB 00H,05H,30H,0FDH,8DH,02H,00H,0F2H,84H,56H,89H,0A6H,0DH,0F6H,0BFH

n62:DFB 00H,09H,30H,0FDH,1FH,02H,80H,92H,8FH,0D2H,95H,66H,9AH,86H,20H,42H,2CH,02H,  
DFB 33H,32H,20H,0F6H,3FH

n63:DFB 00H,02H,30H,1DH,1EH,02H,00H,0F6H,0BFH

n64:DFB 00H,0AH,30H,0FDH,9FH,02H,20H,72H,0A7H,76H,0A6H,96H,0B9H,0A6H,3DH,36H,01H,  
DFB 0C2H,00H,02H,8CH,02H,12H,0F6H,9FH

n65:DFB 01H,0AH,30H,0FDH,9FH,02H,20H,72H,0A7H,76H,0A6H,96H,0B9H,0A6H,3DH,36H,  
DFB 01H,0C2H,00H,02H,8CH,02H,12H,0F6H,9FH

n70:DFB 02H,04H,30H,0F9H,1FH,82H,20H,12H,80H,92H,94H,0B2H,94H,0D2H,98H,0F2H,38H,92H,  
DFB 27H,0B2H,87H,0D2H,8BH,0F2H,2BH

n71:DFB 03H,03H,30H,0F9H,1FH,12H,80H,92H,80H,0B2H,80H,92H,80H,0F2H,8CH,0D2H,2CH,  
DFB 0B2H,33H,92H,93H

n72:DFB 03H,04H,30H,0F9H,1FH,12H,80H,92H,80H,0B2H,80H,92H,80H,0F2H,8CH,0D2H,2CH,  
DFB 0B2H,33H,92H,93H,0F2H,9FH,0D2H,3FH

n73:DFB 03H,04H,40H,0C6H,0C6H,14H,2CH,52H,6AH,94H,0ACH,90H,0A8H,96H,0ECH,0A2H,0D8H,  
DFB 0E4H,9EH,0D0H,0AAH,0D6H,0EEH,0E2H,0DAH

n74:DFB 02H,02H,30H,0F4H,0BH,1FH,14H,0BH,0AAH,1FH,0AAH,5FH,0ABH,0BFH,0A2H,0FFH,1FH

n75:DFB 00H,03H,20H,0E4H,84H,78H,4AH,0E7H,0BCH,03H,38H

n77:DFB 00H,03H,0EDH,84H,60H,08H,0F6H,0BCH,12H,38H

n78:DFB 02H,04H,30H,34H,3BH,0ABH,80H,5BH,06H,7BH,16H,7BH,06H,7BH,1FH,0BBH,8BH,0BFH,  
DFB 0B2H,7FH,26H,7FH,3FH,0BFH,0AFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

n80:DFB 00H,08H,30H,0FDH,33H,86H,8BH,86H,3CH,32H,0FH,32H,0B0H,0C6H,0FH,0C6H,0B0H,  
DFB 72H,83H,72H,34H

n82:DFB 00H,06H,40H,0DBH,0F4H,00H,08H,0E0H,08H,0A6H,08H,50H,0EH,16H,0EH,0F6H,0EH

n85:DFB 00H,0BH,20H,0FEH,33H,03H,08H,09H,80H,21H,08H,1BH,80H,01H,09H,3BH,82H,01H,18H,  
DFB 3BH,0A3H,7BH,3BH,3FH,0B3H,0BBH,37H

n86:DFB 00H,04H,30H,0B4H,1EH,0BH,00H,0DBH,0A7H,6FH,0B9H,0BH,1EH

n87:DFB 00H,04H,9DH,26H,0A2H,82H,0C6H,12H,62H,0B0H,96H,26H

n90:DFB 03H,0AH,50H,0DFH,0C8H,0E4H,0C5H,24H,05H,02H,04H,00H,04H,26H,04H,24H,04H,02H,  
DFB 14H,00H,14H,26H,14H,24H,14H,02H,24H,00H,24H,26H,24H,24H,24H,02H,34H,  
DFB 00H,35H,26H,35H,24H,35H,02H,04H,00H,34H,26H,04H,24H,34H

n92:DFB 04H,08H,50H,0DFH,0C8H,02H,04H,00H,25H,02H,04H,24H,25H,26H,04H,00H,34H  
DFB 02H,05H,24H,05H,26H,05H,00H,14H,02H,14H,24H,14H,26H,14H,00H,24H,02H,24H,  
DFB 24H,24H

n93:DFB 04H,0EH,50H,0DFH,0C8H,02H,04H,00H,04H,02H,04H,24H,04H,26H,04H,00H,14H,02H,  
DFB 14H,24H,14H,26H,14H,00H,24H,02H,24H,24H,24H,26H,24H,00H,34H,02H,34H,24H,  
DFB 34H,26H,34H,00H,05H,02H,05H,24H,05H,00H,15H,02H,15H,24H,15H,26H,15H,00H,  
DFB 25H,02H,25H,24H,25H,26H,25H,00H,35H

n94:DFB 04H,05H,40H,00H,28H,00H,68H,00H,0A8H,00H,0E8H,00H,28H,00H,68H,00H,28H,00H,  
DFB 48H,00H,08H,00H,68H

n95:DFB 04H,06H,30H,0CDH,0BCH,0C2H,0ABH,0F2H,89H,0F2H,0A1H,0F2H,80H  
DFB 32H,00H,36H,10H,36H,01H,32H,11H,22H,03H,22H,83H,22H,0A3H,02H,80H

n96:DFB 02H,02H,20H,0CDH,0A4H,33H,5AH,77H,0DAH,33H,1AH,39H,1AH,31H,3AH,2BH,3AH

n101:DFB 02H,04H,30H,0FDH,1FH,02H,80H,02H,80H,12H,84H,02H,84H,0D6H,8CH,0C6H,8CH,32H,  
DFB 97H,22H,37H,0F6H,3FH,0E6H,9FH

n102:DFB 02H,04H,30H,0FDH,1FH,82H,20H,12H,80H,0B2H,80H,92H,80H,0F2H,8CH,0D2H,2CH,  
DFB 0B2H,33H,92H,93H,0F2H,9FH,0D2H,3FH

n103:DFB 02H,04H,40H,0CFH,0C6H,10H,28H,94H,0ACH,90H,0A8H,96H,0ECH,92H,0E8H,0D4H,  
DFB 0AEH,0E0H,9AH,0E6H,0DEH,0D2H,0EAH

n107:DFB 03H,04H,30H,34H,3BH,8BH,80H,9BH,82H,0BBH,92H,9BH,82H,0BFH,0B2H,5FH,26H,  
DFB 7BH,1FH,9BH,8BH,0BFH,0BBH,5FH,2FH

n108:DFB 02H,04H,30H,34H,3BH,0ABH,80H,5BH,06H,7BH,16H,7BH,06H,7BH,1FH,0BBH,8BH,  
DFB 0BFH,0B2H,7FH,26H,7FH,3FH,0BFH,0AFH

n109:DFB 02H,04H,20H,0FEH,0BH,0BH,14H,01H,0AAH,0BH,0AAH,4BH,0ABH,1FH,0AAH,5FH,1FH,  
DFB 0ABH,1EH,0EBH,1FH,0BFH,1EH,0FFH,1FH

n112:DFB 02H,04H,20H,0FEH,13H,13H,28H,69H,94H,7BH,94H,53H,94H,0FBH,96H,0D3H,3AH,  
DFB 7FH,39H,57H,95H,0FFH,97H,0D7H,38H

n113:DFB 02H,04H,20H,0FDH,0BH,02H,14H,02H,14H,16H,1EH,02H,1EH,56H,1FH,42H,1FH,0B6H,  
DFB 1EH,0A2H,0AAH,0F6H,0ABH,0E2H,1FH

n114:DFB 02H,04H,30H,0F4H,0BH,16H,14H,02H,0AAH,16H,0AAH,06H,0AAH,56H,0ABH,46H,1FH,  
DFB 0B6H,1EH,0A6H,0AAH,0F6H,0ABH,0E6H,1FH

n121:DFB 06H,03H,30H,11H,04H,46H,0CCH,40H,0CH,06H,0CH,06H,08H,46H,0CH  
DFB 42H,84H,46H,0CH,02H,8CH,06H,08H,02H,8CH,46H,00H,42H,84H

n122:DFB 06H,05H,30H,22H,09H,0C6H,0ECH,0EDH,0EH,02H,80H,86H,84H,02H,84H,02H,84H,42H,  
DFB 8CH,02H,8CH,42H,2CH,42H,84H,42H,2CH,02H,8CH,42H,2CH,42H,84H,42H,2CH,  
DFB 0C6H,84H,46H,2CH,0C6H,8CH,42H,2CH,0C6H,8CH,0C2H,2CH,42H,88H,42H,2CH,  
DFB 42H,88H,42H,2CH

n123:DFB 06H,03H,20H,0CCH,02H,0EDH,7BH,8CH,32H,41H,01H,0CDH,33H,0C1H,03H,0A5H,1AH,  
DFB 0CDH,33H,0A5H,1AH,45H,11H,0A5H,1AH

n125:DFB 05H,02H,30H,0BDH,1EH,02H,00H,0E2H,0B5H,56H,0ABH,16H,0AH

n126:DFB 05H,02H,30H,0BDH,1EH,16H,0AH,0F6H,0BFH,42H,0A1H,02H,00H

n128:DFB 00H,04H,30H,0E0H,0B5H,16H,0AH,82H,25H,62H,90H,0E2H,0B5H

n132:DFB 00H,04H,30H,0B4H,01EH,42H,0A1H,0D2H,0A7H,66H,0B9H,0B6H,1EH

n133:DFB 00H,0DH,20H,0FEH,9FH,0FFH,9FH,0F7H,0BFH,0FBH,0BFH,7FH,0BFH,0BFH,0BFH,0FFH,  
DFB 0B7H,0FFH,0BBH,0FFH,3FH,0FFH,0AFH,0FFH,0BDH,0FFH,0BEH,0DFH,0BFH,  
DFB 0EFH,0BFH,0FDH,0BFH

n135:DFB 00H,08H,20H,5EH,1FH,01H,00H,0A7H,0A6H,0B9H,0B8H,1FH,1EH,0E1H,0A1H,47H,07H,  
DFB 59H,19H,0FFH,0BFH

n136:DFB 01H,04H,30H,0B4H,01EH,02H,00H,0D2H,0A7H,66H,0B9H,0B6H,1EH

n137:DFB 00H,0AH,20H,0CCH,0CH,33H,0BFH,33H,0B3H,31H,0B7H,2BH,0B7H,17H,0B7H,3FH,  
DFB 0B6H,0B3H,0B5H,0BBH,0A7H,0B7H,97H,0BFH,37H

n138:DFB 00H,09H,20H,0CCH,0CH,73H,0BFH,33H,0B3H,31H,0B7H,2BH,0B7H,3FH,0B6H,  
DFB 0B3H,0B5H,0BBH,0A7H,0B7H,97H,0BFH,37H

n139:DFB 00H,05H,20H,0BEH,00H,4BH,0BFH,01H,0BEH,55H,0B5H,0E1H,0ABH,0F5H,01FH

n140:DFB 00H,05H,30H,0BDH,1EH,0A6H,0BAH,96H,0B6H,36H,0BCH,0B2H,0AEH

n141:DFB 00H,0AH,40H,0C0H,84H,3EH,7AH,0BDH,7AH,3FH,3EH,0BFH,5EH,1FH,0FAH,0AFH,0FAH,  
DFB 3FH,0FCH,0BFH,0EEH,77H,7AH,0FBH,7AH

n145:DFB 01H,0BH,32H,20H,01H,0C5H,0BEH,0CBH,0BEH,5DH,0BEH,9FH,0BEH,0EDH,0B6H,0EFH,  
DFB 0BAH,0FDH,3EH,0FFH,9EH,0CDH,0AFH,0CFH,0BDH,0DDH,0BFH

n147:DFB 00H,0AH,20H,0EEH,1BH,0FDH,0BFH,01H,84H,01H,0B4H,11H,18H,51H,38H,0D1H,  
DFB 98H,0D5H,0B8H,0DDH,1CH,0FDH,3CH,0FDH,3CH  
n148:DFB 00H,09H,20H,0ECH,1BH,13H,0ACH,03H,00H,43H,20H,0C3H,80H,0C7H,0A0H  
DFB 0CFH,04H,0EFH,24H,0EFH,85H,0EFH,0A7H  
n151:DFB 00H,08H,20H,0FEH,0B3H,41H,08H,81H,0AH,05H,18H,09H,1AH,03H,28H,11H,2AH  
DFB 21H,38H,01H,3BH  
n152:DFB 00H,08H,30H,0FDH,3FH,02H,84H,02H,8AH,42H,90H,82H,92H,0F2H,2DH,0E6H,2FH,  
DFB 0D6H,3DH,0F6H,3EH  
n153:DFB 00H,05H,20H,0FEH,1FH,0BH,00H,01H,0B4H,11H,0AAH,45H,0A1H,0B5H,0A0H  
n154:DFB 07H,13H,00H,32H,13H,00H,0CDH,0EEH,0BFH,0CDH,0FCH,0BFH,0CDH,0FEH,0BFH,  
DFB 0C5H,0ECH,0BFH0CBH,0ECH,0BFH,5DH,0ECH,0BFH,9FH,0ECH,0BFH,0EDH,0E4H,  
DFB 0BFH,0EFH,0E8H,0BFH,0FDH,6CH,0BFH,0FFH,0ACH,0BFH,0CDH,0EDH,0B7H,  
DFB 0CFH,0EDH,0BBH,0DDH,0EDH,3FH,0DFH,0EDH,9FH,0EDH,0EDH,0AFH  
DFB 0EFH,0EDH,0BDH,0FDH,0EDH,0BEH,0FFH,0CDH,0BFH  
n155:DFB 00H,0EH,20H,0BEH,00H,49H,1FH,69H,0ABH,0C9H,0B5H,0A9H,0BEH,41H,9FH,61H,  
DFB 0AFH,0C1H,0BDH,0E1H,0BEH,4BH,3FH,6BH,0BBH,0CBH,0B7H,0ABH,  
DFB 0BFH,5DH,0BFH,43H,0BFH  
n156:DFB 01H,0EH,20H,0BEH,00H,49H,1FH,69H,0ABH,0C9H,0B5H,0A9H,0BEH,41H,9FH,61H,  
DFB 0AFH,0C1H,0BDH,0E1H,0BEH,4BH,3FH,6BH,0BBH,0CBH,0B7H,0ABH,  
DFB 0BFH,5DH,0BFH,43H,0BFH  
n157:DFB 00H,05H,20H,0BEH,1EH,03H,00H,0A1H,14H,55H,0ABH,1DH,0AH,0E9H,0B5H  
n158:DFB 00H,05H,20H,0BEH,1EH,43H,0A1H,41H,0A1H,15H,0AH,49H,0A1H,0A9H,14H  
n160:DFB 02H,05H,20H,0CCH,0BCH,01H,20H,01H,20H,0C9H,08H,0FDH,09H,39H,0B1H,0DH,  
DFB 0B2H,09H,0B2H,1FH,0B2H,1BH,0B2H,0DH,0B0H,09H,0B0H,1DH,0B0H  
n161:DFB 02H,09H,20H,0CCH,0BCH,05H,24H,05H,24H,09H,04H,0DH,06H,09H,0B2H,1DH,0B2H,  
DFB 19H,0B2H,2DH,0B2H,29H,0B2H,3DH,0B2H,39H,0B2H,0DH,0B3H,096H,0B3H,0DH,  
DFB 0B0H,19H,0B3H,1DH,0B0H,29H,0B3H,2DH,0B0H,3BH,0B3H,3DH,0B0H  
n162:DFB 04H,06H,20H,0CCH,0BCH,01H,20H,05H,20H,0C9H,08H,0FDH,09H,39H,0B1H,0DH,  
DFB 0B2H,09H,0B2H,1FH,0B2H,1BH,0B2H,0DH,0B0H,09H,0B0H,1DH,0B0H  
n163:DFB 00H,07H,20H,0CCH,0BCH,01H,20H,05H,20H,89H,0CH,9DH,0FH,19H,0B3H,2DH,0B3H,  
DFB 29H,0B3H,3FH,0B3H,3BH,0B3H,0DH,0B0H,09H,0B0H,1DH,0B0H,19H,0B0H,  
DFB 2DH,0B0H  
n164:DFB 02H,03H,30H,8DH,30H,02H,00H,02H,00H,86H,10H,0C6H,30H,0C2H,10H,82H,38H,06H,  
DFB 18H,06H,34H

n165:DFB 02H,03H,20H,0FEH,1FH,0C1H,83H,09H,90H,09H,90H,0DH,90H,09H,80H,0DH,20H,0BH,  
DFB 20H,0FH,20H

n166:DFB 02H,04H,20H,0DEH,0BFH,01H,00H,01H,00H,85H,32H,85H,0B2H,0BH,20H,0BH,0A0H,  
DFB 03H,20H,23H,0A0H,23H,24H,23H,0A4H

n168:DFB 04H,08,20H,0CCH,0BCH,0BH,06H,0FH,06H,0BH,22H,1DH,22H,19H,22H,0FH,20H,  
DFB 0BH,20H,1FH,20H,1BH,0B0H,17H,0B0H,13H,20H,05H,20H,01H,20H,17H,22H,  
DFB 13H,22H,07H,22H

n169:DFB 04H,08H,20H,0CCH,0BCH,6BH,0FH,6FH,0FH,2BH,23H,3DH,23H,39H,23H,0FH,20H,  
DFB 0BH,20H,1FH,20H,1BH,0B0H,17H,0B0H,13H,20H,05H,20H,01H,20H,37H,  
DFB 23H,33H,23H,27H,23H

n173:DFB 02H,03H,20H,2EH,0B2H,23H,02H,23H,02H,21H,12H,21H,92H,21H,02H,61H,86H,  
DFB 61H,26H,61H,0A6H

n174:DFB 02H,02H,20H,0F8H,26H,0F1H,06H,0F1H,06H,0F9H,06H,0FFH,0BFH,0FH,99H,09H,20H

n175:DFB 02H,02H,20H,068H,29H,91H,06H,91H,06H,0F9H,0FH,6FH,0B9H,0FH,90H,99H,26H

n178:DFB 04H,03H,0FDH,15H,02H,26H,02H,22H,42H,27H,42H,0BH,02H,0FH,02H,81H

n179:DFB 02H,04H,20H,0FEH,14H,01H,01H,01H,01H,09H,05H,09H,01H,1BH,15H,1BH,32H,69H,  
DFB 26H,69H,0AH, 29H,0EH,29H,81H

n180:DFB 00H,06H,20H,0FDH,3BH,0F6H,04H,0F6H,81H,02H,0BBH,22H,3FH,42H,08H,02H,84H

n183:DFB 00H,08H,30H,0FDH,19H,02H,00H,16H,0A0H,62H,0A0H,76H,06H,02H,0A9H,16H,0FH,  
DFB 62H,0FH,76H,0AFH

n190:DFB 02H,07H,20H,05AH,3AH,21H,0A0H,21H,0A0H,21H,82H,0B1H,83H,81H,83H,31H,02H,  
DFB 21H,02H,0B1H,02H,0E1H,02H,0F1H,0AH,0A1H,0AH,31H,0BH,0B1H,8AH,  
DFB 0A1H,8AH,31H,8AH

n191:DFB 00H,07H,20H,05AH,3AH,2DH,0B4H,2DH,0B4H,25H,86H,0B5H,87H,85H,87H,31H,02H,  
DFB 21H,02H,0B1H,02H,0E1H,02H,0F1H,0AH,0A1H,0AH,31H,0BH,01H,0BH,  
DFB 0B5H,8EH,0A5H,8EH,35H,8EH

n192:DFB 02H,06H,20H,05AH,3AH,71H,2BH,61H,0A9H,61H,83H,0E1H,08BH,0E1H,82H,61H,0BH,  
DFB 0A1H,0BH,61H,0BH,01H,0BH,0E1H,8BH,0A1H,8BH,61H,8BH

n193:DFB 02H,09H,20H,5AH,3AH,73H,3BH,0E3H,0BDH,0E1H,87H,0E1H,0BH,65H,87H,65H,0BH,  
DFB 0E5H,86H,0E5H,0BH,61H,03H,61H,0FH,0E1H,03H,0E1H,0FH,25H,0BH,61H,0FH,  
DFB 0A1H,0BH,0E5H,0BH,01H,0B5H,65H,0BH,0A5H,8FH,0E1H,0BH

n194:DFB 02H,05H,20H,0CCH,0BEH,01H,00H,01H,00H,8BH,38H,0ABH,3AH,2FH,20H,1FH,23H,  
DFB 1BH,21H,39H,22H,39H,90H,1BH,93H,1BH,11H,2BH,12H

n195:DFB 02H,05H,20H,0CCH,0BCH,0C5H,0BEH,0C5H,0BEH,49H,8EH,7BH,9DH,0BBH,21H,  
DFB 0BBH,31H,3BH,21H,39H,31H,0BDH,21H,0AFH,31H,2FH,21H,1DH,31H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

n221:DFB 06H,03H,20H,0CCH,02H,0EDH,7BH,8CH,32H,41H,01H,0CDH,33H,0C1H,03H,0A5H,1AH,  
DFB 0CDH,33H,0A5H,1AH,45H,11H,0A5H,1AH

n240:DFB 08H,02H,10H,0EFH,66H,26H,10H,99H,99H,50H,66H,26H,0B0H,99H,99H,0B0H,00H,00H

n241:DFB 08H,02H,10H,0EFH,66H,26H,10H,00H,00H,50H,0FFH,0BFH,0B0H,99H,99H,0B0H,  
DFB 00H,00H

n242:DFB 05H,02H,30H,0BDH,33H,56H,8CH,16H,33H,46H,8CH,06H,00H

n243:DFB 05H,02H,30H,0BDH,33H,16H,00H,56H,0BFH,46H,8CH,06H,00H

n244:DFB 08H,02H,10H,0EFH,66H,26H,10H,00H,00H,50H,0FFH,0BFH,0B0H,99H,99H,0B0H,  
DFB 00H,00H

n245:DFB 08H,04H,10H,8FH,0FH,2FH,10H,00H,00H,10H,00H,20H,10H,0FH,0FH,70H,0FFH,0BFH,  
DFB 0F0H,0F0H,90H,90H,00H,20H

n251:DFB 05H,08H,20H,0FEH,0B3H,41H,08H,81H,0AH,05H,18H,09H,1AH,03H,28H,11H,2AH,21H,  
DFB 3 8H,01H,3BH,01H,8CH,01H,80H

n253:DFB 05H,04H,20H,0FEH,1FH,01H,0B4H,11H,0AAH,45H,0A1H,0B5H,0A0H,0BH,0A0H,0BH,00H

n257:DFB 05H,04H,20H,0BEH,1EH,01H,00H,55H,0ABH,09H,00H,0E9H,0B5H,43H,0A1H,03H,00H

n258:DFB 05H,04H,20H,0BEH,1EH,41H,0A1H,15H,0AH,49H,0A1H,0A9H,14H,43H,0A1H,03H,00H

n260:DFB 00H,07H,30H,0FDH,3BH,02H,84H,06H,08H,82H,20H,42H,10H,22H,02H,12H,01H,  
DFB 0F6H,3BH

n261:DFB 00H,07H,20H,0FEH,03H,0BFH,08H,0C1H,0BH,01H,0AH,99H,9AH,99H,2FH,0D9H,20H,  
DFB 0D9H,25H

n265:DFB 00H,04H,20H,4AH,0BH,0A1H,0AH,05FH,0A2H,0A1H,0A9H,5FH,1FH

n266:DFB 01H,04H,30H,0BDH,0B4H,42H,0BH,92H,90H,26H,24H,0F6H,0BFH

n273:DFB 09H,02H,10H,8FH,0FH,2FH,90H,0FH,0FH,0F0H,0FFH,0BFH,0F0H,0F0H,90H,90H,00H,20H

n280:DFB 00H,04H,30H,0BDH,3BH,02H,04H,92H,15H,26H,0AAH,0B6H,0BBH

n363:DFB 08H,03H,10H,8FH,0FH,2FH,70H,0FFH,0BFH,10H,00H,20H,10H,00H,00H,0F0H,0F0H,90H,  
DFB 90H,00H,00H

n364:DFB 0AH,02H,10H,8FH,0FH,2FH,10H,0FH,0FH,70H,0FFH,0BFH,70H,0F0H,90H,10H,00H,20H,  
DFB 0F0H,0F0H,90H,90H,00H,00H

n365:DFB 05H,02H,20H,5EH,15H,0F5H,0BFH,01H,00H,0ABH,0AAH,0BH,00H

n366:DFB 05H,02H,20H,5EH,15H,55H,15H,0A1H,0AAH,0A9H,0AAH,03H,00H

n367:DFB 05H,02H,20H,5EH,15H,01H,00H,0F5H,0BFH,0ABH,0AAH,0BH,00H

n368:DFB 05H,02H,20H,5EH,15H,0A1H,0AAH,55H,15H,0ABH,0AAH,0BH,00H

n373:DFB 08H,03H,10H,8FH,0FH,2FH,70H,0FFH,0BFH,10H,00H,20H,10H,00H,00H,0F0H,0F0H,90H,  
DFB 90H,00H,00H

n374:DFB 0AH,02H,10H,8FH,0FH,2FH,10H,0FH,0FH,70H,0FFH,0BFH,70H,0F0H,90H,10H,00H,20H,  
DFB 0F0H,0F0H,90H,90H,00H,00H

n375:DFB 00H,03H,20H,4AH,0A1H,55H,15H,0EBH,0ABH,0A1H,0AH

n376:DFB 02H,04H,20H,9EH,0B6H,01H,00H,01H,00H,09H,00H,09H,20H,99H,06H,99H,26H,0FH,  
DFB 90H,6FH,0B9H,0FFH,9FH,0FFH,0BFH

n378:DFB 04H,02H,20H,0F8H,26H,0F1H,06H,0F7H,0BFH,07H,99H,01H,20H

n379:DFB 04H,02H,20H,68H,29H,0F1H,0FH,67H,0B9H,07H,90H,91H,26H


n386:DFB 00H,04H,30H,0BDH,0B4H,02H,00H,0D2H,98H,66H,2FH,0B6H,0B4H

n390:DFB 02H,09H,20H,5EH,01H,15H,00H,15H,00H,0BH,00H,0A1H,00H,0BH,00H,0E1H,01H,0EBH,  
DFB 01H,01H,0AH,0BH,0AH,0E1H,0BH,0EBH,0BH,01H,14H,0BH,14H,0E1H,15H,0EBH,  
DFB 15H,01H,1EH,0BH,1EH,0E1H,1FH,0EBH,1FH,01H,0A0H,0BH,0A0H,0E1H,0A1H

n393:DFB 02H,0FH,30H,0BDH,00H,0A2H,00H,0A2H,00H,26H,00H,02H,00H,16H,00H,42H,01H,56H,  
DFB 01H,02H,0AH,16H,0AH,42H,0BH,56H,0BH,02H,14H,16H,14H,42H,15H,56H,15H,02H,  
DFB 1EH,16H,1EH,42H,1FH,56H,1FH,02H,0A0H,26H,0A0H,26H,0A0H,42H,0A1H,56H,  
DFB 0A1H,02H,0AAH,16H,0AAH,42H,0ABH,56H,0ABH,02H,0B4H,16H,0B4H,42H,0B5H,  
DFB 56H,0B5H,02H,0BEH,16H,0BEH,42H,0BFH

end






Title		IC TTL TESTER	
Size	Number	Revision	
A	1		
Date		11/11/1988	
Drawn By		AVREALECH	
Sheet of		7	
Draws By			

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Title	Number			Version
Size	B			Sheet of
Date	11 Mar 1994			Drawn By
File	ASCONTOL1.BCH			




2 3 4 5 6 7

1 2 3 4 5 6 7





ภาพแสดงรายละเอียดของ CONNECTOR และ CHIP




8255 PORT


PRINTER PORT



RS232



5VDC



# DMC162

● Display Format (16 character + 2 line) ● Display Fonts (5 × 8 dots) ● Driving method (1/8D)

## ABSOLUTE MAXIMUM RATINGS



Item	Symbol	Test Condition	Standard Value			Unit
			min.	typ.	max.	
Power Supply Voltage for Logic	V <sub>CC</sub> -V <sub>SS</sub>	---	0	---	7	V
Power Supply Voltage for LCD Drive	V <sub>CC</sub> -V <sub>EE</sub>	---	0	---	13.5	V
Input "High" Voltage	V <sub>I</sub>	---	V <sub>SS</sub>	---	V <sub>CC</sub>	V
Operating Temperature	T <sub>a</sub>	---	0	---	+50	°C
Storage Temperature	T <sub>stg</sub>	---	-20	---	+70	°C

## ELECTRICAL CHARACTERISTICS

Item	Symbol	Test Condition	Standard Value			Unit
			min.	typ.	max.	
Input Voltage	V <sub>IH</sub>	---	2.2	---	V <sub>CC</sub>	V
Input "Low" Voltage	V <sub>IL</sub>	---	-0.3	---	0.6	V
Output "High" Voltage	V <sub>OH</sub>	I <sub>o</sub> = 4.205 mA	2.4	---	---	V
Output "Low" Voltage	V <sub>OL</sub>	I <sub>o</sub> = 1.2 mA	---	---	0.4	V
Power Supply Current	I <sub>CC</sub>	V <sub>CC</sub> = 5.0V	---	0.5	2.0	mA

● V<sub>CC</sub> = 5.0V ± 5%, T<sub>a</sub> = 25°C

## Block diagram



## External dimensions / Display pattern

