

เครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ผ่านระบบไฟฟ้าในอาคาร



T 0 4 2 3 0 2



โดย

นาย ธีรยุทธ พงศ์รัตน์	42015691
นาย ประภัสร์ เขมาชีวะ	42015695
นาย วัชรพงษ์ จิตตธรรม	42015705

เลขหน้.....
เลขทะเบียน..... 42302
วัน, เดือน, ปี 16 พ.ค. 2545

b.....
i.....

ปริญญาโทนี้เป็นส่วนหนึ่งของการศึกษาหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
สาขาเทคโนโลยีโทรคมนาคม ภาควิชาเทคนิคอุตสาหกรรม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2544

Electrical appliances controlled by telephone through power line



Project Report submitted in Partial Fulfillment of the requirement for the Bachelor's Degree

Department of Industrial Technology Faculty of Engineering

King Mongkut's Institute of Technology Ladkrabang

2001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์ เครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ผ่านระบบไฟฟ้าในอาคาร

จัดทำโดย นาย ธีรยุทธ พงศ์รัตน์ 42015691

นาย ประภัสร์ เจมาชีวะ 42015695

นาย วัชรพงษ์ จิตตธรรม 42015705

สาขาวิชา เทคโนโลยีโทรคมนาคม

อาจารย์ที่ปรึกษา ผศ. ประดิษฐ์ วัชรพิบูลย์

ปีการศึกษา 2544

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้นำปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรม
ศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

ประธานกรรมการ

กรรมการ

กรรมการ

กรรมการ

กรรมการ

เอกสารนี้ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Project Report Electrical appliances controlled by telephone through power line

By Mr. Teerayuth Pongratana 42015691

 Mr. Prapat Kamacheewa 42015695

 Mr. Watcharapong Jittum 42015715

Department Technology Telecommunication

Project Report Advisor Asst.prof. Pradit Vatcharapibul

Academe Year 2001

Accepted by Faculty of Engineering Ladkrabang in Partial Fulfillments of
the requirement for the Beachelor's Degree

Committees examine of Project



.....Committee Chairman

.....Committee

.....Committee

.....Committee

.....Committee

หัวข้อปริญญานิพนธ์	เครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ผ่านระบบไฟฟ้าในอาคาร	
จัดทำโดย	นาย ธีรยุทธ พงศ์รัตน์	42015691
	นาย ประภัสร์ เหมมาชีวะ	42015695
	นาย วัชรพงษ์ จิตตธรรม	42015705
สาขาวิชา	เทคโนโลยีโทรคมนาคม	
อาจารย์ที่ปรึกษา	ผศ. ประดิษฐ์ วัชรพิบูลย์	
ปีการศึกษา	2544	

บทคัดย่อ

โดยทั่วไป การเปิดปิดเครื่องใช้ไฟฟ้า สามารถควบคุมได้จากที่ตัวเครื่องใช้ไฟฟ้าเท่านั้น ซึ่งทำให้ความสามารถในการควบคุมถูกจำกัด แต่บางกรณีผู้ใช้งานมีความต้องการที่จะควบคุมเครื่องใช้ไฟฟ้า จากภายนอกบ้าน จากความต้องการดังกล่าว ได้ทำให้เกิดแนวคิดในการสร้างเครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วย โทรศัพท์ผ่านระบบไฟฟ้าภายในบ้านขึ้น ใช้การส่งควบคุมจากโทรศัพท์และส่งสัญญาณควบคุมเป็นรูปแบบ อนุกรมผ่านสายไฟ 220 V ภายในบ้าน ซึ่งได้เลือกรูปแบบการส่งผ่านสายเป็นแบบ FSK โดยจะกำหนดให้สามารถ โทรเข้าควบคุมและสั่งควบคุมจากโทรศัพท์ภายนอกบ้านได้ ดังนั้นจะทำให้การควบคุมเปิดปิดเครื่องใช้ไฟฟ้ามี ประสิทธิภาพมากขึ้น เกิดความสะดวกในการใช้งาน แก้ไขปัญหาในบางส่วนของกรเปิดเครื่องใช้ไฟฟ้าทิ้งไว้ได้ ทำให้พลังงานไฟฟ้าที่ใช้เกิดประโยชน์สูงสุด และเพิ่มความสะดวกในการใช้งานเครื่องใช้ไฟฟ้า

Project Report Electrical appliances controlled by telephone through power line
By Mr. Teerayuth Pongratana 42015691
 Mr. Prapat Kamacheewa 42015695
 Mr. Watcharapong Jittum 42015715
Department Technology Telecommunication
Project Report Advisor Asst.prof. Pradit Vatcharapibul
Academe Year 2001

ABSTRACT

In most case, we can only control our electrical appliances directly from the control panel itself that make us not so convenience. And we cannot control those appliances from outside. So one idea is to make them controllable through electrical power line and the way that we can do that is make it integrate with telephone system. Then we can send the signal from telephone system through electrical power line in serial format which Frequency Shift Keying (FSK) method was selected to use in this case. So we can control our electrical appliances from telephone system that make us more convenience to control our appliances such as remote on/off without the need of physically reaching to the appliances.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ด้วยดี ก็เพราะบุคคลต่างๆหลายท่าน โดยทางผู้จัดทำ ขอรอบขอบพระคุณ คุณพ่อ คุณแม่ ของผู้จัดทำที่ได้ให้การอุปการะอย่างดีเยี่ยมอีกครั้งคอยเป็นกำลัง ใจให้แก่ผู้จัดทำตลอดเวลา ขอรอบขอบพระคุณ ผศ. ประดิษฐ์ วัชรพิบูลย์ อาจารย์ที่ปรึกษาที่มีความเมตตา ได้กรุณาแนะนำ แก่ผู้จัดทำมาโดยตลอด พร้อมทั้ง คณาจารย์ทุกท่านที่ได้ประสิทธิประสาทความรู้แก่ผู้จัดทำ ผู้จัดทำขอรอบขอบพระคุณเป็นอย่างสูง ณ.โอกาสนี้ด้วย ขอบขอบคุณเพื่อน ๆ ทุกท่าน ที่ให้ยืมอุปกรณ์ ให้คำแนะนำ ด้วยดีตลอดการทำปริญญานิพนธ์ฉบับนี้

นาย ชिरยุทธ พงศ์รัตน์
นาย ประภัสร์ เมาชีวะ
นาย วัชรพงษ์ จิตธรรม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อไทย	ก
บทคัดย่ออังกฤษ	ข
กิตติกรรมประกาศ	ค
บทที่ 1 บทนำ	
ความเป็นมาและความสำคัญของโครงการ	1
วัตถุประสงค์ของโครงการ	1
ขอบเขตของปริญาานิพนธ์	2
ประโยชน์ที่คาดว่าจะได้รับ	2
บทที่ 2 ทฤษฎีที่เกี่ยวข้อง	3
ทฤษฎีที่เกี่ยวข้องกับโทรศัพท์	4
การสื่อสารทางโทรศัพท์	4
มาตรฐานสัญญาณทางโทรศัพท์	6
สัญญาณความถี่ DTMF	7
วงจรถอดรหัส DTMF	8
ทฤษฎีเกี่ยวกับไมโครคอนโทรลเลอร์ MCS-51	12
คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ MCS-51	13
ลักษณะการจัดการขบวนของ MCS-51	13
การจัดหน่วยความจำ	16
ทฤษฎีเกี่ยวกับการส่งข้อมูลอนุกรม	17
การส่งข้อมูลแบบอนุกรม	17
รายละเอียดเกี่ยวกับการใช้งานไอซี MC 145026 และ MC145027	21
ทฤษฎีเกี่ยวกับการเข้ารหัส FSK	25
ทฤษฎี FSK (Frequency Shift Keying)	25
วงจรถ่ายสร้างสัญญาณ FSK (FSK Generator)	28
คุณลักษณะสำคัญของไอซีเบอร์ XR-2207	28

สารบัญ (ต่อ)

	หน้า
บทที่ 3 ขั้นตอนและวิธีการดำเนินงาน	37
ขั้นตอนการศึกษาข้อมูล	37
การสร้างและออกแบบวงจร	39
การสร้างและออกแบบในส่วนชุดรับส่งแบบอนุกรม	40
การออกแบบภาครับส่งแบบ FSK	44
การออกแบบวงจรที่เกี่ยวข้องกับโทรศัพท์	51
การออกแบบวงจรการทำงานอื่นๆ	54
บทที่ 4 ผลการทดลองของโครงการ	62
ผลที่ได้จากการทดลอง	62
สัญญาณเอาต์พุตที่ได้จากวงจรต่าง ๆ ของส่วนควบคุม	64
สัญญาณเอาต์พุตที่ได้จากวงจรต่าง ๆ ในส่วนภาครับ	66
บทที่ 5 สรุป ปัญหา และข้อเสนอแนะ	70
บทสรุป	70
ปัญหาของโครงการและการแก้ไข	70
ข้อเสนอแนะ	71
บรรณานุกรม	73
ภาคผนวก	
ภาคผนวก ก คู่มือการใช้งาน	
ภาคผนวก ข ลายวงจรพิมพ์และการวางอุปกรณ์	
ภาคผนวก ค โปรแกรมและหมายเลขพอร์ต	
ภาคผนวก ง คู่มือไอซีที่ใช้ในโครงการ	

สารบัญภาพ

หน้า

ภาพที่ 2.1	แนวคิดเบื้องต้นของโครงการ	3
ภาพที่ 2.2	โทรศัพท์แบบกดปุ่ม	4
ภาพที่ 2.3	การใช้โทรศัพท์ในพื้นที่ต่างชุมสาย	5
ภาพที่ 2.4	Local Exchange	5
ภาพที่ 2.5	สัญญาณเกี่ยวกับโทรศัพท์	6
ภาพที่ 2.6	วงจร DTMF Decode	8
ภาพที่ 2.7	การต่อวงจรควบคุมตรวจสอบสัญญาณเบื้องต้น	11
ภาพที่ 2.8	การต่อวงจรภาคอินพุต	11
ภาพที่ 2.9	ไดอะแกรมสัญญาณต่างๆของไอซี MT8870	12
ภาพที่ 2.10	การจัดขาของไมโครคอนโทรลเลอร์ MCS-51 DIP40	13
ภาพที่ 2.11	การส่งข้อมูลแบบอนุกรมและแบบขนาน	17
ภาพที่ 2.12	การเปลี่ยนแปลงข้อมูลแบบขนานเป็นแบบอนุกรม	18
ภาพที่ 2.13	Start Bit	19
ภาพที่ 2.14	พริตต์บิตในการส่งข้อมูล 55 H	20
ภาพที่ 2.15	การส่งข้อมูลหนึ่งตัวอักษร	20
ภาพที่ 2.16	ตัวถังและขาของไอซี MC145026 และ MC145027	21
ภาพที่ 2.17	วงจรมายในของไอซี MC145026	23
ภาพที่ 2.18	วงจรมายในของไอซี MC145027	23
ภาพที่ 2.19	Timing Diagram ของ ไอซี MC145027	24
ภาพที่ 2.20	วงจรมายในของ ไอซี MC145026 และ MC145027	25
ภาพที่ 2.21	การส่งสัญญาณ Binary FSK	26
ภาพที่ 2.22	PLL-FSK Demodulator	27
ภาพที่ 2.23	วงจรมายในสัญญาณ FSK	28
ภาพที่ 2.24	แสดงโครงสร้างภายในของไอซีเบอร์ XR-2207	29
ภาพที่ 2.25	การจัดขาของไอซีเบอร์ XR-25207	30
ภาพที่ 2.26	โครงสร้างของการควบคุมการออสซิลเลเตอร์ความถี่	31
ภาพที่ 2.27	แสดงตำแหน่งขาต่างๆ ของไอซี ISD 2590	32
ภาพที่ 2.28	แสดงโครงสร้างภายใน ไอซี ISD2590	33

เอกสารที่สงวนลิขสิทธิ์ © 2558 ไม่อนุญาตให้นำไปใช้ประโยชน์ 36

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ (ต่อ)

หน้า

ภาพที่ 3.1	การต่อวงจร Serial Encode	41
ภาพที่ 3.2	รูปสัญญาณการเข้ารหัสอนุกรมโดย MC 145026	41
ภาพที่ 3.3	การต่อวงจร Serial Decode	43
ภาพที่ 3.4	การใช้ Jumper กำหนดสถานะลอจิก	44
ภาพที่ 3.5	วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ FSK	46
ภาพที่ 3.6	วงจรของ Opto Isolate	46
ภาพที่ 3.7	วงจรรวมสัญญาณ	47
ภาพที่ 3.8	วงจรกรองความถี่แบบแบนด์พาสฟิลเตอร์	48
ภาพที่ 3.9	ชุดรีเจนเนอเรตและปรับระดับแรงดันของสัญญาณ	49
ภาพที่ 3.10	วงจรต่อใช้งาน ไอซีเบอร์ LM567CN	49
ภาพที่ 3.11	วงจรແລກ	50
ภาพที่ 3.12	วงจรวงจรการตรวจสอบสัญญาณการกดปุ่ม (DTMF)	52
ภาพที่ 3.13	วงจรตรวจจับสัญญาณกระดิ่ง	53
ภาพที่ 3.14	การต่อวงจร Load Switching	55
ภาพที่ 3.15	การต่อวงจร Phone Switching	55
ภาพที่ 3.16	การต่อวงจร Sound Menu	56
ภาพที่ 3.17	การต่อวงจรเสียงกระดิ่ง	57
ภาพที่ 3.18	วงจรแหล่งจ่ายไฟ	58
ภาพที่ 3.19	Flow Chart การควบคุมจากภายนอก	61
ภาพที่ 4.1	การทดลองควบคุมเปิดปิดโหลด 600 W	63
ภาพที่ 4.2	สัญญาณเอาต์พุตที่ได้จากวงจรเข้ารหัสสัญญาณ	64
ภาพที่ 4.3	สัญญาณเอาต์พุตที่ออกจากวงจรกำเนิดความถี่ FSK	65
ภาพที่ 4.4	สัญญาณเอาต์พุตที่ออกจากวงจรแยกกราวด์ภาคส่ง	65
ภาพที่ 4.5	สัญญาณเอาต์พุตที่ออกจากวงจรรวมสัญญาณ	66
ภาพที่ 4.6	สัญญาณเอาต์พุตที่ออกจากวงจรกรองสัญญาณ	66
ภาพที่ 4.7	สัญญาณเอาต์พุตที่ออกจากวงจรแยกกราวด์ภาครับ	67
ภาพที่ 4.8	สัญญาณเอาต์พุตที่ออกจากวงจรตรวจจับสัญญาณ 55kHz	67
ภาพที่ 4.9	สัญญาณเอาต์พุตที่ออกจากวงจรตรวจจับสัญญาณ 70 kHz	68
ภาพที่ 4.10	สัญญาณเอาต์พุตที่ออกจากวงจรແລກ	69

สารบัญตาราง

		หน้า
ตารางที่ 1	มาตรฐานสัญญาณความถี่ DTMF	8
ตารางที่ 2	ตารางการทำงานของ MT8870	10
ตารางที่ 3	ตารางของลอจิกอินพุตที่ใช้ควบคุม	31
ตารางที่ 4	ความสัมพันธ์ของสถานะอินพุตของ MC145026 กับตำแหน่งของเครื่องรับ	42
ตารางที่ 5	ข้อมูลที่ใช้ควบคุมวงจร Load Switching	54



บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของโครงการ

โดยปกติการเปิดปิดเครื่องใช้ไฟฟ้ากระทำได้จากจุดเดียว คือ จากสวิตช์ควบคุมเครื่องใช้ไฟฟ้านั้นๆ ทำให้ความสามารถในการควบคุมถูกจำกัด แต่ในปัจจุบันมีการพัฒนาโดยใช้รีโมตคอนโทรล (Remote Control) มาเพิ่มประสิทธิภาพในการควบคุมให้ดีขึ้น แต่อย่างไรก็ตาม การควบคุมด้วยรีโมตคอนโทรลนี้จะใช้งานได้ภายในบ้านเท่านั้น ซึ่งบางกรณีผู้ใช้มีความต้องการเปิดปิดเครื่องใช้ไฟฟ้าจากภายนอกบ้าน เช่น การลี้มปิดเครื่องใช้ไฟฟ้าขณะออกไปทำงาน

จากความต้องการดังกล่าว จึงได้มีการคิดหาวิธีที่จะควบคุมการเปิดปิดเครื่องใช้ไฟฟ้าจากภายนอก เพื่อให้เกิดความสะดวกสบายในการใช้งาน จึงได้มีการสร้างเครื่องควบคุมการเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ผ่านระบบไฟฟ้าภายในอาคารขึ้น เพื่อให้สามารถควบคุมเปิดปิดเครื่องใช้ไฟฟ้าได้สะดวก ผู้ใช้สามารถลี้มปิดเครื่องใช้ไฟฟ้าที่ลี้มปิดจากภายนอกบ้านได้ อาจนำมาใช้เป็นอุปกรณ์ที่ป้องกันการโจรกรรมจากการไม่ได้กลับบ้านเป็นเวลานาน โดยการสั่งเปิดปิดไฟฟ้าเสมือนมีบุคคลยังอาศัยอยู่ในบ้าน หรืออาจนำมาเพิ่มความสะดวกในการใช้เครื่องใช้ไฟฟ้า เช่น การเปิดหม้อหุงข้าว เพื่ออุ่นข้าวขณะเดินทางกลับบ้าน และยังเป็นการช่วยลดการใช้ไฟฟ้าที่ไม่จำเป็น จากกรลี้มปิดเครื่องใช้ไฟฟ้าได้ เป็นการช่วยประหยัดไฟอีกทางหนึ่ง อาจช่วยลดอุบัติเหตุที่เกิดจากการเปิดเครื่องใช้ไฟฟ้าทิ้งไว้ได้อีกด้วย

ดังนั้นหลังจากมีเครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ดังกล่าว จะทำให้ปัญหาการใช้ไฟฟ้าที่ไม่มีความจำเป็นลดลง ลดอัตราการเกิดอุบัติเหตุจากไฟฟ้า และยังเพิ่มความสะดวกสบายให้กับเครื่องใช้ไฟฟ้าในชีวิตประจำวัน

1.2 วัตถุประสงค์ของโครงการ

สร้างเครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ผ่านระบบไฟฟ้าในอาคารจำนวน 1

ชุด

1.3 ขอบเขตของปริญญานิพนธ์

ประกอบด้วย 2 ส่วนคือ

1.3.1 เครื่องควบคุม

1.3.1.1 วงจรออกแบบให้ใช้ร่วมกับ โทรศัพท์แบบกดปุ่ม (DTMF)

1.3.1.2 สามารถใช้ร่วมกับ โทรศัพท์ไร้สายได้

1.3.1.3 ควบคุมจากการโทรเข้าจะต้องใส่รหัสผ่านก่อนการควบคุม

1.3.1.4 ส่งสัญญาณควบคุมผ่านสายของระบบไฟฟ้า 220 V / 50 Hz

1.3.2 เครื่องรับ

1.3.2.1 เปิดปิดเครื่องใช้ไฟฟ้า 220 V / 50 Hz 600 W ในแต่ละจุด

1.3.2.2 สร้างเครื่องต้นแบบเพื่อทดลอง 1 ชุดแต่สามารถขยายได้สูงสุด 10 ชุด

1.3.2.3 เปิดปิดเครื่องใช้ไฟฟ้าที่ต่อภายในเฟสเดียวกับเครื่องควบคุมภายในบ้านพัก

อาศัย

1.4 ประโยชน์ที่คาดว่าจะได้รับ

1.4.1 ใช้เปิดปิดอุปกรณ์ไฟฟ้าด้วยโทรศัพท์ ทำให้เราสามารถควบคุมจากระยะไกลๆได้

1.4.2 เพิ่มความสะดวกในการเปิดปิดเครื่องใช้ไฟฟ้า

1.4.3 สามารถใช้เป็นเครื่องมือป้องกันการโจรกรรมเมื่อไม่มีบุคคลอยู่ในบ้านพักอาศัยได้


1.4.4 ประหยัดรายจ่ายจากค่าไฟฟ้าที่เกิดจากการเปิดเครื่องใช้ไฟฟ้าทิ้งไว้

1.4.5 ลดอุบัติเหตุที่เกิดจากการเปิดเครื่องใช้ไฟฟ้าทิ้งไว้

บทที่ 2 ทฤษฎีที่เกี่ยวข้อง

ในบทที่ 2 นี้จะเป็นการรวบรวมทฤษฎีต่างๆ ที่เกี่ยวข้องกับปริยญาณินพจน์ เพื่อใช้ในการประกอบการดำเนินงาน ซึ่งแต่ละทฤษฎีเป็นสิ่งจำเป็นที่จะต้องทราบในเบื้องต้น ก่อนที่จะลงมือออกแบบหรือสร้างวงจร เพื่อที่จะให้การทำงานสำเร็จตามที่ต้องการ

ทฤษฎีแต่ละทฤษฎีนั้นจะแบ่งออกเป็น 5 ส่วนใหญ่ ตามลักษณะการทำงานในภาพที่ 2.1 จะประกอบด้วยทฤษฎีที่เกี่ยวข้องดังนี้



ภาพที่ 2.1 แนวคิดเบื้องต้นของโครงการ

1. ทฤษฎีเกี่ยวกับโทรศัพท์
2. ทฤษฎีเกี่ยวกับไมโครคอนโทรลเลอร์ (MCS-51)
3. ทฤษฎีเกี่ยวกับการส่งข้อมูลแบบอนุกรม
4. ทฤษฎีเกี่ยวกับการเข้ารหัสแบบ FSK (Frequency Shift Keying)
5. ทฤษฎีเกี่ยวกับการบันทึกเสียงพูด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.1 ทฤษฎีเกี่ยวกับโทรศัพท์

2.1.1 การสื่อสารทางโทรศัพท์

โทรศัพท์ คือ เครื่องมือสื่อสารเชื่อมโยงน้ำเสียงและคำพูดระหว่างบุคคลซึ่งอยู่ ณ สถานที่หนึ่งกับบุคคลที่ต้องการติดต่อด้วย ณ สถานที่อีกแห่งหนึ่ง ให้สามารถพูดจาโต้ตอบกันได้ เหมือนทั้งสองสนทนากันอยู่ใกล้ชิดกัน ในการสื่อสารทางโทรศัพท์นั้นมีส่วนประกอบดังนี้

2.1.1.1 เครื่องโทรศัพท์


สิ่งแรกที่มีและมองเห็นได้ คือ ตัวเครื่องโทรศัพท์ซึ่งประกอบด้วยปากพูด หูฟัง และยังมีหน้าปัดหมุนหมายเลข หรือ กดหมายเลข(DTMF; Dual Tone Mutli-Frequency) ที่ต้องการติดต่อดังตัวอย่าง ภาพที่ 2.2



ภาพที่ 2.2 โทรศัพท์แบบปุ่ม

2.1.1.2 สายโทรศัพท์ (Telephone Line)


จากตัวเครื่องโทรศัพท์ จะมีสายโทรศัพท์เพื่อเชื่อมโยงเป็นลื่อนำกระแสไฟฟ้าจากชุมสายมาเลี้ยงเครื่องโทรศัพท์ ในขณะที่เดียวกัน จะทำหน้าที่เป็นลื่อนำเพื่อส่งกระแสคลื่น จากไมโครโฟนปากพูดไปยังหูผู้ฟังของผู้รับ ณ เครื่องโทรศัพท์ปลายทางอีกเครื่องหนึ่งได้ สายโทรศัพท์ทุกสายจะต้องโยงโดยตรงไปยังชุมสายระหว่างชุมสาย จะต้องมีการมี Junction Line เพื่อเชื่อมระหว่างชุมสายต่างๆเข้าด้วยกัน จากภาพเป็นตัวอย่างการติดต่อของ A-subsciber กับ B-subsciber โดยการผ่านทาง Telephone Line เข้ามายังชุมสายและมี Junction Line เป็นตัวเชื่อมระหว่างชุมสายทั้ง 2 นี้



ภาพที่ 2.3 การใช้โทรศัพท์ในพื้นที่ที่ต่างชุมสายกัน

2.1.1.3 ชุมสายโทรศัพท์ [Local Exchange]

ที่เรียกว่า ชุมสาย เพราะว่าสายทุกคู่ของแต่ละเลขหมาย จะไปปรากฏเป็นหัวหมุดรอยต่อเชื่อมระหว่างผู้เรียกและผู้ถูกเรียกเป็นคู่ๆกันถ้าเป็นชุมสายแบบใช้พนักงาน สลับสายจะเป็นผู้เสียบสายต่อให้ แต่ถ้านั้นชุมสายแบบอัตโนมัติเครื่องโทรศัพท์ซึ่งประกอบด้วยเครื่องกลไกทางไฟฟ้ามากมาย หัวหน้าที่ต่อคู่สายดังภาพที่ 2.4 ส่วนประกอบของการสื่อสารทางโทรศัพท์ในเบื้องต้นจะเพียงเท่านี้ แต่ในงานการสื่อสารทางโทรศัพท์ยังมีรายละเอียดอีกมากมายซึ่งจะไม่ขอกล่าวถึงในปริยญาณพจนานุกรมฉบับนี้



ภาพที่ 2.4 Local exchange

2.1.2 มาตรฐานสัญญาณโทรศัพท์

2.1.2.1 สัญญาณแสดงสถานะของเครื่องโทรศัพท์

สัญญาณโทรศัพท์เป็นสิ่งจำเป็นอย่างยิ่ง สำหรับการใช้งานโทรศัพท์ ดังนั้นเพื่อให้เครื่องโทรศัพท์ใช้งานร่วมได้ จึงได้กำหนดมาตรฐานของสัญญาณโทรศัพท์ขึ้น เพื่อบอกสถานะการใช้งานของเครื่องโทรศัพท์สัญญาณต่างๆ ได้แก่

- สัญญาณให้หมายเลข (Dial Tone)

เป็นสัญญาณความถี่ 425 Hz ทำการส่งต่อเนื่องกันไป ใช้บอกให้ฝ่ายเรียกเริ่มทำการหมุนหรือกดเลขหมายเพื่อเรียกออกได้

- สัญญาณไม่ว่าง (Busy Tone)

เป็นสัญญาณความถี่ 425 Hz ทำการส่ง 0.5 วินาที และ หยุดส่ง 0.5 วินาที สลับกันไป เพื่อ บอกให้รู้ว่าฝ่ายรับคู่สายไม่ว่าง จะต้องทำการวางหูก่อนแล้วจึงยกหูขึ้นมา เพื่อรอสัญญาณให้หมายเลขใหม่ แล้วทำการกดหรือหมุนเลขหมายเรียกออกใหม่


- สัญญาณเรียกกลับ (Ring Back Tone)

เป็นสัญญาณความถี่ 425 Hz ทำการส่ง 1 วินาที และ หยุด 4 วินาที สลับกันไปเพื่อ บอกให้ฝ่ายเรียกรู้ว่าเรียกคู่สายได้แล้วเพียงแต่รอฝ่ายรับมารับสาย เพื่อทำการสนทนาติดต่อกัน

- สัญญาณกระดิ่ง (Ringing Tone)

เป็นสัญญาณความถี่ 25 Hz ทำการส่ง 1 วินาที และหยุดส่ง 4 วินาทีสลับกันไปเช่นเดียวกับสัญญาณเรียกกลับ แต่ระดับสัญญาณจะมีแรงดันสูงกว่า เพื่อบอกให้ฝ่ายรับทราบว่ามี การเรียกเข้ามา เพื่อทำการยกหูแล้วทำการสนทนาติดต่อกันต่อไป

สัญญาณต่างๆในระบบโทรศัพท์



ภาพที่ 2.5 สัญญาณเกี่ยวกับระบบโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2.2 การติดต่อระหว่างเครื่องโทรศัพท์กับชุมสาย

จากมาตรฐานสัญญาณ โทรศัพท์ที่กล่าวมาแล้ว สัญญาณเหล่านี้เป็นสัญญาณที่ใช้บอกสถานะการใช้ของเครื่องโทรศัพท์ว่า ขณะนั้นเครื่องโทรศัพท์อยู่ในสถานะอะไร แต่เครื่องโทรศัพท์ยังมีสัญญาณอีกแบบหนึ่งที่น่าสนใจ นั่นคือที่เครื่องโทรศัพท์ใช้ติดต่อกับเครื่องควบคุมที่ชุมสาย ในขณะที่ผู้ใช้โทรศัพท์ทำมุมหรือกดเลขหมาย ซึ่งเป็นสัญญาณที่ตัวเครื่องโทรศัพท์สร้างขึ้นเพื่อติดต่อให้เครื่องควบคุมที่ชุมสายทราบว่าผู้ใช้มุมหรือกดเลขหมายอะไร ในปัจจุบันสัญญาณดังกล่าวที่ใช้กันอยู่อย่างแพร่หลายในเมืองไทยมีอยู่ 2 แบบ คือ

- สัญญาณแบบพัลส์ (Pulse)

สัญญาณนี้จะใช้กับเครื่องโทรศัพท์ระบบพัลส์หรือที่เรียกว่า โทรศัพท์แบบหมุนเลขเลขหมาย สัญญาณนี้จะเกิดขึ้นเมื่อผู้ใช้เลขหมายที่หน้าปัด อุปกรณ์ที่เป็นตัวกำเนิดพัลส์อยู่ที่แกนหมุนของหน้าปัดจะสร้างพัลส์ขนาดเท่ากันจำนวนหนึ่งเรียงกันเป็นแถวซึ่งเรียกว่า Pulse Train แล้วส่งสัญญาณให้เครื่องควบคุมที่ชุมสายโดยผ่านทางสายโทรศัพท์

- สัญญาณแบบโทน (Tone)

สัญญาณนี้จะใช้กับโทรศัพท์แบบกดเลขหมาย สัญญาณนี้เกิดขึ้นเมื่อผู้ใช้โทรศัพท์กดเลขบนหน้าปัด ตัวกำเนิดสัญญาณจะสร้างสัญญาณในย่านความถี่เสียง 2 ความถี่ขึ้นพร้อมกันนี้เรียกว่าสัญญาณแบบ DTMF สัญญาณแบบ DTMF เป็นที่นิยมกันมาก

ข้อดี-ข้อเสียของสัญญาณทั้ง 2 แบบ

จากแนวคิดด้านเศรษฐกิจ คือ จะต้องใช้เวลาน้อยที่สุด ในการส่งสัญญาณจากเครื่องโทรศัพท์ไปยังชุมสาย ถ้าใช้การส่งแบบพัลส์ จะต้องใช้เวลาเฉลี่ย 1.5 วินาที ต่อเลขหมาย เพราะฉะนั้นต้องใช้เวลารวมถึง 10.5 วินาทีที่จะหมุนครบ 7 เลขหมาย หากใช้การส่งสัญญาณแบบโทนจะต้องใช้เวลาเฉลี่ย 0.7 วินาทีต่อเลขหมาย ดังนั้นจะใช้เวลา 4.9 วินาทีในการกดหมายเลข 7 ตัว ซึ่งเร็วกว่าแบบพัลส์ 5.6 วินาที

2.1.3 สัญญาณความถี่ DTMF (Dual Tone Multi Frequency)


ระบบสัญญาณแบบ DTMF ปัจจุบันเป็นที่แพร่หลาย เรียกกันตามท้องตลาดว่าโทรศัพท์กดหมายเลขนั้น ในการส่งข้อมูลหลัก ตัวเลขในการใช้แทนหมายเลขนั้น ตัวเลขเหล่านั้น จะถูกแปลงและส่งไปในรูปรหัสความถี่ (Tone Codes) สองความถี่พร้อมกันในย่านของความถี่เสียง (300-3400 Hz) เช่น เลขหมาย 2 จะส่งความถี่ 697 Hz และ 1336 Hz พร้อมกันตามมาตรฐานสัญญาณโทรศัพท์ที่กำหนดโดย CCITT มีมาตรฐานดังตารางที่ 1

ตารางที่ 1 มาตรฐานสัญญาณความถี่ DTMF

ความถี่ (Hz)	1209	1366	1477	1633
697	1	2	3	A
770	4	5	6	B
852	7	8	9	C
941	*	0	#	D

2.1.4 วงจรถอดรหัสเลขหมาย (DTMF Decode)

ในยุคก่อนการออกแบบรหัสความถี่ของสัญญาณ โทรศัพท์ มักใช้ไอซี (PhaseLockLoop) ซึ่งสร้างปัญหามากมายเช่น ความถี่ที่เปลี่ยนแปลงไป การปรับแต่งวงจร ขนาดของวงจร เพราะต้องการใช้ไอซีจำนวนมาก จากปัญหาสารพัดเหล่านี้ ทำให้ไอซีPLL ไม่เป็นที่นิยมใช้กัน ในปัจจุบันนิยมใช้ไอซีเบอร์ MT8870 มีคุณสมบัติที่ดีอยู่หลายประการ โดยการถอดรหัสจะกระทำเมื่อมีสัญญาณความถี่แบบ DTMF เข้าสู่วงจร DTMF Decode MT8870 จะทำการถอดรหัสโทนเลขหมาย ซึ่งผลที่ออกมาจะเป็นสัญญาณดิจิทัล 4 บิต แล้วส่งให้ส่วนควบคุมสัญญาณต่อไป ซึ่งรายละเอียดของตัวอย่างวงจร DTMF Decode แสดงไว้ดังภาพที่ 2.6 ดังนี้



ภาพที่ 2.6 วงจร DTMF Decode

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.4.1 คุณสมบัติของไอซีเบอร์ MT8870

- เป็นตัวรับและถอดรหัสความถี่ (DTMF Receiver)
- ใช้กำลังไฟฟ้าน้อย และไฟเลี้ยงระดับเดียวกับ TTL
- สามารถปรับการ์ดไทม์ (Guard time) ได้
- สามารถปรับอัตราขยายในตัวไอซีได้
- เป็นไอซีคุณภาพสูง

2.1.4.2 โครงสร้างของ ไอซีเบอร์ MT8870 (MITSUBISHI, 1997)

โครงสร้างภายในของ MT8870 ประกอบด้วยวงจรรองความถี่ และ วงจรถอดรหัสฟังก์ชันดิจิทัล เป็นไอซีที่สร้างโดยใช้เทคโนโลยี ISO2-CMOS ในส่วนวงจรรองความถี่ใช้เทคนิคสวิตช์คาปาซิเตอร์ สำหรับรองความถี่สูงและต่ำ ส่วนวงจรถอดรหัสใช้เทคนิคการนับทางดิจิทัล เพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ ออกเป็นเลขฐานสองขนาด 4 บิต และเช็คช่วงเวลาที่สำคัญเข้า ส่วนภาคอินพุตเป็นออปแอมป์ ซึ่งสามารถปรับอัตราขยายได้ โดยต่ออุปกรณ์ภายนอกเอาต์พุตเป็นวงจรถอดรหัส 3 สถานะ ภายในโครงสร้างของ MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วน

- ภาคกรองความถี่ (Filter Section)
- ภาคถอดรหัส (Decoder Section)
- ภาคควบคุมตรวจสอบสัญญาณ (Steering Circuit)
- ภาคขยายสัญญาณความแตกต่าง (Differential Amplifier)
- ภาคกำเนิดความถี่ (Oscillator)

- ภาคกรองความถี่ (Filter Section)

ในส่วนนี้ จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 ส่วน คือ ช่วงความถี่สูงและต่ำ โดยใช้ วงจรรองความถี่แถบผ่านแบบใช้ตัวเก็บประจุชนิดอันดับหก (Sixth order Capacitor Band Pass Filter) ซึ่งความถี่ที่แยกได้มี 2 ช่วง คือ ช่วงความถี่สูงและต่ำ

- ภาคถอดรหัส (Decoder Section)

ความถี่ DTMF ที่ถูกรองเรียบร็อยแล้ว จะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็นตัวเลขโดยใช้เทคนิคของวงจรรีบแบบดิจิทัล และมีการตรวจสอบความถี่ที่เข้ามาว่าเป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นที่จะเข้าผสม เมื่อตรวจสอบความถี่นั้นถูกต้อง สัญญาณ

ที่ขา ESt (Early Steering) หรือขา 16 ก็จะแอกทีฟ สำหรับค่าที่ถอดรหัสได้จากความถี่ต่างๆนั้น แสดงไว้ดังตารางที่ 2


ตารางที่ 2 ตารางการทำงานของ MT8870

Digit	TOE	INH	ESt	Q ₄	Q ₃	Q ₂	Q ₁
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	0	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	Undelected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

- ภาคควบคุมตรวจสอบสัญญาณ (Steering Circuit)

ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุต จะมีการตรวจสอบช่วงความถี่ที่เข้ามาว่ามีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่ม โทรศัพท์ที่ให้ความถี่ออกมาเป็นช่วงเวลานานพอสมควร มิฉะนั้นวงจรจะไม่รับและถือว่าสัญญาณนั้นไม่ถูกต้อง ส่วนช่วงเวลายาวเท่าใดนั้นสามารถตั้งได้โดยใช้ RC ต่อจากภายนอกตามภาพที่ 7 สัญญาณที่ขา ESt จะเป็น High นานใกล้เคียงกับระยะเวลาที่ DTMF เข้ามาทำให้ V_C สูงขึ้นตัวเก็บประจุ V_C จะคายประจุ ทำให้แรงดัน V_C สูงขึ้นจนถึงค่าเทรชโฮลด์ วงจรถอดรหัสจึงจะถอดรหัสออกเป็นตัวเลขขนาด 4 บิต รายละเอียดการทำงาน ดูได้จากแผนภูมิเวลา (Timing Diagram) จะเข้าใจได้ง่ายสำหรับการ์ดใหม่ (Guardtime) หมายถึง ช่วงเวลาของความถี่ที่เข้ามาซึ่งจะต้องนานกว่าหรือเท่ากับเวลาที่เรที่ตั้งไว้ จึงจะได้รับการยอมรับสัญญาณความถี่นั้นถูกต้อง หรือพูดได้ว่าเวลาที่เรที่ตั้งไว้โดย RC คือ การ์ดใหม่นั้นเอง ถ้าสัญญาณความถี่เข้ามาสั้นกว่า จะไม่มีการถอดรหัสสัญญาณตัวเลขออกมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาพที่ 2.7
การต่อวงจรควบคุมตรวจสอบสัญญาณเบื้องต้นของ
ไอซี MT8870

- ภาควิทยาสัญญาณความแตกต่าง (Differential Amplifier)
วงจรส่วนอินพุทของ MT8870 เป็นภาควิทยาสัญญาณออปแอมป์ที่สามารถปรับอัตราขยายได้ โดยต่อวงจรภายนอกเพิ่มเข้าดังภาพที่ 2.8 ซึ่งสามารถคำนวณอัตราขยายความแตกต่างอินพุทและอิมพีแดนซ์ ได้ดังนี้

$$\text{อัตราขยาย (} AV_{\text{Diff}} \text{)} = R_1/R_2$$

$$\text{อินพุทอิมพีแดนซ์ (} Z_{\text{in diff}} \text{)} = 2\sqrt{R_1^2 + (1/\omega C)^2}$$




ภาพที่ 2.8 การต่อวงจรภาคอินพุทของ ไอซี MT8870

- ภาควิทยาเกิดควมถี่ (Oscillator)

ในภาควิทยาภายในMT8870 จะมีวงจรเวลาอยู่ภายใน เพียงแต่ต่อแร่คริสตอลขนาด 3.579 MHz จะสามารถใช้งานได้ทันที เพื่อให้ทราบถึงรายละเอียดต่างๆในการทำงานและหน้าที่ของเขา

ต่างๆของMT 8870 ในการต่อเข้าเป็นระบบเชื่อมโยงกับส่วนต่างๆ สามารถที่อธิบายด้วยไดอะแกรมสัญญาณ ดังภาพที่ 2.9



ภาพที่ 2.9 ไดอะแกรมสัญญาณต่างๆ ของ MT8870

อธิบายศัพท์

- V_{in} - สัญญาณความถี่ DTMF
- EST - Early Steering Output ใช้แสดงความถี่ที่ถูกต้อง
- St/GT - Steering Input / Guard Time Output สำหรับต่อวงกับ RC ภายนอก
- Q_1-Q_4 - เอาท์พุท BCD ขนาด 4 บิต
- StD - Delay Steering Output ใช้แสดงค่าความถี่ที่ได้รับ หรือหายไป มีคาบเวลาตามที่กำหนด เพื่อแสดงความถูกต้องของสัญญาณ
- TOE - Tone Output Enable (input) ใช้ควบคุม Q_1-Q_4 ให้เป็น Hi Impedance

2.2 ทฤษฎีเกี่ยวกับไมโครคอนโทรลเลอร์ (MCS-51)

ไมโครคอนโทรลเลอร์ในตระกูล MCS-51 นั้นมีอยู่หลายเบอร์ให้เลือกใช้ ซึ่งแต่ละเบอร์จะมีความสามารถพิเศษมากน้อยแตกต่างกันไป

2.2.1 คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ MCS-51

1. ใช้เทคโนโลยีสูงในการสร้าง โดยมีประเภท HMOS, CMOS และ CHM ทำงานด้วยแหล่งจ่ายไฟ +5 Vdc เพียงแหล่งเดียว
 2. มีหน่วยประมวลผลขนาด 8 บิต
 3. สามารถติดต่อกับหน่วยความจำภายนอกทั้งหน่วยความจำโปรแกรม และหน่วยความจำข้อมูลได้สูงสุด 64 กิโลไบต์
 4. มีพอร์ต I/O แบบขนานสองทิศทางจำนวน 4 พอร์ต พอร์ตละ 8 บิต รวมทั้งหมดเป็น 32 บิต และจะเหลือเพียง 16 บิตสำหรับเบอร์ 8031 เนื่องจาก พอร์ต 0 และพอร์ต 2 รวม 16 บิตจะใช้ในการเข้าถึงแอดเดรสและข้อมูลสำหรับติดต่อกับหน่วยความจำภายนอก
 5. พอร์ตใช้งานทุกพอร์ตจะมีลักษณะเป็นพอร์ตแล็ช (Latch) คงสภาพ
 6. มีขาพอร์ตที่รับส่งข้อมูลแบบอนุกรม
 7. หนึ่ง Machine cycle จะใช้เวลา 1 ไมโครวินาที โดยใช้ X-TAL 12 MHz
 8. สามารถกำหนดการใช้พอร์ต I/O ได้ในระดับไบต์หรือบิตได้โดยตรง
- ตัวเลขทางกลศาสตร์ใช้ได้ทั้งระบบฐานสอง และฐานสิบหก

2.2.2 ลักษณะการจัดการขาภายนอกของ MCS-51

(P2) P1.0	1	40	VCC
(P2 EX) P1.1	2	39	P0.0 (AD0)
P1.2	3	38	P0.1 (AD1)
P1.3	4	37	P0.2 (AD2)
(SS) P1.4	5	36	P0.3 (AD3)
(MOSI) P1.5	6	35	P0.4 (AD4)
(MISO) P1.6	7	34	P0.5 (AD5)
(SCK) P1.7	8	33	P0.6 (AD6)
RST	9	32	P0.7 (AD7)
(RXD) P3.0	10	31	\bar{E} V _{PP}
(TXD) P3.1	11	30	ALE/P \bar{H} CG
(INT0) P3.2	12	29	PSEN
(INT1) P3.3	13	28	P2.7 (A15)
(T0) P3.4	14	27	P2.6 (A14)
(T1) P3.5	15	26	P2.5 (A13)
(WR) P3.6	16	25	P2.4 (A12)
(RD) P3.7	17	24	P2.3 (A11)
XTAL2	18	23	P2.2 (A10)
XTAL1	19	22	P2.1 (A9)
GND	20	21	P2.0 (A8)

ภาพที่ 2.10 แสดงการจัดการขาของไมโครคอนโทรลเลอร์ MCS-51 DIP40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพที่ 2.10 แสดงการจัดขาตามลักษณะภายนอกของไมโครคอนโทรลเลอร์ MCS-51 ซึ่งจะมีการแบ่งกลุ่มการจัดขาของไมโครคอนโทรลเลอร์ MCS-51 มีอยู่ 4 กลุ่มคือ

1. กลุ่มขาแหล่งจ่ายไฟเลี้ยง และสัญญาณนาฬิกา
2. กลุ่มขาสำหรับอั่งแอดเดรส และรับส่งข้อมูล
3. กลุ่มขาที่ใช้ในการควบคุม
4. กลุ่มขาพอร์ตใช้งานแบบขนาน และอนุกรม

พอร์ตใช้งานบางพอร์ตจะทำหน้าที่ได้สองหน้าที่ขึ้นอยู่กับคำสั่งงานด้วยซอฟต์แวร์ หรือการติดตั้งฮาร์ดแวร์เช่น พอร์ต 0 จะมีหน้าที่ในการอั่งแอดเดรส และอ่านข้อมูลจากอีพ롬 ภายนอก หรือจะทำหน้าที่เป็นกลุ่มขาพอร์ตแบบขนาน I/O ปกติใน MCU ตัวนั้นจะมีอีพ롬 ภายในตัวเป็นต้น รายละเอียดการใช้งานตลอดจนโครงสร้างภายในไมโครคอนโทรลเลอร์ MCS-51 สามารถศึกษาได้จากคู่มือการใช้งานไมโครคอนโทรลเลอร์ MCS-51

2.2.3 ขาที่สำคัญของไมโครคอนโทรลเลอร์ MCS-51

1. ขา V_{cc} เป็นขารับแรงดันไฟกระแสตรง +5 Vdc
2. ขา GND เป็นกราวด์
3. พอร์ต 0 (Port 0) มี 8 บิตได้แก่ บิต P0.0 – P0.7 เป็นพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทาง สำหรับใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ตต้องทำการเซ็ตค่า 1 ไปยังพอร์ตเมื่อต้องการใช้งานพอร์ตนั้นทั้งพอร์ตเป็นอินพุต ถ้าต้องการใช้งานแต่ละบิตของพอร์ตเป็นอินพุตในระดับบิต ก็สามารถทำได้โดยการเซ็ตค่า 1 ไปยังแต่ละบิตที่ต้องการใช้งานเป็นพอร์ตอินพุตในระดับบิต เพื่อกำหนดให้ขาพอร์ต หรือในแต่ละบิตนั้นอยู่ในสถานะปล่อยลอย ซึ่งในสถานะนี้เองที่นำมาใช้เป็นพอร์ตอินพุตอิมพีแดนซ์สูงได้ นอกจากพอร์ตนี้จะใช้งานเป็นพอร์ตอินพุตเอาต์พุตแล้วมันยังถูกใช้งานในการติดต่อกับหน่วยความจำภายนอก (EPROM, RAM) ได้อีกด้วย โดยทำหน้าที่ในการกำหนดแอดเดรสไบต์ค่า (A0 – A7) ซึ่งจะใช้งานเป็นมัลติเพล็กซ์สำหรับการรับส่งข้อมูลข้อมูลขนาด 8 บิต (D0 – D7)
4. พอร์ต 1 (Port 1) มี 8 บิต ได้แก่ บิต P1.0 – P1.7 เป็นพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทางสำหรับการใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ต หรืออินพุตในระดับบิตสามารถทำได้โดยวิธีเช่นเดียวกันกับพอร์ต 0 ข้างต้น
5. พอร์ต 2 (Port 2) มี 8 บิต ได้แก่ บิต P2.0 – P2.7 เป็นพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทางสำหรับการใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ต หรืออินพุตใน

ระดับบิตสามารถกระทำได้โดยวิธีเช่นเดียวกันกับพอร์ต 0 ข้างต้น เช่นเดียวกับพอร์ต 0 นอกจากใช้งานเป็นพอร์ตอินพุตเอาต์พุต แล้วมันยังถูกใช้งานในการติดต่อกับหน่วยความจำภายนอก (EPROM, RAM) ได้อีกด้วย โดยทำหน้าที่ในการกำหนดแอดเดรสไบต์สูง (A8 – A15)

6. พอร์ต 3 (Port 3) มี 8 บิต ได้แก่ บิต P3.0 – P3.7 เป็นพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทางสำหรับการใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ต หรืออินพุตใน ระดับบิตสามารถกระทำได้โดยวิธีเช่นเดียวกันกับพอร์ต 0 ข้างต้น เช่นเดียวกับพอร์ต 0 นอกจากใช้งานเป็นพอร์ตอินพุตเอาต์พุต แล้วมันยังถูกใช้งานในหน้าที่พิเศษต่างๆ ดังนี้
7. ขารีสต (RST) ใช้สำหรับการรีเซ็ตการทำงานของไมโครคอนโทรลเลอร์ โดยการรีเซ็ตต้องคงสถานะ high อย่างน้อยนาน 2 Machine Cycle ในขณะที่ออสซิลเลเตอร์ยังทำงานอยู่
8. ขา $\overline{\text{ALE}} / \overline{\text{PROG}}$ เป็นขาสัญญาณเพื่อทำหน้าที่การควบคุมการแล็ช (Latch) ตำแหน่งแอดเดรสไบต์ต่ำ (Address Latch Enable) เมื่อต้องการติดต่อกับหน่วยความจำภายนอก นอกจากนี้ขานี้ยังทำหน้าที่เป็นอินพุต รับพัลส์ในการโปรแกรม (Program Pulse Input) ในส่วนของหน่วยความจำ EPROM สำหรับไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีหน่วยความจำโปรแกรมภายในเป็น EPROM
9. ขา $\overline{\text{PSEN}}$ (Program Store Enable) ทำหน้าที่เป็นสัญญาณสไตรบเพื่ออ่านคำสั่งจากหน่วยความจำโปรแกรมภายนอก เมื่อไมโครคอนโทรลเลอร์ประมวลผลคำสั่งจากหน่วยความจำโปรแกรมภายนอก ขานี้จะส่งสัญญาณสไตรบจำนวน 2 ครั้งในแต่ละ Machine Cycle แต่ในขณะที่ติดต่อกับหน่วยความจำข้อมูลภายนอกจะไม่มีการส่งสัญญาณสไตรบ แต่อย่างใด
10. ขา $\overline{\text{EA}} / \text{Vcc}$ (External Access Enable/Vcc) เป็นขาสำหรับเลือกใช้หน่วยความจำโปรแกรมจากภายใน หรือจากภายนอกโดยมีสถานะเป็น 0 และ 1 จะหมายถึงการให้ไมโครคอนโทรลเลอร์ รับคำสั่งจากหน่วยความจำภายนอก และภายในตามลำดับ อย่างไรก็ตามถ้าบิตป้องกัน (Security Bit) ในหน่วยความจำ EPROM ถูกโปรแกรมไว้ ไมโครคอนโทรลเลอร์จะไม่รับคำสั่งจากหน่วยความจำภายนอกเลย นอกจากนี้ขานี้ยังทำหน้าที่รับแรงดันไฟสำหรับโปรแกรม (Vcc) ขนาด 12 โวลต์ เพื่อใช้ระหว่างการโปรแกรมหน่วยความจำโปรแกรมภายในตัว MCU

11. ขา XTAL1 และขา XTAL2 เป็นขาใช้งานวงจรอินเวอร์ตติ้งออสซิลเลเตอร์ แอมพลิไฟเออร์ (Inverting Oscillator Amplifier) สำหรับการต่อร่วมกับคริสตอลภายนอก

2.2.4 การจัดหน่วยความจำ

ในไมโครคอนโทรลเลอร์ตระกูล MCS-51 แบ่งหน้าที่ของหน่วยความจำออกเป็นสองส่วนคือหน่วยความจำโปรแกรม (Program memory) และหน่วยความจำข้อมูล (data memory) หน่วยความจำโปรแกรมจะใช้สำหรับเก็บโปรแกรมควบคุมการทำงานของไมโครคอนโทรลเลอร์ ซึ่งบางเบอร์จะมีหน่วยความจำในส่วนนี้อยู่ในตัว โดยอาจจะมีขนาดไม่เท่ากันหรือเป็นหน่วยความจำต่างชนิดกัน เช่น บางเบอร์เป็น ROM และบางเบอร์อาจเป็น EPROM และบางเบอร์อาจไม่มีหน่วยความจำในส่วนนี้เลย โปรแกรมการทำงานจะถูกเก็บไว้ยังหน่วยความจำโปรแกรมภายนอกทั้งหมดสำหรับหน่วยความจำข้อมูลจะใช้สำหรับเก็บข้อมูลหรือค่าตัวแปรต่างๆ จากการทำงานของโปรแกรม ซึ่งในไมโครคอนโทรลเลอร์ MCS-51 ทุกเบอร์จะมีหน่วยความจำในส่วนนี้อยู่จำนวนหนึ่ง แต่อาจมีขนาดมากน้อยแตกต่างกันไปในแต่ละเบอร์สำหรับการจัดโครงสร้างของหน่วยความจำทั้งในส่วนของหน่วยความจำโปรแกรมและหน่วยความจำข้อมูล

2.2.5 หน่วยความจำโปรแกรม

หน่วยความจำโปรแกรมสามารถแบ่งออกได้เป็น 2 ส่วนคือ หน่วยความจำโปรแกรมภายใน และหน่วยความจำโปรแกรมภายนอก หน่วยความจำโปรแกรมภายในจะถูกเลือกใช้งานถ้าขาสัญญาณ EA มีค่าเป็น 1 โดยจะถูกใช้งานในช่วงแอดเดรส 0-0FFFH (หรือช่วงแอดเดรส 0-1FFFH ในเบอร์ 8052) นอกเหนือจากช่วงแอดเดรสนี้จะใช้หน่วยความจำโปรแกรมภายนอกทั้งหมด ในกรณีตรงกันข้ามถ้าใช้ขาสัญญาณ EA มีค่าเป็น 0 ในช่วงแอดเดรส 0-0FFFH (หรือช่วงแอดเดรส 0-1FFFH ในเบอร์ 8052) จะถูกใช้จากหน่วยความจำภายนอก หรือกล่าวได้ว่าขาสัญญาณ \overline{EA} มีค่าเป็น 0 จะเป็นการเลือกให้หน่วยความจำโปรแกรมภายนอกทั้งหมดตลอดช่วงแอดเดรสหน่วยความจำข้อมูล หน่วยความจำข้อมูลสามารถแบ่งออกได้เป็น 2 ส่วนคือ หน่วยความจำข้อมูลภายใน และหน่วยความจำข้อมูลภายนอก สำหรับหน่วยความจำข้อมูลภายในยังแบ่งออกได้เป็น 2 ส่วนย่อยคือส่วนที่ใช้เก็บข้อมูลทั่วไป และส่วนที่ใช้เป็นรีจิสเตอร์หน้าที่พิเศษหรือ SFR (Special Function Register) โดยส่วนที่ใช้เก็บข้อมูลทั่วไปจะถูกใช้สำหรับเก็บข้อมูลหรือค่าตัวแปรต่างๆ จากการทำงานของโปรแกรม ส่วนรีจิสเตอร์หน้าที่พิเศษถูกใช้งานเป็นรีจิสเตอร์ควบคุมการทำงานและบอกสถานะการทำงานของไมโครคอนโทรลเลอร์

2.2.6 รีจิสเตอร์หน้าที่พิเศษ (SFR)

รีจิสเตอร์หน้าที่พิเศษนี้มีบทบาทอย่างมากในการควบคุมการทำงานของไมโครคอนโทรลเลอร์และทำให้การเขียนโปรแกรมสามารถทำได้สะดวกขึ้น รีจิสเตอร์หน้าที่พิเศษทำหน้าที่ที่สำคัญคือ ควบคุมการทำงานในส่วนต่างๆ ภายในไมโครคอนโทรลเลอร์และ ทำหน้าที่แสดงสถานะการทำงาน ซึ่งในรีจิสเตอร์หน้าที่พิเศษบางตัวยังไม่สามารถเข้าถึงได้ในระดับบิต (bit addressable) ด้วย ดังแสดงรูปการจัดหน่วยความจำและตำแหน่งรีจิสเตอร์หน้าที่พิเศษต่างๆ


2.2.7 รีจิสเตอร์ใช้งานทั่วไป

รีจิสเตอร์ใช้งานทั่วไปมีไว้สำหรับนำข้อมูลไปพักไว้ชั่วคราวหรือใช้งานทั่วไปได้ตามต้องการ ซึ่งรีจิสเตอร์ใช้งานทั่วไปซึ่งมีอยู่ด้วยกัน 8 ตัวคือรีจิสเตอร์ R0 - R7 โดยรีจิสเตอร์ทั้ง 8 ตัวถูกจัดให้อยู่รวมกันและมีให้เลือกถึง 4 แบนก์ (bank) นั่นก็จะมีรีจิสเตอร์ใช้งานทั่วไปถึง 32 ตัวให้ใช้งาน เพียงแต่เลือกใช้รีจิสเตอร์ R0 - R7 ในแบนก์ใดแบนก์หนึ่งจะถูกกำหนดจากบิต RS0 RS1 ในรีจิสเตอร์หน้าที่พิเศษ PSW ดังนั้นการเลือกใช้งานจึงเลือกได้เพียงแบนก์เดียวในขณะใดขณะหนึ่ง

2.3 ทฤษฎีเกี่ยวกับการส่งข้อมูลแบบอนุกรม

2.3.1 การส่งข้อมูลแบบอนุกรม

การติดต่อสื่อสารแบบอนุกรม เป็นการส่งข้อมูลที่ละบิตอย่างต่อเนื่องกันไป การสื่อสารแบบอนุกรมจะแตกต่างจากการสื่อสารแบบขนาน คือแบบขนานจะส่งข้อมูลครั้งละหลายๆบิตในเวลาเดียวกัน ซึ่งแตกต่างกับการรับส่งข้อมูลแบบอนุกรม โดยส่งข้อมูลที่ละ 1 บิตใช้สายเพียงเส้นเดียวในการส่งข้อมูล ต่างกับการส่งข้อมูลแบบขนานซึ่งจะใช้สาย 1 เส้นต่อข้อมูล 1 บิต โดยทุกบิตจะถูกส่งข้อมูลออกไปในเวลาเดียวกัน




ภาพที่ 2.11 การส่งข้อมูลแบบอนุกรม และ ขนาน

2.3.2 Serial Timing

การส่งข้อมูลแบบอนุกรมยังมีโครงสร้างที่สำคัญอีกหลายอย่าง ที่ใช้ในการส่งข้อมูล หนึ่งในโครงสร้างที่สำคัญในการรับส่งแบบนี้ คือ ความถี่ในการส่งข้อมูลออกไป ซึ่งความถี่นี้ เราเรียกว่า Baud Rate เป็นตัวกำหนดจำนวนบิตที่ส่งใน 1 วินาที Baud Rate มีค่าต่าง ๆ กัน เช่น 110,150,300,600,900 สมมติว่าต้องการส่งข้อมูล 8 บิตที่ Baud Rate 2400 หมายความว่าข้อมูลที่จะส่งออกไปแบบอนุกรม โดยแต่ละบิตจะมีความกว้าง เท่ากับ $1/2400$ วินาที จากเวลาดังกล่าวสามารถหาเวลาในการส่งข้อมูลขนาด 8 บิต ได้โดย $8 \times (1/2400)$ ได้เท่ากับ 3328 ไมโครวินาที แต่ถ้าใช้การส่งข้อมูลแบบขนาน จะใช้เวลาน้อยกว่า $1/2400$ วินาที

2.3.3 การเปลี่ยนข้อมูลแบบขนานเป็นแบบอนุกรม

หลักการส่งข้อมูลแบบอนุกรม จะต้องเปลี่ยนข้อมูลจากขนาน เป็นอนุกรมก่อนแล้วจึงส่งออกไป ซึ่งมีการทำงานดังนี้เก็บข้อมูลแบบขนาน 8 บิต มาเก็บในชิพรีจิสเตอร์เลื่อนข้อมูลออกไปทีละบิตในเวลาที่ถูกตั้งตาม Baud Rate การทำงานในลักษณะนี้ แสดงไว้ดังภาพที่ 2.12 ซึ่งเริ่มแรกข้อมูลจะเข้ามาแบบขนานมายังชิพรีจิสเตอร์ แล้วจึงส่งข้อมูลออกไปแบบอนุกรม โดยส่งบิต D0 ออกไปเป็นบิตแรก แล้ว D7 ออกเป็นบิตสุดท้าย



ภาพที่ 2.12 การเปลี่ยนข้อมูลแบบขนานเป็นแบบอนุกรม

2.3.4 สตาร์ทบิต (Star Bit)

ในการรับส่งข้อมูลแบบอนุกรมนั้น ด้านรับจะต้องรับและแปลความหมายของข้อมูลที่รับมาได้ถูกต้อง ดังนั้น การส่งข้อมูลจึงจำเป็นต้องมีสตาร์ทบิต เพิ่มเข้ามาอีก 1 บิต เพื่อทำหน้าที่บอกให้ด้านรับรู้ว่าข้อมูลใหม่กำลังตามมา และทำหน้าที่เป็น Clock Synchronize ในการรับส่งข้อมูลแต่ละตัวอักษรซึ่งเหมือนกับข้อมูล 1 ไบต์ที่ส่งแบบขนาน เมื่อเพิ่มสตาร์ทบิตเข้าไปจะทำให้ข้อมูล 1 ตัวอักษรมีมากกว่า 8 บิต การส่งข้อมูลแบบอนุกรมถ้าไม่มีการส่งข้อมูลออกไปจะเรียกช่วงนี้ว่า Marking ถ้าในช่วง Marking มีค่าลอจิก “1” สตาร์ทบิตที่เพิ่มเข้าไปต้องมีค่าตรงข้ามกับ Marking คือจะมีค่าลอจิก “0” สตาร์ทบิต ที่ใส่เพิ่มเข้าไปจะมีขนาดความกว้างเท่ากับบิตข้อมูลดังภาพที่ 2.13




ภาพที่ 2.13 Start Bit

2.3.5 พาริตีบิต (Parity Bit)

พาริตีบิตเป็นบิตตรวจสอบที่เพิ่มเข้าไปทางด้านส่งเพื่อให้ด้านรับตรวจสอบความถูกต้องของข้อมูลที่ส่งออกไปทางด้านส่ง จะประกอบด้วยจำนวนบิตที่มีค่าลอจิก “1” ซึ่งอาจจะเป็นคู่หรือคี่ เช่นข้อมูล 8 บิตค่า 54 H (01010100) จะมีค่าลอจิก 1 จำนวน 3 บิต และ 55 H (001010101) มีค่าลอจิก “1” จำนวน 4 บิต ด้านรับจะรับข้อมูลที่มีค่าลอจิก “1” เป็นเลขคู่ ค่า 55 H จะถูกต้อง และค่า 54 H จะผิด ดังนั้นด้านส่งจะต้องเพิ่ม 1 เข้าไปรวมกับข้อมูลอีก 1 บิต ข้อมูลใหม่จะเป็น 9 บิต ก่อนที่จะถูกส่งออกไป ค่าของ พาริตีบิต จะเป็น 0 หรือ 1 เพื่อทำให้จำนวนบิตในข้อมูลทั้งหมดมีค่าลอจิก “1” เป็นเลขคู่ ดังภาพที่ 2.14


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 2.14 พาริตีบิต ในการส่งข้อมูล 55 H

2.3.6 สต็อบบิต (Stop Bit)

บิตสุดท้ายที่เพิ่มเข้าไปในการส่งข้อมูลแบบอนุกรม คือ สต็อบบิต ทางด้านรับจะคอยตรวจสอบสต็อบบิต ซึ่งอยู่ท้ายสุดของข้อมูล จำนวนสต็อบบิต อาจจะมี 1, 1.5, หรือ 2 บิตก็ได้ดังภาพที่ 2.15 แสดงการส่งข้อมูลขนาด 8 บิต ที่รวมกับสตาร์ทบิต, พาริตีบิต และ สต็อบบิตอีก 2 บิตดังนั้นจำนวนบิตทั้งหมดจะเท่ากับ 12 บิตที่ Baul Rate 2400 เวลาที่ใช้ในการส่งข้อมูลจะมีค่าเท่ากับ 12×416 ไมโครวินาที หรือ 4.99 วินาที




ภาพที่ 2.15 การส่งข้อมูล 1 ตัวอักษร

2.3.7 ลำดับการทำงานที่สำคัญในการส่งข้อมูลแบบอนุกรม

1. การส่งข้อมูลอนุกรมจะส่งครั้งละ 1 บิต โดยส่งบิตต่ำก่อน
2. ข้อมูลแต่ละบิตจะถูกส่งในเวลาคงที่ เรียกว่า Baud Rate มีค่าเท่ากับจำนวนบิตทั้งหมดที่ไปใน 1 วินาที เช่น Baud Rate 1200 จะส่งข้อมูลด้วยความถี่ 1200 Hz
3. ข้อมูลที่ส่งออกจากไมโครคอนโทรลเลอร์ จะถูกเปลี่ยนเป็นอนุกรมก่อนส่งออกไปตามสาย
4. Marking คือ ช่วงของสัญญาณลอจิกที่ส่งออกไปที่สายส่ง ในขณะที่ไม่มีการส่งข้อมูล
5. ด้านส่งข้อมูลจะเพิ่มข้อมูลอีก 1 บิต เรียกว่า สตาร์ทบิต มีค่าลอจิกตรงกันข้ามกับ Marking
6. ด้านส่งข้อมูลจะเพิ่ม พาร์ตีบิต ต่อจากข้อมูล โดยสามารถใส่ให้เป็นคู่หรือคี่ตามจำนวนลอจิก 1 ของข้อมูลที่จะส่งได้ ซึ่งบิตทางด้านรับ จะใช้ตรวจสอบข้อมูลที่รับเข้าว่าถูกต้องหรือไม่
7. ด้านส่งจะเพิ่ม สต็อปบิต ต่อจากพาร์ตีบิต จำนวนของ สต็อปบิตอาจมีความกว้าง 1, 3/2, หรือ 2 บิต ของข้อมูลก็ได้ สต็อปบิตจะมีค่าลอจิกเหมือนกับ Marking

2.3.8 รายละเอียดและการใช้งานของไอซีเบอร์ MC145026, MC145027

ไอซีเบอร์ MC 145026 และเบอร์ MC145027 เป็นไอซีเข้ารหัส(Encode) และเป็นไอซีถอดรหัส(Decode) ซึ่งไอซีทั้งสองตัวนี้ได้ถูกออกแบบมาใช้ในการรับส่งข้อมูลโดยเฉพาะ โดยมีการรับส่งแบบทิศทางเดียว (Simplex) ไอซีเบอร์ MC145026 เป็นตัวส่ง และ ไอซีเบอร์ MC145027 เป็นตัวรับ โดยจะส่งข้อมูลในลักษณะการส่งอนุกรม มีตัวถัง และการจัดขาตั้งภาพที่ 2.16



ภาพที่ 2.16 ตัวถังและขาไอซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.9 รายละเอียดการจัดขาของไอซีเบอร์ MC145026

- $A_1/D_1 - A_9/D_9$ Address/Data Input (Pin 1,2,3,4,5,,6,9,10) เป็นขาสำหรับป้อนข้อมูล(Data) ทางด้าน Input ซึ่งเมื่อส่งไปแล้ว ข้อมูลที่ป้อนเข้าจะไปปรากฏทางด้าน Output
- R_S, C_{RC}, R_{RC} เป็นอุปกรณ์ Oscillator (Pin 11,12,13) เป็นส่วนของการสร้างความถี่ให้กับวงจร
- TE Transmit-Enable Input (Pin 14) ต้อง Active Low เมื่อทำการส่งข้อมูล
- Data Output (Pin 15) เป็น Data Output แบบอนุกรม
- V_{DD} , Positive Supply (Pin 16) เป็นขา Power Supply ไฟบวก
- V_{SS} , Negative Supply (Pin 8) เป็นขา Ground


2.3.10 รายละเอียดการจัดขา IC เบอร์ MC 145027

- $A_1 - A_5$ เป็น Address ทางอินพุตซึ่งต้องเหมือนกับตัวส่งคือ MC 145026
- $D_6 - D_9$ เป็น Output ที่ Decode มาจากสัญญาณที่ MC 145026 ส่งมา
- R_1, C_1 Pulse Discriminator (Pin 6,7) เป็นตัวกำหนดความกว้างของ Pulse
- R_2, C_2 Dead Time Discriminator (Pin 10)
- VT Valid Transmission (Pin 11) เป็นตัวแสดงว่ารับข้อมูลได้หรือไม่ ถ้าหากว่ารับข้อมูลได้ก็จะมี Logic High
- V_{DD} , Positive Supply (Pin 16) เป็นขาไฟบวก
- V_{SS} Negative Supply (Pin 8) เป็นขา Ground


2.3.11 การใช้งาน IC เบอร์ MC 145026 และ MC145027

ไอซีเข้ารหัส เบอร์ MC 145026 และถอดรหัส เบอร์ MC 145027 มีการจัดการทำงานตามภาพที่ 2.17 และ 2.18 โดยใช้หลักการส่งข้อมูลของวงจรนี้ จะให้ข้อมูลเป็น Binary Data ขนาด 4 บิต เข้ามาที่ขา $D_6 - D_9$ และให้ขา $A_1 - A_5$ เป็นตัวระบุตำแหน่งทางด้านปลายทางโดยที่มี R_{TC}, C_{TC}, R_S เป็นตัวกำหนดความถี่การส่งข้อมูล และจะเริ่มส่งข้อมูลเมื่อ TE เป็น LOW ข้อมูลจะถูกส่งไปเป็นแบบอนุกรมทางขา 15 ส่วนทางด้านตัวรับจะเป็นไอซีเบอร์ MC 145027 จะรับสัญญาณเข้ามาทางขา 9 และมี R_1, R_2, C_1, C_2 เป็นตัวกำหนดความถี่ และ $A_1 - A_5$ เป็นตัวกำหนดตำแหน่งซึ่งเป็นแอดเดรสแบบขนานซึ่งขาแอดเดรส นี้ จะสามารถตอบสนองต่อสัญญาณอินพุตได้ 3 สถานะ (0,1, Open) ซึ่งสามารถทำให้เราสามารถอ้างอิงตำแหน่งได้ถึง 3^3 (27) ตำแหน่งด้วยกัน ถ้าความถี่ของข้อมูล และ

ตำแหน่งที่รับเข้ามาทางขา 9 ตรงกับที่ตั้งไว้จะรับข้อมูลได้ ข้อมูลที่ขา D₆-D₉ ของตัวรับจะตรงกับข้อมูลที่ขา D₆-D₉ ของไอซีตัวส่ง สัญญาณ VT ก็จะเป็นสถานะ LOW เพื่อแสดงว่าได้รับข้อมูลแล้ว และการรับส่งข้อมูลเรียบร้อยแล้ว โดยมี Timing Diagram ตามภาพที่ 2.19




ภาพที่ 2.17 วงจรภายในของไอซีเบอร์ MC145026



ภาพที่ 2.18 วงจรภายในของไอซีเบอร์ MC145027

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 2.19 แสดง Timing Diagram ของ MC145027

ในการใช้งานไอซีทั้งสองตัวนี้จะต้องมีการจัดวงจรตามภาพที่ 2.20 โดยจำเป็นจะต้องอยู่ภายใต้เงื่อนไขและสูตรการคำนวณ ดังนี้

$$C_{TC} = C_{TC} + C_{\text{layout}} + 12 \text{ pF}$$

$$100 \text{ pF} < C_{TC} < 15 \text{ pF}$$

$$R_{TC} > 100 \text{ k}\Omega ; R_s = 2R_{TCV}$$

$$R_1 > 10 \text{ k}\Omega$$

$$C_1 > 400 \text{ pF}$$

$$R_2 > 100 \text{ k}\Omega$$


$$C_2 > 700 \text{ pF}$$

$$f_{\text{osc}} = \frac{1}{(2.3 R_{TC} C_{TC})}$$

$$R_1 C_1 = 3.95 R_{TC} C_{TC}$$

$$R_2 C_2 = 77 R_{TC} C_T$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 2.20 วงจรใช้งานของ ไอซีเบอร์ MC145026 และ MC145027

2.4 ทฤษฎีเกี่ยวกับการเข้ารหัสแบบ FSK (Frequency Shift Keying)

ในปัจจุบันการสื่อสารมักจะนิยมใช้ระบบดิจิทัลมอดูเลชันมากขึ้นเพราะระบบดิจิทัลมอดูเลชัน มีความเชื่อถือได้สูงและมีราคาถูกลงมาก เพราะสาเหตุมาจากได้มีการพัฒนาทางดิจิทัลอิเล็กทรอนิกส์และไอซีอย่างรวดเร็ว และก้าวหน้าไปมากทำให้ต้นทุนการผลิตถูกลง การมอดูเลตตัวข่าวสารในระบบดิจิทัลทำได้หลายวิธีด้วยกันในที่นี้จะศึกษาเทคนิคการมอดูเลตตัวข่าวสารดิจิทัลถูกทำให้เปลี่ยนแปลงไป ตามความถี่ที่เราเรียกว่า Frequency Shift Keying (FSK)

2.4.1 การจัดสัญญาณFSK (FSK Signalling)

สัญญาณ FSK เป็นสัญญาณดิจิทัลที่มีความถี่เปลี่ยนแปลงตามขนาดเบสแบนด์พัลส์พีซีเอ็ม โดยทั่วไป FSK มักใช้ในการส่งข้อมูลที่อัตราความเร็วต่ำตามข้อกำหนด CCITT และนิยมใช้ FSK ชนิด 2 ความถี่เท่านั้นเพราะ FSK นอนโคซีเรนซ์ชนิด 2 ความถี่สามารถกำเนิดและสามารถรับได้ง่ายทำให้มีราคาถูก ความถี่ของสัญญาณ FSK จะมี 2 ความถี่คือ สัญญาณมาร์ค และตามสมการดังต่อไปนี้

$$S_1(t) = A \cos(\omega_c + \omega_d)t, \text{ สำหรับสัญญาณมาร์ค.....(1)}$$

และ

$$S_2(t) = A \cos(\omega_c - \omega_d)t, \text{ สำหรับสัญญาณสเปซ.....(2)}$$


เมื่อ $0 < t < T$

ในที่นี้ ω_d คือ ความถี่เบี่ยงเบน

จะเห็นได้ว่า สัญญาณมาร์คมีความถี่ $\omega_1 = (\omega_c + \omega_d)$ และ สัญญาณสเปซมีความถี่ $\omega_2 = (\omega_c - \omega_d)$ สัญญาณดิจิทัลที่กำเนิดได้ง่าย โดยการสวิตช์ไปมาของเครื่องกำเนิดสัญญาณ ω_1 และเครื่องกำเนิดสัญญาณ ω_2 สัญญาณ FSK ที่ได้จะมีเฟสไม่ต่อเนื่องที่รอยต่อสวิตช์

2.4.2 การส่งสัญญาณFSK (FOSK Transmitter)

ในส่วนของไบนารีเอฟเอสเค ความถี่คลื่นพาห้จะเกิดการเบี่ยงเบน (Shift) โดยไบนารีอินพุต ด้วยเหตุนี้ เอาท์พุตของการมอดูเลต จึงเป็นขั้นตอนหน้าที่ในการวิเคราะห์ทางความถี่ ในส่วนของการเปลี่ยนแปลงที่เอาท์พุตของเอฟเอสเค แต่ครั้งนั้นทำให้การเปลี่ยนแปลงที่ไบนารีด้วยอัตราส่วนของการเปลี่ยนแปลงอินพุต ของการมอดูเลตเราเรียกว่า บิทเรท (Bit rate) มีหน่วยเป็นบิตต่อวินาที (BPS) และอัตราการเปลี่ยนแปลงของเอาท์พุต ของ Modulator เราเรียกว่า บอดเรท(Baud Rate) และเป็นค่าที่เท่ากับค่าระหว่างเวลาและสัญญาณเริ่มต้นของเอาท์พุต โดยที่บอดเป็นค่า Line Speed ต่อวินาทีตัวอย่างการส่งสัญญาณ Binary FSK จะแสดงให้เห็นดังภาพที่ 2.21




fm = Mark Frequency : fs = Space Frequency

ภาพที่ 2.21 การส่งสัญญาณ Binary FSK

จากภาพที่ 2.21 แสดงถึงการมอดูเลตแบบไบนารีเอฟเอสเค การมอดูเลตแบบ FSK จากภาพที่ 2.21 จะแสดงให้เห็นอย่างชัดเจนโดยที่สัญญาณอินพุตที่เป็นสัญญาณสเตปฟังก์ชัน (Step Function) ซึ่งอยู่ในรูปของ Voltage Domain และเมื่อทำการมอดูเลตแล้วสัญญาณเอาต์พุตที่ได้ออกมาอยู่ในรูป Frequency Domain ซึ่งสัญญาณที่ได้จะประกอบด้วยความถี่ 2 ความถี่คือ ความถี่มาร์ค (Mark Frequency) และความถี่สเปซ (Space Frequency) โดยที่ลอจิก “1” จะถูกแทนที่ด้วยความถี่มาร์ค และลอจิก “0” ถูกแทนที่ด้วยความถี่สเปซ

2.4.3 การรับสัญญาณเอฟเอสเค (FSK Receiver)


วงจรพื้นฐานส่วนมากที่ใช้สำหรับสัญญาณเคมอดูเลตไบนารีเอฟเอสเค (Demodulating Binary FSK) จะเป็นวงจรแบบเฟสล็อกคูลูป (Phase Locked Loop (PLL)) ซึ่งแสดงไว้ในบล็อกไดอะแกรมจากภาพที่ 2.22 PLL-FSK Demodulator จะมีลักษณะการทำงานกันมากกับ PLL-FM Demodulator ดังนั้นอินพุตจะไปเป็น PLL Shift ระหว่าง Mark และ Space Frequency และ Error Voltage ที่ Output Error Voltage สามารถใช้แทน ลอจิก “1” และ ลอจิก “0” ดังนั้น เอาต์พุตจะเป็น Two-Level (Binary) ในการใช้แทนใน FSK Input ซึ่งโดยธรรมชาติความถี่กลางของ PLL จะมีค่าเท่ากับความถี่กลางของ FSK Modulator Binary FSK มีขั้นตอนในการใช้งานที่มีข้อจำกัดมากกว่าระบบ FSK และ QAM ด้วยเหตุนี้มัน ๆ ครั้งเราจึงใช้สำหรับ High Performance Digital Radio System Binary ถูกจำกัดให้ใช้กับ Low-Cost Asynchronous Data Modems เหมาะสำหรับการใช้ในระบบสื่อสารข้อมูลมากกว่าอนาล็อก



ภาพที่ 2.22 PLL- FSK Demodulator

2.4.4 วงจรสร้างสัญญาณ FSK (FSK Generator)

วงจรสร้างสัญญาณ FSK จะใช้ไอซีเบอร์ XR-2207 ซึ่งเป็นไอซีที่เอาวงจร Voltage Control Oscillator (VCO) มารวมไว้เพื่อให้ความถี่มีเสถียรภาพที่ดี และย่านของปรับเปลี่ยนที่กว้าง วงจรจะจัดให้มีสัญญาณสามเหลี่ยม และสี่เหลี่ยมเกิดที่เอาท์พุท พร้อมกัน โดยมีย่านความถี่ 0.01 Hz ถึง 1 MHz แล้วยังสามารถปรับ Duty cycle จาก 0.1% ถึง 99.9% ซึ่งจะเป็น FM FSK และสัญญาณกวาด หรือแหล่งกำเนิดสัญญาณเสียง ซึ่งเป็นการดีสำหรับการประยุกต์ใช้ Phase-lock loop ส่วนการใช้งานไอซีเบอร์ XR-2207 ทำหน้าที่ผลิตสัญญาณความถี่ FSK สามารถต่อวงจรใช้งานได้ตามภาพที่ 2.23



ภาพที่ 2.23 วงจรผลิตสัญญาณ FSK

2.4.5 คุณลักษณะสำคัญของไอซีเบอร์ XR-2207

- อุณหภูมิมีเสถียรภาพที่ดี
- การกวาดของความถี่เป็นเส้นตรง (Linear)
- สามารถปรับ Duty cycle (0.1% ถึง 99.9%)
- มีความสามารถเป็น 2 หรือ 4 Level FSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ย่านในการกวาดของความถี่กว้าง
- มีลอจิกของระดับสัญญาณอินพุต และ เอาท์พุทที่สอดคล้องกัน
- มีย่านของแหล่งกำเนิดแรงดันที่กว้าง ($\pm 4\text{ V}$ ถึง $\pm 13\text{ V}$)
- แหล่งกำเนิดมีความไวต่ำ ($0.1\% / \text{V}$)
- ย่านของความถี่กว้าง (0.01 Hz ถึง 1 MHz)
- มีสัญญาณสามเหลี่ยมและสี่เหลี่ยมเกิดพร้อมกันที่เอาท์พุท

2.4.6 การประยุกต์ใช้งาน


- เป็นแหล่งกำเนิดสัญญาณ FSK
- มีการเปลี่ยนแปลงจากแรงดันและกระแสไปเป็นความถี่
- Phase- locked loop มีเสถียรภาพ
- เป็นแหล่งกำเนิดรูปสัญญาณ เช่น สามเหลี่ยม, พัลส์, สัญญาณฟันเลื่อย, สัญญาณสี่เหลี่ยม
- แหล่งกำเนิดสัญญาณ FM และ Sweep

2.4.7 โครงสร้างของไอซีเบอร์ XR-2207



ภาพที่ 2.24 แสดงโครงสร้างภายในของไอซีเบอร์ XR-2207

2.4.8 ลักษณะการจัดขาของไอซีเบอร์ XR-2207



ภาพที่ 2.25 การจัดขาของไอซีเบอร์ XR-2207

2.4.9 การใช้งานไอซีเบอร์ XR-2207

- แหล่งจ่ายไฟ (Pin 1 and 12)

XR-2207 ออกแบบมาให้ทำงานกับแหล่งจ่ายไฟย่าน ± 4 ถึง ± 13 สำหรับ แหล่งจ่ายไฟบวกลบ (split supply) หรือ 8 ถึง 26 V สำหรับแหล่งจ่ายเดี่ยว (Single Supply) ปริมาณการทำงานของแหล่งจ่ายแรงดันเดี่ยวที่ไม่เท่ากับแหล่งจ่ายไฟบวกลบ ซึ่งย่านที่ทำงานได้ดีที่สุดของแหล่งจ่ายเดี่ยวคือ 6 V หรือ 12V สำหรับแหล่งจ่ายไฟบวกลบ

- กราวด์ (Pin 10)

สำหรับการทำงานของ split supply ที่ขา 10 จะเปรียบเสมือนกราวด์สำหรับการทำงานของแหล่งจ่ายเดี่ยวที่ขา 10 จะเปรียบเสมือนกราวด์โดยต่อกับตัวเก็บประจุขนาด 1 μ F แบบบายพาส (bypass)

- Timing Resistor (Pin 4 , 5 , 6 and 7)

ค่าความต้านทานที่ใช้จะอยู่ในย่าน 2 K Ω ถึง 2 M Ω อย่างไรก็ตามค่าที่จะใช้จะอยู่ระหว่าง 4 K Ω ถึง 200 K Ω

- Timing capacitor (Pin 2 and 3)

ค่าของ Timing capacitor ควรจะมีการกลับกันให้เหมาะสมกับค่าความถี่ออสซิลเลเตอร์ โดยค่า คาปาซิเตอร์ ที่ใช้งานอยู่ ระหว่าง 100 pF ถึง 100 μ F

- Binary Keying Input (Pin 8 and 9)


โดยอินพุทของ ไบนารีที่ขา 8,9 โดยอ้างอิงกับขา 10 โดยกำหนดน้อยกว่า 1.4 V เป็น 0 และมากกว่า 3 V เป็น 1 ตารางที่ 1จะเป็นตัวบอกไบนารี และลอจิกอินพุท และเลือกตำแหน่งขาที่ให้ค่าความถี่ ออสซิลเลเตอร์ ในภาพที่ 2.26 จะแสดงโครงสร้างของการควบคุมออสซิลเลเตอร์ที่ขา 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5 , 6 , 7 จะตรงกับ อิมิตอร์ ที่ T1,T2,T3,T4 ตามลำดับค่าของกระแสสวิตช์จะตรงกับการกระตุ้นภายนอกของสัญญาณ ลอจิก ที่ขา 8,9

ตารางที่ 3 ตารางของลอจิกอินพุทที่ใช้ควบคุมการออสซิลเลเตอร์ความถี่

Logic Level		Selected Timing Pins	Frequency
P i n	Pin9		
8			
0	0	6	f_1
0	1	6 and 7	$f_1 + \Delta f_1$
1	0	5	f_2
1	1	4 and 5	$f_2 + \Delta f_2$



ภาพที่ 2.26 โครงสร้างของการควบคุมการออสซิลเลเตอร์ความถี่ โดยที่การออสซิลเลเตอร์ความถี่ สามารถคำนวณได้จากสูตร

$$f_1 = \frac{1}{R_3 C} \quad \Delta f_1 = \frac{1}{R_4 C} \quad f_2 = \frac{1}{R_2 C} \quad \Delta f_2 = \frac{1}{R_1 C}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Square wave output (Pin 13)

สัญญาณพัลส์เอาต์พุตที่ขา 13 ซึ่งเป็นแบบ open collector ซึ่งจะสามารถทำให้กระแสไหลลดต่ำสุด 20 mA โดยค่า R_L จะใช้อยู่ระหว่าง 1 K Ω - 100 K Ω

- Triangle output (Pin 14)

ที่เอาต์พุต ที่ขา 14 รูปคลื่นสามเหลี่ยมจะมีความแวกซ์มากที่สุดประมาณครึ่งหนึ่งของแหล่งจ่ายแรงดันทั้งหมด

2.5 ทฤษฎีภาคบันทึกเสียงพูด

ภาคบันทึกเสียงพูดใช้ไอซีบันทึกเสียงเบอร์ ISD 2590 ซึ่งผลิตโดยบริษัท ChipCoder มีคุณสมบัติสามารถบันทึกเสียงและเล่นกลับได้ภายในตัวเอง เมื่อไม่มีไฟเลี้ยงก็ยังสามารถที่เก็บข้อมูลไว้ได้ ซึ่งสามารถบันทึกเสียงได้นาน 90 วินาที ซึ่งรูปร่างและลักษณะการจัดเรียงขาของไอซี ISD2590 แสดงไว้ดังภาพที่ 2.27



ภาพที่ 2.27 แสดงตำแหน่งขาต่างๆ ของไอซี ISD2590


2.5.1 คุณสมบัติทั่วไปของ ISD2590

- เพียงไอซีตัวเดียวก็สามารถบันทึกและเล่นกลับได้ง่ายดาย
- ไม่ต้องพัฒนาระบบอื่นขึ้นมาเสริมเพื่อการใช้งาน
- ให้เสียงตอบสนองที่ใกล้เคียงกับต้นฉบับ
- สามารถควบคุมโดยใช้ไมโครคอนโทรลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- มีระยะเวลาการบันทึกเสียงได้นาน 90 วินาที
- สามารถต่อแคสเคดกันเพื่อขยายระยะเวลาการบันทึกเสียงได้โดยตรง
- ปิดการทำงานอัตโนมัติเมื่อไม่มีการบันทึกเสียง
- มีวงจรกำเนิดสัญญาณนาฬิกาภายในตัว
- มีวงรอบการบันทึกใหม่ได้ถึง 100000 ครั้ง

โครงสร้างภายในของไอซี ISD2590 แสดงดังบล็อกไดอะแกรมภาพที่ 2.28 ภายในประกอบด้วย วงจรกำเนิดความถี่ วงจรควบคุมอัตราขยายอัตโนมัติ วงจรขยายสัญญาณเสียงจากไมโครโฟน วงจรเก็บข้อมูลสัญญาณเสียงซึ่งเป็นหน่วยความจำที่ไม่ต้องมีไฟเลี้ยงสามารถลบแล้วบันทึกใหม่ได้



ภาพที่ 2.28 แสดงโครงสร้างภายใน ไอซี ISD2590

2.5.2 รายละเอียดของขาอุปกรณ์

- Microphone Input (MIC)

ขา 17 จะรับสัญญาณอินพุตที่ผ่านเข้ามายังไมโครโฟนแล้วส่งผ่านสัญญาณเข้าสู่วงจรปริแอมป์ที่ประกอบอยู่ในตัวไอซี ภายในประกอบด้วยวงจรควบคุมอัตราขยายอัตโนมัติ (AGC) โดยวงจรนี้จะทำหน้าที่ควบคุมอัตราขยายวงจรปริแอมป์ให้มีการขยายอยู่ในช่วง -15dB ถึง 24dB ไมโครโฟนจากภายนอกจะถูกคัปปลิ่งผ่านตัวเก็บประจุในลักษณะอนุกรมกับขา 17 ค่าความจุของตัวเก็บประจุ จะกำหนดโดยค่านิ่งถึงค่าความต้านทานภายในของไอซี ($10\text{K}\Omega$) เพื่อทำให้เกิดการคัทออฟที่ความถี่ต่ำ

- Microphone Reference Input (MIC REF)

ขา 18 นี้ จะต่อเข้ากับกราวด์ อะนาล็อก (Vssa) โดยต่ออนุกรมกับตัวเก็บประจุเพื่อทำหน้าที่กำจัดสัญญาณรบกวนทางอินพุตขา 17

- Analog Output (ANA OUT)

ขา 20 จะรับสัญญาณผ่านวงจรปริแอมป์ออกมาทางขา 21 โดยผ่านตัวเก็บประจุคัปปลิงภายนอกคัปปลิงสัญญาณเข้าที่ขา 20 นี้ เพื่อผ่านสัญญาณเข้าไปทำการบันทึกไว้ภายในตัวเก็บประจุคัปปลิงภายนอกนี้จะต้องสัมพันธ์กับค่าความต้านทานภายในค่า $3\text{ K}\Omega$ ซึ่งเป็นอินพุตอิมพีแดนซ์เพื่อจะให้เป็นวงจรกรองความถี่ต่ำแบบคัทออฟ

- Automatic Gain Control Input (AGC)

ขา 19 เป็นอินพุตเพื่อควบคุมอัตราขยายของปริแอมป์ไมโครโฟนทางด้านไดนามิก และเพื่อให้ระดับสัญญาณที่ทำการบันทึกมีการผิดเพี้ยนน้อยที่สุดขา AGC จะต่อกับ RC เพื่อกำหนดค่าเวลา คงที่โดยค่าความต้านทานภายใน $5\text{ K}\Omega$ และจะต่อเข้ากับ C ภายนอกอีกตัวหนึ่งเพื่อผ่านกราวด์อะนาล็อก ค่าที่เหมาะสมบางครั้งกำหนดไว้ที่ $R = 470\text{ K}$, $C = 4.7\text{ uF}$

- Speaker Output (SP+/SP-)

ขา 14,15 เป็นขาเอาต์พุตต่อออกลำโพง ในไอซีจะมีวงจรสัญญาณความแตกต่างออกสู่ลำโพงเอาต์พุตได้ 50 mw ที่โหลดลำโพง 16 ohm

- Power Down Input (PD)

ขา 24 ในขณะที่ไม่มีการบันทึกหรือเล่นกลับ ที่ขา PD จะมีสถานะเป็น “1” ก็จะเป็นการรักษาระดับการสิ้นเปลืองกำลังงานในระดับที่ต่ำมากๆ แต่เมื่อขา VOF มีสถานะเป็น “0” ที่แสดงถึงการเล่นกลับสิ้นสุดลงปรากฏขึ้นขา PD ปกติจะเป็น “1” อยู่ในขณะนั้นก็จะถูกรีเซ็ตและจะเริ่มการบันทึกการเล่นกลับใหม่อีกครั้ง

- Chip Enable Input (\overline{CE})

ขา 23 ขา CE จะต้องได้รับสัญญาณพัลส์ “0” เพื่อทำการเกิดการเปลี่ยนแปลงระหว่างการเล่นกลับและการบันทึก ที่ขาแอดเดรสอินพุตและขา $\overline{P/R}$ อินพุตจะถูกแลตช์จากพัลส์ที่ขอบขาลงของพัลส์ที่ขา \overline{CE}

- Playback / Record Input ($\overline{P/R}$)

ขา 27 เมื่อขาอินพุตควบคุมการเล่นกลับและบันทึกได้รับพัลส์ “1” จะเป็นวงรอบของการเล่นกลับและถ้าเป็นพัลส์ “0” จะเป็นการเลือกวงรอบการบันทึก ถ้าหากได้รับพัลส์ที่ขอบขาลงของขา \overline{CE} จะเป็นการแลตช์อินพุตที่ขา $\overline{P/R}$

- Address / Model Input (A0-A9/M0-M6)

ขา 1-10 ขาแอดเดรสและโหมคอินพุตจะมีอยู่สองฟังก์ชันที่อยู่กับระดับสอง MSB ของ ถ้าแอดเดรสใดแอดเดรสหนึ่งของสอง MSBS เป็น “0” อินพุตก็จะมาปรากฏที่แอดเดรสบิตทั้งหมดและใช้เป็นแอดเดรสที่เริ่มต้นสำหรับวงรอบการบันทึก และเล่นกลับและขาดแอดเดรสก็จะเกิดการ แลตซ์ โดยขอบขาลงของพัลส์ที่ขา \overline{CE} และถ้า MSBS มีสถานะเป็น “1” ขาดแอดเดรสโหมคอินพุตจะมาขึ้นอยู่ที่โหมคบิตทั้งหมดและเกิดการแลตซ์เมื่อพัลส์ขอบขาลงปรากฏที่ขา \overline{CE}

- External Clock Input (XCLK)

ขา 26 เป็นขารับสัญญาณนาฬิกาภายนอก เพื่อกำหนดค่าความถี่นาฬิกาในการสุ่มสัญญาณแต่โดยปกติได้ระบุไว้ว่าสัญญาณนาฬิกาการสุ่มสัญญาณกำหนดไว้ภายในแล้วซึ่งจะไม่ขึ้นอยู่กับค่าอิมพีแดนซ์ภายนอกหรือย่านแรงดันไฟเลี้ยงที่ไม่คงที่การใช้งานปกติแล้วจะต่อที่ขา 25 นี้ เข้ากับกราวด์ไฟเลี้ยง

- End-of-Message Output (\overline{EOM})

ขา 25 เป็นส่วนของอุปกรณ์ non-volatile ภายในตัวไอซีจะใช้กำหนดหรือระบุการสิ้นสุดของการเก็บข้อมูลที่ทำการบันทึกที่ขา \overline{EOM} นี้จะให้เอาต์พุตออกมาเป็น “0” เมื่อข้อมูลที่ถูกลบทิ้งอยู่ถูกเล่นกลับออกมาหมดแล้ว

- Overflow Output (\overline{OVF})

ขา 22 สัญญาณพัลส์ “0” จะปรากฏออกมาทางขาเอาต์พุตนี้เพื่อเป็นการแสดงว่าสิ้นสุดการเล่นกลับหรือหน่วยความจำภายในตัวไอซีถูกอ่านออกมาหมดแล้วจะแสดงเป็นสถานะหยุดการการเล่นกลับ พัลส์เอาต์พุตจากขา \overline{OVF} นี้จะจ่ายให้กับขา \overline{CE} อินพุตจนกว่าขา \overline{OVF} จะได้รับพัลส์เพื่อทำการรีเซต และเริ่มวงรอบการเล่นกลับใหม่อีกครั้ง พัลส์ที่ขา \overline{OVF} นี้สามารถใช้ในการเริ่มต้น การทำงานของ ISD25XX ในตัวถัดไปได้เมื่อถูกต่อคาสแคดกันหลายตัว

- Auxiliary Input (AUX IN)

ขา 11 จะเป็นขารับอินพุตจากภายนอกซึ่งเป็นการมัลติเพล็กซ์สัญญาณผ่านออกไปทางเอาต์พุตของวงจรขยายภายในและขับออกสู่ทางขาเอาต์พุตลำโพง โดยขั้นตอนการทำงานนี้จะเกิดขึ้นเมื่อขา CE จะมีสถานะเป็น “1” วงรอบการเล่นกลับก็จะสิ้นสุดลงหรือเมื่อสัญญาณที่บันทึกไว้ถูกเล่นกลับจนหมดสิ้นแล้วมีการต่อคาสแคด ISD25XX กันหลายๆตัวขา AUX IN จะถูกต่อเข้ากับสัญญาณเล่นกลับที่ออกมาทางขาเอาต์พุตลำโพงของตัวก่อนหน้าหรือจากตัวอันดับแรก


- Voltage Input (V_{cca} , V_{ccd})

ขา 16 และ 28 เป็นขารับแรงดันที่จะต้องแยกกันต่างหากระหว่างขารับแรงดันของวงจระนาลอกและวงจรถิจิตอล ที่ประกอบอยู่ในตัวไอซีแล้ว ขารับแรงดันต้องการแรงดันไฟเลี้ยง +5 V และต้องเป็นแรงดันไฟเลี้ยงที่มีสัญญาณรบกวนต่ำมาก

- Gound Inputs (V_{ssa} , V_{ssd})

ขา 12 และ 13 โดยคุณสมบัติของไอซีตระกูล ISD25XX จะมีการแยกกันระหว่างกราวด์ของสัญญาณอะนาลอก และกราวด์ของสัญญาณดิจิตอล การใช้งานกราวด์ทั้งสองจะเลือกต่อกับกราวด์ของเพาเวอร์รีพพลายในส่วนที่ค่าอิมพีแดนซ์ต่ำ เพื่อไม่ต้องการให้เกิดค่าแรงดันที่แตกต่างกัน ระหว่างกราวด์ทั้งสอง

2.53 การต่อวงจรใช้งานไอซีเบอร์ ISD2590



ภาพที่ 2.29 การต่อวงจรใช้งานไอซีเบอร์ ISD2590

บทที่ 3

ขั้นตอนและการดำเนินงาน

3.1 ขั้นตอนการศึกษาข้อมูล

ขั้นตอนในการศึกษาข้อมูลนี้ เป็นขั้นตอนแรกที่ต้องกระทำ โดยการศึกษาในรายละเอียดต่างๆที่เกี่ยวข้องกับตัวโครงการ เพื่อให้ได้แนวคิดเบื้องต้นของตัวโครงการ และแนวทางในการสร้างตัวโครงการขึ้น ซึ่งจะขอลำดับถึงลำดับขั้นตอนการศึกษาข้อมูลเบื้องต้นของโครงการนี้ ดังต่อไปนี้

จากความต้องการเบื้องต้นที่ต้องการควบคุมเครื่องใช้เครื่องใช้ไฟฟ้าภายในบ้านให้มีขอบเขตที่กว้างขึ้น โดยไม่จำเป็นที่จะต้องพึ่งการเปิดปิดที่สวิตซ์ของอุปกรณ์นั้นเพียงอย่างเดียวและสามารถควบคุมจากระยะไกลได้

ดังนั้นจำเป็นต้องหาข้อมูลว่าจะสามารถควบคุมผ่านอะไรได้บ้างและมีแนวทางใดที่มีความเหมาะสมที่จะนำมาเป็นวิธีที่ใช้ส่งสัญญาณควบคุมการเปิดปิดอุปกรณ์ไฟฟ้านี้ได้บ้าง โดยจะเน้นการใช้ไฟฟ้าภายในบ้านพักอาศัยของบุคคลทั่วไป ดังนั้นจึงเริ่มทำการศึกษา ทำให้ได้ 2 วิธีที่มีความเป็นไปได้คือ การส่งสัญญาณควบคุมผ่านทางสัญญาณวิทยุโดยการแพร่กระจายสัญญาณการควบคุมออกไปยังเครื่องรับ และ การส่งผ่านสายไฟ 220 V

วิธีการแรกคือส่งสัญญาณวิทยุก็ยังไม่เหมาะสมที่จะนำมาใช้ในการส่งภายในบ้านพักอาศัย เนื่องจากบ้านพักอาศัยจะมีผนังห้องเป็นลึกลับขวางสัญญาณวิทยุ ทำให้เกิดข้อจำกัดการส่งขึ้นตามลักษณะของบ้าน ตำแหน่งการวางใช้ในบ้าน และตำแหน่งของเครื่องรับเครื่องส่ง แต่วิธีที่ 2 คือการส่งผ่านสาย 220 V จะดีกว่าแบบแรกตรงที่ว่า สายไฟ 220 V เป็นสายที่มีอยู่ทั่วบ้าน จึงไม่มีปัญหาจากการสูญเสียของผนังห้อง หรือ ลึกลับขวางอื่น แต่อย่างไรก็ตาม สายไฟ 220 V นั้น ไม่ได้ถูกออกแบบมาใช้ในการส่งข้อมูล ดังนั้นย่อมเกิดการสูญเสียจากลักษณะคุณสมบัติของสาย แต่ก็ยังสามารถแก้ปัญหาในส่วนนี้ได้ จากการเลือกรูปแบบของสัญญาณข้อมูลที่จะส่งเข้าไปในสายไฟ 220 V ให้เหมาะสมกับลักษณะของสาย

สายไฟ 220 V นั้นเป็นสายทองแดงคู่ซึ่งจะมีลักษณะคล้ายกับสายโทรศัพท์ ดังนั้นทางผู้สร้างจึงได้ดูตัวอย่างการส่งข้อมูลผ่านสายโทรศัพท์ เช่น การติดต่อโมเด็ม (Modem) ในระบบคอมพิวเตอร์ ว่าใช้รูปแบบใด ซึ่งในมาตรฐานของโมเด็มนั้นจะเลือกใช้ในการส่งในรูปแบบของFSK (Frequency Shift Keying) ดังนั้นทางผู้ออกแบบได้ศึกษาความเป็นไปได้จากหนังสือ และจากการปรึกษากับอาจารย์ที่ปรึกษา จนมั่นใจว่าสามารถที่จะใช้รูปแบบ FSK ในการส่งผ่านสาย 220 V ได้

อย่างไรก็ตามเนื่องจากการส่งข้อมูลผ่านสาย 220 V ทำให้ขอบเขตในการควบคุมภายในบ้านกว้างขึ้น คือ ส่วนเครื่องรับจะต่ออยู่ที่ใดๆ ก็ได้ภายในบ้านแล้ว แต่ขอบเขตการควบคุมยังทำได้จำกัดอยู่แต่ในบ้านเท่านั้น จึงมีความต้องการที่จะให้ขอบเขตในการควบคุมที่กว้างขึ้น ผู้ออกแบบได้เลือกโทรศัพท์เป็นตัวส่งสัญญาณควบคุม เพราะการสื่อสารด้วยโทรศัพท์ที่มีความยืดหยุ่นสูง และเป็นที่ยอมรับในการนำมาใช้ควบคุมระยะไกลหลายอย่าง ดังนั้นตัวโครงการที่ได้สามารถควบคุมจากโทรศัพท์และส่งสัญญาณควบคุมผ่านสายไฟ 220 V ไปยังเครื่องรับ ผลที่ได้ทำให้การควบคุมอุปกรณ์ไฟฟ้าสามารถควบคุมจากที่ต่างๆ ที่โทรศัพท์สามารถติดต่อถึงได้ นั่นหมายความว่าเราสามารถควบคุมจากภายนอกบ้านได้ ทำให้ขอบเขตการควบคุมมีความกว้างมากขึ้น

เนื่องจากการใช้โทรศัพท์เป็นตัวรับคำสั่งในการควบคุม ดังนั้นในส่วนของการศึกษาข้อมูลจึงจำเป็นที่จะต้องศึกษาถึงระบบโทรศัพท์ สัญญาณต่างๆที่เกี่ยวข้องในระบบโทรศัพท์ และข้อจำกัดบ้างประการขององค์การโทรศัพท์ ซึ่งเป็นส่วนจำเป็นที่จะใช้ในการประกอบการออกแบบและสร้างในส่วนของวงจรที่ใช้ในการประกอบการออกแบบ และสร้างในส่วนของวงจรที่ใช้ ในโครงการ

เมื่อขอบเขตการควบคุมเพียงพอแล้ว สิ่งต่อไปที่ต้องคำนึงถึงคือขอบเขตการใช้งาน คือ น่าจะสามารถใช้ควบคุมชุดเครื่องรับได้มากกว่า 1 เครื่องทำให้สามารถเปิดปิดเครื่องใช้ไฟฟ้าได้มากกว่า 1 เครื่องเช่นกัน และเนื่องจากการรับคำสั่งมาจากการกดปุ่มโทรศัพท์ และโทรศัพท์มีปุ่มตัวเลขทั้งหมด 10 ปุ่ม คือ 0-9 ดังนั้นจึงกำหนดให้มีชุดเครื่องรับทั้งหมด 10 ชุด เพื่อความสัมพันธ์ที่ระหว่างการอ้างอิงตำแหน่งของชุดเครื่องรับกับจำนวนปุ่มตัวเลขบนโทรศัพท์ ทำให้ตัวโครงการสามารถที่จะควบคุมได้ทั้งหมด 10 จุด หรือเปิดปิดเครื่องใช้ไฟฟ้าได้ทั้งหมด 10 เครื่องนั่นเอง

จากการเพิ่มชุดเครื่องรับให้สามารถควบคุมได้มากขึ้น ทำให้ข้อมูลที่ส่งไปยังเครื่องรับมีจำนวนเพิ่มมากขึ้น ซึ่งปกติเป็นเพียงข้อมูลที่บอกเพียงแค่การเปิดปิด แต่จำเป็นที่จะต้องเพิ่มการส่งข้อมูลของตำแหน่งหรือเบอร์ของเครื่องรับด้วย เพื่อให้สามารถที่จะควบคุมเครื่องรับแต่ละตัวให้เป็นอิสระต่อกัน อย่างไรก็ตามข้อมูลที่เพิ่มมากขึ้นทำให้จำเป็นต้องใช้สายในการส่งข้อมูลไปยังเครื่องรับมากขึ้นแต่สายไฟ 220 V นั้นมีเพียง 2 เส้นเท่านั้น ดังนั้นการส่งข้อมูลหลายข้อมูลผ่านสายเพียง 2 เส้น เราใช้การส่งข้อมูลแบบอนุกรม ดังนั้นจึงต้องศึกษาข้อมูลในการส่งแบบอนุกรมด้วยเพื่อใช้ในการสร้างวงจรที่จะทำหน้าที่นี้ต่อไป

จากที่กล่าวถึงส่วนต่างๆที่จำเป็นในการใช้ในตัวโครงการแล้ว การทำงานต่างๆของแต่ละส่วนจะต้องมีความสัมพันธ์กัน ดังนั้นจำเป็นต้องมีส่วนที่ทำหน้าที่ควบคุมความสัมพันธ์ให้ถูกต้อง เพื่อให้การทำงานเป็นไปตามความต้องการและยังต้องมีการป้องกันปัญหาที่อาจจะตามมาจากการใช้งานในลักษณะที่ผิด หรือเนื่องจากเหตุสุดวิสัยต่างๆ การป้องกันอันตรายจากการควบคุมจาก

บุคคลอื่นที่ไม่ทราบหรือมีจุดประสงค์ร้ายโดยการเพิ่มรหัสผ่าน (PASSWORD) ไว้เป็นต้น ดังนั้น ชุดควบคุมนี้ จะต้องมีความยืดหยุ่นในการควบคุมสูง การออกแบบได้เลือกใช้ ไมโครคอนโทรลเลอร์ ซึ่งเป็นชุดประมวลผลที่มีความยืดหยุ่นสูง และสามารถเพิ่มความสามารถต่างๆ ได้อีก และขั้นตอนการควบคุมนั้น ก็สามารถกำหนดได้จากการเขียนโปรแกรมสั่งงานไมโครคอนโทรลเลอร์ อีกทีหนึ่งดังนั้นมีคามจำเป็นที่จะต้องศึกษาการทำงานของ ไมโครคอนโทรลเลอร์ คำสั่งและวงจรต่างๆที่เกี่ยวข้องกับการติดต่อภายในชุดของ ไมโครคอนโทรลเลอร์ต่อไปเพื่อใช้ในการสร้าง และออกแบบวงจรต่อไปควบคุมต่อไป

อย่างไรก็ตามโดยหลักการแล้ว ส่วนประกอบต่างที่กล่าวมาก็พอที่จะแสดงให้เห็นถึงการทำงานของตัวโครงงานได้เพียงพอ แต่ในทางปฏิบัตินั้นยังจำเป็นต้องมีวงจรย่อยอื่นๆที่ช่วยให้ได้ผลการทำงานที่ต้องการ เช่น วงจรการสวิตช์ (SWITCHING) ต่างๆ วงจรแหล่งจ่ายไฟ (POWER SUPPLY) เป็นต้น ซึ่งจะกล่าวในส่วนของการสร้างและออกแบบวงจรต่อไป

ทั้งหมดที่กล่าวมาเป็นขั้นตอนการศึกษาอย่างคร่าวๆ ที่ทำให้เห็นถึงแนวคิดในการสร้างตัวโครงงาน และเมื่อนำแนวคิดในส่วนต่างๆมาเขียนเป็นภาพรวม เพื่อแสดงให้เห็นความสัมพันธ์ของแต่ละวงจร จะได้ตามภาพที่ 1 ในบทที่ 2 โดยแบ่งออกได้ส่วนตามลักษณะการทำงาน คือ

- 1 ภาคการรับส่งแบบอนุกรม
- 2 ภาครับส่งแบบ FSK
- 3 ภาคที่เกี่ยวข้องกับ โทรศัพท์
- 4 ภาคอื่นๆ

3.2 การสร้างและออกแบบวงจร

หลังจากทราบแนวทางและแนวคิดเบื้องต้นของตัวโครงงานทั้งหมดแล้ว ขั้นตอนการดำเนินงานต่อไป คือการสร้างและออกแบบวงจร ซึ่งการพิจารณาการสร้างวงจรในแต่ละส่วนนั้น จะต้องคำนึงถึงประสิทธิภาพ และ ผลที่ได้รับให้เป็นไปตามความต้องการ ดังนั้นบางวงจรที่ทำในโครงงาน บางส่วนเกิดจากการออกแบบเองของผู้ออกแบบเองทั้งหมด แต่บางส่วนผู้ออกแบบได้เลือกใช้ไอซีสำเร็จรูป ซึ่งสามารถทำหน้าที่ และให้ประสิทธิภาพของงานได้ดีกว่าวงจรที่เกิดจากการออกแบบเอง ซึ่งในส่วนลักษณะสมบัติและการใช้งานของไอซีเหล่านี้ สามารถศึกษาการใช้งานได้จากคู่มือการใช้งาน (Datasheet) ที่อยู่ในภาคผนวกด้านหลังของหนังสือ

จากแนวคิดเบื้องต้น การส่งสัญญาณควบคุมจากเครื่องส่งไปยังเครื่องรับ จะทำโดยการส่งผ่านสายไฟ 220 V ซึ่งเป็นสาย 2 เส้น แต่เนื่องจากข้อมูลมีบางส่วนประกอบด้วยหลายส่วน ทั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนการอ้างอิงตำแหน่งของชุดเครื่องรับแต่ละตัว และส่วนของสัญญาณบอกการเปิดปิดของวงจรการสวิตช์โหลด (Load Switching) ซึ่งเป็นข้อมูลทั้งหมด 8 บิต ดังนั้นไม่สามารถที่จะส่งผ่านสายไฟ 2 เส้นได้ทันทีเลย จึงต้องแปลงให้อยู่ในรูปแบบการส่งอนุกรม ดังนั้นความจำเป็นที่จะต้องสร้างตัวแปลงสัญญาณควมคุม 8 บิต ให้เป็นสัญญาณแบบอนุกรม (Serial) ขึ้น

โดยในเครื่องส่งจะมีวงจรที่ทำหน้าที่แปลงวงจรจากสัญญาณควมคุม 8 บิต ให้เป็นสัญญาณอนุกรม เราเรียกววงจรนี้ว่า วงจรเข้ารหัสอนุกรม (Serial Encode) และในเครื่องรับ จะต้องมียวงจรที่แปลงสัญญาณอนุกรมให้กลับมาเป็นสัญญาณควมคุม 8 บิต เราเรียกววงจรนี้ว่า วงจรถอดรหัสอนุกรม (Serial Decode)

3.2.1 การออกแบบวงจรเข้ารหัสอนุกรม

วงจรเข้ารหัสอนุกรม เป็นวงจรที่ทำหน้าที่แปลงวงจรสัญญาณแบบขนานให้เป็นอนุกรม โดยใช้ไอซีเบอร์ MC145026 ซึ่งเป็นไอซีเข้ารหัสและแปลงข้อมูลแบบอนุกรมโดยไอซีเบอร์นี้มีขาอ้างอิงตำแหน่งทั้งหมด 5 เส้น ขาข้อมูลทั้งหมด 4 เส้น ซึ่งเพียงพอต่อความต้องการใช้งาน อีกทั้งผลที่ได้จะเป็นสัญญาณอนุกรมที่ใช้สายส่งเพียง 2 เส้น เท่านั้น จึงมีความเหมาะสมในการทำเป็นวงจรเข้ารหัสอนุกรม ในการใช้งาน MC145026 นี้ เราจำเป็นต้องกำหนดความเร็วในการส่งโดยการส่งก่อนจากการกำหนดจากการต่อ R1 , R2 และ C ตามภาพที่ 3.1 ทำหน้าที่เป็นตัวกำหนดคาบเวลาความถี่ออสซิลเลเตอร์ (Oscillator) ภายในของไอซีเพื่อจ่ายให้กับวงจร ซึ่งจากลักษณะสมบัติของไอซีเบอร์นี้ สามารถกำหนดความถี่ f_{osc} ในการทำงานได้ระหว่าง 1kHz ถึง 250 kHz ซึ่งทางผู้ออกแบบได้กำหนด f_{osc} ที่ใช้ในโครงงานนี้ที่


$$f_{osc} = 1.2 \text{ kHz}$$

ที่กำหนดใช้ความถี่ที่ 1.2 kHz เนื่องจากข้อจำกัดของวงจรภาคส่ง FSK (FSK DRIVE) ที่จะกล่าวต่อไป ส่วนการคำนวณหา R1 , R2 และ C นั้นทำได้จากสูตรการคำนวณต่อไปนี้

$$f_{osc} = \frac{1}{2.3R_2[C + 20pF]}$$


$$R1 = 2R2$$

โดยที่ $R2 \geq 10 \text{ kHz}$ และ $100 \text{ pF} \leq C \leq 15\mu\text{F}$



ภาพที่ 3.1 การต่อวงจร Serial Encode

MC145026 ยังมีคุณสมบัติทางลอจิก (Logic) ที่สามารถรับอินพุตได้ 3 สถานะ คือ ลอจิก “ 1 “ , “ 0 “ และ “ Z ” (High Impedance) ซึ่งจะมีการเข้ารหัสเพื่อส่งในรูปแบบอนุกรมของ ทั้ง 3 ลอจิก ดังภาพที่ 3.2



ภาพที่ 3.2 รูปสัญญาณการเข้ารหัสอนุกรมโดยไอซี MC145026

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยการใช้งานของ MC145026 นั้นจะมีอินพุตแบ่งออกเป็น 3 ส่วน คือ ส่วนของการอ้างอิงตำแหน่ง ส่วนของข้อมูลการสั่งงานเปิด / ปิด และส่วนของสัญญาณ Transmit Enable (TE) ซึ่งเป็นขาอินพุตที่บอกให้ MC 145026 ส่งข้อมูลออกเมื่อได้รับลอจิก “ 0 ”

จากภาพที่ 3.2 แสดงรูปสัญญาณอนุกรมให้เห็นว่า สำหรับลอจิก “ 0 ” นั้นข้อมูลที่ได้จะมีค่า Duty cycle น้อยมาก ในการทดลองเกิดปัญหาความผิดพลาดได้ในบางครั้งเมื่อต่อใช้งานผ่านในสาย 220 V เนื่องจากสัญญาณรบกวนที่มีลักษณะคล้ายกันนี้ ดังนั้นผู้ออกแบบจึงได้เลือกส่งสัญญาณที่อ้างอิงตำแหน่งให้มีลอจิก “ 1 ” อยู่ด้วยในแต่ละตำแหน่งทั้ง 10 ตัวของชุดเครื่องรับ เพื่อลดการผิดพลาดจากการรบกวนที่กล่าวมาแล้ว โดยผู้สร้างได้กำหนดตำแหน่งของเครื่องรับแต่ละตัวตามตารางที่ 4 ดังต่อไปนี้

ตารางที่ 4 ความสัมพันธ์ของสถานะอินพุตของ MC145026 กับตำแหน่งของเครื่องรับ

เครื่อง	Logic ที่ขาอินพุต ของ MC145026				HEX
	ขา A2	ขา A3	ขา A4	ขา A5	
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	1	0	1	0	A

3.2.2 การออกแบบวงจรถอดรหัสอนุกรม

ในชุดเครื่องรับ จะรับสัญญาณข้อมูลผ่านสายไฟ 220 V ซึ่งเป็นการส่งแบบอนุกรม ดังนั้นการจะนำสัญญาณที่ถูกส่งมาใช้ได้นั้น จำเป็นต้องถอดรหัสเสียก่อน ผู้ออกแบบได้เลือกไอซีเบอร์ MC145027 เป็นไอซีถอดรหัสที่ทำงานคู่กับ MC145026 โดยเป็นตัวถอดรหัสของสัญญาณอนุกรมที่ถูกส่งมาตามสายให้ออกเป็นข้อมูลที่น่าไปใช้งานได้

เช่นเดียวกัน การใช้งานของ MC145027 นั้น จำเป็นต้องกำหนดความถี่การทำงานก่อน โดยต้องกำหนดความถี่การทำงานก่อนโดยต้องให้เท่ากับ MC145026 คือ 1.2 kHz สามารถจะกำหนดได้จากค่าของ R3, C1 และ R4, C2 โดยต้องวงจรตามภาพที่ 34 ซึ่งจะหาค่าได้จากสูตร

$$R_3 C_1 = 3.95 R_5 C$$


$$R_4 C_2 = 77 R_5 C$$

โดยที่ $R_3 \geq 10K$

$C_1 \geq 400pF$


$R_4 \geq 100K$

$C_2 \geq 700pF$



ภาพที่ 3.3 การต่อวงจร Serial Decode

ส่วนทางอินพุตขา A1-A5 เป็นส่วนที่ไว้ใช้กำหนดตำแหน่งของชุดเครื่องรับ จะเป็นไปตามตารางที่ 4 โดยการใช้สายต่อสั้น (Jumper) เป็นตัวกำหนดดังภาพที่ 3.4



ภาพที่ 3.4 การใช้ Jumper กำหนดสถานะของลอจิก

ซึ่งชุดเครื่องรับจะทำงานก็เมื่อ ข้อมูลที่เข้ามา มีตำแหน่งตรงกับตำแหน่งที่กำหนดไว้ที่ วงจรถอดรหัสอนุกรม ส่วนขาสัญญาณ VT จะเป็นขาเอาต์พุตที่ให้สัญญาณพัลส์ โดยที่ต่อกับไฟ LED เพื่อบอกว่ามีข้อมูลส่งเข้ามาแล้วนั่นเอง

3.2.3 การออกแบบภาครับการรับส่งแบบ FSK (Frequency Shift Keying)

โครงการมีการติดต่อระหว่างเครื่องส่งกับชุดเครื่องรับผ่านทางสายไฟ 220 V เป็นสายทองแดงเพียงสองเส้น ซึ่งสายทองแดงนี้มิได้ออกแบบมาใช้ส่งสัญญาณในรูปแบบดิจิทัลที่ออกมาจากวงจรเข้ารหัสอนุกรมได้ เป็นผลทำให้เกิดการสูญเสียของสัญญาณในสายและมีโอกาสถูกรบกวนจากสัญญาณอื่นจนทำให้ข้อมูลผิดพลาดได้ ดังนั้นเพื่อให้การส่งมีประสิทธิภาพมากขึ้น จำเป็นต้องมีการแปลงสัญญาณรูปแบบดิจิทัลให้เป็นรูปแบบที่เหมาะสมในการส่งผ่านสายทองแดง

วิธีที่นิยมกันของรูปแบบที่ใช้ในการส่งผ่านสายทองแดงทั่วไป ก็คือ การส่งแบบ FSK เป็นวิธีที่นิยมใช้ในการส่งผ่านสายต่างๆของระบบคอมพิวเตอร์ เช่น ในระบบ LAN หรือ การติดต่อผ่านโมเด็ม เนื่องจาก FSK เป็นการแปลงรูปแบบดิจิทัลให้อยู่ในรูปของความถี่ ซึ่งจะทำให้ซึ่งจะทำให้ข้อมูลที่ส่งในสายต่อเนื่อง (Analog) ไม่ทำให้เกิดสัญญาณรบกวนและเกิดความผิดพลาดจากสัญญาณรบกวนต่างๆได้ ซึ่งวงจร 2 ส่วนที่ทำหน้าที่นี้ก็คือ

- วงจรภาคส่ง FSK (FSK Drive) อยู่ในเครื่องส่ง ทำหน้าที่แปลงสัญญาณดิจิทัลที่ได้จากวงจรเข้ารหัสอนุกรม ให้เป็น FSK และ ขยายกำลังส่งเข้าไปในสายไฟ 220 V
- วงจรภาครับ FSK (FSK Receiver) อยู่ในชุดเครื่องรับทำหน้าที่แปลงสัญญาณ FSK ที่ส่งมาในสายไฟ 220 V ให้เป็นสัญญาณดิจิทัลเพื่อส่งเข้าวงจรถอดรหัสอนุกรมเพื่อถอดรหัสต่อไป

ในส่วนของการออกแบบวงจรภาคส่งและรับสัญญาณ FSK จะประกอบไปด้วยวงจรต่างๆดังนี้

- วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ FSK
- วงจรแยกกราวด์ด้านส่ง
- วงจรรวมสัญญาณ
- วงจรกรองความถี่ (Filter)
- วงจรแยกกราวด์ด้านรับ
- วงจรโหนดโค้ดเดอร์ (Tone decoder)
- วงจรแลทช์ (Latch)

3.2.3.1 การออกแบบวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ FSK

ในการออกแบบวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ FSK ในโครงงานนี้ใช้ไอซีเบอร์ XR2207 เป็นตัวทำหน้าที่เปลี่ยนสัญญาณดิจิทัลเป็นให้เป็นสัญญาณ FSK โดยการออกแบบกำหนดความถี่มาร์ค (Mark Frequency หรือ ลอจิก “ 1 ”) เท่ากับ 70 kHz และความถี่สเปซ (Space Frequency หรือ ลอจิก “ 0 ”) เท่ากับ 55 kHz ซึ่งสามารถกำหนดด้วยค่าตัวเก็บประจุ Cx ความต้านทาน Rx และ VR1 เมื่อต่อขา 8 ของไอซีเข้ากับแหล่งจ่ายไฟบวกดังภาพที่ 3.5

สภาวะลอจิก		เลือกขา Timing (Selected Timing Pins)	ความถี่ (Hz)
ขา 8	ขา 9	5	f1
1	0	5	f1
1	1	4 และ 5	f1+Δf1

ค่าความต้านทาน Rx และ VR1 สามารถคำนวณได้จากสูตร

$$f1 = \frac{1}{RxCx}$$


$$\Delta f1 = \frac{1}{VR1Cx}$$

เมื่อ $Cx = 2200 \text{ pF}$

โดยที่ $Rx = 30 \text{ k}\Omega$


$VR1 = 8.26 \text{ k}\Omega$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 3.5 วงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ FSK

3.2.3.2 การออกแบบวงจรแยกกราวด์ภาคส่ง




ภาพที่ 3.6 การออกแบบวงจรแยกกราวด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจรที่จะต้องต่อเข้ากับระบบไฟ 220 V 50 Hz ซึ่งมีแรงดันสูงหากมีวงจรส่วนใดส่วนหนึ่งชำรุดหรือทำงานผิดปกติ ก็อาจจะส่งผลให้วงจรภาคอื่นๆ เสียหาย จึงจำเป็นต้องแยกกราวด์ ส่วนของวงจรที่ต่อเข้ากับไฟแรงดันสูงออกจาก ส่วนอื่นๆ การแยกกราวด์ของวงจรระบบนี้จะใช้การเชื่อมโยงทางแสง (Opto Isolate) ทั้งส่วน อินเตอร์เฟสทางภาคส่งและส่วนอินเตอร์เฟสทางภาครับ เพื่อป้องกันวงจรไฟดีซีจากระบบไฟฟ้าบ้าน โดยอินพุทของตัวเชื่อมโยงทางแสง ซึ่งเป็นสัญญาณรูปคลื่นสี่เหลี่ยมขนาด 0 V ถึง 12 V ต่อเข้าทางขาแคโทด และสัญญาณไฟกระแสตรง +5 V ต่อเข้าทางขาแอนโอดของ LED เมื่ออินพุทมีค่า +5 V LED จะ ON ทำให้ทรานซิสเตอร์นำกระแส เอาท์พุทที่ขา 5 จึงมีค่า 0 V และเมื่ออินพุท มีค่า 12 V LED จะ OFF ทำให้ทรานซิสเตอร์ไม่นำกระแสเอาท์พุท ที่ได้จึงมีค่าประมาณ 5 V เอาท์พุทภาคแยกกราวด์จึงมีลักษณะเป็นพัลส์ขนาด 0 ถึง +5 V

3.2.3.3 การออกแบบวงจรรวมสัญญาณ




ภาพที่ 3.7 วงจรรวมสัญญาณ

ภาครวมสัญญาณจะนำสัญญาณความถี่จากภาควีซีโอ ซึ่งเป็นสัญญาณที่ได้จากการนำข้อมูลมาเปลี่ยนให้อยู่ในรูปของความถี่สัญญาณ และนำสัญญาณที่ได้มาคัปปลิง (Coupling) ลงในสายไฟฟ้าบ้าน วงจรรวมสัญญาณที่ใช้แสดงดังภาพที่ 3.7 โดยใช้ทรานซิสเตอร์ 2 ตัว ทำหน้าที่เป็นสวิทช์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สลับกันทำงานตัวละครึ่งรูปสัญญาณและตัวเก็บประจุทำหน้าที่ป้องกันสัญญาณความถี่ต่ำผ่าน แต่จะยอมให้สัญญาณความถี่สูงผ่านไปได้

3.2.3.4 การออกแบบวงจรกรองความถี่

จากการนำเอาระดับสัญญาณดิจิทัล “ 0 ” และ “ 1 ” มาแปลงให้อยู่ในรูปของสัญญาณอนาล็อกความถี่สูงและมอดูเลตในระบบไฟฟ้าที่มีความถี่ที่ 50 Hz จึงต้องใช้วงจรแบนด์พาสฟิลเตอร์ ซึ่งจะยอมให้ช่วงสัญญาณความถี่สูงช่วงหนึ่งผ่านไปได้ เพื่อกรองเอาสัญญาณข้อมูลออกจากไฟฟ้า และยังป้องกันฮาร์โมนิคความถี่สูงที่จะมารบกวนระบบได้



ภาพที่ 3.8 วงจรกรองความถี่แบบแบนด์พาสฟิลเตอร์

3.2.3.5 การออกแบบวงจรแยกกราวด์ภาครับ


วงจรแยกกราวด์ของตัวอินเทอร์เฟซทางด้านรับจะมีโครงสร้างเหมือนกับวงจรแยกกราวด์ของตัวภาคส่งทุกอย่าง

3.2.3.6 การออกแบบวงจรโหนดล็อกเฟส


วงจรโหนดล็อกเฟสใช้หลักการของวงจรเฟสล็อกลูป (PLL : Phase Lock Loop) คอยตรวจจับความถี่ที่เข้ามาทางอินพุท จะมีชุดวีซีไอซึ่งสร้างความถี่ออกมาเปรียบเทียบกับความถี่ที่อินพุท เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ที่ชุดวีซีโอผลิตความถี่ออกมา นี้ เป็นความถี่เดียวกันกับความถี่ที่ต้องการให้โทนดีโค้ดเดอ์ตรวจจับ โดยใช้ตัวต้านทานและตัวเก็บประจุภายนอกเพื่อกำหนดความถี่ของชุดวีซีโอ หากความถี่อินพุตไม่ตรงกับความถี่ของชุดวีซีโอ เอาท์พุทของวงจรโทนดีโค้ดเดอ์จะมีระดับค่าแรงดันเท่ากับ V_{cc} คือ 5 V และเมื่อความถี่อินพุตตรงกับความถี่ของชุดวีซีโอเอาท์พุทจะมีระดับแรงดัน 0 V

วงจรโทนดีโค้ดเดอ์จะมีอยู่ 2 ส่วนหลัก ส่วนแรกทำหน้าที่รีเจนเนอเรต (Regenerate) สัญญาณข้อมูลที่ถูกส่งมาจากวงจรแยกกราวด์ โดยลอจิกชนิดแอนด์เกต (And gate) และจัดระดับแรงดันของสัญญาณก่อนจะส่งต่อไปยังไอซีโทนดีโค้ดเดอ์เบอร์ LM567CN โดยระดับแรงดันอินพุทของไอซีโทนดีโค้ดเดอ์ประมาณ 200 mVrms หรือน้อยกว่านี้



ภาพที่ 3.9 ชุดรีเจนเนอเรตและปรับระดับแรงดันของสัญญาณ



ภาพที่ 3.10 วงจรต่อใช้งานไอซีเบอร์ LM567CN

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนที่สองทำหน้าที่ตรวจจับความถี่โดยใช้ไอซีเบอร์ LM567CN ซึ่งวงจรรวมตัวนี้มีอุปกรณ์ต่อภายนอกไม่กี่ชิ้น ที่สำคัญประกอบด้วยตัวต้านทานและตัวเก็บประจุที่ใช้ในการกำหนดความถี่ของซิววีซีโอภายใน LM567CN ตัวเก็บประจุสำหรับเอาท์พุทฟิลเตอร์ และตัวเก็บประจุสำหรับลูปฟิลเตอร์

จากภาพที่ 3.10 ตัวเก็บประจุที่ขา 1 เป็น ตัวเก็บประจุสำหรับเอาท์พุทฟิลเตอร์ ที่ขา 2 เป็นตัวเก็บประจุสำหรับลูปฟิลเตอร์ ซึ่งมีความสำคัญต่อภาคโหนดดีโคัดเตอร์มาก โดยตัวเก็บประจุสำหรับลูปฟิลเตอร์ขา 2 หากมีค่าน้อย จะทำให้เวลาในการลือกความถี่น้อย ในทางกลับกันเมื่อมีค่ามากจะช่วยปรับรูปร่างของความคงทนต่อสัญญาณรบกวน แต่ถึใช้เวลาเพิ่มขึ้นในการลือกความถี่ ส่วนตัวเก็บประจุสำหรับเอาท์พุทฟิลเตอร์นั้น เมื่อมีค่าน้อยจะช่วยลดดีเลย์ (Delay) ระหว่างอินพุทและเอาท์พุทและเมื่อมีค่ามากจะช่วยปรับรูปร่างของความคงทนต่อสัญญาณรบกวน

$$\text{สูตรการคำนวณหา } f_0 \approx \frac{1}{1.1RC}$$

ซึ่งสามารถคำนวณค่าได้ดังนี้

$$\text{ที่ } 55 \text{ kHz } R = 1.75 \text{ K}\Omega$$


$$C = 10 \text{ nF}$$

$$\text{ที่ } 70 \text{ kHz } R = 1.3 \text{ K}\Omega$$

$$C = 10 \text{ nF}$$

3.2.3.7 การออกแบบวงจรเลขทซ์

สัญญาณที่ออกจากวงจรถอนดีโคัดเตอร์ จะถูกนำมาเข้าภาคเลขทซ์ เพื่อที่จะค้ำค่าและจัดเรียงสัญญาณข้อมูลให้เป็นแบบอนุกรม



ภาพที่ 3.11 วงจรเลขทซ์

จากภาพที่ 3.11 ขา 1 จะต่อกับเอาต์พุตของวงจรโทนดีโค้ดเดอร์ที่ตรวจจับความถี่ 55 kHz ซึ่งแทนลอจิก “1” ของสัญญาณข้อมูล ส่วนขา 2 จะต่อกับเอาต์พุต ของวงจรโทนดีโค้ดเดอร์ ที่ตรวจจับความถี่ 70 kHz แทนลอจิก “0” ของสัญญาณข้อมูล

3.2.3 การออกแบบวงจรที่เกี่ยวข้องกับโทรศัพท์

การทำงานของตัวโครงการ เป็นการติดต่อระหว่างผู้ควบคุมกับเครื่องควบคุมผ่านทางโทรศัพท์ ดังนั้นการออกแบบจะต้องใช้เครื่องควบคุมสามารถติดต่อกับระบบโทรศัพท์ได้ ดังนั้นจำเป็นต้องมีวงจรที่ทำหน้าที่เป็นตัวกลางในการแปลงสัญญาณในระบบโทรศัพท์ให้ระบบไมโครคอนโทรลเลอร์สามารถเข้าใจซึ่งในการทำงานของโครงการนี้จำเป็นต้องตรวจสอบสัญญาณของโทรศัพท์ได้ คือ

- สัญญาณการกดปุ่ม (DTMF) จะเป็นสัญญาณที่บอกเครื่องควบคุมให้ทราบว่าผู้ควบคุมกดปุ่มใด เพื่อจะแปลความหมายและสั่งงานต่อไป
- สัญญาณกระดิ่ง (Ringing) เพื่อที่จะให้เครื่องควบคุมทราบว่ามีการโทรเข้าควบคุม

3.2.3.1 การออกแบบวงจรการตรวจสอบสัญญาณการกดปุ่ม (DTMF)

การสั่งงานของโครงการจะผ่านการกดปุ่มจากโทรศัพท์ ซึ่งจะได้สัญญาณการกดปุ่มในรูปแบบ DTMF ดังนั้นจำเป็นต้องมีวงจรที่ทำหน้าที่ถอดรหัสการกดปุ่ม (DTMF) ให้อยู่ในรูปแบบของไบนารี (Binary) เพื่อที่ส่งข้อมูลให้กับภาคไมโครโปรเซสเซอร์ โดยวงจรที่ได้เราเรียกว่า วงจรถอดรหัส DTMF (DTMF Decoder)

โดยทั่วไป การสร้างวงจรถอดรหัส DTMF มักจะใช้วงจรตรวจสอบความถี่ประกอบด้วยค่าความถี่อยู่ 8 ความถี่ ตามตารางที่ 1 ในบทที่ 2 แต่การสร้างวงจรตรวจสอบความถี่ที่ให้ความถูกต้องสูง และ ประสิทธิภาพที่ดี เช่น การกินกระแสแต่นั้นทำได้ยาก ประกอบกับมีไอซีที่สามารถทำหน้าที่ถอดรหัส DTMF ได้มีประสิทธิภาพ ดังนั้นการออกแบบจึงเลือกให้ไอซีสำเร็จรูปที่ใช้เป็นวงจรถอดรหัส DTMF โดยเฉพาะ


ผู้สร้างได้เลือกใช้ไอซีเบอร์ MT8870 เป็นไอซีที่สร้างขึ้นเพื่อเป็นตัวถอดรหัส DTMF นิยมใช้กันทั่วไป และใช้ไฟเลี้ยง +5 V ที่ตรงตามความต้องการของผู้สร้าง โดยการต่อวงจรนี้จะสามารถดูจากคู่มือการใช้งานของ MT8870 จากภาพที่ 3.12 วงจรถอดรหัส DTMF ซึ่งจะมีส่วนประกอบของวงจรคือ C1 และ R1 เป็นตัวกำหนดเวลาตรวจสอบสัญญาณความถูกต้อง (T_{GTP}) คือเมื่อมีสัญญาณเข้ามานานกว่า T_{GTP} จึงถือว่าสัญญาณ DTMF นั้นถูกต้อง จะคำนวณค่าเวลา T_{GTP} สามารถหาได้จากสูตร

$$T_{GTP} = (R1 * C1) \ln(V_{DD} / V_{TS1})$$

V_{DD} = DC Power Supply Voltage (5V)

V_{TS1} = Steering threshold Voltage (ประมาณ 2.4 V ที่ 25°C)

ส่วนขา STD เป็นขาที่แสดงสัญญาณบอกให้ทราบว่า มีสัญญาณ DTMF เข้ามาทางอินพุตหรือไม่ ซึ่งใช้บอกไมโครโปรเซสเซอร์ให้ทราบว่ามีการกดปุ่มของโทรศัพท์เกิดขึ้นนั่นเอง โดยจะเป็น “1” เมื่อมีการกดปุ่มเข้ามา ส่วนตำแหน่งของปุ่มโทรศัพท์จะแสดงเป็นรหัสไบนารี ที่ออกทางขา Q1-Q4 โดยมีสถานะทางลอจิกตามที่แสดงไว้ในตารางที่ 2 ในบทที่ 2



ภาพที่ 3.12 วงจรตรวจสอบสัญญาณการกดปุ่ม (DTMF)

3.2.3.2 การออกแบบวงจรตรวจสอบสัญญาณกระดิ่ง

ในโครงการจำเป็นต้องมีการตรวจสอบว่ามีสัญญาณกระดิ่งของโทรศัพท์ เพื่อบอกใช้ในการตรวจสอบของไมโครโปรเซสเซอร์ทราบว่ามีการโทรเข้าหรือไม่ ซึ่งวงจรส่วนนี้จะเรียกว่าวงจรตรวจสอบสัญญาณกระดิ่ง (Ringing Check) สัญญาณกระดิ่งเป็นสัญญาณที่มีแรงดันสูงถึง 90 V_p 25 Hz แต่มีกระแสต่ำและจะเกิดเป็นช่วงโดยมีช่วงมีสัญญาณจะเกิดขึ้นเป็นเวลา 1 วินาที และหยุด 4 วินาทีสลับกันตามภาพที่ 2.5 ในบทที่ 2 ดังนั้นในส่วนของวงจรจะต้องแบบให้ตรวจสอบสัญญาณที่มีแรงดันสูงๆ ได้แต่กินกระแสต่ำๆ และจะไม่ทำงานถ้าสัญญาณที่เข้ามีแรงดันต่ำไป

โดยการตรวจนี้จำเป็นจะต้องแยกกราวด์ (Ground) ของสายโทรศัพท์กับส่วนของ วงจรออก เพื่อป้องกันความเสียหายของวงจรที่อาจจะเกิดจากแรงดันสูงของสัญญาณกระดิ่ง ดังนั้นการออกแยกได้ใช้ Opto transistor ทำหน้าที่แยกกราวด์ทั้งสองส่วนจากกัน โดยเลือกใช้เบอร์ 4N25

3.2.4 การออกแบบวงจรการทำงานอื่น ๆ


วงจรการทำงานที่กล่าวมาแล้วในเบื้องต้น เป็นวงจรหลักที่ใช้ในการทำงานของโครงการ แต่อย่างไรก็ตามจะต้องทำงานร่วมกับวงจรย่อยอื่นด้วย ซึ่งวงจรย่อยเหล่านี้ก็มีความสำคัญไม่น้อยไปกว่าวงจรการทำงานหลัก ซึ่งในส่วนนี้จะประกอบด้วย วงจรที่ทำหน้าที่ตัดต่อวงจรต่างๆ (Switching) วงจรเมนูเสียง (Sound Menu) และ วงจรภาคจ่ายไฟซึ่งจะอธิบายดังนี้

3.2.4.1 วงจรการสวิตช์โหลด

เป้าหมายหลักของโครงการเป็นการควบคุมการเปิด-ปิดเครื่องใช้ไฟฟ้า โดยการใช้การตัดต่อแหล่งจ่ายไฟที่จ่ายให้กับอุปกรณ์ไฟฟ้านั้น ดังนั้นจะต้องมีการสร้างวงจรที่ทำหน้าที่ตัดต่อไฟฟ้าที่จ่ายให้กับอุปกรณ์ไฟฟ้า ซึ่งจะอยู่ในชุดเครื่องรับ จากภาพที่ 3.14 เป็นวงจรที่สร้างให้ทำหน้าที่ตัดต่อแหล่งจ่ายไฟที่จ่ายให้เครื่องใช้ไฟฟ้า โดยควบคุมจากสัญญาณควบคุมที่ได้จากวงจรถอดรหัสอนุกรมเรียกวจรนี้ว่า วงจรการสวิตช์โหลดการควบคุมจะเป็นไปตามข้อมูลที่ออกจากขา D6 และ D9 ของวงจรถอดรหัสอนุกรม ซึ่งจะมีไฟ LED สีเขียว เป็นไฟบอกวรีเลย์ทำงานมีไฟจ่ายไปยังเครื่องใช้ไฟฟ้า ซึ่งส่วนที่ควบคุมรีเลย์ จะใช้ข้อมูลที่ได้จากขา D8 และ D9 ส่วนที่ต้องใช้ข้อมูลถึง 2 เส้นในการควบคุมการเปิดปิดรีเลย์ก็เพื่อสร้างความแน่นอนในการควบคุม และลดปัญหาที่อาจจะเกิดจากความผิดพลาดของการถอดรหัสสัญญาณจากสายไฟ 220V การออกแบบจะให้ข้อมูลทั้ง 2 ขา ต้องเหมือนกัน แต่เมื่อใดที่ขาข้อมูลของทั้ง 2 ขา ไม่เหมือนกัน (เกิดความผิดพลาด) ได้กำหนดให้รีเลย์ทำงาน (Relay On) การกระทำแบบนี้จะทำให้การทำงานของรีเลย์เปลี่ยนแปลงน้อยที่สุดแม้ว่าสัญญาณบางบิตของข้อมูลจะมีการเปลี่ยนแปลงเนื่องจากความผิดพลาดที่เกิดจากสัญญาณรบกวน ทำให้ลดปัญหาจากการอาร์คของหน้าคอนแทกรีเลย์ได้ ข้อมูลที่จะส่งมาควบคุมการทำงานของรีเลย์จะเป็นไปตามตารางที่ 5

ตารางที่ 5 ข้อมูลที่ใช้ควบคุมวงจร Load Switching


สถานะการทำงาน	ขา D 8	ขา D9	Relay
<i>Load ON</i>	1	1	On
<i>Load Off</i>	0	0	Off



ภาพที่ 3.14 การต่อวงจร Load Switching

3.2.4.2 วงจรการตัดต่อโทรศัพท์

ในการทำงานของโรงงาน เมื่อมีการสั่งงานจากการโทรเข้า ผู้ควบคุมสามารถเลือกที่จะโทรเข้าเพื่อควบคุม หรือ โทรเข้าปกติ ดังนั้นจะต้องมีตัวนำหน้าที่ตัดต่อระหว่าง สายโทรศัพท์กับตัวโรงงาน หรือ กับโทรศัพท์ภายในบ้าน โดยการควบคุมของวงจรส่วนนี้จะเป็นหน้าที่ของ ไมโครคอนโทรลเลอร์ จากการออกแบบจะให้นำสัมผัสสปีด (NC) ของรีเลย์ K1 ต่อระหว่างสายโทรศัพท์กับโทรศัพท์ภายในบ้าน เพื่อให้โทรศัพท์ภายในยังสามารถใช้งานได้เมื่อไม่จ่ายไฟให้กับตัวโรงงานและเมื่อมีการสั่งงานจากการโทรเข้า รีเลย์ K1 จะทำงานโดยจะต่อวงจรระหว่างสายโทรศัพท์กับส่วนของโรงงาน โดยมีวงจรตามภาพที่ 3.15




ภาพที่ 3.15 การต่อวงจร Phone Switching

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.4.3 วงจรเมนูเสียง_(Sound Menu)

ส่วนประกอบของวงจรนี้ จะใช้ไอซีเบอร์ ISD2590 ซึ่งเป็นไอซีที่ทำหน้าที่เก็บสัญญาณเสียงไว้ (Menu) และสามารถแปลงเป็นสัญญาณเสียงออกทางเอาต์พุตทางขา 14 และ 15 ได้ โดยสามารถควบคุมตำแหน่งการเริ่มแสดงเสียงและสั่งการทำงานโดยด้วยไมโครโปรเซสเซอร์ได้ การต่อวงจรจะต้องต่อตามคู่มือการใช้งานที่ทางผู้ผลิตแนะนำไว้ ตามภาพที่ 3.16 โดยเสียงที่ออกจาก ISD2590 จะผ่านวงจรขยายเสียงที่ทำหน้าที่โดยไอซี LM386 ก่อนจะผ่านหม้อแปลง AM Input ที่ทำหน้าที่ Matching ระหว่างวงจรกับสายโทรศัพท์เพื่อขับออกไปสู่ระบบโทรศัพท์ โดยมี R_m 680 Ω เป็นโหลดที่ทำหน้าที่บอกให้ชุมสายรับรู้ว่ามีกรยกหูใช้งาน




ภาพที่ 3.16 การต่อวงจร Sound Menu

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.4.4 วงจรเสียงกระดิ่ง

วงจรนี้ทำหน้าที่สร้างเสียงกระดิ่ง เพื่อทำหน้าที่เรียกบุคคลภายในบ้านให้มารับโทรศัพท์ กรณีที่มีการโทรเข้าปกติ ซึ่งวงจรนี้จะถูกสั่งงานโดยไมโครคอนโทรลเลอร์ ซึ่งวงจรเสียงกระดิ่งนี้เป็นวงจร Active high คือได้รับลอจิก “1” วงจรจึงจะทำงานซึ่งวงจรมีลักษณะตามภาพที่ 3.17




ภาพที่ 3.17 การต่อวงจรเสียงกระดิ่ง

3.2.4.5 วงจรแหล่งจ่ายไฟ

วงจรที่กล่าวมาทั้งหมด จำเป็นต้องการไฟเลี้ยงวงจรเพื่อให้สามารถทำงานได้อย่างปกติ ดังนั้นจะต้องสร้างวงจรที่หน้าที่เป็นแหล่งจ่ายไฟเลี้ยงให้กับวงจรต่างๆ ซึ่งทุกวงจรที่ใช้ในโครงการนี้ต้องการไฟเลี้ยงที่เป็นกระแสตรงและเป็นแรงดันที่มีระดับคงที่ ดังนั้นการสร้างวงจรในภาคนี้ต้องมีวงจรเรียงกระแสที่ทำหน้าที่แปลงแรงดันไฟกระแสสลับให้เป็นกระแสตรง และ วงจรรักษาระดับแรงดันที่ควบคุมให้ระดับแรงดันคงที่โดยในส่วนของวงจรเรียงกระแส จะใช้แบบบริดจ์ซึ่งเป็นไอซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่สร้างขึ้นเพื่อทำหน้าที่นี้โดยเฉพาะ แต่วงจรเรียงกระแสในเครื่องส่งกระแสการใช้งานได้สูงกว่า วงจรในเครื่องรับ เพราะมีวงจรใช้งานมากกว่าชุดเครื่องรับ และ ด้วยเหตุผลเดียวกัน การสร้างวงจรรักษาระดับแรงดัน ที่ใช้ไอซีสำเร็จรูปของเครื่องส่งจะต้องจ่ายกระแสได้สูงกว่าชุดเครื่องรับด้วย และเนื่องจาก การทำงานของวงจรที่จะต้องต่อเข้ากับระบบไฟ 220 V 50 Hz ซึ่งมีแรงดันสูงหากมี วงจรส่วนใดส่วนหนึ่งชำรุดหรือทำงานผิดปกติ ก็อาจจะส่งผลให้วงจรภาคอื่นๆ เสียหาย จึงจำเป็นต้องมีแหล่งจ่ายไฟ 2 ชุด โดยแต่ละชุดจะใช้หม้อแปลงคนละตัวกันเพื่อแยกกราวด์ โดยภาคส่ง จะใช้แหล่งจ่ายไฟของวงจรรวมสัญญาณขนาด +12 V และ -12 V และส่วนอื่นๆ ของวงจรภาคส่งจะ ใช้แหล่งจ่ายไฟขนาด +5 V และ -5 V ส่วนภาครับจะใช้แหล่งจ่ายไฟของวงจรรองความถี่ขนาด +12 V และ -12 V และส่วนอื่นๆ ของวงจรภาคส่งจะใช้แหล่งจ่ายไฟขนาด +5 V การออกแบบ แหล่งจ่ายไฟแสดงของภาคส่งและภาครับแสดงดังภาพที่ 3.18



ภาพที่ 3.18 วงจรแหล่งจ่ายไฟ

ทางด้านซอฟต์แวร์ จะเป็นส่วนที่จะสร้างความสัมพันธ์ของการทำงานในแต่ละวงจรให้เกิดขึ้นอย่างถูกต้อง ซึ่งการเขียนโปรแกรมจะต้องเขียนตามลำดับการทำงาน โปรแกรมสั่งงานจะถูกเขียนตามลำดับขั้นการทำงาน (Flow Chart) ซึ่งจะแสดงขั้นตอนของการใช้งาน และ ลำดับการทำงาน ของวงจรในแต่ละภาค ดังนั้นจากการออกแบบจะได้ Flow Chart จะได้ภาพที่ 3.19 เป็น Flow Chart แสดงถึงลำดับขั้นการทำงานของการควบคุมจากภายนอก

3.3 ส่วนอธิบาย การควบคุมจากภายนอก


ภาพที่ 3.19 เป็นส่วนการทำงาน ที่รับคำสั่งควบคุมจาก โทรศัพท์ภายนอกโดยผู้ควบคุม จำเป็นต้องโทรเข้า เพื่อเป็นการทำให้วงจรเกิดการ ทำงาน โดยเราจะตรวจสอบการโทรเข้า จาก สัญญาณกระดิ่งนั่นเอง ซึ่ง ถ้าไม่มีสัญญาณกระดิ่งก็จะไม่มีการทำงานใดๆเกิดขึ้น แต่เมื่อมีการโทรเข้า เกิดสัญญาณกระดิ่งดังขึ้น โทรศัพท์ภายในบ้านจะได้ยินเสียงกระดิ่ง 1 ครั้ง เพื่อบอกให้บุคคล ภายในบ้านทราบว่า มีการโทรเข้าเกิดขึ้น จากนั้น เมื่อสัญญาณกระดิ่งดังเป็นครั้งที่ 2 มา รีเลย์ K1 ก็ จะตัดสายโทรศัพท์ให้มาต่อกับส่วนวงจร และแสดง เมนูเสียงที่ 1 ซึ่งเป็นตัวแสดงให้ผู้ควบคุม ทราบตัวเลือกที่จะโทรเข้าปกติ (Tel.in) หรือ จะโทรเข้ามาควบคุมการเปิดปิดอุปกรณ์ไฟฟ้า โดยให้ ปุ่ม “0” เป็นการโทรเข้าปกติ ปุ่ม “1” เป็นการ โทรเข้ามาควบคุม

หลังจากนั้น ก็จะรอรับการกดปุ่มจากผู้ควบคุมว่าจะเลือกแบบไหน ถ้าไม่มีการกดปุ่มใดๆเข้าเลยใน เวลา 30 วินาที วงจรจะตัดตัวเองออกจากสายโทรศัพท์ ซึ่งเป็นการวางหู เพื่อป้องกันการผิดพลาด ที่อาจเกิดขึ้นเมื่อผู้ใช้งานกดผิดต่อไป เมื่อเลือกกดปุ่ม “0” คือการโทรเข้าปกติ ตอนนี้ ไม่โครคอนโทรลเลอร์จะสั่งการให้ วงจรตรวจสอบสัญญาณกระดิ่งสร้างสัญญาณกระดิ่งเพื่อเรียก บุคคลภายในบ้านมารับโทรศัพท์ และจะตัดตัวเองออกเช่นกันถ้าไม่มีการรับโทรศัพท์นานเกินกว่า 30 วินาทีเมื่อมีการกดปุ่มรับโทรศัพท์ วงจรตรวจสอบสัญญาณกระดิ่งก็จะหยุดการทำงานและ รีเลย์ K1 ก็จะตัดให้สายโทรศัพท์ต่อกับโทรศัพท์ภายในบ้าน และจะรอตรวจสอบตลอดว่า มีการวางหู หรือยัง ถ้ามีการวางหูเกิดขึ้นก็จะกลับไปทำงานใหม่ในส่วนเริ่มต้น

เมื่อเลือกกดปุ่ม “1” เป็นการเลือกเข้ามาควบคุม ตอนนี้จะมีการแสดงส่วนของ เมนูเสียง ที่ 2 ซึ่งบอกให้ผู้ควบคุมทราบว่าต้องป้อนรหัสผ่านในการควบคุม เพื่อป้องกันอันตรายจากการเข้า ครอบงวนหรือกลั่นแกล้งจากบุคคลอื่น แต่ถ้าป้อนรหัสผ่านผิด วงจรจะแสดง เมนูเสียงที่ 4 เพื่อให้ ป้อนรหัสผ่านใหม่อีกครั้ง แต่ถ้าป้อนผิดครบ 3 ครั้งวงจรจะตัดตัวเองจากสายทันที

เมื่อรหัสผ่านถูกต้องแล้ว ก็จะแสดง เมนูเสียงที่ 3 เพื่อบอกว่ารหัสผ่านถูกต้อง และจะแสดง เมนูเสียงที่ 5 ซึ่งบอกให้ผู้ควบคุมทราบถึงการป้อนรหัสตำแหน่ง (Position Key) และรหัสควบคุม (Control Key) โดยรหัสตำแหน่งเป็นปุ่มที่ใช้เลือกหมายเลขของเครื่องรับที่จะควบคุมจะเป็นปุ่มตั้งแต่ 0-9 ส่วนรหัสควบคุมเป็นปุ่มที่บอกว่าชุดเครื่องรับให้ทำการเปิดหรือปิดอุปกรณ์ไฟฟ้า โดยให้ปุ่ม “*” เป็น “การเปิด” ปุ่ม “#” เป็น “การปิด” การป้อนต้องป้อนจากรหัสตำแหน่งก่อน แล้วตามด้วยรหัสควบคุม ถ้ามีการป้อนผิดก็จะให้ป้อนใหม่ โดยจะมีการแสดงเมนูเสียงที่ 4 ใหม่ด้วย เมื่อการป้อนรหัสตำแหน่งและรหัสควบคุมถูกต้อง จะมีการแสดง เมนูเสียงที่ 6 เพื่อเป็นตัวบอกว่าตอนนี้วงจรได้รับทราบการสั่งงานแล้ว และถามว่าต้องการจะควบคุมการทำงานอีกหรือไม่ โดยกำหนดให้ปุ่ม “1” เป็นปุ่มที่บอกให้วงจรทราบว่าต้องการสั่งงานต่อ จะกลับมาทำงานที่ส่วนเมนูเสียงที่ 3 อีกครั้ง ส่วนปุ่ม “0” เป็นปุ่มที่บอกให้โปรแกรมทราบว่า ต้องการออกจากการทำงานทั้งหมดและโปรแกรมเริ่มการทำงานใหม่





ภาพที่ 3.19

Flow Chart การควบคุมจากภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ผลการทดลอง

4.1 ผลที่ได้จากการทดลอง

เป็นผลที่ได้จากการนำวงจรที่ประกอบสำเร็จแล้วมาทดลองผลตามที่ขอบเขตกำหนด โดยได้จากการทดลองส่วนต่างๆดังนี้

4.1.1 ส่วนเครื่องควบคุม

ออกแบบให้ใช้ควบคุมจากระบบโทรศัพท์แบบกดปุ่ม การสั่งงานเปิด/ปิดอุปกรณ์ไฟฟ้าของโครงการสามารถควบคุมได้จากภายนอกบ้านและจะต้องควบคุมผ่านระบบโทรศัพท์แบบกดปุ่ม DTMF โดยมีขั้นตอนการควบคุมดังนี้

การโทรเข้าเพื่อควบคุม

เมนูเสียงที่ 1 “ สวัสดีครับขณะนี้คุณกำลังเข้าสู่ระบบควบคุมเครื่องใช้ไฟฟ้าอัตโนมัติ กด “0” โทรเข้าปกติ กด “1” โทรเข้าควบคุม ขอบคุนครับ ”

- ปุ่ม “1” เลือกโทรเข้าควบคุมระบบไฟฟ้าในบ้าน
- ปุ่ม “0” เลือกโทรเข้าปกติ
- ปุ่มอื่นๆ แสดงเมนู 1 ซ้ำอีกครั้ง

เมนูเสียงที่ 2 “ กรุณากรรหัสผ่าน ”

รหัสผ่านจะมีทั้งหมด 3 ตัว ซึ่งผู้ควบคุมจะต้องกรรหัสปุ่มโทรศัพท์ 3 ครั้ง เพื่อป้อนรหัสผ่าน โดยรหัสผ่านถูกต้องจะมีสิทธิเข้าไปควบคุมทางโทรศัพท์ แต่ถ้าป้อนรหัสผ่านผิดเครื่องจะให้ป้อนรหัสผ่านใหม่ ถ้าป้อนผิดครบ 3 ครั้งเครื่องจะทำการตัดสายโทรศัพท์ออก

เมนูเสียงที่ 3 “ รหัสผ่านถูกต้อง ”

เพื่อบอกให้ผู้โทรเข้ามาควบคุมทราบว่าได้กรรหัสผ่านถูกต้องแล้ว

เมนูเสียงที่ 4 “ รหัสผ่านไม่ถูกต้อง ”

เพื่อบอกให้ผู้โทรเข้ามาควบคุมทราบว่าได้กรรหัสผ่านไม่ถูกต้องให้กรรหัสผ่านใหม่

เมนูเสียงที่ 5 “ กรุณากรรรหัสตำแหน่งและรหัสควบคุม ”

รหัสตำแหน่งคือ ปุ่มตัวเลขบนแป้นโทรศัพท์ ซึ่งจะหมายถึงการเลือกตัวเครื่องรับที่จะทำการควบคุมถ้าป้อนรหัสตำแหน่งผิด (กดปุ่ม “*” หรือ “#”) เครื่องจะแสดงเมนูเสียงที่ 5 อีกครั้ง การป้อนรหัสตำแหน่งจะต้องก่อนรหัสควบคุมเสมอ

รหัสควบคุมคือ ปุ่ม “*”” ซึ่งแทนความหมายถึงการสั่งเปิดเครื่องใช้ไฟฟ้าและปุ่ม “#” หมายถึงการสั่งปิดเครื่องใช้ไฟฟ้าถ้าป้อนรหัสควบคุมผิด เครื่องจะแสดงเมนู 3 ซ้ำอีกครั้ง

เมนูเสียงที่ 6 “ เครื่องรับทราบคำสั่ง กด “1” ทำงานต่อ กด “0” ออกจากระบบ ”


การกดปุ่ม “1” จะกลับทำผลงานใน เมนูเสียงที่ 5 อีกครั้ง ส่วนการกดปุ่ม “0” เครื่องควบคุมจะตัดตัวเองออกจากระบบโทรศัพท์ แต่ถ้ากดปุ่มใด นอกจากสองปุ่มที่กล่าวมา จะแสดงเมนูเสียงที่ 6 ซ้ำอีกครั้ง

1. การควบคุมสามารถควบคุมจากโทรศัพท์แบบกดปุ่มปกติและโทรศัพท์แบบไร้สาย
2. การเข้าควบคุมจากภายนอกบ้าน (โทรเข้าควบคุม) จะต้องป้อนรหัสควบคุมก่อนทุกครั้งโดยจะป้อนรหัสทั้งหมด 3 ตัว
3. วงจรภาคส่ง FSK เป็นวงจรที่ออกแบบสามารถส่งข้อมูลเข้าในระบบไฟฟ้า 220 V 50 เท่านั้น

4.1.2 ส่วนเครื่องรับ

- วงจรเครื่องรับสามารถควบคุมการเปิด/ปิดโหลดที่ใช้ไฟฟ้า 220 V 50 Hz 600 W ทดลองจากการสั่งเปิด/ปิดผ่าน โทรศัพท์


ภาพที่ 4.1 การทดลองควบคุมเปิดปิดโหลด 600 W



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- เครื่องควบคุมสามารถควบคุมเครื่องรับได้สูงสุดทั้งหมด 10 ตัว โดยแต่ละตัวสามารถกำหนดรหัสตำแหน่งได้ด้วยจัมเปอร์
- โครงการจะใช้ควบคุมโหลดได้ในระบบไฟฟ้าที่อยู่ภายในเฟสเดียวกันเท่านั้น
- สามารถควบคุมโหลดได้ไกล 20 เมตร ตามความยาวของสายไฟ

4.2 สัญญาณเอาต์พุตที่ได้จากวงจรต่างๆของส่วนควบคุม




ภาพที่ 4.2 สัญญาณเอาต์พุตที่ได้จากวงจรเข้ารหัสสัญญาณ

จากภาพที่ 4.2 เป็น สัญญาณเอาต์พุตที่ออกจากวงจรเข้ารหัสสัญญาณ โดยวัดที่ขา 15 ของ ไอซี MC 145026




ภาพที่ 4.3 สัญญาณเอาต์พุตที่ออกจากวงจรกำเนิดความถี่ FSK

จากภาพที่ 4.3 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรกำเนิดความถี่ FSK โดยรูปคลื่นตัวบนเป็นสัญญาณอินพุตจากวงจรเข้ารหัสสัญญาณ และรูปคลื่นตัวล่างเป็นสัญญาณเอาต์พุตที่ออกจากขา 13 ของ ไอซีเบอร์ XR-2207




ภาพที่ 4.4 สัญญาณเอาต์พุตที่ออกจากวงจรแยกกราวด์ภาคส่ง

จากภาพที่ 4.4 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรแยกแกวาดภาคส่ง โดยวัดสัญญาณจากขา 5 ของไอซีเบอร์ 4N25



ภาพที่ 4.5 สัญญาณเอาต์พุตที่ออกจากวงจรรวมสัญญาณ


4.3 สัญญาณเอาต์พุตที่ได้จากวงจรต่างๆ ในส่วนภาครับ



ภาพที่ 4.6 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรกรองสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากภาพที่ 4.6 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรกรองสัญญาณ โดยวัดสัญญาณจากขา 6 ของไอซีเบอร์ LF411CN




ภาพที่ 4.7 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรแยกกรวดน้ำดำกรับ

จากภาพที่ 4.7 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรแยกกรวดน้ำดำกรับ โดยวัดสัญญาณจากขา 5 ของไอซีเบอร์ 4N25




ภาพที่ 4.8 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรตรวจจับสัญญาณ 55kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 4.9 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรตรวจจับสัญญาณ 70 kHz

จากภาพที่ 4.8 และ 4.9 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรตรวจจับสัญญาณความถี่ 55 kHz และ 70 kHz ตามลำดับ โดยวัดสัญญาณจากขา 8 ของ ไอซีเบอร์ LM567CN



ภาพที่ 4.10 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรแลทซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากภาพที่ 4.10 เป็นสัญญาณเอาต์พุตที่ออกจากวงจรแลทซ์ โดยรูปคลื่นตัวบนเป็นสัญญาณที่ออกจากวงจรเข้ารหัสทางภาคส่ง เปรียบเทียบกับรูปคลื่นสัญญาณตัวล่างซึ่งเป็นสัญญาณที่ตีเทคกลับมาได้ที่ภาครับ โดยวัดสัญญาณเอาต์พุตจากขา 6 ของไอซีเบอร์ TTL 7400



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุป ปัญหา และ ข้อเสนอแนะ

5.1 บทสรุป

จากความต้องการที่จะเพิ่มขอบเขตการควบคุมเครื่องใช้ไฟฟ้าภายในอาคารให้มีประสิทธิภาพมากขึ้นนั้น ทำให้แนวคิดในการที่จะสร้าง “ เครื่องเปิดปิดเครื่องใช้ไฟฟ้าด้วยโทรศัพท์ผ่านระบบไฟฟ้าภายในอาคาร ” ขึ้นซึ่งจะมีขั้นตอนในการดำเนินงานดังนี้

ในขั้นแรก จะต้องอาคารแบบลักษณะงานในขั้นต้นก่อน โดยจะต้องเลือกอุปกรณ์ที่จะใช้ในการควบคุม ตัวกลางในการส่งผ่านการควบคุม และลักษณะการใช้งาน ซึ่งจากการออกแบบการทำงานเบื้องต้น ทำให้ได้ขอบเขตในการทำงาน

หลังจากการได้ขอบเขตแล้ว จะเป็นขั้นตอนในการออกแบบลักษณะของวงจรเบื้องต้นว่าจะให้ทำงานสัมพันธ์กันอย่างไร เมื่อได้ลักษณะวงจรเบื้องต้นแล้ว ต่อมาเป็นการออกแบบรายละเอียดของวงจร ซึ่งจะแบ่งออกเป็นส่วนต่างๆตามหน้าที่การทำงานของวงจรนั้น แต่อย่างไรก็ตามการออกแบบสายละเอียดของวงจรจะต้องสอดคล้องกับขอบเขตที่กำหนดไว้ด้วย

จากนั้นเป็นการทดลองวงจรที่ได้ออกแบบบนแผงทดลองต้นแบบ เป็นการทดสอบเพื่อดูผลของวงจรที่ออกแบบว่าสามารถใช้งานจริงได้หรือไม่ ถ้ายังไม่ได้ต้องปรับปรุงแก้ไขให้สามารถใช้งานได้ และจัดหาอุปกรณ์ที่ต้องใช้ในการทดลองในช่วงนี้ด้วย จนเมื่อวงจรทั้งหมดไม่ผิดพลาดและใช้งานได้ความขอบเขตที่กำหนด ขึ้นขั้นตอนต่อไปคือการออกแบบแผ่นลายวงจรพิมพ์แต่ละวงจร แล้วทำการติดตั้งอุปกรณ์ลงบนแผ่นลายวงจรพิมพ์ และทำการทดสอบผลดูความถูกต้องอีกครั้ง

เมื่อทดสอบแผ่นลายวงจรที่ลงอุปกรณ์ทั้งหมดแล้ว จะเป็นการนำวงจรมาประกอบรวมกัน แล้วเขียนโปรแกรมสั่งงานในช่วงนี้จะมีปัญหาเกี่ยวกับความสัมพันธ์ในการทำงานเกิดขึ้น บางส่วนสามารถแก้ไขด้วยโปรแกรมแต่บางส่วนอาจแก้ไขส่วนของแผ่นลายวงจรเมื่อการทำงานทั้งหมดไม่มีปัญหาแล้วต่อไปจะเป็นการประกอบแผ่นลายวงจรทั้งหมดลงกล่อง และทดสอบดูอีกครั้ง

5.2 ปัญหาของโครงการและการแก้ไข

ปัญหาที่เกิดขึ้นระหว่างการดำเนินงาน เป็นปัญหาหลักที่จำเป็นต้องแก้ไข โดยแต่ละปัญหาจะมีลักษณะและวิธีการแก้ไขดังต่อไปนี้

1. ค่าความต้านทาน และ ตัวเก็บประจุที่ทำการออกแบบในตอนแรกนั้น อาจหาซื้อ

ไม่ได้ในท้องตลาด จึงต้องทำการต่ออนุกรม หรือ ต่อขนาน ซึ่งบางครั้งทำให้มี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความผิดพลาดขึ้นแต่ไม่มากนัก หลังจากนั้นได้เลือกใช้ค่าที่ใกล้เคียงแทน ซึ่งเป็นค่าผิดพลาดที่ยอมรับและสามารถใช้งานได้

2. ปัญหาของแหล่งจ่าย 2 ชุดเนื่องจากในวงจรกำเนิดสัญญาณเสียงเมื่ออยู่ในสภาวะเตรียมพร้อมจะมีการรักษาระดับแรงดันภายในเหลือประมาณ +4.5 V ทำให้วงจรอื่นที่ใช้แรงดัน +5 V ทำงานผิดพลาด จึงต้องมีแหล่งจ่ายไฟกระแสตรง +5 V 2 ชุด เพื่อแก้ปัญหาดังกล่าว
3. ปัญหาของทรานซิสเตอร์ในส่วนของวงจรรวมสัญญาณจะไม่ทำงาน (Cutoff) เนื่องจากมีการทำงานตลอดจนเกิดความร้อนขึ้น ซึ่งทำให้การส่งข้อมูลไม่สามารถส่งต่อไปให้ภาครับได้ ทำการแก้ไขโดยการติดฮีทซิงค์เพื่อระบายความร้อน

5.3 ข้อเสนอแนะ

โครงการนี้แม้จะสามารถใช้งานได้ถูกต้องตามขอบเขตแล้วก็ตาม แต่ยังมีบางส่วนที่สามารถเพิ่มเติมได้ และจะทำให้ประสิทธิภาพของตัวโครงการพัฒนาได้มากขึ้น ข้อเสนอแนะนี้จึงมีไว้ให้เป็นแนวทางแก่ผู้สนใจที่จะพัฒนาและนำไปประยุกต์ใช้กับงานอื่นๆดังต่อไปนี้

1. ขนาดกำลังไฟฟ้าที่โครงการสามารถควบคุมได้ สามารถเพิ่มได้โดยการทำการออกแบบชุดเครื่องรับให้สามารถทนกระแสให้สูงขึ้นเช่น การเปลี่ยนขนาดของรีเลย์ และ อุปกรณ์อื่นให้ทนกระแสได้มากขึ้น เป็นต้น
2. เนื่องจากโครงการชุดนี้เป็นการสั่งงานให้อุปกรณ์ไฟฟ้านั้นเปิด-ปิดเท่านั้น ซึ่งใช้รีเลย์เป็นสวิตช์ควบคุม ดังนั้นอาจใช้อุปกรณ์กำลังเช่น SCR, TRIAC มาแทนรีเลย์ซึ่งสามารถควบคุมแรงดันที่ตกคร่อมไหลดไว้ได้อย่างมีประสิทธิภาพมากขึ้น
3. อาจเพิ่มวงจรมับเวลาเข้าไปที่ชุดของเครื่องรับเพื่อใช้ในกรณีของเครื่องใช้ไฟฟ้าเกี่ยวข้องกับความร้อน เช่น เต้าไฟฟ้า กาน้ำร้อนไฟฟ้า เป็นต้น โดยจะให้ทำงานเพียงแค่เวลาที่ตั้งไว้
4. วงจร Sound Menu อาจทำให้ผู้ใช้สามารถอัดเสียงได้เองเพื่อเพิ่มประสิทธิภาพในการใช้งานให้มากขึ้น
5. สามารถฝากข้อความจากภายนอกได้ด้วย เมื่อโทรเข้าปกติแล้วไม่มีผู้รับ
6. เปลี่ยนทรานซิสเตอร์ในวงจรรวมสัญญาณให้สามารถทนกระแส แรงดันเพิ่มขึ้น แต่ยังคงสามารถ ทำงานได้ทันกับสัญญาณที่เข้ามา หรือ ใช้รีเลย์ในการตัดต่อข้อมูลระหว่างส่วนของวงจรแปลงสัญญาณแบบขนาน (Parallel) เป็นแบบอนุกรม (Series) กับ วงจรกำเนิดสัญญาณ FSK ซึ่งจะใช้โปรแกรมส่วนของ

วงจรไมโครคอนโทรลเลอร์ในการควบคุมรีเลย์ เพื่อให้ทรานซิสเตอร์ทำงาน
เฉพาะเมื่อมีการสั่งงานเท่านั้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. รอ. ชัชชัย เลื่อนฉวี และ รอ. วีระชัย เซาว์กำเนิด, เทคโนโลยีโทรศัพท์, พิมพ์ครั้งที่ 1 กรุงเทพมหานคร, สยามบรรณการพิมพ์, 2527
2. ดร. ประสิทธิ์ ประพัฒน์มงคลการ, หลักการระบบสื่อสาร, กรุงเทพมหานคร, บริษัท ซีเอ็ดดูเคชั่น จำกัด, 2521
3. อุดม จีนประดับ, ไมโครคอนโทรลเลอร์ MCS-51, ภาควิชาไฟฟ้า, วิทยาเทคโนโลยีอุตสาหกรรม, สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ
4. แผนหนังสือพิเศษด้านอิเล็กทรอนิกส์ เข้าใจ/สร้างเล่น ไมโครโปรเซสเซอร์ เล่ม 2 กรุงเทพมหานคร, บริษัท ซีเอ็ดดูเคชั่น จำกัด





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการใช้งาน

การควบคุมจากภายนอก (โทรเข้ามาควบคุม)

1. กดเบอร์โทรศัพท์ของสายโทรศัพท์ที่ทำการต่อกับเครื่องควบคุมเพื่อโทรเข้าควบคุม
2. หลังจากสัญญาณกระดิ่ง 2 ครั้ง เครื่องจะแสดงเมนูเสียงที่ 1 ดังนี้ “ สวัสดีครับ ขณะนี้คุณกำลังเข้าสู่ระบบควบคุมเครื่องใช้อัตโนมัติ กด “ 0 ” โทรเข้าปกติ กด “ 1 ” โทรเข้าควบคุมขอบคุณครับ ”

หมายเหตุ กดปุ่มอื่นๆ แสดงเมนูเสียงที่ 1 ซ้ำอีกครั้ง

3. เลือกโทรเข้าควบคุม เครื่องแสดงเมนูเสียงที่ 2 ดังนี้ “ กรุณากรรหัสผ่าน ”
4. ทำการใส่รหัสผ่าน 3 ตัว (ในที่นี้เรากำหนดให้เป็น 1 2 3) เครื่องจะแสดงเมนูเสียงที่ 3 เมื่อกรรหัสผ่านถูกต้อง และจะแสดงเมนูเสียง 4 เมื่อกรรหัสผ่านไม่ถูกต้อง ต้อง ถ้ากรรหัสผ่านผิด 3 ครั้ง เครื่องจะตัดสายโทรศัพท์ออก

หมายเหตุ เมนูเสียงที่ 3 “ รหัสผ่านไม่ถูกต้อง ”

เมนูเสียงที่ 4 “ รหัสผ่านถูกต้อง ”

5. เมื่อใส่รหัสถูกต้องแล้วจะเป็นการป้อนรหัสตำแหน่งและรหัสควบคุมตามลำดับ เครื่องแสดงเมนูเสียงที่ 5 ดังนี้ “ กรุณากรรหัสตำแหน่งและรหัสควบคุม ”

หมายเหตุ รหัสตำแหน่ง ปุ่ม 0-9

รหัสควบคุม ปุ่ม “ * ” หมายถึง การเปิด

ปุ่ม “ # ” หมายถึง การปิด

6. ป้อนรหัสถูกต้อง เครื่องแสดงเมนูเสียงที่ 6 ดังนี้ “ เครื่องรับทราบคำสั่ง กด “ 1 ” ตั้งงานต่อ กด “ 0 ” ออกจากระบบ ขอบคุณครับ ”

หมายเหตุ กดปุ่มใดๆ แสดงเมนูเสียงที่ 6 อีกครั้งกด “ 1 ” จะกลับเมนูเสียงที่ 5

กด “ 0 ” ออกจากการทำงานเป็นการวางหู

7. เมื่อเลือกโทรเข้าปกติกด “ 0 ” เครื่องจะส่งสัญญาณกระดิ่งเพื่อเรียกให้คนภายในบ้านมารับสาย โดยเมื่อต้องการจะรับสายให้กดปุ่มรับสาย (ปุ่มกดสีส้ม)

ข้อแนะนำในการใช้งาน


1. ควรใช้กับระบบโทรศัพท์สายตรงและเป็นระบบกดปุ่ม DTMF เท่านั้น
2. ใช้กับระบบไฟ 220 V 50 Hz
3. ใช้ควบคุมการปิดเปิดโหลดที่ไม่เกิน 1000 W
4. ควรทดลองเปิดปิดโหลดจากภายในตู้ก่อนการใช้งานจริง เพื่อดูว่าโหลดอยู่ในระยะที่เครื่องควบคุมสามารถส่งสัญญาณควบคุมไปถึงหรือไม่
5. ควรใช้ในบริเวณที่มีอุณหภูมิห้องปกติไม่ร้อนจนเกินไป
6. การกดปุ่มเพื่อป้อนคำสั่ง หรือ รหัสใดๆ ควรป้อนด้วยความเร็วที่ไม่เร็วจนเกินไป และควรรอสักประมาณ 1 วินาทีก่อนทุกครั้งที่จะต้องป้อนคำสั่ง หรือ รหัสใดๆ เพื่อการตรวจสอบการกดปุ่มที่ถูกต้องของเครื่องควบคุม
7. ใช้ภายในบ้านเท่านั้น



ภาคผนวก ข



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจร Phone Interface

Title	
Size	Number
B	
Date:	Revision
File:	Sheet of
EX:Project (at)Prawn@Telephone_Update.cab@Drewm.Bf	6

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ห้ามการเผยแพร่โดยไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า
 หากกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 3 4 5 6



วงจรภาครับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ทำกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Title	
Size	Number
B	
Date:	11-Oct-2001
File:	E:\Project part\paper2.dtb
Revision	
Sheet of	6
Drawn By:	

2 3 4 5 6

D C B A




วงจรสร้างสัญญาณกระตุ้น

Title	
Size	Revision
B	
Date:	Sheet of
File:	Drawn by:
E:\Project\pud\Proal\Ringang.ddb	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2 3 4 5 6



วงจรแหล่งจ่ายไฟ


Title	
Size	Number
B	Revision
Date:	Sheet of
File:	Drawn By:
E:\Project\pa\Prova\paper2.ddb	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลายวงจร Phone Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




การวางอุปกรณ์ของวงจร Phone Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลายวงจรภาคส่งสัญญาณ FSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




การวางอุปกรณ์ของวงจรภาคส่งสัญญาณ FSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลายวงจรภาครับสัญญาณ FSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




การวางอุปกรณ์ของวงจรภาครับสัญญาณ FSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลายวงจรภาคแหล่งจ่ายไฟภาคส่ง




ลายวงจรสร้างสัญญาณกระตุ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




การวางอุปกรณ์ของวงจรภาคแหล่งจ่ายไฟภาคตั้ง




การวางอุปกรณ์ของวงจรสร้างสัญญาณกระตุ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลายวงจรแหล่งจ่ายไฟภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลายวงจรแหล่งจ่ายไฟภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
; Electrical Appliance Control Through Power line ;
;*****

```

```

ORG 0000H

```

```

SOUND1 EQU 02H
SOUND2 EQU 4CH
SOUND3 EQU 76H
SOUND4 EQU 83H
SOUND5 EQU 9EH
SOUND6 EQU 38H
PORT_A EQU 8000H
PORT_B EQU 8001H
PORT_C EQU 8002H
CONTROL_PORT EQU 8003H
SET_8255 EQU 89H

```

```

;*****
; Start Electrical Appliance Control Through Power line ;
;*****

```

```

ST_MAIN: MOV DPTR,#CONTROL_PORT
MOV A,#SET_8255
MOVX @DPTR,A
LCALL DELAY2

MAIN: CLR P1.0
MOV R7,#01H
MOV R6,#00H
MOV R5,#03H
MOV R4,#0FFH
MOV P1,#0F0H ;set port
MOV P3,#0FFH

JNB P3.2,$ ;check input=1
LOOP1: MOV R1,#0FFH
LP1: MOV R2,#0FFH
LP2: MOV R3,#30H
JNB P3.2,LOOP2 ;check input=0
DJNZ R3,$
DJNZ R2,LP2
DJNZ R1,LP1
LJMP MAIN

LOOP2: LCALL DELAY1
JNB P3.2,$
DJNZ R7,LOOP1 ;count input
LJMP OUTSIDE

```

```

;*****
; OUTSIDE CONTROL SYSTEM ;
;*****

```

```

;*****
; **
; ** CHECK INPUT FROM TELEPHONE PASS **
; **
;*****

```

```

OUTSIDE: SETB P1.0 ;ON relay K1
MOV A,#SOUND1

```

```

        LCALL    OUT_PORTB
        LCALL    PLAY_SOUND
        LCALL    DELAY

;*****
;**
;** CHECK KEY INPUT  0=TEL_IN  1=CONTROL  **
;**
;*****

CHK_INPUT:    LCALL    CHK_NUMBER                ;check tel_in
              TEL_IN:  CJNE    A,#0AH,CONTROL
              SETB    P1.3
              WAIT_HUP: MOV    A,P3
              JB      ACC.4,WAIT
              CLR    P1.3
              CLR    P1.0
              WAIT_HDOWN: MOV   A,P3
              JNB    ACC.4,WAIT_HDOWN
              LJMP   MAIN
              WAIT:   LCALL   DELAY3
              INC    R6
              CJNE   R6,#120,WAIT_HUP
              LJMP   MAIN

              CONTROL: CJNE   A,#01H,OUTSIDE        ;check control
              MOV    A,#SOUND2
              LCALL  OUT_PORTB
              LCALL  PLAY_SOUND
              LCALL  DELAY

;*****
;**
;** CHECK INPUT  PASSWORD  **
;**
;*****

CHK_PASSWD:  LCALL    CHK_NUMBER                ;check password
              MOV    10H,A
              LCALL  GHK_NUMBER
              MOV    11H,A
              LCALL  CHK_NUMBER
              MOV    12H,A
              MOV    R0,#10H
              CJNE  @R0,#01H,NOT_PASSWD
              INC   R0
              CJNE  @R0,#02H,NOT_PASSWD
              INC   R0
              CJNE  @R0,#03H,NOT_PASSWD
              INC   R0
              LJMP  PASS_OK

;*****
;**
;** CHECK PASSWORD NOT PASS  **
;**
;*****

NOT_PASSWD:  DJNZ    R5,PASS_ERROR
              MOV    A,#SOUND3
              LCALL  OUT_PORTB
              LCALL  PLAY_SOUND
              LCALL  DELAY
              LJMP  MAIN

```

```

LCALL OUT_PORTB
LCALL PLAY_SOUND
LCALL DELAY
MOV A,#SOUND2
LCALL OUT_PORTB
LCALL PLAY_SOUND
LCALL DELAY
LJMP CHK_PASSWD

;*****
;**
;** CHECK INPUT PASSWORD PASS **
;**
;*****

PASS_OK: MOV A,#SOUND4
LCALL OUT_PORTB
LCALL PLAY_SOUND
LCALL DELAY
S_CONTROL: MOV A,#SOUND5
LCALL OUT_PORTB
LCALL PLAY_SOUND
LCALL DELAY

;*****
;**
;** KEY POSITION CONTROL OUTSIDE **
;**
;*****

POSITION_0: LCALL CHK_NUMBER
CJNE A,#0AH,POSITION_1
LJMP NUMBER_0
POSITION_1: CJNE A,#01H,POSITION_2
LJMP NUMBER_1
POSITION_2: CJNE A,#02H,POSITION_3
LJMP NUMBER_2
POSITION_3: CJNE A,#03H,POSITION_4
LJMP NUMBER_3
POSITION_4: CJNE A,#04H,POSITION_5
LJMP NUMBER_4
POSITION_5: CJNE A,#05H,POSITION_6
LJMP NUMBER_5
POSITION_6: CJNE A,#06H,POSITION_7
LJMP NUMBER_6
POSITION_7: CJNE A,#07H,POSITION_8
LJMP NUMBER_7
POSITION_8: CJNE A,#08H,POSITION_9
LJMP NUMBER_8
POSITION_9: CJNE A,#09H,S_CONTROL
LJMP NUMBER_9

;*****
;**
;** ARRANGE KEY POSITION AND CONTROL **
;**
;*****

```

```

; ** **
; *****
NUMBER_0:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_1:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_2:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_3:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_4:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_5:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_6:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_7:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_8:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

NUMBER_9:    SWAP    A
              MOV     R7,A
              LJMP   KEY_ON

; *****
; ** **
; ** CHECK KEY " * " = ON " # " = OFF **
; ** **
; *****

KEY_ON:      LCALL   CHK_NUMBER
              CJNE   A,#0BH,KEY_OFF      ; key "*" on load
              ORL   A,R7
              LCALL  OUT_PORTA
              CLR   P1.7
              LJMP  CONTROL_OK

KEY_OFF:     CJNE   A,#0CH,S_CONTROL1    ; key "#" off load
              LCALL  OUT_PORTA
              ORL   A,R7
              LCALL  OUT_PORTA
              CLR   P1.7
              LJMP  CONTROL_OK

S_CONTROL1:  MOV     A,#SOUND5
              LCALL  OUT_PORTB
              LCALL  PLAY_SOUND

```

LCALL DELAY

```
;*****  
;**  
;** CHECK KEY POSITION & CONTROL PASS **  
;**  
;*****
```

```
CONTROL_OK: MOV A,#SOUND6  
LCALL OUT_PORTB  
LCALL PLAY_SOUND  
LCALL DELAY
```

```
CONTINUE: LCALL CHK_NUMBER  
OUT_SYS: CJNE A,#0AH,CON_SYS ;check out system  
LJMP MAIN
```

```
CON_SYS: CJNE A,#01H,CUT_LINE1 ;check continue  
LJMP S_CONTROL
```

```
CUT_LINE1: LJMP MAIN
```

```
;*****  
;**  
;** SUBPROGRAM SERVICE MAINPROGRAM **  
;**  
;*****
```

```
;*****  
;**  
;** PROGRAM CHECK NUMBER FROM INPUT **  
;**  
;*****
```

```
CHK_NUMBER: JB P1.6,$  
MOV R1,#0FFH  
LP3: MOV R2,#0FFH  
LP4: MOV R3,#50H  
JB P1.6,STD_MOV  
DJNZ R3,$  
DJNZ R2,LP4  
DJNZ R1,LP3  
LJMP MAIN
```

```
STD_MOV: MOV DPTR,#PORT_C  
MOVX A,@DPTR  
ANL A,#0FH  
RET
```

```
;*****  
;**  
;** PROGRAM DELAY TIME **  
;**  
;*****
```

```
DELAY: MOV R1,#90H  
L4: MOV R2,#22H  
L3: MOV R3,#3H  
DJNZ R3,$  
DJNZ R2,L3  
DJNZ R1,L4
```

```

RET

DELAY1:    MOV     R1, #77H
          L1:    MOV     R2, #55H
          L2:    MOV     R3, #3H
              DJNZ   R3, $
              DJNZ   R2, L2
              DJNZ   R1, L1
          RET

DELAY2:    MOV     R1, #77H
          L5:    MOV     R2, #33H
              DJNZ   R2, $
              DJNZ   R1, L5
          RET

DELAY3:    MOV     R1, #1000
          L6:    MOV     R2, #0E6H
          L7:    NOP
              NOP
              DJNZ   R2, L7
              DJNZ   R1, L6
          RET

```

```

;*****
;**
;**   PROGRAM PLAY SOUND
;**
;*****

```

```

PLAY_SOUND: CLR     P1.4
             LCALL  DELAY1
             SETB   P1.4
             JNB    P1.5, $
LOOP_SOUND: JNB    P1.5, STOP
             LJMP   LOOP_SOUND
STOP:       RET

```

```

;*****
;**
;**   PROGRAM WRITE DATA TO 8255
;**
;*****

```

```

OUT_PORTA:  MOV     DPTR, #PORT_A
             MOVX   @DPTR, A
             RET


OUT_PORTB:  MOV     DPTR, #PORT_B
             MOVX   @DPTR, A
             RET

```

```

END

```





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features


- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Downloadable Flash Memory
 - SPI Serial Interface for Program Downloading
 - Endurance: 1,000 Write/Erase Cycles
- 2K Bytes EEPROM
 - Endurance: 100,000 Write/Erase Cycles
- 4V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Three-level Program Memory Lock
- 256 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Three 16-bit Timer/Counters
- Nine Interrupt Sources
- Programmable UART Serial Channel
- SPI Serial Interface
- Low-power Idle and Power-down Modes
- Interrupt Recovery From Power-down
- Programmable Watchdog Timer
- Dual Data Pointer
- Power-off Flag

Description

The AT89S8252 is a low-power, high-performance CMOS 8-bit microcomputer with 8K bytes of downloadable Flash programmable and erasable read only memory and 2K bytes of EEPROM. The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip downloadable Flash allows the program memory to be reprogrammed in-system through an SPI serial interface or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with downloadable Flash on a monolithic chip, the Atmel AT89S8252 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89S8252 provides the following standard features: 8K bytes of downloadable Flash, 2K bytes of EEPROM, 256 bytes of RAM, 32 I/O lines, programmable watchdog timer, two data pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S8252 is designed with static logic for operation down to zero frequency and supports two software selectable power-saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.

The downloadable Flash can be changed a single byte at a time and is accessible through the SPI serial interface. Holding RESET active forces the SPI bus into a serial programming interface and allows the program memory to be written to or read from unless Lock Bit 2 has been activated.



**8-bit
Microcontroller
with 8K Bytes
Flash**


AT89S8252

Rev. 0401E-02/00



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pin Configurations



Pin Description

VCC

Supply voltage.

GND

Ground.

Port 0

Port 0 is an 8 bit open drain bi-directional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external


program and data memory. In this mode, P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1

Port 1 is an 8-bit bi-directional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Block Diagram





Some Port 1 pins provide additional functions. P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively.

Pin Description

Furthermore, P1.4, P1.5, P1.6, and P1.7 can be configured as the SPI slave port select, data input/output and shift clock input/output pins as shown in the following table.

Port Pin	Alternate Functions
P1.0	T2 (external count input to Timer/Counter 2), clock-out
P1.1	T2EX (Timer/Counter 2 capture/reload trigger and direction control)
P1.4	SS (Slave port select input)
P1.5	MOSI (Master data output, slave data input pin for SPI channel)
P1.6	MISO (Master data input, slave data output pin for SPI channel)
P1.7	SCK (Master clock output, slave clock input pin for SPI channel)

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2

Port 2 is an 8-bit bi-directional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8 bit bi-directional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs,

Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89S8252, as shown in the following table.

Port 3 also receives some control signals for Flash programming and verification.

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	WR (external data memory write strobe)
P3.7	RD (external data memory read strobe)

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG

Address Latch Enable is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN

Program Store Enable is the read strobe to external program memory.

When the AT89S8252 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory.

EA/VPP

External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external pro-

gram memory locations starting at 0000H up to FFFFH.
 Note, however, that if lock bit 1 is programmed, \overline{EA} will be internally latched on reset.

\overline{EA} should be strapped to V_{CC} for internal program executions. This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming when 12-volt programming is selected.

XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier.

Table 1. AT89S8252 SFR Map and Reset Values

0F8H									0FFH
0F0H	B 00000000								0F7H
0E8H									0EFH
0E0H	ACC 00000000								0E7H
0D8H									0DFH
0D0H	PSW 00000000					SPCR 000001XX			0D7H
0C8H	T2CON 00000000	T2MOD XXXXXX00	RCAP2L 00000000	RCAP2H 00000000	TL2 00000000	TH2 00000000			0CFH
0C0H									0C7H
0B8H	IP XX000000								0BFH
0B0H	P3 11111111								0B7H
0A8H	IE 0X000000		SPSR 00XXXXXX						0AFH
0A0H	P2 11111111								0A7H
98H	SCON 00000000	SBUF XXXXXXXX							9FH
90H	P1 11111111						WMCON 00000010		97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000			8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	SPDR XXXXXXXX	PCON 0XXX0000	87H





Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted

locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Timer 2 Registers Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 9) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16 bit capture mode or 16-bit auto-reload mode.

Table 2. T2CON—Timer/Counter 2 Control Register

T2CON Address = 0C8H		Reset Value = 0000 0000B						
Bit Addressable								
Bit	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T $\bar{2}$	CP/RL $\bar{2}$
	7	6	5	4	3	2	1	0
Symbol	Function							
TF2	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.							
EXF2	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).							
RCLK	Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflows to be used for the receive clock.							
TCLK	Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.							
EXEN2	Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.							
TR2	Start/Stop control for Timer 2. TR2 = 1 starts the timer.							
C/T $\bar{2}$	Timer or counter select for Timer 2. C/T $\bar{2}$ = 0 for timer function. C/T $\bar{2}$ = 1 for external event counter (falling edge triggered).							
CP/RL $\bar{2}$	Capture/Reload select. CP/RL $\bar{2}$ = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/RL $\bar{2}$ = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.							

Watchdog and Memory Control Register The WMCON register contains control bits for the Watchdog Timer (shown in Table 3). The EEMEN and EEMWE bits are used

to select the 2K bytes on-chip EEPROM, and to enable byte-write. The DPS bit selects one of two DPTR registers available.

Table 3. WMCON—Watchdog and Memory Control Register

WMCON Address = 96H				Reset Value = 0000 0010B				
	PS2	PS1	PS0	EEMWE	EEMEN	DPS	WDTRST	WDTEN
Bit	7	6	5	4	3	2	1	0

Symbol	Function
PS2 PS1 PS0	Prescaler Bits for the Watchdog Timer. When all three bits are set to "0", the watchdog timer has a nominal period of 16 ms. When all three bits are set to "1", the nominal period is 2048 ms.
EEMWE	EEPROM Data Memory Write Enable Bit. Set this bit to "1" before initiating byte write to on-chip EEPROM with the MOVX instruction. User software should set this bit to "0" after EEPROM write is completed.
EEMEN	Internal EEPROM Access Enable. When EEMEN = 1, the MOVX instruction with DPTR will access on-chip EEPROM instead of external data memory. When EEMEN = 0, MOVX with DPTR accesses external data memory.
DPS	Data Pointer Register Select. DPS = 0 selects the first bank of Data Pointer Register, DP0, and DPS = 1 selects the second bank, DP1.
WDTRST RDY/BSY	Watchdog Timer Reset and EEPROM Ready/Busy Flag. Each time this bit is set to "1" by user software, a pulse is generated to reset the watchdog timer. The WDTRST bit is then automatically reset to "0" in the next instruction cycle. The WDTRST bit is Write-Only. This bit also serves as the RDY/BSY flag in a Read-Only mode during EEPROM write. RDY/BSY = 1 means that the EEPROM is ready to be programmed. While programming operations are being executed, the RDY/BSY bit equals "0" and is automatically reset to "1" when programming is completed.
WDTEN	Watchdog Timer Enable Bit. WDTEN = 1 enables the watchdog timer and WDTEN = 0 disables the watchdog timer.

SPI Registers Control and status bits for the Serial Peripheral Interface are contained in registers SPCR (shown in Table 4) and SPSR (shown in Table 5). The SPI data bits are contained in the SPDR register. Writing the SPI data register during serial data transfer sets the Write Collision bit, WCOL, in the SPSR register. The SPDR is double buffered for writing and the values in SPDR are not changed by Reset.

Interrupt Registers The global interrupt enable bit and the individual interrupt enable bits are in the IE register. In addition, the individual interrupt enable bit for the SPI is in the SPCR register. Two priorities can be set for each of the six interrupt sources in the IP register.

Dual Data Pointer Registers To facilitate accessing both internal EEPROM and external data memory, two banks of 16 bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR WMCON selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.

Power Off Flag The Power Off Flag (POF) is located at bit 4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and reset under software control and is not affected by RESET.





Table 4. SPCR—SPI Control Register

SPCR Address = D5H							Reset Value = 0000 01XXB	
	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0
Bit	7	6	5	4	3	2	1	0

Symbol	Function
SPIE	SPI Interrupt Enable. This bit, in conjunction with the ES bit in the IE register, enables SPI interrupts: SPIE = 1 and ES = 1 enable SPI interrupts. SPIE = 0 disables SPI interrupts.
SPE	SPI Enable. SPI = 1 enables the SPI channel and connects SS, MOSI, MISO and SCK to pins P1.4, P1.5, P1.6, and P1.7. SPI = 0 disables the SPI channel.
DORD	Data Order. DORD = 1 selects LSB first data transmission. DORD = 0 selects MSB first data transmission.
MSTR	Master/Slave Select. MSTR = 1 selects Master SPI mode. MSTR = 0 selects Slave SPI mode.
CPOL	Clock Polarity. When CPOL = 1, SCK is high when idle. When CPOL = 0, SCK of the master device is low when not transmitting. Please refer to figure on SPI Clock Phase and Polarity Control.
CPHA	Clock Phase. The CPHA bit together with the CPOL bit controls the clock and data relationship between master and slave. Please refer to figure on SPI Clock Phase and Polarity Control.
SPR0 SPR1	SPI Clock Rate Select. These two bits control the SCK rate of the device configured as master. SPR1 and SPR0 have no effect on the slave. The relationship between SCK and the oscillator frequency, F_{osc} , is as follows: $SPR1SPR0 \text{ SCK} = F_{osc}$, divided by 0 0 4 0 1 16 1 0 64 1 1 128

Table 5. SPSR – SPI Status Register

SPSR Address = AAH							Reset Value = 00XX XXXXB	
	SPIF	WCOL	—	—	—	—	—	—
Bit	7	6	5	4	3	2	1	0

Symbol	Function
SPIF	SPI Interrupt Flag. When a serial transfer is complete, the SPIF bit is set and an interrupt is generated if SPIE = 1 and ES = 1. The SPIF bit is cleared by reading the SPI status register with SPIF and WCOL bits set, and then accessing the SPI data register.
WCOL	Write Collision Flag. The WCOL bit is set if the SPI data register is written during a data transfer. During data transfer, the result of reading the SPDR register may be incorrect, and writing to it has no effect. The WCOL bit (and the SPIF bit) are cleared by reading the SPI status register with SPIF and WCOL set, and then accessing the SPI data register.

Table 6. SPDR – SPI Data Register

SPDR Address = 86H							Reset Value = unchanged	
	SPD7	SPD6	SPD5	SPD4	SPD3	SPD2	SPD1	SPD0
Bit	7	6	5	4	3	2	1	0

Data Memory – EEPROM and RAM

The AT89S8252 implements 2K bytes of on-chip EEPROM for data storage and 256 bytes of RAM. The upper 128 bytes of RAM occupy a parallel space to the Special Function Registers. That means the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space.

When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions that use direct addressing access SFR space.

For example, the following direct addressing instruction accesses the SFR at location 0A0H (which is P2).

```
MOV 0A0H, #data
```

Instructions that use indirect addressing access the upper 128 bytes of RAM. For example, the following indirect addressing instruction, where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H).

```
MOV @R0, #data
```

Note that stack operations are examples of indirect addressing, so the upper 128 bytes of data RAM are available as stack space.

The on-chip EEPROM data memory is selected by setting the EEMEN bit in the WMCON register at SFR address location 96H. The EEPROM address range is from 000H to 7FFH. The MOVX instructions are used to access the EEPROM. To access off-chip data memory with the MOVX instructions, the EEMEN bit needs to be set to "0".

The EEMWE bit in the WMCON register needs to be set to "1" before any byte location in the EEPROM can be written. User software should reset EEMWE bit to "0" if no further EEPROM write is required. EEPROM write cycles in the serial programming mode are self-timed and typically take 2.5 ms. The progress of EEPROM write can be monitored by reading the RDY/BSY bit (read-only) in SFR WMCON. RDY/BSY = 0 means programming is still in progress and RDY/BSY = 1 means EEPROM write cycle is completed and another write cycle can be initiated.

In addition, during EEPROM programming, an attempted read from the EEPROM will fetch the byte being written with the MSB complemented. Once the write cycle is completed, true data are valid at all bit locations.

Programmable Watchdog Timer

The programmable Watchdog Timer (WDT) operates from an independent oscillator. The prescaler bits, PS0, PS1 and PS2 in SFR WMCON are used to set the period of the Watchdog Timer from 16 ms to 2048 ms. The available timer periods are shown in the following table and the

actual timer periods (at $V_{CC} = 5V$) are within $\pm 30\%$ of the nominal.

The WDT is disabled by Power-on Reset and during Power-down. It is enabled by setting the WDTE bit in SFR WMCON (address = 96H). The WDT is reset by setting the WDTRST bit in WMCON. When the WDT times out without being reset or disabled, an internal RST pulse is generated to reset the CPU.

Table 7. Watchdog Timer Period Selection

WDT Prescaler Bits			Period (nominal)
PS2	PS1	PS0	
0	0	0	16 ms
0	0	1	32 ms
0	1	0	64 ms
0	1	1	128 ms
1	0	0	256 ms
1	0	1	512 ms
1	1	0	1024 ms
1	1	1	2048 ms

Timer 0 and 1

Timer 0 and Timer 1 in the AT89S8252 operate the same way as Timer 0 and Timer 1 in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-45, section titled, "Timer/Counters."

Timer 2

Timer 2 is a 16 bit Timer/Counter that can operate as either a timer or an event counter. The type of operation is selected by bit C/T2 in the SFR T2CON (shown in Table 2). Timer 2 has three operating modes: capture, auto-reload (up or down counting), and baud rate generator. The modes are selected by bits in T2CON, as shown in Table 8.

Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 register is incremented every machine cycle. Since a machine cycle consists of 12 oscillator periods, the count rate is 1/12 of the oscillator frequency.

In the Counter function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which



the transition was detected. Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 transition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a given level is sampled at least once before it changes, the level should be held for at least one full machine cycle.

Table 8. Timer 2 Operating Modes

RCLK + TCLK	CP/RL2	TR2	MODE
0	0	1	16-bit Auto-reload
0	1	1	16-bit Capture
1	X	1	Baud Rate Generator
X	X	0	(Off)

Capture Mode

In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 is a 16 bit timer or counter which upon overflow sets bit TF2 in T2CON. This bit can then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the same operation, but a 1-to-0 transition at external input T2EX also causes the current value in TH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, can generate an interrupt. The capture mode is illustrated in Figure 1.

Figure 1. Timer 2 in Capture Mode



Encoder and Decoder Pairs CMOS

These devices are designed to be used as encoder/decoder pairs in remote control applications.

The MC145026 encodes nine lines of information and serially sends this information upon receipt of a transmit enable (\overline{TE}) signal. The nine lines may be encoded with trinary data (low, high, or open) or binary data (low or high). The words are transmitted twice per encoding sequence to increase security.

The MC145027 decoder receives the serial stream and interprets five of the trinary digits as an address code. Thus, 243 addresses are possible. The remaining serial information is interpreted as four bits of binary data. The valid transmission (VT) output goes high on the MC145027 when two conditions are met. First, two addresses must be consecutively received (in one encoding sequence) which both match the local address. Second, the 4 bits of data must match the last valid data received. The active VT indicates that the information at the Data output pins has been updated.


The MC145028 decoder treats all nine trinary digits as an address which allows 19,683 codes. If binary data is encoded, 512 codes are possible. The VT output goes high on the MC145028 when two addresses are consecutively received (in one encoding sequence) which both match the local address.

- Operating Temperature Range: -40 to $+85^{\circ}\text{C}$
- Very-Low Standby Current for the Encoder: 300 nA Maximum @ 25°C
- Interfaces with RF, Ultrasonic, or Infrared Modulators and Demodulators
- RC Oscillator, No Crystal Required
- High External Component Tolerance; Can Use $\pm 5\%$ Components
- Internal Power-On Reset Forces All Decoder Outputs Low
- Operating Voltage Range: MC145026 = 2.5 to 18 V*
MC145027, MC145028 = 4.5 to 18 V
- For Infrared Applications, See Application Note AN1016/D


PIN ASSIGNMENTS

MC145026 ENCODER				MC145027 DECODERS				MC145028 DECODERS			
A1	1	16	V _{DD}	A1	1	16	V _{DD}	A1	1	16	V _{DD}
A2	2	15	D _{out}	A2	2	15	D ₆	A2	2	15	A ₆
A3	3	14	\overline{TE}	A3	3	14	D ₇	A3	3	14	A ₇
A4	4	13	R _{TC}	A4	4	13	D ₈	A4	4	13	A ₈
A5	5	12	C _{TC}	A5	5	12	D ₉	A5	5	12	A ₉
A6/D ₆	6	11	R _S	R ₁	6	11	VT	R ₁	6	11	VT
A7/D ₇	7	10	A ₉ /D ₉	C ₁	7	10	R ₂ /O ₂	C ₁	7	10	R ₂ /O ₂
V _{SS}	8	9	A ₈ /D ₈	V _{SS}	8	9	D _{in}	V _{SS}	8	9	D _{in}


MC145026 MC145027 MC145028



P SUFFIX
PLASTIC DIP
CASE 648



D SUFFIX
SOG PACKAGE
CASE 751B



DW SUFFIX
SOG PACKAGE
CASE 751G

ORDERING INFORMATION

MC145026P	Plastic DIP
MC145026D	SOG Package
MC145027P	Plastic DIP
MC145027DW	SOG Package
MC145028P	Plastic DIP
MC145028DW	SOG Package




Figure 1. MC145026 Encoder Block Diagram




Figure 2. MC145027 Decoder Block Diagram

ELECTRICAL CHARACTERISTICS — MC145026*, MC145027, and MC145028 (Voltage Referenced to V_{SS})

Symbol	Characteristic	V _{DD} V	Guaranteed Limit						Unit
			- 40°C		25°C		85°C		
			Min	Max	Min	Max	Min	Max	
V _{OL}	Low-Level Output Voltage (V _{in} = V _{DD} or 0)	5.0	—	0.05	—	0.05	—	0.05	V
		10	—	0.05	—	0.05	—	0.05	
		15	—	0.05	—	0.05	—	0.05	
V _{OH}	High-Level Output Voltage (V _{in} = 0 or V _{DD})	5.0	4.95	—	4.95	—	4.95	—	V
		10	9.95	—	9.95	—	9.95	—	
		15	14.95	—	14.95	—	14.95	—	
V _{IL}	Low-Level Input Voltage (V _{out} = 4.5 or 0.5 V) (V _{out} = 9.0 or 1.0 V) (V _{out} = 13.5 or 1.5 V)	5.0	—	1.5	—	1.5	—	1.5	V
		10	—	3.0	—	3.0	—	3.0	
		15	—	4.0	—	4.0	—	4.0	
V _{IH}	High-Level Input Voltage (V _{out} = 0.5 or 4.5 V) (V _{out} = 1.0 or 9.0 V) (V _{out} = 1.5 or 13.5 V)	5.0	3.5	—	3.5	—	3.5	—	V
		10	7.0	—	7.0	—	7.0	—	
		15	11	—	11	—	11	—	
I _{OH}	High-Level Output Current (V _{out} = 2.5 V) (V _{out} = 4.6 V) (V _{out} = 9.5 V) (V _{out} = 13.5 V)	5.0	-2.5	—	-2.1	—	-1.7	—	mA
		5.0	-0.52	—	-0.44	—	-0.36	—	
		10	-1.3	—	-1.1	—	-0.9	—	
		15	-3.6	—	-3.0	—	-2.4	—	
I _{OL}	Low-Level Output Current (V _{out} = 0.4 V) (V _{out} = 0.5 V) (V _{out} = 1.5 V)	5.0	0.52	—	0.44	—	0.36	—	mA
		10	1.3	—	1.1	—	0.9	—	
		15	3.6	—	3.0	—	2.4	—	
I _{in}	Input Current — T _E (MC145026, Pull-Up Device)	5.0	—	—	3.0	11	—	—	μA
		10	—	—	16	60	—	—	
		15	—	—	35	120	—	—	
I _{in}	Input Current R _S (MC145026), D _{in} (MC145027, MC145028)	15	—	± 0.3	—	± 0.3	—	± 1.0	μA
I _{in}	Input Current A1 – A5, A6/D6 – A9/D9 (MC145026), A1 – A5 (MC145027), A1 – A9 (MC145028)	5.0	—	—	—	± 110	—	—	μA
		10	—	—	—	± 500	—	—	
		15	—	—	—	± 1000	—	—	
C _{in}	Input Capacitance (V _{in} = 0)	—	—	—	7.5	—	—	pF	
I _{DD}	Quiescent Current — MC145026	5.0	—	—	0.1	—	—	—	μA
		10	—	—	0.2	—	—	—	
		15	—	—	0.3	—	—	—	
I _{DD}	Quiescent Current — MC145027, MC145028	5.0	—	—	50	—	—	—	μA
		10	—	—	100	—	—	—	
		15	—	—	150	—	—	—	
I _{dd}	Dynamic Supply Current — MC145026 (f _c = 20 kHz)	5.0	—	—	200	—	—	—	μA
		10	—	—	400	—	—	—	
		15	—	—	600	—	—	—	
I _{dd}	Dynamic Supply Current — MC145027, MC145028 (f _c = 20 kHz)	5.0	—	—	400	—	—	—	μA
		10	—	—	800	—	—	—	
		15	—	—	1200	—	—	—	

* Also see next Electrical Characteristics table for 2.5 V specifications.

ELECTRICAL CHARACTERISTICS — MC145026 (Voltage Referenced to V_{SS})

Symbol	Characteristic	V _{DD} V	Guaranteed Limit						Unit
			-40°C		25°C		85°C		
			Min	Max	Min	Max	Min	Max	
V _{OL}	Low-Level Output Voltage (V _{in} = 0 V or V _{DD})	2.5	—	0.05	—	0.05	—	0.05	V
V _{OH}	High-Level Output Voltage (V _{in} = 0 V or V _{DD})	2.5	2.45	—	2.45	—	2.45	—	V
V _{IL}	Low-Level Input Voltage (V _{out} = 0.5 V or 2.0 V)	2.5	—	0.3	—	0.3	—	0.3	V
V _{IH}	High-Level Input Voltage (V _{out} = 0.5 V or 2.0 V)	2.5	2.2	—	2.2	—	2.2	—	V
I _{OH}	High-Level Output Current (V _{out} = 1.25 V)	2.5	0.28	—	0.25	—	0.2	—	mA
I _{OL}	Low-Level Output Current (V _{out} = 0.4 V)	2.5	0.22	—	0.2	—	0.16	—	mA
I _{in}	Input Current (\overline{TE} — Pull-Up Device)	2.5	—	—	0.09	1.8	—	—	μA
I _{in}	Input Current (A1–A5, A6/D6–A9/D9)	2.5	—	—	—	± 25	—	—	μA
I _{DD}	Quiescent Current	2.5	—	—	—	0.05	—	—	μA
I _{dd}	Dynamic Supply Current (f _C = 20 kHz)	2.5	—	—	—	40	—	—	μA

SWITCHING CHARACTERISTICS — MC145026*, MC145027, and MC145028 (C_L = 50 pF, T_A = 25°C)

Symbol	Characteristic	Figure No.	V _{DD}	Guaranteed Limit		Unit
				Min	Max	
t _{TLH} , t _{THL}	Output Transition Time	4, 8	5.0 10 15	—	200 100 80	ns
t _r	D _{in} Rise Time — Decoders	5	5.0 10 15	—	15 15 15	μs
t _f	D _{in} Fall Time — Decoders	5	5.0 10 15	—	15 5.0 4.0	μs
f _{osc}	Encoder Clock Frequency	6	5.0 10 15	0.001 0.001 0.001	2.0 5.0 10	MHz
f	Decoder Frequency — Referenced to Encoder Clock	12	5.0 10 15	1.0 1.0 1.0	240 410 450	kHz
t _w	\overline{TE} Pulse Width — Encoders	7	5.0 10 15	65 30 20	— — —	ns

* Also see next Switching Characteristics table for 2.5 V specifications.

SWITCHING CHARACTERISTICS — MC145026 (C_L = 50 pF, T_A = 25°C)

Symbol	Characteristic	Figure No.	V _{DD}	Guaranteed Limit		Unit
				Min	Max	
t _{TLH} , t _{THL}	Output Transition Time	4, 8	2.5	—	450	ns
f _{osc}	Encoder Clock Frequency	6	2.5	1.0	250	kHz
t _w	\overline{TE} Pulse Width	7	2.5	1.5	—	μs




Figure 4.




Figure 5.




Figure 6.





Figure 7.



* Includes all probe and fixture capacitance.

Figure 8. Test Circuit

OPERATING CHARACTERISTICS

MC145026

The encoder serially transmits trinary data as defined by the state of the A1 – A5 and A6/D6 – A9/D9 input pins. These pins may be in either of three states (low, high, or open) allowing 19,683 possible codes. The transmit sequence is initiated by a low level on the \overline{TE} input pin. Upon power-up, the MC145026 can continuously transmit as long as \overline{TE} remains low (also, the device can transmit two-word sequences by pulsing \overline{TE} low). However, no MC145026 application should be designed to rely upon the first data word transmitted immediately after power-up because this word may be invalid. Between the two data words, no signal is sent for three data periods (see Figure 10).

Each transmitted trinary digit is encoded into pulses (see Figure 11). A logic 0 (low) is encoded as two consecutive short pulses, a logic 1 (high) as two consecutive long pulses, and an open (high impedance) as a long pulse followed by a short pulse. The input state is determined by using a weak "output" device to try to force each input high then low. If only a high state results from the two tests, the input is assumed to be hardwired to V_{DD} . If only a low state is obtained, the input is assumed to be hardwired to V_{SS} . If both a high and a low can be forced at an input, an open is assumed and is encoded as such. The "high" and "low" levels are 70% and 30% of the supply voltage as shown in the Electrical Characteristics table. The weak "output" device sinks/sources up to 110 μA at a 5 V supply level, 500 μA at 10 V, and 1 mA at 15 V.

The \overline{TE} input has an internal pull-up device so that a simple switch may be used to force the input low. While \overline{TE} is high and the second-word transmission has timed out, the encoder is completely disabled, the oscillator is inhibited, and the current drain is reduced to quiescent current. When \overline{TE} is brought low, the oscillator is started and the transmit sequence begins. The inputs are then sequentially selected, and determinations are made as to the input logic states. This information is serially transmitted via the D_{out} pin.

MC145027

This decoder receives the serial data from the encoder and outputs the data, if it is valid. The transmitted data, consisting of two identical words, is examined bit by bit during reception. The first five trinary digits are assumed to be the address. If the received address matches the local address, the next four (data) bits are internally stored, but are not transferred to the output data latch. As the second encoded word is received, the address must again match. If a match occurs, the new data bits are checked against the previously stored data bits. If the two nibbles of data (four bits each) match, the data is transferred to the output data latch by VT and remains until new data replaces it. At the same time, the VT output pin is brought high and remains high until an error is received or until no input signal is received for four data periods (see Figure 10).

Although the address information may be encoded in trinary, the data information must be either a 1 or 0. A trinary (open) data line is decoded as a logic 1.

MC145028

This decoder operates in the same manner as the MC145027 except that nine address lines are used and no data output is available. The VT output is used to indicate that a valid address has been received. For transmission security, two identical transmitted words must be consecutively received before a VT output signal is issued.

The MC145028 allows 19,683 addresses when trinary levels are used. 512 addresses are possible when binary levels are used.

PIN DESCRIPTIONS

MC145026 ENCODER

A1 – A5, A6/D6 – A9/D9
Address, Address/Data Inputs (Pins 1 – 7, 9, and 10)

These address/data inputs are encoded and the data is sent serially from the encoder via the D_{out} pin.

RS, CTC, RTC
(Pins 11, 12, and 13)

These pins are part of the oscillator section of the encoder (see Figure 9).

If an external signal source is used instead of the internal oscillator, it should be connected to the RS input and the RTC and CTC pins should be left open.

\overline{TE}
Transmit Enable (Pin 14)

This active-low transmit enable input initiates transmission when forced low. An internal pull-up device keeps this input normally high. The pull-up current is specified in the Electrical Characteristics table.

D_{out}
Data Out (Pin 15)

This is the output of the encoder that serially presents the encoded data word.

V_{SS}
Negative Power Supply (Pin 8)

The most-negative supply potential. This pin is usually ground.

V_{DD}
Positive Power Supply (Pin 16)

The most-positive power supply pin.

MC145027 AND MC145028 DECODERS

A1 – A5, A1 – A9
Address Inputs (Pins 1 – 5) — MC145027,
Address Inputs (Pins 1 – 5, 15, 14, 13, 12) — MC145028

These are the local address inputs. The states of these pins must match the appropriate encoder inputs for the VT pin to go high. The local address may be encoded with trinary or binary data.

D6 – D9
Data Outputs (Pins 15, 14, 13, 12) — MC145027 Only

These outputs present the binary information that is on encoder inputs A6/D6 through A9/D9. Only binary data is

acknowledged; a trinary open at the MC145026 encoder is decoded as a high level (logic 1).

D_{in}
Data In (Pin 9)

This pin is the serial data input to the decoder. The input voltage must be at CMOS logic levels. The signal source driving this pin must be dc coupled.

R₁, C₁
Resistor 1, Capacitor 1 (Pins 6, 7)

As shown in Figures 2 and 3, these pins accept a resistor and capacitor that are used to determine whether a narrow pulse or wide pulse has been received. The time constant $R_1 \times C_1$ should be set to 1.72 encoder clock periods:

$$R_1 C_1 = 3.95 R_{TC} C_{TC}$$

R₂/C₂
Resistor 2/Capacitor 2 (Pin 10)

As shown in Figures 2 and 3, this pin accepts a resistor and capacitor that are used to detect both the end of a received word and the end of a transmission. The time constant $R_2 \times C_2$ should be 33.5 encoder clock periods (four data periods per Figure 11): $R_2 C_2 = 77 R_{TC} C_{TC}$. This time

constant is used to determine whether the D_{in} pin has remained low for four data periods (end of transmission). A separate on-chip comparator looks at the voltage-equivalent two data periods ($0.4 R_2 C_2$) to detect the dead time between received words within a transmission.

VT
Valid Transmission Output (Pin 11)

This valid transmission output goes high after the second word of an encoding sequence when the following conditions are satisfied:

1. the received addresses of both words match the local decoder address, and
2. the received data bits of both words match.

VT remains high until either a mismatch is received or no input signal is received for four data periods.


V_{SS}
Negative Power Supply (Pin 8)

The most-negative supply potential. This pin is usually ground.

V_{DD}
Positive Power Supply (Pin 16)

The most-positive power supply pin.





This oscillator operates at a frequency determined by the external RC network; i.e.,

$$f = \frac{1}{2.3 R_{TC} C_{TC'}} \text{ (Hz)}$$

for $1 \text{ kHz} \leq f \leq 400 \text{ kHz}$

where: $C_{TC'} = C_{TC} + C_{\text{layout}} + 12 \text{ pF}$

$R_S \approx 2 R_{TC}$

$R_S \geq 20 \text{ k}$

$R_{TC} \geq 10 \text{ k}$

$400 \text{ pF} < C_{TC} < 15 \text{ }\mu\text{F}$

The value for R_S should be chosen to be ≥ 2 times R_{TC} . This range ensures that current through R_S is insignificant compared to current through R_{TC} . The upper limit for R_S must ensure that $R_S \times 5 \text{ pF}$ (input capacitance) is small compared to $R_{TC} \times C_{TC}$.

For frequencies outside the indicated range, the formula is less accurate. The minimum recommended oscillation frequency of this circuit is 1 kHz. Susceptibility to externally induced noise signals may occur for frequencies below 1 kHz and/or when resistors utilized are greater than 1 M Ω .

Figure 9. Encoder Oscillator Information




Figure 10. Timing Diagram




Figure 11. Encoder Data Waveforms





Figure 12. f_{max} vs C_{layout} — Decoders Only



Example R/C Values (All Resistors and Capacitors are $\pm 5\%$)

($C_{TC}' = C_{TC} + 20 \text{ pF}$)

f_{osc} (kHz)	R_{TC}	C_{TC}'	R_S	R_1	C_1	R_2	C_2
362	10 k	120 pF	20 k	10 k	470 pF	100 k	910 pF
181	10 k	240 pF	20 k	10 k	910 pF	100 k	1800 pF
88.7	10 k	490 pF	20 k	10 k	2000 pF	100 k	3900 pF
42.6	10 k	1020 pF	20 k	10 k	3900 pF	100 k	7500 pF
21.5	10 k	2020 pF	20 k	10 k	8200 pF	100 k	0.015 μF
8.53	10 k	5100 pF	20 k	10 k	0.02 μF	200 k	0.02 μF
1.71	50 k	5100 pF	100 k	50 k	0.02 μF	200 k	0.1 μF

Figure 17. Typical Application

FEATURES

- Excellent Temperature Stability (20ppm/°C)
- Linear Frequency Sweep
- Adjustable Duty Cycle (0.1% to 99.9%)
- Two or Four Level FSK Capability
- Wide Sweep Range (1000:1 Minimum)
- Logic Compatible Input and Output Levels
- Wide Supply Voltage Range ($\pm 4V$ to $\pm 13V$)
- Low Supply Sensitivity (0.1% /V)
- Wide Frequency Range (0.01Hz to 1MHz)
- Simultaneous Triangle and Squarewave Outputs

APPLICATIONS

- FSK Generation
- Voltage and Current-to-Frequency Conversion
- Stable Phase-Locked Loop
- Waveform Generation
 - Triangle, Sawtooth, Pulse, Squarewave
- FM and Sweep Generation

GENERAL DESCRIPTION

The XR-2207 is a monolithic voltage-controlled oscillator (VCO) integrated circuit featuring excellent frequency stability and a wide tuning range. The circuit provides simultaneous triangle and squarewave outputs over a frequency range of 0.01Hz to 1MHz. It is ideally suited for FM, FSK, and sweep or tone generation, as well as for phase-locked loop applications.

The XR-2207 has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 1000:1 range with an external control voltage; and the duty cycle of both the triangle and the squarewave outputs can be varied from 0.1% to 99.9% to generate stable pulse and sawtooth waveforms.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2207M	14 Lead 300 Mil CDIP	-55°C to +125°C
XR-2207CP	14 Lead 300 Mil PDIP	0°C to +70°C
XR-2207D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C
XR-2207ID	16 Lead 300 Mil JEDEC SOIC	-40°C to +85°C

BLOCK DIAGRAM





Figure 1. Block Diagram

PIN CONFIGURATION



14 Lead PDIP, CDIP (0.300")

16 Lead SOIC (Jedec, 0.300")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	V _{CC}		Positive Power Supply.
2	C1		Timing Capacitor Input.
3	C2		Timing Capacitor Input.
4	R1		Timing Resistor 1 Input.
5	R2		Timing Resistor 2 Input.
6	R3		Timing Resistor 3 Input.
7	R4		Timing Resistor 4 Input.
8	BK11	I	Binary Keying 1 Timing Resistor Select Input.
9	BK12	I	Binary Keying 2 Timing Resistor Select Input.
10	GND		Ground Pin.
11	BIAS	I	Bias Input for Single Supply Operation.
12	V _{EE}		Negative Power Supply.
13	SWO	O	Square Wave Output Signal.
14	TWO	O	Triangle Wave Output Signal.
15, 16	NC		Only SOIC-16 Package.

ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of *Figure 3* and *Figure 4*, $V_{CC} = V_{EE} = 6V$, $T_A = +25^{\circ}C$, $C = 5000pF$, $R_1 = R_2 = R_3 = R_4 = 20k\Omega$, $R_L = 4.7k\Omega$, Binary Inputs Grounded, S_1 and S_2 Closed Unless Otherwise Specified

Parameters	XR-2207ID/XR-2207M			XR-2207CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
General Characteristics								
Supply Voltage								
Single Supply	8		26	8		26	V	See <i>Figure 3</i>
Split Supplies	± 4		± 13	± 4		± 13	V	See <i>Figure 4</i>
Supply Current								See <i>Figure 3</i>
Single Supply		5	7		5	8	mA	Measure at Pin 1, S_1 , S_2 Open
Split Supply								See <i>Figure 4</i>
Positive		5	7		5	8	mA	Measure at Pin 1, S_1 , S_2 Open
Negative		4	6		4	7	mA	Measured at Pin 12, S_1 , S_2 Open
Oscillator Section - Frequency Characteristics								
Upper Frequency Limit	0.5	1.0		0.5	1.0		MHz	$C = 500pF$, $R_3 = 2k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$, $R_3 = 2M\Omega$
Frequency Accuracy		± 1	± 3		± 1	± 5	% of f_0	
Frequency Matching		0.5			0.5		% of f_0	
Frequency Stability								
Temperature		20	50		30		ppm/ $^{\circ}C$	$0^{\circ}C < T_A < 70^{\circ}C$
Power Supply		0.15			0.15		%V	
Sweep Range	1000:1	3000:1			1000:1		f_H/f_L	$R_3 = 1.5k\Omega$ for f_{H1} $R_3 = 2M\Omega$ for f_L
Sweep Linearity							%	$C = 5000pF$
10:1 Sweep		1	2		1.5			$f_H = 10kHz$, $f_L = 1kHz$
100:1 Sweep		5			5			$f_H = 100kHz$, $f_L = 100Hz$
FM Distortion		0.1			0.1		%	$\pm 10\%$ FM Deviation
Recommended Range of Timing Resistors	1.5		2000	1.5		2000	k Ω	See Characteristic Curves
Impedance at Timing Pins		75			75		Ω	Measured at Pins 4, 5, 6, or 7
DC Level at Timing Terminals		10			10		mV	
Binary Keying Inputs								
Switching Threshold	1.4	2.2	2.8	1.4	2.2	2.8	V	Measured at Pins 8 and 9, Referenced to Pin 10
Input Impedance		5			5		k Ω	

Notes

Bold face parameters are covered by production test and guaranteed over operating temperature range.

ELECTRICAL CHARACTERISTICS (CONT'D)

Parameters	XR-2207ID/XR-2207M			XR-2207CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
Output Characteristics								
Triangle Output								Measured at Pin 13
Amplitude	4	6		4	6		V _{PP}	
Impedance		10			10		Ω	
DC Level		+100			+100		mV	Referenced to Pin 10
Linearity		0.1			0.1		%	From 10% to 90% to Swing
Squarewave Output								Measured at Pin 13, S ₂ Closed
Amplitude	11	12		11	12		V _{pp}	
Saturation Voltage		0.2	0.4		0.2	0.4	V	Referenced to Pin 12
Rise Time		200			200		nsec	C _L ≤ 10pF
Fall Time		20			20		nsec	C _L ≤ 10pF

Notes

Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

Power Supply	26V	Plastic package	625mW
Storage Temperature Range	-65°C to +150°C	Derate above +25°C	5mW/°C
Power Dissipation (package limitation)		SOIC package	500mW
Ceramic package	750mW	Derate above +25°C	4mW/°C
Derate above +25°C	6mW/°C		




Figure 2. Equivalent Schematic Diagram

Binary Keying Inputs (Pins 8 and 9)

The logic levels applied to the two binary keying inputs allow the selection of four different oscillator frequencies. The internal impedance at these pins is approximately 5kΩ. Keying voltages, which are referenced to pin 10, are < 1.4 V for “zero” and > 3V for “one” logic levels. *Table 1* relates binary keying input logic levels, and selected timing pins to oscillator output frequency for each of the four possible cases.

Figure 12 shows the oscillator control mechanism in greater detail. Timing pins 4, 5, 6 and 7 correspond to the emitters of switching transistor pairs T1, T2, T3, and T4 respectively, which are internal to the integrated circuit. The current switches, and corresponding timing terminals, are activated by external logic signals applied to pins 8 and 9.

Logic Level		Selected Timing Pins	Frequency
Pin 8	Pin 9		
0	0	6	f_1
0	1	6 and 7	$f_1 + \Delta f_1$
1	0	5	f_2
1	1	4 and 5	$f_2 + \Delta f_2$

Table 1. Logic Table for Binary Keying Controls

Definitions:

$$f_1 = \frac{1}{R_3C} \quad \Delta f_1 = \frac{1}{R_4C} \quad \Delta f_2 = \frac{1}{R_2C} \quad \Delta f_2 = \frac{1}{R_1C}$$

Logic Levels: 0 = Ground, 1 ≥ 3V

Note

For single supply operation, logic levels are referenced to voltage at pin 10




Figure 12. Simplified Schematic of Frequency Control Mechanism

Squarewave Output (Pin 13)

The squarewave output at pin 13 is an “open-collector” stage capable of sinking up to 20mA of load current. R_L serves as a pull-up load resistor for this output. Recommended values for R_L range from 1kΩ to 100kΩ.

Triangle Output (Pin 14)

The output at pin 14 is a triangle wave with a peak swing of approximately one-half of the total supply voltage. Pin 14 has a 10Ω output impedance and is internally protected against short circuits.

MODES OF OPERATION

Split Supply Operation

Figure 13 is the recommended configuration for split supply operation. The circuit operates with supply voltages ranging from ±4V to ±13V. Minimum drift occurs with ±6V supplies. For operation with unequal supply voltages, see *Figure 5*.

With the generalized circuit of *Figure 13A*, the frequency of operation is determined by the timing capacitor, C, and the activated timing resistors (R_1 through R_4). The timing resistors are activated by the logic signals at the binary

keying inputs (pins 8 and 9), as shown in the logic table (Table 1). If a single timing resistor is activated, the frequency is $1/RC$. Otherwise, the frequency is either $1/(R_1 \parallel R_2)C$ or $1/(R_3 \parallel R_4)C$.

Figure 13B shows a fixed frequency application using a single timing resistor that is selected by grounding the binary keying inputs. The oscillator frequency is $1/R_3C$. The squarewave output is obtained at pin 13 and has a

peak-to-peak voltage swing equal to the supply voltages. This output is an "open-collector" type and requires an external pull-up load resistor (nominally $5k\Omega$) to the positive supply. The triangle waveform obtained at pin 14 is centered about ground and has a peak amplitude of $V^+/2$.

Note

For Single-Supply Operation, Logic Levels are referenced to voltage at Pin 10.




Figure 13. Split-Supply Operation

Single Supply Operation

The circuit should be interconnected as shown in *Figure 14A* or *Figure 14B* for single supply operation. Pin 12 should be grounded, and pin 11 biased from V_{CC} through a resistive divider to a value of bias voltage between $V^+/3$ and $V^+/2$. Pin 10 is bypassed to ground through a $1\mu\text{F}$ capacitor.

For single supply operation, the DC voltage at pin 10 and the timing terminals (pins 4 through 7) are equal and approximately 0.6V above V_B , the bias voltage at pin 11. The logic levels at the binary keying terminals are referenced to the voltage at pin 10.




Figure 14. Single Supply Operation

Frequency Control (Sweep and FM)

The frequency of operation is controlled by varying the total timing current, I_T , drawn from the activated timing pins 4, 5, 6, or 7. The timing current can be modulated by applying a control voltage, V_C , to the activated timing pin through a series resistor R_C . As the control voltage becomes more negative, both the total timing current, I_T , and the oscillation frequency increase.

The circuits given in *Figure 15* and *Figure 16* show two different frequency sweep methods for split supply operation.

Both binary keying inputs are grounded for the circuit in *Figure 15*. Therefore, only timing pin 6 is activated.

The frequency of operation, normally $f = \frac{1}{R_3C}$ is now proportional to the control voltage, V_C , and determined as:

$$f = \frac{1}{R_3C} \left[1 - \frac{V_C R_3}{R_C V_T} \right] \text{ Hz}$$

If $R_3 = 2M\Omega$, $R_C = 2k\Omega$, $C = 5000pF$, then a 1000:1 frequency sweep would result for a negative sweep voltage $V_C \approx V_-$.

The voltage to frequency conversion gain, K , is controlled by the series resistance R_C and can be expressed as:

$$K = \frac{\Delta f}{\Delta V_C} = \frac{1}{R_C C V_T} \text{ Hz/V}$$

The circuit of *Figure 15* can operate both with positive and negative values of control voltage. However, for positive values of V_C with small (R_C/R_3) ratio, the direction of the timing current I_T is reversed and the oscillations will stop.

Figure 16 shows an alternate circuit for frequency control where two timing pins, 6 and 7, are activated. The frequency and the conversion gain expressions are the same as before, except that the circuit will operate only with negative values of V_C . For $V_C > 0$, pin 7 becomes deactivated and the frequency is fixed at:

$$f = \frac{1}{R_3}$$

The circuit given in *Figure 17* shows the frequency sweep method for single supply operation. Here, the oscillation frequency is given as:

$$f = \frac{1}{R_3C} \left[1 + \frac{R_3}{R_C} \left(1 - \frac{V_C}{V_T} \right) \right]$$

where $V_T = V_{bias} + 0.7V$.

This equation is valid from $V_C = 0V$ (R_C is in parallel with R_3) to

$$V_C = V_T \left(1 + \frac{R_C}{R_3} \right)$$

Caution
Total timing current I_T must be less than 6mA over the frequency control range.




Figure 15. Frequency Sweep Operation, Split Supply




Figure 16. Alternate Frequency Sweep Operation, Split Supply




Figure 17. Frequency Sweep Operation, Single Supply

Duty Cycle Control

The duty cycle of the output waveforms can be controlled by frequency shift keying at the end of every half cycle of oscillator output. This is accomplished by connecting one or both of the binary keying inputs (pins 8 or 9) to the squarewave output at pin 13. The output waveforms can then be converted to positive or negative pulses and sawtooth waveforms.

Figure 18 is the recommended circuit connection for duty cycle control. Pin 8 is shorted to pin 13 so that the circuit switches between the "0,0" and the "1,0" logic states given in Table 1. Timing pin 5 is activated when the output is "high," and the timing pin is activated when the squarewave output goes to a low state.

The duty cycle of the output waveforms is given as:


$$Duty\ Cycle = \frac{R_2}{R_2 + R_3}$$

and can be varied from 0.1% to 99.9% by proper choice of timing resistors. The frequency of oscillation, f, is given as:

$$f = \frac{2}{C} \left[\frac{1}{R_2 + R_3} \right]$$


The frequency can be modulated or swept without changing the duty cycle by connecting R₂ and R₃ to a common control voltage V_C, instead of V_{EE} (see Figure 15). The sawtooth and the pulse output waveforms are shown in Figure 19.

On-Off Keying



A. Squarewave and Triangle Outputs

The XR-2207 can be keyed on and off by simply activating an open circuited timing pin. Under certain conditions, the circuit may exhibit very low frequency (<1Hz) residual oscillations in the "off" state due to internal bias currents. If this effect is undesirable, it can be eliminated by connecting a 10MΩ resistor from pin 3 to V_{CC}.




B. Pulse and Sawtooth Outputs

Two-Channel FSK Generator (Modem Transmitter)

The multi-level frequency shift-keying capability of XR-2207 makes it ideally suited for two-channel FSK generation. A recommended circuit connection for this application is shown in *Figure 20*.

For two-channel FSK generation, the "mark" and "space" frequencies of the respective channels are determined by the timing resistor pairs (R₁, R₂) and (R₃, R₄). Pin 8 is the "channel-select" control in accord with *Figure 11*. For a "high" logic level at pin 8, the timing resistors R₁ and R₂ are activated. Similarly, for a "low" logic level, timing resistors R₃ and R₄ are enabled.



C. Frequency Shift Keyed Outputs

The "high" and "low" logic levels at pin 9 determine the respective high and low frequencies within the selected FSK channel. When only a single FSK channel is used, the remaining channel can be deactivated by connecting pin 8 to either V_{CC} or ground. In this case, the unused timing resistors can also be omitted from the circuit.

The low and high frequencies, f₁ and f₂, for a given FSK channel can be fine tuned using potentiometers connected in series with respective timing resistors. In fine tuning the frequencies, f₁ should be set first with the logic level at pin 9 in a "low" level.

Figure 19. Output Waveforms

Typical frequency drift of the circuit for 0°C to 75°C operation is ±0.2%. Since the frequency stability is directly related to the external timing components, care must be taken to use timing components with low temperature coefficients.




Figure 20. Multi-Channel FSK Generation

MT8870D/MT8870D-1 ISO²-CMOS




Figure 2 - Pin Connections

Pin Description

Pin #		Name	Description
18	20		
1	1	IN+	Non-Inverting Op-Amp (Input).
2	2	IN-	Inverting Op-Amp (Input).
3	3	GS	Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	4	V _{Ref}	Reference Voltage (Output). Nominally V _{DD} /2 is used to bias inputs at mid-rail (see Fig. 6 and Fig. 10).
5	5	INH	Inhibit (Input). Logic high inhibits the detection of tones representing characters A, B, C and D. This pin input is internally pulled down.
6	6	PWDN	Power Down (Input). Active high. Powers down the device and inhibits the oscillator. This pin input is internally pulled down.
7	8	OSC1	Clock (Input).
8	9	OSC2	Clock (Output). A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	10	V _{SS}	Ground (Input). 0V typical.
10	11	TOE	Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	12-15	Q1-Q4	Three State Data (Output). When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	17	StD	Delayed Steering (Output). Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V _{TS_t} .
16	18	ESt	Early Steering (Output). Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause ESt to return to a logic low.
17	19	St/GT	Steering Input/Guard time (Output) Bidirectional. A voltage greater than V _{TS_t} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{TS_t} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of ESt and the voltage on St.
18	20	V _{DD}	Positive power supply (Input). +5V typical.
7, 16		NC	No Connection.

Functional Description

The MT8870D/MT8870D-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

Filter Section

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 3). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while




Figure 4 - Basic Steering Circuit

providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (ESt) output will go to an active state. Any subsequent loss of signal condition will cause ESt to assume an inactive state (see "Steering Circuit").

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by ESt. A logic high on ESt causes Vc (see Figure 4) to rise as the capacitor discharges. Provided signal




Figure 3 - Filter Response

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตเห็นใช้ประโยชน์ทางการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

condition is maintained (ESt remains high) for the validation period (t_{GTP}), v_c reaches the threshold (V_{TSI}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives v_c to V_{DD} . GT continues to drive high as long as ESt remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Figure 4 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of t_{DP} is a device parameter (see Figure 11) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for C of 0.1 μ F is




Figure 5 - Guard Time Adjustment

Digit	TOE	INH	ESt	Q ₄	Q ₃	Q ₂	Q ₁
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

Table 1. Functional Decode Table

L=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCE
 X = DON'T CARE

recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present (t_{GTP}) and tone absent (t_{GTA}). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DO} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 5.

Power-down and Inhibit Mode

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A, B, C, and D. The output code will remain the same as the previous detected code (see Table 1).

Differential Input Configuration

The input arrangement of the MT8870D/MT8870D-1 provides a differential-input operational amplifier as well as a bias source (V_{Ref}) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 10 with the op-amp connected for unity gain and V_{Ref} biasing the input at $\frac{1}{2}V_{DD}$. Figure 6 shows the differential configuration, which permits the adjustment of gain with the feedback resistor R_5 .

Crystal Oscillator

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 10 (Single-Ended Input Configuration). However, it is possible to configure several MT8870D/MT8870D-1 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 7 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e., precision balancing capacitors are not required.




Figure 6 - Differential Input Configuration




Figure 7 - Oscillator Connection

Parameter	Unit	Resonator
R1	Ohms	10.752
L1	mH	.432
C1	pF	4.984
C0	pF	37.915
Qm	-	896.37
Δf	%	±0.2%

Table 2. Recommended Resonator Specifications

Note: Qm=quality factor of RLC model, i.e., 1/2Π/R1C1. ค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการตีพิมพ์เท่านั้น ไม่ควรนำเอกสารนี้ไปใช้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications

RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 9 illustrates the use of MT8870D-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as the non-operate level. This condition can be attained by choosing a suitable values of R₁ and R₂ to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870D-1. As shown in the diagram, the component values of R₃ and C₂ are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 8.




Figure 8 - Non-Symmetric Guard Time Circuit




Figure 9 - Single-Ended Input Configuration for BT or CEPT Spec

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ISD2500 Series

Single-Chip Voice Record/Playback Devices

**32-*, 40-*, 48-*, 64-*, 60-, 75-,
90-, and 120-Second Durations**

FEATURES

- Easy-to-use single-chip voice Record/Playback solution
- High-quality, natural voice/audio reproduction
- Manual switch or microcontroller compatible Playback can be edge- or level-activated
- Single-chip durations of 32*, 40*, 48*, 64*, 60, 75, 90, and 120 seconds
- Directly cascadable for longer durations
- Automatic Power-Down (Push-Button Mode)
 - Standby current 1 μ A (typical)
- Zero-power message storage
 - Eliminates battery backup circuits
- Fully addressable to handle multiple messages
- 100-year message retention (typical)
- 100,000 record cycles (typical)
- On-chip clock source
- No algorithm development required
- Single +5 volt power supply
- Available in die form, DIP, SOIC, and TSOP packaging
- Industrial temperature (-40°C to +85°C) versions available

1

ISD2500 SERIES SUMMARY

Part Number	Duration (Seconds)	Input Sample Rate (KHz)	Typical Filter Pass Band (KHz)
ISD2560	60	8.0	3.4
ISD2575	75	6.4	2.7
ISD2590	90	5.3	2.3
ISD25120	120	4.0	1.7
<i>ISD2532*</i>	<i>32</i>	<i>8.0</i>	<i>3.4</i>
<i>ISD2540*</i>	<i>40</i>	<i>6.4</i>	<i>2.7</i>
<i>ISD2548*</i>	<i>48</i>	<i>5.3</i>	<i>2.3</i>
<i>ISD2564*</i>	<i>64</i>	<i>4.0</i>	<i>1.7</i>

GENERAL DESCRIPTION

Information Storage Devices' ISD2500 ChipCorder® Series provides high-quality, single-chip Record/Playback solutions for 32- to 120-second messaging applications. The CMOS devices include an on-chip oscillator, microphone pre-amplifier, automatic gain control, antialiasing filter, smoothing filter, speaker amplifier, and high density multi-level storage array. In addition, the ISD2500 is microcontroller compatible, allowing complex messaging and addressing to be achieved.

Recordings are stored in on-chip nonvolatile memory cells, providing zero-power message storage. This unique, single-chip solution is made possible through ISD's patented multilevel storage technology. Voice and audio signals are stored directly into memory in their natural form, providing high-quality, solid-state voice reproduction.

DETAILED DESCRIPTION

Speech/Sound Quality


The ISD2500 Series includes devices offered at 4.0, 5.3, 6.4, and 8.0 KHz sampling frequencies, allowing the user a choice of speech quality options. Increasing the duration within a product series decreases the sampling frequency and bandwidth, which affects sound quality. Please refer to the ISD2500 Series Summary table on page 1-79 to compare filter pass band and product durations.

The speech samples are stored directly into on-chip nonvolatile memory without the digitization and compression associated with other solutions. Direct analog storage provides a very true, natural sounding reproduction of voice, music, tones, and sound effects not available with most solid-state digital solutions.


Duration

To meet end system requirements, the ISD2500 Series offers single-chip solutions at 32*, 40*, 48*, 64*, 60, 75, 90, and 120 seconds. Parts may also be cascaded together for longer durations.

ISD2560/75/90/120 DEVICE BLOCK DIAGRAM



ISD2532/40/48/64* DEVICE BLOCK DIAGRAM



1

EEPROM Storage

One of the benefits of ISD's ChipCorder technology is the use of on-chip nonvolatile memory, providing zero-power message storage. The message is retained for up to 100 years typically without power. In addition, the device can be re-recorded typically over 100,000 times.

Microcontroller Interface

In addition to its simplicity and ease of use, the ISD2500 Series includes all the interfaces necessary for microcontroller-driven applications. The address and control lines can be interfaced to a microcontroller and manipulated to perform a variety of tasks, including message assembly, message concatenation, predefined fixed message segmentation, and message management.

Programming

The ISD2500 Series is also ideal for playback-only applications, where single or multiple messages are referenced through buttons, switches, or a microcontroller. Once the desired message configuration is created, duplicates can easily be generated via an ISD programmer.

PIN DESCRIPTIONS

Voltage Inputs (V_{CCA} , V_{CCD})

To minimize noise, the analog and digital circuits in the ISD2500 Series devices use separate power busses. These voltage busses are brought out to separate pins and should be tied together as close to the supply as possible. In addition, these supplies should be decoupled as close to the package as possible.

Ground Inputs (V_{SSA} , V_{SSD})


The ISD2500 Series of devices utilizes separate analog and digital ground busses. These pins should be connected separately through a low-impedance path to power supply ground.

Power Down Input (PD)

When not recording or playing back, the PD pin should be pulled HIGH to place the part in a very low power mode (see I_{SB} specification). When OVF pulses LOW for an overflow condition, PD should be brought HIGH to reset the address pointer back to the beginning of the Record/Playback space. The PD pin has additional functionality in the M6 (Push-Button) Operational

* Advance information: ISD2532/40/48/64 devices.

ISD2560/75/90/120 DEVICE PINOUTS



Mode described later in the Operational Mode section.

1 Chip Enable Input (\overline{CE})

The \overline{CE} pin is taken LOW to enable all Playback and Record operations. The address inputs and Playback/Record input (P/R) are latched by the falling edge of \overline{CE} . \overline{CE} has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

Playback/Record Input (P/R)

The P/R input is latched by the falling edge of the \overline{CE} pin. A HIGH level selects a Playback cycle while a LOW level selects a Record cycle. For a Record cycle, the address inputs provide the starting address and recording continues until PD or \overline{CE} is pulled HIGH or an overflow is detected (i.e. the chip is full). When a Record cycle is terminated by pulling PD or \overline{CE} HIGH, an End-Of-Message (EOM) marker is stored at the current address in memory. For a Playback cycle, the address inputs provide the starting address and the device will play until an EOM marker is encountered. The device can continue past an EOM marker in an operational mode, or if \overline{CE} is held LOW in address mode. (See page 1-85 for more Operational Modes).

End-Of-Message / RUN Output (EOM)

A nonvolatile marker is automatically inserted at the end of each recorded message. It remains there until the message is recorded over. The EOM output pulses LOW for a period of T_{EOM} at the end of each message.


In addition, the ISD2500 Series has an internal V_{CC} detect circuit to maintain message integrity should V_{CC} fall below 3.5V. In this case, EOM goes LOW and the device is fixed in Playback-only mode.

When the device is configured in Operational Mode M6 (Push-Button Mode), this pin provides an active-HIGH RUN signal, indicating the device is currently recording or playing. This signal can conveniently drive an LED for a visual indicator of a Record or Playback operation in process.

Overflow Output (\overline{OVF})

This signal pulses LOW at the end of memory space, indicating the device has been filled and the message has overflowed. The \overline{OVF} output then follows the \overline{CE} input until a PD pulse has reset the device. This pin can be used to cascade several ISD2500 devices together to increase Record/Playback durations.

ISD2532/40/48/64* DEVICE PINOUTS



Microphone Input (MIC)

The microphone input transfers its signal to the on-chip preamplifier. An on-chip Automatic Gain Control (AGC) circuit controls the gain of this preamplifier from -15 to 24 dB. An external microphone should be AC coupled to this pin via a series capacitor. The capacitor value, together with the internal 10 K ohm resistance on this pin, determines the low-frequency cutoff for the ISD2500 Series passband. See ISD's *Application Notes and Design Manual* in this book for additional information on low-frequency cutoff calculation.

Microphone Reference Input (MIC REF)

The MIC REF input is the inverting input to the microphone preamplifier. This provides a noise-canceling or common-mode rejection input to the device when connected to a differential microphone.

Automatic Gain Control Input (AGC)

The AGC dynamically adjusts the gain of the preamplifier to compensate for the wide range of microphone input levels. The AGC allows the full range of whispers to loud sounds to be recorded with minimal distortion. The "attack" time is determined by the time constant of a 5 KΩ internal resistance and an external capacitor (C2 on the schematic on page 1-100) connected from the

AGC pin to V_{SSA} analog ground. The "release" time is determined by the time constant of an external resistor (R2) and an external capacitor (C2) connected in parallel between the AGC Pin and V_{SSA} analog ground. Nominal values of 470 KΩ and 4.7 μF give satisfactory results in most cases.

Analog Output (ANA OUT)

This pin provides the preamplifier output to the user. The voltage gain of the preamplifier is determined by the voltage level at the AGC pin.

Analog Input (ANA IN)

The analog input pin transfers its signal to the chip for recording. For microphone inputs, the ANA OUT pin should be connected via an external capacitor to the ANA IN pin. This capacitor value, together with the 3.0 KΩ input impedance of ANA IN, is selected to give additional cutoff at the low-frequency end of the voice passband. If the desired input is derived from a source other than a microphone, the signal can be fed, capacitively coupled, into the ANA IN pin directly.


External Clock Input (XCLK)

The external clock input for the ISD2500 devices has an internal pull-down device. These devices are configured at the factory with an internal sampling clock frequency centered to ±1% of



* Advance information: ISD2532/40/48/64 devices.

ISD2500 APPLICATION EXAMPLE – DESIGN SCHEMATIC



NOTES: * Pin identifications for the ISD2532/40/48/64 devices which differ from those of the ISD2560/75/90/120 devices are indicated.
 ** If desired, pin 18 (PDIP package) may be left unconnected (microphone preamplifier noise will be higher). In this case, pin 18 must not be tied to any other signal or voltage. Additional design example schematics are provided in the Application Notes and Design Manual in this book.

APPLICATION EXAMPLE – BASIC DEVICE CONTROL

Control Step	Function	Action
1	Power up chip and select Record/Playback mode	1. PD = LOW, 2. P/R = As desired
2	Set message address for Record/Playback	Set addresses A0–A9
3A	Begin Playback	P/R = HIGH, CE = Pulsed LOW
3B	Begin Record	P/R = LOW, CE = LOW
4A	End Playback	Automatic
4B	End Record	PD or CE = HIGH