


การ์ดรีเลย์ 8 ช่องสัญญาณเอนกประสงค์
MULTIPURPOSE 8 CHANNEL RELAY CARD



ป.ศ.
พ. ๑๑๓๗
๒๕๔๔

เลขหมู่.....
เลขทะเบียน..... 45728
วัน, เดือน, ปี..... 13 ก.พ. 2546

.b.....
.i.....

ปฏิญานี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมระบบควบคุม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2544
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การ์ดรีเลย์ 8 ช่องสัญญาณแอนกประสงค์
MULTIPURPOSE 8 CHANNEL RELAY CARD



ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมระบบควบคุม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2544

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2544

ภาควิชาวิศวกรรมระบบควบคุม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง การ์ดรีเลย์ 8 ช่องสัญญาณเอนกประสงค์

(Multipurpose 8 Channel Relay Card)

ผู้จัดทำ

1. นายไพโรจน์ เลิศวัฒนมงคล

2. นายวรุฒิ พิ๋วอ่อน



อาจารย์ที่ปรึกษา

(อาจารย์ วรพงษ์ ตั้งศิริรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การ์ตรีเลย์ 8 ช่องสัญญาณเอนกประสงค์

ไพโรจน์ เกศวัฒนมงคล

วรุณี ศิวอ่อน

วรพงศ์ ตั้งศรีรัตน์ อาจารย์ที่ปรึกษา

ปีการศึกษา 2544

บทคัดย่อ

โครงการนี้เป็นการนำเสนอการออกแบบการ์ตรีเลย์ควบคุมเอนกประสงค์ ซึ่งควบคุมผ่าน การ์ดไอเอสเอ (ISA) ของคอมพิวเตอร์ การ์ตรีเลย์ที่นำเสนอมีช่องสัญญาณในการควบคุมจำนวน 8 ช่องสัญญาณ และสามารถเขียนโปรแกรมควบคุมการทำงานของการ์ดได้อย่างอิสระ นอกจากนี้ ยังนำเสนอการนำไปประยุกต์ใช้งานในระบบควบคุมโรงเก็บสินค้า (Warehouse)

MULTIPURPOSE 8 CHANNEL RELAY CARD

Pairoj Lertwatanamongkol


Worawoot Pewon

Worapong Tangsrirat Advisor

2001

Abstract

This thesis presents the computer-based design of the multipurpose controlled relay card that controls via the ISA slot. The proposed relay card has 8 controlling channels, which can independently be control by software programming. In addition, an application of the warehouse simulation is demonstrated as an example.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
abstaact	II
สารบัญ	III
สารบัญรูปภาพ	V
สารบัญตาราง	VI
บทที่ 1 บทนำ	1
1.1 ความสำคัญและความเป็นมา	1
1.2 วัตถุประสงค์	1
1.3 ขอบเขต	1
บทที่ 2 ทฤษฎี และ หลักการพื้นฐาน	2
2.1 ระบบคอมพิวเตอร์	2
2.1.1 หน่วยความจำ	2
2.1.2 หน่วยประมวลผลกลาง	3
2.1.3 หน่วยรับงานและหน่วยแสดงผล	5
2.1.4 หน่วยควบคุม	6
2.2 ISA	7
2.3 หลักการทำงานของมอเตอร์ไฟฟ้ากระแสตรง	7
2.3.1 สมการของมอเตอร์	7
2.3.2 ความสัมพันธ์ระหว่างแรงบิดและกำลังไฟฟ้า	8
2.3.3 แรงดันไฟฟ้าด้านกลับ	9
บทที่ 3 การออกแบบการ์ดรีเลย์ 8 ช่องสัญญาณเอนกประสงค์	11
3.1 หลักการทำงานพื้นฐาน	11
3.2 การ์ดรีเลย์	11
3.2.1 การเลือกตำแหน่งแอดเดรสของการ์ดรีเลย์	16
3.3 การ์ด ISA	18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 ระบบจำลอง	19
บทที่ 4 การทดลอง และ ผลการทดลอง	26
4.1 การทดลองการครีเอต	26
4.2 การทดลองระบบจำลองกับโปรแกรม	29
บทที่ 5 บทวิจารณ์ และ สรุป	32
5.1 วิจารณ์โครงการ	32
5.2 สรุปผลการทำงาน	32

ภาคผนวก

ภาคผนวก ก	วงจรมิมพ์	
-	แผ่นวงจรมิมพ์การครีเอตด้านหน้า	ก-1
-	แผ่นวงจรมิมพ์การครีเอตด้านหลัง	ก-2
ภาคผนวก ข	โปรแกรมควบคุม	
ภาคผนวก ค	คู่มือ ไอซี (Data sheet)	
-	74LS244	ค-1
-	74LS245	ค-5
-	74LS688	ค-7
-	74LS02	ค-11
-	74LS273	ค-14
-	74LS373	ค-19
-	ULN2803A	ค-25

กิตติกรรมประกาศ

เอกสารอ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 การอ่าน/เขียนหน่วยความจำ	3
รูปที่ 2.2 หน่วยประมวลผลกลาง	4
รูปที่ 2.3 การรับส่งข้อมูลแบบมีการโปรแกรม	5
รูปที่ 2.4 การแอดเดสเมมโมรีโดยตรง	6
รูปที่ 2.5 แสดงวงจรแรงดันไฟฟ้าด้านกลับ	10
รูปที่ 3.1 บล็อกไดอะแกรมแสดงหลักการทำงาน	12
รูปที่ 3.2 โพลชาร์ตการทำงานของการ์ดรีเลย์ 8 สัญญาณ	13
รูปที่ 3.3 วงจรการ์ดรีเลย์	14
รูปที่ 3.4 การ์ดรีเลย์	17
รูปที่ 3.5 ตำแหน่งขาของ DB-37 และ พอร์ต ISA	20
รูปที่ 3.6 วงจรของการ์ด ISA	21
รูปที่ 3.7 การ์ด ISA	22
รูปที่ 3.8 วงจรมอเตอร์ และแบบของระบบจำลอง	23
รูปที่ 3.9 ระบบจำลอง	24
รูปที่ 3.10 การต่อรวมกันของระบบจำลองกับการ์ด ISA และการ์ดรีเลย์	25
รูปที่ 4.1 โพลชาร์ตการทำงานของโปรแกรม	30
รูปที่ 4.2 หน้าจอร์ับค่าและแสดงผลของโปรแกรม	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตาราง 3.1 การหาค่าเพื่อกำหนดให้กับคิปลวิตซ์	18
ตาราง 4.1 แสดงโปรแกรมภาษาเบสิกเพื่อใช้ในการทดสอบการ์ตรีเลย์	26
ตาราง 4.2 การคำนวณหาค่าเพื่อสั่งให้รีเลย์ ON หรือ OFF	27
ตาราง 4.3 ตัวอย่างการเขียนโปรแกรมเพื่อสั่งปิดเปิดรีเลย์ตัวใดตัวหนึ่ง	27
ตาราง 4.4 แสดงการอ่านค่าข้อมูลจากรีเลย์การ์ดเข้ามา	28
ตาราง 4.5 ตัวอย่างการใช้คำสั่ง OR เพื่อสั่งรีเลย์ทำงาน	28
ตาราง 4.6 ตัวอย่างการใช้คำสั่ง AND เพื่อสั่งรีเลย์ทำงาน	29



บทที่ 1

บทนำ

1.1 ความสำคัญ และความเป็นมา

โครงการการ์ตรีเลข 8 ช่องสัญญาณอนกประสงค์ ทำขึ้นเพื่อใช้ในการควบคุมระบบจำลองของโรงเก็บของ โดยการตั้งการทำงานรีเลย์ผ่านทางคอมพิวเตอร์ ซึ่งโครงการนี้สามารถพัฒนาและประยุกต์ใช้ในงานอุตสาหกรรม คือใช้การสั่งงานเครื่องจักรผ่านทางคอมพิวเตอร์เพื่อควบคุมและตรวจสอบการทำงานได้ หากการทำงานของเครื่องจักรเกิดความผิดพลาด สามารถสั่งให้เครื่อง จักรหยุดทำงานได้ทันทีก่อนที่ระบบจะเกิดความเสียหาย นอกจากนี้หากเพิ่มอินพุตและ เอาท์พุตให้กับระบบทำให้ควบคุมเครื่องจักรได้จำนวนมากขึ้นอีกด้วย

1.2 วัตถุประสงค์

เพื่อตั้งการให้รีเลย์จำนวน 8 ตัว บนการ์ดที่เสียบเข้ากับสล็อตของคอมพิวเตอร์ทำงาน ตามที่ได้เขียนโปรแกรมไว้ เพื่อที่จะเคลื่อนย้ายตำแหน่งของสิ่งของในโรงเก็บของจำลองที่ได้ ออกแบบไว้ และในขณะที่กำลังทำงานจะแสดงสถานะของรีเลย์ และตำแหน่งของสิ่งของในโรงเก็บ ของทางหน้าจอคอมพิวเตอร์

1.3 ขอบเขตของโครงการ

-ป้อนอินพุตทางคีย์บอร์ดคอมพิวเตอร์ และแสดงเอาท์พุตทางหน้าจอ โดยอินพุตคือ ตำแหน่งของสิ่งของที่ต้องการนำไปเก็บ และเอาท์พุตคือตำแหน่งสุดท้ายของสิ่งของในโรงเก็บของ ซึ่งสอดคล้องกับตำแหน่งจริงของระบบจำลอง

-การ์ดที่ใช้เสียบเข้ากับสล็อตคอมพิวเตอร์คือการ์ดไอเอสเอ (ISA)

-ใช้โปรแกรม Visual Basic เป็นตัวควบคุมการทำงานของระบบจำลอง

-สถานะการทำงานของรีเลย์มี 2 สถานะคือ เปิด และ ปิด

-โครงการนี้เหมาะกับโหลดขนาดเล็กถึงขนาดกลาง

-ใช้ควบคุมระบบจำลองของโรงเก็บของ โดยตำแหน่งที่สิ่งของสามารถนำไปเก็บได้มี 9 ตำแหน่ง ซึ่งเป็นการเคลื่อนที่แบบ 2 มิติในแนวแกน X และแกน Y

บทที่ 2

ทฤษฎี และ หลักการพื้นฐาน

2.1 ระบบคอมพิวเตอร์

โครงสร้างของคอมพิวเตอร์ แบ่งออกเป็น 4 ส่วนดังนี้

1. หน่วยความจำ (Memory Unit)
2. หน่วยประมวลผลกลาง (Central Processing Unit)
3. หน่วยรับงานและหน่วยแสดงผล (Input Output Unit)
4. หน่วยควบคุม (Control Unit)

รายละเอียดการทำงานแต่ละส่วนมีดังนี้

2.1.1 หน่วยความจำ


หน่วยความจำเป็นอุปกรณ์ที่ใช้เก็บหรือจำคำสั่งและข้อมูลที่ใช้สำหรับทำงานของคอมพิวเตอร์ โดยคำสั่งและข้อมูลที่นำเข้าไปในหน่วยความจำอยู่ในลักษณะของภาษาเครื่องคือประกอบด้วยเลข 0 และ 1 เท่านั้น การนำค่าจากภายนอกเข้าไปเก็บในหน่วยความจำนั้นกระทำได้โดยวิธีการเขียน (Write) ส่วนการนำค่าที่อยู่ภายในหน่วยความจำออกมาใช้งานเรียกว่าการอ่าน (Read) โดยการอ่านค่าจากหน่วยความจำค่าที่อยู่ภายในยังคงเดิม ส่วนการเขียนข้อมูลเข้า ข้อมูลชุดใหม่จะเข้าไปในหน่วยความจำโดยข้อมูลชุดเดิมจะหายไป โดยทั่วไปหน่วยความจำแบ่งออกเป็น 2 ชนิดคือ

Random Access Memory (RAM) เป็นหน่วยความจำที่สามารถเปลี่ยนค่าข้อมูลภายในได้ตลอดเวลา เมื่อไม่ต้องการข้อมูลที่มีอยู่ในขณะนั้นก็เขียนค่าใหม่ใส่เข้าไปได้ โดย RAM สามารถนำเอาข้อมูลที่แอดเดรสใดๆออกมาได้โดยใช้เวลาเท่ากัน

Read Only Memory (ROM) เป็นหน่วยความจำที่ข้อมูลจะถูกกำหนดไว้ก่อนการใช้งานโดยไม่สามารถเปลี่ยนแปลงระหว่างการใช้งานได้ ดังนั้นการใช้ ROM นั้นข้อมูลจะถูกอ่านออกมาเพียงอย่างเดียว

ในการนำหน่วยความจำไปใช้งานนั้น ทุกๆครั้งที่อ่านหรือเขียน จำเป็นต้องทราบถึงตำแหน่งหรือแอดเดรสของหน่วยความจำ ดังนั้นก่อนการอ่านหรือเขียนจึงต้องมีการกำหนดแอดเดรสก่อน ปกติจะ

กำหนดแอดเดรสในรีจิสเตอร์แอดเดรสของหน่วยความจำ (Memory Address Register :MAR) และข้อมูลที่อ่านหรือเขียนเข้าหน่วยความจำนั้นจะพักไว้ที่ รีจิสเตอร์ข้อมูลของหน่วยความจำ (Memory Data Register: MDR)



รูปที่ 2.1 การอ่าน / เขียน หน่วยความจำ


2.1.2 หน่วยประมวลผลกลาง

หน่วยประมวลผลกลางเป็นหน่วยที่รวมเอาหน่วยคำนวณและหน่วยควบคุมเข้าด้วยกัน ทำหน้าที่เกี่ยวกับการประมวลผลอันหมายถึงการคำนวณทุกชนิดทั้งการคำนวณทางคณิตศาสตร์ ทางตรรก ตลอดจนการควบคุมส่วนต่างๆสำหรับการประมวลผล มีส่วนประกอบดังนี้

เครื่องนับโปรแกรม (Program Counter: PC) เป็นรีจิสเตอร์ที่ใช้แสดงตำแหน่งหรือแอดเดรสของหน่วยความจำสำหรับการทำงานของคอมพิวเตอร์ในขณะนั้นว่าเป็นตำแหน่งใด และใช้เป็นตัวกำหนดแอดเดรสเริ่มแรกสำหรับการทำงานของคอมพิวเตอร์ด้วย ปกติแล้วค่าที่อยู่ภายในเครื่องนับโปรแกรมนี้จะเพิ่มค่าขึ้นไป 1 อินครีเมนต์ (Increment) ทุกๆครั้งที่มีการทำงาน โดยรีจิสเตอร์นี้จะมีขนาดความจุเท่ากับจำนวนบิตของแอดเดรสของคอมพิวเตอร์

รีจิสเตอร์คำสั่ง (Instruction Register) เป็นรีจิสเตอร์ที่ใช้เก็บหรือพักคำสั่งที่นำออกมาหน่วยความจำเพื่อรอการถอดรหัสสำหรับการทำงานต่อไป รีจิสเตอร์นี้จะมีขนาดเท่ากับขนาดของจำนวนบิตใน 1 แอดเดรสของหน่วยความจำ

นอกจากนี้ยังมีการรับส่งแบบที่ไม่จำเป็นต้องอาศัยสัญญาณควบคุมจากหน่วยควบคุม การรับส่งในลักษณะนี้เรียกว่า การแอกเซสเมมโมรีโดยตรง (Direct Memory Access)



รูปที่ 2.4 การแอกเซสเมมโมรีโดยตรง

2.1.4 หน่วยควบคุม

หน่วยควบคุมทำหน้าที่ควบคุมการทำงานของส่วนอื่นๆภายในคอมพิวเตอร์ หมายถึงการควบคุมลำดับขั้นของการประมวลผลให้เป็นไปตามขั้นตอนภายในเวลาที่กำหนด ในการทำงานของเครื่องคอมพิวเตอร์ หน่วยควบคุมจะนำเอารหัสของคำสั่งที่เขียนสั่งคอมพิวเตอร์จะถูกนำมาถอดรหัสเพื่อให้

ทราบว่าเป็นคำสั่งอะไร เมื่อทราบว่าเป็นคำสั่งอะไรแล้ว หน่วยควบคุมก็จะควบคุมให้วงจรส่วนที่เกี่ยวข้องกับคำสั่งนั้น ทำงานตามคำสั่งนั้นจนเสร็จ

2.2 ISA

บัสได้มีการพัฒนาจากเครื่องรุ่นเก่าที่มีการส่งข้อมูลแบบ 8 บิตมาเป็น 16 บิต โดยยังคงขั้วต่อสล็อตแบบ 62 เส้นเอาไว้ แล้วเพิ่มขั้วต่อขึ้นมาเพื่อตอบสนองต่อเส้นข้อมูลอีก 8 บิตที่เพิ่มขึ้นมา ขั้วต่อที่เพิ่มรวมเข้ามามีรวมกันว่า 16-บิตสล็อต ต่อมาได้ตั้งให้บัสนี้เป็นบัสมาตรฐานอุตสาหกรรมเรียกว่า ISA ซึ่งย่อมาจาก Industrial Standard Architecture bus หรือบางครั้งก็เรียกว่า AT บัส

AT บัสเป็นบัสที่ใช้รันที่ความเร็ว 10 เมกะเฮิร์ตซ์ จะมีสัญญาณรบกวนและอาจทำให้มันไม่ทำงาน ได้ บอร์ดส่วนมากไม่สามารถทำงานได้เมื่อใช้งานที่ความเร็วสูงกว่า 8 เมกะเฮิร์ตซ์ ที่ความเร็วไม่เกิน 8 เมกะเฮิร์ตซ์ บัสจะรันได้ที่อัตราเร็วของซีพียูได้ ไม่ว่าจะรันที่ความเร็วสูงมากเท่าไรก็ตาม แต่ความเร็วสูงสุดของบัสก็ยังคงได้ที่ 8 เมกะเฮิร์ตซ์เท่านั้น

2.3 หลักการทำงานของมอเตอร์ไฟฟ้ากระแสตรง (dc motor)

2.3.1 สมการของมอเตอร์

มอเตอร์ไฟฟ้ากระแสตรงเป็นตัวเปลี่ยนพลังงานไฟฟ้าให้เป็นพลังงานกล ซึ่งการเกิด แรงบิด พื้นฐานเกิดจากตัวนำหมุนตัดกับฟลักแม่เหล็กดังสมการ

$$T = Bilr \quad (2.1)$$

โดย

T = แรงบิด (นิวตัน-เมตร)

B = ความหนาแน่นของฟลักแม่เหล็ก (เวเบอร์/ตารางเมตร)

i = กระแสไฟฟ้าที่เกิดขึ้นในตัวนำ (แอมแปร์)

l = ความยาวของตัวนำ (เมตร)

r = รัศมีของรูปทรงกระบอกที่ตั้งฉากกับแรง (เมตร)

จากสมการดังกล่าวเราสามารถขยายความเพื่อหาค่าแรงบิดเฉลี่ยที่เกิดจากการหมุนของ อาร์เมเจอร์โดยกำหนดค่าพารามิเตอร์ทางกายภาพ (Physical Parameter) ของมอเตอร์ให้เป็นค่า คงที่สมการแรงบิดจะเปลี่ยนเป็นดังนี้

$$T = K\phi I_a \quad (2.2)$$

โดย

T = แรงบิดที่อาร์เมเจอร์ (นิวตัน-เมตร)

K = ค่าคงที่ของพารามิเตอร์ทางกายภาพของมอเตอร์

ϕ = ฟลักแม่เหล็กต่อขั้ว

I_a = กระแสไฟฟ้าที่อาร์เมเจอร์ (แอมแปร์)

สมการที่ 2.2 เป็นสมการแรงบิดพื้นฐานทางไฟฟ้า ซึ่งกล่าวได้ว่า แรงบิดของมอเตอร์เป็น สัดส่วนโดยตรงกับกระแสไฟฟ้าที่อาร์เมเจอร์ และฟลักแม่เหล็กที่เกิดจากแกนเหล็ก ในทำนองเดียวกันสามารถเขียนสมการพื้นฐานทางกลหรืออัตราเร่ง ได้ดังนี้

$$\alpha = T/J \quad (2.3)$$

โดย

α = อัตราเร่ง (Acceleration)

T = แรงบิดที่อาร์เมเจอร์

J = โมเมนต์ความเฉื่อย (Moment of inertia) ของการหมุนตัวทั้งหมด

จากสมการ 2.3 สรุปได้ว่า การที่จะหมุนได้นั้น ต้องมีอัตราเร่งมากกว่าความเฉื่อยในการ หมุนตัวของอาร์เมเจอร์

2.3.2 ความสัมพันธ์ระหว่างแรงบิดและกำลังไฟฟ้า

เอาท์พุทของมอเตอร์สามารถอยู่ในรูปของแรงบิดหรือกำลังไฟฟ้า ซึ่งตัวแปรทั้งสอง มีความสัมพันธ์ดังนี้

$$T = 1000P/\omega \quad (2.4)$$

โดย

T = เอาท์พุท ทอร์ก (Output Torque) (นิวตัน-เมตร)

P = เอาท์พุท พาวเวอร์ (Output Power) (กิโลวัตต์)


ω = ความเร็วรอบในระบบ SI (เรเดียน/วินาที)

ในกรณีค่า P เป็นเอาท์พุท พาวเวอร์ ค่า T ต้องเป็นเอาท์พุท ทอร์ก ด้วย และถ้า P เป็น กำลังไฟฟ้าที่เกิดขึ้นในอาร์มเจอร์ ค่า T จะต้องเป็นแรงบิดที่อาร์มเจอร์ เช่นกัน

2.3.3 แรงดันไฟฟ้าต้านกลับ (Back Electromotive Force; BACK EMF)

ถ้าจ่ายแรงดันไฟฟ้าให้อาร์มเจอร์ จะเกิดกระแสไฟฟ้าไหลในอาร์มเจอร์ ซึ่งจะสร้างแรง (Force) ขึ้น ส่งผลให้เกิดแรงบิดจึงทำให้มอเตอร์หมุนได้ ในขณะที่มอเตอร์หมุนมีแรงดันไฟฟ้า ที่อาร์มเจอร์ ส่วนหนึ่งที่มีทิศทางตรงกันข้ามกับแรงดัน ไฟฟ้าที่ป้อนให้มอเตอร์ เรียกว่าแรงดัน ไฟฟ้าต้านกลับ

จากสมการที่ 2.3 ทำให้ทราบแรงบิดที่จะทำให้มอเตอร์หมุนได้นั้นจะต้องเกิดอัตราเร่งเพื่อเอาชนะความเฉื่อยให้ได้ เมื่อจ่ายแรงดันไฟฟ้าให้มอเตอร์ (ดังรูปที่ 2.5) เพิ่มขึ้นอย่างต่อเนื่อง ทำให้เกิดกระแสไฟฟ้าไหลในตัวนำและเกิดแรงบิด ส่งผลให้เกิดอัตราเร่งเพื่อหมุนอาร์มเจอร์อย่างต่อเนื่อง เช่นกันจนกระทั่งมอเตอร์มีความเร็วรอบคงที่ นั่นคือมีอัตราเร่งเท่ากับศูนย์ แรงบิดจะเป็นศูนย์ด้วย เมื่อเป็นเช่นนี้จึงสันนิษฐานตามสมการที่ 2.2 ได้ว่ากระแสไฟฟ้าที่อาร์มเจอร์ กลายเป็นศูนย์ แต่เนื่องจากแรงดันไฟฟ้ายังคงถูกจ่ายให้มอเตอร์อยู่ จึงสันนิษฐานได้ว่า มีแรงดัน ไฟฟ้าอื่นที่เกิดขึ้น ในขดลวดอาร์มเจอร์ที่มีขนาดเท่ากันแต่มีทิศทางตรงกันข้ามกับแรงดัน ไฟฟ้าที่จ่ายให้มอเตอร์ แรงดัน ไฟฟ้าที่เกิดขึ้นนี้เรียกว่าแรงดัน ไฟฟ้าต้านกลับ



รูปที่ 2.5 วงจรแรงดันไฟฟ้าต้านกลับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบการครีเลย์ 8 ช่องสัญญาณแอนกประสงค์


3.1 หลักการทำงานพื้นฐาน

หลักการทำงานของโครงงาน มีส่วนต่าง ๆ ดังรูปที่ 3.1 คือ มีผู้ใช้งานสั่งการทำงานผ่านไปยังเครื่องคอมพิวเตอร์ ซึ่งจะส่งคำสั่งสัญญาณในการควบคุม ค่าค่า และแอดเดรสผ่านทางพอร์ต ISA ของเครื่องคอมพิวเตอร์ที่มีการ์ด ISA ต่ออยู่แล้วจึงส่งค่าให้การครีเลย์ทำงานตามที่ต้องการ โดยภายในเครื่องคอมพิวเตอร์จะมีโปรแกรมที่ใช้ในการสั่งให้การครีเลย์ทำงาน กับระบบจำลอง ภายในโปรแกรมมีส่วนในการรับค่า และแสดงสถานะของรีเลย์แต่ละตัว และแสดงตำแหน่งของระบบจำลอง

3.2 การครีเลย์


การทำงานของกร์ครีเลย์โดยรวมแสดงไว้ในรูปที่ 3.2 คือเมื่อเริ่มต้นการทำงาน ทำการเปิดเครื่องคอมพิวเตอร์จะทำการส่งสัญญาณมาลบค่าข้อมูลเก่าทิ้ง แล้วจึงทำการตรวจสอบแอดเดรสของการ์ดกับที่เขียนโปรแกรมไว้ว่ามีค่าตรงกันหรือไม่ ถ้าต้องการส่งค่าข้อมูลออกไปยังการครีเลย์ ข้อมูลจะถูกเก็บไว้ในรีจิสเตอร์ แล้วจึงส่งต่อออกไปยังบัพเฟอร์เพื่อขับให้รีเลย์ทำงาน แต่ถ้าจะทำการอ่านสถานะของรีเลย์ ก็จะมีสัญญาณในการอ่านค่ามาจากเครื่องคอมพิวเตอร์ แล้วก็จะมีส่วนในการหน่วงเวลาไว้เพื่อให้สามารถอ่านค่าได้ทันก่อนที่ข้อมูลจะหายไป

วงจรของการครีเลย์แสดงไว้ในรูปที่ 3.3 ส่วนแรกของวงจรคือ ส่วนแหล่งจ่ายไฟ ในส่วนนี้เราจะทำการต่อตัวเก็บประจุไว้เพื่อประโยชน์ในการป้องกันสัญญาณรบกวนจากภายนอกที่จะทำให้เกิดผลกระทบกับตัววงจรรวม (IC) ได้ ซึ่งตัวเก็บประจุแต่ละตัวจะต่อคร่อมแหล่งจ่ายไฟไว้ก่อนที่จะเข้าวงจรรวมแต่ละตัว ต่อไปจะเป็นส่วนในการตรวจสอบแอดเดรส การตั้งค่าแอดเดรสของการ์ดทำได้ด้วยการตั้งค่าให้กับคิปสวิทช์ ซึ่งการตั้งค่าแอดเดรสนั้นจะกล่าวต่อไปในหัวข้อที่ 3.2.1 ตัวเปรียบเทียบค่าแอดเดรสคือ IC1 เบอร์ 74LS688 จะทำหน้าที่ในการตรวจตำแหน่งแอดเดรสที่ส่งออกมาจากเครื่องคอมพิวเตอร์ และที่ตั้งไว้บนการ์ดด้วยคิปสวิทช์ ถ้ามีค่าตรงกันก็จะส่งสัญญาณออกมาที่ขา $P=Q$ มีสถานะเป็น LOW แต่ถ้ามีค่าไม่เหมือนกันจะส่งค่าออกมาเป็นสถานะ HIGH ซึ่งค่าสัญญาณนี้จะมีประโยชน์ ในการใช้ร่วมกับสัญญาณในการอ่านค่าข้อมูล $-IOR$ และสัญญาณในการเขียนค่าข้อมูล $-IOW$ และมี IC2 เบอร์ 74LS02 ซึ่งมีตัว NOR เกตจำนวน 4 ตัวอยู่ภายใน ใช้ร่วมกับสัญญาณในการ




รูปที่ 3.1 บล็อกไดอะแกรมแสดงหลักการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 โฟลชาร์ตแสดงการทำงานของการ์ครีย์ 8 ช่องสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรการรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อ่านค่า เขียนค่า และลบค่าข้อมูล เมื่อเริ่มต้นเปิดเครื่องคอมพิวเตอร์จะส่งสัญญาณออกมาทางขา RESET มีสถานะเป็น HIGH ผ่าน NOR เกตได้ออกมาเป็นสถานะ LOW แล้วเข้าขา -MR ของ IC4 เบอร์ 74LS273 ลบค่าข้อมูลเก่าใน IC4 ทั้งหมดให้รีเซ็ตทุกตัวมีสถานะเป็น OFF ซึ่ง IC4 นั้นเป็นควิสิเตอร์ มีหน้าที่ในการเก็บค่าข้อมูลจากคอมพิวเตอร์ก่อนที่จะส่งไปให้รีเลย์ทำงาน

ถ้าต้องการเขียนค่าข้อมูลเพื่อให้รีเลย์ทำงาน จะมีสัญญาณ -IOR ที่มีค่าสถานะเป็น LOW ออกมารวมกับสัญญาณจากขา -P=Q ซึ่งมีค่าเป็น LOW เช่นกันผ่านเข้า NOR เกตได้ออกมาเป็น HIGH เข้าขา CP ของ IC4 ซึ่งงานนี้จะทำงานจากการเปลี่ยนสถานะในขอบขาขึ้น มีผลให้สัญญาณคาต้าสามารถผ่านเข้ามาเก็บไว้ในตัว รีจิสเตอร์ได้ แล้วจึงส่งผ่านไปยัง IC5 เบอร์ ULN2803A ซึ่งเป็นบัฟเฟอร์ที่ทำ การสับเปลี่ยนสถานะของข้อมูลจาก LOW เป็น HIGH และจาก HIGH เป็น LOW ถ้าต้องการให้รีเลย์ทำงาน ค่าสถานะที่มาจากควิสิเตอร์จะมีค่าเป็น HIGH แต่เมื่อผ่านตัวบัฟเฟอร์แล้วจะได้ค่าเป็น LOW แทน ซึ่งมีผลทำให้กระแสไฟสามารถไหลผ่านรีเลย์คอยล์ ให้รีเลย์ทำงานหรือมีสถานะเป็น ON คือหน้า คอนเทคที่มีสถานะเป็น NC จะเปลี่ยนเป็น NO และ NO เป็น NC แต่ถ้าไม่ต้องการให้รีเลย์ทำงาน หรือมีสถานะเป็น OFF กระแสไฟก็จะไม่สามารถไหลผ่านรีเลย์คอยล์ได้เนื่องจาก สถานะที่มาจากควิสิเตอร์ เป็น LOW แล้วผ่านตัวบัฟเฟอร์เป็น HIGH ทำให้ไม่มีความต่างศักย์ไฟฟ้าเกิดขึ้นจึงไม่มีกระแสไหลผ่านรีเลย์คอยล์

ถ้าต้องการอ่านค่าข้อมูลเพื่อดูสถานะของรีเลย์ จะมีสัญญาณ -IOR จากคอมพิวเตอร์ที่มีค่าเป็น LOW เข้าที่ NOR เกตตัวที่หนึ่งพร้อมกับสัญญาณจาก -P=Q ที่มีค่าเป็น LOW ได้ออกมาเป็น HIGH แล้วผ่าน NOR เกตตัวที่สองได้ค่าเป็น LOW ซึ่งค่านี้จะถูกหน่วงเวลาไว้ด้วย ตัวต้านทาน และตัวเก็บ ประจุเพื่อให้สถานะที่ขา -OE ของ IC3 มีค่าเป็น LOW เพื่อ เมื่อค่าสัญญาณ -IOR เปลี่ยนกลับไปเป็น HIGH แล้วค่าที่ -OE จะยังมีค่าเป็น LOW อยู่ และค่า HIGH นี้จะเข้าขา LE ของ IC3 การจะทำการส่งค่า กลับไปยังเครื่องคอมพิวเตอร์ได้ก็ต่อเมื่อขา LE มีสถานะเป็น HIGH และที่ขา -OE เป็น LOW เท่านั้น เมื่อตัวเก็บประจุทำการคายประจุออกจนหมดแล้ว ค่าสถานะที่ขา -OE ที่หน่วงเวลาไว้ให้เป็น LOW ก็ จะกลับไปมีสถานะเป็น HIGH คอมพิวเตอร์ก็จะไม่สามารถรับค่าได้จนกว่าจะมีการส่งสัญญาณ -IOR ให้เป็น LOW ใหม่อีก

แผ่นวงจรพิมพ์ของการ์ดรีเลย์ที่สร้างขึ้นนี้เป็นแบบ 2 หน้าเพลตทรูโฮลด์เนื่องจากเป็นวงจรที่มีการ เชื่อมต่อมาก ถ้าทำเป็นวงจรพิมพ์แบบหน้าเดียวจะเกิดความซับซ้อนของลายวงจรและจะทำให้เกิด

การซ้อนทับของลายชั้นได้ แผ่นวงจรพิมพ์ที่สำเร็จแล้วแสดงไว้ในภาคผนวก ก. รูปที่ ก-1 และ ก-2 ซึ่งออกแบบโดยใช้โปรแกรม “Protel for Windows” การ์ดรีเลย์ที่ประกอบเสร็จแล้วแสดงไว้ในรูปที่ 3.4


3.2.1 การเลือกตำแหน่งแอดเดรสของการ์ดรีเลย์

ในการประกอบการ์ดลงบนสล็อตสามารถทำได้ดังต่อไปนี้

1. เซ็ตจัมเปอร์บนบอร์ดเพื่อเลือกตำแหน่งแอดเดรสของการ์ดแต่ละตัวเนื่องจากพื้นที่ตำแหน่งแอดเดรสของพอร์ตอินพุตเอาต์พุตของคอมพิวเตอร์รุ่น 8086 ไปจนถึง 80286 นั้นถูกจำกัดไว้ที่ 64 กิโลไบต์ ตำแหน่งแอดเดรสตั้งแต่ 0000 ไปจนถึง 00FF ถูกสำรองไว้ใช้บนเมนบอร์ด ส่วนแอดเดรสตั้งแต่ 0100 ถึง 03FF จะใช้สำหรับการ์ดที่ต่อไว้ภายนอก ดังนั้นเมื่อเราเลือกตำแหน่งแอดเดรสก็จะต้องเลือกแอดเดรสตั้งแต่ช่วง 0100 ถึง 03FF แต่การเลือกใช้ตำแหน่งแอดเดรสใดนั้นจะต้องคำนึงว่าไม่ไปซ้ำกับตำแหน่งแอดเดรสของการ์ดที่มีอยู่แล้ว ซึ่งถ้าการ์ด 2 ตัวใช้ตำแหน่งแอดเดรสซ้ำกันอาจจะเกิดปัญหาขึ้นกับตัวการ์ดได้ ตัวอย่างเช่น ถ้าการ์ดตัวหนึ่งมีสัญญาณที่ขาาค่าเป็น HIGH แต่อีกตัวหนึ่งมีสัญญาณที่ขาาค่าเป็น LOW คอมพิวเตอร์ก็ไม่สามารถรับรู้ได้เลยว่าสัญญาณจริง ๆ นั้นมาจากการ์ดตัวไหน

2. ตำแหน่งแอดเดรสสำหรับการ์ดเสริมที่เสียบลงบนคอมพิวเตอร์นั้น มีการสำรองตำแหน่งแอดเดรสสำหรับงานนี้ โดยเฉพาะไว้ที่ตำแหน่ง 0300 ถึง 031F (ฐาน 16) และรีเลย์การ์ดแต่ละตัวนั้น ใช้จำนวนแอดเดรส 4 ตำแหน่ง ดังนั้นจึงสามารถต่อการ์ดได้มากถึง 7 ตัว บนคอมพิวเตอร์ตัวเดียวซึ่ง ทำให้สามารถขับรีเลย์ทำงานได้ถึง 56 ตัวด้วยกัน แต่ข้อจำกัดของมันก็จะอาจจะอยู่ที่บนคอมพิวเตอร์คงจะมีสล็อตไม่เพียงพอที่จะให้สามารถเสียบสล็อตทั้ง 7 สล็อตได้พร้อมกัน

3. การกำหนดค่าให้กับรีเลย์การ์ดนั้นจะกำหนดที่คิปลิววิตช์ SW1 ซึ่งจะเป็นการกำหนดค่า แอดเดรส A2 ถึง A9 ให้มีสถานะลอจิกเป็น LOW หรือ HIGH ถ้าให้คิปลิววิตช์ในตำแหน่งใด ON ในตำแหน่งนั้นก็จะมีสถานะเป็น LOW ถ้าคิปลิววิตช์ OFF ตำแหน่งนั้นก็จะมีสถานะเป็น HIGH ซึ่งแสดงการกำหนดค่าคิปลิววิตช์เพื่อเลือกตำแหน่งแอดเดรสไว้ในตารางที่ 3.1



รูปที่ 3.4 การ์ดรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.1 การหาค่าเพื่อกำหนดให้กับคิปสวิทช์

แอดเดรสที่ต้องการ = 0300 (ฐาน 16)								
0300 (ฐาน 16) = 11 0000 00xx								
ตำแหน่งคิปสวิทช์ =	SW1-8	SW1-7	SW1-6	SW1-5	SW1-4	SW1-3	SW1-2	SW1-1
ขาแอดเดรส =	A9	A8	A7	A6	A5	A4	A3	A2
ค่าเลขฐาน 2 =	1	1	0	0	0	0	0	0
ตำแหน่งคิปสวิทช์ =	OFF	OFF	ON	ON	ON	ON	ON	ON

3.3 การ์ด ISA

การ์ด ISA มีประโยชน์เพื่อเป็นตัวกลางในการติดต่อระหว่างการ์ดครีเอต และ คอมพิวเตอร์ เหตุผลในการที่ไม่ทำการออกแบบการ์ดครีเอตไว้บนการ์ด ISA เพราะตัวการ์ดครีเอตต้องใช้ในการทดลองอยู่เสมอในการตรวจวัดค่าต่าง ๆ ในการทดลองการ์ดครีเอต กับโปรแกรมที่เขียนขึ้นว่ามีการทำงานที่ถูกต้องตามที่ต้องการหรือไม่ จึงไม่มีความสะดวกที่จะต่อการ์ดครีเอตเข้ากับ พอร์ต ISA โดยตรง แต่เมื่อแยกการ์ดครีเอต และการ์ด ISA ออก จากกันแล้ว ก็สามารถที่จะต่อการ์ด ISA ไว้ด้วยกับเครื่องคอมพิวเตอร์ได้ โดยส่วนการ์ดครีเอตก็จะอยู่ภายนอก การส่งการทำงานจากการ์ดครีเอตไปยังระบบจำลองจะผ่านทางคอนเน็คเตอร์ DB-37 ซึ่งตำแหน่งขาต่าง ๆ จะแสดงไว้ในรูปที่ 3.5

ตำแหน่งขาต่าง ๆ ของพอร์ต ISA แสดงในรูปที่ 3.5 ซึ่งในโครงการนี้ใช้ขาสัญญาณดังนี้


- GROUND จำนวน 2 ขา : กราวด์
- +5V จำนวน 2 ขา : แหล่งจ่ายไฟ +5 โวลต์
- +12V : แหล่งจ่ายไฟ +12 โวลต์
- RESET : ขาที่ใช้ในการสั่งให้ลบค่าข้อมูล ทำงานที่สถานะ HIGH
- -IOR : ขาที่ใช้ในการสั่งให้อ่านค่าข้อมูล ทำงานที่สถานะ LOW
- -IOW : ขาที่ใช้ในการสั่งให้เขียนค่าข้อมูล ทำงานที่สถานะ LOW
- D0 - D7 : ขาที่ใช้ในการส่งค่าข้อมูล สามารถส่งได้สองทิศทาง
- AEN : ขาที่ใช้ในการทำให้ IC1 ทำงาน
- A2-A9 : ขาที่ใช้ในการส่งค่าแอดเดรส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวการ์ด ISA ต้องมีส่วนป้องกันกระแสไหลย้อนกลับเข้าพอร์ทของคอมพิวเตอร์ด้วยซึ่งใช้ตัวบัฟเฟอร์ เบอร์ 74LS244 ซึ่งเป็นบัฟเฟอร์ทางเดียวใช้กับบัททางเดียวก็คือขาสัญญาณควบคุม แหล่งจ่ายไฟ และสัญญาณแอดเดรส ส่วนเบอร์ 74LS245 เป็นบัฟเฟอร์ที่สามารถส่งค่าได้สองทางใช้ต่อกับบัทสองทาง คือขาสัญญาณคาล์ ตัวการ์ดที่จะต่อกับพอร์ท ISA นั้นเป็นการ์ดเอนกประสงค์ ซึ่งนำมาทำการลงอุปกรณ์บัฟเฟอร์ และเชื่อมต่อโดยการใส่สายไฟ (Wire) วงจรของการ์ด ISA แสดง ไว้ในรูปที่ 3.6 และรูปที่ 3.7 แสดงการ์ด ISA ที่เสร็จสมบูรณ์แล้ว


3.4 ระบบจำลอง

ซึ่งในโครงการนี้เป็นระบบจำลองของโรงเก็บสินค้า (Warehouse) โดยมีมอเตอร์ (Motor) 2 ตัวใช้ในการเคลื่อนที่ในระยะ 2 เมตร ตัวหนึ่งใช้ในการเคลื่อนที่แนวแถว และอีกตัว ใช้ในการเคลื่อนที่แนวหลัก มอเตอร์มีความสามารถในการหมุนได้สองทิศทาง คือหมุนในทิศทวนเข็มนาฬิกา (CCW :Counter Clock Wise) และตามเข็มนาฬิกา (CW:Clock Wise) โดยมีรีเลย์ทำหน้าที่ในการขับให้มอเตอร์หมุนได้สองทิศทาง รีเลย์ที่ใช้ในมอเตอร์แต่ละตัวจะใช้จำนวน 3 ตัว ตัวหนึ่งใช้เพื่อการตั้งให้มอเตอร์ทำงานและหยุดทำงาน อีก 2 ตัวใช้ทำให้มอเตอร์สามารถหมุนได้สองทิศทาง ซึ่งวงจรในการขับมอเตอร์ และแบบของระบบจำลองแสดงในรูปที่ 3.8 ในรูปที่ 3.9 เป็นรูประบบจำลองที่ประกอบเสร็จสิ้นแล้ว และในรูปที่ 3.10 เป็นการต่อรวมกันทั้งหมดของการ์ด ISA การ์ดรีเลย์ และระบบจำลอง




รูปที่ 3.5 ตำแหน่งของ DB-37 และ พอร์ต ISA


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PLANT SIMULATION




MOTOR CIRCUIT



CW = CLOCK WISE
CCW = COUNTER CLOCK WISE


รูปที่ 3.8 วงจรมอเตอร์ และ แบบของระบบจำลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 ระบบจำลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 การต่อรวมกันของระบบจำลองกับการ์ด ISA และการ์ดรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดสอบคาร์ดิเลย์

เมื่อทำการตรวจสอบจนเป็นที่แน่ใจแล้วให้เปิดเครื่องคอมพิวเตอร์ถ้าคอมพิวเตอร์มีความผิดปกติเกิดขึ้นให้รีบปิดเครื่องแล้วตรวจสอบข้อผิดพลาดจนแน่ใจแล้วจึงเปิดเครื่องให้ทำงาน

จากนั้นใช้โปรแกรมที่เขียนขึ้นง่าย ๆ ด้วยภาษาเบสิกทดสอบบอร์ด ซึ่งโปรแกรมนี้สามารถใช้ได้ทั้ง QWBASIC และ QBASIC ซึ่งในที่นี้ทดสอบโดยใช้ QBASIC แสดงไว้ใน ตารางที่ 4.1 เริ่มต้นด้วยการกำหนดค่าแอดเดรสของรีเลย์การ์ดให้ตรงกับค่าที่กำหนดไว้ตัวการ์ดในที่นี้ จะใช้ค่า 300 (ฐาน 16) จากนั้นก็จะสั่งให้รีเลย์ทั้งหมด ON แล้วหน่วงเวลาไว้ช่วงหนึ่งแล้วจึงสั่งให้รีเลย์ OFF แล้วก็ ให้เริ่มสั่งให้รีเลย์ทำงานใหม่สลับกันไปเรื่อย ๆ ตอนนี้จะได้ยินเสียงรีเลย์ทำงานเป็นระยะ ๆ ดังนี้ก็ แสดงว่าการ์ดที่สร้างขึ้นนี้สามารถทำงานได้แล้ว

ตารางที่ 4.1 โปรแกรมภาษาเบสิกเพื่อใช้ทดสอบคาร์ดิเลย์

100 BASEADD% = &H300	; กำหนดค่าแอดเดรสของการ์ด
110 OUT BASEADD%,&HFF	; สั่งให้รีเลย์ทุกตัวทำงาน
120 PRINT " ALL RELAYS ON "	
130 GOSUB 180	; เรียกโปรแกรมหน่วงเวลา
140 OUT BASEADD%,0	; สั่งรีเลย์ทุกตัวหยุดทำงาน
150 PRINT " ALL RELAYS OFF "	
160 GOSUB 180	; เรียกโปรแกรมหน่วงเวลา
170 GOTO 110	
180 FOR F=1 TO 5000	; โปรแกรมย่อยหน่วงเวลา
190 NEXT F	
200 RETURN	

การควบคุมรีเลย์แต่ละตัว สำหรับกรณีที่ต้องการควบคุมรีเลย์เฉพาะตัวใดตัวหนึ่งหรือควบคุมหลายตัวพร้อมกันจะใช้การควบคุมระดับย่อยลงที่บิตแต่ละบิตของคาตาบัส ถ้าต้องการให้รีเลย์ตัวใด ON ให้ลอจิกที่บิตนั้นมีลอจิกเป็น HIGH ถ้าต้องการให้รีเลย์ตัวใด OFF ให้ป้อนลอจิก LOW ให้กับมัน แต่การป้อนข้อมูลเพื่อควบคุมรีเลย์นั้นจะต้องส่งข้อมูลออกไปที่ละบิตจึงจำเป็นต้องกำหนดค่า ON หรือ OFF ให้อยู่ในรูปเลขไบนารี (Binary) แล้วจึงแปลงเป็นเลขฐาน 10 หรือเลขฐาน 16 เพื่อกำหนด คำสั่งในโปรแกรมดังแสดงตัวอย่างการหาในตารางที่ 4.2 ในตารางที่ 4.3 เป็นตัวอย่างการเขียน โปรแกรมเพื่อปิดเปิดรีเลย์ตัวใดตัวหนึ่งซึ่งจะใช้คำสั่ง OUT ในการส่งค่าออกไปยังรีเลย์การ์ด

ตารางที่ 4.2 การคำนวณหาค่าเพื่อสั่งให้รีเลย์ ON หรือ OFF

รีเลย์ตัวที่	=	8	7	6	5	4	3	2	1
ค่าประจำหลัก (ฐาน 10)	=	128	64	32	16	8	4	2	1
ตัวอย่างต้องการให้รีเลย์ 3,4 และ 7 ON แล้วให้รีเลย์ตัวที่ 1,2,5,6 และ 8 OFF									
รีเลย์ตัวที่	=	RY8	RY7	RY6	RY5	RY4	RY3	RY2	RY1
ค่าประจำหลัก (ฐาน 10)	=	128	64	32	16	8	4	2	1
ค่าเลขฐาน 2	=	0	1	0	0	1	1	0	0
	=	64+8+4							
	=	76 (ฐาน 10)							
	=	4C (ฐาน 16)							

ตารางที่ 4.3 ตัวอย่างการเขียนโปรแกรมเพื่อสั่งปิดเปิดรีเลย์ตัวใดตัวหนึ่ง

ฐาน 16	OUT BASEADD%,&H13	; ให้รีเลย์ตัวที่ 1,2 และ 5 ON รีเลย์ตัวที่ 3,4,6,7 และ 8 OFF
ฐาน 10	OUT BASEADD%,19	; ให้รีเลย์ตัวที่ 1,2 และ 5 ON รีเลย์ตัวที่ 3,4,6,7 และ 8 OFF

การอ่านค่าสถานะจากรีเลย์ คุณสมบัติที่สำคัญของการ์ครีเลย์อีกอย่างหนึ่งก็คือสามารถอ่าน ค่าสถานะของรีเลย์ในขณะนั้นได้ว่ากำลังอยู่ในสถานะ ON หรือ OFF โดยใช้คำสั่ง INP เมื่ออ่านข้อมูล จากรีเลย์การ์ดเข้ามา ดังแสดงในตารางที่ 4.4 ค่าข้อมูลที่ได้นี้จะอยู่ในรูปตัวเลขจำนวนเต็มซึ่งต้อง เอามาแปลงเป็นเลขฐานสองอีกครั้งหนึ่ง เพื่อจะได้ทราบว่ารีเลย์ตัวใด ON หรือตัวใด OFF

ตารางที่ 4.4 แสดงการอ่านค่าข้อมูลจากรีเลย์การ์ดเข้ามา

$DAT\% = INP(BASEADD\%)$; อ่านค่าสถานะของรีเลย์เข้ามาเก็บไว้ที่ตัวแปร DAT%
--------------------------	--

เมื่อมีการเปลี่ยนสถานะของรีเลย์บางตัวจาก ON เป็น OFF หรือ OFF เป็น ON เพื่อไม่ให้มีการกระทบกระเทือนรีเลย์ตัวอื่นนั้น มีวิธีการเขียนโปรแกรมเพื่อเปลี่ยนค่ารีเลย์เหล่านั้น โดยใช้คำสั่ง OR หรือ AND เช่น ถ้าต้องการให้รีเลย์ตัวที่ 5 ON ก็จะต้องนำค่าสถานะเดิมของรีเลย์ ทั้งหมด มา OR กับค่า 10 (ฐาน 16) หรือ 16 (ฐาน 10) ดังแสดงในตารางที่ 4.5

ตารางที่ 4.5 ตัวอย่างการใช้คำสั่ง OR เพื่อตั้งรีเลย์ทำงาน

ฐาน 16
$OUT\ BASEADD\%, INP(BASEADD\%) OR \&H10$

ฐาน 10
$OUT\ BASEADD\%, INP(BASEADD\%) OR 16$

หรือถ้าต้องการให้รีเลย์ตัวที่ 7 OFF ก็จะต้องนำค่าสถานะเดิมของรีเลย์มา AND กับค่าคอมพลิเมนต์ของ 40 (ฐาน 16) หรือ 64 (ฐาน 10) ดังแสดงในตารางที่ 4.6

ตารางที่ 4.6 ตัวอย่างการใช้คำสั่ง AND เพื่อสั่งงานรีเลย์

ฐาน 16


OUT BASEADD%,INP(BASEADD%) AND NOT &H40

ฐาน 10

OUT BASEADD%,INP(BASEADD%) AND NOT 64


4.2 การทดลองระบบจำลองกับโปรแกรม

โปรแกรมที่ใช้ในการควบคุมระบบจำลองนี้คือ โปรแกรมภาษาวิซวลเบสิก การทำงานของโปรแกรมได้แสดงไว้ในรูปที่ 4.1 ในหน้าจอสำหรับรับค่าแสดงผล และติดต่อกับผู้ใช้ได้แสดงไว้ในรูปที่ 4.2 การทดลองเริ่มจากใส่ค่าตำแหน่งที่ต้องการให้เคลื่อนที่ไปแล้วกดปุ่มตกลง สังเกตพฤติกรรมของระบบจำลองว่าทำงานได้ตามที่ต้องการหรือไม่ ซึ่งในครั้งแรกที่ทำการทดลองระบบจำลองจะไม่สามารถเคลื่อนที่ได้ถูกต้องตามที่ต้องการ เนื่องจากการทำงานของระบบจำลองเป็นแบบลูปวงเปิด คือเมื่อสั่งให้ระบบจำลองทำการเคลื่อนไปในทาง ซ้าย ขวา บน หรือล่างแล้วจะต้องทำการคาดคะเน ระยะเวลาในการเคลื่อนที่ต่อหนึ่งช่องว่าใช้ระยะเวลาเท่าไร ซึ่งต้องทำการทดลองจนให้ระบบจำลองสามารถหยุดในตำแหน่งที่ต้องการได้ ซึ่งค่าระยะเวลาในการเคลื่อนที่ 1 ช่องเป็นเวลารวน ลูป FOR ในโปรแกรม



รูปที่ 4.1 โฟลชาร์ตการทำงานของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 หน้าจอร์รับค่า และ แสดงผลของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และสรุป

5.1 วิจารณ์โครงการ

จากหลักการทำงานของโครงการของคาร์ตรีเลย์ 8 ช่องสัญญาณที่ได้กล่าวไว้ในบทข้างต้น จะเห็นว่าการทำงานของรีเลย์ เพื่อควบคุมมอเตอร์เป็นการทำงานแบบระบบเปิด ซึ่งเมื่อเกิดความ ผิดพลาดของตำแหน่งที่ต้องการเคลื่อนย้ายสิ่งของจะทำการตรวจสอบได้ยาก หากต้องการ พัฒนาโครงการนี้ควรมีตัวป้อนกลับเพื่อตรวจสอบตำแหน่งสิ่งของโดยการใช้เซ็นเซอร์ (Sensor) เพิ่มเข้าไปในระบบ จำลองและต้องทำการเปลี่ยนแปลงวงจรคาร์ตรีเลย์ให้สามารถรับค่า หรือ อ่านค่าสถานะของอุปกรณ์ภายนอกอย่างอื่นได้นอกจากตัวรีเลย์ หรืออาจทำการสร้างการ์ดอีก การ์ดหนึ่งซึ่งมีประโยชน์ในการต่อร่วมกับคาร์ตรีเลย์ และสามารถควบคุมอุปกรณ์ภายนอกอย่างอื่นได้ด้วยการ์ดนั้น โดยจะทำงานสัมพันธ์กันเพื่อการประยุกต์ใช้งานกับระบบต่าง ๆ ได้หลากหลาย มากมาย แล้วแต่จินตนาการและ ความคิดของผู้ทำโครงการต่อไป

5.2 สรุปผลการทำงาน

โครงการคาร์ตรีเลย์ 8 ช่องสัญญาณสามารถปฏิบัติงานได้ตามวัตถุประสงค์ใช้รีเลย์ควบคุมการทำงานมอเตอร์เพื่อเคลื่อนย้ายระบบจำลองในโรงเก็บของให้ไปยังตำแหน่งที่ต้องการได้ถูกต้อง และแสดงสถานะของรีเลย์แต่ละตัวและตำแหน่งสิ่งของ ให้ผู้ปฏิบัติงานได้รับทราบทางหน้าจอคอมพิวเตอร์ ซึ่งจากแนวคิดนี้สามารถประยุกต์และพัฒนาเพื่อให้เกิดประโยชน์ในงานระบบควบคุมด้านอื่น ๆ ได้อีกมากมาย




ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก-1 แผ่นวงจรพิมพ์การรีเลย์ค้ำหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก-2 แผ่นวงจรพิมพ์การ์คริเลย์ด้านหลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข

โปรแกรมควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Dim p(2) As Integer
Private Sub down2()
    Text2(1) = "OFF"
    Text2(2) = "OFF"
    Text2(3) = "OFF"
    Text2(4) = "ON"
    Text2(5) = "ON"
    Text2(6) = "ON"
    For n& = 0 To 200000
        Out &H300, 112
    Next n
    Out &H300, 0
End Sub
Private Sub down1()
    Text2(1) = "OFF"
    Text2(2) = "OFF"
    Text2(3) = "OFF"
    Text2(4) = "ON"
    Text2(5) = "ON"
    Text2(6) = "ON"
    For n& = 0 To 100000
        Out &H300, 112
    Next n
    Out &H300, 0
End Sub
Private Sub up2()
    Text2(1) = "OFF"
    Text2(2) = "OFF"
    Text2(3) = "OFF"
    Text2(4) = "ON"

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Text2(5) = "OFF"
Text2(6) = "OFF"
For n& = 0 To 200000
    Out &H300, 16
Next n
Out &H300, 0

```

```
End Sub
```

```
Private Sub up1()
```

```

Text2(1) = "OFF"
Text2(2) = "OFF"
Text2(3) = "OFF"
Text2(4) = "ON"
Text2(5) = "OFF"
Text2(6) = "OFF"
For n& = 0 To 100000
    Out &H300, 16
Next n
Out &H300, 0

```

```
End Sub
```

```
Private Sub left2()
```

```

Text2(1) = "ON"
Text2(2) = "ON"
Text2(3) = "ON"
Text2(4) = "OFF"
Text2(5) = "OFF"
Text2(6) = "OFF"
For n& = 0 To 200000
    Out &H300, 14
Next n

```

```
Out &H300, 0
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

End Sub

Private Sub left1()

Text2(1) = "ON"

Text2(2) = "ON"

Text2(3) = "ON"

Text2(4) = "OFF"

Text2(5) = "OFF"

Text2(6) = "OFF"

For n& = 0 To 100000

Out &H300, 14

Next n

Out &H300, 0

End Sub

Private Sub righth2()

Text2(1) = "ON"

Text2(2) = "OFF"

Text2(3) = "OFF"

Text2(4) = "OFF"

Text2(5) = "OFF"

Text2(6) = "OFF"

For n& = 0 To 200000

Out &H300, 2

Next n

Out &H300, 0

End Sub

Private Sub righth1()

Text2(1) = "ON"

Text2(2) = "OFF"

Text2(3) = "OFF"

Text2(4) = "OFF"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Text2(5) = "OFF"
Text2(6) = "OFF"
For n& = 0 To 100000
    Out &H300, 2
Next n
Out &H300, 0
End Sub
Private Sub color()
    For n% = 0 To 8
        Label2(n).BackColor = &H8000000F
    Next n
    Out &H300, 0
End Sub
Private Sub Command1_Click()
    Text2(1) = " "
    Text2(2) = " "
    Text2(3) = " "
    Text2(4) = " "
    Text2(5) = " "
    Text2(6) = " "
    Select Case Text1

```

```

Case "1"

```

```

    Call color

```

```

    If p(1) = 0 And p(2) = 0 Then

```

```

        'no work'

```

```

    ElseIf p(1) = 0 And p(2) = 1 Then

```

```

        Call left1

```

```

    ElseIf p(1) = 0 And p(2) = 2 Then

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการสงวนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Call left2
ElseIf p(1) = 1 And p(2) = 0 Then
    Call up1
ElseIf p(1) = 1 And p(2) = 1 Then
    Call left1
    Call up1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call left2
    Call up1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call up2
ElseIf p(1) = 2 And p(2) = 1 Then
    Call left1
    Call up2
ElseIf p(1) = 2 And p(2) = 2 Then
    Call left2
    Call up2
End If
p(1) = 0
p(2) = 0
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "2"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call righth1
ElseIf p(1) = 0 And p(2) = 1 Then
    'no work'
ElseIf p(1) = 0 And p(2) = 2 Then

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    Call left1
ElseIf p(1) = 1 And p(2) = 0 Then
    Call righth1
    Call up1
ElseIf p(1) = 1 And p(2) = 1 Then
    Call up1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call left1
    Call up1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call righth1
    Call up2
ElseIf p(1) = 2 And p(2) = 1 Then
    Call up2
ElseIf p(1) = 2 And p(2) = 2 Then
    Call left1
    Call up2
End If
p(1) = 0
p(2) = 1
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "3"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call righth2
ElseIf p(1) = 0 And p(2) = 1 Then
    Call righth1

```

```

ElseIf p(1) = 0 And p(2) = 2 Then

```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

'no work'
ElseIf p(1) = 1 And p(2) = 0 Then
    Call righth2
    Call up1
ElseIf p(1) = 1 And p(2) = 1 Then
    Call righth1
    Call up1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call up1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call righth2
    Call up2
ElseIf p(1) = 2 And p(2) = 1 Then
    Call righth1
    Call up2
ElseIf p(1) = 2 And p(2) = 2 Then
    Call up2
End If
p(1) = 0
p(2) = 2
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "4"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call down1
ElseIf p(1) = 0 And p(2) = 1 Then
    Call down1
    Call left1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ElseIf p(1) = 0 And p(2) = 2 Then
    Call down1
    Call left2
ElseIf p(1) = 1 And p(2) = 0 Then
    'no work'
ElseIf p(1) = 1 And p(2) = 1 Then
    Call left1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call left2
ElseIf p(1) = 2 And p(2) = 0 Then
    Call up1
ElseIf p(1) = 2 And p(2) = 1 Then
    Call up1
    Call left1
ElseIf p(1) = 2 And p(2) = 2 Then
    Call up1
    Call left2
End If
p(1) = 1
p(2) = 0
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "5"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call righth1
    Call down1
ElseIf p(1) = 0 And p(2) = 1 Then

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ElseIf p(1) = 0 And p(2) = 2 Then
    Call down1
    Call left1
ElseIf p(1) = 1 And p(2) = 0 Then
    Call righth1
ElseIf p(1) = 1 And p(2) = 1 Then
    'no work'
ElseIf p(1) = 1 And p(2) = 2 Then
    Call left1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call up1
    Call righth1
ElseIf p(1) = 2 And p(2) = 1 Then
    Call up1
ElseIf p(1) = 2 And p(2) = 2 Then
    Call up1
    Call left1
End If
p(1) = 1
p(2) = 1
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "6"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call down1
    Call righth2
ElseIf p(1) = 0 And p(2) = 1 Then

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    Call righth1
ElseIf p(1) = 0 And p(2) = 2 Then
    Call down1
ElseIf p(1) = 1 And p(2) = 0 Then
    Call righth2
ElseIf p(1) = 1 And p(2) = 1 Then
    Call righth1
ElseIf p(1) = 1 And p(2) = 2 Then
    'no work'
ElseIf p(1) = 2 And p(2) = 0 Then
    Call up1
    Call righth2
ElseIf p(1) = 2 And p(2) = 1 Then
    Call up1
    Call righth1
ElseIf p(1) = 2 And p(2) = 2 Then
    Call up1
End If
p(1) = 1
p(2) = 2
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "7"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call down2
ElseIf p(1) = 0 And p(2) = 1 Then
    Call down2

```

Call left1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ElseIf p(1) = 0 And p(2) = 2 Then
    Call down2
    Call left2
ElseIf p(1) = 1 And p(2) = 0 Then
    Call down1
ElseIf p(1) = 1 And p(2) = 1 Then
    Call down1
    Call left1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call down1
    Call left2
ElseIf p(1) = 2 And p(2) = 0 Then
    'no work'
ElseIf p(1) = 2 And p(2) = 1 Then
    Call left1
ElseIf p(1) = 2 And p(2) = 2 Then
    Call left2
End If
p(1) = 2
p(2) = 0
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "8"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call down2
    Call righth1
ElseIf p(1) = 0 And p(2) = 1 Then
    Call down2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ElseIf p(1) = 0 And p(2) = 2 Then
    Call down2
    Call left1
ElseIf p(1) = 1 And p(2) = 0 Then
    Call down1
    Call righth1
ElseIf p(1) = 1 And p(2) = 1 Then
    Call down1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call down1
    Call left1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call righth1
ElseIf p(1) = 2 And p(2) = 1 Then
    'no work'
ElseIf p(1) = 2 And p(2) = 2 Then
    Call left1
End If
p(1) = 2
p(2) = 1
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

Case "9"

```

Call color
If p(1) = 0 And p(2) = 0 Then
    Call down2
    Call righth2
ElseIf p(1) = 0 And p(2) = 1 Then

```

Call down2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    Call righth1
ElseIf p(1) = 0 And p(2) = 2 Then
    Call down2
ElseIf p(1) = 1 And p(2) = 0 Then
    Call down1
    Call righth2
ElseIf p(1) = 1 And p(2) = 1 Then
    Call down1
    Call righth1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call down1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call righth2
ElseIf p(1) = 2 And p(2) = 1 Then
    Call righth1
ElseIf p(1) = 2 And p(2) = 2 Then
    'no work'
End If
p(1) = 2
p(2) = 2
Label2(Val(Text1.Text) - 1).BackColor = &H8000000E

```

End Select

End Sub

Private Sub Command2_Click()

Call color

If p(1) = 0 And p(2) = 0 Then

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

'no work'
ElseIf p(1) = 0 And p(2) = 1 Then
    Call left1
ElseIf p(1) = 0 And p(2) = 2 Then
    Call left2
ElseIf p(1) = 1 And p(2) = 0 Then
    Call up1
ElseIf p(1) = 1 And p(2) = 1 Then
    Call left1
    Call up1
ElseIf p(1) = 1 And p(2) = 2 Then
    Call left2
    Call up1
ElseIf p(1) = 2 And p(2) = 0 Then
    Call up2
ElseIf p(1) = 2 And p(2) = 1 Then
    Call left1
    Call up2
ElseIf p(1) = 2 And p(2) = 2 Then
    Call left2
    Call up2
End If
p(1) = 0
p(2) = 0
Label2(0).BackColor = &H8000000E

End
End Sub
Private Sub Form_Load()

```

Text2(1) = "OFF"

```
Text2(2) = "OFF"  
Text2(3) = "OFF"  
Text2(4) = "OFF"  
Text2(5) = "OFF"  
Text2(6) = "OFF"  
Label2(0).BackColor = &H8000000E  
Label3.Caption = "ก่อนออกจากโปรแกรมกรุณากลับไปยังตำแหน่ง 1 ก่อนทุกครั้ง"  
End Sub
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



OCTAL BUFFER/LINE DRIVER WITH 3-STATE OUTPUTS




The SN54/74LS240, 241, and 244 are Octal Buffers and Line Drivers designed to be employed as memory address drivers, clock drivers and bus-oriented transmitters/receivers which provide improved PC board density.

- Hysteresis at Inputs to Improve Noise Margins
- 3-State Outputs Drive Bus Lines or Buffer Memory Address Registers
- Input Clamp Diodes Limit High-Speed Termination Effects

SN54/74LS240
SN54/74LS241
SN54/74LS244

OCTAL BUFFER/LINE DRIVER WITH 3-STATE OUTPUTS
LOW POWER SCHOTTKY

LOGIC AND CONNECTION DIAGRAMS DIP (TOP VIEW)



J SUFFIX CERAMIC CASE 732-03

N SUFFIX PLASTIC CASE 738-03

DW SUFFIX SOIC CASE 751D-03

ORDERING INFORMATION

SN54LSXXXJ	Ceramic
SN74LSXXXN	Plastic
SN74LSXXXDW	SOIC

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS240 • SN54/74LS241 • SN54/74LS244

TRUTH TABLES

SN54/74LS240

INPUTS		OUTPUT
1G, 2G	D	
L	L	H
L	H	L
H	X	(Z)

SN54/74LS244

INPUTS		OUTPUT
1G, 2G	D	
L	L	L
L	H	H
H	X	(Z)

SN54/74LS241

INPUTS		OUTPUT	INPUTS		OUTPUT
1G	D		2G	D	
L	L	L	H	L	L
L	H	H	H	H	H
H	X	(Z)	L	X	(Z)

H = HIGH Voltage Level
 L = LOW Voltage Level
 X = Immaterial
 Z = HIGH Impedance

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V _{CC}	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T _A	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I _{O1}	Output Current — High	54, 74			-3.0	mA
		54 74			-12 -15	
I _{OL}	Output Current — Low	54			12	mA
		74			24	

FAST AND LS TTL DATA

SN54/74LS240 • SN54/74LS241 • SN54/74LS244

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V _{T+} -V _{T-}	Hysteresis	0.2	0.4		V	V _{CC} = MIN
V _{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.4	3.4	V	V _{CC} = MIN, I _{OH} = -3.0 mA
		54, 74	2.0		V	V _{CC} = MIN, I _{OH} = MAX
V _{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	I _{OL} = 12 mA
		74	0.35	0.5	V	I _{OL} = 24 mA
I _{OZH}	Output Off Current HIGH			20	μA	V _{CC} = MAX, V _{OUT} = 2.7 V
I _{OZL}	Output Off Current LOW			-20	μA	V _{CC} = MAX, V _{OUT} = 0.4 V
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{IL}	Input LOW Current			-0.2	mA	V _{CC} = MAX, V _{IN} = 0.4 V
I _{OS}	Output Short Circuit Current (Note 1)	-40		-225	mA	V _{CC} = MAX
I _{CC}	Power Supply Current Total, Output HIGH			27	mA	V _{CC} = MAX
	Total, Output LOW	LS240		44		
		LS241/244		46		
	Total at HIGH Z	LS240		50		
LS241/244			54			

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (T_A = 25°C, V_{CC} = 5.0 V)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _{PLH} t _{PHL}	Propagation Delay, Data to Output LS240		9.0 12	14 18	ns	C _L = 45 pF, R _L = 667 Ω
t _{PLH} t _{PHL}	Propagation Delay, Data to Output LS241/244		12 12	18 18	ns	
t _{PZH}	Output Enable Time to HIGH Level		15	23	ns	
t _{PZL}	Output Enable Time to LOW Level		20	30	ns	
t _{PLZ}	Output Disable Time from LOW Level		15	25	ns	C _L = 5.0 pF, R _L = 667 Ω
t _{PHZ}	Output Disable Time from HIGH Level		10	18	ns	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS240 • SN54/74LS241 • SN54/74LS244

AC WAVEFORMS




Figure 1




Figure 2




Figure 3





Figure 4



SWITCH POSITIONS

SYMBOL	SW1	SW2
tPZH	Open	Closed
tPZL	Closed	Open
tPLZ	Closed	Closed
tPHZ	Closed	Closed

Figure 5

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานใน 5-4 การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




OCTAL BUS TRANSCEIVER

The SN54/74LS245 is an Octal Bus Transmitter/Receiver designed for 8-line asynchronous 2-way data communication between data buses. Direction Input (DR) controls transmission of Data from bus A to bus B or bus B to bus A depending upon its logic level. The Enable input (E) can be used to isolate the buses.

- Hysteresis Inputs to Improve Noise Immunity
- 2-Way Asynchronous Data Bus Communication
- Input Diodes Limit High-Speed Termination Effects
- ESD > 3500 Volts

LOGIC AND CONNECTION DIAGRAMS DIP (TOP VIEW)



TRUTH TABLE

INPUTS		OUTPUT
E	DIR	
L	L	Bus B Data to Bus A
L	H	Bus A Data to Bus B
H	X	Isolation

H = HIGH Voltage Level
L = LOW Voltage Level
X = Immaterial

SN54/74LS245


OCTAL BUS TRANSCEIVER
LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 732-03



N SUFFIX
PLASTIC
CASE 738-03



DW SUFFIX
SOIC
CASE 751D-03

ORDERING INFORMATION

SN54LSXXXJ Ceramic
SN74LSXXXN Plastic
SN74LSXXXDW SOIC

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
VCC	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
TA	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
IOH	Output Current — High	54, 74			-3.0	mA
		54, 74			-12 -15	mA
IOL	Output Current — Low	54			12	mA
		74			24	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS245

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter		Limits			Unit	Test Conditions
			Min	Typ	Max		
V _{IH}	Input HIGH Voltage		2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54			0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74			0.8		
V _{T+} -V _{T-}	Hysteresis		0.2	0.4		V	V _{CC} = MIN
V _{IK}	Input Clamp Diode Voltage			-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.4	3.4		V	V _{CC} = MIN, I _{OH} = -3.0 mA
		54, 74	2.0			V	V _{CC} = MIN, I _{OH} = MAX
V _{OL}	Output LOW Voltage	54, 74		0.25	0.4	V	I _{OL} = 12 mA
		74		0.35	0.5	V	I _{OL} = 24 mA
I _{OZH}	Output Off Current HIGH				20	μA	V _{CC} = MAX, V _{OUT} = 2.7 V
I _{OZL}	Output Off Current LOW				-200	μA	V _{CC} = MAX, V _{OUT} = 0.4 V
I _{IH}	Input HIGH Current	A or B, DR or E			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
		DR or E			0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
		A or B			0.1	mA	V _{CC} = MAX, V _{IN} = 5.5 V
I _{IL}	Input LOW Current				-0.2	mA	V _{CC} = MAX, V _{IN} = 0.4 V
I _{OS}	Output Short Circuit Current (Note 1)		-40		-225	mA	V _{CC} = MAX
I _{CC}	Power Supply Current Total, Output HIGH				70	mA	V _{CC} = MAX
	Total, Output LOW				90		
	Total at HIGH Z				95		

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (T_A = 25°C, V_{CC} = 5.0 V, T_{RISE}/T_{FALL} ≤ 6.0 ns)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _{PLH} t _{PHL}	Propagation Delay, Data to Output		8.0 8.0	12 12	ns	C _L = 45 pF, R _L = 667 Ω
t _{PZH}	Output Enable Time to HIGH Level		25	40		
t _{PZL}	Output Enable Time to LOW Level		27	40		
t _{PLZ}	Output Disable Time from LOW Level		15	25	ns	C _L = 5.0 pF, R _L = 667 Ω
t _{PHZ}	Output Disable Time from HIGH Level		15	25		

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



SN54/74LS682
SN54/74LS684
SN54/74LS688

8-BIT MAGNITUDE COMPARATORS
 LOW POWER SCHOTTKY

DESCRIPTION — The SN54LS/74LS682, 684, 688 are 8-bit magnitude comparators. These device types are designed to perform comparisons between two eight-bit binary or BCD words. All device types provide $P=Q$ outputs and the LS682 and LS684 have $P>Q$ outputs also.

The LS682, LS684 and LS688 are totem pole devices. The LS682 has a 20 kΩ pullup resistor on the Q inputs for analog or switch data.

FUNCTION TABLE


TYPE	P=Q	P>Q	OUTPUT ENABLE	OUTPUT CONFIGURATION	PULLUP
LS683	yes	yes	no	open-collector	yes
LS684	yes	yes	no	totem-pole	no
LS685	yes	yes	no	open-collector	no
LS686	yes	yes	yes	totem-pole	no
LS687	yes	yes	yes	open-collector	no
LS688	yes	no	yes	totem-pole	no
LS689	yes	no	yes	open-collector	no

DATA	INPUTS		OUTPUTS	
	P, Q	$\bar{G}, \bar{GT}, \bar{G2}$	P=Q	P>Q
P=Q	L	L	L	H
P>Q	L	L	H	L
P<Q	L	L	H	H
X	H	H	H	H


H = high level, L = low level, X = irrelevant

CONNECTION DIAGRAMS (TOP VIEW)

SN54LS/74LS682/684



SN54LS/74LS688



J Suffix — Case 732-03 (Ceramic)
 N Suffix — Case 738-03 (Plastic)

FAST AND LS TTL DATA

5-319

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS682 • SN54/74LS684 • SN54/74LS688

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T _A	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I _{OH}	Output Current — High	54,74			-0.4	mA
I _{OL}	Output Current — Low	54			12	mA
		74			24	

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V _{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54	2.5	3.5	V	V _{CC} = MIN, I _{OH} = MAX, V _{IN} = V _{IH} or V _{IL} per Truth Table
		74	2.7	3.5	V	
V _{OL}	Output LOW Voltage	54,74	0.25	0.4	V	I _{OL} = 12 mA V _{CC} = V _{CC} MIN, V _{IN} = V _{IL} or V _{IH} per Truth Table
		74	0.35	0.5	V	
I _{IH}	Input HIGH Current	LS682-Q Inputs		20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 5.5 V
			Others		0.1	nA
I _{IL}	Input LOW Current	LS682-Q Inputs		-0.4	mA	V _{CC} = MAX, V _{IN} = 0.4 V
		Others		-0.2	mA	
I _{OS}	Short Circuit Current	-30		-130	mA	V _{CC} = MAX
I _{CC}	Power Supply Current	LS682		70	mA	V _{CC} = MAX
		LS684		65	mA	
		LS688		65	mA	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN5474LS682 • SN5474LS684 • SN5474LS688

AC CHARACTERISTICS: T_A = 25°C

SN54LS/74LS682

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
t _{PLH} t _{PHL}	Propagation Delay, P to $\overline{P} = \overline{Q}$		13 15	25 25	ns	V _{CC} = 5.0 V C _L = 45 pF R _L = 667 Ω
t _{PLH} t _{PHL}	Propagation Delay, Q to $\overline{P} = \overline{Q}$		14 15	25 25	ns	
t _{PLH} t _{PHL}	Propagation Delay, P to $\overline{P} > \overline{Q}$		20 15	30 30	ns	
t _{PLH} t _{PHL}	Propagation Delay, Q to $\overline{P} > \overline{Q}$		21 19	30 30	ns	

SN54LS/74LS684

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
t _{PLH} t _{PHL}	Propagation Delay, P to $\overline{P} = \overline{Q}$		15 17	25 25	ns	V _{CC} = 5.0 V C _L = 45 pF R _L = 667 Ω
t _{PLH} t _{PHL}	Propagation Delay, Q to $\overline{P} = \overline{Q}$		16 15	25 25	ns	
t _{PLH} t _{PHL}	Propagation Delay, P to $\overline{P} > \overline{Q}$		22 17	30 30	ns	
t _{PLH} t _{PHL}	Propagation Delay, Q to $\overline{P} > \overline{Q}$		24 20	30 30	ns	


SN54LS/74LS688

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
-t _{PLH} t _{PHL}	Propagation Delay, P to $\overline{P} = \overline{Q}$		12 17	18 23	ns	V _{CC} = 5.0 V C _L = 45 pF R _L = 667 Ω
t _{PLH} t _{PHL}	Propagation Delay, U to $\overline{P} = \overline{Q}$		12 17	18 23	ns	
t _{PLH} t _{PHL}	Propagation Delay, $\overline{G}, \overline{G1}$ to $\overline{P} = \overline{Q}$		12 13	18 20	ns	

FAST AND LS TTL DATA

5.322

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



J Suffix — Case 632-08 (Ceramic)
N Suffix — Case 646-06 (Plastic)

SN54/74LS02

QUAD 2-INPUT NOR GATE
LOW POWER SCHOTTKY

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER	MIN	TYP	MAX	UNIT
VCC	Supply Voltage	54 74	4.5 4.75	5.0 5.5	V
TA	Operating Ambient Temperature Range	54 74	-55 0	25 125	°C
IOH	Output Current — High	54, 74		-0.4	mA
IOL	Output Current — Low	54 74		4.0 8.0	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V _{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54	2.5	3.5	V	V _{CC} = MIN, I _{OH} = MAX, V _{IN} = V _{IH} or V _{IL} per Truth Table
		74	2.7	3.5	V	
V _{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	I _{OL} = 4.0 mA
		74	0.35	0.5	V	I _{OL} = 8.0 mA
I _{IH}	Input HIGH Current			20	µA	V _{CC} = MAX, V _{IN} = 2.7 V
I _{IL}	Input LOW Current			0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{OS}	Short Circuit Current	-20		-100	mA	V _{CC} = MAX, V _{IN} = 0.4 V
I _{CC}	Power Supply Current Total, Output HIGH Total, Output LOW			3.2	mA	V _{CC} = MAX
				5.4		

AC CHARACTERISTICS: T_A = 25°C

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
t _{PLH}	Turn Off Delay, Input to Output		10	15	ns	V _{CC} = 5.0 V C _L = 15 pF
t _{PHL}	Turn On Delay, Input to Output		10	15	ns	

FAST AND LS TTL DATA

5

7402, LS02, S02 Gates

Quad Two-Input NOR Gate
Product Specification

Logic Products

CURRENT

Logic Products

Logic Products

Logic Products

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
7402	10ns	11mA
74LS02	10ns	2.2mA
74S02	3.5ns	22mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE V _{CC} = 5V ± 5%; T _A = 0°C to +70°C
Plastic DIP	N7402N, N74LS02N, N74S02N
Plastic SO	N74LS02D, N74S02D

FUNCTION TABLE

INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	L

H = HIGH voltage level
L = LOW voltage level

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.


INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74S	74LS
A, B	Inputs	1uI	1SuI	1LSuI
Y	Output	10uI	10SuI	10LSuI


NOTE:

Where a 74 unit load (uI) is understood to be 40µA I_{HI} and -1.6mA I_{LI}, a 74S unit load (SuI) is 50µA I_{HI} and -2.0mA I_{LI}, and 74LS unit load (LSuI) is 20µA I_{HI} and -0.4mA I_{LI}.


PIN CONFIGURATION



LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7402, LS02, S02 Gates

Quad Two-Input NOR Gate
Product Specification

Logic Products

CURRENT

Logic Products

Logic Products

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
7402	10ns	11mA
74LS02	10ns	2.2mA
74S02	3.5ns	22mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE V _{CC} = 5V ±5%; T _A = 0°C to +70°C
Plastic DIP	N7402N, N74LS02N, N74S02N
Plastic SO	N74LS02D, N74S02D

FUNCTION TABLE

INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	L

H = HIGH voltage level
L = LOW voltage level

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.


INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74S	74LS
A, B	Inputs	1uI	1SuI	1LSuI
Y	Output	10uI	10SuI	10LSuI


NOTE:

Where a 74 unit load (uI) is understood to be 40µA I_{PI} and -1.6mA I_{PI}, a 74S unit load (SuI) is 5µA I_{PI} and -2.0mA I_{PI}, and 74LS unit load (LSuI) is 20µA I_{PI} and -0.4mA I_{PI}.


PIN CONFIGURATION



LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL						
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package					
		C	P	M		CF	C	P		M	CF	C		P	M	CF		C	P	M	CF		
T.I.	SN54S02	J	Q						SN541S02	J	Q			SN5402	J	Q			SN54L02	J	Q		
FAIRCHILD	SN74S02	J	Q	ND					SN74LS02	J	Q	ND		SN7402	J	Q	ND		SN74L02	J	Q	ND	
	MC5402/MS5402	ND	Q		FD				MC5402/MS5402	ND	Q		FD	FC1402/FC5402	ND	Q		FD					
MOTOROLA	MC5402/MS5402	ND	Q		FD				MC5402	ND	Q		FD	FC1402/FC5402	ND	Q		FD					
	MC5402/MS5402	ND	Q		FD				MC5402	ND	Q		FD	FC1402/FC5402	ND	Q		FD					
N.S.C.									SN74LS02	J	Q	ND		MC5402	ND	Q		FD					
PHILIPS									DM54LS02	J	Q	ND		DM5402	J	Q	ND		DM54L02	J	Q	ND	
									DM74LS02	J	Q	ND		DM7402	J	Q	ND		DM74L02	J	Q	ND	
SIGNETICS	N74S02								N74LS02					FJH221/7402									
	N74S02								N74LS02					SS402									
SIEMENS														N7402									
														N7402									
FUJITSU														FLH191									
HITACHI									74LS02					MB417									
MITSUBISHI	HO74S02								HO74LS02					HO7402/HO7511									
NEC									M74LS02					MS3202									
TOSHIBA														PB232									
														TD3402A									


Electrical Characteristics SN54LS02/SN74LS02
absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS	°C to 175°C
Recommended operating conditions				
SN54LS02				
Supply voltage V _{CC}	MIN	NOM	MAX	UNIT
High-level output current I _{OH}	4.5	5	5.5	mA
Low-level output current I _{OL}			-400	mA
Operating free-air temperature T _A	-55	125	175	°C


electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP	MAX	UNIT
V _{IH} High-level input voltage			2		V
V _{IL} Low-level input voltage				0.8	V
V _I Input clamp voltage	V _{CC} =MIN, I _I =-18mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} =MIN, V _I =V _{IH} MAX, I _{OH} =MAX	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} =MIN, V _I =2V, I _{OL} =4mA	0.25	0.4		V
I _I Input current at maximum input voltage	V _{CC} =MAX, V _I =7V		0.1		mA
I _{IH} High-level input current	Data inputs, V _{CC} =MAX, V _I =2.7V		20		μA
I _{IL} Low-level input current	Data inputs, V _{CC} =MAX, V _I =0.4V		0.4		mA
I _{OS} Short-circuit output current	V _{CC} =MAX, SALS Family	-20		-100	mA
I _{CCH} Supply current	V _{CC} =MAX, TALS Family	-20		-100	mA
I _{CCL} Supply current	V _{CC} =MAX, Total outputs high		1.6	3.2	mA
I _{CC} Supply current	V _{CC} =5V, Total outputs low		2.8	5.4	mA
I _{PLH} Propagation delay time, low-to-high-level output	V _{CC} =5V, T _A =25°C, Average per gate (50% duty cycle)		0.55		ns
I _{PHL} Propagation delay time, high-to-low-level output	C _L =150pF, R _L =2kΩ		10	15	ns

Schematics (each gate)



Pin Assignments (Top View)



positive logic:
Y = A + B

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC}=5V, T_A=25°C.
♦ Not more than one output should be shorted at a time, and for SN54S/SN74S, duration of output short-circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DESCRIPTION — The SN54LS/74LS273 is a high-speed 8-Bit Register. The register consists of eight D-Type Flip-Flops with a Common Clock and an asynchronous active LOW Master Reset. This device is supplied in a 20-pin package featuring 0.3 inch lead spacing.

- 8-BIT HIGH SPEED REGISTER
- PARALLEL REGISTER
- COMMON CLOCK AND MASTER RESET
- INPUT CLAMP DIODES LIMIT HIGH-SPEED TERMINATION EFFECTS

SN54/74LS273

OCTAL D FLIP-FLOP WITH CLEAR

LOW POWER SCHOTTKY

PIN NAMES

CP Clock (Active HIGH Going Edge) Input
 D₀—D₇ Data Inputs
 MR Master Reset (Active LOW) Input
 Q₀—Q₇ Register Outputs (Note b)

LOADING (Note a)

	HIGH	LOW
CP	0.5 U.L.	0.25 U.L.
D ₀ —D ₇	0.5 U.L.	0.25 U.L.
MR	0.5 U.L.	0.25 U.L.
Q ₀ —Q ₇	10 U.L.	5(2.5) U.L.

NOTES:


- a. 1 TTL Unit Load (U.L.) = 40 μ A HIGH/1.6 mA LOW.
 b. The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

TRUTH TABLE

MR	CP	D _x	Q _x
L	X	X	L
H	J	J	H
H	J	L	L


H = High Logic Level
 L = Low Logic Level
 X = Immaterial

**CONNECTION DIAGRAM
 DIP (TOP VIEW)**



J Suffix — Case 732-03 (Ceramic)
 N Suffix — Case 738-03 (Plastic)

LOGIC DIAGRAM



VCC = Pin 20
 GND = Pin 10
 ○ = Pin Numbers

FAST AND LS TTL DATA

5-231

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS273

FUNCTIONAL DESCRIPTION — The SN54LS/74LS273 is an 8-Bit Parallel Register with a common Clock and common Master Reset.

When the \overline{MR} input is LOW, the Q outputs are LOW, independent of the other inputs. Information meeting the setup and hold time requirements of the D inputs is transferred to the Q outputs on the LOW-to-HIGH transition of the clock input.

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
VCC	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
TA	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
IOH	Output Current — High					
IOL	Output Current — Low	54,74			-0.4	mA
		54 74			4.0 8.0	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
VIH	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
VIL	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
VIK	Input Clamp Diode Voltage		-0.65	-1.5	V	VCC = MIN, IIN = -18 mA
VOH	Output HIGH Voltage	54	2.5	3.5	V	VCC = MIN, IOH = MAX, VIN = VIH or VIL per Truth Table
		74	2.7	3.5	V	
VOL	Output LOW Voltage	54,74	0.25	0.4	V	IOL = 4.0 mA IOL = 8.0 mA VCC = VCC MIN, VIN = VIL or VIH per Truth Table
		74	0.35	0.5	V	
IiH	Input HIGH Current			20	µA	VCC = MAX, VIN = 2.7 V
IiL	Input LOW Current			0.1	mA	VCC = MAX, VIN = 7.0 V
IoS	Short Circuit Current			-0.4	mA	VCC = MAX, VIN = 0.4 V
ICC	Power Supply Current			-100	mA	VCC = MAX
				27	mA	VCC = MAX

FAST AND LS TTL DATA

5-232

เอกสารนี้เป็นเอกสารของบริษัทสงวนลิขสิทธิ์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN5474LS273

AC CHARACTERISTICS: $T_A = 25^\circ\text{C}$, $V_{CC} = 5.0\text{ V}$

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
f_{MAX}	Maximum Input Clock Frequency	30	40		MHz	Fig. 1
t_{PHL}	Propagation Delay, MR to Q Output		18	27	ns	Fig. 2
t_{PLH} t_{PHL}	Propagation Delay, Clock to Output		17 18	27 27	ns	Fig. 1

AC SETUP REQUIREMENTS: $T_A = 25^\circ\text{C}$, $V_{CC} = 5.0\text{ V}$

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
t_w	Pulse Width, Clock or Clear	20			ns	Fig. 1
t_s	Data Setup Time	20			ns	Fig. 1
t_h	Hold Time	5.0			ns	Fig. 1
t_{rec}	Recovery Time	25			ns	Fig. 2

AC WAVEFORMS

CLOCK TO OUTPUT DELAYS,
CLOCK PULSE WIDTH, FREQUENCY,
SETUP AND HOLD TIMES DATA TO CLOCK

MASTER RESET TO OUTPUT DELAY,
MASTER RESET PULSE WIDTH,
AND MASTER RESET RECOVERY TIME




Fig. 1




Fig. 2

DEFINITION OF TERMS:

SETUP TIME (t_s) — is defined as the minimum time required for the correct logic level to be present at the logic input prior to the clock transition from LOW-to-HIGH in order to be recognized and transferred to the outputs.

HOLD TIME (t_h) — is defined as the minimum time following the clock transition from LOW-to-HIGH that the logic level must be maintained at the input in order to ensure continued recognition. A negative HOLD TIME indicates that the correct logic level may be released prior to the clock transition from LOW-to-HIGH and still be recognized.

RECOVERY TIME (t_{rec}) — is defined as the minimum time required between the end of the reset pulse and the clock transition from LOW-to-HIGH in order to recognize and transfer HIGH data to the Q outputs.

FAST AND LS TTL DATA

(Open Collector)

Logic Products

74LS273, S273 Flip-Flops

Octal D Flip-Flops
Product Specification

TYPICAL SUPPLY CURRENT (TOTAL)

8mA

COMMERCIAL RANGE
T_A = 0°C to +70°C
74LS266H

and, see the Signetics Military Products Manual

FEATURES

- Ideal buffer for MOS microprocessor or memory
- Eight edge-triggered D flip-flops
- High speed Schottky version available
- Buffered common clock
- Buffered, asynchronous Master Reset
- Slim 20-pin plastic and ceramic DIP packages
- See '377 for Clock Enable version
- See '373 for transparent latch version
- See '374 for 3-state version

OUTPUT TABLE

74LS
2LSuL
10LSuL

DESCRIPTION

The '273 has eight edge-triggered D-type flip-flops with individual D inputs and Q outputs. The common buffered Clock (CP) and Master Reset (MR) inputs load and reset (clear) all flip-flops simultaneously.

The register is fully edge triggered. The state of each D input, one set-up time before the LOW-to-HIGH clock transition,

TYPE	TYPICAL f _{MAX}	TYPICAL SUPPLY CURRENT (TOTAL)
74LS273	40MHz	17mA
74S273	95MHz	109mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE V _{CC} = 5V ±5%; T _A = 0°C to +70°C
Plastic DIP	N74S273N, N74LS273N
Plastic SOL-20	N74LS273D, N74S273D

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74S	74LS
All	Inputs	1SuL	1LSuL
All	Outputs	10SuL	10LSuL

NOTE:

A 74S unit load (SuL) is 50µA I_{HI} and -2.0mA I_L and a 74LS unit load (LSuL) is 20µA I_{HI} and -0.4mA I_L.


tion, is transferred to the corresponding flip-flop's Q output.

All outputs will be forced LOW independently of Clock or Data inputs by a LOW


voltage level on the MR input. The device is useful for applications where the true output only is required and the Clock and Master Reset are common to all storage elements.

IEEE/IEC


PIN CONFIGURATION



LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)





SN54/74LS373
SN54/74LS374

DESCRIPTION — The SN54LS/74LS373 consists of eight latches with 3-state outputs for bus organized system applications. The flip-flops appear transparent to the data (data changes asynchronously) when Latch Enable (LE) is HIGH. When LE is LOW, the data that meets the setup times is latched. Data appears on the bus when the Output Enable (\overline{OE}) is LOW. When \overline{OE} is HIGH the bus output is in the high impedance state.

OCTAL TRANSPARENT LATCH WITH 3-STATE OUTPUTS;

OCTAL D-TYPE FLIP-FLOP WITH 3-STATE OUTPUT

LOW POWER SCHOTTKY

The SN54LS/74LS374 is a high-speed, low-power Octal D-type Flip-Flop featuring separate D-type inputs for each flip-flop and 3-state outputs for bus oriented applications. A buffered Clock (CP) and Output Enable (OE) is common to all flip-flops. The SN54LS/74LS374 is manufactured using advanced Low Power Schottky technology and is compatible with all Motorola TTL families.

- EIGHT LATCHES IN A SINGLE PACKAGE
- 3-STATE OUTPUTS FOR BUS INTERFACING
- HYSTERESIS ON LATCH ENABLE
- EDGE-TRIGGERED D-TYPE INPUTS
- BUFFERED POSITIVE EDGE-TRIGGERED CLOCK
- HYSTERESIS ON CLOCK INPUT TO IMPROVE NOISE MARGIN
- INPUT CLAMP DIODES LIMIT HIGH SPEED TERMINATION EFFECTS

PIN NAMES

LOADING (Note a)

		LOADING (Note a)	
		HIGH	LOW
D ₀ -D ₇	Data Inputs	0.5 U.L.	0.25 U.L.
LE	Latch Enable (Active HIGH) Input	0.5 U.L.	0.25 U.L.
CP	Clock (Active HIGH going edge) Input	0.5 U.L.	0.25 U.L.
OE	Output Enable (Active LOW) Input	0.5 U.L.	0.25 U.L.
O ₀ -O ₇	Outputs (Note b)	65(25)U.L.	15(7.5) U.L.

NOTES:

- a. 1 TTL Unit Load (U.L.) = 40 μ A HIGH/1.5 mA LOW.
- b. The Output LOW drive factor is 7.5 U.L. for Military and 25 U.L. for Commercial (74) Temperature Ranges. The Output HIGH drive factor is 25 U.L. for Military (54) and 65 U.L. for Commercial (74) Temperature Ranges.

TRUTH TABLE


LS373				LS374			
D _n	LE	\overline{OE}	O _n	D _n	CP	\overline{OE}	O _n
H	H	L	H	H		L	H
L	H	L	L	L		L	L
X	X	H	Z*	X	X	H	Z*

H = HIGH Voltage Level
L = LOW Voltage Level
X = Immaterial
Z = High Impedence

*Note: Contents of flip-flops unaffected by the state of the Output Enable input (\overline{OE})


CONNECTION DIAGRAM DIP (TOP VIEW)

SN54LS/74LS373



CONNECTION DIAGRAM DIP (TOP VIEW)

SN54LS/74LS374




J Suffix — Case 732-03 (Ceramic)
N Suffix — Case 738-03 (Plastic)

NOTE:
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.


SN54/74LS373 • SN54/74LS374

LOGIC DIAGRAMS

SN54LS/74LS373



SN54LS/74LS374



V_{CC} = Pin 20
 GND = Pin 10
 ○ = Pin Numbers

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T _A	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I _{OH}	Output Current — High	54			-1.0	mA
		74			-2.6	
I _{OL}	Output Current — Low	54			12	mA
		74			24	

FAST AND LS TTL DATA

5-272

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

51541/4LS3/3

AC WAVEFORMS




Fig. 1




Fig. 2





Fig. 3

AC LOAD CIRCUIT



*Includes Jip and Probe Capacitance.



Fig. 4

SWITCH POSITIONS

SYMBOL	SW1	SW2
tPHZ	Open	Closed
tPZL	Closed	Open
tPLZ	Closed	Closed
tPHZ	Closed	Closed

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Product Specification
 366A, 367A, 368A
 6A, LS367A, LS368A



	UNIT
	V
-7.0	V
+1	mA
V _{CC}	V
	°C

Logic Products


FEATURES

- 5-bit transparent latch — '373
- 8-bit positive, edge-triggered register — '374
- 3-State output buffers
- Common 3-State Output Enable
- Independent register and 3-State buffer operation

DESCRIPTION

The '373 is an octal transparent latch coupled to eight 3-State output buffers. The two sections of the device are controlled independently by Latch Enable (E) and Output Enable (OE) control gates.

PIN CONFIGURATION



74LS373, 74LS374, S373, S374
 Latches/Flip-Flops

'373 Octal Transparent Latch With 3-State Outputs
 '374 Octal D Flip-Flop With 3-State Outputs
 Product Specification

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
74LS373	19ns	24mA
74S373	10ns	105mA
74LS374	19ns	27mA
74S374	8ns	116mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE V _{CC} = 5V ±5%; T _A = 0°C to +70°C
Plastic DIP	N74LS373M, N74S373N, N74LS374N, N74S374N
Plastic SOL-20	N74LS373D, N74S373D, N74LS374D, N74S374D


NOTE:
 For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE


PINS	DESCRIPTION	74S	74LS
All	Inputs	1LSul	1LSul
All	Outputs	10Sul	30LSul

NOTE:
 Where a 74S unit load (Sul) is 50µA I_{HI} and -2.0mA I_{LI}, and a 74LS unit load (LSul) is 20µA I_{HI} and -0.4mA I_{LI}.

LOGIC SYMBOL



LOGIC SYMBOL (IEEE/EC)



Latches/Flip-Flops

74LS373, 74LS374, S373, S374

The data on the D inputs are transferred to the latch outputs when the Latch Enable (E) input is HIGH. The latch remains transparent to the data inputs while E is HIGH, and stores the data present one set-up time before the HIGH-to-LOW enable transition. The enable gate has hysteresis built in to help minimize problems that signal and ground noise can cause on the latching operation.

The 3-State output buffers are designed to drive heavily loaded 3-State buses, MOS memories, or MOS microprocessors. The active LOW Output Enable (OE) controls all eight 3-State buffers independent of the latch


operation. When OE is LOW, the latched or transparent data appears at the outputs. When OE is HIGH, the outputs are in the HIGH impedance "off" state, which means they will neither drive nor load the bus.

The '374 is an 8-bit, edge-triggered register coupled to eight 3-State output buffers. The two sections of the device are controlled independently; by the Clock (CP) and Output Enable (OE) control gates.


The register is fully edge triggered. The state of each D input, one set-up time before the LOW-to-HIGH clock transition, is transferred

to the corresponding flip-flop's Q output. The clock buffer has hysteresis built in to help minimize problems that signal and ground noise can cause on the clocking operation. The 3-State output buffers are designed to drive heavily loaded 3-State buses, MOS memories, or MOS microprocessors. The active LOW Output Enable (OE) controls all eight 3-State buffers independent of the register operation. When OE is LOW, the data in the register appears at the outputs. When OE is HIGH, the outputs are in the HIGH impedance "off" state, which means they will neither drive nor load the bus.

LOGIC DIAGRAM, '373



LOGIC DIAGRAM, '374



MODE SELECT—FUNCTION TABLE '373

OPERATING MODES	INPUTS			INTERNAL REGISTER	OUTPUTS
	OE	E	D _n		Q ₀ - Q ₇
Enable and read register	L	H	L	L	L
	L	H	H	H	H
Latch and read register	L	L	l	L	L
	L	L	h	H	H
Latch register and disable outputs	H	L	l	L	(Z)
	H	L	h	H	(Z)

↑
CN

↑
CN

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF		
T.I.	SNS4S373	J	D							SNS4LS373	J	D										
	SN74S373	J	D	ND						SN74LS373	J	D	ND									
FAIRCHILD																						
MOTOROLA																						
N.S.C.																						
PHILIPS																						
SIGNETICS																						
SIEMENS																						
FUJITSU																						
HITACHI																						
MITSUBISHI																						
NEC																						
TOSHIBA																						

Electrical Characteristics SN54LS373/SN74LS373

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V _{CC}	2V	Operating free-air temperature range	SNS4LS -55°C to 125°C SN74LS 0°C to 70°C
Input voltage	2V	Storage temperature range	-65°C to 150°C


recommended operating conditions						
		SNS4LS373	SN74LS373	UNIT		
Supply voltage, V _{CC}		MIN 4.5	NOM 5	MAX 5.5	V	
High-level output current, I _{OH}			-1	-2.6	mA	
High-level output voltage, V _{OH}			5.5	5.5	V	
Pulse width, t _{pw}	Clock enable high	15		15	ns	
Setup time, t _{SUTUP}	Clock enable high	15		15	ns	
Hold time, t _{hold}		0		0.1	ns	
Operating free-air temperature, T _A		-55	125	0	70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)						
PARAMETER	TEST CONDITIONS ‡	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _{IK}	Input clamp voltage			-1.5	V	
V _{OH}	High-level output voltage	V _{CC} =MIN, I _{OH} =10mA	2.4	3.1	V	
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, I _{OL} =MAX	0.35	0.5	V	
I _{OH}	Off-state output current, high-level voltage applied	V _{CC} =MAX, V _{IH} =2V, V _O =2.7V		20	µA	
I _{OL}	Off-state output current, low-level voltage applied	V _{CC} =MAX, V _{IH} =2V, V _O =0.4V		-20	µA	
I _I	Input current at maximum input voltage	V _{CC} =MAX, V _I =2V		0.1	mA	
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.7V		20	µA	
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.4V		-0.4	mA	
I _{OS}	Short-circuit output current ‡	V _{CC} =MAX	-30	-130	mA	
I _{CC}	Supply current	V _{CC} =MAX, Output control at 1.5V	LS373	24	40	mA

switching characteristics, V _{CC} =5V, T _A =25°C							
PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f _{max}							MHZ
t _{PLH}	Data	Any 0	C _L = 50pF, R _L = 667Ω. See Notes 2 and 3		12	18	ns
t _{PHL}					12	18	ns
t _{PLH}	Clk. or enable	Any 0			20	30	ns
t _{PHZ}	Output Control	Any 0		18	30	ns	
t _{PZL}				15	28	ns	
t _{PHZ}	Output Control	Any 0	C _L = 50pF, R _L = 667Ω. See Note 3		25	36	ns
t _{PZL}				12	20	ns	
t _{PLZ}	Control	Any 0		15	25	ns	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC}=5V, T_A=25°C.
 § Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.


Pin Assignments (Top View)



LS373, LS73 TRANSPARENT LATCHES			
OUTPUT CONTROL	ENABLE	0	OUTPUT
L	L	L	L
L	L	L	L
L	L	L	L
L	L	L	L

SNS4LS373 (J)
SN54S373 (J) - SN74LS373 (J, N)

LS373, LS73 TRANSPARENT LATCHES




NOTES: 2. Maximum clock frequency is tested with all outputs loaded.
 3. See load circuits and waveforms on page 3-11.
 f_{max} = maximum clock frequency
 t_{PLH} = propagation delay time, low-to-high-level output
 t_{PHL} = propagation delay time, high-to-low-level output
 t_{PZH} = output enable time to high level
 t_{PZL} = output enable time to low level
 t_{PHZ} = output disable time from high level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรตีพิมพ์หรือแจกจ่ายโดยไม่ได้รับอนุญาต
 ไม่ควรตีพิมพ์หรือแจกจ่ายโดยไม่ได้รับอนุญาต

ULN2803A DARLINGTON TRANSISTOR ARRAY

SLRS049 - FEBRUARY 1997

- 500 mA Rated Collector Current (Single Output)
- High-Voltage Outputs ... 50 V
- Output Clamp Diodes
- Inputs Compatible With Various Types of Logic
- Relay Driver Applications
- Compatible with ULN2800A Series




description

The ULN2803A is a monolithic high-voltage, high-current Darlington transistor array. The device consists of eight npn Darlington pairs that feature high-voltage outputs with common-cathode clamp diodes for switching inductive loads. The collector-current rating of each Darlington pair is 500 mA. The Darlington pairs may be paralleled for higher current capability.

Applications include relay drivers, hammer drivers, lamp drivers, display drivers (LED and gas discharge), line drivers, and logic buffers. The ULN2803A has a 2.7-k Ω series base resistor for each Darlington pair for operation directly with TTL or 5-V CMOS devices.


The ULN2803A is offered in a standard 18-pin dual in-line (N) package. The device is characterized for operation over the temperature range of -20°C to 85°C.

logic symbol†



† This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.

logic diagram (positive logic)



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA Information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265


Copyright © 1997, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับข้อมูลเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2803A
DARLINGTON TRANSISTOR ARRAY

SLRS049 - FEBRUARY 1997

schematic (each Darlington pair)




absolute maximum ratings at 25°C free-air temperature (unless otherwise noted)†

Collector-emitter voltage	50 V
Input voltage (see Note 1)	30 V
Continuous collector current	500 mA
Output clamp diode current	500 mA
Total substrate-terminal current	-2.5 A
Continuous dissipation at (or below) 25°C free-air temperature	1150 mW
Operating free-air temperature range, T _A	-20°C to 85°C
Storage temperature range, T _{stg}	-65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds:	260°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. All voltages values, unless otherwise noted, are with respect to the emitter/substrate terminal GND.



ค-27
ULN2803A
DARLINGTON TRANSISTOR ARRAY

SLRS049 – FEBRUARY 1997

electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT	
I_{CEX}	Collector cutoff current	$V_{CE} = 50\text{ V}$, $I_I = 0$, See Figure 1			50	μA	
$I_{I(off)}$	Off-state input current	$V_{CE} = 50\text{ V}$, $I_C = 500\ \mu\text{A}$, $T_A = 70^\circ\text{C}$, See Figure 2	50	65		μA	
$I_{I(on)}$	Input current	$V_I = 3.85\text{ V}$, See Figure 3		0.93	1.3E	mA	
$V_{I(on)}$	On-state input voltage	$V_{CE} = 2\text{ V}$, See Figure 4			2.4	V	
					2.7		
					3		
$V_{CE(sat)}$	Collector emitter saturation voltage	$I_I = 250\ \mu\text{A}$, See Figure 5		0.9	1.1	V	
			$I_C = 100\text{ mA}$		1		1.3
			$I_C = 350\text{ mA}$, See Figure 5		1.3		1.6
I_R	Clamp diode reverse current	$V_R = 50\text{ V}$, See Figure 6			50	μA	
V_F	Clamp diode forward voltage	$I_F = 350\text{ mA}$, See Figure 7		1.7	2	V	
C_i	Input capacitance	$V_I = 0\text{ V}$, $f = 1\text{ MHz}$		15	25	pF	

switching characteristics at 25°C free-air temperature


PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{PLH}	Propagation delay time, low-to-high-level output	$V_S = 50\text{ V}$, $R_L = 163\ \Omega$		130		ns
t_{PHL}	Propagation delay time, high-to-low level output	$C_L = 15\text{ pF}$, See Figure 8		20		
V_{OH}	High-level output voltage after switching	$V_S = 50\text{ V}$, See Figure 9	$V_S - 20$			mV



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PARAMETER MEASUREMENT INFORMATION



- NOTES: A. The pulse generator has the following characteristics: PRR = 12.5 KHz, $Z_O = 50 \Omega$
 B. C_L includes probe and jig capacitance.
 C. $V_{IH} = 3$ V

Figure 9. Latch-Up Test

IMPORTANT NOTICE

Texas Instruments (TI) reserves the right to make changes to its products or to discontinue any semiconductor product or service without notice, and advises its customers to obtain the latest version of relevant information to verify, before placing orders, that the information being relied on is current.

TI warrants performance of its semiconductor products and related software to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are utilized to the extent TI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarily performed, except those mandated by government requirements.

Certain applications using semiconductor products may involve potential risks of death, personal injury, or severe property or environmental damage ("Critical Applications").

TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, INTENDED, AUTHORIZED, OR WARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT APPLICATIONS, DEVICES OR SYSTEMS OR OTHER CRITICAL APPLICATIONS.

Inclusion of TI products in such applications is understood to be fully at the risk of the customer. Use of TI products in such applications requires the written approval of an appropriate TI officer. Questions concerning potential risk applications should be directed to TI through a local SC sales office.

In order to minimize risks associated with the customer's applications, adequate design and operating safeguards should be provided by the customer to minimize inherent or procedural hazards.

TI assumes no liability for applications assistance, customer product design, software performance, or infringement of patents or services described herein. Nor does TI warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or other intellectual property right of TI covering or relating to any combination, machine, or process in which such semiconductor products or services might be or are used.

Copyright © 1996, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบคุณ อาจารย์ วรพงษ์ ตั้งศรีรัตน์ อาจารย์ที่ปรึกษา ที่ช่วยให้คำแนะนำในการทำโครงการนี้ ให้สำเร็จลุล่วงไปได้ด้วยดี

ขอขอบคุณ อาจารย์ภาควิชาวิศวกรรมระบบควบคุมทุกท่าน ที่ให้ความรู้และคำแนะนำ ในด้านการเรียน

ขอขอบคุณ ครอบครัวที่สนับสนุนและให้กำลังใจในการเรียนมาโดยตลอด

ขอขอบคุณ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง สถานที่ให้ความรู้ และประสบการณ์ชีวิตตลอดสี่ปีที่ผ่านมา

ผู้จัดทำ

นายไพโรจน์ เลิศวัฒนมงคล

นายวรวุฒิ ผิวอ่อน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. สุทธิศักดิ์ พงษ์ธนาพาณิชย์, “การใช้โปรแกรม QuickBASIC”, ซีเอ็ด
477 หน้า, 2536
2. บัณฑิต จามรภูติ, “คู่มือการใช้ Protel for Windows”, ซีเอ็ด
239 หน้า, 2540
3. มงคล ทองสงคราม, “เครื่องกลไฟฟ้ากระแสตรง”, รามการพิมพ์
164 หน้า, 2533
4. ศักดิ์ วาสิกะสิน และ ชนก หงส์น้อย, “ดิจิทัล คอมพิวเตอร์ อิเล็กทรอนิกส์”, ซีเอ็ด
343 หน้า, 2537
5. มงคล ทองสงคราม, “ดิจิทัลเบื้องต้น”, วิ.เจ. พรินต์ติ้ง
218 หน้า, 2540
6. ธัชชัย สุมิตร, “รีเลย์ ป้องกันระบบพลังไฟฟ้า”, สมาคมส่งเสริมเทคโนโลยี(ไทย-ญี่ปุ่น)
182 หน้า, 2527
7. สักกริยา ชิตวงศ์, “วิศวกรรมอิเล็กทรอนิกส์”, วิ.เจ. พรินต์ติ้ง
775 หน้า, 2544
8. กิตติ ภัคดีวัฒนกุล และ จำลอง ทรูอดุทธาหะ, “Visual Basic 6 ฉบับโปรแกรมเมอร์”,
เคทีพี คอมพ์ แอนด์ คอนซัลท์, 621 หน้า, 2544

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้