

อุปกรณ์ดิจิทัลสแกนเบ็ด

DIGITAL DATA SCRAMBLE AND DESCRAMBLE



โดย

นายธีรชัย

ตันติปัญญากุล

นายอรุณเดช

บานจิต

นายเอกจิต

ไพศาลเจริญทรัพย์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เลขที่.....  
เลขทะเบียน..... 32603  
กัน, เดือน, ปี..... 18 พ.ค. 2542

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้เพื่อการพาณิชย์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## อุปกรณ์ดิจิทัลสแกนเบล

### DIGITAL DATA SCRAMBLE AND DESCRAMBLE

โดย

นายธีรชัย ตันติปัญญากุล 38014204

นายอรุณเดช บานจิต 38014633

นายเอกจิต ไพศาลเจริญทรัพย์ 38014660

อาจารย์ที่ปรึกษา

รศ.ดร. กอบชัย เดชหาญ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง อปรณ์ดิจิตอลสเกมเบิด

**DIGITAL DATA SCRAMBLE AND DESCRAMBLE**

ผู้จัดทำ

1. นายธีรชัย ตันติปัญญากุล 38014204
2. นายอรุณเดช บานจิต 38014633
3. นายเอกจิต ไพศาลเจริญทรัพย์ 38014660

  
.....อาจารย์ที่ปรึกษา  
( รศ.ดร.กอบชัย เดชหาญ )



## อุปกรณ์คิจิตอลสแกนเบิล

### DIGITAL DATA SCRAMBLE AND DESCRAMBLE

โดย นายธีรชัย คันติปัญญากุล 38014204  
นายอรุณเดช บานจิต 38014633  
นายเอกจิต ไทศาลเจริญทรัพย์ 38014660

อาจารย์ที่ปรึกษา รศ.ดร.กอบชัย เดชหาญ

#### บทคัดย่อ

โครงการนี้ได้จัดทำขึ้น เพื่อการศึกษาและออกแบบวงจรเข้ารหัสสัญญาณคิจิตอลโดย การแปลงสัญญาณให้อยู่ในรูปที่ไม่สามารถเข้าใจได้ ถ้าปราศจากการถอดรหัสหรืออุปกรณ์ถอดที่ ถูกต้องได้ ซึ่งสามารถนำไปใช้ในการส่งสัญญาณคิจิตอลที่ต้องการความปลอดภัยโดยจะทำทั้งเครื่องส่งและเครื่องรับ

#### ABSTRACT

This paper presents scrambling technique by using coding theory. To scramble digital data by converting signal to unpredictable data unless, has descrambling application to convert to real data for using in security transmission. We will design both sending and receiving.

## สารบัญ

	หน้า
บทที่ 1 บทนำ	
บทที่ 2 ทฤษฎีหรือหลักการ	1
2.1 การเข้ารหัสเสียงพูดด้วยวิธีทางดิจิทัล	3
2.2 การเข้ารหัสเสียงพูดด้วยวิธีทางอนาล็อก	4
2.3 วงจรกรองความถี่	9
2.4 วงจรกรองความถี่ต่ำผ่าน	9
2.5 อินเทอร์เกรเตอร์	10
2.6 Differentiator and active high-pass filter	11
2.7 วงจรค่าสมบูรณ	12
2.8 วงจรนับ	16
2.9 ทฤษฎีและการสร้างสัญญาณกลับคืนมา	17
2.10 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล	19
2.11 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก	22
2.12 การเข้ารหัส	25
2.13 การเข้ารหัสด้วยรีจิสเตอร์ n-k ตัว	27
2.14 การคำนวณหาค่าซินโดรมและการตรวจจับรหัสที่ผิด	29
บทที่ 3 การคำนวณและการสร้าง	38
บทที่ 4 ผลการทดลอง	51
บทที่ 5 บทสรุปและวิจารณ์ผลการทดลอง	67
หนังสืออ้างอิง	
กิตติกรรมประกาศ	


## บทที่ 1

### บทนำ

ในช่วงหลายปีที่ผ่านมา ความต้องการที่จะมีระบบการสื่อสารที่มีประสิทธิภาพและความเชื่อถือได้ไว้วางใจได้เพิ่มมากขึ้นอย่างรวดเร็วโดยต้องการประมวลผลข้อมูลแบบอัตโนมัติ (Automatic data processing) สำหรับการติดต่อสื่อสาร ปัญหาใหญ่ที่เกิดขึ้นในระบบส่ง-รับข้อมูลด้วยความเร็วสูงคือรหัสข้อมูลที่รับจะผิดไปจากข้อมูลที่ส่งออกไปหรือเรียกว่าเกิด error ขึ้น ด้วยเหตุนี้การควบคุมรหัสที่ผิดไปของข้อมูลจึงเป็นจุดพื้นฐานที่สำคัญในการออกแบบวิธีการเข้ารหัส (encoding) ระบบการสื่อสารปัจจุบัน ได้นำการเอาเครื่องคอมพิวเตอร์เขามาใช้ในการประมวลผลข้อมูลอย่างอัตโนมัติ ข้อมูลของการสื่อสารจึงอยู่ในรูปลักษณะของรหัสเลขฐานสอง (Binary) ที่มีเลขรหัส “0” กับ “1” แผนผังในการติดต่อสื่อสารด้วยรหัสเลขฐานสองดังในการเข้ารหัสรูปที่ 1.1

ส่วนแรกของระบบการติดต่อสื่อสารในรูปที่ 1.1 คือต้นกำเนิดสัญญาณซึ่งเป็นข้อมูลต้องการใช้ในการติดต่อสื่อสาร สัญญาณจากต้นกำเนิดอาจจะเป็นสัญญาณแบบต่อเนื่องหรือแบบไม่ต่อเนื่อง (Continuous or discrete) ก็ได้ ปกติแล้วสัญญาณถ้าเป็นแบบต่อเนื่องก็จะถูกแซมปลิง (sampling) ให้เป็นสัญญาณแบบไม่ต่อเนื่องเพื่อที่จะได้เข้ารหัสสัญญาณ ช่องสัญญาณ (channel) เป็นตัวกลางของการติดต่อสื่อสารซึ่งอาจจะเป็นสายโทรศัพท์ อากาศรอบตัวในกรณีที่มีการติดต่อสื่อสารทางวิทยุหรือชั้นบรรยากาศสำหรับการติดต่อสื่อสารผ่านดาวเทียม เป็นต้น ในช่องส่งสัญญาณกวนที่เกิดจากมนุษย์สร้างขึ้นมา (natural and man-made noise) อุปกรณ์เข้ารหัสของสัญญาณต้นกำเนิดจะแปลงสัญญาณต้นกำเนิดให้อยู่ในลักษณะของลำดับของสัญญาณ (sequence) ที่ประกอบด้วยตัวเลข “0” และ “1” สัญญาณที่ถูกแปลงจะมีอยู่  $m$  ชุดซึ่งเรียกว่าลำดับของข่าวสาร (information sequence) อุปกรณ์เข้ารหัสของช่องส่งสัญญาณจะแปลงรหัสข้อมูล  $m$  ให้เป็นลำดับของสัญญาณที่ยาวขึ้นและเรียกว่า โค้ดเวิร์ด (codeword) ซึ่งใช้อักษรย่อว่า  $C$  รหัสข้อมูลที่เป็นตัวเลข

ซึ่งมีขบวนการ โดยเสียงจะถูกขยายและตัดเฉพาะช่วงความถี่ต่ำผ่าน หลังจากนั้นจะถูกเปลี่ยนเป็นสัญญาณดิจิทัล และเข้าขบวนการของวงจรเข้ารหัสได้รูปแบบของสัญญาณที่มีความปลอดภัย ส่วนในทางด้านรับ เริ่มที่ขบวนการถอดรหัสสัญญาณเพื่อนำไปสู่การแปลงสัญญาณกลับมาเป็นสัญญาณดิจิทัลโดยผ่าน D/A และจึงส่งผ่านให้กับตัวกรองความถี่ให้ได้เฉพาะสัญญาณอนาลอกที่ต้องการ



รูปที่ 1.1 Block diagram ของระบบการรับ-ส่งที่มีการเข้ารหัสแบบ Digital

การออกแบบ การเข้ารหัสและการถอดรหัสของช่องสัญญาณมักจะคำนึงถึงความต้องการหลักสองประการด้วยกันคือความเร็วของการส่งสัญญาณผ่านระบบสายส่งที่มีสัญญาณรบกวน และความเชื่อถือในการนำสัญญาณ  $m$  กลับคืนจากสัญญาณเอาต์พุทของอุปกรณ์ถอดรหัส


## บทที่ 2

### ประเภทของการเข้ารหัสเสียงพูด

ในการติดต่อสื่อสารในสื่อต่างๆ ที่มีอยู่ นั้นมีจุดประสงค์เพื่อการที่จะสื่อสารให้ถูกต้องรวดเร็ว ลดค่าใช้จ่ายในการเดินทาง แต่ในการติดต่อบางครั้งก็จำเป็นที่จะต้องรักษาข่าวเพื่อป้องกันการรั่วไหล ปัญหาหลักอันหนึ่งที่ผู้ออกแบบเครื่องมือป้องกันต้องคำนึงถึง คือความก้าวหน้าและทันสมัยในการนำเอา เทคนิคใหม่ๆ มาใช้ในระบบสื่อสาร หลายเทคนิคต่างๆ จำเป็นต้องมีขีดจำกัดและกฎข้อบังคับสำหรับการสื่อสารประเภทนั้น ตัวอย่างเช่น การกำหนดย่านความถี่ (bandwidth) ของระบบโทรศัพท์และวิทยุและอีก สิ่งหนึ่งที่ต้องคำนึงถึง คือคุณภาพของเสียงที่ใช้ในระบบสื่อสารนั้น มีความชัดเจนเพียงใด ความชัดเจนของเสียงจะไม่มีทางเพิ่มขึ้น ถ้าระบบการเชื่อมโยงส่งผ่าน (transmission link) ไม่ดีพอการเข้ารหัสข่าวสารเพื่อความถูกต้อง เนื่องจากผลดังกล่าว เป็นการไม่ปลอดภัยสำหรับ ข่าวสารนั้นจึงควรที่จะพิจารณาถึงความเหมาะสมกับการนำไปใช้งานในแต่ละชนิดของเครื่องป้องกันและชนิดของระบบเชื่อมโยงการส่งผ่านที่ใช้ อยู่ การเข้ารหัสเสียงพูด (encrypting speech) แบ่งตามเทคนิคได้ 2 วิธี คือ ทางด้านดิจิทัล (digital) และ อนาล็อก(analog)


#### 2.1 การเข้ารหัสเสียงพูดด้วยวิธีทางดิจิทัล (digital encrypting speech)

จากรูป 2.1 เสียงที่ถูกเปลี่ยน (convert) เป็นสัญญาณดิจิทัล จะอยู่ในรูปของ serial data stream ซึ่งอาจเป็น 64 Kbit/s, 32 Kbit/s, 9.6 Kbit/s, 4.8Kbit/s หรือ 2.4 Kbit/s แต่ ถ้าอัตราความเร็วของบิต (bitrate)ขนาด 9.6 Kbit/s และที่สูงกว่าจะเป็นการเพิ่มแบนด์วิธของสัญญาณทำให้เพิ่มความยุ่งยาก ในการนำไปใช้งาน โดยจะต้องพิจารณาระบบเชื่อมโยงของการส่งผ่าน (transmission link) ที่สามารถตอบสนอง ต่อสัญญาณที่ใช้ได้สำหรับอัตราความเร็วของบิตที่ต่ำกว่า 9.6Kbit/s สามารถที่จะนำมาใช้งานจริง แต่ทั้งนี้ ประสิทธิภาพสัมพันธ์กับการลดรูปแบบของเสียง (Reduction in voice recognition) ซึ่งมีขบวนการที่ยุ่ง ยาก และซับซ้อนต้องใช้อุปกรณ์จำนวนมากและราคาแพง



รูปที่ 2.1 Digital Cipher System





รูปที่ 2.2 Modify Digital cipher System

จากรูป 2.2 เป็นการดัดแปลงโดยเสียงที่ถูกเปลี่ยนเป็นสัญญาณดิจิทัล กลับมาเป็นสัญญาณอนาล็อกโดยผ่าน D/A และจึงส่งผ่านให้กับตัวส่ง (transmitter) ส่วนทางด้านรับก็เพิ่ม A/D เข้าไป

## 2.2 การเข้ารหัสเสียงพูดด้วยวิธีทางอนาล็อก (analog encrypting speech)


มีด้วยกันหลายแบบ เช่น

- 2.2.1 Speech Inversion
- 2.2.2 Band-shift inversion
- 2.2.3 Bandscramble or Bandsplitter
- 2.2.4 Time Element Scramble

ในแต่ละแบบสามารถอธิบายโดยสังเขปได้ดังนี้


### 2.2.1) Speech Inversion

Speech Inversion เป็นสแครมบลิง (scrambling) ความถี่แบบหนึ่งที่อยู่ก้นคี่ สมมติว่ามีสัญญาณเสียงที่มีแบนด์วิดท์จำกัดอยู่ในช่วง 200-3200 Hz ดังในรูป



รูปที่ 2.3 A speech signal band-limited to 200-3000 Hz

ความคิดพื้นฐานของวิธีดังกล่าว เพื่อที่จะเปลี่ยนจากความถี่สูงให้เป็นความถี่ต่ำ และจากความถี่ต่ำเป็นความถี่สูง ความสัมพันธ์นี้ค่อนข้างที่จะเข้าใจง่าย ผลของการเปลี่ยนแปลงสัญญาณดังกล่าวดังแสดงดังรูป 2.4 ระบบดังกล่าวเป็นระบบที่ไม่ซับซ้อนมากนัก การสแครมบลิ่งด้วยวิธีดังกล่าวเป็นระบบที่ไม่ซับซ้อน นักการสแครมบลิ่งด้วยวิธีดังกล่าวจะไม่ปลอดภัยเพราะสามารถที่จะดีสแครมบลิ่ง (Descrambling) ได้โดยรีอินเวอร์ท (Reinvert) แบบลองผิดลองถูก (trial and error) ก็สามารถที่จะได้สัญญาณเดิมกลับมา




รูปที่ 2.4 power density spectrum of inverted speech signal

### 2.2.2) Band-shift Inversion

เป็นการปรับปรุง speech inversion โดยที่สัญญาณที่อยู่ในช่วง 200 -3000Hz จะถูกอินเวอร์ท (invert) และ เลื่อน(shift) แบนด์วิท(1000-4000 Hz) สเปคตรัม (spectrum) ของสัญญาณดังกล่าวแสดงไว้ในรูป 2.5(ก) สัญญาณนี้อยู่นอกแบนด์แตกต่างจากสัญญาณตัวแรก แต่สามารถที่จัดการเอาส่วนที่เกิน 3200 Hz ย้ายมาอยู่ทางด้านปลายความถี่ต่ำ (สังเกตดูว่า ถึงแม้ว่าสัญญาณในรูป 2.5 จะมีขอบเขต (range)

ของความถี่ที่แตกต่างกัน แต่ก็มีแบนด์วิทเท่ากับสัญญาณตัวแรก หลักการของ band-shift inverting ได้แสดงไว้ในรูป 2.5(ข)



รูปที่ 2.5 หลักการของ Bandshift inversion

ตัวอย่างของ Band -shift inversion อันหนึ่ง มีการอินเวอร์ท สัญญาณด้วยความถี่พาหะ (carrier frequency) ที่แตกต่าง โดยการเลื่อน (shift) แบนด์แบบคงที่ทำให้คอมบินเนชัน (Possible Combination) มีจำนวนจำกัด วิธีที่จะเพิ่มคอมบินเนชัน อาจใช้ (pseudo random generator) เป็นตัวเลือกในการเลื่อน (shift) ที่แตกต่างกัน แต่ละแบบให้มีช่วงเวลา (time interval) ประมาณ 10 ถึง 20 ns แล้วจัดลำดับให้สลับสับเปลี่ยนกันไป เป็นลักษณะไซคลิก (cyclic) หลักการอันนี้เรียกว่า Cyclical Band - shift Inversion ทำให้คอมบินเนชันที่เป็นไปได้มากขึ้น


ข้อเสียของ Band-shift Inversion ที่เด่นชัดมีอยู่ 2 ข้อ

- 1) เนื่องจากคอมบินเนชันที่เป็นไปได้ยังไม่มากพอ ทำให้การดีสแครมบลิ่งทำได้โดยการลองผิดลองถูก (trial and error)
- 2) ความสามารถ ความชำนาญ และคุ้นเคยที่จะเข้าใจเสียงที่ถูกสแครมบลิ่ง แล้วแต่คงมีบางส่วนที่การสแครมบลิ่งเปลี่ยนแปลงสัญญาณไปไม่มากนัก ทำให้สามารถที่จะเดาจากบางส่วนของที่เหลืออยู่ได้ ค่อนข้างสูงและจะยิ่งสูงขึ้น เมื่อข้างสารที่ได้ถูกรีอินเวอร์ท (reinvert) ด้วยแล้ว

### 2.2.3 ) Band scrambler

ในกรณีของ Band scrambler หรือ Bandsplitter แบนด์วิทของเสียงพูด (speech bandwidth ) จะแบ่งออกเท่าๆ กันเป็นหลายๆส่วน ซึ่งแต่ละส่วนเรียกว่า แบนด์ย่อย (sub-band) แต่ละแบนด์ย่อยจะถูกสแครมบลิ่ง โดยการสลับลำดับ (Permutation) แบนด์ย่อยเสียใหม่ ในบางระบบอาจจะมีการอินเวอร์ท ในแต่ละแบนด์ด้วย รูป 2.6 แสดงตัวอย่างของ Band scrambler แบบง่ายโดยแบ่งออกเป็น 5 แบนด์ย่อย จากรูปแบนด์ที่ 1,2 และ 5 จะถูกอินเวอร์ทและถูกสลับตำแหน่ง สำหรับตัวอย่างดังกล่าว มีการจัดลำดับที่เป็นไปได้ (possible reorderings) เท่ากับ  $5!$  และมีคอมบินเนชันสำหรับการอินเวอร์ททั้ง 5 ตำแหน่งเท่ากับ  $2^5$  นั้นหมายถึง สามารถมีคอมบินเนชันได้ถึง  $5! * 2^5$  เท่ากับ 3840 แบบแต่ไม่ใช่ทั้งหมดที่สามารถนำไปใช้งานมีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บางส่วนของสัญญาณ ถูกสแครมบ์แล้วมีการเปลี่ยนแปลงสมบรูณ์ (คือไม่สามารถที่จะเข้าใจรายละเอียดได้) ส่วนที่เหลือ ซึ่งเป็นส่วนใหญ่ไม่สามารถนำมาใช้สแครมบ์ เพราะยังพอที่จะเข้าใจความหมายได้อย่างคลุมเครือ



รูปที่ 2.6 Band scrambling technique

2.2.4) Time element scrambling (T.E.S)


การทำงานของ Time Element Scrambler (T.E.S) อาศัยหลักการพื้นฐาน โดยขั้นแรก แบ่งสัญญาณอนาลอกเป็นคาบเวลา (Time period) เท่าๆกันโดยแต่ละส่วนเรียกว่า เฟรม(frame)แล้วแต่ละเฟรมจะถูกแบ่งย่อยออกเป็นคาบเวลาเล็กๆ เรียกว่า เซกเมนต์ ( Segment ) และ ในทุกๆ เฟรมของอินพุตจะสแครมบ์เซกเมนต์เหล่านั้นด้วยวิธีการสลับลำดับ (Permutation) วิธีดังกล่าวอธิบายด้วยแผนภาพการทำงาน (Block diagram) ดังแสดงในรูป 2.7 ซึ่งในที่นี้แต่ละเฟรมจะถูกแบ่งออกเป็น 8 เซกเมนต์



รูปที่ 2.7 Time Element Scrambler

เมื่อจะออกแบบระบบ จำเป็นต้องหาค่าความยาวของเฟรม (Frame length)และความยาวของเซกเมนต์ (Segment length) ที่เหมาะสม จุดสำคัญอยู่ที่สัญญาณภายในหนึ่งเซกเมนต์จะต้องชัดเจนไม่ผิดเพี้ยน (Distorted) และจะต้องทำการกำหนดว่าแต่ละเซกเมนต์ควรครอบคลุมข่าวสาร(Message) เท่าไรซึ่งเป็นการยากที่จะให้ความเหมาะสมได้ ถ้าสมมุติทำให้ทุกเซกเมนต์ มีคาบเวลาแคบพอที่จะเป็นไปได้ โดยที่คาบเอกสารนี้เป็นเอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เวลาดังกล่าวจะต้องไม่ครอบคลุมทั้งคำพูด แต่ทั้งนี้ก็ควรที่จะให้คาบเวลาของเซกเมนต์ที่ยืดหยุ่นได้ โดยขึ้นอยู่กับคุณภาพของสัญญาณ ที่ถูกส่งออกไปคุณภาพจะลดลง ถ้าคาบเวลาของเซกเมนต์น้อยเกินไป ในการเลือกขนาดของเฟรมต้องคำนึงถึงผลเนื่องจากการหน่วงเวลา(Time delay) ที่เกิดขึ้นระหว่างการสแตรมบลิ้งของตัวรับ และการดีสสแตรมบลิ้งของตัวส่งด้วย เพื่อที่จะให้เข้าใจถึงการหน่วงเวลาของระบบ ให้พิจารณารูปจากตัวอย่างให้ความยาวเซกเมนต์เท่ากับ  $T$  วินาที ดังนั้นจะต้องกินเวลาไป  $8T$  วินาที สำหรับ 8 เซกเมนต์ของเสียงพูดเพื่อที่จะ สแตรมบลิ้งโดยการสลับลำดับ และอีก  $8T$  วินาทีสำหรับตัวรับในรูปแสดง ให้เห็นว่าเซกเมนต์ไหนถูกโปรเซส



รูปที่ 2.8 Timing Diagram ของ T.E.S. process

ลักษณะของการหน่วงในระบบนี้ ก็คล้ายกับการหน่วงสัญญาณในการใช้โทรศัพท์ทางไกลข้ามประเทศโดยผ่านดาวเทียมทำให้ผู้ใช้มักเกิดความไม่คุ้นเคยกับเสียงที่ถูกหน่วงไปดังกล่าว ซึ่งในกรณีนี้อาจแก้ไขโดยการลดขนาดของเฟรมลงอีกต่อการทดลองขนาดของเฟรม(frame length) น้อยเกินไปประสิทธิภาพของการสแตรมบลิ้งจะลดลงเหตุผลที่เป็นเช่นนี้สามารถอธิบายได้ดังนี้ คือ สมมติว่า มีเฟรมหนึ่งซึ่งแคบจนกระทั่ง ประกอบไปด้วยเสียงโทนเดียว (single tone) ทำให้การสแตรมบลิ้ง ด้วยการสลับลำดับไม่ดีเท่าที่ควร เพราะหลังจากสแตรมบลิ้งแล้วก็ยังได้เสียงโทนเดียวเช่นเดิม และเฟรมที่แคบจนเกินไปการกระจายเซกเมนต์ทำได้ยาก ด้วยเหตุผลนี้ทำให้เนื้อหาบางส่วน หรือทั้งหมดของข่าวสารได้

## 2.3 วงจรกรองความถี่

ฟิลเตอร์คือวงจรที่ใช้สำหรับกรองสัญญาณให้ความถี่เฉพาะที่ต้องการใช้ผ่านออกมาได้เท่านั้น ส่วนความถี่อื่นๆ ที่ไม่ต้องการผ่านจะถูกลดทอน (attenuate) จนหมดไปวงจรฟิลเตอร์ที่ใช้งานกันมีอยู่ 2 ลักษณะคือ วงจรพาสซีฟ (passive) และแบบแอคทีฟ (active) Passive and Active Filter

2.3.1) วงจรกรองแบบพาสซีฟฟิลเตอร์ ใช้อุปกรณ์พวกที่ไม่ต้องการไฟเลี้ยงวงจร ได้แก่ R,L,C ซึ่งข้อเสียของพาสซีฟฟิลเตอร์อยู่ที่การใช้งานที่ความถี่ต่ำ ทั้งนี้เพราะ L ที่ใช้จะมีค่าสูง การที่ L มีค่าสูงทำให้ต้องใช้ลวดพันจำนวนมาก ทำให้เกิดความคลาดเคลื่อนได้มากเพราะจะมีค่าความต้านทานของลวดเข้ามาเกี่ยวข้อง อาจแก้ไขได้โดยการใช้ลวดขนาดใหญ่ ซึ่งจะทำให้ L นั้นมีขนาดใหญ่และราคาแพงแต่อย่างไรก็ตาม ข้อดีของพาสซีฟนั้นคือ สามารถใช้งานกับ High power level ได้ในขณะที่แอคทีฟฟิลเตอร์นั้นไม่สามารถทำได้

2.3.2) วงจรแอคทีฟฟิลเตอร์ ใช้อุปกรณ์พวกที่ต้องการไฟเลี้ยงได้แก่ OP-AMP และ R,C แอคทีฟฟิลเตอร์สามารถสร้างให้มีขนาดเล็กมากๆ ได้ในรูป Hybrid C ข้อดีที่เห็นได้ชัดเจนของแอคทีฟฟิลเตอร์ได้แก่ มีขนาดเล็ก น้ำหนักเบา มีความถูกต้องของวงจรสูงกว่า ถ้ามีการใช้งานเป็นจำนวนมากจะสามารถสร้างให้ราคาที่ถูก การออกแบบง่ายกว่าพาสซีฟฟิลเตอร์มาก ซึ่งไม่มีปัญหาเรื่องแมตซ์ซิ่งเลยและวงจรมีอัตราขยาย ในขณะที่แบบ Passive มี Loss เกิดขึ้น แต่อย่างไรก็ตาม แอคทีฟฟิลเตอร์ยังไม่สามารถนำไปใช้งานที่ความถี่สูงได้ เช่นย่านความถี่วิทยุ

เมื่อแบ่งตามหน้าที่การทำงานของวงจรฟิลเตอร์ สามารถแบ่งออกได้เป็น 4 ชนิดด้วยกันคือ

- 1) วงจรกรองความถี่ต่ำผ่าน (lowpass filter)
- 2) วงจรกรองความถี่สูงผ่าน (highpass filter)
- 3) วงจรผ่านแถบความถี่ (bandpass filter)
- 4) วงจรกั้นแถบความถี่ผ่าน (bandreject filter, notch filter)


ในที่นี้จะขอกล่าวถึงเฉพาะวงจรที่ใช้ใน ครงงานคือวงจรกรองความถี่ต่ำผ่านและวงจรกรองความถี่สูงผ่าน

### 2.4 วงจรกรองความถี่ต่ำผ่าน


$$A_v = 1 + R_f/R_i$$

ความถี่คัทออฟ

$$f_c = 1/2\pi R_i C_i$$



รูปที่ 2.9 First-order lowpass active filter



รูปที่ 2.10 Second order low-pass filter

2.5 Integrator

Integrator หรือวงจรที่ทำหน้าที่เหมือนการทำอินทิเกรตทางคณิตศาสตร์ ค่า  $V_o$  จะเป็นสัดส่วนกับค่า  $V_s$  จะเป็นสัดส่วนกับค่า  $V_s$  ในช่วงคาบเวลา  $T$  ซึ่งจะสมการเป็น


$$V_o = (1/R_1 C_1) \int_0^T V_s dt = Q/C_1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยคาบเวลาที่อินทิเกรตจะขึ้นอยู่กับสวิตช์  $S_1$  สำหรับวงจรนี้เราอาจจะเอา  $R_1$  ออกจากวงจรก็ได้ ทำให้ได้วงจร Current integrator หรือวงจรอินทิเกรตทางกระแส ซึ่งจะได้สมการเป็น

$$V_o = (1/C) \int_0^T I_s dt = Q/C_1$$


เมื่อ  $Q$  คือจำนวนประจุทั้งหมดที่ถูกลงส่งเข้าวงจรในช่วงคาบเวลา  $T$



รูปที่ 2.11 Integrator

## 2.6 Differentiator and active high-pass filter

Differentiator and active high-pass filter หรือวงจรผ่านความถี่สูง ถ้า  $R_1 = 0$  วงจรนี้จะเป็นวงจรที่ทำหน้าที่ดิฟเฟอเรนเชียลที่เป็นโอเดี่ยล ซึ่งจะทำให้  $V_o = -R_f C_1 (dv_i/dt)$  การใช้  $R_1$  ค่าน้อยๆ จะจำกัดความสามารถในการตอบสนองความถี่สูงของวงจรลงไปแต่จะช่วยลดสัญญาณรบกวน อย่างไรก็ตามในการออกแบบควรจะกำหนดให้ค่าไทม์คอนสแตนต์ของ  $R_1 C_1$  น้อยกว่าคาบเวลาของสัญญาณอินพุต



รูปที่ 2.12 Differentiator and active high-pass filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 2.7 วงจรค่าสมบูรณ์


สิ่งที่ทราบกันคืออยู่แล้วว่าถ้ามีการใส่เครื่องหมายคณิตศาสตร์ ค่าสมบูรณ์ ลงในตัวเลขที่เป็นบวกหรือลบก็ตาม ค่าที่ได้ออกมาจะมีค่าเป็นบวกเสมอ ยกตัวอย่างเช่น  $|+2| = |-2| = +2$  เป็นต้น จุดนี้เองจึงทำให้วงจรฟูลเวฟเรกติไฟเออร์ (full-wave rectifier) มีชื่ออีกอย่างหนึ่งว่า วงจรค่าสมบูรณ์ ลักษณะการทำงานของวงจรชนิดนี้จะแตกต่างจากวงจรสภาพตรงที่ว่า วงจรสภาพจะทำการปล่อยผ่านขั้วไฟฟ้าเพียงขั้วเดียว ขั้วที่เหลือจะทำการสกัดกันเอาไว้แต่สำหรับวงจรฟูลเวฟเรกติไฟเออร์จะทำการผ่านขั้วไฟฟ้าเพียงขั้วเดียว ขั้วที่เหลือจะทำการสกัดกันเอาไว้แต่สำหรับวงจรฟูลเวฟเรกติไฟเออร์จะทำการผ่านขั้วไฟฟ้าขั้วหนึ่ง และทำการแปลงขั้วไฟฟ้าที่เหลือให้กลับทิศกลับขั้วไฟฟ้าที่ปล่อยผ่านไป

### ชนิดของวงจร

วงจรฟูลเวฟเรกติไฟเออร์ที่จะนำเสนอต่อไปนี้มีทั้งหมด 3 วงจรด้วยกัน ชนิดแรกจะเป็นวงจรซึ่งประกอบด้วยออปแอมป์ 2 ตัว ไคโอด 2 ตัว และตัวต้านทานซึ่งมีค่าเท่ากัน 5 ตัว อย่างไรก็ตาม วงจรนี้ให้ค่าความต้านทานอินพุตต่ำ สำหรับวงจรชนิดที่สองจะให้ค่าความต้านทานอินพุตสูงๆ ได้แต่ต้องการตัวต้านทานที่มีค่าเป็นสัดส่วนกัน ไม่ได้เท่ากันหมดเหมือนวงจรแรก และวงจรสุดท้ายจะเป็นการแก้ปัญหาในวงจรทั้งสองชนิดนี้ได้กล่าวมาแล้ว ในเรื่องที่ไม่มีการรวมโหนด (summing node) ที่เป็นกราวด์ให้กับขาอินพุตของออปแอมป์โดยตรง


2.7.1) วงจรฟูลเวฟเรกติไฟเออร์ที่ใช้ตัวต้านทานค่าเท่ากัน หรือวงจรชนิดแรกจะเป็นดังรูปที่ 2.13 จะใช้ตัวต้านทานที่มีค่าเดียวกันทั้งหมดและให้ค่าความต้านทานรวมทางขาอินพุตเท่านั้น  $R$  ในรูป 2.14 แสดงทิศทางกระแสและขั้วแรงดันสำหรับการป้อนอินพุตที่เป็นบวก ไคโอด  $D_p$  จะนำกระแสโดยออปแอมป์ทั้ง A และ B ทำตัวเหมือนอินเวอร์เตอร์ ซึ่งผลการกลับขั้วไปมา 2 ครั้งนี้จะทำให้ได้  $V_o = +E_i$  นั่นเอง

รูปที่ 2.14 แสดงการทำงานเมื่อป้อนอินพุตเป็นลบ ไคโอด  $D_N$  จะทำงานออปแอมป์ B ทำตัวเป็นอินเวอร์เตอร์และกระแสอินพุต  $I$  จะถูกแบ่งคังรูป ค่า  $V_o$  จะมีค่าเป็นบวกเสมอ และรูปที่ 2.15 จะเป็นการแสดงกราฟคุณลักษณะของวงจรชนิดนี้




รูปที่ 2.13 แสดงทิศทางกระแสและแรงดันเมื่อป้อนอินพุตเป็นค่าบวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.14 แสดงทิศทางการกระแสและแรงดัน เมื่อป้อนอินพุตเป็นค่าลบซึ่ง  $D_N$  จะทำงาน ส่งผลให้แรงดันตรงปลายไดโอดตัวนี้ค่าแรงดันไม่เป็นศูนย์เหมือนรูป 2.13




รูปที่ 2.15 รูปคลื่นที่ได้จากวงจรนี้

2.7.2) วงจรฟูลเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง หรือวงจรชนิดที่สองจะมีการต่อวงจรดังรูปที่ 2.16 แหล่งกำเนิดสัญญาณอินพุตจะต่อตรงเข้ากับขานอนอินเวอร์ตติ้งของออปแอมป์เลย รูปที่ 2.16(ก) แสดงการทำงานเมื่อป้อนอินพุตด้วยค่าบวก  $E_i$  และ  $R_1$  จะกำหนดปริมาณกระแสที่จะไหลผ่านไดโอด  $D_p$  สำหรับที่ขาลบของออปแอมป์ทั้งสอง จะถูกป้อนด้วยค่า  $E_i$  ดังนั้นจะไม่มีกระแสไหลผ่าน  $R_2, R_3, R_4$  ดังนั้น  $V_o = E_i$  เนื่องจากแรงดันอินพุตทั้งหมดเป็นบวก(ในที่นี้ออปแอมป์ B จะเสมือนเป็นบัฟเฟอร์)



(ก) เมื่อป้อนสัญญาณอินพุตเป็นบวก  $V_o = +E_i$




(ข) เมื่อป้อนสัญญาณอินพุตเป็นลบ  $V_o = |E_i| = -(E_i)$

รูปที่ 2.16 วงจรฟูลเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง โดย  $R = 10 \text{ k}\Omega$  และ  $2R = 20 \text{ k}\Omega$


เมื่อ  $E_i$  มีค่าเป็นลบดังรูป 2.16 (ข) ค่า  $E_i$  และ  $R_1$  จะกำหนดค่ากระแสให้ไหลผ่านไดโอด  $D_n, R$  ตัวที่ 1 และ 2 เนื่องจาก  $R_1 = R_2 = R_3$  มีค่าเท่ากัน ดังนั้นที่ขั้วแอโนดของไดโอดจะมีค่าเท่ากับ  $2E_i$  หรือ  $-4$  โวลต์ ดังนั้นที่เอาต์พุตของออปแอมป์ B จะมีค่าเป็น  $E_i$  หรือมีค่า  $-2$  โวลต์ ดังนั้นที่เอาต์พุตของ ออปแอมป์ B จะมีค่าเท่ากับ  $|E_i|$  หรือเท่ากับ 2 โวลต์ สำหรับกราฟแสดงคุณสมบัติของวงจรจะเป็นดังรูป 2.15

2.7.3) เรกติไฟเออร์ชนิดอกราวด์เข้ากับขาอินพุตบวก

จากรูปที่ 2.17 เป็นวงจรแปลงไฟสลับเป็นไฟตรง เมื่ออินพุตเป็นบวกในรูปที่ 2.17 (ก) ออปแอมป์ A จะทำการอินเวิร์ทหรือกลับขั้ว  $E_i$  ส่วนออปแอมป์ B จะทำการรวมเอาต์พุตของ A กับค่า  $E_i$  ซึ่งจะให้ค่าเอาต์พุตเป็น  $V_o = E_i$  และเมื่อป้อนอินพุตที่เป็นลบให้กับวงจรดังรูปที่ 2.17 (ข) ออปแอมป์ B จะทำการอินเวิร์ทหรือกลับขั้วของ  $-E_i$  ให้เป็น  $+E_i$  แทน




(ก) เมื่ออินพุตเป็นบวก ออปแอมป์ A และ B จะกลับขั้ว  $E_i$  ซึ่งจะได้  $V_o = E_i$



(ข) เมื่ออินพุตเป็นลบ ออปแอมป์ A จะไม่ทำหน้าที่เรกติไฟหรือกลับขั้ว แต่ออปแอมป์ B จะทำหน้าที่นี้เองซึ่งจะได้  $V_o = E_i$  เช่นกัน

รูปที่ 2.17 วงจรค่าสมบรูณ์ชนิดต่อกราวด์เข้ากับขาอินพุตบวกของออปแอมป์ทุกตัว โดย  $R = 20\text{ k}\Omega$




รูปที่ 2.19 ผลที่ได้จากการรวมวงจรทั้งหมดเข้าด้วยกัน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เพื่อการศึกษาเท่านั้น เมื่อผู้เอาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.8 วงจรนับ

วงจรรนับปกติจะประกอบด้วยวงจรฟลิปฟล็อปจำนวนหลายๆตัว นำมาต่อเข้าด้วยกันซึ่งการต่อมี 2 แบบ คือต่อให้วงจรรนับแบบเข้าจังหวะ (Synchronous counter) และอีกแบบคือวงจรรนับแบบไม่เข้าจังหวะ (asynchronous counter) หรือเรียกอีกอย่างหนึ่งว่า วงจรรนับแบบริปเปิ้ล (ripple counter) ในขณะที่เดียวกันอาจแบ่งการนับออกได้เป็น 2 แบบ คือวงจรรนับขึ้น (up counter) หมายถึง วงจรที่มีการนับเรียงลำดับจากน้อยไปหามาก โดยพิจารณาจากเลขฐานสอง เช่น วงจรรนับ 4 บิตเริ่มนับจาก 0000 ไปจนถึง 1111 ในทางตรงกันข้ามถ้าวงจรรเริ่มนับจากมากไปหาน้อยเช่น เริ่มนับจาก 1111 ไป 0000 เราเรียกวงจรนี้ว่าวงจรรนับลง (down counter) แต่ในที่นี้จะขอกล่าวถึงเฉพาะที่ใช้ในโครงการนี้ คือ วงจรรนับแบบอะซิงโครนัส



รูปที่ 2.19 ก แสดงวงจรรนับเลขฐานสองขนาด 4 บิต(ถ้าอินพุต J และ K เป็น 1 ตลอด ) อธิบายการทำงานได้ดังนี้

D	C	B	A	Number of clock pulses
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15
0	0	0	0	16
0	0	0	1	17
0	0	1	0	18
0	0	1	1	19
0	1	0	0	20
0	1	0	1	21

รูปที่ 2.19 ข ตารางการนับของวงจรรนับ

- 1) อินพุต CLK ของฟลิปฟล็อป A เท่านั้นที่ได้รับสัญญาณคล็อกดังนั้นรูปคลื่นเอาต์พุตของ ฟลิปฟล็อป A จะที่ออกเกิด (เปลี่ยนสภาวะเป็นตรงกันข้าม) ทุกครั้งที่สัญญาณคล็อกเปลี่ยนจากสถานะสูงเป็นสถานะต่ำ
- 2) เอาต์พุตปกติของฟลิปฟล็อป A เป็นอินพุต CLK ของฟลิปฟล็อป B ดังนั้น รูปคลื่นเอาต์พุตของ ฟลิปฟล็อป B จะที่ออกเกิดทุกครั้งี่เอาต์พุตของฟลิปฟล็อป A เปลี่ยนจาก 1 เป็น 0 ในทำนองเดียวกันรูป คลื่นเอาต์พุตของฟลิปฟล็อป C จะที่ออกเกิดเมื่อเอาต์พุตของฟลิปฟล็อป B เปลี่ยนจาก 1 เป็น 0 และรูปคลื่น เอาต์พุตฟลิปฟล็อป D จะที่ออกเกิดเมื่อเอาต์พุตฟลิปฟล็อป C เปลี่ยนจาก 1 เป็น 0
- 3) จากตาราง 2.19(ข) แสดงลำดับของสภาวะเลขฐานสองของเอาต์พุต ฟลิปฟล็อป ถ้ากำหนดให้เอาต์พุต ของฟลิปฟล็อป D, C, B, A แสดงจำนวนเลขฐานสอง โดย D เป็น MSB และ A เป็น LSB จะได้ลำดับการ นับเลขฐานสองจาก 0000 ถึง 1111

1) หลังจากสัญญาณคล็อกที่ 15 ปรากฏขึ้นแล้วฟลิปฟล็อปของวงจรมันจะแสดงสภาวะ 1111 นั่นคือ วงจรมันทำการนับครบรอบ และเมื่อสัญญาณคล็อก ที่ 16 ปรากฏวงจรมันจะนับย้อนกลับเป็น 0000 จาก นั้นจึง เริ่มนับใหม่การทำงานของวงจรมันชนิดนี้ มีลักษณะเป็นระลอกหรือรีปเปิ้ล กล่าวคือ รูปคลื่นเอาต์ พุตของฟลิปฟล็อปแต่ละตัวคือเข้ากับอินพุต CLK ของฟลิปฟล็อปตัวถัดไปวงจรมันประเภทนี้จึงเรียกว่า วงจรมัน แบบรีปเปิ้ลหรือเรียกวงจรมันแบบอะซิงโครนัส

## 2.9 ทฤษฎีและการสร้างสัญญาณกลับคืนมา

ในควิสต์ได้เสนอทฤษฎีบทไว้ว่า ถ้ามีสัญญาณอนาลอกที่มีสเปกตรัมสูงสุดจำกัดที่ค่าหนึ่ง สามารถสร้างสัญญาณพัลส์ที่มีข่าวสารของสัญญาณอนาลอกเดิมให้กลับคืนมาได้

ถ้าความถี่สูงสุดของสัญญาณอินพุตเป็น  $f_0$  และความถี่ที่ใช้ในการแซมปลิงเป็น  $f_s$  เมื่อ  $f_s \geq 2f_0$  วงจรกรองความถี่ต่ำทางค่านรับจะขจัดองค์ประกอบความถี่มากกว่า  $f_0$  ออกทำให้ง่ายต่อการนำสัญญาณ เดิมกลับคืนมา

ตามที่ได้อธิบายมานี้การอธิบายทฤษฎีการแซมปลิงอย่างกว้างๆ และในขณะที่เดียวกันเพื่อให้เข้าใจ ทฤษฎีมากยิ่งขึ้น สามารถที่จะพิสูจน์ให้เห็นในรูปสมการทางคณิตศาสตร์

$$\text{สมมติว่า } g(t) = \int_{-\infty}^{\infty} G(f)e^{j2\pi ft} df \quad (1)$$

เนื่องจาก  $G(f)$  ถูกจำกัดแถบความถี่ให้มีค่าระหว่าง  $|f| \leq f_0$  ดังนั้นจึงเขียนสมการ ได้ดังนี้

$$g(t) = \int_{-f_0}^{f_0} G(f) e^{j2\pi ft} df \quad (2)$$

ดังนั้นค่า  $g(t)$  ที่ทุกๆ  $t = n / 2f_0$  คือ

$$g(n/2f_0) = \int_{f_0}^f G(f) e^{j2\pi f(n/2f_0)} df \quad (3)$$

สามารถแสดง  $G(f)$  ในรูปของอนุกรมฟูเรียร์ได้ดังนี้

$$G(f) = \sum_{n=-\infty}^{\infty} C_n e^{-j2\pi f(n/2f_0)} \quad (4)$$

$$\begin{aligned} \text{ในที่นี้ } C_n &= \frac{1}{2f_0} \int_{f_0}^f G(f) e^{j2\pi f(n/2f_0)} df \\ &= \frac{1}{2f_0} g(n/2f_0) \end{aligned} \quad (5)$$

แทนค่า (5) ลงใน (4) จะได้

$$G(f) = \sum_{n=-\infty}^{\infty} \frac{1}{2f_0} g(n/2f_0) e^{-j2\pi f(n/2f_0)} \quad (6)$$

แทนค่าสมการ (6) ในสมการ (1) แล้วคำนวณต่อจะได้

$$\begin{aligned} g(t) &= \int_{-\infty}^{\infty} G(f) e^{j2\pi ft} df \\ &= \int_{-f_0}^{f_0} \sum_{n=-\infty}^{\infty} g(n/2f_0) e^{-j2\pi f(n/2f_0)} e^{j2\pi ft} df \\ &= \frac{1}{2f_0} \sum_{n=-\infty}^{\infty} g(n/2f_0) \int_{-f_0}^{f_0} e^{j2\pi f(t-n/2f_0)} df \\ &= \sum_{n=-\infty}^{\infty} \{ g(n/2f_0) \} \{ \sin \pi(2f_0 t - n) / \pi(2f_0 t - n) \} \quad (7) \end{aligned}$$


เทอมที่ 1 แสดงค่าแอมพลิจูดของสัญญาณเดิม  $g(t)$  ที่แซมปลิงทุกๆ  $1/2 f_0$  วินาที กล่าวคือเป็น ขบวนการพัลส์ PAM ที่มีระยะห่างกันทุกๆ  $1/2 f_0$  วินาที

สำหรับเทอม 2 แสดงคุณสมบัติของ ideal lowpass filter (ILPF) :ซึ่งมีคัทออฟ  $f_0$  ฟังก์ชัน  $\sin x/x$  ถูก เรียกว่าแซมปลิงฟังก์ชัน สรุปคือ ถ้าแซมปลิง สัญญาณอนาลอก  $g(t)$  ด้วยอัตรา 2 เท่าของความถี่สูงสุด ของมันแล้วสามารถสร้างสัญญาณเดิมใหม่ ได้อย่างสมบูรณ์หลังจากแซมปลิงพัลส์ได้ผ่าน ILPF ไปแล้ว

### 2.10 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (Analog to Digital Converter)

วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลใช้งานในหลายๆ งานที่ต้องการแปลงรูป สัญญาณอนาลอกให้เป็นสัญญาณดิจิทัลเพื่อให้เหมาะสมในการประมวลโดยระบบดิจิทัล วิธีการที่นิยม ใช้กันทั่วไปมีอยู่ด้วยกัน 2 วิธีคือ

2.10.1 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลที่ควบคุมด้วยนับ (Counter-Controlled A/D converters) วิธีแปลงสัญญาณอนาลอกเป็นดิจิทัล แบบควบคุมด้วยนับแสดงดังรูปที่ 2.20 ซึ่งประกอบด้วย 3 ส่วนคือวงจรรนับ วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (Analog Comparator)




รูปที่ 2.20 Counter - Controlled A/D Converter

การทำงานของวงจรแปลงชนิดนี้ จะเริ่มเมื่อวงรอบของวงจรรนับถูกรีเซตเป็นศูนย์ ทำให้เอาต์พุตของวงจร D/A  $V_b=0$  ซึ่งเป็นอินพุตหนึ่งของคอมพาราเตอร์ ส่วนอีกอินพุตหนึ่งจะได้จากสัญญาณอนาลอกซึ่ง ป้อนผ่านวงจรแซมปลิงแอนด์โฮลด์ (Sampling and hold) คือ  $V_a$  ทำให้  $V_a$  มีค่ามากกว่า  $V_b$  จึงทำให้ได้ค่า เอาต์พุตของคอมพาราเตอร์เป็น 1 และจะไปกระตุ้นให้แอนด์เกตทำงาน ตามสัญญาณนาฬิกาเข้าสู่วงจรร นับ จะทำให้วงจรรนับทำการนับขึ้นโดยเริ่มนับตั้งแต่ศูนย์ ซึ่งการนับแต่ละครั้งจะทำให้แรงดัน  $V_b$  จะเพิ่ม ขึ้นครั้งละ 1 โวลต์ ดังแสดงใน รูปที่ 8 การนับจะต่อเนื่องไปจนกระทั่งแรงดันที่เกิดขึ้นจากการนับนั้นมีค่า เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เกินสัญญาณอนาล็อก  $V_a$  ซึ่งจะทำให้เอาต์พุตของคอมพาราเตอร์ตกลงเป็นศูนย์จะทำให้แอนด์เกตมี เอาต์พุตเป็นศูนย์ วงจรนับก็จะหยุดการนับเอาต์พุตที่ได้จากการนับคือ 0101 คือมีค่า 5V. ดังนั้น จะทำให้เราสามารถแปลงสัญญาณอนาล็อกที่เข้ามาเป็นสัญญาณดิจิตอลได้



รูปที่ 2.21 รูปคลื่นของ Counter - Controlled A/D Converter

ในวงจรแปลงสัญญาณแบบควบคุมตัวนับนั้น สัญญาณอนาล็อกจะเป็นไปอย่างช้าๆ เราสามารถเพิ่มความเร็วของขบวนการทำงาน โดยใช้วิธีการของวงจร Successive-Approximation D/A Converter ดังแสดงดังรูปที่ 2.22 ซึ่งวิธีการนี้จะใช้วิธีเปรียบเทียบแรงดัน  $V_a$  ที่เข้ามา กับแรงดัน  $V_b$  เหมือนกัน แต่เป็นการประมาณค่าหากมีค่ามากกว่าจะได้เอาต์พุต เป็น 1 ถ้าน้อยกว่าจะเป็น 0 ก็จะได้ค่าตามตัวอย่างในตาราง




รูปที่ 2.22 วงจร Successive - Approximation A/D Converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.10.2 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบ Flash

วงจรแปลงสัญญาณชนิดนี้จะเป็นที่นิยมใช้กันมากดังแสดงดังรูปที่ 2.23 การทำงานของวงจรสามารถอธิบายได้โดยใช้วงจร 3 บิต A/D ซึ่งใช้ความต้านทานต่อกันเป็นแบบ Divider - network ซึ่งจะทำให้แรงดันอ้างอิงของคอมพาราเตอร์ C1-C7 มีความแตกต่างกันไปคอมพาราเตอร์ C1-C7 จะใช้เป็นตัวเปรียบเทียบกับสัญญาณ อินพุตที่เข้ามาซึ่งเป็นสัญญาณอนาลอก ในที่นี้  $V_x$  ซึ่งเป็นสัญญาณอนาลอกจะอยู่ระหว่าง  $-V_0/14V$  และ  $15V_0/14V$  การเปรียบเทียบสัญญาณอนาลอกแสดงได้ในตารางที่ 2 เอาท์พุทของวงจรคอมพาราเตอร์จะส่งต่อไปยัง D ฟลิปฟลอปซึ่งทำหน้าที่เป็นรีจิสเตอร์ แล้วจึงส่งผ่านไปยังวงจร Decoder เพื่อทำให้เป็นสัญญาณดิจิทัล



รูปที่ 2.23 วงจรแปลงสัญญาณ A/D Flash

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input Analog Voltage		Comparator Output							Output Logic		
Va>	Va<	C1	C2	C3	C4	C5	C6	C7	MSB		LSB
-V0/14	V0/14	1	1	1	1	1	1	1	1	1	1
V0/14	3V0/14	1	1	1	1	1	1	1	1	1	0
3V0/14	5V0/14	0	0	1	1	1	1	1	1	0	1
5V0/14	7V0/14	0	0	0	1	1	1	1	1	0	0
7V0/14	9V0/14	0	0	0	0	1	1	1	0	1	1
9V0/14	11V0/14	0	0	0	0	0	1	1	0	1	0
11V0/14	13V0/14	0	0	0	0	0	0	1	0	0	1
13V0/14	15V0/14	0	0	0	0	0	0	0	0	0	0

ตารางที่ 1

### ค่าความละเอียดและความเที่ยงตรง

ค่าความความละเอียดของตัวแปลงสัญญาณอนาลอกเป็นดิจิทัลถูกอธิบายเป็นระยะห่างขีงน้อยเท่าไร ค่าความละเอียดขีงสูงขี้น โดยค่าความละเอียดแปรผันตรงกับจำนวนบิตเอาต์พุท

## 2.11 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (Digital to Analog Converters)

ในปัจจุบันนี้ วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก มีอยู่หลายแบบที่ใช้งานกันซึ่งมีความจำเป็นมากในระบบโทรคมนาคมในปัจจุบัน ที่เกี่ยวข้องกับการเปลี่ยนรูปแบบของสัญญาณแต่ละชนิด มีข้อมูลหลายรูปแบบที่แตกต่างกันจะต้องใช้การเชื่อมต่อระหว่างอุปกรณ์ที่เป็นอนาลอกกับอุปกรณ์ที่เป็นดิจิทัล อย่างเช่นการตรวจสอบการสื่อสารข้อมูลระยะไกล การสื่อสารด้วยสัญญาณภาพและสัญญาณเสียง ซึ่งในที่นี้จะพิจารณาวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกที่ใช้กันทั่วไป

### 2.11.1 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกแบบ Weighted - Resistor

วงจร D/A Converter แบบนี้แสดงได้ในรูปที่ 1 ซึ่งจะใช้ความต้านทานนำมาต่อร่วมกับออปแอมป์โดยในที่นี้จะแปลงจากจำนวนดิจิทัล 4 บิตไปเป็นแรงดันของลอจิกแต่ละบิตแทนด้วย  $A_3, A_2, A_1, A_0$  ตามลำดับโดยจะใช้ไอเล็กทรอนิกส์สวิตช์  $S_3, S_2, S_1, S_0$  ทำหน้าที่ตัดต่อวงจร เมื่อ  $A$  มีสถานะของลอจิกเป็น 1 สวิตช์  $S$  จะต่อกับแรงดันอ้างอิง  $V_s$  แต่ถ้า  $A$  มีสถานะลอจิกเป็น 0 สวิตช์  $S$  จะต่อกับกราวด์ความต้านทาน  $R_0 - R_3$  ทำหน้าที่ขั้งนำหนักของเลขไบนารีแต่ละบิต ดังแสดงได้ดังนี้

$$\begin{aligned}
 \text{LSB} \quad R_0 &= R/2^0 = R \\
 R_1 &= R/2^1 = R/2 \\
 R_2 &= R/2^2 = R/4 \\
 \text{MSB} \quad R_3 &= R/2^3 = R/8
 \end{aligned} \tag{1}$$

เมื่อ  $R$  คือ ความต้านทานซึ่งสามารถเลือกเพื่อที่จะกำหนดระดับอิมพีแดนซ์ ของวงจร

ในการหาความสัมพันธ์เอาต์พุตของสัญญาณอนาล็อก  $V$  ที่เอาต์พุตของออปแอมป์กับสัญญาณดิจิทัลที่เป็นอินพุตจะสามารถหาได้จากสมการที่ 2

$$I_s = V_R(A_3/R_3 + A_2/R_2 + A_1/R_1 + A_0/R_0) \quad (2)$$

จากสมการที่ (1) แทนในสมการที่ (2) จะได้

$$I_s = V_R R (2^3 A_3 + 2^2 A_2 + 2^1 A_1 + 2^0 A_0) \quad (3)$$

เมื่อ  $A=1$  ทำให้  $S_i$  ถูกต้องกับ  $V_R$  และถ้า  $A_i=0$  สวิตช์  $S_i$  จะต่อกับกราวด์ สมการ(3)จะแสดงให้เห็นว่าค่าที่ได้ของ  $I$  จะเป็นอัตราส่วนโดยตรงกับจำนวนไบนารี  $A_3A_2A_1A_0$  ตัวอย่างเช่น ถ้าอินพุต  $A_3A_2A_1A_0=1111$  จะได้  $I_s = 15V/R$  ขณะที่ถ้า  $A_3A_2A_1A_0=0110$  จะได้  $I_s = 6Vs/R$  ดังนั้นแรงดันเอาต์พุต  $V_o$  จะได้

$$V_o = I_F R_F = -I_F R_F = R_F V_R / R (2^3 A_3 + 2^2 A_2 + 2^1 A_1 + 2^0 A_0) \quad (4)$$

ดังนั้น จะเห็นว่าแรงดันเอาต์พุตจะเป็นสัดส่วนโดยตรงกับค่าตัวเลขของอินพุตที่เป็นเลขไบนารี

### 2.11.2 วงจรแปลงสัญญาณ D/A แบบ R-2R Ladder

วงจรแปลงสัญญาณ D/A แบบ R-2R Ladder แสดงในรูปที่ 2.24 จึงไม่ต้องการความกว้างของย่านความต้านทานมากนัก วงจรนี้จะใช้ค่าความต้านทานเพียง 2 ค่าเท่านั้น คือ  $R$  กับ  $2R$  ซึ่งเป็นข้อดีของวงจรระบบนี้ ทำให้สามารถสร้างความต้านทานให้อยู่ในโครงสร้างสำเร็จได้ดังรูปที่ 2.24

เราสามารถอธิบายการทำงานของวงจรได้ดังนี้คือ ในรูปที่ 2 ถ้าให้สวิตช์ทั้งหมดต่อกับกราวด์ ยกเว้นสวิตช์  $S_0$  จากทฤษฎีของเทวินิน จะได้วงจรดังแสดงในรูปที่ 4 ซึ่งความต้านทานเทวินินได้จะมีค่า  $3R$  ส่วนแรงดันเทวินินจะได้  $V_R/16$  แต่หากสวิตช์  $S_1$  ต่อกับ  $V_R$  ส่วนสวิตช์ต่อลงกราวด์ เราก็จะได้ความต้านทานเทวินินมีค่า  $3R$  เช่นกัน ส่วนแรงดันเทวินินจะได้  $V_R/8$  และเมื่อเปลี่ยนเป็นสวิตช์  $S_2$  หรือ  $S_2$  ต่อกับ  $V_R$  บ้างก็จะได้ความต้านทานเทวินินเท่ากับ  $3R$  ส่วนแรงดันเทวินินจะมีค่า  $V_R/4$  และ  $V_R/2$  ตามลำดับดังนี้ เราสามารถสรุปได้ว่า  $V_o$  ของวงจรรูปที่ 2.24 จะมีค่าดังสมการ (5)


$$V_o = -R_F V_R / 3R (S_3/2^1 + S_2/2^2 + S_1/2^3 + S_0/2^4) \quad (5)$$

หรือ

$$V_o = -R_F V_R / 48R (2^3 S_3 + 2^2 S_2 + 2^1 S_1 + 2^0 S_0) \quad (6)$$

ความละเอียดและความเที่ยงตรงของวงจรกำหนดโดยการเปลี่ยนแปลงที่น้อยที่สุดของแรงดันเมื่อจำนวนบิตของเลข ไบนารีเปลี่ยนไป ตัวอย่างเช่น เมื่อใช้สัญญาณดิจิทัล 4 บิตจะได้ LSB มีค่า  $1/16$  หมายความว่า ค่าที่เพิ่มขึ้นน้อยที่สุดคือ  $1/16$  ของแรงดันอ้างอิง  $V_R$  สมมติให้  $V_R = 16V$  และ  $R_F = 3R$  LSB จะมีค่า  $1/16$  ซึ่งหนึ่งหน่วยจะทำให้แรงดันเอาต์พุตเปลี่ยนไปที่ละ 1 โวลต์ ถ้าสวิตช์ต่อกับตัวนับ 4 บิตนับตั้งแต่ 0-15 (0000-1111) เอาต์พุตของวงจรแปลงสัญญาณจะเปลี่ยนไป ดังรูปที่ 5 ซึ่งสามารถคำนวณเปอร์เซ็นต์ของความละเอียดได้ดังนี้คือ  $(1/16)(100) = 6.25$  เปอร์เซ็นต์ ถ้าหากเราต้องการความละเอียดมากขึ้นจะต้องเพิ่มจำนวนบิตให้มากขึ้น เช่น เราใช้จำนวนสัญญาณดิจิทัลเท่ากับ 10 บิต จะทำให้ความละเอียดดีขึ้นโดยเปอร์เซ็นต์ของความละเอียดเท่ากับ  $(1/1024)(100)$  ประมาณ 0.1 เปอร์เซ็นต์ ถ้าวจรแปลงชนิดนี้ให้  $V_R = 16V$  ความละเอียดของแรงดันจะมีค่าประมาณ 16 mv


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 แสดงความสัมพันธ์ระหว่างสัญญาณดิจิทัลกับสัญญาณอนาลอก

สำหรับคุณสมบัติอีกอย่างหนึ่งของวงจร D/A Converter คือความแน่นอนของการแปลงสัญญาณ ซึ่งขึ้นอยู่กับความแตกต่างระหว่างแรงดันอนาลอกจริงกับเอาต์พุตที่ได้กล่าวมาแล้ว โดยเกิดขึ้นเนื่องจากความแน่นอนของค่าความต้านทานใน ladder และแรงดันอ้างอิง

ในทางปฏิบัติเราใช้ BJT หรือ FET มาทำหน้าที่เป็นสวิตช์อิเล็กทรอนิกส์ ดังแสดงดังรูปที่ 2.25 ซึ่งเป็นวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกที่ใช้ FET ทำหน้าที่เป็นสวิตช์อิเล็กทรอนิกส์



รูปที่ 2.25 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกด้วย FET สวิตช์

## 2.12 การเข้ารหัส

### 2.12.1) บล็อกโค้ดเชิงเส้น (Linear Block Code)

ถ้าสมมติว่าข่าวสารที่ส่งออกมาจากต้นกำเนิดอยู่ในรหัสของเลขฐานสอง ก็เป็นชุดรหัสของเลขฐานสอง (Sequence of binary digits) กระบวนการเข้ารหัสจะประกอบด้วยขั้นตอนพื้นฐาน 2 ขั้นตอนคือ

1. แบ่งชุดลำดับของสัญญาณออกเป็นบล็อกข่าวสาร (Message block) ต่างๆ แต่ละบล็อกประกอบด้วยรหัสข่าวสารอยู่  $k$  บิต

2 ทำการเข้ารหัสโดยการแปลงชุดลำดับของรหัสแต่ละบล็อกให้เป็นชุดลำดับของรหัสที่ยาวขึ้นกว่าเดิมเป็น  $n$  บิต ( $n > k$ ) ซึ่งบล็อกของสัญญาณใหม่นี้เรียกว่า โค้ดเวด (Code word) เนื่องจากแต่ละบล็อกข่าวสารจะประกอบด้วยรหัส  $k$  บิต ดังนั้นจึงมีรหัสของข่าวสารที่แตกต่างกัน  $2^k$  ชุดหรือพูดง่ายกว่ามี  $2^k$  โค้ดเวดที่แตกต่างกัน

### 2.12.2) ลักษณะของไซคลิกโค้ด(Cyclic Code)

รหัสเชิงเส้น  $(n, k)$  ของ  $C$  นี้เรียกว่าไซคลิกโค้ด ถ้ามีคุณสมบัติต่อไปนี้สำหรับ  $n$ -ทิวเปิ้ลส์

$$V = (V_0, V_1, V_2, \dots, V_{n-1}) \quad (1)$$

เป็นโค้ดเวดเตอร์ของ  $C$  เมื่อ  $n$ -ทิวเปิ้ลส์

$$V^{(1)} = (V_{n-1}, V_0, V_1, \dots, V_{n-2})$$

ซึ่ง  $V^{(1)}$  คือรหัสที่เกิดจากการเลื่อนเป็นวงกลมของ  $V$  ไปทางด้านขวาหนึ่งหลัก โดยที่  $V^{(1)}$  ยังคงเป็นเวกเตอร์ของ  $C$  จากคำนิยามสามารถเขียนใหม่ได้เป็น

$$V^{(1)} = (V_{n-1}, V_{n-1+1}, \dots, V_{n-1}, V_0, V_1, \dots, V_{n-1-1}) \quad (2)$$

รหัสของสมการที่ (2) ได้จากการเลื่อนโค้ดเวดเตอร์  $V$  เป็นวงกลมไปทางด้านขวามือ  $I$  ตำแหน่งโดยที่เลื่อนไปแล้วยังเป็นเวกเตอร์อีกรหัสใน โค้ดเวดเตอร์แบบนี้สามารถเขียนให้อยู่ในรูปแบบสัมประสิทธิ์ของโพลิโนเมียลคือ

$$V = (V_0, V_1, V_2, \dots, V_{n-1})$$

$$V(x) = V_0 + V_1 X + V_2 X^2 + \dots + V_{n-1} X^{n-1} \quad (3)$$

ดังนั้นแต่ละโค้ดเวดเตอร์จะสอดคล้องแบบหนึ่งต่อหนึ่งโพลิโนเมียล ของอันดับหรือดีกรีที่  $n-1$  หรือต่ำกว่า ถ้า หาก  $V_{n-1} \neq 0$   $V(x)$  จะมีขนาดของอันดับเท่ากับ  $n-1$  แต่ถ้า  $V_{n-1} = 0$  แล้วขนาดของ  $V(x)$  จะต่ำกว่า  $n-1$  เรียก  $V(x)$  ว่าโค้ดโพลิโนเมียลที่สอดคล้องกับโค้ดเวดเตอร์  $V^{(1)}$  คือ

$$V^{(1)}(x) = V_{n-1} + V_{n-1+1} + \dots + V_{n-1} X^{I+1} + V_0 X^I + V_1 X^{I+1} + \dots + V_{n-1-1} X^{n-1} \quad (4)$$

$V^{(1)}(x)$  สามารถเขียนง่าย ๆ ในลักษณะของเศษที่เหลือจากการหาร  $X^n V(x)$  ด้วย  $X+1$  นั่นคือ

$$X^I V(x) = Q(x)(X^n + 1) + V^{(1)}(x) \quad (5)$$

จะเห็นได้ชัดว่า  $V^{(1)}(x) = X^I V(x)$  ถ้าอันดับของ  $X^I V(x)$  เป็น  $n-1$  หรือต่ำกว่า

จากโพลิโนเมียลที่ใช้แทน โค้ดเวกเตอร์จะทำให้สามารถพัฒนาคุณสมบัติที่สำคัญบางอย่างของไซคลิกโค้ดเพื่อให้ง่ายในการระบบการเข้ารหัสและการคำนวณค่าซินโครม โดยจะเริ่มจากคุณสมบัติทางทฤษฎีพื้นฐานต่าง ๆ ใน  $(n,k)$  ไซคลิกโค้ดจะมีเพียงโค้ดโพลิโนเมียลเดียวที่ให้  $g(x)$  มีขนาดอันดับเป็น  $n-k$  โดยที่

$$g(x) = 1 + g_1(x) + g_2(x)^2 + \dots + g_{n-k-1}(x)^{n-k-1} + (x)^{n-k} \quad (6)$$

ทุกโค้ดโพลิโนเมียล  $V(x)$  ที่ถูกคูณด้วย  $g(x)$  และทุกๆ โพลิโนเมียลที่ขนาดของอันดับเท่ากับหรือต่ำกว่า  $n-k$  เมื่อคูณด้วย  $g(x)$  แล้วจะต้องเป็นโค้ดโพลิโนเมียล

$$\begin{aligned} V(x) &= m(x) g(x) \\ &= (m_0 + m_1 x + m_2 x^2 + \dots + m_{k-1} x^{k-1}) g(x) \end{aligned} \quad (7)$$

ถ้าสัมประสิทธิ์ของ  $m(x)$  คือ  $(m_0, m_1, m_2, \dots, m_{k-1})$  เป็นรหัสของข่าวสารที่ต้องการเข้ารหัสซึ่ง  $m(x)$  เป็นโค้ดโพลิโนเมียล การเข้ารหัสของข่าวสาร  $m(x)$  คือการคูณรหัสข่าวสาร  $m(x)$  ด้วย  $g(x)$  ดังนั้น  $(n,k)$  cyclic code ถูกทำให้สมบูรณ์โดยโพลิโนเมียลของ  $g(x)$  ของสมการที่ (6)  $g(x)$  นี้เรียกกันว่าเจเนอเรเตอร์โพลิโนเมียล (Generator Polynomial) ของไซคลิกโค้ด ขนาดของอันดับเป็น  $n-k$  ของ  $g(x)$  นี้เท่ากับจำนวนบิตของพริตซ์รหัส  $g(x)$  เป็น เจเนอเรเตอร์โพลิโนเมียลของ  $(n,k)$  ไซคลิกโค้ดซึ่งเป็นแฟกเตอร์ของ  $x^n + 1$  นั่นคือ

$$x^n + 1 = g(x) h(x) \quad (8)$$

ให้  $g(x)$  เป็นเจเนอเรเตอร์โพลิโนเมียลของ  $(n,k)$  ไซคลิกโค้ดรหัสนี้สามารถทำให้อยู่ในรูปแบบระบบได้นั้นคือ  $k$  บิตหลักแรกของแต่ละโค้ดจะเป็นรหัสของข่าวสารและ  $(n,k)$  บิตหลังจะเป็นพริตซ์สมมติว่ารหัสของข่าวสาร  $k$  บิตถูกเข้ารหัสเป็น

$$m = (m_0, m_1, m_2, \dots, m_{k-1})$$

ถ้าคูณ  $m(x)$  ด้วย  $x^{n-k}$  จะได้

$$x^{n-k} m(x) = m_0 x^{n-k} + m_1 x^{n-k-1} + \dots + m_{k-1} x^{n-1}$$

หาร  $x^{n-k} m(x)$  ด้วย  $g(x)$  จะได้

$$x^{n-k} m(x) = q(x) g(x) + r(x) \quad (9)$$

โดยที่  $q(x)$  เป็นผลหารและ  $r(x)$  เป็นเศษที่เหลือ เนื่องจากเจเนอเรเตอร์โพลิโนเมียล  $g(x)$  มีขนาดอันดับเป็น  $n-k$  ดังนั้น  $r(x)$  จะมีอันดับที่เหลือคือ  $n-k-1$  หรือต่ำกว่า

$$r(x) = r_0 + r_1 x + r_2 x^2 + \dots + r_{n-k-1} x^{n-k-1} \quad (10)$$

จากสมการที่ (9) สามารถจัดใหม่ได้เป็น

$$r(x) + x^{n-k} m(x) = q(x) g(x) \quad (11)$$

แสดงว่า  $r(x) + x^{n-k} m(x)$  เป็นผลคูณที่ได้จาก  $g(x)$  โดยจะมีขนาดดีกรีเท่ากับ หรือต่ำกว่า  $n-1$  ดังนั้น  $r(x) + x^{n-k} m(x)$  เป็นโค้ดโพลิโนเมียลของไซคลิกโค้ดที่ได้จาก  $g(x)$  เขียนได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาด้านเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$r(x)+x^{n-k}m(x) = r_0+r_1x+\dots+r_{n-k-1}x^{n-k-1}+m_0x^{n-k}+m_1x^{n-k+1}+\dots+m_{k-1}x^{n-1} \quad (12)$$

ที่สอดคล้องกับโค้ดเวคของสมการข้างล่าง

$$(r_0, r_1, r_2, \dots, r_{n-k-1}, m_0, m_1, \dots, m_{k-1})$$

รหัสแก้ไข	รหัสข้อมูล
-----------	------------


ดังนั้นโค้ดเวคประกอบด้วยรหัสข่าวสาร  $k$  บิตที่อยู่หลัง พาริตีบิต  $n-k$  หลัก แต่ไซคลิกโค้ดสัญญลักษณ์  $n-k$  บิตแรกเป็นสัมประสิทธิ์ของ  $1, x, x^2, \dots, x^{n-k-1}$  จะเป็นกลุ่มของพาริตีและ  $k$  บิตหลังเป็นสัมประสิทธิ์ของ  $x^{n-k}, x^{n-k+1}, \dots, x^{n-1}$  จะเป็นข้อมูลข่าวสาร ดังนั้นเราก็สามารถทำให้ไซคลิกโค้ดอยู่ในรหัสระบบได้

2.13 การเข้ารหัสด้วยชิฟฟ์รีจิสเตอร์  $n-k$  ตัว

จากสมการที่ (12) จะเห็นได้ชัดว่าการเข้ารหัสของข่าวสาร  $m(x)$  ที่มี  $k$  บิตจะคล้ายกับการคำนวณหาส่วนที่เป็นพาริตี  $r(x)$  ซึ่งเป็นเศษที่เหลือจากการหาร  $x^{n-k}m(x)$  ด้วย เจนเนอเรเตอร์โพลิโนเมียล  $g(x)$  วงจรหารได้จากการใช้ชิฟฟ์รีจิสเตอร์ที่มีการป้อนกลับโดยจะสัมพันธ์กับเจนเนอเรเตอร์โพลิโนเมียลของ

$$g(x) = 1 + g_1(x) + g_2(x)^2 + \dots + g_{n-k-1}(x)^{n-k-1} + (x)^{n-k} \quad (13)$$

ดังนั้นวงจรเข้ารหัสของชิฟฟ์รีจิสเตอร์ขนาด  $(n-k)$  ตัวดังแสดงไว้ในรูป



รูปที่ 2.26 วงจรเข้ารหัสโดยใช้เจนเนอเรเตอร์โพลิโนเมียล  $g(x)$

กระบวนการเข้ารหัสทำได้โดย

ขั้นที่ 1 เมื่อเกต (Gate) ทำงาน รหัสข่าวสาร  $k$  ที่ให้เป็น

$$m(x) = m_0 + m_1x + \dots + m_{k-1}x^{k-1} \quad (14)$$

รหัสข่าวสารจะถูกป้อนเข้าที่ชิฟฟ์รีจิสเตอร์พร้อมๆกับการป้อนผ่านเข้าไปที่ช่องการสื่อสาร ทันทีที่ข่าวสาร  $k$  บิตถูกป้อนเข้าที่ชิฟฟ์รีจิสเตอร์ก็จะได้พาริตี  $n-k$  บิต

ขั้นที่ 2 ตัดการป้อนกลับโดยหยุดการทำงานของเกต



ขั้นที่3 รหัสที่อยู่ในชิพตรีจิสเตอร์ถูกเลื่อนออกและถูกส่งเข้าไปในช่องสัญญาณพาริตีขนาด  $n-k$  บิตจะเป็นสัมประสิทธิ์ของ  $r(x) = r_0 + r_1x + r_2x^2 + \dots + r_{n-k-1}x^{n-k-1}$  พร้อมด้วยรหัสข่าวสาร  $k$  บิตใน  $x^{n-k}m(x)$  ซึ่งจะสร้างเป็นโค้ดเวค  $v(x) = r(x) + x^{n-k}m(x)$

การเข้ารหัสด้วยชิพตรีจิสเตอร์  $k$  ตัว


ดังแสดงให้เห็นแล้วถึงการสร้างไซคลิกโค้ดที่สมบูรณ์ โดยการใช้เงินเนอเรเตอร์โพลิโนเมียล  $g(x)$  ซึ่งเป็นแฟกเตอร์ของ  $x^n+1$  ให้  $x^n+1 = g(x)h(x)$

$$\text{โดยที่ } h(x) = h_0 + h_1x + h_2x^2 + \dots + h_kx^k$$

เมื่อ  $h_1 = h_k = 1$  ซึ่งสามารถแสดงให้เห็นได้ว่า  $(n,k)$  ไซคลิกโค้ดสามารถสร้างได้ด้วยการใช้  $h(x)$  และจะได้ว่า  $(n,k)$  ไซคลิกโค้ดจะให้  $h(x) = (x^n+1)/g(x)$  เป็นพาริตีโพลิโนเมียลและสมการในการเข้ารหัสที่ได้จากโค้ดโพลิโนเมียล

$$v_{n-k-j} = \sum_{i=0}^{k-1} h_i v_{n-i-j} \quad ; \quad 1 \leq j \leq n-k \quad (15)$$

วงจรในการเข้ารหัสแสดงในรูปที่ 2.26



รูปที่ 2.27 วงจรเข้ารหัสโดยใช้พาริตีเชคโพลิโนเมียล  $h(x)$

กระบวนการเข้ารหัสทำได้โดย

ขั้นที่ 1 ให้เกตที่ 1 ทำงานและเกตที่ 2 ไม่ทำงาน รหัสข่าวสาร  $k$  จะถูกป้อนเข้าช่องสัญญาณเป็นลำดับตาม  $m(x) = m_0 + m_1x + \dots + m_{k-1}x^{k-1}$  ขณะเดียวกันก็จะมีการเลื่อนรหัสเข้าที่ชิพตรีจิสเตอร์ต่างๆ

ขั้นที่ 2 ทันทที่รหัสข่าวสาร  $k$  บิตอยู่ในชิพตรีจิสเตอร์เรียบร้อยแล้ว เกตที่ 1 จะหยุดทำงานและเกตที่ 2 จะทำงาน

ขั้นที่ 3 เมื่อมีการเลื่อนข้อมูลในชิพตรีจิสเตอร์หนึ่งครั้ง บิตแรกของพาริตีจะถูกส่งผ่านช่องส่งสัญญาณแล็งเลื่อนเข้าชิพตรีจิสเตอร์ตัวซ้ายสุด

ขั้นที่ 4 จะมีการเลื่อนรหัสคั้งในขั้นตอนที่ 3 ไปเรื่อยๆจนได้พาริตีครบ  $n-k$  บิตและทั้ง  $n-k$  บิตนี้ ก็จะถูกส่งออกไปในช่องสัญญาณ คั้งนั้นเกทที่ 1 จะทำงานใหม่และเกทที่ 2 จะหยุดทำงาน รหัสข่าวสารชุดต่อไปจะถูกป้อนเข้าสู่กลุ่มชิฟท์รีจิสเตอร์ใหม่

#### 2.14 การคำนวณหาค่าซินโดรมและการตรวจจบัรหัสที่ผิด

เมื่อ โค้คเวกเตอร์ถูกส่งออกไปในช่องสัญญาณที่มีสัญญาณรบกวน คั้งนั้นเวกเตอร์ที่รับได้อาจจะไม่เหมือนกับ โค้คเวกเตอร์ที่ส่ง หน้าที่ของตัวถอดรหัสคือพยายามหาให้ได้ว่าโค้คที่ส่งมาคืออะไร ถ้าให้เวกเตอร์ที่รับเข้ามาคือ

$$r(x) = r_0 + r_1 x + r_2 x^2 + \dots + r_{n-1} x^{n-1}$$

เมื่อ  $r_0, r_1, \dots, r_{n-k-1}$  เป็นพาริตีเช็คที่รับได้และ  $r_{n-k}, \dots, r_{n-1}$  เป็นรหัสของข่าวสารที่รับเข้ามา ตัวถอดรหัสจะทดสอบคั้งแรกว่าเวกเตอร์ที่รับเข้ามานั้นเป็นโค้คเวกเตอร์หรือเปล่า (ดูว่าการหารได้ลงตัวด้วยเงินเนอเรเตอร์โพลิโนเมียล  $g(x)$  หรือไม่) การทดสอบสามารถทำได้ง่าย ๆ โดยการคำนวณหาซินโดรมของเวกเตอร์ที่รับเข้ามา ซินโดรม  $s$  ได้จากการผลบวกแบบโมดูลอ-2 ของบิตของพาริตีเช็คและพาริตีเช็คคำนวณได้จากรหัสข่าวสารที่รับได้ จะได้ว่าซินโดรม  $S(x)$  คือเศษที่เหลือจากการหารเวกเตอร์  $r(x)$  ด้วยเงินเนอเรเตอร์โพลิโนเมียล  $g(x)$

$$r(x) = p(x) g(x) + s(x) \quad (1)$$

เมื่อ  $s(x)$  เป็นโพลิโนเมียลที่มีขนาดอันดับเท่ากับหรือน้อยกว่า  $n-k-1$  ซึ่งซินโดรมเป็น  $(n-k)$ -ทูเปิ้ลส์ ถ้าซินโดรมเป็นศูนย์หมายความว่าเวกเตอร์ที่รับเข้ามานั้นหารด้วยเงินเนอเรเตอร์โพลิโนเมียลลงตัวและจะเป็นโค้คเวกเตอร์ โดยตัวถอดรหัสจะยอมรับว่าเวกเตอร์ที่รับได้เป็นโค้คเวกเตอร์ที่ส่งมา แต่ถ้าซินโดรมไม่เป็นศูนย์เวกเตอร์ที่รับได้ก็ไม่ใช่โค้คเวกเตอร์และจะมีการตรวจสอบหาบิตที่ผิด สมมติว่า  $v(x)$  เป็นโค้คเวกเตอร์ที่ส่งมา

$$r(x) = v(x) + e(x) \quad (2)$$

เมื่อ  $e(x)$  เป็นรูปแบบของรหัสที่ผิดซึ่งเกิดจากการรบกวนในช่องส่งสัญญาณ เนื่องจาก  $v(x)$  เป็นโค้คโพลิโนเมียลที่ได้จากการคูณโพลิโนเมียลของข่าวสารกับเงินเนอเรเตอร์โพลิโนเมียล  $g(x)$


$$v(x) = m(x) g(x) \quad (3)$$

จากการรวมสมการที่ (1) (2) และ (3) เข้าด้วยกันจะได้


$$e(x) = [ p(x) + m(x) ] g(x) + s(x) \quad (4)$$

นั่นคือซินโดรมของ  $r(x)$  จะเท่ากับเศษที่เหลือของผลลัพธ์ จากการหารรูปแบบของรหัสที่ผิดด้วยเงินเนอเรเตอร์โพลิโนเมียล  $g(x)$  ของโค้ค คั้งนั้นซินโดรมของเวกเตอร์ที่รับได้ประกอบด้วยข้อมูลของรหัสที่ผิดซึ่งจะนำไปใช้ในการแก้ไข.

การคำนวณค่าซินโดรมสามารถทำได้โดยการใช้วงจรซึ่งจะเหมือนกันทุกอย่างกับวงจรเข้ารหัสที่ตัวเครื่องส่ง ถ้าใช้วงจรรูปที่ 2.28 วงจรในการคำนวณหาค่าซินโดรมแสดงไว้ตามรูปที่ 2.28 โดยเวกเตอร์ที่รับเข้ามานั้นจะถูกป้อนและเลื่อนเข้าไปในรีจิสเตอร์ที่มีสถานะเริ่มต้นเป็น 0 หหมด หลังจากที่ถูกบิตของเวกเตอร์ที่รับเข้ามาเลื่อนเข้าสู่รีจิสเตอร์ ก็จะได้สัญญาณออกเป็นค่าซินโดรม. ถ้าใช้วงจรในรูปที่ 2.29 ทางด้านส่ง ดังนั้นวงจรที่ใช้คำนวณค่าซินโดรมคือวงจรตามรูปที่ 2.29 รหัสข่าวสารที่รับได้ครั้งแรกจะถูกป้อนเลื่อนเข้าไปในรีจิสเตอร์ (เกทที่ 1 จะทำงาน เกทที่ 2, 3, 4 จะไม่ทำงาน) หลังจากการเลื่อนไป  $k$  ครั้งเกทที่ 1 จะหยุดการทำงาน เกทที่ 2, 3, 4 จะเริ่มทำงาน ค่าซินโดรมได้จากการบวกแบบโมดูโล-2 ของการคำนวณพาริตีเช็คและรหัสพาริตีเช็คที่รับได้



รูปที่ 2.28 วงจรในการคำนวณหาค่าซินโดรม



รูปที่ 2.29 รูปแบบของวงจรถอดรหัสโดยทั่วไปของไซคลิกโค้ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวถอดรหัสทั่วไปสำหรับไซคลิกโค๊ด ( ตัวถอดรหัสแบบ Meggitt)

การถอดรหัสของรหัสเชิงเส้นประกอบด้วยขั้นตอนพื้นฐาน 3 ขั้นตอนคือ

1. กำหนดค่าซินโดรมของเวกเตอร์ที่รับได้
2. ตรวจสอบรูปแบบของรหัสที่ผิดและสามารถที่จะแก้ไขได้ด้วยการใช้ค่าซินโดรมที่คำนวณได้ในขั้นตอนที่ 1.
3. แก้บิตที่ผิดด้วยการบวกแบบโมดูโล-2 ของเวกเตอร์ที่รับได้กับรูปแบบของรหัสที่ผิดที่ได้จากขั้นตอนที่ 2.

วงจรถอดรหัสทั่วไปของ  $(n,k)$  ไซคลิกโค๊ดที่แสดงไว้ตามรูปที่ 3. จะประกอบด้วยส่วนสำคัญ 3 ส่วนคือ

1. รีจิสเตอร์ของซินโดรม
2. วงจรตรวจจบบรูปแบบของรหัสที่ผิด
3. รีจิสเตอร์ที่ใช้เป็นบัฟเฟอร์

กระบวนการแก้รหัสที่ผิดทำได้โดย

ขั้นที่ 1 ซินโดรมที่ได้จากการเลื่อนเวกเตอร์ที่รับเข้ามาเพื่อป้อนเข้ารีจิสเตอร์ของซินโดรม และในเวลาเดียวกันเวกเตอร์ที่รับได้จะถูกเก็บไว้ในบัฟเฟอร์

ขั้นที่ 2 ค่าซินโดรมจะถูกอ่านเข้าไปเก็บไว้ในตัวตรวจจบบและจะถูกตรวจสอบเพื่อให้สอดคล้องกับรูปแบบของรหัสที่ผิด ตัวตรวจจบบประกอบด้วยวงจรถอดจิกซึ่งถูกออกแบบให้ได้สัญญาณเป็น 1 ถ้าและเพียงแต่ถ้าซินโดรมในรีจิสเตอร์สอดคล้องกับรูปแบบของรหัสที่ผิด ที่ตรวจแก้ได้โดยมีรหัสที่ผิดเพียงบิตเดียว ณ ตำแหน่งอันดับสูงสุดที่  $x^n$  นั่นคือถ้าได้ 1 ปรากฏที่จุดสัญญาณออกของตัวตรวจจบบ สัญลักษณ์ (บิต) ที่รับได้ทางด้านขวาสุดของบัฟเฟอร์จะถือว่าเกิดผิดและจะต้องทำการแก้ไข แต่ถ้าปรากฏเป็น 0 ที่จุดสัญญาณออกของตัวตรวจจบบก็หมายความว่าสัญญาณที่รับได้ในรีจิสเตอร์ตัวขวาสุดของบัฟเฟอร์ นี้ถูกต้องไม่จำเป็นต้องแก้ไข ดังนั้นที่จุดสัญญาณออกของตัวตรวจจบบจะประมาณรหัสที่ผิดที่ออกจากบัฟเฟอร์.

ขั้นที่ 3 สัญลักษณ์ตัวแรกที่รับได้จะถูกอ่านออกจากบัฟเฟอร์ ในเวลาเดียวกันจะเกิดการเลื่อนหนึ่งครั้งในซินโดรมรีจิสเตอร์ ถ้าสัญญาณตัวแรกที่รับได้ถูกตรวจพบว่ามี ความคลาดเคลื่อนซึ่งจะถูกแก้ไขให้เรียบร้อยที่จุดสัญญาณออกของตัวตรวจจบบ สัญญาณออกของตัวตรวจจบบจะถูกป้อนกลับมาที่ซินโดรมรีจิสเตอร์เพื่อที่จะใช้ปรับปรุงซินโดรม ผลจะให้ซินโดรมใหม่สอดคล้องกับการเปลี่ยนแปลงของเวกเตอร์ที่รับเข้ามาและจะมีการเลื่อนไปทางขวามือหนึ่งตำแหน่ง

ขั้นที่ 4 ซินโดรมใหม่ที่ได้จากขั้นตอนที่ 3 จะถูกใช้ในการตรวจจบบิตที่ผิด ไม่ว่าสัญญาณตัวที่สองที่ได้มาจะผิดหรือไม่ ตัวถอดรหัสจะทำงานซ้ำตามขั้นตอนที่ 2 และ 3 สัญลักษณ์ตัวที่สองก็จะได้รับการตรวจแก้ด้วยวิธีเดียวกันกับการแก้สัญญาณตัวแรก

ขั้นที่ 5 ตัวถอดรหัสจะถอดรหัสของเวกเตอร์ที่รับได้ที่ละสัญญาณหรือที่ละบิตจนกว่าเวกเตอร์ที่รับได้จะถูกอ่านออกจากบัฟเฟอร์ทั้งหมด

หลังจากที่เวกเตอร์ถูกอ่านออกจากบัฟเฟอร์ทั้งหมดทุกบิต บิตที่ผิดจะถูกแก้ถ้ารหัสที่ผิดตรงกับรูปแบบของรหัสที่ผิด ที่ถูกสร้างขึ้นในตัวตรวจจบบ และจะให้ซินโดรมรีจิสเตอร์เป็น 0 ทั้งหมด ถ้าหาก

จีนโครมรีจิสเตอร์ไม่เป็น 0 หมด ตอนท้ายสุดของกระบวนการจะสามารถตรวจพบการไม่สามารถแก้รหัสที่ผิดนั้น.

### 2.14.1 ) MAJORITY-LOGIC DECODABLE CODES

Majority-logic decode เป็นส่วนหนึ่งของการศึกษาไซคลิกโค้ด แต่ว่าจะมีขนาดน้อยกว่ารหัสแบบ BCH codes และมีการสร้างเป็นวงจรได้ง่ายสามารถที่จะแก้ทุกกรณีที่เกิดผิดพลาดได้แบบสุ่ม (Random Error) เมื่อเทียบกับ BCH codes จะมีความสามารถที่น้อยกว่าในด้านประสิทธิภาพและความยาวของข้อมูล Majority codes สามารถที่จะถอดรหัสนี้เป็นรหัสไซคลิกและรหัสไซคลิกแบบขยาย ( Extended Cyclic Codes) ในการสร้างเป็นวงจรมันจะมีลักษณะแบบเดียวกับ Megitt decoder โดยที่จะมี Majority gate เพื่อใช้ในการตรวจสอบค่าซินโดรม (Syndrome) ของข้อมูลที่รับเข้ามา.

ก่อนอื่นจะขอกำลังถึง Parity-Check Sums,  $(n,k)$  ไซคลิกโค้ด ที่มีพาริตีเช็คเมตริก (Parity-Check Matrix)  $H$  โดยที่มีความสัมพันธ์คือ  $C.H^T = 0$  เราจะแทนโค้ดเวกเตอร์ด้วย

$$c = (c_0, c_1, \dots, c_{n-2}, c_{n-1})$$

$$\text{และ } h = (h_0, h_1, \dots, h_{n-2}, h_{n-1})$$

ดังนั้นจะได้ว่า

$$h.c = h_0c_0 + h_1c_1 + \dots + h_{n-2}c_{n-2} + h_{n-1}c_{n-1} = 0 \quad (1)$$

ถ้า  $C'$  เป็นข้อมูลที่มิใช่โค้ดเวกเตอร์

$$h.c' = h_0c'_0 + h_1c'_1 + \dots + h_{n-1}c'_{n-1} \quad (2)$$

สมมติว่า  $r = (r_0, r_1, \dots, r_{n-2}, r_{n-1})$  เป็นเวกเตอร์ของข้อมูลที่รับได้ เมื่อข้อมูลที่ส่งมาจากด้านส่งเป็น  $c = (c_0, c_1, \dots, c_{n-2}, c_{n-1})$  ถ้า  $r \neq c$  จะได้ว่า  $r = c + e$  โดยที่  $r$  จะมีองค์ประกอบของค่าบิตที่มีความผิดพลาด  $e = (e_0, e_1, \dots, e_{n-2}, e_{n-1})$  ดังนั้นสมการที่ (1) จะได้เป็น

$$h.r = h(c + e) = h.c$$

ดังนั้นค่า Parity Check Sums จะแทนด้วยสัญลักษณ์  $\xi$  และแทนด้วยสมการ

$$= h.e = h_0e_0 + h_1e_1 + \dots + h_{n-1}e_{n-1} \quad (3)$$

โดยที่ค่าผิดพลาดที่ตำแหน่ง  $e_{n-1}$  จะถูกตรวจสอบด้วยค่า Parity Check Sums ถ้าค่าสัมประสิทธิ์  $h_{n-1} = 1$  ถ้าเซตของ Parity Check Sums มีค่าของตัวเลขของข้อมูล จะได้ค่าตำแหน่งที่ผิดพลาดเป็น  $e_{n-1}$  สามารถที่จะสร้างเซตของ Parity check sums ที่มีค่าตำแหน่งที่ผิดพลาด  $e_{n-1}$  ในรูปแบบที่ผิดพลาดนั้นได้.

### 2.14.2) ONE -STEP MAJORITY-LOGIC DECODING

การประมาณค่าความผิดพลาดในตำแหน่ง  $e_{n-1}$  และการถอดรหัสดิจิทัลที่รับได้  $r_{n-1}$  เราสามารถที่จะรับประกันได้ถ้าเราสามารถที่จะสร้าง  $J$ -parity check sums ที่อยู่บนค่าผิดพลาดที่ตำแหน่ง  $e_{n-1}$  ได้โดยที่ค่าผิดพลาดน้อยกว่าหรือเท่ากับ  $J/2$  นั้นจะสามารถที่จะสร้างตัวแก้รหัสผิดพลาดด้วย majority-logic

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

decoding เพียงระดับเดียวได้ ดังนั้นถ้าได้ค่า Minimum distance ( $d_{\min}$ ) เราสามารถที่จะสร้างตัวถอดรหัสแบบ majority-logic decoding เพียงระดับเดียวได้โดยมีค่า  $J = d_{\min} - 1$  ในทุกตัวของข้อมูลที่ผิด ค่า Parity-check sums สามารถที่จะสร้างได้จากค่าซินโดรมของข้อมูลที่รับมาโดยที่ค่าซินโดรมจะเท่ากับ

$$s = (s_0, s_1, s_2, \dots, s_{n-k-1}) = e \cdot H^T \quad (4)$$

เนื่องจาก  $C \cdot H^T = 0$  ดังนั้นค่าซินโดรมที่ตำแหน่ง  $i$  จะเท่ากับ  $s_i = e_i \cdot h_i, 0 \leq i \leq n-k-1$

Parity-check matrix  $H$  ของ  $(n, k)$  ไซคลิกโค้ด

$$H = [I_{n-k} \mid P_{(n-k) \times k}]$$


$$= \begin{bmatrix} h_0 \\ h_1 \\ \vdots \\ h_{n-k-1} \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & \dots & 0 & h_{0,0} & h_{0,1} & \dots & h_{0,k-1} \\ 0 & 1 & 0 & \dots & 0 & h_{1,0} & h_{1,1} & \dots & h_{1,k-1} \\ \vdots & \vdots & \vdots & \vdots & \vdots & \vdots & \vdots & \vdots & \vdots \\ 0 & 0 & 0 & \dots & 1 & h_{n-k-1,0} & h_{n-k-1,1} & \dots & h_{n-k-1,k-1} \end{bmatrix}$$

จากสมการ (4) สามารถที่จะสร้างค่าซินโดรม

$$s = (e_0, e_1, e_2, \dots, e_{n-1}) \cdot \begin{bmatrix} 1 & 0 & 0 & \dots & 0 \\ 0 & 1 & 0 & \dots & 0 \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ 0 & 0 & 0 & \dots & 1 \\ h_{0,0} & h_{1,0} & h_{2,0} & \dots & h_{n-k-1,0} \\ h_{0,1} & h_{1,1} & h_{2,1} & \dots & h_{n-k-1,1} \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ h_{0,k-1} & h_{1,k-1} & h_{2,k-1} & \dots & h_{n-k-1,k-1} \end{bmatrix}$$

ซึ่งค่าซินโดรมที่ได้จากข้อมูลที่รับได้ที่เกิดผิดพลาดจะได้ตามสมการ

$$\begin{aligned} s_0 &= e_0 + h_{0,0}e_{n-k} + h_{0,1}e_{n-k+1} + \dots + h_{0,k-1}e_{n-1} \\ s_1 &= e_1 + h_{1,0}e_{n-k} + h_{1,1}e_{n-k+1} + \dots + h_{1,k-1}e_{n-1} \\ &\vdots \\ s_{n-k-1} &= e_{n-k-1} + h_{n-k-1,0}e_{n-k} + h_{n-k-1,1}e_{n-k+1} + \dots + h_{n-k-1,k-1}e_{n-1} \end{aligned} \quad (5)$$



รูปที่ 2.30 วงจรถอดรหัสแบบมาเจอร์ที่ล่อจกระดับเดียวแบบที่ 1

ค่า  $h_{ij}$  ในสมการที่ (5) จะมีค่า 0 หรือ 1 ซึ่งจะได้ค่า Parity check sums ดังนี้

$$\xi_j = a_{j,0}s_0 + a_{j,1}s_1 + \dots + a_{j,n-k-1}s_{n-k-1} \quad (6)$$

ค่า Parity check sums เหล่านี้เป็นการบวกแบบลิเนียร์ของค่าซินโดรม ที่มีสัมประสิทธิ์เป็น  $a_{ij}$  ที่มีค่าเป็น 0 หรือ 1 เราสามารถที่จะสร้างตัววงจรถอดรหัสแบบ Majority decoding ระดับเดียวแบบที่ I ได้โดยอาศัยสมการที่ (6) ที่แสดงตามรูปที่ 1. ในการสร้างวงจรถอดรหัสแบบ Majority Decoding ระดับเดียวแบบที่ I จะต้องเข้าใจทฤษฎีต่อไปนี้

ให้  $S(x)$  เป็นค่าซินโดรมของโพลีโนเมียลของ  $r(x)$  ข้อมูลที่รับได้ ดังนั้นจะได้

$$x[r(x) + x^{n-1}] = [q(x) + h(x)]g(x) + [s^{(1)}(x) + 1] \quad (7)$$

จะได้ว่า  $S^{(1)}(x) + 1$  เป็นค่าเศษของการหาร  $xr(x) + x^n$  ด้วย  $g(x)$

เทอม  $xr(x) + x^n$  จะมีค่า  $r^{(1)}(x)$  เลื่อนเป็นวงกลมภายในบัพเฟอร์รีจิสเตอร์ 1 ตำแหน่งไปทางขวา ซึ่งจะทำให้ค่าแรกที่ได้รับเข้า ถูกอ่านออกจากบัพเฟอร์ ค่า J-Parity check sums ของค่าตำแหน่งที่ผิด  $e_{n-1}$  จะได้จากกรรวมค่าของซินโดรม แล้วจะส่งเข้าเป็นอินพุตที่ Majority gate ถ้าค่าซินโดรมของ  $r(x)$  ที่มีรูปแบบที่ผิดเป็น  $e = e_0 + e_1x + \dots + e_{n-1}x^{n-1}$  ที่ตำแหน่งที่ผิดขวาสุด  $e_{n-1} = 1$  แสดงว่าค่า  $r_{n-1}$  ที่รับเข้ามาเกิดผิดพลาดและจะถูกแก้ไขโดยเอาค่า  $r_{n-1}$  มา exclusive-OR กับ  $e_{n-1}$  ดังนั้นการเลื่อนค่าซินโดรมในบัพเฟอร์รีจิสเตอร์จะมีผลให้  $r^{(1)}(x) = x r(x)$  เป็นการสร้างค่าซินโดรมใหม่ในรีจิสเตอร์เอาท์พุทของ majority gate เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อค่า  $e_{n-1} = 1$  ไม่เพียงแต่จะเป็นการเปลี่ยนค่าของข้อมูลที่ผิดให้ถูกต้องแต่จะทำการเปลี่ยนค่าซินโครมใหม่ที่ตรงกับค่าของข้อมูลที่รับเข้ามา.

ให้ค่า  $t = J/2$  เป็นค่าความสามารถของตัวถอดรหัสแบบ Majority-Logic Decoding โดยที่  $J$  คือค่าของ Parity check sums ใน majority-logic decoding ระดับเดียว สามารถที่จะแก้รหัสผิดที่เกิดผิดในช่วง  $J/2$  หรือน้อยกว่าโดยที่ค่า  $J$  คือค่า Parity Check Sums สูงสุดในแต่ละค่าที่ผิดพลาดใน  $e(x)$ . ค่า  $d_{\min}$  เป็นค่าที่บอกถึงความสามารถในการแก้รหัสผิด โดยที่  $t = (d_{\min} - 1)/2$  และ  $t = J/2$  ดังนั้นจะได้ว่า  $J = d_{\min} - 1$  ดังนั้นตัวถอดรหัสแบบ Majority-Logic Decoding ที่บอกค่า  $d_{\min}$  เราสามารถที่จะสร้างตัวถอดรหัสเป็นแบบระดับเดียวได้ถ้า  $J = d_{\min} - 1$ .

$C$  เป็นโค้ดเวอร์ด และ  $r$  คือเวอร์ดข้อมูลที่รับได้ สำหรับ  $(n,k)$  ไชคลิกโค้ด และเวกเตอร์  $\phi$  ใน  $(n,n-k)$  dual code ของไชคลิกโค้ด ซึ่งจะมีสมการ

$$\xi = \phi_r = \omega_0 r_0 + \omega_1 r_1 + \dots + \omega_{n-1} r_{n-1} \quad (8)$$

ถ้าค่า  $r = c$  จะได้ค่า  $\xi = 0$  แต่ถ้าว่า  $r \neq c$  ค่า  $\xi$  จะไม่เป็น 0 ดังนั้นเมื่อ  $\phi \cdot c = 0$  สมการ (8) จะกลายเป็น

$$\xi = \phi \cdot (c + e) = \phi \cdot e$$

จะได้ความสัมพันธ์ระหว่าง Parity check sums  $\xi$  กับค่าสัมประสิทธิ์ของค่าความผิดพลาด  $e(x)$  เป็น

$$\xi = \omega_0 e_0 + \omega_1 e_1 + \dots + \omega_{n-2} e_{n-2} + \omega_{n-1} e_{n-1} \quad (9)$$

สำหรับ  $k = 1, 2, \dots, J$

$$\xi_k = \phi_k \cdot C \quad 1 \leq k \leq J$$

$$\xi_1 = \phi_1 e = \phi_{1,0} e_0 + \phi_{1,1} e_1 + \dots + \phi_{1,n-1} e_{n-1}$$

$$\xi_2 = \phi_2 e = \phi_{2,0} e_0 + \phi_{2,1} e_1 + \dots + \phi_{2,n-1} e_{n-1} \quad (10)$$


$\vdots$

$$\xi_J = \phi_J e = \phi_{J,0} e_0 + \phi_{J,1} e_1 + \dots + \phi_{J,n-1} e_{n-1}$$

จากสมการที่ (10) เราจะได้เวกเตอร์  $\phi_k$  แต่ละตัวจะต้องนำมาบวกกันเพื่อจะทำให้ได้ค่า check sums  $\phi_k$  โดยที่  $J$ -check sums จะได้จาก  $J$  อินพุตมาบวกกันแบบโมดูโล - 2 แต่ละ  $J$ -check sums จะใช้เป็นอินพุตของ Majority gate เพื่อที่จะมาคำนวณหาค่า  $e_{n-1}$  ถ้าค่าที่ได้มาเป็น 1 ก็คือค่าผิดพลาดที่ตำแหน่ง  $e_{n-1}$  จะถูกตรวจสอบและแก้รหัสที่ผิดที่ตำแหน่ง  $r_{n-1}$ .

ตัวถอดรหัสแบบ Majority-Logic Decoding ระดับเดียวแบบที่ II จะแสดงตามรูปที่ 2.31






รูปที่ 2.31 วงจรถอดรหัสแบบมาเจอรیتیลอจิกระดับเดียวแบบที่ 2


ขั้นตอนการแก้รหัสคือค่าของข้อมูลที่รับได้  $r$  รับเข้ามาที่บัพเฟอร์รีจิสเตอร์ โดยที่เกต 1 จะ ON และเกต 2 OFF J check sums จะได้จากการบวกค่า  $r(x)$  แต่ละตัวที่รับเข้ามา J check sums จะเป็นอินพุทให้กับ majority gate โดยที่ค่า  $r_{n-1}$  เป็นค่าบิตตัวแรกที่รับได้ และจะเป็นตัวแรกที่ถูกอ่านออกจากบัพเฟอร์ แล้วจะถูกแก้รหัสโดยเอาท์พุทของ majority gate ถ้าหากว่าเอาท์พุทเป็น 1 หลังจากบิต  $r_{n-1}$  ถูกแก้รหัสแล้วบิตตัวต่อไป  $r_{n-2}$  ก็จะเลื่อนเข้าสู่ตำแหน่งขวาสุดของบัพเฟอร์ และจะถูกแก้รหัสที่ผิดด้วยกระบวนการเดียวกับตำแหน่ง  $r_{n-1}$ . ดังนั้นข้อมูลที่รับได้  $r = (r_0, r_1, \dots, r_{n-1})$  จะถูกแก้รหัสที่ผิดแบบบิตต่อบิตในการเลื่อนข้อมูล  $n$  ครั้ง.

### 2.14.3) MULTI\_STEP MAJORITY\_LOGIC DECODING

เราสามารถที่จะใช้ตัวถอดรหัส Majority-logic decoding แบบหลายระดับ โดยที่  $L$  คือจำนวนของระดับหรือขั้นของ majority gate เซตทั้งหมดของ parity check sums จะเป็นผลรวมของเซตของข้อมูลที่รับเข้ามา อินพุทของ Majority gate ก็คือเท่ากับ J-check sums แต่ละ J-check sums จะเข้าไปที่ระดับแรกของ majority gate (โดยที่ L-step majority decoding จะต้องมีการใช้ L majority gate ตัว) อินพุทของ majority gate จะมีหลักการทางค่าความจริงอยู่ว่า ถ้าอินพุทเป็น 1 มากกว่าครึ่งหนึ่งของอินพุททั้งหมด จะได้ค่าเอาท์พุทของ majority gate เป็น 1 ถ้าไม่อย่างนั้นจะเป็น 0. เอาท์พุทของ Majority gate ระดับแรกจะกลายเป็นอินพุทของ majority gate ระดับที่สอง และเอาท์พุทของระดับที่สองก็จะกลายเป็นอินพุทของระดับที่สาม และต่อไป จนกระทั่งถึง majority gate ระดับสุดท้ายที่จะมีเพียง majority gate เพียงตัวเดียว. เอาท์พุทของเกตตัวสุดท้ายจะใช้ในการแก้รหัสที่ผิด จารหัสที่รับเข้ามา และด้วยโครงสร้างของโค๊ดแบบไซคลิก แต่ละบิตที่ผิดจะถูกแก้รหัสให้ถูกต้องด้วยกระบวนการเดียวกัน ดังนั้นในแต่ละระดับของ Majority gate จะทำการคำนวณหาบิตที่ผิดในแต่ละระดับของการตรวจสอบด้วย majority gates ทั้งหมด  $L$  ระดับ.



รูปที่ 2.32 วงจรถอดรหัสแบบมาเจอร์รีที่ลอจิกหลายระดับแบบที่ 1



รูปที่ 2.33 วงจรถอดรหัสแบบมาเจอร์รีที่ลอจิกหลายระดับแบบที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### บทที่ 3

#### การออกแบบและสร้างวงจร

##### วงจรกำเนิดสัญญาณนาฬิกา

ใช้ไอซีซีมอสเบอร์ 4046 กำเนิดสัญญาณนาฬิกาความถี่ 300 KHz โดยใช้ส่วนที่เป็น VCO ใน PLL ซึ่งก็คือ Oscillator ซึ่งผลิตความถี่ที่สามารถควบคุมโดยกำหนดด้วย  $R_1, R_2, C_1$  ใช้คำนวณหาความถี่ของ VCO

$$f = 1/R_2(C_1 + 32 \text{ pF})$$



รูป 3.1 แสดงการต่อวงจร กำเนิดสัญญาณนาฬิกา

##### การออกแบบวงจร ความถี่ต่ำผ่าน (lowpass filter)


สูตรหาอัตราขยาย

$$A_v = 1 + Rf/R_1$$

ความถี่คัทออฟ

$$f_{\text{cutoff}} = 1/2\pi R_1 C_1$$


ในโครงงานนี้ใช้วงจร กรองความถี่ต่ำผ่าน 2 วงจร มาต่อ cascade กัน ดังรูป



รูปที่ 3.2 วงจรกรองความถี่ต่ำผ่านแบบ cascade

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(0) C:\MSIMSA\DEL.DAT



U1:(10.000 2.1007) 02:(3.7000K,1.4205) DIFF(0):(-3.7000K,739.2500)  
DATE: 05/05/97 18:19:08

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### การออกแบบวงจร Bandpass filter

ในการออกแบบวงจร Bandpass filter ได้ใช้วงจร Highpass filter ต่อแอสแตคกับวงจร Lowpass filter โดยขั้นตอนการออกแบบวงจร Lowpass filter มีดังนี้

1. กำหนดค่าความถี่คutoffที่ต้องการ  $\omega_c$  หรือ  $f_c$
2. เลือกค่า  $C_1$  ที่จะใช้ปกติควรจะอยู่ระหว่าง 100 พิโคฟาร์ด 0.1 ไมโครฟาร์ด
3. เลือกค่า  $C_2$  ให้มีค่า  $2C_1$
4. กำหนดค่า  $R$  โดยได้จากสมการ

$$R = 0.707 / (\omega_c C)$$

5. เลือก  $R_f$  ให้มีค่าเท่ากับ  $2R$


ขั้นตอนการออกแบบวงจร Highpass filter มีดังนี้

1. กำหนดค่าความถี่คutoffที่จะใช้งาน  $\omega_c$  หรือ  $f_c$
2. กำหนดให้  $C_1 = C_2 = C$  และเลือก  $C$  ที่จะใช้งานให้อยู่ในช่วง 0.001 ถึง 0.1 ไมโครฟาร์ด
3. คำนวณหาค่า  $R_1$  จากสมการ

$$R_1 = 1.414 / \omega_c C$$


4. เลือก  $R_2$  ให้มีค่าเท่ากับ  $R_1/2$
5. เพื่อลดผลของออฟเซตในทาง DC เลือก  $R_f$  ให้มีค่าเท่ากับ  $R_1$

เมื่อแทนค่า  $f_c = 300$  Hz สำหรับวงจร Lowpass filter และ  $f_c = 4$  KHz สำหรับวงจร Highpass filter จะได้วงจร Bandpass filter รูปดังนี้



รูปที่ 3.4 วงจร Bandpass filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Frequency

C1:(300.623,1.4165) C2:(4.0216K,1.4126) DIFF(C):(-0.7210K,0.0552m)


Date: March 26, 1999

Page 1

Time: 02:42:3




รูปที่ 3.5 ก) วงจร Analog to Digital และ Digital to Analog แบบ 8 Bit



รูปที่ 3.5 ข) วงจร Synchronize

หลักการการทำงานของวงจร synchronize คือ นำสัญญาณ biphas ผ่านเข้าวงจรอินทิเกรเตอร์ ผ่านเข้าสู่วงจรค่าสมบูรณ จากนั้นผ่านเข้าสู่วงจรดีฟเฟอเรนเชียล เมื่อผ่านวงจรส่วนนี้จะได้สัญญาณคล็อกจากนั้นผ่านเข้าสู่วงจรเฟสล็อกเพื่อล็อกความถี่ซึ่งเป็นคล็อกความถี่เดียวกับด้านส่งคือความถี่ 300 KHz เพื่อนำเอาสัญญาณนี้ไปใช้เป็นคล็อกของวงจรภาคต่อไป ในการตีเทคสัญญาณคาตา(ข้อมูล)ทำได้โดยการนำเอาสัญญาณ biphas เอ็กคล็อกซึ่กับสัญญาณคล็อกจะได้สัญญาณคาตากลับคืนมา

การออกแบบวงจรนับ



รูปที่ 3.6 การต่อวงจรนับ

การออกแบบส่วนการเข้าไค้ด

การออกแบบวงจรเข้ารหัส (Encoder) เราจะใช้รูปแบบการเข้ารหัสที่ใช้ขบวนการรหัสข่าวสาร  $k = 7$  นั่นก็หมายถึงรหัสของสัญญาณข่าวสารในหนึ่งชุดจะประกอบด้วย 7 บิต และทำการแบ่งชุดลำดับของรหัสสัญญาณออกเป็นบล็อก ทำการเข้ารหัสของสัญญาณข่าวสารในแต่ละบล็อกโดยใช้การเข้ารหัสแบบไซคลิกไค้ดซึ่งจะได้ชุดของรหัสสัญญาณของข่าวสารแต่ละบล็อกมีชุดลำดับของรหัสที่ยาวขึ้น ซึ่งบิตที่เพิ่มเข้ามาคือบิตที่ใช้ในการแก้รหัสที่เกิดการผิดพลาด.ตามรูปแบบของไซคลิกไค้ด เมื่อรหัสของข้อมูลข่าวสารเป็น 7 บิตจะต้องทำการเข้ารหัสให้ได้ข้อมูลที่เพิ่มเข้ามา นั่นก็คือบิตที่ใช้ในการตรวจสอบ (Check Bits) จะต้องมี 8 บิต ดังนั้นในการเข้ารหัสของข้อมูลข่าวสารขนาด 7 บิต จะต้องใช้รูปแบบการเข้ารหัสแบบไซคลิกไค้ดเป็น (15, 7) ไซคลิกไค้ด.จะได้ว่า ค่า  $n = 15$  และ ค่า  $k = 7$  ของ  $(n, k)$  Cyclic code ซึ่งจะต้องใช้เจนเนอเรเตอร์โพลิโนเมียล

$$g(x) = 1 + g_1(x) + g_2(x)^2 + \dots + g_{n-k-1}(x)^{n-k-1} + (x)^{n-k}$$

$$g(x) = 1 + x^4 + x^6 + x^7 + x^8$$

และโพลิโนเมียลของข่าวสารจะเป็น

$$m(x) = m_0 + m_1 x + \dots + m_{k-1} x^{k-1}$$




ซึ่งโพลิโนเมียลของลำดับรหัสข่าวสารจะมีค่าสัมประสิทธิ์  $(m_0, m_1, m_2, \dots, m_{k-1})$  เปลี่ยนตามค่าของรหัสข้อมูลข่าวสาร ซึ่งเมื่อทำการเข้ารหัสของสัญญาณจะได้โค้ดเวคที่สมบูรณ์ตามสมการ

$$v(x) = r(x) + x^{n-k} g(x)$$

ซึ่งค่า  $r(x)$  เป็นค่าเศษที่ได้จากการหาร  $x^{n-k} m(x)$  ด้วยค่า  $g(x)$  ดังนั้นจะสามารถได้โค้ดเวคที่สมบูรณ์ที่เป็นรูปแบบของ  $(15, 7)$  ไชคลิกโค้ด


วงจรที่ทำการเข้ารหัสแบบ  $(15, 7)$  cyclic code จะสามารถสร้างเป็นวงจรทางดิจิทัลได้ โดยมีการใช้ชิพรีจิสเตอร์ ซึ่งในที่นี้เราจะใช้เป็น D-flipflop ในการเลื่อนของข้อมูล และมีการป้อนกลับตามค่าสัมประสิทธิ์ของเจนเนอเรเตอร์โพลิโนเมียล. ข้อมูลของข่าวที่เข้าไปที่วงจรจะเป็นแบบอนุกรม และเมื่อทำการเข้ารหัสแล้วจะได้ข้อมูลเป็นแบบอนุกรมที่มีการเพิ่มบิตที่ใช้ในการตรวจสอบเข้ามาด้วย วงจรการเข้ารหัสที่เป็นวงจรทางดิจิทัลจะแสดงตามรูปที่ 3.7



รูปที่ 3.7 Block diagram เข้ารหัส

### การส่งสัญญาณไปในตัวกลาง

วงจรในการส่งสัญญาณหลังจากทำการเข้ารหัสข้อมูลเป็นแบบ  $(15, 7)$  ไชคลิกโค้ด เราจะใช้การส่งสัญญาณเป็นการส่งแบบไบเฟส (Biphase) เหตุผลที่ต้องการการส่งเป็นแบบไบเฟสก็เพื่ออำนวยความสะดวกด้านรับในการกู้สัญญาณนาฬิกากลับคืนมา เพราะจากต้นทางด้านส่งเราจะส่งสัญญาณไปในสายเพียงเส้นเดียว ดังนั้นการกู้สัญญาณนาฬิกากลับมาก็จึงจำเป็นมากสำหรับทางด้านรับ. วงจรในการเข้ารหัสสัญญาณในการส่งแบบไบเฟสแสดงตามรูปที่ 3.8




รูปที่ 3.8 วงจรแปลงสัญญาณเป็นแบบไบเฟส

ส่วนในทางด้านรับของไบเฟสให้นำสัญญาณ Biphase กับ Clock มา Exclusive-or กัน

**การออกแบบวงจรถอดรหัสแบบมาเจอร์ตีโลจิกตีโค้ด**

ในการออกแบบวงจรถอดรหัส (15,7) ไชคลิกโค้ด เราจะใช้การถอดรหัสแบบมาเจอร์ตีโลจิกตีโค้ด ซึ่งจะมีหลักการคือ เมื่อข้อมูลข่าวสารที่ทำการเข้ารหัสคือมีการเพิ่มของพริตซ์เคบิตเข้าไปต่อท้ายของรหัสของข่าวสาร และถูกส่งจากทางด้านส่งผ่านตัวกลางในการส่งจนถึงทางด้านรับ ที่ทางด้านรับขั้นตอนแรกจะทำการตรวจสอบว่าขบวนของรหัสที่เข้ามานั้นเกิดผิดพลาดหรือไม่โดยการเช็คจากค่าซินโดรมของข้อมูลที่รับเข้ามา ค่าซินโดรมได้จากการนำรหัสที่ส่งจากด้านส่ง มาเข้าวงจรซึ่งก็คือวงจรเหมือนวงจรในการเข้ารหัส โดยจะเป็นการหาเศษที่ได้จากการหารค่าเวกเตอร์ที่รับเข้าด้วยค่าเงินเนอเรเตอร์โพลิโนเมียลที่เหมือนกับทางด้านส่ง ถ้าหากว่าเวกเตอร์ที่รับเข้ามาแตกต่างจากเวกเตอร์ที่ส่งมาก็จะทำให้ได้ค่าซินโดรมไม่เป็นศูนย์ ถ้าเหมือนกับเวกเตอร์ที่ส่งมาจะทำให้ค่าซินโดรมมีค่าเป็นศูนย์ วงจรในการหาค่าซินโดรมจะใช้ชิพรีจิสเตอร์ โดยจะมีการย้อนกลับมาเข้าที่ตัวชิพรีจิสเตอร์ตามค่าเงินเนอเรเตอร์โพลิโนเมียล  $g(x) = 1 + x^4 + x^6 + x^7 + x^8$  ซึ่งรหัส (15,7) ไชคลิกโค้ดจะมีค่า Minimum distance,  $d_{min} = 5$  จะได้ค่า  $J = d_{min} - 1 = 4$  และจะได้ค่า  $t = (d_{min} - 1) / 2 = 2$  วงจรจะแสดงตามรูปที่ 1.



รูปที่ 3.9 วงจรคำนวณหาค่าซินโดรม โดยใช้ชิพรีจิสเตอร์

(15, 7) ไชคลิกโค้ดจะมีพาริตีเช็คแมตริกซ์เป็น

$$h_0 = (1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0 \ 0 \ 0)$$

$$h_1 = (0 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0 \ 0)$$

$$h_2 = (0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0)$$

$$h_3 = (0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1)$$

$$h_4 = (0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 1 \ 1 \ 0)$$

$$h_5 = (0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 1 \ 1)$$

$$h_6 = (0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 1 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1)$$

$$h_7 = (0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0 \ 0 \ 0 \ 1)$$

ในการหาค่าพาริตีเช็คซัมจะได้จากการนำค่าพาริตีในแต่ละแถวนำมาบวกกัน ซึ่งมีข้อกำหนดว่าเมื่อนำพาริตีแถวใดมาบวกกันแล้วจะต้องไม่นำมาบวกกับพาริตีในแถวอื่นซ้ำอีกครั้ง ผลที่ได้จากการบวกจะต้องทำให้ได้ค่าที่เป็น 1 ปรากฏ อยู่ที่ตำแหน่งของรหัสที่เข้ามา (คือตั้งแต่ตำแหน่ง 0, 1, 2, ..., n-1) โดยมีเงื่อนไขว่าตำแหน่งที่เป็น 1 เมื่อเกิดที่การบวกใดแล้วจะต้องไม่เกิดเป็นค่า 1 ซ้ำกันที่ตำแหน่งเดิมของอีกผลการบวกหนึ่ง แต่ยกเว้นตำแหน่งสุดท้ายคือตำแหน่งที่ n-1 จะต้องมีค่าตำแหน่งนี้ในทุกๆ ผลของการบวกที่เกิดขึ้นจากการบวกแถวของพาริตี.

เราจะได้ค่าจากการบวกแถวของพาริตีเช็คโดยแทนด้วย  $\phi$  เป็นดังนี้

$$\phi_1 = h_3 = (0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1)$$

$$\phi_2 = h_1 + h_5 = (0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1)$$

$$\phi_3 = h_0 + h_2 + h_6 = (1 \ 0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1)$$

$$\phi_4 = h_7 = (0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0 \ 0 \ 0 \ 1)$$

แล้วเราจะได้พาริตีเช็คซัมที่ได้จากเวกเตอร์ที่รับได้  $r$  กับ  $\phi$

$$\xi_1 = r \cdot \phi_1 = e_3 + e_{11} + e_{12} + e_{14}$$

$$\xi_2 = r \cdot \phi_2 = e_1 + e_5 + e_{13} + e_{14}$$


$$\xi_3 = r \cdot \phi_3 = e_0 + e_2 + e_6 + e_{14}$$

$$\xi_4 = r \cdot \phi_4 = e_7 + e_8 + e_{10} + e_{14}$$

ค่าพาริตีเช็คซัม  $\phi$  จะมารวมกันที่ J-input Majority gate เพื่อที่จะทำการคำนวณหาค่าเอาต์พุตที่จะเป็นตัวตรวจสอบว่าบิตที่เลื่อนมาที่ตำแหน่งขวาสุดเกิดผิดพลาดหรือไม่ ถ้าเกิดบิตนั้นผิดพลาดจะได้เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เอาท์พุทจากมาเจอริตี้เกิดเป็น 1 และจะมีการแก้ไขบิตนั้นให้ถูกต้อง แต่ถ้าหากบิตนั้นไม่ผิดพลาด เอาท์พุทจากมาเจอริตี้เกิดจะเป็น 0 และไม่มีการแก้ไขบิตนั้น เมื่อข้อมูลที่รับเข้ามาตัวแรกเลื่อนไปที่ ตำแหน่งขวาสุด (n-1) ของชิพที่รีจิสเตอร์แล้วถูกส่งออกไปบิตตัวต่อมาก็จะทำการเลื่อนเข้าสู่ตำแหน่ง (n-1) และวงจรจะทำการหาค่าซินโครมตัวใหม่เพื่อทำการตรวจสอบบิตตัวใหม่ที่เข้ามา.

วงจร J-input Majority gate จะมีหลักการอยู่ว่าเมื่อมีอินพุทเข้ามาถ้าเป็น 1 มากกว่าครึ่งหนึ่งจะได้ เอาท์พุทเป็น 1 ถ้าไม่อย่างนั้นเอาท์พุทจะเป็น 0 ใน (15, 7) ไชคคลิกโศ๊คจะใช้ J-input Majority gate ที่มี 4 อินพุทเข้านั้นก็หมายความว่าต้องมีอินพุทมีค่าเป็น 1 มากกว่า 3 ตัวจากอินพุททั้งหมดที่เข้ามาจะทำให้ ได้ค่าเอาท์พุทเป็น 1 และมีการแก้ไขบิตที่ตำแหน่งนั้น ซึ่งวงจรของมาเจอริตี้เกิดจะแสดงตามรูปที่ 2.




รูปที่ 3.10 วงจร J-input Majority gate

วงจรทั้งหมดของการถอดรหัสจะแสดงตามรูปที่ 3.11




รูปที่ 3.11 วงจรถอดรหัส




รูปที่ 2.34 Block Diagram ของภาคส่ง

รูปที่ 2.35 Block Diagram ทั้งหมดของภาครับ



Transmitter Circuit

เอกสารนี้เป็นเอกสารที่สละส่วนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Receiver Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 4

## การทดลองและผลการทดลอง

freq(Hz)	volt(v)
300	2.2
400	2.36
500	2.36
600	2.42
700	2.45
800	2.5
900	2.54
1000	2.57
2000	2.79
3000	2.81
3500	1.76
4000	1.13
4500	0.75
5000	0.437




รูปที่ 4.1 ค่า Characteristic ของวงจร Lowpass filter ที่ได้จากการวัดและนำมา Plot กราฟ




รูปที่ 4.2 รูปสัญญาณนาฬิกาที่ใช้ควมถี่ 300 kHz






รูปที่ 4.3 สัญญาณ Control เทียบกับ Clock




รูปที่ 4.4 Data จาก A/D ที่ผ่าน PISO เทียบ Control Clock

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 Data ที่เข้า Code แล้ว เทียบกับ Data จาก PISO




29 Mar 1999  
22:30:03


รูปที่ 4.6 Data เข้า Code แล้วเทียบ biphase




รูปที่ 4.7 ส่งข้อมูล 1010010 ทำการเข้ารหัสได้ Parity Check เป็น 1010001




รูปที่ 4.8 ส่งข้อมูล 0011001 ทำการเข้ารหัสได้ Parity Check เป็น 11110110




รูปที่ 4.9 ส่งข้อมูล 101001 ทำการเข้ารหัสได้ Parity Check เป็น 00000011



## ผลทางภาครีบ




รูปที่ 4.10 ส่งข้อมูล 101000100000011 เกิดผิดพลาดที่ตำแหน่งบิตที่ 1 ได้ข้อมูลเป็น 101000100000010




รูปที่ 4.11 ข้อมูลที่ผิด 101000100000010 เข้าตัวแก้รหัสผิด ได้ข้อมูลเป็น 101000100000011

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.12 ส่งข้อมูล 101000100000011 เกิดผิดพลาดที่ตำแหน่งบิตที่ 1 และบิตที่ 7 ได้ข้อมูลเป็น  
 101000101000010




รูปที่ 4.13 ส่งข้อมูล 101000101000010 เข้าตัวแก้รหัสผิด ได้ข้อมูล 101000100000011

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.14 ส่งข้อมูล 10100101010001 เกิดผิดพลาดที่ตำแหน่งบิตที่ 5 ได้ข้อมูลเป็น 101001010110001




รูปที่ 4.15 ส่งข้อมูล 1010010101100011 เข้าตัวแก้รหัสที่ผิดที่ได้ข้อมูลเป็น 10100101010001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 ส่งข้อมูล 101001010100001 เกิดผิดพลาดที่ตำแหน่งบิตที่ 6 และ 14 ได้ข้อมูลเป็น 111001010000001




รูปที่ 4.17 ข้อมูลที่ผิด 111001010000001 เข้าตัวแก้รหัสผิดได้ข้อมูลเป็น 101001010100001






รูปที่ 4.18 ส่งข้อมูล 001100111110110 เกิดผิดพลาดที่ตำแหน่งบิตที่ 1 ได้ข้อมูลเป็น 001100111110111




รูปที่ 4.19 ข้อมูลที่ผิด 001100111110111 เข้าตัวแก้รหัสผิดได้ข้อมูลเป็น 001100111110110




รูปที่ 4.20 ส่งข้อมูล 00110011110110 เกิดผิดพลาดที่ตำแหน่งบิตที่ 1 และ 9 ได้ข้อมูลเป็น

001100011110111




รูปที่ 4.21 ข้อมูลที่ผิด 001100011110111 เข้าตัวเก็บรหัสผิดได้ข้อมูลเป็น 00110011110110




รูปที่ 4.22 สัญญาณ Output ที่เป็น Analog จากวงจรด้านรับ เทียบกับ สัญญาณ Input ที่เข้าภาคส่ง


(kHz)	(volts)	(kHz)	(volts)
0.1	0.54	23	1.74
0.2	1.32	24	1.72
0.3	1.82	25	1.64
0.4	1.98	26	1.66
0.5	2.02	27	1.60
0.6	2.04	28	1.56
0.7	2.06	29	1.52
0.8	2.04	30	1.46
0.9	2.04	31	1.44
1.0	2.00	32	1.44
1.1	2.04	33	1.40
1.2	2.02	34	1.38
1.3	1.98	35	1.32
1.4	1.96	36	1.24
1.5	1.92	37	1.24
1.6	1.92	38	1.20
1.7	1.90	39	1.00
1.8	1.86	40	0.90
1.9	1.86	41	0.84
2.0	1.82	42	0.84
2.1	1.80	43	0.78
2.2	1.76	44	0.69



รูปที่ 4.23 ค่า Characteristic ของวงจร Bandpass filter ที่ได้จากการวัดและนำมา Plot กราฟ ใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.24 สัญญาณของ Clock Recovery ในส่วนของ Integrate




รูปที่ 4.25 สัญญาณที่ได้จาก Integrate แล้วมาผ่านวงจร Absolute

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.26 นำสัญญาณมาทำการ Differentiate



รูปที่ 4.27 นำสัญญาณที่ได้มาผ่านPhase lock loop ผลที่ได้นำมาเป็น Clock ของด้านรับ

## ตัวอย่างการเปลี่ยนแปลงสถานะต่างๆในรีจิสเตอร์เมื่อส่งข้อมูล 11100101000001 ที่มีบิตผิดที่

ตำแหน่ง 6 และ 14

บิตที่	Data	$S_0$	$S_1$	$S_2$	$S_3$	$S_4$	$S_5$	$S_6$	$S_7$	$S_1+S_5$	$S_0+S_2+S_6$	O/p M-gate
15	1	0	0	0	0	0	0	0	0			
14	1	1	0	0	0	0	0	0	0			
13	1	1	1	0	0	0	0	0	0			
12	0	1	1	1	0	0	0	0	0			
11	0	0	1	1	1	0	0	0	0			
10	1	0	0	1	1	1	0	0	0			
9	0	1	0	0	1	1	1	0	0			
8	1	0	1	0	0	1	1	1	0			
7	0	1	0	1	0	0	1	1	1			
6	0	1	1	0	1	1	0	0	0			
5	0	0	1	1	0	1	1	0	0			
4	0	0	0	1	1	0	1	1	0			
3	0	0	0	0	1	1	0	1	1			
2	0	1	0	0	0	0	1	1	0			
1	1	0	1	0	0	0	0	1	1			
15		0	0	1	0	1	0	1	0	0	0	0
14		0	0	0	1	0	1	0	1	1	0	1
13		0	0	0	0	0	0	0	1	0	0	0
12		1	0	0	0	1	0	1	1	0	0	0
11		1	1	0	0	1	1	1	0	0	0	0
10		0	1	1	0	0	1	1	1	0	0	0
9		1	0	1	1	1	0	0	0	0	0	0
8		0	1	0	1	1	0	0	0	0	0	0
7		0	0	1	0	1	1	1	0	1	0	0
6		0	0	0	1	0	1	1	1	1	1	1
5		0	0	0	0	0	0	0	0	0	0	0
4		0	0	0	0	0	0	0	0	0	0	0
3		0	0	0	0	0	0	0	0	0	0	0
2		0	0	0	0	0	0	0	0	0	0	0
1		0	0	0	0	0	0	0	0	0	0	0

จากตารางด้านบนเราจะเห็นว่าที่บิตที่ 6 และ 14 จะได้อะไรที่ทุกของมาเจอร์ตี้เกิดเป็น 1 คือจะมีการแก้มบิตนั้น ซึ่งก็คือบิตที่ผิดนั่นเองเมื่อทำการแก้มบิตที่ผิดแล้วจะได้รหัสเป็น 101001010100001 ซึ่งเป็นรหัสที่ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อีกตัวอย่างหนึ่ง การเปลี่ยนแปลงสถานะต่างๆ ในรีจิสเตอร์เมื่อส่งข้อมูล 101000101000010 ที่มีบิต

ผิดที่ตำแหน่ง 1 และ 7

บิตที่	Data	$S_0$	$S_1$	$S_2$	$S_3$	$S_4$	$S_5$	$S_6$	$S_7$	$S_1+S_5$	$S_0+S_2+S_6$	O/p M-gate
15	1	0	0	0	0	0	0	0	0			
14	0	1	0	0	0	0	0	0	0			
13	1	0	1	0	0	0	0	0	0			
12	0	1	0	1	0	0	0	0	0			
11	0	0	1	0	1	0	0	0	0			
10	0	0	0	1	0	1	0	0	0			
9	1	0	0	0	1	0	1	0	0			
8	0	1	0	0	0	1	0	1	0			
7	1	0	1	0	0	0	1	0	1			
6	0	0	0	1	0	1	0	0	1			
5	0	1	0	0	1	1	1	1	1			
4	0	1	1	0	0	0	1	0	0			
3	0	0	1	1	0	0	0	1	0			
2	1	0	0	1	1	0	0	0	1			
1	0	0	0	0	1	0	0	1	1			
15	1	0	0	0	0	0	0	1	0	0	0	0
14	0	1	0	0	0	0	0	0	1	1	0	0
13	1	0	1	0	1	0	1	1	0	1	1	0
12	1	1	0	1	1	1	1	0	0	0	0	0
11	0	1	1	0	1	1	1	1	0	0	0	0
10	1	0	1	1	1	1	0	0	1	0	0	0
9	0	1	0	1	1	1	1	0	0	1	0	0
8	0	0	1	0	1	1	1	1	1	0	0	0
7	1	0	0	1	1	1	0	0	1	1	1	1
6	1	1	0	0	1	1	1	0	0	0	0	0
5	0	1	1	0	0	1	1	1	0	0	0	0
4	1	0	1	1	1	0	0	0	0	0	0	0
3	0	1	0	1	1	1	0	0	0	0	0	0
2	0	0	1	0	1	1	1	0	1	0	0	0
1	0	0	0	1	0	1	1	1	1	1	1	1

จากตารางด้านบนเราจะเห็นว่าที่บิตที่ 1 และ 7 จะได้อาชีพุขของมาเจอรตีเกิดเป็น 1 คือจะมีการแก้บิตนั้น ซึ่งก็คือบิตที่ผิดนั่นเองเมื่อทำการแก้บิตที่ผิดแล้วจะได้รหัสเป็น 101000100000011 ซึ่งเป็นรหัสที่ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปและวิจารณ์ผลการทดลอง

จากการทดลองทำวงจรการแก้รหัสที่ผิดโดยอาศัยวงจรทางคิวิตอล เราสามารถที่จะสรุปปัญหาที่พบและแนวทางในการแก้ไขเพื่อให้ประสิทธิภาพของการแก้รหัสดีขึ้น ปัญหาที่พบมีดังนี้

การหน่วงเวลาของสัญญาณภายในแต่ละส่วนของวงจร เนื่องจากวงจรส่วนมากเป็นวงจรทางคิวิตอล ดังนั้นจะต้องควบคุมให้สัญญาณนาฬิกาที่ขอบขาขึ้นและลงตรงสถานะที่ต้องการอย่างถูกต้อง การแก้ไขการหน่วงเวลาของสัญญาณในโครงงานนี้ ใช้การตรวจเช็คว่าจุดไหนของวงจร มีการหน่วงเวลาไปมากน้อยเพียงใด การแก้ก็จะทำให้สัญญาณที่เร็วกว่าถูกนำไปผ่านเกตคิวิตอล เพื่อให้ได้สัญญาณที่ตรงกันมากที่สุด การหน่วงเวลาเนื่องจากอุปกรณ์คิวิตอลจะไม่ค่อยมีผลมาก โดยส่วนมากจะเกิดการหน่วงเวลาเนื่องจากอุปกรณ์ที่เป็นแอกทิฟและพาสซีฟ

ข้อมูลข่าวสารในการเข้ารหัสจะต้องมีการเพิ่มบิตพริวิตี้เข้ามามีทำให้ประสิทธิภาพในการส่งต่ำลงแต่จะสามารถที่จะแก้ความผิดพลาดที่เกิดจากสัญญาณรบกวนได้มากขึ้นด้วย การมีบิตพริวิตี้มากขึ้นจะสามารถที่จะแก้บิตที่ผิดได้มากขึ้นก็จริงแต่จะต้องสิ้นเปลืองแบนด์วิธของตัวกลางในการส่งสัญญาณ

การชิงโครไนซ์สัญญาณทางด้านส่งและด้านรับในโครงงานนี้เป็นการส่งข้อมูลไปอย่างต่อเนื่องทั้งทางด้านส่งและรับจะต้องเริ่มทำงานพร้อมกันถึงจะสามารถกู้สัญญาณข้อมูลเดิมกลับคืนมาได้

ในการเข้ารหัสและถอดรหัสจะต้องมีเวลาในการที่วงจรจะเพิ่มเติมบิตพริวิตี้ เวลาในการตรวจแก้รหัสว่าเกิดการผิดพลาดหรือไม่พร้อมทั้งแก้บิตที่ผิด และเวลาเอาบิตพริวิตี้ออกจากข้อมูลที่ส่งมาก่อนการนำข้อมูลไปใช้ ถ้าหากว่าข้อมูลเข้ามาอย่างต่อเนื่องจะต้องมีการสูญเสียข้อมูลบางชุดไปในช่วงเวลาดังกล่าว ดังนั้นถ้าหากว่าเป็นข้อมูลเสี่ยงก็จะสามารถที่จะยอมให้ข้อมูลหายได้ เราสามารถที่จะเพิ่มความเร็วของสัญญาณนาฬิกาเพื่อให้ช่วงที่มีการได้คุณภาพเสี่ยงที่ดีขึ้น แต่ถ้าเป็นค่าจะต้องมีการหยุดข้อมูลก่อนการเข้าวงจรในการเข้ารหัสและวงจรการแก้รหัสผิด เพื่อรอให้ช่วงเวลาทำงานของวงจรเสร็จและทำการส่งข้อมูลชุดใหม่เข้าไป



## เอกสารอ้างอิง

- [1] กเชนทร์ แจ่มกมล, "Data Scramble Using Syndrome of linear Block code and Pseudo-random Bit Allocation", 1995
- [2] พุศศักดิ์ ชิวสุวิทย์, "การแก้รหัสที่ผิด", คณะวิศวกรรมศาสตร์ ตจว.
- [3] Rhee, Man Young " Error-correcting coding theory " , New York : McGraw-Hill, c1989.
- [4] Lin, Shu " Error control coding fundamentals and applications " NJ : Prentice-Hall, 1983.
- [5] Schweber, William L " Data communications / William L " New York : McGraw-Hill, c1988.
- [6] Robert boylestad, louis nashelsky "electronic device and circiut theory" : Prentice-Hall, 1996
- [7] วิโรจน์ อัครรังสี, ชัชวาล เต็มวงศ์, กรชฎี ใช้สติชัย "การใช้ opamp และ linear IC : ซีเอ็ดยูเคชั่น มหาชน พ.ศ.2535



## กิตติกรรมประกาศ

รายงานฉบับนี้สามารถสำเร็จลุล่วงไปได้ด้วยดี ก็ด้วยความอนุเคราะห์จากอาจารย์ทุกท่านที่เคยอบรม สั่งสอน ทำให้ผู้จัดทำสามารถนำวิชาความรู้ที่ได้รับมาประยุกต์ใช้ โดยเฉพาะอย่างยิ่ง อาจารย์ กอบชัย เดชหาญ ที่คอยให้ความช่วยเหลือ คำแนะนำ คำปรึกษา ชี้แนะแนวทางในการปฏิบัติงานต่าง ๆ เป็นอย่างดี รวมถึงพี่ๆ เพื่อนๆ ที่คอยให้ความช่วยเหลือในด้านต่าง ๆ

จึงขอขอบคุณมา ณ ที่นี้ด้วย

ผู้จัดทำ

