สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

หุ่นยนต์งู

SNAKE ROBOT

โดย

นาย ธนากรณ์ ศรีสงค์

นาย เอกภพ กันหารี

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาตรบัณฑิต

ภาควิชาวิศวกรรมระบบควบคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2544

เลขหมู่.....
เลขทะเบียน 45723
วัน, เดือน, ปี 13 ก.พ. 2546

.b.....
.i.....

หุ่นยนต์งู

SNAKE ROBOT

โดย

นาย ธนากรณ์ ศรีสงค์

นาย เอกภพ กันหารี

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาตรบัณฑิต

ภาควิชาวิศวกรรมระบบควบคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2544

b11278407

ปริญญานิพนธ์ ปีการศึกษา 2544

ภาควิชาวิศวกรรมระบบควบคุม

คณะวิศวกรรมศาตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง หุ่นยนต์งู

SNAKE ROBOT

ผู้จัดทำ นาย ธนากรณ์ ศรีสงค์

นาย เอกภพ กันหารี

.....อาจารย์ที่ปรึกษา

(รองศาตราจารย์ ดร. จงกล งามวิวิทย์)

.....อาจารย์ที่ปรึกษา

(อาจารย์ สุมิตร พนาอุดมทรัพย์)

หุ่นยนต์งู

SNAKE ROBOT

โดย

นาย ธนากรณ์ ศรีสงค์

รหัสประจำตัวนักศึกษา 42015260

นาย เอกภพ กันหารี

รหัสประจำตัวนักศึกษา 42015293

อาจารย์ที่ปรึกษา

รศ.ดร. จงกล งามวิวิทย์

อ. สุมิตร พนาอุดมทรัพย์

บทคัดย่อ

ในปัจจุบันนี้หุ่นยนต์ได้เข้ามาแทนที่การทำงานของมนุษย์ ซึ่งหุ่นยนต์ได้ออกแบบให้ถูกควบคุม เก็บข้อมูล และทำการประมวลผล โดยใช้ไมโครคอนโทรลเลอร์

ปริญญานิพนธ์ฉบับนี้ เป็นการศึกษาและออกแบบหุ่นยนต์งูที่สามารถควบคุมการเคลื่อนที่โดยพัฒนาโปรแกรมภาษาแอสแซมบลีลงในไมโครคอนโทรลเลอร์ โครงสร้างของหุ่นยนต์งูจะประกอบด้วย ไมโครคอนโทรลเลอร์เบอร์ MCS51 วงจรADC วงจรDAC และวงจรขับมอเตอร์

Abstract

Recently, working robots have been widely used for human safety. Most of robots are designed and to be controlled, recorded and processed by micro controller and micro computer.

This project concerns to the study and design a snake robot that can be controlled the movement of the snake robot by the assembly program developed for micro controller. The structure of the designed snake robot composes of a micro controller number MCS51, ADC circuit, DAC circuit and drive circuit of the DC gear motor.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จได้ด้วยดีจากความช่วยเหลือจากอาจารย์และบุคคลหลายท่าน

ขอขอบคุณอาจารย์ จงกล งามวิวิทย์ อาจารย์ สุมิตร พนาอุดมทรัพย์ อาจารย์ที่ปรึกษาและอาจารย์ทุกท่านได้กรุณาให้คำปรึกษาชี้แนะแนวทางในการแก้ไขปัญญาต่างๆ ที่เป็นประโยชน์เกี่ยวกับโครงงาน และความรู้ในการศึกษาวิศวกรรมระบบควบคุมที่สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังแห่งนี้อย่างทุ่มเท ตลอดจนสถานที่และอุปกรณ์ที่ใช้ในโครงงานและปริญญานิพนธ์ และความเอาใจใส่อย่างดีเสมอมา

ขอขอบคุณภาควิชาวิศวกรรมระบบควบคุมอาจารย์และเจ้าหน้าที่ทุกท่านที่ช่วยอำนวยความสะดวกเอื้อเฟื้ออุปกรณ์และให้คำปรึกษาอย่างดีเสมอมา

ขอขอบคุณรุ่นพี่ภาควิชาวิศวกรรมอิเล็คทรอนิกส์ที่ให้คำปรึกษา ด้านต่างๆ ทางด้านไมโครโปรคอนโทรลเลอร์ และอุปกรณ์อิเล็คทรอนิกส์บางส่วน ที่ใช้ในการทำโครงงานในครั้งนี้

ขอขอบคุณเพื่อนๆ ภาคคอนโทรลทุกคนที่คอยช่วยเหลืออย่างสม่ำเสมอและให้กำลังใจเต็มเปี่ยม

ขอขอบคุณเพื่อนๆและน้องๆ ส่วนวิศวกรรมระบบควบคุมต่อเนื่องทุกคนที่คอยเป็นกำลังใจในการทำงาน และตลอดเวลาการเรียน3 ปีที่ลาดกระบัง

ขอขอบคุณ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังสำหรับประสบการณ์ชีวิต ความรู้ และทุกสิ่งทุกอย่างตลอดระยะเวลาการเรียน3 ปี

ขอขอบพระคุณสำหรับบุญคุณอันยิ่งใหญ่ที่สุดคือ คุณพ่อ คุณแม่ และครอบครัวของเราทั้งสองที่คอยห่วงใยและให้กำลังใจ ตลอดจนความช่วยเหลือในทุกๆเรื่องแก่พวกเราเสมอมาไม่เคยเปลี่ยนแปลง

นาย ธนากรณ์ ศรีสงค์

นาย เอกภพ กันหารี

สารบัญ

	หน้า
บทคัดย่อ	I
กิตติกรรมประกาศ	II
สารบัญ	III
สารบัญภาพ	IV
บทที่ 1 บทนำ	**1**
1.1 ความเป็นมาของโครงงาน	
1.2 วัตถุประสงค์โครงงาน	
1.3 ขอบเขตของโครงงาน	
บทที่ 2 DC Gear Motor	**3**
2.1 หลักการทำงานของดีซีมอเตอร์	
2.2 การแยกประเภทของดีซีมอเตอร์	
2.3 โมเดลคณิตศาสตร์ของดีซีมอเตอร์	
2.4 ระบบเกียร์	
บทที่ 3 ไมโครคอนโทรลเลอร์ MCS-51	**26**
3.1 คุณสมบัติของไมโครคอนโทรลเลอร์	
3.2 โครงสร้างภายในของ MCS-513.3 พอร์ทของ 8051	
3.4 วงจรคล็อคของ 8051	
3.5 ผังเวลาซีพียู (CPU Timming)	
3.6 การแบ่งประเภทของหน่วยความจำ	
บทที่ 4 ทฤษฎี ADC และ DAC	**38**
4.1 ทฤษฎีของ Data Acquisition and Conversion	
4.2 ทฤษฎีการ Sampling	
4.3 การสุ่มและคงค่าสัญญาณ (Sample and Hold) และ Aperture error	
4.4 Quantizing Theory	
4.5 Quantizer Resolution and Error	
4.6 รหัสตัวเลขสำหรับการเปลี่ยนข้อมูล	
4.7 วงจรสุ่มและคงค่าสัญญาณ (Sample and Hold,S&H)	
4.8 วงจรสุ่มแบบ Inverting Close Loop	

4.9 วงจรแรงดันอ้างอิง (Voltage Reference Circuit)

4.10 วงจร Digital to Analogue Converter (DAC)

4.11 Analog to Digital Converter

บทที่ 5 การทดลอง การทำงานและผลการทดลอง **60**

5.1 โครงสร้างทางฮาร์ดแวร์

5.2 วงจรในส่วนต่าง ๆ และการทำงาน

บทที่ 6 บทวิจารณ์และสรุป **73**

บรรณานุกรม

ภาคผนวก

สารบัญรูปภาพ

รูปที่	หน้า
รูป 2.1 ดีซีมอเตอร์แบบอามาเจอร์ต่ออนุกรมกับขดลวดสนามแม่เหล็ก	4
รูป 2.2 คุณสมบัติระหว่างความเร็วและแรงบิดของดีซีมอเตอร์อนุกรมภายใต้ภาวะโวลท์เต็จคงที่	4
รูป 2.3 ดีซีมอเตอร์แบบแยกปรับสนามแม่เหล็กได้	5
รูป 2.4 แสดงคุณสมบัติระหว่างความเร็วและแรงบิดของซันท์มอเตอร์ภายใต้ภาวะอาร์มาเจอร์โวลท์เต็จคงที่และการกระตุ้นสนามแม่เหล็กคงที่	5
รูป 2.5 ดีซีมอเตอร์แบบฟิลด์เป็นสนามแม่เหล็ก	6
รูป 2.6 มอเตอร์แบบแม่เหล็กถาวร ที่มีเกียร์บล็อกเพื่อลดความเร็ว	6
รูป 2.7 แสดงรูปหน้าตัดของดีซีมอเตอร์แบบอาร์มาเจอร์เป็นแกนเหล็กส่วนฟิลด์เป็นแม่เหล็ก	7
รูป 2.8 ดีซีมอเตอร์และเอนโค้ดเดอร์แบบอาร์มาเจอร์เป็นแกนเหล็กขนาดต่างๆ	7
รูป 2.9 แสดงรูปหน้าตัดของดีซีมอเตอร์แบบมีขอลวดบนพื้นผิวและฟิลด์เป็นแม่เหล็กถาวร	8
รูป 2.10 โครงสร้างภายในของเซอร์โวมอเตอร์แบบกรงกระลอก	8
รูป 2.11 หน้าตัดของดีซีมอเตอร์แบบมีโรเตอร์เป็นขดลวดเคลื่อนที่และฟิลด์เป็นแม่เหล็กถาวร	9
รูป 2.12 แสดงถึงรูปหน้าตัดซึ่งมองด้านข้างของดีซีมอเตอร์แบบมีโรเตอร์เป็นขดลวดหมุน	9
รูป 2.13 อาร์มาเจอร์แบบเป็นขดลวดเคลื่อนที่ซึ่งมีรูปร่างเป็นถ้วยทรงกระบอกและเพลาเอาท์พุททำด้วยเซรามิคอะลูมิเนียมเพื่อให้ทนต่อแรงดึงได้สูง	9
รูป 2.14 แสดงรูปร่างและโครงสร้างแม่เหล็กของมอเตอร์แบบขอลวดเคลื่อนที่	9
รูป 2.15 แสดงถึงดีซีมอเตอร์แบบ โรเตอร์เป็นขอลวดหมุนมีรูปร่างเป็นจาน	10
รูป 2.16 ดีซีมอเตอร์แบบโรเตอร์เป็นขดลวดหมุนชนิดที่ใช้ในงานอุตสาหกรรม	11
รูป 2.17 รูปหน้าตัดของดีซีมอเตอร์แบบไม่มีแปรงถ่านและโรเตอร์เป็นแม่เหล็กถาวร	11
รูป 2.18 แสดงถึงส่วนประกอบที่สำคัญในระบบการบังคับดีซีมอเตอร์แบบไม่มีแปรงถ่าน	11
รูป 2.19 ตัวอย่างโครงสร้างอินเวอร์เตอร์ของดีซีมอเตอร์แบบไม่มีแปรงถ่าน	

ชนิด 2 เฟสโดยใช้เพาเวอร์ซัพพลายสองค่า 12
รูป 2.20 ตัวอย่างอินเวอท์เตอร์ของดีซีมอเตอร์ของดีซีมอเตอร์แบบไม่มีแปรงถ่าน
ชนิด 3 เฟสโดยใช้เพาเวอร์ซัพพลายเพียงค่าเดียว 12
รูป 2.21 โมเดลของดีซีมอเตอร์แบบฟิลด์แยกกระตุ้น 13
รูป 2.22 แสดงถึงแรงบิดต่างๆ ที่เกิดขึ้นต่อโหลดของมอเตอร์ 14
รูป 2.23 บล็อกไดอะแกรมของดีซีมอเตอร์โมเดล 16
รูป 2.24 ดีซีมอเตอร์และทาโคมิเตอร์สำหรับใช้ในระบบบังคับแบบมีการป้อนกลับ 17
รูป 2.25 แสดงการไหลของกำลังงานในดีซีมอเตอร์ 19
รูป 2.26 แสดงความสัมพันธ์ระหว่างแรงบิดที่ต้องการใช้งานในระบบจริง ๆ กับ
แรงบิดที่คำนวนได้จากสมการที่ (3-36) จะเป็นฟังก์ชั่นกับประสิทธิภาพกับ
เกียร์ 22
รูป 2.27 ระบบการคัพปลิ้งของเกียร์ 22
รูป 2.28 ระบบการคัพปลิ้งเกียร์ 23
รูป 2.29 โครงสร้างภายในของระบบเกียร์ ยงตรงสูง 24
รูป 2.30 ระบบเกียร์ 25
รูป 3.1 (a) 8051 บล็อกไดอะแกรมของ MCS-51 27
รูป 3.1 (b) ตำแหน่งของรีจิสเตอร์ต่าง ๆ 27
รูป 3.2 การจัดวางขาของ MCS-51 28
รูป 3.3 โครงสร้าง พอร์ท 0 (บิต) 29
รูป 3.4 โครงสร้างของพอร์ท 1 (บิต) 30
รูปที่ 3.5 โครงสร้างของ พอร์ท 2 (บิต) 31
รูป 3.6 โครงสร้างของพอร์ท 3 (บิต) 32
รูป 3.7 การต่อขารีเซ็ทให้กับ 8051 33
รูป 3.8 วงจรสร้างคล็อกของ 8051 34
รูป 3.9 ผังเวลาการทำงานของคำสั่ง 34
รูป 3.10 แสดงผังเวลาการติดต่อกับหน่วยความจำภายนอก 35
รูป3.11 ผังเก็บความจำสำหรับเก็บโปรแกรมสำหรับเบอร์ 8051 36
รูป 3.12 ผังแสดงหน่วยความจำสำหรับเก็บโปรแกรมสำหรับเบอร์ 8052 37
รูป 3.13 ผังหน่วยความจำสำหรับ Data Memory เบอร์ 8051 37
รูป 3.14 ผังแสดงหน่วยความจำสำหรับ Program Memory ของ 8052 37
รูปที่ 4.1 ระบบควบคุมที่มีการประมวลผลข้อมูลแบบดิจิตอล 39
รูปที่ 4.2 Error จากการวัดใน Aperture time 39

รูปที่ 4.3 การสุ่มสัญญาณ 42
รูปที่ 4.4 ทรานส์เฟอร์ฟังก์ชันของ Quantize 3 บิต ตามทฤษฎี 43
รูปที่ 4.5 ทรานส์เฟอร์ฟังก์ชันของ ADC 3 บิต ที่ใช้รหัสออฟเซ็ตไบนารี 45
รูปที่ 4.6 (b) แสดงวงจรที่ใกล้เคียงกับวงจรในทางปฏิบัติโดยเพิ่มเติมบัฟเฟอร์แอมปริฟาย 46
รูปที่ 4.7 รูปคลื่นเอาท์พุตของ S&H 47
รูปที่ 4.8 วงจรสุ่มสัญญาณแบบ Inverting Close Loop 48
รูปที่ 4.9 วงจรสุ่มแบบ Non-inverting closed loop 49
รูปที่ 4.10วงจรแรงดันอ้างอิงพื้นฐานและกราฟคุมสมบัติ 50
รูปที่ 4.11วงจรแรงดันอ้างอิงใช้ซีเนอร์ไดโอดที่ปรับปรุงคุณสมบัติจากวงจรแรงดันอ้างอิงพื้นฐาน 50
รูปที่ 4.12 แรงดันอ้างอิง (a) แรงดันอ้างอิงบวก (b) แรงดันอ้างอิงลบ 51
รูปที่ 4.13 แรงดันอ้างอิงปรับค่าได้ 52
รูปที่ 4.14 วงจร Band gap voltage reference 53
รูปที่ 4.15 ADC แบบ Binary weight ladder 54
รูปที่ 4.16 วงจร DAC แบบ R-2R ขนาด 4 บิต 55
รูปที่ 4.17 วงจรรีซิสทีฟแลดเดอร์ (Resistive Ladder) 55
รูปที่ 4.18 วงจร Invert R-2R ladder DAC 56
รูปที่ 4.19 วิธีการพื้นฐานของ ADC 57
รูปที่ 4.20 Tranfer function ของ Comparator 58
รูปที่ 4.21 บล็อกไดอะแกรมของ Sucessive appoximation ADC 58
รูปที่ 4.22 สัญญาณเวลาของ SAR 59
รูปที่ 4.23 บล็อกไดอะแกรมแสดง Parallel ADC 59
รูป 5.1 ลักษณะแนวคิดการเคลื่อนที่ของหุ่นยนต์งู 61
รูป 5.2 รัศมีของมุมที่เปลี่ยนแปลงในแต่ละข้อต่อ 61
รูป 5.3 แสดงส่วนประกอบทั้งหมดของโครงงานด้านข้าง 62
รูป 5.4 แสดงส่วนประกอบทั้งหมดของโครงงานทางด้านหน้า 62
รูป 5.5 แสดงโครงสร้างทางฮาร์ดแวร์ของตัวหุ่นด้านข้าง 63
รูป 5.6 แสดงโครงสร้างทางฮาร์ดแวร์ของตัวหุ่นทางด้านหลัง 63
รูป 5.7 แสดงการเชื่อมต่อกันของข้อต่อหุ่นยนต์งู 63
รูป 5.8 หุ่นยนต์งูเมื่อพลิกด้านล่างขึ้นเพื่อแสดงตำแหน่งของล้อและโวลท์ลุ่ม 64
รูป 5.9 แสดงแผ่นวงจร ADC และ DAC 8 ชุดที่ต่ออยู่บนแผงวงจรเดียวกัน 64

รูป 5.10 แสดงส่วนของวงจร ADC และ ADC และชุดวงจรขับ 64
รูป 5.11 แสดงส่วนของแหล่งจ่ายไฟและส่วนของไมโครคอนโทรลเลอร์ 65
รูป 5.12 บล็อกแสดงการเชื่อมต่อวงจรของส่วนต่างๆ 65
รูป 5.13 แสดงส่วนของวงจรไมโครคอนโทรลเลอร์ 67
รูป 5.14 วงจรการทดลอง ADC 68
รูป 5.15 วงจรการทลอง DAC 69
รูป 5.16 แสดงส่วนของวงจร ACD และ DAC 71
รูปที่ 5.17 วงจร DC Motor Drive 72

บทที่ 1
บทนำ

1.1 ความเป็นมาของโครงงาน

Snake robot หรือหุ่นยนต์งู เป็นโครงงาน ที่ต้องการที่จะศึกษาวิจัยพฤติกรรมการเคลื่อนที่ของงู เพื่อที่จะนำมาจำลองเป็นการเคลื่อนที่ของหุ่นยนต์ และอาจนำมาประยุกต์ใช้ประโยชน์ในแง่ต่าง ๆ ต่อไป

ในต่างประเทศ ได้มีการศึกษาพฤติกรรมการเคลื่อนไหวของ robot ในลักษณะเดียวกับงูที่เรียกว่า snake robot หรือหุ่นยนต์งูนี้มานานแล้ว ในหลายวัตถุประสงค์ เช่น ทางการแพทย์ที่นำหุ่นยนต์งู ขนาดเล็กเข้าไปสำรวจภายในร่างกาย ตัวอย่างเช่น ทางเดินอาหาร เพื่อช่อยหาวิธีในการรักษาโรคในทางเดินอาหาร หรือ ในงานที่เกี่ยวกับอวกาศ เช่น การใช้หุ่นยนต์งูเพื่อช่วยในการสำรวจพื้นผิวของดวงดาวต่าง ๆ ที่มีพื้นผิวที่ไม่เหมาะแก่การที่จะใช้หุ่นยนต์ที่เครื่อนที่โดยอาศัล้อ หรือการเคลื่อนที่ในลักษณะอื่นในการสำรวจ ซึ่งในขณะนี้ก็กำลังอยู่ในช่วงของการศึกษาวิจัยเช่นกัน

1.2 วัตถุประสงค์ของโครงงาน

โครงงาน snake robot หรือหุ่นยนต์งูนี้มีวัตถุประสงค์เพื่อศึกษาการเคลื่อนไหวของงู และนำมาประยุกต์ใช้เป็นการเคลื่อนไหวของ robot โดยใช้ microcontroller เป็นตัวควบคุมการเคลื่อนไหวในลักษณะต่างๆ เช่น ควบคุมความเร็ว ควบคุมทิศทางการเลี้ยว ลักษณะทั่วไปของ robot ก็จะแบ่งเป็นข้อต่อเช่นเดียวกับงู ในที่นี้จะทำขึ้นประมาณสิบข้อต่อโดยในแต่ละข้อต่อ จะประกอบด้วย IC ADC (Analog to Digital Converter) และ DAC (Digital to Analog Converter) อย่างละหนึ่งตัว เพื่อทำการเปลี่ยนแปลงสัญญาณควบคุม ที่เป็นสัญญาณดิจิตอลไปเป็นแรงดันไฟฟ้าที่เป็นสัญญาณอนาลอกเพื่อที่จะนำไปควบคุม ตำแหน่งการบิดไปมาของแต่ละข้อต่อ โครงงานนี้จะใช้ DC gear motor ขนาดเล็กในการเปลี่ยนองศาของแต่ละข้อต่อ อาศัยการควบคุมแบบ Feed back control โดยใช้หลักการของ PID Control โดยอาศัย microcontroller เป็นตัวกำหนดความสัมพันธ์ขององศาการเคลื่อนไหวในแต่ละข้อต่อต่อไป

เนื่องจากโครงงานนี้ยังเป็นโครงงานแรกที่ค่อนข้างที่จะมีความยุ่งยาก จึงอาจจะยังไม่

สามารถที่จะใช้ประโยชน์ในทางปฏิบัติได้ แต่ก็อาจจะเป็นพื้นฐานให้นักศึกษาในรุ่นต่อๆ ไปพัฒนาเพื่อที่จะได้นำไปใช้ประโยชน์ แต่ในขณะนี้ก็ได้มีหลายหน่วยงานในต่างประเทศได้มีการพัฒนา snake robot เพื่อที่จะใช้ประโยชน์อยู่เช่นกันดังที่ได้กล่าวไปแล้ว

1.3 ขอบเขตของโครงงาน

1. robot จะต้องเคลื่อนที่โดยอาศัยการบิดตัวแบบงู
2. สามารถใช้ล้อเพื่อลดความเสียดทานของ robot ที่กระทำกับพื้นได้
3. บังคับทิศทางการเลี้ยวได้
4. ศึกษาการปรับความเร็วในการเคลื่อนที่
5. ศึกษาการเคลื่อนที่ในที่แคบ
6. ความยาวของ robot ประมาณ 10 ข้อต่อ

บทที่ 2

DC MOTOR

2.1 หลักการทำงานของดีซีมอเตอร์

ดีซีมอเตอร์เป็นทรานสดิวเซอร์แรงบิดซึ่งมีการออกแบบ ให้มีคุณลักษณะพิเศษคือแรงบิดของเพลาของดีซีมอเตอร์จะเป็นสัดส่วนโดยตรงกับกระแสอาร์มาเจอร์ แรงบิดของเพลาของดีซีมอร์เตอร์จะได้จากผลระหว่างสนามแม่เหล็กและขดลวดตัวนำ ในที่นี้กระแสที่ไหลในขดลวดตัวนำจะสร้างฟิลด์ที่ประกอบด้วยเส้นแรงแม่เหล็ก $\varnothing$ และขดลวดตัวนำเหล่านั้นอยู่ห่างจากจุดศูนย์กลางการหมุดเท่ากับ r ความสำพันธ์ระหว่างแรงบิดและกระแสของเพลาเท่ากับ

$$T = K\varnothing I \qquad (2\text{-}1)$$

เมื่อ T คือแรงบิดของเพลามีหน่วยเป็นนิวตัน-เมตร

$\varnothing$ คือเส้นแรงแม่เหล็กมีหน่วยเป็นเวเบอร์

I คือกระแสเป็นเอมแปร์

และ K คือตัวคงที่ ดังนั้นแรงบิดของเพลาจะเป็นสัดส่วนโดยตรงกับผลคูณของเส้นแรงแม่เหล็กและกระแสเมื่อขดลวดตัวนำเคลื่อนที่ในสนามแม่เหล็กก็จะทำให้เกิดโวลท์เต็จตกคร่อมตัวมันเอง โวลท์เต็จนี้จะเป็นสัดส่วนกับความเร็วของเพลาของมอเตอร์ และตัวต้านการไหลของกระแส ความสัมพันธ์ระหว่างโวลท์เต็จย้อนกลับนี้และความเร็วของมอเตอร์คือ

$$E = K\varnothing\omega \qquad (2\text{-}2)$$

เมื่อ T คือแรงบิดของเพลามีหน่วยเป็นนิวตัน-เมตร

$\varnothing$ คือเส้นแรงแม่เหล็กมีหน่วยเป็นเวเบอร์

ω คือความเร็วของมอเตอร์มีหน่วยเป็นเรเดียน/วินาที

สมการ (2-1) และ (2-2) เป็นสมการที่แสดงถึงหลักการทำงานพื้นฐานของดีซีมอเตอร์

2.2 การแยกประเภทของดีซีมอเตอร์

ดีซีมอเตอร์สามารถแบ่งแยกออกได้เป็นหลายประเภทขึ้นอยู่กับลักษณะวิธีการสร้างสนามแม่เหล็กของตัวมอเตอร์และขึ้นอยู่กับพื้นฐานการออกแบบโครงสร้างของอามาเจอร์ การแบ่งประเภทตามลักษณะการจ่ายสนามแม่เหล็กสามารถแยกออกได้เป็น 2 แบบคือ

1. ดีซีมอเตอร์แบบปรับเส้นแรงแม่เหล็กได้
2. ดีซีมอเตอร์แบบเส้นแรงแม่เหล็กมีค่าคงที่

ถ้าเราจะพิจารณาแยกประเภทตามลักษณะการออกแบบโครงสร้างอามาร์เจอร์สามารถแยกได้เป็น 3 แบบคือ

1. ดีซีมอเตอร์แบบอาร์มาเจอร์เป็นแกนเหล็ก

2. ดีซีมอเตอร์แบบอาร์มาเจอร์ที่มีขอลวดพันอยู่บนพื้นผิว

3. ดีซีมอเตอร์แบบอามาร์เจอร์เป็นขดลวดหมุน

นอกจากนี้ยังมีดีซีมอเตอร์ชนิดพิเศษอีกแบบหนึ่งคือ แบบไม่มีแปลงถ่าน (brushless dc motor) ซึ่งมีหลักการทางเทคโนโลยีที่เหมือนกับดีซีมอเตอร์ชนิดที่มีแปลงถ่านยกเว้น การคอมมิวเทชั่นกระทำโดยเทคนิคทางอิเลคโทรนิคส์แทนที่จะกระทำโดยวิธีการทางเชิงกล

ดีซีมอเตอร์แบบปรับเส้นแรงแม่เหล็กได้

ดีซีมอเตอร์แบบปรับเส้นแรงแม่เหล็กได้ยังแบ่งแยกได้เป็น 2 แบบคือ

- แบบขดลวดสนามแม่เหล็กต่ออนุกรมกับขอลวดอาร์มาเจอร์
- แบบขอลวดสนามแม่เหล็กแยกกระตุ้น



รูป 2.1 ดีซีมอเตอร์แบบอามาเจอร์ต่ออนุกรมกับขดลวดสนามแม่เหล็ก



รูป 2.2 คุณสมบัติระหว่างความเร็วและแรงบิดของดีซีมอเตอร์อนุกรมภายใต้ภาวะโวลท์เต็จคงที่

ตัวอย่างของมอเตอร์แบบขดลวดสนามแม่เหล็กแยกกระตุ้นแสดงดังในรูปที่ 2.3 ดีซีมอเตอร์แบบนี้มักนิยมเรียกกันว่ามอเตอร์ขนาน (shunt motor) มอเตอร์แบบนี้สามารถปรับเส้นแรงแม่เหล็กได้อย่างอิสระต่อกระแสของอาร์มาเจอร์ยังผลให้สามารถควบคุมพารามิเตอร์ของมอเตอร์ให้คงที่ตลอดช่วงพิสัยกว้าง มอเตอร์นี้มักจะใช้งานในกรณีระบบบังคับการเครื่อนที่ต้องการแรงบิด

สูง ในรูปที่ 2.4 แสดงถึงคุณสมบัติของแรงบิดกับความเร็วของซันท์มอเตอร์ภายใต้ภาวะการกระตุ้นสนามแม่เหล็กคงที่



รูป 2.3 ดีซีมอเตอร์แบบแยกปรับสนามแม่เหล็กได้



รูป 2.4 แสดงคุณสมบัติระหว่างความเร็วและแรงบิดของซันท์มอเตอร์ภายใต้ภาวะอาร์มาเจอร์โวลท์เต็จคงที่และการกระตุ้นสนามแม่เหล็กคงที่

ดีซีมอเตอร์แบบเส้นแรงแม่เหล็กคงที่

ระบบการกระตุ้นฟิลด์ของมอเตอร์โดยทั่วไปในปัจจุบันมักใช้เป็นแบบ แม่เหล็กถาวร ดังแสดงในรูป 2.5 ในระบบนี้เส้นแรงแม่เหล็กของฟิลด์มีค่าคงที่ดังนั้นอัตราส่วนระหว่างกระแสและแรงบิดจะมีค่าคงที่ ดังนั้นสมการ 2-1 เขียนให้ง่ายขึ้นได้เป็น

$$T = K_t I \qquad (2\text{-}3)$$

และสมการ (3-2) ได้เป็น

$$E = K_e \omega \qquad (2\text{-}4)$$

ระบบนี้จะให้ความสัมพันธ์ระหว่าง กระแสอาร์มาเจอร์ แรงบิดและความเร็วที่อยู่ในลักษณะลิเนียร์ สมการไฟฟ้าของดีซีมอเตอร์แบบนี้เขียนได้เป็น



รูป 2.5 ดีซีมอเตอร์แบบฟิลด์เป็นสนามแม่เหล็ก

$$V = K_e\omega + L\frac{di}{dt} + Ri \qquad (2\text{-}5)$$

เมื่อเทียบกับมอเตอร์ที่มีขนาดของกำลังม้าเท่ากันนอกจากนั้นความสัมพันธ์เชิงเส้นในสมการ (2-1) ยังให้ค่าของกระแสอาร์มาเจอร์ที่สูงกว่าดีซีมอเตอร์แบบฟิลด์เป็นขดลวด การประยุกต์ใช้งานเหมาะกับระบบที่ต้องการแรงบิดโหลดสูง

ดีซีมอเตอร์แบบอาร์มาเจอร์เป็นแกนเหล็ก

โครงสร้างของโรเตอร์และสเตทเตอร์ของมอเตอร์แบบแกนเหล็กแสดงดังในรูป 2.7 โครงสร้างของมอเตอร์แบบนี้มีโมเม้นท์ของแรงเฉื่อยสูงที่สุดและมีค่าอินดัคแต้นซ์ของโรเตอร์สูงที่สุด ด้วยดังนั้นมอเตอร์นี้จึงมีปริมาณการจุความร้อนได้สูง และสามารถจะทนโอเวอร์โหลดได้ในระยะเวลาที่ยาวนานโดยไม่ทำให้มอเตอร์เสียหาย

ดีซีมอเตอร์แบบอาร์มาเจอร์มีขอลวดพันอยู่บนพื้นผิว

ในรูป 2.9 แสดงถึงการออกแบบของโรเตอร์ที่มีขดลวดพันอยู่บนพื้นผิว โดยไม่มีสล็อททำให้ได้อินดัคแตนซ์ของโรเตอร์ต่ำกว่าแบบแกนเหล็ก ข้อเสียคือ ทำให้ขนาดของมอเตอร์แบบนี้ใหญ่ขึ้นและราคาแพงกว่าแบบแกนเหล็กด้วย



รูป 2.7 แสดงรูปหน้าตัดของดีซีมอเตอร์แบบอาร์มาเจอร์เป็นแกนเหล็กส่วนฟิลด์เป็นแม่เหล็ก



รูป 2.8 ดีซีมอเตอร์และเอนโคดเดอร์แบบอาร์มาเจอร์เป็นแกนเหล็กขนาดต่างๆ



รูป 2.9 แสดงรูปหน้าตัดของดีซีมอเตอร์แบบมีขอลวดบนพื้นผิวและฟิลด์เป็นแม่เหล็กถาวร



รูป 2.10 โครงสร้างภายในของเซอร์โวมอเตอร์แบบกรงกระลอก

ดีซีมอเตอร์แบบอาร์มาเจอร์เป็นขอลวดหมุน

มอเตอร์แบบขอลวดหมุนนี้ได้รับการออกแบบเพื่อให้มีโมเม้นท์ของแรงเฉื่อยน้อยมากดังแสดงในรูป 2.11 และรูปหน้าตัดซึ่งมองด้านข้างของมอเตอร์ดังกล่าวแสดงในรูป 2.12 นอกจากนั้นในรูป 2.13 และรูป 2.14 เป็นรูปถ่ายของอาร์มาเจอร์แบบเป็นขดลวดเคลื่อนที่ และรูปลักษณะโครงสร้างของแม่เหล็กมากกว่ามอเตอร์ทั้งสองแบบที่กล่าวมาแล้ว ดังนั้นจำเป็นต้องออกแบบให้โครงสร้างของแม่เหล็กให้ใหญ่ขึ้นเพื่อให้ได้ช่องว่างของอากาศระหว่างเส้นแรงแม่เหล็กที่เท่ากันกับของมอเตอร์ทั้งสองแบบดังกล่าว ดังนั้นราคาของมอเตอร์แบบนี้จึงมีราคาที่แพง นอกจากนั้นโครงสร้างของโรเตอร์มีความจุความร้อนต่ำมากถ้าหากเกิดโอเวอร์โหลดก็จะทำให้มอเตอร์เสียได้ง่ายและโรเตอร์ลักษณะนี้จะมีค่าอินดัคแต้นซ์ต่ำมากคือน้อยกว่า 10 ไมโครเฮนรี่



รูป 2.11 หน้าตัดของดีซีมอเตอร์แบบมีโรเตอร์เป็นขดลวดเคลื่อนที่และฟิลด์เป็นแม่เหล็กถาวร



รูป 2.12 แสดงถึงรูปหน้าตัดซึ่งมองด้านข้างของดีซีมอเตอร์แบบมีโรเตอร์เป็นขดลวดหมุน



รูป 2.13 อาร์มาเจอร์แบบเป็นขดลวดเคลื่อนที่ซึ่งมีรูปร่างเป็นถ้วยทรงกระบอกและเพลาเอาท์พุททำด้วยซีรามิคอาลูมิเนียมเพื่อให้ทนต่อแรงดึงได้สูง

รูป 2.14 แสดงรูปร่างและโครงสร้างแม่เหล็กของมอเตอร์แบบขอลวดเคลื่อนที่

ในรูป 2.15 แสดงถึงมอเตอร์แบบขอลวดเคลื่อนที่อีกลักษณะหนึ่งซึ่งมีโครงสร้างของอาร์มาเจอร์เป็นรูปร่างจานซึ่งทำขึ้นจากขดลวดตัวนำซ้อนกันหลาย ๆ ขั้น ซึ่งเรามักจะเรียกกันว่า "printed motor" ตัวอย่างอีกอันหนึ่งของมอเตอร์แบบขดลวดเคลื่อนที่ (หมุน) แสดงในรูปที่ 2.16 ซึ่งเป็นมอเตอร์ขนาด 7 แรงม้าซึ่งสามารถประยุกต์ใช้ในงานเครื่องมือกลได้ดีสามารถให้แรงบิดได้สูงถึง 100 ft-lb และพัลซ์กระแสได้ถึง 800 แอมป์ ในปัจจุบันดีซีมอเตอร์แบบโรเตอร์เป็นขดลวดหมุนนี้ให้คุณสมบัติการทำงานที่ดีเยี่ยมเหมาะสำหรับเป็นตัวขับเคลื่อนในระบบการบังคับตำแหน่งและยังให้อัตราส่วนระหว่างแรงบิดและแรงเฉื่อยได้สูงและมีค่าอินดักแต้นซ์ต่ำที่สุดเมื่อเทียบกับมอเตอร์แบบอื่น ๆ นอกจากนั้นสามารถในการเพิ่มอัตราเร่งยังกระทำได้สูง 10^6 เรเดียน/วินาที^{2}



รูป 2.15 แสดงถึงดีซีมอเตอร์แบบโรเตอร์เป็นขอลวดหมุนมีรูปร่างเป็นจาน

ดีซีมอเตอร์แบบไม่มีแปรงถ่าน

ดีซีมอเตอร์แบบไม่มีแปรงถ่านต่างจากดีซีมอเตอร์ที่กล่าวมาแล้วคือ การค็อมมิวเทชั่นกระแสอาร์มาเจอร์จะใช้วิธีทางอีเล็คทรอนิกส์ โครงสร้างของมอเตอร์แบบนี้จะมีโรเตอร์เป็นแม่เหล็กหยือ "back iron" และขดลวดค็อมมิวเตทจะอยู่ภายนอกส่วนของตัวโรเตอร์ดังแสดงในรูป 2.17 (เปรียบกับดีซีมอเตอร์โดยทั่วไปแล้วจะมีโครงสร้างที่มีส่วนประกอบกลับกัน) การประยุกต์ใช้งานของดีซีมอเตอร์แบบไม่มีแปรงถ่านนี้มักจะใช้ในระบบที่ต้องการโมเมนท์ของแรงเฉื่อยต่ำ เนื่องด้วยโครงสร้างของมอเตอร์แบบนี้สร้างขึ้นด้วยสารแม่เหล็กชนิดพิเศษเพื่อให้เป็นมอเตอร์ชนิดที่มีโมเม้นท์ของแรงเฉื่อยต่ำ

การจัดค็อมมิวเทชั่นในมอเตอร์แบบไม่มีแปรงถ่านจะกระทำได้ภายนอกตัวมอเตอร์ โดยใช้วงจรสวิทซึ่งรวมเข้ากับมอเตอร์เพื่อให้เข้าใจการบังคับมอเตอร์แบบไม่มีแปรงถ่านดียิ่งขึ้น รูป 2.18 จะแสดงถึงบล็อคไดอะแกรมของส่วนประกอบที่สำคัญในระบบการบังคับดีซีมอเตอร์แบบไม่มีแปรงถ่าน เอนโคดเดอร์ที่เพลาของมอเตอร์แสดงให้เห็นว่าจำเป็นต้องซิงโครไนซ์ค็อมมิวเทชั่นสวิทซึ่งกับตำแหน่งเชิงมุมของโรเตอร์ ในรูป 2.19 และรูป 2.20 แสดงถึงโครงสร้างของตัวบังคับอีกแบบหนึ่ง ซึ่งเรียกว่า อินเวอร์เตอร์ซึ่งมักจะใช้กับดีซีมอเตอร์แบบไม่มีแปลงถ่านนี้



รูป 2.16 ดีซีมอเตอร์แบบโรเตอร์เป็นขดลวดหมุนชนิดที่ใช้ในงานอุตสาหกรรม



รูป 2.17 รูปหน้าตัดของดีซีมอเตอร์แบบไม่มีแปรงถ่านและโรเตอร์เป็นแม่เหล็กถาวร



รูป 2

รูป 2.18 แสดงถึงส่วนประกอบที่สำคัญในระบบการบังคับดีซีมอเตอร์แบบไม่มีแปรงถ่าน



รูป 2.19 ตัวอย่างโครงสร้างอินเวอร์เตอร์ของดีซีมอเตอร์แบบไม่มีแปรงถ่านชนิด 2 เฟสโดยใช้เพาเวอร์ซัพพลายสองค่า



รูป 2.20 ตัวอย่างอินเวอท์เตอร์ของดีซีมอเตอร์ของดีซีมอเตอร์แบบไม่มีแปรงถ่านชนิด 3 เฟสโดยใช้เพาเวอร์ซัพพลายเพียงค่าเดียว

2.3 โมเดลคณิตศาสตร์ของดีซีมอเตอร์

ดีซีมอเตอร์ที่ใช้ร่วมกับดีซีแอมปลิไฟทั้งในระบบการบังคับตำแหน่งและการบังคับความเร็วมักจะได้รับการประยุกต์ใช้เป็นส่วนประกอบสร้างกำลังงานในระบบการนำร่องและระบบการบังคับต่าง ๆ และเนื่องจากวิทยการเกี่ยวกับสารแม่เหล็กและการขยายด้วยโซลิดสเตททำให้ดีซีมอเตอร์แบบแม่เหล็กถาวรได้รับความนิยมใช้เป็นส่วนประกอบการขับเคลื่อนในระบบการบังคับแบบปิดลูปต่าง ๆ มากขึ้น การออกแบบและการชดเชยระบบดังกล่าว ได้อย่างเหมาะสมจะต้องใช้โมเดลคณิตศาสตร์ของส่วนประกอบทั้งหมดในระบบ ในหัวข้อนี้เราจะได้พัฒนาดิเนียร์โมเดลของดีซีมอเตอร์แบบแม่เหล็กถาวรและแบบฟิลด์แยกกระตุ้น



2.3.1 โมเดลอีเล็คโทรแมคคานิคอล

ส่วนสำคัญของดีซีมอเตอร์แบบฟิวด์แยกกระตุ้นมีโมเดลดังแสดงในรูป 2.21

R_a : ความต้านทานของอาร์มาเจอร์

L_a : อินดัคแต้นซ์ของอารามาเจอร์

V_g : โวลท์เต็จซ์กำเนิดในอาร์มาเจอร์ (โวลท์เต็จย้อนกลับ)

R_f : ความต้านทานของฟิลด์

L_f : อินดัคเต้นซ์ของฟิลด์

$\varnothing$: ช่องว่างอากาศของเส้นแรงสนามแม่เหล็ก

ω : ความเร็วของเพลาอาร์มาเจอร์

T_g : แรงบิดที่พัฒนาขึ้นในมอเตอร์

T_f : แรงบิดเสียดทานของมอเตอร์

T_L : แรงบิดโหลดบนเพลาของมอเตอร์



รูป 2.21 โมเดลของดีซีมอเตอร์แบบฟิลด์แยกกระตุ้น

ขั้นแรกเราจะหาสมการพื้นฐานโมเดลของดีซีมอเตอร์ได้จากลูฟของอาร์มาเจอร์

$$V_i(t) = R_a i_a(t) + L_a \frac{di_a(t)}{dt} + V_g(t) \qquad (2\text{-}7)$$

เทอมโวลท์เต็จ $V_g(t)$ ในสมการ (2-7) คือ โวลท์เต็จย้อนกลับของมอเตอร์ซึ่งเกิดขึ้นเมื่อเส้นลวดตัวนำของอาร์มาเจอร์หมุนตัดเส้นแรงแม่เหล็กซึ่งเกิดขึ้นโดยกระแสของฟิสด์ (i_f) ตามกฎของฟาราเดย์ ลูฟของเส้นลวดตัวนำหมุนในฟิลด์แม่เหล็กคงที่จะมีการเหนี่ยวนำโวลท์เต็จขึ้นในขดลวดนั้น

$$V(t) = \frac{d\lambda(t)}{dt} \qquad (2\text{-}8)$$

เมื่อ $\lambda(t)$ เส้นแรงแม่เหล็กที่รั่วไปยังขดลวดและ t คือเวลาในการหมุนของค็อมมิวเทเตอร์ของมอเตอร์ การควบคุมวงจรของแต่ละส่วนของตัวนำในโรเตอร์จะเกิดโวลทเต็จขึ้นในส่วนของตัวนำนั้นตามสมการ (2-8) เมื่อ $d\lambda(t)/dt$ จะเป็นสัดส่วนต่อเส้นแรงแม่เหล็กในช่องว่างอากาศและความเร็วเชิงมุม $\omega(t)$ หรือเราจะได้ว่า

$$V_g(t) = K\varnothing(t)\,\omega(t) \qquad (2\text{-}9)$$

สมมติให้กระแสของฟิลด์มีค่าคงที่และไม่คิดถึงส่วนการเปลี่ยนแปลงในเส้นแรงฟิลด์เนื่องจากอาร์มาเจอร์รีแอคชั่นเส้นแรงฟิลด์ก็จะมีค่าคงที่ดังนั้นสมการ (2-9) ก็จะกลายเป็น

$$V_g(t) = K\omega(t) \qquad (2\text{-}10)$$

เมื่อเราสมมติให้เส้นแรงของฟิลด์มีค่าคงที่ แรงบิดของแม่เหล็กไฟฟ้าซึ่งเกิดขึ้นแก่โรเตอร์ของมอเตอร์จะเป็นสัดส่วนกับกระแสอาร์มาเจอร์

$$T_g(t) = K_t i_a(t) \qquad (2\text{-}11)$$

เมื่อ K_t คือค่าคงที่ของแรงบิดของมอเตอร์
กำลังงานเชิงกลที่เกิดขึ้นในโรเตอร์คือผลคูณของแรงบิดที่เกิดขึ้นและความเร็วเชิงมุม

$$P_g(t) = T_g(t)\,\omega(t) \qquad (2\text{-}12)$$

กำลังงานเชิงกลที่เกิดขึ้นในโรเตอร์ทั้งหมดนี้จะจ่ายไปยังโหลดที่ต่ออยู่กับเพลาของมอเตอร์แต่กำลังงานนี้บางส่วนจะสูญเสียไปในมอเตอร์ การสูญเสียเนื่องมาจากแรงเสียดทาน หมายถึงความหน่วงเนื่องจากลมที่มีต่อโรเตอร์ แรงเสียดทานตัวรอรับโรเตอร์ กระแสที่ไหลวนในเหล็กของโรเตอร์และฮีสเทรีซิส จากรูป 2.22 แสดงให้เห็นถึงแรงบิดต่าง ๆ ที่เกิดขึ้นต่อโหลดของมอเตอร์คือ



รูป 2.22 แสดงถึงแรงบิดต่างๆ ที่เกิดขึ้นต่อโหลดของมอเตอร์

$T_g(t)$: แรงบิดของมอเตอร์

$T_f(t)$: แรงบิดที่ต้องชนะการสูญเสียเนื่องจากการเสียดทาน

$T_J(t)$: แรงบิดเพื่อใช้ในการเพิ่มอัตราเร่งแก่ ความเฉื่อยของโหลด

$T_L(t)$: แรงบิดโหลด

ในช่วงเวลาใด ๆ ก็ตาม แรงบิดมอเตอร์จะต้องเท่ากับแบะมีทิศทางตรงข้ามกับผลรวมของแรงบิด $T_f(t)$ $T_J(t)$ และ $T_L(t)$ ดังนั้น

$$T_g(t) = T_f(t) + T_J(t) + T_L(t) \qquad (2\text{-}13)$$

เมื่อ J คือผลรวมของโมเม้นท์แรงเฉื่อยของโรเตอร์และโหลดที่ต่ออยู่ที่เพลาของมอเตอร์

ผลรวมของแรงบิดเสียดทานที่ประกอบกันขึ้นที่เพลาของมอเตอร์เป็นลิเนียร์ฟังก์ชั่นกับความเร็วเชิงมุมของโรเตอร์เรียกว่า ส่วนประกอบของวิสคอสฟริคชั่นและมักจะอยู่ในเทอมที่แยกออกจากฟริคชั่นอื่น ๆ ซึ่งแสดงได้ด้วยสมการต่อไปนี้

$$T_g(t) = T_f(t) + T_J(t) + T_L(t) + J\frac{d\omega(t)}{dt} + B\omega(t) \qquad (2\text{-}14)$$

เมื่อ B คือสัมประสิทธิ์ของวิสคอสฟริคชั่นของมอเตอร์และโหลดที่ต่ออยู่กับเพลาของมอเตอร์ $T_f(t)$ คือ ผลรวมของฟริคชั่นของโหลดและของมอเตอร์ทั้งหมด มีแรงต้านของลมและการสูญเสียกำลังในเหล็กของเพลามอเตอร์ยกเว้นวิสคอสฟริคชั่น

สมการ (2-7) (2-10) (2-11) และ (2-14) เป็นชุดสมการพื้นฐานของดีซีมอเตอร์โมเดลและจากสมการเหล่านี้เราสามารถจะหาทรานเฟอร์ฟังก์ชั่นของดีซีมอเตอร์ได้ โดยใส่ลาปลาสทรานส์ฟอร์มทั้งสองข้างของชุดสมการพื้นฐานและเขียนได้ใหม่เป็น

$$V_1(s) - V_g(s) = (R_a + sL_a)\, I_a(s) \qquad (2.15)$$

$$V_g(s) = K_e\omega(s) \qquad (2.16)$$

$$T_g(t) = K_c\, I_a(s) \qquad (2.17)$$

$$T_g(s) - T_f(s) - T_L(s) = (B + sJ)\, \omega(s) \qquad (2.18)$$

บล๊อคไดอะแกรมที่แสดงถึงสมการพื้นฐานเหล่านี้ได้ดังรูป 2.23

ข้อควรสังเกต

สมมติว่าโวลท์เต็จที่ป้อนให้กับวงจรอาร์มาเจอร์มีค่าคงที่ดังนั้นมอเตอร์จะหมุนด้วยความเร็วคงที่คือทำงานอยู่ที่สภาวะสงบนิ่งด้วยโหลดที่คงที่ กำลังงานเชิงกลที่เกิดขึ้นโดยโรเตอร์จะหาได้จากสมการ (2.12) และเมื่อร่วมกับสมการ (2.11) ก็จะได้

$$P_g = T_g\omega = K_t I_a \omega \qquad (2.19)$$

เมื่อทุกเทอมในสมการสุดท้ายมีค่าคงที่เนื่องจากมอเตอร์ทำงานอยู่ที่สภาวะสงบนิ่งกำลังไฟฟ้าถูกดูดกลืนโดยอาร์มาเจอร์ต้องเท่ากับผลคูณของโวลท์เต็จคร่อมอาร์มาเจอร์และกระแสที่ไหลผ่านดังนั้น

$$P = V_g I_a = K_e \omega I_a \qquad (2.20)$$



รูป 2.23 บล๊อกไดอะแกรมของดีซีมอเตอร์โมเดล

ดังนั้นเราจะได้ว่า กำลังงานเชิงกลที่เกิดขึ้นต้องเท่ากับกำลังงานไฟฟ้าที่ถูกดูดกลืนในโรเตอร์คือ สรุปได้ว่า $K_t = K_e$

2.3.2 ทรานสเฟอร์ฟังก์ชั่นของดีซีมอเตอร์

บล๊อกไดอะแกรมของรูป 2.23 แสดงถึงระบบที่มีสองอินพุท และมีเอาท์พุทเป็นทั้งความเร็วเชิงมุม ω และการเคลื่อนที่แบบเชิงมุม θ จากรูป 2.23 ความเร็วเอาท์พุทของระบบเขียนได้เป็น

$$\omega(s) = G_1(s)\, V_1(s) + G_2(s)[\, T_f(s) + T_L(s)] \qquad (2\text{-}21)$$

เมื่อ

$$G_1(s) = \frac{\omega(s)}{V_1(s)} \;\Big|\; T_f(s) + T_L(s) = 0 \qquad (2\text{-}22)$$

$$G_2(s) = \frac{\omega(s)}{T_f(s) + T_L(s)} \;\Big|\; V_1(s) = 0 \qquad (2.23)$$

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

$G_1(s)$ คือทราสเฟอร์ฟังก์ชั่นระหว่างโวลเต็จและความเร็ว

$$G_1(s) = \frac{\omega(s)}{V_1(s)} = \frac{K_t}{(L_a s + Ra)(Js + B) + K_t K_e}$$

$$= \frac{Km}{\alpha S^2 + \beta S + 1} \qquad (2\text{-}24)$$

เมื่อ

$$K_m = \frac{K_t}{R_a B + K_t K_e}$$

$$\alpha = \frac{L_a J}{R_a B + K_t K_e}$$

$$\beta = \frac{L_a J}{R_a B + K_t K_e}$$

สมการ (2.24) เป็นโวลท์เต็จทรานสเฟอร์ฟังก์ชั่นของดีซีมอเตอร์ในเมื่อสมมติว่า T_f และ T_L มีค่าเป็นศูนย์ สมการ (2.24) สามารถเขียนใหม่ได้เป็น

$$G_1(s) = \frac{\omega(s)}{V_1(s)} = \frac{K_t}{R_a B(1 + \tau_e s)(1 + \tau_m s) + K_t K_e}$$



รูป 2.24 ดีซีมอเตอร์และทาโคมิเตอร์สำหรับใช้ในระบบบังคับแบบมีการป้อนกลับเมื่อ

$\tau_e = L_a/R_a$ = ไทม์คอนสเต้นท์ทางไฟฟ้า

$\tau_m = J/B$ = ไทม์คอนสเต้นท์ทางเชิงกล

ถ้าอินดัคแต้นท์ของอามาร์เจอร์มีค่าน้อย ไทม์คอนสเต้นท์ทางไฟฟ้าสามารถทิ้งได้และสมการ(2.24) ได้เป็น

45723

$$G_V(s) = \frac{\omega(s)}{V_i(s)} = \frac{K_t}{(Js+B)+K_tK_e}$$

$$= \frac{K_m}{(\tau_s+1)} \qquad (2\text{-}25)$$

เมื่อ

$$\tau = \frac{R_aJ}{(R_aB+K_tK_e)}$$

ในสมการ (2-25) ค่าคงที่ K_m อาจเรียกได้ว่าเป็นค่าคงที่ของมอเตอร์ ทราสเฟอร์ฟังก์ชั่นแรงบิดโหลด $G_2(s)$ หาได้เป็น

$$G_2(s) = \frac{\omega(s)}{T_f(s)+T_L(s)} = \frac{-\frac{1}{Js+B}}{1+\frac{K_tK_e}{(Js+B))(L_as+R_a)}}$$

$$G_2(s) = \frac{-\frac{R_a}{K_t}K_m\left[\frac{L_a}{R_a}s+1\right]}{\alpha s^2+\beta s+1} \qquad (2\text{-}26)$$

ซึ่งถ้าอินดัคแต้นท์ของอาร์มาเจอร์ไม่นำมาคิดถึง สมการ (2-26) ก็ลดลงได้

$$G_1(s) = \frac{\omega(s)}{T_f(s)+T_L(s)} = \frac{-\frac{R_a}{K_t}K_m}{\tau s+1}$$

2.3.3 การสูญเสียกำลังงานของดีซีมอเตอร์

ในหัวข้อนี้เราจะได้กำหนดให้ดีซีมอเตอร์เป็นเสมือนอุปกรณ์แปลงพลังงานคือ จะแปลงพลังงานอินพุททางไฟฟ้าไปเป็นพลังงานเอาท์พุททางเชิงกล ในรูป 2.25 แสดงถึงการไหลของพลังงานผ่านอุปกรณ์แปลงพลังงาน (มอเตอร์) ดังกล่าว



ผลรวมของกำลังงานไฟฟ้าอินพุทเท่ากับ ผลคูณของอาร์มาเจอร์โวลท์เต็จและกระแสอาร์มาเจอร์ดังนั้นผลรวมของอินพุทเพาเวอร์ได้เท่ากับ

$$P_i(t) = V_i(t)\, i_a(t) \qquad (2\text{-}27)$$



รูป 2.25 แสดงการไหลของกำลังงานในดีซีมอเตอร์

รวมสมการ (2-7) และ (2-10) เข้าด้วยกัน เราจะได้สมการโวลท์เต็จของวงจรอามาร์เจอร์ซึ่งสัมพันธ์กับโวลท์เต็จอินพุทและกระแสอาร์มาเจอร์

$$V_i(t) = R_a i_a(t) + L_a \frac{di_a(t)}{dt} + K_e \omega(t) \qquad (2\text{-}28)$$

แทนค่าสมการ (2-28) ลงในสมการ (3-27) จะได้นิพจน์ของกำลังอินพุทรวมในเทอมของกระแสอาร์มาเจอร์และความเร็วเชิงมุมของเพลา

$$P_i(t) = R_a i_a^2(t) + L_a i_a(t) \frac{di_a(t)}{dt} + K_e \omega(t) \qquad (2\text{-}29)$$

กระแสอาร์มาเจอร์สามารถเขียนให้อยู่ในเทอมของพารามิเตอร์เชิงกลของมอเตอร์และแรงบิดของเพลาด้วยการรวมสมการ (2-11) และสมาการ (2-14)

$$I_a(t) = \frac{1}{K_t}\left[J \frac{d\omega(t)}{dt} + B(t) + T_f(t) + T_L(t) \right] \qquad (2\text{-}30)$$

ซึ่งเมื่อเราแทนค่าลงในสมาการ (2-29) จะได้ดังต่อไปนี้

$$P_i(t) = R_a i_a^2(t) + \frac{K_e B \omega^2(t)}{K_t} + \frac{K_e \omega(t) T_f(t)}{K_t} + \frac{K_e \omega(t) T_L(t)}{K_t} + \frac{K_e}{K_t} J\omega(t) \frac{d\omega(t)}{dt} + L_a i_a(t) \frac{di_a(t)}{dt} \qquad (2\text{-}31)$$

พิจารณาถึงผลรวมของอินพุทเพาเวอร์ในสมาการที่ (3-31)

เทอมแรก (ทางด้านขวามือ)

I^2R : การสูญเสียในขอลวดอาร์มาเจอร์เนื่องจากการไหลของกระแสอาร์มาเจอร์ การสูญเสียทางเชิงกลในมอเตอร์ ประกอบด้วยการสูญเสียของกลังงานในเทอมที่สองและเทอมที่สาม

เทอมที่สอง แสดงถึงการสูญเสียกำลังงานเนื่องจากวิสคอสฟริคชั่น

เทอมที่สาม แสดงถึงการสูญเสียกำลังงานเนื่องจากแรงบิดเสียดทานอื่น ๆ ทั้งหมด

เทอมที่สี่ แสดงถึงเอาท์พุทเชิงกลของมอเตอร์

สองเทอมหลัง แสดงถึงการไหลเข้าหรือออกของกำลังงานในอุปกรณ์สะสมพลังงานในที่นี้ได้แก่ อินดัคแต็นซ์ และแรงเฉื่อยของเพลา ถ้าในช่วงเวลาเริ่มต้นจนกระทั่งสิ้นสุดของเวลาที่กำหนดให้ใด ๆ พลังงานที่สะสมอยู่ในส่วนของอินดัคแต้นซ์และแรงเฉื่อยของเพลาจะมีค่าคงที่ ดังนั้นจึงไม่มีผลการเปลี่ยนแปลงของพลังงานที่สะสมอยู่ ซึ่งก็จะไม่เกิดผลของการสูญเสียกำลังงาน ดังนั้นผลของกำลังเฉลี่ยที่สูญเสียให้แก่ แรงเฉื่อยของเพลาและอินดัคแต้นซ์มีค่าเป็นศูนย์

ประสิทธิภาพ (efficiency) ของมอเตอร์ที่ทำหน้าที่เป็นเสมือนตัวแปลงพลังงาน สามารถคำนวณ ได้จากอัตราส่วนของเพาเวอร์เอาท์พุทเชิงกลต่อ ผลรวมของเพาเวอร์อินพุทเฉลี่ย

$$\text{ประสิทธิภาพ (กำลังงาน)} = \frac{T_L}{\frac{R_a I_a^2 K_t}{K_e} + B\omega + T_f + T_L} \times 100\% \qquad (2\text{-}32)$$

เมื่อพารามิเตอร์ทั้งหมดพิจารณาได้ว่ามีค่าคงที่

ประสิทธิภาพของการเปลี่ยนแปลงกำลังไฟฟ้าเป็นกำลังงานเชิงกลสามารถหาได้จากอัตราส่วนของเพาเวอร์เอาท์พุทเชิงกลต่อเพาเวอร์ที่พัฒนาขึ้นโดยโรเตอร์

$$\text{ประสิทธิภาพในการแปลงทางกำลังงานเชิงกล} = \frac{T_L}{B\omega + T_f + T_L} \times 100\% \qquad (2\text{-}33)$$

การหลีกเลี่ยงข้อผิดพลาดในการเลือกขนาดของมอเตอร์

เรามักจะใช้มอเตอร์ขับโหลดโดยผ่านระบบเกียร์ เพื่อที่จะกำหนดแรงบิดที่ใช้เพิ่มอัตราเร่งของโหลดในระบบดังกล่าว ค่าอิเนอร์เชีย (แรงเฉื่อย) ของโหลดรวมถึงแรงเฉื่อยของแกนเร่งของโหลดในระบบดังกล่าว ค่าอิเนอร์เชีย (แรงเฉื่อย) ของโหลดรวมถึงแรงเฉื่อยของแกนมอเตอร์ตามปกติจะมีค่าเป็นสัดส่วนกับค่า $1/N^2$ (เมื่อ 1/N เป็นอัตราการลดความเร็วลงของมอเตอร์) ดังนั้นสมการทั่วไปที่ใช้คำนวนหาแรงบิดของมอเตอร์ที่ต้องการจะมีค่าเท่ากับ

$$T_s = \frac{T_{Lf}}{Nn} + J_M a_M + \frac{J_L a_M}{N^2} \qquad (2\text{-}34)$$

เมื่อ T_s = เป็นแรงบิดที่แกนมอเตอร์ต้องการ

T_{Lf} = ฟริกชั่นของโหลด

J_M = แรงเฉื่อยของมอเตอร์

J_L = แรงเฉื่อยของโหลด

a_M = อัตราเร่งของแกนมอเตอร์

N = อัตราส่วนของเกียร์ (ความเร็วของมอเตอร์/ความเร็วของโหลด)

n = ประสิทธิภาพของเกียร์บล๊อค

สมการที่ (2-34) จะมีความเที่ยงตรงที่ดีเมื่อ $n \cong 1$ หรือเมื่อเทอมที่สามมีค่าน้อยเมื่อเทียบกับอีกสองเทอม อย่างไรก็ตามเมื่อ n เกิดมีค่าน้อยกว่า 1 และเทอมที่สามมีค่าสูงในระบบคอนโทรลการเคลื่อนที่ใช้งานกับส่วนมากต้องการแรงบิดของมอเตอร์ที่มีค่าสูงกว่าที่คำนวณได้ในสมการที่ (2-34)

เออร์เรอร์เกิดขึ้นเนื่องจากแรงบิดที่ต้องการของแกนมอเตอร์เพื่อที่จะเพิ่มอัตราเร่งให้กับโหลดจะถูกกระทบกระเทือนจากประสิทธิภาพของเกียร์บล๊อค ดังนั้นจากสมการที่ (2-34) เขียนใหม่ได้เป็น

$$T_s = \frac{T_{Lf}}{Nn} + J_M a_M + \frac{J_L a_M}{N^2 n} \qquad (2\text{-}35)$$

ผลกระทบที่เกิดขึ้นจากประสิทธิภาพของเกียร์บล๊อคจะแสดงให้เห็นได้จากตัวอย่างของสเตปที่มีแรงเฉื่อยของมอเตอร์เท่ากับ 0.5 หน่วยและแรงเฉื่อยของโหลดเท่ากับ 50 หน่วย มีอัตราส่วนของเกียร์เท่ากับ 10:1 ค่า $T_{Lf} = 0$, และค่า $a_M = 1$ แทนค่าเหล่านี้ลงในสมการที่ (2-34) และสมการที่ (2-35) เราสามารถพล๊อตความสัมพันธ์ระหว่างแรงบิดที่ต้องการจริง ๆ กับแรงบิดจากสมการที่ (2-33) ได้ในรูปที่ 2.26

ในรูปที่ 2.26 แสดงให้เห็นว่าเมื่อประสิทธิภาพของเกียร์มีค่าต่ำ แรงบิดที่ต้องใช้เพิ่มอัตราเร่งของมอเตอร์และโหลดจะมีค่าสูงกว่าที่คำนวนได้ในสมการที่ (3-36) ส่วนเพาเวอร์ที่สูญเสียในตัวมอเตอร์ก็จะแปรค่าเป็นกำลังสองของแรงบิดและเมื่อประสิทธิภาพของเกียร์มีค่าสูง ๆ เพาเวอร์สูญเสียก็จะมีค่าน้อยลง



รูป 2.26 แสดงความสัมพันธ์ระหว่างแรงบิดที่ต้องการใช้งานในระบบจริง ๆ กับแรงบิดที่คำนวนได้จากสมการที่ (3-36) จะเป็นฟังก์ชั่นกับประสิทธิภาพกับเกียร์บล๊อค

2.4 ระบบเกียร์

ระบบเกียร์ คานงันหรือสายพานในลูกกรอกเป็นอุปกรณ์เครื่องกลซึ่งสามารถส่งพลังงานจากส่วนหนึ่งของระบบไปยังส่วนอื่นๆ ได้ในรูปของแรงงาน แรงบิด ความเร็ว และการเคลื่อนที่ นอกจากนั้นอุปกรณ์เหล่านั้นยังเป็นเสมือนอุปกรณ์สำหรับประสาน (matching) ที่สามารถใช้ส่งผ่านกำลังงานให้ได้ค่าสูงสุด รูป 2.26 แสดงถึงการคัพปริ้งเกียร์ 2 ตัว เข้าด้วยกัน แรงเฉื่อยและแรงเสียดทานของเกียรจะไม่นำมาพิจารณาถึงเกียรในอุดมคติ



รูป 2.27 ระบบการคัพปลิ้งของเกียร์

ความสัมพันธ์ระหว่างแรงบิด T_1 และ T_2 การเคลื่อนที่เชิงมุม θ_1 และ θ_2 และจำนวนซี่ฟัน N_1 และ N_2 ของระบบเกียร์สามารถหาได้จากหลักเกณฑ์ต่อไปนี้

(1) จำนวนซี่ฟันของเกียร์จะเป็นสัดส่วนกับรัศมี r_1 และ r_1 ของเกียร์ นั่นคือ

$$r_1 N_2 = r_2 N_1 \quad (2\text{-}36)$$

(2) ระยะทางการเคลื่อนที่ไปของเกียร์แต่ละตัวจะมีค่าเท่ากันดังนั้น

$$\theta_1 r_1 = \theta_2 r_2 \quad (2\text{-}37)$$

(3) แรงงานที่ได้จากเกียร์ตัวหนึ่งจะเท่ากับแรงงานที่ได้จากเกียร์อีกตัวหนึ่ง เนื่องจากสมมติให้ว่าไม่มีการสูญเสียแรงงานดังนั้น

$$T_1 \theta_1 = T_2 \theta_2 \quad (2\text{-}38)$$

ถ้าความเร็วเชิงมุมของเกียร์ทั้งสองคือ ω_1 และ ω_2 ในรูป 2.26 สมการ (2-36) (2-37) และ (2-38) เขียนใหม่ได้เป็น

$$\frac{T_1}{T_2} = \frac{\theta_2}{\theta_1} = \frac{N_1}{N_2} = \frac{\omega_2}{\omega_1} = \frac{r_1}{r_2} \quad (2\text{-}39)$$

ในการปฏิบัติตัวเกียร์จริง ๆ จะต้องมีแรงเฉื่อยและแรงเสียดทานเกิดขึ้นเนื่องจากการคัพปลิ้งระหว่างซี่ฟันของเกียร์ซึ่งไม่สามารถจะตัดทิ้งได้ ระบบสมมูลย์ของเกียร์ที่มีวิสคอฟริคชั่นดูว์ลอมฟริคชั่น และแรงเฉื่อยพิจารณาเป็นส่วนประกอบของระบบดังแสดงในรูป 2.27 ตัวแปรและพารามิเตอร์ต่อไปนี้อธิบายถึงระบบเกียร์

T = แรงบิดที่ป้อนให้กับระบบเกียร์

θ_1 และ θ_2 = ระยะทางการเคลื่อนที่เป็นเชิงมุม



รูป 2.28 ระบบการคัพปลิ้งเกียร์ที่มีแรงเฉื่อย

T_1 และ T_2 = แรงบิดที่ส่งผ่านมายังเกียร์

J_1 และ J_2 = แรงเฉื่อยของเกียร์

N_1 และ N_2 = จำนวนซี่ฟัน

F_{c1} และ F_{c2} = แรงเฉื่อยของเกียร์

B_1 และ B_2 = ตัวสัมประสิทธิ์ของคอสฟริคชั่น

สมการแรงบิดของเกียร์ทั้งสองเขียนได้เป็น

$$T_2(t) = J_2\frac{d^2\theta_2(t)}{dt^2} + B_2\frac{d\theta_2(t)}{dt} + F_{c2}\frac{\dot{\theta}_2}{|\theta_2|} \qquad (2\text{-}40)$$

สมการแรงบิดทางข้างของเกียร์ตัวแรงได้เป็น

$$T(t) = J_1\frac{d^2\theta_1(t)}{dt^2} + B_1\frac{d\theta_1(t)}{dt} + F_{c1}\frac{\dot{\theta}_1}{|\theta_1|} + T_1(t) \qquad (2\text{-}41)$$

สมการแรงบิดทั้งสองของเกียร์เขียนได้เป็น

$$T_1(t) = \frac{N_1}{N_2}T_2(t) = \left(\frac{N_1}{N_2}\right)^2 J_2\frac{d^2\theta_2(t)}{dt^2} + \left(\frac{N_1}{N_2}\right)^2 B_2\frac{d\theta_2(t)}{dt} + \left(\frac{N_1}{N_2}\right)^2 F_{c2}\frac{\dot{\theta}_2}{|\theta_2|} \qquad (2\text{-}42)$$

สมการ (3-65) แสดงให้เห็นว่าเป็นไปได้ที่จะสะท้อนแรงเฉื่อยแรงเสียดทาน แรงบิด ความเร็วและการเคลื่อนที่จากข้างหนึ่งของระบบเกียร์ไปยังอีกข้างหนึ่งของระบบเกียร์

ดังนั้นเราจะได้ปริมาณค่าต่าง ๆ ต่อไปนี้ เมื่อพารามิเตอร์ต่าง ๆ ของเกียร์ตัวที่สองสะท้อนไปยังเกียร์ตัวที่หนึ่ง



รูป 2.29 โครงสร้างภายในของระบบเกียร์ขนาดเล็กที่เที่ยงตรงสูง



รูป 2.30 ระบบเกียร์เพื่อลดความเร็วที่ทรานสเฟอร์ฟังก์ชั่นเท่ากับ 1/N

แรงเฉื่อย $(N_1/N_2)^2 J_2$

ตัวสัมประสิทธิ์ของวิสคอฟริคชั่น $(N_1/N_2)^2 B_2$

แรงบิด $(N_1/N_2)\, T_2$

การเคลื่อนที่เชิงมุม : $(N_1/N_2)\, \theta_2$

ความเร็วเชิงมุม : $(N_1/N_2)\, \omega_2$

แรงบิดคูว์ลอมบ์ฟริคชั่น : $(N_1/N_2)\, F_{c2}\, (\omega_2 / |\omega_2|)$

ถ้าผลการบิดของสปริงเกิดขึ้น ค่าคงที่ของสปริงจะได้การคูณด้วย $(N_1/N_2)^2$ ในสมการสะท้อนผลการบิดของแทนค่าสมการ (3-65) ลงในสมการ (3-64) จะได้

$$T(t) = J_{le}\frac{d^2\theta_1(t)}{dt^2} + B_{le}\frac{d\theta_1(t)}{dt} + T_F \qquad (2\text{-}43)$$

$$J_{le} = J_1 + \left(\frac{N_1}{N}\right)^2 J_2 \qquad (2\text{-}44)$$

$$B_{le} = B_1 + \left(\frac{N_1}{N}\right)^2 B_2 \qquad (2\text{-}45)$$

$$T_F = F_{c1}\frac{\dot{\theta}_1}{\left|\dot{\theta}_1\right|} + \left(\frac{N_1}{N}\right) F_{c2}\frac{\dot{\theta}_2}{\left|\dot{\theta}_2\right|} \qquad (2\text{-}46)$$

บทที่ 3

ไมโครคอนโทรลเลอร์ MCS-51

3.1 คุณสมบัติของไมโครคอนโทรลเลอร์

- แหล่งจ่ายไฟ + 5 V
- มีหน่วยความจำโปรแกรม (Program Memorry) ขนาด 4 กิโลไบต์สำหรับเบอร์ 8051 และ 8031,8032 ไม่มีหน่วยความจำชุดนี้ ส่วน 8032 มีหน่วยความจำถึง 8 กิโลไบต์
- มีหน่วยความจำสำหรับเก็บข้อมูล (Data Memory) ขนาด 128 ไบต์ สำหรับ 8052 มีถึง 256 ไบต์
- หน่วยความจำสำหรับโปรแกรมและดาต้า (Program Memory และ Data Memory แยกจากกันอย่างละ 64 กิโลไบต์)
- คำสั่งที่ใช้เวลาน้อยที่สุดประมาณ 1 μs เมื่อทำงานที่ความถี่ 12 MHz
- มี Timer/Counter ขนาด 16 บิต 2 ชุด (สำหรับ 8052 มี 3 ชุด) ทำงานได้ 4 โหมด
- รับอินเตอร์รัพท์ได้ 6 แหล่ง 5 เวกเตอร์
- มีพอร์ทรับส่งข้อมูลอนุกรม (UART) 2 พอร์ท ทั้งรับและส่งในเวลาเดียวกันได้ (Full Duplex) เลือกรูปแบบการส่งข้อมูลได้ 4 โหมด
- มีคำสั่งในการทำ AND,OR หรือ COMPLEMENT ได้ทั้งแบบ 8 บิตและ 1 บิต

3.2 โครงสร้างภายในของ MCS-51

MCS-51 ใช้เทคโนโลยีในการผลิตแบบ NMOS และ CMOS เบอร์ 8032 และ 8052 จะมี ROM BASIC อยู่ภายในจึงสะดวก สำหรับโปรแกรมเมอร์ที่จะเขียนโปรแกรมด้วยภาษาเบสิก โครงสร้างสำหรับ เบอร์ 8051 ดังแสดงในรูป 3.1 (a) และ (b)



รูป 3.1 (a) 8051 บล็อกไดอะแกรมของ MCS-51



รูป 3.1 (b) ตำแหน่งของรีจิสแตอร์ต่าง ๆ

และหน่วยความจำเพื่อใช้ประกอบการเขียนโปรแกรม



รูป 3.2 การจัดวางขาของ MCS-51

3.3 พอร์ทของ 8051

8051 เป็นไมโครคอนโทรลเลอร์ขนาด 40 ขา ซึ่งมีขาต่าง ๆ ดังนี้

- **Vcc** (ขา 40) ต่อกับ + 5 V
- Vss (ขา 20) เป็นขา GND
- **PORT** 0 (ขา 32-39) มีทั้งหมด 8 บิตคือ (P0.0-P0.7) มีโครงสร้างแบบ Open Drain Bi-directional ดังแสดงในรูป 3.3



รูป 3.3 โครงสร้าง พอร์ท 0 (บิต)

- **พอร์ท 0** (ขา 32-39) มีทั้งหมด 8 บิต คือ (P0.0-P0.7) ใช้งานได้ 2 หน้าที่คือ ส่งแอดเดรสและดาต้าออกไปให้หน่วยความจำภายนอกเมื่อทำการเขียนข้อมูลลงในหน่วยความจำภายนอกควบคุมด้วยขา Control ดูรูป 3.3 ประกอบและอีกหน้าที่หนึ่งหน้าที่ก็คือเป็นพอร์ท I/O ถ้าต้องการให้ทำงานเป็นอินพุตพอร์ทต้องส่งลอจิก " 1 " ไปยังพอร์ทนี้ จะมีผลให้ $\overline{Q}$ ของ D-FF เป็น " 0 " ทำให้ FET ตัวล่างมีสถานะ OFF สัญญาณที่ใช้อ่านอินพุทพอร์ท PIN (พอร์ท P0.X PIN) จะใช้สัญญาณ READ LATCH เมื่อถูกกระตุ้นที่ Tri-State Buffer ตัวบน

- **พอร์ท 1** (ขา 1-8) มีทั้งหมด 8 บิต คือ (P1.0-P1.7) มีโครงสร้างคล้าย พอร์ท 0 แต่จะ ใช้ความต้านทานภายในพูลอัพแทน (Internal Pull Up Reggister) มีโครงสร้างดังรูป 3.4



รูป 3.4 โครงสร้างของพอร์ท 1 (บิต)

- **พอร์ท 2** (ขา 21-28) มีทั้งหมด 8 บิต คือขา (P2.0-P2.7) มีโครงสร้างคล้าย PORT 0 โดยมี FET ตัวล่างตัวเดียวส่วนตัวด้านบนใช้ความต้านทานพูลอัพแทน (Internal PullUP) พอร์ทนี้ทำงาน 2 หน้าที่คือ สามารถใช้เป็นพอร์ทสำหรับส่งแอดเดรส 8 บิตบน (A8-A15) และเป็น I/O พอร์ทใช้งานทั่วไป เมื่อจะใช้งานเป็นอินพุตพอร์ท ต้องส่งลอจิก " 1 " มาที่พอร์ทนี้ก่อนเพื่อบังคับให้ FET อยู่ในสภาวะ OFF ดังแสดงในรูปที่ 3.5



รูปที่ 3.5 โครงสร้างของ พอร์ท 2 (บิต)

- **พอร์ท 3** (ขา 10-17) มีทั้งหมด 8 บิต คือขา (P3.0-P3.7) มีโครงสร้างคล้าย พอร์ท 1 พอร์ทนี้ทำหน้าที่เป็น I/O พอร์ท ถ้าจะให้พอร์ทนี้เป็น I/O PORT ก็ส่งลอจิก " 1 " มาที่พอร์ทนี้และอีกหน้าที่หนึ่งคือ ส่งสัญญาณควบคุมออกมา และรับสัญญาณเข้าไป สัญญาณต่าง ๆ มีดังนี้

P3.0/RXD (Serial Input Port) เป็นขาที่ชี้รับข้อมูลแบบอนุกรม

P3.1/RXD (Serial Output Port) เป็นขาที่ใช้ส่งข้อมูลแบบอนุกรม

P3.2/$\overline{INT0}$ (External Interrupt) ใช้รับสัญญาณขัดจังหวะจากภายนอก

P3.3/$\overline{INT1}$ (External Interrupt) ใช้รับสัญญาณขัดจังหวะจากภายนอก

P3.4/T0 (Timer/Counter 0 External Input) ขารับสัญญาณเข้าไปยังวงจร Timer/Counter 0 ที่ทำหน้าที่นับสัญญาณไซเคิลของสัญญาณ T1 นี้หรือสัญญาณนาฬิกาก็ได้

P3.5/T1 (Timer/Counter 1 External Input) ขารับสัญญาณเข้าไปยัง Timer/Counter 1 ซึ่งมีการทำงานเหมือน T0

P3.6/$\overline{WR}$ (External Data Memory Write Strobe) ขาสัญญาณควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับข้อมูลภายนอก 8051

P3.7/$\overline{RD}$ (External Data Memory Read Strobe) ขาสัญญาณควบคุมการอ่านข้อมูลจากหน่วยความจำสำหรับข้อมูลภายนอก

โครงสร้างของ (พอร์ท 3) ดังรูปที่ 3.6



รูป 3.6 โครงสร้างของพอร์ท 3 (บิต)

- **ALE** (ขา 30) เป็นขาส่งสโตรบสำหรับใช้ในการแลตซ์แอดเดรสไบร์ต่ำ (A0-A7) ที่ส่งออกมาจาก (พอร์ท 0) สัญญาณนี้จะแอคทีฟทุก ๆ 2 ครั้ง ใน 1 แมชชีนไซเคิล (1/6 ของสัญญาณนาฬิกา)

- **$\overline{PSEN}$** (ขา 29) เป็นขาที่ใช้ส่งสโตรบสำหรับอ่านข้อมูลจาก Program Memory ภายนอก (หน่วยความจำประเภท ROM EPROM) สัญญาณนี้จะส่งออกมา 2 ครั้งในแต่ละแมชชีนไซเคิลแต่ถ้าเป็นการอ่าน Internal Program Memory จะไม่มีสัญญาณออกที่ขานี้

- **$\overline{EA}$** (ขา 30) ถ้าป้อนลอจิก " 0 " เข้ามาที่ขานี้ซีพียูจะอ่านค่าจาก Program Memory ภายนอกชิพเท่านั้น แต่ถ้าถูกป้อนด้วยลอจิก " 1 " ก็จะอ่านโปรแกรมภายในชิพ

- **RST** (ขา 9) เป็นขารีเซ็ตซีพียูจะรีเซ็ตได้ก็ต่อเมื่อ ป้อนลอจิก " 1 " เข้ามาที่ขานี้อย่างน้อย 2 แมชชีนไซเคิล เมื่อซีพียูถูกรีเซ็ตค่าต่าง ๆ ในรีจิสเตอร์ใด ๆ จะมีคำสั่งดัง Table 3.1

- **XTAL1** (ขา 19) ใช้ต่อคริสตอลภายนอกโดยเป็นอินพุทเข้าสู่วงจรออสซิเลเตอร์

- **XTAL2** (ขา 18) ใช้ต่อคริสตอลภายนอกโดยเป็นอินพุทเข้าสู่วงจรออสซิเลเตอร์



รูป 3.7 การต่อขารีเซ็ทให้กับ 8051

3.4 วงจรคล็อคของ 8051

การต่อมีอยู่ด้วยกัน 2 รูปแบบ คือ แบบคล็อคภายในและคล็อกภายนอกมีรูปแบบการต่อดังรูปที่ 3.8



(a) Using the on-chip Oscillator



A. HMOS OR CHMOS



B. HMOS Only



(b) Using the External Clock

รูป 3.8 วงจรสร้างคล็อคของ 8051

3.5 ผังเวลาซีพียู (CPU Timming)



รูป 3.9 ผังเวลาการทำงานของคำสั่ง

ซีพียูจะ RUN ด้วยความเร็วเท่ากับ 12 MHz ดังนั้น คล็อค 12 ลูกจะกินเวลาเท่ากับ (1/12)*12 = 1 μS)

คำว่า 1 แมชีนไซเคิล คือช่วงการทำงานตั้งแต่ S1 จนถึง S6

รูป 3.9 (a) แสดงการทำงานของคำสั่ง INT A ซึ่งเป็นคำสั่ง 1 ไบต์ทำงาน เสร็จ ภายใน 1 แมชีนไซเคิล

รูป 3.9 (b) แสดงการทำงานของคำสั่ง ADD A.#Data ซึ่งเป็นคำสั่ง 2 ไบต์ทำงานเสร็จใน 1 แมชีนไซเคิล

รูป 3.9 (c) แสดงการทำงานของคำสั่ง INC DPTR ซึ่งเป็นคำสั่ง 1 ไบต์ แต่ทำงานเสร็จใน 2 แมชีนไซเคิล

รูป 3.9 (d) แสดงการทำงานของคำสั่ง MOVX ซึ่งเป็นคำสั่ง 1 ไบต์ แต่ทำงานเสร็จใน 2 แมชีนไซเคิล



รูป 3.10 แสดงผังเวลาการติดต่อกับหน่วยความจำภายนอก

รูป 3.10 (a) เป็นผังเวลาของสัญญาณซึ่งเกี่ยวข้องกับเฟิทซ์เมื่อส่วนของ Program Memory อยู่ภายนอก ดังนั้น สัญญาณที่จะนำมาใช้อ่าน OP-Code จาก Program Memory ก็คือ $\overline{PSEN}$ ซึ่งจะแอคทีฟ 2 ครั้งใน 1 แมชีนไซเคิล ดังนั้นสัญญาณที่ใช้อ่านข้อมูลจาก Program Memory จะใช้สัญญาณ $\overline{PSEN}$

รูป 3.10 (b) เป็นผังเวลาของสัญญาณที่เกี่ยวข้องกับการอ่านข้อมูลจาก Data Memory โดยใช้สัญญาณ $\overline{RD}$

(อาจสรุปได้ง่าย ๆ ว่าการอ่านข้อมูลจาก Program Memory จะใช้สัญญาณ $\overline{PSEN}$ และการอ่านข้อมูลจาก Data Memory จะใช้สัญญาณ $\overline{RD}$ ส่วนสัญญาณ ALE คือสัญญาณที่ใช้ในการ Latch Address A0-A7 นั่นเอง)

3.6 การแบ่งประเภทของหน่วยความจำ

หน่วยความจำที่ใช้กับ MCS-51 มีอยู่ด้วยกัน 2 ชนิด คือ Program Memory และ Data Memory ซึ่งเป็นหน่วยความจำที่ใช้เก็บโปรแกรมสั่งงานบรรจุอยู่ในชิพ 8051 ส่วนที่เป็น Program Memory ก็คือ ROM ขนาด 4 กิโลไบต์นั่นเอง แต่ถ้าเป็นเบอร์ 8052 ก็คือ ROM ขนาด 8 กิโลไบต์ ดังแสดงในรูป 3.11 และ 3.12



รูป3.11 ผังเก็บความจำสำหรับเก็บโปรแกรมสำหรับเบอร์ 8051



รูป 3.12 ผังแสดงหน่วยความจำสำหรับเก็บโปรแกรมสำหรับเบอร์ 8052

Data Memory เป็นหน่วยความจำที่ใช้เก็บข้อมูลหน่วยความจำนี้ สามารถเขียนข้อมูลลงไป และอ้านข้อมูลออกมาได้ ซึ่งเป็นหน่วยความจำภายในชิปมีเพียง 128 ไบต์ สำหรับเบอร์ 8051 และ 256 ไบต์ สำหรับเบอร์ 8052 ส่วนหน่วยความจำภายนอกชิพมี 64 กิโลไบต์ ดังแสดงในรูป 2.13 และ 3.14



รูป 3.13 ผังหน่วยความจำสำหรับ Data Memory เบอร์ 8051



รูป 3.14 ผังแสดงหน่วยความจำสำหรับ Program Memory ของ 8052

บทที่ 4

ทฤษฎีของ ADC และ DAC

4.1 ทฤษฎีของ Data Acquisition and Conversion

รูปแบบสัญญาณไฟฟ้าที่เราพบเห็นและคุ้นเคยในชีวิตประจำวันนั้นจะอยู่ในรูปของสัญญาณที่ต่อเนื่องหรือที่เรียกว่าสัญญาณอนาลอก (Analog signal) ซึ่งแต่เดิมการนำเอาสัญญาณไฟฟ้าดังกล่าวมาประมวลผล (Process) เพื่อให้มีรูปแบบที่เหมาะสมจะกระทำในแบบอนาลอกนั่นเอง แต่เมื่อเทคนิคและอุปกรณ์ประมวลผลสัญญาณทางดิจิตอลได้รับการพัฒนาขึ้นมา เนื่องจากพบว่าในรูปแบบดิจิตอล การประมวลเก็ข้อมูล สื่อสารและการนำเสนอกระทำได้ง่ายและมีประสิทธิภาพมากกว่า ดังนั้นการเปลี่ยนรูปแบบของสัญญาณ (Conversion) จึงได้มีความจำเป็นขึ้นมา ในรูปที่ 4.1 เป็นตัวอย่างแสดงระบบควบคุมที่ใช้การประมวลผลข้อมูลในระบบดิจิตอล ในระบบที่ยกมาเป็นตัวอย่างนี้เป็นการเปลี่ยนแปลงทางกายภาพ (Physical process) ในลักษณะใด ๆ ก็ตาม เช่น ความดัน อุณหภูมิ จะถูกเปลี่ยนให้เป็นกำลังไฟฟ้าที่มีความต่อเนื่อง (สัญญาณอนาลอก) โดยทรานสดิวเซอร์ที่มีคุณสมบัติเหมาะสมกับรูปแบบทางกายภาพนั้น สัญญาณไฟฟ้านั้นจะถูกปรับให้อยู่ในรูปและขนาดที่เหมาะสมก่อน โดยวงจรส่วนที่ทำหน้าที่ปรับแต่งสัญญาณ เช่น วงจรขยาย วงจรฟิลเตอร์ เป็นต้น ADC จะทำหน้าที่เปลี่ยนรูปสัญญาณจากอนาลอกเป็นดิจิตอล ตัวประมวลผลทางดิจิตอล (Digital processor) เช่น คอมพิวเตอร์ จะจัดการกับข้อมูลเพื่อนำเสนอหรือถูกเปลี่ยนกลับมาอยู่ในรูปแบบของสัญญาณอนาลอกโดย DAC เพื่อป้อนกลับไปควบคุม Physical process

ในระบบที่มีข้อมูลที่ต้องประมวลผลในเวลาเดียวกันหลาย ๆ ข้อมูล หาก ADC ทำงานได้เร็วพอก็ไม่ต้องใช้ ADC หลาย ๆ ตัวทำงานแยกกันสำหรับข้อมูลแต่ละชุด แต่จะใช้วิธีการแบ่งเวลา (Timesharing) โดยใช้วิธี Multiplexing (รูปที่ 4.1) วงจรสุ่มตัวอย่างและคงค่า (Sampling and hole,S/H) จะสุ่ม (Sample) ขนาดของสัญญาณอนาลอกมาและเก็บ (Hold) ไว้ในชั่วขณะเพื่อรอให้ ADC รับไปเปลี่ยนให้เป็นสัญญาณดิจิตอลจนเรียบร้อยแล้วค่อยสุ่มสัญญาณใหม่ ทั้งนี้เพื่อที่ไม่จำเป็นต้องใช้ ADC ที่มีความเร็วสูงราคาแพง ข้อมูลดิจิตอลจะถูกส่งต่อไปยัง System bus และถูกประมวลผลโดย Processor ผลของการประมวลผลจะถูกส่งกลับออกมาเพื่อเปลี่ยนกลับเป็นสัญญาณอนาลอก DAC เพื่อไปควบคุมกิจกรรมทางกายภาพ ของระบบ Analog actuator

4.2 ทฤษฎีการ Sampling

ในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลนั้น ADC จะต้องใช้เวลาช่วงหนึ่งในการจัดการซึ่งช่วงเวลาดังกล่าวนั้นขึ้นอยู่กับหลาย ๆ ปัจจัย เช่น ความละเอียดของการเปลี่ยนสัญญาณ (จำนวนดิจิตอลบิต) เทคนิคของการเปลี่ยนสัญญาณ และความเร็วในการทำงานของ

อุปกรณ์ร่วมอื่น ๆ การกำหนดความเร็วของการแปลงสัญญาณนี้ขึ้นอยู่กับการประยุกต์ใช้งานเฉพาะอย่างและความแม่นยำที่ต้องการ



รูปที่ 4.1 ระบบควบคุมที่มีการประมวลผลข้อมูลแบบดิจิตอล



รูปที่ 4.2 error จากการวัดใน Aperture time

ช่วงเวลาในการแปลงสัญญาณบางครั้ง อาจเรียกว่า Aperture time ซึ่งความหมายโดยทั่วไปหมายถึงช่วงเวลาที่เกิดีความไม่แน่นอนขึ้นในการวัดและประมวลผลก็คือความผิดพลาด (error) ต่อค่าที่วัดได้

ในรูปที่ 4.2 สัญญาณอนาลอก V(t) มีอัตราการเปลี่ยน dv/dt ในช่วง Aperture time, T_a ดังนั้นช่วงการเปลี่ยนแปลงอนาลอกจะเท่ากับ Δv โดย

$$\Delta V = T_a \frac{dV(t)}{dt}$$

ดังนั้นหากเวลาที่ ADC ใช้ในการเปลี่ยนสัญญาณในช่วงเวลา T_a นี้สัญญาณดิจิตอลที่ได้อาจจะตรงกับขนาดของสัญญาณอนาลอกค่าใดค่าหนึ่งในช่วงเวลานี้ และจัดทำได้ง่ายและราคาถูกกว่าที่เกิดขึ้น ซึ่งแน่นอนว่าในบางครั้งเป็นไปได้ที่สัญญาณดิจิตอลจะตรงกับขนาดของสัญญาณอนาลอกที่เกิดขึ้นซึ่งเรียกค่าความผิดพลาดที่เกิดขึ้นนี้ว่า Aperture time error

ตัวอย่างในกรณีสัญญาณอินพุทเป็นรูปคลื่นซายน์ อัตราการเปลี่ยนแปลงของรูปคลื่นจะเกิดสูงสุดตรงบริเวณจุดตัดแกนเวลารอบ ๆ จุดศูนย์โวลต์ (Zero crossing) และ Aperture time error คือ

$$\Delta V = T_a \frac{dV}{dt}(ASin\,\omega t)_{t=0} = T_a A\omega$$

และ ค่าความผิดพลาดรวม (ε) คิดจากอัตราส่วนของขนาดเต็มสเกล คือ

$$\varepsilon = \frac{\Delta V}{2A}\pi T_a$$

ดังนั้น หากต้องการเปลี่ยนสัญญาณเป็นรูปซายน์ความถี่ 1 กิโลเฮิร์ท ให้เป็นสัญญาณดิจิตอล 10 บิต ซึ่งยอมให้ค่าความผิดพลาดไม่เกินกว่าค่าความละเอียด (Resolution) คือ $1/2^{10}$ LSB หรือ 1.001 ดังนั้นเวลา Aperture time จะต้องอยู่ในช่วง

$$T_a = \frac{\varepsilon}{\pi} = \frac{0.001}{3.14 \times 10^3} = 320 \times 10^{-9}$$

จะเห็นว่าแม้สัญญาณ 1 กิโลเฮิร์ท จะไม่ใช่ความถี่สูงก็จริง แต่ ADC ที่ใช้ต้องการเวลาในการเปลี่ยนในเวลา 32. นาโนวินาที ให้เป็นรหัส 10 บิต วิธีอื่นที่ไม่จำเป็นจะต้องใช้ ADC ความเร็วสูงคือการใช้การสุ่มและคงค่าสัญญาณ ซึ่งการสุ่มและคงค่าสัญญาณ ที่มี Aperture time น้อย ๆ นั้นทำได้ง่ายและราคาถูกกว่า

4.3 การสุ่มและคงค่าสัญญาณ (Sample and Hold) และ Aperture error

วงจรสุ่มและคงค่า (Sample and hold) จะทำการสุ่ม (Sampling) สัญญาณอินพุท และนำมาเก็บ (Hold) ไว้ในช่วงเวลาหนึ่งได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นไว้ในตัวเก็บประจุที่รั่ว

ไหลต่ำ Aperture time ของการสุ่มและคงค่าสัญญาณ คือเวลาตั้งแต่เริ่มสุ่มสัญญาณจนเก็บประจุค่าแรงดันจนถึงค่าที่สุ่มซึ่งขึ้นอยู่กับแบนด์วิดธ์และช่วงเวลาในการสวิทซ์ (Switching time)

ในการสุ่มสัญญาณอนาลอกจะถูกสุ่มเป็นระยะ ๆ ซึ่งคงที่ตามรูปที่ 4.3 การสุ่มจะเป็นการตัดต่อสัญญาณอนาลอกในช่วงเวลาอันสั้นด้วยสวิทซ์ที่ทำงานด้วยความเร็วสูง ผลของการสุ่มสัญญาณด้วยความเร็วจะเสมือนกับการคูณขบวนสัญญาณพัลส์แคบ ๆ กับสัญญาณอนาลอก ซึ่งจะได้เป็นสัญญาณที่มอดดูเลท (Modulate) ระหว่างขบวนพัลส์กับสัญญาณอนาลอก โดยเสมือนว่าสัญญาณอนาลอกจะขี่มาบนขบวนพัลส์ดังแสดงในรูปที่ 4.3 (c)

ปัญหาที่ว่าอัตราการสุ่มสัญญาณนั้นควรมีขนาดเท่าใดจึงจะไม่ทำให้ข้อมูลเสียไปเมื่อสัญญาณนั้นถูกเปลี่ยนกลับมาเป็นเช่นเดิม คำตอบคือ ขึ้นอยู่กับความถี่ของสัญญาณอนาลอกทฤษฎีของการสุ่มกล่าวไว้ว่า "ถ้าสัญญาณต่อเนื่องที่มีความถี่และฮาร์โมนิคส์ไม่เกิน f_c ถ้าสุ่มด้วยอัตราการสุ่มไม่น้อยกว่า $2f_c$ แล้วสัญญาณดังกล่าวจะสามารถเปลี่ยนกลับมาได้อย่างเดิมโดยไม่สูญเสียรายละเอียดหรือผิดเพี้ยนไป"



(a)



(b)



(c)

รูปที่ 4.3 การสุ่มสัญญาณ

(a) สัญญาณอนาลอกอินพุต

(b) พัลส์ที่มาสุ่มสัญญาณ

(c) สัญญาณอนาลอกหลังการสุ่ม

4.4 Quantizing Theory

Quantizing Theory เป็นขบวนการที่เปลี่ยนแปลงสัญญาณอนาลอกเป็นสัญญาณที่ไม่ต่อเนื่อง (Discrete signal) หลังการสุ่ม โดยผ่านขบวนการเข้ารหัส (Coding) จัดให้สัญญาณที่ไม่ต่อเนื่องนั้นอยู่ในรูปที่ง่ายต่อการประมวลผลและเป็นสัดส่วนสัมพันธ์กับสัญญาณอนาลอก เช่น ในรูปของรหัสไบนารี (Binary) เป็นต้น หากนำเอาขนาดของสัญญาณอนาลอกและสัญญาณดิจิตอลที่ได้รับการ Quantize มาเขียนกราฟก็จะได้กราฟแสดง Quantize transfer function ดังรูปที่ 4.4

ในรูปกราฟแสดงให้เห็นถึงความสัมพันธ์ระหว่างสัญญาณอนาลอกที่มีขนาดอยู่ระหว่าง 0 ถึง +10 โวลท์ ถูก Quantize และ Encode เป็นรหัสไบนารี (Binary) 3 บิต ได้ 8 ระดับจาก 000 ถึง 111 เนื่องจากในระบบไบนารีรหัสดิจิตอลแต่ละค่าจะแทนขนาดของสัญญาณอนาลอกแต่ละค่าที่เป็นสัดส่วนกับค่าเต็มสเกลโดยค่าสูงสุดของรหัสดิจิตอลคือ ทุกบิตที่เป็น 1 จะเท่ากับสัญญาณอนา

ลอกเต็มสเกลคูณด้วย ($1-2^n$) โดย n เป็นจำนวนบิตของรหัสดิจิตอลแต่ละบิตที่เป็น 1 จะเท่ากับขนาดเต็มสเกลของสัญญาณอนาลอกคูณกับค่าน้ำหนัก (Weighting) ของรหัสชนิดนั้น หารด้วย 2^n



รูปที่ 4.4 ทรานส์เฟอร์ฟังก์ชันของ Quantize 3 บิต ตามทฤษฎี

ตัวอย่าง เช่น ค่าเต็มสเกลของสัญญาณอนาลอกเป็น 10 โวลท์ รหัส 1011 จะแทนขนาดของสัญญาณอนาลอกอินพุต

$$V_{input} = \frac{R_s}{2^n}\{(1\times 2^3)+(0\times 2^2)+(1\times 2^1)+(1\times 2^0)\}$$

จุดสำคัญที่เกี่ยวกับทรานส์เฟอร์ฟังก์ชันในรูปที่ 4.4 อันแรกได้แก่ ความละเอียด (Resolution) ของ Quantizer ซึ่งกำหนดได้จากจำนวนบิตของรหัสดิจิตอล หรือจากกราฟคือขนาดความกว้างของขั้นระดับ (Step) ทางแกนอนาลอกอินพุตว่าเป็นสัดส่วนเท่าใดระหว่างค่าเต็มสเกลของสัญญาณอนาลอกกับค่า 2^n

จำนวนสถานะเอาต์พุตกำหนดได้จากจำนวนบิตคือ เท่ากับ 2^n สถานะ ตัวอย่างกรณี ADC 8 บิต Quantize จะให้เอาท์พุต 256 สถานะและ 12 บิต ให้ 4096 สถานะต่อค่าเต็มสเกลของอนาลอก ในไดอะแกรมทรานเฟอร์ฟังก์ชั่นจะเห็นจุดแบ่ง ระดับ (Decision point หรือ Theshold level) สัญญาณอนาลอกจะมีจำนวน $2^n - 1$ จุดที่อยู่ที่ 0.625, 1.875, 3.125, 4.375, 5.625, และ 8.125 โวลท์ ระหว่างจุดดังกล่าวเป็นสัญญาณอนาลอกซึ่งแปลงเป็นสัญญาณดิจิตอล 1 สถานะ ดังนั้น ค่าเหล่านี้จะต้องปรับให้ถูกต้องมากที่สุดเพื่อแปลงขนาดของอนาลอกให้ตรงกับค่าที่ทำการ Quantizer แรงดันที่ 1.25, 2.50,3.75, 5.0, 6.25, 7.5, 8.75 โวลท์ เป็นจุดกึ่งกลางของรหัสดิจิตอลสถานะสุดท้าย สังเกตุว่าในทางทฤษฎีแล้วเส้นตรงนี้จะต้องผ่านจุดกึ่งกลางของรหัสดิจิตอลสถานะสุดท้าย และสังเกตุว่าในทางทฤษฎีแล้วเส้นตรงนี้จะต้องผ่านจุดกึ่งกลางของทุกระดับดิจิตอล

4.5 Quantizer Resolution and Error

ในแต่ละสถานะของสัญญาณดิจิตอลเอาท์พุตจะแทนขนาดของสัญญาณอนาลอกค่าใดค่าหนึ่งในช่วงเล็ก ๆ ระหว่างจุดแบ่งระดับ เรียกช่วงเล็ก ๆ นี้ว่าเป็นขนาดหนึ่ง Analog quantization หรือหนึ่งควันตัม คือ 1.25 โวลท์ ค่านี้ได้จากการคำนวนจาก

$$Q = \frac{FSR}{2^n}$$

โดยที่ FSR คือ ช่วงเต็มสเกลของแรงดันอนาลอก (Full Scal Range) และ n คือ จำนวนบิตของรหัสดิจิตอล

จากสมการจะเห็นว่า หากขนาดของจำนวนบิตมากขนาดของควันตัมก็จะลดลงและถ้าให้สัญญาณอินพุตของ Quantizer กวาดไปตลอดช่วงของสัญญาณอนาลอกก็จะเห็นว่าช่วงผลต่างของสัญญาณอนาลอกอินพุตและดิจิตอลเอาต์พุตเป็นช่วงพล็อตได้เป็นรูปฟันเลื่อยดังรูปที่ 4.4 ด้านล่าง ซึ่งเรียกว่า Quantizing error ซึ่งค่าของความผิดพลาดแบบนี้ก็คือ 1 ช่วงสัญญาณอนาลอกแปลงเป็นรหัสดิจิตอล 1 สถานะ ดังกล่าวมาแล้วนั่นเอง

ค่าความผิดพลาดนี้เป็นธรรมชาติของ Quantizing ซึ่งทำการแก้ไขไม่ได้นอกจาการเพิ่มจำนวนบิตของ Quantizer ให้มากขึ้น และ เอาท์พุทค่าความผิดพลาดจะอยู่ระหว่าง 0-Q/2 Error อาจจะเป็นที่ศูนย์ เมื่อสัญญาณอนาลอกค่าที่จุดกึ่งกลางของควันตัมพอดี ลักษณะฟังก์ชันของค่าความผิดพลาดจะสามารถพิจารณาจากสัญญาณรบกวรทางอินพุต ซึ่งมีค่าเป็น 0 โวลท์ และค่าเฉลี่ยเป็นศูนย์ ค่าอาร์เอ็มเอส (root mean square, rms) เป็น Q/2 3 ซึ่งจะเป็นการวิเคราะห์รูปคลื่นฟันเลื่อย

4.6 รหัสตัวเลขสำหรับการเปลี่ยนข้อมูล

รหัสตัวเลขที่นิยมนำมาใช้ในการเปลี่ยนข้อมูลได้แก่รหัสไบนารีหรือที่เรียกว่า Straight binary โดยที่รหัสไบนารีสถานะสูงสุดจะแทนสัญญาณอนาลอก FSR ($1 - 2^{-n}$) โวลท์ ตัวอย่างเช่น หากสัญญาณอนาลอกเต็มสเกล (FSR) เท่ากับ 20 โวลท์ สำหรับ ADC ขนาด 12 บิต รหัส 1111 1111 1111 จะแทนสัญญาณอนาลอกขนาด $20(1 - 2^{-12})$ หรือ 19.39951171 โวลท์ นอกจากรหัสไบนารีธรรมดาดังกล่าวยังมีการใช้ระบบการแปลงสัญญาณ ได้แก่ ออฟเซ็ทไบนารี, Two 's complement, BCD ซึ่งแต่ละชนิดมีข้อดีและความเหมาะสมต่างกัน ตัวอย่างเช่น ระบบ BCD เหมาะสำหรับการแสดงเป็นตัวเลขหน้าปัทม์หรือต่อเข้ากับดิจิตอลมิเตอร์ รหัส Two 's complement เหมาะสำหรับการคำนวนทางคณิตศาสตร์ลอจิกและนสำหรับระบบออฟเซ็ตไบนารีนั้นเหมาะสำหรับการแปลงสัญญาณอินพุตที่ทั้งช่วงบวกและลบ ในรูปที่ 3.5 แสดงทรานส์เฟอร์ฟังก์ชันของ ADC 3 บิตที่ใช้รหัสออฟเซ็ตไบนารี

นอกจากการใช้มาตรฐานของการใช้รหัสตัวเลขแล้วยังมีมาตรฐานของการเลือกช่วงของขนาดแรงดันอินพุตสำหรับ ADC คือ หากเป็นสัญญาณช่วงบวกหรือลบอย่างเดียวขจะใช้ 0-5 โวลท์ หรือ 0-10 โวลท์ แต่ถ้าเป็นช่วงลบจะใช้ -2.5 โวลท์ — 5โวลท์ และ —10 โวลท์ เป็นมาตรฐาน



รูปที่ 4.5 ทรานส์เฟอร์ฟังก์ชันของ ADC 3 บิต ที่ใช้รหัสออฟเซ็ตไบนารี

4.7 วงจรสุ่มและคงค่าสัญญาณ (Sample and Hold,S&H)

ที่ผ่านมาได้กล่าวถึงจุดมุ่งหมายในการใช้วงจร S&H กับ ADC และต่อจากนี้จะได้กล่าวถึงรายละเอียดของวงจร S&H บางแบบที่ใช้ในปัจจุบัน

ความจริงแล้ววงจร S&H มิได้มีใช้เฉพาะกับ ADC เท่านั้น แต่ก็ยังใช้กันทั่ว ๆ ไปในระบบ Data distribution, Sampling scope, DVM, Recomstruction filter และอนาลอกคอมพิวเตอร์เป็นต้น วงจร S&H โดยพื้นฐานแล้วเป็นอุปกรณ์หรือวงจรเก็บแรงดัน (Voltage memory) ซึ่งใช้อุปกรณ์ร่วมสำคัญคือตัวเก็บประจุ ในรูปที่ 4.6 (a) แสดงวงจรพื้นฐาน S&H อิเล็คทรอนิคสวิทซ์และเวลาในการประจุแรงดันถึงค่าที่ Sample มานั้นเรียกว่า Aperture-time ของ S&H จาก ลักษณะอนาลอกอินพุท สัญญาณการสุ่มและเอาต์พุท



(a)

รูปที่ 4.6 (b) แสดงวงจรที่ใกล้เคียงกับวงจรในทางปฏิบัติโดยเพิ่มเติมบัฟเฟอร์แอม์ปริไฟร์เข้าทางส่วนอินพุตและเอาท์พุตของ S&H พื้นฐาน แอมปริไฟเออร์ทางด้านอินพุตช่วยทำให้วงจรมีอินพุตอิมพิแดนสูง สะดวกต่อการใช้งานและสามารถเพิ่มกระแสเพื่อทำให้ประจุ C_h ได้เร็วขึ้น ส่วนทางเอาท์พุตช่วยทำให้เอาท์พุตอิมพิแดนซ์สามารถขับ ADC ได้ง่าย มีจุดสำคัญที่ต้องพิจารณาคือ ในส่วนของแอมป์ปลิไฟเออร์เหล่านี้ปกติแล้ว จำเป็นจะต้องเป็นแอมป์ปลิไฟเออร์ที่ใช้กระแสอินพุตต่ำ ทั้งนี้เพื่อดึงกระแสจากตัวเก็บประจุในช่วงที่คงค่าสัญญาณให้น้อยที่สุด มิฉะนั้นแรงดันที่คงค่าไว้จะลดระดับเนื่องจากการโหรด (drop) ดังแสดงในรูปที่ 4.7 ซึ่งปกติแล้วจะใช้แอมปลิไฟร์เออร์ที่มี FET หรือ MOSFET เป็นอินพุต เพราะการไบอัสด้วยแรงดันทำให้กระแสต่ำด้วย



(b)

รูปที่ 4.6 (a) พื้นฐานของ S&H

(b) ไดอะแกรมของวงจร S&H



รูปที่ 4.7 รูปคลื่นเอาท์พุตของ S&H

วงจร S&H ในระบบ Data acquistion นิยมใช้สองแบบคือ Sample-hold และ Track-hold วงจร S&H จะใช้วิธีการสุ่มสัญญาณอย่างรวดเร็วแล้วเข้าสู่ Holding period ซึ่งหมายความว่าสวิทช์ควบคุมจะต้องต่นในช่วงเวลาอันสั้นอย่างต่อเนื่อง ส่วน Track-holds จะตัวสวิทช์สุ่มช้ากว่า

การจัดวงจร S&H มีได้หลายลักษณะ ซึ่งอาจนำไอซี (IC) หรือทรานซิสเตอร์มาประกอบเป็นวงจรตลอดจนการสร้างวงจรทั้งหมดของ S&H ลงชิปไอซีเดี่ยว เช่น เบอร์ LF398

4.8 วงจรสุ่มแบบ Inverting Close Loop

ในวงจรนี้ C จะประจุด้วยอัตรา RC ซึ่งสามารถเพิ่มความเร็วได้โดยใช้ Current boost amplifier อยู่ในหลูปป้อนกลับดังรูปที่ 4.8 โดยแอมปลิไฟเออร์นี้มีอัตราขยายเท่ากับ 1



รูปที่ 4.8 วงจรสุ่มสัญญาณแบบ Inverting Close Loop

ข้อดีของวงจรนี้คือทำงานได้รวดเร็วและแม่นยำความเร็วในการประจุขึ้นอยู่กับความเร็วของ A1 และความสามารถ ในการจ่ายกระแสของมัน ไดโอดสองตัวจะทำหน้าที่ Clamp สัญญาณเอาท์พุตไปที่อินพุตอินเวอร์ติ้งของ A1 เพื่อยังคงให้วงจรมีเสถียรภาพดี เมื่อสวิทช์ (s) เปิด วงจรลักษณะนี้เป็นวงจรพื้นฐานของไอซีเบอร์ LF398

4.9 วงจรแรงดันอ้างอิง (Voltage Reference Circuit)

วงจรแรงดันอ้างอิงนั้นเป็นวงจรที่มีความสำคัญวงจรหนึ่งในระบบ Data Acquisition เนื่องจากเป็นส่วนสำคัญในการกำหนดคุณภาพของวงจร DAC หรือ ADC วงจรแรงดันอ้างอิงมีทั้งเป็นวงจรอิสระหรือเป็นวงจรรวมอยู่ในวงจร ADC หรือ DAC

1) Basic voltage reference อุปกรณ์ที่นิยมให้เป็นแหล่งกำเนิดแรงดันอ้างอิงได้แก่ ซีนเนอร์ไดโอด ซึ่งเมื่อให้รีเวิร์สไบอัสจนเกิดการเบรคดาวน์แรงดันคร่อมซีนเนอร์จะคงที่เท่ากับแรงดันเบรคดาวน์ (V_z) ตัวต้านทาน R (รูปที่ 4.10) ที่ต่ออนุกรมกับซีนเนอร์ จะทำหน้าที่กำหนดกระแสไบอัสแก่ซีนเนอร์ให้เบรคดาวน์และจำกัดกระแสรีเวิร์สไม่ให้ไหลมากจนเป็นอันตรายแก่ซีเนอร์

ข้อเสียของวงจรนี้คือ แรงดันมักเปลี่ยนตามอุณหภูมิได้ง่ายหรือเรียกว่ามีสัมประสิทธิ์ทางอุณหภูมิสูง และจ่ายกระแสได้จำนวนจำกัด รวมทั้งแรงดันเอาท์พุตจะแปรตามแรงดันอินพุตจึงมักใช้วงจรนี้กับ ADC ที่ไม่ต้องการคุณภาพมากนัก



รูปที่ 4.9 วงจรสุ่มแบบ Non-inverting closed loop



รูปที่ 4.10 วงจรแรงดันอ้างอิงพื้นฐานและกราฟคุมสมบัติ

(a) แรงดันอ้างอิงบวก

(b) แรงดันอ้างอิงลบ

(c) กราฟคุณสมบัติของซีนเนอร์

ข้อเสียของวงจรอ้างอิงแบบพื้นฐานดังกล่าวสามารถแก้ไขโดยใช้วงจรดังรูปที่ 4.11 ทรานซิสเตอร์ Q_1 และ Q_2 จะทำหน้าที่เป็นแหล่งจ่ายกระแสไบอัสคงที่ให้แก่ซีเนอร์ไดโอด ลักษณะดังกล่าวทำให้แรงดันเอาท์พุต (V_{cc}) รวมทั้งผลทางด้านอุณหภูมิของวงจรได้รับการปรับปรุงให้ดีขึ้นด้วย



รูปที่ 4.11 วงจรแรงดันอ้างอิงใช้ซีเนอร์ไดโอดที่ปรับปรุงคุณสมบัติจากวงจรแรงดันอ้างอิงพื้นฐาน

2) Precision Voltage Reference แรงดันอ้างอิงที่คุณภาพดีกว่าจะใช้ออปแอมป์ร่วมกับซีเนอร์ ซึ่งนอกจากจะได้แรงดันที่คงที่มากกว่าแล้ว ยังสามารถปรับแรงดันเอาท์พุตให้ได้มากหรือน้อยกว่าแรงดันซีนเนอร์ไดโอดด้วย ลักษณะการจัดรูปวงจรต่าง ๆ แสดงได้ดังรูปที่ 4.12



(a) (b)

รูปที่ 4.12 แรงดันอ้างอิง (a) แรงดันอ้างอิงบวก (b) แรงดันอ้างอิงลบ

ตามปกติแล้วแรงดันอ้างอิงที่ใช้ซีเนอร์ไดโอดจะให้คุณภาพดีก็ต่อเมื่อกระแสที่จ่ายให้ซีเนอร์คงที่ตลอดเวลาและทุกช่วงของอุณหภูมิในวงจรรูปที่ 3.12 ออปแอมป์จะทำหน้าที่จ่ายกระแสคงที่และมีสัมประสิทธ์อุณหภูมิต่ำกว่ากระแสที่ผ่านซีเนอร์ขึ้นอยู่กับการเลือกค่า R_1, R_2, R_f และค่า V_o กำหนดจาก R_1, R_f และ V_z การออกแบบต้องเลือกซีเนอร์ซึ่งรู้ค่า I_z และ V_z ทำการเลือกค่า R_1 และ R_f จากสมการ V_{out}

$$V_o = \frac{V_R(R_1 + R_f)}{R_f}$$

$$I_z = \frac{V_o R_1}{R_2(R_1 + R_f)} \cong \frac{V_o R_1}{R_f}$$

$$V_1 = \frac{V_o R_1}{(R_1 + R_f)} = I_z R_2$$



รูปที่ 4.13 แรงดันอ้างอิงปรับค่าได้

3) Bandgab Voltage Reference ได้รับการออกแบบเพื่อแก้ไขสัมประสิทธ์ทางอุณหภูมิ โดยใช้ผลต่างของแรงดันเบส-อิมิเตอร์ของทรานซิสเตอร์ที่ทำงานที่กระแสต่างกันโดย

$$V_{Ref} = V_{BEQ3} + I_2 R_2$$

$$V_{Ref} = V_{BEQ3} + \frac{kT_j}{q(\ln \frac{I_1}{I_2})}$$

เมื่อ k = Boltmann's constant (1.3805×10^{-23}J/K)

Tj = Absolute temperature ของรอยต่อ

q = Electron charge (1.602×10^{-19}C)

แรงดันอ้างอิงแบบแบนด์แกปได้ถูกสร้างโดยใช้วงจรพื้นฐานในรูปที่ 3.14 และมีจำหน่ายตัวถังคล้ายทรานซิสเตอร์ เช่น เบอร์ LM336 สามารถปรับขนาดของ V_{out} ได้



รูปที่ 4.14 วงจร Band gap voltage reference

4.10 วงจร Digital to Analogue Converter (DAC)

DAC นับเป็นอุปกรณ์สำคัญที่ทำให้ดิจิตอลคอมพิเตอร์สามารถเชื่อมโยงกับอุปกรณ์หรือวงจรอนาลอกอื่น ๆ ตัวอย่างการใช้งาน DAC คือระบบแสดงผลบนจอภาพ ระบบสังเคราะห์เสียง เป็นต้น และที่สำคัญ DAC ยังเป็นส่วนประกอบที่สำคัญใน ADC ที่ใช้กันอยู่ในปัจจุบัน

4.10.1 DAC แบบ Binary weight ladder

การจัดวงจร Binary weight ladder มีลักษณะตามรูปที่ 3.15 สวิทซ์ S_1 — S_4 จะถูกควบคุมเปิด / ปิด ด้วยรหัสดิจิตอล เพื่อตัด/ต่อแรงดันอ้างอิงเข้ากับวงจรรีซิสเตอร์ที่มีค่า R, 2R ,4R....., (2n)R ตัวอย่างในกรณี DAC แบบ 4 บิต ใช้รีซิสเตอร์เป็น 10kΩ, 20kΩ, 30kΩ, 40kΩ และ 80kΩ เป็นต้น



รูปที่ 4.15 ADC แบบ Binary weight ladder

ค่ารีซิสเตอร์ที่ weight ค่าตามรหัสดิจิตอลที่เพิ่มขึ้นจะทำให้กระแสผ่านรีซิสเตอร์เข้าไปรวมกันก่อนเข้าออปแอมป์ลดลงด้วยแฟคเตอร์ 2 ตามค่า R ที่เพิ่มขึ้น เช่นหากแรงดันอ้างอิงเป็น 10 โวลท์ ในกระแสที่ผ่านตัวต้านทานจะเป็น 1.0, 0.5, 0.25, และ 0.125 mA ตามลำดับ ออปแอมป์ที่เอาต์พุตจะทำหน้าที่เปลี่ยนกระแสรวมให้เป็นแรงดันที่เอาต์พุต

4.10.2 DAC แบบ R-2R ladder

ถึงแม้ว่า DAC แบบ Binary weight จะใช้ค่ารีซิสเตอร์เพียง 4 ค่า ก็ตาม แต่ในการผลิต DAC แบบนี้บนชิปไอซีเดียวกันก็ยังเป็นปัญหายุ่งยากในการผลิตอยู่ดี รูปแบบที่ดีกว่าคือการจัดวงจรแบบ R-2R ดังรูปที่ 4.16

ในวงจรนี้จะเห็นว่าสวิทซ์จะตัดต่อให้แรงดันอ้างอิงต่อกับวงจร ladder หรือต่อ ladder ลงกราวด์ที่ขา 2R จะเห็นได้ว่า switch input resistor (2R) มองเข้าไปจะเห็นคู่ของรีซิสเตอร์ระหว่างจุดต่อ R-2R ที่ติดกัน กระแสจะถูกบั่นทอนไปในอัตรา 2:1 ซึ่งสอดคล้องกับรหัสไบนารี ดังแสดงในรูปที่ 4.17



รูปที่ 4.16 วงจร DAC แบบ R-2R ขนาด 4 บิต



รูปที่ 4.17 วงจรรีซิสทีฟแลดเดอร์ (Resistive Ladder)

4.10.3 Inverted R/2R ladder DAC

ลักษณะการจัดวงจรแบบนี้จะคล้ายกับ R-2R ladder เพียงแต่สวิทช์จะตัดต่อขา R กับกราวด์และอินพุตของ Summing amplifier แทนที่จะเป็น V_{ref} วิธีนี้นิยมใช้ในการทำ DAC ในวงจรรวม เพราะสวิทช์จะตัดต่อที่แรงดันตกคร่อมต่ำกว่าซึ่งสร้างได้ง่ายกว่า



รูปที่ 4.18 วงจร Invert R-2R ladder DAC

4.11 Analog to Digital Converter

ลักษณะของการจัดวงจรแบบ DAC มีหลายแบบ แต่ที่นิยมใช้มีเพียงไม่กี่แบบและส่วนใหญ่จะอยู่ในรูปของวงจรรวม

4.11.1 Basic conversion method

วิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลแบบง่าย ๆ แสดงในรูปที่ 4.19 แรงดันอินพุตที่ไม่ทราบค่า V_x จะต่อเข้ากับอินพุตขาหนึ่งของอนาลอกคอมพาราเตอร์ และแรงดันอ้างอิงที่ขนาดแปรตามเวลา V_r ต่อเข้ากับขาอินพุตขาหนึ่งของ คอมพาราเตอร์ ลักษณะของทรานเฟอร์ฟังก์ชั่นของคอมพาราเตอร์แสดงในรูปที่ 4.20 ถ้าแรงดันอินพุต V_1 มากกว่าแรงดันอินพุต V_2 แล้วแรงดันอินพุตจะเป็นลอจิก 1 ถ้าอินพุต V_1 น้อยกว่า V_2 แล้วเอาต์พุตจะเป็น 0

วิธีการแปลงข้อมูลคือ แรงดันอ้างอิงจะถูกแปรค่าจนกระทั่งรู้ค่าแรงดันอินพุตที่ผิดพลาดไม่เกิน Quantization error ของคอนเวอร์เตอร์ ในแนวความคิดแล้ว ตรรกของ ADC คือพยายามเลือกกลุ่มของสัมประสิทธ์ ไบนารี a_1 เพื่อให้ผลต่างระหว่างแรงดันอินพุต V_x และค่าที่ Quantize ได้ครั้งสุดท้ายน้อยกว่า 0.5 LSB ซึ่งเขียนเป็นสมการได้

$$\left\| \left[V_X - V_{FSR} \sum_{i=1}^{n} a_j 2^i \right] \right\| < 0.5LSB$$



รูปที่ 4.19 วิธีการพื้นฐานของ ADC



รูปที่ 4.20 Tranfer function ของ Comparator

4.11.2 Sucessive Appoximation ADC

วงจร ADC ชนิดนี้ได้รับความนิยมในงานประยุกต์ที่ใช้ความเร็วปานกลางและค่อนข้างสูง การจัดวงจรคล้ายกันกับแบบเคาท์เตอร์ที่ทำงานในลักษณะของการป้อนกลับ ซึ่งบล็อกไดอะแกรมในรูปที่ 4.21 แสดงฟังก์ชั่นต่าง ๆ ใน ADC ชนิดนี้ คอมพาราเตอร์จะคอยเปรียบเทียบเอาท์พุตจาก ADC กับอนาลอกอินพุต V_{in} เอาต์พุตจะไปควบคุม SAR (Sacessive Appoximation Register) ซึ่งเป็นไอซี MSI (Midium Scale Integrated circuit) ที่ได้รับการออกแบบพิเศษเพื่อทำหน้าที่นี้โดยเฉพาะ



รูปที่ 4.21 บล็อกไดอะแกรมของ Sucessive appoximation ADC

ในรูปที่ 4.22 แสดงไทมิ่งไดอะแกรมของ ADC ที่มีระดับอนาลอก 1 และ 2 ที่ระดับ 1 clock เข้าไป 1 ลูกจะทำให้ MSB (Most Significant Bit) (4 บิต) เป็น 1 ส่วนบิตอื่นยังคงเป็น 0 DAC จะเปลี่ยนเอาต์พุตของ SAR เป็นอนาลอกเปรียบเทียบกับสัญญาณอนาลอกอินพุต ถ้าผลการเปรียบเทียบที่คอมพาราเตอร์บอกว่าน้อยกว่าอินพุตก็ให้คงค่าบิตนั้นเป็น 1 ไว้ แต่ถ้ามากกว่าจะให้บิตนั้นเป็น 0 จากนั้นทำการทดสอบบิตถัดไปโดยทำให้เป็น 1 หากผลรวมของสองบิตหรือบิตหลังมากกว่าก็จะทำให้บิตนั้นเป็น 0 แต่ถ้าน้อยกว่าให้คงค่า 1 ไว้ แล้วทดสอบบิตถัดไปตามกรรมวิธีดังกล่าวจนครบทุกบิตหรือจนกว่าเอาต์พุตจะต่างจาก V_{in} ไม่เกิน 1 LSB ในตัวอย่างแสดงการทำงานเมื่อ V_{in} ลดต่ำลงมาระดับหนึ่งด้วยเช่นกัน



รูปที่ 4.22 สัญญาณเวลาของ SAR

มีข้อจำกัดประการหนึ่งสำหรับการแปลงสัญญาณ คือสัญญาณอนาลอกอินพุต จะต้องคงที่ในช่วงเวลาที่ทำการเปลี่ยนแปลงสัญญาณได้ไม่เกิน ½ LSB ในช่วงสุดท้ายของการเปลี่ยนสัญญาณดิจิตอลเอาต์พุตจะออกมาขนานกับทุกบิต แต่บางแบบจะให้เอาต์พุตออกมาในลักษณะอนุกรม

วงจร DAC แบบนี้สามารถทำงานได้สองโหมด คือ โหมดที่ทำงานโดยอิสระ (Free run) และโหมดรอคำสั่ง (Start conversion) จากภายนอก เวลาที่ใช้ในการเปลี่ยนสัญญาณใช้ (n + 1) ลูก ของสัญญาณนาฬิกา โดยพัลส์ลูกแรกจะใช้ในการรีเซ็ตรีจิสเตอร์ภายใน สุดท้ายคุณภาพของาระบบ จะขึ้นอยู่กับคุณภาพของ DAC ในระบบเป็นอย่างยิ่ง

4.11.3 Parallel (Flash) ADC

สำหรับการแปลงสัญญาณที่มีความเร็วสูงมาก ๆ เช่นการแปลงสัญญาณภาพโทรทัศน์เรดาห์ จำเป็นต้องใช้ ADC แบบพิเศษที่เรียกว่า Parallel ADC ซึ่งแสดงบล็อกไดอะแกรมดังรูปที่ 4.23 หลักการทำงานคือ จะใช้คอมพาราเตอร์เปรียบเทียบสัญญาณอนาลอกอินพุตกับแรงดันอ้างอิงที่แบ่งแรงดันให้สอดคล้องกับรหัสดิจิตอล โดยใช้ตัวต้านทานแล้วแปลงเอาต์พุตจากคอมพาราเตอร์ให้ตรงกับรหัสดิจิตอล ซึ่งจะเห็นว่าอุปสรรคทางด้านความเร็วจะถูกจำกัดเพียง Propagation time ของคอมพาราเตอร์เท่านั้น แต่อุปสรรคที่สำคัญในการพัฒนาวงจรชนิดนี้บนไอซีคือ วงจรนี้ต้องการคอมพาราเตอร์ถึง 2^n-1 ตัว สำหรับ ADC 1 ตัว แต่ก็ได้ ADC ชนิดที่ทำงานรวดเร็วที่สุดเช่นกัน



รูปที่ 4.23 บล็อกไดอะแกรมแสดง Parallel ADC

บทที่ 5

รายละเอียดของโปรเจค

ธรรมชาติของงูโดยทั่วไปเป็นสัตว์เลื้อยคลานที่อาศัยการบิดของลำตัวในการเคลื่อนที่ไปข้างหน้าไปด้านข้าง หรือแม้แต่การเคลื่อนที่ถอยหลังเพื่อเป็นการหลบหลีกหรือเป็นการหนีศัตรู ตามปกติงูจะเลื้อยได้ในหลายแบบซึ่งขึ้นอยู่กับลักษณะต่าง ๆ ของพื้นผิวที่งูเลื้อยผ่าน เช่น พื้นดินแข็ง ต้นไม้ หรือแม้แต่การเลื้อยของงูที่อาศัยอยู่ในแถบทะเลทรายจะสังเกตุได้ว่ามีรูปแบบที่แตกต่างกันอย่างเห็นได้ชัด แต่การเลื้อยของงูที่นำมาประยุกต์ใช้ในโครงงานหุ่นยนต์นี้จะเป็นการเลื้อยบนพื้นดินแข็งเพียงอย่างเดียว จะมีลักษณะเป็นการบิดตัวไปมาในลักษณะของรูปคลื่นไซน์ซึ่งจะถูกควบคุมโดยไมโครคอนโทรลเลอร์ โดยในแต่ละข้อต่อของหุ่นยนต์จะมีมอเตอร์ดีซีจะทำหน้าที่สร้างแรงบิดให้กับข้อต่อแต่ละข้อต่อเพื่อที่จะให้หุ่นยนต์เคลื่อนที่ไปในทิศทางที่ต้องการ และจะขึ้นอยู่กับส่วนของโปรแกรมไมโครคอนโทรลเลอร์ โดยมีไอซีที่ทำหน้าที่เปลี่ยนสัญญาณอนาลอกเป็นดิจิตอลและดิจิตอลเป็นอนาลอกเป็นตัวเชื่อมต่อระหว่างชุดของวงจรขับดีซีมอเตอร์และส่วนของไมโครคอนโทรลเลอร์

5.1 โครงสร้างทางฮาร์ดแวร์

การที่จะเรียนแบบโครงสร้างทางฮาร์ดแวร์ที่มีการเคลื่อนที่แบบเดียวกับงู ซึ่งเป็นสัตว์เลื้อยคลานที่อาศัยแรงที่เกิดจากการบิดไปมาของลำตัวนั้น จะต้องออกแบบโครงสร้างของลำตัวหุ่นยนต์ให้มีลักษณะที่เป็นข้อ ๆ ต่อกันเช่นเดียวกับการต่อกันของกระดูกงู แต่ข้อต่อของกระดูกงูจริง ๆ ตามธรรมชาติจะมีลักษณะที่ชิดกันมาก ในทางปฏิบัติเราไม่สามารถที่จะออกแบบให้หุ่นยนต์มีโครงสร้างข้องข้อต่อที่มีความละเอียดถึงขนาดนั้นได้ แต่เราก็สามารถที่จะออกแบบให้ข้อต่อของตัวหุ่นยนต์มีความห่างของข้อต่อให้ห่างออกมา เนื่องจากลดความยุ่งยากในการออกแบบ แต่เราก็ยังสามารถที่จะให้หุ่นยนต์เคลื่อนที่เรียนแบบการเคลื่อนที่ของงูได้ โดยมีลักษณะดังรูปด้านล่าง



รูป 5.1 ลักษณะแนวคิดการเคลื่อนที่ของหุ่นยนต์งู

จากรูปลักษณะการเคลื่อนที่ของหุ่นยนต์เราจะเห็นได้ว่าตัวหุ่นยนต์จะถูกแบ่งออกเป็นท่อน ๆ โดยแต่ละท่อนจะมีขนาดเท่ากัน และนำมาเชื่อมต่อกันโดยที่ข้อต่อของหุ่นยนต์สามารถที่จะงอไปมาได้โดยอาศัยแรงบิดที่มาจากดีซีเกียรมอเตอร์ซึ่งจะถูกควบคุมตำแหน่งของการบิดตัวของแต่ละข้อต่อ มาจากตัวไมโครคอนโทรลเลอร์อีกที ซึ่งความสัมพันธ์กันของการบิดตัวไปมาในลักษณะที่คล้ายกับรูปคลื่นไซด์เวฟของแต่ละข้อต่อจะทำให้เกิดแรงส่งในการเคลื่อนที่ไปข้างหน้าโดยที่มุมในการงอไปมาจะมีช่วงของมุมที่ใช้งานดังรูปแสดงรัศมีที่เปลี่ยนแปลงของมุม



รูป 5.2 รัศมีของมุมที่เปลี่ยนแปลงในแต่ละข้อต่อ

จากรูปจะเห็นได้ว่าในแต่ละข้อต่อจะถูกจำกัดมุมที่ใช้งานจริงให้อยู่ในช่วงของมุม θ ซึ่งมุมที่เห็นนั้นจะเปลี่ยนแปลงไปตามแรงดันเซ็ตตำแหน่งที่ส่งมาจาก IC DAC และจะถูกเปรียบเทียบกับแรงดันป้อนกลับที่ได้มาจากตัวโวลท์ลุ่ม



รูป 5.3 แสดงส่วนประกอบทั้งหมดของโครงงานด้านข้าง



รูป 5.4 แสดงส่วนประกอบทั้งหมดของโครงงานทางด้านหน้า



รูป 5.5 แสดงโครงสร้างทางฮาร์ดแวร์ของตัวหุ่นด้านข้าง



รูป 5.6 แสดงโครงสร้างทางฮาร์ดแวร์ของตัวหุ่นทางด้านหลัง



รูป 5.7 แสดงการเชื่อมต่อกันของข้อต่อหุ่นยนต์งู



รูป 5.8 หุ่นยนต์งูเมื่อพลิกด้านล่างขึ้นเพื่อแสดงตำแหน่งของล้อและโวลท์ลุ่ม



รูป 5.9 แสดงแผ่นวงจร ADC และ DAC 8 ชุดที่ต่ออยู่บนแผงวงจรเดียวกัน



รูป 5.10 แสดงส่วนของวงจร ADC และ ADC และชุดวงจรขับ



รูป 5.11 แสดงส่วนของแหล่งจ่ายไฟและส่วนของไมโครคอนโทรลเลอร์

5.2 วงจรในส่วนต่าง ๆ และการทำงาน

ส่วนของวงจรจะประกอบด้วยส่วนหลัก ๆ สามส่วนซึ่งได้แก่ ส่วนของไมโครคอนโทรลเลอร์ ส่วนของการแปลงจากอนาลอกเป็นดิจิตอลและการแปลงดิจิตอลเป็นอนาลอก และส่วนของชุดวงจรขับดีซีมอเตอร์



รูป 5.12 บล็อกแสดงการเชื่อมต่อวงจรของส่วนต่างๆ

5.2.1 วงจรไมโครคอนโทรลเลอร์

ส่วนของวงจรไมโครคอนโทรลเลอร์ จะใช้ไมโครคอนโทรลเลอร์เบอร์ AT89S8252 ซึ่งอยู่ในตระกูลเดียวกับ MCS-51 จะทำงานเป็นตัวควบคุมการเปลี่ยนมุมในแต่ละข้อ

ต่อของหุ่นยนต์ซึ่งความสัมพันในการเปลี่ยนแปลงของมุมเหล่านี้จะทำให้เกิดการเคลื่อนที่ของหุ่นยนต์ต่อไป เราสามารถที่จะเปลี่ยนแปลงการเคลื่อนที่ของหุ่นยนต์โดยการเปลี่ยนแปลงเพียงในส่วนของโปรแกรม

หน้าที่โดยรวมของวงจรไมโครคอนโทรลเลอร์

วงจรไมโครคอนโทรลเลอร์ (รูปในหน้าถัดไป) จะประกอบด้วย IC ไมโครคอนโทรลเลอร์เบอร์ AT89S8252 หนึ่งตัวซึ่งทำหน้าที่ประมวลผลการโปรแกรมเอสแซมบลีเพื่อควบคุมลำดับขั้นการทำงานของหุ่นยนต์งูทั้งหมด นอกจากนี้ยังมี IC เบอร์ 74LS138 จำนวนสองตัว ซึ่ง 74LS138 จะเป็นตัวเลือกชิป IC DAC และตัว ADC ที่เชื่อมต่ออยู่กับชุดขับดีซีมอเตอร์ในแต่ละข้อของหุ่นยนต์งูที่ไมโครคอนโทรลเลอร์ต้องการจะติดต่อ เพื่อที่จะทำการรับส่งข้อมูลดิจิตอลแปดบิทไปเซ็ตตำแหน่งมุมให้กับมอเตอร์ ทำให้มอเตอร์หมุนไปยังตำแหน่งดังกล่าว



Title		
Size: B	Number	Revision
Date: 18-Mar-2002	Sheet of	
File: C:\Program Files\Design Explorer 99 SE\Thesis\Thesis.ddb		

5.2.2 ADC DAC

ADC DAC เป็นตัวที่ทำหน้าที่เชื่อมต่อระหว่างไมโครคอนโทรลเลอร์กับส่วนของวงจรขับดีซีมอเตอร์ในแต่ละข้อ เพราะว่าสัญญาณที่จะนำไปเซ็ตตำแหน่งมุมให้กับดีซีมอเตอร์จะต้องเป็นสัญญาณอนาลอกที่เป็นค่าแรงดันที่เปลี่ยนแปลงอยู่ระหว่าง 0-5 V แต่ในส่วนของไมโครคอนโทรลเลอร์จะรับและส่งข้อมูลในลักษณะดิจิตอลและการทำงานภายในตัวไมโครคอนโทรลเลอร์เองจะเป็นดิจิตอลทั้งหมด ซึ่งมีอยู่สองค่าแรงดันคือ ลอจิก 0 เป็นค่าแรงดันระหว่าง 0-0.2 V และลอจิก 1 จะเป็นค่าแรงดันระหว่าง 2.5-5 V โดย ADC จะทำหน้าที่เปลี่ยนสัญญาณอนาลอกที่เป็นค่าตำแหน่งของมอเตอร์เป็นสัญญาณดิจิตอลไปเก็บยังหน่วยความจำของไมโครคอนโทรลเลอร์เพื่อที่จะหน่วงเวลาแล้วค่อยสั่งให้ข้อถัดไปหมุนไปยังตำแหน่งนั้นโดยมี DAC คอยแปลงสัญญาณดิจิตอลเป็นอนาลอกไปเซ็ตตำแหน่งเดิมนั้นให้กับมอเตอร์ที่อยู่ในข้อถัดไป เพื่อให้หุ่นยนต์เคลื่อนที่ทับรอยเดิมตลอดเช่นเดียวกับการเลื้อยของงูจริง ๆ โดยในโครงงานนี้เราใช้ IC ADC เบอร์ ADC0804 และ IC DAC เบอร์ DAC0808 ซึ่งเป็น IC DAC และ ADC 8 บิต และรับส่งข้อมูลแบบขนาน โดยเรามีการทดสอบการเชื่อมต่อ IC ทั้งสองตัวดังกล่าวกับส่วนของไมโครคอนโทรลเลอร์ ตามวงจรด้านล่าง



รูป 5.14 วงจรการทดลอง ADC



รูป 5.15 วงจรการทดลอง DAC

และนอกจากนี้จะต้องทำการทดสอบการทำงานส่วนของ ADC โดยการใช้ IC ADC ทดสอบแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลและนำค่าดิจิตอลที่ได้มานั้นแปลงกลับเป็นสัญญาณอนาลอกโดยใช้ IC DAC ในโครงงานนี้เราจ่ายแรงดันอ้างอิง 5 โวลท์ ให้กับ IC ADC และ IC DAC และนำค่าที่วัดได้ (ใช้ดิจิตอลมัลติมิเตอร์) มาเปรียบเทียบกับการคำนวณแรงดันเอาท์พุทของ DAC ตามสูทการหาแรงดันเอาท์พุทด้านล่าง

$$V_o = V_{ref}\left[\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256}\right]$$

ตารางแสดงผลการทดสอบ ADC และ DAC

Analog Input ADC (V)	Digital Output ADC&Digital Input DAC (Binary)	Computation (V)	DAC Output Measurement (V)
1	0011 1001	1.15	1.18
1.5	0101 1001	1.73	1.78
2	0111 0100	2.26	2.21
2.5	1001 0110	2.89	2.83
3	1011 0001	3.45	3.4
3.5	1100 0111	3.88	3.68
4	1110 0110	4.49	4.14
4.5	1111 1100	4.92	4.56
5	1111 1111	4.98	4.68

การใช้ ADC 8 บิตในการแปลงสัญญาณอนาลอก เป็นสัญญาณดิจิตอลเราสามารถแบ่งแรงดันเรฟเฟอร์เรนท์ออกได้เป็น 256 ค่า ซึ่งเป็นค่าที่มีความละเอียด แต่จากการทดลองจะพบว่าค่าที่ได้มีความคลาดเคลื่อนค่อนพอสมควร เนื่องมาจากตัวไอซีเอง วงจร หรือแม้กระทั่งสภาพแวดล้อม ซึ่งจะมีผลทำให้การเซ็ตตำแหน่งของมอเตอร์ในงานจริงคลาดเคลื่อนไปด้วย ทำให้การเลื้อยของหุ่นยนต์งูมีสเถียรภาพที่น้อยลง แต่ค่าดังกล่าวก็ยังอยู่ในขอบเขตที่ยอมรับได้

ส่วนของวงจรที่ใช้งานจริงในโครงงาน(ในรูปหน้าถัดไป)ในส่วนของ DAC จะเพิ่ม IC เบอร์ 74LS373 เข้ามาเพื่อใช้ในการ Latch ค่าข้อมูลดิจิตอลที่รับมาจากดาต้าบัส เนื่องจาก IC DAC0808 ไม่สามารถที่จะจำค่าดิจิตอลที่รับมาจากดาต้าบัสไว้ได้ โดยดาต้าบัสจะต้องใช้ในการส่งผ่านข้อมูลดิจิตอล ADC และ DAC ทั้งหมดในวงจร ดังนั้น IC 74LS373 จะทำหน้าที่จำค่าดิจิตอลนั้นและส่งให้กับ DAC จนกว่าไมโครคอลโทรลเลอร์จะส่งค่าดิจิตอลใหม่มาให้



File		
Size: B	Number	Revision
Date: 18-Mar-2002	Sheet of	
File: C:\Program Files\Design Explorer 99 SE\Examples\Generic.ddb		

5.2.3 วงจรขับดีซีมอเตอร์มอเตอร์

วงจรขับดีซีมอเตอร์เป็นวงจรที่ทำหน้าที่เปรียบเทียบสัญญาณเซ็ตตำแหน่งที่รับมาจากตัวไมโครคอนโทรลเลอร์ ซึ่งเข้าทางขาสามของออปแอมป์ดังรูปที่ 4.5 เปรียบเทียบกับค่าตำแหน่งของแกนมอเตอร์ซึ่งได้เปลี่ยนเป็นสัญญาณแรงดัน โดยความต้านทานปรับค่าได้ 10 kΩ (ในที่นี้ใช้ความต้านทานปรับค่าได้ Type B เพราะจะให้ค่าความต้านทานที่เป็นเชิงเส้น)เมื่อแรงดันระหว่างขาสองและขาสามของออปแอมป์ไม่เท่ากันจะทำให้มีแรงดันค่าหนึ่งออกที่เอาท์พุตของออปแอมป์ทำให้มอเตอร์หมุนไป และเมื่อมอเตอร์หมุนไปจนแรงดันฟีดแบคที่ขาสองเท่ากับแรงดันเซ็ตตำแหน่งที่ขาสามมอเตอร์ก็จะอยุดหมุนเนื่องจากแรงดันที่เอาพุทของออปแอมป์เป็นศูนย์



รูปที่ 5.17 วงจร DC Motor Drive



Title		
Size: B	Number	Revision
Date: 18-Mar-2002	Sheet of	
File: C:\Program Files\Design Explorer 99 SE\Examples\Shake.ddb		

บทที่6

บทวิจารณ์และสรุปผล

โครงงานหุ่นยนต์งูนี้เป็นการศึกษาข้อมูลในส่วนต่าง ๆ ของหุ่นยนต์งู ได้แก่

1. การศึกษาพฤติกรรมการเคลื่อนที่ของงูเพื่อที่จะนำมาประยุกต์ใช้เป็นการเคลื่อนที่ของหุ่นยนต์ ซึ่งเบื้องต้นจะศึกษาการเคลื่อนที่บนพื้นเรียบ

2. ศึกษาหาข้อมูลในการออกแบบวงจรในส่วนต่าง ๆ ของหุ่นยนต์ ประกอบด้วยวงจรในส่วนของไมโครคอนโทรลเลอร์ และวงจรขับมอเตอร์ที่สามารถเซ็ตตำแหน่งโดย แรงดันไฟฟ้า 0- 5 V จากไมโครคอนโทรลเลอร์

3. ศึกษาเลือกขนาดกำลังและแรงดันของมอเตอร์ที่เหมาะสมโดยในที่นี้ใช้ DC Gear Motor ที่มีขนาดเล็ก ขนาดพิกัดแรงดัน ± 9 V

4. ศึกษาและหาข้อมูลไอซีที่จะใช้ในโครงงาน จาก Data Sheet และหนังสือต่าง ๆ เกี่ยวกับคุณสมบัติและการทำงานของไอซี

5. การทดสอบการทำงานของวงจรในส่วนต่าง ๆ ซึ่งได้แก่ ไมโครคอนโทรลเลอร์ ACD DAC และวงจรขับ DC Motor

***ปัญหาที่เกิดขึ้นในการทำโครงงาน**

ในการทำงานในโครงงานหุ่นยนต์งูนี้มีปัญหาพอสมควร ซึ่งทำให้เกิดอุปสรรคต่อการเคลื่อนที่ของหุ่นซึ่งสามารถสรุปได้ดังนี้

1. ค่าความคลาดเคลื่อนของ DAC และ ADC ซึ่งมีผลให้การเซ็ตตำแหน่งของดีซีมอเตอร์มีความคลาดเคลื่อน โดยการแก้ไขจะต้องใช้ DAC และ ADC ที่มีจำนวนบิตที่มากขึ้น ซึ่งจะทำให้การแซมปริ้งสัญญาณอนาลอกมีค่าของความละเอียดมากขึ้น จะทำให้มีความคลาดเคลื่อนที่น้อยลง แต่ในที่นี้ยังใช้ DAC และ ADC 8 บิต เพราะค่าดังกล่าวยังพอที่จะยอมรับได้

2. แรงบิดของดีซีเกียรมอเตอร์ที่นำมาใช้ในโครงงานซึ่งมีค่าที่ค่อนข้างที่จะน้อยทำให้ความสำพันในการเคลื่อนที่เข้าหาตำแหน่งที่เซ็ตไว้ไม่สัมพันธ์กันทำให้หุ่นยนต์ไม่สามารถที่จะเคลื่อนที่ได้ และทำให้ต้องนำวงจรในส่วนต่าง ๆ ของโครงงานไม่

สามารถที่จะนำไปยึดติดบนตัวหุ่นในแต่ละข้อต่อได้ดังนั้นจึงต้องนำวงจรทั้งหมดมาต่อแยกเป็นชุดวงจรภายนอกตัวหุ่น ทั้งนี้ไม่สามารถที่จะนำมอเตอร์ที่มีแรงบิดมากกว่ามาแทนได้เนื่องจากมีราคาที่แพงกว่ามาก และในโครงงานนี้ต้องการใช้มอเตอร์จำนวนหลายตัว

3. โดยวัตถุประสงค์ในตอนแรกต้องการที่จะใช้แบตเตอร์รี่เป็นแหล่งจ่ายให้กับหุ่นยนต์งู เพื่อที่จะบรรจุแบตารี่ลงบนตัวหุ่น แต่เนื่องจากแรงบิดของมอเตอร์ไม่เพียงพอ และน้ำหนักของแบตเตอร์รี่ที่มีมากทำให้ไม่สามารถบรรจุแบตเตอร์รี่ลงบนตัวหุ่นได้ทำให้ต้องแยกชุดแบตเตอร์รี่ออกจากตัวหุ่นไปรวมอยู่กับแผงวงจร ในที่นี้จึงเปลี่ยนชุดแบตเตอร์รี่เป็นแหล่งจ่ายแรงดันที่เป็นหม้อแปลงไฟฟ้า

4. ปัญหาในการเคลื่อนที่ของหุ่นยนต์เนื่องจากหุ่นยนต์ต้องใช้การบิดตัวในการเคลื่อนที่โดยใช้แรงบิดที่ได้มาจากดีซีมอเตอร์ จะเห็นได้ว่าเมื่อมอเตอร์ในแต่ละข้อต่อของหุ่นบิดตัว ข้อต่อแต่ละตัวของมอเตอร์จะต้องเสียดทานกับพื้นเพื่อที่จะให้เกิดแรงในการเคลื่อนที่ไปข้างหน้าของหุ่น ในที่นี้เราใช้ล้อยางขนาดเล็กติดตรงใต้ตัวหุ่นตรงบริเวณส่วนที่เป็นจุดหมุนของข้องอเพื่อเป็นการเพิ่มแรงเสียดทาน

5. ปัญหาทางด้านฮาร์ดแวร์คือปัญหาการเชื่อมต่อระหว่างมอเตอร์ เฟืองเกียร์ และส่วนของตัวโวลลุมป้อนกลับซึ่งเป็นส่วนที่เชื่อมต่อระหว่างข้อต่อไม่สามารถที่จะยึดติดอย่างถาวรได้(สามารถแยกออกจากกันได้) เพราะว่าอาจมีปัญหาในการเคลื่อนย้ายตัวหุ่นยนต์อาจทำให้ชุดเกียรของมอเตอร์เสียหายได้ ดังนั้นการเชื่อมต่อกันของ มอเตอร์ เฟืองเกียร์ และตัวความต้านทานปรับค่าได้ไม่ค่อยที่จะแข็งแรงเท่าที่ควร

6. ปัญหาเกิดจากการขับมอเตอร์หลายตัวพร้อมกันทำให้มีการโหลดกระแสมาก ทำให้แหล่งจ่ายไม่เพียงพอ มีผลทำให้การทำงานของวงจรมีความผิดพลาดมากแก้ไขโดยการเปลี่ยนหม้อแปลงใหม่ที่มีวัตต์มากว่าเดิม

บรรณานุกรม

[1] ยืน ภู่วรวรรณ "เทคโนโลยีฮาร์ดแวร์ไอบีเอ็มพีซี" บริษัท ซีเอ็ดยูเคชั่น จำกัด พ.ศ. 2533

[2] พันจันทร์ ธนวัฒนเสถียร และคงสวัสดิ์ ลอรัตนเรืองกิต "ไมโครโปรเซสเซอร์ ทฤษฎีและการประยุกต์ใช้งาน" บริษัท ซีเอ็ดยูเคชั่น จำกัด พ.ศ. 2537

[3] สุนทร วิทูสุรพจน์ "การใช้งานไมโครคอนโทรลเลอร์ตระกูล 8051" บริษัท ซีเอ็ดยูเคชั่น จำกัด พ.ศ. 2533

[4] ผศ. สมยศ จุณณะปิยะ "การประยุกต์ใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS-51" คณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ. 2541

[5] ธีรวัฒน์ ประกอบผล "การประยุกต์ใช้งานไมโครคอนโทรลเลอร์" สมาคมส่งเสริมเทคโนโลยี (ไทย-ญี่ปุ่น) พ.ศ. 2540

[7] กิตติ องค์คุณารักษ์ "แอดงานซ์ แอสแซมบลี" บริษัท ซีเอ็ดยูเคชั่น พ.ศ. 2537

[11] โยธิน เปรมปราณีรัชต์ "ระบบเซอร์โว และ อิเลคทรอนิกส์คอนโทรลมอเตอร์" ภาควิชาระบบควบคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ. 2533

ภาคผนวก ก.

Program

การทำงานเบื้องต้น



การทำงานโดยรวม



```
                ORG     00H
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;MAIN
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

START:          SETB    P2.0
                MOV     R2,#0           ;OUTER LOOP VALUE
LOOP:           MOV     A,R2            ;BACKUP VALUE
                MOV     R0,A
                MOV     R1,#8           ;INNER LOOP VALUE
                MOV     R3,#0           ;SET SELECT DAC BIT
SEND:           MOV     A,R0
                MOV     DPTR,#data      ;SET DATA POINTER BASE INDEX
                MOVC    A,@A+DPTR       ;GET DATA FROM DATA POINTER+ACC
                MOV     P0,A            ;SEND DATA
                MOV     P1,R3           ;SELECT DAC
                INC     R3
                INC     R0
                ACALL   DELAY
                ACALL   DELAY
                DJNZ    R1,SEND                 ;CHECK INNER LOOP
                INC     R2
                ACALL   DELAY
                ACALL   DELAY
                CJNE    R2,#8,LOOP      ;CHECK OUTER LOOP
                SJMP    START

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;DERAY
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

DELAY:          MOV     R6,#0FFH
```

```
            MOV     R7,#0FFH
DELAY2:     NOP
DELAY1:     NOP
            DJNZ    R7,DELAY1
            NOP
            DJNZ    R6,DELAY2
            RET
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;TABLE
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

DATA:       DB      0A5H,79H,80H,83H,0B7H,0C4H,0B8H
                    ,0A6H,0A5H,79H,80H,83H,0B7H,0C4H,0B8H
END
```

ภาคผนวก ข.

Data Sheet

Features

- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Downloadable Flash Memory
  - SPI Serial Interface for Program Downloading
  - Endurance: 1,000 Write/Erase Cycles
- 2K Bytes EEPROM
  - Endurance: 100,000 Write/Erase Cycles
- 4.0V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Three-Level Program Memory Lock
- 256 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Three 16-bit Timer/Counters
- Nine Interrupt Sources
- Programmable UART Serial Channel
- SPI Serial Interface
- Low Power Idle and Power Down Modes
- Interrupt Recovery From Power Down
- Programmable Watchdog Timer
- Dual Data Pointer
- Power Off Flag

Description

The AT89S8252 is a low-power, high-performance CMOS 8-bit microcomputer with 8K bytes of Downloadable Flash programmable and erasable read only memory and 2K bytes of EEPROM. The device is manufactured using Atmel's high density nonvolatile memory technology and is compatible with the industry standard 80C51 instruction set and pinout. The on-chip Downloadable Flash allows the program memory to be reprogrammed in-system through an SPI serial interface or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Downloadable Flash on a monolithic chip, the Atmel AT89S8252 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.

The AT89S8252 provides the following standard features: 8K bytes of Downloadable Flash, 2K bytes of EEPROM, 256 bytes of RAM, 32 I/O lines, programmable watchdog timer, two Data Pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S8252 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.

The Downloadable Flash can be changed a single byte at a time and is accessible through the SPI serial interface. Holding RESET active forces the SPI bus into a serial programming interface and allows the program memory to be written to or read from unless Lock Bit 2 has been activated.

8-Bit Microcontroller with 8K Bytes Flash

AT89S8252

0401D–A–12/97

Pin Configurations

PDIP



PLCC



PQFP/TQFP



Pin Description

V_{CC}

Supply voltage.

GND

Ground.

Port 0

Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode, P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1

Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Some Port 1 pins provide additional functions. P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively.

Block Diagram



Furthermore, P1.4, P1.5, P1.6, and P1.7 can be configured as the SPI slave port select, data input/output and shift clock input/output pins as shown in the following table.

Port Pin	Alternate Functions
P1.0	T2 (external count input to Timer/Counter 2), clock-out
P1.1	T2EX (Timer/Counter 2 capture/reload trigger and direction control)
P1.4	$\overline{SS}$ (Slave port select input)
P1.5	MOSI (Master data output, slave data input pin for SPI channel)
P1.6	MISO (Master data input, slave data output pin for SPI channel)
P1.7	SCK (Master clock output, slave clock input pin for SPI channel)

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2

Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8 bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89S8252, as shown in the following table.

Port 3 also receives some control signals for Flash programming and verification.

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{INT0}$ (external interrupt 0)
P3.3	$\overline{INT1}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	$\overline{WR}$ (external data memory write strobe)
P3.7	$\overline{RD}$ (external data memory read strobe)

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/$\overline{PROG}$

Address Latch Enable is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input ($\overline{PROG}$) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

$\overline{PSEN}$

Program Store Enable is the read strobe to external program memory.

When the AT89S8252 is executing code from external program memory, $\overline{PSEN}$ is activated twice each machine cycle, except that two $\overline{PSEN}$ activations are skipped during each access to external data memory.

$\overline{EA}$/V_{PP}

External Access Enable. $\overline{EA}$ must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, $\overline{EA}$ will be internally latched on reset.

$\overline{EA}$ should be strapped to V_{CC} for internal program executions. This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming when 12-volt programming is selected.

XTAL1
Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2
Output from the inverting oscillator amplifier.

Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

Table 1. AT89S8252 SFR Map and Reset Values

0F8H									0FFH
0F0H	B 00000000								0F7H
0E8H									0EFH
0E0H	ACC 00000000								0E7H
0D8H									0DFH
0D0H	PSW 00000000					SPCR 000001XX			0D7H
0C8H	T2CON 00000000	T2MOD XXXXXX00	RCAP2L 00000000	RCAP2H 00000000	TL2 00000000	TH2 00000000			0CFH
0C0H									0C7H
0B8H	IP XX000000								0BFH
0B0H	P3 11111111								0B7H
0A8H	IE 0X000000		SPSR 00XXXXXX						0AFH
0A0H	P2 11111111								0A7H
98H	SCON 00000000	SBUF XXXXXXXX							9FH
90H	P1 11111111						WMCON 00000010		97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000			8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	SPDR XXXXXXXX	PCON 0XXX0000	87H

User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Timer 2 Registers Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 9) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16 bit capture mode or 16-bit auto-reload mode.

Watchdog and Memory Control Register The WMCON register contains control bits for the Watchdog Timer (shown in Table 3). The EEMEN and EEMWE bits are used to select the 2K bytes on-chip EEPROM, and to enable byte-write. The DPS bit selects one of two DPTR registers available.

SPI Registers Control and status bits for the Serial Peripheral Interface are contained in registers SPCR (shown in Table 4) and SPSR (shown in Table 5). The SPI data bits are contained in the SPDR register. Writing the SPI data register during serial data transfer sets the Write Collision bit, WCOL, in the SPSR register. The SPDR is double buffered for writing and the values in SPDR are not changed by Reset.

Interrupt Registers The global interrupt enable bit and the individual interrupt enable bits are in the IE register. In addition, the individual interrupt enable bit for the SPI is in the SPCR register. Two priorities can be set for each of the six interrupt sources in the IP register.

Table 2. T2CON—Timer/Counter 2 Control Register

T2CON Address = 0C8H — Reset Value = 0000 0000B

Bit Addressable

Bit	7	6	5	4	3	2	1	0
	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/$\overline{T2}$	CP/$\overline{RL2}$

Symbol	Function
TF2	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.
EXF2	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).
RCLK	Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflows to be used for the receive clock.
TCLK	Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.
EXEN2	Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.
TR2	Start/Stop control for Timer 2. TR2 = 1 starts the timer.
C/$\overline{T2}$	Timer or counter select for Timer 2. C/$\overline{T2}$ = 0 for timer function. C/$\overline{T2}$ = 1 for external event counter (falling edge triggered).
CP/$\overline{RL2}$	Capture/Reload select. CP/$\overline{RL2}$ = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/$\overline{RL2}$ = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.

Dual Data Pointer Registers To facilitate accessing both internal EEPROM and external data memory, two banks of 16 bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR WMCON selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.

Power Off Flag The Power Off Flag (POF) is located at bit_4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and reset under software control and is not affected by RESET.

Table 3. WMCON—Watchdog and Memory Control Register

WMCON Address = 96H — Reset Value = 0000 0010B

Bit	PS2	PS1	PS0	EEMWE	EEMEN	DPS	WDTRST	WDTEN
	7	6	5	4	3	2	1	0

Symbol	Function
PS2 PS1 PS0	Prescaler Bits for the Watchdog Timer. When all three bits are set to "0", the watchdog timer has a nominal period of 16 ms. When all three bits are set to "1", the nominal period is 2048 ms.
EEMWE	EEPROM Data Memory Write Enable Bit. Set this bit to "1" before initiating byte write to on-chip EEPROM with the MOVX instruction. User software should set this bit to "0" after EEPROM write is completed.
EEMEN	Internal EEPROM Access Enable. When EEMEN = 1, the MOVX instruction with DPTR will access on-chip EEPROM instead of external data memory. When EEMEN = 0, MOVX with DPTR accesses external data memory.
DPS	Data Pointer Register Select. DPS = 0 selects the first bank of Data Pointer Register, DP0, and DPS = 1 selects the second bank, DP1
WDTRST RDY/$\overline{BSY}$	Watchdog Timer Reset and EEPROM Ready/$\overline{Busy}$ Flag. Each time this bit is set to "1" by user software, a pulse is generated to reset the watchdog timer. The WDTRST bit is then automatically reset to "0" in the next instruction cycle. The WDTRST bit is Write-Only. This bit also serves as the RDY/$\overline{BSY}$ flag in a Read-Only mode during EEPROM write. RDY/$\overline{BSY}$ = 1 means that the EEPROM is ready to be programmed. While programming operations are being executed, the RDY/$\overline{BSY}$ bit equals "0" and is automatically reset to "1" when programming is completed.
WDTEN	Watchdog Timer Enable Bit. WDTEN = 1 enables the watchdog timer and WDTEN = 0 disables the watchdog timer.

Table 4. SPCR—SPI Control Register

SPCR Address = D5H — Reset Value = 0000 01XXB

Bit	7	6	5	4	3	2	1	0
	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0

Symbol	Function
SPIE	SPI Interrupt Enable. This bit, in conjunction with the ES bit in the IE register, enables SPI interrupts: SPIE = 1 and ES = 1 enable SPI interrupts. SPIE = 0 disables SPI interrupts.
SPE	SPI Enable. SPI = 1 enables the SPI channel and connects $\overline{SS}$, MOSI, MISO and SCK to pins P1.4, P1.5, P1.6, and P1.7. SPI = 0 disables the SPI channel.
DORD	Data Order. DORD = 1 selects LSB first data transmission. DORD = 0 selects MSB first data transmission.
MSTR	Master/Slave Select. MSTR = 1 selects Master SPI mode. MSTR = 0 selects Slave SPI mode.
CPOL	Clock Polarity. When CPOL = 1, SCK is high when idle. When CPOL = 0, SCK of the master device is low when not transmitting. Please refer to figure on SPI Clock Phase and Polarity Control.
CPHA	Clock Phase. The CPHA bit together with the CPOL bit controls the clock and data relationship between master and slave. Please refer to figure on SPI Clock Phase and Polarity Control.
SPR0 SPR1	SPI Clock Rate Select. These two bits control the SCK rate of the device configured as master. SPR1 and SPR0 have no effect on the slave. The relationship between SCK and the oscillator frequency, $F_{OSC.}$, is as follows: SPR1 SPR0 SCK = $F_{OSC.}$ divided by 0 0 4 0 1 16 1 0 64 1 1 128

Table 5. SPSR—SPI Status Register

SPSR Address = AAH — Reset Value = 00XX XXXXB

Bit	7	6	5	4	3	2	1	0
	SPIF	WCOL	—	—	—	—	—	—

Symbol	Function
SPIF	SPI Interrupt Flag. When a serial transfer is complete, the SPIF bit is set and an interrupt is generated if SPIE = 1 and ES = 1. The SPIF bit is cleared by reading the SPI status register with SPIF and WCOL bits set, and then accessing the SPI data register.
WCOL	Write Collision Flag. The WCOL bit is set if the SPI data register is written during a data transfer. During data transfer, the result of reading the SPDR register may be incorrect, and writing to it has no effect. The WCOL bit (and the SPIF bit) are cleared by reading the SPI status register with SPIF and WCOL set, and then accessing the SPI data register.

Table 6. SPDR—SPI Data Register

SPDR Address = 86H — Reset Value = unchanged

	SPD7	SPD6	SPD5	SPD4	SPD3	SPD2	SPD1	SPD0
Bit	7	6	5	4	3	2	1	0

Data Memory—EEPROM and RAM

The AT89S8252 implements 2K bytes of on-chip EEPROM for data storage and 256 bytes of RAM. The upper 128 bytes of RAM occupy a parallel space to the Special Function Registers. That means the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space.

When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions that use direct addressing access SFR space.

For example, the following direct addressing instruction accesses the SFR at location 0A0H (which is P2).

```
MOV 0A0H, #data
```

Instructions that use indirect addressing access the upper 128 bytes of RAM. For example, the following indirect addressing instruction, where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H).

```
MOV @R0, #data
```

Note that stack operations are examples of indirect addressing, so the upper 128 bytes of data RAM are available as stack space.

The on-chip EEPROM data memory is selected by setting the EEMEN bit in the WMCON register at SFR address location 96H. The EEPROM address range is from 000H to 7FFH. The MOVX instructions are used to access the EEPROM. To access off-chip data memory with the MOVX instructions, the EEMEN bit needs to be set to "0".

The EEMWE bit in the WMCON register needs to be set to "1" before any byte location in the EEPROM can be written. User software should reset EEMWE bit to "0" if no further EEPROM write is required. EEPROM write cycles in the serial programming mode are self-timed and typically take 2.5 ms. The progress of EEPROM write can be monitored by reading the RDY/$\overline{BSY}$ bit (read-only) in SFR WMCON. RDY/$\overline{BSY}$ = 0 means programming is still in progress and RDY/$\overline{BSY}$ = 1 means EEPROM write cycle is completed and another write cycle can be initiated.

In addition, during EEPROM programming, an attempted read from the EEPROM will fetch the byte being written with the MSB complemented. Once the write cycle is completed, true data are valid at all bit locations.

Programmable Watchdog Timer

The programmable Watchdog Timer (WDT) operates from an independent oscillator. The prescaler bits, PS0, PS1 and PS2 in SFR WMCON are used to set the period of the Watchdog Timer from 16 ms to 2048 ms. The available timer periods are shown in the following table and the actual timer periods (at V_{CC} = 5V) are within ±30% of the nominal.

The WDT is disabled by Power-on Reset and during Power Down. It is enabled by setting the WDTEN bit in SFR WMCON (address = 96H). The WDT is reset by setting the WDTRST bit in WMCON. When the WDT times out without being reset or disabled, an internal RST pulse is generated to reset the CPU.

Table 7. Watchdog Timer Period Selection

WDT Prescaler Bits			Period (nominal)
PS2	PS1	PS0	
0	0	0	16 ms
0	0	1	32 ms
0	1	0	64 ms
0	1	1	128 ms
1	0	0	256 ms
1	0	1	512 ms
1	1	0	1024 ms
1	1	1	2048 ms

Timer 0 and 1

Timer 0 and Timer 1 in the AT89S8252 operate the same way as Timer 0 and Timer 1 in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-45, section titled, "Timer/Counters."

Timer 2

Timer 2 is a 16 bit Timer/Counter that can operate as either a timer or an event counter. The type of operation is selected by bit C/$\overline{T2}$ in the SFR T2CON (shown in Table 2). Timer 2 has three operating modes: capture, auto-reload (up or down counting), and baud rate generator. The modes are selected by bits in T2CON, as shown in Table 8.

Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 register is incremented every machine cycle. Since a machine cycle consists of 12 oscillator periods, the count rate is 1/12 of the oscillator frequency.

In the Counter function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which the transition was detected. Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 transition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a given level is sampled at least once before it changes, the level should be held for at least one full machine cycle.

Table 8. Timer 2 Operating Modes

RCLK + TCLK	CP/$\overline{RL2}$	TR2	MODE
0	0	1	16-bit Auto-Reload
0	1	1	16-bit Capture
1	X	1	Baud Rate Generator
X	X	0	(Off)

Capture Mode

In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 is a 16 bit timer or counter which upon overflow sets bit TF2 in T2CON. This bit can then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the same operation, but a 1-to-0 transition at external input T2EX also causes the current value in TH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, can generate an interrupt. The capture mode is illustrated in Figure 1.

Auto-Reload (Up or Down Counter)

Timer 2 can be programmed to count up or down when configured in its 16 bit auto-reload mode. This feature is invoked by the DCEN (Down Counter Enable) bit located in the SFR T2MOD (see Table 9). Upon reset, the DCEN bit is set to 0 so that timer 2 will default to count up. When DCEN is set, Timer 2 can count up or down, depending on the value of the T2EX pin.

Figure 2 shows Timer 2 automatically counting up when DCEN = 0. In this mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 counts up to

Figure 1. Timer 2 in Capture Mode



0FFFFH and then sets the TF2 bit upon overflow. The overflow also causes the timer registers to be reloaded with the 16 bit value in RCAP2H and RCAP2L. The values in RCAP2H and RCAP2L are preset by software. If EXEN2 = 1, a 16 bit reload can be triggered either by an overflow or by a 1-to-0 transition at external input T2EX. This transition also sets the EXF2 bit. Both the TF2 and EXF2 bits can generate an interrupt if enabled.

Setting the DCEN bit enables Timer 2 to count up or down, as shown in Figure 3. In this mode, the T2EX pin controls the direction of the count. A logic 1 at T2EX makes Timer 2 count up. The timer will overflow at 0FFFFH and set the TF2 bit. This overflow also causes the 16 bit value in RCAP2H and RCAP2L to be reloaded into the timer registers, TH2 and TL2, respectively.

A logic 0 at T2EX makes Timer 2 count down. The timer underflows when TH2 and TL2 equal the values stored in RCAP2H and RCAP2L. The underflow sets the TF2 bit and causes 0FFFFH to be reloaded into the timer registers.

The EXF2 bit toggles whenever Timer 2 overflows or underflows and can be used as a 17th bit of resolution. In this operating mode, EXF2 does not flag an interrupt.

Figure 2. Timer 2 in Auto Reload Mode (DCEN = 0)



Table 9. T2MOD—Timer 2 Mode Control Register

T2MOD Address = 0C9H — Reset Value = XXXX XX00B

Not Bit Addressable

	—	—	—	—	—	—	T2OE	DCEN
Bit	7	6	5	4	3	2	1	0

Symbol	Function
—	Not implemented, reserved for future use.
T2OE	Timer 2 Output Enable bit.
DCEN	When set, this bit allows Timer 2 to be configured as an up/down counter.

Appendix DAC-08 Motorola data sheet

Order this data sheet by DAC-08

MOTOROLA
SEMICONDUCTORS
P.O. BOX 20912 • PHOENIX, ARIZONA 85036

DAC-08

Specifications and Applications Information

HIGH SPEED 8-BIT MULTIPLYING D-TO-A CONVERTER

The DAC-08 series is a monolithic 8-bit high speed multiplying digital-to-analog converter, capable of settling to within 1/2 LSB (0.19%) in 85 ns. Monotonic multiplying performance is retained over a wide 40-to-1 reference current range. Full scale and reference currents are matched to within 1 LSB, therefore eliminating the need for full scale trim in most applications.

Dual complementry current outputs with high voltage compliance provide added versatility and allow differential mode of operation to effectively double the peak-to-peak output swing. In many applications, output current-to-voltage conversion can be accomplished without requiring an external op amp. Noise-immune inputs permit direct interface with TTL and DTL levels when the logic threshold control, V_{LC}, (Pin 1) is grounded. All other logic family thresholds are attainable by adjusting the voltage level of Pin 1. Performance characteristics are virtually unchanged over the entire ±4.5 V to ±18 V power supply range. Power consumption is typically 33 mW with ±5.0 V supplies.

The DAC-08 is available in several versions, with nonlinearity as tight as ±0.1% (±1/4 LSB) over temperature. All versions are guaranteed monotonic over 8 bits. For an extra margin of performance, Motorola utilizes thin-film resistors permitting very accurate resistive values which are extremely stable over temperature.

High performance characteristics along with low cost, make the DAC-08 an excellent selection for applications such as CRT displays, waveform generation, high-speed modems, and high-speed analog-to-digital converters.

- Fast Settling Time — 85 ns
- Full Scale Current Prematched to ±1 LSB
- Nonlinearity Over Temperature to ±0.1% Max
- Differential Current Outputs
- High Voltage Compliance Outputs −10 V to +18 V
- Wide Range Multiplying Capability
- Inputs Compatable With TTL, DTL, CMOS, PMOS, ECL, HTL
- Low Full Scale Current Drift
- Wide Power Supply Range ±4.5 V to ±18 V
- Low Power Consumption
- Thin-Film Resistors
- Low Cost

DAC-08 EQUIVALENT CIRCUIT



HIGH SPEED 8-BIT MULTIPLYING D-TO-A CONVERTER

SILICON MONOLITHIC INTEGRATED CIRCUIT



L SUFFIX
CERAMIC PACKAGE
CASE 620-02

P SUFFIX
PLASTIC PACKAGE
CASE 648-06



D SUFFIX
PLASTIC PACKAGE
CASE 751B-01
SO-16*

***Surface Mount pin-out is different than standard package pin-out for this device.**

PINOUT DIAGRAM



Device	Nonlinearity	Temperature Range	Package
DAC-08AQ	±0.1%	−55°C to +125°C	Ceramic
DAC-08Q	±0.19%		Ceramic
DAC-08HQ	±0.1%	0°C to +70°C	Ceramic
DAC-08EQ	±0.19%		Ceramic
DAC-08CQ	±0.39%		Ceramic
DAC-08CD	±0.39%		SO-16
DAC-08ED	±0.19%		SO-16
DAC-08HP	±0.1%		Plastic
DAC-08EP	±0.19%		Plastic
DAC-08CP	±0.39%		Plastic

©MOTOROLA INC., 1986

Appendix DAC-08 Motorola data sheet

MAXIMUM RATINGS (T_A = 25°C unless otherwise noted)

Rating	Symbol	Value	Unit
V+ Supply to V- Supply	—	36	V
Logic Inputs	—	V- to V- Plus 36	V
Logic Threshold Control	V_{LC}	V- to V+	V
Analog Current Outputs	I_{out}	See Figure 7	mA
Reference Inputs (V14, V15)	V_{REF}	V- to V+	V
Reference Input Differential Voltage (V14 to V15)	$V_{REF(D)}$	±18	V
Reference Input Current (I14)	I_{REF}	5.0	mA
Operating Temperature Range DAC-08AQ, Q DAC-08HQ, EQ, CQ, HP, EP, CP, ED, CD	T_A	 -55 to +125 0 to +70	°C
Storage Temperature	T_A	-65 to +150	°C
Power Dissipation Derate above 100°C	P_D $R_{\theta JA}$	500 10	mW mW/°C

ELECTRICAL CHARACTERISTICS (V_S = ±15 V, I_{REF} = 2.0 mA, T_A = -55°C to +125°C, unless otherwise noted.)

Characteristic	Symbol	DAC-08A			DAC-08			Unit
		Min	Typ	Max	Min	Typ	Max	
Resolution	—	8	8	8	8	8	8	Bits
Monotonicity	—	8	8	8	8	8	8	Bits
Nonlinearity, T_A = 0°C to +70°C	NL	—	—	±0.1	—	—	±0.19	%FS
Settling Time to ±1/2 LSB, Figure 24 (All Bits Switched On or Off, T_A = 25°C)(Note 1)	t_s	—	85	135	—	85	150	ns
Propagation Delay, T_A = 25°C (Note 1) Each Bit All Bits Switched	 t_{PLH} t_{PHL}	 — —	 35 35	 60 60	 — —	 35 35	 60 60	ns
Full Scale Tempco	TCI_{FS}	—	±10	±50	—	±10	±80	ppm/°C
Output Voltage Compliance Full Scale Current Change < 1/2 LSB, R_{out} > 20 megohm typ.	V_{OC}	-10	—	+18	-10	—	+18	V
Full Range Current (V_{REF} = 10.000 V; R14, R15 = 5.000 kΩ, T_A = 25°C)	I_{FR4}	1.984	1.992	2.000	1.94	1.99	2.04	mA
Full Range Symmetry (I_{FR4} - I_{FR2})	I_{FRS}	—	±0.5	±4.0	—	±1.0	±8.0	μA
Zero Scale Current	I_{ZS}	—	0.1	1.0	—	0.2	2.0	μA
Output Current Range V- = -5.0 V V- = -8.0 V to -18 V	 I_{OR1} I_{OR2}	 0 0	 — —	 2.1 4.2	 0 0	 — —	 2.1 4.2	mA
Logic Input Levels (V_{LC} = 0 V) Logic "0" Logic "1"	 V_{IL} V_{IH}	 — 2.0	 — —	 0.8 —	 — 2.0	 — —	 0.8 —	V
Logic Input Current (V_{LC} = 0 V) Logic Input "0" (V_{in} = -10 V to +0.8 V) Logic Input "1" (V_{in} = +2.0 V to +18 V)	 I_{IL} I_{IH}	 — —	 -2.0 0.002	 -10 10	 — —	 -2.0 0.002	 -10 10	μA
Logic Input Swing, V- = -15 V	V_{IS}	-10	—	+18	-10	—	+18	V
Logic Threshold Range, V_S = ±15 V	V_{THR}	-10	—	+13.5	-10	—	+13.5	V
Reference Bias Current	I_{15}	—	-1.0	-3.0	—	-1.0	-3.0	μA
Reference Input Slew Rate Figure 19 (Note 1)	di/dt	4.0	8.0	—	4.0	8.0	—	mA/μs
Power Supply Sensitivity (I_{REF} = 1.0 mA) V+ = 4.5 V to 18 V V- = -4.5 V to -18 V	 $PSSI_{FS+}$ $PSSI_{FS-}$	 — —	 ±0.0003 ±0.002	 ±0.01 ±0.01	 — —	 ±0.0003 ±0.002	 ±0.01 ±0.01	%/%
Power Supply Current V_S = ±5.0 V, I_{REF} = 1.0 mA V_S = +5.0 V, -15 V, I_{REF} = 2.0 mA V_S = ±15 V, I_{REF} = 2.0 mA	 I+ I- I+ I- I+ I-	 — — — — — —	 2.3 -4.3 2.4 -6.4 2.5 -6.5	 3.8 -5.8 3.8 -7.8 3.8 -7.8	 — — — — — —	 2.3 -4.3 2.4 -6.4 2.5 -6.5	 3.8 -5.8 3.8 -7.8 3.8 -7.8	mA
Power Dissipation V_S = ±5.0 V, I_{REF} = 1.0 mA V_S = +5.0 V, -15 V, I_{REF} = 2.0 mA V_S = ±15 V, I_{REF} = 2.0 mA	P_D 	 — — —	 33 103 135	 48 136 174	 — — —	 33 108 135	 48 136 174	mW

Note 1. Parameter is not 100% tested; guaranteed by design.

Appendix DAC-08 Motorola data sheet

ELECTRICAL CHARACTERISTICS (V_S = ±15 V, I_{REF} = 2.0 mA, T_A = 0°C to 70°C, unless otherwise noted.)

Characteristic	Symbol	DAC-08H			DAC-08E			DAC-08C			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Resolution	—	8	8	8	8	8	8	8	8	8	Bits
Monotonicity	—	8	8	8	8	8	8	8	8	8	Bits
Nonlinearity, T_A = 0°C to +70°C	NL	—	—	±0.1	—	—	±0.19	—	—	±0.39	%FS
Settling Time to ±1/2 LSB (All Bits Switched On or Off, (T_A = 25°C) Figure 24 (Note 1)	t_s	—	85	135	—	85	150	—	85	150	ns
Propagation Delay, T_A = 25°C (Note 1) Each Bit	t_{PLH}	—	35	60	—	35	60	—	35	60	ns
All Bits Switched	t_{PHL}	—	35	60	—	35	60	—	35	60	
Full Scale Tempco	TCI_{FS}	—	±10	±50	—	±10	±50	—	±10	±80	ppm/°C
Output Voltage Compliance Full Scale Current Change < 1/2 LSB, R_{out} > 20 megohm typ.	V_{OC}	−10	—	+18	−10	—	+18	−10	—	+18	V
Full Range Current (V_{REF} = 10.000 V; R14, R15 = 5.000 kΩ) T_A = 25°C	I_{FR4}	1.984	1.992	2.000	1.94	1.99	2.04	1.94	1.99	2.04	mA
Full Range Symmetry (I_{FR4} - I_{FR2})	I_{FRS}	—	±0.5	±4.0	—	±1.0	±8.0	—	±2.0	±16.0	μA
Zero Scale Current	I_{ZS}	—	0.1	1.0	—	0.2	2.0	—	0.2	4.0	μA
Output Current Range											mA
V− = −5.0 V	I_{OR1}	0	—	2.1	0	—	2.1	0	—	2.1	
V− = −8.0 V to −18 V	I_{OR2}	0	—	4.2	0	—	4.2	0	—	4.2	
Logic Input Levels (V_{LC} = 0 V)											V
Logic "0"	V_{IL}	—	—	0.8	—	—	0.8	—	—	0.8	
Logic "1"	V_{IH}	2.0	—	—	2.0	—	—	2.0	—	—	
Logic Input Current (V_{LC} = 0 V)											μA
Logic Input "0" (V_{in} = −10 V to +0.8 V)	I_{IL}	—	−2.0	−10	—	−2.0	−10	—	−2.0	−10	
Logic Input "1" (V_{in} = +2.0 V to +18 V)	I_{IH}	—	0.002	10	—	0.002	10	—	0.002	10	
Logic Input Swing, V− = −15 V	V_{IS}	−10	—	+18	−10	—	+18	−10	—	+18	V
Logic Threshold Range, V_S = ±15 V	V_{THR}	−10	—	+13.5	−10	—	+13.5	−10	—	+13.5	V
Reference Bias Current	I_{15}	—	−1.0	−3.0	—	−1.0	−3.0	—	−1.0	−3.0	μA
Reference Input Slew Rate Figure 19 (Note 1)	dI/dt	4.0	8.0	—	4.0	8.0	—	4.0	8.0	—	mA/μs
Power Supply Sensitivity (I_{REF} = 1.0 mA)											%/%
V+ = 4.5 V to 18 V	$PSSI_{FS+}$	—	±0.0003	±0.01	—	±0.0003	±0.01	—	±0.0003	±0.01	
V− = −4.5 V to −18 V	$PSSI_{FS-}$	—	±0.002	±0.01	—	±0.002	±0.01	—	±0.002	±0.01	
Power Supply Current											mA
V_S = ±5.0 V, I_{REF} = 1.0 mA	I+	—	2.3	3.8	—	2.3	3.8	—	2.3	3.8	
	I−	—	−4.3	−5.8	—	−4.3	−25.8	—	−4.3	−5.8	
	I+	—	2.4	3.8	—	2.4	3.8	—	2.4	3.8	
V_S = +5.0 V, −15 V, I_{REF} = 2.0 mA	I−	—	−6.4	−7.8	—	−6.4	−7.8	—	−6.4	−7.8	
	I+	—	2.5	3.8	—	2.5	3.8	—	2.5	3.8	
V_S = ±15 V, I_{REF} = 2.0 mA	I−	—	−6.5	−7.8	—	−6.5	−7.8	—	−6.5	−7.8	
Power Dissipation	P_D										mW
V_S = ±5.0 V, I_{REF} = 1.0 mA		—	33	48	—	33	48	—	33	48	
V_S = +5.0 V, −15 V, I_{REF} = 2.0 mA		—	108	136	—	108	136	—	108	136	
V_S = ±15 V, I_{REF} = 2.0 mA		—	135	174	—	135	174	—	135	174	

Note 1. Parameter is not 100% tested; guaranteed by design.

National Semiconductor

December 1994

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805 8-Bit μP Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE® output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

Features

- Compatible with 8080 μP derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"
- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V_{DC}, 2.5 V_{DC}, or analog span adjusted voltage reference

Key Specifications

- Resolution 8 bits
- Total error ±¼ LSB, ±½ LSB and ±1 LSB
- Conversion time 100 μs

Typical Applications



TL/H/5671–1

8080 Interface



TL/H/5671–31

Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)			
Part Number	Full-Scale Adjusted	$V_{REF}/2 = 2.500\ V_{DC}$ (No Adjustments)	$V_{REF}/2$ = No Connection (No Adjustments)
ADC0801	±¼ LSB		
ADC0802		±½ LSB	
ADC0803	±½ LSB		
ADC0804		±1 LSB	
ADC0805			±1 LSB

TRI-STATE® is a registered trademark of National Semiconductor Corp.
Z-80® is a registered trademark of Zilog Corp.

©1995 National Semiconductor Corporation

RRD-B30M115/Printed in U. S. A.

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage	
Logic Control Inputs	−0.3V to +18V
At Other Input and Outputs	−0.3V to (V_{CC} + 0.3V)
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
Storage Temperature Range	−65°C to +150°C
Package Dissipation at T_A = 25°C	875 mW
ESD Susceptibility (Note 10)	800V

Operating Ratings (Notes 1 & 2)

Temperature Range	$T_{MIN} \le T_A \le T_{MAX}$
ADC0801/02LJ, ADC0802LJ/883	$-55°C \le T_A \le +125°C$
ADC0801/02/03/04LCJ	$-40°C \le T_A \le +85°C$
ADC0801/02/03/05LCN	$-40°C \le T_A \le +85°C$
ADC0804LCN	$0°C \le T_A \le +70°C$
ADC0802/03/04LCV	$0°C \le T_A \le +70°C$
ADC0802/03/04LCWM	$0°C \le T_A \le +70°C$
Range of V_{CC}	4.5 V_{DC} to 6.3 V_{DC}

Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC}, $T_{MIN} \le T_A \le T_{MAX}$ and f_{CLK} = 640 kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			±¼	LSB
ADC0802: Total Unadjusted Error (Note 8)	$V_{REF}/2$ = 2.500 V_{DC}			±½	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			±½	LSB
ADC0804: Total Unadjusted Error (Note 8)	$V_{REF}/2$ = 2.500 V_{DC}			±1	LSB
ADC0805: Total Unadjusted Error (Note 8)	$V_{REF}/2$-No Connection			±1	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		kΩ kΩ
Analog Input Voltage Range	(Note 4) V(+) or V(−)	Gnd−0.05		V_{CC}+0.05	V_{DC}
DC Common-Mode Error	Over Analog Input Voltage Range		±1/16	±⅛	LSB
Power Supply Sensitivity	V_{CC} = 5 V_{DC} ±10% Over Allowed $V_{IN}(+)$ and $V_{IN}(-)$ Voltage Range (Note 4)		±1/16	±⅛	LSB

AC Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC} and T_A = 25°C unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
T_C	Conversion Time	f_{CLK} = 640 kHz (Note 6)	103		114	μs
T_C	Conversion Time	(Note 5, 6)	66		73	$1/f_{CLK}$
f_{CLK}	Clock Frequency Clock Duty Cycle	V_{CC} = 5V, (Note 5) (Note 5)	100 40	640	1460 60	kHz %
CR	Conversion Rate in Free-Running Mode	$\overline{INTR}$ tied to $\overline{WR}$ with $\overline{CS}$ = 0 V_{DC}, f_{CLK} = 640 kHz	8770		9708	conv/s
$t_{W(\overline{WR})L}$	Width of $\overline{WR}$ Input (Start Pulse Width)	$\overline{CS}$ = 0 V_{DC} (Note 7)	100			ns
t_{ACC}	Access Time (Delay from Falling Edge of $\overline{RD}$ to Output Data Valid)	C_L = 100 pF		135	200	ns
t_{1H}, t_{0H}	TRI-STATE Control (Delay from Rising Edge of $\overline{RD}$ to Hi-Z State)	C_L = 10 pF, R_L = 10k (See TRI-STATE Test Circuits)		125	200	ns
t_{WI}, t_{RI}	Delay from Falling Edge of $\overline{WR}$ or $\overline{RD}$ to Reset of $\overline{INTR}$			300	450	ns
C_{IN}	Input Capacitance of Logic Control Inputs			5	7.5	pF
C_{OUT}	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF
CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]						
V_{IN} (1)	Logical "1" Input Voltage (Except Pin 4 CLK IN)	V_{CC} = 5.25 V_{DC}	2.0		15	V_{DC}

AC Electrical Characteristics (Continued)

The following specifications apply for $V_{CC} = 5V_{DC}$ and $T_{MIN} \leq T_A \leq T_{MAX}$, unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]						
$V_{IN}(0)$	Logical "0" Input Voltage (Except Pin 4 CLK IN)	$V_{CC}=4.75\ V_{DC}$			0.8	V_{DC}
$I_{IN}(1)$	Logical "1" Input Current (All Inputs)	$V_{IN}=5\ V_{DC}$		0.005	1	μA_{DC}
$I_{IN}(0)$	Logical "0" Input Current (All Inputs)	$V_{IN}=0\ V_{DC}$	−1	−0.005		μA_{DC}
CLOCK IN AND CLOCK R						
V_T+	CLK IN (Pin 4) Positive Going Threshold Voltage		2.7	3.1	3.5	V_{DC}
V_T-	CLK IN (Pin 4) Negative Going Threshold Voltage		1.5	1.8	2.1	V_{DC}
V_H	CLK IN (Pin 4) Hysteresis $(V_T+)-(V_T-)$		0.6	1.3	2.0	V_{DC}
$V_{OUT}(0)$	Logical "0" CLK R Output Voltage	$I_O=360\ \mu A$ $V_{CC}=4.75\ V_{DC}$			0.4	V_{DC}
$V_{OUT}(1)$	Logical "1" CLK R Output Voltage	$I_O=-360\ \mu A$ $V_{CC}=4.75\ V_{DC}$	2.4			V_{DC}
DATA OUTPUTS AND $\overline{INTR}$						
$V_{OUT}(0)$	Logical "0" Output Voltage Data Outputs $\overline{INTR}$ Output	 $I_{OUT}=1.6$ mA, $V_{CC}=4.75\ V_{DC}$ $I_{OUT}=1.0$ mA, $V_{CC}=4.75\ V_{DC}$			 0.4 0.4	 V_{DC} V_{DC}
$V_{OUT}(1)$	Logical "1" Output Voltage	$I_O=-360\ \mu A$, $V_{CC}=4.75\ V_{DC}$	2.4			V_{DC}
$V_{OUT}(1)$	Logical "1" Output Voltage	$I_O=-10\ \mu A$, $V_{CC}=4.75\ V_{DC}$	4.5			V_{DC}
I_{OUT}	TRI-STATE Disabled Output Leakage (All Data Buffers)	$V_{OUT}=0\ V_{DC}$ $V_{OUT}=5\ V_{DC}$	−3		 3	μA_{DC} μA_{DC}
I_{SOURCE}		V_{OUT} Short to Gnd, $T_A=25°C$	4.5	6		mA_{DC}
I_{SINK}		V_{OUT} Short to V_{CC}, $T_A=25°C$	9.0	16		mA_{DC}
POWER SUPPLY						
I_{CC}	Supply Current (Includes Ladder Current) ADC0801/02/03/04LCJ/05 ADC0804LCN/LCV/LCWM	$f_{CLK}=640$ kHz, $V_{REF}/2=$ NC, $T_A=25°C$ and $\overline{CS}=5V$		 1.1 1.9	 1.8 2.5	 mA mA

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from V_{CC} to Gnd and has a typical breakdown voltage of 7 V_{DC}.

Note 4: For $V_{IN}(-) \geq V_{IN}(+)$ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. Be careful, during testing at low V_{CC} levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0 V_{DC} to 5 V_{DC} input voltage range will therefore require a minimum supply voltage of 4.950 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at f_{CLK} = 640 kHz. At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see *Figure 2* and section 2.0.

Note 7: The $\overline{CS}$ input is assumed to bracket the $\overline{WR}$ strobe input and therefore timing is dependent on the $\overline{WR}$ pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the $\overline{WR}$ pulse (see timing diagrams).

Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and *Figure 5*.

Note 9: The $V_{REF}/2$ pin is the center point of a two-resistor divider connected from V_{CC} to ground. In all versions of the ADC0801, ADC0802, ADC0803, and ADC0805, and in the ADC0804LCJ, each resistor is typically 16 kΩ. In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 kΩ.

Note 10: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

March 1998

FAIRCHILD SEMICONDUCTOR™

DM74LS138, DM74LS139 Decoders/Demultiplexers

General Description

These Schottky-clamped circuits are designed to be used in high-performance memory-decoding or data-routing applications, requiring very short propagation delay times. In high-performance memory systems these decoders can be used to minimize the effects of system decoding. When used with high-speed memories, the delay times of these decoders are usually less than the typical access time of the memory. This means that the effective system delay introduced by the decoder is negligible.

The LS138 decodes one-of-eight lines, based upon the conditions at the three binary select inputs and the three enable inputs. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented with no external inverters, and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.

The LS139 comprises two separate two-line-to-four-line decoders in a single package. The active-low enable input can be used as a data line in demultiplexing applications.

All of these decoders/demultiplexers feature fully buffered inputs, presenting only one normalized load to its driving circuit. All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design.

Features

- Designed specifically for high speed:
  - Memory decoders
  - Data transmission systems
- LS138 3-to-8-line decoders incorporates 3 enable inputs to simplify cascading and/or data reception
- LS139 contains two fully independent 2-to-4-line decoders/demultiplexers
- Schottky clamped for high performance
- Typical propagation delay (3 levels of logic)
  - LS138 21 ns
  - LS139 21 ns
- Typical power dissipation
  - LS138 32 mW
  - LS139 34 mW
- Alternate Military/Aerospace devices (54LS138, 54LS139) are available. Contact a Fairchild Semiconductor Sales Office/Distributor for specifications.

Connection Diagrams

Dual-In-Line Package



Order Number 54LS138DMQB, 54LS138FMQB, 54LS138LMQB, DM54LS138J, DM54LS138W, DM74LS138M or DM74LS138N
See Package Number E20A, J16A, M16A, N16E or W16A
Dual-In-Line Package

Dual-In-Line Package



Order Number 54LS139DMQB, 54LS139FMQB, 54LS139LMQB, DM54LS139J, DM54LS139W, DM74LS139M or DM74LS139N
See Package Number E20A, J16A, M16A, N16E or W16A

© 1998 Fairchild Semiconductor Corporation

Absolute Maximum Ratings (Note 1)

Supply Voltage	7V	DM54LS and 54LS	−55°C to +125°C
Input Voltage	7V	DM74LS	0°C to +70°C
Operating Free Air Temperature Range		Storage Temperature Range	−65°C to +150°C

Recommended Operating Conditions

Symbol	Parameter	DM54LS138			DM74LS138			Units
		Min	Nom	Max	Min	Nom	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			−0.4			−0.4	mA
I_{OL}	Low Level Output Current			4			8	mA
T_A	Free Air Operating Temperature	−55		125	0		70	°C

Note 1: *The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.*

'LS138 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions		Min	Typ (Note 2)	Max	Units
V_I	Input Clamp Voltage	V_{CC} = Min, I_I = −18 mA				−1.5	V
V_{OH}	High Level Output Voltage	V_{CC} = Min, I_{OH} = Max, V_{IL} = Max, V_{IH} = Min	DM54	2.5	3.4		V
			DM74	2.7	3.4		
V_{OL}	Low Level Output Voltage	V_{CC} = Min, I_{OL} = Max, V_{IL} = Max, V_{IH} = Min	DM54		0.25	0.4	V
			DM74		0.35	0.5	
		I_{OL} = 4 mA, V_{CC} = Min	DM74		0.25	0.4	
I_I	Input Current @ Max Input Voltage	V_{CC} = Max, V_I = 7V				0.1	mA
I_{IH}	High Level Input Current	V_{CC} = Max, V_I = 2.7V				20	µA
I_{IL}	Low Level Input Current	V_{CC} = Max, V_I = 0.4V				−0.36	mA
I_{OS}	Short Circuit Output Current	V_{CC} = Max (Note 3)	DM54	−20		−100	mA
			DM74	−20		−100	
I_{CC}	Supply Current	V_{CC} = Max (Note 4)			6.3	10	mA

Note 2: All typicals are at V_{CC} = 5V, T_A = 25°C.

Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 4: I_{CC} is measured with all outputs enabled and open.

'LS138 Switching Characteristics

at V_{CC} = 5V and T_A = 25°C

Symbol	Parameter	From (Input) To (Output)	Levels of Delay	R_L = 2 kΩ				Units
				C_L = 15 pF		C_L = 50 pF		
				Min	Max	Min	Max	
t_{PLH}	Propagation Delay Time Low to High Level Output	Select to Output	2		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Select to Output	2		27		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Select to Output	3		18		27	ns

'LS138 Switching Characteristics (Continued)

at V_{CC} = 5V and T_A = 25°C

Symbol	Parameter	From (Input) To (Output)	Levels of Delay	R_L = 2 kΩ				Units
				C_L = 15 pF		C_L = 50 pF		
				Min	Max	Min	Max	
t_{PHL}	Propagation Delay Time High to Low Level Output	Select to Output	3		27		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Output	2		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Output	2		24		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Output	3		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Output	3		28		40	ns

Recommended Operating Conditions

Symbol	Parameter	DM54LS139			DM74LS139			Units
		Min	Nom	Max	Min	Nom	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			−0.4			−0.4	mA
I_{OL}	Low Level Output Current			4			8	mA
T_A	Free Air Operating Temperature	−55		125	0		70	°C

'LS139 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions		Min	Typ (Note 5)	Max	Units
V_I	Input Clamp Voltage	V_{CC} = Min, I_I = −18 mA				−1.5	V
V_{OH}	High Level Output Voltage	V_{CC} = Min, I_{OH} = Max, V_{IL} = Max, V_{IH} = Min	DM54	2.5	3.4		V
			DM74	2.7	3.4		
V_{OL}	Low Level Output Voltage	V_{CC} = Min, I_{OL} = Max, V_{IL} = Max, V_{IH} = Min	DM54		0.25	0.4	V
			DM74		0.35	0.5	
		I_{OL} = 4 mA, V_{CC} = Min	DM74		0.25	0.4	
I_I	Input Current @ Max Input Voltage	V_{CC} = Max, V_I = 7V				0.1	mA
I_{IH}	High Level Input Current	V_{CC} = Max, V_I = 2.7V				20	µA
I_{IL}	Low Level Input Current	V_{CC} = Max, V_I = 0.4V				−0.36	mA
I_{OS}	Short Circuit Output Current	V_{CC} = Max (Note 6)	DM54	−20		−100	mA
			DM74	−20		−100	
I_{CC}	Supply Current	V_{CC} = Max (Note 7)			6.8	11	mA

Note 5: All typicals are at V_{CC} = 5V, T_A = 25°C.

Note 6: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 7: I_{CC} is measured with all outputs enabled and open.

'LS139 Switching Characteristics

at V_{CC} = 5V and T_A = 25°C

Symbol	Parameter	From (Input) To (Output)	R_L = 2 kΩ				Units
			C_L = 15 pF		C_L = 50 pF		
			Min	Max	Min	Max	
t_{PLH}	Propagation Delay Time Low to High Level Output	Select to Output		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Select to Output		27		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Output		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Output		24		40	ns

Function Tables

LS138

Inputs					Outputs							
Enable		Select										
G1	G2 (Note 8)	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	H	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

H = High Level, L = Low Level, X = Don't Care

Note 8: G2 = G2A + G2B

LS139

Inputs			Outputs			
Enable	Select					
G	B	A	Y0	Y1	Y2	Y3
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L

H = High Level, L = Low Level, X = Don't Care

Logic Diagrams

LS138



DS006391-3

LS139



DS006391-4

National Semiconductor

May 1999

DAC0808
8-Bit D/A Converter

General Description

The DAC0808 is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with ±5V supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ±1 LSB of 255 $I_{REF}/256$. Relative accuracies of better than ±0.19% assure 8-bit monotonicity and linearity while zero level output current of less than 4 µA provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 is independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features

- Relative accuracy: ±0.19% error maximum
- Full scale current match: ±1 LSB typ
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/µs
- Power supply voltage range: ±4.5V to ±18V
- Low power consumption: 33 mW @ ±5V

Block and Connection Diagrams



DS005687-1

Dual-In-Line Package



DS005687-2

Top View
Order Number DAC0808
See NS Package M16A or N16A

© 1999 National Semiconductor Corporation

Block and Connection Diagrams (Continued)

Small-Outline Package



DS006587-13

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	N PACKAGE (N16A) (Note 1)		SO PACKAGE (M16A)
8-bit	0°C≤T_A≤+75°C	DAC0808LCN	MC1408P8	DAC0808LCM

Note 1: Devices may be ordered by using either order number.

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Power Supply Voltage	
V_{CC}	+18 V_{DC}
V_{EE}	−18 V_{DC}
Digital Input Voltage, V5–V12	−10 V_{DC} to +18 V_{DC}
Applied Output Voltage, V_O	−11 V_{DC} to +18 V_{DC}
Reference Current, I_{14}	5 mA
Reference Amplifier Inputs, V14, V15	V_{CC}, V_{EE}
Power Dissipation (Note 4)	1000 mW
ESD Susceptibility (Note 5)	TBD
Storage Temperature Range	−65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (Plastic)	260°C
Dual-In-Line Package (Ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Ratings

Temperature Range	$T_{MIN} \le T_A \le T_{MAX}$
DAC0808	$0 \le T_A \le +75°C$

Electrical Characteristics

(V_{CC} = 5V, V_{EE} = −15 V_{DC}, V_{REF}/R14 = 2 mA, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E_r	Relative Accuracy (Error Relative to Full Scale I_O)	(*Figure 4*)				%
	DAC0808LC (LM1408-8)				**±0.19**	%
	Settling Time to Within ½ LSB (Includes t_{PLH})	T_A=25°C (Note 7), (*Figure 5*)		150		ns
t_{PLH}, t_{PHL}	Propagation Delay Time	T_A = 25°C, (*Figure 5*)		30	100	ns
TCI_O	Output Full Scale Current Drift			±20		ppm/°C
MSB	Digital Input Logic Levels	(*Figure 3*)				
V_{IH}	High Level, Logic "1"		2			V_{DC}
V_{IL}	Low Level, Logic "0"				0.8	V_{DC}
MSB	Digital Input Current	(*Figure 3*)				
	High Level	V_{IH} = 5V		0	0.040	mA
	Low Level	V_{IL} = 0.8V		−0.003	−0.8	mA
I_{15}	Reference Input Bias Current	(*Figure 3*)		−1	−3	μA
	Output Current Range	(*Figure 3*)				
		V_{EE} = −5V	0	2.0	2.1	mA
		V_{EE} = −15V, T_A = 25°C	0	2.0	4.2	mA
I_O	Output Current	V_{REF} = 2.000V, R14 = 1000Ω, (*Figure 3*)	1.9	1.99	2.1	mA
	Output Current, All Bits Low	(*Figure 3*)		0	4	μA
	Output Voltage Compliance (Note 3)	$E_r \le 0.19\%$, T_A = 25°C				
	V_{EE}=−5V, I_{REF}=1 mA				−0.55, +0.4	V_{DC}
	V_{EE} Below −10V				−5.0, +0.4	V_{DC}
SRI_{REF}	Reference Current Slew Rate	(*Figure 6*)	4	8		mA/μs
	Output Current Power Supply Sensitivity	$-5V \le V_{EE} \le -16.5V$		0.05	2.7	μA/V
	Power Supply Current (All Bits Low)	(*Figure 3*)				
I_{CC}				2.3	22	mA
I_{EE}				−4.3	−13	mA
	Power Supply Voltage Range	T_A = 25°C, (*Figure 3*)				
V_{CC}			4.5	5.0	5.5	V_{DC}
V_{EE}			−4.5	−15	−16.5	V_{DC}
	Power Dissipation					

Electrical Characteristics (Continued)

(V_{CC} = 5V, V_{EE} = −15 V_{DC}, V_{REF}/R14 = 2 mA, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	All Bits Low	V_{CC} = 5V, V_{EE} = −5V		33	170	mW
		V_{CC} = 5V, V_{EE} = −15V		106	305	mW
	All Bits High	V_{CC} = 15V, V_{EE} = −5V		90		mW
		V_{CC} = 15V, V_{EE} = −15V		160		mW

Note 2: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 3: Range control is not required.

Note 4: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX}, θ_{JA}, and the ambient temperature, T_A. The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maixmum Ratings, whichever is lower. For this device, T_{JMAX} = 125°C, and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is 100°C/W. For the dual-in-line N package, this number increases to 175°C/W and for the small outline M package this number is 100°C/W.

Note 5: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Note 6: All current switches are tested to guarantee at least 50% of rated current.

Note 7: All bits switched.

Note 8: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

Typical Application



DS005687-3

$$V_O = 10V\left(\frac{A1}{2} + \frac{A2}{4} + \cdots \frac{A8}{256}\right)$$

DS005687-23

FIGURE 1. +10V Output Digital to Analog Converter (Note 8)

Typical Performance Characteristics V_{CC} = 5V, V_{EE} = −15V, T_A = 25°C, unless otherwise noted

Logic Input Current vs Input Voltage



DS005687-14

Bit Transfer Characteristics



DS005687-15

Logic Threshold Voltage vs Temperature



DS005687-16



FIGURE 2. Equivalent Circuit of the DAC0808 Series (Note 8)

Test Circuits



V_I and I_1 apply to inputs A1–A8

The resistor tied to pin 15 is to temperature compensate the bias current and may not be necessary for all applications.

$$I_O = K\left(\frac{A1}{2} + \frac{A2}{4} + \frac{A3}{8} + \frac{A4}{16} + \frac{A5}{32} + \frac{A6}{64} + \frac{A7}{128} + \frac{A8}{256}\right)$$

where $K \cong \frac{V_{REF}}{R14}$

and A_N = "1" if A_N is at high level

A_N = "0" if A_N is at low level

FIGURE 3. Notation Definitions Test Circuit (Note 8)



FIGURE 4. Relative Accuracy Test Circuit (Note 8)

Test Circuits (Continued)



FIGURE 5. Transient Response and Settling Time (Note 8)



FIGURE 6. Reference Current Slew Rate Measurement (Note 8)



FIGURE 7. Positive V_{REF} (Note 8)

Test Circuits (Continued)



FIGURE 8. Negative V_{REF} (Note 8)



FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 8)

Application Hints

REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14 for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current, I_{14}, must always flow into pin 14, regardless of the set-up method or reference voltage polarity.

Connections for a positive voltage are shown in *Figure 7*. The reference voltage source supplies the full current I_{14}. For bipolar reference signals, as in the multiplying mode, R15 can be tied to a negative voltage corresponding to the minimum input level. It is possible to eliminate R15 with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increases in R14 to maintain proper phase margin; for R14 values of 1, 2.5 and 5 kΩ, minimum capacitor values are 15, 37 and 75 pF. The capacitor may be tied to either V_{EE} or ground, but using V_{EE} increases negative supply rejection.

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in *Figure 8*. A high input impedance is the main advantage of this method. Compensation involves a capacitor

HD74LS373 ●Octal D-type Transparent Latches (with three-state outputs)

The HD74LS373, 8-bit register features totem-pole three-state outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. The high-impedance third state and increased high-logic-level drive provide this register with the capacity of being connected directly to and driving the bus lines in a bus-organized system without need for interface or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.

The eight latches are transparent D-type latches meaning that while the enable (G) is high the Q outputs will follow the data (D) inputs. When the enable is taken low the output will be latched at the level of the data that was setup.

■PIN ARRANGEMENT



(Top View)

■FUNCTION TABLE

Inputs			Output
Output control	Enable G	D	Q
L	H	H	H
L	H	L	L
L	L	×	Q_0
H	×	×	Z

Notes: H = high level, L = low level,
X = irrelevant
Q_0 = level of Q before the indicated steady-state input conditions were established.
Z = off (high-impedance) state of a three-state output

■BLOCK DIAGRAM



■RECOMMENDED OPERATING CONDITIONS

Item		Symbol	min	typ	max	Unit
Supply voltage		V_{CC}	4.75	5.00	5.25	V
Output voltage		V_{OH}	—	—	5.5	V
Output current		I_{OH}	—	—	−2.6	mA
		I_{OL}	—	—	24	mA
Enable pulse width	"H" level	t_w	15	—	—	ns
	"L" level		15	—	—	
Data setup time		t_{su}	5↓	—	—	ns
Data hold time		t_h	25↓	—	—	ns

Note) ↓ : The arrow indicates the falling edge of clock pulse.

■ELECTRICAL CHARACTERISTICS (Ta=−20～+75°C)

Item	Symbol	Test Conditions		min	typ*	max	Unit
Input voltage	V_{IH}			2.0	—	—	V
	V_{IL}	Data inputs		—	—	0.7	V
		G, Output control inputs		—	—	0.8	
Output voltage	V_{OH}	V_{CC}=4.75V, V_{IH}=2V, V_{IL}=$V_{IL\ max}$, I_{OH}=−2.6mA		2.4	—	—	V
	V_{OL}	V_{CC}=4.75V, V_{IH}=2V, V_{IL}=$V_{IL\ max}$	I_{OL}=12mA	—	—	0.4	V
			I_{OL}=24mA	—	—	0.5	
Off-state output current	I_{OZH}	V_{CC}=5.25V, V_{IH}=2V	V_O=2.7V	—	—	20	μA
	I_{OZL}		V_O=0.4V	—	—	−20	
Input current	I_{IH}	V_{CC}=5.25V, V_I=2.7V		—	—	20	μA
	I_{IL}	V_{CC}=5.25V, V_I=0.4V		—	—	−0.4	mA
	I_I	V_{CC}=5.25V, V_I=7V		—	—	0.1	mA
Short-circuit output current	I_{OS}	V_{CC}=5.25V		−30	—	−130	mA
Supply current	I_{CC}	V_{CC}=5.25V, V_I=4.5V (Output control)		—	24	40	mA
Input clamp voltage	V_{IK}	V_{CC}=4.75V, I_{IN}=−18mA		—	—	−1.5	V

* V_{CC}=5V, Ta=25°C

■SWITCHING CHARACTERISTICS (V_{CC}=5V, Ta=25°C)

Item	Symbol	Input	Output	Test Conditions	min	typ	max	Unit
Propagation delay time	t_{PLH}	D	Q	C_L=45pF, R_L=667Ω	—	12	18	ns
	t_{PHL}				—	12	18	
	t_{PLH}	G	Q		—	20	30	
	t_{PHL}				—	18	30	
Output enable time	t_{ZH}	OC	Q		—	15	28	
	t_{ZL}				—	25	36	
Output disable time	t_{HZ}	OC	Q	C_L=5pF, R_L=667Ω	—	12	20	
	t_{LZ}				—	15	25	

■TESTING METHOD

Test Circuit



Notes: 1. C_L includes probe jig capacitance.
2. All diodes are 1S2074 (H).

Waveform-1



Notes: Input pulse; $t_{TLH} \leqq 15$ns, $t_{THL} \leqq 6$ns, $PRR = 1$MHz, duty cycle 50%

Waveform-2



Note: Enable input pulse; $t_{TLH} \leqq 15$ns, $t_{THL} \leqq 6$ns, $PRR = 1$MHz

Data input pulse; $t_{TLH} \leqq 15$ns, $t_{THL} \leqq 6$ns, $PRR = 1$MHz, G input is high.

Waveform-3



Notes:
1. Input pulse; $t_{TLH} \leqq 15$ns, $t_{THL} \leqq 6$ns, $PRR = 1$MHz, duty cycle 50%
2. Waveform A if for an output with internal conditions such that the output is low except when disabled by the output control. Waveform B is for an output with internal conditions such that the output is high except when disabled by the output control.