


รถลาดตระเวน
PATROL CAR



โดย
นายชาติรี พิสุทธิโกเมน
นายไชยยศ เขียวสุวรรณ

เลขหม้อ.....
เลขทะเบียน..... 42276
วัน, เดือน, ปี..... 16 พ.ค. 2545

.b.....
.i.....

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ 1203766

รถลาดตระเวน
PATROL CAR

โดย

นายชาติรี พิสุทธิโกเมน 40010181

นายไชยยศ เจียวสุวรรณ 40010191

อาจารย์ที่ปรึกษา

อาจารย์พลศาสตร์ เลิศประเสริฐ

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ ปีการศึกษา 2543

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง รถสำรวจ

ผู้จัดทำ นายชาติรี พิสุทธิโกเมน 40010181

นายไชยยศ เขียวสุวรรณ 40010191



..... อาจารย์ที่ปรึกษา

(.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รถลาดตระเวน

PATROL CAR

นายชาติ พิสุทธิโกเมน 40010181

นายไชยศ เขียวสุวรรณ 40010191

โครงการได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการตรวจสอบได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการชิ้นนี้สำเร็จลุล่วงไปได้ด้วยดี แม้หนทางที่ผ่านมาจะยากลำบากสักเพียงใดก็ตาม กำลังใจที่ได้ จาก คุณพ่อ คุณแม่ เป็นสิ่งที่ช่วยให้ลูกได้พยายามทำงานจนประสบความสำเร็จได้ กำลังใจจาก อาจารย์พลศาสตร์ ที่ช่วยชี้นำทำให้เกิดความคิดที่จะสร้างผลงานที่ได้เกิดจากความคิด ความพยายามของตัวเอง ช่วยให้เกิดความมุ่งมั่นและ ความคิดที่จะหาหนทางพัฒนาตนเองให้มีความก้าวหน้าต่อไปในอนาคต ข้อบกพร่องและปัญหาต่าง ๆ ที่ เกิดขึ้นมากมาย ได้ช่วยสร้าง ให้เกิดความพยายามที่จะต่อสู้ปัญหาโดยไม่ย่อท้อ และ ขอขอบคุณเพื่อน ๆ , ญาติพี่น้อง , อาจารย์ทุก ๆ ท่านและบุคคลที่ไม่ได้กล่าวถึงอีกมากมาย ที่ทำให้โครงการนี้สำเร็จลุล่วงไปได้ ซึ่งถือได้ว่าเป็นการพัฒนาตนเองขึ้นมาอีกระดับ และจะพัฒนาให้ดีขึ้นอีก ในโอกาสต่อไป

(นาย ชาตรี พิสุทธิโกเมน)

(นาย ไชยศ เขียวสุวรรณ)

ผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รศ.ดร.ดร.ดร.ดร.

นายชาติรี พิสุทธิโกเมน

นายไชยยศ เขียวสุวรรณ

อาจารย์พลศาสตร์ เลิศประเสริฐ อาจารย์ที่ปรึกษา

ภาคเรียนที่ 2 ปีการศึกษา 2543

บทคัดย่อ

โครงการนี้เป็นโครงการที่ทำต่อเนื่องจากตอนที่แล้ว โดยการนำเอาชุดส่งสัญญาณ TDM-PCM (Time Division Multiplex -Pulse Code Modulation) 4 ช่องสัญญาณ มาประยุกต์ใช้ เปลี่ยนจากการใช้สาย โคแอกเชียล ในการสื่อสารเป็นแบบไร้สาย (Wireless) โดยใช้คลื่น RF (Radio Frequency) และนำข้อมูลที่ส่งมานั้นไปควบคุมรถลาดตระเวน ซึ่งขับเคลื่อนด้วย DC Motor 2 ตัว สามารถเคลื่อนที่และเปลี่ยนแปลงความเร็วได้ตามการบังคับของ Joystick และยังมีกล้องที่ติดอยู่กับ DC Motor สามารถหมุนได้ 360 องศา ในแกน azimuth และ 120 องศาในแกน elevation ซึ่งกล้องนั้นจะส่งภาพกลับมายังโทรทัศน์ที่ฝั่งส่ง การออกแบบวงจรที่ใช้ในโครงการนี้ใช้ทั้งวงจร digital และ analog ให้ทำงานร่วมกัน โดยผลที่ได้เป็นที่น่าพอใจ

PATROL CAR

BY CHARTREE PISUTIGOMEN
CHAIYOT KIEWSUWAN
ADVISOR PONSART LERTPRASERT
2ST SEMESTER EDUCATION YEAR 2000

ABSTRACT

The 4 channels transmitter-receiver Time Division Multiplex–Pulse Code Modulation (TDM-PCM) project has been continued from the last education term. The transmitter-receiver connection of the project has been improved to achieve wider communication range, the conventional coaxial cable connection is replaced by wireless communication system, using the Radio Frequency (RF). The data is brought from the receiver to control the reconnaissance car movement, which is driven by 2 DC Motors, and its camera movement, which is driven by 2 Stepping Motors. The car can move relative to the joystick movement such as direction and speed of the car is depended upon the joystick control. The camera can move to desired position over 360-degree-range in both azimuth and elevation angle. This project has successfully been designed with the combination of analog circuit and digital circuit as well as the overall system has been done properly.

สารบัญ

เรื่อง	หน้า
บทที่ 1 บทนำ	1
1.1 วัตถุประสงค์โครงการ	3
1.2 ขอบเขตของโครงการ	3
1.3 ประโยชน์ที่คาดว่าจะได้รับ	3
1.4 ข้อกำหนดของโครงการ	4
1.5 ข้อดีของการสื่อสารระบบ PCM	4
บทที่ 2 ทฤษฎีและหลักการของระบบ PCM	5
2.1 การมอดูเลตรหัสพัลส์	5
2.2 การสุ่มตัวอย่าง (sampling)	8
2.2.1 การสุ่มตัวอย่างแบบธรรมชาติ (Natural Sampling)	
2.2.2 การสุ่มตัวอย่างขณะหนึ่ง (Instantaneous Sampling)	
2.2.3 การพัวพันเกิดจากแถบคลื่นซ้อนกัน (Aliasing Distortion)	
2.2.4 การพัวพันเกิดจากการสอดแทรก (Interpolation Distortion)	
2.3 การจัดระดับ (Quantizing)	12
2.4 คอมแพนดิง (Companding)	13
2.5 การเข้ารหัส (Coding)	18
2.6 การมัลติเพลกซ์และการซิงโครไนซ์ (Multiplex and Synchronizing)	19
2.6.1 บีทซิงโครไนเซชัน (Bit Synchronization)	
2.6.2 เฟรมซิงโครไนเซชัน (Frame Synchronization)	
2.6.3 เฟรมอะไลน์เมนต์ (Frame Alignment)	
2.6.4 การค้นหาเฟรมอะไลน์เมนต์	
2.7 วิธีการซิงโครไนซ์ในระบบดิจิตอลมัลติเพลกซ์	25
2.7.1 การซิงโครไนซ์โครงข่าย (Network Synchronization)	
2.7.2 การซิงโครไนซ์วิธีสตัฟฟลส์	
บทที่ 3 การออกแบบวงจรระบบ PCM TELEMETRY 4-CHANNEL	28
3.1 ภาคส่ง	28
3.2 วงจรสร้างสัญญาณ CLOCK	34
3.3 วงจรภาครับ	35

เรื่อง	หน้า
3.4 การทำงานของวงจร CLOCK RECOVERY	41
บทที่ 4 ทฤษฎีและหลักการของการสื่อสารแบบ FSK	44
4.1 โครงสร้างของระบบ	44
4.2 วงจรส่งคลื่นวิทยุ	47
4.3 วงจรเครื่องรับวิทยุแบบ FSK	49
บทที่ 5 การควบคุมมอเตอร์กระแสตรง (DC Motor Control)	51
5.1 โครงสร้างของมอเตอร์กระแสตรง (DC Motor Structure)	51
5.2 วงจรขับและวงจรป้องกัน (Drive and Protection Circuit)	54
5.3 โครงงานและการออกแบบ	56
5.4 การประมวลสัญญาณ Input เพื่อสร้างสัญญาณควบคุมมอเตอร์	59
5.5 การควบคุมแบบลูปปิด (Close Loop Control)	66
5.6 การควบคุมการเคลื่อนที่ของก๊อง	67
บทที่ 6 การควบคุม Stepping Motor	69
6.1 โครงสร้างของ Stepping Motor	69
6.2 วงจรขับ Stepping motor และการควบคุม	70
6.3 โครงงานและการออกแบบ	72
6.4 การประมวลผลสัญญาณเพื่อสร้างสัญญาณควบคุมมอเตอร์	74
บทที่ 7 แหล่งจ่ายไฟ (Power Supply)	76
7.1 Boost Regulator	76
7.2 Dual Power Supply	77
บทที่ 8 แบบโครงสร้างของตัวลดอัตราเร็ว	78
บทที่ 9 สรุปและวิจารณ์	79
ภาคผนวก	
กิตติกรรมประกาศ	
บรรณานุกรม	

สารบัญรูป

เรื่อง	หน้า
รูปที่ 1.1 แสดงพื้นฐานกระบวนการทำงานของการส่งข้อมูลแบบ PCM	1
รูปที่ 1.2 หลักการเบื้องต้นของระบบ TDM-PCM	2
รูปที่ 2.1 ระบบพีซีเอ็ม	6
รูปที่ 2.2 ขบวนการเปลี่ยนสัญญาณในระบบ PCM	7
รูปที่ 2.3 การสุ่มตัวอย่าง (Sampling)	8
รูปที่ 2.4 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Natural Sampling	9
รูปที่ 2.5 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Flat-Flop Sampling	10
รูปที่ 2.6 การพัวพันที่เกิดจากแถบคลื่นซ้อนกัน	11
รูปที่ 2.7 การพัวพันที่เกิดจากการสอกรแทรก	12
รูปที่ 2.8 การจัดระดับ	14
รูปที่ 2.9 การควอนไทซ์และควอนไทซ์นอยซ์	12
รูปที่ 2.10 คุณลักษณะการจัดระดับด้วยคอมเพรสชันและเอกซ์แพนเดชั่น	15
รูปที่ 2.11 คุณลักษณะของคอมเพรสชันของโคโอด	15
รูปที่ 2.12 แบบอย่างคุณลักษณะของคอมเพรสชัน	16
รูปที่ 2.13 คุณลักษณะของคอมแพนดิงเมื่อ $A = 87.6$	16
รูปที่ 2.14 ความสัมพันธ์ระหว่างระดับอินพุตต่อ S/No เมื่อใช้คอมแพนดิงวิธีต่างๆ	17
รูปที่ 2.15 การแบ่งย่าน Amplitude ออกเป็นระดับต่างๆ (Quantizing)	18
รูปที่ 2.16 การเข้ารหัส (Coding)	18
รูปที่ 2.17 หลักการเบื้องต้น TDM-PCM	18
รูปที่ 2.18 สวิตช์หมุนจะหมุนไปพร้อมกันเพื่อต่อสายให้กับช่องสัญญาณด้านส่งและด้านรับตรงช่องกัน	20
รูปที่ 2.19 บิทซิงโครไนเซชัน	21
รูปที่ 2.20 เฟรมซิงโครไนเซชันกระทำโดยใส่เฟรมอะไลน์เมนท์พัลส์เพื่อกำหนดตำแหน่งเริ่มต้นของเฟรม	21
รูปที่ 2.21 เฟรมอะไลน์เมนท์ของระบบ PCM-30	23
รูปที่ 2.22 กระบวนการค้นหาเฟรมอะไลน์เมนท์	24
รูปที่ 2.23 ชนิดของการซิงโครไนซ์เครือข่าย	25
รูปที่ 2.24 การซิงโครไนซ์วิธีสตีฟพัลส์	27

เรื่อง	หน้า
รูปที่ 3.1 แสดงการ Interface ของ Joy Stick	28
รูปที่ 3.2 แสดงตำแหน่งสัญญาณ A-K	29
รูปที่ 3.3 กราฟแสดงค่า Logic 1	30
รูปที่ 3.4 แสดง Block Diagram ของ ADC 0809	31
รูปที่ 3.5 แสดงตำแหน่งของสัญญาณ H-O , A ₁ และ A ₂	32
รูปที่ 3.6 แสดง timing Diagram ของ 74LS165	33
รูปที่ 3.7 กราฟแสดงค่า Logic 2	33
รูปที่ 3.8 แสดงวงจรสร้าง Clock	34
รูปที่ 3.9 แสดง 74LS164 และ AND GATE	35
รูปที่ 3.10 Timing diagram ของ 74LS164	35
รูปที่ 3.11 กราฟแสดงค่า Logic 3	37
รูปที่ 3.12 แสดงตำแหน่งของสัญญาณ i-k	38
รูปที่ 3.13 กราฟแสดงค่า Logic 4	39
รูปที่ 3.14 วงจรแสดงค่า Digital ด้วย LED	40
รูปที่ 3.15 แสดง Block Diagram ของ PLL	41
รูปที่ 3.16 แสดง IC 74LS221	41
รูปที่ 3.17 แสดงวงจร Clock Recovery	43
รูปที่ 4.1 Block Diagram ของภาคส่ง	44
รูปที่ 4.2 Block Diagram ของภาครับ	45
รูปที่ 4.3 แสดงสัญญาณที่ภาคมอดูเลท	45
รูปที่ 4.4 แสดงสัญญาณที่ภาคดีมอดูเลท	46
รูปที่ 4.5 แสดงโครงสร้างการสื่อสารข้อมูล	46
รูปที่ 4.6 แสดงวงจรส่งคลื่นวิทยุ FM ความถี่ 50 MHz (MC2833)	48
รูปที่ 4.7 แสดงวงจรภาครับวิทยุแบบ FSK (MC 3362)	50
รูปที่ 5.1 โครงสร้างพื้นฐานของมอเตอร์กระแสตรง	51
รูปที่ 5.2 กราฟความสัมพันธ์ระหว่าง ω_m , V _t , I _a และ T	52
รูปที่ 5.3 กำลังงานที่สูญเสียในมอเตอร์กระแสตรง	53
รูปที่ 5.4 การควบคุมความเร็วของมอเตอร์ โดยการใช้แหล่งจ่ายแรงดันปรับค่าได้	

เรื่อง	หน้า
รูปที่ 5.5 วงจร DC-to-DC Converter (5.5(a))และวงจร DC-to-AC Converter (5.5(b))	54
รูปที่ 5.6 วงจรป้องกันขณะ turn on (5.6(a)) , ขณะ turn off (5.6(b)) , วงจรที่ปรับปรุงให้มีการป้องกันทั้ง turn on และ turn off (5.6(c)) และ วงจรป้องกันของวงจรแบบ bridge (5.6(d))	55
รูปที่ 5.7 วงจรสร้างสัญญาณ Pulse Width Modulation	56
รูปที่ 5.8 วงจรสร้างสัญญาณรูปสามเหลี่ยม	57
รูปที่ 5.9 วงจรขับมอเตอร์กระแสตรงแบบ Full bridge inverter	58
รูปที่ 5.10 วงจรควบคุมการทำงานของมอเตอร์	59
รูปที่ 5.11 Block diagram วงจรประมวลผลสัญญาณ	59
รูปที่ 5.12 การแบ่งช่วงสัญญาณ input เพื่อเลือกนำไปใช้งาน	60
รูปที่ 5.13 การใช้วงจร comparator เปรียบเทียบแรงดัน input กับแรงดันอ้างอิง	61
รูปที่ 5.14 การดูความแตกต่างของ input กับแรงดันอ้างอิง โดยการใช้ differential amplifier	61
รูปที่ 5.15 วงจร precision rectifier	62
รูปที่ 5.16 วงจร inverting summing amplifier	63
รูปที่ 5.17 การสร้างสัญญาณให้มอเตอร์หมุนกลับทางขณะเลี้ยว	64
รูปที่ 5.18 การควบคุมมอเตอร์แบบลูปปิด	66
รูปที่ 5.19 แสดงรูปวงจรที่ได้จาก K – MAP	68
รูปที่ 6.1 โครงสร้างของ Stepping Motor	69
รูปที่ 6.2 ขดลวดภายในตัวมอเตอร์ (6.2(a)) และการเชื่อมต่อกับวงจรขับ (6.2(b))	70
รูปที่ 6.3 การขับ Stepping Motor ด้วยลำดับ input ต่าง ๆ	71
รูปที่ 6.4 วงจร Sequential Circuit	73
รูปที่ 6.5 State Diagram ของวงจร Sequential Circuit รูปที่ 4.4	73
รูปที่ 6.6 วงจรที่ใช้ควบคุม Stepping Motor	74
รูปที่ 7.1 วงจร Boost Regulator โดยใช้ IC Pulse Width Modulation เบอร์ TL 494	76
รูปที่ 7.2 หลักการทำงานของวงจร Dual Supply โดยผ่านขดลวดเหนี่ยวนำในลักษณะต่างๆ (7.2 (a) Flyback Converter , 7.2 (b) Push-Pull converter	78
รูปที่ 7.3 วงจรแหล่งจ่ายไฟแบบสวิตซ์ซึ่งที่ใช้ในโครงการงาน	78

เรื่อง	สารบัญตาราง	หน้า
ตารางที่ 5.1	การทำงานของมอเตอร์ขณะเลี้ยง	65
ตารางที่ 5.2	ตาราง truth table และ ตาราง K – MAP	67



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 1

บทนำ

ในระบบการสื่อสารโทรคมนาคมโดยเฉพาะอย่างยิ่งสำหรับการสื่อสารข้อมูล การเลือกรูปแบบการส่งที่สามารถรองรับปริมาณข้อมูลจำนวนมาก จากหลายแหล่งข้อมูลนับเป็นการประหยัดในแง่การลงทุนอย่างยิ่ง ในปัจจุบันวิธีการส่งข้อมูลแบบดิจิทัลมัลติเพลกซิ่ง นับเป็นวิธีที่ได้รับการนิยมน้อยมากทั่วโลก


พีซีเอ็ม (PCM) เป็นชื่อย่อของ Pulse Code Modulation คิดค้นโดย Sir Alec Reeves ในปี 1939 ซึ่งเป็นการส่งสัญญาณอนาลอก โดยเปลี่ยนให้อยู่ในรูปของข้อมูลดิจิทัล ที่ถูกเข้ารหัสอยู่ผ่านเครือข่ายสื่อสารระบบดิจิทัล ข้อดีของการส่งข้อมูลในรูปดิจิทัล คือการป้องกันการรบกวนจากสภาพแวดล้อม ทั้งนี้เนื่องจากสัญญาณดิจิทัลเป็นสัญญาณที่มีระดับขอแรงดันเพียง 2 สถานะคือ สูง (High) และต่ำ (Low) เท่านั้น และยังสามารถลดปัญหาการผิดเพี้ยนของรูปร่างของสัญญาณที่เกิดขึ้นระหว่างการส่งได้ ทั้งที่เกิดจากการลดทอนสัญญาณตามระยะทางที่เกิดจากสัญญาณรบกวน ซึ่งจะถูกรักษาเมื่อถึงเครื่องรับปลายทาง โดยใช้ในการเปรียบเทียบค่าระดับแรงดันของสัญญาณที่มาถึงปลายทางกับระดับแรงดันเทรชโฮลด์ (Threshold Voltage) หากแรงดันที่ได้รับมามีค่าสูงกว่าแรงดันเทรชโฮลด์เครื่องรับจะกำหนดให้เป็นลอจิกสูง และแนวทางตรงกันข้ามเครื่องรับก็จะกำหนดให้สัญญาณที่ได้รับเป็นลอจิกต่ำ หากมีระดับสัญญาณต่ำกว่าเทรชโฮลด์

การเปลี่ยนสัญญาณอนาลอกให้เป็นข้อมูลพีซีเอ็มประกอบไปด้วย 3 กระบวนการหลักๆ คือ การสุ่มตัวอย่าง (Sampling) การเทียบระดับแรงดัน (Quantization) และการเข้ารหัสข้อมูล (Encoding) หลังจากนั้นจึงทำการส่งข้อมูลผ่านเครือข่าย และเมื่อข้อมูลดังกล่าวไปถึงปลายทางก็จะผ่านกระบวนการย้อนกลับ (decoding) การเปรียบเทียบระดับแรงดันย้อนกลับ และการแทนค่าสัญญาณกลับคืน (Recovering) ซึ่งกระบวนการทั้งหมดแสดงดังรูป 1.1



รูปที่ 1.1 แสดงพื้นฐานกระบวนการทำงานของการส่งข้อมูลแบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 หลักการเบื้องต้นของระบบ TDM-PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรวมสัญญาณชนิดเดียวกันจำนวนหลายๆ วงจร หรือหลายๆ ช่องให้สามารถส่งผ่านตัวกลางได้พร้อมกันโดยปราศจากการรบกวนซึ่งกันและกันนั้น เราเรียกว่า การมัลติเพล็กซ์ (Multiplex Technique) วิธีการมัลติเพล็กซ์ซึ่งนิยมใช้กันมากที่สุดคือ การมัลติเพล็กซ์แบบแบ่งความถี่ (Frequency Division Multiplex) กล่าวคือการรวมสัญญาณชนิดเดียวกันหลายๆ สัญญาณด้วยวิธีแบ่งความถี่กัน แต่หลักการของพัลส์โค้ดมอดูเลชัน (Pulse Code Modulation) นั้น จะใช้กรรมวิธีของการมัลติเพล็กซ์แบบแบ่งเวลา (Time Division Multiplex) กล่าวคือเราจะทำการแบ่งเวลาออกเป็นช่องเวลา (Time Slot) และกำหนดช่องเวลาหนึ่งๆ สำหรับสัญญาณแต่ละวงจรที่ต้องการรวมกัน การรวมสัญญาณชนิดเดียวกันหลายๆ หรือหลายๆ ช่องด้วยวิธีแบ่งเวลากัน และจัดการส่งด้วยวิธีการส่งของ Pulse Code Modulation (PCM) เราเรียกระบบ Time Division Multiplex-Pulse Code Modulation (TDM-PCM) หลักการเบื้องต้นของระบบ PCM-TDM แสดงดังรูปที่ 1.2

1.1 วัตถุประสงค์โครงการ

1. เพื่อศึกษาถึงขั้นตอนการสื่อสารแบบดิจิทัล (Digital Communication) ในระบบพัลส์โค้ดมอดูเลชัน (PCM)
2. เพื่อเป็นแนวทางในการออกแบบและสร้างการสื่อสารแบบหลายช่องโดยใช้การมัลติเพล็กซ์แบบแบ่งเวลา (Time Division Multiplex)
3. เพื่อศึกษาถึงวิธีการทางด้านส่งและด้านรับของการสื่อสารร่วมกันระหว่างระบบพัลส์โค้ดมอดูเลชันและการมัลติเพล็กซ์แบบแบ่งเวลา (Time Division Multiplex)
4. สามารถนำสัญญาณ Digital ไปควบคุมความเร็วของ DC Motor โดยใช้ Pulse width

1.2 ขอบเขตของโครงการ

1. ทางด้านเครื่องส่ง สามารถที่จะมัลติเพล็กซ์สัญญาณอานาลอกได้ 4 ช่อง โดยใช้การมัลติเพล็กซ์แบบแบ่งเวลาและเปลี่ยนสัญญาณอานาลอกให้เป็นสัญญาณดิจิทัลโดยใช้ระบบพัลส์โค้ดมอดูเลชันทำการส่งแบบ 11 บิต โดย บิตแรกจะเป็นบิต Sync , 2 บิตถัดมาเป็นตัวบอกว่าเป็นข้อมูลจาก Channel ไหน ส่วน 8 บิตสุดท้ายเป็นข้อมูล
2. ทางด้านรับ จะทำวงจรดีมอดูเลเตอร์เพื่อทำหน้าที่แปลงข้อมูลที่ส่งมาแบบดิจิทัลให้เป็นสัญญาณอานาลอก
3. สามารถทำการสื่อสารแบบไร้สายได้
4. รถลาดตระเวนสามารถขับเคลื่อนและเปลี่ยนแปลงความเร็วได้ตามการบังคับจาก Joy Stick

1.3 ประโยชน์ที่คาดว่าจะได้รับ

1. สามารถนำไปใช้ในการศึกษาการสื่อสารแบบดิจิทัล (Digital Communication)
2. เป็นพื้นฐานของเครื่องส่ง - เครื่องรับแบบ TDM-PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. เป็นต้นแบบเพื่อการขยายไปสู่ระบบ TDM-PCM แบบหลายช่อง (Multi-Channel)
4. สามารถนำไปประยุกต์ใช้ในการสื่อสารระยะไกลได้
5. สามารถใช้รตลาดตระเวนได้ในระยะที่กำหนด

1.4 ข้อกำหนดของโครงการ

1. ใช้อุปกรณ์ที่หาซื้อได้ง่ายและมีอยู่ภายในห้องโปรเจก
2. ใช้ Logic Gate เพื่อความเข้าใจ แทนการใช้ Microprocessor
3. มีความละเอียดและแม่นยำพอควร
4. แสดงผลของข้อมูลให้เห็นได้ง่าย

1.5 ข้อดีของการสื่อสารระบบ PCM

1. ในการสื่อสารระยะไกลๆ สัญญาณ PCM สามารถที่จะถูกทวนให้สมบูรณ์ได้ในระหว่างทางโดยใช้ตัวทวนสัญญาณ (Repeater) เพราะสิ่งที่ถูกส่ง (Information) จะอยู่ในรูปของรหัส (code) สัญญาณรบกวนในการส่ง (transmission) จะไม่มีผลและไม่มีการสะสมมากขึ้นเพราะถูกกำจัดออกไปโดยตัวทวนสัญญาณ (Repeater) ที่อยู่ถัดกันไประหว่างทาง
2. วงจรมอดูเลชัน (modulation and Demodulation Circuit) ล้วนแต่เป็นดิจิทัล ดังนั้นจึงมีความเชื่อถือได้ (Reliability) และเสถียรภาพสูงและยังสามารถออกแบบโดยใช้ไอซี (Integrated Circuit) ได้โดยง่าย
3. ที่เอาต์พุตจะมีค่า S/N (Signal to Noise Ratio) ดีกว่าการใช้อนาลอกมอดูเลชัน
4. สัญญาณสามารถจะถูกเก็บไว้ได้อย่างมีประสิทธิภาพ เช่น ใน Computer
5. การใช้รหัสที่มีประสิทธิภาพสามารถลดความพุ่มเฟือยของข่าวสารได้
6. สามารถที่จะส่งโดยใช้เส้นใยนำแสงหรือส่งในท่อ Waveguide ก็ได้
7. สะดวกในการใช้อิเล็กทรอนิกส์สวิทชิง (Electronic Switching) สำหรับสัญญาณดิจิทัล (Digital Signal) เพื่อเลือกกลุ่มสัญญาณ (Group of Digital) ลักษณะนี้เรียกว่า "Packet Switching"


บทที่ 2

ทฤษฎีและหลักการของระบบ PCM


2.1 การมอดูเลตรหัสพัลส์

การมอดูเลตรหัสพัลส์ (Pulse Code Modulation) นิยมเรียกย่อว่า พีซีเอ็ม (PCM) เป็นการมอดูเลตที่ให้สัญญาณพัลส์ออกมาเป็นสัญญาณดิจิทัลโดยสมบูรณ์ จึงได้รับความนิยมใช้กันมากในปัจจุบันระบบดิจิทัลมีความน่าใช้กว่าระบบแอนะล็อกก็เพราะว่าสัญญาณดิจิทัลมีภูมิคุ้มกันทานต่อสัญญาณรบกวนและความผิดเพี้ยนที่ดีกว่า ข้อได้เปรียบที่สุดของระบบดิจิทัล ก็คือสามารถที่จะใช้ เครื่องทวนสัญญาณแบบสร้างพัลส์ใหม่ (Regenerative Repeater) ได้ จึงทำให้ไม่เกิดการสะสมความผิดเพี้ยนขึ้นในระบบสื่อสารนั้น ทำให้สามารถส่งข้อมูลได้ตลอดระยะทางไกลด้วยความถูกต้องสูง ซึ่งในระบบแอนะล็อกไม่มีวิธีที่จะหลีกเลี่ยงการสะสมของสัญญาณรบกวนและความผิดเพี้ยนที่เกิดขึ้นได้เลย ทำให้เกิดการสะสมความผิดเพี้ยนของสัญญาณมากขึ้นในการสื่อสารระยะทางไกล จึงทำให้คุณภาพของสัญญาณเลวลง

ในระบบพีซีเอ็มจะทำการแปลงสัญญาณแอนะล็อกสู่สัญญาณดิจิทัลโดยกระบวนการสำคัญ 3 ประการ คือการสุ่มตัวอย่าง (Sampling) การเทียบระดับแรงดัน (Quantization) และการเข้ารหัสข้อมูล (Encoding) ในลำดับแรกสัญญาณแอนะล็อก จะถูกสุ่มตัวอย่างตามทฤษฎีการสุ่มตัวอย่างที่ช่วงเวลาสุ่มเท่า ๆ กัน และจะนำค่าตัวอย่างนั้น ไปประมาณเข้ากับระดับสัญญาณที่ใกล้เคียงที่สุดในระดับที่จัดเตรียมไว้แล้ว n ระดับที่อยู่ห่างกันแบบดิสครีต (สัญญาณที่สุ่มตัวอย่างออกมานั้นเกิดที่เวลาห่างกันเป็นห้วงๆ ไม่ติดต่อกันเรียกว่าสัญญาณดิสครีต) ที่เรียกกันว่าการเทียบระดับแรงดัน (Quantization Level) กระบวนการประมาณค่าจัดแบ่งระดับสัญญาณเช่นนี้เรียกว่า การควอนไทซ์ (Quantize) สัญญาณจากนั้นก็จะเป็นการเข้ารหัสให้กับสัญญาณที่ได้รับการควอนไทซ์มาแล้วให้เป็นรหัสดิจิทัล ซึ่งโดยทั่วไปแล้วจะเป็นรหัสไบนารี และรหัสดิจิทัลนี้ ก็จะถูกแทนด้วยพัลส์ที่มีรูปแบบแน่นอน เพื่อใช้ส่งผ่านช่องสื่อสารต่อไป ระบบพีซีเอ็ม โดยสังเขปมีดังแสดงในรูป 2.1 ซึ่งมีขั้นตอนที่สรุป อธิบายได้เป็นข้อๆ ดังต่อไปนี้



(ก) ระบบส่งสัญญาณพีซีเอ็ม




(ข) ระบบรับสัญญาณพีซีเอ็ม

รูปที่ 2.1 ระบบพีซีเอ็ม

- 1) สัญญาณแอนะล็อกอินพุต $m(t)$ จะถูกกรองด้วยวงจรรองความถี่ต่ำ เพื่อขจัดองค์ประกอบของสัญญาณที่มีความสูงกว่า f_m เฮิรตซ์ ที่เกินความจำเป็นในการสื่อสารออกเพื่อป้องกันการเกิดเอเลียซิง (Aliasing) อันอาจจะมีเกิดขึ้นได้ในกระบวนการสุ่มตัวอย่างสัญญาณ
- 2) สัญญาณที่มีย่านความถี่จำกัดที่ได้จากขั้นตอน (1) จะถูกสุ่มตัวอย่างด้วยอัตราความถี่ f_s โดยเงื่อนไข $f_s \geq 2f_m$
- 3) ค่าตัวอย่างสัญญาณ $m(iT_s)$, ($i = 0, +1, +2, \dots$) จะถูกรักษาในระดับในวงจรสุ่มตัวอย่าง และคงค่าระดับสัญญาณในระหว่างช่วงสัญญาณ $T_s = 1/f_s$
- 4) ในช่วงเวลา T_s ที่วงจรสุ่มตัวอย่างและคงค่าระดับสัญญาณ ทำการรักษาค่าระดับของค่าสัญญาณตัวอย่างอยู่นี้ วงจรทำควอนไทซ์ ซึ่งเรียกว่าควอนไทเซอร์ (Quantizer) นั่นก็จะทำการแปลงค่าระดับของค่าตัวอย่างสัญญาณ ซึ่งเป็นค่าเชิงแอนะล็อกให้เป็นค่าระดับเชิงดิจิตัล ในกระบวนการนี้อาจเกิดความแตกต่างของค่าเชิงแอนะล็อกและเชิงดิจิตัลบ้าง ค่าความคลาดเคลื่อนนี้จะมีค่าลดลงหากระดับดิจิตัลของควอนไทซ์มีจำนวนเพิ่มขึ้น สัญญาณที่มีค่าเฉพาะเท่ากับระดับเชิงดิจิตัลหรือระดับการควอนไทซ์นี้ เรียกว่า สัญญาณดิจิตอล
- 5) วงจรเข้ารหัสจะเปลี่ยนค่าแอมพลิจูดของสัญญาณจากควอนไทซ์ให้เป็นกลุ่มของรหัสพัลส์ ขึ้นอยู่กับผู้ออกแบบที่ต้องการว่าจะส่งสัญญาณผ่านช่องสัญญาณแบบใด
- 6) วงจรถอดรหัส จะทำการเปลี่ยนรหัสพัลส์กลับเป็นระดับความแรงสัญญาณ ที่ได้ถูกควอนไทซ์ และจะส่งผ่านไปยังวงจรรองความถี่ต่ำผ่าน
- 7) วงจรรองความถี่ต่ำผ่าน จะขจัดองค์ประกอบความถี่สูงของสัญญาณที่ได้จากวงจรถอดรหัสออก ทำให้ได้ค่าสัญญาณเอาท์พุต $\hat{m}(t)$ ซึ่งเป็นค่าประมาณของสัญญาณ $m(t)$ เดิมออกมา ดังนั้นภาพรวมของระบบการมอดูเลตรหัสพัลส์ (PCM) ทั้งทางด้านส่งและทางด้านรับได้แสดงไว้ในรูปที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 ขบวนการเปลี่ยนสัญญาณในระบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 การสุ่มตัวอย่าง (Sampling)

การสุ่มตัวอย่าง (Sampling) หมายถึงการเลือกค่าแอมพลิจูด ที่จุดใดๆ ของสัญญาณ แอนาล็อกที่มีช่วงเวลาที่เท่ากัน ตัวอย่างที่สุ่มมาได้ก็คือ ขบวนพัลส์ (Pulse Train) หรือเรียกว่า PAM Sampling จำนวนการสุ่มตัวอย่างต่อวินาทีคือ อัตราการสุ่มตัวอย่าง (Sampling Rate) จากทฤษฎีการสุ่มตัวอย่าง ที่กล่าวไว้ว่า "ถ้าได้ทำการสุ่มตัวอย่าง (Sampling) สัญญาณแอนาล็อกด้วยช่วงเวลาที่สม่ำเสมอในอัตราอย่างน้อยเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้นๆแล้ว ตัวอย่างที่สุ่มมาได้ จะบรรจุข่าวสารของสัญญาณเดิมครบถ้วน" ในระบบพีซีเอ็ม สัญญาณโทรศัพท์ที่ใช้ความถี่ในช่วงระหว่าง 300 ถึง 3400 Hz จะถูกสุ่มตัวอย่างด้วยอัตราการสุ่มตัวอย่าง 8000 ครั้งต่อวินาที หรือถูกสุ่มตัวอย่างทุกๆ 125 ไมโครวินาที ซึ่งเรียกว่าระยะห่างระหว่างการสุ่มตัวอย่าง (Sampling Interval) ดังแสดงตามรูปที่ 2.3




รูปที่ 2.3 การสุ่มตัวอย่าง (Sampling)

การสุ่มตัวอย่างเพื่อให้ได้สัญญาณ PAM มานั้น สามารถทำได้โดยกระบวนการมอดูเลต สัญญาณแอนาล็อกกับดิจิทัลพัลส์ สัญญาณ PAM ที่ได้จะมีลักษณะคล้ายกับรูปสัญญาณแอนาล็อก ซึ่งเราจะมีกรรมวิธีในการสุ่มตัวอย่างอยู่ 2 แบบคือ

2.2.1 การสุ่มตัวอย่างแบบธรรมชาติ (Natural Sampling)

สัญญาณ PAM ที่ได้จากการสุ่มตัวอย่างแบบนี้ จะง่ายต่อการสร้างเพียงแค่อุปกรณ์อิเล็กทรอนิกส์เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอนะล็อกก็สามารถทำได้ ลักษณะของสัญญาณจะเห็นได้ดังรูปที่ 2.4 ซึ่งจะเห็นว่าสัญญาณ PAM ที่ได้มียอดของพัลส์เปลี่ยนไปตามสัญญาณแอนะล็อก




รูปที่ 2.4 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Natural Sampling


2.2.2 การสุ่มตัวอย่างขณะหนึ่ง (Instantaneous Sampling)

สัญญาณที่ได้จากการสุ่มตัวอย่างนี้ เรียกว่า Flat-Top PAM ซึ่งสัญญาณแอนะล็อกถูกแปลงโดยการใช่ Flat-Top Sampling ดังแสดงในรูป 2.5 ซึ่งจะเห็นว่าสัญญาณ PAM ที่ได้จะมียอดของพัลส์ที่เรียบตลอดทุกๆ พัลส์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) สัญญาณแอนะล็อก



(ข) สัญญาณสุ่มตัวอย่าง



(ค) สัญญาณที่ผ่านการสุ่มตัวอย่างแล้ว

รูปที่ 2.5 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Flat- Top Sampling

การสุ่มตัวอย่างนี้ จะแปลงสัญญาณแอนะล็อกให้เป็นขบวนพัลส์ซึ่งเรียกว่า PAM และจะมีผลดีได้จะต้องมีเงื่อนไขดังต่อไปนี้

- 1) สัญญาณอินพุตต้องไม่มีองค์ประกอบเกินความถี่สูงสุด f_m
- 2) ขบวนพัลส์ที่ใช้สำหรับสุ่มตัวอย่างจะต้องเป็นพัลส์ซึ่งมีความกว้าง 0 และแอมพลิจูดเป็นอนันต์
- 3) ทางด้านรับต้องใช้วงจรกรองความถี่ต่ำตามอุดมคติ (Ideal Low Pass Filter) ซึ่งยอมให้ความถี่ต่ำกว่า f_m ผ่านได้ทั้งหมด


แต่อย่างไรก็ตาม ในทางปฏิบัตินั้น จะไม่สามารถทำให้เป็นไปตามเงื่อนไขดังกล่าวข้างต้น

ได้อย่างสมบูรณ์ เมื่อเป็นเช่นนี้ จะเกิดความพัวเพี้ยน (Distortion) ต่างๆ ขึ้นคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3 การพัวพันที่เกิดจากแถบคลื่นซ้อนกัน (Aliasing Distortion)


ถ้าความถี่สูงสุดของสัญญาณอินพุต f_m และความถี่ที่ใช้สุ่มตัวอย่างเป็น f_s เมื่อ $f_s > 2f_m$ วงจรกรองความถี่ต่ำทางด้านจะขจัดองค์ประกอบความถี่ที่มากกว่า f_m ออกทำให้ง่ายต่อการทำสัญญาณเดิมให้กลับมาได้ ตามรูปที่ 2.6 (ก) แต่ถ้าสัญญาณอินพุตมีองค์ประกอบความถี่สูงกว่า $f_s/2$ รวมอยู่ด้วยขบวนการพัลส์ PAM ที่ได้รับจะมีสเปกตรัมเกิดขึ้นดังแสดงในรูปที่ 2.6 (ข) จะเห็นได้ว่ามีความถี่สเปกตรัมซ้อนกันระหว่างสัญญาณเดิมกับ LSB จึงเกิดการล่าบาทที่จะทำให้สัญญาณเดิมกลับคืนมาได้อย่างสมบูรณ์ แม้ว่าวงจรกรองความถี่จะกรองความถี่ที่สูงกว่า f_m ออกแล้วก็ตามก็ยังคงเหลือรอยสลับปนอยู่กับสัญญาณที่ได้คิมออกแล้ว ปรากฏการณ์เช่นนี้เรียกว่า Aliasing Distortion



รูปที่ 2.6 การพัวพันเกิดจากแถบคลื่นซ้อนกัน

2.2.4 การพร้าเพี้ยนเกิดจากการสอดแทรก (Interpolation Distortion)


การคิมอดูเลตพัลส์ PAM ทางด้านรับนั้นจะได้ LPF ตามอุดมคติ ดังที่ได้กล่าวมาแล้วข้างต้นว่า ในทางปฏิบัติไม่สามารถสร้างวงจรแบบนี้ได้ จึงเพียงแค่สร้างให้มีคุณลักษณะใกล้เคียงกันเท่านั้น ดังนั้นจึงไม่สามารถจะกำจัดความถี่ที่สูงกว่า f_m และฮาร์โมนิกต่างๆ ออกไปได้ตามที่แสดงไว้ในรูป 2.7 สิ่งดังกล่าวเหล่านี้สอดแทรกเข้าไปปนกับสัญญาณที่ได้จากการคิมอดูเลตจึงเป็นผลทำให้เกิดการพร้าเพี้ยนซึ่งเรียกว่า Interpolating Distortion



รูปที่ 2.7 การพร้าเพี้ยนเกิดจากการสอดแทรก

2.3 การจัดระดับ (Quantizing)

ขบวนการพัลส์ PAM ที่ผ่านการสุ่มตัวอย่างมาแล้ว ยังถือว่าเป็นแอนะล็อก คือมัน จะมีแอมพลิจูดที่เปลี่ยนแปลงอย่างต่อเนื่องไปกับเวลาเป็นช่วงๆ การจัดกระบวนการที่เปลี่ยนแอมพลิจูดของ PAM เหล่านั้นให้เป็นค่าตัวเลขแบบดิคริตตามที่แสดงไว้ในรูปที่ 2.8



รูปที่ 2.8 การจัดระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 2.8 แอมพลิจูดของตัวอย่างทุกตัวอย่างของ PAM จะถูกจัดให้เป็นระดับซึ่งเรียกว่า ระดับควอนไทซ์ (Quantizing Level) โดยมีระยะห่างระหว่างระดับข้างเคียงเรียกว่า ควอนไทซ์ อินเทอร์วัล (Quantizing Interval) หรือควอนไทซ์สเต็ปนั่นเอง กรณีนี้นี้เรียกว่าจัดระดับแบบ ยูนิฟอร์มหรือแบบลิเนียร์ (Uniform Quantizing) ขนาดของตัวอย่างทุกตัว จะแสดงด้วยค่าระดับควอนไทซ์ที่ใกล้เคียงที่สุด เช่น ขนาดของตัวอย่างที่ $t = t_1$ คือ 2.8 จะจัดให้เป็นระดับ 3 หรือค่าตัวอย่างที่ $t = t_2$ มีขนาด 6.2 จะจัดเป็น 6 เป็นต้น จะเห็นได้ว่าสัญญาณ PAM ที่ถูกจัดระดับแล้วนี้เป็นเพียงค่าโดยประมาณของสัญญาณแอนะล็อกเท่านั้น ดังนั้นส่วนเกินและส่วนขาดจากการจัดระดับจึงเป็นค่าผิดพลาดระหว่างสัญญาณเดิมและค่าที่ได้จัดระดับ ซึ่งค่าผิดพลาดนี้เรียกว่าควอนไทซ์นอยส์ (Quantizing noise) หรือความพัวเพี้ยนจากการควอนไทซ์ (Quantizing Distortion)

อนึ่ง จากหลักการที่กล่าวมานี้ ทางปฏิบัติไม่สามารถหลีกเลี่ยงควอนไทซ์นอยส์ได้ แต่เพื่อรักษาคุณภาพของเสียงในการสนทนาให้ดี จึงจำเป็นต้องทำให้ นอยส์นี้ลดลง ในเบื้องต้นคือการลดควอนไทซ์อินเทอร์วัลให้แคบลงอย่างพอเพียงก็สาารถจะลดควอนไทซ์นอยส์ได้ในระดับหนึ่ง อย่างเช่นถ้าลดอินเทอร์วัลลงครึ่งหนึ่ง ปริมาณของควอนไทซ์นอยซ์จะลดลงเป็น 1/4 และการลดอินเทอร์วัลให้เหลือครึ่งหนึ่งนั้นจะสอดคล้องกับการเพิ่มจำนวนบิตอีก 1 บิต นั่นคือพาวเวอร์ของควอนไทซ์นอยซ์จะลดลง 6 dB ทุกๆ การเพิ่ม 1 บิต

2.4 คอมแพนดิง (Companding)

ตามที่ได้กล่าวมาแล้วว่าเราไม่สามารถหลีกเลี่ยงควอนไทซ์นอยซ์ที่เกิดขึ้นได้ แต่จะต้องทำให้ลดลง โดยการลดควอนไทซ์อินเทอร์วัล หรือการเพิ่มจำนวนระดับนั่นเอง แต่เมื่อเพิ่มจำนวนระดับขึ้นแล้ว จำนวนบิตที่ใช้จะเพิ่มขึ้น จึงจำเป็นต้องใช้ความเร็วในการส่งสัญญาณดิจิทัลให้สูงขึ้น ตามปกติควอนไทซ์นอยซ์จะเกิดขึ้นอย่างสม่ำเสมอในทุกอินเทอร์วัล โดยไม่เกี่ยวข้องกับแอมพลิจูดของสัญญาณเดิมหรืออีกนัยหนึ่งคือ พาวเวอร์ของควอนไทซ์นอยซ์เกือบจะคงที่โดยไม่ขึ้นอยู่กับสัญญาณ และในการวัดคุณภาพของการเข้ารหัสของสัญญาณเสียงจะใช้อัตราส่วนของสัญญาณ S ต่อควอนไทซ์นอยซ์ N_0 เมื่อเป็นเช่นนี้จะเข้าใจว่าในกรณีที่สัญญาณมีระดับสูง S/N_0 จะดีกว่ากรณีของสัญญาณที่มีระดับต่ำ ดังนั้นจึงจำเป็นต้องพิจารณาควอนไทซ์นอยซ์ในบริเวณที่สัญญาณมีระดับต่ำ อย่างเช่นตามรูปที่ 2.9 กรณีที่เป็นการจัดระดับแบบฟอร์มจะเห็นได้ว่า เมื่อสัญญาณมีพาวเวอร์ต่ำ นอยซ์จะมีระดับสูงเมื่อเทียบกับระดับของสัญญาณจึงทำให้ S/N_0 ลดลงด้วยเหตุนี้จึงใช้การจัดระดับโดยวิธีอื่น กล่าวคือแบบ นอน-ยูนิฟอร์ม (Non-Uniform Quantizing) คือ บริเวณที่สัญญาณมีแอมพลิจูดต่ำจะใช้ควอนไทซ์สเต็ปแคบๆ และในทางตรงกันข้ามบริเวณที่สัญญาณมีแอมพลิจูดสูงจะใช้ควอนไทซ์สเต็ปกว้างๆ ซึ่งการทำให้เป็นแบบนี้อน-ยูนิฟอร์มนั้นจะ


ใช้หลักการของ Companding เข้าช่วย



รูปที่ 2.9 การควอนไทซ์และควอนไทซ์นอยส์


คอมแพนดิงเป็นชื่อรวมของวงจรคอมเพรสเซอร์ (Compressor) ซึ่งใช้สำหรับด้านส่ง และ วงจรเอ็กแพนเดอร์ (Expander) ซึ่งใช้สำหรับด้านรับ คุณสมบัติของวงจรจะกล่าวในภายหลัง อย่างไรก็ตามตัวอย่างการจัตระดับควอนไทซ์แบบนอน-ยูนิฟอร์ม ได้แสดงไว้ในรูป 2.10 ซึ่งมีขั้นตอนคือ ก่อนที่จะทำการจัตระดับจะผ่านสัญญาณไปยังวงจรคอมเพรสเซอร์ ซึ่งมีคุณลักษณะของ อินพุต/เอาพุต ตามรูปที่ 2.10 (ก) แล้วทำการจัตระดับแบบยูนิฟอร์มตามรูปที่ 2.10 (ข) ก็จะได้การจัตระดับแบบนอนยูนิฟอร์มตามรูปที่ 2.10 (ค) สำหรับทางด้านรับนั้นสัญญาณ PCM ผ่านขั้นตอนการถอดรหัสแล้วก็ผ่านไปยังวงจรถักแพนเดอร์ซึ่งมีคุณลักษณะตรงกันข้ามกับคอมเพรสเซอร์ตามรูปที่ 2.10 (ง)

หนึ่งกรณีที่จัตระดับแบบยูนิฟอร์มนั้นจะใช้ประมาณ 2,000 ระดับ จึงจะรักษาคุณภาพของเสียงให้ดีในการเข้ารหัสจะต้องใช้ถึง 11 บิตต่อตัวอย่าง 1 ตัว แต่ถ้าใช้แบบนอน-ยูนิฟอร์มแล้วจะใช้เพียง 7 บิต ซึ่งมีระดับเพียง 128 เท่านั้น ก็เพียงพอที่จะทำให้ S/No ใกล้เคียงกับการจัตระดับแบบยูนิ-ฟอร์ม CCITT กำหนดให้ใช้ 8 บิตต่อตัวอย่าง 1 ตัว และระดับควอนไทซ์ 256 ก็จะเป็นการรับรองว่าเสียงพูดจะมีคุณภาพที่ดี



รูปที่ 2.10 คุณลักษณะการจัดระดับด้วยคอมเพรสเซอร์และเอ็กซ์แพนเดอร์

สำหรับคุณลักษณะของคอมเพรสเซอร์จะเป็นแบบลอการิทึม รูปแบบโดยทั่วไปจะใช้คุณสมบัติของ V-I ของไดโอด ตามรูป 2.11 กรณีที่ใช้เป็นคอมเพรสเซอร์จะมีกระแส i เป็นอินพุต โวลเตจ, V เป็นเอาพุต สำหรับกรณีที่ใช้เป็นเอ็กซ์แพนเดอร์จะมีโวลเตจเป็นอินพุต และกระแส i เป็นเอาพุต




รูปที่ 2.11 คุณลักษณะคอมเพรสชันของไดโอด

คุณลักษณะของคอมเพรสเซอร์ที่ใช้สำหรับประกอบการเข้ารหัสสัญญาณเสียงในปัจจุบันคือ μ -law ซึ่งใช้ใน Hierachy ของระบบ 1.5 Mb/s และ A-law ใช้ใน Hierachy ของระบบ 2 Mb/s คุณลักษณะทั้ง 2 แบบนี้แสดงไว้ในรูป 2.12 เฉพาะกรณี $\mu = 255$ และ $A = 87.6$


กรณีที่ $\mu = 100$ จะใช้วงจรคอมเพรสเซอร์ตามรูป 2.11 แต่กรณี $\mu = 255$ และ $A = 87.6$ จะใช้วงจรคอมเพรสเซอร์ที่มีคุณลักษณะเป็นเส้นตรง โดยแยกเป็นส่วนๆ ซึ่งมีลักษณะใกล้เคียงกับในรูป 2.12 ตามปกติในวงจรเข้ารหัสจะมีหน้าที่นี้รวมอยู่ด้วยแล้วนำการลด (Compress) และเข้ารหัสไปพร้อมๆ กันวงจรเข้ารหัสนี้ถูกเรียกว่า Broken Line Encoder

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 แบบอย่างคุณลักษณะของคอมเพรสชั่น

อนึ่ง กรณีที่ใช้ $\mu = 255$ จะประมาณด้วยเส้นตรง 15 เส้นสำหรับกรณีที่ใช้ $A = 87.6$ จะแบ่งเป็นเส้นตรง 13 เส้น โดยส่วนที่ 1 จะเป็นเส้นตรงผ่านจุดเริ่มต้นไปทั้งทางบวกและทางลบ สำหรับคุณลักษณะของ A-law นี้แสดงไว้ในรูป 2.13 ซึ่งแสดงคุณลักษณะเฉพาะทางบวกเท่านั้น อินพุตแอมพลิจูด 4096 จะสอดคล้องกับสัญญาณซึ่งมีพาวเวอร์ 3.14 dB สำหรับเอาต์พุตนั้นจะถูกจัดให้เป็น 256 ระดับ (ทั้งด้านบวกและด้านลบ) คือใช้ 8 บิตต่อตัวอย่าง 1 ตัว




รูปที่ 2.13 คุณลักษณะของคอมเพรสชั่นเมื่อ $A = 87.6$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเปรียบเทียบคุณลักษณะของคอมเพรสเซอร์ระหว่าง A-law และ μ -law ที่เกี่ยวข้องกับ S/No ตามรูปที่ 2.14 จะเห็นว่า คุณลักษณะของทั้ง A-law และ μ -law จะเป็นแบบฟันเลื่อยเนื่องจาก ส่วนโค้งของคอมเพนเดอร์ถูกประมาณค่าให้เป็นเส้นตรงส่วนย่อยๆ และจะเห็นได้ว่าส่วนที่ สัญญาณมีพาวเวอร์สูง A-law จะมี S/No ต่ำกว่า ในทางตรงกันข้ามส่วนที่สัญญาณมีพาวเวอร์ต่ำจะมี S/No ต่ำกว่า ทั้งนี้เนื่องจาก กรณิแรกควอนไทซ์อินเทอร์วัลของ A-law มีขนาดแคบกว่าของ μ -law สำหรับกรณีหลังของ A-law จะกว้างกว่า แต่อย่างไรก็ตามทั้ง A-law และ μ -law นั้นพิจารณา ได้ว่าจะมี S/No สูง และเกือบคงที่แม้ว่าสัญญาณจะมีพาวเวอร์ต่ำ


จากหลักการที่ได้กล่าวมาแล้วนี้จะเข้าใจได้ว่า การปรับปรุง S/No ในบริเวณสัญญาณซึ่งมี พาวเวอร์ต่ำโดยใช้วิธีจัดระดับแบบ นีออนูนิฟอร์ม จะมีผลดีกว่าแบบยูนิฟอร์มอย่างมาก




รูปที่ 2.14 ความสัมพันธ์ระหว่างระดับอินพุตต่อ S/No เมื่อใช้คอมเพนดิงวิธีต่างๆ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 การเข้ารหัส (Coding)

เมื่อได้ทำการสุ่มตัวอย่างสัญญาณแอนะล็อกเรียบร้อยแล้ว เราจะได้สัญญาณ PAM ที่มีขนาดของแอมพลิจูดต่างๆ กัน ส่งเข้าไปยังควอนไทซ์ โดยกำหนดให้ระดับการควอนไทซ์อันใดซึ่งตรงกันหรือใกล้เคียงที่สุดกับระดับของแอมพลิจูดที่สุ่มมาได้ ตัวเข้ารหัส (Coder) ก็จะผลิตสัญญาณรหัสไบนารี (Binary Code Signal) ตรงตามระดับการควอนไทซ์นั้นๆ แล้วจึงส่งออกไปในสายส่งจากรูป 2.15 สมมติว่าเราได้กำหนดค่าของรหัส (Code Number) ที่ใช้กับระดับการควอนไทซ์ที่ระดับต่างๆ คือ -3.5, -2.5, -1.5, ..., 3.5 โวลต์ เป็น 0, 1, 2, ..., 7 ตามลำดับแล้ว ตัวอย่างที่สุ่มมาได้ อันแรกคือ 1.3 โวลต์ ระดับการควอนไทซ์ที่ใกล้เคียงที่สุดของมันคือ 1.5 โวลต์ ซึ่งตรงกับค่าของรหัส 5 ดังนั้นรหัสที่ส่งออกไปเป็นคำรหัส (Code Word) ขนาด 3 บิต คือ 101 ตัวอย่างที่สุ่มมาได้อันที่สองคือ 3.6 โวลต์ ระดับการควอนไทซ์ที่ใกล้เคียงที่สุดคือ 3.5 โวลต์ ซึ่งตรงกับค่าของรหัส 7 ดังนั้นรหัสที่ส่งออกไปเป็นคำรหัสคือ 111 เช่นนี้เป็นต้น ดังแสดงตามรูปที่ 2.16



รูปที่ 2.15 การแบ่งย่าน Amplitude ออกเป็นระดับต่างๆ (Quantizing)



รูปที่ 2.16 การเข้ารหัส (Coding)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 การมัลติเพล็กซ์และการซิงโครไนซ์(multiplex and synchronization)



ก่อนอื่นจะกล่าวถึงหลักการเบื้องต้นของระบบมัลติเพล็กซ์แบ่งตามเวลา (TDM) ว่าเป็นอย่างไร กล่าวคือตามรูปแบบ 2.17 (ก) ทางด้านส่งและด้านรับจะมีสวิตช์หมุนด้านละ 1 ตัวซึ่งหมุนไปเป็นจังหวะเท่าๆกัน ในช่วงเวลาหนึ่งของสัญญาณที่ 1 ของทั้ง 2 ด้านก็จะต่อกันโดยสวิตช์หมุนอาศัยหลักการนี้แซมปลิงพัลส์ที่ส่งมาจากทุกช่องสัญญาณทางด้านส่งก็สามารถส่งผ่านสายเพียงคู่เดียวและสามารถกระจายไปยังช่องสัญญาณที่สอดคล้องกันที่ด้านรับได้

จากรูป 2.17 (ข) แสดงพัลส์ที่มาจากทุกช่องสัญญาณซึ่งมีเฟสเคลื่อนไปเล็กน้อยและนำมาแทรกกันไว้ระหว่างกันตามแกนเวลากล่าวคือแซมเปิลของช่องสัญญาณที่ 2 และช่องสัญญาณที่ 3 จะถูกใส่ไว้ระหว่างแซมเปิลตัวแรกและตัวที่ 2 ของช่องสัญญาณที่ 1 โดยแบ่งตามช่วงเวลา ดังนั้นวิธีการนี้จึงเรียกว่าระบบมัลติเพล็กซ์แบบแบ่งตามเวลา


การสื่อสารระบบ TDM โดยเฉพาะระบบ PCM นั้น เป็นสิ่งที่แน่นอนว่า เมื่อทางด้านรับได้รับสัญญาณแล้วต้องทำให้แน่ใจว่าสัญญาณแต่ละบิตของช่องสัญญาณเดียวกันมีความถูกต้องและยังต้องแยกสัญญาณพัลส์แต่ละกลุ่มไปสู่ช่องสัญญาณที่สอดคล้องกันได้อย่างถูกต้องด้วย ด้วยเหตุนี้จึงมีกระบวนการหนึ่งที่จะทำให้สวิตช์หมุนทำงานตามที่ได้กล่าวมาแล้ว กระบวนการนี้เรียกว่า การซิงโครไนซ์ (Synchronization) ตามรูปที่ 2.18

2.6.1 บิทซิงโครไนเซชัน (Bit Synchronization)

กระบวนการการสุ่มตัวอย่าง การเข้ารหัสและการเข้ามัลติเพล็กซ์ที่ด้านส่งตลอดทั้งการดีมัลติเพล็กซ์และการถอดรหัสทางด้านรับจะต้องมีคล็อกพัลส์ (Clock Pulse) เห็นตัวควบคุมให้สอดคล้องกันอย่างบิตต่อบิตตามบล็อกระบบอย่างกว้างๆ ในรูป 2.19 และการที่จะได้บิทซิงโครไนซ์ที่ถูกต้องนั้น โดยทั่วไปทางด้านรับจะมีวงจรสร้างคล็อกพัลส์ขึ้นใหม่โดยอาศัยขบวนการพัลส์ที่ได้รับ ดังนั้นจะทำให้กระบวนการระหว่างด้านส่งและด้านรับเป็นไปด้วยความถูกต้องในช่วงเวลาเดียวกัน




รูปที่ 2.17 หลักการเบื้องต้น TDM



รูปที่ 2.18 สวิตช์หมุนจะหมุนไปพร้อมกันเพื่อต่อสายให้ช่องสัญญาณด้านส่ง และด้านรับตรงช่องกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 บิทซิงโครไนเซชัน

2.6.2 เฟรมซิงโครไนเซชัน (Frame Synchronization)

ทางด้านรับต้องกำหนดให้แน่ชัดว่าขบวนพัลส์ชุดใดจะเป็นของช่องสัญญาณใด ดังนั้นจึงจำเป็นต้องกำหนดเฟรมให้ได้ก่อน (เฟรมคือระยะเวลาที่สวิตช์หมุนไปครบ 1 รอบ) คือต้องมีเฟรมซิงโครไนซ์ โดยมีหลักการตามรูป 2.20 ทางด้านส่งจะส่งพัลส์ชุดเฉพาะเพื่อบอกให้ด้านรับรู้ว่าจุดเริ่มต้นของเฟรมจะอยู่ที่ใด การซิงโครไนซ์วิธีนี้เป็นกรกระทำแบบเฟรมต่อเฟรม ถึงแม้ว่าจะมีบิทซิงโครไนซ์แล้วก็ตาม ถ้าหากไม่แยกรหัสของสัญญาณเสียงของแต่ละช่องสัญญาณมัลติเพลกซ์ได้อย่างถูกต้องแล้ว อาจเกิดการรบกวนเนื่องจากการแทรกซ้อนจากช่องสัญญาณอื่นซึ่งเรียกว่าครอสทอล์ค (Crosstalk) ได้ ส่วนทางด้านรับก็จะค้นหาพัลส์เฉพาะนี้และนำขบวนพัลส์ที่ตามมาแยกไปตามช่องสัญญาณต่างๆ ต่อไป



รูปที่ 2.20 เฟรมซิงโครไนเซชันกระทำได้โดยใส่เฟรมอะไลน์เมนท์พัลส์เพื่อกำหนดตำแหน่งเริ่มต้นของเฟรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6.3 เฟรมอะไลน์เมนต์ (Frame Alignment)

ในระบบ TDM นั้น สัญญาณ (พัลส์) ของแต่ละช่องสัญญาณจะรวมกันเข้าเป็นมัดคิพลทซ์ และในขณะที่เดียวกันในช่วงเวลาหนึ่งจะใส่พัลส์ 1 ลูก หรือพัลส์ที่มี pattern เฉพาะ (ขึ้นอยู่กับ การออกแบบ) ไว้ทุกๆ รอบ ซึ่งรอบหนึ่งๆ เรียกว่าเฟรม การใส่พัลส์เฉพาะลงไปนี้เรียกว่า เฟรมอะไลน์ เมนต์ทางค้ำรับจะตีเทคพัลส์เหล่านี้เพื่อกำหนดช่วงเวลา (Time Slot) ให้แก่ช่องสัญญาณต่างๆ ตาม รูป 2.21 แสดงโครงสร้างของเฟรมในระบบ PCM -30 ใน 1 เฟรมจะมีคาบเวลา 125 μ s กล่าวคือใน 1 เฟรม จะมีค่าแซมเปิ้ลของทุกช่องสัญญาณ จะเห็นได้ว่ามีทั้งหมด 32 Time Slot (TS) ซึ่ง 30 TS จะ ใช้สำหรับ 30 ช่องสัญญาณ PCM ซึ่งเข้ารหัสด้วย 8 บิต อีก 2 TS นั้นใช้สำหรับการส่งสัญญาณ (Signalling) 1 TS และที่เหลืออีก 1 TS ใช้ร่วมกันเป็นเฟรมอะไลน์เมนต์สลับกับการบำรุงรักษาและ การควบคุมต่างๆ

ในการส่งสัญญาณระบบ PCM นั้นสิ่งที่จะบอกให้ทราบว่ามิอัตราส่งช้าหรือเร็วเพียงใดนั้น จะใช้ค่าบิตเรทเป็นเครื่องวัด ซึ่งเป็นอัตราที่บอกให้ทราบว่าใน 1 วินาทีสามารถส่งสัญญาณได้กี่บิต คือแสดงเป็นหน่วย bit/sec ดังนั้นถ้าคำนวณบิตเรทของระบบดังกล่าวจะได้ดังนี้

$$\text{เพราะว่าจำนวนบิตใน 1 เฟรมจะมี } 32 \times 8 = 256 \text{ บิต}$$


$$\text{และใน 1 เฟรม จะใช้เวลา } = 125 \mu\text{s}$$

$$\text{ดังนั้นใน 1 วินาทีจะส่งได้ } 256/125 = 2.048 \text{ Mb}$$

อนึ่ง ในทางปฏิบัตินั้นจะใช้พัลส์ซึ่งมีควิตซ์ไซเคิล (Duty Cycle) 50% ดังนั้นจากการคำนวณ ข้างต้นจะทราบว่า 1 บิต จะใช้เวลา $125/256 = 0.488 \mu\text{s}$ และความกว้างของพัลส์ 1 ลูก จะเท่ากับ $0.488/2 = 0.244 \mu\text{s}$

2.6.4 การค้นหาเฟรมอะไลน์เมนต์

ถ้าทางค้ำรับค้นหาเฟรมไม่พบ ก็จะไม่สามารถเข้ากระบวนการถอดรหัสได้ ดังนั้นต้องมี วิธีการค้นหาเฟรมอะไลน์เมนต์ตามที่แสดงไว้ในรูป 2.22




การจัดตำแหน่งของ Time Slot 16


Channel time slot 16 of frame 0		Channel time slot 16 of frame 1		Channel time slot 16 of frame 2		Channel time slot 16 of frame 15	
0 0 0 0	1 A 1 1	a b c d	a b c d	a b c d	a b c d	a b c d	a b c d
	*4	Channel 1	Channel 16	Channel 2	Channel 17	Channel 15	Channel 30

หมายเหตุ : *4 "A" เป็นบิตที่ใช้สำหรับการส่งสัญญาณเตือนในกรณีเมื่อไม่ได้รับผลดีเฟรมอะไลน์เมนต์ (ปกติ : 0, เตือน : 1)
 *5 a, b, c และ d เป็นบิตที่ใช้สำหรับสัญญาณ

รูปที่ 2.21 เฟรมอะไลน์เมนต์ของระบบ PCM -30



(ก) โครงสร้างของเฟรม



รูปที่ 2.22 กระบวนหารค้นหาเฟรมอะไลน์เมนต์

สมมติว่าเฟรมอะไลน์เมนต์พัลส์ถูกกำหนดให้มี 4 ซึ่งเป็นรหัส "1011" ทุกๆ เฟรมตามรูปที่ 2.22 (ก) และถ้าอินพุตพัลส์จากตำแหน่ง a-i มีรหัสตามรูป (ข) ในการค้นหานั่นตอนแรกรหัสในตำแหน่ง a-d จะถูกตรวจสอบก่อน ถ้ารหัสที่ b เป็น "1" พัลส์กลุ่มนี้ก็จะไม่ใช่เฟรมอะไลน์เมนต์พัลส์ จากนั้นจะเคลื่อน (shift) ไป 1 บิต ถึงตำแหน่ง e แล้วทำการตรวจสอบรหัสจาก b-e ตามตัวอย่างก็จะทราบว่าไม่ใช่เฟรมอะไลน์เมนต์พัลส์เช่นเดียวกัน ในทำนองเดียวกันเมื่อทำเช่นนี้ต่อไปเรื่อยๆ จะเห็นว่ารหัสจากตำแหน่ง c-f, d-g และ e-h ก็จะไม่ใช่เฟรมอะไลน์เมนต์พัลส์อีกผลสุดท้ายก็จะพบว่าระหว่าง f-i จะเป็นเฟรมอะไลน์เมนต์พัลส์ แต่อย่างไรก็ตามอาจเป็นการบังเอิญก็ได้ เพื่อให้แน่ใจว่าเป็นเฟรมอะไลน์เมนต์พัลส์จริง จึงจำเป็นต้องตรวจสอบที่ตำแหน่งเดียวกัน ในเฟรม ถัดมาด้วยว่ามีหรือไม่มี

เพื่อให้เวลาในการค้นหาเฟรมนั้นสั้นเข้าอาจกระทำได้โดยเพิ่มจำนวนอะไลน์เมนต์พัลส์ใน 1 เฟรมหรือทำให้เฟรมสั้นลงพร้อมทั้งเพิ่มจำนวนอะไลน์เมนต์พัลส์ โดยให้สัมพันธ์กับพัลส์ข้อมูล (Data Pulse) ก็ได้ อย่างไรก็ตามการทำโดยวิธีดังกล่าวอาจทำให้ประสิทธิภาพในการส่งลดลงได้ ดังนั้นจึงต้องพิจารณาให้มีสภาพที่เหมาะสมด้วย

2.7 วิธีการซิงโครไนซ์ในระบบดิจิทัลมัลติเพลกซ์

การซิงโครไนซ์ที่ได้กล่าวมาข้างต้นนั้นเป็นการซิงโครไนซ์ของ PCM มัลติเพลกซ์เพื่อให้สัญญาณเสียง ซึ่งถูกเปลี่ยนเป็นดิจิทัลแล้วถูกส่งไปในสายส่งโดยตรง และด้านรับก็จะรับสัญญาณแต่ละช่องได้อย่างถูกต้องด้วย สำหรับการซิงโครไนซ์ที่จะกล่าวต่อไปนี้เป็นวิธีการในระบบดิจิทัลมัลติเพลกซ์ ซึ่งเกิดจากการนำสัญญาณดิจิทัลหลายๆ ช่องมารวมกันเพื่อที่จะทำให้มีช่องสัญญาณมากขึ้น โดยทั่วไปสัญญาณดิจิทัลที่จะนำไปเข้ามัลติเพลกซ์จะถูกสร้างจากอุปกรณ์มัลติเพลกซ์ต่างชุดกัน ดังนั้นทิศทางจะแตกต่างกันบ้าง ด้วยเหตุนี้จึงต้องมีการซิงโครไนซ์เพื่อให้สัญญาณดิจิทัลเหล่านี้รวมไปด้วยกันได้ ซึ่งกระทำได้เป็น 2 วิธีดังนี้

2.7.1 การซิงโครไนซ์โครงข่าย (Network Synchronization)

เป็นการทำให้ความถี่ของclock ทุกๆสถานีและอุปกรณ์ต่างๆ มีมาตรฐานเป็นอย่างเดียวกันตลอดโครงข่ายการส่งสัญญาณแบบดิจิทัล การซิงโครไนซ์วิธีแบ่งได้เป็น 3 ชนิดตามรูป 2.23



รูปที่ 2.23 ชนิดของการซิงโครไนซ์โครงข่าย

ก) การซิงโครไนซ์แบบอิสระ (Independent Synchronization)

วิธีนี้จะใช้ออสซิลเลเตอร์ที่มีความไวสูงติดตั้งไว้แต่ละสถานีอย่างอิสระ (ดังนั้นอาจคิดว่าทุกสถานีจะมีความถี่ clock ที่เท่ากัน) จึงเหมาะสมสำหรับการที่จะขยายงานใหม่ เปลี่ยนแปลงแบบใหม่หรือยกเลิกโครงข่ายเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข) การซิงโครไนซ์แบบมาสเตอร์โดยมี (Master -Slave Synchronization)

วิธีนี้จะกำหนดให้สถานีหนึ่งเป็นมาสเตอร์โดยมี clock ที่มีเสถียรภาพดีจ่ายไปยังสถานีอื่นๆ ซึ่งเรียกว่าสเลฟว์ไปตามโครงข่ายการจ่าย clock สถานีอื่นก็จะรับ clock นี้ เพื่อนำไปใช้ในการซิงโครไนซ์ได้ แต่วิธีนี้จะมีปัญหาคือ สถานีที่เป็นสเลฟว์จะได้รับการรบกวนและเหตุการณ์ซึ่งเกิดขึ้นโดยบังเอิญจากเส้นทางการจ่าย clock ดังนั้นสถานีที่เป็นสเลฟว์จะต้องมีวิธีการรักษาความถี่ของ clock ให้ใกล้เคียงกับของสถานีที่เป็นมาสเตอร์ไว้เสมอ

ค) การซิงโครไนซ์แบบมิวซวล (Mutual Synchronization)


วิธีนี้ทุกสถานีจะมีออสซิลเลเตอร์ซึ่งเปลี่ยนความถี่ได้ภายใต้การควบคุมซึ่งกันและกันของ clock จากสถานีอื่นๆ การทำงานในลักษณะเช่นนี้ทุกสถานีในโครงข่ายจะมีความถี่อย่างเดียวกัน จึงไม่จำเป็นต้องใช้ออสซิลเลเตอร์ที่มีเสถียรภาพสูงนักสำหรับการผลิตความถี่ และจะไม่มีความสัมพันธ์ระหว่างสถานีอย่างในกรณีของมาสเตอร์-สเลฟว์ แต่อย่างไรก็ดีการซิงโครไนซ์วิธีนี้เมื่อเปรียบเทียบกับวิธีแล้วระบบควบคุมจะยุ่งยากกว่า ถ้าเกิดสถานีหนึ่งในโครงข่ายมีเหตุขัดข้องก็จะทำให้สถานีอื่นๆ มีผลตามไปด้วย

2.7.2 การซิงโครไนซ์วิธีสตัพพัลส์ (Stuffed -Pulse Synchronization)

การซิงโครไนซ์วิธีนี้เป็นกรทำให้สัญญาณดิจิทัลที่สร้างจากอุปกรณ์ต่างๆ มีความเร็วเท่ากัน กล่าวคือสัญญาณดิจิทัลที่มาจากอุปกรณ์แต่ละชุดจะถูกเก็บไว้ในหน่วยความจำ เป็นการชั่วคราวก่อน จากนั้นจะมรสัญญาณ clock เดียวกัน Read สัญญาณเหล่านั้นออกมา เนื่อง clock นี้จะมีความเร็วว่าของสัญญาณดิจิทัลเหล่านั้นเล็กน้อย จึงกล่าวได้ว่าเป็นการเปลี่ยนสัญญาณเหล่านั้นให้มีความเร็วเท่าเท่ากัน และเนื่องจากพัลส์ทั้ง 2 ชนิดมีตำแหน่งที่แตกต่างกันอยู่จึงสามารถเพิ่มพัลส์พิเศษลงไป (เรียกว่า สตัพพัลส์) ในตำแหน่งที่จำเป็นในบางครั้งตามรูป 2.24 สำหรับทางด้านรับก็จำเป็นต้องรู้ตำแหน่งสตัพพัลส์นี้ โดยทั่วไปการที่ทำให้รู้ว่ามีสตัพพัลส์หรือไม่นั้นจะกระทำโดยการกำหนดช่วงเวลา (Time Slot) ไว้ล่วงหน้าก่อน และเรียกพัลส์นี้ว่า Stuffing Control Pulse

อนึ่ง การเข้ามัลติเพลกซ์ที่อาศัยวิธีการซิงโครไนซ์ของโครงข่ายนั้นเรียกว่า ซิงโครนัสมัลติเพลกซ์ (Synchronous Multiplexing) และที่อาศัยการซิงโครไนซ์ของโครงข่ายนั้นเรียกว่า อะซิงโครนัสมัลติเพลกซ์ (Asynchronous Multiplexing) โดยทั่วไปถ้าสัญญาณมีความเร็วสูงการซิงโครไนซ์ของโครงข่ายจะกระทำได้ยาก แต่อย่างไรก็ตาม ในแง่ของการประหยัดแล้ว จะนำไปใช้กับสัญญาณที่มีความเร็วต่ำอย่างสมบูรณ์ ระบบมัลติเพลกซ์ในอันดับที่ 2 (8.448 Mb/s) หรือต่ำกว่า สำหรับการซิงโครไนซ์โดยใช้สตัพพัลส์นั้นจะนำไปใช้กับอุปกรณ์ระบบมัลติเพลกซ์อันดับที่สูงกว่านี้ขึ้นไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 การชิง โคร ในชีวีชีสตีฟลัสต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบวงจรระบบ PCM TELEMETRY 4-CHANNEL

เนื่องจาก PROJECT ชิ้นนี้ เน้นการออกแบบสำหรับการส่งสัญญาณจาก JOY STRICK ซึ่งเป็นระดับไฟ DC ที่เปลี่ยนแปลงตามการโยกของ JOY ซึ่งมีความถี่ไม่เกิน 50 Hz

การออกแบบจะใช้วิธี MULTIPLEX ในการส่ง 4 -CHANNEL ซึ่งเหมาะสำหรับการส่งสัญญาณแบบ DIGITAL SIGNAL สัญญาณแต่ละช่อง ซึ่งเป็นระดับไฟตรง 0-5 V จะถูกป้อนไปยังวงจร ANALOG TO DIGITAL และเข้า Code ด้วยรูปแบบที่กำหนดไว้ หลังจากนั้นก็จะส่งผ่านตัวกลางไปยังเครื่องรับ ที่เครื่องรับนั้นก็จะแสดงค่า DIGITAL นั้นกลับมา

3.1 ภาคส่ง

วงจรสร้างสัญญาณ Input ที่ออกแบบไว้แสดงได้ดังรูปที่ 1 สัญญาณ input จะมี 4 ช่องสัญญาณ เนื่องจากสัญญาณมีขนาดประมาณ 0-5 V แล้วจึงป้อนไปยัง A/D converter ADC 0809 ซึ่งมี Multiplexer ในตัว 8 ช่อง แล้วผ่านกรพบวนการจัดเรียงข้อมูลจากขนานเป็นอนุกรม โดยมี wordsynch 1 bit , bit address แสดงว่าเป็นข้อมูลจากช่องไหน 2 bits และ bit ข้อมูล 8 bits รวมทั้งหมด 11 bits ต่อ 1 channel



รูปที่ 3.1 แสดงการ Interface ของ Joy Strick


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรสร้างสัญญาณ Output enable โดยได้มาจาก IC4017 Decade Counter โดย clock input มีความถี่ 3.6 kHz นำมาหาร 8 เหลือความถี่ 450 Hz ใช้เป็นสัญญาณ start ให้แต่ละ channel ซึ่งเพียงพอสำหรับการเปลี่ยนแปลงสัญญาณจาก Joy Strike

ส่วนการทำงานของ ADC 0809 นั้น จะมีขา Analog input อยู่ 8 ขา (IN0-IN7) โดยมี 3 bit Address เป็นตัวควบคุมว่าจะให้ Analog input ช่องไหนเข้า

เนื่องจากจะใช้ input เพียง 4 ช่อง จึงกำหนดให้ 3 bit address เป็น 100, 101, 110 และ 111 โดยจะได้จากการนำสัญญาณที่จุด C เป็น clock ของ T-FF ได้เป็น bit ต่ำสุดของ Address เข้าที่ขา Address A_0 และนำไปหาร 2 แล้วต่อเข้าที่ขา Address A_1 ส่วน Address A_2 นั้นต่อกับ Vcc ได้เลย


ส่วนสัญญาณ Output Enable (OE) ซึ่งเป็นตัวควบคุมให้ ADC ส่งข้อมูลออกมา จะได้จากสัญญาณที่จุด J



รูปที่ 3.2 แสดงตำแหน่งสัญญาณ A-K

ส่วนสัญญาณที่ขา START และ Address Latch Enable (ALE) ซึ่งจะเป็นตัวควบคุมให้ A/D เริ่มการ conversion โดยรับ Address ที่ขาขึ้นของสัญญาณ ALE จึงใช้สัญญาณที่จุด D มาใช้เป็นตัวควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้เชิงพาณิชย์ การค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.3 กราฟแสดงค่า Logic 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ สำหรับ clock ของ ADC นั้นใช้ค่าประมาณ 900 kHz ซึ่งความถี่ขนาดนี้ ถ้า conversion time จะมีค่าประมาณ 94 μ s ซึ่งน้อยกว่าคาบของสัญญาณ Start เมื่อข้อมูลแบบดิจิทัลของ ADC 0809มาอยู่ที่ Parallel โดยสัญญาณ OE มันจะถูกเปลี่ยนเป็น Serial Data โดยใช้ IC74165 (8 bit PIPO) Serial Data ที่จะค่าประมาณ 1.1 ms /sampling ซึ่งน้อยกว่าคาบของการ Sampling คือ 2.2 ms


Block Diagram



รูปที่ 3.4 แสดง Block Diagram ของ ADC 0809

เมื่อข้อมูลแบบ Digital ของตัว ADC มาอยู่ที่ parallel output โดยสัญญาณ OE แล้ว parallel Data ถูกส่งออกไปนั้น จะถูกส่งออกไปทีละ word โดย 1 word แทนข้อมูล 1 ช่อง โดยจะมีอยู่ด้วยกัน 11 bit บิตแรกจะเป็น word synch , 2 บิต ถัดมาจะเป็น bit Address ซึ่งจะเป็นตัวบอกว่าเป็นข้อมูลจากช่องไหน อีก 8 บิต หลัง จะเป็น ค่าของข้อมูล Analog


Bit rate ของ Data ที่ออกจาก 74LS165 จะเท่ากับ clock ที่ป้อนให้ ซึ่งจะใช้ 14.4 kHz จะมีช่วงเวลาที่จำเป็นต้องส่งให้เสร็จเท่ากับ $1/450 \text{ Hz} = 2.2 \text{ ms}$ เรามี 11 บิต ความกว้างของแต่ละบิต = $1/14.4 \text{ kHz} = 69.4 \mu\text{s}$ เพราะฉะนั้นในการส่ง 11 บิต จะใช้เวลาประมาณ $763.4 \mu\text{s}$ เท่านั้น เวลาที่เหลือ อาจจะใช้เมื่อเพิ่ม ช่องการส่ง หรือเพิ่ม bit ของข้อมูลเพื่อเพิ่มความละเอียดของข้อมูลแต่ในความเป็นจริงแล้วถ้าพิจารณาจากกราฟ จะเห็นว่าเหลือเวลาในการส่งข้อมูลอีกเพียง $6 \cdot (1/7.2 \text{ kHz}) = 833 \mu\text{s}$ ซึ่งพอดีกับเวลาจริง




รูปที่ 3.5 แสดงตำแหน่งของสัญญาณ H-O, A₁ และ A₂

เนื่องจากข้อมูลที่จะส่งมี 11 บิต แต่ input แบบ parallel ของ 74LS 165 มีแค่ 8 bit จึงใช้ 74LS 165 สองตัวต่ออนุกรมกัน บิตนัยสำคัญ มากสุด (MSB) จะให้เป็น word synch ซึ่งเป็น high , 2 บิตถัดมาได้มาจาก bit Address ของ ADC 0809 , parallel input ที่ไม่ได้ใช้ของ 74LS165 จะ load data เข้าด้วยสัญญาณ shift/load จากนั้น จึง shift ออกไปด้วยความถี่ของ clock ของมันเอง หลังจากสัญญาณ clock เป็น low ดูรูป timing diagram

สัญญาณที่ส่งออกไปตามสายนั้นจะต้องมีการเข้าโค้ด เพื่อใช้ในการ detect สัญญาณภาครับ ในโครงงานนี้ใช้แบบ Unipolar Return to Zero โดยการนำสัญญาณที่จุด M ไป AND กับ clock 115.2 kHz ได้สัญญาณที่จุด N ต่อไปเมื่อเราต้องการ word synch ความกว้าง 1 bit ทำได้



รูปที่ 3.6 แสดง timing Diagram ของ 74LS165




รูปที่ 3.7 กราฟแสดงค่า Logic 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูและบุคลากรทางการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3 วงจรภาครับ

วงจรถ่ายรับ จะใช้ Clock Frequency ซึ่งมีค่าเท่ากับภาคส่ง โดยการสร้างสัญญาณ Clock ขึ้นที่ภาครับด้วยวงจรสังเคราะห์ความถี่ PLL เพื่อให้ภาคส่งและภาครับสามารถ Synchronize กันได้ รูปที่ เป็นรูปแสดงวงจรถ่ายรับ โดย IC74LS164 เป็นตัวทำให้ Data ที่รับมามีคาบ สัมพันธ์กับ Clock ของเครื่องรับ




รูปที่ 3.9 แสดง 74LS164 และ AND GATE

รูปที่ 3.9 เป็นวงจร Synchronization เมื่อ Data เข้ามาที่ IC 74LS164 ซึ่งเป็น IC ที่รับ Serial input แล้วเปลี่ยนเป็น Parallel Output (SIPO) โดยจะใช้ความถี่ Clock เป็นสองเท่าของ Bit rate ของข้อมูล ดังนั้น Output แต่ละขาจะ Delay กันอยู่ $\frac{1}{2}$ Bit ส่วน Output ที่ออกมาแต่ละขา จะสัมพันธ์กับ Clock เสมอ จึงตัดปัญหาความไม่สัมพันธ์กันของ Data bit กับ Clock ไปได้




รูปที่ 3.10 Timing diagram ของ 74LS164

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.11 กราฟแสดงค่า Logic 3

รูปที่ 3.11 แสดง สัญญาณที่ออกจากจุดต่างๆ ในรูปที่ แสดงการ Detect word Synchbit , Address bit และ Data bit ออกมา Address bit จะถูก Detect เพื่อป้อนเข้าเป็น Address ของตัว Demultiplex อีกครั้งหนึ่งโดยใช้ JK-FF ทำเป็น D-FF Input เข้าได้จาก สัญญาณ h ใช้สัญญาณที่จุด c เป็น Clock ซึ่งจะได้ Output Q ก็คือ A1 ส่วน A2 ก็ใช้วิธีการเดียวกัน โดยใช้ D-FF อีกตัวแต่ให้สัญญาณที่จุด e เป็น Clock แทน

ตัว Demultiplex ในโครงการนี้ใช้ IC 4051 เป็นตัว Demultiplex สัญญาณที่จะไปเป็น Clock ควบคุมให้ IC74LS374 (Octal D-type Flipflop) ทำการ Load ข้อมูลแบบขนาน 8 Bit ที่กำหนดได้จาก Address ที่จะให้ IC74LS374 ตัวไหน รับข้อมูลนั้นไป ซึ่งจะต้องเป็นช่วงที่ ข้อมูล Digital 8 bit มาอยู่ตรงกลาง QH จนถึง QA ของ IC74LS164 พอดี นั่นคือช่วงเวลา ขาขึ้นของ Clock ควบคุมนั้น จะต้องอยู่ระหว่าง บิตนัยสำคัญต่ำสุดของข้อมูลเพราะ

IC74LS374 จะ Load ข้อมูลเข้าช่วงขาขึ้นของ Clock สัญญาณควบคุมสร้างโดยใช้ Clock 115.2 kHz ผ่านวงจรมัลติไพล์ โดยใช้ IC4017 (ดูรูป 3.12)




รูปที่ 3.12 แสดงตำแหน่งของสัญญาณ i-k

ใช้สัญญาณที่จุด e เข้าขา Reset ของ IC 4017 เป็นตัวบอกให้เริ่มต้นนับ เนื่องจากสัญญาณที่จุด e ตรงกับ Address bit (A1) ห่างจากบิตนัยสำคัญต่ำสุดของข้อมูล ประมาณ 10 bit จึงใช้ IC 4017 ทำการนับสิบ แล้วจึงใช้สัญญาณนับสิบที่ออกจากขา 11

เนื่องจากในคาบหนึ่งของสัญญาณ h มี Clock ที่ออกจาก IC 4017 หลายลูกแต่เราต้องการเพียงลูกที่ตรงกับ LSB ของข้อมูลเท่านั้น ซึ่งสามารถทำได้โดยใช้ JK-FF ให้สัญญาณ e เข้าที่ขา J สัญญาณ i จากขา Decoded output “9” (ขา 11 ของ IC 4017) เข้าขา K ส่วน Clock ของ JK-FF ได้จากการนำสัญญาณ h รวมกับสัญญาณ i แล้วลดความกว้างของ Clock ลงครึ่งหนึ่ง (เพราะมีผลต่อการทำงานของ Flipflop ถ้าใช้ความกว้าง Clock เท่าเดิม) จะได้ Output เป็นสัญญาณ j เมื่อนำไป AND กับสัญญาณ i จะได้สัญญาณ k ดังรูปที่


เมื่อได้สัญญาณ K แล้วจะนำไป Demultiplex เพื่อจ่ายเป็น Clock ของ IC74LS374 ควบคุมการ Load ข้อมูลให้แยกเป็น 4 ช่อง จากนั้น จะนำไปแสดงผลยังแผง LED

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



3.13 กราฟแสดงค่า Logic 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.14 วงจรแสดงค่า Digital ด้วย LED

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.4 การทำงานของวงจร CLOCK RECOVERY

วงจรมีเป็นวงจรที่ใช้สร้าง สัญญาณนาฬิกา ขึ้นมาใหม่ เพื่อเป็นประโยชน์ในการ ที่จะตรวจจับสัญญาณ Input ที่เข้ามาโดยใช้ Phase lock loop เข้าช่วย



รูปที่ 3.15 แสดง Block Diagram ของ PLL


จากรูปสัญญาณ Input ที่เข้ามาคือสัญญาณซิงค์ที่ตรวจจับได้จากสัญญาณที่ฝั่งส่ง ส่งมาโดยใช้วงจร comparater ดังรูป



รูปที่ 3.16 แสดงวงจร comparater

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณซิงค์ที่ตรงจับได้จะมีความถี่ 450 Hz ส่วนสัญญาณนาฬิกาที่เราต้องการมีค่า 28.8 kHz จึงขอกำหนด $f_{min} = 200 \text{ Hz}$ และ $f_{max} = 40 \text{ kHz}$ ค่า $N = 64$



รูปที่ 3.17 วงจรที่ใช้ในการทดลองหาคุณสมบัติของ VCO

จากสูตร $f_{min} = 1/[R1(C1+32pF)]$ (VCO in = Vdd)
 $f_{max} = 1/[R2(C1+32pF)] + f_{min}$ (VCO in = Vss)

ขอกำหนด $C1 = 0.005 \mu F$

จากการคำนวณทำให้ได้ค่า $R1 = 5 k\Omega$, $R2 = 2 M\Omega$

แต่จากการทดลอง จะได้ค่า $R1 = 2 k\Omega$, $R2 = 3 M\Omega$

ในส่วนของ Lowpass Filter ขอเลือกใช้แบบ B

สูตร $\Delta f = f_{max} - f_{min}$


จากการคำนวณ ได้ค่า $R4C2 = (6N/f_{max}) - (N/2\Delta f) = 9.6 * E-3 - 2.56 * E-4$
 $= 9.34 * E-3$

ได้ $C2 = 0.1 \mu F$, $R4 = 9.34 k\Omega$

จากการคำนวณ ได้ค่า $(R3 + 3000\Omega) C2 = (100N\Delta f/f_{max}^2) - R4C2$

$R3 = 1.5 M\Omega$

ส่วนวงจรหารความถี่ขอใช้ IC เบอร์ 4024 ($Q6 = 1/64$)



รูปที่ 3.18 แสดงวงจร Clock Recovery

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

โครงสร้างและหลักการทำงานของ การสื่อสารแบบไร้สาย


4.1 โครงสร้างของระบบ

โครงสร้างของการสื่อสารข้อมูลผ่านคลื่นวิทยุจะแยกเป็น 4 ภาค

1. ภาคส่ง
2. ภาครับ
3. ภาคมอดูเลท
4. ภาคดีมอดูเลท

ภาคส่ง


วงจรในภาคส่งจะประกอบด้วยส่วนสังเคราะห์ความถี่และมอดูเลทสัญญาณแบบ FSK, ส่วนทวีความถี่, ส่วนขยายกำลัง RF ย่านความถี่สูง ดังรูปที่ 4.1



รูปที่ 4.1 Block Diagram ของภาคส่ง

ภาครับ


วงจรในภาครับจะประกอบด้วย ส่วนปริแอมป์, ส่วนสังเคราะห์ความถี่, วงจรรับ FM ดังรูป 4.2



รูปที่ 4.2 แสดง Block Diagram ของภาคส่ง

ภาคมอดูเลเตอร์

วงจรส่วนมอดูเลเตอร์ จะทำหน้าที่มอดูเลตสัญญาณ Digital ที่รับมาโดยมีการมอดูเลตสัญญาณแบบ FSK (Frequency Shiftkeying) ซึ่งสัญญาณที่ได้จะอยู่ในรูปของสัญญาณวิทยุก่อนที่จะทำการมอดูเลตแบบ FM ในภาคส่ง เพื่อออกอากาศต่อไปสำหรับภาคมอดูเลเตอร์ได้แสดงไว้ดังรูป 4.3




รูปที่ 4.3 แสดงสัญญาณที่ภาคมอดูเลเตอร์

ภาคคีมอดูเลเตอร์

ตัวนคีมอดูเลเตอร์จะเป็น FSK Demodulator ซึ่งได้แสดงไว้ดังรูปที่ 4.4


สัญญาณ FSK

สัญญาณดิจิทัล



รูปที่ 4.4 แสดงสัญญาณที่ภาคคีมอดูเลเตอร์

สำหรับ โครงสร้างทั้งหมดของการสื่อสารข้อมูลผ่านคลื่นวิทยุได้แสดงไว้ดังรูปที่ 4.5



รูปที่ 4.5 แสดง โครงสร้างการสื่อสารข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรส่งคลื่นวิทยุ

ในภาคส่งคลื่นวิทยุนี้เราใช้ไอซีของ โมโตโรล่าเบอร์ MC2833 ซึ่งเป็น ไอซีที่ใช้แหล่งจ่ายไฟเพียง 2.8 -9 V กินกระแสไฟต่ำ ใช้ในระบบการส่งความถี่ในย่าน FM ใช้อุปกรณ์เพิ่มเติมเพียงเล็กน้อย ทำให้โอกาสของการเกิดสัญญาณรบกวนมีน้อยลง เนื่องจากวงจรส่วนสำคัญๆ ถูกบรรจุอยู่ในไอซีแล้ว

วงจรส่วนสำคัญในไอซีแบ่งได้เป็น 4 ส่วนใหญ่ๆ คือ

1. ส่วนขยายสัญญาณข้อมูลเข้า ทำหน้าที่ขยายสัญญาณเข้าให้อยู่ในระดับที่จะสามารถมอดูเลตสัญญาณได้ ในวงจรจะมีออปแอมป์ทำหน้าที่ขยายสัญญาณ อินพุตที่มีขนาดเล็กให้มีขนาดที่จะมอดูเลตได้ (ขา 4 และ 5) ถ้าสัญญาณอินพุตมีขนาดใหญ่อยู่แล้วก็ไม่จำเป็นต้องใช้ส่วนนี้
2. ส่วนกำเนิดสัญญาณความถี่วิทยุพื้นฐาน (RF Oscillator) มีหน้าที่กำเนิดสัญญาณคลื่นวิทยุพื้นฐานให้กับวงจร เพื่อจะนำไปผ่านวงจรคูณความถี่สัญญาณให้มีความถี่ที่สูงขึ้น (ขา 15 และ 16)
3. ส่วนมอดูเลตสัญญาณอินพุตกับคลื่นพาหะ ทำหน้าที่มอดูเลตสัญญาณอินพุตที่เข้ามา (ขา 3) โดยการเปลี่ยนค่ารีแอกแตนซ์ของวงจรซึ่งทำให้คริสตอลกำเนิดความถี่เบี่ยงเบนจากเดิมตามสัญญาณอินพุต
4. ส่วนขยายความถี่สัญญาณวิทยุ RF ทำหน้าที่เพิ่มความถี่ที่ผ่านการมอดูเลตแล้ว คือสัญญาณที่ออกมาจาก RF Oscillator โดยในวงจรจะมีวงจรขยายสัญญาณ 3 วงจร โดยการเลือกค่า LC ที่เหมาะสมจะทำให้เกิดการเรโซแนนซ์ขึ้นทำให้เกิดการขยายสัญญาณวิทยุที่ความถี่ที่ต้องการได้


หลักการทำงานของวงจร

การทำงานของวงจร คือ ในขั้นแรกนั้นสัญญาณอินพุตจะเข้ามาที่ขา 5 และจะถูกขยายสัญญาณออกที่ขา 4 จากนั้นสัญญาณที่ได้จะถูกส่งไปมอดูเลตเข้าที่ขา 3 ของไอซี สัญญาณจากขา 3 นี้จะถูกส่งเข้าไปมอดูเลตเข้ากับความถี่พื้นฐานที่สร้างขึ้นคือ 16.625 MHz โดยมีส่วนมอดูเลตทำหน้าที่นี้โดยค่าความถี่เบี่ยงเบนของสัญญาณอินพุตจะมีผลให้ค่ารีแอกแตนซ์ของวงจรมีค่าเบี่ยงเบนตามไปด้วยซึ่งส่งผลให้เกิดการมอดูเลตกับสัญญาณความถี่พื้นฐานที่สร้างขึ้นที่ขา 1 ทำให้ได้คลื่นวิทยุ RF ที่มอดูเลตแล้ว โดยมีสัญญาณพาหะ 16.625 MHz เป็นคลื่นพาหะ หลังจากนั้นสัญญาณที่ถูกมอดูเลตแล้วจะถูกคูณความถี่ 3 เท่าแล้วออกมาที่ขา 14 ของไอซี ซึ่งจะได้ความถี่ในขณะนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

49.875 MHz จากนั้นสัญญาณที่ได้จะถูกนำไปผ่านทรานซิสเตอร์อีกสองตัว ที่ถูกจัดทำหน้าที่ขยายสัญญาณที่ความถี่นี้ให้มีความถี่ส่งมากขึ้น สัญญาณที่ได้ที่ขา 8 จะมีกำลังส่งที่ 10 dB ที่แรงดันไฟเลี้ยง 5 V และมีเอาต์พุตอิมพีแดนซ์เท่ากับ 50 โอห์ม



รูปที่ 4.6 วงจรส่งคลื่นวิทยุ FM ความถี่ 50 MHz (MC 2833)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรเครื่องรับวิทยุแบบ FSK

ปัญหาสำคัญในการทำงานของภาครับก็คือ การทำภาคโลคอลลอสซิทเลเตอร์ที่มีเสถียรภาพดีๆ โดยรวมทั้งภาคขยายสัญญาณที่ดีพอควร เพื่อความสะดวกจึงใช้ ไอซีเบอร์ MC3362 ซึ่งมีสวอนต่างๆ ของวงจรเกือบทั้งหมด ต่ออุปกรณ์ภายนอกอีกไม่มากก็สามารถทำงานได้แล้ว และยังมีเสถียรภาพที่ดีกว่าการนำอุปกรณ์เป็นตัวๆ มาต่อเป็นวงจรทั้งหมด

หลักการทำงานของวงจร


สัญญาณจากสายอากาศ 49.875 MHz จะผ่านวงจรแมชชิงอิมพีแดนซ์ ผ่านเข้ามาที่ขา 1 ของ ไอซีเพื่อเป็นการมิกซ์ครั้งที่ 1 กับความถี่โลคอลลอสซิทเลเตอร์ชุดที่ 1 โดยความถี่โลคอลลอสซิทเลเตอร์ชุดที่ 1 นี้ จะควบคุมโดยการปรับแรงดันที่จ่ายให้ภาคกำเนิดความถี่ควบคุมด้วยแรงดันภายในตัวไอซี โดยมีขดลวด 0.41 μH และตัวเก็บประจุ 33 pF เป็นเรโซแนนซ์แทงค์ ซึ่งจะทำงานที่ความถี่ 39.175 MHz (วัดที่ขา 22)

ความถี่ที่ได้จากการมิกซ์ครั้งที่ 1 คือ 10.7 MHz จะออกมาที่ขา 19 และผ่านตัวกรองความถี่โดยใช้เซรามิกฟิลเตอร์ CRF2 ขนาด 10.7 MHz แล้วจึงป้อนกลับเข้าที่ตัวไอซี อีกครั้งหนึ่ง ทางขา 18 และ 17 เพื่อทำการมิกซ์ครั้งที่ 2

วงจรโลคอลลอสซิทเลเตอร์ชุดที่ 2 ใช้คริสตอลความถี่ 10.245 MHz เป็นตัวกำเนิดความถี่ป้อนเข้าที่ขา 3 และขา 4 เพื่อทำการมิกซ์กับความถี่ 10.7 MHz ได้ความถี่ 455 kHz ออกมาที่ขา 5 ผ่านเซรามิกฟิลเตอร์ 455 kHz ป้อนกลับเข้าที่ขา 7 เพื่อป้อนเป็นภาคลิมิเตอร์และดีเทคเตอร์ต่อไป

ตัวต้านทานปรับค่าได้ 100 k ต่ออยู่ที่ขา 10 อันเป็นจุดตรวจสอบระดับสัญญาณทำหน้าที่เป็นตัวสแตบลิส์ คือ จะให้สัญญาณเป็น Hi ออกมาที่ขา 11 หากตรวจจับคลื่นพาหะไม่ได้

การดีเทคระบบเอฟเอ็มของ MC3362 เป็นแบบควอดคราเจอร์ดีเทคเตอร์ มีขดลวด LC Resonator เป็นคิสคริเมินเตอร์ที่ความถี่ 455 kHz (ซึ่งใช้หม้อแปลง IF ของวิทยุเอเอ็มธรรมดาที่มีแกนปรับสปีด) เอาท์พุทที่เป็นสัญญาณความถี่เสียงจะได้ออกมาที่ ขา 13 ผ่านตัวเก็บประจุ 0.001 μH แล้วป้อนกลับเข้า 14 เพื่อเข้าวงจรดีเทคเตอร์แบบ FSK ซึ่งอยู่ภายใน IC ได้เอาท์พุทออกมาที่ ขา 15 เป็นข้อมูลดิจิตอลที่ส่งมากับคลื่นวิทยุเพื่อใช้งานต่อไป



รูปที่ 4.7 วงจรภาครับวิทยุแบบ FSK (MC 3362)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การควบคุมมอเตอร์กระแสตรง (DC Motor Control)

สำหรับโครงการนี้จะใช้มอเตอร์กระแสตรงในการขับเคลื่อนตัวรถเพราะมอเตอร์กระแสตรงสามารถควบคุมได้ง่าย ให้แรงบิดสูง และสามารถหาซื้อได้ง่าย

5.1 โครงสร้างของมอเตอร์กระแสตรง (DC Motor Structure)


โครงสร้างของมอเตอร์กระแสตรงโดยพื้นฐานจะประกอบด้วยขดลวดสร้างสนามแม่เหล็ก (Field winding) และขดลวด Armature โดยขดสร้างสนามอยู่ที่ตัว Stator และ ขด Armature จะอยู่ที่ตัว Rotor ของตัวมอเตอร์ ดังรูปที่ 5.1



รูปที่ 5.1 โครงสร้างพื้นฐานของมอเตอร์กระแสตรง

แต่โครงสร้างของมอเตอร์ที่ใช้จริงในโครงการนี้ ขดลวดที่สร้างสนามจะถูกเปลี่ยนเป็นแม่เหล็กถาวร โดยจะสร้างสนามแม่เหล็กที่มีค่าคงที่ตลอดเวลา ดังนั้นการควบคุมมอเตอร์ชนิดนี้จึงสามารถควบคุมค่าแรงดัน (V_t) และกระแส (I_a) ได้เท่านั้น โดยความเร็วของมอเตอร์สามารถควบคุมได้จากแรงดัน (V_t) ของมอเตอร์ โดยความสัมพันธ์ระหว่างความเร็วรอบ (ω_m), ค่าแรงดัน (V_t), กระแส (I_a) และแรงบิด (T) แสดงได้ดังรูปที่ 5.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2 กราฟความสัมพันธ์ระหว่าง ω_m , V_t , I_a และ T

ซึ่งความสัมพันธ์ระหว่าง ω_m , V_t , I_a และ T สามารถเขียนได้ คือ [1]

$$E_a = K_a \phi \omega_m = V_t - I_a R_a \quad \text{5.1}$$

$$T = K_a \phi I_a \quad \text{5.2}$$

ดังนั้นสมการความเร็วคือ

$$\omega_m = \frac{V_t - I_a R_a}{K_a \phi} = \frac{V_t}{K_a \phi} - \frac{R_a}{(K_a \phi)^2} T \quad \text{5.3}$$

โดยที่

E_a คือ แรงดันเหนี่ยวนำย้อนกลับ (back electromotive force (emf))

K_a คือ ค่าคงที่ขึ้นอยู่กับกาสร้างมอเตอร์แต่ละตัว

ϕ คือ เส้นแรงแม่เหล็กที่เกิดจากสนามแม่เหล็ก

ω_m คือ ความเร็วรอบของมอเตอร์

I_a คือ กระแสที่ไหลเข้ามอเตอร์

V_t คือ แรงดันที่ขั้วมอเตอร์

R_a คือ ความต้านทานของขดลวด armature


T คือ ค่าแรงบิดของมอเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจะเห็นได้ชัดว่า ถ้าแรงดันที่ขั้วมอเตอร์ (V_t) เพิ่มขึ้น จะทำให้ความเร็วเพิ่มขึ้นและถ้า หากโหลดเพิ่มขึ้น (แรงบิดเพิ่มขึ้น) มอเตอร์จะกินกระแสมากขึ้น ความเร็วของมอเตอร์จะลดลง ประสิทธิภาพของมอเตอร์ที่ใช้ สามารถวัดได้จากกำลังทางกลที่ได้รับ และกำลังงานของไฟฟ้าที่ให้ โดย

$$\begin{aligned} \text{กำลังกลที่ได้รับ } (P_m) & : P_m = T\omega_m \\ \text{กำลังไฟฟ้าที่ให้ } (P_e) & : P_e = V_t I_a \end{aligned}$$

การสูญเสียที่เกิดขึ้น จะเกิดขึ้นที่ความต้านทานของขด Armature ซึ่งมีค่าเท่ากับ $(I_a)^2 R_a$, การสูญเสียที่เกิดจากความต้านทานการแปรงถ่าน (Brush) ซึ่งเท่ากับ $(I_a)^2 R_{brush}$ และการสูญเสียที่เกิดจากแรงเสียดทานที่ค้ำ Bearing ($P_{rotational}$) และ ซึ่งสามารถแสดงได้ดังรูปที่ 5.3



รูปที่ 5.3 กำลังงานที่สูญเสียในมอเตอร์กระแสตรง

ประสิทธิภาพของมอเตอร์ คือ


$$Efficiency = \frac{P_{out}}{P_{in}} \times 100\% \quad \text{_____ 5.4a}$$

$$= \frac{T\omega_m}{V_t I_a} \times 100\% \quad \text{_____ 5.4b}$$


$$= \frac{V_t I_a - Losses}{V_t I_a} \times 100\% \quad \text{_____ 5.4c}$$

5.2 วงจรขับและวงจรป้องกัน (Drive and Protection Circuit)


การควบคุมความเร็วของมอเตอร์กระแสตรงสามารถทำได้โดยการปรับค่าระดับแรงดัน V_t ให้มีค่าต่างๆ กัน โดยใช้แหล่งจ่ายแรงดันที่ปรับค่าได้ (รูปที่ 5.4(a)) โดยการเพิ่มค่า R_s (รูปที่ 5.4(b)) หรือใช้วงจร switching (รูปที่ 5.4(c)) มาช่วยในการควบคุมค่าเฉลี่ยของแรงดัน V_t ซึ่งเป็นวิธีที่นิยมกันมาก ซึ่งการควบคุมโดยอาศัยวงจร switching จะใช้อุปกรณ์สารกึ่งตัวนำมาใช้ในการสวิตช์



รูปที่ 5.4(a)



รูปที่ 5.4(b)




รูปที่ 5.4(c)


รูปที่ 5.4 การควบคุมความเร็วของมอเตอร์ โดยการใช้แหล่งจ่ายแรงดันปรับค่าได้ (5.4(a)) , การปรับค่า R_s (5.4(b)) และการใช้วงจร switching (5.4(c))

หลักการการทำงานพื้นฐานก็คือ ถ้าหากสัญญาณรูปคลื่นสี่เหลี่ยมที่มี duty Cycle ไม่เท่ากัน จะทำให้ ค่า Effective Value (RMS) และค่าเฉลี่ย ของสัญญาณ ไม่เท่ากันด้วย

วงจร switching ที่สามารถใช้ควบคุมมอเตอร์กระแสตรงที่หลากหลายมาก เช่น วงจร Chopper (DC-to-DC converter) วงจร Inverter (DC-to-AC converter) ดังรูปที่ 5.5



รูปที่ 5.5(a)



รูปที่ 5.5(b)


รูปที่ 5.5 วงจร DC-to-DC Converter (5.5(a)) และวงจร DC-to-AC Converter (5.5(b))

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในวงจรรูปที่ 5.5(a) เป็นวงจร Chopper ที่ทำการ chop สัญญาณ DC ให้เป็นสัญญาณ รูปคลื่น ต่ำเหลี่ยมที่มี Duty Cycle ไม่เท่ากัน โดย การควบคุมการทำงานของสวิตช์ซึ่งก็คืออุปกรณ์สารกึ่งตัวนำ ซึ่งอาจเป็นไปได้อีกทั้ง ทรานซิสเตอร์ SCR MOSFET ฯลฯ

การทำงานของวงจรจะเริ่มจากถ้ามอเตอร์เปิด (ทรานซิสเตอร์ turn on) จะทำให้ไดโอดถูก reverse bias กระแสก็จะไหลผ่านมอเตอร์ แต่ถ้าหากสวิตช์เปิด(ทรานซิสเตอร์ turn off) จะทำให้มอเตอร์ที่มีคุณสมบัติเป็นตัวเหนี่ยวนำจะสร้าง back emf ซึ่งจะทำให้มีกระแสไหลผ่านมอเตอร์ในทิศทางเดิมโดยไหลผ่านไดโอดซึ่งขณะนี้จะถูก forward bias เนื่องจากผลของ back emf ซึ่งไดโอดนี้จะถูกเรียกว่าเป็น Freewheeling diode ซึ่งจะช่วยป้องกันอุปกรณ์ switching ไม่ให้เสียหายเนื่องจากผลของ back emf [2,3]

วงจรในรูป 5.5(b) เป็นวงจร inverter แบบ full bridge การควบคุมการไหลของกระแสที่ผ่านโหลดและทิศทางที่คร่อมโหลดสามารถทำได้ในทิศทางที่ต่าง ๆ กัน คือ เป็น 4-Quadrant [3] ซึ่งถ้าหากโหลดเป็นตัวมอเตอร์ที่กระแสตรงก็สามารถจะหมุนกลับทิศทางได้โดยการควบคุมกระแสและทิศทางที่ตัวมอเตอร์ ซึ่งถ้าทรานซิสเตอร์ Q1 และ Q2 จะทำงานพร้อมกันกระแสและทิศทางก็จะมีทิศทางบวก แต่ถ้า Q3 และ Q4 ทำงานพร้อมกัน กระแสและทิศทางก็จะมีทิศทางลบ ส่วนไดโอด D1-D4 ทำหน้าที่เป็น Free Wheeling Diode ซึ่งจะป้องกันทรานซิสเตอร์ไม่ให้เกิดความเสียหายในขณะที่ Turn off [2,3]



รูปที่ 5.6 วงจรป้องกันขณะ turn on (5.6(a)) , ขณะ turn off (5.6(b)) , วงจรที่ปรับปรุงให้มีการป้องกันทั้ง turn on และ turn off (5.6(c)) และ วงจรป้องกันของวงจรแบบ bridge (5.6(d))

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การป้องกันความเสียหายของทรานซิสเตอร์ขณะที่ Turn off และ Turn on นั้นมีหลายรูปแบบ [2] ดังรูปที่ 5.6 ซึ่งการใช้งานจริงอาจไม่จำเป็นจะต้องใช้การป้องกันมากนัก ถ้าหากใช้งานด้านอิเล็กทรอนิกส์เล็ก ๆ สำหรับการดำเนินงานของวงจรป้องกัน , การคำนวณและออกแบบสามารถอ่านเพิ่มได้ที่หนังสืออ้างอิง[2]และ[3]

5.3 โครงงานและการออกแบบ

สำหรับโครงงานนี้ใช้มอเตอร์กระแสตรงขนาด 24 V จำนวน 2 ตัวในการขับเคลื่อนตัวรถ คุณลักษณะของตัวมอเตอร์ทั้งสอง คือ

แรงดัน	: 24 V
ค่าความต้านทาน Armature	: 6Ω
กระแสสูงสุด	: 4 A
กระแสขณะเริ่มหมุน	: 2.3 A (ที่ความเร็วรอบสูงสุด)
อัตราการกินกระแสยังไม่ได้รับโหลด	: 1.3 A (ที่ความเร็วรอบสูงสุด)



การควบคุมมอเตอร์ทั้งสองตัวจะใช้วงจร Full bridge inverter โดยจะควบคุมมอเตอร์ทั้งสองให้สามารถหมุนในทิศทางทวนเข็มนาฬิกาและหมุนที่ความเร็วรอบต่าง ๆ กัน โดยการควบคุมความเร็วจะใช้ควบคุม duty cycle ของสัญญาณ input ซึ่งก็คือการควบคุมโดย Pulse width modulation (PWM) หลักการสร้างสัญญาณ PWM แสดงได้ดังรูปที่ 5.7



รูปที่ 5.7 วงจรสร้างสัญญาณ Pulse Width Modulation

การสร้างสัญญาณ PWM สามารถทำได้โดยการใช้ comparator เปรียบเทียบแรงดันอ้างอิง ซึ่งเป็นสัญญาณรูปสามเหลี่ยม (หรือสัญญาณฟันเลื่อย) กับสัญญาณ input ซึ่งเป็นสัญญาณที่ต้องการ modulate ซึ่งถ้าหากสัญญาณ input มีค่ามาก pulse ก็จะกว้างไปด้วย โดยความถี่ของ pulse ที่ได้จะเท่ากับความถี่ของสัญญาณรูปสามเหลี่ยม (ซึ่งเป็นสัญญาณ carrier) วงจรสร้างสัญญาณรูป

สามเหลี่ยมแสดงดังรูปที่ 5.8(a) ซึ่งวงจรนี้จะให้สัญญาณรูปสามเหลี่ยมที่ตำแหน่ง V_A และสัญญาณจะเป็นบวกเท่านั้น



รูปที่ 5.8 วงจรสร้างสัญญาณรูปสามเหลี่ยม


ค่าแรงดันสูงสุดของสัญญาณคือ[4]

$$V_{UT} = \frac{-V_{sat} + V_{Diode}}{p}$$

และความถี่ที่ได้จะมีค่าประมาณ

$$f \cong \frac{P}{2R_1C}$$

สำหรับวงจรขับเคลื่อนมอเตอร์กระแสตรงคือวงจรในรูปที่ 5.9 ซึ่งเป็นวงจร Full bridge inverter โดยการใช้งานจะให้มอเตอร์ทำงานใน Quadrant ที่ 1 กับ 4 คือแรงดันเป็นบวก , กระแสเป็นบวก และแรงดันเป็นลบ , กระแสเป็นลบ




รูปที่ 5.9 วงจรขับมอเตอร์กระแสตรงแบบ Full bridge inverter

การทำงานของวงจรเริ่มจากในกรณีที่ทรานซิสเตอร์ตัวที่ 1,2,3 และ 4,5,6 turn on และทรานซิสเตอร์ตัวที่ 7,8,9 และ 10,11,12 turn off มอเตอร์จะได้รับแรงดันและกระแสเป็นบวก ทำให้มอเตอร์หมุนไปยังทิศทางหนึ่ง แต่ถ้าสลับการทำงานของทรานซิสเตอร์ให้ตัวที่ 1,2,3 และ 4,5,6 turn off และตัวที่ 7,8,9 และ 10,11,12 turn on จะทำให้แรงดันและกระแสของมอเตอร์เป็นลบ มอเตอร์ก็จะหมุนกลับทิศทาง ดังสัญญาณที่ ขา Base ของทรานซิสเตอร์ตัวที่ 1 กับ 4 และ ตัวที่ 7 กับ 10 เป็นสัญญาณเดียวกัน คือ FW และ RW ตามลำดับ แต่สัญญาณทั้งสองจะเข้ามาพร้อมกันไม่ได้ โดยเด็ดขาด มิฉะนั้นจะเกิดการลัดวงจรได้

ส่วน ไดโอด D1-D4 ก็คือ Freewheeling diode และตัวเก็บประจุจะช่วยให้การ Switch ของทรานซิสเตอร์ ขณะ Turn off ดีขึ้น และลดปัญหาการรบกวนเนื่องจาก EMI และทำให้เสถียรภาพการทำงานดีขึ้น ซึ่งค่าของตัวเก็บประจุได้ถูกเลือกมาแล้วจากการวัดและทดลองหลายครั้ง จนได้ค่าที่เหมาะสม


สัญญาณ FW และ RW ก็คือสัญญาณที่จะควบคุมให้มอเตอร์หมุนทวนเข็มนาฬิกา - ตามเข็มนาฬิกา ตามลำดับ ซึ่งเป็นสัญญาณที่ถูก modulate เป็นสัญญาณ PWM มาแล้วโดยใช้วงจรในรูปที่ 5.10 จะทำให้สัญญาณ PWM ออกเป็น FW และ RW ไม่พร้อมกันได้ โดยการใช้ AND gate และสัญญาณที่มาควบคุมดังรูป ซึ่งถ้าหากสัญญาณควบคุมเป็น Logic 1 สัญญาณ PWM ก็จะถูกส่งออกไปได้ แต่ถ้าเป็น Logic 0 สัญญาณก็จะเป็น 0 หรือ ไม่มีสัญญาณออกไป



รูปที่ 5.10 วงจรควบคุมการทำงานของมอเตอร์

วงจรในส่วนจับมอเตอร์ จะถูกแยกออกจากวงจรส่วนควบคุมโดยการใช้ opto-isolator ดังรูปที่ 5.10 ทั้งนี้เพื่อลดปัญหาของ EMI และ transient ซึ่งจะรบกวนวงจรส่วนควบคุมได้ง่ายหากไม่มีการแยกวงจรทั้งสองส่วนออกจากกัน ส่วนวงจร Schmitt trigger จะทำหน้าที่ปรับแต่งสัญญาณที่ได้จาก opto-isolator ให้มีช่วงเวลา rise time และ fall time ลดลง เพราะว่าสัญญาณ output จาก opto-isolator มี delay (rise time และ fall time) มาก ซึ่งจะส่งผลให้การ สวิตซ์ของทรานซิสเตอร์ไม่ดี

5.4 การประมวลสัญญาณ Input เพื่อสร้างสัญญาณควบคุมมอเตอร์




รูปที่ 5.11 Block diagram วงจรประมวลผลสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบการประมวลผลสัญญาณส่วนหลักแสดงดังรูปที่ 5.11 สัญญาณ input ที่รับเข้ามาจะเป็น ดิจิตอล 8 บิต ซึ่งได้จากระบบ TDMA จะถูกแปลงสัญญาณเป็น analog โดยการใช่วงจร R-2R digital-to-analog converter [4,5] (ดูรูปภาคผนวก ก.)

เนื่องจากสัญญาณที่ได้จาก joystick มีค่าต่อเนื่อง 0-5 V ดังนั้น ค่า ดิจิตอลที่ส่งมาจึงมีค่า OOH-FFH ซึ่งเป็นค่าเมื่อโยกไปข้างหลังและข้างหน้าสุดตามลำดับ และถ้าหากโยกซ้ายสุด-โยกขวาสุด ค่าที่ได้จะเป็น FFH-OOH ตามลำดับ โดยสัญญาณ โยกหน้า-หลัง จะออกที่ channel 1 และสัญญาณ โยกซ้าย-ขวาจะออกที่ channel 2

ดังนั้นค่าที่ได้จาก joystick ทั้ง 2 channel ในขณะที่ไม่มีการบังคับ จะมีค่าอยู่กึ่งกลางระหว่าง OHH-FFH ซึ่งจะมีค่าที่ไม่แน่นอนและทำให้เกิด error ได้หากไม่มีการเลือกช่วงของสัญญาณ input ที่เข้ามา โดยการเลือกช่วง Input ที่จะนำมาใช้งานเป็นดังรูปที่ 5.12




รูปที่ 5.12 การแบ่งช่วงสัญญาณ input เพื่อเลือกนำไปใช้งาน

การเลือกช่วงของ input ทำได้โดยหลังจากที่แปลงสัญญาณเป็น analog แล้วจะนำไปเปรียบเทียบกับวงจรถ่ายแปลงที่มีระดับแรงดันอ้างอิงเป็น ref 1, ref 2, ref 3 และ ref 4 (รูปที่ 5.13) โดยจากรูปที่ 5.12 ถ้าหาก input channel 1 มากกว่า ref 1 จะให้รถเดินหน้า ถ้าน้อยกว่า ref 2 ให้รถเดินหลัง


และสำหรับ input channel 2 ถ้าหากมากกว่า ref 3 ให้รลเขียวซ้าย และถ้าน้อยกว่า ref 4 ให้รลเขียวขวา

สัญญาณที่ได้จาก comparator ทั้ง 4 ตัวนี้ จะถูกนำไปใช้ในการแสดงสถานะของรลและควบคุมวงจร logic เพื่อให้การควบคุมรลเป็นไปตามต้องการ ซึ่งแสดงในรูปที่ 5.13



รูปที่ 5.13 การใช้วงจร comparator เปรียบเทียบแรงดัน input กับแรงดันอ้างอิง


จากรูปที่ 5.13 ระดับแรงดันอ้างอิงทั้ง 4 นี้ ยังใช้เป็นตัวเปรียบเทียบกับInput เพื่อควบคุมความเร็วของรลและควบคุมการเลี้ยวของรลอีก ซึ่งจะใช้วงจร Differential amplifier ดังรูปที่ 5.14



รูปที่ 5.14 การดูความแตกต่างของ input กับแรงดันอ้างอิงโดยใช้ Differential Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแหล่งอื่นและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณถูกเปรียบเทียบกับแรงดันอ้างอิงว่ามีความแตกต่างจากกันมากน้อยเพียงใดซึ่งถ้าหากมี Input ที่ ขาบวมมากกว่า Input ที่ขาลบ output จาก differential amplifier จะเป็นบวกและถ้าหาก Input ที่ขาบวมน้อยกว่า input ที่ขาลบสัญญาณ output จาก differential amplifier ก็จะเป็นลบ ดังนั้นการตั้งแรงดันอ้างอิงจึงต้องดู polarity ของ output ด้วย แต่ในที่นี้มีการตั้งไว้ให้ output เป็นบวกทั้งหมดเพื่อให้การควบคุมเป็นไปดังรูปที่ 5.12 โดย ref 1,ref3 จะถูกตั้งไว้ที่ขา input ลบของ differential amplifier และ ref 2,ref4 จะถูกตั้งไว้ที่ขา input บวก ของ differential amplifier สัญญาณความแตกต่างระหว่าง input กับแรงดันอ้างอิง(ที่จะต้องใช้) จะออกมาเป็นบวกทั้งหมดและสัญญาณที่ไม่ได้ใช้ (output เป็นลบ) ก็จะถูกตัดทิ้งไป โดยใช้วงจร precision rectifier ซึ่งจะ rectifier สัญญาณ input ที่เป็นบวกให้ออกมาได้ แต่สัญญาณ input ที่เป็นลบ จะถูกตัดทิ้งไป แต่ output ที่ได้จะเป็นสัญญาณลบ [4] ดังรูปที่ 5.15



รูปที่ 5.15(a) วงจร

รูปที่ 5.15(b) Transfer characteristic


รูปที่ 5.15 วงจร precision rectifier

การทำงานของวงจรจะแตกต่างจากการใช้ diode rectify ธรรมดา เพราะ ไดโอดมี forward bias voltage ซึ่งจะทำให้สัญญาณ output ต่างจาก input ประมาณ 0.6–0.7 V แต่วงจร precision rectifier จะให้ transfer characteristic ที่ตัดจุดกำเนิดพอดี (รูปที่ 5.15(b)) และสามารถปรับความชันหรืออัตราขยายได้ นั่นคือถ้า input มากกว่า 0 V. สัญญาณ output ก็จะมีรูปร่างเหมือนกับ input และสามารถถูกขยายด้วยอัตราขยายได้ โดยอัตราขยายมีค่าเท่ากับ[4]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{V_{out}}{V_{in}} = -\frac{R_f}{R_a}$$

จากรูปที่ 5.11 สัญญาณที่ได้จาก ส่วน differential amplifier และ rectifier จะถูกนำมา รวมกันโดยใช้วงจร inverting summing amplifier ดังรูปที่ 5.16 output ที่ได้จะเป็นบวกและถูก ใช้เป็นสัญญาณ input ของวงจร สร้างสัญญาณ PWM ต่อไป ส่วน inverting summing amplifier อีกตัวนั้น เป็นตัวที่ใช้ในการควบคุมแบบลูปปิด (Closed Loop Control) ซึ่งจะได้กล่าวในหัวข้อถัด ไป



รูปที่ 5.16 วงจร inverting summing amplifier

จากรูปที่ 5.16 จะเห็น ได้ว่าสัญญาณ output ที่ได้เป็นผลบวกของ 3 สัญญาณมารวมกันคือ

$$\text{สำหรับมอเตอร์ตัวซ้าย : } V_{LM} = FW + RW + TURNR$$


$$\text{สำหรับมอเตอร์ตัวขวา : } V_{RM} = FW + RW + TURNL$$

การควบคุมมอเตอร์ทั้ง 2 ตัวในขณะที่มีการเลี้ยวแสดงได้ดังตารางที่ 5.1 เช่น กรณีเลี้ยวซ้าย สัญญาณที่ได้จาก channel 2 จะมีสัญญาณ TURNL เท่านั้น โดยสัญญาณ TURNR เป็น 0 ซึ่งจะทำให้มอเตอร์ตัวขวาหมุนเร็วกว่าตัวซ้าย ขณะเดียวกัน มอเตอร์ตัวซ้ายจะหมุนกลับทิศทางที่เป็นอยู่ เดิม (จากเดินหน้าเป็นถอยหลัง/จากถอยหลังเป็นเดินหน้า) แต่ความเร็วยังคงน้อยกว่ามอเตอร์ตัวขวา ซึ่งจะทำให้รถเลี้ยวได้เร็วขึ้นและรัศมีความโค้งในการเลี้ยวจะแคบลง จะเห็นได้ว่าการควบคุมให้รถ เดินหน้าถอยหลังสัญญาณที่ได้จะมีเพียงตัวใดตัวหนึ่งเท่านั้น ส่วนอีกอันจะเป็นศูนย์ เช่น ถ้าหาก ควบคุมให้เดินหน้า สัญญาณ RW จะเท่ากับ 0 และสัญญาณ FW จะมีค่ามาก-น้อยตามการบังคับ ซึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเป็นตัวกำหนดความเร็วของรถ(มอเตอร์ทั้ง 2 ตัว) ถ้ามีการโยกไปข้างหน้ามากสัญญาณ FW ก็จะมีมาก และ ความเร็วของรถก็จะมากขึ้นด้วย

การควบคุมมอเตอร์ให้มีการหมุนกลับทิศทางในขณะเลี้ยว สามารถทำได้โดยการใช้สัญญาณจาก comparator ดังรูปที่ 5.17



5.17a รูปวงจร

5.17b รูปคลื่นสัญญาณที่จุดต่าง ๆ

รูปที่ 5.17 การสร้างสัญญาณให้มอเตอร์หมุนกลับทางขณะเลี้ยว

ในภาวะปกติที่ไม่มี การเลี้ยวสัญญาณ FW และ RW จะได้จาก comparator ของ input channel 1 โดย FW และ RW จะเป็น high ไม่พร้อมกัน กล่าวคือจากรูปที่ 12 FW จะเป็น high เมื่อ input มากกว่าแรงดัน ref 1 และ RW เป็น high เมื่อ input น้อยกว่าแรงดัน ref 2 และถ้าหากไม่มี การเลี้ยวสัญญาณ TURNR และ TURNL ก็จะเป็น low จะทำให้สัญญาณที่ output ของ Exclusive OR gate ตัวที่ 1,2 จะเป็นไปตาม FW และ RW ส่วนสัญญาณที่ output ของ Exclusive OR gate ตัวที่ 3 เป็น low

ถ้ามีการเลี้ยวสัญญาณ TURNL หรือ TURNR ก็จะเป็น high โดยจะไม่พร้อมกัน (การทำงานเช่นเดียวกับ FW และ RW) สมมติให้มีการเลี้ยวซ้ายดังนั้นสัญญาณ TURNL จะเป็น high และสัญญาณ TURNR จะยังคงเป็น low สัญญาณ TURNL จะถูกหน่วงเวลาโดยค่า RC-Time Constant ซึ่งมาจาก R, และ C, ดังรูปที่ 5.17 ซึ่งจะทำให้สามารถสร้างสัญญาณ pulse ที่ output ของ Exclusive OR gate ตัวที่ 3 ออกมา 1 ลูก ดังรูปที่ 5.17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยใช้ผลของ V_{IL} และ V_{IH} ของ gate แบบ TTL [6] ซึ่งกว่าที่ Exclusive OR gate จะตรวจสอบ logic high (หรือ logic low) ใ้ก็จะต้องใช้เวลาเท่ากับความกว้างของ Pulse นี้พอดี


การสร้าง pulse ขึ้นมานี้เพื่อใช้การลดความเร็วของมอเตอร์ตัวซ้ายลงจนเป็นเป็นศูนย์กลางก่อนที่จะมีการกลับทิศทางการหมุนของมอเตอร์ตัวซ้ายทั้งนี้เพื่อป้องกันการกระชากกระแสของมอเตอร์ ซึ่งอาจทำให้มอเตอร์เสียหายได้ แล้วความเร็วของมอเตอร์ตัวซ้ายก็จะเพิ่มขึ้นก็จะเพิ่มขึ้นหลังจากกลับทิศทางการหมุนแล้ว โดยการกลับทิศทางการหมุนจะเกิดขึ้นเมื่อ Exclusive OR gate ตัวที่ 1 และ ตัวที่ 2 รับรู้ logic high จากวงจร delay ซึ่งก็เป็นเวลาเดียวกับจุดสิ้นสุดของ pulse พอดี (ดังรูปที่ 5.17) ซึ่งจะทำให้สัญญาณ FW และ RW ถูกกลับ จาก high เป็น low แล้ว จาก low เป็น high ซึ่งจะทำให้มอเตอร์หมุนกลับกับทิศทางเดิม แล้วความเร็วของมอเตอร์ตัวซ้ายก็จะค่อย ๆ เพิ่มขึ้นด้านค่า R_2C_2 -time constant จนเท่ากับความเร็วก่อนแล้ว ดังรูปที่ 5.17 และเมื่อรถเลี้ยวไปแล้วจะกลับมาควบคุมไม่ให้มีการเลี้ยวอีกครั้ง มอเตอร์ตัวซ้ายที่มีการกลับทิศทางการหมุนในขณะเลี้ยวซ้ายก็จะกลับมาหมุนในทิศทางเดิม โดยจะมีสัญญาณ pulse ที่เกิดจากวงจรหน่วงเวลาอีก 1 ลูก เพื่อลดความเร็วของมอเตอร์ลงก่อนที่จะคืนสถานะของสัญญาณ FW และ RW ให้เป็นดังที่ก่อนจะมีการเลี้ยว ดังรูปที่ 5.17 ทิศทางและความเร็วของการหมุนของมอเตอร์ทั้ง 2 แสดงดังตารางที่ 5.1 ได้ดังนี้

ตารางที่ 5.1 การทำงานของมอเตอร์ขณะเลี้ยว

<p><u>ขณะที่เดินหน้าแล้วเลี้ยวซ้าย</u></p> <p>มอเตอร์ตัวขวาจะหมุนเดินหน้าและความเร็วเพิ่มขึ้นตามองศาการเลี้ยว</p> <p>มอเตอร์ตัวซ้ายหมุนถอยหลังและความเร็วเท่าเดิม</p>	<p><u>ขณะที่เดินหน้าแล้วเลี้ยวขวา</u></p> <p>มอเตอร์ตัวซ้ายจะหมุนเดินหน้าและความเร็วเพิ่มขึ้นตามองศาการเลี้ยว</p> <p>มอเตอร์ตัวขวาหมุนถอยหลังและความเร็วเท่าเดิม</p>
<p><u>ขณะที่ถอยหลังแล้วเลี้ยวซ้าย</u></p> <p>มอเตอร์ตัวขวาจะหมุนถอยหลังและความเร็วเพิ่มขึ้นตามองศาการเลี้ยว</p> <p>มอเตอร์ตัวซ้ายหมุนเดินหน้าและความเร็วเท่าเดิม</p>	<p><u>ขณะที่ถอยหลังแล้วเลี้ยวขวา</u></p> <p>มอเตอร์ตัวซ้ายจะหมุนถอยหลังและความเร็วเพิ่มขึ้นตามองศาการเลี้ยว</p> <p>มอเตอร์ตัวขวาหมุนเดินหน้าและความเร็วเท่าเดิม</p>

5.5 การควบคุมแบบลูปปิด (Close Loop Control)

เนื่องจากมอเตอร์ทั้ง 2 ตัวที่ใช้มีความไม่สมมาตรกัน คือความเร็วไม่เท่ากันขณะที่จ่าย Input ที่เป็นสัญญาณ PWM สัญญาณเดียวกัน ดังนั้นการควบคุมให้มอเตอร์ทั้ง 2 ตัวหมุนพร้อมกันจะต้องใช้การควบคุมแบบ close loop ที่สร้างขึ้นจะเป็น loop ที่ใช้การควบคุมมอเตอร์แต่ละตัวเองจะใช้ควบคุมมอเตอร์ทั้ง 2 ร่วมกัน ดังรูปที่ 5.18



รูปที่ 5.18 การควบคุมมอเตอร์แบบลูปปิด

encoder ที่ใช้จะ ใช้ที่แสง โดย output ที่ได้จะเป็นนาฬิกาที่มีความถี่มากขึ้นตามความเร็วของมอเตอร์

ในรูปที่ 5.18a สำหรับ Loop ที่ควบคุมมอเตอร์แต่ละตัวจะมีการควบคุมตลอดเวลาโดยสัญญาณที่ได้จาก encoder จะนำมาปรับแต่งโดยใช้วงจร Schmitt trigger แล้วถูกนำมาเข้าวงจรกับ Phase Lock Loop ซึ่งจะใช้ Voltage Controller Oscillator (VCO) แปลงแรงดัน input เป็นความถี่แล้วนำความถี่ที่ได้มาเปรียบเทียบกับสัญญาณจากตัว encoder แล้วจึงเข้าวงจรกรองความถี่ต่ำแล้วจึง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คูณด้วย -1 แล้วนำไปบวกกับ input ส่วน loop ที่ควบคุมร่วมกันจะมีขาที่ใช้การควบคุม output จาก encoder ซึ่ง loop นี้จะทำงานเฉพาะตอนที่ไม่มี การเชื่อมเท่านั้น โดยสัญญาณที่ได้จาก encoder ของมอเตอร์ทั้ง 2 ตัว จะถูกเปลี่ยนเป็นระดับแรงดัน โดยวงจร Frequency-to-Voltage Converter (F/V) แล้วจึงทำไปเปรียบเทียบกันโดยใช้วงจร differential amplifier แล้วจึงนำเข้ารวมกันกับ input ของมอเตอร์ทั้ง 2 ตัว ซึ่งจะเห็นได้ว่าจะคูณด้วย -1 และ $+1$ ซึ่งจะทำให้มอเตอร์มีการปรับตัวเข้าหากัน คือ ถ้า ความเร็วมอเตอร์ตัวที่ 1 มากกว่าตัวที่ 2 differential amplifier จะให้ output เป็นบวก ดังนั้น จะทำให้ input ของมอเตอร์ตัวที่ 1 ถูกลดลงในขณะที่ input มอเตอร์ตัวที่ 2 ถูกเพิ่มขึ้น โดยชดเชยกับการเพิ่มขึ้นของความเร็วมอเตอร์ตัวที่ 1 ทำให้มอเตอร์ทั้ง 2 มีการปรับความเร็วเข้ากันตลอดเวลาที่มีการเปลี่ยนแปลงความเร็ว ส่วนรูปที่ 5.18b การทำงานคล้ายรูปที่ 5.18a แต่เปลี่ยนจากการใช้วงจร phase lock loop มาใช้เป็นวงจร F/V ทั้งหมด


5.6 การควบคุมการเคลื่อนที่ของกล้อง

ในการควบคุมการเคลื่อนที่ของกล้องนั้นจะใช้ DC MOTOR ในการขับเคลื่อนทั้ง 2 แกน ควบคุมด้วยตัวต้านทานปรับค่าได้ 2 ตัว ตัวละแกน เนื่องจากค่าที่ส่งมานั้นเป็นค่าดิจิทัล จึงต้องทำการแปลงโดยใช้ DAC 0800 แปลงเป็นระดับแรงดัน 0-5 V แล้วแบ่งระดับแรงดันนั้นเป็น 2 ค่าที่ 2 V และ 3 V โดยใช้ COMPARATOR 2 ตัว ทำให้ ตัวต้านทานปรับค่าได้เปรียบเสมือนสวิตช์ 3 ระดับ กำหนดการหมุนของมอเตอร์โดย ถ้าค่าระดับแรงดัน มากกว่า 3 V ให้หมุน forward , มากกว่า 2 V แต่น้อยกว่า 3 V ให้ stop , น้อยกว่า 2 V ให้หมุน reward นำไปเขียนตาราง truth table ได้ดังนี้


กำหนดให้ ระดับแรงดัน 3 V เป็น A
ระดับแรงดัน 2 V เป็น B

A	B	Up	stop	Down
0	0	0	0	1
0	1	0	1	0
1	0	D	D	D
1	1	1	0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ตารางที่ 5.2 ตาราง truth table และ ตาราง K - MAP



รูปที่ 5.19 แสดงรูปวงจรที่ได้จาก K - MAP

ได้นำตัวต้านทานปรับค่าได้ มาใช้เป็นตัว feedback ตำแหน่งของก๊อกล้อกับมายังตัวควบคุม เพื่อไม่ให้เลยตำแหน่งที่ได้กำหนดไว้เนื่องจากปัญหาทางค่าน hardware ทำให้ต้องจำกัดการเคลื่อนที่ในแนวตั้ง ประมาณ 120 องศา และในแนวนอน 360 องศา ถ้าล้อหมุนไปถึงตำแหน่งที่กำหนดไว้จะสั่งให้มอเตอร์หยุด


ใช้วงจร drive motor แบบ bridge และแยก ground ด้วย opto isolater เพื่อเป็นการกำจัด noise ที่มาจากส่วนของวงจร drive motor แสดงรูปวงจรจริงในภาคผนวก

บทที่ 6

การควบคุม Stepping Motor

6.1 โครงสร้างของ Stepping Motor

Stepping Motor ที่ใช้เป็นชนิด Hybrid Stepping Motor ซึ่งมีโครงสร้างดังรูปที่ 6.1 โดยรูปที่ 6.1(a) จะเป็นภาพตัดขวางด้านที่ติดขนานกับแกนของมอเตอร์ และรูปที่ 6.1(b) จะเป็นภาพตัดขวางด้านที่ติดตั้งฉากกับแกนของ Rotor



รูปที่ 6.1 โครงสร้างของ Stepping Motor


โครงสร้างที่ตัว Stator จะประกอบด้วยขดลวด 2 Stacks คือ X กับ Y และแต่ละ Stacks จะประกอบด้วยขั้วแม่เหล็ก (pole) (ในรูปที่ 6.1(b) จะมี 8 poles) ซึ่งแต่ละขั้วจะมีขดลวดสนาม (Field Winding) พันอยู่รอบขั้วแม่เหล็กนี้ โดยการพันขดลวดแต่ละขดจะพันสลับขั้วโดยจะพันขั้วเว้นขั้ว ซึ่งจำนวนขดลวดจะมี 4 ขดคือ A+,A-,B+,B- ซึ่ง A+ กับ A- จะพันบนขั้วเดียวกันคือ พันอยู่บนขั้วที่ 1,3,5,7 และขด B+ กับ B- จะพันอยู่บนขั้ว 2,4,6,8 แต่ทิศทางการสร้างสนามแม่เหล็กของขั้ว A+ กับ A- จะตรงกันข้ามกัน (ทำนองเดียวกันกับ B+ กับ B-)

โครงสร้างของ Rotor จะมีแม่เหล็กอยู่ที่แกนของ Rotor ซึ่งจะทำหน้าที่ควบคุมทิศทางของสนามแม่เหล็กให้มีทิศทางเดียวกันตลอด คือจาก Stack Y มายัง Stack X ดังรูปที่ 6.1(a) และ

จำนวนซี่ฟันที่ตัว Rotor จะมีมากกว่าที่ตัว Stator ดังรูปที่ 6.1(b) ซึ่งจำนวนซี่ฟันตัว Rotor และ Stator จะเป็นตัวกำหนด Step Length ของมอเตอร์แต่ละตัว [7]

6.2 วงจรขับ Stepping motor และการควบคุม

Stepping motor ที่มีขายทั่วไปจะเป็น Hybrid Stepping Motor ซึ่งจะมีสายขดลวดภายในค่อออกมาข้างนอก 6 เส้น ดังรูปที่ 6.2(a)



รูปที่ 6.2 ขดลวดภายในตัวมอเตอร์ (6.2(a)) และการเชื่อมต่อกับวงจรขับ (6.2(b))

ซึ่งที่ปลายด้านหนึ่งของขด A+ และ A- จะถูกเชื่อมต่อกัน (B+ และ B- ก็เช่นเดียวกัน) ซึ่งจะเป็นขา common เพราะว่าการกระตุ้นจะต้องกระตุ้นขดลวดที่พันอยู่บนขั้วที่ต่างกันสลับกัน

วงจรขับ Stepping Motor ดังรูปที่ 6.2(b) จะใช้การขับโดยใช้ NPN Transistor โดยตัวต้านทาน R_f (10//10) ในรูปเป็นตัวจำกัดกระแสให้ขดลวดและทรานซิสเตอร์และช่วยลดค่า L/R -Time Constant ของวงจร RL ให้สั้นลง ทำให้การ Built-up กระแสเร็วขึ้น ทำให้มอเตอร์สามารถหมุนที่ความเร็วสูงได้ แต่ผลเสียที่ตามมาคือแรงบิดของมอเตอร์ก็จะต่ำไปด้วย ดังนั้นค่า R_f จึงต้องเลือกให้เหมาะสมกับความเร็วและแรงบิดที่ต้องการ [7]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Transistor ทั้ง 4 ตัวจะอยู่ในส่วนขับกระแสให้กับขดลวดของมอเตอร์ ซึ่งจะเกิด Transient และ Electromagnetic Interference (EMI) ได้ง่าย สัญญาณรบกวนต่อวงจรควบคุมจึงมีสูงจึงต้องมีการแยกวงจรส่วนควบคุมกับวงจรขับออกจากกัน โดยใช้ Opto-isolator ส่วนการ protection ตัวทรานซิสเตอร์จะใช้ Freewheeling Diode และตัวเก็บประจุดังรูปที่ 6.2(b) [2,7]

ซึ่งการกระตุ้นมอเตอร์ให้หมุนได้จะต้องเรียงลำดับดังนี้ คือ A+,B+,A-,B-,A+,B+,A-,B-,... จะทำให้มอเตอร์สามารถได้ในทิศทางหนึ่ง แต่ถ้าต้องการให้มอเตอร์หมุนกลับจะต้องกระตุ้นกลับกันคือ B+,A+,B-,A-,B+,A+,B-,A-,... แผนภาพการกระตุ้นดังรูปที่ 6.3(a)


ซึ่งวิธีการขับ Stepping Motor ข้างต้นเป็นการกระตุ้นทีละเฟสแรงบิดที่ได้จากมอเตอร์จะต่ำ ดังนั้นถ้าต้องการแรงบิดเพิ่มขึ้นจะต้องกระตุ้นทีละ 2 เฟส ซึ่งจะเป็นการกระตุ้นเฟสที่ติดกันทีละ 2 เฟส ดังนี้คือ A+B+,B+A-,A-B-,B-A+,A+B+,B+A-,A-B-,B-A+,... และถ้าต้องการหมุนกลับด้านก็จะต้องกระตุ้นกลับกับลำดับขั้นต้นคือ B+A+,A+B-,B-A-,A-B+, B+A+,A+B-,B-A-,A-B+,... แผนภาพแสดงการกระตุ้นดังรูปที่ 6.3(b)

และถ้าหากต้องการขับมอเตอร์ให้มี Step Length ที่เล็กลงเพื่อความละเอียดของตำแหน่งนั้น จะต้องขับเรียงเฟสดังนี้คือ A+,A+B+,B+,B+A-,A-,A-B-,B-,B-A+,A+B+,... และถ้าหากให้หมุนกลับด้านการกระตุ้นจะกลับกันคือ B+,B+A+,A+,A+B-,B-,B-A-,A-,A-B+,B+,... ซึ่งแสดงดังรูปที่ 6.3(c)


แรงบิดที่ได้จะเท่ากับการกระตุ้นทีละ 2 เฟส การกระตุ้นวิธีนี้เรียกว่าการขับแบบครึ่งสเต็ป (Half Step Drive) แต่ข้อเสียคือถ้าความถี่ของ Clock ที่กระตุ้นเท่ากัน ในการหมุนไปถึงตำแหน่งที่ต้องการจะใช้เวลานานกว่า 2 แบบแรกถึง 2 เท่า



รูปที่ 6.3(a) single phase drive



รูปที่ 6.3 (b) 2 phase drive



รูปที่ 6.3(c) Half-Step Drive

รูปที่ 6.3 การขับ Stepping Motor ด้วยลำดับ input ต่าง ๆ


6.3 โครงงานและการออกแบบ

Stepping Motor Specification


- Hybrid Stepping Motor
- Rated Value : 5V. 0.2A
- Step Length : 1.8 degrees
- Phase Winding Resistant : 15 Ω

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การขับ Stepping Motor จะใช้วิธีขับแบบ 2 เฟส โดยใช้วงจร Sequential Logic ดังรูปที่ 6.4 จะให้ logic ที่ขา A+,A-,B+,B- เรียงตามลำดับในการกระตุ้นแบบ 2 เฟส



รูปที่ 6.4 วงจร Sequential Circuit



รูปที่ 6.5 State Diagram ของวงจร Sequential Circuit รูปที่ 6.4

ถ้าให้ Y1 เป็น Output Q ของ JK-FF ตัวที่ 1

ถ้าให้ Y2 เป็น Output Q ของ JK-FF ตัวที่ 2

จะสามารถเขียน State Diagram ได้ดังรูปที่ 6.5

ซึ่งจาก State Diagram สัญญาณ CW/CCW เป็น 0 ลำดับของ output ก็จะเป็น A+B+,B+A-,A-B-,B-A+,...

และถ้าสัญญาณ CW/CCW เป็น 1 ลำดับของ output ก็จะเป็น B+A+,A+B-,B-,B-A-,A-B+,...

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังนั้นสัญญาณ CW/CCW จะเป็นตัวที่ควบคุมทิศทางการหมุนของมอเตอร์และความถี่ของสัญญาณ clock ของวงจรก็จะเป็นตัวกำหนดความเร็วของมอเตอร์

6.4 การประมวลผลสัญญาณเพื่อสร้างสัญญาณควบคุมมอเตอร์

stepping motor จะใช้ในการควบคุมตำแหน่งและการหมุนของกลองดิจิตอลซึ่งใช้ stepping motor 2 ตัว ในการควบคุมตำแหน่งในแกน azimuth และแกน elevation

สัญญาณ input ของวงจรควบคุม stepping motor จะเป็นสัญญาณดิจิตอล 8 บิตจากระบบ TDMA ซึ่งก็คือสัญญาณ ใน channel 3 และ channel 4 โดย Stepping Motor 1 ตัว จะใช้สัญญาณควบคุม 1 channel

การควบคุม Stepping Motor จะใช้การหมุนตัวต้านทานปรับค่าได้ ซึ่งจะให้ค่าระดับแรงดัน analog ที่แตกต่างกัน ซึ่งค่า digital ที่ให้ก็จะเปลี่ยนแปลงตามค่า analog ด้วยโดยที่ค่า digital ที่ให้จะมีค่าตั้งแต่ 00H ถึง FFH



รูปที่ 6.6 วงจรที่ใช้ควบคุม Stepping Motor

รูปที่ 6.6 เป็นรูปวงจรที่ใช้งานจริง หลักการทำงานของวงจรคือ ความต้องการที่จะให้ทิศทางการหมุนและองศาที่บิดไปของมอเตอร์เป็นไปตามการบังคับ (การหมุนตัวต้านทานปรับค่าได้) ดังนั้นวงจรจะต้องเปรียบเทียบข้อมูลใหม่ กับข้อมูลเดิมครั้งล่าสุด เพื่อดูว่าน้อยกว่าหรือมากกว่ากันเท่าไร ซึ่งถ้ามากกว่าก็จะหมุนต่อไปในทิศทางเดิม แต่ถ้าน้อยกว่ามอเตอร์ก็จะหมุนกลับ และค่าความแตกต่างของสัญญาณก็จะเป็นตัวกำหนดจำนวน step ที่มอเตอร์จะหมุนไป

การเปรียบเทียบ input ที่เข้ามาใหม่กับข้อมูลเดิมจะใช้ 74LS85 ซึ่งเป็น 4 bit magnitude comparator ที่นำมาต่อ cascade กัน[8] ให้เป็น 8 bit magnitude comparator ดังรูปที่ 6.6 ซึ่งถ้าข้อมูลเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใหม่มากกว่าข้อมูลเดิม $A > B$ (pin 5 ของ 74LS85 ตัวล่าง) จะให้ logic เป็น high แต่ถ้าน้อยกว่า $A < B$ (pin 7 ของ 74LS85 ตัวล่าง) จะให้ logic เป็น high และถ้าเท่ากัน $A = B$ (pin 6 ของ 74LS85 ตัวล่าง) จะให้ logic เป็น high และสัญญาณทั้งสามนี้จะให้ logic เป็น high ไม่พร้อมกัน เนื่องจาก output ที่เกิดขึ้นได้มีเพียงกรณีเดียว [8]

ซึ่งการควบคุมจะนำสัญญาณจาก $A < B$ (pin 7 ของ 74LS85 ตัวล่าง) ไปใช้ในการควบคุม ทิศทางการหมุนของมอเตอร์และทิศทางการนับของ binary counter (74LS191)

สัญญาณ clock ของ 74LS191 ก็คือ clock ของวงจร sequential ด้วย ดังนั้นการเปลี่ยน state ของวงจร sequential แต่ละ state จะทำให้ counter นับไปได้ด้วย ก็เปรียบเสมือนเป็นการนับจำนวน step ที่มอเตอร์บิดไป และการนับจะเป็นการนับขึ้นหรือนับลงก็ขึ้นกับทิศทางการหมุนของมอเตอร์ (เพราะสัญญาณควบคุมเป็นสัญญาณเส้นเดียวกัน)

$A = B$ (pin 6 ของ 74LS85 ตัวล่าง) จะถูกใช้ควบคุมสัญญาณ clock ซึ่งถ้าหากมอเตอร์ หมุนจนกระทั่ง counter นับ ได้ค่าที่เท่ากับ input ที่เข้ามา $A = B$ (pin 6 ของ 74LS85 ตัวล่าง) ก็จะเป็น high ทำให้ไม่มีสัญญาณ clock ส่งไปที่วงจร counter และวงจร sequential ซึ่งจะทำให้วงจร counter หยุดนับและวงจร sequential ก็จะคงค่า state ล่าสุดไว้ จนกว่าจะมีการเปลี่ยนแปลงที่ input อีกครั้ง


บทที่ 7

แหล่งจ่ายไฟ (Power Supply)

ระบบแหล่งจ่ายไฟที่ใช้ในโครงงานนี้เป็นระบบแหล่งจ่ายไฟแบบสวิตซ์ซิ่ง (Switching Power Supply) ซึ่งช่วยให้สามารถประหยัดทั้งขนาดและจำนวนของแบตเตอรี่ ทำให้สามารถลดน้ำหนักรวมของตัวรถได้ ระบบแหล่งจ่ายไฟแบบสวิตซ์ซิ่งสามารถรักษาระดับแรงดันได้คงที่โดยจะลดปัญหาไฟจากแบตเตอรี่อ่อน ซึ่งปัญหานี้เกิดจากการใช้แบตเตอรี่ที่มีขนาดพอดีกับความต้องการของวงจร โดยการต่อแบตเตอรี่เข้ากับวงจรส่วนที่ทำหน้าที่สำคัญโดยตรง ซึ่งถ้าหากไฟของแบตเตอรี่อ่อนลงก็ย่อมทำให้ไฟเลี้ยงของวงจรลดลง และอาจทำให้การทำงานของวงจรผิดพลาดได้ แต่ถ้าหากใช้วงจรจ่ายไฟแบบสวิตซ์ซิ่งที่มีการออกแบบให้มีขนาดที่เหมาะสมกับวงจรที่ใช้งานแล้ว ก็จะทำให้สามารถลดปัญหาดังกล่าวของโครงงานนี้ได้

7.1 Boost Regulator

หลักการการทำงานของระบบแหล่งจ่ายไฟแบบสวิตซ์ซิ่งคือ การใช้การมอดูเลตแบบการใช้ความกว้างของพัลส์ (Pulse Width Modulation) โดยสามารถดูหลักการพื้นฐานและที่มาของสมการได้จากหนังสืออ้างอิง[3] แต่สำหรับโครงงานนี้ การทำงานนั้นเริ่มต้นที่การทดลองวงจร Boost Regulator ดังรูปที่ 7.1 การทำงานของ วงจรจะทำให้สามารถให้แรงดันเอาต์พุตมากกว่าแรงดันของแหล่งจ่ายแรงดัน (แบตเตอรี่) ได้ทั้งนี้เพราะการทำงานของตัวขดลวดเหนี่ยวนำและตัวเก็บประจุร่วมกันจะทำให้สามารถทำให้แรงดันเอาต์พุตมากกว่าแรงดันอินพุตได้



รูปที่ 7.1 วงจร Boost Regulator โดยใช้ IC Pulse Width Modulation เบอร์ TL494

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากการทดลองจะ ได้ความสัมพันธ์ระหว่างแรงดันเอาต์พุตกับค่าความต้านทาน R1 และ R2 คือ

$$V_{OUT} = V_{REF} \left(1 + \frac{R_1}{R_2}\right) \quad (1)$$

โดยที่ V_{REF} = ระดับแรงดันอ้างอิงในตัว IC TL494 ซึ่งมีค่าเท่ากับ 5.0 โวลต์ การทำงานของวงจรนี้จะมีประโยชน์คือ จะช่วยให้สามารถเพิ่มระดับแรงดันไฟตรงที่ ต้องการที่มีขนาดมากกว่าขนาดแรงดันของแหล่งจ่ายได้ โดยอาจทำเป็นแหล่งจ่ายแรงดันที่สามารถปรับค่าได้ด้วยโดยการต่อตัวต้านทาน R2 ให้เป็นตัวต้านทานที่สามารถปรับค่าได้ก็จะทำให้ได้ระดับแรงดันเอาต์พุตที่มีค่าเปลี่ยนแปลงตามความต้องการได้

แต่อย่างไรก็ตามการที่สามารถทำให้ได้ระดับแรงดันเอาต์พุตของวงจรที่มีค่าสูงขึ้นเพื่อให้เหมาะสมกับความต้องการของวงจรมานั้น ก็จะทำให้ความสามารถในการจ่ายกระแสของวงจรมันลดลงด้วย ซึ่งถ้าระบบไม่มีการสูญเสียภายในจะได้


$$V_{in} I_{in} = V_{out} I_{out} \quad (2)$$

ซึ่งก็คือกำลังที่แหล่งจ่ายสามารถจ่ายได้จะมีค่าเท่ากับกำลังไฟฟ้าที่โหลด ดังนั้นถ้าแรงดันที่โหลดต้องการมีค่าสูง จะทำให้ความสามารถในการจ่ายกระแสของวงจรลดลง ซึ่งการแก้ปัญหาที่สามารถทำได้โดยการคำนวณค่ากำลังไฟฟ้าที่โหลดต้องการสูงสุดให้เหมาะสมกับความสามารถในการจ่ายกำลังของแหล่งจ่าย

7.2 Dual Power Supply

การออกแบบวงจรแหล่งจ่ายไฟแบบสวิตซ์ซิ่ง โดยให้เอาต์พุตที่ได้เป็น ไฟบวกและ ไฟลบ โดยที่อินพุตใช้เพียงแบตเตอรี่ที่มีเพียงขั้วเดียว ทำได้โดยอาศัยหลักการสวิตซ์ไฟจากแบตเตอรี่ผ่านหม้อแปลงไฟฟ้าแบบสวิตซ์ซิ่งหรืออาจใช้ขดลวดเหนี่ยวนำโดยใช้แกนชนิดต่าง ๆ ก็ได้ จะทำให้สามารถลดพื้นที่ในการติดตั้งแบตเตอรี่ของตัวรถ และช่วยลดความยุ่งยากในการต่อสายไฟจากแบตเตอรี่ 2 ก้อน เพื่อที่จะให้ได้ไฟออกมาเป็นไฟบวกและไฟลบ หลักการเบื้องต้นของการสร้างแหล่งจ่ายไฟ 2 ขั้วแสดง ได้ดังรูปที่ 7.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




7.2 (a) Flyback converter

7.2 (b) Push-pull converter

รูปที่ 7.2 หลักการทำงานของวงจร Dual Supply โดยผ่านขดลวดเหนี่ยวนำในลักษณะต่าง ๆ

โดยการออกแบบโครงงานจริงจะใช้รูปแบบการทำงานตามรูปที่ 7.2 (a) ซึ่งจะใช้วงจรสร้างสัญญาณสวิตช์แบบ Pulse Width Modulation โดยใช้ IC TL494 ซึ่งลักษณะการนำมาใช้งานได้แสดงไว้ในหัวข้อที่ 7.1 ซึ่งวงจรโครงงานที่เสร็จสมบูรณ์แสดงดังรูปที่ 7.3



รูปที่ 7.3 วงจรแหล่งจ่ายไฟแบบสวิตช์ซึ่งที่ใช้ในโครงงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จุดสำคัญที่ต้องพิจารณาคือการเลือกจำนวนรอบของขดลวดให้เหมาะสมโดยไม่ควรมีจำนวนรอบน้อยเกินไป ซึ่งจะหมายถึงค่าความเหนี่ยวนำที่เหมาะสมนั่นเอง และชนิดของแกนที่ใช้พื้นที่ควรเลือกชนิดที่ตอบสนองความถี่ที่ใช้ในการสวิตช์ได้ ซึ่งควรจะใช้แกนเฟอร์ไรต์ (Ferrite Core) และควรพันให้ฝั่ง Primary และฝั่ง Secondary มีความสัมพันธ์กันคือ

$$\frac{V_1}{V_2} = \frac{N_1}{N_2} = \frac{I_2}{I_1} \quad \text{_____ (3)}$$

ส่วนความถี่ที่ใช้ในการสวิตช์ของวงจรควรมีค่าอยู่ในช่วง 5 kHz ถึง 15 kHz ซึ่งการเลือกความถี่ที่ใช้ในการสวิตช์ควรเลือก โดยการพิจารณาความถี่สูงสุดของขดลวดเหนี่ยวนำที่สามารถตอบสนองได้และทรานซิสเตอร์ที่ใช้ด้วย




บทที่ 8

แบบโครงสร้างของตัวรถลาดตระเวน

ในตอนแรกได้ออกแบบให้รถมี 6 ล้อ แต่เนื่องจาก ปัญหาค้ำน้ำหนักใช้ง่าย และระยะเวลาในการทำจึงได้แก้ไขแบบใหม่เป็นรถ 4 ล้อ ธรรมดา (ขับเคลื่อน 4 ล้อ)

ในส่วนของตัวโครงรถนั้น ได้ออกแบบให้มีความแข็งแรง จึงใช้เหล็กแป๊บสี่เหลี่ยม ขนาด 1*1 นิ้ว (ยึดติดโดยการเชื่อม) เป็นโครงฐานด้านล่าง ส่วน โครงด้านบนไม่ต้องรับแรงกดมาก จึงได้ใช้ แป๊บอลูมิเนียมขนาด 1*1/2 นิ้ว (ยึดติดโดยใช้สูกิ่ง) เพื่อเป็นการลดน้ำหนักของตัวรถลาดตระเวน ค้ำน้ำหนักของตัวรถจะมีกระบะ ไว้สำหรับวาง Battery ขนาด 12 V 4 A จำนวน 2 ก้อน

ส่วนล้อนั้น เป็นล้อยางตันเส้นผ่านศูนย์กลาง 10 cm หน้ากว้าง 4 cm ขับเคลื่อนด้วยระบบ โช้และเฟือง อัตราส่วน 1 : 2 แบบโครงสร้าง แสดงดังรูปในภาคผนวก



บทที่ 9

บทสรุปและวิจารณ์

จากการทำโครงการที่ผ่านมาได้ผลการทดลองเป็นที่น่าพอใจ กล่าวคือสามารถควบคุมการเคลื่อนไหวของรถลาดตระเวนให้เป็นไปตามการบังคับของ Joystick ได้ และสามารถควบคุมกล้องให้หมุนตามต้องการได้

ส่วนปัญหาที่พบในการทำงานคือ

1. วงจรรับสัญญาณ RF ไม่สามารถตรวจจับสัญญาณดิจิทัลที่ มอดูเลทมากับ คลื่นพาหะได้ เนื่องจากวงจร โคลดลอคสซึลเลเตอร์ ที่กำเนิดความถี่ 39 MHz ไม่เสถียรพอ
2. อัตรา bit rate ของข้อมูลสูงเกินไป อยู่ในย่าน wide band ทำให้ยากในการทำการส่งข้อมูลแบบไร้สาย จึงจำเป็นต้องส่งข้อมูลโดยใช้สาย
3. เนื่องจากวงจรทั้งหมดมีขนาดใหญ่ ทำให้ต้องสิ้นเปลืองพลังงานเป็นจำนวนมาก ระยะเวลาการทำงานจึงต่ำ
4. มอเตอร์ที่ใช้มีคุณสมบัติไม่เหมือนกันทั้ง 2 ตัว ทำให้ต้องใช้วงจรแบบ closed loop เพื่อควบคุมการทำงาน ซึ่งวงจรนี้ ยังไม่ประสบความสำเร็จ เนื่องจาก วงจรที่ออกแบบไว้เป็นวงจรแอนาลอก ซึ่งยากต่อการปรับค่าต่างๆ
5. รถมีน้ำหนักมาก ซึ่งผลที่ตามมาคือ มอเตอร์รับโหลดมาก จึงกินกระแสมาก และความเร็วของรถต่ำ
6. การออกแบบวงจรในระบบที่เป็นแอนาลอก ทำให้ยากและไม่มีความยืดหยุ่น กล่าวคือ function การทำงานจะมีน้อยและถูกกำหนดไว้ตายตัว จึงยากต่อการพัฒนาให้ระบบมี function หลากหลายรูปแบบ


บรรณานุกรม

1. P. C. Sen, *Principles of Electric Machines and Power Electronics*, John Wiley & Sons, 1997.
2. N. Mohan, *Power Electronics: Converters, Applications, and Design*, John Wiley & Sons.
3. M. H. Rashid, *Power Electronics: Circuit, Devices, and Applications*, 2nd edition, Prentice-Hall International, Inc., 1988.
4. R. F. Coughlin, *Operational Amplifiers & Linear Integrated Circuits*, 5th edition, Prentice-Hall International, Inc., 1998.
5. Robert G. Irvine, *Operational Amplifier Characteristics and Applications*, Prentice Hall International, Inc., 1994.
6. A. S. Sedra, and K. C. Smith, *Microelectronic Circuits*, Oxford University Press, 1998.
7. P. P. Acarnley, *Stepping Motors : a guide to modern theory and practice*, Peter Peregrinus Ltd., London , 1984.
8. คู่มือเทียบเบอร์ไอซี TTL, บริษัทซีเอ็ดยูเคชั่น จำกัด.
9. ปริชญานีพนธ์ เรื่องชุดทดลอง TDM-PCM ปีการศึกษา 2541.
10. ถวิต กิ่งทอง , เทคโนโลยีการส่งสัญญาณดิจิทัล (Digital Transmission Technology), สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
11. *National Semiconductor DATA CONVERSION /ACQUISITION DATABOOK*, 1993.
12. *Motorola INC TELECOMMUNICATION DEVICE DATA* , series A ,1993.
13. *National Operational Amplifiers Databook*, National Semiconductor, 1995.
14. Sidney Socolf, *Application of Analog Integrated Circuits*, Prentice-Hall Inc., © 1985.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


BLOCK DIAGRAM




รูปที่ 1 Block diagram ของโครงการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TDM PCM MODULATION




รูปที่ 2 Block diagram ของการเข้ารหัสแบบ TDM PCM



Title		TRANSMITTER	
SI	Num b	R 01	
DI	F	Sheet 5	
PI	C.I.V	7	D 0

รูปที่ 3 แสดงวงจรภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title		Revision	
Size	Number		
B			
Date:	16-Feb-1001	Sheet of	
File:	C:\WORK\PROJECT\FLEDT\transmitter	8	

LED TRAN


รูปที่ 4 แสดงวงจรแสดงค่าดิจิตอลที่ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TDM PCM DEMODULATION




รูปที่ 5 Block diagram ของการถอดรหัสแบบ TDM PCM



รูปที่ 7 แสดงวงจรควบคุมการขับเคลื่อนของตัวรถ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CAMERA SWEEPING




รูปที่ 8 Block diagram ของการควบคุมกล้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 11 แบบแปลนที่วางกึ่งด้านข้าง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 12 แบบแทนที่ทางกลของส่วนฐานและเพลา

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ใด ๆ ภายใต้นามการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title	
Size	Number
B	
Drawn:	16-Mar-2001
Drawn By:	CAMPUSCH-UDKML-AMOTOREL-CH
Sheet of	8
Drawn By:	7

รูปที่ 13 แบบแทนที่วางกลึงตมบูรณ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 14 แสดง โครงสร้างและขนาดของรถเข็นมือมองจากด้านบน




รูปที่ 15 แสดงโครงสร้างและขนาดของรถเข็นจากคานข้าง





รูปที่ 16 : แสดงขนาดโดยละเอียด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 17 แสดงการยึดคัลับลูกปืน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 18 แสดงรูปโครงการที่เสร็จสมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้