



ภาควิชาครุศาสตร์วิศวกรรม
 คณะครุศาสตร์อุตสาหกรรม
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 ใบรับรองปริญญาโท

ชื่อหัวข้อ ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
 Computer Control and Display Digital Demonstrator

- ชื่อนักศึกษา
- | | | | |
|-------------------|------------|--------------|----------|
| 1. นายชวลิต | สุวรรณคีรี | รหัสประจำตัว | 40031104 |
| 2. นายณรงค์ศักดิ์ | แซ่แต่ | รหัสประจำตัว | 40031107 |
| 3. นายนิทัศน์ | ธรรมสุวรรณ | รหัสประจำตัว | 40031116 |
| 4. น.ส.ศิริมา | เกิดทอง | รหัสประจำตัว | 40031133 |

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชา วิศวกรรมโทรคมนาคม
 อาจารย์ที่ปรึกษา อาจารย์สุระชัย พิมพ์สาลี
 อาจารย์ที่ปรึกษาร่วม อาจารย์ปิยะ สุภวาราสวัสดิ์

คณะกรรมการสอบปริญญาโท	ลายมือชื่อ
1. อาจารย์สุระชัย พิมพ์สาลี
2. อาจารย์ปิยะ สุภวาราสวัสดิ์
3. ผศ.วิสุทธิ อธิพรธรรม
4. อาจารย์พีระวุฒิ สุวรรณจันทร์
5. อาจารย์อมรรักษ์ ชัยชนะ

วัน/เดือน/ปีที่สอบ วันเสาร์ที่ 1 พฤษภาคม พ.ศ. 2542 เวลา 12.00 น.

สถานที่สอบ ห้อง ค.310 คณะครุศาสตร์อุตสาหกรรม สจล.



ภาควิชารับรองแล้ว
 ลงนาม.....

(พ.ศ.ดร.ธีระพล เทพหัสดิน ณ อยุธยา)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

เลขหมึก.....

เลขทะเบียน 32806

วัน, เดือน, ปี 10 มี.ย. 2542

ห้ามมิให้ตัดแปลงเนื้อหาและต้องอ่านวันที่.../...เดือน... พ.ศ. ๕๒

ปริญญานิพนธ์

ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์

COMPUTER CONTROL AND DISPLAY DIGITAL DEMONSTRATOR



ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ปีการศึกษา 2541
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เรื่อง ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
Computer Control and Display Digital Demonstrator

วัตถุประสงค์

1. เพื่อศึกษาหลักการทำงานของชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
2. เพื่อออกแบบชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
3. เพื่อสร้างชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
4. เพื่อทดสอบชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
5. เพื่อนำชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ไปใช้ได้จริง

ประโยชน์ที่คาดว่าจะได้รับ

1. มีความรู้เรื่องชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
2. ได้ต้นแบบชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
3. ได้ผลการทดสอบชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
4. ทราบถึงประสิทธิภาพของชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
5. ได้ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อหัวข้อ	ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์
นักศึกษา	นายชวลิต สุวรรณศิริ
	นายณรงค์ศักดิ์ แซ่เต้
	นายนิทัศน์ ธรรมสุวรรณ
	นางสาวศิริมา เกิดทอง
อาจารย์ที่ปรึกษา	อาจารย์สุระชัย พิมพ์สาลี
อาจารย์ที่ปรึกษาร่วม	อาจารย์ปิยะ ศุภวราสุวัฒน์
หลักสูตร	ครุศาสตร์อุตสาหกรรมบัณฑิต
สาขาวิชา	วิศวกรรมโทรคมนาคม
ปีการศึกษา	2541

บทคัดย่อ

ปฏิญานิพนธ์นี้เป็นการนำเสนอชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ ซึ่งสามารถต่อใช้งานร่วมกับคอมพิวเตอร์ที่เข้ากันได้กับคอมพิวเตอร์ส่วนบุคคลของไอบีเอ็ม ชุดทดลองที่สร้างขึ้นจะประกอบด้วยแผงทดลอง 2 ส่วน คือ แผงทดลองหลักและแผงทดลองย่อย ในส่วนของแผงทดลองหลักจะมีการ์ดสำหรับเชื่อมตรงกับเครื่องคอมพิวเตอร์และในส่วนของแผงทดลองย่อยจะประกอบด้วยวงจรดิจิทัลต่างๆ ที่ใช้ในการทดลอง ซึ่งควบคุมการทำงานด้วยโปรแกรมควบคุมที่เขียนขึ้นด้วยวิซวลเบสิก และมีใบงานประกอบการทดลอง จำนวน 13 ใบงาน นอกจากการใช้งานโดยเชื่อมต่อกับคอมพิวเตอร์แล้ว เรายังสามารถทำการทดลองได้โดยไม่ต้องเชื่อมต่อกับคอมพิวเตอร์ได้อีกด้วย

ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์นี้สามารถนำไปใช้ในการเรียนการสอนในวิชาดิจิทัลเทคนิคในระดับประกาศนียบัตรวิชาชีพชั้นสูง ซึ่งจะทำให้การเรียนการสอนมีประสิทธิภาพมากยิ่งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis Title	Computer Control And Display Digital Demonstrator	
Students	Mr.Chawalit	Suwankiree
	Mr.Narongsak	Saetae
	Mr.Nitus	Thamsuwan
	Miss Sirima	Kerdthong
Advisor	Mr.Surachai	Pimsalee
Co-Advisor	Mr.Piya	Supavarasuwat
Education Level	Bachelor of Science in Industrial Education	
Program in	Telecommunication Engineering	
Academic Year	1998	

ABSTRACT

This thesis presents the Computer Control and Display Digital Demonstrator which is used with IBM PC or IBM PC compatible. It consists of two kinds of demonstrator board, main demonstrator board and sub demonstrator boards. A main demonstrator board has interface card which is used to connect to PC. The sub demonstrator boards consist of several digital circuits for demonstrating. The operation of this demonstrator is controlled by program which develop on Visual Basic version 5.0. This demonstrator has 13 laboratories that suitable for studying in the digital technique subject in Diploma degree.

We can also use this demonstrator as standalone demonstrator if we don't have any PC.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดีเนื่องมาจากความร่วมมือของสมาชิกในกลุ่มทุกท่าน เพื่อนนักศึกษา ความอนุเคราะห์ของอาจารย์ที่ปรึกษาปริญญานิพนธ์ และอาจารย์ในภาควิชาครุศาสตร์วิชาวรรณทุกท่าน ที่ได้กรุณาให้คำปรึกษาและข้อเสนอแนะ รวมถึงเครื่องมือ และอุปกรณ์ต่างๆ โดยเฉพาะอย่างยิ่ง อาจารย์สุระชัย พิมพ์สวัสดิ์ อาจารย์ปิยะ สุภวาราสวัสดิ์ ที่เมตตากรุณาต่อเราเป็นอย่างยิ่ง ขอขอบคุณห้องสมุดคณะครุศาสตร์อุตสาหกรรม ห้องสมุดคณะวิชาวรรณศาสตร์ และหอสมุดกลาง ที่ช่วยอำนวยความสะดวก เอื้อเฟื้อสถานที่ในการค้นคว้าข้อมูล สุดท้ายที่ควรระลึกถึงอย่างยิ่ง บิดา และมารดาที่เป็นผู้ให้ความสนับสนุนด้านการศึกษาและเป็นผู้ให้กำลังใจด้วยดีตลอดมา ตั้งแต่อดีตจนถึงปัจจุบัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VIII
สารบัญรูป	IX
บทที่ 1 บทนำ	1
1.1 ความเป็นมา และความสำคัญของปริญญานิพนธ์	1
1.2 ชัดความสามารถของโครงการ	1
1.3 เนื้อหาโดยสังเขป	2
บทที่ 2 ทฤษฎี และหลักการ	3
2.1 กล่าวนำ	3
2.2 การแสดงพฤติกรรมของเกต	3
2.2.1 การแสดงด้วยตารางความจริง	3
2.2.2 การแสดงด้วยแผนผังเวลา	5
2.2.3 ลอจิกชนิดพิเศษ	6
2.3 ความเป็นมาของวิซวลเบสิก	9
2.3.1 หลักการโปรแกรมเชิงภาพของวิซวลเบสิก	10
2.3.2 วินโดวส์หลักของวิซวลเบสิก	10
2.3.3 วินโดวส์ฟอร์ม	11
2.3.4 วินโดวส์ทูลบ็อกซ์	11
2.3.5 วินโดวส์คุณสมบัติ	12
2.3.6 วินโดวส์ดีบั๊ก	13
2.3.7 วินโดวส์อีดีตเตอร์	13
2.3.8 วินโดวส์โปรเจ็ค	14
2.3.9 หัวข้อในเมนูหลัก	14
2.3.10 ขั้นตอนของออปเจ็ค	15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
2.3.11 การออกแบบเมนู	18
2.3.12 การสร้างไฟล์.EXE	19
2.3.13 การใช้งานระดับสูง	20
2.4 การอินเทอร์เน็ตเฟสพื้นฐาน	21
2.5 ความรู้ทางคอมพิวเตอร์	28
2.5.1 ตำแหน่งของสล็อตที่ใช้งาน	28
2.5.2 หมายเลขแอดเดรสของอุปกรณ์อินพุต/เอาต์พุต	30
บทที่ 3 การออกแบบ การสร้าง และการทำงาน	31
3.1 แผงทดลองหลัก	31
3.1.1 วงจรลอจิกอินเตอร์	31
3.1.2 วงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก	32
3.1.3 วงจรลอจิกสวิตช์แบบกดปุ่ม	33
3.1.4 วงจรดีเบาสวิตช์	34
3.1.5 วงจรกำเนิดสัญญาณพัลส์	35
3.1.6 วงจรจ่ายแรงดัน	36
3.2 แผงทดลองย่อย	37
3.2.1 แผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี	37
3.2.2 แผงทดลองย่อยที่ 2 วงจร โดยใช้พีชคณิตบูลีน, แผนผังคาร์โนห์, ฟลิปฟลอป	39
3.2.3 แผงทดลองย่อยที่ 3 วงจรนับ, ซีพรีจิสเตอร์, มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์	43
3.2.4 แผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ	47
3.2.5 แผงทดลองย่อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลและดิจิตอลเป็นแอนะล็อก	52
3.3 การออกแบบ และการสร้าง Decode Port 8255	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
บทที่ 4 การทดลอง และผลการทดลอง	59
4.1 การทดลอง และผลการทดลองของแผงทดลองหลัก	59
4.1.1 การทดลอง และผลการทดลองของวงจรลอจิกมอโนเตอร์	59
4.1.2 การทดลอง และผลการทดลองของวงจรถอดรหัสเลขฐานสองเป็นฐานสิบหก	60
4.1.3 การทดลอง และผลการทดลองของวงจรลอจิกสวิตช์แบบกดปุ่ม	61
4.1.4 การทดลอง และผลการทดลองของวงจรถีเบอซ์สวิตช์	61
4.1.5 การทดลอง และผลการทดลองของวงจรถักน้ำเน็คสัญญาณพัลส์	62
4.1.6 การทดลอง และผลการทดลองของวงจรถ่ายแรงดัน	63
4.2 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 1	63
4.2.1 ลำดับขั้นการทดลอง	63
4.2.2 ผลการทดลอง	64
4.3 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 2	65
4.3.1 ลำดับขั้นการทดลอง	65
4.3.2 ผลการทดลอง	66
4.4 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 3	67
4.4.1 ลำดับขั้นการทดลอง	67
4.4.2 ผลการทดลอง	68
4.5 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 4	69
4.5.1 ลำดับขั้นการทดลอง	69
4.5.2 ผลการทดลอง	70
4.6 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 5	71
4.6.1 ลำดับขั้นการทดลอง	71
4.6.2 ผลการทดลอง	72
บทที่ 5 บทสรุป ปัญหา แนวทางแก้ไขและพัฒนา	73
5.1 บทสรุป	73
5.2 ปัญหาและแนวทางแก้ไข	74
5.3 แนวทางการแก้ไขและพัฒนา	74

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
ภาคผนวก ก เครื่องต้นแบบ	75
ภาคผนวก ข แผ่นวงจรพิมพ์ และลายทองแดง	77
ภาคผนวก ค แผนผังการทำงาน	94
ภาคผนวก ง ใบงานการทดลอง	122
ภาคผนวก จ รายละเอียดของอุปกรณ์	232
ภาคผนวก ฉ คู่มือการใช้งาน	261
บรรณานุกรม	264
ประวัติผู้แต่ง	265



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตาราง	หน้า
ตารางที่ 2.1 ตารางความจริงของแอนด์เกต	4
ตารางที่ 2.2 ตารางความจริงของสภาวะลอจิกของเอกคลูซีฟออร์เกต	7
ตารางที่ 2.3 ตารางความจริงของเอกคลูซีฟนอร์เกตที่มีจุดสัญญาณเข้า 2 จุด	8
ตารางที่ 2.4 การจัดตำแหน่งพอร์ตของระบบ	22
ตารางที่ 2.5 การถอดรหัสแอดเดรสพอร์ต	24
ตารางที่ 2.6 ความหมายของสัญญาณต่างๆ	29
ตารางที่ 2.7 หมายเลขแอดเดรสของอุปกรณ์ต่างๆ	30
ตารางที่ 3.1 ตารางความจริงของการเปรียบเทียบ 1 บิต	50
ตารางที่ 3.2 ตำแหน่งในการรับส่งข้อมูล 300H-30BH	57
ตารางที่ 4.1 ผลการทดลองของวงจรลอจิกมัลติเพล็กซ์	59
ตารางที่ 4.2 ผลการทดลองของวงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก	60
ตารางที่ 4.3 ผลการทดลองของวงจรลอจิกสวิตช์แบบกดปุ่ม	61
ตารางที่ 4.4 ผลการทดลองของวงจรดีไบซ์สวิตช์	61
ตารางที่ 4.5 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 1	64
ตารางที่ 4.6 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 2	66
ตารางที่ 4.7 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 3	68
ตารางที่ 4.8 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 4	70
ตารางที่ 4.9 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 5	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูป	หน้า
รูปที่ 2.1 สัญลักษณ์ของแอนด์เกต	4
รูปที่ 2.2 แผนผังเวลาของสัญญาณ A	5
รูปที่ 2.3 สภาวะลอจิกขาเข้าและขาออกของแอนด์เกต ที่แสดงโดยลอจิกอนาไลเซอร์	6
รูปที่ 2.4 รูปวงจรของเอกคลูซีฟออร์เกตที่สร้างจากเกตต่างๆ	7
รูปที่ 2.5 สัญลักษณ์วงจรของเอกคลูซีฟออร์เกตที่มีจุดสัญญาณเข้า 2 จุด	7
รูปที่ 2.6 สัญลักษณ์วงจรรูปเอกคลูซีฟออร์เกต	8
รูปที่ 2.7 วินโดวส์หลักของวิซวลเบสิก	11
รูปที่ 2.8 ฟอรัมเริ่มต้นที่เกิดขึ้นโดยอัตโนมัติเมื่อเริ่มใช้งานโปรแกรม	11
รูปที่ 2.9 วินโดวส์ทุลบ็อกซ์ที่แสดงออปเจ็คแบบต่างๆ	12
รูปที่ 2.10 วินโดวส์คุณสมบัติแสดงคุณสมบัติของออปเจ็ค	12
รูปที่ 2.11 วินโดวส์ดีบักสำหรับตรวจสอบการทำงานของโปรแกรม	13
รูปที่ 2.12 วินโดวส์การแก้ไขใช้ป้อนและแก้ไขโปรแกรม	13
รูปที่ 2.13 เลือกออปเจ็คจากวินโดวส์ทุลบ็อกซ์	16
รูปที่ 2.14 เลื่อนตำแหน่งของออปเจ็คและเปลี่ยนขนาด	16
รูปที่ 2.15 กำหนดคุณสมบัติผ่านทางวินโดวส์คุณสมบัติ	17
รูปที่ 2.16 สภาพเริ่มต้นของวินโดวส์การแก้ไขก่อนที่จะเริ่มเขียนโปรแกรม	17
รูปที่ 2.17 วินโดวส์ของเมนูฮิสตอรี	18
รูปที่ 2.18 วินโดวส์สำหรับการตั้งคอมไพล์โปรเจ็ค	20
รูปที่ 2.19 ขาสัญญาณบนสล็อต และการ์ดอินเตอร์เฟส	23
รูปที่ 2.20 วงจรพอร์ตหมายเลข 27CH-27FH	24
รูปที่ 2.21 โปรแกรมทดสอบพอร์ต 27CH-27FH	25
รูปที่ 2.22 โปรแกรมที่ทำให้ LED ของแต่ละพอร์ตติดสว่างที่ละดวง	25
รูปที่ 2.23 โปรแกรมนับ 0-9 โดยใช้ภาษาเบสิก	26
รูปที่ 2.24 วงจรกำเนิดเสียงจากพอร์ต 27C	27
รูปที่ 2.25 โปรแกรมการผลิตเสียง	27
รูปที่ 2.26 ตำแหน่งของสล็อตที่ใช้งาน	28
รูปที่ 3.1 วงจรลอจิกมอโนเตอร์	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 เมื่อกฎหมายใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูป	หน้า
รูปที่ 3.2 วงจรถอดรหัสเลขฐานสองเป็นฐานสิบหก	32
รูปที่ 3.3 วงจรลอจิกสวิตช์แบบกดปุ่ม	33
รูปที่ 3.4 วงจรดีไบชส์สวิตช์	34
รูปที่ 3.5 วงจรกำเนิดสัญญาณพัลส์	35
รูปที่ 3.6 วงจรจ่ายแรงดัน	36
รูปที่ 3.7 แผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี	37
รูปที่ 3.8 วงจรแผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี	38
รูปที่ 3.9 แผงทดลองย่อยที่ 2 วงจรพีชคณิตบูลีน, แผนผังคาร์โนห์, ฟลิปฟล็อป	39
รูปที่ 3.10 วงจรรวมแผงทดลองย่อยที่ 2 วงจรพีชคณิตบูลีน, แผนผังคาร์โนห์, ฟลิปฟล็อป	40
รูปที่ 3.11 วงจรลอจิกเอาต์พุต $Y = \overline{ABC} + \overline{AB}$	40
รูปที่ 3.12 วงจรลอจิกเอาต์พุต $Y = A + \overline{BC}$	41
รูปที่ 3.13 วงจรลอจิก $Y = \overline{AB} + \overline{AC} + \overline{ABC} + \overline{ABC}$	41
รูปที่ 3.14 แผนผังคาร์โนห์ $Y = \overline{AB} + \overline{AC} + \overline{ABC} + \overline{ABC}$	41
รูปที่ 3.15 วงจรลอจิกเอาต์พุต $Y = A + \overline{BC}$	42
รูปที่ 3.16 วงจรลอจิกเอาต์พุต $Y = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$	42
รูปที่ 3.17 การลดรูปโดยใช้แผนผังคาร์โนห์	42
รูปที่ 3.18 วงจรลอจิกเอาต์พุต $Y = \overline{A} + \overline{B}$	43
รูปที่ 3.19 แผงทดลองย่อยที่ 3 วงจรนับ, ชิฟรืจิสเตอร์, มัลติเพล็กเซอร์และดีมัลติเพล็กเซอร์	43
รูปที่ 3.20 วงจรรวมแผงทดลองย่อยที่ 3 วงจรนับ, ชิฟรืจิสเตอร์, มัลติเพล็กเซอร์และดีมัลติเพล็กเซอร์	44
รูปที่ 3.21 วงจรนับ	44
รูปที่ 3.22 ไอซีนับสำเร็จรูปเบอร์ 4029	45
รูปที่ 3.23 วงจรชิฟรืจิสเตอร์	46
รูปที่ 3.24 วงจรมัลติเพล็กเซอร์ และดีมัลติเพล็กเซอร์	46
รูปที่ 3.25 แผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ	47
รูปที่ 3.26 วงจรรวมแผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ	48

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูป	หน้า
รูปที่ 3.27 วงจรเข้ารหัส	49
รูปที่ 3.28 ไอซีเบอร์ 74147	49
รูปที่ 3.29 วงจรถอดรหัส	50
รูปที่ 3.30 วงจรเปรียบเทียบ	51
รูปที่ 3.31 ไอซีเปรียบเทียบ (74LS85)	51
รูปที่ 3.32 แผงการทดลองย่อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล และสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก	52
รูปที่ 3.33 วงจรรวมแผงทดลองย่อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล และสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก	53
รูปที่ 3.34 วงจร ADC แบบกำหนดน้ำหนักตัวต้านทาน	53
รูปที่ 3.35 วงจร DAC แบบ R-2R แลคเคอร์	54
รูปที่ 3.36 ไอซีแปลงสัญญาณดิจิทัลเป็นแอนะล็อก	55
รูปที่ 3.37 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล	56
รูปที่ 3.38 ET-PC8255	58
รูปที่ 4.1 สัญญาณเอาต์พุตของวงจรกำเนิดสัญญาณพัลส์ที่ 1 Hz	62
รูปที่ 4.2 สัญญาณเอาต์พุตของวงจรกำเนิดสัญญาณพัลส์ที่ 1 kHz	63
รูปที่ 4.3 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 1	64
รูปที่ 4.4 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 1	65
รูปที่ 4.5 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 2	66
รูปที่ 4.6 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 2	67
รูปที่ 4.7 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 3	68
รูปที่ 4.8 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 3	69
รูปที่ 4.9 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 4	70
รูปที่ 4.10 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 4	71
รูปที่ 4.11 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 5	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมา และความสำคัญของปัญญาประดิษฐ์

ในอดีต การทดลองวงจรดิจิทัลที่ใช้ในการฝึกทักษะของนักศึกษาต้องดูผลจากแอลอีดี บนแผงทดลองวงจร ซึ่งนักศึกษามักจะทราบเพียงสถานะอินพุตหรือเอาต์พุตเป็น “0” หรือ “1” เท่านั้น ไม่สามารถแสดงให้เห็นแผนผังเวลา (Timing Diagram) ของสัญญาณอินพุตหรือเอาต์พุตได้จริงๆ ซึ่งในปัจจุบันเทคโนโลยีคอมพิวเตอร์ได้เข้ามามีบทบาทในการเรียนการสอนมากขึ้น ดังนั้น จึงมีแนวความคิดที่จะสร้างชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ ซึ่งสามารถแสดงอินพุตและเอาต์พุตและแผนผังเวลาที่หน้าจอกอมพิวเตอร์ ทำให้นักศึกษาสามารถสังเกตการเปลี่ยนแปลงรวมถึงการทำงานได้อย่างละเอียดและมีความเข้าใจในการเรียนมากยิ่งขึ้นทำให้นักศึกษาที่ทำการทดลองเข้าใจในหลักการการทำงานของวงจรมากยิ่งขึ้น และชุดทดลองที่สร้างขึ้นนี้สามารถนำไปใช้ในการทดลองได้ โดยไม่ต้องใช้คอมพิวเตอร์เป็นตัวแสดงผล แต่จะแสดงผลที่แผงทดลองวงจรได้ทันที อีกทั้งชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ชุดนี้ ยังช่วยอำนวยความสะดวกในการเรียนการสอนให้มีประสิทธิภาพมากขึ้น

1.2 ขีดความสามารถของโครงการ

โครงการนี้มีขีดความสามารถดังต่อไปนี้

1. สามารถควบคุมการทำงานของวงจรที่ใช้ทดลองโดยคอมพิวเตอร์
2. สามารถควบคุมการทำงานของวงจรที่ใช้ทดลองโดยไม่ใช้คอมพิวเตอร์
3. สามารถแสดงผลการทดลองบนชุดทดลองดิจิทัลและหน้าจอกอมพิวเตอร์ได้
4. สามารถแสดงผลการทดลองที่แผงการทดลองได้
5. สามารถดำเนินการทดลองได้ครอบคลุมเนื้อหาวิชาดิจิทัลเทคนิค
6. ช่วยเพิ่มประสิทธิภาพในการเรียนการสอนให้ดียิ่งขึ้น
7. มีใบงานประกอบการทดลองได้ 13 ใบงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3 เนื้อหาโดยสังเขป

เนื้อหาภายในปฏิญยานิพนธ์ฉบับนี้แบ่งออกเป็นบทต่างๆ เพื่อสะดวกต่อการศึกษาและทำความเข้าใจ ในแต่ละบทจะประกอบด้วยเนื้อหาดังต่อไปนี้

บทที่ 2 ทฤษฎีและหลักการ กล่าวถึง การแสดงพฤติกรรมของเกต, หลักการ โปรแกรมเชิงภาพของวิซวลเบสิก, การอินเตอร์เฟสพื้นฐาน และความรู้ทางคอมพิวเตอร์

บทที่ 3 การออกแบบ การสร้าง และการทำงาน กล่าวถึงการออกแบบ และการสร้างวงจรที่ใช้ในชุดทดลองนี้ จะแบ่งเป็น ชุดทดลองหลัก และชุดทดลองย่อย โดยชุดทดลองย่อยจะมี 5 แผงทดลองด้วยกัน คือ

1. แผงทดลองวงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี
2. แผงทดลองวงจรพีชคณิตบูลีน, ฟลิปฟลอป, แขนงฟังก์ชัน
3. แผงทดลองวงจรรนับ, ชิพรีจิสเตอร์, มัลติเพล็กซ์เซอร์และ ดีมัลติเพล็กซ์เซอร์
4. แผงทดลองวงจรเข้ารหัส, ถอดรหัส, วงจรเปรียบเทียบ
5. แผงทดลองวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและดิจิทัลเป็นแอนะล็อก

บทที่ 4 การทดลอง และผลการทดลอง มีเนื้อหาเกี่ยวกับลักษณะของสัญญาณหรือเอาต์พุตที่ได้ที่จุดทดสอบต่างๆ ของชุดทดลองนี้ ซึ่งจะแสดงสัญญาณที่ได้ในจุดทดสอบต่างๆ ในแต่ละใบงานการทดลอง

บทที่ 5 บทสรุป ปัญหา แนวทางการแก้ไข และพัฒนา จะเป็นการสรุปข้อบกพร่องต่างๆ ของชุดทดลองที่ได้จัดทำขึ้น, การอภิปรายถึงสาเหตุของข้อบกพร่อง และแนวทางแก้ไขในการปรับปรุงชุดทดลองนี้

ในภาคผนวกจะแสดงรายละเอียดของอุปกรณ์ที่จัดทำโครงงานดังนี้

ภาคผนวก ก เครื่องต้นแบบ

ภาคผนวก ข แผ่นวงจรพิมพ์ และลายทองแดง

ภาคผนวก ค แผนผังการทำงาน

ภาคผนวก ง ใบงานการทดลอง

ภาคผนวก จ รายละเอียดของอุปกรณ์

ภาคผนวก ฉ คู่มือการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 กล่าวนำ

เนื้อหาของปริญญาบัตรฉบับนี้เป็นทฤษฎีและหลักการที่นำมาใช้ประกอบการสร้างโครงการ โดยประกอบด้วย การแสดงพฤติกรรมของเกต, หลักการโปรแกรมเชิงภาพของวิซวลเบสิก, หลักการอินเตอร์เฟซพื้นฐาน และความรู้ทางคอมพิวเตอร์ ซึ่งหลักการเหล่านี้จะกล่าวถึงดังต่อไปนี้


2.2 การแสดงพฤติกรรมของเกต

การแสดงพฤติกรรมของเกต คือ การแสดงความสัมพันธ์ของสภาวะลอจิกที่ขาเข้าและขาออกของเกตหรือความสัมพันธ์ระหว่างจุดสัญญาณต่างๆ ในวงจรที่ประกอบขึ้นมาจากเกตนั้น มีการแสดงไว้ 2 วิธีใหญ่ๆ คือ

2.2.1 การแสดงด้วยตารางความจริง

การแสดงด้วยตารางความจริง (Truth Table) เพื่อความสะดวกในการเขียนตารางความจริงและการอ้างอิงตำแหน่งในวงจรดิจิทัล จะกำหนดตัวแปร (Variable) ให้กับจุดที่ต้องการแสดงสภาวะลอจิกโดยสัญลักษณ์ที่กำหนดให้จุดดังกล่าวจะเป็นตัวอักษร เช่น ในรูปที่ 2.1 แอนด์เกต มีตัวแปรขาเข้า 2 ตัวแปร ใช้สัญลักษณ์ A และ B กับมีตัวแปรขาออกอีก 1 ตัวแปร ใช้สัญลักษณ์ C จากนั้นจะเขียนคอลัมน์เท่ากับจำนวนตัวแปรทั้งหมด โดยนิยมเขียนให้ตัวแปรสำหรับสัญญาณขาเข้าอยู่ในคอลัมน์ทางด้านซ้าย และตัวแปรสัญญาณขาออกอยู่ทางด้านขวา บรรทัดแรกจะเขียนชื่อสัญลักษณ์ไว้ บรรทัดต่อมา จะเขียนสภาวะลอจิกของสัญญาณแต่ละกรณีของสัญญาณขาเข้าจำนวนบรรทัดที่แสดงสภาวะลอจิกแต่ละกรณีในตารางจะเท่ากับ 2^N เมื่อ N เป็นจำนวนของตัวแปรทางขาเข้า เพราะตัวแปรทางขาเข้าแต่ละตัวจะมีสภาวะลอจิกเป็น “0” หรือ “1” ดังนั้นความเป็นไปได้ทั้งหมดของค่าตัวแปรทางขาเข้าจึงมีได้ 2^N กรณี สภาวะลอจิกของสัญญาณที่เขียนไว้ในบรรทัดเดียวกันแสดงว่า สภาวะสัญญาณของตัวแปรแต่ละตัวในบรรทัดนั้นเกิดที่เวลาเดียวกัน สภาวะของสัญญาณนี้อาจเขียนในรูปของตัวอักษรที่บอกสภาวะทางตรรกศาสตร์ เช่น “T” หรือ “F” หรือเขียนเป็นตัวเลขแทนสภาวะลอจิก เช่น “1” หรือ “0” ก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 สัญลักษณ์ของแอนด์เกต

การวัดสถานะทางลอจิกในวงจรเพื่อนำมาเขียนใส่ในตารางความจริงนี้จะใช้เครื่องมือได้หลายอย่าง เช่น ใช้โวลต์มิเตอร์วัดระดับแรงดันไฟฟ้าที่จุดที่ต้องการ ถ้ามีระดับแรงดันไฟฟ้าต่ำกว่าค่าหนึ่งก็ให้เป็นสถานะลอจิก “0” และถ้ามีระดับแรงดันไฟฟ้าสูงกว่าค่าหนึ่งก็ให้ถือว่าเป็นสถานะลอจิก “1” ระดับแรงดันไฟฟ้าที่ใช้อ้างอิงนี้จะมีค่าเท่าใดก็ขึ้นกับชนิดของอุปกรณ์ เครื่องมืออีกชนิดที่นิยมใช้ในการวัดระดับลอจิกของสัญญาณ คือ ลอจิกโพรบ (Logic Probe) เมื่อใช้เครื่องมือนี้ไปวัดสัญญาณที่จุดใดในวงจร ก็จะแสดงสถานะลอจิกที่จุดนั้นออกมาเป็นตัวอักษรเรืองแสง เช่น “H” หมายถึงสถานะลอจิก “1” และ “L” หมายถึงสถานะลอจิก “0” ตามลำดับ ลอจิกโพรบบางเครื่องสามารถแสดงได้ด้วยว่าสถานะลอจิกมีการเปลี่ยนแปลงไปมา เช่น “0” เป็น “1” หรือ “1” เป็น “0” โดยแสดงตัว อักษรเป็น ‘P’ หมายถึงพัลส์ เป็นต้น

ตารางที่ 2.1 ตารางความจริงของแอนด์เกต

อินพุต		เอาต์พุต	
A	B	C	
0	0	0	← บรรทัดที่ 1
0	1	0	← บรรทัดที่ 2
1	0	0	← บรรทัดที่ 3
1	1	1	← บรรทัดที่ 4


ตารางที่ 2.1 แสดงตารางความจริงของแอนด์เกต ซึ่งมีสัญลักษณ์ดังรูปที่ 2.1 แอนด์เกตมีจุดสัญญาณเข้า 2 จุด และจุดสัญญาณออก 1 จุด โดยแต่ละจุดมีสัญลักษณ์เป็น A, B และ C กล่าวได้อีกอย่างว่ามีตัวแปร 3 ตัว จึงเขียนตารางความจริงได้ 3 คอลัมน์ บรรทัดแรกของตารางจะเขียนสัญลักษณ์ของตัวแปรกำกับที่แต่ละคอลัมน์ บรรทัดต่อๆ ลงมาจะเขียนความสัมพันธ์ระหว่างไม่วารณใดๆ ทั้งสิ้น อีกทั้งห้ามมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณแต่ละจุด เช่น ในบรรทัดที่ 1 เมื่อป้อนสถานะลอจิกที่ขาเข้า A และ B เป็น “0” และ “0” ตามลำดับ จะทำให้สัญญาณออกที่จุด C เป็น “0” ในบรรทัดที่ 4 หมายความว่าขณะที่สถานะลอจิกซึ่งป้อนให้กับขาเข้า A และ B จะทำให้ที่จุด C มีสถานะเป็น “1”

2.2.2 การแสดงด้วยแผนผังเวลา

แผนผังเวลาเป็นแผนภาพแสดงสถานะของลอจิกที่เวลาต่างๆ กัน การแสดงเวลาของแผนผังเวลา แสดงในระนาบ 2 มิติ โดยแกน X เป็นเวลาที่มีค่าเพิ่มขึ้นจากซ้ายไปขวา และแกน Y แสดงระดับของลอจิกดังในรูปที่ 2.2 แกน Y จะสามารถแสดงสถานะของลอจิกได้หลายสัญญาณ โดยแต่ละสัญญาณจะมีชื่อสัญลักษณ์ของสัญญาณนั้นกำกับอยู่ทางซ้าย สถานะของสัญญาณจะแสดงด้วยเส้นตรงในแนวนอน 2 ระดับ ถ้ามีสถานะลอจิก “0” ก็จะแสดงเป็นเส้นแนวนอนที่อยู่ระดับต่ำกว่าแนวระดับของสถานะลอจิก “1” การดูว่าที่เวลาใดสถานะลอจิกของจุดสัญญาณออกมามีสถานะสัมพันธ์กับจุดสัญญาณเข้าอย่างไร ให้ดูจากสถานะของสัญญาณแต่ละจุดดังกล่าวที่เวลาเดียวกัน

การแสดงความสัมพันธ์ระหว่างจุดต่างๆ ด้วยแผนผังเวลา มีข้อดีว่าการแสดงด้วยตารางความจริง คือ สามารถแสดงความสัมพันธ์ที่มีการหน่วงเวลา (Delay) ไว้ด้วย เช่นเมื่อป้อนสัญญาณที่ขาเข้าไปแล้ว ต้องใช้ระยะเวลาหนึ่งในการที่สัญญาณของขาออกจะเปลี่ยนสถานะลอจิก ค่าเวลานี้เรียกว่า เวลาหน่วง (Delay time)




รูปที่ 2.2 แผนผังเวลาของสัญญาณ A

ในรูปที่ 2.2 แสดงตัวอย่างแผนผังเวลาของสัญญาณ A ซึ่งมีสัญลักษณ์ของสัญญาณกำกับไว้ทางซ้ายว่า A แผนผังเวลาในรูปมีความหมายว่า ระหว่าง $t = 0$ ถึง $t < 1$ วินาที และระหว่างเวลา $t = 3$ วินาที ถึง $t < 6$ วินาที สัญญาณ A มีสถานะลอจิกเป็น “0” และระหว่างเวลา $t = 1$ วินาที ถึง $t < 3$ วินาที กับระหว่างเวลา $t \geq 6$ วินาที สัญญาณมีสถานะลอจิกเป็น “1”

การวัดสถานะของสัญญาณที่มีมากกว่า “1” สัญญาณ โดยทั่วไปแล้วจะใช้เครื่องมือที่เรียกว่า ลอจิกอานาไลเซอร์ (Logic Analyzer) เครื่องมือนี้มีทั้งแบบที่เป็นเครื่องเฉพาะและแบบที่เป็นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า การคิดเขียนเข้าไปที่เครื่องไมโครคอมพิวเตอร์ แล้วบนเครื่องไมโครคอมพิวเตอร์จะมีโปรแกรมเมิวาการณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ควบคุมการเก็บข้อมูลและแสดงผลออกทางหน้าจอของคอมพิวเตอร์ ตัวอย่างในรูปที่ 2.3 เป็นการแสดงสภาวะลอจิกที่จุด A, B และ C ที่เวลา $t = t_0, t_1, t_2, t_3$ เป็น 000, 010, 100, 111 ตามลำดับ ซึ่งตรงกับสภาวะลอจิกในตารางที่ 2.1



รูปที่ 2.3 สภาวะลอจิกขาเข้าและขาออกของแอนด์เกต ที่แสดงโดยลอจิกนาไลเซอร์

2.2.3 ลอจิกเกตชนิดพิเศษ

1) เอกคลูซีฟออร์ (Exclusive OR)

เอกคลูซีฟออร์ หรือเรียกว่า XOR เกต เป็นเกตที่จะทำให้สภาวะลอจิกที่ขาออกเป็น “1” ต่อเมื่อสภาวะของลอจิกทางขาเข้าเป็น 1 เพียงสัญญาณเดียวเท่านั้น ถ้าสภาวะลอจิกทางขาเข้าเป็น “0” หรือเป็น “1” มากกว่า 1 สัญญาณ จะทำให้สภาวะลอจิกขาออกเป็น “0” เอกคลูซีฟออร์เกตที่พบกันโดยทั่วไปมักจะพบว่ามีจุดสัญญาณขาเข้าเพียง 2 จุดเท่านั้น เอกคลูซีฟออร์เกตนี้จะใช้มากในวงจรคำนวณทางคณิตศาสตร์ สมการของการกระทำแบบเอกคลูซีฟออร์ที่มีจุดสัญญาณเข้า 2 จุด (แทนด้วยตัวแปร A และ B) และมีจุดสัญญาณออก “1” จุด (แทนด้วยตัวแปร C) เขียนได้ดังนี้

$$C = \bar{A} \cdot B + A \cdot \bar{B} \tag{2.1}$$


หรือ

$$C = A \oplus B \tag{2.2}$$

สัญลักษณ์ \oplus เป็นเครื่องหมายสำหรับการกระทำของเอกคลูซีฟออร์ จากสมการเขียนเป็นวงจรได้ดังรูปที่ 2.4

ซึ่งจะเห็นได้ว่าสภาวะลอจิกของ C ในคอลัมน์ $C = \bar{A} \cdot B + A \cdot \bar{B}$ จะมีค่าเป็น “1” ต่อเมื่อทั้ง A และ B มีสภาวะลอจิกเป็น “1” เพียงตัวแปรเดียวเท่านั้น ถ้าทั้งสองมีสภาวะลอจิกเป็น “1” หรือ “0” เหมือนกันจะให้ C เป็น “0”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4 รูปวงจรของเอกคลูซีฟออร์เกตที่สร้างจากเกตต่างๆ

ตารางที่ 2.2 ตารางความจริงของสภาวะลอจิกของเอกคลูซีฟออร์เกต

A	B	\bar{A}	\bar{B}	$\bar{A} \cdot B$	$A \cdot \bar{B}$	$C = \bar{A} \cdot B + A \cdot \bar{B}$
0	0	1	1	0	0	0
0	1	1	0	1	0	1
0	0	0	1	0	1	1
0	1	0	0	0	0	0

สัญลักษณ์วงจรถของเอกคลูซีฟออร์เกตในรูปที่ 2.4 ไม่สะดวกกับการใช้งาน เพราะวงจรถดังกล่าวเป็นเพียงสัญลักษณ์แสดงความสัมพันธ์ของจุดสัญญาณออกกับจุดสัญญาณเข้าเท่านั้น สัญลักษณ์มาตรฐานของเอกคลูซีฟออร์เกตแสดงดังรูปที่ 2.5



รูปที่ 2.5 สัญลักษณ์วงจรถของเอกคลูซีฟออร์เกตที่มีจุดสัญญาณเข้า 2 จุด

สัญลักษณ์ในรูปที่ 2.5 จะคล้ายกับสัญลักษณ์ของออร์เกต แต่มีเส้นโค้งเพิ่มเข้าไปทางด้านขวา

2) เอกคลูซีฟนอร์ (Exclusive NOR)

เอกคลูซีฟนอร์ หรือเรียกว่า XNOR เกต เกตแบบนี้ก็คือ XOR เกต ที่มีเกตอินเวอร์เตอร์ต่ออยู่ตรงจุดสัญญาณออก ดังนั้นระดับลอจิกของสัญญาณออกจากเกตนี้จะตรงกันข้ามกับของ XOR

เมื่อสถานะลอจิกที่จุดสัญญาณเข้าเหมือน เอกคลูซีฟนอร์เกตที่มีจุดสัญญาณเข้า 2 จุด (สัญลักษณ์ A และ B) และมีจุดสัญญาณออก 1 จุด (สัญลักษณ์ C) เขียนเป็นสมการแสดงความสัมพันธ์ของสัญญาณเข้าและออกได้ดังสมการ (2.3)

$$C = \overline{A \cdot B} + A \cdot \overline{B} \quad (2.3)$$


หรือ

$$C = \overline{A \oplus B} \quad (2.4)$$

ในตารางที่ 2.3 เป็นตารางความจริงแสดงสถานะลอจิกของเอกคลูซีฟนอร์เกต จะเห็นว่าสถานะลอจิกที่จุดขาออกเป็น “1” ต่อเมื่อสถานะลอจิกที่ขาเข้าเป็น “0” หรือ “1” ทั้งคู่ สัญลักษณ์วงจรรของเอกคลูซีฟนอร์เขียนได้ดังรูปที่ 2.6

ตารางที่ 2.3 ตารางความจริงของเอกคลูซีฟนอร์เกตที่มีจุดสัญญาณเข้า 2 จุด

อินพุต		เอาต์พุต
A	B	$C = A \oplus B$
0	0	1
0	1	0
1	0	0
1	1	1



รูปที่ 2.6 สัญลักษณ์วงจรรของเอกคลูซีฟนอร์เกต

จะเห็นได้ว่าสัญลักษณ์ของเอกคลูซีฟนอร์เกตจะคล้ายกับสัญลักษณ์ของเอกคลูซีฟนอร์เกตแตกต่างกันที่มีสัญลักษณ์อินเวอร์เตอร์ที่ปลายสัญญาณออกของเอกคลูซีฟนอร์เกตเท่านั้น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ความเป็นมาของวิซวลเบสิก

แอปพลิเคชัน (Application) บนไมโครซอฟต์วินโดวส์ (Microsoft Windows) ให้ความน่าสนใจและง่ายต่อการใช้งานกับผู้ใช้ ด้วยการติดต่อกับผู้ใช้แบบกราฟฟิกมี ภาพ แสง สี น่าสนใจกว่าการใช้ระบบปฏิบัติการดอส (DOS) แต่เบื้องหลังของการที่จะพัฒนาแอปพลิเคชันขึ้นมานั้น มีเพียงผู้เขียนโปรแกรมเท่านั้นที่รู้ว่ายุ่งยากและลำบากเพียงใด โดยเฉพาะอย่างยิ่งในสมัยแรก มีเพียงภาษาซี (C Language) และ Software Development Kit (SDK) ของบริษัทไมโครซอฟต์เท่านั้น ผู้พัฒนาต้องมีความรู้ความเข้าใจในภาษาและการทำงานของวินโดวส์ (Windows) เป็นอย่างดี ที่สำคัญ คือ ต้องรู้และเขียนโปรแกรมด้วยภาษาซีได้ และเข้าใจการใช้พอยเตอร์ (Pointer) และหลักการของภาษาอย่างท่องแท้ สิ่งเหล่านี้นับว่าเป็นเรื่องลำบากมากสำหรับผู้เขียนโปรแกรม ในการที่จะสร้างแอปพลิเคชันสำหรับวินโดวส์ขึ้นมาสักตัวหนึ่ง

หลังจากนั้นก็ยังมีบริษัทหลายบริษัทได้พัฒนาโปรแกรมบนวินโดวส์ ซึ่งโปรแกรมเหล่านี้ก็ได้แก่ Turbo Pascal for Windows, Toolbooks และ Turbo C for Windows ต่างก็เป็นทางเลือกอื่นที่เหนือจากภาษาซี แต่ทุกคนคงจะไม่ลืมว่าหนึ่งในภาษาแรกๆ ที่ผู้สนใจการเขียนโปรแกรมมักจะเรียนกันก็คือ ภาษาเบสิก (Basic) ซึ่งมีจุดเด่นตรงความง่ายและสะดวกมากต่อการเขียน การเรียนรู้จึงไม่แปลกอะไรที่ไมโครซอฟต์จะมีตัวแปลภาษาเบสิก สำหรับการพัฒนาแอปพลิเคชันบนวินโดวส์โดยให้ชื่อว่า วิซวลเบสิก ที่ง่ายต่อการใช้งาน และขณะเดียวกันก็ง่ายต่อการเขียนโปรแกรมตามแบบฉบับของภาษาเบสิกด้วย

วิซวลเบสิกรุ่นแรกๆ ที่ออกมานั้นเป็นเวอร์ชันบนวินโดวส์ โดยรุ่นนี้ได้ออกมาเมื่อปี 1991 ในเวอร์ชัน 1.0 นั้นยังไม่มีความสามารถอะไรมากนัก เป็นเพียงเครื่องมืออย่างง่ายสำหรับการสร้างแอปพลิเคชันบนวินโดวส์มากกว่า องค์กรประกอบหรือออบเจกต์ (Object) ที่ใช้ได้ก็มีแต่องค์ประกอบพื้นฐานของวินโดวส์ เช่น Text Box, List Box เท่านั้น แม้แต่การใช้งานแบบวินโดวส์ย่อยๆ ในวินโดวส์หลักก็ไม่สามารถทำได้ แต่ก็นับว่าวิซวลเบสิกเวอร์ชัน 1.0 ได้ประสบความสำเร็จในแง่ของการใช้และหลักการ โปรแกรมแบบวิซวลจนทำให้บริษัทไมโครซอฟต์ได้ทำวิซวลเบสิกสำหรับระบบปฏิบัติการดอส (Visual Basic for DOS) ออกมา และได้ออกวิซวลเบสิกเวอร์ชัน 3 จนถึงเวอร์ชัน 4 ตามลำดับซึ่งได้มีการพัฒนาปรับปรุงขึ้นเรื่อยๆ เช่น สนับสนุน MDI, OLE มีออบเจกต์มากขึ้น จนในเวอร์ชัน 3.0 ได้เพิ่มความสามารถในการทำงานกับฐานข้อมูล OLE 2.0 และอื่นๆ วิซวลเบสิกมีสภาพแวดล้อมสำหรับการพัฒนาโปรแกรมบนวินโดวส์ ประกอบด้วยเครื่องมือต่างๆ ครบถ้วน ไม่ว่าจะเป็นส่วนของการติดต่อกับผู้ใช้, ส่วนของการออกแบบเมนูการสร้างรายงาน, การแก้ไขสำหรับการป้อนโปรแกรมและดีบักเกอร์ เพื่อการตรวจสอบหาข้อผิดพลาดในโปรแกรม องค์กรอีกสารพันเป็นอีกส่วนที่ส่งงานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติเห็นไปใช้ประโยชน์ด้านการค้า ประกอบเหล่านี้ก็นับว่าเอื้ออำนวยต่อการเขียนโปรแกรมอย่างมาก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในด้านของตัวภาษาวิซวลเบสิกได้นำไวยากรณ์ของเบสิกเอ (BASIC A) จัดับบลิบเบสิก (GW BASIC) มาใช้ได้โดยสนับสนุนความสามารถเกือบทั้งหมด นอกจากนี้ยังได้เพิ่มโปรแกรมแบบมีโครงสร้างของควิกเบสิก (Quick Basic) ซึ่งคล้ายกับในภาษาที่มีโครงสร้าง เช่น ปาสคาลหรือซี เข้าไปด้วย

นอกจากนี้ยังมีการเพิ่มคำสั่ง และฟังก์ชันเกี่ยวกับออปเจ็ค และการเรียกฟังก์ชันของระบบปฏิบัติการเพื่อให้งานกว้างขวางขึ้น รวมทั้งสนับสนุนความสามารถของระบบ เช่น OLE, DDE และการใช้งานคลิปบอร์ด (Clipboard) เป็นต้น

2.3.1 หลักการโปรแกรมเชิงภาพของวิซวลเบสิก

ในวิซวลเบสิกจะใช้หลักการของภาพและการมองเห็น โดยเริ่มจากการออกแบบวินโดวส์ย่อยหรือในวิซวลเบสิกเรียกว่า ฟอรั่ม (Form) ในฟอรั่มจะประกอบด้วยสิ่งต่างๆ ที่เราจะทำงานด้วยหรือเรียกว่าเป็น ออปเจ็ค เช่น ข้อความ, ช่องรับข้อความ, สกอลบาร์ (Scroll Bar) หรือปุ่ม (Button) เมื่อกำหนดสิ่งเหล่านี้ครบตามความต้องการแล้วจึงระบุว่าองค์ประกอบแต่ละอย่างจะทำงานอย่างไร โดยเขียนโปรแกรมย่อยๆ ที่ต้องทำแบบนี้เพราะการทำงานในวินโดวส์เป็นแบบที่เรียกว่า อีเวนต์ไดรฟ์ (Event-Driven) คือ ขึ้นกับเหตุการณ์


จากแนวทางนี้จะเห็นว่ามีลักษณะเป็นธรรมชาติมาก คือ กำหนดหน้าตาของจอภาพ หรือส่วนติดต่อกับผู้ใช้ และระบุว่าถ้าเกิดเหตุการณ์อย่างนี้กับสิ่งนี้จะต้องทำอะไร ซึ่งโปรแกรมที่เราจะเขียนก็คือส่วนที่จะบอกว่าจะต้องทำอย่างไรนั่นเอง

โดยสรุปแล้วรูปแบบของหลักการในวิซวลเบสิกก็คือ เริ่มจากออกแบบจอภาพ และเขียนโปรแกรมสำหรับแต่ละเหตุการณ์ปะเข้าไปยังออปเจ็คต่างๆ ให้ทำงานตามเหตุการณ์ที่เกิดขึ้น โดยออปเจ็คจะมีคุณสมบัติเฉพาะที่สามารถเปลี่ยนแปลงได้ของตัวเอง

2.3.2 วินโดวส์หลักของวิซวลเบสิก

ใช้สั่งงานด้านต่างๆ เช่น เกี่ยวกับไฟล์ (File) การคอมไพล์ (Compile) การสั่งโปรแกรมทำงาน (Run) หรือ ควบคุมวินโดวส์อื่นๆ ส่วนบนจะเป็นเมนูเพื่อสั่งงานเหมือนกับแอปพลิเคชันอื่นๆ ไป ข้างใต้เมนู (Menu) คือ แถงของปุ่มควบคุมหรือทูลบาร์ (Toolbar) ทำให้สั่งงานได้อย่างรวดเร็ว โดยเพียงแค่คลิกเมาส์ตรงปุ่มที่ต้องการทางขวามือจะเป็นการแสดงตำแหน่งของออปเจ็คที่กำลังทำงานด้วยว่าอยู่ ณ ตำแหน่งใดจากมุมบนซ้ายของฟอรั่มและมีขนาดเท่าไร ซึ่งในระบบของวิซวลเบสิก ประกอบด้วยวินโดวส์ย่อยหลายอันซึ่งสามารถเปิดปิดได้ดังรูปที่ 2.7


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 วินโดวส์หลักของวิชวลเบสิก

2.3.3 วินโดวส์ฟอร์ม


เป็นวินโดวส์เปล่าๆ หรือตัวฟอร์มเปล่า สำหรับสร้างองค์ประกอบของแอปพลิเคชัน โดยนำออปเจ็กต์มาใส่ฟอร์ม หรืออีกนัยหนึ่งก็คือ เป็นวินโดวส์ของแอปพลิเคชันที่จะสร้างนั่นเอง เมื่อเริ่มใช้งานโปรแกรมวิชวลเบสิกจะกำหนดฟอร์มเปล่าขึ้นมาให้เสมอ ดังรูปที่ 2.8



รูปที่ 2.8 ฟอร์มเริ่มต้นที่เกิดขึ้นโดยอัตโนมัติเมื่อเริ่มใช้งาน โปรแกรม

2.3.4 วินโดวส์ทูลบ็อกซ์


เป็นที่รวมของออปเจ็กต์ต่างๆ ที่จะนำมาประกอบในแอปพลิเคชัน โดยออปเจ็กต์พื้นฐานจะเป็นดังรูปที่ 2.9 แต่ถ้าหากมีการเพิ่มไฟล์ คัสตอมคอนโทรล (Custom Control) เข้าไปในโปรเจ็กต์ (Project) จะปรากฏออปเจ็กต์เพิ่มขึ้นมากกว่านี้ เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 วินโดวส์ทูลบอกที่แสดงออปเจ็คแบบต่างๆ

2.3.5 วินโดวส์คุณสมบัติ


วินโดวส์คุณสมบัติจะแสดงคุณสมบัติทั้งหมดของออปเจ็คที่ถูกเลือก ถ้าหากวินโดวส์ถูกเปิดอยู่ การคลิกที่ออปเจ็คจะทำให้คุณสมบัติในวินโดวส์เปลี่ยนไปตามออปเจ็คนั้น คือ ไปดึงคุณสมบัติของออปเจ็คนั้นมาแสดง นอกจากการคลิกแล้วถ้าเลือกที่ตัวออปเจ็คในช่องบนสุดของวินโดวส์นี้สามารถแสดงรายการของออปเจ็คขึ้นมาให้เลือกได้ด้วย ในช่องตรงกลางมีไว้กำหนดค่าของคุณสมบัติที่เลือกไว้จากรายการคุณสมบัติในส่วนล่าง ซึ่งในบางคุณสมบัติเราสามารถให้แสดงรายการให้เลือกได้ โดยคลิกที่ปุ่มรูปลูกศรชี้ลงของช่องกลาง สำหรับส่วนล่างหากรายการมีมากกว่าที่จะแสดงให้เห็นให้ใช้สกอลบาร์เลื่อนดูคุณสมบัติต่างๆ ดังรูปที่ 2.10



เอกสารนี้เป็นเอกสารรูปที่ 2.10 วินโดวส์คุณสมบัติแสดงคุณสมบัติของออปเจ็คให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.6 วินโดวส์ดีบั๊ก


ใช้ในการตรวจสอบค่าของตัวแปรหรือนิพจน์ และสั่งงานในการทดสอบการทำงานทีละคำสั่ง (Single Step) ดังรูปที่ 2.11



รูปที่ 2.11 วินโดวส์ดีบั๊กสำหรับตรวจสอบการทำงานของโปรแกรม

2.3.7 วินโดวส์การแก้ไข

เป็นวินโดวส์สำหรับการป้อนโปรแกรม โดยส่วนบนของวินโดวส์จะมีช่องสำหรับการแสดงออปเจ็กต์และโพรซีเจอร์ (Procedure) คือโปรแกรม หรือ รูทีนย่อยประจำเหตุการณ์นั้น ซึ่งแสดงให้เห็นว่ากำลังแสดงรูทีนใดของออปเจ็กต์ ถ้าหากต้องการเปลี่ยนออปเจ็กต์ หรือ รูทีนก็เลือกได้จากสองช่องนี้ หรือจากการกดคีย์เพจอัพ (PgUp) หรือเพจดาวน์ (PgDn) จะเป็นการเลื่อนโปรแกรมไปเรื่อยๆ ทีละรูทีนในวินโดวส์นี้มีการแสดงสิ่งต่างๆ โดยใช้สีที่ต่างกัน เช่น หมายเหตุในโปรแกรม คำสั่งเฉพาะของวิซวลเบสิก เป็นต้น ซึ่งสีเหล่านี้ผู้ใช้สามารถกำหนดเองได้จากเมนูออปชั่น (Option) ดังแสดงในรูปที่ 2.12



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำเอาไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.12 วินโดวส์การแก้ไขใช้ป้อนและแก้ไขโปรแกรม
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.8 วินโดวส์โปรเจก

โดยทั่วไประบบงานหนึ่งๆ จะประกอบด้วยหลายๆ จอภาพ เช่น จอภาพสำหรับป้อนข้อมูล (Data Entry) จอภาพสำหรับค้นหาข้อมูล (Data Inquiry) เป็นต้น ดังนั้นในการพัฒนาโปรแกรม จึงนิยมที่จะแยกแต่ละจอภาพออกเป็นโปรแกรมเพื่อความสะดวกในการแก้ไขตามหลักการเขียนโปรแกรมตามแบบ Modularity เช่น ภาษาตระกูล Xbase ก็จะถูกแยกออกเป็นไฟล์นามสกุล PRG หรือในภาษา BASIC ก็จะถูกแยกออกเป็นไฟล์นามสกุล BAS เป็นต้น แล้วจึงนำแต่ละโปรแกรมย่อยมาประกอบกันขึ้นเป็นระบบโดยการคอมไพล์ไฟล์เหล่านั้นร่วมกันเป็น Executed Program (ไฟล์นามสกุล EXE) เพื่อนำไปใช้งาน

ใน Visual Basic ก็เช่นเดียวกัน แต่ละจอภาพที่พัฒนาขึ้นก็คือ Form ต่างๆ และเมื่อนำมารวมกันก็จะกลายเป็นระบบงานระบบหนึ่งเรียกว่า Project ดังนั้น Project และ Form จึงต้องทำงานร่วมกันจะขาดไฟล์ใดไฟล์หนึ่งไม่ได้

2.3.9 หัวข้อในเมนูหลัก

เมนูในวินโดวส์หลักของวิซวลเบสิกประกอบด้วย 8 หัวข้อ คล้ายกับหัวข้อที่พบในส่วนแอปพลิเคชันทั่วไป คือ ไฟล์จัดการเกี่ยวกับไฟล์, การแก้ไข, มุมมองเลือกมุมมองในการทำงาน, สั่งโปรแกรมทำงาน, ดับเบิลคลิกตามการทำงานของโปรแกรม, ออปชั่น เลือกกำหนดองค์ประกอบ, วินโดวส์ จัดการเกี่ยวกับวินโดวส์ และขอความช่วยเหลือ

1) ไฟล์

เป็นหัวข้อการทำงานเกี่ยวกับไฟล์ มีทั้งการเปิดโปรเจกเก่า (Open Project) และสร้างไฟล์โปรเจกขึ้นมาใหม่ (New Project) ส่วนไฟล์ในระดับโมดูลและฟอร์มก็สามารถสร้างได้จากเมนูนี้เช่นกัน นอกจากนี้ในการเพิ่มหรือลบไฟล์ออกจากโปรเจกก็ให้เลือกไฟล์ที่ต้องการจากวินโดวส์โปรเจกก่อนแล้วจึงทำการเลือกหัวข้อ เพิ่มไฟล์ (Add File) หรือ เคลื่อนย้ายไฟล์ (Remove File) ตามลำดับสำหรับการเลือกเปิดไฟล์ใดๆ จะมีวินโดวส์ที่แสดงรายชื่อของไฟล์ โดยมีช่องให้ผู้ใช้งานกำหนดไดรฟ์ (Drive) และไดเรกทอรี (Directory) ขึ้นมา ซึ่งมีลักษณะที่เหมือนๆ กับที่พบในแอปพลิเคชันทั่วๆ ไป

2) แก้ไข

เป็นการทำงานกับการแก้ไขฟอร์มและโปรแกรม โดยรวมกลุ่มคำสั่งเกี่ยวกับการแก้ไข เช่น คัดปะ (Cut Paste) การค้นหาข้อความ และแทนที่ในวินโดวส์ การแก้ไข รวมทั้งการยกเลิกแก้ไขสุดท้าย (Undo) หรือการกลับการยกเลิก (Redo) โดยหน้าที่ที่ใช้โดยทั่วไปจะเหมือนกับแอปพลิเคชันอื่นบนวินโดวส์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) มุมมอง

สำหรับโปรแกรมพีซีเดสก์ท็อปต่างๆ และทูลบาร์จะใช้ในกรณีที่ต้องการจะค้นหาว่า
พีซีเดสก์ท็อปที่เลือกมีรายละเอียดของการทำงานอย่างไร

4) สั่งโปรแกรมทำงาน

สำหรับคำสั่งให้โปรแกรมเริ่มหรือหยุดทำงาน นอกจากหัวข้อในเมนูแล้ว ผู้ใช้ยังสามารถสั่ง
ได้จากการใช้ชื่อย่อคีย์ (Shortcut key) หรือ ปุ่มจากทูลบาร์

5) ดีบั๊ก

ทำหน้าที่ในการตรวจสอบการทำงานของโปรแกรม ซึ่งมีเครื่องในการตรวจสอบให้ใช้
ครบถ้วน

6) ออปชัน

สำหรับกำหนดลักษณะของสภาพแวดล้อมในการทำงาน เป็นต้นว่าส่วนต่างๆ ในการ
แก้ไข ซึ่งผู้ใช้สามารถกำหนดได้เองตามต้องการ นอกจากนี้ยังกำหนดรูปแบบของไฟล์โปรแกรมที่
จะจัดเก็บได้ ว่าเป็นไบนารี (Binary) หรือเท็กซ์ (Text) รวมทั้งจะมีการตรวจสอบการประกาศใช้ตัว
แปรก่อนใช้งาน

7) วินโดวส์

ใช้สำหรับการเปิดวินโดวส์ต่างๆ ของวิซวลเบสิก

8) ความช่วยเหลือ

เป็นเมนูที่รวมหัวข้อเกี่ยวกับการให้ความช่วยเหลือผู้ใช้ไว้ด้วยกัน มีทั้งการแสดงข้อ
ความช่วยเหลือการใช้งาน รวมไปถึงคำสั่ง และฟังก์ชันต่างๆ ซึ่งผู้ใช้สามารถค้นหาหัวข้อที่ต้องการ
ได้ และการแสดงบทเรียนเกี่ยวกับวิซวลเบสิก ตั้งแต่การแนะนำตัว, อธิบายการทำงาน, การสร้าง
แอปพลิเคชัน, การเขียนโปรแกรม, การทำเมนู ไปจนถึงการค้นหาและแก้ไขข้อผิดพลาดใน
โปรแกรม


2.3.10 ขั้นตอนของออปเจ็ค

ในการสร้างออปเจ็คขึ้นมาในฟอร์มนั้นมีขั้นตอนดังนี้

1) เลือกออปเจ็ค

โดยการดับเบิลคลิกที่ออปเจ็คที่ต้องการในวินโดวส์ทูลบอกซ์จะเห็นกรอบของ ออปเจ็ค
นั้นไปปรากฏอยู่ในวินโดวส์ฟอร์มดังรูปที่ 2.13


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 เลือกออปเจ็ทจากวินโดวส์ทูลบ็อกซ์

2) ปรับขนาดและตำแหน่ง

การปรับขนาดและการเปลี่ยนตำแหน่งต้องกำหนดว่าจะทำออปเจ็ทใดก่อน ด้วยการคลิกที่ออปเจ็ทนั้น จะปรากฏกรอบรอบออปเจ็ทขึ้นมา การเคลื่อนย้ายทำได้โดยกดปุ่มเมาส์ค้างไว้เมื่อตัวชี้อยู่ในกรอบ และเลื่อนไปยังตำแหน่งใหม่แล้วจึงปล่อยปุ่มเมาส์ ออปเจ็ทก็จะเลื่อนตามไป ส่วนการปรับขนาด ให้เลื่อนชี้ไปที่จุดสี่ด้านบริเวณกรอบแล้วกดปุ่มเมาส์ค้างไว้ และเลื่อนจุดที่ต้องการเพื่อปรับขนาดดังรูปที่ 2.14




รูปที่ 2.14 เลื่อนตำแหน่งของออปเจ็ทและเปลี่ยนขนาด

3) กำหนดคุณสมบัติ

การกำหนดคุณสมบัติสามารถกำหนดได้จากวินโดวส์คุณสมบัติซึ่งการกำหนดนี้ทำได้
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และเป็นเอกสารที่จัดทำขึ้นโดยผู้ดูแลระบบของศูนย์บริการวิชาการ
ตามความต้องการของผู้ใช้ในบางครั้งอาจต้องกำหนดหลายๆ อย่าง เพราะค่าที่วิซวลเบสิกกำหนดไปใช้


ใหนักนั้นเป็นค่าที่เป็นค่ากลางๆ อาจจะไม่ตรงกับความต้องการของผู้ใช้ก็ได้ การกำหนดคุณสมบัติ แสดงดังรูปที่ 2.15



รูปที่ 2.15 กำหนดคุณสมบัติผ่านทางวินโดวส์คุณสมบัติ

4) ระบุการทำงาน


เมื่อกำหนดสิ่งต่างๆ เรียบร้อยแล้ว หากต้องการเขียนโปรแกรมปะเข้ากับออปเจ็คนั้นก็ให้ดับเบิลคลิกที่ออปเจ็ค จะมีวินโดวส์ของการแก้ไขขึ้นมาให้เขียนโปรแกรม วิศวลเบติกจะมองคำสั่งที่ติดกับออปเจ็คเป็นโปรแกรมย่อย ดังจะเห็นได้จากคำว่า “Sub” และ “End Sub” ที่ขึ้นมาให้ก่อน โดยอัตโนมัติก่อนที่จะเริ่มเขียนโปรแกรม คือ แสดงว่าเป็นโปรแกรมย่อยที่ทำงานกับออปเจ็คนั้นดังรูปที่ 2.16



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในวงวิชาการแก้ไขก่อนที่จะเริ่มเขียนโปรแกรมขนด้านกรค้า
รูปที่ 2.16 สภาพเริ่มต้นของวินโดวส์การแก้ไขก่อนที่จะเริ่มเขียนโปรแกรมขนด้านกรค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.11 การออกแบบเมนู

ในทุกแอปพลิเคชันบนวินโดวส์จะมีเมนู เพราะว่าเมนูจะเป็นส่วนหนึ่งในการอินเตอร์เฟซมาตรฐานของวินโดวส์ จนเป็นสิ่งที่ขาดไม่ได้ในแอปพลิเคชันต่างๆ เมนูทำให้การจัดกลุ่มคำสั่งประเภทเดียวกันเข้าด้วยกันได้สะดวก วิศวกรเบสิกจึงมีเครื่องมือในการออกแบบและสร้างเมนูให้กับผู้ช่วย เมนูในวิศวกรเบสิกแบ่งออกเป็นเมนูย่อยถึงลงไปถึง 6 ระดับ นั่นคือ หลังจากเลือกหัวข้อในเมนูแล้ว สามารถมีเมนูย่อยให้เลือกได้อีก 6 ชั้น เมื่อเลือกหัวข้อออกแบบเมนู (Menu Design) จากเมนูวินโดวส์หรือคลิกที่ปุ่มเมนูดีไซน์ที่ทูลบาร์จะปรากฏการออกแบบเมนูวินโดวส์ขึ้นดังรูปที่ 2.17 ในวินโดวส์นี้จะแบ่งออกเป็นสองส่วน โดยส่วนบนเป็นรายละเอียดการกำหนดในแต่ละหัวข้อของเมนูตรงที่อยู่ในแถบกว้างของส่วนล่าง



รูปที่ 2.17 วินโดวส์ของเมนูอีดิเตอร์

การกำหนดรายละเอียดของแต่ละหัวข้อในส่วนบน จะประกอบด้วยช่องต่างๆ ที่เป็นคุณสมบัติของเมนู คุณสมบัติที่สำคัญที่สุด คือ ชื่อ (Name) และหัวข้อ (Caption) การป้อนข้อมูลในส่วนบน จะทำให้เห็นโครงสร้างของเมนูในส่วนล่าง โดยมีการจัดย่อหน้าให้เห็นว่าหัวข้อใดอยู่ในเมนูใด หรือหากเลื่อนแถบสว่างในส่วนล่าง ก็จะมีรายละเอียดการกำหนดของหัวข้อที่ตรงกันนั้นปรากฏในส่วนบน นั่นคือ สองส่วนที่สัมพันธ์กันอยู่เสมอ

คุณสมบัติที่กำหนดได้ในการออกแบบเมนูประกอบด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
หัวข้อ คือข้อความที่ปรากฏในเมนู
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ชื่อ** เป็นชื่อของหัวข้อเมื่อนั้น มีไว้เพื่ออ้างอิง ทุกหัวข้อจะต้องมีชื่อที่ไม่ซ้ำกัน เสมอ ยกเว้นแต่จะเป็นเมนูในการควบคุมอะเรย์ (Control Array)
- อินเด็กซ์** เป็นดัชนีที่จะชี้ถึงสิ่งที่อยู่ในการควบคุมของอะเรย์ ซึ่งเป็นกลุ่มของตัวควบคุมที่ใช้ชื่อและโพสิเตอร์ร่วมกัน


ในบางครั้งอาจมีความจำเป็นที่จะต้องสร้างเมนูย่อยขึ้นมาใช้งาน อาจด้วยจุดประสงค์เพื่อจัดกลุ่มย่อยของคำสั่งในเมนูหรือเป็นเพราะเมนูบาร์ สำหรับเมนูที่มีเนื้อที่ไม่เพียงพอกับหัวข้อจำนวนมาก ในการสร้างเมนูย่อยนั้น มีขั้นตอนเพิ่มขึ้นนอกเหนือจากการกำหนดหัวข้อปกติเพียงใช้ปุ่มลูกศรที่อยู่ในส่วนล่างของการออกแบบเมนูดังรูปที่ 2.17 เพื่อเลื่อนหัวข้อให้เป็นหัวข้อย่อยชั้นถัดลงไปของเมนูที่ต้องการเท่านั้น

2.3.12 การสร้างไฟล์ .EXE

หลังจากที่ได้ออกแบบและพัฒนาแอปพลิเคชัน ในสภาพแวดล้อมของวิซวลเบสิกจนเสร็จสมบูรณ์แล้ว หากการใช้แต่ละครั้งจะต้องมาสั่งให้วิซวลเบสิกทำงานก่อน แล้วโหลดโปรแกรมมาทำงาน ซึ่งทำให้ไม่สะดวก วิซวลเบสิกจึงมีความสามารถในการคอมไพล์โปรเจกต์ ให้กลายเป็นไฟล์ที่ทำงานบนวินโดวส์ได้ด้วยตนเอง วิธีการคอมไพล์จะต้องเลือกหัวข้อ Make EXE File ซึ่งอยู่ในเมนูไฟล์ หรือวิธีการกดคีย์ Alt+F, K ก็ได้ จะมีไดอะล็อกบ็อกซ์ชื่อ “Make EXE File” สำหรับกำหนดและส่งคอมไพล์โปรเจกต์ ดังรูปที่ 2.18

ชื่อไฟล์ .EXE ที่วิซวลเบสิกกำหนดไว้ คือ ชื่อเดียวกับไฟล์โปรเจกต์ (ไฟล์ .MAK) หากต้องการใช้ชื่ออื่นๆ ให้พิมพ์ใหม่ในช่องชื่อไฟล์และหากจะเปลี่ยนไอคอนหรือไอเร็กทอรีสามารถเลือกได้จากช่องไอเร็กทอรี สำหรับชื่อของแอปพลิเคชันและไอคอนที่จะแสดงในกลุ่มของโปรแกรมเมนเจอร์ (Program Manager) กำหนดได้จากช่องแอปพลิเคชันไตเติ้ล (Application Title) และยูสไอคอนฟอร์ม (Use Icon From) ตามลำดับ ถ้ามีการกำหนดไอคอนให้กับฟอร์มในโปรเจกต์ ก็จะมีรายการของไอคอนให้เลือก ซึ่งไอคอนที่ถูกเลือกได้แสดงไว้ทางด้านขวาของวินโดวส์ ในกรณีที่ไม่มีการกำหนดไอคอนให้กับฟอร์มวิซวลเบสิก จะใช้ไอคอนที่เตรียมไว้ เมื่อกำหนดทุกสิ่งครบแล้ว ให้กดปุ่ม OK เพื่อสร้างไฟล์ .EXE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.18 วินโดวส์สำหรับการสั่งคอมไพล์โปรเจ็ค

2.3.13 การใช้งานระดับสูง

ในวิชาลเบสิก Professional Edition ได้มีการเพิ่มเติมทั้งคัสตอมคอนโทรล เครื่องมือและข่าวสารขึ้นมาจาก Standard Edition จึงเป็นการเหมาะกับการพัฒนามืออาชีพหรือมือสมัครเล่นที่ต้องการใช้งานอย่างจริงจัง ซึ่งสิ่งที่เพิ่มขึ้นมาจะช่วยให้ผู้ใช้ทำงานได้ง่ายขึ้น และแอปพลิเคชันที่ได้ก็เป็นที่น่าประทับใจของผู้ใช้

1) Custom Control

ในชุด Professional Edition ได้ให้คัสตอมคอนโทรลเพิ่มขึ้นมาอีกหลายตัวด้วยกัน โดยแยกอยู่ในไฟล์ .VBX ซึ่งผู้ใช้เลือกที่จะเพิ่มเข้ามาหรือยกเลิกออกจากไฟล์โปรเจ็คได้ แต่ปกติแล้วไฟล์ AUTOLOAD.MAK จะเรียกใช้คัสตอมคอนโทรลทั้งหมดโดยอัตโนมัติ อย่างไรก็ตามในการใช้งานจริงเราควรแก้ไขให้เหลือเฉพาะคอนโทรลที่เราใช้งานบ่อยๆ เท่านั้นเพราะจะทำให้ไม่เสียเวลาในการโหลดคอนโทรลที่ไม่ได้ใช้

2) Animated Buttons

คอนโทรลตัวนี้จะทำให้เราสามารถที่จะสร้างปุ่มเคลื่อนไหวเมื่อกดปุ่มนั้นถูกกด โดยเราจะเป็นผู้กำหนดภาพแต่ละเฟรมที่จะแสดงต่อเนื่องกัน สำหรับเหตุการณ์และวิธีของ Animated Button จะมีเหมือนปุ่มกดปกติ และเรายังจะสนใจกับเฉพาะเหตุการณ์คลิก เช่นกัน ส่วนคุณสมบัติที่สำคัญคือ Picture สำหรับใช้กำหนดเฟรมของภาพที่จะแสดงเมื่อกด Picture Xpos และ Picture Ypos ใช้

กำหนดตำแหน่งของภาพในการควบคุม ส่วนการกำหนดตำแหน่งของข้อความในปุ่มนั้น ใช้วิธีการกำหนดค่า 0 ถึง 2 ให้กับ TextPosition ว่าจะให้อยู่ข้างใต้ด้านซ้าย หรือ ด้านขวาของภาพตามลำดับ การให้แสดงภาพว่าจะเร็วหรือช้าขึ้นกำหนดไว้ในคุณสมบัติความเร็ว โดยมีหน่วยเป็นมิลลิวินาที

3) Multimedia MCI Device

ทำให้การติดต่อกับอุปกรณ์ด้านมัลติมีเดีย (Multimedia) เช่น ซีดีรอม เป็นไปอย่างง่ายดาย โดยจะมีปุ่มในการควบคุมเหมือนแผงควบคุมของเครื่องเล่นซีดีให้ใช้ โดยเราไม่จำเป็นต้องสร้างปุ่มขึ้นมาที่ละปุ่ม และเขียนโปรแกรมสั่งงานเอง อย่างไรก็ตาม คอนโทรลนี้ก็มีคุณสมบัติเพื่อควบคุมการทำงานเช่นเดียวกัน คือ Button Enable มีค่าเป็นจริงหรือเป็นเท็จ ใช้ระบุว่าจะให้ผู้ใช้สั่งงานที่ปุ่มควบคุมของคอนโทรลได้หรือไม่ คุณสมบัติ Command ระบุได้ว่าจะให้ทำคำสั่งด้าน MCI คำสั่งใด ซึ่งเป็นการทำงานกับอุปกรณ์ที่ต่ออยู่ การแสดงปุ่มควบคุมอาจให้แสดงในแนวตั้ง หรือแนวนอนได้ ด้วยการกำหนดค่า 1 หรือ 0 ให้กับ Orientation และปิดเสียงด้วยการให้คุณสมบัติ Silent มีค่าจริง

4) Custom Control 3-D

ประกอบด้วยคอนโทรล 6 ตัว ได้แก่ Check Box, Command Button, Frame, Group, Push Button, Option Button, และ Panel แบบ 3 มิติ ซึ่งแต่ละคอนโทรลมีลักษณะการทำงานคล้ายกับแบบธรรมดา แต่เราสามารถกำหนดคุณสมบัติเพื่อให้มีการแสดงผลแบบ 3 มิติในลักษณะต่างๆ ได้

คุณสมบัติ Font3D ใช้กำหนดว่าตัวอักษรนั้นจะทำการแสดงด้วยแสงเงาอย่างไร และคอนโทรล 3D เฟรม มีคุณสมบัติ ShadowColor ระบุถึงลักษณะและสีของเงา ส่วน 3D CommandButton นั้นนอกจากใช้ BevelWidth กำหนดความหนาของขอบแต่ละปุ่มแล้วยังมีคุณสมบัติที่ระบุถึงภาพที่จะแสดงบนปุ่มได้อีกด้วย 3D Group Push Button สามารถแสดงภาพบนปุ่มขณะอยู่ในลักษณะต่างๆ ได้ด้วยการกำหนดภาพให้คุณสมบัติ PictureUp, PictureDown และ PictureDisabled สำหรับ 3D Panel ปรับแต่งเงาและความกว้างของขอบไว้ด้วย BevelInner, BevelOuter, BevelWidth และ BorderWidth นอกจากนี้แล้วยังกำหนดให้มีการระบายสีพื้นตามเปอร์เซ็นต์ในคุณสมบัติ FloodPercent ด้วยรูปแบบต่างๆ

2.4 การอินเตอร์เฟสพื้นฐาน

เครื่องไมโครคอมพิวเตอร์ทุกรุ่น (PC/AT 286, 386, 486) จะมีหมายเลขพอร์ตสำหรับใช้งานต่างๆ ดังตารางที่ 2.4 จะเห็นว่ามีบางพอร์ตที่ไม่ได้ถูกใช้งาน (สงวนไว้) เช่น 360H-36FH, 3C0H-3CFH เราสามารถที่จะนำหมายเลขพอร์ตเหล่านี้ไปประยุกต์ใช้งานได้ หรือจะใช้หมายเลขเอกสารนี้เป็นเอกสารทสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พอร์ตที่ถูกกำหนดเอาไว้แล้วแต่เครื่องไมโครคอมพิวเตอร์ของเราไม่ได้ต่ออุปกรณ์ใช้งานกับพอร์ตนั้น เช่น พอร์ตหมายเลข 278H-27FH (เครื่องพิมพ์ขนาน พอร์ต 2)

ตารางที่ 2.4 การจัดตำแหน่งพอร์ตของระบบ

หมายเลขพอร์ต	การใช้งาน
000H-01FH	ตัวควบคุมดีเอ็มเอ 1, 8237A-5
020H-03FH	ตัวควบคุมอินเทอร์รัปต์ 1, 8259(มาสเตอร์)
040H-05FH	ตัวควบคุมไทมเมอร์เคาน์เตอร์ 8254-2
060H-06FH	ตัวควบคุมพอร์ตขนานและคีย์บอร์ด 8042
070H-07FH	Real Time Clock, NMI ของระบบ
080H-09FH	ดีเอ็มเอเพริจิสเตอร์ 74LS612
0A0H-0BFH	ตัวควบคุมอินเทอร์รัปต์ 2, 8259(สเลฟ)
0C0H-0DFH	ตัวควบคุมดีเอ็มเอ 1, 8237A-5
0F0H	เคลียร์เมธโคโปรเซสเซอร์
0F1H	รีเซตเมธโคโปรเซสเซอร์
0F8H-0FFH	เมธโคโปรเซสเซอร์ 80287
1F0H-1FBH	ฮาร์ดดิสก์
200H-207H	เกมอินพุต/เอาต์พุต
278H-27FH	เครื่องพิมพ์ขนาน พอร์ต 2
2F8H-2FFH	เครื่องพิมพ์อนุกรม พอร์ต 2
300H-31FH	การ์ดโปรโตไทป์ (prototype)
360H-36FH	สแกนไว้
378H-37FH	เครื่องพิมพ์ขนาน พอร์ต 1
380H-38FH	SDLC ไปต์ซิงโครไนซ์ 1
3A0H-3AFH	อะแดปเตอร์สี/กราฟฟิกส์
3F0H-0F7H	ตัวควบคุมดิสก์ไดรฟ์
3F8H-3FFH	พอร์ตอนุกรม


การใช้งานพอร์ตสามารถทำได้โดยการเขียนโปรแกรมควบคุมพอร์ตนั้นๆ สามารถจะใช้ภาษาเบสิก, ภาษาซี, ภาษาปาสคาล และแอสเซมบลี ก่อนอื่นจะต้องทราบหมายเลขพอร์ตที่จะใช้ก่อนแล้วศึกษารายละเอียดของตัวอุปกรณ์ที่ทำงานอยู่ในพอร์ตนั้น ว่ามีการทำงานอย่างไร จากนั้นไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จึงเขียนโปรแกรมควบคุมการทำงานของพอร์ตนั้น บนเครื่องไมโครคอมพิวเตอร์จะมีพอร์ตที่ทำหน้าที่ควบคุมการรับคีย์บอร์ดสแกนโค้ดเป็นพอร์ตขนาน แล้วยังผลิตเสียงได้ด้วย คือ พอร์ตหมายเลข 060H-06FH พอร์ตนี้จะใช้ชิป 8255 ในการทำงาน


2.4.1 การสร้างพอร์ตเพื่ออินเตอร์เฟส

การอินเตอร์เฟส หรือการเชื่อมต่อระหว่างไมโครคอมพิวเตอร์กับอุปกรณ์ภายนอกสามารถสร้างขึ้นมาได้ โดยชิป 8255 ทำหน้าที่เป็นพอร์ตอินพุต/เอาต์พุต ซึ่งมีระดับสัญญาณเป็น TTL เช่นกัน จะเป็นการคอินเตอร์เฟสอเนกประสงค์ ซึ่งใช้งานกับไมโครคอมพิวเตอร์ PC/XT/AT ได้ทุกรุ่น ซึ่งจะต้องนำสัญญาณควบคุมบัสข้อมูล แอดเดรสบัสสัญญาณรีเซตไฟ VCC กราวด์ของไมโครคอมพิวเตอร์เชื่อมต่อกับการ์ดนี้ให้ถูกต้องเสียก่อน

การต่อสายสัญญาณ แอดเดรสบัส, คาตาบัส, สัญญาณควบคุม และสัญญาณอินพุต/เอาต์พุต ควรใช้สายวายเคเบิลอย่างละสี เพื่อสะดวกในการตรวจสอบเมื่อต่อสายสัญญาณต่างๆ เสร็จเรียบร้อยแล้ว ควรจะใช้มัลติมิเตอร์วัดสัญญาณต่างๆ ที่ต่อไว้ว่าถูกต้องตามวงจรหรือไม่และที่สำคัญระวังอย่าให้ไฟ VCC กับกราวด์ลัดวงจรเป็นอันขาด เพราะจะทำให้ตัวอุปกรณ์ และเครื่องไมโครคอมพิวเตอร์เสียหาย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น **รูปที่ 2.19** ขาสัญญาณบนสล็อต และการ์ดอินเตอร์เฟส



รูปที่ 2.20 วงจรพอร์ตหมายเลข 27CH-27FH

จากวงจรรูปที่ 2.20 จะเห็นว่าใช้ 74LS138 ในการถอดรหัสหมายเลข 27X และเมื่อรวม A0-A1 จะได้เป็นหมายเลข 27CH-27FH ดังตารางที่ 2.5

ทดลองโดยเสียบลงบนสล็อตของเครื่องไมโครคอมพิวเตอร์ การเสียบการ์ดลงบนสล็อตหรือดึงการ์ดออกจากสล็อตจะต้องปิดสวิตช์ Power ของเครื่องไมโครคอมพิวเตอร์ก่อนทุกครั้ง จากนั้นทำการเขียนโปรแกรมทดสอบพอร์ต 27CH-27FH

ตารางที่ 2.5 แสดงการถอดรหัสแอดเดรสพอร์ต

A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	หมายเลขพอร์ต	หมายเหตุ
G1	G2 _A	G2 _B	C ₂	B ₂	A ₂	B ₁	A ₁				
1	0	0	1	1	1	1	1	0	0	27CH	พอร์ต A
1	0	0	1	1	1	1	1	0	1	27DH	พอร์ต B
1	0	0	1	1	1	1	1	1	0	27EH	พอร์ต C
1	0	0	1	1	1	1	1	1	1	27FH	พอร์ต D

```

locate 5 , 28
print "This is test PORT 27C - 27F"
    out &h27F , 128
    out &h27C , &hFF
    out &h27D , &hFF
    out &h27E , &hFF
for i = 1 to 29999
next i
out &h27C , &h85
out &h27D , &h55
out &h27E , &h58

```

รูปที่ 2.21 โปรแกรมทดสอบพอร์ต 27CH-27FH

```

1 locate 5 , 20
2 print "Test Port no. 27C - 27F"
3 x = 1
4 out &h27F , 128
5 out &h27C , x
6 out &h27D , x
7 out &h27E , x
8 x = x * 2
9 for i = 1 to 9999
10 next i
11 if x < 150 then goto 5
12 out &h27C , X
13 out &h27C , X
14 out &h27F , &h55

```

รูปที่ 2.22 โปรแกรมที่ทำให้ LED ของแต่ละพอร์ตติดสว่างทีละดวง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมนี้จะทำให้หลอด LED ของแต่ละพอร์ตติดสว่างทีละดวง จากดวงแรกไปจนถึง ดวงสุดท้าย แล้วกำหนดให้ LED ของพอร์ต A ดับทุกดวง และของพอร์ต B ติดสว่างทุกดวง ส่วน พอร์ต C จะติดสลับดวงกัน

คำสั่ง out &h27F , 128

เป็นโปรแกรมค่าคอนโทรลเวอร์ต 128(80_H) ให้แก่พอร์ตควบคุมของ 8255 โดยกำหนดให้ พอร์ต A, B และ C เป็นเอาต์พุตทั้งสามพอร์ต

คำสั่ง out &h27C, &hFF

เป็นการส่งค่า FF_H ให้พอร์ต 27C (พอร์ต A) เพื่อให้หลอด LED ติดสว่างทุกดวง

คำสั่ง out &h 27C, &h55

เป็นการส่งค่า 55_H ให้พอร์ต 27C (พอร์ต A) เพื่อให้หลอด LED ติดสลับดวงกัน


```

1   locate 5 , 20
2   print "Test Port no . 27C -27F"
3   x = 1
4   out &h27F , 128
5   out &h27C , x
6   out &h27D , x
7   out &h27E , x
8   x = x * 2
9   for i = 1 to 3000
10  next i
11  if x <10 then goto 5
12  out &h27C , x
13  out &h27D , &hFF
14  out &h27E , &h55

```

รูปที่ 2.23 โปรแกรมนับ 0-9 โดยใช้ภาษาเบสิก

เราสามารถจะใช้พอร์ต 27C ให้ผลิตเสียงออกทางลำโพงได้เช่นกัน โดยทำการต่อวงจร เพิ่มเข้าทั้ง 2 บิต (PA0-PA1) ของพอร์ต 27C ดังรูปที่ 2.25 แล้วเขียนโปรแกรมภาษาปาสคาลเพื่อ ผลิตเสียง เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 แสดงวงจรกำเนิดเสียงจากพอร์ต 27C

```

Program sound_Test;
uses crt, dos;
var A, count : integer;
    regs : register;
Begin
  clrscr; count := 1;
  writeln(' Program Sound Test ');
  writeln(' Uses Port No. 27C ');
  while count <= 999 do
  begin
    delay(1) ; regs.AL := Port[$27C];
    A := regs.AL xor S03;
    port[$27C] := A;
    count := count + A;
  end;
  regs.AL := port[$27C]
  A := regs.AL and S00;
  port[$27C] := A;
end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 2.25 โปรแกรมการผลิตเสียง
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในหัวข้อนี้เป็นการเรียนรู้วิธีเขียนโปรแกรมควบคุมพอร์ตภายในเครื่องไมโครคอมพิวเตอร์ในการผลิตเสียง และสร้างพอร์ตใช้งานภายนอกสำหรับให้ LED แสดงผล

2.5 ความรู้ทางคอมพิวเตอร์

ในการสร้างชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ควรจะมีความรู้ทางด้านพื้นฐานทางด้าน คอมพิวเตอร์ในเรื่องต่อไปนี้

2.5.1 ตำแหน่งของสล็อตที่ต่อใช้งาน

สัญญาณต่างๆ บนสล็อตของเครื่องคอมพิวเตอร์ที่ใช้ในการทำงาน



ด้านอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.26 ตำแหน่งของสล็อตที่ใช้งาน

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.6 ความหมายของสัญญาณต่างๆ

ชื่อสัญญาณ	I/O	ความหมาย
OSC	O	สัญญาณนาฬิกาที่มีความกว้าง 70 ns ความถี่ 14.31818 เมกะเฮิรตซ์
CLK	O	สัญญาณนาฬิกาของระบบมีความถี่ 4.77 MHz มีช่วงคาบ 210 ns
RESET SRV	O	สายสัญญาณนี้ใช้การรีเซ็ตระบบ ในขณะที่เริ่มเปิดเครื่อง
A0-A19	O	แอดเดรส A0-A19
D0-D7	I/O	บัสข้อมูลบิต 0-7
I/O CH CK	I	เป็นสัญญาณตรวจสอบช่อง I/O สัญญาณนี้จะมีผลต่อเนื่องเพื่อควบคุมระบบ
I/O CHR DY	I	สัญญาณทำให้เกิดการชิง โคนีในซอ์ปรกรณ์อินพุตเอาต์พุตที่ทำงานซ้ำให้เข้ากับระบบได้
IRQ2-IRQ7	I	เป็นสัญญาณของอินเทอร์รัพต์ 2 ถึง 7
IOR	I	สัญญาณอ่านอินพุต เอาต์พุต
IOW	O	สัญญาณการเขียนอินพุต เอาต์พุต
MEMR	O	สัญญาณอ่านหน่วยความจำ
MEMW	O	สัญญาณเขียนหน่วยความจำ
AEN	O	สัญญาณการอีนาเบิลแอดเดรส
CARD SLCTD	I	สัญญาณเลือกการ์ด

ภายในคอมพิวเตอร์ได้มีการออกแบบให้สามารถที่จะเพิ่มเติมวงจรอินเทอร์เฟสเข้าไปในภายหลังได้ โดยผ่านทางสล๊อตที่มีอยู่บนเมนบอร์ด ซึ่งแต่ละสล๊อตจะมีจำนวนขาทั้งสิ้น 62 ขา แบ่งออกเป็น 2 ข้างๆ ละ 31 ขา ส่วนการเรียกตำแหน่งขาของสล๊อตเหล่านี้จะขึ้นอยู่กับว่าขานั้นอยู่ข้างใด (ซ้ายหรือขวา) ของสล๊อต โดยขาที่อยู่ทางด้านซ้ายของสล๊อตจะเรียกโดยใช้อักษร B นำหน้าเลขตำแหน่งของขา ส่วนขาที่อยู่ทางด้านขวาของสล๊อตจะเรียกโดยใช้อักษร A นำหน้าเลขตำแหน่งของขาแต่ละขาของสล๊อตเหล่านี้ จะเชื่อมต่อกับเส้นสัญญาณต่างๆ บนเมนบอร์ด ทำให้การสร้างวงจรอินเทอร์เฟสกับคอมพิวเตอร์ สามารถทำได้โดยสะดวก ซึ่งเส้นสัญญาณที่เชื่อมต่อกับขาของสล๊อตเหล่านี้จะประกอบไปด้วย เส้นสัญญาณของบัสตำแหน่ง (Address Bus), บัสข้อมูล (Data Bus). บัสควบคุมสำหรับการเขียน/อ่านข้อมูลจากหน่วยความจำ หรือตำแหน่งของอุปกรณ์อินพุต, เส้นทางสัญญาณสำหรับการขออินเทอร์รัพท์ของวงจรอินเทอร์เฟส, เส้นสัญญาณสำหรับการขอ DMA. สัญญาณฐานเวลาต่างๆ ที่ใช้ในระบบ, เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำ และสัญญาณสำหรับการตรวจสอบความผิดพลาด (I/O Check) รายละเอียดของสายสัญญาณที่ใช้งาน จะมีความหมายดังตารางที่ 2.6 ดังนั้นสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 หมายเลขแอดเดรสของอุปกรณ์อินพุต/เอาต์พุต

การติดต่อกับอุปกรณ์ใดจำเป็นต้องทราบถึงหมายเลขแอดเดรสของอุปกรณ์นั้นเสียก่อน หมายเลขแอดเดรสของอุปกรณ์ต่างๆ จะมีหมายเลขประจำ ดังตารางที่ 2.7

ตารางที่ 2.7 หมายเลขแอดเดรสของอุปกรณ์ต่างๆ

หมายเลขแอดเดรส (เลขฐานสิบหก)	อุปกรณ์อินพุตเอาต์พุต
\$000-\$01F	ตัวควบคุมดีเอ็มเอ 8237
\$020-\$03F	ตัวควบคุมอินเทอร์รัพท์ 8259
\$040-\$05F	ตัวควบคุม
\$060-\$06F	ตัวควบคุมแอดเดรสขนานและใช้ติดต่อกับคีย์บอร์ด
\$070-\$07F	สำหรับเอทีใช้ติดต่อกับนาฬิกา
\$080-\$09F	ดีเอ็มเอพีจีจีเตอร์
\$0A0-\$0BF	ตัวควบคุมอินเทอร์รัพท์ตัวที่ 2 (ของเอที)
\$0C0-\$0DF	ตัวควบคุมดีเอ็มเอตัวที่ 2 (ของเอที)
\$0F0	เกลียร์โปรเซสเซอร์คณิตศาสตร์
\$0F1	รีเซตโปรเซสเซอร์คณิตศาสตร์
\$0F8-\$0FF	โปรเซสเซอร์คณิตศาสตร์
\$1F0-\$1F8	ฮาร์ดดิสก์
\$200-\$207	เกมส์ไอโอ
\$278-\$27F	แอดเดรสเครื่องพิมพ์แอดเดรส 2
\$2F8-\$2FF	แอดเดรสอนุกรมแอดเดรส 2
\$300-\$31F	โปรโตไทป์การ์ด
\$360-\$36F	สแกนไว้
\$378-\$37F	แอดเดรสเครื่องพิมพ์แอดเดรส 1
\$380-\$38F	SDLC , ไปซิง โคนัส 2
\$3A0-\$3A1	ไปซิง โคนัส 1
\$3B0-\$3BF	อะแดปเตอร์โมโนโครมและเครื่องพิมพ์
\$3C0-\$3CF	สแกนไว้
\$3D0-\$3DF	อะแดปเตอร์สี
\$3F0-\$3F7	ตัวควบคุมดิสก์
\$3F8-\$3FF	แอดเดรสอนุกรม 1

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษานาน นี้อ่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบ การสร้างและการทำงาน

ในบทนี้จุดประสงค์จะกล่าวถึงการสร้าง และการออกแบบวงจรชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ โดยแยกออกเป็น 2 ส่วนประกอบด้วย แผงทดลองหลักและแผงทดลองย่อย ซึ่งแผงทดลองย่อยมี 5 แผงทดลอง คือ แผงทดลองย่อยที่ 1 ประกอบด้วยวงจรถอดจิกเกต, วงจรบวกและลบเลขฐานสอง, วงจรตรวจสอบพาริตี แผงทดลองย่อยที่ 2 ประกอบด้วยพีชคณิตบูลีน, วงจรฟลิปฟล็อป, แผนผังคาร์โนห์ แผงทดลองที่ 3 ประกอบด้วยวงจรมัลติเพล็กซ์, ชิฟริสเตอร์, มัลติเพล็กซ์ และดีมัลติเพล็กซ์ แผงทดลองที่ 4 ประกอบด้วยวงจรถอดรหัส, ถอดรหัส, วงจรเปรียบเทียบ แผงทดลองที่ 5 ประกอบด้วยวงจรมัลติเพล็กซ์แอนะล็อกเป็นดิจิทัลและดิจิทัลเป็นแอนะล็อก

ส่วนชุดทดลองนั้นจะใช้สำหรับการทดลองแบบปกติ ซึ่งในชุดทดลองนี้ประกอบไปด้วยวงจรถอดจิกมอนิเตอร์, วงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก, วงจรถอดจิกสวิทช์แบบกดปุ่ม, วงจรดีเบสสวิทช์, วงจรกำเนิดสัญญาณพัลส์และวงจรถ่ายแรงดัน

3.1 แผงทดลองหลัก

3.1.1 วงจรถอดจิกมอนิเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.1 วงจรถอดจิกมอนิเตอร์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจร

เป็นส่วนที่ใช้แสดงสถานะลอจิกในชุดทดลองดิจิทัล ซึ่งมีทั้งหมด 8 ช่อง เมื่ออินพุตมีหนึ่งสัญญาณลอจิกเข้ามาเป็น “0” แอลอีดีที่ใช้แสดงสถานะลอจิกของลอจิกมอนิเตอร์จะดับ ถ้าหากอินพุตได้รับลอจิกเป็น “1” แอลอีดีแสดงสถานะลอจิกของลอจิกมอนิเตอร์จะสว่างแทนลอจิก “1”

วงจรลอจิกมอนิเตอร์จะใช้ไอซีเบอร์ ULN2803 ภายในเป็นอินเวอร์เตอร์ 8 ตัว จึงสามารถนำมาใช้เป็นลอจิกมอนิเตอร์ได้ 8 ช่องพอดี ขา 1-8 จะเป็นอินพุตของลอจิกมอนิเตอร์ คือ I1-I8 ที่เอาต์พุตจะต่อกับแอลอีดี และตัวต้านทานจำกัดกระแส ถ้าหากอินพุต I1-I8 ได้รับลอจิก “0” IC1 จะกลับลอจิกเป็น “1” ทำให้ LED1-LED7 ได้รับแรงดันไบแอสตรงจึงไม่ติดเป็นการแสดงสถานะลอจิก “0” หรือ “LOW” ถ้าหากอินพุต I1-I8 ได้รับลอจิก “1” หรือแรงดัน +5 โวลต์ IC1 จะกลับลอจิกเป็น “0” ทำให้ LED1-LED7 ได้รับแรงดันไบแอสตรงจึงติดสว่าง แสดงสถานะลอจิก “1”

3.1.2 วงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก



รูปที่ 3.2 วงจรถอดรหัสเลขฐานสองเป็นฐานสิบหก


การทำงานของวงจร

วงจรประกอบด้วยไอซีเบอร์ MC14495 ภายในมีหน่วยความจำที่เก็บข้อมูลตัวเลขฐานสิบหก 0-F และที่ภาคเอาต์พุตมีตัวต้านทานจำกัดกระแสให้แอลอีดีต่ออยู่ด้วย ดังนั้นการเชื่อมต่อแอลอีดีตัวเลข 7 ส่วนเข้ากับ IC2 จึงสามารถต่อได้โดยตรง

แอลอีดีตัวเลข 7 ส่วน ที่ต่อกับ IC2 จะต้องใช้แบบแคโทดร่วม และต้องต่อเข้าร่วม (common) ลงกราวด์ สำหรับจุดต่อ dp เป็นจุดบนตัวแอลอีดีตัวเลข 7 ส่วนจะใช้ตัวต้านทาน R10 ต่อจำกัดกระแสไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3 วงจรลอจิกสวิตช์แบบกดปุ่ม



รูปที่ 3.3 วงจรลอจิกสวิตช์แบบกดปุ่ม


การทำงานของวงจร

วงจรลอจิกสวิตช์แบบกดปุ่ม เป็นส่วนที่ทำหน้าที่ป้อนสัญญาณลอจิก “0” และ “1” โดยลอจิก “0” จะมีค่าแรงดันต่ำกว่า 0.8 โวลต์ ในขณะที่ลอจิก “1” จะมีระดับแรงดันมากกว่า 2 โวลต์

ส่วนสำคัญของวงจรก็คือ JK ฟลิปฟลอป เมอร์ 74HC73 ซึ่งภายในมี JK ฟลิปฟลอปอยู่ 2 ตัว การทำงานของวงจร คือ S1 จะทำหน้าที่เป็นสวิตช์ เมื่อกดจะปิดวงจรและเมื่อปล่อยจะเปิดวงจร โดย S1 จะทำหน้าที่ป้อนพัลส์เข้าที่ขา CK ของ IC3/1 เมื่อป้อนพัลส์หนึ่งครั้งเอาต์พุตของฟลิปฟลอปจะเปลี่ยนเป็นตรงกันข้าม และมีตัวต้านทาน 500 โอห์ม ทำหน้าที่จำกัดกระแสให้แก่อัลอีดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.4 วงจรดีเบบซ์สวิตช์



รูปที่ 3.4 วงจรดีเบบซ์สวิตช์

การทำงานของวงจร


จะใช้ IC7 เบอร์ 40106 ที่มีอินพุตอยู่ภายใน 5 ตัว นำมาสร้างวงจรดีเบบซ์สวิตช์ได้ 2 ชุด เอาต์พุตมี 2 จุดคือ เอาต์พุต “0”และ “1” หมายถึงถ้าไม่มีการกดสวิตช์ที่เอาต์พุต “0” จะมีสถานะลอจิกเป็น “1” เมื่อกดสวิตช์ก็กลายเป็น “0” ที่เอาต์พุต “1” จะมีการทำงานตรงข้ามกันคือเป็น “0” เมื่อไม่กดสวิตช์ และเป็น “1” เมื่อกดสวิตช์ ถ้าจะมองในแง่ของการป้อนพัลส์ก็คือเอาต์พุต “0” ให้พัลส์ขอบขาลง ส่วนเอาต์พุต “1” ให้พัลส์ขอบขาขึ้น

เมื่อไม่กดสวิตช์ S9 อินพุตของ IC7/1 ที่ขา 1 จะมีสถานะเป็น “1” โดยแรงดันจากไฟเลี้ยง +5 โวลต์ ผ่าน R36 และ R37 ส่วน R38 จะทำหน้าที่ถ่ายทอดลอจิก “1” จากอินพุตของ IC7/1 ไปปรากฏที่เอาต์พุตตำแหน่ง “0” ส่วน IC7/1 เมื่อได้รับลอจิก “1” ก็จะกลับสถานะเป็น “0” ป้อนเข้าที่ IC7/2 ที่เอาต์พุตของ IC7/2 ก็จะกลายเป็น “1” ผ่านเข้าสู่ IC7/3 กลับสถานะอีกครั้งเป็น “0” ออกไปที่เอาต์พุต “1”

เมื่อกดสวิตช์ S9 อินพุต 1 ของ IC7/1 เสมือนถูกต่อลงกราวด์ได้รับลอจิก “0” ทำให้เอาต์พุตของ IC7/2 เป็น “1” เอาต์พุตของ IC7/2 จึงกลายเป็น “0” ป้อนเข้า IC7/3 กลับลอจิกเป็น “1” ออกไป การค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่เอาต์พุตตำแหน่ง “1” และจะคงสถานะนั้นไปจนกว่า S9 จะถูกปล่อยหรือเปิดวงจร ส่วนเอาต์พุตตำแหน่ง “0” ก็จะมีสถานะที่ตรงกันข้าม คือ เมื่อกด S9 ตัวต้านทาน R38 ก็เสมือนต่อลงกราวด์ ระดับลอจิกที่เอาต์พุต “0” จึงกลายเป็น “0” ส่วน C1 จะทำหน้าที่ลดสัญญาณรบกวนอันอาจเกิดจาก กดสวิตช์

3.1.5 วงจรกำเนิดสัญญาณพัลส์




รูปที่ 3.5 วงจรกำเนิดสัญญาณพัลส์

การทำงานของวงจร

จากวงจรกำเนิดสัญญาณรูปสี่เหลี่ยมต่อเนื่องที่มีความถี่ 2 ค่าคือ 1 เฮิรตซ์ และ 2 เฮิรตซ์ โดยใช้ IC8 เบอร์ 555 เป็นวงจรออสซิลเลเตอร์แบบเรโตนาร์ R43, R44, C3-C6 ทำหน้าที่กำหนดความถี่ของวงจรโดยผ่านการเลือกของสวิตช์ S11 ต่อกับ C3 และ C4 สัญญาณเอาต์พุตของวงจรจะมีความถี่ 1 เฮิรตซ์ ถ้า S11 ต่อกับ C5 และ C6 สัญญาณเอาต์พุตจะมีความถี่ 1 กิโลเฮิรตซ์ สัญญาณเอาต์พุตมีระดับแรงดัน 5 โวลต์พีคทูพีค ซึ่งออกทางขา 3 ของ IC8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.6 วงจรจ่ายแรงดัน



รูปที่ 3.6 วงจรจ่ายแรงดัน

การทำงานของวงจร


วงจรของแหล่งจ่ายไฟจะมีแรงดันทางเอาต์พุต 5 ระดับคือ +5 โวลต์, -5 โวลต์, +15 โวลต์, -15 โวลต์ และปรับค่า 0-12 โวลต์ โดยใช้หม้อแปลง 15V 0 15V ขนาด 2 แอมป์ D1-D4 ต่อเป็นไดโอดบริดจ์ C8, C10 เป็นตัวปรับระดับแรงดันให้เรียบ C9, C11, C12, C14 เป็นตัวกรองความถี่

แรงดัน +15 โวลต์, -15 โวลต์ จะถูกแยกกันไปใช้ประโยชน์ แรงดัน +15 โวลต์ถูกใช้เป็นแรงดันอินพุตสำหรับ IC13 เบอร์ LM317T ซึ่งเป็นไอซีควบคุมแรงดันที่สามารถปรับค่าแรงดันได้ตั้งแต่ 1.2-30 โวลต์ แต่ในที่นี้ได้ออกแบบให้สามารถจ่ายแรงดันได้ 0-12 โวลต์ โดยต้องป้อนไฟลบขนาด 1.2 โวลต์ผ่านตัวต้านทานที่ใช้ในการปรับค่าแรงดันเอาต์พุตเข้าที่ขา Adjust ของ IC13 ไฟลบนี้นี้ได้มาจาก D5, D6 และ R46 โดยจ่ายผ่าน VR1 เข้าสู่ขา Adjust ของ IC13 แรงดันไฟตรงที่สามารถปรับค่าได้จะถูกจ่ายออกมาทางขาเอาต์พุตของ IC13 โดยสามารถปรับค่าได้ตั้งแต่ 0-12 โวลต์ ที่ VR1

IC11 และ IC12 เบอร์ 7805 ทำหน้าที่ควบคุมให้ได้แรงดัน +5 โวลต์และ -5 โวลต์ เพื่อจ่ายให้กับไอซีที่ใช้ในการทดลอง โดยได้รับแรงดันอินพุตจาก IC9 และ IC10 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 แผงทดลองย่อย

3.2.1 แผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี



รูปที่ 3.7 แผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี

ในแผงการทดลองย่อยที่ 1 จะมีการทดลอง 3 ใบบางด้วยกัน คือ

1. ใบบางที่ 1 วงจรลอจิกเกต
2. ใบบางที่ 4 การบวกเลขฐานสอง
3. ใบบางที่ 12 การตรวจสอบพาริตี


ซึ่งในแผงการทดลองย่อยที่ 1 นี้จะเห็นว่าเป็นการนำเอาเกตพื้นฐาน เช่น แอนด์เกต,

ออร์เกต, นอตเกต, นอร์เกต, แนนด์เกต และเอกคลูซีฟออร์เกต มาต่อรวมกัน เพื่อให้เหมาะสมใน

การใช้ทำการทดลองในแต่ละใบบาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 วงจรแผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี

การทำงานของวงจร

วงจรรวมแผงทดลองย่อยที่ 1 จะใช้สำหรับทดลองเกี่ยวกับวงจรเกตพื้นฐาน วงจรบวกเลขฐานสอง และวงจรตรวจสอบพาริตี โดย IC1 เบอร์ 74LS04 มีอินเวอร์ตภายใน 6 ตัว แต่จะใช้เพียง 4 ตัวเท่านั้น IC2 และ IC3 เป็นไอซีออร์เกตและแอนด์เกตตามลำดับ ซึ่งแต่ละเบอร์จะมีเกตภายใน 4 ตัว ใช้สำหรับทดลองคุณสมบัติของออร์เกตและแอนด์เกตขนาด 2 และ 3 อินพุต โดยจะต่อ INPUT ของออร์เกตและแอนด์เกตเข้าด้วยกัน


IC4 เบอร์ 74LS02 เป็นไอซีนอร์เกต จะมีนอร์เกตภายใน 4 ตัว ใช้สำหรับทดลองคุณสมบัติของนอร์เกต การนำนอร์เกตมาต่อเป็น แนนด์เกต, ออร์เกตและแอนด์เกต

IC7 เบอร์ 74LS00 เป็นไอซีแนนเกต จะมีแนนเกตภายใน 4 ตัว ใช้สำหรับทดลองคุณสมบัติของแนนด์เกต การนำแนนด์เกตมาต่อเป็นนอร์เกต, แอนด์เกตและออร์เกต โดยอินพุตแต่ละขาของ IC4 จะต่อเข้ากับ IC7

เอกสารนี้เป็นเอกสารที่รวบรวมไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IC5 เบอร์ 74LS86 เป็นไอซีเอ็กคลูซีฟออร์เกต จะนำมาต่อร่วมกับ IC6 เบอร์ 74LS08 ซึ่งเป็นไอซีแอนด์เกต ใช้สำหรับต่อเป็นวงจรบวกและลบเลขฐานสองแบบกิดตัวทศและไม่กิดตัวทศ ส่วน IC8 เบอร์ 74LS86 จะใช้สำหรับการทดลองวงจรตรวจสอบพาริตีและสร้างพาริตีบิต

3.2.2 แผงทดลองย่อยที่ 2 วงจรพีชคณิตบูลีน, แผนผังคาร์โนห์, ฟลิปฟลอป




รูปที่ 3.9 แผงทดลองย่อยที่ 2 วงจรพีชคณิตบูลีน, แผนผังคาร์โนห์, ฟลิปฟลอป

ในแผงการทดลองย่อยที่ 2 จะมีการทดลอง 3 ใบบางด้วยกัน คือ

1. ใบบางที่ 2 วงจรพีชคณิตบูลีน
2. ใบบางที่ 3 แผนผังคาร์โนห์
3. ใบบางที่ 5 ฟลิปฟลอป

ซึ่งในแผงการทดลองย่อยที่ 2 นี้จะเป็นวงจรสำเร็จรูปที่ทำการป้อนอินพุต แล้วจะแสดงผลทางเอาต์พุต เช่น วงจรที่ใช้ทดลองในการลดรูปโดยใช้พีชคณิตบูลีน และแผนผังคาร์โนห์ แล้วยังมีไอซี เจ-เคฟลิปฟลอป ดี ฟลิปฟลอป ใช้ประกอบการทดลองใบบางที่ 5 อีกด้วย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 วงจรรวมแผงทดลองย่อยที่ 2 วงจรพีชคณิตบูลีน, แพนฟังก์ชันไอร์, ฟลิปฟลอป

1) พีชคณิตบูลีน

กำหนดเอาต์พุต $Y = \overline{ABC} + \overline{AB}$ นำสมการมาออกแบบวงจรลอจิกเกตได้เป็น




รูปที่ 3.11 วงจรลอจิกเอาต์พุต $Y = \overline{ABC} + \overline{AB}$

นำสมการ $Y = \overline{ABC} + \overline{AB}$ มาทำการลดรูปสมการ โดยใช้ทฤษฎีพีชคณิตบูลีน จะได้

$$Y = A + \overline{BC}$$

นำผลลัพธ์ที่ได้มาออกแบบวงจรลอจิกเกตได้เป็น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 วงจรลอจิกเอาต์พุต $Y = A + \bar{B}\bar{C}$

2) แผนผังคาร์โนห์

1. กำหนดเอาต์พุตเป็น $Y = \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{A}BC + \bar{A}\bar{B}\bar{C}$ นำสมการมาออกแบบ วงจรลอจิกเกตได้เป็น




รูปที่ 3.13 วงจรลอจิก $Y = \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{A}BC + \bar{A}\bar{B}\bar{C}$

นำสมการ $Y = \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{A}BC + \bar{A}\bar{B}\bar{C}$ มาทำการลดรูปสมการโดยใช้แผนผัง คาร์โนห์

	BC				
A	00	01	11	10	$\bar{B}\bar{C}$
0				1	
1	1	1	1	1	A


รูปที่ 3.14 แผนผังคาร์โนห์ $Y = \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{A}BC + \bar{A}\bar{B}\bar{C}$

เอกสารนี้เป็นเอกสารต้นฉบับที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนของคณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 วงจรลอจิกเอาต์พุต $Y = A + B\bar{C}$

2. กำหนดเอาต์พุตเป็น $Y = \overline{ABC} + \overline{A}BC + \overline{A}B\bar{C} + \overline{A}B\bar{C} + \overline{A}BC + \overline{A}BC$ นำมา ออกแบบวงจรลอจิกเกตได้เป็น



รูปที่ 3.16 วงจรลอจิกเอาต์พุต $Y = \overline{ABC} + \overline{A}BC + \overline{A}B\bar{C} + \overline{A}B\bar{C} + \overline{A}BC + \overline{A}BC$

นำ $Y = \overline{ABC} + \overline{A}BC + \overline{A}B\bar{C} + \overline{A}B\bar{C} + \overline{A}BC + \overline{A}BC$ มาทำการลดรูปสมการโดยใช้แผนผังคาร์โนห์


	BC			
A	00	01	11	10
0	1	1	1	1
1	1	1		

	BC				
A	00	01	11	10	\bar{A}
0	1	1	1	1	
1	1	1			

รูปที่ 3.17 การลดรูปโดยใช้แผนผังคาร์โนห์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 เอกลักษณ์ที่ได้ คือ $Y = \bar{A} + \bar{B}$
 ไม่ว่าจะผิดที่ใด ๆ ก็ตาม ยี่สิบห้ามีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำผลลัพธ์ที่ได้มาออกแบบวงจรลอจิกเกตได้เป็น



รูปที่ 3.18 วงจรลอจิกเอาต์พุต $Y = \bar{A} + \bar{B}$

3.2.3 แผงทดลองย่อยที่ 3 วงจรนับ, ชิฟรีจิสเตอร์, มัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์ เซอร์




รูปที่ 3.19 แผงทดลองย่อยที่ 3 วงจรนับ, ชิฟรีจิสเตอร์, มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์ เซอร์

ในแผงการทดลองย่อยที่ 3 จะมีการทดลอง 3 ใบงานด้วยกัน คือ เอกสารนี้เป็นใบงานที่ 6 วงจรนับหรือการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดใบงานที่ 9 ชิฟรีจิสเตอร์ ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3. ไบงานที่ 10 มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์

ซึ่งในแผงทดลองย่อยที่ 3 นี้ จะเป็นการนำ เจ-เค ฟลิปฟลอปมาทำการต่อวงจรสำเร็จรูปพร้อมที่จะทำการทดลอง ในไบงานที่ 9 และในงานอื่นที่สามารถใช้ร่วมกันได้ และจะมี ไอซีสำเร็จรูปไว้ให้สำหรับการทดลองในไบงานด้วย



รูปที่ 3.20 วงจรรวมแผงทดลองย่อยที่ 3 วงจรนับ, ชิพรีจิสเตอร์, มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์

1) วงจรนับ




รูปที่ 3.21 วงจรนับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจร

จากวงจรจะเป็นวงจรนับค่าตั้งแต่ 0000-1111 โดยใช้ J/K ฟลิปฟลอป 4 ตัว มาต่อร่วมกัน ซึ่งจะทำงานที่ลอจิก “0” หรือที่พัลส์ขอบขาลง เริ่มแรกที่จะทำให้เอาต์พุตของวงจรมีค่าเป็น 0000 โดยการทำให้ขา Reset เป็น “1” ชั่วขณะ จากนั้นเมื่อทำการป้อนพัลส์ลูกที่ 1 เข้ามาจะทำให้ IC7/2 ได้รับสัญญาณนาฬิกาเป็น “1” ขา Q ของ IC7/2 จึงเป็น “1” ส่วนไอซีตัวอื่นๆ จะไม่ทำงาน เอาต์พุตที่ได้จะเป็น 0001 เมื่อป้อนพัลส์ลูกต่อมาขา Q ของ IC7/2 จะมีค่ากลับเป็นตรงข้ามคือเป็น “0” เมื่อ QA เป็น “0” จะส่งผลให้ IC7/1 ได้รับสัญญาณนาฬิกาเป็น “0” ทำให้ QB มีค่าเป็น “1” C6 ก็ยังคงไม่ทำงานเพราะได้รับสัญญาณนาฬิกาที่เป็น “1” เอาต์พุตที่ได้ก็เป็น 0010 เมื่อพัลส์เข้ามาอีก IC7/2 จะได้รับสัญญาณนาฬิกาเป็น “0” ส่งผลให้ QA กลับเป็นตรงข้ามคือเป็น “1” ทำให้ IC7/1 ได้รับสัญญาณนาฬิกา “1” จึงทำให้ไม่ทำงาน เอาต์พุตที่ได้ก็จะเป็น 0011 เมื่อพัลส์ลูกต่อมาเข้ามาก็จะนับไปเรื่อยๆ เมื่อพัลส์เข้ามาครบ 16 ลูก เอาต์พุตจะเป็น 1111 เมื่อมีพัลส์เข้ามาอีกก็จะได้เอาต์พุตกลับเป็น 0000 ซึ่งก็จะทำการเริ่มนับใหม่อีกครั้งหนึ่ง



รูปที่ 3.22 ไอซีนับสำเร็จรูปเบอร์ 4029


การทำงานของวงจร

จากรูปเป็น IC4 เบอร์ 4029 ซึ่งเป็น ไอซีนับสำเร็จรูปทำงานที่ลอจิก “1” หรือพัลส์ขอบขาขึ้น เอาต์พุตมีขนาด 4 บิต เมื่อให้ขา U/D และ Bin/BCD มีค่าเป็น “1” จะทำให้ IC4 ทำงานเป็นวงจรมับ Binary หรือนับสิบหกแบบนับขึ้น โดยเริ่มนับตั้งแต่ 0000 ถึง 1111 แต่ถ้าให้ขา U/D เป็น “0” จะกลายเป็นวงจรมับลง โดยเริ่มนับจาก 1111 ถึง 0000

เมื่อให้ขา U/D มีค่าเป็น “1” ส่วน Bin/BCD มีค่าเป็น “0” จะทำให้ IC4 ทำงานเป็นวงจรมับเลขฐานสิบจาก 0-9 แต่ถ้าให้ขา U/D มีค่าเป็น “0” ก็จะทำให้เป็นวงจรมับเลขฐานสิบจาก 9-0

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุขัดแย้งและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) ซีฟรียิสเตอร์




รูปที่ 3.23 วงจรซีฟรียิสเตอร์

การทำงานของวงจรถ

วงจรถฟรียิสเตอร์นี้จะเป็แบบ STOP ขนาด 4 บิตโดยจะใช้ JK ฟลิปฟลอป 4 ตัว มาต่อพวงกัน ข้อมูลจะเข้าที่ขา Data in ของ IC9/2 และจะมีส่วนหนึ่งต่อผ่านนอร์เกตเข้าที่ขา K ของ IC9/2 ในการป้อนข้อมูลจะทำการป้อนข้อมูลทีละบิต โดยในการป้อนข้อมูล 1 บิต ก็จะต้องใช้สัญญาณนาฬิกาหนึ่งลูก ดังนั้น ถ้าต้องการให้ครบ 4 บิตก็จะต้องใช้สัญญาณนาฬิกาสี่ลูก เมื่อมีสัญญาณนาฬิกาลูกแรกเข้ามาข้อมูลจะออกมาปรากฏที่ขา QA ของ IC9/2 เมื่อสัญญาณนาฬิกาลูกที่สองเข้ามา ข้อมูลจะเลื่อนไปออกที่ขา QB ของ IC9/1 จนถึงสัญญาณนาฬิกาลูกที่สี่เข้ามา ข้อมูลจะออกมาทางขา QD ของ IC10/1 ข้อมูลที่ถูกส่งเข้ามาทาง Data in จะถูกเลื่อนออกทาง DATA OUT ในลักษณะอนุกรม

3) วงจรมัลติเพล็กเซอร์ และดีมัลติเพล็กเซอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3.24 วงจรมัลติเพล็กเซอร์ และดีมัลติเพล็กเซอร์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจร

วงจรมัลติเพล็กซ์เซอร์จะใช้ IC1 เบอร์ 74LS153 ซึ่งมี 4 อินพุต ในการเลือกเอาเอาต์พุตใดออก สามารถเลือกได้ที่ขาอินพุต DATA Select A และ B ถ้า A และ B เป็น “0” ทั้งคู่ ก็หมายความว่า จะเลือกข้อมูลอินพุต 0 ออกไปทางเอาต์พุต Q และไล่เรียงไปจนถึงเมื่อ A และ B เป็น “1” ก็จะเลือกข้อมูลอินพุต 3 ออกไป

วงจรมัลติเพล็กซ์เซอร์จะใช้ IC3 เบอร์ 74LS139 มี 1 อินพุต 4 เอาต์พุต เป็นวงจรถอดรหัสของวงจรมัลติเพล็กซ์เซอร์อินพุตที่เข้ามายัง IC3 จะถูกเลือกให้ออกไปทางเอาต์พุต โดยการป้อนสัญญาณเข้าที่ขา Channel data select หรือขาเลือกช่องเอาต์พุต ซึ่งก็คือขา A และ B เช่นเดียวกับ IC1 เมื่ออินพุต A และ B เป็น “0” ข้อมูลจะออกไปที่เอาต์พุตช่องที่ 0 และไล่ไปจนถึงเมื่อ A และ B เป็น “1” ข้อมูลจะออกไปที่ขาเอาต์พุตช่องที่ 3

3.2.4 แผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ




รูปที่ 3.25 แผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในแผงการทดลองย่อยที่ 4 จะมีการทดลอง 3 ใบบางด้วยกัน คือ

1. ใบบางที่ 7 วงจรเข้ารหัส
2. ใบบางที่ 8 วงจรถอดรหัส
3. ใบบางที่ 11 วงจรเปรียบเทียบ

ซึ่งในแผงทดลองย่อยที่ 4 นี้ จะเป็นการนำ เกตพื้นฐานมาประกอบเป็นวงจรสำเร็จรูป สำหรับใช้ในการทดลองวงจรเปรียบเทียบ และวงจรเข้ารหัส BCD อีกทั้งยังมีไอซีสำเร็จรูป สำหรับการทดลองใบบางการเข้ารหัส ถอดรหัสอีกด้วย




รูปที่ 3.26 วงจรรวมแผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ

1) วงจรเข้ารหัส

วงจรเข้ารหัส (Encoder) เป็นวงจรที่ทำหน้าที่แปลงข้อมูลจำนวนมากเป็นรหัส (Code) เพื่อ

ลดจำนวนสายสัญญาณหรือจำนวนช่องสัญญาณ
เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 วงจรเข้ารหัส

การทำงานของวงจร


จากรูปเป็นวงจรเข้ารหัสอินพุต 9 ช่อง ให้เอาต์พุตขนาด 4 บิต โดยเมื่อไม่มีข้อมูลทางอินพุต เอาต์พุตที่ได้จากการเข้ารหัสก็จะเป็น 0000 เมื่ออินพุต 1 มีข้อมูลเป็น “1” เอาต์พุตที่ได้จากการเข้ารหัสก็จะเป็น 0001 และเมื่ออินพุต 2 เป็น “1” ก็จะได้เอาต์พุตที่เข้ารหัสเป็น 0010 ถัดไปจนอินพุต 9 มีข้อมูลเป็น “1” เอาต์พุตที่ได้จากการเข้ารหัสก็จะเป็น 1001

ไอซีเข้ารหัสที่มีลักษณะการทำงานเช่นเดียวกันดังนี้คือ IC7 เบอร์ 74147 ตำแหน่งขาต่างๆ ของ IC7 จะมีรายละเอียดดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 3.28 ไอซีเบอร์ 74147 ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) วงจรถอดรหัส



รูปที่ 3.29 วงจรถอดรหัส

การทำงานของวงจร

IC11 เบอร์ MC14495 เป็นไอซีที่ทำหน้าที่ถอดรหัสเลขฐานสองเป็นตัวเลขฐานสิบหก โดยสามารถต่อเอาต์พุตของ IC11 เข้ากับแอลอีดีตัวเลข 7 ส่วนชนิดแคโทดร่วมได้โดยตรง ส่วนความต้านทาน 10 กิโลโอห์ม ต่อไว้สำหรับจ่ายแรงดันให้กับ IC11


3) วงจรเปรียบเทียบ

วงจรเปรียบเทียบข้อมูลดิจิทัลจะให้อาต์พุต 3 ลักษณะคือ มากกว่า, น้อยกว่าและเท่ากัน โดยข้อมูลอินพุตจะมีตั้งแต่ 1 บิตขึ้นไป และต้องมีข้อมูลอย่างน้อย 2 ชุด คือชุด A และชุด B ถ้าหากนำมาเขียนตารางความจริงจะได้ตามตารางที่ 3.1

ตารางที่ 3.1 ตารางความจริงของการเปรียบเทียบ 1 บิต

อินพุต		เอาต์พุต		
A	B	A<B	A=B	A>B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.30 วงจรเปรียบเทียบ

การทำงานของวงจร


จากรูปเป็นวงจรเปรียบเทียบอินพุตขนาด 1 บิต ถ้าหากอินพุต A และ B มีค่าเท่ากัน เอาต์พุตที่ A=B จะมีค่าเป็น “1” ส่วนเอาต์พุตอื่นจะเป็น “0” ถ้าอินพุต A มากกว่า B คือ อินพุต A เป็น “1” อินพุต B เป็น “0” เอาต์พุตที่ A>B จะมีค่าเป็น “1” ส่วนเอาต์พุตอื่นจะเป็น “0”



รูปที่ 3.31 ไอซีเปรียบเทียบ (74LS85)

ไอซี 74LS85 เป็นวงจรเปรียบเทียบข้อมูลดิจิทัลขนาด 4 บิต ในการต่อใช้งานนั้นขาอินพุตที่ใช้กำหนดสถานะของการเปรียบเทียบ A=Bin ต้องต่อกับไฟ +5 โวลต์ ส่วนขา A>Bin และ A<Bin ให้ต่อลงกราวด์ ในการเปรียบเทียบข้อมูลระหว่างชุด A และ B จะทำการเปรียบเทียบทีละบิต โดยจะทำการเปรียบเทียบบิตต่าก่อน ถ้ายังเท่ากันก็จะเปรียบเทียบบิตที่อยู่สูงกว่า 1 บิต โดยถ้ายังเท่ากันก็จะเปรียบเทียบไปเรื่อยๆ ถ้ายังเท่ากันก็แสดงว่าข้อมูลชุด A และ B เท่ากัน ทำให้เอาต์พุต A=Bout มีค่าเป็น “1” เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2.5 แผงทดลองย่อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลและสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก



รูปที่ 3.32 แผงการทดลองย่อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลและสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก

ในแผงการทดลองย่อยที่ 5 จะมีการทดลองใบงานเดียว คือ การแปลงวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลและสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก ซึ่งจะประกอบด้วยวงจร DAC แบบกำหนดน้ำหนักตัวต้านทาน, วงจร DAC แบบ R-2R แลคเตอร์ และยังมีไอซีสำเร็จรูปที่ใช้ในการแปลงแปลงวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลและสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกด้วย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.33 วงจรรวมแปลงทศลงย้อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล และสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก

1) วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก

1.1) วงจร DAC แบบกำหนดน้ำหนักตัวต้านทาน



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์รูปที่ 3.34 วงจร ADC แบบกำหนดน้ำหนักตัวต้านทานให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทำงานของวงจร

วงจรแปลงดิจิตอลเป็นแอนะล็อกแบบกำหนดน้ำหนักตัวต้านทาน คือ วงจรรวมสัญญาณ ความต้านทานที่นำมาต่ออนุกรมกับอินพุต จะมีค่าแตกต่างกันตามสัดส่วนที่กำหนดไว้คือ 1, 2, 4 และ 8 เท่า โดยแรงดันแอนะล็อกทางเอาต์พุตของ IC1 สามารถหาได้จาก

$$V_{out} = -\left(\frac{R_f}{R_i}\right) \times V_{in} \quad (3.1)$$

จากสมการ V_{out} จะพบว่าแรงดันที่ได้จะมีค่าเป็นลบ ดังนั้นจึงต้องเพิ่ม IC2 เข้าไปอีกหนึ่ง ตัวโดยให้มีอัตราการขยายเท่ากับหนึ่ง ดังนั้นแรงดัน V_{out} ที่ได้จาก IC3 จะมีค่าเป็นบวก

1.2) วงจร DAC แบบ R-2R แลคเตอร์



รูปที่ 3.35 วงจร DAC แบบ R-2R แลคเตอร์


การทำงานของวงจร

วงจรแปลงดิจิตอลเป็นแอนะล็อก แบบ R-2R แลคเตอร์ อาศัยหลักการของการแบ่งกระแส ในการออกแบบ ในสภาวะที่เป็น “1” บิตที่สูงกว่าจะมีกระแสไหลมากกว่าบิตที่อยู่ต่ำกว่า จากนั้นจะ นำกระแสทั้งหมดมารวมกันแล้วนำไปผ่าน IC2 เพื่อเปลี่ยนให้อยู่ในรูปของแรงดัน แต่เนื่องจาก แรงดันเอาต์พุตที่ได้จาก IC2 มีค่าเป็นลบ จึงต้องนำแรงดัน โฟลบที่ได้มาผ่าน IC3 ที่มีอัตราการขยาย เท่ากับหนึ่ง เพื่อให้ได้แรงดันเอาต์พุตมีค่าเป็นบวก โดยแรงดันเอาต์พุตสามารถคำนวณได้จากสูตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{out} = \left(\frac{1}{2} + \frac{1}{8} + \frac{1}{16}\right) \times R_f \quad (3.2)$$

1.3) ไอซีแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก DAC0800



รูปที่ 3.36 ไอซีแปลงสัญญาณดิจิทัลเป็นแอนะล็อก

การทำงานของวงจร

DAC0800 เป็นไอซีแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก ซึ่งมีแหล่งกำเนิดกระแสอ้างอิงภายในตัวมันเอง ขา 5 ถึง ขา 12 เป็นข้อมูลอินพุตแบบดิจิทัลขนาด 8 บิต จะถูกแปลงเป็นสัญญาณแอนะล็อกในรูปของกระแสไฟฟ้าออกมาทางขา 4 โดยมี R1 และ R2 ทำหน้าที่กำหนดแรงดันอ้างอิงภายในให้แก่ IC6


กระแสที่ออกมาจาก IC6 จะเข้ามายังวงจรแปลงกระแสไฟฟ้าเป็นแรงดัน โดย IC5 ซึ่งเป็นไอซีออปแอมป์เบอร์ LM741 แรงดันเอาต์พุตจะออกจากขา 6 ของ IC5 โดยมี R3 เป็นตัวควบคุมอัตราขยาย

2) วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล

การทำงานของวงจร

IC4 เบอร์ ADC0804 เป็นไอซีแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลขนาด 8 บิต สัญญาณแอนะล็อกที่ต้องการแปลงจะถูกป้อนเข้าที่อินพุต ขา 6 อินพุต \overline{WR} เป็นอินพุตสำหรับป้อนสัญญาณควบคุมการทำงานของ IC4 ถ้าต้องการให้ IC4 ทำการแปลงสัญญาณอย่างต่อเนื่องต้องป้อนลอจิก "0" เข้าที่ขา \overline{WR} และ INTR

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.37 วงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล

เอาต์พุตข้อมูลดิจิทัลจะออกมาทาง ขา 11 - ขา 18 ของ IC4 เป็น D7-D0 ตามลำดับ ขา 18 ของ IC4 เป็น D7-D0 ตามลำดับ R4 และ C2 ทำหน้าที่กำหนดการทำงานของวงจรรอสซิงเคลเตอร์ภายในตัว IC4 แรงดันสูงสุดที่สามารถป้อนเข้าที่อินพุต +Vin คือ +5 โวลต์ โดยจะได้เอาต์พุตเป็น 1111111

3.3 การออกแบบ และการสร้าง Decode Port 8255

ในการทำโครงการชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ จะต้องส่งและรับข้อมูลจากภายนอก และเพื่อที่จะให้ง่ายแก่การส่งข้อมูลจึงใช้ 8255 เป็นตัวขยายพอร์ตการรับ-ส่งข้อมูล โดยใช้ 8255 จำนวน 3 ตัว ซึ่งจะสามารถรับส่งข้อมูลได้ ครั้งละ 71 บิต ซึ่งทำให้เพียงพอต่อการใช้งาน

การ Decode Port ในการเลือกใช้ 8255 นี้จะใช้ไอซี TTL 74LS668, ไอซี TTL 74LS139 และ DIP SW 8 PIN เขียนวงจร Decode สำหรับตำแหน่งของพอร์ตที่จะใช้ติดต่อกับภายนอกนั้นจำเป็นที่จะต้องเลือกดูให้ดีว่าจะใช้ได้หรือไม่ เพราะว่าบางตำแหน่งจะไปตรงกับตำแหน่งที่ใช้งานอยู่แล้ว ในที่นี้เลือกใช้ที่ตำแหน่ง 300H-30BH สำหรับการต่อออกมาใช้งานจะต่อกับ ISA slot ในคอมพิวเตอร์

หลักการในการออกแบบ


เนื่องจากเราได้เลือกใช้ตำแหน่งในการรับส่งข้อมูลที่ 300H-30BH เพราะฉะนั้นจึงใช้ตำแหน่งหน่วยความจำ (Address) เพียง 9 bit โดยสามารถดูได้จากตารางที่ 3.2

ตารางที่ 3.2 ตำแหน่งในการรับส่งข้อมูล 300H-30BH

แอดเดรส	9	8	7	6	5	4	3	2	1	0
300H	1	1	0	0	0	0	0	0	0	0
301H	1	1	0	0	0	0	0	0	0	1
302H	1	1	0	0	0	0	0	0	1	0
303H	1	1	0	0	0	0	0	0	1	1
304H	1	1	0	0	0	0	0	1	0	0
305H	1	1	0	0	0	0	0	1	0	1
306H	1	1	0	0	0	0	0	1	1	0
307H	1	1	0	0	0	0	0	1	1	1
308H	1	1	0	0	0	0	1	0	0	0
309H	1	1	0	0	0	0	1	0	0	1
30AH	1	1	0	0	0	0	1	0	1	0
30BH	1	1	0	0	0	0	1	0	1	1

สำหรับการต่อวงจรใช้งานนั้น สามารถต่อตำแหน่งหน่วยความจำและข้อมูล (Data) ของ 8255 เข้าด้วยกันได้เลย (ขนานกันไปตลอด) โดยจะต่อไอซีแลตช์ (Latch) 74ALS245 เป็นตัวแลตช์ข้อมูลไว้ก่อนที่จะส่งไปให้กับ 8255 โดยที่ต่อ A0, A1 เข้ากับ 8255 ทุกตัว A0, A1 นี้จะเป็นตัวเลือกตำแหน่งที่จะเลือกใช้พอร์ตของ 8255 แต่ละตัวให้ใช้งาน และ A2, A3 จะใช้เป็นตัวส่งข้อมูลไป Decode 8255 โดยต่อเข้ากับไอซี TTL 74ALS139 ซึ่งจะใช้ Decode ได้ 4 ตัว โดยจะเอาสัญญาณที่ได้จากการเลือกของ 74ALS139 ไปต่อกับ \overline{CS} ของ 8255 เพื่อจะทำให้ 8255 ทำงาน สำหรับไอซี 74ALS139 นี้ จะต้องจ่ายไฟบวกให้ A กับ B และขา G จะต่อไฟลบ จึงจะทำงาน สำหรับขา \overline{RD} , \overline{WR} , RESET ก็สามารที่จะต่อจาก ISA slot ไปเข้ากับ 8255 ได้เลย แต่ต้องผ่านแลตช์ก่อน และเอาต์พุตของไอซีทุกตัวจะต้องจ่ายไฟเลี้ยงให้ เพื่อเป็นตัว Pull Up สัญญาณลอจิก ในการแสดงตำแหน่งนี้จะใช้ DIP SW เป็นตัวเลือกตำแหน่งที่จะใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.38 ET-PC8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง และผลการทดลอง

ในการทดลองที่จัดทำขึ้นจะต้องใช้อุปกรณ์ที่สำคัญในการทดลอง คือ ชุดทดลองหลัก, ชุดทดลองย่อยและเครื่องคอมพิวเตอร์ที่ทำการโปรแกรมไว้แล้ว ในแผงทดลองหลักจะประกอบไปด้วย วงจรลอจิกมอนิเตอร์, วงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก, วงจรลอจิกสวิตช์แบบกดปุ่ม, วงจรดีไบซ์สวิตช์, วงจรกำเนิดสัญญาณพัลส์และวงจรถ่ายแรงดัน สำหรับแผงทดลองย่อยมี 5 แผงทดลอง สามารถทำการทดลองได้ 13 การทดลอง

ในบทที่ 4 นี้ จะเป็นการทดลอง และผลการทดลองของแผงทดลองหลัก และแผงทดลองย่อย โดยจะทดลองว่าแผงทดลองหลักสามารถส่งอินพุตและแสดงเอาต์พุตได้จริง ส่วนแผงทดลองย่อยนั้นทดลองว่าสามารถใช้ทำการทดลองได้จริง จึงได้แยกการทดลอง และผลการทดลอง เป็นของแต่ละแผงทดลองย่อย เพื่อความสะดวกจึงเลือกทดลองเฉพาะบางวงจร ดังจะแสดงดังต่อไปนี้

4.1 การทดลอง และผลการทดลองของแผงทดลองหลัก

4.1.1 การทดลอง และผลการทดลองของวงจรลอจิกมอนิเตอร์

วงจรลอจิกมอนิเตอร์สามารถแสดงสถานะของการทำงานได้ 2 ลักษณะ คือ “0” หรือ “1” ในการทดลองภาคลอจิกมอนิเตอร์จึงใช้การสังเกตสถานะของแอลอีดีว่าอยู่ในลักษณะใด

1) ลำดับขั้นการทดลอง

นำแหล่งจ่ายไฟ +5 โวลต์ ต่อเข้าที่อินพุต 0-7 ของชุดลอจิกมอนิเตอร์สังเกตผล แล้วนำแหล่งจ่ายไฟ +5 โวลต์ ที่ต่อไว้ทั้งหมด สังเกตผล ผลการทดลองเป็นดังตารางที่ 4.1

2) ผลการทดลอง

ผลการทดลองที่ได้แสดงดังตารางที่ 4.1

ตารางที่ 4.1 ผลการทดลองของวงจรลอจิกมอนิเตอร์

ตำแหน่งสถานะ	0	1	2	3	4	5	6	7
ป้อนไฟ +5 โวลต์	ติด	ติด	ติด	ติด	ติด	ติด	ติด	ติด
ป้อนไฟ 0 โวลต์	ดับ	ดับ	ดับ	ดับ	ดับ	ดับ	ดับ	ดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 การทดลอง และผลการทดลองของวงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก

วงจรถอดรหัสนี้จะทำการแสดงผลเลขฐานสิบหก ตั้งแต่ 0-F โดยจะต้องทำการป้อนเลขฐานสอง (Binary) เข้าที่อินพุตของวงจร

1) ลำดับขั้นการทดลอง

ป้อนเลขฐานสองตามตาราง สังเกตการเปลี่ยนแปลงที่ตัวแสดงผล 7 ส่วน จะได้ผลการทดลองดังตารางที่ 4.2

2) ผลการทดลอง

ผลการทดลองที่ได้แสดงดังตารางที่ 4.2

ตารางที่ 4.2 ผลการทดลองของวงจรถอดรหัสเลขฐานสองเป็นเลขฐานสิบหก

อินพุต				เอาต์พุต
D	C	B	A	
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	A
1	0	1	1	B
1	1	0	0	C
1	1	0	1	D
1	1	1	0	E
1	1	1	1	F

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.3 การทดลอง และผลการทดลองของวงจรลอจิกสวิตช์แบบกดปุ่ม

วงจรลอจิกสวิตช์แบบกดปุ่มจะให้สถานะทางเอาต์พุตของวงจรเป็น “0” และ “1” จึงสามารถทำการทดลองได้โดยการสังเกตสถานะของ LED ว่าอยู่ในสภาวะใด

1) ลำดับขั้นการทดลอง

นำโวลต์มิเตอร์วัดระดับแรงดันที่เอาต์พุตของสวิตช์แต่ละตัว โดยยังไม่ต้องทำการกดสวิตช์ สังเกตและบันทึกผล แล้วทำการกดสวิตช์ในตำแหน่งต่างๆ สังเกตและบันทึกผลได้ดังตารางที่ 4.3

2) ผลการทดลอง

ผลการทดลองที่ได้แสดงดังตารางที่ 4.3

ตารางที่ 4.3 ผลการทดลองของวงจรลอจิกสวิตช์แบบกดปุ่ม

ตำแหน่งสวิตช์	1	2	3	4	5	6	7	8
ไม่กดสวิตช์	0 V	0 V	0 V	0 V	0 V	0 V	0 V	0 V
กดสวิตช์	5 V	5 V	5 V	5 V	5 V	5 V	5 V	5 V

4.1.4 การทดลอง และผลการทดลองของวงจรดีเบาช์สวิตช์

วงจรดีเบาช์สวิตช์สามารถผลิตลอจิกได้ 2 ระดับ คือ “0” และ “1” ในเวลาเดียวกัน แต่ถ้าหากมีการกดสวิตช์จะทำให้สถานะทางเอาต์พุตของวงจรดีเบาช์สวิตช์กลับเป็นตรงกันข้าม

1) ลำดับขั้นการทดลอง

นำโวลต์มิเตอร์วัดระดับแรงดันเอาต์พุตของวงจรดีเบาช์สวิตช์ทั้งสองจุด สังเกตและบันทึกผล แล้วทำการกดสวิตช์ของวงจรดีเบาช์ สังเกตและบันทึกผลที่ได้ดังตารางที่ 4.4

2) ผลการทดลอง

ผลการทดลองที่ได้แสดงดังตารางที่ 4.4

ตารางที่ 4.4 ผลการทดลองของวงจรดีเบาช์สวิตช์

ตำแหน่งเอาต์พุต	“0”	“1”
ไม่กดสวิตช์	0 V	5 V
กดสวิตช์	5 V	0 V

4.1.5 การทดลอง และผลการทดลองของวงจรกำเนิดสัญญาณพัลส์


ตำแหน่งของสวิทช์วงจรกำเนิดสัญญาณพัลส์ มี 3 ตำแหน่ง คือ ตำแหน่งไม่ทำงานที่ความถี่ 1 Hz และความถี่ 1 kHz

1) ลำดับขั้นการทดลอง

นำลอจิกอนาไลเซอร์ทำการวัดสัญญาณที่เอาต์พุตของวงจรกำเนิดสัญญาณพัลส์ ทำการปรับตำแหน่งสวิทช์ไปที่ความถี่ 1 Hz และความถี่ 1 kHz ได้ผลการทดลองดังรูปที่ 4.1 และรูปที่ 4.2

2) ผลการทดลอง

ผลการทดลองที่ได้แสดงดังรูปที่ 4.1 และรูปที่ 4.2



รูปที่ 4.1 สัญญาณเอาต์พุตของวงจรกำเนิดสัญญาณพัลส์ที่ความถี่ 1 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 สัญญาณเอาต์พุตของวงจรกำเนิดสัญญาณพัลส์ที่ความถี่ 1 kHz

4.1.6 การทดลอง และผลการทดลองของวงจรจ่ายแรงดัน

1) ลำดับขั้นการทดลอง

ใช้โวลต์มิเตอร์วัดที่เอาต์พุตของภาคแหล่งจ่ายแรงดัน แล้วทำการปรับค่าความต้านทานปรับค่าได้ สังเกตที่โวลต์มิเตอร์

2) ผลการทดลอง

ที่โวลต์มิเตอร์ระดับแรงดันจะเพิ่มขึ้นเรื่อยๆ ตั้งแต่ 0-12 โวลต์

4.2 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 1

ในแผงทดลองย่อยที่ 1 นี้ ประกอบด้วย การทดลองวงจรลจิกเกต, การบวกและลบเลขฐานสองและวงจรตรวจสอบพาริตี ซึ่งจะเลือกทดลองวงจรตรวจสอบพาริตี ลำดับขั้นการทดลองและผลการทดลอง เป็นดังนี้


4.2.1 ลำดับขั้นการทดลอง

1) นำแผงการทดลองย่อยที่ 1 มาเสียบเข้ากับแผงทดลองหลัก

2) ใช้วงจรรูปที่ 4.3 ทำการป้อนอินพุตให้วงจรแล้วบันทึกผลลงในตารางที่ 4.5

3) ทำการเข้าสู่โปรแกรมการทดลองที่ 12

4) ใช้รูปวงจรในข้อ 2 ป้อนอินพุตให้วงจร กดปุ่ม OK ได้ผลการทดลองดังรูปที่ 4.4 การนำไปใช้



รูปที่ 4.3 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 1


4.2.2 ผลการทดลอง

ผลจากการทดลองที่ได้แสดงดังตารางที่ 4.5 และรูปที่ 4.4

ตารางที่ 4.5 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 1

อินพุต				P	PE
D	C	B	A		
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	1	0
1	1	1	0	1	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 1


4.3 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 2

ในแผงทดลองย่อยที่ 2 นี้ ประกอบด้วย การทดลองพีชคณิตบูลีน, แผนผังคาร์โนห์และฟลิปฟล็อป ซึ่งจะเลือกทดลองพีชคณิตบูลีน ลำดับขั้นการทดลองและผลการทดลอง เป็นดังนี้

4.3.1 ลำดับขั้นการทดลอง

- 1) นำแผงการทดลองย่อยที่ 2 มาเสียบเข้ากับแผงทดลองหลัก
- 2) ใช้วงจรตามรูปที่ 4.5 ทำการป้อนอินพุตให้ A, B และ C บันทึกผลลงตารางที่ 4.6
- 3) ทำการเข้าสู่โปรแกรมการทดลองที่ 2
- 4) ใช้รูปวงจรถามข้อ 2 ป้อนอินพุตให้แก่วงจร คลิกที่ปุ่ม OK จะได้ผลการทดลองดังรูปที่ 4.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 วงจรที่ใช้ทคลองแฟงทคลองย่อยที่ 2


4.3.2 ผลการทดลอง

ผลจากการทดลองที่ได้แสดงดังตารางที่ 4.6 และรูปที่ 4.6

ตารางที่ 4.6 ผลการทดลองวงจรที่ใช้ในการทดลองแฟงทคลองย่อยที่ 2

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 2


4.4 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 3

ในแผงทดลองย่อยที่ 3 นี้ ประกอบด้วย การทดลองวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ ซึ่งจะเลือกทดลองวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์เซออร์ ซึ่งจะเลือกทดลองวงจรมัลติเพล็กซ์ ลำดับขั้นตอนการทดลองและผลการทดลองเป็นดังนี้

4.4.1 ลำดับขั้นตอนการทดลอง

- 1) นำแผงการทดลองย่อยที่ 3 มาเสียบเข้ากับแผงทดลองหลัก
- 2) ใช้วงจรตามรูปที่ 4.7 ทำการป้อนข้อมูล DATA และสัญญาณนาฬิกาแล้วบันทึกผลลงตารางที่ 4.7
- 3) ทำการเข้าสู่โปรแกรมการทดลองที่ 6
- 4) ใช้รูปวงจรตามข้อ 2 ป้อนข้อมูล DATA และสัญญาณนาฬิกาให้แก่วงจร คลิกที่ปุ่ม OK จะได้ผลการทดลองดังรูปที่ 4.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 วงจรที่ใช้ทดลองแฉงทดลองย้อยที่ 3


4.4.2 ผลการทดลอง

ผลจากการทดลองที่ได้แสดงดังตารางที่ 4.7 และรูปที่ 4.8

ตารางที่ 4.7 ผลการทดลองวงจรที่ใช้ในการทดลองแฉงทดลองย้อยที่ 3

พัลส์ลูกที่	เอาต์พุต			
	D	C	B	A
1	0	0	0	0
2	0	0	0	1
3	0	0	1	0
4	0	0	1	1
5	0	1	0	0
6	0	1	0	1
7	0	1	1	0
8	0	1	1	1
9	1	0	0	0
10	1	0	0	1
11	1	0	1	0
12	1	0	1	1
13	1	1	0	0
14	1	1	0	1
15	1	1	1	0
16	1	1	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 3


4.5 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 4

ในแผงทดลองย่อยที่ 4 นี้ ประกอบด้วย การทดลองวงจรเข้ารหัส, ถอดรหัส และวงจรเปรียบเทียบ ซึ่งจะเลือกทดลองวงจรเข้ารหัส ลำดับขั้นการทดลองและผลการทดลอง เป็นดังนี้

4.5.1 ลำดับขั้นการทดลอง

- 1) นำแผงการทดลองย่อยที่ 4 มาเสียบเข้ากับแผงทดลองหลัก
- 2) ใช้วงจรรูปที่ 4.9 ทำการป้อนลอจิกอินพุตให้กับวงจรแล้วบันทึกผลลงตารางที่ 4.8
- 3) ทำการเข้าสู่โปรแกรมการทดลองที่ 7
- 4) ใช้รูปวงจรตามข้อ 2 ป้อนลอจิกอินพุตให้กับวงจร คลิกที่ปุ่ม OK จะได้ผลการทดลอง ดังรูปที่ 4.10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 วงจรที่ใช้ทดลองแผงทดลองย่อยที่ 4


4.5.2 ผลการทดลอง

ผลจากการทดลองที่ได้แสดงดังตารางที่ 4.8 และรูปที่ 4.10

ตารางที่ 4.8 ผลการทดลองวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 4

อินพุต									เอาต์พุต				
1	2	3	4	5	6	7	8	9	D	C	B	A	LED 7 ส่วน
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	1
0	1	0	0	0	0	0	0	0	0	0	1	0	2
0	0	1	0	0	0	0	0	0	0	0	1	1	3
0	0	0	1	0	0	0	0	0	0	1	0	0	4
0	0	0	0	1	0	0	0	0	0	1	0	1	5
0	0	0	0	0	1	0	0	0	0	1	1	0	6
0	0	0	0	0	0	1	0	0	0	1	1	1	7
0	0	0	0	0	0	0	1	0	1	0	0	0	8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 แผนผังเวลาวงจรที่ใช้ในการทดลองแผงทดลองย่อยที่ 4


4.6 การทดลอง และผลการทดลองของแผงทดลองย่อยที่ 5

ในแผงทดลองย่อยที่ 5 นี้ เป็นการทดลองวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลและการแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อก ซึ่งเลือกทดลองวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อก ลำดับขั้นการทดลองและผลการทดลอง เป็นดังนี้

4.6.1 ลำดับขั้นการทดลอง

- 1) นำแผงการทดลองย่อยที่ 5 มาเสียบเข้ากับแผงทดลองหลัก
- 2) ใช้วงจรรูปที่ 4.11 ทำการจ่ายอินพุตให้วงจรแล้วบันทึกผลลงในตารางที่ 4.9
- 3) ทำการเข้าสู่โปรแกรมการทดลองที่ 3
- 4) ใช้รูปร่างตามข้อ 2 ป้อนลอจิกอินพุตให้กับวงจร คลิกที่ปุ่ม OK จะได้ผลการทดลองดังตารางที่ 4.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 วงจรที่ใช้ทดลองแปลงทศลอยี่ 5

4.13.2 ผลการทดลอง

ผลจากการทดลองที่ได้แสดงดังตารางที่ 4.9

ตารางที่ 4.9 ผลการทดลองวงจรที่ใช้ในการทดลองแปลงทศลอยี่ 5

อินพุต								เอาต์พุต
D7	D6	D5	D4	D3	D2	D1	D0	Vout
0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	1	0.02
0	0	0	0	0	0	1	0	0.04
0	0	0	0	0	1	0	0	0.075
0	0	0	0	1	0	0	0	0.15
0	0	0	1	0	0	0	0	0.3
0	0	1	0	0	0	0	0	0.4
0	1	0	0	0	0	0	0	1.22
1	0	0	0	0	0	0	0	2.4
1	1	1	1	1	1	1	1	4.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป ปัญหา แนวทางแก้ไข และพัฒนา

5.1 บทสรุป

ชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ ซึ่งได้จัดทำขึ้นจะแบ่งออกเป็น 2 ส่วน คือ ส่วนของแผงทดลองหลัก และแผงทดลองย่อย เพื่อความสะดวกในการใช้งาน จะมีแผงทดลองหลักจำนวน 1 แผง แผงทดลองย่อยจำนวน 5 แผง ซึ่งจะทำการทดลองได้ทั้งหมด 13 การทดลอง ดังต่อไปนี้

การทดลองที่ 1 ลอจิกเกต

การทดลองที่ 2 พีชคณิตบูลีน

การทดลองที่ 3 แผนผังคาร์โนห์

การทดลองที่ 4 วงจรบวกเลขฐานสอง

การทดลองที่ 5 ฟลิปฟลอป

การทดลองที่ 6 วงจรนับ

การทดลองที่ 7 วงจรเข้ารหัส

การทดลองที่ 8 วงจรถอดรหัส

การทดลองที่ 9 วงจรซีพรีจิสเตอร์

การทดลองที่ 10 วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์เซอร์

การทดลองที่ 11 วงจรเปรียบเทียบ

การทดลองที่ 12 วงจรตรวจสอบพาริตี

การทดลองที่ 13 วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและสัญญาณดิจิทัลเป็นแอนะล็อก

และแผงทดลองย่อยแต่ละแผงจะมีการทดลองดังต่อไปนี้

แผงทดลองย่อยที่ 1 วงจรลอจิกเกต, บวกและลบเลขฐานสอง, ตรวจสอบพาริตี

แผงทดลองย่อยที่ 2 วงจรพีชคณิตบูลีน, แผนผังคาร์โนห์, ฟลิปฟลอป

แผงทดลองย่อยที่ 3 วงจรนับ, ซีพรีจิสเตอร์, มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์

แผงทดลองย่อยที่ 4 วงจรการเข้ารหัส, การถอดรหัส, วงจรเปรียบเทียบ

แผงทดลองย่อยที่ 5 วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและวงจรแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามนำเนื้อหาไปลงเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ปัญหา และแนวทางแก้ไข

ในการจัดทำโครงการชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์นี้ สามารถที่จะสรุปปัญหาที่เกิดขึ้นได้ดังนี้

1. การทดลองวงจรการเปลี่ยนสัญญาณแอนะล็อกให้เป็นสัญญาณดิจิทัลนั้น จะเกิดความผิดพลาดอยู่บ้าง เพราะต้องรับข้อมูลมาจากวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกอีกหนึ่ง และเนื่องจากไอซีที่ใช้เป็นแบบ ซีมอส จึงทำให้มีปัญหาเรื่องการรบกวนของสัญญาณสูง

2. การต่อสายพอร์ตของ 8255 เกิดการชำรุด 1 เส้น จึงทำให้เสียเวลาในการหาจุดเสียบและแก้ไขในส่วนนี้อยู่นาน

3. อุปกรณ์บางอย่างในการทำแผงทดลองหาซื้อตามท้องตลาดไม่ได้ เช่น บานานาแจ็คขนาดเล็ก จึงต้องใช้อุปกรณ์อื่นที่มีลักษณะคล้ายกันแทน

แนวทางแก้ไขของการทำโครงการชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์ มีดังนี้

1. ใช้การป้อนสัญญาณแอนะล็อกจากภายนอกจะทำให้การรบกวนของสัญญาณน้อยลง

2. เนื่องจากสายต่อพอร์ตชำรุด จึงต้องทำการย้ายตำแหน่งของพอร์ตที่แผงวงจร เพื่อให้มีผลกระทบต่อแผงทดลองอื่นๆ น้อยที่สุด

3. เมื่อออกแบบวงจรจะต้องสำรวจอุปกรณ์ต่างๆ ให้เรียบร้อยเสียก่อน บานานาแจ็คขนาดเล็กไม่สามารถหาซื้อได้ แต่เมื่อดูความเหมาะสมของกล่องแล้วจึงใช้ขาของซ็อกเก็ตไอซีแบบกลมแทน

5.3 แนวทางการพัฒนา


1. การเขียนโปรแกรมต้องเขียนเป็นจำนวนหลายบรรทัด เพราะว่า ในการส่งจริงที่สถานะต้องแยกส่งข้อมูลในแต่ละ command จึงจะเขียน โปรแกรมมาก ควรมีการพัฒนาใช้การส่งข้อมูลแบบอะเรียรี่ จะลดจำนวนโปรแกรมลงได้

2. ควรจะปรับปรุงทางด้านกราฟฟิกให้มากขึ้น เพื่อความสวยงามและไม่ดูเรียบเกินไปนัก โดยอาจใช้ โฟโต้ชอป (Photo Shop) ในการแต่งภาพ และนำมาใส่ไว้เป็นรูปในโปรแกรม หรืออาจใช้ โปรแกรมภาพ 3 มิติ มาช่วยจะดีมาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.1 แผงทดลองหลัก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ก.2 แผงทดลองย่อย
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตีแบบลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ข.1 แผงวงจรพิมพ์ของแผงทดลองหลัก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.3 ลายทองแดงของแผงทดลองหลักด้าน Bottom Layer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.4 การวางอุปกรณ์ของแผงทดลองหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ข.5 ลายทองแดงของแผงทดลองย่อยที่ 1 ด้าน Bottom Layer
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.6 การวางอุปกรณ์ของแผงทดลองย่อยที่ 1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ข.7 ลายทองแดงของแผงทดลองยี่ห้อ 2 ชั้น Bottom Layer
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ ซึ่งการนำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ ห้ามเผยแพร่โดยไม่ขออนุญาตให้ไปใช้ประโยชน์ด้านการค้า
รูปที่ ข.9 ลายทองแดงของแผงทดลองยี่ห้อ 3 ชั้น Bottom Layer
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ ข.10 การวางอุปกรณ์ของแผงที่คล้อยย่อยที่ 3 ภาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารรูปที่ ข.11 ลายทองแดงของแผงทดลองย่อยที่ 4 ด้าน Top Layer
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า
รูปที่ ข.12 ลายทองแดงของแผงทดลองย่อยที่ 4 ด้าน Bottom Layer
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้ใช้เฉพาะการจ้างงานเพื่อการศึกษาเท่านั้น ไม่สามารถให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ข.13 การวางอุปกรณ์ของแผงทดลองย้อยที่ 4
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่เผยแพร่ไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ข.14 ลายทองแดงของแผงทดลองยอยที่ 5 ชั้น Bottom Layer
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.15 การวางอุปกรณ์ของแผงทดลองย่อยที่ 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ข.16 ลายทองแดงของชุดแหล่งจ่ายไฟด้าน Bottom Layer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.17 การวางอุปกรณ์ของชุดแหล่งจ่ายไฟ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ค.1 แผนผังแสดงการทำงานของเมนูหลัก
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ค.2 แผนผังแสดงการเลือกใช้งานของ LAB 1 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกชั้นหนึ่งที่ ค.3 แผ่นผังแสดงการเลือกใช้งานของ LAB 2 เอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น **รูปที่ ก.4** แผนผังแสดงการเลือกใช้งานของ LAB 3 เอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ค.5 แผนผังแสดงการเลือกใช้งานของ LAB 4
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแบงละสิ่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ ค.6** แผนผังแสดงถึงการเลือกใช้งานของ LAB 5 ต่ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 รูปที่ ค.7 แผนผังแสดงการเลือกใช้งานของ LAB 6 ให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ ค.8 แผนผังแสดงการเลือกใช้งานของ LAB 7
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ ค.9 แผนผังแสดงการเลือกใช้งานของ LAB 8
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนรูปที่ ก.10 แผนผังแสดงการเลือกใช้งานของ LAB 9 เพื่อให้ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ค.11 แผนผังแสดงการเลือกใช้งานของ LAB 10


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาก็เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ก.12 แผนผังแสดงการเลือกใช้งานของ LAB 11 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ก.13 แผนผังแสดงวิธีการเลือกใช้งานห้อง LAB 12 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ ก.14** แผนผังแสดงการเลือกใช้งานของ LAB 13 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ค.15 แผนผังแสดงการทำงานภายในของ LAB 1 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.16 แผนผังแสดงการทำงานภายในของ LAB 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ค.17 แผนผังแสดงการทำงานภายในของ LAB 3 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ๑๘ แผนผังแสดงการทำงานภายในของ LAB 4 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ ก.19** แผนผังแสดงการทำงานภายในของ LAB 5 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ ๓.20** แผนผังแสดงการทำงานภายในของ LAB 6 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ๒.๒๑ แผนผังแสดงการทำงานของ LAB 7 ให้หน้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ ก.22** แผนผังแสดงการทำงานของงานภายในของ LAB 8 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ๒๓ แผนผังนี้แสดงการทำงานภายในของ LAB 9 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่รูปที่ ก.ร.24 แผนผังแสดงการทำงานภายในของ LAB10 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ ๒๖ แผนผังแสดงการทำงานภายในของ LAB 12 หน้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่ **รูปที่ ค.27** แผนผังแสดงการทำงานของงานภายในห้อง LAB 13 ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 1

ลอจิกเกต


วัตถุประสงค์

1. เพื่อศึกษาคุณสมบัติของไอซีเกตชนิดต่างๆ
2. เพื่อให้สามารถนำไอซี TTL ชนิดต่างๆ ไปใช้งานได้
3. เพื่อให้สามารถประยุกต์ใช้งาน ไอซี TTL ชนิดต่างๆ ได้

ทฤษฎี

แอนด์เกต (AND Gate)

แอนด์เกต (AND Gate) เป็นอุปกรณ์ทางดิจิทัล ที่จะให้สัญญาณเอาต์พุต เป็น 1 เมื่ออินพุต (A,B) เป็น 1 ทั้งหมดและจะได้เอาต์พุตเป็น 0 ก็ต่อเมื่ออินพุตเป็น 0 ตัวใดตัวหนึ่งหรือทั้งหมด



รูปที่ 1.1 สัญลักษณ์ของแอนด์เกต

เราสามารถเขียนตารางความจริง (Truth table) ได้สำหรับแอนด์เกตดังนี้


ตารางที่ 1.1 ตารางความจริงของแอนด์เกต

อินพุต		เอาต์พุต
A	B	$Y = A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในห้องเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออร์เกต (OR Gate)

ออร์เกต (OR Gate) เป็นอุปกรณ์ทางดิจิทัลที่จะให้สัญญาณเอาต์พุตของออร์เกตจะเป็น 1 ก็ต่อเมื่อ อินพุต (A,B) ตัวใดตัวหนึ่งหรือทั้งหมดเป็น 1 และ เอาต์พุตเป็น 0 ก็ต่อเมื่ออินพุต (A,B) เป็น 0 ทั้งหมด



$$Y = A + B$$


รูปที่ 1.2 สัญลักษณ์ของออร์เกต

เราสามารถเขียนตารางความจริงสำหรับออร์เกตได้ดังนี้

ตารางที่ 1.2 ตารางความจริงออร์เกต

อินพุต		เอาต์พุต
A	B	$Y = A + B$
0	0	0
0	1	1
1	0	1
1	1	1

นอตเกต (NOT Gate หรือ Inverter)



$$Y = \bar{A}$$

รูปที่ 1.3 สัญลักษณ์ของนอตเกต

นอตเกต (NOT Gate) เป็นอุปกรณ์ทางดิจิทัล ที่มีหน้าที่ในการกลับสภาวะของตัวแปรค่า หรืออีกกล่าวได้ว่า เอาต์พุต ของวงจรมนอตเกตเป็น Complement ของ อินพุต ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เราสามารถเขียนตารางความจริงสำหรับวงจรถนอตเกตได้ดังนี้

ตารางที่ 1.3 ตารางความจริงของนอตเกต

อินพุต	เอาต์พุต
A	$Y = \bar{A}$
0	1
1	0

แนนด์เกต (NAND Gate)

แนนด์เกต เป็นอุปกรณ์ลอจิกเกต ที่มีการทำงานตรงกันข้ามกับแอนด์เกตคือ จะให้ เอาต์พุต เป็น 1 เมื่อ อินพุต ตัวใดตัวหนึ่งเป็น 0 และจะให้ เอาต์พุต เป็น 0 เมื่อ อินพุต ทั้งหมดเป็น 1



รูปที่ 1.4 สัญลักษณ์ของแนนด์เกต


เราสามารถเขียนตารางความจริง (Truth table) ได้สำหรับแนนด์เกตดังนี้

ตารางที่ 1.4 ตารางความจริงของแนนด์เกต

อินพุต		เอาต์พุต
A	B	$Y = \overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

นอร์เกต (NOR Gate)

เอกสารนี้เป็นนอร์เกต (NOR Gate) เป็นอุปกรณ์ลอจิกเกต ที่มีการทำงานตรงกันข้ามกับออร์เกตคือจะให้ การค่า เอาต์พุตเป็น 1 เมื่ออินพุตทั้งหมดเป็น 0 และจะให้เอาต์พุตเป็น 0 เมื่ออินพุตตัวใดตัวหนึ่งเป็น 1 ปรณาไปใช้



รูปที่ 1.5 สัญลักษณ์นอร์เกต

เราสามารถเขียนตารางความจริง (Truth table) ได้สำหรับนอร์เกต ดังนี้

ตารางที่ 1.5 ตารางความจริงของนอร์เกต

อินพุต		เอาต์พุต
A	B	$Y = \overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0

เอ็กคลูซีฟ-ออร์เกต (XOR Gate)

เอ็กคลูซีฟ-ออร์เกต (Exclusive OR-Gate) เป็นอุปกรณ์ดิจิทัลที่จะให้เอาต์พุตเป็น 0 เมื่ออินพุตมีลอจิกที่เหมือนกันและให้เอาต์พุตเป็น 1 เมื่ออินพุตมีลอจิกที่ต่างกัน



รูปที่ 1.6 สัญลักษณ์ของเอ็กคลูซีฟ-ออร์เกต

เราสามารถเขียนตารางความจริง (Truth table) ของวงจรถอเอ็กคลูซีฟ-ออร์เกต ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1.6 ตารางความจริงของเอ็กคลูซีฟ-นอร์เกต

อินพุต		เอาต์พุต
A	B	$Y = \overline{AB} + \overline{A\overline{B}}$
0	0	0
0	1	1
1	0	1
1	1	0

เอ็กคลูซีฟ-นอร์เกต (XNOR Gate)

เอ็กคลูซีฟ-นอร์เกต (Exclusive - NOR Gate) เป็นเกตที่จะให้เอาต์พุตเป็น 0 เมื่ออินพุตมีลอจิกที่ต่างกันและจะให้เอาต์พุตเป็น 1 เมื่ออินพุตมีลอจิกที่เหมือนกัน



รูปที่ 1.7 เอ็กคลูซีฟ-นอร์เกต

ดังนั้นเราสามารถเขียนตารางความจริง (Truth table) ของเอ็กคลูซีฟ-นอร์เกตได้ดังนี้

ตารางที่ 1.7 ตารางความจริงของเอ็กคลูซีฟ-นอร์เกต

อินพุต		เอาต์พุต
A	B	$Y = \overline{AB} + \overline{A\overline{B}}$
0	0	1
0	1	0
1	0	0
1	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 1
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นการทดลอง

1. นำแผงทดลองย่อยที่ 1 มาเสียบเข้ากับแผงทดลองหลัก แล้วทำการเข้าสู่โปรแกรมการทดลองที่ 1
2. ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง



รูปที่ 1.8 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต	เอาต์พุต
Vin	Vo
0 V	
5 V	

3. ต่อวงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิกที่ปุ่มที่สถานะ และบันทึกผลการทดลอง




รูปที่ 1.9 วงจรที่ใช้ในการทดลองข้อ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต	เอาต์พุต
Vin	Vo
0 V	
5 V	


4. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสภาวะ และบันทึกผลการทดลอง



รูปที่ 1.10 วงจรที่ใช้ในการทดลองข้อ 4

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	


5. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสภาวะ และบันทึกผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์ผู้สอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	


6. ใช้วงจรตามรูปในการทดลองจ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 1.12 วงจรที่ใช้ในการทดลองข้อ 6

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	

7. ใช้วงจรตามรูปในการทดลองจ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 1.13 วงจรที่ใช้ในการทดลองข้อ 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	


8. ใช้วงจรตามรูปในการทดลองจ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 1.14 วงจรที่ใช้ในการทดลองข้อ 8

อินพุต	เอาต์พุต	
A	B	Y
0	0	
0	1	
1	0	
1	1	


9. ต่อวงจรตามรูปในการทดลองจ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ประกอบการเรียนการสอนอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต	เอาต์พุต
A	Y
0	
1	


10. ใช้วงจรตามรูปในการทดลองจ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 1.16 วงจรที่ใช้ในการทดลองข้อ 10

อินพุต	เอาต์พุต	
A	B	Y
0	0	
0	1	
1	0	
1	1	

11. ใช้วงจรตามรูปในการทดลองจ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 1.17 วงจรที่ใช้ในการทดลองข้อ 11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	


12. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง



รูปที่ 1.18 วงจรที่ใช้ในการทดลองข้อ 12

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	

13. ต่อวงจรตามรูปในการทดลองแล้ว จำยอินพุตแล้วสังเกตผลทางเอาต์พุตโดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 1.19 วงจรที่ใช้ในการทดลองข้อ 13 กรุณาอย่าให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	


14. ต่อวงจรตามรูปในการทดลองแล้ว จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุตโดย คลิก ที่ปุ่ม ที่สถานะ และบันทึกผลการทดลอง



รูปที่ 1.20 วงจรที่ใช้ในการทดลองข้อ 14

อินพุต	เอาต์พุต
A	Y
0	
1	

15. ต่อวงจรตามรูปในการทดลองแล้ว จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุตโดย คลิก ที่ปุ่ม ที่สถานะ และบันทึกผลการทดลอง



รูปที่ 1.21 วงจรที่ใช้ในการทดลองข้อ 15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	


16. ใช้วงจรตามรูปในการทดลองแล้ว จำยอินพุตแล้วสังเกตผลทางเอาต์พุตโดย คลิก ที่ปุ่ม ที่สถานะ และบันทึกผลการทดลอง



รูปที่ 1.22 วงจรที่ใช้ในการทดลองข้อ 16

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	

17. ต่อวงจรตามรูปในการทดลองแล้ว จำยอินพุตแล้วสังเกตผลทางเอาต์พุตโดย คลิก ที่ปุ่ม ที่สถานะ และบันทึกผลการทดลอง



รูปที่ 1.23 วงจรที่ใช้ในการทดลองข้อ 17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต		เอาต์พุต
A	B	Y
0	0	
0	1	
1	0	
1	1	

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. ออร์เกตและแอนด์เกตต่างกันอย่างไร
2. ถ้าลัดวงจรอินพุตของออร์เกตเข้าด้วยกัน แล้วป้อนอินพุต “0” และ “1” สลับกันผลทางเอาต์พุตจะเป็นอย่างไร
3. ยูนิเวอร์แซลเกตคืออะไร
4. แอนด์เกตกับแอนด์เกตต่างกันอย่างไร
5. จงอธิบายคุณลักษณะของเอ็กคลูซีฟ-ออร์เกตมาพอเข้าใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 2

พีชคณิตบูลีน

วัตถุประสงค์

1. เพื่อให้เข้าใจถึงหลักการของพีชคณิตบูลีน
2. เพื่อพิสูจน์พีชคณิตบูลีน โดยการทดลองวงจรได้
3. เพื่อใช้พีชคณิตบูลีนในการลดรูปวงจรได้

ทฤษฎี

พีชคณิตบูลีน (Boolean Algebra) มีหลักพื้นฐาน 3 หลักการคือ

1. คอมพลิเมนต์หรือการกลับลอจิก (Complementation inversion)
2. การแอนด์หรือการคูณกัน (AND multiplication)
3. การออร์หรือการรวมกัน (OR Addition)

สามารถสรุปได้ดังนี้

คอมพลิเมนต์	แอนด์	ออร์
$\overline{0} = 1$	$0 \cdot 0 = 0$	$0 + 0 = 0$
$\overline{1} = 0$	$0 \cdot 1 = 0$	$0 + 1 = 1$
$A \cdot \overline{A} = 0$	$1 \cdot 0 = 0$	$1 + 0 = 1$
$A + \overline{A} = 1$	$1 \cdot 1 = 1$	$1 + 1 = 1$

จากหลักการทั้งสามนี้สามารถนำมาสร้างกฎของบูลีนได้ 8 กฎคือ

1. กฎการสลับที่ (Commutation)

$$A + B = B + A$$

$$A \cdot B = B \cdot A$$

2. กฎการจัดหมู่ (Association)

$$A + (B + C) = (A + B) + C$$

$$A \cdot (B \cdot C) = (A \cdot B) \cdot C$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. กฎการกระจาย (Distribution)

$$A.(B+C) = (A.B)+(A.C)$$

$$A+(B.C) = (A+B).(A+C)$$

4. กฎการซึมซาบ (Absorption)

$$A+(A.B) = A$$

$$A.(A+B) = A$$

5. กฎการหักล้าง (Annulment)

$$A+1 = 1$$

$$A.0 = 0$$

6. กฎความเหมือนกัน (Identity)

$$A+0 = A$$

$$A.1 = A$$

7. กฎการซ้ำกัน (Tautology)

$$A.A = A$$

$$A+A = A$$

8. กฎดับเบิลเนกาชัน (Double negation)

$$\overline{\overline{A}} = A$$

นอกจากนี้ยังมีทฤษฎีอีก 1 ทฤษฎีที่มีความสำคัญมากในพีชคณิตบูลีนคือทฤษฎีดีมอร์แกน (De Morgan's Theorem) ซึ่งระบุว่า

$$\overline{A.B} = \overline{A} + \overline{B}$$

$$\overline{A+B} = \overline{A} . \overline{B}$$

ประโยชน์ของหลักการกฎและทฤษฎีต่างๆของพีชคณิตบูลีน คือใช้ในการลดรูปสมการลอจิก (Simplified) เพื่อให้ได้วงจรลอจิก ที่ใช้อุปกรณ์ลอจิกน้อยที่สุด

เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก


2. แผงทดลองย่อยที่ 2

3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นการทดลอง


1. นำแผงทดลองย่อยที่ 2 มาเสียบเข้ากับแผงทดลองหลัก แล้วทำการเข้าสู่โปรแกรมการทดลองที่ 2
2. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 2.1 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

3. ต่อวงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงแก้ไขในละอองแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.2 วงจรที่ใช้ในการทดลองข้อ 3

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

4. ใช้วงจรตามรูปในการทดลอง จำเอาต์พุตแล้วสังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 2.3 วงจรที่ใช้ในการทดลองข้อ 4

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ต่ วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 2.4 วงจรที่ใช้ในการทดลองข้อ 5

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

1. จงพิสูจน์สมการ

$$AB = A(\bar{A} + B)$$

2. จงใช้หลักการลดรูปสมการลอจิกพิสูจน์ว่า

$$AB + \bar{A}C = (A + C)(\bar{A} + B)$$

3. จงลดรูปสมการลอจิก

$$X = \overline{ABC + \bar{A}B}$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 3

แผนผังคาร์โนท์

วัตถุประสงค์

1. เพื่อให้เข้าใจหลักการการลดรูปสมการ โดยใช้แผนผังคาร์โนท์ได้
2. เพื่อให้สามารถใช้แผนผังคาร์โนท์ในการลดรูปสมการลอจิกได้
3. เพื่อให้สามารถอธิบายข้อได้เปรียบ และข้อด้อยของแผนผังคาร์โนท์ เมื่อเทียบกับพีชคณิตบูลีนในการลดรูปสมการลอจิกได้

ทฤษฎี

แผนผังคาร์โนท์ (Karnaugh-Map) บางทีเรียกว่า เค-แมป (K-Map) เป็นเครื่องมือหนึ่งที่ใช้ในการลดรูปสมการลอจิก นอกเหนือไปจากการใช้พีชคณิตบูลีน โดยอาศัยแผนผังคาร์โนท์นี้เหมาะจะใช้กับสมการลอจิก ที่มีตัวแปร 2 - 4 ตัว แผนผังคาร์โนท์ มีลักษณะเป็นตารางสี่เหลี่ยม ตั้งแต่ 2×2 ขึ้นไป คือมีช่องทางด้านแนวนอน 2 ช่อง และมีช่องทางด้านแนวตั้ง 2 ช่อง โดยจำนวนช่องสี่เหลี่ยมในแผนผังคาร์โนท์นี้ จะขึ้นอยู่กับจำนวนตัวแปร ของสมการลอจิกความสัมพันธ์

จำนวนช่อง เท่ากับ 2 ยกกำลัง n

n คือ จำนวนตัวแปรหรือจำนวนบิต

นั่นถ้าในสมการมีจำนวนตัวแปร 2 ตัว แผนผังคาร์โนท์จะมีขนาด 4 ช่องถ้ามีตัวแปร 3 ตัว

จะมีจำนวน 8 ช่อง และถ้ามีตัวแปร 4 ตัวจะมีขนาด 16 ช่อง

ขั้นตอนในการใช้แผนผังคาร์โนท์

การลดรูปสมการลอจิก มีด้วยกัน 4 ขั้นตอนดังนี้

- 1 สร้างแผนผังคาร์โนท์จากตารางความจริง
- 2 ใส่ค่าเอาต์พุตลงในแผนผังคาร์โนท์
- 3 จัดกลุ่มสถานะเอาต์พุต
- 4 เขียนสมการลอจิกใหม่จากการจัดกลุ่ม

ตารางความจริง มีความจำเป็นมากต่อการสร้างแผนผังคาร์โนท์ในรูปแบบที่ 3.1 เป็นการแสดงความสัมพันธ์ของตารางความจริงกับแผนผังคาร์โนท์ โดยจะนำตัวแปรมาใส่ไว้ที่มุมบนซ้ายของแผนผัง ส่วนของด้านบน และด้านซ้ายจะใส่ลอจิก ที่สามารถเกิดขึ้นได้ทั้งหมด เช่นถ้าเป็น 1 ตัวแปร จะเกิดค่า 2 ค่าคือ 0 กับ 1 ทั้งด้านบนและด้านซ้าย ดังในรูปที่ 3.1(ก) ถ้าเป็น 3 ตัวแปรจะแบ่งเป็น

ด้านซ้าย 2 ตัว โดยเริ่มจากตัวแปรบิต LSB (ปกติ A จะเป็นบิต LSB) แล้วถัดไปจะเป็นตัวแปรที่ 2 ค่าลอจิกทางด้านซ้ายจะมีด้วยกัน 4 ค่าคือ 00,01,10 และ11แต่ในการใส่ค่า 10 และ 11จะต้องใส่ 11 ก่อนแล้วตามด้วย 10 หรือจะเรียงใหม่ก็ได้ แต่ต้องยึดหลักที่ว่า การเปลี่ยนค่าในแต่ละครั้งจะต้องเกิดการเปลี่ยนแปลงเพียงบิตเดียวเท่านั้น เช่นจากเดิม 00 ต้องเป็น 10 หรือ 01 จะเป็น 11 ไม่ได้ หรือจาก 11 ต่อไปเป็น 10 หรือ 10 จะเป็น 00 ไม่ได้ ส่วนตัวแปรบิต MSB จะใส่ไว้ด้านบน ในรูปที่ 3.1 (ข) เป็นแผนผังคาร์โนห์ที่มี 3 ตัวแปรสำหรับใน กรณีเป็น 4 ตัวแปรที่ด้านบน ของแผนผังคาร์โนห์ จะใส่ตัวแปรบิต MSB ก่อนแล้วตามด้วยตัวแปรหลักที่ 3 ดังรูปที่ 3.1 (ค)

B	A	Y
0	0	1
0	1	0
1	0	1
1	1	0

		B	
		0	1
A	0		
	1		

(ก) กรณี 2 ตัวแปร

C	B	A	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

		C	
		0	1
BA	00		
	01		
	11		
	10		

(ข) กรณี 3 ตัวแปร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D	C	B	A	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

		DC			
		BA			
		00	01	11	10
00					
01					
11					
10					

(ค) กรณี 4 ตัวแปร

รูปที่ 3.1 แสดงความสัมพันธ์ของตารางความจริงกับแผนผังคาร์โนห์

- (ก) การใส่ค่าตัวแปรกำหนดตำแหน่งบนแผนผังคาร์โนห์
- (ข) แผนผังคาร์โนห์ของสมการลอจิกที่มี 3 ตัวแปร คือ C ,B และ A
- (ค) แผนผังคาร์โนห์ของสมการลอจิกที่มี 4 ตัวแปร คือ D,C ,B และ A

การใส่ค่าลงในแผนผังคาร์โนห์

ในรูปที่ 3.2 แสดงการใส่ค่าเอาต์พุตลงในแผนผังคาร์โนห์ เริ่มจากการพิจารณา ตารางความจริง แล้วกำหนดตำแหน่งของช่อง เพื่อที่จะใส่ค่าเอาต์พุต ยกตัวอย่างในรูปที่ 3.2 ต้องการใส่ค่าเอาต์พุตเมื่ออินพุต BA เป็น 10 นั่นคือ B = 1 , A = 0 ช่วงเอาต์พุตเมื่อ B = 1 จะอยู่ตำแหน่งแนวตั้งแถวขวาสุด ส่วนช่องเอาต์พุตเมื่อ A = 0 จะอยู่ตำแหน่งด้านบนช่องที่อยู่ในตำแหน่งจุดตัดของ B = 1 และ A = 0 จะใส่เอาต์พุตซึ่งจะเท่ากับ 1 ตามตารางความจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

B	A	Y
0	0	1
0	1	0
1	0	1
1	1	0

		B	
		0	1
A	0	1	1
	1		

(ก) กรณี 2 ตัวแปร

C	B	A	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

		C	
		0	1
BA	00	1	1
	01		
	11	1	
	10	1	1

(ข) กรณี 3 ตัวแปร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D	C	B	A	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

		DC			
		00	01	11	10
BA	00	1	1	1	1
	01			1	1
	11		1		1
	10	1			

(ค) กรณี 4 ตัวแปร

รูปที่ 3.2 แสดงการใส่ค่าของตัวแปรลงในแผนผังคาร์โนห์

สำหรับในกรณี 3 และ 4 ตัวแปร จะมีตัวอย่างการใส่ค่าเอาต์พุตตามรูปที่ 2 (ข) และ (ค) เมื่อใส่ค่าเอาต์พุตครบจะได้แผนผังคาร์โนห์ที่สมบูรณ์ตามรูปที่ 3.3

B	A	Y
0	0	1
0	1	0
1	0	1
1	1	0

		B	
		0	1
A	0	1	1
	1	0	0

(ก) กรณี 2 ตัวแปร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

C	B	A	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

		C	
		0	1
BA	00	1	1
	01	0	0
	11	1	0
	10	1	1

(ข) กรณี 3 ตัวแปร

D	C	B	A	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

		DC			
		00	01	11	10
BA	00	1	1	1	1
	01	0	0	1	1
	11	0	1	0	1
	10	1	0	0	0

(ค) กรณี 4 ตัวแปร

รูปที่ 3.3 ตัวอย่างแผนผังคาร์โนห์ที่สมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การจัดกลุ่มสถานะเอาต์พุตบนแผนผังคาร์โนห์

หลังจากที่ใส่ค่าเอาต์พุตลงในแผนผังคาร์โนห์เรียบร้อยแล้ว ขั้นตอนต่อไปจะเป็นการจัดกลุ่มสถานะเอาต์พุต ช่องเอาต์พุตที่สนใจคือ ช่องเอาต์พุตที่มีสถานะเป็น “1” ให้ทำการลากเส้นรอบช่องเอาต์พุต ที่มีสถานะเป็น “1” ทั้งที่เป็นช่องติดกันและช่องเดียว

B	A	Y
0	0	1
0	1	0
1	0	1
1	1	0

		B	
		0	1
A	0	1	1
	1	0	0

(ก) กรณี 2 ตัวแปร

C	B	A	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

		C	
		0	1
BA	00	1	1
	01	0	0
11	11	1	0
	10	1	1

(ข) กรณี 3 ตัวแปร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D	C	B	A	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

		DC			
		BA			
		00	01	11	10
00		1	1	1	1
01		0	0	1	1
11		0	1	0	1
10		1	0	0	0

(ค) กรณี 4 ตัวแปร

รูปที่ 3.4 ตัวอย่างการจัดกลุ่มสถานะเอาต์พุตของแผนผังคาร์โนห์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเขียนสมการลอจิกที่ได้จากการจัดกลุ่ม

B	A	Y
0	0	1
0	1	0
1	0	1
1	1	0

	B	
A	0	1
0	1	1
1	0	0

สมการลอจิกจากตารางความจริง $X = \overline{B}A + B\overline{A}$

สมการลอจิกจากแผนผังคาร์โนห์ $X = \overline{A}$

รูปที่ 3.5 เปรียบเทียบสมการลอจิกที่ได้ระหว่างจากการใช้ตารางความจริงและจากแผนผังคาร์โนห์

เครื่องมือและอุปกรณ์


1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 3
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นตอนการทดลอง

1. นำแผงทดลองย่อยที่ 3 มาเสียบเข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 3
2. ต่อดวงจรรูปในการทดลอง ถ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง ซึ่งจะได้สมการเอาต์พุตเป็น

$$Y = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC + A\overline{B}\overline{C}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 วงจรที่ใช้ในทดลองข้อ 2

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ต่ วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย กลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 3.7 วงจรที่ใช้ในทดลองข้อ 3

อินพุต			เอาต์พุต
A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

- 1.แผนผังคาร์โนท์มีข้อได้เปรียบข้อดีน้อยกว่าพีชคณิตบูลีนในการลดรูปสมการลอจิกอย่างไร
2. Don't care คืออะไร
3. การจัดกลุ่มบนแผนผังคาร์โนท์จะต้องมีจำนวนช่องของค่าเอาต์พุตเป็นอย่างไร
4. แผนผังคาร์โนท์เหมาะกับวงจรลอจิกที่มีตัวแปรเท่าใด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 4

วงจรบวกเลขฐานสอง

วัตถุประสงค์

1. เพื่อให้เข้าใจถึง หลักการในการบวกและลบเลขฐานสอง ทั้งแบบไม่มีการทด-การยืมและ การบวกลบเลขฐานสองแบบมีการทด- การยืมได้
2. เพื่อให้สามารถทำ การบวกและลบเลขฐานสอง ทั้งแบบไม่มีการทด-การยืม และการบวก ลบเลขฐานสองแบบมีการทด-การยืมได้
3. เพื่อให้สามารถเปรียบเทียบวงจรบวกและลบเลขฐานสองได้
4. เพื่อให้สามารถนำไปประยุกต์ใช้งานจริงได้

ทฤษฎี


วงจรบวกเลขฐานสองแบบไม่คิดตัวทด (Half Adder)

วงจร Half Adder คือวงจรที่ใช้ในการบวกเลข Binary 2 bit เข้าด้วยกันเราสามารถสร้าง Truth table สำหรับวงจร Half Adder โดยมี อินพุต เป็นเลข Binary 2 bit และ output 2 bit เช่นเดียวกันคือ ผลบวก (sum) และตัวทด (carry) ดังนี้

ตารางที่ 4.1 ตารางความจริงของวงจร Half Adder

อินพุต		เอาต์พุต	
A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1 แสดงวงจร Half Adder


วงจรบวกเลขฐานสองแบบคิดตัวทด (Full Adder)

วงจร Full Adder คือวงจรที่ใช้บวกเลข Binary 2 bit และตัวทศอีก 1 bit รวมเป็น 3 bit เข้าด้วยกันเราสามารถสร้าง Truth table สำหรับวงจร Full Adder โดยมี อินพุต เป็นเลข Binary 2 ตัว และ Carry อีก 1 ตัว ส่วน เอาต์พุต มี 2 ตัวคือ ผลบวก (Sum) และตัวทศ (Carry out) ได้ดังนี้

ตารางที่ 4.2 ตารางความจริงของวงจร Full Adder

อินพุต		เอาต์พุต		
A	B	Ci	Sum	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 วงจร Full Adder


วงจรถเลขฐานสองแบบไม่คิดตัวยืม (Half Subtractor)

วงจรถเลขฐานสองแบบไม่คิดตัวยืม (Half Subtractor) คือวงจรถเลข Binary 2 bit เราเขียน Truth table ของวงจรถเลข Half Subtractor โดยมี อินพุต เป็นเลข Binary 2 ตัว และ เอาต์พุต ก็มี 2 ตัว คือ ผลต่าง (Difference) และ ตัวยืม (Borrow) ได้ดังนี้

ตารางที่ 4.3 ตารางความจริงของวงจรถเลข Half Subtractor

อินพุต		เอาต์พุต	
A	B	Diff	Bor
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 แสดงวงจรHalf Subtractor


วงจรถเลขฐานสองแบบคิดตัวยืม (Full Subtractor)

วงจร Full Subtractor คือวงจรถเลข Binary 2 bit และลบด้วยตัวยืมอีก 1 bit เราสามารถเขียน Truth table ของวงจร Full Subtractor โดยมี อินพุต เป็นเลข Binary 2 bit และตัวยืม (Borrow in.bi) ส่วน เอาต์พุต ก็มี 2 ตัว คือ ผลต่าง (Difference) และตัวยืม (Borrow Out, Bo) ได้ดังนี้

ตารางที่ 4.4 ตารางความจริงของวงจร Full Subtractor

อินพุต			เอาต์พุต	
A	B	Bi	Diff	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 แสดงวงจร Full Subtractor


เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 1
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นตอนการทดลอง

1. นำแผงทดลองย่อยที่ 1 มาเทียบเข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 4
2. ต้องจรรยาบรรณในการทดลอง ถ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต		เอาต์พุต	
A	B	Sum	Carry
0	0		
0	1		
1	0		
1	1		

3. ต่อวงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 4.7 วงจรที่ใช้ในการทดลองข้อ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต		เอาต์พุต	
A	B	Sum	Carry
0	0		
0	1		
1	0		
1	1		

4. ต่อยวงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 4.8 วงจรที่ใช้ในการทดลองข้อ 4

อินพุต			เอาต์พุต	
A	B	Ci	Sum	Co
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ต่อดวงจรมตามรูปในการทดลอง ถ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 4.9 วงจรที่ใช้ในการทดลองข้อ 5

อินพุต		เอาต์พุต	
A	B	Dif	Bo
0	0		
0	1		
1	0		
1	1		

6. ต่อดวงจรมตามรูปในการทดลอง ถ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 วงจรที่ใช้ในการทดลองข้อ 6

อินพุต			เอาต์พุต	
A	B	Bin	Dif	Bo
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

สรุปผลการทดลอง

.....

.....

.....

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

1. เปรียบเทียบการทำงานของวงจรบวกเลขในข้อ 2 และข้อ 3
2. เกิดตัวใดสามารถทำหน้าที่แทนวงจรบวกเลขฐานสองแบบไม่คิดตัวทดได้
3. เกิดตัวใดสามารถทำหน้าที่แทนวงจรลบเลขฐานสองแบบไม่คิดตัวยืมได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 5

ฟลิปฟลอป

วัตถุประสงค์

1. เพื่อให้เข้าใจหลักการทำงานของวงจรฟลิปฟลอปแบบต่างๆได้
2. เพื่อให้สามารถทดสอบการทำงานของวงจรฟลิปฟลอปแบบต่างๆได้
3. เพื่อให้สามารถดัดแปลงวงจรฟลิปฟลอปชนิดหนึ่งให้เป็นวงจรฟลิปฟลอปแบบอื่นๆได้
4. เพื่อให้สามารถนำฟลิปฟลอปแบบต่างๆไปประยุกต์ใช้งานจริงได้


ทฤษฎี

ฟลิปฟลอป เป็น Multivibrator ชนิด Bistable คือ มีเอาต์พุตคงที่อยู่ 2 สถานะ สำหรับเอาต์พุต ทั้งสองจะตั้งเงื่อนไขว่า เอาต์พุตหนึ่งจะเป็น Complement ของอีกเอาต์พุตหนึ่งในกรณีใดๆก็ตามหากเอาต์พุตหนึ่งไม่เป็น Complement ของอีกเอาต์พุตหนึ่งแล้ว เราจะไม่มียอมให้เกิดขึ้นเอาต์พุตทั้งสองดังกล่าวจะคงอยู่ในสถานะอันใดอันหนึ่งจนกว่าจะมี Input pulse มากกระตุ้นให้เปลี่ยนสถานะไปการที่เอาต์พุตมีสถานะคงตัว 2 สถานะ และคงอยู่ในสถานะใดสถานะหนึ่งโดยไม่จำกัดเวลา เราจึงเรียกได้ว่ามันสามารถจดจำสถานะที่เกิดขึ้นเมื่อ Pulse อันสุดท้ายป้อนเข้ามากระตุ้นที่อินพุตได้


อาร์เอส ฟลิปฟลอป

วงจรดังรูปที่ 5.1 เป็นวงจร อาร์เอส ฟลิปฟลอป ที่ใช้นอร์เกต 2 ตัวต่อร่วมกัน ถ้าหากต้องการใช้แชนด์เกตสร้าง อาร์เอส ฟลิปฟลอป สามารถทำได้ดังรูปที่ 5.2 จะเห็นว่าการป้อนลอจิกเพื่อให้ฟลิปฟลอปทำการ set และ reset จะตรงข้ามกันนั่นคือถ้าเป็นนอร์เกตฟลิปฟลอปจะเซตหรือรีเซตด้วยลอจิก “1” แต่ถ้าเป็นแชนด์เกตฟลิปฟลอปจะเซตหรือรีเซตด้วยลอจิก “0” สัญลักษณ์ของอาร์เอส ฟลิปฟลอป ในแบบที่ใช้แชนด์เกตจะเห็นว่ามียวงกลมที่อินพุต S และ R แสดงให้ทราบว่าอินพุตที่เข้ามาต้องผ่านการกลับสถานะลอจิกก่อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)

อินพุต		เอาต์พุต
R	S	Q
0	0	Qn
0	1	1
1	0	0
1	1	NA

(ค)

รูปที่ 5.1 แสดง อาร์เอส ฟลิปฟลอปแบบที่ใช้นอร์เกต



(ก) วงจรลอจิก

(ข) สัญลักษณ์

(ค) ตารางความจริงแสดงการทำงาน

ถ้าสังเกตเห็นจะว่าใน อาร์เอส ฟลิปฟลอป แบบนอร์เกตที่สภาวะที่ขา R และ S เป็น “1” ทั้งคู่จะเกิดสถานะลอจิกที่ไม่สามารถกำหนดได้จึงต้องทำการปรับปรุงแก้ไขโดยใช้ เจเค ฟลิปฟลอป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



อินพุต		เอาต์พุต
R	S	Q
0	0	NA
0	1	0
1	0	1
1	1	Qn

(ค)

รูปที่ 5.2 แสดง อาร์เอส ฟลิปฟลอปแบบที่ใช้แชนด์เกต

(ก) วงจรลอจิก


(ข) สัญลักษณ์

(ค) ตารางความจริงแสดงการทำงาน

जेके फ्लिपफ्लोप

जेके फ्लिपफ्लोप ได้รับการปรับปรุงจาก อาร์เอส ฟ्लिपฟ्लोप เพื่อแก้ปัญหาสถานะลอจิกที่ไม่สามารถกำหนดได้ เมื่ออินพุตทั้งสองของฟลิปฟ्लอปเป็น “1” โดย เจके ฟ्लिपฟ्लอप จะเกิดสภาวะลอจิกที่ออกเกิด (Toggle) เมื่ออินพุตทั้งสองของฟลิปฟ्लอปเป็น “1” สามารถดัดแปลง อาร์เอส ฟ्लिपฟ्लอป เป็น เจके ฟ्लिपฟ्लอปได้โดยการต่อ AND Gate 2 อินพุต 2 ตัว ดังแสดงในรูปที่ 5.3 (ค)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)

อินพุต		เอาต์พุต
J	K	Q
0	0	Qn
0	1	0
1	0	1
1	1	Toggle

(ข)



(ค)

รูปที่ 5.3 แสดง เจเค ฟลิปฟลอป


(ก) สัญลักษณ์ เจเค ฟลิปฟลอป

(ข) ตารางความจริงแสดงการทำงาน


(ค) การตัดแปลง อาร์เอส ฟลิปฟลอป เป็น เจเค ฟลิปฟลอป

ที ฟลิปฟลอป

ที ฟลิปฟลอป มีสัญลักษณ์ และตารางความจริง ดังแสดง ในรูปที่ 5.4 เมื่อมีสัญญาณป้อนเข้ามาที่อินพุต T สถานะทางเอาต์พุตจะเปลี่ยนเป็นตรงข้าม เช่นจากเดิม “0” ก็จะกลายเป็น “1” เราสามารถตัดแปลง เจ เค ฟลิปฟลอป เป็น ที ฟลิปฟลอป ได้โดยการต่ออินพุต J และ K เข้ากับลอจิก “1” ตลอดเวลา แล้วใช้ขาสัญญาณนาฬิกาหรือ CK



(ก)



(ข)

อินพุต	เอาต์พุต
CK	Q
	ตรงข้าม

(ค)

รูปที่ 5.4 แสดง ที ฟลิปฟลอป


(ก) สัญลักษณ์ ที ฟลิปฟลอป

(ข) การต่อ เจเค ฟลิปฟลอป เป็น ที ฟลิปฟลอป


(ค) ตารางความจริงแสดงการทำงาน

ดี ฟลิปฟลอป

ดี ฟลิปฟลอป เป็นฟลิปฟลอปที่ให้เอาต์พุตเหมือนอินพุตทุกประการ เช่น ถ้าป้อนลอจิก “1” เข้าที่อินพุตแล้วป้อนสัญญาณนาฬิกา เอาต์พุตจะเป็น “1” แต่ถ้าหากไม่ป้อนสัญญาณนาฬิกา เอาต์พุตก็ยังคงเป็นค่าก่อนหน้านี้นี้ เราสามารถดัดแปลง อาร์เอส ฟลิปฟลอป เป็น ดี ฟลิปฟลอป ได้ โดยการต่อ NOT Gate เข้าไปที่อินพุตของ อาร์เอส ฟลิปฟลอป ดังรูปที่ 5.5 (ข)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา(ก) ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



อินพุต		เอาต์พุต	
D	CK	Q	\bar{Q}
0		0	Qn
0		1	1

(ค)

รูปที่ 5.5 แสดง ที่ ฟลิปฟลอป

(ก) สัญลักษณ์ของ ดี ฟลิปฟลอป

(ข) การต่อ อาร์เอส ฟลิปฟลอป เป็น ดี ฟลิปฟลอป

(ค) ตารางความจริงแสดงการทำงานของ ดี ฟลิปฟลอป


เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 2
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นตอนการทดลอง

1. นำแผงทดลองย่อยที่ 2 มาเสียบเข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 5
2. ให้อ่านจรรยาบรรณในการทดลอง จำอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต		เอาต์พุต	
R	S	Q	\bar{Q}
0	0		
0	1		
1	0		
1	1		

3. ต่่วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 5.7 วงจรที่ใช้ในการทดลองข้อ 3

อินพุต			เอาต์พุต	
CLK	R	S	Q	\bar{Q}
0	X	X		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

4. ต่่วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง


คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.8 วงจรที่ใช้ในการทดลองข้อ 4

อินพุต			เอาต์พุต	
CLK	R	S	Q	\bar{Q}
0	X	X		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

5. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง




รูปที่ 5.9 วงจรที่ใช้ในการทดลองข้อ 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต					เอาต์พุต	
Set	Reset	CK	J	K	Q	\bar{Q}
L	L	X	X	X		
L	H	X	X	X		
H	L	X	X	X		
H	H	0	0	0		
H	H	0	0	1		
H	H	0	1	0		
H	H	0	1	1		
H	H	1	X	X		

6. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 5.10 วงจรที่ใช้ในการทดลองข้อ 6

อินพุต		เอาต์พุต	
CK	D	Q	\bar{Q}
	0		
	1		
	1		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. อธิบายความแตกต่างระหว่าง อาร์เอส และ เจเค ฟลิปฟลอป
2. จงอธิบายการทำงานของ ที ฟลิปฟลอป
3. ถ้าต้องการทำ อาร์เอส ฟลิปฟลอป เป็น ดี ฟลิปฟลอปทำได้อย่างไรจงอธิบาย
4. ถ้าต้องการทำ เจ เค ฟลิปฟลอป เป็น ดี ฟลิปฟลอปทำได้อย่างไรจงอธิบาย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 6

วงจรรนับ


วัตถุประสงค์

1. เพื่อให้เข้าใจหลักการทำงานของวงจรรนับแบบซิงโครนัสและอะซิงโครนัส
2. เพื่อให้สามารถทดสอบการทำงานของวงจรรนับแบบซิงโครนัสและอะซิงโครนัส
3. เพื่อให้สามารถออกแบบวงจรรนับแบบซิงโครนัสและอะซิงโครนัสได้
4. เพื่อให้สามารถอธิบายความแตกต่างของวงจรรนับแบบซิงโครนัสและอะซิงโครนัสได้
5. เพื่อให้สามารถนำวงจรรนับแบบต่างๆ ไปใช้ประยุกต์งานจริงได้

ทฤษฎี

วงจรรนับอะซิงโครนัส (asynchronous counter)

จากการทำงานของ เจ เค ฟลิปฟลอป เมื่อนำมาสร้างเป็น T ฟลิปฟลอป สามารถนำมาต่อร่วมกันเป็นวงจรรนับได้ ดังในรูปที่ 6.1 เป็นวงจรรนับแบบอะซิงโครนัส 4 บิต เอาต์พุตของฟลิปฟลอปตัวที่ได้รับพัลส์กระตุ้นชุดแรก จะเป็น LSB (Least Significant Bit) หรือบิตที่มีค่าต่ำสุด เมื่อใช้ฟลิปฟลอป 4 ตัวจะได้วงจรรนับ 4 บิต สามารถนับได้ 16 ค่าคือตั้งแต่ 0-15 (เลขฐานสิบ) หรือ 0000-1111 (เลขฐานสอง) หรือ 0-F (เลขฐานสิบหก) ข้อดีของวงจรรนับแบบนี้ คือ สร้างง่าย แต่ว่ามีข้อเสีย คือต้องการใช้สัญญาณเอาต์พุตของอุปกรณ์ตัวก่อนหน้าอินพุต อาจเกิดปัญหาเกี่ยวกับการหน่วงเวลาได้ ทำให้ความถี่ที่สามารถใช้งานได้มีขีดจำกัด




รูปที่ 6.1 วงจรรนับอะซิงโครนัส (asynchronous counter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจรซิงโครนัส (synchronous counter)

มีรูปแบบวงจรพื้นฐานดังรูปที่ 6.2 เป็นวงจรมี 3 บิต จะเห็นว่าสัญญาณนาฬิกาที่ใช้กระตุ้นต่อเข้ากับฟลิปฟลอปทุกตัวทำให้ฟลิปฟลอปทุกตัวทำงานพร้อมกัน เมื่อมีพัลส์เข้ามาลูกที่ 1 ฟลิปฟลอปตัวที่ 1 จะทำงานเปลี่ยนจาก 0 เป็น 1 เมื่อพัลส์ลูกที่ 2 เข้ามาฟลิปฟลอปตัวที่ 1 จะกลายเป็น 0 แต่ก่อนหน้านั้น Q1 เป็น 1 ทำให้ฟลิปฟลอปตัวที่ 2 ทำงาน Q2 กลายเป็น 1 ทำให้เกิดการนับจาก 001 เป็น 010 เมื่อพัลส์ลูกที่ 3 มา ฟลิปฟลอปตัวที่ 1 ทำงาน ค่าการนับจึงเป็น 011 เมื่อพัลส์ลูกที่ 4 เข้ามา ฟลิปฟลอปตัวที่ 3 ทำงานเนื่องจากก่อนหน้านั้นทั้งเอาต์พุตของ A2 เป็น 1 และ ฟลิปฟลอปตัวที่ 1 และฟลิปฟลอปตัวที่ 2 ก็ทำงานด้วยเช่นกันทำให้ค่าของการนับกลายเป็น 100 เป็นเช่นนี้จนถึง 111 แล้วกลับมาที่ 000 อีกครั้ง ดังมีไดอะแกรมดังรูปที่ 6.3

วงจรมีผลดีคือไม่เกิดการหน่วงเวลาในฟลิปฟลอปแต่ละตัวทำให้ทำงานที่ความถี่สูงได้ แต่ก็มีข้อเสียคือ วงจรจะมีความซับซ้อนขึ้น



รูปที่ 6.2 วงจรซิงโครนัสเบื้องต้นที่ใช้ เจเค ฟลิปฟลอป




รูปที่ 6.3 แผนผังเวลาแสดงการทำงานของวงจรมีเบื้องต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมการนับ

ในวงจร 4 บิต ปกติจะให้ค่าตั้งแต่ 0000 – 1111 หรือ 0 – F แต่ถ้าหากต้องการนับแค่ 9 (1001) เพื่อให้กลายเป็นวงจรนับเลขฐานสิบ (BCD counter) ทำได้โดยการตรวจสอบลอจิกที่บิตที่ 21 (หรือ B) และ 23 (หรือ D) ถ้านับสิบค่าของเลขฐานสอง จะเป็น 1010 นั่นคือบิต 21 และ 23 จะเป็น “1” ทั้งคู่ นำสัญญาณทั้งสองมาแอนด์กัน แล้วส่งไปยังขารีเซ็ตของฟลิปฟลอป ดังแสดงในรูปที่ 6.4 วงจรนี้จึงสามารถนับได้ถึง 9



รูปที่ 6.4 การควบคุมวงจรมับเลขฐานสิบให้นับเลข 0 - 9

เครื่องมือและอุปกรณ์


1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 3
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นการทดลอง

1. นำแผงทดลองย่อยที่ 3 มาเสียบเข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 2
2. ให้ใช้วงจรตามรูปในการทดลองและทำการรีเซ็ตค่าโดยป้อน “0” ให้แก่ขา R แล้วกลับไปเป็น “1” โดย คลิก ปุ่ม Reset
3. ป้อนพัลส์เพื่อเริ่ม การนับที่ละพัลส์ และสังเกตผล โดยแสดงเป็นแผนผังเวลา โดยคลิก

ที่ปุ่ม OK และที่จอแสดงผล คลิก CK, QA, QB, QC และ QD ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.5 วงจรที่ใช้ในการทดลองข้อ 2


4. ป้อนพัลส์เพื่อเริ่มการนับที่สถานะพัลส์ สังเกตผลการทดลองในตารางความจริงโดย คลิก ที่ปุ่ม OK และบันทึกผลการทดลอง

พัลส์ลูกที่	เอาต์พุต			
	D	C	B	A
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				
13				
14				
15				
16				

5. ต่่วงจรตามรูปในการทดลองและทำการรีเซตค่าของวงจรมับเก่าโดยป้อน “0” ให้แก่ขา R โดย คลิก ปุ่ม Reset

6. ป้อนพัลส์ เพื่อเริ่มการนับที่สถานะพัลส์ และสังเกตผลโดยแสดงเป็นแผนผังเวลา โดย คลิก ที่ปุ่ม OK และที่จอแสดงผล คลิก CK,QA,QB,QC และQD ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.6 วงจรที่ใช้ในการทดลองข้อ 4

7. ป้อนพัลส์เพื่อเริ่มการนับที่ละพัลส์สังเกตผลการทดลองในตารางความจริงโดย คลิก ที่ปุ่ม OK และบันทึกผลการทดลอง

พัลส์ที่	เอาต์พุต			
	D	C	B	A
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				
13				
14				
15				
16				

8. ต่อยังตามรูปในการทดลองและทำการรีเซตค่าของวงจรมับเท่าโดยป้อน “0” ให้แก่ขา R โดย คลิก ปุ่ม Reset

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.7 วงจรที่ใช้ในการทดลองข้อ 7

9. ป้อนพัลส์เพื่อเริ่มการนับที่ละพัลส์และสังเกตผลโดยแสดงเป็นแผนผังเวลาโดย คลิก ที่ปุ่ม OK และที่จอแสดงผล คลิก CK,QA,QB,QC และQD ตามลำดับ
10. ป้อนพัลส์เพื่อเริ่มการนับที่ละพัลส์สังเกตผลการทดลองในตารางความจริงโดย คลิก ที่ปุ่ม OK และบันทึกผลการทดลอง

พัลส์ลูกที่	เอาต์พุต			
	D	C	B	A
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				
13				
14				
15				
16				

11. ต่อวงจรตามรูปในการทดลองและทำการรีเซตค่าของวงจรมับเท่าโดยป้อน “0” ให้แก่ขา R โดย คลิก ปุ่ม Reset
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.8 วงจรที่ใช้ในการทดลองข้อ 11

12. ป้อนพัลส์เพื่อเริ่มการนับที่ละพัลส์และสังเกตผลโดยแสดงเป็นแผนผังเวลา โดยคลิก ที่ปุ่ม OK และที่จอแสดงผล คลิก CK,QA,QB,QC และQD ตามลำดับ
13. ป้อนพัลส์เพื่อเริ่มการนับที่ละพัลส์สังเกตผลการทดลองในตารางความจริงโดย คลิก ที่ปุ่ม OK และบันทึกผลการทดลอง

พัลส์ลูกที่	เอาต์พุต			
	D	C	B	A
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				
13				
14				
15				
16				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. จงอธิบายวงจรมัลติเพล็กซ์แบบอะซิงโครนัสกับซิงโครนัสต่างกันอย่างไร
2. อุปกรณ์พื้นฐานของวงจรมัลติเพล็กซ์ชนิดใด
3. BCD ย่อมาจากคำว่าอะไร
4. วงจรไบนารีและวงจรมัลติเพล็กซ์ BCD แตกต่างกันอย่าง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 7


วงจรเข้ารหัส

วัตถุประสงค์

1. เพื่อให้เข้าใจถึงการทำงานของวงจรเข้ารหัสได้
2. เพื่อให้สามารถใช้งานไอซีที่ทำหน้าที่เข้ารหัสได้
3. เพื่อให้สามารถออกแบบวงจรเข้ารหัสได้
4. เพื่อให้สามารถนำวงจรเข้ารหัสไปประยุกต์ใช้งานจริงได้

ทฤษฎี

การเข้ารหัส (Encoder) เป็นการเปลี่ยนระดับของลอจิกจากสวิตช์มาเป็นสัญญาณลอจิก ตามรหัสที่เราต้องการ วงจรเข้ารหัสจะเป็นวงจรที่ทำหน้าที่แปลงข้อมูลจำนวนมากเป็นรหัส (code) เพื่อที่จะช่วยลดจำนวนสายสัญญาณหรือจำนวนช่องสัญญาณ หรืออาจใช้ในการแปลงรหัสฐานก่ได้ในรูปที่ 7.1 เป็นแผนผังแสดงการทำงานของวงจรเข้ารหัส ตัวอย่างของการเข้ารหัสข้อมูลจากเลขฐานสิบเป็นรหัส BCD หรือเป็นฐานสอง ตารางความจริงแสดงการทำงานของวงจรนี้แสดงในตารางที่ 7.1 โดยข้อมูลเลขฐานสิบใดที่ต้องการเข้ารหัสจะมีสถานะเป็น “1” ที่เหลือเป็น “0” ทั้งหมดส่วนเอาต์พุต DCBA คือรหัสเลขฐานสองที่เข้ารหัสเรียบร้อยแล้ว




รูปที่ 7.1 ผังการทำงานของวงจรเข้ารหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 7.1 ตารางความจริงแสดงการทำงานของวงจรเข้ารหัส BCD

อินพุต									เอาต์พุต			
1	2	3	4	5	6	7	8	9	D	C	B	A
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	1
0	0	0	1	0	0	0	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	0	1	0	1
0	0	0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	0	1	0	0	0	1	1	1
0	0	0	0	0	0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	0	1	1	0	0	1



รูปที่ 7.2 วงจรเข้ารหัส BCD


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 4
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นตอนการทดลอง


1. นำแผงทดลองย่อยที่ 4 มาเสียบเข้ากับแผงทดลองหลักแล้วทำการเข้าสู่โปรแกรมการทดลองที่ 7
2. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่มทีละสภาวะ และบันทึกผลการทดลอง



รูปที่ 7.2 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต									เอาต์พุต				
1	2	3	4	5	6	7	8	9	D	C	B	A	LED 7 ส่วน
0	0	0	0	0	0	0	0	0					
1	0	0	0	0	0	0	0	0					
0	1	0	0	0	0	0	0	0					
0	0	1	0	0	0	0	0	0					
0	0	0	1	0	0	0	0	0					
0	0	0	0	1	0	0	0	0					
0	0	0	0	0	1	0	0	0					
0	0	0	0	0	0	1	0	0					
0	0	0	0	0	0	0	1	0					
0	0	0	0	0	0	0	0	1					

3. ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะและบันทึกผลการทดลอง



รูปที่ 7.3 วงจรที่ใช้ในการทดลองข้อ 3

อินพุต									เอาต์พุต				LED 7 ส่วน				
									ไม่ต่อ NOT Gate					ต่อ NOT Gate			
1	2	3	4	5	6	7	8	9	D	C	B	A	D	C	B	A	
1	1	1	1	1	1	1	1	1									
1	1	1	1	1	1	1	1	0									
1	1	1	1	1	1	1	0	1									
1	1	1	1	1	0	1	1	1									
1	1	1	1	0	1	1	1	1									
1	1	0	1	1	1	1	1	1									
1	0	1	1	1	1	1	1	1									
0	1	1	1	1	1	1	1	1									

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. การเข้ารหัสเลขฐานสองวงจรมีอินพุต 24 ข้อมูลจะได้จำนวนช่องเอาต์พุตเท่าใด
2. วงจรเข้ารหัสทำหน้าที่อะไร จงอธิบาย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 8

วงจรถอดรหัส


วัตถุประสงค์

1. เพื่อให้เข้าใจถึงหลักการทำงานของวงจรถอดรหัสเลขฐานสอง
2. เพื่อให้สามารถใช้งานไอซีที่ทำหน้าที่ถอดรหัสได้
3. เพื่อให้สามารถออกแบบวงจรถอดรหัสได้
4. เพื่อให้สามารถนำวงจรถอดรหัสไปประยุกต์ใช้งานจริงได้

ทฤษฎี

เมื่อมีวงจรเข้ารหัสแล้ว ก็ต้องมีวงจรถอดรหัส (Decoder) วงจรถอดรหัสนี้จะรับสัญญาณระดับลอจิก ในรูปรหัส เช่นรหัส Binary BCD เมื่อแปลออกมาเป็นฐานสิบ ซึ่งก็ทำได้ทั้งวงจร Diode และ Gate combination การแสดงผลออกมาเป็น LED 7 ส่วน (7 segment) ซึ่งจะทำให้การอ่านการแสดงผลได้ง่าย วงจรถอดรหัสก็ต้องเป็นวงจรถอดรหัสสำหรับจุด LED 7 ชิ้นส่วน

ดังนั้นวงจรถอดรหัสจึงต้องให้ เอาต์พุตไปจุด LED แต่ละชิ้นส่วนแล้วได้เอาต์พุตตามรหัสที่ อินพุต เช่นถ้าป้อนรหัส BCD เป็น 0000 LED ชิ้นที่ a,b,c,d,e,f ต้องสว่าง ส่วนชิ้น g ดับนั้นคือ จะมองเห็นเป็นเลข 0 ในทำนองเดียวกันถ้า BCD อินพุตเป็น 0001 LED ชิ้น b,c ดับนอกนั้นดับเราจะมองเห็นเป็นเลข 1




รูปที่ 8.1 ผังการทำงานของวงจรถอดรหัส BCD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 8.1 แสดง ตารางความจริงของวงจรถอดรหัส BCD เป็น เอาต์พุต LED 7 ส่วน

อินพุต				เอาต์พุต								
D	C	B	A	1	2	3	4	5	6	7	8	9
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0	0	0	0	0	0
0	0	1	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	1



รูปที่ 8.2 วงจรถอดรหัส BCD เป็นเอาต์พุต LED 7 ส่วน

เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก


2. แผงทดลองย่อยที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่สืบเนื่องหากละเมิดจะต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นตอนการทดลอง


- นำแผงทดลองย่อยที่ 4 มาเสียบ เข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 8
- ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 8.3 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต				เอาต์พุต							การแสดงผลของ DSP1
D	C	B	A	a	b	c	d	e	f	g	
0	0	0	0								
0	0	0	1								
0	0	1	0								
0	0	1	1								
0	1	0	0								
0	1	0	1								
0	1	1	0								
0	1	1	1								
1	0	0	0								
1	0	0	1								
1	0	1	0								
1	0	1	1								
1	1	0	0								
1	1	0	1								
1	1	1	0								
1	1	1	1								


3. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 8.4 วงจรที่ใช้ในการทดลองข้อ 3

อินพุต				การแสดงผลของ
D	C	B	A	DSP1
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

4. ต่วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ บันทึกผลการทดลอง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า วิชาการ และบันทึกผลการทดลอง ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 8.5 วงจรที่ใช้ในการทดลองข้อ 4

อินพุต									เอาต์พุต				
1	2	3	4	5	6	7	8	9	D	C	B	A	LED 7 ส่วน
1	1	1	1	1	1	1	1	1					
1	1	1	1	1	1	1	1	0					
1	1	1	1	1	1	0	1	1					
1	1	1	1	1	0	1	1	1					
1	1	1	1	0	1	1	1	1					
1	1	0	1	1	1	1	1	1					
1	0	1	1	1	1	1	1	1					
0	1	1	1	1	1	1	1	1					

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. วงจร decoder นี้ มีหน้าที่เปลี่ยน code อะไรเป็นอะไร
2. จงอธิบายความแตกต่างระหว่าง decoder และ encoder



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 9

ชิพรีจิสเตอร์

วัตถุประสงค์

1. เพื่อศึกษาทำความเข้าใจหลักการทำงานของชิพรีจิสเตอร์แบบต่างๆ
2. เพื่อทดลองการทำงานของวงจรชิพรีจิสเตอร์แบบต่างๆ ได้
3. เพื่อให้สามารถนำชิพรีจิสเตอร์ไปประยุกต์ใช้งานจริงได้

ทฤษฎี

ชิพรีจิสเตอร์เป็นกลุ่มของฟลิปฟล็อปเพื่อทำหน้าที่เลื่อนข้อมูลทาง Binary ไปทางซ้ายหรือไปทางขวาก็ได้ในบางกรณี อาจเลื่อนข้อมูลเป็นชุดในลักษณะขนาน ซึ่งก็แล้วแต่วงจรที่เราออกแบบ ซึ่งชิพรีจิสเตอร์เป็นอุปกรณ์ที่สำคัญมากในระบบดิจิทัล เพราะใช้เป็นอุปกรณ์ในการเก็บข้อมูลเลขฐานสองอันเป็นพื้นฐานสำคัญของการพัฒนาเป็นหน่วยความจำของระบบคอมพิวเตอร์ต่อไป


ชิพรีจิสเตอร์มีอยู่ด้วยกัน 4 ชนิดคือ

1. ข้อมูลเข้าแบบอนุกรม ข้อมูลออกแบบอนุกรม (serial in serial out : SISO)
2. ข้อมูลเข้าแบบอนุกรม ข้อมูลออกแบบขนาน (serial in parallel out : SIPO)
3. ข้อมูลเข้าแบบขนาน ข้อมูลออกแบบอนุกรม (parallel in serial out : PISO)
4. ข้อมูลเข้าแบบขนาน ข้อมูลออกแบบขนาน (parallel in parallel out : PIPO)

ชิพรีจิสเตอร์แบบข้อมูลเข้าแบบอนุกรม ข้อมูลออกแบบอนุกรม (serial in serial out : SISO)

มีลักษณะวงจรเบื้องต้นดังรูปที่ 9.1 ซึ่งใช้ ดี ฟลิปฟล็อปต่อพ่วงกัน ข้อมูลที่จะเข้าอินพุต Data in ของ ดี ฟลิปฟล็อปตัวแรก เมื่อมีสัญญาณนาฬิกาถูกแรกเข้ามาข้อมูลจะออกมาปรากฏที่ขา QA ของ ดี ฟลิปฟล็อปตัวแรก เมื่อสัญญาณนาฬิกาถูกที่สองเข้ามา ข้อมูลจะเลื่อนออกไป ที่ขา QB ของ ดี ฟลิปฟล็อปตัวที่สอง จนถึงสัญญาณนาฬิกาถูกที่สี่เข้ามา ข้อมูลจะออกมาทางขา QD ของ ดี ฟลิปฟล็อปตัวสุดท้าย จะเห็นได้ว่า ข้อมูลที่ถูกส่งเข้ามาทาง Data in จะถูกเลื่อนมาออกทาง Data out ในลักษณะอนุกรม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 9.1 วงจรเบื้องต้นของชิพรีจิสเตอร์แบบข้อมูลเข้าแบบอนุกรม ข้อมูลออกแบบอนุกรม (SISO)

ชิพรีจิสเตอร์แบบข้อมูลเข้าแบบอนุกรม ข้อมูลออกแบบขนาน (serial in parallel out : SIPO)

มีวงจรพื้นฐานโดยใช้ เจเค ฟลิปฟลอป ดังรูปที่ 9.2 เริ่มต้นด้วยการป้อนข้อมูล 1 เข้าที่ขา J หรือ Data in ของ เจเค ฟลิปฟลอป ตัวที่ 1 เมื่อมีสัญญาณนาฬิกาเข้ามา สถานะทางเอาต์พุต Q ของ เจเค ฟลิปฟลอป ตัวที่ 1 หรือ QA จะกลายเป็น 1 ทำให้ขา J ของ เจเค ฟลิปฟลอปตัวที่ 2 ได้รับลอจิก 1 เมื่อมีสัญญาณนาฬิกาถูกต่อไปเข้ามาเอาต์พุตของ Q ของ เจเค ฟลิปฟลอปตัวที่ 2 หรือ QB จะกลายเป็น 1 นั่นคือเกิดการเลื่อนข้อมูล 1 จาก เจเค ฟลิปฟลอปตัวที่ 1 ไปยัง เจเค ฟลิปฟลอปตัวที่ 2 แล้ว จะเห็นได้ว่า ชิพรีจิสเตอร์แบบ SIPO นี้ คล้ายกับชิพรีจิสเตอร์แบบ SISO มาก ต่างกันที่การนำข้อมูลออกไปใช้งาน โดยในแบบ SIPO จะนำข้อมูลที่ขา Q ของฟลิปฟลอปทุกตัวไปใช้งานพร้อมกัน




รูปที่ 9.2 วงจรเบื้องต้นของชิพรีจิสเตอร์แบบข้อมูลเข้าแบบอนุกรม ข้อมูลออกแบบขนาน (SIPO)

ชิพรีจิสเตอร์แบบข้อมูลเข้าแบบขนาน ข้อมูลออกแบบอนุกรม (parallel in serial out : PISO)

ในชิพรีจิสเตอร์แบบนี้จะสามารถรับข้อมูลเข้าสู่ฟลิปฟลอปที่ทำหน้าที่เป็นรีจิสเตอร์ได้พร้อมกันในลักษณะขนาน แทนที่จะรับข้อมูลโดยวิธีการอนุกรม ดังแสดงในรูปที่ 9.3 โดยใช้ขา set และ reset ของ เจเค ฟลิปฟลอปทุกตัวเป็นอินพุตสำหรับป้อนข้อมูล เริ่มต้นด้วยการล้างค่าของเจเค ฟลิปฟลอปทุกตัวก่อนจากนั้นจึงป้อนข้อมูลเข้าที่ขา set แล้วจึงป้อนสัญญาณนาฬิกา ฟลิป


ฟลอปจะทำงานตามจังหวะของสัญญาณนาฬิกา ข้อมูลเอาต์พุตจะออกมาทาง Q ของ เจเค ฟลิป ฟลอปตัวสุดท้าย



รูปที่ 9.3 วงจรเบื้องต้นของชิพรีจิสเตอร์แบบข้อมูลเข้าแบบขนาน ข้อมูลออกแบบอนุกรม (PISO)

ชิพรีจิสเตอร์แบบข้อมูลเข้าแบบขนาน ข้อมูลออกแบบขนาน (parallel in parallel out : PIPO)

ชิพรีจิสเตอร์แบบนี้จะรับข้อมูลเข้าพร้อมกันทุกบิต เมื่อมีสัญญาณนาฬิกาเข้ามาข้อมูลก็จะออกจากรีจิสเตอร์ พร้อมกันทุกบิตเช่นกันชิพรีจิสเตอร์แบบนี้จึงถูกนำมาใช้เป็นตัวพักข้อมูล (latch) ในวงจรคอมพิวเตอร์ และเป็นพื้นฐานที่สำคัญของการสร้างไอซีหน่วยความจำ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 9.4 วงจรเบื้องต้นของชิพรีจิสเตอร์แบบข้อมูลเข้าแบบขนาน ข้อมูลออกแบบขนาน (PIPO) นำไปใช้

เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 3
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

ลำดับขั้นการทดลอง

1. นำแผงทดลองย่อยที่ 3 มาเสียบเข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 9
2. ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง




รูปที่ 9.5 วงจรที่ใช้ในการทดลองข้อ 2

CK	D	C	B	A
0				
1				
2				
3				
4				
5				

3. ต้องวงจรทดลองตามรูปกำหนดให้อินพุต S1 และ S2 เป็น 1 ทั้งคู่จ่ายอินพุต DCBA เป็น 0011 จ่ายอินพุตพัลส์ให้ CK แล้วสังเกตผลเอาต์พุตโดย คลิก ที่ปุ่ม OK และบันทึกผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 9.6 วงจรที่ใช้ในการทดลองข้อ 3

CK	D	C	B	A
0				
1				
2				

4. ต่อวงจรทดลองตามรูปกำหนดให้อินพุต S1 เป็น 1 และ S2 เป็น 0 ให้อินพุต DCBA เป็น 0011 จ่ายอินพุตพัลส์ให้ CK 2 ลูก แล้วสังเกตผลเอาต์พุต โดยคลิก ที่ปุ่ม OK และบันทึกผลการทดลอง




รูปที่ 9.7 วงจรที่ใช้ในการทดลองข้อ 4

CK	D	C	B	A
0				
1				
2				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5. ต่อวงจรทดลองตามรูปกำหนดให้อินพุต S1 เป็น 0 และ S2 เป็น 1 ให้อินพุต DCBA เป็น 0011 จ่ายอินพุตพัลส์ให้ CK 2 ลูก แล้วสังเกตผลเอาต์พุตโดยคลิกที่ปุ่ม OK และบันทึกผลการทดลอง



รูปที่ 9.8 วงจรที่ใช้ในการทดลองข้อ 5

	CK	D	C	B	A
0					
1					
2					

6. ใช้วงจรทดลองตามรูปกำหนดให้ DCBA เป็น 0000 กำหนดให้ S1 = 1, S2 = 0 และ SDR = 0 ป้อนลอจิกที่ขา SDL = 1 จ่ายอินพุตพัลส์ให้ CK 2 ลูก สังเกตผลการทดลอง โดยคลิกที่ปุ่ม OK และบันทึกผลการทดลอง




รูปที่ 9.9 วงจรที่ใช้ในการทดลองข้อ 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CK	D	C	B	A
0				
1				
2				

7. ใช้วงจรในการทดลองตามรูปป้อนลอจิกที่ขา SDL = 0 แล้วป้อนพัลส์ที่ขา CK 4 ลูก สังเกตผลการทดลอง โดยคลิก ที่ปุ่ม OK และบันทึกผลการทดลอง



8. ใช้วงจรในการทดลองตามรูปกำหนดให้ S1 = 0 , S2 = 1 และ SDL = 0 ป้อนลอจิกที่ขา SDR = 1 จ่ายอินพุตพัลส์ให้ CK 2 ลูกแล้วสังเกตผลการทดลอง โดยคลิก ที่ปุ่ม OK และบันทึกผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 9.11 วงจรที่ใช้ในการทดลองข้อ 8

CK	A	B	C	D
1				
2				

9. ใช้วงจรในการทดลองตามรูปป้อนลอจิกที่ขา SDR = 0 แล้วป้อนพัลส์ที่ขา CK 4 ลูก สังเกตผลการทดลองโดยคลิกที่ปุ่ม OK และบันทึกผลการทดลอง



รูปที่ 9.12 วงจรที่ใช้ในการทดลองข้อ 9

CK	A	B	C	D
1				
2				
3				
4				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. จากการทดลองในข้อ 2 เป็นรีจิสเตอร์แบบใด
2. จากการทดลองในข้อ 3 เป็นรีจิสเตอร์แบบใด
3. จากการทดลองในข้อ 4 เป็นรีจิสเตอร์แบบใด
4. จากการทดลองในข้อ 5 เป็นรีจิสเตอร์แบบใด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 10

มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์


วัตถุประสงค์

1. เพื่อให้เข้าใจถึงหลักการทำงานของมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์
2. เพื่อให้สามารถใช้งานมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์ได้
3. เพื่อให้สามารถออกแบบวงจรมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์ได้
4. เพื่อให้สามารถนำวงจรมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์ไปประยุกต์ใช้งานได้


ทฤษฎี

มัลติเพล็กซ์เซอร์ (multiplexer : MUX)

เป็นวงจรที่ใช้ในการเลือกอินพุตจำนวนมากมาเพียงอินพุตเดียว หรือเลือกเฉพาะที่ต้องการ ดังมีวงจรดังรูปที่ 10.1 บางทีอาจเรียกมัลติเพล็กซ์เซอร์ว่า ตัวเลือกข้อมูล (data selector) โดยมีการป้อนรหัสเพื่อเลือกอินพุต ยกตัวอย่าง ในไอซีมัลติเพล็กซ์เซอร์ 4 อินพุตในรูปที่ 10.2 ขาอินพุต data select A และ B จะเป็นขาที่ใช้ป้อนสัญญาณเพื่อเลือกอินพุต ถ้า A และ B เป็น "0" ทั้งคู่ก็หมายความว่า MUX จะเลือกข้อมูลอินพุต 1 บิต LSB ออกไปทางเอาต์พุต Q ถัดมาถ้า B = "0" A = "1" MUX จะเลือกข้อมูลอินพุต 3 ออกไปทางเอาต์พุต Q จนกระทั่ง B = "1" A = "1" MUX จะเลือกข้อมูลอินพุต ช่องที่ 4 บิต MSB ออกไปทางเอาต์พุต Q




เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ 10.1** วงจรสมมูลของมัลติเพล็กซ์เซอร์อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 10.2 ผังการทำงานของไอซีมัลติเพล็กซ์

ดีมัลติเพล็กซ์ (demultiplexer: DMUX)

บางที่เรียกตัวถอดรหัส (decoder) มีหลักการทำงานดังแสดงในรูปที่ 10.3 อินพุตที่เข้ามายัง DMUX จะถูกเลือกให้ออกไปทางเอาต์พุต โดยการป้อนสัญญาณเข้ามาที่ขา channel data select หรือขาเลือกช่องเอาต์พุต ซึ่งก็คือขา A และ B เช่นเดียวกับ MUX เมื่ออินพุต A และ B เป็น "0" ข้อมูลออกทางเอาต์พุตช่องที่ 1 และจะเปลี่ยนแปลงตามลำดับไปจนถึงเมื่อ A และ B เป็น "1" ข้อมูลจะออกทางเอาต์พุตช่องที่ 4



รูปที่ 10.3 ผังการทำงานของไอซีดีมัลติเพล็กซ์


เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 3


เอกสารนี้เป็นเอกสารที่ส่วนวิศวกรรมรับจากใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 3. เครื่องคอมพิวเตอร์พร้อม โปรแกรม 1 เครื่อง
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นการทดลอง

- นำแผงทดลองย่อยที่ 3 มาเทียบเข้ากับแผงทดลองหลักแล้ว ทำการเข้าสู่โปรแกรมการทดลองที่ 10
- ใช้วงจรตามรูปในการทดลอง โดยป้อนข้อมูล DATA 0 = 1, DATA 1 = 0, DATA 2 = 1 และ DATA 3 = 1 ป้อนลอจิกที่ขา A และ B ตามที่กำหนดแล้วสังเกตผลเอาต์พุต โดยคลิก ที่ปุ่ม OK และบันทึกผลการทดลอง




- ใช้วงจรตามรูป ในการทดลอง ป้อนข้อมูล เข้าที่ขา A และ B และป้อนข้อมูลเข้าที่ขา G สังเกตผลทางเอาต์พุต โดยคลิก ที่ปุ่ม OK และบันทึกผลการทดลอง



รูปที่ 10.5 วงจรที่ใช้ในการทดลองข้อ 3

ข้อมูลอินพุต	A	B	เอาต์พุต3	เอาต์พุต2	เอาต์พุต1	เอาต์พุต0
1	0	0				
0	0	1				
1	1	0				
1	1	1				

4. ต่อดวงจรมารูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสภาวะ และบันทึกผลการทดลอง



รูปที่ 10.6 วงจรที่ใช้ในการทดลองข้อ 4

ข้อมูลอินพุต				SELECT		ข้อมูลเอาต์พุต			
D	C	B	A	S1	S2	D	C	B	A
1	1	0	1	0	0				
1	1	0	1	0	1				
1	1	0	1	1	0				
1	1	0	1	1	1				

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

1. วงจรในการทดลองที่ 1 เป็นวงจรอะไร
2. วงจรในการทดลองที่ 2 เป็นวงจรอะไร
3. MUX คืออะไร และ DMUX คือ อะไรจงอธิบาย
4. จงอธิบายประโยชน์ของมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์ไปใช้งาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 11

วงจรเปรียบเทียบ


วัตถุประสงค์

1. เพื่อให้เข้าใจการทำงานของวงจรเปรียบเทียบข้อมูลดิจิทัล
2. เพื่อให้สามารถใช้งานไอซีวงจรเปรียบเทียบได้
3. เพื่อให้สามารถออกแบบวงจรเปรียบเทียบไปประยุกต์ใช้งานจริงได้

ทฤษฎี

วงจรเปรียบเทียบ 1 บิต


วงจรเปรียบเทียบข้อมูลดิจิทัลจะให้เอาต์พุต 3 ลักษณะ คือ มากกว่า, น้อยกว่า และเท่ากัน โดยข้อมูลอินพุตจะมีตั้งแต่ 1 บิตขึ้นไป และต้องมีข้อมูลอย่างน้อย 2 ชุด คือ ชุด A และ ชุด B ดังมีผังการทำงานและตารางความจริงตามรูปที่ 11.1 ในการทดลองนี้จะขออธิบายการทำงาน และออกแบบวงจรเปรียบเทียบแบบ 1 บิต สามารถเขียนสมการลอจิกของเอาต์พุตได้ดังนี้



อินพุต		เอาต์พุต		
A	B	A < B	A = B	A > B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

(ข)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของ บริษัท เทคโนโลยี อิเล็กทรอนิกส์ จำกัด มีจุดมุ่งหมายให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ลงนิตยสาร และนิตยสารอิเล็กทรอนิกส์ที่มีการนำไปใช้




รูปที่ 11.2 วงจรเปรียบเทียบขนาด 1 บิต ที่สร้างจากตารางความจริงในรูปที่ 11.1

ไอซี วงจรเปรียบเทียบ

ไอซี วงจรเปรียบเทียบที่ถูกรออกแบบให้ใช้ในการเปรียบเทียบ ได้แก่เบอร์ 74LS85 เป็นไอซี วงจรเปรียบเทียบข้อมูลดิจิทัลขนาด 4 บิต ซึ่งสามารถต่อขยายให้สามารถเปรียบเทียบข้อมูลได้มากกว่า 4 บิต


ในการต่อใช้งานไอซีเบอร์ 74LS85 เพื่อเปรียบเทียบข้อมูลไม่เกิน 4 บิต ขาอินพุตที่ใช้กำหนดสถานะการเปรียบเทียบ A=B หรือ A=B In ต้องต่อกับไฟ +5V ส่วนขา A>B และ A<B In ให้ต่อลงกราวด์ ส่วนข้อมูลของ A และ B ทั้ง 4 บิต ก็ต่อเข้าที่อินพุต A0 - A3 และ B0 - B3 ตามลำดับ สำหรับเอาต์พุตมีด้วยกัน 3 ขา คือ A = B , A>B , A<B วงจรการต่อใช้งาน 74LS85 เบื้องต้นแสดงในรูปที่ 11.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 11.3 วงจรการต่อใช้งาน 74LS85
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าหากต้องการเพิ่มจำนวนบิตของข้อมูลที่ต้องการเปรียบเทียบ เช่น เพิ่มเป็นวงจรเปรียบเทียบขนาด 8 บิต ก็ต้องใช้ไอซี 74LS85 2 ตัวมาต่อพ่วงกัน เริ่มต้นด้วยการแยกข้อมูล A และ B เป็นสองส่วน ส่วนละ 4 บิต แบ่งเป็น 4 บิตล่างคือ A0 - A3 และ B0 - B3 โดยต่อเข้ากับขาอินพุต A0 - A1 และ B0 - B3 ของ 74LS85 ตัวแรกส่วนที่เหลือคือ 4 บิตบนคือ A4 - A7 และ B4 - B7 ให้ต่อเข้ากับขา A0 - A3 และ B0 - B3 ของ 74LS85 ตัวถัดไป

จากนั้นต่อขาเอาต์พุต A=B, A>B, A<B ของ 74LS85 ตัวแรกที่ใช้เปรียบเทียบข้อมูล 4 บิตล่างเข้ากับขาอินพุต A=B In, A>B In และ A<B In ของ 74LS85 ตัวต่อไปใช้เปรียบเทียบข้อมูล 4 บิตบน ส่วนขาอินพุต A=B In, A>B In, และ A<B In ของ 74LS85 ตัวแรกให้ต่อตามข้อกำหนดเมื่อใช้ในการเปรียบเทียบข้อมูล 4 บิตปกติ จะได้วงจรเปรียบเทียบข้อมูลขนาด 8 บิตดังในรูปที่ 11.4



รูปที่ 11.4 การต่อวงจรเปรียบเทียบขนาด 8 บิต จากไอซี 74LS85 2 ตัว


เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 4
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นการทดลอง


- นำแผงทดลองย่อยที่ 4 มาเสียบเข้ากับแผงทดลองหลัก แล้วทำการเข้าสู่โปรแกรมการทดลองที่ 11
- ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



รูปที่ 11.5 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต		เอาต์พุต		
A	B	A < B	A = B	A > B
0	0			
0	1			
1	0			
1	1			

- ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งหา **รูปที่ 11.6** วงจรที่ใช้ในการทดลองข้อ 3 ของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต								เอาต์พุต		
A3	A2	A1	A0	B3	B2	B1	B0	A<B	A=B	A>B
0	0	0	0	0	0	0	0			
1	0	0	0	0	0	0	0			
1	0	0	1	1	0	0	1			
1	1	0	1	1	0	0	1			
1	0	0	1	1	1	0	1			
1	0	1	1	1	0	1	1			
1	0	1	1	1	0	0	1			
1	0	0	1	1	0	1	1			

สรุปผลการทดลอง

.....

.....

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. จงอธิบายการทำงานของวงจรเปรียบเทียบ
2. ไอซีที่นิยมนำมาใช้งานเป็นวงจรเปรียบเทียบคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 12

วงจรตรวจสอบพาริตี

วัตถุประสงค์

1. เพื่อให้เข้าใจความหมายของพาริตี
2. เพื่อให้เข้าใจความหมายและการทำงานของวงจรถูกกำเนิดและตรวจสอบพาริตี
3. เพื่อให้ทราบถึงประโยชน์ของวงจรถูกกำเนิดและตรวจสอบพาริตี
4. เพื่อให้ทราบถึงแนวทางในการนำวงจรถูกกำเนิดและตรวจสอบพาริตีไปประยุกต์ใช้งาน


ทฤษฎี

ในการส่งรับข้อมูลดิจิทัลจำนวนมากๆ เป็นระยะทางไกลๆ โอกาสที่จะเกิดสัญญาณรบกวนเข้ามาในระบบสื่อสารข้อมูลมีอยู่เสมอ จึงจำเป็นต้องมีการตรวจสอบข้อมูลขั้นต้นว่า ข้อมูลที่ได้รับนี้มีการผิดพลาดคลาดเคลื่อนหรือไม่ ตัวแปรที่นิยมใช้ คือ พาริตี (parity)

พาริตีเป็นตัวแปรที่บ่งบอกถึงจำนวนของข้อมูล 1 ที่มีอยู่ทั้งหมดของกลุ่มข้อมูลหนึ่งๆ ถ้าหากข้อมูลนี้มีจำนวนบิตที่เป็น 1 รวมกันเป็นเลขคู่ คือมี 2,4,6,8 ฯลฯ พาริตีของข้อมูลกลุ่มนี้จะเรียกว่า (even parity) ในทางตรงกันข้ามหากมีจำนวนบิตที่เป็น 1 รวมกันเป็นเลขคี่ คือ 1,3,5,7 ฯลฯ พาริตีของข้อมูลกลุ่มนี้จะเรียกว่า (odd parity)

การใช้พาริตี (parity) ในการตรวจสอบข้อมูล

การแสดงค่าพาริตีของข้อมูลจะใช้ตัวแปรอีกหนึ่งที่เรียกว่าบิตพาริตี (parity bit) ซึ่งอาจส่งรวมไปกับข้อมูลหรือส่งแยกต่างหากก็ได้ถ้าบิตพาริตีเป็น 0 หมายความว่า ข้อมูลนี้พาริตีเป็นคู่ และจะเป็น 1 เมื่อข้อมูลมีพาริตีเป็นคี่ในการรับส่งข้อมูลขนาด 8 บิต ถ้าหากข้อมูลที่ต้นทางเป็น 10110111 นั่นคือมีบิตที่เป็น 1 อยู่ 6 บิต ดังนั้นพาริตีของข้อมูลชุดนี้จึงเป็นคู่ บิตพาริตีจึงเป็น 0 ถ้าหากปลายทางรับข้อมูลแล้วตรวจสอบพาริตีของข้อมูลพบว่าเป็นคี่แต่บิตพาริตีที่ส่งไปเป็นคู่ นั่นก็หมายความว่า ข้อมูลมีการผิดพลาดเกิดขึ้นแต่ถ้าหากทุกอย่างตรงกันก็เป็นการสรุปได้ว่าข้อมูลที่รับได้มีความถูกต้องในระดับหนึ่งอย่างไรก็ตามการตรวจสอบข้อมูลโดยใช้พาริตีนี้ ก็อาจมีข้อผิดพลาดได้ ยกตัวอย่างเช่น หากข้อมูลที่พาริตีเป็นคู่เกิดความผิดพลาดขึ้น 2 บิต คือเกิดข้อมูล 1 เพิ่มขึ้นหรือลดลง 2 บิต พาริตีที่ตรวจสอบได้จะเป็นคู่เหมือนเดิม ดังนั้นการใช้พาริตีตรวจสอบข้อมูลจึงเป็นไปอย่างครั้นใดๆ ทั้งสิ้น ซึ่งผู้จัดทำเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้เพียงการตรวจสอบเบื้องต้นเท่านั้น



อินพุต				เอาต์พุต
D	C	B	A	P
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

(ข)


รูปที่ 12.1 (ก) วงจรกำเนิดพาริตี (parity) ของข้อมูลขนาด 4 บิต

(ข) ตารางความจริงของวงจรกำเนิดพาริตี (parity) ของข้อมูลขนาด 4 บิต

วงจรถูกกำเนิดและตรวจสอบพาริตี

พื้นฐานของวงจรมีคือ วงจรเอ็กคลูซีฟ-ออร์เกต ในรูปที่ 12.1 เป็นตารางความจริงและวงจรถูกกำเนิดพาริตีของข้อมูลขนาด 4 บิต (4 bit parity generator) จะเห็นได้ว่า เมื่อข้อมูล 1 มีจำนวนรวมเป็นเลขคู่ เอาต์พุตจะเป็น 0 เสมอ เอาต์พุตของวงจรมีคือ บิตพาริตีนั่นเอง ซึ่งจะส่งออกไปเป็นบิตที่การคำนวณที่ปลายทางก็จะมีวงจรถูกตรวจสอบพาริตี (parity checker) ซึ่งก็ได้พื้นฐานมาจากวงจรถูกเอ็กคลูซีฟ

ออร์เกตนั่นเอง ดังแสดงในรูปที่ 12.2 โดยวงจรตรวจสอบพาริตีนี้ จะนำข้อมูลที่รับได้ 4 บิต มาตรวจสอบหาพาริตีก่อนว่ามีพาริตีเป็นคู่หรือคี่ จากนั้นจึงตรวจสอบกับบิตพาริตีที่ส่งเข้ามาอีกครั้งหนึ่ง เพื่อยืนยันผลการตรวจสอบ หากว่าเอาต์พุตออกมาเป็น 0 หมายความว่า ไม่มีการผิดพลาดเกิดขึ้น พาริตีของข้อมูลกับบิตพาริตีมีค่าตรงกัน แต่ถ้าไม่ตรงกัน เอาต์พุตจะเป็น 1 เพื่อแจ้งแสดงว่าการตรวจสอบพาริตีพบความผิดพลาดเกิดขึ้น (parity error)



รูปที่ 12.2 วงจรตรวจสอบพาริตีของข้อมูลขนาด 4 บิต


เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 1
3. เครื่องคอมพิวเตอร์พร้อม โปรแกรม 1 เครื่อง

ลำดับขั้นตอนการทดลอง

1. นำแผงทดลองย่อยที่ 1 มาเทียบเข้ากับแผงทดลองหลัก แล้วทำการเข้าสู่โปรแกรมการทดลองที่ 12
2. ต่อยังตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 12.3 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต				P	P	ผลการเปรียบเทียบ
D	C	B	A	คำนวณ	จากการทดลอง	
0	0	0	0			
0	0	0	1			
0	0	1	0			
0	0	1	1			
0	1	0	0			
0	1	0	1			
0	1	1	0			
0	1	1	1			
1	0	0	0			
1	0	0	1			
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			

3. ต่อวงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 12.4 วงจรที่ใช้ในการทดลองข้อ 3

อินพุต				P	PE
D	C	B	A		
0	0	0	0		
0	0	0	1		
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1	0	1		
1	1	1	0		
1	1	1	1		

สรุปผลการทดลอง

.....

.....

.....

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

1. บิตพาริตีคืออะไร มีกี่สถานะอะไรบ้างอธิบาย
2. วงจรกำเนิดพาริตีและวงจรตรวจสอบพาริตีแตกต่างกันอย่างไรจงอธิบาย
3. พื้นฐานของวงจรถูกกำเนิดและตรวจสอบพาริตีคือวงจรอะไร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 13

วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก และวงจรแปลง สัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล

วัตถุประสงค์

1. เพื่อให้เข้าใจการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกและวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล
2. เพื่อให้สามารถอธิบายการทำงานของวงจร ADC และ DAC ชนิดต่างๆ ได้
3. เพื่อให้สามารถออกแบบวงจร ADC และ DAC ชนิดต่างๆ ได้
4. เพื่อให้สามารถนำไอซี ADC และ DAC ไปประยุกต์ใช้งานได้

ทฤษฎี


การแปลงสัญญาณดิจิทัลเป็นแอนะล็อก

ทุกวันนี้คอมพิวเตอร์เข้ามามีบทบาทกับมนุษย์มาก ขึ้นอุปกรณ์ประเภทวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก ก็มีบทบาทเพิ่มขึ้นด้วย จะพบว่าเสียงดนตรีเสียงพูดก็เป็นลักษณะดิจิทัลจะสามารถจำกัดเสียงรบกวนและส่งสัญญาณในรูปของกระแสไฟฟ้าได้ง่ายและเมื่อต้องการใช้งานจริงทางเครื่องรับจะถูกเปลี่ยนกลับให้เป็นสัญญาณแอนะล็อกอีกครั้งหนึ่ง

วงจร DAC แบบกำหนดน้ำหนักตายตัว

ตัวอย่างการแปลงสัญญาณดิจิทัลเป็นแอนะล็อกที่สามารถทำความเข้าใจได้ง่ายที่สุดคือ วิธีที่เรียกว่า กำหนดน้ำหนักตัวต้านทาน (weighted resistor) ดังแสดงในวงจรพื้นฐานตามรูปที่ 13.1 ซึ่งก็คือ วงจรรวมสัญญาณ (summing amplifier) นั่นเอง จากรูปที่ 13.1 เป็น DAC ขนาด 4 บิต ตัวต้านทาน 4 ตัวที่ต่ออนุกรมอินพุตจะมีค่าแตกต่างกันตามสัดส่วนที่กำหนดไว้คือ 1, 2, 4 และ 8 เท่า เช่นถ้า $R = 10 \text{ k}\Omega$ ตัวต้านทานตัวต่อไปต้องมีค่า $20 \text{ k}\Omega$, $40 \text{ k}\Omega$ และ $80 \text{ k}\Omega$ เป็นต้น




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13.1 วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแบบกำหนดน้ำหนักตัวต้านทาน

วงจร DAC แบบ R-2R แลคเตอร์


เป็นวงจร DAC แบบหนึ่งที่ยอมรับใช้กันมาก เริ่มต้นจากวงจรตัวต้านทานขนานกัน 2 ตัว ดังในรูปที่ 13.2 (ก) หากตัวต้านทานสองตัวมีค่าเท่ากัน กระแสที่ไหลผ่านตัวต้านทานทั้งสองตัวจะมีค่าเท่ากัน คือ เท่ากับ $I/2$ จากนั้นทำการ เปลี่ยนค่าของตัวต้านทานเพื่อขยายสาขาของวงจรดังรูปที่ 13.2 (ข) ค่าความต้านทานทั้งด้านซ้ายและด้านขวามือของจุด X จะมีค่าเท่ากันคือ $2R$ ทำให้ปริมาณกระแสที่ไหลผ่านเท่ากันคือ $I/2$ จากจุด X มีกระแสไหลเข้า $I/2$ จะถูกแยกเป็นสองทางด้วยตัวต้านทาน $2R$ สองตัวที่ขนานกัน กระแสที่ไหลผ่านวงจรในสาขานี้จึงเป็น $I/4$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามทำซ้ำหรือดัดแปลงเนื้อหาก่อนและต้องอ้างอิงถึงแหล่งเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 13.2 พื้นฐานของวงจร R-2R แลคเตอร์

นั่นหมายความว่า หากต่อพ่วงวงจรความต้านทานเข้าไปอีกหลายสาขา ก็จะทำให้ถูกเฉลี่ยมากขึ้น เหมือนกับการสร้างบันไดของกระแสทีละขั้น ด้วยอัตราส่วนของตัวต้านทานที่คงที่ คือ R และ 2R ดังในวงจรรูปที่ 13.2 จากนั้นนำวงจร R-2R แลคเคอร์รี่นี้ต่อกับวงจรแปลงค่ากระแสเป็นแรงดันโดยใช้ออปแอมป์ ดังในรูปที่ 13.3



รูปที่ 13.3 วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแบบ R-2R แลคเคอร์รี่


ไอซีแปลงสัญญาณดิจิทัลเป็นแอนะล็อก DAC0800

กระแสสูงสุดของวงจรจะสามารถคำนวณได้จาก

$$I_{out} = (255/256)I_{ref}$$

ส่วนแรงดันเอาต์พุตสูงสุดคำนวณได้จาก


$$V_{out} = I_{out} \times RL$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกที่รูปที่ 13.4 วงจรใช้งานเบื้องต้นของไอซี DAC0800 เอกสารทุกครั้งที่มีการนำไปใช้

การแปลงสัญญาณแอนะลอกเป็นดิจิทัล

การแปลงสัญญาณแอนะลอกเป็นดิจิทัล สัญญาณจะถูกแปลงเป็นจำนวนทางดิจิทัล โดยการสุ่มสัญญาณหรือการแซมปลิง (sampling) ดังจะเห็นได้จากรูปที่ 13.5 ถ้าสมมติว่ามีเอาต์พุต 8 เส้น โดยเอาต์พุตแต่ละเส้นแสดงสถานะทางลอจิกเป็น 1 หรือ 0 จะมีความแตกต่างทางรหัสไบนารีทั้งหมด 256 รหัส




รูปที่ 13.5 การสุ่มสัญญาณแอนะลอกเพื่อกำหนดข้อมูลดิจิทัล

การแปลงสัญญาณแอนะลอกเป็นดิจิทัลการเปรียบเทียบแรงดัน (Voltage Comparator ADC)

หลักการเบื้องต้นคือใช้การเปรียบเทียบแรงดันระหว่างอินพุตกับแรงดัน อ้างอิง จากนั้นวงจรเปรียบเทียบแรงดันจะส่งสัญญาณสูงและต่ำซึ่งแทนผลการเปรียบเทียบเข้าสู่วงจรเข้ารหัส เพื่อกำหนดข้อมูลดิจิทัลทางเอาต์พุตต่อไป ตัวอย่างดังในรูปที่ 13.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13.6 การแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบเปรียบเทียบแรงดัน

ตัวต้านทาน R1 – R9 ทำหน้าที่กำหนดแรงดันอ้างอิงให้แก่ออปแอมป์ IC1 – IC8 ซึ่งทำหน้าที่เปรียบเทียบแรงดันอินพุตกับแรงดันอ้างอิง หากแรงดันอินพุตมีค่ามากกว่าแรงดันอ้างอิงที่จุดใด ออปแอมป์ตัวนั้นจะทำงาน ให้เอาต์พุตเป็นแรงดันต่ำส่งไปยังวงจรเข้ารหัส ในทางตรงกันข้าม หากแรงดันอินพุตน้อยกว่าแรงดันอ้างอิง ออปแอมป์จะไม่ทำงาน


ยกตัวอย่าง ถ้าแรงดันอินพุตมีค่า 5V จะทำให้ IC1 ทำงานเกิดสัญญาณแรงดันต่ำป้อนไปยังวงจรเข้ารหัส ซึ่งไอซีเบอร์ 74LS147 ได้ข้อมูลเอาต์พุตเป็น 1011 ซึ่งต้องกลับสถานะลอจิกด้วยนอตเกตเป็น 0100 จะได้ค่าข้อมูลดิจิทัลตามต้องการ

การแปลงสัญญาณแอนะล็อกเป็นดิจิทัลวงจรรนับแรมป์ (Simple Counter-Ramp ADC)

มีผังการทำงานดังรูปที่ 13.7 แบ่งเป็น 4 ส่วนใหญ่ๆคือ

- 1 วงจรกำเนิดสัญญาณนาฬิกาและควบคุมลอจิก (clock & control logic) ส่วนนี้จะได้รับสัญญาณให้เริ่มทำงานแล้วส่งสัญญาณนาฬิกาไปยังวงจรรนับ
- 2 วงจรรนับ (counter) ส่วนนี้จะทำการนับค่าตามาสัญญาณนาฬิกาที่ส่งเข้ามาแล้วส่งต่อไปยังวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล


เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของสถาบันวิจัยและพัฒนาเทคโนโลยีสารสนเทศและการสื่อสาร
วงจรรนับเป็นแรงดันไฟตรง เพื่อส่งไปยังวงจรเปรียบเทียบแรงดันถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13.7 ฟังก์ชันการทำงานของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบวงจรมัลติเพล็กซ์

4. วงจรเปรียบเทียบแรงดัน (comparator) จะทำหน้าที่เปรียบเทียบแรงดันจากวงจร DAC กับแรงดันแอนะล็อกที่ส่งเข้ามาทางอินพุตของวงจร (V_{in}) หากยังไม่เท่ากับวงจรเปรียบเทียบแรงดันจะส่งสัญญาณไปยังวงจรกำเนิดสัญญาณนาฬิกาและส่วนควบคุมลอจิกให้ทำงานต่อไป เพื่อให้วงจรมัลติเพล็กซ์และวงจร DAC ทำงานจนกระทั่งแรงดันจากวงจร DAC มีค่าเท่ากับแรงดันอินพุต วงจรเปรียบเทียบจะทำการส่งสัญญาณควบคุมให้วงจรทั้งหมดหยุดทำงาน ค่าของวงจรมัลติเพล็กซ์สุดท้าย คือผลลัพธ์ของวงจร ADC แบบนี้ ในรูปที่ 13.9 เป็นผังเวลาแสดงการทำงานของวงจร ADC แบบวงจรมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13.8 ผังเวลาแสดงการทำงานของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบวงจรมับเริ่มปี

ไอซีแปลงสัญญาณแอนะล็อกเป็นดิจิทัล (ADC 0804)

ความถี่ของสัญญาณนาฬิกาภายใน ได้จาก RC ภายใน โดยค่าความถี่หาได้จากสมการ

$$F = 1.1/RC$$


F = ความถี่เอาต์พุต

R = ค่าความต้านทาน

C = ค่าตัวเก็บประจุ

ความถี่ของสัญญาณนาฬิกา ยิ่งมากขึ้นเท่าใดมีผลทำให้ข้อมูลดิจิทัลทางเอาต์พุตมีค่าสอดคล้องกับสัญญาณอนาล็อกอินพุตมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13.9 การต่อวงจรเพื่อให้ ADC0804 ทำงานต่อเนื่อง


เครื่องมือและอุปกรณ์

1. แผงทดลองหลัก
2. แผงทดลองย่อยที่ 5
3. เครื่องคอมพิวเตอร์พร้อมโปรแกรม 1 เครื่อง
4. มัลติมิเตอร์

ลำดับขั้นการทดลอง

1. นำแผงทดลองย่อยที่ 5 มาเสียบเข้ากับแผงทดลองหลัก แล้วเข้าสู่ทำการเข้าสู่โปรแกรมการทดลองที่ 13
2. ต่อวงจรตามรูปในการทดลอง ข่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มที่สถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 13.10 วงจรที่ใช้ในการทดลองข้อ 2

อินพุต				เอาต์พุต
D3	D2	D1	D0	weight
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

3. ต่อวงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 13.11 วงจรที่ใช้ในการทดลองข้อ 3

Input				Output
D3	D2	D1	D0	R - 2R
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

4. ใช้วงจรตามรูปในการทดลอง จ่ายอินพุตแล้วสังเกตผลทางเอาต์พุต โดย กลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 13.12 วงจรที่ใช้ในการทดลองข้อ 4

อินพุต								เอาต์พุต
D7	D6	D5	D4	D3	D2	D1	D0	
0	0	0	0	0	0	0	0	
0	0	0	0	0	0	0	1	
0	0	0	0	0	0	1	0	
0	0	0	0	0	1	0	0	
0	0	0	0	1	0	0	0	
0	0	1	0	0	0	0	0	
0	1	0	0	0	0	0	0	
1	0	0	0	0	0	0	0	
1	1	1	1	1	1	1	1	

5. ใช้วงจรตามรูปในการทดลอง จำยอินพุตแล้วสังเกตผลทางเอาต์พุต โดย คลิก ที่ปุ่มทีละสถานะ และบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13.13 วงจรที่ใช้ในการทดลองข้อ 5

Vin	เอาต์พุต							
	D7	D6	D5	D4	D3	D2	D1	D0
1								
0								
1								
1								
1								
1								
1								
1								
1								
1								

สรุปผลการทดลอง

.....

.....

.....

.....

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

1. ปัจจัยหลักที่มีผลต่อการเที่ยงตรงแม่นยำในการทำงานของวงจร DAC คืออะไร
2. วิธีแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกที่ง่ายที่สุดคือวิธีการใดอธิบายการทำงาน
3. ปัจจัยหลักที่มีผลต่อการเที่ยงตรงแม่นยำในการทำงานของวงจร ADC คืออะไร




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก จ
รายละเอียดของอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



December 1994

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805 8-Bit μ P Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE[®] output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (CM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V_{DC}, 2.5 V_{DC}, or analog span adjusted voltage reference


Features

- Compatible with 8080 μ P derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"

Key Specifications


- Resolution 8 bits
- Total error $\pm 1/2$ LSB, $\pm 1/2$ LSB and ± 1 LSB
- Conversion time 100 μ s

Typical Applications



TL/H/5671-1

8080 Interface



TL/H/5671-31

Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)

Part Number	Full-Scale Adjusted	V _{REF/2} = 2.500 V _{DC} (No Adjustments)	V _{REF/2} = No Connection (No Adjustments)
ADC0801	$\pm 1/2$ LSB		
ADC0802		$\pm 1/2$ LSB	
ADC0803	$\pm 1/2$ LSB		
ADC0804		± 1 LSB	
ADC0805			± 1 LSB

TRI-STATE[®] is a registered trademark of National Semiconductor Corp.
2-80[™] is a registered trademark of Zilog Corp.

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805
8-Bit μ P Compatible A/D Converters

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage	
Logic Control Inputs	-0.3V to +18V
At Other Input and Outputs	-0.3V to ($V_{CC} + 0.3V$)
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	675 mW
ESD Susceptibility (Note 10)	800V

Operating Ratings (Notes 1 & 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0801/02LJ, ADC0802LJ/883	-55°C $\leq T_A \leq$ +125°C
ADC0801/02/03/04LCJ	-40°C $\leq T_A \leq$ +85°C
ADC0801/02/03/05LCN	-40°C $\leq T_A \leq$ +85°C
ADC0804LCN	0°C $\leq T_A \leq$ +70°C
ADC0802/03/04LCV	0°C $\leq T_A \leq$ +70°C
ADC0802/03/04LCWM	0°C $\leq T_A \leq$ +70°C
Range of V_{CC}	4.5 V_{DC} to 6.3 V_{DC}

Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/2$	LSB
ADC0802: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			$\pm 1/2$	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/2$	LSB
ADC0804: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			± 1	LSB
ADC0805: Total Unadjusted Error (Note 8)	$V_{REF}/2$ -No Connection			± 1	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		k Ω k Ω
Analog Input Voltage Range	(Note 4) $V(+)$ or $V(-)$	Gnd-0.05		$V_{CC} + 0.05$	V_{DC}
DC Common-Mode Error	Over Analog Input Voltage Range		$\pm 1/16$	$\pm 1/8$	LSB
Power Supply Sensitivity	$V_{CC} = 5 V_{DC} \pm 10\%$ Over Allowed $V_{IN}(+)$ and $V_{IN}(-)$ Voltage Range (Note 4)		$\pm 1/16$	$\pm 1/8$	LSB

AC Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$ and $T_A = 25^\circ\text{C}$ unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
T_C	Conversion Time	$f_{CLK} = 640$ kHz (Note 6)	103		114	μs
T_C	Conversion Time	(Note 5, 6)	66		73	$1/f_{CLK}$
f_{CLK}	Clock Frequency Clock Duty Cycle	$V_{CC} = 5V$, (Note 5) (Note 5)	100 40	640	1460 60	kHz %
CR	Conversion Rate in Free-Running Mode	$INT\bar{R}$ tied to WR with $\bar{CS} = 0 V_{DC}$, $f_{CLK} = 640$ kHz	8770		9708	conv/s
$t_{W(WR)}$	Width of WR Input (Start Pulse Width)	$\bar{CS} = 0 V_{DC}$ (Note 7)	100			ns
t_{ACC}	Access Time (Delay from Falling Edge of \bar{RD} to Output Data Valid)	$C_L = 100$ pF		135	200	ns
t_{1H}, t_{0H}	TRI-STATE Control (Delay from Rising Edge of \bar{RD} to Hi-Z State)	$C_L = 10$ pF, $R_L = 10k$ (See TRI-STATE Test Circuits)		125	200	ns
t_{WH}, t_{RI}	Delay from Falling Edge of WR or \bar{RD} to Reset of $INT\bar{R}$			300	450	ns
C_{IN}	Input Capacitance of Logic Control Inputs			5	7.5	pF
C_{OUT}	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF
CONTROL INPUTS (Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately)						
$V_{IN}(1)$	Logical "1" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 5.25 V_{DC}$	2.0		15	V_{DC}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Continued)

The following specifications apply for $V_{CC} = 5V_{DC}$ and $T_{MIN} \leq T_A \leq T_{MAX}$, unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ ¹	Max	Units
CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]						
$V_{IN(0)}$	Logical "0" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 4.75 V_{DC}$			0.6	V_{DC}
$I_{IN(1)}$	Logical "1" Input Current (All Inputs)	$V_{IN} = 5 V_{DC}$		0.005	1	μA_{DC}
$I_{IN(0)}$	Logical "0" Input Current (All Inputs)	$V_{IN} = 0 V_{DC}$	-1	-0.005		μA_{DC}
CLOCK IN AND CLOCK R						
V_{T+}	CLK IN (Pin 4) Positive Going Threshold Voltage		2.7	3.1	3.5	V_{DC}
V_{T-}	CLK IN (Pin 4) Negative Going Threshold Voltage		1.5	1.8	2.1	V_{DC}
V_H	CLK IN (Pin 4) Hysteresis ($V_{T+} - V_{T-}$)		0.6	1.3	2.0	V_{DC}
$V_{OUT(0)}$	Logical "0" CLK R Output Voltage	$I_O = 360 \mu A$ $V_{CC} = 4.75 V_{DC}$			0.4	V_{DC}
$V_{OUT(1)}$	Logical "1" CLK R Output Voltage	$I_O = -360 \mu A$ $V_{CC} = 4.75 V_{DC}$	2.4			V_{DC}
DATA OUTPUTS AND INTR						
$V_{OUT(0)}$	Logical "0" Output Voltage Data Outputs INTR Output	$I_{OUT} = 1.6 mA, V_{CC} = 4.75 V_{DC}$ $I_{OUT} = 1.0 mA, V_{CC} = 4.75 V_{DC}$			0.4 0.4	V_{DC} V_{DC}
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu A, V_{CC} = 4.75 V_{DC}$	2.4			V_{DC}
$V_{OUT(1)}$	Logical "1" Output Voltage	$-I_O = -10 \mu A, V_{CC} = 4.75 V_{DC}$	4.5			V_{DC}
I_{OUT}	TRI-STATE Disabled Output Leakage (All Data Buffers)	$V_{OUT} = 0 V_{DC}$ $V_{OUT} = 5 V_{DC}$	-3		3	μA_{DC} μA_{DC}
I_{SOURCE}		V_{OUT} Short to Gnd, $T_A = 25^\circ C$	4.5	6		mA_{DC}
I_{SINK}		V_{OUT} Short to V_{CC} , $T_A = 25^\circ C$	9.0	16		mA_{DC}
POWER SUPPLY						
I_{CC}	Supply Current (Includes Ladder Current) ADC0801/02/03/04LCJ/05 ADC0804LCN/LCV/LCWM	$f_{CLK} = 640 kHz$, $V_{REF}/2 = NC$, $T_A = 25^\circ C$ and $CS = 5V$		1.1 1.9	1.8 2.5	mA mA

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from V_{CC} to Gnd and has a typical breakdown voltage of $7 V_{DC}$.

Note 4: For $V_{IN}(-) \geq V_{IN}(+)$ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. Be careful, during testing at low V_{CC} levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0 V_{DC} to 5 V_{DC} input voltage range will therefore require a minimum supply voltage of 4.950 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at $f_{CLK} = 640 kHz$. At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see Figure 2 and section 2.0.

Note 7: The CS input is assumed to bracket the WR strobe input and therefore timing is dependent on the WR pulse width. An arbitrary wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the WR pulse (see timing diagrams).


Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and Figure 5.

Note 9: The $V_{REF}/2$ pin is the center point of a two-resistor divider connected from V_{CC} to ground. In all versions of the ADC0801, ADC0802, ADC0803, and ADC0805, and in the ADC0804LCJ, each resistor is typically 16 k Ω . In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 k Ω .

Note 10: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics




TUHV5671-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRI-STATE Test Circuits and Waveforms



Timing Diagrams (All timing is measured from the 50% voltage points)




Note: Read strobe must occur 8 clock periods ($8/T_{CLK}$) after assertion of interrupt to guarantee reset of \overline{INTR} .

TL/H/5671-4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

6800 Interface




Ratiometric with Full-Scale Adjust




Note: before using caps at VIN or VREF/2, see section 2.3.2 Input Bypass Capacitors.

Absolute with a 2.500V Reference




*For low power, see also LM385-2.5

Absolute with a 5V Reference




OPTIONAL FS ADJUST

Zero-Shift and Span Adjust $2V \leq V_{IN} \leq 5V$




Span Adjust $0V \leq V_{IN} \leq 3V$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

Directly Converting a Low-Level Signal




A μ P Interfaced Comparator




For: $V_{in(+)} > V_{in(-)}$
 Output = FF_{HEX}
 For: $V_{in(+)} < V_{in(-)}$
 Output = 00_{HEX}

1 mV Resolution with μ P Controlled Range

$V_{REF/2} = 128 \text{ mV}$
 $1 \text{ LSB} = 1 \text{ mV}$
 $V_{DAC} \leq V_{IN} \leq (V_{DAC} + 256 \text{ mV})$




Digitizing a Current Flow




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)




Self-Clocking in Free-Running Mode




μP Interface for Free-Running A/D



Operating with "Automotive" Ratiometric Transducers




Ratiometric with V_{REF/2} Forced



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)

μP Compatible Differential-Input Comparator with Pre-Set V_{OS} (with or without Hysteresis)




*See Figure 5 to select R value
 $DB7 = "1"$ for $V_{IN}(+) > V_{IN}(-) + (V_{REF}/2)$
 Omit circuitry within the dotted area if hysteresis is not needed

Handling ±10V Analog Inputs




*Beckman Instruments #694-3-R10K resistor array

Low-Cost, μP Interfaced, Temperature-to-Digital Converter



μP Interfaced Temperature-to-Digital Converter




Circuit values shown are for $0^\circ\text{C} \leq T_A \leq 128^\circ\text{C}$
 Can calibrate each sensor to allow easy replacement, then A/D can be calibrated with a pre-set input voltage.

TL/H/5571-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Handling $\pm 5V$ Analog Inputs



TL/H/5671-33


*Beckman Instruments # 694-3-R10K resistor array

Read-Only Interface




TL/H/5671-34

µP Interfaced Comparator with Hysteresis




TL/H/5671-35

Protecting the Input




TL/H/5671-3

A Low-Cost, 3-Decade Logarithmic Converter



TL/H/5671-37

Analog Self-Test for a System



TL/H/5671-36

*LM389 transistors


A, B, C, D = LM324A QUAD OP AMP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)

3-Decade Logarithmic A/D Converter

A, B, C, D = LM324A




Noise Filtering the Analog Input




$f_c = 20 \text{ Hz}$

Uses Chebyshev implementation for steeper roll-off unity-gain, 2nd order, low-pass filter. Adding a separate filter for each channel increases system response time if an analog multiplexer is used.

Multiplexing Differential Inputs




Output Buffers with A/D Data Enabled



A/D output data is updated 1 CLK period prior to assertion of $\overline{\text{INTR}}$.

Increasing Bus Drive and/or Reducing Time on Bus




Allows output data to set-up at falling edge of $\overline{\text{CS}}$.

TU/H/5571-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)

Sampling an AC Input Signal




Note 1: Oversample whenever possible (keep $T_s > 2(-60)$) to eliminate input frequency folding (aliasing) and to allow for the skirt response of the filter.
 Note 2: Consider the amplitude errors which are introduced within the passband of the filter.

70% Power Savings by Clock Gating



(Complete shutdown takes = 30 seconds.)

Power Savings by A/D and VREF Shutdown



*Use ADC0801, 02, 03 or 05 for lowest power consumption.

Note: Logic inputs can be driven to VCC with A/D supply at zero volts.

Buffer prevents data bus from overdriving output of A/D when in shutdown mode.

TL/HV5671-11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

1.0 UNDERSTANDING A/D ERROR SPECS

A perfect A/D transfer characteristic (staircase waveform) is shown in *Figure 1a*. The horizontal scale is analog input voltage and the particular points labeled are in steps of 1 LSB (19.53 mV with 2.5V tied to the $V_{REF}/2$ pin). The digital output codes that correspond to these inputs are shown as $D-1$, D , and $D+1$. For the perfect A/D, not only will center-value ($A-1$, A , $A+1$,) analog inputs produce the correct output digital codes, but also each riser (the transitions between adjacent output codes) will be located $\pm 1/2$ LSB away from each center-value. As shown, the risers are ideal and have no width. Correct digital output codes will be provided for a range of analog input voltages that extend $\pm 1/2$ LSB from the ideal center-values. Each tread (the range of analog input voltage that provides the same digital output code) is therefore 1 LSB wide.

Figure 1b shows a worst case error plot for the ADC0801. All center-valued inputs are guaranteed to produce the correct output codes and the adjacent risers are guaranteed to be no closer to the center-value points than $\pm 1/4$ LSB. In

other words, if we apply an analog input equal to the center-value $\pm 1/4$ LSB, we guarantee that the A/D will produce the correct digital code. The maximum range of the position of the code transition is indicated by the horizontal arrow and it is guaranteed to be no more than $1/2$ LSB.

The error curve of *Figure 1c* shows a worst case error plot for the ADC0802. Here we guarantee that if we apply an analog input equal to the LSB analog voltage center-value the A/D will produce the correct digital code.

Next to each transfer function is shown the corresponding error plot. Many people may be more familiar with error plots than transfer functions. The analog input voltage to the A/D is provided by either a linear ramp or by the discrete output steps of a high resolution DAC. Notice that the error is continuously displayed and includes the quantization uncertainty of the A/D. For example the error at point 1 of *Figure 1a* is $+1/2$ LSB because the digital code appeared $1/2$ LSB in advance of the center-value of the tread. The error plots always have a constant negative slope and the abrupt up-side steps are always 1 LSB in magnitude.




FIGURE 1. Clarifying the Error Specs of an A/D Converter

TL/H/5671-12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

After the "1" is clocked through the 8-bit shift register (which completes the SAR search) it appears as the input to the D-type latch, LATCH 1. As soon as this "1" is output from the shift register, the AND gate, G2, causes the new digital word to transfer to the TRI-STATE output latches. When LATCH 1 is subsequently enabled, the Q output makes a high-to-low transition which causes the INTR F/F to set. An inverting buffer then supplies the INTR input signal.

Note that this SET control of the INTR F/F remains low for 8 of the external clock periods (as the internal clocks run at 1/8 of the frequency of the external clock). If the data output is continuously enabled (CS and RD both held low), the INTR output will still signal the end of conversion (by a high-to-low transition), because the SET input can control the Q output of the INTR F/F even though the RESET input is constantly at a "1" level in this operating mode. This INTR output will therefore stay low for the duration of the SET signal, which is 8 periods of the external clock frequency (assuming the A/D is not started during this interval).

When operating in the free-running or continuous conversion mode (INTR pin tied to WR and CS wired low—see also section 2.8), the START F/F is SET by the high-to-low transition of the INTR signal. This resets the SHIFT REGISTER which causes the input to the D-type latch, LATCH 1, to go low. As the latch enable input is still present, the Q output will go high, which then allows the INTR F/F to be RESET. This reduces the width of the resulting INTR output pulse to only a few propagation delays (approximately 300 ns).

When data is to be read, the combination of both CS and RD being low will cause the INTR F/F to be reset and the TRI-STATE output latches will be enabled to provide the 8-bit digital outputs.

2.1 Digital Control Inputs

The digital control inputs (CS, RD, and WR) meet standard T2L logic voltage levels. These signals have been renamed when compared to the standard A/D Start and Output Enable labels. In addition, these inputs are active low to allow an easy interface to microprocessor control busses. For non-microprocessor based applications, the CS input (pin 1) can be grounded and the standard A/D Start function is obtained by an active low pulse applied at the WR input (pin 3) and the Output Enable function is caused by an active low pulse at the RD input (pin 2).

2.2 Analog Differential Voltage Inputs and Common-Mode Rejection

This A/D has additional applications flexibility due to the analog differential voltage input. The VIN(-) input (pin 7) can be used to automatically subtract a fixed voltage value from the input reading (tare correction). This is also useful in 4 mA–20 mA current loop conversion. In addition, common-mode noise can be reduced by use of the differential input. The time interval between sampling VIN(+) and VIN(-) is 4 1/2 clock periods. The maximum error voltage due to this

slight time difference between the input voltage samples is given by:

$$\Delta V_e(MAX) = (V_p) (2\pi f_{cm}) \left(\frac{4.5}{f_{CLK}} \right)$$

where:

- ΔV_e is the error voltage due to sampling delay
- V_p is the peak value of the common-mode voltage
- f_{cm} is the common-mode frequency

As an example, to keep this error to 1/4 LSB (~5 mV) when operating with a 60 Hz common-mode frequency, f_{cm}, and using a 640 kHz A/D clock, f_{CLK}, would allow a peak value of the common-mode voltage, V_p, which is given by:

$$V_p = \frac{[\Delta V_e(MAX) (f_{CLK})]}{(2\pi f_{cm}) (4.5)}$$

or

$$V_p = \frac{(5 \times 10^{-3}) (640 \times 10^3)}{(6.28) (60) (4.5)}$$

which gives

$$V_p \approx 1.5V.$$

The allowed range of analog input voltages usually places more severe restrictions on input common-mode noise levels.


An analog input voltage with a reduced span and a relatively large zero offset can be handled easily by making use of the differential input (see section 2.4 Reference Voltage).

2.3 Analog Inputs


2.3.1 Input Current

Normal Mode

Due to the internal switching action, displacement currents will flow at the analog inputs. This is due to on-chip stray capacitance to ground as shown in Figure 3.



r_{ON} of SW 1 and SW 2 = 5 kΩ
 r = r_{ON} C_{STRAY} = 5 kΩ × 12 pF = 60 ns
 FIGURE 3. Analog Input Impedance



January 1995

DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 Vp-p with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than ± 1 LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than $\pm 0.1\%$ over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold pin, V_{LC} , grounded. Changing the V_{LC} potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full $\pm 4.5V$ to $\pm 18V$ power supply range; power dissipation is only 33 mW with $\pm 5V$ supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C, DAC0801C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, DAC-08E and DAC-08H, respectively.

Features

- Fast settling output current 100 ns
- Full scale error ± 1 LSB
- Nonlinearity over temperature $\pm 0.1\%$
- Full scale current drift ± 10 ppm/ $^{\circ}C$
- High output compliance $-10V$ to $+18V$
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range $\pm 4.5V$ to $\pm 18V$
- Low power consumption 33 mW at $\pm 5V$
- Low cost

Typical Applications




FIGURE 1. ± 20 Vp-p Output Digital-to-Analog Converter (Note 4)

Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A)*	N Package (N16A)*	SO Package (M16A)		
$\pm 0.1\%$ FS	$0^{\circ}C \leq T_A \leq +70^{\circ}C$	DAC0802LCJ	DAC-08HQ	DAC0802LCN	DAC-08HP	DAC0802LCM
$\pm 0.19\%$ FS	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0800LJ	DAC-08Q	DAC0800LCN	DAC-08EP	DAC0800LCM
$\pm 0.19\%$ FS	$0^{\circ}C \leq T_A \leq +70^{\circ}C$	DAC0800LCJ	DAC-08EQ	DAC0801LCN	DAC-08CP	DAC0801LCM
$\pm 0.39\%$ FS	$0^{\circ}C \leq T_A \leq +70^{\circ}C$					

*Devices may be ordered by using either order number.

DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V+ - V-)	± 18V or 36V
Power Dissipation (Note 2)	500 mW
Reference Input Differential Voltage (V14 to V15)	V- to V+
Reference Input Common-Mode Range (V14, V15)	V- to V+
Reference Input Current	5 mA
Logic Inputs	V- to V- plus 36V
Analog Current Outputs (V _S = -15V)	4.25 mA
ESD Susceptibility (Note 3)	TBD V
Storage Temperature	-65°C to +150°C

Lead Temp: (Soldering, 10 seconds)

Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Conditions (Note 1)

	Min	Max	Units
Temperature (T _A)			
DAC0800L	-55	+125	°C
DAC0800LC	0	+70	°C
DAC0801LC	0	+70	°C
DAC0802LC	0	+70	°C

Electrical Characteristics The following specifications apply for V_S = ± 15V, I_{REF} = 2 mA and T_{MIN} ≤ T_A ≤ T_{MAX} unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT}

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
	Resolution Monotonicity Nonlinearity		8 8 8	8 8 8	8 8 ±0.1	8 8 8	8 8 8	8 8 ±0.19	8 8 8	8 8 ±0.39	8 8 %FS	
t _S	Settling Time	To ± 1/2 LSB, All Bits Switched "ON" or "OFF", T _A = 25°C		100	135				100	150	ns	
							100	135			ns	
							100	150			ns	
t _{PLH} , t _{PHL}	Propagation Delay Each Bit All Bits Switched	T _A = 25°C		35	60		35	60		35	60	ns
				35	60		35	60		35	60	ns
TCl _{FS}	Full Scale Tempco			±10	±50		±10	±50		±10	±60	ppm/°C
V _{OC}	Output Voltage Compliance	Full Scale Current Change < 1/2 LSB, R _{OUT} > 20 MΩ Typ	-10		18	-10		18	-10		18	V
I _{FS+}	Full Scale Current	V _{REF} = 10.000V, R14 = 5.000 kΩ R15 = 5.000 kΩ, T _A = 25°C	1.984	1.992	2.000	1.94	1.99	2.04	1.94	1.99	2.04	mA
I _{FS-}	Full Scale Symmetry	I _{FS+} - I _{FS-}		±0.5	±4.0		±1	±8.0		±2	±16	μA
I _{ZS}	Zero Scale Current			0.1	1.0		0.2	2.0		0.2	4.0	μA
I _{FSR}	Output Current Range	V- = -5V V- = -8V to -18V	0	2.0	2.1	0	2.0	2.1	0	2.0	2.1	mA
			0	2.0	4.2	0	2.0	4.2	0	2.0	4.2	mA
V _{IL} V _{IH}	Logic Input Levels Logic "0" Logic "1"	V _{LC} = 0V		2.0			2.0			2.0		V
					0.8			0.8			0.8	V
I _{IL} I _{IH}	Logic Input Current Logic "0" Logic "1"	V _{LC} = 0V -10V ≤ V _{IN} ≤ +0.8V 2V ≤ V _{IN} ≤ +18V		-2.0	-10		-2.0	-10		-2.0	-10	μA
				0.002	10		0.002	10		0.002	10	μA
V _{IS}	Logic Input Swing	V- = -15V	-10		18	-10		18	-10		18	V
V _{TR}	Logic Threshold Range	V _S = ±15V	-10		13.5	-10		13.5	-10		13.5	V
I _S	Reference Bias Current			-1.0	-3.0		-1.0	-3.0		-1.0	-3.0	μA
di/dt	Reference Input Slew Rate	(Figure 12)	4.0	8.0		4.0	8.0		4.0	8.0	mA/μs	
PSSI _{FS+} PSSI _{FS-}	Power Supply Sensitivity	4.5V ≤ V+ ≤ 18V -4.5V ≤ V- ≤ 18V I _{REF} = 1mA		0.0001	0.01		0.0001	0.01		0.0001	0.01	%/%
				0.0001	0.01		0.0001	0.01		0.0001	0.01	%/%
I+ I-	Power Supply Current	V _S = ±5V, I _{REF} = 1 mA		2.3	3.8		2.3	3.8		2.3	3.8	mA
				-4.3	-5.8		-4.3	-5.8		-4.3	-5.8	mA
		V _S = 5V, -15V, I _{REF} = 2 mA		2.4	3.8		2.4	3.8		2.4	3.8	mA
				-6.4	-7.8		-6.4	-7.8		-6.4	-7.8	mA
I+ I-		V _S = ±15V, I _{REF} = 2 mA		2.5	3.8		2.5	3.8		2.5	3.8	mA
				-6.5	-7.8		-6.5	-7.8		-6.5	-7.8	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2\text{ mA}$ and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT} .

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
P_D	Power Dissipation	$\pm 5V, I_{REF} = 1\text{ mA}$ $5V, -15V, I_{REF} = 2\text{ mA}$ $\pm 15V, I_{REF} = 2\text{ mA}$		33	48		33	48		33	48	mW
				108	136		108	136		108	136	mW
				135	174		135	174		135	174	mW


Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: The maximum junction temperature of the DAC0800, DAC0801 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line J package must be derated based on a thermal resistance of 100°C/W, junction-to-ambient, 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline M package.

Note 3: Human body model, 100 pF discharged through a 1.5 kΩ resistor.


Note 4: Pin-out numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.

Connection Diagrams



See Ordering Information




Block Diagram (Note 4)




TL/H/5586-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






Typical Performance Characteristics



Curve 1: $C_C = 15$ pF, $V_{IN} = 2$ Vp-p centered at 1V.
 Curve 2: $C_C = 15$ pF, $V_{IN} = 50$ mVp-p centered at 200 mV.
 Curve 3: $C_C = 0$ pF, $V_{IN} = 100$ mVp-p at 0V and applied through 50 Ω connected to pin 14. 2V applied to R14.




Note. Positive common-mode range is always $(V+) - 1.5V$.



Note. B1-B8 have identical transfer characteristics. Bits are fully switched with less than 1/2 LSB error, at less than ±100 mV from actual threshold. These switching points are guaranteed to be between 0.8 and 2V over the operating temperature range ($V_{LC} = 0V$).


TLH/5686-3

Typical Performance Characteristics (Continued)



TL/H/5686-4


Equivalent Circuit



TL/H/5686-15

FIGURE 2

Typical Applications (Continued)




$$I_{FS} = \frac{+V_{REF}}{R_{REF}} \times \frac{255}{256}$$

$$I_0 + I_7 = I_{FS} \text{ for all logic states}$$
 For fixed reference, TTL operation, typical values are:
 $V_{REF} = 10.000V$
 $R_{REF} = 5.000k$
 $R_{15} = R_{REF}$
 $C_c = 0.01 \mu F$
 $V_c = 0V \text{ (Ground)}$


TL/H/5686-5

FIGURE 3. Basic Positive Reference Operation (Note 4)



TL/H/5686-21

FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 4)




TL/H/5686-16

$$I_{FS} = \frac{-V_{REF}}{R_{REF}} \times \frac{255}{256}$$
 Note: R_{REF} sets I_{FS} ; R_{15} is for bias current cancellation

FIGURE 5. Basic Negative Reference Operation (Note 4)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)




	B1	B2	B3	B4	B5	B6	B7	B8	I ₀ mA	I ₁ mA	E ₀	E ₀
Full Scale	1	1	1	1	1	1	1	1	1.992	0.000	-9.960	0.000
Full Scale - LSB	1	1	1	1	1	1	1	0	1.984	0.008	-9.920	-0.040
Half Scale + LSB	1	0	0	0	0	0	0	1	1.008	0.984	-5.040	-4.920
Half Scale	1	0	0	0	0	0	0	0	1.000	0.992	-5.000	-4.960
Half Scale - LSB	0	1	1	1	1	1	1	1	0.992	1.000	-4.960	-5.000
Zero Scale + LSB	0	0	0	0	0	0	0	1	0.008	1.984	-0.040	-9.920
Zero Scale	0	0	0	0	0	0	0	0	0.000	1.992	0.000	-9.960

FIGURE 6. Basic Unipolar Negative Operation (Note 4)



	B1	B2	B3	B4	B5	B6	B7	B8	E ₀	E ₀
Pos. Full Scale	1	1	1	1	1	1	1	1	-9.920	+10.000
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	-9.840	+9.920
Zero Scale + LSB	1	0	0	0	0	0	0	1	-0.080	+0.160
Zero Scale	1	0	0	0	0	0	0	0	0.000	+0.080
Zero Scale - LSB	0	1	1	1	1	1	1	1	+0.080	0.000
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	+9.920	-9.840
Neg. Full Scale	0	0	0	0	0	0	0	0	+10.000	-9.920

FIGURE 7. Basic Bipolar Output Operation (Note 4)




If $R_L = R_C$ within $\pm 0.05\%$, output is symmetrical about ground

	B1	B2	B3	B4	B5	B6	B7	B8	E ₀
Pos. Full Scale	1	1	1	1	1	1	1	1	+9.960
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	+9.880
(+)Zero Scale	1	0	0	0	0	0	0	0	+0.040
(-)Zero Scale	0	1	1	1	1	1	1	1	-0.040
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	-9.880
Neg. Full Scale	0	0	0	0	0	0	0	0	-9.960

FIGURE 8. Symmetrical Offset Binary Operation (Note 4)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)




For complementary output (operation as negative logic DAC), connect inverting input of op amp to I₀ (pin 2), connect I₀ (pin 4) to ground.

FIGURE 9. Positive Low Impedance Output Operation (Note 4)



For complementary output (operation as a negative logic DAC) connect non-inverting input of op amp to I₀ (pin 2); connect I₀ (pin 4) to ground.

FIGURE 10. Negative Low Impedance Output Operation (Note 4)



Note. Do not exceed negative logic input range of DAC.

FIGURE 11. Interfacing with Various Logic Families

FIGURE 12. Pulsed Reference Operation (Note 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)




FIGURE 13. Accommodating Bipolar References (Note 4)




FIGURE 14. Settling Time Measurement (Note 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)





FIGURE 15. A Complete 2 μ s Conversion Time, 8-Bit A/D Converter (Note 4)

TU/H/5696-8

Physical Dimensions inches (millimeters)



Molded Dual-In-Line Package
 Order Numbers DAC0800 or DAC0802
 NS Package Number J16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Octal High Voltage, High Current Darlington Transistor Arrays

The eight NPN Darlington connected transistors in this family of arrays are ideally suited for interfacing between low logic level digital circuitry (such as TTL, CMOS or PMOS/NMOS) and the higher current/voltage requirements of lamps, relays, printer hammers or other similar loads for a broad range of computer, industrial, and consumer applications. All devices feature open-collector outputs and free wheeling clamp diodes for transient suppression.

The ULN2803 is designed to be compatible with standard TTL families while the ULN2804 is optimized for 6 to 15 volt high level CMOS or PMOS.

MAXIMUM RATINGS ($T_A = 25^\circ\text{C}$ and rating apply to any one device in the package, unless otherwise noted.)

Rating	Symbol	Value	Unit
Output Voltage	V_O	50	V
Input Voltage (Except ULN2801)	V_I	30	V
Collector Current - Continuous	I_C	500	mA
Base Current - Continuous	I_B	25	mA
Operating Ambient Temperature Range	T_A	0 to +70	$^\circ\text{C}$
Storage Temperature Range	T_{sig}	-55 to +150	$^\circ\text{C}$
Junction Temperature	T_J	125	$^\circ\text{C}$

$R_{\theta JA} = 55^\circ\text{C/W}$
Do not exceed maximum current limit per driver.

ORDERING INFORMATION

Device	Characteristics		
	Input Compatibility	$V_{CE}(\text{Max})/I_C(\text{Max})$	Operating Temperature Range
ULN2803A	TTL, 5.0 V CMOS	50 V/500 mA	$T_A = 0$ to $+70^\circ\text{C}$
ULN2804A	6 to 15 V CMOS, PMOS		

Order this document by ULN2803/D

ULN2803 ULN2804


OCTAL PERIPHERAL DRIVER ARRAYS

SEMICONDUCTOR TECHNICAL DATA



A SUFFIX
PLASTIC PACKAGE
CASE 707

PIN CONNECTIONS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2803 ULN2804

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$, unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Output Leakage Current (Figure 1) ($V_O = 50\text{ V}$, $T_A = +70^\circ\text{C}$) ($V_O = 50\text{ V}$, $T_A = +25^\circ\text{C}$) ($V_O = 50\text{ V}$, $T_A = +70^\circ\text{C}$, $V_I = 6.0\text{ V}$) ($V_O = 50\text{ V}$, $T_A = +70^\circ\text{C}$, $V_I = 1.0\text{ V}$)	I_{CEX}	-	-	100 50 500 500	μA
Collector-Emitter Saturation Voltage (Figure 2) ($I_C = 350\text{ mA}$, $I_B = 500\text{ }\mu\text{A}$) ($I_C = 200\text{ mA}$, $I_B = 350\text{ }\mu\text{A}$) ($I_C = 100\text{ mA}$, $I_B = 250\text{ }\mu\text{A}$)	$V_{CE(sat)}$	-	1.1 0.95 0.85	1.6 1.3 1.1	V
Input Current - On Condition (Figure 4) ($V_I = 17\text{ V}$) ($V_I = 3.85\text{ V}$) ($V_I = 5.0\text{ V}$) ($V_I = 12\text{ V}$)	$I_{I(on)}$	-	0.82 0.93 0.35 1.0	1.25 1.35 0.5 1.45	mA
Input Voltage - On Condition (Figure 5) ($V_{CE} = 2.0\text{ V}$, $I_C = 300\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 200\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 250\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 300\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 125\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 200\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 275\text{ mA}$) ($V_{CE} = 2.0\text{ V}$, $I_C = 350\text{ mA}$)	$V_{I(on)}$	-	-	13 2.4 2.7 3.0 5.0 5.0 7.0 8.0	V
Input Current - Off Condition (Figure 3) ($I_C = 500\text{ }\mu\text{A}$, $T_A = +70^\circ\text{C}$)	$I_{I(off)}$	50	100	-	μA
DC Current Gain (Figure 2) ($V_{CE} = 2.0\text{ V}$, $I_C = 350\text{ mA}$)	h_{FE}	1000	-	-	-
Input Capacitance	C_i	-	15	25	pF
Turn-On Delay Time (50% E_I to 50% E_O)	t_{on}	-	0.25	1.0	μs
Turn-Off Delay Time (50% E_I to 50% E_O)	t_{off}	-	0.25	1.0	μs
Clamp Diode Leakage Current (Figure 6) ($V_R = 50\text{ V}$)	I_R	-	-	50 100	μA
Clamp Diode Forward Voltage (Figure 7) ($I_F = 350\text{ mA}$)	V_F	-	1.5	2.0	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2803 ULN2804

TEST FIGURES

(See Figure Numbers in Electrical Characteristics Table)

Figure 1.




Figure 2.




Figure 3.




Figure 4.




Figure 5.




Figure 6.





Figure 7.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2803 ULN2804

TYPICAL CHARACTERISTIC CURVES – $T_A = 25^\circ\text{C}$, unless otherwise noted
Output Characteristics

Figure 8. Output Current versus Saturation Voltage





Figure 9. Output Current versus Input Current



Input Characteristics

Figure 10. ULN2803 Input Current versus Input Voltage




Figure 11. ULN2804 Input Current versus Input Voltage






Figure 12. Representative Schematic Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2803 ULN2804


OUTLINE DIMENSIONS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ ๑.1 แผงด้านหน้าของชุดทดลองวงจรรวมและแสดงผลโดยคอมพิวเตอร์
ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่ของปุ่มต่าง ๆ ของชุดทดลองวงจรดิจิทัลควบคุมและแสดงผลโดยคอมพิวเตอร์

หมายเลข 1 เป็นชุดแสดงผล 7 ส่วน

หมายเลข 2 เป็นชุดลอจิกมอเนเตอร์โดยใช้แอลอีดีในการแสดงผลทางด้านอินพุต

หมายเลข 3 เป็นชุดเปลี่ยนเลขฐานสองเป็นเลขฐานสิบหกโดยแสดงตัวแสดงผล 7 ส่วน

หมายเลข 4 เป็นสวิตช์ปิด-เปิดชุดทดลองหลัก

หมายเลข 5 เป็นชุดกำเนิดสัญญาณพัลส์ 1 Hz และ 1kHz

หมายเลข 6 เป็นชุดดีเบอัสสวิตช์ใช้ในการเลือกสถานะ “0” หรือ “1”

หมายเลข 7 เป็นชุดแหล่งไฟตรงปรับค่าได้ 0 ถึง 12 โวลต์

หมายเลข 8 เป็นชุดลอจิกสวิตช์แบบกดใช้ในการจ่ายลอจิก “0” หรือ “1”

หมายเลข 9 เป็นชุดต่อคอนเน็คเตอร์

หมายเลข 10 เป็นช่องสำหรับเสียบการ์ด




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

- กิตติ ภัคดีวัฒนกุล และจำลอง กระจูตสาหะ. **Visual Basic 5 ฉบับ โปรแกรมเมอร์**. กรุงเทพฯ : หจก. ไทยเจริญการพิมพ์. 2541
- เกษม ดวงราบริน และคณะ. “คอมพิวเตอร์ช่วยสอนวิชาวิเคราะห์วงจรไฟฟ้า.” **ปฏิญานิพนธ์ วิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง**. 2539
- เฉลิม น้ำค้าง. **หลักดิจิทัลและการใช้งาน**. กรุงเทพฯ : สหมิตรออฟเซต. 2536
- ชูชัย ชนสารตั้งเจริญ และ Advanced Engineering Group. **ดิจิทัลอิเล็กทรอนิกส์เชิงปฏิบัติการ**. กรุงเทพฯ : หจก. สำนักพิมพ์ฟิสิกส์เซ็นเตอร์
- ณรงค์ ต้นจันทชัย และคณะ. “ชุดตอบรับและ โอนสาย โทรศัพท์อัตโนมัติโดยใช้ไมโครคอมพิวเตอร์.” **ปฏิญานิพนธ์ วิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมโทรคมนาคม, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง**. 2538
- ทีมงาน INTX. “ชุดทดลองอิเล็กทรอนิกส์ NX-3P.” **เซมิคอนดักเตอร์อิเล็กทรอนิกส์**. (184) : หน้า 134 - 148. 2541
- บัณฑิต จามรภูติ. **เข้าใจการทำงานคอมพิวเตอร์เฟส**. กรุงเทพฯ : ซีเอ็ดยูเคชั่น. 2539
- บริษัท อินโนเวตีฟ อีเกอริเมนต์ จำกัด. “NX-4 Digital LabBook ชุดทดลองวงจรดิจิทัล สมบูรณ์แบบขนาดพกพา.” **เซมิคอนดักเตอร์อิเล็กทรอนิกส์**. (174) : หน้า 200 - 211
- มงคล ทองสงคราม. **ดิจิทัลเบื้องต้น**. กรุงเทพฯ : บริษัท รามการพิมพ์ จำกัด. 2536
- สาริต วงศ์ประทีป. **ดิจิทัลคอมพิวเตอร์ลอจิก**. กรุงเทพฯ : โรงพิมพ์จุฬาลงกรณ์มหาวิทยาลัย. 2536
- สุเจตน์ จันทรัมย์. **INTRODUCTION TO DIGITAL CIRCUITS**. กรุงเทพฯ : มหาวิทยาลัยเทคโนโลยีมหานคร. 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้แต่ง



ชื่อผู้ทำปฏิญานិพนธ์	นายชวลิต สุวรรณศิริ
วันเดือนปีเกิด	7 ตุลาคม 2520
สถานที่เกิด	จังหวัดสระบุรี
ภูมิลำเนา	25 หมู่ 2 ต.พระพุทธรบาท อ.พระพุทธรบาท จ.สระบุรี
ที่อยู่ปัจจุบัน	18120 51/2 หมู่ 8 ต.โพธิ์สามต้น อ.บางปะหัน จ.พระนครศรีอยุธยา 13220
โทรศัพท์	(035) 381243

ประวัติการศึกษา

ประถมศึกษา	โรงเรียนวัดน่านุกูลวิทยา อ.พระพุทธรบาท จ.สระบุรี
มัธยมศึกษาตอนต้น	โรงเรียนอยุธยาวิทยาลัย จ.พระนครศรีอยุธยา
ประกาศนียบัตรวิชาชีพ (ปวช.)	วิทยาลัยเทคนิคลพบุรี จ.ลพบุรี
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)	สถาบันเทคโนโลยีราชมงคลวิทยาเขตภาคตะวันออกเฉียงเหนือ จ.นครราชสีมา
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	-
ทุนการศึกษา	-

คติพจน์

เอกฉันท์เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพียงครั้งเดียว ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาบัตร	นายณรงค์ศักดิ์ แซ่เต๋
วันเดือนปีเกิด	7 มิถุนายน 2518
สถานที่เกิด	จังหวัดสงขลา
ภูมิลำเนาเดิม	3 หมู่ 1 ต.เนตรวิถิต.นาทวี อ.นาทวี จ.สงขลา 90160
ที่อยู่ปัจจุบัน	15 หมู่ 1 ต.พลีพัฒนา ต.นาทวี อ.นาทวี จ.สงขลา 90160
โทรศัพท์	-
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนบ้านนาทวี
มัธยมศึกษาตอนต้น	โรงเรียนนาทวีวิทยาคม
ประกาศนียบัตรวิชาชีพ (ปวช.)	วิทยาลัยเทคนิคหาดใหญ่
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)	วิทยาลัยเทคนิคหาดใหญ่
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	-
ทุนการศึกษา	ทุนกู้ยืมรัฐบาล
คติพจน์	เพียงแต่สร้างพลังความตั้งใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น เมื่อผู้ดูแลระบบได้ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและข้อมูลใดๆ ซึ่งจะทำให้เกิดความเสียหายหรือการนำออกไปใช้

ประวัติผู้แต่ง



ชื่อผู้ทำปฏิญยานิพนธ์	นายนิทัศน์ ธรรมสุวรรณ
วันเดือนปีเกิด	4 เมษายน 2519
สถานที่เกิด	จังหวัดฉะเชิงเทรา
ภูมิลำเนาเดิม	74 หมู่ 6 ต.ท่าทองกลาง อ.บางคล้า จ.ฉะเชิงเทรา 24110
ที่อยู่ปัจจุบัน	74 หมู่ 6 ต.ท่าทองกลาง อ.บางคล้า จ.ฉะเชิงเทรา 24110
โทรศัพท์	-
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนเทศบาล ๒ วัดโพธิ์
มัธยมศึกษาตอนต้น	โรงเรียนเทศบาลคล้าพิทยาคม
ประกาศนียบัตรวิชาชีพ (ปวช.)	วิทยาลัยเทคนิคฉะเชิงเทรา
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)	วิทยาลัยเทคนิคฉะเชิงเทรา
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม

ผลงานที่ได้รับรางวัล

ทุนการศึกษา

กติพนธ์

ทำดีได้ดี

ทำชั่วได้ชั่ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาโท	นางสาวศิริมา เกิดทอง
วันเดือนปีเกิด	18 สิงหาคม 2520
สถานที่เกิด	จังหวัดประจวบคีรีขันธ์
ภูมิลำเนาเดิม	170 หมู่ 9 ต.คลองวาฬ อ.เมือง จ.ประจวบคีรีขันธ์ 77000
ที่อยู่ปัจจุบัน	170 หมู่ 9 ต.คลองวาฬ อ.เมือง จ.ประจวบคีรีขันธ์ 77000
โทรศัพท์	(032) 661283
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนพระแม่มาลีประจวบคีรีขันธ์
มัธยมศึกษาตอนต้น	โรงเรียนพระแม่มาลีประจวบคีรีขันธ์
ประกาศนียบัตรวิชาชีพ (ปวช.)	วิทยาลัยเทคนิคประจวบคีรีขันธ์
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)	วิทยาลัยเทคนิคประจวบคีรีขันธ์
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	
ทุนการศึกษา	
คติพจน์	เชื่อในสิ่งที่ทำ ทำในสิ่งที่เชื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้