

ปริญญานิพนธ์

ชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล

Digital Switching Demonstrator



นางสาวชาริณี ชัยประเคิมศักดิ์
นายภาณุวัฒน์ ทิพย์รักษ์
นางสาวสิริเกศ นันทภูษิต

ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตร์อุตสาหกรรมบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์
ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เลขที่.....
เลขทะเบียน 40179
วัน, เดือน, ปี 17 ส.ค. 2544

b. 1109254x
i.

ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ขออนุญาต
ผู้พิมพ์นี้ให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาควิชาครุศาสตร์วิศวกรรม
 คณะครุศาสตร์อุตสาหกรรม
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 ใบรับรองปริญญาโท

ชื่อหัวข้อ ชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล
 Digital Switching Demonstrator

ชื่อนักศึกษา 1. นางสาวธาริณี ชัยประเดิมศักดิ์ รหัสประจำตัว 42035334
 2. นายภาณุวัฒน์ ทิพย์รักษ์ รหัสประจำตัว 42035342
 3. นางสาวสิริเกศ นันทภูษิต รหัสประจำตัว 42035354

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชา อิเล็กทรอนิกส์และคอมพิวเตอร์
 อาจารย์ที่ปรึกษา อาจารย์โกศล ตราชู
 อาจารย์ที่ปรึกษาร่วม อาจารย์ออมรัช ชัยชนะ

คณะกรรมการสอบปริญญาโท	ลายมือชื่อ
1. อาจารย์โกศล ตราชู	
2. อาจารย์ออมรัช ชัยชนะ	
3. อาจารย์สุชิน อางหาญ	
4. อาจารย์อำพล ทองระอา	
5. อาจารย์ไพบูรณ์ พวงวงศ์ตระกูล	

วันเดือนปีที่สอบ วันเสาร์ที่ 9 ธันวาคม พ.ศ. 2543 เวลา 12.45 น.

สถานที่สอบ ห้อง ค.311 คณะครุศาสตร์อุตสาหกรรม สจล.

ภาควิหารับรองแล้ว
 ลงนาม.....

(ผศ.วิสุทธิ์ อธิพรธรรม)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

วันที่ 26 เดือน มกราคม พ.ศ. 2544



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เรื่อง ชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล
Digital Switching Demonstrator

วัตถุประสงค์

1. เพื่อศึกษาระบบการสลับช่องสัญญาณแบบดิจิทัล
2. เพื่อออกแบบชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล โดยใช้ภาษา VHDL
3. เพื่อสร้างชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล
4. เพื่อทดสอบชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล
5. เพื่อนำชุดสาธิตพร้อมใบงานการทดลอง ไปใช้ประกอบการสอน

ประโยชน์ที่คาดว่าจะได้รับ

1. รู้และเข้าใจการทำงานของระบบการสลับช่องสัญญาณแบบดิจิทัล
2. ได้วงจรต้นแบบระบบการสลับช่องสัญญาณแบบดิจิทัล
3. ได้ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
4. สามารถนำชุดสาธิตไปใช้ใบงานการทดลองประกอบการเรียนการสอนได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อหัวข้อ	ชุดสาริตรีบบการสลัษช่งสัณญาณแบบคิจิตอล
นักศีกษา	นางสาว ธารีณี ชัยประเคิมศัคคิ์ นายภาณวุฒนั์ ทิพยรัคัษ์ นางสาว สิริเกศ นันทภูยิต
อาจารย์ที่ปริกษา	อาจารย์โกศล ตราชู
อาจารย์ที่ปริกษาาร่วม	อาจารย์อมรชัย ชัยชนะ
หลักสูตร	ครุศาสตรูตสาหกรรรมบัณชิต
สาขาวิชา	อิเล็ททรอนิกส์และคอมพิวเตอร้
ปีการศีกษา	2543

บทลัคัยอ์

ปริณญาณิพนธั์นี้นำเสนอชุดสาริตรีบบการสลัษช่งสัณญาณแบบคิจิตอล ซึ่งจะแบ่งออกเป็นส่วนย่อยๆ 4 ส่วนที่ใช้ในการแสดงผลตามแต่ละวงจรที่ประกอบอยู่ โดยส่วนที่หนึ่งแสดงวงจรมัลติเพล็กซ์ คิมัลติเพล็กซ์ ส่วนที่สองแสดงวงจรถอดรหัส เข้ารหัส ส่วนที่สามแสดงวงจรมับแบบเข้าจ้งหวะ และส่วนที่สี่แสดงวงจรถลัษช่งสัณญาณแบบคิจิตอล มีใบงานประกอบการทดลองทั้งหมด 8 ใบงาน ซึ่งสามารถนำไปใช้ในการเรียนการสอนในวิชาการสื่อสาร โทรคมนาคม ระดับประกาศนียบัตรวิชาชีฬ ซึ่งจะทำให้การเรียนการสอนเป็นไปอย่างมีประสิทธิภาพมากยิ่งขึ้น

Thesis Title	Digital Switching Demonstrator	
Students	Miss Tarinee	Chaiprademsak
	Mr.Panuwat	Tipparak
	Miss Sirikate	Nunthapusit
Advisor	Mr.Kosol	Trachu
Co_Advisor	Mr.Amonchai	Chaichana
Education Level	Bachelor of Science in Industrial Education	
Program in	Electronics and Computer	
Academic Year	2000	

ABSTRACT

This thesis presents a Digital Switching Demonstrator. The project can be divided into 4 parts of demonstrator board. First part consists of Multiplexer and Demultiplexer. Second part consists of Encoder and Decoder. Third part consists of synchronous counter. And fourth part consists of Digital switching. This demonstrator has 8 laboratories that suitable for studying in Telecommunication Diploma. The project helps the user easier understand the principle of Digital switching.

กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้สำเร็จลุล่วงไปได้ด้วยดีเนื่องมาจากความร่วมมือของสมาชิกในกลุ่มทุกท่าน เพื่อนนักศึกษา ความอนุเคราะห์ของอาจารย์ที่ปรึกษาปริญญาบัตร และอาจารย์ในภาควิชาครุศาสตร์วิศวกรรมทุกท่าน โดยเฉพาะอาจารย์โกศล ตราชู อาจารย์อมรชัย ชัยชนะ และอาจารย์ปิยะ ศุภวารสุวัฒน์ ที่มีความเมตตากรุณา และให้อภัยเราเสมอมา ตลอดจนห้องสมุดคณะครุศาสตร์อุตสาหกรรม ห้องสมุดคณะวิศวกรรมศาสตร์ และหอสมุดกลาง ที่ช่วยอำนวยความสะดวก เอื้อเพื่อสถานที่ในการค้นคว้าข้อมูล และสุดท้ายที่ควรระลึกถึงอย่างยิ่ง บิดา มารดา และครอบครัว ที่เป็นผู้ให้การสนับสนุนทั้งด้านการศึกษา และกำลังใจตลอดเวลา ซึ่งถ้าหากขาดกำลังใจจากบุคคลเหล่านี้ เราคงไม่ประสบความสำเร็จ และไม่สามารถยืนอยู่ได้จนถึงทุกวันนี้เป็นอย่างแน่แท้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VIII
สารบัญรูป	IX
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญของปริญญานิพนธ์	1
1.2 ชัดความสามารถของโครงการ	1
1.3 เนื้อหาโดยสังเขป	2
บทที่ 2 ทฤษฎี และหลักการ	3
2.1 คำนำ	3
2.2 หลักการของวงจรเข้ารหัสและถอดรหัส	3
2.2.1 หลักการของวงจรเข้ารหัส	3
2.2.2 หลักการของวงจรถอดรหัส	5
2.3 หลักการของวงจรมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์	7
2.3.1 หลักการของวงจรมัลติเพล็กซ์เซอร์	7
2.3.2 หลักการของวงจรมัลติเพล็กซ์เซอร์	11
2.4 หลักการของวงจรมัลติเพล็กซ์เซอร์แบบเข้าจังหวะ	13
2.5 หลักการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและดิจิทัลเป็นแอนะล็อก	18
2.5.1 หลักการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล	18
2.5.2 หลักการแปลงสัญญาณดิจิทัลและดิจิทัลเป็นแอนะล็อก	23
2.5.3 คุณสมบัติและข้อกำหนดของตัวแปลงดิจิทัลเป็นแอนะล็อก	26
2.6 หลักการของการเขียนข้อมูลลงหน่วยความจำ	27
2.6.1 หน่วยความจำถาวร	27
2.6.2 หน่วยความจำชั่วคราว	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
2.6.3 ไมโครคอนโทรลเลอร์	34
2.7 การสลับช่องสัญญาณแบบดิจิทัล	39
2.7.1 หลักการเบื้องต้นของอุปกรณ์ดิจิทัล	39
2.7.2 โครงสร้างพื้นฐานของอุปกรณ์สวิตซ์ซิงดิจิทัล	41
บทที่ 3 การออกแบบ การสร้าง และการทำงาน	45
3.1 วงจรมัลติเพิล็กซ์เซอร์ และ ดีมัลติเพิล็กซ์เซอร์	46
3.2 วงจรการเข้ารหัส และถอดรหัส	48
3.3 วงจรการนับแบบเข้าจังหวะ	49
3.4 วงจรการสลับช่องสัญญาณแบบดิจิทัล	50
3.4.1 ภาคการเขียนและอ่านข้อมูลจากหน่วยความจำ	51
3.4.2 ภาคควบคุมการสลับช่องสัญญาณ	51
3.4.3 ภาคการเขียนและอ่านข้อมูลจากหน่วยความจำ	51
3.4.4 ภาคส่งสัญญาณข้อมูล	51
3.5 วงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและการแปลงสัญญาณดิจิทัลเป็นแอนะล็อก	54
บทที่ 4 การทดลองและผลการทดลอง	55
4.1 การทดลองและผลการทดลองของวงจรการมัลติเพิล็กซ์เซอร์และดีมัลติเพิล็กซ์เซอร์	55
4.1.1 วงจรการมัลติเพิล็กซ์เซอร์	55
4.1.2 วงจรการดีมัลติเพิล็กซ์เซอร์	56
4.2 การทดลองและผลการทดลองของวงจรการเข้ารหัสและถอดรหัส	56
4.2.1 วงจรการเข้ารหัส	56
4.2.2 วงจรการถอดรหัส	56
4.3 การทดลองและผลการทดลองของวงจรการนับแบบเข้าจังหวะ	58
4.4 การทดลองและผลการทดลองของการสลับช่องสัญญาณแบบดิจิทัล	59
4.4.1 ภาครับสัญญาณข้อมูล	59
4.4.2 ภาคการอ่านและเขียนข้อมูลที่หน่วยความจำ	59

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
4.4.3 ภาคควบคุมการสลับช่องสัญญาณ	61
4.4.4 ภาคส่งสัญญาณข้อมูล	62
บทที่ 5 บทสรุป ปัญหา แนวทางการแก้ไขและพัฒนา	64
5.1 บทสรุป	64
5.2 ปัญหา และแนวทางแก้ไข	64
5.3 แนวทางการแก้ไข และพัฒนา	64
ภาคผนวก ก เครื่องต้นแบบ	65
ภาคผนวก ข แผนผังการทำงานและโปรแกรม	68
ภาคผนวก ค ใบงานทดลอง	77
ภาคผนวก ง รายละเอียดอุปกรณ์	105
ภาคผนวก จ คู่มือการใช้งาน	113
ภาคผนวก ฉ วงจรรวม	115
บรรณานุกรม	117
ประวัติผู้แต่ง	118

สารบัญตาราง

ตาราง	หน้า
ตารางที่ 2.1 ตารางความจริงของวงจรถอดรหัส 2 สาย เป็น 4 สาย	3
ตารางที่ 2.2 ตารางความจริง ของวงจรถอดรหัส	5
ตารางที่ 2.3 ตารางความจริงของวงจรมัลติเพล็กซ์เซอร์ 2 ต่อ 1	7
ตารางที่ 2.4 ตารางความจริงของวงจรมัลติเพล็กซ์เซอร์ 8 ต่อ 1	10
ตารางที่ 2.5 ตารางความจริงของวงจรมัลติเพล็กซ์เซอร์ 1 ต่อ 2	11
ตารางที่ 2.6 ตารางความจริงของวงจรมัลติเพล็กซ์เซอร์ 8 ต่อ 1	12
ตารางที่ 2.7 ตารางความจริงของ J-K ฟลิปฟลอป	14
ตารางที่ 2.8 สถานะการทำงาน J-K ฟลิปฟลอป	14
ตารางที่ 2.9 การกระตุ้น J- K ฟลิปฟลอป	15
ตารางที่ 2.10 การเปรียบเทียบเอาต์พุตนำเอาข้อมูลไปลงลงแผนผังคาร์นอร์	16
ตารางที่ 2.11 ความสัมพันธ์ระหว่างอินพุตที่เป็นแอนะล็อกกับเอาต์พุตที่เป็นดิจิทัล	22
ตารางที่ 2.12 แอ็คเตสของหน่วยความจำถาวรแบบไดโอด	28
ตารางที่ 2.13 การทำงานของหน่วยความจำชั่วคราว	33
ตารางที่ 2.14 หน้าที่พิเศษของแต่ละขาของพอร์ต P ₃	35
ตารางที่ 3.1 ตารางความจริงของการมัลติเพล็กซ์เซอร์	45
ตารางที่ 4.1 ผลการทดลองของวงจรมัลติเพล็กซ์เซอร์	54
ตารางที่ 4.2 ผลการทดลองของวงจรมัลติเพล็กซ์เซอร์	55
ตารางที่ 4.3 ผลการทดลองของวงจรถอดรหัส	56
ตารางที่ 4.4 ผลการทดลองของวงจรถอดรหัส	56
ตารางที่ 4.5 ผลการทดลองของวงจรมัลติเพล็กซ์เซอร์	57
ตารางที่ 4.6 ผลการทดลองของภาครับสัญญาณข้อมูล	58
ตารางที่ 4.7 ผลการทดลองของภาคการอ่านและเขียนข้อมูลลงหน่วยความจำ	59
ตารางที่ 4.8 ผลการทดลองของภาคควบคุมการสลับช่องสัญญาณ	60
ตารางที่ 4.9 ผลการทดลองของภาคส่งสัญญาณข้อมูล	61

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูป	หน้า
รูปที่ 2.1 วงจรลอจิกการถอดรหัสจาก 2 สายเป็น 4 สาย	4
รูปที่ 2.2 การเข้ารหัส และถอดรหัสจากเลขฐานสองเป็นเลขฐานสิบ	5
รูปที่ 2.3 การเข้าวงจรรหัสชนิด 4 สายเป็น 2 สาย	7
รูปที่ 2.4 โครงสร้างของวงจรมัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์	7
รูปที่ 2.5 แผนผังวงจรมัลติเพล็กซ์เซอร์ 2 ต่อ 1 สาย	8
รูปที่ 2.6 วงจรมัลติเพล็กซ์เซอร์ 2 ต่อ 1 สาย	9
รูปที่ 2.7 แผนผังวงจรมัลติเพล็กซ์เซอร์ 8 ต่อ 1 สาย	9
รูปที่ 2.8 วงจรดีมัลติเพล็กซ์เซอร์ 2 ต่อ 1 สาย	11
รูปที่ 2.9 แผนผังการดีมัลติเพล็กซ์เซอร์	12
รูปที่ 2.10 วงจรนับแบบเข้าจังหวะ	17
รูปที่ 2.11 แผนผังการทำงานของวงจรสโปลเดียว	18
รูปที่ 2.12 วงจรเปลี่ยนสัญญาณ A/D แบบสโปลคู่	19
รูปที่ 2.13 แผนผังการทำงานของ A/D Converter	20
รูปที่ 2.14 การต่อวงจร Parallel Comparater A/D Converter	21
รูปที่ 2.15 แผนผังการทำงานของ Successive Approximation A/D Converter	22
รูปที่ 2.16 ส่วนประกอบพื้นฐานของการแปลงดิจิตอลเป็นแอนะล็อก	23
รูปที่ 2.17 วงจร D/A Converter แบบ Binary Weighted Resistor Ladder	24
รูปที่ 2.18 วงจร D/A converter แบบ R-2R Ladders	25
รูปที่ 2.19 วงจรรวมของหน่วยความจำถาวร	29
รูปที่ 2.20 รูปแบบมาตรฐานการต่อวงจรหน่วยความจำถาวรเข้ากับบัส	31
รูปที่ 2.21 สัญลักษณ์ หน่วยความจำชั่วคราวแบบสามสถานะ	32
รูปที่ 2.22 ที่เก็บข้อมูลชั่วคราวของหน่วยความจำต่อกับบัส	34
รูปที่ 2.23 การจัดตำแหน่งขาต่างๆ ของไมโครคอนโทรลเลอร์ ตระกูล MCS-51	33
รูปที่ 2.24 กระบวนการต่างๆที่เกิดขึ้นจากซอร์สโค้ดที่เขียนบนเครื่องพีซีจนเป็นออปเจกต์โค้ด	39
รูปที่ 2.25 แนวคิดของสวิตซ์ชิงดิจิตอล	40
รูปที่ 2.26 ลักษณะระบบสวิตซ์ชิงแบบดิจิตอล	43

สารบัญรูป (ต่อ)

รูป	หน้า
รูปที่ 2.27 แผนผังการทำงานของวงจรสลับช่องสัญญาณแบบดิจิทัล	44
รูปที่ 3.1 วงจรการมัลติเพล็กซ์เซอร์ และ ดีมัลติเพล็กซ์เซอร์	46
รูปที่ 3.3 วงจรการเข้ารหัส และการถอดรหัส	47
รูปที่ 3.4 วงจรนับแบบเข้าจังหวะ	48
รูปที่ 3.5 วงจรภาคควบคุมการสลับช่องสัญญาณ	52
รูปที่ 3.6 การออกแบบวงจรโดยใช้ ภาษา VHDL Schematics	53
รูปที่ 3.7 วงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล	54



บทที่ 1

บทนำ

1.1 ความเป็นมา และความสำคัญของปฏิญญานิพนธ์

ปัจจุบันการติดต่อสื่อสารข้อมูลเป็นสิ่งที่สำคัญ เป็นประโยชน์อย่างยิ่งในระบบการสื่อสารทุกประเภท ทั้งสัญญาณแอนะล็อกและดิจิทัล ซึ่งสัญญาณแต่ละประเภทจะมีขีดความสามารถในการทำงานแตกต่างกัน การพัฒนาระบบสื่อสารจากอดีตสู่ปัจจุบันจะเห็นได้ว่ามีความพยายามที่จะหารูปแบบ และวิธีการเพื่อสร้างให้ระบบมีความรวดเร็ว สามารถสร้างประโยชน์ได้สูงสุด โดยพยายามหาจุดค้อยของสัญญาณแอนะล็อก นำมาปรับปรุงให้เป็นจุดเด่นของสัญญาณดิจิทัลแทน ซึ่งจะเห็นได้ว่ารูปแบบของการสื่อสารข้อมูลในปัจจุบันนี้อยู่ในรูปแบบของสัญญาณดิจิทัล จึงให้ความสำคัญกับสัญญาณดิจิทัลมาก

ดังนั้นจึงได้จัดทำชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล เพื่อใช้ในการทดลองวิชาการทดลองปฏิบัติการอิเล็กทรอนิกส์และคอมพิวเตอร์ชั้น

1.2 ขีดความสามารถของโครงการ

โครงการนี้มีขีดความสามารถดังต่อไปนี้

- 1) สามารถรองรับอัตราการส่งข้อมูล 8 บิต ได้ 8 ช่องทาง
- 2) มีชุดทดลองวงจรการนับแบบเข้าจังหวะ
- 3) มีชุดทดลองวงจรการเข้ารหัส และถอดรหัส
- 4) มีชุดทดลองวงจรการมัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์
- 5) มีชุดทดลองวงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และดิจิทัลเป็นแอนะล็อก
- 6) มีชุดทดลองวงจรการเขียนข้อมูลลงหน่วยความจำ
- 7) มีชุดทดลองวงจรการสลับช่องสัญญาณ
- 8) สามารถใช้ชุดฝึกทดลองจากการทดลองได้ 8 ใบบาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3 เนื้อหาโดยสังเขป

เนื้อหาภายในปฏิญญาพันธบัตรฉบับนี้แบ่งออกเป็นส่วนต่างๆ เพื่อสะดวกต่อการศึกษาและทำความเข้าใจ ในแต่ละบทจะประกอบด้วยเนื้อหา ดังนี้

บทที่ 2 ทฤษฎีและหลักการ กล่าวถึง หลักการของวงจรมัถแบบเข้าจังหวะ การเข้ารหัส และการถอดรหัส การมัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์ การแปลงสัญญาณแอนะล็อกเป็นดิจิทัล การแปลงสัญญาณดิจิทัลเป็นแอนะล็อก การเขียนข้อมูลลงหน่วยความจำ และการสลับช่องสัญญาณ

บทที่ 3 การออกแบบการสร้าง และการทำงาน กล่าวถึงการออกแบบ และการสร้างวงจรที่ใช้ในชุดสาธิตนี้ แบ่ง 6 ส่วนการทดลองด้วยกันคือ แผลงทดลองวงจรมัลติเพล็กซ์เซอร์ และแผลงทดลองวงจร ดีมัลติเพล็กซ์เซอร์ , แผลงทดลองวงจรการเข้ารหัส และถอดรหัส , แผลงทดลองวงจรมัถแบบเข้าจังหวะ , แผลงทดลองการสลับช่องสัญญาณแบบดิจิทัล , แผลงทดลองวงจรการเขียนข้อมูลลงหน่วยความจำ และแผลงทดลองวงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และวงจรการแปลงสัญญาณดิจิทัลเป็นแอนะล็อก

บทที่ 4 การทดลองและผลการทดลอง มีเนื้อหาเกี่ยวกับลักษณะของสัญญาณ หรือเอาต์พุต ที่ได้จากจุดทดสอบต่างๆของชุดสาธิต และแสดงผลในจุดทดสอบต่างๆในแต่ละใบงานทดลอง

บทที่ 5 บทสรุป ปัญหา แนวทางการแก้ไข และพัฒนา จะเป็นการสรุปข้อบกพร่องต่างๆของชุดสาธิตที่ได้จัดทำขึ้น การอภิปรายถึงสาเหตุข้อบกพร่อง และแนวทางในการแก้ไขปรับปรุงชุดทดลองนี้

ในภาคผนวกจะแสดงรายละเอียดของอุปกรณ์ที่จัดทำโครงการนี้

ภาคผนวก ก เครื่องต้นแบบ

ภาคผนวก ข แผนผังการทำงาน

ภาคผนวก ค ใบงานทดลอง

ภาคผนวก ง รายละเอียดอุปกรณ์

ภาคผนวก จ คู่มือการใช้งาน

ภาคผนวก ฉ วงจรรวม

บทที่ 2

ทฤษฎีและหลักการ

2.1 กล่าวนำ

เนื้อหาของปริญาานิพนธ์ในบทนี้เป็นทฤษฎี และหลักการที่นำมาใช้ประกอบการสร้างที่
โครงการ โดยประกอบด้วย หลักการของวงจรมัลติเพล็กซ์เข้าจังหวะ วงจรเข้ารหัสและถอดรหัส
วงจรมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์ วงจรการแปลงสัญญาณ แอนะลอกเป็นดิจิทัล
วงจรถ่ายแปลงสัญญาณดิจิทัลเป็นแอนะลอก วงจรการเขียนข้อมูลลงหน่วยความจำ และวงจ
การสลับช่องสัญญาณแบบดิจิทัล ซึ่งหลักการเหล่านี้จะกล่าวถึงดังต่อไปนี้

2.2 หลักการของวงจรเข้ารหัสและถอดรหัส

2.2.1 หลักการของวงจรเข้ารหัส

วงจรถอดรหัส หมายถึง วงจรที่ใช้ถอดรหัสจากรหัสที่ใช้ในวงจรดิจิทัลเช่น รหัสไบนารี
อย่างใดอย่างหนึ่งออกมาให้เป็นข้อมูลที่คนเข้าใจ หรือนำไปใช้ควบคุมวงจรอื่นๆ ไปเป็นรหัสที่
มนุษย์สามารถเข้าใจง่าย เช่น เลขฐานสิบ หรือแสดงผลบนแผงแสดงผล 7 ส่วน (Seven Segment)
 เป็นต้น

วงจรถอดรหัส จากไบนารี 2 บิต สามารถถอดรหัสได้ 4 แบบ คือ 00 01 10 11 ดังนั้นวงจร
นี้จะมีสัญญาณเข้า 2 สาย โดยกำหนดให้ A และ B เป็นตัวแปรและสายสัญญาณ 4 สาย กำหนดให้
เป็นตัวแปร Y_0, Y_1, Y_2 และ Y_3 สามารถเขียนตารางความจริงได้ดังนี้

ตารางที่ 2.1 ตารางความจริงของวงจรถอดรหัส 2 สาย เป็น 4 สาย

สัญญาณเข้า		สัญญาณออก			
A	B	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เขียนเป็นฟังก์ชันสัญญาณออก 4 สายได้ดังนี้


$$Y_0 = \bar{A}\bar{B} \quad (2.1)$$

$$Y_1 = A\bar{B} \quad (2.2)$$

$$Y_2 = \bar{A}B \quad (2.3)$$

$$Y_3 = AB \quad (2.4)$$


นำมาเขียนแผนผังวงจรลอจิกได้ดังนี้



รูปที่ 2.1 วงจรลอจิกการถอดรหัส จาก 2 สายเป็น 4 สาย

การเข้ารหัสเป็นการเปลี่ยนระดับของลอจิกจากสวิตช์มาเป็นสัญญาณลอจิกตามรหัสที่เราต้องการวงจรเข้ารหัสเป็นวงจรที่ทำหน้าที่แปลงข้อมูลจำนวนมากเป็นรหัส เพื่อที่จะช่วยลดจำนวนสายสัญญาณ หรือช่องสัญญาณ หรืออาจใช้ในการแปลงรหัสฐานก็ได้ดังในรูปที่ 2.1 เป็นแผนผังเพื่อแสดงการทำงานของวงจรเข้ารหัส ตัวอย่างของการเข้ารหัสข้อมูลจากเลขฐานสิบเป็นรหัส BCD หรือเป็นฐานสอง ในการทดลองนี้เราใช้ไอซีเบอร์ 74151 เป็นตัวเข้ารหัสและใช้ไอซีเบอร์ 74138 เป็นตัวถอดรหัสและรับค่าอินพุตจากสวิตช์ 1 ถึง 8 เนื่องจากการถอดรหัสแบบ เข้าแปด ออกหนึ่ง และเป็นการเข้ารหัสแบบเข้าหนึ่งออกแปด เพื่อเป็นการเข้ารหัสข้อมูลจากเลขฐานสิบ ให้ได้รหัส BCD ต้องที่ต้องการ และทำการส่งข้อมูลไป และแปลงรหัสกลับมาเพื่อเป็นการเลือกข้อมูลที่เอาต์พุตที่ต้องการส่งออก ตามรหัสที่ควบคุมขึ้นกับข้อมูลที่เราส่งให้มันเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 การเข้ารหัส และถอดรหัสจากเลขฐานสองเป็นเลขฐานสิบ

2.2.2 หลักการของวงจรเข้ารหัส

วงจรนี้ทำหน้าที่ตรงข้ามกับวงจรถอดรหัส วงจรเข้ารหัสทำหน้าที่เปลี่ยนรหัสที่คนเข้าใจให้เป็นไบนารี ส่วนมากใช้ในวงจรเป็นกคข้อมูล สำหรับสร้างรหัส เช่น เมื่อมีการกดปุ่มข้อมูลซึ่งอาจเป็นปุ่มตัวเลขหรือตัวอักษรสัญญาณจากปุ่มกดจะถูกส่งผ่านวงจรเข้ารหัส สำหรับใช้เพื่อเป็นรหัสไบนารี สัญญาณเข้าแต่ละสายของวงจรเข้ารหัสจะใช้แทนตัวเลข และตัวอักษรที่ต้องการเข้ารหัสซึ่งต่อมาจากปุ่มกดข้อมูลบนแป้นกคข้อมูล ถ้าวงจรเข้ารหัสมีสายเข้า m สายที่จำนวนสายทางด้านออกของวงจรจะมี n สายโดยที่ $m < 2^n$ วงจรเข้ารหัสมีสายเข้า 4 สายโดยสามารถกำหนดด้วยตัวแปรเป็น D_0, D_1 และ D_2 ดังนั้นสายด้านออกจะต้องมี 2 สาย กำหนดด้วยตัวแปร AB เราสามารถที่จะเขียนเป็นตารางความจริงตามตารางที่ 2.2

ตารางที่ 2.2 ตารางความจริง ของวงจรเข้ารหัส

สัญญาณเข้า				สัญญาณออก		
Y_0	Y_1	Y_2	Y_3	Ks	A	B
1	0	0	0	0	0	0
0	1	0	0	1	1	1
0	0	1	0	0	0	0
0	0	0	1	1	1	1

จากตารางความจริงมีสัญญาณออกสายหนึ่งเรียกว่า K_s (Key strobe) จะเป็นหนึ่งทุกครั้งเมื่อมีการกดปุ่มข้อมูลแต่ละตัว

เขียนฟังก์ชันจากสัญญาณออก 3 สายได้ดังนี้

$$K_s = D_0 + D_1 + D_2 + D_3 \quad (2.5)$$

$$A = D_0 \bar{D}_1 D_2 D_3 + D_0 \bar{D}_1 D_2 \bar{D}_3 \quad (2.6)$$

$$B = D_0 \bar{D}_1 D_2 D_3 + D_0 D_1 \bar{D}_2 D_3 \quad (2.7)$$

สามารถนำมาเขียนลงในแผนผังคาร์นอร์ได้ดังนี้

		D0 D1					
		00	01				
D2 D3	00	X	X	X	X		
	01	X	X	1	X		
	11	X	0	0	0		
	10	X	X	1	X		

		D0 D1					
		00	01				
D2 D3	00	X	X	X	X		
	01	X	X	1	X		
	11	X	0	0	0		
	10	X	X	1	X		

เมื่อนำข้อมูลมาเขียนในแผนผังเสร็จแล้วให้ทำการลดรูปจะได้สมการดังนี้


$$A = \bar{D}_2 + D_3 \quad (2.8)$$

$$A = D_2 \bar{D}_3 \quad (2.9)$$

$$B = \bar{D}_1 + \bar{D}_3 \quad (2.10)$$

$$B = D_1 D_2 \quad (2.11)$$

เมื่อทำการลดรูปตัวแปร และหาสมการได้แล้วนำสมการจากการลดรูปมาเขียนแผนผังจะได้วงจร ได้ดังรูปที่ 2.3 นี้




รูปที่ 2.3 การเข้าวงจรรหัสชนิด 4 สายเป็น 2 สาย

2.3 หลักการของวงจรมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์

2.3.1 วงจรมัลติเพล็กซ์เซอร์

โครงสร้างวงจรมัลติเพล็กซ์เซอร์ในกรณีที่ต้องการส่งข้อมูลดิจิทัลหลายข้อมูลไปในสายส่งเดียวกันสามารถทำได้โดยวิธีการมัลติเพล็กซ์ข้อมูลไปตามสายส่ง และส่วนที่ปลายทางข้อมูลจะถูกถอดออกมาด้วยวงจรดีมัลติเพล็กซ์เซอร์ ซึ่งถ้าตัวเลือกนั้นเป็นตัวเลือก ที่ถูกเลือกด้วยรหัสที่มีลักษณะเหมือนกัน ข้อมูลที่รับออกมาจากการดีมัลติเพล็กซ์เซอร์เป็นข้อมูลที่ถูกต้อง



รูปที่ 2.4 โครงสร้างของวงจร มัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรมัลติเพล็กซ์คล้ายกับการส่งข้อมูลผ่านสวิทช์ออกไป ตามทางช่องสัญญาณของการสื่อสารของข้อมูล โดยมีตัวควบคุมการเลือกข้อมูล สำหรับในทางปฏิบัติเราสามารถที่จะเลือกวงจรมัลติเพล็กซ์เซอร์ ได้ตามชนิดต่างๆ คือไอซี เบอร์ 74150 , 74151 , 74152 , 74153

1) วงจรมัลติเพล็กซ์เซอร์ 2 ต่อ 1 สาย


จากความต้องการที่จะส่งข้อมูลดิจิทัลหลายข้อมูลไปในสายส่งเดียวกัน สามารถกระทำได้โดยการมัลติเพล็กซ์เซอร์ ในกรณีที่มีข้อมูล D_0 และ D_1 ที่ต้องการจะส่งสายส่งสามารถกระทำได้ดังรูปที่ 2.5 นี้ สามารถเลือกข้อมูลโดยใช้สัญญาณ ลอจิกที่เป็นตัวเลือก เช่น เมื่อ $A = 0$ ข้อมูลที่ D_0 จะถูกเลือกออกไปที่ เอาต์พุต F และถ้า $A = 1$ ที่ D_1 จะเป็นตัวถูกเลือกจากความต้องการดังนั้นสามารถเขียนตารางความจริงตารางที่ 2.3 ได้ดังนี้



Data IN	Input Control	Multiplex Output
	A	F
D_0	0	D_0
D_1	1	D_1

จากตารางความจริงที่ 2.3 สามารถเขียนฟังก์ชันของเอาต์พุตได้คือ


$$F = D_0\bar{S} + D_1S \quad (2.12)$$



รูปที่ 2.6 วงจรมัลติเพล็กซ์เซอร์ 2 ต่อ 1 สาย

2) โครงสร้างวงจรมัลติเพล็กซ์เซอร์ 8 ต่อ 1 สาย

จากการส่งข้อมูลดิจิทัลสองข้อมูลลงในสายส่งเดียวกันตามที่ได้กล่าวมาแล้ว ต่อไปนี้จะเป็นการส่งข้อมูลที่มีจำนวนมากขึ้นไปในสายส่งเดียวกันโดยใช้ข้อมูล 8 ข้อมูลผ่านไปในสายส่งเดียว สามารถกระทำได้ดังนี้



รูปที่ 2.7 แผนผังวงจรมัลติเพล็กซ์เซอร์ 8 ต่อ 1 สาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถเลือกข้อมูลโดยใช้สัญญาณลอจิกที่ ABC เป็นตัวเลือก เช่นเมื่อได้รับลอจิกต่างๆ ตามที่ถูกรูปอนให้แล้ว ข้อมูล D_1 ถึง D_8 จะถูกเลือกออกไปที่ เอาต์พุต F ตามความต้องการดังกล่าว ดังนั้นสามารถเขียนตารางความจริงได้ดังตารางที่ 2.4 นี้

ตารางที่ 2.4 ตารางความจริงของมัลติเพล็กซ์เซอร์ 8 ต่อ 1 สาย

Input Control			Output Multiplex
A	B	C	Y
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7

จากตารางความจริงที่ 2.4 สามารถเขียน ฟังก์ชันของเอาต์พุตได้คือ

$$F = \bar{A}\bar{B}\bar{C}D_0 + \bar{A}\bar{B}CD_1 + \bar{A}B\bar{C}D_2 + \bar{A}BCD_3 + A\bar{B}\bar{C}D_4 + A\bar{B}CD_5 + AB\bar{C}D_6 + ABCD_7 \quad (2.13)$$


สามารถสรุปได้ว่า ถ้าเป็นวงจรมัลติเพล็กซ์เซอร์ที่ต้องการส่งข้อมูลไปไม่ว่ากี่ข้อมูล จำนวนเท่าไรหรือ n ข้อมูลก็ตามออกไปที่สายส่งสายเดียว สามารถเขียนฟังก์ชันได้ดังนี้

$$F = \sum_{n=0}^{n-1} nDn \quad (2.14)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 วงจรดีมัลติเพล็กซ์เซอร์

ข้อมูลที่ได้จากวงจรดีมัลติเพล็กซ์เซอร์จะถูกถอดออกมาด้วยวงจรดีมัลติเพล็กซ์เซอร์ซึ่ง ถ้าที่ตัวเลือกนั้นเป็นตัวที่ถูกเลือกด้วยโค้ดเหมือนกันข้อมูลที่รับออกมาจากการดีมัลติเพล็กซ์เซอร์นั้นก็จะเป็นข้อมูลที่ต้องการ ลักษณะของวงจรมีที่เปรียบเสมือนสวิตช์ที่มีทางออกหลายทาง



รูปที่ 2. 8 วงจรดีมัลติเพล็กซ์เซอร์ 1 ต่อ 2 สาย

สามารถเลือกข้อมูลออกได้ที่สัญญาณควบคุม ข้อมูลที่รับเข้ามาจากค่านินพุตจะต้องเป็นข้อมูลเพียงข้อมูลเดียว ความสามารถในการเลือกทางออกได้ขึ้นอยู่กับกำหนดยุทธวิธีของตัวสัญญาณควบคุม ที่จะสามารถนำมาเขียนตารางความจริงและฟังก์ชันได้ดังนี้

ตารางที่ 2.5 ตารางความจริงของวงจรดีมัลติเพล็กซ์เซอร์ 1 ต่อ 2 สาย

A	Demultiplex Output	
	D_0	D_1
0	D_{in}	0
1	0	D_{in}

จากตารางความจริงที่ 2.5 สามารถเขียนฟังก์ชันของเอาต์พุตได้คือ


$$D_0 = \bar{D}_{in} A \quad (2.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$D_1 = D_{in} A \quad (2.16)$$

1) โครงสร้างวงจรดีมัลติเพล็กซ์เซอร์ 1 ต่อ 8 สาย

จากการมัลติเพล็กซ์เซอร์ ข้อมูลดิจิทัลจำนวนสองข้อมูลลงในสายส่งเดียวกันและในการนำข้อมูลที่ได้ออกมัลติเพล็กซ์เซอร์ เพื่อนำข้อมูลที่ต้องการออกมายังปลายทางที่ถูกต้องผ่านการควบคุมของสัญญาณควบคุม ต่อไปจะเป็นการถอดข้อมูลที่มีย่านวนมากขึ้นไปในสายส่งเดียวกันและออกไปยังปลายทางที่ถูกต้อง สามารถกระทำได้ดังนี้



รูปที่ 2.9 แผนผังการดีมัลติเพล็กซ์เซอร์

สามารถเลือกข้อมูลโดยใช้สัญญาณลอจิกที่ ABC เป็นตัวเลือก เช่นเมื่อรับลอจิกต่างๆ ตามที่ถูกป้อนให้แล้ว ข้อมูล D_1 ถึง D_8 จะถูกเลือกออกไปตามที่เอาต์พุต F ตามความต้องการ ดังกล่าว ดังนั้นสามารถเขียนตารางความจริงได้ดังตารางที่ 2.6 นี้ ข้อมูลที่ส่งเข้ามาคือข้อมูลเข้า ถ้าตัวเลือก ABC มีลอจิกเป็น 000 แล้วข้อมูลเข้าจะผ่านออกมาที่เอาต์พุต D_0 ขึ้นกับข้อมูลที่ส่งผ่านไป ยังสัญญาณควบคุม ข้อมูลจะออกมาตามที่สัญญาณควบคุมจาก D_0 ถึง D_7 ซึ่งเป็นข้อมูลที่รับมาจากข้อมูลเข้านั่นเองตามตารางที่ 2.6 มีประโยชน์เป็นอย่างยิ่ง เนื่องจากการใช้มัลติเพล็กซ์ในการส่งข้อมูลหลายๆ ข้อมูลออกไปยังเอาต์พุตเพียงเส้นเดียวเพื่อให้ข้อมูลออกไปและการดีมัลติเพล็กซ์มีความสำคัญ ในการรับข้อมูลที่ถูส่งผ่านมาจากในส่วนการมัลติเพล็กซ์เพื่อเลือกข้อมูลที่ออกไปยัง

ที่ปลายทางที่สามารถเลือกได้นั้นเอง จากการส่งข้อมูลผ่านไปยังข้อมูลเข้าที่สามารถ ที่จะเลือก เอาต์พุตปลายทางได้แล้ว สามารถกำหนดได้จากค่าของ ABC นั้นเอง ตารางที่ 2.6 โดย ข้อมูลเข้า จะทำการผ่านข้อมูลไปยังปลายทางที่กำหนดให้

ตารางที่ 2.6 ตารางความจริงของคิมัลติเพล็กซ์เซอร์ 1 ต่อ 8 สาย

A	B	C	D ₀	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	D ₇
0	0	0	D _{in}	0	0	0	0	0	0	0
0	0	1	0	D _{in}	0	0	0	0	0	0
0	1	0	0	0	D _{in}	0	0	0	0	0
0	1	1	0	0	0	D _{in}	0	0	0	0
1	0	0	0	0	0	0	D _{in}	0	0	0
1	0	1	0	0	0	0	0	D _{in}	0	0
1	1	0	0	0	0	0	0	0	D _{in}	0
1	1	1	0	0	0	0	0	0	0	D _{in}

จากตารางความจริงที่ 2.6 สามารถเขียนฟังก์ชันของ เอาต์พุต ได้คือ

$$D_0 = \overline{A}\overline{B}\overline{C}D_{in} \quad (2.17)$$

$$D_1 = \overline{A}\overline{B}CD_{in} \quad (2.18)$$

$$D_2 = \overline{A}B\overline{C}D_{in} \quad (2.19)$$

$$D_3 = \overline{A}BCD_{in} \quad (2.20)$$

$$D_4 = A\overline{B}\overline{C}D_{in} \quad (2.21)$$

$$D_5 = A\overline{B}CD_{in} \quad (2.22)$$

$$D_6 = AB\overline{C}D_{in} \quad (2.23)$$

$$D_7 = ABCD_{in} \quad (2.24)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 หลักการของวงจรรีบแบบเข้าจังหวะ

วงจรรีบแบบเข้าจังหวะหรือวงจรรีบแบบขนาน แต่ละสถานะของฟลิปฟล็อปจะทำการรับอินพุตโดยตรงจากสัญญาณนาฬิกาเดียวกัน และเอาต์พุต ที่ได้จากแต่ละสถานะจะมีการเปลี่ยนแปลงอย่างทันทีที่มีอินพุตเข้ามา ทำให้ไม่เกิดการหน่วงเวลา ในกรณีที่ความถี่สูงๆ วงจรรีบบางชนิดที่อาจเกิดข้อผิดพลาดได้เนื่องจากฟลิปฟล็อปแต่ละตัวต่อแบบอันดับ การเปลี่ยนแปลงสถานะแต่ละตัวต้องรอการเปลี่ยนแปลงสถานะจากฟลิปฟล็อปตัวก่อนหน้า จึงทำงานได้ในความถี่ที่ไม่สูงมากนัก ในที่นี้จะใช้ JK ฟลิปฟล็อปซึ่งจำเป็นจะต้องใช้แผนผังคาร์นอร์ และตารางการใช้งาน JK ฟลิปฟล็อป

ตารางที่ 2.7 ตารางความจริงของ JK ฟลิปฟล็อป

Input		Output
J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	Q_n

ตารางที่ 2.8 สถานะของ JK ฟลิปฟล็อป

Output		Input	
Q_n	Q_{n-1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

จากตารางที่ 2.8 ช่องเอาต์พุต แสดงถึงเอาต์พุตที่สถานะปัจจุบัน (Present State หรือ Q_n) และสถานะหลัง สัญญาณนาฬิกา (Next State หรือ Q_{n+1}) ซึ่งจะกำหนด อินพุต J และ K ว่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรจึงจะได้ เอาต์พุตตามช่องแรกเช่นถ้าสถานะปัจจุบัน (Q_n) เป็น 0 และสถานะสัญญาณนาฬิกา (Q_{n+1}) ยังเป็นศูนย์อยู่ เราต้องให้ อินพุต J และ K อย่างไรจึงจะได้เอาต์พุตออกมา เช่นนี้ ออกมา วิธีพิจารณาให้กลับมาดูตารางความจริงของ JK ฟลิปฟล็อปใหม่ เอาต์พุต Q จะเป็น 0 อีกกรณีหนึ่งคือถ้า Q ของเดิมเป็น 0 อยู่แล้ว ให้ $J = 0$ และ $K = 0$ เอาต์พุตจะไม่เปลี่ยนสถานะ ยังคงเป็นศูนย์อยู่นั่นเอง ดังนั้นจะเห็นว่าทั้ง 2 กรณี $J = 0$ ทั้งคู่ในขณะที่ $K = 1$ ในกรณีแรก และ $K = 0$ ในกรณีหลังคือ ถ้ากรณีที่ Q เป็น 0 อยู่แล้วและยังคงต้องการให้ Q เป็นศูนย์อยู่หลังจากป้อนสัญญาณนาฬิกา แล้วพิจารณาจากตารางพบว่า $J = 1$ และ $K = 0$ เมื่อ $J = 1$ และ $K = 1$ ซึ่งจะทำให้การเปลี่ยนสถานะตรงข้ามกับสถานะเดิม ที่เป็น $J = 1$ และ $K = 1$ เพราะก่อนมี สัญญาณนาฬิกาแล้วพิจารณาที่ตารางพบว่า $J = 1$ และ $K = 0$ เมื่อ $J = 1$ และ $K = 1$ ซึ่งจะทำให้การเปลี่ยนสถานะตรงข้ามกับสถานะเดิม ที่เป็น $J = 1$ และ $K = 1$ เพราะก่อนมีสัญญาณนาฬิกา $Q = 0$ หลังจากที่ได้ผ่านไป แล้ว $Q = 1$ เป็นลักษณะของการเปลี่ยนสถานะตรงข้ามกับสถานะเดิม ที่เป็น $J = 1$ และ $K = 1$ เพราะก่อนมีสัญญาณนาฬิกา $Q = 0$ หลังจาก สัญญาณนาฬิกา ผ่านไปแล้ว $Q = 1$ เป็นลักษณะของการเปลี่ยนสถานะตรงข้ามกับสถานะเดิม คือ J ต้องเท่ากับ 1 และ K จะเป็น 0 หรือ 1 ก็ได้ไม่สนใจ

2.4.1 หลักการออกแบบวงจรนับแบบเข้าจังหวะ

- 1) ต้องพิจารณາตารางแสดงการนับ
- 2) ต้องจินตนาการล่วงหน้าว่ามีการเปลี่ยนแปลงหรือไม่ แต่จากตารางแสดงการนับนั้น การเปลี่ยนแปลงจาก 0 ไป 1 และ 1 ไป 0 ตามตารางที่ 2.9

ตารางที่ 2.9 การกระตุ้นฟลิปฟล็อป


Output Change	Input Required	
	J	K
0 เปลี่ยนเป็น 0	0	X
0 เปลี่ยนเป็น 1	X	1
1 เปลี่ยนเป็น 0	1	X
1 เปลี่ยนเป็น 1	X	0

3) จากการทำแผนผังแล้ว สิ่งที่ทำเป็นอย่างยิ่งคือตาราง 2.9 คู่ออกที่ เอาต์พุตเดิมเปลี่ยนไปเป็นของใหม่ต่อจากนั้นก็คู่ออกรูป J และ K

ตารางที่ 2.10 การเปรียบเทียบเอาต์พุต ที่เปลี่ยนแปลงไปตามตารางที่ 2.9

Number	Output			Input					
	Q _a	Q _b	Q _c	J _c	K _c	J _b	K _b	J _a	K _a
0	0	0	0	1	X	0	X	0	X
1	0	0	1	X	1	1	X	0	X
2	0	1	0	1	X	X	0	0	X
3	0	1	1	X	1	X	1	X	0
4	1	0	0	1	X	0	X	X	0
5	1	0	1	X	1	1	X	X	0
6	1	1	0	1	X	X	0	X	0
7	1	1	1	X	1	X	1	X	0

นำเอาข้อมูลที่ จากตารางที่ 2.9 และ 2.10 ไปลงแผนผังคาร์นอร์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Jb

		Qa Qb			
		00	01	11	10
0	0	X	X	0	
1	1	X	X	1	

$J_b = Q_c$

Kb

		Qa Qb			
		00	01	11	10
0	X	X	X	X	
1	1	1	1	1	

$K_b = Q_c$

Ja

		Qa Qb			
		00	01	11	10
0	0	0	X	X	
1	0	1	X	X	


$J_a = Q_b Q_c$

Ka

		Qa Qb			
		00	01	11	10
0	X	X	0	0	
1	X	X	1	0	

$K_a = Q_b Q_c$

เมื่อทำการเขียนแผนผังคาร์นอร์เสร็จ และทำการจับคู่เรียบร้อยแล้ว ให้พิจารณาผลของเอาต์พุต ที่ได้ และทำการนำผลที่ได้นี้มาวางเป็นวงจรดังรูปที่ 2.10



รูปที่ 2.10 วงจรนับแบบเข้าจังหวะ

2.5 หลักการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและดิจิทัลเป็นแอนะล็อก

2.5.1 การแปลงสัญญาณแอนะล็อกเป็นดิจิทัล (Analog to digital Conversion)

การแปลงสัญญาณแอนะล็อก เป็นดิจิทัลได้ จะต้องมีการแทนสัญญาณแอนะล็อกระดับค่าหนึ่งๆ ด้วยค่าของตัวเลขไบนารี ปัจจุบันอาจแยกได้ 4 วิธีดังนี้


1) การแปลงอนาล็อกเป็นดิจิทัลแบบที่ใช้การอินทิเกรท

วงจรที่ใช้เปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัลที่ใช้เทคนิคการอินทิเกรทมีสัญญาณ 3 แบบคือ

1.1) แบบสโลปเดี่ยวหรือแบบแรมป์ (Single Slope A/D Converter)

วงจร A/D แบบนี้จะประกอบด้วยวงจรกำเนิดสัญญาณแรมป์ วงจรเปรียบเทียบ วงจรนับ BCD หรือ นับเลขฐานสอง เมื่อเริ่มทำการเปลี่ยนสัญญาณ สัญญาณแรมป์และ วงจรนับจะถูกทำให้รีเซ็ตให้เป็นศูนย์ แรงดันแอนะล็อกถูกป้อนไปยังวงจรเปรียบเทียบทางขาอินพุตแบบกลับ

วงจรเปรียบเทียบก็ให้เอาต์พุตระดับเป็น ค่าสูงจะทำให้เอนด์เกต ปล่อยสัญญาณนาฬิกาผ่านไปยังวงจรนับได้และเริ่มทำให้เกิดสัญญาณแรมป์ มีแรงดันเป็นบวกขึ้นเรื่อยๆ จนมากกว่าจนวนระดับแรงดันอินพุต เอาต์พุตเปรียบเทียบก็ตกลงมาเป็น ค่าต่ำส่งผลทำให้เอนด์เกต ไม่มีสัญญาณผ่านไปให้วงจรนับ




รูปที่ 2.11 แผนผังการทำงานของวงจรสโลปเดี่ยว

วงจรมีจะหยุดนับและเก็บค่าไว้ที่วงจรถ่ายค่า นอกจากนั้นจึงทำการรีเซ็ตวงจรมีและในวงจรมีกำเนิดสัญญาณแรมปี ข้อเสียของวงจรมีคือไม่ควรใช้งานกับวงจรมีที่ต้องการความถูกต้องสูง เพราะเนื่องจากการเปลี่ยนแปลง ในแหล่งกำเนิดสัญญาณแรมปี ขึ้นกับอุณหภูมิ และผลตอบสนองต่อสัญญาณอินพุต ทำให้ไม่มีความคงที่ ดังนั้นจึงมีการปรับปรุงให้ดีขึ้นเป็นวงจรมีแบบสโลปคู่ (Dual - Slope)

1.2) แบบสโลปคู่ (Dual – Slope A/D Converter)

รูปแบบของวงจรมีส่วนใหญ่คล้ายกับแบบสโลปเดี่ยว แต่มีสวิตช์ที่อินพุตเพิ่มขึ้นเพื่อทำการเลือกกระหว่างแรงดันอินพุต กับแรงดันอ้างอิง (วงจรมีเปรียบเทียบกับขาสัญญาณอินพุตคล้ายกันกับแบบสโลปเดี่ยว) ส่วนประกอบวงจรมี วงจรมีกำเนิดสัญญาณแรมปี หรือในวงจรมีอินทีเกรเตอร์ ซึ่งจะกำเนิดสัญญาณแรมปีที่เป็นเชิงเส้น แต่มีสโลปเป็นลบ ซึ่งวงจรมีเปรียบเทียบกับจะได้ค่าแรงดันเป็นลบเข้ามาแล้วให้เอาต์พุตเป็นบวก ทำการเปิดแอนด์เกตให้สัญญาณนาฬิกาผ่านวงจรมี นับจะนับไปจนถึงค่าคงที่ที่กำหนดไว้ และสับสวิตช์ต่อเข้ากับแรงดันอ้างอิง ซึ่งจะทำให้แรมปีหรือวงจรมีอินทีเกรเตอร์



รูปที่ 2.12 วงจรมีเปลี่ยนสัญญาณ A/D แบบสโลปคู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่งจะกำเนิดสัญญาณแรมป์ที่เป็นเชิงเส้น แต่มีสโลปเป็นลบ ซึ่งวงจรเปรียบเทียบ ก็จะได้แรงดันลบเข้ามา แล้วให้เอาต์พุตเป็นบวกทำการเปิดแอนด์เกตให้สัญญาณนาฬิกาผ่านเข้ามาสู่ วงจรนับ และวงจรนับจะไปจนถึงค่าที่กำหนดไว้ แล้วสับสวิตช์เข้ากับแรงดันอ้างอิง ซึ่งจะทำให้ แรมป์ที่สโลปเป็นบวกจนมีค่าเป็นศูนย์ วงจรนับจะเก็บค่าที่เวลานั้นไว้ ซึ่งค่าในวงจรนับจะทำเป็น สัดส่วนโดยตรงกับแรงดันอินพุตข้อดีของวงจรสโลปคู่ชนิดนี้คือ ความถูกต้องสูง ราคาถูก และมี เสถียรภาพทางด้านอุณหภูมิ มีข้อเสียคือความเร็วต่ำในการเปลี่ยนแปลงสัญญาณครั้งอาจใช้เวลา ถึง 100 ms

1.3) แบบชารจ์บาลานซ์ (Charge Balance A/D Converter)

วงจรชนิดนี้จะมีลักษณะคล้ายกับวงจรสโลปคู่ โดยมีหลักการเช่นเดียวกันกับแบบสโลป เดียว แต่แทนที่จะให้อินพุต สวิตช์ไปมาระหว่างแรงดันที่ไม่รู้ค่ากับแรงดันอ้างอิง ก็ทำให้การเพิ่ม แทรกพัลส์ของกระแสอ้างอิงมาตรงๆที่จุดรวมของวงจรอินทิเกรเตอร์ในช่วงเวลาที่คงที่ โดยที่ จำนวนพัลส์จะเป็นสัดส่วน โดยตรงกับแรงดันอินพุตที่ไม่รู้ค่า

2) A/D Converter แบบที่ใช้วงจรนับและวงจร D/A มาประกอบกัน

การทำงานของวงจรมีหลักการ ในรูปแบบเช่นเดียวกันกับแบบสโลปเดี่ยวเพียงแต่สโลป ของวงจรมีถูกสร้างโดยวงจรนับและวงจร โดยแรมป์นี้จะมีลักษณะเป็นบันไดขั้นเล็กๆ




รูปที่ 2.13 แผนผังการทำงานของ A/D Converter

3) A/D converter แบบใช้วงจรเปรียบเทียบขนาน หรือแบบ “แฟลช”

(Parallel Comparator Simultaneous “Flash” A/D converter)

วงจร A/D แบบนี้ใช้วงจรเปรียบเทียบที่ต่อขนานกัน ประกอบด้วยออปแอมป์ที่ใช้ต่อเป็นวงจรเปรียบเทียบ และตัวต้านทานต่อไว้เพื่อแบ่งแรงดันที่ขาอินพุตแบบกลับ ให้มีขนาดต่างๆ จากหลักการของวงจรเปรียบเทียบทั่วไป เมื่อแรงดันอินพุตที่ขาอินพุตแบบไม่กลับมีค่าสูงกว่าที่ขาอินพุตแบบกลับ เอาต์พุตจะได้ค่าสูงตามตารางที่ 2.11

ข้อเสียของวงจรแบบนี้ ก็จะใช้ตัวเปรียบเทียบมากเช่น ใช้ 255 ตัวเมื่อต้องการความละเอียดขนาด 8 บิต และมีความเร็วสูงมากใช้เวลาในการแปลงได้เร็วในระดับนาโนวินาที



รูปที่ 2.14 การต่อวงจร Parallel Comparater A/D Converter


ตารางที่ 2.11 ความสัมพันธ์ระหว่างอินพุตที่เป็นแอนะล็อกกับเอาต์พุตที่เป็นดิจิตอล

แรงดันอินพุต V_{in} (โวลต์)	เอาต์พุตของวงจรเปรียบเทียบ			เอาต์พุตเลขฐานสอง	
	A_1	A_2	A_3	D_1	D_0
0-1	0	0	0	0	1
1-2	1	0	0	0	0
2-3	1	1	0	0	1
3-4	1	1	1	1	1

4) A/D converter แบบใช้การประมาณค่า

(Successive Approximation A/D Converter)

ประกอบด้วยวงจร D/A ซึ่งจะแปลงค่าแรงดันเปรียบเทียบ มาเปรียบเทียบกับสัญญาณอินพุต โดย ค่าที่เปรียบเทียบแต่ละครั้งจะเป็นเอาต์พุตของค่าดิจิตอลแต่ละบิต จากบิตสูงไปบิตต่ำ โดยจะมีสัญญาณนาฬิกาคอยสั่งให้เปรียบเทียบทีละบิต ถ้า A/D มี 8 บิต ก็จะต้องการสัญญาณนาฬิกา 8 ลูกเพื่อทำการเปรียบเทียบค่านั้นๆ



รูปที่ 2.15 แผนผังการทำงานของ Successive Approximation A/D Converter

จากรูปที่ 2.15 แสดงตัวอย่างการทำงานของ A/D ขนาด 3 บิต โดยที่สัญญาณลูกแรก ค่าจาก A/D จะมีค่าเท่ากับค่ากลางของแรงดันอ้างอิง คือ 100 ซึ่งน้อยกว่าอินพุต ค่าในรีจิสเตอร์ภายในจึงเป็น 1 เมื่อมีสัญญาณนาฬิกา ลูกที่ 2 D/A จะเพิ่มค่าขึ้นเป็น 110 ซึ่งน้อยกว่าอินพุตอยู่อีก ค่าบิตที่ 2 จึงเป็น 1 เมื่อมีสัญญาณนาฬิกา ลูกที่ 3 D/A จะเพิ่มค่าเป็น 111 และ D/A ขนาด 3 บิต มีความละเอียดไม่พอที่จะเปรียบเทียบได้ ต้องทำการเพิ่มขนาดของบิต D/A จึงจะได้เอาต์พุตที่มีค่าใกล้เคียงอินพุตมากขึ้น ส่วนข้อดีของวงจรแบบนี้ คือ ความละเอียดของวงจรขึ้นกับบิต ถ้าต้องการให้เอาต์พุตละเอียดมากก็เพิ่มขนาดของ A/D และเวลาในการแปลงคงที่ทุกๆ ค่า

2.5.2 การแปลงดิจิทัลเป็นแอนะล็อก

การแปลงดิจิทัลเป็นแอนะล็อก จะใช้วงจรหรืออุปกรณ์ที่มีหน้าที่แปลงสัญญาณดิจิทัล ซึ่งอาจเป็นแรงดันหรือกระแส ให้เป็นสัญญาณแอนะล็อกที่เป็นสัดส่วนกับสัญญาณดิจิทัลที่ป้อนเข้าไปเป็นอินพุตของวงจร เราสามารถเขียนสมการเอาต์พุต ของการแปลงดิจิทัลเป็นแอนะล็อก ได้ดังนี้

$$X = K \times A \times B \quad (2.25)$$


โดยที่

X = ค่าแรงดันหรือกระแสทางด้านเอาต์พุต (แอนะล็อก)

K = ค่าคงที่มีค่าเป็น 1 เสมอ

A = ค่าอ้างอิงแอนะล็อก (เป็นแรงดันหรือกระแสก็ได้)

B = จำนวนค่าของตัวเลขไบนารี



รูปที่ 2.16 ส่วนประกอบพื้นฐานของการแปลงดิจิทัลเป็นแอนะล็อก


ส่วนประกอบต่างๆของระบบการแปลงดิจิตอลเป็นแอนะล็อก โดยที่แหล่งจ่ายอ้างอิงของแอนะล็อกจะมีค่าคงหนึ่ง อาจจะเป็นแหล่งจ่ายแรงดันหรือแรงดันกระแสที่มีความเที่ยงตรงสูง จุดประสงค์เพื่อใช้เปรียบเทียบกับอินพุต เพื่อที่จะสร้างแรงดัน หรือกระแสที่เอาต์พุต การแปลงดิจิตอลเป็นแอนะล็อก จะแบ่งตามตัวต้านทาน ซึ่งจะมีการใช้ตัวต้านทานโดยทั่วไปอยู่ 2 ลักษณะ คือ แบบใช้ตัวต้านทานแบ่งน้ำหนัก (Binary weighted Resistor) และตัวต้านทานขั้นบันได หรือ วงจร R-2 R Ladder

1) การแปลงดิจิตอลเป็นแอนะล็อกแบบตัวต้านทานแบ่งน้ำหนัก

(Binary weighted Resistor)

การใช้ตัวต้านทานแบบนี้จะเป็นการแปลงข้อมูลดิจิตอลให้เป็นแอนะล็อกโดยตรง จะมีตัวต้านทานต่ออนุกรมอยู่กับแรงดันอ้างอิง โดยจะมีอิเล็กทรอนิกส์สวิตช์ ใช้ในการเปิด ปิด สัญญาณตามสถานะของสัญญาณดิจิตอลซึ่งมีได้ 2 ระดับ คือ ลอจิก 0 และ 1 การต่อลักษณะนี้ค่าของตัวต้านทานจะมีค่าในแต่ละน้ำหนักที่คูณด้วยสอง ตลอดคือ จะมีตั้งแต่ R , $2R$, $4R$ จนถึง nR หรือเขียนเป็นสมการได้ว่า $2^{(n-1)} R$ โดยที่ n คือจำนวนบิตของเลขไบนารีที่จะทำการเปลี่ยนแปลง

เมื่อตัวต้านทานถูกต่อลงกราว์จะไม่กระแสไหลผ่านตัวต้านทานที่ต่ออยู่ แต่ถ้าในกรณีตัวต้านทานตัวนั้น ต่ออยู่กับแรงดันอ้างอิง (แทนด้วยระดับลอจิกที่ตรงข้ามกับการต่อตัวต้านทานลงกราว์) จะมีกระแสไหลผ่านตัวต้านทาน R จะมีค่าเท่ากับ แรงดันอ้างอิงค่ากระแสทั้งสอง จะไหลมารวมกันที่จุดผสม (Summing Point)




รูปที่ 2.17 วงจร D/A Converter แบบ Binary Weighted Resistor Ladder

ตัวต้านทานที่ทำกระแสไหลได้สูงสุด MSB (Most Significant Bit) และยังเห็นได้ว่าค่าของตัวต้านทานเพิ่มขึ้นทีละมากๆ ถ้าหากมีการแปลงสัญญาณดิจิทัลขนาด 8 บิตแล้วถ้าจะต้องใช้ค่าความต้านทาน $R = 10\text{ K}\Omega$ แล้วตัวต้านทานตัวที่ 8 จะทำให้มีกระแสผ่านตัวต้านทานตัวนี้น้อยมาก และจากการที่ใช้ตัวต้านทานเปลี่ยนไปมีค่ามากขึ้นจะส่งผลต่อสิ่งแวดลอม และทำให้ความร้อนสูงขึ้น รวมถึงส่งผลต่อความแม่นยำในการเปลี่ยนแปลง เพราะฉะนั้นเมื่อมีจำนวนบิตเพิ่มขึ้น จึงได้ทำการเปลี่ยนแปลงโดยใช้ตัวต้านทานแบบขั้นบันได

2) การแปลงดิจิทัลเป็นแอนะล็อกแบบตัวต้านทานขั้นบันได

(R2R Ladder D/A converter)

จากที่กล่าวมาข้างต้นเราสามารถแก้ปัญหาโดยใช้ตัวต้านทานเพียงสองค่าในการแปลง คือ R และ $2R$ ดังรูปที่ 2.18 จากการเปลี่ยนมาใช้ตัวต้านทานเพิ่มขึ้นทำให้มีความแม่นยำมากขึ้นในการเปลี่ยนแปลงข้อมูล ทำให้ความร้อนลดลง ค่าของตัวต้านทานมีค่าลดลงเมื่อจำนวนบิตเพิ่มขึ้นค่าที่ได้จะมีความถูกต้อง เมื่อตัวต้านทานถูกต่อลงกราวน์ จะไม่กระแสไหลผ่านตัวต้านทานที่ต่ออยู่ แต่ถ้าตัวต้านทานตัวนั้นต่ออยู่กับแรงดันอ้างอิงแทนที่ด้วยระดับลอจิกที่ตรงข้ามกับการต่อตัวต้านทานลงกราวน์ เห็นได้ว่าค่าความต้านทานที่ต่ออยู่กับสวิตช์จะมีค่าที่เท่ากัน และในส่วนของค่าความต้านทานที่นำมาต่อเพิ่มตัวสุดท้ายที่ต่อลงกราวน์จะมีค่าเท่ากับ $2R$ และกระแสทั้งสองจะไหลมารวมกันที่จุดผสมและการทำการของวงจรจะมีค่าเสถียรภาพมากขึ้น ทำให้สามารถนำไปใช้งานได้ใน ที่อุณหภูมิสูง



รูปที่ 2.18 วงจร D/A converter แบบ R-2R Ladders0

2.5.3 คุณสมบัติและข้อกำหนดของตัวแปลง D/A

สำหรับตัวแปลงสัญญาณดิจิทัลเป็นแอนะล็อกที่กล่าวมานี้ จะต้องมีคุณสมบัติที่สำคัญๆ สำหรับการทำงานดังต่อไปนี้

1) ความละเอียด

คุณสมบัติประการแรกของ D/A นี้คือความละเอียดของความสามารถในการเปลี่ยนแปลง พิจารณาบิตเลขฐานสองที่ป้อนเข้าที่อินพุตที่เป็นไปได้เท่ากับ $2^8 = 256$ ดังนั้นค่าความละเอียดของ D/A ขนาด 8 บิตคือประมาณ 0.39 %

2) ค่าเต็มพิกัดของแรงดันเอาต์พุต

คุณสมบัติประการที่สองของ D/A คือค่าเต็มพิกัดของแรงดันเอาต์พุต คือค่าแรงดันสูงสุดที่ D/A สามารถให้ออกมาได้เมื่ออินพุต ดิจิทัลมีค่าลอจิกเป็น 1 หมดทุกบิต

3) ค่าความเที่ยงตรง

ข้อกำหนดความเที่ยงตรงสำหรับ D/A คือการเปรียบเทียบระหว่างเอาต์พุตที่เกิดขึ้นจริงกับเอาต์พุตที่คาดหวังไว้ โดยมีการกำหนดค่าไว้เป็นเปอร์เซ็นต์ เช่น D/A มีแรงดันเต็มพิกัดของเอาต์พุต 10 โวลต์ และความเที่ยงตรง 0.2 % ดังนั้นค่าผิดพลาดสูงสุดไม่มากกว่า $1/2$ ของบิตน้อยสำคัญต่ำสุด LSB (Least Significant Bit)

4) ความเป็นเชิงเส้น

คือการวัดค่าความเบี่ยงเบนของเอาต์พุต ที่เป็นพิสัยจากเส้นตรงที่ตัวแปลงสัญญาณไม่มีการทำงานเลยไปจนถึงการทำงานครบทุกบิต ซึ่งค่าเปลี่ยนแปลงในอุดมคติของเอาต์พุตจากเส้นตรงควรมีไม่มากกว่า $1/2$ ของ LSB

5) ค่าเวลาในการเปลี่ยนแปลง

คือเมื่อเกิดการเปลี่ยนแปลงค่าไบนารี ที่ทำการป้อนเป็นอินพุตเข้ามาในแต่ละบิตของ D/A เอาต์พุตจะเปลี่ยนแปลงเป็นสัญญาณแอนะล็อกค่าใหม่ได้ถูกต้อง จะต้องใช้เวลาค่าหนึ่ง ซึ่งขึ้นกับข้อกำหนดของเวลาในการแปลงของตัว D/A ค่าเวลาที่เอาต์พุตใช้ไปใน $1/2$ LSB ของค่าสุดท้ายจะเรียกว่าค่าเวลาการกำหนด สำหรับในการแปลงค่าเอาต์พุตเต็มพิกัดคุณสมบัตินี้สำคัญเพราะถ้าตัวแปลงสัญญาณทำงานที่ความถี่สูงๆ มันอาจจะไม่มีเวลาจะตั้งค่าก่อนที่จะสวิทช์ไปสู่อีกสถานะหนึ่ง

2.6 หลักการของการเขียนข้อมูลลงหน่วยความจำ

หน่วยความจำเป็นส่วนหนึ่งของคอมพิวเตอร์ซึ่งจะใช้เป็นที่เก็บโปรแกรม หรือรหัสคำสั่งกับข้อมูลที่เราต้องการใช้ในการแก้ปัญหา หน่วยความจำโดยปกติจะมีลักษณะเสมือนรีจิสเตอร์นับพันๆตัว ซึ่งแต่ละตัวจะเก็บค่าในรูปกลุ่มค่าเลขฐานสองไว้ ในเครื่องคอมพิวเตอร์สมัยแรกๆ และในปัจจุบันนี้หันมาใช้วัสดุสารกึ่งตัวนำแทน

2.6.1 หน่วยความจำถาวร (Random Access Memory : ROM)

หน่วยความจำถาวร เป็นชนิดของหน่วยความจำแบบที่ง่ายที่สุด มีลักษณะเสมือนกับกลุ่มของรีจิสเตอร์ แต่ละตัวจะเก็บข้อมูล ในรูปของกลุ่มค่าเลขฐานสองเป็นแบบคงที่ตลอดไป จากลักษณะเปรียบเทียบที่กล่าวมาแล้วว่า ในตำแหน่งข้อมูลหนึ่ง จะเสมือนรีจิสเตอร์ตัวหนึ่งที่เก็บข้อมูลกลุ่มค่าไว้เป็นประจำค่า โดยอาศัยสัญญาณควบคุมที่พอเหมาะ จะสามารถอ่านค่ากลุ่มค่าที่เก็บไว้ในรีจิสเตอร์ใดก็ได้

1) ประเภทของหน่วยความจำถาวร

1.1) หน่วยความจำถาวรแบบไดโอด

มีการทำงานคล้ายกับสวิตช์ทางอิเล็กทรอนิกส์มีสัญลักษณ์ดังนี้โดยถ้าหากค่าแรงดันตกคร่อม จุดทาง A สูงกว่า B สวิตช์ก็จะตัดทางไฟ ดังรูปซึ่งจะแสดงลักษณะการสร้างรอมวิธีหนึ่ง เส้นตามแนวระดับ แต่ละเส้นก็คือรีจิสเตอร์ตัวหนึ่ง ส่วนเส้นตามแนวตั้งเป็นทางต่อสัญญาณออกจากรีจิสเตอร์ เป็นค่ากลุ่มค่าเช่น รีจิสเตอร์ R_0 จะประกอบไปด้วย ไดโอด 3 ตัว รีจิสเตอร์ R_1 มีไดโอด 1 ตัวต่ออยู่ กลุ่มค่าสัญญาณออกจะได้ค่าดังนี้

$$\bar{D} = D_3 D_2 D_1 D_0 \quad (2.26)$$

ที่ตำแหน่งของสวิตช์ดังที่แสดงไว้จะมีแรงดันไฟฟ้าสูงต่อเข้ามาเพื่อจะต่อไปทางไดโอดที่รีจิสเตอร์ R_0 และไดโอดของรีจิสเตอร์ที่เหลืออยู่จะถูกตัดทางไฟ ซึ่งหมายความว่าสัญญาณสูงจะถูกส่งมาแสดงยังที่สัญญาณออกให้ค่าสูงแก่ D_2 , D_1 และ D_0 ดังนั้นสัญญาณออกจะมีค่าเป็น 0111 เมื่อเลื่อนสวิตช์มาตำแหน่งที่ 1 จะพบว่าไดโอดในรีจิสเตอร์ R_1 ก็จะต่อทางไฟ ทำให้สัญญาณ D_3 มีค่าสูง เนื่องจากไดโอดตัวอื่นๆ จะตัดทางไฟสัญญาณที่ออกมาจะกลายเป็น 1000 เมื่อเลื่อนสวิตช์ไปในตำแหน่งอื่นๆ จะสามารถอ่านค่าข้อมูลได้

ตารางที่ 2.12 แอดเดรสของหน่วยความจำถาวรแบบไดโอด

รีจิสเตอร์	กลุ่มคำ	แอดเดรสหรือตำแหน่ง สวิตช์
R_0	0111	0
R_1	1000	1
R_2	1011	2
R_3	1100	3
R_4	0110	4
R_5	1001	5
R_6	0011	6
R_7	1110	7

ตำแหน่งข้อมูล

ตำแหน่งข้อมูลหรือแอดเดรส ของแต่ละกลุ่มจะมีตำแหน่ง เรียกเหมือนกับตัวเลขที่ต่อท้ายรีจิสเตอร์ที่ใช้เป็นที่เก็บข้อมูลกลุ่มคำนั้น จากการที่ข้อมูลเริ่มต้นที่ 0111 จึงมีตำแหน่งที่อยู่ข้อมูลที่แอดเดรส 0, 1000 มีแอดเดรสที่ 1, 1011 มีแอดเดรสที่ 2 และต่อไป

จากที่ได้ตามแนวความคิดที่จะนำเอาแอดเดรสเข้ามาระบุตำแหน่งในรอมที่มีขนาดเท่าไรก็ได้ เช่นรอมที่มี 256 รีจิสเตอร์ก็สามารถเก็บข้อมูลได้ 256 กลุ่มคำ ด้วยตำแหน่งแอดเดรสจาก 0 ถึง 255 กลุ่มคำที่มีแอดเดรส กลุ่มคำที่มีแอดเดรส 0 ก็คือกลุ่มคำที่เก็บไว้ในรีจิสเตอร์ R_0 กลุ่มคำที่มีแอดเดรส 255 ก็คือกลุ่มคำที่เก็บไว้ในรีจิสเตอร์ตำแหน่ง R_{255} ที่ถอดรหัสจะถูกสร้างมารวมกับรอมด้วย แนวความคิดเบื้องต้น มีขาสัญญาณเข้าจำนวน 3 ขา คือ A_2, A_1, A_0 ซึ่งต่อไปจะเป็นตัวป้อนไฟแรงดันสูง หรือเลือกแอดเดรสนั่นเองไปยังกลุ่มคำที่ถูกเก็บไว้ตามต้องการเช่น ในส่วนของแอดเดรส ที่ตำแหน่ง A_2, A_1, A_0 มีค่าเท่ากับ 100 ที่ถอดรหัสก็ส่งสัญญาณไฟแรงดันสูง เข้าไปยังรีจิสเตอร์ R_4 สัญญาณที่ออกจากรอมจะมีค่าที่เอาต์พุตเป็น 0110 หากเราต้องใช้ขาสัญญาณมากมายถึง 256 ขา แต่ที่ถอดรหัสของเรามีเพียง 8 ขา ได้แก่ $A_7, A_6, A_5, A_4, A_3, A_2, A_1, A_0$ จะครอบคลุมถึงกลุ่มตัวเลขฐานสองตั้งแต่ค่า


แอดเดรส = 0000 0000 (เท่ากับเลขฐานสิบ)

จนถึง แอดเดรส = 1111 1111 (เท่ากับเลขฐานสิบ 255)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2) หน่วยความจำถาวรที่โรงงานสร้าง

วงจรที่แสดงดังรูปที่ 2.19 เป็นรอมขนาด แปลคูณสี่จะเก็บข้อมูลกลุ่มคำได้ถึง 8 คำ โดยแต่ละคำมีความยาวข้อมูล ขนาด 4 บิตมีขาแอดเดรส 3 ขาและขาสัญญาณออกจำนวน 4 ขา การสร้างหน่วยความจำถาวรอาจสร้างด้วยทรานซิสเตอร์ หรือมอสเฟตโดยเป็นในลักษณะวงจรรวมขนาดใหญ่ หรือไอซีชนิด LSI (Large Scale Integration) โรงงานจะทำให้หน่วยความจำถาวรเก็บข้อมูลได้เป็นพันๆกลุ่มคำ เช่น ไอซีของอินเทลเบอร์ 4308 จะเป็นหน่วยความจำถาวรขนาดความยาว 8 บิต หรือ ไอซีเบอร์ EA 4600 จะเป็นรอมขนาด 4096×8 สามารถเก็บข้อมูลได้ถึง 4096 คำ และมีความยาวขนาด 4 บิต



รูปที่ 2.19 วงจรรวมของหน่วยความจำถาวร

1.3) หน่วยความจำถาวรแบบมีสัญญาณออกสามสถานะ

โดยการนำเอาสวิตช์สามสถานะมาต่อเข้ากับขาสัญญาณออกจากหน่วยความจำถาวรจะได้รอมแบบสัญญาณออกสามสถานะเมื่อสัญญาณอีนาเบิล คำค่าจะตัดขาดระหว่างสัญญาณออกจากรอมกับทางสัญญาณ \bar{D} หรือเกิดการทำให้รอมลอยตัวจากทางสัญญาณออกนั่นเอง และถ้าเป็นสัญญาณอีนาเบิลมีค่าสูงก็จะทำการต่อวงจรยอมให้สัญญาณออกจากหน่วยความจำถาวรผ่านขาเป็นสัญญาณออก \bar{D} ได้


2) หน่วยความจำแอดเดรส (Memory Address Register : MAR)

หน่วยความจำแอดเดรส คือรีจิสเตอร์สำหรับเก็บข้อมูลตำแหน่งของหน่วยความจำที่เครื่องคอมพิวเตอร์จะเรียกหาครั้งต่อไปนั่นเอง โดยทั่วไปนั้นเครื่องคอมพิวเตอร์จะมีหน่วยความจำแอดเดรสนี้รวมอยู่ด้วย ซึ่งเป็นเสมือนบัฟเฟอร์รีจิสเตอร์สำหรับเก็บกลุ่มค่าเลขฐานสองของค่าในตำแหน่ง หรือแอดเดรสที่ข้อมูลบอกถึง ตำแหน่งของหน่วยความจำนั้นที่ถูกอ่านออกมาตาม

ลำดับที่ทราบหน่วยความจำนั้นใช้เก็บทั้งคำสั่ง ในรูปของตัวเลขฐานสอง หรือข้อมูลที่จะใช้สำหรับแก้ปัญหา แต่ทว่ากลุ่มคำสั่งคำสั่ง และกลุ่มคำข้อมูลต่างๆ นี้จะเก็บไว้ในตำแหน่งหน่วยความจำที่ต่างกันแต่เมื่อเราอาศัยหน่วยความจำแอดเดรสทำการเก็บค่าตำแหน่งข้อมูล หรือคำสั่งที่ถูกต้องไว้เราก็สามารถอ่านค่าข้อมูลหรือคำสั่งได้ถูกต้องตลอดเวลาที่เราให้เครื่องคอมพิวเตอร์ทำงาน ขาสัญญาณแสดงกลุ่มคำของตำแหน่งของหน่วยความจำที่มาจากบัสประกอบด้วย A_3, A_2, A_1, A_0 ซึ่งพร้อมที่จะเข้ามายังหน่วยความจำแอดเดรส ในกรณีที่สัญญาณควบคุมการบรรจุตำแหน่งของหน่วยความจำมีค่าคำสั่งสัญญาณที่บิตเหล่านี้ก็จะถูกกันไว้ไม่ให้เข้ามายังหน่วยความจำแอดเดรสได้แต่เมื่อสัญญาณควบคุมการบรรจุตำแหน่งของหน่วยความจำมีค่าสูง บิตแสดงค่าตำแหน่งของหน่วยความจำเหล่านี้ก็จะถูกนำมายังหน่วยความจำแอดเดรสเมื่อมีสัญญาณขอบบวของนาฬิกาภาระคูนครั้งต่อไป

3) บัส

เพื่อให้เห็นการทำงานที่ชัดเจนขึ้น ได้แสดงถึงการนำวงจรต่อเข้ากับบัสประกอบด้วยสายไฟจำนวน 8 เส้น ระบบฐานสองที่ประกอบกลุ่มตัวเลขขนาด 8 บิต สำหรับเดินในบัสนี้ จะอยู่ทางเลขห้อยท้ายค่าตำแหน่งที่สายไบต์ค่าจะแทนข้อมูลตำแหน่งของรีจิสเตอร์ในหน่วยความจำขนาด 4 บิตที่ถูกส่งเข้ายังหน่วยความจำแอดเดรส รีจิสเตอร์อื่นๆ จะเป็นคั่นกำเนิดของค่ากลุ่มคำข้อมูลตำแหน่งแต่ละบิตรีจิสเตอร์ที่กล่าวถึง เป็นตัววางกลุ่มคำข้อมูลของตำแหน่งหน่วยความจำไว้ในบัส ต่อมาจะส่งค่าเหล่านี้เข้าไปเป็นสัญญาณเข้าหน่วยความจำแอดเดรส เมื่อสัญญาณควบคุมได้ทำการบรรจุตำแหน่งของหน่วยความจำ (L_m) มีค่าสูง และมีสัญญาณขอบบวของนาฬิกาส่งเข้ามาภาระคูนหน่วยความจำแอดเดรส กลุ่มคำข้อมูลตำแหน่งก็จะถูกนำเข้าไปในหน่วยความจำแอดเดรส และข้อมูลที่คงอยู่ใน บัสจะหายไปด้วยเพราะหมดความต้องการ ในขณะที่เดียวกันนี้ข้อมูลที่หน่วยความจำแอดเดรสได้ถูกเก็บอยู่ก็จะเป็นสัญญาณรหัสบอกตำแหน่งของหน่วยความจำถาวรที่ถูกเรียกออกแสดงข้อมูลภายใน และจะถูกเรียกข้อมูลในรอมออกมาได้ ตรงตามรีจิสเตอร์ที่แอดเดรสอยู่ในหน่วยความจำแอดเดรส หากว่าสัญญาณควบคุมการอ่านข้อมูลออกจากหน่วยความจำ (E_r) มีค่าต่ำอยู่สัญญาณออกจากรอมก็จะถูกทำให้ลดยตัวอยู่แต่ถ้าหากว่าสัญญาณควบคุมการอ่านข้อมูลออกจากหน่วยความจำมีค่าสูงกลุ่มคำข้อมูลในรีจิสเตอร์ ที่มีตำแหน่งแสดงไว้ในหน่วยความจำแอดเดรสก็จะถูกนำออกมาจากค่าบนบัสแสดงว่า ข้อมูลของกลุ่มคำจากหน่วยความจำถาวรนี้ก็จะถูกนำไปยังรีจิสเตอร์อื่นๆ ต่อไป




รูปที่ 2.20 รูปแบบมาตรฐานการต่อวงจรหน่วยความจำถาวรเข้ากับบัส

2.6.2 หน่วยความจำชั่วคราว (Random Access Memory : RAM)

หน่วยความจำชั่วคราว หรือ แรมบางครั้งจะเรียกว่าหน่วยความจำที่อ่านและเขียนได้ ในเรื่องของหน่วยความจำถาวรนั้น เป็นหน่วยความจำที่อ่านได้อย่างเดียว จะเขียนลงไปหรือนำข้อมูลเก็บเข้าไปใหม่อีกไม่ได้ แต่หน่วยความจำชั่วคราวมีลักษณะเหมือนกับกลุ่มของบัพเฟอร์รีจิสเตอร์ ที่มีแอดเดรสบอกตำแหน่งที่แน่นอน หลังจากที่ได้ค่าแอดเดรสที่ถูกต้องลงไปแล้ว จะทำการอ่านข้อมูลหรือเขียนข้อมูลใหม่เข้าไปเก็บไว้ได้ หน่วยความจำชั่วคราวมีแนวความคิดมาจากการสร้างวงจรที่มีแกนแม่เหล็กทำให้มีอำนาจแม่เหล็กได้ (Magnetic core) ทรานซิสเตอร์ชนิดไบโพลาร์ หรือมอสเฟต เนื่องจากการที่ข้อมูลสามารถคงอยู่ ได้โดยที่ข้อมูลนั้นไม่สูญหายนั้นเรียกทับศัพท์ว่า นอนโวลตาไทล์ (Nonvolatile) สำหรับไบโพลาร์หรือมอสแรม (MOSRAM) จะเก็บข้อมูลได้ในลักษณะโวลตาไทล์ (Volatile) เมื่อเวลาที่ไฟเลี้ยงดับไป ข้อมูลที่เก็บอยู่ในหน่วยความจำชนิดนี้จะหายไป หน่วยความจำชั่วคราวสามารถมาทำจากวัสดุสารกึ่งตัวนำอาจเป็นรูปสแตติก หรือแบบไดนามิกก็ได้ในตัวหน่วยความจำ สแตติกแรมใช้ไบโพลาร์ หรือฟลิปฟลอป จะยังคงค่าเดิมนานตลอดไปที่เราจ่ายไฟเลี้ยง ให้วงจรสำหรับหน่วยความจำแบบไดนามิกแรม จะประกอบด้วยตัวเก็บประจุและใช้มอสเฟตเป็นที่เก็บข้อมูล แต่เนื่องจากว่าประจุที่เก็บอยู่ในตัวเก็บประจุจะหายไป ในช่วงเวลาสั้น ๆ ดังนั้นข้อมูลที่ถูกรับไว้ในหน่วยความจำจะต้องอัดประจุข้อมูลเดิมเข้าไปใหม่ เรียกว่าการรีเฟรชทุกๆ 2-3 มิลลิวินาที โดยอาศัยสัญญาณนาฬิกาต่างหากเข้ากระตุ้นวงจรเป็นพิเศษ

1) หน่วยความจำหน่วยความจำชั่วคราว แบบสามสถานะ

หน่วยความจำชั่วคราวแบบสามสถานะใช้กลุ่มคำสั่งแอดเดรสเลขฐานสองเป็นตัวเลือกกรีจิสเตอร์ที่ใช้เขียนตำแหน่งแน่นอนที่อยู่ในแรม ซึ่งจะทำให้เราอ่านข้อมูลที่ตำแหน่งนั้นๆ ได้ หรืออาจนำข้อมูลที่เขียนใหม่เข้าไปเก็บไว้ได้



รูปที่ 2.21 สัญลักษณ์ หน่วยความจำชั่วคราวแบบสามสถานะ


สัญญาณควบคุมการอ่าน และสัญญาณควบคุมการเขียนจะเป็นสัญญาณที่เลือกการทำงานให้คงลอยตัวอยู่ (Hold) อ่านหรือนำข้อมูลออกจากสัญญาณออกและเขียนหรือนำข้อมูลใหม่เก็บไว้ในรีจิสเตอร์ที่แอดเดรสนั้น ดังตารางที่ 2.13 การทำงานคือถ้าสัญญาณควบคุมการอ่านมีค่าต่ำกว่าจะเกิดการหยุดไหลหรือไม่มีการทำงานใดๆเลยในหน่วยความจำชั่วคราว ในช่วงเวลานี้สัญญาณควบคุมการเขียนจะเป็นอะไรก็ได้ไม่มีผล ทำให้เกิดอะไรกับวงจรหากสัญญาณควบคุมการอ่านมีค่าสูง และสุดท้ายถ้าสัญญาณควบคุมการเขียนมีค่าสูงจะเกิดการทํางานด้านการเขียนกลุ่มคำสั่งสัญญาณออกจะถูกทำให้ลอยตัวในช่วงของการลอยตัว หรือเขียนแต่จะถูกต่อให้สัญญาณออกไปได้ การทํางานในหน่วยความจำชั่วคราวแบบสแตติกจะเป็นอะซิงโครนัส คือไม่จำเป็นต้องจะต่อสัญญาณนาฬิกา ในระหว่างอ่าน หรือเขียนข้อมูลจะถ่ายโอนโดยไม่ต้องอาศัยสัญญาณนาฬิกาเลยในขณะที่ระหว่างช่วงการเขียนกลุ่มคำสั่งแอดเดรสและข้อมูลกลุ่มคำสั่งสัญญาณเข้าในรูปแบบต้อง

ME	\overline{WE}	การทำงาน	สัญญาณออก
0	X	โฮล	ลอยตัว
1	0	อ่าน	ต่อออก
1	1	เขียน	ลอยตัว

นำสัญญาณเข้ามารอไว้ก่อนสัญญาณ สัญญาณควบคุมการเขียนจะมีค่าสูง สัญญาณที่ทำให้การควบคุมการอ่านมีค่าสูงรออยู่ก่อนกลุ่มสัญญาณแอดเดรส และข้อมูลค่าสัญญาณเข้ายังต้องการเวลาที่คงสถานะอยู่หลังจากสัญญาณควบคุมการเขียนเปลี่ยนสถานะเป็นค่า

2) ที่เก็บข้อมูลชั่วคราวของหน่วยความจำ (Memory Data register : MDR)

โดยทั่วไป การจะนำข้อมูลเข้าเก็บในหน่วยความจำแรมนั้น ข้อมูลจะต้องการเวลาเซตอัปก่อนที่สัญญาณควบคุมการเขียนมีค่าเปลี่ยนสถานะมาเป็นค่าสูง และเวลาลอยตัวหลังจากสัญญาณควบคุมการเขียนเปลี่ยนสถานะมาเป็นค่าต่ำอีก เนื่องจากข้อมูลที่จะนำเข้านั้น ได้มาจากบัสดำเนินการทำให้เกิดปัญหาไปถึงรีจิสเตอร์อื่นๆ อีกคือจะต้องส่งข้อมูลให้ค้างอยู่ในบัสนานพอ วิธีการแก้ปัญหาอย่างหนึ่งคือการสร้างที่เก็บข้อมูลชั่วคราวของหน่วยความจำคือที่เก็บข้อมูลชั่วคราวหรือในส่วนของรีจิสเตอร์ที่ใช้สำหรับ เก็บข้อมูลที่เตรียมไว้ใส่ลงไปเก็บในหน่วยความจำ ดังเช่นในรูป 2.22 กลุ่มคำยาว 8 บิตอยู่ในแรม ที่หน่วยความจำแอดเดรสจะทำการส่งสัญญาณแอดเดรสเพื่อเป็นสัญญาณรหัสสำหรับรีจิสเตอร์ในแรมที่ต้องการ แทนค่าแอดเดรสตั้งแต่ 0000 0000 ถึง 1111 1111 หน่วยความจำชั่วคราวโดยขนาดของกลุ่มคำมีความยาวข้อมูล 12 บิต กลุ่มคำเหล่านี้จะถูกเข้ามาเก็บไว้รีจิสเตอร์ในหน่วยความจำตั้งแต่ R_0 ถึง R_{255} โดยอาศัยสัญญาณควบคุมการทำงานของหน่วยความจำชั่วคราว สัญญาณควบคุมการอ่านค่าต่ำจะเกิดสถานะลอยตัวของวงจรสำหรับการทำให้อุปกรณ์หน่วยความจำชั่วคราวลอยตัวจากวงจร สัญญาณควบคุมการอ่านสูง และในสัญญาณควบคุมการเขียนต่ำจะมีผลให้หน่วยความจำชั่วคราว อ่านหรือนำข้อมูลออกไปสู่บัสดำเนินการ และสัญญาณควบคุมการอ่านมีค่าสูง สัญญาณควบคุมการเขียนมีค่าสูง มีผลทำให้เกิดการเขียนหรือนำข้อมูลเข้าเก็บในหน่วยความจำชั่วคราวโดยสัญญาณทางออกลอยตัวจากบัสดำเนินการ



รูปที่ 2.22 ที่เก็บข้อมูลชั่วคราวของหน่วยความจำต่อกับบัส

2.6.3 ไมโครคอนโทรลเลอร์

1) โครงสร้างภายในและการทำงานของไมโครคอนโทรลเลอร์ MCS-51

คุณสมบัติที่สำคัญทั่วไปของไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีดังนี้

1.1) เป็นไมโครคอนโทรลเลอร์ขนาด 8 บิต

1.2) มีวงจรถ่ายสัญญาณและวงจรมัลติเพล็กซ์ภายในไอซี

1.3) มีคำสั่งสัญญาณอินพุตเอาต์พุตจำนวน 32 บิต

1.4) สามารถเชื่อมต่อหน่วยความจำข้อมูลภายนอก (External program memory) โดยอ้างแอดเดรสได้ถึง 64 k

1.5) สามารถเชื่อมต่อหน่วยความจำโปรแกรมภายในตัวขนาด 4 K โดยเฉพาะเบอร์ 8052 จะมีหน่วยความจำในส่วนนี้ถึง 8 K สำหรับเบอร์ 8031 และ M 8032 จะไม่มีหน่วยความจำในส่วนนี้

1.6) มีหน่วยความจำข้อมูลภายในตัว ขนาด 128 ไบต์ โดยเฉพาะเบอร์ 8032 และ 8052 จะมีหน่วยความจำในส่วนนี้ถึง 256 ไบต์

1.7) หน่วยความจำข้อมูลภายในบางส่วน สามารถเข้าถึงข้อมูลระดับบิตได้ด้วย ที่จะทำให้การควบคุมหรือการตรวจสอบสถานะบิตทำได้ง่ายขึ้นทำให้การเขียน โปรแกรมง่ายขึ้น


1.8) มีไทม์เมอร์ / เคา์เตอร์ ขนาด 16 บิต จำนวน 2 ตัว

1.9) การอินเตอร์รัปต์สามารถทำได้จาก 5 แหล่งกำเนิด สามารถจัดความสำคัญได้เป็น 2 ลำดับ

1.10) มีพอร์ตสื่อสารอนุกรมภายในตัวเอง การทำงานเป็นแบบฟูลดูเพล็กซ์

1.11) คำสั่งส่วนใหญ่ใช้เวลาการทำงานเพียง 1 ไมโครวินาที ใช้ความถี่คริสตอล 12 เมกะเฮิร์ตซ์

2) โครงสร้างภายนอกของ MCS-51



รูปที่ 2.23 การจัดตำแหน่งขาต่างๆ ของไมโครคอนโทรลเลอร์ตระกูล MCS-51

ไมโครคอนโทรลเลอร์ MCS-51 ทุกตัวจะมีขาเหมือนกันสำหรับหน้าที่การทำงานของแต่ละขามีดังนี้ ขา Vcc เป็นขาป้อนแรงดันไฟเลี้ยง +5 โวลต์, ขา Vss เป็นกราวด์ และขาพอร์ต 0 มี 8 ขา ได้แก่ขา P_{0.0} - P_{0.7} เป็นขาพอร์ตอินพุตแบบ 2 ทิศทางสำหรับใช้งานทั่วไป โดยถ้ายังใช้งานที่เป็น

อินพุตพอร์ตต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ต เพื่อกำหนดให้ขาพอร์ตเหล่านั้นอยู่ในสภาพปล่อยลอยซึ่งในสถานะนี้เอง สามารถนำมาใช้เป็นพอร์ตอินพุตอิมพีแดนซ์สูงได้ นอกจากนี้ยังถูกใช้งานในการติดต่อหน่วยความจำภายนอกด้วย ทำหน้าที่ในการกำหนดส่วนของแอดเดรสไบต์ต่ำ ($A_0 - A_7$) ซึ่งจะใช้งานเป็นแบบมัลติเพล็กซ์ กับการรับส่งข้อมูลขนาด 8 บิต ($D_0 - D_7$)

2.1) พอร์ต 1 (Port1) มี 8 ขาได้แก่ขา $P_{1,0} - P_{1,7}$ เป็นขาพอร์ตอินพุต เอาต์พุตแบบ 2 ทิศทางเพื่อสำหรับใช้งานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ต ต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ต เพื่อกำหนดให้เป็นพอร์ต อินพุต

2.2) พอร์ต 2 (Port 2) มี 8 ขาได้แก่ขา $P_{2,0} - P_{2,7}$ เป็นขาพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทางสำหรับใช้ในงานทั่วไป โดยถ้าใช้งานเป็นอินพุตพอร์ตต้องทำการเขียนค่า 1 ไปยังแต่ละบิตของพอร์ต เพื่อเป็นการกำหนดค่าเป็นพอร์ตอินพุต และยังใช้ในการติดต่อกับหน่วยความจำแอดเดรสในไบต์สูงด้วย ($A_8 - A_{15}$)

2.3) พอร์ต 3 (Port3) มี 8 ขาได้แก่ขา $P_{3,0} - P_{3,7}$ เป็นขาพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทางและยังถูกใช้งานในหน้าที่พิเศษต่างๆ ดังตารางที่ 2.14

2.4) PSEN (Program Store Enable) ทำหน้าที่เป็นสัญญาณสโตรบเพื่ออ่านค่าคำสั่งจากหน่วยความจำโปรแกรมภายนอก เมื่อไมโครคอนโทรลเลอร์ประมวลผลคำสั่งจากตัวหน่วยความจำภายนอก ขานี้จะส่งสัญญาณสโตรบ จำนวน 2 ครั้งในแต่ละช่วงเมซซีนไซเคิล แต่ในขณะที่ติดต่อกับหน่วยความจำภายนอกจะไม่มี การส่งสัญญาณ

2.5) ALE / PROG เป็นขาสัญญาณเพื่อทำหน้าที่ควบคุมการแลตช์ (Latch) ค่าในส่วนตำแหน่งแอดเดรสไบต์ต่ำ เมื่อต้องการติดต่อกับหน่วยความจำภายนอก ทำหน้าที่เป็นอินพุตรับพัลส์ในการใช้โปรแกรม (Program pulse input) ในส่วนของหน่วยความจำ EPROM สำหรับตัวของไมโครคอนโทรลเลอร์

2.6) XTAL1 และ XTAL2 เป็นขาอินพุตและเอาต์พุตของอินเวอร์ตติ้งออสซิลเลเตอร์แอมพลิไฟเออร์ สำหรับต่อร่วมกับคริสตอลภายนอก

2.7) EA / VPP (External Access enable / VPP) เป็นขาสำหรับการเลือกใช้ในหน่วยความจำโปรแกรมจากภายในหรือภายนอกโดยมีสถานะเป็น 0 หมายถึงในส่วนของไมโครคอนโทรลเลอร์ รับคำสั่งจากหน่วยความจำภายนอกที่ตำแหน่ง 0-0FFFH อย่างไรก็ตามถ้าปิดป้องกันในหน่วยความจำ EPROM ถูกโปรแกรมไว้ในส่วนของไมโครคอนโทรลเลอร์จะไม่รับคำสั่งจากหน่วยความจำภายนอกเลย

ตารางที่ 2.14 หน้าที่พิเศษของแต่ละขาของพอร์ต P₃

ขาพอร์ต	หน้าที่พิเศษ
P _{3.0}	RXD (Serial input port)
P _{3.1}	TXD (Serial output port)
P _{3.2}	$\overline{\text{INT0}}$ (external interrupt 0)
P _{3.3}	$\overline{\text{INT1}}$ (external interrupt 1)
P _{3.4}	T0 (Timer 0 external input)
P _{3.5}	T1 (Timer 1 External input)
P _{3.6}	$\overline{\text{WR}}$ (External data memory write strobe)
P _{3.7}	$\overline{\text{RD}}$ (External data memory read strobe)

3) หน่วยความจำโปรแกรม

สามารถแบ่งออกได้เป็น 2 ส่วน คือ หน่วยความจำโปรแกรมภายใน และหน่วยความจำโปรแกรมภายนอก หน่วยความจำโปรแกรมภายในจะถูกเลือกใช้งานถ้าขาสัญญาณ EA มีค่าเป็น 1 โดยจะถูกใช้งานในช่วงแอดเดรส 0-0FFFH นอกจากนี้ช่วงแอดเดรสนี้จะใช้งานในหน่วยความจำโปรแกรมภายนอกเกือบทั้งหมด ในกรณีตรงข้ามถ้าขาสัญญาณ EA มีค่าเป็น 0 ในช่วงแอดเดรสจาก 0-0FFFH จะถูกใช้จากหน่วยความจำโปรแกรมภายนอกทั้งหมดตลอดในช่วงของตำแหน่งแอดเดรส

4) หน่วยความจำข้อมูล

หน่วยความจำข้อมูลสามารถแบ่งออกเป็น 2 ส่วน คือหน่วยความจำข้อมูลภายใน และที่หน่วยความจำข้อมูลภายนอก สำหรับหน่วยความจำข้อมูลภายในยังแบ่งออกเป็น 2 ส่วนย่อยอีกคือ ส่วนที่ใช้เก็บข้อมูลทั่วไป และส่วนที่ใช้เป็นรีจิสเตอร์หน้าที่พิเศษ และสามารถเรียกได้ว่า SFR (Special Function Register) โดยส่วนที่ใช้เก็บข้อมูลทั่วไปจะถูกใช้สำหรับเก็บข้อมูล หรือสำหรับค่าตัวแปรต่างๆ จากการทำงานของโปรแกรม ส่วนของรีจิสเตอร์พิเศษนี้ จะใช้ควบคุมการทำงานบอกสถานะของไมโครคอนโทรลเลอร์ตระกูล MCS-51 ทุกเบอร์จะต้องมีส่วนของหน่วยความจำข้อมูลภายในขนาด 128 ไบต์เป็นอย่างต่ำ

5) รีจิสเตอร์หน้าที่พิเศษ (Special Function Register : SFR)

รีจิสเตอร์หน้าที่พิเศษมีบทบาทอย่างมาก ที่ใช้สำหรับการควบคุมการระบบการทำงานของไมโครคอนโทรลเลอร์ และส่วนทำให้การเขียน โปรแกรมสามารถทำได้สะดวกยิ่งขึ้น มีหน้าที่สำคัญคือควบคุมการทำงานในส่วนต่างๆ ภายในไมโครคอนโทรลเลอร์ และยังทำหน้าที่แสดงสถานะการทำงาน และสามารถเข้าถึงระดับบิตได้ด้วย

6) รีจิสเตอร์ใช้งานทั่วไป


มีไว้สำหรับให้ผู้เขียน โปรแกรมสามารถนำข้อมูลไปพักชั่วคราว หรือใช้งานทั่วไปได้ตามความต้องการ มี 8 ตัวคือ $R_0 - R_7$ ถูกจัดให้รวมกันอยู่ และมีให้เลือกใช้ถึง 4 แบนด์ มีรีจิสเตอร์ถึง 32 ตัวให้ใช้งาน หากจะเลือกใช้แบนด์ใดแบนด์หนึ่ง จะถูกกำหนดจากบิต RS_0 และ RS_1 ที่อยู่ภายในรีจิสเตอร์หน้าที่พิเศษ ดังนั้นการเลือกใช้จึงเลือกได้เพียงแบนด์เดียวในขณะใดขณะหนึ่ง อย่างไรก็ตามที่มีชื่อเดียวกัน แต่อยู่กันคนละแบนด์จะไม่มีผลซึ่งกัน และกันเลยทำให้ผู้ที่เขียน โปรแกรมใช้งานในส่วนของรีจิสเตอร์ทั่วไปได้ทั้ง 32 ตัวอย่างไม่ยุ่งยาก

7) การเขียนโปรแกรมภาษาแอสเซมบลี

โปรแกรมแต่ละบรรทัดที่เขียนคือซอร์สโค้ดโปรแกรม ในแต่ละบรรทัดประกอบด้วยคำสั่งไมโครคอนโทรลเลอร์ แล้วยังมีส่วนของคำอธิบายด้วยเพื่อช่วยต่อความเข้าใจแต่ละคำสั่งที่เขียนขึ้นแม้แต่ตัวโปรแกรมเมอร์เอง โปรแกรมแอสเซมบลียังไม่สามารถนำมาใช้งานได้ทันที แต่ต้องนำมาทำการแปลงจากซอร์สโค้ดไฟล์ให้เปลี่ยนกลายเป็นภาษาเครื่องรวมทั้งคำสั่งต่างๆ ของข้อมูลและการอ้างแอดเดรสทั้งหมดถูกแปลงไปเป็นโปรแกรมภาษาที่ไมโครคอนโทรลเลอร์สามารถเข้าใจได้หรือเรียกว่า ออปเจกต์โค้ดโดยโปรแกรมแอสเซมเบลอร์ ทำการสร้างไฟล์ใหม่ขึ้นมาอีกไฟล์หนึ่งโดยการนำเอาออปเจกต์โค้ดมาแทนคำสั่งหรือนิวโมนิคโดยไม่สนใจคำอธิบายต่างๆ ที่เขียนไว้ หรือตัดส่วนนี้ออกไปไม่นำมาใช้งานเลย

เอาต์พุตไฟล์ที่ได้จากการแอสเซมเบลอร์จะมีนามสกุลเป็น .HEX ไฟล์ที่ถูกแปลงเป็นภาษาเครื่องแล้วจะอยู่ในรูปของเลขฐานสิบหกจำนวนสองหลัก เรียงตามลำดับคำสั่งต่างๆ ที่เขียนขึ้นไฟล์นี้เองสามารถประมวลผลได้ทันทีเมื่อถูกส่งผ่านมาเก็บไว้ที่ หน่วยความจำ MCS-51 โดยผ่านพอร์ตอนุกรม และสร้างออปเจกต์โค้ดขึ้นมาไฟล์หนึ่งแล้วมันยังสร้างไฟล์เอกสาร นามสกุล .LST เพื่อรวบรวมและแสดงออปเจกต์โค้ดที่สร้าง โดยโปรแกรมแอสเซมเบลอร์จากซอร์สโค้ดโปรแกรมและข้อมูลอื่นๆ ที่สำคัญ ดังนั้นไฟล์เอกสารนี้มีประโยชน์เมื่อต้องการศึกษาการทำงานของโปรแกรมและการทำงานภายในไมโครคอนโทรลเลอร์ ตลอดจนตรวจสอบโปรแกรมที่เขียนขึ้นเพื่อพัฒนาในครั้งต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.24 กระบวนการต่างๆที่เกิดขึ้นจากซอร์สโค้ดที่เขียนบนเครื่องพีซีจนเป็นออปเจ็ทโค้ด

2.7 การสลับช่องสัญญาณแบบดิจิทัล

สวิตซ์ซึ่งสร้างเส้นทางระหว่างอุปกรณ์ปลายทาง 2 เครื่อง สวิตซ์ซึ่งแรกเริ่มมีเมื่อประมาณปลายปี 1870 ใช้ในธุรกิจโทรเลข มีความสามารถในการต่อภายในได้ถึง 50 หรือมากกว่าจากที่ตำแหน่งเดียวกัน โดยอาศัยเทคนิคที่เรียกว่า PBSX ได้พัฒนามาเป็นแบบ Step By Step และในปี 1913 การออกแบบระบบ Cross Bar ในที่สุดความก้าวหน้าทางด้านอิเล็กทรอนิกส์ และวงการของคอมพิวเตอร์เจริญมากขึ้น จึงได้ทำระบบ Stored Program Control และระบบที่ 2 TDM-SPC และ 5ESS ที่นำมาใช้ในปัจจุบันตั้งแต่ปี 1982

2.7.1 หลักการเบื้องต้นของอุปกรณ์ดิจิทัล

อุปกรณ์สวิตซ์ซึ่ง จะแปลงสัญญาณ เสียงเป็นสัญญาณดิจิทัล เสมือนการสวิตซ์ซึ่งแบบแอนะล็อกสัญญาณที่เปลี่ยนแปลงไปในรูปแบบที่แตกต่างกัน แต่สามารถทำการส่งข้อมูลออกมาได้ โดยการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และดิจิทัลเป็นแอนะล็อกกลับไปมานั้น จะทำให้ได้สัญญาณเสียงที่สามารถ นำไปแปลงรหัส ถูกผ่านมายังสายส่งสัญญาณได้



รูปที่ 2.25 แนวคิดของสวิตช์ซิงคิติดอล

สัญญาณเสียงที่ส่งจากเครื่องโทรศัพท์จะถูกแปลงรหัส 0 และ 1 ซึ่งในปฏิบัติการนี้เราเรียกว่าการเข้ารหัส และสัญญาณที่ถูกแปลงเป็น 0 และ 1 เรียกว่าสัญญาณดิจิทัลสัญญาณดิจิทัลซึ่งถูกแปลงจากแต่ละเสียงของผู้ใช้บริการ และถูกส่งตามลำดับในลักษณะช่องพัลส์สัญญาณเล็ก ๆ บนสายส่งที่เป็นคู่ ปฏิบัติการบนสายส่งที่เป็นคู่ ปฏิบัติการนี้เรียกว่า การมัลติเพล็กซ์เซอร์ซึ่งเป็นการส่งข้อมูลมาทุกบนคู่สายเดียว ถ้าทราบจำนวนสัญญาณนาฬิกาที่จะทำการส่งไปยังเครื่องโทรศัพท์ที่ปลายทางลำดับของสัญญาณนาฬิกา ที่จะต้องสับเปลี่ยนกับปลายทางที่จะเกิดขึ้น โดยการทำงานของอุปกรณ์สวิตช์ซิงเรียกปฏิบัติการนี้ว่า ลำดับเวลาการสับในการสวิตช์ซิงแต่ละครั้งของอุปกรณ์สวิตช์ซิง มีขีดจำกัดของจำนวนของเครื่องโทรศัพท์ที่ต้องใช้ในการทำการต่อในสวิตช์ซิงคิติดอล ที่มีการสวิตช์ซิงสามารถที่จะทำการเรียกจำนวนหลายๆ เครื่องที่ต้องการที่จะติดต่อสื่อสารได้พร้อมๆกัน การแปลงกลับสัญญาณ คือการดีมัลติเพล็กซ์สำหรับแต่ละเครื่องโทรศัพท์ หลังจากทีสัญญาณถูกถอดกลับ ไปเป็นรหัสรูปแบบเดิมของสัญญาณเริ่มแรกที่ส่งไปยังเครื่องโทรศัพท์แต่ละเครื่อง

ลักษณะของสวิตช์ซิงคิติดอลในแอนะล็อก คือ มีขบวนการมัลติเพล็กซ์รวมสายเข้าด้วยกัน เพื่อให้เกิดการทำงานที่มีประสิทธิภาพ , อาศัยเทคโนโลยีด้าน LSI และ VLSI และสามารถเข้ากันได้กับสายส่งที่เป็นดิจิทัล

1) ข้อดีของดิจิทัลสวิทช์ซิง

- 1.1) เป็นเน็ตเวิร์คการสื่อสารที่ให้ประโยชน์มากที่สุด โดยที่สามารถต่อกับสายส่งดิจิทัลได้โดยไม่ต้องมีตัวแปลงกลับแอนะล็อก มีความพร้อมเพียงในอุปกรณ์สำนักงาน
- 1.2) มีความจุของการทำงานที่มาก กล่าวคือเป็นระบบที่มีสถานะ ของการสวิทช์ซิงได้มากและสามารถทำงานที่ละหลายๆ ในการสื่อสาร
- 1.3) กลุ่มวงจรสวิทช์ซิงสามารถแยกออกจากกันได้และไม่มีผลกระทบต่อการทำงานในของส่วนอื่นเลย
- 1.4) เป็นอุปกรณ์ที่มีขนาดเล็ก ก่อให้เกิดประโยชน์สูง และคุณภาพของการทำงานที่อยู่ในระดับสูงมาก เส้นทางเสียงพูดของการสวิทช์ซิงแบบดิจิทัล จะแตกต่างจากที่พบเห็นอยู่ทั่วไป กับจุดตัดต่อที่ใช้ในอุปกรณ์แบบแอนะล็อก เพราะจะใช้การทำงานของเกตและหน่วยความจำในวงจรลอจิก เหตุผลที่เทคโนโลยีการประมวลผลสัญญาณแบบดิจิทัลสามารถใช้ได้กับเส้นทางเสียงพูด เพราะเป็นอุปกรณ์ที่ใช้เทคโนโลยีด้าน LSI และ VLSI อุปกรณ์แต่ละอย่างมีความสามารถในการทำงานสูง ขณะที่อุปกรณ์เองมีขนาดเล็ก และใช้พลังงานในการทำงานน้อยด้วย
- 1.5) ทำให้คุณภาพการส่งสูงขึ้น ตัวแปลงกลับสัญญาณแอนะล็อกเป็นดิจิทัล จะก่อให้เกิดสัญญาณรบกวนจากการควอนไทส์สัญญาณในเน็ตเวิร์คสวิทช์ซิงดิจิทัล ใช้การเข้ารหัส PCM แล้วส่งสัญญาณรบกวน และระดับขึ้นลงในสถานีทวนสัญญาณแต่ละข้าง ไม่ได้มีค่าเพิ่มขึ้นเรื่อยๆ เหมือนวงจรแอนะล็อก

2.7.2 โครงสร้างพื้นฐานของอุปกรณ์สวิทช์ซิงดิจิทัล

โครงสร้างอย่างง่ายของระบบสวิทช์ซิงดิจิทัล ดังแสดงในรูป ประกอบด้วยส่วนต่างๆที่สำคัญคือ

1) Speech Path

สัญญาณแอนะล็อกจากผู้ให้บริการถูกแปลงเป็นสัญญาณดิจิทัล และสัญญาณเหล่านั้นจะมีความหนาแน่นของสัญญาณสูงมาก ก่อนจะถูกทำการสวิทช์

2) วงจรผู้ใช้บริการ (Subscriber Circuit)

จัดเตรียมสำหรับการไหลของสัญญาณเสียง ป้องกันการเกิดโอเวอร์โหลด การดูแลและตรวจตราการทำงาน ส่วนการแปลงกลับการทดสอบการทำงานของสายส่งสัญญาณผู้ใช้บริการและการส่งสัญญาณ

3) Signal Processing Equipment

สัญญาณซึ่งใช้สำหรับต่อวงจรบนสายส่งสัญญาณผู้ใช้บริการ และ Trunk ถูกจัดการโดยอาศัยเทคโนโลยีการมัลติเพล็กซ์แบบดิจิทัล

4) Processor System

ใช้ในการควบคุมอุปกรณ์การสวิตซ์ซึ่งทั้งหมด เช่น Call Processing การตรวจสอบ และการทำงาน การตรวจสอบการทำงานที่ผิดพลาดจากส่วนนี้ในบางกรณี การควบคุมจะใช้การประมวลผลแบบหลายหน่วยประมวลผลเข้าช่วย เพื่อให้เกิดการทำงานที่มีประสิทธิภาพ

5) Test Equipment

การตรวจสอบสัญญาณเตือนภัยสำหรับอุปกรณ์สวิตซ์ซึ่ง และทดสอบ Speech Path ถูกทำในส่วนนี้

6) Transmission Line interface

อุปกรณ์นี้มีหน้าที่ในการอินเตอร์เฟสระหว่างสายส่งสัญญาณ และอุปกรณ์สวิตซ์ซึ่งการทำงานจะรวมถึงวงจรแอนะล็อก การเข้ารหัส และถอดรหัส การจัดเฟรมข้อมูลดิจิทัล การทำให้เกิดความพร้อมเพรียงในการส่งขึ้นเฟรมข้อมูล การแปลงอัตราเร็วข้อมูลของสายส่ง และ Speech Path ให้มีค่าที่เหมาะสม

7) Trunk Equipment

รูปสัญญาณจากวงจร Metallic สิ้นสุดลงที่จุดนี้

8) Clock Center


ความพร้อมเพรียงกันในการทำสวิตซ์ซึ่งและสายส่งสัญญาณในเน็ตเวิร์คดิจิทัลกำหนดโดย Clock Center สัญญาณนาฬิกาที่ส่งไปยังอุปกรณ์สวิตซ์ซึ่ง และอุปกรณ์ปลายทางสายส่งสัญญาณ และที่เกิดขึ้นตามชุมสายโทรศัพท์ก็ถูกส่งให้ โดย Clock Center เหมือนกัน

9) Common Channel Signaling Equipment

สัญญาณที่ส่งและรับกับส่วนของชุมสายในเน็ตเวิร์คอยู่ในรูปของระบบ Common Channel Signaling


10) ส่วนจัดสัญญาณข่าวสารเพื่อสร้างเฟรมข้อมูล

ทำการติดตั้งไว้ในตำแหน่งหนึ่ง ที่ห่างจากส่วนจัดความหนาแน่นสัญญาณ และสวิตซ์ซึ่ง เพื่อจัดปริมาณข่าวสารของการสับเปลี่ยน โดยการควบคุมระยะไกล



รูปที่ 2.26 ลักษณะระบบสวิตซ์ซิงแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.27 แผนผังการทำงานของวงจรการสลับช่องสัญญาณแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบ การสร้าง และการทำงาน

จุดประสงค์ของบทนี้ได้กล่าวถึงการสร้าง การออกแบบ และ การทำงานของวงจรชุดสาธิต ระบบการสลับช่องสัญญาณแบบดิจิทัลโดยแบ่งออกเป็น 4 ส่วน คือ

แผงทดลองที่ 1 ประกอบด้วยวงจรมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์ขนาด 1 บิต 4 ช่องสัญญาณที่สามารถแยกการทำงาน ออกมาที่และส่วนเพื่อให้ความเข้าใจมากยิ่งขึ้น

แผงทดลองที่ 2 ประกอบด้วยวงจรการเข้ารหัส และวงจรการถอดรหัส โดยส่วนวงจรเข้ารหัส นั้น เป็นการเข้ารหัสเลขฐานสิบ ตั้งแต่ 0 ถึง 8 เพื่อแปลงเป็นรหัส BCD 3 บิต ส่วนวงจรถอดรหัสจะทำหน้าที่รับเอารหัส BCD ที่ได้มาทำการถอดรหัส เพื่อแสดงผลออกทางแผงแสดงผล 7 ส่วน


แผงทดลองที่ 3 ประกอบด้วยวงจรมับแบบเข้าจังหวะหรือวงจรมับแบบเข้าจังหวะที่ทำการรับสัญญาณนาฬิกาเข้ามานับให้ได้ข้อมูลเลขฐานสอง ตั้งแต่ 000 ถึง 111

แผงทดลองที่ 4 ประกอบด้วยการสลับช่องสัญญาณดิจิทัล เป็นแผงทดลองที่มีความสำคัญเป็นอย่างยิ่ง ในชุดสาธิตระบบการสลับช่องสัญญาณนี้ เพราะสามารถแสดง ลักษณะการสลับช่องสัญญาณได้ถึง 8 บิต 8 ช่องทาง ควบคุมโดยไมโครคอนโทรลเลอร์ และแสดงผลผ่านทาง LCD

แผงทดลองทั้งหมดนี้แสดงการทำงานเกี่ยวกับการสลับช่องสัญญาณในวงจรีเล็กทรอนิกส์ต่างๆ ไป เช่น ระบบสลับช่องสัญญาณโทรศัพท์ ตู้สาขา PABX ระบบมัลติเพล็กซ์สัญญาณก่อนส่งไปในสายใยแก้วนำแสง (Fiber Optic) ระบบไมโครเวฟ หรือ การสื่อสารดาวเทียมเป็นต้น โดยมีการทำงานของ วงจรมัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์ วงจรการเข้ารหัส และถอดรหัส วงจรการนับแบบเข้าจังหวะ ซึ่งเป็นแผงทดลองที่แยกออกมา โดยในส่วนของ แผงทดลองที่ 4 ที่อธิบายเกี่ยวกับการสลับช่องสัญญาณแบบดิจิทัลนั้น นอกจากจะให้ความรู้ ความเข้าใจ ในการสลับช่องสัญญาณแล้ว ยังได้แสดงการทำงานของการเขียนข้อมูลลงหน่วยความจำ รวมทั้งการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และการแปลงสัญญาณดิจิทัลเป็นแอนะล็อก ซึ่งเป็นส่วนที่มีความสำคัญเป็นอย่างยิ่ง ต่อการสื่อสารข้อมูลในปัจจุบัน ที่นำมาซึ่งความสำคัญของชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล โดยในบทนี้จะแสดงให้เห็นถึงวงจรของการทดลอง ที่ได้มาจากการทดลองชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล โดยแบ่งการทดลองต่างๆตามวงจรทั้ง 4 และแสดงวงจรจริงที่สามารถทำงานได้ตามการทดลอง

3.1 แผงทดลองที่ 1 การมัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์

ในส่วนของวงจร มัลติเพล็กซ์เซอร์ ที่อยู่ในชุดสาธิตนี้ ได้ออกแบบให้มีขนาด 4 ช่องสัญญาณ ไปเป็น ช่องสัญญาณเดี่ยว มีลักษณะดังรูปที่ 3.1



รูปที่ 3.1 วงจรการมัลติเพล็กซ์เซอร์และ ดีมัลติเพล็กซ์เซอร์


วงจรจะทำการเลือกข้อมูลจากการป้อนข้อมูลทั้ง 4 เส้น โดยทำการเลือกจากสวิตช์ทั้งสอง นั่นคือ S_0 และ S_1 นั่นเอง เมื่อเลือกให้อินพุตใดทำงาน ข้อมูลที่ถูกเลือก ไม่ว่าจะป้อนเป็นศูนย์ หรือ หนึ่ง ก็จะถูกส่งไปยัง เอาต์พุตทันที โดยมีตารางความจริงดังนี้

ตารางที่ 3.1 ตารางความจริงของการมัลติเพล็กซ์เซอร์

Data In	Input Control		Multiplex
	S_1	S_0	Output
	S_1	S_0	F
D_0	0	0	D_0
D_1	0	1	D_1
D_2	1	0	D_2
D_3	1	1	D_3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่เนื่องจากการประกอบวงจรเพื่อใช้ในชุดสาธิตนี้เป็นการแสดงให้เห็นว่า สามารถที่จะมัลติเพล็กซ์ข้อมูลได้ อย่างง่ายจึงได้ใช้ไอซี สำเร็จรูปเบอร์ 74LS138 ซึ่งมีวงจรดังนี้ตามรูปที่ 3.2



รูปที่ 3.2 วงจรการมัลติเพล็กซ์เซออร์และดีมัลติเพล็กซ์เซออร์


การทำงานของวงจร

การทำงานของวงจรจะทำการเลือกช่องสัญญาณอินพุต โดยใช้ส่วนควบคุมเพื่อทำการเลือกช่องสัญญาณ และข้อมูลที่เอาต์พุตจะส่งออกไปเป็นช่องสัญญาณเดียว เพื่อทำการป้อนข้อมูลไปยังดีมัลติเพล็กซ์เซออร์ โดยจะมีการรับข้อมูลอินพุตเพียงหนึ่งเส้นทาง และมีส่วนควบคุมที่สามารถเลือกได้ว่าต้องการให้ข้อมูลออกไปยังที่เส้นทางใดเช่นกัน

จะเห็นได้ว่าในวงจรนี้มีสวิตช์ที่สามารถเลือกการทำงาน การจะให้วงจรสามารถแสดงผลการมัลติเพล็กซ์สัญญาณหรือ ดีมัลติเพล็กซ์สัญญาณ โดยเลือกจากสวิตช์ S_1 เมื่อเลื่อนสวิตช์ ไปทางด้านการมัลติเพล็กซ์เซออร์ จะมีไฟเลี้ยงจาก VCC เข้าไปที่ขานอนด ของ LED ทั้ง 4 ตัว ที่แสดงผลการทำงานของวงจรมัลติเพล็กซ์ และใช้สวิตช์ U_1 และ U_2 เป็นสวิตช์ป้อนให้กับขา A และ B ของ

ไอซี 74LS138 ตามลำดับเมื่อทำการเลือกอินพุตแล้ว ไอซีจะให้ค่า 0 ออกทาง Y_0 ถึง Y_3 เพื่อควบคุมให้ LED ทั้ง 4 ติดตามต้องการ หากต้องการให้วงจรภาคคิมัลติเพล็กซ์ทำงานก็ทำการเลื่อนสวิตช์ S_1 ไปที่คิมัลติเพล็กซ์เซอร์ ซึ่งจะทำให้ LED ที่แสดงผลในส่วนของคิมัลติเพล็กซ์เซอร์ ได้รับไฟเลี้ยง และรอการเลือกจากสวิตช์ U_1 และ U_2 ผ่านทาง 74LS138 นั่นเอง

3.2 แผงทดลองที่ 2 วงจรการเข้ารหัส และถอดรหัส



รูปที่ 3.3 วงจรการ เข้ารหัส และการถอดรหัส


การทำงานของวงจร

วงจรจะรับการกดสวิตช์แบบกดติดปล่อยดับ ให้เข้ามาที่ไอซี 74LS148 ซึ่งเป็น ไอซีที่รับเอาอินพุตจาก สวิตช์ที่ศูนย์ ถึง เจ็ด ในลักษณะ ที่มีการทำงานเมื่อเป็นศูนย์ ดังนั้นขาอีกด้านหนึ่งของสวิตช์ จึงต่อกับกราวด์ไว้ และต่อขาแคโทด ของ LED ไว้กับอีกด้านหนึ่งของสวิตช์ เมื่อสวิตช์ตัวใดตัวหนึ่งโดนกด ไอซี 74LS148 จะทำการเข้ารหัสของสวิตช์นั้น ให้เป็นรหัสเลขฐานสอง และแสดงออกทาง LED อีก 3 ตัว ที่ต่อขาแคโทด เข้ากับขา A_0 ถึง A_2 ของไอซี 74LS148

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของวงจรถดถอยที่สนั้น ชุดสาธิตนี้ได้แสดงการถดถอยรหัสจำนวนสองที่ไปแสดงยังแผงแสดงผล 7 ส่วน (Seven Segment) ซึ่งให้ค่าเป็นเลข ศูนย์ ถึงแปด ซึ่งวงจรจะทำงานโดยการรับรหัสเลขฐานสองที่ได้มาจาก ไอซี 74LS148 เข้าอินเวอร์เตอร์ เพื่อเปลี่ยนสัญญาณที่ได้มาในลักษณะที่มีการทำงานเป็นหนึ่ง โดยรับอินพุตเข้ามาทางขา A B C ส่วนขา D นั้นต่อลงกราวด์ไว้ และแสดงผลออกทางขา O_A ถึง O_G เพื่อไปเข้าแผงแสดงผล 7 ส่วนแบบแคโทดร่วม

3.3 แผงทดลองที่ 3 วงจรการนับแบบเข้าจังหวะ



รูปที่ 3.4 วงจรนับแบบเข้าจังหวะ

การทำงานของวงจร

เนื่องจากการนับแบบเข้าจังหวะหรือที่เรียกว่า วงจรนับแบบเข้าจังหวะการทำงานในส่วนของวงจรมันทำงานโดยอาศัยสัญญาณนาฬิกา จากไอซี 555 ทำหน้าที่ป้อนสัญญาณนาฬิกาเข้ามารั้งละ 1 ลูกเพื่อทำการเปลี่ยนสถานะของฟลิปฟล็อป และทำการกระตุ้นฟลิปฟล็อปทั้ง 3 ตัวพร้อมๆ กันจากการตั้งสถานะของฟลิปฟล็อปเดิมจะทำการเปลี่ยนสถานะ โดยเริ่มต้นที่ 000 ไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อยๆ ตามสัญญาณนาฬิกาที่ป้อน และจะสิ้นสุดเมื่อมีค่าที่เอาต์พุตเป็น 111 เนื่องจากเมื่อทำการนับครบแล้ว ได้มีการต่อแอนด์เกตที่ Qb และ Qc เมื่อมีการนับครบจะทำการแอนด์ เพื่อให้ได้ค่าศูนย์ และนำมาเคลียร์ให้วงจรเริ่มนับที่ศูนย์อีกครั้งหนึ่ง เพื่อเริ่มทำการนับใหม่โดยวงจรของการสลับช่องสัญญาณแบบดิจิทัลได้นำเอาส่วนของวงจรมับแบบเข้าจังหวะนี้ไปใช้เพื่อนับการอ่านเขียนหน่วยความจำข้อมูล และหน่วยความจำควบคุมด้วย

3.4 แผงทดลองที่ 4 วงจรการสลับช่องสัญญาณแบบดิจิทัล

ในส่วนของวงจรสลับช่องสัญญาณแบบดิจิทัลนี้ ได้ออกแบบให้ทำงานในสองลักษณะด้วยกัน คือ การทำงานโดยการกำหนดให้รับข้อมูลทางด้านอินพุต มาจากคิพสวิทช์ ขนาด 8 บิต 8 ช่องสัญญาณ เข้ามาทำการสลับช่องสัญญาณ แล้วแสดงผลออกทางแผงแสดงผล 7 ส่วน อธิบายการสลับช่องสัญญาณแบบดิจิทัล ซึ่งทำงานด้วยสัญญาณนาฬิกาที่มีความถี่ 0.5 Hz

อีกส่วนหนึ่งคือ กำหนดให้รับข้อมูลทางด้านอินพุตมาจากสัญญาณเสียง ในส่วนนี้สัญญาณเสียงจะถูกแปลงให้เป็นสัญญาณดิจิทัลด้วย วงจร ADC (Analog to Digital Converter) สัญญาณที่ได้นี้จะถูกสลับช่องสัญญาณแล้วแสดงผลออกมาเป็นสัญญาณเสียงโดยผ่านวงจร DAC (Digital to Analog Converter) ที่ทำหน้าที่แปลงสัญญาณดิจิทัลเป็นสัญญาณเสียง ผ่านวงจรขยายสัญญาณส่งออกลำโพง โดยวงจรนี้ทำงานด้วยสัญญาณนาฬิกา ที่ความถี่ 0.5 Hz โดยวงจรรวมจะแสดงอยู่ด้านหลังของปริ้นท์บอร์ด ในส่วนของภาคผนวก ฉ

โดยในส่วนของวงจรสลับช่องสัญญาณแบบดิจิทัล สามารถแยกออกเป็นการทำงานในภาคต่างๆ ได้ดังนี้

3.4.1 ภาครับสัญญาณข้อมูล

ภาครับสัญญาณข้อมูลทำหน้าที่ในการรับสัญญาณทั้งในส่วนของคิพสวิทช์ในและส่วนของ ADC ซึ่งสามารถเลือกรับสัญญาณในแต่ละรูปแบบได้ ในส่วนของภาครับสัญญาณข้อมูลนี้ได้ออกแบบโดยใช้ ไอซี เบอร์ 74244 จำนวน 8 ตัวที่ทำหน้าที่เป็นบัฟเฟอร์ของข้อมูลขนาด 8 บิต จาก คิพสวิทช์ และใช้ ไอซี เบอร์ 74244 อีก 8 ตัวทำหน้าที่เป็นบัฟเฟอร์ของข้อมูลขนาด 8 บิต จาก ADC โดยสามารถเลือกได้ว่าจะรับข้อมูลในลักษณะใด โดยใช้สวิทช์เลือกข้อมูล

เมื่อกำหนดข้อมูลทางด้านอินพุตแล้วไอซีเบอร์ 74138 ซึ่งทำหน้าที่ในการเลือกตำแหน่งช่องสัญญาณ โดยจะรับการควบคุมจากวงจรมับเป็นลำดับ ตั้งแต่ $000_2 - 111_2$ เพื่อให้ได้เอาต์พุตออกที่ $Y_0 - Y_7$ ไปควบคุม ไอซีเบอร์ 74244 แต่ละตัว เพื่อใช้ในการเลือกช่องสัญญาณอินพุต วงจรแสดงภาคส่งสัญญาณข้อมูล ที่สามารถเลือกได้ว่าต้องการส่งข้อมูลจาก ส่วนใด และสามารถทำการแบ่งระดับได้ตามความต้องการ

3.4.2 ภาคการเขียนและอ่านข้อมูลจากหน่วยความจำ

ภาคการเขียนและอ่านข้อมูลจากหน่วยความจำทำหน้าที่ในการรับข้อมูล จากในส่วนของภาครับสัญญาณข้อมูลมาเก็บไว้ในหน่วยความจำ และข้อมูลนี้จะถูกอ่านออกไปที่ภาคส่งสัญญาณข้อมูล เมื่อมีการสลับช่องสัญญาณวงจรที่ใช้ในการเขียนและ อ่านหน่วยความจำนี้เป็นวงจรพื้นฐานที่ทำหน้าที่ รับข้อมูลจากภาคการรับสัญญาณข้อมูล เพื่อเข้าไปยังขาสัญญาณข้อมูล D_0 ถึง D_7 ของแรมที่ทำหน้าที่เก็บข้อมูล เบอร์ 6264 ซึ่งเป็นแรมขนาด 8 บิต โดยมีการควบคุมการเขียน และอ่านหน่วยความจำจากวงจรผลิตสัญญาณนาฬิกา โดยมีการทำงานคือ เมื่อสัญญาณนาฬิกามีค่าเป็นหนึ่งสัญญาณนั้น โดยจะผ่านไปที่ยังจรอินเวอร์เตอร์เพื่อแปลงค่ากลับเป็นศูนย์ ส่งไปยังขาสัญญาณควบคุมการอ่านของแรม และแรมจะทำการเขียนข้อมูลที่ได้รับมาจากภาครับสัญญาณ เพื่อทำการเก็บค่าไว้ ณ ตำแหน่งของแอดเดรสที่ได้รับมาจาก วงจรนับขนาด 3 บิต ซึ่งนับตั้งแต่ 000 ถึง 111 เพื่อเลือกแอดเดรสว่าจะให้ การเขียนและอ่านข้อมูลของหน่วยความจำที่ทำหน้าที่เก็บ หรือส่งสัญญาณ ไปให้ภาคส่งสัญญาณ


3.4.3 ภาคควบคุมการสลับช่องสัญญาณ

ภาคควบคุมการสลับช่องสัญญาณทำหน้าที่รับคำสั่งจากผู้ใช้งาน มาผ่านทางสวิทช์ควบคุมเพื่อสั่งงานให้ วงจรทำการสลับช่องสัญญาณตามต้องการ ไมโครคอนโทรลเลอร์ MCS-51 เบอร์ (AT89S8252) เป็นส่วนสำคัญในการควบคุมการสลับช่องสัญญาณ โดยทำการรับคำสั่งว่าผู้ใช้จะให้ช่องสัญญาณใดของทางด้านอินพุตติดต่อกับตำแหน่งช่องสัญญาณทางด้านเอาต์พุต ดังนั้นในส่วนของไมโครคอนโทรลเลอร์จะทำการสแกนคีย์บอร์ดอยู่ตลอดเวลา เมื่อรับการกดคีย์ใดๆแล้วจะนำไปแสดงผลยัง LCD แสดงผล 20 ตัวอักษร พร้อมทั้งส่งข้อมูลของแอดเดรส ที่ต้องการให้ติดต่อกันระหว่างอินพุต กับเอาต์พุตไปยังแรมของชุดควบคุม เพื่อที่จะรอให้วงจรได้รับสัญญาณนาฬิกาที่เป็นศูนย์ ไปควบคุมให้บัฟเฟอร์ 74LS244 นำคำสั่งในการควบคุมนั้นที่ใช้เป็นแอดเดรสของหน่วยความจำข้อมูลขณะทำการอ่านข้อมูลออกสู่ ภาคส่งสัญญาณตาม

3.4.4 ภาคส่งสัญญาณข้อมูล

ภาคส่งสัญญาณข้อมูลทำหน้าที่ในการรับข้อมูลที่ได้จาก ส่วนของการสลับช่องสัญญาณผ่านทางหน่วยความจำข้อมูลและแสดงผลออกมา เมื่อได้รับข้อมูลมารอยู่ที่อินพุตของไอซี 74244 ซึ่งได้มาจากการอ่านข้อมูลของหน่วยความจำแล้ว ข้อมูลเหล่านั้นจะถูกเลือก ว่าต้องการให้มีเอาต์พุตออกที่ช่องสัญญาณใด โดย ในส่วนของหน่วยความจำของชุดควบคุมได้ส่งสัญญาณควบคุมช่องสัญญาณเอาต์พุต โดยผ่านออกมาทางขาสัญญาณข้อมูล D_0 ถึง D_3 ส่วนสัญญาณควบคุมนั้นจะส่งไปยังไอซีเบอร์ 74LS138 เพื่อทำการเลือกช่องสัญญาณที่ต้องการข้อมูลที่จะส่งไปยังช่องสัญญาณที่

ต้องการจะถูกแสดง โดยแผงแสดงผล 7 ส่วน หากช่องสัญญาณใดไม่ได้รับคำสั่งให้ ทำงานแผงแสดงผล 7 ส่วน ส่วนของช่องสัญญาณนั้น จะไม่สว่าง



รูปที่ 3.5 วงจรภาคควบคุมการสลับช่องสัญญาณ


การทำงานของวงจรถ่าย

จากวงจรถ่ายช่องสัญญาณอินพุตที่ 1 ถึง 8 เป็นช่องสัญญาณด้านอินพุตของวงจรถ่ายที่ใช้ในการรับข้อมูลเป็นบิตเฟรม 8 หรือที่เก็บพักข้อมูล โดยมีไอซี 74138 เป็นตัวเลือกให้ข้อมูลที่อยู่ในช่องสัญญาณอินพุตต่างๆ ไหลเข้ามาเพื่อเก็บไว้ในหน่วยความจำและเก็บข้อมูลไว้ในแรม ตามแอดเดรสที่เรียงลำดับตามการนับ 1 ถึง 8 คือแอดเดรส 000 ถึง 111 โดยการเขียนข้อมูลลงในแรม จะต้องใช้ขาแอดเดรสที่ A₀, A₁ และ A₂ ตามลำดับเช่นกัน โดยรับค่ามาจาก D₂ เพื่อจะใช้สลับตำแหน่งในการอ่านข้อมูลออกตามช่องสัญญาณเอาต์พุตที่ต้องการ และการกำหนดช่องสัญญาณเอาต์พุตที่จะออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปคือจะรับข้อมูลมาจากแอสซิมบลี ตามที่ต้องการและข้อมูลที่อยู่ในแรมจะออกไปตามแอสซิมบลีที่เลือก และช่องสัญญาณเอาต์พุตที่จะนำข้อมูลออกไปจะถูกกำหนดโดย ไอซี 74138 อีกครั้งหนึ่งตามที่ถูกรหัสจากค่าที่รับทางแอสซิมบลี ซึ่งในจังหวะที่อ่านข้อมูลออกจากแรมจะเป็นสัญญาณนาฬิกาขบขาลงเนื่องจาก บัฟเฟอร์จะเก็บข้อมูลแอสซิมบลีที่ต้องการให้ข้อมูลออกไปที่ช่องสัญญาณออก จะทำการอ่านออกไปจะไปกระตุ้นที่สัญญาณขาออกให้ข้อมูลออกไปเท่านั้น

นอกจากนี้ชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล ยังได้ออกแบบโดยใช้ภาษา VHDL ในแบบ Schematics เพื่อทดสอบการทำงานของวงจรขึ้นพื้นฐาน ก่อนที่จะนำมาประกอบเป็นวงจรจริงซึ่งวงจรนั้นได้แก่ส่วนของภาครับสัญญาณ ภาคการเขียนและอ่านข้อมูลลงหน่วยความจำ ภาคส่งสัญญาณข้อมูล และภาคควบคุมการสลับช่องสัญญาณบางส่วน ดังแสดงดังรูปที่ 3.6



รูปที่ 3.6 การออกแบบวงจรโดยใช้ ภาษา VHDL Schematics


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 วงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

และการแปลงสัญญาณดิจิทัลเป็นแอนะล็อก

การทำงานของวงจร

ADC 0805 เป็นไอซีวงจร A/D 8 บิต แบบ Successive Approximation มีวงจรแลตซ์ภายในซึ่งเหมาะแก่การใช้กับไมโครโปรเซสเซอร์ มี Conversion Time = 110 μ S โดยทำการรับสัญญาณแอนะล็อก เข้ามาจากขา Vin ซึ่งเป็นขาอินพุต จากนั้นจะทำการเข้าสัญญาณแอนะล็อกที่ได้โดยใช้วิธีการ PCM (Pulse Code Modulation) เพื่อแปลงค่าออกมาเป็นข้อมูลดิจิทัล



รูปที่ 3.7 วงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง และผลการทดลอง

ในการทดลองที่จัดทำขึ้นต้องใช้อุปกรณ์ที่สำคัญในการทดลองคือ ชุดสาธิตระบบการสลับช่องสัญญาณแบบดิจิทัล และได้ทำการทดลอง 5 การทดลอง

4.1 การทดลองและผลการทดลองของวงจรการมัลติเพล็กซ์เซอร์ และ ดีมัลติเพล็กซ์เซอร์

4.1.1 วงจรมัลติเพล็กซ์เซอร์

1) ลำดับขั้นการทดลอง

- 1.1) พิจารณาชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัลในส่วนของมัลติเพล็กซ์เซอร์
- 1.2) ทำการทดลองกดสวิตช์ ON ของภาคมัลติเพล็กซ์เซอร์
- 1.3) เลือกกำหนดข้อมูลทางด้านอินพุต โดยการเลื่อนสวิตช์ควบคุม S_1 และ S_0
- 1.4) สังเกตสัญญาณไฟด้านข้อมูลอินพุตว่าช่องสัญญาณใดติด
- 1.5) สังเกตสัญญาณไฟด้านเอาต์พุตว่า เป็นข้อมูลของช่องสัญญาณใดที่ถูกส่งออกมาและ

บันทึกผลลงตาราง

2) ผลการทดลอง

ตารางที่ 4.1 ผลการทดลองของวงจรมัลติเพล็กซ์เซอร์

Input		Output
S_1	S_0	Y
0	1	D_0
0	0	D_1
0	1	D_2
1	1	D_3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 วงจรดีมีสติเพื่อกซ์เซอร์

1) ลำดับขั้นการทดลอง

- 1.1) พิจารณาชุดสาริตการสลับช่องสัญญาณแบบดิจิทัลในส่วนการดีมีสติเพื่อกซ์เซอร์
- 1.2) ทำการทดลองกดสวิตช์ ON ของภาคดีมีสติเพื่อกซ์เซอร์
- 1.3) เลือกกำหนดข้อมูลอินพุต โดยการเลื่อนสวิตช์ควบคุม S_1 และ S_0
- 1.4) สังเกตสัญญาณไฟด้านข้อมูลอินพุตว่าช่องสัญญาณใดติด
- 1.5) สังเกตสัญญาณไฟด้านเอาต์พุตว่าเป็นข้อมูลของช่องสัญญาณใดที่ถูกส่งออกมา และ

ทำการบันทึกผลลงตาราง

2) ผลการทดลอง

ตารางที่ 4.2 ผลการทดลองของวงจรดีมีสติเพื่อกซ์เซอร์

Input		Output			
S_1	S_0	Q_0	Q_1	Q_2	Q_3
0	1	D	X	X	X
0	0	X	D	X	X
0	1	X	X	D	X
1	1	X	X	X	D

4.2 การทดลองและผลการทดลองของวงจรเข้ารหัส และถอดรหัส

4.2.1 วงจรเข้ารหัส

1) ลำดับขั้นการทดลอง

1.1) ให้พิจารณาชุดสาริตการสลับช่องสัญญาณแบบดิจิทัลพิจารณาในส่วนของการเข้ารหัส

1.2) ทำการทดลองกดสวิตช์ ON ของภาคการเข้ารหัส

1.3) เลือกกำหนดข้อมูลอินพุต โดยการกดสวิตช์ ($S_0 - S_7$)

1.4) สังเกตการเปลี่ยนแปลงทางด้านเอาต์พุตที่ B_2 , B_1 และ B_0 บันทึกผลการทดลองลงในตารางที่ 4.3

2) ผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.3 ผลการทดลองของวงจรเข้ารหัส

SWITCH	Encoder		
	B_2	B_1	B_0
S_0	0	0	0
S_1	0	0	1
S_2	0	1	0
S_3	0	1	1
S_4	1	0	0
S_5	1	0	1
S_6	1	1	0
S_7	1	1	1

4.2.2 วงจรถอดรหัส

1) ลำดับขั้นการทดลอง

- 1.1) พิจารณาชุดสวิตช์ระดับช่องสัญญาณแบบดิจิทัลภาคการถอดรหัส
- 1.2) ทำการทดลองกดสวิตช์ ON ของภาคการถอดรหัส
- 1.3) เลือกกำหนดข้อมูลอินพุต โดยการกดสวิตช์ (B_2 , B_1 และ B_0)
- 1.4) สังเกตการเปลี่ยนแปลงทางด้านเอาต์พุต ที่ $F_0 - F_7$ บันทึกผลการทดลอง

2) ผลการทดลอง

ตารางที่ 4.4 ผลการทดลองของวงจรถอดรหัส

Input			Output						
B_2	B_1	B_0	a	b	c	d	e	f	g
0	0	0	1	1	1	1	1	1	0
0	0	1	0	1	1	0	0	0	1
0	1	0	1	1	0	1	1	0	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.4 (ต่อ) ผลการทดลองของวงจรถดถอย

Input			Output						
B_2	B_1	B_0	a	b	c	d	e	f	g
0	1	1	1	1	1	1	0	0	1
1	0	0	1	1	1	0	0	1	1
1	0	1	1	0	1	1	0	1	1
1	1	0	0	1	1	1	1	1	1
1	1	1	1	1	1	0	0	0	0

4.3 การทดลองและผลการทดลองของวงจรนับแบบเข้าจังหวะ

4.3.1) ลำดับขั้นการทดลอง

- 1) พิจารณาชุดสวิตช์ของสัญญาณแบบดิจิทัล ส่วนภาควงจรนับแบบเข้าจังหวะ
- 2) ทำการกดสวิตช์เพื่อจ่ายอินพุต สัญญาณนาฬิกากระตุ้นให้วงจรนับเริ่มการนับ
- 3) สังเกตผลการทดลองจากกดสัญญาณไฟที่เอาต์พุตแล้ว ทำการบันทึกผลการทดลองลงใน

ส่วนของตารางที่ 4.5

4.3.2) ผลการทดลอง

ตารางที่ 4.5 ผลการทดลองของวงจรนับเข้าจังหวะ

INPUT	OUTPUT		
	C	B	A
1	0	0	0
2	0	0	1
3	0	1	0
4	0	1	1
5	1	0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.5 (ต่อ) ผลการทดลองของวงจรนับเข้าจังหวะ

INPUT	OUTPUT		
	C	B	A
6	1	0	1
7	1	1	0
8	1	1	1

4.4 การทดลองและผลการทดลองของวงจรการสลับช่องสัญญาณแบบดิจิทัล

4.4.1) ภาครับสัญญาณข้อมูล

1) ลำดับการทดลอง

- 1.1) กำหนดสัญญาณอินพุตให้กับ ไอซี 74244
- 1.2) นำสัญญาณที่ได้จากวงจรนับจาก 0 ถึง 7 ป้อนให้กับ ไอซี 74138 และนำสัญญาณที่ได้ทางเอาต์พุตไปควบคุม ไอซี 74244
- 1.3) สังเกตการเปลี่ยนแปลงทางด้านเอาต์พุตของ ไอซี 74138 และ ไอซี 74244 บันทึกผลการทดลองลงในตารางที่ 4.6

2) ผลการทดลอง

ตารางที่ 4.6 ผลการทดลองของภาครับสัญญาณข้อมูล

สัญญาณ นาฬิกา	อินพุต		เอาต์พุตของ ไอซี 74138							เอาต์พุตของไอซี 74244		
	ลำดับ	ข้อมูลเข้า	y_0	y_1	y_2	y_3	y_4	y_5	y_6	y_7	ลำดับ	ข้อมูลออก
000	1	0000 0000	0	1	1	1	1	1	1	1	1	0000 0000
001	2	0000 0001	1	0	1	1	1	1	1	1	2	0000 0001
010	3	0000 0010	1	1	0	1	1	1	1	1	3	0000 0010
011	4	0000 0100	1	1	1	0	1	1	1	1	4	0000 0100
100	5	0000 1000	1	1	1	1	0	1	1	1	5	0000 1000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.6 (ต่อ) ผลการทดลองของภาครับสัญญาณข้อมูล

สัญญาณ นาฬิกา	อินพุต		เอาต์พุตของ ไอซี 74138							เอาต์พุตของไอซี 74244		
	ลำดับ	ข้อมูลเข้า	y_0	y_1	y_2	y_3	y_4	y_5	y_6	y_7	ลำดับ	ข้อมูลออก
110	6	0001 0000	1	1	1	1	1	0	1	1	6	0001 0000
101	7	0010 0000	1	1	1	1	1	1	0	1	7	0010 0000
111	8	0100 0000	1	1	1	1	1	1	1	0	8	0100 0000

หมายเหตุ ในการทดลองนี้ค่าของสัญญาณที่ Din ของไอซี 74244 แต่ละตัวสามารถเปลี่ยนแปลงได้ขึ้นอยู่กับทางเลือกข้อมูลจากคิพสวิทช์

4.4.2 ภาคการอ่านและเขียนข้อมูลที่หน่วยความจำ

1) ลำดับขั้นการทดลอง

- 1.1) นำสัญญาณที่ได้จากไอซี 74244 ป้อนให้กับขาสัญญาณข้อมูลของแรม
- 1.2) นำสัญญาณที่ได้จากวงจรมีป้อนให้กับขาแอสแตริสของแรม
- 1.3) สังเกตการเปลี่ยนแปลงในช่วงที่เขียนและอ่านข้อมูลจากแรมบันทึกผลการทดลองลง

ในตารางที่ 4.7

2) ผลการทดลอง

ตารางที่ 4.7 ผลการทดลองของภาคการอ่านและเขียนข้อมูลลงหน่วยความจำ

สัญญาณ นาฬิกา	การเขียนข้อมูล		การอ่านข้อมูล	
	ตำแหน่งหน่วย ความจำ	ข้อมูลเข้า	ตำแหน่งหน่วย ความจำ	ข้อมูลออก
000	000	0000 0000	000	0000 0000
001	001	0000 0001	001	0000 0001
010	010	0000 0010	010	0000 0010
011	011	0000 0100	011	0000 0100
100	100	0000 1000	100	0000 1000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.7 (ต่อ) ผลการทดลองของภาคการอ่านและเขียนข้อมูลลงหน่วยความจำ

สัญญาณ นาฬิกา	การเขียนข้อมูล		การอ่านข้อมูล	
	ตำแหน่งหน่วย ความจำ	ข้อมูลเข้า	ตำแหน่งหน่วย ความจำ	ข้อมูลออก
101	101	0001 0000	101	0001 0000
110	110	0010 0000	110	0010 0000
111	111	0100 0000	111	0100 0000

4.4.3 ภาคควบคุมการสลับช่องสัญญาณ

1) ลำดับขั้นการทดลอง

1.1) ทดลองกดสวิตช์เลือกช่องสัญญาณ ซึ่งสัญญาณที่ได้จะถูกส่งไปที่ไอซี 89SC8252 และเขียนลงแรมของชุดควบคุม

1.2) สังเกตการเปลี่ยนแปลงที่แรมของชุดควบคุม บันทึกผลการทดลองลงในส่วนของตารางที่ 4.8

2) ผลการทดลอง

ตารางที่ 4.8 ผลการทดลองของภาคควบคุมการสลับช่องสัญญาณ

สัญญาณ นาฬิกา	ตำแหน่ง สวิตช์	การเขียนข้อมูล		การอ่านข้อมูล	
		ตำแหน่ง หน่วยความจำ	ข้อมูลเข้า	ตำแหน่ง หน่วยความจำ	ข้อมูลออก
000	1	000	0000 0000	000	0000 0000
001	2	001	0000 0001	001	0000 0001
010	3	010	0000 0010	010	0000 0010
011	4	011	0000 0100	011	0000 0100
100	5	100	0000 1000	100	0000 1000
101	6	101	0001 0000	101	0001 0000
110	7	110	0010 0000	110	0010 0000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.8 (ต่อ) ผลการทดลองของภาคควบคุมการสลับช่องสัญญาณ

สัญญาณ นาฬิกา	ตำแหน่ง สวิตช์	การเขียนข้อมูล		การอ่านข้อมูล	
		ตำแหน่ง หน่วยความจำ	ข้อมูลเข้า	ตำแหน่ง หน่วยความจำ	ข้อมูลออก
111	8	111	0100 0000	111	0100 0000

4.4.4) ภาคส่งสัญญาณข้อมูล

1) ลำดับการทดลอง

- 1.1) นำสัญญาณที่ได้จากการการอ่านข้อมูลในหน่วยความจำป้อนให้กับไอซี 74244
- 1.2) นำสัญญาณที่ได้จากการอ่านข้อมูลที่แรมของชุดควบคุมป้อนให้กับไอซี 74138 และนำสัญญาณที่ได้ทางเอาต์พุตของไอซี 74138 ไปควบคุมไอซี 74244
- 1.3) สังเกตการเปลี่ยนแปลงทางด้านเอาต์พุตของไอซี 74138 และไอซี 74244 บันทึกผลการทดลองลงในตารางที่ 4.9

2) ผลการทดลอง

ตารางที่ 4.9 ผลการทดลองของภาคส่งสัญญาณข้อมูล

สัญญาณ นาฬิกา	อินพุต		เอาต์พุตของ ไอซี 74138							เอาต์พุต ของไอซี 74244		
	ลำดับที่	ข้อมูลเข้า	y_0	y_1	y_2	y_3	y_4	y_5	y_6	y_7	ลำดับที่	ข้อมูลออก
000	1	0000 0000	0	1	1	1	1	1	1	1	1	0000 0000
001	2	0000 0001	1	0	1	1	1	1	1	1	2	0000 0001
010	3	0000 0010	1	1	0	1	1	1	1	1	3	0000 0010
011	4	0000 0100	1	1	1	0	1	1	1	1	4	0000 0100
100	5	0000 1000	1	1	1	1	0	1	1	1	5	0000 1000
101	6	0001 0000	1	1	1	1	1	0	1	1	6	0001 0000
110	7	0010 0000	1	1	1	1	1	1	0	1	7	0010 0000
111	8	0100 0000	1	1	1	1	1	1	1	0	8	0100 0000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.4) วงจรการสลับช่องสัญญาณแบบดิจิทัล

1) ลำดับการทดลอง

- 1.1) กำหนดข้อมูลทางด้านอินพุตของแต่ละช่องสัญญาณ
- 1.2) กำหนดช่องสัญญาณด้านผู้ส่ง
- 1.3) กำหนดช่องสัญญาณด้านผู้รับ
- 1.4) บันทึกผลการทดลองลงในตารางที่ 4.10

2) ผลการทดลอง


ตารางที่ 4.10 ผลการทดลองของการสลับช่องสัญญาณแบบดิจิทัล

ช่องสัญญาณ		สถานะผู้รับ		การแสดงผล ที่ LCD
ผู้ส่ง	ผู้รับ	ช่องสัญญาณว่าง	ช่องสัญญาณไม่ว่าง	
1	1	✓		Complete
2	3	✓		Complete
3	4	✓		Complete
4	1		✓	Can't Connect
5	2	✓		Complete
6	4		✓	Can't Connect
7	5	✓		Complete
8	7	✓		Complete


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.1 ภาพเครื่องต้นแบบ



รูปที่ ก.2 ภาพวงจรภาครับและส่งสัญญาณข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก.3 ภาพวงจรภาคควบคุมการสลับช่องสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข

แผนผังการทำงานและโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ข.1 แผนผังการทำงานของ โปรแกรมการสลับช่องสัญญาณแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ORG 0000

KEY:      EQU 2AH
PREVIOUS: EQU 2BH
STATUS:   EQU 2CH
CONNECT:  EQU 00010000B
CANCLE:   EQU 00110000B
BPS96:    EQU 0FDH           ;For 11.059 MHz xtal.
BPS24:    EQU 0F3H           ;For 12.000 MHz xtal.

;***** INITIAL *****

      MOV PREVIOUS,#00           ;Previous KEY.
      MOV STATUS,#00            ;Conecting status.
      CLR 00                     ;Clear clock's status.
      MOV R0,#21H

LOOP1: MOV @R0,#00001000B        ;Dis-enable 74LS138 by bit 3.
      INC R0                     ;Not conect all.
      CJNE R0,#29H,LOOP1

LCD_INI: MOV A,#00111000B        ;Function set.
      ACALL WR_INSTR
      MOV A,#00000110B          ;Entry mode.
      ACALL WR_INSTR
      MOV A,#00001100B          ;Cursor & Blink off.
      ACALL WR_INSTR

SERIAL_INI: MOV SCON,#01010010B ;Serial Mode 1.
      MOV TMOD,#20H             ;Timer 1/Auto reload.
      MOV TH1,#BPS24           ;Baud rate = 2400.
      SETB TR1                  ;Timer on.
      MOV A,PCON
      CLR ACC.7                 ;SMOD = "0"
      MOV PCON,A

DSP_RAM: MOV DPTR,#MAIN_TXT     ;Text in ROM.
      MOV R0,#30H

LOOP2: CJNE R0,#5AH,TRANSFER
      SJMP BEGIN

TRANSFER: MOV A,#00
      MOVC A,@A+DPTR
      MOV @R0,A
      INC R0
      INC DPTR
      SJMP LOOP2

;***** MAIN PROGRAM *****
BEGIN:  ACALL TITLE
MAIN:   ACALL MAIN_DSP
        ACALL CLOCK
        ACALL SCAN_KEY
        SJMP MAIN

;***** SUB-ROUTINE PROGRAM *****

```

```

TITLE:    MOV DPTR,#TT_TXT
          MOV 61H,DPH
          MOV 60H,DPL
          MOV R0,#20
          SJMP SHOW

SHIFT:    MOV R0,#20
          MOV A,#0000010B           ;Return to home.
          ACALL WR_INSTR
          MOV DPH,61H
          MOV DPL,60H
          INC DPTR
          MOV 61H,DPH
          MOV 6CH,DPL

SHOW:     MOV A,#00
          MOVC A,@A+DPTR
          CJNE A,'#@',SHOW_TT
          MOV A,#0000001B           ;Clear before return.
          ACALL WR_INSTR
          RET

SHOW_TT:  ACALL WR_DATA
          INC DPTR
          DJNZ R0,SHOW
          MOV R3,#40
          ACALL DL_4M
          SJMP SHIFT
;-----

MAIN_DSP: MOV A,#0000010B           ;Clear LCD.
          ACALL WR_INSTR
          MOV R0,#30H               ;Main display RAM.

LOOP3:   MOV A,@R0
          CJNE A,'#@',DSP_NXT
          RET

DSP_NXT:  ACALL WR_DATA
          INC R0
          CJNE R0,#44H,WR_NXT

LINE2:   MOV A,#11000000B           ;DDRAM = 40
          ACALL WR_INSTR

WR_NXT:  SJMP LOOP3
;-----

SERIAL:  MOV R0,#21H

LOOP4:   MOV A,@R0
          JNB ACC.3,JUMP
          MOV A,#'N'
          SJMP WAIT

JUMP:    ANL A,#00000111B           ;Change to ASCII.
          ORL A,#00110000B

WAIT:    JNB TI,WAIT

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLR TI
MOV SBUF,A
INC R0
CJNE R0,#29H,LOOP4
RET

;-----
CLOCK:   JB P3.7,JP1           ;Check clock = "1"?
CLR 00
SJMP RET_CLK
JP1:     JB 00,RET_CLK
SETB 00           ;Set clock's status.
MOV A,P0         ;Check counter.
ANL A,#00000111B ;3 bits only.
ADD A,#21H
MOV R0,A
MOV P1,@R0       ;Data out.
NOP
NOP
SETB P1.4        ;Buffer disable (74244).
RET_CLK: RET
;-----
SCAN_KEY: CLR 7FH           ;Key pressing bit.
SCAN:     JB P3.3,ROW1
MOV KEY,#CANCEL ;KEY "CANCEL".
SJMP CHK_KEY
ROW1:     CLR P0.6
CLR P0.7
JB P0.3,ROW2
R1C1:     SETB P0.6
JNB P0.3,R1C2
MOV KEY,#10000000 ;KEY 1.
SJMP CHK_KEY
R1C2:     SETB P0.7
JNB P0.3,KEY3
MOV KEY,#10000001B ;KEY 2.
SJMP CHK_KEY
KEY3:     MOV KEY,#10000010B ;KEY 3.
SJMP CHK_KEY
ROW2:     CLR P0.6
CLR P0.7
JB P0.4,ROW3
R2C1:     SETB P0.6
JNB P0.4,R2C2
MOV KEY,#10000011B ;KEY 4.

```

```

R2C2:      SETB P0.7
           JNB P0.4,KEY5
           MOV KEY,#CONNECT           ;KEY "CONNECT TO"
           SJMP CHK_KEY

KEY5:      MOV KEY,#10000100B         ;KEY 5.
           SJMP CHK_KEY

ROW3:      CLR P0.6
           CLR P0.7

R3C1:      JNB P0.5,SCAN_NEXT
           JB 7FH,SCAN
           RET                         ;Return.

SCAN_NEXT: SETB P0.6
           JNB P0.5,R3C2
           MOV KEY,#10000101B         ;KEY 6.
           SJMP CHK_KEY

R3C2:      SETB P0.7
           JNB P0.5,KEY8
           MOV KEY,#10000110B         ;KEY 7.
           SJMP CHK_KEY

KEY8:      MOV KEY,#10000111B         ;KEY 8.
           ;.....

CHK_KEY:   SETB 7FH
           MOV R2,KEY
           MOV A,R2
           CJNE A,PREVIOUS,JP2        ;PREVIOUS = NEW ?
           SJMP SCAN

JP2:       MOV PREVIOUS,R2            ;Edit PREVIOUS.
           JB 67H,JP5
           CJNE R2,#CONNECT,JP3
           SJMP SCAN

JP3:       CJNE R2,#CANCLE,JP4
           AJMP SCAN

JP4:       MOV STATUS,R2
           MOV A,#00000001B           ;Clear LCD.
           ACALL WR_INSTR
           MOV A,#10000001B           ;DDRAM = 01
           ACALL WR_INSTR
           ACALL WR_CHANNEL
           AJMP SCAN

JP5:       JB 66H,JP7
           CJNE R2,#CONNECT,JP6
           SETB 66H
           MOV A,#10000101B           ;DDRAM = 05
           ACALL WR_INSTR
           MOV DPTR,#CONNEX_TXT
           ACALL WR_STRING
           AJMP SCAN

```

```

JP6:      CJNE R2,#CANCLE,JP4
DIS_CON:  MOV A,STATUS      ;Edit data in 21H-28H.
          ANL A,#0000111B
          ADD A,#21H
          MOV R0,A
          MOV @R0,#0000100B
          MOV A,STATUS      ;Edit main display.
          ACALL ADDRESS
          MOV @R0,#'?'      ;Replace with '?'.
          MOV A,#10000100B   ;DDRAM = 04
          ACALL WR_INSTR
          MOV DPTR,#CANCLE_TXT ;CH1 *** CANCELE ***
          ACALL WR_STRING
          ACALL DELAY
          SJMP CLEAR
JP7:      CJNE R2,#CANCLE,JP8
          MOV A,#00000001B    ;Clear LCD.
          ACALL WR_INSTR
          MOV A,#10000011B    ;DDRAM = 03
          ACALL WR_INSTR
          MOV DPTR,#ERROR_TXT
          ACALL WR_STRING
          ACALL DELAY
CLEAR:    MOV PREVIOUS,#00    ;Scan&Check completed.
          MOV STATUS,#00      ;Clear Prev.&Status.
          ACALL SERIAL        ;Transmit data to PC.
          RET                  ;Return form scan_key.
JP8:      MOV A,KEY
          ANL A,#00000111B
          MOV 2DH,A
          MOV R0,#21H
RE_CHK:   MOV A,@R0
          ANL A,#00001111B
          CJNE A,2DH,JP9
          MOV A,#00000001B    ;Clear LCD.
          ACALL WR_INSTR
          MOV DPTR,#BUSY_TXT
          ACALL WR_STRING
          ACALL DELAY
          SJMP CLEAR
JP9:      INC R0
          CJNE R0,#29H,RE_CHK
          MOV A,2DH          ;Reddy to conect.
          ADD A,#21H
          MOV R0,A
          MOV @R0,KEY

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV A,#10010000B           ;DDRAM = 10
ACALL WR_INSTR
ACALL WR_CHANNEL
MOV A,STATUS                ;Edit main display.
ACALL ADDRESS
MOV A,R2                    ;Edit destination.
ANL A,#00000111B
ORL A,#00110000B           ;Edit to ASCII.
INC A
MOV @R0,A                  ;Replace with destination.
MOV A,#11000001B          ;DDRAM = 41
ACALL WR_INSTR
MOV DPTR,#COMPLE_TXT
ACALL WR_STRING
ACALL DELAY
SJMP CLEAR
;.....
ADDRESS: ANL A,#00000111B
          INC A
          MOV R0,A
          MOV A,#2FH
LOOP5:   ADD A,#05
          DJNZ R0,LOOP5
          MOV R0,A
          RET
;..... LCD SUB-ROUTINE .....
WR_INSTR: ACALL BUSY_CHK
          CLR P3.5           ;Write.
          MOV P2,A
          SETB P3.4         ;LCD Enable.
          MOV R3,#1         ;Delay 4 mSec.
          ACALL DL_4M
          CLR P3.4         ;LCD Disable.
          RET
WR_DATA:  ACALL BUSY_CHK
          CLR P3.5           ;Write.
          SETB P3.6         ;Data
          MOV P2,A
          SETB P3.4
          MOV R3,#1         ;Delay 4 mSec.
          ACALL DL_4M
          CLR P3.4
          RET
BUSY_CHK: SETB P3.4         ;LCD Enable.
          SETB P3.5         ;Read.
          CLR P3.6         ;Instruction.
          JB P2.7,$        ;Check BUSY Flag.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLR P3.4
RET
WR_STRING: MOV A,#00
           MOVC A,@A+DPTR
           CJNE A,#'@',WR_NEXT
           RET
WR_NEXT:   ACALL WR_DATA
           INC DPTR
           SJMP WR_STRING
WR_CHANNEL: MOV A,#'C'
            ACALL WR_DATA
            MOV A,#'H'
            ACALL WR_DATA
            MOV A,R2 ;Change KEY into ASCII.
            ANL A,#0000111B
            ORL A,#00110000B
            INC A
            ACALL WR_DATA
            RET
DELAY:     MOV R3,#242 ;Delay 1 second.
DL_4M:     MOV R4,#8
LOOP7:     MOV R5,#0FFH
            DJNZ R5,$
            DJNZ R4,LOOP7
            DJNZ R3,DL_4M ;If R3=1 / delay 4 mSec.
            RET
;***** TEXT MEMORY IN EEPROM ***
BUSY_TXT:  DB *** It's busy! ***@
CANCLE_TXT: DB *** Cancele ***@
CONNEC_TXT: DB *Connect to@
COMPLE_TXT: DB *** Completed. ***@
ERROR_TXT: DB *** Error! ***@
MAIN_TXT:  DB *Ch1:? 2:? 3:? 4:?
           DB *Ch5:? 6:? 7:? 8:?@
TT_TXT: DB * .0EFH,0F4H,6FH,6FH,6FH,0F4H,* *
           DB *Digital Switching Demonstrator Project,Design by Miss *
           DB *Gartoon , Miss Aom & Mr.Nimm. *
           DB * @
END

```

รูปที่ ข.2 โปรแกรมควบคุมการทำงานของวงจรสลับช่องสัญญาณแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 1

วงจรมัลติเพล็กซ์เซอร์

วัตถุประสงค์


1. เพื่อให้เข้าใจหลักการทำงานของวงจรมัลติเพล็กซ์เซอร์ได้อย่างถูกต้อง
2. เพื่อให้สามารถออกแบบวงจรมัลติเพล็กซ์เซอร์ได้ได้อย่างถูกต้อง

เครื่องมือและอุปกรณ์

1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบงานทดลองที่ 1

ทฤษฎีเบื้องต้น

ในการส่งข้อมูลหลายข้อมูลโดยใช้สายส่งข้อมูลเพียงเส้นเดียวร่วมกัน หรือการส่งสัญญาณโทรศัพท์หลายๆช่องไปในสายส่งเพียงเส้นเดียว ต่างก็ใช้หลักการของวงจรมัลติเพล็กซ์เซอร์เช่นกัน วงจรมัลติเพล็กซ์เซอร์หมายถึงวงจรที่ใช้เลือกข้อมูลอินพุตหลายๆข้อมูลเพื่อส่งข้อมูลออกไปทางด้านเอาต์พุต ที่มีเพียงเอาต์พุตเดียว และการที่จะรับข้อมูลจากตัวใดนั้นขึ้นอยู่กับตัวเลือก และจำนวนบิตของตัวเลือกขึ้นกับจำนวนอินพุตนั่นเอง โดยผ่านสัญญาณควบคุม



รูปที่ 1 แผนภาพการทำงานของมัลติเพล็กซ์เซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปใช้อธิบายการทำงานของวงจรมัลติเพล็กซ์เซอร์ ได้ดังนี้คือ ที่เอาต์พุต Q ที่จะต้องมีข้อมูลเท่ากับอินพุต D_0 หรือ D_1 ก็ได้ขึ้นกับขาสัญญาณควบคุมจากหลักการ ในส่วนของส่วนวงจรมัลติเพล็กซ์เซอร์ 8 ต่อ 1 สาย สามารถเขียนตารางความจริง ได้ดังนี้


ตารางที่ 1 ตารางความจริงของการมัลติเพล็กซ์เซอร์

Input			Output
A	B	C	Y
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7

ลำดับขั้นตอนการทดลอง

1. พิจารณาชุดสาริตการสลับช่องสัญญาณแบบดิจิทัลในส่วนของการมัลติเพล็กซ์เซอร์
2. ทำการทดลองกดสวิตช์ ON ของภาคมัลติเพล็กซ์เซอร์
3. เลือกกำหนดข้อมูลทางด้านอินพุต โดยการเลื่อนสวิตช์ควบคุม S_1 และ S_0
4. สังเกตสัญญาณ ไฟด้านข้อมูลอินพุตว่าช่องสัญญาณใดติด
5. สังเกตสัญญาณ ไฟด้านเอาต์พุตว่าเป็นข้อมูลของช่องสัญญาณใดที่ถูกส่งออกมาและ

บันทึกผลลงตารางที่ 2



รูปที่ 2 การทดลองจากภาคการมัลติเพล็กซ์เซอร์

ผลการทดลอง

ตารางที่ 2 ตารางความจริงของการมัลติเพล็กซ์เซอร์

Data Input	Input		Output
	S_1	S_0	
D_0	0	0	
D_1	0	1	
D_2	1	0	
D_3	1	1	

สรุปผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายการทดลอง

1. การมัลติเพล็กซ์เซอร์หมายถึงอะไร
2. จงออกแบบวงจรมัลติเพล็กซ์เซอร์แบบ 2 ต่อ 1 สายพร้อมตารางความจริง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 2

วงจรมัลติเพล็กซ์เซอร์

วัตถุประสงค์


1. เพื่อให้เข้าใจหลักการทำงานของวงจรมัลติเพล็กซ์เซอร์ได้อย่างถูกต้อง
2. เพื่อให้สามารถออกแบบวงจรมัลติเพล็กซ์เซอร์ได้อย่างถูกต้อง

เครื่องมือและอุปกรณ์

1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบงานการทดลองที่ 2

ทฤษฎีเบื้องต้น

จากการมีวงจรมัลติเพล็กซ์เซอร์แล้ว ก็ย่อมมีการทำงานที่ตรงกันข้ามกับวงจรมัลติเพล็กซ์เซอร์ ก็คือวงจรมัลติเพล็กซ์เซอร์นั่นเอง เป็นวงจรที่ใช้เลือกนำข้อมูลเข้า หนึ่งข้อมูลเพื่อส่งข้อมูลออกไปทางด้านเอาต์พุต จะได้รับข้อมูลจากข้อมูลเข้านั้น ขึ้นกับตัวเลขและจำนวนบิตของตัวเลข ขึ้นกับจำนวนของเอาต์พุตนั่นเอง



รูปที่ 1 แผนผังการทดลองการมัลติเพล็กซ์เซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปใช้อธิบายการทำงานของวงจร คิวบิตเพลิกซ์เซอร์ได้ดังนี้คือ ที่อินพุต Q จะทำการเลือกข้อมูลไปยังเอาต์พุต (Q_0 ถึง Q_7) ก็ได้ขึ้นกับขาตัวเลือกสัญญาณควบคุมจากหลักการของวงจร คิวบิตเพลิกซ์เซอร์ขนาด 8 ต่อ 1 สาย สามารถเขียนตารางความจริง ได้ดังนี้

ตารางที่ 1 ตารางความจริงของการคิวบิตเพลิกซ์เซอร์

Input			Output							
S_2	S_1	S_0	Q_0	Q_1	Q_2	Q_3	Q_4	Q_5	Q_6	Q_7
0	0	0	D	X	X	X	X	X	X	X
0	0	1	X	D	X	X	X	X	X	X
0	1	0	X	X	D	X	X	X	X	X
0	1	1	X	X	X	D	X	X	X	X
1	0	0	X	X	X	X	D	X	X	X
1	0	1	X	X	X	X	X	D	X	X
1	1	0	X	X	X	X	X	X	D	X
1	1	1	X	X	X	X	X	X	X	D


จากการทำงานของสวิทช์แบบกดติดปล่อยตัดหมายถึงถ้ายังไม่กดสวิทช์ใดๆ ที่เอาต์พุตทุกขา จะไม่มีแรงดันไฟฟ้าเลย แสดงว่ามีลอจิกเป็นศูนย์ และถ้ากดสวิทช์เลขใดเช่นเลข 2 และกระแสไฟฟ้าจะผ่านสวิทช์ เลข 2 ทำให้เอาต์พุต B_2, B_1, B_0 และ ST มีลอจิกเป็น 0, 1, 0 และ 1 ตามลำดับ

ลำดับขั้นการทดลอง

1. พิจารณาชุดสาริตการสลับช่องสัญญาณแบบดิจิทัล ในส่วนของภาคคิวบิตเพลิกซ์เซอร์
2. ทำการทดลองกดสวิทช์ ON ของภาคคิวบิตเพลิกซ์เซอร์
3. เลือกกำหนดข้อมูลอินพุต โดยการเลื่อนสวิทช์ควบคุม S_1 และ S_0
4. สังเกตสัญญาณไฟด้านข้อมูลอินพุตว่าช่องสัญญาณใดติด
5. สังเกตสัญญาณไฟด้านเอาต์พุตว่าเป็นข้อมูลของช่องสัญญาณใดที่ถูกส่งออกมา และทำ

การบันทึกผลลงตารางที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2 การทดลองจากการคิมัลติเพล็กซ์เซอร์

ผลการทดลอง

ตารางที่ 2 ตารางบันทึกผลการทดลองของการคิมัลติเพล็กซ์

Input		Output			
A	B	D ₀	D ₁	D ₂	D ₃
0	0				
0	1				
1	0				
1	1				

สรุปผลการทดลอง

.....

.....

.....

.....

คำถามท้ายการทดลอง

1. การตีมิติเพล็กซ์เซอร์หมายถึงอะไร
2. จงออกแบบวงจรตีมิติเพล็กซ์เซอร์แบบ 2 ต่อ 1 สายพร้อมตารางความจริง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 3

วงจรเข้ารหัส

วัตถุประสงค์

1. เพื่อให้เข้าใจหลักการทำงานของวงจรถอดรหัสได้อย่างถูกต้อง
2. เพื่อให้สามารถออกแบบวงจรถอดรหัสได้อย่างถูกต้อง

เครื่องมือและอุปกรณ์


1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบการทดลองที่ 3

ทฤษฎีเบื้องต้น

วงจรเข้ารหัส

การเข้ารหัสเป็นการเปลี่ยนระดับของลอจิกจากสวิตช์มาเป็นสัญญาณลอจิกตามรหัสที่เราต้องการ วงจรเข้ารหัสเป็นวงจรที่ทำหน้าที่ แปลงข้อมูลจำนวนมากเป็นรหัส เพื่อที่จะช่วยลดจำนวนสายสัญญาณ หรือ ช่องสัญญาณ หรืออาจใช้ในการแปลงรหัสฐานก็ได้ดังในรูปที่ 1 เป็นแผนผังแสดงการทำงานของวงจรเข้ารหัส ตัวอย่างของการเข้ารหัสข้อมูลจากเลขฐานสิบเป็นรหัส BCD (Binary Code Decimal) หรือเป็นฐานสอง ในการทดลองนี้เราใช้ไอซีเบอร์ 74151 เป็นตัวเข้ารหัส และใช้ไอซีเบอร์ 74138 ทำหน้าที่เป็นตัว ถอดรหัส และรับค่าอินพุต จากสวิตช์ 1 ถึง 8 เนื่องจากเป็นการถอดรหัสแบบ เข้าแปด ออกหนึ่ง และเป็นการเข้ารหัสแบบเข้าหนึ่งออกแปด เพื่อเป็นการเข้ารหัสข้อมูลจากเลขฐานสิบ ให้ได้รหัส BCD ดังที่ต้องการ และทำการส่งข้อมูล ไปและแปลงรหัสกลับมาเพื่อเป็นการเลือกข้อมูลเอาต์พุตที่ต้องการส่งออก ตามรหัสที่ควบคุมขึ้นกับข้อมูลที่เราส่งให้นั่นเอง

ทางด้านอินพุตปกติเป็นลอจิก “0” เมื่อมีการกดสวิตช์จึงได้ลอจิก “1” ส่วนด้านเอาต์พุตเป็นไบนารี 3 บิต (B_2 , B_1 และ B_0) และขา ST (Strobe) เป็นขาที่ปกติเป็นลอจิก “0” เมื่อทำการกดสวิตช์ใดๆ จะเป็นลอจิก “1” (Strobe ใช้บอกสถานะการกดสวิตช์ใดๆ)



รูปที่ 1 แผนผังการทำงานของวงจรเข้ารหัส

ตารางที่ 1 ตารางความจริงของการเข้ารหัส


Input								Output			
0	1	2	3	4	5	6	7	ST	B ₂	B ₁	B ₀
0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	0	0	1	1
0	0	1	0	0	0	0	0	0	1	0	1
0	0	0	1	0	0	0	0	0	1	1	1
0	0	0	0	1	0	0	0	1	0	0	1
0	0	0	0	0	1	0	0	1	0	1	1
0	0	0	0	0	0	1	0	1	1	0	1
0	0	0	0	0	0	0	1	1	1	1	1

จากการทำงานของสวิตช์แบบกดติดปล่อยตัดหมายถึงถ้ายังไม่กดสวิตช์ใดๆ ที่เอาต์พุตทุกขา จะไม่มีแรงดันไฟฟ้าเลย แสดงว่ามีลอจิกเป็นศูนย์ และถ้ากด สวิตช์เลขใด เช่น เลข 2 กระแสไฟฟ้าจะผ่านสวิตช์ เลข 2 ทำให้เอาต์พุต B₂ , B₁ , B₀ และ ST มีลอจิกเป็น 0 , 1 , 0 และ 1 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นการทดลอง

1. พิจารณาชุดสวิตช์การสลับช่องสัญญาณแบบดิจิทัล ในส่วนของภาคการเข้ารหัส
2. ทำการทดลองกดสวิตช์ ON ของภาคการเข้ารหัส
3. เลือกกำหนดข้อมูลอินพุต โดยการกดสวิตช์ ($S_0 - S_7$)
4. สังเกตการเปลี่ยนแปลงทางด้านเอาต์พุตที่ B_2, B_1 และ B_0 บันทึกผลการทดลองลงในตารางที่ 2
5. บันทึกผลการทดลองลงในตารางโดยทำการใส่เลข 1 ลงในช่องเข้ารหัสสัญญาณไฟติดที่เปลี่ยนไปตามการกดสวิตช์



รูปที่ 2 การทดลองจากการเข้ารหัส

ผลการทดลอง

ตารางที่ 2 ตารางความจริงของการเข้ารหัส

SWITCH	Encoder	
	B_1	B_0
0		
1		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2 (ต่อ) ตารางความจริงของการเข้ารหัส

SW	Encoder	
	B_1	B_0
2		
3		
4		
5		
6		
7		

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. การเข้ารหัสหมายถึงอะไร
2. เมื่อกดสวิตช์ใดๆแล้ว ให้อธิบายการติดและดับของไฟที่ B_1 และ B_0

ใบงานที่ 4

วงจรถอดรหัส

วัตถุประสงค์


1. เพื่อให้เข้าใจถึงหลักการทำงานของวงจรถอดรหัสการได้อย่างถูกต้อง
2. เพื่อให้สามารถออกแบบวงจรถอดรหัสการแสดงผลได้อย่างถูกต้อง

เครื่องมือ และอุปกรณ์

1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบงานทดลองที่ 4

ทฤษฎีเบื้องต้น

เมื่อมีวงจรถอดรหัสและต้องมีวงจรถอดรหัสเช่นกัน โดยวงจรถอดรหัสนี้จะรับสัญญาณระดับลอจิก ในรูปรหัส เช่นรหัส BCD (Binary Code Decimal) เมื่อแปลงออกมาเป็นฐานสิบ ซึ่งก็ทำได้ทั้งวงจรรหัส และ วงจรรวมการแสดงผลออกมาเป็นแผงแสดงผล 7 ส่วนทำให้ง่ายในการอ่านการแสดงผลได้ง่าย วงจรถอดรหัสก็ต้องเป็นวงจรถอดรหัสสำหรับจุดแผงแสดงผล 7 ส่วน ดังนั้นวงจรถอดรหัสจึงต้องให้เอาต์พุต ไปจุด LED แต่ละชิ้นส่วนแล้วได้เอาต์พุตตามรหัสที่อินพุต เช่นถ้าป้อนรหัส BCD เป็น 0000 LED ชิ้นที่ a,b,c,d,e,f ต้องสว่าง ในทำนองเดียวกันการถอดรหัสของ BCD ให้เป็นได้เอาต์พุตตามที่เรากำลังต้องการเพื่อเลือกช่องทางของข้อมูลนั้น มีลักษณะการทำงาน ดังรูปที่ 1 และในตารางความจริงที่ 1



รูปที่ 1 การถอดรหัสจาก BCD เพื่อแสดงผลไปยังแผงแสดงผล 7 ส่วน

เพื่อให้ง่ายต่อความเข้าใจมากขึ้นให้พิจารณาจากตารางความจริง

ตารางที่ 1 ตารางความจริงของการการถอดรหัส BCD ไปยังแผงแสดงผล 7 ส่วน

Input			Output						
B_2	B_1	B_0	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0
0	0	1	0	1	1	0	0	0	0
0	1	0	1	1	0	1	1	0	1
0	1	1	1	1	1	1	0	0	1
1	0	0	0	1	1	0	0	1	1
1	0	1	1	1	0	1	1	0	1
1	1	0	0	1	1	1	1	0	1
1	1	1	1	1	1	0	0	0	0

ลำดับขั้นตอนการทดลอง

1. พิจารณาชุดสาริการสลับช่องสัญญาณแบบดิจิทัล ในส่วนของภาคการถอดรหัส
2. ทำการทดลองกดสวิตช์ ON ของภาคการถอดรหัส
3. เลือกกำหนดข้อมูลอินพุต โดยการกดสวิตช์ (B_2, B_1, B_0)
4. สังเกตการเปลี่ยนแปลงทางด้านเอาต์พุตที่ $F_0 - F_7$ บันทึกผลการทดลองลงในตารางที่ 2

ผลการทดลอง

ตารางที่ 2 ตารางความจริงของการถอดรหัสไปยังแผงแสดงผล 7 ส่วน

Input			Decoder						
B ₂	B ₁	B ₀	a	b	c	d	e	f	g
0	0	0							
0	0	1							
0	1	0							
0	1	1							
1	0	0							
1	0	1							
1	1	0							
1	1	1							

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. การถอดรหัสหมายถึงอะไร
2. การถอดรหัสของไอซีที่แสดงผลไปยังแผงแสดงผล 7 ส่วนส่วนทำงานอย่างไรจงอธิบาย

ใบงานที่ 5

วงจรรีบแบบซิงโครนัส

วัตถุประสงค์


1. เพื่อให้เข้าใจหลักการทำงานของวงจรรีบแบบซิงโครนัสได้อย่างถูกต้อง
2. เพื่อให้สามารถออกแบบวงจรรีบแบบซิงโครนัสได้อย่างถูกต้อง

เครื่องมือและอุปกรณ์

1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบงานการทดลองที่ 5

ทฤษฎีเบื้องต้น

วงจรรีบแบบซิงโครนัส



รูปที่ 1 วงจรรีบแบบเข้าจังหวะ

จากการทำงานของ เจ เค ฟลิปฟลอปสามารถนำมาต่อรวมเป็นวงจรรนับได้ โดยเอาต์พุตที่ได้รับจากฟลิปฟลอปตัวแรกคือ LSB (Least Significant Bit) หรือบิตที่มีค่าต่ำสุด เป็นวงจรรนับแบบ 3 บิต จะเห็นได้ว่าสัญญาณนาฬิกาที่ใช้กระตุ้นต่อเข้ากับฟลิปฟลอปทุกตัว จะเป็นการทำให้ฟลิปฟลอปทุกตัวทำงานพร้อมกัน เมื่อมีสัญญาณนาฬิกาเข้ามาลูกที่หนึ่ง ฟลิปฟลอปตัวที่ 1 จะเปลี่ยนการทำงานจาก 0 เป็น 1 เมื่อนาฬิกาลูกที่ 2 เข้ามาฟลิปฟลอปตัวที่ 1 จะกลายเป็น 0 แต่ก่อนหน้านี้นี้ Q_A เป็น 1 ทำให้ฟลิปฟลอปตัวที่ 2 ทำงาน Q_B กลายเป็น 1 ทำให้เกิดการนับจาก 001 เป็น 010 เมื่อนาฬิกาลูกที่ 3 มา ฟลิปฟลอปตัวที่ 1 ทำงาน ค่าการนับจึงเป็น 011 เมื่อมีนาฬิกาลูกที่ 4 เข้ามา ฟลิปฟลอปตัวที่ 3 ทำงานเนื่องจากก่อนหน้านี้นี้ทั้งเอาต์พุตของ Q_B เป็น 1 และในส่วนของฟลิปฟลอปตัวที่ 1 และฟลิปฟลอปตัวที่ 2 ก็ทำงานด้วยเช่นกันทำให้ค่าของการนับกลายเป็น 100 เป็นเช่นนี้จนถึง 111 แล้วกลับมาที่ 000 อีกครั้ง วงจรรนับแบบนี้มีผลคือไม่เกิดการหน่วงเวลาในฟลิปฟลอปแต่ละตัวทำให้ทำงานที่ความถี่สูงได้ แต่มีข้อเสียคือวงจรมีความซับซ้อน

ลำดับขั้นตอนการทดลอง

1. นำชุดสาริตการสลับช่องสัญญาณแบบดิจิทัล ให้พิจารณาในส่วนของวงจรรนับแบบเข้าจังหวะ
2. ทำการกดสวิตช์เพื่อจ่ายสัญญาณนาฬิกากระตุ้นให้วงจรรนับเริ่มการนับ
3. สังเกตผลการทดลอง จากสัญญาณไฟที่เอาต์พุต แล้วบันทึกผลการทดลองลงตารางที่ 1

ผลการทดลอง

ตารางที่ 1 ผลการทดลองของวงจรรนับแบบเข้าจังหวะ

สัญญาณนาฬิกา	เอาต์พุต		
	C	B	A
1			
2			
3			
4			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1 (ต่อ) ผลการทดลองของวงจรนับแบบเข้าจังหวะ

สัญญาณ นาฬิกาสุกที่	เอาต์พุต		
	C	B	A
5			
6			
7			
8			

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. วงจรนับแบบซิงโครนัสแตกต่างจากอะซิงโครนัสอย่างไร
2. จากการทดลองสิ่งใดเป็นตัวกระตุ้นทำให้เกิดการนับ

ใบงานที่ 6

วงจรการสลับช่องสัญญาณแบบดิจิทัล

วัตถุประสงค์

1. เพื่อให้เข้าใจถึงหลักการทำงาน ของวงจรการสลับช่องสัญญาณแบบดิจิทัลได้อย่างถูกต้อง
2. เพื่อให้สามารถออกแบบวงจรการสลับช่องสัญญาณแบบดิจิทัลได้อย่างถูกต้อง

เครื่องมือ และอุปกรณ์

1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบงานทดลองที่ 6

ทฤษฎีเบื้องต้น

จากระบบโทรศัพท์ที่ใช้งานอยู่ในปัจจุบันนี้ มีความสามารถในการรับและส่งสัญญาณที่เป็นดิจิทัล ได้อย่างมีประสิทธิภาพสูง สัญญาณเสียงที่ส่งจากเครื่องโทรศัพท์จะถูกแปลงรหัส 0 และ 1 ปฏิบัติการนี้เรียกว่าการเข้ารหัส และสัญญาณที่ถูกแปลงเป็น 0 และ 1 เรียกว่าสัญญาณดิจิทัล สัญญาณดิจิทัล ซึ่งถูกแปลงจากแต่ละเสียงของผู้ใช้บริการ และถูกส่งตามลำดับในลักษณะช่องพัลส์สัญญาณเดี่ยว บนสายส่งที่เป็นคู่ ปฏิบัติการบนสายส่งที่เป็นคู่ ในปฏิบัติการนี้จะเรียกว่า การมัลติเพล็กซ์ซึ่งเป็นการส่งข้อมูลหลายๆบนคู่สายเดียว

ถ้าทราบจำนวนสัญญาณนาฬิกา ที่จะทำการส่งไปยังเครื่องโทรศัพท์ปลายทางลำดับของพัลส์สัญญาณที่จะต้องสับเปลี่ยนกับปลายทาง จะเกิดขึ้นโดยการทำงานของอุปกรณ์สวิตซ์ซิง ปฏิบัติการนี้ว่า ลำดับเวลาการสับเปลี่ยน (Time Order Exchange) ในการสวิตซ์ซิงแต่ละครั้งของอุปกรณ์สวิตซ์ซิงมีขีดจำกัดของจำนวนเครื่องโทรศัพท์ ที่ต้องการทำการต่อ ในสวิตซ์ซิงดิจิทัล

การสวิตซ์ซิงสามารถที่จะทำการเรียกจำนวนหลายๆ เครื่องที่ต้องการติดต่อสื่อสารได้พร้อมๆ กัน โดยก่อนที่จะทำการส่งสัญญาณติดต่อออกไปนั้นต้องทราบก่อนว่าช่องสัญญาณของผู้รับนั้น สายว่างหรือไม่หากสายว่างจึงจะสามารถทำการติดต่อได้ แต่หากสายสัญญาณไม่ว่างจะไม่สามารถทำการติดต่อได้

ลำดับขั้นการทดลอง

1. ทำการกำหนดเลือกข้อมูลอินพุตจากคิพสวิตช์ ในกรณีที่ใช้รับข้อมูลจากคิพสวิตช์ และหากรับข้อมูลเสียงพูดให้ใช้ไมโครโฟน
2. กำหนดช่องสัญญาณทางด้านตัวส่ง ให้กับวงจร
3. ทำการกดสวิตช์ C (Connect to) เพื่อทำการเลือกช่องสัญญาณทางด้านตัวรับ
4. กำหนดช่องสัญญาณทางด้านตัวรับ ให้กับวงจร
5. หากต้องการติดต่อคู่สายมากกว่า หนึ่งคู่สายให้ทำข้อ 1 ถึง 3 ซ้ำ จนกระทั่งครบ 8 คู่สาย
6. สังเกตผลการทดลอง ที่ได้ด้านเอาต์พุต และบันทึกผลการทดลองที่ได้ลงในตารางที่ 1 ในกรณีของข้อมูลคิพสวิตช์ และบันทึกลงในตารางที่ 2 ในกรณีรับข้อมูลจากเสียงพูด

ผลการทดลอง

ตารางที่ 1 การทดลองของการสลับช่องสัญญาณแบบดิจิทัลโดยกำหนดข้อมูลจากคิพสวิตช์

ช่องสัญญาณ				สถานะผู้รับ		การแสดงผล ที่ LCD
ผู้ส่ง	ข้อมูล	ผู้รับ	ข้อมูล	ช่องสัญญาณ ว่าง	ช่องสัญญาณ ไม่ว่าง	
1		1				
2		3				
3		4				
4		1				
5		2				
6		4				
7		5				
8		7				

ตารางที่ 2 การทดลองของการสลับช่องสัญญาณแบบคิจิตอล โดยกำหนดข้อมูลจากเสียงพูด

ช่องสัญญาณ				สถานะผู้รับ		การแสดงผล ที่ LCD
ผู้ส่ง	ข้อมูล	ผู้รับ	ข้อมูล	ช่องสัญญาณ ว่าง	ช่องสัญญาณ ไม่ว่าง	
1		1				
2		3				
3		4				
4		1				
5		2				
6		4				
7		5				
8		7				

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. การสลับช่องสัญญาณแบบคิจิตอลมีลักษณะคล้ายกับหลักการทำงานของอุปกรณ์ชนิดใด
2. จากการทดลองสาเหตุการติดต่อกันของช่องสัญญาณผู้ส่งและผู้รับที่จะติดต่อกันไม่สำเร็จ

ใบงานที่ 7

วงจรการเขียนข้อมูลลงหน่วยความจำ

วัตถุประสงค์

1. เพื่อให้เข้าใจถึงหลักการทำงานวงจรการเขียนข้อมูลลงหน่วยความจำได้อย่างถูกต้อง
2. เพื่อให้สามารถอธิบายการทำงานของวงจรการเขียนข้อมูลลงหน่วยความจำได้อย่างถูกต้อง

เครื่องมือ และอุปกรณ์


1. ชุดสาธิตการสลับช่องสัญญาณแบบดิจิทัล
2. ใบงานทดลองที่ 7

ทฤษฎีเบื้องต้น

หน่วยความจำชั่วคราว หรือ (Random access memory : RAM) บางครั้งจะเรียกว่าหน่วยความจำที่อ่านและเขียนได้ ในเรื่องของรอมนั้นเป็นหน่วยความจำที่อ่านได้อย่างเดียว จะเขียนลงไป หรือนำข้อมูลเก็บเข้าไปใหม่อีกไม่ได้ แต่แรมมีลักษณะเหมือนกับกลุ่มของบัพเฟอร์ รีจิสเตอร์ ที่มีแอดเดรสบอกตำแหน่งที่แน่นอน หลังจากที่ได้ค่าแอดเดรสที่ถูกต้องลงไปแล้ว จะทำการอ่านข้อมูล หรือเขียนข้อมูลใหม่เข้าไปเก็บไว้ได้ แรมมีแนวความคิดมาจากการสร้างวงจรที่มีแกนแม่เหล็กทำให้มีอำนาจแม่เหล็กได้ (Magnetic core) ทรานซิสเตอร์ชนิดไบโพลาร์ หรือมอสเฟต เนื่องจากการที่ข้อมูลสามารถคงอยู่ได้โดยไม่สูญหายนั้นเรียกทับศัพท์ว่านอนโวลตาไทล์ (Nonvolatile) สำหรับไบโพลาร์ หรือมอสแรม (MOSRAM) จะเก็บข้อมูลได้ในลักษณะเป็นโวลตาไทล์ (Volatile) เมื่อเวลาที่ไฟเลี้ยงดับไป ข้อมูลที่เก็บอยู่ในหน่วยความจำชนิดนี้จะหายไป

หน่วยความจำแรมสามารถมาทำจากวัสดุสารกึ่งตัวนำอาจเป็นรูปสแตติก หรือไดนามิกก็ได้ในตัวหน่วยความจำ สแตติกแรมใช้ไบโพลาร์ หรือฟลิปฟลอป จะยังคงค่าเดิมนานตลอดไปที่เราจ่ายไฟเลี้ยงให้วงจรสำหรับหน่วยความจำไดนามิกแรม จะประกอบด้วยตัวเก็บประจุและใช้มอสเฟตเป็นที่เก็บข้อมูล แต่เนื่องจากว่าประจุที่เก็บอยู่ในตัวเก็บประจุจะหายไป ในช่วงเวลาสั้น ๆ ดังนั้นข้อมูลที่ถูเก็บไว้ในหน่วยความจำจะต้องอัดประจุข้อมูลเดิมเข้าไปใหม่ เรียกว่าการรีเฟรช ทุกๆ 2-3 มิลลิวินาที โดยอาศัยสัญญาณนาฬิกาต่างหากเข้ากระตุ้นวงจรเป็นพิเศษ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1 แสดงสัญลักษณ์หน่วยความจำสามสถานะ

ลำดับขั้นการทดลอง

1. กำหนดข้อมูลอินพุตจาก คิววิตซ์ให้ชุดสวิตช์ระบบการสลับช่องสัญญาณแบบดิจิทัล
2. กำหนดช่องสัญญาณตัวส่งให้กับชุดสวิตช์ระบบการสลับช่องสัญญาณแบบดิจิทัล
3. กำหนดช่องสัญญาณตัวรับให้กับชุดสวิตช์ระบบการสลับช่องสัญญาณแบบดิจิทัล
4. สังเกตการเปลี่ยนแปลงในช่วงที่เขียนและอ่านข้อมูลจากแรม บันทึกผลการทดลองลงใน

ตารางที่ 1

ผลการทดลอง

ตารางที่ 1 ผลการทดลองของภาคการอ่านและเขียนข้อมูลลงหน่วยความจำ

สัญญาณนาฬิกา	การเขียนข้อมูล		การอ่านข้อมูล	
	ตำแหน่งหน่วยความจำ	ข้อมูลเข้า	ตำแหน่งหน่วยความจำ	ข้อมูลออก
000	000		000	

ตารางที่ 1 (ต่อ) ผลการทดลองของภาคการอ่านและเขียนข้อมูลลงหน่วยความจำ

สัญลักษณ์พิก	การเขียนข้อมูล		การอ่านข้อมูล	
	ตำแหน่ง หน่วยความจำ	ข้อมูลเข้า	ตำแหน่ง หน่วยความจำ	ข้อมูลออก
001	001		001	
010	010		010	
011	011		011	
100	100		100	
101	101		101	
110	110		110	
111	111		111	

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. การเขียนข้อมูลลงหน่วยความจำมีหลักการทำงานอย่างไร
2. จากการทดลองการเขียนข้อมูลลงหน่วยความจำต้องใช้ขาสัญญาณจากแรมขาใดบ้าง

ใบงานที่ 8

วงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

วัตถุประสงค์


1. เพื่อให้เข้าใจถึงหลักการทำงานของวงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และดิจิทัลเป็นแอนะล็อกได้อย่างถูกต้อง
2. เพื่อให้สามารถอธิบายการทำงานของวงจรการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและดิจิทัลเป็นแอนะล็อกได้อย่างถูกต้องได้อย่างถูกต้อง

เครื่องมือ และอุปกรณ์

1. ชุดสาริตการสลัช่องสัญญาณแบบดิจิทัล
2. ใบงานทดลองที่ 8

ทฤษฎีเบื้องต้น

การนำวงจร D/A ซึ่งจะแปลงค่าแรงดันเปรียบเทียบ มาเปรียบเทียบกับสัญญาณ อินพุต โดยค่าที่เปรียบเทียบแต่ละครั้งจะเป็นเอาต์พุตของค่าดิจิทัลแต่ละบิต จากบิตสูงไปบิตต่ำ โดยจะต้องมีสัญญาณนาฬิกา คอยสั่งให้เปรียบเทียบทีละบิต ถ้า A/D มี 8 บิต ก็จะต้องการสัญญาณนาฬิกาถึง 8 ลูกเพื่อทำการเปรียบเทียบค่าต่างๆ จากรูปแสดงตัวอย่างการทำงานของ A/D ขนาด 3 บิต โดยที่สัญญาณนาฬิกาลูกแรก ค่าจาก A/D จะมีค่าเท่ากับค่ากลางของ แรงดันเปรียบเทียบ คือ 100 ซึ่งน้อยกว่าอินพุตค่าในรีจิสเตอร์ภายในจึงเป็น “1” เมื่อมีสัญญาณนาฬิกาลูกที่ 2 D/A จะเพิ่มค่าขึ้นเป็น 110 ซึ่งน้อยกว่า อินพุต อยู่อีก ค่าบิตที่ 2 จึง เป็น “1” เมื่อมีสัญญาณนาฬิกาลูกที่ 3 D/A จะเพิ่มค่าเป็น 111 และ D/A ขนาด 3บิต มีค่าความละเอียดไม่พอที่จะเปรียบเทียบได้ ต้องทำการเพิ่มขนาดของบิต D/A จึงจะได้เอาต์พุต ที่มีค่าใกล้เคียงอินพุต มากขึ้น ข้อดีของวงจรแบบนี้ คือ ความละเอียดของวงจรขึ้นกับบิต ถ้าต้องการให้เอาต์พุตละเอียดมากก็เพิ่มขนาดของ A/D และเวลาในการแปลงคงที่ทุกๆ ค่าดังรูปที่ 1



รูปที่ 1 Successive Approximation A/D Converter

ลำดับขั้นตอนการทดลอง

1. นำชุดสาริตการสลับช่องสัญญาณแบบดิจิทัล ให้พิจารณาในส่วนของวงจรการสลับช่องสัญญาณแบบดิจิทัล
2. ทำการทำการส่งสัญญาณเสียงผ่านทางไมโครโฟน
3. ทำการกดสวิตช์ด้านอินพุต เพื่อเลือกช่องสัญญาณผู้ส่งให้เลือกสัญญาณความถี่ต่ำ
4. สังเกตข้อมูลที่ได้จากการทดลองจะมีการเปลี่ยนแปลง ที่แผงแสดงผล 7 ส่วนนั้นมีการเปลี่ยนแปลง

ผลการทดลอง

ตารางที่ 1 แสดงผลการทดลองของการสลับช่องสัญญาณแบบดิจิทัล

ช่องสัญญาณ		สถานะผู้รับ		หน้าจอ LCD
ผู้ส่ง	ผู้รับ	สายว่าง	สายไม่ว่าง	
1	1			

ตารางที่ 1 (ต่อ) แสดงผลการทดลองของการสลับช่องสัญญาณแบบดิจิทัล

ช่องสัญญาณ		สถานะผู้รับ		หน้าจอ LCD
ผู้ส่ง	ผู้รับ	สายว่าง	สายไม่ว่าง	
2	3			
3	4			
4	1			
5	2			

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. การข้อมูลจากแอนะล็อกเป็นดิจิทัลนี้ ใช้หลักการทำงานอย่างไร
2. จากการทดลองการสาเหตุใดจึงต้องใช้สัญญาณความถี่ต่ำ

ภาคผนวก ง

รายละเอียดอุปกรณ์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CYPRESS

PRELIMINARY

CY6264

8K x 8 Static RAM

Features

- 55, 70 ns access times
- CMOS for optimum speed/power
- Easy memory expansion with CE₁, CE₂, and OE features
- TTL-compatible inputs and outputs
- Automatic power-down when deselected


Functional Description

The CY6264 is a high-performance CMOS static RAM organized as 8192 words by 8 bits. Easy memory expansion is provided by an active LOW chip enable (CE₁), an active HIGH chip enable (CE₂), and active LOW output enable (OE) and three-state drivers. Both devices have an automatic power-down feature (CE₁), reducing the power consumption by

over 70% when deselected. The CY6264 is packaged in a 450-mil (300-mil body) SOIC.

An active LOW write enable signal (WE) controls the writing/reading operation of the memory. When CE₁ and WE inputs are both LOW and CE₂ is HIGH, data on the eight data input/output pins (I/O₀ through I/O₇) is written into the memory location addressed by the address present on the address pins (A₉ through A₁₂). Reading the device is accomplished by selecting the device and enabling the outputs, CE₁ and OE active LOW, CE₂ active HIGH, while WE remains inactive or HIGH. Under these conditions, the contents of the location addressed by the information on address pins is present on the eight data input/output pins.

The input/output pins remain in a high-impedance state unless the chip is selected, outputs are enabled, and write enable (WE) is HIGH. A die coat is used to insure alpha immunity.



Selection Guide

	CY6264-15	CY6264-70
Maximum Access Time (ns)	55	70
Maximum Operating Current (mA)	100	100
Maximum Standby Current (mA)	20/15	20/15

Shaded area contains advanced information.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




CYPRESS

PRELIMINARY


CY6264

Switching Waveforms


Read Cycle No.1^[8, 9]



Read Cycle No. 2^[10, 11]



Write Cycle No.1 (WE Controlled)^[9, 11]



- Notes:
- 8. Device is continuously selected. OE, CE = V_{IH} , CE₂ = V_{IH} .
 - 9. Address valid prior to or coincident with CE transition LOW.
 - 10. WE is HIGH for read cycle.
 - 11. Data I/O is High Z if OE = V_{IH} , CE₁ = V_{2H} , or WE = V_{L} .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)										
$V_{REF} = 10.000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^\circ C$.										
Parameter	Conditions	See Note	$V_{CC} = 4.75 V_{DC}$ $V_{CC} = 15.75 V_{DC}$		$V_{CC} = 5 V_{DC} \pm 5\%$ $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$		Limit Units			
			Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)		
CONVERTER CHARACTERISTICS										
Output Leakage Current Max	I_{OUT1}	All data inputs latched low	LJ & LCJ LCN, LCWM & LCV	10	100	100	100	100	nA	
	I_{OUT2}	All data inputs latched high	LJ & LCJ LCN, LCWM & LCV		100	100	100	100	nA	
Output Capacitance	I_{OUT1}	All data inputs latched low			45				pF	
	I_{OUT2}				115				pF	
	I_{OUT1}	All data inputs latched high			130				pF	
	I_{OUT2}				30					
DIGITAL AND DC CHARACTERISTICS										
Digital Input Voltages	Max	Logic Low	LJ: 4.75V LJ: 15.75V LCJ: 4.75V LCJ: 15.75V LCN, LCWM, LCV		0.6 0.8 0.7 0.8 0.95		0.8		V_{CC}	
	Min	Logic High	LJ & LCJ LCN, LCWM, LCV		2.0 1.9		2.0 2.0		V_{CC}	
Digital Input Currents	Max	Digital inputs <0.8V	LJ & LCJ LCN, LCWM, LCV		-50	-200 -160	-200 -200		μA μA	
									Digital inputs >2.0V	LJ & LCJ LCN, LCWM, LCV
Supply Current Drain	Max		LJ & LCJ LCN, LCWM, LCV		1.2	3.5 1.7	3.5 2.0		mA	
Electrical Characteristics										
$V_{REF} = 10.000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^\circ C$.										
Symbol	Parameter	Conditions	See Note	$V_{CC} = 15.75 V_{DC}$		$V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$	$V_{CC} = 4.75 V_{DC}$		$V_{CC} = 5 V_{DC} \pm 5\%$	Limit Units
				Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	
AC CHARACTERISTICS										
t_s	Current Setting Time	$V_{IL} = 0V, V_{IH} = 5V$		1.0			1.0			μs
t_W	Write and XFER Pulse Width Min	$V_{IL} = 0V, V_{IH} = 5V$	11 9	100	250 320	320	375	600 900	900	
t_{DS}	Data Setup Time Min	$V_{IL} = 0V, V_{IH} = 5V$	9	100	250 320	320	375	600 900	900	
t_{DH}	Data Hold Time Min	$V_{IL} = 0V, V_{IH} = 5V$	9		30 30			50 50		ns
t_{CS}	Control Setup Time Min	$V_{IL} = 0V, V_{IH} = 5V$	9	110	250 320	320	600	900 1100	1100	
t_{CH}	Control Hold Time Min	$V_{IL} = 0V, V_{IH} = 5V$	9	0	0 0	10	0	0 0	0	
<p>Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.</p> <p>Note 2: All voltages are measured with respect to GND, unless otherwise specified.</p>										

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DAC0830 Series Application Hints (Continued)




FIGURE 6.




FIGURE 7.

2.3 Op Amp Considerations

The op amp used in *Figure 7* should have offset voltage nulling capability (See Section 2.5).

The selected op amp should have as low a value of input bias current as possible. The product of the bias current times the feedback resistance creates an output voltage error which can be significant in low reference voltage applications. BI-FET™ op amps are highly recommended for use with these DACs because of their very low input current.

Transient response and settling time of the op amp are important in fast data throughput applications. The largest stability problem is the feedback pole created by the feedback resistance, R_{fb} , and the output capacitance of the DAC. This appears from the op amp output to the (-) input and includes the stray capacitance at this node. Addition of a lead capacitance, C_C in *Figure 8*, greatly reduces overshoot and ringing at the output for a step change in DAC output current.

Finally, the output voltage swing of the amplifier must be greater than V_{REF} to allow reaching the full scale output voltage. Depending on the loading on the output of the amplifier and the available op amp supply voltages (only ± 12 volts in many development systems), a reference voltage less than 10 volts may be necessary to obtain the full analog output voltage range.

2.4 Bipolar Output Voltage with a Fixed Reference

The addition of a second op amp to the previous circuitry can be used to generate a bipolar output voltage from a fixed reference voltage. This, in effect, gives sign significance to the MSB of the digital input word and allows two-quadrant multiplication of the reference voltage. The polarity of the reference can also be reversed to realize full 4-quadrant multiplication: $\pm V_{REF} \times \text{Digital Code} = \pm V_{OUT}$. This circuit is shown in *Figure 9*.


This configuration features several improvements over existing circuits for bipolar outputs with other multiplying DACs. Only the offset voltage of amplifier 1 has to be nulled to preserve linearity of the DAC. The offset voltage error of the second op amp (although a constant output voltage error) has no effect on linearity. It should be nulled only if absolute output accuracy is required. Finally, the values of the resistors around the second amplifier do not have to match the internal DAC resistors, they need only to match and temperature track each other. A thin film 4-resistor network available from Beckman Instruments, Inc. (part no. 694-3-R10K-D) is ideally suited for this application. These resistors are matched to 0.1% and exhibit only 5 ppm/°C resistance tracking temperature coefficient. Two of the four available 10 kΩ resistors can be paralleled to form R in *Figure 9* and the other two can be used independently as the resistances labeled $2R$.

2.5 Zero Adjustment

For accurate conversions, the input offset voltage of the output amplifier must always be nulled. Amplifier offset errors create an overall degradation of DAC linearity.

The fundamental purpose of zeroing is to make the voltage appearing at the DAC outputs as near $0V_{OC}$ as possible. This is accomplished for the typical DAC — op amp connection (*Figure 7*) by shorting out R_{fb} , the amplifier feedback resistor, and adjusting the V_{OS} nulling potentiometer of the op amp until the output reads zero volts. This is done, of course, with an applied digital code of all zeros if I_{OUT1} is driving the op amp (all one's for I_{OUT2}). The short around R_{fb} is then removed and the converter is zero adjusted.

DAC0830 Series Application Hints (Continued)



ILE=LOGIC "1", \overline{WR}_2 and \overline{XFER} GROUNDED

FIGURE 4.

1.2 Single-Buffered Operation

In a microprocessor controlled system where maximum data throughput to the DAC is of primary concern, or when only one DAC of several needs to be updated at a time, a single-buffered configuration can be used. One of the two internal registers allows the data to flow through and the other register will serve as the data latch.

Digital signal feedthrough (see Section 1.5) is minimized if the input register is used as the data latch. Timing for this mode is shown in Figure 4.

Single-buffering in a "stand-alone" system is achieved by strobing \overline{WR}_1 low to update the DAC with \overline{CS} , \overline{WR}_2 and \overline{XFER} grounded and ILE tied high.

1.3 Flow-Through Operation

Though primarily designed to provide microprocessor interface compatibility, the MICRO-DAC's can easily be configured to allow the analog output to continuously reflect the state of an applied digital input. This is most useful in applications where the DAC is used in a continuous feedback control loop and is driven by a binary up-down counter, or in function generation circuits where a ROM is continuously providing DAC data.

Simply grounding \overline{CS} , \overline{WR}_1 , \overline{WR}_2 , and \overline{XFER} and tying ILE high allows both internal registers to follow the applied digital inputs (flow-through) and directly affect the DAC analog output.

1.4 Control Signal Timing

When interfacing these MICRO-DAC to any microprocessor, there are two important time relationships that must be considered to insure proper operation. The first is the minimum \overline{WR} strobe pulse width which is specified as 900 ns for all valid operating conditions of supply voltage and ambient temperature, but typically a pulse width of only 180ns is adequate if $V_{CC}=15V_{DC}$. A second consideration is that the guaranteed minimum data hold time of 50ns should be met

or erroneous data can be latched. This hold time is defined as the length of time data must be held valid on the digital inputs after a qualified (via \overline{CS}) \overline{WR} strobe makes a low to high transition to latch the applied data.

If the controlling device or system does not inherently meet these timing specs the DAC can be treated as a slow memory or peripheral and utilize a technique to extend the write strobe. A simple extension of the write time, by adding a wait state, can simultaneously hold the write strobe active and data valid on the bus to satisfy the minimum \overline{WR} pulse-width. If this does not provide a sufficient data hold time at the end of the write cycle, a negative edge triggered one-shot can be included between the system write strobe and the \overline{WR} pin of the DAC. This is illustrated in Figure 5 for an exemplary system which provides a 250ns \overline{WR} strobe time with a data hold time of less than 10ns.

The proper data set-up time prior to the latching edge (LO to HI transition) of the \overline{WR} strobe, is insured if the \overline{WR} pulse-width is within spec and the data is valid on the bus for the duration of the DAC \overline{WR} strobe.

1.5 Digital Signal Feedthrough

When data is latched in the internal registers, but the digital inputs are changing state, a narrow spike of current may flow out of the current output terminals. This spike is caused by the rapid switching of internal logic gates that are responding to the input changes.

There are several recommendations to minimize this effect. When latching data in the DAC, always use the input register as the latch. Second, reducing the V_{CC} supply for the DAC from +15V to +5V offers a factor of 5 improvement in the magnitude of the feedthrough, but at the expense of internal logic switching speed. Finally, increasing C_C (Figure 8) to a value consistent with the actual circuit bandwidth requirements can provide a substantial damping effect on any output spikes.

DAC0830 Series Application Hints (Continued)




FIGURE 5. Accommodating a High Speed System

2.0 ANALOG CONSIDERATIONS

The fundamental purpose of any D to A converter is to provide an accurate analog output quantity which is representative of the applied digital word. In the case of the DAC0830, the output, I_{OUT1} , is a current directly proportional to the product of the applied reference voltage and the digital input word. For application versatility, a second output, I_{OUT2} , is provided as a current directly proportional to the complement of the digital input. Basically:

$$I_{OUT1} = \frac{V_{REF}}{15 \text{ k}\Omega} \times \frac{\text{Digital Input}}{256}$$

$$I_{OUT2} = \frac{V_{REF}}{15 \text{ k}\Omega} \times \frac{255 - \text{Digital Input}}{256}$$

where the digital input is the decimal (base 10) equivalent of the applied 8-bit binary word (0 to 255), V_{REF} is the voltage at pin 8 and 15 k Ω is the nominal value of the internal resistance, R, of the R-2R ladder network (discussed in Section 2.1).

Several factors external to the DAC itself must be considered to maintain analog accuracy and are covered in subsequent sections.

2.1 The Current Switching R-2R Ladder

The analog circuitry, *Figure 6*, consists of a silicon-chromium (SiCr or Si-chrome) thin film R-2R ladder which is deposited on the surface oxide of the monolithic chip. As a result, there are no parasitic diode problems with the ladder (as there may be with diffused resistors) so the reference voltage, V_{REF} , can range -10V to +10V even if V_{CC} for the device is 5V_{DC}.

The digital input code to the DAC simply controls the position of the SPDT current switches and steers the available ladder current to either I_{OUT1} or I_{OUT2} as determined by the logic in-

put level ("1" or "0") respectively, as shown in *Figure 6*. The MOS switches operate in the current mode with a small voltage drop across them and can therefore switch currents of either polarity. This is the basis for the 4-quadrant multiplying feature of this DAC.

2.2 Basic Unipolar Output Voltage

To maintain linearity of output current with changes in the applied digital code, it is important that the voltages at both of the current output pins be as near ground potential (0V_{OC}) as possible. With $V_{REF} = +10V$ every millivolt appearing at either I_{OUT1} or I_{OUT2} will cause a 0.01% linearity error. In most applications this output current is converted to a voltage by using an op amp as shown in *Figure 7*.

The inverting input of the op amp is a "virtual ground" created by the feedback from its output through the internal 15 k Ω resistor, R_b . All of the output current (determined by the digital input and the reference voltage) will flow through R_b to the output of the amplifier. Two-quadrant operation can be obtained by reversing the polarity of V_{REF} thus causing I_{OUT1} to flow into the DAC and be sourced from the output of the amplifier. The output voltage, in either case, is always equal to $I_{OUT1} \times R_b$ and is the opposite polarity of the reference voltage.

The reference can be either a stable DC voltage source or an AC signal anywhere in the range from -10V to +10V. The DAC can be thought of as a digitally controlled attenuator: the output voltage is always less than or equal to the applied reference voltage. The V_{REF} terminal of the device presents a nominal impedance of 15 k Ω to ground to external circuitry.

Always use the internal R_b resistor to create an output voltage since this resistor matches (and tracks with temperature) the value of the resistors used to generate the output current (I_{OUT1}).

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage

V_{CC}	+18 V_{DC}
V_{EE}	-18 V_{DC}

Digital Input Voltage, V_5 - V_{12} -10 V_{DC} to +18 V_{DC} Applied Output Voltage, V_O -11 V_{DC} to +18 V_{DC} Reference Current, I_{14} 5 mAReference Amplifier Inputs, V_{14} , V_{15} V_{CC} , V_{EE}

Power Dissipation (Note 4) 1000 mW

ESD Susceptibility (Note 5) TBD

Storage Temperature Range -65°C to +150°C

Lead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (Plastic) 260°C

Dual-In-Line Package (Ceramic) 300°C

Surface Mount Package

Vapor Phase (60 seconds) 215°C

Infrared (15 seconds) 220°C

Operating Ratings

Temperature Range

DAC0808


 $T_{MIN} \leq T_A \leq T_{MAX}$ $0 \leq T_A \leq +75^\circ\text{C}$ **Electrical Characteristics**(V_{CC} = 5V, V_{EE} = -15 V_{DC}, V_{REF}/R14 = 2 mA, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E_r	Relative Accuracy (Error Relative to Full Scale I_O)	(Figure 4)				%
	DAC0808LC (LM1408-8)				± 0.19	%
	Settling Time to Within 1/2 LSB (Includes t_{PLH})	$T_A = 25^\circ\text{C}$ (Note 7), (Figure 5)		150		ns
t_{PLH} , t_{PHL}	Propagation Delay Time	$T_A = 25^\circ\text{C}$, (Figure 5)		30	100	ns
TC_{IO}	Output Full Scale Current Drift			± 20		ppm/°C
MSB	Digital Input Logic Levels	(Figure 3)				
V_{IH}	High Level, Logic "1"		2			V_{DC}
V_{IL}	Low Level, Logic "0"				0.8	V_{DC}
MSB	Digital Input Current	(Figure 3)				
	High Level	$V_{IH} = 5V$		0	0.040	mA
	Low Level	$V_{IL} = 0.8V$		-0.003	-0.8	mA
I_{15}	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3)				
		$V_{EE} = -5V$	0	2.0	2.1	mA
		$V_{EE} = -15V$, $T_A = 25^\circ\text{C}$	0	2.0	4.2	mA
I_O	Output Current	$V_{REF} = 2.000V$, $R_{14} = 1000\Omega$, (Figure 3)	1.9	1.99	2.1	mA
	Output Current, All Bits Low	(Figure 3)		0	4	μA
	Output Voltage Compliance (Note 3)	$E_r \leq 0.19\%$, $T_A = 25^\circ\text{C}$				
		$V_{EE} = -5V$, $I_{REF} = 1\text{ mA}$			-0.55, +0.4	V_{DC}
		V_{EE} Below -10V			-5.0, +0.4	V_{DC}
SRI_{REF}	Reference Current Slew Rate	(Figure 6)	4	8		mA/ μs
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu\text{A/V}$
I_{CC}	Power Supply Current (All Bits Low)	(Figure 3)		2.3	22	mA
I_{EE}				-4.3	-13	mA
V_{CC}	Power Supply Voltage Range	$T_A = 25^\circ\text{C}$, (Figure 3)	4.5	5.0	5.5	V_{DC}
V_{EE}			-4.5	-15	-16.5	V_{DC}
	Power Dissipation					

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ จ.1 ลักษณะของชุดสาริตการสลับช่องสัญญาณแบบดิจิทัล


ตำแหน่งของวงจรต่างๆ บนชุดสาริต

- หมายเลขที่ 1 แสดงตำแหน่งของวงจร มัลติเพล็กซ์เซอร์และดีมัลติเพล็กซ์เซอร์
- หมายเลขที่ 2 แสดงตำแหน่งของวงจรการเข้ารหัส และถอดรหัส
- หมายเลขที่ 3 แสดงตำแหน่งของวงจร นับแบบเข้าจังหวะ
- หมายเลขที่ 4 แสดงตำแหน่งของวงจรการสลับช่องสัญญาณแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ๑.1 รูปวงจรรวม

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังขอสงวนสิทธิ์ในการเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

นรินทร์ วัฒนกุล . ดิจิตอลเบื้องต้นและไมโครคอมพิวเตอร์ซีพีพีดีวี. กรุงเทพฯ ฯ : ซีเอ็ดยูเคชั่น .

2535

ธีรวัฒน์ ประกอบผลมการ.ประยุกต์ใช้งานไมโครคอนโทรลเลอร์. พิมพ์ครั้งที่1 . กรุงเทพฯ: สมาคม

ส่งเสริมเทคโนโลยี (ไทย – ญี่ปุ่น) . 2540

รัชชัย อินทุโส . การสื่อสารโทรคมนาคม . พิมพ์ครั้งที่1 . กรุงเทพฯ ฯ : พิสิกส์เซ็นเตอร์. 2539

ประสิทธิ์ ประพัฒน์มงคลการ . หลักการระบบสื่อสาร . กรุงเทพฯ ฯ : ซีเอ็ดยูเคชั่น . 2533

ทวิชชัย เกื้อนฉวี , พ.ศ. อนุรักษ์ เกื้อนศิริ . ดิจิตอลเทคนิค เล่ม 1.กรุงเทพฯ ฯ : สุภาลัย มีเดีย .

2537

มงคล ทองสงคราม. ทฤษฎีดิจิตอล. พิมพ์ครั้งที่ 2 . กรุงเทพฯ ฯ : วี.เจ.พรินติ้ง . 2540

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาบัตร	นางสาวธาริณี ชัยประเดิมศักดิ์
วันเดือนปีเกิด	29 พฤศจิกายน พ.ศ.2522
สถานที่เกิด	โรงพยาบาลมิชชั่น
ภูมิลำเนาเดิม	62 หมู่ 2 ต.ป่ามะม่วงซิติ อ.เมือง จ.ตาก 63000
ที่อยู่ปัจจุบัน	300/5 ถ.ฉลองกรุง แขวงลำปางเทวี เขต ลาดกระบัง กรุงเทพ 10520
โทรศัพท์	-
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนภัทรวิทยา
มัธยมศึกษาตอนต้น	โรงเรียนผดุงปัญญา
ประกาศนียบัตรวิชาชีพ (ปวช.)	สถาบันเทคโนโลยีราชมงคลวิทยาเขตตาก
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)	สถาบันเทคโนโลยีราชมงคลวิทยาเขตตาก
ปริญญาตรี	สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์ ภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์วิศวกรรม
ผลงานที่ได้นับ	-
ทุนการศึกษา	-
คติพจน์	“พຽ່ງນີ້ກໍ່ເຂົ້າແລ້ວ”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้แต่ง



ชื่อผู้ทำปฏิญานិพนธ์

นาย ภาณุวัฒน์ ทิพย์รักษ์

เกิดวันที่

20 พฤศจิกายน พ.ศ.2522

ภูมิลำเนา

47/2 ถ.แหลมทราย ต.บ่อทราย อ.เมือง จ.สงขลา 90000

ที่อยู่ปัจจุบัน

โทรศัพท์

ประวัติการศึกษา

ประถมศึกษา

โรงเรียนเทศบาล 4 บ้านแหลมทราย

มัธยมศึกษาตอนต้น

โรงเรียนเกาะแก้วพิทยาสรรค์ สงขลา

ประกาศนียบัตรวิชาชีพ (ปวช.)

วิทยาลัยเทคนิคหาดใหญ่

ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)

สถาบันเทคโนโลยีราชมงคลวิทยาเขตกรุงเทพฯ

ปริญญาตรี

สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์

ภาควิชาครุศาสตร์อุตสาหกรรม

คณะครุศาสตร์วิสุทธรังษี

ผลงานที่ได้นับ

ทุนการศึกษา

คดีพจน์

“คืนนี้อีกยาวไกล”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาโท	นางสาว สิริเกศ นันทภูษิต
วันเดือนปีเกิด	21 มิถุนายน พ.ศ.2522
สถานที่เกิด	โรงพยาบาลมหาราช
ภูมิลำเนาเดิม	201/5 ถ.สุรนารี ต.ในเมือง อ.เมือง จ.นครราชสีมา 30000
ที่อยู่ปัจจุบัน	356/1 ม.1 ซอยริมสวน ถ.อ่อนนุช แขวงลาดกระบัง เขต ลาดกระบัง กรุงเทพฯ 10520
โทรศัพท์	01-9773397
ประวัติการศึกษา	โรงเรียนมารีย์วิทยา
ประถมศึกษา	โรงเรียนมารีย์วิทยา
มัธยมศึกษาตอนต้น	-
ประกาศนียบัตรวิชาชีพ (ปวช.)	-
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.)	สถาบันเทคโนโลยีราชมงคลวิทยาเขตภาคตะวันออกเฉียงเหนือ
ปริญญาตรี	สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์ ภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์วิศวกรรม
ผลงานที่ได้นับ	-
ทุนการศึกษา	-
คติพจน์	“วันใหม่กำลังจะมา”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้