

เครื่องส่งและรับ PCM - TDM แบบ 2 ช่องสัญญาณ  
2 - Channel PCM - TDM Transmitter and Receiver



โดย  
นาย คัมภีร์ อธิธิเวชช์  
นาย ชีรเทพ เอกกมลกุล

๒๕๔๓  
๐๒๐๓  
๒๕๔๓

เลขหมู่.....  
เลขทะเบียน 42193  
วัน, เดือน, ปี 15 พ.ค. 2545

.b.....  
.i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๒๕๔๓ ๒๖๓๔๒

เครื่องส่งและรับ PCM - TDM แบบ 2 ช่องสัญญาณ  
2 - Channel PCM - TDM Transmitter and Receiver



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2543

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องส่งและรับ PCM - TDM แบบ 2 ช่องสัญญาณ

2 - Channel PCM - TDM Transmitter and Receiver

ผู้จัดทำ

1. นาย คัมภีร์ อธิวิเศษ 40010105
2. นาย ชีรเทพ เอกกมลกุล 40010328

  
..... อาจารย์ที่ปรึกษา  
( รศ. ดร. กอบชัย เดชหาญ )



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องส่งและรับ PCM - TDM แบบ 2 ช่องสัญญาณ

### 2 - Channel PCM - TDM Transmitter and Receiver

โดย นาย คัมภีร์ อธิธิเวชช์ 40010105

นาย วีรเทพ เอกกมลกุล 40010328

อาจารย์ที่ปรึกษา รศ. ดร. กอบชัย เดชหาญ

#### บทคัดย่อ

โครงการนี้นำเสนอระบบการสื่อสารแบบดิจิทัลในการรับ-ส่งข้อมูลแบบ PCM-TDM เพื่อเป็นการศึกษาระบบสื่อสารแบบดิจิทัลที่สามารถส่งสัญญาณพร้อม ๆ กันได้หลายช่อง ในระบบ PCM นี้จะส่งสัญญาณแบบดิจิทัล จึงเกิดการเพี้ยนของสัญญาณน้อยกว่าการส่งสัญญาณแบบอนาล็อก ความผิดเพี้ยนที่เกิดขึ้นได้ เช่น ความผิดเพี้ยนในการจัดระดับ ( quantizing error ) เป็นต้น ซึ่งระบบ PCM จะมีประโยชน์ในงานโทรคมนาคม เช่น การส่งสัญญาณเสียงและภาพ หลักการของ PCM - TDM คือ ข่าวดิจิทัลที่ต้องการส่งในแต่ละช่อง ซึ่งเป็นสัญญาณอนาล็อก ( analog signal ) นำไปผ่าน filter กรองความถี่ จากนั้นทำการสุ่มตัวอย่าง ( sampling ) , แปลงสัญญาณอนาล็อกเป็นดิจิทัล, จะถูกมัลติเพล็กซ์ ( multiplex ) รวมเป็นช่องเดียวกัน จากนั้นจะทำการส่งออกไป ทางภาครับก็จะแยกสัญญาณออกมาทำในลักษณะกลับกันกับด้านส่ง ดังนั้นจึงได้สัญญาณเอาท์พุทจากภาครับที่เป็นสัญญาณอนาล็อก ในรูปแบบที่ใกล้เคียงกับสัญญาณอนาล็อกที่ส่งมา ( original analog signal )

#### ABSTRACT

This project presents a digital communication system for both transmitter and receiver by PCM-TDM. As it is known that the digital communication system with multi-channel transmission system, the PCM has more stability and less quantizing error than the analog transmission system. The PCM system is useful for wide application of telecommunication such as voice and video signal transmission.

The PCM-TDM consists of message multiplexing, sampling, quantizing, encoding before transmission. At the receiver side, PCM signaling is converted to PAM and demultiplexed. So the experimental results are quite the same as the original analog signal.

## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	
2.1 คำนำ	2
2.2 หลักการของอนาลอกทูดิจิตอลคอนเวอร์เตอร์	2
2.2.1 อนาลอกทูดิจิตอลคอนเวอร์เตอร์	2
2.2.2 ทฤษฎีการสุ่มตัวอย่าง ( Sampling Theory )	3
2.2.3 แฟลชคอนเวอร์เตอร์	4
2.2.4 A/D แบบสโโลปเดี่ยว	6
2.2.5 A/D แบบสโโลปคู่	7
2.2.6 A/D แบบมีการป้อนกลับ	9
2.2.7 A/D แบบประมาณค่าหลาย ๆ ครั้ง	11
2.2.8 ควอนไทซิงเออเรอร์ ( Quantizing Error )	12
2.3 หลักการของดิจิตอลทูอนาลอกคอนเวอร์เตอร์	14
2.3.1 Binary – Weighted Resistor D/A	16
2.3.2 Ladder network D/A	17
2.4 เทคนิคการ Modulated แบบ PCM	19
2.4.1 สัญญาณ Analog และการส่ง	20
2.4.2 สัญญาณ Digital และการส่ง	21
2.4.3 Pulse Modulation	23
2.4.4 หลักการของระบบ Pulse Code Modulation ( PCM )	26
2.4.5 การสุ่มตัวอย่าง ( Sampling )	27
2.4.6 การแบ่งย่าน Amplitude ออกเป็นระดับต่างๆ ( Quantizing )	28
2.4.7 การเข้ารหัส ( Coding )	29
บทที่ 3 หลักการออกแบบวงจร	
3.1 คำนำ	32
3.2 การออกแบบวงจรภาคส่งทางด้านพีซีเอ็ม ( PCM )	32
3.3 วงจรการทำงานทางด้านภาคส่ง	34
3.4 วงจรสร้างสัญญาณคลิก	38
3.5 การออกแบบวงจรภาครับทางด้านพีซีเอ็ม ( PCM )	39
3.6 วงจรการทำงานทางด้านภาครับ	39
บทที่ 4 ผลการทดลอง	45
บทที่ 5 บทวิจารณ์และบทสรุป	62

## สารบัญรูป

หน้า

รูปที่ 2.1 ความละเอียดของ A/D จะแปรผันตรงกับจำนวนบิตทางเอาต์พุต	2
รูปที่ 2.2 การสุ่มหลาย ๆ ช่วงจะมีลักษณะใกล้เคียงกับสัญญาณเดิม	3
รูปที่ 2.3 แพลซ A/D มีความเร็วในการเปลี่ยนแปลงสัญญาณสูง	5
รูปที่ 2.4 ส่วนประกอบที่สำคัญของ A/D แบบสโโลปเดี่ยว	6
รูปที่ 2.5 A/D แบบสโโลปคู่ ให้เสถียรภาพในการทำงานสูงกว่า A/D แบบสโโลปเดี่ยว	8
รูปที่ 2.6 D/A ถูกใช้ในวงจร A/D เพื่อสร้างแรงดันแรมปีไปควบคุม A/D แบบวงจรนับเดียวได้	9
รูปที่ 2.7 วงจรนับเลขฐานสองแบบขึ้น – ลง ทำให้ A/D เปลี่ยนแปลงสัญญาณป้อนกลับ	10
รูปที่ 2.8 Successive Approximation Register ( SAR )	12
รูปที่ 2.9 Quantizing Error	13
รูปที่ 2.10 วงจร S/H แบบง่าย ๆ สามารถกำจัดผลกระทบที่เกิดจาก Quantizing Error ได้	14
รูปที่ 2.11 ความละเอียดของแรงดันเอาต์พุต	15
รูปที่ 2.12 วงจร Binary – Weighted D/A และกราฟเอาต์พุตของ D/A	17
รูปที่ 2.13 วงจร Binary Ladder D/A	18
รูปที่ 2.14 Monotonic D/A จะมากขึ้นทุก ๆ ค่าของสัญญาณอนาล็อกอินที่ถูกต้อง	19
รูปที่ 2.15 สัญญาณ Analog	20
รูปที่ 2.16 ลักษณะการส่งสัญญาณ Analog	20
รูปที่ 2.17 สัญญาณ Digital	21
รูปที่ 2.18 ลักษณะการส่งสัญญาณ Digital	22
รูปที่ 2.19 หลักการเบื้องต้นของ Time Division Multiplex	23
รูปที่ 2.20 PAM Signal ของสัญญาณ 4 ช่อง	24
รูปที่ 2.21 การแปลงสัญญาณ Analog เป็นสัญญาณ Digital ที่ใช้ในระบบ PCM	25
รูปที่ 2.22 Block Diagram ของระบบ PCM	26
รูปที่ 2.23 การสุ่มตัวอย่าง ( Sampling )	27
รูปที่ 2.24 การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ( Quantizing )	28
รูปที่ 2.25 การเข้ารหัส Coding	29
รูปที่ 2.26 หลักการของระบบ PCM จำนวน 4 ช่อง	31
รูปที่ 3.1 บล็อกไดอะแกรมภาคส่งของพีซีเอ็ม	32
รูปที่ 3.2 วงจรภาคส่งของพีซีเอ็ม	33
รูปที่ 3.3 วงจรจคแอดเดรสของไอซีเบอร์ ADC0809	34
รูปที่ 3.4 สัญญาณที่เกิดคิเลย์ ( Delay )	35
รูปที่ 3.5 ไทม์มิงไดอะแกรมของไอซีเบอร์ 4017	35
รูปที่ 3.6 ไทม์มิงไดอะแกรม ( Timing Diagram ) ของสัญญาณ	36

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 3.7 วงจรเปลี่ยนข้อมูลจากแบบขนานเป็นแบบอนุกรม	37
รูปที่ 3.8 ไทม์มิ่งไดอะแกรมของสัญญาณเอาต์พุต	37
รูปที่ 3.9 วงจรสร้างสัญญาณคล็อก	38
รูปที่ 3.10 บล็อกไดอะแกรมภาครับของพีซีเอ็ม	39
รูปที่ 3.11 วงจรภาครับของพีซีเอ็ม	40
รูปที่ 3.12 วงจรซิงโครไนซ์เซชัน	41
รูปที่ 3.13 สัญญาณแต่ละจุดของวงจรซิงโครไนซ์เซชัน	42
รูปที่ 3.14 วงจรคิมัลติเพล็กซ์	43
รูปที่ 3.15 รูปสัญญาณที่ใช้ควบคุมไอซีเบอร์ 4051	44
รูปที่ 4.1 แสดงสัญญาณคล็อกจากวงจรกำเนิดความถี่ที่ผ่านอินเวอร์เตอร์แล้ว ความถี่ 666.66 kHz ( CH1 ) เทียบกับ ความถี่ 1.33 MHz ( CH2 )	45
รูปที่ 4.2 แสดงสัญญาณคล็อกจากวงจรกำเนิดความถี่ที่ผ่านอินเวอร์เตอร์แล้ว ความถี่ 166.66 kHz ( CH1 ) เทียบกับ ความถี่ 333.33 kHz ( CH2 )	45
รูปที่ 4.3 แสดงสัญญาณเอาต์พุตจากดีเคดเคาท์เตอร์ 4017 ขา 2 ( CH1 ) เทียบกับ ขา 7 ( CH2 )	46
รูปที่ 4.4 แสดงสัญญาณที่ขา 3 ของไอซีเบอร์ 74LS08 ( AND Gate : CH1 ) เทียบกับ สัญญาณที่ขา 12 ของไอซีเบอร์ 74LS73 ( T - Flipflop : CH2 )	46
รูปที่ 4.5 แสดงสัญญาณคล็อกที่เข้าขา 2 ( CH1 ) เทียบกับ สัญญาณที่เข้าขา 15 ( CH2 ) ของไอซีเบอร์ 74LS165	47
รูปที่ 4.6 แสดงสัญญาณคล็อกที่เข้าขา 2 ( CH1 ) เทียบกับ สัญญาณที่เข้าขา 1 ( CH2 ) ของไอซีเบอร์ 74LS165	47
รูปที่ 4.7 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 ) เมื่อให้อินพุตเป็น ไฟ DC 5 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )	48
รูปที่ 4.8 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 ) เมื่อให้อินพุตเป็น ไฟ DC 0 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )	48
รูปที่ 4.9 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 ) เมื่อให้อินพุตเป็น ไฟ DC 4.14 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )	49
รูปที่ 4.10 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 ) เมื่อให้อินพุต เป็นไฟ DC 5 V เทียบกับ สัญญาณที่ผ่านการแอนด์กับคล็อก 333.33 kHz ( ทำแบบ Unipolar Return to Zero : CH2 )	49
รูปที่ 4.11 แสดงสัญญาณที่ออกจากการแอนด์กับคล็อก วัตต์ที่ขา 11 ของไอซีเบอร์ 74LS08 ( CH1 ) เทียบกับ สัญญาณเอาต์พุตที่ขา 3 ของไอซีเบอร์ 74LS164 ( CH2 )	50

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.12 แสดงสัญญาณที่ผ่านการออร์แกน เพื่อทำเวิร์ดซิงค์ วัดได้ที่ขา 3 ของไอซีเบอร์ 74LS32 ( CH1 ) เทียบกับ สัญญาณก่อนเข้าที่ออร์เกต ( CH2 )	50
รูปที่ 4.13 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 ) เมื่อให้อินพุตเป็น Sine wave 1 kHz 5 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )	51
รูปที่ 4.14 แสดงสัญญาณอินพุตที่ภาครับได้ เมื่อภาคส่งให้อินพุตเป็นไฟ DC 4.14 V ( CH1 ) เทียบกับ สัญญาณที่ผ่านการเลื่อนเฟสของไอซีเบอร์ 74LS164 ( Q <sub>A</sub> : CH2 )	51
รูปที่ 4.15 แสดงสัญญาณที่วัดได้ที่ขา 4 ( Q <sub>B</sub> : CH1 ) เทียบกับ ขา 3 ( Q <sub>A</sub> : CH2 ) ของไอซีเบอร์ 74LS164	52
รูปที่ 4.16 แสดงสัญญาณ Q <sub>B</sub> ของไอซีเบอร์ 74LS164 ( CH1 ) เทียบกับ สัญญาณที่วัดได้ที่ขา 8 ของไอซีเบอร์ 74LS32 ( h : CH2 )	52
รูปที่ 4.17 แสดงสัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS11 ( e : CH1 ) เทียบกับ สัญญาณ Q <sub>B</sub> ของไอซีเบอร์ 74LS164 ( CH2 )	53
รูปที่ 4.18 แสดงสัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS32 ( f+g : CH1 ) เทียบกับ สัญญาณ Q <sub>B</sub> ของไอซีเบอร์ 74LS164 ( CH2 )	53
รูปที่ 4.19 แสดงสัญญาณที่เป็นเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS73 ( CH1 ) เทียบกับ สัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS11 ( e : CH2 )	54
รูปที่ 4.20 แสดงสัญญาณที่วัดได้ที่ขา 8 ของไอซีเบอร์ 74LS32 ( h : CH1 ) เทียบกับ สัญญาณที่วัดได้ที่ขา 11 ของดีเคเดเคาท์เตอร์ 4017 ( CH2 )	54
รูปที่ 4.21 แสดงสัญญาณที่วัดได้ที่ขา 11 ของไอซีเบอร์ 74LS32 ( CH1 ) เทียบกับ สัญญาณที่ผ่านการแอนคักกับคล็อก 333.33 kHz ( CH2 )	55
รูปที่ 4.22 แสดงสัญญาณที่วัดได้ที่ขา 12 ( CH1 ) เทียบกับ ขา 1 ( CH2 ) ของไอซีเบอร์ 74LS73	55
รูปที่ 4.23 แสดงสัญญาณที่วัดได้ที่ขา 12 ของไอซีเบอร์ 74LS73 ( CH1 ) เทียบกับ สัญญาณที่ผ่านการเลื่อนเฟสของดีฟลิปฟลอป ( D – Flipflop : CH2 )	56
รูปที่ 4.24 แสดงสัญญาณที่ผ่านการเลื่อนเฟสของดีฟลิปฟลอปแล้ว ( D – Flipflop : CH1 ) เทียบกับ สัญญาณที่ป้อนเข้าที่ขา 3 ของ ไอซีเบอร์ 4051 ( CH2 )	56
รูปที่ 4.25 แสดงสัญญาณที่ป้อนเข้าที่ขา 3 ( CH1 ) เทียบกับ สัญญาณเอาต์พุตของ ไอซีเบอร์ 4051 ( CH2 )	57
รูปที่ 4.26 แสดงสัญญาณที่วัดได้ที่ขา 18 ของไอซีเบอร์ 74LS374 ( CH1 ) เทียบกับ สัญญาณคล็อกพิเศษข้อมูลที่บิตสุดท้าย วัดได้ที่ขา 11 ( CH2 ) ของไอซีเบอร์เดียวกัน	57
รูปที่ 4.27 แสดงสัญญาณที่วัดได้ที่ขา 3 ของไอซีเบอร์ 74LS374 ( CH1 ) เทียบกับ สัญญาณคล็อกพิเศษข้อมูลที่บิตแรก วัดได้ที่ขา 11 ( CH2 ) ของไอซีเบอร์เดียวกัน	58

	หน้า
รูปที่ 4.28 แสดงระดับสัญญาณเอาต์พุตจาก D / A เมื่อป้อนอินพุตจากทางภาคส่งเป็น Sine wave 500 Hz 5 V	58
รูปที่ 4.29 แสดงระดับสัญญาณเอาต์พุตจาก D / A เมื่อป้อนอินพุตจากทางภาคส่งเป็น Sine wave 1 kHz 5 V	59
รูปที่ 4.30 แสดงระดับสัญญาณเอาต์พุตจาก D / A เมื่อป้อนอินพุตจากทางภาคส่งเป็น Sine wave 1.5 kHz 5 V	59
รูปที่ 4.31 แสดงสัญญาณเอาต์พุตจาก D / A เมื่อป้อนอินพุตจากทางภาคส่ง เป็น Sine wave 1 kHz ( CH1 ) เทียบกับ สัญญาณที่ผ่าน Low Pass Filter แล้ว ( CH2 )	60
รูปที่ 4.32 แสดงสัญญาณอินพุตจากทางภาคส่ง ( CH1 ) เทียบกับ สัญญาณเอาต์พุตสุดท้ายของวงจร ( CH2 )	60
รูปที่ 4.33 แสดงรูปชิ้นงานภาคส่ง	61
รูปที่ 4.34 แสดงรูปชิ้นงานภาครับ	61



## บทที่ 1

### บทนำ

การสื่อสาร หมายถึง การติดต่อระหว่างด้านส่ง ( Transmitter ) และด้านรับ ( Reciever ) โดยผ่านตัวกลางหนึ่ง ๆ การติดต่อกันระหว่างด้านส่งและด้านรับนั้น มีทั้งในรูปแบบของข้อมูลหรือเสียง แต่เดิมนั้น ระบบการส่งสัญญาณจะเป็นแบบสัญญาณอนาลอก ( Analog ) ซึ่งการส่งสัญญาณอนาลอกจะมีข้อจำกัดหลายประการ อาทิเช่น การลดทอนระหว่างการส่งสัญญาณ มี noise รบกวน ทำให้ด้านรับอาจได้รับสัญญาณที่ผิดเพี้ยนไป ในปัจจุบันจึงมีการพัฒนาให้เป็นระบบการส่งสัญญาณแบบดิจิทัล ( Digital ) เพราะเนื่องจากเราสามารถสร้างสัญญาณดิจิทัลขึ้นมาใหม่ได้ ทำให้ผลที่เกิดจาก noise น้อยกว่าแบบอนาลอก จึงเป็นผลให้มีประสิทธิภาพในการติดต่อสื่อสารที่ดีกว่า อีกทั้งยังมีระบบการรวมช่องสัญญาณหลาย ๆ ช่องเข้าด้วยกัน โดยเทคนิคต่าง ๆ จึงสามารถใช้งานได้มากขึ้นอย่างมีประสิทธิภาพขึ้น

ในโครงการนี้ เป็นการจำลองระบบการส่งสัญญาณแบบดิจิทัล โดยวิธี Pulse Code Modulation ( PCM ) และมีการรวมช่องสัญญาณเข้าด้วยกันด้วยเทคนิคการแบ่งตามคาบเวลา Time Division Multiplex ( TDM ) ดังนั้น โครงการนี้จะเป็นระบบการส่งสัญญาณดิจิทัลแบบ PCM-TDM 2 ช่องสัญญาณ

รายงานเล่มนี้ จะกล่าวถึง ทฤษฎีต่าง ๆ หลักการทำงาน และขั้นตอนการทำงาน รวมถึงผลการทดลองเอาไว้ด้วย

บทที่ 2 จะกล่าวถึง ทฤษฎีและหลักการทำงานต่าง ๆ ในวงจร

บทที่ 3 จะกล่าวถึง หลักการออกแบบวงจร บล็อกไดอะแกรม และรูปวงจรรวม

บทที่ 4 จะกล่าวถึง ผลการทดลองต่าง ๆ

บทที่ 5 จะกล่าวถึง สรุปและวิจารณ์

## บทที่ 2 ทฤษฎีและหลักการ


### 2.1 คำนำ

สัญญาณที่ส่งผ่านในระบบนี้ ถ้าเป็นสัญญาณประเภทอนาลอก ( Analog ) เช่น สัญญาณเสียงจะต้องถูกเปลี่ยนเป็นสัญญาณดิจิทัล ( Digital ) โดย อนุลอกทูดิจิทัลคอนเวอร์เตอร์ หรือ เอทูดี ( Analog to Digital Converter or A/D ) ถ้าเป็นสัญญาณประเภทดิจิทัลอยู่แล้วจะนำเข้าสู่เครื่องส่ง ทำการส่งสัญญาณนี้ไปยังเครื่องรับปลายทาง กรณีถ้าปลายทางต้องการสัญญาณแบบดิจิทัล ก็นำสัญญาณจากจุดนี้ไปใช้งานได้เลย แต่ถ้าปลายทางต้องการสัญญาณแบบอนาลอก ให้นำสัญญาณจากจุดนี้ส่งผ่าน ดิจิตอลทูอนาลอกคอนเวอร์เตอร์ หรือ ดีทูเอ ( Digital to Analog Converter or D/A ) เพื่อแปลงสัญญาณดิจิทัลให้เป็นสัญญาณอนาลอก

### 2.2 หลักการของอนุลอกทูดิจิทัลคอนเวอร์เตอร์

#### 2.2.1 อนุลอกทูดิจิทัลคอนเวอร์เตอร์

อนุลอกทูดิจิทัลคอนเวอร์เตอร์ ใช้สำหรับการแปลงสัญญาณอินพุตที่เป็นอนาลอกให้เป็นจำนวนจำกัดของดิจิทัลบิต ผลลัพธ์ที่ได้จะอยู่ในรูปของ เวิร์ด ( Word ) ทางดิจิทัล ซึ่งจะกลายเป็นรหัสเลขฐานสองที่แทนระดับแต่ละระดับของสัญญาณอนาลอก ในขณะที่ A/D กำลังทำการแปลงสัญญาณอยู่ ความละเอียดของ A/D อย่างมาก ๆ กล่าวคือ จำนวนบิตทางเอาท์พุทมีหลาย ๆ บิต ความละเอียดของ A/D ตัวนั้นก็จะยิ่งมากขึ้น เช่น A/D ขนาด 12 บิต ก็จะมีค่าความละเอียดเท่ากับ 12 เป็นต้น ดังแสดงอยู่ในรูปที่ 2.1



รูปที่ 2.1 ความละเอียดของ A/D จะแปรผันตรงกับจำนวนบิตทางเอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าเวลาการแปลงผัน คอนเวอร์ชันไทม์ ( Conversion Time ) เป็นเกณฑ์ที่สำคัญอีกตัวหนึ่งของ A/D ซึ่งจะเห็นได้ว่าการแปลงสัญญาณอนาลอกให้กลายเป็นสัญญาณทางดิจิทัล ไม่ได้เกิดขึ้นโดยทันทีทันใด แต่ต้องมีการผ่านกระบวนการต่าง ๆ ด้วยเหตุที่ผลลัพท์ ต้องเป็นเวลาค่าเวลาขณะหนึ่งที่จะทำการสุ่ม ( Sample ) สัญญาณอินพุต และให้สัญญาณดิจิทัลที่เป็นรหัสไบนารี ออกมาที่เอาต์พุต ดังนั้นค่าเวลาการแปลงผัน คือ ช่วงเวลาที่ต้องการกระทำกระบวนการให้เสร็จสิ้นซึ่งมีค่าอยู่ประมาณเป็น ไมโครวินาที สำหรับ D/A ความเร็วสูง และเป็น มิลลิวินาที สำหรับ D/A แบบธรรมดา เนื่องจากการเปลี่ยน A/D นั้น ต้องการกระบวนการเชิงโคร โนซ์ที่แน่นอนและแม่นยำ แหล่งกำเนิดสัญญาณนาฬิกาจึงมีความสำคัญมากต่อวงจร

## 2.2.2 ทฤษฎีการสุ่มตัวอย่าง ( Sampling Theory )

เนื่องจาก A/D ต้องการค่าเวลาขณะหนึ่ง ที่นำไปใช้ในกระบวนการแปลงสัญญาณอนาลอกไปเป็นสัญญาณดิจิทัล ช่วงเวลาช่วงหนึ่งจะใช้สำหรับการสุ่มตัวอย่าง ( Sampling ) ของสัญญาณตัวอย่าง เช่น A/D สามารถเปลี่ยนสัญญาณเสร็จสมบูรณ์ได้ภายใน 1 มิลลิวินาที ดังนั้นมันจึงสามารถเปลี่ยนสัญญาณได้ 1,000 ครั้งใน 1 วินาที ( ในทางทฤษฎี ) อัตราการเปลี่ยนสัญญาณสูงสุดมีค่าเท่ากับส่วนกลับของค่าเวลาการเปลี่ยน

$$(\text{Conversion Rate} = 1 / \text{Conversion Time})$$

ตัวคอนเวอร์เตอร์ จะสุ่มตัวอย่างของสัญญาณด้วยอัตราค่าสูงสุดเป็น 2 เท่าของความถี่สูงสุดของสัญญาณอินพุตที่เข้ามา อัตราการสุ่มนี้เรียกว่า “Nyquist rate” พิจารณาสัญญาณอนาลอกที่เป็นคลื่นรูป sine 10 Hz จ่ายให้กับตัว A/D ตามรูปที่ 2.2



รูปที่ 2.2 การสุ่มหลายๆ ช่วงจะมีลักษณะใกล้เคียงกับสัญญาณเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราต่ำสุดของการสุ่มตัวอย่างเป็น  $2f$  หรือ  $20 \text{ Hz}$  ซึ่งจะให้ข้อมูลดิจิทัลขนาด 2 บิตออกมาในแต่ละไซเคิล เมื่อข้อมูลดิจิทัลถูกนำมาสร้างเป็นสัญญาณอนาล็อกขึ้นมาใหม่โดย D/A สัญญาณอนาล็อกตัวใหม่จะมีลักษณะคล้ายคลึงกับสัญญาณดั้งเดิม ( ตัวฟิลเตอร์บนตัว A/D จะทำให้รูปร่างของสัญญาณเอาท์พุทเรียบขึ้น ) ถ้าความถี่  $10 \text{ Hz}$  เป็นความถี่สูงสุดที่เข้ามายังตัว A/D ค่าเวลาที่ใช้ในการเปลี่ยนสัญญาณสูงสุดเป็น  $1/20 \text{ Hz}$  หรือ  $50 \text{ มิลลิวินาที}$  เป็นต้น

การที่เราจะปรับปรุงประสิทธิภาพของ A/D ในแง่ความเหมือนจริงของสัญญาณการแปลงให้อยู่ในรูปดิจิทัล เราจะต้องเพิ่มอัตราการสุ่มขึ้นในขณะที่คาบเวลาเท่าเดิมอัตราการสุ่ม 8 จุดต่อไซเคิลต้องการอัตราการสุ่มของส่วนประกอบความถี่สูงสุดอินพุท 8 ครั้ง เช่น ความถี่อินพุท  $10 \text{ Hz}$  จะต้องสุ่มตัวอย่างที่  $80 \text{ Hz}$  ดังนั้นตัวคอนเวอร์เตอร์ควรมีค่าเวลาการเปลี่ยนเป็น  $1/80 \text{ Hz}$  หรือ  $12.5 \text{ มิลลิวินาที}$  ถ้าตัว A/D ไม่สามารถสุ่มตัวอย่างได้เร็วพอต่อสัญญาณอินพุทที่เปลี่ยนแปลงไป ข่าวสารข้อมูลที่บรรจุในสัญญาณอนาล็อกทางอินพุทจะสูญหายไป

ความสัมพันธ์ระหว่างความถี่ทางอินพุท ค่าเวลาในการเปลี่ยนสัญญาณและอัตราการสุ่ม เป็นพารามิเตอร์ของ A/D ที่สำคัญตัวหนึ่ง วิธีการหลาย ๆ วิธี ได้ถูกพัฒนาในช่วงหลายปีที่ผ่านมา เพื่อที่จะทำการแปลงสัญญาณอนาล็อก ให้อยู่ในรูปของสัญญาณดิจิทัล หลายวิธีที่ยังใช้อยู่ทุกวันนี้มี 6 วิธีด้วยกัน คือ


- 1) เทคนิคแบบแฟลช (Flash Techniques)
- 2) เทคนิคแบบสโลปเดี่ยว (Single Slope Techniques)
- 3) เทคนิคแบบสโลปคู่ (Double Slope Techniques)
- 4) เทคนิคแบบเคาท์เตอร์เดี่ยว (Single Counter Techniques)
- 5) เทคนิคแบบแทร็คกิ้งเคาท์เตอร์ (Tracking Counter Techniques)
- 6) เทคนิคแบบการประมาณค่าหลายครั้ง (Successive Approximation Techniques)

### 2.2.3 แฟลชคอนเวอร์เตอร์

แฟลชคอนเวอร์เตอร์ เป็น A/D ที่เร็วที่สุดในบรรดา A/D ที่ใช้เทคนิคแบบอื่น ลักษณะวงจรของแฟลชคอนเวอร์เตอร์ จะใช้ชุดของตัวเปรียบเทียบ (Comparator) ที่ต่อในลักษณะขนานกัน เพื่อจะทำการแปลงสัญญาณอนาล็อกทางอินพุทให้เป็นรหัสดิจิทัล ดังนั้นแฟลชคอนเวอร์เตอร์ จึงเป็นคอนเวอร์เตอร์แบบขนาน

พิจารณาวงจรในรูปที่ 2.3 ตัวต้านทานที่ต่ออนุกรมกัน จะอยู่ในรูปวงจรแบ่งแรงดันที่ตกร่วม ตัวเปรียบเทียบแต่ละตัว แรงดันอินพุทสูงสุดจะขึ้นอยู่กับค่าของ  $V_{CC}$  สัญญาณเอาท์พุทจากตัวเปรียบเทียบแต่ละตัวจะเป็น “1” หรือ “0” ซึ่งเป็นระดับสัญญาณลอจิกของวงจรดิจิทัล

เมื่อไม่มีแรงดันอินพุทเข้ามา เอาท์พุทของตัวเปรียบเทียบแต่ละตัวจะเป็นลอจิก “0” ต่อมาแรงดันอินพุทเพิ่มขึ้น เอาท์พุทของตัวเปรียบเทียบแต่ละตัวจะเป็นลอจิก “1” ไล่ตามลำดับขึ้นไป เมื่อแรงดันอินพุทมีมากกว่าแรงดันอ้างอิงแต่ละค่าที่ถูกเช็ค โดยวงจรแบ่งแรงดัน เน็ทเวิร์ค (Network) ของดิจิทัลเกต (Digital Gate) ใช้ในการเรียงลำดับของสัญญาณจากตัวเปรียบเทียบให้อยู่ในรูปรหัสเลขฐานสองซึ่งเป็น



Vin	BINARY OUTPUT		COMPARATOR OUTPUT		
	D <sub>1</sub>	D <sub>0</sub>	MSB	MB	LSB
0 - 2v	0	0	0	0	0
2 - 4v	0	1	0	0	1
4 - 6v	1	0	0	1	1
6 - 8v	1	1	1	1	1

รูปที่ 2.3 แฟลช A/D มีความเร็วในการเปลี่ยนแปลงสัญญาณสูง


การสร้างรหัสที่เอาที่พหุของคอนเวิร์ทเตอร์ ตัวอย่างที่ยกมาให้ดูในรูปที่ 2.3 นั้นเป็น A/D ขนาด 2 บิต ซึ่งไม่สามารถนำไปใช้งานจริง ๆ ได้ เนื่องจากความละเอียดต่ำเกินไป แต่มันก็แสดงแนวความคิดที่สำคัญ ๆ ในการสร้าง A/D แบบแฟลชคอนเวิร์ทเตอร์ได้เป็นอย่างดี ถ้าเราสังเกตวงจรในรูปที่ 2.3 ให้ดีจะพบว่าวงจรจะใช้ตัวเปรียบเทียบ  $2^n - 1$  ตัว เป็นการแสดงถึงความละเอียดของคอนเวิร์ทเตอร์ จากตัวอย่าง คอนเวิร์ทเตอร์ขนาด 2 บิตจะต้องการตัวเปรียบเทียบ  $2^2 - 1 = 3$  ตัว, คอนเวิร์ทเตอร์ขนาด 4 บิต จะต้องการตัวเปรียบเทียบ  $2^4 - 1 = 15$  ตัว และคอนเวิร์ทเตอร์ขนาด 8 บิต จะต้องการตัวเปรียบเทียบ  $2^8 - 1 = 255$  ตัว จึงจะเห็นว่าขนาดของคอนเวิร์ทเตอร์ยิ่งมากขึ้นเท่าไร ตัวเปรียบเทียบที่ใช้ก็ยิ่งมากขึ้นเป็นทวีคูณ จึงทำให้เกิดความซับซ้อนยุ่งยากในการสร้างวงจรแฟลชคอนเวิร์ทเตอร์ขึ้นมาใช้ ข้อนี้เองจึงเป็นข้อเสียของแฟลชคอนเวิร์ทเตอร์ และข้อเสียอีกข้อหนึ่ง ก็คือ เมื่อใช้ตัวเปรียบเทียบมากขึ้น วงจรก็จะมีขนาดใหญ่ทะอะทะเกินกว่าจะนำไปใช้งานจริง ๆ ได้

แฟลชคอนเวิร์ทเตอร์ ไม่ได้มีแค่ข้อเสียของมันเพียงอย่างเดียว แต่มันยังมีข้อดีที่ A/D แบบอื่นไม่มีทางสู้ได้ คือ ความเร็ว เพราะว่าสัญญาณอนาลอกทางอินพุตถูกจ่ายให้ตัวเปรียบเทียบแต่ละตัวพร้อม ๆ กัน ช่วงเวลาในการเปลี่ยนคอนเวิร์ทชันไทม์นั้น จึงมีค่าเท่ากับเวลาหน่วงในตัวเปรียบเทียบแต่ละตัว และวงจรเกตในวงจรเท่านั้น ซึ่งในเวลาเพียงไม่กี่ไมโครวินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.4 A/D แบบสโลปเดี่ยว

วิธีการแปลง สัญญาณอนาลอก ให้เป็น สัญญาณดิจิทัล ที่มีประสิทธิภาพสูงวิธีหนึ่ง คือ วิธีแบบ A/D แบบสโลปเดี่ยว หรือเรียกว่า A/D แบบแรมป์เดี่ยว ( Single – ramp A/D ) ดังแสดงใน รูปที่ 2.4 จาก วงจรวัฏจักรการทำงานของวงจร A/D แบบสโลปเดี่ยว เริ่มต้นที่การรีเซ็ต วงจรนับ ( Counter ) และแรงดัน แรมป์อยู่ที่ศูนย์ เอาท์พุทของตัวเปรียบเทียบที่จุดเริ่มต้นเป็นศูนย์ ดังนั้นจึงไม่มีสัญญาณนาฬิกาจ่ายให้กับ วงจรนับเมื่อแรงดันอินพุทถูกจ่ายให้กับตัวคอนเวิรต์เตอร์ ขาอินพุทนอนอินเวิรต์ติ้ง ( non inverting + ) จะ มีค่าของแรงดันเกินกว่าแรงดันที่ ขาอินพุทอินเวิรต์ติ้ง ( inverting - ) ดังนั้นเอาท์พุทของตัวเปรียบเทียบจึง เป็นโลจิก “High” สัญญาณ โลจิก “High” นี้จะไป enable ให้แอนด์เกต ( AND Gate ) ทำงานยอมให้พัลส์ ของสัญญาณนาฬิกาผ่านตัวมันเข้าไปยังวงจรนับเลขฐานสองให้ทำงาน ในขณะที่เดียวกันวงจรไทม์มิ่ง ( Timing ) จะขับให้แรงดันแรมป์เพิ่มขึ้น ซึ่งทำให้แรงดันอ้างอิงที่ขาอินเวิรต์ติ้งของตัวเปรียบเทียบเพิ่มขึ้น อย่างรวดเร็วเมื่อแรงดันแรมป์เริ่มมากกว่าแรงดันอินพุท เอาท์พุทของตัวเปรียบเทียบจะตกลงเป็น โลจิก “Low” อีกครั้งหนึ่ง พัลส์ของสัญญาณนาฬิกาจึงหยุดลง เนื่องจากไม่สามารถผ่านตัวแอนด์เกตได้ และ วงจรไทม์มิ่งส่งสัญญาณ ไปยังวงจรนับเลขฐานสองเกิดการซ้ำ แลทช์ ( Latch ) ค่าที่นับไว้ขณะหนึ่ง ต่อมา จึงทำการรีเซ็ตตัวนับสำหรับวัฏจักรการแปลงสัญญาณช่วงต่อไป



รูปที่ 2.4 ส่วนประกอบที่สำคัญของ A/D แบบสโลปเดี่ยว

เมื่อแรงดันแรมป์อ้างอิงมีค่าเท่ากับแรงดันอินพุทที่จ่ายเข้ามา วงจรนับจะถูกกระตุ้นให้นับเลข ฐานสอง ในขณะที่เดียวกันค่าที่นับได้จึงเป็นสัญญาณดิจิทัลของสัญญาณอนาลอกทางด้านอินพุทที่เข้ามา ขณะนั้น จะสังเกตได้ว่าความเร็วของสัญญาณนาฬิกา และอัตราการเพิ่มขึ้นในลักษณะเป็นแรงดันแรมป์

เอกสารนี้ ต้องมีความสัมพันธ์กันอย่างถูกต้อง เพื่อให้วงจรนับทำงานตามหน้าที่ได้อย่างถูกต้องนั่นเอง  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าเวลาที่ต้องการทำการเปลี่ยนขึ้นอยู่กับระดับสัญญาณอนาล็อกทางอินพุท เพราะว่าวงจรมัน และแรงดันแรมป์อ้างอิงทั้งคู่เริ่มต้นจากศูนย์ที่ทุก ๆ วัฏจักรการแปลงผัน มันจึงใช้เวลาค่อนข้างนานที่จะ ทำให้แรงดันอ้างอิงเท่ากับแรงดันอินพุท ในทางตรงกันข้าม ถ้าแรงดันอินพุทมีค่าน้อย ช่วงเวลาที่แรงดัน แรมป์อ้างอิงเพิ่มขึ้นจนเท่ากับแรงดันอินพุท จึงใช้เวลาน้อยกว่า กรณีแรงดันอินพุทมีค่ามาก ๆ

แรงดันแรมป์อ้างอิงสามารถเปลี่ยนแปลงเพิ่มขึ้นจนเท่ากับแรงดันอินพุทได้เร็วกว่า 1 โวลต์ ต่อ 1/100 วินาที เช่น ถ้าแรงดันอินพุทเป็น 2 โวลต์ ถูกจ่ายให้กับวงจรในรูปที่ 2.4 วงจรจะใช้เวลา  $2 \times 1$  โวลต์ ต่อ มิลลิวินาที ซึ่งเท่ากับ 2 มิลลิวินาที สำหรับแรงดันแรมป์ที่จะเพิ่มขึ้นจนมีระดับแรงดันเท่ากับแรงดัน อินพุท การนับเลขฐานสองจะกระทำหลังจาก 2 มิลลิวินาทีไปแล้ว ความเร็วในช่วงนี้ขึ้นอยู่กับ ความเร็ว ของสัญญาณนาฬิกา ถ้าความเร็วของสัญญาณนาฬิกามีค่าสูง จะทำให้จังหวะในการนับเร็วขึ้นด้วย

เนื่องจากการทำงานของสัญญาณนาฬิกาขึ้นอยู่กับ แรงดันแรมป์ จึงเป็นลักษณะพิเศษของ A/D แบบสโโลปเดี่ยว ที่มีสัญญาณเอาต์พุทออกมาเป็นเลขฐานสองโดยตรง ไอซีและเครื่องมือวัดบางตัวที่ใช้ เทคนิคแบบสโโลปเดี่ยวนี้อาจจะแปลงรหัสบีซีดี (BCD) ไปจับภาคแสดงผล 7 เซกเมนต์ (7 - Segment) ได้ โดยตรงซึ่งทำให้สะดวก และมีข้อได้เปรียบกว่าเทคนิค A/D แบบอื่นอย่างมาก

ข้อเสียของ A/D แบบสโโลปเดี่ยว คือ การทำงานที่ไม่ค่อยมีเสถียรภาพ เมื่อใช้งาน A/D เป็นเวลา นาน ๆ โดยปราศจากการประสานจังหวะ (Synchronization) ระหว่างวงจรผลิตสัญญาณนาฬิกา และ วงจรสร้างสัญญาณแรมป์ทุก ๆ การเลื่อนของความเร็วสัญญาณนาฬิกา หรือแรงดันแรมป์ เป็นเหตุทำให้ เกิดความผิดพลาดขึ้นที่รหัสทางเอาต์พุท จึงเป็นสาเหตุที่สำคัญที่ทำให้ A/D แบบสโโลปเดี่ยว ไม่น่าไปใช้ ในงานที่ต้องการความถูกต้องสูง ๆ

### 2.2.5 A/D แบบสโโลปคู่


เทคนิคการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบสโโลปคู่ เป็นเทคนิคที่ให้ข้อดีในด้าน เสถียรภาพของการแปลงสัญญาณ เมื่อสัญญาณอินพุทมีการเปลี่ยนแปลงอย่างรวดเร็ว วงจรผลิตสัญญาณ แรมป์อ้างอิงได้ปรับปรุงขึ้นโดยตัดเอาผลกระทบของการเลื่อนไหลเมื่อใช้วงจรไปนาน ๆ

สัญญาณอินพุทของตัวคอนเวอร์เตอร์แบบสโโลปคู่จะป้อนให้วงจรอินทิเกรตเตอร์ เมื่อสัญญาณ อินพุทที่เป็นบวกถูกป้อนเข้ามายังตัว A/D ความชันของแรงดันแรมป์ทางด้านเอาต์พุทของวงจรอินทิเกรต- เตอร์ (Integrator) จะมีทิศทางเป็นลบ และจะมีค่าเป็นลบ ( เพราะป้อนอินพุทเข้าขาอินเวิร์ทติ้งของออป แอมป์ ) ด้วยแรงดันลบที่ได้นี้ ทำให้เอาต์พุทของวงจรเปรียบเทียบกับ “High” ด้วยเหตุนี้ จึงเป็นการ กระตุ้นให้เกิดสัญญาณนาฬิกาป้อนเข้าไปยังขาอินพุทของวงจรมัน ซึ่งจะเป็นการเริ่มต้นนับขึ้นไปเรื่อย ๆ วงจรอินทิเกรตเตอร์จะให้สัญญาณแรมป์เพียงคาบเวลาที่คงที่ขณะหนึ่งเท่านั้น หลังจากช่วงเวลานี้แล้ว วงจรควบคุมจะทำการเคลียร์วงจรมัน และทำการเปลี่ยนอินพุทของวงจรอินทิเกรตเตอร์ไปต่อกับแรงดัน อ้างอิงที่มีค่าเป็นลบ ( $-V_{Ref}$ )

ดังนั้นในขณะที่แรงดันลบถูกป้อนให้กับวงจรอินทิเกรตเตอร์ ความชันของสัญญาณแรมป์ทาง เอาต์พุทกลับมามีทิศทางเป็นบวก วงจรมันจะเริ่มนับใหม่จนกระทั่งเอาต์พุทของวงจรอินทิเกรตเตอร์

เอกสารนี้คัดลอกเป็นศูนย์ ที่จุดนี้เอาต์พุทของวงจรเปรียบเทียบกับกลายเป็น “Low” ซึ่งทำให้สัญญาณนาฬิกาที่ป้อนให้ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรมีขั้วลง วงจรควบคุมจะทำการตรวจสอบ ซึ่งเปลี่ยนและเลขชี้การนับที่เอาท์พุทไว้ แล้วทำการเคลียร์วงจรมีขั้วอีกครั้ง คอนเวอร์เตอร์แบบสโโลปคู่นี้ สัญญาณดิจิทัลที่นับได้ครั้งสุดท้ายนี้จะทนแรงดันอินพุทอนาลอกที่เข้ามา



รูปที่ 2.5 A/D แบบสโโลปคู่ให้เสถียรภาพในการทำงานสูงกว่า A/D แบบสโโลปเดี่ยว

อัตราของการอินทิเกรตขึ้นอยู่กับขนาดของแรงดันอินพุท เช่นเดียวกับค่าของ  $R1$  และ  $C1$  ดังนั้นแรงดันอินพุทที่ต่ำ ๆ จะลดเอาท์พุทของวงจรรวมอินทิเกรตเตอร์ให้ต่ำกว่าแรงดันอินพุทที่มีค่าสูง ๆ ในช่วงคาบเวลาอินพุทที่แน่นอนของวัฏจักรการแปลงผัน (Conversion Cycle)

เมื่อแรงดันลบอ้างอิงที่มีค่าคงที่ถูกรับเข้ามา (ค่าของ  $R1$  และ  $C1$  ยังคงเหมือนเดิม) เวลาที่ต้องการสำหรับเอาท์พุทของวงจรรวมอินทิเกรตเตอร์เข้าสู่ศูนย์ เป็นอัตราแปรผันโดยตรงต่อขนาดดั้งเดิมของแรงดันอินพุททุก ๆ การเปลี่ยนแปลง เพราะฉะนั้นในวงจรรวมอินทิเกรตเตอร์ เวลาหรืออุณหภูมิที่มีผลต่อการทำงานของวงจรรวมจะถูกตัดออกโดยอัตโนมัติ ดังนั้นคอนเวอร์เตอร์แบบสโโลปคู่จึงมีเสถียรภาพ เหมาะสำหรับการประยุกต์ใช้งานที่มีความแม่นยำสูง

คอนเวอร์เตอร์แบบสโโลปคู่มีสิ่งทีคล้ายคลึงกับคอนเวอร์เตอร์แบบสโโลปเดี่ยวคือ สัญญาณอินพุทสามารถถูกเปลี่ยนให้อยู่ในรูปบิตที่ใดก็ได้ หรืออยู่ในรูปอื่น ๆ ได้โดยตรง เช่น รหัสไบนารีในดิจิทัลโวลต์มิเตอร์ โดยมากแล้วจะใช้เทคนิคแบบสโโลปคู่ในการแปลงสัญญาณอินพุทให้อยู่ในรูปบิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข้อเสียของการแปลงผันแบบสโลปคู่ คือ คาบเวลาที่ขยายออกไปที่จำเป็นสำหรับการใช้ในการแปลงผันคอนเวอร์เตอร์แบบสโลปคู่ ต้องการคาบเวลาที่มากกว่า 100 มิลลิวินาที ต่อการเปลี่ยนสัญญาณอินพุตที่มีแรงดันสูง ๆ ให้อยู่ในรูปสัญญาณดิจิทัล

**2.2.6 A/D แบบมีการป้อนกลับ**

D/A คอนเวอร์เตอร์ที่ใช้สัญญาณป้อนกลับมาเป็นสัญญาณอ้างอิงที่วงจรเปรียบเทียบมี 2 ชนิด คือ

- 1) วงจรนับแบบเดี่ยว ( Single Counter )
- 2) วงจรนับแบบแทร็คกิ้ง ( Tracking Counter )

วงจรของ A/D แบบวงจรนับเดี่ยว ได้มีการพัฒนาจนมีลักษณะคล้ายคลึงกับ A/D แบบสโลปเดี่ยวตลอดจนการทำงานของวงจรทั้งสองยังคล้ายกันอีกด้วย แต่ A/D แบบวงจรนับเดี่ยวอ่านการนับสัญญาณนาฬิกาที่ได้จากวงจรนับเลขฐานสอง แล้วทำให้เป็นแรงดันป้อนกลับไปยังวงจรเปรียบเทียบแทนวงจรอินทิเกรตเตอร์ หรือแหล่งจ่ายแรงดันเริ่มป้อนอื่น ๆ




**รูปที่ 2.6 D/A ถูกใช้ในวงจร A/D เพื่อสร้างแรงดันเริ่มป้อนไปควบคุม A/D แบบวงจรนับเดี่ยวได้**

เมื่อสัญญาณอนาลอกทางอินพุตถูกจ่ายให้วงจรเปรียบเทียบเอาท์พุทของมันจะมีสถานะเป็น “High” ดังนั้นวงจรควบคุมจึงยอมให้สัญญาณนาฬิกาผ่านเข้าไปยังวงจรนั้น ๆ ก็จะนับเลขฐานสองขึ้นไปเรื่อย ๆ เมื่อวงจรมีค่าเพิ่มขึ้นไป แรงดันเอาท์พุทของตัว D/A ก็จะเพิ่มขึ้นตามด้วยเอาท์พุทของ D/A ที่ได้นี้จะถูกป้อนกลับไปยังอินพุทของวงจรเปรียบเทียบ เมื่อระดับแรงดันเอาท์พุทของ D/A เริ่มมีค่าไม่ต่ำกว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มากกว่า ระดับแรงดันอินพุตที่เข้ามา เอาท์พุทของวงจรเปรียบเทียบจะมีสถานะเป็น “Low” ( วงจรเปรียบเทียบหยุดทำงาน ) วงจรควบคุมก็จะส่งสัญญาณไปยังวงจรแลตช์เลขฐานสอง ( Binary Latch ) ให้ค้างค่าที่ได้จากการนับที่เอาท์พุทไว้ หลังจากนั้นวงจรควบคุมจะทำการรีเซ็ตวงจรนับสำหรับวัฏจักรการแปลงผันต่อไป

ถึงแม้ว่าการแปลงผันแบบวงจรมันเดียวเป็นวิธีที่รวดเร็วกว่าวิธีสโปลคู่ แต่ความแม่นยำของวงจรมันเดียวขึ้นอยู่กับ D/A ที่ใช้ในวงจร ถ้าต้องการให้ A/D แบบวงจรมันเดียว มีความแม่นยำสูง D/A ที่ต้องการใช้ในวงจรต้องมีความแม่นยำสูงด้วย เพื่อให้ได้สัญญาณป้อนกลับที่เป็นเอาท์พุทของ D/A มีความแม่นยำป้อนกลับไปยังวงจรเปรียบเทียบ วงจร A/D แบบวงจรมันเดียว ยังต้องใช้วงจรมันที่เริ่มต้นจากศูนย์ทุก ๆ การแปลงผัน ดังนั้น จึงมีความเป็นไปได้ที่จะมีการสูญหายของข้อมูล เป็นบิตของเวลาไปทุก ๆ วัฏจักร โดยเฉพาะอย่างยิ่งถ้าแรงดันที่ถูกแปลงนั้นมีค่าใกล้เคียงกับระดับแรงดันสูงสุดของ A/D

เทคนิคแบบวงจรมันแตรีกิ่ง สามารถทำการแปลงผันได้รวดเร็วกว่า เทคนิคแบบวงจรมันเดียว ซึ่งการแปลงผันที่รวดเร็วกว่านี้ เป็นเพราะวงจรมันแตรีกิ่ง ใช้วงจรมันเลขฐานสองแบบ ขึ้น / ลง ได้ ( Binary Up / Down (U/D) Counter ) แทนวงจรมันขึ้นอย่างเดียวเหมือนกับตัวอย่างที่ผ่านมา วงจรมันสามารถเพิ่มค่าขึ้น หรือลดลงได้ขึ้นอยู่กับสถานะทางเอาท์พุทของวงจรเปรียบเทียบ ซึ่งจะทำให้รหัสไบนารีที่ได้มีความเป็นจริงต่อสัญญาณอนาลอกมากขึ้น



รูปที่ 2.7 วงจรมันเลขฐานสองแบบขึ้น – ลง ทำให้ A/D เปลี่ยนแปลงสัญญาณป้อนกลับ

วัฏจักรการทำงานของ A/D แบบวงจรมับเทร็คกิ้ง เริ่มต้นที่สัญญาณอนาล็อกถูกป้อนมายังอินพุทของวงจรเปรียบเทียบ การนับบนวงจรถเลขฐานสอง ขึ้น / ลง อาจจะเริ่มที่ค่าใด ๆ ก็ได้ นั่น หมายถึง แรงดันป้อนกลับที่มาจากตัว D/A อาจจะมากกว่าหรือน้อยกว่าสัญญาณอนาล็อกทางอินพุทก็ได้ ถ้าแรงดันป้อนกลับมีค่ามากกว่าสัญญาณอนาล็อกทางอินพุท เอาท์พุทของวงจรเปรียบเทียบจะมีสถานะเป็น “Low” และวงจรควบคุมจะส่งสัญญาณไปเปิดเกทให้พัลส์ของสัญญาณนาฬิกาผ่านไปยังวงจรมับ แต่การนับครั้งนี้จะเป็นการนับลง ดังนั้นจึงเป็นการลดค่าเลขฐานสอง ซึ่งเป็นเอาท์พุทของวงจรมับ และเป็นการลดแรงดันป้อนกลับที่วงจรเปรียบเทียบลง เมื่อแรงดันป้อนกลับตกลงต่ำกว่าแรงดันทางอินพุท เอาท์พุทของวงจรเปรียบเทียบจะเป็น “High” ทันที และวงจรควบคุมส่งสัญญาณไปยังวงจรมับเพื่อเอาท์พุทให้ค่าข้อมูลเอาท์พุทไว้ วงจรมับจะส่งสัญญาณนาฬิกาไปเพิ่มอินพุทของวงจรมับขึ้น ( วงจรมับจะไม่ถูกรีเซ็ต ) และเป็นเหตุให้วงจรมับทำการนับค่าขึ้นอีกครั้ง สำหรับการเปลี่ยนแปลงของสถานะช่วงต่อไป ถ้าสัญญาณอินพุทยังคงมีค่าคงที่อยู่ที่ เอาท์พุทไปนารีที่ได้มักจะเกิดการออสซิลเลชันขึ้น  $1 \times \text{LSB}$  คล้ายกับตัวคอนเวอร์เตอร์พยายามปรับค่าให้เข้าสู่กลางของมัน ปัญหาระดับของการออสซิลเลชันจึงเป็นปัญหาสำคัญของ A/D คอนเวอร์เตอร์แบบวงจรมับเทร็คกิ้ง และกลายมาเป็นข้อเสียของ A/D แบบนี้ตามที่เรากล่าวไว้ว่า เทคนิคแบบวงจรมับเทร็คกิ้งนั้นมีความเร็วสูงกว่าเทคนิคแบบวงจรมับเดี่ยว แต่มันยังมีข้อดีกว่าอีก คือ เทคนิคแบบวงจรมับเทร็คกิ้งนั้นเหมาะสำหรับการแปลงสัญญาณอินพุทที่มีการเปลี่ยนแปลงอย่างรวดเร็วให้อยู่ในรูปสัญญาณดิจิทัลได้ดี

### 2.2.7 A/D แบบประมาณค่าหลาย ๆ ครั้ง

เทคนิคแบบการประมาณค่าหลาย ๆ ครั้ง มีชื่อว่า “Successive Approximation” ซึ่งย่อว่า SA เป็นเทคนิคเทคนิคที่น่าเลือกใช้ เพราะมีราคาถูกมีความละเอียดพอสมควร และเป็น A/D คอนเวอร์เตอร์ที่มีความเร็วสูง เทคนิคการประมาณค่าหลาย ๆ ครั้ง เป็นเทคนิคที่มีความสามารถสูง และใช้งานได้ดี ซึ่งสามารถใช้แปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลได้รวดเร็วและมีประสิทธิภาพ เพราะไม่เกิดการออสซิลเลชัน แต่กระบวนการทางเทคนิคแบบนี้จะเข้าใจได้ยากกว่าเทคนิคแบบวงจรมับที่ได้อธิบายมาแล้ว

หัวใจของ SA คอนเวอร์เตอร์ คือ อุปกรณ์ที่เรียกว่า “Successive Approximation Register” (SAR) ซึ่งเป็นอุปกรณ์ที่มีจุดประสงค์แตกต่างวงจรมับทั่ว ๆ ไปอย่างมาก ดังแสดงในรูปที่ 2.8

วัฏจักรการแปลงผัน เริ่มต้นเมื่อสัญญาณอนาล็อกถูกป้อนให้คอนเวอร์เตอร์ และพัลส์การแปลงเริ่มต้น ( Start conversion pulse : SOC ) ถูกป้อนให้กับตัว SAR พัลส์สัญญาณนาฬิกาตัวแรกที่ถูกป้อนให้กับตัว SAR จะ “ON” เอาท์พุทของบิตนัยสูงสุด ดังนั้นจึงเป็นการปรับให้อเอาท์พุทของ D/A เป็น 50% ของแรงดันเอาท์พุทของอินเวอร์เตอร์ ตัว SAR จะมองไปยังเอาท์พุทของวงจรเปรียบเทียบว่าเอาท์พุทของ D/A มีค่ามากกว่าหรือน้อยกว่าสัญญาณอนาล็อกทางอินพุท ถ้าแรงดันของ D/A มีค่ามากกว่าวงจรมับเปรียบเทียบจะยังคงอยู่ในสถานะ “OFF”


ดังนั้นตัว SAR จะ “OFF” บิตนัยสูงสุดลง และให้ชื่อว่าสถานะ “0” ถ้าแรงดันของ D/A มีค่าน้อยกว่าสัญญาณอนาล็อกทางอินพุทวงจรมับเปรียบเทียบจะยังคงทำงานอยู่ ดังนั้นตัว SAR จะยังคงปล่อยให้บิต

เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้เผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาต  
ไม่ว่าการใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณนาฬิกาเพียงพัลส์เดียวบนสัญญาณนาฬิกาถัดไปตัว SAR จะ “ON” บิตนัยสูงสุดอันดับ 2 และทำการตรวจสอบผลลัพธ์ที่ได้อีกครั้งหนึ่งจากวงจรเปรียบเทียบ ถ้าสัญญาณจาก D/A ครั้งใหม่นี้มีค่ามากกว่าแรงดันอินพุท เอาท์พุทของวงจรเปรียบเทียบยังจะไม่มี ดังนั้นตัว SAR จะ “OFF” บิตนัยสูงสุดอันดับ 2 ทั้งและเรียกมันว่า “0” แต่ถ้าสัญญาณจาก D/A มีค่าน้อยกว่าวงจรเปรียบเทียบจะยังคงทำงาน และตัว SAR จะปล่อยให้บิตนัยสูงสุดอันดับ 2 นี้ “ON”

ตัว SAR จะพิจารณาแต่ละบิตด้วยวิธีเดียวกัน ( บิตนัยสูงสุดถึงบิตนัยต่ำสุด ) จนกระทั่งทุก ๆ บิตถูกพิจารณาหมด เนื่องจาก 1 บิต ถูกหาค่าภายใน 1 พัลส์ A/D ขนาด 8 บิต จึงใช้สัญญาณนาฬิกาเพียง 8 พัลส์ ก็สามารถทำการแปลงได้จนจบกระบวนการ เมื่อบิตนัยต่ำสุดถูกพิจารณาเสร็จสิ้นแล้ว ตัว SAR จะส่งสัญญาณสิ้นสุดการแปลงผัน ( End of Conversion : EOC ) ไปทำการค้างผลลัพธ์ที่ได้ ซึ่งเป็นเลขฐานสองทางเอาท์พุทไว้

SA Converter เป็นคอนเวอร์เตอร์ที่มีประสิทธิภาพสูงมาก และสามารถทำการแปลงสัญญาณได้อย่างรวดเร็วพร้อมทั้งมีความละเอียดสูงอีกด้วย คอนเวอร์เตอร์หลายตัวที่ใช้เทคนิคแบบนี้สามารถทำการแปลง A/D ขนาด 12 บิต ได้โดยใช้เวลาน้อยกว่า 10 ไมโครวินาที




รูปที่ 2.8 Successive Approximation Register (SAR) เป็นตัวเร่งความเร็วของกระบวนการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล

### 2.2.8 กวอนไตซิงเออเรอร์ ( Quantizing Error )

หลังจากจบการอธิบายการทำงานของ A/D ทั้ง 6 แบบแล้ว ในตอนนี้ก็จะมีความเข้าใจเกี่ยวกับเรื่องการทำงานของ A/D คีขึ้น ต่อมาเราจะพูดถึงคุณลักษณะเฉพาะตัวของ A/D อีกตัวหนึ่ง ซึ่งเราเรียกว่า Quantizing Error ซึ่งจะมีสาเหตุเนื่องมาจาก การเปลี่ยนแปลงระดับสัญญาณอนาล็อกทางด้านอินพุทในระหว่างที่ทำการแปลงสัญญาณอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.9 Quantizing Error เมื่อ

- A. จะไม่เกิด Quantizing Error ขึ้น
- B. เกิด Quantizing Error ขึ้นเล็กน้อย
- C. สัญญาณ Input มีความถี่สูง Quantizing Error จะมาก

สัญญาณอนาล็อกของ A/D ถูกจ่ายให้กับวงจรเปรียบเทียบเมื่อวัฏจักรเริ่มต้นขึ้น A/D ต้องการเวลาอยู่ช่วงหนึ่ง เพื่อที่จะสร้างสัญญาณดิจิตอลออกมาทางเอาต์พุต ถ้าแรงดันอินพุตเกิดการเปลี่ยนแปลงขึ้นในระหว่างการแปลงสัญญาณไบนารี เอาต์พุตสุดท้ายจะแทนระดับแรงดันที่ท้ายสุดของวัฏจักรแทนที่จะเป็นช่วงเริ่มต้น เมื่อไม่มีการเปลี่ยนแปลงแรงดันอินพุตขึ้น เช่น ในกรณีของแรงดันไฟตรง ในกรณีนี้จะไม่เกิด Quantizing Error ขึ้น สัญญาณที่มีการเปลี่ยนแปลงอย่างรวดเร็ว หรือที่เราเรียกว่า “Slew Rate” นั้น จะก่อให้เกิด Quantizing Error มากกว่ายิ่งขึ้น วิธีหนึ่งที่สามารถกำจัด Quantizing Error ได้คือ ใช้วงจร S/H ( Sampling and Hold Circuit ) ก่อนวงจรเปรียบเทียบ ซึ่งในรูปที่ 2.10 จะแสดงวงจรของ A/D ที่ใช้ S/H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.10 วงจร S/H แบบง่าย ๆ สามารถกำจัดผลกระทบที่เกิดจาก Quantizing Error ได้

สวิตช์อิเล็กทรอนิกส์จะปิดวงจร เพื่อทำการสุ่มสัญญาณอนาลอกทางอินพุต ตัวเก็บประจุ C1 มีหน้าที่เก็บประจุค่าของสัญญาณอินพุตที่เข้ามา ต่อมาสวิตช์อิเล็กทรอนิกส์จะเปิดวงจรออก ดังนั้นจึงเป็นการกำจัดผลกระทบที่เกิดจาก Quantizing Error ทิ้งไป เพราะตัวเก็บประจยังงคงเก็บค่าของสัญญาณอนาลอกที่สุ่มไว้ โดยไม่คำนึงถึงสัญญาณอินพุตจะเปลี่ยนแปลงไปอย่างไรเมื่อต้องการแปลงสัญญาณช่วงเวลาถัดไป วงจรก็จะทำการสุ่มสัญญาณขึ้นมาใหม่อีกครั้ง

### 2.3 หลักการของดิจิตอลทูอนาลอกคอนเวอร์เตอร์

ดิจิตอลทูอนาลอกคอนเวอร์เตอร์ ( Digital to Analog Converter or D/A ) เป็นตัวแปลงรหัสเลขฐานสองจากคอมพิวเตอร์หรือจากวงจรดิจิตอลใด ๆ ให้กลายเป็นระดับแรงดันอนาลอกที่มีความสัมพันธ์กับระบบเลขฐานสอง ตัว DAC สามารถนำไปใช้กับอุปกรณ์ที่เป็นอนาลอกได้ เช่น มิเตอร์ มอเตอร์ อุปกรณ์ควบคุม หรือวงจรที่เกี่ยวข้องกับสัญญาณเสียง เช่น เครื่องเล่น CD ตัว D/A ในเครื่องเล่น CD นั้น ถูกใช้สำหรับการเปลี่ยนข้อมูลที่บันทึกเป็นสัญญาณดิจิตอลบนแผ่น CD ให้กลายเป็นสัญญาณเสียงที่มีคุณภาพสูงออกมาให้เราได้ยิน

ต่อไปเราจะพิจารณาแนวความคิดที่สำคัญของ D/A เริ่มจากความละเอียดของ D/A เราจะนิยามไว้เป็นระดับแรงดันในแต่ละขั้นที่เอาท์พุทสามารถจะผลิตออกมาได้ ซึ่งมีความสัมพันธ์โดยตรงต่อจำนวนของบิตทางด้านอินพุตที่อยู่ในรูปของรหัสไบนารี D/A ขนาด 4 บิตมีอินพุตบิตอยู่ 4 อินพุต ซึ่งจะมีความละเอียดเท่ากับ 4 จำนวนของระยะ และความแตกต่างของระดับสัญญาณอนาลอกทางด้านเอาท์พุทที่ D/A ขนาด 4 บิตสามารถผลิตได้จะมีค่าเท่ากับ  $(2^4) = 16$  ระดับนั้น ย่อมหมายถึงสัญญาณอนาลอกทางเอาท์พุทสามารถถูกแทนได้ด้วยระดับแรงดัน 16 ขั้นด้วยกัน



รูปที่ 2.11 ความละเอียดของแรงดันเอาต์พุต

D/A ขนาด 8 บิต สามารถให้สัญญาณอนาลอกทางด้านเอาต์พุตที่เป็นระดับแรงดันได้  $2^8$  หรือ 256 ระดับ D/A ขนาด 12 บิต สามารถให้ระดับแรงดันทางเอาต์พุตได้  $2^{12}$  หรือ 4096 ระดับ จะเห็นได้ว่า D/A มีขนาดอินพุตบิตมากเท่าไร ความละเอียดและความถูกต้องของระดับแรงดันอนาลอกทางเอาต์พุตที่ D/A สามารถผลิตได้จะมากขึ้นตาม ดังแสดงในรูปที่ 2.11

ความละเอียดของ D/A เราจะมาพิจารณาถึง เวลาเข้าสู่สภาวะของตัว ( Setting time ) เวลาเข้าสู่สภาวะคงตัวเป็นค่าของเวลาที่ระดับแรงดันเอาต์พุตเข้าสู่สภาวะคงที่เมื่อรหัสไบนารีทางอินพุตเปลี่ยนแปลงไป โดยปกติจะคิดที่สัญญาณทางเอาต์พุตคงที่ในช่วงของ LSB ( Least significant bit ) ของค่าที่คาดว่าจะเป็นหลังจากรหัสไบนารีทางอินพุตเปลี่ยนไปนั้น หมายความว่าในเงื่อนไขของการปฏิบัติงานจริง ๆ มีความสัมพันธ์กับค่าซึ่งเป็นอยู่ในขณะนั้นคือ LSB ของมันเอง ถ้า D/A ขนาด 8 บิต มีช่วงแรงดันทางเอาต์พุตอยู่ในช่วง 0-10 โวลต์ ดังนั้น LSB มีค่าเท่ากับ  $10 / 2^8$  หรือ 0.039 โวลต์ ครึ่งหนึ่งของค่า  $10 / 2^8$  เป็น 0.0195 โวลต์

ดังนั้นค่าเวลาที่ระดับแรงดันเอาต์พุตเข้าสู่สภาวะคงที่ควรจะเป็นค่าเวลาที่เอาต์พุตเพิ่มขึ้นถึง

เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ห้ามเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความแม่นยำเป็นแฟกเตอร์ที่สำคัญอีกตัวหนึ่งของ D/A ในเงื่อนไขปกติ ค่าความแม่นยำของ D/A คือ ทุก ๆ ตำแหน่งจาก  $1/2$  ถึง 2 ค่าของ LSB สำหรับ D/A ซึ่งมีค่าความแม่นยำ 1 ค่า LSB แรงดันเอาต์พุตสามารถเปลี่ยนแปลงไปในทาง + หรือ - ค่าของ 1 บิต ถ้า D/A มีแรงดันเอาต์พุตอยู่ในช่วง 0 ถึง 5 โวลต์ มีความละเอียดเท่ากับ 12 บิต LSB ควรจะเป็น  $5 / 2^{12}$  หรือ 0.00122 โวลต์ สำหรับทุก ๆ ค่าของรหัสไบนารีทางด้านเอาต์พุตแรงดัน อาจสูงหรือต่ำกว่าค่าที่คาดหมายไว้ 0.00122 โวลต์ ถ้า D/A ตัวเดียวกันมีค่าความแม่นยำเท่ากับ  $1/2$  ค่าความถูกต้อง LSB ค่าเอาต์พุตจะสามารถพลาดไปได้  $0.00122 / 2$  หรือ 0.00061 โวลต์ ยิ่งค่าความแม่นยำน้อยเท่าไร ค่าความละเอียดก็จะมากขึ้นตาม และจะมีค่าใกล้เคียงกับค่าเอาต์พุตที่คาดไว้

หลายปีที่ผ่านมา ได้มีการค้นคิดพัฒนาวิธีการของการเปลี่ยนสัญญาณดิจิทัล ( Digital ) ไปเป็นสัญญาณอนาล็อก ( Analog ) ซึ่งเราจะพูดถึงหลักการใหญ่ของวิธีเปลี่ยนสัญญาณดิจิทัลไปเป็นสัญญาณอนาล็อก 2 วิธี ด้วยกัน คือ Binary - Weighted และ Binary Ladder D/A

### 2.3.1 Binary – Weighted Resistor D/A


เทคนิคจัดน้ำหนักของรหัสไบนารี เป็นวิธีที่ง่ายที่สุด และเก่าที่สุดของการแปลงดิจิทัลบิตให้กลายเป็นสัญญาณอนาล็อก วงจรของ Binary – Weighted Resistor D/A แสดงไว้ในรูปที่ 2.12

รหัสไบนารีจะถูกป้อนให้ขาเกตของอนาล็อกสวิตช์ เมื่อรหัสไบนารี 0000 ถูกป้อนให้ที่เกตของอนาล็อกสวิตช์ทั้งหมดจะเปิดวงจร ดังนั้นจึงไม่มีแรงดันเอาต์พุต จ่ายไปให้ออปแอมป์ เอาต์พุตจากออปแอมป์จึงเป็นศูนย์ เมื่อรหัสไบนารีเป็น 0001 สวิตช์  $S_1$  จะปิดลงและแรงดัน 10 โวลต์ จะจ่ายให้กับ  $R_1$  เพราะว้อินพุตของออปแอมป์จะมองได้ว่าเป็น กราวด์เสมือน ( Virtual Ground ) เป็นผลให้แรงดัน 10 โวลต์ ตกคร่อมตัวต้านทาน  $8k$  ( $R_1$ ) ซึ่งเป็นเหตุให้เกิดกระแส  $1.25 \text{ mA}$  ( $10 \text{ V} / 8000$ ) ไหลผ่านความต้านทานป้อนกลับ ( $R_f$ ) ค่า  $800 \Omega$  แรงดันตกคร่อม  $R_f$  ควรจะมีค่า  $800 \times 1.25 \text{ mA}$  หรือเท่ากับ 1 โวลต์

เมื่อรหัสไบนารีเปลี่ยนไปเป็น 0010  $S_1$  จะเปิด และ  $S_2$  ปิดวงจรเป็นเหตุให้กระแส  $2.5 \text{ mA}$  ( $10 \text{ V} / 4000$ ) ไหลผ่าน  $R_2$  แรงดันตกคร่อม  $R_f$  มีค่าเท่ากับ  $800 \times 2.5 \text{ mA}$  หรือ 2 โวลต์ รหัสไบนารี 0100 จะให้แรงดันเอาต์พุตเท่ากับ 4 โวลต์ และถ้ารหัสไบนารีเป็น 1000 แรงดันเอาต์พุตจะมีค่าเป็น 8 โวลต์ จะสังเกตได้ว่ารหัสทางอินพุตและค่าของ  $R_f$  มีผลต่อระดับแรงดันทางเอาต์พุต

สวิตช์แต่ละตัวสามารถปิดวงจรพร้อมกัน เมื่อทำการรวมกัน เพื่อสร้างสัญญาณอนาล็อกอินทางเอาต์พุตที่มีค่าจาก 0 ถึง 15 โวลต์ ( 0000 = 0 โวลต์ , 0111 = 7 โวลต์ และ 1111 = 15 โวลต์ ) ในการเพิ่มขึ้น 1 โวลต์ ต่อ 1 ชั้น

ถึงแม้ว่า Binary – Weighted Resistor D/A มีลักษณะวงจรที่ง่าย ๆ ตรงไปตรงมา แต่ไม่สะดวกในการนำไปใช้งาน ถ้าต้องการความละเอียดของ D/A มากกว่า 4 บิต เพราะค่าของตัวต้านทานที่ใช้มีมากมายหลายค่าเกินไป ซึ่งต่างจาก Ladder Network ที่ต้องการใช้ตัวต้านทานเพียง 2 ค่าเท่านั้น




รูปที่ 2.12 วงจร Binary – Weighted D/A และกราฟเอาต์พุตของ D/A

### 2.3.2 Ladder network D/A

เทคนิคแลดเดอร์เน็ตเวิร์ค สามารถสร้างแรงดันตามน้ำหนักของรหัสไบนารี โดยอาศัยความต้านทานเพียง 2 ค่าเท่านั้น ที่จัดในลักษณะวงจรแบ่งแรงดันหรือที่เรียกว่าไบนารีแลดเดอร์ ( Binary ladder ) ดังแสดงในรูปที่ 2.13

ถึงแม้ว่าการทำงานของวงจร D/A แบบแลดเดอร์เน็ตเวิร์คดูผ่าน ๆ แล้วค่อนข้างจะยาก แต่การทำงานก็ยังคงคล้ายกับการทำงานของวงจร Binary weighted D/A ( รูปที่ 2.12 ) โดยอาศัยเกทที่ต่ออยู่ในลักษณะอนุกรม ถูกใช้สำหรับขับอนาล็อกสวิตช์ เมื่อรหัสไบนารี 0000 ถูกส่งมายังเกทอนาล็อกอิน สวิตช์ทั้งหมดจะเปิดออก ดังนั้นแรงดันเอาต์พุตที่ได้จากออปแอมป์จึงมีค่าเป็นศูนย์ สวิตช์  $S_1$  จะปิดลงเมื่อเกทได้รับรหัสไบนารีเป็น 1000 เป็นผลให้เกิดแรงดันเอาต์พุต 5 โวลต์ ออกมาจากออปแอมป์ ถ้าวรหัสไบนารีเป็น 0010 สวิตช์  $S_3$  ก็จะปิด และทำให้เกิดแรงดัน 1.25 โวลต์ ที่เอาต์พุตและสุดท้ายถ้าอินพุตเป็น 0001 สวิตช์  $S_4$  จะปิดลง ออปแอมป์จะให้แรงดันเอาต์พุตออกมา 0.625 โวลต์ที่จะสังเกตได้ว่าแต่ละแรงดันเอาต์พุตอยู่ในรูปอันดับของไบนารี คือ เอาต์พุตสามารถเปลี่ยนจาก 0 ถึง 10 โวลต์ เพิ่มขึ้น ขึ้นละ 0.625

เอกสารนี้เป็นเอกสาร ( 24 หรือ 16 ชั้น ) รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.13 วงจร Binary Ladder D/A

ข้อดีของแลคเคอร์เน็ทเวอร์ค D/A คือ สามารถออกแบบได้ง่าย เนื่องจากใช้ความต้านทานเพียง 2 ค่าเท่านั้น และในทุกวันนี้บริษัทผู้ผลิต D/A เกือบทั้งหมดจะใช้เทคนิคแบบแลคเคอร์เน็ทเวอร์คในการผลิต D/A

วงจรไบนารีแลคเคอร์ มักจะความถูกต้องแม่นยำมากกว่าวงจร Binary – Weighted เพราะว่าเราจะหาค่าความต้านทานที่ถูกต้อง 2 ค่า (เช่น 10 k หรือ 20 k) ได้ง่ายกว่าค่าความต้านทานหลาย ๆ ค่าที่ใช้ในวงจร Binary – Weighted D/A ไอซี D/A สำเร็จรูปที่นิยมใช้ก็คือ เบอร์ DAC-08

หลักการเริ่มทำงานของ D/A เราสามารถพิจารณารายละเอียดที่สำคัญสุดท้ายของ Monotonicity แรงดันเอาต์พุตที่เป็นสัญญาณอนาลอกอินของ D/A จะเพิ่มขึ้นเป็นลำดับคล้ายกับการเพิ่มของรหัสไบนารีทางอินพุต ดังแสดงอยู่ในรูปที่ 2.14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 Monotonic D/A จะมากขึ้นทุก ๆ ค่าของสัญญาณอนาลอกอินที่ถูกต้อง

ในทางอุดมคติแล้ว การเพิ่มขึ้นของสัญญาณอินพุตที่เป็นรหัสไบนารี จะเป็นเหตุให้เราสามารถหายและรู้ถึงแรงดันเอาต์พุตได้ในอุปกรณ์บางตัว ส่วนของการสวิตชิง และส่วนขยายสัญญาณ ไม่สามารถจ่ายกระแสไฟฟ้า ภายในเงื่อนไขเหล่านั้นได้อย่างเพียงพอ จึงเป็นสาเหตุที่ทำให้ D/A เกิดการ “Skip” หรือการกระโดดข้ามขั้นนั่นเอง การเกิด Skip นี้จะมีปัญหาน้อยในบิตนัยต่ำ ๆ แต่จะมีมากขึ้นเมื่อน้ำหนักของบิตเพิ่มขึ้น

2.4 เทคนิคการ Modulated แบบ PCM

ในการส่งสัญญาณไฟฟ้าจากจุดหนึ่งไปยังอีกจุดหนึ่ง ไม่ว่าจะส่งสัญญาณแบบ Analog หรือ Digital สิ่งทีหลีกเลี่ยงไม่ได้คือ สิ่งรบกวน (Noise) และความเพี้ยน (Distortion) ซึ่งเกิดขึ้นตลอดเส้นทางของการส่ง ในการรักษาคุณภาพของสัญญาณที่รับได้ที่ปลายทางไว้ให้ดีที่สุดก็ควรจะให้สิ่งรบกวน และความเพี้ยนอยู่ในขีดจำกัดอันพึงยอมรับได้ การส่งสัญญาณใด ๆ เราสามารถส่ง Analog Transmission หรือ Digital Transmission ก็ได้ แต่ปัจจุบันนิยมส่งสัญญาณ Analog ในลักษณะของ Digital Transmission ด้วยกรรมวิธีของ Time Division Multiplex – Pulse Code Modulation (TDM-PCM) มากขึ้น


การรวมสัญญาณชนิดเดียวกันจำนวนหลาย ๆ วงจรหรือหลาย ๆ ช่อง ให้สามารถส่งผ่านตัวกลางได้เราเรียกว่า Multiplexing Technique วิธี Multiplex ซึ่งนิยมใช้กันมาก่อน คือ Frequency Division Multiplex (FDM) กล่าวคือ เป็นการรวมสัญญาณชนิดเดียวกันหลาย ๆ สัญญาณ โดยแต่ละสัญญาณจะถูกจัดให้อยู่ในช่วงความถี่ที่ต่างกัน หรือเรียกว่าเป็นการรวมหลาย ๆ สัญญาณด้วยวิธีแบ่งความถี่กัน แต่หลักการของ Pulse Code Modulation นั้นจะใช้วิธีการของ Time Division Multiplex (TDM) กล่าวคือ เราจะทำการแบ่งเวลาออกเป็นช่วงเวลา (Time Slot) และกำหนดช่วงเวลาหนึ่ง ๆ สำหรับสัญญาณแต่ละวงจรที่ต้องการรวมกัน การรวมสัญญาณชนิดเดียวกันหลายวงจร หรือหลาย ๆ ช่อง ด้วยวิธีแบ่งเวลากันและจัดการส่งด้วยวิธีการของ Pulse Code Modulation เรียกว่าระบบ Time Division Multiplex – Pulse Code Modulation หรือ (TDM-PCM) พร้อมกันโดยปราศจากการรบกวนซึ่งกันและกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.4.1 สัญญาณ Analog และการส่ง


สัญญาณ Analog ในรูปของไฟฟ้า หมายถึงสัญญาณที่ Amplitude ของมันแปรผันต่อเนื่องกันกับเวลา ดังแสดงตามรูปที่ 2.15

สัญญาณ Analog ที่นิยมใช้กันโดยทั่วไปในระบบรับ-ส่ง ได้แก่ สัญญาณโทรศัพท์ สัญญาณวิทยุกระจายเสียง สัญญาณโทรทัศน์ เป็นต้น เมื่อวิเคราะห์รูปคลื่นของสัญญาณ Analog อันหนึ่งจะพบว่าประกอบด้วย Sine Wave ที่ความถี่ต่าง ๆ กัน



รูปที่ 2.15 สัญญาณ Analog

การส่งสัญญาณ Analog นั้นไม่มีความจำเป็นที่จะต้องส่งข่าวสารทาง Amplitude ต่อเนื่องกันไปตลอดเวลา การทดลองค้นคว้าพบว่า ถ้าทำการสุ่มตัวอย่าง (Sampling) สัญญาณ Analog ด้วยช่วงเวลาที่เหมาะสมในอัตราอย่างน้อยเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้น ๆ แล้ว ตัวอย่างที่สุ่มมาได้จะบรรจุข่าวสารของสัญญาณเดิมครบถ้วน เช่น สัญญาณ Analog ที่ใช้มีความถี่สูงสุด 2000 Hz ดังนั้น ถ้าทำการสุ่มตัวอย่างเป็นช่วงสม่ำเสมอในอัตราอย่างน้อย  $= 2 \times 2000 = 4000$  ตัวอย่างต่อวินาที แล้วตัวอย่างที่สุ่มมาได้จะบรรจุไว้ด้วย Amplitude ของสัญญาณเดิมครบถ้วน วิธีการนี้เราเรียกว่า ทฤษฎีการสุ่มตัวอย่าง (Sampling Theorem) และได้ถูกนำไปใช้ในวิธีการของ Pulse Code Modulation (PCM)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ **รูปที่ 2.16 ลักษณะการส่งสัญญาณ Analog** ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งสัญญาณ Analog สามารถกระทำได้ในรูปเดิมของมัน สำหรับการส่งสัญญาณ Analog ในระยะทางไกล สิ่งที่สำคัญยิ่งไม่ได้ก็คือ สัญญาณที่ส่งจะอ่อนกำลังลง หรือถูกลดทอน ( Attenuation ) และสิ่งรบกวน ( Noise ) ที่เสริมเข้ามาตลอดเส้นทางของการส่ง เราจะต้องรักษาระดับกำลังของสัญญาณที่ส่งให้สูงกว่าระดับกำลังของสิ่งรบกวนมาก ซึ่งสามารถทำได้โดยการขยายกำลังของสัญญาณที่ส่ง เป็นระยะที่เหมาะสมทางการส่ง แต่อย่างไรก็ตามสิ่งรบกวนที่เกิดขึ้นที่ Input ของเครื่องขยายกำลัง ย่อมจะได้รับการขยายกำลังให้สูงขึ้นไปพร้อมกับตัวสัญญาณที่ส่งด้วย ดังแสดงตามรูปที่ 2.16 นอกจากนี้การส่งสัญญาณ Analog ในระยะทางไกล ๆ ผ่านตัวกลางและเครื่องขยายกำลังย่อมจะทำให้เกิดความเพี้ยน ( Distortion ) ขึ้นอีกด้วย ในการรักษาให้สิ่งรบกวนและความเพี้ยนของสัญญาณ Analog ที่รับได้ที่ปลายทางอยู่ในขอบเขตจำกัดอันพึงยอมให้ได้นั้น จึงต้องมีการออกแบบที่ดีทั้งระบบและอุปกรณ์ที่ใช้

#### 2.4.2 สัญญาณ Digital และการส่ง

สัญญาณ Digital หมายถึง สัญญาณที่ Amplitude ของมันถูกจัดระดับให้แปรผันไปกับเวลาตามค่าที่กำหนดให้ เช่น ถ้าแปรผันอยู่ระหว่าง 2 ค่า เรียกว่า Binary Signal ถ้าแปรผันอยู่ระหว่าง 3 ค่า เรียกว่า Ternary Signal เป็นต้น ดังแสดงตามรูปที่ 2.17



รูปที่ 2.17 สัญญาณ Digital

สัญญาณ Digital ที่ใช้กันในงานด้านโทรคมนาคม โดยทั่วไปจะเป็นแบบ Binary Signal ทั้งสิ้น ซึ่งเป็นลักษณะของ Pulse ที่มีอยู่ 2 ค่า คือ 0 และ 1 โดยที่ 0 หมายถึงไม่มี Pulse และ 1 หมายถึงมี Pulse เราสามารถจัดกลุ่มของ Binary Signal ให้อยู่ในรูปของรหัส ( Code ) เพื่อใช้แทนค่าระดับของแรงดัน ( Voltage ) ในการกำหนดจำนวน Bit ของ Binary Code นั้นจะขึ้นอยู่กับจำนวนระดับของแรงดัน เช่น

- Bit Code แทนได้ 2 ค่า คือ 0 และ 1
- Bit Code แทนได้ 4 ค่า คือ 00, 01, 10 และ 11
- Bit Code แทนได้ 8 ค่า คือ 000, 001, 010, 011, 100, 101, 110 และ 111


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทั่วไปแล้ว  $n$  Bit Code สามารถแทนจำนวนระดับของแรงดันได้  $2^n$  ค่า เช่น 8 Bit Code สามารถแทนจำนวนระดับของแรงดันได้  $2^8 = 256$  เป็นต้น

ในการส่งสัญญาณ Digital Amplitude ของ Binary Signal จะมีค่าได้เพียงค่าใดค่าหนึ่งใน 2 ค่าเท่านั้น ซึ่งแทนด้วยเลข Binary ได้คือ 1 หรือ 0 การตรวจหาว่ามี Pulse ( Logic 1 ) หรือ ไม่มี Pulse ( Logic 0 ) ของ Binary Signal สามารถทำได้ภายใต้ภาวะที่มีสิ่งรบกวน และความเพี้ยนมากกว่าที่จะพึงยอมให้เกิดขึ้นได้ ในการส่งสัญญาณ Analog การยอมให้มีสิ่งรบกวนและความเพี้ยนเกิดขึ้นได้มากกว่า จึงนับได้ว่าเป็นข้อได้เปรียบประการหนึ่งของวิธีการส่งสัญญาณ Digital ข้อได้เปรียบอีกประการหนึ่งก็คือ การผลิตสัญญาณ Digital ขึ้นมาใหม่ที่ Regenerative Repeater โดยที่ Binary Signal มีค่าได้เพียงค่าใดค่าหนึ่งใน 2 ค่า คือ มี Pulse และ ไม่มี Pulse เมื่อ Binary Signal ถูกส่งมาถึง Regenerative Repeater มันจะตรวจดูว่ามี Pulse หรือ ไม่มี Pulse ที่ Input ของมัน ถ้ามี Pulse มันก็จะผลิต Pulse ที่ปราศจากสิ่งรบกวนและความเพี้ยนขึ้นมาใหม่ ถ้าตรวจพบว่าไม่มี Pulse มันก็จะไม่ผลิต Pulse ออกไป ดังแสดงตามรูปที่ 2.18

จากที่ได้กล่าวมาแล้ว จะเห็นว่า การส่งสัญญาณ Digital มีข้อได้เปรียบเหนือกว่า การส่งสัญญาณ Analog อยู่ 2 ประการ คือ

- มีภูมิคุ้มกันต่อสิ่งรบกวนและความเพี้ยนได้มากกว่า
- สามารถผลิตสัญญาณ Digital ที่ปราศจากสิ่งรบกวน และความเพี้ยนขึ้นมาใหม่ที่ Regenerative Repeater ได้



รูปที่ 2.18 ลักษณะการส่งสัญญาณ Digital

เนื่องจากการส่งสัญญาณ Digital มีข้อได้เปรียบเหนือกว่าการส่งสัญญาณ Analog ดังนั้นจึงมีแนวโน้มในอันที่จะส่งสัญญาณ Analog ในรูปของการส่งสัญญาณ Digital มากขึ้นตามลำดับ ด้วยวิธีการนี้ จึงจำเป็นต้องแปลงสัญญาณ Analog ให้เป็นสัญญาณ Digital ที่ปลายทางด้านส่ง และแปลงสัญญาณ Digital กลับมาเป็นสัญญาณ Analog ตามเดิมที่ปลายทางด้านรับ วิธีที่นิยมใช้มากที่สุด คือ วิธีการของ Pulse Code Modulation ( PCM )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.4.3 Pulse Modulation

Pulse Modulation เป็นวิธีการหนึ่งนำมาใช้ในการรวมสัญญาณชนิดเดียวกันหลาย ๆ วงจร หรือหลาย ๆ ช่อง โดยวิธีแบ่งเวลากัน



รูปที่ 2.19 หลักการเบื้องต้นของ Time Division Multiplex


รูปที่ 2.19 แสดงหลักการเบื้องต้นของ Time Division Multiplex ( TDM ) ซึ่งใช้ทางสาย 1 คู่ สำหรับส่งสัญญาณ 4 วงจรสลับกันไป ช่วงเวลาที่ใช้ของแต่ละวงจรจะขึ้นอยู่กับอัตราเร็วในการหมุน ( Switching Rate ) ของ Sampling Switch ( S1 และ S2 ) ส่วนมาก Sampling Switch จะเป็นแบบ Electronic Switches

Pulse Modulation ใช้กันมีอยู่หลายแบบ เช่น Pulse Amplitude Modulation ( PAM ), Pulse Time Modulation ( PTM ) เป็นต้น แต่แบบที่ใช้กับระบบ PCM มี Amplitude แปรผันต่อเนื่องกันกับเวลา จะถูกสุ่มตัวอย่าง ทำให้ได้กระบวนของ Pulse ( Pulse Train ) ซึ่งเรียกว่า ตัวอย่าง ( Samples ) Amplitude ของแต่ละตัวอย่างที่สุ่มมาได้จะเป็นสัดส่วนโดยตรงกับ Amplitude ช่วงขณะของสัญญาณที่ต่อเนื่อง ณ เวลาที่ได้มีการสุ่มตัวอย่างนั้น

รูปที่ 2.20 แสดง PAM Signal ของสัญญาณ 4 ช่อง แต่ละตัวอย่างที่ทำการส่งมาได้ของสัญญาณแต่ละช่อง เรียกว่า PAM Sample และเมื่อนำ PAM Sample ทั้งหมดของทุกสัญญาณมารวมกันจะเรียกว่า PAM Signal ช่วงเวลาของการสุ่มตัวอย่างแต่ละครั้งในสัญญาณเดียวกันเรียกว่า Frame

หลักการขั้นต้นของระบบ Pulse Code Modulation คือการแปลงสัญญาณ Analog ให้เป็นสัญญาณ Digital ในการแปลงสัญญาณให้ไปเป็นกระบวนของ Pulse ในรูปของรหัส ( Binary Code ) แล้วส่งไปในตัวกลาง ที่ปลายทางด้านรับกระบวนของ Pulse ในรูปของรหัสดังกล่าว จะถูกแปลงกลับเป็นสัญญาณ Analog คั้งเดิม การส่งกระบวน Pulse ในรูปของรหัสจะเป็นการส่งสัญญาณในลักษณะ Digital Transmission มีข้อได้เปรียบเหนือกว่าการส่งสัญญาณแบบ Analog Transmission ในเรื่องภูมิคุ้มกันต่อสิ่งรบกวนและความเพี้ยน ดังได้กล่าวมาแล้ว การแปลงสัญญาณ Analog ให้เป็นสัญญาณ Digital ดังแสดงตามรูปที่ 2.21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.20 PAM Signal ของสัญญาณ 4 ช่อง

จะประกอบด้วยหลักการที่สำคัญ 3 ประการ คือ

- การสุ่มตัวอย่าง ( Sampling )
- การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ( Quantizing )
- การเข้ารหัส ( Coding )

ระบบรับส่ง PCM ประกอบด้วยเครื่องส่ง สายส่ง และเครื่องรับ เพื่อทำให้เกิดการติดต่อ จึงต้องใช้ทั้งเครื่องส่ง ( Transmitter ) และเครื่องรับ ( Receiver ) ติดตั้งที่แต่ละแห่งของปลายทาง ( Terminal ) สายส่ง ( Transmission Line ) จะจัดให้อยู่ในระยะเวลาที่เหมาะสม Binary Code ในระบบ PCM สามารถทำการส่งได้อย่างรวดเร็วมาก ดังนั้นเพื่อเป็นการเพิ่มจำนวนสัญญาณที่ต้องการส่ง หรือเพิ่มจำนวนช่องสื่อสารให้มากขึ้น

จึงสามารถใช้ระบบ Time Division Multiplex ( TDM ) มาใช้ คือ สุ่มตัวอย่างที่ได้มาจากแหล่งกำเนิดต่าง ๆ สามารถที่จะแบ่งเวลากันส่ง โดยใช้สายส่งร่วมกัน




เอกสารนี้เป็นเอกสารรูปที่ 2.21 การแปลงสัญญาณ Analog เป็นสัญญาณ Digital ที่ใช้ในระบบ PCM ซึ่งขึ้นด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 2.4.4 หลักการของระบบ Pulse Code Modulation ( PCM )

Pulse Code Modulation ( PCM ) เป็นวิธีการที่เปลี่ยนสัญญาณ Analog Speech Signal ให้เป็นสัญญาณ Digital ซึ่งแต่ละสัญญาณจะถูกกำหนดให้เป็นกระบวนของ Pulse ในรูปของ Binary code การเปลี่ยนสัญญาณจะต้องประกอบด้วยหลักการที่สำคัญ 3 ประการ เรียงตามลำดับ คือ

- การสุ่มตัวอย่าง ( Sampling )
- การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ( Quantizing )
- การเข้ารหัส ( Coding )




รูปที่ 2.22 Block Diagram ของระบบ PCM

รูปที่ 2.22 แสดง Block Diagram ของระบบ PCM วิธีการขั้นแรก คือ การสุ่มตัวอย่างสัญญาณแต่ละช่องด้วย Sampler จะทำให้ได้ Pulse ที่มี Amplitude เท่ากับของสัญญาณ ณ เวลาที่ทำการสุ่มนั้น ๆ ซึ่งเรียกว่า PAM Signal จากนั้น PAM Signal จะถูกป้อนเข้าที่ Quantizer และในกรณีนี้ Amplitude ของแต่ละตัวอย่างที่สุ่มมาได้จะถูกจัดให้อยู่ในระดับที่ตรงกัน หรือใกล้เคียงกับระดับที่ได้กำหนดไว้ ขั้นตอนต่อไปคือการให้ Binary Code กับตัวอย่างที่สุ่มมาได้โดยตัวเข้ารหัส ( Coder ) ซึ่ง Binary Code ที่ให้นี้จะตรงกับระดับของ Amplitude ที่ได้ถูกแบ่งไว้แล้วในตอนแรกกระบวน Pulse ในรูปของ Binary Code ของสัญญาณหลาย ๆ ช่อง ซึ่งเรียกว่า PCM Signal จะถูกส่งเข้าไปในสายส่ง ( Transmission Line ) หากสายส่งเอกสารนี้ใช้แบบอนาล็อกซึ่งมีเสียงรบกวนเกิดขึ้น จะทำให้สัญญาณที่ได้รับมีเสียงรบกวนด้วยเช่นกัน หากสายส่งเป็นแบบดิจิทัล ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีความยาวมากก็จะใช้ Regenerative Repeater ติดตั้งในระยะเวลาที่เหมาะสม เพื่อทำการผลิต PCM Signal ตัวเดิมที่ปราศจากสิ่งรบกวน และความเพี้ยนขึ้นมาใหม่ และที่ปลายทางด้านรับก็จะมี Regenerative Repeater ติดตั้งไว้ด้วยเช่นเดียวกัน Output ที่ได้จาก Regenerative Repeater นี้จะมีรูปร่างลักษณะเหมือนกับ PCM Signal ที่ส่งมาจากทางด้านส่งจากนั้น PCM Signal ดังกล่าว จะถูกส่งไปยังตัวถอดรหัส ( Decoder ) เพื่อทำการถอดรหัส PCM Signal ให้ได้เป็น PCM Signal แล้วส่งผ่าน Sampler ไปยังช่องสัญญาณที่ตรงกัน จึงทำให้ได้ส่วนตัวอย่างของสัญญาณแต่ละช่อง สุดท้ายจะเป็นการสร้าง Analog Speech Signal เดิมด้วย Low Pass Filter เรียกว่า Reconstruction

#### 2.4.5 การสุ่มตัวอย่าง ( Sampling )

การสุ่มตัวอย่าง ( Sampling ) หมายถึง การเลือกเอาค่า Amplitude ที่จุดใด ๆ ของสัญญาณ Analog ที่มีช่วงเวลาเท่ากัน ตัวอย่างที่สุ่มมาได้ก็คือ Pulse Train หรือเรียกว่า PAM Sample จำนวนสุ่มตัวอย่างต่อวินาทีคือ Sampling Rate จาก Sampling Theorem ที่กล่าวไว้ว่า “ถ้าได้ทำการสุ่มตัวอย่าง ( Sampling ) สัญญาณ Analog ด้วยช่วงเวลาที่เหมาะสม ในอัตราอย่างน้อยเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้น ๆ แล้ว ตัวอย่างที่สุ่มมาได้จะบรรจุข่าวสารของสัญญาณเดิมครบถ้วน” ในระบบ PCM สัญญาณที่ถูกสุ่มตัวอย่างด้วย Sampling Rate เรียกว่า Sampling Interval ตามรูปที่ 2.23




รูปที่ 2.23 การสุ่มตัวอย่าง ( Sampling )

วิธีการสุ่มตัวอย่างในระบบ Time Division Multiplex ( TDM ) นั้นกระทำเป็นจำนวนหลายช่องสัญญาณเรียงกันตามลำดับ โดยใช้ Electronic Switch หรือ Gate จากผลการสุ่มตัวอย่างจำนวนหลายช่องสัญญาณดังกล่าว จึงทำให้ได้ PAM Signal ที่มีขนาดของ Amplitude ต่าง ๆ กันของแต่ละช่องเรียงกันตาม

เอกสารนี้<sup>1</sup>เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.6 การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ( Quantizing )

การสุ่มตัวอย่างสัญญาณในอัตราที่สม่ำเสมอ นั้น จะทำให้ได้ PAM Signal ที่ Amplitude ของมัน เป็นสัดส่วนกับระดับของสัญญาณ ณ เวลาที่ได้ทำการสุ่มนั้น Amplitude ดังกล่าวอาจมีค่าได้มากมายไม่ จำกัด การให้ Binary Code กับสุ่มตัวอย่างที่มี Amplitude จำนวนมากได้ทุกตัวนั้น ก็จำเป็นที่จะต้องใช้ จำนวน Bit ในกลุ่มรหัส ( Code Word ) มากตามไปด้วย ทำให้ไม่เหมาะสมในทางปฏิบัติ อย่างไรก็ตาม การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ด้วยจำนวนที่จำกัด เราก็สามารถที่จะแทน Amplitude ค่าต่าง ๆ ของสัญญาณที่สุ่มมาได้ด้วยจำนวนจำกัดของระดับที่ได้แบ่งไว้ ซึ่งอาจจะมีผลคลาดเคลื่อนได้บ้าง การให้ Binary Code ก็กำหนดเอาค่าที่ตรงกัน หรือใกล้เคียงที่สุดกับระดับที่ได้แบ่งไว้ กรรมวิธีในการแบ่งย่าน Amplitude ของตัวอย่างที่สุ่มมาได้ ออกเป็นระดับต่าง ๆ ที่มีจำนวนจำกัดและกำหนดระดับที่แน่นอนให้กับ PAM Signal นั้นเราเรียกว่า Quantizing โดยเรียกระดับหนึ่ง ๆ ที่แบ่งไว้ว่า Quantizing Level และจะเรียก ช่วงห่างระหว่าง Quantizing Level ว่า Quantizing Interval ดังแสดงตามรูปที่ 2.24



รูปที่ 2.24 การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ( Quantizing )


จากรูปที่ 2.24 สัญญาณที่จะทำการสุ่มตัวอย่างมีย่าน Amplitude อยู่ระหว่าง +4 โวลต์ และ -4 โวลต์ โดยสมมุติว่าเราแบ่งย่าน Amplitude นี้ ออกเป็น 8 ระดับ คือที่ -3.5, -2.5, -1.5, -0.5, 0.5, 1.5, 2.5 และ 3.5 โวลต์ ( Quantizing Interval = 1 โวลต์ ) การสุ่มตัวอย่างครั้งแรกตรงกับ Amplitude 1.3 โวลต์ เรา กำหนดให้อยู่ใน Quantizing Level ที่ 1.5 โวลต์ เพราะเป็นระดับที่ใกล้เคียงที่สุด การสุ่มตัวอย่างครั้งที่ สองตรงกับ Amplitude 3.6 โวลต์ เรากำหนดให้อยู่ใน Quantizing Level ที่ 3.5 โวลต์ ( ระดับที่ใกล้เคียงที่

เอกสารนี้ (สุด) การสุ่มตัวอย่างครั้งต่อ ๆ ไปก็เป็นเช่นเดียวกัน จึงเห็นได้ว่า Quantizing Level เรากำหนดให้มันเป็น เอกสารนี้ (สุด) ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพียงค่าใกล้เคียงกับค่าของ Amplitude จริงที่ได้มาจากการสุ่มตัวอย่าง ความคลาดเคลื่อนจากการ Quantizing ย่อมจะต้องเกิดขึ้นบ้าง เช่น จากการสุ่มตัวอย่างในครั้งแรก Quantizing Level ที่กำหนดให้จะคลาดเคลื่อนไป 0.2 โวลต์ เป็นต้น ความคลาดเคลื่อนนี้เกิดขึ้นในลักษณะที่ไม่แน่นอน (Random) และเราเรียกความคลาดเคลื่อนนี้ว่า Quantizing Error หรือ Quantizing Noise ซึ่งเป็นแหล่งกำเนิดที่สำคัญของความเพี้ยนในขั้นตอนของ Quantizing ถ้าเพิ่มจำนวนของ Quantizing Level ให้มากขึ้นก็จะทำให้ Quantizing Noise มีค่าน้อยลง แต่ในการเพิ่มจำนวน Quantizing Level ให้มากขึ้น จะทำให้ Binary Code มีจำนวน Bit มากขึ้นตามไปด้วย และเป็นผลทำให้ การส่งสัญญาณ Binary Code ต้องการ Bandwidth กว้างมากขึ้น โดยทั่วไปแล้วเราจะลองกำหนดให้จำนวน Quantizing Level และจำนวน Bit ในกลุ่มรหัสหนึ่ง โดยมีวัตถุประสงค์เพื่อให้การส่งสัญญาณ Binary Code ได้ผลเป็นที่น่าพอใจโดยใช้ Bandwidth น้อยที่สุดเป็นหลัก

#### 2.4.7 การเข้ารหัส (Coding)

เมื่อได้ทำการสุ่มตัวอย่างสัญญาณ Analog เรียบร้อยแล้วเราก็จะได้ PAM Signal ที่มีขนาดของ Amplitude ต่าง ๆ กัน ส่งเข้าไปยัง Quantizer โดยกำหนดให้ Quantizing Level อันใดซึ่งตรงกัน หรือใกล้เคียงที่สุดกับระดับของ Amplitude ที่สุ่มมาได้ ตัวเข้ารหัส (Coder) ก็จะผลิต Binary Code Signal ตรงตาม Quantizing Level นั้น ๆ แล้วจึงจะส่งออกไปในสายส่ง (Transmission Line) รูปที่ 2.24 สมมุติว่าเราได้กำหนดค่าของรหัส (Code Number) ที่ใช้กับ Quantizing Level ที่ระดับต่าง ๆ คือ -3.5, -2.5, -1.5, ..., 3.5 โวลต์ เป็น 0, 1, 2, ..., 7 ตามลำดับ แล้วตัวอย่างที่สุ่มมาได้อันดับแรก คือ 1.3 โวลต์ Quantizing Level ที่ใกล้เคียงที่สุดของมัน คือ 1.5 โวลต์ ซึ่งตรงกับค่าของรหัส 5 ดังนั้น รหัสที่ส่งออกไปเป็น Code Word ขนาด 3 Bits คือ 101 ตัวอย่างที่สุ่มมาได้อันดับที่สองคือ 3.6 โวลต์ Quantizing Level ที่ใกล้เคียงที่สุดคือ 3.5 โวลต์ ของรหัส 7 ดังนั้น รหัสที่ส่งออกไปเป็น Code Word คือ 111 เช่นนี้เป็นต้น ตามรูปที่ 2.25




รูปที่ 2.25 การเข้ารหัส Coding

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบ PCM จะมีจำนวน Quantizing Level เป็น 256 Levels จึงทำให้แต่ละตัวอย่างที่สุ่มมาได้ถูกเข้ารหัสเป็น Code Group หรือ PCM Word จำนวน 8 Bits และ Sampling Rate ที่ใช้จะเป็น 8000 Samples / Second ดังนั้น 1 Pulse Code Modulation Speech Signal จะผลิตสัญญาณจำนวน  $8 \times 8000 = 64\text{KBits} / \text{Second}$  ซึ่งเป็น Binary Code

การสุ่มตัวอย่างในระบบ PCM จะเริ่มสุ่มตั้งแต่ Channel แรกไปจนถึง Channel สุดท้ายเรียงตามลำดับ และกลับมาทำการสุ่มตัวอย่างที่ Channel แรกใหม่อีกครั้งหนึ่ง และเป็นเช่นนี้เรื่อย ๆ ไป ตัวอย่างที่สุ่มมาได้แต่ละตัวอย่างจะถูกส่ง ผ่าน Quantizer และนำไปเข้ารหัส ดังที่ได้กล่าวมาแล้วรูปที่ 2.26 แสดงหลักการของระบบ PCM จำนวน 4 ช่อง ทางด้านส่ง ( Transmitter ) สัญญาณ Analog Speech Signal ทั้ง 4 ช่อง ถูกส่งผ่านไปยัง Sampler ที่ละช่องเรียงกันตามลำดับ จึงทำให้ได้ PAM Signals จากนั้น PAM Signal จะถูกป้อนเข้าไปยัง Quantizer และ Coder ซึ่งทำให้ได้ PCM Signals ที่เป็น Binary Code ของสัญญาณทั้ง 4 ช่อง และส่งออกไปในสายส่งต่อไป ส่วนที่ปลายทางด้านรับ ( Receiver ) เมื่อได้รับ PCM Signals แล้วก็จะถอดรหัสด้วยตัวถอดรหัส ( Decoder ) ทำให้ได้ PAM Signals และเมื่อผ่าน Sampler ซึ่ง Synchronized กับ Sampler ทางด้านส่ง PAM Signals จึงถูกแยกออกเป็นสุ่มตัวอย่างของสัญญาณแต่ละช่อง และทำการสร้าง ( Reconstruction ) Analog Speech Signal อันเดิมด้วย Low Pass Filter



รูปที่ 2.26 หลักการของระบบ PCM จำนวน 4 ช่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในห้องเรียนเท่านั้น มิใช่ให้ผู้หนึ่งไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### หลักการออกแบบวงจร


##### 3.1 คำนำ

ในการออกแบบวงจรจะออกแบบเป็นส่วน ๆ เพื่อที่จะเข้าใจได้ง่าย ซึ่งจะแสดงเป็นวงจร และบล็อกไดอะแกรม การออกแบบจะอาศัยหลักของความเป็นจริงที่เป็นไปได้ โดยอาศัยแหล่งข้อมูลอ้างอิงถึงวงจรการทำงาน ซึ่งแต่ละส่วนของวงจรจะนำมารวมกันเป็นวงจรที่สมบูรณ์ จะประกอบด้วย


- 1) การออกแบบวงจรภาคส่ง
- 2) การออกแบบวงจรภาครับ

##### 3.2 การออกแบบวงจรภาคส่งทางด้านพีซีเอ็ม (PCM)

การทำงานในส่วนของพีซีเอ็ม เมื่อมีสัญญาณอนาลอกเข้ามาเป็น input ของ A/D จะทำการแซมเปิ้ลแอนด์โฮลด์ โดยคล็อกความถี่ที่ป้อนให้กับ A/D ซึ่ง A/D ที่ใช้นี้จะเป็นไอซีสำเร็จรูป ที่มีอินพุตจำนวนหลายช่อง แต่ในโครงงานนี้จะใช้เพียง 2 ช่องสัญญาณเท่านั้น โดยมีมัลติเพล็กซ์เป็นตัวควบคุมสัญญาณแต่ละช่อง เมื่อมีสัญญาณอินพุตเข้ามาหลายช่อง และผ่าน A/D คอนเวอร์เตอร์ จะได้ออกมาเป็นสัญญาณดิจิทัลที่มีข้อมูลแบบขนานมาอยู่ที่เอาต์พุตแบบขนาน ( Parallel output ) ข้อมูลจะถูกเปลี่ยนไปเป็นแบบอนุกรม ( Serial Data ) ส่งออกไปเป็นเอาต์พุต ส่วนวงจรคล็อก ( Clock ) จะผลิตความถี่เพื่อที่จะส่งให้วงจรต่าง ๆ ให้มีการทำงานที่ตรงกับความต้องการของแต่ละวงจร โดยแต่ละภาคของวงจรจะต้องมีการซิงโครไนซ์ ( Synchronize ) กัน



รูปที่ 3.1 บล็อกไดอะแกรมภาคส่งของพีซีเอ็ม



รูปที่ 3.2 วงจรภาคส่งของพีซีเอ็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.3 วงจรการทำงานทางด้านภาคส่ง

เนื่องจากโครงงานชิ้นนี้ ใช้ในการส่งสัญญาณเสียง ซึ่งเป็นความถี่ปานกลาง จึงออกแบบให้มีความถี่ในช่วง 0.5-1.5 kHz เท่านั้น ซึ่งเพียงพอที่จะสื่อสารกันได้

การทำงานจะใช้วิธีการมัลติเพล็กซ์ แบบทีดีเอ็ม ( Time Division Multiplex ) หรือแบบแบ่งตามเวลา สัญญาณแต่ละช่องจะผ่านกระบวนการตั้งแต่ ผ่านตัวกรอง ( Filter ) การแชนเปลิ่ง จนถึงการเปลี่ยนจากอนาลอกเป็นดิจิทัล การเข้าโค้ดด้วยรูปแบบที่กำหนดไว้แล้ว หลังจากนั้นก็ส่งผ่านตัวกลางไปยังเครื่องรับ ที่เครื่องรับจะมีการเปลี่ยนกลับคืนเป็นสัญญาณอนาลอกอย่างเดิม


วงจรทางด้านภาคส่ง แสดงดังรูปที่ 3.2 แล้ว สัญญาณอินพุตจะมี 2 ช่องสัญญาณ จะถูกทำการชิฟท์ ( Shift ) ให้มีโวลเตจอยู่ในช่วง 0 โวลต์ ถึง +5 โวลต์ แล้วจึงนำสัญญาณเข้าไปยัง A/D คอนเวอร์เตอร์ เบอร์ ADC0809 ซึ่งสามารถแชนเปลิ่งได้ในตัวของมันเอง และมีมัลติเพล็กซ์เซอร์ ( Multiplexer ) ในตัว 8 ช่อง แล้วผ่านกระบวนการจัดเรียงข้อมูลจากแบบขนานเป็นแบบอนุกรม โดยมีเวิร์ดซิงค์ ( Word Synch ) 1 บิต บิตแอดเดรส ( Bit Address ) แสดงว่าข้อมูลมาจากช่องไหน 2 บิต และบิตข้อมูล 8 บิต รวมทั้งหมด 11 บิต ต่อ 1 แชนแนล

สัญญาณเอาต์พุตอีน่าเบิ้ล ( Output Enable ) กับสัญญาณสตาร์ท จะได้จากไอซีเบอร์ 4017 ดีเคดเคาท์เตอร์ ( Decade Counter ) โดยอินพุตคล็อกมีความถี่ 166.66 kHz




รูปที่ 3.3 วงจรจัดแอดเดรสของไอซีเบอร์ ADC0809

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 สัญญาณที่เกิดดีเลย์ (Delay)


การใส่อินเวอร์เตอร์ ( Inverter ) ให้คล็อกก่อนจะเข้าแอนด์เกต ( And Gate ) เพื่อจำกัดพัลส์ ( Pulse ) ที่เกิดจากการดีเลย์ ( Delay ) ของตัวนับ ดังแสดงในรูปที่ 3.4 ส่วนไทม์มิ่งไดอะแกรมของไอซีเบอร์ 4017 จะแสดงอยู่ในรูปที่ 3.5



รูปที่ 3.5 ไทม์มิ่งไดอะแกรมของไอซีเบอร์ 4017

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนการทำงานของไอซีเบอร์ ADC0809 นั้นจะมีขาอินพุตอยู่ 8 ขา (IN0-IN7) โดยมี 3 บิตแอดเดรสเป็นตัวควบคุมว่าจะให้อานาลอกอินพุตของไหนเข้า เนื่องจากจะใช้อินพุตเพียง 2 ช่อง จึงกำหนดให้ 3 บิตแอดเดรสเป็น 100 และ 101 โดยจะได้มาจากการนำสัญญาณที่จุด C ( รูปที่ 3.3 ) เป็นคล็อกของทีฟลิปฟลอป ( T Flip-Flop ) เป็นบิตต่ำสุดของแอดเดรสเข้าที่ขาแอดเดรส  $A_0$  ส่วนที่ขาแอดเดรส  $A_1$  นั้นต่อลง Ground และขาแอดเดรส  $A_2$  นั้นต่อเข้าจุด Vcc




รูปที่ 3.6 ไทม์มิ่งไดอะแกรม ( Timing Diagram ) ของสัญญาณ

ส่วนสัญญาณเอาต์พุตอินาเบิ้ล ซึ่งควบคุมให้ A/D คอนเวอร์เตอร์ส่งข้อมูลออกมา และจะนำไปป้อนเข้าวงจรแปลงข้อมูลจากแบบขนานเป็นแบบอนุกรมต่อไป


ส่วนสัญญาณที่ขาสตาร์ท ( Start ) และแอดเดรสเลขอินาเบิ้ล ( Address Latch Enable : ALE ) ซึ่งจะเป็นตัวควบคุมให้ A/D เริ่มการคอนเวอร์ชัน ( Conversion ) โดยรับแอดเดรสที่ขาขึ้นของสัญญาณเอแอลอี จึงใช้สัญญาณที่จุด B มาใช้เป็นตัวควบคุมสัญญาณสำหรับคล็อกของตัว ADC นั้น ใช้ประมาณ 1,000 kHz ซึ่งความถี่ขนาดนี้ ค่าคอนเวอร์ชันไทม์จะมีค่าประมาณ 100 ไมโครวินาที ต่อแซมปลิง (  $\mu s$  / Sampling ) ซึ่งน้อยกว่าคาบของการแซมปลิง ซึ่งสัญญาณต่าง ๆ นี้จะแสดงอยู่ในรูปที่ 3.6

เมื่อข้อมูลแบบดิจิทัลของตัว ADC มาอยู่ที่เอาต์พุตแบบขนาน โดยสัญญาณโออี ( OE ) แล้ว ข้อมูลแบบขนาน ( Parallel Data ) ของไอซีเบอร์ ADC0809 จะถูกเปลี่ยนไปเป็นข้อมูลแบบอนุกรม ( Serial Data ) โดยใช้ไอซีเบอร์ 74LS165 ( 8 Bit PISO ) ข้อมูลแบบอนุกรมที่จะถูกส่งออกไปที่ละเวิร์ค โดยใช้ 1 เวิร์ค แทนข้อมูล 1 ช่อง โดยจะมีคีย์กัน 11 บิต บิตแรกจะเป็นเวิร์คซิงค์ ( Word Synch ) 2 บิต ถัดมาจะเป็นบิตแอดเดรส ซึ่งจะเป็นตัวบอกว่าเป็นข้อมูลจากช่องไหน อีก 8 บิตหลังจะเป็นค่าของข้อมูลอนาลอก บิตเรท ( Bit Rate ) ของข้อมูล ( Data ) ที่ออกจากไอซีเบอร์ 74LS165 จะเท่ากับคล็อกที่ป้อนให้ ซึ่งจะใช้ 333.33 kHz จะมีช่วงเวลาที่จะต้องส่งให้เสร็จเท่ากับ  $1 / 16.66 \text{ kHz}$  เท่ากับ 60 ไมโครวินาที มีแค่

11 บิต ซึ่งมีความกว้างของแต่ละบิตเท่ากับ  $1 / 333.33 \text{ kHz}$  เท่ากับ 3 ไมโครวินาที เพราะฉะนั้น ในการส่ง 11 บิตจะใช้เวลาประมาณ 33 ไมโครวินาทีเท่านั้น ซึ่งดูได้จากรูปที่ 3.7



รูปที่ 3.7 วงจรเปลี่ยนข้อมูลจากแบบขนานเป็นแบบอนุกรม




รูปที่ 3.8 ไทม์มิงไดอะแกรมของสัญญาณเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากข้อมูลที่จะส่งมี 11 บิต แต่อินพุทแบบขนานของไอซีเบอร์ 74LS165 มีแค่ 8 บิต จึงใช้ ไอซีเบอร์ 74LS165 จำนวน 2 ตัวมาอนุกรมกัน บิตนัยสำคัญมากที่สุด (MSB) จะให้เป็นเว็รทซิงค์ ซึ่งเป็น 1 (High) 2 บิตถัดมา ได้มาจากบิตแอดเดรสของไอซีเบอร์ ADC0809 อินพุทแบบขนานที่ไม่ได้ใช้ของไอซีเบอร์ 74LS165 จะโหลดข้อมูลเข้าด้วยสัญญาณชิฟท์โหลด (Shift / Load) จากนั้นจึงชิฟท์ออกไปด้วยความถี่ค็อกของมันเอง หลังจากสัญญาณค็อกอินไฮบิท (Clock Inhibit) เป็น 0 (Low) จากรูปที่ 3.8 ไทม์มิ่งไดอะแกรม สัญญาณที่ส่งออกไปจะต้องมีการเข้าไค้ด เพื่อใช้ในการดีเทค (Detect) สัญญาณ ในภาครับจะใช้แบบยูนิโพลาร์รีเทอ์นทูซีโร (Unipolar Return to Zero) โดยนำสัญญาณที่จุด H ไปแอนด์กับค็อกความถี่ 333.33 kHz ได้สัญญาณที่จุด I ต่อไปเมื่อต้องการเว็รทซิงค์ มีความกว้าง 1 บิต ทำได้โดยนำสัญญาณค็อกอินไฮบิทไปชิฟท์ถอยไปอีกครั้งบิท โดยผ่านไอซีเบอร์ 74LS164 ได้เป็นสัญญาณออกที่จุด J เมื่อนำไปออร์ (OR) กับสัญญาณที่จุด I ก็จะได้สัญญาณที่จุด K

### 3.4 วงจรสร้างสัญญาณค็อก


ในส่วนของวงจรสร้างค็อกจะใช้ไอซีเบอร์ MC14411 ซึ่งสามารถผลิตความถี่ออกมา โดยใช้คริสตอล (Crystal) ได้ 16 ค่าต่าง ๆ กัน สามารถที่จะเลือกใช้ได้ตามต้องการ ดังรูปที่ 3.9



รูปที่ 3.9 วงจรสร้างสัญญาณค็อก

### 3.5 การออกแบบวงจรภาครับทางด้านพีซีเอ็ม ( PCM )

การทำงานในภาครับจะออกแบบเป็นวงจรซิงโครไนซ์ เมื่อข้อมูล ( Data ) เข้ามาเป็นข้อมูลแบบอนุกรม ( Serial Data ) จะถูกเปลี่ยนเป็นข้อมูลแบบขนาน ( Parallel Data ) โดยใช้ไอซีประเภทเอสไอพีโอ ( Serial In Parallel Out หรือ SIPO ) จะทำหน้าที่จัดเรียงข้อมูลให้เป็นแบบขนานอย่างเดิม การที่จะควบคุมข้อมูลให้ตรงกับสัญญาณอินพุตทางด้านส่งนั้น จะต้องทำการจัดช่องสัญญาณให้ตรงกัน ( Demux ) เมื่อสัญญาณข้อมูลแต่ละชุดเข้าไปในช่องสัญญาณจะถูกวงจรดีพิวอลคอนเวอร์เตอร์ เปลี่ยนสัญญาณข้อมูลที่เป็นสัญญาณข้อมูลแบบดิจิทัลกลับมาเป็นสัญญาณข้อมูลแบบอนาลอกตามเดิมเหมือนกับสัญญาณที่ถูกป้อนมาทางอินพุตของภาคส่ง ซึ่งจะใช้วงจรแอมพลิฟายเป็นตัวขยาย และจัดรูปสัญญาณร่วมกับวงจรกรองความถี่ต่ำ ( Low Pass Filter ) ซึ่งในทางภาครับจะต้องมีสัญญาณนาฬิกาที่ผลิตออกมาสัมพันธ์กับสัญญาณอินพุตจากด้านส่งที่เข้ามา




รูปที่ 3.10 บล็อกไดอะแกรมภาครับของพีซีเอ็ม

### 3.6 วงจรการทำงานทางด้านภาครับ

ในภาครับได้ใช้วงจรสร้างคล็อกไอซีเบอร์ MC14411 ซึ่งสามารถผลิตความถี่ออกมาโดยใช้คริสตัล ( Crystal ) ได้ 16 ค่าต่าง ๆ กัน เช่นเดียวกับวงจรสร้างคล็อกในภาคส่ง เราจะนำค่าความถี่ 666.66 kHz และ 333.33 kHz มาใช้ภายในวงจรภาครับ เพื่อให้ภาครับและภาคส่งสามารถซิงโครไนซ์กันได้ ซึ่งรูปที่ 3.11 จะเป็นรูปแสดงวงจรซิงโครไนซ์เซชัน โดยมีไอซีเบอร์ 74LS164 เป็นตัวทำให้ข้อมูลที่รับมามีความสัมพันธ์กับคล็อกของเครื่องรับ


จากรูปที่ 3.12 จะเห็นได้ว่า เมื่อข้อมูลเข้ามาที่ไอซีเบอร์ 74LS164 ซึ่งเป็นไอซีที่รับอินพุตแบบอนุกรม แล้วเปลี่ยนไปเป็นเอาต์พุตแบบขนาน โดยจะใช้ความถี่คล็อกเป็น 2 เท่าของบิตเรทของข้อมูล ดังนั้นเอาต์พุตแต่ละขาจะสลับกันอยู่ 1/2 บิต เอาต์พุตที่ออกมาแต่ละขาจะสัมพันธ์กับคล็อกเสมอ จึงตัดปัญหาความไม่สัมพันธ์กันของบิตข้อมูลกับคล็อกไปได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 วงจรภาครับของพีซีเอ็ม

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น หากต้องการให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.12 วงจรซิงโครไนซ์เซชัน

รูปที่ 3.12 แสดงการตีเทคเวิร์ดซิงค์บิต ( Word Sync Bit ), แอดเดรสบิต และคาต้าบิตออกมา ส่วนรูปที่ 3.13 แสดงสัญญาณที่ออกจากจุดต่าง ๆ


- รูปสัญญาณ a, b, c, d, e นำมาจัดวงจรซิงโครไนซ์เซชันเพื่อจัดเงื่อนไขตีเทคเวิร์ดซิงค์บิตออกไป จะได้สัญญาณ f และ g ที่ประกอบด้วย แอดเดรสบิตและคาต้าบิต
- จากรูปสัญญาณที่ f และสัญญาณที่ g จะนำมาเข้าออร์เกต เพื่อแปลงข้อมูลจากการเข้ารหัสจากทางด้านส่งแบบ Return to Zero ( RZ ) ให้กลับมาเป็นข้อมูลตามเดิมก่อน ซึ่งจะเป็นแอดเดรสบิต และคาต้าบิตที่ตรงกับจังหวะสัญญาณรูป B ( ใช้เป็นหลักในการพิจารณาของวงจร )
- รูปสัญญาณ e จะตรงกับแอดเดรสบิตที่ 2 เทียบกับสัญญาณรูป B เพื่อป้อนเข้าเป็นแอดเดรสของตัวดีมีตติเฟล็กซ์อีกครั้งหนึ่ง โดยใช้เจเคฟลิปฟลอป ( JK - FF ) ทำเป็นดีฟลิปฟลอป ( D - FF ) อินพุตเข้า ได้จากสัญญาณ ( f+g ) โดยใช้สัญญาณ e เป็นคล็อก ซึ่งจะได้เอาท์พุท Q ก็คือ  $A_0$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.13 สัญญาณแต่ละจุดของวงจรชิงโครไนซ์เซชัน

ตัวคีมัลติเพล็กซ์ในโครงการนี้ จะใช้ไอซีเบอร์ 4051 เป็นตัวคีมัลติเพล็กซ์สัญญาณที่จะไปเป็นคลิกควบคุมให้ไอซีเบอร์ 74LS374 ( Octal D-Type Flip-Flop ) ทำการโหลดข้อมูลนั้นไปซึ่งจะต้องเป็นช่วงที่ข้อมูลดิจิทัล 8 บิต มาอยู่ตรงกลาง  $Q_H$  จนถึง  $Q_A$  ของไอซีเบอร์ 74LS164 พอดีนั่น คือ ช่วงเวลาขาขึ้นของคลิกควบคุมนั้น จะต้องอยู่ระหว่างบิตสำคัญต่ำสุดของข้อมูล เพราะไอซีเบอร์ 74LS374 จะโหลดข้อมูลเข้าช่วงขาขึ้นของคลิก สัญญาณควบคุมสร้างโดยใช้คลิกความถี่ 333.33 kHz ผ่านวงจรนับสิบโดยใช้ไอซีเบอร์ 4017



รูปที่ 3.14 วงจรดีมัลติเพล็กซ์


ใช้สัญญาณที่จุด h เข้ารีเซ็ต ( Reset ) ของไอซีเบอร์ 4017 เป็นตัวบอกให้เริ่มต้นนับเนื่องจากสัญญาณที่จุด h ตรงกับแอดเดรสบิต ( $A_0$ ) ห่างจากบิตนัยสำคัญต่ำสุดของข้อมูล 10 บิต จึงให้ไอซีเบอร์ 4017 ทำการนับสิบ แล้วนำสัญญาณออกที่ขา 11 เนื่องจากในคาบหนึ่งของสัญญาณ h มีคล็อกที่ออกจากไอซีเบอร์ 4017 หลายลูก แต่เราต้องการเพียงลูกที่ตรงกับบิตนัยสำคัญต่ำสุดของข้อมูลเท่านั้น ซึ่งสามารถทำได้โดยใช้ เจเคฟลิปฟลอป ให้สัญญาณ h เข้าขา j สัญญาณ i จากขาดีโคเดอ์เอาท์พุท ( Decoded Output )  $Q_9$  ( ขา 11 ของไอซีเบอร์ 4017 ) เข้าขา k ส่วนคล็อกของเจเคฟลิปฟลอปได้จากการนำสัญญาณ h ไปรวมกับสัญญาณ i แล้วลดความกว้างของคล็อกลงครึ่งหนึ่ง ( เพราะมีผลต่อการทำงานของฟลิปฟลอป ถ้าใช้ความกว้างของคล็อกเท่าเดิม ) จะได้เอาท์พุทเป็นสัญญาณ j แล้วนำไปผ่านดีฟลิปฟลอปอีกครั้งหนึ่ง เพื่อเลื่อนเฟสทำให้สามารถกำจัดสัญญาณส่วนเกินออกไปได้ ก่อนที่จะนำไปแอนด์กับสัญญาณ i จะได้สัญญาณ k ดังรูปที่ 3.14




รูปที่ 3.15 รูปสัญญาณที่ใช้ควบคุมไอซีเบอร์ 4051

เมื่อได้สัญญาณ  $k$  แล้วจะนำไปตีมัลติเพล็กซ์ เพื่อจ่ายเป็นคล็อกของไอซีเบอร์ 74LS374 ควบคุมการไหลข้อมูลให้แยกเป็น 2 ช่อง จากนั้น ไอซีเบอร์ DAC 0800 จะเปลี่ยนข้อมูลจากดิจิตอล เป็นเอาต์พุตแบบอนาลอกของไอซีเบอร์ DAC 0800 ซึ่งจะอยู่ในรูปของการเปลี่ยนแปลงของกระแส จะได้เอาต์พุตที่เหมือนกับสัญญาณพีเอเอ็มในภาคส่ง แล้วเมื่อนำมาผ่านฟิลเตอร์จึงจะได้สัญญาณอนาลอกเป็นเอาต์พุตสุดท้าย มีลักษณะเหมือนกับสัญญาณอนาลอกของภาคส่ง

บทที่ 4  
ผลการทดลอง




รูปที่ 4.1 แสดงสัญญาณคล็อกจากวงจรกำเนิดความถี่ที่ผ่านอินเวอร์เตอร์แล้ว  
ความถี่ 666.66 kHz ( CH1 ) เทียบกับ ความถี่ 1.33 MHz ( CH2 )




รูปที่ 4.2 แสดงสัญญาณคล็อกจากวงจรกำเนิดความถี่ที่ผ่านอินเวอร์เตอร์แล้ว

ความถี่ 166.66 kHz ( CH1 ) เทียบกับ ความถี่ 333.33 kHz ( CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 แสดงสัญญาณเอาต์พุตจากดีเคเดเคาท์เตอร์ 4017  
ขา 2 (CH1) เทียบกับ ขา 7 (CH2)




รูปที่ 4.4 แสดงสัญญาณที่ขา 3 ของไอซีเบอร์ 74LS08 ( And Gate : CH1)  
เทียบกับ สัญญาณที่ขา 12 ของไอซีเบอร์ 74LS73 ( T – Flipflop : CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 แสดงสัญญาณคล็อกที่เข้าขา 2 (CH1)  
เทียบกับ สัญญาณที่เข้าขา 15 (CH2) ของไอซีเบอร์ 74LS165




รูปที่ 4.6 แสดงสัญญาณคล็อกที่เข้าขา 2 (CH1)

เทียบกับ สัญญาณที่เข้าขา 1 (CH2) ของไอซีเบอร์ 74LS165

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 )  
เมื่อให้อินพุตเป็นไฟ DC 5 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )




รูปที่ 4.8 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 )  
เมื่อให้อินพุตเป็นไฟ DC 0 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 )  
เมื่อให้อินพุตเป็นไฟ DC 4.14 V เทียบกับ สัญญาณคล็อก 333.33 kHz ( CH2 )




รูปที่ 4.10 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 ( CH1 ) เมื่อให้อินพุตเป็นไฟ DC 5 V  
เทียบกับ สัญญาณที่ผ่านการแอนด์กับคล็อก 333.33 kHz ( ทำแบบ Unipolar Return to Zero : CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



19 Mar 2001  
14:12:09


รูปที่ 4.11 แสดงสัญญาณที่ออกจากการแอนดกับคลิก วัดได้ที่ขา 11 ของไอซีเบอร์ 74LS08 (CH1) เทียบกับ สัญญาณเอาต์พุตที่ขา 3 ของไอซีเบอร์ 74LS164 (CH2)




19 Mar 2001  
14:26:41

รูปที่ 4.12 แสดงสัญญาณที่ผ่านการออร์กัน เพื่อทำเวิร์ดซิงค์ วัดได้ที่ขา 3 ของไอซีเบอร์ 74LS32 (CH1) เทียบกับ สัญญาณก่อนเข้าที่ออร์เกท (CH2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 แสดงสัญญาณเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS165 (CH1) เมื่อให้อินพุตเป็น Sine wave 1 kHz 5 V เทียบกับ สัญญาณคล็อก 333.33 kHz (CH2)




รูปที่ 4.14 แสดงสัญญาณอินพุตที่ภาครับได้ เมื่อภาคส่งให้อินพุตเป็นไฟ DC 4.14 V (CH1)

เทียบกับ สัญญาณที่ผ่านการเลื่อนเฟสของไอซีเบอร์ 74LS164 (Q<sub>A</sub> : CH2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 แสดงสัญญาณที่วัดได้ที่ขา 4 ( $Q_B$  : CH1 )  
เทียบกับ ขา 3 ( $Q_A$  : CH2) ของไอซีเบอร์ 74LS164




รูปที่ 4.16 แสดงสัญญาณ  $Q_B$  ของไอซีเบอร์ 74LS164 (CH1)  
เทียบกับ สัญญาณที่วัดได้ที่ขา 8 ของไอซีเบอร์ 74LS32 (h : CH2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.17 แสดงสัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS11 (e : CH1)  
เทียบกับ สัญญาณ  $Q_B$  ของไอซีเบอร์ 74LS164 (CH2)




รูปที่ 4.18 แสดงสัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS32 (f+g : CH1)  
เทียบกับ สัญญาณ  $Q_B$  ของไอซีเบอร์ 74LS164 (CH2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.19 แสดงสัญญาณที่เป็นเอาต์พุตที่ขา 9 ของไอซีเบอร์ 74LS73 (CH1) เทียบกับ สัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS11 (e : CH2)




รูปที่ 4.20 แสดงสัญญาณที่วัดได้ที่ขา 8 ของไอซีเบอร์ 74LS32 (h : CH1) เทียบกับ สัญญาณที่วัดได้ที่ขา 11 ของดีเคเดเกตเตอร์ 4017 (CH2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.21 แสดงสัญญาณที่วัดได้ที่ขา 11 ของไอซีเบอร์ 74LS32 ( CH1)  
เทียบกับ สัญญาณที่ผ่านการแอนด์กับคล็อก 333.33 kHz ( CH2)




รูปที่ 4.22 แสดงสัญญาณที่วัดได้ที่ขา 12 ( CH1)  
เทียบกับ ขา 1 ( CH2) ของไอซีเบอร์ 74LS73

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 แสดงสัญญาณที่วัดได้ที่ขา 12 ของไอซีเบอร์ 74LS73 ( CH1 )  
เทียบกับ สัญญาณที่ผ่านการเลื่อนเฟสของดีฟลิปฟล็อป ( D – Flipflop : CH2 )




รูปที่ 4.24 แสดงสัญญาณที่ผ่านการเลื่อนเฟสของดีฟลิปฟล็อปแล้ว ( D – Flipflop : CH1 )  
เทียบกับ สัญญาณที่ป้อนเข้าที่ขา 3 ของไอซีเบอร์ 4051 ( CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.25 แสดงสัญญาณที่ป้อนเข้าที่ขา 3 (CH1)  
เทียบกับ สัญญาณเอาต์พุตของไอซีเบอร์ 4051 (CH2)




รูปที่ 4.26 แสดงสัญญาณที่วัดได้ที่ขา 18 ของไอซีเบอร์ 74LS374 (CH1)

เทียบกับ สัญญาณคล็อกติเทคข้อมูลที่บิตสุดท้าย วัดได้ที่ขา 11 (CH2) ของไอซีเบอร์เดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.27 แสดงสัญญาณที่วัดได้ที่ขา 3 ของไอซีเบอร์ 74LS374 (CH1) เทียบกับ สัญญาณคล็อกดิจิทัลข้อมูลที่บิทแรก วัดได้ที่ขา 11 (CH2) ของไอซีเบอร์เดียวกัน




รูปที่ 4.28 แสดงระดับสัญญาณเอาต์พุตจาก D / A เมื่อป้อนอินพุตจากทางภาคส่งเป็น Sine wave 500 Hz 5 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.29 แสดงระดับสัญญาณเอาต์พุตจาก D / A  
เมื่อป้อนอินพุตจากทางภาคส่งเป็น Sine wave 1 kHz 5 V




รูปที่ 4.30 แสดงระดับสัญญาณเอาต์พุตจาก D / A  
เมื่อป้อนอินพุตจากทางภาคส่งเป็น Sine wave 1.5 kHz 5 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.31 แสดงสัญญาณเอาต์พุตจาก D / A เมื่อป้อนอินพุตจากทางภาคส่ง เป็น Sine wave 1 kHz ( CH1 ) เทียบกับ สัญญาณที่ผ่าน Low Pass Filter แล้ว ( CH2 )




รูปที่ 4.32 แสดงสัญญาณอินพุตจากทางภาคส่ง ( CH1 ) เทียบกับ สัญญาณเอาต์พุตสุดท้ายของวงจร ( CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.33 แสดงรูปชิ้นงานภาคส่ง



รูปที่ 4.34 แสดงรูปชิ้นงานภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5 บทวิจารณ์และบทสรุป

โครงการนี้ได้แบ่งส่วนของโครงการไว้เป็น 2 ส่วน คือ ภาคส่งและภาครับ ในส่วนของภาคส่งจะประกอบไปด้วย A/D คอนเวอร์เตอร์แบบมัลติเพล็กซ์ได้ 8 ช่องสัญญาณ แต่เราใช้ 2 ช่องสัญญาณ โดยมีวงจรสัญญาณนาฬิกาควบคุมการทำงานต่าง ๆ ในวงจร ทั้ง A/D คอนเวอร์เตอร์ และวงจรเลือกช่องสัญญาณออก อีกทั้งยังมีวงจรที่แปลงข้อมูลจากแบบขนานมาเป็นแบบอนุกรม ก็จะทำให้สัญญาณอนาล็อกที่เข้าด้านอินพุทของภาคส่ง แปลงเป็นสัญญาณดิจิทัล แล้วส่งข้อมูลออกไปเป็นแบบ Unipolar Return to Zero ( RZ )

ในส่วนของภาครับจะประกอบไปด้วย วงจรซิงโครไนซ์เซชัน วงจรดีมัลติเพล็กซ์ และ D/A คอนเวอร์เตอร์ โดยต้องทำให้สัญญาณนาฬิกาของทางด้านรับมีความสัมพันธ์กับข้อมูลจากทางด้านส่ง ซึ่งจะทำให้สามารถตีเทคซูดข้อมูลได้อย่างถูกต้อง ซึ่งทางภาครับนี้จะแปลงสัญญาณดิจิทัลกลับไปเป็นสัญญาณอนาล็อก และได้เอาที่พุทออกมาเป็นสัญญาณแบบเดียวกับอินพุทของภาคส่ง ซึ่งทั้งหมดนี้จะเป็นการส่งข้อมูล PCM-TDM แบบ 2 ช่องสัญญาณ

### ปัญหาและแนวทางการแก้ไข

โครงการนี้ ปัญหาที่พบจากทางด้านส่ง คือ ตัว A/D คอนเวอร์เตอร์ เราจะต้องกำหนด Timing ต่าง ๆ ของ A / D ให้ตรงกับความต้องการของ ADC0809 ถ้าผิดเอาที่พุทก็จะไม่ออก

ปัญหาที่พบจากทางด้านรับ คือ การตีเทคแอดแคเรสบิท ถ้าเกิดสัญญาณที่ไม่ต้องการขึ้น เช่น การเหลื่อมกันของสัญญาณต่าง ๆ จะทำให้การตีเทคข้อมูลผิดพลาด และปัญหาที่พบทั้งทางภาคส่งและภาครับอีกประการ คือ การลงแผ่น print จะต้องลงให้ดี ถูกต้อง ไม่ช็อตกัน จึงจะทำให้วงจรทำงานอย่างสมบูรณ์

### แนวทางทางการประยุกต์ใช้งาน

เราสามารถพัฒนาต่อขึ้นไปอีกได้ โดยการเพิ่มจำนวนช่วงสัญญาณ ทำให้ส่งข้อมูลได้หลายช่องสัญญาณมากขึ้น แล้วยังสามารถเพิ่มความเร็วในการส่งข้อมูลได้อีก ทำให้ส่งข้อมูลได้มากขึ้น และยังสามารถประยุกต์ใช้โดยการใช้ไมโครคอนโทรลเลอร์ควบคุมการทำงานอีกด้วย

## หนังสืออ้างอิง

1. รศ. ถวิล กิ่งทอง , "เทคโนโลยีการส่งสัญญาณดิจิทัล" ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , สิงหาคม 2539.
2. รัช努 อินทุสัย , "การสื่อสารโทรคมนาคม" , 2537.
3. รศ.ดร. ถวัลย์วงศ์ ไกรโรจนานันท์ , "อิเล็กทรอนิกส์ระบบดิจิทัล" : กองบรรณาธิการสื่อสารสนเทศ , ธันวาคม 2539.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## LOW PASS FILTER



ความถี่ (HZ)	กำลัง (dB)
100	4.49
200	4.49
300	4.49
400	4.49
500	4.49
600	4.49
700	4.49
800	4.49
900	4.49
1000	4.49
1100	4.09
1200	4.09
1300	4.09
1400	4.09
1500	4.09
1600	4.09
1700	4.09
1800	4.09
1900	3.69
2000	3.69

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2100	3.69
2200	3.69
2300	3.69
2400	3.29
2500	3.29
2600	3.29
2700	2.89
2800	2.89
2900	2.89
3000	2.49
3100	2.49
3200	2.09
3300	2.09
3400	1.69
3500	1.29



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MC14411**

**CMOS LSI**

(LOW POWER COMPLEMENTARY MOS)

**BIT RATE GENERATOR**


**BIT RATE GENERATOR**

The MC14411 bit rate generator is constructed with complementary MOS enhancement mode devices. It utilizes a frequency divider network to provide a wide range of output frequencies.


A crystal controlled oscillator is the clock source for the network. A two-bit address is provided to select one of four multiple output clock rates.

Applications include a selectable frequency source for equipment in the data communications market, such as teleprinters, printers, CRT terminals, and microprocessor systems.

- Single 5.0 Vdc ( $\pm 5\%$ ) Power Supply
- Internal Oscillator Crystal Controlled for Stability (1.8432 MHz)
- Sixteen Different Output Clock Rates
- 50% Output Duty Cycle
- Programmable Time Bases for One of Four Multiple Output Rates
- Buffered Outputs Compatible with Low Power TTL
- Noise Immunity = 45% of  $V_{DD}$  Typical
- Diode Protection on All Inputs
- External Clock May be Applied to Pin 21
- Internal Pullup Resistor on Reset Input



**PIN ASSIGNMENT**




$V_{DD}$  = Pin 24  
 $V_{SS}$  = Pin 12

**MAXIMUM RATINGS** (Voltages referenced to  $V_{SS}$ , Pin 12.)

Rating	Symbol	Value	Unit
DC Supply Voltage Range	$V_{DD}$	5.25 to -0.5	V
Input Voltage, All Inputs	$V_{in}$	$V_{DD} + 0.5$ to $V_{SS} - 0.5$	V
DC Current Drain per Pin	$I$	10	mA
Operating Temperature Range	$T_A$	-40 to +85	$^{\circ}C$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}C$

**BLOCK DIAGRAM**



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that  $V_{in}$  and  $V_{out}$  be constrained to the range  $V_{SS} \leq V_{in}$  or  $V_{out} \leq V_{DD}$ . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ).

MC14411

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	VDD Vdc	-40°C		25°C			+85°C		Unit	
			Min	Max	Min	Typ	Max	Min	Max		
Supply Voltage	VDD	-	4.75	5.25	4.75	5.0	5.25	4.75	5.25	V	
Output Voltage	Vout	"0" Level	5.0	-	0.05	-	0	0.05	-	0.05	V
"1" Level		5.0	4.95	-	4.95	5.0	-	4.95	-	-	V
Input Voltage	VIL	(VO = 4.5 or 0.5 V)	5.0	-	1.5	-	2.25	1.5	-	1.5	V
(VO = 0.5 or 4.5 Vdc)		VIH	5.0	3.5	-	3.5	2.75	-	3.5	-	V
Output Drive Current	IOH	(VOH = 2.5 V) Source	5.0	-0.23	-	-0.20	-1.7	-	-0.16	-	mA
(VOL = 0.4 V) Sink		IOL	5.0	0.23	-	0.20	0.78	-	0.16	-	mA
Input Current	Iin	Pins 21, 22, 23	-	-	±0.1	-	±0.00001	±0.1	-	±1.0	µA
Pin 10		5.0	-	-	-1.5	-	-7.5	-	-	-	µA
Input Capacitance (VIN = 0)	Cin	-	-	-	-	5.0	-	-	-	pF	
Quiescent Dissipation	PQ	5.0	-	2.5	-	0.015	2.5	-	15	mW	
Power Dissipation**† (Dynamic plus Quiescent) (CL = 15 pF)	PD	5.0	PD = (7.5 mW/MHz) f + PQ							mW	
Output Rise Time** tr = (3.0 ns/pF) CL + 25 ns	tTLH	5.0	-	-	-	70	200	-	-	ns	
Output Fall Time** tf = (1.5 ns/pF) CL + 47 ns	tFHL	5.0	-	-	-	70	200	-	-	ns	
Input Clock Frequency	fCL	5.0	-	1.85	-	-	1.85	-	1.85	MHz	
Clock Pulse Width	tW(C)	-	200	-	200	-	-	200	-	ns	
Reset Pulse Width	tW(R)	-	500	-	500	-	-	500	-	ns	

†For dissipation at different external capacitance (CL) refer to corresponding formula:

$$P_T(C_L) = P_D + 2.6 \times 10^{-3} (C_L - 15 \text{ pF}) V_{DD}^2 f$$

where: PT, PD in mW, CL in pF, VDD in Vdc, and f in MHz.

\*\*The formula given is for the typical characteristics only.

TABLE 1 — OUTPUT CLOCK RATES

Rate Select		Rate
B	A	
0	0	X1
0	1	X8
1	0	X16
1	1	X64

Output Number	Output Rates (Hz)			
	X64	X16	X8	X1
F1	614.4 k	153.6 k	76.8 k	9600
F2	460.8 k	115.2 k	57.6 k	7200
F3	307.2 k	76.8 k	38.4 k	4800
F4	230.4 k	57.6 k	28.8 k	3600
F5	153.6 k	38.4 k	19.2 k	2400
F6	115.2 k	28.8 k	14.4 k	1800
F7	76.8 k	19.2 k	9600	1200
F8	38.4 k	9600	4800	600
F9	19.2 k	4800	2400	300
F10	12.8 k	3200	1600	200
F11	9600	2400	1200	150
F12	8613.2	2153.3	1076.6	134.5
F13	7035.5	1758.8	879.4	109.9
F14	4800	1200	600	75
F15	921.6 k	921.6 k	921.6 k	921.6 k
F16*	1.843 M	1.843 M	1.843 M	1.843 M

\*F16 is buffered oscillator output.

FIGURE 1 – DYNAMIC SIGNAL WAVEFORMS





FIGURE 2 – TYPICAL CRYSTAL OSCILLATOR CIRCUIT



Circuit diagrams utilizing Motorola products are included as a means of illustrating typical semiconductor applications; consequently, complete information sufficient for construction purposes is not necessarily given. The information has been carefully checked and is believed to be entirely reliable. However, no responsibility is assumed for inaccuracies. Furthermore, such information does not convey to the purchaser of the semiconductor devices described any license under the patent rights of Motorola Inc., or others.

## ADC0808/ADC0809 8-Bit $\mu$ P Compatible A/D Converters with 8-Channel Multiplexer

### General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8-single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE<sup>®</sup> outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


### Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V<sub>DC</sub> or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package
- ADC0808 equivalent to MM74C949
- ADC0809 equivalent to MM74C949-1

### Key Specifications

■ Resolution	8 Bits
■ Total Unadjusted Error	$\pm 1/2$ LSB and $\pm 1$ LSB
■ Single Supply	5 V <sub>DC</sub>
■ Low Power	15 mW
■ Conversion Time	100 $\mu$ s

### Block Diagram




See Ordering Information

TRI-STATE<sup>®</sup> is a registered trademark of National Semiconductor Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### Connection Diagrams

Dual-In-Line Package



Order Number ADC0808CCN or ADC0809CCN  
See NS Package J28A or N28A

Molded Chip Carrier Package



Order Number ADC0808CCV or ADC0809CCV  
See NS Package V28A

### Ordering Information

TEMPERATURE RANGE		-40°C to +85°C			-55°C to +125°C
Error	± ½ LSB Unadjusted	ADC0808CCN	ADC0808CCV	ADC0808CCJ	ADC0808CJ
	± 1 LSB Unadjusted	ADC0809CCN	ADC0809CCV		
Package Outline		N28A Molded DIP	V28A Molded Chip Carrier	J28A Ceramic DIP	J28A Ceramic DIP

**Absolute Maximum Ratings** (Notes 2, 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage (V <sub>CC</sub> ) (Note 3)	6.5V
Voltage at Any Pin Except Control Inputs	-0.3V to (V <sub>CC</sub> +0.3V)
Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	-0.3V to +15V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at T <sub>A</sub> =25°C	875 mW
Lead Temp. (Soldering, 10 seconds) Dual-In-Line Package (plastic)	260°C

Dual-In-Line Package (ceramic)	300°C
Molded Chip Carrier Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note 8)	400V

**Operating Conditions** (Notes 1, 2)

Temperature Range (Note 1)	T <sub>MIN</sub> ≤ T <sub>A</sub> ≤ T <sub>MAX</sub>
ADC0808CCN, ADC0809CCN	-40°C ≤ T <sub>A</sub> ≤ +85°C
ADC0808CCV, ADC0809CCV	-40°C ≤ T <sub>A</sub> ≤ +85°C
Range of V <sub>CC</sub> (Note 1)	4.5 V <sub>DC</sub> to 6.0 V <sub>DC</sub>

**Electrical Characteristics**

Converter Specifications: V<sub>CC</sub>=5 V<sub>DC</sub>=V<sub>REF(+)</sub>, V<sub>REF(-)</sub>=GND, T<sub>MIN</sub> ≤ T<sub>A</sub> ≤ T<sub>MAX</sub> and f<sub>CLK</sub>=640 kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0808 Total Unadjusted Error (Note 5)	25°C T <sub>MIN</sub> to T <sub>MAX</sub>			±½ ±¾	LSB LSB
	ADC0809 Total Unadjusted Error (Note 5)	0°C to 70°C T <sub>MIN</sub> to T <sub>MAX</sub>			±1 ±1¼	LSB LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		kΩ
	Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		V <sub>CC</sub> +0.10	V <sub>DC</sub>
V <sub>REF(+)</sub>	Voltage, Top of Ladder	Measured at Ref(+)		V <sub>CC</sub>	V <sub>CC</sub> +0.1	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder		V <sub>CC</sub> /2-0.1	V <sub>CC</sub> /2	V <sub>CC</sub> /2+0.1	V
V <sub>REF(-)</sub>	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
I <sub>IN</sub>	Comparator Input Current	f <sub>c</sub> =640 kHz, (Note 6)	-2	±0.5	2	µA

**Electrical Characteristics**

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75 ≤ V<sub>CC</sub> ≤ 5.25V, -40°C ≤ T<sub>A</sub> ≤ +85°C unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>ANALOG MULTIPLEXER</b>						
I <sub>OFF(+)</sub>	OFF Channel Leakage Current	V <sub>CC</sub> =5V, V <sub>IN</sub> =5V, T <sub>A</sub> =25°C T <sub>MIN</sub> to T <sub>MAX</sub>		10	200 1.0	nA µA
I <sub>OFF(-)</sub>	OFF Channel Leakage Current	V <sub>CC</sub> =5V, V <sub>IN</sub> =0, T <sub>A</sub> =25°C T <sub>MIN</sub> to T <sub>MAX</sub>	-200 -1.0	-10		nA µA
<b>CONTROL INPUTS</b>						
V <sub>IN(1)</sub>	Logical "1" Input Voltage		V <sub>CC</sub> -1.5			V
V <sub>IN(0)</sub>	Logical "0" Input Voltage				1.5	V
I <sub>IN(1)</sub>	Logical "1" Input Current (The Control Inputs)	V <sub>IN</sub> =15V			1.0	µA
I <sub>IN(0)</sub>	Logical "0" Input Current (The Control Inputs)	V <sub>IN</sub> =0	-1.0			µA
I <sub>CC</sub>	Supply Current	f <sub>CLK</sub> =640 kHz		0.3	3.0	mA

**Electrical Characteristics** (Continued)

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV,  $4.75 \leq V_{CC} \leq 5.25V$ ,  $-40^\circ C \leq T_A \leq +85^\circ C$  unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>DATA OUTPUTS AND EOC (INTERRUPT)</b>						
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC} = 4.75V$ $I_{OUT} = -360\mu A$ $I_{OUT} = -10\mu A$		2.4 4.5		V(min) V(min)
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 mA$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 mA$			0.45	V
$I_{OUT}$	TRI-STATE Output Current	$V_O = 5V$ $V_O = 0$	-3		3	$\mu A$ $\mu A$

**Electrical Characteristics**

Timing Specifications  $V_{CC} = V_{REF(+)} = 5V$ ,  $V_{REF(-)} = GND$ ,  $t_r = t_f = 20 ns$  and  $T_A = 25^\circ C$  unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$t_{WS}$	Minimum Start Pulse Width	(Figure 5)		100	200	ns
$t_{WALE}$	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
$t_s$	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
$t_H$	Minimum Address Hold Time	(Figure 5)		25	50	ns
$t_D$	Analog MUX Delay Time From ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	$\mu s$
$t_{H1}, t_{H0}$	OE Control to Q Logic State	$C_L = 50 pF$ , $R_L = 10k$ (Figure 8)		125	250	ns
$t_{1H}, t_{0H}$	OE Control to Hi-Z	$C_L = 10 pF$ , $R_L = 10k$ (Figure 8)		125	250	ns
$t_c$	Conversion Time	$f_c = 640 kHz$ , (Figure 5) (Note 7)	90	100	116	$\mu s$
$f_c$	Clock Frequency		10	640	1280	kHz
$t_{EOC}$	EOC Delay Time	(Figure 5)	0		8+2 $\mu s$	Clock Periods
$C_{IN}$	Input Capacitance	At Control Inputs		10	15	pF
$C_{OUT}$	TRI-STATE Output Capacitance	At TRI-STATE Outputs		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from  $V_{CC}$  to GND and has a typical breakdown voltage of  $7 V_{DC}$ .

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the  $V_{CC}$  supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog  $V_{IN}$  does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute  $0V_{DC}$  to  $5V_{DC}$  input voltage range will therefore require a minimum supply voltage of  $4.900 V_{DC}$  over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

## Functional Description

**Multiplexer.** The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. *Table 1* shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE 1.

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	R	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

### CONVERTER CHARACTERISTICS

#### The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (*Figure 1*) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in *Figure 1* are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached  $+1/2$  LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. *Figure 2* shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

*Figure 4* shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.

Functional Description (Continued)




FIGURE 1. Resistor Ladder and Switch Tree




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve




FIGURE 4. Typical Error Curve

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Timing Diagram




FIGURE 5.

DS005672-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Typical Performance Characteristics




FIGURE 6. Comparator  $I_{IN}$  vs  $V_{IN}$  ( $V_{CC}=V_{REF}=5V$ )




FIGURE 7. Multiplexer  $R_{ON}$  vs  $V_{IN}$  ( $V_{CC}=V_{REF}=5V$ )

### TRI-STATE Test Circuits and Timing Diagrams




FIGURE 8.

### Applications Information

#### OPERATION

#### 1.0 RATIOMETRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

$$\frac{V_{IN}}{V_{FS}-V_Z} = \frac{D_X}{D_{MAX}-D_{MIN}} \tag{1}$$

$V_{IN}$ =Input voltage into the ADC0808  
 $V_{FS}$ =Full-scale voltage  
 $V_Z$ =Zero voltage

$D_X$ =Data point being measured  
 $D_{MAX}$ =Maximum data limit  
 $D_{MIN}$ =Minimum data limit

A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9).

Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a sys-

## Applications Information (Continued)

tem reference must be used which relates the full-scale voltage to the standard volt. For example, if  $V_{CC}=V_{REF}=5.12V$ , then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

### 2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.





FIGURE 9. Ratiometric Conversion System

The ADC0808 needs less than a milliamp of supply current and so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10  $\mu F$  output capacitor.

The top and bottom ladder voltages cannot exceed  $V_{CC}$  and ground, respectively, but they can be symmetrically less than  $V_{CC}$  and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about  $V_{CC}/2$  since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.

Applications Information (Continued)




DS005672-24

$$Q_{OUT} = \frac{V_{IN}}{V_{REF}}$$

$$4.75V \leq V_{CC} = V_{REF} \leq 5.25V$$

FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply



DS005672-25

$$Q_{OUT} = \frac{V_{IN}}{V_{REF}}$$

$$4.75V \leq V_{CC} = V_{REF} \leq 5.25V$$

FIGURE 11. Ground Referenced Conversion System with Reference Generating V<sub>CC</sub> Supply

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information (Continued)





FIGURE 12. Typical Reference and Supply Circuit



$R_A = R_B$   
 \*Ratiometric transducers

FIGURE 13. Symmetrically Centered Reference

3.0 CONVERTER EQUATIONS

The transition between adjacent codes N and N+1 is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[ \frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} \left\{ (V_{REF(+)} - V_{REF(-)}) \left[ \frac{N}{256} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

Where:  $V_{IN}$  = Voltage at comparator input  
 $V_{REF(+)}$  = Voltage at Ref(+)  
 $V_{REF(-)}$  = Voltage at Ref(-)  
 $V_{TUE}$  = Total unadjusted error voltage (typically  $V_{REF(+)} + 512$ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Applications Information (Continued)

#### 4.0 ANALOG COMPARATOR INPUTS


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with  $V_{IN}$  as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

#### Typical Application




\*Address latches needed for 8085 and SC/MP interfacing the ADC0808 to a microprocessor


TABLE 2. Microprocessor Interface Table

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	$\overline{RD}$	$\overline{WR}$	INTR (Thru RST Circuit)
Z-80	$\overline{RD}$	$\overline{WR}$	INT (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	$VMA \cdot \phi 2 \cdot R/W$	$VMA \cdot \phi \cdot R/W$	$\overline{IRQA}$ or $\overline{IRQB}$ (Thru PIA)

**Physical Dimensions** inches (millimeters) unless otherwise noted



**Molded Dual-In-Line Package (N)**  
 Order Number ADC0808CCN or ADC0809CCN  
 NS Package Number N28B



**Molded Chip Carrier (V)**  
 Order Number ADC0808CCV or ADC0809CCV  
 NS Package Number V28A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## CD4017BC • CD4022BC

### Decade Counter/Divider with 10 Decoded Outputs • Divide-by-8 Counter/Divider with 8 Decoded Outputs

#### General Description

The CD4017BC is a 5-stage divide-by-10 Johnson counter with 10 decoded outputs and a carry out bit.

The CD4022BC is a 4-stage divide-by-8 Johnson counter with 8 decoded outputs and a carry-out bit.

These counters are cleared to their zero count by a logical "1" on their reset line. These counters are advanced on the positive edge of the clock signal when the clock enable signal is in the logical "0" state.

The configuration of the CD4017BC and CD4022BC permits medium speed operation and assures a hazard free counting sequence. The 10/8 decoded outputs are normally in the logical "0" state and go to the logical "1" state only at their respective time slot. Each decoded output remains high for 1 full clock cycle. The carry-out signal completes a full cycle for every 10/8 clock input cycles and is used as a ripple carry signal to any succeeding stages.

#### Features

- Wide supply voltage range: 3.0V to 15V
- High noise immunity:  $0.45 V_{DD}$  (typ.)
- Low power Fan out of 2 driving 74L TTL compatibility: or 1 driving 74LS
- Medium speed operation: 5.0 MHz (typ.) with 10V  $V_{DD}$
- Low power: 10  $\mu$ W (typ.)
- Fully static operation

#### Applications

- Automotive
- Instrumentation
- Medical electronics
- Alarm systems
- Industrial electronics
- Remote metering


#### Ordering Code:

Order Number	Package Number	Package Description
CD4017BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4017BCSJ	M16D	16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4017BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
CD4022BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4022BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide


Devices also available in Tap- and Reel. Specify by appending the suffix letter "X" to the ordering code.

#### Connection Diagrams


Pin Assignments for DIP, SOIC and SOP  
CD4017B



Pin Assignments for DIP and SOIC  
CD4022B



Logic Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Absolute Maximum Ratings (Note 1)		Recommended Operating Conditions (Note 2)	
DC Supply Voltage ( $V_{DD}$ )	-0.5 $V_{DC}$ to +18 $V_{DC}$	DC Supply Voltage ( $V_{DD}$ )	+3 $V_{DC}$ to +15 $V_{DC}$
Input Voltage ( $V_{IN}$ )	-0.5 $V_{DC}$ to $V_{DD}$ +0.5 $V_{DC}$	Input Voltage ( $V_{IN}$ )	0 to $V_{DD}$ $V_{DC}$
Storage Temperature ( $T_S$ )	-65°C to +150°C	Operating Temperature Range ( $T_A$ )	-40°C to +85°C
Power Dissipation ( $P_D$ )		Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed, they are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation. Note 2: $V_{SS} = 0V$ unless otherwise specified.	
Dual-In-Line	700 mW		
Small Outline	500 mW		
Lead Temperature ( $T_L$ )			
(Soldering, 10 seconds)	260°C		

**DC Electrical Characteristics (Note 2)**

Symbol	Parameter	Conditions	-40°C		+25°C		+85°C		Units
			Min	Max	Min	Typ	Max	Min	
$I_{DD}$	Quiescent Device Current	$V_{DD} = 5V$		20	0.5	20		150	$\mu A$
		$V_{DD} = 10V$		40	1.0	40		300	$\mu A$
		$V_{DD} = 15V$		80	5.0	80		600	$\mu A$
$V_{OL}$	LOW Level Output Voltage	$ I_{OL}  < 1.0 \mu A$							
		$V_{DD} = 5V$		0.05	0	0.05		0.05	V
		$V_{DD} = 10V$		0.05	0	0.05		0.05	V
$V_{OH}$	HIGH Level Output Voltage	$ I_{OL}  < 1.0 \mu A$							
		$V_{DD} = 5V$	4.95		4.95	5		4.95	V
		$V_{DD} = 10V$	9.95		9.95	10		9.95	V
$V_{IL}$	LOW Level Input Voltage	$ I_{OL}  < 1.0 \mu A$							
		$V_{DD} = 5V, V_O = 0.5V$ or 4.5V		1.5		1.5		1.5	V
		$V_{DD} = 10V, V_O = 1.0V$ or 9.0V		3.0		3.0		3.0	V
$V_{IH}$	HIGH Level Input Voltage	$ I_{OL}  < 1.0 \mu A$							
		$V_{DD} = 5V, V_O = 0.5V$ or 4.5V	3.5		3.5		3.5		V
		$V_{DD} = 10V, V_O = 1.0V$ or 9.0V	7.0		7.0		7.0		V
$I_{OL}$	LOW Level Output Current (Note 3)	$V_{DD} = 5V, V_O = 0.4V$	0.52		0.44	0.88		0.36	mA
		$V_{DD} = 10V, V_O = 0.5V$	1.3		1.1	2.25		0.9	mA
		$V_{DD} = 15V, V_O = 1.5V$	3.6		3.0	8.8		2.4	mA
$I_{OH}$	HIGH Level Output Current (Note 3)	$V_{DD} = 5V, V_O = 4.6V$	-0.2		-0.16	-0.36		-0.12	mA
		$V_{DD} = 10V, V_O = 9.5V$	-0.5		-0.4	-0.9		-0.3	mA
		$V_{DD} = 15V, V_O = 13.5V$	-1.4		-1.2	-3.5		-1.0	mA
$I_{IN}$	Input Current	$V_{DD} = 15V, V_{IN} = 0V$		-0.3		$-10^{-5}$	-0.3		$\mu A$
		$V_{DD} = 15V, V_{IN} = 15V$		0.3		$10^{-5}$	0.3		$\mu A$



Note 3:  $I_{OL}$  and  $I_{OH}$  are tested one output at a time.

AC Electrical Characteristics (Note 4)						
T <sub>A</sub> = 25°C, C <sub>L</sub> = 50 pF, R <sub>L</sub> = 200k, t <sub>CL</sub> and t <sub>CL</sub> = 20 ns, unless otherwise specified						
Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>CLOCK OPERATION</b>						
t <sub>PHL</sub> , t <sub>PLH</sub>	Propagation Delay Time Carry Out Line	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		415 160 130	800 320 250	ns ns ns
	Carry Out Line	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	C <sub>L</sub> = 15 pF	240 85 70	480 170 140	ns ns ns
	Decode Out Lines	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		500 200 160	1000 400 320	ns ns ns
t <sub>TLH</sub> , t <sub>THL</sub>	Transition Time Carry Out and Decode Out Lines	t <sub>TLH</sub>	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	200 100 80	360 180 130	ns ns ns
		t <sub>THL</sub>	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	100 50 40	200 100 80	ns ns ns
f <sub>CL</sub>	Maximum Clock Frequency	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	Measured with Respect to Carry Output Line	1.0 2.5 3.0	2 5 6	MHz MHz MHz
t <sub>WL</sub> , t <sub>WH</sub>	Minimum Clock Pulse Width	V <sub>DD</sub> = 5V		125	250	ns
		V <sub>DD</sub> = 10V		45	90	ns
		V <sub>DD</sub> = 15V		35	70	ns
t <sub>rCL</sub> , t <sub>fCL</sub>	Clock Rise and Fall Time	V <sub>DD</sub> = 5V			20	µs
		V <sub>DD</sub> = 10V			15	µs
		V <sub>DD</sub> = 15V			5	µs
t <sub>SU</sub>	Minimum Clock Inhibit Data Setup Time	V <sub>DD</sub> = 5V		120	240	ns
		V <sub>DD</sub> = 10V		40	80	ns
		V <sub>DD</sub> = 15V		32	65	ns
C <sub>IN</sub>	Average Input Capacitance			5	7.5	pF
Note 4: AC Parameters are guaranteed by DC correlated testing.						
AC Electrical Characteristics (Note 4)						
T <sub>A</sub> = 25°C, C <sub>L</sub> = 50 pF, R <sub>L</sub> = 200k, t <sub>CL</sub> and t <sub>CL</sub> = 20 ns, unless otherwise specified						
Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>RESET OPERATION</b>						
t <sub>PHL</sub> , t <sub>PLH</sub>	Propagation Delay Time Carry Out Line	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		415 160 130	800 320 250	ns ns ns
	Carry Out Line	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	C <sub>L</sub> = 15 pF	240 85 70	480 170 140	ns ns ns
	Decode Out Lines	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		500 200 160	1000 400 320	ns ns ns
t <sub>w</sub>	Minimum Reset Pulse Width	V <sub>DD</sub> = 5V		200	400	ns
		V <sub>DD</sub> = 10V		70	140	ns
		V <sub>DD</sub> = 15V		55	110	ns
t <sub>REM</sub>	Minimum Reset Removal Time	V <sub>DD</sub> = 5V		75	150	ns
		V <sub>DD</sub> = 10V		30	60	ns
		V <sub>DD</sub> = 15V		25	50	ns





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) unless otherwise noted




**16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow Package Number M16A**



**16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide Package Number M16D**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

**CD4051BM/CD4051BC Single 8-Channel Analog Multiplexer/Demultiplexer**  
**CD4052BM/CD4052BC Dual 4-Channel Analog Multiplexer/Demultiplexer**  
**CD4053BM/CD4053BC Triple 2-Channel Analog Multiplexer/Demultiplexer**

**General Description**

These analog multiplexers/demultiplexers are digitally controlled analog switches having low "ON" impedance and very low "OFF" leakage currents. Control of analog signals up to 15V<sub>p-p</sub> can be achieved by digital signal amplitudes of 3–15V. For example, if V<sub>DD</sub> = 5V, V<sub>SS</sub> = 0V and V<sub>EE</sub> = -5V, analog signals from -5V to +5V can be controlled by digital inputs of 0–5V. The multiplexer circuits dissipate extremely low quiescent power over the full V<sub>DD</sub>-V<sub>SS</sub> and V<sub>DD</sub>-V<sub>EE</sub> supply voltage ranges, independent of the logic state of the control signals. When a logical "1" is present at the inhibit input terminal all channels are "OFF".

CD4051BM/CD4051BC is a single 8-channel multiplexer having three binary control inputs, A, B, and C, and an inhibit input. The three binary signals select 1 of 8 channels to be turned "ON" and connect the input to the output.

CD4052BM/CD4052BC is a differential 4-channel multiplexer having two binary control inputs, A and B, and an inhibit input. The two binary input signals select 1 or 4 pairs of channels to be turned on and connect the differential analog inputs to the differential outputs.


CD4053BM/CD4053BC is a triple 2-channel multiplexer having three separate digital control inputs, A, B, and C, and

an inhibit input. Each control input selects one of a pair of channels which are connected in a single-pole double-throw configuration.

**Features**

- Wide range of digital and analog signal levels: digital 3–15V, analog to 15V<sub>p-p</sub>
- Low "ON" resistance: 80Ω (typ.) over entire 15V<sub>p-p</sub> signal-input range for V<sub>DD</sub>-V<sub>EE</sub> = 15V
- High "OFF" resistance: channel leakage of ±10 pA (typ.) at V<sub>DD</sub>-V<sub>EE</sub> = 10V
- Logic level conversion for digital addressing signals of 3–15V (V<sub>DD</sub>-V<sub>SS</sub> = 3–15V) to switch analog signals to 15 V<sub>p-p</sub> (V<sub>DD</sub>-V<sub>EE</sub> = 15V)
- Matched switch characteristics: ΔR<sub>ON</sub> = 5Ω (typ.) for V<sub>DD</sub>-V<sub>EE</sub> = 15V
- Very low quiescent power dissipation under all digital-control input and supply conditions: 1 μW (typ.) at V<sub>DD</sub>-V<sub>SS</sub> = V<sub>DD</sub>-V<sub>EE</sub> = 10V
- Binary address decoding on chip

**Connection Diagrams**



Order Number CD4051B, CD4052B, or CD4053B

CD4051BM/CD4051BC, CD4052BM/CD4052BC, CD4053BM/CD4053BC Analog Multiplexer/Demultiplexers

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

DC Supply Voltage ( $V_{DD}$ )	-0.5 $V_{DC}$ to +18 $V_{DC}$
Input Voltage ( $V_{IN}$ )	-0.5 $V_{DC}$ to $V_{DD}$ + 0.5 $V_{DC}$
Storage Temperature Range ( $T_S$ )	-65°C to +150°C
Power Dissipation ( $P_D$ )	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temp. ( $T_L$ ) (soldering, 10 sec.)	260°C

### Recommended Operating Conditions

DC Supply Voltage ( $V_{DD}$ )	+5 $V_{DC}$ to +15 $V_{DC}$
Input Voltage ( $V_{IN}$ )	0V to $V_{DD}$ $V_{DC}$
Operating Temperature Range ( $T_A$ )	
4051BM/4052BM/4053BM	-55°C to +125°C
4051BC/4052BC/4053BC	-40°C to +85°C

### DC Electrical Characteristics (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
$I_{DD}$	Quiescent Device Current	$V_{DD}=5V$		5		5		150	$\mu A$	
		$V_{DD}=10V$		10		10		300	$\mu A$	
		$V_{DD}=15V$		20		20		600	$\mu A$	

### Signal Inputs ( $V_{IS}$ ) and Outputs ( $V_{OS}$ )

$R_{ON}$	"ON" Resistance (Peak for $V_{EE} \leq V_{IS} \leq V_{DD}$ )	$R_L = 10\text{ k}\Omega$ (any channel selected)	$V_{DD}=2.5V$ , $V_{EE}=-2.5V$ or $V_{DD}=5V$ , $V_{EE}=0V$	800	270	1050	1300	$\Omega$
			$V_{DD}=5V$ $V_{EE}=-5V$ or $V_{DD}=10V$ , $V_{EE}=0V$	310	120	400	550	$\Omega$
			$V_{DD}=7.5V$ , $V_{EE}=-7.5V$ or $V_{DD}=15V$ , $V_{EE}=0V$	200	80	240	320	$\Omega$
$\Delta R_{ON}$	$\Delta$ "ON" Resistance Between Any Two Channels	$R_L = 10\text{ k}\Omega$ (any channel selected)	$V_{DD}=2.5V$ , $V_{EE}=-2.5V$ or $V_{DD}=5V$ , $V_{EE}=0V$		10			$\Omega$
			$V_{DD}=5V$ , $V_{EE}=-5V$ or $V_{DD}=10V$ , $V_{EE}=0V$		10			$\Omega$
			$V_{DD}=7.5V$ , $V_{EE}=-7.5V$ or $V_{DD}=15V$ , $V_{EE}=0V$		5			$\Omega$
	"OFF" Channel Leakage Current, any channel "OFF"	$V_{DD}=7.5V$ , $V_{EE}=-7.5V$ $O/I = \pm 7.5V$ , $I/O = 0V$		$\pm 50$	$\pm 0.01$	$\pm 50$	$\pm 500$	nA
	"OFF" Channel Leakage Current, all channels "OFF" (Common OUT/IN)	Inhibit=7.5V	CD4051	$\pm 200$	$\pm 0.08$	$\pm 200$	$\pm 2000$	nA
$V_{DD}=7.5V$ , $V_{EE}=-7.5V$ , $O/I=0V$ , $I/O = \pm 7.5V$		CD4052	$\pm 200$	$\pm 0.04$	$\pm 200$	$\pm 2000$	nA	
CD4053		$\pm 200$	$\pm 0.02$	$\pm 200$	$\pm 2000$	nA		

### Control Inputs A, B, C and Inhibit

$V_{IL}$	Low Level Input Voltage	$V_{EE}=V_{SS}$ $R_L = 1\text{ k}\Omega$ to $V_{SS}$ $I_{IS} < 2\text{ }\mu A$ on all OFF channels $V_{IS} = V_{DD}$ thru $1\text{ k}\Omega$ $V_{DD}=5V$ $V_{DD}=10V$ $V_{DD}=15V$		1.5		1.5	1.5	V
				3.0		3.0	3.0	V
				4.0		4.0	4.0	V
$V_{IH}$	High Level Input Voltage	$V_{DD}=5$ $V_{DD}=10$ $V_{DD}=15$	3.5	3.5		3.5	V	
			7	7		7	V	
			11	11		11	V	

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.


Note 2: All voltages measured with respect to  $V_{SS}$  unless otherwise specified.

DC Electrical Characteristics (Note 2) (Continued)											
Symbol	Parameter	Conditions	-40°C		+25°C			+85°C		Units	
			Min	Max	Min	Typ	Max	Min	Max		
I <sub>IN</sub>	Input Current	V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 0V		-0.1		-10 <sup>-5</sup>	-0.1		-1.0	μA	
		V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 15V		0.1		10 <sup>-5</sup>	0.1		1.0	μA	
I <sub>DD</sub>	Quiescent Device Current	V <sub>DD</sub> = 5V		20			20		150	μA	
		V <sub>DD</sub> = 10V		40			40		300	μA	
		V <sub>DD</sub> = 15V		80			80		600	μA	
<b>Signal Inputs (V<sub>IS</sub>) and Outputs (V<sub>OS</sub>)</b>											
R <sub>ON</sub>	"ON" Resistance (Peak for V <sub>EE</sub> ≤ V <sub>IS</sub> ≤ V <sub>DD</sub> )	R <sub>L</sub> = 10 kΩ (any channel selected)	V <sub>DD</sub> = 2.5V, V <sub>EE</sub> = -2.5V or V <sub>DD</sub> = 5V, V <sub>EE</sub> = 0V		850		270	1050		1200	Ω
		V <sub>DD</sub> = 5V, V <sub>EE</sub> = -5V or V <sub>DD</sub> = 10V, V <sub>EE</sub> = 0V		330		120	400		520	Ω	
		V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V or V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V		210		80	240		300	Ω	
ΔR <sub>ON</sub>	Δ"ON" Resistance Between Any Two Channels	R <sub>L</sub> = 10 kΩ (any channel selected)	V <sub>DD</sub> = 2.5V, V <sub>EE</sub> = -2.5V or V <sub>DD</sub> = 5V, V <sub>EE</sub> = 0V				10			Ω	
		V <sub>DD</sub> = 5V, V <sub>EE</sub> = -5V or V <sub>DD</sub> = 10V, V <sub>EE</sub> = 0V				10				Ω	
		V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V or V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V				5				Ω	
	"OFF" Channel Leakage Current, any channel "OFF"	V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V O/I = ±7.5V, I/O = 0V		±50		±0.01	±50		±500	nA	
	"OFF" Channel Leakage Current, all channels "OFF" (Common OUT/IN)	Inhibit = 7.5V CD4051		±200		±0.08	±200		±2000	nA	
V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V, O/I = 0V CD4052			±200		±0.04	±200		±2000	nA		
I/O = ±7.5V CD4053			±200		±0.02	±200		±2000	nA		
<b>Control Inputs A, B, C and Inhibit</b>											
V <sub>IL</sub>	Low Level Input Voltage	V <sub>EE</sub> = V <sub>SS</sub> R <sub>L</sub> = 1 kΩ to V <sub>SS</sub> I <sub>IS</sub> < 2 μA on all OFF Channels V <sub>IS</sub> = V <sub>DD</sub> thru 1 kΩ V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		1.5 3.0 4.0			1.5 3.0 4.0		1.5 3.0 4.0	V V V	
V <sub>IH</sub>	High Level Input Voltage	V <sub>DD</sub> = 5 V <sub>DD</sub> = 10 V <sub>DD</sub> = 15	3.5 7 11		3.5 7 11			3.5 7 11		V V V	
I <sub>IN</sub>	Input Current	V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 0V		-0.1		-10 <sup>-5</sup>	-0.1		-1.0	μA	
		V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 15V		0.1		10 <sup>-5</sup>	0.1		1.0	μA	
<p><b>Note 1:</b> "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.</p> <p><b>Note 2:</b> All voltages measured with respect to V<sub>SS</sub> unless otherwise specified.</p>											


AC Electrical Characteristics* $T_A = 25^\circ\text{C}$ , $t_r = t_f = 20\text{ ns}$ , unless otherwise specified.							
Symbol	Parameter	Conditions	$V_{DD}$	Min	Typ	Max	Units
$t_{pZH}$ , $t_{pZL}$	Propagation Delay Time from Inhibit to Signal Output (channel turning on)	$V_{EE} = V_{SS} = 0\text{V}$	5V		600	1200	ns
		$R_L = 1\text{ k}\Omega$	10V		225	450	ns
		$C_L = 50\text{ pF}$	15V		160	320	ns
$t_{pHZ}$ , $t_{pLZ}$	Propagation Delay Time from Inhibit to Signal Output (channel turning off)	$V_{EE} = V_{SS} = 0\text{V}$	5V		210	420	ns
		$R_L = 1\text{ k}\Omega$	10V		100	200	ns
		$C_L = 50\text{ pF}$	15V		75	150	ns
$C_{IN}$	Input Capacitance Control Input Signal Input (IN/OUT)				5	7.5	pF
					10	15	pF
$C_{OUT}$	Output Capacitance (common OUT/IN)						
	CD4051	$V_{EE} = V_{SS} = 0\text{V}$	10V		30		pF
	CD4052		10V		15		pF
	CD4053		10V		8		pF
$C_{IOS}$	Feedthrough Capacitance				0.2		pF
$C_{PD}$	Power Dissipation Capacitance						
	CD4051				110		pF
	CD4052				140		pF
	CD4053				70		pF
<b>Signal Inputs (<math>V_{IS}</math>) and Outputs (<math>V_{OS}</math>)</b>							
	Sine Wave Response (Distortion)	$R_L = 10\text{ k}\Omega$ $f_{IS} = 1\text{ kHz}$ $V_{IS} = 5\text{ V}_{p-p}$ $V_{EE} = V_{SI} = 0\text{V}$	10V		0.04		%
	Frequency Response, Channel "ON" (Sine Wave Input)	$R_L = 1\text{ k}\Omega$ , $V_{EE} = 0\text{V}$ , $V_{IS} = 5\text{ V}_{p-p}$ , $20 \log_{10} V_{OS}/V_{IS} = -3\text{ dB}$	10V		40		MHz
	Feedthrough, Channel "OFF"	$R_L = 1\text{ k}\Omega$ , $V_{EE} = V_{SS} = 0\text{V}$ , $V_{IS} = 5\text{ V}_{p-p}$ , $20 \log_{10} V_{OS}/V_{IS} = -40\text{ dB}$	10V		10		MHz
	Crosstalk Between Any Two Channels (frequency at 40 dB)	$R_L = 1\text{ k}\Omega$ , $V_{EE} = V_{SS} = 0\text{V}$ , $V_{IS}(A) = 5\text{ V}_{p-p}$ , $20 \log_{10} V_{OS}(B)/V_{IS}(A) = -40\text{ dB}$ (Note 3)	10V		3		MHz
$t_{pHL}$ , $t_{pLH}$	Propagation Delay Signal Input to Signal Output	$V_{EE} = V_{SS} = 0\text{V}$	5V		25	55	ns
		$C_L = 50\text{ pF}$	10V		15	35	ns
			15V		10	25	ns
<b>Control Inputs, A, B, C and Inhibit</b>							
	Control Input to Signal Crosstalk	$V_{EE} = V_{SS} = 0\text{V}$ , $R_L = 10\text{ k}\Omega$ at both ends of channel. Input Square Wave Amplitude = 10V	10V		65		mV (peak)
$t_{pHL}$ , $t_{pLH}$	Propagation Delay Time from Address to Signal Output (channels "ON" or "OFF")	$V_{EE} = V_{SS} = 0\text{V}$	5V		500	1000	ns
		$C_L = 50\text{ pF}$	10V		180	360	ns
			15V		120	240	ns
*AC Parameters are guaranteed by DC correlated testing. Note 3: A, B are two arbitrary channels with A turned "ON" and B "OFF".							

# Block Diagrams

CD4051BM/CD4051BC



CD4052BM/CD4052BC




TL/F/5682-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Block Diagrams** (Continued)

CD4053BM/CD4053BC



TL/F/5662-3

**Truth Table**

INPUT STATES				"ON" CHANNELS		
INHIBIT	C	B	A	CD4051B	CD4052B	CD4053B
0	0	0	0	0	0X, 0Y	cx, bx, ax
0	0	0	1	1	1X, 1Y	cx, bx, ay
0	0	1	0	2	2X, 2Y	cx, by, ax
0	0	1	1	3	3X, 3Y	cx, by, ay
0	1	0	0	4		cy, bx, ax
0	1	0	1	5		cy, bx, ay
0	1	1	0	6		cy, by, ax
0	1	1	1	7		cy, by, ay
1	*	*	*	NONE	NONE	NONE

\*Don't Care condition.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## DAC0800/DAC0802 8-Bit Digital-to-Analog Converters

### General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V<sub>p-p</sub> with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than ±1 LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than ±0.1% over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold pin, V<sub>LC</sub>, grounded. Changing the V<sub>LC</sub> potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full ±4.5V to ±18V power supply range; power dissipation is only 33 mW with ±5V supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, and DAC-08H, respectively.

### Features

- Fast settling output current: 100 ns
- Full scale error: ±1 LSB
- Nonlinearity over temperature: ±0.1%
- Full scale current drift: ±10 ppm/°C
- High output compliance: -10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range: ±4.5V to ±18V
- Low power consumption: 33 mW at ±5V
- Low cost

### Typical Applications




FIGURE 1. ±20 V<sub>p-p</sub> Output Digital-to-Analog Converter (Note 5)

### Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A) (Note 1)	N Package (N16E) (Note 1)	SO Package (M16A)		
±0.1% FS	0°C ≤ T <sub>A</sub> ≤ +70°C	DAC0802LCJ	DAC-08HQ	DAC0802LCN	DAC-08HP	DAC0802LCM
±0.19% FS	-55°C ≤ T <sub>A</sub> ≤ +125°C	DAC0800LJ	DAC-08Q			
±0.19% FS	0°C ≤ T <sub>A</sub> ≤ +70°C	DAC0800LCJ	DAC-08EQ	DAC0800LCN	DAC-08EP	DAC0800LCM

Note 1: Devices may be ordered by using either order number.

### Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage ( $V^+ - V^-$ )	$\pm 18V$ or $36V$
Power Dissipation (Note 3)	500 mW
Reference Input Differential Voltage ( $V_{14}$ to $V_{15}$ )	$V^-$ to $V^+$
Reference Input Common-Mode Range ( $V_{14}$ , $V_{15}$ )	$V^-$ to $V^+$
Reference Input Current	5 mA
Logic Inputs	$V^-$ to $V^-$ plus $36V$
Analog Current Outputs ( $V_S = -15V$ )	4.25 mA
ESD Susceptibility (Note 4)	TBD V

Storage Temperature	$-65^\circ C$ to $+150^\circ C$
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	$260^\circ C$
Dual-In-Line Package (ceramic)	$300^\circ C$
Surface Mount Package	
Vapor Phase (60 seconds)	$215^\circ C$
Infrared (15 seconds)	$220^\circ C$

### Operating Conditions (Note 2)

	Min	Max	Units
Temperature ( $T_A$ )			
DAC0800L	-55	+125	$^\circ C$
DAC0800LC	0	+70	$^\circ C$
DAC0802LC	0	+70	$^\circ C$

### Electrical Characteristics

The following specifications apply for  $V_S = \pm 15V$ ,  $I_{REF} = 2$  mA and  $T_{MIN} \leq T_A \leq T_{MAX}$  unless otherwise specified. Output characteristics refer to both  $I_{OUT}$  and  $I_{OUT}$ .

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			Units
			Min	Typ	Max	Min	Typ	Max	
	Resolution		8	8	8	8	8	8	Bits
	Monotonicity		8	8	8	8	8	8	Bits
	Nonlinearity				$\pm 0.1$			$\pm 0.19$	%FS
$t_s$	Settling Time	To $\pm 1/2$ LSB, All Bits Switched "ON" or "OFF", $T_A = 25^\circ C$		100	135				ns
		DAC0800L				100	135		ns
		DAC0800LC				100	150		ns
$t_{PLH}$ , $t_{PHL}$	Propagation Delay Each Bit	$T_A = 25^\circ C$		35	60		35	60	ns
	All Bits Switched			35	60		35	60	ns
$TC_{FS}$	Full Scale Tempo			$\pm 10$	$\pm 50$		$\pm 10$	$\pm 50$	ppm/ $^\circ C$
$V_{OC}$	Output Voltage Compliance	Full Scale Current Change $< 1/2$ LSB, $R_{OUT} > 20$ M $\Omega$ Typ	-10		18	-10		18	V
$I_{FS4}$	Full Scale Current	$V_{REF} = 10.000V$ , $R_{14} = 5.000$ k $\Omega$ $R_{15} = 5.000$ k $\Omega$ , $T_A = 25^\circ C$	1.984	1.992	2.000	1.94	1.99	2.04	mA
$I_{FS5}$	Full Scale Symmetry	$I_{FS4} - I_{FS2}$		$\pm 0.5$	$\pm 4.0$		$\pm 1$	$\pm 8.0$	$\mu A$
$I_{ZS}$	Zero Scale Current			0.1	1.0		0.2	2.0	$\mu A$
$I_{FSR}$	Output Current Range	$V^- = -5V$ $V^- = -8V$ to $-18V$	0	2.0	2.1	0	2.0	2.1	mA
			0	2.0	4.2	0	2.0	4.2	mA
$V_{IL}$	Logic Input Levels Logic "0"	$V_{LC} = 0V$			0.8			0.8	V
$V_{IH}$	Logic "1"		2.0			2.0			V
$I_{IL}$	Logic Input Current Logic "0"	$V_{LC} = 0V$ $-10V \leq V_{IN} \leq +0.8V$		-2.0	-10		-2.0	-10	$\mu A$
$I_{IH}$	Logic "1"	$2V \leq V_{IN} \leq +18V$		0.002	10		0.002	10	$\mu A$
$V_{IS}$	Logic Input Swing	$V^- = -15V$	-10		18	-10		18	V
$V_{THR}$	Logic Threshold Range	$V_S = \pm 15V$	-10		13.5	-10		13.5	V
$I_{15}$	Reference Bias Current			-1.0	-3.0		-1.0	-3.0	$\mu A$
$dV/dt$	Reference Input Slew Rate	(Figure 11)	4.0	8.0		4.0	8.0		mA/ $\mu s$
$PSSI_{FS+}$	Power Supply Sensitivity	$4.5V \leq V^+ \leq 18V$		0.0001	0.01		0.0001	0.01	%/%
$PSSI_{FS-}$		$-4.5V \leq V^- \leq 18V$ $I_{REF} = 1mA$		0.0001	0.01		0.0001	0.01	%/%

## Electrical Characteristics (Continued)

The following specifications apply for  $V_S = \pm 15V$ ,  $I_{REF} = 2\text{ mA}$  and  $T_{MIN} \leq T_A \leq T_{MAX}$  unless otherwise specified. Output characteristics refer to both  $I_{OUT}$  and  $I_{OUT-}$ .

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			Units
			Min	Typ	Max	Min	Typ	Max	
I+ I-	Power Supply Current	$V_S = \pm 5V$ , $I_{REF} = 1\text{ mA}$		2.3 -4.3	3.8 -5.8		2.3 -4.3	3.8 -5.8	mA mA
		$V_S = 5V$ , $-15V$ , $I_{REF} = 2\text{ mA}$		2.4 -6.4	3.8 -7.8		2.4 -6.4	3.8 -7.8	mA mA
I+ I-	Power Supply Current	$V_S = \pm 15V$ , $I_{REF} = 2\text{ mA}$		2.5 -6.5	3.8 -7.8		2.5 -6.5	3.8 -7.8	mA mA
		Power Dissipation	$\pm 5V$ , $I_{REF} = 1\text{ mA}$ $5V$ , $-15V$ , $I_{REF} = 2\text{ mA}$ $\pm 15V$ , $I_{REF} = 2\text{ mA}$		33 108 135	48 136 174		33 108 135	48 136 174


**Note 2:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

**Note 3:** The maximum junction temperature of the DAC0800 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line J package must be derated based on a thermal resistance of 100°C/W, junction-to-ambient, 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline M package.


**Note 4:** Human body model, 100 pF discharged through a 1.5 kΩ resistor.

**Note 5:** Pin-out numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.

## Connection Diagrams




## Block Diagram (Note 5)



DS005686-2


## Typical Performance Characteristics

Full Scale Current vs Reference Current




DS005686-22

LSB Propagation Delay vs IFS



DS005686-23

Reference Input Frequency Response




DS005686-24

Curve 1:  $C_C=15$  pF,  $V_{IN}=2$  Vp-p centered at 1V.  
Curve 2:  $C_C=15$  pF,  $V_{IN}=50$  mVp-p centered at 200 mV.

Curve 3:  $C_C=0$  pF,  $V_{IN}=100$  mVp-p centered at 0V and applied through 50Ω connected to pin 14. 2V applied to R14.


Reference Amp Common-Mode Range



DS005686-25


Note. Positive common-mode range is always  $(V+) - 1.5V$ .

Logic Input Current vs Input Voltage



DS005686-26


$V_{TH} - V_{LC}$  vs Temperature



DS005686-27


## Typical Performance Characteristics (Continued)

**Output Current vs Output Voltage (Output Voltage Compliance)**




DS005686-28

**Output Voltage Compliance vs Temperature**



DS005686-29


**Bit Transfer Characteristics**



DS005686-30


Note: B1-B8 have identical transfer characteristics. Bits are fully switched with less than 1/2 LSB error, at less than ±100 mV from actual threshold. These switching points are guaranteed to lie between 0.8 and 2V over the operating temperature range ( $V_{LC} = 0V$ ).

**Power Supply Current vs +V**




DS005686-31

**Power Supply Current vs -V**




DS005686-32

**Power Supply Current vs Temperature**



DS005686-33


## Equivalent Circuit



DS005686-15

FIGURE 2.

## Typical Applications



$$I_{FS} \approx \frac{+V_{REF}}{R_{REF}} \times \frac{255}{256}$$

$I_O + \bar{I}_O = I_{FS}$  for all logic states

For fixed reference, TTL operation, typical values are:

$V_{REF} = 10.000V$

$R_{REF} = 5.000k$

$R15 = R_{REF}$

$C_C = 0.01 \mu F$

$V_{LC} = 0V$  (Ground)

FIGURE 3. Basic Positive Reference Operation (Note 5)





FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 5)

$$I_{FS} \approx \frac{-V_{REF}}{R_{REF}} \times \frac{255}{256}$$

Note:  $R_{REF}$  sets  $I_{FS}$ ;  $R15$  is for bias current cancellation


FIGURE 5. Basic Negative Reference Operation (Note 5)



	B1	B2	B3	B4	B5	B6	B7	B8	$I_O$ mA	$\bar{I}_O$ mA	$E_O$	$\bar{E}_O$
Full Scale	1	1	1	1	1	1	1	1	1.992	0.000	-9.960	0.000
Full Scale-LSB	1	1	1	1	1	1	1	0	1.984	0.008	-9.920	-0.040
Half Scale+LSB	1	0	0	0	0	0	0	1	1.008	0.984	-5.040	-4.920
Half Scale	1	0	0	0	0	0	0	0	1.000	0.992	-5.000	-4.960
Half Scale-LSB	0	1	1	1	1	1	1	1	0.992	1.000	-4.960	-5.000
Zero Scale+LSB	0	0	0	0	0	0	0	1	0.008	1.984	-0.040	-9.920
Zero Scale	0	0	0	0	0	0	0	0	0.000	1.992	0.000	-9.960

FIGURE 6. Basic Unipolar Negative Operation (Note 5)


## Typical Applications (Continued)



DS005696-6

	B1	B2	B3	B4	B5	B6	B7	B8	$E_O$	$\bar{E}_O$
Pos. Full Scale	1	1	1	1	1	1	1	1	-9.920	+10.000
Pos. Full Scale-LSB	1	1	1	1	1	1	1	0	-9.840	+9.920
Zero Scale+LSB	1	0	0	0	0	0	0	1	-0.080	+0.160
Zero Scale	1	0	0	0	0	0	0	0	0.000	+0.080
Zero Scale-LSB	0	1	1	1	1	1	1	1	+0.080	0.000
Neg. Full Scale+LSB	0	0	0	0	0	0	0	1	+9.920	-9.840
Neg. Full Scale	0	0	0	0	0	0	0	0	+10.000	-9.920

FIGURE 7. Basic Bipolar Output Operation (Note 5)




DS005696-18

If  $R_L = \bar{R}_L$  within  $\pm 0.05\%$ , output is symmetrical about ground

	B1	B2	B3	B4	B5	B6	B7	B8	$E_O$
Pos. Full Scale	1	1	1	1	1	1	1	1	+9.960
Pos. Full Scale-LSB	1	1	1	1	1	1	1	0	+9.880
(+)Zero Scale	1	0	0	0	0	0	0	0	+0.040
(-)Zero Scale	0	1	1	1	1	1	1	1	-0.040
Neg. Full Scale+LSB	0	0	0	0	0	0	0	1	-9.880
Neg. Full Scale	0	0	0	0	0	0	0	0	-9.960

FIGURE 8. Symmetrical Offset Binary Operation (Note 5)




DS005696-19

For complementary output (operation as negative logic DAC), connect inverting input of op amp to  $\bar{I}_O$  (pin 2), connect  $I_O$  (pin 4) to ground.

FIGURE 9. Positive Low Impedance Output Operation (Note 5)


Typical Applications (Continued)



DS005686-20

For complementary output (operation as a negative logic DAC) connect non-inverting input of op am to  $I_O$  (pin 2); connect  $I_D$  (pin 4) to ground.

FIGURE 10. Negative Low Impedance Output Operation (Note 5)




Typical values:  $R_{IN}=5k, V_{IN}=10V$

FIGURE 11. Pulsed Reference Operation (Note 5)

$V_{TH} = V_{LC} + 1.4V$   
 15V CMOS, HTL, HN1L  
 $V_{TH} = 7.6V$   
 Note. Do not exceed negative logic input range of DAC.

FIGURE 12. Interfacing with Various Logic Families



(a)  $I_{REF} \geq$  peak negative swing of  $I_{IN}$

FIGURE 13. Accommodating Bipolar References (Note 5)

(b)  $+V_{REF}$  must be above peak positive swing of  $V_{IN}$

Typical Applications (Continued)





FIGURE 14. Settling Time Measurement (Note 5)




Note. For 1 µs conversion time with 8-bit resolution and 7-bit accuracy, an LM361 comparator replaces the LM319 and the reference current is doubled by reducing R1, R2 and R3 to 2.5 kΩ and R4 to 2 MΩ.


FIGURE 15. A Complete 2 µs Conversion Time, 8-Bit A/D Converter (Note 5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) unless otherwise noted




**Molded Small Outline Package (SO)**  
**Order Numbers DAC0800LCM,**  
**or DAC0802LCM**  
**NS Package Number M16A**



**Molded Small Outline Package (SO)**  
**Order Numbers DAC0800LCM,**  
**or DAC0802LCM**  
**NS Package Number M16A**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)



Molded Dual-In-Line Package  
 Order Numbers DAC0800, DAC0802  
 NS Package Number N16E

**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

**National Semiconductor Corporation Americas**  
 Tel: 1-800-272-9959  
 Fax: 1-800-737-7018  
 Email: support@nsc.com  
 www.national.com

**National Semiconductor Europe**  
 Fax: +49 (0) 1 80-530 85 86  
 Email: europe.support@nsc.com  
 Deutsch Tel: +49 (0) 1 80-530 85 85  
 English Tel: +49 (0) 1 80-532 78 32  
 Français Tel: +49 (0) 1 80-532 93 58  
 Italiano Tel: +49 (0) 1 80-534 16 80

**National Semiconductor Asia Pacific Customer Response Group**  
 Tel: 65-2544466  
 Fax: 65-2504466  
 Email: sea.support@nsc.com

**National Semiconductor Japan Ltd.**  
 Tel: 81-3-5639-7560  
 Fax: 81-3-5639-7507

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้