

เน็ตเวอร์ค อนาไลเซอร์

Network Analyzer



โดย
นายสกล สมใจ
นายสังจะ ชนวิบูลย์ผล

เลขที่.....
เลขทะเบียน..... 42271
วัน, เดือน, ปี..... 16 พ.ค. 2545

.b.....
.i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนทเวอร์ค อนาคตไอเซอร์

Network Analyzer



โดย

นายสกล สมใจ เลขประจำตัว 40010801

นายสัจจะ ธนวิบูลย์ผล เลขประจำตัว 40010834

อาจารย์ที่ปรึกษา

อาจารย์โกศล ชวนขยัน

ปริญญานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

11/20/254

ปริญญาานิพนธ์ ปีการศึกษา 2543

ภาควิชาอิเล็กทรอนิกส์


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เนทเวอร์ค อนาคตไฮเซอร์

Network Analyzer

ผู้จัดทำ

- | | | | |
|-------------|-------------|-------------|----------|
| 1. นายสกล | สมใจ | เลขประจำตัว | 40010801 |
| 2. นายสังจะ | ธนวิบูลย์ผล | เลขประจำตัว | 40010834 |



อาจารย์ที่ปรึกษา

(อาจารย์โกศล ชวนขยัน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เน็ตเวอร์ค อนาไลเซอร์

Network Analyzer

นายสกล สมใจ เลขประจำตัว 40010801

นายสัจจะ ธนวิบูลย์ผล เลขประจำตัว 40010834

โครงการได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนทเวอร์ค อนาคตไฮเซอร์

นาย สกต สมใจ

นาย สัจจะ ธนวิบูลย์ผล

อาจารย์โกศล ชวนขยัน (อาจารย์ที่ปรึกษา)

ปีการศึกษา 2543

บทคัดย่อ

ในการทดสอบเพื่อหาผลตอบสนองทางความถี่ของวงจรประเภทวงจรกรองความถี่ต่างๆ ไม่ว่าจะเป็น วงจรกรองความถี่ต่ำผ่าน , วงจรกรองความถี่สูงผ่าน , หรือวงจรกรองกรองเฉพาะความถี่ผ่าน เป็นต้น โดยที่โครงการนี้จะพิจารณาเฉพาะผลตอบสนองทางขนาดของสัญญาณ และ ได้เพิ่มแนวคิดในการพิจารณาผลตอบสนองทางเฟสของสัญญาณเข้าไปด้วย วงจรเนทเวอร์ค อนาคตไฮเซอร์ นี้จะประกอบไปด้วย แหล่งกำเนิดสัญญาณรูปไซน์ที่มีขนาดแอมพลิจูดของสัญญาณคงที่ แต่สามารถเปลี่ยนแปลงความถี่ได้ โดยการควบคุมการทำงานจากโปรแกรม คอมพิวเตอร์, วงจรตรวจจับระดับสัญญาณ, วงจรตรวจจับการเปลี่ยนแปลงทางมุมเฟสของสัญญาณ, วงจรแปลงสัญญาณเชิงอุปมาน เป็นสัญญาณเชิงเลข และวงจรส่วนที่ทำการติดต่อกับคอมพิวเตอร์ โดยการแสดงผลของวงจรเนทเวอร์ค อนาคตไฮเซอร์นี้จะปรากฏเป็นรูปภาพแสดงการตอบสนองทางขนาดและกราฟการตอบสนองทางเฟสของวงจรกรองสัญญาณที่ทดสอบต่อสัญญาณความถี่ต่างๆ ที่นำมาทดสอบ โดยสามารถแสดงค่าความถี่ตัดได้ด้วย

Network Analyzer

Mr. Sakol Somchai

Mr. Sajja Thanavibulpol

Mr.Kosol Chuankhayan (Advisor)

Education Year 2000

Abstract

From the conception of the frequency response testing of the filter circuits such as Low-Pass Filter (LPF), High-Pass Filter (HPF), Band-Pass Filter (HPF), and so on, testing for the cut-off frequency and frequency response of these circuits must take times. This leads us to design the Network Analyzer circuit, which is the more comfortable and convenient way to test the filter circuits for these properties. Note that in testing process for frequency response in the filter circuits, we interest in only amplitude response but we add the idea of phase response testing process in our Network Analyzer, too. The components of the Network Analyzer circuit are the Computer-Controlled Sine Wave Generator Circuit, Peak Detector Circuit, Phase Detector Circuit, Analog to Digital Converter Circuit, and Computer Interfacing Circuit. The result of the Network Analyzer circuit can be appeared on the monitor of the computer, and we can notice the frequency cut-off of the filter circuits too.

สารบัญ

หน้า

บทคัดย่อ

Abstract

บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีเบื้องต้นของเนทเวอร์คอนาไลเซอร์	2
2.1 หลักการเบื้องต้นของเนทเวอร์คอนาไลเซอร์	2
2.2 การติดต่อกับคอมพิวเตอร์ผ่านทางสล็อตเสริม	3
2.2.1 บัสแบบต่างๆ	3
2.2.2 สัญญาณบนสล็อตเสริมของ PC/XT	5
2.2.3 บัสไซเคิลในการอ่านเขียนข้อมูลบนพอร์ทอินพุทเอาต์พุท	8
2.3 8255 พอร์ทข้อมูลแบบขนาน	10
2.3.1 ขาต่างๆของ 8255	11
2.3.2 รีจิสเตอร์ภายในของ 8255	11
2.4 การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล	14
2.4.1 แบบใช้วงจรเทียบขนานหรือแบบแฟลช	14
2.4.2 แบบใช้การประมาณค่า(Successive Approximation A/D Converter)	15
2.5 XR2206 ไอซีผลิตความถี่	16
2.5.1 การทำงานของ XR2206	16
2.5.2 ขอบเขตของความถี่และการมอดูเลทแบบความถี่	17
2.6 วงจรฮาล์ฟเวฟเรกติไฟเออร์	18
2.6.1 ชนิดเอาต์พุทเป็นบวก โดยใช้วงจรขยายอินเวอร์ตติง	18
2.6.2 ชนิดเอาต์พุทเป็นลบ โดยใช้วงจรขยายอินเวอร์ตติง	20
2.7 วงจรตรวจจับแรงดันยอด	21
2.8 วงจรเปลี่ยนสัญญาณรูปไซน์เป็นสัญญาณรูปสี่เหลี่ยม	23
บทที่ 3 การออกแบบการทำงานของวงจร	24
3.1 วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์	24
3.2 วงจรส่วนสร้างสัญญาณไซน์	26
3.3 วงจรส่วนตรวจจับผลตอบสนองทางขนาด(Peak Detector)	28
3.4 วงจรตรวจจับการเปลี่ยนแปลงทางเฟสของสัญญาณ(Phase Detector)	30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.5 วงจรแบ่งแยกทางแสง(Opto Isolator)	32
3.6 โปรแกรมควบคุมการทำงานและแสดงผล	36
บทที่ 4 ผลการทดลองและสรุปผลการทดลอง	37
4.1 วงจรกรองความถี่ต่ำผ่าน	37
4.2 วงจรกรองความถี่สูงผ่าน	43
4.3 สรุปผลการทดลอง	49
บทที่ 5 บทสรุปและวิจารณ์	50
5.1 ปัญหาที่พบ	50
5.2 แนวทางการแก้ไข	50
ภาคผนวก	
โปรแกรมควบคุมการทำงานของ Network Analyzer	51
Datasheet ของวงจรรวมที่ใช้งาน	
- XR 2206	
- MAX306	
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 2.1 แผนผังส่วนประกอบเบื้องต้นของเนทเวอร์คอนาไลเซอร์	2
รูปที่ 2.2 แสดง ISA Expansion Slot	4
รูปที่ 2.3 บัสไซเคิลของการอ่านข้อมูลจากพอร์ทอินพุทเอาท์พุท	8
รูปที่ 2.4 บัสไซเคิลของการเขียนข้อมูลลงบนพอร์ทอินพุทเอาท์พุท	9
รูปที่ 2.5 แผนผังโครงสร้างของไอซี 8255	10
รูปที่ 2.6 การจัดขาของไอซี 8255	10
รูปที่ 2.7 ความหมายของบิตต่างๆ ในรหัสควบคุม	13
รูปที่ 2.8 โครงสร้างพื้นฐานของแฟลช A/D Converter	14
รูปที่ 2.9 วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัลแบบ Successive Approximation	15
รูปที่ 2.10 แสดงบล็อกไดอะแกรมการทำงานและขาต่างๆของ XR 2206	16
รูปที่ 2.11 แสดงรูปคลื่นที่ได้จากวงจรอินเวอร์ตติ้งฮาร์ดแวร์เฟรคคิไฟเออร์	20
รูปที่ 2.12 การกลับการวางตัวของไดโอดในรูปที่ 2.10	21
รูปที่ 2.13 วงจรตรวจจับแรงดันยอคชนิดบวก แล้ววงค่าแรงดันยอคนั้นไว้	22
รูปที่ 2.14 วงจรเปลี่ยนสัญญาณรูปไซน์เป็นสัญญาณรูปสี่เหลี่ยม	23
รูปที่ 3.1 วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์	25
รูปที่ 3.2 วงจรเนทเวอร์คอนาไลเซอร์	29
รูปที่ 3.3 วงจรตรวจจับการเปลี่ยนแปลงทางเฟสของสัญญาณ	31
รูปที่ 3.4 วงจรแบ่งแยกทางแสงภาค Input A ตู้ Computer	33
รูปที่ 3.5 วงจรแบ่งแยกทางแสงภาค Input B ตู้ Computer	34
รูปที่ 3.6 วงจรแบ่งแยกทางแสงภาค Output C จาก Computer	35
รูปที่ 4.1 วงจรรองความถี่ต่ำผ่าน	37
รูปที่ 4.1.1 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรรองความถี่ต่ำผ่าน โดยการทดสอบ	39
รูปที่ 4.1.2 กราฟแสดงการตอบสนองต่อความถี่ของเฟสสัญญาณของวงจรรองความถี่ต่ำผ่าน โดยการทดสอบ	40
รูปที่ 4.1.3 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรรองความถี่ต่ำผ่าน โดยใช้ Network Analyzer	41

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 4.1.4 กราฟแสดงการตอบสนองต่อความถี่ของเฟสสัญญาณของวงจรรองความถี่ต่ำผ่าน โดยใช้ Network Analyzer	42
รูปที่ 4.2 วงจรรองความถี่สูงผ่าน	43
รูปที่ 4.2.1 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรรองความถี่สูงผ่าน โดยการทดสอบ	45
รูปที่ 4.2.2 กราฟแสดงการตอบสนองต่อความถี่ของเฟสสัญญาณของวงจรรองความถี่สูงผ่าน โดยการทดสอบ	46
รูปที่ 4.2.3 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรรองความถี่สูงผ่าน โดยใช้ Network Analyzer	47
รูปที่ 4.2.4 กราฟแสดงการตอบสนองต่อความถี่ของเฟสสัญญาณของวงจรรองความถี่ต่ำผ่าน โดยใช้ Network Analyzer	48



สารบัญตาราง

	หน้า
ตาราง 2.1 สัญญาควบคุมการกระทำของ 8255	12
ตาราง 4.1 แสดงผลการตอบสนองต่อความดีของวงจรรองความดีต่ำผ่านในรูปที่ 4.1	38
ตาราง 4.2 แสดงผลการตอบสนองต่อความดีของวงจรรองความดีสูงผ่านในรูปที่ 4.2	43



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ


ในการทดสอบคุณสมบัติต่างๆ ของวงจรทางอิเล็กทรอนิกส์นั้น เป็นที่น่าสังเกตว่า ไม่ว่าจะเป็น ออสซิลโลสโคป (Oscilloscope), มัลติมิเตอร์ (Multimeter) ต่างก็เป็นเครื่องมือวัดที่จำเป็นและค่อนข้างจะแพร่หลาย ในขณะที่เครื่องมือซึ่งสามารถทดสอบคุณสมบัติอื่นๆ ของวงจรเช่นคุณสมบัติด้านการตอบสนองต่อความถี่ของวงจร ซึ่งก็ถือว่าเป็นสิ่งสำคัญพอสมควรในการออกแบบวงจรต่างๆ กลับพบเห็นได้น้อยมาก ทั้งนี้อาจเนื่องมาจากราคาของเครื่องมือประเภทนี้นั้นสูงมากก็เป็นได้ ดังนั้นจึงได้เริ่มค้นสร้างแนวคิด เพื่อออกแบบวงจรเนทเวอร์ค อนาไลเซอร์ อย่างง่าย ซึ่งสามารถใช้ในการทดสอบหาผลตอบสนองทางขนาดและทางเฟสของสัญญาณต่อความถี่ของสัญญาณที่เปลี่ยนแปลงไป ของวงจรรองความถี่แบบเบื้องต้น อันจะนำไปสู่แนวคิดในการจัดสร้างเนทเวอร์ค อนาไลเซอร์ ประสิทธิภาพสูงซึ่งสามารถทดสอบคุณสมบัติอย่างอื่นๆ ของวงจรอื่นๆ ได้ต่อไป โดยมีศูนย์กลางการประมวลผลมาจากคอมพิวเตอร์

บทที่ 2

ทฤษฎีเบื้องต้นของเนทเวอร์รอนาไลเซอร์

2.1 หลักการเบื้องต้นของเนทเวอร์รอนาไลเซอร์

ในการหาผลตอบสนองทางความถี่ของวงจร อุปกรณ์หรือระบบทางไฟฟ้า เราสามารถหาได้โดยการป้อนสัญญาณคลื่นไซน์ให้กับทางเข้าของวงจรอุปกรณ์หรือระบบทางไฟฟ้านั้น ๆ หลังจากนั้นทำการวัดสัญญาณตรงที่ทางออกของวงจร อุปกรณ์หรือระบบทางไฟฟ้า มาทำการเปรียบเทียบกับสัญญาณที่ทางเข้า เพื่อหาอัตราขยายและเฟสที่เลื่อนไปของสัญญาณขาหน้าที่ความถี่นั้น ๆ จากวิธีนี้ถ้าเราทำการเปลี่ยนความถี่ของสัญญาณคลื่นไซน์ในช่วงกว้าง เราก็สามารถหาผลตอบสนองความถี่ของวงจร อุปกรณ์หรือระบบทางไฟฟ้าในช่วงความถี่ที่เราต้องการได้



รูปที่ 2.1 แผนผังส่วนประกอบเบื้องต้นของเนทเวอร์รอนาไลเซอร์

ซึ่งโครงการนี้ประกอบด้วย VCO ซึ่งทำหน้าที่ในการผลิตสัญญาณคลื่นไซน์โดยมีคอมพิวเตอร์ทำหน้าที่ควบคุมให้ผลิตตามความถี่ที่ต้องการ และเมื่อส่งสัญญาณคลื่นไซน์ออกมาทดสอบอุปกรณ์แล้ว หลังจากนั้นวงจรส่วนวัดผลตอบสนองทางขนาดก็จะทำการวัดผลตอบสนองทางขนาดออกมา และขณะเดียวกันวงจรส่วนวัดผลตอบสนองทางเฟสก็จะทำการวัดผลตอบสนองทางเฟสออกมา โดยมีคอมพิวเตอร์คอยควบคุมการทำงานและคอมพิวเตอร์จะนำผลที่ได้จากวงจรวัดผลตอบสนองของความถี่มาเก็บไว้ก่อน เมื่อทำการทดสอบทุกความถี่ที่ต้องการทดสอบแล้วคอมพิวเตอร์จะนำผลของการตอบสนองของความถี่ในช่วงที่ทดสอบมาประมวลผลและแสดงผลต่อไป

จากที่กล่าวมาข้างต้นนี้เราสามารถแสดงแผนผังของส่วนประกอบเบื้องต้นต่าง ๆ ของเนทเวิร์คอะนาไลเซอร์ได้ดังรูปที่ 2.1

2.2 การติดต่อกับคอมพิวเตอร์ผ่านทางสล็อตเสริม

ข้อดีประการหนึ่งของพีซีก็คือภายในเครื่องคอมพิวเตอร์จะมีสล็อตเสริม (expansion slots) ซึ่งเป็นช่องสำหรับเสียบแผ่นวงจรอิเล็กทรอนิกส์เพิ่มเติม ทำให้แผ่นวงจรเหล่านั้นสามารถติดต่อกับคอมพิวเตอร์ได้โดยผ่านชุดของสายนำสัญญาณที่เราเรียกว่าบัส (bus)

สล็อตเสริมนี้จะช่วยให้เราสามารถต่อเสริมแต่งความสามารถพิเศษหลายๆ อย่างให้กับคอมพิวเตอร์ของเราได้ เช่น การเสียบแผ่นวงจรหรือที่เราเรียกว่าแอดปเตอร์การ์ด (adapter card) ก็อาจจะทำให้เราเพิ่มความละเอียดและสีต้นให้กับจอภาพได้มากขึ้น หรืออาจใช้ต่อเติมเพื่อทำให้คอมพิวเตอร์สามารถบันทึกและเล่นดนตรีได้ ซึ่งในการทำงานโครงการเนทเวิร์คอะนาไลเซอร์นี้เราได้ใช้คอมพิวเตอร์ทำการควบคุมการทำงานวงจรภายนอกโดยผ่านทางสล็อตเสริม

2.2.1 บัสแบบต่างๆ

ในพีซีทั่ว ๆ ไประบบบัสจะแบ่งออกได้ 3 ชนิดคือ บัสแอดเดรส (address bus) บัสข้อมูล (data bus) และบัสควบคุม (control bus) ซึ่งแบ่งออกเป็นระบบบัสแบบต่างๆ ได้ดังนี้


2.2.1.1 บัส 8 บิต ข้อมูลถูกส่งไปยังอแอดปเตอร์การ์ดและอุปกรณ์ต่างๆ ทางบัสผ่านชุดของสายนำสัญญาณชนิด 8 เส้น

2.2.1.2 บัส 16 บิตหรือบัส ISA ข้อมูลถูกส่งไปบนชุดสายนำสัญญาณ 8 เส้น หรือ 16 เส้น ขึ้นอยู่กับชนิดของอแอดปเตอร์การ์ดที่เสียบอยู่บนสล็อตเสริม

2.2.1.3 บัส EISA หรือบัส MCA ข้อมูลถูกส่งไปบนชุดของสายนำสัญญาณ 32 เส้นเพื่อติดต่อกับอแอดปเตอร์การ์ดที่ออกแบบเฉพาะสำหรับบัสชนิด 32 บิต ข้อแตกต่างระหว่างบัสชนิดทั้งสองก็คือสล็อตเสริมแบบ MCA ไม่สามารถรองรับอแอดปเตอร์การ์ดแบบ 8 หรือ 16 บิตได้ขณะที่สล็อตเสริมแบบ EISA รองรับได้ สล็อตบัสชนิด EISA ได้ถูกออกแบบมาอย่างชาญฉลาดโดย อนุญาตให้การ์ดรุ่นเดิมที่

เป็นชนิด 8 และ 16 บิต สามารถเสียบลงไปได้ลึกกว่า ทั้งนี้เพื่อสัมผัสกับ ลายวงจรไฟฟ้าชนิด 32 บิต แบบ EISA ซึ่งมีลักษณะช่องระหว่างลายวงจรที่ขอยถี่มากกว่าปกติ

ในการทำโครงการเนทเวอร์คอนาไลเซอร์ครั้งนี้ได้ใช้การ์ดแบบ ISA (ISA card) แต่การติดต่อกับคอมพิวเตอร์ใช้จำนวนบิตข้อมูลเพียงแค่ 8 บิตเท่านั้น (ISA บัสสามารถติดต่อส่งผ่านข้อมูลได้จำนวน 16 บิต) คือใช้งานแค่ส่วนบนของ ISA card ซึ่งจำนวน 62 pin เท่านั้น อีก 36pin ซึ่งเป็นส่วนล่างของ ISA card ยังไม่ได้ใช้งานซึ่งอาจจะได้ใช้งานถ้ามีความจำเป็นที่จะต้องใช้เพื่อประสิทธิภาพการทำงานของอุปกรณ์ รูปแสดงสล็อตของ ISA บัสแสดงดังรูป 2.2



รูปที่ 2.2 แสดง ISA Expansion slot

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISA (Industry Standard Architecture) บัส คือ IBM PC AT บัส บางทีอาจเรียกว่า AT บัส ในบริษัทผู้ผลิตคอมพิวเตอร์ต่างๆไปจะเรียกระบบบัสนี้ว่า ISA บัส เนื่องจาก AT เป็นเครื่องหมายการค้าของบริษัท IBM จุดเริ่มต้นของ ISA บัสมาจาก 8088-base IBM PC ซึ่งเป็นที่รู้จักกันในปี ค.ศ. 1981 PC/XT บัส มี 62 pin แล้วในปี ค.ศ. 1984 ก็มี IBM PC AT เกิดขึ้นพร้อมกับเพิ่มเติมอีก 36 pin จาก PC/XT เพื่อความสะดวกในการใช้งานกับไมโคร โปรเซสเซอร์ 80286 ซึ่งมีสัญญาณ ข้อมูล 16 บิต และสัญญาณแอดเดรส 24 บิต สัญญาณต่างๆ บนสล็อตเสริมของ PC/XT มีดังต่อไปนี้

2.2.2 สัญญาณบนสล็อตเสริมของ PC/XT

2.2.2.1 OSC (Oscillator; ขา B30)

ขานี้เป็นเอาต์พุตซึ่งเชื่อมต่อกับสัญญาณคล็อกที่มีความถี่สูงสุดบนเมนบอร์ด คือ 14.31818 MHz ซึ่งมีคาบเวลาประมาณ 70 ns และมี Duty Cycle ประมาณ 50%

2.2.2.2 CLK (Clock; ขา B20)

ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งต่อกับสัญญาณคล็อกที่ถูกสร้างขึ้น โดยการหารสัญญาณ OSC ด้วย 3 ทำให้ได้ความถี่ประมาณ 4.77 MHz หรือมีช่วงเวลาใน 1 คาบเท่ากับ 210 ns สัญญาณนี้ถูกใช้เป็นคล็อกของระบบ

2.2.2.3 RESET DRV (ขา B2)

ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งจะแอกทีฟ (ลอจิก "1") ในช่วงที่เราเริ่มจ่ายไฟให้กับระบบ และจะยังคงแอกทีฟไปจนกว่าระบบต่างๆ ภายใน IBM/PC จะพร้อมที่จะทำงานได้ จากนั้นสัญญาณนี้จะเปลี่ยนกลับไปลอจิก "0" นอกจากนี้ในระหว่างการทำงานของ IBM/PC ถ้าระดับของแรงดันแหล่งจ่ายไฟตกลง สัญญาณนี้ก็จะถูกทำให้แอกทีฟเช่นกัน

2.2.2.4 AO-A19 (Addrss Bus; ขา A31 – A12)

สัญญาณทั้ง 20 ขานี้เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำหรืออุปกรณ์ I/O ที่ 8088 ต้องการติดต่อด้วย โดยที่สัญญาณ AO จะมีนัยสำคัญต่ำสุด (Least Significant Bit) และ A19 จะมีนัยสำคัญสูงสุด (Most Significant Bit) สำหรับค่าแอดเดรสบนบัสแอดเดรส AO-A19 นี้จะถูกกำหนดโดย 8088 ในระหว่างขบวนการอ่าน/เขียนข้อมูลลงในหน่วยความจำหรืออุปกรณ์ I/O แต่ในช่วงของขบวนการ DMA-Controller จะเป็นผู้กำหนดค่าแอดเดรสบนบัสแอดเดรสเอง (ในระหว่างนี้ 8088 จะถูกตัดออกจากระบบ)

2.2.2.5 DO-D7 (Data Bus ; ขา A9-A2)

ขาสัญญาณนี้จะ เป็นแบบ Bi-Directional ซึ่งต่อกับบัสข้อมูลของระบบ เพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่างพอร์ท I/O กับ IBM/PC โดยบิต DO จะมีนัยสำคัญต่ำสุดและบิต D7 จะมีนัยสำคัญสูงสุด

2.2.2.6 ALE (Address Latch Enable; ขา B28)

ขาสัญญาณนี้เป็นสัญญาณเอาต์พุตที่ 8288 Bus Controller สร้างขึ้นเพื่อใช้สำหรับแสดงการเริ่มต้นของบัสไซเคิล และแสดงให้อุปกรณ์ภายนอกทราบว่าแอดเดรสที่ 8088 ต้องการจะติดต่อกับนั้นถูกส่งออกมาบนบัสแอดเดรสแล้ว โดยที่สัญญาณ ALE นี้จะเปลี่ยนจาก ลอจิก “1” เป็น “0” เมื่อค่าแอดเดรสที่ถูกต้องถูกส่งออกมาบนบัสข้อมูลเรียบร้อยแล้ว

2.2.2.7 I/O CHCK (I/O Channel Check; ขา A1)

ขาสัญญาณนี้เป็นอินพุตที่ใช้ในการแสดงความคิดพลาดเกี่ยวกับพาริตี ที่เกิดขึ้นในการทำงานของวงจรมินิเทอร์เฟสหรืออุปกรณ์ I/O เมื่อขาสัญญาณนี้ได้รับลอจิก “0” จะทำให้ 8088 ถูกอินเทอร์รัพท์แบบ Non-Maskable (NMI) อย่างไรก็ตามเราสามารถที่จะกำหนดให้วงจรมินิเทอร์เฟสของ IBM/PC ทำการขออินเทอร์รัพท์ (เมื่อได้รับสัญญาณ I/O CHCK) หรือไม่ได้

2.2.2.8 I/O CHRDY (I/O Channel Ready; ขา A10)

ขาสัญญาณนี้เป็นอินพุตที่ใช้เพิ่มช่วงเวลาในบัสไซเคิลในกรณีที่อุปกรณ์ I/O หรือหน่วยความจำที่เกี่ยวข้องกับขบวนการในบัสไซเคิลที่เกิดขึ้นนั้น ไม่สามารถทำงานทันตามช่วงเวลาปกติของบัสไซเคิลนั้นๆ ได้

2.2.2.9 IRQ2-IRQ7 (Interrupt Request 2-7; ขา B4 และ B25-B21)

ขาสัญญาณทั้ง 6 นี้เป็นขาอินพุตที่ใช้สำหรับการขออินเทอร์รัพท์จาก 8088 โดยสัญญาณเหล่านี้จะต่อเข้ากับ 8259A บนเมนบอร์ดโดยตรง โปรแกรมในส่วน BIOS ของ IBM/PC จะทำการโปรแกรม 8259A ให้ IRQ2 มีลำดับความสำคัญสูงสุด (Highest Priority) และ IRQ7 มีลำดับความสำคัญที่ต่ำสุด ในกรณีที่มีการขออินเทอร์รัพท์เกิดขึ้น คือระดับลอจิกที่ขา TRQ ขาใดขาหนึ่งถูกเปลี่ยนจากลอจิก “0” เป็นลอจิก

2.2.2.10 IOR (I/O Read; ขา B14)

ขาสัญญาณนี้เป็นเอาต์พุตแอกทีฟที่ลอจิก “0” ที่สร้างขึ้นโดย 8288 Bus Controller เพื่อใช้ในการแสดงว่าบัสที่เกิดขึ้นนี้ เป็นบัสไซเคิลของการอ่านข้อมูลจากพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัสก่อนขอบขาขึ้นของสัญญาณ IOR ประมาณ 30 ns เพื่อให้มั่นใจได้ว่า 8088 สามารถรับข้อมูลได้ถูกต้อง

2.2.2.11 IOW (I/O Write; ขา B13)

ขาสัญญาณนี้เป็นเอาต์พุตแอกทีฟลอจิก “0” ซึ่งถูกสร้างขึ้นโดย 8288 Bus Controller เพื่อใช้แสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการเขียนข้อมูลลงบนพอร์ท I/O เพื่อให้ พอร์ท I/O ที่มีแอดเดรสตรงกับบัสแอดเดรสนั้น รับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้

2.2.2.12 MEMW (Memory Write; ขา B11)

ขานี้เป็นเอาต์พุตแอกทีฟที่ลอจิก “0” ซึ่ง 8288 Bus Controller สร้างขึ้นในระหว่างบัส ไชเกิดในการเขียนข้อมูลลงในหน่วยความจำของ 8088 สัญญาณ MEMW นี้จะถูกส่งออกมาเพื่อให้หน่วย ความจำที่แอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการรับข้อมูลที่อยู่บนบัสข้อมูล ไปเก็บไว้ โดยทั่วไปหน่วยความจำจะรับข้อมูลในช่วงขอบขาขึ้นของสัญญาณ MEMW

2.2.2.13 MEMW (Memory Read; ขา B12)

ขานี้เป็นเอาต์พุตจาก 8288 ซึ่งสัญญาณนี้จะแอกทีฟ (ลอจิก “0”) ในระหว่าง บัส ไชเกิดของการอ่านข้อมูลจากหน่วยความจำของ 8088 เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสนั้น ทำการส่งข้อมูลออกมาบนบัสข้อมูล โดยหน่วยความจำนั้นจะต้องส่งข้อมูลออกมาในช่วง เวลา 30 ns ก่อนที่สัญญาณ MEMW จะกลับเป็นลอจิก “1” ทั้งนี้เพื่อให้ 8088 ได้ รับข้อมูลที่ถูกต้อง

2.2.2.14 DRQ1- DRQ3 (DMA Request 1-3; ขา B18,B6 และB16)

ขาสัญญาณทั้ง 3 นี้เป็นสัญญาณอินพุตแอกทีฟที่ลอจิก “1” ซึ่งอุปกรณ์ภายนอกสามารถใช้ในการขอ DMA จากระบบ โดยการป้อนระดับสัญญาณลอจิก “1” ให้กับขา DRQ ขาใดขาหนึ่ง (ขา DRQ ทั้งสามนี้จะต่อเข้ากับ DRQ1-DRQ3 ของ 8237A – 5)

2.2.2.15 DACK0-DACK3 (DMA Acknowledge 0-3 ; ขา B19,B17,B26และB15)

สัญญาณทั้ง 4 นี้เป็นเอาต์พุตแอกทีฟลอจิก “0” ซึ่ง 8237A-5 สร้างขึ้นเพื่อแสดงให้วงจร ภายนอกที่ขอ DMA ทราบว่าการขอ DMA นั้นได้รับการตอบสนองแล้ว และ 8237A-5 จะเข้าสู่ขบวนการส่งผ่านข้อมูลระหว่างอุปกรณ์ I/O ที่ขอ DMA กับหน่วยความจำเกิดขึ้นได้โดยตรง (คือไม่ต้องผ่าน 8088)

2.2.2.16 AEN(Address Enable;ขา A11)

สัญญาณนี้เอาต์พุตที่ใช้ในการแสดงว่าบัส ไชเกิดที่เกิดขึ้นในช่วงเวลาที่สัญญาณ AEN แอกทีฟ (ลอจิก “1”) นั้น เป็นบัส ไชเกิดของขบวนการ DMA

2.2.2.17 T/C (TERMINAL COUNT;ขาB27)


สัญญาณนี้ถูกสร้างขึ้นจากการนำเอาสัญญาณเอาต์พุตที่ขา EOP ของ 8237A-5 มาก ลับลอจิก (โดยใช้เกท Inverter) ทำให้สัญญาณ T/C นี้แอกทีฟที่ลอจิก “1”

2.2.2.18 บัสของแหล่งจ่ายไฟของระบบ

แหล่งจ่ายไฟของระบบจะประกอบด้วยแหล่งจ่ายไฟ DC +5V,+12V,-5V,-12V ซึ่ง ประกอบไปด้วยขา B3,B29,B9,B5 และB7 ส่วนสัญญาณ GND จะประกอบไปด้วยขา B1,B10และB31 ซึ่งขาทั้งสามนี้จะต่อกับกราวด์ (Ground) ของระบบ

2.2.3 บัสไซเคิลในการอ่านเขียนข้อมูลบนพอร์ทอินพุทเอาต์พุท

ในขณะที่ 8088 เอ็กซีคิวทีฟชุดคำสั่ง IN เช่น IN ac, DATA ซึ่งเป็นชุดคำสั่งที่ทำให้ 8088 ทำการอ่านข้อมูลจากพอร์ทที่กำหนดในส่วนของโอเปอเรชั่นนั้น 8088 จะสร้างบัสไซเคิลในการอ่านข้อมูลจากพอร์ท เพื่อให้พอร์ทที่ถูกกำหนดนั้นส่งข้อมูลออกมาบนบัสข้อมูล สำหรับกระบวนการของสัญญาณที่เกิดขึ้นในบัสไซเคิลนี้สามารถแสดงได้ดังรูปที่ 2.3



รูปที่ 2.3 บัสไซเคิลของการอ่านข้อมูลจากพอร์ทอินพุทเอาต์พุท


จากรูปที่ 2.3 บัสไซเคิลนี้จะเริ่มต้นในช่วงเวลาที่สัญญาณ ALE แอคทีฟ (ลอจิก 1) สัญญาณ ALE นี้จะถูกใช้เพื่อแสดงให้อุปกรณ์ที่ทำารร่วมกับ 8088 ทราบว่าข้อมูลที่อยู่บนบัสแอดเดรสในช่วงขอบขาลงของสัญญาณ ALE นั้นเป็นแอดเดรสของพอร์ทที่ 8088 ต้องการจะติดต่อด้วย (ในที่นี้คือ แอดเดรสของพอร์ทที่ 8088 ต้องการอ่านข้อมูล)

หลังจากนั้นในช่วงของคล็อก T2 สัญญาณ IOR จะแอคทีฟ (ลอจิก 0) ซึ่งเป็นการแสดงอุปกรณ์ที่ทำงานร่วมกับ 8088 ทราบว่าบัสไซเคิลนี้เป็นบัสไซเคิลในการอ่านข้อมูลจากพอร์ท(I/O -Port Read Bus Cycle) และเป็นการทำให้พอร์ทที่มีแอดเดรสตรงกับค่าแอดเดรสที่อยู่บนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล เมื่อพอร์ทที่ถูกอ้างอิงแอดเดรสถึง ส่งข้อมูลออกมาบนบัสข้อมูลแล้ว 8088 จะอ่านข้อมูลนั้นเป็นช่วงเริ่มต้นของคล็อก T4 จากนั้นสัญญาณ IOR ก็จะถูกปรับให้เป็นลอจิก 1 และจะสิ้นสุดการทำงานในบัสไซเคิลเมื่อสิ้นสุดช่วงเวลาของคล็อก T4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในขณะที่ 8088 เอ็กซีคิวทีฟชุดคำสั่ง OUT เช่น OUT DATA,ac ซึ่งเป็นชุดคำสั่งที่ทำให้ 8088 ทำการเขียนข้อมูลลงบนพอร์ทที่กำหนดในส่วนของโอเปอเรชั่นนั้น 8088 จะสร้างบัสไซเคิลในการเขียนข้อมูลลงบนพอร์ท เพื่อให้พอร์ทที่ถูกกำหนดนั้นรับข้อมูลจากบัสข้อมูล

สำหรับกระบวนการของสัญญาณที่เกิดขึ้นในบัสไซเคิลนี้สามารถแสดงได้ดังรูปที่ 2.4




รูปที่ 2.4 บัสไซเคิลของการเขียนข้อมูลลงบนพอร์ทอินพุทเอาต์พุท

จากรูปที่ 2.4 บัสไซเคิลนี้จะเริ่มต้นในช่วงเวลาที่สัญญาณ ALE แอคทีฟ (ลอจิก 1) สัญญาณ ALE นี้จะถูกใช้เพื่อแสดงให้อุปกรณ์ที่ทำวานร่วมกับ 8088 ทราบว่าข้อมูลที่อยู่บนบัสแอดเดรสในช่วงขอบขาลงของสัญญาณ ALE นั้นเป็นแอดเดรสของพอร์ทที่ 8088 ต้องการจะติดต่อด้วย (ในที่นี้คือ แอดเดรสของพอร์ทที่ 8088 ต้องการส่งข้อมูลให้)

หลังจากนั้นในช่วงของคล็อก T2 สัญญาณ IOW จะแอคทีฟ (ลอจิก 0) ซึ่งเป็นการแสดงอุปกรณ์ที่ทำงานร่วมกับ 8088 ทราบว่าบัสไซเคิลนี้เป็นบัสไซเคิลในการเขียนข้อมูลลงบนพอร์ท(I/O -Port Write Bus Cycle) จากนั้น 8088 จะทำการส่งข้อมูลที่ต้องการส่งให้กับพอร์ทที่กำหนดนั้นออกมาบนบัสข้อมูลในช่วงของคล็อก T4 สัญญาณ IOW ก็จะถูกปรับให้เป็นลอจิก 1 และจะสิ้นสุดการทำงานในบัสไซเคิลเมื่อสิ้นสุดช่วงเวลาของคล็อก T4


2.3 8255 พอร์ตข้อมูลแบบขนาน

8255 เป็นไอซีที่เป็นพอร์ตให้ไมโครโปรเซสเซอร์ได้ 3 พอร์ต โดยมีโครงสร้างพื้นฐานแสดงได้ดังรูปที่ 2.5



รูปที่ 2.5 แผนผังโครงสร้างของ ไอซี 8255

การเรียกพอร์ตของ 8255 จะเรียกพอร์ตต่าง ๆ ว่า พอร์ต A พอร์ต B พอร์ต C โดยพอร์ต C แยกเป็น 2 ส่วนคือ พอร์ต C ล่างหรือตั้งแต่ PC0 - PC3 มีจำนวน 4 บิต และพอร์ต C บนหรือตั้งแต่ PC4 - PC7 มีจำนวน 4 บิตที่พิเศษคือ พอร์ตทุกพอร์ตเป็นได้ทั้งพอร์ตอินพุตและพอร์ตเอาต์พุต



รูปที่ 2.6 การจัดขาของ ไอซี 8255

รูปที่ 2.6 การจัดวางขาของ ไอซี 8255 การทำงานของวงจรใช้สัญญาณควบคุมจากไมโครโปรเซสเซอร์มาควบคุมการทำงาน โดยไมโครโปรเซสเซอร์จะส่งมาโปรแกรมการทำงานหรือกำหนดรูปแบบของพอร์ตให้เป็นอินพุตหรือเอาต์พุตได้

2.3.1 ขาต่าง ๆ ของ 8255

ขาทั้ง 40 ขาของ ไอซีประกอบด้วย

D0 – D7 เป็นขาที่ข้อมูลอินพุตเอาต์พุตจะต้องผ่านเข้าออกจากส่วนนี้ D0 – D7 จึงต่อเข้ากับระบบบัสของ ไมโคร โปรเซสเซอร์ เพื่อให้ไมโคร โปรเซสเซอร์สามารถอ่านหรือเขียนข้อมูลจากพอร์ทผ่านทางบัสนี้

CS (สัญญาณเลือกชิป) ขานี้เป็นขาสัญญาณอินพุตที่จะรับสัญญาณจากภายนอกเพื่อเลือกชิป 8255 โดยเมื่อขานี้เป็น “ 0 ” จะทำให้ 8255 ต่อเข้ากับระบบของ ไมโคร โปรเซสเซอร์เพื่อให้ไมโคร โปรเซสเซอร์เขียนหรืออ่านข้อมูลจากพอร์ทได้

RD (สัญญาณการอ่าน) เป็นสัญญาณอินพุตที่ต้องส่งมาจากชิพยูเมื่อสัญญาณที่ขานี้เป็น “ 0 ” และสัญญาณ **CS** เป็น “ 0 ” ด้วยไอซี 8255 จะทำตัวให้ชิพยูอ่านข้อมูลจากบัสของ ไมโคร โปรเซสเซอร์ในขณะที่เป็นพอร์ทอินพุต

WR เป็นสัญญาณการเขียน จะแอกติฟเมื่อสัญญาณ **WR** และ **CS** เป็น “ 0 ” สัญญาณนี้จะมาจากชิพยูเมื่อต้องการเขียนข้อมูลลงบนพอร์ทที่กำหนด

A0 – A1 (สัญญาณสายแอกเดรส) ลอจิกของสัญญาณทั้งสองจะถอดรหัสออกเป็น 4 รหัสเพื่อกำหนดรีจิสเตอร์ภายในที่เชื่อมต่อกับพอร์ทอินพุตเอาต์พุตของ 8255

RESET (สัญญาณรีเซต) เป็นสัญญาณที่ส่งมาจากภายนอกเข้ามาทำการรีเซต 8255 เพื่อจะเคลียร์สถานะต่าง ๆ ของ 8255 เมื่อ 8255 ได้รับการรีเซตก็จะกลับเข้าสู่โหมดอินพุตหรือทุกพอร์ทเป็นพอร์ทอินพุต

PA0 – PA7 เป็นสายสัญญาณที่เป็นพอร์ทของ 8255 ที่ชื่อพอร์ท A ถูกเลือกโดยสัญญาณแอกเดรส A0 – A1

PB0 – PB7 เป็นสายสัญญาณที่เป็นพอร์ทของ 8255 ที่ชื่อพอร์ท B ถูกเลือกโดยสัญญาณแอกเดรส A0 – A7

PC0 – PC7 เป็นสายสัญญาณที่เป็นพอร์ทของ 8255 ที่ชื่อพอร์ท C ถูกเลือกโดยสัญญาณแอกเดรส A0 – A7 พอร์ท C นี้แบ่งเป็น 2 กลุ่มคือ กลุ่ม PC0 – PC3 และกลุ่ม PC4 – PC7

2.3.2 รีจิสเตอร์ภายในของ 8255

เมื่อต่อ 8255 เข้ากับ ไมโคร โปรเซสเซอร์แล้วสิ่งที่จะต้องทำการโปรแกรมให้ 8255 ทำงานตามที่ต้องการ จากการที่ 8255 มีพอร์ทที่ไมโคร โปรเซสเซอร์มองเห็น 4 พอร์ท แต่ละพอร์ทจะเสมือนเป็นรีจิสเตอร์ที่สามารถเขียนและอ่านได้ รีจิสเตอร์แต่ละตัวนี้จึงถูกกำหนดด้วยแอกเดรสตามที่ตั้งไว้ สัญญาณของขาควบคุมที่ประกอบกันจะแสดงความหมายดังตารางที่ 2.1

ตารางที่ 2.1 สัญญาณควบคุมการทำงานของ 8255

RD	WR	A1	A0	ความหมาย
1	0	0	0	เขียนพอร์ท A ซึ่งเป็นข้อมูล
0	1	0	0	อ่านพอร์ท A ซึ่งเป็นข้อมูล
1	0	0	1	เขียนพอร์ท B ซึ่งเป็นข้อมูล
0	1	0	1	อ่านพอร์ท B ซึ่งเป็นข้อมูล
1	0	1	0	เขียนพอร์ท C ซึ่งเป็นข้อมูล
0	1	1	0	อ่านพอร์ท C ซึ่งเป็นข้อมูล
1	0	1	1	เขียนข้อมูล ซึ่งเป็นรหัสควบคุม
0	1	1	1	อ่านเข้ามาซึ่ง ไม่มีความหมายใด

การใช้งาน 8255 จะต้องส่งรหัสควบคุมเข้าไปยังพอร์ทข้อมูลควบคุมเพื่อควบคุมการทำงานของ 8255 การควบคุมการทำงานของ 8255 มีหลายโหมดแต่ละ โหมดแตกต่างกันออกไป การโปรแกรมให้ 8255 ทำงานจะทำได้ 3 โหมดด้วยกันคือ โหมด 0 โหมด 1 และ โหมด 2

การกำหนดโหมดการทำงานจะต้องข้อมูลคำสั่งเข้าไปโปรแกรมในพอร์ทควบคุมของ 8255 แต่ละบิตของข้อมูลที่ส่งไปจะมีความหมายในตัวเอง ลักษณะความหมายของแต่ละบิตในรหัสควบคุม แสดงได้ดังรูปที่ 2.7

การโปรแกรม 8255 คือ การใส่ค่ารหัสบิตต่างๆ เข้าไปในรหัสควบคุมแล้วส่งไปยัง รีจิสเตอร์ของพอร์ทควบคุม ความหมายของบิตต่างๆ มีดังต่อไปนี้

บิต D7 เป็นบิตที่แสดงรหัสคำสั่งควบคุม ถ้าบิตนี้เป็น “1” หมายถึงรหัสควบคุมนี้จะมีผลต่อการเปลี่ยนแปลงการเซตโหมดต่างๆ ของ 8255

บิต D6 และ D5 เป็นการเลือกโหมดของพอร์ท A ซึ่งมี 3 โหมดคือ โหมด 0 โหมด 1 และ โหมด 2 ดังแสดงในรูปที่ 2.7


บิต D4 ถ้ามีค่าเป็น “0” หมายถึงการกำหนดพอร์ท A เป็นพอร์ทเอาต์พุต ถ้ามีค่าเป็น “1” หมายถึงการกำหนดพอร์ท A เป็นพอร์ทอินพุต

บิต D3 ถ้ามีค่าเป็น “0” หมายถึงการกำหนดพอร์ท C บนเป็นพอร์ทเอาต์พุต ถ้ามีค่าเป็น “1” หมายถึงการกำหนดพอร์ท C บนเป็นพอร์ทอินพุต

บิต D2 เป็นบิตที่บอกถึงการเซตโหมดของพอร์ท B ถ้าเป็น “0” หมายถึงการเลือกพอร์ท B เป็น โหมด 0 และถ้าเป็น “1” หมายถึงการเลือกพอร์ท B เป็น โหมด 0

บิต D1 ถ้ามีค่าเป็น “0” หมายถึงการกำหนดพอร์ท B เป็นพอร์ทเอาต์พุต ถ้ามีค่าเป็น “1” หมายถึงการกำหนดพอร์ท B เป็นพอร์ทอินพุต

บิต D0 ถ้ามีค่าเป็น “0” หมายถึงการกำหนดพอร์ท C ต่างเป็นพอร์ทเอาต์พุต ถ้ามีค่าเป็น “1” หมายถึงการกำหนดพอร์ท C ต่างเป็นพอร์ทอินพุต




รูปที่ 2.7 ความหมายของบิตต่าง ๆ ในรหัสควบคุม

การ โปรแกรม 8255 จะเริ่มจากเซตค่าที่ต้องการแล้วเอาต์พุต ไปยังพอร์ทควบคุม เช่น ถ้าต้องการ โปรแกรมให้ทั้งพอร์ท A, B และ C เป็นพอร์ทเอาต์พุตทั้งหมด เราจะเลือกให้ 8255 อยู่ในโหมด 0 โดยมี รหัสควบคุมเป็น 10000000B หรือ 80H เนื่องจากมีพอร์ทที่รับส่งข้อมูล 3 พอร์ทคือ พอร์ท A พอร์ท B และพอร์ท C ซึ่งพอร์ท C จะแยกออกเป็น 2 ส่วน คือ พอร์ท C บน และพอร์ท C ต่าง เราสามารถ โปรแกรมได้ทั้ง 4 พอร์ท ให้เป็นอินพุตหรือเอาต์พุตก็ได้ เช่น ถ้าให้รหัสควบคุมเป็น 82H จะทำให้พอร์ท B เป็นอินพุต พอร์ท A และพอร์ท C เป็นเอาต์พุต

2.4 การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล

2.4.1 แบบใช้วงจรเทียบขมามหรือแบบ “แฟลช”

วงจรเอทูดี้แบบนี้ใช้หลักการง่าย ๆ อีกทั้งยังเป็นวิธีที่รวดเร็วที่สุด คือ ใช้วงจรเปรียบเทียบที่ต่อขมามกัน ดังรูปที่ 2.8 ประกอบด้วยอปแอมป์ที่ต่อเป็นวงจรเปรียบเทียบ และตัวต้านทานต่อไว้เพื่อแบ่งแรงดันที่ขาอินพุทแบบกลับ (inverting) ให้มีขนาดต่าง ๆ กัน จากหลักการของวงจรเปรียบเทียบทั่วไป เมื่อแรงดันอินพุทที่ขาอินพุทแบบไม่กลับ (non-inverting) มีค่าสูงกว่าที่ขาอินพุทแบบกลับ เอาท์พุทจะได้แรงดันค่าสูง



รูปที่ 2.8 โครงสร้างพื้นฐานของแฟลช A/D Converter


เมื่อต้องการวงจรที่มีความละเอียดสูงขึ้น จำเป็นต้องใช้วงจรเปรียบเทียบเพิ่มขึ้น เช่น ถ้าต้องการความละเอียด 3 บิต ต้องใช้วงจรเปรียบเทียบ 7 ตัว ความละเอียด 4 บิต ต้องใช้วงจรเปรียบเทียบ 15 ตัว (16 ระดับ) โดยหาจำนวนวงจรเปรียบเทียบได้จาก $2^N - 1$ เมื่อ N แทนจำนวนบิตหรือความละเอียดที่ต้องการ

จะเห็นได้ว่าที่ความละเอียด 8 บิต ต้องใช้วงจรเปรียบเทียบมากถึง 255 ตัว ซึ่งเป็นข้อเสียของวงจรแบบนี้ ข้อเสียอีกประการหนึ่งคือ เอาท์พุทที่ได้ไม่เป็นเลขฐานสอง ต้องมีวงจรเพิ่มเติมเข้าไปทำการเข้ารหัส

ข้อดีวงจรเอทูดี้แบบนี้คือความเร็วสูงมาก บางครั้งจึงเรียกวงจรเอทูดี้แบบนี้ว่าแบบ “แฟลช” (Flash Type A/D Converter) วงจรเอทูดี้ชนิดนี้ใช้เวลาในการแปลงได้เร็วในระดับนาโนวินาทีทีเดียว เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 แบบใช้การประมาณค่า (Successive Approximation A/D Converter)

วงจรเอชดีแบบนี้มีข้อได้เปรียบทางด้านความละเอียด เพราะความละเอียด n บิต สามารถกำหนดได้จากสัญญาณนาฬิกา n ลูก ถ้าเราต้องการความละเอียด 8 บิตจะต้องการพัลส์ของสัญญาณนาฬิกา 8 ลูก ในขณะที่ใช้แบบวงจรนับต้องใช้พัลส์ถึง 256 ลูก วงจร SA (Successive Approximation) นี้แสดงไว้ในรูปที่ 2.9 หัวใจของวงจรคือ Successive Approximation Register (SAR) เช่น เบอร์ MC14549 ที่มีการทำงานดังต่อไปนี้



รูปที่ 2.9 วงจรเปลี่ยนสัญญาณเอชดีแบบ Successive Approximation

เมื่อเริ่มทำการเปลี่ยนสัญญาณ พัลส์ลูกแรกจะทำการส่งบิตที่มีนัยสำคัญสูงสุด ไปยังคิพเอชดี MC1408 โดย SAR จะรอสัญญาณจากวงจรเปรียบเทียบ LM319 ซึ่งทำการตรวจสอบว่าเอาต์พุตของวงจรคิพเอชดีมากกว่าหรือน้อยกว่าแรงดันอินพุต V_{in} ถ้าเอาต์พุตของวงจรเปรียบเทียบมีระดับ "high" เอาต์พุตของคิพเอชดีจึงต่ำกว่า V_{in_SAR} จะทำการเก็บบิตที่มีนัยสำคัญสูงสุดไว้ ถ้าเอาต์พุตของวงจรเปรียบเทียบเป็นระดับ "low" เอาต์พุตของวงจรเปรียบเทียบจึงมากกว่า V_{in_SAR} จะทำการรีเซตบิตที่มีนัยสำคัญสูงสุดนั้น

พัลส์ลูกต่อมา ก็ทำเช่นเดียวกัน โดยบิตที่ได้คือ บิตที่มีนัยสำคัญรองลงมา SAR ทำงานแบบนี้ไปจนถึงที่มีนัยสำคัญต่ำสุด แต่ละบิตใช้สัญญาณนาฬิกาลูกเดียวครบทุกบิต แล้ว SAR ทำการส่งสัญญาณ EOC (End of Conversion) ออกไป สัญญาณ EOC เป็นตัวบอกว่าสัญญาณเอาต์พุตที่ขนานกันมาทุกเส้น มีข้อมูลดิจิทัลของสัญญาณอินพุตครบถ้วนแล้ว ถ้าสัญญาณ EOC ถูกต่อไปยังอินพุตที่เป็นจุดเริ่มการเปลี่ยนสัญญาณ การเปลี่ยนสัญญาณก็จะเกิดขึ้นอย่างต่อเนื่อง วงจรแปลงเอชดีชนิดนี้มีความเร็วและความละเอียดสูง จึงเป็นวงจรที่นิยมนำมาใช้กันอย่างแพร่หลาย


2.5 XR 2206 ไอซีผลิตความถี่

ไอซีเบอร์ XR-2206 นี้เป็น โมโนลิทิกฟังก์ชันเจนเนอเรเตอร์ มีความสามารถในการผลิตคลื่นรูปไซน์, รูปคลื่นสี่เหลี่ยม, รูปคลื่นสามเหลี่ยม, แรมป์ได้ โดยที่มีความถี่ตั้งแต่ไม่กี่เฮิรตซ์จนถึงหลายร้อย กิโลเฮิรตซ์ ซึ่งต้องต่อกับวงจรภายนอกอีกนิดหน่อยนอกจากนี้ยังสามารถนำไอซี XR-2206 มาควบคุมขนาดและความถี่และการเลื่อนเฟสได้

สามารถที่จะใช้กับไฟเลี้ยงตัวเดียวคือในช่วง 10 ถึง 26 โวลต์ได้ หรืออาจจะใช้ไฟเลี้ยงคู่ได้ในช่วง 5 ถึง 13 โวลต์ ขณะที่ต้องผลิตสัญญาณคลื่นไซน์นั้นค่า T.H.D. ของสัญญาณนั้นมีค่า 2.5 % เมื่อยังไม่มีการปรับแต่ง แต่ก็สามารถปรับให้เหลือเพียง 0.5 % ได้ โดยการควบคุมของวงจรที่นำมาต่อรวมโดยที่สัญญาณเอาต์พุตรูปไซน์นี้จะมีขนาดสูงสุด 2 โวลต์และมีเอาต์พุตอิมพีแดนซ์เท่ากับ 600 โอห์ม

2.5.1 การทำงานของ XR-2206

รูปที่ 2.10 แสดงบล็อกไดอะแกรมแต่ละส่วนของ XR-2206 ซึ่งเป็นแพคเกจขนาด 16 ขา หัวใจสำคัญของส่วนนี้คือ ส่วนแรงดันควบคุมความถี่ (Voltage control oscillator) ซึ่งจากรูปจะเห็นว่า มีตัวเก็บประจุจลเวลา (timing capacitor) ซึ่งมีค่าได้ในช่วง 1000 pF ถึง 100 uF ต่อที่ขา “5” และ “6” ซึ่งเป็นอินพุตของส่วนแรงดันควบคุมความถี่



รูปที่ 2.10 แสดงบล็อกไดอะแกรมการทำงานและขาต่างๆของ XR-2206

สำหรับตัวต้านทานจลเวลา (timing resistor) นั้นจะต่อกับขา “12” และขา “7” หรือขา “8” ซึ่งจะมีค่าระหว่าง 1 kΩ ถึง 2 MΩ ค่าของตัวต้านทานจลเวลาและตัวเก็บประจุจลเวลานั้นจะมีผลต่อความถี่ในการออกซิงเกิ้ลซึ่งจะมีค่าเท่ากับ

$$f_0 = 1/RC \text{ Hz}$$

จะเห็นว่าเราสามารถที่จะเปลี่ยนค่า R หรือ C เพื่อให้ความถี่เปลี่ยนแปลงได้ แต่เพื่อที่จะให้เกิดการคงตัวของอุณหภูมิ (temperature stability) และความเพี้ยนของสัญญาณ ไชน์น้อยที่สุด ควรจะให้ค่าของตัวต้านทานจัดเวลามีค่าอยู่ระหว่าง $4\text{ k}\Omega$ ถึง $200\text{ k}\Omega$

ในการเลือกตัวต้านทานจัดเวลานั้นว่าจะต่อกับขา “7” หรือขา “8” นั้น เราพิจารณาโดยดูว่ามีการป้อนสัญญาณที่ขา FSK INPUT หรือไม่ ถ้าขา FSK INPUT นั้นเปิดวงจรหรือต่อกับสัญญาณแรงดันขนาดมากกว่า 2 โวลต์ จะต่อตัวต้านทานเข้าที่ขา “7” ในทางกลับกัน ถ้าขา FSK INPUT นี้ต่อกับแรงดันไฟฟ้าต่ำกว่า 1 โวลต์ ขา “8” จะต้องต่อตัวต้านทานด้วย

ส่วนของออสซิลเลเตอร์นั้นผลิตรูปคลื่นได้ 2 ชนิดคือ รูปคลื่นสามเหลี่ยม ซึ่งจะป้อนไปที่ส่วนคูณสัญญาณและแต่งสัญญาณเป็นรูปไซน์ (multiplier and sine shaper block) อีกทีหนึ่ง และรูปคลื่นสี่เหลี่ยมซึ่งจะป้อนออกที่ขาเอาต์พุตที่ขา “11” โดยผ่านทรานซิสเตอร์ ซึ่งการผลิตรูปคลื่นนี้ก็ขึ้นอยู่กับตัวเก็บประจุจัดเวลา โดยตัวเก็บประจุนี้จะเริ่มดันเก็บประจุ ซึ่งเป็นผลทำให้เกิดเป็นคลื่นรูปสามเหลี่ยมที่กำลังพุ่งขึ้น และอีกเอาต์พุตก็จะให้สัญญาณ “high” ที่รูปคลื่นสี่เหลี่ยมจนกระทั่งแรงดันไฟฟ้านั้นถึงจุดหนึ่งที่เรียกว่า “firing voltage” ที่จุดนี้จะทำให้สัญญาณคลื่นรูปสี่เหลี่ยมจะกลับกลายเป็น “low” และตัวเก็บประจุจัดเวลาจะเก็บประจุในทิศทางกลับกับตอนต้นเป็นผลทำให้สัญญาณรูปสามเหลี่ยมจะตกลง ซึ่งจะตกลงจรถึงจุด “firing voltage” เช่นกัน จะทำให้คลื่นรูปสี่เหลี่ยมกลับกลายเป็นระดับ “high” และขบวนการต่างๆก็จะกลับไปตามเช่นนี้เหมือนเดิม

ในกรณีที่เปิดวงจรที่ขา “13” และ “14” นั้นมีผลทำให้ที่เอาต์พุตขา “2” และ “3” จะให้รูปคลื่นสามเหลี่ยมออกมาแต่ถ้าต่อกับตัวต้านทานที่มีค่าสักสองสามร้อยโอห์มที่ขา “13” และ “14” จะทำให้ยอดของรูปคลื่นสามเหลี่ยมถูกตัดออก ทำให้เอาต์พุตที่ขา “2” และ “3” นั้นผลิตคลื่นรูปไซน์ออกมา ถ้ามีการปรับแต่งที่ถูกตอนและเหมาะสมจะทำให้คลื่นรูปไซน์ที่ได้มีความผิดเพี้ยนเพียง 0.5% เท่านั้นเอง

2.5.2 ขอบเขตของความถี่และการมอดูเลทแบบความถี่

ความถี่ในการออสซิลเลทของ XR-2206 นี้แปรผันโดยตรงกับค่าของกระแสจัดเวลา (timing current, I_T) ที่ขา “7” และขา “8” โดยสมการดังนี้

$$f = 320 * I_T (\text{mA}) / C (\text{uF}) \text{ Hz}$$

โดยที่ขา “7” และขา “8” นี้จะเป็นขาที่มีค่าอิมพีแดนซ์ต่ำและจะถูกป้อนไฟเลี้ยงไว้ 3 โวลต์ โดยเทียบจากแรงดันที่ขา “12” สำหรับความถี่นี้จะแปรผันโดยตรงกับ I_T เมื่อค่ากระแสอยู่ในช่วง

1 uA ถึง 3 mA ด้วยเหตุนี้เราสามารถที่จะปรับความถี่โดยการ (ก) เปลี่ยนแปลงกระแสโดยการต่อความต้านทานเข้าที่ขา “12” กับขาจัดเวลา หรือ (ข) โดยการเปลี่ยนแปลงแรงดันในช่วง 0 ถึง 3 โวลต์ ระหว่างขา “12” กับขาจัดเวลา โดยใช้ตัวต้านทานจัดกระแส (ค) รวมวิธีในข้อ ก และ ข เข้าด้วยกัน

วิธีในข้อ (ข) นั้นสามารถใช้ในการกำหนดขอบเขตความถี่ของสัญญาณเอาต์พุตของ XR-2206 ได้และวิธีในข้อ (ค) สามารถนำไปใช้ในการมอดูเลทความถี่ของสัญญาณเอาต์พุตได้


2.6 วงจรฮาล์ฟเวฟเรกติไฟเออร์

วงจรกลับทิศทางลูกคลื่น หรือ ฮาล์ฟเวฟเรกติไฟเออร์นี้ จะสามารถนำกระแสได้เพียงครึ่งลูกคลื่นสัญญาณไฟฟ้าเท่านั้น ซึ่งอาจจะเป็นเฉพาะครึ่งลูกคลื่นบวก หรือไม่ก็อาจเป็นครึ่งลูกคลื่นลบอย่างใดอย่างหนึ่งก็ได้ ส่วนที่เหลืออีกครึ่งลูกคลื่นจะถูกกั้น ไม่ให้เกิดกระแสไหลผ่าน

2.6.1 ชนิดเอาต์พุตเป็นบวก โดยใช้วงจรขยายอินเวอร์ตติง


วงจรขยายอินเวอร์ตติงจะทำการกลับขั้วสัญญาณที่ได้จากไดโอด 2 ตัว ดังรูปที่ 2.10 ทำให้ได้วงจรฮาล์ฟเวฟเรกติไฟร์ที่สามารถทำงานได้ตามอุดมคติ เมื่อ E_i เป็นบวกดังรูปที่ 2.10(ก) ไดโอด D_1 จะนำกระแสทำให้เกิดแรงดันเอาต์พุตของออปแอมป์ V_{oa} ที่มีค่าเป็นลบ (ที่ขาอินพุตทั้งสองของไดโอดจะยอมให้กระแสไหลผ่านน้อยมาก กระแสจึงไหลไปยังจุดอื่นมากกว่า) หรือประมาณ -0.6 โวลต์ ซึ่งทำให้ไดโอดตัวที่ 2 หรือ D_2 อยู่ในสภาพการรีเวอร์สไบอัส หรือถูกป้อนกระแสย้อนสร V_o จึงมีค่าเท่ากับ 0 โวลต์ อนึ่งในทางปฏิบัติจริงแทบจะไม่มีกระแสที่ไหลผ่าน R_f เลย เนื่องจากค่า R_f มีค่าความต้านทานมากกว่าความต้านทานของไดโอด D_1 (ในขณะนั้น) กระแสเกือบทั้งหมดจะไหลผ่าน D_1 ค่า V_o จึงเท่ากับ 0 โวลต์ตามเดิม

ในรูปที่ 2.10(ข) หรือเมื่อแรงดันอินพุตเป็นลบ จะทำให้ค่า V_{oa} มีค่าเป็นบวก D_2 จะนำกระแสซึ่งไหลผ่าน R_f วงจรในขณะนี้จะเหมือนวงจรขยายแบบอินเวอร์ตติง โดย $R=R_f$ และ $V_o = -(E_i) = +E_i$ สำหรับกระแส I ที่ได้จะสามารถคำนวณได้จากค่าของ E_i / R และอัตราขยายที่ได้จะมีค่าเท่ากับ $-R_f / R_i$



(ก) เมื่อแรงดันอินพุตของวงจรเป็นบวก V_o จะถูกสกัดกั้นกระแสโดยไดโอดจึงมีค่าเท่ากับ 0 โวลต์

(A)





(ข) เมื่อแรงดันอินพุตของวงจรเป็นลบ V_o จะมีค่าเป็นบวกและเท่ากับ E_i ที่เป็นลบ

(B)

รูปที่ 2.10 วงจรอินเวอร์ตติ้งฮาล์ฟเวฟเรคตีไฟเออร์


รูปคลื่นที่เกิดขึ้นจากวงจรนี้จะเป็นดังรูป 2.11 โดยค่า V_o ที่เป็นลูกคลื่นจะมีค่าได้เฉพาะที่เป็นบวก ในรูปที่ 2.10(ข) จะเป็นการแสดงค่าทรสโฮลหรือค่าเริ่มต้นเปลี่ยนแปลงสถานะของซิลิกอนไดโอดทั่วไป ซึ่งจำเป็นต้องใช้แรงดันค่าหนึ่งจึงจะสามารถทำงานได้ อย่างไรก็ตาม เมื่อเราใช้วงจรป้อนกลับของออปแอมป์จะทำให้สามารถแก้ปัญหาเรื่องค่าทรสโฮลนี้ได้ ซึ่งทำให้ไดโอดสามารถกลับทิศทางไฟฟ้าได้แม้ว่าแรงดันอินพุตที่ได้จากวงจรจะมีค่าอยู่ในช่วง ± 0.6 โวลต์




รูปที่ 2.11 แสดงรูปคลื่นที่ได้จากวงจรอินเวอร์ตัสต์ฟเวฟเรกติไฟเออร์

2.6.2 ชนิดเอาต์พุตเป็นลบ โดยใช้วงจรขยายอินเวอร์ตัสต์

ไดโอดในรูปที่ 2.10 เมื่อนำมากลับทิศดังรูป 2.12(ก) จะพบว่าแรงดันอินพุตที่มีค่าเป็นบวกเท่านั้นที่จะสามารถส่งผ่านและถูกกลับขั้วได้ (ได้ค่าแรงดันเอาต์พุตเป็นลบเมื่ออินพุตเป็นบวกนั่นเอง) V_o จะมีค่า 0 โวลต์เสมอเมื่อแรงดันอินพุตมีค่าเป็นลบ วงจรนี้สามารถสรุปคุณสมบัติของวงจรได้ดังรูปที่ 2.12 (ข)



(n)



รูปที่ 2.12 การกลับการวางตัวของไดโอดในรูปที่ 2.10


2.7 วงจรตรวจจับแรงดันยอด

โดยวงจรจะทำการติดตามแรงดันตลอดเวลา แล้วทำการเก็บแรงดันสูงสุดที่เกิดขึ้น หรือแรงดันยอดเอาไว้ในตัวเก็บประจุ ถ้ามีแรงดันยอดที่สูงกว่าค่าที่เคยเก็บไว้แล้ว ตัวเก็บประจุก็จะทำการเก็บค่าใหม่เข้าไป และจะคายประจุก็ต่อเมื่อมีการเปิดใช้สวิทช์กลลธรรมดา หรือสวิทช์อิเล็กทรอนิกส์ ดังนั้นวงจรชนิดนี้อาจเรียกอีกอย่างหนึ่งว่า วงจรติดตามแล้วเก็บค่า หรือวงจรติดตามแรงดันยอด


วงจรในรูปที่ 2.13 ประกอบด้วยออปแอมป์ 2 ตัว ไดโอด 2 ตัว ตัวต้านทาน 1 ตัว ตัวเก็บประจุและสวิทช์รีเซ็ต ออปแอมป์ A จะเป็นวงจรฮาล์ฟเวฟเรกติไฟร์ซึ่งจะทำการประจุกระแสให้กับตัวเก็บประจุก็ต่อเมื่อแรงดันอินพุต E มีค่ามากกว่า V_c ส่วนออปแอมป์ B จะเสมือนวงจรบัฟเฟอร์

ซึ่งจะทำการสะท้อนแรงดันที่เกิดขึ้นที่ตัวเก็บประจุ ไปยังเอาต์พุทของมัน ดังนั้นแรงดันเอาต์พุทของ วงจรนี้จะเท่ากับ V_c เสมอ เนื่องจากความต้านทานอินพุทที่สูงมากของวงจรรีฟเฟอร์ ดังนั้นจะไม่ มีการคายประจุขึ้นที่ตัวเก็บประจุ

จากรูปที่ 2.13 (ก) เมื่อ E_i มีค่ามากกว่า V_c ประมาณ 0.6 โวลต์ ไดโอด D_p จะอนุญาตให้ กระแสไหลผ่านไปประจุตัวเก็บประจุได้แรงดัน V_c นี้จะสะท้อนไปที่เอาต์พุทของออปแอมป์ B ด้วยและเมื่อแรงดันอินพุทของวงจรมีค่าต่ำกว่า V_c ไดโอด D_p จะสกัดไม่ให้กระแสไหลผ่านย้อน ตัวมัน กระแสก็จะไหลผ่านไดโอด D_n จากออปแอมป์ B ไปยังออปแอมป์ A ดังรูปที่ 2.13(ข) สำหรับวงจรนี้ข้อควรพิจารณาเพิ่มก็คือ เราควรใช้ไดโอดที่มีกระแสรั่วต่ำมาก และออปแอมป์ B ควรมีอินพุทอิมพีแดนซ์สูงมาก ตัวเก็บประจุควรเป็นชนิดที่กระแสรั่วต่ำและมีค่าคงที่ของไดอิเล็กตริกต่ำ



(ก) เมื่อ E_i มีค่ามากกว่า V_c ตัวเก็บประจุ C จะทำการประจุกระแสซึ่งไหลจาก E_i ผ่าน D_p




(ข) เมื่อ E_i มีค่าน้อยกว่า V_c ตัวเก็บประจุ C จะคงค่าแรงดันยอดเดิมเอาไว้

รูปที่ 2.13 วงจรตรวจจับแรงดันยอดชนิดบวก แล้วคงค่าแรงดันยอดนั้นเอาไว้

2.8 วงจรเปลี่ยนสัญญาณรูปไซน์เป็นสัญญาณรูปสี่เหลี่ยม

วงจรเปลี่ยนสัญญาณรูปไซน์เป็นสัญญาณรูปสี่เหลี่ยมนั้นอาศัยหลักการพื้นฐานอย่างง่ายของวงจรเปรียบเทียบระดับแรงดัน (Voltage Comparator Circuit) ซึ่งจะทำหน้าที่เป็นวงจรตัดศูนย์ (Zero Crossing Circuit) โดยจะมีระดับการเปลี่ยนแปลงของสัญญาณรูปสี่เหลี่ยม ณ จุดที่สัญญาณรูปไซน์ตัดกับแกนเวลา แต่โดยวงจรนี้จะเกิดข้อผิดพลาดของสัญญาณขาออกรูปสี่เหลี่ยมได้โดยง่าย อันเนื่องมาจากสัญญาณรบกวน ดังนั้นจึงได้มีการตั้งระดับแรงดันน้อยๆ ขึ้นค่าหนึ่ง เพื่อให้การเปรียบเทียบระดับแรงดันนั้นมีความถูกต้องมากยิ่งขึ้น การต่อวงจรเป็นไปดังรูป



รูปที่ 2.14 วงจรเปลี่ยนสัญญาณรูปไซน์เป็นสัญญาณรูปสี่เหลี่ยม

บทที่ 3

การออกแบบและการทำงานของวงจร

3.1 วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์

วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์ (Computer Interfacing) จะประกอบไปด้วย ไอซี 8255 ซึ่งเป็น ไอซีพอร์ตอินพุท-เอาต์พุท มีไว้เพื่อให้คอมพิวเตอร์สามารถสั่งงานไปควบคุมการทำงานของวงจรรภายนอกได้ ในขณะที่เดียวกันก็สามารถที่จะให้วงจรรภายนอกส่งข้อมูลเข้ามาสู่คอมพิวเตอร์เพื่อประมวลผลได้อย่างมีประสิทธิภาพ และยังคงมีวงจรส่วนถอดรหัส (Decoder) กลุ่มแอดเดรสที่คอมพิวเตอร์ต้องการสั่งงานกับกลุ่มแอดเดรสของวงจรรภายนอกให้ตรงกัน คอมพิวเตอร์จึงจะสามารถสั่งงานวงจรรภายนอกนั้นได้ โดยวงจรส่วนถอดรหัสแอดเดรสนี้จะใช้ ไอซีเบอร์ 74LS68 ซึ่งเป็น ไอซีเปรียบเทียบข้อมูล 8 บิต 2 ชุด ซึ่งถ้าตรงกันแบบบิตต่อบิต ก็จะทำให้สัญญาณเอาต์พุทออกมาและจะนำสัญญาณนี้ไปเป็นสัญญาณ Enable ไอซี 8255 ต่อไป


ด้วยหลักการคร่าวๆ นี้เอง จึงได้นำมาประยุกต์ใช้โดย ทำการกำหนดแอดเดรสที่ต้องการไว้โดยใช้คิฟสวิทช์ เนื่องจากสัญญาณแอดเดรสจากคอมพิวเตอร์มี 10 บิต ดังนั้นจึงแบ่งเป็น 2 กลุ่ม กลุ่มแรกคือสัญญาณ A0-A1 จะเป็นสัญญาณควบคุมการทำงานของไอซี 8255 ที่จะให้ทำงานในโหมดใด อีกกลุ่มคือสัญญาณ A2-A9 จะใช้เป็นสัญญาณแอดเดรสเข้าสู่ไอซีเบอร์ 74LS68 เพื่อทำการเปรียบเทียบและถอดรหัส (Decode)

สาเหตุที่เลือกใช้ไอซีเบอร์ 74LS68 และคิฟสวิทช์นั้น เพื่อความสะดวกในการปรับเปลี่ยนแอดเดรสให้สอดคล้องกับคอมพิวเตอร์ได้โดยง่ายนั่นเอง

การกำหนดการทำงานของพอร์ตต่างๆ (Port Assignment) ของไอซี 8255 นั้น จะเป็นดังนี้

- | | |
|--------|--|
| PORT_A | ให้เป็น Input Port รับข้อมูลจากวงจร A/D ส่วนขนาดของสัญญาณ เข้าสู่คอมพิวเตอร์ เพื่อไปประมวลผลต่อไป |
| PORT_B | ให้เป็น Input Port รับข้อมูลจากวงจร A/D ส่วนความต่างเฟสของสัญญาณ เข้าสู่คอมพิวเตอร์ เพื่อไปประมวลผลต่อไป |
| PORT_C | ให้เป็น Output Port ทำหน้าที่ส่งสัญญาณควบคุมจากโปรแกรมคอมพิวเตอร์ ไปยังวงจรรภายนอก เพื่อทำการควบคุมการทำงานในส่วนต่างๆ โดย |
| C7 | ไม่ใช้งาน |
| C6 | ควบคุมการทำงานของวงจร A/D |
| C5 | ควบคุมการทำงานของวงจร Peak Detector และวงจร Phase Detector |
| C4-C0 | เป็นสัญญาณกำหนดการเลือกสายสัญญาณของไอซี Multiplexer ทั้ง 2 ตัว |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรส่วนสร้างสัญญาณไซน์

สัญญาณไซน์ที่ใช้ในระบบนั้นจะสร้างมาจากการทำงานของไอซีควบคุมความถี่ด้วยแรงดัน (Voltage Controlled Oscillator: VCO) เบอร์ XR-2206 ซึ่งสามารถกำเนิดสัญญาณได้ 3 ชนิด คือ สัญญาณสี่เหลี่ยม, สัญญาณสามเหลี่ยม, และสัญญาณไซน์ ซึ่งจะเป็นสัญญาณที่ใช้ในโครงการนี้ โดยการจะให้ไอซี XR-2206 สร้างสัญญาณไซน์ที่ความถี่ต่างๆได้นั้น จะอาศัยหลักการทำงานพื้นฐานของตัวไอซีเองที่ว่า ถ้าทำการดึงกระแสออกจากขา 7 ของไอซี XR-2206 ที่ค่าต่างๆกันไป ก็จะสามารถทำให้ไอซี XR-2206 สร้างสัญญาณที่ความถี่ต่างๆกันออกมาได้

การคำนวณเพื่อควบคุมความถี่ของสัญญาณไซน์ที่ได้จากการสร้างของไอซี XR-2206 จะเป็นไปตามสมการ

$$F = (320 \cdot I_t \text{ (mA)}) / C \text{ (uF)} \quad \text{Hz.}$$

โดยที่ F : ความถี่ของสัญญาณ ไซน์ที่ต้องการ (Hz.)

I_t : กระแสที่ถูกดึงออกจากขา 7 ของ ไอซี XR-2206 (mA)

C : ค่าตัวเก็บประจุที่ใช้กำหนดความถี่ของสัญญาณของ ไอซี XR-2206 (uF)

โดยค่ากระแส I_t ได้มาจาก

$$I_t = V_7 / R_7$$

เมื่อ I_t : กระแสที่ถูกดึงออกจากขา 7 ของ ไอซี XR-2206 (A)

V_7 : ค่าแรงดันภายในคงที่ ณ.ขา 7 ของ ไอซี XR-2206 ($\approx 3V$.)

R_7 : ค่าความต้านทานที่นำมาต่อระหว่างขา 7 ของ ไอซี XR-2206 กับจุดกราวด์ (Ω)

ดังนั้นจะเห็นได้ว่า ถ้าทำการเปลี่ยนแปลงค่า R_7 ไปในขณะที่ยังคงค่า C ไว้จะทำให้ไอซี XR-2206 สามารถสร้างสัญญาณที่มีความถี่แตกต่างกันออกมาได้ในช่วงหนึ่ง และถ้าเปลี่ยนค่า C ไป โดยยังคงใช้ R_7 ชุดเดิม ก็จะทำให้ช่วงของสัญญาณ ไซน์ที่ได้เปลี่ยนไป

ด้วยเหตุนี้จึงได้นำเอาไอซีมัลติเพลกเซอร์ (Multiplexer) เบอร์ DG506A มาประยุกต์ใช้กับ วงจรส่วนสร้างสัญญาณ ไซน์ โดยไอซีตัวนี้เป็นแบบ 16-1 Multiplexer จึงสามารถกำหนดค่า R_7 ได้ 16 ค่าต่อไอซีตัวนี้ 1 ตัว โดยในโครงการนี้เลือกใช้ไอซีตัวนี้ 2 ตัว จึงทำให้สามารถสร้างสัญญาณ ไซน์ ได้ 32 ความถี่ โดยการควบคุมจากโปรแกรมคอมพิวเตอร์

การกำหนดความถี่ของสัญญาณไซน์กับค่าของ R7 ที่ใช้ จะเป็นดังนี้

C = 0.1 uF			C = 0.001 uF		
No.	F (Hz)	R7 (Ω)	No.	F (Hz)	R7 (Ω)
1	10	960K	17	3K	320K
2	20	480K	18	5K	192K
3	30	320K	19	7K	137.14K
4	50	192K	20	8K	120K
5	70	137.14K	21	9K	106.67K
6	80	120K	22	10K	96K
7	90	106.67K	23	20K	48K
8	100	96K	24	30K	32K
9	200	48K	25	50K	19.2K
10	300	32K	26	70K	13.71K
11	500	19.2K	27	80K	12K
12	700	13.71K	28	90K	10.67K
13	800	12K	29	100K	9.6K
14	900	10.67K	30	200K	4.8K
15	1K	9.6K	31	300K	3.2K
16	2K	4.8K	32	400K	2K

นำสัญญาณเอาต์พุตจากไอซีมัลติเพล็กซ์เซอร์ทั้ง 2 ตัวไปต่อกับขา 7 ของไอซี XR-2206 อย่างละตัว โดยจะใช้ C กำหนดความถี่ต่างกัน ตัวแรกใช้ 0.1 uF ตัวที่สองใช้ 0.001uF เพื่อให้ช่วงความถี่ที่โครงงานนี้สามารถรองรับได้มีประมาณ 10-400K Hz.

จากนั้นนำสัญญาณเอาต์พุตของไอซี XR-2206 ทั้ง 2 ตัวไปต่อกับไอซีอนาล็อกสวิทช์ เบอร์ 4066 เพื่อรวมสัญญาณทั้ง 2 ให้เป็นเส้นเดียวแล้วส่งเข้าสู่วงจรบัฟเฟอร์ โดยสัญญาณควบคุมการทำงานของอนาล็อกสวิทช์จะเป็นสัญญาณเดียวกันกับที่ใช้ควบคุมมัลติเพล็กซ์เซอร์

สัญญาณที่รวมกันแล้วจะถูกปรับระดับให้มีแรงดันออฟเซตเป็น 0 โวลต์ และให้มีแอมพลิจูดคงที่ (ประมาณ 2 โวลต์) พร้อมทั้งจะส่งไปยังวงจรทดสอบ (Device Under Test)

3.3 วงจรส่วนตรวจจับผลตอบสนองทางขนาด (Peak Detector)

มีหลักการดังนี้

1. ทำการสังเคราะห์สัญญาณไซน์ตามตารางดังกล่าวไปแล้ว โดยใช้หลักการของ Multiplexer
2. สัญญาณไซน์ที่ได้จะถูกกรองแรงดันไฟตรงออก ปรับขนาดแอมพลิจูดให้เหมาะสมก่อนเข้าสู่วงจรทดสอบ
3. สัญญาณเอาต์พุตของวงจรทดสอบจะถูกเปลี่ยนเป็นแรงดันไฟตรงโดยวงจรตรวจจับแรงดันยอด (Peak Detector)
4. แรงดันไฟตรงจะถูกปรับขนาดแอมพลิจูดให้เต็มสเกลของ A/D ก่อนนั้นคือ 5 V.แล้วผ่านเข้าสู่วงจร A/D
5. ทำการกระตุ้น ให้ A/D ส่งข้อมูลเข้าสู่ Computer ผ่านทาง PORT_A ของไอซี8255 โดยการใช้โปรแกรมคอมพิวเตอร์ควบคุมการทำงาน
6. ทำการสังเคราะห์สัญญาณที่ความถี่ถัดไป และเก็บข้อมูลจนครบทุกความถี่ที่กำหนด
7. นำข้อมูลเก็บไว้ในอาร์เรย์เพื่อนำมาคำนวณพล็อตกราฟแสดงการตอบสนองต่อความถี่ของวงจรที่ทดสอบ

ในการออกแบบวงจรตรวจจับแรงดันยอด (Peak Detector) นั้น สิ่งที่ต้องคำนึงถึงคือการทำงานของ C ซึ่งจะต้องเกิดทั้งการประจุและคายประจุ โดยจะถูกควบคุมจากการสั่งงานของโปรแกรมคอมพิวเตอร์เช่นกัน ดังนั้นจึงต้องคำนึงถึงช่วงเวลาในการใช้ควบคุม analog switch เพื่อควบคุมการทำงานของ C ดังกล่าว


$$\text{ช่วงเวลาที่ใช้ในการคายประจุ} = (R_{on,4066} * C)$$

$$\text{แทนค่าในสมการด้วย } R_{on,4066} = 60\Omega \quad C = 1 \mu F$$

$$\text{จะได้ช่วงเวลาคายประจุ} = 60 * 1\mu$$

$$= 60 \mu S$$

ดังนั้นการเขียนโปรแกรมจึงต้องคำนึงถึงช่วงเวลา 60 μS ในการคายประจุของ C ในวงจร Peak Detector นี้ด้วย




Title	Network Analyzer		
Size	Number	Revision	
B			
Date:	19-Mar-2001	Sheet of	
File:	C:\WORK\GEN\SCH	Drawn By:	sanasat

รูปที่ 3.1 วงจรเน็ตเวิร์กแอนาไลเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจรตรวจจับการเปลี่ยนแปลงทางเฟสของสัญญาณ (Phase Detector)

เนื่องจากการพิจารณาผลตอบสนองทางเฟสของสัญญาณ จะต้องทำการตรวจจับค่ามุมเฟสที่เปลี่ยนแปลงไปจึงได้ออกแบบให้ใช้วงจรลอจิก คือ วงจรเอ็กซ์คลูซีฟ ออร์เกต เป็นตัวตรวจจับการเปลี่ยนทางเฟสของสัญญาณ ประกอบกับการที่สัญญาณที่พิจารณานั้นเป็นสัญญาณรูปไซน์ ดังนั้นจึงอาศัยกระบวนการเปลี่ยนแปลงสัญญาณรูปไซน์ให้เป็นสัญญาณรูปสี่เหลี่ยมก่อนที่จะตรวจจับด้วยวงจรลอจิกดังกล่าว โดยอาศัยหลักการพื้นฐานอย่างง่ายของวงจรเปรียบเทียบระดับแรงดัน (Voltage Comparator) เมื่อได้สัญญาณความต่างเฟสแล้ว โดยอาศัยหลักการเบื้องต้นของอิเล็กทรอนิกส์กำลัง (Power Electronics) จะเปลี่ยนสัญญาณความต่างเฟสนั้นให้เป็นสัญญาณไฟตรง โดยอาศัยวงจรรองความถี่ แล้วคงค่าได้ (Store & Filter Circuits) เพื่อจะสามารถเก็บกักค่าไฟตรงนั้นไว้ เพื่อจะส่งต่อไปยังวงจรแปลงสัญญาณเชิงอุปมานเป็นสัญญาณเชิงเลข (A/D) และส่งข้อมูลนั้นเข้าไปประมวลผลในคอมพิวเตอร์ต่อไป โดยจะอาศัยสัญญาณควบคุมที่สอดคล้องกันกับวงจรในส่วนสร้างสัญญาณรูปไซน์ และวงจรตรวจจับการเปลี่ยนแปลงทางขนาดของสัญญาณ (Peak Detector)



Title		Phase Detector Circuit	
Size	Number	Revision	
B			
Date:		19-Jan-2001	
File:		C:\WORKS\GENE\QUSCHI	
Sheet of		7	
Drawn By:		Sakol Samshul	


รูปที่ 3.3 วงจรตรวจจับการเปลี่ยนแปลงทางเฟสของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 วงจรแบ่งแยกทางแสง (OPTO Isolator)

เนื่องจากโครงการนี้จะต้องมีการติดต่อกันระหว่างคอมพิวเตอร์กับวงจรภายนอก ซึ่งเมื่อพิจารณาแล้วจะพบว่า ทั้งคอมพิวเตอร์และวงจรภายนอกนั้นต่างก็มีแหล่งจ่ายไฟเป็นของตัวเอง จึงเป็นการไม่เหมาะสมที่จะอ้างอิงระดับแรงดันของทั้ง 2 วงจรไว้ที่ระดับเดียวกัน ดังนั้นจึงได้ต่อวงจรเพื่อแยก (Isolate) สัญญาณกราวด์ ของทั้ง 2 วงจรออกจากกัน เพื่อป้องกันปัญหาบางอย่างที่จะเกิดขึ้น เช่นสัญญาณรบกวนจากคอมพิวเตอร์สู่วงจรภายนอก หรือแม้กระทั่งสัญญาณรบกวนจากวงจรภายนอกต่อวงจรคอมพิวเตอร์เอง เป็นต้น


วงจร OPTO Isolator ที่เลือกใช้นั้น เลือกใช้ไอซีเบอร์ 4N31 ซึ่งเป็นแบบ DIP (Dual Inline Package) 6 ขา ภายในมีวงจรอยู่ 2 ส่วนคือ ส่วน Input ซึ่งมี LED เป็นองค์ประกอบ และส่วน Output ซึ่งมี Transistor เป็นองค์ประกอบ ซึ่งจะเกิดการส่งผ่านสัญญาณกันทางแสง ภายใน Package ไอซีนั่นเอง



Title		INPUT OPTO ISOLATOR	
Size	Number	Revision	
B			
Date:	ESSE	Sheet of	8
Proj:	ESSE-DU-PROJECTS/NEWPORT/FAB SCH/THAN BR	Drawn by:	Sakakul

รูปที่ 3.4 วงจรแบ่งแยกทางแสงภาค Input A สู่ Computer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรแบ่งแยกทางแสงภาคเอาต์พุต C จากคอมพิวเตอร์

Title **OUTPUT OPTO ISOLATOR**


Size Number Revision

Date: 19-Mar-2007 Sheet of 1

File: E:\SCL\DI\PROJECTS\NEW\PORT\C3\1 Drawn By: Saksathul

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 โปรแกรมควบคุมการทำงานและแสดงผล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ผลการทดลองและสรุปผลการทดลอง

4.1 วงจรความถี่ต่ำผ่าน ($R = 1K\Omega$, $C = 0.1 \mu F$, $V_{in} = 2 V_{p-p}$)



รูปที่ 4.1 วงจรกรองความถี่ต่ำผ่าน

จะได้ผลการทดลองดังตาราง

Frequency (Hz.)	Amplitude (Vp-p)	20 Log(Vout/Vin)	Phase Angle (Degree)
10	2.0	0	0
20	2.0	0	0
30	2.0	0	0
50	2.0	0	0
70	2.0	0	0
80	2.0	0	0
90	2.0	0	0
100	2.0	0	3.64
200	2.0	0	7.35
300	2.0	0	11.08
500	1.925	-0.332	14.70
700	1.85	-0.677	20.57
800	1.80	-0.915	23.23
900	1.775	-1.037	26.18
1K	1.70	-1.412	29.39
2K	1.30	-3.742	43.20
3K	1.00	-6.02	55.40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency (Hz.)	Amplitude (Vp-p)	20 Log(Vout/Vin)	Phase Angle (Degree)
5K	0.68	-9.37	70.50
7K	0.52	-11.7	72.0
8K	0.45	-12.96	70.82
9K	0.40	-13.98	73.33
10K	0.36	-14.89	75.0
20K	0.20	-20.0	80.8
30K	0.13	-23.74	90.0
50K	0.08	-27.96	90.0
70K	0.06	-30.46	90.0
80K	0.05	-32.04	90.0
90K	0.045	-32.96	90.0
100K	0.04	-33.98	90.0
200K	0.035	-35.14	90.0
300K	0.02	-40.0	90.0
400K	0.01	-46.02	90.0

ตาราง 4.1 แสดงผลการตอบสนองต่อความถี่ของวงจรกรองความถี่ต่ำผ่านในรูปที่ 4.1

ความถี่ตัด (Cut-off Frequency) ของวงจรในรูปที่ 4.1

- จากการคำนวณ Freq. = 1591 Hz.


- จากการทดลอง Freq. = 1500 Hz.

- จาก Network Analyzer = 1500 Hz.

ดังนั้นเปอร์เซ็นต์ความผิดพลาดของ Network Analyzer = 6.67 %



คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง




รูปที่ 4.1.1 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรความถี่ต่ำผ่านการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




คณะวิทยาศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



รูปที่ 4.1.2 กราฟแสดงการตอบสนองต่อความถี่ของเฟสของความถี่ผ่านโดยการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

รูปที่ 4.1.3 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรความถี่ต่ำผ่านโดยใช้ Network Analyzer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



รูปที่ 4.1.4 กราฟแสดงการตอบสนองต่อความถี่ของวงจรความถี่ต่ำผ่าน โดยใช้ Network Analyzer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรความถี่สูงผ่าน ($R = 1K\Omega$, $C = 0.1 \mu F$, $V_{in} = 2 V_{p-p}$)



รูปที่ 4.2 วงจรกรองความถี่สูงผ่าน

จะได้ผลการทดลองดังตาราง

Frequency (Hz.)	Amplitude (Vp-p)	20 Log(Vout/Vin)	Phase Angle (Degree)
10	0.0	-	90.0
20	0.0	-	90.0
30	0.0	-	90.0
50	0.06	-30.46	90.0
70	0.08	-27.96	90.0
80	0.09	-26.94	90.0
90	0.10	-26.02	90.0
100	0.12	-24.44	90.0
200	0.22	-19.17	87.3
300	0.33	-15.65	81.8
500	0.52	-11.7	77.14
700	0.70	-9.12	72.0
800	0.78	-8.18	69.68
900	0.86	-7.33	65.5
1K	0.94	-6.56	62.45
2K	1.40	-3.098	45.0
3K	1.60	-1.94	33.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency (Hz.)	Amplitude (Vp-p)	20 Log(Vout/Vin)	Phase Angle (Degree)
5K	1.80	-0.915	22.3
7K	1.85	-0.677	19.43
8K	1.89	-0.49	17.7
9K	1.90	-0.45	13.3
10K	1.91	-0.399	11.02
20K	1.93	-0.309	7.42
30K	1.95	-0.22	5.54
50K	1.96	-0.175	3.71
70K	1.97	-0.13	2.60
80K	1.98	-0.09	0.0
90K	1.99	-0.044	0.0
100K	1.99	-0.044	0.0
200K	2.0	0.0	0.0
300K	2.0	0.0	0.0
400K	2.0	0.0	0.0

ตาราง 4.2 แสดงผลการตอบสนองต่อความถี่ของวงจรความถี่สูงผ่านในรูปที่ 4.2


ความถี่ตัด (Cut-off Frequency) ของวงจรในรูปที่ 4.2

- จากการคำนวณ Freq. = 1591 Hz.
- จากการทดลอง Freq. = 2000 Hz.
- จาก Network Analyzer = 1500 Hz.

คั้งนั้นเปอร์เซ็นต์ความผิดพลาดของ Network Analyzer = 6.67 %



คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง




รูปที่ 4.2.1 กราฟแสดงการตอบสนองต่อความถี่ของวงจรงจรความถี่สูงผ่าน โดยการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง




รูปที่ 4.2.2 กราฟแสดงการตอบสนองต่อความถี่ของเฟสที่สัญญาณของวงจรความถี่สูงผ่าน โดยการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง




รูปที่ 4.2.3 กราฟแสดงการตอบสนองต่อความถี่ของขนาดสัญญาณของวงจรความถี่สูงผ่านโดยใช้ Network Analyzer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



รูปที่ 4.2.4 กราฟแสดงการตอบสนองต่อความถี่ของเฟสสัญญาณของวงจรความถี่สูงผ่าน โดยใช้ Network Analyzer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 สรุปผลการทดลอง

จากผลการทดลองจะสังเกตได้ว่า เมื่อใช้อาศัยเทคนิคของวิชาสถิติเข้ามาช่วยในการทดสอบ จะทำให้เนทเวอร์ค อนุโลเซอร์ นี้สามารถทำงานได้อย่างมีประสิทธิภาพพอสมควร กล่าวคือสามารถจะแสดงรูปภาพการตอบสนองทางขนาดและเฟสของสัญญาณได้ใกล้เคียงกับกราฟที่ได้จากการทดสอบโดยตรง และยังสามารถแสดงค่าความถี่ตัด(Cut-off Frequency) ได้ใกล้เคียงกับในความเป็นจริงอีกด้วย แต่ในบางค่าความถี่นั้นอาจยังมีความผิดพลาดอยู่บ้าง ทั้งนี้เนื่องมาจากในวงจรส่วนควบคุมการสร้างสัญญาณรูปไซน์นั้น จะอาศัยค่าความต้านทานเป็นตัวควบคุมความถี่ ดังนั้นอาจเกิดสัญญาณรบกวนขึ้นในวงจร อันเนื่องมาจาก สัญญาณรบกวนจากการเปลี่ยนแปลงทางอุณหภูมิ (Thermal Noise)



บทที่ 5

บทสรุปและวิจารณ์

5.1 ปัญหาที่พบ

1. การเลือกใช้วงจรแปลงข้อมูลอนาลอกเป็นดิจิทัล (Analog to Digital Converter) ความละเอียดเพียง 8 บิต ซึ่งยังมีความละเอียดไม่มาก จึงไม่สามารถแสดงความแตกต่างของสัญญาณในบางช่วง ได้อย่างชัดเจน
2. ที่ความถี่สูงๆ วงจรตรวจจับระดับแรงดันยอดจะทำงานผิดพลาดมากขึ้น โดย C จะคายประจุไม่ทัน
3. สัญญาณรบกวนที่เกิดในวงจร ทำให้รูปร่างและระดับของสัญญาณไซน์ผิดเพี้ยนไป
4. วงจรสร้างสัญญาณ ไซน์สามารถสร้างสัญญาณในช่วงความถี่ 10 – 400KHz เท่านั้น

5.2 แนวทางการแก้ไข

1. ปรับปรุงวงจรสร้างสัญญาณ ไซน์ให้มีเสถียรภาพและสนับสนุนความถี่สูงขึ้น
2. ปรับปรุงการใช้งาน A/D ที่มีความละเอียดสูงขึ้น
3. ปรับปรุง คัดค้น วงจรตรวจจับระดับแรงดันแบบใหม่
4. ปรับปรุงการแสดงผลของโปรแกรมคอมพิวเตอร์ โดยอาศัยการคำนวณทางตัวเลข (Numerical Calculation) ที่เรียกว่าวิธี Curve Fitting
5. เพิ่มเติมการวิเคราะห์คุณสมบัติอย่างอื่นของวงจรทดสอบ เช่น การวิเคราะห์หาผลตอบสนองทางเฟสต่อความถี่ของวงจรองความถี่แบบต่างๆ
6. ปรับปรุงโปรแกรมควบคุมการทำงาน เพื่อให้สามารถใช้งานได้ง่าย และสะดวกมากยิ่งขึ้น



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมควบคุมการทำงานของวงจร Network Analyzer

```

#include <graphics.h>
#include <math.h>
#include <dos.h>
#include <stdio.h>
#include <conio.h>
#define Port_A 0x300      /* Address control Port_A */
#define Port_B 0x301
#define Port_C 0x302      /* Address control Port_C */
#define cont 0x303      /* Address control 8255 */
void main()
{
clrscr();
int n,x1,x2,y1,y2,x,p[10],q[28],y[28],w[10],j,i=0;
outp (cont,0x92);      /* send bit cont 8255 to i/p Port_A */
outp (Port_C,0+32);      /* Reset */
delay(2000);
printf("
... Loading ... \n ");

for(x=0x0;x<=0x0f;x++)      /* 10 Khz - 1 Khz */
{
for(j=0;j<=9;j++)
{
outp (cont,0x92);
outp (Port_C,x+128);      /* send output 32 bits */
delay(200);
outp (Port_C,x+64);
delay(20);
p[j]=inp (Port_A);
w[j]=inp (Port_B);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

outp (Port_C,x+32);
delay(200);
}
y[i]=(p[0]+p[1]+p[2]+p[3]+p[4]+p[5]+p[6]+p[7]+p[8]+p[9])/10;
q[i]=(w[0]+w[1]+w[2]+w[3]+w[4]+w[5]+w[6]+w[7]+w[8]+w[9])/10;
i++;
}
for(x=0x0f;x<=0x1c;x++)          /* 1 Khz - 100 Khz */
{
for(j=0;j<=9;j++)
{
outp (cont,0x92);
outp (Port_C,x+128);          /* send output 32 bits */
delay(200);
outp (Port_C,x+64);
delay(20);
p[j]=inp (Port_A);
w[j]=inp (Port_B);
outp (Port_C,x+32);
delay(200);
}
y[i]=(p[0]+p[1]+p[2]+p[3]+p[4]+p[5]+p[6]+p[7]+p[8]+p[9])/10;
q[i]=(w[0]+w[1]+w[2]+w[3]+w[4]+w[5]+w[6]+w[7]+w[8]+w[9])/10;
i++;
}
outp (Port_C,0);
delay(600);
outp (Port_C,0+64);
delay(20);

```

```
int temp2[32]={35,70,90,120,140,146,151,155,190,210,240,260,266,271,
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
275,310,330,360,380,386,391,395,430,450,480,500,506,
511,515,550,570,585};
```

```
clrscr();
float z,z1,z2;

while ( n != 0 )          /* while loop */
{
printf("MENU\n");

printf("1 : Frequency Response\n");
printf("2 : Phase Response  \n");
printf("3 : Exit Program  \n");

printf("Please enter number :");
scanf("%d",&n);
switch(n)
{

case 1:          /* case 1 */

{
clrscr();
int driver = VGA ,mode = VGAHI;
initgraph(&driver,&mode,"c:\\tc1\\bgi");
setviewport(0,0,630,470,1);
rectangle(35,23,630,443);

moveto(250,10);
outtext("FREQUENCY RESPONSE ");

moveto(15,460);          /* Freq */
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
outtext(" 10Hz");
```

```
moveto(145,460);
```

```
outtext("100Hz");
```

```
moveto(155,440);
```

```
outtext("|");
```

```
moveto(265,460);
```

```
outtext("1KHz");
```

```
moveto(275,440);
```

```
outtext("|");
```

```
moveto(380,460);
```

```
outtext("10KHz");
```

```
moveto(395,440);
```

```
outtext("|");
```

```
moveto(500,460);
```

```
outtext("100KHz");
```

```
moveto(515,440);
```

```
outtext("|");
```

```
moveto(580,460);
```

```
outtext("[Freq]");
```

```
/* dB */
```

```
moveto(1,10);
```

```
outtext("[dB]");
```

```
moveto(1,17);
```

```
outtext(" 0");
```

```
moveto(32,20);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
outtext("");
```

```
moveto(1,125);
```

```
outtext("-10");
```

```
moveto(32,125);
```

```
outtext("-");
```

```
moveto(1,230);
```

```
outtext("-20");
```

```
moveto(32,230);
```

```
outtext("-");
```

```
moveto(1,335);
```

```
outtext("-30");
```

```
moveto(32,335);
```

```
outtext("-");
```

```
moveto(1,440);
```

```
outtext("-40");
```

```
moveto(32,440);
```

```
outtext("-");
```

```
i=0;
```

```
int temp1[28];
```

```
for(i=1;i<28;i++)
```

```
{
```

```
z=(float)(y[i])/0xff;      /* ratio in 1V.*/
```

```
z=log10( z)*20;          /* Semi log */
```

```
z=z*21/2 ;              /* plot y */
```

```
z=-z+20;
```

```
moveto(temp2[i],z);
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

temp1[i]=z;
outtext("x");
}

for(i=1;i<27;i++)
{
line(temp2[i]+4,temp1[i]+4,temp2[i+1]+4,temp1[i+1]+4);
}

line(35,51,630,51);
moveto(1,51);
outtext(" -3");

getch();
closegraph();
}
break;

case 2:      /* case 2      */
{
clrscr();   /* PHASE DETECTER */

int driver = VGA ,mode = VGAHI;
initgraph(&driver,&mode,"c:\\tc1\\bgi");
setviewport(0,0,630,470,1);
rectangle(35,23,630,443);

moveto(250,10);
outtext(" PHASE RESPONSE ");

moveto(15,460);      /* Freq */
outtext(" 10Hz");

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
moveto(145,460);
outtext("100Hz");
moveto(155,440);
outtext("|");
```

```
moveto(265,460);
outtext("1KHz");
moveto(275,440);
outtext("|");
```

```
moveto(380,460);
outtext("10KHz");
moveto(395,440);
outtext("|");
```

```
moveto(500,460);
outtext("100KHz");
moveto(515,440);
outtext("|");
```

```
moveto(580,460);
outtext("[Freq]");
```

```
moveto(1,10);
outtext(" o ");
```

```
moveto(1,17);
outtext(" 90");
moveto(32,20);
outtext("");
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

moveto(1,223);
outtext(" o ");
moveto(1,230);
outtext(" 45");
moveto(32,230);
outtext("-");

moveto(1,433);
outtext(" o ");
moveto(1,440);
outtext(" 0");
moveto(32,440);
outtext("");

int temp1[28];
for(i=2;i<28;i++)
{
z=(float)(q[i])/0xff;      /* ratio in 1V.*/
z=z*420/0.88 ;          /* plot y */
z=440-z;
moveto(temp2[i],z);

temp1[i]=z;
outtext("x");
}

for(i=2;i<27;i++)
line(temp2[i]+4,temp1[i]+4,temp2[i+1]+4,temp1[i+1]+4);

getch();
closegraph();

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
}  
break;  
  
case 3:      /* case 3 */  
n=0;  
break;  
  
}           /* end switch */  
}           /* end while loop */  
}           /* end program */
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C






Figure 1. XR-2206 Block Diagram



16 Lead PDIP, CDIP (0.300")



16 Lead SOIC (Jedec, 0.300")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	AMSI	I	Amplitude Modulating Signal Input.
2	STO	O	Sine or Triangle Wave Output.
3	MO	O	Multiplier Output.
4	V _{CC}		Positive Power Supply.
5	TC1	I	Timing Capacitor Input.
6	TC2	I	Timing Capacitor Input.
7	TR1	O	Timing Resistor 1 Output.
8	TR2	O	Timing Resistor 2 Output.
9	FSKI	I	Frequency Shift Keying Input.
10	BIAS	O	Internal Voltage Reference.
11	SYNCO	O	Sync Output. This output is a open collector and needs a pull up resistor to V _{CC} .
12	GND		Ground pin.
13	WAVEA1	I	Wave Form Adjust Input 1.
14	WAVEA2	I	Wave Form Adjust Input 2.
15	SYMA1	I	Wave Symetry Adjust 1.
16	SYMA2	I	Wave Symetry Adjust 2.

DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of *Figure 2* $V_{CC} = 12V$, $T_A = 25^\circ C$, $C = 0.01\mu F$, $R_1 = 100k\Omega$, $R_2 = 10k\Omega$, $R_3 = 25k\Omega$
 Unless Otherwise Specified. S_1 open for triangle, closed for sine wave.

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
General Characteristics								
Single Supply Voltage	10		26	10		26	V	
Split-Supply Voltage	± 5		± 13	± 5		± 13	V	
Supply Current		12	17		14	20	mA	$R_1 \geq 10k\Omega$
Oscillator Section								
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000pF$, $R_1 = 1k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$, $R_1 = 2M\Omega$
Frequency Accuracy		± 1	± 4		± 2		% of f_o	$f_o = 1/R_1C$
Temperature Stability Frequency		± 10	± 50		± 20		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$
Sine Wave Amplitude Stability ²		4800			4800		ppm/ $^\circ C$	
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20k\Omega$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$
Sweep Linearity								
10:1 Sweep		2			2		%	$f_L = 1kHz$, $f_H = 10kHz$
1000:1 Sweep		8			8		%	$f_L = 100Hz$, $f_H = 100kHz$
FM Distortion		0.1			0.1		%	$\pm 10\%$ Deviation
Recommended Timing Components								
Timing Capacitor: C	0.001		100	0.001		100	μF	<i>Figure 5</i>
Timing Resistors: R_1 & R_2	1		2000	1		2000	k Ω	
Triangle Sine Wave Output¹								
Triangle Amplitude		160			160		mV/k Ω	<i>Figure 2</i> , S_1 Open
Sine Wave Amplitude	40	60	80		60		mV/k Ω	<i>Figure 2</i> , S_1 Closed
Max. Output Swing		6			6		V _{p-p}	
Output Impedance		600			600		Ω	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Distortion								
Without Adjustment		2.5			2.5		%	$R_1 = 30k\Omega$
With Adjustment		0.4	1.0		0.5	1.5	%	See <i>Figure 7</i> and <i>Figure 8</i>

Notes

¹ Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See *Figure 3*.

² For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

DC ELECTRICAL CHARACTERISTICS (CONT'D)

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
Amplitude Modulation								
Input Impedance	50	100		50	100		kΩ	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
Square-Wave Output								
Amplitude		12			12		Vp-p	Measured at Pin 11.
Rise Time		250			250		ns	C _L = 10pF
Fall Time		50			50		ns	C _L = 10pF
Saturation Voltage		0.2	0.4		0.2	0.6	V	I _L = 2mA
Leakage Current		0.1	20		0.1	100	μA	V _{CC} = 26V
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.

Notes

¹ Output amplitude is directly proportional to the resistance, R₃, on Pin 3. See Figure 3.

² For maximum amplitude stability, R₃ should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

Power Supply 26V

Power Dissipation 750mW

Derate Above 25°C 5mW/°C

Total Timing Current 6mA

Storage Temperature -65°C to +150°C

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO produces an output frequency proportional to an input current, which is set by a resistor from the timing

terminals to ground. With two timing pins, two discrete output frequencies can be independently produced for FSK generation applications by using the FSK input control pin. This input controls the current switches which select one of the timing resistor currents, and routes it to the VCO.




Figure 2. Basic Test Circuit




Figure 3. Output Amplitude as a Function of the Resistor, R3, at Pin 3




Figure 4. Supply Current vs Supply Voltage, Timing, R




Figure 5. R versus Oscillation Frequency.




Figure 6. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1)




Figure 7. Trimmed Distortion versus Timing Resistor.




Figure 8. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 9. Frequency Drift versus Temperature.




Figure 10. Circuit Connection for Frequency Sweep.




Figure 11. Circuit for Sine Wave Generation without External Adjustment.
(See Figure 3 for Choice of R_3)




Figure 12. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. (R₃ Determines Output Swing - See Figure 3)





Figure 13. Sinusoidal FSK Generator



$$f = \frac{2}{C} \left[\frac{1}{R_1 + R_2} \right]$$

$$\text{Duty Cycle} = \frac{R_1}{R_1 + R_2}$$

Figure 14. Circuit for Pulse and Ramp Generation.

Frequency-Shift Keying

The XR-2206 can be operated with two separate timing resistors, R₁ and R₂, connected to the timing Pin 7 and 8, respectively, as shown in *Figure 13*. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage ≥ 2V, only R₁ is activated. Similarly, if the voltage level at Pin 9 is ≤ 1V, only R₂ is activated. Thus, the output frequency can be keyed between two levels. f₁ and f₂, as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to V⁻.

Output DC Level Control

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In *Figure 11*, *Figure 12* and *Figure 13*, Pin 3 is biased midway between V⁺ and ground, to give an output dc level of ≈ V⁺/2.

APPLICATIONS INFORMATION

Sine Wave Generation

Without External Adjustment

Figure 11 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, R₁ at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than V⁺/2, and the typical distortion (THD) is < 2.5%. If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of *Figure 11* can be converted to split-supply operation, simply by replacing all ground connections with V⁻. For split-supply operation, R₃ can be directly connected to ground.

With External Adjustment:

The harmonic content of sinusoidal output can be reduced to -0.5% by additional adjustments as shown in *Figure 12*. The potentiometer, R_A , adjusts the sine-shaping resistor, and R_B provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set R_B at midpoint and adjust R_A for minimum distortion.
2. With R_A set as above, adjust R_B to further reduce distortion.

Triangle Wave Generation

The circuits of *Figure 11* and *Figure 12* can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e., S_1 open). Amplitude of the triangle is approximately twice the sine wave output.

FSK Generation

Figure 13 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted by the choice of timing resistors, R_1 and R_2 ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with V^- .

Pulse and Ramp Generation

Figure 14 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shift keys itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99% by the choice of R_1 and R_2 . The values of R_1 and R_2 should be in the range of $1k\Omega$ to $2M\Omega$.

PRINCIPLES OF OPERATION**Description of Controls****Frequency of Operation:**

The frequency of oscillation, f_o , is determined by the external timing capacitor, C , across Pin 5 and 6, and by the timing resistor, R , connected to either Pin 7 or 8. The frequency is given as:

$$f_o = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C . The recommended values of R , for a given frequency range, as shown in *Figure 5*. Temperature stability is optimum for $4k\Omega < R < 200k\Omega$. Recommended values of C are from $1000pF$ to $100\mu F$.

Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current, I_T , drawn from Pin 7 or 8:

$$f = \frac{320I_T(mA)}{C(\mu F)} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with I_T , over a wide range of current values, from $1\mu A$ to $3mA$. The frequency can be controlled by applying a control voltage, V_C , to the activated timing pin as shown in *Figure 10*. The frequency of oscillation is related to V_C as:

$$f = \frac{1}{RC} \left(1 + \frac{R}{R_c} \left(1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$

where V_C is in volts. The voltage-to-frequency conversion gain, K , is given as:

$$K = \partial f / \partial V_C = -\frac{0.32}{R_c C} \text{ Hz/V}$$

CAUTION: For safety operation of the circuit, I_T should be limited to $\leq 3mA$.

Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor, R_3 , connected to Pin 3 (see *Figure 3*). For sine wave output, amplitude is approximately 60mV peak per $k\Omega$ of R_3 ; for triangle, the peak amplitude is approximately 160mV peak per $k\Omega$ of R_3 . Thus, for example, $R_3 = 50k\Omega$ would produce approximately 13V sinusoidal output amplitude.

Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance

at Pin 1 is approximately 100k Ω . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within 14 volts of $V_{CC}/2$ as shown in *Figure 6*. As this bias level approaches $V_{CC}/2$, the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55dB.

CAUTION: AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of V_{CC} .





Figure 15. Equivalent Schematic Diagram

16 LEAD CERAMIC DUAL-IN-LINE
(300 MIL CDIP)

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.100	0.200	2.54	5.08
A ₁	0.015	0.060	0.38	1.52
B	0.014	0.026	0.36	0.66
B ₁	0.045	0.065	1.14	1.65
c	0.008	0.018	0.20	0.46
D	0.740	0.840	18.80	21.34
E ₁	0.250	0.310	6.35	7.87
E	0.300 BSC		7.62 BSC	
e	0.100 BSC		2.54 BSC	
L	0.125	0.200	3.18	5.08
α	0°	15°	0°	15°

Note: The control dimension is the inch column

16 LEAD PLASTIC DUAL-IN-LINE
(300 MIL PDIP)

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.145	0.210	3.68	5.33
A ₁	0.015	0.070	0.38	1.78
A ₂	0.115	0.195	2.92	4.95
B	0.014	0.024	0.36	0.56
B ₁	0.030	0.070	0.76	1.78
C	0.008	0.014	0.20	0.38
D	0.745	0.840	18.92	21.34
E	0.300	0.325	7.62	8.26
E ₁	0.240	0.280	6.10	7.11
e	0.100 BSC		2.54 BSC	
e _A	0.300 BSC		7.62 BSC	
e _B	0.310	0.430	7.87	10.92
L	0.115	0.160	2.92	4.06
α	0°	15°	0°	15°

Note: The control dimension is the inch column

16 LEAD SMALL OUTLINE
(300 MIL JEDEC SOIC)

Rev. 1.00



SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.093	0.104	2.35	2.65
A ₁	0.004	0.012	0.10	0.30
B	0.013	0.020	0.33	0.51
C	0.009	0.013	0.23	0.32
D	0.398	0.413	10.10	10.50
E	0.291	0.299	7.40	7.60
e	0.050 BSC		1.27 BSC	
H	0.394	0.419	10.00	10.65
L	0.016	0.050	0.40	1.27
α	0°	8°	0°	8°

Note: The control dimension is the millimeter column



Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

MAX306/MAX307

General Description

The MAX306/MAX307 precision, monolithic, CMOS analog multiplexers (muxes) offer low on-resistance (less than 100Ω), which is matched to within 5Ω between channels and remains flat over the specified analog signal range (7Ω max). They also offer low leakage over temperature (I_{NO(OFF)} less than 2.5nA at +85°C) and fast switching speeds (t_{TRANS} less than 250ns). The MAX306 is a single-ended 1-of-16 device, and the MAX307 is a differential 2-of-8 device.

The MAX306/MAX307 are fabricated with Maxim's improved 44V silicon-gate process. Design improvements yield extremely low charge injection (less than 10pC) and guarantee electrostatic discharge (ESD) protection greater than 2000V.

These muxes operate with a single +4.5V to +30V supply, or bipolar ±4.5V to ±20V supplies, while retaining TTL/CMOS-logic input compatibility and fast switching. CMOS inputs provide reduced input loading. These improved parts are plug-in upgrades for the industry-standard DG406, DG407, DG506A, and DG507A.

Applications

- Sample-and-Hold Circuits
- Test Equipment
- Heads-Up Displays
- Guidance and Control Systems
- Military Radios
- Communications Systems
- Battery-Operated Systems
- PBX, PABX
- Audio Signal Routing

Features


- ◆ Guaranteed On-Resistance Match Between Channels, <5Ω Max
- ◆ Low On-Resistance, <100Ω Max
- ◆ Guaranteed Flat On-Resistance over Specified Signal Range, 7Ω Max
- ◆ Guaranteed Charge Injection, <10pC
- ◆ I_{NO(OFF)} Leakage <2.5nA at +85°C
- ◆ I_{COM(OFF)} Leakage <20nA at +85°C
- ◆ ESD Protection >2000V
- ◆ Plug-In Upgrade for Industry-Standard DG406/DG407/DG506A/DG507A
- ◆ Single-Supply Operation (+4.5V to +30V) Bipolar-Supply Operation (±4.5V to ±20V)
- ◆ Low Power Consumption, <1.25mW
- ◆ Rail-to-Rail Signal Handling
- ◆ TTL/CMOS-Logic Compatible

Ordering Information

PART	TEMP. RANGE	PIN-PACKAGE
MAX306CPI	0°C to +70°C	28 Plastic DIP
MAX306CWI	0°C to +70°C	28 Wide SO
MAX306C/D	0°C to +70°C	Dice*
MAX306EPI	-40°C to +85°C	28 Plastic DIP
MAX306EWI	-40°C to +85°C	28 Wide SO
MAX306EQI	-40°C to +85°C	28 PLCC
MAX306MJI	-55°C to +125°C	28 CERDIP

Ordering Information continued at end of data sheet.
* Contact factory for dice specifications.

Pin Configurations/Functional Diagrams/Truth Tables



Maxim Integrated Products 1

Call toll free 1-800-998-8800 for free samples or literature.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

ABSOLUTE MAXIMUM RATINGS

Voltage Referenced to V-	Wide SO (derate 12.50mW/°C above +70°C).....	1000mW
V+	PLCC (derate 10.53mW/°C above +70°C)842mW
GND	CERDIP (derate 16.67mW/°C above +70°C)	1333mW
Digital Inputs, NO, COM (Note 1).....(V- - 2V) to (V+ + 2V) or 30mA (whichever occurs first)	Operating Temperature Ranges	
Continuous Current (any terminal).....	MAX30_C_.....	0°C to +70°C
Peak Current, NO or COM	MAX30_E_.....	-40°C to +85°C
(pulsed at 1ms, 10% duty cycle max)	MAX30_MJI.....	-55°C to +125°C
Continuous Power Dissipation (TA = +70°C)	Storage Temperature Range	-65°C to +150°C
Plastic DIP (derate 9.09mW/°C above +70°C)	Lead Temperature (soldering, 10sec)	+300°C

Note 1: Signals on NO, COM, A0, A1, A2, A3, or EN exceeding V+ or V- are clamped by internal diodes. Limit forward current to maximum current ratings.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—Dual Supplies

(V+ = +15V, V- = -15V, GND = 0V, VAH = +2.4V, VAL = +0.8V, TA = TMIN to TMAX, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP (Note 2)	MAX	UNITS		
SWITCH								
Analog Signal Range	VNO, VCOM	(Note 3)	-15		15	V		
On-Resistance	RON	INO = -1.0mA, VCOM = ±10V	TA = +25°C	60	100	Ω		
			TA = TMIN to TMAX		125			
On-Resistance Matching Between Channels	ΔRON	INO = -1.0mA, VCOM = ±10V (Note 4)	TA = +25°C	1.5	5	Ω		
			TA = TMIN to TMAX		8			
On-Resistance Flatness	RFLAT	INO = -1.0mA, VCOM = ±5V or 0V	TA = +25°C	1.8	7	Ω		
			TA = TMIN to TMAX		10			
NO-Off Leakage Current (Note 5)	INO(OFF)	VCOM = ±10V, VNO = ±10V, VEN = 0V	TA = +25°C	-0.5	0.01	0.5	nA	
			TA = TMIN to TMAX	C, E	-2.5	2.5		
				M	-5.0	5.0		
COM-Off Leakage Current (Note 5)	ICOM(OFF)	VNO = ±10V, VCOM = ±10V, VEN = 0V	MAX306	TA = +25°C	-0.75	0.02	0.75	nA
				TA = TMIN to TMAX	C, E	-20	20	
			MAX307		TA = +25°C	-0.75	0.02	
				TA = TMIN to TMAX	C, E	-10	10	
			M		-20	20		
				COM-On Leakage Current (Note 5)	ICOM(ON)	VCOM = ±10V, VNO = ±10V, sequence each switch on	MAX306	
TA = TMIN to TMAX	C, E	-25	25					
	MAX307	TA = +25°C	-0.75				0.02	0.75
TA = TMIN to TMAX		C, E	-12.5				12.5	
	M	-25	25					

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

MAX306/MAX307

ELECTRICAL CHARACTERISTICS—Dual Supplies (continued)

(V+ = +15V, V- = -15V, GND = 0V, VAH = +2.4V, VAL = +0.8V, TA = TMIN to TMAX, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP (Note 2)	MAX	UNITS
INPUT							
Input Current with Input Voltage High	IAH	VA = 2.4V or 15V		-1.0		1.0	μA
Input Current with Input Voltage Low	IAL	VEN = 0V or 2.4V, VA = 0V		-1.0		1.0	μA
SUPPLY							
Power-Supply Range				±4.5		±20	V
Positive Supply Current	I+	VEN = VA = 0V or 4.5V	TA = +25°C		16	30	μA
			TA = TMIN to TMAX			75	
		VEN = 2.4V, VA(ALL) = 0V or 2.4V	TA = +25°C		0.075	0.5	mA
	TA = TMIN to TMAX			1			
Negative Supply Current	I-	VEN = 2.4V, VA(ALL) = 0V or 2.4V	TA = +25°C		-1	1	μA
			TA = TMIN to TMAX		-10	10	
DYNAMIC							
Transistion Time	tTRANS	Figure 2	TA = +25°C		110	300	ns
			TA = TMIN to TMAX			400	
Break-Before-Make Interval	tOPEN	Figure 4	TA = +25°C		10	40	ns
Enable Turn-On Time	tON(EN)	Figure 3	TA = +25°C		130	200	ns
			TA = TMIN to TMAX			400	
Enable Turn-Off Time	tOFF(EN)	Figure 3	TA = +25°C		55	150	ns
			TA = TMIN to TMAX			300	
Charge Injection (Note 3)	Q	CL = 1.0nF, VNO = 0V, RS = 0Ω, Figure 5	TA = +25°C		2	10	pC
Off Isolation (Note 6)	VISO	VEN = 0V, RL = 1kΩ, f = 100kHz, Figure 6	TA = +25°C		-69		dB
Crosstalk Between Channels	VCT	VEN = 2.4V, f = 100kHz, VGEN = 1VP-P, RL = 1kΩ, Figure 7	TA = +25°C		-92		dB
Logic Input Capacitance	CIN	f = 1MHz	TA = +25°C		8		pF
NO-Off Capacitance	CNO(OFF)	f = 1MHz, VEN = VNO = 0V, Figure 8	TA = +25°C		8		pF
COM-Off Capacitance	CCOM(OFF)	f = 1MHz, VEN = 0.8V, VCOM = 0V, Figure 8	MAX306	TA = +25°C	130		pF
			MAX307				
COM-On Capacitance	CCOM(ON)	f = 1MHz, VEN = 2.4V, VCOM = 0V, Figure 8	MAX306	TA = +25°C	140		pF
			MAX307				

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

ELECTRICAL CHARACTERISTICS—Single Supply

($V_+ = +12V$, $V_- = 0V$, $GND = 0V$, $V_{AH} = +2.4V$, $V_{AL} = +0.8V$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP (Note 2)	MAX	UNITS
SWITCH							
Analog Signal Range	V_{NO} , V_{COM}	(Note 3)		0		12	V
On-Resistance	R_{ON}	$I_{NO} = -1.0mA$ $V_{COM} = 3V$ or $10V$	$T_A = +25^\circ C$		120	175	Ω
DYNAMIC							
Transition Time (Note 3)	t_{TRANS}	$V_{NO1} = 8V$, $V_{NO8} = 0V$, $V_{IN} = 2.4V$, Figure 1	$T_A = +25^\circ C$		130	450	ns
Enable Turn-On Time (Note 3)	$t_{ON(EN)}$	$V_{INH} = 2.4V$, $V_{INL} = 0V$, $V_{NO1} = 5V$, Figure 3	$T_A = +25^\circ C$		105	600	ns
Enable Turn-Off Time (Note 3)	$t_{OFF(EN)}$	$V_{INH} = 2.4V$, $V_{INL} = 0V$, $V_{NO1} = 5V$, Figure 3	$T_A = +25^\circ C$		80	300	ns
Charge Injection (Note 3)	Q	$C_L = 1.0nF$, $V_{NO} = 0V$, $R_S = 0\Omega$	$T_A = +25^\circ C$		2	10	pC

Note 2: The algebraic convention where the most negative value is a minimum and the most positive value a maximum is used in this data sheet.

Note 3: Guaranteed by design.

Note 4: $\Delta R_{ON} = R_{ON(MAX)} - R_{ON(MIN)}$. On-resistance match between channels and flatness are guaranteed only with specified voltages. Flatness is defined as the difference between the maximum and minimum value of on-resistance as measured at the extremes of the specified analog signal range.

Note 5: Leakage parameters are 100% tested at the maximum rated hot temperature and guaranteed by correlation at $+25^\circ C$.









Note 6: Off isolation = $20 \log V_{COM}/V_{NO}$, where V_{COM} = output and V_{NO} = input to off switch.

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Typical Operating Characteristics

MAX306/MAX307

($T_A = +25^\circ\text{C}$, unless otherwise noted.)



Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Pin Descriptions

MAX306 PIN	NAME	FUNCTION
1	V+	Positive Supply Voltage Input
2, 3, 13	N.C.	No Internal Connections
4-11	NO16-NO9	Analog Inputs-bidirectional
12	GND	Ground
14-17	A3-A0	Address Inputs
18	EN	Enable Inputs
19-26	NO1-NO8	Analog Inputs-bidirectional
27	V-	Negative Supply Voltage Input
28	COM	Output-bidirectional

MAX307 PIN	NAME	FUNCTION
1	V+	Positive Supply Voltage Input
2	COMB	Output B-bidirectional
3, 13, 14	N.C.	No Internal Connection
4-11	NO8B-NO1B	Analog Inputs-bidirectional
12	GND	Ground
15, 16, 17	A2, A1, A0	Address Inputs
18	EN	Enable Input
19-26	NO1A-NO8A	Analog Inputs-bidirectional
27	V-	Negative Supply Voltage Input
28	COMA	Output A-bidirectional

Applications Information

Operation with Supply Voltages Other than $\pm 15V$

Using supply voltages other than $\pm 15V$ will reduce the analog signal range. The MAX306/MAX307 switches operate with $\pm 4.5V$ to $\pm 20V$ bipolar supplies or with a $+4.5V$ to $+30V$ single supply; connect V- to GND when operating with a single supply. Also, both device types can operate with unbalanced supplies such as $+24V$ and $-5V$. The *Typical Operating Characteristics* graphs show typical on-resistance with 20V, 15V, 10V, and 5V supplies. (Switching times increase by a factor of two or more for operation at 5V.)

Overvoltage Protection

Proper power-supply sequencing is recommended for all CMOS devices. Do not exceed the absolute maximum ratings because stresses beyond the listed ratings may cause permanent damage to the devices. Always sequence V+ on first, then V-, followed by either the logic inputs, NO, or COM. If power-supply sequencing is not possible, add two small signal diodes in series with supply pins for overvoltage protection (Figure 1). Adding diodes reduces the analog

signal range to 1V above V+ and 1V below V-, but low switch resistance and low leakage characteristics are unaffected. Device operation is unchanged, and the difference between V+ and V- should not exceed +44V.




Figure 1. Overvoltage Protection Using External Blocking Diodes

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Test Circuits/Timing Diagrams

MAX306/MAX307




Figure 2. Transition Time




Figure 3. Enable Switching Time

MAXIM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Test Circuits/Timing Diagrams (continued)




Figure 4. Break-Before-Make Interval




Figure 5. Charge Injection

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Test Circuits/Timing Diagrams (continued)

MAX306/MAX307




Figure 6. Off Isolation




Figure 7. Crosstalk





Figure 8. NO/COM Capacitance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers


Pin Configurations/Functional Diagrams/Truth Tables (continued)



A3	A2	A1	A0	EN	ON Switch
X	X	X	X	0	None
0	0	0	0	1	1
0	0	0	1	1	2
0	0	1	0	1	3
0	0	1	1	1	4
0	1	0	0	1	5
0	1	0	1	1	6
0	1	1	0	1	7
0	1	1	1	1	8
1	0	0	0	1	9
1	0	0	1	1	10
1	0	1	0	1	11
1	0	1	1	1	12
1	1	0	0	1	13
1	1	0	1	1	14
1	1	1	0	1	15
1	1	1	1	1	16

MAX306

LOGIC "0" $V_{AL} \leq 0.8V$, LOGIC "1" = $V_{AH} \geq 2.4V$



A2	A1	A0	EN	ON Switch
X	X	X	0	None
0	0	0	1	1
0	0	1	1	2
0	1	0	1	3
0	1	1	1	4
1	0	0	1	5
1	0	1	1	6
1	1	0	1	7
1	1	1	1	8



MAX307

LOGIC "0" $V_{AL} \leq 0.8V$, LOGIC "1" = $V_{AH} \geq 2.4V$

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Pin Configurations/Functional Diagrams/Truth Tables (continued)

MAX306/MAX307




Ordering Information (continued)

PART	TEMP. RANGE	PIN-PACKAGE
MAX307CPI	0°C to +70°C	28 Plastic DIP
MAX307CWI	0°C to +70°C	28 Wide SO
MAX307C/D	0°C to +70°C	Dice*
MAX307EPI	-40°C to +85°C	28 Plastic DIP
MAX307EWI	-40°C to +85°C	28 Wide SO
MAX307EQI	-40°C to +85°C	28 PLCC
MAX307MJI	-55°C to +125°C	28 CERDIP

* Contact factory for dice specifications.

Precision, 16-Channel/Dual 8-Channel, High-Performance, CMOS Analog Multiplexers

Chip Topographies



N.C. = NO INTERNAL CONNECTION

TRANSISTOR COUNT: 269

SUBSTRATE IS INTERNALLY CONNECTED TO V+

TRANSISTOR COUNT: 269

SUBSTRATE IS INTERNALLY CONNECTED TO V+

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

12 Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600

© 1994 Maxim Integrated Products

Printed USA

MAXIM is a registered trademark of Maxim Integrated Products.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการเนทเวอร์ค อนาคตไอเชอร์ รวมถึงรายงานฉบับนี้สำเร็จลุล่วงตามเป้าหมายได้ ก็ด้วยความอุปการะคุณจากบุคคลรอบข้าง ไม่ว่าจะเป็น บิดา มารดา ผู้คอยให้กำลังใจยามท้อแท้ สิ้นหวัง อาจารย์ที่ปรึกษา ผู้คอยชี้แนะแนวทางการศึกษา ทำความเข้าใจกับโครงการ เพื่อนๆ พี่ๆ และน้องๆ ทุกคนที่คอยช่วยเหลือ ให้คำปรึกษา ผู้จัดทำจึงขอขอบพระคุณในความอนุเคราะห์ของทุกท่านไว้ ณ ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. Robert A. Witte, "Spectrum and Network Measurements", Prentice Hall, 274 p, 1991
2. Louis Nashelsky, "Electronic Devices And Circuit Theory", Prentice Hall, 950 p, 1996
3. วิโรจน์ อัสวรังสี, ชัชวาลย์ เต็มฤทธิรงค์, กรชูลิ ไช้สฤติชัย, "การใช้งานอปแอมป์และลิเนียร์ไอซี", บริษัทซีเอ็ดยูเคชั่นจำกัด, 607 หน้า
4. ทีมงานซีเอ็ด, "อุปกรณ์อิเล็กทรอนิกส์", บริษัทซีเอ็ดยูเคชั่นจำกัด, 138 หน้า
5. ชานินทร์ ถาวรศาสนวงศ์, ทินกร คู๊ก, "การอินเทอร์เฟส IBM/PC", โครงการตำราเรียนสำนักพิมพ์ฟิลิปปส์เซ็นเตอร์, 270 หน้า, 2535



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้