

ระบบคัดเลือกประเภทสินค้า

PRODUCT TYPE SELECTED SYSTEM



นายจรัญ สุขบำรุง  
นายมรรณพ สุวรรณมณี

เลขหม.....  
เลขทะเบียน **42665**  
วัน, เดือน, ปี **6 ส.ย. 2545**

.b.....  
.i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต  
สาขาเทคโนโลยีอิเล็กทรอนิกส์ ภาควิชาเทคนิคอุตสาหกรรม  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# PRODUCT TYPE SELECTED SYSTEM

Mr. JARUN SUKBUMRUNG

Mr. MAHANNOP SUWANMANEE



A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
BACHELOR OF THE TECHNOLOGY ELECTRONICS  
FACULTY OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

2000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

ระบบคัดเลือกประเภทสินค้า

PRODUCT TYPE SELECTED SYSTEM

นักศึกษา

นายจรัญ

สุขบำรุง

เลขประจำตัว 41013282

นายมรรณพ

สุวรรณมณี

เลขประจำตัว 41013308

อาจารย์ที่ปรึกษา

อาจารย์มนชนก ศรีเสื่อขาม

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2543

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้  
นับปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

อาจารย์ที่ปรึกษา

(อาจารย์มนชนก ศรีเสื่อขาม)

กรรมการ

( )

กรรมการ

( )

กรรมการ

( )

กรรมการ

( )

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

ระบบคัดเลือกประเภทสินค้า

PRODUCT TYPE SELECTED SYSTEM

นักศึกษา

นายจรูญ สุขบำรุง เลขประจำตัว 41013282

นายมรรณพ สุวรรณมณี เลขประจำตัว 41013308

อาจารย์ที่ปรึกษา

อาจารย์มนชนก ศรีเสือขาม

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2543

### บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ ได้เสนอการตรวจจับวัตถุและการคัดแยกวัตถุในสายการผลิตเพื่อให้สายการผลิตเป็นแบบอัตโนมัติมากขึ้น ลดงานในส่วนของคนที่มาคัดแยกโดยนำเอาไมโครคอนโทรลเลอร์ตระกูล MCS-51 เป็นส่วนในการประมวลผลโดยเขียนโปรแกรมภาษาแอสเซมบลี เข้าควบคุมให้ปฏิบัติตามความต้องการ

ในการควบคุม ตัวเครื่องประกอบด้วยส่วนของการตรวจจับและส่วนของการส่งผ่านวัตถุ โดยส่วนของการตรวจจับวัตถุจะเป็นแบบการกวาดภาพวัตถุที่เคลื่อนที่ผ่านและเก็บค่าเพื่อหาขนาดของวัตถุ ในส่วนของการส่งผ่านชุดส่งผ่านจะสามารถเคลื่อนที่ไปยังตำแหน่งที่ต้องการได้ 3 ตำแหน่ง ทำให้เครื่องสามารถแยกวัตถุได้ 3 ขนาด

Thesis Title	PRODUCT TYPE SELECTED SYSTEM	
Student	Mr. Jarun Sukbunrung	ID 41013282
	Mr. Mahannop Suwanmanee	ID 41013308
Advisor	Ms. Monchanok Srisuakam	
Academic Year	2000	

### **ABSTRACT**

This research is offered the scanning and separating of the objects in the processing line in order to make the processing more simplified and automated, reduce human work in separating of the objects by using the Micro Controller, MCS-51 device as the processing unit through program writing with the assembly language to control it per the desire.

In controlling, the machine consisted of the objects scanning and submission parts. The scanning part is presided to scan the object's image that moves pass including to keep the object data to calculate its size. The other submission part, it can move to three desired positions resulting in this machine is able to separate totally 3 objects.

## กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้สำเร็จลงได้ด้วยดี ด้วยคำแนะนำและคำปรึกษาเกี่ยวกับการเขียนปริญญาบัตร จาก ภาคเทคนิคอุตสาหกรรม วิศวกรรมสารสนเทศ ซึ่งเป็นอาจารย์ที่ปรึกษา คณะผู้จัดทำรู้สึกซาบซึ้งในความอนุเคราะห์จากท่าน และขอกราบขอบพระคุณเป็นอย่างสูง

ขอขอบพระคุณทุก ๆ ผู้ที่เกี่ยวข้องที่ช่วยให้ข้อมูลและคำแนะนำ ซึ่งมีส่วนทำให้คู่มือฉบับนี้สำเร็จลงได้คุณค่าอันพึงมีจากปริญญาบัตรฉบับนี้ ผู้จัดทำขอมอบให้เป็นเครื่องบูชาพระคุณแต่บิดา มารดา ครู อาจารย์ ผู้ประสิทธิ์ประสาทวิชาความรู้ คุณดูแลเอาใจใส่ และวางรากฐานแห่งการศึกษาแก่ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญตาราง	จ
สารบัญรูปภาพ	ฉ
บทนำ วัตถุประสงค์ของปริญานิพนธ์	1
บทที่ 1 การศึกษาโครงการทางด้าน Hardware	2
1.1 อุปกรณ์ในด้านอิเล็กทรอนิกส์	2
1.2 อุปกรณ์ทางด้านเครื่องจักรกล	17
บทที่ 2 การศึกษาโครงการทางด้าน Software	20
บรรณานุกรม	22
ภาคผนวก ก. รายละเอียดของวงจร	23
ภาคผนวก ข. โปรแกรม	29
ภาคผนวก ค. Data Sheet	47

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญตาราง

ตารางที่	หน้า
1.1 Port 1	8
1.2 Port 3	9
1.3 ตารางแสดงการจ่ายไฟ 1-เฟส	13
1.4 ตารางแสดงการจ่ายไฟ 2-เฟส	14
1.5 ตารางแสดงการจ่ายไฟ 1-เฟส สลับ 2-เฟส	15



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญรูป

รูปที่	หน้า
รูปที่ 1.1 ขนาดของรูปร่างของ AT89S8252 และสัญญาณที่ขาต่าง ๆ	4
รูปที่ 1.2 โครงสร้างภายในของ Microcontroller ตระกูล MCS-51 #AT89S8252	5
รูปที่ 1.3 การต่อใช้งานของขา XTAL1 และ XTAL2	6
รูปที่ 1.4 วงจรของ CP-S8252	9
รูปที่ 1.5 วงจรตรวจจับขนาดวัตถุ	10
รูปที่ 1.6 วงจรเซ็นเซอร์ตรวจจับตำแหน่ง	11
รูปที่ 1.7 แสดงโครงสร้างของ Bipolar Stepping Motor	12
รูปที่ 1.8 แสดง Block Diagram ของ L298N	13
รูปที่ 1.9 แสดงโครงสร้าง Unipolar Motor แบบ PM(ซ้าย) และ VR (ขวา)	16
รูปที่ 1.10 แสดงวงจรที่ใช้ในการขับ Bipolar Stepping Motor	17
รูปที่ 1.11 แสดงลักษณะโครงสร้างโดยทั่วไปของ Stepping Motor	17
รูปที่ 2.1 Flow Chart ของวงจรขับ Stepping Motor	20
รูปที่ 2.2 แสดงแผนผังการต่อ Microcontroller กับอุปกรณ์ร่วมต่าง ๆ	21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทนำ

1

เนื่องจากที่ภาควิชาของเราที่เรียนนั้นคือ ภาควิชาเทคนิคอุตสาหกรรมจึงได้แนวคิดที่ว่าควร จะทำชิ้นงานหรือ โครงการที่นำความรู้ทางวิชาการทางด้านอิเล็กทรอนิกส์ ที่ได้เรียนมาประยุกต์ใช้ กับโรงงานอุตสาหกรรม ซึ่งในปัจจุบันนี้จากที่ทางกลุ่มได้เรียนวิชาบริหารอุตสาหกรรมนั้นจะพบ ว่าปัจจัยทางด้านทำเลที่ตั้งที่ดินนั้นจะพบกับปัญหาที่ว่าที่คิมก มีราคาแพง ดังนั้นการใช้พื้นที่อย่าง คุ่มค่าจึงเป็นแนวคิดหลัก ที่ทางกลุ่มนำมาซึ่ง โครงการของทางกลุ่มจะเน้นการใช้ประโยชน์อย่างคุ้ม ค่าที่สุด จะสังเกตได้ว่า โรงงานส่วนใหญ่จะใช้สายพานเพื่อลำเลียงวัสดุในโรงงาน ซึ่งจะมีข้อดีคือ สะดวกรวดเร็วแต่ถ้าโรงงานนั้นมีวัสดุหลากหลายประเภทแล้ว เราจะต้องมีสายการผลิตหลายสาย ด้วยกัน ซึ่งจะต้องเพิ่มพื้นที่ในการติดตั้งสายพานการผลิตมากขึ้นด้วย ดังนั้นถ้าเรานำเอาวัสดุต่าง ๆ มาลำเลียงบนสายพานเดียวกันแล้วก็จะลดพื้นที่และ ต้นทุนในการติดตั้งสายพานลง แต่จะพบ ปัญหาคือ เราจะต้องมีการคัดแยกวัสดุที่อยู่บนสายพานเดียวกัน ซึ่งจะต้องเพิ่มแรงงานมาทำการคัด แยกวัสดุอีก ซึ่งถ้าเราใช้แรงงานคนนอกจากจะต้องเพิ่มต้นทุนในการจ้างงานแล้ว มนุษย์อาจจะผิด พลาดซึ่งจะทำให้การคัดแยกนั้นผิดพลาดได้ ดังนั้นทางกลุ่มจึงได้แนวคิดที่จะนำเอาอุปกรณ์ทาง ด้าน ไมโครคอนโทรลเลอร์ มาประยุกต์ใช้งานร่วมกับอุปกรณ์ในการตรวจจับวัสดุ เพื่อที่จะคัดแยก วัสดุที่มีขนาดแตกต่างกันออกไปได้

โครงการของทางกลุ่มที่จัดทำนั้นจะเป็นต้นแบบของสายพานการผลิตที่รวมกับไมโคร คอนโทรลเพื่อใช้ในการแยกแยะวัสดุข้อดีของโครงการก็คือจะลดความผิดพลาดในการคัดแยกวัสดุ และลดต้นทุนทางด้านแรงงานที่จะนำมาคัดแยกวัสดุและต้นทุนทางด้านพื้นที่ โครงการของทาง กลุ่มที่จัดทำนั้นจะสามารถคัดแยกได้ 3 ประเภท ซึ่งสามารถจะประยุกต์โครงการนี้ให้คัดแยกได้มาก กว่านี้ก็ได้

ในการศึกษาทางโครงการของทางกลุ่ม ๆ จะแบ่งหัวข้อในการศึกษาออกเป็น 2 ประเภท คือ ทางด้าน hardware และ software

## บทที่ 1

# การศึกษาโครงงาน ทางด้าน Hardware

### 1.1 อุปกรณ์ในด้านอิเล็กทรอนิกส์ได้แก่

**1.1.1 Microcontroller** เป็นอุปกรณ์สำคัญที่ใช้ในการควบคุม ติดต่อสื่อสารกับอุปกรณ์ภายนอก และประมวลผลเพื่อใช้ในการตัดแยกวัสดุทางกลุ่มได้เลือกใช้ Microcontroller ตระกูล MCS -51 ซึ่งเป็น Microcontroller ขนาด 8 บิตที่มีอุปกรณ์สนับสนุนประกอบอยู่ในหลายอย่าง ได้แก่ หน่วยความจำ สำหรับเก็บข้อมูล หน่วยความจำสำหรับเก็บ โปรแกรม ตัวตั้งเวลา / ตัวนับ อุปกรณ์รับส่งข้อมูลแบบอนุกรม เนื่องจากโครงสร้างของไมโครคอนโทรลเลอร์มีอุปกรณ์สนับสนุนประกอบอยู่ในนี้เอง ทำให้การใช้งานง่ายขึ้นและมีประสิทธิภาพมากขึ้นโดยไม่ต้องมีการเชื่อมต่ออุปกรณ์ภายนอกเพิ่มเติมมากเหมือนกับตัวไมโครโปรเซสเซอร์ทั่วไป นอกจากนี้หากเราต้องการใช้งานไมโครคอนโทรลเลอร์ร่วมสนับสนุนกับอุปกรณ์อื่นเพิ่มเติมเช่น ไอซี 8255 หรือ หน่วยความจำภายนอกเรายังสามารถนำมาเชื่อมต่อเพิ่มเติมกับไมโครคอนโทรลเลอร์ได้อีกด้วย

ไมโครคอนโทรลเลอร์ตระกูล MCS -51 มีให้เลือกหลายเบอร์ดังเช่น 8031 8051 ซึ่งทางกลุ่มเลือก AT89S8252 ซึ่งเป็นของ ATMEL ที่เลือกตัวนี้เพราะว่ามีคุณสมบัติในการเก็บข้อมูลไว้ใน FlashRom เราสามารถพัฒนาได้ง่ายโดยทางกลุ่มได้เลือกใช้ Single บอร์ดของ ETT รุ่น CP-S8252V1.0

คุณสมบัติของ CP-S8252

- MCS - 51 #AT89S8252 Microcontroller
- On - Board Download (ET-SPI)
- 4Bit LCD(Character)Interface
- RTC #DS1307
- EEPROM #24XX Interface
- RS232 Communication
- RS422/RS485 Communication

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- 72IOZ80 ETT Interface
- EXP 20 Pin Emulate (AT89C1051,AT89C2051,AT89C4051)
- 5VDC Rectifier

สำหรับหัวใจของโครงการนี้ คือ AT89S8252 เป็น Microcontroller unit ที่มีคุณสมบัติดังนี้

- Compatible with MCS – 51 Product
- 8 K byte of In-System Reprogrammable Downloadable Flash Memory  
(1,000 Write/Erase Cycle by Atmel Specification)
- Full Static Operation : 0 Hz to 24 MHz
- Three – Level Programmable I/O Line
- 256 Byte Internal RAM
- 32 Programmable I/O Line
- Three 16 bit Timer/Counter
- Nine Interrupt Sources
- SPI Serial Interface
- Programmable Watchdog Time
- Dual data Pointer
- 2 K Byte EEPROM ( 100,000 Write/Erase Cycle by Atmel Specification)
- Low Power Idle and Power Down
- Power Off Flag
- Programmable UART Serial Channel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# Pin Configurations



รูป 1.1 ก. PDIP

รูป 1.1 ข. PLCC


## PQFP/TQFP



รูป 1.1 ค. PQFP/TQFP

รูปที่ 1.1 ขนาดของรูปร่างของ AT89S8252 และสัญญาณที่ขาต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 โครงสร้างภายในของ Microcontroller ตระกูล MCS-51 # AT89S8252

สัญญาณต่าง ๆ ของไมโครคอนโทรลเลอร์ MCS-51 สามารถจำแนกการทำงานเป็น 3 กลุ่ม

คือ

- กลุ่มสัญญาณตำแหน่ง เป็นตัวกำหนดตำแหน่งของหน่วยความจำ
- กลุ่มสัญญาณควบคุม เป็นสัญญาณควบคุมการทำงานของไมโครคอนโทรลเลอร์
- กลุ่มสัญญาณข้อมูล เป็นทางผ่านข้อมูลระหว่างไมโครคอนโทรลเลอร์กับหน่วยความจำ

จำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่และการใช้งานของสัญญาณต่าง ๆ เป็นดังนี้


VCC สำหรับต่อกับไฟเลี้ยง 5 โวลต์

VSS สำหรับต่อกับกราวด์

XTAL1 เป็นอินพุตของภาคขยายสัญญาณแบบอินเวอร์สของวงจรผลิตสัญญาณนาฬิกา

XTAL2 เป็นเอาต์พุตของภาคขยายสัญญาณแบบอินเวอร์สของวงจรผลิตสัญญาณนาฬิกา

การต่อใช้งานของขา XTAL1 และ XTAL2 เพื่อสร้างวงจรผลิตสัญญาณให้กับ ไมโครคอนโทรลเลอร์โดยใช้คริสตอลสามารถทำได้ดังรูปที่ 1.3



รูปที่ 1.3 การต่อใช้งานของขา XTAL1 และ XTAL2

หากต้องการให้สัญญาณนาฬิกาจากภายนอกจะต่อ XTAL1 ลงกราวด์และต่อสัญญาณนาฬิกาจากภายนอกเข้าที่ขา XTAL2 ดังรูป

RST สัญญาณรีเซ็ต ไมโครคอนโทรลเลอร์จะถูกรีเซ็ตเมื่อสัญญาณที่ขานี้มีค่าเป็นลอจิก 1 นานไม่ต่ำกว่า 2 แมกซ์ซีไนเซกิล การต่อขารีเซ็ตจะเป็นไปดังรูป

ALE/PROG: (Address Latch Enable) เป็นสัญญาณเอาต์พุต ซึ่งไมโครคอนโทรลเลอร์จะส่งออกไปเป็นพัลส์เพื่อแลทช์ค่าตำแหน่งไบต์ค่าที่อยู่ที่อยู่พอร์ต P0 ในขณะที่ติดต่อกับหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายนอกสัญญาณนี้จะถูกส่งออกไปด้วยอัตราที่ คือ 1/6 เท่าของความถี่สัญญาณนาฬิกาซึ่งสามารถนำไปใช้เป็นสัญญาณนาฬิกาให้กับอุปกรณ์ภายนอกได้ สัญญาณพัลส์นี้จะถูกมองข้ามไป 1 พัลส์เมื่อมีการติดต่อกับหน่วยความจำข้อมูลภายนอก (External Data Memory) และสัญญาณนี้จะใช้เป็นอินพุตเพื่อควบคุมการโปรแกรม PROM ภายในตัวไมโครคอนโทรลเลอร์ด้วย

PSEN (Program Store Enable) เป็นเอาต์พุต สำหรับส่งสัญญาณสไตรป (พัลส์ต่ำ) เพื่อนำข้อมูลจากหน่วยความจำโปรแกรมภายนอก (External Program Memory) เมื่อซีพียูอ่านรหัสคำสั่งจากหน่วยความจำภายนอก จะส่งสัญญาณสไตรปออกมา 2 ครั้งใน 1 แมกซ์ไซเคิล แต่สัญญาณสไตรปทั้ง 2 ครั้งจะถูกข้ามไปหากเป็นช่วงที่ซีพียูติดต่อกับ External Data Memory

EA (External Access) เป็นสัญญาณอินพุต ใช้สำหรับควบคุมให้ไมโครคอนโทรลเลอร์เลือกติดต่อกับโปรแกรมที่เก็บอยู่ในหน่วยความจำโปรแกรมภายใน หรือภายนอก หากให้ค่าลอจิก 1 จะเลือกติดต่อกับหน่วยความจำโปรแกรมภายใน หากให้ค่าลอจิก 0 จะเลือกติดต่อกับหน่วยความจำโปรแกรมภายนอก

Port 0 เป็นพอร์ตอินพุตเอาต์พุต 2 ทางแบบ Open drain ขนาด 8 bit P0.0 - P0.7 เมื่อใช้เป็นเอาต์พุตสามารถต่อกับไอซี TTL ตระกูล ได้ 8 ตัว เมื่อต้องการใช้งานเป็นอินพุตต้องส่งค่า ลอจิก 1 ออกไปที่พอร์ตก่อนเพื่อทำให้ลอยซึ่งจะเป็นอิมพีแดนซ์สูง พอร์ต P0 จะทำงานอีกหน้าที่คือเป็นมัลติเพล็กซ์ของสัญญาณตำแหน่งด้านต่ำ และสัญญาณข้อมูลในการติดต่อกับหน่วยความจำภายนอก การทำงานในลักษณะนี้จะใช้การพูลอัพ (pull up) จากภายในที่สามารถจ่ายกระแสให้กับอินพุตของ TTL ได้ 8 ตัว นอกจาก 2 หน้าที่ดังกล่าวแล้ว พอร์ต P0 ยังใช้เป็นตัวรับข้อมูลในช่วงการโปรแกรม EPROM และเป็นตัวส่งข้อมูลออกมาในช่วงการตรวจสอบโปรแกรมภายใน ROM หรือ EPROM ซึ่งจะต้องใช้พูลอัพ จากภายนอกในขณะที่ทำการตรวจสอบโปรแกรม

Port 1 เป็นพอร์ตอินพุต/เอาต์พุตแบบ 2 ทาง ขนาด 8 บิต ที่มีพูลอัพอยู่ภายใน ในกรณีเอาต์พุตจะต่อกับอินพุต TTL ตระกูล LS ได้ 4 ตัวเมื่อต้องการใช้เป็นอินพุตต้องเริ่มต้นด้วยการส่งค่าลอจิก 1 ออกไปที่พอร์ตนี้ก่อน เพื่อทำให้เกิดพูลอัพภายใน เมื่อมีสัญญาณอินพุตเป็น 0 เข้ามาจะทำให้ พอร์ตจ่ายกระแสออกเนื่องจากการพูลอัพอยู่ภายใน นอกจากนี้พอร์ต P1 ยังทำหน้าที่รับตำแหน่งด้านต่ำในช่วงการโปรแกรม EPROM และช่วงการตรวจสอบโปรแกรมใน ROM หรือ EPROM อีกด้วย สำหรับเบอร์ 8032 AH และขา 8052 AH ขา P1.0 และขา P1.1 จะทำหน้าที่เป็น T2 และ T2EX อีกหนึ่งหน้าที่ ดังตารางที่ 1.1

## ตารางที่ 1.1 Port 1

Port Pin	Alternate Functions
P1.0	T2 (external count input to Timer/Counter 2), clock-out
P1.1	T2EX (Timer/Counter 2 capture/reload trigger and direction control)
P1.4	$\overline{SS}$ (Slave port select input)
P1.5	MOSI (Master data output, slave data input pin for SPI channel)
P1.6	MISO (Master data input, slave data output pin for SPI channel)
P1.7	SCK (Master clock output, slave clock input pin for SPI channel)

Port 2 เป็นพอร์ตอินพุต/เอาต์พุตแบบ 2 ทาง ขนาด 8 บิต ที่มีพูลอัพอยู่ภายใน ในกรณีเอาต์พุตจะต่อกับอินพุต TTL ตระกูล LS ได้ 4 ตัวเมื่อต้องการใช้เป็นอินพุตต้องเริ่มต้นด้วยการส่งค่าลอจิก 1 ออกไปที่พอร์ตนี้ก่อน เพื่อทำให้เกิดพูลอัพภายใน เมื่อมีสัญญาณอินพุตเป็น 0 จะทำให้พอร์ต P2 จ่ายกระแสออกเนื่องจากการพูลอัพภายใน ในระหว่างการติดต่อกับโปรแกรมภายนอกหรือการติดต่อกับหน่วยความจำข้อมูลภายนอกที่มีการอ้างตำแหน่งแบบ 16 บิต พอร์ต P2 จะส่งตำแหน่ง ไบต์สูงออกไป ซึ่งการทำงานในลักษณะนี้จะมีการพูลอัพภายในอยู่ ในช่วงของการติดต่อกับหน่วยความจำข้อมูลภายนอกที่ใช้การอ้างตำแหน่งแบบ 8 บิต (คำสั่ง MOVX @Ri) สัญญาณที่ขาของพอร์ต P2 จะมีค่าเท่ากับรีจิสเตอร์ P2 ที่อยู่ใน SFR นอกจากนี้พอร์ต P2 ยังทำหน้าที่รับตำแหน่งไบต์สูง ในช่วงของการโปรแกรม EPROM และการตรวจสอบโปรแกรมใน ROM และ EPROM อีกด้วย



Port 3 เป็นพอร์ตอินพุต/เอาต์พุตแบบ 2 ทาง ขนาด 8 บิต ที่มีพูลอัพอยู่ภายใน ในกรณีเอาต์พุตจะต่อกับอินพุต TTL ตระกูล LS ได้ 4 ตัวเมื่อต้องการใช้เป็นอินพุตต้องเริ่มต้นด้วยการส่งค่าลอจิก 1 ออกไปที่พอร์ตนี้ก่อน เพื่อทำให้เกิดพูลอัพภายใน เมื่อมีสัญญาณอินพุตเป็น 0 จะทำให้พอร์ต P3 จ่ายกระแสออกเนื่องจากการพูลอัพภายใน นอกจากนี้ พอร์ต P3 ยังทำหน้าที่เป็นสัญญาณอื่น ๆ อีกดังนี้

เมื่อต้องการใช้งานพอร์ต P3 ให้ทำหน้าที่เป็นสัญญาณต่าง ๆ จะต้องเริ่มต้นด้วยการส่งค่าลอจิก 1 ออกไปแลทซ์ที่พอร์ต P3 ก่อนเพื่อให้เกิดการพูลอัพภายใน หากเรากำหนดให้มีค่าลอจิก 0 จะทำให้สัญญาณที่ขาต่าง ๆ มีค่าเป็น 0 ตลอดเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1.2 Port 3

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{INT0}$ (external interrupt 0)
P3.3	$\overline{INT1}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	$\overline{WR}$ (external data memory write strobe)
P3.7	$\overline{RD}$ (external data memory read strobe)



รูปที่ 1.4 วงจรของ CP-S8252


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1.1.2 วงจรตรวจจับ

อุปกรณ์ตรวจจับจะมี 2 แบบ คือ อุปกรณ์ที่ใช้ในการตรวจจับตำแหน่งต่าง ๆ เพื่อให้ชุดเครื่องกลเคลื่อนไปยังตำแหน่งที่ต้องการและอุปกรณ์ที่ใช้ในการตรวจจับขนาดของวัตถุ


1.1.2.1 วงจรตรวจจับตำแหน่งในที่นี้จะใช้เซ็นเซอร์แบบแสง ในการตรวจจับตำแหน่งซึ่งจะเป็นแบบสำเร็จรูปภายในจะประกอบด้วย LED และ โฟโตทรานซิสเตอร์ โดยจะควบคุมการทำงานด้วยวงจรดังรูป

ตำแหน่งที่ใช้จะมีอยู่ด้วยกัน 3 ตำแหน่ง คือ ตำแหน่งที่ชุดเคลื่อนย้ายวัตถุไปทางด้านหลังตำแหน่งที่ย้ายวัตถุไปทางด้านหน้า และ ตำแหน่งจุดเริ่มต้นของชุดหมุน



รูปที่ 1.5 วงจรตรวจจับขนาดวัตถุ

1.1.2.2 วงจรตรวจจับขนาดวัตถุในที่นี้จะใช้เซ็นเซอร์แบบแสง ในการตรวจจับโดยจะประกอบด้วย LED แบบความเข้มสูงและ โฟโตทรานซิสเตอร์โดยจะออกแบบวงจรการควบคุมให้สามารถปรับแต่งระยะห่างระหว่างวัตถุกับเซ็นเซอร์ได้ง่ายซึ่งวงจรจะเป็นดังรูป



รูปที่ 1.6 วงจรเซ็นเซอร์ตรวจจับตำแหน่ง

ในที่นี้เราจะใช้วงจรด้วยกันทั้งหมด 8 ชุด เพื่อส่งสัญญาณเข้าไปยังวงจรส่วนประมวลผล 8 bit

### 1.1.3 วงจรขับมอเตอร์

#### การควบคุม Stepping Motor

เราได้กล่าวถึงหลักเกณฑ์ในการจำแนกประเภทของ Stepping Motor เพื่อให้เราได้ทราบถึงคุณลักษณะเด่น ๆ ของมอเตอร์แต่ละแบบกันมาพอสมควรแล้ว ในลำดับต่อไปจะขอกล่าวถึงเทคนิคและวิธีการในการควบคุมการทำงานของ Stepping Motor เพื่อให้เกิดความรู้ความเข้าใจและสามารถนำ Stepping Motor ไปประยุกต์ใช้งานให้เกิดประโยชน์ได้อย่างเต็มความสามารถ

ดังได้ทราบมาแล้วว่าการที่ Stepping Motor จะสามารถเคลื่อนที่ไปในทิศทางที่เราต้องการได้นั้น เราจะต้องทำการจ่ายกระแสไฟฟ้าให้กับขดลวดของ Motor เพื่อให้เกิดเป็นค่านาขของสนามแม่เหล็กไฟฟ้าขึ้น อย่างเป็นลำดับขั้นที่ถูกต้องและสัมพันธ์กันซึ่งเทคนิควิธีการที่ใช้ในการควบคุมการเคลื่อนที่ของ Stepping Motor นั้นสามารถทำได้หลายวิธี โดยในแต่ละวิธีการนั้น ต่างมีข้อดีข้อเสียต่างกันไป เพื่อให้เข้าใจถึงแนวทางในการควบคุมการเคลื่อนที่ของ Stepping Motor ได้ดียิ่งขึ้น จึงขอแบ่งแยกประเภทการควบคุมการทำงานของ Stepping Motor ตามลักษณะโครงสร้างของขดลวด โดยเราสามารถแบ่งแยกได้ 2 แบบด้วยกัน คือ

#### 1.1.3.1 Stepping Motor แบบ 2 ขั้ว (Bipolar Stepping Motor)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1.1.3.2 Stepping Motor แบบหลายขั้ว (Unipolar Stepping Motor)

ซึ่งวิธีการสำหรับควบคุมการทำงานของ Stepping Motor ทั้ง 2 แบบนี้ มีวิธีการที่คล้ายกัน โดยแบ่งเทคนิคการควบคุมการทำงานของ Stepping Motor ได้ 3 แบบคือ

- การควบคุมแบบ จ่ายกระแสไฟให้กับขดลวดครึ่งละ 1 ขด
- การควบคุมแบบ จ่ายกระแสไฟให้กับขดลวดครึ่งละ 2 ขด
- การควบคุมแบบ จ่ายกระแสไฟให้กับขดลวด 1 ขด สลับกับ 2 ขด

### 1.1.3.1 การควบคุมแบบ Stepping Motor แบบ 2 ขั้ว (Bipolar Motor)



รูปที่ 1.7 แสดงโครงสร้างของ Bipolar Stepping Motor


โดยในส่วนของวงจรขับกระแสให้กับมอเตอร์นั้นจะใช้ IC เบอร์ L298N ของ SGS-THOMSON ซึ่งสามารถแบ่งสัญญาณการควบคุมการทำงานออกเป็น 2 ชุด คือ

- EN1, INPUT-A, INPUT-B สำหรับขับกระแสให้กับขดลวดขดที่ 1 ของมอเตอร์
- EN2, INPUT-C, INPUT-D สำหรับขับกระแสให้กับขดลวดขดที่ 2 ของมอเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยสัญญาณ EN1 เป็นสัญญาณควบคุมหลักทำงานที่ Logic “1” เพื่อใช้สำหรับเปิด-ปิด การไหลของกระแสของ OUTPUT A และ E

ส่วนสัญญาณ EN2 ก็เป็นสัญญาณควบคุมหลักการทำงานที่ Logic “1” เพื่อใช้สำหรับ เปิด-ปิดการไหลของกระแสของ OUTPUT C และ D



รูปที่ 1.8 แสดง Block Diagram ของ L298N

ตารางที่ 1.3 ตารางแสดงการจ่ายไฟ 1-เฟส





ลำดับที่	D	C	B	A	การทำงาน	ตำแหน่ง
1	0	0	0	1	กระแสไหลจาก A---Bขดเดียว	
2	0	1	0	0	กระแสไหลจาก C---Dขดเดียว	
3	0	0	1	0	กระแสไหลจาก B---Aขดเดียว	
4	1	0	0	0	กระแสไหลจาก D---Cขดเดียว	

การควบคุมแบบมอเตอร์โดยการจ่ายไฟให้กับขดลวดพร้อมกัน 2 – เฟส หรือการควบคุมแบบ Full Step ซึ่งในบางครั้งอาจเรียก two-phase-on หรือ two excitation ก็ได้เช่นกัน โดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





ในวิธีนี้เราจะจ่ายกระแสไฟฟ้าให้กับขดลวดของมอเตอร์ ครึ่งละ 2-เฟสพร้อมกัน โดยการควบคุมแบบนี้จะให้แรงบิดมาก โดยมีลำดับขั้นดังต่อไปนี้คือ

ตารางที่ 1.4 ตารางแสดงการจ่ายไฟ 2-เฟส

ลำดับที่	D	C	B	A	การทำงาน	ตำแหน่ง
1	0	1	0	1	กระแสไหลจาก A---B และ C---D	
2	0	1	1	0	กระแสไหลจาก C---D และ B---A	
3	1	0	1	0	กระแสไหลจาก B---A และ D---C	
4	1	0	0	1	กระแสไหลจาก D---C และ A---B	





• การควบคุมแบบมอเตอร์โดยการจ่ายไฟให้กับขดลวด 1-เฟส สลับ 2-เฟส หรือการควบคุมแบบ Haft Step หรือในบางครั้งอาจเรียก one-two excitation โดยในวิธีนี้เราจะจ่ายกระแสไฟฟ้าให้กับขดลวดของมอเตอร์ 1-เฟส สลับกับ 2-เฟส โดยการควบคุมแบบนี้จะให้แรงบิดเฉลี่ยลดลงแต่ได้ความละเอียดแม่นยำของระยะทางการเคลื่อนที่เพิ่มขึ้นเป็น 2 เท่า โดยลำดับขั้นตอนนี้สามารถแสดงได้ดังต่อไปนี้

ตารางที่ 1.5 ตารางแสดงการจ่ายไฟ 1-เฟส สลับ 2-เฟส

ลำดับที่	D	C	B	A	การทำงาน	ตำแหน่ง
1	0	0	0	1	กระแสไหลจาก A---B ขดเดียว	
2	0	1	0	1	กระแสไหลจาก A---B และ C---D	
3	0	1	0	0	กระแสไหลจาก C---D ขดเดียว	
4	0	1	1	0	กระแสไหลจาก C---D และ B---A	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1.5 (ต่อ)


ลำดับที่	D	C	B	A	การทำงาน	ตำแหน่ง
5	0	0	1	0	กระแสไหลจาก B ----A ขดเดียว	
6	1	0	1	0	กระแสไหลจาก B----A และ C----D	
7	1	0	0	0	กระแสไหลจาก D----C ขดเดียว	
8	1	0	0	1	กระแสไหลจาก D----C และ A----B	

ซึ่งวิธีการที่กล่าวมาทั้ง 3 วิธีนั้นเป็นการควบคุมทิศทางเคลื่อนที่ของมอเตอร์เท่านั้น สำหรับในเรื่องของความเร็วในการเคลื่อนที่นั้นต้องกำหนดจากอัตราความเร็วของสัญญาณ Pulse ที่ใช้สำหรับควบคุมการทำงานในแต่ละ Step ซึ่งความถี่ของสัญญาณ Pulse นี้ต้องขึ้นอยู่กับความสามารถของมอเตอร์ ที่ใช้งานด้วยว่ามีอัตราการสแต็ป (Step Rate) เป็นเท่าไร เนื่องจากตัวมอเตอร์นั้นเป็นอุปกรณ์ทางกลซึ่งทำงานได้ช้าถ้าหากเราสร้างสัญญาณควบคุมที่มีอัตราการสแต็ปที่เร็วเกินความสามารถของมอเตอร์ เช่นสั่งให้เคลื่อนที่ไปยังสแต็ปที่ 2 ในขณะที่มอเตอร์ยังเคลื่อนที่ไปยังสแต็ปที่ 1 ไม่เสร็จสมบูรณ์แล้วก็จะทำให้เกิดการผิดพลาดขึ้น ซึ่งมอเตอร์อาจแสดงออกด้วยอาการสั่น หรือไม่หมุนเลย หรืออาจหมุนกลับไปกลับมาไม่แน่นอน เป็นต้น

#### 1.1.3.2 การควบคุม Stepping Motor แบบหลายขั้ว (Unipolar Stepping Motor)

สำหรับ Stepping Motor แบบนี้จะมีทั้งแบบที่เป็นแม่เหล็กถาวร (PM) และแบบที่เป็นประเภทแปรผันค่ารีลัคแตนซ์ (VR) โดยจะมีขดลวดทั้งหมด 4 ขด ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.9 แสดงโครงสร้าง Unipolar Motor แบบ PM (ซ้าย) และ VR (ขวา)

ซึ่งวิธีการควบคุมให้มอเตอร์หมุนหรือเคลื่อนที่ไปตามที่เราต้องการนั้นจะมีกรรมวิธีคล้ายกับการควบคุมมอเตอร์แบบ 2 ขั้ว (Bipolar Motor) กล่าวคือ


การควบคุมมอเตอร์แบบจ่ายไฟให้ขดลวดครึ่งละ 1-เฟส แบบนี้ต้องจ่ายไฟให้ขดลวดมอเตอร์ครึ่งละ 1-เฟส เรียงลำดับกันไป คือ A/B/C/D

- การควบคุมมอเตอร์โดยการจ่ายไฟให้กับขดลวดพร้อมกัน 2-เฟส เรียงกันไป คือ AC/CB/BD/DA

- การควบคุมมอเตอร์โดยการจ่ายไฟให้กับขดลวด 1-เฟส สลับกับ 2-เฟส แบบนี้ต้องจ่ายไฟให้กับขดลวด 1-เฟส สลับกับ 2-เฟส ซึ่งมีลำดับขึ้นเรียงกันตามลำดับ ดังนี้คือ A/AC/C/BC/B/BD/D/DA

สำหรับการกำหนดพิคกักระแสสูงสุดของเอาต์พุตนั้นสามารถกำหนดได้ด้วยการปรับค่าความต้านทานแบบปรับค่าได้ VR1 แล้ววัดระดับแรงดันที่ขา 3 หรือ 5 ของออปแอมป์ LM358 เทียบกับ Ground ของวงจร ซึ่งค่าระดับของแรงดันนี้สามารถคำนวณได้จากสูตร

$$\text{แรงดัน} = \text{ค่ากระแสสูงสุดที่ต้องการ} \times 0.5$$




รูปที่ 1.10 แสดงวงจรที่ใช้ในการขับ Bipolar Stepping Motor

และในการควบคุมมอเตอร์กระแสตรง ก็จะใช้วงจรเดียวกันในการควบคุมแบบกลับทางหมุน และแบบเปิดปิดอย่างเดียว

## 1.2 อุปกรณ์ทางด้านเครื่องจักรกล

### 1.2.1 Stepping Motor เป็นอุปกรณ์ที่ใช้ในการส่งกำลังขับเคลื่อนอุปกรณ์ทางกล

ความรู้ทั่วไปเกี่ยวกับ Stepping Motor



รูปที่ 1.11 แสดงลักษณะโครงสร้างโดยทั่วไปของ Stepping Motor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามปกติโดยทั่ว ๆ ไปแล้ว Stepping Motor ที่มีอยู่ในปัจจุบันนี้สามารถจำแนกออกตามลักษณะโครงสร้างได้ 3 แบบใหญ่ ๆ ด้วยกันคือ

#### 1.2.1.1 แบบแม่เหล็กถาวร (Permanent Magnet Stepping Motor หรือ PM)

Stepping Motor แบบ PM นี้จะใช้ส่วนของ Stator สำหรับพันขดลวดไว้หลาย ๆ โพล (Pole) และจะมี Rotor เป็นรูปทรงกระบอกฟันเลื่อย ซึ่งส่วนของ Rotor นี้จะทำด้วยแม่เหล็กถาวร โดยเมื่อเราป้อนไฟฟ้ากระแสตรงให้กับขดลวดที่พันอยู่บนส่วนของแกน Stator จะทำให้เกิดสนามแม่เหล็กไฟฟ้าที่เกิดขึ้นนี้จะทำให้เกิดแรง ดัน-ผลัก กับขั้วแม่เหล็กของส่วน Rotor จึงส่งผลให้แกน Rotor ของมอเตอร์สามารถเคลื่อนที่ไปได้ ซึ่ง Stepping Motor แบบ PM นี้จะมีแรงจูงยัดให้ส่วน Rotor หยุดอยู่กับที่ได้ ถึงแม้ว่าจะยังไม่ได้จ่ายไฟให้กับขดลวดของมอเตอร์ก็ตาม ข้อดีของมอเตอร์แบบนี้คือให้แรงบิดสูง แต่มีระยะการเคลื่อนที่ไม่ละเอียดมากนัก

#### 1.2.1.2 แบบแปรผันค่ารีลักแตนซ์ (Variable Reluctance Stepping Motor VR)

Stepping Motor แบบ VR นี้ ส่วนของ Rotor สามารถเคลื่อนที่ได้โดยอิสระโดย Rotor จะทำขึ้นจากสารแม่เหล็กกำลังอ่อน (Fource Low Magnetic) มีลักษณะเป็นทรงกระบอกฟันเลื่อย ซึ่งจะมีความสัมพันธ์โดยตรงกับจำนวนโพล (Pole) ของขดลวดใน Stator เพื่อใช้สำหรับกำหนดระยะของมุมที่จะหมุนไปในแต่ละครั้งของการเคลื่อนที่ เมื่อเราป้อนกระแสไฟฟ้าให้กับขดลวดใน Stator จะทำให้เกิดแรงบิดเพื่อไปหมุน Rotor ให้เคลื่อนที่ไปในเส้นทางของอำนาจแม่เหล็กที่มีค่า Reluctance ต่ำที่สุด จึงทำให้มอเตอร์แบบนี้มีความเร็วสูงและมีตำแหน่งของการเคลื่อนที่มีความแม่นยำสูงและมีเสถียรภาพดี แต่มีแรงบิดน้อยกว่าแบบ PM

#### 1.2.1.3 แบบผสม (Hybrid Stepping Motor หรือ H)

Stepping Motor แบบนี้ เป็นการนำเอาข้อดีของมอเตอร์ แบบ PM และ VR มารวมเข้าด้วยกัน โดยจะออกแบบให้มีส่วนของ Stator มีลักษณะคล้ายกับของมอเตอร์แบบ VR สำหรับในส่วนของ Rotor มีลักษณะคล้ายกับของมอเตอร์แบบ VR สำหรับในส่วนของ Rotor จะมีหมวกหุ้มปลายทำด้วยสารแม่เหล็กกำลังสูงโดยการออกแบบจะควบคุมขนาดของรูปร่างของหมวกแม่เหล็กอย่างดี เพื่อให้ได้มุมการหมุนของมอเตอร์ในแต่ละครั้งที่ละเอียดและแม่นยำที่สุด ข้อดีของมอเตอร์แบบนี้คือให้แรงบิดสูง มีขนาดกระทัดรัด มีระยะการหมุนที่ละเอียดแม่นยำ มีแรงจูงยัดให้แกน Rotor หยุดนิ่งอยู่กับที่ได้ดี ถึงแม้ว่าจะยังไม่ได้จ่ายกระแสไฟฟ้าให้กับขดลวดของมอเตอร์เลยก็ตาม แต่มอเตอร์แบบนี้มักมีราคาสูงกว่ามอเตอร์แบบอื่น ๆ

จะเห็นได้ว่า Stepping Motor ทั้ง 3 ประเภทนี้ ต่างก็มีข้อดีข้อเสียต่างกันออกไปการที่เราตัดสินใจเลือกใช้ Motor แบบใดนั้นคงต้องพิจารณาจากจุดประสงค์หลักในการใช้งาน เช่น แรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บิด ความแม่นยำในการเคลื่อนที่ ตัวอย่างเช่น ถ้าหากว่าต้องการใช้กับงานที่ต้องการแรงบิดสูง ๆ ก็ควรเลือกใช้มอเตอร์แบบแม่เหล็กถาวร (PM) แต่ถ้าต้องการใช้กับงานที่ต้องการความแม่นยำในการเคลื่อนที่มาก ๆ ก็ควรเลือกใช้แบบแปรผันค่ารีลักแตนซ์ (VR) และในทำนองเดียวกัน ถ้าต้องการทั้งแรงบิดและความละเอียดแม่นยำในการเคลื่อนที่ด้วย ก็ต้องเลือกใช้แบบ ผสม (HYBRID) เป็นต้น

### 1.2.2 โครงสร้างของชิ้นงาน

ชิ้นงานจะถูกแบ่งออกเป็น 2 ส่วน ดังนี้

1.2.2.1 ส่วนตรวจจับวัตถุ ทำหน้าที่ลำเลียงวัตถุเข้าสู่อุปกรณ์ตรวจจับ เพื่อตรวจวัดขนาดให้ส่วนประมวลผลไปทำการคัดแยก

1.2.2.2 ส่วนขนถ่ายวัตถุ ทำหน้าที่รับข้อมูลจากส่วนประมวลผลและส่งวัตถุไปยังตำแหน่งที่ส่วนประมวลผลกำหนดให้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### การศึกษาโครงงาน ทางด้าน Software


ในการศึกษาทางด้านซอฟต์แวร์ Software ในขั้นตอนแรกเราจะต้องทำการกำหนดขั้นตอนในการทำงานต่าง ๆ ของชุดคืดแยกวัตถุเพื่อที่จะกำหนดตำแหน่ง และค่าต่าง ๆ ที่จะใช้เขียนลงในโปรแกรมซึ่งขั้นตอนจะเป็นดังแผนผังข้างล่าง



รูปที่ 2.1 Flow Chart ของวงจรขับ Stepping Motor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนนี้จะประกอบด้วยลำดับขั้นตอนการทำงาน และ โปรแกรมที่ใช้ในการกำหนดการทำงาน  
ของ MCS-51



รูปที่ 2.2 แสดงแผนผังการต่อ Microcontroller กับอุปกรณ์ร่วมต่าง ๆ

จากรูปเราจะมีกำหนดพอร์ตของ Microcontroller กับอุปกรณ์ร่วมต่าง ๆ ดังนี้

1. **Stepping Motor** จะต่อร่วมกับพอร์ต P0.0-P0.3 เพื่อใช้ในการขับเคลื่อน CONVEYER1
2. **Stepping Motor** จะต่อร่วมกับพอร์ต P0.4-P0.7 เพื่อใช้ในการขับเคลื่อน ROTARY
3. **DC Motor** จะต่อร่วมกับพอร์ต P1.0-P1.2 เพื่อใช้ในการขับเคลื่อน CONVEYER2 และชุดขนถ่ายวัสดุ
4. **Sensor Colum 1-8** จะต่อร่วมกับพอร์ต P2.0-P2.7 เพื่อใช้ในการกวาดภาพวัตถุในการหาขนาดของวัตถุ
5. **Sensor Checkhome** จะต่อร่วมกับพอร์ต P1.3-P1.5 เพื่อใช้ในการกำหนดตำแหน่งต่าง ๆ ของชุดขนถ่ายวัสดุ
6. **Switch Start-Stop** จะต่อร่วมกับพอร์ต P1.6-P1.7 เพื่อใช้ในการเปิดปิดการทำงานของอุปกรณ์ทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

- สถาบันเทคโนโลยีราชมงคล. 2537. คู่มือการพิมพ์ปริญญาบัตร. ปทุมธานี : คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีราชมงคล
- สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2542. คู่มือการเรียบเรียงปริญญาบัตร.  
กรุงเทพฯ : ภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระ  
จอมเกล้าเจ้าคุณทหารลาดกระบัง
- อุดม จีนประดับ. 2541. ไมโครคอนโทรลเลอร์ MCS-51. กรุงเทพฯ : สถาบันเทคโนโลยีพระจอม  
เกล้าพระนครเหนือ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาคผนวก ก.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก. รูปแผ่นลายทองแดงของ CPU and POWER SUPPLY




รูปที่ ข. รูปแผ่นลายทองแดงของ SENSOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ค. รูปแผ่นลายทองแดงของ STEPPING DRIVER




รูปที่ ง. รูปถ่ายส่วนคัดแยกวัตถุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ จ. รูปถ่ายส่วนชุดขนถ่ายวัตถุทั้ง 2 ส่วน



รูปที่ ฉ.. รูปถ่ายทุกส่วนด้านหน้าของเครื่องคัดแยกด้านหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข. รูปถ่ายทุกส่วนของเครื่องตัดแยกด้านข้าง




รูปที่ ช. รูปถ่ายการวางวงจรของเครื่องควบคุมด้านใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ๓. รูปถ่ายของเครื่องควบคุมด้านหน้า



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
;FILENAME      SEP.ASM
;DESCRIPTION
;HARDWARE      AT89S252
;ASSEMBLER     SXA51
;START-DATE    OCT 14,1999 /MAY 2001'
```

```
$ LENGTH 0      ;Define Line per Page No limit
```

```
;***** INTERNAL RAM *****;
```

```
;00H - 1FH = REGISTER BANK 0 - 3
```

```
;20H - 2FH = BIT ADDRESS (BIT NAME 00H - 7FH)
```

```
;***** INTERNAL RAM AREA BUFFER *****;
```

```
ORG 20H
```

```
GEN_FG: DS 5 ;GENERAL FLAG
```

```
;**** BUFFER AREA ****;
```

```
USER_FG: DS 1 ;USER FLAG
```

```
CONY_CNT: DS 1 ;CONVERYER MOTOR1 DRIVER TABLE COUNTER
```

```
ROTY_CNT: DS 1 ;ROTARY MOTOR2 DRIVER TABLE COUNTER
```

```
CONY_POS: DS 2 ;CONVERYER POSITION COUNTER (41 STEP/ 0.5 INCH)
```

```
ROTY_POS: DS 1 ;ROTARY POSITION COUNTER (50 STEP/ 90 DEG)
```

```
P2_DAT: DS 1 ;DATA BUFFER FOR PORT2 SENSOR
```

```
WIDTH_BUF: DS 1 ;BOX WIDTH BUFFER
```

```
LONG_BUF: DS 1 ;BOX LONG BUFFER
```

```
SIZE_BUF: DS 1 ;OBJECT SIZE BUFFER
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
;**** STACK AREA ****;
```

```
STACK: ;STACK AREA ADDRESS
```

```
;***** 89S8252 PORT DEFINE *****
```

```

CONY_1 EQU P0.0 ;CONVERYER1 STEPPING MOTOR SIGNAL A
CONY_2 EQU P0.1 ;CONVERYER1 STEPPING MOTOR SIGNAL B
CONY_3 EQU P0.2 ;CONVERYER1 STEPPING MOTOR SIGNAL C
CONY_4 EQU P0.3 ;CONVERYER1 STEPPING MOTOR SIGNAL D
ROTY_1 EQU P0.4 ;ROTARY STEPPING MOTOR SIGNAL A
ROTY_2 EQU P0.5 ;ROTARY STEPPING MOTOR SIGNAL B
ROTY_3 EQU P0.6 ;ROTARY STEPPING MOTOR SIGNAL C
ROTY_4 EQU P0.7 ;ROTARY STEPPING MOTOR SIGNAL D

CAR_F EQU P1.0 ;CAR MOVE TO FRONT Output 1,1 = OFF
CAR_B EQU P1.1 ;CAR MOV TO BACK Output
CONY2 EQU P1.2 ;CONVERYER 2 MOTOR ON/OFF Output 1=OFF,0=ON
CAR_BK EQU P1.3 ;CAR BACK SENNSOR Input
CAR_FR EQU P1.4 ;CAR FRONT SENSOR Input
ROTY_H EQU P1.5 ;ROTARY HOME SENSOR Input
STOP_SW EQU P1.6 ;STOP SWITCH Input
STRT_SW EQU P1.7 ;START SWITCH Input

SEN_R1 EQU P2.0 ;SENSOR COLUM1
SEN_R2 EQU P2.1 ;SENSOR COLUM2
SEN_R3 EQU P2.2 ;SENSOR COLUM3
SEN_R4 EQU P2.3 ;SENSOR COLUM4
SEN_R5 EQU P2.4 ;SENSOR COLUM5
SEN_R6 EQU P2.5 ;SENSOR COLUM6
SEN_R7 EQU P2.6 ;SENSOR COLUM7
SEN_R8 EQU P2.7 ;SENSOR COLUM8

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;***** DEFAULT PARAMETER *****;
; SPEED VALUE MUST BE 07..255

CONY_SPEED EQU 150 ; CONVERYER1 MOTOR SPEED
ROTY_SPEED EQU 70 ; ROTARY MOTOR SPEED
SIZE_1 EQU 2 ; SIZE 1
SIZE_2 EQU 5 ; SIZE 2
STEP_SIZE EQU 41 ; STEP COUNT FOR CONVERYER
WIDTH_POS EQU 3 ; POSITION FOR KEEP WIDTH DATA TO BUFFER < 2
STOP_POS EQU 12 ; STOP POSITION AFTER END OBJECT
CONY2_DELAY EQU 3 ; TIME IN SEC FOR CONVERYER 2 ON

;***** FLAG DEFINE *****

START_FG EQU 00H ; START/STOP FLAG

;***** START PROGRAM ADDRESS *****;

ORG 0000H

AJMP RES

ORG 0030H

RES: LCALL D2SEC ; POWER UP DELAY 2 Secound

MOV SP,#STACK ; SET STACK AREA

;***** INITIAL BUFFER *****

INIT: MOV GEN_FG,#00 ; CLFAR ALL FLAG
MOV CONY_CNT,#00

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV CONY_POS,#00H
MOV ROTY_CNT,#00
MOV ROTY_POS,#00

MOV P0,#11111111B ;P0.0 - P0.7 AS STEP MOTOR SIGNAL OUTPUT
MOV P1,#11111011B ;P1.0 - P1.3 AS OUTPUT P1.4 - P1.7 AS INPUT
MOV P2,#11111111B ;P2.0 - P2.7 AS INPUT

;***** INITIAL HOME *****

LCALL CAR_MF
LCALL ROTY_HOME ;FIND ROTARY HOME POSITION

;***** MAIN PROGRAM *****

MAIN: JB START_FG,MAIN1 ;CHKECK START FLAG
MOV P0,#0FFH ;OFF CURRENT ALL STEPPER MOTOR
JNB STRT_SW,$ ;CHKECK START PRESS
LCALL D100MS
JNB STRT_SW,MAIN
SETB START_FG

MAIN1: LCALL CAR_MB ;CAR MO TO BACK POSITION
LCALL MEAS ;MEASUREMENT DIMENTION
LCALL CAL ;CALULATE DIMENTION

CHK_SIZE: MOV A,SIZE_BUF

CHK_SIZE1: CLR C
CJNE A,#SIZE_1,$+3 ;CHECK SIZE UNDER SIZE_1
JNC CHK_SIZE2 ;NO TO NEXT CHECK

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LCALL CAR_MB          ; YES SEND TO OUTPUT
LCALL SIZE1
SJMP MAIN

```

```

CHK_SIZE2:  CLR C
            CJNE A,#SIZE_2,$+3      ; CHECK SIZE UNDER SIZE_2
            JNC CHK_SIZE3          ; NO TO NEXT CHECK
            LCALL CAR_MB          ; YES SEND TO OUTPUT
            LCALL SIZE2
            SJMP MAIN

```

```

CHK_SIZE3:  LCALL CAR_MB          ; CHECK SIZE UNDER SIZE_1
            LCALL SIZE3
            SJMP MAIN

```

```

;***** CHECK STOP SWITCH *****

```

```

CHK_STOP:   JNB STOP_SW,STOP_END   ; CHECK STOP SWITCH PRESS
            CLR START_FG

```

```

STOP_END:   RET

```

```

;***** MEASURE DIMENTION *****

```

```

; MEASURE WIDTH AND LONG
; OUTPUT: WIDTH -> WIDTH_BUF
;   LONG -> LONG_BUF

```

```

MEAS:       LCALL CAR_MB          ; CAR MOV TO BACK
            SETB CONY2

```

```

MEAS1:      LCALL CONY            ; CHECK BOX INLET
            MOV A,P2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CPL A                ; INVERSE LOGIC
CJNE A,#00,$+5
SJMP MEAS1          ; NOTING LOOP AGAIN

MOV CONY_POS,#00    ; CLEAR BUFFER
MOV CONY_POS+1,#00
MOV P2_DAT,#00

MEAS2:  LCALL CONY      ; WIDTH MESUREMENT
MOV A,CONY_POS
CJNE A,#WIDTH_POS,MEAS3 ; TEST
MOV A,P2
ORL P2_DAT,A        ; KEEP WIDTH DATA TO BUFFER

MEAS3:  MOV A,P2        ; BEGIN LONG MESAUREMENT
CPL A
CJNE A,#00,MEAS2
MOV LONG_BUF,CONY_POS ; KEEP DATA TO BUFFER

MOV CONY_POS,#00    ; CLEAR BUFFER
MOV CONY_POS+1,#00

MEAS4:  LCALL CONY      ; CHECK POSITION FOR STOP BELT
MOV A,CONY_POS
CJNE A,#STOP_POS,MEAS4
CLR CONY2          ; STOP BELT2
RET

; ***** CALCULATE SIZE *****
; OUTPUT  SIZE -> SIZE_BUF
;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CAL:      MOV WIDTH_BUF,#00      ; COUT LOGIC HIGH IN P2_DAT
          MOV A,P2_DAT
          MOV R2,#8
          CLR C
CAL1:     RRC A
          JNC $+4
          INC WIDTH_BUF
          DJNZ R2,CAL1

          ; MOV A,WIDTH_BUF      ; SIZE = WIDTH x LONG
          ; MOV B,LONG_BUF
          ; MUL AB
          ; MOV SIZE_BUF,A
          MOV SIZE_BUF,WIDTH_BUF ; KEEP DATA
          RET

; ***** SEND SIZE 1 *****

SIZE1:    LCALL CAR_MF
          MOV ROTY_POS,#00      ; CLEAR BUFFER

SIZE1_1:  LCALL ROTY_R          ; SIZE 1 ROTATE R 90 DEG
          MOV A,ROTY_POS
          CJNE A,#50,SIZE1_1
          LCALL D1SEC
          SETB CONY2
          MOV R1,#CONY2_DELAY
          LCALL DSEC
          CLR CONY2

          MOV ROTY_POS,#00

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

SIZE1_2:  LCALL ROTY_L          ;
          JNB ROTY_H,SIZE1_END ; CHECK ROTARY HOME SENSOR
          MOV A,ROTY_POS
          CJNE A,#60,SIZE1_2   ;

```

```

SIZE1_END: LCALL CAR_MB
          RET

```

```

;***** SEND SIZE 2 *****

```

```

SIZE2:    LCALL CAR_MF          ; SIZE 2 NO ROTATE
          LCALL D1SEC
          SETB CONY2
          MOV R1,#CONY2_DELAY
          LCALL DSEC
          CLR CONY2
          LCALL CAR_MB
          RET

```

```

;***** SEND SIZE 3 *****

```

```

SIZE3:    LCALL CAR_MF          ; SIZE 3 ROTATE L 90 DEG
          MOV ROTY_POS,#00     ; CLEAR BUFFER

```

```

SIZE3_1:  LCALL ROTY_L
          MOV A,ROTY_POS
          CJNE A,#50,SIZE3_1
          LCALL D1SEC
          SETB CONY2
          MOV R1,#CONY2_DELAY

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LCALL DSEC
CLR CONY2

MOV ROTY_POS,#00

SIZE3_2:  LCALL ROTY_R
          JNB ROTY_H,SIZE3_END      ; CHECK ROTARY HOME
          SENSOR
          MOV A,ROTY_POS
          CJNE A,#60,SIZE3_2      ;

SIZE3_END: LCALL CAR_MB
          RET

;***** ROTARY HOME FIND *****

ROTY_HOME: MOV ROTY_POS,#00      ; CLEAR BUFFER

FIND_L:   LCALL ROTY_L
          JNB ROTY_H,RTY_H_END    ; CHECK ROTARY HOME SENSOR
          MOV A,ROTY_POS
          CJNE A,#25,FIND_L      ; CHECK 45 DEG

          MOV ROTY_POS,#00      ; CLEAR ROTARY POSITION BUFFER

FIND_R:   LCALL ROTY_R
          JNB ROTY_H,RTY_H_END    ; CHECK ROTARY HOME SENSOR
          MOV A,ROTY_POS
          CJNE A,#50,FIND_R      ; ROTATE 90 DEG

          MOV ROTY_POS,#00      ; CLEAR ROTARY POSITION BUFFER

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

FIND_L1:   LCALL ROTY_L
           JNB ROTY_H,RTY_H_END   ; CHECK ROTARY HOME SENSOR
           MOV A,ROTY_POS
           CJNE A,#50,FIND_L1     ; CHECK 90 DEG

           MOV ROTY_POS,#00
           SJMP FIND_R           ; LOOP AGAIN IF NOT FOUND

```

```

RTY_H_END:  RET

```

```

;***** CAR MOV TO FRONT POSITION *****

```

```

CAR_MF:    JNB CAR_FR,CAR_MF1    ; CHECK CAR FRONT SENSOR
           LCALL D100MS          ; DELAT 100 MS
           JNB CAR_FR,CAR_MF1
           SJMP CAR_MF2

CAR_MF1:   CLR CAR_F             ; CAR MOVE TO FRONT
           SETB CAR_B
           SJMP CAR_MF           ; LOOP

CAR_MF2:   SETB CAR_F           ; STOP CAR
           SETB CAR_B
           LCALL CHK_STOP       ; CHECK STOP SWITCH PRESS
           RET

```

```

;***** CAR MOV TO BACK POSITION *****

```

```

CAR_MB:    JNB CAR_BK,CAR_MB1    ; CHECK CAR BACK SENSOR
           LCALL D100MS
           JNB CAR_BK,CAR_MB1    ; CHECK CAR BACK SENSOR
           SJMP CAR_MB2

CAR_MB1:   CLR CAR_B             ; CAR MOVE TO FRONT
           SETB CAR_F

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        SJMP CAR_MB                ; LOOP
CAR_MB2:  SETB CAR_B                ; STOP CAR
        SETB CAR_F
        LCALL CHK_STOP              ; CHECK STOP SWITCH PRESS
        RET

```

```

;***** CONVERYER1 STEPPING MOTOR CONTROL *****

```

```

CONY:    INC CONY_POS+1
        MOV A,CONY_POS+1
        CJNE A,#STEP_SIZE,$+8      ; 41 STEP = 1 COUNT
        INC CONY_POS
        MOV CONY_POS+1,#00

        INC CONY_CNT
        ANL CONY_CNT,#00000011B
        MOV A,CONY_CNT
        MOV DPTR,#MOTTAB
        MOVC A,@A+DPTR
        ANL A,#11110000B
        ORL A,#00001111B
        MOV P0,A                    ; OUT TO P0 ( READ MODIFY WRITE )
        MOV R2,#CONY_SPEED          ; DELAY
        LCALL M_DLY
        LCALL CHK_STOP              ; CHECK STOP SWITCH PRESS
        RET

```

```

;***** ROTARY MOTOR ROTATE RIGHT *****

```

```

ROTY_R:  INC ROTY_CNT
        INC ROTY_POS                ; INC POSITION COUNTER

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ANL ROTY_CNT,#00000011B
MOV A,ROTY_CNT
MOV DPTR,#MOTTAB
MOVC A,@A+DPTR
ANL A,#00001111B
ORL A,#11110000B
MOV P0,A          ; OUT TO P0 ( READ MODIFY WRITE )
MOV R2,#ROTY_SPEED ; DELAY
LCALL DMSEC
LCALL CHK_STOP   ; CHECK STOP SWITCH PRESS
RET

```

;\*\*\*\*\* ROTARY MOTOR ROTATE LEFT \*\*\*\*\*

```

ROTY_L:  DEC ROTY_CNT
         INC ROTY_POS
         ANL ROTY_CNT,#00000011B
         MOV A,ROTY_CNT
         MOV DPTR,#MOTTAB
         MOVC A,@A+DPTR
         ANL A,#00001111B
         ORL A,#11110000B
         MOV P0,A          ; OUT TO P0 ( READ MODIFY WRITE )
         MOV R2,#ROTY_SPEED ; DELAY
         LCALL DMSEC
         LCALL CHK_STOP   ; CHECK STOP SWITCH PRESS
         RET

```

```

MOTTAB:  DB 01010101B
         DB 10011001B
         DB 10101010B
         DB 01100110B

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****/
;*/ Convert HEX to ASCII */;
;*/ Input : A */;
;*/ Output : A (high-byte) */;
;*/ : B (low-byte) */;
;*****/
;

```

HEX\_2ASC: PUSH ACC

```

ACALL HEX_TO_ASC
MOV B,A ; B = Lo byte
POP ACC
SWAP A
ACALL HEX_TO_ASC
RET

```

```

;*****/
;*/ Convert hex (0-F) to ASCII */;
;*/ Input : ACC (HEX code) */;
;*/ Output : ACC (ASCII code) */;
;*****/
;

```

HEX\_TO\_ASC: PUSH PSW

```

CLR CY
ANL A,#00001111B
CJNE A,#09H,HTOA1
SETB CY
HTOA1: JNB CY,HTOA2 ;> 0AH
ORL A,#30H ;< 0AH
AJMP END_HTOA
HTOA2: SUBB A,#09H ;> 0AH
ORL A,#40H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
END_HTOA: POP PSW
```

```
RET
```

```
;***** HTOD SUB *****
```

```
;HEX TO DECIMAL
```

```
;IN = DPTR
```

```
;OUT = R1,R2,R3
```

```
;REG = A,R0,R1,R2,R3,R4,R5,DPTR
```

```
HTOD: CLR A ;CLEAR OUTPUT
```

```
MOV R1,A
```

```
MOV R2,A
```

```
MOV R3,A
```

```
MOV R4,#16 ;SHIFT 16 BIT
```

```
HTOD1: MOV A,DPL
```

```
RLC A
```

```
MOV DPL,A
```

```
MOV A,DPH
```

```
RLC A
```

```
MOV DPH,A
```

```
MOV R5,#3 ;ADD DECIMAL
```

```
MOV R0,#3 ;INDEX TO R3
```

```
HTOD2: MOV A,@R0
```

```
ADDC A,ACC
```

```
DA A
```

```
MOV @R0,A
```

```
DEC R0
```

```
DJNZ R5,HTOD2
```

```
DJNZ R4,HTOD1
```

```
RET
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
;***** DMSEC SUB *****
;DELAY 1/1000 SECOND
;IN = R2
;REG = R2,R3
```

```
DMSEC: MOV R3,#230 ;1 MSEC LOOP
```

```
DMSEC1: NOP
```

```
NOP
```

```
DJNZ R3,DMSEC1
```

```
DJNZ R2,DMSEC
```

```
RET
```

```
;***** DTSEC SUB ***** 04
```

```
;DELAY 1/10 SECOND
```

```
;IN = R2
```

```
;REG = R2,R3,R4
```

```
DTSEC: MOV R3,#179
```

```
DTSEC1: MOV R4,#0
```

```
DJNZ R4,$
```

```
NOP
```

```
NOP
```

```
DJNZ R3,DTSEC1
```

```
DJNZ R2,DTSEC
```

```
RET
```

```
;***** DSEC SUB ***** 05
```

```
;DELAY SECOND
```

```
;IN = R1
```

```
;REG = R1,R2,R3,R4
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DSEC: MOV R2,#10
      ACALL DTSEC
      DJNZ R1,DSEC
      RET
```

```
;***** DELAY 100 mSEC *****
```

```
D100MS: MOV R2,#100
        ACALL DMSEC
        RET
```

```
;***** DELAY 1 SEC *****
```

```
D1SEC: MOV R1,#1
        ACALL DSEC
        RET
```

```
;***** DELAY 2 SEC *****
```

```
D2SEC: MOV R1,#2
        ACALL DSEC
        RET
```

```
;***** DELAY 5 SEC *****
```

```
D5SEC: MOV R1,#5
        ACALL DSEC
        RET
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
;***** MOTOR DELAY *****
```

```
M_DLY: MOV R3,#21 ;1 MSEC LOOP FOR MOTOR
```

```
M_DLY1: NOP
```

```
      NOP
```

```
      DJNZ R3,M_DLY1
```

```
      DJNZ R2,M_DLY
```

```
      RET
```

```
ENDPRG: END
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Features

- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Downloadable Flash Memory
  - SPI Serial Interface for Program Downloading
  - Endurance: 1,000 Write/Erase Cycles
- 2K Bytes EEPROM
  - Endurance: 100,000 Write/Erase Cycles
- 4V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Three-level Program Memory Lock
- 256 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Three 16-bit Timer/Counters
- Nine Interrupt Sources
- Programmable UART Serial Channel
- SPI Serial Interface
- Low-power Idle and Power-down Modes
- Interrupt Recovery From Power-down
- Programmable Watchdog Timer
- Dual Data Pointer
- Power-off Flag

## Description

The AT89S8252 is a low-power, high-performance CMOS 8-bit microcomputer with 8K bytes of downloadable Flash programmable and erasable read only memory and 2K bytes of EEPROM. The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip downloadable Flash allows the program memory to be reprogrammed in-system through an SPI serial interface or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with downloadable Flash on a monolithic chip, the Atmel AT89S8252 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89S8252 provides the following standard features: 8K bytes of downloadable Flash, 2K bytes of EEPROM, 256 bytes of RAM, 32 I/O lines, programmable watchdog timer, two data pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S8252 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.

The downloadable Flash can be changed a single byte at a time and is accessible through the SPI serial interface. Holding RESET active forces the SPI bus into a serial programming interface and allows the program memory to be written to or read from unless Lock Bit 2 has been activated.



## 8-bit Microcontroller with 8K Bytes Flash

### AT89S8252

Rev. 0401E-02/00




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## Pin Configurations


PDIP



PLCC



PQFP/TQFP



## Pin Description

### VCC

Supply voltage.

### GND

Ground.

### Port 0

Port 0 is an 8-bit open drain bbi-didirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external


program and data memory. In this mode, P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during program verification.

### Port 1

Port 1 is an 8-bit bi-directional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current ( $I_{IL}$ ) because of the internal pullups.

Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Some Port 1 pins provide additional functions. P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively.

## Pin Description

Furthermore, P1.4, P1.5, P1.6, and P1.7 can be configured as the SPI slave port select, data input/output and shift clock input/output pins as shown in the following table.

Port Pin	Alternate Functions
P1.0	T2 (external count input to Timer/Counter 2), clock-out
P1.1	T2EX (Timer/Counter 2 capture/reload trigger and direction control)
P1.4	$\overline{SS}$ (Slave port select input)
P1.5	MOSI (Master data output, slave data input pin for SPI channel)
P1.6	MISO (Master data input, slave data output pin for SPI channel)
P1.7	SCK (Master clock output, slave clock input pin for SPI channel)

Port 1 also receives the low-order address bytes during Flash programming and verification.

### Port 2

Port 2 is an 8-bit bi-directional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current ( $I_{IL}$ ) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

### Port 3

Port 3 is an 8 bit bi-directional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs,

Port 3 pins that are externally being pulled low will source current ( $I_{IL}$ ) because of the pullups.

Port 3 also serves the functions of various special features of the AT89S8252, as shown in the following table.

Port 3 also receives some control signals for Flash programming and verification.

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{INT0}$ (external interrupt 0)
P3.3	$\overline{INT1}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	$\overline{WR}$ (external data memory write strobe)
P3.7	$\overline{RD}$ (external data memory read strobe)

### RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

### ALE/PROG

Address Latch Enable is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVX instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

### PSEN

Program Store Enable is the read strobe to external program memory.

When the AT89S8252 is executing code from external program memory,  $\overline{PSEN}$  is activated twice each machine cycle, except that two  $\overline{PSEN}$  activations are skipped during each access to external data memory.

### $\overline{EA}/VPP$

External Access Enable.  $\overline{EA}$  must be strapped to GND in order to enable the device to fetch code from external pro-

gram memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed,  $\overline{EA}$  will be internally latched on reset.

$\overline{EA}$  should be strapped to  $V_{CC}$  for internal program executions. This pin also receives the 12-volt programming enable voltage ( $V_{PP}$ ) during Flash programming when 12-volt programming is selected.

**XTAL1**

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

**XTAL2**

Output from the inverting oscillator amplifier.

**Table 1. AT89S8252 SFR Map and Reset Values**

0F8H									0FFH
0F0H	B 00000000								0F7H
0E8H									0EFH
0E0H	ACC 00000000								0E7H
0D8H									0DFH
0D0H	PSW 00000000					SPCR 000001XX			0D7H
0C8H	T2CON 00000000	T2MOD XXXXXX00	RCAP2L 00000000	RCAP2H 00000000	TL2 00000000	TH2 00000000			0CFH
0C0H									0C7H
0B8H	IP XX000000								0BFH
0B0H	P3 11111111								0B7H
0A8H	IE 0X000000		SPSR 00XXXXXX						0AFH
0A0H	P2 11111111								0A7H
98H	SCON 00000000	SBUF XXXXXXXX							9FH
90H	P1 11111111						WMCON 00000010		97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000			8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	SPDR XXXXXXXX	PCON 0XXX0000	87H





## Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted

locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

**Timer 2 Registers** Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 9) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16 bit capture mode or 16-bit auto-reload mode.

**Table 2. T2CON—Timer/Counter 2 Control Register**

T2CON Address = 0C8H		Reset Value = 0000 0000B							
Bit Addressable		TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
Bit		7	6	5	4	3	2	1	0
Symbol	Function								
TF2	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.								
EXF2	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).								
RCLK	Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflows to be used for the receive clock.								
TCLK	Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.								
EXEN2	Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.								
TR2	Start/Stop control for Timer 2. TR2 = 1 starts the timer.								
C/T2	Timer or counter select for Timer 2. C/T2 = 0 for timer function. C/T2 = 1 for external event counter (falling edge triggered).								
CP/RL2	Capture/Reload select. CP/RL2 = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/RL2 = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.								

**Watchdog and Memory Control Register** The WMCON register contains control bits for the Watchdog Timer (shown in Table 3). The EEMEN and EEMWE bits are used

to select the 2K bytes on-chip EEPROM, and to enable byte-write. The DPS bit selects one of two DPTR registers available.

**Table 3. WMCON—Watchdog and Memory Control Register**

WMCON Address = 96H		Reset Value = 0000 0010B						
Bit	PS2	PS1	PS0	EEMWE	EEMEN	DPS	WDTRST	WDTEN
	7	6	5	4	3	2	1	0

Symbol	Function
PS2 PS1 PS0	Prescaler Bits for the Watchdog Timer. When all three bits are set to "0", the watchdog timer has a nominal period of 16 ms. When all three bits are set to "1", the nominal period is 2048 ms.
EEMWE	EEPROM Data Memory Write Enable Bit. Set this bit to "1" before initiating byte write to on-chip EEPROM with the MOVX instruction. User software should set this bit to "0" after EEPROM write is completed.
EEMEN	Internal EEPROM Access Enable. When EEMEN = 1, the MOVX instruction with DPTR will access on-chip EEPROM instead of external data memory. When EEMEN = 0, MOVX with DPTR accesses external data memory.
DPS	Data Pointer Register Select. DPS = 0 selects the first bank of Data Pointer Register, DP0, and DPS = 1 selects the second bank, DP1
WDTRST RDY/BSY	Watchdog Timer Reset and EEPROM Ready/Busy Flag. Each time this bit is set to "1" by user software, a pulse is generated to reset the watchdog timer. The WDTRST bit is then automatically reset to "0" in the next instruction cycle. The WDTRST bit is Write-Only. This bit also serves as the RDY/BSY flag in a Read-Only mode during EEPROM write. RDY/BSY = 1 means that the EEPROM is ready to be programmed. While programming operations are being executed, the RDY/BSY bit equals "0" and is automatically reset to "1" when programming is completed.
WDTEN	Watchdog Timer Enable Bit. WDTEN = 1 enables the watchdog timer and WDTEN = 0 disables the watchdog timer.

**SPI Registers** Control and status bits for the Serial Peripheral Interface are contained in registers SPCR (shown in Table 4) and SPSR (shown in Table 5). The SPI data bits are contained in the SPDR register. Writing the SPI data register during serial data transfer sets the Write Collision bit, WCOL, in the SPSR register. The SPDR is double buffered for writing and the values in SPDR are not changed by Reset.

**Interrupt Registers** The global interrupt enable bit and the individual interrupt enable bits are in the IE register. In addition, the individual interrupt enable bit for the SPI is in the SPCR register. Two priorities can be set for each of the six interrupt sources in the IP register.

**Dual Data Pointer Registers** To facilitate accessing both internal EEPROM and external data memory, two banks of 16 bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR WMCON selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.

**Power Off Flag** The Power Off Flag (POF) is located at bit\_4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and reset under software control and is not affected by RESET.





Table 4. SPCR—SPI Control Register

SPCR Address = D5H								Reset Value = 0000 01XXB
Bit	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0
	7	6	5	4	3	2	1	0

Symbol	Function
SPIE	SPI Interrupt Enable. This bit, in conjunction with the ES bit in the IE register, enables SPI interrupts: SPIE = 1 and ES = 1 enable SPI interrupts. SPIE = 0 disables SPI interrupts.
SPE	SPI Enable. SPI = 1 enables the SPI channel and connects $\overline{SS}$ , MOSI, MISO and SCK to pins P1.4, P1.5, P1.6, and P1.7. SPI = 0 disables the SPI channel.
DORD	Data Order. DORD = 1 selects LSB first data transmission. DORD = 0 selects MSB first data transmission.
MSTR	Master/Slave Select. MSTR = 1 selects Master SPI mode. MSTR = 0 selects Slave SPI mode.
CPOL	Clock Polarity. When CPOL = 1, SCK is high when idle. When CPOL = 0, SCK of the master device is low when not transmitting. Please refer to figure on SPI Clock Phase and Polarity Control.
CPHA	Clock Phase. The CPHA bit together with the CPOL bit controls the clock and data relationship between master and slave. Please refer to figure on SPI Clock Phase and Polarity Control.
SPR0 SPR1	SPI Clock Rate Select. These two bits control the SCK rate of the device configured as master. SPR1 and SPR0 have no effect on the slave. The relationship between SCK and the oscillator frequency, $F_{osc}$ , is as follows: SPR1SPR0 SCK = $F_{osc}$ divided by 0 0 4 0 1 16 1 0 64 1 1 128

Table 5. SPSR – SPI Status Register

SPSR Address = AAH								Reset Value = 00XX XXXXB
Bit	SPIF	WCOL	–	–	–	–	–	–
	7	6	5	4	3	2	1	0

Symbol	Function
SPIF	SPI Interrupt Flag. When a serial transfer is complete, the SPIF bit is set and an interrupt is generated if SPIE = 1 and ES = 1. The SPIF bit is cleared by reading the SPI status register with SPIF and WCOL bits set, and then accessing the SPI data register.
WCOL	Write Collision Flag. The WCOL bit is set if the SPI data register is written during a data transfer. During data transfer, the result of reading the SPDR register may be incorrect, and writing to it has no effect. The WCOL bit (and the SPIF bit) are cleared by reading the SPI status register with SPIF and WCOL set, and then accessing the SPI data register.

Table 6. SPDR – SPI Data Register

SPDR Address = 86H								Reset Value = unchanged
Bit	SPD7	SPD6	SPD5	SPD4	SPD3	SPD2	SPD1	SPD0
	7	6	5	4	3	2	1	0

## Data Memory – EEPROM and RAM

The AT89S8252 implements 2K bytes of on-chip EEPROM for data storage and 256 bytes of RAM. The upper 128 bytes of RAM occupy a parallel space to the Special Function Registers. That means the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space.

When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions that use direct addressing access SFR space.

For example, the following direct addressing instruction accesses the SFR at location 0A0H (which is P2).

```
MOV 0A0H, #data
```

Instructions that use indirect addressing access the upper 128 bytes of RAM. For example, the following indirect addressing instruction, where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H).

```
MOV @R0, #data
```

Note that stack operations are examples of indirect addressing, so the upper 128 bytes of data RAM are available as stack space.

The on-chip EEPROM data memory is selected by setting the EEMEN bit in the WMCON register at SFR address location 96H. The EEPROM address range is from 000H to 7FFH. The MOVX instructions are used to access the EEPROM. To access off-chip data memory with the MOVX instructions, the EEMEN bit needs to be set to "0".

The EEMWE bit in the WMCON register needs to be set to "1" before any byte location in the EEPROM can be written. User software should reset EEMWE bit to "0" if no further EEPROM write is required. EEPROM write cycles in the serial programming mode are self-timed and typically take 2.5 ms. The progress of EEPROM write can be monitored by reading the RDY/BSY bit (read-only) in SFR WMCON. RDY/BSY = 0 means programming is still in progress and RDY/BSY = 1 means EEPROM write cycle is completed and another write cycle can be initiated.

In addition, during EEPROM programming, an attempted read from the EEPROM will fetch the byte being written with the MSB complemented. Once the write cycle is completed, true data are valid at all bit locations.

## Programmable Watchdog Timer

The programmable Watchdog Timer (WDT) operates from an independent oscillator. The prescaler bits, PS0, PS1 and PS2 in SFR WMCON are used to set the period of the Watchdog Timer from 16 ms to 2048 ms. The available timer periods are shown in the following table and the

actual timer periods (at  $V_{CC} = 5V$ ) are within  $\pm 30\%$  of the nominal.

The WDT is disabled by Power-on Reset and during Power-down. It is enabled by setting the WDTEN bit in SFR WMCON (address = 96H). The WDT is reset by setting the WDTRST bit in WMCON. When the WDT times out without being reset or disabled, an internal RST pulse is generated to reset the CPU.

Table 7. Watchdog Timer Period Selection

WDT Prescaler Bits			Period (nominal)
PS2	PS1	PS0	
0	0	0	16 ms
0	0	1	32 ms
0	1	0	64 ms
0	1	1	128 ms
1	0	0	256 ms
1	0	1	512 ms
1	1	0	1024 ms
1	1	1	2048 ms

## Timer 0 and 1

Timer 0 and Timer 1 in the AT89S8252 operate the same way as Timer 0 and Timer 1 in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-45, section titled, "Timer/Counters."

## Timer 2

Timer 2 is a 16 bit Timer/Counter that can operate as either a timer or an event counter. The type of operation is selected by bit C/T2 in the SFR T2CON (shown in Table 2). Timer 2 has three operating modes: capture, auto-reload (up or down counting), and baud rate generator. The modes are selected by bits in T2CON, as shown in Table 8.

Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 register is incremented every machine cycle. Since a machine cycle consists of 12 oscillator periods, the count rate is 1/12 of the oscillator frequency.

In the Counter function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which





the transition was detected. Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 transition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a given level is sampled at least once before it changes, the level should be held for at least one full machine cycle.


**Table 8.** Timer 2 Operating Modes

RCLK + TCLK	CP/RL2	TR2	MODE
0	0	1	16-bit Auto-reload
0	1	1	16-bit Capture
1	X	1	Baud Rate Generator
X	X	0	(Off)

### Capture Mode

In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 is a 16 bit timer or counter which upon overflow sets bit TF2 in T2CON. This bit can then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the same operation, but a 1-to-0 transition at external input T2EX also causes the current value in TH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, can generate an interrupt. The capture mode is illustrated in Figure 1.

**Figure 1.** Timer 2 in Capture Mode



**Auto-reload (Up or Down Counter)**

Timer 2 can be programmed to count up or down when configured in its 16 bit auto-reload mode. This feature is invoked by the DCEN (Down Counter Enable) bit located in the SFR T2MOD (see Table 9). Upon reset, the DCEN bit is set to 0 so that timer 2 will default to count up. When DCEN is set, Timer 2 can count up or down, depending on the value of the T2EX pin.

Figure 2 shows Timer 2 automatically counting up when DCEN = 0. In this mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 counts up to 0FFFFH and then sets the TF2 bit upon overflow. The overflow also causes the timer registers to be reloaded with the 16 bit value in RCAP2H and RCAP2L. The values in RCAP2H and RCAP2L are preset by software. If EXEN2 = 1, a 16 bit reload can be triggered either by an overflow or


by a 1-to-0 transition at external input T2EX. This transition also sets the EXF2 bit. Both the TF2 and EXF2 bits can generate an interrupt if enabled.

Setting the DCEN bit enables Timer 2 to count up or down, as shown in Figure 3. In this mode, the T2EX pin controls the direction of the count. A logic 1 at T2EX makes Timer 2 count up. The timer will overflow at 0FFFFH and set the TF2 bit. This overflow also causes the 16 bit value in RCAP2H and RCAP2L to be reloaded into the timer registers, TH2 and TL2, respectively.

A logic 0 at T2EX makes Timer 2 count down. The timer underflows when TH2 and TL2 equal the values stored in RCAP2H and RCAP2L. The underflow sets the TF2 bit and causes 0FFFFH to be reloaded into the timer registers.

The EXF2 bit toggles whenever Timer 2 overflows or underflows and can be used as a 17th bit of resolution. In this operating mode, EXF2 does not flag an interrupt.

**Figure 2.** Timer 2 in Auto Reload Mode (DCEN = 0)



**Table 9.** T2MOD – Timer 2 Mode Control Register

T2MOD Address = 0C9H							Reset Value = XXXX XX00B	
Not Bit Addressable								
Bit	7	6	5	4	3	2	T2OE	DCEN
	–	–	–	–	–	–	1	0

Symbol	Function
–	Not implemented, reserved for future use.
T2OE	Timer 2 Output Enable bit.
DCEN	When set, this bit allows Timer 2 to be configured as an up/down counter.





Figure 3. Timer 2 Auto Reload Mode (DCEN = 1)





Figure 4. Timer 2 in Baud Rate Generator Mode



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Baud Rate Generator

Timer 2 is selected as the baud rate generator by setting TCLK and/or RCLK in T2CON (Table 2). Note that the baud rates for transmit and receive can be different if Timer 2 is used for the receiver or transmitter and Timer 1 is used for the other function. Setting RCLK and/or TCLK puts Timer 2 into its baud rate generator mode, as shown in Figure 4.

The baud rate generator mode is similar to the auto-reload mode, in that a rollover in TH2 causes the Timer 2 registers to be reloaded with the 16 bit value in registers RCAP2H and RCAP2L, which are preset by software.

The baud rates in Modes 1 and 3 are determined by Timer 2's overflow rate according to the following equation.

$$\text{Modes 1 and 3 Baud Rates} = \frac{\text{Timer 2 Overflow Rate}}{16}$$

The Timer can be configured for either timer or counter operation. In most applications, it is configured for timer operation ( $CP/\overline{T2} = 0$ ). The timer operation is different for Timer 2 when it is used as a baud rate generator. Normally, as a timer, it increments every machine cycle (at 1/12 the oscillator frequency). As a baud rate generator, however, it increments every state time (at 1/2 the oscillator frequency). The baud rate formula is given below.

$$\frac{\text{Modes 1 and 3}}{\text{Baud Rate}} = \frac{\text{Oscillator Frequency}}{32 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

where (RCAP2H, RCAP2L) is the content of RCAP2H and RCAP2L taken as a 16 bit unsigned integer.

Timer 2 as a baud rate generator is shown in Figure 4. This figure is valid only if RCLK or TCLK = 1 in T2CON. Note that a rollover in TH2 does not set TF2 and will not generate an interrupt. Note too, that if EXEN2 is set, a 1-to-0 transition in T2EX will set EXF2 but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Thus when Timer

2 is in use as a baud rate generator, T2EX can be used as an extra external interrupt.

Note that when Timer 2 is running ( $TR2 = 1$ ) as a timer in the baud rate generator mode, TH2 or TL2 should not be read from or written to. Under these conditions, the Timer is incremented every state time, and the results of a read or write may not be accurate. The RCAP2 registers may be read but should not be written to, because a write might overlap a reload and cause write and/or reload errors. The timer should be turned off (clear TR2) before accessing the Timer 2 or RCAP2 registers.

## Programmable Clock Out

A 50% duty cycle clock can be programmed to come out on P1.0, as shown in Figure 5. This pin, besides being a regular I/O pin, has two alternate functions. It can be programmed to input the external clock for Timer/Counter 2 or to output a 50% duty cycle clock ranging from 61 Hz to 4 MHz at a 16 MHz operating frequency.

To configure the Timer/Counter 2 as a clock generator, bit  $C/\overline{T2}$  (T2CON.1) must be cleared and bit T2OE (T2MOD.1) must be set. Bit TR2 (T2CON.2) starts and stops the timer.

The clock-out frequency depends on the oscillator frequency and the reload value of Timer 2 capture registers (RCAP2H, RCAP2L), as shown in the following equation.

$$\text{Clock Out Frequency} = \frac{\text{Oscillator Frequency}}{4 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

In the clock-out mode, Timer 2 rollovers will not generate an interrupt. This behavior is similar to when Timer 2 is used as a baud-rate generator. It is possible to use Timer 2 as a baud-rate generator and a clock generator simultaneously. Note, however, that the baud-rate and clock-out frequencies cannot be determined independently from one another since they both use RCAP2H and RCAP2L.





**UART**

The UART in the AT89S8252 operates the same way as the UART in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-49, section titled, "Serial Interface."

**Serial Peripheral Interface**

The serial peripheral interface (SPI) allows high-speed synchronous data transfer between the AT89S8252 and peripheral devices or between several AT89S8252 devices. The AT89S8252 SPI features include the following:

- Full-Duplex, 3-Wire Synchronous Data Transfer
- Master or Slave Operation
- 1.5 MHz Bit Frequency (max.)
- LSB First or MSB First Data Transfer
- Four Programmable Bit Rates
- End of Transmission Interrupt Flag

- Write Collision Flag Protection
- Wakeup from Idle Mode (Slave Mode Only)

The interconnection between master and slave CPUs with SPI is shown in the following figure. The SCK pin is the clock output in the master mode but is the clock input in the slave mode. Writing to the SPI data register of the master CPU starts the SPI clock generator, and the data written shifts out of the MOSI pin and into the MOSI pin of the slave CPU. After shifting one byte, the SPI clock generator stops, setting the end of transmission flag (SPIF). If both the SPI interrupt enable bit (SPIE) and the serial port interrupt enable bit (ES) are set, an interrupt is requested.

The Slave Select input,  $\overline{SS}/P1.4$ , is set low to select an individual SPI device as a slave. When  $\overline{SS}/P1.4$  is set high, the SPI port is deactivated and the MOSI/P1.5 pin can be used as an input.

There are four combinations of SCK phase and polarity with respect to serial data, which are determined by control bits CPHA and CPOL. The SPI data transfer formats are shown in Figure 8 and Figure 9.

Figure 7. SPI Master-slave Interconnection





Figure 8. SPI transfer Format with CPHA = 0




\*Not defined but normally MSB of character just received





Figure 9. SPI Transfer Format with CPHA = 1



\*Not defined but normally LSB of previously transmitted character

## Interrupts

The AT89S8252 has a total of six interrupt vectors: two external interrupts ( $\overline{INT0}$  and  $\overline{INT1}$ ), three timer interrupts (Timers 0, 1, and 2), and the serial port interrupt. These interrupts are all shown in Figure 10.

Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE. IE also contains a global disable bit, EA, which disables all interrupts at once.

Note that Table 10 shows that bit position IE.6 is unimplemented. In the AT89C51, bit position IE.5 is also unimplemented. User software should not write 1s to these bit positions, since they may be used in future AT89 products.

Timer 2 interrupt is generated by the logical OR of bits TF2 and EXF2 in register T2CON. Neither of these flags is cleared by hardware when the service routine is vectored to. In fact, the service routine may have to determine whether it was TF2 or EXF2 that generated the interrupt, and that bit will have to be cleared in software.

The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle. However, the Timer 2 flag, TF2, is set at S2P2 and is polled in the same cycle in which the timer overflows.

Table 10. Interrupt Enable (IE) Register

(MSB)(LSB)							
EA	—	ET2	ES	ET1	EX1	ET0	EX0
Enable Bit = 1 enables the interrupt.							
Enable Bit = 0 disables the interrupt.							
Symbol	Position	Function					
EA	IE.7	Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.					
—	IE.6	Reserved.					
ET2	IE.5	Timer 2 interrupt enable bit.					
ES	IE.4	SPI and UART interrupt enable bit.					
ET1	IE.3	Timer 1 interrupt enable bit.					
EX1	IE.2	External interrupt 1 enable bit.					
ET0	IE.1	Timer 0 interrupt enable bit.					
EX0	IE.0	External interrupt 0 enable bit.					
User software should never write 1s to unimplemented bits, because they may be used in future AT89 products.							

Figure 10. Interrupt Sources






Figure 11. Oscillator Connections



Note: Note: C1, C2 = 30 pF ± 10 pF for Crystals  
= 40 pF ± 10 pF for Ceramic Resonators

Figure 12. External Clock Drive Configuration



**Oscillator Characteristics**

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier that can be configured for use as an on-chip oscillator, as shown in Figure 11. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 12. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.





## Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Note that when idle mode is terminated by a hardware reset, the device normally resumes program execution

from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when idle mode is terminated by a reset, the instruction following the one that invokes idle mode should not write to a port pin or to external memory.

## Status of External Pins During Idle and Power-down Modes

Mode	Program Memory	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power-down	Internal	0	0	Data	Data	Data	Data
Power-down	External	0	0	Float	Data	Data	Data

## Power-down Mode

In the power-down mode, the oscillator is stopped and the instruction that invokes power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power-down mode is terminated. Exit from power-down can be initiated either by a hardware reset or by an enabled external interrupt. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before  $V_{CC}$  is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

To exit power-down via an interrupt, the external interrupt must be enabled as level sensitive before entering power-down. The interrupt service routine starts at 16 ms (nominal) after the enabled interrupt pin is activated.

## Program Memory Lock Bits

The AT89S8252 has three lock bits that can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the following table.

When lock bit 1 is programmed, the logic level at the  $\overline{EA}$  pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value and holds that value until reset is activated. The latched value of  $\overline{EA}$  must agree with the current logic level at that pin in order for the device to function properly.

Once programmed, the lock bits can only be unprogrammed with the Chip Erase operations in either the parallel or serial modes.

## Lock Bit Protection Modes<sup>(1)(2)</sup>

	Program Lock Bits			Protection Type
	LB1	LB2	LB3	
1	U	U	U	No internal memory lock feature.
2	P	U	U	MOV C instructions executed from external program memory are disabled from fetching code bytes from internal memory. $\overline{EA}$ is sampled and latched on reset and further programming of the Flash memory (parallel or serial mode) is disabled.
3	P	P	U	Same as Mode 2, but parallel or serial verify are also disabled.
4	P	P	P	Same as Mode 3, but external execution is also disabled.

Notes: 1. U = Unprogrammed  
2. P = Programmed

## Programming the Flash and EEPROM

Atmel's AT89S8252 Flash Microcontroller offers 8K bytes of in-system reprogrammable Flash Code memory and 2K bytes of EEPROM Data memory.

The AT89S8252 is normally shipped with the on-chip Flash Code and EEPROM Data memory arrays in the erased state (i.e. contents = FFH) and ready to be programmed. This device supports a High-voltage (12V) Parallel programming mode and a Low-voltage (5V) Serial programming mode. The serial programming mode provides a convenient way to download the AT89S8252 inside the user's system. The parallel programming mode is compatible with conventional third party Flash or EPROM programmers.

The Code and Data memory arrays are mapped via separate address spaces in the serial programming mode. In the parallel programming mode, the two arrays occupy one contiguous address space: 0000H to 1FFFH for the Code array and 2000H to 27FFH for the Data array.

The Code and Data memory arrays on the AT89S8252 are programmed byte-by-byte in either programming mode. An auto-erase cycle is provided with the self-timed programming operation in the serial programming mode. There is no need to perform the Chip Erase operation to reprogram any memory location in the serial programming mode unless any of the lock bits have been programmed.

In the parallel programming mode, there is no auto-erase cycle. To reprogram any non-blank byte, the user needs to use the Chip Erase operation first to erase both arrays.

**Parallel Programming Algorithm:** To program and verify the AT89S8252 in the parallel programming mode, the following sequence is recommended:

1. Power-up sequence:  
Apply power between  $V_{CC}$  and GND pins.  
Set RST pin to "H".  
Apply a 3 MHz to 24 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.
2. Set  $\overline{PSEN}$  pin to "L"  
ALE pin to "H"  
 $\overline{EA}$  pin to "H" and all other pins to "H".
3. Apply the appropriate combination of "H" or "L" logic levels to pins P2.6, P2.7, P3.6, P3.7 to select one of the programming operations shown in the Flash Programming Modes table.
4. Apply the desired byte address to pins P1.0 to P1.7 and P2.0 to P2.5.  
Apply data to pins P0.0 to P0.7 for Write Code operation.

5. Raise  $\overline{EA}/V_{pp}$  to 12V to enable Flash programming, erase or verification.
6. Pulse ALE/ $\overline{PROG}$  once to program a byte in the Code memory array, the Data memory array or the lock bits. The byte-write cycle is self-timed and typically takes 1.5 ms.
7. To verify the byte just programmed, bring pin P2.7 to "L" and read the programmed data at pins P0.0 to P0.7.
8. Repeat steps 3 through 7 changing the address and data for the entire 2K or 8K bytes array or until the end of the object file is reached.
9. Power-off sequence:  
Set XTAL1 to "L".  
Set RST and  $\overline{EA}$  pins to "L".  
Turn  $V_{CC}$  power off.

In the parallel programming mode, there is no auto-erase cycle and to reprogram any non-blank byte, the user needs to use the Chip Erase operation first to erase both arrays.

**Data Polling:** The AT89S8252 features  $\overline{DATA}$  Polling to indicate the end of a write cycle. During a write cycle in the parallel or serial programming mode, an attempted read of the last byte written will result in the complement of the written datum on P0.7 (parallel mode), and on the MSB of the serial output byte on MISO (serial mode). Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin.  $\overline{DATA}$  Polling may begin any time after a write cycle has been initiated.

**Ready/Busy:** The progress of byte programming in the parallel programming mode can also be monitored by the RDY/BSY output signal. Pin P3.4 is pulled Low after ALE goes High during programming to indicate BUSY. P3.4 is pulled High again when programming is done to indicate READY.

**Program Verify:** If lock bits LB1 and LB2 have not been programmed, the programmed Code or Data byte can be read back via the address and data lines for verification. The state of the lock bits can also be verified directly in the parallel programming mode. In the serial programming mode, the state of the lock bits can only be verified indirectly by observing that the lock bit features are enabled.

**Chip Erase:** Both Flash and EEPROM arrays are erased electrically at the same time. In the parallel programming mode, chip erase is initiated by using the proper combination of control signals and by holding ALE/ $\overline{PROG}$  low for 10 ms. The Code and Data arrays are written with all "1"s in the Chip Erase operation.



In the serial programming mode, a chip erase operation is initiated by issuing the Chip Erase instruction. In this mode, chip erase is self-timed and takes about 16 ms.

During chip erase, a serial read from any address location will return 00H at the data outputs.

**Serial Programming Fuse:** A programmable fuse is available to disable Serial Programming if the user needs maximum system security. The Serial Programming Fuse can only be programmed or erased in the Parallel Programming Mode.

*The AT89S8252 is shipped with the Serial Programming Mode enabled.*

**Reading the Signature Bytes:** The signature bytes are read by the same procedure as a normal verification of locations 030H and 031H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows:

(030H) = 1EH indicates manufactured by Atmel  
 (031H) = 72H indicates 89S8252

## Programming Interface

Every code byte in the Flash and EEPROM arrays can be written, and the entire array can be erased, by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

## Serial Downloading

Both the Code and Data memory arrays can be programmed using the serial SPI bus while RST is pulled to  $V_{CC}$ . The serial interface consists of pins SCK, MOSI (input) and MISO (output). After RST is set high, the Programming Enable instruction needs to be executed first before program/erase operations can be executed.

An auto-erase cycle is built into the self-timed programming operation (in the serial mode ONLY) and there is no need to first execute the Chip Erase instruction unless any of the lock bits have been programmed. The Chip Erase operation turns the content of every memory location in both the Code and Data arrays into FFH.

The Code and Data memory arrays have separate address spaces:

0000H to 1FFFH for Code memory and 000H to 7FFH for Data memory.

Either an external system clock is supplied at pin XTAL1 or a crystal needs to be connected across pins XTAL1 and XTAL2. The maximum serial clock (SCK) frequency should be less than 1/40 of the crystal frequency. With a 24 MHz oscillator clock, the maximum SCK frequency is 600 kHz.

## Serial Programming Algorithm

To program and verify the AT89S8252 in the serial programming mode, the following sequence is recommended:

1. Power-up sequence:

Apply power between VCC and GND pins.

Set RST pin to "H".

If a crystal is not connected across pins XTAL1 and XTAL2, apply a 3 MHz to 24 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.

2. Enable serial programming by sending the Programming Enable serial instruction to pin MOSI/P1.5. The frequency of the shift clock supplied at pin SCK/P1.7 needs to be less than the CPU clock at XTAL1 divided by 40.

3. The Code or Data array is programmed one byte at a time by supplying the address and data together with the appropriate Write instruction. The selected memory location is first automatically erased before new data is written. The write cycle is self-timed and typically takes less than 2.5 ms at 5V.

4. Any memory location can be verified by using the Read instruction which returns the content at the selected address at serial output MISO/P1.6.

5. At the end of a programming session, RST can be set low to commence normal operation.

Power-off sequence (if needed):

Set XTAL1 to "L" (if a crystal is not used).

Set RST to "L".

Turn  $V_{CC}$  power off.

## Serial Programming Instruction

The Instruction Set for Serial Programming follows a 3-byte protocol and is shown in the following table:

## Instruction Set

Instruction	Input Format			Operation
	Byte 1	Byte 2	Byte 3	
Programming Enable	1010 1100	0101 0011	xxxx xxxx	Enable serial programming interface after RST goes high.
Chip Erase	1010 1100	xxxx x100	xxxx xxxx	Chip erase both 8K & 2K memory arrays.
Read Code Memory	aaaa a001	low addr	xxxx xxxx	Read data from Code memory array at the selected address. The 5 MSBs of the first byte are the high order address bits. The low order address bits are in the second byte. Data are available at pin MISO during the third byte.
Write Code Memory	aaaa a010	low addr	data in	Write data to Code memory location at selected address. The address bits are the 5 MSBs of the first byte together with the second byte.
Read Data Memory	00aa a101	low addr	xxxx xxxx	Read data from Data memory array at selected address. Data are available at pin MISO during the third byte.
Write Data Memory	00aa a110	low addr	data in	Write data to Data memory location at selected address.
Write Lock Bits	1010 1100	x x111	xxxx xxxx	Write lock bits. Set LB1, LB2 or LB3 = "0" to program lock bits.

- Note:
1. DATA polling is used to indicate the end of a write cycle which typically takes less than 2.5 ms at 5V.
  2. "aaaaa" = high order address.
  3. "x" = don't care.



## Flash and EEPROM Parallel Programming Modes

Mode	RST	PSEN	ALE/PROG	EAV <sub>PP</sub>	P2.6	P2.7	P3.6	P3.7	Data I/O P0.7:0	Address P2.5:0 P1.7:0
Serial Prog. Modes	H	h <sup>(1)</sup>	h <sup>(1)</sup>	x						
Chip Erase	H	L		12V	H	L	L	L	X	X
Write (10K bytes) Memory	H	L		12V	L	H	H	H	DIN	ADDR
Read (10K bytes) Memory	H	L	H	12V	L	L	H	H	DOUT	ADDR
Write Lock Bits:	H	L		12V	H	L	H	L	DIN	X
Bit - 1									P0.7 = 0	X
Bit - 2									P0.6 = 0	X
Bit - 3									P0.5 = 0	X
Read Lock Bits:	H	L	H	12V	H	H	L	L	DOUT	X
Bit - 1									@P0.2	X
Bit - 2									@P0.1	X
Bit - 3									@P0.0	X
Read Atmel Code	H	L	H	12V	L	L	L	L	DOUT	30H
Read Device Code	H	L	H	12V	L	L	L	L	DOUT	31H
Serial Prog. Enable	H	L		12V	L	H	L	H	P0.0 = 0	X
Serial Prog. Disable	H	L		12V	L	H	L	H	P0.0 = 1	X
Read Serial Prog. Fuse	H	L	H	12V	H	H	L	H	@P0.0	X

- Notes:
- "h" = weakly pulled "High" internally.
  - Chip Erase and Serial Programming Fuse require a 10 ms PROG pulse. Chip Erase needs to be performed first before reprogramming any byte with a content other than FFH.
  - P3.4 is pulled Low during programming to indicate RDY/BSY.
  - "X" = don't care

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 13. Programming the Flash/EEPROM Memory

Figure 15. Flash/EEPROM Serial Downloading






Figure 14. Verifying the Flash/EEPROM Memory



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## Flash Programming and Verification Characteristics – Parallel Mode

$T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5.0\text{V} \pm 10\%$


Symbol	Parameter	Min	Max	Units
$V_{PP}$	Programming Enable Voltage	11.5	12.5	V
$I_{PP}$	Programming Enable Current		1.0	mA
$1/t_{CLCL}$	Oscillator Frequency	3	24	MHz
$t_{AVGL}$	Address Setup to $\overline{\text{PROG}}$ Low	$48t_{CLCL}$		
$t_{GHAX}$	Address Hold after $\overline{\text{PROG}}$	$48t_{CLCL}$		
$t_{DVGL}$	Data Setup to $\overline{\text{PROG}}$ Low	$48t_{CLCL}$		
$t_{GHDX}$	Data Hold after $\overline{\text{PROG}}$	$48t_{CLCL}$		
$t_{EHS}$	P2.7 ( $\overline{\text{ENABLE}}$ ) High to $V_{PP}$	$48t_{CLCL}$		
$t_{SHGL}$	$V_{PP}$ Setup to $\overline{\text{PROG}}$ Low	10		$\mu\text{s}$
$t_{GLGH}$	$\overline{\text{PROG}}$ Width	1	110	$\mu\text{s}$
$t_{AVQV}$	Address to Data Valid		$48t_{CLCL}$	
$t_{ELQV}$	$\overline{\text{ENABLE}}$ Low to Data Valid		$48t_{CLCL}$	
$t_{EHQZ}$	Data Float after $\overline{\text{ENABLE}}$	0	$48t_{CLCL}$	
$t_{GHBL}$	$\overline{\text{PROG}}$ High to $\overline{\text{BUSY}}$ Low		1.0	$\mu\text{s}$
$t_{WC}$	Byte Write Cycle Time		2.0	ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Flash/EEPROM Programming and Verification Waveforms – Parallel Mode**



**Serial Downloading Waveforms**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings\*

Operating Temperature.....	-55°C to +125°C
Storage Temperature .....	-65°C to +150°C
Voltage on Any Pin with Respect to Ground .....	-1.0V to +7.0V
Maximum Operating Voltage .....	6.6V
DC Output Current.....	15.0 mA

**\*NOTICE:** Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## DC Characteristics

The values shown in this table are valid for  $T_A = -40^\circ\text{C}$  to  $85^\circ\text{C}$  and  $V_{CC} = 5.0\text{V} \pm 20\%$ , unless otherwise noted.

Symbol	Parameter	Condition	Min	Max	Units
$V_{IL}$	Input Low-voltage	(Except $\overline{EA}$ )	-0.5	$0.2 V_{CC} - 0.1$	V
$V_{IL1}$	Input Low-voltage ( $\overline{EA}$ )		-0.5	$0.2 V_{CC} - 0.3$	V
$V_{IH}$	Input High-voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
$V_{IH1}$	Input High-voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
$V_{OL}$	Output Low-voltage <sup>(1)</sup> (Ports 1,2,3)	$I_{OL} = 1.6 \text{ mA}$		0.5	V
$V_{OL1}$	Output Low-voltage <sup>(1)</sup> (Port 0, ALE, $\overline{PSEN}$ )	$I_{OL} = 3.2 \text{ mA}$		0.5	V
$V_{OH}$	Output High-voltage (Ports 1,2,3, ALE, $\overline{PSEN}$ )	$I_{OH} = -60 \mu\text{A}, V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -25 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -10 \mu\text{A}$	$0.9 V_{CC}$		V
$V_{OH1}$	Output High-voltage (Port 0 in External Bus Mode)	$I_{OH} = -800 \mu\text{A}, V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -300 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -80 \mu\text{A}$	$0.9 V_{CC}$		V
$I_{IL}$	Logical 0 Input Current (Ports 1,2,3)	$V_{IN} = 0.45\text{V}$		-50	$\mu\text{A}$
$I_{TL}$	Logical 1 to 0 Transition Current (Ports 1,2,3)	$V_{IN} = 2\text{V}, V_{CC} = 5\text{V} \pm 10\%$		-650	$\mu\text{A}$
$I_{LI}$	Input Leakage Current (Port 0, $\overline{EA}$ )	$0.45 < V_{IN} < V_{CC}$		$\pm 10$	$\mu\text{A}$
RRST	Reset Pull-down Resistor		50	300	K $\Omega$
$C_{IO}$	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF
$I_{CC}$	Power Supply Current	Active Mode, 12 MHz		25	mA
		Idle Mode, 12 MHz		6.5	mA
	Power-down Mode <sup>(2)</sup>	$V_{CC} = 6\text{V}$		100	$\mu\text{A}$
		$V_{CC} = 3\text{V}$		40	$\mu\text{A}$

Notes: 1. Under steady state (non-transient) conditions,  $I_{OL}$  must be externally limited as follows:  
 Maximum  $I_{OL}$  per port pin: 10 mA  
 Maximum  $I_{OL}$  per 8-bit port:  
 Port 0: 26 mA  
 Ports 1, 2, 3: 15 mA

Maximum total  $I_{OL}$  for all output pins: 71 mA  
 If  $I_{OL}$  exceeds the test condition,  $V_{OL}$  may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum  $V_{CC}$  for Power-down is 2V

## AC Characteristics

Under operating conditions, load capacitance for Port 0, ALE/ $\overline{\text{PROG}}$ , and  $\overline{\text{PSEN}}$  = 100 pF; load capacitance for all other outputs = 80 pF.

## External Program and Data Memory Characteristics

Symbol	Parameter	Variable Oscillator		Units
		Min	Max	
$1/t_{\text{CLCL}}$	Oscillator Frequency	0	24	MHz
$t_{\text{LHLL}}$	ALE Pulse Width	$2t_{\text{CLCL}} - 40$		ns
$t_{\text{AVLL}}$	Address Valid to ALE Low	$t_{\text{CLCL}} - 13$		ns
$t_{\text{LLAX}}$	Address Hold after ALE Low	$t_{\text{CLCL}} - 20$		ns
$t_{\text{LLIV}}$	ALE Low to Valid Instruction In		$4t_{\text{CLCL}} - 65$	ns
$t_{\text{LLPL}}$	ALE Low to $\overline{\text{PSEN}}$ Low	$t_{\text{CLCL}} - 13$		ns
$t_{\text{PLPH}}$	$\overline{\text{PSEN}}$ Pulse Width	$3t_{\text{CLCL}} - 20$		ns
$t_{\text{PLIV}}$	$\overline{\text{PSEN}}$ Low to Valid Instruction In		$3t_{\text{CLCL}} - 45$	ns
$t_{\text{PXIX}}$	Input Instruction Hold after $\overline{\text{PSEN}}$	0		ns
$t_{\text{PXIZ}}$	Input Instruction Float after $\overline{\text{PSEN}}$		$t_{\text{CLCL}} - 10$	ns
$t_{\text{PXAV}}$	$\overline{\text{PSEN}}$ to Address Valid	$t_{\text{CLCL}} - 8$		ns
$t_{\text{AVIV}}$	Address to Valid Instruction In		$5t_{\text{CLCL}} - 55$	ns
$t_{\text{PLAZ}}$	$\overline{\text{PSEN}}$ Low to Address Float		10	ns
$t_{\text{RLRH}}$	$\overline{\text{RD}}$ Pulse Width	$6t_{\text{CLCL}} - 100$		ns
$t_{\text{WLWH}}$	$\overline{\text{WR}}$ Pulse Width	$6t_{\text{CLCL}} - 100$		ns
$t_{\text{RLDV}}$	$\overline{\text{RD}}$ Low to Valid Data In		$5t_{\text{CLCL}} - 90$	ns
$t_{\text{RHDX}}$	Data Hold after $\overline{\text{RD}}$	0		ns
$t_{\text{RHDZ}}$	Data Float after $\overline{\text{RD}}$		$2t_{\text{CLCL}} - 28$	ns
$t_{\text{LLDV}}$	ALE Low to Valid Data In		$8t_{\text{CLCL}} - 150$	ns
$t_{\text{AVDV}}$	Address to Valid Data In		$9t_{\text{CLCL}} - 165$	ns
$t_{\text{LLWL}}$	ALE Low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	$3t_{\text{CLCL}} - 50$	$3t_{\text{CLCL}} + 50$	ns
$t_{\text{AVWL}}$	Address to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	$4t_{\text{CLCL}} - 75$		ns
$t_{\text{QVWX}}$	Data Valid to $\overline{\text{WR}}$ Transition	$t_{\text{CLCL}} - 20$		ns
$t_{\text{QVWH}}$	Data Valid to $\overline{\text{WR}}$ High	$7t_{\text{CLCL}} - 120$		ns
$t_{\text{WHQX}}$	Data Hold after $\overline{\text{WR}}$	$t_{\text{CLCL}} - 20$		ns
$t_{\text{RLAZ}}$	$\overline{\text{RD}}$ Low to Address Float		0	ns
$t_{\text{WHLH}}$	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ High to ALE High	$t_{\text{CLCL}} - 20$	$t_{\text{CLCL}} + 25$	ns






## Serial Port Timing: Shift Register Mode Test Conditions

The values in this table are valid for  $V_{CC} = 4.0V$  to  $6V$  and Load Capacitance =  $80\text{ pF}$ .



Symbol	Parameter	Variable Oscillator		Units
		Min	Max	
$t_{XLXL}$	Serial Port Clock Cycle Time	$12t_{CLCL}$		$\mu\text{s}$
$t_{QVXH}$	Output Data Setup to Clock Rising Edge	$10t_{CLCL} - 133$		ns
$t_{XHQX}$	Output Data Hold after Clock Rising Edge	$2t_{CLCL} - 117$		ns
$t_{XHDX}$	Input Data Hold after Clock Rising Edge	0		ns
$t_{XHDV}$	Clock Rising Edge to Input Data Valid		$10t_{CLCL} - 133$	ns

## Shift Register Mode Timing Waveforms






## AC Testing Input/Output Waveforms<sup>(1)</sup>

## Float Waveforms<sup>(1)</sup>



Notes: 1. AC Inputs during testing are driven at  $V_{CC} - 0.5V$  for a logic 1 and  $0.45V$  for a logic 0. Timing measurements are made at  $V_{IH}$  min. for a logic 1 and  $V_{IL}$  max. for a logic 0.

Notes: 1. For timing purposes, a port pin is no longer floating when a  $100\text{ mV}$  change from load voltage occurs. A port pin begins to float when a  $100\text{ mV}$  change from the loaded  $V_{OH}/V_{OL}$  level occurs.



- Notes: 1. XTAL1 tied to GND for I<sub>cc</sub> (power-down)  
2. Lock bits programmed





## Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
24	4.0V to 6.0V	AT89S8252-24AC	44A	Commercial (0°C to 70°C)
		AT89S8252-24JC	44J	
		AT89S8252-24PC	40P6	
		AT89S8252-24QC	44Q	
	4.0V to 6.0V	AT89S8252-24AI	44A	Industrial (-40°C to 85°C)
		AT89S8252-24JI	44J	
		AT89S8252-24PI	40P6	
		AT89S8252-24QI	44Q	
33	4.5V to 5.5V	AT89S8252-33AC	44A	Commercial (0°C to 70°C)
		AT89S8252-33JC	44J	
		AT89S8252-33PC	40P6	
		AT89S8252-33QC	44Q	

 = Preliminary Information




Package Type	
<b>44A</b>	44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
<b>44J</b>	44-lead, Plastic J-leaded Chip Carrier (PLCC)
<b>40P6</b>	40-lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
<b>44Q</b>	44-lead, Plastic Gull Wing Quad Flatpack (PQFP)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Packaging Information

**44A**, 44-lead, Thin (1.0 mm) Plastic Gull Wing Quad Flatpack (TQFP)  
 Dimensions in Millimeters and (Inches)\*  
 JEDEC STANDARD MS-026 ACB




Controlling dimension: millimeters


**44J**, 44-lead, Plastic J-leaded Chip Carrier (PLCC)  
 Dimensions in Inches and (Millimeters)  
 JEDEC STANDARD MS-018 AC



**40P6**, 40-lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)  
 Dimensions in Inches and (Millimeters)



**44Q**, 44-lead, Plastic Quad Flat Package (PQFP)  
 Dimensions in Millimeters and (Inches)\*  
 JEDEC STANDARD MS-022 AB



Controlling dimension: millimeters



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## Atmel Headquarters

### Corporate Headquarters

2325 Orchard Parkway  
San Jose, CA 95131  
TEL (408) 441-0311  
FAX (408) 487-2600

### Europe

Atmel U.K., Ltd.  
Coliseum Business Centre  
Riverside Way  
Camberley, Surrey GU15 3YL  
England  
TEL (44) 1276-686-677  
FAX (44) 1276-686-697

### Asia

Atmel Asia, Ltd.  
Room 1219  
Chinachem Golden Plaza  
77 Mody Road Tsimhatsui  
East Kowloon  
Hong Kong  
TEL (852) 2721-9778  
FAX (852) 2722-1369

### Japan

Atmel Japan K.K.  
9F, Tonetsu Shinkawa Bldg.  
1-24-8 Shinkawa  
Chuo-ku, Tokyo 104-0033  
Japan  
TEL (81) 3-3523-3551  
FAX (81) 3-3523-7581

## Atmel Operations

### Atmel Colorado Springs

1150 E. Cheyenne Mtn. Blvd.  
Colorado Springs, CO 80906  
TEL (719) 576-3300  
FAX (719) 540-1759

### Atmel Rousset

Zone Industrielle  
13106 Rousset Cedex  
France  
TEL (33) 4-4253-6000  
FAX (33) 4-4253-6001

### Fax-on-Demand

North America:  
1-(800) 292-8635  
International:  
1-(408) 441-0732

### e-mail

literature@atmel.com

### Web Site

<http://www.atmel.com>

### BBS

1-(408) 436-4309

### © Atmel Corporation 2000.

Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard warranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are not authorized for use as critical components in life support devices or systems.

Marks bearing ® and/or ™ are registered trademarks and trademarks of Atmel Corporation.

Terms and product names in this document may be trademarks of others.



Printed on recycled paper.

0401E-02/00/xM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้