

การพัฒนาโมเด็ม 16 QAM

DEVELOPMENT OF 16 QAM MODEM



นายพงษ์ศักดิ์

เจนเจริญรัตน์

นางสาวไพริน

เนียมศิริ



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีโทรคมนาคม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2542

เลขหมู่.....

เลขทะเบียน..... 37164

วัน, เดือน, ปี..... 4 ก.ย. 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาโท การพัฒนาโมเด็มแบบ 16 QAM
 Development of 16 QAM Modem

ชื่อนักศึกษา นายพงษ์ศักดิ์ เจนเจริญรัตน์
 นางสาวไพริน เนียมศิริ

อาจารย์ที่ปรึกษา ผศ.ชวลิต เบนจางคประเสริฐ

ภาควิชา เทคนิคอุตสาหกรรม

ปีการศึกษา 2542

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
 นับปริญญาโทฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญาโท

.....ประธานกรรมการ
 ()

.....กรรมการ
 ()

.....กรรมการ
 ()

.....กรรมการ
 ()

.....กรรมการ
 ()

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การพัฒนาโมเต็มแบบ 16 QAM

โดย นาย พงษ์ศักดิ์ เจนเจริญรัตน์
นางสาว ไพริน นิยมศิริ
อาจารย์ที่ปรึกษา ผศ.ชวลิต เบนจางคประเสริฐ
ปีการศึกษา 2542

บทคัดย่อ

โครงการนี้เสนอวิธีการออกแบบและสร้างโมเต็มแบบ 16 QAM ซึ่งเป็นเทคนิคการมอดูเลชันและดีมอดูเลชัน สัญญาณดิจิทัลความเร็วสูง โดยการมอดูเลท ครั้งละ 4 บิต ต่อ 1 สัญญาณนาฬิกา ทำให้สามารถเพิ่มประสิทธิภาพในการใช้แบนด์วิดท์ในการส่งข้อมูล จากผลการทดลองทั้งภาคมอดูเลชันและดีมอดูเลชัน สามารถทำงานได้ดีเป็นที่น่าพอใจ

DEVELOPMENT OF 16 QAM MODEM

By Mr. Pongsak jencjareanrut
Miss. Pairin Niamsiri

Advisor Asst.Prof. Chawalit Benjangkprasert

Year 1999

ABSTRACT

This project presents a design and realization of 16 QAM Modem. This is a technique of modulation and demodulation for high speed data transfer. It is modulated 4 bits digital signal per clock. This method can be increase spectrum efficiency. The experiment of modulation and demodulation parts are show good result.

กิตติกรรมประกาศ

ปริญญาานิพนธ์ฉบับนี้ สำเร็จลุล่วงไปด้วยดี ก็เนื่องจากได้รับคำแนะนำ และการช่วยเหลือ
 ด้านต่างๆ เป็นอย่างดีจากอาจารย์ ชวลิต เบญจางคประเสริฐ อาจารย์ที่ปรึกษาโครงการที่ให้คำ
 แนะนำปรึกษา ตลอดจนการให้ความเอื้อเฟื้อเครื่องมืออุปกรณ์และห้องปฏิบัติการในการทำโครง
 งานครั้งนี้ จึงขอขอบพระคุณไว้ ณ ที่นี้ด้วย

ขอบคุณพระคุณบิดา มารดา ที่ช่วยเป็นกำลังใจ และให้การสนับสนุนด้านทุนทรัพย์
 ขอบคุณเพื่อนๆ ที่ให้กำลังใจ และคำแนะนำช่วยเหลือ ในการทำโครงการนี้จนสำเร็จไปด้วยดี



สารบัญ

	หน้า
บทคัดย่อ(ภาษาไทย)	A
บทคัดย่อ(ภาษาอังกฤษ)	B
กิตติกรรมประกาศ	C
สารบัญภาพ	D
สารบัญตาราง	E
บทที่ 1 บทนำ	1
- การสื่อสาร	1
- ระบบสื่อสารคอมพิวเตอร์	2
- เหตุที่ต้องใช้โมเด็ม	3
- คุณสมบัติสายส่งข้อมูล	4
- มาตรฐานของ โมเด็ม	12
- วัตถุประสงค์	17
บทที่ 2 ทฤษฎีและหลักการของ 16 QAM	20
- Quadrature Amplitude Modulation	20
- ประสิทธิภาพของแถบความถี่	22
- การพิจารณาความถี่ของ 16 QAM	24
- วงจร Balance Modulation	25
- วงจรกรองความถี่ด้วยวงจร Active	27
- ระบบ Phase Lock Loop	31
บทที่ 3 การออกแบบและการทดลองวงจรด้านภาคส่ง	53
- วงจรแยกบิตคู่และบิตคี่	53
- วงจรแปลงสัญญาณจาก 2 บิต เป็น สัญญาณ 4 ระดับ	54
- วงจรกรองความถี่ต่ำผ่าน	56
- วงจรกำเนิดสัญญาณพาหะ	57
- วงจรกำเนิดสัญญาณ ไฟล็ตโทน	58
- วงจรกรองความถี่ผ่านเฉพาะย่าน	59
- วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา	60
- วงจรบาลานซ์มอดูเลเตอร์	61
- วงจรรวมสัญญาณ	62

บทที่ 4 การออกแบบและการทดลองวงจรด้านภาครับ

63

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- วงจรรองความถี่ผ่านเฉพาะย่าน	63
- วงจรคู่สัญญาณคลื่นพาห้	65
- วงจรเลื่อนเฟสสัญญาณพาห้ 90 องศา	65
- วงจรคีมอคูเลเตอร์	66
- วงจรรองความถี่ต่ำผ่าน	67
- วงจรแปลงสัญญาณ 4 ระดับ เป็น 2 บิต	68
- วงจรรวมสัญญาณดิจิทัล	68
บทที่ 5 ผลการทดลอง	69

บทที่ 6 สรุปผลการทดลอง	81
-------------------------------	----

บรรณานุกรม	82
-------------------	----

ภาคผนวก	83
----------------	----



สารบัญรูปภาพ

	หน้า
บทที่ 1	1
รูปที่ 1.1 แสดงระบบสื่อสารชนิดต่างๆ	1
รูปที่ 1.2 แสดงการติดต่อแบบขนานและแบบอนุกรม	2
รูปที่ 1.3 แสดงองค์ประกอบของคลื่นไฟฟ้ารูปสี่เหลี่ยม	3
รูปที่ 1.4 กรณีไม่มีการผิดเพี้ยนรูปทรงของสัญญาณ	4
รูปที่ 1.5 กรณีที่เกิดการผิดเพี้ยนรูปทรงของสัญญาณอย่างมาก	4
รูปที่ 1.6 การผิดเพี้ยนรูปทรงของสัญญาณเนื่องจากการสะท้อนกลับ	7
รูปที่ 1.7 โครงสร้างของสายโคแอกเชียล	8
รูปที่ 1.8 การผิดเพี้ยนรูปทรงของสัญญาณเนื่องจากผลตอบสนองความถี่	10
รูปที่ 1.9 การมอดูเลชัน	11
รูปที่ 1.10 ตัวอย่างของพัลส์	11
รูปที่ 1.11 บล็อกไดอะแกรมของภาคส่ง (Transmitter)	18
รูปที่ 1.12 บล็อกไดอะแกรมของภาครับ (Receiver)	18
บทที่ 2	
รูปที่ 2.1 บล็อกไดอะแกรมของ 16 QAM Modulator	20
รูปที่ 2.2 Phase Diagram และ Constellation Diagram	22
รูปที่ 2.3 การพิจารณาแถบความถี่ของ 16 QAM	25
รูปที่ 2.4 วงจรBalance Modulator	26
รูปที่ 2.5 Frequency Response ของ Filter	29
รูปที่ 2.6 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูลูป	30
รูปที่ 2.7 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป	31
รูปที่ 2.8 ก. ผลต่างเฟสเมื่อเฟสเท่ากัน	32
รูปที่ 2.8 ข. เมื่อเฟสของอินพุทเท่ากัน	32
รูปที่ 2.9 แสดงบล็อกไดอะแกรมของระบบ PLL ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์	38
รูปที่ 2.10 แสดงเออร์เรอร์โวลต์เดจช่วงขณะในระหว่างเวลากระบวนการแคปเจอร์	42
รูปที่ 2.11 แสดงถึงคุณสมบัติการเปลี่ยนแปลงความถี่ไปเป็น โวลต์เดจ	45
รูปที่ 2.12 แสดงถึงคุณสมบัติรวมเปลี่ยนแปลงความถี่ไปเป็น โวลต์เดจของระบบ PLL	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.13 ระบบเฟสล็อกคูลูป	47
รูปที่ 2.14 พิสัยการล๊อคของระบบเฟสล็อกคูลูป	48
รูปที่ 2.15 แสดงคุณสมบัติเอาท์พุทคิเท็ทเตอร์กับเฟสเออร์เรอร์	49
รูปที่ 2.16 แสดงพิสัยแคปเจอร์ของระบบเฟสล็อกคูลูป	51

บทที่ 3

รูปที่ 3.1 วงจรแยกบิทคู่และบิทคี่	53
รูปที่ 3.2 วงจรแปลงสัญญาณ จาก 2 บิต เป็นสัญญาณ 4 ระดับ	54
รูปที่ 3.3 วงจรกรองความถี่ต่ำผ่าน	56
รูปที่ 3.4 วงจรกำหนดสัญญาณพาหะ	57
รูปที่ 3.5 วงจรกำเนิดสัญญาณไฟล็ดตโทน	58
รูปที่ 3.6 วงจรกรองความถี่ผ่านเฉพาะย่าน	59
รูปที่ 3.7 วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา	60
รูปที่ 3.8 วงจร Balance Modulator	61
รูปที่ 3.9 วงจรรวมสัญญาณ	62

บทที่ 4

รูปที่ 4.1 วงจรกรองความถี่ผ่านเฉพาะย่าน	63
รูปที่ 4.2 วงจรคู่สัญญาณคลื่นพาหะ	64
รูปที่ 4.3 วงจรเลื่อนเฟสสัญญาณ 90 องศา	65
รูปที่ 4.4 วงจร Demodulator	66
รูปที่ 4.5 วงจรกรองความถี่ต่ำ	67
รูปที่ 4.6 วงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต	68
รูปที่ 4.7 วงจรรวมสัญญาณดิจิทัล	68

บทที่ 5

รูปที่ 5.1 (รูปบน) แสดงรูปสัญญาณ NRZ กึ่ง Random	69
(รูปล่าง) แสดงสัญญาณนาฬิกาความถี่ 256 kHz	69
รูปที่ 5.2 แสดงสัญญาณแยกบิต	69
รูปที่ 5.3 (รูปบน) แสดงสัญญาณ 4 ระดับ ทางด้าน I	70
(รูปล่าง) แสดงสัญญาณ 4 ระดับ ทางด้าน I ผ่าน Low Pass Filter	70
รูปที่ 5.4 (รูปบน) แสดงสัญญาณ 4 ระดับ ทางด้าน Q	70

(รูปล่าง) แสดงสัญญาณ 4 ระดับ ทางด้าน Q ผ่าน Low Pass Filter	70
รูปที่ 5.5 (รูปบน) แสดงสัญญาณ Input ของวงจรคูณความถี่ 5 เท่า	71
(รูปล่าง) แสดงสัญญาณ Output ของวงจรคูณความถี่ 5 เท่า	71
รูปที่ 5.6 (รูปบน) แสดงสัญญาณ Carrier Sine ความถี่ 640 kHz	71
(รูปล่าง) แสดงสัญญาณ Carrier Cosine ความถี่ 640 kHz	71
รูปที่ 5.7 (รูปบน) แสดงสัญญาณ Input ของวงจรคูณความถี่ 4 เท่า	72
(รูปล่าง) แสดงสัญญาณ Output ของวงจรคูณความถี่ 4 เท่า	72
รูปที่ 5.8 แสดงสัญญาณ Pilot Tone ความถี่ 521 kHz	72
รูปที่ 5.9 แสดงสัญญาณ Output ของเครื่องส่ง 16 QAM	73
รูปที่ 5.10 แสดง Constellation Diagram ของเครื่องส่ง 16 QAM	73
รูปที่ 5.11 แสดงสัญญาณ Input ของเครื่องรับ 16 QAM	74
รูปที่ 5.12 แสดงสัญญาณ Pilot Tone ความถี่ 521 kHz ที่กรองได้ที่ภาครับ	74
รูปที่ 5.13 (รูปบน) แสดงสัญญาณที่มีอคูเลทเป็นสัญญาณ 4 ระดับ ทางด้าน I	75
(รูปล่าง) แสดงสัญญาณที่มีอคูเลทเป็นสัญญาณ 4 ระดับ ทางด้าน Q	75
รูปที่ 5.14 (รูปบน) แสดงการวัดเฟสโดยปรับ Scope ที่ตำแหน่ง X-Y	75
(รูปล่าง) แสดงสัญญาณ Carrier ที่กู้ได้ที่ภาครับ	75
รูปที่ 5.15 (รูปบน) สัญญาณ Clock ความถี่ 256 kHz ที่ ภาครับ	76
(รูปล่าง) สัญญาณหน่วงเวลา 4 บิต เพื่อควบคุม Shift Register PISO	76
รูปที่ 5.16 (รูปบน) สัญญาณ Clock ความถี่ 256 kHz ที่ ภาครับ	76
(รูปล่าง) สัญญาณ Invert หน่วงเวลา 4 บิต เพื่อควบคุม Shift Register PISO	76
รูปที่ 5.17 แสดงการเปรียบเทียบสัญญาณหน่วงเวลา และ สัญญาณ Invert หน่วงเวลา 4 บิต	77
รูปที่ 5.18 แสดงสัญญาณ I,I',Q,Q' ก่อนทำการรวมบิต ที่ ขา 11,12,13,14	77
รูปที่ 5.19 แสดงสัญญาณ Output NRZ ที่ภาครับ เทียบกับ Clock ที่กู้ได้	78
รูปที่ 5.20 แสดงสัญญาณ Clock ความถี่ 256 kHz ที่ภาครับ	78
รูปที่ 5.21 ภาพถ่าย Constellation Diagram 16 QAM	79
รูปที่ 5.22 ภาพถ่าย Constellation Diagram 16 QAM ผ่าน Low Pass Filter	79
รูปที่ 5.23 ภาพถ่าย Eye Diagram 16 QAM	80
รูปที่ 5.24 ภาพถ่าย เครื่องส่งและเครื่องรับ 16 QAM	80

สารบัญตาราง

	หน้า
ตารางที่ 1.1 ตัวอย่างสายเคเบิลในเมือง	7
ตารางที่ 1.2 ชนิดของสายเคเบิลในเมืองที่มีฉนวนเป็นโพลีเอทิลีน	8
ตารางที่ 1.3 ชนิดของสายเคเบิล CCP	8
ตารางที่ 1.4 มาตรฐาน โมเด็ม V-Series ของ CCITT(ITU-T)	14
ตารางที่ 2.1 ตารางความจริงของ I และ Q ที่เปลี่ยนแปลงได้ทั้ง 4 ระดับ	21
ตารางที่ 2.2 แถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลตต่างๆ	23
ตารางที่ 2.3 สรุปข้อแตกต่างของ FSK,PSK และ QAM	24



บทที่ 1

บทนำ

การสื่อสาร(Communication)

การติดต่อสื่อสารเป็นการส่งข่าวสารจากจุดหนึ่งไปยังจุดหนึ่ง การสื่อสารประกอบด้วยส่วนต่างๆ 4 ส่วนมาประกอบกัน คือ


1. ข่าวสาร
2. ผู้รับ
3. ผู้ส่ง
4. สื่อกลาง

ในการสื่อสารข้อมูลของคอมพิวเตอร์ข่าวสารก็จะได้แก่แฟ้มข้อมูลต่างๆ ข้อความที่พิมพ์จากแป้นพิมพ์ เป็นต้น ส่วนผู้ส่งและผู้รับก็จะได้แก่เครื่องคอมพิวเตอร์ทั้งสองด้าน คือ ด้านผู้เรียก (Originate) และด้านผู้รับ (Answer) นั่นเอง ส่วนสื่อกลางของการสื่อสารคอมพิวเตอร์ก็จะ ได้แก่ ระบบสื่อสารต่างๆ เช่น เครือข่ายโทรศัพท์ , เครือข่ายดาวเทียม , หรือแม้กระทั่งสายไฟธรรมา เช่น ระบบ LAN เป็นต้น ระบบของการสื่อสารแบ่งได้ 3 ระบบดังแสดงในรูปที่ 1.1 ซึ่งแต่ละระบบอธิบายได้ดังนี้

ระบบสื่อสารทางเดียว (Simplex Transmission หรือ Oneway Transmittion) เป็นการสื่อสารโดยข้อมูลจะไหลได้ทิศทางเดียว ตัวอย่างเช่น การกระจายเสียงของสถานีวิทยุ และ โทรทัศน์ เป็นต้น

ระบบสื่อสารกึ่งสองทิศทาง (Semiduplex Transmittion หรือ Half-Duplex Transmittion) เป็นการสื่อสารข้อมูลไหลได้ 2 ททาง ทั้งไปและกลับ แต่ต้องผลัดกันรับผลัดกันส่งตัวอย่างเช่น การติดต่อวิทยุวอล์กทอล์ก หรือวิทยุสมัครเล่น

ระบบสื่อสาร 2 ทิศทาง (Full-Duplex Transmittion) เป็นการสื่อสารได้ทั้งไปและกลับพร้อมๆ กันเช่นการพูดโทรศัพท์ เป็นต้น ในระบบสื่อสารของคอมพิวเตอร์ส่วนใหญ่จะเป็นระบบนี้



รูปที่ 1.1 แสดงระบบสื่อสารชนิดต่างๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบสื่อสารของคอมพิวเตอร์

การประมวลผลภายในคอมพิวเตอร์เป็นการประมวลผลแบบดิจิทัล สัญญาณไฟฟ้าในคอมพิวเตอร์ถูกแทนด้วยเลขฐาน 2 ซึ่งมีอยู่ 2 สถานะ คือ สถานะ 1 (Logic 1 มีศักดาไฟฟ้า 5 โวลท์) และ สถานะ 0 (Logic 0 มีค่าศักดาไฟฟ้า 0 โวลท์) การสื่อสารระหว่างคอมพิวเตอร์ คือ การส่งสัญญาณ สถานะ 0 และ 1 ให้กันโดยมีอุปกรณ์ที่ทำหน้าที่เป็นตัวส่งและตัวรับส่วนข่าวสาร คือ ศักดิ์ ของไฟฟ้าดังกล่าว และตัวกลางที่เป็นสื่อ คือสายไฟภายในคอมพิวเตอร์นั่นเอง ในคอมพิวเตอร์จะเรียกกลุ่มสายไฟเหล่านี้ว่า บัส (BUS) การติดต่อระหว่างคอมพิวเตอร์ด้วยกันจะแบ่งวิธีการติดต่อได้ 2 วิธีการ ซึ่งแสดงดังรูปที่ 1.2

- การติดต่อแบบขนาน (Parallel Communication) เป็นการติดต่อกันทีละหลายๆ บิตพร้อมกัน ตัวอย่างเช่นการติดต่อระหว่างหน่วยประมวลผลกลาง (CPU:Central Processing Unit) กับหน่วยความจำ (Memory Unit) การติดต่อระหว่างหน่วยประมวลผลกลางกับหน่วยเก็บข้อมูลฮาร์ดดิส (Hard Disk) เป็นต้น ซึ่งการติดต่อจะติดต่อกันทีละไบต์ (1 ไบต์มีขนาด 8 บิต) ดังนั้นจึงใช้สายไฟทั้งหมด 8 เส้น หรือ 8 วงจร แต่ถ้าเป็น (1 word = 2 byte) ดังนั้นต้องเพิ่มสายไฟและวงจรเช่นกัน การติดต่อแบบขนาน จึงมีข้อดี คือ รับ/ส่งข้อมูลได้เร็ว แต่เนื่องจากใช้วงจรติดต่อจำนวนมากจึงเหมาะที่จะใช้กับการติดต่อสื่อสารในระยะทางใกล้ๆ

- การติดต่อแบบอนุกรม (Sequential Communication) เป็นการรับ/ส่งข้อมูลกันครั้งละ 1 บิตเรียงลำดับกันไป โดยด้านส่งจะส่งไบต์ข้อมูลเรียงลำดับทีละบิตทยอยส่งไป เมื่อไปถึงด้านรับแล้วที่ด้านรับจะทำการจับข้อมูลมาเรียงต่อกันเป็นไบต์คืน วิธีจึงสามารถใช้สายไฟเพียงวงจรเดียวจึงนิยมใช้ในการสื่อสารระหว่างคอมพิวเตอร์ที่อยู่ห่างไกลกันออกไป เพราะหากใช้วิธีขนานแล้วต้องสิ้นเปลืองค่าวงจรสูง แต่เนื่องจากการติดต่อทีละบิตจึงรับ/ส่งข้อมูลได้ช้ากว่าการติดต่อแบบขนาน




รูปที่ 1.2 แสดงการติดต่อแบบขนานและแบบอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เหตุผลที่ต้องใช้โมเด็ม

เนื่องจากสัญญาณดิจิทัลของคอมพิวเตอร์มีรูปคลื่นไฟฟ้าเป็นรูปสี่เหลี่ยม ซึ่งคลื่นรูปสี่เหลี่ยมนี้มีองค์ประกอบที่เกิดขึ้นจากสัญญาณไฟฟ้าคลื่นรูปไซน์ประกอบด้วยฮาร์โมนิกเลขคี่ (Odd Harmonic) ของความถี่นั้นๆ รวมกันหลายเท่าๆ (อย่างน้อยที่สุด 5 เท่า) ดังแสดงในรูปที่ 1.3 ในทางไฟฟ้าถือว่าคลื่น 4 เหลี่ยมมีแบนด์วิดท์ (Bandwidth) ของสัญญาณกว้างมาก เมื่อเราส่งสัญญาณรูปสี่เหลี่ยมนี้ผ่านสายไฟที่เป็นสื่อกลาง ซึ่งสายไฟจะมีคุณสมบัติเป็นตัวต้านทานและตัวเก็บประจุเสมือนต่ออยู่ และเมื่อสายไฟยาวมากขึ้นค่าความต้านทานและตัวเก็บประจุนี้จะเพิ่มขึ้นตามเป็นทวีคูณ ซึ่งผลของค่าทั้งสองนี้จะทำแบนด์วิดท์ของสายไฟแคบลงทำให้สัญญาณคลื่นสี่เหลี่ยมที่ส่งผ่านไปเมื่อถึงด้านรับจะรับได้รูปคลื่นที่ผิดเพี้ยนไป ในเครือข่ายโทรศัพท์ที่เช่นเดียวกันเครือข่ายโทรศัพท์สามารถรองรับสัญญาณความถี่เสียงได้ในย่าน 300-3400 เฮิรท์ ซึ่งจะรองรับคลื่นสี่เหลี่ยมได้สูงสุดประมาณ 680 บิตต่อวินาทีเท่านั้น (คำนวณจาก 3400 เฮิรท์หารด้วยฮาร์โมนิก 5 เท่า) การสื่อสารของคอมพิวเตอร์อย่างพื้นฐานที่สุด เช่น การรับส่งแฟ้มข้อมูลตัวอักษรขนาด 1 หน้ากระดาษ จำนวนตัวอักษรประมาณ 2800 ตัว แทนด้วยข้อมูล 2800 ไบต์ หรือ 22400 บิต หากส่งผ่านเครือข่ายโทรศัพท์ต้องใช้เวลาอย่างน้อย 32 วินาที แต่ถ้าหากเป็นแฟ้มข้อมูลรูปภาพขนาดใหญ่ เช่น รูปภาพจากเครือข่ายอินเทอร์เน็ตบางภาพมีขนาด 1 เมกะไบต์ต้องใช้เวลารับส่งนานถึง 200 นาที จากข้อมูลจำกัดเรื่องระยะทางและความเร็วของการส่งสัญญาณคลื่นสี่เหลี่ยมดังกล่าวมาแล้ว จึงต้องใช้วิธีแก้ปัญหาดังกล่าว โดยใช้โมเด็มเพื่อแปลงสัญญาณคลื่นสี่เหลี่ยมให้เป็นคลื่นที่เหมาะสมก่อนทำการติดต่อกัน



รูปที่ 1.3 แสดงองค์ประกอบของคลื่นไฟฟ้ารูปสี่เหลี่ยม

เทคโนโลยีของโมเด็ม

มีคำศัพท์และเทคนิคที่ต้องรับรู้ คือ

Baud หมายถึง อัตราเร็วของสัญญาณที่โมเด็มใช้รับส่งข้อมูล (ปกติใช้คำว่า "baudrate") โมเด็มส่งข้อมูลโดยการส่งชุดของโทนผ่านสายโทรศัพท์ การที่โทนเปิดหรือปิดนั้นเป็นการแทนดิจิทัล 0 หรือ 1 ซึ่งคล้ายกับจุดและขีดของรหัสสมอส baud คือ จำนวนครั้งต่อวินาทีที่โทนเปลี่ยนจากสถานะปิดเป็นสถานะเปิด โมเด็มรุ่นเก่าได้แก่ Bell 103 ส่งข้อมูลหนึ่งบิตต่อการเปลี่ยนโทนหนึ่งครั้ง หรือหนึ่งบิตต่อหนึ่ง baud ด้วยเหตุนี้หลายคนจึงคิดว่า baud และบิตต่อหนึ่งวินาที (BPS) เป็นหน่วยเดียวกัน ที่จริงไม่ใช่ โมเด็มสมัยใหม่ส่ง 4 บิตหรือมากกว่าต่อหนึ่ง baud โมเด็มที่นิยมใช้กันเช่น V.22bis มีการส่ง 600 baud

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่มันบีบข้อมูล 4 บิตต่อหนึ่ง baud ดังนั้นจึงส่งความเร็ว 2400 BPS ได้ baud มักถูกใช้สับกับ BPS เสมอจนทำให้หลายคนคิดว่าเป็นเรื่องเดียวกัน และนอกจากนี้คำว่า baud มาจากชื่อของ Frenchman Emile Baudot บิดาแห่งการสื่อสารข้อมูล

Bit per second (BPS) เป็นหน่วยที่บอกถึงจำนวนบิตของข้อมูล ซึ่งเดินทางในวงจรต่อหนึ่งวินาที ตามที่เราเห็น โมเด็ม 600 baud อาจส่งข้อมูลได้ 1200, 2400 หรือแม้ 9600 BPS ก็ได้

การบีบอัดข้อมูล (data compression) คือกระบวนการที่ทำให้ข้อมูลหนึ่งบิตกลดขนาดลงทำได้โดยการเอาข้อมูลที่ฟุ่มเฟือยออก และทำการแพ็ค (pack) อักขระที่ใช้บ่อยๆ เข้าเป็นหนึ่งหรือสองบิต มีอยู่หลายวิธีที่ใช้กันอยู่

คุณสมบัติของสายส่งข้อมูล

การติดต่อสื่อสารในปัจจุบันมีความจำเป็นมาก การส่งข้อมูลไม่ว่าจะเป็นข้อมูลชนิดใดหรือจะส่งด้วยวิธีการใด สิ่งสำคัญคือความถูกต้อง และรวดเร็ว การส่งข้อมูลดิจิทัลไปทางสายนำสัญญาณต้องการความเร็วและถูกต้องของข้อมูลดิจิทัล ซึ่งต้องการความถูกต้องและแม่นยำของข้อมูลมากเป็นพิเศษ



รูปที่ 1.4 กรณีที่ไม่มีการผิดเพี้ยนรูปทรงของสัญญาณ

เนื่องจากเกิดการหน่วงเวลาขึ้นในสายข้อมูล ทำให้สัญญาณทางด้านรับถูกหน่วงเวลาไปจากสัญญาณทางด้านส่ง แต่ไม่เกิดการผิดเพี้ยนรูปทรงของสัญญาณ



รูปที่ 1.5 กรณีที่เกิดการผิดเพี้ยนรูปทรงของสัญญาณอย่างมาก

ความผิดเพี้ยนของรูปสัญญาณทางด้านรับมีค่าสูงทำให้สัญญาณที่รับได้แตกต่างไปจากสัญญาณทางด้านส่งอย่างมากเป็นสาเหตุทำให้เกิดความผิดพลาดขึ้นในการส่งข้อมูล

ในการส่งข้อมูลจากเครื่องส่งไปยังเครื่องรับต้องทำให้เกิดความผิดเพี้ยน แต่เราต้องทำการแก้ไข ดังนั้นการหาสาเหตุเหล่านั้นให้พบและหาวิธีหรือควบคุมความผิดพลาดในการส่งข้อมูลที่เกิดขึ้นนี้ทำให้ได้ จึงเป็นสิ่งที่ต้องการอย่างยิ่งสำหรับการส่งข้อมูล

สาเหตุของการเกิดความผิดพลาด

สาเหตุของการเกิดข้อมูลผิดพลาดของข้อมูลในการส่งนี้ อาจกล่าวรวมๆ ได้ว่าเกิดขึ้นจากการที่รูปทรงของสัญญาณเกิดการผิดเพี้ยน (distortion) ไปอันเนื่องมาจากการส่ง ตามรูปที่ 1.1 ซึ่งแสดงสัญญาณที่ส่งออกจากเอาต์พุตของเครื่องส่ง ถ้าสามารถเดินทางไปถึงเครื่องรับได้โดยไม่มีการผิดเพี้ยนใดๆ ก็จะได้ถือว่าไม่เกิดความผิดเพี้ยนใดๆ จะทำให้ไม่เกิดความผิดเพี้ยนในการส่งข้อมูลเลย แต่ ถ้าเกิดการเพี้ยนของรูปทรงของสัญญาณขึ้นดังรูปที่ 1.2 ก็จะทำให้เกิดความผิดพลาดของข้อมูลขึ้น และการที่เราจะทำให้ได้ข้อมูลที่ถูกต้องกลับมาได้นั้น จะเป็นไปได้ยากขึ้น

ดังนั้นเทคนิคพื้นฐานในการส่งข้อมูลจึงมีหลักสำคัญอยู่ 2 ข้อ คือ

1. ต้องพยายามทำให้เกิดการผิดเพี้ยนรูปทรงของสัญญาณที่เกิดขึ้นจากการส่งข้อมูลไปยังเครื่องรับมีน้อยที่สุด
2. ในกรณีที่รูปทรงสัญญาณมีการผิดเพี้ยนเกิดขึ้นอยู่แล้ว ต้องสามารถที่จะคัดเลือก (pick up) เอาเฉพาะสัญญาณที่ถูกต้องออกมาให้ได้ จะโดยวิธีใดก็ตาม ทั้งนี้จะต้องคิดถึงในแง่ความสมดุลกับสถานะเศรษฐกิจด้วย

สาเหตุของการผิดเพี้ยนรูปทรงของสัญญาณในการส่งข้อมูล

การผิดเพี้ยนรูปทรงของสัญญาณในการส่งข้อมูล เกิดจากสายส่งข้อมูล เนื่องจากข้อมูลในรูปของสัญญาณจะต้องเดินทางผ่านสายส่งที่เชื่อมต่อระหว่างเครื่องส่งและเครื่องรับ ดังนั้นสายส่งจึงมีผลโดยตรงกับการผิดเพี้ยนไปของข้อมูล นอกจากนี้การที่รูปทรงของสัญญาณผิดเพี้ยนไปยังอาจจะเกิดจากที่อื่นๆ นอกจากในสายส่งสัญญาณอีกด้วย

สาเหตุของการเกิดความผิดเพี้ยนรูปทรงของสัญญาณในสายส่งข้อมูลสามารถแยกเป็นข้อใหญ่ๆ ได้ดังนี้ คือ

สัญญาณรบกวนที่มาจากภายนอก

ข้อนี้เป็นปัญหาใหญ่โดยเฉพาะกับการส่งข้อมูลมากที่สุด เป็นปัญหาที่ไม่สามารถหลีกเลี่ยงได้ เนื่องจากข้อมูลในรูปสัญญาณจะต้องเดินทางไปตามสายส่ง ซึ่งมีระยะทางยาว และอยู่ในสภาพแวดล้อมต่างๆ

แต่การผิดเพี้ยนรูปทรงของสัญญาณ ไม่ได้เกิดขึ้นจากสัญญาณรบกวนที่มาจากภายนอกแต่เพียงอย่างเดียวเท่านั้น แต่อาจเกิดขึ้นเนื่องจากคุณสมบัติของตัวสายส่งข้อมูลเองด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่งคลื่นอินพุตเข้าไปในสายส่งข้อมูล คลื่นจะสะท้อนกลับที่ปลายสาย B และจะเคลื่อนที่สวนทางกับทิศของคลื่นอินพุตเดิม

ผลรวมของคลื่นอินพุตเดิมกับคลื่นที่สะท้อนกลับมาทำให้รูปทรงของสัญญาณที่จุด A แตกต่างไปจากรูปทรงเดิม

สายเคเบิลสื่อสาร

สายเคเบิลชนิดนี้เดิมเป็นสายที่สร้างขึ้นมาเพื่อใช้เป็นสายโทรศัพท์สามารถใช้ได้กับสัญญาณในย่านความถี่เสียงและสัญญาณที่มีความถี่เสียงและสัญญาณที่มีความถี่สูงกว่าได้ ดังนั้นจึงมีการนำสายชนิดนี้มาใช้กันมากในการส่งข้อมูล

สายเคเบิลสื่อสารมีด้วยกันหลายชนิด ชนิดที่ใช้กับข้อมูลของไมโครคอมพิวเตอร์มีลักษณะที่คล้ายกับสายที่เรียกว่าสายเคเบิลในเมือง (จำพวกสายโทรศัพท์) ตัวอย่างของสายเคเบิลสื่อสารที่นิยมใช้ในการส่งข้อมูลของไมโครคอมพิวเตอร์ แสดงไว้ในตารางที่ 1 ถึงตารางที่ 3 แต่เนื่องจากไม่ได้ใช้งานเช่นเดียวกับสายโทรศัพท์ จึงไม่จำเป็นต้องมีจำนวนเส้นของสายต่อเคเบิลหลายๆ

ในบางกรณีก็มีการใช้สายเคเบิลที่ใช้กับงานโทรศัพท์ในการส่งข้อมูลบ้างเหมือนกันถ้าหากไม่มีการเกิดผลเสียหายอันเนื่องมาจากสัญญาณรบกวน

ตารางที่ 1.1 ตัวอย่างของสายเคเบิลในเมือง

ชื่อย่อ	ลักษณะของสาย
CPEV	เป็นสายคู่บิดเกลียว ฉนวนทำจาก โพลีเอทิลีน หุ้มภายนอกด้วยพลาสติก
CPEE	เป็นสายคู่บิดเกลียว ฉนวนทำจาก โพลีเอทิลีน หุ้มภายนอกด้วยสาร โพลีเอทิลีน
CCP	เหมือนกับสาย CPEE แต่แยกสีของสายทั้งหมดไว้ด้วย จึงง่ายต่อการจำแนกสาย

ผลตอบสนองความถี่ของสายส่งข้อมูล

สาเหตุของการเกิดการผิดเพี้ยนรูปทรงสัญญาณที่เกิดจากตัวสายส่งข้อมูลเองมีอยู่ 2 ประการ ประการแรก คือ จากการตอบสนองความถี่ของสายส่ง กล่าวคือ ถ้าสายส่งมีความยาวมาก ก็จะทำให้เกิดการลดทอนขนาดของสัญญาณอันเนื่องมาจากตัวสาย การลดทอนขนาดของสัญญาณนี้มีค่าไม่คงที่ ขึ้นอยู่กับความถี่ของสัญญาณ และอันนี้ก็เป็นสาเหตุที่ทำให้เกิดการผิดเพี้ยนรูปทรงของสัญญาณขึ้น

สายเคเบิลที่ใช้ส่งข้อมูล

สายส่งที่ใช้ในการส่งข้อมูลมีทั้งแบบใช้ส่งข้อมูลในรูปของคลื่นแสง จากความก้าวหน้าในการพัฒนาเคเบิลใยแก้วนำแสง ทำให้มีการนำเอาคลื่นแสงมาใช้กันมากในปัจจุบัน สายส่งที่ใช้ในการส่งข้อมูลมีด้วยกันมากมายหลายชนิด แต่ที่นิยมใช้กันมากก็คือ สายเคเบิลสื่อสาร และ โคอแกนเชียลเคเบิล

การสะท้อนกลับของสัญญาณ

อีกสาเหตุหนึ่งของการเกิดการผิดเพี้ยนรูปทรงของสัญญาณอันเนื่องมาจากตัวสายส่งข้อมูลก็คือ ปัญหาการเกิดการสะท้อนกลับของสัญญาณภายในสายส่ง ทั้งนี้เพราะสัญญาณต่างๆ เดินทางไปในสายส่งข้อมูลในรูปของคลื่น ดังนั้นเมื่อคลื่นเดินทางไปถึงปลายสายหรือบริเวณที่มีรอยต่อของสาย ส่วนหนึ่งของคลื่นนั้นจะถูกสะท้อนกลับมา คลื่นของสัญญาณที่สะท้อนกลับมารวมกับคลื่นที่ส่งไปตอนแรก เป็นสาเหตุทำให้เกิดการผิดเพี้ยนรูปทรงของสัญญาณ



(ข) รูปทรงของสัญญาณที่จุด A


รูปที่ 1.6 การผิดเพี้ยนรูปทรงของสัญญาณ เนื่องจากการสะท้อนกลับ

ตารางที่ 1.2 ชนิดของสายเคเบิลในเมืองที่มีฉนวนเป็น โพลีเอทิลีน

ขนาดφของ ตัวนำ(ม.ม.)	จำนวนคู่สาย				
	0.5	3	5	7	10
0.6	20	25	30	50	75
0.9	100	150	200		
1.2	100	200	300		

ตารางที่ 1.3 ชนิดของสายเคเบิล CCP

ขนาดφของ ตัวนำ(ม.ม.)	จำนวนคู่สาย					
	0.4	10	30	50	100	200
0.5	10	30	50	100	200	400
0.65	10	30	50	100	200	400
0.9	10	30	50	100		



รูปที่ 1.7 โครงสร้างของสายโคแอกเซียลเคเบิล

ตัวนำอินในและอินนอกมีลักษณะโค้งเป็นวงกลมที่มีจุดศูนย์กลางร่วมกันเป็นสายโคแอกเซียลเคเบิลหรือสายตัวนำแกนร่วม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สายโคแอกเซียลเคเบิล

จุดอ่อนคือมีการลดทอนขนาดของสัญญาณค่อนข้างสูงที่ความถี่สูง ดังนั้นในกรณีที่ต้องให้การลดทอนขนาดของสัญญาณมีค่าต่ำที่ความถี่สูง ก็จำเป็นต้องใช้สายโคแอกเซียลเคเบิล ถึงแม้สายโคแอกเซียลเคเบิลจะมีราคาสูงกว่าก็ตาม

การลดทอนขนาดของสัญญาณในสายเคเบิล

การลดทอนขนาดของสัญญาณในสายเคเบิล ขึ้นอยู่กับชนิดและความยาวของสาย และความถี่ของสัญญาณ การลดทอนขนาดของสัญญาณเนื่องจากความยาวของสายในหน่วยของเดซิเบล (dB) มีค่าเป็นสัดส่วนโดยตรงกับความยาว โดยทั่วไปสายส่งข้อมูลมักจะมีขนาดยาว มีหน่วยความยาวเป็นกิโลเมตร ดังนั้น การลดทอนขนาดของสัญญาณจึงมักแสดงเป็นหน่วยของเดซิเบลต่อกิโลเมตร

ตัวอย่างของการลดทอนขนาดของสัญญาณของสายเคเบิลในเมือง (CPE V, CCPEE, CCP) แสดงไว้ในรูปที่ 1.8 จากรูปจะเห็นได้ว่ายิ่งสายมีขนาดใหญ่ขึ้นเท่าไร การลดทอนขนาดของสัญญาณก็จะยิ่งน้อยลงเท่านั้น

ในช่วงความถี่สูง ๆ ปริมาณการลดทอนขนาดของสัญญาณของสายเคเบิลจะสัมพันธ์กับความถี่เป็นไปตามสมการต่อไปนี้ คือ

$$A \propto \sqrt{f}$$

หรือ A แปรโดยตรงกับ \sqrt{f}

เมื่อ f คือความถี่ของสัญญาณ และ A คือปริมาณการลดทอนขนาดของสัญญาณ ที่หน่วยเป็น dB

ดังนั้นในช่วงความถี่สูง ๆ เส้นกราฟมีลักษณะเป็นเส้นตรงที่มีความลาดเอียงประมาณ $\frac{1}{2}$ สำหรับในช่วงความถี่ต่ำเส้นกราฟมีลักษณะโค้งเล็กน้อย

ผลตอบสนองต่อความถี่

ถ้าสายเคเบิลมีความยาวมากขึ้น นอกจากจะทำให้ปริมาณการลดทอนขนาดของสัญญาณมีค่าเพิ่มขึ้นแล้ว ยังทำให้ผลตอบสนองต่อความถี่มีการเปลี่ยนแปลงรวดเร็วขึ้นด้วย


การผิดเพี้ยนรูปทรงของสัญญาณเนื่องจากผลตอบสนองต่อความถี่

เนื่องจากสายส่งข้อมูลมีคุณสมบัติตอบสนองต่อความถี่ต่าง ๆ ไม่เท่ากันจึงเป็นสาเหตุทำให้เกิดความผิดเพี้ยนรูปทรงของสัญญาณขึ้น กล่าวคือถ้าสัญญาณที่เดินทางในทางสายส่งข้อมูลมีช่วงกว้างความถี่ (Bandwidth) กว้าง การลดทอนขนาดสัญญาณที่ความถี่ต่าง ๆ ก็จะไม่เท่ากัน เป็นสาเหตุทำให้เกิดความผิดเพี้ยนรูปทรงของสัญญาณขึ้น และยิ่งถ้าขนาดของการลดทอนสัญญาณในสายส่งมีค่ามาก ความผิดเพี้ยนรูปทรงของสัญญาณก็ยิ่งมาก

ข้อดีของการมอดูเลชัน

การมอดูเลชัน (Modulation) ทำให้เกิดผลดีคือ ช่วยให้สามารถหลีกเลี่ยงปัญหาการเกิดความคิดเพี้ยนรูปทรงของสัญญาณในการส่งข้อมูลได้ ซึ่งการมอดูเลชันมีอยู่หลายแบบ ดังแสดงในรูปที่ 1.9

ในการมอดูเลชันจำเป็นต้องใช้ความถี่พาหะสูงขึ้นไปกว่าความถี่ของสัญญาณที่ต้องการส่ง ดังนั้นเมื่อคิดถึงผลตอบแทนต่อความถี่ของสายส่งข้อมูล ซึ่งการลดทอนขนาดของสัญญาณจะมีค่าสูงตามไปด้วย การมอดูเลชันเป็นการมัลติเพล็กซ์ความถี่ ทำให้สามารถส่งสัญญาณหลาย ๆ สัญญาณพร้อมกันไปในเวลาเดียวกันได้ สำหรับการส่งข้อมูลที่มีช่วงกว้างความถี่กว้างด้วยการใช้การมัลติเพล็กซ์ความถี่ จะทำได้ก็ต้องอาศัยเทคนิคการมอดูเลชันเข้าช่วย



(ก) 200 กิโลบิต/วินาที
(20 us/div, 2V/div)


(ข) 2 เมกะบิต/วินาที
(2 us/div, 2V/div)

รูปที่ 1.8 การผิดเพี้ยนรูปทรงของสัญญาณเนื่องจากผลตอบแทนของความถี่

ในรูปเป็นการเปรียบเทียบกรณีที่ส่งสัญญาณที่ความถี่ต่าง ๆ เข้าไปในสายส่งเดียวกัน


(ก) เมื่อความถี่ของสัญญาณมีค่าต่ำลง การลดทอนขนาดของสัญญาณจะต่ำด้วย การผิดเพี้ยนรูปทรงของสัญญาณจึงมีน้อย

(ข) เมื่อความถี่ของสัญญาณมีค่าสูงขึ้น การลดทอนขนาดของสัญญาณจะสูงด้วยการผิดเพี้ยนรูปทรงของสัญญาณจึงมีมาก สำหรับระดับเทรซโซลต์ในรูปตำแหน่งที่มีเครื่องหมายแสดงการเบี่ยงเบนไปจากระดับเทรซโซลต์คั้งนั้นที่ตำแหน่งนั้นจะเกิดการผิดพลาดของข้อมูลขึ้น



รูปที่ 1.9 การมอดูเลชัน

- (1) การมอดูเลชันทางขนาดและเฟส ถ้าพิจารณาจากหลักการของการมอดูเลชันแล้วจะเห็นว่าความถี่ของสัญญาณจะคงที่ (แต่ในความเป็นจริงแล้ว การมอดูเลชันจะทำให้เกิดองค์ประกอบของสัญญาณที่มีความถี่อื่น ๆ ขึ้นมาด้วย เพียงแต่องค์ประกอบเหล่านั้นจะมีช่วงกว้างความถี่แคบเท่านั้น)
- (2) การมอดูเลชันทางความถี่ ถ้าพิจารณาตามหลักการแล้ว จะเห็นว่าเป็นการเปลี่ยนแปลงความถี่ของสัญญาณ การเปลี่ยนแปลงของความถี่จะทำได้ในช่วงแคบ ๆ นั่นคือจะมีช่วงกว้างความถี่แคบ



รูปที่ 1.10 ตัวอย่างของพัลส์โค้ด

ไบเฟสโค้ด (Biphase code) เป็นโค้ดที่จะต้องมีการเปลี่ยนแปลงช่วงขึ้น หรือการเปลี่ยนแปลงช่วงลงที่ตรงกึ่งกลางของสัญญาณอยู่ด้วยแน่นอน จากตัวอย่างในรูป จะเห็นว่าที่บิต “0” ของสัญญาณจะมีการเปลี่ยนแปลงช่วงขึ้นที่ตรงกึ่งกลางบิต และที่บิต “1” ของสัญญาณจะมีการเปลี่ยนแปลงช่วงลงที่ตรงกึ่งกลางบิต

ไบโพลาร์โค้ด (Bipolar code) สำหรับโค้ดนี้ บิต “0” ของสัญญาณหมายถึงพัลส์และบิต “1” หมายถึงมีพัลส์นอกจากนี้ในกรณีที่มีพัลส์ ทิศทางการหันของพัลส์จะสลับไปมาระหว่าง

ในการส่งสัญญาณเป็นพัลส์ จะใช้วิธีการเปลี่ยนจาก NRZ โค้ด (non-return-to-zero code) เป็นพัลส์โค้ดที่มีลักษณะเฉพาะ จากนั้นจะส่งโค้ดนั้นเข้าไปในสายส่งข้อมูลโดยตรง โดยไม่ต้องมีการมอดูเลชันเลย (รูปที่ 10 แสดงตัวอย่างของพัลส์โค้ด)

สำหรับ NRZ โค้ดนั้นถ้ามีค่าเป็น ลอจิก “0” หรือ “1” ต่อเนื่องกัน ก็จะมีองค์ประกอบของความถี่ที่ต่ำมาก ดังนั้นถ้าเราเปลี่ยนเป็นพัลส์โค้ดที่เหมาะสมแล้วจะทำให้ช่วงกว้างความถี่ของสัญญาณ

แคบลงอย่างมาก การผิดเพี้ยนรูปทรงของสัญญาณก็จะมึนน้อย ถึงแม้ว่าสายส่งข้อมูลจะมีการตอบสนองต่อความถี่อยู่เหมือนเดิมก็ตาม

มาตรฐานของโมเด็มตาม CCITT(ITU-T) V- Series

มาตรฐานของโมเด็มที่เราใช้อยู่ทุกวันนี้ เป็นไปตามท้องถื่นการมาตรฐานสื่อสารสากล หรือ CCITT(ITU-T) เป็นผู้กำหนดขึ้น โดยมีชื่อเรียกแต่ละมาตรฐานของโมเด็มตัวอักษร “V” และตามด้วยตัวเลข เราจึงเรียกมาตรฐานอันนี้อีกชื่อหนึ่งว่า V- Series นอกจากมาตรฐานของโมเด็มแล้ว CCITT หรือ (ITU-T) ยังเป็นผู้กำหนดมาตรฐานทางการสื่อสารอื่นๆอีก เช่น มาตรฐานการของการสื่อสารผ่านดาวเทียม , มาตรฐานของโทรเลข (Facsimile) , มาตรฐานการสื่อสารข้อมูลต่าง ๆ ทั้งในแบบดิจิทัลและแอนะล็อก รวมถึงกับระบบโทรศัพท์อีกด้วย มาตรฐานที่ CCITT หรือ (ITU-T) เป็นผู้กำหนดได้รับการยอมรับกันทั่วโลก การติดต่อสื่อสารระหว่างประเทศจึงเป็นไปได้โดยไม่มีปัญหาเนื่องจากทุก ๆ คนต่างก็ทำตามมาตรฐานเดียวกัน

ก่อนอื่นขอทำความเข้าใจก่อนว่ามาตรฐานที่ขึ้นต้นด้วยอักษร “V” นี้ ไม่ใช่มาตรฐานของโมเด็มไปเสียทั้งหมด บางมาตรฐานอาจหมายถึงการเชื่อมต่อแบบอื่น ๆ ก็ได้ เช่น V.24 เป็นมาตรฐานการรับส่งข้อมูลแบบอนุกรมเทียบได้กับ RS-232C นั่นเอง และ V.32 หมายถึงการรับส่งข้อมูลแบบอนุกรมความเร็วสูงเป็นต้น ในที่นี้กล่าวถึงโมเด็มแบบต่าง ๆ ที่ใช้กันมาตาม CCITT(ITU-T) V- Series โดยทบทวนตั้งแต่ความเร็วต่ำไปจนความเร็วสูงและรายละเอียดของแต่ละมาตรฐานดังนี้ V.21 เป็นมาตรฐานของโมเด็มความเร็ว 300 บิตต่อวินาที ใช้เทคนิคการผสมสัญญาณแบบ FSK (Frequency Shift Keying) รับส่งข้อมูลได้ในแบบ Full Duplex เป็นโมเด็มที่ใช้กับสายโทรศัพท์ ปัจจุบันนี้มีการใช้กันน้อย เนื่องจากความเร็วในการส่งข้อมูลต่ำ

V.22 เป็นมาตรฐานของโมเด็มความเร็ว 300 บิตต่อวินาที ใช้เทคนิคการผสมสัญญาณแบบ FSK (Frequency Shift Keying) รับส่งข้อมูลได้ในแบบ Full Duplex เป็นโมเด็มที่ใช้กับสายโทรศัพท์ ปัจจุบันนี้มีการใช้กันน้อย เนื่องจากความเร็วในการส่งข้อมูลต่ำ

V.21 รับส่งข้อมูลด้วยความเร็ว 1,200 บิตต่อวินาที หรือลดความเร็วลงมาที่ 600 บิตต่อวินาที ได้ ใช้เทคนิคการผสมสัญญาณแบบ PSK (Phase Shift Keying) รับส่งข้อมูลได้ในแบบ Full Duplex เป็นโมเด็มที่ใช้กับสายโทรศัพท์หรือสายตรงก็ได้ ขึ้นอยู่กับโมเด็มว่าถูกออกแบบ มาให้ต่อใช้งานกับสายตรงหรือไม่

V.22 bis รับส่งข้อมูลด้วยความเร็ว 2,400 บิตต่อวินาที หรือลดความเร็วลงมาที่ 1,200 บิตต่อวินาทีได้ ใช้เทคนิคการผสมสัญญาณแบบ QAM รับส่งข้อมูลได้ในแบบ Full Duplex เป็นโมเด็มที่ใช้กับสายโทรศัพท์หรือสายตรงก็ได้ V.22 bis เป็นมาตรฐานของโมเด็มที่เข้ามาแทนที่ V.22 ในสมัยก่อน เนื่องจากความเร็วสูง 2,400 บิตต่อวินาที

V.23 เป็นมาตรฐานที่คล้ายกับมาตรฐาน V.22 แต่รับส่งข้อมูลในแบบ Half Duplex คือมีความเร็ว 1,200 บิตต่อวินาที หรือความเร็วลงมาที่ 600 บิตต่อวินาที ใช้เทคนิคการผสมสัญญาณแบบ FSK ต่อใช้กับสายโทรศัพท์ก็ได้มาตรฐาน V.23 นี้เราไม่ค่อยได้ใช้งานเท่าไรนัก เพราะประสิทธิภาพของการรับส่งข้อมูลต่ำ และเป็นการติดต่อแบบ Half Duplex จึงสู้มาตรฐานแบบ V.22 หรือ V.22 bis ไม่ได้

V.26 เป็นมาตรฐานของโมเด็มสายตรงแบบใช้สาย 4 เส้น (4Wire คือ 25 คู่) รับส่งข้อมูลแบบ Full Duplex ใช้เทคนิคการผสมสัญญาณแบบ PSK มีความเร็วในการรับส่งข้อมูล 2,400 บิตต่อวินาทีจะนำมาใช้ต่อกับสายโทรศัพท์ไม่ได้ดังนั้นเราจึงไม่ค่อยได้พบเห็นมาตรฐานนี้กันมากนัก ปัจจุบันก็มีใช้กันน้อยเนื่องจากความเร็วต่ำเกินไปสำหรับสายตรง ส่วนมากจะเลือกใช้มาตรฐานอื่นที่ความเร็วสูงกว่านี้

V.26 bis เป็นมาตรฐานเหมือนกับ V.26 แต่ใช้กับสายโทรศัพท์แทน มีความเร็วในการรับส่งข้อมูลที่ 2,400 บิตต่อวินาที หรือลดความเร็วลงมาที่ 1,200 บิตต่อวินาที การรับส่งข้อมูลเป็นแบบ Half Duplex ใช้เทคนิคการผสมสัญญาณแบบ PSK มาตรฐานนี้จึงสู้ V.22 bis ไม่ได้ โดยทั่วไปเราจะใช้ V.22 bis ที่ความเร็ว 2,400 บิตต่อวินาที Full Duplex มากกว่า

V.27 เป็นมาตรฐานสำหรับโมเด็มความเร็ว 4,800 บิตต่อวินาที ใช้กับสายตรงเท่านั้น เทคนิคการผสมสัญญาณเป็นแบบ PSK รับส่งข้อมูลในแบบ Full Duplex ได้ ซึ่งความเร็ว 4,800บิตต่อวินาทีนี้ถือว่าเป็นความเร็วการรับส่งข้อมูลสูงที่สุดของงเทคนิคการผสมสัญญาณ แบบ PSK

V.27 bis คล้ายกับมาตรฐานแบบ V.27 แต่รับส่งข้อมูลที่ 4,800 บิตต่อวินาที หรือลดความเร็วลงมาที่ 2,400 บิตต่อวินาทีได้ ใช้สำหรับสายตรงแบบ 4 Wire เท่านั้น เทคนิคการผสมสัญญาณเป็นแบบ PSK สามารถรับส่งข้อมูลได้ทั้งในแบบ Full Duplex และ Half Duplex

V.27 ter เป็นมาตรฐานโมเด็มความเร็ว 4,800 บิตต่อวินาที หรือลดความเร็วลงมาที่ 2,400 บิตต่อวินาทีได้ สำหรับใช้กับสายโทรศัพท์ การรับส่งข้อมูลเป็นแบบ Half Duplex เท่านั้น เทคนิคการผสมสัญญาณ ชนิด PSK มาตรฐาน V.17 ter คล้ายกับ V.27 bis เพียงแต่ใช้กับสายโทรศัพท์แทนที่จะเป็นสายตรงมีใช้กันในเครื่องโทรสาร Group 3

V.29 เป็นมาตรฐานของโมเด็มที่ใช้กับสายตรงแบบ 4 Wire เท่านั้น การรับส่งข้อมูลใช้ได้ทั้งแบบ Full Duplex และ Half Duplex สามารถรับส่งข้อมูลได้ตั้งแต่ 9,600 บิตต่อวินาทีหรือลดความเร็วลงมาที่ 7,200 บิตต่อวินาที และ 4,800 บิตต่อวินาที ที่ความเร็ว 9,600 บิตต่อวินาที จะใช้เทคนิคการผสมสัญญาณแบบ QAM ส่วนที่ความเร็ว 7,200 บิตต่อวินาที และ 4,800 บิตต่อวินาที ใช้การผสมสัญญาณแบบ PSK มาตรฐาน V.29 นี้มีใช้กันมากสำหรับการรับส่งข้อมูลผ่านสายตรงระหว่างคอมพิวเตอร์กับคอมพิวเตอร์ และใช้กับเครื่องโทรสาร Group 3

V.32 เป็นมาตรฐานของโมเด็มที่ใช้กับสายโทรศัพท์ สามารถรับส่งข้อมูลได้ที่ความเร็ว 9,600 บิตต่อวินาที ในแบบ Full Duplex หรือลดความเร็วลงมาที่ 4,8100 บิตต่อวินาที มาตรฐาน V.32 นี้
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ยังใช้งานกับสายตรงแบบ 2 Wire ได้อีกด้วย เทคนิคการผสมสัญญาณเป็นแบบ QAM ทั้งที่ความเร็ว 9,6900 และ 4,800 บิตต่อวินาที การรับส่งข้อมูลความเร็วสูงผ่านสาย 2 Wire ของ V.32 ใช้เทคนิค Echo Cancellation แทนที่จะใช้การแบ่งความถี่อย่างในโมเด็มความเร็วต่ำ

V.32 bis เป็นมาตรฐานโมเด็มสำหรับใช้กับสายโทรศัพท์ที่ปรับปรุงมาตรฐานมาจาก V.32 สามารถรับส่งข้อมูลได้ที่ความเร็ว 14,400 บิตต่อวินาที ใช้ได้กับทั้งสายโทรศัพท์และสายตรง เทคนิคการผสมสัญญาณเป็นแบบ Trellis Coding Modulation (TCM) และลดความเร็วลงมาเชื่อมต่อกับ V.32, V.22 bis และ V.22 ได้มีการใช้ Echo Cancellation ในการส่งข้อมูลผ่านสาย 2 เส้นเช่นเดียวกัน V.32 bis นับเป็นมาตรฐานโมเด็มของ CCITT หรือ ITU-T ที่มีผู้ใช้กันมากชนิดหนึ่ง

V.32 terbo เป็นมาตรฐานโมเด็มความเร็วสูงที่ไม่ได้รับการรับรองจาก CCITT หรือ ITU-T แต่เกิดจากผู้ผลิตโมเด็มรายใหญ่ตกลงมาตรฐานขึ้นมาเอง โดยทำการปรับปรุงมาจากมาตรฐาน V.32 bis เล็กน้อย V.32 terbo มีความเร็วในการรับส่งข้อมูล 19,200 บิตต่อวินาที และคุณสมบัติอื่น ๆ เหมือนกับ V.32 bis ทุกอย่าง ต่างกันที่ความเร็วในการรับส่งข้อมูลเพิ่มขึ้นเท่านั้น โดยทั่วไปโมเด็มแบบ V.32 จะรับส่งข้อมูลแบบ V.32 terbo ได้ด้วย เราจึงเห็นแต่ V.32bis ในท้องตลาดเท่านั้น

V.34 หรือ V.fast

V.fast เป็นมาตรฐานโมเด็มความเร็วสูง 28,800 บิตต่อวินาที ที่เรียกกันอย่างไม่เป็นทางการ ก่อนจะมีมาตรฐานจริงออกมา ส่วน V.34 เป็นมาตรฐานโมเด็มความเร็วสูงรุ่นล่าสุดที่ CCITT หรือ ITU-T ประกาศออกใช้งาน โดยมีความเร็วมาตรฐาน 28,000บิตต่อวินาที และมีความเร็วสูงสุดที่ 33,600 บิตต่อวินาที สามารถลดความเร็วลงมาเชื่อมต่อกับโมเด็มความเร็วที่ต่ำกว่าได้ มีการผสมสัญญาณแบบ Trellis Coding Modulation (TCM) ใช้ได้กับโทรศัพท์และสายตรง ถึงแม้ว่า v.34 จะใช้เทคนิคหลายอย่างคล้ายกับมาตรฐาน V.32 bis แต่โครงสร้างฮาร์ดแวร์การรับส่งข้อมูลของโมเด็มทั้งสองชนิดแตกต่างกันมาก V.34 ได้เพิ่มคุณสมบัติพิเศษทางเทคนิคเข้ามาหลายอย่างที่จะช่วยให้สามารถรับส่งข้อมูลที่ความเร็วสูง 28,800 หรือ 33,600 บิตต่อวินาทีได้อย่างไม่ผิดพลาด ทำให้มีราคาแพงกว่าโมเด็ม V.32 bis พอสมควรทีเดียว

ตารางที่ 1.4 มาตรฐานโมเด็ม V-Series ของ CCITT(ITU-T)

Series	ความเร็ว	Channel Separation	FDX หรือ Half Duplex	เทคนิคการเข้ารหัส	ใช้กับสายโทรศัพท์	ใช้กับสายคู่ตรง(สายเช่า)
V.21	300	FD	FDX	FSK	Yes	No
V.22	1200	FD	FDX	PSK	Yes	PP 2W
V.22	600	FD	FDX	PSK	Yes	PP 2W
V.22bis	2400	FD	FDX	QAM	Yes	PP 2W
V.22bis	1200	FD	DFX	QAM	Yes	PP 2W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษามากกว่าการนำไปใช้ประโยชน์ด้วยการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V.23	600	NA	HDX	FMK	Yes	No
V.23	1200	NA	HDX	FMK	Yes	NA
V.26	2400	4-Wire	FDX	PSK	No	PP MP4W
V.26bis	2400	NA	HDX	PSK	Yes	No
V.26bis	1200	NA	GDX	PSK	Yes	No
V.26ter	2400	EC	Either	PSK	Yes	PP 2W
V.26ter	1200	EC	Either	PSK	Yes	PP 2W
V.27	4800	ND	Either	PSK	No	Yes
V.27bis	4800	4-Wire	Either	PSK	No	2W 4W
V.27bis	2400	4-Wire	Either	PSK	No	2W 4W
V.27ter	4800	NA	HDX	PSK	Yes	No
V.27ter	2400	NA	HDX	PSK	Yes	No
V.29	9600	4-Wire	Either	QAM	No	PP 4W
V.29	7200	4-Wire	Either	PSK	No	PP 4W
V.29	4800	4-Wire	Either	PSK	No	PP 4W
V.32	9600	EC	FDX	QAM	Yes	PP 2W
V.32	9600	EC	FDX	TCM	Yes	PP 2W
V.32	4800	EC	FDX	QAM	Yes	PP 2W
V.32bis	14400	EC	FDX	TCM	Yes	PP 2W
V.32terbo	19200	EC	FDX	TCM	Yes	PP 2W
V.34	28800	EC	FDX	TCM	Yes	PP 2W

*V.32 terbo ถือเป็น UNOFFICIAL STANDARD

ND = Not Defined (ไม่ได้กำหนด) NA = Not Applicable (ไม่มีใช้) EC = Echo Canceler

FD = Frequency Division FDX = Full Duplex HDX = Half Duplex

PP = Point to Point MP = Multipoint

หมายเหตุ bis เป็นภาษาละติน หมายถึง “สอง” ส่วน ter ก็คือ “สาม” นำมาขยายมาตรฐานต่างๆ เพื่อแสดงว่าเป็นการปรับปรุงเป็นครั้งที่ 2 และ 3 ของมาตรฐานเดิม เช่น V.32bis คือมาตรฐาน V.32 ที่ปรับปรุงใหม่ครั้งที่ 2 ส่วน V.27 ที่ปรับปรุงใหม่เป็นรุ่นที่ 3

terbo เป็นศัพท์ที่ตัวเอง ของบรรดาผู้ผลิต โดยเพี้ยนจากคำว่า terbo เหมือนกับเครื่องยนต์ที่ติดตั้งเทอร์โบ ชาร์ เพื่อให้งานเร็วขึ้นนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั่นเอง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากนี้ยังมีการพัฒนาโมเด็มความเร็วสูงขนาด 56,000 บิตต่อวินาทีนี้ จะใช้เทคนิคการผสมสัญญาณแบบใหม่ที่แตกต่างไปจากเดิมอย่างสิ้นเชิง คือใช้หลักการของการเปลี่ยนสัญญาณในแบบ Trellis Encoding การรับส่งข้อมูลจะเปลี่ยนแปลงข้อมูลดิจิทัลครั้งละ 7 บิตส่งออกไป 8,000 ครั้งต่อวินาที ($7 \times 8,000 = 56,000$ บิตต่อวินาที) แล้วส่งออกไปเป็นสัญญาณแอนะล็อกตามสายโทรศัพท์ อย่างไรก็ตามโมเด็มความเร็ว 56,000 บิตต่อวินาที นี้ยังมีข้อจำกัดอีกมากมายคือ จะใช้รับส่งข้อมูลระยะไกล เช่น ผ่านระบบโทรศัพท์ข้ามทวีป ไม่ได้เนื่องจากสัญญาณแอนะล็อกที่ส่งออกไปจะถูกเปลี่ยนแปลงรูปแบบหลายครั้งจนสัญญาณเพี้ยนไปจากเดิมมากและโมเด็มชนิดนี้มีความเร็วในการส่งข้อมูลไม่เท่ากันทั้งสองด้านคือด้านรับข้อมูลเข้าจะมีความเร็วสูง 56,000 บิตต่อวินาที แต่ด้านส่งข้อมูลออกไปจะมีความเร็วเพียง 28,800 บิตต่อวินาที หรือ 33,600 บิตต่อวินาที ตามมาตรฐาน V.34 คาดว่าโมเด็ม 56,000 บิตต่อวินาทีคงจะเข้ามาเป็นผู้นำในตลาดร่วมกับโมเด็ม V.34 ความเร็ว 33,600 บิตต่อวินาทีในที่สุด

มาตรฐานของโมเด็ม V-Series ที่กล่าวถึงทั้งหมดนี้เป็นมาตรฐานที่เราเห็นได้ทั่วไปซึ่งยังมีบางมาตรฐานไม่ได้นำมาพูดถึงเนื่องจากมีที่ใช้งานพิเศษเฉพาะงานเท่านั้น ส่วนมาตรฐานของโมเด็มตามแบบสหรัฐอเมริกา หรือที่เรียกว่า Bell Standard ปัจจุบันค่อย ๆ ลดความนิยมลง เนื่องจากประเทศต่าง ๆ พากันใช้ตามมาตรฐานของ CCITT หรือ ITU-T เป็นหลักและในประเทศไทยเราก็ใช้ตามมาตรฐานของ CCITT หรือ ITU-T เช่นกัน

วัตถุประสงค์

เพื่อที่จะนำเสนอการทดลองการส่งสัญญาณความเร็วสูง โดยวิธีการส่งแบบ 16 QAM เพื่อลดขนาดของแบนด์วิดท์ลง ซึ่งจะทำให้การใช้ช่องสัญญาณมีประสิทธิภาพเพื่อขึ้นหรือสามารถเพิ่มบิตเรทของสัญญาณ โดยทำการทดลองส่งสัญญาณผ่านทางสายเคเบิล

แนวความคิดและที่มา

ในปัจจุบันการรับส่งข้อมูลแบบดิจิทัลได้เข้ามามีบทบาทมากขึ้นแทนการรับส่งข้อมูลแบบแอนะล็อก เนื่องจากรับส่งข้อมูลแบบแอนะล็อกจะมีความผิดพลาดของการรับส่งข้อมูลสูง 16 QAM เป็นแนวความคิดที่จะพัฒนาการรับส่งข้อมูลแบบดิจิทัลให้มีแบนด์วิดท์ที่แคบลง ซึ่งจะทำให้สามารถขยายช่องสัญญาณได้มากขึ้น นั่นคือจะทำให้การรับส่งข้อมูลมีประสิทธิภาพมากขึ้นนั่นเอง

ส่วนประกอบของโครงการ

ประกอบด้วยส่วนใหญ่ๆ 2 ส่วน คือ

1. Transmitter

- Serial to Parallel
- 2 Bit to 4 Level
- Low Pass Filter
- Phase Lock Loop
- Band Pass Filter
- Phase Shift 90 Degree
- Balance Modulator
- Summing Amplifier


2. Receiver

- Band Pass Filter
- Phase Lock Loop
- Carrier Recovery
- Clock Recovery
- Phase Shift 90 Degree
- Balance Modulator
- Low Pass Filter
- 4 Level to 2 Bit
- Parallel to Serial

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคส่ง (Transmitter)


ภาคส่งสัญญาณข้อมูลที่จะเข้ามาจะถูกเปลี่ยนจาก Series เป็น Parallel แยกเป็น 2 บิตบนและ 2 บิตล่าง และจะทำการเปลี่ยนข้อมูล 2 บิต เป็น 4 ระดับแล้วนำข้อมูลไป Modulate กับ Carrier ที่ Balance Modulator แล้วนำข้อมูลทั้ง 2 ส่วนมารวมกันได้เป็น 16 QAM



รูปที่ 1.11 บล็อกไดอะแกรมของภาคส่ง (Transmitter)

ภาครับ (Receiver)

สัญญาณ 16 QAM ผ่านเข้ามา Band Pass Filter เพื่อลด Noise นำสัญญาณส่วนหนึ่งไปเข้าวงจร Carrier Recovery เพื่อกู้สัญญาณ Carrier คืนมา ส่งไปยัง Balance Modulator ทำการ Modulate กับสัญญาณข้อมูลและจะนำสัญญาณที่ผ่านการมอดแล้วมาเปลี่ยนเป็น 4 ระดับ เป็น 2 บิต นำสัญญาณข้อมูลทั้ง 2 บิตบน และ 2 บิตล่าง มารวมกันแล้วเปลี่ยนสัญญาณข้อมูลจาก Parallel เป็น Series



รูปที่ 1.12 บล็อกไดอะแกรมของภาครับ (Receiver)

ประโยชน์ที่จะได้รับ

สามารถเข้าใจรายละเอียดของระบบการส่งสัญญาณแบบดิจิทัลได้ดียิ่งขึ้น อีกทั้งรายละเอียดของวงจรส่วนประกอบต่างๆ ในโครงงาน เช่น วงจรแยกบิต – รวมบิต วงจร LPF,BPF วงจร Balance Modulation วงจรทำสัญญาณหลายระดับ (Multi Level) และเข้าใจถึงขั้นตอนการทำงานและปัญหาของการประกอบวงจร

สามารถทดสอบความเป็นไปได้ของการส่งสัญญาณแบบ 16 QAM ว่ามีข้อดี ข้อเสีย ในเรื่องใดบ้าง อาทิ เช่น สามารถลดแบนด์วิดท์ลงได้ แต่สัญญาณที่ได้มีความผิดพลาดสูงมากเพียงใด ฯลฯ




บทที่ 2

ทฤษฎีและหลักการของ 16 QAM

QUADRATURE AMPLITUDE MODULATION

Quadrature Amplitude Modulation เป็นการมอดูเลตสัญญาณดิจิทัลอีกรูปแบบหนึ่งซึ่งข้อมูลดิจิทัลจะถูกบรรจุในทั้งแอมพลิจูดและเฟสของสัญญาณพาหะ และในโครงงานนี้จะเลือกใช้แบบ 16 QAM ซึ่งเป็นเทคนิคการเข้ารหัสข้อมูลแบบ M-ary เมื่อ $M=16$ ข้อมูลอินพุตถูกแบ่งเป็นกลุ่มๆ ละ 4 บิต ($2^4 = 16$)

บล็อกไดอะแกรมของเครื่องส่ง 16 QAM แสดงในรูปที่ 2.1 ข้อมูลอินพุตแบบเลขฐานสองถูกแบ่งป้อนเข้าช่องต่างๆ 4 ช่องคือ I, I', Q และ Q' บิตเรทในแต่ละช่องมีค่า $1/4$ ของบิตเรทอินพุต ($F_b/4$) อินพุต 4 บิตถูกส่งแบบอนุกรมเข้าวงจรแยกบิต แล้วถูกส่งออกพร้อมๆ กันเป็นแบบขนาน ด้วยช่อง I, I', Q และ Q' ทั้งคู่จะถูกป้อนเข้าสู่วงจรแปลง 2 ลอจิก ไปเป็น 4 ระดับ ดังนั้นวงจรแปลง 2 ลอจิกเป็น 4 ระดับ จึงสร้างสัญญาณ PAM ได้ 4 สัญญาณคือมี 2 ขั้ว และ 2 ขนาดที่เป็นไปได้ที่เอาต์พุตของวงจรแปลง 2 ลอจิก เป็น 4 ระดับแต่ละวงจร ซึ่งมีค่าเป็น $+0.22V$ และ $+0.821V$ สัญญาณ PAM จะเข้าไปมอดูเลตกับสัญญาณพาหะ Inphase และสัญญาณพาหะ Quadrature Phase ด้วยวงจรคูณคั่นนั้นผลที่ได้จะมี 4 เอาต์พุตสำหรับวงจรคูณแต่ละวงจร วงจรคูณ I มีค่าเป็น $+0.821\sin\omega_c t$, $+0.22\sin\omega_c t$, $-0.22\sin\omega_c t$ และ $-0.821\sin\omega_c t$ ส่วนวงจรคูณ Q มีค่าเป็น $+0.821\cos\omega_c t$, $+0.22\cos\omega_c t$, $-0.22\cos\omega_c t$ และ $-0.821\cos\omega_c t$ และเมื่อนำผลที่ได้ไปรวมกันที่วงจรรวมสัญญาณแบบเชิงเส้น จะทำให้ได้เอาต์พุตถึง 16 รูปแบบ สำหรับ 16 QAM



รูปที่ 2.1 บล็อกไดอะแกรม 16 QAM Modulator

ส่วนในการพิจารณาขนาดของแบนด์วิดท์นั้น สำหรับบิตเรทที่เหมือนกัน แลบความถี่ที่น้อยที่สุดต้องการส่งผ่านวงจรมอดูเลต 16 QAM มีค่า $1/4$ ของวงจรมอดูเลต BPSK มีค่า $1/2$ ของ QPSK และ

น้อยกว่า 25 % เมื่อใช้ 8PSK สำหรับเทคนิคการมอดูเลตแต่ละวิธี อัตราบอดเรทจะถูกลดลงด้วยอัตราส่วนที่เหมือนกัน


I	I'	Output	Q	Q'	Output
0	0	-0.220V	0	0	-0.220V
0	1	-0.821V	0	1	-0.821V
1	0	+0.220V	1	0	+0.220V
1	1	+0.821V	1	1	+0.821V

ตารางที่ 2.1 ตารางความจริงของ I และ Q ที่เปลี่ยนแปลงได้ทั้ง 4 ระดับ


Binary Input				16QAM
I	I'	Q	Q'	Output
0	0	0	0	0.311V -135°
0	0	0	1	0.850V -165°
0	0	1	0	0.311V -45°
0	0	1	1	0.850V -15°
0	1	0	0	0.850V -105°
0	1	0	1	1.161V -135°
0	1	1	0	0.850V -75°
0	1	1	1	1.161V -45°
1	0	0	0	0.311V 135°
1	0	0	1	0.850V 165°
1	0	1	0	0.311V 45°
1	0	1	1	0.850V 15°
1	1	0	0	0.850V 105°
1	1	0	1	1.161V 135°
1	1	1	0	0.850V 75°
1	1	1	1	1.161V 45°

(a)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(b)



(c)



(d)

รูปที่ 2.2 Phase Diagram และ Constellation Diagram

หมายเหตุ รูปที่ 2.2 (c) คือ Constellation Diagram ของ Binary Code

รูปที่ 2.2 (d) คือ Constellation Diagram ของ Gray Code

ประสิทธิภาพของแถบความถี่ (Bandwidth efficiency)(β)

ประสิทธิภาพของแถบความถี่ (Bandwidth efficiency)(β) (หรือความหนาแน่นของข้อมูล) ถูกใช้เปรียบเทียบการทำงานของเทคนิคการมอดูเลตหนึ่งกับแบบอื่นๆ สิ่งที่สำคัญก็คือ อัตราส่วนของบิตเรทในการสื่อสารกับแถบความถี่ที่น้อยที่สุดที่ต้องการ สำหรับการมอดูเลตที่ต้องการความละเอียด ประสิทธิภาพของแถบความถี่ที่ผิดปกติเป็นแถบความถี่ 1Hz ทำให้แยกจำนวนบิตที่สามารถส่งผ่านอุปกรณ์สำหรับแถบความถี่แต่ละเฮิร์ตซ์ เขียนสมการได้เป็น

$$\begin{aligned}
 \text{BW efficiency} &= \frac{\text{transmission rate (bps)}}{\text{minimum bandwidth (Hz)}} \\
 &= \frac{\text{bits / second}}{\text{hertz}} \\
 &= \frac{\text{bits / second}}{\text{cycle / second}} \\
 &= \frac{\text{bits}}{\text{cycle}}
 \end{aligned}$$

การหาประสิทธิภาพของแถบความถี่สำหรับการมอดูเลทแบบ BPSK,QPSK,8PSK และ 16QAM จากตารางเป็นการแสดงแถบความถี่ที่น้อยที่สุดที่ใช้ส่งสัญญาณที่มีอัตราส่ง 10 Mbps ด้วยการมอดูเลทในรูปแบบต่างๆ

Modulation Technique	Minimum Bandwidth (MHz)
BPSK	10
QPSK	5
8PSK	3.33
16QAM	2.5

ตารางที่ 2.2 แถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลทต่างๆ แทนค่าลงในสมการ จะได้ค่าประสิทธิภาพแถบความถี่ดังนี้

$$\text{BPSK ; BW efficiency} = \frac{10\text{Mbps}}{10\text{MHz}} = \frac{1\text{bps}}{\text{Hz}} = \frac{1\text{bit}}{\text{cycle}}$$

$$\text{QPSK ; BW efficiency} = \frac{10\text{Mbps}}{5\text{MHz}} = \frac{2\text{bps}}{\text{Hz}} = \frac{2\text{bit}}{\text{cycle}}$$

$$\text{8PSK ; BW efficiency} = \frac{10\text{Mbps}}{3.33\text{MHz}} = \frac{3\text{bps}}{\text{Hz}} = \frac{3\text{bit}}{\text{cycle}}$$

$$\text{16QAM ; BW efficiency} = \frac{10\text{Mbps}}{2.5\text{MHz}} = \frac{4\text{bps}}{\text{Hz}} = \frac{4\text{bit}}{\text{cycle}}$$

ผลที่ได้แสดงให้เห็นว่า BPSK มีประสิทธิภาพต่ำสุด และ 16QAM มีประสิทธิภาพสูงที่สุดและ 16QAM ต้องการเพียง 1/4 ของแถบความถี่ที่ใช้ใน BPSK ในอัตราบิตเรทอินพุตที่เท่ากัน และสรุปข้อแตกต่างของ FSK,PSK,QAM ได้ในตารางที่ 2.3

Modulation	Encoding	Bandwidth (Hz)	Baud	Bandwidth efficiency (β) (bps/Hz)
FSK	Single bit	$>F_b$	F_b	<1
BPSK	Single bit	F_b	F_b	1
QPSK	Dibit	$F_b/2$	$F_b/2$	2
8PSK	Tribit	$F_b/3$	$F_b/3$	3
8QAM	Tribit	$F_b/3$	$F_b/3$	3
16PSK	Quadbit	$F_b/4$	$F_b/4$	4
16QAM	Quadbit	$F_b/4$	$F_b/4$	4


ตารางที่ 2.3 สรุปข้อแตกต่างของ FSK,PSK และ QAM

การพิจารณาแถบความถี่ของ 16QAM (Analysis of 16 QAM)

การส่งข้อมูลดิจิทัลแบบ 16QAM มีเมื่อข้อมูลที่ป้อนเข้ามาแล้วมันจะถูกแบ่งออกเพื่อป้อนเข้าฟิลิปปลอป 4 ตัว บิตเรทในช่อง I,I',Q และ Q' มีค่าเท่ากับ 1/4 ของอัตราขาเข้าของข้อมูลอินพุตแบบเลขฐานสอง ($F_b/4$) วงจรแยกบิต I,I',Q และ Q' เป็นสิ่งที่ทำของคาบเวลาบิตอินพุต ทั้งนี้เพราะว่าบิต I,I',Q และ Q' จะเป็นเอาต์พุตมาพร้อมกันและอยู่ในรูปขนาน วงจรแปลงระดับ 2 ถึง 4 ระดับ จะมีอัตราการเปลี่ยนแปลงอินพุตและเอาต์พุตเป็น 1/4 ของอัตราขาเข้าของข้อมูลอินพุต

จากรูปที่ 2.3 แสดงความสัมพันธ์ของเวลาของบิตระหว่างสัญญาณดิจิทัล อินพุตที่ I,I',Q และ Q' และสัญญาณ PAM จากช่อง I จะเห็นว่าความถี่พื้นฐานที่สูงที่สุด ในช่อง I,I',Q และ Q' มีค่า 1/4 ของข้อมูลดิจิทัลอินพุต (หนึ่งรอบในช่วง I,I',Q และ Q' ใช้เวลาเท่ากันเป็นเวลาอินพุตเข้ามา 8 บิต) ดังนั้นความถี่พื้นฐานที่สูงที่สุดของสัญญาณ PAM ทั้งสองสัญญาณมีค่า 1/8 ของบิตเรทดิจิทัลอินพุต

วงจรมอดูเลเตอร์ 16QAM มีการเปลี่ยนแปลงที่เอาต์พุตหนึ่งครั้ง (เฟสหรือแอมพลิจูดหรือทั้งสองอย่าง) สำหรับเมื่อมีสัญญาณอินพุตเข้ามาทุกๆ 4 บิต ดังนั้นจะมีอัตราบิตเรท $F_b/4$ เหมือนกันกับแถบความถี่ที่น้อยที่สุด



รูปที่ 2.3 การพิจารณาแถบความถี่ของ 16 QAM Modulator

ความน่าจะเป็นของการเลือกผิดพลาดและอัตราความผิดพลาดของบิต

ความน่าจะเป็นของการเลือกผิดพลาด (probability of error; $P(e)$) และอัตราความผิดพลาดของบิต (Bit Error Rate; BER) จะมีความหมายที่แตกต่างกันอยู่เล็กน้อย $P(e)$ คือการคาดเดาอย่างมีเหตุผลของอัตราการผิดของบิต ส่วน BER คือ การบันทึกโดยการสังเกตการกระทำของระบบที่ผิดพลาดจริง

ความน่าจะเป็นของความผิดพลาดเป็นฟังก์ชันของอัตราส่วนระหว่างสัญญาณพาหะและสัญญาณรบกวนของเครื่องรับ ขึ้นอยู่กับ M-ray ที่ใช้และ $P(e)$ ที่ต้องการ โดยทั่วไปอัตราส่วนที่น้อยที่สุดของสัญญาณพาหะต่อสัญญาณรบกวนที่ต้องการสำหรับระบบ QAM มีค่าน้อยกว่าที่ต้องการในระบบ PSK

วงจร Balance Modulation


วงจร Balance Modulation หรือเราเรียกย่อๆว่า BM นี้จะทำหน้าที่ผสมสัญญาณระหว่างสัญญาณ baseband กับสัญญาณ carrier โดยผลลัพธ์ ที่ได้จากการผสมจะมีเฉพาะ ไซด์แบนด์ทั้งสองข้างเท่านั้น โดยที่สัญญาณคลื่นพาหะจะถูกกำจัดออกไป

วงจรที่ใช้งานกันทั่วไปมีหลายแบบ เช่น ใช้เฟทท์ ใช้ไดโอดต่อเป็นวงจรหรือใช้ไอซีสำเร็จรูปทั่วไปก็ได้เช่นกัน วงจร balance modulation ที่ใช้ในโครงการนี้ก็คือ IC สำเร็จรูปของ Motorola เบอร์ MC1496, MC1596 ซึ่งเป็น IC ที่สามารถประยุกต์ใช้งานได้หลายอย่าง คือสามารถใช้เป็นทั้งภาค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Modulator ทั้งแบบธรรมดา และ suppress carrier ก็ได้หรือจะใช้เป็นส่วนหนึ่งในภาค Detector ก็ได้เช่นกัน

IC MC1496 , MC1596 ตัวนี้จะทำหน้าที่เป็น Balance Modulator / Demodulator ซึ่งถูกออกแบบสำหรับใช้กับ Output ที่เกิดจากการคูณของ input signal กับ Carrier ซึ่งนอกจากทำเป็นวงจร Balance Mod / Demod แล้วยังสามารถนำไปประยุกต์ได้อีกหลายอย่างเช่น Amplitude Modulation , Synchronous Detection, FM Detection ฯลฯ และในการนำ IC ตัวนี้มาใช้ต้องพิจารณาด้วยว่าในวงจรที่เราใช้นั้นมีการกำหนดค่าถูกต้องตาม IC ที่เรามีอยู่หรือไม่ เพราะ IC ชนิดนี้มี 2 รูปแบบ คือ แบบที่เป็นตัวถังโลหะมี 10 ขา และแบบตัวถังพลาสติกมี 14 ขา โดยมีขนาดข้อกำหนดของ carrier signal = 60 mV และ Modulating signal = 300 mV วงจรที่ใช้นี้จะใช้เพียงไฟเลี้ยงชุดเดียวคือ +12V นอกจากนี้ IC MC1496, MC1596 ตัวนี้สามารถใช้กับไฟเลี้ยง 2 ชุด (+12 V และ -8V) และหากต้องการนำ IC ตัวนี้ไปประยุกต์ใช้กับงานอื่นก็ต้องมีข้อกำหนดที่แตกต่างกันไปโดยเราสามารถดูรายละเอียดได้จาก Data Sheet ในภาคผนวก



รูปที่ 2.4 วงจร Balance Modulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองความถี่ด้วย Active (Active Filter)

Active Filter ทำหน้าที่กรองความถี่สัญญาณ เป็นวงจรที่ประกอบด้วยภาคขยาย เช่น Transistor หรือ IC และ Network เลือกความถี่ (Frequency Selective Network) จำพวก Resistor กับ Capacitor วงจรให้ผ่านได้เฉพาะสัญญาณในช่วงความถี่ที่กำหนด ขณะเดียวกันจะขวางกั้น (Block) หรือลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าว มิให้ปรากฏที่ Output โดยทั่วไปแล้ว Filter แบ่งออกเป็นหลายรูปแบบ ดังนี้

1. Filter ชนิด Analog หรือ Digital
2. Filter ประเภท Active หรือ Passive
3. Filter ย่านความถี่เสียง (Audio Frequency) หรือย่านวิทยุ (Radio Frequency)

Analog Filter ออกแบบมาเพื่อใช้กับสัญญาณ Analog ส่วน Digital Filter ใช้งานกับสัญญาณ Digital โดยอาศัยเทคนิคทาง Analog มาช่วย ถ้าคำนึงถึงชิ้นส่วนของอุปกรณ์อิเล็กทรอนิกส์ (Element of Device) ที่นำมาประกอบกันเป็นวงจร Filter แบ่งออกเป็น Passive และ Active Filter ชิ้นส่วนวงจรที่ใช้ใน Passive Filter ได้แก่ Resistor , Capacitor และ Inductor ส่วน Active Filter ประกอบด้วยตัวขยายสัญญาณจำพวก Transistor หรือ IC ในรูป OP-AMP และ Resistor และ Capacitor ทำงานร่วมกับ Resistor , Capacitor และ Inductor ถือได้ว่าเป็นชิ้นส่วนประเภท Passive element การจะเลือกใช้ชิ้นส่วนชนิดใดนั้น ขึ้นอยู่กับย่านความถี่สัญญาณที่ต้องการให้วงจร Filter ทำงาน ยกตัวอย่างเช่น RC Filter ใช้กับย่านความถี่เสียงหรือในย่านความถี่ต่ำ ในขณะที่ LC Filter จะใช้ย่านความถี่วิทยุหรือย่านความถี่สูง

เราแบ่ง Active Filter ตามลักษณะการทำงานออกเป็น 5 ชนิด

- ก. Low Pass Filter (LPF)
- ข. High Pass Filter (HPF)
- ค. Band Pass Filter (BPF)
- ง. Band Reject หรือ Band Stop Filter (BSF)
- จ. All Pass Filter

Filter เหล่านี้อาศัย Resistor และ Capacitor เป็น Passive Element ทำงานร่วมกับ Active Element จำพวก Op-Amp อาศัย IC ที่มีคุณสมบัติ High Speed ที่มี Slew Rate สูง และ Unity Gain Bandwidth สูงๆเช่น LM318 หรือ ICL8017 จะช่วยให่วงจรมีคุณสมบัติทางด้านความถี่และอัตราการขยายของ Filter ดีขึ้น


Frequency Response ของ Filter ทั้ง 5 ชนิดแสดงในรูปที่ 2.5 เส้นประแสดงถึง Response ที่เป็น

อุดมคติในทางทฤษฎี ส่วน Response Curve ในทางปฏิบัติแสดงด้วยเส้นทึบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.5 (a) แสดง Frequency Response ของวงจร Low Pass Filter มีขนาดของ Gain คงที่จาก ความถี่ 0 Hz ถึงความถี่ High Cutoff (f_H) ค่าของ Bandwidth จึงเท่ากับ f_H ที่ f_H หรือตำแหน่งความถี่ High Cutoff นั้นอัตราการขยายจะลดลงจากจุดสูงสุดในช่วง PassBand 3 dB และที่ความถี่มากกว่า f_H นั่นคือที่ $f > f_H$ อัตราขยายหรือ Gain ของวงจรก็ลดลงทุกขณะอย่างต่อเนื่องตามความถี่สัญญาณ Input ที่ เพิ่มขึ้น ช่วงของความถี่ระหว่าง 0 - f_H Hz เราเรียกว่า Pass Band ส่วนช่วงที่ความถี่สูงกว่า f_H ขึ้นไป ซึ่ง เกิดจากการลดทอนของสัญญาณลงทุกขณะ เราเรียกว่า Stop Band จาก Response ที่เป็นอุดมคติ ในเส้น ประเด็นให้เห็นว่า Filter ที่เป็นอุดมคติจะมี Loss เป็น 0 ตลอด ช่วง Pass Band จะมี Loss เป็นอนันต์ใน ช่วง Stop band แต่สภาพความเป็นจริงในทางปฏิบัติมิได้เป็นเช่นนั้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 Frequency Response ของวงจร Filter

เพราะโครงข่ายวงจรชนิดเชิงเส้น (Linear Network) ไม่สามารถสร้างคุณสมบัติของความไม่ต่อเนื่องขึ้นได้อย่างไรก็ตามเราอาจสร้าง Response Curve ในทางปฏิบัติตามเส้นทึบให้ใกล้เคียงกับ Response ที่เป็นอุดมคติตามเส้นปะได้เช่นกัน โดยอาศัยเทคนิคการออกแบบวงจรพิเศษเข้าช่วย ประกอบวงจรด้วยชิ้นส่วนอุปกรณ์เช่น Resistor และ Capacitor ที่มีค่าถูกต้องแม่นยำหรือมีค่าผิดพลาดน้อยที่สุด และใช้ Op-Amp ชนิด High Speed (ในโครงงานนี้ใช้ Op-Amp เบอร์ LF351)

รูปแบบของ Filter ที่นิยมนำมาใช้กันมากในทางปฏิบัติซึ่งให้ Response Curve ประมาณใกล้เคียงทางทฤษฎี ได้แก่รูปแบบ Butterworth Chebyshev และ Caur แต่ละรูปแบบมีคุณสมบัติลักษณะประจำตัวแตกต่างกันไป Butterworth Filter ให้คุณลักษณะของทั้ง Pass Band และ Stop Band ในลักษณะค่อนข้างราบเรียบ บางโอกาสจึงเรียกว่า Flat Filter สำหรับ Chebyshev Filter มีคุณลักษณะ Pass Band เป็น Ripple และ Stop Band เป็น Flat ส่วน Caur Filter ให้ทั้ง Pass Band และ Stop Band Ripple ทั้งคู่ ซึ่งเป็นการออกแบบและความยุ่งยากของวงจรก็แตกต่างกันไปตามลักษณะการใช้งาน

รูปที่ 2.5 (b) เป็น Response Curve ของ High Pass Filter เมื่อให้ f เป็นความถี่ใดๆ และ f_L เป็น Low Cutoff Frequency แล้วช่วง Stop Band จะอยู่ที่ความถี่ $0 < f < f_L$ และช่วงของ Pass Band อยู่ที่ $f > f_L$

รูปที่ 2.5 (c) แสดง Frequency Response ของวงจร Band Pass Filter ช่วง Pass Band อยู่ระหว่าง 2 ความถี่คutoffได้แก่ High Cutoff Frequency (f_H) และ Low Cutoff Frequency (f_L) ซึ่งเป็นตำแหน่งที่ Gain ลดลง 3 dB และช่วง Stop Band มีสองช่วงที่ $0 < f < f_L$ กับ $f > f_H$ โดยที่ $f_H > f_L$ ค่า Bandwidth ของ Band Pass Filter เท่ากับ $f_H - f_L$ และ Center Frequency อยู่ที่ความถี่ f_c ปรากฏที่ตำแหน่งกึ่งกลางช่วง Pass Band พอดี

รูปที่ 2.5 (d) แสดง Response ของ Band Reject Filter มี Curve คุณลักษณะตรงข้ามกับ Band Pass Filter กล่าวคือช่วง Stop Band สองช่วงอยู่ระหว่างความถี่ $f > f_H$ และ $0 < f < f_L$ อาจเรียก Band

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Reject Filter ว่า Band Stop Filter หรือ Band Elimination Filter ก็ได้ ค่า Bandwidth ของ Stop Band เท่ากับ $f_H - f_L$ และตำแหน่งกึ่งกลางช่วง Stop Band เป็นความถี่ Center Frequency หรือ f_c

รูปที่ 2.5 (e) แสดง Phase Shift ระหว่าง Input Voltage (V_{in}) กับ Output Voltage (V_o) ของ All Pass Filter มีคุณสมบัติในการให้สัญญาณทุกความถี่ผ่านได้เท่าๆกันกล่าวคือให้ V_o เท่ากับ V_{in} ในทุกความถี่โดยปรากฏ Phase Shift ขึ้นระหว่าง V_o กับ V_{in} ในบางความถี่แต่ค่าความถี่สูงสุดซึ่ง V_o กับ V_{in} ยังคงมีขนาดเท่ากันขึ้นอยู่กับคุณสมบัติ Unity Gain Bandwidth ของ Op-Amp ที่ความถี่นี้ Phase Shift ที่เกิดขึ้นระหว่าง V_o กับ V_{in} จะมีค่าสูงสุด

ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูลูป

เฟสล็อกคูลูปซินธิไซเซอร์ (Phase lock loop synthesizer) เป็นวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรากำหนดโดยการประยุกต์ใช้งานของเฟสล็อกคูลูป ซึ่งเป็นระบบป้อนกลับที่มีการเปลี่ยนความถี่และเฟสของวงจรของออสซิลเลเตอร์ตามสัญญาณอินพุตที่ป้อนเข้ามา บล็อกไดอะแกรมเบื้องต้นของเฟสล็อกคูลูปซินธิไซเซอร์ประกอบด้วยส่วนสำคัญ 4 ส่วน ดังนี้

1. ส่วนเปรียบเทียบเฟส (Phase Detector : PD)
2. ลูปฟิลเตอร์ (Loop Filter : LF)
3. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage control Oscillation VCO)
4. วงจรหารความถี่ที่สามารถโปรแกรมได้ (Programmable Divider)



รูปที่ 2.6 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูลูป

สามารถอธิบายการทำงานคร่าว ๆ ได้ดังนี้ ขณะที่ยังไม่มีสัญญาณเข้าไปในระบบ แรงดันควบคุม (control voltage) $V(t)$ จะเท่ากับศูนย์ VCO จะทำงานโดยตั้งความถี่ไว้ที่ f_r ซึ่งเรียกว่า ความถี่ฟรีรันนิง (free running frequency) ถ้ามีสัญญาณเข้าไปในระบบ เฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟสและความถี่ของสัญญาณอินพุต f_d กับความถี่ของ VCO ถ้าเกิดความแตกต่างของสัญญาณทั้งสองเนื่องจากความถี่ไม่ตรงกันจะเกิดแรงดันคลาดเคลื่อนออกมา $V(t)$ แรงดันคลาดเคลื่อนนี้จะถูกกรองผ่านวงจรลูปฟิลเตอร์ ขยายแล้วป้อนให้กับ VCO ในกรณีนี้แรงดันควบคุม $V(t)$ จะไปบังคับความถี่ของ VCO ให้เอกซารนี้เป็นเอกซารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนไปในทิศทางที่ลดความถี่ที่แตกต่างกันระหว่างความถี่ f_r กับความถี่ f_d ถ้าความถี่ f_d ใกล้เคียงกับความถี่ f_r จากการป้อนกลับของเฟสล็อกคูลูปซึ่งสัญญาณที่ป้อนกลับไปยังรูปฟิลเตอร์จะเป็นความถี่เอาต์พุตของ VCO ที่ถูกรับโดย N จะทำให้ VCO จะซิงโครไนส์หรือล็อก (lock) กับสัญญาณอินพุตที่ป้อนเข้ามา ขณะที่ทำการล็อกนั้นความถี่ของ VCO จะเท่ากับความถี่ของสัญญาณอินพุตพอดี

ในสภาวะล็อกความถี่จะได้ว่า

$$f_r = f_d \quad (2.1)$$

และความถี่ที่ได้จากวงจรหาร

$$f_d = f_o / N \quad (2.2)$$

ดังนั้นความถี่ที่เอาต์พุตจะได้เป็น

$$f_o = N f_r \quad (2.3)$$


แต่ในสภาวะล็อกความถี่ เฟสของสัญญาณทั้งสองจะยังคงต่างกันอยู่ซึ่งมีความจำเป็นต่อการผลิตแรงดันคลาดเคลื่อน $V(t)$ ที่จะไปคอยปรับความถี่ VCO จากค่าความถี่ฟรีรันนิ่งให้เท่ากับความถี่ที่เข้ามา ดังนั้นเฟสล็อกคูลูปจะยังคงรักษาสภาพการล็อกอยู่ การที่ระบบสามารถที่จะปรับตัวได้เองทำให้เฟสล็อกคูลูปสามารถติดตามการล็อกกับระบบซึ่งจะขึ้นอยู่กับแรงดันคลาดเคลื่อน

ช่วงของความถี่ซึ่งเฟสล็อกคูลูปสามารถทำการล็อกอย่างแท้จริงกับสัญญาณอินพุตเรียกว่า ช่วงแคปเจอร์ (capture ranger) จะขึ้นอยู่กับขอบแบนด์ของมิเตอร์และอัตราขยายลูปปิดของระบบทั้งหมด

เฟสล็อกคูลูปที่มีการหวนความถี่ชนิด โปรแกรมได้ภายในรูปเป็นวิธีที่เหมาะสมสำหรับการสังเคราะห์ความถี่ที่มีค่ามากจากความถี่อ้างอิงความถี่เดียว

คุณสมบัติที่ต้องการของวงจรสังเคราะห์ความถี่จะต้องผลิตสัญญาณความถี่ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนแปลงได้ที่ละขั้น ซึ่งเรียกว่า รีโซลูชัน (resolution)

ระบบเฟสล็อกคูลูป




รูปที่ 2.7 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ละส่วนมีผลต่อคุณสมบัติและการทำงานของระบบ หน้าที่ของแต่ละส่วนจะได้อธิบายดังนี้

1. **เฟสดีเทกเตอร์** เฟสดีเทกเตอร์ทำหน้าที่เปรียบเทียบเฟสของอินพุตซึ่งจะมีสองผลของเฟสที่ต่างกันเรียกว่า เฟสเออร์เรอร์ เฟสเออร์เรอร์นี้จะมีค่าน้อยที่สุดเป็นศูนย์ และจะมีค่ามากที่สุดเป็นเฟสดีเทกเตอร์จะทำการเปลี่ยนเฟสเออร์เรอร์นี้ให้กลายเป็นระดับโวลต์เดทด้วยค่าคอนเวอร์ชันเกน K (volt/radian) ลักษณะการเปรียบเทียบเฟสของอินพุตทั้งสองของเฟสดีเทกเตอร์จะได้แสดงดังรูปที่ 2.8 ก.



รูปที่ 2.8 ก. ผลต่างเฟสเมื่อเฟสเท่ากัน



รูปที่ 2.8 ข. เมื่อเฟสของอินพุตไม่เท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. **รูปฟิลเตอร์** ทำหน้าที่กรองสัญญาณความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์ เนื่องจากเฟสดีเทคเตอร์ให้เอาต์พุตเป็นสัญญาณดิซิจิทัลที่มีเอชโวลต์เตทรวมมาด้วย สัญญาณความถี่ที่ได้เกิดจากความต่างเฟส ยิ่งต่างเฟสมากความถี่ยิ่งสูง ดังนั้นรูปฟิลเตอร์จึงช่วยกรองเอาสัญญาณความถี่สูงซึ่งแสดงว่ามีความต่างเฟสมากออกทำให้ระบบสามารถแคปเจอร์ (capture) สัญญาณได้ในช่วงหนึ่งและช่วยให้ระบบรักษาการล็อกไว้ได้อีกด้วย

3. **วีซีโอ** จะทำหน้าที่ผลิตสัญญาณความถี่โดยการควบคุมระดับโวลต์เตทอินพุตด้วยคอนเวอร์ชันเกนเท่ากับ K (radian / volt) ระดับโวลต์เตทนี้จะให้เอาต์พุตของรูปฟิลเตอร์ ความถี่ที่ถือออกมาจากรูปฟิลเตอร์ จะมีผลทำให้เอาต์พุตของวีซีโอเปลี่ยนความถี่ด้วยเช่นกัน

การทำงานของระบบเฟสล็อกสามารถอธิบายอย่างคร่าว ๆ ได้ดังนี้ เฟสดีเทคเตอร์จะเปรียบเทียบเฟสของสัญญาณอินพุต $V(t)$ กับความถี่เอาต์พุตของ VCO และทำให้ได้เออร์เรอร์โวลต์เตจ $V(t)$ สัญญาณเออร์เรอร์โวลต์เตจนี้จะถูกรองด้วยรูปฟิลเตอร์และถูกป้อนไปยังคอนโทรลอินพุตของ VCO ในรูปของแรงดันควบคุมเพื่อควบคุมความถี่ของ VCO

ตามปกติเมื่อไม่มีสัญญาณอินพุตป้อนให้กับระบบเฟสล็อกรูปเออร์เรอร์โวลต์เตจที่ผ่านรูปฟิลเตอร์ $V(t)$ ในพีคแบ็คคูลจะมีความเป็นศูนย์ VCO จะทำงานที่ความถี่ศูนย์กลาง $\omega_1 = 2\pi f_0$ ซึ่งเราเรียกว่าความถี่ฟรีรันนิ่งของ VCO

ถ้ามีสัญญาณอินพุตเป็นเอชโวลต์เตจป้อนให้กับระบบเฟสล็อกและสัญญาณดังกล่าวมีความถี่อินพุตใกล้เคียงกับความถี่ฟรีรันนิ่งพอเพียง การพีคแบ็คคูลของเฟสล็อกจะทำได้เออร์เรอร์โวลต์เตจไปขับ VCO ให้มีความถี่ซิงโครไนส์กับความถี่อินพุตเมื่อความถี่ของ VCO ซิงโครไนส์กับความถี่อินพุตแสดงว่าระบบเฟสล็อกมีความถี่เอาต์พุตล็อกกับความถี่ของสัญญาณอินพุต

การทำงานของระบบเฟสล็อกสามารถแบ่งได้เป็น 3 ลักษณะตามคุณสมบัติของรูปดังนี้

ก. เมื่อระบบไม่อยู่ในสถานะล็อก ($\omega_1 \neq \omega_2$)

จากระบบเฟสล็อกในรูปแบบที่ 2.7 เราสมมติสัญญาณ V และ V เป็นสัญญาณรูปคลื่นซายน์มีค่าเป็น

$$V_i(t) = E_i \sin(\omega_i t + \theta_i \phi_0) \quad (2.4)$$

$$V_o(t) = E_o \sin(\omega_o t + \phi_0) \quad (2.5)$$

เมื่อ ω_i เป็นความถี่เชิงมุมของสัญญาณอินพุต

ω_o เป็นความถี่เชิงมุมศูนย์กลางของ VCO

และ ϕ_0 เป็นค่าเฟสคงที่ซึ่งขึ้นอยู่กับช่วงเวลาที่กำหนด

ถ้าเฟสดีเทคเตอร์มีคุณสมบัติเป็นอนาลอกมัลติพลายเออร์ เราจะได้สัญญาณเอาต์พุตของเฟสดีเทคเตอร์ (V_d) เป็น

$$V_d(t) = K_d \cos\{(\omega_i - \omega_o)t + \theta_i - \phi_0\} \quad (2.6)$$

เนื่องจาก V_i และ V_o ไม่ซิงโครไนส์กัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นสัญญาณเอาต์พุตของเฟสดีเทกเตอร์ V_d จะเป็นสัญญาณรูปคลื่นซายน์ที่มีแอมพลิจูดสูงสุดเท่ากับ k และมีความถี่เชิงมุมเท่ากับความถี่เชิงมุมระหว่างสัญญาณ V_i และ V_o คือ ω_i และ ω_o มีค่าแตกต่างกันมาก ดังนั้น โวลต์เดจ V_d จะไม่สามารถผ่านฟิลเตอร์ได้ ทำให้ได้ค่า $V_c = 0$ และการฟีดแบ็คของลูบจะไม่มีผลอะไรคือไม่เกิดการเปลี่ยนแปลงใด ๆ ภายในลูบ เอาต์พุตโวลต์เดจของ VCO จะมีค่าอยู่ที่ความถี่ฟิรริ่งหนึ่ง ดังนั้น ω_o และ ϕ_o จะมีค่าเป็นอิสระอย่างสมบูรณ์ต่อ ω_i และ θ_i พุดได้ว่าลูบไม่อยู่ในสภาวะล็อก แต่ถ้า $\omega_i - \omega_o = \pm \Delta\omega$ มีค่าน้อยกว่าแบนด์วิดธ์ของลูบซึ่งกำหนดได้โดยพารามิเตอร์ของลูบและการฟีดแบ็คจะมีผลขับให้ระบบเข้าสู่สภาวะล็อกได้

ข. เมื่อระบบเข้าสู่สภาวะล็อก ($\omega_i = \omega_o$)

ในกรณีที่สัญญาณเอาต์พุต VCO มีความถี่ซิงโครไนส์กับสัญญาณอินพุต V_i สัญญาณเอาต์พุต V_o จะมีค่าเป็น

$$V_o(t) = E_o \sin(\omega_i t + \psi_o) \quad (2.7)$$

นอกจากนั้นค่าของเฟสของสัญญาณเอาต์พุต จะเป็นลิเนียร์ฟังก์ชันกับเวลาซึ่งมีค่าเป็น

$$\phi_o = (\omega_i - \omega_o)t + \psi_o \quad (2.8)$$

และสัญญาณเอาต์พุตของเฟสดีเทกเตอร์หรือสัญญาณเออร์เรอร์จะกลายเป็นสัญญาณคี่ซึ่ มีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_o) \quad (2.9)$$

ลูบฟิลเตอร์จะยอมให้สัญญาณคี่ซึ่ V_d ผ่านได้และมีค่าเท่ากับ

$$V_c = V_d = K_d \cos(\theta_i - \psi_o) \quad (2.10)$$

VCO จะเป็นฟรีควเอนซีโมดูลเทคเดออกสซึลเลเตอร์ ความถี่เชิงมุมที่เปลี่ยนแปลงอย่างทันทีทันใดของ VCO ω_{inst} จะเป็นลิเนียร์ฟังก์ชันกับสัญญาณคอนโทรลอินพุต V_c โดยรอบความถี่เชิงมุมศูนย์กลาง

$$\omega_{inst} = d/dt (\omega_o t + \phi_o) = \omega_o + K_o V_c \quad (2.11)$$

$$d/dt (\phi_o) = K_o V_o \quad (2.12)$$

เมื่อ K_o เป็นคอนเวอร์ชันคอนสแตนต์ซึ่งแสดงถึงความไวในการโมดูลชันของ VCO แทนค่าสมการ (2.8) และ (2.9) ลงในสมการ (2.12) จะได้

$$\omega_i - \omega_o = K_d K_o \cos(\theta_i - \psi_o) \quad (2.13)$$

$$\psi_o = \theta_i - \cos^{-1}(\omega_i - \omega_o / K_d K_o) \quad (2.14)$$

ดังนั้นสัญญาณเอาต์พุตของเฟสดีเทกเตอร์ V_d สามารถเขียนได้เป็น

$$V_d = \omega_i - \omega_o / K_o \quad (2.15)$$

ส่วนประกอบคี่ซึ่ของเฟสดีเทกเตอร์เอาต์พุต V_d จะผ่านโลว์พาสฟิลเตอร์ไปเป็นคอนโทรลโวลต์เดจให้กับอินพุตของ VCO

$$V_c = V_d = \omega_i - \omega_o / K_o \quad (2.16)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ (2.16) จะเป็นได้ชัดเจนว่า สัญญาณคี่ V_c จะไปทำให้ความถี่เชิงมุมของ VCO มีค่าเปลี่ยนไปจากศูนย์กลางของ VCO ω_0 ไปเท่ากับความถี่เชิงมุมของสัญญาณอินพุต ω_i นั่นคือ

$$\omega_{inst} = \omega_0 + K_o V_c = \omega_0 + \omega_i + \omega_0 = \omega_i \quad (2.17)$$

ถ้าความแตกต่างของความถี่เชิงมุมเริ่มต้น ($\omega_i - \omega_0$) มีค่าน้อยกว่าผลคูณของ $K_d K_o$ อย่างมาก สมการจะมีค่าเป็น

$$\theta_i - \psi \equiv \cos^{-1} 0 = \pi/2 \quad (2.18)$$

จากสมการ (2.18) หมายความว่าถ้าความถี่ออฟเซตระหว่างสัญญาณอินพุตและสัญญาณ VCO จะมีค่าน้อยเมื่อลูไปไม่อยู่สภาวะล็อกและสัญญาณ VCO จะมีเฟสต่างกับสัญญาณอินพุต 90 เมื่อลูอยู่ในสภาวะล็อกหรือเฟสควอดคราเจอร์จะสอดคล้องกับ $\omega_i = \omega_0$ ด้วยเหตุผลนี้จึงแทนค่า ψ_0 ด้วยค่าเฟสเอท θ_0 ดังนั้น

$$\theta_0 = \psi_0 - \pi/2 \quad (2.19)$$

เอาต์พุตโวลต์เตจของเฟสดีเทคเตอร์เขียนได้ใหม่เป็น

$$\begin{aligned} V_d &= K_d \cos(\theta_i - \psi_0) \\ &= K_d \cos\{(\theta_i - \theta_0) - \pi/2\} \\ V_d &= K_d \sin(\theta_i - \theta_0) \end{aligned} \quad (2.20)$$

และจากสมการ (2.18) และ (2.19) จะได้เฟสเออร์เรอร์เป็น

$$\theta_i - \theta_0 = \sin^{-1} \omega_i - \omega_0 / K_d K_o \quad (2.21)$$

เมื่อผลต่างของเฟส ($\theta_i - \theta_0$) มีค่าน้อยพอเพียงจะได้ว่า

$$V_d \equiv K_d (\theta_i - \theta_0) \equiv K_d \theta_0 \quad (2.22)$$

เมื่อ $\theta_0 = \theta_i - \theta_0$ แต่เนื่องจากคุณสมบัติของเฟสดีเทคเตอร์แบบนี้เมื่อลูเข้าสู่การล็อกสัญญาณของ วิซีโอ จะมีเฟสต่างไปจากสัญญาณอินพุต 90 คือ $\{\theta_i - (\theta_0 + \pi/2)\}$ เป็นลักษณะของเฟสควอดคราเจอร์ดังนั้นเฟสดีเทคเตอร์จะให้เอาต์พุตโวลต์เตจที่เป็นสัดส่วนกับความต่างเฟสระหว่างสัญญาณอินพุต V_i กับสัญญาณเอาต์พุตของ วิซีโอ V_o . ในลักษณะของควอดคราเจอร์คือ

$$\begin{aligned} V_d &= K_d \{\theta_i - (\theta_0 + \pi/2)\} \\ &= K_d \{(\theta_i - \theta_0) - \pi/2\} \\ &= K_d (\theta_0 - \pi/2) \end{aligned} \quad (2.23)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเฟสเซ็นซิทีฟ V_d นี้จะผ่านรูปฟิลเตอร์ไปป้อนให้กับคอนโทรลอินพุตของ วิซีโอ เพื่อแก้ไขให้ความถี่ของ วิซีโอ เปลี่ยนจาก ω_o ไปเป็น ω_i และคำสั่งการล๊อคให้คงอยู่จะได้

$$V_d = V_c = \omega_i - \omega_o / K_o \quad (2.24)$$

$$\omega_i = \omega_o + K_o V_c \quad (2.25)$$

จากสมการ (2.20) และ (2.21) จะหาค่าของเฟสเออร์เรอร์ ได้เป็น

$$\theta_o = \pi/2 + (\omega_i - \omega_o / K_d K_o) \quad (2.26)$$

จากสมการ (2.23) จะสังเกตได้ว่าเมื่อ $\omega_i = \omega_o$ โวลต์เดจเอาต์พุตของ วิซีโอ จะมีเฟสควอดราเจอร์คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุตโวลต์เดจ 90 เมื่อ ω_i เคลื่อนที่ไปทางด้านสูงกว่า มุมของเฟสจะลดลงจาก 90 ไปสู่ค่า 180 ที่อยู่เหนือสุดของพิคค และถ้า ω_i เคลื่อนไปทางด้านต่ำกว่า ω_o มุมของเฟสจะลดลงจาก 90 ไปสู่ค่า 0 ที่ล่างสุดของพิคคการล๊อค

ก. การทำงานของระบบในลักษณะไดนามิก ($\theta_i(t) = \Delta\omega t$)

ถ้าความถี่ของสัญญาณอินพุตเปลี่ยนแปลงไปอย่างช้า ๆ ระบบเฟสล๊อคยังสามารถอยู่ในสภาวะล๊อคได้และเปลี่ยนแปลงตามสัญญาณอินพุตโดยจะเพิ่มค่าของเฟสเออร์เรอร์ θ_o ระหว่าง วิซีโอ และสัญญาณอินพุตให้มากขึ้นตามเวลา จากนั้น θ_o เพิ่มขึ้นจะถูกเปลี่ยนไปเป็นดิซีเออร์เรอร์โวลต์เดจ V_d ด้วยเฟสดีเทคเตอร์ เออร์เรอร์โวลต์เดจนี้จะไปขับให้ความถี่ของ VCO เลื่อนไปเท่ากับความถี่ของสัญญาณอินพุต ขณะที่ระบบเฟสล๊อคเปลี่ยนแปลงตามสัญญาณอินพุต ลูปเออร์เรอร์โวลต์เดจ V จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณอินพุต ω_i กับความถี่ฟรีรันนิ่ง ω_o ของ VCO

การพิจารณาเรื่องการแทรกคั้งของระบบเฟสล๊อคก็คือการพิจารณาถึงเฟสเออร์เรอร์ θ_o ของระบบ ระบบที่มีการแทรกคั้งที่ดีจะต้องมีเฟสเออร์เรอร์น้อย

สมมุติว่าระบบเฟสล๊อคมีเฟสอินพุตเปลี่ยนแปลงไปในลักษณะสเตป หมายความว่าเท่ากับผลต่างระหว่างความถี่อินพุตกับความถี่ฟรีรันนิ่งของ VCO ($\Delta\omega = \omega_i - \omega_o$)

ลูปจะต้องการคอนโทรลโวลต์เดจเพื่อไปขับ VCO ให้มีความถี่เลื่อนไปเท่ากับ $\Delta\omega$ ดังนั้น V_c จะต้องมีค่าเป็น

$$R_c = \Delta\omega / K_o \quad (2.28)$$

เมื่อลูปเข้าสู่สภาวะคงที่ $V_c = V_d F(o)$ เมื่อ $F(o)$ คืออัตราขยายต่อสัญญาณดิซีของรูปฟิลเตอร์สัญญาณ V_c จะทำให้ลูปเข้าสู่สภาวะล๊อคคั้งเดิม เฟสดีเทคเตอร์เอาต์พุตจะให้เฟสเออร์เรอร์จะต้องเป็น

$$\theta_o = V_d / K_d \quad (2.29)$$

ดังนั้นเพื่อให้ได้คอนโทรลโวลต์เดจ V ตามที่ต้องการ เฟสเออร์เรอร์จะต้องมีค่าเป็น

$$\theta_o = \Delta\omega / K_o K_d F(o) \quad (2.30)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเฟสเออร์เรอร์มีค่าเพิ่มขึ้นตามสมการ (2.30) ลูปสามารถปรับตัวเองให้ความถี่เอาต์พุตของระบบการแทรกตามการเปลี่ยนแปลงของความถี่ของสัญญาณอินพุตหรือเฟสอินพุตที่เปลี่ยนไปตามเวลา และล็อกได้กับสัญญาณอินพุตเหมือนดังเดิม

พิกัดความถี่ตลอดช่วงที่ระบบเฟสล็อกสามารถดำรงการล็อกไว้ได้กับสัญญาณอินพุตเราเรียกว่า “พิสัยการล็อกของระบบ”

สมมติว่าเราให้ ω_i เบี่ยงเบนไปจากความถี่ศูนย์กลาง ω_0 ของ VCO เพื่อ $|\omega_i - \omega_0|$ มากกว่าค่าอัตราขยายลูป $K(\theta_\phi - \theta_0)$ จะมีค่าไม่สอดคล้องหรือไม่เป็นจริงตามสมการ(2.21) สถานะสมดุลของการซิงโครไนส์จะไม่สามารถดำรงอยู่ต่อไปได้และลูปจะหลุดออกไปจากการล็อกกับความถี่ของสัญญาณอินพุต ความถี่ของ VCO จะกลับไปมีค่าเป็นความถี่ศูนย์กลาง ω_0 และ V_d ก็จะกลับมาอยู่ในลักษณะของสัญญาณเอซี

สำหรับเฟสดีเทคเตอร์แบบมีคุณสมบัติการเปลี่ยนแปลงความถี่ไปเป็น โวลต์ตรงเป็นลักษณะรูปคลื่นซายน์ ซิดจำกัดการแทรกตามความถี่สัญญาณอินพุตของลูปจะอยู่ในพิสัยจาก $\omega_0 - K$ ถึง $\omega_0 + K$ เมื่อ ω_0 เท่ากับความถี่เชิงมุมศูนย์กลางของ VCO และ K เท่ากับอัตราขยายลูป ($K = K_d K_o$)

เอาต์พุต โวลต์ตรงของเฟสล็อกลูปจะนำไปประยุกต์ใช้งานเกี่ยวกับฟรีแควนซีดีสคริมิเนเตอร์ (frequency discriminator) ส่วนความถี่เอทท์จะนำไปประยุกต์ใช้งานเกี่ยวกับการประมวลผลสถานะของสัญญาณฟรีแควนซีซินเทซีสหรือการคืนรูปของสัญญาณนาฬิกา

ในการนำเอาเอาต์พุต โวลต์ตรงของเฟสล็อกลูปมาใช้งานเมื่อลูปอยู่ในสภาวะล็อกกับความถี่อินพุต เออร์เรอร์โวลต์ตรง $V_d(t)$ ที่ได้จากเฟสดีเทคเตอร์จะมีค่าเป็นสัดส่วนกับความต่างของความถี่ระหว่างสัญญาณอินพุต ω_i และความถี่ฟรีรันนิ่งของ VCO และเออร์เรอร์โวลต์ตรงนี้จะผ่าน โลว์พาสฟิลเตอร์และถูกป้อนไปเป็นคอลลโทลโวลต์ตรงให้กับอินพุตของ VCO เพื่อที่จะเปลี่ยนความถี่ของ VCO จาก ω_0 ไปเป็น ω_i ให้การล็อกคงอยู่ ถ้าความถี่ของอินพุตเปลี่ยนไปอย่างกรณีของสัญญาณ FM เออร์เรอร์โวลต์ตรงจะเปลี่ยนไปเป็นสัดส่วนกับความถี่อินพุตที่เปลี่ยนแปลง เพื่อดำรงการล็อกให้คงอยู่ดังนั้นเอาต์พุต โวลต์ตรงจะเปรียบเสมือนฟรีแควนซีดีสคริมิเนเตอร์คือ สามารถแปลงการเปลี่ยนแปลงของความถี่อินพุตให้เป็นการเปลี่ยนแปลงของโวลต์ตรง

การนำเอาความถี่เอาต์พุตของเฟสล็อกลูปมาใช้งานเมื่อลูปอยู่ในสภาวะล็อกกับสัญญาณอินพุตเอาต์พุตของ VCO จะให้ลูกคลื่นที่เปลี่ยนแปลงเป็นคาบเวลาด้วยความถี่ที่แน่นอนและเท่ากับสัญญาณอินพุต ยกเว้นเฟสจะมีความต่างกัน θ_0 และด้วยความต่างเฟสนี้ทำให้เกิดเออร์เรอร์โวลต์ตรงเพื่อรักษาให้เฟสล็อกลูปอยู่ในสภาวะล็อก ถ้าสัญญาณอินพุตประกอบด้วยคอมโพเนนต์ความถี่ต่าง ๆ มากมาย ซึ่งได้แก่ นอยส์ (noise) หรือสัญญาณรบกวนอื่น ๆ เราสามารถทำให้ระบบเฟสล็อกลูปคอมโพเนนต์ความถี่จำเพาะที่กำหนดของสัญญาณอินพุตดังนั้นเอาต์พุตของ VCO จะให้กำเนิดความถี่จำเพาะนั้นใหม่ ขณะเดียวกันก็จะลดทอนหรือจำกัดความถี่ที่ไม่ต้องการอื่น ๆ นอกจากนั้นเอาต์พุตของ VCO สามารถใช้สำหรับให้กำเนิดใหม่หรือแยกเอาสัญญาณความถี่ที่ต้องการออกจากสัญญาณที่ไม่ต้องการ คุณสมบัตินี้เอ็กสารนี้เป็นเอ็กสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอ็กสารทุกครั้งที่มีการนำไปใช้

ของเฟสล็อกคูลูปทำให้ระบบเฟสล็อกคูลูปเป็นระบบที่น่าสนใจสำหรับให้กำเนิดสัญญาณใหม่หรือแยกเอาสัญญาณค่า ๆ ที่ป้อนอยู่ในนอยส์ออกมาใหม่ได้


เมื่อระบบเฟสล็อกคูลูปอยู่ในสภาวะล็อก ลักษณะนอนลิเนียร์ของการแคปเจอร์ซึ่งจะเกิดขึ้นชั่วขณะก็จะหายไปแทนที่ด้วยความสัมพันธ์ที่เป็นลิเนียร์เกิดขึ้นระหว่างเอาต์พุตของเฟสดีเทคเตอร์และผลต่างของเฟสระหว่างสัญญาณอินพุตและเอาต์พุตของ VCO ภายใต้สภาวะที่เราสามารถจะวิเคราะห์ระบบเฟสล็อกคูลูปได้ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์โดยใช้เทคนิคการวิเคราะห์ระบบป้อนกลับแบบทั่วไปด้วยลาปลาทรานส์ฟอร์มและสมการคิฟเฟอร์เรนเซียล

$$\Theta_c(s) / \Theta_r(s) = B(s) = \text{forward gain} / 1 + \text{open loop gain}$$

! Θ_c คือ เฟสของ VCO

Θ_r คือ เฟสของสัญญาณอ้างอิง

(2.31)



รูปที่ 2.9 แสดงบล็อกไดอะแกรมของระบบ PLL ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์

รูปที่ 2.9 แสดงถึงบล็อกไดอะแกรมของระบบเฟสล็อกคูลูปที่เป็นระบบป้อนกลับลิเนียร์ในโดเมนคอมเพล็กซ์ฟรีควเอนซีเมื่อ $s = 6 + j\omega$ คือตัวแปรตามความถี่เชิงซ้อน เฟสดีเทคเตอร์จะให้เอาต์พุตโวลต์ตรงเป็นสัดส่วนกับผลต่างของเฟส θ_o ระหว่างสัญญาณอินพุตและเอาต์พุต VCO ที่มีคอนเวอร์ชันเกน K_d และมีหน่วยเป็น (โวลต์/เรเดียน) ทรานเฟอร์ชันของลูปฟิลเตอร์เท่ากับ $F(s)$ และของแอมพลิฟายเออร์เท่ากับ A สมมติ $F(s)$ จะเป็นอัตราขยายเป็นหนึ่งที่มีความถี่ชี่ อัตราขยายโวลต์ตรงไปเป็นความถี่ของ VCO มีค่าเท่ากับ K_o และมีหน่วยเป็น (เรเดียน/วินาที/โวลต์)

เอาต์พุตของเฟสดีเทคเตอร์เป็นสัดส่วนกับผลต่างของเฟสระหว่างสัญญาณอินพุต

$$v\theta = K_d (\theta_r - \theta_i) \quad (2.32)$$

เมื่อ θ_i คือเฟสของ VCO ที่ถูกหาร

ผลตอบสนองของระบบเฟสล๊อคคูลิปในสภาวะลือตต่อการเปลี่ยนแปลงของความถี่อินพุตจะได้รับอิทธิพลจากพารามิเตอร์สองตัวคือ ทรานส์เฟอร์ฟังก์ชันของลูปฟิลเตอร์ $F(s)$ และแฟคเตอร์ของอัตราขยายลูป $KdKoA$

ลูปลำดับที่หนึ่งจะมีขีดจำกัดในการใช้งานเนื่องจากลูปลำดับที่หนึ่งจะมีการเลือกเฟ้นและคุณสมบัติการกำจัดสัญญาณรบกวนได้ดี สาเหตุจากในระบบไม่มีลูปฟิลเตอร์ เมื่อไม่มีลูปฟิลเตอร์คอมโพเนนต์ความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์จะปรากฏโดยตรงที่เอาต์พุต เอาต์พุต V_o นี้จะประกอบด้วยคอมโพเนนต์เนื่องจากนอยส์หรือสัญญาณที่ไม่ต้องการที่เอาต์พุตที่มีความถี่ใกล้เคียงกับความถี่สัญญาณที่ต้องการ ดังนั้นคุณสมบัติการเลือกเฟ้นของระบบเฟสล๊อคคูลิปจะเลวลง

การทำงานของเฟสล๊อคคูลิปที่ไม่มีฟิลเตอร์จะมีข้อเสียคือ ถ้าหากสัญญาณอินพุตมีสัญญาณรบกวนที่อยู่นอกแบนด์รวมเข้ามาด้วยจะมีผลทำให้ความถี่เอาต์พุตเปลี่ยนแปลงตามไปด้วย ดังนั้นลูปฟิลเตอร์มีความจำเป็นอย่างมากในกรณีที่สัญญาณรบกวนที่อินพุตเพื่อกำจัดเอาต์พุตสัญญาณรบกวนออกไป

ข. ลูปลำดับที่สอง

ในการประยุกต์ใช้งานทั่วไป ระบบเฟสล๊อคคูลิปจะใช้โลว์พาสฟิลเตอร์แบบมีโพลเดียวและระบบเฟสล๊อคคูลิปจะอธิบายได้ทรานส์เฟอร์ฟังก์ชันที่มีสองโพล ซึ่งเรียกกันทั่วไปว่า “ลูปลำดับที่สอง” โครงสร้างของโลว์พาสฟิลเตอร์ที่ใช้กับทั่วไปเป็นฟิลเตอร์แบบโพลเดียว ซึ่งมีทรานส์เฟอร์ฟังก์ชันเป็น

$$F(s) = 1 / (1 + s/\omega_1) \quad (2.41)$$

เมื่อ $\omega_1 = 1 / R_1C_1$ เป็นแบนด์ของโลว์พาสฟิลเตอร์

เนื่องจากฟิลเตอร์จะทำให้เกิดเฟสล่าช้าไป 90 ที่ความถี่สูง ซึ่งหมายถึง “เล็กฟิลเตอร์” จะได้ทรานส์เฟอร์ฟังก์ชันเป็น

$$V_o(s) / \Delta\omega_1(s) = 1 / K_o \{ 1 / (1 + s/K_1 + s^2 / \omega_1 K_1) \} \quad (2.42)$$

ค่ารากหรือโพลของระบบเฟสล๊อคคูลิปจะได้ว่า

$$s_1, s_2 = \omega_1 / 2 (1 \pm \sqrt{1 - (4K_1 / \omega_1)}) \quad (2.43)$$

$$K_1 = KdKoA$$

เมื่อเพิ่มค่าของ K_1 โพลจะกลายเป็นค่าเชิงซ้อนคู่เสมือนและระบบจะเป็นอันเดอร์แดมพ์ (underdamped) จากสมการ (2.42) จะเขียนในเทอมใหม่ได้เป็น

$$V_o / \Delta\omega_1 = 1 / K_o (1 / (s^2 / \omega_n^2) + (2\zeta / \omega_n) s + 1) \quad (2.44)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เฉพาะในวงการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{เมื่อ} \quad \omega_n = \sqrt{KI} \omega_1 \quad (2.45)$$

$$\text{และ} \quad \zeta = (1/2) \sqrt{\omega_1/KI} \quad (2.46)$$

จะสังเกตได้ว่าหากแบนด์วิธของรูปฟิลเตอร์ ω_1 ลดลงหรือ KI เพิ่มขึ้น ค่าแอมป์ของรูปจะลดลงหมายความว่าค่า ζ จะลดลง ผลตอบสนองทางความถี่ของรูปจะเป็นพีก (peaking) และผลตอบสนองต่อสเตปของรูปในช่วงเริ่มต้นชั่วขณะจะเกิดการออสซิลเลท

ค่าพีก(peaking)ในผลตอบสนองทางความถี่จะเป็นสาเหตุให้เกิดความผิดเพี้ยนในสัญญาณเอาต์พุตที่ถูกคิมอดูเลทมาจากเอฟเอ็ม และเป็นสาเหตุให้เกิดการแกว่งไกวหรือให้ผลตอบสนองที่เลวเมื่อรูปมีการรบกวนเกิดขึ้นชั่วขณะ การออกแบบระบบเฟสล็อกคูลูปให้มีคุณสมบัติการทำงานให้ดีที่สุดควรกำหนดให้โครงสร้างโพลของโลว์พาสฟิลเตอร์มีค่าเฟลต (flat) มากที่สุด แอมป์แฟคเตอร์ควรมีค่าเท่ากับ $1/\sqrt{2}$ จะได้ ω_1 ที่เหมาะสมเป็น

$$\omega_1 = 2 KI \quad (2.47)$$

และความถี่ที่ -3 dB แบนด์วิธของรูปจะได้เป็น

$$\omega_{-3 \text{ dB}} = \omega_n = \sqrt{KI} \omega_1 = \sqrt{2} KI \quad (2.48)$$

วงจรเฟสล็อกคูลูปที่ใช้ในระบบสื่อสารทั่วไป จะต้องการให้มีพิสัยการล็อกกว้าง เพื่อที่จะสามารถติดตามการเปลี่ยนแปลงความถี่ที่ของสัญญาณอินพุตได้ช่วงกว้าง นอกนั้นก็ต้องการให้ระบบมีแบนด์วิธของรูปแคบ ๆ เพื่อกำจัดสัญญาณที่อยู่นอกแบนด์

กระบวนการแคปเจอร์สัญญาณอินพุต

คุณสมบัติที่สำคัญในการทำงานของระบบเฟสล็อกคูลูปคือ กระบวนการแคปเจอร์ (capture Process) เป็นกระบวนการที่จะทำให้ระบบได้มาซึ่งการล็อกกับสัญญาณอินพุต โดยที่รูปจะเริ่มขึ้นจากสถานะฟรีรันนิ่ง กระบวนการแคปเจอร์นี้เป็นกระบวนการที่ค่อนข้างยุ่งยากและมีลักษณะเป็นนอนลิเนียร์ซึ่งเราจะได้อธิบายถึงคุณสมบัติของกระบวนการนี้ต่อไป

ขั้นแรกสมมติว่าพีดแบ็คลูปของระบบเฟสล็อกคูลูปถูกตัดขาดระหว่างรูปฟิลเตอร์เอาต์พุตและคอนโทรลอินพุตของ VCO ซึ่งจะทำให้ V_d มีค่าเป็นศูนย์ และ VCO จะออสซิลเลทอย่างต่อเนื่องที่ความถี่ฟรีรันนิ่ง ω_0 ต่อจากนั้นสมมติว่าสัญญาณอินพุตถูกป้อนให้รูปด้วยความถี่ ω_1 ซึ่งเป็นความถี่ที่ใกล้เคียงกับ ω_0 แต่ไม่เท่ากับ ω_0 ในกรณีนี้เฟสดีเท็คเตอร์มีฟังก์ชันเหมือนกับมัลติพลายเออร์หรือมิกเซอร์ ดังนั้นเอาต์พุตโวลท์แดงที่ได้จากเฟสดีเท็คเตอร์จะเป็นคอปโปเน้นท์ของสองความถี่ที่มีผลบวกของความถี่


$$\omega_1 = \omega_0 + \omega_1 \quad (2.49)$$

และผลต่างของความถี่

$$\Delta\omega = |\omega_0 - \omega_1| \quad (2.50)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามปกติแบนด์วิดท์ของโลว์พาสฟิลเตอร์จะแคบมากพอที่จะกรองเอาคอมโปเนนท์ผลบวกของความถี่ออกไปได้อย่างสมบูรณ์ ถ้า ω_1 มีค่าใกล้เคียงกับค่า ω_0 ดังนั้นผลต่างของความถี่ $(\omega_1 - \omega_0)$ จะมิต่ำน้อยมาก และมีค่าอยู่ในพาสแบนด์ของโลว์พาสฟิลเตอร์ในลักษณะของบีทโนท (beat note) ลูกคลื่นชาชนี่ ลูกคลื่นนี้อยู่ทางด้านซ้ายมือของรูปที่ 2.10 ซึ่งแสดงว่า $\omega_0 > \omega_1$



รูปที่ 2.10 แสดงเออร์เรอร์โวลต์เดจชั่วขณะในระหว่างเวลากระบวนการแคปเจอร์

ต่อไปสมมติว่าถูกลูกค่อให้ครบรูปอย่างทันทีทันใดโดยการต่อโลว์พาสฟิลเตอร์เอาต์พุตเข้ากับขั้วคอนโทรลอินพุตของ VCO ซึ่งจะทำให้ความถี่ของ VCO ถูกโมดูเลตด้วย บีทโนทหรือผลต่างของสัญญาณเมื่อเกิดการ โมดูเลตขึ้นดังกล่าวความถี่บีทโนท $\Delta\omega$ จะกลายเป็นฟังก์ชันที่แปรไปตามเวลา คือ $\Delta\omega$ จะแปรค่าสลับกันไประหว่างมีค่าเข้าใกล้ความถี่อินพุตและมีค่าห่างไกลไปจากความถี่อินพุต และโวลต์เดจนี้จะมีค่าที่เปลี่ยนแปลงสลับกันไปคือความถี่จะลดลงในช่วงครึ่งไซเคิลลบและความถี่จะเพิ่มขึ้นในช่วงครึ่งไซเคิลบวก ดังนั้นภายใต้สภาวะนี้บีทโนทจะมีลักษณะไม่สมมาตรและดูเหมือนกับอนุกรมของขอดแหลมดังแสดงในส่วนกลางของรูปที่ 2.10 เราจะสังเกตเห็นได้ว่าส่วนของบีทโนทที่โมดูเลตให้ VCO มีความถี่ห่างไกลไปจากสัญญาณอินพุตจะมีลักษณะเป็นขอดแหลมมากกว่า เนื่องจากความไม่สมมาตรนี้ ลูกคลื่นของบีทโนทจะประกอบด้วโวลต์เดจซึ่งจะไปขับให้ความถี่ของ VCO มีค่าเข้าสู่สัญญาณอินพุตเมื่อ VCO มีแนวโน้มเข้าสู่ ω_1 ความถี่ของบีทโนทจะลดลงอย่างรวดเร็วความไม่สมมาตรก็จะเพิ่มขึ้นและในที่สุดก็จะเข้าสู่ค่าดิซีทีที่มีค่าคงที่อย่างรวดเร็วในช่วงเวลาขณะหนึ่งรูปก็จะเข้าสู่สภาวะลัดเมื่อความถี่ของ VCO เท่ากับ ω_1 อย่างแน่นอน ระบบก็จะเข้าสู่การลัดผลต่างของความถี่ $\Delta\omega$ จะมีค่าเท่ากับศูนย์และคงเหลือแต่ดิซีทีโวลต์เดจที่เอาต์พุตของฟิลเตอร์ ดิซีทีโวลต์เดจนี้เกิดขึ้นจากผลต่างของเฟส θ_0 ระหว่างเอาต์พุตของ VCO และสัญญาณอินพุต สมมติว่าฟิลเตอร์มีอัตรา

ขยายคิซีเป็นหนึ่งใน และเฟสดีเท็คเตอร์มีคอนเวอร์ชันเกน K_d (โวลท์/เรเดียน) เออร์เรอร์โวลท์เตจที่สถานะคงที่นี้จะมีค่าเป็น

$$V_c = V_c(t) \mid \text{สถานะคงที่} = -K_d \theta_0$$

เครื่องหมายลบในสมการเนื่องมาจากเราได้สมมติไว้ในตัวอย่างของรูปที่ 2.10 ว่า $\omega_0 > \omega_1$ ซึ่งจะทำให้ได้โวลท์เตจลบที่ขั้วคอนโทรลอินพุตของ VCO เพื่อไปเลื่อน ω_0 ให้ไปเท่ากับ ω_1

เวลาทั้งหมดที่ใช้ไปเพื่อให้ระบบเฟสล็อกเกิดการล็อกเราเรียกว่า “พูลอินไทม์” จะขึ้นอยู่กับเฟสเริ่มต้นและผลต่างของความถี่ระหว่างสองสัญญาณ และยังขึ้นอยู่กับอัตราขยายรูป และคุณสมบัติของลูฟฟิลเตอร์

จุดประสงค์หลักลูฟฟิลเตอร์คือ การกรองเอาคอมโปเนนท์ต่าง ๆ ซึ่งเป็นสัญญาณที่ไม่ต้องการ และมีความถี่ห่างไกลจากความถี่พรีรันนิ่งของ VCO คุณลักษณะดังกล่าวนี้แสดงถึงคุณสมบัติการกำจัดสัญญาณรบกวนของระบบเฟสล็อก หรือพูดอีกอย่างหนึ่งระบบเฟสล็อกจะมีคุณสมบัติในการแคปเจอร์เฉพาะสัญญาณที่มีความถี่ใกล้เคียงกับความถี่พรีรันนิ่งของ VCO ซึ่งหมายความว่าผลต่างของความถี่ $\Delta\omega$ จะต้องมีค่าโดยประมาณอยู่ในแบนด์วิดท์ของลูฟฟิลเตอร์

ฟังก์ชันที่สำคัญอีกอันหนึ่งของโลว์พาสฟิลเตอร์คือมันจะเป็นตัวเก็บความจำได้ในช่วงเวลาสั้นๆ ของระบบเฟสล็อกเพื่อช่วยให้ระบบสามารถแคปเจอร์สัญญาณได้ใหม่อย่างรวดเร็วถ้าระบบหลุดออกไปจากการล็อกในช่วงเวลาสั้น ๆ เนื่องจากการรบกวนในช่วงหนึ่งได้ว่าโลว์พาสฟิลเตอร์จะบังคับให้เออร์เรอร์โวลท์เตจ $V_c(t)$ เปลี่ยนแปลงไปตามเวลาอย่างช้าๆและในกรณีนี้ถ้าระบบเฟสล็อกหลุดไปจากการล็อกไปจากการล็อกเพียงชั่วขณะเนื่องจากนอยส์หรือสัญญาณรบกวนความถี่ของVCO จะไม่เปลี่ยนแปลงไปมากนักในช่วงเวลาสั้นๆดังกล่าว ดังนั้นในสภาวะนี้จะช่วยให้ระบบสามารถแคปเจอร์สัญญาณอินพุตได้ใหม่อย่างรวดเร็วทันทีทันใดเมื่อเวลาได้ผ่านไปชั่วขณะแล้ว

สรุปได้ว่าโลว์พาสลูฟฟิลเตอร์จะทำหน้าที่ลดทอนคอมโปเนนท์ความถี่สูงของเออร์เรอร์โวลท์เตจในระบบเฟสล็อก โลว์พาสฟิลเตอร์ก่อให้เกิดผลที่สำคัญต่อการแคปเจอร์และคุณสมบัติการตอบสนองชั่วขณะของระบบ การลดแบนด์วิดท์ของฟิลเตอร์ จะมีผลเกิดขึ้นต่อการทำงานของระบบดังต่อไปนี้

- (1) กระบวนการแคปเจอร์จะช้าลง และพูลอินไทม์จะเพิ่มขึ้น
- (2) พิสัยการแคปเจอร์จะลดลง
- (3) ทันทีที่ลูฟเกิดการล็อก คุณสมบัติของเฟสล็อกเกี่ยวกับการกำจัดสัญญาณรบกวนจะเกิดผลคือเออร์เรอร์โวลท์เตจที่เกิดจากความถี่ของสัญญาณรบกวนจะถูกลดทอนลงโดยโลว์พาสฟิลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(4) ผลตอบสนองชั่วขณะของระบบเฟสล็อกคูลูปต่อการเปลี่ยนแปลงความถี่อินพุตอย่างทันทีทันใด ภายในพิสัยการแคปเจอร์จะได้เป็นลักษณะ อันเดอร์แดมป์ (Underdamped)

คุณสมบัติการแทรกตามสัญญาณอินพุต

ทันทีที่ระบบเฟสล็อกคูลูปล็อกกับสัญญาณอินพุตระบบสามารถจะแทรกตามการเปลี่ยนแปลงอย่างช้า ๆ ของสัญญาณอินพุตได้ด้วยการเพิ่มเฟสเออร์เรอร์ θ_0 ระหว่าง VCO และสัญญาณอินพุต จากนั้นเฟสเออร์เรอร์ ที่เพิ่มขึ้นนี้จะถูกแปลงไปเป็นดิฟเฟอเรนเชียลโวลต์เตจ V_d ด้วยเฟสดีเท็คเตอร์ เออร์เรอร์โวลต์นี้จะไปรักษาให้ความถี่ของ VCO เคลื่อนไปเท่ากับความถี่ของสัญญาณอินพุต ขณะที่ระบบเฟสล็อกคูลูปแทรกตามสัญญาณอินพุต ลูปเออร์เรอร์โวลต์เตจ V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณอินพุต ω_1 กับความถี่ฟรีรันนิ่ง ω_0 ของ VCO หรือพูดอย่างหนึ่งได้ว่าขณะที่ระบบเฟสล็อกคูลูปแทรกตามสัญญาณอินพุต เอาต์พุตโวลต์เตจของลูปจะมีฟังก์ชันเหมือนกับการแปลงความถี่เป็นโวลต์เตจ

พิสัยการแทรกตามสัญญาณอินพุตของระบบเฟสล็อกจะกำหนดได้ด้วยการพิจารณาว่า โวลต์เตจเออร์เรอร์ที่เกิดขึ้นในลูปได้สูงสุดเท่าไร สมมติว่าในลูปไม่มีแอมพลิไฟเออร์ ปริมาณของเออร์เรอร์โวลต์เตจจะมีค่าสูงสุด $(V_d)_{\max}$ เมื่อผลต่างของเฟส θ_0 มีค่าอยู่ที่ค่าจำกัดสูงสุด $\pm\pi/2$ ดังนั้นพิสัยการแทรกตามสัญญาณอินพุตของระบบเฟสล็อกคูลูปจะมีค่าเป็น

$$\pm\Delta\omega = \pm (V_d)_{\max} K_o \quad (2.51)$$

เมื่อ K คือคอนเวอร์ชันเกนของ VCO (หน่วยเป็นเฮิรตซ์/โวลต์)


รูปที่ 2.11 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล็อกคูลูป สมมติว่าอินพุตเป็นสัญญาณลูกคลื่นไซน์ซึ่งความถี่ของมันจะกวาดไปอย่างช้า ๆ ได้ในช่วงพิสัยความถี่ที่กว้างขึ้นแรกความถี่อินพุตจะกวาดไปจากความถี่ค่าผ่านพิสัยแคปเจอร์และพิสัยการล็อกของเออร์เรอร์โวลต์เตจที่ผ่านลูปฟีดแบ็คแล้ว V_c และสมมติว่า VCO จะเพิ่มขึ้นเป็นสัดส่วนที่ลิเนียร์กับการเพิ่มขึ้นของคอนโทรลโวลต์เตจ

คุณสมบัติการแปลงความถี่ไปเป็นโวลต์เตจของระบบเฟสล็อกคูลูปแสดงได้ในรูปที่ 2.11 (ก) เมื่อความถี่อินพุตเพิ่มขึ้นอย่างช้า ๆ (ข) เมื่อความถี่อินพุตลดลงอย่างช้า ๆ ความกว้างของความถี่ระหว่าง ω_1 - ω_2 เท่ากับพิสัยแคปเจอร์และความกว้างของความถี่ระหว่าง ω_2 - ω_4 เท่ากับพิสัยการแทรกตามสัญญาณอินพุตของระบบนั้นคือ


$$\omega_3 - \omega_1 = 2\Delta\omega_c \quad (2.52)$$

และ

$$\omega_2 - \omega_4 = 2\Delta\omega_l \quad (2.53)$$



(ก) เมื่อความถี่อินพุตเพิ่มขึ้นอย่างช้าๆ




(ข) เมื่อความถี่อินพุตลดลง

รูปที่ 2.11 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.12 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็น โวลต์ตรงของระบบเฟสล็อกคูลูปที่ผสมผสานกันระหว่างคุณสมบัติของพิสัยแคปเจอร์และพิสัยการล็อกที่แสดงในรูปที่ 2.11 จากรูป 2.12 คุณสมบัติการตอบสนองของระบบเฟสล็อกคูลูปเบื้องต้นสามารถสรุปได้ดังต่อไปนี้



รูปที่ 2.12 แสดงถึงคุณสมบัติรวมในการแปลงความถี่ไปเป็น โวลต์ตรงของระบบเฟสล็อกคูลูป

- (1) ระบบเฟสล็อกคูลูปแสดงคุณสมบัติการเลือกเฟ้นความถี่และการแปลงความถี่ไปเป็น โวลต์ตรงซึ่งมีความถี่ศูนย์กลางอยู่ที่ความถี่ฟรีรันนิ่ง ω_0 ของ VCO
- (2) ระบบสามารถจะแคปเจอร์ (ได้มาซึ่งการล็อก) กับสัญญาณที่มีความถี่อยู่ภายในพิสัยแคปเจอร์เท่านั้น $2\Delta\omega_c$ และมีศูนย์กลางอยู่ที่ ω_0
- (3) ทันทีที่ระบบเกิดการล็อกมันจะสามารถแทร็คตามสัญญาณอินพุตได้ตลอดช่วงพิสัยการล็อก $2\Delta\omega_L$ และมีศูนย์กลางอยู่ที่ ω_0
- (4) สโลปของคุณสมบัติการแปลงความถี่ไปเป็น โวลต์ตรงจะทำกับส่วนกลับของอัตราขยายการแปลงโวลต์ตรงไปเป็นความถี่ของ VCO

รูปที่ 2.11 และ 2.12 ยังแสดงถึงพารามิเตอร์ที่สำคัญบางอย่างในการออกแบบระบบเฟสล็อกคูลูป พิสัยการล็อก $= (Vd)_{\max} K_o$ ตามสมการ (2.51) ดังนั้นเราสามารถจะเพิ่ม $(Vd)_{\max}$ ได้ด้วยการเพิ่มแอมพลิจูดไฟเออร์เข้าไปในลูปของเฟสล็อกคูลูปเบื้องต้น เพื่อเพิ่มอัตราขยายโวลต์ตรงในลูปป้อนกลับพิสัย การล็อกจะเพิ่มขึ้นเป็น $= A (Vd)_{\max} K_o$ เมื่อ A อัตราขยายโวลต์ตรงของแอมพลิจูดไฟเออร์เมื่อระบบเฟสล็อกคูลูปอยู่ในสภาวะล็อก Vd จะมีค่าเป็นคิซีโวลต์ตรง ดังนั้นลูปฟิลเตอร์จึงไม่มีผลกระทบต่อพิสัยการล็อก

ความถี่ฟรีรันนิ่ง ของ VCO จะเป็นตัวกำหนดความถี่ศูนย์กลางของพิสัยแคปเจอร์และพิสัยการล็อก ดังนั้นความถี่ขงตรงและเสถียรภาพของความถี่ฟรีรันนิ่ง ω_0 ของ VCO มีความสำคัญอย่างยิ่ง เติร์ดหนึ่งมีความถี่ขงตรงและเสถียรภาพของความถี่ฟรีรันนิ่ง ω_0 ของ VCO มีความสำคัญอย่างยิ่ง ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องตากรวมมักจะออกแบบให้พิสัยแคบเจอร์ และพิสัยการลือกมีช่วงแคบมาก ๆ ดังนั้นความต้องการเกี่ยวกับความเที่ยงตรงและเสถียรภาพของพิสัยทั้งสองดังกล่าวจึงกลายเป็นปัญหาขึ้นมา

คุณสมบัติการคอนโทรล VCO มีความสำคัญอย่างยิ่งดังแสดงในรูปที่ 2.12 ต่อ

(ก) คุณสมบัติการแปลง F - V ของระบบ PLL

(ข) สโปลของโวลท์เตจเอาต์พุตของระบบ PLL ($1/K_o$)

(ค) ความเป็นลิเนียร์ของคุณสมบัติการแปลง F - V ของระบบ PLL

ดังนั้นเราสามารถสรุปได้ว่า : คิชีรูปเกน

คุณสมบัติของรูปฟิลเตอร์


เสถียรภาพของ VCO

คุณสมบัติของคอนโทรล VCO

ค่าเหล่านี้จะเป็นพารามิเตอร์พื้นฐานในการออกแบบวงจร โมโนลิทิกเฟสลือก PLL

พิสัยการลือก

วงจรเฟสลือกในการใช้งานจริงๆมักจะเพิ่มแอมพลิไฟเออร์เข้าในรูปของวงจรเฟสลือก บล็อกเพื่อเพิ่มอัตราขยายโวลท์เตจในรูปป้อนกลับและเป็นการเพิ่มพิสัยการลือกให้กับระบบด้วย วงจรเฟสลือกดังกล่าวแสดงได้ดังในรูปที่ 2.13



รูปที่ 2.13 ระบบเฟสลือก

เมื่อระบบเฟสลือกเข้าสู่สภาวะลือกกับความถี่อินพุต ω_i เราจะได้ว่า

$$\omega = \omega_i = \omega_o + \omega_o V_c \quad (2.54)$$

และ
$$V_c = (\omega_i - \omega_o) / K_o = K_d A (\theta_o - \pi/2) \quad (2.55)$$

เมื่อ A คืออัตราขยายโวลท์เตจของแอมพลิไฟเออร์จากสมการ (2.55) เราจะได้ว่า

$$\phi - \pi/2 = (\omega_i - \omega_o) / K_o K_d A \quad (2.56)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเมื่อระบบล็อกอยู่กับสัญญาณอินพุต ความต่างเฟสระหว่างสัญญาณอินพุต โวลต์ตรงกับเอาต์พุต โวลต์ตรงของ VCO จะมีค่าเท่ากับ θ_0 และเราจะหาความต่างเฟสนี้ได้เป็น

$$\theta_0 = \pi/2 + (\omega_i - \omega_0) / K_o K_d A \quad (2.57)$$

และความถี่ของสัญญาณทั้งสองจะซิงโครไนส์กันอย่างเที่ยงตรง

เอาต์พุต โวลต์ตรงที่ได้จากเฟสดีเท็คเตอร์จะมีค่าแมกนิจูดสูงสุดเมื่อ $\phi = \pi$ เรเดียน คือ

$$V_{c(max)} = \pm K_d (\pi / 2) \quad (2.58)$$

ในเวลาเดียวกันเราจะได้คอนโทรล โวลต์ตรงที่มีค่าสูงสุดสอดคล้องกับค่า $V_{c(max)}$ เพื่อไปขับ VCO จะมีค่าเท่ากับ

$$V_{c(max)} = \pm (\pi / 2) K_d A \quad (2.59)$$

ความถี่ของ VCO จะสวิงได้สูงสุดเท่ากับ

$$\begin{aligned} (\omega - \omega_0)_{max} &= K_o V_{c(max)} \\ &= \pm K_o K_d (\pi / 2) A \end{aligned} \quad (2.60)$$

ดังนั้นพิสัยสูงสุดของความถี่สัญญาณอินพุตที่ระบบเฟสล็อกสามารถดำรงรักษาการล็อกได้ตลอด พิสัยสูงสุดนี้จะมีค่าเท่ากับ


$$\begin{aligned} \omega_1 &= \omega_0 \pm K_o K_d (\pi / 2) A \\ &= \omega_0 \pm \Delta\omega_1 \end{aligned} \quad (2.61)$$

เมื่อ $2 \Delta\omega_1$ จะเท่ากับพิสัยการล็อกและได้เป็น

$$\text{พิสัยการล็อก} = 2\Delta\omega_1 = K_d K_o A \pi \quad (2.62)$$

เราจะสังเกตได้ว่าพิสัยการล็อกจะมีตำแหน่งที่สมมาตรกันเมื่อถือเอาเฟร็ควนซี (ω_0) ของ VCO เป็นหลักศูนย์กลาง

ในรูปที่ 2.14 แสดงถึงกราฟของคอนโทรล โวลต์ตรง V_c ของ VCO ต่อความถี่ของสัญญาณอินพุต ω_i ความถี่ที่อยู่นอกพิสัยการล็อกของระบบความถี่ของ VCO ไม่สามารถจะซิงโครไนส์กับความถี่อินพุตได้ ผลของความต่างเฟสจะมีค่าเท่ากับ



รูปที่ 2.14 พิสัยการล็อกของระบบเฟสล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\theta_o = (\omega_i t + \theta_i) - (\omega_o t + \theta_o) \quad (2.63)$$

$$= (\omega_i - \omega_o) + (\theta_i - \theta_o) \quad (2.64)$$

และความต่างเฟสนี้จะเปลี่ยนแปลงอย่างรวดเร็วต่อเวลา อัตราการเปลี่ยนแปลงของ θ_c ต่อเวลาเท่ากับ


$$d\theta_o/dt = \omega_i - \omega_o \quad (2.65)$$

ดังนั้นเอาต์พุตโวลท์เดจของเฟสดีเท็คเตอร์จะเปลี่ยนค่าไปอย่างรวดเร็วต่อเวลาและจะถูกลดทอนแมกนิจูดลงอย่างมากด้วยโลว์พาสฟิลเตอร์ ซึ่งจะยังผลให้เหลือโวลท์เดจที่มีแมกนิจูดเพียงเล็กน้อยที่จะไปขับ VCO และความถี่ของ VCO จะกลับคืนไปยังค่าฟรีรันนิ่งฟรีควเอนซี ω_o เดิม ดังนั้นเราเห็นได้ว่าช่วงความถี่ที่อยู่นอกเหนือพิสัยการลือกของระบบคอนโทรลโวลท์เดจของ VCO จะลดลงเป็นศูนย์

เมื่อ VCO ลือกกับสัญญาณอินพุต เราจะได้ว่า

$$\theta_o = (\pi/2) - ((\omega_i - \omega_o) / K_d K_o A) \quad (2.66)$$

เราจะสังเกตได้ว่าเมื่อ $\omega_i = \omega_o$ โวลท์เดจของ VCO จะมีเฟสควอดราเจอร์ (phase quadrature) คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุตโวลท์เดจ 90° เมื่อ ω_i เคลื่อนไปทางด้านสูงกว่า ω_o มุมของเฟสจะเพิ่มขึ้นจาก 90° ไปสู่ค่าของ 0 องศา ที่ล่างสุดคาของพิสัยการลือก ดังแสดงในรูปที่ 2.15



รูปที่ 2.15 แสดงคุณสมบัติเอาต์พุตของเฟสดีเท็คเตอร์กับเฟสเออร์เรอร์

พิสัยแคปเจอร์

การวิเคราะห์ถึงพิสัยการลือกจะต้องอยู่บนหลักการที่ว่าระบบเฟสลือกถูบ (PLL) จะมีสถานะเดิมลือกอยู่กับสัญญาณอินพุตแล้ว ในตอนนี้เราจะได้สังเกตเห็นถึงสถานะของลูบที่มีสถานะเดิมไม่ลือกกับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอินพุตเพื่อกำหนดช่วงความถี่ซึ่งระบบเฟสล็อกสามารถล็อกกับสัญญาณอินพุตในช่วงความถี่ดังกล่าว ความถี่ช่วงนี้เราเรียกว่า “พิสัยแคปเจอร์” หรือ “พิสัยแอกควิซชัน”

เมื่อระบบเฟสล็อก (PLL) มีสถานะเดิมระบบไม่ล็อกกับสัญญาณอินพุต ความถี่ของ VCO จะอยู่ที่ฟรีรันนิ่งฟรีควเอนซี ω_0 มุมของความต่างเฟสระหว่างสัญญาณอินพุตและโวลต์เดจของ VCO จะเท่ากับ

$$\begin{aligned}\theta_0 &= (\omega_i t - \theta_i) - (\omega_0 t - \theta_0) \\ &= (\omega_i - \omega_0)t + \Delta\theta\end{aligned}\quad (2.67)$$

และค่าของ θ_0 จะไม่คงที่แต่เปลี่ยนแปลงต่อเวลาด้วยอัตราความเร็ว $d\theta_0/dt = \omega_i - \omega_0$ ดังนั้นเอาต์พุตโวลต์เดจของเฟสดีเทคเตอร์จะไม่มีส่วนของดิซิกคอมโพเน้นท์ แต่จะให้เอซีโวลต์เดจกับลูกคลื่นที่มีพิคแอมพลิจูด $K_d(\pi/2)$ และความถี่พื้นฐาน $(\omega_i - \omega_0)$

ถ้าโลว์พาสฟิลเตอร์เป็นวงจร RC โลว์พาสฟิลเตอร์ง่าย ๆ และมีทรานเฟอร์ฟังก์ชันเป็น

$$F(j\omega) = 1/(1+j\omega\tau) = 1/(1+j(\omega/\omega_1)) \quad (2.68)$$

เมื่อ $\tau = RC$ และ $\omega_1 = 1/RC$ ดังนั้นจุดจำกัดความถี่ $f_1 = 1/2\pi RC$ ที่สภาวะ $(\omega/\omega_1)^2 \gg 1$

ทรานเฟอร์ฟังก์ชันของของฟิลเตอร์จะมีค่าประมาณ

$$F(j\omega) = \omega_1 / j\omega$$

และ $|F(j\omega)| = \omega_1 / \omega \quad (2.70)$

เทอมความถี่พื้นฐานที่เป็นอินพุตให้กับโลว์พาสฟิลเตอร์โดยมาจากเฟสดีเทคเตอร์จะเป็นค่าผลต่างของความถี่ $\Delta\omega = (\omega_i - \omega_0)$ ถ้า $\Delta\omega > 3\omega_1$

ทรานเฟอร์ฟังก์ชันของ LPF จะมีค่าโดยประมาณเป็น

$$|F(\Delta\omega)| \cong \omega_1 / \Delta\omega = \omega_1 / (\omega_i - \omega_0) \quad (2.71)$$

เราจะได้คอนโทรลโวลต์เดจไว้สำหรับขับ VCO จะมีค่าเป็น

$$V_c = V_d |F(\Delta\omega)| \quad (2.72)$$

และ $V_{c(max)} = \pm K_d(\pi/2)(\omega_i/\Delta\omega)A \quad (2.73)$

ด้วยเหตุผล $V_{c(max)} = K_o V_{c(max)} \cong \pm K_o K_d(\pi/2)A(\omega_i/\Delta\omega) \quad (2.74)$

เพื่อที่จะจับ (Acquisition) ความถี่สัญญาณอินพุตให้ได้เราจะต้องให้ $\omega = \omega_i$ ดังนั้นพิสัยสูงสุดของความถี่สัญญาณอินพุตที่ระบบ PLL สามารถจับหรือยึดสัญญาณความถี่ดังกล่าวได้ตลอดช่วงมีค่าเท่ากับ

$$(\omega_i - \omega_0)_{max} = \pm K_o K_d(\pi/2)A(\omega_i/\Delta\omega) \quad (2.75)$$

เมื่อ $\Delta\omega_c = (\omega_i - \omega_0)_{max}$ ดังนั้นจากสมการ (2.75) เราจะได้ว่า

$$(\Delta\omega_c)^2 \cong \pm K_o K_d(\pi/2)A\omega_i \quad (2.76)$$

เนื่องจาก $\Delta\omega_1 = K_o K_d(\pi/2)A \quad (2.77)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ดังนั้น} \quad (\Delta\omega_c)^2 \cong \omega_i \Delta\omega_i \quad (2.78)$$


$$\text{และ} \quad \Delta\omega_c \cong \pm \sqrt{(\omega_i \Delta\omega_i)} \quad (2.79)$$

ดังนั้นระบบ PLL สามารถจะแคปเจอร์ (Capture) สัญญาณอินพุตได้ตลอดพิสัยความถี่ที่พิสัยแคปเจอร์มีค่าเป็น

$$\text{พิสัยแคปเจอร์} = 2\Delta\omega_c = 2 \sqrt{(\omega_i \Delta\omega_i)} \quad (2.80)$$

ในกรณีทั่วไป $\Delta\omega_i \gg \omega_i$ เราจะสังเกตได้ว่าพิสัยแคปเจอร์จะมีค่าตำแหน่งที่สมมาตรกันเมื่อยึดฟรินนิงเฟรควเอนซีของ VCO เป็นหลักศูนย์กลาง

ในรูปที่ 2.16 แสดงถึงกราฟของคอนโทรลโวลท์เดจของ VCO, V_c ต่อความถี่ของสัญญาณอินพุต พร้อมทั้งแสดงถึงพิสัยแคปเจอร์และพิสัยการล็อก



รูปที่ 2.16 แสดงพิสัยแคปเจอร์ของระบบเฟสล็อกคูลูป

ในระบบเฟสล็อกคูลูปต้องการพิสัยแคปเจอร์ที่มีความกว้างมากบนจุดขึ้นของความสามารถในการล็อกกับสัญญาณอินพุต อย่างไรก็ตามพิสัยแคปเจอร์ที่มีความกว้างมากจะทำให้ระบบ PLL อ่อนแอต่อสัญญาณรบกวนด้านสัญญาณที่ไม่ต้องการและนอยส์ สำหรับระบบ PLL ที่สามารถกำจัดสัญญาณรบกวนและนอยส์ได้สูงสุดจะต้องมีพิสัยแคปเจอร์แคบ ในกรณีทั่วไประบบ PLL จะเลือกพิสัยแคปเจอร์ที่เหมาะสมเพื่อให้คุณสมบัติที่ดีทั้งสองอย่างคือกำจัดสัญญาณรบกวนได้ดีและสามารถล็อกกับสัญญาณอินพุตได้ในช่วงความถี่กว้าง

แต่ในบางกรณีที่ระบบ PLL ไม่สามารถเลือกพิสัยแคปเจอร์ที่เหมาะสมได้ เราจะต้องตั้งแบนด์วิดท์ของโลว์พาสฟิลเตอร์ให้มีค่ามากไว้ก่อนในตอนแรกเพื่อให้ลูปสามารถเริ่มต้นแคปเจอร์

สัญญาณอินพุตได้เมื่อรูปสามารถแคปเจอร์สัญญาณอินพุตได้แล้วและระบบ PLL ก็จะถูกกับสัญญาณรบกวน และน้อยสัณฐานเด่นของระบบ PLL ก็คือรูปสามารถดำรงรักษาการล็อกกับสัญญาณอินพุตได้ แม้ว่าสัญญาณอินพุตจะอยู่ในสถานะที่มีน้อยสัณฐานมาก คือมีอัตราส่วนของซิกแนลต่อ noise น้อยกว่าหนึ่งก็ตาม ระบบ PLL มักนิยมใช้งานประเภทที่สัญญาณอินพุตมีระดับต่ำ เช่นระบบสื่อสารของดาวเทียม เป็นต้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบวงจรภาคส่ง

วงจรแยกบิตคู่และบิตคี่

ในส่วนที่เป็นวงจรที่ทำหน้าที่แบ่งข้อมูลเชิงเลขด้านขาเข้า แบ่งออกเป็น 2 ชุด โดยแยกเป็นชุดละ 2 บิต จะได้เป็น 2 บิตบน หรือสัญญาณ I และ 2 บิตล่าง หรือ สัญญาณ Q โดยถูกควบคุม โดยวงจรหน่วงเวลา 4 บิต เพื่อให้ข้อมูลเข้ามาครบ 4 บิต ก่อน จะทำการแยกสัญญาณ

ในโครงงานนี้ใช้วงจรหาร 4 โดยใช้ JK ฟลิปฟลอป เบอร์ 74112 ซึ่งจะช่วยให้การส่งข้อมูลมีจังหวะการส่งที่เหมาะสม ข้อมูลที่ได้จากการแยกบิต จะมี 2 ชุด คือ ส่วน Inphase หรือ I และ ส่วน Quadrature phase หรือ Q

ในโครงงานนี้ใช้ IC เบอร์ 74164 ทำการแปลงข้อมูล NRZ ที่เข้ามาแบบอนุกรมให้เป็นข้อมูลแบบขนาน ข้อมูลแบบขนานที่ได้จะถูกป้อนเข้า IC เบอร์ 74175 ซึ่งเป็น D ฟลิปฟลอป ซึ่งจะถูกรวมโดยวงจรหน่วงเวลา 4 บิต หรือวงจร หาร 4 โดยนำ Clock จาก Input 256 kHz มาทำการหาร 2 จะได้สัญญาณนาฬิกา 128 kHz ป้อนให้ IC เบอร์ 74175 เพื่อควบคุมให้ทำการ Shift ข้อมูลครั้งละ 4 บิต หรือกล่าวว่าจะต้องรอให้ข้อมูลเข้ามาครบทั้ง 4 บิตก่อน แล้วจึงทำการ Shift ข้อมูลออกไป 1 ครั้ง




รูปที่ 3.1 วงจรแยกบิตคู่และบิตคี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแปลงสัญญาณ จาก 2 บิต เป็นสัญญาณ 4 ระดับ

ก่อนที่จะนำสัญญาณดิจิทัลที่แยกออกมาได้ทั้งบิตบนและบิตล่างไปทำการมอดูเลท (Modulate) จะต้องทำการจัดรูปสัญญาณเสียก่อน คือ ทำการแปลงสัญญาณจาก 2 บิต ให้เป็นสัญญาณที่มีเอาต์พุตเดี่ยวแต่มี 4 ระดับ สัญญาณ กล่าวคือทำการแปลงสัญญาณ จาก 2 เส้นให้เป็นเส้นเดี่ยว แต่มีถึง 4 ระดับ ความเปลี่ยนแปลงของระดับสัญญาณที่เป็นไปได้คือ 2 เมื่อ $n =$ จำนวนบิต

ในโครงการนี้ใช้ CMOS เบอร์ 4555 ซึ่งเป็น IC Decoder จาก Data Sheet ของ CMOS เบอร์ 4555 นะเป็นว่ามีขา Enable ซึ่ง Active Low ฉะนั้นจะมีเอาต์พุตเป็น high ที่เอาต์พุตหนึ่งก็ต่อเมื่อมี Logic "0" ป้อนเข้าที่ขา Enable เอาต์พุตที่ออกจาก CMOS 4555 จะป้อนเข้าความต้านทานเพื่อกำหนดเอาต์พุตก่อนทำการป้อนเข้า Op-Amp เพื่อทำการจัดระดับสัญญาณ เอาต์พุตที่ได้จากวงจรจะเป็นสัญญาณ 4 ระดับ



รูปที่ 3.2 วงจรแปลงสัญญาณ จาก 2 บิต เป็นสัญญาณ 4 ระดับ

วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)

ก่อนที่จะนำสัญญาณ 4 ระดับไปทำการ มอดูเลท (Modulate) จะต้องทำการกรองสัญญาณเพื่อลดแบนด์วิดท์ และสัญญาณรบกวน เพราะว่าสัญญาณ 4 ระดับ ยังเป็นสัญญาณรูปสี่เหลี่ยมซึ่งประกอบด้วยความถี่จำนวนมากนั่นเอง

ในโครงการนี้ได้ตั้งจุด Cutoff ไว้ที่ 64 kHz (เพราะใช้ Clock 256 kHz) เพราะ ฉะนั้นความถี่ที่สามารถผ่านไปได้โดยไม่ถูกรบกวนที่จุด -3dB จะอยู่ที่ 64 kHz ในการออกแบบจะใช้วงจรกรองความถี่ต่ำ (Low pass Filter) แบบ Butterworth Second Order สามารถคำนวณค่า high cutoff frequency : f_c จากค่า R_1, R_2, C_2, C_3

จากสูตร

$$f_c = \frac{1}{2\pi \sqrt{R_2 R_3 C_2 C_3}}$$

สำหรับ response ของ second order low pass butterworth ขนาดของโวลต์เดจเกินจะมีสมการดังนี้

$$\left| \frac{V_o}{V_{in}} \right| = \frac{AF}{\sqrt{1 + \frac{f}{f_c}}}$$

โดย $AF = 1 + \frac{R_f}{R_1}$ คือเกนของวงจร Low Pass Filter

f คือ ความถี่ของสัญญาณ input (Hz)

$$f_c = \frac{1}{2\pi \sqrt{R_2 R_3 C_2 C_3}} \quad \text{คือ High frequency cutoff}$$

ขั้นตอนในการออกแบบ

1. เลือกค่าความถี่ High frequency Cutoff : $f_c = 64 \text{ kHz}$
2. ค่าในการออกแบบโดยกำหนดให้ $R_2 = R_3 = R$ และค่า $C_2 = C_3 = C$ โดยเลือกค่า $C = 100 \text{ PF}$
3. คำนวณค่า R ที่ใช้ในสมการ

$$R = \frac{1}{2\pi f_c C}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R = \frac{1}{2\pi(64 \cdot 10^3)(100 \cdot 10^{-12})} = \text{K}\Omega$$

ในทางปฏิบัติใช้ความต้านทานปรับค่าได้ 100 K Ω


4. เนื่องจากกำหนดให้ค่าของ $R_2 = R_3 = R$ และค่า $C_2 = C_3 = C$ ดังนั้นค่าของโวลต์เตจเกน

$$AF = 1 + \frac{R_f}{R_1}$$

มีค่า 1.586 นั่นคือ $R_f = 0.586 R_1$ ซึ่งค่าเกนนี้มีความจำเป็นสำหรับการตอบสนอง

ของวงจรกรองแบบบัตเตอร์เวิร์ท ดังนั้นเราเลือกใช้ค่า $R_1 < 100 \text{ K}\Omega$ เพื่อนำไปหาค่าของ R_f เลือกใช้ R_1

$$= 10 \text{ K}\Omega \text{ และ } R_f = 0.586 R_1 = 5860 \Omega$$




รูปที่ 3.3 วงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกำหนดสัญญาณพาหะ (Carrier Generator)

ในโครงการนี้ได้ใช้ความถี่ของสัญญาณพาหะ (Carrier frequency) เท่ากับ 640 kHz ในการเลือกใช้ความถี่นี้ก็เพื่อความสะดวกในการออกแบบวงจรและเนื่องจากระบบการส่งและรับต้องการการซิงโครไนเซชัน (Synchronization) เพื่อให้เกิดความสัมพันธ์ของภาคส่งและภาครับ จึงอาศัยหลักการของเฟสล็อกคูล (Phase Lock Loop) เข้ามาช่วยโดยใช้ IC เบอร์ 4046 ซึ่งเป็น Micro power phase-locked loop จะไม่กล่าวถึงคุณสมบัติของ IC เบอร์นี้

ในโครงการนี้ต้องการสัญญาณพาหะความถี่ 640 KHz และใช้ Clock ความถี่ 256 KHz เราจะใช้ Phase-locked Loop (PLL) ทำการล๊อคสัญญาณนาฬิกา และเพื่อความสะดวกในการออกแบบวงจรหารความถี่เราจะใช้สัญญาณนาฬิกา 128 KHz เพื่อป้อนเข้า Input ของ PLL ก็จะใช้สัญญาณที่ได้จากวงจรหาร 2 ในส่วนของวงจรแยกบิต ซึ่งเป็นสัญญาณที่มีอยู่แล้ว และมีความถี่ 128 kHz ที่เอาต์พุต VCO ของ PLL จะมีความถี่ 640 kHz ความถี่ที่ได้จะถูกกำหนดโดยค่าความจุของตัวเก็บประจุ ที่ขา 6,7 ของ IC 4046 ในทางปฏิบัติจะใช้ Timer ค่า 120 pF ทำการปรับเพื่อให้ได้ความถี่ตามต้องการ จากวงจรจะเป็นว่าได้ต่อ PLL ร่วมกับ Buffer เพื่อช่วยปรับแต่งรูปสัญญาณให้สวยงาม ความถี่จาก VCO ของ PLL จะป้อนเข้าวงจร BPF แบบ Positive Feedback เพื่อกรองเอาสัญญาณฮาร์โมนิกที่ 1 ซึ่งเป็นสัญญาณ sine ออกมาจากสัญญาณสี่เหลี่ยม จะได้สัญญาณ sine ที่มีความถี่ 640 kHz นำสัญญาณ sine เข้าวงจรเลื่อนเฟสไป 90 องศา เพื่อสร้างสัญญาณพาหะ Cosine เพื่อนำไปมอดูเลทต่อไป




รูปที่ 3.4 วงจรกำหนดสัญญาณพาหะ

วงจรกำเนิดสัญญาณไฟลोटโทน (Pilot Tone Generator)

เนื่องจากหลักการของมอดูเลทได้ใช้แบบ Balance Modulator ซึ่งเป็นการ Suppress Carrier จึงไม่มีสัญญาณ Carrier ส่งไปที่ภาครับด้วย และระบบนี้ต้องการ การซิงโครไนซ์ จึงจำเป็นต้องส่งสัญญาณอ้างอิงที่ภาครับเพื่อให้เกิดการซิงโครไนซ์ทั้งภาคส่งและภาครับ จึงทำการส่งสัญญาณอีกความถี่หนึ่งไปกับสัญญาณที่มอดูเลทแล้ว เพื่อนำไปใช้ในการกู้ Clock ที่ภาครับ เรียกสัญญาณที่ส่งไปนี้ว่าสัญญาณไฟลोटโทน (Pilot Tone)

โดยหลักการของการผลิตสัญญาณไฟลोटโทน (Pilot Tone) นี้จะเหมือนกับการสร้างสัญญาณพาหะทุกประการจะแตกต่างกันที่วงจรหารความถี่ เนื่องจากว่าในโครงงานนี้ต้องการความถี่สัญญาณไฟลोटโทนที่ความถี่ 512 kHz

ในการออกการออกแบบวงจรเพื่อผลิตสัญญาณไฟลोटโทนก็มีหลักการเหมือนผลิตสัญญาณพาหะทุกประการ แต่เนื่องจากใช้ความถี่ที่แตกต่างกัน จึงต้องใช้วงจรความถี่แตกต่างกันด้วย ในโครงงานนี้ใช้ความถี่ 512 kHz จึงใช้ PLL ทำการล็อกสัญญาณนาฬิกา 128 kHz บังคับใช้ VCO ผลิตความถี่ 512 kHz ในส่วนนี้จะใช้วงจรหาร 4 หารความถี่เพื่อเปรียบเทียบเฟสที่อินพุตของ PLL เพื่อความสวยงามของรูปสัญญาณ จึงใช้ Butterworth ต่อร่วมจะได้รูปสัญญาณที่สวยงามขึ้น



รูปที่3.5วงจรกำเนิดสัญญาณไฟลोटโทน

วงจรรองความถี่ผ่านเฉพาะย่าน(Band Pass Filter)


วงจรรองความถี่ผ่าน จะเป็นวงจรที่ยอมให้ความถี่ช่วงหนึ่งผ่านไปได้ ซึ่งเป็นความถี่ในช่วง Low Frequency cut-off กับ High frequency cut-off ความถี่นอกเหนือจากนี้จะไม่สามารถผ่านไปได้ เพื่อให้ได้ความถี่ตามต้องการ จำเป็นต้องกำหนดค่า Q ให้สูง เพื่อให้ Band width แคบ ทำให้กำจัดสัญญาณรบกวนได้ในระดับหนึ่ง ในวงจรภาคส่งจะใช้วงจรรองความถี่แบบ Positive feedback ซึ่งจะให้ค่า Q ที่สูงมาก ทำให้วงจรมีความเชื่อถือได้พอสมควร มีขั้นตอนการออกแบบดังนี้

1. เลือกความถี่ด้านต่ำเท่ากับ 500 kHz และค่าความถี่ด้านสูงเท่ากับ 800 kHz
2. เลือกค่าตัวเก็บประจุใช้ค่า 10 pF เกณฑ์ที่ต้องการเท่ากับ 10 $Q = 20$
3. แทนค่าลงในสูตร

$$R1 = \frac{Q}{2\pi f_c * C * Af} = \frac{20}{2\pi(650 * 10^3 * 10 * 10^{-12} * 10)} = 48.97K\Omega$$

$$R2 = \frac{20}{2\pi(650 * 10^3 * 10 * 10^{-12})(2 * (20^2) - 10)} = 619.88\Omega$$

$$R3 = \frac{Q}{2\pi f_c * C} = \frac{20}{2\pi(650 * 10^3 * 10 * 10^{-12})} = 979.415 k\Omega$$




รูปที่3.6 วงจรรองความถี่ผ่านเฉพาะย่าน

วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา (Quadrature Phase Shift Circuit)

จากวงจรที่ทำการแยกสัญญาณดิจิทัลออกเป็น 2 ส่วนคือ Inphase และ Quadrature phase เสร็จจึงมีวงจรบาลานซ์มอดคูเลเตอร์ 2 วงจร และมีสัญญาณพาหะ 2 ชุดเพื่อที่จะเป็นตัวพาหะนำสัญญาณดิจิทัลออกไปด้วยเช่นกัน ในโครงงานนี้จะเลือกใช้สัญญาณพาหะที่มีความถี่ตรงกันแต่มีความถี่ต่างเฟสกัน 90 องศา (Sine wave กับ Cosine wave) โดยใช้สัญญาณพาหะ sine wave ที่ได้จากวงจรกำเนิดสัญญาณพาหะโดยตรง ไปมอดคูเลทกับสัญญาณ 4 ระดับ ที่ทางด้าน Inphase และใช้สัญญาณพาหะ cosine wave ที่ได้จากวงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา ไปมอดคูเลทกับสัญญาณ 4 ระดับที่อยู่ทางด้าน Quadrature phase

ดังนั้นจึงทำการออกแบบ วงจรเลื่อนเฟสโดยอาศัยหลักการของวงจร All-Pass Filter ชนิด V_p ถ้าหลัง V_{in} ดังมีรายละเอียดดังต่อไปนี้



รูปที่ 3.7 วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา

จากรูปจะได้ว่า

$$|V_o / V_{in}| = 1 + 2\pi f R_2 C_2 / 1 + 2\pi f R_2 C_2 = 1$$

$$\theta = -2 \tan^{-1} (2\pi f R_2 C_2)$$

เมื่อ $V_o/V_{in} = \text{Gain}$ ของวงจร

$$\theta = \text{Phase Shift ระหว่าง } V_o \text{ และ } V_{in}$$

ขั้นตอนการออกแบบวงจร

1. เลือกค่า $\theta = 90$ องศา
2. ใช้ความถี่เท่ากับสัญญาณแคร่เรียร์ คือ 1.024 MHz
3. จากสูตร $C_2 = 10 / f = 10 / 1.024\text{mhz} = 9.76\mu\text{F}$
แต่ในการทดลอง ใช้ $C_2 = 10\text{pF}$ เพราะความถี่สูงควรใช้ C ค่าต่ำๆ
4. จากสูตร $R_2 = \tan(-\pi/2) / (2\pi f C_2)$


$$= \tan(-90)/2 / (2 * \pi + 1.024 * 10^6 * 10 * 10^{-12})$$

$$= 15.45 \text{ K}\Omega$$

ในการทดลองใช้ $V_r 20 \text{ K}\Omega$

วงจรมอดูเลเตอร์ (Balance Modulator Circuit)

วงจรมอดูเลเตอร์ (Balance Modulator) จะทำหน้าที่ผสมสัญญาณเบสแบนด์และสัญญาณพาหะ สัญญาณที่เอาต์พุตของวงจรมอดูเลเตอร์ที่จะเกิดเป็น ไซด์แบนด์ (Side Band) ทั้ง 2 ข้าง โดยไม่มีสัญญาณพาหะ โดยทั่วไปวงจรมอดูเลเตอร์ มีหลายแบบ เนื่องจากความสะดวกจะนำเอา IC เบอร์ MC 1596 เป็น IC ที่ต้องการอินพุตต่ำมากอยู่ในช่วง 300 mV ถึง 500 mV จากวงจรดังรูป จะเห็นว่ามีความต้านทานปรับค่าได้ $50 \text{ K}\Omega$ ช่วยปรับความสมดุล ของการมอดูเลต เอาต์พุตที่ได้จะปรากฏที่ขา 6 และ ขา 12 เอาต์พุตที่ได้จะนำไปเข้าวงจรขยายผลต่าง (Difference Amplifier) เพื่อขยายสัญญาณให้แรงขึ้นก่อนเข้าวงจรรวมสัญญาณ



รูปที่ 3.8 วงจรมอดูเลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรวมสัญญาณ (Summing Circuit)

เนื่องจากจะต้องส่งสัญญาณหลาย ๆ สัญญาณ เพื่อส่งไปยังสายเส้นเดียวกัน จึงจำเป็นต้องนำสัญญาณเหล่านั้นมารวมกันก่อนทำการส่งออกไป ในโครงงานนี้จะทำการรวมสัญญาณที่มีอนุเลขแล้วด้าน I และ ด้าน Q กับสัญญาณไพล็อต โทน เพื่อให้เป็นสัญญาณชุดเดียว ป้อนเข้าวงจรขยายก่อนส่งออกไป สามารถหาแรงดันเอาต์พุตได้ จากสมการต่อไปนี้

$$V_o = - \left(\frac{R_f V_1}{R_1} + \frac{R_f V_2}{R_2} \right)$$

ในการออกแบบเราจะเลือกใช้ $R_f = 10 \text{ K}\Omega$ และ R_1, R_2 , ใช้ $R = 1 \text{ K}\Omega$



รูปที่ 3.9 วงจรรวมสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบภาครับ

วงจรรองความถี่ผ่านเฉพาะย่าน (Band Pass Filter)

วงจรรองความถี่ผ่าน เป็นวงจรรองความถี่ ที่ยอมให้ความถี่ในช่วงหนึ่งสามารถผ่านไป ได้ ซึ่งเป็นความถี่ในช่วง Low frequency cutoff กับ high frequency cutoff เนื่องจากความถี่ที่เข้ามาทางภาครับจะมีการรบกวนของสัญญาณรบกวนที่ป็นเข้ามาด้วยวงจรรองความถี่ผ่าน จะช่วยลดสัญญาณรบกวนได้ในระดับหนึ่ง

ขั้นตอนการออกแบบวงจรรองความถี่ผ่าน


1. เลือกความถี่ด้านต่ำเท่ากับ 500 kHz และค่าความถี่ด้านสูงเท่ากับ 800 kHz
2. เลือกค่าตัวเก็บประจุ ใช้ค่า 10 pF เกณฑ์ที่ต้องการเท่ากับ 10 $Q=20$
3. แทนค่าลงในสูตรคำนวณค่าที่ต้องการ

$$R1 = \frac{Q}{2\pi f_c * C * Af} = \frac{20}{2\pi(650 * 10^3 * 10 * 10^{-12} * 10)} = 48.97K\Omega$$

$$R2 = \frac{20}{2\pi f_c * C(sQ^2 - Af)} = \frac{20}{2\pi(650 * 10^3 * 10 * 10^{-12})(2 * (20^2) - 10)} = 619.88\Omega$$

$$R3 = \frac{Q}{2\pi f_c * C} = \frac{20}{2\pi(650 * 10^3 * 10 * 10^{-12})} = 979.415 k\Omega$$

สำหรับโครงงานนี้จะใช้วงจรรองความถี่ผ่านแบบ VCVS (Voltage Control Voltage Source) ในการทดลองกรองความถี่ ได้ผลจากการการทดลองเป็นแบบ Wide Band และ จุด Cutoff สามารถปรับเปลี่ยนได้



รูปที่ 4.1 วงจรรองความถี่ผ่านเฉพาะย่าน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกู้สัญญาณคลื่นพาห์ (Carrier Recovery)

ในระบบที่ต้องการชิงโครไนส์ จำเป็นจะต้องมีสัญญาณทางภาครับและภาคส่ง ที่เหมาะสมกัน เนื่องจากเป็นการมอดูเลต แบบ Balance Modulate ผลลัพธ์ที่ได้จะไม่มีสัญญาณพาหะ จะมีเพียง Side Band ที่เกิดขึ้น ฉะนั้นจึงจำเป็นต้องทำการสร้างสัญญาณพาหะขึ้นมาใหม่ที่ภาครับ โดยอาศัยสัญญาณอ้างอิงจากทางภาคส่งคือสัญญาณไพล๊อตโทน (Pilot Tone)

หลังจากทำการกรองความถี่สัญญาณไพล๊อตโทน และจะนำสัญญาณป้อนเข้า PLL เพื่อทำการควบคุมการผลิตความถี่ของ VCO out ของ ไอซีเฟสล็อกคูลูป (PLL) สัญญาณที่กรองออกมาได้ จะมีความถี่ 512 kHz ซึ่งเท่ากับสัญญาณ Clock พอดี นำไปหารความถี่ 4 เท่า จะได้ความถี่ 128 kHz เพื่อป้อนให้ PLL เพื่อผลิตความถี่ 640 kHz ในส่วนของวงจรหาร 5 จะทำการหารความถี่จาก VCOout มาหาร 5 เพื่อนำไปเทียบกับสัญญาณนาฬิกาที่อินพุต จะใช้ Buffer ต่อร่วมเพื่อความสวยงามของรูปสัญญาณ จากนั้นจะป้อนเข้าส่วนของวงจรกรองความถี่ผ่าน (Band Pass Filter) ก็จะได้สัญญาณพาหะที่ความถี่ 640 kHz เมื่อผ่านวงจรเลื่อนเฟส 90 องศา ก็จะทำการเลื่อนเฟสไปอีก 90 องศาโดยที่มีความถี่เท่าเดิม

สัญญาณ ไพล๊อตโทนความถี่ 512 kHz จะถูกนำไปหาร 2 จะได้สัญญาณนาฬิกาความถี่ 256 kHz เพื่อนำไปป้อนส่วนของวงจรรวมบิตเพื่อการชิงโครไนส์ของภาคส่งและภาครับ




รูปที่ 4.2 วงจรกู้สัญญาณคลื่นพาห์

วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา (Quadrature Phase Shift Circuit)

เนื่องจากสัญญาณมอดูเลทที่รับมาได้ นั้น จะประกอบไปด้วยสัญญาณดิจิทัล ที่ถูกแยกออกเป็นสองส่วน และสัญญาณข้อมูล 2 บิต ที่ถูกแยกออกมานั้น จะกลายเป็นสัญญาณ 4 ระดับ แล้วมอดูเลทมา กับสัญญาณพาหะ โดยวงจรบาลานซ์มอดูเลเตอร์ และนำมารวมกันระหว่างสัญญาณมอดูเลททางด้าน Inphase ที่ใช้สัญญาณ Sine Wave เป็นสัญญาณพาหะ และสัญญาณมอดูเลททางด้าน Quadrature Phase ที่ใช้สัญญาณ Cosine Wave ที่ได้มาจากวงจรผู้สัญญาณพาหะเพื่อนำไปใช้ในวงจรบาลานซ์มอดูเลเตอร์ทางด้าน Inphase และจะใช้สัญญาณ Cosine Wave ที่ได้มาจากวงจรผู้สัญญาณพาหะแล้วผ่านวงจรเลื่อนเฟส 90 องศาเพื่อนำไปใช้ในวงจรบาลานซ์มอดูเลเตอร์ทางด้าน Quadrature Phase


สำหรับวงจรเลื่อน เฟสสัญญาณ 90 องศา นั้น ก็จะใช้วงจรกรองผ่านทุกความถี่ (All Pass Filter) ชนิด V_o ล้าหลัง V_{in} เหมือนกันทุกประการกับทางด้านภาคส่ง ทั้งนี้เพื่อเป็นการทำให้สอดคล้องกับทางด้านภาคส่งนั่นเอง ดังวงจรที่แสดงไว้ในรูป



รูปที่ 4.3 วงจรเลื่อนเฟสสัญญาณ 90 องศา

วงจรมอดูเลเตอร์ (Demodulator Circuit)


ในส่วนของวงจรมอดูเลเตอร์ ก็คล้ายกับวงจรมอดูเลเตอร์ จะมีอุปกรณ์บางตัวแตกต่างกัน อุปกรณ์ตัวหลักที่ใช้คือ ไอซีเบอร์ MC 1596 และ MC 1496 ซึ่งมี 14 ขา และ 12 ขา ตามลำดับ ในโครงงานที่ใช้เบอร์ MC 1596 โดยมีเอาต์พุตที่ขา 6 และ 12 ซึ่งจะให้อาต์พุตที่กลับเฟสกันอยู่ เอาต์พุตที่ได้เกิดจากการคูณของสัญญาณ ที่ถูกมอดูเลทมากับสัญญาณพาหะ เอาต์พุตที่ได้จะถูก คับปลั๊กที่ความถี่สูงและเข้าวงจรขยาย



รูปที่ 4.4 วงจรมอดูเลเตอร์

วงจรกรองความถี่ต่ำ (Low Pass Filter)

สัญญาณที่ออกจากการดีมอดูเลเตอร์จะประกอบด้วยความถี่มากมายแต่ต้องการใช้ในส่วน ของความถี่ cutoff ไม่เกิน 32 kHz ซึ่งเป็นของสัญญาณเบสแบนด์ ในการออกแบบวงจรกรอง ความถี่ต่ำ ความถี่ Cutoff 32 kHz ทางภาครับนี้ จะใช้หลักการเหมือนกับภาคส่ง โดยใช้วงจรกรอง ความถี่ต่ำ แบบ Second order Butterworth ไอซีที่ใช้ในโครงงานนี้ เบอร์ LF 351 N




รูปที่ 4.5 วงจรกรองความถี่ต่ำ

วงจรแปลงสัญญาณ 4 ระดับ เป็น 2 บิต (4 Levels to 2 bit Converter)

หลังจากที่สัญญาณผ่านการกรองความถี่ต่ำแล้ว จะได้เป็นรูปของสัญญาณเบสแบนด์ จะนำสัญญาณไปทำการจัดระดับสัญญาณ โดยสามารถปรับเกณฑ์การขยายได้ หลังจากนั้นจะป้อนเข้าในส่วนของวงจร Comparator เพื่อจัดรูป pulse ในส่วนนี้ใช้ op-amp โดยป้อนไฟบวกและกราวด์ให้กับ Op-amp ทำให้มีเอาต์พุตที่เป็น + V กับกราวด์ ใช้ความต้านทานแบ่งแรงดันก่อนป้อนเข้า Ex-OR Gate สัญญาณที่ได้จะเป็นสัญญาณดิจิทัล

ในโครงการนี้สัญญาณที่ทำการคิมอูลเลทได้จะมีขนาดเล็ก จึงต้องทำการขยายให้มีขนาดใหญ่เสียก่อน โดยใช้ตัวความต้านทานแบ่งแรงดันจาก 12 V ให้ได้ 6 V ป้อนเข้าที่ขา Non-Inverting ของ Op-Amp จากวงจรที่ใช้จะทำให้ที่เอาต์พุตถูกยกกระดับให้สูงขึ้น ในวงจรใช้ VR เพื่อช่วยปรับเกณฑ์การขยายของวงจรด้วย ไอซีที่ใช้เบอร์ TL 084 N ของ Op-Amp ที่ตั้งจุดทำงานไว้ต่าง ๆ กัน คือ 4 V, 6V และ 8V ตามลำดับ เอาต์พุตที่ได้จาก Op-Amp จะป้อนเข้าตัวความต้านทานแบ่งแรงดัน ที่ออกแบบให้มีเอาต์พุตคกร่อมไม่เกิน 5 V เพื่อป้องกันไม่ให้ Ex-OR gate เสียหาย




รูปที่ 4.6 วงจรแปลงสัญญาณ 4 ระดับ เป็น 2 บิต

วงจรรวมสัญญาณดิจิทัล (Parallel to Serial circuit)

วงจรในส่วนนี้มีหน้าที่ในการรวมสัญญาณดิจิทัลทั้งบิตบนและบิตล่างที่ผ่านกระบวนการจัดรูป Pulse มาแล้ว ที่เข้ามาขนานเพื่อแปลงไปเป็นสัญญาณดิจิทัลแบบอนุกรม กระบวนการทั้งหมดนี้ก็จะถูกควบคุมจังหวะการทำงานจาก Clock ที่ถูกขยับมาได้เพื่อให้เกิดการชิงโครไนซ์

ในส่วนของวงจรหาร 4 จะควบคุมจังหวะการทำงานของ D ฟลิปฟลอป เอ็ดฟุตที่ได้จะถูกป้อนเข้าส่วนที่นำหน้าที่เลื่อนข้อมูลที่เข้ามาแบบขนานให้เป็นข้อมูลแบบอนุกรม ในส่วนนี้ก็จะถูกควบคุมโดยวงจรหาร 4 และ Clock เช่นกัน




รูปที่ 4.7 วงจรรวมสัญญาณดิจิทัล (Parallel to Serial circuit)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

ผลการทดลอง



รูปที่ 5.1 (รูปบน)แสดงรูปสัญญาณ NRZ กึ่ง Random
(รูปล่าง)แสดงสัญญาณนาฬิกาความถี่ 256 kHz




รูปที่ 5.2 CH1 แสดงสัญญาณแยกบิตทางด้าน I

CH2 แสดงสัญญาณแยกบิตทางด้าน I'


CH3 แสดงสัญญาณแยกบิตทางด้าน Q

CH4 แสดงสัญญาณแยกบิตทางด้าน Q'




รูปที่ 5.3 (รูปบน) แสดงสัญญาณ 4 ระดับ ทางด้าน I ที่ขา 1 IC#TL084_1

(รูปล่าง) แสดงสัญญาณ 4 ระดับ ทางด้าน I ผ่าน Low Pass Filter




รูปที่ 5.4 (รูปบน) แสดงสัญญาณ 4 ระดับ ทางด้าน Q ที่ขา 1 IC#TL084_2


(รูปล่าง) แสดงสัญญาณ 4 ระดับ ทางด้าน I ผ่าน Low Pass Filter




รูปที่ 5.5 (รูปบน) แสดงสัญญาณ input ของวงจรความถี่ 5 เท้า ที่ ขา4 IC#4046
(รูปล่าง) แสดงสัญญาณ output ของวงจรความถี่ 5 เท้า ที่ ขา14 IC#4046



รูปที่ 5.6 (รูปบน) แสดงสัญญาณ Carrier Sine ความถี่ 640 kHz ที่ ขา8 IC#TL084
(รูปล่าง) แสดงสัญญาณ Carrier Cosine ความถี่ 640 kHz ที่ขา14 IC#TL084




รูปที่ 5.7 (รูปบน) แสดงสัญญาณ input ของวงจรคูณความถี่ 4 เท่า ที่ ขา4 IC#4046
(รูปล่าง) แสดงสัญญาณ output ของวงจรคูณความถี่ 4 เท่า ที่ ขา14 IC#4046




รูปที่ 5.8 แสดงสัญญาณ Pilot Tone ความถี่ 512 kHz ที่ ขา7 IC#TL084

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.9 แสดงสัญญาณ Output ของเครื่องส่ง 16 QAM




รูปที่ 5.10 แสดง Constellation Diagram ของเครื่องส่ง 16 QAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.11 แสดงสัญญาณ Input ของเครื่องรับ 16




รูปที่ 5.12 แสดงสัญญาณ Pilot tone ที่กรองได้จากภาครับที่ ขา17 IC#TL084

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.13 (รูปบน) แสดงสัญญาณที่ติ่มอดูเลขเป็นสัญญาณ 4 ระดับ ทางด้าน I ที่ ขา6 IC#LF351
(รูปล่าง) แสดงสัญญาณที่ติ่มอดูเลขเป็นสัญญาณ 4 ระดับ ทางด้าน Q ที่ ขา6 IC#LF351




รูปที่ 5.14 (รูปบน) แสดงการวัดเฟสโดยปรับ Scope ที่ตำแหน่ง X-Y
(รูปล่าง) แสดงสัญญาณ Carrier ที่กู้ได้ที่ภาครับ ที่ขา7,14 IC#TL084

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.15 (รูปบน) แสดงสัญญาณ Clock ความถี่ 256 kHz ที่ถูกจากภาครับ
(รูปล่าง) แสดงสัญญาณหน่วงเวลา 4 บิต เพื่อควบคุม Shift Register PISO




รูปที่ 5.16 (รูปบน) แสดงสัญญาณ Clock ความถี่ 256 kHz ที่ถูกจากภาครับ
(รูปล่าง) แสดงสัญญาณ Invert หน่วงเวลา 4 บิต เพื่อควบคุม Shift Register PISO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.17 แสดงการเปรียบเทียบระหว่างสัญญาณหน่วงเวลา และ Invert หน่วงเวลา 4 บิต




รูปที่ 5.18 แสดงสัญญาณ I,Q,Q' ก่อนทำการรวมบิต ที่ ขา11,12,13,14 IC#74165

(Shift Register PISO)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.19 แสดงสัญญาณ Output NRZ ที่ ขา9 IC#74175 เปรียบเทียบกับ Clock ที่ถูกได้




รูปที่ 5.20 แสดงสัญญาณ Clock 256 kHz ที่ถูกได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.21 แสดงภาพถ่าย Constellation Diagram 16 QAM




รูปที่ 5.22 แสดงภาพถ่าย Constellation Diagram 16 QAM ผ่าน LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.23 แสดงภาพถ่าย Eye Diagram



รูปที่ 5.24 แสดงภาพถ่ายเครื่องส่งและเครื่องรับ 16 QAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุปโครงการ

ในโครงการนี้ได้ศึกษาถึงวิธีการในการส่งสัญญาณดิจิทัลให้มีความเร็วในการรับส่งสูง โดยใช้หลักการของ 16 QAM (16 Quadrature Amplitude Modulation) ซึ่งมีความเร็วในการส่งสูงกว่าแบบ BPSK (Binary Phase Shift Keying) ในโครงการนี้ใช้วงจรถ่ายสัญญาณ NRZ เพื่อผลิตสัญญาณกึ่งแรมดอม หรือ PRBS (Pseudo Random Binary Sequence) โดยใช้ Clock 256 kHz ป้อนให้ FlipFlop แต่ละตัว เอาต์พุตที่ได้จะเป็นสัญญาณ NRZ

ในการทดลองขั้นต้นประสบปัญหาในเรื่องของ Phase lock loop ไม่สามารถล็อกความถี่ได้ เนื่องจากสัญญาณของระบบกราวด์ เพราะทำการทดลองในแผงทดลองและได้ทำการแก้ไขวงจรโดยใช้ C ค่า 0.1 ไมโครฟารัด ต่อคร่อมระหว่างไฟบวกและไฟกราวด์ สัญญาณที่ได้ไม่นิ่งเท่าที่ควร ได้ใช้ C ปรับค่าได้ 120pF ต่อคร่อมระหว่างขา 6 กับขา 7 ของไอซี 4046 เพื่อให้ VCO ผลิตความถี่ได้ตามต้องการ ในส่วนวงจรหารความถี่ไม่ประสบปัญหามากนัก ในการกรองสัญญาณ Carrier Sine จาก VCO ได้สัญญาณไม่นิ่งเท่าที่ควร ส่วนของสัญญาณไฟลิตตโทนก็เกิดปัญหาคล้ายๆกัน เนื่องจากจุด CUTOFF ของวงจร BPF ไม่ตรง ต้องใช้การปรับค่า R เพื่อช่วยในการตอบสนองความถี่ให้ดีขึ้น วงจรคู่สัญญาณนาฬิกา ในตอนแรกมีปัญหาอินพุตของสัญญาณไฟลิตตโทนต่ำเกินไปที่จะป้อนให้กับ Buffer เป็นเพราะว่ามีสัญญาณรบกวนมาก จึงไม่มีเอาต์พุตจาก Buffer และเมื่อเริ่มกรองไฟลิตตโทน ได้ดีขึ้นทำให้มีเอาต์พุตจาก Buffer นำไปเป็นสัญญาณอ้างอิงของเฟสล็อกลูป เพื่อสามารถล็อกความถี่ได้ ทำให้ VCO สามารถผลิตความถี่ได้ตามต้องการ ซึ่งได้ใช้ C ปรับค่าได้ช่วยในการจูนความถี่โดยต่อคร่อมระหว่างขา 6 กับขา 7 ของไอซี 4046 วงจรบาลานซ์ดีมอดูเลเตอร์(Balance Demodulator) ในขั้นต้นทดลองโดยดีมอดูเลทสัญญาณ ที่ไม่ใช่สัญญาณ 16 QAM โดยการใช้การดีมอดูเลทแบบบาลานซ์ดีมอดูเลเตอร์ ผลที่ได้สามารถดีมอดูเลทสัญญาณกลับคืนมาได้ แต่เมื่อทำการมอดูเลทสัญญาณแบบ 16 QAM ได้สัญญาณกลับคืนมาไม่ดีเท่าที่ควร และเกิดปัญหาในเรื่องการปรับค่า รีจิสเตอร์ ในวงจรซึ่งยังเป็นปัญหาอยู่ด้วย

การปรับปรุงเพื่อลดสัญญาณรบกวน

- ปรับปรุงเรื่องแผ่นวงจรพิมพ์โดยการออกแบบให้อุปกรณ์วางอยู่บนแผ่นเดียวกัน
- ใช้ C ค่า 0.1 ไมโครฟารัด ต่อคร่อมไอซีที่ขาบวกไฟและกราวด์
- ในส่วนวงจรจ่ายไฟใช้หม้อแปลงที่มีการป้องกันหรือลดการแพร์สนามแม่เหล็ก


บรรณานุกรม

- [1] นิกธ สุขุมตันติ การออกแบบวงจรอิเล็กทรอนิกส์ พิมพ์ครั้งที่ 1 ตำราชุด วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง,2536
- [2] ฉกาจ เปรมใจสุข , พิชยา รัตนสัมฤทธิ์กุล , มนตรี ปานอินทร์ เครื่องรับส่งสัญญาณดิจิตอล 16 QAM ปริชญานิพนธ์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง,2540
- [3] สุพจน์ ปุณณชัยยะ รอบรู้ Modem พิมพ์ครั้งที่1 โปรวีชั่น 2540
- [4] เทคนิคการส่งข้อมูล เซมิคอนดักเตอร์ เล่มที่ 79 , มิถุนายน – กรกฎาคม 2530
- [5] John L.Hilburn, David E.Johnson,Manual of Active Filter Design , Department of Electrical Engineering Louisiana State University , Mcgraw Hill Book Company,1989
- [6] C.C.Bissell , D.A. Chapman , Digital Signal Transmission, Cambridge University Press,1986
- [7] Denton J.Dailey , Operational Amplifiers and Linear Integrated Circuits Theory and Applications , Mcgraw Hill Book Company,1984




ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




BLOCK DIAGRAM 16 QAM TRANSMITTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่หวังกำไรใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารนี้ทุกครั้งที่มีการนำไปใช้










BLOCK DIAGRAM 16 QAM RECIEVER


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ไม่ว่ากรณีใดก็ตาม ห้ามนำไปใช้โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกฉบับ



ไม่ว่ากรณีโดย ทั้งสิ้น อีกทั้งห้ามมิให้... ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีโดย ทั้งสิ้น อีกทั้งห้ามมิให้... จึงถึงเจ้าของเอกสารหาก... ที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5432/7432 Quadruple 2-Input Positive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M		CF	C	P		M	CF	C		P	M	CF		C	P	M
T.I.	SN64S32	J	Q	WD					SN54LS32	J	Q	WD	SN5432	J	Q	WD				
	SN74S32	J	Q	WD					SN74LS32	J	Q	WD	SN7432	J	Q	WD				
FAIRCHILD	FMS432/FMS32	Q		FD					FMS432/FMS32	Q		FD	FMS432/FMS32	Q		FD				
	FD432/FC32	Q		FD					FD432/FC32	Q		FD	FC7432/FC9N32	Q		FD				
MOTOROLA									SN74LS32			P								
									DM74LS32			Q	DM5432	J	Q	WD	DM54LS32			
N.S.C.									DM54LS32			Q	DM7432	J	Q	WD	DM74LS32			
PHILIPS	N74S32			Q					N74LS32			Q	N7432			Q				
													8M32	F	Q	AD	WD			
SIGNETICS									N74LS32			A	W432	F	Q	AD				
SIEMENS													FLH631			Q				
FUJITSU									74LS32			M								
HITACHI									HD74LS32			P	HD7432			Q	P			
MITSUBISHI									M53LS32			P								
NEC									74LS32			C								
TOSHIBA																				

Electrical Characteristics SN54LS32/SN74LS32
absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS	-65°C to 150°C


recommended operating conditions

	SN54LS32		SN74LS32		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage, V _{CC}	4.5	5	4.75	5	V
High-level output current, I _{OH}		-400		-400	μA
Low-level output current, I _{OL}		4		4	mA
Operating base temperature, T _a	-55	125	0	70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IL} = V _{IL} max, I _{OL} = 4mA	0.25	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 2V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current *	V _{CC} = MAX	54LS Family	-20	-100	mA
			74LS Family	-20	-100	mA
I _{CC} H	Supply current	V _{CC} = MAX	Total, outputs high	3.1	6.2	mA
I _{CC} L	Supply current	V _{CC} = MAX	Total, outputs low	4.9	9.8	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	1.0		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15nF, R _L = 2kΩ		14	22	ns
t _{PHL}	Propagation delay time, high-to-low-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15nF, R _L = 2kΩ		14	22	ns

Pin Assignment (Top View)




positive logic:
Y = A + B


Schematics (each gate)



732 CIRCUIT



S32 CIRCUIT



LS32 CIRCUIT

Resistor values shown are nominal and in ohms.


† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions
‡ All typical values are at V_{CC} = 5V, T_a = 25°C
* Not more than one output should be shorted at a time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear


	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T.I.	SN54S74	J	Q	W	SN54H74	J	Q	W	SN54LS74	J	Q	W	SN5474	J	Q	W	SN54L74	J	Q	W
FAIRCHILD	SN74S74	J	Q	ND	SN74H74	J	Q	ND	SN74LS74	J	Q	ND	SN7474	J	Q	ND	SN74L74	J	Q	ND
MOTOROLA	FMS4S74/FMS74	DD	Q	ND	FMS4H74/FM9H74	DD	Q	ND	FMS4LS74/FM9LS74	DD	Q	ND	FMS474/FM974	DD	Q	ND	FMS4L74/FM9L74	DD	Q	ND
N.S.C.	DM74S74	ND	Q	ND	DM74H74	J	Q	ND	DM74LS74	J	Q	ND	DM7474	J	Q	ND	DM74L74	J	Q	ND
PHILIPS	N74S74	Q	Q	ND	GJJ131/74H74	Q	Q	ND	N74LS74	Q	Q	ND	FJJ131/7474	Q	Q	ND				
SIGNETICS	S54S74				S54H74	F	Q	AD	W	N74LS74	A	Q		S5474	F	Q	AD	W		
SIEMENS	N74S74				N74H74	F	Q	AD		N74LS74				N7474	F	Q	AD			
FUJITSU									74LS74	A	Q		MB420	Q	M	D				
HITACHI	HD74S74	Q	P	Q					HD74LS74	P	Q		HD7474/HD2510	Q	P	Q				
MITSUBISHI	M74S74								M74LS74	F	Q		MS327/MS374	P	Q					
NEC	74S74								74LS74	C	Q		μPB214	Q	C					
TOSHIBA													TC3474A	P	Q					

Electrical Characteristics SN54LS74/SN74LS74					
absolute maximum ratings over operating free-air temperature range					
Supply voltage V _{CC}	TV	Operating power temperature range	SN54LS -55°C to 125°C		
Input voltage	5.5V	Storage temperature range	SN74LS 0°C to 70°C		
			-65°C to 150°C		
recommended operating conditions					
	SN54LS74	SN74LS74	UNIT		
Supply voltage, V _{CC}	MIN 4.5	NOM 5	MAX 5.5		
High-level output current, I _{OH}			MAX -400		
Low-level output current, I _{OL}			MAX 4		
Setup with 1 _s	Check high	25	ns		
	Preset or clear 1 _s	25	ns		
Input setup time, t _{su}	High-level data	25	ns		
	Low-level data	20*	ns		
Input hold time, t _{hd}		5*	ns		
Operating power temperature, T _A		-55	125		
			70 °C		
electrical characteristics over recommended operating free-air temperature range					
PARAMETER*	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8 V, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8 V, I _{OL} = 4 mA	0.25	0.4	V
I _I	Input current at maximum input voltage	D, J, K, Clear		0.1	mA
		Preset		0.2	
		Clear		0.2	
		Clock		0.1	
I _{IH}	High-level input current	D, J, K, Clear		20	μA
		Preset		30	
		Clear		40	
		Clock		20	
I _{IL}	Low-level input current	D, J, K, Clear		-0.4	mA
		Preset		-0.8	
		Clear		-0.8	
		Clock		-0.4	
I _{OS}	Short-circuit output current †	Series 54LS		-20	mA
		Series 74LS		-100	
I _{CC}	Supply current (Average per flip-flop)	V _{CC} = MAX. See Note †		4	8
f	clock frequency	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ	25	33	MHz
t _{PLH}	from clear, preset or clock (as appropriate) to 0 or 1			13	25
t _{PHL}				25	40



Functional Table
'74, 'H74, 'LS74, 'S74 (See Note 2)

INPUTS		CLOCK		OUTPUTS	
PRESET	CLEAR	CLOCK	D	Q	Q̄
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	?	X	H	L
H	H	?	L	L	H
H	H	L	X	Q ₀	Q̄ ₀



74 'S74, 'H74, 'LS74, 'L74 DUAL D FLIP-FLOP WITH CLEAR AND PRESET

NOTES: 1 With all outputs open, I_{CC} is measured with the Q and Q̄ outputs high in turn. At the time of measurement, the clock input is grounded.
2 H = high level (steady state), L = low level (steady state), X = irrelevant, ? = transition from low to high level, 0 = the level of 0 before the indicated input conditions were established. This configuration is nonstable, that is, it will not persist when preset and clear inputs return to their inactive (high) level.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
* Not more than one output should be shorted at a time.
† t_{PLH} = propagation delay time, low-to-high-level output.
‡ t_{PHL} = propagation delay time, high-to-low-level output.
§ The arrow indicates the edge of the clock pulse used for triggering.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7490, LS90 Counters

Decade Counter
Product Specification

Logic Products

DESCRIPTION

The '90 is a 4-bit, ripple-type Decade Counter. The device consists of four master-slave flip-flops internally connected to provide a divide-by-two section and a divide-by-five section. Each section has a separate Clock input to initiate state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes.

A gated AND asynchronous Master Reset (MR₁-MR₂) is provided which overrides both clocks and resets (clears) all the flip-flops. Also provided is a gated AND asynchronous Master Set (MS₁-MS₂) which overrides the clocks and the MR inputs, setting the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the device may be operated in various counting modes. In a BCD (8421) counter the CP₁ input must be externally connected to the O₀ output. The CP₀ input receives the incoming count producing a BCD count sequence. In a symmetrical Bi-quinary divide-by-ten

TYPE	TYPICAL f _{MAX}	TYPICAL SUPPLY CURRENT
7490	30MHz	30mA
74LS90	42MHz	9mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE
Plastic DIP	N7490N, N74LS90N

NOTE: For information regarding Devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE


PINS	DESCRIPTION	74	74LS
CP ₀	Input	2uI	6LSuI
CP ₁	Input	4uI	8LSuI
MR, MS	Inputs		1uI
O ₀ - O ₃	Outputs	10uI	10LSuI

NOTE: Where a 74 unit load (uI) is understood to be 40µA I_{OH} and -1.6mA I_{OL}, and a 74LS unit load (LSuI) is 20µA I_{OH} and -0.4mA I_{OL}.


counter the O₃ output must be connected externally to the CP₀ input. The input count is then applied to the CP₁ input and a divide-by-ten square wave is obtained at output O₀. To operate as a divide-by-two and a divide-by-five count-

er no external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function (CP₀ as the input and O₀ as the output). The CP₁ input is used to obtain a divide-by-five operation at the O₃ output.


PIN CONFIGURATION



LOGIC SYMBOL




LOGIC SYMBOL (IEEE/IEC)



Counters

7490, LS90

LOGIC DIAGRAM



ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74	74LS	UNIT
V _{CC} Supply voltage	7.0	7.0	V
V _{IN} Input voltage	-0.5 to +5.5	-0.5 to +7.0	V
I _{IN} Input current	-30 to +5	-30 to +1	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70		°C

NOTE:
V_{IN} is limited to +5.5V on CP₀ and CP₁ inputs on the 74LS90 only.

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74			74LS			UNIT
	Min	Nom	Max	Min	Nom	Max	
V _{CC} Supply voltage	4.75	5.0	5.25	4.75	5.0	5.25	V
V _{IH} HIGH-level input voltage	2.0			2.0			V
V _{IL} LOW-level input voltage				+0.8			V
I _{IK} Input clamp current				-12			mA
I _{OH} HIGH-level output current				-800			μA
I _{OL} LOW-level output current				16			mA
T _A Operating free-air temperature	0			70			°C

MODE SELECTION —
FUNCTION TABLE

RESET/SET INPUTS				OUTPUTS			
MR ₁	MR ₂	MS ₁	MS ₂	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	Count			
X	L	X	L	Count			
L	X	X	L	Count			
H	L	L	X	Count			

H - HIGH voltage level
L - LOW voltage level
X - Don't care

BCD COUNT SEQUENCE —
FUNCTION TABLE

COUNT	OUTPUTS			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

NOTE:
Output Q₀ connected to input CP₁.

5490/7490 Decade Counter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N. S. C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54LS/SN74LS90A

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
Interconnect voltage (See Note 1)	5.5V	Storage temperature range		-55°C to 150°C


recommended operating conditions

	SN54LS90A			SN74LS90A			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	μA
Low-level output current, I _{OL}			4			8	mA
Count frequency, f _{count}	A input	0	32	0	32		MHz
	B input	0	16	0	16		
Pulse width, t _w	A input	15	15	15			ns
	B input	30	30	30			
Reset inputs	15	15					
Reset inactive-state setup, t _{setup}	25	25		25			ns
Operating free-air temperature, T _A	-55	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER *	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = -400μA	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8mA	0.35	0.5	V	
I _I	Input current at maximum input voltage	Any reset	V _{CC} = MAX, V _I = 7V	0.1	μA	
	A input	V _{CC} = MAX, V _I = 5.5V	0.2		μA	
I _{IH}	High-level input current	Any reset	V _{CC} = MAX, V _I = 2.7V	20	μA	
	A input	V _{CC} = MAX, V _I = 2.7V	40		μA	
I _{IL}	Low-level input current	Any reset	V _{CC} = MAX, V _I = 0.4V	0.4	mA	
	A input	V _{CC} = MAX, V _I = 0.4V	2.4		mA	
I _{OS}	Short-circuit output current *	V _{CC} = MAX	SN54LS	-20	-100	mA
I _{CC}	Supply current	V _{CC} = MAX, See Note 2		5	15	mA
f _{max}	from A to output O _A		32	42	MHz	
	from B to output O _B		16			
IP _{LH}	from A to output O _A		10	16	ns	
IP _{HL}	from A to output O _A		12	18		
IP _{LH}	from A to output O _D	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ	32	48	ns	
IP _{HL}	from A to output O _D		34	50		
IP _{LH}	from B to output O _B		10	16	ns	
IP _{HL}	from B to output O _B		14	21		
IP _{LH}	from B to output O _C		21	32	ns	
IP _{HL}	from B to output O _C		23	35		
IP _{LH}	from B to output O _D		21	32	ns	
IP _{HL}	from B to output O _D		23	35		
IP _{LH}	from Set-10-0 to Any output		26	40	ns	
IP _{LH}	from Set-10-9 to output O _A , O _D		20	30		
IP _{LH}	from Set-10-9 to output O _B , O _C		26	40	ns	


Pin Assignment (Top View)



Function Table

BCD COUNT SEQUENCE				BI-QUINARY (3-2)				RESET-COUNT						
90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)	90A, L590, L80 (See Note 3)			
COUNT	OUTPUT	O _A	O _B	O _C	O _D	RESET INPUTS	R ₀₁	R ₀₂	A ₅₁	R ₀₂	O ₀	O ₀	O ₀	O ₀
0	L L L L	0	L	L	L	H	H	H	X	X	X	X	X	
1	L L L H	1	L	L	L	H	H	H	X	X	X	X	X	
2	L L H L	2	L	L	H	L	L	L	X	X	X	X	X	
3	L L H H	3	L	L	H	H	H	H	X	X	X	X	X	
4	L H L L	4	H	L	L	L	L	L	X	X	X	X	X	
5	L H L H	5	H	L	L	H	H	H	X	X	X	X	X	
6	L H H L	6	H	L	H	L	L	L	X	X	X	X	X	
7	L H H H	7	H	L	H	H	H	H	X	X	X	X	X	
8	H L L L	8	H	L	L	L	L	L	X	X	X	X	X	
9	H L L H	9	H	L	L	H	H	H	X	X	X	X	X	

Functional Block Diagram



- NOTES:
- This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies between the two R₀ inputs, and it also applies between the two R₀ inputs.
 - I_{CC} is measured with all outputs open, both R₀ inputs grounded following momentary connection to 4.5 V, and all other inputs grounded.
 - Output O_A is connected to input B for BCD count. Output O_D is connected to input A for bi-quinary count. H = high level, L = low level, X = irrelevant.
 - The J and K inputs shown without connection are for reference only and are functionally at a high level.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 * O_A Outputs are tested at I_{OL} = 16mA plus the limit value for I_{IL} for the B input. This permits driving the B input while maintaining full fan-out capability.
 * f_{max} = maximum count frequency.
 IP_{LH} = propagation delay time, low to high-level output.
 IP_{HL} = propagation delay time, high-to-low-level output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54112/74112 Dual J-K Negative-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package				Device Type	Package				Device Type	Package				Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF
T.I.	SN54S112	J	J							SN54LS112	J	J								
	SN74S112	J	N							SN74LS112	J	N								
FAIRCHILD	FMS4S112 FM 95112	D								FMS4LS112 FMSLS112	D									
	FCT4S112 FCT95112	D								FCT4LS112 FCT9LS112	D									
MOTOROLA										SN74LS112										
N.S.C.	DM74S112									DM54LS112										
										DM74LS112										
PHILIPS										N74LS112										
	N74S112																			
SIGNETICS	S54S112	F	J	B						N74LS112										
	N74S112																			
SIEMENS																				
FUJITSU										74LS112										
HITACHI	HD74S112									HD74LS112										
MITSUBISHI	M5S112									M74LS112										
NEC	μPB2S112									74LS112										
TOSHIBA																				

Electrical Characteristics SN54LS112; SN74LS112


absolute maximum ratings over operating free-air temperature range

Supply voltage V_{CC}	7V	SN54LS	5V	SN74LS
Input voltage				
Output voltage				
Storage temperature range				

recommended operating conditions

PARAMETER	SN54LS112			SN74LS112			UNIT
	MIN	NOV	MAX	MIN	NOV	MAX	
Supply voltage V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current I_{OH}			400			400	mA
Low-level output I_{OL}			4			4	mA
Pulse width t_p	Output high	20		20			ns
	Clear or preset low	25		75			ns
Setup time, t_{SU}	high-level data	20		20			ns
	low-level data	20		20			ns
Hold time, t_{HD}		0.15		0.15			ns
Operating free-air temperature T_a	-55		125	0		75	°C

Pin Assignment (Top View)



74LS112

Function Table (See Note 2)

PRESET		CLEAR		CLOCK		J	K	OUTPUTS	
Q	\bar{Q}	Q	\bar{Q}	Q	\bar{Q}	Q	\bar{Q}	Q	\bar{Q}
L	H	X	X	X	X	H	L	H	L
H	L	X	X	X	X	L	H	L	H
L	L	X	X	X	X	H*	H*	H*	H*
H	H	.	.	L	L	Q ₀	\bar{Q} ₀	Q ₀	\bar{Q} ₀
H	H	.	.	H	L	H	L	H	L
H	H	.	.	L	H	L	H	L	H
H	H	.	.	H	H	TOGGLE	TOGGLE	TOGGLE	TOGGLE
H	H	.	.	H	X	X	X	Q ₀	\bar{Q} ₀


H high level (steady state)
 L low level (steady state)
 X irrelevant
 . transition from high to low level

electrical characteristics over recommended operating free-air temperature range


PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V_{IH} High-level input voltage		2			V
V_{IL} Low-level input voltage			0.8		V
V_I Input clamp voltage	$V_{CC} = \text{MIN.}, I_{IK} = -18 \text{ mA}$		1.5		V
V_{OH} High-level output voltage	Series 54LS	$V_{CC} = \text{MIN.}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -400 \text{ mA}$	2.5	3.4	V
	Series 74LS	$V_{CC} = \text{MIN.}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 4 \text{ mA}$	2.7	3.4	V
V_{OL} Low-level output voltage			0.5		V
I_I Input current at maximum input voltage	J, K, or D		0.1		mA
	Clear		0.3		mA
	Preset	$V_{CC} = \text{MAX.}, V_I = 7 \text{ V}$	0.3		mA
	Clock		0.4		mA
I_{IH} High-level input current	J, K, or D		20		μA
	Clear	$V_{CC} = \text{MAX.}, V_I = 7 \text{ V}$	60		μA
	Preset		60		μA
	Clock		80		μA
I_{IL} Low-level input current	J, K, or D		0.4		μA
	Clear	$V_{CC} = \text{MAX.}, V_I = 0.5 \text{ V}$	0.8		μA
	Preset		0.8		μA
	Clock		0.8		μA
I_{OS} Short-circuit output current	$V_{CC} = \text{MAX.}$	-20		-100	mA
I_{CC} Supply current (average per flip-flop)			4	6	mA
		$V_{CC} = \text{MAX.}$ See Note 1			
f_{max} maximum clock frequency		30	45		MHz
t_{PLH} propagation delay time, low-to-high-level output			15	20	ns
		$V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}, C_L = 15 \text{ pF}, R_L = 2 \text{ k}\Omega$			
t_{PHL} propagation delay time, high-to-low-level output			15	20	ns
		$V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}, C_L = 15 \text{ pF}, R_L = 2 \text{ k}\Omega$			

NOTE 1: With all outputs open, I_{CC} is measured with the Q and \bar{Q} outputs high in turn. At the time of measurement, the clock input is grounded.

Functional Block Diagrams



74LS112 DUAL J-K WITH CLEAR AND PRESET



74LS112 DUAL J-K WITH CLEAR AND PRESET

NOTE 2: Q0: the level of Q before the indicated input conditions were established.
 TOGGLE: Each output changes to the complement of its previous level on each active transition (pulse) of the clock.
 * This configuration is nonstable, that is, it will not persist when preset and clear inputs return to their inactive (high) state.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register


	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
			C	P			M	CF			C	P			M	CF			C	P
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				
AMD																				

Electrical Characteristics SN54LS164/SN74LS164

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54 ¹ -55°C to 125°C SN74 ² 0°C to 70°C
Input voltage	7V	Storage temperature range	-65°C to 150°C
recommended operating conditions			
	SN54LS164		SN74LS164
	MIN	NOM	MAX
Supply voltage, V _{CC}	4.5	5	5.5
High-level output current, I _{OH}			-400
Low-level output current, I _{OL}			4
Clock frequency, f _{clock}	0	25	0
Width of clock or clear input pulse, t _w	20		20
Data setup time, t _{setup}	15		15
Data hold time, t _{hold}	5		5
Operating free-air temperature, T _A	-55	125	0

electrical characteristics over recommended operating free-air temperature range					
PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage		0.8		V
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-18mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =-400μA	2.7	3.5	V
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =8mA	0.35	0.5	V
I _I	Input current maximum input voltage	V _{CC} =MAX, V _I =7V		0.1	mA
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.4V		0.4	mA
I _{OS}	Short-circuit output current	V _{CC} =MAX	SN54LS -20 SN74LS -20	100	mA
I _{CC}	Supply current	V _{CC} =MAX, See Note 1		16	27
f _{max}	Maximum clock frequency	V _{CC} =5V, T _A =25°C, R _L =2kΩ	C _L =15pF	25	36
t _{PHL}	Propagation delay time, high-to-low level 0 outputs from clear input		C _L =15pF	24	36
t _{PLH}	Propagation delay time, low-to-high level 0 outputs from clock input		C _L =15pF	17	27
t _{PHL}	Propagation delay time, high-to-low level 0 outputs from clock input		C _L =15pF	21	32

Pin Assignment (Top View)



positive logic: see function table


¹For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
²All typical values are at V_{CC}=5V, T_A=25°C.
³Not more than two outputs should be shorted at a time.

Function Table

164, LS164, L164 (see Note 2)


INPUTS				OUTPUTS			
CLEAR	CLOCK	A	B	QA	QB	QC	QH
L	X	X	X	L	L	L	L
H	L	X	X	QA ₀	QB ₀	QC ₀	QH ₀
H	-	H	H	QA _n	QB _n	QC _n	QH _n
H	-	L	X	QA _n	QB _n	QC _n	QH _n
H	-	X	L	QA _n	QB _n	QC _n	QH _n

Functional Block Diagram



164, LS164, L164 8-BIT PARALLEL-OUT SHIFT REGISTER

typical clear, shift, and clear sequences



- NOTES:
- I_{CC} is measured with outputs open, serial inputs grounded, and a momentary ground, then 4.5V, applied to clear.
 - H = high level (steady state), L = low level (steady state)
 - X = irrelevant (any input, including transitions)
 - ↑ = transition from low to high level.
 - QA₀, QB₀, QC₀, QD₀, QE₀, QF₀, QG₀, QH₀ = the level of QA, QB, or QH, respectively, before the indicated steady-state input conditions were established.
 - QA_n, QB_n, QC_n, QD_n, QE_n, QF_n, QG_n, QH_n = the level of QA or QG before the most-recent ↑ transition of the clock; indicates a one-bit shift.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54165/74165 Parallel-Load 9-Bit Shift Register


	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
			C	P			M	CF			C	P			M	CF			C	P
T.I.									SNS4LS165	J	D									
									SN74LS165	J	D	N	D							
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics NS54LS165/SN74LS165

absolute maximum ratings over operating free-air temperature range								
Supply voltage, VCC	7V	Operating free-air temperature range	SNS4LS: -55°C to 125°C SN74LS: 0°C to 70°C					
Input voltage	7V	Storage temperature range	-65°C to 150°C					
recommended operating conditions								
		SNS4LS165	SN74LS165					
		MIN	NOM	MAX	MIN	NOM	MAX	UNIT
Supply voltage, VCC		4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH				400			400	µA
Low-level output current, IOL				4			8	mA
Clock frequency, fclk		0		20	0		20	MHz
Width of clock input pulse, tw(clock)		25		25			25	ns
Width of load input pulse, tw(load)		15		15			15	ns
Clock enable setup time, tsetup		30		30			30	ns
Parallel input return time, tsetup		10		10			10	ns
Serial input setup time, tsetup		20		20			20	ns
Shift enable time, tsetup		45		45			45	ns
Load time at any input, tload		0		0			0	ns
Operating free-air temperature, TA		-55		125	0		70	°C
electrical characteristics over recommended operating free-air temperature range								
PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT			
Vih	High-level input voltage		2		V			
Vil	Low-level input voltage			0.8	V			
Vi	Input clamp voltage	VCC - MIN, Ii = -18 mA		-1.5	V			
Voh	High-level output voltage	VCC = MIN, VIH = 2V, VIL = 0.8 V, IOH = -400 µA	2.7	3.5	V			
Vol	Low-level output voltage	VCC = MIN, VIH = 2V, VIL = 0.8 V, IOL = 8 mA	0.35	0.5	V			
Ii	Input current at maximum input voltage	Shift, load input Other inputs	VCC = MAX, Vi = 7V		0.3 0.1			
Iih	High-level Shift, load input	Other inputs	VCC = MAX, Vi = 2.7V		20 60			
Iil	Low-level Shift, load input	Other inputs	VCC = MAX, Vi = 0.4 V		1.2 -0.4			
IOS	Shift-output current †	VCC = MAX	SNS4LS: -20 SN74LS: -20	100 100	mA			
ICC	Supply current	VCC = MAX, See Note 2		2 36	mA			
fmax	Maximum clock frequency		25	35	MHz			
IPLH	from Load to Any output	VCC = 5V, TA = 25°C, CL = 15 pF, RL = 7kΩ		22	35			
IPHL				22	35			
IPLH	from Clock to Any output			27	40			
IPHL				28	40			
IPLH	from H to output: QH			19	25			
IPHL				21	30			
IPLH	from H to output: QH			21	30			
IPHL				16	25			

† For conditions shown as MIN or MAX, use the appropriate value under recommended operating conditions for the applicable device type.
‡ Typical values are at VCC = 5V, TA = 25°C

Pin Assignment (Top View)



positive logic:

Function Table

165 (see Note 3)

SHIFT/LOAD	CLOCK INHIBIT	INPUTS				INTERNAL OUTPUTS		OUTPUT QH
		CLOCK	SERIAL	PARALLEL A...H	QA	QB		
L	X	X	X	a...h	a	b	h	
H	L	L	X	X	QA	QB	QH	
H	L	↑	H	X	H	QH	QHn	
H	L	↑	L	X	L	QH	QHn	
H	H	↑	X	X	QA	QB	QH	

- NOTES: 1. This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies to the shift/load input in conjunction with the clock or clock-inhibit inputs.
2. With the outputs open, clock inhibit and shift/load at 4.5V, and a clock pulse applied to the clock input, ICC is measured first with the parallel inputs at 4.5V, then with the parallel inputs grounded.
3. H = high level (steady state), L = low level (steady state)
X = irrelevant (any input, including transitions)
↑ = transition from low to high level
a...h = the level of steady-state input at inputs A thru H, respectively.
QA, QB, QH = the level of QA, QB, or QH, respectively, before the indicated steady-state input conditions were established.
QHn, QHn = the level of QA or QB, respectively, before the most recent ↑ transition of the clock.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



February 1985

LF351 Wide Bandwidth JFET Input Operational Amplifier

General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.


Features

- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 16 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 1.8 mA
- High input impedance 10¹²Ω
- Low total harmonic distortion $A_V = 10$, $R_L = 10k$, $V_O = 20$ Vp-p, BW = 20 Hz-20 kHz <0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection




Simplified Schematic



Connection Diagrams (Top Views)


Metal Can Package



Note, Pin 4 connected to case.

Order Number LF351H
See NS Package H08C

Dual-In-Line Package



TOP VIEW
Order Number LF351N
See NS Package N08E

TL/H/5648-1

LF351 Wide Bandwidth JFET Input Operational Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

Supply Voltage	±18V	Input Voltage Range (Note 2)	±15V
Power Dissipation (Note 1)	500 mW	Output Short Circuit Duration	Continuous
Operating Temperature Range	0°C to +70°C	Storage Temperature Range	-65°C to +150°C
T _{J(MAX)}	115°C	Lead Temp. (Soldering, 10 seconds)	300°C
Differential Input Voltage	±30V		

DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V _{OS}	Input Offset Voltage	R _S = 10 kΩ, T _A = 25°C Over Temperature		5	10	mV
ΔV _{OS} /ΔT	Average TC of Input Offset Voltage	R _S = 10 kΩ		10		μV/°C
I _{OS}	Input Offset Current	T _J = 25°C, (Notes 3, 4) T _J ≤ 70°C		25	100	pA
I _B	Input Bias Current	T _J = 25°C, (Notes 3, 4) T _J ≤ ±70°C		50	200	pA
R _{IN}	Input Resistance	T _J = 25°C		10 ¹²		Ω
A _{VOL}	Large Signal Voltage Gain	V _S = ±15V, T _A = 25°C V _O = ±10V, R _L = 2 kΩ Over Temperature	25	100		V/mV
V _O	Output Voltage Swing	V _S = ±15V, R _L = 10 kΩ	±12	±13.5		V
V _{CM}	Input Common-Mode Voltage Range	V _S = ±15V	±11	+15 -12		V
CMRR	Common-Mode Rejection Ratio	R _S ≤ 10 kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I _S	Supply Current			1.8	3.4	mA

AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	V _S = ±15V, T _A = 25°C		13		V/μs
GBW	Gain Bandwidth Product	V _S = ±15V, T _A = 25°C		4		MHz
e _n	Equivalent Input Noise Voltage	T _A = 25°C, R _S = 100Ω, f = 1000 Hz		16		nV/√Hz
i _n	Equivalent Input Noise Current	T _J = 25°C, f = 1000 Hz		0.01		pA/√Hz

Note 1: For operating at elevated temperature, the device must be derated based on a thermal resistance of 150°C/W junction to ambient or 45°C/W junction to case.













Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for V_S = ±15V and 0°C ≤ T_A ≤ +70°C. V_{OS}, I_B and I_{OS} are measured at V_{CM} = 0.

Note 4: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T_J. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D. T_J = T_A + θ_{JA} P_D where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.










Typical Performance Characteristics



TU/H/5648-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics (Continued)




TL/H/5648-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pulse Response




TL/H/5648-4




TL/H/5648-5



TL/H/5648-6



TL/H/5648-7



TL/H/5648-8

Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET II™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages

should be allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will cause a reversal of the phase to the output and force the amplifier output to the corresponding high or low state. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case

Application Hints (Continued)

does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on $\pm 4V$ power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a 2 k Ω load resistance to $\pm 10V$ over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.

Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed back-


wards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

Because these amplifiers are JFET rather than MOSFET input op amps they do not require special handling.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 5 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.

Detailed Schematic



TL/H/5648-6

Figure 2. Inverting Comparator with Hysteresis





Figure 3. Noninverting Comparator with Hysteresis



Typical Characteristics

(VCC = 15 Vdc, TA = +25°C (each comparator) unless otherwise noted.)

Figure 4. Normalized Input Offset Voltage




Figure 5. Input Bias Current





Figure 6. Output Sink Current versus Output Saturation Voltage



LM339, LM339A, LM239, LM239A, LM2901, M2901V, MC3302

ELECTRICAL CHARACTERISTICS (V_{CC} = +5.0 Vdc, T_A = +25°C, unless otherwise noted)

Characteristic	Symbol	LM239A/339A			LM239/339			LM2901/2901V			MC3302			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage (Note 4)	V _{IO}	-	±1.0	±2.0	-	±2.0	±5.0	-	±2.0	±7.0	-	±3.0	±20	mVdc
Input Bias Current (Notes 4, 5) (Output in Analog Range)	I _B	-	25	250	-	25	250	-	25	250	-	25	500	nA
Input Offset Current (Note 4)	I _{IO}	-	±5.0	±50	-	±5.0	±50	-	±5.0	±50	-	±3.0	±100	nA
Input Common Mode Voltage Range	V _{ICMR}	0	-	V _{CC} -1.5	0	-	V _{CC} -1.5	0	-	V _{CC} -1.5	0	-	V _{CC} -1.5	V
Supply Current R _L = ∞ (For All Comparators) R _L = ∞, V _{CC} = 30 Vdc	I _{CC}	-	0.8	2.0	-	0.8	2.0	-	0.8	2.0	-	0.8	2.0	mA
Voltage Gain R _L ≥ 15 kΩ, V _{CC} = 15 Vdc	A _{VOL}	50	200	-	50	200	-	25	100	-	25	100	-	V/mV
Large Signal Response Time V _I = TTL Logic Swing, V _{ref} = 1.4 Vdc, V _{RL} = 5.0 Vdc, R _L = 5.1 kΩ	-	-	300	-	-	300	-	-	300	-	-	300	-	ns
Response Time (Note 6) V _{RL} = 5.0 Vdc, R _L = 5.1 kΩ	-	-	1.3	-	-	1.3	-	-	1.3	-	-	1.3	-	μs
Output Sink Current V _I (-) ≥ +1.0 Vdc, V _I (+) = 0, V _O ≤ 1.5 Vdc	I _{Sink}	6.0	16	-	6.0	16	-	6.0	16	-	6.0	16	-	mA
Saturation Voltage V _I (-) ≥ +1.0 Vdc, V _I (+) = 0, I _{Sink} ≤ 4.0 mA	V _{sat}	-	130	400	-	130	400	-	130	400	-	130	500	mV
Output Leakage Current V _I (+) ≥ +1.0 Vdc, V _I (-) = 0, V _O = +5.0 Vdc	I _{OL}	-	0.1	-	-	0.1	-	-	0.1	-	-	0.1	-	nA

PERFORMANCE CHARACTERISTICS (V_{CC} = +5.0 Vdc, T_A = T_{low} to T_{high} [Note 3])

Characteristic	Symbol	LM239A/339A			LM239/339			LM2901/2901V			MC3302			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage (Note 4)	V _{IO}	-	-	±4.0	-	-	±9.0	-	-	±15	-	-	±40	mVdc
Input Bias Current (Notes 4, 5) (Output in Analog Range)	I _B	-	-	400	-	-	400	-	-	500	-	-	1000	nA
Input Offset Current (Note 4)	I _{IO}	-	-	±150	-	-	±150	-	-	±200	-	-	±300	nA
Input Common Mode Voltage Range	V _{ICMR}	0	-	V _{CC} -2.0	0	-	V _{CC} -2.0	0	-	V _{CC} -2.0	0	-	V _{CC} -2.0	V
Saturation Voltage V _I (-) ≥ +1.0 Vdc, V _I (+) = 0, I _{Sink} ≤ 4.0 mA	V _{sat}	-	-	700	-	-	700	-	-	700	-	-	700	mV
Output Leakage Current V _I (+) ≥ +1.0 Vdc, V _I (-) = 0, V _O = 30 Vdc	I _{OL}	-	-	1.0	-	-	1.0	-	-	1.0	-	-	1.0	μA
Differential Input Voltage All V _I ≥ 0 Vdc	V _{ID}	-	-	V _{CC}	-	-	V _{CC}	-	-	V _{CC}	-	-	V _{CC}	Vdc


NOTES: 3. (LM239/239A) T_{low} = -25°C, T_{high} = +85°C
 (LM339/339A) T_{low} = 0°C, T_{high} = +70°C
 (MC3302) T_{low} = -40°C, T_{high} = +85°C
 (LM2901) T_{low} = -40°C, T_{high} = +105°C
 (LM2901V) T_{low} = -40°C, T_{high} = +125°C

4. At the output switch point, V_O = 1.4 Vdc, R_S ≤ 100 Ω, 5.0 Vdc ≤ V_{CC} ≤ 30 Vdc, with the inputs over the full common mode range (0 Vdc to V_{CC} - 1.5 Vdc).

5. The bias current flows out of the inputs due to the PNP input stage. This current is virtually constant, independent of the output state.

6. The response time specified is for a 100 mV input step with 5.0 mV overdrive. For larger signals, 300 ns is typical.


Figure 7. Driving Logic



R_S = Source Resistance
 $R_1 = R_S$

Logic	Device	V_{CC} (V)	R_L k Ω
CMOS	1/4 MC14001	+15	100
TTL	1/4 MC7400	+5.0	10

Figure 8: Squarewave Oscillator



$$T_1 = T_2 = 0.69 RC$$

$$f = \frac{7.2}{C(\mu F)}$$

$$R_2 = R_3 = R_4$$

$$R_1 = R_2 // R_3 // R_4$$


APPLICATIONS INFORMATION

These quad comparators feature high gain, wide bandwidth characteristics. This gives the device oscillation tendencies if the outputs are capacitively coupled to the inputs via stray capacitance. This oscillation manifests itself during output transitions (V_{OL} to V_{OH}). To alleviate this situation input resistors $< 10 \text{ k}\Omega$ should be used. The addition

of positive feedback ($< 10 \text{ mV}$) is also recommended. It is good design practice to ground all unused input pins.

Differential input voltages may be larger than supply voltages without damaging the comparator's inputs. Voltages more negative than -300 mV should not be used.

Figure 9. Zero Crossing Detector (Single Supply)




D_1 prevents input from going negative by more than 0.6 V.

$$R_1 + R_2 = R_3$$

$$R_3 \leq \frac{R_5}{10} \text{ for small error in zero crossing}$$


Figure 10. Zero Crossing Detector (Split Supplies)



$V_{in(min)} = 0.4 \text{ V peak for } 1\% \text{ phase distortion } (\Delta\theta)$.

OUTLINE DIMENSIONS

N, P SUFFIX
PLASTIC PACKAGE
CASE 646-06
ISSUE L




NOTES:

- LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM MATERIAL CONDITION.
- DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
- DIMENSION B DOES NOT INCLUDE MOLD FLASH.
- ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.715	0.770	18.16	19.56
B	0.240	0.290	6.10	6.60
C	0.145	0.185	3.69	4.69
D	0.015	0.021	0.38	0.53
F	0.040	0.070	1.02	1.78
G	0.100 BSC		2.54 BSC	
H	0.052	0.095	1.32	2.41
J	0.008	0.015	0.20	0.38
K	0.115	0.135	2.92	3.43
L	0.300 BSC		7.62 BSC	
M	0°	10°	0°	10°
N	0.015	0.039	0.38	1.01

D SUFFIX
PLASTIC PACKAGE
CASE 751A-03
(SO-14)
ISSUE F



NOTES:

- DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
- CONTROLLING DIMENSION: MILLIMETER.
- DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
- MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
- DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	8.55	6.75	0.337	0.344
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	5.80	6.20	0.228	0.244
R	0.25	0.50	0.010	0.019


MC1496
MC1596

BALANCED
MODULATOR/DEMODULATOR

BALANCED MODULATOR/ DEMODULATOR

These devices were designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN531 for additional design information.


- Excellent Carrier Suppression — 65 dB typ @ 0.5 MHz
 — 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection — 85 dB typ



L SUFFIX
 CERAMIC PACKAGE
 CASE 632




D SUFFIX
 PLASTIC PACKAGE
 CASE 751A
 (SO-14)



P SUFFIX
 PLASTIC PACKAGE
 CASE 646

PIN ASSIGNMENTS



ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1596L	-55°C to +125°C	Ceramic DIP




FIGURE 1 —
SUPPRESSED CARRIER
OUTPUT WAVEFORM




FIGURE 2 —
SUPPRESSED CARRIER
SPECTRUM





FIGURE 3 —
AMPLITUDE MODULATION
OUTPUT WAVEFORM

FIGURE 4 — AMPLITUDE-MODULATION SPECTRUM



MC1496, MC1596

MAXIMUM RATINGS* (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ - V ₈ , V ₁₀ - V ₁ , V ₁₂ - V ₈ , V ₁₂ - V ₁₀ , V ₈ - V ₄ , V ₈ - V ₁ , V ₁₀ - V ₄ , V ₆ - V ₁₀ , V ₂ - V ₅ , V ₃ - V ₅)	ΔV	30	Vdc
Differential Input Signal	V ₈ - V ₁₀ V ₄ - V ₁	+5.0 ±(5 + I ₅ R _e)	Vdc
Maximum Bias Current	I ₅	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	R _{θJA}	100 100 160	°C/W
Operating Temperature Range MC1496 MC1596	T _A	0 to +70 -55 to +125	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS (V_{CC} = +12 Vdc, V_{EE} = -8.0 Vdc, I₅ = 1.0 mAdc, R_L = 3.9 kΩ, R_e = 1.0 kΩ, T_A = +25°C, all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough V _C = 60 mV(rms) sine wave and offset adjusted to zero V _C = 300 mVp-p square wave: offset adjusted to zero offset not adjusted	5	1	VCFT	—	40 140	—	—	40 140	—	μV(rms) mV(rms)
Carrier Suppression f _S = 10 kHz, 300 mV(rms) f _C = 500 kHz, 60 mV(rms) sine wave f _C = 10 MHz, 60 mV(rms) sine wave	5	2	VCS	—	—	—	—	—	—	dB
Transadmittance Bandwidth (Magnitude) (R _L = 50 ohms) Carrier Input Port, V _C = 60 mV(rms) sine wave f _S = 1.0 kHz, 300 mV(rms) sine wave Signal Input Port, V _S = 300 mV(rms) sine wave V _C = 0.5 Vdc	8	8	BW _{3dB}	—	300 80	—	—	300 80	—	MHz
Signal Gain V _S = 100 mV(rms), f = 1.0 kHz; V _C = 0.5 Vdc	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	r _{ip} C _{ip}	—	200 2.0	—	—	200 2.0	—	kΩ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	—	r _{op} C _{oo}	—	40 5.0	—	—	40 5.0	—	kΩ pF
Input Bias Current I _{bS} = $\frac{I_1 + I_4}{2}$; I _{bC} = $\frac{I_8 + I_{10}}{2}$	7	—	I _{bS} I _{bC}	—	12 12	25 25	—	12 12	30 30	μA
Input Offset Current I _{iOS} = I ₁ - I ₄ ; I _{iOC} = I ₈ - I ₁₀	7	—	I _{iOS} I _{iOC}	—	0.7 0.7	5.0 5.0	—	0.7 0.7	7.0 7.0	μA
Average Temperature Coefficient of Input Offset Current (T _A = -55°C to +125°C)	7	—	TC _{iO}	—	2.0	—	—	2.0	—	nA/°C
Output Offset Current (I ₆ - I ₉)	7	—	I _{ool}	—	14	50	—	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = -55°C to +125°C)	7	—	TC _{IOO}	—	90	—	—	90	—	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	—	5.0	—	—	5.0	—	Vp-p
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Differential Output Voltage Swing Capability	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Power Supply Current I ₆ + I ₁₂ I ₁₄	7	6	I _{CC} I _{EE}	—	2.0 3.0	3.0 4.0	—	2.0 3.0	4.0 5.0	mAdc
DC Power Dissipation	7	5	P _D	—	33	—	—	33	—	mW

MOTOROLA LINEAR/INTERFACE ICs DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R_1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair — or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_e + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_5 \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_5 .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_{12} = V_6$, $I_5 = I_6 = I_{12}$ and ignoring base current, $P_D = 2 I_5 (V_6 - V_{14}) + I_5 V_5 - V_{14}$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_{12}$$

$$I_B \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V^- - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition $I_5 = 1.0 \text{ mA}$ and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V^+ - I_5 R_L$$

Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table;

$$30 \text{ Vdc} \geq [(V_6, V_{12}) - (V_8, V_{10})] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_8, V_{10}) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into pins 1, 4, 8, and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_O \text{ (each sideband)}}{v_S \text{ (signal)}} \Big|_{V_O = 0}$$

Signal transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_O \text{ (signal)}}{v_S \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_O = 0}$$

Coupling and Bypass Capacitors

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than 5.0Ω at the carrier frequency.

Output Signal


The output signal is taken from Pins 6 and 12 either balanced or single-ended. Figure 11 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability


Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a $1.0 \text{ k}\Omega$ resistor in series with the input (Pins 1, 4). In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

FIGURE 5 – CARRIER REJECTION AND SUPPRESSION



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

FIGURE 6 – INPUT-OUTPUT IMPEDANCE




FIGURE 7 – BIAS AND OFFSET CURRENTS




FIGURE 8 – TRANSCONDUCTANCE BANDWIDTH




FIGURE 9 – COMMON MODE GAIN





FIGURE 10 – SIGNAL GAIN AND OUTPUT SWING



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5, $f_c = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 – SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 – SIGNAL-PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 – SIGNAL-PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 – SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_C = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 – SIDEBAND AND SIGNAL PORT TRANSMITTANCES versus FREQUENCY




FIGURE 16 – CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 – SIGNAL-PORT FREQUENCY RESPONSE




FIGURE 18 – CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 – CARRIER FEEDTHROUGH versus FREQUENCY




FIGURE 20 – SIDEBAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL




FIGURE 21 – SUPPRESSION OF CARRIER HARMONIC SIDEBANDS versus CARRIER FREQUENCY





FIGURE 22 – CARRIER SUPPRESSION versus CARRIER INPUT LEVEL



OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

FIGURE 23 – CIRCUIT SCHEMATIC





FIGURE 24 – TYPICAL MODULATOR CIRCUIT



The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (I_S) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

FIGURE 25 — TABLE 1
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal (V_C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f_M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f_M
Low-level ac	$\frac{R_L V_C(\text{rms})}{2\sqrt{2} \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	$f_C \pm f_M$
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	$f_C \pm f_M, 3f_C \pm f_M, 5f_C \pm f_M, \dots$

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

NOTES:

1. Low-level Modulating Signal, V_M , assumed in all cases. V_C is Carrier Input Voltage.
2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, $f_C + f_M$ and $f_C - f_M$.
3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
4. R_L = Load resistance.
5. R_E = Emitter resistance between pins 2 and 3.
6. r_e = Transistor dynamic emitter resistance, at +25°C:
 $r_e \approx \frac{26 \text{ mV}}{I_E (\text{mA})}$
7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.

$$\frac{KT}{q} \approx 26 \text{ mV at room temperature}$$

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single +12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μF capacitors on pins 8 and 10 should be increased to 1.0 μF . Also, the output filter at pin 12 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier. If the carrier signal is modulated, a 300 mV(rms) input level is recommended.

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

TYPICAL APPLICATIONS

FIGURE 26 – BALANCED MODULATOR (+12 Vdc SINGLE SUPPLY)




FIGURE 27 – BALANCED MODULATOR-DEMODULATOR




FIGURE 28 – AM MODULATOR CIRCUIT





FIGURE 29 – PRODUCT DETECTOR (+12 Vdc SINGLE SUPPLY)



SCL4046B
SCL4446B



CMOS PHASE-LOCKED LOOP

FEATURES

- ◆ Very low power consumption – 70 μ W (typ) @ $f_o = 10$ kHz, 5Vdc
- ◆ Operating frequency range (no offset) – Up to 3MHz (typ) @ 10Vdc (SCL4046B) Up to 4MHz (typ) @ 10Vdc (SCL4446B)
- ◆ Low frequency drift – 0.04%/°C (typ) @ 10Vdc
- ◆ Choice of two phase comparators:
 1. Exclusive-OR network
 2. Edge-controlled memory network with phase-pulse output for lock indication
- ◆ VCO Inhibit control for ON-OFF keying and ultra-low standby power consumption
- ◆ High VCO linearity 1% (typ)
- ◆ Source-follower output of VCO control input (Demodulator Output)
- ◆ Zener Diode to assist Supply Regulation
- ◆ Balanced Output Drive Current Specifications


APPLICATIONS

- ◆ FM demodulator and modulator
- ◆ Frequency synthesis and multiplication
- ◆ Frequency discriminator
- ◆ Data synchronization
- ◆ Voltage-to-frequency conversion
- ◆ Tone decoding
- ◆ FSK-Modems
- ◆ Signal conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common inputs. The Signal input can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a digital error signal PCI_{out} , and maintains 90° phase shift at the center frequency between Signal and Comparator inputs (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides digital error signals PCI_{out} and Phase Pulses, and maintains a 0° phase shift between input signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{out} whose frequency is determined by the voltage of input VCO_{in} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source follower output, Demod Out, with an external resistor is used where the VCO_{in} signal is needed but no loading can be tolerated. The inhibit input Inh , when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15
Operating Temperature	T_A	-55 to +125
C, D, F, H Device		-40 to +85
E Device		

BLOCK DIAGRAM




Fig. 1

VCO SECTION

The VCO requires one external capacitor (C1) and one to two external resistors (R1 or R1 and R2). Resistor R1 and capacitor C1 determine the frequency range of the VCO and resistor R2 enables the VCO to have a frequency offset if required. The high input impedance ($10^{12}\Omega$) of the VCO simplifies the design of low-pass filters by permitting the designer a wide choice of resistor-to-capacitor ratios. In order not to load the low-pass filter, a source-follower output of the VCO input voltage is provided at terminal 10 (DEMODULA-

TOR OUTPUT). If this terminal is used, a load resistor (R_L) of $50k\Omega$ or more should be connected from this terminal to V_{SS} . If unused, this terminal should be left open. The VCO can be connected directly or through frequency dividers to the comparator input of the phase comparators. A full CMOS logic swing is available at the output of the VCO. A logic 0 on the INHIBIT input "enables" the VCO and the source follower, while a logic 1 "turns off" both to minimize stand-by power consumption.

PHASE COMPARATORS

The phase-comparator signal input (terminal 14) can be direct-coupled provided the signal swing is within CMOS logic levels [logic "0" $\leq 30\%$ ($V_{DD} - V_{SS}$), logic "1" $\geq 70\%$ ($V_{DD} - V_{SS}$)]. For smaller swings the signal must be capacitively coupled to the self-biasing amplifier at the signal input.

Phase comparator I is an exclusive-OR network; it operates analogously to an over-driven balanced mixer. To maximize the lock range, the signal and comparator-input frequencies must have a 50% duty cycle. With no signal or noise on the signal input, this phase comparator has an average output voltage equal to $V_{DD}/2$. The low-pass filter connected to the output of phase comparator I supplies the averaged voltage to the VCO input, and causes the VCO to oscillate at the center frequency (f_0).

The frequency range of input signals on which the PLL will lock, if it was initially out of lock, is defined as the frequency capture range ($2f_c$).

The frequency range of input signals on which the loop will stay locked if it was initially in lock is defined as the frequency lock range ($2f_L$). The capture range can not exceed the lock range.

With phase comparator I, the range of frequencies over which the PLL can acquire lock (capture range) is dependent on the low-pass-filter characteristics, and can be made as large as the lock range. Phase-comparator I enables a PLL system to remain in lock in spite of high amounts of noise in the input signal.

One characteristic of this type of phase comparator is that it may lock onto input frequencies that are close to harmonics of the VCO center-frequency. A second characteristic is that the phase angle between the signal and the comparator input varies between 0° and 180° , and is 90° at the center frequency. Figure 2 shows the (typical) triangular phase-to-output response characteristic of phase-comparator I. Typical waveforms for a CMOS phase-locked-loop employing phase comparator I in locked condition is shown in Figure 3.




Fig. 2 — Phase-comparator I characteristics at low-pass filter output.




Fig. 3 — Typical waveforms employing phase comparator I in locked condition




Fig. 4 — Typical waveforms employing phase comparator II in locked condition.

Phase-comparator II is an edge-controlled digital memory network. It consists of several flip-flop stages, control gating, and a three state output circuit comprising p- and n-type drivers having a common output node. When the p-MOS or n-MOS drivers are ON, they pull the output up to V_{DD} or down to V_{SS} , respectively. This type of phase comparator acts only on the positive edges of the signal and comparator inputs. The duty cycles of the signal and comparator inputs are not important since positive transitions control the PLL system utilizing this type of comparator. If the signal lags the comparator input in phase, the n-type output driver is maintained ON for a time corresponding to the phase difference. If the comparator input lags the signal in phase, the p-type output driver is maintained ON for a time corresponding to the phase difference. Subsequently, the capacitor voltage of the low-pass filter connected to this phase comparator is adjusted until the signal and comparator inputs are equal in both phase and frequency. At this stable point, both p- and n-type output

drivers remain OFF. Thus, the phase comparator output becomes an open circuit and holds the voltage on the capacitor of the low-pass filter constant. Moreover, the signal at the "phase pulses" output is a high level which can be used for indicating locked condition. Thus, for phase comparator II, no phase difference exists between signal and comparator input over the full VCO frequency range. Moreover, the power dissipation due to the low-pass filter is reduced when this type of phase comparator is used because both the p- and n-type output drivers are OFF for most of the signal input cycle.

It should be noted that the PLL lock range of this type of phase comparator is equal to the capture range, independent of the low-pass filter. With no signal present at the signal input, the VCO is adjusted to its lowest frequency for phase comparator II. Figure 4 shows typical waveforms for a CMOS PLL employing phase comparator II in locked condition.

DESIGN INFORMATION

This information is a guide for approximating the values of external components for the SCL4046B and SCL4446B in a Phase-Locked Loop system. The selected external components must be within the following ranges:

$R1, R2 \geq 2k\Omega, R3 \geq 10k\Omega$
 $C1 \geq 15pF$

In addition to the given design information refer to Figure 5 for R1, R2, and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R2 = \infty$	VCO WITH OFFSET
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f_0		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Frequency Lock Range, $2f_L$	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{max} - f_{min}$			
Frequency Capture Range, $2f_C$	$2f_C \approx \frac{1}{\pi} \sqrt{\frac{2\pi f_L}{R1}}$		$f_C = f_L$	
Loop Filter Component Selection	<p>For $2f_C$, see Ref.</p>			
Phase Angle between Signal and Comparator	90° at center frequency (f_0), approximating C° and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	<ul style="list-style-type: none"> - Given: f_0 - Use f_0 with Fig.5e to determine R1 and C1 	<ul style="list-style-type: none"> - Given: f_0 and f_L - Calculate f_{min} from the equation $f_{min} = f_0 - f_L$ - Use f_{min} with Fig. 5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1 	<ul style="list-style-type: none"> - Given: f_{max} - Calculate f_0 from the equation $f_0 = \frac{f_{max}}{2}$ - Use f_0 with Fig.5e to determine R1 and C1 	<ul style="list-style-type: none"> - Given: f_{min} & f_{max} - Use f_{min} with Fig.5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1

REF. G. S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.

comparator
 ds the volt-
 ar constant
 s" output is
 ndicating a
 rator II
 al and com-
 ency range
 to the low-
 phase com-
 and n-type
 the signal

 ck range for
 to the cap-
 s filter. With
 the VCO is
 phase com-
 veforms for
 ator II in a

ELECTRICAL CHARACTERISTICS (Continued)

4ex.	Units	PARAMETER	CONDITIONS	V _{DD}	+25°C			UNIT			
					Min.	Typ.	Max.				
VCO SECTION (Continued)											
50 100 500	μ Ad	TEMPERATURE-FREQUENCY STABILITY No Offset	R2 = ∞	5	—	0.12-0.24	—	%/ $^{\circ}$ C			
				10	—	0.04-0.08	—				
		With Offset	R2 < 10X R1	5	—	0.06-0.12	—	%/ $^{\circ}$ C			
				10	—	0.05-0.1	—				
				15	—	0.03-0.06	—				
		INPUT RESISTANCE (VCO _{IN})	R _{IN}	5, 10, 15	—	10 ⁶	—	M Ω			
		OUTPUT DUTY CYCLE			All valid input combinations and voltages	—	50	—	%		
		OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns		
					10	—	50	100			
					15	—	40	80			
PHASE COMPARATORS											
		INPUT RESISTANCE Signal Input	R _{IN}	5	1	3	—	M Ω			
				10	0.2	0.7	—				
				15	0.1	0.3	—				
		Comparator Input	R _{IN}	5, 10, 15	—	10 ⁶	—	M Ω			
		AC-COUPLED INPUT SENSITIVITY Signal Input	V _{IN}	5	—	200	400	mV			
				10	—	400	800				
				15	—	700	1400				
		OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	PCI, PCII Outputs	5	—	100	200	ns	
						10	—	50	100		
						15	—	40	80		
					Phase Pulses Output	t _{TLH} , t _{THL}	5	—	130	260	ns
							10	—	65	130	
							15	—	50	100	
DEMODULATOR OUTPUT											
		OFFSET VOLTAGE	VCO _{IN} - V _{DEM}	R _S > 50k Ω	5	—	1.4	2.2	V _{dc}		
					10	—	1.6	2.2			
					15	—	1.8	2.2			
		LINEARITY		R _S > 50k Ω VCO _{IN} = 2.5 \pm 0.3V VCO _{IN} = 5.0 \pm 2.5V VCO _{IN} = 7.5 \pm 5.0V	5	—	0.1	—	%		
					10	—	0.6	—			
					15	—	0.8	—			
ZENER DIODE											
		ZENER VOLTAGE	V _Z	I _Z = 50 μ A	—	6.3	7.0	7.7	V		
		DYNAMIC RESISTANCE	R _Z	I _Z = 1mA	—	—	100	—	Ω		




Fig. 5 (a) Typical center frequency (f_0) vs C_1 ($R_2 = \infty$, $V_{COIN} = \frac{V_{DD}}{2}$, $T_A = 25^\circ\text{C}$)




Fig. 5 (b) Typical frequency offset vs C_1 ($V_{COIN} = V_{SS}$, $T_A = 25^\circ\text{C}$)




Fig. 5 (c) Typical f_{max}/f_{min} vs R_2/R_1




Fig. 6 (a) - Typical VCO power dissipation at center frequency vs R1.




Fig. 6 (b) - Typical VCO power dissipation at f_{min} vs R2.




Fig. 6 (c) - Typical source follower power dissipation vs R_S .

NOTE: To obtain approximate total power dissipation of PLL system for no-signal input

$$P_D (\text{Total}) = P_D (f_0) + P_D (f_{MIN}) + P_D (R_S) - \text{Phase Comparator I}$$

$$P_D (\text{Total}) = P_D (f_{MIN}) - \text{Phase Comparator II}$$




Fig. 7 - Typical lock range vs signal input amplitude





Fig. 8(a, b) - Typical VCO linearity vs R1 and C1

CD4047BM/CD4047BC Low Power Monostable/Astable Multivibrator

general description

CD4047B is capable of operating in either the monostable or astable mode. It requires an external capacitor (between pins 1 and 3) and an external resistor (between pins 2 and 3) to determine the output pulse width in the monostable mode, and the output frequency in the astable mode.

Astable operation is enabled by a high level on the astable input or low level on the $\overline{\text{astable}}$ input. The output frequency (at 50% duty cycle) at Q and \overline{Q} outputs is determined by the timing components. A frequency twice that of Q is available at the Oscillator Output; a 50% duty cycle is not guaranteed.

Monostable operation is obtained when the device is triggered by low-to-high transition at + trigger input or high-to-low transition at - trigger input. The device can be retriggered by applying a simultaneous low-to-high transition to both the + trigger and retrigger inputs.

A high level on Reset input resets the outputs Q to low, \overline{Q} to high.

features

- Wide supply voltage range 3V to 15V
- High noise immunity 0.45 V_{DD} typ
- Low power TTL compatibility fan out of 2 driving 74L or driving 74LS

SPECIAL FEATURES

- Low power consumption: special CMOS oscillator configuration
- Monostable (one-shot) or astable (free-running) operation

- True and complemented buffered outputs
- Only one external R and C required

MONOSTABLE MULTIVIBRATOR FEATURES

- Positive or negative-edge trigger
- Output pulse width independent of trigger pulse duration
- Retriggerable option for pulse width expansion
- Long pulse widths possible using small RC components by means of external counter provision
- Fast recovery time essentially independent of pulse width
- Pulse-width accuracy maintained at duty cycle approaching 100%


ASTABLE MULTIVIBRATOR FEATURES

- Free-running or gatable operating modes
- 50% duty cycle
- Oscillator output available
- Good astable frequency stability
typical frequency = $\pm 2\% + 0.03\%/^{\circ}\text{C}$ @ 100 kHz
= $\pm 0.5\% + 0.015\%/^{\circ}\text{C}$ @ 10 kHz
(circuits trimmed to frequency $V_{DD} = 10V \pm 10\%$)


applications

- Frequency discriminators
- Timing circuits
- Time-delay applications
- Envelope detection
- Frequency multiplication
- Frequency division

block and connection diagrams



Dual-In-Line and Flat Package



absolute maximum ratings

recommended operating conditions

Notes 1 and 2)

(Note 2)

V _{DD} dc Supply Voltage	-0.5 to +18VDC
V _{IN} Input Voltage	-0.5 to V _{DD} + 0.5VDC
Storage Temperature Range	-65°C to +150°C
P _D Package Dissipation	500 mW
T _L Lead Temperature (Soldering, 10 seconds)	300°C

V _{DD} dc Supply Voltage	3 to 15VDC
V _{IN} Input Voltage	0 to V _{DD} VDC
T _A Operating Temperature Range	-55°C to +125°C
CD4047BM	-40°C to +85°C
CD4047BC	

dc electrical characteristics CD4047BM (Note 2)

PARAMETER	CONDITIONS	-55°C		25°C			125°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
I _{DD} Quiescent Device Current	V _{DD} = 5V		5			5		150	μA
	V _{DD} = 10V		10			10		300	μA
	V _{DD} = 15V		20			20		600	μA
V _{OL} Low Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{OH} High Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V	4.95	4.95	5		4.95			V
	V _{DD} = 10V	9.95	9.95	10		9.95			V
V _{IL} Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
	V _{DD} = 10V, V _O = 1V or 9V		3.0		4.5	3.0		3.0	V
	V _{DD} = 15V, V _O = 1.5V or 13.5V		4.0		6.75	4.0		4.0	V
V _{IH} High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V	3.5	3.5	2.75		3.5			V
	V _{DD} = 10V, V _O = 1V or 9V	7.0	7.0	5.5		7.0			V
	V _{DD} = 15V, V _O = 1.5V or 13.5V	11.0	11.0	8.25		11.0			V
I _{OL} Low Level Output Current	V _{DD} = 5V, V _O = 0.4V	0.64	0.51	0.88		0.36			mA
	V _{DD} = 10V, V _O = 0.5V	1.6	1.3	2.25		0.9			mA
	V _{DD} = 15V, V _O = 1.5V	4.2	3.4	8.8		2.4			mA
I _{OH} High Level Output Current	V _{DD} = 5V, V _O = 4.6V	-0.64	-0.51	-0.88		-0.36			mA
	V _{DD} = 10V, V _O = 9.5V	-1.6	-1.3	-2.25		-0.9			mA
	V _{DD} = 15V, V _O = 13.5V	-4.2	-3.4	-8.8		-2.4			mA
I _{IN} Input Current	V _{DD} = 15V, V _{IN} = 0V		-0.1		-10 ⁻⁵	-0.1		-1.0	μA
	V _{DD} = 15V, V _{IN} = 15V		0.1		10 ⁻⁵	0.1		1.0	μA

dc electrical characteristics CD4047BC (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C			85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
I _{DD} Quiescent Device Current	V _{DD} = 5V		20			20		150	μA
	V _{DD} = 10V		40			40		300	μA
	V _{DD} = 15V		80			80		600	μA
V _{OL} Low Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{OH} High Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{IL} Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
	V _{DD} = 10V, V _O = 1V or 9V		3.0		4.5	3.0		3.0	V
	V _{DD} = 15V, V _O = 1.5V or 13.5V		4.0		6.75	4.0		4.0	V
V _{IH} High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V	3.5	3.5	2.75		3.5			V
	V _{DD} = 10V, V _O = 1V or 9V	7.0	7.0	5.5		7.0			V
	V _{DD} = 15V, V _O = 1.5V or 13.5V	11.0	11.0	8.25		11.0			V
I _{OL} Low Level Output Current	V _{DD} = 5V, V _O = 0.4V	0.64	0.51	0.88		0.36			mA
	V _{DD} = 10V, V _O = 0.5V	1.6	1.3	2.25		0.9			mA
	V _{DD} = 15V, V _O = 1.5V	4.2	3.4	8.8		2.4			mA
I _{OH} High Level Output Current	V _{DD} = 5V, V _O = 4.6V	-0.64	-0.51	-0.88		-0.36			mA
	V _{DD} = 10V, V _O = 9.5V	-1.6	-1.3	-2.25		-0.9			mA
	V _{DD} = 15V, V _O = 13.5V	-4.2	-3.4	-8.8		-2.4			mA
I _{IN} Input Current	V _{DD} = 15V, V _{IN} = 0V		-0.1		-10 ⁻⁵	-0.1		-1.0	μA
	V _{DD} = 15V, V _{IN} = 15V		0.1		10 ⁻⁵	0.1		1.0	μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

dc electrical characteristics (Continued) CD4047BC (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C			85°C	
		MIN	MAX	MIN	TYP	MAX	MIN	MAX
VOH High Level Output Voltage	I _O < 1 μA V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V	4.95		4.95	5		4.95	
		9.95		9.95	10		9.95	
		14.95		14.95	15		14.95	
VIL Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V V _{DD} = 10V, V _O = 1V or 9V V _{DD} = 15V, V _O = 1.5V or 13.5V		1.5		2.25	1.5		1.5
			3.0		4.5	3.0		3.0
			4.0		6.75	4.0		4.0
VIH High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V V _{DD} = 10V, V _O = 1V or 9V V _{DD} = 15V, V _O = 1.5V or 13.5V	3.5		3.5	2.75		3.5	
		7.0		7.0	5.5		7.0	
		11.0		11.0	8.25		11.0	
IOA Low Level Output Current	V _{DD} = 5V, V _O = 0.4V V _{DD} = 10V, V _O = 0.5V V _{DD} = 15V, V _O = 1.5V	0.52		0.44	0.88		0.36	
		1.3		1.1	2.25		0.9	
		3.6		3.0	8.8		2.4	
IOH High Level Output Current	V _{DD} = 5V, V _O = 4.6V V _{DD} = 10V, V _O = 9.5V V _{DD} = 15V, V _O = 13.5V	-0.52		-0.44	-0.88		-0.36	
		-1.3		-1.1	-2.25		-0.9	
		-3.6		-3.0	-8.8		-2.4	
IIN Input Current	V _{DD} = 15V, V _{IN} = 0V V _{DD} = 15V, V _{IN} = 15V		-0.3		-10 ⁻⁵	-0.3		-1.0
			0.3		10 ⁻⁵	0.3		1.0

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed, they are not meant to be conditions for actual device operation.


Note 2: V_{SS} = 0V unless otherwise specified.

ac electrical characteristics CD4047B

T_A = 25°C, C_L = 50 pF, R_L = 200k, Input t_r = t_f = 20 ns, unless otherwise specified.

PARAMETER	CONDITIONS	MIN	TYP	MAX
t _{PHL} , t _{PLH} Propagation Delay Time Astable, Astable to Osc Out	V _{DD} = 5V		200	400
	V _{DD} = 10V		100	200
	V _{DD} = 15V		80	160
t _{PHL} , t _{PLH} Astable, Astable to Q, \bar{Q}	V _{DD} = 5V		550	900
	V _{DD} = 10V		250	500
	V _{DD} = 15V		200	400
t _{PHL} , t _{PLH} + Trigger, - Trigger to Q, \bar{Q}	V _{DD} = 5V		700	1200
	V _{DD} = 10V		300	600
	V _{DD} = 15V		340	480
t _{PHL} , t _{PLH} + Trigger, Retrigger to Q, \bar{Q}	V _{DD} = 5V		300	600
	V _{DD} = 10V		175	300
	V _{DD} = 15V		150	250
t _{PHL} , t _{PLH} Reset to Q, \bar{Q}	V _{DD} = 5V		300	600
	V _{DD} = 10V		125	250
	V _{DD} = 15V		100	200
t _{RHL} , t _{LHL} Transition Time Q, \bar{Q} , Osc Out	V _{DD} = 5V		100	200
	V _{DD} = 10V		50	100
	V _{DD} = 15V		40	80
t _{WL} , t _{WH} Minimum Input Pulse Duration	Any Input			
	V _{DD} = 5V		500	1000
	V _{DD} = 10V		200	400
	V _{DD} = 15V		160	320
t _{RCL} , t _{FCL} + Trigger, Retrigger, Rise and Fall Time	V _{DD} = 5V			15
	V _{DD} = 10V			5
	V _{DD} = 15V			5
C _{IN} Average Input Capacitance	Any Input		5	7.5

logic diagram




*Special input protection circuit to permit larger input-voltage swings

truth table

FUNCTION	TERMINAL CONNECTIONS			OUTPUT PULSE FROM	TYPICAL OUTPUT PERIOD OR PULSE WIDTH
	TO VDD	TO VSS	INPUT PULSE TO		
Astable Multivibrator					
Free-Running	4, 5, 6, 14	7, 8, 9, 12		10, 11, 13	$t_A(10, 11) = 4.40 RC$
True Gating	4, 6, 14	7, 8, 9, 12	5	10, 11, 13	$t_A(13) = 2.20 RC$
Complement Gating	6, 14	5, 7, 8, 9, 12	4	10, 11, 13	
Monostable Multivibrator					
Positive-Edge Trigger	4, 14	5, 6, 7, 9, 12	8	10, 11	
Negative-Edge Trigger	4, 8, 14	5, 7, 9, 12	6	10, 11	$t_M(10, 11) = 2.48 RC$
Retriggerable	4, 14	5, 6, 7, 9	8, 12	10, 11	
External Countdown*	14	5, 6, 7, 8, 9, 12	(See Figure)	(See Figure)	(See Figure)

Note: External resistor between terminals 2 and 3. External capacitor between terminals 1 and 3.

* Typical Implementation of External Countdown Option



$$t_{EXT} = (N - 1) t_A + (t_M + t_A/2)$$