

วงจรถ่วงกันขโมยรถยนต์

Security car



เลขทอม.....
เลขทะเบียน 42167
วัน, เดือน, ปี 14 พ.ค. 2545

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาเทคโนโลยีโทรคมนาคม ภาควิชาเทคนิคอุตสาหกรรม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาโท วังจรวงกันจโมยรณนค้
 ชื่อนักศึกษา นายทองหล่อ จวงจันทร์ รหัสประจำตัว 42015598
 นายฐานัท ธนวัชราภรณ์ รหัสประจำตัว 42015618
 อาจารย์ที่ปรึกษา ผศ.ดร.อรรถสิทธิ์ หล้าสกุล
 ภาควิชา เทคนิคอุตสาหกรรม
 ปีการศึกษา 2543

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
 รับปริญญาโทฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต



คณะกรรมการการสอบปริญญาโท

(Signature)อาจารย์ที่ปรึกษา
 (Signature))
กรรมการ
 ()
กรรมการ
 ()
กรรมการ
 ()
กรรมการ
 ()

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis Title SECURITY CAR
Student Mr.Thonglor Guanggan
 Mr.Tanut Tanawatcharaporn
Thesis Advisor Asst.Prof.Dr.Attasit Lasakul
Level of study Bachelor degree of industrial technology
Department Industrial Technology
Program Telecommunication Technology
Academic Year 2000

Accepted by the Faculty of Engineering King Mongkut's Institute of Technology
 Ladkrabang in partial fulfillment of the requirements for the bachelor's degree

Project Report Committee

.....Advisor
 (Mr.Attasit Lasakul)

.....Member
 (.....)

.....Member
 (.....)

.....Member
 (.....)

.....Member
 (.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์	วงจรป้องกันขโมยรถยนต์
ชื่อนักศึกษา	นายทองหล่อ จวงจันทร์ รหัสประจำตัว 42015598 นายฐานันท์ ธนวิฑราภรณ์ รหัสประจำตัว 42015618
อาจารย์ที่ปรึกษา	ผศ.ดร.อรรถสิทธิ์ หล้าสกุล
ระดับการศึกษา	ปริญญาอุตสาหกรรมศาสตรบัณฑิต สาขาวิชาเทคโนโลยีโทรคมนาคม
ภาควิชา	เทคนิคอุตสาหกรรม
ปีการศึกษา	2543

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ เป็นการนำเสนอถึงการออกแบบและสร้างระบบป้องกันขโมยรถยนต์ทั่วไป โดยใช้หลักการของการเปลี่ยนแปลงแรงดันอันเนื่องมาจากการสตาร์ทของรถยนต์ แล้วส่งข้อความเตือนผู้เป็นเจ้าของรถ โดยสัญญาณผ่านระบบเครื่องติดต่อดือสารธรรมคา ซึ่งมีคุณสมบัติที่ส่งสัญญาณ ได้โดยง่าย ระบบถูกสร้างโดยการใช้ไมโครคอนโทรลเลอร์ร่วมด้วยทำให้ระบบสามารถยืดหยุ่นเพื่อการพัฒนาต่อไปในอนาคตได้เป็นอย่างดี และจากการทดลองหลายครั้งก็สรุปได้ว่าระบบทำงานได้อย่างมีประสิทธิภาพตามต้องการ

Thesis Title	SECURITY CAR ALAM VIA PAGER
Student	Mr.Thonglor Guanggan Mr.Tanut Tanawatcharaporn
Thesis Advisor	Mr.Attasit Lasakul
Level of study	Bachelor degree of industrial technology telecommunication
Department	Industrial Technology
Academic Year	2000

ABSTRACT

In this thesis we propose the Alarm system for any kind of vehicles. By using the method of checking vehicle's power battery voltage due to starting running of vehicle at the initial state. The signal is then encoded and passes to the person by using the wireless(HAM) system. The system consist of micro-controller unite that mean it could be easily to modify or upgrade system suddenly. The system has been tested for many times to prove the performance of the system.

กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้ได้จัดขึ้นเป็นผลสำเร็จทางคณะผู้จัดทำต้องขอขอบพระคุณท่านอาจารย์ที่ให้คำปรึกษาและแนะนำด้วยตลอดมา เขียนเอกสารและตำราอ้างอิงต่าง ๆ โดยเฉพาะอาจารย์ที่ปรึกษา อาจารย์อรรถสิทธิ์ หล้าสกุล เป็นอย่างสูงที่กรุณาถ่ายทอดความรู้ดูแลและเอาใจใส่กระผมเป็นอย่างดี จนทำให้โครงการชิ้นนี้สำเร็จลุล่วงไปด้วยดี และขอขอบพระคุณบิดามารดา ที่เฝ้าตรากตรำทำงานตั้งเสียให้พวกเราเรียนจนสำเร็จ ขอขอบคุณสำหรับเพื่อน ๆ ที่ช่วยเหลือและคอยให้กำลังใจมาโดยตลอด ทั้งนี้คณะผู้จัดทำต้องขอขอบพระคุณภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าคุณทหารลาดกระบังที่ให้โอกาสคณะผู้จัดทำได้มีโอกาสเข้ามาศึกษา ณ สถาบันแห่งนี้

สุดท้ายนี้ทางคณะผู้จัดทำ ขอขอบพระคุณท่านอาจารย์ทุกท่านที่กรุณาประสิทธิ์ประสาทวิชาความรู้ รวมถึงแนวทางความคิดและแนวทางปฏิบัติให้แก่คณะผู้จัดทำ จนทำให้ปริญญาบัตรฉบับนี้สำเร็จตามเป้าหมายทุกประการ

นายทองหล่อ จวงจันทร์

นายฐานันท์

ธนวัชรภรณ์

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิจกรรมประกาศ	ค
สารบัญ	ง
สารบัญรูป	จ
บทที่ 1 บทนำ	1
บทที่ 2 ระบบป้องกันขโมย	3
2.1 วงจรตรวจสอบแรงดัน	3
2.2 รายละเอียดส่วนของวงจรตรวจสอบระดับแรงดัน	3
2.3 วงจรป้องกันขโมยรถยนต์	6
บทที่ 3 การแจ้งเตือน	9
3.1 ภาคส่ง	9
3.1.1 หลักการทำงานของภาคส่ง	10
3.2 ภาครับ	10
3.2.1 หลักการทำงานของวิทยุ ICOM รุ่น IC – 2SET	10
3.3 โครงสร้าง	16
3.3.1 หลักการทำงานของวงจรภาครับ	19
บทที่ 4 การทดลองและผลการทดลอง	20
การทดลองที่ 1	20
การทดลองที่ 2	20
การทดลองที่ 3	21
บทที่ 5 บทสรุปและวิจารณ์	22
ภาคผนวก ก วงจรป้องกันขโมย	
ภาคผนวก ข โปรแกรม(Software)	
ภาคผนวก ค รายละเอียดของอุปกรณ์(Data sheet)	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 2.1 โฟลวชาร์แสดงการทำงานของวงจร	4
รูปที่ 2.2 แสดงการเชื่อมต่อ PCF 8591 กับ MCS 51	5
รูปที่ 2.3 แสดงวงจรป้องกันขโมย	7
รูปที่ 2.4 แสดงการต่อใช้งานของระบบป้องกันขโมย	8
รูปที่ 2.5 แสดงชิ้นงานจริงของระบบป้องกันขโมย	8
รูปที่ 3.1 แสดงวงจรเข้ารหัสเครื่องส่ง	10
รูปที่ 3.2 แสดงบล็อกไดอะแกรมวงจรภาครับ	11
รูปที่ 3.3 แสดงบล็อกไดอะแกรมวงจรเครื่องส่ง	13
รูปที่ 3.4 แสดงบล็อกไดอะแกรมวงจร PLL	15
รูปที่ 3.5 แสดงโครงสร้างของวิทยุสื่อสาร ICOM รุ่น IC-2SET	16
รูปที่ 3.6 แสดงโครงสร้างชิ้นงานจริง	17
รูปที่ 3.7 แสดงตำแหน่งจุดต่อการนำไปใช้งาน	18
รูปที่ 3.8 แสดงวงจรถอดรหัสและแสดงผลของภาครับภาครับ	19

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปัจจุบันนี้รถยนต์นับว่าเป็นปัจจัยสำคัญในชีวิตประจำวันของเราเพราะเป็นสิ่งอำนวยความสะดวก จึงทำรถยนต์มีราคาแพงมาก ดังนั้นหากจะซื้อรถยนต์ซักคันต้องใช้เงินเป็นจำนวนมาก และคงไม่มีใครต้องการถ้ำรถยนต์ของเรานั้นต้องถูกโจรกรรมไป ฉะนั้นเราจึงควรที่จะป้องกันไว้ก่อน ซึ่งวงจรป้องกันขโมยรถยนต์นั้นมีมากมายหลายชนิด แต่ในโครงการนี้จะเสนอวงจรป้องกันขโมยที่มีความสามารถในการที่จะส่งข่าวสารให้ทราบถึงตัวเจ้าของได้โดยผ่านเครื่องรับเครื่องส่ง เพราะในปัจจุบันนี้วิวัฒนาการของเทคโนโลยีการสื่อสารได้พัฒนาขึ้นอย่างรวดเร็ว เราจึงสามารถที่จะนำมาประยุกต์ใช้งานได้ ทำให้ขโมยไม่รู้ตัวว่าตอนนี้เจ้าของรถรู้ตัวแล้วว่ารถของเขาถูกขโมย ช่วยลดปัญหาของสังคมอีกทางหนึ่งด้วย

วงจรกันขโมยรถยนต์ที่เสนอนี้ประกอบด้วยสองส่วนใหญ่ๆ คือส่วนที่หนึ่งจะเป็นส่วนที่ตรวจสอบระดับแรงดันของเครื่องยนต์ว่าขณะนี้รถยนต์ถูกสตาร์ทหรือไม่ โดยอาศัยหลักการที่ว่าในการสตาร์ทเครื่องยนต์ทุกครั้ง ไฟที่แบตเตอรี่ 12 โวลท์ จะตกลงมาชั่วขณะที่ทำการสตาร์ทซึ่งรถยนต์แต่ละคันจะไม่เท่ากันและขึ้นอยู่กับสภาพรถยนต์และแบตเตอรี่ คือ จะช่วยขจัดปัญหาการจัม หรือการตัด สายสวิทช์ซึ่งทุกครั้งที่มีการสตาร์ทเครื่องยนต์วงจรเซนเซอร์ก็จะทำงาน และส่วนที่สองคือ ส่วนที่จะแจ้งเตือนภัยทางเครื่องรับที่มีจอ LCD แสดงผลทำให้เราทราบถึงความไม่ปลอดภัยที่จะเกิดขึ้นกับรถยนต์ เมื่อวงจรเซนเซอร์ตรวจสอบอย่างแน่นชัดแล้วว่ามีกิจกรรมเกิดขึ้นก็จะส่งการให้ส่งข้อมูลมายังเครื่องรับให้เจ้าของทราบ

วัตถุประสงค์

1. เพื่อประยุกต์การใช้งานระหว่างวงจรถอนิกส์กับการสื่อสาร เพื่อให้เกิดประโยชน์สูงสุด
2. ออกแบบให้ระบบสามารถป้องกันการทำลายระบบป้องกันขโมยนี้ได้
3. เพื่อศึกษาการเขียน โปรแกรมในระบบต่างๆ
4. เพื่อพัฒนาระบบป้องกันขโมยให้มีประสิทธิภาพมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขอบเขตของโครงการ

วงจรตรวจสอบระดับแรงดันของเครื่องยนต์ที่ใช้วงจรแปลงอนาลอกเป็นดิจิทัลใช้ IC เบอร์ pcf 8591 ข้อดีของ IC pcf 8591 คือ สามารถตรวจจับแรงดันอนาลอกทางอินพุต ได้ถึง 3 อินพุตและถ้าต้องการมากกว่านี้ก็สามารถทำได้โดยการนำมาต่อกัน แล้วทำการเลือกช่องสัญญาณ โดยทางซอฟต์แวร์ ซึ่งถ้านำมาต่อกันอีกหนึ่งตัว เราสามารถเลือกอินพุตอนาลอกได้ถึง 8 แชนแนล นอกจากนี้ IC pcf 8591 ยังติดต่อกับไมโครคอนโทรลเลอร์ MCS51 แบบ I2C ซึ่งจะใช้สายเพียงสองเส้นคือ สายสัญญาณ และสายสัญญาณนาฬิกา ในการอ่านข้อมูลของไมโครคอนโทรลเลอร์ไม่ว่าจะใช้ไอซีตัวก็ตาม ซึ่งจะช่วยให้เกิดความสะดวกในการประกอบวงจร และช่วยให้ขนาดของวงจรเล็กลงได้ และทำการสร้างเครื่องส่งและเครื่องรับที่มีประสิทธิภาพที่จะส่งสัญญาณออกไปได้ในระยะทางไกล และสามารถที่จะพัฒนาต่อไปในอนาคตได้

ขั้นตอนการดำเนินงาน

1. ศึกษาไมโครคอนโทรลเลอร์
2. ศึกษาการเขียนโปรแกรมไมโครคอนโทรลเลอร์
3. สร้างวงจรตรวจวัดระดับแรงดันไฟฟ้า
4. ศึกษาการมอดูเลตสัญญาณ แบบ DTMF
5. ศึกษาการส่งสัญญาณของวิทยุรับส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ระบบป้องกันขโมย

2.1 วงจรตรวจสอบแรงดัน

หลักการทํางาน


- 1.เมื่อเจ้าของรถต้องการ จอดรถและให้วงจรเซนเซอร์ทำงานต้องใส่รหัสผ่านก่อนแล้วยืนยันอีกครั้งเพื่อป้องกันการลี้ม
- 2.ถ้าใส่รหัสผ่านทั้งสองเหมือนกันแล้วจอแอลซีดี จะแสดงผลบอกว่าตอนนี้พร้อมทํางานแล้ววงจรจะทำการตรวจสอบระดับแรงดันของแบตเตอรี่ ไปจนกว่าจะมีแรงดันเปลี่ยนแปลงต่ำกว่าที่ระดับที่ตั้งไว้ก็จะทำการแจ้งเตือน ไปยังเครื่องรับให้เจ้าของทราบ
- 3.ถ้าเจ้าของรถต้องการให้วงจรหยุดทํางานก็เพียงแค่ใส่รหัสผ่านให้ตรงกับที่ใส่ไว้ครั้งแรก วงจรก็จะหยุดทํางาน
- 4.ส่วนรหัสผ่านจะสามารถเปลี่ยน ได้ทุกครั้งทั้งนี้เพื่อที่เจ้าของรถสามารถเปลี่ยนรหัสผ่านไป ตามความต้องการของเจ้าของรถและป้องกันการโจรกรรมได้อีกทางหนึ่ง

2.2 รายละเอียดส่วนของวงจรตรวจสอบระดับแรงดัน

จากการทำงานเป็นไปตามไฟร์ซาร์ท ดังรูปที่ 2.1 ส่วนของวงจรแปลงระดับแรงดันจะใช้วงจรแปลงอนาล็อกเป็นดิจิตอลโดยในปริยญาณิพนธ์นี้ได้ใช้ไอซีของบริษัทฟิลิปปี เบอร์ PCF 8591 ซึ่งรายละเอียดการทํางานของไอซีสามารถหาดูได้จากภาคผนวกท้ายเล่ม การทํางานของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล มีดังนี้คือ

2.2.1 .PCF 8591 จะรับค่าระดับแรงดันอนาล็อก ขา A in1 ถึง A in4 แล้วมาทำการเปรียบเทียบระดับแรงดันเพื่อแปลงเป็นสัญญาณอนาล็อก แล้วทำการส่งสัญญาณแต่ละช่องสัญญาณไปยังไมโครคอนโทรลเลอร์ MCS51 แบบ I2C ซึ่งข้อดีของการสื่อสารแบบนี้คือใช้สายน้อย ช่วยลดขนาดของวงจรลง ลดความซับซ้อน เพราะใช้สายแค่ 2 เส้น คือ สายข้อมูล และสายสัญญาณนาฬิกา และนอกจากนี้ยังง่ายแก่การเขียนโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 โฟลวชาร์แสดงการทำงานของวงจร


2.2.2 .การกำหนดค่าให้กับ PCF 8591 ให้สามารถติดต่อกับไมโครคอนโทรลเลอร์ MCS51 ได้ต้องทำดังนี้

1.เตรียมข้อมูลกำหนดแอดเดรส โดยในที่นี้จะกำหนดแอดเดรสของ PCF 8591 ไว้ที่ 000 (ขา A0 ,A1 และA2 ต่อลงกราวด์ทั้งหมด) และให้ทำงานในโหมดเขียนข้อมูล (ป้อนข้อมูลลอจิก "0" ให้แก่บิต R/W)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 2.เรียกโปรแกรมย่อยการติดต่อกับอุปกรณ์สเลฟ
- 3.ส่งข้อมูลควบคุมไปยัง PCF 8591
- 4.ส่งสัญญาณ STOP
- 5.เรียกโปรแกรมย่อยติดต่อกับอุปกรณ์สเลฟ
- 6.ส่งข้อมูลกำหนดแอดเดรสอีกครั้ง โดยครั้งนี้กำหนดให้เป็นโหมดการอ่านข้อมูล (ส่งลอจิก "1" ให้แก่ R/W) เพื่อเริ่มต้นอ่านข้อมูลจากช่องสัญญาณอนาล็อกอินพุท
- 7.อ่านค่าจากขาอินพุทของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอลช่องที่ 1
- 8.หากต้องการอ่านในช่องต่อไปก็ให้เริ่มต้นในการติดต่อกับใหม่ ดังนั้นในการเขียนโปรแกรมเพื่ออ่านค่าได้ทั้ง 4 ช่องหรือมากกว่า จึงต้องเขียนโปรแกรมวนลูปเพื่อกำหนดรอบการทำงาน 4 รอบหรือมากกว่าก็สามารถอ่านค่าได้ครบทุกช่อง

2.2.3 การต่อเชื่อม PCF 8591 กับ ไมโครคอนโทรลเลอร์ MCS51 จะเห็นว่าในรูปการติดต่อกับไมโครคอนโทรลเลอร์กับPCF 8591 เป็นดังรูปที่ 22 โดยใช้สายเพียง 2 เส้น เพราะใช้การติดต่อแบบ I2C



รูปที่ 2.2 แสดงการเชื่อมต่อ PCF 8591 กับ MCS 51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.4 การทดลองการใช้งานจริง


จากการทดลองวัดแรงดันที่เบตเตอร์รถยนต์ขณะทำการสตาร์ทเครื่องยนต์ จะได้แรงดันไฟตกชั่วขณะประมาณ 10 โวลต์ ทั้งนี้ขึ้นอยู่กับอายุการทำงานของเบตเตอร์ รุ่นของรถยนต์ เครื่องยนต์ และองค์ประกอบอีกหลายๆอย่าง ทั้งนี้ถ้านำวงจรไปใช้กับรถแต่ละคันจะไม่เท่ากันซึ่งจะต้องทำการแก้ไขต่อไป โดยต่อรีเลย์สแตเตอร์ เพื่อปรับแรงดันให้เท่ากับ โปรแกรมที่เขียนไว้โดยสามารถปรับได้จากภายนอก

2.3 วงจรป้องกันขโมยรถยนต์

ในปฏิญานีพจนนี้วงจรถูกกันการขโมยรถยนต์ นอกจากจะแจ้งเตือนให้เจ้าของรถยนต์รับทราบว่าตอนนี้มีการโจรกรรมรถยนต์ของตนเองแล้วยังสามารถที่จะป้องกันการขโมยรถยนต์ได้ด้วยโดยการตัดไฟที่คอยล์ของจานจ่ายไฟเครื่องยนต์ การทำงานของส่วนนี้ก็คือ เมื่อเจ้าของรถยนต์ออกจากรถยนต์แล้วทำการใส่รหัสผ่านแล้วเพื่อทำการเปิดวงจรให้วงจรกันขโมยรถยนต์ทำงาน จากนั้นวงจรก็จะตรวจสอบระดับแรงดันของเบตเตอร์ ถ้ามีการสตาร์ทเครื่องยนต์หรือตัดสายของวงจรที่ทำการต่อไปยังเบตเตอร์แล้ว หรือทำการการลัดวงจร ก็ตามวงจรจะทำการตัดสวิทช์คอยล์ของจานจ่ายไฟเครื่องยนต์ เพื่อไม่ให้ที่จะสตาร์ทเครื่องยนต์ได้ และนอกจากนี้ก็จะทำการแจ้งเตือนไปยังเจ้าของรถยนต์ด้วย


หลักการทํางาน

จากรูปที่ 2.3 เมื่อ p1.3 เป็น logic 1 จะไปขับ Transistor drive ให้ทำงานจะทำให้หน้าสัมผัสของรีเลย์ Normal open ทำให้เครื่องยนต์ไม่สามารถสตาร์ทเครื่องยนต์ได้และในภาวะปกติเมื่อวงจรตรวจสอบระดับแรงดันยังไม่ทำงานหรือในที่รถยนต์วิ่งอยู่หน้าสัมผัสของรีเลย์ ก็จะเป็น Normal close ซึ่งสามารถนำมาใช้ประจุเบตเตอร์ Back up ในวงจรมีไว้ในกรณีที่วงจรถูกขโมยตัดสาย Ssupply ที่จ่ายไปเลี้ยงให้กับวงจรอีกด้วย




รูปที่ 2.3 แสดงวงจรป้องกันขโมย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงการต่อใช้งานของระบบป้องกันขโมย



รูปที่ 2.5 แสดงชิ้นงานจริงของระบบป้องกันขโมย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 3 การแจ้งเตือน

แบ่งออกเป็น 2 ส่วนที่สำคัญ คือ

1. ภาคส่ง
2. ภาครับ

3.1 ภาคส่ง

เมื่อวงจรตรวจจับแรงดันมีการเปลี่ยนแปลงของแบตเตอรี่ของแรงดันในแบตเตอรี่รถยนต์ เนื่องจากมีการสตาร์ทเครื่องยนต์ วงจรตรวจจับแรงดันก็จะทำงานโดยสั่งการให้หน้าสัมผัสของ Delay จากออกจากกันทำให้รถยนต์สตาร์ทไม่ติด และในขณะเดียวกันวงจรตรวจจับแรงดันก็จะส่ง Logic low ให้ไปสั่งการให้เครื่องส่ง ทำการส่งสัญญาณเตือนและข้อความไปยังเจ้าของรถให้ทราบ



รูปที่ 3.1 แสดงวงจรเข้ารหัสเครื่องส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.1 หลักการทำงานของภาคส่ง

เมื่อมีสัญญาณ Logic low มาที่พินที่พอร์ต์ 1.7 ของ AT89c2051 ก็จะทำให้ภาคส่งทำงาน โดย CPU จะส่งข้อมูลที่ทำการเข้ารหัสไว้แล้ว (A1) เข้าไปยังวิทยุสื่อสาร เพื่อแปลงข้อมูล A1 ให้เป็นสัญญาณแบบ DTMF แล้วทำการมอดูเลท (modulate) ส่งออกอากาศไปยังเครื่องรับ หลังจากนั้น CPU ก็จะส่ง Logic high ไปยังภาคส่ง เพื่อที่จะหยุดการทำงานของภาคส่ง

3.2 ภาครับ

ใช้วิทยุสื่อสาร ICOM รุ่น IC-2SET โดยมีโครงสร้างและหลักการทำงานดังนี้

3.2.1 หลักการทำงานของวิทยุ ICOM รุ่น IC – 2SET

วงจรเครื่องรับ (Receiver Circuit)

- Antenna Switching Circuit (Main and APC Units)

สัญญาณรับผ่านสายอากาศและ low-pass ฟิลเตอร์ (L2 ~ L4,C21 ~ C25) ผ่านเข้ามาที่วงจร Antenna Switching (D7,D9,L5,L6 และ C26 ~ C28) ผ่านเข้ามาถึง RF UNIT ทางสาย RF IN

วงจร Antenna Switching Circuit จะประกอบด้วยสองสแตจ โดยใช้ไดโอดชนิด $\lambda/4$ เป็นระบบสวิตจิ่ง

วงจร Antenna Switching ทำหน้าที่คล้าย Low – pass ฟิลเตอร์ ขณะทำการรับสัญญาณ แต่จะมีความต้านทานสูงมาก (High Impedance) ขณะส่งสัญญาณ

- วงจร RF (RF UNIT)

สัญญาณจากวงจร Antenna Switching ผ่านทาง Band – Pass ฟิลเตอร์ (L1,D2) และเข้ามาทำการขยายสัญญาณที่ RF – Amplifier (Q1,Q2)

เมื่อสัญญาณถูกขยายแล้วจะผ่าน Band – Pass ฟิลเตอร์อีกตัวหนึ่ง (L2,L3,D4,D5) เพื่อคัดสัญญาณที่ไม่ต้องการออกไป จากนั้นจะนำสัญญาณที่ได้มาทำการรวมสัญญาณที่ 1 mixer circuit (Main Unit Q1) D2,D4,D5 เป็น Varactor ไดโอดจะทำการปรับ Band – Pass ฟิลเตอร์ที่ควบคุมโดย PLL ก็ลดค่าแรงดัน ไดโอดเหล่านี้จะถูกปรับ (Tune) ไปที่ความถี่กลางของ Band – Pass ฟิลเตอร์ เพื่อให้ได้ย่านความถี่ที่กว้างจะได้รูปคลื่นในการตอบสนองที่ดี

- วงจรมิกเซอร์ MIXER CIRCUIT (MAIN UNIT)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ได้จากวงจร RF คือสัญญาณที่ถูกมิกซ์ (mixed) ด้วยสัญญาณ LO ที่หนึ่งและ (1 LO Signal) จาก PLL Unit ส่งผลิตความถี่ 30.875 MHz เป็นค่าความถี่กลางที่หนึ่ง (1 IF Signal)

- 1 IF Circuit (MAIN AND DET UNIT)

หลังจากผ่านวงจรแมทซิ่ง (L1) สัญญาณความถี่กลางที่หนึ่งผ่าน crystal พิลาเตอร์ (F11) เพื่อลดสัญญาณแล้วผ่าน DET UNIT และถูกขยายที่ IF Amplier (Q2) และจากนั้นจะถูกส่งเข้าไปที่ วงจรมิกเซอร์ที่สอง (2 mixer circuit)


- วงจร 2nd IF และวงจรดีมอดูเลเตอร์ (DET UNIT)

สัญญาณความถี่กลางที่หนึ่งจาก Q2 จะถูกส่งเข้ามาที่วงจรมิกเซอร์ที่สอง ซึ่งเป็นส่วนของ IC1 และถูกผสมกับสัญญาณความถี่โลที่สองมีความถี่ 455 MHz เป็นความถี่กลาง

IC1 จะประกอบด้วยวงจรมิกเซอร์ที่สอง, Local Oscillator, ลิมิเตอร์แอมพลิไฟเออร์ จะถูกผลิตโดย X2 มีความถี่ 30.42 MHz

สัญญาณความถี่กลางที่สองจากวงจรมิกเซอร์ที่สอง (IC1, Pin4) ผ่านเซรามิกฟิลเตอร์ (F11) เพื่อตัดสัญญาณ ที่ไม่ต้องการออก จากนั้นจะถูกขยายที่วงจรลิมิเตอร์ แอมพลิไฟเออร์ (IC1, Pin6) และส่งเข้า Quadrature Detector (IC1, Pin10 และ เซรามิกคิศจริมิเนเตอร์ X1)เมื่อมาทำการดีมอดูเลทสัญญาณความถี่กลางที่สองจากสัญญาณความถี่วิทยุ (AF Signal)

สัญญาณคลื่นวิทยุที่ออกมาจาก IC1 ขา 11 จะเข้าวงจร Squelch และวงจรดี – แอมฟาซิส (De – Emphasis R7,C24,C25) วงจรนี้คือวงจรรวม (Integrated circuit) ที่มีคุณสมบัติด้านความถี่ -6dB/Octave สัญญาณผลลัพธ์ที่ได้จะเข้าสู่ AF Amp, tone squelch และ DTMF decoder circuit (วงจรถอดรหัส)



รูปที่ 3.2 แสดงบล็อกไดอะแกรมวงจรภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- AF AMP CIRCUIT (AF และ VR UNITS)

สัญญาณความถี่คลื่นวิทยุจะถูกผ่านมาที่ Q1 และ Q2 บน AF UNIT Q1 คือแอกทีฟฟิลเตอร์ทำหน้าที่เป็น high-pass ฟิลเตอร์เพื่อคัดสัญญาณ โทน (tone signal) Q2 เป็นแอกทีฟฟิลเตอร์เช่นกันแต่ทำหน้าที่เป็น Low-pass ฟิลเตอร์เพื่อลดสัญญาณรบกวนที่มีความถี่สูงกว่าออกไป

สัญญาณที่ถูกกรองแล้วจะผ่านมาที่ vol control บน VR UNIT ผ่านมาทางวงจร AF mute (Q3) เมื่อ squelch ปิด Q3 คัดสัญญาณคลื่นวิทยุทำหน้าที่เหมือน AF mute สวิตช์จะถูกขยายที่ power squelch (IC1) เพื่อขับลำโพงต่อไป

ค่าแรงดัน AF จะถูกควบคุมให้คงที่ด้วย (Q4-Q6) เพื่อส่งให้กับ AF Power Amplifier สัญญาณ AFS จาก MAIN UNIT ควบคุมโดย Q6 และคัดสัญญาณ AF O/P ขณะที่กำลังรับสิ่งที่ไม่ใช่สัญญาณหรือสัญญาณที่ไม่มีสัญญาณ โทน หรือ DTMF

- Squelch circuit (DET UNIT)

ส่วนประกอบของสัญญาณรบกวนในสัญญาณคลื่นวิทยุจาก IC1 ขา 11 จะถูกต่อเข้ากับ IC1 ขา 13 ผ่านทาง C11 ,R8 ,C13 ,C14 โดยที่ SQL Control (R2) บน VR UNIT ใช้สำหรับปรับระดับแรงดันของ input ของขา 13

แอกทีฟฟิลเตอร์ใน IC1 จะขยายความถี่สัญญาณรบกวนที่ 20 KHz และสูงกว่าผลที่ได้คือเลือกสัญญาณจากขา 14 เอาท์พุทที่ได้จะถูกปรับแรงดันไฟตรงโดย D1 ซึ่งแรงดันนี้จะเป็นตัวทริก (trigger) สวิตช์ Squelch (Q1) ซึ่งจะให้อาท์พุทออกมาที่ขา collector จากนั้นจะถูกนำไปเข้า CPU (IC1 ขา 27) บน Logic Unit ผ่านทางสายสัญญาณ Busy ซึ่งจะให้อาท์พุทให้กับ RMUTE และ BUSY LED ด้วย

สัญญาณ RMUTE จะถูก Decode ที่ Output expander (IC1) บน IO UNIT ฉะนั้นวงจร AF mute (Q3) บน AF UNIT จะทำการคัดสัญญาณเสียง BUSY LED จะส่งเข้า Q1 บน LOGIC UNIT ทำการปรับ OFF ของตัวชี้การรับ receive indicator

วงจรเครื่องส่ง (TRANSMITTER CIRCUITS)

- MICROPHONE AMPLIFIER (MIC UNIT)

สัญญาณเสียงจาก ไมโคร โฟนและชนิดที่เป็น condenser ติดตั้งภายในหรือจากแจ๊ค(JACK) MIX ต่อเข้ากับ IC1 ขา 3 และต่อกับวงจร pre-emphasized ที่มีการตอบสนอง +6 dB/Octave ผ่านทาง C6 และ R4 ต่ออยู่ที่ขา 2 IC1 ทำหน้าที่เป็นภาคขยายของไมโคร โฟน และลิมิตเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอาต์พุตจากขา 1 ของ IC1 จะผ่านวงจร splatter ฟิลเตอร์ (IC1 ขา5 และขา6) ได้ สัญญาณ 3 KHz และความถี่ที่สูงกว่าลดทอนลง IC1 ขา7 จะให้เอาต์พุตของสัญญาณ สัญญาณนี้จะ ถูกมอดูเลทขึ้น (PLL UNIT,P2) ใน VCO จะผลิตสัญญาณคลื่น FM วงจร VCO (Q2,L2,D2)บน PLL UNIT จะออสซิเลทความถี่เข้าไปมอดูเลทกับความถี่เสียง


- DROVE AMPLIFIER (MAIN UNIT)

เอาต์พุตของวงจร VCO จะต่อกับบัฟเฟอร์ (buffer) ที่ Q5 ใน PLL UNIT และต่ออยู่กับวงจรส่ง/รับ สวิตซ์ (D14) บน MAIN UNIT

- RF POWER AMPLIFIER (MAIN UNIT)

IC1 คือ เพาเวอร์โมดูลที่ให้กำลัง 5 W ลงที่สัญญาณคลื่นวิทยุจากไดรฟ์แอมป์ไฟเออร์ (Q6) จะต่อ เข้า IC1 ขา 1 สัญญาณที่ถูกขยายออกมาจากขา 4 และส่งต่อไปยังตัวเชื่อมต่อกับสายอากาศผ่านทางสวิตซ์ไคโอดและ low-pass ฟิลเตอร์

TRANSMITTER CIRCUIT BLOCK DIAGRAM



รูปที่ 3.3 แสดงบล็อกไอโอดะแกรมวงจรเครื่องส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- APC CIRCUIT (MAIN AMD APC UNITS)

วงจร APC จะป้องกัน IC1 จากเอาต์พุตที่เหมาะสมกับ โหลดและเลือก high หรือ low ของเอาต์พุต เพาเวอร์ระดับ สัญญาณเอาต์พุตจาก IC1 จะได้รับการป้องกันจากวงจร APC ดีเทคเตอร์ (D10-D12) เมื่อความต้านทานของสายอากาศแมทซ์ที่ 50 โอห์ม ตรวจสอบระดับที่ต่ำสุด แต่ถ้าไม่แมทซ์ จะทำการตรวจจับระดับแรงดันที่สูงกว่าระดับแรงดันที่แมทซ์

- ANTENNA SWITCHING CIRCUIT (MAIN UNIT)

เมื่อทำการส่ง D7 และ D9 จะ ON สัญญาณคลื่นวิทยุจะไม่ส่งสัญญาณ ไปที่วงจรภาครับจะผ่านไปที่ D9 และ C60 ส่วน Low Pass ฟิลเตอร์ (L2-L4, C21-C25) และส่งผ่านไปยังสายอากาศ Low Pass ฟิลเตอร์จะกีดส่วนของฮาร์โมนิค

- VCO CIRCUIT (PLL UNIT)

IC-2SAT/SET มีวงจร VCO อยู่สองวงจรสำหรับการส่งและการรับ IC1 ขา 10 และ 11 ควบคุมสัญญาณเพื่อเลือกที่จะใช้วงจร VCO ภาครับ (Q1, L1, D10) หรือวงจร VCO ภาคส่ง (Q2, L2, D2) วาเรกเตอร์ไดโอด (D1, D2) จะใช้ในการควบคุมความถี่ บัฟเฟอร์ (Q3-Q5) จะไม่มีผลกับสัญญาณเอาต์พุตของ PLL จาก VCO จะทำหน้าที่ว่าจะเลือกใช้ VCO ในการส่งหรือ VCO สำหรับการรับ

วงจร PLL

- GENERAL (PLL UNIT)


วงจร PLL จะใช้ชิป (chip) ตัวเดียว (IC1) ในการสร้างความถี่ในการส่งซึ่งมี VCO (Q2) และความถี่ โคลคอลลอสซิลเลเตอร์ ที่หนึ่งในวงจร VCO สำหรับการรับ Q1 นอกจากนี้ IC1 ยังได้ทำการแบ่งอัตราส่วนที่ใช้เป็นฐานของข้อมูลแบบอนุกรมจาก CPU และเปรียบเทียบกับเฟสของสัญญาณ VCO จากสัญญาณความถี่ออสซิลเลเตอร์อ้างอิง ซึ่งจะใช้ในการตรวจจับเพียงหนึ่ง ขั้นตอนเท่านั้น ความถี่อ้างอิงคือความถี่ที่ได้จากการออสซิลเลตของ x1

- วงจรออสซิลเลเตอร์อ้างอิง (Reference Oscillator Circuit)

ความถี่อ้างอิงจะถูกผลิตโดยโคลคอลลอสซิลเลเตอร์ใน IC1 ,X1 และ C22 จะผลิตความถี่ควบคุม

- Loop filter Circuit (PLL UNIT)

สัญญาณที่ได้จากการตรวจจับเฟสจาก IC1 ขา13 จะถูกเปลี่ยนเป็นแรงดันไฟตรงโดย Lag- Lead loop ฟิลเตอร์ (R17,R18,C28,C29)ความถี่ที่ VCO ออสซิลเลทออกมาจะถูกควบคุมโดยวาระเตอร์ไดโอด(D1,D2) แรงดันไฟตรง (PLL Lock Voltage)จะถูกส่งผ่านบัฟเฟอร์ (Q6) Q10 จะทำหน้าที่ในการปรับ band-pass ฟิลเตอร์ของการรับสัญญาณ




รูปที่ 3.4 แสดงบล็อกไดอะแกรมวงจร PLL

- วงจร UNLOCK SENSOR (PLL UNIT)

เมื่อวงจร PLL ынดีอก (unlock) IC1 ขา14 จะมีสถานะ “high” และสถานะนี้ส่งเข้าขา 7 เพื่อทำการ ынดีอกสัญญาณ


3.3 โครงสร้าง

โครงสร้างของวิทยุสื่อสาร ICOM รุ่น IC-2SET



รูปที่ 3.5 แสดงโครงสร้างของวิทยุสื่อสาร ICOM รุ่น IC-2SET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 แสดงโครงสร้างชิ้นงานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จุดต่อไปใช้งาน

• MAIN (MIN) UNIT
(BOTTOM VIEW)



รูปที่ 3.7 แสดงตำแหน่งจุดต่อการนำไปใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

การทดลองที่ 1

ทำการทดลอง วัดระดับแรงดันไฟตกขณะสตาร์ทของรถยนต์ยี่ห้อต่างๆ

ตารางที่ 1 แสดงการวัดแรงดันไฟตกขณะสตาร์ท

ยี่ห้อ	รุ่น	แรงดันไฟตกขณะสตาร์ท (โวลท์)
TOYOTA	CROWN	2.2
NISSAN	SUNNY	1.7
HONDA	CIVIT	1.8
MITSUBISHI	LANSER	1.8
ISUZU	DRAGONEYES	2.0

การทดลองที่ 2

ทำการทดลองลดค่าของ power supply เพื่อหาค่าที่ A/D PCF 8591 สามารถอ่านค่าได้เมื่อแรงดันลดลงทีละ 0.5 โวลท์ ได้ดังนี้ (แปลงเป็นเลขฐานสิบหก)

ตารางที่ 2 แสดงค่าที่วัดได้จากการลดแรงดันแหล่งจ่าย

ระดับแรงดัน(โวลท์)	ค่าที่อ่านได้	อัตราการลดลง
12	CC H	-
11.75	C9 H	03H
11.5	C5 H	06H
11	BC H	10H
10.5	B3 H	19H
10	AC H	20H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองที่ 3

ทำการทดลอง ใช้เครื่องป้องกันขโมยและทดลองใช้เครื่องรับเครื่องส่ง โดยทดลองกับรถยนต์ในสถานที่ต่าง ๆ โดยมีขั้นตอนการทดลองใช้เครื่องป้องกันขโมย และสถานที่ต่าง ๆ ดังนี้

ขั้นตอนการใช้เครื่องป้องกันขโมย

1. ติดตั้งเครื่องป้องกันขโมยในตำแหน่งที่ถูกต้อง
2. สั่งการให้เครื่องป้องกันขโมยทำงานในขณะที่จอดรถยนต์ทิ้งไว้ โดยการป้อนรหัสผ่านที่ตั้งไว้ 2 ครั้งให้ตรงกัน
3. เครื่องป้องกันขโมยจะทำงานหลังจากป้อนรหัสแล้ว โดยทำการเช็คแรงดันในแบตเตอรี่ ขณะรถยนต์จอดอยู่
4. ทำการสตาร์ทเครื่องยนต์ จะเกิดแรงดันไฟตกขณะสตาร์ทขึ้น ทำให้เครื่องป้องกันขโมยเช็คได้ว่าเกิดแรงดันไฟตก ก็จะทำให้หน้าสัมผัสของดีเลย์เปิดออก ทำให้รถยนต์สตาร์ทไม่ติด
5. จะมีสัญญาณเตือนภัยดังขึ้นและมีขอความเตือนให้ทราบ
6. ป้อนรหัสผ่านให้ตรงกับครั้งแรก เครื่องก็จะหยุดการทำงาน

ตารางที่ 3 แสดงสถานที่ในการทดลอง

สถานที่จอดรถ	ตำแหน่งเครื่องรับ	ผลที่ได้
สจล.	ตลาดหัวตะเข้	รับสัญญาณได้
ศูนย์นันทบุรี	แยกวงศ์สว่าง	รับสัญญาณได้
ลานจอดรถชั้นใต้ดิน ห้างฯซีคอนฯ	ชั้น3 ห้างฯซีคอนฯ	รับสัญญาณได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุปและวิจารณ์

ระบบกันขโมยในโครงการนี้ใช้หลักการในการตรวจสอบแรงดันไฟของแบตเตอรี่รถยนต์ ซึ่งแรงดันไฟตกขณะสตาร์ทของเครื่องยนต์แต่ละยี่ห้อแต่ละรุ่นนั้นไม่เท่ากัน . แต่ระบบกันขโมยในโครงการนี้ ก็สามารถตรวจสอบแรงดันไฟตกนี้ได้ โดยใช้หลักการในการเปรียบเทียบค่าแรงดันเริ่มต้นที่ได้รับเข้ามาก่อนการสตาร์ทเครื่องยนต์กับค่าแรงดันที่ได้รับเข้ามาหลังจากการสตาร์ทเครื่องยนต์ จึงไม่มีปัญหาในการตรวจสอบ

เมื่อระบบตรวจสอบว่ามีแรงดันไฟตกก็จะทำให้รถนั้นสตาร์ทไม่ได้เนื่องจากดีเลย์ (Delay) ทำงานแต่มีปัญหาก็เกิดขึ้นคือเมื่อมีการจัมสายดีเลย์ (Delay) แล้วจะทำให้รถนั้นสตาร์ทติด แต่ระบบก็ยังสามารถที่จะแจ้งเตือนภัยให้เจ้าของทราบ การแก้ปัญหาคือหาจุดตัดที่มีความปลอดภัยและมิดชิดทั้งนี้ขึ้นอยู่กับความคิดตั้ง



บรรณานุกรม


1. ชัยวัฒน์ ลิ้มพรจิตรวิไล , วรพจน์ กรแก้ววัฒนากุลม , เรียนรุและปฎิบัติการไมโครคอนโทรลเลอร์ MCS-51 , Innove Experimant Co.Ltd
2. ตำนักพิมพ์ ชีคิว อินเตอร์เนชั่นแนล , คู่มือรวมวงจรวิทยุมือถือ , เมษายน 2537



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		MAIN CIRCUIT	
Size	Number	Revision	
B			
Date:	21-Mar-2001	Sheet of	6
File:	D:\BACKUP\UNIVERSITY\PROJECT\ED3\1 Drawn By:	Sheet of	6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำไปใช้โดยไม่ได้รับอนุญาตจากทางมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		Self-label11	
Size	Number	Revision	
B			
Date:	14 May 2001	Sheet of	
File:	C:\My Documents\circuit\c.dwg	Drawn by:	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROGRAM A/D CHECKER #####3#####

;----- DEFINE PORT-----

SDA	BIT	P1.0
SCL	BIT	P1.1
ALARM	BIT	P1.2
LCD_RS	BIT	P3.7
LCD_EN	BIT	P3.6
KPAD_ROW0	BIT	P2.0
KPAD_ROW1	BIT	P2.1
KPAD_ROW2	BIT	P2.2
KPAD_ROW3	BIT	P2.3
KPAD_COL0	BIT	P2.4
KPAD_COL1	BIT	P2.5
KPAD_COL2	BIT	P2.6
LCD_ADDR	EQU	030H
LCD_DATA	EQU	031H
KPAD_DATA	EQU	032H
FLAG	EQU	02FH
AD_DATA	EQU	042H
CHANNEL	EQU	043H
CONTROL	EQU	044H
I2C_ADDR	EQU	045H
I2C_DATA	EQU	046H
DA_DATA	EQU	047H
I2C_ACK	BIT	FLAG.0
PCF8591_ID	EQU	10010000B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;-----MAIN PROGRAM-----

```
ORG          0000H
MOV          P0,#00000000B
MOV          P1,#11101011B
MOV          P2,#11111111B
MOV          P3,#00011111B
START:
MOV          LCD_ADDR,#000H
ACALL       SET_LCD_ADDR
MOV          DPTR,#A_1
ACALL       WRLINE_LCD
ACALL       PASSWORD_1
MOV          LCD_ADDR,#000H
ACALL       SET_LCD_ADDR
MOV          DPTR,#A_2
ACALL       WRLINE_LCD
ACALL       PASSWORD_2
ACALL       COMPIRE
MOV          LCD_ADDR,#000H
ACALL       SET_LCD_ADDR
MOV          DPTR,#A_3
ACALL       WRLINE_LCD
ACALL       VOLT_CHECK
MOV          LCD_ADDR,#000H
ACALL       SET_LCD_ADDR
MOV          DPTR,#A_4
ACALL       WRLINE_LCD
ACALL       PASSWORD_3
MOV          LCD_ADDR,#000H
ACALL       SET_LCD_ADDR
MOV          DPTR,#A_5
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

                                ACALL    WRLINE_LCD

;----SUBROUTINE-----
SET_LCD_ADDR:  CLR      LCD_RS
                MOV      A,LCD_ADDR
                SETB     ACC.7
                MOV      P0,A
                ACALL    LCD_CLK
                RET

LCD_CLK:       SETB     LCD_EN
                ACALL    LCD_DELAY
                CLR      LCD_EN
                ACALL    LCD_DELAY
                RET

LCD_DELAY:     MOV      7,#002
LCD_DELAY_1:   MOV      6,#0E6H
LCD_DELAY_2:   NOP
                NOP
                DJNZ    R6,LCD_DELAY_2
                DJNZ    R7,LCD_DELAY_1
                RET

WRLINE_LCD:    MOV      R0,#0

WRLINE_LCD_1: SETB     LCD_RS
                CLR      A
                MOVC     A,@A+DPTR
                MOV      P0,A
                ACALL    LCD_CLK
                INC      DPTR
                INC      R0
                CJNE     R0,#8,WRLINE_LCD_1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LCD_ON:      ACALL    LCD_ON
             RET
LCD_ON:      CLR      LCD_RS
             MOV      P0,#00001100B
             ACALL    LCD_CLK
             RET
GET_PAD:     MOV      P2,#0FFH
             MOV      KPAD_DATA,#0
CHK_COL0:    CLR      KPAD_COL0
             MOV      A,P2
             ANL      A,#00FH
             CJNE     A,#00FH,COLO_DETECT
             AJMP     CHK_COL1
COLO_DETECT: MOV      KPAD_DATA,#01
             AJMP     GET_ROW
CHK_COL1:    SETB     KPAD_COL0
             CLR      KPAD_COL1
             MOV      A,P2
             ANL      A,#00FH
             CJNE     A,#00FH,COL1_DETECT
             AJMP     CHK_COL2
COL1_DETECT: MOV      KPAD_DATA,#02
             AJMP     GET_ROW
CHK_COL2:    SETB     KPAD_COL1
             CLR      KPAD_COL2
             ANL      A,P2
             ANL      A,#00FH
             CJNE     A,#00FH,COL2_DETECT
             RET
COL2_DETECT: MOV      KPAD_DATA,#03

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

GET_ROW:    CLR    KPAD_COL0
            CLR    KPAD_COL1
            CLR    KPAD_COL2
            JB     KPAD_ROW0,CHK_ROW1
            RET

```

```

CHK_ROW1:  JB     KPAD_ROW1,CHK_ROW2
            MOV    A,KPAD_DATA
            ADD    A,#3
            MOV    KPAD_DATA,A
            RET

```

```

CHK_ROW2:  JB     KPAD_ROW2,CHK_ROW3
            MOV    A,KPAD_DATA
            ADD    A,#6
            MOV    KPAD_DATA,A
            RET

```

```

CHK_ROW3:  MOV    A,KPAD_DATA
            ADD    A,#9
            MOV    KPAD_DATA,A
            RET

```

```

PASSWORD_1: ACALL  GET_PAD
            ACALL  DELAY_100mS
            CJNE  A,#00FH,NEXT_1
            JMP   PASSWORD_1

```

```

NEXT_1:    MOV    033H,A

```

```

SW:        MOV    LCD_ADDR,#000H
            ACALL  SET_LCD_ADDR
            MOV    DPTR,#A_5
            ACALL  WRLINE_LCD
            ACALL  GET_PAD
            ACALL  DELAY_100mS

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	CJNE	A,#00FH,NEXT_2
	JMP	SW
NEXT_2:	MOV	034H,A
SW_1:	MOV	LCD_ADDR,#000H
	ACALL	SET_LCD_ADDR
	MOV	DPTR,#A_6
	ACALL	WRLINE_LCD
	ACALL	GET_PAD
	ACALL	DELAY_100mS
	CJNE	A,#00FH,NEXT_3
	JMP	SW_1
NEXT_3:	MOV	035H,A
SW_2:	MOV	LCD_ADDR,#000H
	ACALL	SET_LCD_ADDR
	MOV	DPTR,#A_7
	ACALL	WRLINE_LCD
	ACALL	GET_PAD
	ACALL	DELAY_100mS
	CJNE	A,#00FH,NEXT_4
	JMP	SW_2
NEXT_4:	MOV	036H,A
	MOV	LCD_ADDR,#000H
	ACALL	SET_LCD_ADDR
	MOV	DPTR,#A_8
	ACALL	WRLINE_LCD
	RET	
PASSWORD_2:	MOV	A,P2
CHK_PAD:	XRL	A,#0FFH
	JZ	PASSWORD_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ACALL    GET_PAD
ACALL    DELAY
MOV      037H,A
MOV      LCD_ADDR,#000H
ACALL    SET_LCD_ADDR
MOV      DPTR,#A_5
ACALL    WRLINE_LCD
ACALL    GET_PAD
ACALL    DELAY
MOV      038H,A
MOV      LCD_ADDR,#000H
ACALL    SET_LCD_ADDR
MOV      DPTR,#A_6
ACALL    WRLINE_LCD
ACALL    GET_PAD
ACALL    DELAY
MOV      039H,A
MOV      LCD_ADDR,#000H
ACALL    SET_LCD_ADDR
MOV      DPTR,#A_7
ACALL    WRLINE_LCD
ACALL    GET_PAD
ACALL    DELAY
MOV      03AH,A
MOV      LCD_ADDR,#000H
ACALL    SET_LCD_ADDR
MOV      DPTR,#A_8
ACALL    WRLINE_LCD
RET
PASSWORD_3:  MOV      A,P2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CHK_KPAD_1:  XRL      A,#0FFH
              JZ      PASSWORD_3
              ACALL   GET_PAD
              ACALL   DELAY
              MOV     03BH,A
              MOV     LCD_ADDR,#000H
              ACALL   SET_LCD_ADDR
              MOV     DPTR,#A_5
              ACALL   WRLINE_LCD
              ACALL   GET_PAD
              ACALL   DELAY
              MOV     03CH,A
              MOV     LCD_ADDR,#000H
              ACALL   SET_LCD_ADDR
              MOV     DPTR,#A_6
              ACALL   WRLINE_LCD
              ACALL   GET_PAD
              ACALL   DELAY
              MOV     03DH,A
              MOV     LCD_ADDR,#000H
              ACALL   SET_LCD_ADDR
              MOV     DPTR,#A_7
              ACALL   WRLINE_LCD
              ACALL   GET_PAD
              ACALL   DELAY
              MOV     03EH,A
              MOV     LCD_ADDR,#000H
              ACALL   SET_LCD_ADDR
              MOV     DPTR,#A_8
              ACALL   WRLINE_LCD

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	RET	
COMPIRE:	MOV	A,033H
	XRL	A,037H
	JNZ	NEXT
	MOV	A,034H
	XRL	A,038H
	JNZ	NEXT
	MOV	A,035H
	XRL	A,039H
	JNZ	NEXT
	MOV	A,036H
	XRL	A,03AH
	JNZ	NEXT
	RET	
NEXT:	MOV	LCD_ADDR,#000H
	ACALL	SET_LCD_ADDR
	MOV	DPTR,#9
	ACALL	WRLINE_LCD
	AJMP	PASSWORD_1
	RET	
COMPIRE_1:	MOV	A,033H
	XRL	A,03BH
	JNZ	NEXT
	MOV	A,034H
	XRL	A,03CH
	JNZ	NEXT
	MOV	A,035H
	XRL	A,03DH
	JNZ	NEXT
	MOV	A,036H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

XRL      A,03EH
JNZ      NEXT
RET
VOLT_CHECK:
MOV      DA_DATA,#0
MOV      CHANNEL,#0
MOV      A,CHANNEL
ADD      A,#01000000B
MOV      CONTROL,A
ACALL    PCF8591_WR
ACALL    PCF8591_RD
ACALL    PCF8591_RD
MOV      A,AD_DATA
SUBB     A,#0DEH
JB       ACC.7,BEEP
INC      CHANNEL
MOV      A,CHANNEL
ADD      A,#01000000B
MOV      CONTROL,A
ACALL    PCF8591_WR
ACALL    PCF8591_RD
ACALL    PCF8591_RD
MOV      A,AD_DATA
JZ       BEEP
JMP      VOLT_CHECK
BEEP:
SETB     ALARM
RET
PCF8591_WR:
MOV      I2C_ADDR,#PCF8591_ID
ACALL    I2C_SLAVE
MOV      I2C_DATA,CONTROL
ACALL    I2C_DATA_WR

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV      I2C_DATA,DA_DATA
ACALL   I2C_DATA_WR
ACALL   I2C_STOP
RET
PCF8591_RD:  MOV      I2C_ADDR,#PCF8591_ID+1
ACALL   I2C_SLAVE
ACALL   I2C_DATA_RD
MOV      AD_DATA,I2C_DATA
ACALL   I2C_NACK_BIT
ACALL   I2C_STOP
RET
I2C_SLAVE:  PUSH   ACC
SETB    I2C_ACK
MOV      A,I2C_ADDR
ACALL   I2C_START
MOV      R5,#008
I2C_SLAVE_1:  RLC    A
MOV      SDA,C
ACALL   I2C_CLK
DJNZ    R5,I2C_SLAVE_1
SETB    SDA
ACALL   I2C_DELAY
SETB    SCL
ACALL   I2C_DELAY
JB      SDA,I2C_SLAVE_2
CLR     I2C_ACK
I2C_SLAVE_2:  CLR     SCL
POP     ACC
RET
I2C_START:  SETB    SCL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	SETB	SDA
	ACALL	I2C_DELAY
	CLR	SDA
	ACALL	I2C_DELAY
	CLR	SCL
	RET	
I2C_STOP:	CLR	SDA
	ACALL	I2C_DELAY
	SETB	SCL
	ACALL	I2C_DELAY
	SETB	SDA
	RET	
I2C_CLK:	ACALL	I2C_DELAY
	SETB	SCL
	ACALL	I2C_DELAY
	CLR	SCL
	RET	
I2C_NACK_BIT:	SETB	SDA
	ACALL	I2C_DELAY
	ACALL	I2C_CLK
I2C_DATA_WR:	PUSH	ACC
	SETB	I2C_ACK
	MOV	A,I2C_DATA
	MOV	R5,#008
I2C_DATA_WR_1:	RLC	A
	MOV	SDA,C
	ACALL	I2C_CLK
	DJNZ	R5,I2C_DATA_WR_1
	SETB	SDA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ACALL    I2C_DELAY
SETB     SCL
ACALL    I2C_DELAY
JB       SDA,I2C_DATA_WR_2
CLR      I2C_ACK
I2C_DATA_WR_2: CLR    SCL
POP      ACC
RET
I2C_DATA_RD: PUSH   ACC
CLR      A
MOV      R5,#008
I2C_DATA_RD_1: ACALL  I2C_DELAY
SETB     SCL
ACALL    I2C_DELAY
MOV      C,SDA
RLC
CLR      SCL
DJNZ    R5,I2C_DATA_RD_1
MOV      I2C_DATA,A
POP      ACC
RET
I2C_DELAY: MOV    6,#00CH
I2C_DELAY_1: NOP
NOP
DJNZ    R6,I2C_DELAY_1
RET
DELAY_10mS: MOV    7,#010
DELAY_10mS_1: MOV    6,#0E6H
DELAY_10mS_2: NOP
NOP

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DJNZ      R6,DELAY_10mS_2
DJNZ      R7,DELAY_10mS_1
RET
DELAY_100mS:  MOV      5,#10
DELAY_100mS_1: ACALL    DELAY_10mS
DJNZ      R5,DELAY_100mS_1
RET
DELAY:      MOV      5,#100
DELAY_1S_1: ACALL    DELAY_10mS
DJNZ      R5,DELAY_1S_1
RET
;----- SYMBOL TEXT SHOW -----
A_1:      DB      'PASSWORD'
A_2:      DB      'CONFIRM:'
A_3:      DB      'VOLT_CHK'
A_4:      DB      'PRESSWRD'
A_5:      DB      '* '
A_6:      DB      '** '
A_7:      DB      '*** '
A_8:      DB      '**** '
A_9:      DB      'INCORECT'
END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

*****
*****42015618-42015598*****
*****
*****TX*****

```

```

ORG 0000H
MOV P3,#0FFH
MOV P1,#11111100B
MOV SP,#128-32
LOOP:  JB P1.7,$
CLR P1.4
CALL DELAY_1S
SETB P1.0
CALL DELAY_1S
SETB P1.4
CLR P1.0
SJMP LOOP

DELAY_10ms:  MOV  7,#010
DELAY_10ms_1:  MOV  6,#0E6H
DELAY_10ms_2:  NOP
                NOP
                DJNZ R6,DELAY_10ms_2
                DJNZ R7,DELAY_10ms_1
                RET

DELAY_100ms:  MOV  7,#080
DELAY_100ms_1:  MOV  6,#0E6H
DELAY_100ms_2:  NOP
                NOP
                DJNZ R6,DELAY_10ms_2
                DJNZ R7,DELAY_10ms_1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
RET
DELAY_1s:  MOV 5,#100
DELAY_1s_1: ACALL DELAY_10ms
           DJNZ R5,DELAY_1s_1
           RET
DELAY_11s:  MOV 5,#050
DELAY_11s_1: ACALL DELAY_10ms
           DJNZ R5,DELAY_11s_1
           RET
END
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;* CAR ALARM SYSTEM PROJECT *
;* 4bit LCD Interface *
;*****RX*****

RS_LCD EQU P3.7 ; RS LCD (Pin T0)
CS_LCD EQU P3.5 ; E LCD (PIN T1)
DSP_BUFF EQU 22H ; Display buffer 16 byte
CODE7 EQU 02CH
ORG 0000H
MOV P1,#1111101B
MOV P3,#0FFH
MAIN: LCALL INIT_LCD
LOOP: CALL CHECK
CJNE A,#0DH,LOOP
MOV R3,#16 ; Pointer show
LCALL DSP_LEFT ; left display
LCALL WR_DSP ; display data to LCD
INC R3 ; Shift pointer
SETB P1.0
SETB P1.1
CALL DELAY_1S
CLR P1.0
CALL DELAY_1S
SETB P1.0
CALL DELAY_1S
CLR P1.0
CALL DELAY_1S
SETB P1.0
JB P1.1,$

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;* Write data to LCD *
;* Reg. : R0,R2,ACC *
;*****
;
WR_DSP: MOV R0,#DSP_BUFF ; display buffer
        MOV A,#00H ; goto line 1
        LCALL GOTO_LCD
        MOV R2,#8
WR_DSP1: MOV A,@R0
        LCALL WR_LCD
        INC R0
        DJNZ R2,WR_DSP1
;
        MOV R2,#8
        MOV A,#40H ; goto line 2
        LCALL GOTO_LCD
WR_DSP2: MOV A,@R0
        LCALL WR_LCD
        INC R0
        DJNZ R2,WR_DSP2
        LCALL DELAY
        RET

```

```

TAB_LCD: DB '
            '
          DB 'ALARM 1 FUNCTION'

```

```

;*****
;* Write ASCII to LCD *

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P1.0

SJMP MAIN

;* DTMF CHECK FROM MT8870 *

;

CHECK: JNB P3.4,\$

JB P3.4,\$

MOV A,P3

ANL A,#00001111B

RET

;* Fill data to Display buffer *

;* for show display Left style *

DSP_LEFT: MOV R2,#16 ; counter display buffer

MOV A,R3

MOV R0,A ; pointer data in buffer

MOV R1,#DSP_BUFF

MOV DPTR,#TAB_LCD

DSP_LFT1: MOV A,R0

MOVC A,@A+DPTR ; get data

MOV @R1,A ; Fill data to buffer

INC R0

INC R1

DJNZ R2,DSP_LFT1

RET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;* Input : ACC (ASCII) *
;* Output : Data bus LCD *
;*****
;
;
WR_LCD:  SETB  RS_LCD      ; Write Data select
        MOV   B,A
        ANL  A,#0F0H
        MOV  P1,A        ; High byte
        LCALL EN_LCD
        MOV  A,B        ; Low byte
        SWAP A
        ANL  A,#0F0H
        MOV  P1,A
        LCALL EN_LCD
        RET

;*****
;* Write Instruction LCD *
;* Input : ACC (Command) *
;* Output : Data bus LCD *
;*****
;
;
WR_INS:  CLR   RS_LCD      ; Instruction select
        MOV   B,A
        ANL  A,#0F0H
        MOV  P1,A        ; High byte
        LCALL EN_LCD
        MOV  A,B        ; Low byte
        SWAP A
        ANL  A,#0F0H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV P1,A
LCALL EN_LCD
RET

```

```

;*****
;* Goto position of LCD *
;* Input : ACC (addr.) *
;*****
;
GOTO_LCD: SETB ACC.7
LCALL WR_INS
RET

```

```

;*****
;* Mov LCD cursor *
;* to Left 1 position *
;*****
;
SHF_LFT: MOV A,#10H
LCALL WR_INS
RET

```

```

A,#32H ; Clear DL=0 1-time

```

```

LCALL WR_INS

```

```

MOV A,#28H ; Function set

```

```

LCALL WR_INS ; DL=0 4Bit,N=1 2Line,F=0 5X7

```

```

MOV A,#0CH ; Display on/off Control

```

```

LCALL WR_INS ; Entry display,cursor off,cursor not blink

```

```

MOV A,#06H ; Entry mode set

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LCALL WR_INS    ; I/D=1 Increment,S=0 cursor shift
MOV  A,#01H    ; Clear display
LCALL WR_INS    ; clear display,set DD RAM address=0
RET

```

```

;*****
;* Enable Pin E LCD *
;* Active Chip select *
;*****
;
EN_LCD: CLR  CS_LCD    ; Enable LCD
LCALL BUSY      ; Busy delay time
SETB  CS_LCD    ; Disable LCD
RET

```

```

;*****
;* Delay time for Busy *
;* Wait LCD Ready *
;*****
;
BUSY:  MOV  R7,#0FFH
      DJNZ R7,$
      RET

```

```

;*****
;* Delay Time *
;*****
;

```

```

DELAY: MOV  R5,#2
DEL1:  MOV  R6,#0FFH

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DEL2:  MOV  R7,#0FFH
      DJNZ R7,$
      DJNZ R6,DEL2
      DJNZ R5,DEL1
      RET

DELAY_10ms:  MOV  7,#010
      DELAY_10ms_1:  MOV  6,#0E6H
      DELAY_10ms_2:  NOP
      NOP
      DJNZ R6,DELAY_10ms_2
      DJNZ R7,DELAY_10ms_1
      RET

DELAY_100ms:  MOV  7,#080
      DELAY_100ms_1:  MOV  6,#0E6H
      DELAY_100ms_2:  NOP
      NOP
      DJNZ R6,DELAY_10ms_2
      DJNZ R7,DELAY_10ms_1
      RET

DELAY_1s:  MOV  5,#100
      DELAY_1s_1:  ACALL DELAY_10ms
      DJNZ R5,DELAY_1s_1
      RET

DELAY_11s:  MOV  5,#050
      DELAY_11s_1:  ACALL DELAY_10ms
      DJNZ R5,DELAY_11s_1
      RET

```

END

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET



PCF8591

8-bit A/D and D/A converter

Product specification

1998 Jul 02

Supersedes data of 1997 Apr 02

File under Integrated Circuits, IC12



PHILIPS

8-bit A/D and D/A converter**PCF8591****CONTENTS**

1	FEATURES
2	APPLICATIONS
3	GENERAL DESCRIPTION
4	ORDERING INFORMATION
5	BLOCK DIAGRAM
6	PINNING
7	FUNCTIONAL DESCRIPTION
7.1	Addressing
7.2	Control byte
7.3	D/A conversion
7.4	A/D conversion
7.5	Reference voltage
7.6	Oscillator
8	CHARACTERISTICS OF THE I ² C-BUS
8.1	Bit transfer
8.2	Start and stop conditions
8.3	System configuration
8.4	Acknowledge
8.5	I ² C-bus protocol
9	LIMITING VALUES
10	HANDLING
11	DC CHARACTERISTICS
12	D/A CHARACTERISTICS
13	A/D CHARACTERISTICS
14	AC CHARACTERISTICS
15	APPLICATION INFORMATION
16	PACKAGE OUTLINES
17	SOLDERING
17.1	Introduction
17.2	DIP
17.2.1	Soldering by dipping or by wave
17.2.2	Repairing soldered joints
17.3	SO
17.3.1	Reflow soldering
17.3.2	Wave soldering
17.3.3	Repairing soldered joints
18	DEFINITIONS
19	LIFE SUPPORT APPLICATIONS
20	PURCHASE OF PHILIPS I ² C COMPONENTS

8-bit A/D and D/A converter

PCF8591

1 FEATURES

- Single power supply
- Operating supply voltage 2.5 V to 6 V
- Low standby current
- Serial input/output via I²C-bus
- Address by 3 hardware address pins
- Sampling rate given by I²C-bus speed
- 4 analog inputs programmable as single-ended or differential inputs
- Auto-incremented channel selection
- Analog voltage range from V_{SS} to V_{DD}
- On-chip track and hold circuit
- 8-bit successive approximation A/D conversion
- Multiplying DAC with one analog output.

2 APPLICATIONS

- Closed loop control systems
- Low power converter for remote data acquisition
- Battery operated equipment
- Acquisition of analog values in automotive, audio and TV applications.

4 ORDERING INFORMATION

TYPE NUMBER	PACKAGE		
	NAME	DESCRIPTION	VERSION
PCA8591P	DIP16	plastic dual in-line package; 16 leads (300 mil); long body	SOT38-1
PCA8591T	SO16	plastic small outline package; 16 leads; body width 7.5 mm	SOT162-1



3 GENERAL DESCRIPTION

The PCF8591 is a single-chip, single-supply low power 8-bit CMOS data acquisition device with four analog inputs, one analog output and a serial I²C-bus interface. Three address pins A0, A1 and A2 are used for programming the hardware address, allowing the use of up to eight devices connected to the I²C-bus without additional hardware. Address, control and data to and from the device are transferred serially via the two-line bidirectional I²C-bus.


The functions of the device include analog input multiplexing, on-chip track and hold function, 8-bit analog-to-digital conversion and an 8-bit digital-to-analog conversion. The maximum conversion rate is given by the maximum speed of the I²C-bus.

8-bit A/D and D/A converter

PCF8591

6 PINNING

SYMBOL	PIN	DESCRIPTION
AINO	1	analog inputs (A/D converter)
AIN1	2	
AIN2	3	
AIN3	4	
A0	5	hardware address
A1	6	
A2	7	
V _{SS}	8	negative supply voltage
SDA	9	I ² C-bus data input/output
SCL	10	I ² C-bus clock input
OSC	11	oscillator input/output
EXT	12	external/internal switch for oscillator input
AGND	13	analog ground
V _{REF}	14	voltage reference input
AOUT	15	analog output (D/A converter)
V _{DD}	16	positive supply voltage



8-bit A/D and D/A converter

PCF8591

7 FUNCTIONAL DESCRIPTION

7.1 Addressing

Each PCF8591 device in an I²C-bus system is activated by sending a valid address to the device. The address consists of a fixed part and a programmable part. The programmable part must be set according to the address pins A0, A1 and A2. The address always has to be sent as the first byte after the start condition in the I²C-bus protocol. The last bit of the address byte is the read/write-bit which sets the direction of the following data transfer (see Figs 3, 15 and 16).




Fig.3 Address byte.

7.2 Control byte

The second byte sent to a PCF8591 device will be stored in its control register and is required to control the device function.

The upper nibble of the control register is used for enabling the analog output, and for programming the analog inputs as single-ended or differential inputs. The lower nibble selects one of the analog input channels defined by the upper nibble (see Fig.4). If the auto-increment flag is set the channel number is incremented automatically after each A/D conversion.

If the auto-increment mode is desired in applications where the internal oscillator is used, the analog output enable flag in the control byte (bit 6) should be set. This allows the internal oscillator to run continuously, thereby preventing conversion errors resulting from oscillator start-up delay. The analog output enable flag may be reset at other times to reduce quiescent power consumption.

The selection of a non-existing input channel results in the highest available channel number being allocated. Therefore, if the auto-increment flag is set, the next selected channel will be always channel 0. The most significant bits of both nibbles are reserved for future functions and have to be set to 0. After a Power-on reset condition all bits of the control register are reset to 0. The D/A converter and the oscillator are disabled for power saving. The analog output is switched to a high-impedance state.

8-bit A/D and D/A converter

PCF8591

7.5 Reference voltage

For the D/A and A/D conversion either a stable external voltage reference or the supply voltage has to be applied to the resistor divider chain (pins V_{REF} and AGND). The AGND pin has to be connected to the system analog ground and may have a DC off-set with reference to V_{SS} .

A low frequency may be applied to the V_{REF} and AGND pins. This allows the use of the D/A converter as a one-quadrant multiplier; see Chapter 15 and Fig.6.

The A/D converter may also be used as a one or two quadrant analog divider. The analog input voltage is divided by the reference voltage. The result is converted to a binary code. In this application the user has to keep the reference voltage stable during the conversion cycle.

7.6 Oscillator

An on-chip oscillator generates the clock signal required for the A/D conversion cycle and for refreshing the auto-zeroed buffer amplifier. When using this oscillator the EXT pin has to be connected to V_{SS} . At the OSC pin the oscillator frequency is available.

If the EXT pin is connected to V_{DD} the oscillator output OSC is switched to a high-impedance state allowing the user to feed an external clock signal to OSC.



8-bit A/D and D/A converter

PCF8591

8 CHARACTERISTICS OF THE I²C-BUS

The I²C-bus is for bidirectional, two-line communication between different ICs or modules. The two lines are a serial data line (SDA) and a serial clock line (SCL). Both lines must be connected to a positive supply via a pull-up resistor. Data transfer may be initiated only when the bus is not busy.

8.1 Bit transfer

One data bit is transferred during each clock pulse. The data on the SDA line must remain stable during the HIGH period of the clock pulse as changes in the data line at this time will be interpreted as a control signal.




Fig. 11 Bit transfer.

8.2 Start and stop conditions

Both data and clock lines remain HIGH when the bus is not busy. A HIGH-to-LOW transition of the data line, while the clock is HIGH, is defined as the start condition (S). A LOW-to-HIGH transition of the data line while the clock is HIGH, is defined as the stop condition (P).




Fig. 12 Definition of START and STOP condition.

8-bit A/D and D/A converter

PCF8591

8.3 System configuration

A device generating a message is a 'transmitter', a device receiving a message is the 'receiver'. The device that controls the message is the 'master' and the devices which are controlled by the master are the 'slaves'.




Fig.13 System configuration.

8.4 Acknowledge

The number of data bytes transferred between the start and stop conditions from transmitter to receiver is not limited. Each data byte of eight bits is followed by one acknowledge bit. The acknowledge bit is a HIGH level put on the bus by the transmitter whereas the master also generates an extra acknowledge related clock pulse. A slave receiver which is addressed must generate an acknowledge after the reception of each byte. Also a master must generate an acknowledge after the reception of each byte that has been clocked out of the slave transmitter. The device that acknowledges has to pull down the SDA line during the acknowledge clock pulse, so that the SDA line is stable LOW during the HIGH period of the acknowledge related clock pulse. A master receiver must signal an end of data to the transmitter by not generating an acknowledge on the last byte that has been clocked out of the slave. In this event the transmitter must leave the data line HIGH to enable the master to generate a stop condition.




Fig.14 Acknowledgement on the I²C-bus.

8-bit A/D and D/A converter

PCF8591

9 LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).

SYMBOL	PARAMETER	MIN.	MAX.	UNIT
V_{DD}	supply voltage (pin 16)	-0.5	+8.0	V
V_I	input voltage (any input)	-0.5	$V_{DD} + 0.5$	V
I_I	DC input current	-	± 10	mA
I_O	DC output current	-	± 20	mA
I_{DD}, I_{SS}	V_{DD} or V_{SS} current	-	± 50	mA
P_{tot}	total power dissipation per package	-	300	mW
P_O	power dissipation per output	-	100	mW
T_{amb}	operating ambient temperature	-40	+85	°C
T_{stg}	storage temperature	-65	+150	°C

10 HANDLING

Inputs and outputs are protected against electrostatic discharge in normal handling. However, to be totally safe, it is desirable to take precautions appropriate to handling MOS devices. Advice can be found in Data Handbook IC12 under

8-bit A/D and D/A converter

PCF8591

11 DC CHARACTERISTICS

 $V_{DD} = 2.5 \text{ V to } 6 \text{ V}$; $V_{SS} = 0 \text{ V}$; $T_{amb} = -40 \text{ }^{\circ}\text{C to } +85 \text{ }^{\circ}\text{C}$ unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Supply						
V_{DD}	supply voltage (operating)		2.5	–	6.0	V
I_{DD}	supply current					
	standby	$V_I = V_{SS}$ or V_{DD} ; no load	–	1	15	μA
	operating, AOUT off	$f_{SCL} = 100 \text{ kHz}$	–	125	250	μA
	operating, AOUT active	$f_{SCL} = 100 \text{ kHz}$	–	0.45	1.0	mA
V_{POR}	Power-on reset level	note 1	0.8	–	2.0	V
Digital inputs/output: SCL, SDA, A0, A1, A2						
V_{IL}	LOW level input voltage		0	–	$0.3 \times V_{DD}$	V
V_{IH}	HIGH level input voltage		$0.7 \times V_{DD}$	–	V_{DD}	V
I_L	leakage current					
	A0, A1, A2	$V_I = V_{SS}$ to V_{DD}	–250	–	+250	nA
	SCL, SDA	$V_I = V_{SS}$ to V_{DD}	–1	–	+1	μA
C_i	input capacitance		–	–	5	pF
I_{OL}	LOW level SDA output current	$V_{OL} = 0.4 \text{ V}$	3.0	–	–	mA
Reference voltage inputs						
V_{REF}	reference voltage	$V_{REF} > V_{AGND}$; note 2	$V_{SS} + 1.6$	–	V_{DD}	V
V_{AGND}	analog ground voltage	$V_{REF} > V_{AGND}$; note 2	V_{SS}	–	$V_{DD} - 0.8$	V
I_{LI}	input leakage current		–250	–	+250	nA
R_{REF}	input resistance	pins V_{REF} and AGND	–	100	–	k Ω
Oscillator: OSC, EXT						
I_{LI}	input leakage current		–	–	250	nA
f_{OSC}	oscillator frequency		0.75	–	1.25	MHz

Notes

- The power on reset circuit resets the I²C-bus logic when V_{DD} is less than V_{POR} .
- A further extension of the range is possible, if the following conditions are fulfilled:

$$\frac{V_{REF} + V_{AGND}}{2} \geq 0.8 \text{ V}, V_{DD} - \frac{V_{REF} + V_{AGND}}{2} \geq 0.4 \text{ V}$$

8-bit A/D and D/A converter

PCF8591

12 D/A CHARACTERISTICS

$V_{DD} = 5.0\text{ V}$; $V_{SS} = 0\text{ V}$; $V_{REF} = 5.0\text{ V}$; $V_{AGND} = 0\text{ V}$; $R_L = 10\text{ k}\Omega$; $C_L = 100\text{ pF}$; $T_{amb} = -40\text{ }^\circ\text{C}$ to $+85\text{ }^\circ\text{C}$ unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Analog output						
V_{OA}	output voltage	no resistive load	V_{SS}	–	V_{DD}	V
		$R_L = 10\text{ k}\Omega$	V_{SS}	–	$0.9 \times V_{DD}$	V
I_{LO}	output leakage current	AOUT disabled	–	–	250	nA
Accuracy						
OS_e	offset error	$T_{amb} = 25\text{ }^\circ\text{C}$	–	–	50	mV
L_e	linearity error		–	–	± 1.5	LSB
G_e	gain error	no resistive load	–	–	1	%
t_{DAC}	settling time	to $\frac{1}{2}$ LSB full scale step	–	–	90	μs
f_{DAC}	conversion rate		–	–	11.1	kHz
SNRR	supply noise rejection ratio	$f = 100\text{ Hz}$; $V_{DDN} = 0.1 \times V_{PP}$	–	40	–	dB

13 A/D CHARACTERISTICS

$V_{DD} = 5.0\text{ V}$; $V_{SS} = 0\text{ V}$; $V_{REF} = 5.0\text{ V}$; $V_{AGND} = 0\text{ V}$; $R_S = 10\text{ k}\Omega$; $T_{amb} = -40\text{ }^\circ\text{C}$ to $+85\text{ }^\circ\text{C}$ unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Analog inputs						
V_{IA}	analog input voltage		V_{SS}	–	V_{DD}	V
I_{LIA}	analog input leakage current		–	–	100	nA
C_{IA}	analog input capacitance		–	10	–	pF
C_{ID}	differential input capacitance		–	10	–	pF
V_{IS}	single-ended voltage	measuring range	V_{AGND}	–	V_{REF}	V
V_{ID}	differential voltage	measuring range; $V_{FS} = V_{REF} - V_{AGND}$	$-\frac{V_{FS}}{2}$	–	$+\frac{V_{FS}}{2}$	V
Accuracy						
OS_e	offset error	$T_{amb} = 25\text{ }^\circ\text{C}$	–	–	20	mV
L_e	linearity error		–	–	± 1.5	LSB
G_e	gain error		–	–	1	%
GS_e	small-signal gain error	$\Delta V_i = 16\text{ LSB}$	–	–	5	%
CMRR	common-mode rejection ratio		–	60	–	dB
SNRR	supply noise rejection ratio	$f = 100\text{ Hz}$; $V_{DDN} = 0.1 \times V_{PP}$	–	40	–	dB
t_{ADC}	conversion time		–	–	90	μs
f_{ADC}	sampling/conversion rate		–	–	11.1	kHz

8-bit A/D and D/A converter

PCF8591

14 AC CHARACTERISTICS

All timing values are valid within the operating supply voltage and ambient temperature range and reference to V_{IL} and V_{IH} with an input voltage swing of V_{SS} to V_{DD} .

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNIT
I²C-bus timing (see Fig.19; note 1)					
f_{SCL}	SCL clock frequency	–	–	100	kHz
t_{SP}	tolerable spike width on bus	–	–	100	ns
t_{BUF}	bus free time	4.7	–	–	μ s
$t_{SU;STA}$	START condition set-up time	4.7	–	–	μ s
$t_{HD;STA}$	START condition hold time	4.0	–	–	μ s
t_{LOW}	SCL LOW time	4.7	–	–	μ s
t_{HIGH}	SCL HIGH time	4.0	–	–	μ s
t_r	SCL and SDA rise time	–	–	1.0	μ s
t_f	SCL and SDA fall time	–	–	0.3	μ s
$t_{SU;DAT}$	data set-up time	250	–	–	ns
$t_{HD;DAT}$	data hold time	0	–	–	ns
$t_{VD;DAT}$	SCL LOW-to-data out valid	–	–	3.4	μ s
$t_{SU;STO}$	STOP condition set-up time	4.0	–	–	μ s

Note

1. A detailed description of the I²C-bus specification, with applications, is given in brochure . This brochure may be ordered using the code 9398 393 40011.




Fig. 19 I²C-bus timing diagram; rise and fall times refer to V_{IL} and V_{IH} .


8-bit A/D and D/A converter

PCF8591

16 PACKAGE OUTLINES

DIP16: plastic dual in-line package; 16 leads (300 mil); long body

SOT38-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	4.7	0.51	3.7	1.40 1.14	0.53 0.38	0.32 0.23	21.8 21.4	6.48 6.20	2.54	7.62	3.9 3.4	8.25 7.80	9.5 8.3	0.254	2.2
inches	0.19	0.020	0.15	0.055 0.045	0.021 0.015	0.013 0.009	0.86 0.84	0.26 0.24	0.10	0.30	0.15 0.13	0.32 0.31	0.37 0.33	0.01	0.087

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.


OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ		
SOT38-1	050G09	MO-001AE			92-10-02 95-01-19

8-bit A/D and D/A converter

PCF8591

SO16: plastic small outline package; 16 leads; body width 7.5 mm

SOT162-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _E	L	L _p	Q	v	w	y	Z ⁽¹⁾	θ
mm	2.65	0.30 0.10	2.45 2.25	0.25	0.49 0.36	0.32 0.23	10.5 10.1	7.6 7.4	1.27	10.65 10.00	1.4	1.1 0.4	1.1 1.0	0.25	0.25	0.1	0.9 0.4	8° 0°
inches	0.10	0.012 0.004	0.096 0.089	0.01	0.019 0.014	0.013 0.009	0.41 0.40	0.30 0.29	0.050	0.419 0.394	0.055	0.043 0.016	0.043 0.039	0.01	0.01	0.004	0.035 0.016	

Note

1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ		
SOT162-1	075E03	MS-013AA			95-01-24 97-05-22

8-bit A/D and D/A converter

PCF8591

17 SOLDERING

17.1 Introduction

There is no soldering method that is ideal for all IC packages. Wave soldering is often preferred when through-hole and surface mounted components are mixed on one printed-circuit board. However, wave soldering is not always suitable for surface mounted ICs, or for printed-circuits with high population densities. In these situations reflow soldering is often used.

This text gives a very brief insight to a complex technology. A more in-depth account of soldering ICs can be found in our (order code 9398 652 90011).

17.2 DIP

17.2.1 SOLDERING BY DIPPING OR BY WAVE

The maximum permissible temperature of the solder is 260 °C; solder at this temperature must not be in contact with the joint for more than 5 seconds. The total contact time of successive solder waves must not exceed 5 seconds.

The device may be mounted up to the seating plane, but the temperature of the plastic body must not exceed the specified maximum storage temperature ($T_{\text{sig max}}$). If the printed-circuit board has been pre-heated, forced cooling may be necessary immediately after soldering to keep the temperature within the permissible limit.

17.2.2 REPAIRING SOLDERED JOINTS

Apply a low voltage soldering iron (less than 24 V) to the lead(s) of the package, below the seating plane or not more than 2 mm above it. If the temperature of the soldering iron bit is less than 300 °C it may remain in contact for up to 10 seconds. If the bit temperature is between 300 and 400 °C, contact may be up to 5 seconds.

17.3 SO

17.3.1 REFLOW SOLDERING

Reflow soldering techniques are suitable for all SO packages.

Reflow soldering requires solder paste (a suspension of fine solder particles, flux and binding agent) to be applied to the printed-circuit board by screen printing, stencilling or pressure-syringe dispensing before package placement.

Several techniques exist for reflowing; for example, thermal conduction by heated belt. Dwell times vary between 50 and 300 seconds depending on heating method. Typical reflow temperatures range from 215 to 250 °C.

Preheating is necessary to dry the paste and evaporate the binding agent. Preheating duration: 45 minutes at 45 °C.

17.3.2 WAVE SOLDERING

Wave soldering techniques can be used for all SO packages if the following conditions are observed:

- A double-wave (a turbulent wave with high upward pressure followed by a smooth laminar wave) soldering technique should be used.
- The longitudinal axis of the package footprint must be parallel to the solder flow.
- The package footprint must incorporate solder thieves at the downstream end.

During placement and before soldering, the package must be fixed with a droplet of adhesive. The adhesive can be applied by screen printing, pin transfer or syringe dispensing. The package can be soldered after the adhesive is cured.

Maximum permissible solder temperature is 260 °C, and maximum duration of package immersion in solder is 10 seconds, if cooled to less than 150 °C within 6 seconds. Typical dwell time is 4 seconds at 250 °C.

A mildly-activated flux will eliminate the need for removal of corrosive residues in most applications.

17.3.3 REPAIRING SOLDERED JOINTS

Fix the component by first soldering two diagonally-opposite end leads. Use only a low voltage soldering iron (less than 24 V) applied to the flat part of the lead. Contact time must be limited to 10 seconds at up to 300 °C. When using a dedicated tool, all other leads can be soldered in one operation within 2 to 5 seconds between 270 and 320 °C.

8-bit A/D and D/A converter

PCF8591

18 DEFINITIONS

Data sheet status	
Objective specification	This data sheet contains target or goal specifications for product development.
Preliminary specification	This data sheet contains preliminary data; supplementary data may be published later.
Product specification	This data sheet contains final product specifications.
Limiting values	
Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.	
Application information	
Where application information is given, it is advisory and does not form part of the specification.	

19 LIFE SUPPORT APPLICATIONS

These products are not designed for use in life support appliances, devices, or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resulting from such improper use or sale.

20 PURCHASE OF PHILIPS I²C COMPONENTS

Purchase of Philips I²C components conveys a license under the Philips' I²C patent to use the components in the I²C system provided the system conforms to the I²C specification defined by Philips. This specification can be ordered using the code 9398 393 40011.

Argentina: see South America

Australia: 34 Waterloo Road, NORTH RYDE, NSW 2113, Tel. +61 2 9805 4455, Fax. +61 2 9805 4466

Austria: Computerstr. 6, A-1101 WIEN, P.O. Box 213, Tel. +43 160 1010, Fax. +43 160 101 1210

Belarus: Hotel Minsk Business Center, Bld. 3, r. 1211, Volodarski Str. 6, 220050 MINSK, Tel. +375 172 200 733, Fax. +375 172 200 773

Belgium: see The Netherlands

Brazil: see South America

Bulgaria: Philips Bulgaria Ltd., Energoproject, 15th floor, 51 James Bourchier Blvd., 1407 SOFIA, Tel. +359 2 689 211, Fax. +359 2 689 102

Canada: PHILIPS SEMICONDUCTORS/COMPONENTS, Tel. +1 800 234 7381

China/Hong Kong: 501 Hong Kong Industrial Technology Centre, 72 Tat Chee Avenue, Kowloon Tong, HONG KONG, Tel. +852 2319 7888, Fax. +852 2319 7700

Colombia: see South America

Czech Republic: see Austria

Denmark: Prags Boulevard 80, PB 1919, DK-2300 COPENHAGEN S, Tel. +45 32 88 2636, Fax. +45 31 57 0044

Finland: Sinikalliontie 3, FIN-02630 ESPOO, Tel. +358 9 615800, Fax. +358 9 61580920

France: 51 Rue Carnot, BP317, 92156 SURESNES Cedex, Tel. +33 1 40 99 6161, Fax. +33 1 40 99 6427

Germany: Hammerbrookstraße 69, D-20097 HAMBURG, Tel. +49 40 23 53 60, Fax. +49 40 23 536 300

Greece: No. 15, 25th March Street, GR 17778 TAVROS/ATHENS, Tel. +30 1 4894 339/239, Fax. +30 1 4814 240

Hungary: see Austria

India: Philips INDIA Ltd, Band Box Building, 2nd floor, 254-D, Dr. Annie Besant Road, Worli, MUMBAI 400 025, Tel. +91 22 493 8541, Fax. +91 22 493 0966

Indonesia: PT Philips Development Corporation, Semiconductors Division, Gedung Philips, Jl. Buncit Raya Kav.99-100, JAKARTA 12510, Tel. +62 21 794 0040 ext. 2501, Fax. +62 21 794 0080

Ireland: Newstead, Clonskeagh, DUBLIN 14, Tel. +353 1 7640 000, Fax. +353 1 7640 200

Israel: RAPAC Electronics, 7 Kehilat Saloniki St, PO Box 18053, TEL AVIV 61180, Tel. +972 3 645 0444, Fax. +972 3 649 1007

Italy: PHILIPS SEMICONDUCTORS, Piazza IV Novembre 3, 20124 MILANO, Tel. +39 2 6752 2531, Fax. +39 2 6752 2557

Japan: Philips Bldg 13-37, Kohnan 2-chome, Minato-ku, TOKYO 108-8507, Tel. +81 3 3740 5130, Fax. +81 3 3740 5077

Korea: Philips House, 260-199 Itaewon-dong, Yongsan-ku, SEOUL, Tel. +82 2 709 1412, Fax. +82 2 709 1415

Malaysia: No. 76 Jalan Universiti, 46200 PETALING JAYA, SELANGOR, Tel. +60 3 750 5214, Fax. +60 3 757 4880

Mexico: 5900 Gateway East, Suite 200, EL PASO, TEXAS 79905, Tel. +9-5 800 234 7381

Middle East: see Italy

Netherlands: Postbus 90050, 5600 PB EINDHOVEN, Bldg. VB, Tel. +31 40 27 82785, Fax. +31 40 27 88399

New Zealand: 2 Wagener Place, C.P.O. Box 1041, AUCKLAND, Tel. +64 9 849 4160, Fax. +64 9 849 7811

Norway: Box 1, Manglerud 0612, OSLO, Tel. +47 22 74 8000, Fax. +47 22 74 8341

Pakistan: see Singapore

Philippines: Philips Semiconductors Philippines Inc., 106 Valero St. Salcedo Village, P.O. Box 2108 MCC, MAKATI, Metro MANILA, Tel. +63 2 816 6380, Fax. +63 2 817 3474

Poland: Ul. Lukiska 10, PL 04-123 WARSZAWA, Tel. +48 22 612 2831, Fax. +48 22 612 2327

Portugal: see Spain

Romania: see Italy

Russia: Philips Russia, Ul. Usatcheva 35A, 119048 MOSCOW, Tel. +7 095 755 6918, Fax. +7 095 755 6919

Singapore: Lorong 1, Toa Payoh, SINGAPORE 319762, Tel. +65 350 2538, Fax. +65 251 6500

Slovakia: see Austria

Slovenia: see Italy

South Africa: S.A. PHILIPS Pty Ltd., 195-215 Main Road Martindale, 2092 JOHANNESBURG, P.O. Box 7430 Johannesburg 2000, Tel. +27 11 470 5911, Fax. +27 11 470 5494

South America: Al. Vicente Pinzon, 173, 6th floor, 04547-130 SÃO PAULO, SP, Brazil, Tel. +55 11 821 2333, Fax. +55 11 821 2382

Spain: Balmes 22, 08007 BARCELONA, Tel. +34 93 301 6312, Fax. +34 93 301 4107

Sweden: Kottbygatan 7, Akalla, S-16485 STOCKHOLM, Tel. +46 8 5985 2000, Fax. +46 8 5985 2745

Switzerland: Allmendstrasse 140, CH-8027 ZÜRICH, Tel. +41 1 488 2741 Fax. +41 1 488 3263

Taiwan: Philips Semiconductors, 6F, No. 96, Chien Kuo N. Rd., Sec. 1, TAIPEI, Taiwan Tel. +886 2 2134 2865, Fax. +886 2 2134 2874

Thailand: PHILIPS ELECTRONICS (THAILAND) Ltd., 209/2 Sanpavuth-Bangna Road Prakanong, BANGKOK 10260, Tel. +66 2 745 4090, Fax. +66 2 398 0793

Turkey: Talatpasa Cad. No. 5, 80640 GÜLTEPE/ISTANBUL, Tel. +90 212 279 2770, Fax. +90 212 282 6707

Ukraine: PHILIPS UKRAINE, 4 Patrice Lumumba str., Building B, Floor 7, 252042 KIEV, Tel. +380 44 264 2776, Fax. +380 44 268 0461

United Kingdom: Philips Semiconductors Ltd., 276 Bath Road, Hayes, MIDDLESEX UB3 5BX, Tel. +44 181 730 5000, Fax. +44 181 754 8421

United States: 811 East Arques Avenue, SUNNYVALE, CA 94088-3409, Tel. +1 800 234 7381

Uruguay: see South America

Vietnam: see Singapore

Yugoslavia: PHILIPS, Trg N. Pasica 5/v, 11000 BEOGRAD, Tel. +381 11 625 344, Fax. +381 11 635 777

For all other countries apply to: Philips Semiconductors, International Marketing & Sales Communications, Building BE-p, P.O. Box 218, 5600 MD EINDHOVEN, The Netherlands, Fax. +31 40 27 24825

Internet: <http://www.semiconductors.philips.com>

© Philips Electronics N.V. 1998

SCA60

All rights are reserved. Reproduction in whole or in part is prohibited without the prior written consent of the copyright owner.

The information presented in this document does not form part of any quotation or contract, is believed to be accurate and reliable and may be changed without notice. No liability will be accepted by the publisher for any consequence of its use. Publication thereof does not convey nor imply any license under patent- or other industrial or intellectual property rights.

Printed in The Netherlands

415106/1200/04/pp28

Date of release: 1998 Jul 02

Document order number: 9397 750 04058

Let's make things better.

Philips

Semiconductors

สารที่ส่งมอบไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้ใช้โดยไม่เสียค่าใช้จ่าย



PHILIPS

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ISO²-CMOS **MT8870D/MT8870D-1**
Integrated DTMF Receiver

ISSUE 5

March 1997

Features

- Complete DTMF Receiver
- Low power consumption
- Internal gain setting amplifier
- Adjustable guard time
- Central office quality
- Power-down mode
- Inhibit mode
- Backward compatible with MT8870C/MT8870C-1

Ordering Information	
MT8870DE/DE-1	18 Pin Plastic DIP
MT8870DS/DS-1	18 Pin SOIC
MT8870DN/DN-1	20 Pin SSOP
-40 °C to +85 °C	

Description

The MT8870D/MT8870D-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital counting techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.

Applications

- Receiver system for British Telecom (BT) or CEPT Spec (MT8870D-1)
- Paging systems
- Repeater systems/mobile radio
- Credit card systems
- Remote control
- Personal computers
- Telephone answering machine




Figure 1 - Functional Block Diagram

MT8870D/MT8870D-1 ISO²-CMOS




Figure 2 - Pin Connections

Pin Description

Pin #		Name	Description
18	20		
1	1	IN+	Non-Inverting Op-Amp (Input).
2	2	IN-	Inverting Op-Amp (Input).
3	3	GS	Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	4	V _{Ref}	Reference Voltage (Output). Nominally V _{DD} /2 is used to bias inputs at mid-rail (see Fig. 6 and Fig. 10).
5	5	INH	Inhibit (Input). Logic high inhibits the detection of tones representing characters A, B, C and D. This pin input is internally pulled down.
6	6	PWDN	Power Down (Input). Active high. Powers down the device and inhibits the oscillator. This pin input is internally pulled down.
7	8	OSC1	Clock (Input).
8	9	OSC2	Clock (Output). A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	10	V _{SS}	Ground (Input). 0V typical.
10	11	TOE	Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	12-15	Q1-Q4	Three State Data (Output). When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	17	StD	Delayed Steering (Output). Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V _{TSt} .
16	18	EST	Early Steering (Output). Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause EST to return to a logic low.
17	19	St/GT	Steering Input/Guard time (Output) Bidirectional. A voltage greater than V _{TSt} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{TSt} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of EST and the voltage on St.
18	20	V _{DD}	Positive power supply (Input). +5V typical.
	7, 16	NC	No Connection.

Functional Description

The MT8870D/MT8870D-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

Filter Section

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 3). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while




Figure 4 - Basic Steering Circuit

providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (Est) output will go to an active state. Any subsequent loss of signal condition will cause Est to assume an inactive state (see "Steering Circuit").

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by Est. A logic high on Est causes v_c (see Figure 4) to rise as the capacitor discharges. Provided signal




Figure 3 - Filter Response

condition is maintained (EST remains high) for the validation period (t_{GTP}), v_c reaches the threshold (V_{TS1}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives v_c to V_{DD} . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Figure 4 is applicable. Component values are chosen according to the formula:

The value of t_{DP} is a device parameter (see Figure 11) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for C of 0.1 μ F is




Figure 5 - Guard Time Adjustment

Digit	TOE	INH	EST	Q ₄	Q ₃	Q ₂	Q ₁
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

Table 1. Functional Decode Table

L=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCE
X = DON'T CARE

recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present (t_{GTP}) and tone absent (t_{GTA}). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DO} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 5.

Power-down and Inhibit Mode

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A, B, C, and D. The output code will remain the same as the previous detected code (see Table 1).

Differential Input Configuration

The input arrangement of the MT8870D/MT8870D-1 provides a differential-input operational amplifier as well as a bias source (V_{Ref}) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 10 with the op-amp connected for unity gain and V_{Ref} biasing the input at $1/2V_{DD}$. Figure 6 shows the differential configuration, which permits the adjustment of gain with the feedback resistor R_5 .

Crystal Oscillator

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 10 (Single-Ended Input Configuration). However, it is possible to configure several MT8870D/MT8870D-1 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 7 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e., precision balancing capacitors are not required.




Figure 6 - Differential Input Configuration




Figure 7 - Oscillator Connection

Parameter	Unit	Resonator
R1	Ohms	10.752
L1	mH	.432
C1	pF	4.984
C0	pF	37.915
Qm	-	896.37
Δf	%	±0.2%

Table 2. Recommended Resonator Specifications
Note: Qm=quality factor of RLC model, i.e., $1/2\pi fR1C1$.

MT8870D/MT8870D-1 ISO²-CMOS

Applications

RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 9 illustrates the use of MT8870D-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as the non-operate level. This condition can be attained by choosing a suitable values of R_1 and R_2 to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870D-1. As shown in the diagram, the component values of R_3 and C_2 are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 8.




Figure 8 - Non-Symmetric Guard Time Circuit




Figure 9 - Single-Ended Input Configuration for BT or CEPT Spec

Absolute Maximum Ratings[†]

	Parameter	Symbol	Min	Max	Units
1	DC Power Supply Voltage	V _{DD}		7	V
2	Voltage on any pin	V _I	V _{SS} -0.3	V _{DD} +0.3	V
3	Current at any pin (other than supply)	I _I		10	mA
4	Storage temperature	T _{STG}	-65	+150	°C
5	Package power dissipation	P _D		500	mW

[†] Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW / °C. All leads soldered to board.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Parameter	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1	DC Power Supply Voltage	V _{DD}	4.75	5.0	5.25	V	
2	Operating Temperature	T _O	-40		+85	°C	
3	Crystal/Clock Frequency	fc		3.579545		MHz	
4	Crystal/Clock Freq. Tolerance	Δfc		±0.1		%	

[‡] Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

DC Electrical Characteristics - V_{DD}=5.0V±5%, V_{SS}=0V, -40°C ≤ T_O ≤ +85°C, unless otherwise stated.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1 S U P P L Y	Standby supply current	I _{DDQ}		10	25	μA	PW _{DN} =V _{DD}
	Operating supply current	I _{DD}		3.0	9.0	mA	
	Power consumption	P _O		15		mW	fc=3.579545 MHz
4 I N P U T S	High level input	V _{IH}	3.5			V	V _{DD} =5.0V
	Low level input voltage	V _{IL}			1.5	V	V _{DD} =5.0V
	Input leakage current	I _{IH} /I _{IL}		0.1		μA	V _{IN} =V _{SS} or V _{DD}
	Pull up (source) current	I _{SO}		7.5	20	μA	TOE (pin 10)=0, V _{DD} =5.0V
	Pull down (sink) current	I _{SI}		15	45	μA	INH=5.0V, PW _{DN} =5.0V, V _{DD} =5.0V
	Input impedance (IN+, IN-)	R _{IN}		10		MΩ	@ 1 kHz
10	Steering threshold voltage	V _{TSt}	2.2	2.4	2.5	V	V _{DD} = 5.0V
11 O U T P U T S	Low level output voltage	V _{OL}			V _{SS} +0.03	V	No load
	High level output voltage	V _{OH}	V _{DD} -0.03			V	No load
	Output low (sink) current	I _{OL}	1.0	2.5		mA	V _{OUT} =0.4 V
	Output high (source) current	I _{OH}	0.4	0.8		mA	V _{OUT} =4.6 V
	V _{Ref} output voltage	V _{Ref}	2.3	2.5	2.7	V	No load, V _{DD} = 5.0V
	V _{Ref} output resistance	R _{OR}		1		kΩ	

[‡] Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

MT8870D/MT8870D-1 ISO²-CMOS

Operating Characteristics - $V_{DD}=5.0V\pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_O \leq +85^{\circ}C$, unless otherwise stated.
Gain Setting Amplifier

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1	Input leakage current	I_{IN}			100	nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	R_{IN}	10			M Ω	
3	Input offset voltage	V_{OS}			25	mV	
4	Power supply rejection	PSRR	50			dB	1 kHz
5	Common mode rejection	CMRR	40			dB	$0.75 V \leq V_{IN} \leq 4.25 V$ biased at $V_{Ref}=2.5 V$
6	DC open loop voltage gain	A_{VOL}	32			dB	
7	Unity gain bandwidth	f_C	0.30			MHz	
8	Output voltage swing	V_O	4.0			V_{pp}	Load $\geq 100 k\Omega$ to V_{SS} @ GS
9	Maximum capacitive load (GS)	C_L			100	pF	
10	Resistive load (GS)	R_L			50	k Ω	
11	Common mode range	V_{CM}	2.5			V_{pp}	No Load

MT8870D AC Electrical Characteristics - $V_{DD}=5.0V \pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_O \leq +85^{\circ}C$, using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-29		+1	dBm	1,2,3,5,6,9
			27.5		869	mV _{RMS}	1,2,3,5,6,9
2	Negative twist accept				8	dB	2,3,6,9,12
3	Positive twist accept				8	dB	2,3,6,9,12
4	Frequency deviation accept		$\pm 1.5\% \pm 2$ Hz				2,3,5,9
5	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
6	Third tone tolerance			-16		dB	2,3,4,5,9,10
7	Noise tolerance			-12		dB	2,3,4,5,7,9,10
8	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

[‡] Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

***NOTES**

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2$ Hz.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Guaranteed by design and characterization.

MT8870D-1 AC Electrical Characteristics - $V_{DD}=5.0V\pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_O \leq +85^{\circ}C$, using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-31		+1	dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			21.8		869	mV _{RMS}	
2	Input Signal Level Reject		-37			dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			10.9			mV _{RMS}	
3	Negative twist accept				8	dB	2,3,6,9,13
4	Positive twist accept				8	dB	2,3,6,9,13
5	Frequency deviation accept		$\pm 1.5\% \pm 2$ Hz				2,3,5,9
6	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
7	Third zone tolerance			-18.5		dB	2,3,4,5,9,12
8	Noise tolerance			-12		dB	2,3,4,5,7,9,10
9	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

[‡] Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

***NOTES**

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2$ Hz.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Referenced to Fig. 10 input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.
13. Guaranteed by design and characterization.

MT8870D/MT8870D-1 ISO²-CMOS

AC Electrical Characteristics - $V_{DD}=5.0V\pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_o \leq +85^{\circ}C$, using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Conditions
T I M I N G	Tone present detect time	t_{DP}	5	11	14	ms	Note 1
	Tone absent detect time	t_{DA}	0.5	4	8.5	ms	Note 1
	Tone duration accept	t_{REC}			40	ms	Note 2
	Tone duration reject	$t_{\overline{REC}}$	20			ms	Note 2
	Interdigit pause accept	t_{ID}			40	ms	Note 2
	Interdigit pause reject	t_{DO}	20			ms	Note 2
O U T P U T S	Propagation delay (St to Q)	t_{PQ}		8	11	μs	$TOE=V_{DD}$
	Propagation delay (St to StD)	t_{PStD}		12	16	μs	$TOE=V_{DD}$
	Output data set up (Q to StD)	t_{QStD}		3.4		μs	$TOE=V_{DD}$
	Propagation delay (TOE to Q ENABLE)	t_{PTE}		50		ns	load of 10 k Ω , 50 pF
	Propagation delay (TOE to Q DISABLE)	t_{PTD}		300		ns	load of 10 k Ω , 50 pF
P D W N	Power-up time	t_{PU}		30		ms	Note 3
	Power-down time	t_{PD}		20		ms	
C L O C K	Crystal/clock frequency	f_C	3.5759	3.5795	3.5831	MHz	
	Clock input rise time	t_{LHCL}			110	ns	Ext. clock
	Clock input fall time	t_{HLCL}			110	ns	Ext. clock
	Clock input duty cycle	DC _{CL}	40	50	60	%	Ext. clock
	Capacitive load (OSC2)	C _{LO}				30	pF

[‡] Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

- *NOTES:**
- Used for guard-time calculation purposes only.
 - These, user adjustable parameters, are not device specifications. The adjustable settings of these minimums and maximums are recommendations based upon network requirements.
 - With valid tone present at input, t_{PU} equals time from PDWN going low until EST going high.




Figure 10 - Single-Ended Input Configuration




Figure 11 - Timing Diagram