



ปีการศึกษา 2531

การออกแบบวงจรรวมขนาดใหญ่มาก

(Very Large Scale Integrated Circuit Design)


โดย

1 นาย ภาคภูมิ เสดะรัต

2 นาย ยรรยงยุทธ ศรีวิวัฒนกุล

อาจารย์ที่ปรึกษา

ดร. บุญวัฒน์ อัดชู



ปริญญาโทปีการศึกษา 2531

ภาควิชา วิศวกรรมคอมพิวเตอร์


คณะวิศวกรรมศาสตร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรรวมขนาดใหญ่

ผู้จัดทำ

1. ภาคภูมิ เสตะรัต

2. ยรรยงยุทธ ศรีวิวารธนกุล



อาจารย์ที่ปรึกษา

(ดร. นุญวรณ์ อัดชู)

การออกแบบวงจรรวมขนาดใหญ่

VLSI Design



วิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

สาขาวิชาวิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

ปีการศึกษา 2531

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เนื้อเรื่อง

หน้า

บทคัดย่อ	
ABSTRACT	
บทที่ 1 เป็นบทนำ.....	1
บทที่ 2 ทฤษฎีที่เกี่ยวข้อง.....	3
2.1 เทคโนโลยีของมอส วีแอลเอสไอ(MOS VLSI).....	6
2.2 การทำงานและคุณสมบัติของทรานซิสเตอร์แบบมอส.....	7
2.3 เทคโนโลยีของส่วนประติมากรรมของสารกึ่งตัวนำ.....	14
บทที่ 3 การออกแบบวงจรรวมขนาดใหญ่.....	24
3.1 ขั้นตอนในการออกแบบวงจรรวมขนาดใหญ่.....	24
3.2 ขั้นตอนการออกแบบโดยใช้ซอฟต์แวร์.....	25
บทที่ 4 ผลการทดลอง.....	29
4.1 การออกแบบวงจรรวม 104.....	29
4.2 การออกแบบวงจร Z-80 อินเทอร์เฟต.....	33
4.3 ผลของการออกแบบวงจรรวม 104.....	47
4.4 ผลการออกแบบวงจร Z-80 อินเทอร์เฟต.....	48
4.5 ผลการเขียนสาร.....	48
บทที่ 5 บทวิจารณ์และสรุป.....	65
5.1 ปัญหาที่เกิดขึ้นระหว่างการทำงาน.....	65
5.2 สรุป.....	66
5.3 แนวทางในการพัฒนาต่อไป.....	66
ภาคผนวก.....	67
เอกสารอ้างอิง.....	71
กิตติกรรมประกาศ.....	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

หน้า

รูป 2.1	โครงสร้างมอสทรานซิสเตอร์.....	5
รูป 2.2	โครงสร้างไบโพลาร์ทรานซิสเตอร์.....	5
รูป 2.3	แสดงโครงสร้างของเอ็นเมอส (NMOS).....	6
รูป 2.4	แสดงโครงสร้างของพีเมอส (PMOS).....	7
รูป 2.4	แสดงโครงสร้างของพีเมอส (PMOS).....	7
รูป 2.5	แสดงโครงสร้างของซีเมอส (CMOS).....	7
รูป 2.6	แสดงโครงสร้างของทรานซิสเตอร์แบบเมอสชนิดเอ็นแชนแนล.....	9
รูป 2.7	แสดงโครงสร้างของทรานซิสเตอร์แบบเมอสชนิดพีแชนแนล.....	9
รูป 2.8	แสดงสัญลักษณ์ของทรานซิสเตอร์แบบเมอสทั้ง 2 ชนิด.....	10
รูป 2.9	แสดงการทำงานของทรานซิสเตอร์แบบเอ็นแชนแนลเมกซ์ใหญ่.....	11
รูป 2.10	กราฟแสดงความสัมพันธ์ระหว่าง I_D กับ V_{DD}	12
รูป 2.11	แสดงการทำงานของทรานซิสเตอร์แบบดีนลิทชันใหม่.....	13
รูป 2.12	กราฟแสดงความสัมพันธ์ระหว่าง I_{DD} กับ V_{DD}	13
รูป 2.13	แสดงขั้นตอนในการสร้างสิ่งประดิษฐ์สารกึ่งตัวนำ.....	14
รูป 2.14	แสดงขบวนการสร้างผลึกซิลิกอนด้วยขบวนการไซครอวาล์.....	16
รูป 2.15	แสดงขั้นตอนการเปิดช่องออกไซด์.....	18
รูป 2.16	แสดงการแพร่อะตอมสารเจือด้วยความร้อน.....	19
รูป 2.17	แสดงการแพร่อะตอมสารเจือด้วยการอิมพลานเตชัน.....	19
รูป 2.18	แสดงขั้นตอนกระบวนการสร้างซีเมอสแบบเกตที่เป็นโลหะ.....	21
รูป 2.19	แสดงขั้นตอนกระบวนการสร้างซีเมอสแบบซิลิกอนเกต.....	23
รูป 3.1	ไดอะแกรม แสดงถึงขั้นตอนในการออกแบบ.....	24
รูป 3.2	แสดงลำดับขั้นตอนในการออกแบบ.....	26
รูป 3.3	แสดงหน้าจอการทำงานของซอฟต์แวร์.....	28
รูป 4.1	บล็อกไดอะแกรมของวงจรนับ 104.....	30

รูป 4.2 เอกสารบล็อกไดอะแกรมของวงจรนับ 104. รหัสวงจรนี้ ไม่อนุญาตให้วงไปใช้ 30 ขั้นตอนการคำ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4.3	การนำแผนเกตมาต่อเป็น ที-ฟลิปฟลอป.....	31
รูป 4.4	ตัวอย่างสติกไดอะแกรม.....	31
รูป 4.5	อินเวอร์เตอร์เตอร์ สติกไดอะแกรม.....	32
รูป 4.6	แสดงการวางตำแหน่งของบล็อกต่างๆภายในไอซี.....	35
รูป 4.7	DECODE CHIP บล็อก	36
รูป 4.8	SIGNAL CHECKING บล็อก.....	36
รูป 4.9	Decode and generate set signal บล็อก	37
รูป 4.10	B1-B4 บล็อก.....	38
รูป 4.11	Control and generate signal for buffer บล็อก.....	39
รูป 4.12	Buffer บล็อก.....	40
รูป 4.13	วงจรโลจิกของ signal checking block.....	41
รูป 4.14	วงจรโลจิกของ decode chip select block.....	42
รูป 4.15	วงจรโลจิกของ decode data and generate set signal.....	43
รูป 4.16	วงจรโลจิกของ set block(B1-B4).....	44
รูป 4.17	วงจรโลจิกของ generate signal for buffer.....	45
รูป 4.18	วงจรโลจิกของ port and buffer.....	46
รูป 4.19	แสดงความหมายของแต่ละบิตของข้อมูล.....	47
รูป 4.20	แสดงวงจรมับ 104.....	49
รูป 4.21	แสดงการจำลองการทำงานของวงจรมับ 104.....	50
รูป 4.22	ซีไอเอฟของ signal checking block.....	51
รูป 4.23	ไทม์มิงไดอะแกรมของ signal checking block.....	52
รูป 4.24	ซีไอเอฟของ decode chip select block.....	53
รูป 4.25	ไทม์มิงไดอะแกรมของ decode chip select block.....	54
รูป 4.26	ซีไอเอฟของ decode data and generate set signal.....	55
รูป 4.27	ไทม์มิงไดอะแกรมของ decode data and generate set signal.....	56
รูป 4.28	ซีไอเอฟของ set block(B1-B4).....	57
รูป 4.29	ไทม์มิงไดอะแกรมของ set block(B1-B4).....	58

รูป 4.30	ซีไอเอฟของ generate signal for buffer.....	59
รูป 4.31	ไทม์มิงไดอะแกรมของ generate signal for buffer.....	60
รูป 4.32	ซีไอเอฟของ port and buffer.....	61
รูป 4.33	ไทม์มิงไดอะแกรมของ port and buffer.....	62
รูป 4.34	แสดงการต่อในวงจรมาที่ขาของตัวถัง.....	63
รูป 4.35	แสดงตัวถังจริงของวงจรนับ 104 เมื่อเจือสารแล้ว.....	64



การออกแบบวงจรรวมขนาดใหญ่

บุญวัฒน์ อัดชู อาจารย์ที่ปรึกษา
ภาคภูมิ เสตะรัต
ยรรยงยุทธ ศรีวิวารธนกุล
ปีการศึกษา 2531

บทคัดย่อ

วิทยานิพนธ์นี้ขอแนะนำเสนอการประยุกต์ใช้เทคโนโลยีการออกแบบวงจรรวมขนาดใหญ่ (VLSI) นำมาออกแบบชิปไอซี โดยตัวแรกที่ทำคือการออกแบบเป็นวงจรมัลติเพล็กซ์ 104 ให้อยู่ในชิปไอซี เพียงตัวเดียว วงจรมัลติเพล็กซ์ 104 เป็นวงจรถ่ายหน้าที่รับจาก 0-103 เมื่อนับถึง 103 ก็จะทำให้สัญญาณพัลส์ (pulse) ออกมาหนึ่งลูก ในวงจรมัลติเพล็กซ์ประกอบด้วยฟิลิปฟล็อป นำมาต่อรวมกันเป็นวงจรมัลติเพล็กซ์ และเกทต่างๆที่นำมาต่อกันเป็นส่วนของการถอดรหัส 104 โดยวงจรถ่ายหน้าที่ออกแบบแล้วนี้ได้ใช้ทรานซิสเตอร์ทั้งหมด 368 ตัว ใช้เนื้อที่บนแผ่นเวเฟอร์ทั้งหมด $2011.25 * 2733.75$ ไมครอน ชิพไอซีตัวที่สอง เป็นวงจรถ่ายหน้าที่เชื่อมต่อกับหน่วยประมวลผลกลาง Z-80 การใช้งานจะทำหน้าที่เป็นพอร์ตติดต่อกับอุปกรณ์ภายนอก ที่สามารถตั้งค่าแอดเดรสได้จากซอฟต์แวร์

การออกแบบวงจรถ่ายหน้าที่ทำบนเครื่องคอมพิวเตอร์ SUN 3/110 และใช้ซอฟต์แวร์ CIRCAD II ซึ่งเป็นซอฟต์แวร์ ที่ใช้สำหรับการออกแบบวงจรรวมขนาดใหญ่ โดยเฉพาะ และได้ส่งชิปไอซี วงจรมัลติเพล็กซ์ 104 ทำการเจือสารเรียบร้อยแล้ว ได้การทำงานตามที่ออกแบบไว้

VLSI DESIGN

Dr.Boonwat Attachoo Advisor

Phakpoom Setarath

Yunyongyuthh Sriwiwattanakul

1988

ABSTRACT

This project proposes the application of VLSI Design Technology to design the IC chips. The first circuit is counter 104 IC. The circuit counts input pulse from 0 to 103. There is a pulse output when it counts to 103. The circuit consists of 7 flip-flops in asynchronous counter and many gates in 104 decoder. The number of transistors which is used in this circuit are 368 transistors. The size of wafer of the chip is 2011.25*2733.75 micron and the technology is CMOS technology. The second IC chip is Interface-Z80 CPU. The circuit connects between CPU Z-80 and Input-Output unit and it's address ports is set by software.

The designed circuit was done on SUN 3/110 workstation with CIRCADII which is the software package for VLSI design. The first IC chip counter 104 was already fabricated and it works as designed.

บทที่ 1

บทนำ

ในปัจจุบันอุปกรณ์ทางอิเล็กทรอนิกส์ที่เรียกว่า ไอซี ได้เข้ามามีบทบาทมาก จะเห็นว่าในเครื่องมือหรือเครื่องใช้ไฟฟ้าได้มีแนวโน้มที่จะมีการใช้ ไอซี ในวงจรมากขึ้น ทั้งนี้เนื่องมาจากเทคโนโลยีที่ก้าวหน้าขึ้นทำให้การผลิต ไอซี กระทำได้ง่ายขึ้นและยังมีราคาถูกลงด้วย นอกจากนี้การใช้ ไอซี ในวงจรยังมีประโยชน์อย่างมากกล่าวคือทำให้ขนาดวงจรเล็กลงและมีการทำงานที่แน่นอนขึ้น ดังนั้นการศึกษาการผลิตวงจรรวมจึงเป็นสิ่งที่น่าสนใจและน่าริเริ่มให้มีการส่งเสริมเทคโนโลยีทางด้านนี้

ขั้นตอนการผลิต ไอซี นี้ประกอบด้วย 2 ขั้นตอนใหญ่ๆคือ การออกแบบ และการเจือสารขณะนี้ในประเทศไทยโรงงานส่วนมากจะเป็นลักษณะที่ทำการประกอบตัวถึงเท่านั้นไม่มีการออกแบบและเจือสารอย่างจริงจังถึงขั้นผลิตเป็นอุตสาหกรรม ดังนั้นบทความนี้ขอแนะนำเสนอขั้นตอนของการออกแบบไอซี โดยทำการออกแบบไอซี 2 ตัวโดยขั้นตอนแรกที่ทำคือ ไอซีที่ทำหน้าที่เป็นวงจรนับ 104 ซึ่งถือได้ว่าเป็นการริเริ่มและส่งเสริมขั้นตอนการผลิต ไอซี ให้เกิดขึ้นในประเทศไทยต่อไปในอนาคต อย่างไรก็ตามการทำวงจรนับ 104 ไอซีที่กล่าวถึงในที่นี้จะอยู่ในขั้นตอนของการออกแบบเท่านั้น หลังจากออกแบบเรียบร้อยแล้วจะส่งไปทำขั้นตอนเจือสารที่ประเทศออสเตรเลียและได้การทำงานตามที่ได้ออกแบบ การออกแบบวง จรรวมขนาดใหญ่นี้อาจทำได้ 2 วิธีคือ โดยมือ(Manual) และโดยซอฟต์แวร์ช่วยออกแบบ(CAD) ในการทำการออกแบบครั้งนี้ได้กระทำโดยใช้ซอฟต์แวร์ที่ชื่อ CIRCAD II ซึ่งเป็นภานำเอาคอมพิวเตอร์มาช่วยในการออกแบบ

ดังได้กล่าวมาแล้วว่าวงจรนี้จะทำการนับโดยเริ่มจาก 0 ถึง 103 เมื่อนับถึง 103 จะให้สัญญาณพัลส์ออกมาหนึ่งลูกนั้น หากเราเอาสัญญาณนาฬิกา(clock) ความถี่ 1 MHz ไปป้อนให้กับไอซี ตัวนี้ผลที่ได้ก็คือจะได้สัญญาณพัลส์ที่มีความถี่เท่ากับ $1 \times 10^6 / 104 = 9615.4$ ซึ่งใกล้เคียงกับค่าของบอร์ทเรต ที่ใช้ในโมเด็ม และนี่ก็คือวัตถุประสงค์ของ ไอซี ตัวนี้นั่นเอง

ชิปไอซีตัวที่สอง เป็นวงจรเชื่อมต่อกับหน่วยประมวลผลกลาง Z-80 การใช้งานจะศึกษาที่เป็นพอร์ตติดต่อกับอุปกรณ์ภายนอก โดยไม่ต้องต่อฮาร์ดแวร์เพิ่มในการตีโคทมอร์ธ และยังสามารตั้งค่าแอดเดรสได้จากซอฟต์แวร์ทำให้สามารถที่จะใช้เป็น

อุปกรณ์การสอนเกี่ยวกับไมโครโปรเซสเซอร์ ได้เป็นอย่างดี

วิทยานิพนธ์ฉบับนี้ จะกล่าวถึงขั้นตอนการออกแบบวงจรรวมขนาดใหญ่ โดยได้ทำการออกแบบวงจรตามหลักการแล้วส่งไป เจือสาร นำมาใช้งานจริง โดยมีรายละเอียดของแต่ละบทดังนี้


บทที่ 1 เป็นบทนำ กล่าวถึงความจำเป็นและวัตถุประสงค์ของโครงการนี้

บทที่ 2 จะกล่าวถึงทฤษฎีที่เกี่ยวข้องซึ่งใช้ในโครงการนี้

บทที่ 3 จะกล่าวถึงหลักการในการออกแบบวงจรรวมขนาดใหญ่ และการใช้ซอฟต์แวร์เข้าช่วยในการออกแบบ

บทที่ 4 จะกล่าวถึงการออกแบบวงจรจริงคือ วงจรนับ104 และวงจรอินเทอร์เฟสกับหน่วยประมวลผลกลาง Z-80 ตามขั้นตอนการออกแบบ

บทที่ 5 เป็นบทวิจารณ์และสรุป ข้อผิดพลาดตลอดจนแนวทางการพัฒนาโครงการต่อไป



บทที่ 2

ทฤษฎีที่เกี่ยวข้อง

เป็นที่ทราบกันดีว่าเทคโนโลยีวิศวกรรมอิเล็กทรอนิกส์ ได้เข้ามามีบทบาทต่อชีวิตความเป็นอยู่ของมนุษย์เป็นอย่างมาก โดยเฉพาะอย่างยิ่งในปัจจุบันและอนาคต ในระบบไฟฟ้าอิเล็กทรอนิกส์ ส่วนประกอบที่สำคัญคือ ชิ้นส่วนอิเล็กทรอนิกส์ ซึ่งได้รับการพัฒนามาอย่างต่อเนื่อง โดยเฉพาะชิ้นส่วนอิเล็กทรอนิกส์แบบแอคทีฟ (Electronic active devices) เริ่มตั้งแต่หลอดสุญญากาศ (Vacuum Tube) ซึ่งใช้เป็นชิ้นส่วนอิเล็กทรอนิกส์พื้นฐานในงานระบบอิเล็กทรอนิกส์ในยุคแรก ต่อมาจึงมีการนำเอาทรานซิสเตอร์มาใช้แทนหลอดสุญญากาศ เนื่องจากทรานซิสเตอร์มีประสิทธิภาพการทำงานที่ดีกว่า กินกำลังไฟน้อยกว่า น้ำหนักเบากว่า ขนาดเล็กและราคาถูกกว่า แต่เทคโนโลยีการสร้างก็มีได้หยุดอยู่เพียงแค่นั้น จนกระทั่งราวปี ค.ศ. 1960 มนุษย์ก็ได้ค้นพบเทคโนโลยีการสร้างวงจรรวม (Integrated Circuits Technology) หรือไอซี กล่าวคือสามารถสร้างทรานซิสเตอร์จำนวนเป็นหมื่นเป็นแสนตัวรวมทั้งชิ้นส่วนพาสซีฟ (passive devices) เช่น ตัวความต้านทานและตัวเก็บประจุไฟฟ้าลงบนชิ้นผลึกสารกึ่งตัวนำเล็ก ๆ โดยต่อรวมกันภายในเป็นวงจรรวมอิเล็กทรอนิกส์ที่สมบูรณ์ ชิ้นส่วนสารกึ่งตัวนำดังกล่าวนี้มักถูกเรียกสั้นๆว่า ชิป (IC chip) เทคโนโลยีใช้ในการสร้างไอซี นับว่าเป็นเทคโนโลยีระดับสูง ซึ่งต้องอาศัยความรู้ความสามารถและความชำนาญจากวิศวกรหลายสาขาร่วมกันเป็นเทคโนโลยีที่ละเอียดอ่อนและสลับซับซ้อน แต่ในโครงการนี้จะเน้นถึงส่วนของ การออกแบบวงจรรวมชิปตัวแรกซึ่งทำมาจากสารกึ่งตัวนำ นับเป็นต้นกำเนิดของศักราชอุปกรณ์สารกึ่งตัวนำ ซึ่งเริ่มจากซิลิคอนและเจอร์เมเนียม และต่อมาไม่นานนักซิลิคอนก็เข้ามาแทนที่เจอร์เมเนียม ซึ่งช่วงนี้เองทำให้เกิดเทคโนโลยีของไอซีขึ้นได้ โดยที่ชิ้นส่วนอิเล็กทรอนิกส์ต่าง ๆ เช่น ตัวความต้านทาน, ตัวเก็บประจุไฟฟ้า, ไดโอด และทรานซิสเตอร์จำนวนมากมาจะถูกสร้างขึ้นบนชิ้นของผลึกซิลิคอนชิ้นเล็ก ๆ และต่อภายในร่วมกันเป็นวงจรรวมอิเล็กทรอนิกส์ ซึ่งเราเรียกชิ้นส่วนนี้ว่า ชิป (chip) หรือไอซี (IC) โดยย่อมาจากคำว่า Intergrated Circuits หรือที่เราเรียกในภาษาไทยว่า "วงจรรวม" เราอาจจำแนกไอซีหรือวงจรรวมออกเป็นกลุ่มตามขนาดความจุของจำนวน

ชิ้นส่วนที่รวมอยู่ในชิปได้ดังนี้คือ

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) วงจรรวมขนาดเล็ก (Small Scale Integrations) หรือเขียนย่อ ๆ ว่า SSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณไม่เกิน 100 ตัว เช่น พวกไอซีประเภทเกทต่าง ๆ

2) วงจรรวมขนาดกลาง (Medium Scale Integrations) หรือเขียนย่อ ๆ ว่า MSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณ 100-1.000 ตัว เช่น พวกไอซีเคาน์เตอร์, มัลติเพลกเซอร์ และแอดเดอร์ เป็นต้น


3) วงจรรวมขนาดใหญ่มาก (Very Large Scale Integrations) หรือเขียนย่อ ๆ ว่า VLSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณ 20.000-50.000 ตัว เช่น พวกไมโครโปรเซสเซอร์ขนาด 16 และ 32 บิต เป็นต้น วงจรรวมแบบนี้ิยมเรียกว่า วีแอลเอสไอชิพ (VLSI chip)

นอกจากนี้ยังมีการคาดว่าในอีกไม่กี่ปีข้างหน้า ตัวโปรเซสเซอร์ชนิดพิเศษ จะประกอบด้วยทรานซิสเตอร์มากกว่า 500,000 ตัว และเราอาจเรียกไอซีนี้ว่า ไอซีขนาดใหญ่ยิ่ง (Ultra Large Scale Integrations) หรือเขียนย่อ ๆ ว่า ULSI และสำหรับไอซีที่มีจำนวนทรานซิสเตอร์มากกว่า 1 ล้านตัวขึ้นไป อาจถูกเรียกว่า "ไอซีขนาดยักษ์ (Giant Scale Integrations) หรือเขียนย่อ ๆ ว่า GSI

สำหรับเทคโนโลยีของการสร้างไอซีอาจจัดแบ่งได้ 2 แบบ คือ


1. เทคโนโลยีของมอส (MOS Technology)
2. เทคโนโลยีของไบโพลาร์ (Bipolar Technology)

เทคโนโลยีของมอสได้แก่ เทคโนโลยีซึ่งใช้สำหรับกระบวนการสร้างชิ้นส่วนประเภทมอส (Metal Oxide Semiconductor) ซึ่งหมายถึงทรานซิสเตอร์แบบมอส จะมีโครงสร้างดังรูป 2.1



รูป 2.1 โครงสร้างมอสทรานซิสเตอร์

ส่วนเทคโนโลยีของไบโพลาร์ (Bipolar) ได้แก่เทคโนโลยีซึ่งใช้สำหรับกระบวนการสร้างชิ้นส่วนประเภทไบโพลาร์ ซึ่งหมายถึงไบโพลาร์ทรานซิสเตอร์นั่นเอง จะมีโครงสร้างดังรูป 2.2



รูป 2.2 โครงสร้างไบโพลาร์ทรานซิสเตอร์

การพัฒนาไอซีถูกกระทำทั้งเทคโนโลยีของมอส และแบบของไบโพลาร์ ซึ่งต่างก็มีข้อดีข้อเสียที่แตกต่างกัน เช่น เทคโนโลยีของไบโพลาร์ จะทำให้ได้วงจรรวมที่มีความเร็วสูงแต่มีขนาดใหญ่ ส่วนเทคโนโลยีของมอส เหมาะสำหรับการสร้างวงจรรวมที่มีจำนวนชิ้นส่วนมาก ๆ เช่น พววงจรรวมขนาดใหญ่ (LSI) และ วงจรรวมขนาดใหญ่มาก (VLSI) อย่างไรก็ตามสำหรับวงจรรวมของแอส ก็สามารถให้อัตราเร็วของการทำงานที่สูงเป็นที่น่าพอใจ ดังนั้นสำหรับวงจรรวมขนาดใหญ่ (LSI) และขนาดใหญ่มาก (VLSI)


เอกสารเทคโนโลยีของมอสจึงมีความเหมาะสมมากที่สุดศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1 เทคโนโลยีของมอส วีแอลเอสไอ (MOS VLSI)

เทคโนโลยีของวีแอลเอสไอ หมายถึง เทคโนโลยีที่ใช้สำหรับกระบวนการ ออกแบบและสร้างวงจรรวมขนาดใหญ่มาก หรือ วีแอลเอสไอ ซึ่งก็คือ เทคโนโลยีของมอส นี้เอง ชั้นส่วนอิเล็กทรอนิกส์หลัก ที่อยู่ในชิปของวงจรรวมของวงจรรวมแบบนี้ ได้แก่ ทรานซิสเตอร์แบบมอส ซึ่งอาจจะเป็นทรานซิสเตอร์แบบมอส ชนิด เอ็นแซมเนล, พีแซมเนล หรือมีทั้ง 2 ชนิดรวมกันก็ได้ ดังนั้น เราจึงอาจแบ่งเทคโนโลยีของมอสวีแอลเอสไอ ออกได้เป็น 3 แบบ คือ

2.1.1) เทคโนโลยีแบบ เอ็นมอส (NMOS)


หมายถึง เทคโนโลยีที่ใช้ทรานซิสเตอร์แบบมอส ชนิดเอ็นแซมเนล (n-ch. MOS FET) เป็นชั้นส่วนหลักสำหรับกระบวนการออกแบบและสร้างวงจรรวม เทคโนโลยีนี้เมื่อตัดตรงที่สามารถสร้างวงจรรวมที่มีความเร็วในการทำงานสูง



รูป 2.3 แสดงโครงสร้างของเอ็นมอส (NMOS)

2.1.2) เทคโนโลยีแบบ พีมอส (PMOS)


หมายถึง เทคโนโลยีที่ใช้ทรานซิสเตอร์แบบมอส ชนิดพีแซมเนล (P-ch. MOS FET) เป็นชั้นส่วนหลักสำหรับกระบวนการออกแบบและสร้างวงจรรวม เทคโนโลยีแบบไม่มีข้อดีตรงที่สามารถสร้างได้ง่าย



รูป 2.4 แสดงโครงสร้างของพีเอ็มอส (PMOS)

2.1.3) เทคโนโลยีแบบ ซีเอ็มอส (CMOS)

CMOS ย่อมาจาก Complementary MOS หมายถึงเทคโนโลยีที่ใช้ทรานซิสเตอร์แบบมอส ชนิด ผสม (Complementary) ซึ่งมีทั้งชนิดเอ็นและพีเข้าเนลต่อร่วมกัน เป็นชิ้นส่วนหลักสำหรับกระบวนการออกแบบและสร้างวงจรรวม เทคโนโลยีแบบนี้มีข้อดีก็คือ ทำให้ได้วงจรรวมที่กินกำลังไฟฟ้าน้อยมาก ทำให้ประหยัด



รูป 2.5 แสดงโครงสร้างของซีเอ็มอส (CMOS)

2.2 การทำงานและคุณสมบัติของทรานซิสเตอร์แบบมอส

การทำงานของทรานซิสเตอร์ ถ้าแบ่งตามชนิดของกระแสที่ไหลในทรานซิสเตอร์ จะเห็นว่า เราสามารถแบ่งได้ 2 ชนิดคือ

2.2.1) ไบโพลาร์ ทรานซิสเตอร์ (Bipolar Transistor) จะมีการ

ไหลของกระแสทั้ง 2 ประเภท คือ มีทั้งกระแสอิเล็กตรอน และกระแสการไหลของโฮล

เอกสกรกระแสรวมคือผลรวมของกระแสทั้งสองที่ทรานซิสเตอร์ชนิดนี้จะมีความเร็วสูงใช้แต่มีขนาดกำกับการคำนวณไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใหญ่ไม่สามารถลดขนาดได้ เพราะจะทำให้เกิดการพังทลายได้ (Break Down)

2.2.2) มอส ทรานซิสเตอร์ (MOS Transistor) จะมีกระแสที่ไหลในทรานซิสเตอร์เพียงชนิดใดชนิดหนึ่งเพียงกระแสเดียว ตามแต่ชนิดของทรานซิสเตอร์ ถ้าเป็นทรานซิสเตอร์เอ็น ก็จะมีกระแสอิเล็กตรอนไหล แต่ถ้าเป็นทรานซิสเตอร์ชนิดพี ก็จะมีกระแสโฮลไหล ทรานซิสเตอร์ประเภทนี้เราสามารถย่อขนาดได้ ซึ่งการย่อขนาดจะทำให้คุณสมบัติโดยทั่วไปยังคงเดิม จึงเหมาะกับการมาใช้ในการออกแบบวงจรรวมขนาดใหญ่ได้


แต่ในที่นี้ เราจะสนใจแต่เฉพาะมอสทรานซิสเตอร์ เพราะเป็นทรานซิสเตอร์ในชนิดที่ เราใช้ในการออกแบบวงจรรวมขนาดใหญ่ โดยเราสามารถที่จะแบ่งตามชนิดของกระแสที่ไหลในทรานซิสเตอร์ได้เป็น 2 ชนิด คือ

1) ทรานซิสเตอร์แบบมอสชนิดเอ็นแชนแนล (n-ch. MOS FET)

มักนิยมเขียนย่อ ๆ ว่า nMOS FET หรือ nMOS T มีลักษณะโครงสร้างดังแสดงในรูปที่ 2.6 โดยที่ส่วนซอส (Source) และเดรน (Drain) เป็นสารกึ่งตัวนำชนิดเอ็น (n-type) ซึ่งถูกสร้างชั้นบนฐานของ (substrate) ของสารกึ่งตัวนำชนิดพี (p-type) ระหว่างส่วนซอสและเดรนจะมีโครงสร้างของ MOS ย่อมาจาก (Metal Oxide Semiconductor) ก็อยู่ ซึ่งโดยทั่วไปชั้นโลหะอาจเป็นอะลูมิเนียม ซึ่งอยู่บนชั้นของซิลิกอนไดออกไซด์ จะทำหน้าที่เป็นส่วนเกต (gate) หรือบางครั้งส่วนเกตอาจเป็นชั้นผลึกหลายรูป (Poly crystal) ของซิลิกอนก็ได้ ได้โดยเฉพาะโครงสร้างของวงจรรวมขนาดใหญ่ มักจะเป็นแบบที่มีเกตเป็นชั้นโพลีซิลิกอน (Poly silicon) กระแสที่ไหลในทรานซิสเตอร์แบบนี้ เป็นกระแสของอิเล็กตรอนอิสระ ซึ่งเป็นประจุไฟฟ้าลบ

2) ทรานซิสเตอร์แบบมอสชนิดพีแชนแนล (p-ch. MOS FET)


มักนิยมเขียนย่อ ๆ ว่า pMOS FET หรือ pMOS T. มีลักษณะโครงสร้างดังแสดงในรูปที่ 2.7 โดยที่ส่วนของซอสและเดรนเป็นสารกึ่งตัวนำชนิดพี (p-type) ซึ่งถูกสร้างชั้นบนฐานรอง (substrate) ของสารกึ่งตัวนำชนิดเอ็น (n-type) และมีโครงสร้างของมอส เป็นส่วนที่อยู่ระหว่างซอสกับเดรน กระแสที่ไหลในทรานซิสเตอร์แบบนี้ เป็นกระแสของโฮล ซึ่งเป็นประจุไฟฟ้าบวก



รูป 2.6 แสดงโครงสร้างของทรานซิสเตอร์แบบมอสชนิดเอ็นแชนเนล


2.6 ก เอ็นแชนเนลแบบเมทัลเกต

2.6 ข เอ็นแชนเนลแบบซิลิกอนเกต



รูป 2.7 แสดงโครงสร้างของทรานซิสเตอร์แบบมอสชนิดพีแชนเนล

สัญลักษณ์ที่ใช้แสดงทรานซิสเตอร์แบบมอส ชนิดเอ็นแชนเนลและพีแชนเนล สามารถเขียนได้หลายลักษณะดังแสดงในรูปที่ 2.8




รูป 2.8 แสดงสัญลักษณ์ของทรานซิสเตอร์แบบมอสทั้ง 2 ชนิด

การทำงานของทรานซิสเตอร์แบบมอส เราสามารถจำแนกได้เป็น 2 แบบ คือ

- 1) ทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์โหมด (Enhancement Mode Transistor)
- 2) ทรานซิสเตอร์แบบดีพลีชันโหมด (Depletion Mode Transistor)

2.2.2.1) ทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์โหมด

ทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์โหมด ซึ่งเป็นเอ็นพีเอ็น จะมีความถี่โคจรสร้าง ดังแสดงในรูปที่ 2.9 กล่าวคือ ส่วนช่องสและเดรนจะถูกสร้างชั้น^o โดสการแพร่ระดมสารเจือชนิดเอ็น (n-type) ซึ่งมีความหนาแน่นสูง เข้าไปในแผ่นผลึกฐานรองของสารกึ่งตัวนำชนิดพี (p-type) รอบ ๆ ส่วนของช่องสและเดรน จะมีลักษณะเป็นรอยต่อเอ็น-เอ็น (p-n junction) ซึ่งในย่านดังกล่าวนี้เรียกว่า ย่านปลอดพาหะ (Depletion region) ส่วนเขตประกอบด้วยชั้นของโพลีซิลิกอน ซึ่งซ่อนอยู่เหนือชั้นออกไซด์ โดยมีโลหะอะลูมิเนียมเป็นขั้วต่อไฟฟ้าของส่วนเขตจากโพลีซิลิกอน และเป็นขั้วไฟฟ้าของทั้งช่องสกับเดรนด้วย



รูป 2.9 แสดงการทำงานของทรานซิสเตอร์แบบ เอ็นแชนซ์ เมนท โมด

จากโครงสร้างดังกล่าว ส่วนซอสและเดรนจะถูกแยกจากกันด้วยไดโอดสองตัว ดังแสดงในรูป และในขณะที่ไม่มีแรงดันไบอัสระหว่างเกตและซอส ช่องทางเดินกระแสจะไม่ถูกเหนี่ยวนำให้เกิดขึ้น ทรานซิสเตอร์จะไม่ยอมให้กระแสไหลผ่าน ซึ่งเงื่อนไขก็คือ

- $V_D = V_S = V_{GS} = 0$
- V_D : แรงดันที่เดรน
- V_S : แรงดันที่ซอส
- V_{GS} : แรงดันระหว่างเกตและซอส


และถ้าเกตถูกต่อด้วยแรงดันไบอัสบวกที่เหมาะสม จะทำให้มีสนามไฟฟ้าเกิดขึ้นระหว่างเกตและฐานรอง และจะก่อให้เกิดการเหนี่ยวนำประจุลบ (อิเล็กตรอน) ขึ้นที่บริเวณผิวสัมผัสระหว่างสารกึ่งตัวนำกับฉนวนออกไซด์ ประจุลบดังกล่าวจะสะสมอยู่ในส่วนของสารกึ่งตัวนำ และกระจายจากซอสไปถึงเดรน ทำให้บริเวณดังกล่าวมีสภาพเปลี่ยนจากสารกึ่งตัวนำชนิดพี เช่น สารกึ่งตัวนำชนิดเอ็น และทำหน้าที่เป็นช่องทางเดินกระแสระหว่างซอสและเดรน ซึ่งเรียกว่า "เอ็นแชนแนล" กระแสนี้เองเมื่อเกิดขึ้นจะทำให้ทรานซิสเตอร์สามารถนำไฟฟ้าได้ ทรานซิสเตอร์แบบนี้บางครั้งถูกเรียกว่า induced channel MOS FET เนื่อง

จากแชนแนลเกิดจากการเหนี่ยวนำด้วยสนามไฟฟ้าที่เกต นอกจากนี้ ถ้าแรงดันไบอัส

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การใช้งานหรือการนำออกเผยแพร่โดยไม่ได้รับอนุญาตให้ถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างเกตและซอส V_{GS} มีค่ามากขึ้นก็จะมี การเหนี่ยวนำประจุมากขึ้น มีผลทำให้ขนาดของแชนแนลกว้างขึ้น กระแสก็จะไหล ได้มากขึ้น ดังแสดงในรูปที่ 2.10




รูป 2.10 กราฟแสดงความสัมพันธ์ระหว่าง I_D กับ V_{DS}


2.2.2.2) ทรานซิสเตอร์แบบดีพลีชันโหมด (Depletion mode Transistor) ทรานซิสเตอร์แบบดีพลีชันโหมดชนิดเอ็นแชนแนลมีลักษณะโครงสร้าง ดังแสดงในรูปที่ 2.11 โดยที่ส่วนของซอสและเดรนจะถูกสร้างขึ้น โดยการแพร่อะตอมสารเจือชนิดเอ็น ซึ่งมีความหนาแน่นสูง เข้าไปในแผ่นพอลิซิลิคอนของซิลิกอนชนิดพี หลังจากนั้นส่วนของแชนแนลจะถูกสร้างขึ้นด้วยวิธีการอิมพลานเตชัน (implantation) ซึ่งเป็นวิธีการยิงอะตอมสารเจือ เข้าไปในเนื้อสารกึ่งตัวนำ ลักษณะและโครงสร้างอื่น ๆ ของทรานซิสเตอร์แบบนี้จะเหมือนกับแบบเอ็นแชนแนลโหมดที่โหมดทุกประการ

จากลักษณะ โครงสร้างดังในรูปที่ 2.11 จะเห็นว่าขณะที่แรงดันเกต $V_G = 0$ โวลต์ และเมื่อแรงดันซอส-เดรน V_{DS} มีค่า ค่าหนึ่งกระแสเดรนก็จะเริ่มไหล นั่นก็คือ แม้ว่าไม่มีแรงดันที่เกต กระแสก็สามารถไหลผ่านแชนแนลได้ เนื่องจากแชนแนลถูกสร้างขึ้นมาแล้ว และในขณะที่แรงดันเกตถูกให้มีศักย์เป็นลบมากขึ้น จะมีผลทำให้เกิดการเหนี่ยวนำประจุ ให้อิเล็กตรอนเข้ามายังบริเวณแชนแนล ทำให้แชนแนลมีขนาดลดลง หรือก็คือ ทางเดินของกระแสจะแคบลง ดังนั้นขนาดของกระแสในตัวในกรณีนี้จะมีค่าลดลง และในทางตรงกันข้าม ถ้าเกตได้รับแรงดันไบอัส เป็นบวกมากขึ้น สลายไม่ฟอสที่กึ่งตัวนำบริเวณโครงสร้างของมอส จะก่อให้เกิดการเหนี่ยวนำประจุลบ เข้ามาสะสมบริเวณแชนแนลมากยิ่งขึ้น ดังนั้นขนาดของแชนแนลจึงขยายกว้างขึ้นกว่าเดิม และมีผลทำให้ขนาดของกระแสในตัวในกรณีที่มีค่าเพิ่มมากขึ้น ดังแสดงในรูปที่ 2.11

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.11 แสดงการทำงานของทรานซิสเตอร์แบบดัดแปลงใหม่



รูป 2.12 กราฟแสดงความสัมพันธ์ระหว่าง I_{DD} กับ V_{DD}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 เทคโนโลยีของส่วนประติงษ์ของสารกึ่งตัวนำ

ส่วนประติงษ์สารกึ่งตัวนำ หรือ Semiconductor device หมายถึง อุปกรณ์หรือชิ้นส่วนอิเล็กทรอนิกส์ที่สร้างขึ้นจากวัสดุสารกึ่งตัวนำ กระบวนการสร้างสิ่งประติงษ์ถูกเรียกว่า "เทคโนโลยีการสร้างสิ่งประติงษ์สารกึ่งตัวนำ" สิ่งประติงษ์สารกึ่งตัวนำในปัจจุบันมีมากมาย เช่น ไดโอด, ทรานซิสเตอร์ และไอซีต่าง ๆ ในการออกแบบวงจรรวมขนาดใหญ่มาก เราจะเห็นถึงการสร้างทรานซิสเตอร์แบบมอนท์ที่เป็น ซีมอส กระบวนการสร้างสิ่งประติงษ์ต่าง ๆ เหล่านี้ จะมีลักษณะคล้ายกัน

วัสดุสารกึ่งตัวนำมีอยู่หลายชนิด เช่น เยอรมันเนียม, ซิลิกอน, แคนเดียมซิลไฟด์ และแกลเลียมฟอสไฟด์ เป็นต้น สำหรับสิ่งประติงษ์ประเภทวงจรรวมโดยทั่วไปใช้ซิลิกอน ด้วยเหตุผลที่ว่า ชาติชนิดนี้มีอยู่มากมายบนผิวโลก ก็คือ ทรายทั่วไป โดยจะอยู่ในลักษณะของสารประกอบ ซิลิกอนไดออกไซด์ (SiO_2) โดยเราจะแยกซิลิกอนบริสุทธิ์ออกมาจากทราย ไปผ่านกระบวนการปลูกผลึก (Crystal Growth) ซึ่งจะได้แท่งผลึก (Crystal ingot) แท่งผลึกจะถูกตัดเป็นชิ้นบาง ๆ ขนาด 200-300 ไมครอน เรียกว่า เวเฟอร์ (Wafer) แผ่นผลึกที่ได้นี้ อาจจะเป็นสารกึ่งตัวนำชนิดเอ็น (n-type) หรือชนิดพี (p-type) ที่ขึ้นอยู่กับการเจืออะตอมสารเจือ (Impurity atom) ที่เติมลงไปใ้สารซิลิกอนขณะทำการปลูกผลึก แผ่นผลึกสารกึ่งตัวนำจะถูกนำมาใช้เป็นวัสดุเริ่มต้น สำหรับการสร้างสิ่งประติงษ์สารกึ่งตัวนำ ซึ่งเทคนิคที่สำคัญก็คือ เทคนิคของการสร้างรอยต่อ พี-เอ็น (P-N junction technique) ด้วยเทคนิคนี้เราจึงได้สิ่งประติงษ์สารกึ่งตัวนำที่มีคุณสมบัติต่างกันไป ตามเทคโนโลยีที่ใช้



รูป 2.13 แสดงขั้นตอนในการสร้างสิ่งประติงษ์สารกึ่งตัวนำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1) เทคนิคที่สำคัญสำหรับกระบวนการสร้าง

2.3.1.1) เทคนิคการสร้างแผ่นผลึกซิลิกอน (Wafer Processing)


สำหรับขั้นตอนนี้เราใช้ทรายเป็นวัตถุดิบ จากนั้นจะผ่านกระบวนการทางเคมี เพื่อจะแยกธาตุซิลิกอนบริสุทธิ์ โดยซิลิกอนบริสุทธิ์นี้ จะเป็นผลึกที่เรียงตัวไม่สมบูรณ์ (Polycrystalline Silicon) โดยเราจะนำเอาผลึกที่เรียงตัวไม่สมบูรณ์มาผ่านกระบวนการโซโคราลสกี (Czochralski Process) ซึ่งเป็นวิธีปัจจุบันที่ใช้กันอยู่ในการปลูกผลึกซิลิกอน (Ingot) ในกระบวนการนี้ เราสามารถที่จะเติมสารเจือเข้าไปในผลึกที่หลอมละลายอยู่ โดยผลึกที่หลอมละลายจะถูกบรรจุ ในหม้อหลอมโลหะที่ทำด้วยควอทซ์ (Quartz Crucible) ซึ่งล้อมรอบด้วยแท่งแผ่ความร้อนกราไฟท์ (Graphite Radiator) ซึ่งสามารถให้ความร้อนโดยการใช้คลื่นความถี่ในการเหนี่ยวนำ โดยจะควบคุมให้เหนือจุดหลอมเหลวของซิลิกอนเล็กน้อย จะมีอุณหภูมิประมาณ 1425 องศาเซลเซียส (จุดหลอมเหลวของซิลิกอน = 1410 องศาเซลเซียส) บรรยากาศหลังผลึกหลอมละลายจะต้องเป็น ฮีเลียม (Helium) หรือ อาร์กอน (Argon) เพื่อป้องกันสารแปลกปลอมเข้ามาในซิลิกอน เช่น พวกออกไซด์ ในการดึงผลึกขึ้นมา แท่งแก้วจะต้องมีตัวก่อ (Seed) โดยจะจุ่มลงไปในส่วนหลอมละลาย แล้วค่อย ๆ หมุนขึ้นในแนวตั้ง โดยอัตราเร็วในการหมุน มีค่าระหว่าง 30-180 มิลลิเมตรต่อชั่วโมง แล้วทำให้สารหลอมละลายเย็นตัวลง ก็จะทำให้ได้ผลึกที่เรียงตัวแบบสมบูรณ์ (Single Crystal)

เมื่อได้แท่งผลึกก็จะมาทำการตัด (Slid) โดยปกติแผ่นผลึกเวเฟอร์ จะมีความหนาอยู่ในช่วงระหว่าง 0.25-1.00 มิลลิเมตร ขึ้นอยู่กับขนาดของเส้นผ่าศูนย์กลาง จากนั้นจะนำมาขัดด้วยผงขัด ทำให้เกิดเป็นผิวนเงาเหมือนกระจก

2.3.1.2) เทคนิคการสร้างชั้นออกไซด์ (Oxidation)

สำหรับชั้นของซิลิกอนไดออกไซด์ ซึ่งจะมีคุณสมบัติที่เป็นฉนวนไฟฟ้าและโปร่งแสง ถูกนำมาใช้เป็นชั้นป้องกันผิวหน้าของสิ่งประดิษฐ์ นอกจากนี้ ยังใช้ป้องกันการแพร่ของสารเจือไม่ให้เข้าไปในส่วนที่ไม่ต้องการ ชั้นของออกไซด์สามารถสร้างได้หลายวิธี แต่ที่ใช้กันโดยทั่วไปได้แก่ กระบวนการออกซิเดชันโดยความร้อน (Thermal


Oxidation) โดยจะนำเอาแผ่นเหล็กซิลิกอนไปไว้ในเตาอุณหภูมิสูง และทำให้ทำปฏิกิริยากับออกซิเจนดังสมการเคมี



การออกซิเดชันแบบนี้ได้แบ่งออกเป็น 2 วิธี

-การออกซิเดชันแบบเปียก (Wet Oxidation) โดยทำให้เกิดการออกซิเดชันที่บรรยากาศของไอน้ำ (O₂) โดยจะมีอุณหภูมิอยู่ระหว่าง 900 องศา ถึง 1000 องศา ขบวนการนี้เกิดขึ้นได้อย่างรวดเร็ว

-การออกซิเดชันแบบแห้ง (Dry Oxidation) จะมีการออกซิไดซ์ที่บรรยากาศของออกซิเจนบริสุทธิ์ (O₂) โดยจะมีอุณหภูมิอยู่ในช่วง 1200 องศา



รูป 2.14 แสดงขบวนการสร้างผลึกซิลิกอนด้วยขบวนการไซโครทราฟี่

2.3.1.3) เทคนิคการเปิดช่องออกไซด์

หลังจากการออกซิเดชันแผ่นผลึกแล้ว ชั้นของออกไซด์จะเคลือบผิวของแผ่นซิลิกอนทั้งหมด การสร้างสิ่งประดิษฐ์สารกึ่งตัวนำชนิดต่างๆ จำเป็นที่จะต้องเปิดช่องออกไซด์ออก เพื่อที่จะเติมอะตอมสารเจือชนิดตรงกันข้ามไปไนเนื้อซิลิกอน กระบวนการที่นิยมใช้สำหรับการเปิดช่องออกไซด์ออกนี้ก็คือ "กระบวนการโฟโตลิโธกราฟี"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Photolithography process) บางครั้งเรียกสั้น ๆ ว่า โฟโตเอตซิงค์ (Photo etching) วัสดุและอุปกรณ์ที่จำเป็นสำหรับกระบวนการนี้ก็คือ กระจกต้นแบบ, น้ำยาไวแสง, น้ำยาล้าง (Developer), น้ำยาละลายออกไซด์ เป็นต้น

กระจกต้นแบบหรือ Mask มีหลายแบบ มีลักษณะคล้ายนิมล์กระจก ภาพต้นแบบของตัวทรานซิสเตอร์หรือสิ่งประดิษฐ์อื่น ๆ จะถูกนำมาถ่ายย่อลงบนกระจกต้นแบบ ให้มีขนาดเท่ากับขนาดจริงที่ต้องการ ซึ่งในระดับของวงจรรวมขนาดใหญ่ ขนาดที่เล็กที่สุดประมาณ 1 ไมครอน

น้ำยาไวแสง (Photoresist) เป็นสารไวแสงซึ่งมีอยู่ 2 ชนิดคือ แบบชนิดลบ (Negative type) และชนิดบวก (Positive type) สามารถเลือกใช้ได้ตามความเหมาะสม

ขั้นตอนง่าย ๆ ของกระบวนการเปิดช่องออกไซด์ลำดับได้ดังนี้คือ นำแผ่นซิลิกอนที่มีชั้นออกไซด์อยู่ที่ผิวหน้า ไปเคลือบด้วยน้ำยาไวแสง จากนั้นนำกระจกต้นแบบที่มีลวดลายปรากฏอยู่ ทาบกับแผ่นซิลิกอน แล้วฉายด้วยแสงอัลตราไวโอเล็ต จากนั้นนำแผ่นซิลิกอนไปล้างน้ำยาล้าง (Developer) บริเวณของสารไวแสงที่ถูกแสงและไม่ถูกแสง จะมีปฏิกิริยากับน้ำยาล้างแตกต่างกัน ดังนั้น จึงทำให้เกิดภาพลวดลายเหมือนต้นแบบบนแผ่นซิลิกอน นำแผ่นซิลิกอนที่ได้ไปจุ่มลงในน้ำยาละลายออกไซด์ ชั้นของออกไซด์บริเวณที่ไม่มีสารไวแสงเคลือบอยู่ และถูกละลายออกไปกลายเป็นช่องเปิดออก และมีลักษณะลวดลายเหมือนกระจกต้นแบบทุกประการ ดูในรูปที่ 2.15


2.3.1.4) เทคนิคการเติมอะตอมสารเจือ

เมื่อแผ่นซิลิกอนที่ถูกเปิดช่องของออกไซด์แล้ว จะถูกนำไปเติมอะตอมสารเจือ เพื่อสร้างเป็นรอยต่อพี-เอ็น (P-N junction) มีอยู่ 2 วิธี ที่นิยมใช้กันในปัจจุบัน

1 การแพร่อะตอมสารเจือด้วยความร้อน (Thermal Diffusion)

โดยจะให้แผ่นซิลิกอนอยู่ในที่ที่มีความร้อนสูง โดยอยู่ในบรรยากาศของสารเจือที่แพร่เข้าไปวิธีการนี้สามารถทำได้ง่ายมีราคาต่ำ แต่ประสิทธิภาพจะไม่ค่อยดี เพราะจะมีการแพร่ออกด้านข้าง อาจทำให้มีการเชื่อมติดต่อกันได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูป 2.15 แสดงขั้นตอนการเปิดช่องออกไซด์


2 การแพร่อะตอมสารเจือด้วยกระบวนการไอออนอิมพลานเตชัน

(Implantation) ขบวนการนี้จะใช้ลำแสงอิเล็กตรอนยิงลำไอออนไปยังเป้าหมายที่สามารถควบคุมความเข้มข้นในการแพร่สารได้สูง เหมาะสำหรับการแพร่สารของเทคโนโลยีวงจรรวมขนาดใหญ่ ขบวนการนี้จะมีต้นทุนในการผลิตสูงมาก และจะต้องใช้เวลาในการทำงาน เพราะจะต้องทำไปยังทุกจุดบนแผ่นฉลิกอนที่ต้องการแพร่สาร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.16 แสดงการแพร่อะตอมสารเจือด้วยความร้อน



รูป 2.17 แสดงการแพร่อะตอมสารเจือด้วยการอิมพลานเตชัน

2.3.2) กระบวนการสร้างอุปกรณ์โดยใช้มอสเทคโนโลยี

สามารถแบ่งได้เป็น 3 ลักษณะ คือ

- กระบวนการ เอ็มเอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

- กระบวนการ นีมอส

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้

- กระบวนการ ซีมอส

ส่วนเกทนั้นอาจใช้เป็น อลูมิเนียม หรือจะเป็นโพลีซิลิกอนก็ได้ ในเทคโนโลยีการออกแบบวงจรรวมขนาดใหญ่ จะใช้แบบโพลีซิลิกอนเกท

ในการสร้างอุปกรณ์วงจรรวมขนาดใหญ่ ได้ใช้เฉพาะเทคโนโลยีของ เอ็มเอส กับ ซีมอส เท่านั้น และในปัจจุบันการผลิตวงจรรวมขนาดใหญ่มาก จะมีเฉพาะเทคโนโลยีของ ซีมอส เพราะมีข้อได้เปรียบเทคโนโลยีของเอ็มเอส อยู่หลายประการเช่น

- มีการกระแสที่ต่ำกว่า คือ จะกินกระแสเฉพาะช่วงที่มีการเปลี่ยนแปลงลอจิก (Transition) เท่านั้น

- มีไรส์ไทม์ (Rise time) กับฟอลไทม์ (Fall time) อยู่ในอันดับเดียวกัน


- สามารถนำเอาเอาท์พุท ไปเป็นอินพุทของอุปกรณ์ตัวอื่นได้หลายตัว คือ มีกำลังขับ (Fan out) สูง

- จะมีค่าของลอจิกที่เป็น "1" กับเป็น "0" ที่สมบูรณ์

- มีช่วงการทำงานของเพาเวอร์ขึ้นหลาย ซึ่งสามารถเปลี่ยนแปลงได้ คือ อยู่ในช่วง 1.5-15 V

2.3.2.1) กระบวนการสร้างซีมอสแบบเกทที่เป็นโลหะ

เริ่มจากแผ่นผลึกซิลิกอนชนิดเอ็น ถูกนำไปออกซิเดชัน จากนั้นก็เปิดชั้นของออกไซด์ในส่วนที่จะทำเป็นบ่อชนิดพี (Pwell) แล้วจึงทำการแพร่สารโดยเจืออะตอมสารชนิดพี ซึ่งบริเวณนี้จะเป็นส่วนฐานรองของทรานซิสเตอร์ชนิดเอ็น เมื่อได้ดังนี้จึงทำการสร้างทรานซิสเตอร์ชนิดพีบนฐานรองชนิดเอ็น โดยการแพร่สารเจือชนิดพี และต่อมากทรานซิสเตอร์ชนิดเอ็นก็ถูกสร้างขึ้น ในส่วนของบ่อชนิดพี จากนั้นชั้นออกไซด์บาง (Thin oxide) บริเวณเกทจะถูกสร้างขึ้น แล้วจึงสร้างขึ้นสัมผัสอะลูมิเนียมและอะลูมิเนียมเกต ที่ตัวทรานซิสเตอร์ทั้งสอง ในบางครั้งเพื่อเพิ่มประสิทธิภาพการทำงาน อาจมีการสร้าง "แชลนัล สโตป" (Channel stop) เพื่อป้องกันการลัดถึงกันของซอสกับเดรน หรือที่เรียกว่า ปรากฏการณ์แลทช์อัพ (Latch up) เราจะเห็นขั้นตอนการสร้างเป็นไปตามลำดับของรูป 2.18




เอกสารนี้เป็นเอกสารรูป 2 ค. 18 น แสดงขั้นตอนกระบวนการสร้างชิปออสแบบเกทที่เป็นโลหะใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2.2) กระบวนการสร้างซีมอสแบบซิลิกอนเกต

กระบวนการนี้จะใช้ซิลิกอนเป็นเกต ซึ่งจะสามารถเป็นตัวกำหนดอัตราส่วนความกว้างและความยาว ที่มีผลต่อการทำงานของทรานซิสเตอร์ เราเรียกวิธีการแบบนี้ว่า "self-aligned" ส่วนกระบวนการอื่นก็ใช้เหมือนกระบวนการที่ผ่านมาดังมีขั้นตอนตามรูป 2.19

- รูป A จะนำชั้นของแผ่นซิลิกอนที่เคลือบด้วยซิลิกอนไดออกไซด์ (SiO_2) แล้วมาเปิดช่องส่วนที่จะเป็นทรานซิสเตอร์ออก
- รูป B ทำการเคลือบทินออกไซด์ (Thin oxide) ซึ่งเป็นการทำเกตออกซิเดชันโดยส่วนที่มีความหนาประมาณ 200 ~ 800 อังสตรอม
- รูป C นำแผ่นหน้ากากที่ใช้สำหรับกัดลายของ โพลีซิลิกอนมาทำการวาดลวดลายซิลิกอนลงบนชั้นงาน
- รูป D ทำการเปิดช่อง n-type ส่วนที่จะแพร่สาร แล้วทำการแพร่สาร n ลงไปในช่องออกไซด์ที่เปิดไว้
- รูป E ทำการเคลือบออกไซด์ทั้งหมดอีกหน โดยเน้นส่วนที่จะเชื่อมโลหะ (Contact cut) ออกไปส่วนภายนอก
- รูป F ทำการวางส่วนที่เป็นโลหะคือ อลูมิเนียม ลงไปในส่วนของ (Contact cut) และลวดลายโลหะที่ใช้เชื่อมติดต่อกันทั้งหมด




รูป 2.19 แสดงขั้นตอนกระบวนการสร้างซีมอสแบบซิลิกอนเกต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

หลักการออกแบบวงจรรวมขนาดใหญ่

3.1 ขั้นตอนในการออกแบบวงจรรวมขนาดใหญ่ เราสามารถจะแบ่งวิธีการออกแบบได้ตามไดอะแกรมได้ดังรูป 3.1



รูป 3.1 ไดอะแกรม แสดงถึงขั้นตอนในการออกแบบ

เอกสารนี้เป็นเอกสารลิขสิทธิ์ (Design description) นั้น เป็นขั้นตอนที่กำหนดด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะของวงจรทั้งหมด ถึงลักษณะการทำงานโดยบอกถึงอินพุตที่ต้องการ เอาท์พุทที่ได้ ตลอดจนความสามารถในการตอบสนองความถี่ของวงจร

3.1.2 การออกแบบซิสเต็ม (System design) ในขั้นตอนนี้จะทำการแบ่งบล็อกการทำงานที่ประกอบกันเป็นวงจรอย่างคร่าว ๆ รวมทั้งกำหนดตำแหน่งของแต่ละบล็อกในวงจรซึ่งเรียกว่าฟลอร์แพลน(Floor plan) โดยจะต้องคำนึงถึงความสะดวกในการเชื่อมต่อระหว่างบล็อก และการเชื่อมต่อระหว่างตัววงจรกับขาของชิปที่จะต่อนำไปใช้งาน ตลอดจนการใช้สายต่าง ๆ ร่วมกัน

3.1.3 การออกแบบฟังก์ชัน (Function) เป็นการอธิบายถึงรายละเอียดในการทำงานของแต่ละบล็อก

3.1.4 การออกแบบระดับลอจิก (LOGIC DESIGN) จะทำการเปลี่ยนการทำงานของฟังก์ชันที่ได้จากขั้นตอนที่แล้ว เป็นวงจรทางลอจิกทั้งหมด


3.1.5 การออกแบบในระดับเกตและทรานซิสเตอร์ (GATE/TRANSISTER DESIGN) เป็นการเปลี่ยนวงจรลอจิก ที่ได้จากขั้นตอนที่แล้ว มาเป็นวงจรที่ประกอบไปด้วการทำงานในระดับเกต และเปลี่ยนให้อยู่ในระดับการทำงานของทรานซิสเตอร์ ในที่สุด

3.1.6 การออกแบบในระดับเลย์เอาท์ (LAYOUT DESIGN) เป็นขั้นตอนสุดท้ายในการออกแบบ คือ ทำการจัดวางทรานซิสเตอร์ ลงไปในระดับชั้น(Layer) โดยชั้นตอนนี้ต้องคำนึงถึงข้อกำหนดของกฎการออกแบบ (Design rules) ตลอดจนทำการซิมูเลต (simulate) วงจร ให้ได้การทำงานตามเวลา(Timing Diagram) เพื่อตรวจสอบความถูกต้องของการทำงานเบื้องต้นของวงจร ในขั้นตอนนี้ เราสามารถใช้ซอฟต์แวร์ เข้ามาช่วย โดยใช้ซอฟต์แวร์ที่ชื่อเซอร์แคดทู(CIRCAD II) ในการออกแบบ

3.2 ขั้นตอนการออกแบบโดยใช้ซอฟต์แวร์

ในอดีตการออกแบบวงจรจะใช้มือทำ(manual) โดยกำหนดเป็นอัตราส่วนขยายออกมา เมื่อออกแบบเสร็จแล้วจึงนำไปถ่ายย่อส่วนลงมา ทำให้การออกแบบเป็นไปได้อย่างลำบาก จึงพัฒนาการออกแบบโดยใช้ซอฟต์แวร์เข้ามาช่วย ซึ่งเป็นโปรแกรมสำหรับการออกแบบวงจรรวมขนาดใหญ่โดยเฉพาะ ซึ่งมีขั้นตอนการใช้งานดังรูปที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 3.2 แสดงลำดับขั้นตอนในการออกแบบ ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.2 สามารถอธิบายได้ดังนี้คือ

1 การออกแบบขั้นแรกจะเป็นการออกแบบจากแนวความคิด(LAYOUT IDEA) เป็นเลย์เอาต์ของวงจรที่จะออกแบบ โดยจะออกมาในรูปของสติค ไดอะแกรม(stick diagram) เป็นการออกแบบอย่างคร่าวๆตามแนวความคิดของผู้ออกแบบ ช่วยให้การออกแบบในระดับต่อไปง่ายขึ้น

2 จากนั้นจึงนำเอาเลย์เอาต์ ดังกล่าวมาออกแบบโดยผ่านซอฟต์แวร์ เซอร์แคด ทู โดยทำการวางอุปกรณ์ทรานซิสเตอร์ และเชื่อมต่อทางเดินไฟฟ้าต่างๆเข้าด้วยกัน การออกแบบจะเป็นแบบระดับชั้น(hierarchical) โดยแบ่งเป็นระดับๆ จากระดับโมดูล ซึ่งเป็นบล็อกของวงจรรย่อย จนถึงระดับลิฟเซลล์ ซึ่งเป็นระดับที่ประกอบไปด้วย อุปกรณ์(transistors) และการวางสายต่างๆ ผลของการออกแบบจะอยู่ใน เอสแอล ไฟล์(Symbolic Layout File)


3 เมื่อได้ เอสแอล ไฟล์ เป็นผลลัพธ์จากการออกแบบ จะต้องทำการเปลี่ยนให้อยู่ในรูปแบบมาตรฐาน ที่ใช้กันอยู่ทั่วไป โดยจะเปลี่ยนให้อยู่ในรูปซีไอเอฟ ไฟล์ (Caltech Intermediate Form) ซึ่ง โคทของซีไอเอฟเป็นสัญลักษณ์ทางด้านกราฟิค ซึ่งกำหนดรูปร่างทางเรขาคณิตของวงจรรวมที่ออกแบบ หน้าทีของซีไอเอฟ ก็คือใช้เป็นภาษาที่เชื่อมโยงระหว่างผู้ออกแบบและการผลิตหน้ากากในการแพร่สารของทางโรงงานผู้ผลิต ในการเปลี่ยนจากเอสแอล ไฟล์ไปยัง ซีไอเอฟ ไฟล์ สามารถจะใช้คำสั่ง จิกซ์อว์ โดยตรงจากโปรแกรมเซอร์แคด ทู

4 เมื่อได้ ซีไอเอฟ ไฟล์ ก็อาจถือว่าเป็นการสิ้นสุดการออกแบบแล้ว ทางผู้ผลิตจะสนใจแต่ เอสแอล ไฟล์และ ซีไอเอฟ ไฟล์ ขั้นตอนต่อไปจะเป็นการทดสอบการทำงานของวงจรวว่าเป็นดังที่ออกแบบหรือไม่และทดสอบถึงความผิดพลาดต่างๆ ตลอดจนสถานะการทำงาน โดยจะนำ ซีไอเอฟ ไฟล์ มาสร้างซิมไฟล์(SIMULATE FILE) โดยใช้คำสั่งการลาก์(galab) ซึ่งในซิมไฟล์ จะเก็บค่าความเก็บประจุ ตลอดจนขนาดพื้นที่ของชั้นต่างๆ ที่จะใช้ในการคำนวณ และทดสอบต่างๆ

5 ทำการทดสอบ โดยป้อนสถานะโลจิก เข้าไปเพื่อดูผลการเปลี่ยนแปลงของวงจรร โดยจะใช้ซิมไฟล์กับไทม์มิง-อินพุทไฟล์ (TIN FILE) ซึ่งเป็นไฟล์ข้อมูลที่ประกอบไปด้วย

เอกสารสถานะโลจิก และขาเอาต์พุตที่ต้องการติดตาม มาสร้างไทม์มิง-อินพุทไฟล์(TOUT FILE) ในด้านการคำนวณ ไม่ว่าจะเป็นกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยใช้คำสั่งเทรค(trek) โดยไทม์มิ่ง-เอาท์พุทไฟล์ ที่ได้จะเป็นตัวบอกถึงการเปลี่ยนแปลงการทำงานของวงจร ในขณะที่มีอินพุทตามที่ป้อนใน ไทม์มิ่ง-อินพุทไฟล์และเราสามารถที่จะนำมาวาดเป็นสภาวะการทำงาน (wave form) โดยใช้คำสั่ง ซิมพลอต(simplot) ที่ ไทม์มิ่ง-เอาท์พุทไฟล์



รูป 3.3 แสดงหน้าจอการทำงานของซอฟต์แวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบวงจร

4.1 การออกแบบวงจรมัลติ 104

เป็นขั้นตอนแรกในการออกแบบ โดยจะมองวงจรแล้วแบ่งเป็นบล็อกต่างๆ แต่ละบล็อก จะมีการทำงานเฉพาะอย่างแตกต่างกันไป จากวงจรมัลติ 104 จะประกอบไปด้วย 2 บล็อก คือ

- 1) ไบนารีเคาท์เตอร์ บล็อก
- 2) ดีโคดเดอร์ บล็อก


ดังแสดงในรูปที่ 4.1 ซึ่งเป็นบล็อกไดอะแกรม อย่างคร่าวๆ และเป็นขั้นตอนแรกในการออกแบบ ขั้นตอนต่อมาคือทำการวิเคราะห์แต่ละบล็อกว่าจะประกอบด้วยวงจรอย่างไรบ้าง ซึ่งเป็นเดียวกับวงจรมัลติทั่วไปที่ประกอบด้วย ฟลิปฟลอป และ เกทต่างๆ ฉะนั้นในบล็อกที่ทำหน้าที่จริงๆ ประกอบด้วยฟลิปฟลอปทั้งหมด 7 ตัว ซึ่งเป็นที่ ฟลิปฟลอป และ เกทในบล็อกที่ทำหน้าที่เป็นวงจรถอดรหัส เพื่อทำให้มันนับ 0-103 เท่านั้นวงจรที่สมบูรณ์ของวงจรมัลติ 104 ได้แสดงไว้ในรูปที่ 4.2 จากรูปที่ 4.2 จะเห็นว่าในขณะนี้เราได้วงจรที่เกือบจะประกอบด้วย เกททั้งหมด โดยยังมีอุปกรณ์ที่ไม่ใช่เกทคือ ฟลิปฟลอป อยู่นั้น ขั้นตอนต่อไปที่ต้องทำคือเปลี่ยนฟลิปฟลอป ให้เป็นเกทให้หมดเพื่อให้ได้วงจรในระดับเกท ในรูปที่ 4.3 แสดงให้เห็นการนำเอา แนนเกท(nand gate) มาต่อกันเป็น ฟลิปฟลอป ฉะนั้นเราจะ ได้วงจรมัลติ 104 ที่ประกอบด้วยเกททั้งหมดซึ่งพร้อมที่จะเปลี่ยนเป็นทรานซิสเตอร์ได้ต่อไป

เมื่อเปลี่ยนวงจรให้อยู่ในระดับเกท แล้ว จึงทำการเขียน สติคไดอะแกรม ซึ่งเป็นแผนภาพชนิดหนึ่ง ที่จะใช้เป็นเครื่องมือช่วยทำให้การออกแบบง่ายขึ้น โดยสติคไดอะแกรมจะแสดงให้เห็นถึงการวางตำแหน่งต่างๆของทรานซิสเตอร์และสายเชื่อมต่อต่างๆซึ่งจะเกิดขึ้นจริงเมื่อนำวงจรนั้นไปเจือสาร โดยสติคไดอะแกรมจะแสดงได้ถึงชั้นของสารแต่ละชนิด ในภาพแสดงนั้นจะแสดงออกมาเป็นลักษณะของสัญลักษณ์ที่แทนสารแต่ละชั้นดังแสดง ในรูปที่ 4.4 โดยมีหลักอยู่ง่าย ๆ ดังนี้คือ


- 1 เมื่อใดที่สายเชื่อมที่เป็นชนิดเดียวกันหรืออยู่ชั้นเดียวกันมาชนกันหรือ

ตัดกันเมื่อใด จุดที่ชนกันนั้นจะเชื่อมกัน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1 บล็อก ไดอะแกรมของวงจรนับ 104




รูปที่ 4.2 โลจิกไดอะแกรมของวงจรนับ 104

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 จุดเชื่อมหรือจุดตัดระหว่างชั้น โพลีซิลิกอนกับ โลหะหรือกับดีเฟนิชัน แสดงด้วยเครื่องหมายกากบาท


3 เมื่อใดก็ตามที่ โพลีซิลิกอนลากผ่านดีเฟนิชันจะ เกิดทรานซิสเตอร์ขึ้น มาหนึ่งตัว



รูปที่ 4.3 การนำแนกเขตมาต่อเป็น ที-ฟลิปฟลอป

- Red or polysilicon
- _____ Green or diffusion.
- ===== Blue or metal.


(ก)



(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 4.4 ตัวอย่างสติกโดอะแกรม โดยอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนในรูปที่ 4.4 ข แสดงลักษณะของสติกไดอะแกรมในลักษณะต่างๆ รูปที่ 4.5 ก แสดงสติกไดอะแกรมของวงจรอินเวอร์ทเตอร์โดยสามารถเปรียบได้กับวงจรในรูปของทรานซิสเตอร์ ในรูป 4.5 ข ส่วน 4.5 ค แสดงสติกไดอะแกรมของอินเวอร์ทเตอร์ในกรณีที่ เป็น เอ็มเอส อย่างไรก็ตามสำหรับวงจรขนาดใหญ่ เมื่อเปรียบเทียบระหว่างการใช้ออนแวน์ออกแบบกับการเขียนสติกไดอะแกรม จะพบว่าสติกไดอะแกรมไม่สามารถช่วยอะไรได้มาก อย่างเช่น วงจรนับ 104 การเขียนสติกไดอะแกรมของวงจรทั้งหมดจะยุ่งยากและเสียเวลามาก ดังนั้น จะไม่แสดงสติกไดอะแกรมของวงจรทั้งหมดในที่นี้



รูปที่ 4.5 อินเวอร์ทเตอร์ สติกไดอะแกรม

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ โดยสงวนสิทธิ์ในเนื้อหาและข้อมูลทั้งหมด กรุณาอย่านำข้อมูลไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การออกแบบวงจร Z-80 อินเทอร์เฟต

วงจร Z-80 อินเทอร์เฟต นี้ได้ถูกออกแบบขึ้นโดยมีจุดประสงค์เพื่อให้ผู้ที่ใช้งาน Z-80 ซึ่พียูและต้องทำการติดต่อกับอุปกรณ์ภายนอกได้รับความสะดวกในการทำ งาน คือเพียงแต่ทำการต่อสายต่างๆจาก Z-80 มาเข้าไอซี นี้แล้วเขียนโปรแกรมควบคุม โดยไม่ต้องทำการสร้างวงจรถอดรหัสเอง ทั้งนี้กลุ่มผู้ใช้เป้าหมายที่คณะผู้วิจัยตั้งไว้ได้แก่ นักศึกษาที่ฝึกภาคปฏิบัติในห้องทดลองของภาควิชาวิศวกรรมคอมพิวเตอร์ โดยผลการออกแบบ ได้คุณสมบัติของไอซี ดังต่อไปนี้

- มีพอร์ตที่สามารถใช้ต่อกับอุปกรณ์ภายนอกได้ 2 พอร์ต คือ พอร์ต A และ พอร์ต B
 - แต่ละพอร์ต สามารถเป็นได้ทั้ง อินพุตพอร์ต และ เอาท์พอร์ต
 - แต่ละพอร์ต จะมีหมายเลขแอดเดรส ใดก็ได้ขึ้นอยู่กับที่ผู้ใช้กำหนดโดยโปรแกรม
 - เบอร์พอร์ต ของตัวไอซี เองสามารถเลือกได้ 4 เบอร์ คือ FF, FE, FD, FC
- ภายในไอซี ประกอบด้วยบล็อกการทำงาน 12 บล็อก โดยแบ่งออกเป็นกลุ่มๆได้ดังนี้

- 1 Decode chip
- 2 Signal checking
- 3 Decode data and generate set signal
- 4 Control and generate signal for buffer
- 5 Detect port address 4 blocks (B1-B4)
- 6 I/O port 4 blocks (C1-C4)

ในรูปที่ 4.6 แสดงการวางตำแหน่งของบล็อกต่างๆภายในไอซี โดยรายละเอียดของการทำงานของแต่ละบล็อก สามารถอธิบายได้ดังนี้

1) Decode chip จะทำหน้าที่ตรวจสอบแอดเดรสพอร์ต ของไอซี แต่ละตัวที่ผู้ใช้ทำการกำหนดแอดเดรส กับ แอดเดรสที่ Z-80 ซึ่พียู ส่งมาว่าตรงกันหรือไม่ ถ้าตรงกันก็จะให้สัญญาณ cs เป็น "0" การให้ไอซีแต่ละตัวมีค่าแอดเดรสเท่าใด ทำได้ โดยเช็ทที่ขา C0 และ C1 ฉะนั้นจึงทำให้การกำหนดพอร์ตไอซีทำได้ 4 ค่า นั้นหมายความว่าเราสามารถให้ไอซีตัวนี้ต่อรวมกันได้ไม่เกิน 4 ตัว ความสัมพันธ์ของค่า C0, C1 แสดง ได้ดังตารางข้างล่าง ส่วนในรูปที่ 4.7 เป็นวงจรภายในบล็อก

C1	CO	ADDRESS NO.
0	0	FC
0	1	FD
1	0	FE
1	1	FF


ตารางแสดงความสัมพันธ์ของ CO, C1 กับ หมายเลขแอดเดรส

2) Signal checking ในบล็อกนี้จะทำหน้าที่สร้างสัญญาณที่จำเป็นสำหรับการอื่น และ เอาท์ พอร์ต ซึ่งได้แก่ IOR (I/O Read) และ IOW (I/O Write) โดยนำสัญญาณ RD, WR และ IORQ จากชิพมาใช้ในรูปที่ 4.8 แสดงรายละเอียดภายใน

3) Decode data and generate set signal สำหรับ บล็อก นี้จะมีหน้าที่ในการสร้างสัญญาณเซตและเคลียร์ สำหรับใช้ในการตั้งแอดเดรสพอร์ต โดยจะรับสัญญาณ CS จาก Decode Chip บล็อก และ สัญญาณ IOW จาก Signal Checking บล็อก มาเป็นสัญญาณอินพุต แล้วทำการตรวจสอบสัญญาณขาเอาต์ ได้แก่ D0, D1, D2 ซึ่งใช้เป็นบิตควบคุมว่าขณะนี้ผู้ใช้ต้องการจะเซตหรือเคลียร์แอดเดรสของพอร์ตใด เช่น แอดเดรสของพอร์ต A อินพุต หรือพอร์ต B เอาท์พุต ในรูปที่ 4.9 แสดงรายละเอียดภายใน


4) บล็อก B1, B2, B3, B4 ทั้ง 4 บล็อก นี้มีโครงสร้างภายในที่เหมือนกันซึ่งแต่ละบล็อก จะทำหน้าที่เก็บค่าแอดเดรสพอร์ต ที่ผู้ใช้ส่งค่ามาเซตโดยสัญญาณเซต จากในข้อ 3 ซึ่งจะเห็นว่ามี 4 เส้น แต่ละเส้นจะมาแยกเข้า B1-B4 บล็อก แต่ละเส้นจะทำหน้าที่เป็นตัวอินพุต ให้แต่ละบล็อกหับข้อมูลเข้าไปเป็นแอดเดรสพอร์ต สำหรับ พอร์ต A I/P, พอร์ต A O/P, พอร์ต B I/P, พอร์ต B O/P และเมื่อผู้ใช้เซต แอดเดรส

เอกสารเรียบร้อยแล้วบล็อกนี้ก็จะทำหน้าที่ตรวจสอบขาแอดเดรสระหว่างการใช้งานว่าข้อมูลต้องไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 4.6 แสดงการวางตำแหน่งของบล็อกต่างๆภายในไอซี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 DECODE CHIP บล็อก




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 4.8 SIGNAL CHECKING บล็อก มอนูญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 Decode and generate set signal บล็อก

ผ่านไปทางใด หากมีแอดเดรส ตรงกับที่เก็บไว้ก็จะสร้างสัญญาณ INA, INB, OUTA, OUTB

เอกตามลำดับ เมื่อไปทริกบล็อกอื่นต่อไป ในรูปที่ 4.10 แสดงรายละเอียดภายในบล็อก ระเบียบขั้นตอนการคำนวณว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.10 B1-B4 บล็อก

5) Control and generate signal for buffer หน้าทีของ บล็อก นี้ก็คือ นำเอาสัญญาณ IOW, IOR มาทำการรวม กันกับสัญญาณ INA, INB, OUTA, OUTB เพื่อตรวจสอบในขณะที่ใช้งานว่าจะเป็นการอ่านหรือเขียนที่ พอร์ต ไต แล้วสร้างสัญญาณ อันได้แก่ RDA, WRA, RDB, WRB เพื่อไปทริกบัฟเฟอร์ ให้อยอมให้ข้อมูลผ่านไปได้ รูปที่ 4.11 แสดงรายละเอียดของบล็อก ดังกล่าว

6) บัฟเฟอร์ บล็อก เป็นบล็อกที่ทำหน้าที่เป็นบัฟเฟอร์ในการส่งผ่าน ข้อมูลเข้าและออกตามพอร์ตต่างๆ โดยจะได้รับสัญญาณอีนาเบิ้ลจากบล็อกรูปที่ 4.10 โดย ในกรณีที่ เป็นบัฟเฟอร์ของข้อมูลออกจะต้องมีความสามารถในการแลทดาตาเอาไว้ด้วย รายละเอียดแสดงในรูปที่ 4.12

เอกสารนี้เป็นเอกสารเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากทำการวิเคราะห์ไอซีของเราว่าประกอบด้วยบล็อกอะไรและ ฟังก์ชันใดบ้างแล้ว ต่อไปก็คือการเปลี่ยนฟังก์ชันเหล่านั้นเป็นวงจรจริงทางด้านโลจิก ซึ่งผล ที่ได้แสดงไว้ในรูปที่ 4.13-4.4.18




รูปที่ 4.11 Control and generate signal for buffer


การใช้งานไอซี Z-80 อินเทอร์เฟต

การใช้งานไอซี Z-80 อินเทอร์เฟต มีขั้นตอนพอสรุปได้ 2 ขั้นตอนคือ


- 1) การอินทิเกรต ค่าต่างๆ ประกอบไปด้วยการอินทิเกรต ค่า 2 ค่าได้แก่
 - 1.1) ทำการกำหนดหมายเลขพอร์ทสำหรับ ไอซีแต่ละตัว ทำได้โดยการ ตั้ง ค่าโลจิกที่ CO, C1 ดังแสดงไว้แล้วในตารางข้างต้น
 - 1.2) ทำการโปรแกรมกำหนดหมายเลขพอร์ท สำหรับพอร์ท A หรือ พอร์ท B ทำได้โดยการส่งข้อมูลออกมาที่พอร์ทที่เป็น ไอซี แล้วใช้บิตควบคุมเป็นตัวเลือกดังแสดงใน รูปที่ 4.19
- 2) การใช้งาน สำหรับการใช้นั้นเมื่อทำการอินทิเกรต ค่าต่างๆเรียบร้อยแล้ว ก็สามารถใช้งานได้เหมือนกับที่ทำการต่อวงจรประเภทวงจรถอดรหัสภายนอกได้ทุกประการ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 4.12 ภัทเพอร์บล็อกนั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่รูป 4.13 วงจรลอจิกของ signal checking block นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Sheet Document Number: 9
 DECODE CHIP SELECT BLOCK
 Date: January 15, 1989 | Sheet 2 of 5


รูป 4.14 วงจรโลจิกของ decode chip select block

เอกสารนี้เป็นเอกสารที่... ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Size Document Number: A
 DECODE DATA AND GEN. SIGNAL
 Date: JANUARY 15, 1989 (REV. 3) OF 8

เอกสารนี้เป็นเอกสารที่ **รูป 4.15 วงจรโลจิกของ decode data and generate set signal**
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




SET DOCUMENT NUMBER SET BLOCK B1-B4
 A
 Date: January 16, 1989 Sheet 4 of 6

เอกสารนี้เป็นเอกสารที่สามารถนำส่วนหรือวงจรมานำไปใช้เพื่อวัตถุประสงค์ในการศึกษา
 รูป 4.16 วงจรลอจิกทวิสถานะแบบขนาน (b1-b4)
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 4.17 วงจรโลจิกของ generate signal for buffer

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำออกเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์ได้
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size Document Number: A
 PORT AND BUFFER
 Date: January 15, 1999 Sheet 5 of 5

เอกสารนี้เป็นเอกสารที่รูป 4.18 วงจรโลจิกของ port and buffer ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



<p>F (Flag) = 0 → SET</p> <p style="padding-left: 40px;">= 1 → CLEAR</p> <p>X (data) = don't care</p>		<p>S₁S₂ = 00 → B₁</p> <p style="padding-left: 40px;">= 01 → B₂</p> <p style="padding-left: 40px;">= 10 → B₃</p> <p style="padding-left: 40px;">= 11 → B₄</p>
---	--	--

รูปที่ 4.19 แสดงความหมายของแต่ละบิตของข้อมูล

4.3 ผลของการออกแบบวงจรมุม 104

ได้ทำการออกแบบบนเครื่อง SUN 3/110C โดยใช้โปรแกรม เซอร์แคด ทุ วงจรที่ออกแบบก็ใช้เทคโนโลยีซีมอส วงจรที่ได้ใช้ทรานซิสเตอร์ทั้งหมด 368 ตัว และมีขนาดเนื้อที่บนชั้นซิลิกอนเท่ากับ 2011.25 X 2533.75 ตารางไมครอน ผลที่ได้จากการออกแบบจะเป็น ซีไอเอฟไฟล์ ซึ่งเป็น เทกส์ไฟล์ ที่มีความยาวมาก แต่เราสามารถใส่คำสั่งซีเอฟพลอต(cifplot) ในโปรแกรมให้ทำการอ่าน ซีไอเอฟ ไฟล์ออกมา แล้ววาดรูปวงจรมแสดงแต่ละชั้น(layer) ของ ซีมอสเทคโนโลยีออกมาตรวจสอบดูได้ ดังแสดงในรูปที่ 4.20

จากรูปที่ 4.20 จะเห็นว่า ชิปที่ออกแบบไว้ มีทั้งหมด 11 ขา ซึ่งประกอบด้วย Vcc , GND , I/P , O/P โดยเฉพาะตรงส่วนของขาต่อ I/P และ O/P จะมีวงจรสำหรับป้องกันอันตรายกับทรานซิสเตอร์อยู่ด้วย ซึ่งวงจรมนี้ถูกออกแบบสำเร็จไว้แล้วอยู่ในโปรแกรม ผู้ใช้เพียงแต่เรียกออกมาเท่านั้น

นอกจากการออกแบบแล้ว ในโปรแกรมเซอร์แคด ทุ ยังมีส่วนของ

เอกสารที่ตรวจสอบการทำงานของวงจรมด้วย ซึ่งตรวจสอบสัญญาณเวลาของอินพุตและเอาต์พุตด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลของการใช้โปรแกรมเซอร์แคด ทู ตรวจสอบวงจรแสดงในรูปที่ 4.21


จากรูปที่ 4.21 จะเห็นได้ว่า การทำงานของวงจรเป็นไปตามที่ออกแบบไว้ คือมีการนับสัญญาณนาฬิกา (Input event) จำนวน 104 ลูก (0 - 103) แล้วจะให้สัญญาณนาฬิกาเอาต์พุตออกมา 1 ลูก และ แสดงให้เห็นถึงเอาต์พุตของฟลิปฟลอปแต่ละสเตท (Q0 - Q6) ด้วย

4.4 ผลการออกแบบวงจร Z-80 อินเทอร์เฟต

จากการออกแบบโมดูลต่างๆ ในวงจรได้ทำงานตามที่ได้ออกแบบเอาไว้ แต่วงจรรวมเนื่องจาก มีขนาดใหญ่จึงเกิดปัญหาในการรวมวงจรทางซอฟต์แวร์ อย่างไรก็ตามได้ทดสอบความถูกต้อง ของการออกแบบ โดยได้ทำการต่อฮาร์ดแวร์ทดสอบกับซิงเกิลบอร์ด ผลปรากฏว่าวงจรสามารถ ทำงานได้ตามต้องการ ส่วนในรูปที่ 4.22-4.33 แสดงผลของการออกแบบซึ่งเป็นซีไอออนและไมโครมิงโคอะแกรมของแต่ละบล็อก

4.5 ผลการเจือสาร

เราได้ส่งการออกแบบวงจรมับ 104 คือส่งเอสแอลไฟล์ และ ซีไอเอฟไฟล์ ของวงจร ไปเจือสารยังประเทศออสเตรเลีย โดยทางนั้นได้เจือสารด้วยเทคโนโลยี 5 ไมครอนซิงเกิลเมทัลโพลีซิลิกอนเกต (5 MICRON SINGLE METAL POLYSILICON GATE) โดยทำแบบ มัลติโปรเจคชิพ (MULTI PROJECT CHIP) ดังรูป 4.34 ซึ่งแสดงการต่อจากชิพในวงจร มาที่ตัวถัง โดยจะต่อมาเฉพาะชิพที่ต้องการใช้งานเท่านั้น วิธีนี้จะทำให้ประหยัดต้นทุนการผลิตได้มาก จากการตรวจสอบการเจือสาร จะเห็นว่าช่วงสัญญาณนาฬิกาทรานซิชัน ไม่มีการแลทเอาไว้ จึงไม่สามารถจะจับสัญญาณได้ แต่การทำงานของ Q1-Q6 ยังทำงานได้ตามที่ออกแบบไว้




COUNTER104PLOT.CIF		11:35 Tuesday 8 August 1988	
Window (microns) : [0.00,-3.75] - [2011.25,2730.00]			
Plot size (mm) : 125 by 169 Scale : 16.3397 micron/mm			
Plot level : 1-4	<input type="checkbox"/> CP	<input type="checkbox"/> CPD	<input type="checkbox"/> CPW
User : visiaub	<input checked="" type="checkbox"/> CC	<input type="checkbox"/> CG	<input type="checkbox"/> CM <input type="checkbox"/> CND


รูปที่ 4.20 แสดงวงจรมับ 104

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVE_FORM.SIMULATION TREK v1.0 10:26 Tuesday 9 August 1988



เอกสารนี้เป็นเอกสารที่ 4.21 แสดงการจำลองการทำงานของวงจรนับ 104 หน้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



SIGNALCHECK

09: 04 Wednesday 15 March 1989

Window (microns) : [-3.75, -3.75] - [186.25, 173.75]


Plot size (mm) : 135 by 126 Scale : 1.4305 micron/mm

Plot level : 1-2 CPW


User : vlsisub CC CM CND CP CPD

เอกสารนี้เป็นเอกสารรูป 4.22 ซีไอเอฟของ signal checking block ที่ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น -อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SIGNALCHECK TREK v1.0 09:36 Wednesday 15 March 1989




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานำไปใช้ประโยชน์ด้านการค้า
พ 4.23 ไทมิ่งไดอะแกรมของ signal checking block
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่ **รูป 4.24** ซีไอเอฟของ decode chipselect block ให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Decode-CS.tout TREK v.1.0 04: 18 Wednesday 15 March 1989




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ประกอบการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูป 4.25 ไทม์มิงของ decode chipselect block
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DECODE GEN SIGNAL <small>04:00 Wednesday 10 March 1960</small>
Window (microns) : [-6.00, 13.75] - [652.50, 1120.00]
Plot size (mm) : 205 by 355 Scale : 2.1040 microns/mm


เอกสารนี้เป็นรูป 4.26 ซีไอเอของ decode data and gen. signal block
 ไม่ว่าจะรื้อได้ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DECODE-GEN-SIGNAL.tout TREK-v1.0 QE: 04 Wednesday 15 March 1989



รูป 4.27 ไทม์ลิงของ decode data and gen. signal block

เอกสารนี้เป็นเอกสารทสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ห้ามมิให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ADDRSET



11:00 Wednesday 15 March 1989

Window (microns) : [-5.00, -3.75] - [1336.25, 1805.00]


Plot size (mm) : 265 by 356 Scale : 5.1505 micron/mm

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของ set block (b1-b4) กรุณาให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADDRSET, TOUT TREK v1.0 11:05 Wednesday 15 March 1989




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูป 4.29 ไทม์มิงของ set block(b1-b4)
 ไม่ว่าจะผิดๆที่สิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




GENSIGNAL-FOR-BUFFER			
Drawn: 21/08/88			
Plot size: 100 x 100 mm Scale: 2.0000 mm/mm			
Plot level: 1-8	<input type="checkbox"/> CP	<input type="checkbox"/> CPD	<input type="checkbox"/> CPW
Layer: 1-16	<input checked="" type="checkbox"/> CC	<input type="checkbox"/> CM	<input type="checkbox"/> CND

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.31 ไทม์มิงของ gen.signal for buffer block


เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์หรือการสงวนเพื่อสิทธิที่ก่อกำเนิดขึ้น เมื่อผู้จัดทำนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PORT-BUFFER			
Part No. 101 - 102 - 103 - 104 - 105 - 106 - 107 - 108 - 109 - 110 - 111 - 112 - 113 - 114 - 115 - 116 - 117 - 118 - 119 - 120 - 121 - 122 - 123 - 124 - 125 - 126 - 127 - 128 - 129 - 130 - 131 - 132 - 133 - 134 - 135 - 136 - 137 - 138 - 139 - 140 - 141 - 142 - 143 - 144 - 145 - 146 - 147 - 148 - 149 - 150 - 151 - 152 - 153 - 154 - 155 - 156 - 157 - 158 - 159 - 160 - 161 - 162 - 163 - 164 - 165 - 166 - 167 - 168 - 169 - 170 - 171 - 172 - 173 - 174 - 175 - 176 - 177 - 178 - 179 - 180 - 181 - 182 - 183 - 184 - 185 - 186 - 187 - 188 - 189 - 190 - 191 - 192 - 193 - 194 - 195 - 196 - 197 - 198 - 199 - 200 - 201 - 202 - 203 - 204 - 205 - 206 - 207 - 208 - 209 - 210 - 211 - 212 - 213 - 214 - 215 - 216 - 217 - 218 - 219 - 220 - 221 - 222 - 223 - 224 - 225 - 226 - 227 - 228 - 229 - 230 - 231 - 232 - 233 - 234 - 235 - 236 - 237 - 238 - 239 - 240 - 241 - 242 - 243 - 244 - 245 - 246 - 247 - 248 - 249 - 250 - 251 - 252 - 253 - 254 - 255 - 256 - 257 - 258 - 259 - 260 - 261 - 262 - 263 - 264 - 265 - 266 - 267 - 268 - 269 - 270 - 271 - 272 - 273 - 274 - 275 - 276 - 277 - 278 - 279 - 280 - 281 - 282 - 283 - 284 - 285 - 286 - 287 - 288 - 289 - 290 - 291 - 292 - 293 - 294 - 295 - 296 - 297 - 298 - 299 - 300 - 301 - 302 - 303 - 304 - 305 - 306 - 307 - 308 - 309 - 310 - 311 - 312 - 313 - 314 - 315 - 316 - 317 - 318 - 319 - 320 - 321 - 322 - 323 - 324 - 325 - 326 - 327 - 328 - 329 - 330 - 331 - 332 - 333 - 334 - 335 - 336 - 337 - 338 - 339 - 340 - 341 - 342 - 343 - 344 - 345 - 346 - 347 - 348 - 349 - 350 - 351 - 352 - 353 - 354 - 355 - 356 - 357 - 358 - 359 - 360 - 361 - 362 - 363 - 364 - 365 - 366 - 367 - 368 - 369 - 370 - 371 - 372 - 373 - 374 - 375 - 376 - 377 - 378 - 379 - 380 - 381 - 382 - 383 - 384 - 385 - 386 - 387 - 388 - 389 - 390 - 391 - 392 - 393 - 394 - 395 - 396 - 397 - 398 - 399 - 400 - 401 - 402 - 403 - 404 - 405 - 406 - 407 - 408 - 409 - 410 - 411 - 412 - 413 - 414 - 415 - 416 - 417 - 418 - 419 - 420 - 421 - 422 - 423 - 424 - 425 - 426 - 427 - 428 - 429 - 430 - 431 - 432 - 433 - 434 - 435 - 436 - 437 - 438 - 439 - 440 - 441 - 442 - 443 - 444 - 445 - 446 - 447 - 448 - 449 - 450 - 451 - 452 - 453 - 454 - 455 - 456 - 457 - 458 - 459 - 460 - 461 - 462 - 463 - 464 - 465 - 466 - 467 - 468 - 469 - 470 - 471 - 472 - 473 - 474 - 475 - 476 - 477 - 478 - 479 - 480 - 481 - 482 - 483 - 484 - 485 - 486 - 487 - 488 - 489 - 490 - 491 - 492 - 493 - 494 - 495 - 496 - 497 - 498 - 499 - 500 - 501 - 502 - 503 - 504 - 505 - 506 - 507 - 508 - 509 - 510 - 511 - 512 - 513 - 514 - 515 - 516 - 517 - 518 - 519 - 520 - 521 - 522 - 523 - 524 - 525 - 526 - 527 - 528 - 529 - 530 - 531 - 532 - 533 - 534 - 535 - 536 - 537 - 538 - 539 - 540 - 541 - 542 - 543 - 544 - 545 - 546 - 547 - 548 - 549 - 550 - 551 - 552 - 553 - 554 - 555 - 556 - 557 - 558 - 559 - 560 - 561 - 562 - 563 - 564 - 565 - 566 - 567 - 568 - 569 - 570 - 571 - 572 - 573 - 574 - 575 - 576 - 577 - 578 - 579 - 580 - 581 - 582 - 583 - 584 - 585 - 586 - 587 - 588 - 589 - 590 - 591 - 592 - 593 - 594 - 595 - 596 - 597 - 598 - 599 - 600 - 601 - 602 - 603 - 604 - 605 - 606 - 607 - 608 - 609 - 610 - 611 - 612 - 613 - 614 - 615 - 616 - 617 - 618 - 619 - 620 - 621 - 622 - 623 - 624 - 625 - 626 - 627 - 628 - 629 - 630 - 631 - 632 - 633 - 634 - 635 - 636 - 637 - 638 - 639 - 640 - 641 - 642 - 643 - 644 - 645 - 646 - 647 - 648 - 649 - 650 - 651 - 652 - 653 - 654 - 655 - 656 - 657 - 658 - 659 - 660 - 661 - 662 - 663 - 664 - 665 - 666 - 667 - 668 - 669 - 670 - 671 - 672 - 673 - 674 - 675 - 676 - 677 - 678 - 679 - 680 - 681 - 682 - 683 - 684 - 685 - 686 - 687 - 688 - 689 - 690 - 691 - 692 - 693 - 694 - 695 - 696 - 697 - 698 - 699 - 700 - 701 - 702 - 703 - 704 - 705 - 706 - 707 - 708 - 709 - 710 - 711 - 712 - 713 - 714 - 715 - 716 - 717 - 718 - 719 - 720 - 721 - 722 - 723 - 724 - 725 - 726 - 727 - 728 - 729 - 730 - 731 - 732 - 733 - 734 - 735 - 736 - 737 - 738 - 739 - 740 - 741 - 742 - 743 - 744 - 745 - 746 - 747 - 748 - 749 - 750 - 751 - 752 - 753 - 754 - 755 - 756 - 757 - 758 - 759 - 760 - 761 - 762 - 763 - 764 - 765 - 766 - 767 - 768 - 769 - 770 - 771 - 772 - 773 - 774 - 775 - 776 - 777 - 778 - 779 - 780 - 781 - 782 - 783 - 784 - 785 - 786 - 787 - 788 - 789 - 790 - 791 - 792 - 793 - 794 - 795 - 796 - 797 - 798 - 799 - 800 - 801 - 802 - 803 - 804 - 805 - 806 - 807 - 808 - 809 - 810 - 811 - 812 - 813 - 814 - 815 - 816 - 817 - 818 - 819 - 820 - 821 - 822 - 823 - 824 - 825 - 826 - 827 - 828 - 829 - 830 - 831 - 832 - 833 - 834 - 835 - 836 - 837 - 838 - 839 - 840 - 841 - 842 - 843 - 844 - 845 - 846 - 847 - 848 - 849 - 850 - 851 - 852 - 853 - 854 - 855 - 856 - 857 - 858 - 859 - 860 - 861 - 862 - 863 - 864 - 865 - 866 - 867 - 868 - 869 - 870 - 871 - 872 - 873 - 874 - 875 - 876 - 877 - 878 - 879 - 880 - 881 - 882 - 883 - 884 - 885 - 886 - 887 - 888 - 889 - 890 - 891 - 892 - 893 - 894 - 895 - 896 - 897 - 898 - 899 - 900 - 901 - 902 - 903 - 904 - 905 - 906 - 907 - 908 - 909 - 910 - 911 - 912 - 913 - 914 - 915 - 916 - 917 - 918 - 919 - 920 - 921 - 922 - 923 - 924 - 925 - 926 - 927 - 928 - 929 - 930 - 931 - 932 - 933 - 934 - 935 - 936 - 937 - 938 - 939 - 940 - 941 - 942 - 943 - 944 - 945 - 946 - 947 - 948 - 949 - 950 - 951 - 952 - 953 - 954 - 955 - 956 - 957 - 958 - 959 - 960 - 961 - 962 - 963 - 964 - 965 - 966 - 967 - 968 - 969 - 970 - 971 - 972 - 973 - 974 - 975 - 976 - 977 - 978 - 979 - 980 - 981 - 982 - 983 - 984 - 985 - 986 - 987 - 988 - 989 - 990 - 991 - 992 - 993 - 994 - 995 - 996 - 997 - 998 - 999 - 1000			
Part No. 101	CP	CPD	CPY
Part No. 102	<input checked="" type="checkbox"/> CC	CK	CD


เอกสารนี้เป็นเอกสารที่วางไว้สำหรับงานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

O/P-PORT TREK v1.0 ... 09: 18 Wednesday 15 March 1989




Time (x 1.0e-9 seconds)

I/P-PORT TREK v1.0 ... 09: 23 Wednesday 15 March 1989




Time (x 1.0e-9 seconds)


เอกสารนี้เป็นเอกสารที่ 4.33 ไม่มีของ port and buffer block ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่ควรนำออกไปใช้ประโยชน์ด้านการค้า
 4.34 แสดงการต่อในวงจรมาที่ขาของตัวถัง
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.35 แสดงตัวถังจริงของวงจรมับ 104 เมื่อเจือสารแล้ว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และสรุป

5.1 ปัญหาที่เกิดขึ้นระหว่างการทำงาน

ปัญหาต่าง ๆ ที่เกิดขึ้นในระหว่างการทำงาน พอจะสรุปได้ดังนี้

5.1.1 ปัญหาอันเนื่องมาจากข้อบกพร่องของซอฟต์แวร์ที่ใช้

- ทำการแก้ไขพอร์ทที่วางลงไปแล้วไม่ได้
- การทำงานล่าช้าอย่างเห็นได้ชัด เมื่อวงจรมีขนาดใหญ่
- บางครั้งการทำงานของซอฟต์แวร์ จะออกมาสู่ฮิสเต็ม โดยไม่สามารถควบคุมได้ ทำให้วงจรที่ออกแบบอยู่เสียหาย
- เกิด คอร์ดั้มพ์ (core dump) ขึ้นเมื่อเกิดการข้อผิดพลาดทำให้สิ้นเปลืองเนื้อที่ในหน่วยความจำของ ฮาร์ดดิสก์
- การแจ้งจุดผิดพลาดไม่ชัดเจน ทำให้หาจุดผิดพลาดในวงจรได้ลำบาก
- ซอฟต์แวร์ ที่ใช้ยังทำการจัดช่องว่างระหว่างวงจรได้ไม่ดี คือ หลังจากทำการจิกซอว์ (jigsaw) แล้วช่องว่างยังไม่มีขนาดเล็กที่สุด (minimize) ทำให้สิ้นเปลืองเนื้อที่ เป็นผลให้ต้นทุนการผลิตสูงขึ้น เพราะต้องใช้เนื้อที่ของเวเฟอร์เพิ่มขึ้นไม่เหมาะในการนำไปออกแบบเพื่อการค้า
- ขาดต่อ (PAD) ที่ให้มาพร้อมซอฟต์แวร์ มีปัญหาในการเชื่อมต่อกัน เพราะมีช่องว่างไม่ตรงกัน

5.1.2 ปัญหาอันเกิดมาจากลักษณะทางกายภาพ (Physical characteristic)

ปัญหาของทรานซิสเตอร์ ในเทคโนโลยีของซีมอส ได้แก่

- ปรากฏการณ์แลทช์อัพ (Latch Up Effect) ได้แก่ การลัดวงจรระหว่างชั้นพลาซ กับ กราวด์ ซึ่งเกิดจากค่าความต้านทานของเนื้อสารมาก ได้แก้ไขโดยใช้ชั้นสเตรทคอนแทค (Substrate Contact) เพื่อลดความต้านทานในเนื้อสารลง
- บอดี้เอฟเฟ็ค (Body Effect) ได้แก่ การที่แรงดันขีดเริ่ม (Threshold Voltage) มีค่าสูงขึ้น เมื่อนำทรานซิสเตอร์มาต่ออนุกรมกัน ดังนั้น ในวงจรจึงไม่ใช่ทรานซิสเตอร์มาต่ออนุกรมกันเกิน 4 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.3 ปัญหาเนื่องจากเทคโนโลยีการผลิตไม่สามารถทำได้ภายในประเทศ

จึงต้องส่งไปผลิตยังประเทศอื่น ทำให้ต้องเสียเวลารอฝังผลในการผลิตนาน

5.2 สรุป

ตลอดโครงการงานการศึกษา ได้ศึกษาการใช้เทคโนโลยี การออกแบบวงจรรวมขนาดใหญ่ (VLSI) แบบซีมอสสาเหตุที่เปลี่ยนจากเทคโนโลยีเอ็นเมอส มาเป็นแบบซีมอส เพราะเนื่องจากเทคโนโลยีแบบ ซีมอส มีคุณสมบัติที่ดีกว่าเอ็นเมอส หลายประการ เช่น ใช้กระแสไฟฟ้าน้อยกว่ามีคุณสมบัติตอบสนองทรานเซียนซ์ดีกว่า ทำให้การตอบสนองความถี่ดีกว่า และข้อสำคัญ ในปัจจุบันโรงงานผู้ผลิตส่วนใหญ่จะใช้เทคโนโลยีแบบซีมอส และกำลังเลิกใช้เทคโนโลยีแบบ เอ็นเมอส จากนั้นได้ทำการออกแบบวงจรตัวอย่าง ได้แก่ วงจรนับ 104 ในการทำงานทำให้ทราบแนวทางข้อผิดพลาด และวิธีการในการที่จะนำไปใช้ในการออกแบบวงจรใหม่ ได้อย่างมีประสิทธิภาพ วงจรที่ออกแบบไปแล้วได้ส่งไปตรวจสอบยังประเทศออสเตรเลีย และได้รับตัวชิปไอซีกลับมาแล้ว จากการตรวจสอบไอซีสามารถทำงานได้ตามที่ออกแบบไว้ นับเป็นชิปไอซีตัวแรกในประเทศไทย ที่ได้รับการออกแบบ และสร้างด้วยเทคโนโลยีของวงจรรวมขนาดใหญ่

5.3 แนวทางในการพัฒนาต่อไป

เทคโนโลยีทางด้านนี้ยังเป็นเทคโนโลยีที่ใหม่มากในประเทศเรา ควรจะต้องมีการวิจัยทางด้านนี้กันอย่างลึกซึ้งต่อไป จากจุดบกพร่องในการทำงานที่เกิดส่วนมาก จะเกิดจากความสามารถของซอฟต์แวร์ที่ใช้ยังมีความสามารถไม่พอ ควรจะนำเอาซอฟต์แวร์ที่ต่างประเทศใช้ในการออกแบบในงานจริง ซึ่งซอฟต์แวร์นี้จะมีตัวความสามารถในการวิเคราะห์คุณสมบัติและการทำงานของวงจรที่ดีและให้รายละเอียดที่มากกว่า ทำให้การออกแบบเป็นไปได้อย่างสมบูรณ์

ภาคผนวก

ส่วนนี้เป็นกรรวบรวบคำสั่ง การใช้งานของคอมมานด์ในซอฟต์แวร์ **INGRED** ซึ่งเป็นฟังก์ชันที่ช่วยในการออกแบบ

abut.port เป็นคำสั่งที่ใช้เชื่อมต่อระหว่างพอร์ตของแต่ละลัฟเซลล์ (leaf cell) เข้าด้วยกันเพื่อเชื่อมการทำงานเข้าเป็นโมดูล(module) การทำคำสั่งนี้ พอร์ตที่จะเชื่อมติดกัน จะต้องอยู่ในชั้น (layer) เดียวกัน

abut.side เป็นคำสั่งที่คล้ายคลึงกับ abut.port แต่จะนำเอาด้านทั้งสองของ เซลล์ที่อยู่ติดกัน มาเชื่อมติดกัน

cellname เป็นคำสั่งที่สั่งให้มีการแสดงชื่อเซลล์ (cellname) ปรากฏขึ้นบนจอ โดย จะต้องใช้คู่กับคำสั่ง redraw

character คำสั่งที่ใช้ในการเปลี่ยนอัตราส่วนของทรานซิสเตอร์ ในระดับลัฟเซลล์ โดยจะต้องป้อนค่าอัตราส่วนเข้าทางคีย์บอร์ด

chgwidth เป็นการ เปลี่ยนขนาดของสายที่ใช้ในการวางสาย ถ้าต้องการเปลี่ยนขนาดของสายใด ต้องใช้คำสั่ง selwire เสียก่อน

jigsaw เป็นคำสั่งที่ทำการจัดการรวบรวมวงจร และจัดการให้มีขนาดที่เหมาะสม ในการทำคำสั่งนี้บน **INGRED** จะต้องทำการ **SAVE** วงจรเสียก่อน มิฉะนั้น การทำงานจะเป็นการ jigsaw วงจรเก่า

copy เป็นคำสั่งที่ใช้ในการเลียนแบบอุปกรณ์ ตลอดจนถึงต่าง ๆ ที่ได้เลือกไว้จากคำสั่ง SELECT โดยจะต้องกำหนด 2 จุด ที่เป็นความสัมพันธ์กัน กับสิ่งที่จะเลียนแบบกับที่ใหม่ที่จะนำมาไว้

creat เป็นคำสั่งที่ใช้ในการสร้างเซลล์ใหม่ขึ้นมา โดยจะต้องมีการป้อนชื่อเซลล์เข้าทางคีย์บอร์ดด้วย

delete เป็นการลบสิ่งต่าง ๆ ที่ทำการเลือกไว้จาก select command

desel เป็นคำสั่งที่ใช้ในการละทิ้งสิ่งที่เลือกไว้ทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
delgrid ใช้ในการลบ กริด ซึ่งมีขนาดเกินจากความต้องการ โดยจะต้องกำหนด
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จุด 2 จุดคือ กริด เริ่มต้นที่จะลบไปถึง กริด สุดท้ายที่ต้องการลบสายที่อยู่ใต้นั้นจะถูกทำการลบออกด้วยทั้งหมด

<u>devclar</u>	เป็นคำสั่งที่สั่งให้มีการแสดงอัตราส่วนของอุปกรณ์ต่าง ปรากฏขึ้นมาจอ จะต้องใช้คู่กับคำสั่ง REDRAW
<u>device</u>	เป็นคำสั่งที่ใช้ในการเลือกอุปกรณ์ต่าง เพื่อเอามาใช้ในการออกแบบ จะสามารถใช้ได้ เมื่อทำการออกแบบในระดับ สิวเซล
<u>edit</u>	เป็นคำสั่งในการนำเซลล์ที่ทำการเรียกมาออกแบบ โดยโปรแกรมจะสามารถตรวจสอบเองว่าเป็นเซลล์เก่าหรือ เซลล์ใหม่ ถ้าเป็นเซลล์ใหม่จะทำการสร้างไฟล์มาให้ใหม่
<u>grid</u>	เป็นคำสั่งที่ให้มีการแสดงกริด ขึ้นมาหน้าจอ
<u>ingrid</u>	เป็นคำสั่งที่ใช้ในการแทรกกริดเข้าไป จะใช้ในการออกแบบที่มีที่ว่างไม่พอ ในการวางอุปกรณ์หรือวางสาย ทำให้ไม่ต้องลบแล้วสร้างใหม่ จะมีประสิทธิภาพมากกว่าคำสั่ง move เพราะสายต่าง ๆ จะทำการยึดได้เอง ตาม grid ที่แทรกเข้ามา
<u>instance</u>	เป็นการนำเซลล์ที่ออกแบบไว้แล้ว เข้ามาในเซลล์ระดับโมดูล โดยจะต้องไปกำหนดจุดที่จะทำการดึงขึ้นมาในเซลล์นั้นที่มุมล่างด้านซ้ายของเซลล์ในระดับ โมดูล
<u>help</u>	เป็นคำสั่งที่ใช้ช่วยในการใช้คำสั่งต่าง ๆ ใน ingred
<u>home</u>	เป็นคำสั่งที่ใช้ในการให้กลับมาแสดงที่ขนาดของจอภาพเก่า และตำแหน่งเดิม
<u>last</u>	เป็นคำสั่งที่ใช้ในการให้กลับมาแสดงที่ขนาดของจอภาพเก่า และตำแหน่งก่อนหน้า
<u>leafcell</u>	เป็นคำสั่งที่ให้อยู่ในการทำงานระดับสิฟเซล ทำให้มีการวางอุปกรณ์และเดินสายเกี่ยวกับวงจรภายในเซลล์ได้
<u>maskport</u>	ใช้ในการป้องกันไม่ให้พอร์ตนั้นถูกเชื่อมต่อติดกัน อันเป็นผลมาจากคำสั่ง abutside


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ก่อนใช้งานเพื่อการศึกษานาน ๆ โปรดอย่าเปิดเผยให้ผู้อื่นได้ ระเบียบขั้นตอนการดำเนินงาน
module เป็นคำสั่งที่ให้อยู่ในการทำงานระดับโมดูล ซึ่งจะมีเมนูคนละแบบกับการ
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำงานในระดับลึฟเซล

<u>move</u>	เป็นคำสั่งที่ใช้ในการเคลื่อนย้ายสิ่งต่าง ๆ ที่ได้เลือกกำหนดจุด 2 จุด ซึ่งเป็นความสัมพันธ์กันระหว่างจุดเดิมกับจุดที่จะย้ายมา
<u>pan</u>	เป็นคำสั่งที่ใช้ในการเลื่อนตำแหน่งการมองของจอ โดยจะมีขนาดของกริดเท่าเดิม จะใช้ในกรณีที่ภาพมีขนาดใหญ่กว่าจอ
<u>pop</u>	เป็นคำสั่งที่สั่งให้เปลี่ยนระดับการออกแบบ โดยจะขึ้นมาข้างบนอีกระดับ จะใช้ในการ design ที่เป็นระดับ (hierachical design)
<u>port</u>	เป็นคำสั่งที่ใช้ในการใส่พอร์ตของเซลล์ต่างๆ โดยจะต้องมีการใส่ชื่อพอร์ตลงไปทางคีย์บอร์ดและไปทำเครื่องหมาย (mark) ตรงจุดที่ต้องการนำพอร์ตไปวาง โดยจะต้องเลือกชั้น (layer) ของพอร์ตให้ถูกต้อง
<u>portname</u>	เป็นคำสั่งที่สั่งให้มีการแสดงชื่อพอร์ตทางจอภาพ
<u>push</u>	เป็นคำสั่งที่ใช้คู่กับคำสั่ง pop โดยจะลงไปในระดับล่างกว่าที่อยู่อีกระดับ
<u>redraw</u>	เป็นคำสั่งที่ให้จอภาพมีการแสดงใหม่ หลังจากได้สั่งให้มีการเพิ่มการแสดงหลังจากคำสั่ง เช่น portname, cellname
<u>reinstan</u>	เป็นคำสั่งในระดับโมดูล เพื่อใช้สำหรับการเปลี่ยนแปลงลึฟเซล ในโมดูลนั้น เพื่อให้ เซลในโมดูลนำค่าใหม่เข้ามาเก็บเอาไว้
<u>resize</u>	เป็นคำสั่งที่ใช้ในการกำหนดขนาดของเซลล์ใหม่
<u>rename</u>	เป็นคำสั่งที่ใช้ในการ เปลี่ยนชื่อพอร์ต
<u>rotate</u>	เป็นคำสั่งที่ใช้ในการหมุนตำแหน่งของการวางอุปกรณ์ และการหมุนเซลล์ต่าง ๆ
<u>save</u>	เป็นการเก็บเซลล์ ลงในไฟล์โดยจะมีชื่อเป็น name.s1
<u>selalldev</u>	เป็นการเลือกอุปกรณ์ทุกชนิด โดยกำหนดจุดที่ครอบคลุม เพื่อทำการเปลี่ยนแปลง
<u>selarea</u>	เป็นการเลือกอุปกรณ์ และ การวางสาย โดยกำหนดเป็นพื้นที่ 2 จุด เพื่อทำการเปลี่ยนแปลง
<u>selcell</u>	เป็นการเลือกเซลล์ เพื่อทำการเปลี่ยนแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานานับ ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
selcorn เป็นการเลือกจุดต่อเพื่อทำการเปลี่ยนแปลง
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- seldev เป็นการเลือกอุปกรณ์ เพื่อทำการเปลี่ยนแปลง
- selport เป็นการเลือกพอร์ท เพื่อทำการเปลี่ยนแปลง
- selwire เป็นการเลือกสาย เพื่อทำการเปลี่ยนแปลง
- undo เป็นคำสั่งที่ใช้ในการปฏิเสธการทำคำสั่งก่อนหน้านี้
- wail. เป็นคำสั่งที่ใช้ในรอกการทำงานของ jigsaw
- wire เป็นการเลือกคำสั่งที่ใช้ในการวางสาย
- xmirror เป็นคำสั่งที่ใช้ในการกอบปีสิ่งทีเลือกเอาไว้ โดยภาพที่ได้จะมีลักษณะเหมือนกับต้นแบบในลักษณะขนานกับแกน x
- ymirror เช่นเดียวกับคำสั่ง xmirror และภาพที่เกิดจะเป็นในลักษณะขนานกับแกน y
- zoomin เป็นคำสั่งที่ใช้ในการขยายจอภาพในจุดที่ต้องการให้มีขนาดใหญ่ขึ้น โดยสามารถกำหนดได้จากกำหนดจุด(mark)ที่เป็นความสัมพันธ์กับจอภาพเดิม
- zoomout. เช่นเดียวกับ zoomin และเป็นการมองภาพให้เล็กลงคือ สามารถมองได้กว้างขึ้น



เอกสารอ้างอิง

- [1] รศ.ดร. สมเกียรติ ศุภเดช, รศ.มนัส สังวรศิลป์, ดร.บุญวัฒน์ อัดชู, อ.สมศักดิ์ ชุ่มช่วย, อ.วิสุทธิ์ ชิตรุ่งเรือง "การฝึกอบรมเชิงปฏิบัติการ เรื่อง VLSI DESIGN TECHNOLOGY" ณ สำนักวิจัยและบริการคอมพิวเตอร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง เมื่อวันที่ 22-24 มิถุนายน พ.ศ. 2531 .
- [2] Weste Neil and Eshraghian Kamran ,Principle of CMOS VLSI Design, Addison-Wesley, Reading-Massachusetts, 1985.
- [3] Mead C. and Conway L., Introduction to VLSI Systems, Addison-Wesley, Reading-Massachusetts, 1980.
- [4] User Manual CIRCAD II.

กติกกรมประกาศ

คณะผู้จัดทำโครงการและวิทยานิพนธ์ฉบับนี้ ต้องขอขอบพระคุณเป็นอย่างสูง
สำหรับ ดร.บุญวัฒน์ อัดชู และ อาจารย์ทุกท่าน ผู้ซึ่งให้คำแนะนำและสนับสนุนเป็นอย่างดี
มาตลอด จนกระทั่งโครงการและวิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงลงด้วยดีไว้ ณ ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้