



ปีการศึกษา 2532  
DIGITAL TRAINER BOARD


โดย

นิพนธ์ โพธิ์ถิรเลิศ 28-6709

สายชน อ่อนสูงเนิน 28-6721

อาจารย์ที่ปรึกษา

อาจารย์ วิริยะ กองรัตน์



ปริญญานิพนธ์ปีการศึกษา

ภาควิชา เทคโนโลยีวัดคุมทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง DIGITAL BOARD TRAINER

ผู้จัดทำ

- |    |        |              |         |
|----|--------|--------------|---------|
| 1. | นิพนธ์ | โพธิ์ธิรเลิศ | 28.6709 |
| 2. | สายยน  | อ๋อนสูงเนิน  | 28.6721 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## INTRODUCTION

Electronics is the effects to human success in variow fields , whether in Space Technology, Production and Industrial or Commercial Science etc. Electronic is the rapidly progression Science and can be changed all the time within last ten years. It may be hard to predict what will happen in the futher since the Electronics ability rang in present is very high Gspecially in the parts concerns with Computer or Microprocessor

Basic or Principle of microprocessor or Computer comes form the over-all Digital circuit.

Therefore, to study the priciple, it need to have equipment or instructional support material in Digital. Correct understanding is the main purpose is making this Digital Training Set.the vocational education students can be trained from this training set. It is easy to understand and can be produced more economically in the college compere with the set produced form abroad.

The Organizing comittee lope that this training set may be useful in developing to the utilization according to the purpose in Digital priciple study.

# สารบัญ

หน้า

คำนำ	1
1. ส่วนประกอบและวงจรต่างๆ	2
1.1 COLCK PULSE GENERATOR	3
1.2 HEXA DECIMAL 7 - SEGMENT DISPLAY WITH BLANKING	5
1.3 วงจรตรวจสอบสภาวะโลจิก (LOGIC PROBE)	12
1.4 วงจรแสดงสภาวะโลจิกเสียง (LOGIC TONE)	14
1.5 INPUT LOGIC SWITCH AND DISPLAY	16
1.6 INPUT PULSE (DUAL PULSE)	18
2. การออกแบบและการสร้าง	20
3. ใบงานการทดลอง	22
3.1 BASIC LOGIC SWITCH	23
3.2 BASIC LOGIC SWITCH 2	28
3.3 DIODE LOGIC CIRCUIT	31
3.4 TWO STATE DIODE GATE	36
3.5 TRANSISTOR LOGIC GATE	39
3.6 TRANSISTOR LOGIC GATE 2	43
3.7 วงจรพื้นฐานของไอซีโลจิกเกต	47
3.8 T.T.L IC LOGIC GATE	51
3.9 T.T.L IC GATE 2	56
3.10 LOGIC CIRCUIT COMBINATION	61
3.11 BOOLEAN LAWS AND THEOREM	64
3.12 NAND & NOR OPERATION	73
3.13 ADDER CIRCUIT	78
3.14 SUBTRACTOR	84
3.15 BINARY ADDITION / SUBTRACTION CIRCUIT	89
3.16 ENCODER CIRCUIT	98
3.17 DECODER CIRCUIT	103
3.18 วงจรเปลี่ยนรหัส (CODE CONVERTER)	111
3.19 วงจรกำเนิดพัลส์ (PULSE GENERATOR)	116

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.20	SCHMITT TRIGGER CIRCUIT	122
3.21	DIGITAL MULTIPLEXER / DATA SELECTOR	126
3.22	DEMUTIPLEXER / DATA SELECTOR CIRCUIT	133
3.23	แบบและการใช้ ฟลิป - ฟลอป (TYPE AND USING FLIP/FLOP)	142
3.24	การใช้งานของไอซี ฟลิป - ฟลอป	151
3.25	วงจรมับที่ใช้ ฟลิป - ฟลอป (COUNTER CIRCUIT USING F/F)	161
3.26	การทำงาน ไอซี COUNTER (TTL MSI COUNTER)	170
4.	ภาคผนวก	178
5.	หนังสืออ้างอิง	182



## คำนำ

อิเล็กทรอนิกส์ เป็นผลให้มนุษย์ประสบความสำเร็จในด้านต่างๆ ไม่ว่าจะเป็นเทคโนโลยีทางด้านอวกาศ ทางด้านการผลิตและอุตสาหกรรม การพาณิชย์กรรม ฯลฯ อิเล็กทรอนิกส์เป็นศาสตร์ที่เจริญก้าวหน้าอย่างรวดเร็ว และเป็นศาสตร์ที่เปลี่ยนแปลงตลอดเวลาในระยะสิบปีหลังนี้ นอนาคตอาจจะยากที่จะเดา ว่าอะไรจะเกิดขึ้นมาอีกบ้าง เพราะขีดความสามารถของ อิเล็กทรอนิกส์ ในปัจจุบันสูงมาก โดยเฉพาะอย่างยิ่งในส่วนที่เกี่ยวข้องกับ คอมพิวเตอร์ หรือ ไมโครโพรเซสเซอร์

แต่พื้นฐานหรือความรู้ความสามารถเบื้องต้นของ ไมโครโพรเซสเซอร์ หรือ คอมพิวเตอร์ ก็จะมาจก วงจรทาง คณิตศาสตร์ ทั้งหมด

ดังนั้นเพื่อศึกษาขั้นพื้นฐาน ต้องมีอุปกรณ์หรือเครื่องที่ช่วยสอนทางด้าน คณิตศาสตร์ และการทำความเข้าใจอย่างถูกต้อง นั่นคือจุดที่ได้ทำชุดฝึก คณิตศาสตร์ ชุดนี้ขึ้นมาเพื่อใช้ในการสอน นักศึกษาในระดับ ปวช. เพื่อให้นักศึกษาจะได้ฝึกจากชุดฝึกที่จะทำความเข้าใจได้ง่ายซึ่งในสถานศึกษา สามารถที่จะจัดทำขึ้นได้ โดยประหยัด เมื่อเทียบกับชุดฝึกที่ผลิตจากต่างประเทศ

คณะผู้จัดทำหวังอย่างยิ่งว่าชุดฝึก นี้คงจะมีประโยชน์ ในการพัฒนาเพื่อให้ได้ประโยชน์ สูงสุดตามจุดมุ่งหมายในการศึกษาพื้นฐานทาง คณิตศาสตร์และตามจุดประสงค์ของคณะผู้จัดทำต่อไป

คณะผู้จัดทำ

นิพนธ์ โพธิ์ถิรเลิศ

สายย่น อ้วนสูงเนิน



ส่วนประกอบและวงจรต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1. CLOCK PULSE GENERATOR

ชุดฝึกดิจิทัลที่มีใช้ทั่วไป ไม่ว่าจะมีความถี่สูงเพียงใด จะมีวงจรช่วยงานหรือคอยอำนวยความสะดวกให้ ที่ถูกสร้างไว้เสมอและจะขาดเสียไม่ได้ คือวงจร Clock pulse generator ทั้งนี้ก็เนื่องจากว่า วงจรดิจิทัลทั่วไปจะขาดสัญญาณ Clock เสียไม่ได้ เพราะว่าการทำงานของวงจร มักจะใช้สัญญาณ Clock เป็นตัวกระตุ้นให้เกิดการทำงาน และที่เห็นได้ง่ายก็อย่างเช่น

- วงจรนาฬิกา
- วงจร Counter, Shift register ต่างๆ
- วงจร Timer
- อื่นๆ

ในชุด คิวคิตบอร์ดเทรนเนอร์ และ แลบนี่ก็เช่นเดียวกัน ได้สร้างวงจรผลิตสัญญาณนาฬิกาแบบเลือกความถี่ไว้ให้ ซึ่งจะมีย่านความถี่ให้เลือกคือ

สัญญาณนาฬิกา 1 Hz, 10 Hz, 100 Hz, 1 Kz, 10 KHz, 100 KHz

### วงจรและส่วนประกอบ

ได้แสดงไว้ตามรูปที่ 1.1 จะเห็นได้ว่าใช้ไอซี เบอร์ M414046B ซึ่งเป็น CMOS phase lock loop และจากคุณสมบัติของ ไอซี เบอร์นี้ สามารถที่จะนำมาทำเป็นตัว VFC (Voltage to Frequency Converter) ได้ จากคุณสมบัติดังกล่าวเราก็ได้นำมาใช้ เพื่อที่จะสร้างให้เป็น Clock pulse generator ไว้ใช้ได้

### การทำงานของวงจร

เพื่อให้เข้าใจการทำงานเป็นอย่างดี จะยกเอาโครงสร้างภายในของไอซี เบื้องต้นดังนี้

จากรูปใน Data Sheet 1 จะเห็นส่วนประกอบภายในและตำแหน่งของขาไอซี เบอร์ 4046B ซึ่งประกอบด้วยวงจรเปรียบเทียบ (Phase Comparator) 1 คู่ มี Zener ลอยไว้อีกตัว และภาคกำเนิดความถี่ที่ถูกควบคุมด้วยแรงดันหรือ VCO (Voltage Control Oscillator) ส่วนประกอบเหล่านี้จะแยกออกจากกัน จุดประสงค์ก็อยู่ที่ส่วนของ VCO นั่นเองที่จะนำมาตัดแปลงหรือออกแบบให้เป็น Clock pulse generator ได้ และที่เลือกใช้ VCO เบอร์นี้ก็เนื่องจากว่า มีราคาถูกกว่า หาซื้อง่าย และมีคู่มือ (Data Sheet) ประกอบที่หาดู ค้นคว้าได้ง่าย

ภาค VCO นี้มีส่วนควบคุมที่สำคัญจะอยู่ที่ ขา 9 (VC (IN)) และ ขา 6,7 (External Capacitance) ซึ่งที่ขา 9 หากเราทำการเปลี่ยนแปลงระดับแรงดันที่ขา 9 แล้วจะทำให้ขา VCO OUT (ขา 4) มีสัญญาณรูปสี่เหลี่ยม (Square wave) ปรากฏ ซึ่งความถี่ของสัญญาณจะถูกกำหนดโดยชุดของ  $R_T$  และ  $C_T$  โดยเฉพาะ  $R_2$  (ขา 11 กับ Ground) และ  $C_T$  (ระหว่างขา 6 กับขา 7) จาก Graph 1 แสดงความสัมพันธ์ บอกได้ว่าที่ไฟเลี้ยง  $V_{DD} = 5 V$  (ขา 16)  $R_2 = 10 K$  ohms และ  $C_T = 1$  micro Farad ที่ VCO (out) จะมีสัญญาณประมาณ 100 z ปรากฏ (ในขณะที่ VCO(in) ขา 9 =  $V_{DD}$ ) และการทดลองพบว่าหากเราลด Voltage ที่ขา 9 ลงจะทำให้

ไม่ว่าการณ์ใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency ที่ Oscillated ถูกทำให้ลดลงด้วย ซึ่งเป็นไปตาม Graph 2

จากคุณสมบัติและการทดลองดังกล่าว จึงนำมาใช้เป็นแนวทางในการสร้างสัญญาณ Clock โดยกำหนด  $R_2$  ให้ค่าคงที่ 100 K ohms ,  $R_1 = 5$  M ohms (จะทำให้เกิด Oscillate ตลอดย่าน 1 Hz ถึง 100 KHz) แล้วใช้ VCO(in) ขา (9) และ Capacitor External(CT) ขา 6,7 เป็นค่าที่เปลี่ยนแปลงเข้าช่วยเพื่อให้ได้ความถี่ตามที่กำหนด ในกลุ่มของ  $C_T$  จะกำหนดให้มีค่าคงที่ไว้ (เพราะค่า Capacitance จะเปลี่ยนแปลงได้ยาก) และเมื่อ  $R_T$  และ  $C_T$  มีค่าคงที่ ดังนั้นตัวที่จะทำให้เกิดความถี่ที่ต้องการก็อยู่ที่ VCO(in) ขา 9 เพราะเหตุนี้ จึงใช้กลุ่มของ  $R_T$  (ex) ที่ปรับค่าได้ ( $R$  เกือบมา 10 K แบบ B) ทำ Voltage Divider ร่วมกับ  $R_3$  (2.2 K) สร้างระดับที่ขา 9 เป็นตัวปรับแต่งให้ได้ความถี่ที่ต้องการ

#### หน้าที่ของอุปกรณ์อื่นๆ

$C_1$  ,  $C_2$  : ช่วยเป็นตัว Filter เมื่อมีการกระชากของกระแสที่จ่ายให้ในวงจร

$Q_1$  ,  $Q_2$  และ  $RO$  : เป็นวงจร Push pull amp (แบบ Switching) เพื่อเป็น Driver ขับ OUTPUT ให้มีกระแสสูงขึ้น ทำให้มีประสิทธิภาพในการขับ Load มากขึ้น


$R_C$  ,  $C_C$  : เป็น R-C Blocking และ Coupling สัญญาณ (VCO (out)) และ  $R_C$  จะยังเป็นตัวทำไบอัสให้  $Q_1$  ,  $Q_2$  ได้อีกด้วย

#### สรุปการทำงานของวงจร

เริ่มจาก  $R_T$  และ  $C_T$  เป็นตัวทำ ออสซิลเลท ความถี่ โดยมีแรงดันที่ขา 9 ( $R_T$ (ex) และ  $R_3$  เป็นตัวแบ่งแรงดันให้) เป็นตัวกำหนดความถี่ที่แน่นอนให้แก่  $IC_1$  (4046B) และความถี่ที่ได้จะผ่าน  $R_C$  ,  $C_C$  ไปทำการขยายโดย  $Q_1$  และ  $Q_2$  เพื่อรักษาประสิทธิภาพการทำงานของ  $Q_1$  และ  $Q_2$ .  $C_1$  ก็จะเป็น Filter เมื่อเราเลือกผ่านความถี่เพราะแต่ละย่านเลือก (ใช้ Selector switch หรือ Rotary switch) จะมีระดับแรงดันไฟดีซี ไม่เท่ากันและเพื่อช่วย Protected ให้แก่  $IC_1$  ด้วย

#### ข้อควรระวัง

1. การติดตั้ง  $IC_1$  จะต้องถูกต้อง ตรงตำแหน่งของขาและ ไฟฟ้าสถิต จากการจับด้วยมือหรือความร้อนขณะที่ทำการบัดกรีอาจเป็นเหตุให้  $IC_1$  เสียหายได้(เพราะ  $IC_1$  เป็น CMOS)
2. การติดตั้ง  $Q_1$  ,  $Q_2$  จะต้องถูกต้องตรงเบอร์และตรงขาต้องคำนึงถึงความร้อนในขณะทำการบัดกรีด้วย
3. การต่อ Output ไปใช้งานจะต้องไม่ให้  $Q_2$  ได้รับความเส Sink มากเกินไปจนทนไม่ได้ (วงจรที่มีแรงดันไฟเลี้ยงสูงกว่า)




1: CLOCK PULSE CIRCUIT

## 2. วงจร HEXA DECIMAL 7 - SEGMENT DISPLAY WITH BLANKING

ในส่วนของวงจรมันับว่าสำคัญที่สุดวงจรหนึ่งที่ซุ่มฝึกจิตตลอดทั้งไปจะขาดเสียไม่ได้ ทั้งนี้เนื่องจากการที่จะตรวจสอบการทำงานของวงจรมันับ (Counter), วงจรนาฬิกา (Clock), วงจรตั้งเวลา (Timer) หรืออื่น ๆ จะต้องมี 7 - Segment Display ไว้คอยแสดงผลให้ทราบ ถึงจะใช้ LED ใ้คอยแสดงผลหรือตัวการอื่น ๆ แสดงผลแทนก็ได้แต่ถ้าเรามองเห็นด้วยตาและเข้าใจได้เลยด้วยตัวเองโดยไม่ต้องไปตีความหมายหรือแปล โค้ด ให้เสียเวลาหรือเพิ่มความยุ่งยากกับตัวแสดงผลอย่างอื่นก็นับได้ว่ามันอยู่ในลำดับที่สำคัญกว่า กล่าวคือเมื่อเราให้อินพุตเข้าไปแล้ว 7 - Segment แสดงออกมาเป็น 0 , 1 , 2 , 3 , ..... 9 และ A , B , ... F ให้เห็นโดยตรงเราก็จะบอกได้ว่าวงจรดิจิทัลที่เราออกแบบ ต่อ ประกอบ หรือที่ใช้ทดลองอยู่นั้นถูกต้องหรือเปล่า

ส่วนประกอบและการทำงานของวงจรมันับ จะแยกกล่าวเป็นส่วนๆ (Block) เพื่อจะได้เข้าใจง่าย เมื่ออธิบายถึงการทำงานและระบบการทำงานของมัน รูปที่ 1 แสดงการทำงานของ Block ต่างๆ



รูปที่ 1  
ตารางที่ 1  
BLOCK DIAGRAM OF HEXADECIMAL DISPLAY STAGE

INPUT					OUTPUT	INPUT					OUTPUT	INPUT					OUTPUT
D	C	B	A			D	C	B	A			D	C	B	A		
X	X	X	X	BLANK		5	0	1	0	1		11	1	0	1	1	
0	0	0	0			6	0	1	1	0		12	1	1	0	0	
1	0	0	0	1		7	0	1	1	1		13	1	1	0	1	
2	0	0	1	0		8	1	0	0	0		14	1	1	1	0	
3	0	0	1	1		9	1	0	0	1		15	1	1	1	1	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D	C	B	A		D	C	B	A		D	C	B	A
4	0	1	0	0	10	1	0	1	0				

X : หมายถึงสภาวะของ HALF LOGIC หรือสภาวะที่อินพุตลอยไว้


ส่วนประกอบการทำงานของแต่ละส่วน (BLOCK) :

ใน Block ที่ 1 คือ INPUT CHECKER AND DRIVER ที่ทำหน้าที่คอยตรวจสอบเช็คสัญญาณ อินพุต (nput Logic) ที่เข้ามาทาง IN ( $A_0, B_0, C_0, D_0$ ) ซึ่งให้เงื่อนไขในการตรวจเช็คดังนี้

อินพุต	เอาต์พุต และ ส่วนขยาย
IN	B A : สร้างเอาต์พุตขึ้นไว้เพื่อให้เป็นตัวบอกสภาวะของอินพุต
X	1 : แสดงว่าอินพุตลอยหรือเกิดสภาวะกึ่งโลจิก (Half)
0	1 0 : แสดงว่าอินพุตอยู่ในระดับต่ำ (Low Level)
1	0 1 : แสดงว่าอินพุตอยู่ในระดับสูง (High Level)

ตารางแสดงที่ 2.2

วงจรที่ใช้



ส่วน Check(in)

ส่วน Generated out

การทำงาน พอลงสรุปเพื่อให้เข้าใจง่ายจึงขอแสดงเป็นตารางที่ 2.3

อินพุท	เอาต์พุท				
IN	C	D	B	A	
X	1	0	1	1	: ไม่มีอินพุทเข้ามา >0.8 แต่ <2 V
0	0	0	1	0	: แรงดันที่น้อยกว่า 0.8 V
1	1	1	0	1	: แรงดันที่มากกว่า 2 V

ตารางที่ 2.3

จุดสำคัญของวงจรนี้ทำงานได้ตามตารางที่ 2.3 จะแยกได้เป็น 2 ส่วนคือ

1. ส่วน Check input เข้า

ในส่วนนี้จะประกอบด้วย R1, D1, D2 และ R1 ที่ต่อกันในลักษณะอนุกรม ทั้งนี้เพื่อให้หน้าทีแบ่งแรงดัน หรือแยกระดับความแตกต่างของ IN ไว้มันเอง กล่าวคือ ที่จุดการทำงานของวงจรอย่างปรกติในขณะอินพุทยังไม่ต่ออะไร จุด C จะถูกตั้งระดับไว้ที่ 2 V (Logic High) ต่ำสุดเมื่อวัดเทียบกับ Ground และจุด D จะมีระดับแรงดันไม่เกิน 0.8 V (max) ซึ่งเป็นระดับของ Logic low เพื่อให้ส่วนต่อไป (ส่วน Generated out) ได้มีระดับอินพุทอย่างถูกต้องตามคุณสมบัติที่กำหนด (จากการทดลองพบว่าที่จุด C อาจลดต่ำลงถึง 1.5 V และที่จุด D อาจเพิ่มขึ้นเป็น 1.2 V เนื่องจากการ sink ของ IC 74LS00 แต่ปรากฏว่าในส่วนของ Generate out ก็ยังทำงานได้เป็นปรกติอยู่คือ A = 1 และ B = 1

หมายเหตุ หากอินพุทเข้าที่ มากกว่า 1.2 V แต่ต่ำกว่า 1.5 V วงจรก็จะทำงานเหมือนว่าไม่มีอินพุท (A = 1, B = 1) เช่นกัน ซึ่งเราใช้การนี้ไว้คอยตรวจสอบสภาวะของกึ่งโลจิก (Half Logic) ได้ด้วย

เมื่อเราต่อ INPUT IN เข้ากับ OUTPUT ของวงจรโลจิกใดๆ (ไม่รวมวงจร CMOS ที่ใช้ไฟเลี้ยงสูงกว่า) หากเอาต์พุทของวงจรมีระดับแรงดันมากกว่า 2 Volt ก็แสดงว่าเป็นสภาวะโลจิก "1" ซึ่งจุด C และ D จะเท่ากับ "1" (ประมาณ 3.5 โวลต์ต่ำสุด) ดังนั้นส่วนของวงจร Generate out ก็จะปรากฏ B = "0", A = "1" ( โลจิก High > 2 V ; โลจิก Low < 0.8 V) แต่ถ้า (IN) ปรากฏแรงดันที่ต่ำกว่า 1.2 โวลต์ มันจะทำให้จุด C และ D เป็นโลจิก "0" ทำให้เกิด A = "1" , B = "0" ดังตารางที่ 2.3

จุด A และ B ที่เรากำหนดไว้มีความสำคัญมาก เพราะจะใช้เงื่อนไขที่เกิดขึ้นที่ สองจุดนี้ไปควบคุมวงจรอย่างอื่นต่อไป อย่างเช่น

- นำไปผ่าน Driver เพื่อขับ LED แสดงผลได้ (ใน Block Display)
- นำไป NAND ทั้งคู่เพื่อให้ได้ Output ออกไปเพื่อนำไปใช้ในการ Blanking (ลบการแสดงผล) ซึ่งกล่าวใน Block Decoder)

- นำไปควบคุม Monostable multivibrator (74123) เพื่อให้แสดงความแตกต่างของ Pulse ( Positive , Negative Trigering pulse ) ดังจะกล่าวในหัวข้อ โลจิกโพรบ (Logic probe)

- อื่น ๆ

## 2. ส่วน Generated out

คือส่วนที่จะแยกเอาระดับทาง โลจิก 3 ระดับออกจากกันตามเงื่อนไข เพราะถ้าไม่ทำเช่นนี้ก็ไม่สามารถทราบได้ว่า อินพุตกำลังปรากฏในสภาวะใดในขณะนั้น จากวงจรใช้ IC เบอร์ 74LS00N เป็นเบอร์ที่หาง่าย ราคาถูก ทนทานต่อการใช้งาน มาเป็นตัวจัดการ ซึ่งมองแล้วก็ เป็นวงจร Combination ธรรมดาหนึ่งเอง ซึ่ง

B : จะเลือกเฉพาะ อินพุต 0 กับ X (ให้ผลเป็น "1")

A : จะเลือกเฉพาะ อินพุต 1 กับ X (ให้ผลเป็น "1")

### ตารางที่ 2-3

ในส่วนของ Block Hexa decimal numeric decoder (ตัวถอดรหัสเลขฐาน 16) จะประกอบด้วย ไอซีเบอร์ 7417 2 ตัว (Buffer and driver with open collector) ที่จะทำหน้าที่คอยเป็นตัวขยาย (Buffer) สำหรับสัญญาณอินพุต เพื่อให้มีระดับเป็น High หรือ Low ปรากฏแก่ไอซี เบอร์ HM462716B (Output Erasable programable read only memory) เป็น EPROM ขนาด 8 X 1 k ที่หาซื้อได้ง่าย ราคาถูก และง่ายต่อการโปรแกรม ซึ่งจะใช้ได้กับ EPROM PROGRAMABLE CARD เกือบทุก CARD เช่นจากชุด ET Board หรือ ชุด MPF - 1 ก็ได้

### การโปรแกรม EPROM

ความต้องการที่จะให้ ไอซีตัวนี้เป็น Decode รหัส BINARY ที่เข้ามาทางอินพุตให้แสดง 7 - Segment display ตามรหัสเลขฐาน 16 หนึ่งหลักจะใช้อินพุต ไบนารี 4 บิต เป็นตัวเลือก โค้ด ตารางการโปรแกรมสามารถแสดงได้ ตามตารางที่ 2-4

ตารางที่ 2-4

ลำดับ เลข	ADDRESS					DATA	X	g	f	e	d	c	b	a
	A <sub>4</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>		D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
0	1	0	0	0	0	C <sub>0</sub>	X	1	0	0	0	0	0	0
1		0	0	0	1	F <sub>9</sub>	1	1	1	1	1	0	0	1
2		0	0	1	0	A <sub>4</sub>	1	0	1	0	0	1	0	0
3		0	0	1	1	B <sub>0</sub>	1	0	1	1	0	0	0	0
4		0	1	0	0	9 <sub>9</sub>	1	0	0	1	0	0	1	0
5		0	1	0	1	9 <sub>2</sub>	1	0	0	1	0	0	1	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



6	0	1	1	0		1	0	0	0	0	0	1	0
7	0	1	1	1		1	1	1	1	1	0	0	0
8	1	0	0	0		1	0	0	0	0	0	0	0
9	1	0	0	1	90	1	0	0	1	0	0	0	0
A	1	0	1	0	88	1	0	0	0	1	0	0	0
B	1	0	1	1	83	1	0	0	0	0	0	1	1
C	1	1	0	0	C6	1	1	0	0	0	1	1	0
D	1	1	0	1	A1	1	0	1	0	0	0	0	1
E	1	1	1	0	86	1	0	0	0	0	1	1	0
F	1	1	1	1	8E	1	0	0	0	1	1	1	0
X	X	X	X	X	-	X	1	1	1	1	1	1	1


- \* : จะทำให้ D7 - D0 เป็น High ทำให้ Display off (Command anode) โดยการควบคุม Chip Select (CE) ขา (18)
- : A10 - A4 จะถูกต่อลง Ground ไม่มีการใช้ Address
- : ตารางแสดงเป็นตัวเลข แสดงไว้ในตารางที่ 2-1


การทำงาน

เมื่อมีอินพุตที่อินพุต A0, B0, C0, และ D0 เข้ามา 7417/1 จะปรับระดับ High - low ให้ถูกต้องให้แก่ A0 - A3 ซึ่งเป็น อินพุต(Address) ของ 2716/1 โดยมี R 22 k X 4 คอย Pull up (เพราะไอซี 7417 เป็น Open collector) ให้ไอซี 2716B/1 จะตีความหมายที่อินพุตออกตามตารางที่ 2-4 แล้วส่ง data (D6 - D0) ออกไป ซึ่งโปรแกรมไว้ให้ D6 = segment g, D5 = f, D4 = e, D3 = d, D2 = b, D1 = a ดังนั้นเมื่อ Data เหล่านี้ถูกส่งผ่าน ไอซี 7417/2 ก็จะทำให้ 7 - segment display แสดงเป็น Numeric ตาม โค้ดที่อ่านได้

ในขณะที่อินพุต (A0, B0, C0, D0) ทั้งหมดเป็น Half logic หรือ ลอยอินพุตเอาไว้เมื่อนั้น เ้าท์พุท ของ NOR 4 input เบอร์ 74260N/1 จะเป็น High ซึ่งเป็นเหตุให้เกิด Chip Disable (CE) ทำให้ D7 - D0 กลายเป็น High impedance ทั้งหมด ไม่มี Data ออกไป ผลก็คือ 7 - Segment display จะดับ ในลักษณะเช่นนี้เรียกว่าเกิด Blanking

วงจรที่สร้าง CHIP ENABLE




 = DISABLE (ไม่ทำ)  
 = ENABLE (ทำให้)

BLOCK ที่ 3 และ 4

Block ทั้ง 2 นี้จะอยู่ด้วยกัน ทั้งนี้เนื่องจากว่า Driver จะมีให้สำหรับขับตัว Display เท่านั้น ซึ่งสำหรับ Block ที่ 4 เป็น Block Display ซึ่งจะมีอยู่ 2 ลักษณะ Display ด้วยกัน คือ


1. LED DISPLAY (GREEN = LO ; RED = HI ; X = คับ)
2. 7 - Segment Display

วงจร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูป ได้แสดงส่วนขยายให้เห็นถึงการใช้อิซีเบอร์ 7417/2 ขั้ว ใน 7 - segment display ซึ่งให้ R 330 เป็นตัว Limited กระแสให้ Segment ทำงานอยู่ในช่วงปลอดภัย และให้ความสว่างที่ชัดเจนพอดี และในลักษณะเดียวกันนี้ ก็นำไปทำเป็น LED display ด้วยดังรูป




ในลักษณะนี้ LED จะบอกเป็นแสงสีเขียวเมื่อ INPUT เป็น Logic "LOW" และจะเป็นสีแดงเมื่อ INPUT เป็น "HIGH" และจะไม่แสดง (ดับ) เมื่อเกิดสภาวะอินพุตลอย หรือ OFF INPUT

หมายเหตุ

- : วงจรแสดงผลเป็นตัวเลข 0 - 7 จะมีทั้งหมด 4 หลัก (4 digit) ซึ่งแต่ละหลักจะใช้วงจรที่เหมือนกันทุกอย่างรวม 4 ชุด
- : แต่ละหลักจะมี LED 2 สี 4 ตัว ร่วมแสดงผลด้วยสำหรับอินพุตที่เข้ามา 4 ตัว (A, B, C, D)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. วงจรตรวจสอบสภาวะโลจิก (LOGIC PROBE)

วงจรมี 2 วงจรคือ

1. วงจรที่บอกผลด้วย LED 3 ตัวที่บอกสถานะ

H : ตึก = Input high logic

L : ตึก = Input low logic

Cp : ตึก = เกิดการเปลี่ยนแปลง H <----> L

X : ตึกหมด = Input ลอย หรือ Half logic

วงจรมีแสดงไว้ ดังรูปที่ 3.1

2. วงจรที่บอกผลด้วย 7 Segment Display 1 ตัวที่จะแสดงเป็นตัวเลขบอกสถานะ

1 : High logic input

0 : Low logic input

X : Blank half logic or unconnected

วงจรมีแสดงไว้ ดังรูปที่ 3.2

#### การทำงานของวงจร

ทั้งสองวงจรมีรูปที่ 3.1 และ 3.2 จะเห็นว่ามีส่วนแรกเหมือนกัน และวงจรมีที่ 2 ด้วย ทั้งนี้เพราะส่วนนี้คือ Input checker คอยตรวจสอบสภาวะของ อินพุต (ตามเงื่อนไขที่กล่าวไว้ในเรื่องของวงจร Hexa - display) ในส่วนที่ 2 จะเป็นวงจร Monostable ที่ใช้ IC เบอร์ 74121 เป็นตัวสร้าง Colck pulse เพื่อให้ LED (cp) แสดงซึ่งขยายส่วนนี้เพื่ออธิบายได้ดังนี้

FUNCTION TABLE (' 121)

INPUT			OUTPUT	
A <sub>2</sub>	A <sub>1</sub>	B	Q	$\bar{Q}$
L	X	H	L	H
X	L	H	L	H
X	X	L	L	H
H	H	X	L	H
H	↓	H		
↓	H	H		
↓	↓	H		
L	X	↑		
X	L	↑		

จาก Function table ของ IC 74121

มันจะมีเงื่อนไขให้เลือกใช้ในลำดับที่ 5, 6 ..... 9

โดยเราให้จุด A และ B (จาก Output ของ Ckecker) ต่อเข้าที่ขา A<sub>2</sub>, A<sub>1</sub> ตามลำดับ จะทำให้เกิด Pulse ที่ Q,  $\bar{Q}$  ตามเวลาที่

เรากำหนดให้ (อาศัยคุณสมบัติ ' 121)

$$\begin{aligned}
 T &= 0.7 R_T \cdot C_T \\
 &= 0.7 \times 10 \text{ K} \times 10 \text{ micro F} \\
 &= 70 \text{ milli SEC}
 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คั้งนี้วงจรที่ 3-1

จะมีการทำงานที่พอสรุปได้ดังนี้

- ในขณะที่ อินพุตลอย : ขา A1 , A2 , B มีสภาวะ H และ Q = H ด้วยยังไม่มีการติดของ LED
- ในสภาวะอินพุต Low : จุด A เป็น Low หลอด L ติด และทำให้ ขา A2 เป็น Low ด้วยทำให้ Q = Low ด้วยหลอด Cp กระพริบ 1 ครั้ง
- ในสภาวะอินพุต High : จุด B เป็น Low หลอด H ติด และขา A2 เป็น Low ด้วยทำให้ Q = low หลอด H กระพริบ 1 ครั้ง

สำหรับวงจรที่ 3-2 ก็จะมีส่วนที่เป็น Driver เพื่อใช้ขับ 7 - segment ให้ติดเป็นเลข "1" และ "0" ซึ่งเราจะได้ ไอซีเบอร์ 74LS32 และ 74LS00 อย่างละตัวทำงานร่วมกันดูตารางการออกแบบ

IN	จุด A	จุด B	SEG	a	b	c	d	e	f	g
X	1	1		1	1	1	1	1	1	1
1	1	0		1	0	0	1	1	1	1
0	0	1		0	0	0	0	0	0	1
***	0	0		1	1	1	1	1	1	1

:ไม่มี

จะได้ Logic Function ของแต่ละ Segment เป็น

$$b = c = A + B \quad (7432 \text{ และ } 7400)$$

$$a = b = c = f = A \cdot B \quad (\text{ใช้ } 7432 \text{ และ } 7400)$$

เมื่อเราต่อเป็นวงจรก็จะให้การทำงานดังนี้


1. อินพุตลอย : ทุกsegment จะดับ เนื่องจาก จุด a b c d e f g เป็น HIGH
2. อินพุต HIGH : จะมี b = c = LOW จะทำให้ Segment b และ c ติด ซึ่งจะแสดงเป็นเลข 1 นอกนั้นดับหมด
3. อินพุต LOW : จะมี a d e f = LOW จะทำให้ Segment a,b,c,d e,f ติด ส่วน g ดับ ซึ่งแสดงเป็นเลข 0

#### 4. วงจรแสดงสภาวะโลจิกเป็นเสียง (LOGIC TONE)

วงจรมีจะทำหน้าที่เปลี่ยนระดับของ Logic ให้เป็นเสียง โดยการออกแบบวงจรให้มีการทำงานตามเงื่อนไขดังนี้

- อินพุต : ปรากฏการณ์
- IN X : ไม่มีเสียง , เงียบ (ใช้บอกสภาวะลอยและเกิด Half logic)
- HIGH : มีเสียงดัง ความถี่สูง ประมาณ 10 KHz
- LOW : มีเสียงดัง ความถี่ต่ำประมาณ 100 Hz

ส่วนประกอบและการทำงานของวงจร แบ่งอธิบายได้ 3 ส่วนคือ



ในส่วนที่ 1 เป็นชุดวงจรโลจิกที่ทำหน้าที่คอยตรวจเช็คอินพุตโลจิกว่ามีสถานะเป็นอย่างไร (ดูวงจรที่ 3) R1 , D1 จะเป็นตัวปรับระดับสูง (High level) D2 , R2 จะเป็นตัวปรับระดับต่ำ (Low level) ซึ่งถ้า IN ไม่ถูกต่อกับอะไร ในส่วนนี้ก็จะมีขั้ววงจร Combination (7400/1,3,4) สร้างระดับที่จุด <A> และ <B> ให้คง State "1" ส่งไปยังส่วนที่ 2 (วงจร Gate scillator) บังคับให้มีการเกิด Oscillate ไม่มีเสียงออกจากลำโพง เมื่อ IN เป็น Low level จะทำให้จุด A เป็น low จุด B เป็น High ที่จุด A = Low นี้ จะไปเปิด Gate 01/4 เพื่อให้ชุดของวงจร Oscillator เกิดการ Oscillate เพื่อผลิตความถี่ต่ำประมาณ 100 Hz ออกที่ output ของมัน และจะถูกส่งและขับด้วย Gate 00/2 และ Q2 ทำให้เกิดเสียงออกทาง ลำโพง และเมื่อ IN เป็น High จะทำให้อินพุตของ Gate 00/4 และ 00/1 เป็น High ด้วยทำให้ที่จุด A เป็น High จุด B เป็น Low ก็จะไปเปิด Gate 01/2 ให้วงจร Gate Oscillator ชุดนี้ทำการ Oscillate แล้วส่งผลไปยัง ลำโพง ดังกล่าว สังเกตว่า วงจร Oscillator ในส่วนนี้ จะมีค่า Cf = 2.2 micro Farad ซึ่งก็แสดงว่า ความถี่ที่ Oscillate ในส่วนนี้จะต้องเป็นความถี่ สูง ที่สูงกว่า Oscillator ชุดแรกแน่นอน

ในส่วนที่ 2 จะเป็นวงจร Gate oscillator ที่ใช้ ไอซีเบอร์ 7401 (Quadruple 2 input nand gate with open collector) ซึ่งจะทำหน้าที่เปิดประตูให้วงจร Oscillator เกิดการ Oscillate หรือไม่ กล่าวคือ เมื่อได้รับอินพุตเป็น "1" "1" สำหรับ NAND gate ก็จะให้ output เป็น 0 ก็เป็นเหตุให้ C<sub>T</sub> ไม่สามารถ Charge ประจุได้จึงไม่ได้เกิดการ Oscillate แต่ถ้า NAND gate (00/1 หรือ 00/4) ได้รับอินพุตทั้งสองขาเป็น "1" , "0" หรือ "0" , "0" แล้ว output ของมันจะเป็น 1 ซึ่งหมายถึงเกิด High Impedance เกิดขึ้น สำหรับ gate ที่มีเอกสารนี้เป็นเอกสารที่ส่วนวิสาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

output เป็น Open collector ก็จะทำให้  $C_T$  สามารถประจุ (Charge) เกิดขึ้นได้ จน ประจุถึงจุดที่  $V_C = V_T$  (Positive - going threshold) ของ gate schmitt (7413 : DUAL 4 Input nand with schmitt trigger > gate (13/1 หรือ 13/2) ก็จะเปลี่ยน stage ทาง output เป็น Low ทำให้ VC ตกลง(ผ่าน R 390 ohm) ทำให้เกิดการ discharge ผ่าน R 330 อีกเข้า output ลง common ทำให้ VC ที่ตกคร่อมตัวมันลดลงอย่างรวดเร็วจนเท่ากับ แรงดัน  $V_T$  (negative - going threshold voltage) ของ schmitt ซึ่งจะทำให้ output ของ schmitt เกิดเปลี่ยน stage อีกและจะเป็นเช่นนี้ไปจนกว่า อินพุทของมันจะเป็น "1" วงจร oscillator จึงจะหยุดทำงาน

การทำงานของวงจร Gate oscillator อย่างละเอียด แสดงได้ดังรูปที่ 3 จะเห็นว่า R 390 ohms จะเป็นตัวคั้งที่ปล่อยให้ Capacitor เปลี่ยนแปลงค่าไป ทั้งนี้ก็เนื่องจากว่า กระแสที่จะ ทำให้ CT เกิดการ Charge จะต้องมีความพอที่จะสามารถ Charge ตามค่าของ Capacitance ที่กำหนดได้ ดังนั้นจึงเห็น  $R = 390$  ohms แต่เราจะกำหนดให้น้อยกว่าได้

รูปที่ 3 แสดงการเกิดการ Oscillate ของวงจร โดยมี  $R_T$  และ  $C_T$  เป็นตัวกำหนดความถี่ที่จะ Oscillate ขึ้น เมื่อให้ R ค่าคงที่ ดังนั้น Frequency จึงเปลี่ยนแปลงไปตามเมื่อ Capacitance ของ  $C_T$  เปลี่ยนแปลงไป ดังรูปที่ 3.1 C จะได้จากการทดลองหาค่าคุณสมบัติของวงจรที่  $V_{CC} = 5$  V ,  $R_T = 390$  ohms หากทำการเปลี่ยนแปลงค่าของ Capacitance จะทำให้ Frequency เปลี่ยนแปลงตาม ดังนั้นถ้าให้  $C = 22$  micro Farad ก็จะได้  $T = 10$  milli Sec หรือประมาณ 20 milli Sec / cycle ซึ่งจะได้ Frequency  $f = 50$  z หรือไม่เกิน 100 Hz (ใช้เป็นส่วนของ Level high) แต่ถ้าให้  $C_T = 2.2$  micro Farad จะทำให้  $T = 50$  micro Sec หรือ ความถี่ = 1 milli Sec / cycle = 1000 Hz = 1 KHz (จากการทดลองปรากฏว่า T จะได้ประมาณ 30 % duty) เป็นเหตุให้ได้ Freq = 8 KHz

ในส่วนที่ 3 เป็นส่วนขั้วความถี่ที่เกิดจาก Oscillator โดยมี 00/2 เป็นตัวเปิดให้ มี output ออกไปยัง Q1 ซึ่งใช้ R5 เป็นตัว Limited กระแส Base และ Biasing แก่ Q1 และ Transistor Q1 จะทำหน้าที่เป็น Switch ซึ่งจะ Conduct เมื่อมี Positive pulse เข้ามาเท่านั้น ดังนั้นถ้ามีความถี่หรือ pulse signal บ่อนให้ ก็จะทำให้ ลำโพง ปรากฏเสียงออกมา โดยมี R10 ohms เป็นตัว Limited กระแสไม่ให้ Q1 ดึงกระแสมากเกินไปจนเกิดเสียหาย ทั้งลำโพงและตัวมัน

ส่วน  $C_3 = 470$  micro Farad / 16 V ใส่ไว้เพื่อเป็น Back up supply ให้แก่วงจร ช่วยลดการกระชากกระแส ในขณะ Off supply หรือ การทำงานของส่วนต่างๆ

### ข้อควรปฏิบัติ


ให้  $C_1$  ,  $C_2$  ควรเป็น Tantalum capacitor

$R = 390$  ohms + 1 % และ ลำโพงประมาณ 4 ohms 1 watt

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรที่ 3: LOGIC TONE CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3




(a) : Gate Oscillator circuit

(b) : Timing Diagram and Operation

(c) : Graph of Oscillator Start Time  
 & Timing Capacitance




## 5. INPUT LOGIC SWITCHES AND DISPLAY



IC 1 = 7400N

IC 2 = 7408N



รูปภาพ ของชุดอิพท์ โลจิกสวิทช์ชุดที่ 1 (จะมีลักษณะเหมือนกันหมดทั้ง สีชุด)  
การทำงาน

	A	B	C	D	O/P	หลอด LED
1	0	1	1	0	1	ติด
2	1	0	0	1	0	ดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## อธิบาย

การทำงานของวงจร Latch คือ การนำเอา NAND gate 2 input 2 ตัว (IC เบอร์ 7400N หรือ 7400N) ต่อเข้าตามรูป ซึ่งจะให้การทำงานที่เป็นไปตามตารางข้างบน โดยถ้าเราให้ขา a ต่อลง Ground (SW A1 จะเป็นสวิตช์ 3 ขา ซึ่งมีขากลางเป็นตัวเชื่อมระหว่างจุดและสภาวะปกติขากลางจะต้องต่ออยู่กับขาใดขาหนึ่งอยู่แล้วตามการทำงานของ สวิตช์แบบสามขา) ก็จะทำให้เกิดสภาวะทางอินพุตของ Latch คงล้าคัมที่ 1 ซึ่งก็จะทำ  $c = 1$ ,  $d = 0$  และที่จุด d เราจะต่อ Display (LED) ไว้โดยใช้ R 1.2 K เป็นตัวจำกัดกระแส และในสภาวะ d เป็น "0" จะทำให้เกิดกระแสไหลผ่าน LED จะทำให้ LED ติด นั่นก็แสดงว่า การต่อสวิตช์จะต้องให้การสับสวิตช์มาที่จุด a นั้นเป็น โลจิก "1" และถ้าสับสวิตช์ มาที่จุด b ก็ให้เป็น โลจิก "0" (บนหน้าปัทม์ของอินพุตโลจิกคงรูป)

แต่ถ้าเราสับสวิตช์มาที่จุด b ทำให้ b เป็น "0" ซึ่งเป็นผลทำให้หลอดดับนั้นก็เนื่องจากว่าที่จุด d จะมีสภาวะโลจิก "1" (แรงดัน  $V_{OH}$  ประมาณ 3-4 โวลต์) จะทำให้ LED ไม่นำกระแส เพราะ Bias ไม่ถึงจุดทำงาน (ตามคุณสมบัติของ LED) จึงทำให้หลอดดับ และก็ตรงกับ O/P ที่เป็น โลจิก "0" กันพอดี


ส่วน ไอซี AND gate นั้นใส่ไว้เพื่อเป็น Buffer เพื่อให้มี Fan - in และ Fan - out มากที่สุด และที่ใช้ เบอร์นี้ก็เพื่อมิให้สลับเปลี่ยน กล่าวคือ ไอซี 7408 จะเป็น Quadable AND gate ซึ่งจะครบพอดีกับ SW ตัวหนึ่งชุด แต่ถ้าจะคิด รวมอุปกรณ์ต่อชุด แล้วก็จะเป็นดังนี้

1	สวิตช์ 3 ขา (Toggle switch)	4	ตัว
2	Resistor 100 K 1/4 watt 5%	8	ตัว
3	Resistor 1.2 K 1/4 watt 5%	4	ตัว
4	IC TTL เบอร์ 7400N	2	ตัว
5	IC TTL เบอร์ 7408N	1	ตัว
6	Capacitor filter 0.1 micro 25 Volt	3	ตัว (ต่อที่ขา Vcc ไอซีทุกตัว
7	LED สีแดงกลมแบบหัวไป	4	ตัว (กับ Ground)


อนึ่ง สำหรับชุดฝึก Digital Broad Trainer ชุดนี้ จะใช้ INPUT SWITCH ทั้งหมด 16 ตัว (สี่ชุด) ดังนั้นรวมอุปกรณ์ทั้งหมดจะเป็นเท่าใดก็ให้คูณ สี่เข้าไปอีก

หมายเหตุ เวลาต่อสายกับสวิตช์ควรตรวจดูให้แน่ใจว่าจุด a และ b นั้นตรงกับ โลจิก "1", "0" บนหน้าปัทม์แล้วจึงทำการต่อได้

## 6. INPUT PULSE (DUAL PULSER)





รูปร่างบนแผงใช้งาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยฺมูชาติให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทำงาน

A	CLR	B	Q	Q
↓	1	1		
1	1	1	0	1

สำหรับ Monostable Multivibrator IC ตัวนี้เบอร์ 74123N(TTL) มันจะทำให้ได้ O/P pulse ก็ต่อเมื่อขา Clear และขา B เป็น H แล้วได้การ Reset จากขา (A เปลี่ยนจาก 1 ไปเป็น ศูนย์) ซึ่ง IC เบอร์นี้จะเป็น DUAL Monostable) จึงสามารถนำมาทำเป็น O/P ภายในเวลา 2.73 วินาที ซึ่งทำให้มองเห็นได้พอดี สำหรับ Display จะถูกกำหนดให้ติดเมื่อเกิด O/P pulse เช่นเมื่อกด SW1 แล้วปล่อย LED D<sub>1</sub> ก็จะติด ซึ่งหมายถึงได้ Positive output pulse ออกไปหนึ่งลูกแล้วและสำหรับ SW2 ก็จะมีการแบบเดียวกันคือ หลอดจะติด เมื่อได้ Negative Output pulse ออกไป

## การออกแบบ และ การสร้าง

จากชุดฝึกทั่วไปนั้น จะเน้นที่ความสะดวก ต่อการต่อวงจรหรือประกอบวงจรทดลอง แต่ถ้าเป็นนักศึกษาที่ไม่เคยมี ประสบการณ์ หรือ ไม่เคยพบกับอุปกรณ์ ไอซีต่าง ๆ นั้นจะทำให้ เกิดความผิดพลาดได้ง่าย และอาจทำให้อุปกรณ์เสียหายได้ ทั้งยังต้องเสียเวลามาก ในการทดลอง จากข้อเสียต่าง ๆ ก็นำมาประยุกต์ใช้กับ ชุดฝึก Digital Trainer Board

โดยการออกแบบ ให้มีชุดอุปกรณ์ที่จำเป็นต้องใช้ในการทดลอง ทั้งหมดในที่เดียวกัน และตัวไอซีที่ใช้ทดลองก็จะอยู่ใน Board ซึ่งจะต่อขาต่าง ๆ ไว้ตามสัญลักษณ์ของ Gate ชนิดต่างๆ โดยบอกไว้อย่างชัดเจน ให้ง่ายในการต่อ และการทดลอง

ดังนั้นในการทดลองของนักศึกษาในแต่ละใบงานจะเป็นไปด้วยความรวดเร็ว ทำให้ประหยัดเวลาในการต่อวงจรทดลอง จะได้มีเวลาไปทำความเข้าใจในการทดลองนั้นอย่างแท้จริง

### การออกแบบ แบ่งได้เป็น 2 ส่วน

1. ส่วนประกอบของชุดฝึก
2. ส่วนประกอบการศึกษาทดลอง

ส่วนประกอบของชุดฝึก คือส่วนที่จะคอยอำนวยความสะดวกต่างๆ ในการทดลองซึ่งจะประกอบด้วยวงจรต่างๆ ดังนี้

- CLOCK PULSE GENERATOR
- HEXA DECIMAL
- วงจรตรวจสอบสภาวะโลจิก (Logic probe)

มี 2 แบบคือ 1 Logic probe แสดงสถานะ 1 และ 0

2 แสดงสถานะ โดยใช้ LED LO , HI และ Pulse

- วงจรแสดงสภาวะ โลจิกเสียง
- INPUT LOGIC SWITCH AND DISPLAY
- DUAL PULSE

ส่วนที่ประกอบการศึกษาทดลอง ได้แก่ ส่วนที่เป็น Board IC ต่างๆ และแบบรวมวงจรใน Board เดียวกัน

### การประกอบและการสร้าง

ในส่วนของชุดฝึก จะแบ่งแผ่นวงจรได้เป็น 3 ส่วนใหญ่ ๆ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ส่วนจ่ายไฟต่างๆ
2. ส่วนหน้าปัทม์และแสดงผล
3. ส่วน Input switch

### ส่วนภาคจ่ายไฟ

การออกแบบต้องการให้สามารถตรวจสอบได้ สดวกและสามารถถอดเปลี่ยนได้อย่างรวดเร็วเพราะแผ่นวงจรนั้นออกแบบไว้เสียบกับ Slot ดังนั้นถ้ามี เหตุขัดข้องก็สามารถถอดเปลี่ยนแผ่นใหม่ได้ในเวลาอันรวดเร็วทำให้ไม่เสียเวลาในการทดลอง

### รายละเอียดของวงจรจ่ายไฟ

ประกอบด้วยกระแสไฟตรงต่างๆดังนี้

- + 5 VOLT 2 Amp สามารถปรับกระแสได้และมี LED แสดงสถานะถ้า LOAD ที่ใช้งานเกินกว่าที่ตั้งไว้ ซึ่งจะแสดงที่หน้าปัทม์
- - 5 VOLT 1 Amp
- + 12 VOLT 1 Amp
- - 12 VOLT 1 Amp

### ส่วนหน้าปัทม์และแสดงผล

การออกแบบทำจากแผ่น ปริ้นซ์เพียงแผ่นเดียวโดยการต่ออุปกรณ์ ส่วนแสดงผล และจุดต่อออกต่อเข้า ลงบนแผ่นปริ้นซ์ได้โดยตรง

### ส่วน INPUT และ SWITCH

การออกแบบทำจากแผ่น ปริ้นซ์เพียงแผ่นเดียวกัน โดยต่ออุปกรณ์สวิตซ์ต่างๆและจุดต่อต่างๆไว้ที่แผ่นปริ้นซ์นั้นด้วยเช่นกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# ใบงานที่ 1

## BASIC LOGIC SWITCH

จุดมุ่งหมาย เพื่อให้ให้นักศึกษา

1. ให้เข้าใจในความหมายของ LOGIC SWITCHES
2. ทราบถึงคุณสมบัติเบื้องต้นของ ตัวกระทำขั้นมูลฐาน
3. ศึกษาการทำงานของวงจรลอจิกสวิตช์เบื้องต้น

จุดประสงค์เชิงพฤติกรรม

1. ให้นักศึกษาสามารถประกอบวงจรลอจิกสวิตช์ทดลองได้
2. ให้นักศึกษาสามารถเขียนตารางแสดงการทำงาน ( Truth table ) ของวงจรลอจิกนั้นได้
3. ให้สามารถนำวงจรไปใช้งานและเกิดประโยชน์ได้

คำแนะนำ

วงจรลอจิก ( Logic Circuit ) เริ่มจากการนำสวิตช์มาใช้เป็นตัวแทนของวงจร ทั้งนี้ก็อาศัยคุณสมบัติของการตัด-ต่อ ( on-Off ) ของสวิตช์มาใช้ ซึ่งก็ตรงกันกับการทำงานในระบบดิจิทัล ( Digital System ) กล่าวคือ ระบบดิจิทัลจะมีการทำงานเพียงสองระดับเท่านั้น

คือ

1. ระดับต่ำ ( Low Level ) = L
2. ระดับสูง ( High Level ) = H

และถ้าจะเปรียบเทียบสภาวะทางลอจิกของระบบดิจิทัลกับสวิตช์แล้ว ก็สามารถแสดงได้ดังนี้


สภาวะ ( Logical )	ระดับ ( Level )	สวิตช์ ( Switching )
Logic "0"	ต่ำ ( Low )	เปิด ( Off, Open )
Logic "1"	สูง ( High )	ปิด ( On, Close )

ตัวกระทำทางลอจิก ( Logic Operator ) เบื้องต้นที่เราสร้างด้วยสวิตช์จะมีอยู่ 3 ตัวกระทำด้วยกัน ( ถ้าตัวกระทำทางลอจิกถูกทำมาจากอุปกรณ์พวกเซมิจะถูกเรียกว่า เกท เช่น IC OR Gate, IC AND Gate เป็นต้น ) และตัวกระทำทางลอจิกดังกล่าวคือ

1. ออร์ ลอจิก ( LOGIC OR OPERATER ) คือ ตัวกระทำทางลอจิกที่ให้การกระทำ ( Logic Operation ) เป็นไปตามฟังก์ชันออร์ ( OR Function ) ซึ่งแสดงได้ดังรูปที่ 1

INPUT

OUTPUT



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input		Output
A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

รูปที่ 1 ก. Block Diagram ของตัวกระทำโลจิก OR


ข. Truth Table ( ตารางแสดงการทำงานของวงจร )

และฟังก์ชันของออร์คือ

$$F = A + B$$

อ่านว่า เอ้าท์พุท F เท่ากับ เอ ออร์ บี

2. แอนด์ โลจิก ( Logic AND Operator ) คือตัวกระทำที่ให้การทำงานทางโลจิกเป็นไปตามฟังก์ชัน แอนด์ ( AND Function ) ดังแสดงในรูปที่ 2.



รูปที่ 2 ก. Block Diagram ของตัวกระทำโลจิก AND

ข. Truth Table ( ตารางแสดงการทำงานของวงจร )


และฟังก์ชันแอนด์คือ  $F = A \cdot B$

อ่านว่า เอ้าท์พุท F เท่ากับ A AND B

หมายเหตุ ตัวกระทำ OR และ AND จะต้องมี Input Logic ตั้งแต่สองตัวขึ้นไป

3. นีอท์ โลจิก ( NOT Logic Operator ) คือตัวกระทำที่ให้ Output Logic เป็นตรงกันข้ามกับ Input Logic ดังแสดงในรูปที่ 3.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Input	Output
A	F
0	1
1	0

รูปที่ 3. a Diagram ของตัวกระทำ NOT

ข Truth Table ของ NOT Operator

หมายเหตุ ตัวกระทำ NOT จะมี Input และ Output เดียวเท่านั้น

เพิ่มเติม ให้นักศึกษาไปอ่านและค้นคว้าเพิ่มเติม เพื่อให้เข้าใจในเรื่องต่าง ๆ ดังกล่าวดียิ่งขึ้น

อุปกรณ์การทดลอง

1. DC Supply 5 Volts
2. DC Voltmeter 1 ตัว
3. BOARD LB1

ลำดับขั้นตอนการทดลอง


(A) ศึกษาคุณสมบัติของ 2 Input Switches Logic OR Operator

A.1 ประกอบวงจรตามรูปที่ 1.1 และทำการตรวจสอบเชิงวงจรให้ถูกต้อง

A.2 ทำการ ON-OFF Switch Sw1, Sw2 แล้วบันทึกผลของการติด-ดับ ของ La1 ตามเงื่อนไขใน

Truth Table ที่ 1.1 และบันทึกผล

A.3 DC Voltmeter วัดแรงเคลื่อนคร่อม La1 แล้วทำตามข้อ A.2 โดยบันทึก V1



Input		Output	
Sw1	Sw2	La1	V1
Off	Off		
Off	On		
On	Off		
On	On		

รูปที่ 1.1

Table 1.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**B** ศึกษาคุณสมบัติของ 2 Input Switches Logic AND Operator

B.1 ประกอบวงจรตามรูปที่ 1-2 และทำการตรวจเช็ควงจรให้ถูกต้อง

B.2 ทำการ ON-OFF Switch Sw<sub>1</sub>, Sw<sub>2</sub> แล้วบันทึกผลของการคิด-คัมของ La<sub>1</sub> ตามเงื่อนไขใน Truth Table ที่ 1-2 และบันทึกผล

B.3 DC Voltmeter วัดแรงเคลื่อนคร่อม La<sub>1</sub> แล้วทำตามข้อ B.2 โดยบันทึก V<sub>1</sub>



รูปที่ 1-2

INPUT		OUTPUT	
Sw <sub>1</sub>	Sw <sub>2</sub>	La <sub>1</sub>	V <sub>1</sub>
Off	Off		
Off	On		
On	Off		
On	On		


Table 1-2

**C** ศึกษาคุณสมบัติของ 2 Input Switches Logic NOT Operator

C.1 ประกอบวงจรตามรูปที่ 1-3 และทำการตรวจเช็ควงจรให้ถูกต้อง

C.2 ทำการ ON-OFF Switch Sw<sub>1</sub>, Sw<sub>2</sub> แล้วบันทึกผลของการคิด-คัมของ La<sub>1</sub> ตามเงื่อนไขใน Truth Table ที่ 1-3 และบันทึกผล

C.3 DC Voltmeter วัดแรงเคลื่อนคร่อม La<sub>1</sub> แล้วทำตามข้อ 1-3 โดยบันทึก V<sub>1</sub>



รูปที่ 1-3

Input	Output	
A	LA <sub>2</sub>	V <sub>1</sub>
Off		
On		

Table 1-3

**คำถามท้ายบท**

1. จาการทดลองในหัวข้อ A จงอธิบายการทำงานของ OR Operator และมีเงื่อนไขเช่นไร

จึงเป็นไปตาม OR Operation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. จงให้คำจำกัดความของการกระทำ OR Logic
3. เราสามารถที่จะสร้างวงจร OR 4 Input โดยใช้สวิทช์ 4 ตัวได้หรือไม่ ถ้าได้จงเขียนวงจรแสดง
4. จากการทดลองในหัวข้อ B จงอธิบายการเกิด AND Function และให้คำจำกัดความของ AND Logic
5. จาก Table 1.2 หากต้องการสร้างเป็นระดับ H ( High ), L ( Low ) แทน ให้เขียน Table



## ใบงานที่ 2

### เรื่อง : BASIC LOGIC SWITCHES.2

จุดมุ่งหมาย : เพื่อให้

1. เข้าใจถึงคุณสมบัติของตัวกระทำ NOR และ NAND
2. ทราบถึงการนำตัวกระทำพื้นฐาน มาสร้างเป็นตัวกระทำใหม่ได้

จุดประสงค์เชิงพฤติกรรม : เพื่อให้

1. สามารถประกอบวงจรโลจิกสวิตช์ทดลองได้
2. สามารถเขียน Truth Table ของวงจรโลจิกนั้นได้
3. นำวงจรไปใช้งานให้เกิดประโยชน์ได้

ทฤษฎีย่อ :

- คุณสมบัติของ OR คือ " จะให้ Output เป็นโลจิก "1" ได้ก็ต่อเมื่อ ตัวแปรทาง Input ใด ๆ หรือทั้งหมด มีโลจิกเป็น "1" เท่านั้น "
  - คุณสมบัติของ AND คือ " จะให้ Output เป็นโลจิก "1" ได้ก็ต่อเมื่อ ตัวแปรทาง Input ทั้งหมดมีโลจิกเป็น "1" เท่านั้น "
  - คุณสมบัติของ NOT คือ "จะให้ Output Logic เป็นตรงกันข้ามกับ Input Logic เสมอ"
- จากคุณสมบัติทั้งสามดังที่กล่าวข้างต้น หากเรานำเอาตัวกระทำทางโลจิกออร์รวม เข้ากับตัวกระทำ โลจิก นีท ก็จะได้ตัวกระทำพิเศษขึ้นมาเราเรียกว่า ตัวกระทำนอร์ ( NOR = NOT+OR ) ซึ่งคุณสมบัติของ นอร์ ก็จะเป็นตรงกันข้ามของ ออร์ , ในทำนองเดียวกัน หากเรานำเอาตัวกระทำ แอนด์รวมเข้ากับตัวกระทำนีทเราก็จะได้ตัวกระทำใหม่ มีชื่อว่า แอนด์ ( NOT + AND = NAND ) และคุณสมบัติของ แอนด์ ก็จะเป็นตรงกันข้ามกับคุณสมบัติของ แอนด์เช่นกัน

จากใบงานที่ 1 ได้กำหนดสภาวะการทำงานของสวิตช์ไว้คือ

<u>Switching</u>	<u>Logical</u>	<u>หลอดไฟ</u>
On, Close	1	ติด
Off, Open	0	ดับ

หมายเหตุ :

ในวงจรทดลองต่อไปนี้ ที่เราต้องใส่ La1 ไว้เพื่อป้องกันการ Short Load ของ Supply เมื่อเราทำการ On Switches

อุปกรณ์ที่ใช้ในการทดลอง :

1. DC Supply 5 Volt
2. DC Voltmeter 1 ตัว
3. BOARD LB01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อที่ 28 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ลำดับขั้นตอนการทดลอง :

**(A) ศึกษาคุณสมบัติของ 2 Input Switches Logic NOR Operator**

A.1 ประกอบวงจรตามรูปที่ 2.1 และทำการตรวจเช็ควงจรให้ถูกต้อง

A.2 ทำการ ON-OFF Switch Sw1, Sw2 แล้วบันทึกผลของการติค-ดับ ของ La2 ตามเงื่อนไขใน Truth table ที่ 2.1 บันทึกผล

A.3 DC Voltmeter วัดแรงเคลื่อนคร่อม La2 แล้วทำตามข้อ A.2 โดยบันทึก V1



รูปที่ 2.1

Input		Output	
Sw1	Sw2	La1	V1
Off	Off		
Off	On		
On	Off		
On	On		


Table 2.1

**(B) ศึกษาคุณสมบัติของ 2 Input Switches Logic NAND Operator**

B.1 ประกอบวงจรตามรูปที่ 2.2 และทำการตรวจเช็ควงจรให้ถูกต้อง

B.2 ทำการ ON-OFF Switch Sw1, Sw2 แล้วบันทึกผลของการติค-ดับ ของ La2 ตามเงื่อนไขใน Truth table ที่ 2.2 บันทึกผล

B.3 DC Voltmeter วัดแรงเคลื่อนคร่อม La2 แล้วทำตามข้อ A.2 โดยบันทึก V1




รูปที่ 2.2

Input		Output	
Sw1	Sw2	La1	V1
Off	Off		
Off	On		
On	Off		
On	On		

Table 2.2

คำถามท้ายบท :

1. จากการทดลองในหัวข้อ A จงอธิบายการทำงานของ NOR Logic และให้เขียน NOR Function
2. จงให้คำจำกัดความของการกระทำ NOR Logic
3. จากการทดลองในหัวข้อ B จงอธิบายการทำงานของ NAND Logic และให้เขียน NAND Function
4. จงให้คำจำกัดความของการกระทำ NAND Logic
5. จากการทดลองของวงจร NOR Switches จงเขียนวงจร NOR Switches โดยใช้สวิตช์ 4 ตัว
6. จาก Table 2.2 หากต้องการสร้างเป็นระดับ H ( High ), L ( Low ) แทนให้เขียน Table ที่ 2.2 ใหม่ ให้อยู่ในตัวแปร H และ L
7. จากการทดลองใบงานนี้แล้ว เราสามารถนำคาวางจรไปใช้ทำประโยชน์อะไรได้บ้าง ยกตัวอย่างมาสักสองตัวอย่าง

สรุปผลการทดลอง :

### ใบงานที่ 3

## เรื่อง : DIODE LOGIC CIRCUIT

### จุดมุ่งหมาย :

1. เพื่อให้เข้าใจถึงลักษณะการทำงานของวงจร ไดโอด โลจิก
2. เพื่อให้ทราบถึงวิธีการนำเอาอุปกรณ์อิเล็กทรอนิกส์มาทำเป็นวงจรโลจิก

### จุดประสงค์เชิงพฤติกรรม :


1. ให้นักศึกษาสามารถต่อ - ประกอบวงจรไดโอดโลจิกได้
2. ให้นักศึกษาสามารถเขียน Truth Table ของวงจรโลจิกนั้นได้
3. ให้สามารถอธิบายการทำงานของวงจรโลจิกไดโอดได้
4. ให้สามารถนำวงจรไปใช้งานให้เกิดประโยชน์ได้

### ทฤษฎีเบื้องต้น :

จากการนำเอาสวิตช์มาสร้างเป็นวงจรโลจิกทำให้เกิดปัญหามากมาย เช่น ไม่สามารถสร้างเป็นวงจรเล็กๆ ได้ การสัมผัสของหน้าคอนแทกซ์ไม่แน่นอน และปัญหาเกี่ยวกับการเดินสาย ( Wiring ) ภายในวงจร และอื่น ๆ ดังนั้นเมื่อการพัฒนาทางเทคโนโลยีในด้านต่าง ๆ มากขึ้น วงจรโลจิกก็ถูกพัฒนาตามไปด้วย โดยมีการนำเอาอุปกรณ์อิเล็กทรอนิกส์มาแทนสวิตช์ ทั้งนี้ก็เหตุผลหลายประการเช่น มีการทำงานที่เร็วกว่า มีวงจรกระตือรือร้นกว่า ซึ่งเกิดปัญหาการเดินสายน้อยมากและยังมีราคาหรือต้นทุนต่ำกว่าด้วย จึงทำให้อุปกรณ์อิเล็กทรอนิกส์นิยมมากจนถึงปัจจุบัน

อุปกรณ์ชนิดแรกที่นำมาใช้แทนสวิตช์คือ ไดโอด เพราะไดโอดมีคุณสมบัติสามารถ ตัด-ต่อ วงจรไฟฟ้าได้โดยอาศัยการนำกระแสหรือไม่นำกระแสของไดโอดนั่นเองซึ่ง Diode จะนำกระแสหรือไม่นั้นก็ขึ้นอยู่กับทำให้ไบอัส ( Biasing ) แก่ตัวมัน คือถ้าให้ศักย์บวกเข้าที่ อาโนด ( Anode + ) และศักย์ลบเข้าที่ คาโธด ( Cathode ) จนเกิดแรงดันตกคร่อมตัวมันมากกว่า 0.7 โวลต์ (สำหรับ Si ) มากกว่า 0.3 โวลต์ สำหรับ (Ge) แล้วก็จะทำให้ไดโอดนำกระแสได้ ซึ่งก็เข้ากับลักษณะต่อวงจรของสวิตช์ ( On Switch ) นั่นเอง โดยทั่วไปแล้ว วงจรโลจิกที่ถูกสร้างขึ้นด้วยอุปกรณ์อิเล็กทรอนิกส์ จะเรียกกันว่า GATE เช่น ไดโอดโลจิกเกต ( Diode Logic Gate ) ( ใช้ไดโอดสร้างวงจร ) เป็นต้น

วงจรไดโอดโลจิกเกตสามารถสร้างให้ได้ระดับแรงดันทาง Output เป็นบวกหรือลบได้นั้นคือให้โลจิกบวก ( Positive Logic ) หรือลบ ( Negative Logic ) ได้ตามที่เรากำลังต้องการ และ Output Logic ดังกล่าว แสดงได้ดังรูปที่ 1-



### อุปกรณ์ที่ใช้ในการทดลอง

1. DC Supply 0-5 Volt

1 เครื่อง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- |                                 |       |
|---------------------------------|-------|
| 2. LED                          | 1 ตัว |
| 3. Resister R1 = 5 k , R2 = 560 | 1 ตัว |
| 4. Diodes 1N4001                | 1 ตัว |
| 5. DC Volt meter                | 1 ตัว |

ลำดับขั้นการทดลอง :

Ⓐ ศึกษาคุณสมบัติของ 2 Input Diode Positive Logic OR Gate

- A.1 ประกอบวงจรตามรูปที่ 3.1 และทำการตรวจเช็ควงจรให้ถูกต้อง  
 A.2 ทำการสับสวิตช์ A,B ไปที่ตำแหน่ง 0,5 แล้วบันทึกผลการติดดับของ La1 และแรงดันตกคร่อม La1 ลงใน Table ที่ 3.1  
 A.3 ใช้ DC Voltmeter วัดแรงเคลื่อนตกคร่อม La1 แล้วทำตามข้อ A.2



Input		Output	
A	B	La1	V1
0 V	0 V		
0 V	5 V		
5 V	0 V		
5 V	5 V		


รูปที่ 3.1

Table 3.1

Ⓑ ศึกษาคุณสมบัติของ 2 Input Diode Negative Logic OR Gate

- B.1 ประกอบวงจรตามรูปที่ 3.2 และทำการตรวจเช็ควงจรให้ถูกต้อง  
 B.2 ทำการสับสวิตช์ A,B ไปที่ตำแหน่ง 0,5 แล้วบันทึกผลการติดดับของ La1 ตามเงื่อนไขใน Truth Table ที่ 3.2 และบันทึกผล  
 B.3 ใช้ DC Voltmeter วัดแรงเคลื่อนตกคร่อม La1 แล้วทำตามข้อ B.2 โดยบันทึก V1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Input		Output	
A	B	La1	V1
0 V	0 V		
0 V	-5 V		
-5 V	0 V		
-5 V	-5 V		

รูปที่ 3.2


Table 3.2

Ⓒ ศึกษาคุณสมบัติของ 2 Input Diode Positive Logic AND Gate

C.1 ประกอบวงจรตามรูปที่ 3.3 และทำการตรวจเช็ควงจรให้ถูกต้อง

C.2 ทำการสับสวิตช์ A, B ไปที่ตำแหน่ง 0, 5 แล้วบันทึกผลการติดดับของ La1 และแรงดันตกคร่อม La1 ลงใน Table ที่ 3.3 และบันทึกผล

C.3 ใช้ DC Voltmeter วัดแรงเคลื่อนตกคร่อม La1 แล้วทำตามข้อ C.2 โดยบันทึก V1 +5 V



Input		Output	
A	B	La1	V1
0 V	0 V		
0 V	5 V		
5 V	0 V		
5 V	5 V		

รูปที่ 3.3

Table 3.3


D ศึกษาคุณสมบัติของ 2 Input Diode Negative Logic AND Gate

D-1 ประกอบวงจรตามรูปที่ 3-4 และทำการตรวจเช็ควงจรให้ถูกต้อง

D-2 ทำการสับสวิตช์ A, B ไปที่ตำแหน่ง 0, 5 แล้วบันทึกผลการคิดค้ำของ La1 ตามเงื่อนไขใน Truth Table ที่ 3-4 และบันทึกผล

D-3 ใช้ DC Voltmeter วัดแรงเคลื่อนตกคร่อม La1 แล้วทำตามข้อ D-2 โดยบันทึก V1

-5 V



GND

รูปที่ 3-4

Input		Output	
A	B	La1	V1
0 V	0 V		
0 V	5 V		
5 V	0 V		
5 V	5 V		

Table 3-4

คำถามท้ายบท


1. จากการทดลองในหัวข้อ A จงอธิบายการทำงานของ OR Logic และให้เขียน OR Function
2. ให้ +5V = Logic "1" 0V = Logic "0" จงเขียน Truth table ที่ 3-1 ใหม่
3. จงออกแบบวงจรไดโอดโลจิกที่มี 4 Inputs ที่ให้ Output เป็น Positive Logic
4. จากการทดลองในหัวข้อ C จงอธิบายการทำงานของ วงจรโลจิก และให้เขียน AND Function
5. จากการทำงานของวงจร Diode Logic AND Gate จงเขียนวงจรใหม่ด้วยใช้ไดโอด 4 ตัว
6. จาก Table 3-4 หากต้องการสร้างเป็นระดับ H (High) , Low (Low) แทนให้เขียน Table ที่ 3-4 ใหม่ ให้อยู่ในตัวแปร H และ L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. จากการทดลองใบงานนี้แล้ว เราสามารถนำเอาวงจรไปใช้ประโยชน์อะไรได้บ้าง ยกตัวอย่างมาสอง
8. ให้นักศึกษาทดลองเขียนวงจร Diode NOR และ NAND Gate 4 อินพุต หากมีปัญหาก็ปรึกษาอาจารย์ผู้สอน
9. จงสร้าง Truth Table จากวงจรต่อไปนี้ เมื่ออินพุตคือ 0V และ 5V

สรุปผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ใบงานที่ 4

### เรื่อง : TWO STAGE DIODE LOGIC GATE

จุดมุ่งหมาย : เพื่อให้นักศึกษา

1. เข้าใจวงจร DL ( Diode Logic ) ได้ดียิ่งขึ้น
2. เข้าใจวิธีการต่อวงจรไดโอดสองภาค ( Two Stage Diode Circuit )
3. ศึกษาการทำงานของวงจรไดโอดสองภาค


จุดประสงค์เชิงพฤติกรรม :

1. ให้นักศึกษาสามารถประกอบวงจรลอจิกเกตได้
2. ให้นักศึกษาสามารถเขียน Truth table ของวงจรลอจิกนั้นได้
3. ให้สามารถอธิบายการทำงานและไล่่วงจรได้

ทฤษฎีย่อ :

Two Stage Diode Logic gate Circuit เป็นวงจรไดโอดลอจิก ที่ได้จากการนำเอา วงจรไดโอดลอจิกหลายวงจรมาต่อร่วมกัน ทำให้ได้เอาต์พุตรวม (Combination Output) หรือฟังก์ชันรวม (Combination Function) เช่น  $F = (A + B) \cdot C$ ,  $F = A \cdot B + C$  เป็นต้น

ในการสร้างวงจรควรคำนึงถึงเอาต์พุตของสเตจแรกเพื่อนำไปเป็นอินพุตของสเตจต่อไป ทั้งนี้ก็เพราะการไบอัสตัวไดโอด จะต้องอยู่ในย่าน Saturated และ Out to off เพื่อให้เกิดการ ON หรือ Off ได้ทันที ดังวงจรที่ 4.1 และวงจรที่ 4.2



จากวงจรที่ 4.1 เราจำเป็นมากที่จะให้  $R_1 \ll R_2$  ทั้งนี้ก็เพราะ เมื่อ A, B เป็น "1" มีกระแสไหลผ่าน  $R_1$ ,  $R_2$ ,  $D_3$  ทำให้  $F_2$  ปรากฏคือ  $V_{R2}$  ซึ่งจะต้องออกแบบให้มีค่ามาก ๆ ไว้ เพื่อให้ได้แรงดันเป็นระดับลอจิก "1" วงจรออกแบบไว้  $R_1 = 1\text{ K}$ ,  $R_2 = 10\text{ K}$  แต่จะให้มากกว่านี้ก็ได้ตาม Load ของวงจรต้องการ ส่วนวงจรที่ 4.2 จะตรงกันข้ามเพราะให้  $R_1 \gg R_2$  ( $10\text{ K}$ ,  $1\text{ K}$  ตามลำดับ) และในขณะที่ A, B เป็น "0" จะมีกระแสไหลผ่าน  $R_1$ ,  $D_3$  และ  $R_2$  ทำให้เกิด Voltage Dropped ที่  $R_2$  ซึ่งการออกแบบวงจรจะให้ได้ Output ที่  $F_1$  ค่าที่สุ่ประมาณ 0 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เพราะเป็นโลจิก "0"

อุปกรณ์ที่ใช้ในการทดลอง :

1. ชุดฝึกคิจิตอล ( BOARD LB02 ) 1 ชุด
2. DC Voltmeter 1 ตัว
3. สายต่อวงจรและอื่นๆ

ลำดับขั้นตอนการทดลอง :

1. ประกอบวงจรตามรูปที่ 4.1 และทำการตรวจเช็ควงจรให้ถูกต้อง
2. ให้ A, B, C เปลี่ยนแปลงอยู่ระหว่าง 0,+5 V ใช้คีมวัดโวลต์มิเตอร์วัดที่จุด F1 และ F2 สังเกตผลของมิเตอร์ที่เป็นไปตามเงื่อนไขใน Truth Table ที่ 4.1 และบันทึกผล
3. ประกอบวงจรตามรูปที่ 4.2 และทำการตรวจเช็ควงจรให้ถูกต้อง
4. ให้ทำตามลำดับขั้นตอนการทดลองข้อ 2 และบันทึกผลลงใน Table ที่ 4.2

INPUT			OUTPUT	
A	B	C	F1 (V)	F2 (V)
0	0	0		
0	0	+5		
0	+5	0		
0	+5	+5		
+5	0	0		
+5	0	+5		
+5	+5	0		
+5	+5	+5		

Truth Table 4.1

INPUT			OUTPUT	
A	B	C	F1 (V)	F2 (V)
0	0	0		
0	0	+5		
0	+5	0		
0	+5	+5		
+5	0	0		
+5	0	+5		
+5	0	+5		
+5	+5	+5		

Truth Table 4.2

คำถามท้ายบท :

1. จาก Truth table 4.1 จงอธิบายการทำงานของวงจรที่ 4.1 ตามเงื่อนไขต่าง ๆ ทางอินพุตที่ให้เอาท์พุทออกมาเช่นนั้นอย่างละเอียดและให้เขียน Logic Function F1, F2 ด้วย
2. จาก Truth table 4.2 จงอธิบายการทำงานของวงจรที่ 4.2 ตามเงื่อนไขต่าง ๆ ทางอินพุตที่ให้เอาท์พุทออกมาเช่นนั้นอย่างละเอียดและให้เขียน Logic Function F1, F2 ด้วย
3. จงสร้างวงจรไดโอดสองภาคที่ให้การกระทำเป็นไปตามฟังก์ชัน  $F2 = (A+B+C) \cdot D \cdot E$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้เอาท์พุทเป็น Negative ( 0...-5 V ) ,  $F1=( A+B+C)$

4. จากการทดลองใบงานนี้ เราสามารถสร้างวงจร Three Stage Diode Logic Gate ได้หรือไม่อย่างไร

6. จาก Truth Table 4.1 และ 4.2 หากต้องการสร้างเป็นระดับ H ( High ) , L (Low) แทนให้เขียน Truth Table ที่ 4.1 และ 4.2 ใหม่ให้อยู่ในตัวแปร H และ L

7. จากการทดลองใบงานนี้แล้ว เราสามารถนำเอาวงจรไปใช้ทำประโยชน์อะไรได้บ้าง ยกตัวอย่างมาสักสองตัวอย่าง

สรุปผลการทดลอง :



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใบงานที่ 5  
เรื่อง : TRANSISTER LOGIC GATE

จุดมุ่งหมาย : เพื่อให้นักศึกษา

1. เข้าใจถึงลักษณะของการสวิตช์ (Switching) ของทรานซิสเตอร์
2. ศึกษาการทำงานของวงจร Transister Logic Gate ชนิดต่าง ๆ

จุดประสงค์เชิงพฤติกรรม :

1. ให้นักศึกษาสามารถประกอบวงจรทรานซิสเตอร์โลจิกได้
2. ให้นักศึกษาสามารถเขียน Truth Table และ Logic function ของวงจรโลจิกนั้นได้
3. ให้สามารถอธิบายการทำงานและวิเคราะห์ผลการทดลองได้
4. ให้สามารถสร้างวงจรทรานซิสเตอร์โลจิกเกทใช้งานบางอย่างได้

ทฤษฎีเบื้องต้น :


Transister ไม่เพียงแต่ขยายสัญญาณได้เท่านั้น ยังสามารถนำมาสร้างเป็นวงจรสวิตช์ได้อีกทั้งนี้เพราะ Transister ถึงจุดอิ่มตัว (Saturated) จะทำให้ตัวมันนำกระแสได้มาก VCE จะประมาณ 0 V จึงเสมือนว่าเป็นการต่อ (ON) ของสวิตช์ในวงจร และหากถึง จุดคัทออฟ (Cut off) Transister ทรานซิสเตอร์จะมีกระแสไหลผ่านน้อยมากซึ่งจะเป็นเพียงกระแสรั่วไหลเท่านั้น VCE จะประมาณ VCC นั่นก็เสมือนว่าสวิตช์ที่ตัด (OFF) วงจรออกนั่นเอง

วงจร Transister ที่ออกแบบมาใช้งานเป็นสวิตช์ ทั่วไปจะเป็น Common Emitter และเงื่อนไขที่จะให้วงจรเกิด Saturating หรืออิ่มตัว มีอยู่สองประการคือ

1. การออกแบบให้วงจรมี  $I_b > I_c / h_{fe}$
2. เมื่อให้ Bias  $V_{be}$  เป็น bias ตรง


ส่วนเงื่อนไขที่ทำให้ทรานซิสเตอร์ Cut Off มีอยู่สองประการด้วยกันคือ

1. ให้ Reverse bias ระหว่าง Base กับ Emitter หรือให้ bias เป็นศูนย์
2. ให้  $I_b$  มีค่าเป็นศูนย์ ( $I_b = 0$ )



(a)

รูป (a) สภาวะอิ่มตัวเปรียบสวิตช์ต่อ



(b)

รูป (b) สภาวะคัทออฟเปรียบสวิตช์ตัด



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาติให้นำไปเผยแพร่บนสื่อออนไลน์

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากคุณสมบัติของ transistor as Switch ดังกล่าวเราสามารถที่จะนำ transistor มาสร้างเป็นวงจรลอจิกต่าง ๆ ได้ เช่น Transistor ORgate, Transistor AND gate , Transistor Not gate หรืออื่น ๆ ได้

อุปกรณ์ที่ใช้ในการทดลอง :

1. ชุดฝึกคิจิตอล < LB02 , LB03 > 1 ชุด
2. DC Voltmeter 1 ตัว

ลำดับขั้นตอนการทดลอง :

1. ประกอบวงจรตามรูปที่ 5.1 ให้อินพุต A และ B "1" จะเป็น +5 และ "0" จะเป็น 0 V แล้วทำการตรวจสอบเช็คการต่อวงจรให้ถูกต้อง
2. เปลี่ยนตำแหน่ง A และ B ไปที่ตำแหน่ง "0", "1" สังเกตผลการติดคัมของ La1 และเข็มของโวลท์มิเตอร์จนเข้าใจการทำงานของวงจรแล้วบันทึกผลของ La1 และ Meter ลงใน ตารางที่ 5.1
3. ให้ลอจิก "1" แทนหลอดไฟติด ลอจิก "0" แทนหลอดไฟดับ จงเขียนสภาวะทางลอจิก ลงในช่อง F ของ ตารางที่ 5.1




INPUT		OUTPUT		
A	B	La 1	V1	F
0	0			
0	+ 5			
+ 5	0			
+ 5	+ 5			

TRUTH TABLE

4. จากผลการบันทึกในตารางที่ 5.1 แสดงว่าวงจรที่ 5.1 คือ..... และมีลอจิกฟังก์ชัน F =.....

5. ประกอบวงจรตามรูปที่ 5.2 ทำตามลำดับขั้นตอนการทดลองข้อ 2-3 และบันทึกผลใน Table 5.2




INPUT		OUTPUT		
A	B	La 1	V1	F
0	0			
0	+ 5			
+ 5	0			
+ 5	+ 5			

รูปที่ 5-1

TRUTH TABLE

6. ประกอบวงจรตามรูปที่ 5-3 ให้อินพุท A ต่อเข้ากับ Input Switch และทำการทดลองตามข้อ 2 บันทึกผลลงในตารางที่ 5-3



INPUT		OUTPUT		
A		La 1	V1	F
0				
+5				

วงจรที่ 5-3

ตารางที่ 5-3

คำถามท้ายบท :

- จากผลการทดลองวงจรที่ 5-2 แสดงว่าเป็นวงจรลอจิกชนิดใด อธิบายการทำงานและเขียน Logic Function
- จงสร้างวงจรถรานซิสเตอร์แอนด์เกต 3 อินพุทที่ให้เอาต์พุทเป็นไปตาม  $F = A \cdot B \cdot C$  ชนิด Negative Logic
- วงจรที่ 5-3 เรียกว่าอะไร หากเรานำวงจรนี้มาต่อกันเป็นสองสเตจ (Two Stage)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์อื่นใด

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้ว จงอธิบายการทำงานของวงจร และ Output ตรงกับทฤษฎีที่ว่า  $F = A$  หรือไม่

- เราจะสร้างวงจร Transister NOR, และ NAND Gate จากวงจรที่ 5.1, 5.2 และ 5.3 ได้อย่างไร อธิบายวิธีสร้างและเขียนวงจรแสดงด้วย
- จากการทดลองใบงานนี้แล้ว เราสามารถนำเอาวงจรไปใช้ทำประโยชน์อะไรได้บ้าง
- TTL คืออะไร จงอธิบายพอเข้าใจและยกตัวอย่างประกอบด้วย

สรุปผลการทดลอง :



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ใบงานที่ 6

### เรื่อง : TRANSISTER LOGIC GATE 2

จุดมุ่งหมาย : เพื่อให้นักศึกษา

1. ศึกษาวิธีการนำเอา Transistor AND, OR และ NOT Gate มาสร้างเป็น Transistor NAND, NOR Gate
2. ศึกษาการทำงานของวงจร Transistor logic NAND, NOR Gate

จุดประสงค์เชิงพฤติกรรม :

1. ให้นักศึกษาสามารถประกอบวงจรทรานซิสเตอร์โลจิกเกตได้
2. ให้นักศึกษาสามารถเขียน Truth Table ของวงจรโลจิกเกตนั้นได้
3. ให้สามารถอธิบายการทำงานของวงจรได้
4. ให้สามารถสร้างวงจรทรานซิสเตอร์โลจิกเกตหลาย ๆ อินพุตได้

คำแนะนำ :


เป็นที่ทราบกันแล้วว่า  $NAND = NOT + AND$  และ  $NOR = NOT + OR$  จากใบงานที่ 5 ได้กล่าวถึงและทดลองวงจรทรานซิสเตอร์ แอนด์, ออร์ และ นอร์ทเกตไปแล้วซึ่งเราจะเห็นได้ว่า วงจรทรานซิสเตอร์แอนด์และออร์จะให้เอาต์พุตออกที่ ขา Emitter โดยใช้ Re เป็นตัวกำหนดแต่วงจร NOT นั้นจะเป็นการให้เอาต์พุตออกที่ Collector โดยการกำหนด Re ดังนั้นหากเราต้องการสร้างวงจร NAND และ NOR Gate แล้วจะต้องนำวงจร AND OR มาเปลี่ยน Output ให้อยู่ในรูปของ NOT ให้ได้โดยการใส่ Rc เข้าไปในนั้นเองแล้ว Short ขา Emitter ลง Ground ต่อ Output ออกที่ขา Collector แล้วก็จะได้ NAND, NOR Gate ที่ใช้ทรานซิสเตอร์ ตามต้องการ

อุปกรณ์ที่ใช้ในการทดลอง :

- |                                 |       |
|---------------------------------|-------|
| 1. ชุดฝึกดิจิทัล ( LB02, LB03 ) | 1 ชุด |
| 2. DC Voltmeter                 | 1 ตัว |

ลำดับขั้นตอนการทดลอง :

1. ประกอบวงจรตามรูปที่ 6-1 ให้ อินพุต A และ B ต่ออยู่กับอินพุตสวิตช์ชุดฝึก ซึ่ง "1" จะเป็น +5 และ "0" จะเป็น 0 โวลต์ แล้วทำการตรวจการต่อวงจรให้ถูกต้อง
2. สับสวิตซ์ A และ B ไปที่ตำแหน่ง "0", "1" สังเกตผลการติดคัมของ La1 และเข็มของมิเตอร์จนเข้าใจการทำงานของวงจรแล้วบันทึกผลของ La1 และ Meter ลงในตารางที่ 6-1
3. ให้โลจิก "1" แทนหลอดไฟติด โลจิก "0" แทนหลอดไฟดับ จงเขียนสภาวะทางโลจิก ลงในช่อง F ของ ตารางที่ 6-1




Input		Output		
A	B	LA1	V1	F
0	0			
0	+5			
+5	0			
+5	+5			

รูปที่ 6.1

Truth Table 6.1

4. จากผลการบันทึกในตารางที่ 6.1 แสดงว่าวงจรที่ 6.1 คือ..... และมีลอจิกฟังก์ชัน F =.....

5. ประกอบวงจรตามรูปที่ 6.2 ทำตามลำดับขั้นตอนการทดลองข้อ 2,3 และบันทึกผลใน Table 6.2




INPUT		OUTPUT		
A	B	LA1	V1	F
0	0			
0	+5			
+5	0			
+5	+5			

รูปที่ 6.2

Truth Table 6.2

6. จากรูปที่ 6.2 แสดงว่าวงจรที่ 6.3 คือ..... Output F=.....

7. ประกอบวงจรตามรูปที่ 6.3 ให้อินพุต A และ B ต่อเข้ากับ Input Switch และทำการทดลองตามตารางที่ 6.3



INPUT		OUTPUT			
A	B	LA1	V1	F1	F2
0	0				
0	1				
1	0				
1	1				


รูปที่ 6.3

Truth Table 6.3

8. จากรูปที่ 6.3 คือ.....

Logic Function  $F_2 =$ .....

9. ประกอบวงจรตามรูปที่ 6.4 และทำการทดลองวัด  $V_1$   $V_2$  และสังเกต ผลของการติดดับ  $LA_1$  แล้วบันทึกผลลงในตารางที่ 6.4



INPUT		OUTPUT				
A	B	LA1	V1	F1	F2	V2
0	0					
0	1					
1	0					
1	1					

วงจรที่ 6.4

ตารางที่ 6.4

10. วงจรที่ 6.4 คือ.....

Logic Function  $F_2 =$ .....

คำถามท้ายบท :

1. ให้อธิบายการทำงานของวงจรที่ 6.1 ว่าเป็นไปตาม Truth Table ที่ 6.1 ได้อย่างไร

2. ให้อธิบายการทำงานของวงจรที่ 6.2 ที่ทำให้ได้ผลตาม Truth Table ที่ 6.2 อย่างไร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. จากผลการทดลองวงจรที่ 6.2 และ วงจรที่ 6.4 จงเปรียบเทียบการทำงานของวงจรทั้งสองนี้
5. จากวงจรที่ 6.3 จงเขียนวงจรที่คล้ายกัน ให้มีการทำงานเป็นไปตาม  $F = A \cdot B \cdot C$
6. จากวงจรที่ 6.3 จงเขียนวงจรที่คล้ายกัน ให้มีการทำงานเป็นไปตาม  $F = A + B + C$
7. วงจรไอซีแบบ RTL , DTL , และ TTL เป็นอย่างไร ต่างกันอย่างไรอธิบาย
8. จากการทดลองวงจรในใบงานนี้ นักศึกษาจะพัฒนาวงจรเพื่อนำไปใช้งาน อย่างไร อธิบายและยกตัวอย่าง 1 ตัวอย่าง

สรุปผลการทดลอง :



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ใบงานที่ 7

เรื่อง : วงจรพื้นฐานของไอซีลอจิกเกต ( General Integrate ect Logic gate )

จุดมุ่งหมาย :

1. เพื่อศึกษาการทำงานของวงจร RTL, TTL และ ECL
2. เพื่อศึกษาคุณสมบัติเบื้องต้นของไอซีแต่ละแบบ ( IC Unit )

จุดประสงค์เชิงพฤติกรรม : เพื่อให้ นักศึกษาสามารถ

1. อธิบายการทำงานของวงจรพื้นฐานของไอซีลอจิกต่าง ๆ ได้
2. ประกอบวงจรลอจิกทดลองได้
3. บันทึกผลการทดลองและสร้าง Truth Table เองได้
4. เขียน Logic function จากวงจรได้

ทฤษฎีย่อ :

ไอซีดิจิทัลถูกนำมาใช้ในวงจรดิจิทัล มีหลาย ๆ แบบที่แพร่หลายและเป็นที่ยอมรับในปัจจุบันนับวันจะมีลักษณะโครงสร้างเล็กลง แต่ให้การทำงานที่มีประสิทธิภาพมากคือ มีความสามารถสูง รวดเร็ว และอื่น ๆ ซึ่งถ้าพิจารณาไอซีแต่ละหน่วย ( Unit ) แต่ละตระกูล ( Family ) ว่าเหมาะสมกับงานนั้นหรือไม่ เราจะพิจารณาได้ 5 ประการ คือ

1. Cost ( ราคา ) ถูก,ไม่แพงจนเกินไป หาซื้อได้ง่าย
2. Power Dissipation ( การสูญเสียกำลังไฟฟ้า ) กินไฟน้อย ไฟเลี้ยงแรงดันต่ำ
3. Propagation Delay Time หรือ Speed of Operation ( ความเร็วในการทำงาน )

ทำงานได้รวดเร็ว ตรงตามเวลาที่ต้องการ

4. Noise Immunity ( ชีตจำกัดต่อสัญญาณรบกวน ) ทนต่อสัญญาณรบกวนได้ดี
5. Fan -in ,Fan-out สูงสามารถรับสัญญาณและขับ Load ได้สูง

ไอซีที่กำลังเป็นที่นิยมและแพร่หลายในปัจจุบัน ซึ่งได้มีการตั้งชื่อตามโครงสร้างการผลิตที่เราชอบเรียกกันว่า ตระกูล ( IC Family ) นั้น สามารถเรียงลำดับความสำคัญได้ดังนี้

1. ตระกูล TTL ( Transister -Transister Logic )
2. ตระกูล CMOS ( Complementary Metal Oxide Semiconductor )
3. ตระกูล ECL ( Emitter Couple Logic )
4. ตระกูล IIL ( Integrated Injection Logic )
5. อื่น ๆ ที่กำลังพัฒนาอยู่

ส่วนไอซีที่ถูกทอดทิ้ง เนื่องจากข้อเสียอย่างมากมายก็คือ ตระกูล RTL ( Resistor Transistor Logic ) และ DTL ( Diode Transistor Logic )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงคุณสมบัติของ IC ตระกูลต่าง ๆ

คุณสมบัติ	RTL	DTL	TTL	ECL	IIL	CMOS
- Cost	แพง	แพง	ถูกกว่า	แพงกว่า	แพงกว่า	ถูก
- Power dissipation	สูง	สูง	1-19m	240	60-70n	15 u
- Propagation	10-50u	10-50u	3-33n	0.5n	25-250n	25n
- Delay time	Sec	Sec	Sec	Sec	Sec	Sec
- Noise Immunity	0.4v	0.4v	0.4v	0.3 v	-	2.4v
- Voltage Swing	-	-	+5v	0.4v	0.6v	4-5v
- Power Supply	-	-	+5v	-5-2v	15v	12v


แต่สำหรับการทดลองใบงานนี้ เราไม่สามารถสร้างวงจรจริงได้ ทั้งนี้เพราะอุปกรณ์บางตัวไม่สามารถจัดหาและทดแทนได้ ดังนั้นในการทดลองจึงเป็นเพียงวงจรคล้ายที่ให้การทำงานเป็นเหมือนวงจรจริงเท่านั้น

อุปกรณ์ที่ใช้ในการทดลอง :

1. ชุดฝึกคิดจตอล ( LB02, LB03 ) 1 ชุด
2. DC Voltmeter 1 ชุด

ลำดับขั้นตอนการทดลอง :

1. ทำการทดสอบวงจร RTL โดยต่อวงจรทดลองรูปที่ 7-1
2. ต่ออินพุต (A B) เข้ากับอินพุตโลจิกของชุดฝึกซึ่งให้การเปลี่ยนแปลงระดับ 0, +5v แล้วใช้ DC Voltmeter (V<sub>1</sub>) วัดที่ เอ้าท์พุท F และบันทึกผลของการติด ดับของ La<sub>1</sub> และ V<sub>1</sub> ลงใน Truth table ที่ 7-1 เมื่ออินพุตเปลี่ยนแปลงไป
3. ทำการเปลี่ยนการติด ดับ ของ La<sub>1</sub> หรือ V<sub>1</sub> ในลักษณะ "0" ,"1" แล้วบันทึกผลลงในช่อง 3 ในตารางที่ 7-1




รูปวงจรที่ 7-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INPUT		OUTPUT		
A	B	La1	V1	F
0	0			
0	+5			
+5	0			
+5	+5			

Truth Table 7.1

4. จากผลการบันทึกในตารางที่ 7.1 แสดงว่าวงจรที่ 7.1 คือ .....  
 และมีลอจิกฟังก์ชันคือ .....
5. ทำการทดสอบวงจร DTL โดยต่อวงจรทดลองรูปที่ 7.2
6. สร้าง Truth table ขึ้นเองเพื่อแสดงผลของเอาต์พุต F1, F2 เมื่ออินพุตเปลี่ยนแปลงไป




INPUT		OUTPUT	
A	B	F1	F2
0	0		
0	+5		
+5	0		
+5	+5		

รูปที่ 7.2

Truth Table 7.2

7. จากผลการบันทึกในตารางที่ 7.2 แสดงว่าวงจรที่ 7.2 คือ .....  
 และมีลอจิกฟังก์ชันคือ F1 .....  
 F2 .....
8. ทำการทดสอบวงจร TTL โดยต่อวงจรทดลองรูปที่ 7.3
9. สร้าง Truth table ขึ้นเองเพื่อแสดงผลของเอาต์พุต La1, V1 และ F เมื่ออินพุตเปลี่ยนแปลงไป



INPUT		OUTPUT		
A	B	La1	V1	F
0	0			
0	+5			
+5	0			
+5	+5			

Truth Table 7.3

10. จากผลการบันทึกในตารางที่ 7.3 แสดงว่าวงจรที่ 7.3 คือ .....  
และมีลอจิกฟังก์ชันคือ F .....

คำถามท้ายบท :

1. ให้อธิบายการทำงานของวงจรที่ 7.1 ว่าเป็นไปตาม Truth table ที่ 7.1 ได้อย่างไร
2. ให้อธิบายการทำงานของวงจรที่ 7.2 ที่ทำให้ได้ผลตาม Truth table ที่สร้างขึ้นได้อย่างไร
3. ให้อธิบายการทำงานของวงจรที่ 7.3 ที่ทำให้ได้ผลตาม Truth table ที่สร้างขึ้นได้อย่างไร
4. จงอธิบายถึงข้อแตกต่างของวงจรที่ 7.1, 7.2, 7.3
5. Totem Pole, และ Active Pull Up คืออะไร ทำหน้าที่อย่างไร เขียนวงจรประกอบ
6. FAN-IN , FAN-OUT คืออะไร จำเป็นอย่างไสำหรับไอซีหรือเปล่า
7. การเกิดกระแส Sink, กระแส Source เป็นอย่างไร มีความเกี่ยวข้องกับ Fan-in , Fan-out จงอธิบายพร้อมเขียนวงจรประกอบ
8. จงเขียนวงจรภายในของ NAND Gate 1 ตัว ของ IC TTL และ IC CMOS ( บอกเบอร์ ไอซีด้วย )

สรุปผลการทดลอง :

## ใบงานที่ 8

### T.T.L IC LOGIC GATE

- จุดมุ่งหมาย
- เพื่อศึกษาการทำงานของ IC TTL LOGIC GATE ชนิดต่าง ๆ
  - เพื่อศึกษาคูสมบัติเบื้องต้นของ IC TTL LOGIC GATE

จุดประสงค์เชิงพฤติกรรม : เพื่อให้ นักศึกษาสามารถ

- ประกอบวงจร TTL LOGIC GATE ชนิดต่าง ๆ ทดลองได้
- บันทึกผลการทดลองและสร้าง Truth Table เองได้
- สามารถใช้คู่มือ TTL ได้

### คำแนะนำ

ไอซี หรือ Integrate circuit เป็นวงจรอิเล็กทรอนิกส์ที่ถูกสร้างขึ้นให้มีขนาดเล็กมาก ๆ สามารถบรรจุวงจรต่าง ๆ ได้หลายสิบวงจร เมื่อเทียบต่อพื้นที่ที่เป็นตารางมิลลิเมตร โดยการสร้างจะใช้สารกึ่งตัวนำเป็นแผ่น (Chip) มีการโค๊ต กัด หรืออื่น ๆ บนแผ่นสารนั้น (ตามขบวนการผลิตไอซี) เพื่อให้ได้เป็นวงจรตามต้องการ ซึ่งการทำด้วยวิธีดังกล่าวจะทำให้ วงจรเล็กลง ใช้งานง่าย กินไฟน้อย มีประสิทธิภาพในการทำงานสูง และยังมีราคาที่ถูกมากอีกด้วย จึงทำให้แพร่หลายและเป็นที่ยอมรับมากในปัจจุบันและหากเราแบ่งไอซีออกตามลักษณะการทำงานแล้ว สามารถแบ่งได้เป็น 2 กลุ่มใหญ่คือ

1. กลุ่มลิเนียร์ไอซี ได้แก่ ไอซีวงจรขยายทั่วไป (Op amp) วงจรเปรียบเทียบ
2. กลุ่มคิวิตอลไอซี ได้แก่ วงจร Gate ชนิดต่าง ๆ วงจร Flip-Flop

สำหรับ คิวิตอลไอซี ที่มีใช้กันอยู่นั้นมีหลายตระกูล (ซึ่งได้กล่าวไปแล้วในใบงานที่ 7) แต่ตระกูลที่ยอมรับกันมาก ในปัจจุบันก็เห็นจะเป็นตระกูล TTL (Transistor Transistor Logic)

Electronic Logic Gate ที่ใช้ในวงจรคิวิตอล คอมพิวเตอร์นั้นต่างก็ผลิตให้อยู่ในรูป Intergrated circuit (IC) ทั้งนี้ เพื่อให้การเขียนวงจร โลจิก สร้างหรือออกแบบวงจร โลจิก ให้ง่ายขึ้น จึงมีการกำหนดสัญลักษณ์ (Symbol) ของโลจิกเกตขึ้นมา ทั้งโลกจะมีมาตรฐานอยู่ 2 แบบ คือ

1. ASA ( American Standrad Association) Symbol เป็นสัญลักษณ์ที่ใช้กันแถบเอเชีย ญี่ปุ่น และ อเมริกา

2. มาตรฐานยุโรป มีใช้กันในแถบยุโรป เช่น อังกฤษ เยอรมัน

Logic Gate ทั้ง 2 แบบอาจเขียนต่างกัน แต่สามารถแสดงรายละเอียดต่าง ๆ ได้ ดังรูปต่อไปนี้


- a . Logic and gate สำหรับการทำงานของ Logical AND คือ จะให้ OUTPUT เป็น Logical "1" ก็ต่อเมื่อ INPUT ทั้งหมดเป็น Logical "1" เท่านั้น นอกจากนี้จะได้ "0"

- b . สำหรับ Logic NAND gate จะเป็น Inverse Operation กันกับ AND gate


SYMBOL AND gate

TRUTH TABLE

SYMBOL NAND gate





A	B	F1	F2
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0



ASA Symbol

ASA Symbol



BOOLEAN FUNCTION

$F = A \cdot B$

อ่านว่า เอ แอนด์ บี หรือ เอ ดอท บี


C. Logic OR gate สำหรับการทำงานของ ออร์เกต คือ จะให้ Output เป็น Logic "0" ได้ต่อเมื่อ all input are Logic "0" มิฉะนั้นจะได้ Logic "1" ทั้งหมด

D. สำหรับ Logic NOR จะเป็น Inverse Operation กันกับ OR Operation


SYMBOL OR GATE

TRUTH TABLE

SYMBOL NOR GATE





A	B	F1	F2
0	0	0	1
0	1	1	0
1	0	1	0
1	1	1	0



ASA SYMBOL

ASA SYMBOL



EUROPE SYMBOL

BOOLEAN FUNCTION

$F = A + B$

อ่านว่า เอ ออร์ บี

E. Logical NOT จะให้ Output Logic เป็นตรงกันข้ามกันกับ Input Logic เสมอ NOT gate มีชื่อเรียกอีกชื่อ ว่า INVERTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ASA SYMBOL

TRUTH TABLE

EUROPE SYMBOL



A	F
0	1
1	0



Boolean Function  $F = \bar{A}$

อ่านว่า เอบาร์ น็อท เอ


หมายเหตุ - ในการทดลอง ในใบงาน เราจะใช้เฉพาะ ASA Symbol เท่านั้น  
 - ไอซี TTL เบอร์เดียวกันอาจมีหลายจำพวก เช่น 74/54 "L", LS, S, H, C หรือ  
 อื่นๆ ซึ่งเวลานำเอาไปใช้งานก็ต้องเปิดคู่มือเพื่อหาขาที่ถูกต้องและ Spce ที่ต้องการ

อุปกรณ์ที่ใช้ในการทดลอง

1. ชุดฝึก คิวคอลล (LB03,04,-05,-06,-07,-08) หรือชุด Proto board 1 ชุด
2. IC TTL เบอร์ 7404 , 05 , 06 , 08 , 09 , 32 1 ชุด
3. DC Voltameter 1 ตัว
4. TTL DATA BOOK

ลำดับขั้นตอนการทดลอง

1. ทดลองการทำงานของ AND Gate (เบอร์ 7408) โดยทำการต่อวงจรเพื่อต่อวงจรทดลองที่ 8.1 (LB04)
2. ต่ออินพุต A , B เข้าที่ Logic Input ของชุดฝึก และต่อเอาต์พุต F เข้าที่ Logic Monitor (Display LED or seven segment) และที่จุด F นี้เช่นกันให้ใช้ Voltmeter วัด Voltes (อย่าลืมต่อ Vcc, gnd ของตัวไอซีเข้ากับไฟ +5 , 0V ตามลำดับให้เรียบร้อย)
3. เปลี่ยนแปลง โลจิกอินพุตไปที่ "1", "0" สังเกตผลของ Logic monitor และ V1 จนเข้าใจการทำงานของวงจร แล้วบันทึกผลลงใน Truth Table 8.1




A	B	V1 F12	V1 F13	V1 F
0	0			
0	1			
1	0			
1	1			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่วาระกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4. ใช้วงจรที่ 8.1 เช่นเดิมทดลองอีกแต่ให้ใส่ เบอร์ 7409 (LB%) ลงไปแทน เพื่อศึกษาการทำงานของ ไอซี เบอร์นี้ โดยให้ทำการทดลองตามข้อ 1 และบันทึกผลการทดลองลงใน Table 8.1 ช่องที่ 2

5. จากข้อ 2 ให้ใช้ R 1 K (LB03) ต่อเข้าที่จุดต่อของ Vcc กับ Output F เสร็จแล้วทำการทดลองตามข้อ 1 บันทึกผลลงใน Table 8.1 ช่องที่ 3

6. ศึกษาการทำงานของ IC Logic OR Gate (เบอร์ 7432) โดยการต่อวงจรทดลองที่ 8.2 และต่อวงจรทดลองที่ 8.2 และต่อ Input , output ดังข้อ 1 และบันทึกผลการทดลอง.



7. ทดสอบการทำงานของ NOT Gate โดยต่อวงจรทดลองที่ 8.3 และบันทึกผลลงใน Table 8.3



8. ใช้ไอซีเบอร์ 7405 (LB08) ใส่แทนเบอร์ 7404 แล้วทำการทดลองเช่นเดิมแต่บันทึกผลลงในช่องสอง

9. ใส่ R 1 K เข้าไปที่จุดต่อ Vcc กับ Output F แล้วทำการทดลองตามข้อ 8 แล้วบันทึกลงในช่องสามของ Truth Table 8.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### คำถามท้ายการทดลอง

1. จงเปรียบเทียบผลการทดลองที่ได้ จาก Table 8.1 (ช่อง 1 , 2 และ 3)
2. จงเขียนโครงสร้างภายในของ ไอซี เบอร์ 7408 N และ 7409 N
3. จงแสดงการต่อวงจรลอจิกของ ไอซีเบอร์ 7409 ขนาด 4 เกท พร้อมทั้งแสดงวิธีคำนวณ RC ด้วย

4. จงเขียนโครงสร้างภายในของ ไอซี เบอร์ 74LS32N
5. จงเขียนโครงสร้างภายในของไอซีเบอร์ 74LS05N (Schematic diagram)
6. จงอธิบายหรือให้ความหมายของคำต่อไปนี้

6.1 Schematic of logic gate      6.2 Pin Assignment off TTL

7. จากการทดลองไอซีเบอร์ 7432 เราสามารถนำเอาไอซีเบอร์นี้ตัวเดียวไปสร้างเป็น 5 อินพุท ออร์ เกท ได้หรือไม่ และมีแนวความคิดอย่างไร

### สรุปผลการทดลอง



# ใบงานที่ 9

## T.T.L IC LOGIC GATE 2


- จุดมุ่งหมาย**
- เพื่อศึกษาการทำงานของ IC NAND , NOR และ EXCLUSIVE-OR gate ชนิดต่างๆ
  - เพื่อศึกษาวิธีการของ Inverse logic operation

**จุดประสงค์เชิงพฤติกรรม** เพื่อให้ นักศึกษาสามารถ

- ประกอบวงจร Gate ที่ใช้ IC เบอร์ต่าง ๆ ทดลองได้
- บันทึกผลการทดลองและสร้าง Truth Table เองได้
- อธิบายการทำงานของ IC Logic Gate NAND, NOR, และ EX-OR ได้
- ใช้คู่มือที่แถมประกอบในการต่อวงจรได้

### ทฤษฎีย่อ

Inverse Operation คือการกระทำตรงกันข้ามทางโลจิกซึ่งหมายถึง OR, AND Operation NOR และ NAND ตามลำดับ และรายละเอียดของ NOR, NAND ได้แนะนำไว้ในใบงานที่ 7 แล้วแต่ Operator อีกตัวหนึ่งที่ระบบดิจิทัลใช้กันมาก มีในวงจรคำนวณ , วงจรเปรียบเทียบและอื่นๆตัวนั้นคือ EXCLUSIVE -OR Gate (EX-OR) สัญลักษณ์ และ Truth table สามารถแสดงได้คือ



Boolean Function  $F_1 = A \bar{B} + \bar{A} B$  อ่านว่า เอแอนด์บีบาร์ ออร์ เอบาร์แอนด์บี

$= (A+B)(\bar{A}+\bar{B})$  อ่านว่า เอ ออร์ บี วงเล็บ เอบาร์ ออร์ บีบาร์

$= (A \oplus B)$  อ่านว่า เอ เอกซ์คลูซีฟ ออร์ บี

และ Inverse Operation EX-OR คือ EX-NOR ที่ให้การทำงานเป็นตรงกันข้ามกับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EX-OR Operation แต่ EX-NOR Gate ยังไม่มีบริษัทผลิตขึ้นเป็นเอกเทศ ยังมีเพียงแผงไว้ในรูปของ EX-OR/NOR โดยใช้ Function เลือก เช่น IC เบอร์ 74135 เป็นต้น ดังนั้นการสร้าง EX-NOR จึงยังต้องใช้ EX-OR + NOT แทน สำหรับ Boolean function F ของ EX-NOR คือ

$$F_2 = A \cdot B + \bar{A} \cdot \bar{B} \quad \text{อ่านว่า เอ แอนด์ บี ออร์ เอบาร์ แอนด์ บีบาร์}$$

$$= (A + \bar{B})(\bar{A} + B) \quad \text{อ่านว่า เอ ออร์ บีบาร์ แอนด์ เอบาร์ ออร์ บี}$$

$$= A \oplus B \quad \text{อ่านว่า เอ เอกซ์คลูซีฟ นอร์ บี}$$

สรุปได้ว่า EX - OR gate คือ เกทที่ให้ Output เป็น Logic "0" เมื่อมี Input ที่เหมือนกันทั้งหมด หากไม่ ก็จะทำให้ Output เป็น "1" หรือ "เกทที่ให้ Output เป็น "1" เมื่อมี Input ต่างกัน แต่ถ้ามี Input Logic เหมือนกันทั้งหมด จะได้ "0"


EX - NOR gate คือ "เกทที่ให้ Output Logic เป็น "1" เมื่อมี Input Logic เดียวกันทั้งหมด หากแตกต่างกันจะได้ Output Logic "0" เท่านั้น

อุปกรณ์ที่ใช้ในการทดลอง

1. ชุดฝึกดิจิทัล LB03,08,09,10,11,12,13
2. IC TTL เบอร์ 7400,01,02,03,04,05,08,09,32,86 1 ตัว
3. Resistor ตามที่คำนวณได้
4. DC Voltmeter 1 ตัว

ลำดับขั้นตอนการทดลอง

1. ทดลองการทำงานของ NAND gate (74LS00) โดยทำการต่อวงจรทดลองที่ 9-1
2. ต่ออินพุต A,B เข้าที่ Logic Input ของชุดฝึก และต่อ Output F เข้าที่ Logic Monitor (Display LED or Seven Segment) และที่จุด F นี้เช่นกันให้ใช้ Voltmeter วัด Volt (อย่าลืมต่อ Vcc,GND ของตัวไอซีเข้ากับไฟ + 5V ,0V ตามลำดับให้เรียบร้อย)
3. เปลี่ยนแปลงลอจิกอินพุตไปที่ "1","0" สังเกตผลของ Logic Monitor และ V1 จนเข้าใจการทำงานของวงจร แล้วบันทึกผลลงใน Truth table 9-1 ช่องที่ 1



วงจรที่ 9-1

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Table ที่ 9.1

A	B	V1	F	V1	F	V1	F
0	0						
0	1						
1	0						
1	1						
		1		2		3	

4. ใช้วงจรที่ 9.1 เช่นเดิมทดลองอีกแต่ให้ใส่ เบอร์ 74LS03 ลงไปแทน เพื่อศึกษาการทำงานของไอซี เบอร์นี้ โดยให้ทำการทดลองตามข้อ 3 และบันทึกผลการทดลองลงใน Table 9.1 ข้อที่ 2

5. จากข้อ 4 ให้ใช้ R 1K LB03 ต่อเข้าที่จุดต่อของ Vcc กับ Output F เสร็จแล้วทำการทดลองและบันทึกผลลงในข้อ 3 (Table 9.1)

6. ศึกษาการทำงานของ IC Logic NOR Gate (7402) โดยการต่อวงจรทดลองที่ 9.2 และต่อ Input , Output ดังข้อ 2,3 แล้วบันทึกผลการทดลองลงในตารางที่ 9.2 ข้อ 1



A	B	V1	F	V1	F	V1	F
0	0						
0	1						
1	0						
1	1						
		1		2		3	

วงจรถดลองที่ 9.2

Table 9.2


7. ใช้วงจรที่ 9.2 เช่นเดิมทดลองอีกแต่ให้ใส่ เบอร์ 74LS33 ลงแทน เพื่อศึกษาการทำงานของ ไอซี เบอร์นี้ โดยให้ทำการทดลองตามข้อ 3 และบันทึกผลการทดลองลงใน Table 9.2 ข้อที่ 2

8. จากข้อ 7 ให้ใช้ R 1 K ต่อเข้าที่จุดต่อของ Vcc กับ Output F เสร็จแล้วทำการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทดลองและบันทึกผลลงในช่อง 3 Table 9.2

9. ทดสอบการทำงานของ EX-OR Gate (74LS86) โดยต่อวงจรทดลองที่ 9.3 ทำการทดลองตามข้อ 2,3 แล้วบันทึกผลที่ได้ลงใน Table 9.3




A	B	V1	F	V1	F	V1	F
0	0						
0	1						
1	0						
1	1						
		1		2		3	

วงจรทดลองที่ 9.3

Table 9.2

10. ทดสอบการทำงานของ EX - NOR Gate โดยการต่อ Inverter เข้าที่ Output ของวงจรที่ 9.3 (หรือใช้ LB14)

11. ทำตามลำดับขั้นข้อ 2,3 แล้วบันทึกผลการทดลองลงใน Table 9.4



วงจรทดลองที่ 9.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A	B	F1	F2
0	0		
0	1		
1	0		
1	1		

Table 9.4

คำถามท้ายการทดลอง

1. จงเขียน Schematic diagram ของ IC เบอร์ 74LS00 และ เบอร์ 74LS01 อย่างละ 1 Gate
2. จงอธิบายถึงความแตกต่างของการทดลอง IC เบอร์ 74LS01 มาพอเข้าใจ
3. จงเขียน Logic diagram NOT Gate ที่ถูกสร้างมาจาก IC เบอร์ 74LS00 และ เบอร์ 74LS01 / วงจร
4. จงเขียน Logic diagram ของ NAND Gate 4 input ตามมาตรฐานยุโรป
5. จงอธิบายผลของ F ทั้งสามช่อง จาก Table 9.2 ว่าเกิดผลเช่นนั้นได้อย่างไร ช่องไหนที่ใช้งาน
6. จงให้ความหมายของคำว่า "Buffer" เช่น EX-OR Buffer เป็นต้น
7. เราจะสร้าง EX-NOR Gate มาจาก NOR Gate ได้หรือไม่-อย่างไร อธิบายพร้อมทั้งเขียนวงจรประกอบ
8. เราจะสร้าง EX-NOR Gate มาจาก NAND Gate อย่างเดียว ได้หรือไม่ อย่างไร
9. จงบอกลักษณะอาการที่เกิดขึ้น เมื่อเราไม่ได้ใส่ RC สำหรับ IC open collector
10. หาตัวอย่างวงจรที่ใช้ IC เบอร์ 74LS86 มา 1 วงจร
11. Output ของ Gate จะเป็นอย่างไร เมื่อลอยขา ไอซีทาง Input ทั้งหมด จงอธิบาย ยกตัวอย่าง
12. เราจะสร้างวงจรเตือนน้ำเต็มตุ่ม , ห้องน้ำ ได้อย่างไร จงอธิบายและเขียนวงจร

สรุปผลการทดลอง

# ใบงานที่ 10

## LOGIC CIRCUIT COMBINATION

### จุดมุ่งหมาย

เพื่อให้นักศึกษา

1. ศึกษาความหมายและลักษณะของวงจรรวม (Combination circuit)
2. ใ้ทราบถึงรายละเอียดเกี่ยวกับวงจร AOI, OAI และวงจรอื่นๆ

### จุดประสงค์เชิงพฤติกรรม

1. ให้นักศึกษาสามารถประกอบวงจรลอจิกเกต ทดลองได้
2. ให้นักศึกษาสามารถเขียน Truth Table ของวงจรลอจิกนั้นได้
3. ให้สามารถอธิบายการทำงานของวงจรที่ทดลองได้
4. ให้สามารถสร้างหรือออกแบบวงจรรวม (Combination logic circuit)

### ทฤษฎี

Logic combination circuit หมายถึง วงจรลอจิกที่รวมเอาเกตต่างๆ เช่น OR, AND, INVERTER และอื่นๆ ต่อรวมเข้าเป็นวงจรเดียวกันซึ่งจะให้ Output เดียว และมีการเรียกชื่อของวงจรนั้นตามตัวเกทที่นำมาใช้ต่อในแต่ละ Segment ลำดับดังรูป



A : O : I

O : A : I

เรียกว่าวงจร เอ - โอ - ไอ

เรียกว่าวงจร โอ - เอ - ไอ

วงจรคอมบิเนชันหรือจะเรียกว่าวงจรหลายภาค (Many stage) ที่ประกอบด้วยหลายๆ อินพุท

ก็ได้

### อุปกรณ์ที่ใช้

1. ชุดฝึกดิจิทัล LB04 , LB06 , LB07 1 ชุด
2. IC เบอร์ 7400 , 02 , 04 , 08 , 32 , 50 , 51 / 1 ตัว
3. TTL DATA BOOK


### ลำดับขั้นการทดลอง

1. ทำการทดลองวงจร AOI โดยประกอบวงจรทดลองที่ 10.1 (เปิดคู่มือดูตำแหน่งของขาต่างๆของไอซีเบอร์ที่ใช้ และอย่าลืมนต่อ Vcc, GND ของไอซีตัวที่ใช้ให้เรียบร้อยด้วย)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ทำการต่ออินพุต (A,B,C) เข้ากับอินพุต Logic switch ของเครื่องและต่อ F เข้ากับ output logic MONITOR แล้ว ON POWER SWITCH ของเครื่อง ทำการเปลี่ยนแปลงโลจิกอินพุตและ สังเกตผลของ Logic monitor จนเข้าใจการทำงาน แล้วบันทึกผลลงใน Table 10.1

เบอร์ 08/1    เบอร์ 32/1    เบอร์ 04/1



ลำดับ	A	B	C	F1	F2
1	0	0	0		
2	0	0	1		
3	0	1	0		
4	0	1	1		
5	1	0	0		
6	1	0	1		
7	1	1	0		
8	1	1	1		

(LB<sub>04</sub>, 06, 07, 11)


วงจรที่ 10-1

Table 10-1

3. ทำการทดลองวงจร OAI โดยประกอบวงจรทดลองที่ 10-2

4. ทำการทดลองตามข้อ 2 และบันทึกผลลงใน Table 10-2

เบอร์ 32/1    เบอร์ 08/1    เบอร์ 04/1



ลำดับ	A	B	C	F1	F2
1	0	0	0		
2	0	0	1		
3	0	1	0		
4	0	1	1		
5	1	0	0		
6	1	0	1		
7	1	1	0		
8	1	1	1		

(LB<sub>04</sub>, 06, 07, 09)

วงจรที่ 10-2

Table 10-2

5. ให้ศึกษาไอซีเบอร์ 54/74-50, 51, 52, 53, 54, 55, 62, 64, 65 จากคู่มือและสร้างวงจรทดลองเองหากมีปัญหาใดๆ กรุณาหรือสอบถามกับอาจารย์ผู้คุมทันที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำถามท้ายบท

1. ให้อธิบายถึงผลของ  $F_1, F_2$  ที่ได้จากการทดลองวงจรที่ 10.1 ได้ผลเหมือนกันหรือไม่อย่างไร
2. จากวงจรและ Table 10.1 Logic Function  $F_1 = \dots\dots\dots$   
 $F_2 = \dots\dots\dots$
3. จงสร้างวงจรโลจิกทดลองพร้อมกับทำ Truth Table แสดงผลของ  $F_1, F_2, F_3$  ที่ให้ผลเป็นไปตาม พังชั้นดังต่อไปนี้
4. จากการทดลองของวงจรที่ 10.2 ผลของ  $F_1, F_2$  เหมือนกันหรือไม่ อย่างไร เพราะเหตุไร
5. จากการทดลองข้อ 4 Logic Function  $F_1 = \dots\dots\dots$   
 $F_2 = \dots\dots\dots$
6. จงสร้างวงจรโลจิก พร้อมทั้งสร้าง Truth Table แสดงผลของ  $F_1, F_2$  เมื่อวงจรทำงานตามพังชั้นดังต่อไปนี้

$$F_1 = \frac{((A + B + c) \cdot D) + A \bar{B} C}{(A + \bar{B})(\bar{A} + C)(\bar{B} + \bar{C})}$$
$$F_2 = \frac{((A + B + c) \cdot D) + A \bar{B} C}{(A + \bar{B})(\bar{A} + C)(\bar{B} + \bar{C})}$$

7. จงเขียน PIN ASSIGNMENT OF IC เบอร์ 74-51, 55, 64
8. จงให้ความหมายของคำที่ขีดเส้นใต้ และอธิบายประกอบให้เข้าใจในข้อความทั้งหมด  
EXPANDABLE 4 - WIDE AND - OR GATE

สรุปผลการทดลอง

## ใบงานที่ 11

### BOOLEAN LAWS AND THEOREM

- จุดมุ่งหมาย
- เพื่อพิสูจน์กฎและทฤษฎีของ Boolean ให้เห็นจริง
  - เพื่อศึกษาพีชคณิตของบูลีน (Boolean algebra)
- จุดประสงค์เชิงพฤติกรรม เพื่อให้ นักศึกษาสามารถ

1. แสดงวิธี การพิสูจน์กฎและทฤษฎีต่างๆของ บูลีนได้
2. ต่อหรือประกอบวงจรทดลองได้ถูกต้อง
3. นำกฎและทฤษฎีต่างๆของ บูลีนไปใช้ในการออกแบบวงจรโลจิกได้

### ทฤษฎีย่อ

Boolean algebra เป็นพีชคณิตของ บูลีนที่นำมาใช้สำหรับแก้ปัญหาและวิเคราะห์วงจรโลจิก โดยใช้ในการลดรูปฟังก์ชันทางโลจิก ให้ง่ายเข้าหรือออกแบบวงจรเกตต่างๆตามที่ต้องการได้อีกด้วย กฎ ทฤษฎีและข้อตกลงต่างๆตามวิธีของ Boolean algebra แสดงได้ดังต่อไปนี้

A. Boolean postulate คือข้อตกลงสำหรับการกระทำเบื้องต้นของ Boolean algebra มี 7 ข้อ และสามารถอธิบายการกระทำในแต่ละข้อได้ ดังต่อไปนี้

P1) :  $X = 0$  or  $X = 1$  : (ตัวแปรใดๆจะต้องมีเพียงสองค่าเท่านั้นคือ "1" และ "0")

P2) :  $0 \cdot 0 = 0$  : (การแอนด์ของโลจิก "0" จะให้ผลเท่าเดิมคือ "0")

P3) :  $1 + 1 = 1$  : (การกระทำออร์ของโลจิก "1" จะให้ผลเป็น "0")

P4) :  $0 + 0 = 0$  : (การกระทำออร์ของโลจิก "0" จะให้ผลเป็น "0")

P5) :  $1 \cdot 1 = 1$  : (การกระทำแอนด์ของโลจิก "1" จะเป็นผลให้ "1")

P6) :  $1 \cdot 0 = 0 \cdot 1 = 0$  : (การกระทำแอนด์ของโลจิกต่างกันจะให้ผลเป็น "0")

P7) :  $1 + 0 = 0 + 1 = 1$  : (การกระทำออร์ของโลจิกต่างกันจะให้ผลเป็น "1")

B. Boolean laws and theorem คือ กฎและทฤษฎีต่างๆของ บูลีนที่กำหนดขึ้นใช้สำหรับการกระทำใดๆของตัวแปรต่างๆ มี 10 หัวข้อ ดังต่อไปนี้

T1) : Commutative laws : กฎของการสลับที่ "จะไม่มี การเปลี่ยนแปลงใจของ

a. :  $A + B = B + A$  : "ฟังก์ชันแอนด์หรือออร์เมื่อตัวแปรสลับที่หรือเปลี่ยนที่"

b. :  $A \cdot B = B \cdot A$  :

T2) : Associative laws : กฎการจัดหมู่ "สำหรับตัวแปรใดๆ ที่กระทำ OR หรือ

AND

a. :  $(A + B) + C = A + (B + C)$  : กันจะไม่เปลี่ยนแปลงค่าไปเมื่อมีการ

กระทำ

b. :  $(A \cdot B) \cdot C = A \cdot (B \cdot C)$  : ก่อนหรือหลัง

T3) : Distribution laws : กฎการแจกแจง "ผลของการแจกแจงวงจร AO หรือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนักผู้จัดทำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- a. :  $A.(B + C) = A.B + A.C$  : OA ที่อยู่ในรูปตัวแปรกับวงเล็บ จะไม่เปลี่ยน
- b. :  $A + (B.C) = (A+B).(A+C)$  : แผลงเมื่อทำการแยกวงเล็บ
- T4) : Identity laws : กฎของการเหมือน "ผลของการกระทำ OR หรือ AND"
- a. :  $A + A = A$  : ตัวแปรเดียว ค่าที่ได้ก็คือค่าของตัวแปรนั้น"
- b. :  $A . A = A$
- T5) : Negative laws : กฎการลบข้าง "ผลคงจะคงเดิมเมื่อถูกกระทำเป็นจำนวนคู่"
- a. :  $(\bar{\bar{A}}) = A$  : ครึ่ง และจะเป็นตรงข้ามเมื่อถูกกระทำเป็นจำนวน คู่ครึ่ง"
- b. :  $(\bar{A}) = \bar{\bar{A}}$
- T6) : Redundance laws : กฎการสูญหาย "duality ของ expression ที่เท่ากัน"
- a. :  $A + A.B = A$  : จะมีค่าเท่ากัน"
- b. :  $A . (A+B) = A$
- T7) : a.  $A.1 = 1.A = A$  : จะให้ผลเหมือนตัวแปรนั้นกระทำ AND กับ "1" จะให้
- : b.  $0 + A = A + 0 = A$  : ผลเหมือนตัวแปรนั้นกระทำ OR กับ "1" จะให้
- : c.  $1 + A = A + 1 = 1$  : ผลเป็น "1" เมื่อตัวแปรนั้นกระทำ OR กับ "1"
- : d.  $0 . A = A . 0 = 0$  : จะให้ผลเป็น "0" เมื่อตัวแปรนั้นกระทำ AND กับ "0"
- T8) : a.  $\bar{\bar{A}} + A = 1$  : เป็น "1" เมื่อตัวแปรกระทำ OR กับ Invert ของตัว
- : b.  $\bar{A} . A = 0$  : มันเป็น "0" เมื่อตัวแปรกระทำ OR กับ Invert ของตัวมัน
- T9) : a.  $A + \bar{A}.B = A + B$  : สำหรับ Expression ที่เป็น Dual กัน จะให้ผล
- : b.  $A . (\bar{A}+B) = A.B$  : เป็น dual กันด้วย เมื่อถูกลดทอนลง
- T10) : Demorgan's theorem : ทฤษฎีของ ดีมอร์แกน
- : a.  $\overline{A + B} = \bar{A} . \bar{B}$  : NOR มาจาก dot AND
- : b.  $\overline{A . B} = \bar{A} + \bar{B}$  : NAND มาจาก dot OR
- T11) : Consensus theorem : ทฤษฎี คอนเซนซัส
- : a.  $AB + \bar{A}C + BC = AB + \bar{A}C$
- : b.  $(A+B) (\bar{A}+C) (B+C) = (A+B)(\bar{A}+C)$

สำหรับกฎและทฤษฎีต่างๆ สามารถพิสูจน์ได้ด้วยการสร้าง Truth table แสดงหรืออาจใช้ด้วย Boolean algebra โดยตรง ก็ได้ซึ่งเฉพาะวิธีของ algebra นี้จะนำ Display function มาอธิบาย ส่วนการพิสูจน์ด้วย truth table นั้นจะทำได้โดยการแยกเทอมของ Expression นั้นๆ ออกทีละขั้นตามลำดับซึ่งวิธีนี้จะเข้าใจง่ายกว่าแต่ ต้องใช้เนื้อที่มาก ดังตัวอย่าง เช่น จงพิสูจน์ว่า  $A \cdot B + A \cdot \bar{B} = A$

Truth table.

A	B	AB	$\bar{A}\bar{B}$	$AB + \bar{A}\bar{B}$
0	0	0	0	0
0	1	0	0	0
1	0	0	1	1
1	1	1	0	1

Algebra

$$\begin{aligned}
 A &= A \cdot B + A \cdot \bar{B} \\
 &= A (B + \bar{B}) \\
 &= A \cdot 1 \\
 &= A
 \end{aligned}$$

ประโยชน์ของ Boolean algebra

1. ใช้ลดรูปฟังก์ชัน (Simplify function)
2. ใช้ออกแบบวงจรที่ใช้เกตเพียงอย่างเดียว (Manipulate function)
3. อื่น ๆ

อุปกรณ์ที่ใช้

1. ชุดฝึกดิจิทัล (LB04, -06, -07, -09, -11, 14) 1 ชุด
2. IC เบอร์ 74-00, 02, 04, 08, 10, 11 / 1 ตัว
3. TTL DATA BOOK

ลำดับขั้นตอนการทดลอง

- ทำการประกอบวงจรต่างๆดังต่อไปนี้ทดลอง แล้วบันทึกผลที่ได้ลงใน Truth table (หากการทดลองวงจรมีปัญหา ให้สอบถามอาจารย์ผู้คุมทันที)

LAWS AND THEOREM


$$\begin{aligned}
 1a &= (A+B) + C \\
 &= A + (B+C) \\
 &= A+B+C \\
 1b &= A \cdot (B \cdot C) \\
 &= (A \cdot B) \cdot C \\
 &= A \cdot B \cdot C
 \end{aligned}$$

TRUTH TABLE

A	B	C	F <sub>1</sub>	F <sub>2</sub>	F <sub>3</sub>	F <sub>4</sub>
0	0	0				
0	0	1				
0	1	0				

0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

CIRCUIT



$$2a = A \cdot (B+C)$$



$$= A \cdot B + A \cdot C$$

$$2b = A + (B \cdot C)$$

$$= (A+B) \cdot (A+C)$$

A	B	C	F <sub>1</sub>	F <sub>2</sub>	F <sub>3</sub>	F <sub>4</sub>
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- 3a,  $A + A = A$
- 3b,  $A \cdot A = A$
- 3c,  $\bar{\bar{A}} = A$
- 3d,  $A + 0 = A$
- 3e,  $A + 1 = 1$
- 3f,  $A \cdot 0 = 0$
- 3g,  $A \cdot 1 = A$
- 3h,  $A + \bar{A} = 1$
- 3i,  $A \cdot \bar{A} = 0$

F	A	
	0	1
F1		
F2		
F3		
F4		
F5		
F6		
F7		
F8		
F9		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$4a, = A + \bar{A} \cdot B$$

$$= A + B$$

$$4b, = A \cdot (\bar{A} + B)$$

$$= A \cdot B$$

A	B	F1	F2	F3	F4
0	0				
0	1				
1	0				
1	1				



$$5a = AB + \bar{A}C + BC$$


$$= AB + \bar{A}C$$

$$5b = (A+B)(\bar{A}+C)(B+C)$$

$$= (A+B) \cdot (\bar{A}+C)$$

A	B	C	F1	F2	F3	F4
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



LB15

6a, =  $A + B$   
 =  $\bar{A} \cdot \bar{B}$   
 6b, =  $A \cdot B$   
 =  $\bar{A} + \bar{B}$

A	B	F1	F2	F3	F4
0	0				
0	1				
1	0				
1	1				




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7a, =  $\overline{\overline{A} \cdot \overline{B}}$   
 =  $\overline{\overline{A}} + \overline{\overline{B}}$   
 =  $A + B$

7b, =  $\overline{\overline{A} + \overline{B}}$   
 =  $\overline{\overline{A}} \cdot \overline{\overline{B}}$   
 =  $A \cdot B$

A	B	F1	F2	F3	F4
0	0				
0	1				
1	0				
1	1				



คำถามท้ายบท

- 1. จากการทดลอง 1a, 1b
  - 1-1  $F_1 = F_2 =$  OR Gate 3 I/P หรือไม่ เพราะอะไร
  - 1-2  $F_3 = F_4 =$  AND Gate / I/P หรือไม่ เพราะอะไร
  - 1-3 แสดงว่า  $((A+B)+C)+D = A+B+C+D$  ใช้หรือไม่ เขียน Logic diagram แสดง
  - 1-4 แสดงว่า  $((A \cdot B) \cdot C) \cdot D = A \cdot B \cdot C \cdot D$  ใช้หรือไม่ เขียน Logic diagram แสดง

2. จากการทดลองวงจรข้อ 2a, 2b แสดงว่า ทั้งข้อ 2a, 2b ต่างก็เป็น duality function ซึ่งกันและกันใช้หรือไม่และ  $A(B+C) = A+(B \cdot C)$  ใช้หรือไม่ อย่างไร

3. จากการทดลองข้อ 3a-3i จงแสดงวิธีการนำไปใช้งาน และยกตัวอย่างที่ใช้ของทฤษฎีดังกล่าว

- 4. จากการทดลองข้อ 4a, 4b
  - 4-1 จงใช้ Boolean algebra แสดงให้เห็นจริงว่า  $A + \overline{A}B = A + B$  และ

$A \cdot (\overline{A} + B) = A \cdot B$   
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2  $\bar{A} + AB = \bar{A} + B$  ใช่หรือไม่ อย่างไร จงพิสูจน์

4.3  $\bar{A} \cdot (A+B) = \bar{A}+B$  ใช่หรือไม่ อย่างไร จงพิสูจน์

5. จงใช้ Boolean algebra พิสูจน์ให้เห็นจริงว่า

5.1  $AB + \bar{A}C + BC = AB + \bar{A}C$  และ :  $BC + \bar{A}C + AB = ?$

5.2  $(A+B)(\bar{A}+C)(B+C) = (A+B)(\bar{A}+C)$  และ :  $(B+C)(A+\bar{B})(A+C) = ?$

6. จากการทดลองข้อ 6a,6b จงเขียน Logic diagram โดยใช้ Gate ตามที่กำหนดให้เท่านั้น

6.1  $\bar{A}\bar{B}C + A\bar{B}\bar{C} + \bar{A}BC$  ให้ใช้ NAND Gate เพียงอย่างเดียว

6.2  $(\bar{A}+B+C)(A+\bar{B}+C)(A+\bar{B}+\bar{C})$  ให้ใช้ NOR Gate เพียงอย่างเดียว

7. จากการทดลองข้อ 7a,7b จงสร้างวงจรและทดลองผลเพื่อพิสูจน์ Expression ดังต่อไปนี้


7.1  $\overline{\bar{A} \cdot \bar{B} \cdot \bar{C}} = A+B+C$

7.2  $\overline{\bar{X} + \bar{Y} + \bar{Z}} = XYZ$



8. จงเขียน Pin assignment ของ IC มีชื่อว่า

- Triple 3 I/P AND Gate และ - Dual 4 I/P AND Gate

สรุปผลการทดลอง







A. ใช้ NAND GATE เพียงอย่างเดียว

B. ใช้ NOR GATE เพียงอย่างเดียว


อุปกรณ์ที่ใช้ :

- 1. ชุดฝึกดิจิทัล 1 ตัว
- 2. IC เบอร์ 54/74-00 ,02,12,27 1 ตัว
- 3. TTL DATA BOOK

ลำดับขั้นตอนการทดลอง :

1. ทำการทดลองการใช้ NOR หรือ NAND GATE มาทำเป็น NOT GATE โดยประกอบวงจรทดลองที่

ทดลองที่ 12-1



A	F1	F2
0		
1		


วงจรที่ 12-1

Table 12.1

2. ต่ออินพุต เข้ากับอินพุต Logic switch ของเครื่อง และต่อ F เข้ากับ O/P Logic MORNITOR แล้ว ON POWER ของเครื่อง ทำการเปลี่ยนแปลงโลจิก อินพุตและสังเกตผลของโลจิก MORNITOR จนเข้าใจการทำงาน แล้วบันทึกผลลงใน Table 12.1

3. ทดลองสร้างวงจร OR GATE จาก NOR และ NAND GATE โดยประกอบวงจรทดลองที่

12-2



A	B	F1	F2
0	0		
0	1		
1	0		
1	1		


วงจรที่ 12.2

Table 12.2

4. ทำการทดลองตามข้อ 2 และบันทึกผลลงใน Table 12.2

5. ทดลองสร้างวงจร AND GATE จาก NOR และ NAND GATE โดยประกอบวงจรทดลอง

ที่ 12.3



A	B	F1	F2
0	0		
0	1		
1	0		
1	1		

วงจรที่ 12.3


Table 12.3

6. ทำการทดลองตามข้อ 2 และบันทึกผลลงใน Table 12.3

7. ทดลองสร้างวงจร EX-OR GATE จาก NOR และ NAND GATE โดยประกอบวงจรทดลองที่

12.4

วงจรที่ 12.4



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A	B	F <sub>1</sub>	F <sub>2</sub>
0	0		
0	1		
1	0		
1	1		

Table 12.4

8. ทำการทดลองตามข้อ 2 และบันทึกผลลงใน Table 12.4

คำถามท้ายการทดลอง :

- จงอธิบายถึงหลักและวิธีการสร้าง NOT GATE จาก NOR หรือ NAND GATE มาพอเข้าใจ
- $F_1 = F_2$  ทุกประการหรือไม่สำหรับ truth table ที่บันทึกผล
- จงอธิบายถึงหลักและวิธีการสร้าง OR GATE จาก NAND GATE เพียงอย่างเดียว
- จงแสดงวิธีการสร้าง OR GATE 4 I/P โดยใช้ IC เบอร์ 7400 เพียงอย่างเดียว
- จงอธิบายถึงหลักและวิธีการสร้าง 4 I/P AND GATE จาก 2 I/P NOR GATE เพียงอย่างเดียว
- จงแสดงวิธีสร้าง EX-NOR GATE 2 I/P โดยใช้ IC เบอร์ 54/7400 เพียงอย่างเดียว
- จงแสดงวิธี SIMPLIFIED ของ FUNCTION ต่อไปนี้ให้สั้นที่สุด และเขียนวงจร GATE ตาม FUNCTION ที่ได้โดยใช้ IC เบอร์ 7400 เพียงตัวเดียวเท่านั้น
  - $F_1 = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC + A\bar{B}\bar{C}$
  - $F_1 = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$
- จาก Truth table ต่อไปนี้จงเขียน logic diagram โดยใช้ NAND GATE เพียงอย่างเดียว ของ OUTPUT S<sub>n</sub> และ C<sub>n</sub>

A	B	C <sub>i</sub>	S <sub>n</sub>	C <sub>n</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0

0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



9. จงอธิบายวิธีการ WIRE-OR และ WIRE-AND สำหรับวงจร logic gate และบอก  
 ด้วยว่ามีข้อดี-เสียอย่างไร เมื่อเปรียบเทียบกับวงจรธรรมดา
10. BUBBLE GATE คืออะไร จงอธิบายมาพอเข้าใจ

**สรุปผลการทดลอง**

บททดลองที่ 13

เรื่อง : ADDER CIRCUIT

จุดมุ่งหมาย : เพื่อศึกษา

1. คุณสมบัติและตารางความจริงของ ADDER CIRCUIT
2. วิธีการสร้างวงจร HALF ADDER และ FULL ADDER CIRCUIT
3. วงจร PARALLEL BINARY ADDER


จุดประสงค์เชิงพฤติกรรม : ให้นักศึกษาสามารถ

1. ประกอบวงจร BINARY ADDER ชนิดต่าง ๆ ทดลองได้
2. อธิบายการทำงานและสร้าง Truth table ของวงจร ADDER ได้ถูกต้อง
3. สร้างและออกแบบวงจร HALF ADDER และ FULL ADDER ได้
4. นำวงจร ADDER แบบต่าง ๆ ไปใช้งานได้

ทฤษฎีย่อ :

ADDER CIRCUIT หมายถึง วงจรโลจิกที่ทำหน้าที่บวกเลขจำนวนของเลขไบนารีสองจำนวนเข้าด้วยกัน ซึ่งการบวกเลขทุกครั้งจะต้องประกอบด้วย -ตัวตั้งบวก (ADDEND), -ตัวบวก (AUGEND), ผลบวก (SUM=S) และตัวทด (CARRY=Co) และการบวกเราเริ่มบวกจากหลักหรือบิตที่ต่ำสุด (Least significant bit) ก่อน หากมีตัวทดจึงจะนำไปใช้ในการบวกหลักหรือบิตที่สูงกว่า (More significant bit) ต่อไป สำหรับการบวกเลขหลักหรือบิตแรกนั้นจะไม่มีให้นำเอาตัวทดเข้ามาเกี่ยวข้องในการบวกเลย ดังนั้นวงจรที่ใช้จึงไม่มีตัวทดเข้า (Carry-in) เราจึงเรียกวงจรบวกนี้ว่า HALF ADDER ซึ่ง Block diagram และ Truth table ของวงจรมีแสดงได้ดังรูป.13A

ตัวตั้ง      ตัวบวก      ผลบวก      ตัวทด



a) block diagram

A	+	B	=	S	Co
0	+	0	=	0	0
0	+	1	=	1	0
1	+	0	=	1	0
1	+	1	=	0	1

b) ตารางแสดงการบวกของวงจรฮาล์ฟ

จากตารางการบวก เราสามารถนำ S และ Co มาเขียนเป็น Logic function ได้ดังต่อไปนี้


$$S = \bar{A}B + A\bar{B}$$

$$Co = AB$$


$$= A \oplus B$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเขียน Logic diagram จาก Logic function ของ S และ Co ได้ดังรูปที่ .13.1,2




วงจรที่ .13.1



วงจรที่ .13.2

จากตาราง b) ในรูปที่ 13A. จะเห็นว่าวงจร HALF ADDER จะใช้สำหรับการบวกแบบบิตเดียวเฉพาะบิตต่ำสุดของเลขจำนวนเท่านั้น ซึ่งจะไม่มีตัวทศเข้า (Carry-in=Ci) มาบวกเข้าด้วยกันกับการบวกของอินพุตสองจำนวน และหากการบวกกันแล้วเกิดตัวทศขึ้นก็จะต้องนำไปบวกเข้ากับการบวกของบิตถัดไปหรือบิตที่สูงกว่า (More significant bit) ต่อไป ดังนั้นหากมีการบวกเลขหลาย ๆ บิตหรือหลักแล้ววงจร Half adder ดังรูปที่ .13.1,2 ก็ไม่สามารถที่จะใช้ได้ จึงมีการออกแบบวงจรเลขใหม่เพื่อให้สามารถนำเอาตัวทศเข้า (Carry-in) มาบวกเข้ากับการบวกของบิตที่สูงกว่าได้ วงจรใหม่เราจึงให้ชื่อว่า FULL ADDER Circuit ซึ่ง Block diagram และ Truth table ของวงจรแสดงได้ดังรูป 13.B



a) Block diagram

A, B = ตัวตั้ง, ตัวบวก

Ci = ตัวทศที่ได้มาจากการบวกของบิตต่ำกว่า

Co = ตัวทศไปหน้าให้กับการบวกของบิตต่อไป

ตัวตั้งบวก	ตัวบวก	ตัวทศเข้า	ผลบวก	ตัวทศออก			
A	+	B	+	Ci	=	S	Co
0	+	0	+	0	=	0	0
0	+	0	+	1	=	1	0
0	+	1	+	0	=	1	0
0	+	1	+	1	=	0	1
1	+	0	+	0	=	1	0
1	+	0	+	1	=	0	1
1	+	1	+	0	=	0	1
1	+	1	+	1	=	1	1

b) ตารางการบวกเลขของวงจรฟูลแอดเดอร์


จากตารางการบวกเลขของวงจรฟูลแอดเดอร์ เราสามารถเขียน Logic diagram สำหรับ S และ Co ได้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 S &= \bar{A}\bar{B}C_i + \bar{A}B\bar{C}_i + A\bar{B}\bar{C}_i + ABC_i & : & \quad Co = \bar{A}\bar{B}C_i + \bar{A}B\bar{C}_i + A\bar{B}\bar{C}_i + ABC_i \\
 &= \bar{C}_i(\bar{A}B + A\bar{B}) + C_i(\bar{A}\bar{B} + AB) & : & \quad = BC_i(\bar{A} + A) + AC_i(\bar{B} + B) + AB(\bar{C}_i + C_i) \\
 &= \bar{C}_i(A \oplus B) + C_i(\overline{A \oplus B}) & : & \quad = \overline{BC_i + AC_i + AB} \\
 &= A \oplus B \oplus C_i & : & \quad = \overline{BC_i} \cdot \overline{AC_i} \cdot \overline{AB}
 \end{aligned}$$

จาก Logic function (S, Co) สามารถเขียน Logic diagram ได้ดังต่อไปนี้




วงจรที่ 13.3

ADDER CIRCUIT ที่ใช้ในวงจรดิจิทัลคอมพิวเตอร์, วงจรประมวลผลกลาง (Arithmetic logic Unit) <ALU> หรือวงจรอื่น ๆ จะมีอยู่ 2 แบบของการทำงานด้วยกันคือ

1. วงจรบวกที่ทำการบวกแบบอนุกรม (SERIAL ADDITION ADDER)
2. วงจรบวกที่ทำการบวกแบบขนาน (PARALLEL ADDITION ADDER)

ซึ่งวงจรทั้งสองแบบแสดง Block diagram ได้ดังรูป.13.1,2



C.1 Block diagram of SERIAL ADDER

C.2 Block diagram of PARALLEL ADDER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป C.1 จะเห็นว่ามีการใช้ FULL ADDER ตัวเดียวเท่านั้นมาใช้ในการบวก ซึ่งจะใช้ F/F เป็นตัวกำเนิด  $C_i$  เมื่อมีการทศเกิดขึ้น และ F/F จะรอนจนข้อมูลของบิตถัดไปของชุด A, B เข้ามาบวกจึงจะให้  $C_i$  เข้าไปบวกด้วย การบวกก็จะเป็นเช่นนี้เรื่อยไปจนข้อมูลของชุด A, Bหมด ผลลัพธ์ก็จะเก็บไว้ที่ ชุด S และมีตัวทศสุดท้าย  $C_o$  เป็นคำตอบ ในเครื่องคอมพิวเตอร์ ชุด A ชุด B และชุด S จะใช้หน่วยความจำ (MEMORY) เป็นตัวเก็บข้อมูลและใช้สัญญาณนาฬิกา (CLOCK PULSE) เป็นตัวควบคุมการทำงานของวงจร ซึ่งการทำงานของวงจรมันจะใช้เวลามาก ๆ ถ้ามีการบวกเลขหลาย ๆ บิต จึงทำให้ไม่ค่อยนิยมใช้กัน

ส่วนแบบที่ 2 (รูปที่ C2) เราจะใช้ HALF ADDER ใช้บวกเลขบิตแรกชุดเดียวเท่านั้นแล้วจะใช้ FULL ADDER เป็นตัวทำการบวกในบิตต่อไป สังเกตเห็นจำนวนของ FULL ADDER จะใช้เท่ากับจำนวนบิตที่ใช้บวกหนึ่ง เช่นบวกเลข 16 บิต จะใช้ FULL ADDER = 15 ตัว และ HALF ADDER อีกหนึ่งตัว วงจรนี้จึงทำให้ การบวกใช้เวลา น้อยมาก แต่ก็มีปัญหาว่า  $C_i$  จะเกิดไม่ทันใช้ในการบวกบิตต่อไป เพื่อแก้ไขข้อบกพร่องนี้ เราจึงสร้างวงจรเพิ่มเติมขึ้นเพื่อกำเนิดตัวทศ  $C_i$  ขึ้นล่วงหน้าให้กับ FULL ADDER วงจรนั้นจึงมีชื่อว่า CARRY LOOK AHEAD CIRCUIT (วงจรสร้างตัวทศล่วงหน้า) ในการมองหาคำทศล่วงหน้าของวงจรมันก็มีวิธีออกแบบเช่นกัน แต่ขอแนะนำให้นักศึกษาไปค้นคว้าหรือศึกษาเองในหนังสือเกี่ยวกับการออกแบบวงจรดิจิทัล เช่น หลักการออกแบบวงจรลอจิกภาค 1 ของ อ.สุชาย ธนวิเสถียร เป็นต้น

มีไอซีสำเร็จรูปที่สร้างไว้เป็นวงจรแล้วและให้ชื่อกำกับไว้ด้วย เช่น

- เบอร์ 54/74 - 80 = GATE FULL ADDER
- " " - 82 = 2 BIT BINARY FULL ADDER
- " " - 83 = 4 BIT BINARY FULL ADDER
- " " - 181 = ARITHMETIC LOGIC UNITS FUNCTION GENERATOR
- " " - 182 = LOOK AHEAD CARRY GENERATOR

ไอซีเบอร์เหล่านี้สมควรที่นักศึกษาจะสนใจให้มาก เพราะในวงจรดิจิทัลต่าง ๆ รวมทั้งวงจรคอมพิวเตอร์ต่างก็นำมันไปใช้มาก

อุปกรณ์ที่ใช้ :

1. ชุดฝึกวงจรดิจิทัล หรือชุด photo board 1 ชุด
2. IC เบอร์ 54/74-00, 04, 08, 32, 86 1 ตัว
3. TTL DATA BOOK

ลำดับขั้นตอนการทดลอง :

1. ทำการทดลองการทำงานของวงจร HALF ADDER โดยประกอบวงจรทดลองที่ 13-1 และ 13-2
2. ต่ออินพุตเข้ากับอินพุต Logic switch ของชุดฝึกและต่อ O/P Logic MONITOR ของชุดฝึกแล้ว ON POWER ทำการเปลี่ยนแปลงลอจิกอินพุตและสังเกตผลของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้เอาไปเห็นใบโฆษณาเรื่องนด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Logic monitor งานเข้าใจการทำงานแล้วบันทึกผลลงใน Table.13.1 และ 13.2

A	B	S	Co
0	0		
0	1		
1	0		
1	1		

Truth table.13.1

A	B	S	Co
0	0		
0	1		
1	0		
1	1		

Truth table.13.2

3. ทดสอบการทำงานของวงจร FULL ADDER โดยประกอบวงจรทดลองที่ 13.3

4. ทำการทดลองตามข้อ 2 และบันทึกผลลงใน Table 13.3

A	B	C	S	Co
0	0	0		
0	0	1		
0	1	0		
0	1	1		

Table 13.3

5. ทดสอบการทำงานของวงจร Parallel 2 bit binary adder. โดยการรวมวงจรที่ 13.2 เข้ากับวงจรที่ 13.3 โดยนำเอา  $Co$  ของวงจรที่ 13.2 มาต่อเข้ากับ  $Ci$  ของวงจรที่ 13.3 และให้อินพุตเป็น  $A_1, B_1$  สำหรับวงจรที่ 13.2 และ  $A_2, B_2$  สำหรับวงจรที่ 13.3 ส่วน  $O/P$  ก็จะเป็น  $S_1, S_2$  และ  $Co$  ตามลำดับ

6. กำหนดค่าของ  $A_2, A_1$  และ  $B_2, B_1$  เปลี่ยนแปลงไปที่ละ Step เพื่อทำความเข้าใจการทำงานของวงจรที่ให้  $S_2, S_1$  และ  $Co$  เป็นเช่นนั้น แล้วบันทึกผลลงใน Table 13.4

$A_2$	$B_2$	$A_1$	$B_1$	$Co$	$S_2$	$S_1$	$Ci$
0	0	0	0				
0	0	0	1				
0	0	1	0				

$A_2$	$A_1$	$B_2$	$B_1$	$Co$	$B_2$	$B_1$	$Ci$
1	0	0	0				
1	0	0	1				
1	0	1	0				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกาใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0	0	1	1				
0	1	0	0				
0	1	1	0				
0	1	1	1				

1	0	1	1				
1	1	0	0				
1	1	0	1				
1	1	1	0				

7. ให้นักศึกษาการทำงานของไอซี เบอร์ 7482 จากคู่มือ แล้วประกอบวงจรทดลอง เพื่อให้สามารถใช้ ไอซีเบอร์ดังกล่าวได้ถูกต้อง หากมีปัญหาก็ตามอาจารย์ผู้คุมพื้นที่

คำถามท้ายการทดลอง

1. จงเขียน Block diagram และ Logic diagram ของวงจร 4 bit parallel adder ที่ใช้เฉพาะ Half adder ทั้งหมด
2. จงเขียนวงจรที่ 13.3 ใหม่โดยใช้เฉพาะ date 2 I/P และประยต์ที่สุด
3. จงเขียนหรือสร้างวงจรวกเลขขนาด 1 bit 3 จำนวนเข้าด้วยกัน ( $A+B+C = C_o, S$ ) จะใช้อะไรก็ได้
4. จากคู่มือของไอซี เบอร์ 7482 จงเขียนวงจรและแสดงการต่อขาไอซี เพื่อให้ได้วงจรวกเลขขนาด 4 bit 2 จำนวน ( $A_0/B_0, A_1/B_1, A_2/B_2, A_3/B_3, A_4/B_4$ )
5. จากคู่มือของไอซี เบอร์ 7486 จงเขียนวงจรและแสดงการต่อขาไอซี เพื่อให้ได้วงจรวกเลขขนาด 8 bit ( $A_0-A_7/B_0-B_7$ )
6. จากวงจรที่ใช้ทดลอง เราสามารถนำเอาวงจรวกไปทำเป็นวงจรวกได้หรือไม่ อย่างไรลองอธิบายและยกตัวอย่างประกอบ
7. IC เบอร์ 54/74181 มีชื่อเฉพาะว่าอะไร และมีการทำงานเป็นอย่างไร นักศึกษาคิดที่จะนำมาไปทำอะไรบ้างจงเขียนวงจรเบื้องต้น
8. จากการทดลองใบงานนี้ นักศึกษามีหลักการอย่างไรที่นำวงจรไปใช้วงจรวกเลขฐานสิบขนาดหนึ่งหลัก โดยให้ผลลัพธ์เป็นเลขฐานสิบด้วย (ให้เขียนหลักการโดยย่อพร้อมแสดง Logic diagram)

สรุปผลการทดลอง

บททดลองที่ 14

เรื่อง : SUBTRACTER

จุดมุ่งหมาย : เพื่อให้ศึกษา


1. คุณสมบัติและตารางความจริง SUBTRACTER CIRCUIT
2. วิธีการสร้างวงจร HALF SUBT. และ FULL SUBT. CIRCUIT
3. วงจร PARALLEL BINARY SUBTRACTER

จุดประสงค์เชิงพฤติกรรม : ให้นักศึกษาสามารถ

1. ประกอบวงจร BINARY SUBTRACTER
2. อธิบายการทำงานและสร้าง Truth table ของวงจร SUBTRACTER ได้
3. สร้างและออกแบบวงจร HALF และ FULL SUBTRACTER
4. นำวงจร SUBTRACTER แบบต่างๆไปใช้งานได้

ทฤษฎีย่อ

Subtractor Circuit หมายถึง วงจรโลจิกวงจรหนึ่งที่ทำหน้าที่ลบเลขจำนวนของเลขไบนารีสองจำนวนออกจากกัน ซึ่งการลบเลขทุกครั้งจะต้องประกอบด้วย -ตัวตั้งลบ (MINUEND), -ตัวลบ (SUBTRAEND) ผลลบหรือผลต่าง (DIFFERENCE) และตัวยืม (BORROW) และการยืมของการลบจะมีทั้งการยืมมา (BORROW OUT =  $B_o$ ) และตัวถูกยืม (BORROW-IN =  $B_i$ ) สำหรับการลบเราจะเริ่มลบจากหลักหรือบิตที่ต่ำสุด (Least significant bit) ก่อนในหลักนี้ตัวตั้งลบจะไม่ถูกยืมคือจะไม่มี  $B_i$  เกิดขึ้นนั่นเอง แต่หากตัวตั้งลบน้อยกว่าตัวลบแล้วตัวตั้งลบก็จะไปยืมมา ( $B_o$ ) จากหลักหรือบิตที่สูงกว่า (More significant bit) เพื่อใช้ในการลบครั้งนั้น ส่วนการลบของหลักหรือบิตที่สูงกว่าเราก็จะต้องพิจารณาด้วยว่าตัวตั้งลบถูกยืมไป (เกิด  $B_i$ ) หรือไม่ และตัวตั้งลบน้อยกว่าตัวลบอีกหรือไม่ซึ่งหากน้อยกว่าก็แสดงว่าจะต้องเกิดการยืมมา ( $B_o$ ) ขึ้นด้วย วงจรที่ไม่มี  $B_i$  ถูกเรียกว่า HALF SUBTRACTER และวงจรลบที่มีทั้ง  $B_i, B_o$  จะถูกเรียกว่า FULLSUBTRACTER CIRCUIT ซึ่ง Block diagram และ Truth table ของวงจรทั้งสองแสดงในรูป 14A และ 14B



ตัวกระทำ		ผลลัพธ์	
ตัวตั้ง	ตัวลบ	ผลต่าง	ตัวยืม
A	- B	D	$B_o$
0	- 0	0	0
0	- 1	1	1
1	- 0	1	0

14A.a Block diagram.

1	-	1	0	0
---	---	---	---	---

14A.b ตารางแสดงการลบของวงจร ฮาล์ฟ

จากรูปที่ 14 A.a,b วงจร HALF SUBTRACTER จะประกอบด้วย I/P คือ A,B และ O/P คือ D,Bo และการลบจะเป็นไปตามตาราง b; เช่นให้ A = 0 , B = 1 การลบก็จะให้ผลต่าง D = 1 และเมื่อตัวตั้งน้อยกว่าก็จะมีการยืมมา 1 จึงทำให้ได้ผลต่างเป็น 1 ดังกล่าว


จาก Truth table b, เราสามารถเขียน Logic function ของ D และ Bo ได้ดังนี้

$$D = AB + \bar{A}B$$


$$Bo = AB$$

$$= A + B$$

และเขียน Logic diagram จาก Logic function ของ D และ Bo ได้ดังรูปที่ .14.1,2




วงจรถ่ายที่ .14.1



วงจรถ่ายที่ .14.2

ตัวตั้งลบ    ตัวลบ    ตัวถูกยืม    ผลต่าง    ตัวยืมมา



A	B	Bi	D	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

14.B,a Block diagram


- A,B = ตัวตั้ง, ตัวลบ
- Bi = ตัวยืมที่ถูกยืมไปจากการลบของ บิตต่ำกว่า
- Bo = ตัวยืมมาจากบิตที่สูงกว่า

14.B.b ตารางการลบเลขของวงจรฟูลล์ซบแทรกเตอร์

จากตาราง 14B,b เราสามารถเขียน Logic diagram สำหรับ D และ Bo ได้คือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อ 85 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 D &= AB\bar{B}_i + A\bar{B}B_i + \bar{A}BB_i + \bar{A}\bar{B}\bar{B}_i & : & \quad B_o = AB\bar{B}_i + A\bar{B}B_i + \bar{A}BB_i + \bar{A}\bar{B}\bar{B}_i \\
 &= B_i(AB + \bar{A}\bar{B}) + \bar{B}_i(\bar{A}B + A\bar{B}) & : & \quad = AB + \bar{A}B_i + \bar{B}B_i \\
 &= B_i(A + \bar{B}) + \bar{B}_i(\bar{A} + B) & : & \quad = A(B + B_i) + \bar{B}B_i \\
 &\equiv A + B + B_i & : & \quad (A \cdot B + \bar{A}B_i) + \bar{B}B_i
 \end{aligned}$$

จาก Logic function (D,Bo) สามารถเขียน Logic diagram ได้ดังต่อไปนี้



(LB 18)

วงจรที่ 13.3 FULL SUBTRACTER

SUBTRACTER CIRCUIT ที่มีใช้ในวงจรดิจิทัลคอมพิวเตอร์, วงจรประมวลผลกลาง (Arithmetic logic Unit) <ALU> หรือวงจรอื่น ๆ จะไม่นิยมสร้างขึ้นมาใช้เหมือนดังวงจรบวกเลข (ADDER) ทั้งนี้เนื่องจากวิธีการลบ สามารถทำได้ด้วยวิธี บวก ได้ซึ่งเราเรียกวิธีการลบแบบนี้ว่า SUBTRACTED WITH COMPLEMENT ดังนั้นจึงสามารถใช้วงจรบวกเป็นตัวทำงานได้โดย เพิ่มเติมวงจรบวกเข้าไปอีกเล็กน้อย สำหรับวงจรเพิ่มเติมจะได้อธิบายในใบงานต่อไป

อุปกรณ์ที่ใช้

1. ชุดฝึกวงจรดิจิทัล (LB04, 06, 07, 13, 18) หรือชุด Proto board 1 ชุด
2. IC เบอร์ 54/74-00, 04, 08, 32
3. TTL DATA BOOK

ลำดับขั้นตอนการทดลอง

1. ศึกษาการทำงานของวงจร Half subtracter โดยประกอบวงจรที่ 14.1, 14.2
2. ต่อ I/P เข้ากับ I/P Logic switch ของชุดฝึกและต่อ O/P ของวงจรเข้ากับ O/P Monitor ของชุดฝึกเช่นกัน
3. On power ของเครื่องแล้วทำการเปลี่ยนแปลง I/P สังเกตผลของ O/P จนเข้าใจ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิอนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจรแล้วบันทึกผล ลงในตารางที่ 14.1, 14.2

A	B	D	Bo
0	0		
0	1		
1	0		
1	1		

Truth table 14.1

A	B	D	Bo
0	0		
0	1		
1	0		
1	1		

Truth table 14.2

- ทดสอบการทำงานของวงจร Full Subtractor โดยประกอบวงจรตามรูปที่ 14.3
- ทำการทดลองตามข้อ 2, 3 แต่บันทึกผลลงในตารางที่ 14.3

A	B	Bi	D	Bo
0	0	0		
0	0	1		
0	1	0		
0	1	1		

A	B	Bi	D	Bo
1	0	0		
1	0	1		
1	1	0		
1	1	1		

Table 14.3

6. ทดสอบการทำงานของวงจร Parallel 2-bit Subtractor โดยใช้การรวมวงจรที่ 14.2 เข้ากับวงจรที่ 14.3 ให้นำเอา Bo ของวงจรที่ 14.2 ต่อเข้า Bi ของวงจรที่ 14.3 และ A<sub>1</sub>, B<sub>1</sub> เป็น I/P ของวงจรที่ 14.2 ส่วน A<sub>2</sub>, B<sub>2</sub> นั้นให้เป็น I/P ของวงจรที่ 14.3 ตามลำดับซึ่งจะมี O/P คือ D<sub>1</sub>, D<sub>2</sub> ตามลำดับเช่นกัน

7. กำหนดค่าของ A<sub>1</sub>, a<sub>2</sub> และ B<sub>1</sub>, b<sub>2</sub> ให้เปลี่ยนแปลงไปที่ละ Step เพื่อทำความเข้าใจการทำงานของวงจรเลขชี้ให้ D<sub>1</sub>, D<sub>2</sub> และ Bo เช่นนั้น แล้วบันทึกผลลงในตารางที่ 14.4

A <sub>2</sub>	B <sub>2</sub>	A <sub>1</sub>	B <sub>1</sub>				
0	0	0	0				
0	0	0	1				
0	0	1	0				

A <sub>2</sub>	B <sub>2</sub>	A <sub>1</sub>	B <sub>1</sub>				
1	0	0	0				
1	0	0	1				
1	0	1	0				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0	0	1	1					1	0	1	1				
0	1	0	0					1	1	0	0				
0	1	0	1					1	1	0	1				
0	1	1	0					1	1	1	0				
0	1	1	1					1	1	1	1				

Table 14.4

### คำถามท้ายการทดลอง

1. จงอธิบายถึงข้อแตกต่างระหว่าง HALF SUBT กับ FULL SUBT. circuit
2. จงเขียน Block diagram และ Logic diagram ของวงจร 4 Bit parallel subtracter ที่ใช้เฉพาะ Half subtracter ทั้งหมด
3. จงแสดงวิธีการออกแบบวงจรเลขไบนารี 4 bit โดยใช้ เกทเพียงอย่างเดียว
4. จงแสดงวิธีการออกแบบวงจรเลข 4 bit โดยใช้ NAND Gate เพียงอย่างเดียว
5. จงเขียน Block diagram ของวงจร 8 bit parallel subtracter ที่ ใช้ Half และ Full subtreacter
6. วิธีการ 2' Complement และ 1' Complement เป็นอย่างไร มีหลักการและประโยชน์อย่างไร จงอธิบายพร้อมทั้งยกตัวอย่างประกอบ

### สรุปผลการทดลอง

## ใบงานที่ 15

### BINARY ADDITION/SUBTRACTION CIRCUIT

จุดมุ่งหมาย : เพื่อศึกษา

1. การทำงานของวงจร ADDITION/SUBTRACTION CIRCUIT
2. วิธีการลบแบบบวก (SUBTRACTION WITH COMPLEMENT)
3. การทำงานของวงจร BCD ADDITION ADDER

จุดมุ่งหมาย ให้นักศึกษาสามารถ

1. ประกอบวงจร BINARY ADDITION/SUBTRACTION แบบต่างๆทดลองได้
2. นำวิธีการลบแบบบวกมาใช้ในการลบทุกครั้ง
3. อธิบายการทำงานของวงจรลบเลขต่างๆได้

#### คำแนะนำ

ในการลบเลขจำนวนต่างออกจากกัน ใช้ว่าจะมีเพียงการตั้งลบแบบธรรมดาทำไม่ทั้งนี้ เพราะยังมีอีกวิธีที่สามารถทำได้ง่ายและเป็นที่ยอมรับมาก วิธีนั้นคือ การลบแบบบวก (SUBTRACTION WITH COMPLEMENT) ซึ่งการลบแบบบวกนี้มีหลักการง่ายคือ นำเอาตัวลบ (MINUEND) มากระทำ COMPLEMENT ตัวมัน แล้วนำเอาจำนวนที่ได้ไปบวกเข้ากับตัวตั้งลบเดิม ได้ผลลบจากการบวกนั้น แล้วจะต้องใช้เทคนิคอีกบ้างเล็กน้อยเพื่อมาแก้คำตอบให้ถูกต้องเป็นคำตอบจริง ซึ่งเทคนิคต่างๆเหล่านั้นก็ขึ้นอยู่กับรูปแบบของการ COMPLEMENT ด้วย เพราะในตัวเลขตัวใดก็ตาม จะมีการ COMPLEMENT เลขนั้นได้ 2 รูปแบบด้วยกันคือ

1. แบบฐานลบหนึ่ง (RADIX-MINUS-1)
2. แบบวิธีจริง (TRUE COMPLEMENT)

ในระบบเลขไบนารี การคอมพลีเมนต์แบบฐานลบหนึ่งคือ 1' COMPLEMENT (อ่านว่า วันคอมพลีเมนต์) ซึ่งวิธีการทำคือนำเอาตัวเลขที่ต้องการทำคอมพลีเมนต์นั้นไปลบออกจาก Digit สูงสุดของเลขฐานนั้น และผลต่างที่ได้นั่นคือ ค่าของ COMPLEMENT ที่ต้องการ ดังตัวอย่าง 15A

- ทำเลข 9 ฐานสิบ =  $9 - 8 = 1$  (9's complement)
- ทำเลข 100 ฐานสอง =  $111 - 100 = 011$  (1's complement)
- ทำเลข 56 ฐานแปด =  $77 - 56 = 21$  (7's complement)

สำหรับการ คอมพลีเมนต์แบบจริงนั้นมีวิธีการทำต่างจากแบบแรกเพียงเล็กน้อย กล่าวคือจะต้องนำเอา เลขที่ต้องการทำ complement แต่ละหลักไปลบออกจากฐาน (Radix) ของเลขนั้น ๆ เช่น Radix 10, ฐานแปด Radix = 8 เป็นต้นดังนั้น เมื่อทำการลบเลขผลลัพธ์ที่ได้ก็คือ Truth complement ของเลขนั้น ดังตัวอย่างที่ 15B.

- ทำเลข 5 )<sub>10</sub> =  $10 - 5 = 05$  (10's complement)
- ทำเลข 110 )<sub>2</sub> =  $1000 - 110 = 010$  (2' complement)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10110 )<sub>2</sub> ทำเป็น ทริวคอมพลีเมนต์ได้เท่ากับ 01010 )<sub>2</sub>

จากตัวอย่าง 15A, 15B พอสรุปได้ว่า

1's comp. = X เมื่อ X คือตัวเลขที่ต้องการทำคอมพลีเมนต์

2's comp. = X + 1

= 1's comp. - plus - 1 (1's comp. + 1)

ดังนั้น 1's comp. = 2's comp. - 1 (2's comp. - 1) นั่นเอง

จากหลักการและวิธีการทำ complement ทั้งสองรูปแบบ เรานำมาใช้ร่วมกับการลบเลข BINARY จำนวนต่างๆได้ โดยวิธีการต่อไปนี้

1) ลบแบบธรรมดา	2) ลบแบบ 1's comp	3) ลบแบบ 2's comp
ตัวตั้ง 1001	1001	1001
ตัวลบ 0110 -	ทำ 1's comp = 1001 +	ทำ 2' comp 1010 +
ผลลัพธ์ 0011	10010	10011
	แก้ไข 1 +	= 0011
	+ 0011	= 0011
ผลต่าง	POSITIVE NUMBER	
ตัวตั้ง 010	010	010
ตัวตั้ง 110 -	ทำ 1's comp 001 +	ทำ 2's comp 010 +
= -100	0011	0100
	แก้ไข 0100	1011
	- 100	1 +
ผลต่าง = -100	= -100	= -100
	NEGATIVE NUMBER	

จากการลบทั้งสองวิธีข้างต้น พอสรุปการแก้ไข ได้ดังนี้

1. ถ้า Co ที่ได้จากการบวกเป็น "1" แสดงว่าผลต่างที่ได้จะต้องเป็นจำนวนเต็มบวก การแก้ไขเพื่อหาคำตอบจะกระทำเฉพาะแบบ 1's comp ก็จะนำเอาตัวทด (มีชื่อว่า end around carry) มาบวกเข้าที่ BO ของผลต่างย่อยอีกครั้งแล้วก็ได้คำตอบที่ถูกต้อง ส่วนแบบ 2's comp นั้น ตัวทดที่หานั้น (มีชื่อว่า disregard carry) จะเป็นตัวบวกว่าผลลัพธ์จะได้บวกและคำตอบก็คือ กลุ่มของตัวเลขที่อยู่ต่ำลงมาทั้งหมด (ทำความเข้าใจในตัวอย่างชุดแรก)

2. ถ้า Co ที่ได้เป็น "0" แสดงว่า คำตอบจะเป็นจำนวนเลขติดลบ (negative number) การแก้ไขจะแก้ไขทั้งแบบ 1's และ 2's comp กล่าวคือ แบบ 1's comp จะนำเอาผลบวกที่ได้ทั้งหมด (ไม่คิดตัวทดด้วย) มาทำ 1's comp อีกครั้ง แล้วจะได้คำตอบที่ถูกต้อง

ส่วนแบบที่ 2's comp นั้นก็จะทำ 2's comp กับผลบวกอีกครั้งเช่นกัน (ไม่คิดตัวทดด้วย) แล้วจะได้คำตอบที่ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการลบแบบวกดังกล่าวมา สามารถสร้างวงจรโลจิกขึ้นมาใช้งานได้ จากการพิจารณาดังนี้

1. การทำ complement ตัวลบ จะใช้คุณสมบัติของ Exclusive OR ทำ
2. ใช้ เกท พื้นฐานช่วยในการแก้ไขเพื่อหาคำตอบที่ถูกต้อง
3. ตัวบวกก็ใช้ Full ADDER เป็นตัวทำงาน

สำหรับวงจรทดลองที่ใช้ในใบงานนี้ จะเป็นการออกแบบวงจรให้มีการลบแบบ 1's complement โดยนำเอาตัวไอซีที่มีคุณสมบัติอยู่แล้วมาใช้เลย ส่วนการออกแบบวงจรลบแบบ 2's complement นั้นให้นำไปคิดและออกแบบเอง หรือจะไปค้นคว้าในหนังสือที่ออกแบบไว้ให้แล้วก็ได้


อุปกรณ์ที่ใช้

1. ชุดฝึกดิจิทัล LB19 หรือ proto board  $f = 6f$
2. ไอซีเบอร์ต่างๆเฉพาะวงจร
3. TTL DATA BOOK

ลำดับขั้นการทดลอง

1. ประกอบวงจรตามวงจรทดลองที่ 15.1 โดยใช้ไอซีเบอร์ SN7402N x 1, Sn7486N หรือ LS86N x1 เท่านั้นทั้งนี้เพราะการออกแบบวงจรนี้จะใช้คู่มือของ Texas Inst. เป็นหลัก หากจะใช้เบอร์อื่นให้เปิดคู่มือเทียบ เพราะ Pin assigment ของต่างเบอร์อาจไม่เหมือนกัน

2. ต่อ I/P เข้า I/P Logic switch ของชุดฝึกและต่อ O/P ของวงจรเข้ากับ O/P monitor ของชุดฝึกเช่นกัน และตรวจเช็คการต่อวงจรให้ถูกต้อง ทำการเปลี่ยนแปลงอินพุตพร้อมกับสังเกตผลของ เอาท์พุท จนเข้าใจการทำงานของวงจรจึงบันทึกผลการทดลองลงใน Table 15.1



วงจรทดลองที่ 15.1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	INPUT				OUTPUT					
	A1	B1	A0	B0	X = 0			X = 1		
					b2	b1	b0	b2	b1	b0
0	0	0	0	0						
1	0	0	0	1						
2	0	0	1	0						
3	0	0	1	1						
4	0	1	0	0						
5	0	1	0	1						
6	0	1	1	0						
7	0	1	1	1						
8	1	0	0	0						
9	1	0	0	1						
10	1	0	1	0						
11	1	0	1	1						
12	1	1	0	0						
13	1	1	0	1						
14	1	1	1	0						
15	1	1	1	1						

TABLE 15.1

3. ประกอบวงจรทดลองที่ 15.2 โดยใช้ไอซีเบอร์ SN7402Nx1 ,SN7483A หรือ LS83x1,SN7486หรือLS86N (หากใช้เบอร์อื่นที่นอกเหนือจากนี้ให้ใช้คู่มือเทียบ)

4. ต่อ I/P เข้ากับ I/P Logic switch ของชุดฝึกและต่อ O/P ของวงจร O/P Monitor ของชุดฝึกเช่นกัน และตรวจเช็คการต่อวงจรให้ถูกต้อง บันทึกผลการทดลองลงใน Table 15.2



วงจรทดลองที่ 15.2


	INPUT				OUTPUT					
	A1	B1	A0	B0	X = 0			X = 1		
	A2	B2	A3	B3	b2	b1	b0	b2	b1	b0
0	0	0	0	0						
1	0	0	0	1						
2	0	0	1	0						
3	0	0	1	1						
4	0	1	0	0						
5	0	1	0	1						
6	0	1	1	0						
7	0	1	1	1						

8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1

TABLE 15.2

5. ประกอบวงจรทดลองที่ 15.3 โดยใช้ ไอซีเบอร์ SN7483A or LS83x1, SN7486Nx1, Sn7408Nx1, 7432Nx1 (หากใช้เบอร์แทนให้เปิดคู่มือ)

6. ตรวจสอบการทำงานของวงจรให้ถูกต้อง เปลี่ยนแปลงอินพุตเพื่อศึกษาการทำงานของวงจรรวมเข้าใจการทำงานของวงจร แล้วบันทึกผลลงในตารางที่ 15.3



(LB19)

วงจรถลองที่ 15.3

INPUT					OUTPUT				
A3 B3	A2 B2	A1 B1	A0 B0		b4	b3	b2	b1	b0
0	0/0	0/0	0/0	0/0					
1	0/0	0/0	0/0	0/1					
2	0/0	0/0	0/1	0/0					
3	0/0	0/0	0/1	0/1					
4	0/0	0/1	0/0	0/0					
5	0/0	0/1	0/0	0/1					
6	0/0	0/1	0/1	0/0					
7	0/0	0/1	0/1	0/1					
8	0/1	0/0	0/0	0/0					
9	0/1	0/0	0/0	0/1					
10	0/1	0/0	0/1	0/0					
11	1/0	0/0	1/0	0/1					
12	1/0	0/0	1/0	0/0					
13	1/0	0/0	1/0	0/1					
14	1/0	0/1	1/0	0/0					
15	1/0	0/1	1/0	0/1					
16	1/0	0/1	0/1	0/0					
17	1/0	0/1	0/1	0/1					
18	1/1	0/0	1/0	0/1					
19	1/1	0/0	1/1	0/0					

TABLE 15-3


คำถามท้ายการทดลอง

1. จากการทดลองวงจรที่ 15-1 แสดงว่าเป็นวงจรอะไร ทำหน้าที่อย่างไรจงอธิบาย และ NOR gate 2 ตัวมีหน้าที่อะไร จะใช้อะไรแทนได้บ้าง

2. วงจรทดลองที่ 15-2 แสดงว่าเป็นวงจรอะไร มีการทำงานอย่างไร มี Ex-OR ทางอินพุตไว้เพื่อ ทำหน้าที่อะไร อธิบายประกอบการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. จากการทดลองวงจรที่ 15.1 และ 15.2 Input. X มีความสำคัญอะไรกับวงจร หากเราจะให้วงจรทั้งสองนี้เป็นวงจรบวก X จะต้องเป็นอย่างไร
4. จงออกแบบวงจร ADD/SUB 2 bit ที่มีการลบแบบ 2's complement มา 1 วงจร
5. ไอซีเบอร์ 7487 มีชื่อเฉพาะว่าอะไร และมีการทำงานอย่างไร สามารถนำมาประกอบวงจรเพื่อให้ได้วงจร Binary ADD/SUB ได้หรือไม่ อย่างไร
6. ไอซีเบอร์ 74153 มีชื่อเฉพาะว่าอย่างไร และมีลักษณะการทำงานอย่างไร สามารถนำมาประกอบวงจรเพื่อให้ได้วงจร Binary ADD/SUB ได้หรือไม่ อย่างไร
7. รูปวงจรต่อไปนี้เราจะนำมาใช้ทำอะไรได้บ้างและ Truth table ของมันเป็นอย่างไร




INPUT =  $A_3A_2A_1A_0$      $B_3B_2B_1B_0$     OUTPUT =  $b_3b_2b_1b_0$

8. จากวงจรต่อไปนี้ ทำหน้าที่อะไร เมื่ออินพุตคือ A B C และ เอาท์พุท คือ  $b_1b_0$



สรุปผลการทดลอง



เรื่อง : ENCODER CIRCUIT

จุดมุ่งหมาย : เพื่อให้ให้นักศึกษา

1. ศึกษาการทำงานของวงจร ENCODER ชนิดต่างๆ ได้
2. ศึกษาวิธีการออกแบบวงจร ENCODER ได้

จุดประสงค์เชิงพฤติกรรม : ให้นักศึกษาสามารถ

1. แสดงวิธีการออกแบบวงจรได้ถูกต้อง
2. อธิบายการทำงานของวงจรได้

คำแนะนำ

ENCODER CIRCUIT หมายถึง วงจรที่ทำหน้าที่แปลง Code ต่างๆ หรือภาษาอื่น ๆ มากเป็นภาษาเครื่อง เพื่อให้เครื่องมือทางดิจิทัลเข้าใจและสามารถทำการตามรหัสนั้นได้เช่น เมื่อเรากดแป้นเครื่องคิดเลขหมายเลข 5 (ซึ่งหมายถึงเลขฐานสิบของเรา) แล้วที่พู่ของวงจรเข้ารหัส (Encoder) จะมีค่าเป็น 0101 ของเลขฐานสอง ซึ่งเลข 0101 จำนวนนี้ เครื่องสามารถเข้าใจและทำการอื่นๆต่อไปได้ ดังนั้น เราก็บอกได้ว่า ENCODER circuit คือวงจรที่สร้างภาษาให้เครื่องเข้าใจนั่นเองและเราสามารถสร้างวงจรเข้ารหัส (Encoder) ได้จาก Diode ที่ต่อกันแบบแมทริก (Matrix) หรือจากวงจร Combination ลอจิกก็ได้ ซึ่งทั้งสองชนิดขึ้นอยู่กับความเหมาะสมของผู้ใช้ในแง่ของขนาดของความสะดวกและราคา ฯลฯ

หลักและวิธีการออกแบบวงจรอย่างง่าย

1. ทำความเข้าใจปัญหาให้ชัดเจนและทำนิยามของสภาวะ I/P และ O/P ที่จำเป็น.
2. เตรียม Truth table จากปัญหาที่ได้จากข้อ 1
3. เขียน Output function ของแต่ละ Output เมื่ออินพุตเปลี่ยนแปลง
4. Simplified or Manipulated Function or expression ของแต่ละ Output ที่ได้จากข้อ 3.
5. Logic diagram จาก Logic function ที่ได้จากข้อ 4

ตัวอย่างการออกแบบวงจร

จงออกแบบวงจร Encoder ที่ทำหน้าที่เปลี่ยน Decimol Code ไปเป็น 8421 BCD Code

1. Input คือ Decimol code 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 และ Output คือ BCD Code
2. ทำ Truth table

INPUT									OUTPUT			
1	2	3	4	5	6	7	8	9	D	C	B	A
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	1
0	0	0	1	0	0	0	0	0	0	0	1	0
0	0	0	0	1	0	0	0	0	0	0	1	1
0	0	0	0	0	1	0	0	0	0	0	1	0
0	0	0	0	0	0	1	0	0	0	0	1	1
0	0	0	0	0	0	0	1	0	0	1	0	0
0	0	0	0	0	0	0	0	1	0	1	0	1

3. เขียน Logic function ของ Output D,C,B,A

$$D = 8 + 8 + d$$

$$B = 2 + 3 + 6 + 7 + d$$


$$C = 4 + 5 + 6 + 7 + d$$

$$A = 1 + 3 + 5 + 7 + 9 + d$$

4. Simplified or Manipulated (ถ้าทำได้)

5. เขียน โลจิก ไดอะแกรมแสดง

(LB21)




## อุปกรณ์ที่ใช้

- ชุดฝึกดิจิทัล 1 ชุด
- IC เบอร์ 54/74 -04, 20, 22, 147
- TTL DATA BOOK

## ลำดับขั้นตอนการทดลอง

- ทำการทดลองวงจร OCTAL to BINARY ENCODER โดยประกอบวงจรทดลองที่ 16.1




วงจรที่ 16.1

- บ่อนิพพุท โลจิกสวิทซ์ตามตารางที่ 16.1 สังเกตผลของ เอาท์พุท แล้งบันทึกผลลงในตารางที่ 16.1

INPUT							OUTPUT		
1	2	3	4	5	6	7	C	B	A
0	0	0	0	0	0	0			
1	0	0	0	0	0	0			
0	1	0	0	0	0	0			
0	0	1	0	0	0	0			
0	0	0	1	0	0	0			
0	0	0	0	1	0	0			
0	0	0	0	0	1	0			
0	0	0	0	0	0	1			

3. การทดลองวงจร Decimal to 8421 BCD ENCODER โดยต่อวงจรตามรูปที่ 16.2  
 ซึ่งเป็นการใช้ไอซีเบอร์ 74147N  
 (LB23)



รูปวงจรที่ 16-2

INPUT									OUTPUT			
1	2	3	4	5	6	7	8	9	D	C	B	A
1	1	1	1	1	1	1	1	1				
0	1	1	1	1	1	1	1	1				
1	0	1	1	1	1	1	1	1				
1	1	0	1	1	1	1	1	1				
1	1	1	0	1	1	1	1	1				
1	1	1	1	0	1	1	1	1				
1	1	1	1	1	0	1	1	1				
1	1	1	1	1	1	0	1	1				
1	1	1	1	1	1	1	0	1				
1	1	1	1	1	1	1	1	0				

ตารางที่ 16-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อ 101 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## คำถามท้ายการทดลอง

1. จงอธิบายถึงหลักและวิธีการสร้างวงจรตามรูปที่ 16.1
2. จงสร้างวงจร OCTAL to INARY ENCODER ที่ใช้ OR Gate เพียงอย่างเดียว
3. จงเขียน Pin Assigment และ Block diagram ของ ไอซี เบอร์ 74147 N
4. จงออกแบบวงจร Decimal to EXCESS - 3 ENCODER โดยใช้วงจร Combination Logic พร้อมทั้งเขียนตารางความจริงแสดงด้วย
5. ลักษณะการทำงานแบบ Active low และ Active high เป็นอย่างไร อธิบาย ยกตัวอย่างประกอบ
6. ไอซี เบอร์ 74148 มีชื่อว่า อย่างไร จงให้รายละเอียดที่จะทำให้เราสามารถนำเอาไปใช้ได้
7. " Priority Encorder " คือ อะไร มีประโยชน์อย่างไร
8. จงแสดงวิธีการต่อวงจร 16 - to - 4 line binary ENCODER โดยใช้ Ic เบอร์ 74148N และอื่นๆ (เพื่อให้ได้ Output เป็น ลักษณะ Active High)



# ใบงานที่ 17

## DECODER CIRCUIT

### จุดประสงค์

1. ศึกษาการทำงานของวงจร DECODER
2. ศึกษาวิธีการออกแบบวงจร DECODER

### จุดประสงค์เชิงพฤติกรรม

1. แสดงวิธีการออกแบบวงจร DECODER
2. อธิบายการทำงานของวงจร DECODER ได้

### คำแนะนำ

decoder circuit หมายถึง วงจรคอมมิเนชันที่ทำการเปลี่ยนข้อมูลทาง Input ที่เป็นกลุ่มจำนวนไบนารี จาก  $n$  เส้นอินพุต (Input lines) ไปเป็นหน่วยรหัสทางเอาพุตไม่เกิน  $2^n$  หน่วย หรืออาจพูดได้ว่าเป็นวงจรที่เปลี่ยนรหัสทางอินพุตเพื่อให้ได้ output ตามต้องการ เช่น เปลี่ยนรหัส BCD - 8421 ไปเป็นรหัสสัญญาณ 10 เส้น ฯลฯ


วงจร decoder ต่าง ๆ จะมีชื่อเฉพาะเรียกแตกต่างกันไป เช่น

- 2-to-4 lines decoder
- 3 - to - 8 lines decoder
- BCD - to - 7 segment decoder
- อื่น ๆ

โปรดสังเกตรหัสทางอินพุตที่ต้องการถอดนั้นมีหลายหลัก (bits) แต่เมื่อถอดออกมาแล้วจะได้รหัสเฉพาะอันใดอันหนึ่งเท่านั้น และจำนวนรหัสที่ถอดออกมาได้จะมีได้ไม่เกิน  $2^n$  ( $n$  = จำนวน line ทางอินพุต) เช่น ถ้ามี input 2 เส้น เพราะฉะนั้น output จะมีได้ไม่เกิน  $2^2=4$  รหัส เป็นต้น ลองดูตารางการทำงานของวงจร 2- to-4 decoder

INPUT		OUTPUT
A	B	Y
0	0	y0
0	1	y1
1	0	y2
1	1	y3

ตารางที่ 17.a



รูปที่ 17.a

การออกแบบวงจร จากรูปที่ 17.a และตารางที่ 17.a พอดีจะแสดงวิธีการออกแบบวงจร เพื่อเป็นตัวอย่างตามลำดับขั้นดังนี้


1. สร้าง Truth table ของวงจรขึ้นตามจินตนาการก่อน ว่าเราต้องการให้ได้ code อะไรบ้างและจำนวนเท่าใด (2<sup>n</sup> code maximum) สมมติว่าได้ดังตารางที่ 17.a
2. เขียน Logic function ของแต่ละ output ตามรหัสที่ขึ้นอยู่กับตัวแปรทาง input ใด
3. ทำการ Simplified หรือ Manipulate function ในข้อ 2 (ถ้าจำเป็น) เพื่อให้ อยู่ในรูปที่สั้น ง่าย และ ประหยัด
4. เขียน Logic diagram ที่ได้จากข้อ 3
5. ประกอบวงจร logic ทดลองผล จากตารางที่ 17.a เขียนเป็น Boolean function ได้ ดังนี้

$$y_0 = \overline{A} \cdot \overline{B} ; \quad y_1 = \overline{A} \cdot B$$

$$y_2 = A \cdot \overline{B} ; \quad y_3 = A \cdot B$$

ในตัวอย่างนี้  $y_0, y_1, y_2, y_3$  เป็น function ที่ตัวแปรอยู่ง่ายและสั้นที่สุดแล้วจึงไปทำตามข้อ 3.

- เขียน logic diagram ทำการทดลองจะได้ดังนี้




### อุปกรณ์ที่ใช้ทดลอง

1. ชุดฝึก Digital training 1 ชุด
2. Board และ IC เบอร์ 7447A, 7442N,
3. 7 -Segment display (1 Common Anode, 1 Common Cathode)

### ลำดับขั้นการทดลอง

1. ประกอบวงจรทดลองตามรูปวงจรที่ 17.1 ใช้ Board หรือ IC 7400, 7410 ให้ A, B


และ E เป็น I/P แล้วให้ Do, D1, D2, D3, เป็น output สร้าง Truth Table ตามที่ทดลองได้ (E A B Do D1 D2 D3)



วงจรทดลองที่ 17.1

Table ที่ 17.1

2. ศึกษาการทำงานของ 2 - to - 4 Lines Decoder with enable โดยใช้ IC# 74LS 139<sup>N</sup> ทดลอง โดยประกอบวงจรทดลองที่ 17-2




INPUT			OUTPUT			
E	B	A	Y0	Y1	Y2	Y3
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

วงจรทดลองที่ 17.2

Table ที่ 17.2

3. ศึกษาการทำงานของ 7 - Segment display

3.1 ทดลองการทำงานของ Common Anode 7 - Segment display





วงจรทดลองที่ 17.3

ทำการทดลอง on switch a - g เพื่อบันทึกผลของ 7 - Segment ที่ให้ผลเกิดขึ้น  
ตามตารางที่ 17.3

ลำดับ	a	b	c	d	e	f	g	7-Segment
1	off	on	on	off	off	off	off	
2	on	on	off	on	on	off	on	
3	on	on	on	on	on	on	on	
4	on	on	on	on	on	on	off	
5	on	on	on	on	off	off	on	
6	on	off	on	on	off	on	on	
7	on	off	on	on	off	on	on	
8	on	on	on	off	off	off	off	
9	on	on	on	on	off	on	on	
0	off	on	on	off	off	on	on	

3.2 ทดลองการแสดงผลของ 7-Segment display Common Cathode โดย  
ประกอบวงจรดังรูปที่ 17.4 และทดลองตาม Table ที่ 17.4



ลำดับ	a	b	c	d	e	f	g	7-Segment 
1	off	on	on	off	off	off	off	
2	on	on	off	on	on	off	on	
3	on	on	on	on	on	on	on	
4	on	on	on	on	on	on	off	
5	on	on	on	on	off	off	on	
6	on	off	on	on	on	on	on	
7	on	off	on	on	off	on	on	
8	on	on	on	off	off	off	off	
9	on	on	on	on	off	on	on	
0	off	on	on	off	off	on	on	

4. ศึกษาการทำงานของวงจร 4- Lines-to- 10 Lines Decoder โดยต่อวงจรทดลอง ตามรูปที่ 17.5 ต่อ Input A B C D เข้ากับ logic Switches สังเกตผลของ Led แล้วบันทึกผลลงในตารางที่ 17.5





Table ที่ 17.5

ลำดับ	INPUT				OUTPUT									
	D	C	B	A	y0	y1	y2	y3	y4	y5	y6	y7	y8	y9
0	0	0	0	0										
1	0	0	0	1										
2	0	0	1	0										
3	0	0	1	1										
4	0	1	0	0										
5	0	1	0	1										
6	0	1	1	0										
7	0	1	1	1										
8	1	0	0	0										
9	1	0	0	1										
10	1	0	1	0										
11	1	0	1	1										
12	1	1	0	0										
13	1	1	0	1										
14	1	1	1	0										
15	1	1	1	1										

5. ศึกษาการทำงานของวงจร BCD - 8421 to 7 - segment โดยใช้ IC# 7447A และ Common Anode 7-Segment display โดยต่อวงจรตามรูปที่ 17.6



INPUT							OUTPUT							
LT	RBI	BI/RBO	D	C	B	A	a	b	c	d	e	f	g	ตัวเลข
1	1	1	0	0	0	0								
1	X	1	0	0	0	1								
1	X	1	0	0	1	0								
1	X	1	0	0	1	1								
1	X	1	0	1	0	0								
1	X	1	0	1	0	1								
1	X	1	0	1	1	0								
1	X	1	0	1	1	1								
1	X	1	1	0	0	0								
1	X	1	1	0	0	1								
1	X	1	1	0	1	0								
1	X	1	1	0	1	1								
1	X	1	1	1	0	0								
1	X	1	1	1	0	1								
1	X	1	1	1	1	0								
1	X	1	1	1	1	1								
X	X	0	X	X	X	X								
1	0	0	X	X	X	X								
0	X	1	X	X	X	X								

x = don't care จะเป็นอะไรก็ได้ไม่กำหนด


B1/ RBO = ปกติจะลอยไว้ โดยไม่ต้องต่อกับ Input ใด ๆ หากไม่จำเป็นใช้งาน

6. ให้ศึกษาการใช้ IC เบอร์อื่น ๆ ที่ทำหน้าที่ใน 7-segment เพราะในวงจรดิจิทัล จะมีใช้กันมากมาย มิใช่ว่าจะเป็นเบอร์ 7447A เท่านั้น

### คำถามท้ายการทดลอง

1. วงจรที่ 17.1 จะเรียกชื่อของวงจรนี้ว่าอะไร อธิบายการทำงานของวงจร
2. จงเขียน logic diagram ที่พัฒนามาจากวงจรทดลองที่ 17.1 เพื่อให้ได้ truth Table ดังเช่น table ต่อไปนี้

INPUT			OUTPUT			
E	A	B	Y0	Y1	Y2	Y3
1	X	X	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	1	0	0
0	1	0	0	0	1	0
0	1	1	0	0	0	1

3. จากรูปวงจรที่ 17.2 สังเกตว่าที่ขา 1,4,5,6, และ 7 จะมี Dot (จุด) ไว้ (  ) อยากทราบว่ามีความหมายอะไรหรือไม่
4. ตามรูปวงจรที่ 17.5 จะมีหลักการอย่างไรที่จะทำให้ LED ต่อกับ ground ได้ซึ่งยังให้การ ทำงานเป็น 4-to - 10 Lines decoder เขียนรูปวงจรแสดง
5. จงอธิบายการใช้ Input (LT)ควบคุม 7-Segment display
6. จงอธิบายถึงผลการใช้ (RBI) ควบคุม 7-Segment display
7. เราจะใช้ (BI/RBO) ในโอกาสใดสำหรับการแสดงผล
8. เราสามารถที่จะนำ IC# 7447A ไปขับ 7 - Segment display แบบ Common Cathode ได้หรือไม่ อย่างไร
9. ให้หา Schmatic diagram ของ IC# 7447A มาแสดง
10. จงเขียนวงจร Input และ Output Equivalent ของ IC#7447A แสดงและมีความ เกี่ยวพันเช่นไรกับ 7- Segment display แบบ Com.Anode
- 11.ให้นักศึกษาค้นคว้าจากคู่มือ IC.TTL เพื่อหาข้อดี ข้อเสีย และข้อแตกต่างระหว่าง IC#7447A กับ IC#7448A
- 12.จงแสดงวิธีการออกแบบวงจร BCD - 8421 to 7-Segment display (Com. Cathode) และเขียน Logic diagram แสดง
- 13.จงสร้าง Full - adder circuit จาก IC 3-to-8 Lines decoder และ gate อื่น ๆ ร่วมกันแสดง

### สรุปผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ใบงานที่ 18

### วงจรถ่ายรหัส (Code Converter)

#### จุดมุ่งหมาย

เพื่อให้นักศึกษา

1. เข้าใจหน้าที่และลักษณะ การทำงานของวงจรถ่ายรหัส
2. ทราบถึงวิธีการออกแบบวงจรถ่ายรหัสเบื้องต้น

#### จุดประสงค์เชิงพฤติกรรม ให้นักศึกษา

1. สามารถประกอบวงจรถ่ายรหัสเองได้
2. สามารถ แสดงวิธีออกแบบและอธิบายการทำงานของวงจรถ่ายรหัสได้

#### คำแนะนำ

วงจรถ่ายรหัส (Code Converter circuit) หมายถึง วงจรลอจิกที่สามารถ  
เปลี่ยนรหัส จากรหัสหนึ่งไปเป็นอีกรหัสหนึ่งในกลุ่มของรหัสไบนารีได้ เช่น เปลี่ยน BCD-8421  
Code ไปเป็น Excess-3 Code ฯลฯ และการเรียกชื่อก็จะถือตามการเปลี่ยนแปลงนั้น เช่น  
BCD-8421 to Excess-3 Converter เป็นต้น

วงจรถ่ายรหัสนี้ เราสามารถที่จะสร้างด้วยวงจรถ่าย Combination ได้โดยใช้ Gate  
ต่าง ๆ ซึ่งขึ้นอยู่กับ Function ที่กำหนดของวงจรถ่ายนั้น และในการสร้างหรือออกแบบวงจรถ่ายโดย  
ทั่วไปจะทำตามขั้นตอนดังที่กล่าวมาในใบงานที่แล้วคือ

1. สร้าง Truth table แสดงผลของ INPUT, OUTPUT ที่เปลี่ยนแปลง
2. เขียน Logic หรือ Boolean function สำหรับ output แต่ละตัวจาก  
input ที่เปลี่ยนแปลงไป (Minterm or Maxterm Function)
3. Simplified function ที่เขียนได้จากข้อ 2 ให้สั้น ง่าย และประหยัดที่สุด
4. เขียน Logic diagram จาก Function ที่ได้จากข้อ 3 แสดง  
Input, Output
5. ทดลองวงจรถ่ายที่สุ่มผล

หมายเหตุ การออกแบบวงจรถ่ายลอจิก ได้อธิบาย และมีตัวอย่างในใบงานที่ 17 แล้ว


#### อุปกรณ์ที่ใช้ทดลอง

1. ชุดฝึกดิจิทัล (Digital board trainer)
2. IC เพิ่มเต็มเบอร์ (#74185A)
3. คู่มือไอซี TTL

#### ลำดับขั้นตอนการทดลอง

1. ทดลองการทำงานของวงจรถ่าย 8421BCD to Excess-3 converter โดยประกอบวง  
จรถ่ายตามรูปวงจรถ่ายที่ 18-1 (:

(LB 29)




รูปร่างจรท 18.1

2. ต่อ อินพุท A,B,C, และ D เข้ากับ Input Logic Switches และต่อ output W,X,Y,Z, เข้ากับ output logic monitor ทำการเปลี่ยนแปลง logic input ตามตารางที่ 18.1 แล้วบันทึกผล

ลำดับ	INPUT BCD - 8421				7 - Seg	OUTPUT				Seg- ment
	D	C	B	A		W	X	Y	Z	
0	0	0	0	0	0					
1	0	0	0	1	1					
2	0	0	1	0	2					
3	0	0	1	1	3					
4	0	1	0	0	4					
5	0	1	0	1	5					
6	0	1	1	0	6					
7	0	1	1	1	7					
8	1	0	0	0	8					
9	1	0	0	1	9					

Table ที่ 18.1

3. ทำการทดลองวงจร Binary to Gray Code Converter โดยประกอบวงจรตามรูปร่างจรท 18.2 (ใช้ SB- )




To Monitor  
7 - Segment display

(LB13)

วงจรทดลองที่ 18.2


4. คำวงจรดังเช่น การทดลองข้อ 2 แต่บันทึกผลลงในตารางที่ 18.2

ลำดับ	INPUT BINARY				OUTPUT GRAY				
	D	C	B	A	Z	Y	X	W	
0	0	0	0	0					
1	0	0	0	1					
2	0	0	1	0					
3	0	0	1	1					
4	0	1	0	0					
5	0	1	0	1					
6	0	1	1	0					
7	0	1	1	1					
8	1	0	0	0					
9	1	0	0	1					
A	1	0	1	0					
B	1	0	1	1					
C	1	1	0	0					
D	1	1	0	0					
E	1	1	1	0					
F	1	1	1	1					

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางบันทึกผลที่ 18.2

5. ทดลอง วงจร Binary to BCD code converter ที่ใช้ IC 74185A โดยประกอบ  
วงจรตามรูป 18.3



6. ให้ Input Logic B5, B4, B3, B2, B1, B0 แล้วบันทึกผลของ Display ลงใน Table 18.3

ลำดับ	BINARY						MSB	LSB	ลำดับ	BINARY						MSB	LSB
ตัว	B5	B4	B3	B2	B1	B0	□	□	ตัว	B5	B4	B3	B2	B1	B0	□	□
0	0	0	0	0	0	0			0	1	0	0	0	0			
1	0	0	0	0	0	1			0	1	0	0	0	1			
2	0	0	0	0	1	0			0	1	0	0	1	0			
3	0	0	0	0	1	1			0	1	0	0	1	1			
4	0	0	0	1	0	0			1	0	0	1	0	0			
5	0	0	0	1	0	1			1	0	0	1	0	1			
6	0	0	0	1	1	0			1	0	0	1	1	0			
7	0	0	0	1	1	1			1	0	0	1	1	1			
8	0	0	1	0	0	0			1	1	1	0	0	0			
9	0	0	0	0	0	1			1	1	1	0	0	1			
10	0	0	1	0	1	0			1	1	1	0	0	1			
11	0	0	1	0	1	1			1	1	1	0	1	1			
12	0	0	1	0	0	0			1	1	1	1	0	0			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

13	0	0	1	1	0	1			1	1	1	1	0	1
14	0	0	1	1	1	0			1	1	1	1	1	0
15	0	0	1	1	1	1			1	1	1	1	1	1

Table 18.3

7. ให้ศึกษา IC 74184 , 74185A อย่างละเอียดให้สามารถนำไปใช้งานได้
8. ให้ศึกษา วิธีการออกแบบ วงจร Code Converter ต่าง ๆ เพื่อความชำนาญ และเกิดทักษะ

### คำถามท้ายบท

1. จงแสดงวิธีการเปลี่ยน Logic gate ในรูปวงจรถ่ายที่ 18-1 เพื่อให้ใช้เฉพาะ Nand gate เพียงอย่างเดียวเท่านั้น
2. จงแสดงวิธีออกแบบวงจร Excess-3 to BCD-8421 Code Converter และเขียน Logic diagram โดยใช้ Nand gate เพียงอย่างเดียว
3. ถ้ามีเหตุที่ทำให้ DCBA = 1011 output WXYZ จะเป็นเท่าไร และจะเป็น Excess-3 code หรือไม่ (การทดลองข้อ 1,2)
4. ให้อธิบายถึงวิธีการเปลี่ยน Gray code เป็น Binary code พร้อมทั้งเขียน วงจร Combination ของ Gray to Binary Converter และแสดงด้วย
5. ในขณะที่ Input (b5 1 0 1 1 1 1 b0) จะทำให้ Display อะไร และ Binary 6 bits code จะทำให้ได้ BCD Code เป็นจำนวนสูงสุดเท่าใด
6. เขียนวงจร BCD -to - 7bit Binary code โดยใช้ IC 74184 1 วงจร
7. เขียนวงจร 8 - bit Binary - to - BCD code Converter โดยใช้ IC 74185A 1 วงจร

### สรุปผลการทดลอง

## ใบงานที่ 19

### วงจรกำเนิดพัลส์ (Pulse Generator)

จุดมุ่งหมาย เพื่อให้นักศึกษา

1. เข้าใจหน้าที่และการทำงานของวงจร Pulse Generator
2. ทราบถึงวิธีการออกแบบและประโยชน์ ของวงจร

จุดประสงค์เชิงพฤติกรรม ให้นักศึกษา

1. สามารถประกอบวงจรทดลองเองได้
2. สามารถสร้างวงจร Pulse generator ทั้งแบบ Time periodic และแบบ Triggering ได้
3. สามารถนำวงจรไปใช้งานได้

### คำแนะนำ

สัญญาณพัลส์ (Pulse Signal) เป็นสัญญาณรูปหนึ่งที่มีการเปลี่ยนแปลงอยู่สองระดับ (Level) ซึ่งปกติจะอยู่ที่ระดับหนึ่งในเวลาต่อมากก็จะเปลี่ยนสภาวะ ไปอยู่ที่อีกระดับหนึ่งแล้วก็เปลี่ยนกลับเข้าสู่ระดับปกติอีกเช่นเดิม และเราอาจพูดได้ว่า pulse signal ก็คือสัญญาณดิจิทัลนั่นเอง เพราะมี High Level และ Low Level เท่านั้น

ลักษณะของพัลส์จะถูกเรียกชื่อตามสภาวะ Active ของ pulse เช่น ระดับปกติคือ "0" (Low Level) สภาวะ Active ก็คือ "1" (High Level) ลักษณะเช่นนี้เราจะเรียกว่า positive pulse ในทางตรงกันข้าม ระดับปกติคือ "1" (High Level) ก็จะมีสภาวะ Active เป็น "0" (Low Level) ก็จะเรียกว่า Negative pulse รูปที่ 19.a, b แสดงลักษณะของ pulse แต่ละชนิด



(a) Positive Pulse


(b) Negative Pulse

สำหรับ pulse ที่มีลักษณะซ้ำแบบเดิมในช่วงเวลาที่ค่าคงที่ค่าหนึ่ง กล่าวคือเป็นสัญญาณรายคาบ (periodic signal) นั่นเอง และเราจะเรียกชื่อของสัญญาณรายคาบนี้ใหม่ว่า สัญญาณนาฬิกา (Clock หรือ Clock pulse) เมื่อนับจำนวน pulse ต่อวินาทีเราก็จะทราบความถี่ของ Clock pulse นั้น ๆ และวงจร Astable multivibrator จะเป็นตัวกำเนิด pulse นี้ แต่สำหรับ pulse ที่เกิดขึ้นในเวลาที่ไม่แน่นอน อาจจะมีซ้ำแบบเดิมหรือไม่ก็ได้ เราจะเรียกอีกชื่อว่า Pulse trigger สัญญาณ Pulse ชนิดนี้จะได้จากวงจร Monostable multivibrator

อุปกรณ์ หรือวงจรที่ Generated pulse signal ได้แก่ Timer 555, 74121 (Monostable) Xtal (Crystal) หรือไอซีเฉพาะ เบอร์อื่น ๆ รวมทั้งวงจร Gate พื้นฐานที่เราสามารถสร้างให้เป็น pulse generator ได้ด้วย

ตัวอย่างของวงจร pulse generator

1. โดยการใช้ Timer 555



วงจรที่ 19.1

ความถี่ของ OUTPUT สามารถกำหนดได้จากสมการ

$$freq = \frac{1.443}{(Ra+2Rb) \cdot C}$$


= Hertz

R = ohm

C = Farad

$$\% \text{ duty cycle} = \frac{Ra + Rb}{(Ra + 2Rb)} \times 100 =$$

2. โดยการใช้ Gate (NOT, NAND, NOR) ร่วมกับ R - C



$$freq = \frac{1.4}{R1 \cdot C1 + R2 \cdot C2}$$


ให้ R1=R2, C1=C2 (50 % duty)

$$\text{จะให้ } freq = \frac{0.7}{R \cdot C} = \text{Hertz}$$

R = ohm

C = Farad

3. โดยการใช้ Crystal ร่วมกับ gate และ R - C




Output frequency ปกติจะขึ้นอยู่กับ

X - Tal เช่น X-Tal 10.1413 Mhz

ก็จะได้ O/P = 10.1413 Mhz เช่นกัน

แต่ควรระลึกด้วยว่าที่ความถี่สูง Capacitor จะมีผลมารวมทั้ง Delay Time ของ Gate ด้วย

4. สร้างจาก IC



Monostable (Single Short) 74121

$$Tim \text{ delay} = 0.7 \times R \times C$$

= Second

R = ohm (1.4K - 40K)

C = Farad (<1000 F)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### อุปกรณ์ที่ใช้

- ชุดฝึกดิจิทัล (Digital board trainer)
- Board ต่าง ๆ ไอซี และ Resistor , Capacitor เพิ่มเติม
- คู่มือไอซี Timer 555 , TTL
- Pulse generator
- Oscilloscope
- อื่น ๆ

### ลำดับขั้นตอนการทดลอง

1. ประกอบวงจรตามรูปที่ 19.1 โดยให้ค่าของ  $R_a$  ,  $R_b$  และ  $C$  ตามที่กำหนดไว้ใน table 19.1 ให้  $+VCC = 5V$  แล้วใช้ Oscilloscope วัด Wave form ที่ o/p หาเวลา High Level และ Low level และคำนวณหาค่า Duty cycle บันทึกผล


$R_a$	$R_b$	$C$	T, high	T, Low	%duty	Frequency
1K	25K	0.047				
1K	150K	0.047				
1K	150K	0.0047				
10K	15K	0.0047				

Table 19.1

2. ใช้ TTL ประกอบวงจรตามรูปที่ 19.1 แล้วให้ค่า  $R, C$  เป็นไปตามค่าที่ให้ใน ตารางที่ 19.2 ใช้ Oscilloscope วัด Wave form ตามจุดต่าง ๆ และอ่านค่า High T Low ของ O/P pulse คำนวณหาค่า %duty แล้วบันทึกผล

$R_1$	$R_2$	$C_1$	$C_2$	1	2	3	4	o/p High+T Low	%Duty
1K	1K	.047	.047						
10K	1K	.047	.047						
1k	10k	.047	.047						
1k	1K	.47	.047						
1K	10K	.047	.47						


3. ประกอบวงจรทดลองต่อไปนี้ โดยให้ สัญญาณกระตุ้น เข้าที่จุด A ใช้ scope วัด wave form ที่จุด Q และ บันทึก wave form ที่ได้ในการเปลี่ยนแปลงค่า R, C ทุกครั้ง ในตารางที่ 19.3



Delay time	R	C	A	Q	Q
	10 K	0.047	↑	↑	↑
	25 K	0.047	↑	↑	↑
	25 K	0.1	↑	↑	↑
	10 K	1	↑	↑	↑
	25 K	10	↑	↑	↑

ตารางที่ 19.3

4. ประกอบวงจรทดลองตามรูปที่ 19.5b (ใช้ Proto board ทดลอง)




วงจรทดลองที่ 19.5b

5. ป้อน Input ที่จุด A = 1 KHz กำหนดค่า  $R_1 = R_2 = R_3 = 4.7 \text{ K}$ ,  $C_1 = 0.1$ ,  $C_2 = .1 \text{ F}$ ,  $C_3 = 1 \text{ F}$  ทำการวัด Wave form ตามจุดต่าง ๆ เขียน Timing Diagram


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา 119 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หมายเหตุ - จะต้องใช้ Scope หลาย Channel วัดเปรียบเทียบ Phase กัน จึงจะเห็นผลและอาจเปลี่ยนแปลงค่า R - C ตามความเหมาะสมได้



6. ทดลองวงจรกำเนิดสัญญาณพิกจาก IC ๕7413 (4 - I/P NAND Schmitt)

โดยประกอบวงจรทดลองตามรูปที่ 19.6 (ใช้ LB 32)



7. ใส่ Cext เข้าไปแล้วฟังเสียงและวัด Wave form ตามจุดต่างขานที่กผล

- 1).  $C = .1 \mu F$       2).  $C = 1 \mu F$       3).  $C = 10 \mu F$

A:

B:

O/P:

เสียง:

8. ให้ศึกษาวิธีการนำ IC Schmitt Trigger มาทำเป็น Multivibrator และค้นคว้าเพิ่มเติม

คำถามท้ายบท

1. จากวงจรที่ 19.1 เมื่อต้องการ ปรับความถี่ได้ตั้งแต่ 1KH ถึง 10 KH



25 N 30% duty จงหาค่า R และ C ที่มีตามท้องตลาดเพื่อให้ทำงานตามเงื่อนไขดังกล่าว

2. จากการทดลอง วงจรที่ 19.1 duty cycle จะแปรผันตามค่าของ C หรือไม่อย่างไร
3. จงเขียน Timing diagram ของ Clock pulse แสดง 75% duty ของ pulse และ output  $V_t$  maximum วัดได้เท่าไรสังเกตเห็นว่าอย่างไรเกิด pulseting on de ใช้หรือไม่
4. จงวิเคราะห์ผลการทดลองวงจรที่ 19.2 มาโดยละเอียด
5. จงวิเคราะห์ผลการทดลองวงจรที่ 19-5A และถ้าต้องการให้เกิด Delay time 15 ms จะต้องใช้ค่า R, C เท่าไร
6. วิเคราะห์ผลการทดลอง ข้อ 4 และข้อ 5
7. จงสร้างวงจรถูกกำเนิดสัญญาณ Pulse โดยใช้
  1. DC  $\epsilon$  7404 1 วงจรให้ได้ความถี่ 10KHz 50 duty
  2. DC  $\epsilon$  74121 1 วงจร(ไม่กำหนดความถี่)
8. จงอธิบายการทำงานของวงจรถดลองที่ 19.6 และหากต้องการความถี่ O/P ที่ 10 Khz จะต้องใช้ C1 ค่าเท่าใด
9. จงออกแบบวงจร Logic Tone ที่ให้เงื่อนไขดังต่อไปนี้

INPUT

OUTPUT

โดยใช้ IC 7413 และอื่นๆประกอบ

LOGIC "1"	
LOGIC "0"	
ไม่มี	เป็นอะไรก็ได้

### สรุปผลการทดลอง

Schmitt Trigger Circuit

จุดมุ่งหมาย

1. เพื่อทราบถึงหน้าที่การทำงานของ Schmitt trigger
2. เพื่อศึกษาวิธีการใช้งานของ IC Schmitt trigger

จุดประสงค์เชิงพฤติกรรม


เพื่อให้ นักศึกษาสามารถ

1. อธิบายการทำงานของวงจร Transistor schmitt trigger ได้
2. ประกอบวงจรทดลองได้
3. นำไอ ซี เบอร์ 7414, 74132 (หรือ ไอซี schmitt เบอร์อื่น ๆ ) ไปสร้าง pulse signal ได้

คำแนะนำ

วงจร schmitt trigger เป็นวงจรอิเล็กทรอนิกส์ ที่ใช้สำหรับแปรงรูปสัญญาณ (wave shaping) เพื่อให้ได้ output เป็น pulse signal ซึ่งในขณะที่ input signal จะเป็นสัญญาณใด ๆ ก็ได้

การทำงานของวงจร schmitt trigger รูปที่ 20.1 เพื่อวงจรมีแรงดันทางอินพุท (I/P Voltage) สูงขึ้นจนถึงจุด Upper trigger Level หรือ UTL point ก็จะเกิดการเปลี่ยนสถานะของ O/P ของวงจรให้เปลี่ยนไปอยู่ในสถานะหนึ่ง และจะคงต่อไปจนกว่า Input Voltage จะลดลงถึงจุด Low trigger Level (LTL) ถึงจะกลับมาอยู่ในสถานะเดิม



รูปที่ 20.1a Transistor Schmitt circuit, b) I/P and output waveform

Schmitt trigger หรือวงจรตรวจจับระดับอินพุท (Level Sensitive) จากรูป a:1,2 ในขณะที่  $V_{in}=0$  Q2 จะอยู่ในสถานะ ON เนื่องจาก Divider  $RC_1, RB_2$  และ  $RB_3$  ทำ bias ให้ทำให้  $V_{out}$  ลดลง แต่เนื่องจาก  $RE$  จึงทำให้เกิด VT drop ที่  $RE$  ทำให้  $V_{out}$  มีแรงดันเพียงเล็กน้อย (Q1 จะอยู่ในสถานะ OFF เพราะ  $I_b=0$ )

เมื่อเราให้  $V_{in}$  มีค่าเป็นบวกมากขึ้น จนกระทั่ง  $V_{b1} > V_G$  ของ Q1, จะทำให้ Q1 conduct อยู่ในสถานะ On State ในขณะเดียวกัน VCE ของ Q1 ก็จะลดต่ำลง = 0 ทำให้  $V_B$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของ Q2 มีค่าน้อยกว่า VE จึงทำให้ reversebias Q2 จะอยู่ในสภาวะ OFF state ทำให้ Vout มีค่า = +VCC จึงทำให้ได้ output High และ Q2 จะ OFF state ไปจนกระทั่ง Q1 ได้รับ reversebias ( $V_{in} \ll V_E$ ) และ OFF State จึงจะเกิดสภาวะ ON ซึ่งทำให้ได้ output low voltage เช่นเดิมอีก

จุดที่แรงดันอินพุตต่ำลงจนทำให้ output high voltage เรียกว่า Upper Trigger level point (UTL)

และจุดที่แรงดันอินพุตต่ำลงจนทำให้เกิด output low ตาม เรียกว่า Lower Trigger level point (LTL)

ไอซีที่ทีแอล และอื่น ๆ หลายเบอร์ที่ทำเป็น schmitt trigger โดยเฉพาะ เช่น

7413 : Dual 4 - Input positive Nand schmitt triggers

7414 : Hex schmitt trigger inverters

74132 : Quad 2 - Input positive - Nand schmitt trigger

และเบอร์อื่น ๆ อีก ซึ่งรายละเอียดของ ไอซีเบอร์เหล่านี้จะศึกษาเองได้จากหนังสือคู่มือ

เราจะเห็นวงจร schmitt trigger มีใช้อยู่ในวงจรดิจิทัลหลายวงจร เช่น Digital


motor ect, Frequency counter ect, หรืออื่น ๆ

### อุปกรณ์ที่ใช้

1. ชุดฝึกดิจิทัล 1 ชุด
2. Oscilloscope 1 ตัว
3. Audio generator 1 ตัว
4. Multimeter 1 ตัว
5. IC เบอร์ 7414 1 ตัว
6. สายต่อวงจรและอื่น ๆ

### ลำดับขั้นตอนการทดลอง


1. ประกอบวงจรทดลองตามรูปที่ 20.19 โดยให้  $V_{CC} = +5V$ ,  $Q_1 = Q_2 = C458$ ,  $R_{C1} = R_{C2} = 1K$ ,  $C_1 = 1$ ,  $R_{b1} = 10K$ ,  $R_{b2} = 27K$ ,  $R_{b3} = 39K$ ,  $R_E = 330$
2. บ้อน Sine หรือ Triaglelar Wave iKtl8 20Vp-p บ้อนเข้าที่ จุด A แล้วใช้ Oscilloscope วัด wave form ตามจุดต่าง ๆ แล้วบันทึกผล




UTL  $\cong$  Volts

LTL  $\cong$  Volts

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในวงการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



4. ใช้ Oscilloscope วัด Wave form ตามจุดต่าง และผลของ Logic monitor แล้วบันทึกผล




คำถามท้ายการทดลอง

- จงอธิบายการทำงานของวงจร รูปที่ 20.19 มาโดยละเอียดและวิเคราะห์ผลที่ทดลองได้ ในการทดลองข้อ 2 ว่าเป็นจริงหรือไม่ อย่างไร และค่า RE มีค่ามาก ๆ หรือน้อย ๆ กว่าปัจจุบัน จะทำให้การทำงานของวงจรเป็นอย่างไร
- จากการทดลองข้อ 3,4 ผลของ Wave form แต่ละจุดแตกต่างกันอย่างไร ทำไมจึงเป็นเช่นนั้น และความถี่ที่จุด C หรือจุดใด ๆ เท่ากันหรือไม่ และเป็นเท่าไร
- จากรูปการทดลองวงจรต่อไปนี้จึงเขียน o/p wave form แสดง

OUTPUT

4: จากรูปการทดลองของวงจรต่อไปนี้ จงเขียน o/p wave form แสดง



สรุปผลการทดลอง



## ใบงานที่ 21

### Digital Multiplexer / Data Selector

จุดมุ่งหมาย เพื่อให้ นักศึกษา

1. ได้เข้าใจในการทำงานของ Digital Multiplexer/ Data Selector
2. ศึกษาการส่งข้อมูลโดยใช้ Multiplexer

จุดประสงค์เชิงพฤติกรรม เพื่อให้ นักศึกษาสามารถ

1. อธิบายการทำงานของวงจร Multiplexer/Data Selector ได้
2. ต่อวงจรทดลองได้
3. นำไอซี เบอร์ 74150, 151, 152 และ 74153 มาใช้งานได้

### คำแนะนำ

ในกรณีที่ เราต้องการจะส่งข้อมูล Binary number จากหลาย ๆ แหล่งกำเนิดข้อมูลไปในสายส่งเดียวกัน (Channel or line) เราก็สามารถทำการส่งข้อมูลนั้นได้ด้วยวิธีการ Multiplex ซึ่งข้อมูลของแต่ละชุดจะมีหลาย ๆ บิตก็ได้แต่ข้อมูลชุดใดจะถูกส่งออกไป จะถูกกำหนดด้วย Data Selector (ตัวเลือกข้อมูล) ซึ่ง Data Selector จะสามารถเลือกข้อมูลได้สูงสุด  $2^n$  ข้อมูลโดยที่ n คือจำนวน Data Selector Lines

Digital Multiplexer/Data Selector สามารถสร้างจากวงจร combination หรือจาก ไอซีสำเร็จที่ใช้ได้เลยก็ได้ แต่ทั้งนี้และทั้งนั้น การเรียกชื่อเฉพาะของ multiplexer/data selector ก็ยังเรียกกันเช่นเดิม คือ

- 4 - line - to - 1 Line multiplexer (74153)
- 8 - Line - to - 1 Line multiplexer (74152)
- 16 -Line - to - 1 Line multiplexer (74150)
- หรืออื่น ๆ

หมายเหตุ การเรียกชื่อจะขึ้นอยู่กับตัว multiplexer ว่าสามารถเลือกข้อมูลได้เท่าใดเช่น 4 - to - 1 Line ก็คือ เลือกข้อมูลใน 4 ชุด ให้ออกไป 1 ชุด ในเวลานั้นในงานของโทรศัพท์ - ดาวเทียม อื่น ๆ เรื่องของ multiplex นั้นบทบาทมากดังนั้น เราจึงเห็นวงจร multiplexer ใช้กันอยู่ทั่วไป


### อุปกรณ์ที่ใช้ทดลอง

1. แผงฝึก Digital Board Trainer
2. ไอซีเพิ่มเติม เบอร์ 74153, 7493, 74151
3. TTL Data Book

### ลำดับขั้นตอนการทดลอง

1. ทดลองวงจร 2 -to -1 Line Multiplexer โดยต่อวงจรตามรูปที่ 21.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




INPUT			OUTPUT
D1	D2	S	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

รูปที่ 20.1

ตารางที่ 21.1

- ต่อ D1, D2, s เข้าที่ input logic switch และ y เข้าที่ o/p Logic Monitor เปลี่ยนแปลงค่าของ Input และบันทึกผลของ y ลงในตารางนี้
- ประกอบวงจร ต่อไปนี้ แล้วทำอย่างข้อ 2 และบันทึกผลลงในตารางที่ 21.1




INPUT						OUTPUT	
A1	A2	B1	B2	E	S	Y1	Y2
0	0	0	0	0	0		
0	0	0	1	0	1		
0	0	1	0	0	0		
0	1	0	0	0	1		
1	0	0	0	0	1		
1	1	0	0	1	0		
0	0	1	1	1	1		
1	1	0	0	0	0		
0	0	1	1	0	1		
1	1	1	1	1	X		

(LB 34)

วงจรทดลองที่ 21.1

ตารางบันทึกที่ 21.2

4. ประกอบวงจรทดลองตามรูปที่ 21.3 ต่อ D1, D2, D3, D4 และ S1, S2 เข้าตัว Logic Switch และต่อ y เข้ากับ Logic Monitor
5. เปลี่ยนแปลง Data และ S1, S2 ตาม Table 20.3 แล้วบันทึกผลของ y ลงใน Table 21.3




(LB 35)

รูปที่ 21.2

D1	D2	D3	D4	S1	S2	Y
0	0	0	1	0	0	
0	0	1	0	0	1	
0	1	0	0	1	0	
1	0	0	0	1	1	
1	1	0	1	0	1	
1	1	1	0	0	0	
1	0	1	1	1	0	
0	1	1	1	1	1	

ตารางที่ 21.2

6. ทดลองการทำงานของ IC 74153 Multiplex โดยประกอบวงจรทดลอง รูปที่ 21.3
7. เปลี่ยนแปลง Input (ต่อเข้ากับ Input logic) ศึกษาผลของ y จนเข้าใจการทำงานของวงจร แล้วบันทึกผลลงใน Table 21.3




(LB 20)

INPUT							OUTPUT
S2	S1	D0	D1	D2	D3	STB	Y
X	X	X	X	X	X	1	.
0	0	0	1	1	1	0	
0	0	1	0	0	0	0	
0	1	1	0	1	1	0	
0	1	0	1	0	0	0	
1	0	1	1	0	1	0	
1	0	0	0	1	0	0	
1	1	1	1	1	0	0	
1	1	0	0	0	1	0	

Table 21.3

8. ทำการทดลองวงจร 8 - to - 1 Line Multiplexer/data selector โดยใช้ IC เบอร์ 74151 ให้ประกอบวงจรทดลองตามรูป 21.4



(LB 36)

INPUT				OUTPUT	
SELECT			S strobe	Y1	W
C	B	A	S	Y1	W
X	X	X	1		
0	0	0	0		
0	0	1	0		
0	1	0	0		
0	1	1	0		
1	0	0	0		
1	0	1	0		
1	1	0	0		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1	1	1	0		
---	---	---	---	--	--

Table 21.4

9. ให้ Do - D7, S, A, B, และ C เป็น input (ต่อเข้ากับ input logic) ให้ Y1, w เป็น output (ต่อเข้ากับ Logic Monitor) ให้กำหนด input ตาม Table 21.4 ไว้ แล้วเปลี่ยนแปลง Do -D7 คู่พร้อมกับสังเกตผลของ Y1 และ W ว่า output จะเป็นไปตาม Data ตัวใด เมื่อทราบแล้วให้บันทึก Data ตัวนั้นลงที่ช่อง Y และ W

คำถาม

1. จากการทดลองข้อ 1 สรุปได้ว่า การทำงานของวงจรที่ 20.1 เป็นไปตาม Truth Table ต่อไปนี้ใช่หรือไม่ อย่างไร

S	Y
0	D2
1	D1

2. จากการทดลองข้อ 3 พอสรุปได้ว่า การทำงานของวงจรที่ 20.2 เป็นไปตาม Table ต่อไปนี้ ใช่หรือไม่ หากไม่ใช่ เพราะอะไรจงเขียน Table ใหม่

E	S	Y
0	0	เลือก A
0	1	เลือก B
1	X	all' s 0

เมื่อ X = don't care


3. จากการทดลองข้อ 4.5 จงสรุปผลของ Y ลงใน Truth table ต่อไปนี้ เมื่อ S1, S2 เปลี่ยนแปลงไป และเราควรจะเรียกชื่อเฉพาะของวงจรมันว่าอะไร

S1	S2	Y
0	0	
0	1	
1	0	
1	1	

4. จงเขียนวงจร Input และ output Equivalent ของ 74 - 153N, LS153 N พร้อมทั้งบอกด้วยว่าการขับโหลดทาง output เป็นลักษณะหรือ แบบใด

5. จากผลการทดลองใน Table 21.3 จงบอกการทำงานของ input G และเมื่อเราไม่ต้องใช้มันควรจะทำอย่างไรให้อยู่ในลักษณะใด

6. จาก Timing diagram ต่อไปนี้เป็น input ของ วงจรรูปที่ 21.3 ให้เขียน output diagram Y ให้ถูกต้อง



7. จากผลการทดลองข้อ 8, 9 ปรากฏว่า Yi และ W จะเป็น complement กันอยู่ใช้หรือไม่ และถ้า  $(C B A S) = (1 1 0 0)$  ตามลำดับแล้วจะได้  $Y = D7$  และ  $W = \bar{D}6$  ใช้หรือไม่ อย่างไร อธิบาย
8. จงเขียน Schematic diagram ของ IC.# 74LS 151N แสดง
9. จงเขียน Pin Assignment ของ IC เบอร์ 74157 และ 74158 แสดง

สรุปผลการทดลอง



## ใบงานที่ 22

### เรื่อง Demultiplexer / Data selector circuit

#### จุดมุ่งหมาย

เพื่อให้นักศึกษา

1. ได้เข้าใจถึงหลักการของ Demultiplexing
2. ได้ศึกษาการทำงานของวงจร Demultiplexer

#### จุดประสงค์เชิงพฤติกรรม

เพื่อให้นักศึกษา


1. สามารถประกอบวงจร Demultiplex / Data selector ทดลองได้
2. สามารถอธิบายการทำงานของวงจรได้
3. สามารถนำวงจร Demultiplex ไปใช้งานได้

#### คำแนะนำ

Demultiplexer / Data Selector circuit เป็นวงจรที่กระทำการแยกข่าวสาร ( Information ) ที่ส่งมาใน Line ซึ่งถูกทำให้อยู่ในรูปของ Multiplex Signal ออกจากกันไปตาม Channel ที่ Data Selector กำหนดให้ และตัว Data Selector จะมี

#### Block diagram ของ Multiplexer และ Demultiplexer แสดงได้

#### ดังรูปที่ 22.1



รูปที่ 22.1 Block Diagram ( Digital Communication system used

#### Multiplexing and Demultiplexing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป เป็นเพียงตัวอย่างของ Multiplexing 4 Channel สูงสุด ซึ่งจะกำหนดโดย  $n = 2^s$  ( $s_1, s_2$ ) ดังนั้น Channel หรือ line สูงสุด  $= 2^2 = 4$  line multiplexed ถ้าต้องการเพิ่ม Channel ขึ้นก็ต้องเพิ่มจำนวน Selector ตามไปด้วย และจะเห็นว่า Multiplex จะถูกเลือก Channel ส่งออกไปตาม Line ตัว Demultiplex ก็จะถูกเลือก Channel ให้ Data หรือ Information ออกไป ดังนั้นเมื่อมีวงจร Multiplexer ก็จะขาด วงจร Demultiplexer เสียไม่ได้

อุปกรณ์ที่ใช้ทดลอง

1. Digital Board Trainer 1 ชุด
2. IC เบอร์ 74138 , -154 , -08 , -04
3. คู่มือ ไอซี ทิทแอล


ลำดับขั้นตอนการทดลอง

1. ทดลองวงจร 1 - to - 2 Line Demultiplexer โดยประกอบวงจร

ตามรูปที่ 22-2

2. ให้ Data เข้าที่ Din และ S เป็นตัว Select Y1, Y2 เป็น output

ศึกษาถึงผลของ Y1, Y2 เมื่อ Din และ Selector เปลี่ยนไป แล้วบันทึกผลลงใน ตารางบันทึกที่ 22.1




รูปวงจรที่ 22-2

INPUT		OUTPUT	
Din	Selected	Y <sub>1</sub>	Y <sub>2</sub>
0	0		
0	1		
1	0		
1	1		

TABLE 22.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ทดลองวงจร 2 - to - 4 line Decoder/Demultiplexer โดยใช้ IC #74LS139N โดยต่อวงจรทดลองตามรูปที่ 22.3 ให้ถูกต้อง




4. ให้ Enable , 1A และ 1B เป็น input และ 1Y0..1Y3 เป็น Output แล้วทำการเปลี่ยนแปลง Input ให้เป็นไปตามตารางที่ 22.3 และสังเกตผลของ output จนเข้าใจการทำงานจึงบันทึกผลลงใน ตารางที่ 22.3

INPUT			OUTPUT			
$1\bar{G}$	A	B	1Y3	1Y2	1Y1	1Y0
1	x	x				
0	0	0				
0	0	1				
0	1	0				
0	1	1				

- หมายเหตุ
- x =: don't care จะให้เป็น 1 หรือ 0 ก็ได้
  - IC เบอร์ 74139 จะเป็น Dual 2 to 4 line Decoder/ Demultiplexer ซึ่งจะมีอยู่ 2 ชุด ในที่นี่เราใช้เพียงชุดที่ 1 ชุดเดียว

5. ทดลองวงจร 1 - to - 8 line Demultiplexer โดยใช้ IC & 74138 และ 7402 ดังรูปวงจรทดลองที่ 22.4



6. ให้ A,B,C และ Din เป็น Input (ต่อเข้าที่ Input Switch) และ D0..D7 เป็น Output (แสดงผลด้วย Logic Monitor) ทำการเปลี่ยนแปลง A,B,C และ Din แล้วสังเกตผลของ D0..D7 จนเข้าใจการทำงานของวงจร แล้วบันทึกผลลงใน ตารางที่ 22-4


INPUT			OUTPUT									
SELECTOR			DATA IN	Din	D7	D6	D5	D4	D3	D2	D1	D0
C	B	A										
0	0	0		0								
0	0	1		0								
0	1	0		0								
0	1	1		0								
1	0	0		0								
1	0	1		0								
1	1	0		0								
1	1	1		0								
0	0	0		1								
0	0	1		1								
0	1	0		1								

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปซ้ำโดยไม่ขออนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INPUT				OUTPUT								
SELECTOR			DATA IN	Din	D7	D6	D5	D4	D3	D2	D1	D0
C	B	A										
0	1	1	1									
1	0	0	1									
1	0	1	1									
1	1	0	1									
1	1	1	1									

7. ทดลองวงจร Multiplex / Demultiplexe โดยนำเอาวงจรทดลองที่ 22.4 มาต่อเพิ่มเติมดังรูป 22.5 (ใส่วงจร Multiplex เข้าไป)



วงจร Multiplex 8-to-1 line

8. ให้ input SW เข้าที่ DATA (D7..D0) และที่ Selector (A,B,C) แล้วต่อ D0..D7 ของวงจรที่ 22.4 เข้าที่ Monitor พร้อมกับ Check Data ที่ Data in ด้วยเมื่อ Selector เปลี่ยนไป บันทึกผลลงใน ตารางบันทึกผลที่ 22.5


INPUT											OUTPUT								
SELECTOR			INPUT DATA								DATA IN	OUTPUT DATA							
C	B	A	D7	D6	D5	D4	D3	D2	D1	D0	D <sub>in</sub>	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	X	X	X	X	X	X	X	0									
0	0	0	X	X	X	X	X	X	X	1									
0	0	1	X	X	X	X	X	X	0	0									
0	0	1	X	X	X	X	X	X	1	0									
0	1	0	X	X	X	X	X	0	0	0									
0	1	0	X	X	X	X	X	1	0	0									
0	1	1	X	X	X	X	0	0	0	0									
0	1	1	X	X	X	X	1	0	0	0									
1	0	0	X	X	X	0	0	0	0	0									
1	0	0	X	X	X	1	0	0	0	0									
1	0	1	X	X	0	0	0	0	0	0									
1	0	1	X	X	1	0	0	0	0	0									
1	1	0	X	0	0	0	0	0	0	0									
1	1	0	X	1	0	0	0	0	0	0									
1	1	1	0	0	0	0	0	0	0	0									
1	1	1	1	0	0	0	0	0	0	0									
1	0	0	1	1	1	1	1	1	1	1									
0	0	1	1	1	1	1	1	1	1	1									
0	0	0	1	1	1	1	1	1	1	1									

ตารางบันทึกที่ 22-5

หมายเหตุ X = don't care (logic ใดก็ได้)


คำถามท้ายการทดลอง


- จาก Input Diagram ต่อไปนี้ เมื่อใช้วงจรที่ 22-2 จงเขียน Output Timing Diagram ของ Y<sub>1</sub> และ Y<sub>2</sub>



logic function  $Y1 =$  \_\_\_\_\_  
 $Y2 =$  \_\_\_\_\_


- IC ๕ 74139 สามารถนำไปใช้งานในวงจรไบบ้างให้ยกตัวอย่างพร้อมเขียนวงจรนั้นแสดงด้วย พร้อมอธิบายการทำงานหรือหน้าที่ของ IC 74139 ที่ต้องรับผิดชอบ
- จากวงจรต่อไปนี้ จงอธิบายการทำงาน และเขียน Timing Diagram ประกอบ





4. จากการทดลองข้อ 5 จงอธิบายการทำงานของวงจร และหากเราจะนำหลักการนี้ไปใช้ทำเป็นไฟวิ่ง จะทำได้หรือไม่ อย่างไร
5. จงแสดงวงจรตัวอย่างที่ใช้ IC เบอร์ 74138 พร้อมกับอธิบายการทำงานของวงจรที่ยกมาพอเข้าใจ (ต้องทำการค้นคว้าเพิ่มเติม)
6. หลักการทำงานของวงจร Stereo Multiplex กับการทำงานของ Digital Multiplex นั้นแตกต่างกันอย่างไร
7. จงเขียน Block Diagram and logic ของ Ic ๕ 74LS138 และ IC ๕ 74LS139 แสดงพร้อมกับ Function Table ของมัน
8. เปิดคู่มือ ทิทแอล และศึกษา IC เบอร์ 74154 นี้เป็น MSI ให้เป็นที่เข้าใจ และให้ทดลองเขียนวงจรใช้งานของ IC เบอร์นี้มา 1 วงจร

9. จากวงจรตามรูป จงอธิบายการทำงาน (โดยแสดงด้วย Truth Table)



10. จากรูปวงจรในคำถามข้อ 3 อยากทราบว่า IC เบอร์ 7476N มีการทำงานเป็นอย่างไร และทั่วไปนิยมเรียกว่าอะไร อธิบาย

สรุปผลการทดลอง

## ใบงานที่ 23

### แบบและการใช้ ฟลิป-ฟลอป (Type and Using Flip/Flop)

จุดมุ่งหมาย เพื่อให้ศึกษา

- คุณสมบัติ รูปร่างของ ฟลิปฟลอป แบบต่างๆเบื้องต้น
- ทดสอบคุณลักษณะในการทำงานของฟลิปฟลอป แบบต่างๆ

จุดประสงค์เชิงพฤติกรรม เพื่อให้สามารถ

- อธิบายการทำงานของฟลิปฟลอป แบบต่างๆได้
- เขียนรูปร่าง , วงจร ของฟลิปฟลอป แบบต่างๆได้
- สร้างหรือนำตัว ฟลิปฟลอป ไปใช้งานได้

### คำแนะนำ

Flip - Flop (F/F) เป็นวงจรถ่าย Multivibrator ชนิด Bistable ที่ถูกพัฒนาขึ้นตามเทคโนโลยีทาง คณิตศาสตร์ - คอมพิวเตอร์ เพื่อนำมาใช้เป็นอุปกรณ์จดจำ (Memory Device) ในวงจร Digital - Computer ซึ่งก็ต้องอาศัยคุณสมบัติของ Bistable มาใช้ กล่าวคือ F/F ตัวหนึ่งจะมี 2 Output (Q,  $\bar{Q}$ ) เท่านั้น (ส่วน Input ขึ้นอยู่กับ F/F แบบต่างๆ) และจะต้องคงสถานะทางลอจิกไว้แบบตรงข้ามกันเสมอ กล่าวคือ ถ้า Output Q = "1" Output  $\bar{Q}$  จะ = "0" หรือในทางกลับกัน เราจะไม่ยอมให้ระดับลอจิกของ Q และ  $\bar{Q}$  มีระดับเช่นเดียวกันไม่ว่ากรณีใดๆก็ตาม การคงสถานะจะเปลี่ยนไปได้ก็ต่อเมื่อมีเงื่อนไขตรงตามที่กำหนดไว้เท่านั้น (ซึ่งจะอธิบายไว้กับ F/F แบบต่างๆ)

#### แบบของ F/F

เราจะแบ่งแบบของ F/F ออกตามวิธีการใช้งาน F/F ทำงาน (เปลี่ยนสถานะ) 2 แบบคือ

1. แบบ Latch ซึ่งเป็นกลุ่มของ F/F ที่ใช้สัญญาณ พัลส์ (หรือระดับลอจิกที่เป็นพัลส์)

กระทำให้ Output ของ F/F เปลี่ยนสถานะ (State) โดยตรงในกลุ่มนี้จะประกอบด้วย Toggle F/F (T - F/F), - Data Latch F/F (D - Latch), - Reset - Set (R - S Latch), และ Master Slave F/F และโดยทั่วไปแล้วกลุ่มของ F/F แบบ Latch นี้จะถูกสร้างมาจาก วงจร Gate ที่เรียกว่า Combination Logic Circuit

2. แบบ Edge - Triggered จะเป็นกลุ่มของ F/F ที่ใช้สัญญาณกระตุ้น (Clock Pulse) เป็นตัวทำให้เปลี่ยน State โดยที่ระดับลอจิกทางอินพุตจะมีอยู่แล้ว ในกลุ่มนี้จะประกอบด้วย D - F/F , R - S F/F , และ J - K Master Slave F/F สำหรับ F/F ในกลุ่มนี้ยังมีข้อตกลงอีกว่าจะใช้ขอบขาขึ้น (Leading edge) หรือขอบขาลง (Trailing edge) ของสัญญาณกระตุ้นมาใช้ทำให้เกิดการเปลี่ยน State ซึ่งบางครั้งอาจเรียกชื่อเฉพาะลงได้อีก เช่น

- Positive edge J - K F/F (เป็น J/K F/F ที่เปลี่ยน State ที่ขอบขาขึ้น)
- Negative edge J - K F/F (เป็น J/K F/F ที่เปลี่ยน State มราขอบขาลง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนึ่งในกลุ่มนี้อาจมี F/F บางตัวที่มีการเปลี่ยน state ได้โดยตรงโดยใช้ ระดับลอจิกอินพุตควบคุมเพื่อให้เกิด เซ็ต (Set หรือ Preset ) หรือ รีเซ็ต (Reset หรือ Clear) โดยไม่ต้องอาศัย Clock แต่อย่างไรก็ตาม โดยทั่วไปแล้ว F/F ในแบบนี้จะสร้างขึ้นจากวงจร Gate ในลักษณะ Combination Circuit ได้ แต่ก็มี IC ที่ผลิตขึ้นเฉพาะอย่างให้ใช้อย่างสะดวกแล้ว ตัวอย่างเช่น

IC เบอร์ SN7472 (AND GATE J-K MASTER SLAVE FLIP-FLOP WITH PRESET AND CLEAR)

IC เบอร์ SN7473 (DUAL J-K FLIP-FLOP WITH CLEAR)

IC เบอร์ SN7474 (DUAL D - TYPE POSITIVE EDGE TRIGGERING F/F WITH PRESET AND CLEAR)

IC เบอร์ SN7476 (DUAL J - K F/F WITH PRESET AND CLEAR)

IC เบอร์ SN74106 (DUAL J - K F/F NEGATIVE - EDGE WITH PRESET AND CLEAR)

IC เบอร์ SN74109 (DUAL J - K F/F POSITIVE - EDGE WITH PRESET AND CLEAR)


IC เบอร์ MC140138 (DUAL D - TYPE F/F WITH SET AND PRESET)

พลิกฟลอป แบบต่างๆ ที่ใช้กันอยู่อย่างมากมายเราจะหาได้ในส่วนหนึ่งของวงจรนับ (Counter) , รีจิสเตอร์ (Register) , Frequency division (วงจรหารความถี่) และอื่นๆ อุปกรณ์ที่ใช้ทดลอง

1. ชุดฝึกดิจิทัล : (LB 09, -11, -04, -19, -20) หรือ ชุด Proto board
2. IC TTL เบอร์ 7400, - 02, - 08, -12
3. คู่มือ ไอซี TTL

ลำดับขั้นตอนในการทดลอง

1. ศึกษาการทำงานของวงจร พลิก - ฟลอป แบบ Latch
- 1.1 ต่อวงจร R - S Latch F/F ที่สร้างจาก 2 Input NAND Gate ทดลอง



INPUT		OUTPUT		ส่วนอธิบาย
R	S	Q	$\bar{Q}$	
X	X			
0	0			
0	1			
1	1			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


INPUT		OUTPUT		ส่วนอธิบาย
R	S	Q	$\bar{Q}$	
1	1			
1	0			
1	1			
1	1			
1	0			

X := don't care

ตารางที่ 23-1

1.2 ต่อ Input เข้ากับ Logic Switch และ Output ต่อเข้ากับ Monitor ของ วงจรให้ถูกต้อง แล้วเปลี่ยนแปลงระดับ Logic ของ R , S ให้เป็นไปตาม ตารางที่ 23-1 แล้วบันทึกผลของ Output ในช่อง Q ,  $\bar{Q}$

1.3 ต่อวงจร R - S Latch F/F ที่สร้างจาก 2 Input NOR Gate ทดลอง



วงจรทดลองที่ 23-2


INPUT		OUTPUT		ส่วนอธิบาย
R	S	Q	$\bar{Q}$	
X	X			
1	1			
1	0			
0	0			
0	1			
0	0			

ตารางที่ 23-2

X := ปล่อยลอยไว้ยังไม่ต่อกับ SWITCH

1.4 ทำตามลำดับขั้นตอนการทดลองข้อ 1-2 แต่ใช้ตารางที่ 23-2 บันทึกผล

1.5 ต่อวงจร D - latch F/F ที่สร้างจาก NAND Gate ทดลอง (วงจรที่ 23-3)




วงจรทดลองที่ 23.3

I/P D:	X	1	0	1	0	1	0	1
O/P Q:								
Q̄:								

ตารางบันทึก 23.3

- 1.6 ทำตามลำดับขั้นตอนข้อ 1.2 แต่บันทึกผลในตารางที่ 23.3
- 1.7 ต่อวงจร T - Latch F/F ที่สร้างจากวงจร NAND Gate ทดลอง (รูปที่ 23.4)
- 1.8 ต่อ Input T เข้ากับ Input Pulse และต่อ Output Q , Q̄ เข้ากับตัวแสดงผล บันทึกผลลงในตารางที่ 23.4




INPUT		OUTPUT	
T	Q <sub>n</sub>	Q <sub>n+1</sub>	Q̄ <sub>n+1</sub>
0	0		
0	1		
⏏	0		
⏏	1		
1	X		

Q<sub>n</sub> คือ output ก่อนที่จะมีการกระตุ้นด้วย T  
 Q<sub>n+1</sub> คือ Q ที่ปรากฏหลังจากถูกกระตุ้นแล้ว

2. ศึกษาการทำงานของ ฟลิป ฟลอป แบบ Edge - Triggered :

2.1 ต่อวงจร R - S F/F แบบมีสัญญาณกระตุ้นทดลอง (วงจรที่ 23.5)



วงจรทดลองที่ 23.5


INPUT				OUTPUT		ส่วนขยาย
Cp	R	S	Qn	Qn+1	$\bar{Q}_{n+1}$	
	0	0	0			
	0	0	1			
	0	1	0			
	0	1	1			
	1	0	0			
	1	0	1			
	1	1	0			
	1	1	1			

X := don't care

ตารางบันทึกผลที่ 23-5

2.2 กำหนด R, S, Q ให้เป็นไปตามตารางที่ 23-5 แล้วให้ Clock pulse ตาม บันทึกผลของ Q,  $\bar{Q}$  ที่ปรากฏขึ้น หลังจาก Cp กระตุ้นแล้ว ( Qn+1,  $\bar{Q}_{n+1}$  )

2.3 ต่อวงจร D - F/F แบบมีสัญญาณกระตุ้นทดลอง (วงจรที่ 23-6)



INPUT			OUTPUT	
Cp	D	Qn	Qn+1	$\bar{Q}_{n+1}$
	0	0		
	0	1		
	1	0		
	1	1		
1	X	0		
1	X	1		


วงจรทดลองที่ 23-6

ตารางบันทึกผลที่ 23-6

2.4 กำหนดสภาวะ D และ  $Q_n$  (สภาวะ Q ปัจจุบัน) ให้เป็นไปตามที่กำหนด และป้อน Pulse  $C_p$  เพื่อกระตุ้นให้มีการทำงาน แล้วบันทึกผลของ Q ,  $\bar{Q}$  ที่เกิดขึ้นหลังจากที่  $C_p$  แล้ว ลงในตารางบันทึกผลที่ 23-6

2.5 ต่อวงจร J - K F/F แบบมีสัญญาณกระตุ้นทดลอง (วงจรถ่ายที่ 23-7)

2.6 กำหนดสภาวะ J, K และ  $Q_n$  ให้เป็นไปตามที่กำหนดแล้วป้อน  $C_p$  เพื่อกระตุ้น ทำการบันทึกผลของ Q ,  $\bar{Q}$  หลังจากกระตุ้นด้วย  $C_p$  แล้วลงในตารางการบันทึกผล 23-7



รูปที่ 23-7


วงจรถ่ายที่ 23-7

INPUT			OUTPUT		
$C_p$	J	K	$Q_n$	$Q_{n+1}$	$\bar{Q}_{n+1}$
	0	0	0		
	0	0	1		
	0	1	0		
	0	1	1		
	1	0	0		
	1	0	1		
	1	1	0		
	1	1	1		

ตารางบันทึกผลที่ 23-7

2.7 ต่อวงจร J -K Master - Slave F/F ทดลอง (วงจรถ่ายที่ 23-7)

2.8 ทำตามลำดับขั้นข้อ 2.6 บันทึกผลของ  $Q_{n+1}$  และ  $\bar{Q}_{n+1}$  ลงในตารางที่ 23-7



วงจรทดลองที่ 23.8

สัญญาณกระตุ้น	อินพุต		สภาวะปัจจุบัน	สภาวะถัดไป / เอาท์พุท	
Cp	J	k	Qn	Qn+1	$\bar{Q}_{n+1}$
	0	0	0		
	0	0	1		
	0	1	0		
	0	1	1		
	1	0	0		
	1	0	1		
	1	1	0		
	1	1	1		


ตารางบันทึกผลที่ 23.8

คำถาม

1. จากผลการทดลองข้อ 1-1 มีสภาวะใดที่ วงจรเกิด Memory หรือ Hold time ของ Q , Q และที่ R = 0 , S = 0 นั้น Output เกิดขึ้นและเรามีข้ออธิบายในเรื่องนี้ อย่างไร จงอธิบาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาร และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. จงเขียน Timing Diagram แสดงการทำงานของวงจรถดลองที่ 23.1
3. จากคำถามข้อ 1 แต่จากการทดลองข้อ 1.3
4. จงเขียน Timing Diagram แสดงการทำงานของวงจรถดลองที่ 23.2
5. วงจรถดลองที่ 23.1 และ 23.2 จะมีการทำงานแตกต่างกันหรือไม่ แต่ละวงจรมีข้อดี ข้อเสีย หรือข้อห้ามอย่างไร อธิบาย
6. จากการทดลองข้อ 1.5 จงเขียน Timing Diagram แสดงและ จงสร้าง วงจร D - Latch F/F โดยใช้ NOR Gate เป็นหลัก
7. จากการทดลองข้อ 1.8 ผลของ Q และ  $\bar{Q}$  จะเป็นเช่นไร เมื่อเราให้  $T = "1"$  ตลอดไป อธิบาย
8. จงเขียน Timing Diagram แสดงการทำงานของวงจรถดลองที่ 23.5
9. วงจรถดลองนี้เป็นวงจรถดลอง F/F แบบใด เขียน Timing Diagram แสดงด้วย



10. J - K F/F มีการทำงานเป็นอย่างไร มีข้อที่ได้เปรียบ เสียเปรียบเมื่อเทียบกับ F/F แบบอื่นๆ หรือไม่ จงอธิบายและให้เหตุผล
11. มีวิธีการหรือหลักการเช่นไร จึงจะสามารถนำเอา J - K F/F ไปใช้แทน T - F/F ได้ อธิบายพร้อมแสดงวงจร
12. จงอธิบายการทำงานของ J - K Master Slave F/F มาพอเข้าใจ

สรุปผลการทดลอง

หนังสืออ้างอิง

- พีชคณิตบูลีนประยุกต์ อุดม ไยเจริญ มิถุนายน 2527
- วงจรดิจิทัล ภาคปฏิบัติ อ.จ. ธนิตย์ ศรีสุวรรณวัฒน์ และกลุ่มผู้จัด พ.ศ. 2528
- Digital Computers Electronics and Introduction to

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

microcomputers Second Edition

- Introduction to digital computer technology second edition  
Louis Nastclsy 1972,1977
- TTL DATA Book for Design Engineers ; Texas Instrument
- Digital L0gic and Switching circuit ;Jefferson C. Boyce 1975



เรื่อง การใช้งานของ ไอซี ฟลิป-ฟลอป

(F/F Integrated circuit application)

จุดมุ่งหมาย เพื่อศึกษา

1. วิธีการใช้งานของ IC F/F เบอร์ต่างๆ
2. วิธีการนำเอา J-K F/F มาทำเป็น F/F แบบอื่นๆ
3. วิธีการใช้งานของวงจร Latch F/F

จุดประสงค์เชิงพฤติกรรม : เพื่อให้สามารถ

1. นำ IC F/F เบอร์ต่างๆไปใช้งานได้อย่างถูกต้อง
2. นำ IC J-K F/F ไปทำเป็น F/F แบบอื่นๆได้
3. อธิบายการทำงานของขา Preset and clear หรือ set reset ได้
4. อธิบายวงจร Edge - Triggered F/F ได้

ทฤษฎีย่อ

ไอซีฟลิป-ฟลอป (F/F Integrated circuit) ที่มีใช้กันอยู่ในปัจจุบันจะมีทั้งไอซีที่เป็น SSI (Small Signal Integrated circuit) , MSI (MEDIUM Signal Integrated circuit) หรือ LSI (Large Scale Integrated circuit) ยกตัวอย่างเช่น เบอร์ 7474N (SSI) : Dual D-type Positive-edge F/F with preset and clear  
เบอร์ 7476N (SSI) : Dual J-K F/F with preset and clear  
สำหรับ MSI , LSI นั้นจะเป็น F/F ที่อยู่ในรูปของวงจรที่ใช้งานโดยเฉพาะและเรียกชื่อตามวงจรเช่น

เบอร์ 7493A (MSI): 4-bit Binary counter (ที่มีโครงสร้างเป็น J-K F/F 4 ตัว)

เบอร์ 74135 (MSI): Quadruple D-type F/F with clear (เป็น D F/F 4 ตัวที่มี Clock และ Clear ร่วมกัน)

เบอร์ 74192 (MSI) : Sync 4 - bit up - down counter (dual clock with Clear) (เป็น T F/F 4 ตัวและวงจร Gate ร่วมกัน)


เบอร์ 74C925 (LSI) : 4 - Digit Counter with Multiplexed 7- segment output driver

- อื่นๆ


เรามีข้อตกลงกันอยู่ว่าให้ F/F เมื่อเราจ่าย Supply เข้าให้ถือว่าอยู่ในสภาวะ Reset ได้เสมอ (Normal Reset) ก็จะต้องอยู่ใน State  $Q = 0$  ,  $Q = 1$  นั้นเองและการเขียน Diagram ของตัว IC จะต้องบอกถึงการทำงานแบบ Active Low(Falling edge) หรือ Active high (rising edge) ดังรูป 9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Activ low L




1) T - F/F with Activ Low



เบอร์ 74LS76N

INPUT				OUTPUT			
Preset	Clrar	Clock	J	K	Q	Q̄ :	
1	L	H	X	X	H	L : SET	
2	H	L	X	X	L	H : RESET	
3	L	L	X	X	H	H : ILLIGAL	
4	H	H	L	L	Q <sub>o</sub>	Q̄ <sub>o</sub> : NO CHANGE	
5	H	H	H	L	H	L : 1 (SET)	
6	H	H	L	H	L	H : Q (RESET)	
7	H	H	H	H	TOGGLE	: Q̄ <sub>n</sub>	
8	H	H	X	X	Q <sub>o</sub>	Q̄ <sub>o</sub> : NO CHANGE	

2) J-K F/F with Preset and clear clock active low




	PRESET	CLEAR	CLOCK	D	Q	$\bar{Q}$	
1	L	H	X	X	H	L	: SET
2	H	L	X	X	L	H	: RESET
3	L	L	X	X	H	H	: ILLIGAL
4	H	H	L	H	H	L	: DATA
5	H	H	↑	L	L	H	: DATA
6	H	H	↓	X	$Q_0$	$\bar{Q}_0$	: NO CHANGE

3. D F/F with preset and clear active low and CR active high

ลำดับขั้นตอนการทดลอง

1. การใช้วงจร Latch แก้ Bounce ของวงจร Input Logic Switch

1.1 ประกอบวงจรตามรูปที่ 24.1



รูปที่ 24.1


SW	Q	$\bar{Q}$
X		
R		
S		

ตารางที่ 24.1

1.2 ต่อ Output เข้ากับตัวแสดงผล แล้วทำการเปลี่ยนตำแหน่งของ sw ให้เป็นไปตาม ตารางที่ 24.1


2. การใช้ J-K F/F แทน F/F อื่นๆ

2.1 ประกอบวงจรตามรูปที่ 24.2



เบอร์ 74LS76N


วงจรที่ 24.2




Timing diagram 24.2

2.2 ให้ CK เข้ากับ I/P Logic และ Q , Q̄ เข้ากับตัวแสดงผลทำการเปลี่ยน Ck ซ้ำๆ เพื่อสังเกตการเปลี่ยน State ของ Q , Q̄ แล้วเขียน Timing ลงในบันทึกของ Q และ Q̄

2.3 ประกอบวงจรทดลองตามรูปที่ 24.3




วงจรทดลองที่ 24.3



Timing Diagram 24.3

2.4 ให้ I/P X และ CK เป็นไปตาม Timing Diagram 24.3 แล้วบันทึกผลของ Q และ  $\bar{Q}$  ปรากฏลงในบรรทัด Q และ  $\bar{Q}$  ตามลำดับ



2.5 ประกอบวงจร ทดลองตามรูปที่ 24.4



X1	X2	Q	$\bar{Q}$
0	0		
0	1		
1	0		
1	1		

2.6 ให้  $x_1, x_2$  เป็น I/P และ  $Q, \bar{Q}$  เป็น O/P แล้วทำการเปลี่ยนแปลง  $x_1, x_2$  ให้เป็นไปตามตารางบันทึกที่ 24.4 บันทึกผลลงในตารางบันทึกผลที่ 24.4


2.7 ประกอบวงจรทดลองตามรูปที่ 24.5



Timing Diagram 24.5

3. ทดลอง F/F ที่ใช้ในวงจร Counter , Register เป็นต้น

3.1 ประกอบวงจรทดลองตามรูปที่ 24.6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปวงจรทดลองที่ 24.6 ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3-2 ต่อ Ck เข้ากับ I/P Pulse และต่อ A,B,C และ D เข้ากับชุดแสดงผล 4-bit to 7 segment display เพื่อศึกษาวิธีการนับหรือการหาร เขียน Timing Diagram จากผลการทดลอง

Ck :

CLR :

A :

B :

C :

D :




Timing Diagram ที่ 24.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3-3. ประกอบวงจรทดลองตามรูปที่ 24.7

วงจรทดลองที่ 24.7





CLR	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	Ck	D	C	B	A
0	X	X	X	X	X				
1	0	0	0	0	↑				
1	0	0	0	1	↑				
1	0	0	1	1	↑				
1	0	1	1	1	↑				
1	1	1	1	1	↑				
1	1	1	1	0	↑				
1	1	1	0	0	↑				
1	1	0	0	0	↑				
1	0	0	0	0	↑				
1	X	X	X	X	⊙				

3.4 ให้ I/P เข้าที่  $D_0 - D_3$  Ck และ CLR ส่วน O/P กับ A,B,C,D แล้วทำตารางที่ 24-7 แล้วบันทึกผลของ O/P

คำถามท้ายบท

1. อธิบายการทำงานของวงจรถ่ายที่ 24.1 โดยละเอียด และแสดงการแก้อะไร Bounce ของ S-W ได้อย่างไร เขียน Wave Form ประกอบ
2. วงจรถ่ายที่ 24.2 ทำหน้าที่แทน T - F/F ใช้หรือไม่ ถ้าใช่ เราอาศัยคุณสมบัติของ J-K F/F มาใช้ อธิบาย
3. จากการทดลองข้อ 2.3 สรุปได้ว่าวงจรถ่ายที่ 24.3 ทำงานแทน F/F ชนิดใด และอาศัยคุณสมบัติของ J-K F/F ข้อใดมาใช้ อธิบาย
4. จากข้อ 3 สรุปการทดลองวงจรถ่ายที่ 24.4
5. จากรูปที่ 24.6 จงอธิบายข้อแตกต่างระหว่างวงจรถ่ายใน (Counters) กับวงจรถ่าย (Frequency division)
6. จากรูปที่ 24.6 เช่นกัน หากเราต้องการ OUTPUT "D" ไปใช้งานเพียงเส้นเดียว ดังนี้แล้วเราจะเรียกว่าเป็นวงจรถ่ายหรือวงจรถ่าย อธิบาย
7. จงให้ความหมายของ "Counter" ที่มีอยู่ในวงจรถ่าย Digital อธิบายหลักการทำงานของมันอย่างละเอียด
8. Register ที่เป็นส่วนหนึ่งของวงจรถ่าย ดิจิตอล คอมพิวเตอร์นั้น คืออะไร อธิบายให้เห็นจริง
9. วงจรถ่ายที่ 24.7 เราจะเรียกชื่อว่า วงจรถ่าย Counter ได้หรือไม่ อย่างไร
10. จงเขียน timing diagram แสดงการทำงานของวงจรถ่ายต่อไปนี้





A : -----

B : -----

C : -----

D : -----

14. จงเขียน Function table ของ IC เบอร์ต่อไปนี้แสดง

1. เบอร์ 7474N

2. เบอร์ 7476N

3. เบอร์ 7478N

4. เบอร์ 74103N

5. เบอร์ 74109N

## บททดลองที่ 25

### เรื่องวงจรนับที่ใช้ ฟลิปฟลอป (Counter circuit using F/F)

จุดมุ่งหมาย : เพื่อศึกษา

- การทำงานของวงจรนับ (Counter) แบบต่างๆที่สร้างจาก F/F
- แบบและวงจร Counter ต่างๆ

#### จุดประสงค์เชิงพฤติกรรม

- สามารถอธิบายการทำงานของวงจร Counter ได้
- สร้างหรือออกแบบวงจรนับได้ อย่างง่ายๆได้
- นำวงจรนับไปใช้งานได้

#### ทฤษฎีย่อ

Counter circuit หมายถึงวงจรสำเร็จรูป ที่ทำหน้าที่นับ (Counter) จำนวนของ Clock Pulse ที่เข้าทาง Input ของตัวมัน ซึ่งความสามารถของวงจรจะนับได้มากน้อย นั้นขึ้นอยู่กับวงจรที่ออกแบบ เช่น Decade counter circuit เป็นวงจรที่นับ Clock Pulse ได้ 0 - 9 ครั้ง เป็นต้น


วงจร Counter จะประกอบด้วย F/F หลายๆ ภาค (State) เป็นพื้นฐานและ ความสามารถในการนับได้สูงสุดจะขึ้นอยู่กับจำนวน State ของ F/F ที่ใช้ และแทนด้วยสมการได้คือ

$$\begin{aligned} \text{Count}_{\max} &= 2^n ; n = \text{จำนวน State ของ F/F เช่น} \\ n &= 2 , 2^2 = 4 \quad \text{: นับได้สูงสุด 4 ครั้ง (2 State)} \\ n &= 3 , 2^3 = 8 \quad \text{: นับได้สูงสุด 8 ครั้ง (8 State)} \\ n &= 4 , 2^4 = 16 \quad \text{: นับได้สูงสุด 16 ครั้ง (16 State)} \end{aligned}$$

และอื่น ๆ


วงจร Counter ถ้าแบ่งประเภทตามการใช้สัญญาณกระตุ้นแล้วเราก็อาจแบ่งออกเป็น 2 ประเภทใหญ่ๆ คือ

1. Synchronous counter คือวงจรนับที่ใช้สัญญาณกระตุ้น (Clock pulse) เดียวเข้าไปควบคุมการทำงานในทุก State ของ F/F ดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกขาดไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. Asynchronous Counter คือวงจรนับที่ใช้ สัญญาณกระตุ้นเดี่ยวเข้าไปทำการควบคุมการทำงานในทุก State ของ F/F ของ วงจรซึ่งอาจจะใช้ Output ของ State แรกมาเป็น Clock ของ State ต่อไป หรืออาจใช้เงื่อนไขอื่นใดตามการออกแบบวงจรที่เหมาะสมมาใช้เป็น Clock ของ State นั้นหรือ อันใดก็ได้ ตัวอย่างเช่น



หนึ่งสำหรับวงจร Counter ที่ใช้งานอยู่ในปัจจุบันมักจะเรียกชื่อเฉพาะแทนการแบ่งในลักษณะดังกล่าวเช่น Binary Counter, Modulus Counter, Directed-reset Counter, Decade Counter หรืออื่นๆ อาจสร้างให้เป็น Synchronous หรือ Asynchronous counter ก็ได้ ซึ่งก็ขึ้นอยู่กับความเหมาะสม


อุปกรณ์ที่ใช้

1. ชุดฝึกดิจิทัล (LB24, -73, -44, -45/1-2, หรือชุด Proto board)
2. IC เบอร์ 74LS73, -107, -08, -32, -121.
3. TTL DATA BOOK
4. อื่น ๆ

ลำดับขั้นตอนการทดลอง

1. ทดลองวงจร Binary Ripple Counter

1.1 ประกอบวงจร 3-state up-counter ตามวงจรทดลองที่ 25.1




ลำดับ	INPUT		OUTPUT			
	CP	CLR	C	B	A	7 - Segment
0	1					
1		1				
2		1				
3		1				
4		1				
5		1				
6		1				
7		1				
8		1				











ตารางบันทึกผลที่ 25.1

1.2 ต่อ Cp , CLR เข้ากับ Input Pulse และต่อ C,B,A เข้ากับ Logic monitor (LED and Segment display) แล้วทำการ Clear F/F ทุก State (ลำดับ 0) ต่อจากนั้นก็ให้ Cp ไปทีละครั้งโดยนับจำนวนครั้งด้วย แล้วบันทึกผลของ Display C,B,A ที่ปรากฏ ลงในตารางบันทึกผลที่ 25.1

1.3 ประกอบวงจร 3 - State Down-counter ตามวงจรทดลองที่ 25.2



วงจรทดลองที่ 25.2

ลำดับ	INPUT		OUTPUT			
	CP	CLR	C	B	A	7 - Segment
0	1					
1		1				
2		1				
3		1				
4		1				
5		1				
6		1				
7		1				
8		1				
9		1				


วงจรทดลองที่ 25.2

1.4 ต่อ Input และ Output ให้ถูกต้อง แล้วทำตามตารางที่ 25.2 โดยนับลำดับไปเรื่อยๆ

2. ทดลองวงจร MODULUS COUNTER : (MOD-n Counter):

2.1 ประกอบวงจร Mod - 6 Feed back pulse counter ตามวงจรทดลองที่ 25.3

2.2 ต่อ Input (Ck , CLR) เข้ากับ Input pulse และต่อ Output (C, B,A) เข้ากับ LED และ 7 - segment ให้ Input เปลี่ยนไปตามตาราง แล้วบันทึกผลของ Output



ลำดับ	INPUT			OUTPUT		
	CP	CLR	C	B	A	7 - Segment
0	1					
1		1				
2		1				
3		1				
4		1				
5		1				
6		1				
7		1				
8		1				
9		1				


ตารางบันทึกผลที่ 25.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ประกอบวงจร Mod - 6 Direct - Reset Counter ตามรูปวงจรทด

ลองท 25.4




วงจรถอดลองท 25.4

ลำดับ	INPUT		OUTPUT			
	CP	CLR	C	B	A	7 - Segment
0	X					-
1		1				
2		1				
3		1				
4		1				
5		1				
6		1				
7		1				
8		1				

ตารางบันทึกผลที่ 25.4

2.4 ทำตามลำดับขั้นข้อ 2.2 บันทึกผลลงในตารางบันทึกที่ 25.4

3.4 ให้ Input Ck เข้าไปเพื่อศึกษาผลของ Output (C,B,A) จนเข้าใจ แล้วบันทึกผลลงในตารางบันทึกผลที่ 25.6




วงจรทดลองที่ 25.6


ลำดับ	INPUT		OUTPUT			
	CP	CLR	C	B	A	7 - Segment
0	X					
1		1				
2		1				
3		1				
4		1				
5		1				
6		1				
7		1				

## คำถามท้ายบท

1. Ripple counter คืออะไร หลักการทำงาน แนวทางการออกแบบอย่างไร จงอธิบายพร้อมยกตัวอย่างประกอบ
2. จงอธิบายการทำงานของ Binary Ripple circuit มาพอเข้าใจ
3. จงเขียน Timing Diagram แสดงการทำงานของวงจรที่ 25.1 และแสดงการตรวจสอบหรือพิสูจน์ว่าวงจรนับได้สูงสุดเท่าใด
4. จากวงจรต่อไปนี้ จงเขียน Timing Diagram แสดงการทำงานของวงจร



5. จงเขียน 3 - State count - down ripple counter ที่ใช้ J - K Master slave F/F
6. จาก Timing diagram แสดงการทำงานของวงจรเป็นดังรูป Direct - reset counter



7. วงจร Mod - 6 feedback pulse counter แตกต่างจากวงจร Mod - 6 Direct - reset counter อย่างไร อธิบาย
8. จงออกแบบวงจร Mod - 12 synchronus counter โดยใช้ J - K Master slave F/F พร้อมหลักการออกแบบวงจร

9. จงอธิบายการทำงานของวงจร Ring - counter และชี้แจงให้เห็นว่า Ring counter นั้น แตกต่างจาก Counter อื่นๆที่ทดลองหรือไม่ อย่างไร
10. หลักการทำงานของ J - K Master - slave F/F เป็นอย่างไร อธิบายอย่างละเอียด
11. จงหาข้อมูลของ IC เบอร์ 74LS73N , 74107N , 74LS109N
12. ให้ยกตัวอย่างของวงจรมัลติไพลีในวงจรถิศจิตลอจิก มาแสดงอย่างน้อย หนึ่งวงจร

### สรุปผลการทดลอง

### หนังสืออ้างอิง

1. Introduction to digital computer technology second edition  
:Louis Nashelsky 1977
2. Digital Computer electronics an ntroduction to microcomputers  
Second edition ; Albert Paul Malvino
3. The TTL Data book for Design engineers first edition  
:Texas instrument INC

## บททดลองที่ 26

### เรื่อง การทำงาน ไอซี Counter (TTL MSI COUNTER)

จุดมุ่งหมาย

: เพื่อศึกษา

- การทำงานของไอซี Counter เบอร์ต่างๆ
- วิธีนำตัวไอซีไปใช้งาน

จุดประสงค์เชิงพฤติกรรม

: ให้สามารถ

- อธิบายลักษณะการทำงานของวงจรมันนับได้
- ประกอบวงจรหรือขาไอซีได้ถูกต้อง
- ใช้คู่มือประกอบในการสร้างวงจรมันนับได้
- นำไอซีไปใช้งานได้

คำแนะนำ

ไอซี TTL COUNTER สำเร็จรูปที่ปรากฏในวงจรดิจิทัลทั่วไปหรือมีใช้กันอยู่ในวงจรเบื้องต้นก็จะมีเบอร์ ดังต่อไปนี้

1. เบอร์ 7490A (Decode Counter) : วงจรมันนับ 10 ที่นับได้แบบไบนารีจาก 0000 (0)- 1001(9) แบบนับขึ้น โครงสร้างภายในของไอซีเบอร์นี้(ดังรูป 26.1) จะประกอบด้วย F/F 4 ตัวต่อกันอยู่ในลักษณะ Asynchronous ripple counter with preset and clear ที่ Active ในลักษณะ Trailing edge ของ Input clock signal ขา input Ro(1), Ro(2) จะทำให้ Output เกิด Reset (Count of 0000) เมื่อทั้งสองได้รับสถานะ High และยังมีขา Input Rg(1), Rg(2) ที่เป็นตัวทำให้ Output เกิด Preset (Count of 1001) เมื่อทั้งสองขาได้รับสถานะ High อีกเช่นกัน นอกจากนี้เราจะเห็นว่า มีขา Input A และขา Input B อยู่ด้วย ซึ่งตามโครงสร้างแล้วจะเห็นว่า Input A จะเป็น MOD - 2 อีตระที่มี Output ออกที่  $Q_A$  และ Input B จะเป็นชุด F/F 3 ตัวและให้การนับเป็น MOD-5 counter ดังนั้นหากเราต้องการให้มันนับ 10 ก็จะต้องใช้ Output  $Q_A$  ต่อเข้ากับ Input B จึงจะถูกต้อง โดยมี Output เป็น  $Q_D, Q_C, Q_B$  และ  $Q_A$  ตารางแสดงการนับ, ตำแหน่งของขาต่างๆ แสดงได้ในรูป 26.2 และ 26.3 ตามลำดับ

2. เบอร์ 7492A และ 7493A (DIVIDE-BY-12 และ BINARY COUNTERS):

จาก Function block diagrams ของเบอร์นี้จะเป็นลักษณะของวงจร Asynchronous Directed reset with clear ที่มีขา Input Ro(1), Ro(2) เป็นขาควบคุมให้เกิด reset ได้เมื่อขาทั้งสองเป็น High Input A จะทำให้มันนับได้ 2 และ Input B จะทำให้มันนับได้ 6 แต่ถ้าต้องการนับ 12 ก็จะต้องต่อ  $Q_A$  เข้ากับ Input B (เหมือน เบอร์ 7490A) ด้วย ตารางแสดงได้ตามรูป 26b.2 , 26b.3 ตามลำดับ

ส่วน เบอร์ 7493A (Binary counter) ก็จะเป็น Binary ripple counter ที่ให้การนับปรกติเป็น Binary 2, 4, 8, หรือ 16 ซึ่งขึ้นตรงต่อ จำนวน Output ที่ใช้ยกตัวอย่าง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกมัดให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เช่นใช้  $Q_D, Q_C, Q_B, Q_A$  ก็จะได้ 0000 ถึง 1111 หรือถ้าใช้เฉพาะ  $Q_B$  และ  $Q_A$  ก็จะนับได้ 0 ถึง 4 (00 - 11) Function block diagram function table และ Pin Assignment แสดงได้ดังรูป 26c.1, 26c.2 และรูป 26c.3 ตามลำดับ

อนึ่งสำหรับวงจรมันที่เราต้องการใช้ในงานหรือวงจรที่ต้องการ เราก็อาจเลือกใช้เบอร์ดังกล่าวทั้งสามนี้ได้ ซึ่งการออกแบบวงจรจะต้องไม่เกินขีดจำกัดสูงสุดของความสามารถนับได้ของไอซีตัวนั้นๆ ยกตัวอย่างเช่น วงจรมัน 8 (0000 0111) เราก็สามารถใช้ได้ทั้งสามเบอร์ โดยใช้ขาควบคุม ( $R_0, R_g$ ) เป็นตัวช่วยได้ แต่เราจะต้องระลึกเสมอว่า เบอร์ 7490A ไม่สามารถที่จะทำให้มันได้มากกว่า 10 ได้

นอกจากไอซีทั้งสามเบอร์ที่กล่าวมานี้ก็ยังมี IC MSI counter ที่สร้างมาใช้งานโดยเฉพาะเช่น :

- เบอร์ 74160 Presetable decode counter
- เบอร์ 74161 Presetable divider - by - 16
- เบอร์ 74190 Up - down Presetable decade
- เบอร์ 74191 Up - down Presetable divider - by - 16
- อื่นๆ

ในบททดลองนี้จะไม่ขอกล่าวถึง แต่ขอให้ศึกษาการทดลองอันถัดต่อไป

### อุปกรณ์ที่ใช้ :

1. ชุดฝึกดิจิทัล
2. IC เบอร์ 7490A, 7492A , 7493A และอื่นๆ
3. TTL DATA BOOK
4. อื่นๆ

### ลำดับขั้นการทดลอง


1. ศึกษาการทำงานของ IC 7490A (DECADE COUNTERS) :

1.1 ประกอบวงจรทดลองตามรูปวงจรที่ 26.1

1.2 บ้อน Clock pulse เข้าที่ Input A ที่ละลูกโดยนับจำนวนด้วยสังเกตผล

ของ Output ( $Q_A, Q_B, Q_C$  , และ  $Q_D$  ) จนเข้าใจการทำงานแล้วบันทึกผลลงในตารางบันทึกที่ 26.1

+ 5 V



วงจรทดลองที่ 26-1

อิน	INPUT				OUTPUT						
	คัท	Ck	R1	R2	G1	G2	D	C	B	A	7-seg
1	↓	1	1	0	X						
2	↓	1	1	X	0						
3	↓	X	0	1	1						
4	↓	0	X	1	1						
5	↓	1	1	1	1						
6	↓	0	0	0	0						
7	↓	0	0	0	0						
8	↓	0	0	0	0						
9	↓	0	0	0	0						
10	↓	0	0	0	0						
11	↓	0	0	0	0						
12	↓	0	0	0	0						
13	↓	0	0	0	0						
14	↓	0	0	0	0						
15	↓	0	0	0	0						
16	↓	0	0	0	0						
17	↓	0	0	0	0						


ตารางบันทึกผลที่ 26-1

1.3 ทดลองการใช้ 7490A ไปทำเป็น MOD - 8 Counter โดยประกอบวงจรทดลอง

ตามรูปที่ 26-2

1.4 ต่อ Input Ck เข้ากับ Input Pulse และ Output P , C , B , A เข้ากับ

ตัวแสดงผล LED และ 7-segment บันทึกผลลงในตารางที่ 26-2



วงจรทดลองที่ 26.2

COUNT	OUTPUT				7-segment display
	D	C	B	A	
Ck					□
0					
1					
2					
3					
4					
5					
6					
7					
8					
9					
10					


ตารางบันทึกที่ 26.2

2. ศึกษาการทำงานของ IC 7492A (DIVIDER - BY - 12 COUNTER) :

2.1 ประกอบวงจรตามรูปที่ 26.3 ให้ถูกต้อง

2.2 ให้ Input ( $C_R$ ,  $R_1$ ,  $R_2$ ) เข้ากับ Input switches และ Output (D C B A) เข้ากับตัวแสดงผล LED และ 7 - segment ทำการเปลี่ยนแปลงสภาวะทาง Input แล้วบันทึกผลของ Output ที่เกิดขึ้นลงในตารางบันทึกผลที่ 26.3

วงจรทดลองที่ 26.3



อัน	INPUT			OUTPUT				7-segment display
	CK	R <sub>1</sub>	R <sub>2</sub>	D	C	B	A	
ดับ								□
0	↑	1	1					
1	↑	1	0					
2	↑	0	1					
3	↑	0	0					
4	↑	0	0					
5	↑	0	0					

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ (LB47) เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6	↓	0	0	
7	↓	0	0	
8	↓	0	0	
9	↓	0	0	
10	↓	0	0	
11	↓	0	0	
12	↓	0	0	
13	↓	0	0	
14	↓	0	0	
15		1	1	

ตารางบันทึกที่ 26.3

2.3 ทดลองการใช้ 7492A ไปทำเป็น Divider-by-8 Counter โดยประกอบวงจร

ทดลองตามรูปที่ 26.4 บันทึกผลในตาราง 26.4



วงจรทดลองที่ 26.4


COUNT	OUTPUT				
	Ck	D	C	B	A
0					
1					
2					
3					
4					
5					
6					
7					
8					
9					
10					

ตารางบันทึกที่ 26.4

3. ศึกษาการทำงานของ IC 7493A (Binary Counters):

3.1 ประกอบวงจรตามรูปที่ 26.5 ให้ถูกต้องโดยต่อ Ck เข้ากับ Input pulse และ Ro(1), Ro(2) เข้ากับ Input Logic switches และต่อ Output (D,C,B,A) เข้าที่ตัวแสดงผล LED และ 7-segment

3.2 ให้ Input เปลี่ยนแปลงไป สังเกตผลของ Output จนเข้าใจการทำงาน แล้วบันทึกผลลงในตารางที่ 26.5 ให้ตรงกับช่องของ Input เปลี่ยนแปลง



วงจรถดลองที่ 26.5

อัน	INPUT			OUTPUT				LED
	ด้าย	CK	R1	R2	D	C	B	
0	↓	1	1					
1	↓	1	0					
2	↓	0	1					
3	↓	0	0					
4	↓	0	0					
5	↓	0	0					
6	↓	0	0					
7	↓	0	0					
8	↓	0	0					
9	↓	0	0					
10	↓	0	0					
11	↓	0	0					
12	↓	0	0					
13	↓	0	0					
14	↓	0	0					
15	↓	1	1					
16	↓	0	0					
17	↓	0	0					
18	↓	0	0					
19	↓	0	0					
20	↓	1	1					


ตารางบันทึกที่ 26.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3-3 ทดลองใช้ 7493 A ไปทำเป็นวงจร Mod-8 Counters : โดยประกอบวงจรทดลอง ตามรูปที่ 26-6

3-4 ต่อ Ck เข้ากับ Input pulse และ Output (D,C,B,A) เข้ากับชุดแสดงผล แล้วทำการให้ Ck ไปเรื่อยๆ สังเกตผลของ Output จนเข้าใจการทำงานแล้วบันทึกผลในตารางที่ 26-6



วงจรถดลองที่ 26-6

COUNT	OUTPUT				7-segment display
	D	C	B	A	
Ck					
0					
1					
2					
3					
4					
5					
6					
7					
8					
9					
10					

ตารางบันทึกที่ 26-6

4. ค้นคว้าและศึกษาวิธีการออกแบบวงจรมอดต่างๆโดยใช้ IC เบอร์ 7490A ,7492A และ 7493A เพิ่มเติม

5. สอบถามผู้รู้ที่อยู่ใกล้ที่สุดเมื่อเกิดปัญหาและเมื่อต้องการทราบข้อมูลใดๆ

### คำถามท้ายบท

1. จากผลของการทดลองวงจรถดลองที่ 26-1 และตารางบันทึกผลที่ 26-1 จงตอบคำถามต่อไปนี้

1a. ในอันดับ 1 และ 2 OUTPUT(D,C,B,A) เกิดอะไรขึ้นและเปลี่ยนแปลงอะไรหรือไม่เมื่อให้ Clock เข้าไป อธิบาย

1b. ในอันดับที่ 3 ถึงอันดับ 5 Output จะเกิดอะไรขึ้นและมีผลต่างสัญญาณ Clock หรือไม่ อย่างไร

1c. ในอันดับ 6 และ 16 Output เกิดอะไรขึ้น อธิบาย

1d. ในอันดับ 6 จนถึง 15 แสดงว่าวงจรทำการนับใช้หรือไม่และเป็นลักษณะของ Count up หรือ Count down

2. แสดงว่า IC เบอร์ 7490A เป็นวงจรมับ 10 และให้การทำงานเป็นไปตามคำแนะนำที่กล่าวไว้ในข้างต้นหรือไม่ อย่างไร

3. จงแสดงวิธีการนำ IC 7490A ไปทำเป็นวงจร MOD-5 Counter อธิบาย และเขียน วงจรแสดง

4. จงวิเคราะห์ผลการทดลองวงจรทดลองที่ 26.3 และการไม่ต่อ  $Q_A$  เข้ากับ Input B (ปล่อย B ลอยไว้) จะเกิดอะไรขึ้น ชี้แจง

5. การทำงานของวงจรทดลองที่ 26.2 กับ 26.4 แตกต่างกันอย่างใด อธิบาย



54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS


SSI GATES . . . LOGIC AND PIN ASSIGNMENTS (TOP VIEWS)

00


QUADRUPLE 2-INPUT  
POSITIVE-NAND GATES

positive logic:  
 $Y = \overline{AB}$

See page 86



SN5400/SN7400(J, N)  
SN54H00/SN74H00(J, N)  
SN54L00/SN74L00(J, N)  
SN54LS00/SN74LS00(J, N, W)  
SN54S00/SN74S00(J, N, W)




SN5400/SN7400(W)  
SN54H00/SN74H00(W)  
SN54L00/SN74L00(T)

01


QUADRUPLE 2-INPUT  
POSITIVE-NAND GATES  
WITH OPEN-COLLECTOR OUTPUTS

positive logic:  
 $Y = \overline{AB}$


See page 88



SN5401/SN7401(J, N)  
SN54LS01/SN74LS01(J, N, W)



SN5401/SN7401(W)  
SN54H01/SN74H01(W)  
SN54L01/SN74L01(T)




SN54H01/SN74H01(J, N)

02


QUADRUPLE 2-INPUT  
POSITIVE-NOR GATES

positive logic:  
 $Y = \overline{A+B}$

See page 92



SN5402/SN7402(J, N)  
SN54L02/SN74L02(J, N)  
SN54LS02/SN74LS02(J, N, W)  
SN54S02/SN74S02(J, N, W)



SN5402/SN7402(W)  
SN54L02/SN74L02(T)

# 54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

## SSI GATES ... LOGIC AND PIN ASSIGNMENTS (TOP VIEWS)


**03**

**QUADRUPLE 2-INPUT  
POSITIVE-NAND GATES  
WITH OPEN-COLLECTOR OUTPUTS**

positive logic:

$$Y = \overline{AB}$$

See page 88



SN5403/SN7403(J, N)  
SN54L03/SN74L03(J, N)  
SN54LS03/SN74LS03(J, N, W)  
SN54S03/SN74S03(J, N, W)


**04**

**HEX INVERTERS**


positive logic:

$$Y = \overline{A}$$

See page 86



SN5404/SN7404(J, N)  
SN54H04/SN74H04(J, N)  
SN54L04/SN74L04(J, N)  
SN54LS04/SN74LS04(J, N, W)  
SN54S04/SN74S04(J, N, W)



SN5404/SN7404(W)  
SN54H04/SN74H04(W)  
SN54L04/SN74L04(T)


**05**

**HEX INVERTERS  
WITH OPEN-COLLECTOR OUTPUTS**


positive logic:

$$Y = \overline{A}$$

See page 88



SN5405/SN7405(J, N)  
SN54H05/SN74H05(J, N)  
SN54LS05/SN74LS05(J, N, W)  
SN54S05/SN74S05(J, N, W)



SN5405/SN7405(W)  
SN54H05/SN74H05(W)


**06**

**HEX INVERTER BUFFERS/DRIVERS  
WITH OPEN-COLLECTOR  
HIGH-VOLTAGE OUTPUTS**

positive logic:

$$Y = \overline{A}$$

See page 106



SN5406/SN7406(J, N, W)

# 54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS


## SSI GATES . . . LOGIC AND PIN ASSIGNMENTS (TOP VIEWS)

**07**

HEX BUFFERS/DRIVERS  
WITH OPEN-COLLECTOR  
HIGH-VOLTAGE OUTPUTS

positive logic:  
Y = A

See page 106




SN5407/SN7407(J, N, W)

**08**

QUADRUPLE 2-INPUT  
POSITIVE-AND GATES

positive logic:  
Y = AB

See page 94




SN5408/SN7408(J, N, W)  
SN54LS08/SN74LS08(J, N, W)

**09**

QUADRUPLE 2-INPUT  
POSITIVE-AND GATES  
WITH OPEN-COLLECTOR OUTPUTS

positive logic:  
Y = AB

See page 96




SN5409/SN7409(J, N, W)  
SN54LS09/SN74LS09(J, N, W)

**10**


TRIPLE 3-INPUT  
POSITIVE-NAND GATES

positive logic:  
Y = ABC

See page 86



SN5410/SN7410(J, N)  
SN54H10/SN74H10(J, N)  
SN54L10/SN74L10(J, N)  
SN54LS10/SN74LS10(J, N, W)  
SN54S10/SN74S10(J, N, W)



SN5410/SN7410(W)  
SN54H10/SN74H10(W)  
SN54L10/SN74L10(T)

# 54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

## MONOSTABLE MULTIVIBRATORS . . . LOGIC AND PIN ASSIGNMENTS (TOP VIEWS)

121


MONOSTABLE MULTIVIBRATORS

FUNCTION TABLE

INPUTS			OUTPUTS	
A1	A2	B	Q	$\bar{Q}$
L	X	H	L	H
X	L	H	L	H
X	X	L	L	H
H	H	X	L	H
H	↑	H	⌋	⌋
↑	H	H	⌋	⌋
↑	↑	H	⌋	⌋
L	X	↑	⌋	⌋
X	L	↑	⌋	⌋

See page 134

See Notes



SN54121/SN74121(J, N, W)  
 SN54L121/SN74L121(J, N, T)  
 \*121 . . .  $R_{int} = 2 \text{ k}\Omega$  NOM  
 \*L121 . . .  $R_{int} = 4 \text{ k}\Omega$  NOM

NC—No internal connection

122


RETRIGGERABLE MONOSTABLE MULTIVIBRATORS WITH CLEAR

FUNCTION TABLE

CLEAR	INPUTS				OUTPUTS	
	A1	A2	B1	B2	Q	$\bar{Q}$
L	X	X	X	X	L	H
X	↑	H	X	X	L	H
X	X	X	L	X	L	H
X	X	X	X	L	L	H
X	L	X	X	H	L	H
H	L	X	↑	H	⌋	⌋
H	L	X	H	↑	⌋	⌋
H	X	L	↑	H	⌋	⌋
H	X	L	H	↑	⌋	⌋
H	H	↑	H	H	⌋	⌋
H	↑	H	H	H	⌋	⌋
↑	L	X	H	H	⌋	⌋
↑	X	L	H	H	⌋	⌋

See page 138

See Notes



SN54122/SN74122(J, N, W)  
 SN54L122/SN74L122(J, N, T)  
 \*122 . . .  $R_{int} = 10 \text{ k}\Omega$  NOM  
 \*L122 . . .  $R_{int} = 20 \text{ k}\Omega$  NOM

NC—No internal connection

123


DUAL RETRIGGERABLE MONOSTABLE MULTIVIBRATORS WITH CLEAR

FUNCTION TABLE

INPUTS		OUTPUTS	
CLEAR	A	B	Q
L	X	X	L
X	H	X	L
X	X	L	L
H	L	↑	⌋
H	↑	H	⌋
↑	L	H	⌋

See page 138

See Notes



SN54123/SN74123(J, N, W)  
 SN54L123/SN74L123(J, N)

- NOTES: A. H = high level (steady state), L = low level (steady state), ↑ = transition from low to high level, ↓ = transition from high to low level, ⌋ = one high-level pulse, ⌋ = one low-level pulse, X = irrelevant (any input, including transitions).
- B. To use the internal timing resistor of \*121, \*L121, \*122, or \*L122, connect  $R_{int}$  to VCC.
- C. An external timing capacitor may be connected between  $C_{ext}$  and  $R_{ext}/C_{ext}$  (positive).
- D. For accurate repeatable pulse widths, connect an external resistor between  $R_{int}$  and VCC with  $R_{int}$  open-circuited.
- E. To obtain variable pulse widths, connect external variable resistance between  $R_{int}$  or  $R_{ext}/C_{ext}$  and VCC.

# 54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

## FLIP-FLOPS . . . LOGIC AND PIN ASSIGNMENTS (TOP VIEWS)

76


DUAL J-K FLIP-FLOPS WITH PRESET AND CLEAR

'76, 'H76  
FUNCTION TABLE

INPUTS				OUTPUTS		
PRESET	CLEAR	CLOCK	J	K	Q	$\bar{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
L	H	$\downarrow$	L	L	Q <sub>0</sub>	$\bar{Q}_0$
H	H	$\downarrow$	H	L	L	H
H	H	$\downarrow$	L	H	H	L
H	H	$\downarrow$	H	H	TOGGLE	TOGGLE

'LS76  
FUNCTION TABLE

INPUTS				OUTPUTS		
PRESET	CLEAR	CLOCK	J	K	Q	$\bar{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	$\downarrow$	L	L	Q <sub>0</sub>	$\bar{Q}_0$
H	H	$\downarrow$	H	L	L	H
H	H	$\downarrow$	L	H	H	L
H	H	$\downarrow$	H	H	TOGGLE	TOGGLE
H	H	H	X	X	Q <sub>0</sub>	$\bar{Q}_0$



SN5476/SN7476(J, N, W)  
SN54H76/SN74H76(J, N, W)  
SN54LS76/SN74LS76(J, N, W)

See pages 120, 124, and 130

78

DUAL J-K FLIP-FLOPS WITH PRESET, COMMON CLEAR, AND COMMON CLOCK

'H78, 'L78  
FUNCTION TABLE


INPUTS				OUTPUTS		
PRESET	CLEAR	CLOCK	J	K	Q	$\bar{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
L	H	$\downarrow$	L	L	Q <sub>0</sub>	$\bar{Q}_0$
H	H	$\downarrow$	H	L	L	H
H	H	$\downarrow$	L	H	H	L
H	H	$\downarrow$	H	H	TOGGLE	TOGGLE

See pages 124 and 128


'LS78  
FUNCTION TABLE

INPUTS				OUTPUTS		
PRESET	CLEAR	CLOCK	J	K	Q	$\bar{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	$\downarrow$	L	L	Q <sub>0</sub>	$\bar{Q}_0$
H	H	$\downarrow$	H	L	L	H
H	H	$\downarrow$	L	H	H	L
H	H	$\downarrow$	H	H	TOGGLE	TOGGLE
H	H	H	X	X	Q <sub>0</sub>	$\bar{Q}_0$

See page 130



SN54H78/SN74H78(J, N, W)



SN54L78/SN74L78(J, N, T)  
SN54LS78/SN74LS78(J, N, W)

H = high level (steady state), L = low level (steady state), X = irrelevant  
 $\downarrow$  = high level pulse, data inputs should be held constant while clock is high; data is transferred to output on the falling edge of the pulse.  
 \* = transition from high to low level  
 Q<sub>0</sub> = the level of Q before the indicated input conditions were established.  
 TOGGLE = Each output changes to the complement of its previous level on each active transition (pulse) of the clock.  
 \* = configuration is nonstable, that is, it will not persist when preset and clear inputs return to their inactive (high) state.

## หนังสืออ้างอิง

- พีชคณิตบูลีนประยุกต์ อุดม ไยเจริญ มิถุนายน 2527
- วงจรดิจิทัล ภาคปฏิบัติ อ.จ ธนิตย์ ตรีสุวรรณวัฒน์ และกลุ่มผู้จัด พ.ศ. 2528
- Digital Computers Electronics and Introduction to microcomputers Second Edition
- Introduction to digital computer technology second edition Louis Nastclsy 1972,1977
- TTL DATA Book for Design Engineers ; Texas Instrument
- Digital Logic and Switching circuit ;Jefferson C. Boyce 1975

