



ปีการศึกษา 2531

เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสอง
(BINARY DATA GENERATOR)

โดย

นายคองศักดิ์ ชุมมนมณี

นายชาญชัย จึงประพศติ

อาจารย์ที่ปรึกษา

ผศ. วิชัย สุรพัฒน์

คณบดีคณาจารย์

ปริญญาโทปีการศึกษา 2531

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง
เรื่อง เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสอง (BINARY DATA GENERATOR)

ผู้จัดทำ

1. นายทองศึ ชุมมนมณี
2. นายชาญชัย จึงประพฤติก

..... อาจารย์ที่ปรึกษา
(นศ. วิชัย สุรพัฒน์)

..... กรรมการ
(.....)

..... กรรมการ
(.....)

023204

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสอง

(BINARY DATA GENERATOR)

นายคองศ์ ชุมบุณณดี

นายชาญชัย จึงประพฤติ

ผศ. วิชัย สุรพัฒน์ อาจารย์ที่ปรึกษา

ปีการศึกษา 2531

บทคัดย่อ

ในปัจจุบันนี้เทคโนโลยีทางการสื่อสารสมัยใหม่ได้ถูกนำมาใช้กันอย่างกว้างขวาง ทั้งแต่การติดต่อระหว่างเครื่องคอมพิวเตอร์ด้วยกัน หรือการติดต่อสื่อสารในเครือข่ายวงจรท้องถิ่น จนกระทั่งถึงการติดต่อสื่อสารผ่านดาวเทียม โดยข้อมูลที่ใช้ในการติดต่อทั้งทางส่งและทางรับ จะใช้รหัสที่เป็นสัญญาณทาง DIGITAL ซึ่งเราเรียกระบบนี้ว่าเป็นการติดต่อสื่อสารทางค่านข้อมูล หรือ DATA COMMUNICATION ส่วนรหัสของสัญญาณที่ใช้ซึ่งได้แก่ Baudot Code, ASCII Code และ EBCDIC Code นั้น ล้วนถูกกำหนดขึ้นจากสัญญาณ BINARY ทั้งสิ้น ดังนั้น จากเหตุผลเกี่ยวกันนี้ เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองจึงถูกสร้างขึ้น เพื่อให้กำเนิดสัญญาณ BINARY ที่สามารถกำหนดรหัสของข้อมูลได้ สำหรับนำไปใช้ในการทดสอบการทำงานของระบบดังกล่าว หรือใช้เป็นเครื่องกำเนิดข้อมูลให้กับวงจรต่าง ๆ ตามต้องการ

สารบัญ

	หน้า
บทคัดย่อ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	
2.1 รายละเอียดทั่วไปของไอซีตระกูลซีมอส	2 - 1
2.2 วิธีการอ่านคู่มือของไอซีซีมอส	2 - 11
2.3 การอินเทอร์เฟซ	2 - 21
2.4 อุปกรณ์แสดงผล	2 - 35
2.5 สรุปลักษณะรายละเอียดที่สำคัญของไอซีตระกูลซีมอส	2 - 49
บทที่ 3 การสร้างและทดสอบ	
3.1 รายละเอียดทั่วไป	3 - 1
3.2 หลักการทำงานเบื้องต้น	3 - 4
3.3 รายละเอียดในส่วนของวงจร	3 - 13
3.4 ผลการทดสอบและการใช้งาน	3 - 39
บทที่ 4 บทสรุป	4
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

บทที่ 1

บทนำ

เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสอง (BINARY DATA GENERATOR) ที่สร้างขึ้นมานี้ เป็นเครื่องมือที่ใช้สำหรับให้กำเนิดสัญญาณข้อมูลที่มีลักษณะเป็นค่าในระบบเลขฐานสอง (binary word) โดยสัญญาณที่ได้จะเป็นไปอย่างต่อเนื่อง สำหรับข้อมูลที่ได้แต่ละค่าจะมีความยาวสูงสุดเท่ากับ 16 บิต และแต่ละบิต (bit) ก็สามารถเลือกระดับลอจิก (Logic) ให้เป็น 0 หรือ 1 ได้ตามต้องการ

เนื่องจากเครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองนี้มีอุปกรณ์หลักที่ใช้ส่วนใหญ่เป็นอุปกรณ์ประเภทวงจรรวม (Integrated Circuit) หรือที่เรียกว่า ไอซี (IC) โดยไอซีที่ใช้ส่วนใหญ่จะอยู่ในตระกูลของซีมอส (CMOS) ซึ่งย่อมาจากคำเต็มว่า Complementary Metal Oxide Semiconductor สำหรับทำหน้าที่ให้กำเนิดสัญญาณ และเป็นส่วนประกอบของการทำงานในวงจรส่วนอื่น ๆ ทั้งนี้เนื่องจากอุปกรณ์ที่เป็นไอซี ประเภทซีมอสจะกินไฟน้อยที่สุดเมื่อเทียบกับไอซีตระกูลอื่น และนอกจากนี้ยังทนแรงดันไฟสูงจึงสามารถให้ระดับลอจิกสองระดับที่แตกต่างกันค่อนข้างมาก โดยจะให้มีผลต่อการทำให้สัญญาณรบกวน (noise) น้อยลง ดังนั้น ในส่วนของทฤษฎีสิ่งสำคัญเรื่องแรกที่จะกล่าวถึงก็คือ เรื่องรายละเอียดพื้นฐานทั่วไปของไอซีตระกูลซีมอส เพื่อเป็นความรู้พื้นฐานในการออกแบบและการนำไปใช้งานได้อย่างมีประสิทธิภาพ

สำหรับรายละเอียดในส่วนต่าง ๆ ของเครื่องก็จะกล่าวถึงในบทต่อไปตามลำดับ จนถึงหัวข้อสุดท้ายซึ่งเป็นภาคผนวก ก็จะเป็นการแสดงถึงรายละเอียดเกี่ยวกับข้อมูลของไอซี ตระกูลซีมอสที่ได้จากบริษัทผู้ผลิตโดยตรง ตลอดจนรายละเอียดที่แสดงถึงคุณลักษณะ (characteristics) ในการทำงานของไอซีทุกตัวที่ใช้กับเครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองนี้

บทที่ 2ทฤษฎี

ในบทนี้จะเป็นการกล่าวถึง เรื่องทฤษฎีทั่วไปที่เกี่ยวข้องกับไอซีซีเอ็มอส โดยจะเน้นถึง เรื่องทฤษฎีพื้นฐานที่สำคัญของไอซีซีเอ็มอส เพื่อเป็นความรู้เบื้องต้นในการที่จะนำไปศึกษาถึง เรื่องรายละเอียดในบทต่อไป

สำหรับหัวข้อที่จะกล่าวถึงในบทนี้ ได้แก่ เรื่องของรายละเอียดทั่วไปของ ไอซีซีทรานซิสเตอร์ โดยจะกล่าวถึงทฤษฎีพื้นฐานของอุปกรณ์ประเภท MOS, อุปกรณ์ประเภท CMOS และรวมไปถึง เรื่องของเกต (gate) ส่วนหัวข้อต่อไปจะกล่าวถึง เรื่องวิธีการอ่านคู่มือของไอซีซีเอ็มอส, การอินเทอร์เฟซ (interface) แบบต่าง ๆ, อุปกรณ์แสดงผลที่ใช้งานทั่วไป และหัวข้อสุดท้ายจะเป็นการสรุปลักษณะรายละเอียดที่สำคัญของไอซีซีทรานซิสเตอร์ สำหรับหัวข้อต่าง ๆ ที่กล่าวมาทั้งหมดจะมีรายละเอียดดังต่อไปนี้

2.1 รายละเอียดทั่วไปของไอซีซีทรานซิสเตอร์

2.1.1 อุปกรณ์ประเภท MOS (Metal Oxide Semiconductor devices)

ในปัจจุบันอุปกรณ์ทางอิเล็กทรอนิกส์ที่เป็นประเภท Complementary MOS (CMOS) LOGIC, หน่วยความจำ (memory) และวงจรรวม (switching circuits) ล้วนมีโครงสร้างที่เป็น P-CHANNEL และ N-CHANNEL ของ ENHANCEMENT-MODE MOS TRANSISTORS โดยจะมีการแพร่สารอุณหภูมิต่ำ MONOLITHIC SILICON CHIP ส่วนการทำงานที่เป็นหน้าที่หลักจะใช้ อุปกรณ์ประเภท UNIPOLAR ซึ่งก็คือ FIELD - EFFECT TRANSISTORS โดยจะมีประจุพาหะโฮล (charge carrier holes) ในสารชนิด P - CHANNEL และมีอิเล็กตรอน (electrons) ในสารชนิด N - CHANNEL

สำหรับส่วนตัดขวาง (cross - section) ของอุปกรณ์ชนิด

N - CHANNEL ENHANCEMENT - MODE MOS TRANSISTOR จะแสดงในรูป 2.1

ซึ่งเป็นอุปกรณ์ชนิด FOUR - TERMINAL ในการใช้งานของซีมอสลอจิก

SUBSTRATE และขา SOURCE ปกติจะต่อกัน และต่อเข้ากับแรงดันไฟลบ

(negative potential) V_{SS} ส่วนขา GATE และขา DRAIN จะ

ต่อกับแรงดันไฟบวก (positive potential) ในขณะที่ไม่มีแรงดันระหว่างขา


GATE และขา SOURCE สาร N+ ที่แพร่ทั้งสองส่วนจะมีคุณสมบัติเป็นฉนวนทำ

ให้ไม่เกิดสภาวะการนำไฟฟ้าขึ้น และเมื่อแรงดันไฟฟ้าเพิ่มขึ้นถึงจุด THRESHOLD

VOLTAGE (V_{TN}) ก็จะทำให้ส่วนของ SOURCE และ DRAIN มีสภาพ


นำไฟฟ้าเกิดขึ้นโดยจะนำไฟฟ้าจาก SOURCE ไปสู่ DRAIN พร้อมกันกับการ

เพิ่มขึ้นของแรงดันที่ขา GATE




รูป 2.1 N - CHANNEL MOSFET

สำหรับจุดอิ่มตัว (saturation point) จะเกิดขึ้นเมื่อ V_{DS} มีค่ามากกว่า $V_G - V_{TN}$ ดังนั้น ที่จุดนี้จะมีการจำกัดค่ากระแสของตัวมันเอง (self - current limiting) สำหรับรูป 2.2 จะเป็นการแสดงคุณลักษณะของ DRAIN ที่เป็นอุปกรณ์แบบ N - CHANNEL MOS TRANSISTOR




รูป 2.2 คุณลักษณะของ N - CHANNEL DRAIN

ส่วนการทำงานของอุปกรณ์ชนิด P - CHANNEL จะแสดงดังรูป 2.3 ซึ่งจะนำขา SOURCE และขา SUBSTRATE ต่อกับแรงดันไฟบวก V_{DD} และขา GATE กับขา DRAIN จะต่อกับแรงดันไฟลบ โดยค่า THRESHOLD VOLTAGE (V_{TP}) จะถูกกำหนดจากค่าของแรงดันที่ขา GATE (V_G) ซึ่งเป็นเหตุให้มีสภาวะการนำไฟฟ้าต่ำสุด (minimum conductivity) ระหว่าง SOURCE และ DRAIN สำหรับจุดอิ่มตัวจะเกิดขึ้นเมื่อแรงดัน V_{DS} มีค่าเป็นลบมากกว่า $V_G - V_{TN}$ และรูปแสดงคุณลักษณะของ DRAIN สำหรับอุปกรณ์ชนิด P - CHANNEL MOS TRANSISTOR จะมีดังรูป 2.4



รูป 2.3 P- CHANNEL MOSFET


ในอุปกรณ์ประเภทมอส จะมีค่าความต้านทานทางอินพุต (input resistance) ที่สูงมาก โดยเป็นผลมาจาก DIELECTRIC OXIDE ISOLATION ระหว่างขา GATE และ CHANNEL ซึ่งผลอันนี้ ทำให้ความต้านทานทางอินพุต เสมือนว่าไม่มีผลกับชั่วของการไบอัส (bias) ที่ขา GATE และสำหรับกระแสรั่วไหล (leakage current) ที่เกิดขึ้นระหว่างขา GATE กับขา SOURCE จะมีความสัมพันธ์อย่างอิสระกับการเปลี่ยนแปลงของอุณหภูมิรอบ ๆ ตัวของอุปกรณ์ (ambient temperature)



รูป 2.4 คุณลักษณะของ P - CHANNEL DRAIN

2.1.2 อุปกรณ์ประเภท CMOS (Complementary MOS devices)

อุปกรณ์ที่เป็นประเภท CMOS LOGIC CIRCUITS จะประกอบด้วย โครงสร้างที่เป็นทั้ง P - CHANNEL และ N - CHANNEL รวมกัน โดยเป็นแบบ ENHANCEMENT - MODE MOS TRANSISTORS ดังนั้น จึงเป็นอุปกรณ์ที่เสมือนสวิตช์ ในอุดมคติ (ideal switching) ซึ่งมีโครงสร้าง และวงจรถังรูป 2.5



รูป 2.5 BASIC CMOS CIRCUIT

จะเห็นว่าวงจรจะประกอบไปด้วยอุปกรณ์ชนิด P - CHANNEL และ N - CHANNEL อย่างละ 1 ชุด โดยในตำแหน่งของ P - DOPED TUB จะต้องสร้างขึ้นเพื่อวางอุปกรณ์ชนิด N - CHANNEL และตำแหน่งของ CHANNEL STOPS จะต้องสร้างโดยวางอยู่ระหว่าง P - TUB และ P - DRAIN เพื่อป้องกันผลจากค่าพาราซิติคระหว่างแชนแนล (parasitic channeling effects)

เมื่อต่อแรงดันไฟบวก V_{DD} ที่อินพุต (input) ชุดของ


P - CHANNEL จะมีสถานะเป็น SWITCH OFF และชุดของ N - CHANNEL จะมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สภาวะเป็น SWITCH ON ดังนั้น ที่เอาต์พุต (output) ก็จะต่อกับแรงดันไฟ
 ลบ V_{SS} โดยผ่านค่าความต้านทานที่ต่ำ (low on - resistance) ของซุก
 อนุกรม N - CHANNEL และในทางกลับกันเมื่อต่อแรงดันไฟลบ V_{SS} ที่อินพุตก็จะ
 ทำให้ซุกของ N - CHANNEL เกิดสภาวะ TURN OFF และซุกของ P -
 CHANNEL เกิดสภาวะ TURN ON ซึ่งในสภาวะนี้เอาต์พุตก็จะต่อกับ V_{DD}
 โดยผ่านความต้านทานที่เรียกว่า EQUIVALENT ON - RESISTANCE ของซุก P -
 CHANNEL ดังนั้น จะเห็นว่าเมื่อแรงดันอินพุตเป็น V_{DD} จะมีผลให้เอาต์พุตมีแรง
 ดันเป็น V_{SS} และในการกลับกันขณะที่แรงดันอินพุตเป็น V_{SS} ก็จะมีผลทำให้เอาต์-
 พุตมีแรงดันเป็น V_{DD} ซึ่งการทำงานของวงจรในลักษณะนี้จะเรียกว่า เป็น DIGITAL
 INVERTER ง่ายดาย

2.1.3 เกต (GATES)

ลอจิกใด ๆ ก็ตามที่มีโครงสร้างเป็นสวิตช์ในอุดมคติ จะสามารถสร้าง
 ใ้ค้ด้วยไอซีซีมอส จากวงจร INVERTER พื้นฐาน เราก็สามารถเปลี่ยนไปเป็นวงจร
 แบบ POSITIVE - LOGIC 2 - INPUT NAND GATE ซึ่งประกอบด้วยการต่อขนานกัน
 ของซุกอนุกรม P - CHANNEL และต่ออนุกรมกันของซุกอนุกรม N - CHANNEL ดังรูป
 2.6 เช่นเดียวกัน เมื่อซุกอนุกรม N - CHANNEL ต่อขนานกัน และซุกอนุกรม P -
 CHANNEL ต่ออนุกรมกัน ก็จะเป็นวงจรแบบ 2 - INPUT NOR GATE




รูป 2.6 CMOS NAND GATE

จากวงจรในรูป 2.6 จะเห็นว่า ไม่มีแรงดันไฟตรง DC ผ่านจาก V_{DD} ไปยัง V_{SS} เพราะชุกของ N - CHANNEL และชุกของ P - CHANNEL จะเป็นตัวป้องกันในส่วนของ V_{SS} และ V_{DD} ตามลำดับ และในทางกลับกัน เมื่อ P - CHANNEL ON ก็จะทำให้ N - CHANNEL OFF ดังนั้น จึงทำให้มีการสิ้นเปลืองกำลังงาน (power dissipation) ต่ำมาก ซึ่งเป็นผลให้ได้ค่าความต้านทานทางเอาต์พุต (output impedance) มีค่าต่ำ

2.1.4 การรวมลอจิก (COMBINATIONAL LOGIC)

การรวมลอจิกสามารถทำได้ง่าย ๆ ในอุปกรณ์ประเภทซีมอส โดยใช้อุปกรณ์ N - CHANNEL แบบอนุกรม สำหรับฟังก์ชัน (function) แบบ AND/NAND และต่อขนานกันสำหรับฟังก์ชันแบบ OR/NOR ส่วนอุปกรณ์แบบ P - CHANNEL ก็จะประกอบเป็นวงจรที่ซ้ำคู่กันกับอุปกรณ์แบบ N - CHANNEL และสำหรับรูป 2.7 จะแสดงโครงสร้างของวงจรที่ต่อกันเป็น AND/OR/INVERT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า (AOI) ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.7 CMOS COMBINATIONAL LOGIC FUNCTION

2.1.5 เกทที่ใช้ในการส่งสัญญาณ (TRANSMISSION GATES)


ไอซีที่เป็น CMOS TRANSMISSION GATE หรือ ANALOG SWITCHES จะทำงานเหมือนเช่น สวิตช์แบบ SPST (Single - Pole Single - Throw) โดยมื่วงจรแสดงดังรูป 2.8 ซึ่งจะประกอบไปด้วยอุปกรณ์แบบ P - CHANNEL และ N - CHANNEL ทอขนานกันเป็น INVERTER เพื่อใช้ในการปรับชั่วคราวระดับแรงดันที่จ่ายให้แก่ GATE ของทรานซิสเตอร์ (transistor) ทั้งสองโดยให้เกิดขึ้นพร้อมกัน ทั้งนี้เพื่อให้ทรานซิสเตอร์ทั้งสองทำงานพร้อมกัน และหยุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงแหล่งที่มาทุกครั้งที่มีการนำไปใช้

ทำงานพร้อมกัน สวิตช์นี้เมื่อ ON จะมีค่าความต้านทานประมาณ 200 - 400 โอห์ม (OHM) และเมื่อ OFF ก็จะมีค่าความต้านทานสูงถึง 10^{11} โอห์ม โดยไม่มีแรงดันออฟเซต (offset voltage) ตกคร่อมที่ตัวสวิตช์

ดังนั้น จะเห็นว่าจากคุณลักษณะที่กล่าวมาจะทำให้ เข้าใกล้คุณลักษณะของ สวิตช์ในอุดมคติซึ่งก็คือ มีค่าความต้านทานเมื่อ $R_{ON} = 0$ และเมื่อ $R_{OFF} = \infty$ จากผลอันนี้จึงทำให้ TRANSMISSION GATE ถูกนำมาประยุกต์ใช้กันมากในงาน ทางก้านดิจิทัล (digital)



รูป 2.8 CMOS TRANSMISSION GATE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 วิธีการอ่านคู่มือของไอซีซีมอส

ในหัวข้อนี้จะกล่าวถึง เรื่องการอ่านคู่มือของไอซีซีมอส จากหนังสือข้อมูลของไอซี (IC data sheet) ที่บริษัทผู้ผลิตได้บอกรายละเอียดไว้ ซึ่งรายละเอียดที่สำคัญจะมีหลายประการด้วยกัน เช่น ค่าพิทักสูงสุดต่าง ๆ, ลักษณะสมบัติทางไฟฟ้า และรวมไปถึงลักษณะสมบัติทางค่านสวิทชิง เป็นต้น

2.2.1 ค่าพิทักสูงสุด

ในคู่มือไอซีทุกเบอร์จะต้องมีการวางแสดงค่าพิทักสูงสุด (maximum rating) ของไอซีให้ไว้เสมอ ซึ่งในการใช้งานของไอซีเพื่อให้ปลอดภัยจะต้องใช้งานไม่ให้ได้รับค่าต่าง ๆ มากเกินพิทักที่กำหนดไว้ จากตารางในรูป 2.9 จะเป็นตัวอย่างแสดงพิทักสูงสุดของไอซีซีมอสเบอร์หนึ่ง และเป็นของบริษัทหนึ่งเท่านั้น

หัวข้อ	สัญลักษณ์	ค่า	หน่วย
แหล่งจ่ายไฟตรง	V_{DD}	-0.5 ถึง +18	V_{dc}
แรงดันขาเข้า	V_{in}	-0.5 ถึง $V_{DD} + 0.5$	V_{dc}
กระแสสูงสุด	I_L	-10	mA_{dc}
อุณหภูมิใช้งาน*	T_A	-55 ถึง +125	$^{\circ}C$
อุณหภูมิเก็บรักษา*	T_{stg}	-40 ถึง +85	$^{\circ}C$

ช่วงแรงดันที่แนะนำ

แรงดันแหล่งจ่ายไฟ	V_{DD}	+3.0 ถึง +15	V_{dc}
-------------------	----------	--------------	----------

*ตัวถัง AL และ CL เป็นแบบเซรามิก CP เป็นแบบพลาสติก (จากคู่มือของโมโตโรลา)

รูป 2.9 ตารางแสดงพิทักสูงสุดจากคู่มือของบริษัทโมโตโรลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ดูแลเห็นว่าไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกร้นำไปใช้

2.2.1.1 แหล่งจ่ายไฟตรง

แหล่งจ่ายไฟตรง (DC supply voltage) ที่ป้อนระหว่างขา V_{DD} และขา V_{GQ} นั้น จะต้องมีความอยู่ในระหว่างพิสัยที่กำหนดให้ จากตารางรูป 2.9 จะเห็นว่า แหล่งจ่ายไฟตรงไม่ควรสูงเกิน 18 โวลต์ นอกจากนั้นถ้ามีการป้อนแรงดันเกินขีด ก็ไม่ควรป้อนแรงดันเข้าขั้วแหล่งจ่ายไฟต่ำกว่า -0.5 โวลต์ ค่าแรงดันแหล่งจ่ายไฟที่บริษัทแนะนำจะอยู่ในช่วง $+ 3.0$ โวลต์ ถึง $+15.0$ โวลต์เท่านั้น ตามตารางรูป 2.10

หัวข้อ	สัญลักษณ์	พิสัย	หน่วย
อุณหภูมิเก็บรักษา	T_{stg}	$-55 \sim 125$	$^{\circ}C$
อุณหภูมิใช้งาน	T_{opr}	$-30 \sim 85$	$^{\circ}C$
อุณหภูมิที่ขาและเวลา*	T_{solder}	$260^{\circ}C \cdot 10 S$	
พลังงานสูญเสีย	P_D	300	mW
แรงดันแหล่งจ่ายไฟ	V_{DD}	$0 \sim 18$	V
แรงดันขาเข้า	V_{in}	$-0.3 \leq V_{in} \leq V_{DD} + 0.3$	V
แรงดันขาออก	V_{OUT}	$0 \leq V_{OUT} \leq V_{DD}$	V

*วัดจากตัวถัง 1.6 ± 0.1 มม. (จากคู่มือของโตชิบา)

รูป 2.10 ตารางแสดงพิสัยสูงสุดจากคู่มือของบริษัทโตชิบา

2.2.1.2 แรงดันขาเข้าที่ขาทาง ๆ

แรงดันขาเข้า เป็นค่าแรงดันสูงสุดและต่ำสุดที่จะป้อนเข้าขาอินพุตขาใดขาหนึ่งของไอซี โดยระดับแรงดันต้องอยู่ในช่วงที่กำหนดคือไม่เกิน $V_{DD} + 0.5$ โวลต์ และไม่ต่ำกว่า -0.5 โวลต์ เช่น ใช้ $V_{DD} = 12$ โวลต์ ก็ไม่ควรป้อนแรงดันเกิน 12.5 โวลต์ หรือต่ำกว่า -0.5 โวลต์ เป็นต้น

2.2.1.3 กระแสสูงสุด

ค่ากระแสสูงสุดนี้เป็นค่ากระแสที่จ่ายเข้าหรือจ่ายออกตลอดเวลาจากขาของไอซีต้องไม่เกิน 10 มิลลิแอมป์ ค่านี้ไม่ได้หมายถึงการจ่ายกระแสขนาดนี้ที่ทุก ๆ ขาของไอซีในเวลาเดียวกัน แต่เป็นค่าที่บอกเฉพาะขาใดขาหนึ่งเท่านั้น ซึ่งจะรวมขาแหล่งจ่ายไฟอยู่ด้วย ปกติค่ากระแสสูงสุดนี้จะสูงขึ้นถ้าเป็นไอซีที่เป็นตัวขับ (driver) หรือไอซีเป็นบัฟเฟอร์ (buffer)

2.2.1.4 อุณหภูมิใช้งานและอุณหภูมิเก็บรักษา

ในขณะใช้งานไอซี ไม่ควรใช้งานในบริเวณที่ร้อนผิดปกติ ไอซีจะแบ่งเป็น 2 เกรด สำหรับใช้งานในช่วงอุณหภูมิที่แตกต่างกัน เช่น เกรด AL จะใช้งานได้ในช่วงอุณหภูมิ $-55^{\circ}C$ ถึง $+125^{\circ}C$ ส่วนเกรด CL/CP ซึ่งตัวถังเป็นพลาสติก จะใช้งานได้ในช่วงอุณหภูมิ $-40^{\circ}C$ ถึง $+85^{\circ}C$ ไอซีที่มีอสจะมีช่วงอุณหภูมิใช้งานได้กว้างและสูงกว่าไอซีแบบที่ทีแอล (TTL)

ส่วนอุณหภูมิการเก็บรักษานั้นหมายถึง อุณหภูมิที่ใช้ในการเก็บไอซีขณะที่ยังไม่ได้นำมาต่อวงจรซึ่งก็ไม่ควรเก็บไว้ในที่ที่มีอุณหภูมิสูงเกินไป ช่วงอุณหภูมิการเก็บรักษาเมื่อดูจากตารางจะมีค่า $-65^{\circ}C$ ถึง $+150^{\circ}C$

2.2.1.5 ช่วงแรงดันใช้งานที่แนะนำ

นอกจากบริษัทผู้ผลิตจะกำหนดพิคสูงสุดให้แล้วก็ตาม แต่เพื่อให้ใช้งานไอซีได้อย่างปลอดภัยจึงแนะนำช่วงแรงดันที่เหมาะสมสำหรับการใช้งานมาให้จากตาราง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.10 จะเห็นว่าเป็นการวางแสดงพิกัดสูงสุดเหมือนตารางรูป 2.9 แต่เป็นของอีกบริษัทหนึ่ง ดังนั้น วิธีการเขียน การตั้งชื่อ และสัญลักษณ์จึงแตกต่างกันไป เช่น อุณหภูมิใช้งานก็เปลี่ยนจาก T_A เป็น T_{opr} เป็นต้น

อุณหภูมิที่ขาและเวลา (lead temperature time) หมายถึง อุณหภูมิในขณะบัดกรีที่ขาไอซีนั้น ถ้าไม่เกิน $260^{\circ}C$ สามารถบัดกรีได้นาน 10 วินาที โดยไม่เป็นอันตรายต่อไอซี พลังงานสูญเสียหรือ PD (Power Dissipation) จะมีความหมายคล้ายคลึงกับกระแสสูงสุดในตารางรูป 2.9 คือ ผลคูณของแรงดันแหล่งจ่ายไฟกับกระแสที่จ่ายให้ไอซีจะต้องไม่เกิน 300 มิลลิวัตต์

แรงดันแหล่งจ่ายไฟ V_{DD} มีความหมายเหมือนในตารางรูป 2.9 สำหรับแรงดันสัญญาณเข้า V_{in} นั้นมีค่า ± 0.3 โวลต์ ซึ่งต่ำกว่าในตารางรูป 2.9 เล็กน้อย และแรงดันขาออก V_O นั้น จะไม่เกินค่าแรงดันแหล่งจ่ายไฟ

2.2.2 ลักษณะสมบัติทางไฟฟ้า

ลักษณะสมบัติของขาอินพุตและขาเอาต์พุตของไอซีสามารถดูได้จาก ตารางรูป 2.11 ซึ่งเป็นตัวอย่างลักษณะสมบัติของไอซีที่มีขอสั่วไป

ลักษณะสมบัติ	Characteristic	Symbol	V _{DD} V _{OL}	25°C			Unit		
				Min	Typ	Max			
แรงดันเอาต์พุต	Output Voltage "0" Level (V _{in} = V _{DD} or 0)	V _{OL}	5.0	-	0	0.05	V _{DD}		
			10	-	0	0.05			
			15	-	0	0.05			
เงื่อนไขแรงดันขาเข้า	V _{in} = 0 or V _{DD} "1" Level	V _{OH}	5.0	4.95	5.0	-	V _{DD}		
			10	9.95	10	-			
			15	14.95	15	-			
แรงดันอินพุต	Input Voltage "0" Level (V _{in} = 4.5 or 0.5 V _{DD}) (V _{in} = 9.0 or 1.0 V _{DD}) (V _{in} = 13.5 or 1.5 V _{DD})	V _{in}	5.0	-	2.25	1.5	V _{DD}		
			10	-	4.50	3.0			
			15	-	6.75	4.0			
		เงื่อนไขแรงดันเอาต์พุต	"1" Level (V _{in} = 0.5 or 4.5 V _{DD}) (V _{in} = 1.0 or 9.0 V _{DD}) (V _{in} = 1.5 or 13.5 V _{DD})	V _{in}	5.0	3.5	2.75	-	V _{DD}
					10	7.0	5.50	-	
					15	11.0	8.25	-	
กระแสเอาต์พุต (กรณีตัวถังแบบ AL)	Output Drive Current (AL Device) (กรณีตัวถังแบบ AL) Source (V _{in} = 2.5 V _{DD}) (V _{in} = 4.6 V _{DD}) (V _{in} = 9.5 V _{DD}) (V _{in} = 13.5 V _{DD})	I _{OH}	5.0	-2.4	-4.2	-	mA _{DD}		
			5.0	-0.51	-0.88	-			
			10	-1.3	-2.25	-			
		เงื่อนไขแรงดันเอาต์พุต	Sink (V _{in} = 0.4 V _{DD}) (V _{in} = 0.5 V _{DD}) (V _{in} = 1.5 V _{DD})	I _{OL}	5.0	0.51	0.88	-	mA _{DD}
					10	1.3	2.25	-	
					15	3.3	8.8	-	
กระแสเอาต์พุต (กรณีตัวถังแบบ CLCP)	Output Drive Current (CL/CP Device) (กรณีตัวถังแบบ CLCP) Source (V _{in} = 2.5 V _{DD}) (V _{in} = 4.6 V _{DD}) (V _{in} = 9.5 V _{DD}) (V _{in} = 13.5 V _{DD})	I _{OH}	5.0	-2.1	-4.2	-	mA _{DD}		
			5.0	-0.44	-0.88	-			
			10	-1.1	-2.25	-			
		เงื่อนไขแรงดันเอาต์พุต	Sink (V _{in} = 0.4 V _{DD}) (V _{in} = 0.5 V _{DD}) (V _{in} = 1.5 V _{DD})	I _{OL}	5.0	0.44	0.88	-	mA _{DD}
					10	1.1	2.25	-	
					15	3.0	8.8	-	
กระแสอินพุต	Input Current (AL Device)	I _{in}	15	-	±0.008	±0.1	μA _{DD}		
	Input Current (CL/CP Device)	I _{in}	15	-	±0.008	±0.3	μA _{DD}		
ค่าประจุขาเข้า	Input Capacitance (V _{in} = 0)	C _{in}	-	-	5.0	7.5	pF		
กระแสที่ใช้ขณะไม่ทำงาน	Quiescent Current (AL Device) (Per Package)	I _{DD}	5.0	-	0.0005	0.25	μA _{DD}		
			10	-	0.0010	0.50			
			15	-	0.0015	1.00			
กระแสที่ใช้ทั้งหมด	Total Supply Current (Dynamic plus Quiescent... per Gate, C _i = 50pF)	I _T	5.0	I _{DD} (0.3μA) + I _{DD} (1.0μA)/N	-	-	μA _{DD}		
			10	I _{DD} (0.6μA) + I _{DD} (1.0μA)/N	-	-			
			15	I _{DD} (0.9μA) + I _{DD} (1.0μA)/N	-	-			

(จากคู่มือของไมโครโอส)

รูป 2.11 ตารางแสดงลักษณะสมบัติทางไฟฟ้าของไอซีซีเอ็มเอส

2.2.2.1 รัศมีกับแรงดันขาออก (V_{OL} และ V_{OH})

เมื่อรัศมีสัญญาณขาออกเป็นลอจิก 0 จะเรียกระศมีกับแรงดันนี้ว่า V_{OL} และเมื่อรัศมีสัญญาณขาออกเป็นลอจิก 1 จะเรียกระศมีกับแรงดันนี้ว่า V_{OH} โดยเงื่อนไขของแรงดันขาเข้า V_{in} ในขณะนั้นอาจจะเป็น V_{DD} หรือ 0 โวลต์ แล้วแต่ว่าเป็นเกทอะไร ค่า V_{OL} และ V_{OH} ยังขึ้นอยู่กับแรงดันแหล่งจ่ายไฟ V_{DD} ด้วย เช่น จากตารางรูป 2.11 ถ้า V_{DD} = 5 โวลต์ V_{OL} จะมีค่าต่ำกว่า 0.05 โวลต์ และ V_{OH} จะมีค่าสูงกว่า 4.95 โวลต์ การอ่านตารางที่จุดนี้จะต้องเข้าใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างหนึ่งก็คือ เงื่อนไข $V_{in} = V_{DD}$ หรือ 0 โวลต์ แสดงว่าในขณะนั้นสัญญาณถูกป้อนเข้ามาอย่างเต็มที่ ถ้าเราป้อน $V_{in} = 4$ โวลต์ ซึ่งก็หมายถึงลอจิก 1 เหมือนกัน แต่อาจจะไม่ได้ V_{OL} ต่ำกว่า 0.05 โวลต์ และ V_{OH} สูงกว่า 4.95 โวลต์ก็ได้

2.2.2.2 ระดับแรงดันสัญญาณเข้า (V_{IL} และ V_{IH})

ระดับแรงดันที่ไอซียอมรับว่าเป็นสัญญาณลอจิก 0 เรียกว่า V_{IL} และระดับแรงดันของสัญญาณลอจิก 1 เรียกว่า V_{IH} จากตารางรูป 2.11 จะแสดงค่าระดับแรงดันอินพุตที่จะทำให้เอาต์พุตเป็นลอจิก 0 หรือลอจิก 1 ตามชนิดของเกต ตัวอย่างเช่น NAND GATE ใช้ $V_{DD} = 5$ โวลต์ เพื่อให้ได้เอาต์พุตเป็นลอจิก 1 ซึ่งมีระดับแรงดัน 4.5 โวลต์ จะต้องป้อนสัญญาณลอจิก 0 ซึ่งมีระดับแรงดันสูงสุดไม่เกิน 1.5 โวลต์ หรือค่าทั่วไปไม่เกิน 2.25 โวลต์ และเพื่อให้เอาต์พุตของเกตเป็นลอจิก 0 ซึ่งมีระดับ 0.5 โวลต์ จะต้องป้อนสัญญาณลอจิก 1 เข้าทางอินพุตโดยสัญญาณลอจิก 1 จะต้องมียกระดับแรงดันสูงกว่า 3.5 โวลต์ หรืออย่างน้อยต้องสูงกว่าค่าทั่วไป 2.75 โวลต์ จากตารางนี้ถ้าเราใช้ค่าทั่วไปแสดงว่าซีมอสสามารถทำงานกับระดับแรงดันของสัญญาณลอจิก 0 เท่ากับ 0 ถึง 2.25 โวลต์ และระดับแรงดันลอจิก 1 เท่ากับ 2.75 ถึง 5 โวลต์ แสดงว่า ซีมอสเป็นไอซีที่สามารถใช้งานในระบับแรงดันที่กว้างมาก

2.2.2.3 กระแสขาออก (I_{OH} และ I_{OL})

จากตารางรูป 2.11 ได้แยกตารางระหว่างตัวดึงแบบ AL และแบบ CL/CP ออกจากกัน เพราะตัวดึงทั้งสองแบบนี้มีการระบายความร้อนที่แตกต่างกัน จึงมีตัวเลขแตกต่างกันเล็กน้อย โดยในที่นี้จะขอล่าวเฉพาะตัวดึงแบบ AL เท่านั้น

เมื่อเอาต์พุตให้สัญญาณออกเป็นลอจิก 1 จะมีกระแสจ่ายออกเรียกว่า I_{OH} (source current) และถ้าสัญญาณออกเป็นลอจิก 0 ก็จะมีกระแสเข้ามา เรียกว่า I_{OL} (sink current) ทิศทางของกระแสทั้งสองนี้จะตรงข้ามกัน จากตารางจะเห็นว่ากระแสจ่ายออกจะมีค่าเป็นลบ

กรณีที่ $V_{DD} = 5$ โวลต์ เมื่อเอาต์พุตมีลอจิกเป็น 1 แรงดัน V_{OH} จะมีขนาดลดลง ถ้าจ่าย I_{OH} ออกไปมาก ๆ จากตารางรูป 2.11 ใ้ข้อมูลกระแส I_{OH} ที่ $V_{OH} = 2.5$ โวลต์ และ 4.6 โวลต์ คั้งนั้น สรุปได้ว่า ถ้ายอมให้ V_{OH} ลดค่าเหลือ 2.5 โวลต์ ก็สามารถจ่ายกระแสจากขาเอาต์พุตออกไปได้ อย่างน้อย 2.4 มิลลิแอมป์ หรือค่าเฉลี่ย 4.2 มิลลิแอมป์ ถ้าให้ V_{OH} ตกลงเล็กน้อย เหลือ 4.6 โวลต์ ก็สามารถจ่ายกระแสได้ 0.51 มิลลิแอมป์ หรือค่าเฉลี่ย 0.88 มิลลิแอมป์

สำหรับกระแสไหลเข้า I_{OL} นั้น ยิ่งมีขนาดใหญ่ขึ้นจะทำให้ V_{OL} สูงขึ้น ปกติ V_{OL} จะมีค่าประมาณ 0 โวลต์ ถ้ารับกระแส I_{OL} เข้ามา V_{OL} จะสูงขึ้น จากตารางถ้าให้ $V_{OL} = 0.4$ โวลต์ จะสามารถรับกระแสได้อย่างน้อย 0.51 มิลลิแอมป์ หรือค่าเฉลี่ย 0.88 มิลลิแอมป์ จะเห็นว่ากระแสไหลเข้ามีค่าใกล้เคียงกับกระแสจ่ายออกที่ทำให้ $V_{OH} = 4.6$ โวลต์ ระดับแรงดันที่เปลี่ยนแปลงไป 0.4 โวลต์ เทียบกับแสดงว่า ไอซีซีมีคุณสมบัติทางค่านกระแสเข้าและออกสมมาตรกัน

2.2.2.4 กระแสอินพุต (I_{in})

จากตารางรูป 2.11 จะเห็นว่ากระแสเกือบจะไม่ไหลเข้าเกตซีมอสเลย เมื่อ $V_{DD} = 15$ โวลต์ มีกระแสไหลเข้าสูงสุดเพียง 0.3 ไมโครแอมป์ หรือค่าเฉลี่ยเพียง 10 พิโคแอมป์เท่านั้น

2.2.2.5 ค่าเก็บประจุขาเข้า (C_{in})

ที่ระหว่างขาอินพุตกับกราวด์จะมีค่าเก็บประจุอยู่ ซึ่งเป็นคุณสมบัติของเกตซีมอสเอง เมื่อต่อเกตขานานกันหลายตัวค่าเก็บประจุนี้จะเพิ่มขึ้นเหมือนการต่อตัวเก็บประจุนานกันจะมีผลทำให้ความเร็วในการส่งผ่านสัญญาณช้าลงไป ค่าเก็บประจุของขาเข้าของเกตซีมอสจะมีค่า 5 พิโคฟารัดต่อขาเข้าหนึ่งขา

2.2.2.6 กระแสที่ไหลขณะไม่ทำงาน (I_{DD}) และกระแสที่ไหลทั้ง-

หมด (I_T)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และเนื้อหาบางส่วนอาจไม่ได้อิงตามข้อกำหนดการใช้งานของโปรแกรมคอมพิวเตอร์
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จ่ายไฟ V_{DD} มาที่ไอซีเรียกว่า I_{DD} , ปกติมีค่าสูงสุดไม่เกิน 4 ไมโครแอมป์ ซึ่งเป็นค่าน้อยมาก แสดงว่าไอซีซึ่มอสกินไฟฟ้า แต่ถ้าป้อนสัญญาณพัลส์ (pulse signal) เข้าที่เกทของซึ่มอส ซึ่งจะทำให้อินพุตและเอาต์พุตเริ่มการสวิทชิง ขณะนี้ซึ่มอสจะกินไฟมากขึ้น กระแสที่ใช้นั้นนอกจาก I_{DD} แล้วยังขึ้นกับความถี่ของการสวิทชิงด้วย จากตารางจะเห็นว่า เมื่อ $V_{DD} = 5$ โวลต์ และป้อนพัลส์ความถี่ 1 กิโลเฮิรตซ์ เข้าไป จะทำให้เกทซึ่มอสแต่ละชุดกินกระแสถึง 0.3 ไมโครแอมป์ และจะเพิ่มขึ้นเรื่อย ๆ ถ้าความถี่สูงขึ้น ตามสูตรดังนี้

$$I_T = 0.3 \mu A \times f \text{ (kHz)} + I_{DD}/N$$

ค่า I_T นี้จะเป็นกระแสที่ใช้ในขณะสวิทชิงของแต่ละเกท ($N =$ จำนวนเกท) เช่น ความถี่ 1 เมกะเฮิรตซ์ แต่ละเกทจะกินกระแสถึง 0.3 มิลลิแอมป์ ซึ่งมีค่าใกล้เคียงกับไอซีทีทีแอล ชนิด 74 LS xx ที่อยู่ในตระกูล LOW POWER SCHOTTKY TTL


2.2.3 ลักษณะสมบัติทางค่านสวิทชิง

ขณะที่สัญญาณพัลส์ถูกป้อนเข้าในวงจรคิซิทอนั้น ไอซีต่าง ๆ จะให้สัญญาณที่มีระดับลอจิก 0 และ 1 สลับกัน ซึ่งการทำงานเช่นนี้จะเรียกว่า การสวิทชิง (switching) ถ้าความถี่ของสัญญาณพัลส์ค่าจะไม่ค่อยมีผลกับช่วงเวลาขาขึ้น (rise time) และช่วงเวลาขาลง (fall time) ซึ่งจะทำให้การถ่ายเทของสัญญาณพัลส์ช้าลง แต่ที่ความถี่สูงจะเกิดปัญหาเรื่องนี้ขึ้น ดังนั้น จึงควรทำความเข้าใจกับลักษณะสมบัติทางค่านสวิทชิงของไอซีเหล่านี้ ซึ่งจะนำไปใช้กับวงจรที่ใช้พัลส์ความถี่สูง เช่น วงจรการเขียน และการอ่านข้อมูลจากหน่วยความจำ เป็นต้น

ลักษณะสมบัติทางค่านสวิทชิงจะขึ้นอยู่กับวิธีการในการวัด โดยจะต้องรู้ว่าผู้ผลิตมีวิธีการทดสอบเช่นไร ปกติในคู่มือจะให้งจรทดสอบมาด้วย จากตารางรูป 2.12 จะเป็นตัวอย่างลักษณะสมบัติทางค่านสวิทชิง และรูป 2.13 เป็นรูปวงจรถ่ายในการวัด

ลักษณะสมบัติ	สัญลักษณ์	V _{DD} V _{DC}	Min	All Types Typ	Max	หน่วย
เวลาขาขึ้น	t _r	5.0 10 15		100 50 40	200 100 80	ns
เวลาขาลง	t _f	5.0 10 15		100 50 40	200 100 80	ns
เวลาความหน่วงในการถ่ายตลสัญญาณ กรณีของ MC14001B, MC14011B	t _{PLH} , t _{PHL}	5.0 10 15		125 50 40	250 100 80	ns
t _{PLH} , t _{PHL} = (0.90ns/pF) C _L + 80ns						
t _{PLH} , t _{PHL} = (0.36ns/pF) C _L + 32ns						
t _{PLH} , t _{PHL} = (0.26ns/pF) C _L + 27ns						
เกตที่มี 2,3,4 อินพุต						
t _{PLH} , t _{PHL} = (0.90ns/pF) C _L + 115ns		5.0		160	320	
t _{PLH} , t _{PHL} = (0.36ns/pF) C _L + 47ns		10		65	130	
t _{PLH} , t _{PHL} = (0.26ns/pF) C _L + 37ns		15		50	100	
กรณี 8 อินพุต						
t _{PLH} , t _{PHL} = (0.90ns/pF) C _L + 115ns		5.0		200	400	
t _{PLH} , t _{PHL} = (0.36ns/pF) C _L + 62ns		10		80	160	
t _{PLH} , t _{PHL} = (0.26ns/pF) C _L + 47ns		15		60	120	

รูป 2.12 ตารางแสดงลักษณะสมบัติทางก้านสวิทชิงของไอซีซีมอส



รูป 2.13 วงจรที่ใช้วัด และนิยามของลักษณะสมบัติทางก้านสวิตซิ่ง

ในรูป 2.13 จะมีรูปที่แสดงความหมายของช่วงเวลา t_r , t_f , t_{PLH} และ t_{PLL} ของสัญญาณพัลส์เอาต์พุตรวมอยู่ด้วย โดยสัญญาณอินพุตจะเป็นพัลส์ที่มีเวลาขาขึ้น (t_r) และเวลาขาลง (t_f) เท่ากับ 20 นาโนวินาที

2.2.3.1 เวลาขาขึ้น

เมื่อป้อนพัลส์ที่ทำให้สัญญาณเอาต์พุตเปลี่ยนจาก 0 โวลต์ เป็น V_{DD} นั้น ช่วงเวลาที่ใช้จาก 10 เปอร์เซ็นต์ของ V_{DD} จนถึง 90 เปอร์เซ็นต์ของ V_{DD} เราเรียกว่า เวลาขาขึ้น จากตารางรูป 2.12 จะเห็นว่า ถ้าป้อนพัลส์ที่มีเวลาขาขึ้น 20 นาโนวินาที ผ่านเกทซีมอสจะได้สัญญาณพัลส์เอาต์พุตที่มี t_r ค่าสุดกึ่งแต่ 40 นาโนวินาที จนกระทั่งถึงสูงสุด 200 นาโนวินาที แสดงว่าไอซีซีมอสทำงานได้ไม่เร็วนัก

2.2.3.2 เวลาขาลง

เวลาขาลงจะมีความหมายตรงข้ามกับเวลาขาขึ้น ซึ่งเป็นกรณีที่พัลส์เปลี่ยนจาก V_{DD} มาเป็น 0 โวลต์ เวลาที่ใช้ในการเปลี่ยนแรงดันจาก 90 เปอร์เซ็นต์ของ V_{DD} มาเป็น 10 เปอร์เซ็นต์ของ V_{DD} จะใช้เวลา t_f จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางจะเห็นว่า t_f มีค่าใกล้เคียงกับ t_r

2.2.3.3 เวลาหน่วงในการถ่ายทกสัญญาณ

จากรูป 2.13 จะเห็นว่าเวลาหน่วงสัญญาณมี 2 ค่า คือ t_{PLH} กับ t_{PHL} โดย t_{PLH} คือเวลาหน่วงทางก้านขาขึ้นของพัลส์เอาต์พุต โดยวัดจากจุดกึ่งกลางของพัลส์ขาเข้าถึงพัลส์ขาออก (50 เปอร์เซ็นต์ของ V_{DD}) ส่วน t_{PHL} คือเวลาหน่วงทางก้านขาลงของพัลส์เอาต์พุต โดยวัดที่จุดกึ่งกลางเช่นเดียวกัน จากตารางจะเห็นว่าค่าทั้งสองมีค่าเท่ากัน แต่เวลาหน่วงจะขึ้นอยู่กับแรงดันแหล่งจ่ายไฟ และจำนวนอินพุตของเกท ถ้าแหล่งจ่ายไฟยิ่งต่ำจะทำให้เวลาหน่วงยังมีค่ามากขึ้น และถ้าจำนวนอินพุตมากขึ้น เวลาหน่วงก็จะมากขึ้นตามด้วย

2.3 การอินเทอร์เฟซ

การอินเทอร์เฟซ (interface) หมายถึงการเชื่อมต่อกันระหว่าง 2 สิ่งที่มีคุณสมบัติแตกต่างกัน เราใช้คำนี้ในวงจรถิจรคอลลเมื่อเราหมายถึงวงจรหรือวิธีการในการต่อเชื่อมวงจรสองชนิดที่มีคุณสมบัติแตกต่างกันเข้าด้วยกัน ยกตัวอย่างเช่น การต่อไอซีทีทีแอลเข้ากับไอซีซีมอส, การต่อเอาต์พุตของไอซีไปควบคุมมอเตอร์, การอ่านสัญญาณอนาลอก (analog) เพื่อป้อนเข้าวงจรถิจรคอลล เป็นต้น

การอินเทอร์เฟซยังมีความหมายครอบคลุมไปถึงการอินเทอร์เฟซระหว่างคนกับเครื่อง (man machine interface) เช่น การติดต่อกันระหว่างคนกับเครื่องคิดเลข ซึ่งต้องใช้การกดปุ่ม หรือการติดต่อกันระหว่างคนกับเครื่องคอมพิวเตอร์ โดยต้องใช้แป้นพิมพ์และจอภาพ เป็นต้น สำหรับในหัวข้อนี้จะกล่าวถึงการอินเทอร์เฟซระหว่างอุปกรณ์ในวงจรถิจรคอลลซึ่งจะมีรายละเอียดดังต่อไปนี้

2.3.1 การอินเทอร์เฟซระหว่างไอซี

จากรูปที่ 2.14 จะเป็นตารางสรุปคุณสมบัติทางก้านอินพุตและเอาต์พุตของไอซีชนิดทีทีแอล และซีมอส ในสภาวะที่เป็นลอจิก 1 กับลอจิก 0 นั้น แท้จริงแล้ว ไอซีแต่ละชนิดจะมีคุณสมบัติในสภาวะนั้นแตกต่างกัน ยกตัวอย่างเช่น เงื่อนไขแรงดันเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุตที่ทำให้ไอซีรับรู้ว่าเป็นสัญญาณลอจิก 1 หรือลอจิก 0 นั้นแตกต่างกัน ถ้าแรงดันไม่ได้ค่าตามเงื่อนไขที่กำหนดไว้ก็อาจทำให้ไอซีทำงานผิดพลาดได้ นอกจากนี้เมื่อไอซีให้สัญญาณออกทางค่านเอาต์พุตเป็นลอจิก 1 หรือลอจิก 0 นั้น สภาพการจ่ายกระแสออกหรือการรับกระแสเข้าที่เอาต์พุตของไอซีจะเป็นเงื่อนไขที่สำคัญที่จะทำให้ไอซีทำงานถูกต้อง การจ่ายกระแสหรือรับกระแสเข้ามากเกินไปจะทำให้แรงดันทางค่านเอาต์พุตเปลี่ยนไป ทำให้ระดับสัญญาณไม่อยู่ในช่วงพิคคของลอจิก 1 หรือลอจิก 0



		สัญญาณ	ระดับแรงดัน	เงื่อนไขกระแส
อินพุต	TTL	1 0	ต่ำสุด 2 V สูงสุด 0.8	กระแสไหลเข้า สูงสุด 40 μ A กระแสไหลออก สูงสุด 1.6 mA
	CMOS	1 0	$2/3 V_{DD} \sim V_{DD}$ $0 \sim 1/3 V_{DD}$	
เอาต์พุต	TTL	1 0	ต่ำสุด 2.4 V สูงสุด 0.4 V	กระแสจ่ายออก สูงสุด 0.4 mA กระแสรับเข้า สูงสุด 16 mA
	CMOS	1 0	$2/3 V_{DD} \sim V_{DD}$ $0 \sim 1/3 V_{DD}$	กระแสจ่ายออก สูงสุด 0.16-1.2mA* กระแสรับเข้า สูงสุด 0.44-3.0mA*

* กระแสจ่ายออกและรับเข้าสูงสุดของ CMOS จะขึ้นกับแหล่งจ่ายไฟ ค่าในตารางแสดงค่าประกันต่ำสุดเมื่อแหล่งจ่ายไฟมีค่า 5 ถึง 15 โวลต์ (จากคู่มือไอซีของบริษัทไมโครโรลา)

รูป 2.14 ตารางแสดง เงื่อนไขของแรงดันและกระแสของไอซี

2.3.1.1 การต่อไอซีทีทีแอลกับไอซีซีมอส

การอินเทอร์เฟสระหว่างไอซีทีทีแอลกับไอซีซีมอส ที่กล่าวถึงในหัวข้อนี้จะเป็นลักษณะการนำเอาคัพของไอซีทีทีแอลมาต่อเข้ากับอินพุตของไอซีซีมอส โดยในกรณีแรกจะพิจารณาเมื่อไอซีทีทีแอลและไอซีซีมอสใช้แหล่งจ่ายไฟ 5 โวลต์เท่ากัน จากคุณสมบัติของแรงดันและกระแสในตารางรูป 2.14 จะเห็นว่า แรงดันทางค่านเอาต์พุตของไอซีทีทีแอลที่ระดับลอจิก 0 จะมีค่าอยู่ระหว่าง 0 ถึง 0.4 โวลต์ และระดับลอจิก 1 จะมีการระหว่าง 2.4 ถึง 5 โวลต์ ในขณะที่แรงดันทางค่านอินพุตของไอซีซีมอสที่เป็นลอจิก 0 จะต้องมีค่าต่ำกว่า 1.5 โวลต์ และที่ลอจิก 1 จะต้องมีค่าสูงกว่า 3.5 โวลต์ จากเงื่อนไขที่กล่าวมานี้ พอสรุปได้ว่าที่ลอจิก 0 ไอซีทีทีแอลสามารถส่งถ่ายให้ไอซีซีมอสได้โดยไม่ผิดพลาด แต่ที่ลอจิก 1 นั้นระดับสัญญาณของไอซีทีทีแอลที่ให้ออกมาจะต่ำไปเล็กน้อย ดังนั้น เพื่อให้การส่งถ่ายสัญญาณไม่ผิดพลาดจึงจำเป็นต้องยกระดับแรงดันจากเดิม 2.4 โวลต์ ให้สูงขึ้นอีก วิธีการที่นิยมใช้กันมากคือ การต่อตัวต้านทานที่มีค่า 3.3 กิโลโห์ม ระหว่างเอาต์พุตของไอซีทีทีแอลกับแหล่งจ่ายไฟ 5 โวลต์ ดังในรูป 2.15 (ก) การต่อในลักษณะนี้จะทำให้แรงดันเอาต์พุตของไอซีทีทีแอลในสภาวะลอจิก 1 มีค่าใกล้เคียง 5 โวลต์มาก เพราะอินพุตของไอซีซีมอสไม่ต้องการกระแสไหลเข้า ไอซีทีทีแอลจึงไม่ต้องจ่ายกระแสออก ตัวต้านทานที่ค่อนี้เราเรียกว่า ตัวต้านทานดึงขึ้น หรือตัวต้านทานพูลอัพ (pull up resistor) สำหรับที่สภาวะลอจิก 0 จะมีกระแสจ่ายจากแหล่งจ่ายไฟไหลผ่านตัวต้านทานเข้าไปที่เอาต์พุตของไอซีทีทีแอลเป็นกระแสรับเข้า โดยกระแสนี้จะมีค่าประมาณ 1.5 มิลลิแอมป์ ซึ่งประมาณเท่ากับการต่อไอซีทีทีแอลด้วยตัวเอง



รูป 2.15 การอินเทอร์เฟสไอซีทีทีแอลกับไอซีซีเอ็มอส

จากการต่อในลักษณะนี้จะทำให้ไอซีทีทีแอลสามารถต่อกับไอซีซีเอ็มอสได้พร้อมกันหลาย ๆ ตัว โดยจำนวนเกกสูงสุดที่เอาต์พุตสามารถขับได้เราจะเรียกว่าจำนวนแฟนเอาต์ (fan out) กรณีที่ไอซีทีทีแอลขับไอซีซีเอ็มอสแบบนี้ตามทฤษฎีแล้วจำนวนแฟนเอาต์จะมีค่าเป็นอนันต์ (infinity) เพราะเกกซีเอ็มอสไม่ต้องการกระแสไหลเข้าหรือออกที่อินพุตเลย แต่ในความเป็นจริงแล้วเราจะไม่สามารถต่อเกกซีเอ็มอสได้มากกว่า 30 ถึง 50 เกก เพราะมีปัญหาเรื่องตัวเก็บประจุขาเข้าของเกกซีเอ็มอสเอง กังนั้นเมื่อต่อเกกจำนวนมากจะทำให้ค่าเก็บประจุมีค่ามากจนไอซีทีทีแอลไม่สามารถจ่ายกระแสมาชาร์จ (charge) ตัวเก็บประจุเหล่านี้ได้ทัน

ในกรณีที่แหล่งจ่ายไฟของไอซีซีเอ็มอสต่ำกว่า 5 โวลต์นั้นจะใช้วิธีการตามที่แสดงในรูป 2.15 (ข) โดยเพิ่มตัวต้านทาน R_2 เพื่อแบ่งแรงดันเอาต์พุตของไอซีเกกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ที่แวลให้ค่าลง ค่าตัวต้านทาน R_2 นี้ จะต้องเลือกให้พอเหมาะกับความ V_{DD} ของ ไอซีซีโมส

กรณีที่เหมาะสมที่สุดจะเป็นกรณีที่แหล่งจ่ายไฟของไอซีซีโมสสูงกว่า 5 โวลต์ เพราะวงจรซีโมสนิยมใช้ค่าแรงดันระหว่าง 9 ถึง 12 โวลต์ เพื่อให้วงจรมีความต้านทานต่อสัญญาณรบกวนสูงขึ้น ในกรณีเช่นนี้จำเป็นต้องใช้เกทพิเศษคือคั่นกลางระหว่างไอซีทีที่แวลกับไอซีซีโมส โดยเกทที่นิยมใช้กันมากที่สุดคือ เกทที่ที่แวล ชนิดที่มีเอาต์พุตเป็นคอลเลคเตอร์เปิด (open collector) เพราะเกทชนิดนี้จะมีความสามารถในการรับกระแสไหลเข้าได้สูงจึงเรียกกันว่า บัฟเฟอร์ (buffer) หรือตัวขับ (driver) แต่ในกรณีนี้ไม่ได้นำมาใช้ขับกระแส แต่ใช้ในการอินเวอร์ทเพื่อส่งจ่ายระดับแรงดันให้ถูกต้อง เกทแบบคอลเลคเตอร์เปิดนี้จะใช้ไฟ 5 โวลต์ เป็นแหล่งจ่ายไฟเช่นเดียวกับไอซีทีที่แวล แต่ตรงบริเวณเอาต์พุตนั้นเป็นคอลเลคเตอร์ของทรานซิสเตอร์ เมื่อต้องการใช้งานต้องต่อตัวต้านทานพูลอัพกับแหล่งจ่ายไฟจริงจะได้แรงดันสูงค่าตามต้องการ กรณีนี้เราต่อกับแหล่งจ่ายไฟ V_{DD} ซึ่งสูงกว่า V_{CC} เพื่อให้แรงดันเอาต์พุตมีค่า V_{DD} เมื่อเป็นลอจิก 1 และมีค่า 0 โวลต์ เมื่อเป็นลอจิก 0 โดยการต่อวงจรจะแสดงในรูป 2.15 (ค)

2.3.1.2 การต่อไอซีซีโมสกับไอซีทีที่แวล


การต่อเอาต์พุตของไอซีซีโมสเข้ากับไอซีทีที่แวลเมื่อทั้งคู่ใช้แหล่งจ่ายไฟเท่ากันคือ 5 โวลต์ ให้พิจารณาจากตารางรูป 2.14 จะเห็นว่า เอาต์พุตของไอซีซีโมสนั้น ที่ระดับลอจิก 1 จะมีระดับแรงดันสูงกว่า 3.5 โวลต์ และที่ลอจิก 0 จะมีระดับแรงดันต่ำกว่า 1.5 โวลต์ อย่างแน่นอน ในขณะที่ทางค่านอินพุตของไอซีทีที่แวลนั้นระดับสัญญาณต้องสูงกว่า 2 โวลต์ จึงจะถือว่าเป็นลอจิก 1 และต้องต่ำกว่า 0.8 โวลต์ จึงจะถือว่าเป็นลอจิก 0 เมื่อเปรียบเทียบแรงดันกันแล้วที่ลอจิก 1 นั้นไม่มีปัญหา เพราะไอซีซีโมสจะให้สัญญาณที่มีระดับสูงพอ แต่ที่ลอจิก 0 จะเกิดปัญหาเนื่องจากไอซีซีโมสให้แรงดันต่ำกว่า 1.5 โวลต์ ในขณะที่ไอซีทีที่แวลต้องการให้ต่ำกว่า 0.8 โวลต์ นอกจากนั้นปัญหาอีกอย่างก็คือ เมื่อสัญญาณเข้าเป็นลอจิก 0 ไอซีทีที่แวลจะต้องจ่ายกระแสไหลออกไปเข้าเกทไอซีซีโมสสูงถึง 16 มิลลิแอมป์ ในขณะที่ไอซีซีโมสสามารถรับกระแสไหลเข้าได้ประมาณ

0.44 มิลลิแอมป์เท่านั้น

เมื่อเป็นเช่นนี้ไอซีซีมอสจึงไม่สามารถต่อโดยตรงกับไอซีทีทีแอลได้ ซึ่งวิธีการแก้ปัญหาสามารถมีได้หลายวิธีคือ

1. ใช้เกทซีมอสชนิดพิเศษที่มีความสามารถในการรับกระแสไหลเข้าไ้มาก
2. ใช้ทรานซิสเตอร์คั่นกลาง
3. เปลี่ยนไอซีทีทีแอลไปใช้ชนิดที่กินไฟน้อยลง และจ่ายกระแสไหลออกน้อยพอที่ไอซีซีมอสจะรับได้

วิธีที่ 1 เป็นวิธีที่ง่ายที่สุด ไอซีตระกูลซีมอสได้เตรียมเกทชนิดพิเศษที่มีความสามารถในการขับได้สูง เช่น เบอร์ 4049 ที่เป็นอินเวอร์เตอร์ หรือเบอร์ 4050 ที่เป็นบัฟเฟอร์ ซึ่งเกททั้งสองนี้สามารถรับกระแสไหลเข้าสูงสุดได้ระหว่าง 1.25 ถึง 3.75 มิลลิแอมป์ ที่แหล่งจ่ายไฟ 5 โวลต์ ดังนั้น จึงเพียงพอที่จะใช้ต่อกับไอซีทีทีแอลได้โดยตรง การต่อกัวยวิธีนี้จะแสดงในรูป 2.16 สำหรับวิธีที่ 2 ที่ใช้ทรานซิสเตอร์นั้นจะชกกล่าวรวมกับการอินเตอร์เฟสกับอุปกรณ์อื่น ๆ ในหัวข้อหลังจากนี้



รูป 2.16 การอินเตอร์เฟสไอซีซีมอสกับไอซีทีทีแอล

วิธีที่ 3 เป็นวิธีที่นิยมใช้กันพอสมควร โดยไอซีที่ทีแอลนั้นจะมีหลายตระกูล ซึ่งที่ใช้แต่เริ่มแรกจะเรียกว่า เป็นตระกูลมาตรฐาน (standard TTL) หรือทีทีแอลปกติ (normal TTL) และนอกจากนั้นยังมีทีทีแอลตระกูลความเร็วสูง 74 Hxx (high speed TTL), ทีทีแอลตระกูลกินไฟน้อย 74 Lxx (Low power TTL) และตระกูล 74 LSxx (Low power shcotty TTL) ซึ่งไอซีที่ทีแอลตระกูล 74 LSxx นี้ ปัจจุบันนิยมใช้กันอย่างแพร่หลาย เพราะกินไฟน้อยกว่าไอซีที่ทีแอลมาตรฐานถึง 5 เท่า ในขณะที่ความเร็วในการทำงานพอ ๆ กัน และในปัจจุบันราคาก็ต่ำลงมาก ซึ่งเราจะพบไอซีตระกูลนี้ใช้มากในวงจรไมโครคอมพิวเตอร์ จากตารางรูป 2.17 ซึ่งแสดงคุณสมบัติทางด้านอินพุตและเอาต์พุตของไอซีที่ทีแอลตระกูลต่าง ๆ เราจะเห็นว่า คุณสมบัติทางด้านระดับแรงดันจะเหมือนกัน แต่ต่างกันตรงคุณสมบัติทางด้านกระแสทั้งกระแสจ่ายออกที่ลอจิก 1 และกระแสรับเข้าที่ลอจิก 0

สภาวะของขา			TTL มาตรฐาน ตระกูล 74	TTL ตระกูล 74H	TTL ตระกูล 74L	TTL ตระกูล 74LS
แรงดันที่อินพุต	1		2~5 V	2~5 V	2~5 V	2~5 V
	0		0~0.8 V	0~0.8 V	0~0.7 V	0~0.7 V
กระแสที่อินพุต	1	กระแสไหล เข้าสูงสุด	40 μ A	50 μ A	10 μ A	20 μ A
	0	กระแสไหล ออกสูงสุด	1.6 mA	20 mA	0.18 mA	0.36 mA
แรงดันที่เอาต์พุต	1		2.4~5 V	2.4~5 V	2.4~5 V	2.7~5 V
	0		0~0.4 V	0~0.4 V	0~0.3 V	0~0.5 V
กระแสที่เอาต์พุต	1	กระแสจ่าย ออกสูงสุด	0.4 mA	0.5 mA	0.2 mA	0.4 mA
	0	กระแสรับ เข้าสูงสุด	16 mA	20 mA	3.6 mA	8 mA
ความถี่สูงสุดที่ ทำงานได้			30 MHz	50 MHz	3 MHz	30 MHz

รูป 2.17 ตารางแสดงคุณสมบัติทางด้านอินพุตและเอาต์พุตของไอซีที่ทีแอลตระกูลต่าง ๆ



ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางรูป 2.17 จะพบว่า ไอซีทีที่แอลตระกูล 74L และตระกูล 74 LS มีโอกาสที่จะต่อกับไอซีเอ็มเอสได้โดยตรง โดยกระแสไหลออกเมื่อสัญญาณเป็นลอจิก 0 ของไอซีตระกูล 74L จะมีค่าสูงสุดที่ 0.18 มิลลิแอมป์ และ 0.36 มิลลิแอมป์ ที่เป็นกรณีของ 74LS ถึงแม้ว่าค่าจะใกล้เคียงกับกระแสรับเข้าสูงสุดของไอซีเอ็มเอสคือ 0.44 มิลลิแอมป์ แต่เมื่อกระแสไหลเข้ามาเพิ่มขึ้นอีกเล็กน้อย แรงดันที่เอาต์พุตของไอซีเอ็มเอสจะสูงขึ้น แต่ระดับสัญญาณลอจิก 0 ก็ยังไม่สูงเกิน 0.8 โวลต์

2.3.2 การอินเตอร์เฟสสวิทช์กับไอซีจิจิตอล

การต่อสวิทช์เข้ากับวงจรจิจิตอลก็เพื่ออาศัยการปิดเปิดสวิทช์เป็นสัญญาณให้กับวงจรโดยจะต่อหน้าสัมผัสกับอินพุตของเกต โดยมีตัวต้านทานพูลอัพดังแสดงในรูป 2.18 (ก) เมื่อสวิทช์เปิดจะได้สัญญาณลอจิก 1 เป็นอินพุตของเกต และเมื่อสวิทช์ปิดก็จะเกิดการลัดวงจรลงกราวนด์ได้เป็นสัญญาณลอจิก 0 ป้อนเข้าที่อินพุตของเกต

แต่ในบางครั้งการต่อสวิทช์เข้ากับไอซีจะเกิดปัญหาขึ้นมากมาย เพราะในระหว่างที่เรากดหรือโยกสวิทช์นั้น หน้าสัมผัสของสวิทช์จะไม่แตะหรือแยกจากกันอย่างเด็ดขาด จะมีการสั่นของหน้าสัมผัสก่อนการแตะหรือการแยกจากกันเสมอ เราเรียกปรากฏการณ์นี้ว่า แชตเตอริง (chattering) ซึ่งปรากฏการณ์นี้ไอซีจิจิตอลสามารถรับรู้ได้ เพราะมีการทำงานที่เร็วมาก ดังนั้น บางครั้งเรากดปุ่มเพียงครั้งเดียว แต่เสมือนมีสัญญาณพัลส์เข้าไปในวงจรมากมายสำหรับการแก้ปัญหาแชตเตอริงของหน้าสัมผัสนั้นจะใช้วิธีการในรูป 2.18 (ข) และรูป 2.18 (ค)



รูป 2.18 การอินเทอร์เฟซสวิทช์กับไอซีดิจิทัล

จากรูป 2.18 (ข) ในวงจรจะเห็นว่า มีการต่อตัวเก็บประจุคร่อมหน้าสัมผัส และใช้ตัวต้านทานค่า ๆ 33 กิโลโอห์ม ต่ออนุกรมกับหน้าสัมผัสไว้ ทั้งนี้เพื่อให้แรงดันคร่อมหน้าสัมผัสเปลี่ยนแปลงทันทีไม่ได้ โดยในขณะที่เปิดสวิทช์ตัวเก็บประจุจะถูกชาร์จผ่านตัวต้านทาน 33 กิโลโอห์ม ทำให้แรงดันที่อินพุตของเกทคอย ๆ เพิ่มขึ้น แม้จะมีการสั้นของหน้าสัมผัสก็ไม่มีผลต่อแรงดันมากนัก เมื่อปิดสวิทช์ตัวเก็บประจุจะคายประจุผ่านตัวต้านทาน 10 โอห์มไปที่สวิทช์ทันที แม้จะมีการสั้นของหน้าสัมผัสอีกก็ไม่มีผลทำให้แรงดันเปลี่ยนแปลงอีกเช่นเดียวกัน ค่าตัวเก็บประจุและตัวต้านทานสามารถเลือกค่าที่เหมาะสมกับระยะเวลาการสั้นของหน้าสัมผัสได้ โดยถ้ามีค่าที่เพิ่มขึ้นจากที่กำหนดจะทำให้ระยะเวลาการแก้แชนต์เดอริงทำได้ยาวนานขึ้น แต่อย่างไรก็ตามแรงดันที่อินพุตของเกทจะเปลี่ยนแปลงค่อนข้างช้าเพราะผลจากตัวเก็บประจุ ดังนั้น จึงนิยมใช้ไอซีที่เป็นชmitt ทริกเกอร์ (schmitt trigger) ต่อรับสัญญาณเข้าจากสวิทช์ซึ่งจะมีผลทำให้การ เปลี่ยนระดับลอจิกที่เอาต์พุตมีความเร็วเพิ่มขึ้น

สำหรับการอินเทอร์เฟซในรูป 2.18 (ค) จะเป็นวงจรที่นิยมใช้กับสวิตช์ 3 ขั้ว คือ มีขั้วร่วม C, ขั้ว NO และขั้ว NC จากวงจรจะเห็นว่า มีความซับซ้อนมากขึ้นแต่ก็เป็นวิธีการอินเทอร์เฟซที่ปลอดภัยที่สุด โดย NAND GATE ทั้ง 2 ตัวในวงจรจะต่อแบบ RS - FF (RS - Flip Flop) และนำขั้ว NO ต่อเข้ากับขั้วเซต (set) และขั้ว NC ต่อเข้ากับขั้วรีเซต (reset) ของฟลิปฟล็อป สำหรับการทำงานนั้นไม่ว่า RS - FF จะถูกเซตกี่ครั้ง เอาต์พุตก็จะได้ลอจิก 1 เหมือนเดิม และไม่ว่าจะถูกรีเซตกี่ครั้ง เอาต์พุตก็จะเป็นลอจิก 0 เหมือนเดิมเช่นกัน ดังนั้น เมื่อเรากดสวิตช์หน้าสัมผัสจะแยกจากขั้ว NC มาขั้ว NO และที่ขั้ว NO แม้จะมีการสั้นของหน้าสัมผัสสักครั้ง เอาต์พุต Q ก็จะเป็นลอจิก 1 คงที่เสมอ และเมื่อปล่อยการกดสวิตช์หน้าสัมผัสก็จะกลับมาต่อที่ขั้ว NC เช่นเดิม ถึงแม้จะมีการสั้นของหน้าสัมผัสบ้าง แต่เอาต์พุต Q ก็จะไม่เปลี่ยนแปลงเป็นลอจิก 0 ทันทีและคงค่าไว้เช่นนั้น

การต่อเอาต์พุตของไอซีหลาย ๆ ตัวไปเข้าสวิตช์เลือกก็อาจทำให้เกิดปัญหาได้ในบางครั้ง โดยสวิตช์เลือกที่ใช้กันอยู่จะมี 2 แบบคือ แบบแยกก่อนแตะ (break before make) และแบบแตะก่อนแยก (make before break) สำหรับสวิตช์เลือกแบบแยกก่อนแตะจะมีใช้กันมาก โดยขณะบิกดสวิตช์หน้าสัมผัสจะแยกออกก่อนแล้วจึงไปแตะหน้าสัมผัสขั้วใหม่ ซึ่งสวิตช์แบบนี้จะไม่ทำให้เกิดปัญหา แต่สำหรับสวิตช์เลือกแบบแตะก่อนแยกนั้น ขณะที่หน้าสัมผัสเคลื่อนที่ไปอีกขั้วหนึ่ง หน้าสัมผัสจะยังคงแตะกับขั้วเดิมอยู่ชั่วขณะหนึ่งซึ่งจะทำให้เกิดการลัดวงจรของไอซีขึ้น แม้จะเป็นช่วงเวลาสั้น ๆ แต่ถ้าบิกดสวิตช์บ่อยก็จะทำให้ไอซีเสียหายได้ ดังนั้น สวิตช์แบบนี้จึงไม่ควรใช้กับเอาต์พุตของไอซีดิจิทัล

2.3.3 การอินเทอร์เฟซโดยใช้ทรานซิสเตอร์


การใช้ทรานซิสเตอร์เป็นตัวอินเทอร์เฟซในวงจรดิจิทัลนั้นจะใช้กันอย่างแพร่หลายมาก เพราะให้ผลดีหลายประการ เช่น

1. ใช้ในการอินเทอร์เฟซวงจรที่มีระดับแรงดันของสัญญาณแตกต่างกันได้ง่าย
2. ทรานซิสเตอร์สามารถใช้ขยายกระแสได้จึงทำให้เพิ่มความสามารถ

3. การอินเทอร์เฟซกับวงจรมัลติเพล็กซ์

ตัวอย่างการใช้ทรานซิสเตอร์ในการอินเทอร์เฟซกับวงจรมัลติเพล็กซ์จะแสดง

ในรูป 2.19



รูป 2.19 การอินเทอร์เฟซเพชโดยใช้ทรานซิสเตอร์

ในรูป 2.19 (ก) เป็นการนำทรานซิสเตอร์เป็นอินเวอร์เตอร์โดย

อินเทอร์เฟซระหว่างวงจรมัลติเพล็กซ์ที่มีระดับแรงดันของสัญญาณที่แตกต่างกัน เมื่อเอาต์พุตของอินเวอร์เตอร์เป็นลอจิก 1 จะจ่ายกระแสเข้าที่ขาเบส (base) ของทรานซิสเตอร์ กระแสนี้จะต้องมีขนาดมากพอที่จะทำให้ทรานซิสเตอร์อิ่มตัว และทำให้มีกระแสที่คอลเลกเตอร์ไหล

โดยมีแรงดันที่คอลเลกเตอร์ประมาณ 0 โวลต์ ดังนั้น ก็จะได้สัญญาณที่เอาต์พุตเป็นลอจิก 0

เมื่อเอาต์พุตของอินเวอร์เตอร์เป็นลอจิก 0 ก็จะไม่มีการไหลเข้าขาเบสของทรานซิสเตอร์ ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานซิสเตอร์จะหยุดทำงาน ทำให้แรงดันที่คอลเลกเตอร์สูงเท่าแรงดันแหล่งจ่ายไฟจึงให้เอาต์พุตเป็นลอจิก 1

เมื่อทรานซิสเตอร์อิมิตัวจะสามารถรับกระแสเข้าได้ไม่มากกว่า 30 มิลลิแอมป์ จึงสามารถต่อกับไอซีทีทีแอลได้หลายตัว เมื่อทรานซิสเตอร์คัทออฟ (cut off) จะมีกระแสจ่ายจากแหล่งจ่ายไฟผ่านตัวต้านทานไปเข้าขาอินพุตของไอซีเป็นกระแสจ่ายออกได้ ถ้าเปลี่ยนตัวต้านทานเป็น 1 กิโลโอห์ม จะสามารถจ่ายให้ไอซีทีทีแอลได้ถึง 2.5 มิลลิแอมป์ และจ่ายให้ไอซีซีมอสได้ถึง 1.5 มิลลิแอมป์ โดยระดับแรงดันของสัญญาณยังอยู่ในช่วงที่กำหนด

รูป 2.19 (ข) เป็นการใช้ทรานซิสเตอร์ขับรีเลย์ (relay) ไฟตรงขนาดเล็ก เมื่อเอาต์พุตของไอซีเป็นลอจิก 1 ทรานซิสเตอร์จะทำให้รีเลย์ทำงาน ถ้าเอาต์พุตเป็นลอจิก 0 รีเลย์จะหยุดทำงาน สำหรับไดโอด (diode) ที่ต่อคร่อมรีเลย์มีไว้เพื่อลัดวงจรแรงดันไฟกระชาก (spike voltage) ที่เกิดขึ้นจากขดลวดของรีเลย์เมื่อหยุดทำงาน เพื่อป้องกันมิให้ทรานซิสเตอร์เสียหาย


รูป 2.19 (ค) เป็นการใช้ทรานซิสเตอร์ 2 ตัว ต่อในลักษณะคาร์ลิงตัน (darlington) เพื่อให้ขับโหลด (load) ที่ใช้กระแสมากรๆ หรือจะใช้ทรานซิสเตอร์ตัวเดียวที่ภายในคือเป็นแบบคาร์ลิงตันก็ได้ สำหรับโหลดที่ใช้ขับได้แก่ หลอดไฟ, มอเตอร์ไฟตรง, รีเลย์ไฟตรงขนาดใหญ่ เป็นต้น ส่วนค่าอุปกรณ์ที่กำหนดไว้ในวงจรสามารถขับโหลดได้สูงถึง 1 แอมแปร์

รูป 2.19 (ง) เป็นการใช้ทรานซิสเตอร์ชนิด PNP ขับการทำงานของรีเลย์ โดยรีเลย์จะทำงานเมื่อเอาต์พุตของไอซีเป็นลอจิก 0. โดยจะมีกระแสไหลจากแหล่งจ่ายไฟผ่านอิมิตเตอร์ (emitter), เบส และตัวต้านทานเข้าไปในไอซี กระแสนี้จะถูกขยายเป็นกระแสที่ใช้ขับรีเลย์ที่คอลเลกเตอร์ของทรานซิสเตอร์ การต่อในลักษณะนี้ก็นิยมเช่นเดียวกันเพราะขดลวดข้างหนึ่งต่อกับกราวด์ ดังนั้นเมื่อนำหน้าสัมผัสของรีเลย์ไปเปิด - ปิด โหลดที่ใช้แรงดันไฟสูงก็ค่อนข้างจะปลอดภัย แต่มีข้อจำกัดอยู่บ้างคือ แหล่งจ่ายไฟของรีเลย์จะต้องใช้ร่วมกับวงจรไอซี จึงทำให้เลือกชนิดรีเลย์ได้น้อยลง

2.3.4 การอินเทอร์เฟซโดยใช้โฟโตคัปเปิลเลอร์


โฟโตคัปเปิลเลอร์ (photo coupler) เป็นอุปกรณ์ที่ใช้กันมากในการอินเทอร์เฟซ โดยภายในตัวโฟโตคัปเปิลเลอร์จะมี LED กับโฟโตทรานซิสเตอร์ (photo transistor) วางคู่กันอยู่ LED จะอยู่ทางค่านอินพุต ส่วนโฟโตทรานซิสเตอร์จะอยู่ทางค่านเอาต์พุต เมื่อจ่ายกระแสให้เข้าทางอินพุต LED จะเปล่งแสงออกมา และเมื่อโฟโตทรานซิสเตอร์ได้รับแสงก็จะมีสภาวะอิ่มตัว (on)

โฟโตคัปเปิลเลอร์ที่ใช้ในปัจจุบันจะมีรูปร่างเหมือนไอซีทั่วไป โดยมีทั้งแบบตัวตั้งเป็นพลาสติกและแบบเซรามิก สำหรับโฟโตทรานซิสเตอร์ที่อยู่ภายใน บางครั้งจะเป็นแบบการลิ่งกันซึ่งทำให้มีอัตราการขยายที่สูงขึ้น ซึ่งอัตราการขยายกระแสของโฟโตคัปเปิลเลอร์จะคึกจากอัตราส่วนของกระแสอินพุตที่ป้อนให้ LED กับกระแสขาออกที่ทรานซิสเตอร์ขับได้ บางครั้งโฟโตคัปเปิลเลอร์ก็สามารถนำมาใช้เป็นวงจรมอนิเตอร์ในวงจรมอนิเตอร์ได้ สำหรับโครงสร้างของโฟโตคัปเปิลเลอร์จะแสดงในรูป 2.20



รูป 2.20 โครงสร้างของโฟโตคัปเปิลเลอร์

คุณสมบัติที่เด่นที่สุดของโฟโตคัปเปิลอร์ก็คือ การที่อินพุต และเอาต์พุต แยกจากกัน ทางไฟฟ้าได้อย่างเด็ดขาด จึงทำให้วงจรที่ต่อเชื่อมกันด้วยโฟโตคัปเปิลอร์ ไม่ต่อกันทางไฟฟ้า โดยจะใช้แหล่งจ่ายไฟแยกกันและมีกราวด์แยกจากกันได้ ซึ่งจะ ถูกนำไปใช้งานที่เกี่ยวข้องกับความปลอดภัยและวงจรที่ต้องการกำจัดสัญญาณรบกวน



รูป 2.21 การอินเทอร์เฟซโดยใช้โฟโตคัปเปิลอร์

จากรูป 2.21 เป็นการใช้โฟโตคัปเปิลอร์ทำการอินเทอร์เฟซระหว่างสองวงจรโดยในรูป (ก) และรูป (ข) จะทำหน้าที่คล้ายบัฟเฟอร์ คือ สัญญาณลอจิก 1 และลอจิก 0 จะถูกส่งถ่ายกันโดยไม่มีการกลับสัญญาณ สำหรับรูป (ค) จะเป็นการใช้งานโดยนำโฟโตคัปเปิลอร์สองชุดมาต่อในลักษณะเป็นเงื่อนไข AND กัน จะเห็นว่า ถ้า LED ทั้งสองสว่าง จะทำให้กระแสไหลผ่านโฟโตทรานซิสเตอร์ทั้งสองตัวไปที่ตัวต้านทานค่า 6.8 กิโลโอห์ม ทำให้ได้สัญญาณเอาต์พุตเป็นลอจิก 1 สำหรับในกรณีอื่นที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกเหนือจากนี้จะให้สัญญาณเอาต์พุตเป็นระดับลอจิก 0 ดังนั้น จะเห็นว่า เราสามารถนำโฟลทอปเปอเรอร์มาประกอบเป็นวงจรถ่าย AND, OR, NAND, NOR ได้โดยใช้วิธีการเช่นนี้เมื่อต้องการนำไปใช้กับงานบางอย่างตามความเหมาะสม


2.4 อุปกรณ์แสดงผล

ในหัวข้อนี้จะกล่าวถึงอุปกรณ์แสดงผล (display devices) แบบต่าง ๆ ที่ใช้กันเป็นส่วนใหญ่ เช่น LED 7 ส่วน (Light Emitting Diode 7 segment), หลอดทิวเลข (nixie tube), LCD (Liquid Crystal Display) และหลอดฟลูออโรเรสเซนต์ (fluorescent tube) เป็นต้น

2.4.1 LED 7 ส่วน

LED 7 ส่วนเป็นอุปกรณ์แสดงผลที่นิยมใช้กันมากที่สุด ซึ่งจะประกอบไปด้วยหลอด LED 7 ดวง โดยนำมาวางเรียงกันเป็นรูปเลข 8 และ LED แต่ละดวงจะเรียกว่า ส่วนหรือเซกเมนต์ (segment) สำหรับในการแสดงผลจะสามารถแสดงตัวเลขได้ตั้งแต่เลข 0 ถึง เลข 9 และนอกจากนั้นก็อาจจะมี การเพิ่มจุดทศนิยมหรือเครื่องหมายบวกและลบมาให้ด้วย และบางแบบก็จะรวม 2 จุด อยู่ในตัวถึงเดียวกัน ซึ่งทำให้มีการแสดงผลเพิ่มขึ้นเป็นตัวเลข 2 หลัก

LED 7 ส่วนจะแบ่งออกเป็น 2 ชนิดตามการต่อวงจรภายในคือ ชนิดแคโทดรวม (common cathode) และชนิดแอโนดรวม (common anode) โดยการต่อวงจรภายในของทั้งสองชนิดจะแสดงในรูป 2.22 ซึ่งชนิดแคโทดรวมจะต่อขาแคโทดของ LED ทุกตัวร่วมกัน ในขณะที่ชนิดแอโนดก็จะต่อขาแอโนดของ LED ทุกตัวร่วมกัน และจะเห็นว่า LED แต่ละส่วนจะมีชื่อกำกับไว้ตั้งแต่ a จนถึง g สำหรับส่วนที่มีชื่อว่า D_p จะหมายถึง จุดทศนิยม (Decimal point) ที่เพิ่มขึ้นมา



รูป 2.22 LED 7 ส่วนแบบต่าง ๆ

LED ทั้งสองแบบจะมีคุณสมบัติทางไฟฟ้าเหมือนกัน คือ เมื่อมีกระแสไหลผ่านจากแอโนดไปยังแคโทดจะทำให้ LED เปล่งแสงออกมาโดยขณะนั้นจะมีแรงดันตกคร่อมประมาณ 1.5 ถึง 2 โวลต์ และกระแสที่ไหลผ่านควรมีขนาดระหว่าง 10 ถึง 30 มิลลิแอมป์ วิธีจำกัดกระแสที่ไหลผ่านตัว LED โดยทั่วไปมักนิยมใช้ตัวต้านทานต่ออนุกรมกับ LED และแหล่งจ่ายไฟ โดยสามารถคำนวณกระแสที่ไหลผ่าน LED ได้จากผลต่างของแหล่งจ่ายไฟกับแรงดันตกคร่อม LED (ประมาณ 1.5 โวลต์) แล้วหารด้วยค่าความต้านทานที่ใช้จำกัดกระแส


สำหรับการทดสอบเพื่อหาชนิดและหาขาของ LED 7 ส่วน สามารถทำได้ดังนี้

1. ขั้นตอนแรกให้หาขาร่วม (common) ก่อน ปกติ LED 7 ส่วน จะมีขาร่วมที่ภายในต่อดังกันอยู่ 2 ขา ดังนั้น ให้ใช้โอห์มมิเตอร์ (ohmmeter) ตรวจสอบขุด้านขาไหนลัดวงจรถึงกันก็แสดงว่าเป็นขาร่วมทั้งคู่

2. การตรวจสอบว่าเป็นแค้ โดคร่วมหรือแอนโดคร่วมสามารถทำได้โดยใช้โพรบ (prob) ที่ต่อจากแหล่งจ่ายไฟลบของอินทมิเตอร์แต่ละที่ซ้ำร่วมของ LED และนำโพรบอีกข้างหนึ่งแตะที่ขาอื่น ๆ ถ้าไฟสว่างก็แสดงว่าซ้ำร่วมนั้นเป็นแบบแค้ โดคร่วม และถ้าไฟไม่สว่างก็แสดงว่าซ้ำร่วมนั้นเป็นแบบแอนโดคร่วม เพื่อความแน่ใจให้สลับสายโพรบตรวจสอบอีกครั้งหนึ่งซึ่งจะต้องได้ผลตรงกันข้ามกับครั้งแรก

3. การหาตำแหน่งของขาให้ต่อซ้ำร่วมกับโพรบที่ต่อจากแหล่งจ่ายไฟของอินทมิเตอร์ให้ถูกต้อง และนำโพรบอีกข้างหนึ่งแตะขาอื่นที่เหลือ ถ้าไฟคิกที่ LED ส่วนใดคิกให้ทำการบันทึกตำแหน่งของขาเหล่านั้นไว้

การใช้งานของ LED 7 ส่วนนั้น ปกติจะใช้ร่วมกับไอซีลอจิกที่มีชื่อว่า BCD TO 7 SEGMENT DECODER/DRIVER ซึ่งเป็นไอซีที่ทำหน้าที่แปลงรหัสจากรหัส BCD (Binary Code Decimal) ให้เป็นรหัสเลข 7 ส่วน และในขณะที่เดียวกันก็จะทำหน้าที่เป็นตัวขับกระแสให้ LED 7 ส่วนด้วย ไอซีชนิดนี้ก็มี 2 แบบเช่นเดียวกันคือ ชนิดที่ใช้กับ LED 7 ส่วน ชนิดแค้ โดคร่วม และแบบที่ใช้กับชนิดแอนโดคร่วม โดยแบบที่ใช้กับชนิดแอนโดคร่วมนั้นจะให้เอาต์พุตเป็นลอจิก 0 เมื่อต้องการให้ LED แต่ละส่วนสว่าง วิธีการใช้จะต้องต่อซ้ำร่วมกับแหล่งจ่ายไฟ และต่อขาของ LED แต่ละส่วนมายังเอาต์พุตของไอซี โดยต้องมีชื่อที่ตรงกัน ซึ่งการต่อแบบนี้จะเรียกว่า เป็นการรับกระแสไหลเข้า โดยไอซีที่นิยมใช้คือ ไอซีชนิดที่ทีแอลเบอร์ 7447 สำหรับการขับ LED 7 ส่วน ชนิดแค้ โดคร่วมจะเป็นการจ่ายกระแสออก ซึ่งไอซีจะให้เอาต์พุตเป็นลอจิก 1 เพื่อทำให้ LED แต่ละส่วนสว่างโดยจะต้องต่อซ้ำร่วมลงกราวด์ สำหรับไอซีที่นิยมใช้จะเป็นไอซี ซีโมสเบอร์ 4511 ซึ่งสามารถจ่ายกระแสได้สูงกว่า 20 มิลลิแอมป์ สำหรับวงจรที่เป็นตัวอย่างในการต่อทั้งสองแบบจะแสดงในรูป 2.23



TLR306, TLR308 มอดจุ่มค่านบน
 (ก) การขับ LED 7 ซิตแบบแอโนดรวม (ข) การขับ LED 7 ซิตแบบแคโทดรวม

รูป 2.23 การต่อใช้งานของ LED 7 ส่วน

ในการใช้งานที่ต้องการแสดงตัวเลขมากกว่า 1 หลักขึ้นไป จะมีวิธีการขับ 2 แบบคือ การขับแบบสแตติก (static drive) และการขับแบบไดนามิก (dynamic drive) ซึ่งการขับทั้งสองแบบจะมีรายละเอียดดังนี้

2.4.1.1 การขับแบบสแตติก


การขับแบบสแตติกนี้จะใช้ไอซีถอดรหัสควบคุมไปกับ LED 7 ส่วน โดยใช้เท่ากับจำนวนหลักในการแสดงผล เช่น ถ้าแสดงผล 3 หลัก ก็ต้องใช้การถอดรหัส 3 ชุด ดังรูป 2.24

จนถึงหลักรองสุดท้าย สำหรับหลักสุดท้ายจะปล่อยว่างไว้ เพื่อให้สามารถแสดง 0 ได้
หลักเดียว กรณีที่ตัวเลขเป็นศูนย์หมทศา BI/RBO จะเป็นลอจิก 0 ถ้าไอซีถอดรหัส
พบรหัส BCD ที่เป็นลอจิก 0 และขั้ว RBI มีสัญญาณเป็นลอจิก 0 ดังนั้น การกับ
ศูนย์จากหลักสูงสุดจึงถ่ายทอดไปยังหลักถัดมาที่อยู่ต่ำกว่าได้

จะเห็นว่า การขับแบบสแตติกนี้ ถ้าจำนวน LED 7 ส่วนเพิ่มมากขึ้นก็จะ
ทำให้จำนวนไอซีถอดรหัสเพิ่มตามไปด้วย ซึ่งไม่เป็นการประหยัดและทำให้กินไฟเพิ่มมาก
ขึ้น ดังนั้น ในกรณีนี้จึงใช้วิธีการขับแบบไดนามิกแทน

2.4.1.2 การขับแบบไดนามิก

การขับแบบนี้จะใช้ในกรณีเมื่อมี LED 7 ส่วนหลาย ๆ ตัว ซึ่งจะมีการ
ขับที่พร้อมกัน โดยใช้ไอซีถอดรหัสเพียงตัวเดียว วิธีนี้ไอซีถอดรหัสจะถอดรหัสให้ตัวเลข
แต่ละตัวเรียงกันไปและเวียนกลับมาอยู่ตลอดเวลา สำหรับวงจรจะมีดังรูป 2.25



รูป 2.25 การขับ LED 7 ส่วนแบบไดนามิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรจะมี LED 7 ส่วนอยู่ 4 ตัว และมีวงจรนับอยู่ 4 หลัก ตัวเลขที่นับได้แต่ละหลักต้องการไปแสดงที่ LED 7 ส่วนแต่ละตัว แต่จะใช้ไอซีถอดรหัสเพียงตัวเดียว จากวงจรจะมีอุปกรณ์เพิ่มเติมขึ้นมาจากการขับแบบสแตคคือ ซุกมัลติเพล็กซ์เซอร์ (multiplexer) ตัวมัลติเพล็กซ์เซอร์จะเป็นศูนย์ควบคุมตัวสำคัญในการผ่านตัวเลข จากวงจรขับไปป้อนให้ไอซีถอดรหัสและกำเนิดสัญญาณพัลส์เพื่อควบคุมการทิกสว่างของ LED 7 ส่วนแต่ละตัว เมื่อมีไอซีถอดรหัสเพียงตัวเดียวที่เข้าร่วมกันในการถอดรหัสตัวเลขทุกหลัก ดังนั้น ตัวเลขจากวงจรมับแต่ละหลักจะต้องสลับกันส่งข้อมูลผ่านไอซีถอดรหัสตัวนี้ในช่วงเวลาที่ค้างกัน มัลติเพล็กซ์เซอร์จะแบ่งช่วงเวลาออกเป็น 4 ช่วงสำหรับวงจรมับแต่ละครั้ง สมมติตั้งชื่อช่วงเวลาเป็น T_1 , T_2 , T_3 และ T_4 ตามลำดับ ช่วงเวลา T_1 เป็นช่วงเวลาที่มีมัลติเพล็กซ์เซอร์จะผ่านข้อมูลรหัส BCD ของวงจรมับหลักหน่วยไปยังไอซีถอดรหัสเพื่อขับ LED 7 ส่วนอีกทีหนึ่ง ช่วงเวลา T_2 เป็นช่วงเวลาของวงจรมับหลักสิบ, T_3 เป็นของหลักร้อย และ T_4 เป็นของหลักพันตามลำดับ

มัลติเพล็กซ์เซอร์จะผลิตพัลส์ออกมา 4 แบบ ออกทางเอาต์พุต 4 เส้น พัลส์แต่ละแบบจะกำหนดช่วงเวลา T_1 , T_2 , T_3 และ T_4 โดยพัลส์จะเหลื่อมกันดังแสดงในรูป 2.25 การทำงานของมัลติเพล็กซ์เซอร์จะเป็นดังนี้

ในช่วงเวลาที่พัลส์ T_1 เป็นลอจิก 1 นั้น มัลติเพล็กซ์เซอร์จะผ่านตัวเลขหลักหน่วย จากวงจรมับทางซ้ายสุดไปยังไอซีถอดรหัส ตัวเลขนี้เป็นรหัส BCD ซึ่งมี 4 เส้น หลักจากที่ถอดรหัสแล้วจะไ้เอาต์พุตเป็นรหัส 7 ส่วน เพื่อขับ LED 7 ส่วน ซึ่งอยู่ด้านบน รหัสนี้จะป้อนให้กับ LED 7 ส่วนทุกตัว แต่จะมีตัวซ้ายสุดเท่านั้นที่ทิกสว่าง ที่เป็นเช่นนี้เพราะตัวมัลติเพล็กซ์เซอร์จะใช้พัลส์ T_1 ไปขับทรานซิสเตอร์ Tr_2 ทำให้ Tr_1 ทำงานเกิดมีกระแสไหลผ่าน LED₁ ผ่านลงมาทาง Tr_1 ใต้ สำหรับทรานซิสเตอร์ตัวอื่น Tr_2 , Tr_3 และ Tr_4 ในช่วงเวลานั้นไม่ทำงานเพราะพัลส์ T_2 , T_3 และ T_4 ในช่วงเวลานั้นเป็นลอจิก 0

ในช่วงเวลาถัดมาพัลส์ T_1 จะเปลี่ยนเป็นลอจิก 0 และพัลส์ T_2 เป็นลอจิก 1 ในช่วงเวลานี้มัลติเพล็กซ์เซอร์จะผ่านตัวเลขหลักสิบจากวงจรมับตัวถัดมาไป เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้อิซโทดกรหัส และขับเป็นตัวเลขแสดงบน LED₂ ในช่วงนี้ทรานซิสเตอร์ Tr₂ จะทำงานแทน Tr₁ เพราะพัลส์ T₂ เป็นลอจิก 1

มัลติเพล็กซ์เซอร์จะนำตัวเลขหลักร้อยและหลักพันจากวงจรนับไปยังอิซโทดกรหัสตามวิธีการเช่นนี้เรื่อย ๆ ตามจังหวะของพัลส์ T₃ และ T₄ เมื่อตัวเลขทุกตัวแสดงบน LED ได้ครบก็จะวกกลับมาแสดงที่ LED₁ ใหม่วนเวียนกันไปเช่นนี้ตามจังหวะของพัลส์ ซึ่งการขับ LED 7 ส่วน แบบโคเนนามิกเช่นนี้ LED จะสลับกันติดสว่างเรียงลำดับกันไป และวนเวียนกันเช่นนี้ตลอดเวลา ถ้าความถี่ของพัลส์ต่ำเราจะเห็น LED กระพริบ แต่ถ้าเพิ่มความถี่พัลส์ขึ้นมาเรื่อย ๆ จนถึงประมาณ 50 เฮิรตซ์ ก็จะมองไม่เห็น LED กระพริบ


การขับ LED 7 ส่วนด้วยวิธีโคเนนามิกนี้มีข้อดีตรงที่ทำให้สามารถประหยัดอิซโทดกรหัสได้ แต่ก็ต้องเพิ่มวงจรมัลติเพล็กซ์เซอร์ ทำให้วงจรซับซ้อนขึ้น วิธีการนี้นิยมใช้กันมากในอิซโทดกรหัสสำเร็จรูป เช่น ชิพ (chip) ที่ใช้ในนาฬิกา, วงจรนับหลายหลัก และเครื่องคิดเลข เป็นต้น

2.4.2 หลอดตัวเลข

หลอดตัวเลขหรือหลอดนิกซี (nixie tube) นั้น นิยมใช้กันมากในสมัยก่อนที่จะมี LED ซึ่งหลักการทำงานจะเหมือนกับหลอดนีออนที่ใช้ทำไฟโฆษณา ภายในหลอดจะบรรจุก๊าซไว้ เมื่อเกิดการกิสซาร์จ (discharge) อิเล็กตรอนจะวิ่งชนโมเลกุลของก๊าซทำให้เกิดการเปล่งแสงเป็นสีต่าง ๆ ปกติมักจะใช้ไฟตรงสูงขนาด 150 ถึง 300 โวลต์ ในการจุดหลอด ทำให้เกิดข้อเสียอย่างมากสำหรับวงจรอิเล็กทรอนิกส์ที่ใช้แรงดันไฟต่ำ แต่ก็ยังมีข้อดีหลายอย่างคือ ถ้าหัวหลอดกักเป็นรูปอะไร ก็จะเปล่งแสงตามลักษณะที่กักนั้นออกมา ทำให้ประดิษฐ์ตัวเลขสวย ๆ ได้ง่าย นอกจากนั้นยังสว่างมองเห็นได้ชัดเจนในเวลากลางวัน และมีอายุการใช้งานที่ยาวนาน

โครงสร้างภายในของหลอดตัวเลขจะมีขั้วแอโนด (anode) และแคโทด (cathode) วางขนานกันเป็นคู่ ๆ เท่ากับจำนวนตัวเลขที่แสดง โดยแคโทดจะกักเป็นรูปตัวเลขวางลอยอยู่ภายใน เมื่อถูกอากาศภายในหลอดออกหมดแล้ว จึงอัดก๊าซเอกซาร์เป็นเอกสารที่ส่งมอบไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้าไป ส่วนซีเอ็นไอในภายในจะคอดถึงกันหมดและคอดออกมาภายนอกเพียงซีเอ็นไอเดียว สำหรับซีเอ็นไอที่เป็นตัวเลขจะคอดออกมาภายนอกทุกซีเอ็นไอ ถ้ามีตัวเลข 0 ถึง 9 ก็คอดออกมา 10 ซีเอ็นไอ ส่วนแรงดันไฟตรงในการจุดหลอดจะสูงกว่าแรงดันขณะหลอดติดสว่างแล้ว ประมาณ 20 ถึง 80 โวลต์ ดังนั้น ซีเอ็นไอในคอดก็จะคอดตัวต้านทานอนุกรมกับแหล่งจ่ายไฟ เพื่อจำกัดกระแสที่ไหลและรักษาแรงดันของหลอดให้ต่ำกว่าแหล่งจ่ายไฟ สำหรับวงจรขับหลอดตัวเลขจะแสดงในรูป 2.26



รูป 2.26 วงจรขับหลอดตัวเลข


การขับหลอดตัวเลขต้องใช้ไอซีลอจิกรหัสชนิด BCD เป็นเลขฐานสิบถึงรูป ซึ่งใช้ไอซีเบอร์ SN 74141 N ที่สามารถถอดรหัสเป็นเลขฐานสิบโดยมีเอาต์พุตออกไปขับซีเอ็นไอของตัวเลขแต่ละตัวได้ นอกจากนั้นไอซีเบอร์นี้ยังสามารถทนแรงดันได้สูงอีกด้วย ขณะที่ตัวเลขติดสว่างจะมีกระแสไหลผ่านหลอดประมาณ 2 ถึง 7 มิลลิแอมป์ ดังนั้น ไอซีต้องสามารถรับกระแสขนาดนี้ได้ด้วย และถ้ามีกระแสไหลผ่านหลอดแม้จะมีค่าเพียงเล็กน้อย ก็จะมีมองเห็นตัวเลขติดสว่างเลือน ๆ ไปได้ ซึ่งเป็นข้อเสียของหลอดตัวเลขแบบนี้ โดยจะเกิด

ขึ้นได้เมื่อมีกระแสรั่วที่เอาต์พุตของไอซี และการขับเคลื่อนตัวเลขก็จะมีทั้งแบบสแตติก และแบบไดนามิก ถ้าขับแบบไดนามิกต้องเลือกใช้ทรานซิสเตอร์ที่สามารถทนแรงดันได้สูงกว่า 150 โวลต์ขึ้นไป จึงจะสามารถขับเคลื่อนได้อย่างปลอดภัย

2.4.3 LCD


LCD ย่อมาจาก Liquid Crystal Display เป็นตัวเลขแสดงผล ซึ่งใช้ผลึกเหลว ปัจจุบันนิยมใช้กันมาก เพราะกินไฟน้อยและยังสามารถสร้างรูปแบบของตัวเลขหรือตัวอักษรที่จะแสดงได้หลายรูปแบบ ซึ่งจะเห็นได้จากส่วนแสดงผลในนาฬิกาแบบตัวเลข และเครื่องคิดเลข โดยเมื่อใช้ทำงานร่วมกับไอซีซีโมสและใช้กับแบตเตอรี่ที่เป็นถ่านปรอทขนาดเล็กก็จะทำให้สามารถทำงานได้นานถึง 1 - 2 ปี

การขับ LCD นั้นจะมีวิธีการที่ยากกว่า LED มาก เพราะต้องใช้ไฟสถิตในการขับการทำงาน โดยรูปที่แสดงโครงสร้างของ LCD จะดูได้จากรูป 2.27 ซึ่งเมื่อมองทางด้านข้างจะเห็นแผ่นกระจก 2 แผ่นวางประกบกันโดยภายในจะมีผลึกเหลวบรรจุอยู่ ซึ่งกระจกที่ประกบกันนี้จะฉีกกันแน่นโดยไม่ให้อากาศรั่วไหลเข้าไปได้ และที่ส่วนด้านในของแผ่นกระจกจะมีแผ่นขั้วไฟฟ้าชนิดโพลีเอทิลีนอยู่ทั้งสองด้าน โดยแผ่นที่ติดกับกระจกด้านล่างจะกว้างใหญ่ซึ่งเรียกว่า แบคเพลน (back plane) หรือเรียกโดยย่อว่า BP ส่วนแผ่นขั้วไฟฟ้าที่ติดกับกระจกด้านหน้า จะมีรูปร่างตามแบบตัวอักษรหรือตัวเลขที่ต้องการแสดง ซึ่งแผ่นนี้จะเรียกว่า เซกเมนต์ (segment) แผ่นเซกเมนต์จะมีรูปแบบอย่างไรก็ได้ตามที่ถูกออกแบบ เช่น ในเครื่องเล่นเกมก๊อ เป็นต้น



รูป 2.27 โครงสร้างและการทำงานของ LCD

ถ้าแรงดันที่กระทำระหว่างขั้ว BP และเซกเมนต์นี้ สนามไฟฟ้าจะ ทำให้ผลึกเหลวซึ่งอยู่ระหว่างกลาง เปลี่ยนคุณสมบัติทางแสงไป เช่น เปลี่ยนค่าดัชนี การหักเหหรือเปลี่ยนค่าดัชนีการสะท้อน เมื่อเรามองแสงแสดงผลจากด้านหน้าจึงเห็น ตัวเลขลอยขึ้นมา ปรากฏเห็นเด่นชัด โดยที่ LCD จะไม่มีการเปล่งแสงออกมาจากตัว ของมันเอง และถ้าใช้แรงดันไฟตรงคร่อมแผ่นขั้วไฟฟ้านาน ๆ จะทำให้ผลึกเหลวเกิดการ แยกตัวทางไฟฟ้าทำให้เสื่อมคุณภาพไปได้ ดังนั้น การขับ LCD ที่ถูกต้องจึงใช้ไฟสลับ แทนไฟตรง โดยไฟสลับที่ใช้จะเป็นรูปคลื่นสี่เหลี่ยมที่มีความถี่อยู่ระหว่าง 20 ถึง 200 เฮิรตซ์ และมีขนาดรูปคลื่น 3 ถึง 30 โวลต์ สำหรับรูปที่แสดงการทำงานจะมีดัง รูป 2.28



รูป 2.28 การขับการทำงานของ LCD

การขับการทำงานของ LCD จะใช้คลื่นรูปสี่เหลี่ยม และเทคนิค EX - OR โดยที่ขา BP จะได้รับคลื่นสี่เหลี่ยมตลอดเวลา ส่วนทางขาเชกเมนต์ก็จะได้รับรูปคลื่นเหมือนกัน เพียงแต่เมื่อต้องการให้เห็นตัวเลขบนแผงจะให้รูปคลื่นสี่เหลี่ยมที่มีความต่างเฟส 180 องศา กับรูปคลื่นที่ BP ถ้าเป็นรูปคลื่นเหมือนกันไม่ต่างเฟสกันเลยจะไม่มีแรงดันตกคร่อมขั้วไฟฟ้าและทำให้ไม่เห็นตัวเลขบนแผง สำหรับเกต EX - OR จะใช้ในการกลับเฟสของรูปคลื่นสี่เหลี่ยมนี้ ขาข้างหนึ่งของเกต EX - OR จะควบคุมรูปคลื่นเอาต์พุตคือ ถ้าเป็นลอจิก 1 จะใ้รูปคลื่นกลับเฟส และถ้าเป็นลอจิก 0 จะใ้รูปคลื่นมีเฟสเหมือนกัน สำหรับการขับ LCD ให้แสดงผลนี้จะใช้เพียงแรงดันเท่านั้น จึงทำให้ LCD กินไฟน้อยมากประมาณ 1 ถึง 5 ไมโครวัตต์ต่อพื้นที่ 1 ตารางเซนติเมตร เท่านั้น


สำหรับข้อดีและข้อเสียของ LCD สามารถแยกกล่าวเป็นข้อ ๆ ได้ดังนี้

1. LCD ไม่เปล่งแสงจึงมองไม่เห็นในที่มืด แต่ถ้าเป็นที่สว่างจะมองเห็นได้ชัดเจน ซึ่งตรงข้ามกับ LED ที่มองเห็นได้ชัดเจนในที่มืดมากกว่าที่สว่าง
2. กินไฟน้อยมากจึงใช้กับแบตเตอรี่ขนาดเล็กได้
3. จะเสื่อมคุณภาพได้ถ้าถูกแรงดันไฟตกคร่อม หรือถูกแสงแดดส่องทาง
ก้านหน้าโดยตรง
4. ถ้าอากาศหนาวเกินไป LCD จะแข็งตัว และถ้าอากาศร้อนไป
LCD จะเสื่อมคุณภาพ
5. ใช้แผ่นกระจกเป็นแผงแสง ดังนั้นจึงบอบบางและแตกง่าย
6. แสดงรูปแบบอักษรและภาพได้อย่างอิสระ
7. การขับเคลื่อนต้องใช้ไฟสลับ ทำให้วงจรซับซ้อนและการขับเคลื่อน
ไคนามิกก็ทำได้ยาก
8. ผลคอมมอนช้าเมื่อเทียบกับ LED

จะเห็นว่า LCD มีทั้งข้อดีและข้อเสียในตัวเอง และในปัจจุบันบริษัทผู้ผลิตจะผลิตออกมาโดยใช้ในงานเฉพาะก้าน เช่น แผงแสดงผลตัวเลขของนาฬิกา, เครื่องคิดเลข และเครื่องมือวัดแบบดิจิทัล เป็นต้น นอกจากนั้นไอซีที่ใช้ขับแผง LCD จะเป็นไอซีสำเร็จรูปที่ผลิตออกมาใช้เฉพาะงานโดยมีวงจรขับอยู่ภายในเรียบร้อยแล้ว

2.4.4 หลอดตัวเลขฟลูออเรสเซนต์

ในรูป 2.29 จะแสดงโครงสร้างของหลอดตัวเลขฟลูออเรสเซนต์ (fluorescent display) และวงจรขับ โดยภายในหลอดจะมีไส้ฟิลาเมนต์ (filament) ในขณะที่มีกระแสไหลผ่าน จะปล่อยอิเล็กตรอนหลุกออกมา และวิ่งไปชนหัวแอโนดที่ฉาบสารฟลูออเรสเซนต์ไว้ จึงเปล่งแสงออกมาเป็นแสงสีเขียวสวยงาม โดยที่หัวแอโนดจะเป็นขีดของตัวเลขหรือตัวอักษร เมื่อเปล่งแสงจะเห็นเป็นตัวเลข, ตัวอักษร หรือสัญลักษณ์อย่างชัดเจน



รูป 2.29 การขับหลอดตัวเลขฟลูออเรสเซนต์

ที่ฟิลาเมนต์ของหลอดจะมีแรงดันตกคร่อมประมาณ 0.8 ถึง 3 โวลต์ และจะมีกระแสไหลมากถึงหลายสิบลิมิลลิแอมป์ ทำให้เป็นข้อเสียจุดหนึ่งของหลอดตัวเลขชนิดนี้ สำหรับแรงดันที่จ่ายให้ที่กริด (grid) และแอโนดจะมีค่าประมาณ 15 ถึง 30 โวลต์ และจะมีกระแสไหลไม่กี่มิลลิแอมป์เท่านั้น ในส่วนของกริดจะเป็นตัวเร่ง และรวบรวมอิเล็กตรอนจากฟิลาเมนต์ที่พุ่งเข้าชนแอโนด ปกติจะไบอัส (bias) ไว้ด้วยค่าแรงดันเท่ากับแอโนด แต่เมื่อมีการเปลี่ยนค่าแรงดันที่กริดนี้จะสามารถปรับความเข้มของแสงที่เปล่งออกมาได้ โดยถ้าให้แรงดันที่กริดเป็น 0 โวลต์ หรือเป็นแรงดันไหลบ ก็จะทำให้ตัวเลขดับ และในการขับหลอดแบบไดนามิกก็จะใช้คุณสมบัตินี้ในการมัลติเพล็กซ์ โดยสัญญาณพัลส์จะมีการกำหนดช่วงเวลาเข้าที่กริดจึงทำให้ตัวเลขแต่ละหลักติดสว่างเรียงกันไปได้

หลอดตัวเลขฟลูออเรสเซนต์จะนิยมใช้ในเครื่องคิดเลขขนาดใหญ่ และในเครื่องเก็บเงิน เพราะตัวเลขมีสีเขียวยาวงาม และมีขนาดตัวเลขใหญ่เท่ากับ LED 7 ส่วน โดยมักจะใช้ร่วมกับไอซีชนิดซีมอสที่รับแรงดันไฟจาก 12 โวลต์ จนถึง 20 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งไอซีสามารถขับหลอดตัวเลขได้โดยตรง และการนำไปใช้งานยังคงเป็นที่นิยมต่อไปอีก เพราะกินไฟไม่มากนัก และตัวเลขเปล่งแสงสวย นอกจากนี้วงจรขับการทำงานก็ไม่ยุ่งยากเหมือนเช่น LCD

2.5 สรุปลักษณะรายละเอียดที่สำคัญของไอซีตระกูลซีมอส

ลักษณะรายละเอียดที่สำคัญของไอซีตระกูลซีมอสที่มีคุณสมบัติเหนือกว่าไอซีตระกูลอื่น จะสามารถแยกสรุปเป็นข้อ ๆ ได้ดังนี้

1. อินพุตของอุปกรณ์ทุก ๆ ตัวจะมีลักษณะ OPEN CIRCUITS ดังนั้นจึงง่ายมากสำหรับการขับการทำงาน
2. ไม่ต้องการแหล่งจ่ายกระแส ยกเว้นในขณะที่มีการเปลี่ยนลอจิกทางก้านอินพุต ดังนั้นจึงใช้กระแสในการทำงาน (operating current) ที่ต่ำมากโดยเฉพาะที่ความถี่ต่ำ
3. การเปลี่ยนระดับลอจิกจาก LOW ถึง HIGH เป็นไปอย่างแน่นอน โดยจะขึ้นถึงระดับแหล่งจ่ายแรงดัน ซึ่งจะให้ผลดีต่อการป้องกันผลจากสัญญาณรบกวน
4. การทำงานของวงจรจะสามารถใช้แหล่งจ่ายแรงดันในย่านที่กว้างมาก คือ จาก +3 โวลต์ ถึง +5 โวลต์
5. ระดับลอจิกทางก้านเอาต์พุตในกรณีที่ไม่โหลด (unload output Logic) จะมีการแกว่ง (swing) จากกราวด์ไปสู่แรงดันไฟบวก ทำให้มีการทำงานที่เต็มย่านของแหล่งจ่ายแรงดันที่ได้
6. ซีมอสลอจิกจะถูกออกแบบมาให้มีเวลาในการเปลี่ยนแปลงทางเอาต์พุต (transition time) นานกว่าช่วงเวลาในการหน่วงสัญญาณจากอินพุตไปสู่เอาต์พุต (propagation time) เพื่อให้ได้ผลดีต่อสัญญาณรบกวน
7. ในส่วนเอาต์พุตของซีมอสจะไม่สร้างกระแสกระชากชั่วขณะ (spikes current) ที่มีค่ามากบนสายสัญญาณของแหล่งจ่าย (power supply lines) ดังนั้น จึงมีสัญญาณรบกวนเกิดขึ้นน้อยมาก

จะเห็นว่าจากเนื้อหาที่กล่าวมาทั้งหมดในบทนี้ จะเป็นเรื่องที่เกี่ยวข้องกับ
ทฤษฎีทั่วไป สำหรับใช้ เป็นความรู้พื้นฐานในการที่จะศึกษาการทำงานของเครื่องกำเนิด
สัญญาณข้อมูล เลขฐานสองนี้ในบทต่อไป



บทที่ 3

การสร้างและทดสอบ

ในบทนี้จะกล่าวถึงรายละเอียดของเครื่องกำเนิดสัญญาณข้อมูล เลขฐานสอง โดยจะแบ่งเป็น 4 หัวข้อที่สำคัญคือ เรื่องของรายละเอียดทั่วไป, หลักการทำงานเบื้องต้น, รายละเอียดในส่วนของวงจร และหัวข้อสุดท้ายคือ เรื่องของผลการทดสอบและการใช้งาน สำหรับในหัวข้อที่สองซึ่งมีรายละเอียดเกี่ยวกับหลักการทำงานเบื้องต้นนั้น จะกล่าวถึงโดยพิจารณาจากบล็อกโคอะแกรม (block diagram) เป็นหลัก และหัวข้อรายละเอียดในส่วนของวงจร ก็จะพิจารณาจากวงจรที่ใช้งานจริงโดยแบ่งเป็น 3 ส่วนคือ ส่วน DATA GENERATOR, ส่วน DATA DISPLAY และส่วน POWER SUPPLY ตามลำดับ สำหรับวงจรที่สมบูรณ์นั้น ก็จะแสดงไว้ในคอนทักต์ของหัวข้อ ส่วนหัวข้อสุดท้ายก็จะเป็นการกล่าวถึงเรื่องผลการทดสอบในการทำงานของเครื่อง และสรุปการใช้งานของชุดควบคุมต่าง ๆ โดยหัวข้อที่กล่าวมาทั้งหมดจะมีรายละเอียดดังต่อไปนี้

3.1 รายละเอียดทั่วไป

เครื่องกำเนิดสัญญาณข้อมูล เลขฐานสองนี้ เป็นเครื่องมือที่ใช้สำหรับให้กำเนิดสัญญาณข้อมูลในรูปของ เลขฐานสอง ซึ่งสามารถให้ข้อมูลที่สูงสุดโดยมีความยาวถึง 16 บิตอย่างต่อเนื่อง โดยในการใช้งานจะสามารถเลือกการทำงานได้ 2 ลักษณะใหญ่ ๆ คือ

1. ให้สัญญาณเอาต์พุตออกอย่างต่อเนื่อง โดยมีระดับลอจิก 0 หรือ 1 ในแต่ละบิตตามต้องการ
2. ให้สัญญาณเอาต์พุตเป็นลักษณะ Return To Zero (RTZ) ซึ่งก็คือ สัญญาณเอาต์พุตที่เป็นระดับลอจิก 1 ในแต่ละบิตจะถูกแบ่งเป็น 2 ส่วนที่เท่ากัน โดยในส่วนแรกจะคงที่อยู่ในระดับลอจิก 1 และส่วนที่ 2 จะถูกกลับสัญญาณให้เป็นระดับลอจิก 0

3.1.1 ความสามารถในการทำงาน

การทำงานของ เครื่องกำเนิดสัญญาณข้อมูล เลขฐานสอง จะมีรายละเอียดของความสามารถในการนำไปใช้งานดังต่อไปนี้

1. ความถี่ของสัญญาณนาฬิกา (clock signal) ภายในเครื่องสามารถปรับค่าได้จากชุด DATA RATE ADJUST และจะให้ข้อมูลทางเอาต์พุตที่มีอัตราการส่งข้อมูล (data rates) ครอบคลุมย่านอยู่ในช่วง 10 บิต/วินาที จนถึง 50,000 บิต/วินาที โดยมีสวิตช์เลือกย่านอัตราการส่งข้อมูล (data rate range switch) 3 ย่าน คือ

LOW	มีอัตราการส่งข้อมูลอยู่ในช่วง 10 ถึง 500 บิต/วินาที
MIDDLE	มีอัตราการส่งข้อมูลอยู่ในช่วง 100 ถึง 5,000 บิต/วินาที
HIGH	มีอัตราการส่งข้อมูลอยู่ในช่วง 1,000 ถึง 50,000 บิต/วินาที

ลักษณะของการส่งข้อมูลจะสามารถเลือกได้ ในระหว่างการส่งข้อมูลแบบอิสระอย่างต่อเนื่อง (free running) หรือการส่งข้อมูลโดยมีการควบคุมจากสัญญาณทริกเกอร์ (trigger signal) ซึ่งจะรับสัญญาณมาจากภายนอก และนอกจากนี้ยังสามารถเลือกให้เครื่องทำงานกับสัญญาณนาฬิกาที่รับเข้ามาจากภายนอกได้ด้วย

2. ชุดควบคุมการเลือกข้อมูล (bits control) จะสามารถปรับค่าให้ทุก ๆ บิตของข้อมูลที่สร้างขึ้นมีระดับลอจิกเป็น 0 หรือ 1 ตามต้องการ

3. ชุดควบคุมการเลือกความยาวของข้อมูล (data length control) จะสามารถเลือกจำนวนบิตในการส่งข้อมูลได้ตามต้องการ ตั้งแต่ความยาวของข้อมูลค่า ๆ จนถึงความยาวสูงสุดที่ 16 บิต

4. การเลือกแบบการส่งข้อมูล (data mode) สามารถเลือกได้ 4 ลักษณะโดยชุด CONTROL DATA คือ

• BINARY MODE เป็นการส่งข้อมูลในรหัสเลขฐานสอง โดยการเลือกทั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ จากชุด BITS CONTROL ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- RTZ MODE เป็นการส่งข้อมูลในลักษณะการเข้ารหัสแบบ Return To Zero จากการเลือกคั้งค่าของชุด BITS CONTROL
- NORMAL MODE เป็นการส่งข้อมูลในรูปแบบสัญญาณปกติ
- INVERT MODE เป็นการส่งข้อมูลในรูปแบบสัญญาณตรงข้ามกับ NORMAL MODE

5. สัญญาณเอาต์พุตที่ส่งออกไปใช้งานภายนอก คือ DATA OUTPUT และ CLOCK OUTPUT จะสามารถปรับค่าขนาดความสูง (amplitude) ของสัญญาณได้อย่างต่อเนื่องจากระดับแรงดัน 2 โวลต์จนถึง 12 โวลต์

6. สัญญาณนาฬิกาแบบผู้ใช้สร้างขึ้นเอง สามารถสร้างสัญญาณได้จากสวิทช์ CLOCK MANUAL และสามารถนำสัญญาณไปใช้ได้อย่างอิสระ

นอกจากนี้การทำงานจะเป็นไปอย่างต่อเนื่องไม่ว่าจะเป็นสัญญาณจาก INTERNAL CLOCK หรือสัญญาณ SYNCHRONISING ที่ได้ คั้งนั้น จึงทำให้อัตราการส่งข้อมูลมีการผิดพลาดต่ำ

3.1.2 การประยุกต์ใช้งาน

เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองนี้ สามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวาง เช่น

1. ใช้กำเนิดสัญญาณรหัส BINARY หรือสัญญาณที่มีรหัสแบบ RTZ โดยสามารถปรับระดับของลอจิกที่แต่ละบิตตามต้องการ
2. ใช้กำเนิดสัญญาณพัลส์ (pulse signal) ที่มีรูปคลื่นเป็นแบบ SQUARE WAVE ซึ่งมีระดับลอจิกเป็น 0 และ 1 สลับกัน โดยสามารถปรับอัตราการส่งข้อมูลได้ เพื่อนำไปใช้เป็นเครื่องกำเนิดสัญญาณนาฬิกาให้แก่วงจรต่าง ๆ
3. ใช้เป็นเครื่องกำเนิดการส่งข้อมูลแบบ ASYNCHRONOUS เพื่อ

Transmitter) การส่งข้อมูลจะทำได้โดยการกำหนด DATA BITS และ DATA LENGTH เพื่อสร้างสัญญาณให้มี INFORMATION BITS, START/STOP BITS และ PARITY BITS เป็นต้น

4. ใช้สำหรับทดสอบการทำงานของชุดเปลี่ยนข้อมูลจากอนุกรมไปสู่ขนาน (serial to parallel data converters) โดยกำหนดขนาดความยาวของข้อมูลได้ตามต้องการ และสามารถส่งข้อมูลได้อย่างต่อเนื่องเพื่อทดสอบการเปลี่ยนแปลงของสัญญาณที่ได้จากเอาต์พุต

5. ใช้จำลองเป็นสถานีในการส่งสัญญาณ เพื่อทำการติดต่อกับสถานีศูนย์กลาง (central station) หรือติดต่อกันระหว่างสถานีด้วยกันที่อยู่ภายในเครือข่ายเดียวกัน

6. ใช้เป็นเครื่องทดสอบการทำงานของวงจรมับ (counter) เช่น การนำไปใช้ทดสอบหรือปรับแต่ง (calibration) การทำงานของเครื่องนับความถี่สัญญาณ (frequency counter) เป็นต้น

7. ใช้เป็นเครื่องทดสอบหาประสิทธิภาพ (efficiency) ของสายส่งสัญญาณ (transmission line) แบบต่าง ๆ เพื่อหาผลตอบสนองทางความถี่ของสายส่งสัญญาณที่ค่าความถี่ต่าง ๆ

นอกจากนี้ยังสามารถใช้เป็นเครื่องนับความถี่ที่มีประสิทธิภาพสูง หรือใช้ทดสอบการทำงานของโมเด็ม (MODEM) ในส่วนที่เกี่ยวข้องกับข้อมูล และใช้ทดสอบการทำงานของวงจรมับต่าง ๆ ได้อีกหลายประเภท

3.2 หลักการทำงานเบื้องต้น

การทำงานของเครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองนี้ สามารถแสดงการทำงานเบื้องต้นได้จากบล็อกไดอะแกรม ในรูป 3.1 ซึ่งจะแบ่งการทำงานออกเป็น 3 ส่วนใหญ่ ๆ คือ ส่วน DATA GENERATOR , ส่วน DATA DISPLAY และส่วน POWER SUPPLY โดยรายละเอียดในหัวข้อนี้จะขอลำดับการทำงานเพียง 2 ส่วนคือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(synchronising pulse) จะถูกนำมาสร้างเป็นสัญญาณรีเซต (reset signal) เพื่อทำการรีเซตในส่วนของ COUNTER, INTERNAL CLOCK. และ TRIGGER STORE


สำหรับส่วนของ TRIGGER STORE นั้น จะรับสัญญาณ TRIGGER INPUT ที่ผ่านการขยายแล้ว โดยนำมาสร้างสัญญาณการกำหนดช่วงเวลาทริกเกอร์ เพื่อส่งไปควบคุมการสร้างสัญญาณนาฬิกาของชุด INTERNAL CLOCK PULSE GENERATOR ในการทำงานแบบ TRIGGER MODE โดยผ่านสวิทช์เลือกการทำงานแบบ FREE RUNNING หรือ TRIGGER สำหรับสวิทช์ CLOCK SELECT นั้น จะใช้ในการเลือกสัญญาณนาฬิกาจากวงจรภายในที่ได้จากชุด INTERNAL CLOCK PULSE GENERATOR หรือรับสัญญาณนาฬิกาจากภายนอกที่ถูกทำการขยายแล้ว โดยผ่านทาง EXTERNAL CLOCK INPUT หลังจากนั้นข้อมูลเอาต์พุตที่ได้จากชุดของ DATA SELECTOR MULTIPLEXER จะถูกต่อเข้ากับขา D - INPUT ของ D FLIP - FLOP ซึ่งสัญญาณนาฬิกาที่ใช้ก็เป็นสัญญาณเดียวกันกับที่ใช้ในชุดของ BINARY COUNTER แต่การทำงานจะกระทำที่ขอบขาขึ้น (rising clock edge) ของสัญญาณ ผลที่ได้ก็คือจะมีการหน่วง (delay) ของสัญญาณเอาต์พุต โดยมีการหน่วงครึ่งคาบเวลาของสัญญาณนาฬิกา และช่วงเวลาการหน่วงนี้จะสัมพันธ์กับสัญญาณ SYNC OUTPUT

นอกจากนี้ส่วนของ OUTPUT LOGIC AND POLARITY SELECTOR ยังมี OUTPUT BUFFER GATE เพื่อใช้ในการสร้างสัญญาณเอาต์พุตแบบ Return To Zero เมื่อสวิทช์ RTZ ถูกปิด และมีสวิทช์ POLARITY SELECTOR เพื่อทำการเลือกสัญญาณเอาต์พุตให้เป็นแบบ NORMAL หรือ INVERT หลังจากนั้นสัญญาณ DATA OUTPUT จะถูกควบคุมโดยชุด VARIABLE CONSTANT VOLTAGE SOURCE เพื่อทำการปรับระดับสัญญาณเอาต์พุตตามต้องการ และเช่นเดียวกันการควบคุมในลักษณะนี้ก็จะถูกนำไปใช้กับชุดของสัญญาณ CLOCK OUTPUT ด้วย

สำหรับรูปลักษณะของสัญญาณ CLOCK OUTPUT, DATA OUTPUT, SYNC OUTPUT และ RESET PULSE นั้น สามารถดูได้จาก TIMMING DIAGRAM


ในรูป 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.1 บล็อกไออะแกรมการทำงานของเครื่องกำเนิดสัญญาณข้อมูลเลขฐานสอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.2 แสดงรูปลักษณะของสัญญาณเอคท์พุท

จากรูป 3.2 จะแสดงรูปคลื่นของสัญญาณเอคท์พุทที่จุดต่าง ๆ โดยมีการตั้งค่ากำหนดความยาวของข้อมูล (data length) ไว้ที่ 10 จะเห็นว่าที่รูปคลื่นสัญญาณ DATA OUTPUT จะมีการหน่วงเวลาไปจากสัญญาณ CLOCK OUTPUT เป็นระยะเวลาครึ่งคาบของสัญญาณ (half clock period) และสัญญาณ RESET PULSE ที่ได้จากสัญญาณ SYNC OUTPUT จะอยู่ในช่วงบิตสุดท้ายของสัญญาณ DATA OUTPUT และหลังจากนั้นการทำงานก็จะวนซ้ำเช่นเดิม จึงทำให้ได้สัญญาณในลักษณะที่ต่อเนื่อง


สำหรับการทำงานของส่วน TRIGGER นั้น จะมีรูปลักษณะของสัญญาณ TRIGGER INPUT PULSE, TRIGGER STORE INPUT, TRIGGER STORE OUTPUT, SYNC PULSE และสัญญาณ RESET PULSE โดยแสดงจาก TIMMING DIAGRAM ในรูป 3.3



รูป 3.3 แสดงรูปลักษณะของสัญญาณในส่วนทริกเกอร์

จากรูป 3.3 ที่แสดงจะเป็นการทำงานของซุกทริกเกอร์ โดยสัญญาณ TRIGGER INPUT PULSE เป็นสัญญาณที่ได้รับจากภายนอกโดยวัดที่จุดต่อ EXTERNAL TRIGGER INPUT หลังจากนั้นเมื่อสัญญาณผ่านซุกขยายก็จะได้สัญญาณ TRIGGER STORE INPUT ซึ่งระดับลอจิกจะถูกเปลี่ยนเป็นตรงข้ามกับสัญญาณ TRIGGER INPUT สำหรับสัญญาณ TRIGGER STORE OUTPUT นั้น จะมีระดับลอจิกเป็น 1 เมื่อสัญญาณ TRIGGER INPUT ทกลงสู่ระดับลอจิก 0 และจะคงที่ระดับลอจิก 1 ไปจนกระทั่งสัญญาณ RESET PULSE มีการเปลี่ยนแปลงเป็นระดับลอจิก 1 จึงทำให้สัญญาณ TRIGGER STORE OUTPUT เปลี่ยนมาเป็นระดับลอจิก 0 เช่นเดิม โดยช่วงระยะเวลา TRIGGER PULSE (t_1) จะเป็นช่วงระยะเวลาที่ได้จากสัญญาณทริกเกอร์ภายนอก ซึ่งอาจสร้างและกำหนดช่วงเวลาได้โดยวงจรที่ทำงานเป็นแบบ MONOSTABLE MULTIVIBRATOR ส่วนช่วงเวลาที่เป็นข้อมูลซึ่งแทนด้วย t_2 นั้น สามารถกำหนดได้จากความยาวของข้อมูล (data length) และอัตราของสัญญาณนาฬิกาที่ใช้ (data clock rates)

ในการทำงานของส่วน BINARY COUNTER จะมีการรับสัญญาณอินพุตที่เป็นสัญญาณนาฬิกาซึ่งได้มาจาก EXTERNAL CLOCK INPUT หรือรับสัญญาณภายในจากส่วนของ INTERNAL CLOCK PULSE GENERATOR โดยผ่านสวิทช์เลือก CLOCK SELECT การนับสัญญาณจะใช้ชุด BINARY COUNTER ซึ่งมีสายสัญญาณเอาต์พุต 4 เส้น โดยจะเริ่มนับตั้งแต่สัญญาณเอาต์พุตที่เป็น 0000 จนกระทั่งเป็น 1111 แล้วทำการนับซ้ำ เช่นเดิม ซึ่งการนับจะสิ้นสุดลงและเริ่มนับใหม่เมื่อมีสัญญาณรีเซทไปกระตุ้นการทำงานของวงจร โดยสัญญาณรีเซทนี้จะได้มาจากสัญญาณ SYNC OUTPUT ซึ่งเกิดจากการเลือกทั้งค่าของชุด DATA LENGTH CONTROL สำหรับรูปลักษณะของสัญญาณในส่วน BINARY COUNTER นี้ จะมีดังรูป 3.4 ซึ่งแสดงถึงรูปคลื่นของสัญญาณเอาต์พุตทั้ง 4 เส้น ของ BINARY COUNTER โดยมีการนับจากสัญญาณนาฬิกาซึ่งการนับจะเป็นในรูปของการหารสัญญาณลงด้วย 2 อย่างต่อเนื่องตลอดทั้ง 4 สายของเส้นสัญญาณเอาต์พุต นอกจากนี้ยังแสดงถึงสัญญาณ SYNC OUTPUT และสัญญาณ RESET PULSE ที่เกิดจากการตั้ง DATA LENGTH SWITCH ไว้ที่ 10 จะเห็นว่าหลังจาก BINARY COUNTER ถูก รีเซท ก็จะมีเริ่มนับที่ 0000 ใหม่ ซึ่งเป็นการเริ่มต้นของข้อมูลชุดต่อไป



รูป 3.4 แสดงรูปลักษณะของ สัญญาณในส่วน BINARY COUNTER


3.2.2 ส่วน DATA DISPLAY

จากบล็อกไอคอนแกรมในรูป 3.1 ที่แสดงในส่วนของ DATA DISPLAY จะเห็นว่า ทางก้านอินพุตของชุด DATA DISPLAY จะรับสัญญาณโดยผ่านทางสวิทช์ CLOCK SELECT ทั้งนี้ สัญญาณที่จะนำไปแสดงผลก็จะเป็นสัญญาณที่ได้จากส่วนของ INTERNAL CLOCK PULSE GENERATOR หรือสัญญาณที่ได้จาก EXTERNAL CLOCK INPUT หลังจากนั้นสัญญาณจะถูกป้อนเข้าชุดอินเทอร์เฟซเพื่อทำการหารความถี่และปรับระดับสัญญาณให้เหมาะสม เพื่อส่งไปยังภาคของ GATE สำหรับส่วนของ OSCILLATOR. จะทำการผลิตสัญญาณฐานเวลา (time base) แล้วส่งไปยังภาคของ

GATE เพื่อกำหนดช่วงเวลาการ เปิดเกิดให้สัญญาณอินพุตที่ได้จากส่วนขยายผ่านไปยังภาคการคำนวณค่า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COUNTER AND DECODER เพื่อทำการนับสัญญาณ และ เซ็นเดียนสัญญาณ OSCIL-
LATOR ที่ส่งไปยังภาคของ GATE ส่วนหนึ่งก็จะถูกส่งไปให้กับส่วนของ MONO-
STABLE เพื่อทำการผลิตสัญญาณแลตช์ (latch signal) และสัญญาณรีเซต
(reset signal) สำหรับส่งไปควบคุมการนับจำนวนพัลส์ของภาค COUNTER AND
DECODER และสัญญาณที่ถูกนับไว้ก็จะถูกส่งไปแสดงผลที่ส่วนของ DISPLAY

สำหรับการทำงานที่กล่าวมาแล้วนั้น สามารถแสดงรูปคลื่นสัญญาณ และ
ช่วงเวลาการทำงานได้โดยพิจารณาจาก TIMMING DIAGRAM ในรูป 3.5



รูป 3.5 แสดงช่วงเวลาการทำงานของส่วน DATA DISPLAY

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 3.5 จะเห็นว่า สัญญาณ TIMEBASE ที่ถูกผลิตจากภาค OSCILLATOR ในช่วงเวลาที่มีระดับลอจิกเป็น 1 จะถูกใช้สำหรับกำหนดระยะเวลาการเปิดเกต ซึ่งมึระยะเวลาเป็น 1 วินาที กังนั้น ในช่วงระยะเวลาการเปิดเกตนี้ สัญญาณอินพุตจะถูกส่งผ่านไปยังภาค COUNTER AND DECODER เพื่อทำการนับจำนวนของสัญญาณ โดยจำนวนที่นับได้จะเท่ากับค่าของสัญญาณอินพุต และเมื่อสัญญาณ TIME BASE ตกลงสู่ระดับลอจิก 0 เกตก็จะถูกปิด และวงจร MONOSTABLE ชุดที่ 1 ก็จะทำงานโดยสร้างสัญญาณ LATCH เพื่อให้ค่าที่นับได้ค้างเอาไว้แล้วส่งไปแสดงผลทันที และเมื่อสัญญาณ LATCH เหมกลง วงจร MONOSTABLE ชุดที่ 2 ก็จะสร้างสัญญาณ RESET ขึ้น เพื่อทำการรีเซ็ตวงจรนับให้เป็น 0000 สำหรับรอกการนับครั้งใหม่ในการเปิดเกตครั้งต่อไป

จากการทำงานโดยมีระยะเวลาการเปิดเกต 1 วินาทีนี้ จะทำให้มีการแสดงผลในการนับสัญญาณครั้งใหม่ทุก ๆ 2 วินาที ซึ่งช่วงเวลาการแสดงผลทุก ๆ 2 วินาทีนี้ จะทำให้ตัวเลขที่แสดงในการอ่านค่าเปลี่ยนแปลงที่ไม่เร็วมาก กังนั้น จึงทำให้การอ่านค่าได้ผลที่แม่นยำและแน่นอน

3.3 รายละเอียดในส่วนของวงจร

การทำงานของวงจรที่จะกล่าวถึงในหัวข้อนี้ จะเป็นเรื่องเกี่ยวกับรายละเอียดในส่วนของวงจรทั้งหมด ซึ่งจะรวมถึงการคำนวณและการออกแบบในบางส่วนของวงจร เช่น การคำนวณออกแบบชุดวงจรกำเนิดความถี่สัญญาณ เป็นต้น สำหรับรายละเอียดของเนื้อหานั้น จะขอแยกการพิจารณาเป็นส่วน ๆ ตามบล็อกโคอะแกรมในรูป

3.1 โดยจะแบ่งเป็น 3 หัวข้อใหญ่ คือ การทำงานในส่วน DATA GENERATOR, ส่วน DATA DISPLAY และส่วน POWER SUPPLY ตามลำดับ โดยแต่ละหัวข้อจะมีรายละเอียดดังต่อไปนี้

3.3.1 การทำงานในส่วน DATA GENERATOR

จากบล็อกโคอะแกรมในรูป 3.1 ในส่วนของ DATA GENERATOR จะ

เอกสารนี้เป็นเอกสารที่สงวนไว้ก่อนขึ้นทูลเกล้าฯ ถวายและขอให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 3.3.1.1 INTERNAL CLOCK PULSE GENERATOR
- 3.3.1.2 BINARY COUNTER
- 3.3.1.3 DATA SELECTOR
- 3.3.1.4 DATA LENGTH SELECTOR
- 3.3.1.5 SYNCHRONISING AMPLIFIER
- 3.3.1.6 OUTPUT LOGIC AND POLARITY SELECTOR
- 3.3.1.7 TRIGGER STORE
- 3.3.1.8 INPUT CIRCUITS
- 3.3.1.9 OUTPUT CIRCUITS

การทำงานของวงจรทั้ง 9 ส่วน จะมีรายละเอียดดังนี้

3.3.1.1 INTERNAL CLOCK PULSE GENERATOR

การทำงานในส่วนนี้จะมีหน้าที่สำหรับสร้างสัญญาณนาฬิกา ซึ่งจะถูกนำไปใช้ภายในเครื่อง โดยประกอบไปด้วยวงจร 2 ส่วนคือ ส่วนผลิตสัญญาณพัลส์ และส่วนวงจรหารความถี่ ซึ่งมีแนวทางการออกแบบวงจรดังนี้

จากความสามารถในการทำงานของเครื่องจะมีอัตราการส่งข้อมูลสูงสุด 50,000 บิต/วินาที และในย่านเดียวกันจะมีอัตราการส่งข้อมูลต่ำสุด 1,000 บิต/วินาที ดังนั้น วงจรที่ผลิตความถี่จะให้ป็นวงจรชนิด ASTABLE MULTIVIBRATOR ซึ่งเลือกใช้ไอซีเบอร์ 4047 โดยเป็นไอซีที่มีการทำงานแบบ LOW POWER MONOSTABLE/ASTABLE MULTIVIBRATOR และจากการออกแบบการต่อวงจรของไอซีให้ทำงานเป็น ASTABLE MULTIVIBRATOR ใน DATA SHEET ของบริษัทผู้ผลิตที่กำหนดเป็นสูตรไว้ว่า

$$t = 4.4 RC$$

ดังนั้น ถ้าเปลี่ยนจากเวลาให้อยู่ในรูปของความถี่จะได้เป็น

$$f = 1/4.4 RC$$

เมื่อความถี่สูงสุดในส่วนที่ GENERATOR ต้องผลิตได้เท่ากับ 50 kHz และเมื่อสัญญาณต้องผ่านวงจรหารสอง ดังนั้น วงจรออสซิลเลเตอร์จะต้องผลิตความถี่ได้ เป็น 2 เท่า นั่นคือ ต้องผลิตความถี่ได้เท่ากับ 100 kHz และเมื่อกำหนดค่าตัวเก็บ ประจุ (C) ให้มีค่าเท่ากับ 1,560 pF เราก็สามารถหาค่าความต้านทาน (R) ได้ดังนี้

$$\begin{aligned} R &= 1/4.4 \cdot C \cdot f_{\max} \\ &= 1/4.4 \times 1,560 \text{ pF} \times 100 \text{ kHz} \\ &= 1,456.88 \text{ OHM} \end{aligned}$$


และที่ความถี่ต่ำในย่านเดียวกัน ชุดออสซิลเลเตอร์ก็จะต้องผลิตความถี่ ได้เป็น 2 เท่า ซึ่งก็จะเท่ากับ 2 kHz ดังนั้น ที่ค่าตัวเก็บประจุเท่าเดิม จะต้องใช้ตัว ต้านทานมีค่าเท่ากับ

$$\begin{aligned} R &= 1/4.4 \cdot C \cdot f_{\min} \\ &= 1/4.4 \times 1,560 \text{ pF} \times 2 \text{ kHz} \\ &= 72,843.82 \text{ OHM} \end{aligned}$$

จากค่าความต้านทานที่ได้ ที่ความถี่สูงสุดถ้าเลือกค่าความต้านทานให้มี ค่าต่ำลง และที่ความถี่ต่ำสุดถ้าเลือกค่าความต้านทานที่มีค่าสูงขึ้น ก็จะทำให้ได้ความถี่สูง เพิ่มขึ้น และขณะเดียวกันก็จะทำให้ได้ความถี่ที่มีค่าต่ำลงไปอีก ซึ่งเป็นการเพิ่มขีดความ สามารถในการทำงานให้กับเครื่อง ดังนั้น จึงเลือกใช้ตัวต้านทานที่ความถี่สูงมีค่าเท่ากับ 1,000 โอห์ม และเพื่อให้ชุดออสซิลเลเตอร์เปลี่ยนค่าความถี่ได้จึงเลือกใช้ตัวต้านทานที่ ความถี่ต่ำเป็นชนิดปรับค่าได้ ซึ่งมีค่าเท่ากับ 100 กิโลโอห์ม โดยคอนนักร่วมกับตัวต้าน- ทานที่ความถี่สูงที่มีค่า 1,000 โอห์ม

สำหรับอัตราการส่งข้อมูลในย่านที่ต่ำลงไป เช่น ย่าน MIDDLE และ ย่าน LOW นั้น จะทำได้โดยนำความถี่ที่ชุดออสซิลเลเตอร์ผลิตได้ไปผ่านวงจรหาร 10 และหาร 100 ตามลำดับ ก็จะทำให้เครื่องมีความสามารถในการส่งข้อมูลได้สูงที่สุดมาก กว่า 50,000 บิต/วินาที และส่งข้อมูลในย่านต่ำสุดได้ต่ำกว่า 10 บิต/วินาที โดยส่วน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรจะแสดงในรูป 3.6



รูป 3.6 วงจรส่วน INTERNAL CLOCK PULSE GENERATOR


จากวงจรซุกของออสซิลเลเตอร์ซึ่งมีการต่อแบบ ASTABLE MULTI-VIBRATOR จะใช้ไอซีเบอร์ 4047 ทำหน้าที่ผลิตความถี่โดยใช้ R และ C ที่ภายนอกดังที่กล่าวมาแล้ว สำหรับตัวต้านทานที่กำหนดความถี่สูง ซึ่งมีค่า 1,000 โอห์ม จะอยู่ที่ขา 2 ของไอซี และคอบนุกรมกับตัวต้านทานแบบปรับค่าได้ที่ใช้กำหนดความถี่ต่ำ ซึ่งมีค่า 100 กิโลโอห์ม โดยตัวต้านทานทั้งสองจะคอบูระหว่างขา 2 และขา 3 ส่วนตัวเก็บประจุซึ่งกำหนดค่าให้เป็น 1,560 pF นั้นจะคอบูระหว่างขา 1 และขา 3 ของไอซี สำหรับที่ขา 5 ของไอซีจะมีแรงดันไฟบวกมาบ่อนให้โดยผ่านตัวต้านทานค่า 10 กิโลโอห์ม ซึ่งเป็นการกำหนดให้มีการทำงานแบบ FREE RUNNING ส่วนที่ขา 10 และขา 11 ของไอซีก็จะเป็นการนำเอาสัญญาณเอาต์พุตไปใช้งาน

สำหรับส่วนของวงจรหารความถี่ จะแบ่งการทำงานเป็น 2 ซุก คือ ซุกแรกจะทำการหาร 10 และหาร 100 แต่สัญญาณที่ได้จะไม่สมมาตร (non-symmetrical) ดังนั้น จึงต้องมีวงจรในซุกหลัง ซึ่งทำการหาร 2 เพื่อทำให้ได้สัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นแบบสมมาตร (symmetrical) ดังนั้น วงจรหาร 2 ชุดนี้จึงเป็นชุดที่ถูกนำไปคิดในการออกแบบวงจรที่กล่าวข้างต้น สำหรับรายละเอียดของวงจรชุดแรกจะใช้ไอซีเบอร์ 4518 ซึ่งมีการทำงานเป็นแบบ DUAL BCD DECADE UP COUNTER โดยภายในจะมีเคาท์เตอร์ 2 ชุด ซึ่งอินพุตของชุดแรกที่ขา 1 ของไอซีจะถูกต่อเข้ากับเอาต์พุตของไอซีออสซิลเลเตอร์ และสัญญาณเอาต์พุตจากเคาท์เตอร์ ชุดแรกที่ขา 6 ซึ่งถูกหารด้วย 10 ส่วนหนึ่งจะถูกป้อนกลับไปเข้าอินพุตของเคาท์เตอร์ชุดที่ 2 ที่ขา 10 เพื่อให้ได้สัญญาณเอาต์พุตที่ขา 14 ถูกหารด้วย 10 อีกครั้งหนึ่ง ซึ่งก็เป็นกัวนำเอาสัญญาณจากชุดออสซิลเลเตอร์มาหารด้วย 100 นั้นเอง

ส่วนวงจรชุดที่สองจะใช้ไอซีเบอร์ 4013 ซึ่งมีการทำงานเป็นแบบ DUAL D-TYPE FLIP-FLOP โดยภายในจะมีฟลิปฟลอป 2 ชุด ซึ่งชุดแรกจะนำสัญญาณเอาต์พุตที่ได้จากส่วนแรกมาเข้าอินพุตที่ขา 3 โดยผ่านสวิทช์ DATA RATE RANGE เพื่อเลือกอัตราการส่งข้อมูลจากสัญญาณที่ถูกหารในส่วนแรกมาทำการหาร 2 อีกครั้งหนึ่ง สำหรับในการสร้างวงจรหาร 2 ก็สามารถทำได้โดยนำสัญญาณเอาต์พุต จากขา 2 ซึ่งเป็น \bar{Q} มาป้อนให้กับขา 5 ที่เป็น DATA ก็จะทำให้ได้สัญญาณเอาต์พุต (Q) ที่ขา 1 เป็นสัญญาณแบบสมมาตร เพื่อส่งไปให้ส่วน BINARY COUNTER ทำการนับต่อไป

การทำงานของส่วน INTERNAL CLOCK PULSE GENERATOR สามารถแสดงลักษณะรูปคลื่นของสัญญาณ ASTABLE PULSE และสัญญาณเอาต์พุตที่ถูกหารด้วย 10, 100 และหารด้วย 2 ถึง TIMMING DIAGRAM ที่แสดงในรูป 3.7




รูป 3.7 แสดงลักษณะของสัญญาณในส่วนผลิตความถี่

จะเห็นว่าในการทำงานของวงจร 2 นั้น จะใช้ D-TYPE

FLIP-FLOP เพียงชุดเดียว ดังนั้น อีก 1 ชุดที่เหลือจึงสามารถนำมาใช้สร้างเป็น

สัญญาณ CLOCK แบบ MANUAL ได้ ดังวงจรในรูป 3.8 (ก)




รูป 3.8 วงจรสร้างสัญญาณ CLOCK MANUAL และรูปคลื่นที่ได้

จากวงจรในรูป 3.8 จะเป็นการนำเอา D-TYPE FLIP-FLOP ที่เหลืออีก 1 ชุด ของไอซี 4013 มาสร้างเป็นวงจรผลิตสัญญาณแบบ SINGLE PULSE EXTERNAL CLOCK SIGNAL โดยทำให้มีลักษณะการทำงานเป็น RS-BISTABLE ซึ่งจะนำขา CLOCK และขา DATA INPUT ต่อลงกราวด์ และที่ขา SET กับ RESET จะต่อกับแรงดันไฟฟ้าบวกซึ่งถูกควบคุมโดยผ่าน CLOCK MANUAL SWITCH โดยการทำงานของสวิทช์จะให้ระดับเอาต์พุตที่ขา Q และ Q-bar มีสภาวะคงที่ที่ไม่เปลี่ยนแปลงจนกระทั่งสวิทช์ถูกเลื่อนไปในทิศทางตรงกันข้าม ซึ่งลักษณะรูปคลื่นที่ได้จะเป็นดังรูป 3.8 (ข) สำหรับสัญญาณที่ได้จาก CLOCK MANUAL SWITCH นี้ สามารถนำไปใช้ในการตรวจสอบการทำงานของเครื่องไค์ในลักษณะที่เป็น STEP และสามารถนำไปใช้ได้อย่างอิสระ

3.3.1.2 BINARY COUNTER

การทำงานของ BINARY COUNTER จะใช้ไอซีที่มีเบอร์ 4024 ซึ่งมีหน้าที่เป็น 7-STAGE BINARY COUNTER โดยจะใช้สำหรับกำหนดการรับข้อมูลจาก

ชุด BITS CONTROL SWITCHES ที่ผ่านทางชุดของ DATA SELECTOR จะเห็นว่า ข้อมูลที่ต้องการนั้นมี 16 ชุด ดังนั้น สายสัญญาณที่คงใช้ในการควบคุมจึงใช้ทั้งหมด 4 เส้น เพื่อให้สัญญาณปรากฏที่เอาต์พุตโดยเริ่มต้นการนับตั้งแต่ 0000 จนถึง 1111 แล้วทำการ เริ่มต้นนับใหม่เช่นเดิม แต่จะเห็นว่าไอซี 4024 นี้ สามารถนับได้ถึง 7 STAGE ซึ่งก็คือ มีสายสัญญาณเอาต์พุตทั้งหมด 7 เส้น ดังนั้น ในการนำมาใช้งานจริงโดยใช้สายสัญญาณ เพียง 4 เส้น ก็เป็นการเพียงพอที่จะทำให้เครื่องทำงานได้อย่างมีประสิทธิภาพ โดยวงจร จะแสดงในรูป 3.9




รูป 3.9 วงจรส่วน BINARY COUNTER

สำหรับการทำงานจากวงจรจะเห็นว่า สัญญาณอินพุตจะได้รับมาจาก สัญญาณนาฬิกาที่ได้จากส่วนภายในเครื่องโดยชุดของ INTERNAL CLOCK PULSE GENERATOR หรือจะรับสัญญาณนาฬิกาจากภายนอกที่ป้อนเข้าทาง EXTERNAL CLOCK INPUT โดยผ่านการเลือกจากสวิทช์ CLOCK SELECT ส่วนสัญญาณเอาต์-พุตทั้ง 4 เส้น จะถูกต่อเข้ากับอินพุตของส่วน DATA SELECTOR และส่วน DATA LENGTH SELECTOR เพื่อทำการกำหนดการรับข้อมูลและกำหนดการเลือกความยาวของ ข้อมูลตามลำดับ

3.3.1.3 DATA SELECTOR

ส่วนของ DATA SELECTOR โดยทั่วไปจะมีชุดรับสัญญาณอินพุตเข้า 2 ทาง และมีการนำสัญญาณออกเอาต์พุต 1 ทาง ซึ่งสัญญาณอินพุตชุดแรกจะใช้สำหรับควบคุมในการเลือกรับสัญญาณจากอินพุต ชุดที่สอง เพื่อนำสัญญาณที่ถูกเลือกส่งออกเอาต์พุตจากรวงจรในรูป 3.10 จะใช้ไอซีเบอร์ 4067 ซึ่งมีหน้าที่เป็น ANALOG MULTIPLEXERS/ DEMULTIPLEXERS มาประกอบวงจรสำหรับกรทำงานในส่วนของ DATA SELECTOR นี้



6

รูป 3.10 วงจรส่วน DATA SELECTOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากวงจรจะเห็นว่า อินพุตชุดแรกจะรับสัญญาณมาจากส่วนของ BINARY COUNTER ซึ่งมีสายสัญญาณ 4 เส้น เมื่อนำมาควบคุมการเลือกรับสัญญาณจาก อินพุตชุดที่สองที่ต่อกับชุด BITS CONTROL SWITCHES เมื่ออินพุตชุดแรกที่ได้รับสัญญาณ จาก BINARY COUNTER มีค่าเป็น 0000 ก็จะเลือกรับสัญญาณที่ปรากฏที่ขา 9 ซึ่งเป็นบิตแรกออกสู่เอาต์พุต และเมื่อสัญญาณจาก BINARY COUNTER เพิ่มขึ้นเป็น 0001 ก็จะเลือกรับสัญญาณที่ปรากฏที่ขา 8 ซึ่งเป็นบิตที่สองออกสู่เอาต์พุต และการเลือกรับสัญญาณ จะเพิ่มขึ้นเรื่อย ๆ จนกระทั่งเมื่อมีสัญญาณเป็น 1111 ก็จะเลือกรับสัญญาณที่ขา 16 ซึ่งเป็นบิตสุดท้ายออกสู่เอาต์พุต จะเห็นว่าระดับลอจิกที่ขาของอินพุตชุดที่สองแต่ละขานั้น สามารถควบคุมได้จากสวิทช์ที่ต่อไว้โดยที่ขา 9 ซึ่งเป็นบิตแรกจะต่อกับสวิทช์ตัวที่ 1 (S_1) และเพิ่มขึ้นตามลำดับ จนถึงขา 16 ซึ่งต่อกับสวิทช์ตัวสุดท้าย (S_{16}) ขณะที่สวิทช์ OPEN ขาอินพุตชุดที่สองของไอซีจะถูกต่อกับแรงดันไฟบวก โดยผ่านตัวต้านทานค่า 6.8 กิโลโอห์ม ดังนั้น ขณะนี้จะมีระดับลอจิกเป็น 1 และในขณะเดียวกัน LED ที่ต่อไว้ก็จะสว่างเพื่อ แสดงให้ทราบว่าสวิทช์ถูกเลือกให้ทำงานในลักษณะที่เป็นลอจิก 1

และในทางกลับกันเมื่อสวิทช์ถูกเปลี่ยนไปที่ตำแหน่ง CLOSED จะเห็นว่า แรงดันไฟบวกจะถูกคอลลกราวนด์ โดยมีตัวต้านทานค่า 2.2 และ 6.8 กิโลโอห์ม ต่อเป็นโหนดเพื่อมิให้เกิดการลัดวงจรของส่วนแหล่งจ่ายไฟ ดังนั้น ขณะนี้ที่ขาอินพุตชุดที่สองของไอซีก็จะมีระดับลอจิกเป็น 0 และขณะเดียวกัน LED ก็จะไม่สว่างเพื่อแสดงให้ทราบว่าสวิทช์ถูกเลือกให้ทำงานในลักษณะที่เป็นลอจิก 0 หลังจากนั้นสัญญาณเอาต์พุตที่ได้ก็จะถูกส่งต่อไปเพื่อเลือกรูปแบบการนำสัญญาณไปใช้งานในส่วนของ OUTPUT LOGIC AND POLARITY SELECTOR

3.3.1.4 DATA LENGTH SELECTOR

การทำงานของส่วน DATA LENGTH SELECTOR นั้น จะรับสัญญาณ อินพุตที่ได้มาจากสัญญาณเอาต์พุตของส่วน BINARY COUNTER โดยในส่วนของวงจรจะ ใช้ไอซีเบอร์ 4585 ซึ่งมีหน้าที่เป็น 4-BIT MAGNITUDE COMPARATOR สำหรับใช้ในการเปรียบเทียบสัญญาณที่ได้จากส่วนของ BINARY COUNTER กับชุด DATA LENGTH CONTROL ซึ่งประกอบไปด้วยสวิทช์ 4 ตัว เพื่อใช้ในการตั้งความยาวของข้อมูล เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยวงจรจะแสดงในรูป 3.11



รูป 3.11 วงจรส่วน DATA LENGTH SELECTOR


จากวงจรจะมีการนำข้อมูล 2 ชุด มาเปรียบเทียบกัน โดยชุด A จะเป็นอินพุตที่ได้รับสัญญาณจากส่วน BINARY COUNTER และชุด B จะต่อกับสวิทช์ที่ใช้ในการตั้งความยาวของข้อมูล ขณะที่สวิทช์ของชุด DATA LENGTH CONTROL อยู่ในตำแหน่ง OPEN ข้อมูลของอินพุตที่ชุด B ได้รับจะมีระดับลอจิกเป็น 1 เนื่องจากมีแรงดันไฟบวกปรากฏที่ขาของไอซี โดยผ่านตัวต้านทานค่า 6.8 กิโลโอห์ม และในขณะที่สวิทช์ถูกเปลี่ยนไปอยู่ในตำแหน่ง CLOSED จะเห็นว่า ขาอินพุตของชุด B จะถูกต่อลงกราวนด์ โดยมีตัวต้านทานชุดเดิมเป็นโหลกให้แหล่งจ่ายไฟ ดังนั้น ข้อมูลที่ไค้จึงมีระดับลอจิกเป็น 0

การตั้งความยาวของข้อมูลโดยสวิทช์ทั้ง 4 ตัวนี้ จะตั้งความยาวในลักษณะของรหัสเลขฐานสอง โดยนำค่าของสวิทช์แต่ละตัวมารวมกัน เช่น เมื่อสวิทช์ทั้ง 4 ตัว ถูกตั้งให้เป็น 1 ทั้งหมดก็จะไค้ความยาวของข้อมูลเท่ากับ 16 บิต ซึ่งเป็นความยาวสูงสุดของข้อมูลที่เครื่องทำงานไค้ ดังนั้น เมื่อสัญญาณจาก BINARY

COUNTER มีการนับเพิ่มขึ้นจนถึง 1111 ซึ่งตรงกับภารกิจของสวิทช์ทั้ง 4 ตัว ก็จะทำให้มีสัญญาณที่เป็นระดับลอจิก 1 ถูกส่งออกเอาต์พุตที่ขา 3 โดยสัญญาณที่ได้นี้จะเรียกว่า สัญญาณซิงค์พัลส์ (sync pulse signal) และจากการทำงานดังกล่าวไม่ว่าสวิทช์ จะถูกตั้งไว้ที่ค่าใดก็ตาม ถ้าสัญญาณจาก BINARY COUNTER มีการนับที่ตรงกันเมื่อไร ไอซีก็จะทำงานโดยส่งสัญญาณเป็นลอจิก 1 ออกเอาต์พุตเมื่อนั้น ซึ่งจะเห็นว่าสัญญาณซิงค์พัลส์ที่ได้จะขึ้นอยู่กับภารกิจของชุด DATA LENGTH CONTROL. และสัญญาณซิงค์พัลส์ที่ได้นี้จะถูกนำไปสร้างเป็นสัญญาณซิงค์เอาต์พุต (sync output signal) และสัญญาณรีเซต (reset signal) ในส่วนของ SYNCHRONISING AMPLIFIER ต่อไป

3.3.1.5 SYNCHRONISING AMPLIFIER

การทำงานในส่วนนี้จะมีการทำงานที่ต่อเนื่องจากส่วนของ DATA LENGTH SELECTOR โดยจะรับสัญญาณซิงค์พัลส์เข้ามาเพื่อเปลี่ยนให้เป็นสัญญาณซิงค์เอาต์พุต และสัญญาณรีเซต สำหรับทำการรีเซตการทำงานของวงจรส่วนต่าง ๆ เมื่อข้อมูลแต่ละชุดสิ้นสุดลง และเพื่อให้เริ่มต้นการทำงานของข้อมูลชุดใหม่ โดยรายละเอียดของวงจรจะแสดงในรูป 3.12




8

การสร้างสัญญาณซิงค์เอาต์พุต จากวงจรจะใช้ BUFFER GATE ชนิด NAND ก่อนในลักษณะเป็น INVERTER ดังนั้น สัญญาณซิงค์เอาต์พุตที่ได้จึงมีลักษณะตรงข้ามกับสัญญาณซิงค์พัลส์ สำหรับ BUFFER NAND GATE จะใช้ไอซีเบอร์ 40107 ซึ่งมีการทำงานเป็น DUAL 2-INPUT NAND BUFFER DRIVER และเนื่องจากเกทซุกนี้มีลักษณะเป็น OPEN-DRAIN SINGLE N-CHANNEL TRANSISTOR OUTPUTS ดังนั้น จากวงจรจะเห็นว่า ต้องมีการต่อตัวต้านทานพูลอัพ (pull up resistor) ค่า 470 โอห์ม ไว้ที่เอาต์พุตโดยต่อกับแหล่งจ่ายแรงดันไฟบวก เพื่อให้มีการจ่ายกระแสออกเอาต์พุตโดยผ่านตัวต้านทานค่า 10 โอห์ม และสัญญาณที่ได้จะเป็นสัญญาณของซิงค์เอาต์พุต

สำหรับสัญญาณรีเซตจะสร้างได้โดยนำสัญญาณซิงค์เอาต์พุตที่ได้ส่งต่อไปยังวงจร DIFFERENTIATOR ซึ่งประกอบไปด้วยตัวเก็บประจุค่า 100 pF และตัวต้านทานค่า 100 กิโลโอห์ม โดยสัญญาณรีเซตที่ได้จะมีระดับลอจิกเป็น 1 ในขณะที่สัญญาณซิงค์เอาต์พุตมีการเปลี่ยนแปลงจากระดับลอจิก 0 ไปเป็นระดับลอจิก 1 และหลังจากนั้นสัญญาณรีเซตก็จะตกลงสู่ระดับลอจิก 0 อย่างรวดเร็ว เนื่องจากค่า TIME CONSTANT ของวงจรมีค่าต่ำมาก ส่วนในช่วงขณะที่สัญญาณซิงค์เอาต์พุตมีการเปลี่ยนแปลงจากระดับลอจิก 1 ไปเป็นระดับลอจิก 0 จะทำให้สัญญาณรีเซตมีพัลส์ลบ (negative pulse) เกิดขึ้น ซึ่งจะส่งผลให้ไดโอด (diode) ที่อยู่ในวงจรได้รับการไบอัสตรง (forward bias) ดังนั้น จึงเสมือนเป็นการลัดวงจรลงกราวนด์ จึงทำให้สัญญาณรีเซตมีค่าเป็น 0 ในขณะที่เกิดพัลส์ลบขึ้น ซึ่งจะไม่ส่งผลให้เกิดอันตรายกับวงจร สำหรับรูปลักษณะของสัญญาณซิงค์เอาต์พุต และสัญญาณรีเซตนั้นจะถูกใช้จากรูปที่ 3.2 ซึ่งอยู่ในหัวข้อที่ตามมา

3.3.1.6 OUTPUT LOGIC AND POLARITY SELECTOR

ในส่วนของ OUTPUT LOGIC AND POLARITY SELECTOR นี้จะทำหน้าที่ในการสร้างสัญญาณให้มีลักษณะเป็นแบบปกติ (normal) หรือแบบกลับสัญญาณเป็นตรงข้าม (invert) และนอกจากนี้ยังใช้สร้างสัญญาณให้เป็นลักษณะของ Return To Zero (RTZ) ด้วย โดยวงจรจะแสดงในรูป 3.13



รูป 3.13 วงจรส่วน OUTPUT LOGIC AND POLARITY SELECTOR

จากวงจรจะใช้ไอซีเบอร์ 4013 ซึ่งเป็น DUAL D-TYPE FLIP-FLOP โดยฟลิปฟลอปชุดแรกจะนำไปใช้ในส่วนของ TRIGGER STORE ที่จะกล่าวถึงต่อไป และฟลิปฟลอปชุดที่เหลือจะถูกนำมาใช้ในส่วนนี้ สำหรับในวงจรที่แสดงจะเห็นว่า สัญญาณเอาต์พุตที่ได้จากส่วนของ DATA SELECTOR จะถูกป้อนเข้าที่ขา DATA ของฟลิปฟลอป และที่ขา CLOCK ของฟลิปฟลอปก็จะรับสัญญาณนาฬิกาที่ผ่านการเลือกจากสวิทซ์ CLOCK SELECT ดังนั้น เอาต์พุตที่ได้จากขา Q ของฟลิปฟลอปจึงเป็นสัญญาณแบบปกติ และสัญญาณที่เป็นตรงข้ามก็จะได้จากขา \bar{Q} ของฟลิปฟลอป และสำหรับการเลือกสัญญาณไปใช้งานก็จะเลือกได้จากสวิทซ์ POLARITY SELECTOR


สำหรับไอซีเบอร์ 40107 ซึ่งเป็น NAND BUFFER DRIVER จากวงจรจะเห็นว่า ไอซีทั้งสองชุดต่อกันโดยมีลักษณะการทำงานเป็นแบบลอจิก AND ดังนั้น ในขณะที่สวิทซ์ RTZ อยู่ในตำแหน่ง OPEN จะเห็นว่าที่ขา 2 ของไอซี 40107 จะต่อกับแรงดันไฟบวกโดยผ่านตัวต้านทานค่า 100 กิโลโอห์ม ซึ่งมีค่ามาก ดังนั้น กระแสที่ปรากฏที่ขา 2 ของไอซีจึงมีค่าต่ำ แต่ก็ยังเป็นค่าที่ไอซียอมรับให้มีสถานะเป็นลอจิก 1 ได้ ดังนั้น สัญญาณที่ถูกส่งออกเอาต์พุตจึงเป็นไปตามสัญญาณที่ถูกเลือกจากสวิทซ์ POLARITY SELECTOR และขณะที่สวิทซ์ RTZ อยู่ในตำแหน่ง CLOSED จะเห็นว่า ขา 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของไอซี 40107 จะถูกต่อกับขา 11 ของไอซี 4013 ดังนั้น สัญญาณนาฬิกาจึงไปปรากฏที่ขา 2 ของไอซี 40107 โดยจะทำให้ขา 2 ของไอซี 40107 นี้ มีระดับลอจิกเป็นไปตามสัญญาณนาฬิกาที่ได้รับ กว้างเหตุนี้จึงทำให้สัญญาณเอาต์พุตของไอซี 4013 ถูก AND กันทางลอจิกกับสัญญาณนาฬิกาที่ได้รับ จึงเป็นเหตุให้สัญญาณเอาต์พุตที่ได้มีลักษณะเป็นสัญญาณแบบ Return To Zero ซึ่งลักษณะรูปคลื่นของสัญญาณจะแสดงดังรูป 3.14

CLOCK OUTPUT

NORMAL
DATA OUTPUTINVERTED
DATA OUTPUTRTZ FROM
NORMAL DATARTZ FROM
INVERTED DATA

รูป 3.14 แสดงลักษณะของสัญญาณแบบ RTZ

จากรูปคลื่นจะเห็นว่า สัญญาณ Return To Zero ที่ได้จะมีการเปลี่ยนแปลงจากระดับลอจิก 1 ไปเป็นระดับลอจิก 0 ในระยะเวลาครึ่งคาบ (period) ของสัญญาณนาฬิกา แต่จะไม่มีผลกับสัญญาณของข้อมูลในขณะที่มีระดับลอจิกเป็น 0 และจะเห็นว่า สัญญาณที่ได้ในลักษณะของข้อมูลแบบปกติกับแบบตรงกันข้ามนั้น รูปสัญญาณจะมีลักษณะที่แตกต่างกัน หลังจากนั้นสัญญาณเอาต์พุตที่ได้ก็จะถูกส่งไปยังส่วนของ OUTPUT CIRCUIT ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับสัญญาณแบบ RTZ นี้ จะถูกนำไปใช้กันมากในงานที่เกี่ยวข้องทาง
 การติดต่อสื่อสารข้อมูล (Data Communication) เพื่อแก้ปัญหาการผิดพลาดใน
 การตรวจสอบข้อมูล เมื่อมีการติดต่อสื่อสารกันโดยมีข้อมูลที่คงที่เป็นระยะเวลายาวนาน

3.3.1.7 TRIGGER STORE

ในส่วนของ TRIGGER STORE นั้น จะมีการทำงานโดยรับสัญญาณ
 ทรigger ซึ่งผ่านการทำงานในชุดของ INPUT CIRCUIT เข้ามาเพื่อกำหนดช่วง
 ระยะเวลาเริ่มต้นในการทำงานให้กับเครื่อง โดยวงจรจะแสดงในรูป 3.15



รูปที่ 3.15 วงจรส่วน TRIGGER STORE


จากวงจรจะใช้ไอซีเบอร์ 4013 ซึ่งเป็น DUAL D-TYPE FLIP-FLOP โดยมีการนำเอาฟลิปฟลอปชุดแรกมาใช้ งาน สำหรับฟลิปฟลอปชุดที่สองจะถูกนำไป
 ใช้ในส่วนของ OUTPUT LOGIC AND POLARITY SELECTOR ซึ่งได้กล่าวไปแล้วข้างต้น
 จากวงจรจะเห็นว่าสัญญาณทรiggerที่ผ่านการขยายแล้วจะถูกป้อนเข้าอินพุตที่ขา CLOCK
 ของไอซี และขา DATA ของไอซีจะถูกต่อกับแรงดันไฟบวก ดังนั้น สัญญาณเอาต์พุตที่
 ขา Q จึงมีระดับลอจิกเป็น 1 เสมอเมื่อได้รับสัญญาณทรiggerเข้ามาในแต่ละครั้ง และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระดับสัญญาณจะคงที่ไปจนกระทั่งได้รับสัญญาณรีเซตป้อนเข้าที่ขา 6 ของไอซี ดังนั้น เมื่อ สวิตช์ในวงจรถูกเลือกให้ทำงานในลักษณะทริกเกอร์ ซึ่งก็คือสวิตช์อยู่ในตำแหน่ง CLOSED จะเห็นว่าสัญญาณเอาต์พุตที่ขา 1 ของไอซีจะถูกนำไปควบคุมการทำงานของส่วนผลิตความถี่ในวงจรชุด INTERNAL CLOCK PULSE GENERATOR โดยในขณะที่มีสัญญาณ ทริกเกอร์ เข้ามาก็จะทำให้วงจรผลิตความถี่ทำงานไปจนกระทั่งได้รับสัญญาณรีเซตจึงหยุดทำงาน ดังนั้น จะเห็นว่าการกำเนิดสัญญาณข้อมูลสามารถควบคุมได้โดยสัญญาณทริกเกอร์ จากภายนอก สำหรับลักษณะรูปคลื่นนั้นสามารถดูได้จากรูปที่ 3.3 ในหัวข้อที่นำมา

3.3.1.8 INPUT CIRCUITS

ในส่วนของ INPUT CIRCUITS นี้ จะใช้สำหรับกำหนดระดับแรงดัน ของสัญญาณที่ป้อนเข้าทาง TRIGGER INPUT และ EXTERNAL CLOCK INPUT โดยอินพุตทั้งสองจะใช้วงจรที่การทำงานเหมือนกันดังรูป 3.16



12

รูป 3.16 วงจรทางก้านอินพุต

จากวงจรจะใช้ไอซีเบอร์ LM 393 ซึ่งมีหน้าที่เป็น LOW POWER DUAL VOLTAGE COMPARATOR โดยภายในไอซีจะมีชุด COMPARATOR 2 ชุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังนั้น ชุดแรกจะถูกนำไปใช้ในการทำงานของส่วน TRIGGER และอีกชุดหนึ่งจะถูกนำไปใช้กับส่วน EXTERNAL CLOCK ซึ่งวงจรที่ใช้ในการทำงานจะมีลักษณะเหมือนกัน ในวงจรจะเห็นว่าไอซีถูกต่อให้ มีลักษณะการทำงานเป็นแบบเปรียบเทียบแรงดันระหว่าง สัญญาณอินพุตและแรงดันอ้างอิง (reference voltage) โดยแรงดันอ้างอิงจะได มาจากการต่ออนุกรมกันของตัวต้านทานค่า 10 กิโลโอห์ม และค่า 2.2 กิโลโอห์ม ซึ่ง จะเห็นว่า ตัวต้านทานค่า 10 กิโลโอห์มนั้น ขาอีกข้างหนึ่งจะถูกต่อกับแรงดันไฟบวก 12 โวลต์ ดังนั้น จึงทำให้แรงดันที่ตกคร่อมตัวต้านทานค่า 2.2 กิโลโอห์ม มีค่าประมาณ 2 โวลต์ ซึ่งแรงดัน 2 โวลต์นี้จะถูกนำมาใช้เป็นแรงดันอ้างอิงที่ขา NON-INVERTING ของ ไอซี และเนื่องจากไอซีมีวงจรภายในของส่วนเอาต์พุตเป็นแบบ OPEN TRANSISTOR COLLECTOR ดังนั้น การนำไปใช้งานจึงต้องต่อตัวต้านทานค่า 4.7 กิโลโอห์ม เข้าไป ในระหว่างเอาต์พุตของไอซี และแรงดันไฟบวก

เมื่อสัญญาณอินพุตที่ถูกป้อนเข้าที่ขา INVERTING ของไอซีมีค่าต่ำกว่า แรงดันอ้างอิงก็จะทำให้เอาต์พุตของไอซีมีระดับลอจิกเป็น 1 และเมื่อสัญญาณอินพุตมีค่า แรงดันสูงกว่าแรงดันอ้างอิงก็จะทำให้เอาต์พุตของไอซีเปลี่ยนระดับไปเป็นลอจิก 0 ซึ่งก็ เปรียบเสมือนว่า ไอซีมีการทำงานในลักษณะที่ ให้สัญญาณเอาต์พุตตรงข้ามกับสัญญาณอินพุตนั้น เอง ส่วนซีเนอร์ไดโอด (zener diode) ที่ต่อในวงจรจะใช้ป้องกันอันตรายให้กับไอซี

เมื่อมีสัญญาณอินพุตที่มีแรงดันมากกว่า +12 โวลต์ หรือมากกว่า -0.7 โวลต์ ซึ่งถูกป้อนเข้าทางอินพุต สำหรับรูปคลื่นที่แสดงลักษณะของสัญญาณจะสามารถดูได้ จากรูปที่ 3.3 ในหัวข้อที่ตามมา ซึ่งจะเห็นว่าสัญญาณอินพุตที่ป้อนให้วงจรก็คือ สัญญาณ TRIGGER INPUT PULSE และสัญญาณเอาต์พุตที่ได้จากวงจรก็คือ สัญญาณ TRIGGER STORE INPUT สำหรับรูปคลื่นในส่วนของ EXTERNAL CLOCK ก็จะมีลักษณะเดียวกัน

3.3.1.9 OUTPUT CIRCUITS

การทำงานของชุด OUTPUT CIRCUITS จะทำหน้าที่ในการควบคุม ระดับแรงดันของสัญญาณนาฬิกา และสัญญาณของข้อมูลที่ผลิตได้สำหรับการนำไปใช้งาน โดย สามารถเลือกปรับระดับแรงดันได้ ซึ่งวงจรจะแสดงในรูป 3.17



13

รูป 3.17 วงจรทางกันเอาต์พุต

วงจรที่แสดงในรูป 3.17 จะถูกนำไปใช้กับสัญญาณนาฬิกา และสัญญาณของข้อมูลที่ถูกล่งออกเอาต์พุต เพื่อให้สามารถปรับค่าระดับแรงดันได้ในกรณีนำไปใช้งาน ดังนั้น ในส่วนของสัญญาณนาฬิกาซึ่งได้รับสัญญาณมาจากเอาต์พุตของส่วน INTERNAL CLOCK PULSE GENERATOR จึงต้องต่อผ่านชุดบัฟเฟอร์โดยใช้ไอซีเบอร์ 40107 ที่เป็น NAND BUFFER DRIVER ซึ่งเหลืออีก 1 ชุด จากการใช้ในงานในส่วนของ SYNC-HRONISING AMPLIFIER โดยนำมาต่อในลักษณะ INVERTER แล้วจึงนำเอาต์พุตของไอซีป้อนเข้าที่อินพุตของวงจร OUTPUT CIRCUIT สำหรับสัญญาณข้อมูลที่ได้จากส่วน OUTPUT LOGIC AND POLARITY SELECTOR นั้นจะผ่านชุดบัฟเฟอร์มาแล้ว ดังนั้นจึงสามารถต่อเข้ากับอินพุตของวงจร OUTPUT CIRCUIT ได้โดยตรง

จากวงจรจะใช้ทรานซิสเตอร์ (transistor) ต่อในลักษณะ EMITTER FOLLOWER ซึ่งจะทำหน้าที่เป็นแหล่งจ่ายแรงดันคงที่ (constant voltage source) และการปรับค่าแรงดันจะสามารถปรับได้จากตัวต้านทานชนิดปรับค่าได้ ซึ่งมีค่า 10 กิโลโอห์ม โดยแรงดันที่ได้จากต่ำสุดจนถึงสูงสุดจะมีค่าประมาณ 2 โวลต์ จนถึง 12 โวลต์ สำหรับตัวต้านทานค่า 10 โอห์ม ที่ต่ออนุกรมกับเอาต์พุตนั้นจะทำให้ชุดบัฟเฟอร์สามารถรับกระแสได้สูงสุด 50 มิลลิแอมป์ และตัวต้านทานค่า 470 โอห์มนั้น จะทำหน้าที่


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นคว้านทานพูล์อัฟกั๊งที่ไค้กลาวไปแล้ว

3.3.2 การทำงานในส่วน DATA DISPLAY

หลักการทำงานของส่วน DATA DISPLAY นี้จะมีหลักการเช่นเดียวกับ เครื่องวัดความถี่ทั่วไป จากบล็อกโคอะแกรมในรูป 3.1 ที่แสดงในส่วนของ DATA DISPLAY นั้น สามารถแยกแยะรายละเอียดเพิ่มเติมได้ดังรูป 3.18



14

รูป 3.18 แผนผังการทำงานของส่วน DATA DISPLAY

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากแผนผังการทำงานที่แสดงในรูป 3.18 เมื่อเทียบกับบล็อกไอคอนแกรมในส่วนของ DATA DISPLAY จะเห็นว่าส่วนของ GATE นั้น จะใช้ลอจิกเกตชนิด NAND เพียงตัวเดียว ในการทำงานและในส่วนของ COUNTER AND DECODER จะใช้ไอซีเบอร์ 74C926 ซึ่งเป็นไอซีสำเร็จรูปโดยภายในจะประกอบไปด้วยวงจรมัลติ 4 หลัก, วงจรแลตซ์ 4 หลัก สำหรับส่งให้ชุดถอดรหัสซึ่งเป็นแบบมัลติเพล็กซ์ และในส่วนของการแสดงผลจะประกอบไปด้วยทรานซิสเตอร์ 4 ตัว เพื่อทำหน้าที่ขับการทำงานให้แก่ตัวเลขแสดงผลแต่ละชุด

สำหรับวงจรที่ใช้งานจะขอแบ่งการอธิบายเป็น 3 ส่วน คือ

3.3.2.1 OSCILLATOR

3.3.2.2 INTERFACE, GATE

3.3.2.3 MONOSTABLE, COUNTER AND DECODER, DISPLAY

จากหัวข้อทั้ง 3 จะเห็นว่าในหัวข้อที่ 3.3.2.2 และ 3.3.2.3 นั้น จะกล่าวถึงรายละเอียดของวงจรรวมกัน ทั้งนี้เพื่อให้ข้อมูลที่ได้เป็นไปอย่างต่อเนื่อง ซึ่งรายละเอียดตามหัวข้อที่กล่าวจะมีดังต่อไปนี้

3.3.2.1 OSCILLATOR

จากแผนผังการทำงานของส่วน DATA DISPLAY ที่แสดงในรูป 3.18 จะเห็นว่า ชุดของออสซิลเลเตอร์จะต้องผลิตความถี่ให้มีค่าฐานเวลาเท่ากับ 1 วินาที ซึ่งมีแนวทางสำหรับการออกแบบวงจรดังนี้


เมื่อชุดผลิตความถี่มีการกำเนิดสัญญาณโดยใช้คริสตัล (crystal) ซึ่งมีขนาด 2 MHz และช่วงเวลาครึ่งคาบที่ใช้ในการเปิดเกตมีค่าเท่ากับ 1 วินาที ดังนั้นสัญญาณการเปิดเกตใน 1 คาบ จึงมีระยะเวลาเท่ากับ 2 วินาที ซึ่งถ้าเปลี่ยนเป็นความถี่ จะหาได้จากสูตร

$$f = 1/T$$

เมื่อแทนค่าเวลาเท่ากับ 2 วินาที จะได้ความถี่ในการเปิดเกิดเป็น

$$f = 0.5 \text{ Hz}$$

ดังนั้น จากความถี่ที่ผลิตได้ 2 MHz เพื่อให้ได้ความถี่เป็น 0.5 Hz จึงต้องทำการหารด้วย 4,000,000 ซึ่งค่านี้สามารถสร้างได้โดยวงจรหารด้วย 100 จำนวน 3 ชุด และวงจรหารด้วย 2 อีก 2 ชุด แต่เนื่องจากไอซีที่ใช้ในวงจรหารด้วย 100 ซึ่งเป็นไอซีเบอร์ 4518 จะทำให้ได้สัญญาณเอาต์พุตที่ไม่สมมาตรครึ่งที่แยกกล่าวไว้ข้างต้น ดังนั้น เพื่อซิงค์ปัญหาดังกล่าวจึงนำสัญญาณ 2 MHz ที่นำมาทำการหารด้วย 2 ก่อน แล้วจึงทำการหารด้วย 100 เมื่อครบทั้งสามชุดความล่าช้าแล้ว จึงนำสัญญาณที่ได้ไปทำการหารด้วย 2 อีกครั้งหนึ่งก็จะทำให้ได้สัญญาณที่มีความถี่เท่ากับ 0.5 Hz ตามต้องการ สำหรับวงจรที่ใช้งานในส่วนออสซิลเลเตอร์นี้จะแสดงดังรูป 3.19




15

จากวงจรจะเห็นว่า การกำเนิดความถี่จะใช้คริสตัลค่า 2 MHz คู่ร่วมกับลอจิกเกตชนิด NAND ที่เป็น 1 ใน 4 ชุด โดยรวมอยู่ในไอซีเบอร์ 4011 ซึ่งเป็น QUAD 2 INPUT NAND GATE และสัญญาณเอาต์พุตที่ได้จะผ่านลอจิกเกตอีก 2 ชุด ซึ่งถือเป็นบัฟเฟอร์ สำหรับไอซีเบอร์ 74HC393 จะถูกต่อวงจรให้มีการทำงานในลักษณะหาร 2 ซึ่งมี 2 ชุดด้วยกัน โดยสัญญาณเอาต์พุตของบัฟเฟอร์จะถูกป้อนเข้าวงจรหาร 2 ของชุดแรกที่ขา 13 ของไอซี และสัญญาณเอาต์พุตที่ได้รับจากขา 11 ของไอซี ขณะนี้จะมีค่าความถี่เป็น 1 MHz หลังจากนั้นสัญญาณจะถูกป้อนเข้าไอซี 4518 อีก 3 ตัว ซึ่งมีการหารด้วย 10 อีก 6 ครั้ง เพราะว่าภายในไอซีจะประกอบไปด้วยวงจรหาร 10 จำนวน 2 ชุด และจากการต่อวงจรหารแต่ละชุดอนุกรมกัน จึงทำให้สัญญาณเอาต์พุตที่ขา 14 ของไอซีตัวสุดท้าย ขณะนี้มีความถี่เป็น 1 Hz ทั้งนี้ เพื่อทำให้ได้ความถี่เป็น 0.5 Hz จึงต้องป้อนสัญญาณกลับไปยังอินพุตชุดที่สองของไอซี 74HC393 อีกครั้ง เพื่อทำการหาร 2 ดังนั้นสัญญาณเอาต์พุตที่ได้จากขา 3 ของไอซีจึงมีช่วงระยะเวลาการเปิดเกตเท่ากับ 1 วินาที และสัญญาณนี้จะถูกส่งไปเป็นสัญญาณฐานเวลาให้กับส่วนของ GATE ต่อไป

3.3.2.2 INTERFACE, GATE

ในส่วนของ INTERFACE และส่วนของ GATE นี้จะมีการทำงานที่ต่อเนื่องกัน โดยส่วนของ INTERFACE จะทำหน้าที่ในการรับสัญญาณนาฬิกาที่ได้จากส่วน DATA GENERATOR เข้ามาทำการปรับระดับสัญญาณให้เหมาะสมเพื่อส่งต่อไปให้กับอินพุตของ GATE ซึ่งอยู่ในส่วนของ DATA DISPLAY โดยวงจรจะแสดงในรูปแบบ

3.20



รูป 3.20 วงจรส่วนอินเตอร์เฟซและเกท

จากวงจรจะเห็นว่า สัญญาณอินพุตซึ่งเป็นสัญญาณนาฬิกาที่ได้จากส่วนของ DATA GENERATOR จะถูกป้อนเข้าที่ขา CLOCK ของไอซีเบอร์ 4518 และจากการต่อวงจรของไอซี 4518 ในลักษณะให้ทำงานเป็นวงจรหาร 10 ดังนั้น สัญญาณเอาต์พุตที่ขา 6 ของไอซีจึงถูกหารลงไป 10 เท่า และสัญญาณที่ได้จากขา 1 และขา 6 ของไอซี 4518 นี้จะถูกเลือกเพื่อนำไปแสดงผลตามความเหมาะสมของสัญญาณ เช่น ถ้าสัญญาณนาฬิกาที่ถูกส่งมามีความถี่ไม่สูงมาก ซึ่งก็คือสวิทช์ DATA RATE RANGE ถูกเลือกที่ตำแหน่ง LOW หรือ MIDDLE สวิทช์ชุดนี้ก็จะรองรับสัญญาณจากอินพุตโดยตรง แต่ถ้าสัญญาณนาฬิกาถูกเลือกที่ตำแหน่ง HIGH สวิทช์ชุดนี้ ก็จะรองรับสัญญาณที่ถูกหารลงด้วย 10 เพื่อให้การแสดงผลเป็นไปอย่างถูกต้อง ดังนั้น การต่อสวิทช์เลือกสัญญาณชุดนี้ในการทำงานจริงจะใช้เป็นสวิทช์ตัวเดียวกันกับสวิทช์ DATA RATE RANGE

สำหรับสัญญาณที่ผ่านการเลือกแล้วจะถูกป้อนเข้าสู่ไอซี 40107 ซึ่งทำหน้าที่เป็นบัฟเฟอร์และจะทำการเปลี่ยนระดับแรงดันจาก 12 โวลต์ ที่ใช้กับชุด DATA


GENERATOR ให้เป็น 5 โวลต์ เพื่อใช้งานร่วมกับชุด DATA DISPLAY ดังนั้น จะเห็นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรในส่วนของ MONOSTABLE นั้น จะใช้ไอซีเบอร์ 4528 ซึ่งเป็น DUAL MONOSTABLE MULTIVIBRATOR ทำการสร้างสัญญาณแลคซ์และรีเซท โดยแยกกันทำงานแต่ละซุก ซึ่งจะเห็นว่า MONOSTABLE ซุกแรกจะรับสัญญาณจาก ส่วนออสซิลเลเตอร์ และสัญญาณเอาต์พุตที่ได้จากขา 6 จะถูกส่งไปยังอินพุตซุกที่สองที่ขา 11 ของไอซี และในขณะที่เกี่ยวกับสัญญาณนี้ก็จะถูกใช้เป็นสัญญาณแลคซ์ ส่วนเอาต์พุตที่ได้ จากขา 10 ของไอซีจะถูกนำมาใช้เป็นสัญญาณรีเซทคอกไป สำหรับซุกของ MONOSTABLE ทั้งสองนี้จะมีการทำงานที่ขอบขาลงของพัลส์ และเนื่องจากค่าตัวต้านทานและตัวเก็บประจุ ของทั้ง 2 ซุก ถูกกำหนดให้เท่ากัน ดังนั้น สัญญาณที่ได้จึงมีขนาดความกว้างของพัลส์ที่เท่า กัน ซึ่งสามารถดูรูปคลื่นของสัญญาณได้จากรูป 3.5 ที่นำมา

สำหรับไอซีเบอร์ 74C926 จะทำหน้าที่นับสัญญาณที่ถูกส่งมาให้จากส่วน ของเกต แล้วนำไปแสดงผล แต่เนื่องจากการแสดงผลจะมีการทำงานในลักษณะมัลติเพล็กซ์ ดังนั้น ขาที่ส่งไปให้ LED 7 ส่วนของทุกหลักจึงขนานกันหมด และสำหรับตัวต้านทานค่า 82 โอห์ม ทั้ง 7 ตัว ที่อยู่ในวงจรนั้นจะทำหน้าที่จำกัดกระแสให้แก่ซุกของ LED 7 ส่วน สำหรับที่ขา 5 และขา 13 ของไอซี ก็จะรับสัญญาณแลคซ์และสัญญาณรีเซทจากส่วนของ MONOSTABLE ตามลำดับ ส่วนทรานซิสเตอร์ทั้ง 4 ตัว จะทำหน้าที่ขับกระแสให้แก่ LED 7 ส่วนแต่ละหลัก ดังนั้น จึงทำให้การแสดงผลมีการแสดงตัวเลขได้พร้อมกันทั้งสี่หลัก

3.3.3 การทำงานในส่วน POWER SUPPLY

เนื่องจากเครื่อง BINARY DATA GENERATOR นี้ มีการใช้ระดับแรง คั้นไฟ 2 ระดับ ตามความเหมาะสมในการทำงานของวงจร ดังนั้น ในส่วนของซุกแหล่ง จ่ายไฟจึงต้องสร้างระดับแรงคั้นไฟมี 2 ระดับ เพื่อจ่ายให้กับวงจร โดยมีระดับแรงคั้นไฟ 12 โวลต์ และ 5 โวลต์ตามลำดับ สำหรับส่วนของวงจรจะแสดงในรูป 3.22



รูป 3.22 วงจรส่วนแหล่งจ่ายแรงดัน

จากวงจรจะใช้หม้อแปลงซึ่งมีระดับแรงดันไฟสลับทางคาน SECONDARY เท่ากับ 12 โวลต์ และถูกเปลี่ยนเป็นแรงดันไฟตรงโดยชุด RECTIFIER หลังจากนั้น จะถูกทำให้ได้ระดับแรงดันไฟตรงที่คงที่จากไอซีเบอร์ 7812 ซึ่งมีการทำงานเป็น VOLTAGE REGULATOR ดังนั้น เอาต์พุตของไอซีจึงมีแรงดันไฟตรงที่คงที่เท่ากับ +12 โวลต์ และจะถูกนำไปใช้ในส่วนของ DATA GENERATOR สำหรับแรงดันไฟตรงระดับ +5 โวลต์ ที่ใช้ในส่วนของ DATA DISPLAY จะถูกกำหนดระดับแรงดันจากไอซีเบอร์ 7805 ซึ่งมีการทำงานในลักษณะเดียวกันกับไอซีเบอร์ 7812

3.4 ผลการทดสอบและการใช้งาน

จากการทดสอบพบว่า การทำงานของเครื่องได้ผลเป็นที่น่าพอใจ โดยจะมีอัตราการส่งข้อมูลต่ำสุดเท่ากับ 8 บิต/วินาที และอัตราการส่งข้อมูลสูงสุดประมาณ 62,000 บิต/วินาที ด้วยเหตุนี้จึงทำให้เครื่องมีขีดความสามารถเพิ่มขึ้น และจากการทดสอบทางคานอินพุตของเครื่องโดยป้อนสัญญาณเข้าที่จุด EXTERNAL TRIG พบว่า สัญญาณข้อมูลและสัญญาณนาฬิกาที่ได้เป็นไปตามสัญญาณทริกเกอร์ทุกประการ และเมื่อทดสอบโดยป้อนสัญญาณเข้าที่จุด EXTERNAL CLOCK โดยกำหนดให้เครื่องทำงานกับสัญญาณภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


พบว่า วงจรสามารถทำงานได้โดยให้ข้อมูลที่ DATA OUTPUT เป็นไปตามบิตที่กำหนด และมีการแสดงค่า DATA RATES ได้อย่างถูกต้อง ซึ่งในขณะเดียวกัน สัญญาณนาฬิกาของเครื่องที่จุก CLOCK OUTPUT ก็สามารถนำไปใช้ได้อย่างอิสระ สำหรับสัญญาณที่ได้จาก MANUAL OUTPUT นั้น ก็สามารถนำมาใช้ทดสอบการทำงานของเครื่องได้เช่นเดียวกัน โดยนำสัญญาณมาป้อนเข้าที่จุก EXTERNAL TRIG และ EXTERNAL CLOCK ซึ่งการทำงานของเครื่องจะมีการเปลี่ยนแปลงในลักษณะที่เป็น STEP ตามการควบคุมที่สวิทช์ CLOCK MANUAL

ส่วนหน้าที่ของชุดควบคุมแต่ละชุดนั้น จะกล่าวโดยสรุปไว้ดังนี้

1. POWER สำหรับเปิด - ปิดการทำงานของเครื่อง
2. DATA RATE RANGE สำหรับเลือกย่านอัตราการส่งข้อมูล
3. DATA RATE ADJ สำหรับปรับอัตราการส่งข้อมูลอย่างละเอียด
4. DATA LEVEL สำหรับปรับระดับของสัญญาณข้อมูล
5. CLOCK LEVEL สำหรับปรับระดับของสัญญาณนาฬิกา
6. DATA LENGTH สำหรับเลือกความยาวของข้อมูล
7. BITS CONTROL สำหรับเลือกระดับลอจิกของแต่ละบิต
8. DATA CONTROL
 - NORM สำหรับสัญญาณรูปแบบปกติ
 - INV สำหรับกลับรูปแบบสัญญาณเป็นตรงข้าม
 - RTZ สำหรับสัญญาณรหัสแบบ Return To Zero
9. CLOCK CONTROL
 - INT สำหรับเลือกใช้นาฬิกาภายในเครื่อง
 - EXT สำหรับเลือกรับสัญญาณนาฬิกาจากภายนอก
 - TRIG สำหรับกำหนดการส่งข้อมูลจากสัญญาณทริกเกอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- FREE สำหรับกำหนดการส่งข้อมูลจากสัญญาณนาฬิกาภายในเครื่อง
- 10. CLOCK MANUAL สำหรับสร้างสัญญาณนาฬิกาซึ่งถูกควบคุมโดยสวิตช์
- 11. INPUT
 - EXT TRIG สำหรับป้อนสัญญาณทริกเกอร์จากภายนอก
 - EXT CLOCK สำหรับป้อนสัญญาณนาฬิกาจากภายนอก
- 12. OUTPUT
 - DATA OUT สำหรับนำสัญญาณข้อมูลไปใช้งาน
 - CLK OUT สำหรับนำสัญญาณนาฬิกาไปใช้งาน
 - SYNC OUT สำหรับนำสัญญาณซิงค์ไปใช้งาน
 - MANUAL OUT สำหรับนำสัญญาณจากการควบคุมแบบ MANUAL ไปใช้งาน



บทที่ 4

บทสรุป

เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองนี้ จากการทดสอบถึงแม้ว่าจะสามารถทำงานได้ตามต้องการ แต่จะพบว่าที่อัตราการส่งข้อมูลสูง ๆ นั้น รูปคลื่นสัญญาณที่ได้จะไม่เรียบเหมือน เช่น อัตราการส่งข้อมูลต่ำ ๆ และเมื่อเพิ่มสัญญาณนาฬิกาให้สูงขึ้นเพื่อให้มีอัตราการส่งข้อมูลที่เร็วขึ้นจนกระทั่งเป็นล้านบิตต่อวินาที จะพบว่า ข้อมูลที่ได้ นั้นเกิดการผิดเพี้ยนขึ้น ทั้งนี้ เนื่องจากเหตุผลหลายประการ คือ

1. ไอซีมีข้อดีมีความเร็วในการทำงานที่ไม่สูงนัก
2. ค่าเก็บประจุที่เกิดขึ้นจากโครงสร้างของไอซีมีผลทำให้สัญญาณเกิดการผิดเพี้ยนขึ้น
3. การทำงานของไอซีมีช่วงการหน่วงเวลา (delay) เกิดขึ้น จึงทำให้การเปลี่ยนแปลงระดับลอจิกของเกตแต่ละชุดมีเวลาที่แตกต่างกัน ซึ่งจะส่งผลให้วงจรทำงานไม่สัมพันธ์กันจึงเกิดการผิดเพี้ยนขึ้นกับสัญญาณ
4. การออกแบบวงจรในบางส่วนยังไม่ได้ค่าที่เหมาะสม เช่น ชุดบัฟเฟอร์ที่ต่อระหว่างส่วนต่าง ๆ ของวงจร ซึ่งจะมีผลทำให้เกิดการผิดเพี้ยนของสัญญาณได้ง่าย โดยเฉพาะที่ความถี่สูง

จากเหตุผลดังกล่าวจึงทำให้เครื่องกำเนิดสัญญาณข้อมูลเลขฐานสองนี้ มีอัตราการส่งข้อมูลที่ไม่สูงมากนัก ทั้งนี้เพราะต้องการหลีกเลี่ยงจากปัญหาที่กล่าวมา ดังนั้นถ้าต้องการแก้ไขปัญหาดังกล่าว จึงควรที่จะเปลี่ยนการทำงานของวงจรใหม่ โดยใช้ไอซีประเภทที่ทีแอล ทรานซิล 74Hxx ซึ่งเป็นทรานซิลที่มีความเร็วสูง (high speed TTL) และควรเลือกไอซีที่มีช่วงการหน่วงเวลาดำค้ำย แต่ข้อดีของไอซีมีข้อดีที่เหนือกว่าไอซีชนิดอื่น คือ มีการใช้พลังงานในการทำงานที่ต่ำมาก และใช้กับย่านแหล่งจ่ายไฟที่กว้าง จึงทำให้หลีกเลี่ยงปัญหาจากสัญญาณรบกวนได้ ดังนั้น การที่จะออกแบบให้วงจรมีการทำงานในลักษณะใด สิ่งสำคัญที่ควรคำนึงถึงก็คือ วัตถุประสงค์ในการนำไปใช้งาน ซึ่งเป็นสิ่งที่

ภาคผนวก

SCL4000B SERIES FAMILY SPECIFICATIONS

ABSOLUTE MAXIMUM RATINGS¹

DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage	V_{IN}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Input Current (any one input)	I_{IN}	= 10	mAdc
Power Dissipation	P_T	300	mW
Storage Temperature Range	T_S	-65 to +150	°C

RECOMMENDED OPERATING CONDITIONS¹

DC Supply Voltage	V_{DD}	3 to 15	Vdc
Operating Temperature Range	T_A		
Military Range Device (C,D,F packages, chips)		-55 to +125	°C
Commercial Range Device (E package)		-40 to +85	°C

¹Voltage referenced to V_{SS} .

Parametric limits are guaranteed for $V_{DD} = 5, 10,$ and 15 Vdc. Where low power is required, the lowest supply voltage, consistent with required speed, should be used. For larger noise immunity and higher speed, higher supply voltages should be specified. The lower limit of supply regulation is 3 Vdc or as determined by required system speed, noise immunity, or interface to other logic. The recommended upper limit is 15 Vdc or as determined by power dissipation restrictions or interface to other logic.

Unused inputs must be connected to $V_{DD}, V_{SS},$ or another input.

Care should be used in handling CMOS devices; static charges may damage the device.

ELECTRICAL SPECIFICATIONS

Parametric limits listed here are guaranteed for the entire SCL4000B Series Family unless otherwise specified on the individual data sheets.

STATIC CHARACTERISTICS ($V_{SS} = 0V$).

PARAMETER	V_{DD} (Vdc)	CONDITIONS	T_{LOW}		+25°C			T_{HIGH}		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT Gates	5 10 15	$V_{IN} = V_{SS}$ or V_{DD}	-	0.05	-	0.0005	0.05	-	1.5	μ Adc
			-	0.1	-	0.001	0.1	-	3.0	
			-	0.2	-	0.002	0.2	-	6.0	
Buffers, Flip-Flops	5 10 15	All valid input combinations	-	1.0	-	0.005	1.0	-	30	μ Adc
			-	2.0	-	0.01	2.0	-	60	
			-	4.0	-	0.02	4.0	-	120	
MSI	5 10 15		-	5	-	0.05	5	-	150	μ Adc
			-	10	-	0.1	10	-	300	
			-	20	-	0.2	20	-	600	
HIGH-LEVEL OUTPUT VOLTAGE	V_{OH}	$V_{IN} = V_{SS}$ or V_{DD} $ I_{OL} \leq 1\mu A$	4.99	-	4.99	5	-	4.95	-	Vdc
			9.99	-	9.99	10	-	9.95	-	
			14.99	-	14.99	15	-	14.95	-	
LOW-LEVEL OUTPUT VOLTAGE	V_{OL}	$V_{IN} = V_{SS}$ or V_{DD} $ I_{OH} \leq 1\mu A$	-	0.01	-	0	0.01	-	0.05	Vdc
			-	0.01	-	0	0.01	-	0.05	
			-	0.01	-	0	0.01	-	0.05	
MINIMUM INPUT HIGH VOLTAGE	V_{IH}	$V_O = 0.5V$ or $4.5V$ $V_O = 1.0V$ or $9.0V$ $V_O = 1.5V$ or $13.5V$ $ I_{OL} \leq 1\mu A$	-	3.5	-	2.75	3.5	-	3.5	Vdc
			-	7.0	-	5.5	7.0	-	7.0	
			-	11.0	-	8.25	11.0	-	11.0	
			-		-			-		

T_{LOW} = -55°C for C, D, F, and H devices (Military Temperature Range)

= -40°C for E device (Commercial Temperature Range)

T_{HIGH} = +125°C for C, D, F, and H devices (Military Temperature Range)

= +85°C for E device (Commercial Temperature Range)

STATIC CHARACTERISTICS (V_{SS} = 0V) Continued

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ¹		Units	
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
MAXIMUM INPUT LOW VOLTAGE	V _{IL}	5	V _O =0.5V or 4.5V	1.5	—	1.5	2.25	—	1.5	—	Vdc
		10	V _O =1.0V or 9.0V	3.0	—	3.0	4.5	—	3.0	—	
		15	V _O =1.5V or 13.5V I _O ≤ 1μA	4.0	—	4.0	6.75	—	4.0	—	
OUTPUT HIGH (SOURCE) CURRENT Standard: C, D, F, H device E device Balanced: C, D, F, H device E device	I _{OH}	5	V _{OH} =4.6V	-0.25	—	-0.2	-0.5	—	-0.14	—	mAdc
		10	V _{OH} =9.5V	-0.62	—	-0.5	-1.3	—	-0.35	—	
		15	V _{OH} =13.5V V _{IN} =V _{SS} or V _{DD}	-1.9	—	-1.5	-5.0	—	-1.1	—	
		5	V _{OH} =4.6V	-0.24	—	-0.2	-0.5	—	-0.16	—	
		10	V _{OH} =9.5V	-0.6	—	-0.5	-1.3	—	-0.4	—	
		15	V _{OH} =13.5V V _{IN} =V _{SS} or V _{DD}	-1.8	—	-1.5	-5.0	—	-1.2	—	
		5	V _{OH} =4.6V	-0.64	—	-0.51	-1.25	—	-0.36	—	
		10	V _{OH} =9.5V	-1.6	—	-1.3	-3.25	—	-0.9	—	
		15	V _{OH} =13.5V V _{IN} =V _{SS} or V _{DD}	-4.2	—	-3.4	-10	—	-2.4	—	
		5	V _{OH} =4.6V	-0.61	—	-0.51	-1.25	—	-0.41	—	
		10	V _{OH} =9.5V	-1.5	—	-1.3	-3.25	—	-1.1	—	
		15	V _{OH} =13.5V V _{IN} =V _{SS} or V _{DD}	-4.0	—	-3.4	-10	—	-2.8	—	
OUTPUT LOW (SINK) CURRENT Standard: C, D, F, H device E device Balanced: C, D, F, H device E device	I _{OL}	5	V _{OL} =0.4V	0.64	—	0.51	0.78	—	0.36	—	mAdc
		10	V _{OL} =0.5V	1.6	—	1.3	2.0	—	0.9	—	
		15	V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	4.2	—	3.4	7.8	—	2.4	—	
		5	V _{OL} =0.4V	0.61	—	0.51	0.78	—	0.41	—	
		10	V _{OL} =0.5V	1.5	—	1.3	2.0	—	1.1	—	
		15	V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	4.0	—	3.4	7.8	—	2.8	—	
		5	V _{OL} =0.4V	0.64	—	0.51	1.25	—	0.36	—	
		10	V _{OL} =0.5V	1.6	—	1.3	3.25	—	0.9	—	
		15	V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	4.2	—	3.4	10	—	2.4	—	
		5	V _{OL} =0.4V	0.61	—	0.51	1.25	—	0.41	—	
		10	V _{OL} =0.5V	1.5	—	1.3	3.25	—	1.1	—	
		15	V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	4.0	—	3.4	10	—	2.8	—	
INPUT CURRENT	I _{IN}	15	V _{IN} =0 or 15V	—	±0.1	—	±10 ⁻⁵	±0.1	—	±1.0	μAdc

- ¹ T_{LOW} = -55°C for C, D, F, and H devices (Military Temperature Range)
 = -40°C for E device (Commercial Temperature Range)
 T_{HIGH} = +125°C for C, D, F, and H devices (Military Temperature Range)
 = +85°C for E device (Commercial Temperature Range)

DYNAMIC CHARACTERISTICS (T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
INPUT CAPACITANCE	C _{IN}	—	5	7.5	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Part types designated "UB" meet the above parametric specifications with the following exception, unless otherwise specified on the individual data sheets.

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ¹		Unit	
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
MINIMUM INPUT HIGH VOLTAGE	V _{IH}	5	V _O =0.5V or 4.5V	—	4.0	—	2.75	4.0	—	4.0	Vdc
		10	V _O =1.0V or 9.0V	—	8.0	—	5.5	8.0	—	8.0	
		15	V _O =1.5V or 13.5V I _O < 1μA	—	12.0	—	8.25	12.0	—	12.0	
MAXIMUM INPUT LOW VOLTAGE	V _{IL}	5	V _O =0.5V or 4.5V	1.0	—	1.0	2.25	—	1.0	—	Vdc
		10	V _O =1.0V or 9.0V	2.0	—	2.0	4.5	—	2.0	—	
		15	V _O =1.5V or 13.5V I _O < 1μA	3.0	—	3.0	6.75	—	3.0	—	

¹T_{LOW} = -55°C for C, D, F, and H devices (Military Temperature Range)


= -40°C for E device (Commercial Temperature Range)

T_{HIGH} = +125°C for C, D, F, and H devices (Military Temperature Range)

= +85°C for E device (Commercial Temperature Range)

The user should consult the section of this book entitled "CMOS Design Considerations" in conjunction with the Family Specifications given here to assure proper system performance.

¹As defined in JEDEC Standard Specification



PARAMETER DEFINITIONS AND WAVEFORMS

DEFINITIONS

The following information provides detailed explanations of the electrical parameters specified on SCL4000 Series data sheets. These parameters are categorized into Absolute Maximum Ratings, Recommended Operating Conditions, Static Electrical Characteristics, and Dynamic Electrical Characteristics. Virtually all devices in the SCL4000 Series are fully described by a combination of the parameters identified in this section; in a few special cases, however, parameters unique to a device are defined on the individual data sheet.

While all parameters exhibit a statistical distribution about a mean value, only the mean value and one worst-case limit — either the minimum or the maximum value — appears on the data sheet. Following the EIA standard guidelines, the minimum limit value is always less than the mean or typical value, and the maximum

limit value is always greater than the typical value. Several parameters, therefore, require the prefix "minimum" or "maximum" in order to maintain the proper convention on the data sheet. These prefixes should not be confused with the minimum and maximum designations applied to limit values. Thus, "maximum clock frequency" has minimum limit values specified, while "minimum clock pulse width" has maximum limit values specified.

Each parameter is measured under a specified set of conditions: supply voltage, input voltages and currents, output voltages and currents, input signal switching characteristics, etc. To assist the designer in constructing his system, any given parameter is measured under the same test conditions for all devices in the SCL4000 Series, whether they fall into the B, UB, or AB designation.

ABSOLUTE MAXIMUM RATINGS

These ratings are absolute limits within which safe operation occurs. The presence of conditions outside these limits may cause severe device degradation, and possibly catastrophic failure. These ratings apply across the entire temperature range.

DC Supply Voltage Range

To prevent forward biasing and possibly damaging the structural and protective diode junctions present in CMOS construction, V_{DD} must never be more than 0.5Vdc negative with respect to V_{SS} .

The maximum limit of 18Vdc prevents primary breakdown of any internal device junction.

Input Voltage Range

The voltage at any device input must not exceed either the V_{SS} or V_{DD} supply voltages by more than 0.5Vdc. Unrestricted operation outside this range may damage the input protection diodes, or cause internal latch-up.

RECOMMENDED OPERATING CONDITIONS

These conditions specify ranges within which reliable operations may be maintained. Systems utilizing CMOS should be designed to operate within these ranges.

DC Supply Voltage Range

The lower limit of 3Vdc is based upon transistor threshold levels. The recommended maximum limit of 15V is substantially below the primary breakdown limit for the devices to allow for limited power-supply transient and regulation limits.

STATIC ELECTRICAL CHARACTERISTICS

These parameters apply to devices in the steady-state condition. They are specified at the low temperature limits (-55°C or -40°C), $+25^{\circ}\text{C}$, and the high temperature limits ($+125^{\circ}\text{C}$ or $+85^{\circ}\text{C}$), with typical values given at $+25^{\circ}\text{C}$.

Quiescent Device Current (I_{DD})

Quiescent current is defined as the current flowing

DC Input Current

To prevent excessive dissipation in the junctions of the protection diodes, input current must be limited to less than 10mAdc.

Maximum Package Power Dissipation

This requirement prevents excessive junction or package temperatures from developing. The maximum rating of 300mW includes both quiescent (dc) and dynamic (ac) dissipation, and should be calculated from the discussion of Power Dissipation in the section entitled "Design Considerations."

Storage Temperature Range

The temperature range within which devices may be stored without electrical connection is -65°C to $+150^{\circ}\text{C}$. Device reliability may be degraded when stored outside this range.

Operating Temperature Range

The maximum ambient temperature range within which the device may be reliably operated is -55°C to $+125^{\circ}\text{C}$ (the standard military temperature range) for the C, D, and F packages, and -40°C to $+85^{\circ}\text{C}$ (an extended commercial range) for the E package. Chips (H suffix) may be operated over the full military temperature range, -55°C to $+125^{\circ}\text{C}$.

into the V_{DD} terminal of the device with no load on the outputs. This current is measured under all valid input combinations (inputs tied in all valid combinations to V_{SS} or V_{DD}). The maximum limit reflects domination by surface leakage effects. Most devices exhibiting typical leakage currents are dominated by junction leakage which doubles with every 11°C increase in temperature.

These values have been standardized into three

categories: gates, buffers and flip-flops, and MSI devices. Solid State Scientific does not degrade this parameter for commercial temperature range devices (E package).

Output Voltage (V_{OH} , V_{OL})

V_{OH} is defined as the high-level output voltage under no-load conditions ($|I_{O1}| < 1\mu A$), with inputs tied to V_{SS} or V_{DD} . Similarly, V_{OL} is the low-level output voltage measured under the same conditions. Both parameters are guaranteed to be no more than 0.01Vdc from the supply voltage at low temperature and +25°C, and no more than 0.05Vdc from the supply voltage at high temperature.

Input Voltage (V_{IH} , V_{IL})

V_{IH} and V_{IL} are defined as the minimum input high voltage and the maximum input low voltage, respectively, which produce no more than a 10% V_{DD} change in output voltage under no-load conditions ($|I_{IN}| < 1\mu A$). This parameter differentiates device designations "B" and "UB"

In general, "B" devices have greater noise immunity, i.e., lower V_{IH} and higher V_{IL} , than "UB" devices because output buffering more effectively isolates outputs from input voltage variations.

Output Drive Currents (I_{OH} , I_{OL})

Output drive current is the source current (I_{OH}) with the output high, or the sink current (I_{OL}) with the output low, that flows out of or into the device from a load of specific voltage. Polarity is defined as positive when flowing into the output. Inputs are tied directly to V_{SS} or V_{DD} ; output voltages are specified at equal voltage drops for both parameters at given supply voltage.

At $V_{DD} = 5Vdc$, I_{OH} and I_{OL} are specified at $V_{OH} = 4.6Vdc$ and $V_{OL} = 0.4Vdc$, respectively. Logic outputs of "B" and "UB" devices are capable of driving one low-power TTL load across temperature. Although the source current (I_{OH}) specification for these devices is lower than the sink current (I_{OL}) specification (I_{IL} (TTL) $\gg I_{OL}$), many devices in the SCL 4000 Series Family are designed for balanced drives at these output voltages.

DYNAMIC ELECTRICAL CHARACTERISTICS

Switching characteristics are specified at a total output load capacitance per output $C_L = 50pF$, ambient temperature $T_A = 25^\circ C$, and input rise and fall times $t_r, t_f = 20nS$ (except for maximum input rise and fall time specifications). Typical temperature coefficient for dynamic characteristics is $\{0.3\%/^\circ C\}$ (negative for maximum clock frequency (f_{CL}) and positive for other parameters). Solid State Scientific does not degrade dynamic parameters for commercial temperature range devices (E package).

Propagation Delay Time (t_{PLH} , t_{PHL})

These parameters are specified on all data sheets. For non-synchronous circuits and inputs, the delay time is measured from the 50% point of the input signal edge to the 50% point of the resulting output signal edge. For synchronous inputs (having a clock signal), the delay time is measured from the 50% of the clock signal edge associated with the input level to the 50% point of the resulting output signal edge. The designation "LH" refers to the low-to-high output transition; "HL" refers to the high-to-low output transition. Propagation delays increase linearly with load capacitance.

All gates and flip-flops, and a number of MSI parts, fall into this category; this is noted on the individual data sheets.

At $V_{DD} = 10Vdc$, an output voltage drop of 0.5Vdc from either supply is used as the standard condition for specifying I_{OH} and I_{OL} .

At $V_{DD} = 15Vdc$, 1.5Vdc is used as the standard output voltage drop. Current values are designed to drive two standard HTL loads over temperature.

The limits at the temperature extremes reflect the 0.3%/°C current decrease with increasing temperature at 25°C characteristic of CMOS. Most device data sheets supply transistor characteristic curves for determination of output drive current under other operating conditions.

Solid State Scientific does not degrade these parameters for commercial temperature range devices (E package).

3-State Output Leakage Current (I_{ZL})

Leakage current at the output terminal of a 3-state device when disabled (high-impedance state) is measured under the two worst-case conditions: V_{DD} is applied at the output along with input combinations which would normally force the output low; V_{SS} is applied at the output along with input combinations which would normally force the output high.

Solid State Scientific does not degrade this parameter for commercial temperature range devices (E package).

Input Current

Input current is defined as the current that flows into or out of an input terminal when V_{SS} or V_{DD} is applied to that terminal. Input current consists of junction leakages in the diode protection circuit, and is typically $\approx 10pA$. Worst-case input current is specified at $V_{DD} = 15Vdc$ across temperature, with a maximum of $\approx 1.0\mu A$ at $+125^\circ C$ ($+85^\circ C$ for commercial temperature range devices).

Solid State Scientific does not degrade this parameter for commercial temperature range devices.

3-State Propagation Delay (t_{PHZ} , t_{PLZ} , t_{ZHL} , t_{ZLH})

The t_{PHZ} (high-level to 3-state) and t_{PLZ} (low-level to 3-state) propagation delays are measured from the 50% point of the disable input leading edge to the 90% point of the output signal falling edge (t_{PHZ}) or to the 10% point of the output signal rising edge (t_{PLZ}). The t_{ZHL} (3-state to high-level) and t_{ZLH} (3-state to low-level) propagation delays are measured from the 50% point of the disable input trailing edge to the 10% point of the output signal rising edge (t_{ZHL}) or to the 90% point of the output signal falling edge (t_{ZLH}). In addition to the 50pF load capacitance, a 1KΩ load resistor is tied to V_{SS} (t_{PHZ} and t_{ZHL}) or V_{DD} (t_{PLZ} and t_{ZLH}).

Output Transition Time (t_{TLH} , t_{THL})

These parameters refer to the rise (t_{TLH}) and fall (t_{THL}) times at device outputs. They are measured from the 10% to the 90% points of the output waveform. Both parameters are functions of output transistor sizes, and fall into standard categories in the same way as output drive current. Output transition times vary linearly with load capacitance C_L .

Minimum (Clock) Pulse Width (PW)

Minimum pulse width refers to that portion of the input signal between the active (leading) edge and the opposite (trailing) edge. It is defined as the interval between the 50% points of each edge. When applied to clock signals, this parameter also refers to the remaining portion of the signal, i.e., 50% duty cycle.

Maximum Clock Frequency (f_{clk})

The maximum clock frequency is the rate at which information can transfer through a synchronous circuit without developing system problems due to excessive propagation delays across internal stages.

Maximum Clock Rise and Fall Times ($t_{r,c}$, $t_{f,c}$)

These limits refer to the maximum allowable input transition times which prevent interactions between internal stages from interfering with proper clocking. These parameters are measured from the 10% point to the 90% point of the input signal, and usually decrease with increasing operating voltage.

When synchronous stages are cascaded, however, maximum rise and fall times of the clock input should be equal to or less than the transition times of data outputs driving data inputs, plus the propagation delay of the output driving stage for the output capacitive load. This prevents improper operation resulting from logic state interaction between adjoining stages.

Minimum Setup Time (t_{su})

Setup time refers to the minimum interval between the data or control input signal and the clock or strobe signal which guarantees proper entry of that information into the device. It is measured between the 50% points of the two appropriate edges.

Minimum Hold Time (t_{hd})

Hold time refers to the interval after the clock or strobe edge during which data or control information must remain valid. It is measured between the 50% points of the two appropriate edges.


Removal Time (t_{rm})

Removal time is defined as the interval after removing an asynchronous control input during which a clock or strobe signal edge may not be recognized. This parameter is similar to minimum setup time, and is measured from the 50% point of the control input trailing edge to the 50% point of the clock or strobe signal leading edge.


Input Capacitance (C_{in})

The input capacitance is defined as the ac capacitance under zero bias conditions as applied to any input. This capacitance is typically 5pF for most devices; it is somewhat higher for inputs to high-current buffers.


DYNAMIC PARAMETER WAVEFORMS



Non-Synchronous Circuit Waveshapes and Timing Parameters



Synchronous Circuit Waveshapes and Timing Parameters.



Three-State Propagation Delay Waveshape and Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LOW POWER DUAL VOLTAGE COMPARATOR

LM193/293/393
LM193A/293A/393A/LM2903

DESCRIPTION

The LM193 series consists of two independent precision voltage comparators with an offset voltage specification as low as 2.0mV mV for two comparators which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage. These comparators also have a unique characteristic in that the input common mode voltage range includes ground, even though operated from a single power supply voltage.

The LM193 series was designed to directly interface with TTL and CMOS. When operated from both plus and minus power supplies, the LM193 series will directly interface with MOS logic where their low power drain is a distinct advantage over standard comparators.


FEATURES

- Wide single supply voltage range 2.0Vdc to 36Vdc or dual supplies ± 1.0 Vdc to ± 18 Vdc
- Very low supply current drain (0.8mA) independent of supply voltage (2.0mW/comparator at 5.0Vdc)
- Low input biasing current 25nA
- Low input offset current ± 5 nA and offset voltage ± 3 mV
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage.
- Low output 250mV at 4mA saturation voltage
- Output voltage compatible with TTL, DTL, ECL, MOS and CMOS logic systems.

APPLICATIONS

- A/D converters
- Wide range VCO
- MOS clock generator
- High voltage logic gate
- Multivibrators


LM193/293/393/193A/293A/393A/2903-N,T. PIN CONFIGURATIONS



ABSOLUTE MAXIMUM RATINGS

PARAMETER	RATING	UNIT
Vcc supply voltage	36 or ± 18	Vdc
Differential input voltage	36	Vdc
Input voltage	-0.3 to +36	Vdc
Power dissipation†		
Molded DIP	570	mW
Metal can	900	mW
Output short circuit to ground‡	Continuous	
Input current (VIN < -0.3Vdc)	50	mA
Operating temperature range		°C
LM193/193A	-55 to +125	
LM293/293A	-25 to +85	
LM393/393A	0 to +70	
LM2903	-40 to +85	
Storage temperature range	-65 to +150	°C
Lead temperature (soldering 10 sec.)	300	°C

EQUIVALENT CIRCUIT



LOW-POWER DUAL-VOLTAGE COMPARATOR

LM193/293/393

LM193A/293A/393A/LM2903

DC ELECTRICAL CHARACTERISTICS $V_T = 5V_{DC}$. LM193/193A: $-55^\circ C \leq T_A \leq +125^\circ C$ unless otherwise specified.
 LM293/293A: $-25^\circ C \leq T_A \leq +85^\circ C$ unless otherwise specified.
 LM393/393A: $0^\circ C \leq T_A \leq +70^\circ C$ unless otherwise specified.
 LM2903: $-40^\circ C \leq T_A \leq +85^\circ C$ unless otherwise specified.

PARAMETER	TEST CONDITIONS	LM193A			LM293A/393A			LM2903			UNIT
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
V _{OS} Input offset voltage ⁵	T _A = 25°C Over temp.		±1.0	±2.0 ±4.0		±1.0	±2.0 ±4.0		±2.0 ±9	±7.0 ±15	mV
V _{CM} Input common mode voltage range ^{6, 10}	T _A = 25°C Over temp.	0		V+ - 1.5 V+ - 2.0	0		V+ - 1.5 V+ - 2.0	0		V+ - 1.5 V+ - 2.0	V
V _{IDR} Differential input voltage ⁴	Keep all V _{IN} 's ≥ 0Vdc (or V-II need)			V+			V+			V+	V
I _B Input bias current ^b	I _{IN(+)} or I _{IN(-)} with output in linear range T _A = 25°C Over temp.		25	100 300		25	250 400		25	250 500	nA
I _{OS} Input offset current	I _{IN(+)} - I _{IN(-)} T _A = 25°C Over temp.		±3.0	±25 ±100		±5.0	±50 ±150		±5 ±50	±50 ±200	nA nA
I _{OL} Output sink current	V _{IN(+)} ≥ 1Vdc, V _{IN(-)} = 0, V _O ≤ 1.5Vdc, T _A = 25°C	6.0	16		6.0	16		6.0	16		mA
I _{OH} Output leakage current	V _{IN(+)} ≥ 1Vdc, V _{IN(-)} = 0 V _O = 30Vdc Over temp. V _O = 5Vdc, T _A = 25°C		0.1	1.0		0.1	1.0		0.1	1.0	μA nA
I _{CC} Supply current	R _L = ∞ on both comparators. T _A = 25°C V+ = 30V, over temp.		0.8 1	1 2.5		0.8 1	1 2.5		0.8 1	1 2.5	mA
A _V Voltage gain	R _L ≥ 15kΩ, V+ = 15Vdc	50	20		50	200		25	100		V/mV
V _{OL} Saturation voltage	V _{IN(+)} ≥ 1Vdc, V _{IN(-)} = 0, I _{SINK} ≤ 4mA T _A = 25°C Over temp.		250	400 700		250	400 700		400	400 700	mV
T _{LSR} Large signal response time	V _{IN} = TTL logic swing, V _{AEF} = 1.4Vdc, V _{RL} = 5Vdc, R _L = 5.1kΩ, T _A = 25°C		300			300			300		ns
T _R Response time ⁶	V _{HL} = 5Vdc, R _L = 5.1kΩ, T _A = 25°C		1.3			1.3			1.3		μs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LOW POWER DUAL VOLTAGE COMPARATOR

LM193/293/393
LM193A/293A/393A/LM2903

DC ELECTRICAL CHARACTERISTICS (Cont'd) $V_T = 5V_{DC}$, LM193/193A: $-55^\circ C \leq T_A \leq +125^\circ C$ unless otherwise specified, LM293/293A: $-25^\circ C \leq T_A \leq +85^\circ C$ unless otherwise specified, LM393/393A: $0^\circ C \leq T_A \leq +70^\circ C$ unless otherwise specified, LM2903: $-40^\circ C \leq T_A \leq +85^\circ C$ unless otherwise specified.⁷

PARAMETER	TEST CONDITIONS	LM193			LM293/393			UNIT
		Min	Typ	Max	Min	Typ	Max	
V_{OS} Input offset voltage ⁵	$T_A = 25^\circ C$ Over temp.		± 2.0	± 5.0 ± 9.0		± 2.0	± 5.0 ± 9.0	mV
V_{CM} Input common mode voltage range ^{6,10}	$T_A = 25^\circ C$ Over temp.	0 0		$V_T - 1.5$ $V_T - 2.0$	0 0		$V_T - 1.5$ $V_T - 2.0$	V
V_{IDR} Differential input voltage ⁴	Keep all $V_{IN} \geq 0V_{DC}$ (or V_T if need)			V_T			V_T	V
I_B Input bias current ⁸	$I_{IN(+)}$ or $I_{IN(-)}$ with output in linear range $T_A = 25^\circ C$ Over temp.		25	100 300		25	250 400	nA
I_{OS} Input offset current	$I_{IN(+)} - I_{IN(-)}$ $T_A = 25^\circ C$ Over temp.		± 3.0	± 25 ± 100		± 5.0	± 50 ± 150	nA nA
I_{CL} Output sink current	$V_{IN(+)} \geq 1V_{DC}$, $V_{IN(-)} = 0$, $V_O \leq 1.5V_{DC}$, $T_A = 25^\circ C$	6.0	16		6.0	16		mA
I_{OH} Output leakage current	$V_{IN(+)} \geq 1V_{DC}$, $V_{IN(-)} = 0$, $V_O = 5V_{DC}$, $T_A = 25^\circ C$, $V_O = 30V_{DC}$, over temp.		0.1	1.0		0.1	1.0	nA μA
I_{CC} Supply current	$R_L = \infty$ on both comparators $T_A = 25^\circ C$ $V_T = 30V$, over temp.		0.8	1 2.5		0.8	1 2.5	mA
A_V Voltage gain	$R_L \geq 15k\Omega$, $V_T = 15V_{DC}$	50	200		50	200		V/mV
V_{OL} Saturation voltage	$V_{IN(+)} \geq 1V_{DC}$, $V_{IN(-)} = 0$, $I_{SINK} \leq 4mA$, $T_A = 25^\circ C$ Over temp.		250	400 700		250	400 700	mV
T_{LSR} Large signal response time	$V_{IN} = TTL$ logic swing, $V_{REF} = 1.4V_{DC}$, $V_{RL} = 5V_{DC}$, $R_L = 5.1k\Omega$, $T_A = 25^\circ C$		300			300		ns
T_R Response time ⁹	$V_{RL} = 5V_{DC}$, $R_L = 5.1k\Omega$, $T_A = 25^\circ C$		1.3			1.3		μs

NOTES

- For operating at high temperatures, the LM393/393A and LM2903 must be derated based on a $125^\circ C$ maximum junction temperature and a thermal resistance of $175^\circ C/W$ which applies for the device soldered in a printed circuit board operating in a still air ambient. The LM193/193A/293/293A must be derated based on a $150^\circ C$ maximum junction temperature. The low bias dissipation and the "On-Off" characteristics of the outputs keeps the chip dissipation very small ($I_{PT} = 10\mu W$), provided the output transistors are allowed to saturate.
- Short circuits from the output to V_T can cause excessive heating and eventual destruction. The maximum output current is approximately $20mA$ independent of the magnitude of V_T .
- This input current will only exist when the voltage at any of the input leads is driven negative. It is due to the collector-base junction of the input PNP transistors becoming forward biased and thereby acting as input diode clamps. In addition to this diode action, there is also lateral NPN parasitic transistor action on the IC chip. This transistor action can cause the output voltages of the comparators to go to the V_T voltage level or to ground for a large overdrive for the time duration that an input is driven negative. This is not destructive and normal output states will re-establish when the input voltage, which was negative, again returns to a value greater than $-0.3V_{DC}$.
- Positive excursions of input voltage may exceed the power supply level. As long as the

- other voltage remains within the common-mode range, the comparator will provide a proper output state. The low input voltage state must not be less than $-0.3V_{DC}$ (V_{DC} below the magnitude of the negative power supply, if used).
- At output switch point, $V_O = 1.4V_{DC}$, $R_L = 0\Omega$ with V_T from $5V_{DC}$ to $30V_{DC}$, and over the full input common-mode range $0V_{DC}$ to $V_T - 1.5V_{DC}$.
- The input common-mode voltage or either input signal voltage should not be allowed to go negative by more than $0.3V$. The upper end of the common-mode voltage range is $V_T - 1.5V$, but either or both inputs can go to $30V_{DC}$ without damage.
- With the LM293/293A, all temperature specifications are limited to $-25^\circ C \leq T_A \leq +85^\circ C$ and the LM393/393A, all temperature specifications are limited to $0^\circ C \leq T_A \leq +70^\circ C$. The LM2903 is limited to $-40^\circ C \leq T_A \leq +85^\circ C$.
- The direction of the input current is out of the IC due to the PNP input stage. This current is essentially constant, independent of the state of the output and no loading change exists on the reference or input lines.
- The response time specified is for a $100mV$ input step with a $5mV$ overdrive. For larger overdrive signals, $30ns$ can be obtained, see typical performance characteristics section.
- For input signals that exceed V_{CC} , only the overdriven comparator is affected. With a $5V$ supply, V_{CC} should be limited to $25V_{max}$, and a limiting resistor should be used on all inputs that might exceed the positive supply.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MM74C925, MM74C926, MM74C927, MM74C928 4-digit counters with multiplexed 7-segment output drivers general description

These CMOS counters consist of a 4-digit counter, an internal output latch, NPN output sourcing drivers for a 7-segment display, and an internal multiplexing circuitry with four multiplexing outputs. The multiplexing circuit has its own free-running oscillator, and requires no external clock. The counters advance on negative edge of clock. A high signal on the Reset input will reset the counter to zero, and reset the carry-out low. A low signal on the Latch Enable input will latch the number in the counters into the internal output latches. A high signal on Display Select input will select the number in the counter to be displayed; a low level signal on the Display Select will select the number in the output latch to be displayed.

The MM74C925 is a 4-decade counter and has Latch Enable, Clock and Reset inputs.

The MM74C926 is like the MM74C925 except that it has a display select and a carry-out used for cascading counters. The carry-out signal goes high at 6000, goes back low at 0000.

The MM74C927 is like the MM74C926 except the second most significant digit divides by 6 rather than 10. Thus, if the clock input frequency is 10 Hz, the display would read tenths of seconds and minutes (i.e., 9:59.9).

The MM74C928 is like the MM74C926 except the most significant digit divides by 2 rather than 10 and the

carry-out is an overflow indicator which is high at 2000, and it goes back low only when the counter is reset. Thus, this is a 3 1/2-digit counter.

features



- Wide supply voltage range 3V to 6V
- Guaranteed noise margin 1V
- High noise immunity $0.45 V_{CC}$ typ
- High segment sourcing current 40 mA @ $V_{CC} = 1.6V, V_{CC} = 5V$
- Internal multiplexing circuitry

design considerations

Segment resistors are desirable to minimize power dissipation and chip heating. The DM75492 serves as a good digit driver when it is desired to drive bright displays. When using this driver with a 5V supply, at room temperature, the display can be driven without segment resistors to full illumination. The user must use caution in this mode however, to prevent overheating of the device by using too high a supply voltage or by operating at high ambient temperatures.

The input protection circuitry consists of a series resistor, and a diode to ground. Thus input signals exceeding V_{CC} will not be clamped. This input signal should not be allowed to exceed 15V.

connection diagrams



functional description

- Reset — Asynchronous, active high
- Display Select — High, displays output of counter
Low, displays output of latch
- Latch Enable — High, flow through condition
Low, latch condition
- Clock — Negative edge sensitive

- Segment Output — Current sourcing with 80 mA @ $V_{OUT} = V_{CC} - 1.6V$ typical. Also, sink capability = 2 LTTL loads
- Digit Output — Current sourcing with 1 mA @ $V_{OUT} = 1.75V$. Also, sink capability = 2 LTTL loads
- Carry-out — 2 LTTL loads. See carry-out waveforms.

absolute maximum ratings (Note 1)

Voltage at Any Output Pin	Gnd - 0.3V to $V_{CC} + 0.3V$
Voltage at Any Input Pin	Gnd - 0.3V to +15V
Operating Temperature Range (T_A)	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C
Package Dissipation	Refer to $P_{D(MAX)}$ vs T_A Graph
Operating V_{CC} Range	3V to 6V
V_{CC}	6.5V
Lead Temperature (Soldering, 10 seconds)	300°C

dc electrical characteristics Min/max limits apply at $-40^\circ C \leq T_j \leq +85^\circ C$, unless otherwise noted.

PARAMETER		CONDITIONS	MIN	TYP	MAX	UNITS
CMOS TO CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC} = 5.0V$	3.5			V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC} = 5.0V$			1.5	V
$V_{OUT(1)}$	Logical "1" Output Voltage (Carry-out and Digit Output Only)	$V_{CC} = 5.0V, I_O = -10\mu A$	4.5			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC} = 5.0V, I_O = 10\mu A$			0.5	V
$I_{IN(1)}$	Logical "1" Input Current	$V_{CC} = 5.0V, V_{IN} = 15V$		0.005	1.0	μA
$I_{IN(0)}$	Logical "0" Input Current	$V_{CC} = 5.0V, V_{IN} = 0V$	-1.0	-0.005		μA
I_{CC}	Supply Current	$V_{CC} = 5.0V$, Outputs Open Circuit, $V_{IN} = 0V$ or 5V		20	1000	μA
CMOS/LPTTL INTERFACE						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC} = 4.75V$	$V_{CC} - 1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC} = 4.75V$			0.8	V
$V_{OUT(1)}$	Logical "1" Output Voltage (Carry-Out and Digit Output Only)	$V_{CC} = 4.75V$, $I_O = -360\mu A$	2.4			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC} = 4.75V$, $I_O = .360\mu A$			0.4	V
OUTPUT DRIVE						
V_{OUT}	Output Voltage (Segment Sourcing Output)	$I_{OUT} = -65\text{ mA}, V_{CC} = 5V, T_j = 25^\circ C$		$V_{CC} - 1.3$		V
		$I_{OUT} = -40\text{ mA}, V_{CC} = 5V$		$V_{CC} - 1.2$		V
		$T_j = 100^\circ C$ $T_j = 150^\circ C$	$V_{CC} - 1.6$ $V_{CC} - 2$	$V_{CC} - 1.4$		V
R_{ON}	Output Resistance (Segment Sourcing Output)	$I_{OUT} = -65\text{ mA}, V_{CC} = 5V, T_j = 25^\circ C$		20		Ω
		$I_{OUT} = -40\text{ mA}, V_{CC} = 5V$		30	40	Ω
		$T_j = 100^\circ C$ $T_j = 150^\circ C$		35	50	Ω
	Output Resistance (Segment Output) Temperature Coefficient			0.6	0.8	$\%/^\circ C$
I_{SOURCE}	Output Source Current (Digit Output)	$V_{CC} = 4.75V, V_{OUT} = 1.75V, T_j = 150^\circ C$	-1	-2		mA
I_{SOURCE}	Output Source Current (Carry-out)	$V_{CC} = 5V, V_{OUT} = 0V, T_j = 25^\circ C$	-1.75	-3.3		mA
I_{SINK}	Output Sink Current (All Outputs)	$V_{CC} = 5V, V_{OUT} = V_{CC}, T_j = 25^\circ C$	1.75	3.6		mA
θ_{JA}	Thermal Resistance	MM74C925 (Note 4)		75	100	$^\circ C/W$
		MM74C926, MM74C927, MM74C928		70	90	$^\circ C/W$

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

Note 2: Capacitance is guaranteed by periodic testing.




Note 3: C_{PD} determines the no load ac power consumption of any CMOS device. For complete explanation see 54C/74C Family Characteristics application note, AN-90.

Note 4: θ_{JA} measured in free-air with device soldered into printed circuit board.

ac electrical characteristics $T_j = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, unless otherwise specified





PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
f_{MAX}	Maximum Clock Frequency	$V_{CC} = 5.0\text{V}$, Square Wave Clock	$T_j = 25^\circ\text{C}$ $T_j = 100^\circ\text{C}$	2 1.5	4 MHz
$t_{r, f}$	Maximum Clock Rise or Fall Time	$V_{CC} = 5.0\text{V}$		15	μs
t_{WR}	Reset Pulse Width	$V_{CC} = 5.0\text{V}$	$T_j = 25^\circ\text{C}$ $T_j = 100^\circ\text{C}$	250 320	100 125
t_{WLE}	Latch Enable Pulse Width	$V_{CC} = 5.0\text{V}$	$T_j = 25^\circ\text{C}$ $T_j = 100^\circ\text{C}$	250 320	100 125
$t_{SET(CLK)}$	Clock to Latch-Enable Set-Up Time	$V_{CC} = 5.0\text{V}$	$T_j = 25^\circ\text{C}$ $T_j = 100^\circ\text{C}$	2500 3200	1250 1600
t_{LR}	Latch Enable to Reset Wait Time	$V_{CC} = 5.0\text{V}$	$T_j = 25^\circ\text{C}$ $T_j = 100^\circ\text{C}$	0 0	-100 -100
$t_{SET(RLE)}$	Reset to Latch Enable Set-Up Time	$V_{CC} = 5.0\text{V}$	$T_j = 25^\circ\text{C}$ $T_j = 100^\circ\text{C}$	320 400	160 200
f_{MUX}	Multiplexing Output Frequency	$V_{CC} = 5.0\text{V}$			1000
C_{IN}	Input Capacitance	Any Input (Note 2)			5

typical performance characteristics




Note: V_D = Voltage across digit driver.

logic and block diagrams




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Segment Output Driver



Input Protection




Common Cathode LED Display



Segment Identification



switching time waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4011B, SCL4012B
SCL4023B, SCL4068B



CMOS NAND GATES

SCL4011B – Quad 2-Input NAND
SCL4012B – Dual 4-Input NAND
SCL4023B – Triple 3-Input NAND
SCL4068B – 8-Input NAND


FEATURES

- ◆ Buffered Outputs
- ◆ Diode Protection on all Inputs
- ◆ Fully "B"-Series Compatible
- ◆ Balanced Output Drive Current Specifications





TRUTH TABLE

Inputs	Output
1 1...1	0
All other combinations	1

FUNCTION DIAGRAMS



CONNECTION DIAGRAMS
(all packages)



Add suffix to package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A		
C, D, F, H Device		-55 to +125	°C
E Device		-40 to +85	°C

ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C		T _{HIGH} ²		Units	
			Min.	Max.	Min.	Typ. ³	Max.	Min.		Max.
QUIESCENT DEVICE CURRENT	100	V _{IN} = V _{SS} or V _{DD} All valid input combinations	-	-	-	-	-	-	-	
	5		0.05	0.0005	0.05	-	-	1.5	μAdc	
	15		0.10	0.001	0.10	-	-	3.0	μAdc	
			-	0.20	0.002	0.20	-	-	6.0	μAdc


NOTES: 1. Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
 2. T_{LOW} = -55°C for C, O, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = +85°C for E device.
 3. These devices have been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER		V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	5	-	125*	250*	ns.
		10	-	60	120	ns.
		15	-	45	90	ns.
OUTPUT TRANSITION TIME	t _{FLH} , t _{FHL}	5	-	100	200	ns.
		10	-	50	100	ns.
		15	-	40	80	ns.




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics

LOGIC DIAGRAMS



SCHEMATIC DIAGRAM SCL4012B (1 of 2 gates)



SCL4013B




CMOS DUAL D-TYPE FLIP-FLOP

FEATURES

- ◆ Independent Set and Reset Controls
- ◆ Static Operation
- ◆ Logic Edge-Clocked Design
- ◆ 16MHz Toggle Rate @ 10Vdc
- ◆ Balanced Output Drive Current Specifications

DESCRIPTION

The SCL4013B consists of two identical, independent D-type Flip-Flops. These devices can be used for shift register applications, and, by connecting the \bar{Q} output to the Data input, for counter and toggle applications. The logic level present at the D input is transferred to the Q output during the positive-going transition of the Clock pulse. Setting or resetting is independent of the Clock and is accomplished by a high level on the Set or Reset line, respectively.



TRUTH TABLE

$CL \Delta$	D	R	S	Q	\bar{Q}
0	0	0	0	0	1
0	1	0	0	1	0
0	x	0	0	Q	\bar{Q}
x	x	1	0	0	1
x	x	0	1	1	0
x	x	1	1	1	1

NO CHANGE

▲ = Level Change
x = Don't Care

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage $V_{DD} - V_{SS}$ 3 to 15 Vdc

Operating Temperature T_A


C, D, F, H Device -55 to +125 °C

E Device -40 to +85 °C

LOGIC DIAGRAM



BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS^{1,2}


PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	5 10 15	V _{IN} = V _{SS} or V _{DD} All valid input combinations	-	1.0 2.0 4.0	-	0.005 0.01 0.02	1.0 2.0 4.0	-	30 50 120	μA _{dc}

- NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = +85°C for E device.
³ This device has been designed for balanced output drive current specifications. Consult Family Specifications.


DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
CLOCKED OPERATION					
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	5 10 15	- 65 45	125 100 80	ns
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	5 10 15	- 50 40	200 100 80	ns
MINIMUM CLOCK PULSE WIDTH	PW _{CL}	5 10 15	- 30 20	70 60 40	ns
MAXIMUM CLOCK FREQUENCY	f _{CL}	5 10 15	3.5 8.0 12.5	7.0 16 25	MHz
MAXIMUM CLOCK RISE AND FALL TIME ¹	t _{rCL} , t _{fCL}	5 10 15	15 10 5	- - -	μs
MINIMUM SETUP TIME	t _{setup}	5 10 15	- - -	25 10 7.5	ns
MINIMUM HOLD TIME	t _{hold}	5 10 15	- - -	-25 -10 -5	ns
SET AND RESET OPERATIONS					
PROPAGATION DELAY TIME S to Q, R to Q	t _{PLH}	5 10 15	- - -	125 65 45	ns
MINIMUM SET AND RESET PULSE WIDTH	PW _S , PW _R	5 10 15	- - -	65 30 25	ns
SET AND RESET REMOVAL TIME	t _{rem}	5 10 15	- - -	0 0 0	ns

¹ When units are cascaded, the maximum rise and fall times of the clock input should be equal to or less than the transition times of the data outputs driving data inputs, plus the propagation delay of the output driving stage for the output capacitive load.



Typical P-Channel Source Current Characteristics



Typical N-Channel Sink Current Characteristics

SCL4024B



CMOS 7-STAGE BINARY COUNTER

FEATURES


- ◆ 7 Fully Static Stages
- ◆ Buffered Outputs Available from All Stages
- ◆ Common Reset Line
- ◆ 8 MHz Counting Rate @ 10Vdc
- ◆ All Inputs Buffered

DESCRIPTION

The SCL4024B is a single chip monolithic medium scale integrated circuit containing N-Channel and P-Channel enhancement-mode MOS transistors. Seven single-phase clocked counting stages are provided with the Q output of each stage accessible. The Counter is reset to "zero" by a high level on the Reset input. Each counter stage is a static master-slave flip-flop. The counter state is advanced one count on the negative-going transition of each input pulse.

TRUTH TABLE

Clock	Reset	State
0	0	No Change
0	1	All Outputs Low
1	0	No Change
1	1	All Outputs Low
	0	No Change
	1	All Outputs Low
	0	Advance One Count
	1	All Outputs Low




RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	VDD - VSS	3 to 15	Vdc
Operating Temperature	TA	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

LOGIC DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	5	—	0.05	5	—	150	μA _{dc}
			—	10	—	0.1	10	—	300	
			—	20	—	0.2	20	—	600	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.


= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.


= +85°C for E device.

DYNAMIC CHARACTERISTICS (C_L = 50 pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
CLOCKED OPERATION					
PROPAGATION DELAY TIME Clock to Q ₁	t _{PLH} , t _{PHL}	5	—	200	ns
		10	—	100	
		15	—	80	
Q _i to Q _{i+1}	t _{PLH} , t _{PHL}	5	—	125	ns
		10	—	60	
		15	—	45	
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	5	—	130	ns
		10	—	65	
		15	—	50	
MINIMUM CLOCK PULSE WIDTH	PW _{CL}	5	—	165	ns
		10	—	60	
		15	—	45	
MAXIMUM CLOCK FREQUENCY	f _{CL}	5	1.5	3.0	MHz
		10	4.0	8.0	
		15	5.5	11	
MAXIMUM CLOCK RISE AND FALL TIME	t _{rCL} , t _{fCL}	5	15	—	μs
		10	10	—	
		15	5	—	
RESET OPERATION					
PROPAGATION DELAY TIME	t _{PHL}	5	—	350	ns
		10	—	175	
		15	—	130	
MINIMUM RESET PULSE WIDTH	PW _R	5	—	250	ns
		10	—	125	
		15	—	100	
RESET REMOVAL TIME	t _{rem}	5	—	250	ns
		10	—	75	
		15	—	60	




Typical P-Channel Source Current Characteristics



Typical N-Channel Sink Current Characteristics

TYPICAL COUNTER STAGE





CD4047BM/CD4047BC Low Power Monostable/Astable Multivibrator

general description

CD4047B is capable of operating in either the monostable or astable mode. It requires an external capacitor (between pins 1 and 3) and an external resistor (between pins 2 and 3) to determine the output pulse width in the monostable mode, and the output frequency in the astable mode.

Astable operation is enabled by a high level on the astable input or low level on the astable input. The output frequency (at 50% duty cycle) at Q and \bar{Q} outputs is determined by the timing components. A frequency twice that of Q is available at the Oscillator Output; a 50% duty cycle is not guaranteed.

Monostable operation is obtained when the device is triggered by low-to-high transition at + trigger input or high-to-low transition at - trigger input. The device can be retriggered by applying a simultaneous low-to-high transition to both the + trigger and retrigger inputs.

A high level on Reset input resets the outputs Q to low, \bar{Q} to high.

features

- Wide supply voltage range 3V to 15V
- High noise immunity 0.45 V_{DD} typ
- Low power TTL compatibility fan out of 2⁺ driving 74L or driving 74LS

SPECIAL FEATURES

- Low power consumption: special CMOS oscillator configuration
- Monostable (one-shot) or astable (free-running) operation

- True and complemented buffered outputs
- Only one external R and C required

MONOSTABLE MULTIVIBRATOR FEATURES

- Positive or negative-edge trigger
- Output pulse width independent of trigger pulse duration
- Retriggerable option for pulse width expansion
- Long pulse widths possible using small RC components by means of external counter provision
- Fast recovery time essentially independent of pulse width
- Pulse-width accuracy maintained at duty cycles approaching 100%


ASTABLE MULTIVIBRATOR FEATURES

- Free-running or gated operating modes
- 50% duty cycle
- Oscillator output available
- Good astable frequency stability
typical frequency = $\pm 2\% + 0.03\%/^{\circ}\text{C}$ @ 100 kHz
= $\pm 0.5\% + 0.015\%/^{\circ}\text{C}$ @ 10 kHz
(circuits trimmed to frequency V_{DD} = 10V $\pm 10\%$)


applications

- Frequency discriminators
- Timing circuits
- Time-delay applications
- Envelope detection
- Frequency multiplication
- Frequency division

block and connection diagrams



Dual-In-Line and Flat Package



absolute maximum ratings

(Notes 1 and 2)

V _{DD} dc Supply Voltage	-0.5 to +18V _{DC}
V _{IN} Input Voltage	-0.5 to V _{DD} + 0.5V _{DC}
T _S Storage Temperature Range	-65°C to +150°C
P _D Package Dissipation	500 mW
T _L Lead Temperature (Soldering, 10 seconds)	300°C

recommended operating conditions

(Note 2)

V _{DD} dc Supply Voltage	3 to 15V _{DC}
V _{IN} Input Voltage	0 to V _{DD} V _{DC}
T _A Operating Temperature Range	-55°C to +125°C
CD4047BM	
CD4047BC	-40°C to +85°C

dc electrical characteristics CD4047BM (Note 2)

PARAMETER	CONDITIONS	-55°C		25°C			125°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
I _{DD} Quiescent Device Current	V _{DD} = 5V		5			5		150	μA
	V _{DD} = 10V		10			10		300	μA
	V _{DD} = 15V		20			20		600	μA
V _{OL} Low Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{OH} High Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V	4.95		4.95	5		4.95		V
	V _{DD} = 10V	9.95		9.95	10		9.95		V
V _{IL} Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
	V _{DD} = 10V, V _O = 1V or 9V		3.0		4.5	3.0		3.0	V
	V _{DD} = 15V, V _O = 1.5V or 13.5V		4.0		6.75	4.0		4.0	V
V _{IH} High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V	3.5		3.5	2.75		3.5		V
	V _{DD} = 10V, V _O = 1V or 9V	7.0		7.0	5.5		7.0		V
	V _{DD} = 15V, V _O = 1.5V or 13.5V	11.0		11.0	8.25		11.0		V
I _{OL} Low Level Output Current	V _{DD} = 5V, V _O = 0.4V	0.64		0.51	0.88		0.36		mA
	V _{DD} = 10V, V _O = 0.5V	1.6		1.3	2.25		0.9		mA
	V _{DD} = 15V, V _O = 1.5V	4.2		3.4	8.8		2.4		mA
I _{OH} High Level Output Current	V _{DD} = 5V, V _O = 4.6V	-0.64		-0.51	-0.88		-0.36		mA
	V _{DD} = 10V, V _O = 9.5V	-1.6		-1.3	-2.25		-0.9		mA
	V _{DD} = 15V, V _O = 13.5V	-4.2		-3.4	-8.8		-2.4		mA
I _{IN} Input Current	V _{DD} = 15V, V _{IN} = 0V		-0.1		-10 ⁻⁵		-0.1		μA
	V _{DD} = 15V, V _{IN} = 15V		0.1		10 ⁻⁵		0.1		μA

dc electrical characteristics CD4047BC (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C			85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
I _{DD} Quiescent Device Current	V _{DD} = 5V		20			20		150	μA
	V _{DD} = 10V		40			40		300	μA
	V _{DD} = 15V		80			80		600	μA
V _{OL} Low Level Output Voltage	I _{OL} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{DD} = 15V			0.05		0	0.05		0.05	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

dc electrical characteristics (Continued) CD4047BC (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C			85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
VOH High Level Output Voltage	I _O < 1 μA V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V	4.95		4.95	5		4.95		V
		9.95		9.95	10		9.95		V
		14.95		14.95	15		14.95		V
VIL Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V V _{DD} = 10V, V _O = 1V or 9V V _{DD} = 15V, V _O = 1.5V or 13.5V		1.5		2.25	1.5		1.5	V
			3.0		4.5	3.0		3.0	V
			4.0		6.75	4.0		4.0	V
VIH High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V V _{DD} = 10V, V _O = 1V or 9V V _{DD} = 15V, V _O = 1.5V or 13.5V	3.5		3.5	2.75		3.5		V
		7.0		7.0	5.5		7.0		V
		11.0		11.0	8.25		11.0		V
IOL Low Level Output Current	V _{DD} = 5V, V _O = 0.4V V _{DD} = 10V, V _O = 0.5V V _{DD} = 15V, V _O = 1.5V	0.52		0.44	0.88		0.36		mA
		1.3		1.1	2.25		0.9		mA
		3.6		3.0	8.8		2.4		mA
IOH High Level Output Current	V _{DD} = 5V, V _O = 4.6V V _{DD} = 10V, V _O = 9.5V V _{DD} = 15V, V _O = 13.5V	-0.52		-0.44	-0.88		-0.36		mA
		-1.3		-1.1	-2.25		-0.9		mA
		-3.6		-3.0	-8.8		-2.4		mA
IIN Input Current	V _{DD} = 15V, V _{IN} = 0V V _{DD} = 15V, V _{IN} = 15V		-0.3		-10 ⁻⁵	-0.3		-1.0	μA
			0.3		10 ⁻⁵	0.3		1.0	μA

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed, they are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.


Note 2: V_{SS} = 0V unless otherwise specified.

ac electrical characteristics CD4047B

T_A = 25°C, C_L = 50 pF, R_L = 200k, Input t_r = t_f = 20 ns, unless otherwise specified.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
t _{PHL} , t _{PLH} Propagation Delay Time Astable, Astable to Osc Out	V _{DD} = 5V		200	400	ns
	V _{DD} = 10V		100	200	ns
	V _{DD} = 15V		80	160	ns
t _{PHL} , t _{PLH} Astable, Astable to Q, \bar{Q}	V _{DD} = 5V		550	900	ns
	V _{DD} = 10V		250	500	ns
	V _{DD} = 15V		200	400	ns
t _{PHL} , t _{PLH} + Trigger, - Trigger to Q, \bar{Q}	V _{DD} = 5V		700	1200	ns
	V _{DD} = 10V		300	600	ns
	V _{DD} = 15V		240	480	ns
t _{PHL} , t _{PLH} + Trigger, Retrigger to Q, \bar{Q}	V _{DD} = 5V		300	600	ns
	V _{DD} = 10V		175	300	ns
	V _{DD} = 15V		150	250	ns
t _{PHL} , t _{PLH} Reset to Q, \bar{Q}	V _{DD} = 5V		300	600	ns
	V _{DD} = 10V		125	250	ns
	V _{DD} = 15V		100	200	ns
t _{THL} , t _{TLH} Transition Time Q, \bar{Q} , Osc Out	V _{DD} = 5V		100	200	ns
	V _{DD} = 10V		50	100	ns
	V _{DD} = 15V		40	80	ns
t _{WL} , t _{WH} Minimum Input Pulse Duration	Any Input				
	V _{DD} = 5V		500	1000	ns
	V _{DD} = 10V		200	400	ns
t _{rCL} , t _{fCL} + Trigger, Retrigger, Rise and Fall Time	V _{DD} = 5V			15	μs
	V _{DD} = 10V			5	μs
	V _{DD} = 15V			5	μs
C _{IN} Average Input Capacitance	Any Input		5	7.5	pF

logic diagram




*Special input protection circuit to permit larger input-voltage swings

truth table

FUNCTION	TERMINAL CONNECTIONS			OUTPUT PULSE FROM	TYPICAL OUTPUT PERIOD OR PULSE WIDTH
	TO V _{DD}	TO V _{SS}	INPUT PULSE TO		
Astable Multivibrator					
Free-Running	4, 5, 6, 14	7, 8, 9, 12		10, 11, 13	$t_A(10, 11) = 4.40 RC$
True Gating	4, 6, 14	7, 8, 9, 12	5	10, 11, 13	$t_A(13) = 2.20 RC$
Complement Gating	6, 14	5, 7, 8, 9, 12	4	10, 11, 13	
Monostable Multivibrator					
Positive-Edge Trigger	4, 14	5, 6, 7, 9, 12	8	10, 11	
Negative-Edge Trigger	4, 8, 14	5, 7, 9, 12	6	10, 11	$t_M(10, 11) = 2.48 RC$
Retriggerable	4, 14	5, 6, 7, 9	8, 12	10, 11	
External Countdown*	14	5, 6, 7, 8, 9, 12	(See Figure)	(See Figure)	(See Figure)

Note: External resistor between terminals 2 and 3. External capacitor between terminals 1 and 3.


* Typical Implementation of External Countdown Option



$$t_{EXT} = (N - 1) t_A + (t_M + t_A/2)$$


typical performance characteristics

Typical Q, \bar{Q} , Osc Out Period Accuracy vs Supply Voltage (Astable Mode Operation)




$f_{Q, \bar{Q}}$	R	C
A 1000 kHz	22k	10 pF
B 100 kHz	22k	100 pF
C 10 kHz	220k	100 pF
D 1 kHz	220k	1000 pF
E 100 Hz	2.2M	1000 pF

Typical Q, \bar{Q} , Pulse Width Accuracy vs Supply Voltage (Monostable Mode Operation)




t_M	R	C
A 2 μ s	22k	10 pF
B 7 μ s	22k	100 pF
C 60 μ s	220k	100 pF
D 550 μ s	220k	1000 pF
E 5.5 ms	2.2M	1000 pF

Typical Q, \bar{Q} and Osc Out Period Accuracy vs Temperature (Astable Mode Operation)




$f_{Q, \bar{Q}}$	R	C
A 1000 kHz	22k	10 pF
B 100 kHz	22k	100 pF
C 10 kHz	220k	100 pF
D .1 kHz	220k	1000 pF

Typical Q and \bar{Q} Pulse Width Accuracy vs Temperature (Monostable Mode Operation)



t_M	R	C
A 2 μ s	22k	10 pF
B 7 μ s	22k	100 pF
C 60 μ s	220k	100 pF
D 550 μ s	220k	1000 pF

timing diagrams



SCL4518B
SCL4520B



CMOS DUAL UP COUNTERS

FEATURES

- ◆ Two Independent 4-Bit Counters
- ◆ Internally Synchronous for High Speed
- ◆ Dual BCD (SCL4518B) and Dual Binary (SCL4520B) Configurations
- ◆ Direct Reset
- ◆ Logic Edge-Clocked Design
- ◆ Trigger from either Edge of Clock Signal
- ◆ Static Operation— DC to 5MHz @ 10Vdc

DESCRIPTION


The SCL4518B Dual BCD Counter and the SCL4520B Dual Binary Counter are constructed with MOS P-channel and N-channel enhancement-mode devices in a single monolithic structure. Each consists of two identical, independent, internally synchronous 4-stage counters. The counter stages are type-D flip-flops, with interchangeable Clock and Enable lines for incrementing on either the positive-going or negative-going transition as required when cascading multiple stages. Each counter can be cleared by applying a high level on the Reset line. In addition, the SCL4518B will count out of all undefined states within two clock periods. These complementary MOS up counters find primary use in multi-stage synchronous or ripple counting applications requiring low power dissipation and/or high noise immunity.

TRUTH TABLE


CLOCK	EENABLE	RESET	ACTION
	1	0	Increment Counter
0		0	Increment Counter
	X	0	No Change
X		0	No Change
	0	0	No Change
1		0	No Change
X	X	1	Q0 thru Q3 = 0

X = Don't Care

TIMING DIAGRAM



CONNECTION DIAGRAM (all packages)



Add suffix for package:


- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	VDD - VSS	3 to 15	Vdc
Operating Temperature	TA	-55 to +125	°C
C, D, F, H Device		-55 to +125	°C
E Device		-40 to +85	°C

BLOCK DIAGRAM



SCL4518 — Dual BCD Up Counter
SCL4520 — Dual Binary

ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS


PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ¹		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	-	5	-	0.05	5	-	150	μA _{DC}
			-	10	-	0.1	10	-	300	
			-	15	-	0.2	20	-	600	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H devices.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H devices.
 = + 85°C for E device.


DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
CLOCKED OPERATION					
PROPAGATION DELAY TIME From Clock or Clock Enable	t _{PLH} , t _{PHL}	5	-	225	ns
		10	-	100	
		15	-	80	
OUTPUT TRANSITION TIME	t _{PLH} , t _{FHL}	5	-	130	ns
		10	-	85	
		15	-	50	
MINIMUM CLOCK PULSE WIDTH	PW _{CL}	5	-	120	ns
		10	-	50	
		15	-	40	
MINIMUM CLOCK ENABLE PULSE WIDTH	PW _{CE}	5	-	200	ns
		10	-	90	
		15	-	75	
MAXIMUM CLOCK FREQUENCY	f _{CL}	5	1.0	2.0	MHz
		10	2.5	5.0	
		15	3.0	6.0	
MAXIMUM CLOCK OR CLOCK ENABLE RISE & FALL TIME ²	t _{rCL} , t _{fCL}	5	15	-	μs
		10	5	-	
		15	3	-	
RESET OPERATION					
PROPAGATION DELAY TIME	t _{PHL}	5	-	225	ns
		10	-	100	
		15	-	80	
MINIMUM RESET PULSE WIDTH	PW _R	5	-	120	ns
		10	-	50	
		15	-	40	
RESET REMOVAL TIME	t _{rem}	5	-	100	ns
		10	-	50	
		15	-	40	

² When units are cascaded, the maximum rise and fall times of the clock input should be equal to or less than the transition times of the data outputs driving data inputs, plus the propagation delay of the output driving stage for the output capacitive load.




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics


LOGIC DIAGRAMS



APPLICATIONS INFORMATION



Ripple cascading of four counters with positive-edge triggering.



Synchronous cascading of four binary counters with negative-edge triggering.

SCL4528B



CMOS DUAL MONOSTABLE MULTIVIBRATOR


FEATURES

- ◆ Two Independent Multivibrators on One Chip
- ◆ Triggerable from Leading- or Trailing-Edge Pulse
- ◆ Retriggerable
- ◆ Resettable
- ◆ Q and \bar{Q} Buffered Outputs Available
- ◆ Wide Range of Output Pulse Widths

DESCRIPTION

The SCL4528B Dual Multivibrator provides stable retriggerable/resettable one-shot operation for any fixed-voltage timing application. Timing for the circuit is controlled by an external resistor-capacitor combination (R_x-C_x). Adjustment of these components permits generation of output pulse widths from nanoseconds to minutes. Leading-edge and trailing-edge Trigger inputs are provided, and both positive-going and negative-going pulses are available from complementary outputs.

Timing pulses may be terminated at any time by applying a low logic level to the Reset input C_D .



RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			


FUNCTION TABLE

C_D	INPUTS		OUTPUTS	
	A	B	Q	\bar{Q}
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	↑	H	High-Level Pulse	Low-Level Pulse
H	L	↓	Low-Level Pulse	High-Level Pulse


- H = High Level (Steady State)
- L = Low Level (Steady State)
- ↑ = Transition, Low-to-High
- ↓ = Transition, High-to-Low
- X = Irrelevant (Inc. Transitions)
- High-Level Pulse
- Low-Level Pulse

BLOCK DIAGRAM



(one of two devices)



SCL4528B PULSE WIDTH VS R_x , C_x , V_{DD}



LOGIC DIAGRAM



Normalized Pulse Width versus Temperature

Notes:

There is no effective maximum limit on R_x ; recommended minimum value for R_x is $1K\Omega$. There are no restrictions on the value of C_x .

For proper operation all unused inputs should be tied to a logic level. The mode point (T2) of a unused half of device should be tied high through an external resistor to V_{DD} .

ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ¹		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	-	5	-	0.05	5	-	150	μA _{dc}
			-	10	-	0.1	10	-	300	
			-	20	-	0.2	20	-	600	


NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
 T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = + 85°C for E device.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	C _x (pF)	R _x (kΩ)	V _{DD} (Vdc)	Min.	Typ.	Max.	Units	
PROPAGATION DELAY TIME	t _{PLH} , t _{PML}	15 5	5	-	270	540	ns	
			10	-	90	180		
			15	-	70	140		
	From C _O	1000 10	5	-	510	1020	ns	
			10	-	170	340		
			15	-	120	240		
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	-	5	-	130	260	ns	
			10	-	65	130		
			15	-	50	100		
	Note: \bar{Q} Output	t _{FLM}	15 5	5	-	130	260	ns
				10	-	65	130	
				15	-	50	100	
MINIMUM INPUT PULSE WIDTH A or β Input	PW _{in}	-	5	-	70	140	ns	
			10	-	30	60		
			15	-	25	50		
OUTPUT PULSE WIDTH MATCH Same package	ΔPW _{out}	1000 10	5	-	± 7.5	±15	%	
			10	-	±10	±20		
			15	-	±10	±20		
	Different packages	1000 10	5	-	-	±50	%	
			10	-	-	±50		
			15	-	-	±50		




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics


AC TEST WAVEFORMS:




APPLICATIONS INFORMATION



Astable Operation



Connection for Non-Triggerable Operation



Astable Multivibrator with Adjustable Period and Duty Cycle

SCL4585B



CMOS 4-BIT MAGNITUDE COMPARATOR


FEATURES

- ◆ Binary or BCD Comparison
- ◆ Expandable
- ◆ A<B, A=B, A>B Outputs Available

DESCRIPTION

This 4-Bit Magnitude Comparator performs comparison of straight binary and straight BCD (8-4-2-1) codes. Three decisions about two 4-bit words (A, B) are made and are externally available at three outputs. These devices are fully expandable to any number of bits without external gates. Words of greater length may be compared by connecting comparators in cascade. The A<B and A=B outputs of a stage handling less-significant bits are connected to the corresponding A<B and A=B inputs of the next stage handling more-significant bits. The A>B cascading input is connected to a high level. The stage handling the least-significant bits must have a high-level voltage applied to the A=B and A>B inputs. An alternate method of cascading which reduces the comparison time is shown under Applications Information.

CONNECTION DIAGRAM
(all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


- DC Supply Voltage VDD - VSS 3 to 15 Vdc
- Operating Temperature TA -55 to +125 °C
- C, D, F, H Device -40 to +85 °C
- E Device

TRUTH TABLE

Inputs				Cascading			Outputs		
A3, B3	A2, B2	A1, B1	A0, B0	A<B	A=B	A>B	A<B	A=B	A>B
A3>B3	X	X	X	X	X	1	0	0	1
A3=83	A2>B2	X	X	X	X	1	0	0	1
A3=83	A2=82	A1>B1	X	X	X	1	0	0	1
A3=83	A2=82	A1=81	A0>B0	X	X	1	0	0	1
A3=83	A2=82	A1=81	A0=80	0	0	1	0	0	1
A3=83	A2=82	A1=81	A0=80	0	1	1	0	1	0
A3=83	A2=82	A1=81	A0=80	1	0	1	1	0	0
A3=83	A2=82	A1=81	A0<B0	X	X	X	1	0	0
A3=83	A2=82	A1<B1	X	X	X	X	1	0	0
A3=83	A2<B2	X	X	X	X	X	1	0	0
A3<B3	X	X	X	X	X	X	1	0	0
X	X	X	X	X	X	0	-	-	0

X = Don't Care

BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	.CONDITIONS.	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	V _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	5	—	0.05	5	—	150	μA _{dc}
			—	10	—	0.1	10	—	300	
			—	15	—	0.2	20	—	600	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

T_{LOW} = -55°C for C, D, F, H device.


= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.


= + 85°C for E device.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER		V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	5	—	300	600	ns
		10	—	125	250	
		15	—	90	180	
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	5	—	130	260	ns
		10	—	65	130	
		15	—	50	100	




Typical P-Channel
Source Current Characteristics





Typical N-Channel
Sink Current Characteristics

LOGIC DIAGRAM



APPLICATIONS INFORMATION

COMPARISON OF TWO N-BIT WORDS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ชำระหนี้ใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COS/MOS INTEGRATED CIRCUITS

HCC/HCF 4067B
HCC/HCF 4097B

ANALOG MULTIPLEXERS/DEMULTIPLEXERS:

4067B SINGLE 16-CHANNEL
4097B DIFFERENTIAL 8-CHANNEL

- LOW ON RESISTANCE: 125 Ω (TYP.) OVER 15 V_{p-p} SIGNAL-INPUT RANGE FOR V_{DD}-V_{SS} = 15V
- HIGH OFF RESISTANCE: CHANNEL LEAKAGE OF ± 10 pA (TYP.) @ V_{DD}-V_{SS} = 10V
- MATCHED SWITCH CHARACTERISTICS: $\Delta R_{ON} = 5\Omega$ (TYP.) FOR V_{DD}-V_{SS} = 15V
- VERY LOW QUIESCENT POWER DISSIPATION UNDER ALL DIGITAL-CONTROL INPUT AND SUPPLY CONDITIONS: 0.2 μ W (TYP.) @ V_{DD}-V_{SS} = 10V
- BINARY ADDRESS DECODING ON CHIP
- QUIESCENT CURRENT SPECIFIED TO 20V FOR HCC DEVICE
- STANDARDIZED SYMMETRICAL OUTPUT CHARACTERISTICS
- 5V, 10V, AND 15V PARAMETRIC RATINGS
- INPUT CURRENT OF 100 nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD No. 13A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES"

The HCC 4067B, HCC 4097B (extended temperature range) and HCF 4067B, HCF 4097B (intermediate temperature range) are monolithic integrated circuits, available in 24-lead dual in-line plastic or ceramic package and ceramic flat package.

The HCC/HCF 4067 and HCC/HCF 4097 COS/MOS analog multiplexers/demultiplexers are digitally controlled analog switches having low ON impedance, low OFF leakage current, and internal address decoding. In addition, the ON resistance is relatively constant over the full input-signal range.

The HCC/HCF 4067 is a 16-channel multiplexer with four binary control inputs, A, B, C, D, and an inhibit input, arranged so that any combination of the inputs selects one switch.

The HCC/HCF 4097 is a differential 8-channel multiplexer having three binary control inputs A, B, C, and an inhibit input. The inputs permit selection of one of eight pairs of switches. A logic "1" present at the inhibit input turns all channels off.

ABSOLUTE MAXIMUM RATINGS

V _{DD} *	Supply voltage: HCC types HCF types	-0.5 to 20 -0.5 to 18	V V
V _I	Input voltage	-0.5 to V _{DD} + 0.5	V
I _I	DC input current (any one input)	± 10	mA
P _{tot}	Total power dissipation (per package) Dissipation per output transistor for T _{op} = full package-temperature range	200 100	mW mW
T _{op}	Operating temperature: HCC types HCF types	-55 to 125 -40 to 85	°C °C
T _{stg}	Storage temperature	-65 to 150	°C


* All voltage values are referred to V_{SS} pin voltage

ORDERING NUMBERS:


- HCC 4XXX BD for dual in-line ceramic package
- HCC 4XXX BF for dual in-line ceramic package, frit seal
- HCC 4XXX BK for ceramic flat package
- HCF 4XXX BF for dual in-line ceramic package, frit seal
- HCF 4XXX BE for dual in-line plastic package

MECHANICAL DATA (dimensions in mm)


Dual in-line ceramic package for HCC 4XXX BD




Dual in-line ceramic frit-seal package for HCC/HCF 4XXX BF




Dual in-line plastic package for HCF 4XXX BE




Ceramic flat package for HCC 4XXX BK




CONNECTION DIAGRAMS
For HCC/HCF 4067B




For HCC/HCF 4097B




LOGIC DIAGRAMS
For HCC/HCF 4067B




For HCC/HCF 4097B



FUNCTIONAL DIAGRAMS
For HCC/HCF 4067B



For HCC/HCF 4097B



TRUTH TABLES
For HCC/HCF 4067B

A	B	C	D	Inhibit	Selected Channel
X	X	X	X	0	None
X	X	X	X	1	0
X	X	X	X	2	1
X	X	X	X	3	2
X	X	X	X	4	3
X	X	X	X	5	4
X	X	X	X	6	5
X	X	X	X	7	6
X	X	X	X	8	7
X	X	X	X	9	8
X	X	X	X	10	9
X	X	X	X	11	10
X	X	X	X	12	11
X	X	X	X	13	12
X	X	X	X	14	13
X	X	X	X	15	14
X	X	X	X	16	15

For HCC/HCF 4097B

A	B	C	Inh	Selected Channel
X	X	X	0	None
X	X	X	1	0X.0V
X	X	X	2	1X.1V
X	X	X	3	2X.2V
X	X	X	4	3X.3V
X	X	X	5	4X.4V
X	X	X	6	5X.5V
X	X	X	7	6X.6V
X	X	X	8	7X.7V

RECOMMENDED OPERATING CONDITIONS

V_{DD} Supply voltage: HCC types
HCF types
V_I Input voltage
T_{OP} Operating temperature: HCC types
HCF types

3 to 18
3 to 15
0 to V_{DD}
-55 to 125
-40 to 85

APPLICATIONS INFORMATION

In applications where separate power sources are used to drive V_{DD} and the signal inputs, the V_{DD} current capability should exceed V_{DD}/R_L (R_L = effective external load). This provision avoids permanent current flow or clamp action on the V_{DD} supply when power is applied or removed from the HCC/HCF 4067B or HCC/HCF 4097B.

When switching from one address to another, some of the ON periods of the channels of the multiplexers will overlap momentarily, which may be objectionable in certain applications. Also when a channel is turned on or off by an address input, there is a momentary conductive path from the channel to V_{SS} , which will dump some charge from any capacitor connected to the input or output of the channel. The inhibit input turning on a channel will similarly dump some charge to V_{SS} .

The amount of charge dumped is mostly a function of the signal level above V_{SS} . Typically, at $V_{DD} - V_{SS} = 10V$, a 100 pF capacitor connected to the input or output of the channel will lose 3-4% of its voltage at the moment the channel turns on or off. This loss of voltage is essentially independent of the address or inhibit signal transition time, if the transition time is less than 1-2 μs . When the inhibit signal turns a channel off, there is no charge dumping to V_{SS} . Rather, there is a slight rise in the channel voltage level (65 mV typ.) due to capacitive coupling from inhibit input to channel input or output. Address inputs also couple some voltage steps onto the channel signal levels.

In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To avoid drawing V_{DD} current when switch current flows into the transmission gate inputs, the voltage drop across the bidirectional switch must not exceed 0.8 volt (calculated from R_{ON} values shown in ELECTRICAL CHARACTERISTICS CHART). No V_{DD} current will flow through R_L if the switch current flows into terminal 1 on the HCC/HCF 4067B, terminals 1 and 17 on the HCC/HCF 4097B.



COS/MOS INTEGRATED CIRCUIT

HCC/HCF 40107B

DUAL 2-INPUT NAND BUFFER/DRIVER

- 32 TIMES STANDARD B-SERIES OUTPUT CURRENT DRIVE SINKING CAPABILITY -136 mA TYP. @ $V_{DD}=10V$, $V_{DS}=1V$
- QUIESCENT CURRENT SPECIFIED AT 20V FOR HCC DEVICE
- 5V, 10V AND 15V PARAMETRIC RATINGS
- INPUT CURRENT OF 100 nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD No. 13A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES"

The HCC 40107B (extended temperature range) and HCF 40107B (intermediate temperature range) are monolithic integrated circuits, available in 14-lead dual in-line ceramic package, ceramic flat package 8-lead minidip plastic package and 8-lead plastic micropackage.

The HCC/HCF 40107B is a dual 2-input NAND buffer/driver containing two independent 2-input NAND buffers with open-drain single n-channel transistor outputs. This device features a wired-OR capability and high output sink current capability (136 mA typ. at $V_{DD}=10V$, $V_{DS}=1V$).

ABSOLUTE MAXIMUM RATINGS

V_{DD} *	Supply voltage: HCC types HCF types	-0.5 to 20 -0.5 to 18	V V
V_I	Input voltage	-0.5 to $V_{DD}+0.5$	V
I_I	DC input current (any one input)	± 10	mA
P_{tot}	Total power dissipation (per package) Dissipation per output transistor for T_{op} = full package-temperature range	200 100	mW mW
T_{op}	Operating temperature: HCC types HCF types	-55 to 125 -40 to 85	°C °C
T_{stg}	Storage temperature	-65 to 150	°C

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

* All voltages are with respect to V_{SS} (GND).

ORDERING NUMBERS:

HCC 40107 BD for dual in-line ceramic package
 HCC 40107 BF for dual in-line ceramic package, frit seal
 HCC 40107 BK for ceramic flat package
 HCF 40107 BE for minidip plastic package
 HCF 40107 BF for dual in-line ceramic package, frit seal
 HCF 40107 BM for plastic micropackage

STATIC ELECTRICAL CHARACTERISTICS (over recommended operating conditions)

Parameter	Test conditions				Values				Unit		
	V _I (V)	V _O (V)	I _O (μA)	V _{DD} (V)	T _{Low} *		25°C			T _{High} *	
					Min.	Max.	Typ.	Max.		Min.	Max.
I _L Quiescent current	0/ 5			5	1		0.02	1		30	
	0/10			10	2		0.02	2		60	
HCC types	0/15			15	4		0.02	4		120	
	0/20			20	20		0.04	20		600	
HCF types	0/ 5			5	4		0.02	4		30	
	0/10			10	8		0.02	8		60	
0/15				15	16		0.02	16		120	
V _{IH} ** Input high voltage		0.5/4.5	< 1	5	3.5				3.5		
		1/9	< 1	10	7				7		
		1.5/13.5	< 1	15	11				11		
V _{IL} ** Input low voltage		4.5	< 1	5	1.5			1.5		1.5	
		9	< 1	10	3			3		3	
		13.5	< 1	15	4			4		4	
Output sink current	5	0.4		5	21		16	32		12	
	5	1		5	44		30	68		25	
HCC types	10	0.5		10	49		37	74		28	
	15	1		10	89		68	136		51	
HCF types	10	0.5		15	66		50	100		38	
	5	0.4		5	17		13.6	32		12	
	5	1		5	35.7		25.5	68		22	
	10	0.5		10	39.1		31.4	74		27	
	10	1		10	72.2		57.8	136		51	
	15	0.5		15	53.5		42.5	100		37	
I _{OH} Output drive current	No Internal Pull-Up Device										
I _{IH} , I _{IL} Input leakage current	HCC types	0/18			18		±0.1		±10 ⁻³		±1
	HCF types	0/15		Any input	15		±0.3		±10 ⁻³		±1
I _{OH} , I _{OL} ** 3-state output leakage current	HCC types	0/18		18		2		10 ⁻⁴		20	
	HCF types	0/15		15		2		10 ⁻⁴		20	
C _i Input capacitance	Any input										
C _o Output capacitance	Any output										

* T_{Low} = -55°C for HCC device; -40°C for HCF device.

* T_{High} = +125°C for HCC device; +85°C for HCF device.

The Noise Margin, full package temperature range, R_L to V_{DD} = 10 kΩ: 1V min. with V_{DD} = 5V; 2V min. with V_{DD} = 10V; 2.5V min. with V_{DD} = 15V

** Measured with external pull-up resistor, R_L = 10 kΩ to V_{DD}.


*** Forced output disabled.

DYNAMIC ELECTRICAL CHARACTERISTICS (T_{amb} = 25°C, C_L = 50 pF, typical value coefficient for all V_{DD} values is 0.3%/°C, all input rise and fall time = 20 ns)


Parameter	Test conditions	Values			
		V _{DD} (V)	Min.	Typ.	Max.
Propagation delay time High-to-Low	R _L = 120Ω	5		100	200
		10		45	90
		15		30	60*
Low-to-High	R _L = 120Ω	5		100	200
		10		60	120
		15		50	100
Transition time High-to-low	R _L = 120Ω	5		50	100
		10		20	40
		15		10	20
Low-to-high	R _L = 120Ω	5		50	100
		10		35	70
		15		25	50

* external pull-up resistor to V_{DD}.


Output low (sink) current characteristics




Typical propagation delay time vs. load capacitance



Typical transition time vs. load capacitance




Typical dynamic power dissipation vs. input frequency




TYPICAL APPLICATIONS (continued)

The bar on the output line of this logic diagram indicates that the output is open drain as is shown in the previous schematic diagram and truth table.


Logic diagram of the HCC/HCF 40107B NAND buffer




A 2.2-watt incandescent lamp-driver circuit



Interface of 40107B with triac, whit: COS/MOS component and triac isolated




Line-driver circuit



TWISTED PAIR LINE 1.5 METER LENGTH OF 7/0.0076 WIRE TWISTED AT 3 TURNS PER INCH.


Multiplexed LED circuit




Solenoid driver circuit



1101-controller circuit



LED driver circuit



A	B	MOTOR FUNCTION
0	0	OFF
1	0	COUNTER CLOCKWISE AS PREVIOUS STATE
1	1	CLOCKWISE
0	1	AS PREVIOUS STATE

INHIBIT	ENABLE	OUTPUT
0	0	OFF
1	0	OFF
0	1	OFF
0	1	ON

หนังสืออ้างอิง

1. PAUL BATES, "Practical Digital and Data Communications with LSI applications", Prentice-Hall, Inc., 1987
2. JOE CHAMBERLAIN, "Word Generator", practical Electronics, July-August, 1987
3. DON LANCASTER, "CMOS Cookbook", Howard W. Sams & Co., Inc., 1977
4. กฤษภา วิศวธีรานนท์, "เรียน/เล่น/ใช้ไอซีทีจึทอล", ซีเอ็ดยูเคชั่น, 2531
5. สมยศ โลหะวิทยวิกรานต์, อุดร สระตันต์, "เครื่องวัดความถี่ + วัด C + วัดคาบเวลา", วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับที่ 69, 2529
6. ซีเอ็ดยูเคชั่น, "คู่มือไอซี CMOS 4000 SERIES", 2528

