




อ. ประดิษฐ์ วัชรนิบูลย์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของลิขสิทธิ์ที่มิก้า 023175 - 9.ธค.2532

ปริญญาโทปีการศึกษา 2531


เรื่อง Calculator printer Interface

ผู้จัดทำ


นาย อภิศักดิ์ ขจรรัตนวิชัย



อาจารย์ที่ปรึกษา
(อ. ประดิษฐ์ วัชรนิบูลย์)




กรรมการ




กรรมการ

กรรมการ



บทคัดย่อ

เครื่องพิมพ์นับว่าเป็นอุปกรณ์จำเป็นอย่างหนึ่งที่ใช้ในงานในชีวิตประจำวัน เพราะเหตุว่าข้อมูลตัวเลขสามารถนำไปเก็บเป็นหลักฐานได้ ตัวอย่างเช่น เครื่องชั่งน้ำหนัก หากเราไม่มีเครื่องพิมพ์ก็จะไม่สามารถเก็บค่าที่ชั่งไว้มาเป็นหลักฐานได้ อีกทั้งหากนำไปชั่งของชนิดเดียวกันหลายๆชิ้นเพื่อรวมค่าน้ำหนัก ก็จะต้องเสียเวลาในการจดบันทึก เสียเวลาในการรวมค่า ทั้งอาจผิดพลาด การอ่านจากสายตา เป็นต้น สำหรับงานวิจัยนี้ [Calculator Printer Interface] เป็นการพัฒนาเครื่องคำนวณขนาดเล็กที่มีเครื่องพิมพ์เฉพาะเลข (decimal printer) ในตัว ให้สามารถรับและพิมพ์ค่าข้อมูลจากอุปกรณ์ เครื่องวัดต่างๆ แต่สำหรับในงานวิจัยนี้ใช้เครื่องวัดรังสีเป็นตัวส่งข้อมูล หากต้องการตัดแปลงไปประยุกต์ใช้กับเครื่องวัดชนิดอื่นๆ ก็เพียงแค่แก้ไขเพียงเล็กน้อยเท่านั้น ซึ่งวิธีการประยุกต์และตัดแปลงนั้นได้แทรกไว้ใน Paper นี้แล้ว ฉะนั้นจะเห็นว่างานวิจัยนี้มีขอบเขตการประยุกต์ได้กว้างมาก เพียงแต่จะพิมพ์ค่าที่ได้เฉพาะที่เป็นตัวเลขเท่านั้น.



สารบัญ

หน้า

บทคัดย่อ

บทที่ 1 บทนำ

- บทนำ 1

บทที่ 2 หลักการของชุด Interface

- อุปกรณ์และการจัดระบบการพิมพ์ข้อมูล 3
- ลักษณะของเส้นสัญญาณ Matrix 6
- เทคนิคการส่งสัญญาณผ่านเส้นสัญญาณ Matrix 7

บทที่ 3 ทฤษฎี

- Block Diagram 10
- เทคนิคการเชื่อมต่อ IC digital 12
- 1. ภาค Convert Signal 16
- วงจรนับชนิดต่างๆ 17
- Multiplex 21
- 2. ภาค Switching System 23
- Opto-Coupler 29
- 3. ภาค Control 31
- Monostable 32

บทที่ 4 ผลการทดลองการทำงานของวงจร

- วงจรชุด Interface สมบูรณ์แบบ 38
- การประยุกต์ไปใช้งาน 40

บทที่ 5 บทวิจารณ์และสรุปผล

- ข้อดีอีกอย่าง ซึ่งงานวิจัยนี้ใช้ได้จริงที่ใช้เป็นตัวอย่าง 41
- กิตติกรรมประกาศ THE MODEL MS-2 และเครื่องคำนวณขนาดเล็ก 43
- หนังสืออ้างอิง 44

ภาคผนวก ออกมายัง connector ค้าง และจากการสำรวจจนรู้ถึงที่มาของ
 ที่มาของผลจากการออกแบบชุด Interface และเทคนิคการส่งข้อมูลเข้า
 เครื่องคำนวณขนาดเล็ก สามารถนำไปประยุกต์ใช้กับการบันทึกข้อมูลของ
 เครื่องมือทางวิทยาศาสตร์หรือเครื่องมือที่ใช้กันชีวิตประจำวัน ก็แสดงผลด้วย
 ระบบคิว เลขทศนิยม และเครื่องคำนวณขนาดเล็กที่มีเครื่องพิมพ์ในตัวทุกประเภท
 เพื่อสำหรับผู้ที่เลือกเครื่องคำนวณที่มีเครื่องพิมพ์ในตัวเอง CASIO รุ่น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

หลักการของ Calculator Printer Interface


2.1 อุปกรณ์และการจัดระบบการพิมพ์ข้อมูล

ชุดเครื่องพิมพ์ข้อมูล (calculator printer interface) ประกอบด้วยส่วนสำคัญ 2 ส่วนคือ ชุดเชื่อมโยงสัญญาณระหว่างเครื่องวัดกับชุดเชื่อมโยงสัญญาณ (interface) และ ชุดเชื่อมโยงสัญญาณกับเครื่องคำนวณที่มีเครื่องพิมพ์ในตัว รูปที่ 1 แสดง การเชื่อมโยงสัญญาณระหว่างอุปกรณ์นับ (เครื่องวัด), ชุดInterface และเครื่องพิมพ์ (calculator) และรูปที่ 2 แสดงการต่อสาย cable




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า
 รูปที่ 1 แผนภาพแสดงอุปกรณ์และการจัดระบบพิมพ์ข้อมูล
 ไม่ว่าจะผิดทุกสิ่งอื่น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สาย Cable 1



<u>ลำดับขา</u>	<u>ชื่อสัญญาณ</u>
1	clock input
2	open gate
3	+ Vcc 5 v
4	reset
5	GND

สาย Cable 2




<u>ลำดับขา</u>	<u>ชื่อสัญญาณ</u>
1	สาย Column ของ 0,1,4,7
2	"-----" .,2,5,8
3	"-----" =,3,6,9
4	NC
5	สาย Row ของ 0,.,=,c
6	"-----" 1,2,3,/
7	"-----" 4,5,6,*,%,RND
8	"-----" P/#,p,7,8,9,/,Ac
9	สาย Column ของ P/#,%,c
10	"-----" Ac

รูปที่ 2 แสดงการจัดเรียงสัญญาณใน Cable 1 และ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MODEL MS-2



- NOTES:
1. ALL CONNECTION VALUES IN PARENTHOSES EXCEPT AS NOTED
 2. ALL RESISTOR VALUES IN OHMS UNLESS NOTED OTHERWISE
 3. TRANSISTOR TYPES NON-COMMERCIAL TYPES EXCEPT AS NOTED
 4. LOGIC STATE IS LESS THAN 0.8 VOLTS UNLESS STATE IS GREATER THAN 2.4 VOLTS

Figure 6-1. General Schematic of Model MS-2, Sheet 2 of 3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีภาวนาไปใช้

ส่วนการต่อสาย Cable เข้ากับเครื่องวัด(ในที่นี้คือเครื่องวัดรังสี) แสดงได้ดังรูปที่3

จาก circuit ของเครื่องวัด(เครื่องวัดรังสี) ดังในรูปที่3นั้น จริงๆแล้ว เราสามารถใช้สัญญาณ BCD มาใช้ในชุด interface ของเราได้ แต่จาก circuit ของวงจรนี้จะเห็นว่าสัญญาณ BCD นั้นอยู่ภายใน Chip IC ดังนั้น เราจึงไม่สามารถ Link ออกมาได้ จำเป็นต้องสร้างสัญญาณ BCD นี้ขึ้นมาเอง โดยใช้วงจร Counter จะเห็นว่าจุดที่เราจะทำการ Link ได้ Mark ไว้แล้วคือ

- จุดที่1 Clock Input เป็นการ Link สัญญาณ Clock จากเครื่องวัดนั่นเอง
- จุดที่2 Open Gate คือสัญญาณที่กำหนดว่าขณะนี้เครื่องวัดได้ทำการวัดค่าตัวเลขเสร็จสมบูรณ์แล้ว ดังนั้นสัญญาณตัวนี้จะเป็นตัวบอกว่าจะเริ่ม Cycle การพิมพ์ได้นั่นเอง
- จุดที่3 +Vcc 5V เป็นการประหยัคพลังงานไฟ Supply นั่นเอง เราจึงทำการนำเอาไฟ Supply ที่มีอยู่ในอุปกรณ์วัดมาใช้หรืออาจจะต่อแยกต่างหากก็ได้
- จุดที่4 Reset เป็นการ Reset แบบ Manual เพื่อที่จะเริ่มการวัดค่าใหม่
- จุดที่5 GND เพราะการ link เป็นแบบ digital ดังนั้นจำเป็นต้องมี GND ร่วมกัน การต่อที่จุดเชื่อมที่ input (cable 1) นี้ ในงานวิจัยใช้ IC C-MOS แต่ภายในเครื่องวัดที่ใช้เป็นการใช้ IC แบบ TTL ดังนั้นการ link จำเป็นต้อง link ให้ถูกต้อง จะขออธิบายรายละเอียดต่อไปในบทที่ 3

สำหรับการทำงานของชุด Interface นี้สามารถแบ่งย่อยออกเป็น 4 ภาค จากรูปที่ 1 และเขียนใหม่ได้ดังรูปที่ 4



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4 แสดงหลักการทำงานของชุด Interface
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. Convert signal ทำหน้าที่แปลง clock ที่เข้ามาจำนวนมาก มาให้เป็นสัญญาณ BCD หลาย ๆ หลักและมีการ Multiplex ออกไปที่ O/P ส่งต่อไปให้ BCD-to-Decimal Decoder โดยการ Multiplex จะถูกควบคุม โดยภาค control

2. BCD-to-Decimal Decoder ทำหน้าที่แปลงสัญญาณ BCD ที่ได้แต่ละ Digits เป็นเลขฐานสิบตั้งแต่ 0-9 เพื่อส่งต่อไปยังระบบ Switching ทำการ switch สัญญาณคีย์ตามที่ Decode ไว้

3. Switching System จะเป็นระบบ Switch on/off เปรียบเสมือนการกดคีย์ธรรมดา ๆ ของเครื่องคิดเลขนั่นเอง แต่ในที่นี้ใช้วงจร electronic switching โดยใช้ Opto-coupler ซึ่งจะทำให้เครื่องคำนวณ ใช้งานได้ตามปกติ (เป็น calculator ธรรมดา) เมื่อไม่ได้ใช้ชุด interface


4. Control ภาค control นี้จะกำเนิดสัญญาณ scan ต่าง ๆ รวมทั้งกำหนดช่วงเวลาให้เหมาะสมเพื่อให้การทำงานสอดคล้องกัน

ถึงตอนนี้บางท่านอาจสงสัยว่า สามารถส่งผ่านตัวเลขและทำการพิมพ์ได้อย่างไร ก่อนอื่นต้องเข้าใจว่าลักษณะของเส้นสัญญาณ Matrix ภายในเครื่องคำนวณนี้จัดเรียงกันอย่างไร และจะมีเทคนิคการส่งสัญญาณผ่านเส้นสัญญาณ Matrix นี้อย่างไร

2.2 ลักษณะของเส้นสัญญาณ Matrix


สัญญาณ Matrix ของเครื่องคำนวณ Casio รุ่น HR-8 นี้มีขนาด 4×7 (Row*Column) แต่ละคู่สายจะเป็นเส้นทางสัญญาณในการรับรหัสเฉพาะ ซึ่งแบ่งออกเป็นรหัสเลขและรหัสของ Function ในการคำนวณ ดังแสดงในรูปที่ 5

-	=	.	0			
+	3	2	1			C
x	6	5	4	P		%
÷	9	8	7	RND	AC	P/#



รูปที่ 5 แสดงเส้นสัญญาณ Matrix ของเครื่องคำนวณ Casio รุ่น HR-8


2.3 เทคนิคการส่งสัญญาณผ่านเส้นสัญญาณ Matrix



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 6 แสดงเทคนิคการส่งผ่านสัญญาณไปยัง Calculator
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามปกติการป้อนข้อมูลเพื่อให้เครื่องคำนวณทำงาน กระทำโดยการกดคีย์ ซึ่งเป็นรหัสเฉพาะตามตำแหน่งของ Function หรือ คีย์ เลขของตัวนั้น ซึ่งนั่นก็คือหมายถึงการเชื่อมต่อตำแหน่งของเส้นสัญญาณ Row และ Column ดังนั้นเมื่อนำเครื่อง Calculator มาประยุกต์ใช้งานเป็นเครื่องพิมพ์จึงออกแบบการป้อนข้อมูลด้วยสวิทซ์ซึ่งทรานซิสเตอร์ที่ทำงานด้วยแสงแทนการกดคีย์ ซึ่งจะช่วยให้วงจรทางชุดเชื่อมโยงสัญญาณ (Interface) แยกจากเครื่องคำนวณ ดังนั้นเราจึงสามารถใช้ Calculator เป็นเครื่องคิดเลขตามปกติได้ ในขณะที่เราไม่ใช้การต่อรวมเพื่อทำการพิมพ์จะเห็นว่าที่จุดนี้สำคัญมากเพราะว่าการวิจัยนี้สามารถใช้ประโยชน์จากเครื่องคิดเลขได้สูงสุดและเป็นอเนกประสงค์มาก

การส่งข้อมูลโดยใช้แสงเป็นตัวกลาง (Opto-Couple) แสดงหลักการได้ดังรูปที่ 6 จาก Circuit Q1 ถึง Q4 เป็นอุปกรณ์ส่งผ่านสัญญาณด้วยแสง G1 ถึง G4 เป็น Buffer Gate เมื่อมีการ Decode สัญญาณ Input ตรงกับ Input ของ Buffer Gate แต่ละตัวพร้อมกับส่งสัญญาณ Strobe Diode เปล่งแสงจะทำงานแล้วจะส่งแสงไปเปิด Switching Transistor ทำให้เส้นสัญญาณ Matrix เฉพาะตำแหน่งนั้นต่อถึงกัน เครื่องคำนวณ (Calculator) จะรับข้อมูลนั้นไปทำให้ตัวเลขตำแหน่งปรากฏบนจอ LCD ของเครื่องคำนวณ จะเห็นการทำงาน Gate นั้นจะบังคับให้มีการทำงานที่ละหลัก (ทีละตัวของตัวเลข) เพราะว่าเครื่องคิดเลขไม่สามารถให้มีการกดคีย์พร้อมกัน 2 ตำแหน่งได้ ในกรณีรูปที่ 6 สมมุติส่งสัญญาณมาเป็น "2", "3", "4" และให้พิมพ์ (P/#) ซึ่งวงจร Decode จะทำการถอดรหัสตัวเลขนี้เรียบร้อยแล้ว ก็ส่งให้ Buffer Gate (Q1-Q4) แต่ละตัวพร้อมกันนี้สัญญาณ Strobe ก็จะต้องถูกส่งมาพร้อมกันด้วย ดังนั้นบนจอ Display ของเครื่องคำนวณก็จะปรากฏ 2-3-4 แล้วพิมพ์ก็จะได้ค่า 234 บนกระดาษพิมพ์ เพื่อให้ต่อการเข้าใจขอให้ดู Timing Diagram ดังรูปที่ 7




รูปที่ 7 แสดง Timing Diagram ของ Circuit รูปที่ 6

บทที่ 3
ทฤษฎี


Block Diagram ชุดสมบูรณ์ของ Calculator Printer Interface แสดงได้ดังรูปที่ 8 โดยแยกการทำงานออกเป็น 3 ภาคใหญ่ๆ คือ

1. Convert Signal
2. Switching Sytem
3. Control

แสดง Timming Diagram ภาค Control ของชุด Interface



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 แสดง Timing Diagram ของชุด Interface
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นโดยไม่ได้รับอนุญาตของเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CALCULATOR

จาก Timing diagram และ Block Diagram สามารถอธิบายได้ดังนี้
 เมื่อภาวะปกติ Source (เครื่องมือวัด) ยังทำการวัดค่าไม่เสร็จสมบูรณ์
 หรืออาจจะไม่ได้วัดอยู่ Clock Oscillator จะผลิต Clock ออกมาเรื่อยๆ
 แต่จะไม่มีสัญญาณ Scan เพราะถูก Inhibit ที่ And Gate โดย D-F/F 7
 เมื่อ Source ทำการวัดสิ้นสุดลงคือได้ค่าของการวัดออกมาแล้วก็จะส่ง Open
 Gate ทาง Cab11 มา Trig วงจร Mono1 เพื่อทำการ Set เครื่องคำนวณ
 ให้เป็น 0 หรือกรณีที่เปิดเครื่องคำนวณไว้นานแล้ว เครื่องคำนวณมี
 Function ที่จะดับตัวเองโดยอัตโนมัติเพื่อประหยัด Battery ก็จำเป็นต้องมี
 การ Set เสียก่อนโดยเหมือนกับการกดคีย์ "AC" นั่นเอง แล้วที่ขอบขาลงจะไป
 trig Mono2 เพื่อทำการ Hold เวลาในการ Scan เลขทีละหลัก พอถึง
 เวลาที่ภาค Convert จะแปลง Clock ที่ Input เป็น BCD เข้าที่ D-F/F
 (วงจร latch) เรียบร้อยแล้ว สัญญาณ Hold จะทำให้ Q output ของ
 D-F/F 7 ไป Inhibit (คือยอมให้ Clock ผ่านไปได้นั่นเอง) ทำให้มีสัญญาณ
 Scan ไปทำการ Multiplex สัญญาณ BCD เพื่อให้เข้ามาที่
 BCD-to-Decimal ทีละหลักนั่นเอง รวมทั้งสัญญาณ Scan นี้จะไป Strobe
 ที่ Buffer Gate ของภาค Switching System โดยพร้อมกันด้วยเพื่อที่จะ
 ให้ค่า BCD ที่ถูก Multiplex เมื่อผ่าน Decoder เป็น Decimal ไปยัง
 Buffer Gate เป็นตัวเลขที่ถูกต้อง แล้วจึงส่งต่อไปยัง Opto-Couple
 เพื่อให้ Switch เส้นสัญญาณ Matrix ตามค่าเลข BCD ที่ส่งเข้ามา ดังนั้นปรากฏ
 ตัวเลขหลักแรกบนจอเครื่องคำนวณแต่สัญญาณ Scan นี้จะต้อง Multiplex
 ถึง 6 หลัก ดังนั้นจะเกิดกรณีจากที่กล่าวมาคือแปลง BCD ของหลักที่ 2 แล้วส่งต่อ
 ไปจนถึง Opto-Couple ได้ตัวเลขหลักที่ 2 (นับจากทางขวา) แล้วก็เกิดอย่างนี้
 อีกจนได้ครบ 6 หลักพอถึง clock Scan ลูกที่ 7 จะถูกส่งไปยัง Reset D-F/F
 ทำให้ Output Q ของ D-F/F 7 ไป Inhibit ก็จะไม่มีความหมาย Scan พอถึง
 เวลาที่กноп Mono2 หมดค่าเวลาหนึ่งแล้วไป Trig Mono3 ทำการพิมพ์ค่าที่
 ปรากฏบนจอ Display ของ calculator ซึ่งค่าก็จะได้ค่าถูกต้องตาม
 Source ทุกประการแล้วก็จะรอภาวะวัฏจักรเหมือนตอนแรก

ก่อนที่จะทำความเข้าใจทฤษฎีของวงจรต่างๆ ผู้เขียนอยากขอให้ทำความเข้าใจเกี่ยวกับการเชื่อมต่อ IC Digital เสียก่อน


เทคนิคการเชื่อมต่อ IC Digital

หลักการเบื้องต้นที่ต้องคำนึงถึงในการใช้งานของไอซีดิจิทัลประเภท TTL

และ CMOS นั้นคือในการเอาไอซีดิจิทัลต่างประเภทกันมาต่อเชื่อมกันเพื่อให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูอาจารย์เพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
 งานหรือในกรณีที่น่าเอาไอซีดิจิทัลไปควบคุมการทำงานของอุปกรณ์อื่น จะต้อง
 ไม่วางกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คำนึงถึงความสามารถของการให้และการรับของไอซีดิจิตอลประเภทต่างๆ พร้อมทั้งของอุปกรณ์ที่นำมาต่อเชื่อมกันว่าต้องการกระแสในการทำงานมากหรือน้อยเท่าใด ตัวอย่างเช่นในรูปที่9 เป็นการแสดงถึงส่วนเอาต์พุตและอินพุตของ TTL 2 ตัว ที่นำมาต่อเชื่อมกันเพื่อใช้งานจากรูปจะเห็นได้ว่าส่วนอินพุตจะมีลักษณะเป็นตัวจ่ายกระแส (Current Source) ซึ่งถ้าดูจากวงจรแล้วจะเห็นว่าอินพุตก็คือขาอิมิตเตอร์ของทรานซิสเตอร์ Q2 นั่นเอง โดยปกติแล้วอินพุตของ TTL ที่มีค่า Fan-in เท่ากับ1จะสามารถจ่ายกระแสได้ประมาณ1.8mA (ที่ +2.4ถึง+5.0Volts) นั่นคือประมาณ18mA แต่ก็ยังมีTTL บางประเภทเช่นพวกไมโครโปรเซสเซอร์ที่มีค่าFan-in ประมาณ1หรือ2เท่านั้น






รูปที่9 แสดงถึงส่วนเอาต์พุตและอินพุตของTTL 2 ตัวที่นำมาเชื่อมกัน ในการนำเอาไอซีดิจิตอลประเภทเดียวกันเช่นTTL อย่างเดียวหรือCmos อย่างเดียวมาต่อเชื่อมกันเพื่อใช้งานร่วมกันจะไม่ค่อยเกิดปัญหามากนัก แต่จะมีปัญหามากในกรณีที่นำเอาไอซีต่างประเภทกันมาใช้งานร่วมกัน

การต่อเชื่อมไอซีดิจิตอล


ในการออกแบบวงจรดิจิตอลเพื่อใช้งานนั้นจะต้องมีบางโอกาสที่จำเป็นต้องนำไอซีดิจิตอลต่างประเภทกันมาต่อเชื่อมกันเพื่อใช้งานร่วมกัน เช่นการต่อวงจรรูปที่10และ11



รูปที่ 10 แสดงถึงการนำเอาไอซีดิจิทัลต่างประเภทกันมาต่อเชื่อมกัน
เพื่อใช้งานร่วมกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งาน(เพื่อ)การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่11 แสดงถึงวิธีการต่อเชื่อมระหว่างCmos และ TTL แบบต่างๆ

ในรูปที่10(ก) เป็นการนำเอาเอาท์พุทของTTL ต่อเชื่อมกับอินพุทของ Cmos ขอให้ย่ำลิมว่าส่วนเอาท์พุทของTTL นั้นมีลักษณะเป็นตัวดึงกระแส (Current Sink) ในขณะที่ส่วนอินพุทของCmos จะมีค่าอิมพีแดนซ์สูงมาก ซึ่ง จะจ่ายกระแสได้น้อยมาก ดังนั้นการนำมาต่อร่วมกันจึงจำเป็นต้องสร้างตัวจ่าย กระแสจากแหล่งจ่ายไฟ+V เพื่อชดเชยการดึงกระแสของTTL ที่เอาท์พุท จาก รูปจะเห็นได้ว่า R1ทำหน้าที่เป็นตัวควบคุมกระแสที่จ่ายจาก+V ซึ่งเป็นตัวที่ป้องกันไม่ให้กระแสที่จ่ายนั้นมากเกินไป โดยปกติแล้วจะกำหนดให้กระแสที่จ่ายผ่าน R1 มีค่าประมาณเท่ากับการจ่ายกระแสของTTL ทางอินพุท1ตัว คือคิดในขณะที่ Output ของTTL ที่ต่ออยู่นั้นมีสภาวะลอจิกต่ำเช่นในกรณีที่Cmos นั้นใช้แรงดัน Supply ที่+12v จำเป็นต้องใช้R1มีค่าเท่ากับ10kเป็นต้น จะเห็นว่าค่าR1ขึ้นอยู่กับ Supply+V ของCmos ที่นำมาต่อใช้งาน

ในรูปที่10ข. แสดงถึงการนำเอาเอาท์พุทของPmos มาต่อร่วมกับอินพุท ของTTL (Pmos คือไอซีดิจิตอลที่สร้างขึ้นจากP-channel ทั้งหมดซึ่งปัจจุบัน ไม่เป็นที่นิยมใช้) ในกรณีนี้จะเห็นได้ว่า แรงดันซัพพลายของ Pmos เป็น +12Volts ดังนั้นแรงดันเอาท์พุทจะมีค่าประมาณ +-12 volts เช่นกัน จึง เป็นปัญหาที่จะนำ Pmos นี้มาต่อเชื่อมกับTTL จากรูป ตัวต้านทานR2 จะต่ออยู่ ระหว่างเอาท์พุทของPmos กับแรงดันซัพพลาย-12Volts ในลักษณะของ Pull-up และมีตัวต้านทานR1 ต่ออนุกรมกับอินพุทของTTL ตัวต้านทานทั้งสอง นี้ต่อไว้เพื่อป้องกันความเสียหายของTTL ทางอินพุทในกรณีที่เอาท์พุทของPmos มีค่าเป็นลบ

วงจรในรูป11ก. จะมีลักษณะคล้ายกับรูป10ก.แต่ในกรณีนี้Cmos จะใช้แรง ดันซัพพลายเดียวกับTTL นั่นคือ+5 volts ดังนั้นตัวต้านทานพลู๊พที่ใช้จะมีค่า ประมาณ2-3กิโลโอมห์

ส่วนในรูปที่11ข, 11ค. และ11ง. แสดงถึงการต่อเชื่อมกันระหว่างCmos เอาท์พุทกับTTL อินพุทซึ่งกลับกับกรณีทีกล่าวไปแล้ว โดยปกติTTL ที่เป็นแบบ 74L**และ74LS** จะต้องการกระแสในการทำงานน้อยกว่า TTL แบบธรรมดา(แบบ74**) ดังนั้นเอาท์พุทของCmos โดยทั่วไปสามารถต่อเชื่อมกับ74L** หรือ74LS** ได้1ตัว ดังแสดงในรูปที่3ข. ยกเว้นกรณีของCmos เบอร์4049

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า และ4045 ซึ่งถูกสร้างขึ้นเป็นพิเศษ เพื่อให้สามารถต่อร่วมกับอินพุทของTTL ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบ74** , 74LS**หรือ74L**ได้ถึง2ตัวพร้อมกัน ซึ่งในการใช้งานบางประเภทก็สามารถต่อร่วมกับ74L**หรือ74LS**ได้ถึง3-4ตัว แต่จะมีข้อเสียอยู่บ้างในกรณีของรูปสัญญาณอาจเปลี่ยนแปลงไปบ้างซึ่งถ้าไม่คำนึงถึงข้อนี้ก็สมารถใช้งานได้เช่นกัน

จากBlock Diagram รูปที่8 หน้า จะขอแยกอธิบายเป็นภาคไปรวมถึงทฤษฎีต่างๆด้วย



1. Convert Signal

ที่ภาคConvert Signal นี้จะทำหน้าที่เป็น Counter นับ clock แล้วแปลงให้เป็นBCD (Binary Code Decimal) แล้วทำการMultiplex ส่งต่อไปยังภาค Switching

- 1.1 วงจรนับ (Counter)

วงจรรนับแบ่งได้2ชนิดคือ

ก) Ripple counter หรือ Series Counter โดยการนำฟลิปฟลอปมาต่อCascade กันทีละตัวโดยoutout ของตัวที่1จะไปต่อกับClock (T) ของตัวที่2 เรียงตามลำดับต่อไป



โดยการใส่ T-F/F หรือJK-F/F จำนวน N ตัวมาต่อ Cascade กันจะมี Sequence ของการนับเป็น 2^n คือจาก 0, 1, 2, ..., $2^n - 1$ โดยเอาที่ พุทที่ได้จะอยู่ในลักษณะของเลขฐานสอง ฟลิปฟลอปที่นำมาใช้งานในวงจรนับ นิยมใช้ฟลิปฟลอปที่เปลี่ยนสถานะเมื่อ clock เป็น 0 ซึ่งสามารถทำได้โดยต่ออิน เวิร์ทเตอร์เข้ากับขา Clock (หรือ T) ดังรูป ที่ Output Q1 จะมีความถี่เป็น $1/2$ ของความถี่อินพุท Q2 มีความถี่ $1/4$ ของความถี่อินพุทนั้นคือเราสามารถ ใช้วงจรนับเป็นวงจรหารความถี่ได้


Modulus Counter


วงจรรับที่อธิบายไปนั้น จะสามารถนับได้เฉพาะ 2^n โดยที่ n คือจำนวนของ ฟลิปฟลอปซึ่งถ้าเราสามารถออกแบบวงจรรับให้นับค่าใดก็ได้ ก็จะมีประโยชน์ อย่างมาก ซึ่งเราสามารถทำได้โดยง่าย โดยการใส่วงจรรับเลขฐานสอง (2^n) แล้วต่อวงจร Feedback Reset เราสามารถคำนวณหาจำนวนของฟลิปฟลอป ที่ต้องใช้ ในการนับค่าได้เท่ากับ

$$\text{จำนวน F/F} = \frac{\log n}{\log 2} \text{ แล้วปัดค่าที่คำนวณได้ให้เป็นเลขจำนวนเต็ม}$$

การออกแบบวงจร Mod N Counter โดยใช้ Feedback Reset สามารถทำได้ดังตัวอย่างต่อไปนี้

ฟลิปฟลอปทุกตัวหรือไอซีที่ทำหน้าที่เป็นวงจรรับจะมีขา Direct Reset เกือบทุกเบอร์เราจะ "Decode" ค่าของ N แล้วป้อนกลับไป Reset" หรือกล่าว อีกนัยหนึ่งคือเราจะทำการ Detect Count Sequence "n" นั้นเมื่อ Counter นับถึงค่า N ก็จะถูก Reset ให้เป็น 0 Count Sequence ก็จะเริ่มจาก 0, 1, ... จนถึง N-1 หรือ N นั้นเอง





รูปที่ 13 แสดงวงจรนับ 6

วงจรจะเริ่มนับจาก 000 001 010 011 100 101 ทันทีที่เอาท์พุทเป็น 110 ก็จะทำให้เอาท์พุทของ AND เกทเป็น 1 ฟลิปฟลอปทุกตัวจะถูกรีเซ็ตเป็น 000 ทันที เมื่อฟลิปฟลอปถูกรีเซ็ตเป็น 000 เอาท์พุทของ AND เกทจะเป็น 0 เมื่อมี Clock ลูกใหม่เข้ามา ก็จะเริ่มนับเป็น 001 010 จะเห็นได้ว่า Count Sequence จะเป็น 000 001 010 011 100 101 000 ส่วน 110 จะเกิดขึ้นในระยะเวลาที่สั้นมาก มักไม่นับสำคัญในการทำงานของระบบ เทคนิคนี้เหมาะสมมากกับการนำวงจรนับไปใช้งานในลักษณะของการหารความถี่ และการนับสำหรับแสดงผล เช่น นาฬิกา, Frequency Counter แต่ถ้านำไปใช้นับแอดเดรสของหน่วยความจำที่มีความเร็วในการทำงานสูงอาจทำให้การทำงานของระบบผิดพลาด

- Synchronous Counter

Clock จะเข้าสู่ ฟลิปฟลอปทุกตัวพร้อมกัน ทำให้ฟลิปฟลอปทุกตัวเปลี่ยนสถานะพร้อมกันทั้งหมด ส่วน Ripple Counter การเปลี่ยนสถานะของฟลิปฟลอปจะเรียงตามลำดับจากตัวแรก (LSB) ถ้าเป็น Counter ที่มีจำนวนบิตมากกว่าการเปลี่ยนแปลงจะเรียบร้อยจะกินเวลานาน ซึ่งถ้านำไปใช้นับแอดเดรสของหน่วยความจำที่มีความเร็วสูง อาจได้ข้อมูลที่ผิดพลาด ซึ่งเป็นข้อเสียของ Ripple Counter Synchronous Counter สร้างขึ้นจาก JK F/F สามารวัด Count Sequence เป็นอย่างไรก็ได้ (ไม่จำเป็นต้องเรียงจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบุคลากรใช้งานเพื่อการศึกษาค้นหาเท่านั้น ไม่อนุญาตให้ไปเผยแพร่โดยไม่ขออนุญาต
000 001 010 . . .) โดยการจัดอินพุทที่ขา J และ K ให้เหมาะสม
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- พิจารณาการทำงานของ JK F/F โดยพิจารณาเฉพาะเอาท์พุท Q พบว่า
- Q จะเปลี่ยนจาก 0--1 ได้เมื่อ J=1, k=0 และ J=1, K=1
 - Q "-----" 1--0 "----" J=0, K=1 และ J=1, K=1
 - Q จะคงสถานะ 0 ได้เมื่อ J=0, K=1 และ J=0, K=0
 - Q "-----" 1 "----" J=1, K=0 และ J=0, K=0

ในกรณีที่ J, K เป็นได้ทั้ง 0 หรือ 1 คือ Don't Care (x) สามารถสรุปได้ว่า

Present State		Nextstate		Input Condition	
(Q ₀)		(Q)		J	K
0	-----	1		1	x
1	-----	0		x	1
0	-----	0		0	x
1	-----	1		x	0

จากคุณสมบัติของ JK F/F ดังได้กล่าวมานี้ สามารถที่จะนำไปออกแบบวงจร Synchronous ดังต่อไปนี้

- 1) พิจารณาการเปลี่ยนสถานะของ F/F ทุกตัว ทุกๆ Sequence
- 2) พิจารณาอินพุท J, K เพื่อให้การเปลี่ยนสถานะเป็นไปตามข้อ 1
- 3) ลดขนาดของสมการให้สั้นที่สุด แล้วสร้างวงจร

ตัวอย่าง Synchronous Decode up Counter

Present State				Next State				F/F 4		F/F 3		F/F 2		F/F 1	
Q ₄	Q ₃	Q ₂	Q ₁	Q' ₄	Q' ₃	Q' ₂	Q' ₁	J ₄	K ₄	J ₃	K ₃	J ₂	K ₂	J ₁	K ₁
0	0	0	0	0	0	0	1	0	x	0	x	0	x	1	x
0	0	0	1	0	0	1	0	0	x	0	x	1	x	x	1
0	0	1	0	0	0	1	1	0	x	0	x	x	0	1	x
0	0	1	1	0	1	0	0	0	x	1	x	x	1	x	1
0	1	0	0	0	1	0	1	0	x	x	0	0	x	1	x
0	1	0	1	0	1	1	0	0	x	x	0	1	x	x	1
0	1	1	0	0	1	1	1	0	x	x	0	x	0	1	x
0	1	1	1	1	0	0	0	1	x	x	1	x	1	x	1
1	0	0	0	1	0	0	1	d	0	0	x	0	x	1	x
1	0	0	1	0	0	1	0	d	1	0	x	0	x	x	1

J_4

$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	0000	0100	1100	1000
00	0	0	d	x
01	0	0	d	x
11	0	1	d	d
10	0	0	d	d

$J_4 = Q_3 Q_2 Q_1$

J_3

$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	0	x	d	0
01	0	x	d	0
11	1	x	d	d
10	0	x	d	d

$J_3 = Q_2 Q_1$

J_2

$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	0	0	d	0
01	1	1	d	0
11	x	x	d	d
10	x	x	d	d

$J_2 = \bar{Q}_4 Q_1$

K_4

$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	x	x	d	0
01	x	x	d	1
11	x	x	d	d
10	x	x	d	d

$K_4 = Q_1$

K_3

$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	x	0	d	x
01	x	0	d	x
11	x	1	d	d
10	x	0	d	d

$K_3 = Q_2 Q_1$

K_2

$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	x	x	d	x
01	x	x	d	x
11	1	1	d	d
10	0	0	d	d

$K_2 = Q_1$

J_1


$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	1	1	d	1
01	x	x	d	x
11	x	x	d	d
10	1	1	d	d

$J_1 = 1$

K_1


$Q_4 Q_3$	00	01	11	10
$Q_2 Q_1$	00	01	11	10
00	x	x	d	x
01	1	1	d	1
11	1	1	d	d
10	x	1	d	d

$K_1 = 1$



เอกสารนี้ CLK. เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 14 แสดงวงจรนับ 10 แบบ Synchronous
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะเห็นว่าการใช้งานจริงหากเราต้องการใช้วงจรนับสิบ 5 หลัก ก็จะต้องใช้ F/F หลายตัวจึงเป็นการยุ่งยาก ดังนั้นบริษัทผลิต IC จึงทำวงจร Decode Counter ไว้ใน Chip เดียวกันทำให้ลดความยุ่งยากลงมากหากต้องการมาต่อ Cascade กันก็มีวิธีการต่อง่ายซึ่งแสดงดังรูปที่ 15 (IC เบอร์ MM74C162)




รูปที่ 15 แสดงการต่อแบบ Cascading เบอร์ MM74C162

- Multiplexer


วงจร Multiplex คือวงจรเลือก Channel สัญญาณแต่ละ Channel ส่งไปในสายส่งเดียวกัน ซึ่งสามารถแสดงได้รูปที่ 16 รูปก. แสดงหลักการง่ายของวงจร Multiplex เปรียบกับการสลับ Switch ระหว่างจุด A และ B แล้วส่งไปตามสาย F₀ ทางด้านรับก็ต้องการ Demultiplex ออกมาและเราสามารถออกแบบวงจร Logic ได้ดังรูป ข เมื่อ S เป็น 1 D₂ จะถูกส่งออกไปที่สาย F₀ เมื่อ S เป็น 0 D₁ จะถูกส่งออกไปที่ F₀ ทางด้านรับก็มีวงจร Demultiplex ถอดข้อมูล D₁ และ D₂ ออกมา สำหรับใน Project นี้ใช้ IC เบอร์ MM74C244 (Octal Buffer and Line Drivers with TRI-STATE Output) โดยการให้ Clock Control ที่ขา en ของแต่ละตัวที่เวลาต่างกัน เราก็จะทำการ Multiplex ได้แสดงดังรูปที่ 17





16. (ข)

รูปที่16 แสดงวงจร Multiplex ดังรูป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้นำไปเผยแพร่โดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่17 แสดงวงจร Multiplex


2. Switching System

ภาค Switching นี้ส่วนสำคัญเห็นได้แก่ส่วน Opto-Couple เพื่อทำการ Switch Control ที่เลขคีย์นั้นๆ ขอบ้างถึงลักษณะเส้นสัญญาณ Matrix ดังข้างต้น เราต้องนำเส้นสัญญาณ Matrix มาออกแบบกับ Opto-Couple เพราะเหตุว่าที่ output เป็น transistor ดังนั้นจะต้องออกแบบให้ถูกต้อง คือจะต้องระวังในการนำเอา Collector ของเลขคีย์หนึ่งต่อกับ Emitter ของคีย์หนึ่ง พูดอย่างนี้แล้วอาจจะสับสน กล่าวง่ายก็คือที่แถว Column ต้องออกแบบให้ต่อกับขา Collector ทั้งหมด และที่แถว Row ต่อกับ Emitter ทั้งหมด ดังรูปที่ 19 ต่อไปก็เห็นจะได้แก่การต่อ transistor switch เพื่อ Drive ให้กับ Opto-Couple เพราะเหตุว่า Output ของ gate 4001 อาจจะจ่ายกระแส Source ไม่พอเพียงในการขับ LED ภายใน opto ได้


หลักการออกแบบวงจร transistor switching



(ก) วงจรอิมิตเตอร์ร่วม



(ข) กรณีที่สวิตช์ออฟ



(ค) กรณีที่สวิตช์ออน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า
 รูปที่ 18 แสดงการนำเอา transistor มาเป็นสวิตช์
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 18 ก. เป็นวงจรทรานซิสเตอร์ชนิดอิมิตเตอร์ร่วมที่ทำหน้าที่สวิตช์ โดยตัวทรานซิสเตอร์เสมือนเป็นสวิตช์ให้กับโหลด R_L ที่ต่อระหว่าง V_{CC} กับขาคอลเลคเตอร์ของตัวทรานซิสเตอร์ ส่วนขาอิมิตเตอร์ต่อลงกราวด์ ทรานซิสเตอร์จะกระทำตัวคล้ายกับเป็นสวิตช์ ซึ่งจะสวิตช์ปิด-เปิด ระหว่างขาคอลเลคเตอร์กับอิมิตเตอร์ ส่วนของแรงดันอินพุตที่ป้อนเข้าที่เบสทำตัวเป็นส่วนควบคุมการทำงานของสวิตช์ ถ้าพิจารณาตามกฎของเคอร์ชอฟเราจะพบว่าส่วนของแรงดัน V_{ce} สามารถหาได้จาก

$$V_{ce} = V_{CC} - I_c R_L$$

เมื่อแรงดันที่เบส-อิมิตเตอร์มีค่าเป็นศูนย์ หรือไบแอสกลับขั้วเบสอิมิตเตอร์ ส่วนของกระแส I_b จะมีค่าเป็นศูนย์ด้วย กระแสคอลเลคเตอร์จะพลอยมีค่าประมาณเท่ากับศูนย์ด้วย ในภาวะเช่นนี้ทรานซิสเตอร์อยู่ในสภาวะคัทออฟ นั่นคือแรงดันที่ตกคร่อมโหลดจะมีค่าเป็นศูนย์ (เพราะกระแส $I_c = 0$)

แรงดันตกคร่อม V_{ce} หาได้จาก

$$\begin{aligned} V_{ce} &= V_{CC} - (0 * R_L) \\ &= V_{CC} \end{aligned}$$

นั่นคือเมื่อทรานซิสเตอร์อยู่ในสภาวะคัทออฟแรงดันที่คอลเลคเตอร์ของทรานซิสเตอร์จะมีค่าประมาณเท่ากับแรงดัน V_{CC} ครั้นเมื่อทำให้แรงดันเบสมีค่าเป็นบวก หรือป้อนกระแส I_b จนทำให้ทรานซิสเตอร์อิ่มตัว จะทำให้มีกระแสคอลเลคเตอร์ I_c ไหลได้เป็นจำนวนมากมาย ดังนั้นแรงดันตกคร่อมโหลดจะมีค่าเป็น $I_c R_L$ ซึ่งมีค่าประมาณได้เท่ากับ V_{CC} และจากสมการเดิมเราสามารถหา V_{ce} ได้เป็น

$$\begin{aligned} V_{ce} &= V_{CC} - V_{CC} \\ &= 0 \text{ Volts} \end{aligned}$$

หรือกล่าวได้ว่าทรานซิสเตอร์อิ่มตัวหรืออนเป็นผลให้ V_{ce} มีค่าเป็นศูนย์ จากลักษณะสมบัติทางอุณหคณิตนี้เองทำให้เราเห็นว่ากำลังงานสูญเสียที่เกิดขึ้นกับทรานซิสเตอร์มีค่าเป็นศูนย์ด้วย ทั้งนี้เพราะ

$$P_d = I_c * V_{ce}$$



เมื่อทรานซิสเตอร์อยู่ในสภาวะคัทออฟ $I_c = 0$

$$P_d = 0 * V_{ce} = 0 \text{ วัตต์}$$

เมื่อทรานซิสเตอร์อยู่ในสภาวะอิ่มตัว $V_{ce} = 0$

$$P_d = I_c * 0 = 0 \text{ วัตต์}$$

เราจะต้องมาพิจารณาว่าการทำงานของมันแตกต่างจากคุณสมบัติในทางเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์การค้า อุดมคติเพียงไร และสิ่งที่จะทำให้เห็นได้ชัดคือ กราฟลักษณะสมบัติของทรานซิสต์ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 19 แสดงการออกแบบ Opto-coupler ต่อกับเส้นสัญญาณ Matrix
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ของเครื่องคำนวณ (ภายในเครื่องคำนวณต่อสายออกมายัง Connector 2 แล้ว)
 ไม่รับประกันใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เตอร์ จากสมการ เมื่อ $I_c=0$, $V_{ce}=V_{cc}-0$ ซึ่งค่า V_{ce} จะมีค่าเท่ากับ $V_{cc}=10$ โวลต์ (ดูรูปที่20) ร่างจุด A ลงบนกราฟลักษณะสมบัติที่ $I_c=0$ และ $V_{ce}=10$ โวลต์ แต่เมื่อ $v_{ce}=10$ โวลต์ เราหาค่า I_c ได้ดังนี้

$$0 = V_{cc} - I_c R_1$$

$$I_c = V_{cc} / R_1$$

$$= 10v / 1K = 10mA$$



รูปที่20 กราฟลักษณะสมบัติของทรานซิสเตอร์

ร่างจุดB ลงบนกราฟลักษณะสมบัติที่ $V_{ce}=0$ และ $I_c=10mA$ ลากเส้นสมการ โหลดซึ่งเป็นเส้นเชื่อมต่อ AB ดังรูปที่20

เส้นสมการโหลดนี้จะเป็นตัวบอกค่าความล้มพันธ์ของกระแสและ แรงดัน นั่นคือที่จุดค่ากระแส I_c มีค่าต่างๆ แรงดัน v_{ce} ก็พลอยมีค่าเปลี่ยนแปลงตามไปด้วย พื้นที่ของกราฟในส่วนบริเวณแลเงาจะเป็นส่วนที่เรียกว่าอ้อม ตัวและคัทออฟ

เมื่อทำให้ทรานซิสเตอร์คัทออฟหรือให้ค่ากระแส $I_b=0$ ถ้าเราดูจากกราฟ จะเห็นว่าค่าแรงดัน v_{ce} ที่ได้จะมีค่าน้อยกว่า V_{cc} นั่นคือจะต้องมีกระแสบางส่วนไหลผ่านทรานซิสเตอร์ได้บ้าง กระแสส่วนนี้เรียกว่ากระแสรั่วไหล (I_{CE0}) ดังนั้นค่าแรงดัน V_{ce} จริงๆ สามารถคำนวณได้จาก

$$V_{ce} = V_{cc} - I_{ce0} R_1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้เมื่อ $V_{cc}=10V$, $R_1=1K$, $I_{ce0}=1\mu A$ ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัด V_{cc} นี้ = $10V - (1\mu A * 1K)$ ของเอกสารทุกครั้งที่มีการนำไปใช้

$$= 9.999 \text{ V.}$$

$$= V_{cc}$$

ครั้นเมื่อพิจารณาทางด้านอิมิตว้าง เราจะต้องเห็นว่าเมื่อทรานซิสเตอร์เข้าสู่สภาวะอิมิตว้างแรงดัน v_{cc} ที่เกิดขึ้นยังไม่มีค่าเป็นศูนย์จะมีค่าประมาณเท่ากับ $V_{ce \text{ sat}}$ (ประมาณ 0.2 โวลต์)

- เงื่อนไขของการทำให้ทรานซิสเตอร์อ่อนหรืออิมิตว้าง

เราอาจจะทำให้ทรานซิสเตอร์อิมิตว้างได้ด้วยเงื่อนไขดังนี้

1. ถ้าเราทำการออกแบบหรือคำนวณค่า I_b และ I_c ได้จากวงจร ค่าที่ปรากฏเมื่อ $I_b > I_c / h_{fe}$ จะทำให้ทรานซิสเตอร์อิมิตว้าง
2. ทรานซิสเตอร์จะอิมิตว้างได้เมื่อทำให้การไบแอสแรงดันระหว่างขาอิมิตเตอร์ไบแอสตรง

- เงื่อนไขของการทำให้ทรานซิสเตอร์ออฟหรือคัทออฟ

ทรานซิสเตอร์จะอยู่สภาวะคัทออฟเมื่อ

1. รอยต่อระหว่างเบสและอิมิตเตอร์จะอยู่ในลักษณะไบแอสกลับหรือแรงดัน V_{be} มีค่าเป็นศูนย์
2. กระแสเบสมีค่าเท่ากับศูนย์

สิ่งหนึ่งที่ช่วยเราในการออกแบบการใช้ทรานซิสเตอร์เป็นสวิตช์คือการกำหนดค่า $h_{fe \text{ min}}$ หรือ h_{fe} ที่ต่ำที่สุดที่เป็นไปได้ ทรานซิสเตอร์จะอิมิตว้างเมื่อกำหนดอัตราส่วนของกระแส $I_c / I_b = h_{fe \text{ min}}$ ดังตัวอย่างเช่น

เมื่อต้องการออกแบบวงจรทรานซิสเตอร์ที่ใช้เป็นสวิตช์ โดยที่ $I_b = 0.2 \text{ mA}$ จงคำนวณหาค่า $h_{fe \text{ min}}$ โดยสมมติวงจรที่ใช้เป็นวงจรในรูปที่ 18 กรณีอิมิตว้างค่า I_c หาได้จาก

$$I_c = V_{cc} / R_1$$

ดังนั้น $h_{fe \text{ min}}$ ของทรานซิสเตอร์ คือ

$$h_{fe \text{ min}} = 10 \text{ mA} / 0.2 \text{ mA} = 50$$


นั่นหมายความว่าเราใช้ทรานซิสเตอร์อะไรก็ได้ที่มีอัตราขยาย $h_{fe} > 50$ จะทำให้มันอยู่ในสภาวะอิมิตว้างได้

-BCD to. Dicimal Decoder

เป็นวงจรถอดรหัสโดยจะให้ output ใด output หนึ่งตามสัญญาณBCD Input ที่เข้ามา โดยในงานวิจัยนี้ใช้ Ic เบอร์ MM74C42 จะให้ output เป็นActive Low เพื่อให้เข้าใจดูตารางข้างล่าง จะเห็นว่า output จะ Activenกรณีใดกรณีหนึ่งเท่านั้น

INPUTS				OUTPUTS									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

ดังนั้นในภาค Switching System ถูกออกแบบเรียบร้อยดังรูปที่ 21 โดยจะแสดงเพียงเลขค่าเดียวเท่านั้น แต่เลขฐานสิบมี 10 ตัวดังนั้นต้องทำวงจร Switching นี้ 10 ชุด รวมทั้งการ Reset และ P/# อีกรวมเป็น 12 ชุด





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามรูปที่ 21 แสดงวงจร SWITCHING 1 ชุด.

- Opto - Coupler

ตัวเชื่อมโยงทางแสง บางครั้งเรียกว่า ตัวแยกโดยใช้แสง (optoisolator) เป็นอุปกรณ์เดี่ยวที่ประกอบด้วยแหล่งกำเนิดแสงและตัวตรวจจับแสง โดยที่ทั้งสองชิ้นแยกจากกันและกันโดยมีฉนวนที่โปร่งใสคั่นกลาง และชิ้นส่วนทั้งหมดจะถูกบรรจุอยู่ในตัวถังทึบแสง

แหล่งกำเนิดแสงสำหรับตัวเชื่อมโยงทางแสงส่วนมากแล้วจะใช้ไดโอดเปล่งแสงอินฟราเรด (Infrared Emitting Diode) ที่ทำจากสารกึ่งตัวนำ GaAs (Gallium arsenide) ส่วนตัวตรวจจับหรืออุปกรณ์ภาคเอาท์พุทนั้น อาจจะเป็นโฟโตทรานซิสเตอร์, โฟโตดาร์ลิ่งตัน, สวิตช์สองทิศทางซึ่งทำงานเมื่อมีแสงมากระตุ้นและ SCR ที่ถูกกระตุ้นด้วยแสงในรูป 0. ได้แสดงให้เห็นถึงสัญลักษณ์ของวงจรชนิดต่างๆที่กล่าวมาแล้ว ถึงแม้ว่าจะมีหลายชนิดมากกว่านี้แต่รูปที่แสดงก็นำมาเฉพาะที่พบเห็นกันบ่อยๆเท่านั้น

สัญลักษณ์จะถูกส่งระหว่างชิ้นส่วนทั้งสองชิ้นที่แยกจากกันทางไฟฟ้า โดยอยู่ในรูปของสัญญาณแสง โดยที่ชิ้นส่วนทั้งสองนี้ไม่สามารถสลับหน้าที่กันได้และไม่มีการเชื่อมโยงทางไฟฟ้าระหว่างชิ้นส่วนทั้งสองนี้ สัญญาณที่ถูกส่งผ่านจึงมีได้ในทิศทางเดียวเท่านั้น



รูปที่ 0. ตัวเชื่อมโยงทางแสงแบบทั่วๆไปในรูป ก. มีเอาท์พุทเป็นโฟโตทรานซิสเตอร์ รูป ข. เอาท์พุทเป็นโฟโตดาร์ลิ่งตัน รูป ค. มีเอาท์พุทเป็นสวิตช์สองทิศทางซึ่งทำงานเมื่อมีแสงมากระตุ้น รูป ง. มีเอาท์พุทเป็น SCR ที่ถูกกระตุ้นด้วยแสง

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- คุณสมบัติต่างๆที่น่าสนใจ

เพื่อที่จะประสบความสำเร็จในการออกแบบโดยใช้ตัวเชื่อมโยงทางแสงนี้ จึงควรทำความเข้าใจถึงตัวแปรต่างๆที่สำคัญ เนื่องจากเราสนใจเฉพาะวงจรความถี่ต่ำ จึงจะจำกัดวงเฉพาะตัวแปรทางด้านไฟฟ้ากระแสตรงของอุปกรณ์เหล่านี้ ตัวแปรทางด้านไฟฟ้ากระแสตรงสามารถแบ่งออกเป็นอินพุท เอาท์พุท และอัตราส่วนของการส่งผ่านกระแส (Current Transfer Ratio)

อัตราส่วนของการส่งผ่านกระแสหรือ CTR นั้นเป็นอัตราส่วนระหว่างกระแสอินพุทต่อกระแสเอาท์พุทของตัวเชื่อมโยงทางแสง (หรือเรียกกันว่า "ไบแอส") ส่วนใหญ่จะแบ่งด้วยตัวอักษรกรีกคือ อีต้า (η) ซึ่งค่านี้จะขึ้นอยู่กับประสิทธิภาพของไดโอดเปล่งแสงอินฟราเรด และช่องว่างระหว่างชิ้นส่วนทางอินพุทและเอาท์พุท โดยที่พื้นที่, ความไว (Sensitivity) และอัตราขยายของตัวตรวจจับรับก็มีบทบาทที่สำคัญเช่นกัน


ตัวแปรอินพุททางด้านไฟฟ้ากระแสตรงซึ่งเป็นตัวกำหนดตัวแปรทางด้านไฟฟ้าของไดโอดเปล่งแสงอินฟราเรดได้แก่ กระแสของไดโอดเมื่อได้รับไบแอสตรง (I_F) แรงดันตกคร่อมไดโอดเมื่อได้รับไบแอสตรง (V_F) และแรงดันสูงสุดที่ทนได้ เมื่อได้รับไบแอสกลับ (V_R) ดังแสดงในรูป P.

เนื่องจากตัวแปรเอาท์พุททางด้านไฟฟ้ากระแสตรงและตัวแปรส่งถ่าย (transfer parameter) นั้นจะแตกต่างกันโดยขึ้นอยู่กับชนิดของชิ้นส่วนที่เป็นตัวตรวจจับที่ใช้ในตัวเชื่อมโยงทางแสง



รูปที่ P. เป็นชิ้นส่วนอินพุทของตัวเชื่อมโยงทางแสงโดยส่วนใหญ่ซึ่งเป็นไดโอดเปล่งแสงอินฟราเรดทำมาจากสารกึ่งตัวนำแอสไมด์ (GaAs)

แสดงตัวอย่างการนำไปใช้งานเป็นตัวสวิตช์ซึ่งได้ดังรูปที่ ๑. เมื่อมีอินพุตเข้ามา +5 V ผ่านค่า R_1 จะทำให้มีกระแสไหลผ่านไดโอด (I_F) ไดโอดจะเปล่งแสง ทางด้านเอาต์พุตโฟโตทรานซิสเตอร์จะรับแสงที่มาจากไดโอดทำให้ทรานซิสเตอร์ออน ดังนั้นเอาต์พุตของทรานซิสเตอร์จะประมาณ 0.2 V หรือมีค่าเป็นลอจิก "0" นั่นเอง (switch เปิด)




รูปที่ ๑. แสดงการใช้งานตัวเชื่อมโยงทางแสงเบอร์ TIL 111 เป็นตัวทำหน้าที่เป็นสวิตช์

3. ภาค Control

ภาค control นี้จะทำหน้าที่กำหนดค่า timing ต่าง ๆ เพื่อให้การทำงานแต่ละช่วงเป็นไปตามที่เราต้องการ สำหรับการทำงานจะขออธิบายในช่วงหลัง ก่อนอื่นเราจำเป็นต้องรู้ทฤษฎีของวงจรบางวงจรเสียก่อน

- วงจร Oscillator


วงจร osc. นี้จะกำเนิดสัญญาณ pulse ออกมาเพื่อใช้ในการ scan ในชุด Interface ของเรา เช่นจากเลข"2" ต่อด้วยเลข"3" ซึ่งระยะเวลาในการ scan จาก 2 ไปเป็น 2,3 นี้กำหนดได้ด้วยเวลาของ OSC. นี้เอง ในงานวิจัยเลือกใช้ NAND Gate มาใช้เพราะง่ายต่อการต่ออีกทั้งยังสะดวกมากเพราะเรามี Gate เหลือจากภาคอื่น ๆ ก่อนอื่นขอให้ดูวงจร OSC. จาก Inverter ดังรูป 22



รูปที่ 22 วงจรพื้นฐานของมัลติไวเบรเตอร์ซึ่งทำจาก C-MOS

จากรูปที่ 22 แม้จะเห็นเป็นวงจรง่าย ๆ แต่การอธิบายให้เข้าใจการทำงานของวงจรก็ทำได้ยากเหมือนกันเมื่อสะดวกในการอธิบายเราจะตั้งชื่อจุดต่าง ๆ ในวงจรเป็น A, B, C และ D ที่จุด A และ D เป็นจุดเดียวกันแต่เพื่อสะดวกในการอธิบายจะแยกกัน คุณสมบัติของ Inverter คือ อินพุทและเอาต์พุทนั้นจะมีสัญญาณตรงกันข้าม

สมมติว่าที่จุด C สัญญาณเป็น "1" ดังนั้น B จะต้องเป็น "0" ตัวเก็บประจุจะถูกชาร์จจากแรงดันสูงที่ C ไปหา B อย่างแน่นอนจะปรากฏว่ามีกระแสไหลจาก C ผ่านตัวเก็บประจุผ่านตัวต้านทานไปยังจุด B เมื่อมีกระแสไหล



รูปที่ 23. แสดงวงจร Monostable

ปกติเมื่อยังไม่มีสัญญาณ Trigger เข้ามา output Q จะคงสภาพเป็น "0" แต่เมื่อมีสัญญาณ Trigger เข้ามา output Q จะมีค่าเป็น "1" และจะเป็น "1" ต่อไปจนกระทั่งหมดค่าเวลาหน่วงคือเท่ากับประมาณ RC แม้ว่าสัญญาณ Trigger จะไม่มีสัญญาณ โดยเราเขียนเป็นสูตรได้ว่า

$$T = 1.1 RC \quad (\text{sec})$$

ดังนั้นถ้าเราเปลี่ยนค่า R หรือ C ก็สามารถกำหนดค่าเวลาหน่วงได้ทันทีถึงกรอกแบบ timing ของภาค control ซึ่งจะควบคุมการทำงานของชุด interface นี้ทั้งหมด ซึ่งแสดงได้ดังรูปที่ 24

เก็บบันทึกค่าที่วัดได้ไปเรื่อยๆไม่ต้องมาเสียเวลาในการบันทึกที่เวลาต่าง ๆ

#123456.....

#123457.....

#123458.....

#123459.....

#123450.....

#123467.....

#123468.....

#123469.....

#123460.....

#123345.....

#235786.....

#665894.....

#120547.....

#698024.....

#254860.....

#123456.....

#234567.....

#345678.....

#456789.....

#567890.....

#678901.....

รูปที่ 27 แสดงกระดาษที่พิมพ์ข้อมูลออกมา


สำหรับปัญหาในการออกแบบและสร้างชุด Interface เห็นจะได้แก่ที่ภาค Control เพราะจะต้องคำนวณค่า R,C เพื่อให้ได้ค่าเวลาที่ถูกต้องแม่นยำและที่ภาค Clock Osc. จะต้องคำนวณค่า R,C ให้ดีเพื่อที่จะให้ได้ความถี่ clock ที่เหมาะสมเพราะถ้าช้าเกินไปอาจจะรู้สึกว่าเป็นการ scan ที่ละหลกนานเกินไป แต่ถ้าเร็วเกินไป (ความถี่สูง) เครื่องคำนวณก็ไม่สามารถทำงานทันได้สำหรับค่า R,C ที่ใช้ในวงจรในรูปที่ 26 จะให้ความถี่มาประมาณ 2 Hz หรือ scan 1 หลักใช้เวลา 0.5 วินาทีนั่นเอง เมื่อรวมการทำงานทั้งวงรอบตั้งแต่ scan ค่าตัวเลข, พิมพ์ค่าเรียบร้อยจะกินเวลา 1 วงรอบประมาณ 5 วินาที ซึ่งเป็นการเพียงพอสำหรับเครื่องมือวัดที่ใช้ในชีวิตประจำวันทั่วไป เช่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์และบุคลากรในหน่วยงาน ไม่อนุญาตให้เผยแพร่ไปโดยไม่ขออนุญาตจากหน่วยงาน
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เครื่องชั่งน้ำหนัก, นาฬิกา ฯลฯ

4.3 การประยุกต์ไปใช้งาน

ชุด Calculator Printer Interface นี้จะเห็นว่าสามารถประยุกต์ไปใช้งานได้มากมายเพราะในชีวิตประจำวันนั้นจะเห็นว่ามีเครื่องวัดหลายประเภทที่มีการอ่านค่าวัดได้แต่ไม่สามารถพิมพ์ค่าออกมาเป็นหลักฐานได้ เช่น เครื่องชั่งน้ำหนัก หรืออาจจะไปสร้างเครื่องตอกบัตรเวลาทำงานของพนักงานก็ย่อมได้ แสดงหลักการดังรูปที่ 28 สำหรับการประยุกต์ใช้ในงานอื่น ๆ ก็ย่อมสามารถทำได้ เช่นเดียวกัน (แต่ต้อง Display เฉพาะที่เป็นตัวเลขเท่านั้น)



(ก.) แสดงหลักการต่อกับเครื่องชั่งน้ำหนัก (เหมือนกับเครื่องวัดรังสี)



(ข.) แสดงหลักการออกแบบสร้างเครื่องตอกบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาก็เท่านั้น เมื่อผู้จัดทำเห็นประโยชน์ด้านการค้ารูปที่ 28 แสดงการประยุกต์ใช้หลักการของ Calculator Printer Interface

บทที่ 5

บทวิจารณ์และสรุปผล

1. ปัญหาที่เกิดขึ้นและเหตุผลที่นำเอา Opto-Coupler มาใช้

เพราะเหตุที่เราต้องการจะ Isolate เครื่องคำนวณ กับชุด Interface ดังนั้นเราจึงจำเป็นต้องใช้อุปกรณ์ Opto-Coupler การออกแบบชุด Opto-Coupler เพื่อใช้ switch เส้นสัญญาณ matrix นั้นต้องระวังเป็นพิเศษเพราะจำเป็นต้องมี Opto-Coupler ถึง 12 ชุดหากออกแบบไม่ถูกต้องอาจเกิดจากการ Oscillate ขึ้นได้และจะทำให้เครื่องคำนวณทำการพิมพ์อัตโนมัติอย่างต่อเนื่องเรื่อย ๆ ไป

2. การปรับปรุงและแก้ไขภาค Control

จากการทำงานของชุด Interface จะเห็นได้ว่าภาค Control เป็นหัวใจหลักในการควบคุมการทำงานของระบบทั้งหมด ดังนั้นจำเป็นอย่างยิ่งที่ต้องออกแบบค่าเวลา (time) ของแต่ละ Section ให้ถูกต้องแม่นยำ (ค่า time Delay ของ Mono 1,2 และ 3) รวมทั้ง clock time ก็ต้องออกแบบให้เหมาะสมอีกด้วย เพราะถ้ามีค่า time มากเกินไป (frequency น้อย) การสแกนรวมถึงการพิมพ์ตัวเลขจะช้าไม่เหมาะสมกับการนำไปใช้งาน และถ้าหากค่า time น้อยเกินไป (frequency มาก) เครื่องคำนวณก็ไม่สามารถรับการสแกนของค่าแต่ละ digits กัน จึงไม่เป็นตามจุดประสงค์การทำงานของวงจร

3. การดัดแปลงใช้ต่อกับอุปกรณ์ภายนอกที่แสดงค่าตัวเลขอื่น ๆ

งานวิจัยนี้ได้ออกแบบเพื่อไว้ในโอกาสที่อาจจะนำเอาชุด Interface ไปพิมพ์ค่าตัวเลขจากเครื่องอื่นใด ๆ โดยเพียงแต่ทำการออกแบบเปลี่ยนชุด Convert Signal (Section 3) เท่านั้น สัญญาณ BCD ที่ทำการ Multiplex แล้วจะป้อนให้กับชุด Switching System (Section 3) เพื่อทำการพิมพ์ค่า โดยถูกควบคุมโดยภาค Control (Section 2)

4. ข้อดีของงานวิจัยนี้

- มีความ flexible สูง เพราะสามารถนำไปพิมพ์ค่าตัวเลขของเครื่องมือ เครื่องใช้ได้หลายชนิดเพียงแต่ออกแบบเปลี่ยนแค่ชุด Convert Signal เพียงส่วนเดียวเท่านั้น

- ราคาถูกเพราะว่าเราใช้ประโยชน์จากเครื่องคิดเลขที่มีเครื่องพิมพ์ในตัวมันเองมาใช้ อีกทั้งใช้ logic Gate ทำงานในวงจร

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนักเรียนนำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- มีความถูกต้องแม่นยำในการพิมพ์สูง--
- ประหยัดเงินในการซื้อ printer รวมทั้งไม่ต้องใช้ Computer ในการ Run Program อีกด้วย
- ประหยัดพลังงานของ Battery เนื่องจากในเครื่องคำนวณจะตัดแหล่งจ่ายไฟออกเมื่อไม่ได้กดคีย์เป็นเวลานานประมาณ 3-5 นาที แต่เมื่อมีการส่งค่าตัวเลขเครื่องคำนวณก็ยังสามารถทำงานและพิมพ์ค่าได้ตามปกติเนื่องจากได้ออกแบบสำหรับการ Set ให้มีไฟ Supply มาจ่ายกับเครื่องคำนวณ นั่นคือเหมือนกับการที่กดคีย์ "Ac" นั้นเอง



กิตติกรรมประกาศ

ผู้จัดทำขอขอบพระคุณ อาจารย์ประดิษฐ์ วัชรนิบูลย์ อาจารย์ที่ปรึกษาที่ให้การสนับสนุนทั้งทางด้านเครื่องมือและอุปกรณ์ทดลอง จนกระทั่งงานสำเร็จลุล่วงไปด้วยดี นอกจากนี้ก็ขอขอบคุณ คุณสุวัฒน์ บุนนาค เจ้าหน้าที่สำนักงานพลังงานปรมาณูเพื่อสันติ ที่กรุณาให้ตัวอย่างเครื่อง Source รวมทั้งวิธีการใช้เครื่องมือวัดรังสีอีกด้วยครับ.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. R.Zaks and A.Lesea, Microprocessor Interface Technic, SYBEX Inc., California, USA., 1979, 456 p.
2. Don Lancaster, Cmos Cookbook, Howard W.Sams&co., Inc., Indiana, USA., 1977, 414 p.
3. ยืน ภู่วรรณ, ทฤษฎีและการใช้งานอิเล็กทรอนิกส์ 3., ซีเอ็ดยูเคชั่นจำกัด, 294 หน้า, 2522.
4. กฤษดา วิศวกรรมนท์, เรียน/เล่น/ใช้ ไอซีดิจิทัล, ซีเอ็ดยูเคชั่นจำกัด., 304 หน้า, 2530.
5. พลผดุง ผดุงกุล, ออกแบบด้วยไอซีดิจิทัล, วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับที่ 73, 2529, หน้า 193-199.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TIL111, TIL114, TIL116, TIL117 OPTOCOPLERS


D:607, NOVEMBER 1973—REVISED FEBRUARY 1983

COMPATIBLE WITH STANDARD TTL INTEGRATED CIRCUITS

- Gallium Arsenide Diode Infrared Source Optically Coupled to a Silicon N-P-N Phototransistor
- High Direct-Current Transfer Ratio
- High-Voltage Electrical Isolation . . . 1.5-kV or 2.5-kV Rating
- Plastic Dual-In-Line Package
- High-Speed Switching: $t_r = 5 \mu s$, $t_f = 5 \mu s$ Typical

mechanical data

The package consists of a gallium arsenide infrared-emitting diode and an n-p-n silicon phototransistor mounted on a 6-lead frame encapsulated within an electrically nonconductive plastic compound. The case will withstand soldering temperature with no deformation and device performance characteristics remain stable when operated in high-humidity conditions. Unit weight is approximately 0.52 grams.



absolute maximum ratings at 25°C free-air temperature (unless otherwise noted)

Input-to-Output Voltage: TIL111	±1.5 kV
TIL114, TIL116, TIL117	±2.5 kV
Collector-Base Voltage	70 V
Collector-Emitter Voltage (See Note 1)	30 V
Emitter-Collector Voltage	7 V
Emitter-Base Voltage	7 V
Input-Diode Reverse Voltage	3 V
Input-Diode Continuous Forward Current at (or below) 25°C Free-Air Temperature (See Note 2)	100 mA
Continuous Power Dissipation at (or below) 25°C Free-Air Temperature:	
Infrared-Emitting Diode (See Note 3)	150 mW
Phototransistor (See Note 4)	150 mW
Total, Infrared-Emitting Diode plus Phototransistor (See Note 5)	250 mW
Storage Temperature Range	-55°C to 150°C
Lead Temperature 1.8 mm (1/16 Inch) from Case for 10 Seconds	260°C

- NOTES:**
- This value applies when the base-emitter diode is open-circuited.
 - Derate linearly to 100°C free-air temperature at the rate of 1.33 mA/°C.
 - Derate linearly to 100°C free-air temperature at the rate of 2 mW/°C.
 - Derate linearly to 100°C free-air temperature at the rate of 2 mW/°C.
 - Derate linearly to 100°C free-air temperature at the rate of 3.33 mW/°C.

Copyright © 1983 by Texas Instruments Incorporated

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75285

7-37

OPTOCOPLERS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TIL111, TIL114, TIL116, TIL117 OPTOCOUPERS

electrical characteristics at 25°C free-air temperature

PARAMETER	TEST CONDITIONS	TIL111 TIL114			TIL116			TIL117			UNIT	
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX		
V(BR)CBO	Collector-Base Breakdown Voltage I _C = 10 μA, I _E = 0, I _F = 0	70			70			70			V	
V(BR)CEO	Collector-Emitter Breakdown Voltage I _C = 1 mA, I _B = 0, I _F = 0	30			30			30			V	
V(BR)EBO	Emitter-Base Breakdown Voltage I _E = 10 μA, I _C = 0, I _F = 0	7			7			7			V	
I _R	Input Diode Static Reverse Current V _R = 3 V	10			10			10			μA	
I _{C(on)}	On-State Collector Current	Phototransistor Operation V _{CE} = 0.4 V, I _F = 16 mA, I _B = 0		2 7		—		—		—		mA
	Photodiode Operation V _{CE} = 10 V, I _F = 10 mA, I _B = 0	7 20		2 5		5 9		—		—		
I _{C(off)}	Off-State Collector Current	Phototransistor Operation V _{CE} = 10 V, I _F = 0, I _B = 0		1 50		1 50		1 50		1 50		nA
	Photodiode Operation V _{CB} = 10 V, I _F = 0, I _E = 0	0.1 20		0.1 20		0.1 20		0.1 20		0.1 20		
h _{FE}	Transistor Static Forward Current Transfer Ratio	V _{CE} = 5 V, I _C = 10 mA, I _F = 0		100 300		—		200 550		—		
	Photodiode Operation V _{CE} = 5 V, I _C = 100 μA, I _F = 0	—		—		100 300		—		—		
V _F	Input Diode Static Forward Voltage	I _F = 16 mA		1.2 1.4		—		1.2 1.4		—		V
	I _F = 60 mA	—		—		1.25 1.5		—		—		
V _{CE(sat)}	Collector-Emitter Saturation Voltage	I _C = 2 mA, I _F = 16 mA, I _B = 0		0.25 0.4		—		—		—		V
		I _C = 2.2 mA, I _F = 15 mA, I _B = 0		—		0.25 0.4		—		—		
		I _C = 0.6 mA, I _F = 10 mA, I _B = 0		—		—		0.25 0.4		—		
r _{IO}	Input-to-Output Internal Resistance	V _{in-out} = ±1.5 kV for TIL111, ±2.5 kV for all others, See Note 6		10 ¹¹		10 ¹¹		10 ¹¹		—		Ω
C _{IO}	Input-to-Output Capacitance	V _{in-out} = 0, f = 1 MHz, See Note 6		1 1.3		1 1.3		1 1.3		—		pF

NOTE 6: These parameters are measured between both input diode leads shorted together and all the phototransistor leads shorted together.

switching characteristics at 25°C free-air temperature


PARAMETER	TEST CONDITIONS	TIL111 TIL114			TIL116			TIL117			UNIT	
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX		
t _r	Rise Time	Phototransistor Operation V _{CC} = 10 V, I _{C(on)} = 2 mA, R _L = 100 Ω, See Test Circuit A of Figure 1		5 10		5 10		5 10		5 10		μs
t _f	Fall Time	—		5 10		5 10		5 10		—		
t _r	Rise Time	Photodiode Operation V _{CC} = 10 V, I _{C(on)} = 20 μA, R _L = 1 kΩ, See Test Circuit B of Figure 1		1		1		1		1		μs
t _f	Fall Time	—		1		1		1		1		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TIL111, TIL114, TIL116, TIL117 OPTOCOUPLEDERS

PARAMETER MEASUREMENT INFORMATION

Adjust amplitude of input pulse for:
 $I_{C(on)} = 2 \text{ mA}$ (Test Circuit A) or
 $I_{C(on)} = 20 \mu\text{A}$ (Test Circuit B)



NOTES: a. The input waveform is supplied by a generator with the following characteristics: $Z_{out} = 50 \Omega$, $t_r < 15 \text{ ns}$, duty cycle $\approx 1\%$, $t_w = 100 \mu\text{s}$.
 b. The output waveform is monitored on an oscilloscope with the following characteristics: $t_r < 12 \text{ ns}$, $f_{in} > 1 \text{ MHz}$, $C_{in} < 20 \text{ pF}$.

FIGURE 1—SWITCHING TIMES

TYPICAL CHARACTERISTICS




FIGURE 2




FIGURE 3

7
OPTOCOUPLEDERS



TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TIL111, TIL114, TIL116, TIL117 OPTOCOUPLEDERS

TYPICAL CHARACTERISTICS



OPTOCOUPLEDERS



NOTES: 7. Pulse operation of input diode is required for operation beyond limits shown by dotted lines.
8. These parameters were measured using pulse techniques. $t_w = 1$ ms, duty cycle $\leq 2\%$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TIL111, TIL114, TIL116, TIL117 OPTOCOUPERS

TYPICAL CHARACTERISTICS




FIGURE 8




FIGURE 9




FIGURE 10




FIGURE 11

NOTE 7: These parameters were measured using pulse techniques. $t_w = 1\text{ ms}$, duty cycle $< 2\%$

7
OPTOCOUPERS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4001B, SCL4002B
SCL4025B, SCL4078B

CMOS NOR GATES





SCL4001B - Quad 2-Input NOR
SCL4002B - Dual 4-Input NOR
SCL4025B - Triple 3-Input NOR
SCL4078B - 8-Input NOR

FEATURES





- ◆ Buffered Outputs
- ◆ Diode Protection on all Inputs
- ◆ Fully "B" - Series Compatible
- ◆ Balanced Output Drive Current Specifications

Inputs	Output
0 0 . . . 0	1
All other combinations	0

FUNCTION DIAGRAMS



CONNECTION DIAGRAMS
(all packages)



Add suffix for package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage VDD - VSS 3 to 15 Vdc

Operating Temperature TA

C, D, F, H Device -55 to +125 °C

E Device -40 to +85 °C

ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{CC}	5 10 15 V _{IN} = V _{DS} or V _{DD} All valid input combinations	---	0.05	---	0.0005	0.05	---	1.5	μA _{dc}
			---	0.10	---	0.001	0.10	---	3.0	
			---	0.20	---	0.002	0.20	---	6.0	


NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = + 85°C for E device.
³ These devices have been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH, t_{PHL}}	5 10 15	---	125 60 45	ns
OUTPUT TRANSITION TIME	t _{PLH, t_{PHL}}	5 10 15	---	100 50 40	ns




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics

LOGIC DIAGRAMS



SCHEMATIC DIAGRAM SCL4002B (1 of 2 gates)



**SCL4011B, SCL4012B
SCL4023B, SCL4068B**

CMOS NAND GATES

SCL4011B – Quad 2-Input NAND
SCL4012B – Dual 4-Input NAND
SCL4023B – Triple 3-Input NAND
SCL4068B – 8-Input NAND


FEATURES

- ◆ Buffered Outputs
- ◆ Diode Protection on all Inputs
- ◆ Fully "B"-Series Compatible
- ◆ Balanced Output Drive Current Specifications





TRUTH TABLE

Inputs	Output
1 1 ... 1	0
All other combinations	1

FUNCTION DIAGRAMS



**CONNECTION DIAGRAMS
(all packages)**



Add suffix to package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
		C, D, F, H Device	-40 to +85
		E Device	-40 to +85

ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		25°C			T _{HIGH} ³		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{OL} or V _{IHX} All valid output combinations	-	0.05	-	0.0005	0.05	-	1.5	μA/dc
			10	0.10	-	0.001	0.10	-	3.0	
			15	0.20	-	0.002	0.20	-	6.0	


NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for I device.
³ T_{HIGH} = 125°C for C, D, F, H device.
 = 85°C for I device.
⁴ These devices have been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH, PLHL}	6	-	175	ns
	t _{PHL, PLHL}	10	-	60	ns
	t _{PLH, PLHL}	15	-	45	ns
OUTPUT TRANSITION TIME	t _{PLH, PLHL}	6	-	100	ns
	t _{PHL, PLHL}	10	-	60	ns
	t _{PLH, PLHL}	15	-	40	ns




Typical P-Channel
Source Current Characteristics




Typical N-Channel
Sink Current Characteristics

LOGIC DIAGRAMS



SCHEMATIC DIAGRAM SCL4012B (1 of 2 gates)



SCL4017AB

CMOS DECADE COUNTER/DIVIDER

FEATURES

- ◆ 10 Decoded Decimal Outputs
- ◆ Direct Reset
- ◆ Trigger from either Edge of Clock Input
- ◆ Carry Output for Cascading Stages
- ◆ Fully Static Operation - DC to 5MHz @ 10Vdc


DESCRIPTION

The SCL4017AB consists of a 5-stage Johnson Decade Counter and an Output Decoder. Inputs include Clock, Reset, and Clock Enable signals.

The counter has interchangeable Clock and Clock Enable lines for incrementing on either a positive-going or negative-going transition, respectively. A high Reset signal clears the counter to its zero count.

Use of the Johnson decade counter configuration permits high-speed operation, 2-input decode gating, and spike-free decoded outputs. Anti-lock gating is provided, thus assuring proper counting sequence. The 10 decoded outputs are normally low and go high only at their respective decoded time slot. Each decoded output remains high for one full clock cycle. A Carry-out (COU_T) signal completes one cycle every 10 clock input cycles and is used to directly clock the succeeding counter in multi-stage applications.

This part can be used in frequency division circuits as well as decade counter or decimal decode display applications.



RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			


FUNCTIONAL TRUTH TABLE
(Positive Logic)

Clock	Clock Enable	Reset	Decode Output = n
0	X	0	n
X	1	0	n
X	X	1	"0"
	0	0	n + 1
	X	0	n
X		0	n
1		0	n + 1

X = Don't Care

If n < 5 Carry = "1", Otherwise = "0"

BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ³		Units			
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.				
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} =V _{SS} or V _{DD} All valid input combinations	5	5	—	0.05	5	—	150	μA _{dc}			
			10	10	—	0.1	10	—	300				
			15	20	—	0.2	20	—	600				
OUTPUT HIGH (SOURCE) CURRENT C, D, F, H device Decoded Outputs	I _{OH}	V _{OH} =4.6V V _{OH} =9.5V V _{OH} =13.5V V _{IN} =V _{SS} or V _{DD}	5	-0.05	—	-0.04	-0.3	—	-0.028	—	mA _{dc}		
			10	-0.125	—	-0.1	-0.75	—	-0.07	—			
			15	-0.375	—	-0.3	-2.5	—	-0.21	—			
			5	-0.25	—	-0.2	-0.75	—	-0.14	—		mA _{dc}	
			10	-0.62	—	-0.5	-1.1	—	-0.35	—			
			15	-1.9	—	-1.5	-3.5	—	-1.1	—			
	E device Decoded Outputs	I _{OH}	V _{OH} =4.6V V _{OH} =9.5V V _{OH} =13.5V V _{IN} =V _{SS} or V _{DD}	5	-0.048	—	-0.04	-0.3	—	-0.032	—	mA _{dc}	
				10	-0.12	—	-0.1	-0.75	—	-0.08	—		
				15	-0.36	—	-0.3	-2.5	—	-0.24	—		
				5	-0.24	—	-0.2	-0.75	—	-0.16	—		mA _{dc}
				10	-0.6	—	-0.5	-1.1	—	-0.4	—		
				15	-1.8	—	-1.5	-3.5	—	-1.2	—		
OUTPUT LOW (SINK) CURRENT C, D, F, H device Decoded Outputs	I _{OL}	V _{OL} =0.4V V _{OL} =0.5V V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	5	0.05	—	0.04	0.4	—	0.028	—	mA _{dc}		
			10	0.125	—	0.1	1.0	—	0.07	—			
			15	0.375	—	0.3	3.0	—	0.21	—			
			5	0.25	—	0.2	0.75	—	0.14	—		mA _{dc}	
			10	0.62	—	0.5	1.3	—	0.35	—			
			15	1.9	—	1.5	4.0	—	1.1	—			
	E device Decoded Outputs	I _{OL}	V _{OL} =0.4V V _{OL} =0.5V V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	5	0.048	—	0.04	0.4	—	0.032	—	mA _{dc}	
				10	0.12	—	0.1	1.0	—	0.08	—		
				15	0.36	—	0.3	3.0	—	0.24	—		
				5	0.24	—	0.2	0.75	—	0.16	—		mA _{dc}
				10	0.8	—	0.5	1.3	—	0.4	—		
				15	1.8	—	1.5	4.0	—	1.2	—		

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.

= + 85°C for E device.

ELECTRICAL CHARACTERISTICS (Continued)


DYNAMIC CHARACTERISTICS ($C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$)

PARAMETER		V_{DD} (Vdc)	Min.	Typ.	Max.	Units
CLOCKED OPERATION						
PROPAGATION DELAY TIME To Decoded Outputs	t_{PLH}, t_{PHL}	5	—	600	1200	ns
		10	—	240	480	
		15	—	180	360	
To Carry Output	t_{PLH}, t_{PHL}	5	—	500	1000	ns
		10	—	200	400	
		15	—	150	300	
OUTPUT TRANSITION TIME Decoded Outputs	t_{PLH}, t_{PHL}	5	—	250	500	ns
		10	—	125	250	
		15	—	90	180	
Carry Output	t_{PLH}, t_{PHL}	5	—	180	360	ns
		10	—	90	180	
		15	—	65	130	
MINIMUM CLOCK PULSE WIDTH	PW_{CL}	5	—	200	400	ns
		10	—	100	200	
		15	—	80	160	
MAXIMUM CLOCK FREQUENCY	f_{CL}	5	1.25	2.5	—	MHz
		10	2.5	5.0	—	
		15	3.0	6.0	—	
MAXIMUM CLOCK OR ENABLE RISE AND FALL TIME	t_{CL}, t_{CEL}	5	15	—	—	μs
		10	15	—	—	
		15	5	—	—	
MINIMUM ENABLE SETUP TIME	t_{setup}	5	—	175	350	ns
		10	—	75	150	
		15	—	55	110	
MINIMUM ENABLE REMOVAL TIME	t_{rem}	5	—	250	500	ns
		10	—	100	200	
		15	—	75	150	
RESET OPERATION						
PROPAGATION DELAY TIME To Decoded Outputs	t_{PLH}, t_{PHL}	5	—	500	1000	ns
		10	—	200	400	
		15	—	140	280	
To Carry Output	t_{PLH}	5	—	400	800	ns
		10	—	150	300	
		15	—	110	220	
MINIMUM RESET PULSE WIDTH	PW_R	5	—	150	300	ns
		10	—	75	150	
		15	—	60	120	
RESET REMOVAL TIME	t_{rem}	5	—	250	500	ns
		10	—	100	200	
		15	—	80	160	

AC MEASUREMENT DEFINITION AND FUNCTIONAL WAVEFORMS



LOGIC DIAGRAM




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานที่ 84 ศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

APPLICATIONS INFORMATION

COUNTER EXPANSION


This figure shows a technique for extending the number of decoded output states for the SCL4017AB. Decoded outputs are sequential within each stage and from stage to stage, with no dead time (except propagation delay).



DIVIDE-BY-N COUNTER

When the Nth decoded output is reached (Nth clock pulse), the S-R flip-flop (constructed from the SCL4001B) generates a reset pulse which clears the SCL4017AB to its zero count. At this time, if the Nth decoded output is greater than or equal to 6, the CO_{UT} line goes high to clock the next counter section. The "0" decoded output also goes high at this time. Coincidence of the clock "low" and decoded "0" output "high" resets the S-R flip-flop to enable the SCL4017AB.

If the Nth decoded output is less than 6, the CO_{UT} line will not go high, and, therefore, cannot be used. In this case, the "0" decoded output may be used to perform the clock function for the next counter.



14 46

MM54C42/MM74C42



MM54C42/MM74C42 BCD-to-Decimal Decoder

general description

The MM54C42/MM74C42 one-of-ten decoder is a monolithic complementary MOS (CMOS) integrated circuit constructed with N- and P-channel enhancement transistors. This decoder produces a logical "0" at the output corresponding to a four-bit binary input from zero to nine, and a logical "1" at the other outputs. For binary inputs from ten to fifteen all outputs are logical "1"

- Low power
- Medium speed operation

50 nW (typ.)
10 MHz (typ.)
with 10V V_{CC}


features

- Supply voltage range 3V to 15V
- Tenth power TTL drive 2 LPTTL loads compatible
- High noise immunity 0.45 V_{CC} (typ.)


applications

- Automotive
- Data terminals
- Instrumentation
- Medical electronics
- Alarm systems
- Industrial electronics
- Remote metering
- Computers

schematic diagram



connection diagram



truth table

INPUT	OUTPUT
0000	0111111111
0001	0111111111
0010	1011111111
0011	1110111111
0100	1111011111
0101	1111101111
0110	1111110111
0111	1111111011
1000	1111111101
1001	1111111110
1010	1111111111
1011	1111111111
1100	1111111111
1101	1111111111
1110	1111111111
1111	1111111111

absolute maximum ratings

Voltage at Any Pin (Note 1)
 Operating Temperature MM54C42
 MM74C42
 Maximum V_{CC} Voltage

-0.3V to V_{CC} + 0.3V
 -55°C to +125°C
 -40°C to +85°C
 18V

Storage Temperature
 Package Dissipation
 Operating V_{CC} Range
 Lead Temperature (Soldering, 10 sec)

-65°C to +150°C
 500 mW
 3V to 15V
 300°C

electrical characteristics Min/Max limits apply across temperature range unless otherwise specified

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
CMOS TO CMOS					
Logical "1" Input Voltage V _{INH11}	V _{CC} = 5.0V V _{CC} = 10.0V	3 8			V
Logical "0" Input Voltage V _{IN01}	V _{CC} = 5.0V V _{CC} = 10.0V			1.6 2	V
Logical "1" Output Voltage V _{OUT11}	V _{CC} = 5.0V, I _O = -10 μA V _{CC} = 10.0V, I _O = -10 μA	4.5 9.0			V
Logical "0" Output Voltage V _{OUT01}	V _{CC} = 5.0V, I _O = +10 μA V _{CC} = 10.0V, I _O = +10 μA			0.5 1	V
Logical "1" Input Current I _{INH11}	V _{CC} = 15.0V, V _{IN} = 15V			1	μA
Logical "0" Input Current I _{IN01}	V _{CC} = 15.0V, V _{IN} = 0V	-1			μA
Supply Current I _{CC}	V _{CC} = 15.0V		0.05	300	μA
Input Capacitance	Any Input		5		pF
Propagation Delay Time to a Logical "0" or Logical "1"	V _{CC} = 5.0V, C _L = 50 pF, T _A = 25°C V _{CC} = 10.0V, C _L = 50 pF, T _A = 25°C		200 90	300 140	ns
CMOS TO TENTH POWER INTERFACE					
Logical "1" Input Voltage V _{IN11}	54C, V _{CC} = 4.5V 74C, V _{CC} = 4.75V	V _{CC} - 1.5			V
Logical "0" Input Voltage V _{IN01}	54C, V _{CC} = 4.5V 74C, V _{CC} = 4.75V			0.8	V
Logical "1" Output Voltage V _{OUT11}	54C, V _{CC} = 4.5V, I _O = -360 μA 74C, V _{CC} = 4.75V, I _O = -360 μA	2.4			V
Logical "0" Output Voltage V _{OUT01}	54C, V _{CC} = 4.5V, I _O = 360 μA 74C, V _{CC} = 4.75V, I _O = 360 μA			0.4	V
OUTPUT DRIVE (See 54C/74C Family Characteristics Data Sheet)					
Output Source Current (I _{SOURCE})	V _{CC} = 5.0V, V _{IN01} = 0V T _A = 25°C, V _{OUT} = 0V	-1.75			mA
Output Source Current (I _{SOURCE})	V _{CC} = 10V, V _{IN01} = 0V T _A = 25°C, V _{OUT} = 0V	-8.0			mA
Output Sink Current (I _{SINK})	V _{CC} = 5.0V, V _{IN11} = 5.0V T _A = 25°C, V _{OUT} = V _{CC}	1.75			mA
Output Sink Current (I _{SINK})	V _{CC} = 10V, V _{IN11} = 10V T _A = 25°C, V _{OUT} = V _{CC}	8.0			mA

Note 1: This device should not be connected to circuits with the power on because high transient voltages may cause permanent damage.



MM54C74/MM74C74 Dual D Flip-Flop

general description

The MM54C74/MM74C74 dual D flip flop is a monolithic complementary MOS (CMOS) integrated circuit constructed with N- and P-channel enhancement transistors. Each flip flop has independent data, preset, clear and clock inputs and Q and \bar{Q} outputs. The logic level present at the data input is transferred to the output during the positive going transition of the clock pulse. Preset or clear is independent of the clock and accomplished by a low level at the preset or clear input.

features


- Supply voltage range 3V to 15V
- Tenth power TTL compatible drive 2LPT²L loads

- High noise immunity
- Low power 50 nW (typ) 0.45 V_{CC} (typ)
- Medium speed operation 10 MHz (typ) with 10V supply

applications

- Automotive
- Data terminals
- Instrumentation
- Medical electronics
- Alarm system
- Industrial electronics
- Remote metering
- Computers


logic and connection diagrams



truth table

Preset	Clear	Q _n	\bar{Q}_n
0	0	0	0
0	1	1	0
1	0	0	1
1	1	*Q _n	* \bar{Q}_n

* No change in output from previous state.



Note: A logic "1" on clear on Q to logic "0".
A logic "1" on preset on Q to logic "1".

absolute maximum ratings

Voltage at any pin (Note 1)	-0.3V to $V_{CC} + 0.3V$
Operating temperature MM54C74	-55°C to 125°C
MM74C74	-40°C to +85°C
Storage temperature	-65°C to 150°C
Maximum V_{CC} Voltage	18V
Package dissipation	500 mW
Lead temperature (Soldering, 10 sec)	300°C
Operating V_{CC} range	+3V to +15V


electrical characteristics

Min/Max limits apply across temperature range unless otherwise specified.


PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
CMOS TO CMOS					
Logical "1" Input Voltage (V_{IH})	$V_{CC} = 5.0V$ $V_{CC} = 10.0V$	3.5 8.0			V
Logical "0" Input Voltage (V_{IL})	$V_{CC} = 5.0V$ $V_{CC} = 10.0V$			1.6 2.0	V
Logical "1" Output Voltage (V_{OH})	$V_{CC} = 5.0V$ $V_{CC} = 10.0V$	4.6 9.0			V
Logical "0" Output Voltage (V_{OL})	$V_{CC} = 5.0V$ $V_{CC} = 10.0V$			0.6 1.0	V
Logical "1" Input Current (I_{IH})	$V_{CC} = 15.0V$			1.0	μA
Logical "0" Input Current (I_{IL})	$V_{CC} = 15.0V$	-1.0			μA
Supply Current (I_{CC})	$V_{CC} = 15.0V$		0.05	6.0	μA
Input Capacitance	Any Input		5.0		pF
Propagation Delay Time to a Logical "0" (t_{PD0}) - Logical "1" from clock to D or \bar{D}	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$		180 70	300 110	ns
Propagation Delay Time to a Logical "0" from Preset or Clear	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$		180 70	300 110	ns
Propagation Delay Time to a Logical "1" from Preset or Clear	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$		250 100	400 150	ns
Time from Clock Falls That Data Must be Present (t_{SU})	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$	100 40	60 20		ns
Time After Clock Pulse That Data Must be Held	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$		20 8.0	0 0	ns
Minimum Clock Pulse Width (t_{W1} - t_{W2})	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$		100 40	250 100	ns
Maximum Preset and Clear Pulse Width	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$		100 40	100 70	ns
Maximum Clock Rise and Fall Time	$V_{CC} = 5.0V, C_L = 50 pF$ $V_{CC} = 10.0V, C_L = 50 pF$	15.0	5.0		μs
Maximum Clock Frequency	$V_{CC} = 5.0V, C_L = 50 pF, T_A = 25^\circ C$ $V_{CC} = 10.0V, C_L = 50 pF, T_A = 25^\circ C$	2.0	3.6		MHz
LOW POWER TTL/CMOS INTERFACE					
Logical "1" Input Voltage (V_{IH})	54C, $V_{CC} = 4.5V$ 74C, $V_{CC} = 4.75V$	$V_{CC} - 1.5$			V
Logical "0" Input Voltage (V_{IL})	54C, $V_{CC} = 4.75V$ 74C, $V_{CC} = 4.75V$			0.6	V
Logical "1" Output Voltage (V_{OH})	54C, $V_{CC} = 4.5V, I_D = -360 \mu A$ 74C, $V_{CC} = 4.75V, I_D = -360 \mu A$	2.4			V
Logical "0" Output Voltage (V_{OL})	54C, $V_{CC} = 4.50V, I_D = 360 \mu A$ 74C, $V_{CC} = 4.75V, I_D = 360 \mu A$			0.4	V
OUTPUT DRIVE (See 54C/74C Family Characteristics Data Sheet)					
Output Source Current (I_{SOUP})	$V_{CC} = 5.0V, V_{IH} = 0V, T_A = 25^\circ C, V_{OUT} = 0V$	-1.25			mA
Output Source Current (I_{SOD})	$V_{CC} = 10V, V_{IH} = 0V, T_A = 25^\circ C, V_{OUT} = 0V$	-8.0			mA
Output Sink Current (I_{SIK})	$V_{CC} = 5.0V, V_{IH} = 5.0V, T_A = 25^\circ C, V_{OUT} = V_{CC}$	1.76			mA
Output Sink Current (I_{SIS})	$V_{CC} = 10V, V_{IH} = 10V, T_A = 25^\circ C, V_{OUT} = V_{CC}$	8.0			mA

Note 1: These devices should not be connected under power on conditions


switching time waveforms




ac test circuit




typical applications



74C Compatibility



Guaranteed Noise Margin as a Function of V_{CC}



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MM54C160/MM74C160 Decade Counter with Asynchronous Clear
MM54C161/MM74C161 Binary Counter with Asynchronous Clear
MM54C162/MM74C162 Decade Counter with Synchronous Clear
MM54C163/MM74C163 Binary Counter with Synchronous Clear

general description

These (synchronous presettable up) counters are monolithic complementary MOS (CMOS) integrated circuits constructed with N and P channel enhancement mode transistors. They feature an internal carry lookahead for fast counting schemes and for cascading packages without additional gating.


A low level at the load input disables counting and causes the outputs to agree with the data input after the next positive clock edge. The clear function for the C162 and C163 is synchronous and a low level at the clear input sets all four outputs low after the next positive clock edge. The clear function for the C160 and C161 is asynchronous and a low level at the clear input sets all four outputs low regardless of the state of the clock.

Counting is enabled when both count enable inputs are high. Input T is fed forward to also enable the carry out. The carry output is a positive pulse with a duration approximately equal to the positive portion of Q_A and can be used to enable successive cascaded stages. Logic transitions at the enable P or T inputs can occur when the clock is high or low.


features

- High noise margin 1V guaranteed
- High noise immunity 0.45 V_{CC} typ
- Tenth power TTL drives 2 LPTTL loads compatible
- Wide supply voltage range 3V to 15V
- Internal look ahead for fast counting schemes
- Carry output for N-bit cascading
- Load control line
- Synchronously programmable

connection diagram



logic waveforms



MM54C160/MM74C160, MM54C161/MM74C161, MM54C162/MM74C162, MM54C163/MM74C163

absolute maximum ratings

Voltage At Any Pin (Not 1) -0.3V to $V_{CC} + 0.3V$
 Operating Temperature (MSP43010, 1020) -55°C to +125°C
 (MSP43011, 210) -40°C to +85°C
 Storage Temperature -65°C to +150°C

Maximum V_{CC} Voltage 16V
 Package Dissipation 500mW
 Operating V_{CC} Range +2V to +15V
 Lead Temperature (Soldering, 10 sec) 300°C

electrical characteristics


Min/Max limits apply across temperature range unless otherwise specified.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
CMOS to CMOS					
Logical "1" Input Voltage $V_{IH(1)}$	$V_{CC} = 5V$ $V_{CC} = 10V$	3.6 8.0			V
Logical "0" Input Voltage $V_{IL(0)}$	$V_{CC} = 5V$ $V_{CC} = 10V$			1.5 2.0	V
Logical "1" Output Voltage $V_{OH(1)}$	$V_{CC} = 5V, I_{O1} = -10\mu A$ $V_{CC} = 10V, I_{O1} = -10\mu A$	4.5 9.0			V
Logical "0" Output Voltage $V_{OL(0)}$	$V_{CC} = 5V, I_{O1} = +10\mu A$ $V_{CC} = 10V, I_{O1} = +10\mu A$			0.6 1.0	V
Logical "1" Input Current $I_{IH(1)}$	$V_{CC} = 15V, V_{IH} = 15V$		0.005		μA
Logical "0" Input Current $I_{IL(0)}$	$V_{CC} = 15V, V_{IL} = 0V$	-1.0	-0.005		μA
Supply Current I_{CC}	$V_{CC} = 15V$		0.05	300	μA
Input Capacitance	Any Input		5		pF
Propagation Delay Time from Clock to $Q_{1,0}$ or $\bar{Q}_{1,0}$	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		750 100	400 160	ns
Propagation Delay Time from Clock to Carry Out 1_{out} or $\bar{1}_{out}$	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		290 120	450 190	ns
Propagation Delay Time from T Enable to Carry Out 1_{out} or $\bar{1}_{out}$	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		180 70	290 120	ns
Propagation Time from Clear to $Q_{1,0}$ (C100 and C101 only)	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		190 80	300 150	ns
Time Prior to Clock that Data or Load Must be Present 1_{set} or $\bar{1}_{set}$	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		170 30	280	ns
Time Prior to Clock that Enable P or T Must be Present 1_{en} or $\bar{1}_{en}$	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		70 170	120	ns
Time Prior to Clock that Clear Must be Present 1_{clr} (162, 163 only)	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		50 90	80 170	ns
Minimum Clock Pulses Width 1_{wL} or 1_{wH}	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$		35	70	ns
Maximum Clock Rise or Fall Time	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$			15 5.0	μs
Maximum Clock Frequency	$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ C$ $V_{CC} = 10V, C_L = 50pF, T_A = 25^\circ C$	2.0 5.5	3.0 8.5		MHz
CMOS/LPTTL INTERFACE					
Logical "1" Input Voltage 54C 74C	$V_{CC} = 4.5V$ $V_{CC} = 4.75V$	$V_{CC} - 1.6$			V
Logical "0" Input Voltage 54C 74C	$V_{CC} = 4.5V$ $V_{CC} = 4.75V$	$V_{CC} - 1.6$		0.8	V
Logical "1" Output Voltage 54C 74C	$V_{CC} = 4.5V, I_{O1} = -360\mu A$ $V_{CC} = 4.75V, I_{O1} = -360\mu A$	2.4		0.8	V
Logical "0" Output Voltage 54C 74C	$V_{CC} = 4.5V, I_{O1} = +360\mu A$ $V_{CC} = 4.75V, I_{O1} = +360\mu A$	2.4		0.4	V
OUTPUT DRIVE (See 54C/74C Family Characteristics Data Sheet)					
Output Source Current I_{SOURCE}	$V_{CC} = 5V, V_{IH(0)} = 0V, V_{OH} = 0V, T_A = 25^\circ C$	1.75			mA
Output Source Current I_{SOURCE}	$V_{CC} = 10V, V_{IH(0)} = 0V, V_{OH} = 0V, T_A = 25^\circ C$	8.0			mA
Output Sink Current I_{SINK}	$V_{CC} = 5V, V_{IH(1)} = 5V, V_{OH} = V_{CC}, T_A = 25^\circ C$	1.75			mA
Output Sink Current I_{SINK}	$V_{CC} = 10V, V_{IH(1)} = 10V, V_{OH} = V_{CC}, T_A = 25^\circ C$	8.0			mA


Note 1: This device should not be connected during power on conditions

logic diagrams

MM74C160, MM74C162; Clear is Synchronous for the MM74C162




MM74C161, MM74C163; Clear is Synchronous for the MM74C163



MM54C160/MM74C160, MM54C161/MM74C161, MM54C162/MM74C162, MM54C163/MM74C163


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

switching time waveforms



Notes for (1) and (2) only:
 Note 1: All input pulses are from generators having the following characteristics: $L = 0.1$, $C = 20$ pF, $V_{pk} = 1$ Volt, duty cycle = 50%, $T_{rise} = 10$ ns.
 Note 2: All times are measured from 50% to 50%.

cascading packages



**MM54C240/MM74C240 Inverting Outputs
MM54C244/MM74C244 Non-inverting Outputs
Octal Buffers and Line Drivers with TRI-STATE[®] Outputs**

general description

These octal buffers and line drivers are monolithic complementary MOS (CMOS) integrated circuits with TRI-STATE[®] outputs. These outputs have been specially designed to drive highly capacitive loads such as bus-oriented systems. These devices have a fan-out of 8 low power Schottky loads. A high logic level on the output disable control input G makes the outputs go into the high impedance state.

features

- Wide supply voltage range - 3V to 15V
- High noise immunity - 0.15 V_{CC} typ
- Low power consumption
- High capacitive load
- TRI-STATE[®] outputs
- Input protection
- TTL compatibility
- 20 pin dual-in line package

connection diagrams

