



๒๑๓

ปีการศึกษา ๒๕๓๑

การเก็บสำเนาภาพเพื่อแสดงผลบนจอ

รายละเอียด ๕๑๒ X ๒๕๖ จุด ต่อภาพ

โดย


กนกวรรณ เขมชาติกนก ๒๘๑๐๑๓

โกศล ว่องวิษกร ๒๘๑๐๓๔

คงเด่น กรกาญจนารักษ์ ๒๘๑๐๓๗

อาจารย์ที่ปรึกษา

ร.ศ.มนัส สังวรสิลป์



การเก็บสัญญาณภาพเพื่อแสดงผลบนจอ รายละเอียด 512 X 256 จุด
VIDEO DATA MEMORY DISPLAY 512 X 256 PIXELS/PICTURE

กนกวรรณ เขมชาติกนก 28.1013

ภกศล ว่องวิษขกร 28.1034

คงเด่น กรภาณจนารักษ์ 28.1037

อาจารย์ที่ปรึกษา :

ร.ศ. มนัส สังวารศิลป์

ปีการศึกษา 2531

บทคัดย่อ

ในปัจจุบันเทคโนโลยีทางการประมวลผลภาพ (Image Processing) ได้มีการศึกษาและพัฒนาจนถึงขั้นที่สามารถนำมาประยุกต์ใช้งานได้อย่างจริงจัง ซึ่งคาดว่าในอนาคตอันใกล้นี้จะมีการนำเอาเทคโนโลยีทางด้านนี้มาใช้งานกันอย่างกว้างขวาง

ปริณยานุพนธ์นี้เป็นการนำเสนอเรื่องการเก็บสัญญาณภาพเพื่อแสดงผลบนจอ (Video Data Memory Display) ซึ่งเป็นส่วนหนึ่งของอุปกรณ์ที่ใช้ในการประมวลผลภาพ (Image Processing) โดยจะรับข้อมูลภาพซึ่งเป็นสัญญาณดิจิทัล (Digital) ที่ได้รับการแปลง (Converting) มาจากสัญญาณภาพ (Video Signal) ซึ่งเป็นสัญญาณอนาล็อก (Analog) มาเก็บไว้ในแรม (RAM) ซึ่งเป็นหน่วยเก็บข้อมูลภาพ และมีส่วนสร้างสัญญาณควบคุมมาสแกน (Scan) อ่านข้อมูลภาพที่เก็บไว้ในแรมนี้ไปแสดงผลบนจอภาพโดยสามารถแสดงผล ซึ่งมีรายละเอียดถึง 512 X 256 จุดต่อภาพ

ในการส่งข้อมูลภาพให้กับหน่วยเก็บข้อมูลภาพ (Video data Memory) สามารถทำได้โดยใช้คอมพิวเตอร์ส่วนบุคคล (Personal Computer) IBM PC มาทำการติดต่อ (Interfacing) เพื่อเขียนข้อมูลภาพ (Video Data) ให้กับไดนามิคแรม (Dynamic RAM) ซึ่งทำหน้าที่เป็นหน่วยเก็บข้อมูลภาพ (Video Data Memory) โดยใช้ไดนามิคแรมจำนวน 3 แบงค์ (Bank) แต่ละแบงค์ประกอบด้วยไดนามิคแรมขนาด 128 K X 1 บิต (Bit)

แสดงผลบนจอคอมโพสิท(Composite Monitor) ได้ 8 ระดับความเข้มจุด (8 Gray Levels) โดยสามารถเพิ่มขีดความสามารถได้สูงสุด 256 ระดับความเข้มจุด

VIDEO DATA MEMORY DISPLAY 512 X 256 PIXELS/PICTURE

Kenokwan Kammachatkanok 28.1013

Kosol Wongwichakorn 28.1034

Kongden Kornkanjaneruk 28.1037

Advisor:

Associate Professor Manus Sangwornsil

1988

Abstract

Image Processing Technology has been developed onto the stage of widespread utilization and also expected to play the most important role in the near future.

The objective of this thesis is to present the video data memory display which is a part of Image Processing Instrument. the video data memory display will receive video data in form of digital signal converted from video signal which is analog signal, and retain them in RAM. Reading of video data, stored in RAM, will be scanned by scanning controller part. The result will be show on a monitor with high resolution up to 512 X 256 pixels/picture

In writing video data to video data memory, it can be manipulated by interfacing IBM Personal Computer in order to write video data for Dynamic RAM, acting as a video data memory. Three banks of Dynamic RAM are used with 128K X 1 bit each.

The result will be presented on the Composite monitor with 8 Gray Levels, and can be increased up to 256 levels.

สารบัญ

	หน้า
บทที่ 1	บทนำ.....1
บทที่ 2	ทฤษฎีเบื้องต้นของสัญญาณภาพ.....3
	2.1 ภาพประกอบด้วยอะไรบ้าง.....3
	2.2 วิธีการสแกนและการหักเหของลำอิเล็กตรอน.....3
	2.3 สัญญาณเชิงค้ในแนวตั้งและแนวนอน.....8
	2.4 สัญญาณแบล้จ้ค้ในแนวตั้งและแนวนอน.....8
	2.5 สัญญาณภาพ.....9
บทที่ 3	การออกแบบวงจรที่ใช้งานจริง.....11
	3.1 บล้จ้ค้ไดอะแกรมแสดงโครงสร้างเบื้องต้นของโรงงาน.....12
	3.2 การคำนวณและออกแบบวงจร.....13
	3.3 วงจรส่วนสร้างสัญญาณโทรทัศน์.....15
	3.4 วงจรแรมการ์ด.....18
	3.5 วงจรควบคุมการทำงานของไดนามิคแรม.....18
	3.6 วงจรส่วนบัฟเฟอร์และส่วนอินเทอร์เฟส.....19
	3.7 วงจรส่วนการแปลงสัญญาณดิจิตอลเป็นอนาล็อกและส่วนไควร์น.....21
	3.8 บล้จ้ค้ไดอะแกรมแสดงการทำงานของโรงงาน.....22
	3.9 รูปวงจรส่วนสร้างสัญญาณโทรทัศน์.....23
	3.10 รูปวงจรส่วนอินเทอร์เฟส.....25
	3.11 รูปวงจรส่วนบัฟเฟอร์.....26
	3.12 รูปวงจรส่วนการแปลงสัญญาณดิจิตอลเป็นอนาล็อกและส่วนไควร์น.....27
	3.13 รูปวงจรส่วนแรมการ์ด.....28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
บทที่ 4	ผลการทดลองการวัดสัญญาณที่สำคัญ.....29
บทที่ 5	บทวิจารณ์และสรุปผล.....35
	ภาคผนวก.....38
	กิตติกรรมประกาศ.....54
	หนังสืออ้างอิง.....55



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปัจจุบันงานทางด้านการวิเคราะห์และประมวลผลภาพ เป็นต้นว่า งานทางด้านการโฆษณา การค้นหาแหล่งทรัพยากร การวิเคราะห์ภาพถ่ายดาวเทียม ด้านการแพทย์เพื่อวิเคราะห์ภาพทางด้านสรีระวิทยาและการตรวจสอบสมอง ฯลฯ มีแนวโน้มที่เพิ่มมากขึ้นเรื่อยๆ เพื่อตอบสนองงานด้านนี้ ได้มีการวิจัยและพัฒนาในด้านเทคโนโลยีการประมวลผลสัญญาณภาพ (IMAGE PROCESSING TECHNOLOGY) ซึ่งขณะนี้ได้พัฒนามาถึงขั้นที่สามารถนำมาใช้งานได้เป็นอย่างดี คาดว่าจะเป็นอีกเทคโนโลยีที่จะมีบทบาทในอนาคต

ปริศยานิพนธ์นี้ เป็นการนำเสนอการเก็บสัญญาณภาพที่เป็นสัญญาณดิจิทัล (DIGITAL) มาแสดงผลทางจอภาพ (COMPOSITE MONITOR) โดยสัญญาณภาพที่เป็นดิจิทัล (DIGITAL) นี้ อาจเป็นสัญญาณที่ได้จากการแปลงมาจากสัญญาณภาพ (VIDEO SIGNAL) ที่เป็นสัญญาณอนาล็อก (ANALOG) ซึ่งอาจได้มาจากกล้องวิดีโอ (VIDEO CAMERA) ข้อมูลสัญญาณภาพเหล่านี้จะถูกเก็บไว้ในหน่วยความจำสัญญาณภาพ (VIDEO DATA MEMORY) ซึ่งในที่นี้ใช้หน่วยความจำแบบไดนามิคแรม (DYNAMIC RAM)

สามารถทำการติดต่อ (INTERFACE) กับหน่วยความจำสัญญาณภาพ (VIDEO DATA MEMORY) เพื่อเขียนหรืออ่านข้อมูลภาพได้โดยการติดต่อ (INTERFACE) ด้วยคอมพิวเตอร์ส่วนบุคคล (PERSONAL COMPUTER) IBM PC ซึ่งในที่นี้ได้ออกแบบให้หน่วยความจำสัญญาณภาพนี้เป็นหน่วยความจำ (MEMORY UNIT) ที่ IBM PC สามารถทำการเรียกติดต่อในลักษณะของการติดต่อกับหน่วยความจำได้อยู่ในช่วงตำแหน่ง (ADDRESS) D0000H ถึง DFFFFH

ข้อมูลของสัญญาณภาพที่ถูกเก็บไว้จะถูกวงจรส่วนควบคุมการสแกน (Scan) มาทำการ

สแกนอ่านออกมาแสดงผลบนจอภาพแบบคอมโพสิท (COMPOSITE MONITOR) ด้วยรายละเอียดเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในทางค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

512 จุดในแนวนอน และ 256 เส้นในแนวตั้ง สามารถแสดงความเข้มจุด (GRAY LEVEL) ได้ 8 ระดับ โดยสามารถขยายความสามารถได้สูงสุดถึง 256 ระดับความเข้ม ซึ่งนับว่าเป็นอุปกรณ์ที่ใช้ในการแสดงภาพที่มีการเก็บสัญญาณภาพเป็นข้อมูลทางดิจิทัลที่มีประสิทธิภาพสูงพอที่จะนำมาใช้งานจริงได้เป็นอย่างดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2


ทฤษฎีเบื้องต้นของสัญญาณภาพ

2.1 ภาพประกอบด้วยอะไรบ้าง

ภาพที่ปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์นั้น ประกอบขึ้นด้วยเส้นขวางเล็กๆ ในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นนี้ก็มีส่วนที่ดำสนิท และส่วนที่สว่างมารวมกันอยู่ เส้นขวางเล็กๆตามแนวนอนเหล่านี้มีชื่อว่า เส้นสแกน (SCANNING) ดังนั้นภาพที่ปรากฏบนจอหลอดภาพจึงประกอบด้วยจุดเล็กๆ ซึ่งมีระดับของความสว่างแตกต่างกันเป็นจำนวนมากมาย จุดเล็กๆเหล่านี้เรียกว่า ส่วนประกอบของภาพ (PICTURE ELEMENT) ซึ่งมีความสำคัญกับความละเอียดของภาพมากหากจำนวนจุดเล็กๆหรือจำนวนสแกนในแนวนอนมีมากยิ่งขึ้นเพียงไร ภาพที่เห็นบนจอหลอดภาพก็จะมองดูละเอียดมากยิ่งขึ้น

2.2 วิธีการสแกนและการหักเหของลำอิเล็กตรอน


ภายในหลอดภาพของเครื่องรับโทรทัศน์ อิเล็กตรอนที่หลุดออกมาจากแคโทด และถูกดึงดูดีให้วิ่งเป็นลำไปกระทบแอโนด หรือจอหลอดภาพ ซึ่งฉาบวัสดุเรืองแสงบางชนิดเอาไว้ จะทำให้มองเห็นเป็นจุดสว่างขึ้นที่จอ การสแกนคือการทำให้จุดสว่างนี้เคลื่อนที่ไปในจังหวะที่ถูกต้องทั้งในแนวนอนและแนวตั้งของจอหลอดภาพ โดยอาศัยความเข้มของสนามแม่เหล็กเข้าช่วยเหลือตามที่แสดงดังรูป



เส้นสะแกน เส้นสะมัดกลับ เส้นสะมัดกลับ
 ในแนวนอน ในแนวตั้ง

รูปการเคลื่อนที่ของลำอิเล็กตรอนในแนวนอนและแนวตั้งของหลอดภาพ

กล่าวคือ ในขณะที่ไม่มีสนามแม่เหล็ก ลำอิเล็กตรอนก็จะวิ่งไปกระทบจอหลอดภาพตรงกลางโดยไม่ถูกหักเหเลย หากต้องการเบนลำอิเล็กตรอนนี้ไปทางซ้ายมือในแนวนอน ก็จำเป็นต้องใช้สนามแม่เหล็กที่มีขั้วเหนือ-ใต้ อยู่ในแนวตั้ง และหากเรากลับขั้วแม่เหล็กนี้ ลำอิเล็กตรอนนี้ก็จะถูกเบนไปทางขวามือในแนวนอนของจอหลอดภาพ การที่ลำอิเล็กตรอนถูกเบนไปทางซ้ายหรือทางขวาของจอนี้ จะทำให้เห็นเป็นจุดสว่างเคลื่อนที่ไปทางเดียวกัน ในทำนองเดียวกัน หากมีขั้วแม่เหล็กในแนวนอน ลำอิเล็กตรอนหรือจุดสว่างก็จะถูกเบนไปทางแนวตั้งของจอหลอดภาพ ฉะนั้นเพื่อช่วยในการหักเหลำอิเล็กตรอนในทิศทางที่ต้องการ จึงนิยมใช้สนามแม่เหล็กทั้งในแนวนอนและแนวตั้งร่วมกันสองสนาม แม่เหล็กไฟฟ้านี้เกิดจากการปล่อยกระแสไฟฟ้าผ่านขดลวดที่พันอยู่รอบๆจอหลอดภาพตามรูป




รูปการวางตำแหน่งของขดลวดทำให้เกิดการหักเหของค่าอิเหนา

ส่วนรูปร่างของกระแสไฟฟ้าที่ไหลผ่านขดลวดทั้งสอง เพื่อทำให้เกิดการสแกนตามที่กล่าวมาข้างต้นนั้น มีความสำคัญมากและนิยมใช้เป็นกระแสรูปฟันเลื่อย ความถี่ของกระแสที่ไหลผ่านขดลวดทั้งสองไม่เท่ากัน โดยกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหแนวนอนจะมีความถี่ 15,625 เฮิรต์ ส่วนกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหทางแนวตั้งจะมีความถี่เพียง 50 เฮิรต์เท่านั้น

สัญญาณหนึ่งเลื่อยสำหรับวงจรการหักเห


แนวอนมีความถี่ 15,625 เฮิร์ต



(ก)

สัญญาณหนึ่งเลื่อยสำหรับวงจรการหักเห

แนวตั้งมีความถี่ 50 เฮิร์ต



(ข)

$T =$ ระยะเวลาครบรอบ
 $= T_S + T_R$

$T_S =$ ระยะเวลาที่มีเส้นสแกน

$T_R =$ ระยะเวลาที่มีเส้นสแกนกลับ

โดยปกติการสแกนจะเริ่มต้นขึ้น

โดยการทำให้จุดสว่างเคลื่อนที่จากซ้ายมือด้านบน

ของจอไปทางขวามือในแนวอน

ซึ่งเมื่อไปถึงตำแหน่งขวาสุดก็จะถูกเบนต่ำลงเล็กน้อยแล้วก็

จะกลับไปตั้งต้นใหม่ทางซ้ายมือ เพื่อเคลื่อนที่มาจากขวามือในอนอีก เป็นอยู่เช่นนี้เรื่อยๆจนกระทั่ง

จุดสว่างไปถึงตำแหน่งทางขวามือล่างสุดของจอหลอดภาพ ก็เป็นอันเสร็จสิ้นการสแกนภาพ

หนึ่ง ซึ่งเรียกกันว่า เฟรมหนึ่ง หลังจากนั้นลำอิเล็กตรอนก็จะกลับไปตั้งต้นใหม่ ทางด้านซ้าย

มือบนสุดของจอหลอดภาพอีก เพื่อสแกนภาพหนึ่งอันดับต่อไป อย่างไรก็ตามเพื่อลดอาการกระพริบ

ของภาพ การสแกนภาพหนึ่งแต่ละภาพ จึงมักนิยมทำสองครั้งในแบบของการสแกนไขว้กัน โดย

กำหนดให้ภาพหนึ่งเฟรมประกอบด้วยภาพหนึ่งสองฟิลด์ และเริ่มต้นด้วยการสแกนภาพหนึ่งฟิลด์

เส้นคี่ก่อน เมื่อเสร็จสิ้นถึงตำแหน่งขวามือล่างสุดของจอหลอดภาพแล้ว จึงกลับไปตั้งต้นใหม่



ทางซ้ายมือสุดของจอแล้ว เริ่มต้นสแกนภาพหนึ่งฟิลด์เส้นคู่ต่อไป จนถึงตำแหน่งขวามือล่างสุด หลัง

จากนั้นก็เริ่มต้นสแกนภาพหนึ่งอันดับต่อไปใหม่ ฉะนั้นการสแกนภาพหนึ่งหนึ่งภาพหนึ่งเฟรม จึง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประกอบด้วย การสแกนภาพนิ่งด้วยฟิล์มเส้นคู่ และการสแกนภาพนิ่งด้วยฟิล์มเส้นคู่โดยใช้เส้นสแกน 625 เส้นต่อภาพและ 25 ภาพต่อวินาที ภาพนิ่งแต่ละภาพหรือภาพนิ่งแต่ละเฟรม จะประกอบด้วยเส้นสแกนแนวอน 625 เส้น และภาพนิ่งแต่ละฟิล์ม ก็จะมีเส้นสแกนแนวอน 312 1/2 เส้น ภาพนิ่งแต่ละภาพนี้จะเกิดขึ้นภายในระยะเวลา 1/25 วินาที ความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในการหักเหในแนวอน ซึ่งใช้เวลา 1/25 วินาที สำหรับทำให้เกิดเส้นสแกนแนวอน 625 เส้น ก็มีค่าเป็น 625x25 หรือ 15,625 เฮิร์ต ส่วนความถี่ของกระแสรูปฟันเลื่อยสำหรับการหักเหแนวตั้ง ซึ่งใช้เวลาในการสแกนจากบนสุดมาล่างสุด สำหรับฟิล์มหนึ่งๆ เพียง 1/50 วินาทีเท่านั้น ก็จะเป็น 50 เฮิร์ต โดยเวลาที่ใช้ในการสแกนแนวอนจะเท่ากับ 64 ไมโครวินาที และเวลาที่ใช้ในการสแกนแนวตั้งจะเท่ากับ 20 มิลลิวินาที แต่ในปริิฏยานีพจน์นี้ไม่ได้ใช้การสแกนด้วยวิธีนี้ อันเนื่องมาจากข้อจำกัดในการเวลาในการเข้าถึงข้อมูล (ACCESS TIME) ของแรม (RAM) ด้วยเหตุนี้การแสดงผลบนจออาจให้ภาพไม่นิ่งอยู่บ้าง แต่ไม่ถึงขั้นทำให้เกิดความรำคาญในขณะใช้งาน



รูปแสดงการสแกนสองครั้งสำหรับภาพนิ่งแต่ละภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 สัญญาณซิงค์ในแนวนอนและแนวตั้ง (H and V synchronization)

ในการสแกนภาพในการสแกนจะต้องเริ่มที่เวลาแน่นอนตรงกับที่เครื่องส่ง เพื่อให้ข้อมูลของภาพแสดงออกตรงตำแหน่งที่ถูกต้อง ในการที่จะให้เครื่องส่งและเครื่องรับ มีการส่งและรับภาพที่สัมพันธ์กัน จึงจำเป็นต้องมีสัญญาณซิงค์ เพื่อช่วยทำให้วงจรของการหักเหแนวนอนและวงจรของการหักเหแนวตั้งในเครื่องส่งและเครื่องรับมีความถี่ตรงกันตลอดเวลา สัญญาณซิงค์ทางแนวนอนมีความถี่ 15,625 เฮิรท์ ซึ่งเท่ากับความถี่ของการหักเหแนวนอน และสัญญาณซิงค์แนวตั้งก็มีความถี่ 50 เฮิรท์ ซึ่งจะเท่ากับความถี่ของวงจรหักเหทางแนวตั้งเหมือนกัน สัญญาณซิงค์นี้จะ เป็นพัลส์รูปสี่เหลี่ยม จะถูกส่งรวมมากับสัญญาณภาพ เพื่อประกอบเป็นสัญญาณรวมสำหรับเครื่องรับ สัญญาณนี้จะเกิดในระหว่างช่วงเวลาของการแบลิ่งค์ ซึ่งไม่มีข้อมูลของภาพที่ต้องการจะส่ง ช่วงแบลิ่งค์นี้จะตรงกับช่วงที่ลำอิเล็กตรอนลากกลับจากขวามาซ้าย สัญญาณซิงค์แนวนอนจะ เกิดขึ้นในช่วงสุดท้ายของการสแกนเส้นตามแนวนอน ซึ่งเป็นการเริ่มต้นการลากกลับตามแนวนอน สัญญาณซิงค์ตามแนวตั้งจะ เกิดตอนที่ภาพสแกนถึงตำแหน่งล่างสุดของจอภาพ เพื่อเป็นการลากกลับของลำอิเล็กตรอนตามแนวตั้ง

2.4 สัญญาณแบลิ่งค์ในแนวนอนและแนวตั้ง

เป็นสัญญาณที่ใช้เพื่อลบการสแกนและบดกลับทั้งในแนวนอนและแนวตั้ง เพื่อมิให้เห็นได้ชัดทางหลอดภาพ สัญญาณแบลิ่งค์ในแนวนอนมีความถี่ 15,625 เฮิรท์ ทำให้เกิดการแบลิ่งค์ในส่วนลากกลับจากขวามาซ้าย สัญญาณแบลิ่งค์ในแนวตั้งมีความถี่ 50 เฮิรท์ ทำให้เกิดการลากกลับจากล่างขึ้นบน ช่วงเวลาของการแบลิ่งค์ในแนวนอนมีค่าประมาณ 20% ของสัญญาณสแกนตามแนวนอน ซึ่งสัญญาณสแกนในแนวนอนมี ค่า 64 ไมโครวินาที ดังนั้นสัญญาณแบลิ่งค์ในแนวนอนมีค่าเท่ากับ $64 \times 0.2 = 12.8$ ไมโครวินาที ซึ่งก็คือช่วงเวลาของการลากเส้นกลับต้องเสร็จสิ้นภายใน 12.8 ไมโครวินาที





สำหรับช่วงเวลาของการแบลิ่งค์ตามแนวตั้งมีค่าประมาณ 8% ของสัญญาณสแกนตามแนวตั้งซึ่งสัญญาณสแกนในแนวตั้งมีค่า 20 มิลลิวินาที ดังนั้นสัญญาณแบลิ่งค์ในแนวตั้งมีค่าเท่ากับ $20 \times 0.08 = 1.6$ มิลลิวินาที ซึ่งก็คือช่วงเวลาลากกลับของภาพจากจุดล่างสุดไปบนสุดของภาพ ต้องเสร็จสิ้นภายใน 1.6 มิลลิวินาที


2.5 สัญญาณภาพ

สัญญาณภาพรวม (Composite video signal) จะประกอบไปด้วยสัญญาณข้อมูลภาพ สัญญาณแบลิ่งค์และสัญญาณซิงค์ในส่วนของสัญญาณแบลิ่งค์และซิงค์ยังแบ่งออกเป็นสัญญาณในแนวนอนและแนวตั้ง

ความสว่างหรือระดับความเข้มของแต่ละจุดในภาพของสัญญาณโทรทัศน์นั้น ขึ้นอยู่กับระดับโวลเตจของสัญญาณ ในช่วงสุดท้ายก่อนถึงสัญญาณซิงค์ จะมีช่วงเวลาลิ้นๆ เรียกว่าชอหน้า (FRONT PORCH) เนื่องจากการเปลี่ยนระดับของสัญญาณภาพ ซึ่งมีระดับต่างๆกัน เพื่อให้มาอยู่ในระดับสัญญาณซิงค์ที่เท่ากัน ช่วงการเปลี่ยนแปลงของสัญญาณในการเปลี่ยนระดับ จะมีเวลาหน่วงเล็กน้อย ถ้าหากสัญญาณที่เปลี่ยนมีระดับเปลี่ยนไม่เท่ากัน ก็จะทำให้เวลาหน่วงออกไป ถ้าหากบ่อนสัญญาณซิงค์หลังสัญญาณภาพ ก็จะทำให้ช่วงของสัญญาณซิงค์แต่ละช่วงไม่คงที่ ซึ่งจะทำให้ภาพที่ได้บิดเบี้ยวไป ในการแก้ไขปัญหาดังกล่าว จึงต้องทำให้สัญญาณมีระดับเท่ากันก่อนที่จะให้สัญญาณซิงค์ คือช่วงเวลาชอหน้านั้นเอง เช่นกันหลังจากสัญญาณซิงค์ ก็จะมีช่วงเวลาชอหลัง (Back porch) ซึ่งเป็นระดับความเข้มสีดำเพื่อเตรียมรับสัญญาณต่อไป



แสดงรูปคลื่นของสัญญาณต่างๆ ในการแสดงภาพทางเคจิตอด (ก) แสดงสัญญาณภาพทางเคจิตอด (ข) สัญญาณภาพรวม ในการแสดงภาพทางเคจิตอด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ข้อมูลใดๆ และต้องนำเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 3

การออกแบบวงจรที่ใช้งานจริง

ในเบื้องต้นอาจพิจารณาว่าโครงสร้างหลักของปริกฏยานั้นนี้อาจแบ่งออกเป็น 5 ส่วนคือ

1. ส่วนสร้างสัญญาณนาฬิกา เพื่อใช้เป็นความถี่พื้นฐานในการสแกน
2. ส่วนควบคุมการสแกนข้อมูลออกมาแสดงผล
3. หน่วยเก็บความจำข้อมูลภาพ
4. ส่วนแปลงสัญญาณข้อมูลภาพแบบดิจิทัลให้เป็นสัญญาณภาพแบบอนาล็อก โดยให้มีคุณ-สมบัติตามมาตรฐานสัญญาณวิดีโอ เพื่อป้อนให้จอคอมพิวเตอร์
5. ส่วนอินเทอร์เฟสกับคอมพิวเตอร์ส่วนบุคคล ไอบีเอ็ม พีซี และสร้างสัญญาณควบคุมการติดต่อระหว่างคอมพิวเตอร์ส่วนบุคคลกับหน่วยความจำข้อมูลภาพ

3.1 บล็อกโคอะแกรมแสดงโครงสร้างเบื้องต้นของโครงการ



บล็อกไดอะแกรมแสดงโครงสร้างเบื้องต้นของโครงการ

จากบล็อกไดอะแกรมดังกล่าวสามารถอธิบายแนวทางการทำงานของปฏิทินอินเทอร์เน็ตได้ดังนี้
ข้อมูลภาพแบบดิจิทัลจะถูกเก็บไว้ในหน่วยเก็บความจำข้อมูลภาพ ซึ่งหน่วยความจำนี้จะ
ถูกควบคุมการติดต่อโดยมีจุดประสงค์ 2 ประการด้วยกันคือ

1. เพื่ออ่านข้อมูลภาพในหน่วยความจำออกมาแสดงผลบนจอภาพ

2. เพื่อเขียนหรืออ่านข้อมูลในหน่วยความจำข้อมูลภาพ โดยคอมพิวเตอร์ส่วนบุคคล

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับโครงการศึกษาเท่านั้น ไม่สามารถเผยแพร่ไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสแกนอ่านข้อมูลจากหน่วยความจำออกมาแสดงผล จะกระทำโดยส่วนสร้างสัญญาณควบคุมการอ่านข้อมูลจากหน่วยความจำ โดยใช้ความถี่พื้นฐานในการสแกนเป็นสัญญาณหลักในการจัดสัญญาณควบคุมการอ่านข้อมูลและการสแกน ข้อมูลแบบดิจิทัลที่อ่านได้จากหน่วยความจำจะถูกแปลงให้เป็นสัญญาณภาพแบบอนาล็อกซึ่งจะถูกป้อนให้จอคอมพิวเตอร์ในลักษณะของสัญญาณวิดีโอ

เมื่อต้องการติดต่อเพื่อเขียนข้อมูลในหน่วยความจำภาพโดยใช้คอมพิวเตอร์ส่วนบุคคล ไอบีเอ็ม พีซี เข้ามาติดต่อผ่านส่วนอินเตอร์เฟส จะมีการสร้างสัญญาณไปควบคุมให้มัลติเพล็กซ์เซอร์ปลดสัญญาณควบคุมจากส่วนควบคุมการสแกนออก และจะเลือกสัญญาณควบคุมที่ได้จากส่วนอินเตอร์เฟสมาควบคุมการติดต่อกับหน่วยความจำข้อมูลภาพแทน ซึ่งสัญญาณควบคุมจากส่วนนี้จะมีการอ้างอิงจากสัญญาณที่ใช้ในการอินเตอร์เฟสจากคอมพิวเตอร์ส่วนบุคคลเป็นหลัก

3.2 การคำนวณและแนวทางการออกแบบวงจร

เริ่มจากส่วนสร้างสัญญาณความถี่พื้นฐานในการสแกน ซึ่งเป็นความถี่ที่ใช้สแกนจุดภาพออกไปแสดงผลบนจอภาพ เนื่องมาตราบฐานการสร้างสัญญาณเชิงคี่ในแนวนอน ให้มีความถี่เท่ากับ 15,625 เฮิร์ต ดังนั้นในการสแกนแนวนอนแต่ละเส้นจะเสร็จสิ้นในเวลา $1/15625 = 64$ ไมโครวินาที แต่ในช่วงเวลา 64 ไมโครวินาทีนี้จะถูกแบ่งออกเป็น 2 ช่วง คือ ช่วงเวลาการสแกนภาพ กับช่วงเวลาการสับกลับ ซึ่งเกิดจากสัญญาณ HBLANK โดยปกติช่วงเวลาในการสแกนภาพจะใช้เวลาประมาณ 85 เปอร์เซ็นต์ของช่วงเวลาในการสแกนในแนวนอนแต่ละครั้ง

ดังนั้นช่วงการสแกนภาพจะใช้เวลาประมาณ $64 \times 10^{-6} \times 0.85 = 54.4$ ไมโครวินาทีและในช่วงเวลานี้ต้องการให้เกิดจุดภาพเท่ากับ 512 จุด ฉะนั้นแต่ละจุดจะใช้เวลาสแกนประมาณ $54.4 \times 10^{-6} / 512 = 106.25$ นาโนวินาที ซึ่งต้องใช้ความถี่พื้นฐานในการสแกนแต่ละจุดเท่ากับ 9.4117 เมกกะเฮิร์ต ซึ่งไม่สามารถหาค่าคริสตัลค่าความถี่นี้ได้

จำเป็นต้องใช้ค่าใกล้เคียงคือ ประมาณ 10.7 เมกกะเฮิร์ต ดังนั้นจะมีการสแกนภาพถึง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$54.4 \times 10^{-6} \times 1 / 10.7 \times 10^6 = 582$ จุด สามารถแก้ไขได้โดยปรับสัญญาณ HBLANK ให้แอกทีฟเป็นเวลามากกว่า 15 เปอร์เซ็นต์ของเวลาที่ใช้ในการสแกนแนวนอนแต่ละเส้น คือ การปรับให้สัญญาณ HBLANK มีความกว้างสัญญาณประมาณ


$$0.15 \times 64 \times 10^{-6} + [(582-512) \times 93.458 \times 10^{-9}] = 16.14 \text{ ไมโครวินาที}$$


ส่วนเวลาที่ใช้ในการสแกนในแนวตั้งมีการกำหนดมาตรฐานให้มีความถี่เท่ากับ 50 เฮิรท์ ดังนั้นในการสแกนในแนวตั้งแต่ละครั้งจะใช้เวลาเท่ากับ 20 มิลลิวินาที และในช่วงเวลานี้จะแบ่งออกเป็น 2 ช่วงเช่นกันคือ ช่วงการสแกนภาพ กับช่วงการสับกลับซึ่งเกิดจากสัญญาณ VBLANK แอกทีฟภายใน 20 มิลลิวินาที จะมีการสแกนในแนวนอนได้ถึง

$$20 \times 10^{-3} / 64 \times 10^{-6} = 312.5 \text{ เส้น แต่เราต้องการให้มีการแสดงภาพแนวนอนเพียง}$$

256 เส้นเท่านั้น ดังนั้นสัญญาณ VBLANK จะต้องมีความกว้างประมาณ

$$(312-256) \times 64 \times 10^{-6} = 336 \text{ ไมโครวินาที}$$





แสดงรูปคลื่นของสัญญาณซิงค์ที่ถูกเปลี่ยนเป็นคลื่นรูปฟันเลื่อยแล้ว (ก) แสดงช่วงเวลาที่ของ horizontal sync (ข) แสดงช่วงเวลาที่ของ vertical sync

รูปแสดงสัญญาณฟันเลื่อยที่ใช้ในการควบคุมการสแกนในแนวอนและแนวตั้ง

เนื่องจากมีความถี่พื้นฐานในการสแกนแต่ละจุดด้วยความถี่ 10.7 เมกกะเฮิร์ต เท่ากับว่า ทุกๆ 93.46 นาโนวินาที จะต้องมีการอ่านข้อมูลออกจากแรม แต่แรมที่ใช้ไม่มีแอสเซสไทม์ 200 นาโนวินาที จะเห็นได้ว่าเราไม่สามารถอ่านข้อมูลออกมาได้ทันการสแกน จึงแก้ปัญหานี้โดยให้มีการอ่านข้อมูลออกมาทุกๆ $8 \times 93.46 \times 10^{-9} = 747.68$ นาโนวินาที โดยข้อมูลที่อ่านนี้จะอ่านออกมาแบบขนานทีละ 8 บิต แล้วจะทำการส่งข้อมูลชุดนี้ออกไปสแกนทีละบิตแบบอนุกรม

แรมที่ใช้ในแต่ละแบนค์จะมีขนาดเท่ากับ $512 \times 256 = 128$ กิโลบิต

3.3 วงจรส่วนสร้างสัญญาณโทรททัศน์

เริ่มต้นโดยเราใช้คริสตอลความถี่ 10.7 เมกกะเฮิร์ต ซึ่งเราให้เป็นสัญญาณ R_0

แล้วนำมา ผ่าน IC (LS293) ซึ่งเป็นวงจรหารก็จะได้สัญญาณ R_0 ที่เราหารความถี่ลงครึ่งหนึ่ง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คือสัญญาณ R1 สัญญาณ Ro ที่เราหาความถี่ลงเหลือหนึ่งส่วนสี่คือสัญญาณ R2 และสัญญาณ Ro ที่เราหาความถี่ลงเหลือหนึ่งส่วนแปด คือสัญญาณ R3 สัญญาณที่ได้ทั้งสี่ Ro - R4 นำไปผ่านแอนด์เกต ออร์เกต และน็อกเกต เราก็จะได้สัญญาณ $\overline{V-RAS}$ (VIDEO RAS) สัญญาณ $\overline{V-CAS}$ (VIDEO CAS) สัญญาณ $\overline{V-DSTB}$ (VIDEO DATA STROBE) สัญญาณ $\overline{V-R/C}$ (VIDEO ADRSSELECT) และเราจะสร้างสัญญาณ $\overline{S-RES}$ (START RESET) เพื่อหน่วงเวลาให้สัญญาณ H-RES แอคทีฟ (ACTIVE) ทำให้ IC2 , IC15-IC17 ทำแอกทีฟพร้อมกันเป็นการป้องกันไม่ให้เกิดการหาความถี่ผิดพลาดอันในขณะที่เปิดเครื่อง

ไอซี 15 และ ไอซี 16 ทำหน้าที่เป็นวงจรถหาร ซึ่งจะนำสัญญาณอินพุต R3 มาหารสอง, สี่ และหารแปดตามลำดับ จากนั้นจะนำสัญญาณที่ถูกหารแปด ไปเป็นอินพุตให้กับ ไอซี 16 ซึ่งจะนำสัญญาณนี้มาหารสอง, สี่และหารแปด อีกครั้งหนึ่ง ซึ่งสัญญาณที่หารทั้งหมดนี้จะใช้เป็นแอดเดรส (ADDRESS) ให้กับหน่วยความจำ (RAM) ทางแนวคอลัมน์ (COLUMN) และเป็นตำแหน่งอ้างอิงที่จอแสดงผลในทางแนวนอน (HORIZONTAL)

จะเห็นว่าสัญญาณ R3 ที่เป็นอินพุตของ ไอซี 15 นั้นเป็นสัญญาณหารแปด จากสัญญาณนาฬิกา (CLOCK) เมื่อผ่าน ไอซี 15 และ ไอซี 16 แล้ว จึงเท่ากับว่าสัญญาณนาฬิกาถูกหารด้วยแปด , สิบหก , สามสิบสอง , หกสิบสี่ , หนึ่งร้อยยี่สิบแปด , สองร้อยห้าสิบหก และห้าร้อยสิบสองตามลำดับ นั่นคือความละเอียดของภาพในแนวนอนมีค่าเท่ากับ 512 จุดนั่นเอง ทุกครั้งที่สัญญาณทางแนวนอนถูกอ่านครบ 512 จุดก็จะส่งให้สัญญาณ ให้ ไอซี 22 ซึ่งถูกต่อไว้เป็นวงจรมับ 16 (4 BIT BINARY COUNTER) นับ 1 ครั้ง ไอซี 23 ก็ต่อในลักษณะเดียวกันกับไอซี 22 ดังนั้นเมื่อรวมการนับของไอซี 22 และ ไอซี 23 จะได้เท่ากับ 16 x 16 เท่ากับ 256 นั่นคือไอซี 22 และ ไอซี 23 เป็นตัวสร้างแอดเดรสในการอ้างอิงข้อมูลทางแนวตั้ง (ROW) ให้กับหน่วยความจำ และเป็นตำแหน่งอ้างอิงที่จอแสดงผลในแนวตั้ง (VERTICAL)

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์และเป็นวงจรมัลติเพล็กซ์ (MULTIPLEXER) ที่มีประโยชน์สำหรับการศึกษาไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(STATE) โดยมีเอาท์พุทต่ออยู่กับหน่วยความจำ นั่นคือถ้าสัญญาณ V-R/C เป็น 0 ไอซี 26 และ ไอซี 27 จะนำแอดเดรสทางแนวตั้ง (ROW) ไปให้กับหน่วยความจำ ถ้าสัญญาณ V-R/C เป็น 1 ไอซี 26 และ ไอซี 27 จะนำแอดเดรสทางแนวคอลัมน์ไปให้กับหน่วยความจำ และถ้ามีสัญญาณ BUSVD (BUS FOR VIDEO / CPU) นี้เป็น 1 เมื่อไร เอาท์พุทของไอซี 26 และ ไอซี 27 ถูกตัดขาดจากหน่วยความจำทันที (HIGH IMPEDANCE) ทั้งนี้เพื่อให้หน่วยประมวลผลกลาง (CPU) เป็นผู้ติดต่อกับหน่วยความจำแทน

ทุกครั้งที่มีการส่งข้อมูล แสดงที่จอภาพ (SCAN) จากซ้ายไปขวาครบหนึ่งแถว สัญญาณภาพจะต้องกลับมาที่ด้านซ้ายของจอ เพื่อเริ่มแสดงสัญญาณภาพแถวต่อไป ซึ่งต้องใช้เวลาและขณะเดียวกันการอ่านข้อมูลจากหน่วยความจำเป็นสัญญาณนาฬิกา 5 ลูก ดังนั้นจึงต้องมีไอซี 17 ซึ่งเป็นไอซีเลื่อนสัญญาณข้อมูล (SHIFT REGISTER) ซึ่งไอซี 17 นี้ถูกต่อไว้ให้หน่วยสัญญาณนาฬิกา 5 ลูก เพื่อให้การอ่านข้อมูลกระทำได้อย่างถูกต้อง

ไอซี 18 , 19 , 24 และ 25 ทำหน้าที่สร้างสัญญาณโมโนสเตเบิล (MONOSTABLE) ซึ่งจะนำไปสร้างสัญญาณตั้งต่อไปนี้

H-sync , H-BLANK (HORIZONTAL-sync , BLANK)

V-sync , V-BLANK (VERTICAL-sync , BLANK)

C-sync , C-BLANK (COMPOSITE-sync , BLANK)

ซึ่งสัญญาณดังกล่าวเป็นสัญญาณที่เกี่ยวข้องกับสัญญาณของจอแสดงผล ซึ่งได้อธิบายไปแล้วในส่วนสร้างสัญญาณโทรทัศน์ จึงไม่ขอกล่าวรายละเอียดอีก จะเห็นว่าไอซีในกลุ่มนี้ได้ต่อความต้านทานชนิดปรับค่าได้ ทั้งนี้ก็เพื่อที่จะสามารถปรับความกว้างของสัญญาณดังกล่าวได้ นอกจากจะสร้างสัญญาณเกี่ยวกับจอแสดงผลแล้ว ไอซี 19 และ ไอซี 21 ยังเป็นตัวสร้างสัญญาณ H-RES (HORIZONTAL RESET) ซึ่งจะรีเซ็ตการทำงานของระบบการอ้างแอดเดรสในแนวนอน

เมื่ออ่านครบ 512 จุดแล้ว เพื่อกลับไปเริ่มต้นทำการนับใหม่
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจรแรมการ์ด

คุณสมบัติของแรม 4116 เป็นหน่วยความจำแบบไดนามิก ที่ต้องรีเฟรช (REFRESH) ข้อมูลอยู่เสมอ มิฉะนั้นข้อมูลจะสูญหายได้ แต่เนื่องจากการส่งข้อมูลออกสู่จอภาพเกิดขึ้นตลอดเวลา ทำให้เกิดการอ่านซ้ำ จึงช่วยให้เกิดการรีเฟรชในตัวอยู่เสมอ จึงไม่ต้องให้ส่วนประมวลผลกลางสร้างสัญญาณรีเฟรชให้

ไดนามิกแรมถูกใช้งานในวงจรร่วมกับส่วนประมวลผลกลางและวงจรควบคุมวิดีโอ ฉะนั้นเพื่อให้สามารถทำงานร่วมกันได้ จึงต้องแบ่งช่วงเวลางานคนละช่วงแบบไทม์แชร์ริง (TIME SHARING) โดยช่วงที่ส่วนประมวลผลกลางติดต่อกับไดนามิกแรมเพื่อส่งถ่ายข้อมูล จะเป็นช่วงที่วงจรควบคุมส่วนวิดีโอสร้างสัญญาณแบลิ่งค์และหยุดการติดต่อกับไดนามิกแรม

3.5 วงจรควบคุมการทำงานของไดนามิกแรม

ไดนามิกแรม 4116 มีขนาด 16KB แอดเดสไลน์ใหม่ = 200 ถึง 300 นาโนวินาที มีแอดเดรส 7 เส้น แต่เกิดการมัลติเพล็กซ์ (MULTIPLEX) 2 ครั้ง จึงอ้างถึงได้ 2 = 16KB โดยใช้สัญญาณควบคุม 2 เส้น คือ \overline{RAS} กับ \overline{CAS}

ไดนามิกแรมจะติดต่อกับส่วนประมวลผลกลางและวิดีโอในช่วงเวลาต่างกัน โดยการควบคุมของสัญญาณ \overline{BUSVD} ทำให้การติดต่อกันถูกแยกออกดังนี้คือ

เมื่อ \overline{BUSVD} มีสถานะเป็น 0 จะปิดเกทที่รับสัญญาณติดต่อกับส่วนประมวลผลกลาง คือ $\overline{C-CAS}$ และ \overline{WR} แล้วจะเปิดเกทของสัญญาณ $\overline{V-RAS}$ และเชื่อมสัญญาณ $\overline{V-RAS}$ เข้ากับไดนามิกแรมทุกตัว ในภาวะนี้ไดนามิกแรมทั้ง 8 ตัว จะได้รับสัญญาณควบคุม \overline{CAS} หรือ \overline{RAS} พร้อมกันจากวิดีโอ ดังนั้นแรมทั้ง 8 ตัวจึงส่งข้อมูลออกมาพร้อมๆกันแบบขนานมายัง IC 38 ซึ่งจะใช้สัญญาณ $\overline{V-DSTB}$ (VIDEO DATA STROBE) เป็นสัญญาณให้ IC 38 อ่านข้อมูล

แบบขนานเข้ามาแปลงเป็นข้อมูลแบบอนุกรมโดยจะส่งข้อมูลอนุกรมนี้ออกไปให้ส่วนวงจรไดร์เวอร์เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(DRIVER) ที่ละบิตด้วยความอัตราการส่งข้อมูล 10.7 เมกกะบิต (MB) ต่อวินาที เพื่อนำข้อมูลเหล่านี้ไปแสดงผล

เมื่อ $\overline{\text{BUSVD}}$ มีสถานะเป็น 1 จะสลับการทำงานกับช่วงที่ผ่านมา โดยจะมาติดต่อกับส่วนประมวลผลกลางทั้งหมด สัญญาณ $\overline{\text{WR}}$ และ $\overline{\text{C-CAS}}$ จะเชื่อมติดต่อกับไดนามิคแรมทั้ง 8 ตัวไว้ด้วยกันโดย $\overline{\text{C-CAS}}$ จะแยกการติดต่อควบคุมของไดนามิคทั้ง 8 ตัวออกจากกัน ด้วยการถอดรหัส (DECODE) ของแอดเดรส A0 , A1 , A2 ฉะนั้นส่วนประมวลผลกลางจึงติดต่อกับไดนามิคแรมได้ที่ละตัว ข้อมูลระหว่างส่วนประมวลผลกลางกับไดนามิคจะถ่ายเทได้ทั้งในช่วงการอ่าน (READ CYCLE) และช่วงการเขียน (WRITE CYCLE) ขึ้นกับการควบคุมของ $\overline{\text{WR}}$ ไดนามิคแรมชุดนี้สามารถบรรจุข้อมูลจากส่วนประมวลผลกลางได้ถึง 128 KB $\overline{\text{BUSVD}}$ จึงเป็นสัญญาณควบคุมแบบไทม์แชร์ริง เพื่อแบ่งสรรการทำงานของไดนามิคแรมชุดเดียวกันกับส่วนประมวลผลกลางหรือวงจรวิดีโอ โดยความถี่ของ $\overline{\text{BUSVD}}$ ประมาณ 1/8 นาโนวินาที

3.6 การทำงานในส่วนบัฟเฟอร์และส่วนวงจรอินเตอร์เฟส

ในการอินเตอร์เฟส (INTERFACE) กับ IBM PC เราจะทำการส่งผ่านสัญญาณที่ใช้ในการติดต่อผ่านวงจรบัฟเฟอร์ (BUFFER) ซึ่งเป็นส่วนที่กำหนดที่ซับซ้อน เพราะในกรณีที่ทำการส่งผ่านสัญญาณโดยตรงระหว่างระบบของ IBM กับส่วนวงจรในโครงการซึ่งอาจเกิดปัญหาที่โครงการจะไปโหลดกระแสในระบบของ IBM PC มากเกินไปจนทำให้เกิดการทำงานที่ผิดพลาดได้

ส่วนอินเตอร์เฟสนี้จะทำหน้าที่ DECODE ADDRESS และจัดสัญญาณเวลาต่าง ๆ (TIMING) ให้เหมาะสมที่จะใช้ในการควบคุมการเขียน-อ่านในวิดีโอแรม (VIDEO RAM) ให้ถูกต้อง

ในขั้นแรกเราจำเป็นที่จะต้องพิจารณาว่า วิดีโอแรม ของโครงการควรจะอยู่ในตำแหน่งเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไดในการที่ IBM PC จะอ้างอิงเพื่อทำการเขียน-อ่านข้อมูล โดยการอ้างอิงจะไม่มีผลกระทบต่ออุปกรณ์อื่นที่ใช้อยู่ในระบบ ในการกำหนดตำแหน่งเราจะต้องพิจารณาจากผังการใช้งานแอดเดรสของพอร์ทบน IBM PC ซึ่งเราจะได้ช่วงแอดเดรสที่เหมาะสมอยู่ในช่วง D0000H - DFFFFH แต่ในช่วงแอดเดรสนี้อ้างตำแหน่งข้อมูลได้เพียง 64K ตำแหน่งเท่านั้น ซึ่งในวิดีโอแรมต้องใช้แอดเดรสในการอ้างเท่ากับ 128K เราแก้ปัญหานี้ได้โดยจะแบ่งแรมทั้ง 128K ออกเป็น 2 หน้า (PAGE) หน้าละ 64K และสามารถการอ้างได้ว่าต้องการอ้างอิงกับหน้าไหน โดยสร้าง อินพุทพอร์ทขึ้นมาพอร์ทหนึ่งเพื่อใช้ในการอ้างอิงหน้า ในที่นี้ออกแบบให้อินพุทพอร์ท นี้มีตำแหน่งเท่ากับ 02F0 เป็นพอร์ทที่รับข้อมูลเพียง 1 บิตซึ่งข้อมูลบิตนี้จะใช้เป็นแอดเดรสสูงสุดของแรม ถ้าข้อมูลที่พอร์ท 02F0 ได้รับเป็น 0 จะเป็นการติดต่อกับ หน้าบนซึ่งเป็นส่วนที่ใช้เก็บสัญญาณภาพครึ่งจอบน และหากพอร์ทได้รับข้อมูลเท่ากับ 1 ก็จะเป็นการติดต่อกับหน้าล่าง

จากวงจรรูปที่ 3 IC57,58 จะทำการถอดรหัสให้อาท์พูท Y0 ของ IC57 เป็น 0 เมื่อมีการอ้างเอาท์พูทพอร์ท 02F0 จะทำให้ IC46 ทำการแลทช์ (LATCH) ข้อมูล D0 ไว้ที่เอาท์พูทเพื่อรอให้ IC44 ซึ่งเป็นมัลติเพล็กซ์ส่งข้อมูลนี้ไป MA6 ของแรมเมื่อสัญญาณ $\overline{C-CAS}$ แอคทีฟ

IC64 เป็น 4BIT คอมพาราเตอร์ (COMPARATOR) ทำหน้าที่ถอดรหัสซึ่งเซ็ตตำแหน่งจาก DIP SWITCH ให้อาท์พูทขา 6 เป็น 1 (แอคทีฟ) เมื่อ A19 ถึง A16 เท่ากับ 1101B (DH) จะทำให้ IBM PC สามารถติดต่อกับวิดีโอแรมได้ในช่วง D0000H - DFFFFH โดยส่งข้อมูลผ่าน IC60 ในขณะที่ IC64 แอคทีฟ อาจต้องมีการรอสัญญาณ R4 ซึ่งเป็นตัวกำหนดช่วงเวลาในการติดต่อในแต่ละไซเคิลไม่เกิน 1600 นาโนวินาที ในขณะที่รอสัญญาณ R4 จะมีการสร้างสัญญาณ \overline{WAIT} (LOW ACTIVE) ให้ IBM PC รับรู้และสร้างภาวะหยุดรอ (WAIT STATE) จนกระทั่ง \overline{WAIT} ไม่แอคทีฟ สัญญาณ \overline{BUSVD} จะไม่แอคทีฟ (มีค่าเท่ากับ 1)


จะมีผลให้ IC26,27 อยู่ในภาวะที่สาม (HIGH IMPEDANCE) แต่ IC44,45 แอคทีฟแทนยังผลการคำนวณไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ให้ขณะนี้ IBM PC เป็นผู้กำหนดตำแหน่งหน่วยความจำเอง

หลังจากสัญญาณ BUSVD ไม่แอกทีฟแต่ละครึ่ง ซึ่งหมายถึงมีการติดต่อระหว่างหน่วยประมวลผลกลางของ IBM PC กับหน่วยความจำข้อมูลภาพ จะมีการสร้างสัญญาณเวลาคือ $\overline{C-RAS}$, $C-R/C$, $\overline{C-CAS}$ ตามลำดับ โดยสร้างทำสัญญาณ $C-R/C$ ด้วยการหน่วงสัญญาณจากสัญญาณ $\overline{C-RAS}$ เราสามารถปรับระยะเวลาการหน่วงเวลาได้โดยปรับโพเทนชิโอมิเตอร์ (POTENTIOMETER) 100K โอห์มที่ IC53A และมี IC53B ทำหน้าที่กำหนดความกว้างของสัญญาณ ส่วนสัญญาณ $C-CAS$ ก็จะได้จากการหน่วงเวลาของสัญญาณ $C-R/C$ ด้วย IC65

3.7 ส่วนการแปลงสัญญาณดิจิทัลเป็นอนาล็อกและส่วนโคร์น

ส่วนที่ทำหน้าที่แปลงสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อกด้วยหลักการง่าย ๆ โดยใช้ตัวต้านทาน (RESISTOR) ทำหน้าที่เสมือนเปลี่ยนโวลเตจ (VOLTAGE) ของสัญญาณดิจิทัลให้เป็นกระแส ซึ่งจะได้กระแสที่ได้จากการเปลี่ยนโวลเตจจากสัญญาณแต่ละบิตของวงจรรวมการรีดแต่ละแบงค์ จากสัญญาณซิงค์ (SYNC) , สัญญาณแบลงค์ (C-BLANK) ผลรวมของกระแสเหล่านี้ จะถูกป้อนเข้าขาเบส (BASE) ของทรานซิสเตอร์ (TRANSISTOR) ซึ่งจะทำหน้าที่ขยายกระแส โดยกระแสที่อิมิตเตอร์ (EMITER) จะเท่ากับ ผลคูณของกระแสที่เบส (BASE) กับอัตราขยายกระแสของทรานซิสเตอร์และกระแสที่อิมิตเตอร์ทั้งหมดจะถูกป้อนผ่านตัวต้านทาน (RESISTOR) เพื่อเปลี่ยนกระแสให้เป็นโวลเตจ (VOLTAGE) สัญญาณที่จุดนี้จะถูกนำไปใช้เป็นสัญญาณวิดีโอ (VIDEO SIGNAL) ให้กับจอคอมโพสิท (COMPOSITE MONITOR)





1 : SYSTEM CLOCK UNIT

V-VIDEO DATA MEMORY DISPLAY - K M I T L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ทางการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





FIGURE 3 : INTERFACING UNIT (sheet 1 of 2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้วยการดัด
 ไม้ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIGURE 2 : SCANNING

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 5 : BUFFER UNIT





FIGURE 4 : INTERFACING UNIT (sheet 2 of 2)







FIGURE 6 : A/D A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIGURE 7 : VIDEO MEMORY UNIT (show 1 Bank)

Note : 128K X 1 Per Bank

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางธุรกิจ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ผลการทดลองการวัดสัญญาณที่สำคัญ

การตรวจวัดในการทดลองจะตรวจวัดเฉพาะสัญญาณที่สำคัญเท่านั้น การตรวจจับสัญญาณเหล่านี้สามารถทำได้โดยใช้โลจิก อนาไลเซอร์ (Logic Analyzer) ซึ่งผลที่ได้มีดังนี้




แสดงสัญญาณนาฬิกาที่ใช้อ้างอิง และสัญญาณควบคุมพลิกฟลิป

โดย $A0 = R0$ $A1 = R1$ $A2 = R2$ $A3 = R3$

$A4 = \overline{V-RAS}$ $A5 = V-R/C$ $A6 = \overline{V-DSTB}$ $A7 = \text{Reset FF}$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แสดงสัญญาณที่ใช้ในการสแกนอ่านข้อมูลออกมาแสดงผล

โดย A₀ = R₀ A₁ = R₃ A₂ = $\overline{V-RAS}$
 A₃ = $\overline{V-R/C}$ A₄ = $\overline{V-CAS}$ A₅ = $\overline{V-DSTB}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แสดงสัญญาณที่สำคัญขณะที่ IBM PC ทำการติดต่อวีดิโอแรม

โดย

A0 = Data Eable

A1 = WAIT

A2 = R4

A3 = BUSVD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แสดงสัญญาณที่สำคัญของ IBM PC อ่านข้อมูลออกจากวิดีโอแรม

โดย

A0 = Data Enable

A1 = WAIT


A2 = MEMR

A3 = C-RAS

A4 = C-R/C

A5 = C-CAS


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แสดงสัญญาณที่สำคัญในขณะ IBM PC ต้องการติดต่อเพื่ออ่านข้อมูลจากวิดีโอแรม

- โดย
- | | | |
|--------------------------------|--------------------------------|--------------------------------|
| A0 = Data Enable | A1 = $\overline{\text{WAIT}}$ | A2 = $\overline{\text{MEMR}}$ |
| A3 = $\overline{\text{C-RAS}}$ | A4 = $\overline{\text{C-R/C}}$ | A5 = $\overline{\text{C-CAS}}$ |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แสดงสัญญาณสำคัญขณะ IBM PC ต้องการติดต่อเพื่อเขียนข้อมูลให้กับวีดิโอแรม

โดย A0 = Data Enable A1 = $\overline{\text{WAIT}}$ A2 = $\overline{\text{C-RAS}}$
 A3 = C-R/C A4 = $\overline{\text{C-CAS}}$ A5 = $\overline{\text{MEMW}}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และสรุปผล

ในเทอมแรกของปีการศึกษา 2531 ระยะแรกเป็นการศึกษาข้อมูลการออกแบบปรับปรุง
การทำงานของโครงการซึ่งค่อนข้างจะกินเวลาพอสมควร แล้วจึงมีการเริ่มประกอบโครงการ
โครงการทั้งหมดนี้เป็นเพียงโครงการที่ทำงานผ่านทดลองวงจร (PROTO BOARD) เพื่อความ
สะดวกในการปรับปรุงแก้ไขวงจรในขั้นต้น แต่ก็ประสบปัญหาในเรื่องเสถียรภาพในการทำงาน
ของวงจรและความยุ่งยากในการประกอบและตรวจเช็ค เนื่องจากโครงการนี้ประกอบด้วย
อุปกรณ์จำนวนมาก จึงจำเป็นที่จะต้องใช้แผ่นทดลองวงจรหลายแผ่น ต้องมีการเชื่อมต่อดวงจร
ในแต่ละแผ่นทดลองวงจรเข้าหากันด้วยสายไฟจำนวนมาก

ปัญหาแรกที่พบก็คือภาพที่แสดงผลบนจอคอมพิวเตอร์ ไม่เป็นที่น่าพอใจนักคือส่วนที่เป็นขอบภาพ
ด้านบนจะมีการสั่นไหว

ส่วนปัญหาที่ต้องใช้เวลาในการแก้ไขมากที่สุดก็คือวงจรส่วนอินเตอร์เฟส ในเรื่องการจัด
จัดสัญญาณเวลาการควบคุมการติดต่อระหว่างหน่วยประมวลผลกลางของไอบีเอ็ม พีซี กับส่วนของ
วีดีโอแรมไม่เหมาะสม ทำให้ไม่สามารถเขียน-อ่านข้อมูลจากวีดีโอแรมได้ แก้ไขโดยตรวจวัด
ความสัญญาณควบคุมการติดต่อแรมได้โดยใช้โลจิกอานาไลเซอร์ (LOGIC ANALYZER) ทำการตรวจ
วัด แล้วทำการปรับแต่งคาบเวลาของสัญญาณควบคุม C-RAS , C-R/C , -C-CAS - ให้ได้
ตามเงื่อนไขของการให้สัญญาณควบคุมการติดต่อกับหน่วยความจำ ซึ่งในเทอมการศึกษาแรกนี้
ก็สามารถแก้ไขปัญหาต่างๆไปได้จนได้ผลเป็นที่น่าพอใจ ยกเว้นปัญหาในเรื่องขอบภาพส่วนบนมี
การสั่นไหว

ในเทอมการศึกษาที่สอง ปีการศึกษา 2531 นี้เป็นการนำเอาปัญหาเรื่องการสั่นไหวของ
ขอบภาพด้านบนที่พบในเทอมการศึกษาแรกมาพิจารณาแก้ไข จากการพิจารณาพบว่าสาเหตุที่ก่อ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ขออนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้เกิดปัญหานี้คงเนื่องมาจากมีการสร้างสัญญาณเชิงคั่นแวนต์ไม่ถูกต้องนัก จึงมีการออกแบบปรับปรุงวงจรในส่วนสร้างสัญญาณดังกล่าวใหม่ ซึ่งก็สามารถแก้ไขปัญหานี้ได้ลุล่วง

หลังจากได้วงจรที่ทำงานได้สมบูรณ์แล้วจึงการประกอบโครงงานลงบนแผ่นวงจรเอนกประสงค์ที่เป็น ไอบีเอ็ม อินเตอร์เฟส การ์ด (IBM Interfaceing Card) โดยเชื่อมต่อวงจรโดยใช้สายที่ในงานพันสาย (Wire-Wrapping) โดยการบัดกรี เพื่อลดต้นทุนในการประกอบ แต่ก็ต้องประสบกับปัญหาในการเชื่อมโยงสายเข้าหากันซึ่งทำได้ยาก และยากต่อการตรวจเช็ค และนอกจากนี้ยังพบปัญหาในเรื่องการเดินสายกราวด์ (Ground) ในส่วนของแรมการ์ดไม่ดีพอ ทำให้เกิดสัญญาณรบกวนในการเขียน-อ่านข้อมูล เนื่องจากไดนามิคแรมเป็นอุปกรณ์ที่มีสัญญาณรบกวน (Noise) สูงมากขณะทำงาน เป็นผลให้เกิดการผิดพลาดในการส่งข้อมูลภาพเข้าวิดีโอแรมบางตำแหน่งผิดพลาด ซึ่งจะเห็นได้ชัดมากเมื่อมีการเขียนข้อมูลลงในวิดีโอแรมให้เป็นภาพดำหมดหรือขาวหมด ภาพที่ได้จากการแสดงผลจะมีบางตำแหน่งที่จะมีลักษณะเป็นจุดเลอะ แต่หากมีการเขียนข้อมูลเดิมซ้ำลงไปอีกครั้งจุดเลอะดังกล่าวจะหายไป การแก้ไขโดยการเพิ่มสายกราวด์หลังจากได้ประกอบวงจรส่วนใหญ่เสร็จสิ้นแล้วทำได้ยากมาก เนื่องจากไม่มีพื้นที่และจุดต่อที่ว่างพอที่จะทำการเพิ่มเติมสายกราวด์ได้อีก จึงเป็นปัญหาที่ต้องแก้ไขต่อไป

ในขั้นตอนนี้โครงงานประกอบด้วยวิดีโอแรม 3 แบนด์ มีซ็อกเก็ต (Socket) เพื่อรองรับการขยายความสามารถในการแสดงระดับความเข้มให้มากขึ้น โดยสามารถขยายหน่วยวิดีโอแรมได้ถึง 8 แบนด์สูงสุด

เนื่องจากปริภูมิตัวนิพนธ์นี้ใช้หน่วยความจำแบบไดนามิคแรม ซึ่งมีการกำหนดตำแหน่งข้อมูลแบบมัลติเพล็กซ์ ซึ่งทำให้เกิดความยุ่งยากในการออกแบบวงจร แนวทางในการพัฒนาจึงควรใช้หน่วยความจำแบบสแตติกแรม (Static RAM) ซึ่งเป็นอุปกรณ์ที่ทำงานได้เร็วกว่าไดนามิคแรม แต่มีราคาค่อนข้างแพง แต่ในปัจจุบันมีราคาถูกลงพอสมควร การออกแบบ และประกอบวงจรสามารถทำได้ง่ายขึ้น รวมทั้งสามารถลดจำนวนอุปกรณ์ที่ใช้ลงไปได้มาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในหอสมุดฯ เท่านั้น เมื่อผู้ใช้เห็นหน้าไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนการที่จะพัฒนาความสามารถในการแสดงผลให้ได้รายละเอียดของภาพให้สูงขึ้นกว่านี้ จะมีปัญหาในด้านการคำนวณ ออกแบบ การจัดความถี่พื้นฐานในการสแกนให้ได้สัญญาณความคมที่เหมาะสมจะทำได้ยากมาก และการที่จะเพิ่มความสามารถในการแสดงรายละเอียดย่อมต้องใช้ความถี่พื้นฐานในการสแกนสูง อุปกรณ์ที่ใช้จำเป็นต้องเป็นอุปกรณ์ที่สามารถทำงานที่ความถี่สูงได้ดี และจะถูกจำกัดในเรื่องแอกเซสทีมของแรมที่ใช้ จึงต้องใช้เทคนิคในการออกแบบการเขียนอ่านข้อมูลมาช่วยแก้ปัญหาในการสแกนอ่านข้อมูลภาพในแรมออกมาให้ทัน การออกแบบและการประกอบจะต้องทำอย่างรอบคอบ เพื่อเสถียรภาพในการทำงานควรประกอบโครงงานลงบนแผ่นวงจรสองหน้าแบบทวิโวล ต้องมีการออกแบบแผ่นวงจร เพื่อให้มีสัญญาณรบกวนในขณะทำงานน้อยที่สุด



NEC Microcomputers, Inc.

NEC

μ PD416
 μ PD416-1
 μ PD416-2
 μ PD416-3
 μ PD416-5

**16384 x 1 BIT DYNAMIC MOS
 RANDOM ACCESS MEMORY**

DESCRIPTION The NEC μPD416 is a 16384 words by 1 bit Dynamic MOS RAM. It is designed for memory applications where very low cost and large bit storage are important design objectives.


The μPD416 is fabricated using a double-poly-layer N channel silicon gate process which affords high storage cell density and high performance. The use of dynamic circuitry throughout, including the sense amplifiers, assures minimal power dissipation.

Multiplexed address inputs permit the μPD416 to be packaged in the standard 16 pin dual-in-line package. The 16 pin package provides the highest system bit densities and is available in either ceramic or plastic. Noncritical clock timing requirements allow use of the multiplexing technique while maintaining high performance.

- FEATURES**
- 16384 Words x 1 Bit Organization
 - High Memory Density — 16 Pin Ceramic and Plastic Packages
 - Multiplexed Address Inputs
 - Standard Power Supplies +12V, -5V, +5V
 - Low Power Dissipation; 462 mW Active (MAX), 40 mW Standby (MAX)
 - Output Data Controlled by $\overline{\text{CAS}}$ and Unlatched at End of Cycle
 - Read-Modify-Write, $\overline{\text{RAS}}$ -only Refresh, and Page Mode Capability
 - All Inputs TTL Compatible, and Low Capacitance
 - 128 Refresh Cycles
 - 5 Performance Ranges:

	ACCESS TIME	R/W CYCLE	RMW CYCLE
μPD416	300 ns	510 ns	575 ns
μPD416-1	250 ns	410 ns	465 ns
μPD416-2	200 ns	375 ns	375 ns
μPD416-3	150 ns	375 ns	375 ns
μPD416-5	120 ns	320 ns	320 ns

PIN CONFIGURATION




A0 A6	Address Inputs
$\overline{\text{CAS}}$	Column Address Strobe
DIN	Data In
DOUT	Data Out
$\overline{\text{RAS}}$	Row Address Strobe
WRITE	Read/Write
VBB	Power (-5V)
VCC	Power (+5V)
VDD	Power (+12V)
VSS	Ground

Rev/2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μ PD416

BLOCK DIAGRAM



Operating Temperature	0°C to +70°C
Storage Temperature	-55°C to +150°C
All Output Voltages ①	-0.5 to +20 Volts
All Input Voltages ①	-0.5 to +20 Volts
Supply Voltages VDD, VCC, VSS ①	-0.5 to +20 Volts
Supply Voltages VDD, VCC ②	-1.0 to +15 Volts
Short Circuit Output Current	50 mA
Power Dissipation	1 Watt

ABSOLUTE MAXIMUM RATINGS*

- Notes: ① Relative to VBB
② Relative to VSS

COMMENT: Stress above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

*T_a = 25°C

T_a = 0°C to 70°C, VDD = +12V ± 10%, VBB = -5V ± 10%, VCC = +5V ± 10%, VSS = 0V


CAPACITANCE

PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN	TYP	MAX		
Input Capacitance (A ₀ -A ₆), D _{IN}	C _{I1}		4	5	pF	
Input Capacitance \overline{RAS} , \overline{CAS} , \overline{WRITE}	C _{I2}		8	10	pF	
Output Capacitance (D _{OUT})	C _O		5	7	pF	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TIMING WAVEFORMS (CONT.)


"RAS-ONLY" REFRESH CYCLE



PAGE MODE READ CYCLE



PAGE MODE WRITE CYCLE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ควรเผยแพร่ทั้งสิ่งอื่นที่กระทบมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μ PD416

The 14 address bits required to decode 1 of 16,384 bit locations are multiplexed onto the 7 address pins and then latched on the chip with the use of the Row Address Strobe (\overline{RAS}), and the Column Address Strobe (\overline{CAS}). The 7 bit row address is first applied and \overline{RAS} is then brought low. After the \overline{RAS} hold time has elapsed, the 7 bit column address is applied and \overline{CAS} is brought low. Since the column address is not needed internally until a time of $t_{CRD\ MAX}$ after the row address, this multiplexing operation imposes no penalty on access time as long as \overline{CAS} is applied no later than $t_{CRD\ MAX}$. If this time is exceeded, access time will be defined from \overline{CAS} instead of \overline{RAS} .

ADDRESSING

For a write operation, the input data is latched on the chip by the negative going edge of \overline{WRITE} or \overline{CAS} , whichever occurs later. If \overline{WRITE} is active before \overline{CAS} , this is an "early \overline{WRITE} " cycle and data out will remain in the high impedance state throughout the cycle. For a \overline{READ} , \overline{WRITE} , OR $\overline{READ-MODIFY-WRITE}$ cycle, the data output will contain the data in the selected cell after the access time. Data out will assume the high impedance state anytime that \overline{CAS} goes high.

DATA I/O

The page mode feature allows the μ PD416 to be read or written at multiple column addresses for the same row address. This is accomplished by maintaining a low on \overline{RAS} and strobing the new column addresses with \overline{CAS} . This eliminates the setup and hold times for the row address resulting in faster operation.

PAGE MODE

Refresh of the memory matrix is accomplished by performing a memory cycle at each of the 128 row addresses every 2 milliseconds or less. Because data out is not latched, " \overline{RAS} only" cycles can be used for simple refreshing operation.

REFRESH


Either \overline{RAS} and/or \overline{CAS} can be decoded for chip select function. Unselected chip outputs will remain in the high impedance state.

CHIP SELECTION

In order to assure long term reliability, V_{BB} should be applied first during power up and removed last during power down.

POWER SEQUENCING

PACKAGE OUTLINE
μPD416C




μPD416

(Plastic)

ITEM	MILLIMETERS	INCHES
A	19.4 MAX.	0.76 MAX.
B	0.81	0.03
C	2.54	0.10
D	0.5	0.02
E	17.78	0.70
F	1.3	0.051
G	2.54 MIN.	0.10 MIN.
H	0.5 MIN.	0.02 MIN.
I	4.05 MAX.	0.16 MAX.
J	4.55 MAX.	0.18 MAX.
K	7.62	0.30
L	6.4	0.25
M	+0.10 -0.05	0.01

μPD416D



(Ceramic)

ITEM	MILLIMETERS	INCHES
A	20.5 MAX.	0.81 MAX.
B	1.36	0.05
C	2.54	0.10
D	0.5	0.02
E	17.78	0.70
F	1.3	0.051
G	3.5 MIN.	0.14 MIN.
H	0.5 MIN.	0.02 MIN.
I	4.8 MAX.	0.18 MAX.
J	5.1 MAX.	0.20 MAX.
K	7.8	0.30
L	7.3	0.29
M	0.27	0.01

54132/74132 Quadruple 2-Input Positive-NAND Schmitt Trigger

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF		
T.I.	SN54S132	J	I	W					SN54LS132	J	I	W		SN54132	J	I	W					
	SN74S132	J	I	N	I				SN74LS132	J	I	N	I	SN74132	J	I	N	I				
FAIRCHILD	FMS4132 - FMS132	P	J						FMS4LS132 - FMS132	P	J			FMS4132 - FMS132	P	J						
	FC74132 - FC85132	D	J						FC74LS132 - FC85132	D	J			FC74132 - FC85132	D	J						
MOTOROLA																						
									SN74LS132	P	J			SN74132	P	J						
N.S.C.									DM54LS132	T				DM54132	J	I	N	I				
									DM74LS132	D				DM74132	J	I	N	I				
PHILIPS																						
									N74LS132	D				N74132	D							
SIGNETICS														S54132	F	J	B	I				
									N74LS132	A	T			N74132	F	J	B	I				
SIEMENS														FLH601	J							
FUJITSU																						
HTACHI																						
									HD74LS132	P	J			HD74132	I	P	J					
MITSUBISHI																						
									M74LS132	P	J			M53352	P	J						
NEC																						
TOSHIBA																						

Electrical Characteristics SN54LS132, SN74LS132
absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN5415	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN7415	0°C to 70°C
				-65°C to 150°C


recommended operating conditions

	SN54LS132			SN74LS132			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	mA
Low-level output current, I _{OL}			8			8	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS ¹	MIN.	TYP. ²	MAX.	UNIT		
V _{T+}	Positive-going threshold voltage	V _{CC} - 5V	1.4	1.6	1.9	V	
V _{T-}	Negative-going threshold voltage	V _{CC} - 5V	0.5	0.8	1	V	
	Hysteresis (V _{T+} - V _{T-})	V _{CC} - 5V	0.4	0.8	V		
V _I	Input clamp voltage	V _{CC} - MIN	I _I = 15mA	1.5	V		
V _{OH}	High-level output voltage	V _{CC} - MIN, I _{OH} = MAX	2.7	3.4	V		
V _{OL}	Low-level output voltage	V _{CC} - MIN, I _{OL} = MAX	0.25	0.4	V		
I _{T+}	Input current at positive-going threshold	V _{CC} = 5V, V _I = V _{T+}	0.14		mA		
I _{T-}	Input current at negative-going threshold	V _{CC} = 5V, V _I = V _{T-}	0.18		mA		
I _I	Input current at maximum input voltage	V _{CC} - MAX, V _I = 7V	0.1		mA		
I _{IH}	High-level input current	V _{CC} - MAX, V _I = 2.7V	20		μA		
I _{IL}	Low-level input current	V _{CC} - MAX, V _I = 0.4V	0.4		mA		
I _{OS}	Short-circuit output current*	V _{CC} - MAX	20	100	mA		
I _{COH}	Supply current	V _{CC} - MAX	Total outputs high		5.9	11	mA
I _{CCL}	Supply current		Total outputs low		8.2	14	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)		1.76	mA	
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C	15	22	ns		
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 15pF, R _L = 2kΩ	15	22	ns		

Pin Assignment (Top View)




Positive logic:
Y = AB


Schematics (each gate)



'132 CIRCUIT



'S132 CIRCUIT



'LS132 CIRCUIT

Resistor values shown are nominal and in ohms

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
² All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time, and for 'S132, duration of output short-circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่สามารถเฝ้าดูทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

123/74123 Dual Retriggerable Monostable Multivibrator with Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL						
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package				
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF			
									SNS4LS123	J	Ⓟ		WD	SNS4123	J	Ⓟ		WD	SNS4L123	J	Ⓟ		WD
									SN74LS123	J	Ⓟ	ND		SN74123	J	Ⓟ	ND		SN74L123	J	Ⓟ	ND	
HILD													74LS123/74M123	Ⓟ									
ROLA													74L123/74M123	Ⓟ	Ⓟ								
									DM54LS123		Ⓟ			MC74123		Ⓟ			DM54L123A		Ⓟ		
									DM74LS123		Ⓟ			DM74123		ND			DM74L123A		Ⓟ		
PS																							
TICS									N74LS123		Ⓟ			N74123		Ⓟ							
ENS													S54123	F	Ⓟ	Ⓟ	WD						
SU													N74123	F	Ⓟ	Ⓟ							
HI									74LS123		M	Ⓟ		MB440		Ⓟ	M	Ⓟ					
JBISHI									HD74LS123		P	Ⓟ		HD74123/HD2516		Ⓟ	P	Ⓟ					
									MT4LS123		P	Ⓟ		M53323		P	Ⓟ						
IBA													μPB2123		D	Ⓟ							

Electrical Characteristics SN54LS123/SN74LS123

absolute maximum ratings operating free-air temperature range

supply voltage, V _{CC}	7V	Operating free air temperature range	SN54LS	-55°C to 125°C
input voltage	7V		SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS123			SN74LS123			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
level output current, I _{OL}			-400			-400	mA
level output current, I _{OL}			4			4	mA
set delay, t _g	40			30			ns
small signal resistance, R _{ext}	5		180	5		240	Ω
small signal capacitance, C _{ext}		No restriction			No restriction		
capacitance at Best-Clear terminal		50			50		μF
propagating free air temperature, T _A	-55	125	0		70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
High-level input voltage		2			V
Low-level input voltage			0.8		V
input clamp voltage	V _{CC} =MIN, I _I =-18mA			-1.5	V
High-level output voltage	V _{CC} =MIN, I _{OH} =MAX, See Note 1	2.7	3.5		V
Low-level output voltage	V _{CC} =MIN, I _{OL} =8mA		0.35	0.5	V
Input current at maximum input voltage	V _{CC} =MAX, V _I =7V			0.1	mA
High-level input current	V _{CC} =MAX, V _I =2.7V			20	μA
Low-level input current	V _{CC} =MAX, V _I =0.4V			0.4	mA
Short-circuit output current*	V _{CC} =MAX, See Note 1	20		100	mA
Supply current (quiescent or triggered)	V _{CC} =MAX, See Notes 2 and 3		12	20	mA
from A to output Q	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ		22	33	ns
from B to output Q			23	44	ns
from A to output Q			32	45	ns
from B to output Q			24	56	ns
from Clear to output Q			20	27	ns
from Clear to output Q			28	45	ns
from A or B to output Q	C _{ext} =1000pF, R _{ext} =10kΩ		116	200	ns
from A or B to output Q		4	4.5	5	μs

Pin Assignment (Top View)



FUNCTION TABLE

123 LS123, L123 (See Note 4)

CLEAR	INPUTS		OUTPUTS	
	A	B	Q	Q̄
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	L	L	H
H	L	H	L	H
L	L	H	L	H

- NOTES: 1. Ground C_{ext} to measure V_{OH} at Q, V_{OL} at Q̄, or I_{OS} at Q. C_{ext} is open to measure V_{OH} at Q, V_{OL} at Q̄, or I_{OS} at Q̄.
 2. Quiescent I_{CC} is measured (after clearing) with 2.4V applied to all clear and A inputs, B inputs grounded, all outputs open, C_{ext}=0.02 μF, and R_{ext}=25kΩ.
 3. I_{CC} is measured in the triggered state with 2.4V applied to all clear and B inputs grounded, A inputs grounded, all outputs open, C_{ext}=0.02 μF, and R_{ext}=25kΩ.
 4. A: H=high level (steady state), L=low level (steady state), ↑=transition from low to high level, ↓=transition from high to low level, Λ=one high-level pulse, ∩=one low-level pulse, X=irrelevant (any input, including transitions).
 B: An external timing capacitor may be connected between and R_{ext} C_{ext}/C_{ext} (positive).
 C: For accurate repeatable pulse widths, connect an external resistor between R_{ext}/C_{ext} and V_{CC} with R₁₁ open-circuited.
 D: To obtain variable pulse widths, connect external resistance between R_{ext}/C_{ext} and V_{CC}.

conditions shown as MIN or MAX, use the value specified under recommended operating conditions. typical values are at V_{CC}=5V, T_A=25°C. more than one -input should be shorted at a time. * propagation delay time, low-to-high-level output propagation delay time, high-to-low-level output

อีกอย่างหนึ่งให้เติมแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54245/74245 Octal Bus Transceivers with 3-state Outputs

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package				
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF		
T. I.									SN54LS245	J	I	W	I	W								
FAIRCHILD									SN74LS245	J	I	N	I									
MOTOROLA																						
N. S. C.																						
PHILIPS																						
SIGNETICS																						
SIEMENS																						
FUJITSU																						
HITACHI																						
MITSUBISHI																						
NEC																						
TOSHIBA																						

Electrical Characteristics SN54LS245/SN74LS245

absolute maximum ratings over operating free-air temperature range


Supply voltage, VCC	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS245			SN74LS245			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH			12			15	mA
Low-level output current, IOL			12			24	mA
Operating free-air temperature, TA	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	SN74LS245		UNIT	
		MIN	TYP ‡		MAX
V _{IH} High-level input voltage		2		V	
V _{IL} Low-level input voltage			0.6	V	
V _{IK} Input clamp voltage	V _{CC} =MIN, I _I =-18mA		-1.5	V	
Hysteresis(V _{I+} -V _{I-}) A or B input	V _{CC} =MIN	0.2	0.4	V	
V _{OH} High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =V _{ILmax}	I _{OH} =-3mA	2.4	3.4	V
V _{OL} Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =V _{ILmax}	I _{OL} =12mA	0.4		
		I _{OL} =24mA	0.5		
I _{OZH} Off-state output current, high-level voltage applied	V _{CC} =MAX, G at 2V	V _O =2.7V		10	
I _{OZL} Off-state output current, low-level voltage applied		V _O =0.4V		-200	
I _I Input current at maximum input voltage A or B DIR or G	V _{CC} =MAX, V _I =5.5V			0.1	
	V _I =7V			0.1	
I _{IH} High-level input current	V _{CC} =MAX, V _{IH} =2.7V			20	
I _{IL} Low-level input current	V _{CC} =MAX, V _{IL} =0.4V			-0.2	
I _{OS} Short-circuit output current	V _{CC} =MAX			-40	
I _{CC} Supply current	V _{CC} =MAX, Outputs open	Total, outputs high	48	70	
		Total, outputs low	62	90	
		Outputs at Hi-Z	64	95	



switching characteristics, VCC 5V, TA 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
IPLH Propagation delay time, low-to-high-level output	C _L =45pF, R _L =667Ω, See Note 2		8	12	ns	
IPHL Propagation delay time, high-to-low-level output			8	12	ns	
IPZL Output enable time to low level			27	40	ns	
IPZL Output enable time to high level			25	40	ns	
IPLZ Output disable time from low level		C _L =50F, R _L =667Ω, See Note 2		15	25	ns
IPHZ Output disable time from high level				15	25	ns

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at VCC=5V, TA=25°C.
 § Not more than one output should be shorted at a time, and duration of the short-short should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วาระใดใดๆทั้งสิ้น อีกหนึ่งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54165/74165 Parallel-Load 8-Bit Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL											
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package									
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF								
T.I.									SN54LS165	J	D			SN54165	J	D												
FAIRCHILD									SN74LS165	J	D	N	D	SN74165	J	D	N	D										
MOTOROLA													FM54165/FM53165	D	D			FC74165/FC53165	D	D	P	D						
N.S.C.													MC74165				P	D										
PHILIPS													DM74165				N	D	DM54L165A	J	D	N	D	DM74L165A	J	D	N	D
SIGNETICS													N74165				D											
SIEMENS													SS4165	F	D	B	D	W	D									
FUJITSU													N74165	F	D	B	D											
HITACHI													FLJ451				D											
MITSUBISHI																												
NEC													M53365				P	D										
TOSHIBA																												

Electrical Characteristics NS54LS165/SN74LS165

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	SN74LS	0°C to 70°C	
		Storage temperature range		-65°C to 150°C

recommended operating conditions


	SN54LS165			SN74LS165			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	μA
Low-level output current, I _{OL}			4			8	mA
Clock frequency, f _{clock}	0		20	0		20	MHz
Width of clock input pulse, t _w (clock)	25			25			ns
Width of load input pulse, t _w (load)	15			15			ns
Clock-enable setup time, t _{setup}	30			30			ns
Parallel input setup time, t _{setup}	10			10			ns
Serial input setup time, t _{setup}	20			20			ns
Shift setup time, t _{setup}	45			45			ns
Hold time at any input, t _{hold}	0			0			ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage		2		0.8	V
V _{IL} Low-level input voltage				-1.5	V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = -400μA	2.7	3.5		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8mA	0.35	0.5		V
I _I Input current at maximum input voltage	Shift, load input Other inputs	V _{CC} = MAX, V _I = 7V		0.3 0.1	mA
I _{IH} High-level Shift, load input	Other inputs	V _{CC} = MAX, V _I = 2.7V		60	μA
I _{IL} Low-level Shift, load input	Other inputs	V _{CC} = MAX, V _I = 0.4V		20 -1.2 -0.4	mA
I _{OS} Short-circuit current*	V _{CC} = MAX	SN54LS SN74LS	-20	-100	mA
I _{CC} Supply current	V _{CC} = MAX, See Note 2		21	36	mA
f _{max} Maximum clock frequency			25	35	MHz
t _{PLH} from Load to Any output			22	35	ns
t _{PHL} from Clock to Any output			22	35	ns
t _{PLH} from H to output Q _H	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ		27	40	ns
t _{PHL} from H to output Q _H			16	25	ns
t _{PLH} from H to output Q _H			21	30	ns
t _{PHL} from H to output Q _H			16	25	ns

† For conditions shown as MIN or MAX, use the appropriate value under recommended operating conditions for the applicable device type.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
* Not more than one output should be shorted at a time.
* t_{PLH} = propagation delay time, low-to-high-level output
* t_{PHL} = propagation delay time, high-to-low-level output

Pin Assignment (Top View)



positive logic:

Function Table

165 (see Note 3)

SHIFT/LOAD	CLOCK INHIBIT	INPUTS			INTERNAL OUTPUTS	OUTPUT Q _H
		CLOCK	SERIAL	PARALLEL A...H		
L	X	X	X	a...h	a b	h
H	L	L	X	X	Q _{A0} Q _{B0}	Q _{H0}
H	L	↑	L	X	H Q _{A_n}	Q _{0_n}
H	L	↑	H	X	L Q _{A_n}	Q _{0_n}
H	H	↑	X	X	Q _{A0} Q _{B0}	Q _{H0}

- NOTES: 1. This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies to the shift/load input in conjunction with the clock or clock-inhibit inputs.
2. With the outputs open, clock inhibit and shift/load at 4.5V, and a clock pulse applied to the clock input, I_{CC} is measured first with the parallel inputs at 4.5V, then with the parallel inputs grounded.
3. H = high level (steady state), L = low level (steady state)
X = irrelevant (any input, including transitions)
↑ = transition from low to high level
a...h = the level of steady-state input at inputs A thru H, respectively
Q_{A0}, Q_{B0}, Q_{H0} = the level of Q_A, Q_B, or Q_H, respectively, before the indicated steady-state input conditions were established.
Q_{An}, Q_{0_n} = the level of Q_A or Q₀, respectively, before the most recent transition of the clock.

CONTINUED ON NEXT PAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54244/74244 Octal Buffers/Line Drivers/Line Receivers

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
		C	P		MCF	C		P	MCF		C	P		MCF	C
T. I.							SN54LS244	J	B						
FAIRCHILD							SN74LS244	J	B, N, D						
MOTOROLA															
N. S. C.															
PHILIPS															
SIGNETICS															
SIEMENS															
FUJITSU															
HITACHI															
MITSUBISHI															
NEC															
TOSHIBA															

Electrical Characteristics SN54LS244/SN74LS244

absolute maximum ratings over operating free-air temperature range			
Supply voltage, VCC	7V	Operating free-air temperature range	SN54LS 55°C to 125°C
Input voltage	5.5V	temperature range	SN74LS 0°C to 70°C
Intermitter voltage	5.5V	Storage temperature range	-65°C to 150°C

recommended operating conditions

	LS54LS244			SN74LS244			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH			12			15	mA
Low-level output current, IOL			12			24	mA
Operating free-air temperature, TA	55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)


PARAMETER	TEST CONDITIONS †	SN74LS			UNIT	
		MIN	TYP ‡	MAX		
V _{IH} High-level input voltage		2			V	
V _{IL} Low-level input voltage				0.8	V	
V _{IK} Input clamp voltage	V _{CC} = MIN, I _I = -18mA			-1.5	V	
	V _{CC} = MIN	0.2	0.4		V	
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OH} = -3mA	2.4	3.4		V	
	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.5V, I _{OH} = MAX	?			V	
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max			0.4	V	
	I _{OL} = 12mA			0.5	V	
	I _{OL} = 24mA				V	
I _{OZH} Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _{IL} = V _{IL} max			20	µA	
I _{OZL} Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _{IL} = V _{IL} max			-20	µA	
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V			0.1	mA	
I _{IH} High-level input current, any input	V _{CC} = MAX, V _I = 2.7V			20	µA	
I _{IL} Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V			-0.2	mA	
I _{OS} Short-circuit output current	V _{CC} = MAX			-40	mA	
				-225	mA	
I _{CC} Supply current	Outputs high	V _{CC} = MAX	All	13	23	mA
	Outputs low		LS244	27	46	
	All outputs disabled		LS244	32	54	

switching characteristics, V_{CC} 5V, T_A 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH} Propagation delay time, low-to-high-level output		9	14		ns
t _{PHL} Propagation delay time, high-to-low-level output	C _L = 45pF, R _L = 667Ω, See Note 2	12	18		ns
t _{PZL} Output enable time to low level		20	30		ns
t _{PZH} Output enable time to high level		15	23		ns
t _{PLZ} Output disable time from low level	C _L = 5pF, R _L = 667Ω, See Note 2	15	25		ns
t _{PHZ} Output disable time from high level		10	18		ns

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} 5V, T_A 25°C.
 * Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.
 NOTE 2: Load circuit and voltage wave forms are shown on page 3-11.

Pin Assignment (Top View)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่สามารถแก้ไขทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54293/74293 Asynchronous 4-Bit Binary Counter

	Schottky TTL				High Speed TTL				Low-Power Schottky TTL				Standard TTL				Low Power TTL						
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type						
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF			
T. I.																							
FAIRCHILD									SN54LS293	J	I	W	I	SN54293	J	I	W	I					
MOTOROLA									SN74LS293	J	N	I		SN74293	J	N	I						
N. S. C.									9LS293					1M9356					FC7493	FC1936	01	P3	TR
PHILIPS									SN74LS293					MC14293									
SIGNETICS									N74LS293														
SIEMENS									N74LS293														
FUJITSU																							
HITACHI																							
MITSUBISHI														HD74293									
NEC									M74LS293					M53493									
TOSHIBA																							

Electrical Characteristics SN54LS293 SN74LS293

absolute maximum ratings over operating free air temperature range

Supply voltage, V _{CC}	7V	Operating free air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions


	SN54LS293			SN74LS293			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	μA
Low-level output current, I _{OL}			4			8	mA
Count frequency, f _{count}	A input	0	32	0	32		MHz
	B input	0	16	0	16		
Pulse width, t _w	A input	15	15				ns
	B input	30	30				
Reset inactive state setup, t _{setup}	Reset inputs	15	15				ns
Operating free air temperature, T _A		-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage			2		V
V _{IL} Low-level input voltage					V
V _I Input clamp voltage	V _{CC} = MIN, I _I = 18mA			-0.8	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = 400μA	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8mA		0.35	0.5	V
I _I Input current at maximum input voltage	Any reset			0.1	mA
	A input			0.2	mA
I _{IH} High-level input current	Any reset			20	μA
	A input			40	μA
I _{IL} High-level input current	Any reset			0.4	mA
	A input			2.0	mA
I _{OS} Short-circuit output current †	V _{CC} = MAX	SN54LS	-20	100	mA
I _{CC} Supply current	V _{CC} = MAX, See Note 2	SN74LS	-20	100	mA
f _{max} From A to output O _A			9	15	MHz
from B to output O _B			32	42	MHz
t _{PLH} from A to output O _A			10	16	ns
t _{PHL} from A to output O _A			12	19	ns
t _{PLH} from A to output O _D			45	70	ns
t _{PHL} from A to output O _D			46	70	ns
t _{PLH} from B to output O _B			10	16	ns
t _{PHL} from B to output O _B			14	21	ns
t _{PLH} from B to output O _C			21	32	ns
t _{PHL} from B to output O _C			23	35	ns
t _{PLH} from B to output O _D			34	51	ns
t _{PHL} from B to output O _D			34	51	ns
t _{PHL} from Set to O to Any output			26	40	ns

V_{CC} = 5V, T_A = 25°C, C_L = 15pF, R_L = 2kΩ

Pin Assignment (Top View)



positive logic:
see function tables
NC: no external connection

Function Table

293LS293 (See Note 1)

COUNT	O _D	O _C	O _B	O _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	H
3	L	L	H	L
4	L	H	L	L
5	L	H	L	H
6	L	H	H	H
7	L	H	H	L
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H


RESET/COUNT

293LS293

RESET INPUTS	OUTPUT
R ₀ (1) R ₀ (2)	O _D O _C O _B O _A
H H	L L L L
L X	L L L L
X L	COUNT
	COUNT

H = high level, L = low level, X = irrelevant

Functional Block Diagram



- NOTES: 1. This is the voltage between two emitters of a multiple-emitter transistor. For these circuits, this rating applies between the two R₀ inputs.
2. I_{CC} is measured with all outputs open, both R₀ inputs grounded following momentary connection to 4.5V, and all other inputs grounded.
3. The J and K inputs shown without connection are for reference only and are functional at a high level.
4. Output O_A is connected to input B.

* f_{max} = maximum count frequency. t_{PLH} = propagation delay time, low-to-high level output. t_{PHL} = propagation delay time, high-to-low level output.
† OA outputs are tested at I_{OL} = 18mA plus the limit value for I_I for the B input. ‡ This permits driving the B input while maintaining full fan-out capability.
§ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
¶ All typical values are at V_{CC} = 5V, T_A = 25°C.
‡ Not more than one output, should be shorted at a time.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M		CF	C	P		M	CF	C		P	M	CF		C	P	M
T.I.																				
FAIRCHILD									SN54LS164	J	N	W	SN54164	J	N	W	SN54L164	J	N	W
MOTOROLA									SN74LS164	J	N	W	SN74164	J	N	W	SN74L164	J	N	W
N.S.C.									DM54LS164/DM54164	D			DM54164	D			DM54L164	D		
PHILIPS									DM54LS164	D			DM74164	N			DM74L164	J	N	W
SIGNETICS									N74LS164	I			N74164	J						
SIEMENS									N74LS164	A			N74164	F	A					
FUJITSU													FLJ441							
HITACHI									74LS164	M										
MITSUBISHI									HD74LS164	P			HD74164	G						
NEC									M74LS164	P			M53364							
TOSHIBA									LM74LS	G			μPB7164	D						
AMD													TD3503A							

Electrical Characteristics SN54LS164 SN74LS164

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54 -55°C to 125°C SN74 0°C to 70°C
Input voltage	7V	Storage temperature range	-65°C to 150°C

recommended operating conditions


	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	μA
Low-level output current, I _{OL}			4			4	μA
Clock frequency, f _{clock}		0	25	0	25	25	MHz
Width of clock or clear input pulse, t _w		20	20			20	ns
Data setup time, t _{setup}		15	15			15	ns
Data hold time, t _{hold}		5	5			5	ns
Operating free-air temperature, T _A		-55	125			70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{IH} High-level input voltage			2		V
V _{IL} Low-level input voltage				0.8	V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.4V, I _{OH} = -400μA	2.7	3.5	5	V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.4V, I _{OL} = 8mA	0.35	0.4		V
I _I Input current maximum input voltage	V _{CC} = MAX, V _I = 7V		0	-4	μA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.7V		20	-4	μA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4V		4	-2	μA
I _{OS} Short-circuit output current †	V _{CC} = MAX	SN54LS -20 SN74LS -20	0	20	μA
I _{CC} Supply current	V _{CC} = MAX, See Note 1		6	21	μA
f _{max} Maximum clock frequency	V _{CC} = 5V, T _A = 25°C, R _L = 2kΩ	C _L = 150F	25	36	MHz
t _{PHL} Propagation delay time, high-to-low level, Outputs from clear input		C _L = 150F	24	36	ns
t _{PLH} Propagation delay time, low-to-high level, Outputs from clear input		C _L = 150F	17	27	ns
t _{PHL} Propagation delay time, high-to-low level, Outputs from clock input		C _L = 150F	21	32	ns

Pin Assignment (Top View)

①




positive logic: see function table

Function Table

164LS164, L164 (see Note 2)


INPUTS				OUTPUTS			
CLEAR	CLOCK	A	B	QA	QB	QC	QH
L	X	X	X	L	L	L	L
H	L	X	X	QA _n	QB _n	QC _n	QH _n
H	X	H	H	QA _n	QB _n	QC _n	QH _n
H	X	L	L	QA _n	QB _n	QC _n	QH _n
H	X	X	L	QA _n	QB _n	QC _n	QH _n

Functional Block Diagram



164LS164, L164 8-BIT PARALLEL-OUT SHIFT REGISTER

typical clear, shift, and clear sequences



- NOTES: 1 I_{CC} is measured with outputs open, several inputs grounded, and a momentary ground, then 4.5V applied to clear.
 2 H = high level (steady state), L = low level (steady state)
 X = irrelevant (any input, including transitions)
 † = transition from low to high level.
 QA_n, QB_n, QC_n = the level of QA, QB, or QC, respectively, before the indicated steady-state input conditions were established.
 QA_n, QB_n = the level of QA or QB before the most-recent † transition of the clock, indicates a one-bit shift.

† For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than two outputs should be shorted at a time.

54257/74257 Quadruple 2-Line-to-1-Line Data Select or Multiplexer With 3-State Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T. I.	SN54S257	JT			WT						SN54LS257	JT			WT						
	SN74LS257	JT(N)			WT(N)						SN74LS257	JT(N)			WT(N)						
FAIRCHILD	74ALS257	83									74ALS257	83									
	74ALS257	83									74ALS257	83									
MOTOROLA																					
N. S. C.	DM74S257				NCP						SN74LS257										
PHILIPS	N74S257										N74LS257										
SIGNETICS	S54S257	83			W8																
	N74S257	83									N74LS257										
SIEMENS																					
FUJITSU																					
HITACHI	HD74S257				83						74LS257										
											HD74LS257										
MITSUBISHI	M5S257				83						M74LS257										
NEC											74LS257										
											Am54LS257										
AMD	Am54S257										Am54LS257										
	Am74S257										Am74LS257										

Electrical Characteristics SN54LS257/SN74LS257

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	55°C to 125°C
Input voltage	7V	SN74LS	0°C to 70°C	
Off-state output voltage	5.5V	Storage temperature range		65°C to 150°C

recommended operating conditions

	SN54LS257			SN74LS257			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}						2.6	mA
Low-level output current, I _{OL}						24	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS 1	MIN	TYP. 2	MAX	UNIT
V _{IH} High-level input voltage			2		V
V _{IL} Low-level input voltage				0.8	V
V _I Input clamp voltage	V _{CC} MIN, I _I = 18mA			1.5	V
V _{OH} High-level output voltage	V _{CC} MIN, V _{IH} = 2V, V _{OL} = 0.8V, I _{OH} = MAX	2.4	3.4		V
	SN74LS	2.4	3.1		V
V _{OL} Low-level output voltage	V _{CC} MIN, V _{IH} = 2V, V _{OL} = 0.8V, I _{OL} = 24mA	0.35	0.5		V
	SN74LS	0.35	0.5		V
I _{OZH} Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 2.7V		20		μA
I _{OZL} Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 0.4V		20		μA
I _I Input current at maximum input voltage	S input		0.2		mA
	Any other	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH} High-level input current	S input		40		μA
	Any other	V _{CC} = MAX, V _I = 2.7V		20	μA
I _{IL} Low-level input current	S input		-0.2		mA
	Any other	V _{CC} = MAX, V _I = 0.5V		-0.4	mA
I _{OS} Short-circuit output current	V _{CC} = MAX	-30		130	mA
I _{CC} Supply current	All outputs high		6.2	10	mA
	All outputs low		12	19	mA
	All outputs off		5	18	mA
t _{PLH} Propagation delay time, low-to-high output	V _{CC} = 5V, T _A = 25°C		11	18	ns
t _{PHL} Propagation delay time, high-to-low output			16	21	ns
t _{ZH} Output enable time to high level	C _L = 45pF, R _L = 667Ω		15	25	ns
t _{ZL} Output enable time to low level			17	30	ns
t _{HZ} Output disable time from high level	V _{CC} = 5V, T _A = 25°C		17	30	ns
t _{LZ} Output disable time from low level	C _L = 5pF, R _L = 667Ω		15	25	ns

Pin Assignment (Top View)



Positive logic; see function table


Function Table

S257, LS257

OUTPUT CONTROL	INPUTS		OUTPUT
	SELECT	A B	
H	X	X X	Z
L	L	L X	X
L	L	H X	H
L	H	X L	L
L	H	X H	H

H high level, L low level, X state-variant, Z high impedance/off

Functional Block Diagram



S257, LS257 QUADRUPLE 2-LINE-TO-1-LINE DATA SELECTOR/MULTIPLEXER

NOTE: I_{CC} is measured with all outputs open and all possible inputs grounded while achieving the stated output conditions

1 t_{PLH} = propagation delay time, low-to-high level output
 2 t_{PHL} = propagation delay time, high-to-low level output
 3 t_{ZH} = output enable time to high level
 4 t_{ZL} = output enable time to low level
 5 t_{HZ} = output disable time from high level
 6 t_{LZ} = output disable time from low level
 7 For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 8 Not more than one output should be shorted at a time and duration of the short-circuit test should not exceed one second.
 9 All typical values are at V_{CC} = 5V, T_A = 25°C

กิตติกรรมประกาศ

ขอขอบคุณ อาจารย์ มั่นส สังวรศิลป์ ที่คอยดูแล ให้คำปรึกษาโดยตลอด

ขอบคุณมากสำหรับ พี่อรรถสิทธิ์ หล้าสกุล และพี่ปริญญ์โทในห้อง BIOELECTRONICS
ทุกคนที่คอยให้กำลังใจ คำแนะนำ และช่วยแก้ไขปัญหายากๆ ให้ลุล่วงมาได้จนโครงการสำเร็จ
- ไปได้ด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ชนิทร ถาวรศาสนวงศ์ , กิณกร ดุ๊ก , " การอินเตอร์เฟส IBM PC " , พิลิกส์ เซ็นเตอร์ การพิมพ์ , 2531
2. สานนท์ แก้วอบเชย , " ET ออกจอ ตอนที่ 1 " , วารสารเซมิคอนดักเตอร์ อิ-เลคทรอนิกส์ ฉบับที่ 80 , สิงหาคม 2530 , หน้า 146-154
3. " IBM Technical Reference " , printed in U.S.A. , April 1983
4. Texas Instruments Incorporated , " The TTL Data Book For Design Engineer second edition " , printed in U.S.A. , 1981