

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

023145 -8 ลค. 532

ปริญญาโท ประจำปีการศึกษา 2531

ภาควิชา วิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การใช้คอมพิวเตอร์ในทางดนตรี กลุ่ม 2 (Computer Music 2)

ผู้จัดทำ

1. นายมีโชค อมรพัฒนกุล
2. นางสาวริสดา ตีรณสวัสดิ์



( ผศ. กรรณิต ไมตรี )

การใช้คอมพิวเตอร์ในทางดนตรี กลุ่ม ๒

Computer Music II



โดย

นายมีโชค

อมรพัฒน์กุล

นางสาววิไลดา

ศิริกสิวิสัย

อาจารย์ที่ปรึกษา

ผศ. ครรชิต

ไมตรี

วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

ปีการศึกษา 2531

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การใช้คอมพิวเตอร์ในทางดนตรี กลุ่ม 2

นายมีโชค อมรจันทร์กุล  
นางสาววิไลดา ภิรมย์สวัสดิ์  
ผศ.ดร.ฉัตร ไชยรัตน์ อาจารย์ที่ปรึกษา  
ปีการศึกษา 2531

### บทคัดย่อ

ในปัจจุบันนี้ คอมพิวเตอร์ได้ เข้ามามีบทบาทในวงการหลาย ๆ ด้านของมนุษย์ สำหรับงานทางด้านศิลปะนั้น คอมพิวเตอร์ถูกนำมาใช้ในงานต่าง ๆ เช่น คอมพิวเตอร์เพื่อการออกแบบ การประยุกต์ใช้คอมพิวเตอร์ในงานทางด้านกราฟิกรูป แต่ทางด้านดนตรีนั้น ถึงแม้จะเป็นศิลปะสาขาหนึ่ง แต่ก็ยังมีการประยุกต์ใช้คอมพิวเตอร์น้อยมาก การนำคอมพิวเตอร์มาใช้ในทางดนตรีนั้น เริ่มเกิดขึ้นเมื่อเครื่องดนตรี ปกป้องจากการใช้สัญญาณเวลาออกมา เป็นสัญญาณดิจิทัล และมีการกำหนดมาตรฐานขึ้นมาเพื่อใช้ในการติดต่อระหว่างเครื่องดนตรีแต่ละประเภทหรือเครื่องดนตรี ซึ่งมาตรฐานนี้เรียกว่า "มิดิ" (MIDI : Musical Instrument Digital Interface) เนื่องจากการใช้สัญญาณเป็นดิจิทัล เราจึงสามารถนำคอมพิวเตอร์มาใช้กับเครื่องดนตรีได้ โดยตรงทันที จึงทำการศึกษาเรื่องสัญญาณ มีภาคกลางจะมีเครื่องดนตรีประเภทง่าย ๆ ที่ราคาไม่แพงนัก และเขียนโปรแกรมควบคุมการติดต่อระหว่างคอมพิวเตอร์กับดีวีซีอาร์คาสีโอ รุ่น CT-640 โดยโปรแกรมที่เขียนจะทำงานในระดับบิต บิต และบิตต่อวินาที และเก็บเพลงลงไปได้ ซึ่งถือว่าเป็นที่ทดสอบทฤษฎีต่าง ๆ โดยเบื้องต้น เพื่อให้สามารถเขียนเข้าไปใช้งานได้จริงและมีประสิทธิภาพยิ่งขึ้นต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Computer Music II

Mecchoke Amornpattanakul

Rilada Tiranaswadi

Professor Assistant Kanchit Maitri Advisor

1988

### Abstract

Nowadays , we can say that computers play many roles in human life. Many applications of computer in art are developed , for example , computer aid design , computer graphics application. Although music is one part of the art , the applications are rarely seen. The applications of computer in music began when musical instruments changed from analog instruments to digital instruments. A standard was established for the communication between different type or different manufacturer instruments. This standard is called "MIDI" (Musical Instrument Digital Interface). Since the signal is digital , we can use a computer for control the performance of the instrument. In this project , we studied about MIDI , made the easy MIDI interface circuit which is not too expensive and wrote a program that control the communication between computer and keyboard CASIO CT-640. This program acts in a basic level , such as record a song,play back and store in a file. This project is the step of testing the theory for apply to use later.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า	
บทที่ 1	บทนำ	
1.1	ประวัติความเป็นมาของมิดี	1
1.2	วัตถุประสงค์ของโครงการ	2
1.3	เนื้อหาของวิทยานิพนธ์	2
บทที่ 2	เรื่องทั่วไปของมิดี	
2.1	มิดีคืออะไร	3
2.2	ประโยชน์ของมิดี	7
2.3	การส่งข้อมูลดนตรีทางมิดี	9
2.4	การหลีกเลี่ยงปัญหาของมิดี	12
2.5	มิดีในอนาคต	15
บทที่ 3	โหมดการทำงานของมิดีและรหัสข้อมูล	
3.1	โหมดการทำงานของมิดี	16
3.2	รหัสข้อมูล	17
3.3	แผนภาพมิดีอิมพลีเม้นเตชัน	19
บทที่ 4	วงจรมิดีอินเตอร์เฟสและซอฟต์แวร์	
4.1	วงจรมิดีอินเตอร์เฟส	22
4.2	ซอฟต์แวร์	26
บทที่ 5	สรุป	
5.1	ปัญหาที่เกิดขึ้นระหว่างการทดลอง	30
5.2	แนวทางพัฒนาต่อ	32
ภาคผนวก ก.	ตารางรหัสมิดี	33
ภาคผนวก ข.	แผนภาพมิดีอิมพลีเม้นเตชันของคาสีโอ CT-640	38
ภาคผนวก ค.	คู่มือ 8253 PIT , Z-80 SIO	40
กิตติกรรมประกาศ		70

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เอกสารอ้างอิง

71

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

#### 1.1 ประวัติความเป็นมาของมิด

เครื่องดนตรีจากอดีตถึงปัจจุบัน ได้มีการพัฒนามาเรื่อย ๆ จากเครื่องดนตรีที่อาศัยเพียง การสั่นสะเทือนของเส้นสายหรืออากาศ ก็เริ่มพัฒนาเอาเทคโนโลยีสมัยใหม่มาใช้ โดยมีท่วงทำนอง วงจรอิเล็กทรอนิกส์ต่าง ๆ เช่น วงจรออสซิลเลเตอร์ , วงจรฟิลเตอร์ มารวมประกอบกัน เพื่อ ทำการผลิตเสียง นอกจากนี้ยังมีการสังเคราะห์เสียงของเครื่องดนตรีชนิดต่าง ๆ หรือเสียงอื่น ๆ ในธรรมชาติ แล้วนำมาเก็บไว้โดยหน่วยความจำของเครื่องดนตรีเพียงอย่างเดียว หลังจากนั้นก็ ได้มีการพัฒนาเครื่องดนตรีที่เป็นขาลอก มาเป็นสัญญาณดิจิทัล เพื่อเพิ่มขนาดความถี่ของเสียงและ ลดข้อจำกัดของเสียงทางด้านขาลอก

เมื่อเครื่องดนตรีได้พัฒนาขึ้นเรื่อย ๆ นักดนตรีก็เริ่มให้ความสนใจกับเครื่องดนตรีอิเล็กทรอนิกส์เพิ่มขึ้น ทำให้บริษัทผู้ผลิตผลิตภัณฑ์หลายราย แต่ปัญหาที่ตามมาคือความ ไม่เป็นมาตรฐานเดียวกัน ซึ่งจะทำให้ผู้ใช้ ไม่มีอิสระที่จะเลือกใช้เครื่องดนตรีต่างยี่ห้อกันมาทำงานร่วมกัน ซึ่งจะเกิดข้อผูกมัดให้ขึ้นอยู่กับผู้ผลิตรายเดียวตลอด

ต่อมา บริษัท ซีเคมเซ็ล เซอร์คิท อินคอร์ปอเรชั่น จำกัด (Sequential Circuit Incorporation) ร่วมกับผู้ผลิตจากญี่ปุ่นได้ร่วมกันตั้งมาตรฐานสำหรับเครื่องดนตรีอิเล็กทรอนิกส์ ประเภทซินธิไซเซอร์ขึ้น เรียกว่า "มิด" โดยมีจุดประสงค์เพื่อแก้ไขปัญหาดังกล่าวข้างต้น ทำให้เรามีอิสระในการเลือกเครื่องดนตรีเพื่อใช้งานร่วมกันตามที่ต้องการ

เมื่อมีการนำคอมพิวเตอร์มาประยุกต์ใช้ร่วมกับเครื่องดนตรี จึงต้องมีการเปลี่ยนระบบข้อมูลของคอมพิวเตอร์มาเป็นระบบมิด เพื่อให้การสื่อสารติดต่อกันระหว่างเครื่องมิดทั้งสองฝั่งเป็นไป ได้ ซึ่งจะทำได้โดยการต่อวงจรมิดดิเอเตอร์เฟส เชื่อมต่อระหว่างคอมพิวเตอร์กับเครื่องดนตรี

เมื่อสามารถนำคอมพิวเตอร์มาต่อเชื่อมโยงกับเครื่องดนตรีได้แล้ว จึงได้มีการพัฒนาซอฟต์แวร์ต่าง ๆ ทางด้านดนตรี เช่น โปรแกรมประเภทซินธิไซเซอร์ ซึ่งช่วยในระบอบัดเสียง โปรแกรมประเภทคอมโพสเซอร์ ซึ่งช่วยในการแต่งเพลง เป็นต้น ซึ่งนักดนตรีจะสามารถใช้โปรแกรมต่าง ๆ เหล่านี้ มาสร้างชุดเกลาโครงสร้างทางเสียงดนตรี ซึ่งจะช่วยให้นักดนตรีสร้าง

เพลงได้ง่ายและมีคุณภาพมากขึ้น เหมือนกับที่โปรแกรมเวอร์ด โปรเซสเซอร์ ช่วยงานของนัก เอกสารนี้เป็นเอกสารที่หน่วยงานเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ประพันธ์

ผู้จัดทำมีใจดีทุกสิ่งอัน อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับปัจจุบันนี้ การใช้งานคอมพิวเตอร์ในทางดนตรี เริ่มมีบทบาทมากขึ้น มีการนำมาใช้งานในวงการอุตสาหกรรมด้านเสียงและบันเทิงอย่างแพร่หลาย

## 1.2 วัตถุประสงค์ของโครงการ

เนื่องจากมิดิยังเป็น เรื่องใหม่ และมีแนวโน้มในการขยายตัวอย่างกว้างขวาง แต่วงจรมิดิเตอร์เฟสและวงจรมิดิเตอร์ที่เกี่ยวข้องยังมีราคาแพง โครงการนี้จึงทำขึ้น เพื่อมีวัตถุประสงค์ คือ

1. ศึกษาเรื่องต่าง ๆ ของมิดิ
2. สร้างวงจรมิดิเตอร์เฟสที่ราคาไม่แพงนัก เพื่อใช้ในการศึกษา
3. สามารถประยุกต์ใช้คอมพิวเตอร์กับงานศิลป์ด้านดนตรี เช่น ใช้คอมพิวเตอร์

ควบคุมการเก็บและส่งไปเดคดนตรี เป็นต้น

## 1.3 เนื้อหาของวิทยานิพนธ์

วิทยานิพนธ์เล่มนี้มีเนื้อหา ดังนี้ คือ

บทที่ 1 เป็นบทนำ กล่าวถึงประวัติความเป็นมาของมิดิ , ทำไมจึงต้องมีการวางมาตรฐานมิดิ และจุดประสงค์ในการทำโครงการ

บทที่ 2 เป็นความรู้ทั่วไปเกี่ยวกับมิดิ เช่น มิดิคืออะไร วิธีการต่อเชื่อมเครื่องดนตรีที่ถูกรับ ประโยชน์ของมิดิ วิทยานิพนธ์เล่มนี้เกี่ยวกับมิดิอะไรบ้างจะเกิดขึ้น

บทที่ 3 เป็นเอกสารกล่าวถึงรหัสต่าง ๆ และโปรแกรมทำงานของมิดิ ซึ่งรหัสต่าง ๆ เหล่านี้เองที่เราต้องทำการศึกษาอย่างละเอียด เพื่อนำไปใช้ในการเขียนโปรแกรม

บทที่ 4 เป็นวิธีออกแบบวงจรมิดิเตอร์เฟส ที่เชื่อมต่อระหว่างคอมพิวเตอร์กับเครื่องดนตรี รวมทั้งรูปวงจรที่ต่อ และนอกจากนี้ ยังมีการอธิบายของทั้งเวร์ที่เขียนขึ้น โดยมีคำอธิบายถึงความสามารถของซอฟต์แวร์ และการทำงานของวงจรมิดิที่สำคัญ

บทที่ 5 เป็นบทสรุป ซึ่งจะกล่าวถึงปัญหาใหญ่ ๆ ที่เกิดขึ้นในระหว่างทำการทดลอง รวมทั้งแนวทางในการพัฒนาต่อ เพื่อให้ได้โปรแกรมที่สามารถนำไปใช้งานจริงได้

เรื่องทั่วไปของมิดี

2.1 มิดี (MIDI) คืออะไร

2.1.1 การสนทนาระหว่างเครื่องดนตรี

เครื่องดนตรีเริ่ม "สนทนา" กันได้ในปี 1980 ซึ่งถือเป็นการปฏิวัติครั้งยิ่งใหญ่ในโลกของดนตรี ปัจจุบันนี้ เครื่องดนตรีที่เพิ่งสามารถพูดคุยกับเครื่องกันได้ เช่น นอกว่า "ให้เล่นโน้ตที่ ออกเทฟกลาง ความแรงการกดประมาณ 60% แล้วเล่นโน้ตที่ 4 ตั้งขึ้นอีกเล็กน้อย" เมื่อเครื่องดนตรีทั้งสองได้ยินคำสั่งนี้ จะเล่นโน้ตตามสิ่งออกมาตราสาร ทำที่มันยังเข้าใจภาษาที่ใช้กัน "ภาษา" ที่ปัจจุบันใช้ร่วมกันระหว่างเครื่องดนตรีทางอิเล็กทรอนิกส์ เรียกว่า "มิดี"

ถึงแม้ว่ามิดีจะเป็นเรื่องใหม่ แต่ปัจจุบันก็เป็นที่รู้จักกันทั่วไปในวงการดนตรี มิดีย่อมาจากคำว่า "Musical Instrument Digital Interface"

2.1.1 การเติบโตของมิดี

มิดีรู้จักกันกว้าง ๆ ว่าเป็นภาษาระหว่างเครื่องดนตรี และได้มีการขยายตัวไปทั่วระยะเวลาเพียงสั้น ๆ แต่เขามีความสามารถประยุกต์ใช้ได้ใ้สถานการณ์ต่าง ๆ มากมาย

มิดีเป็นภาษาสากล ซึ่งเป็นเพียงภาษาเดียวที่สามารถจัดการการสื่อสารได้ระหว่างเครื่องดนตรีที่ผลิตจากแต่ละบริษัท หรือแต่ละยี่ห้อ

นอกจากนี้ มิดีสามารถประยุกต์ใช้ ได้กับ เครื่องดนตรีหลาย ๆ ชนิด ซึ่งลักษณะข้อนี้ทำให้เราสามารถที่จะนำ ปียู โน โฟฟายา "คูดู" กับวงรีโซโซร์ หรือ ทรัมเมชั่น (Trum Machine) จะเห็นได้ว่า มิดีมีศักยภาพอย่างมากสำหรับกาเติบโตและพัฒนา

2.1.3 วิธีเชื่อมต่อแบบมิดี

ดูที่หัวของทั้งสองเครื่องดนตรี จะเห็นคอนเน็คเตอร์ (Connector) มากมายรวมทั้งมิดีอิน (MIDI in) , มิดีเอาท์ (MIDI out) และอาจรวมถึงมิดีทรู (MIDI thru) สิ่งเหล่านี้ถือว่าเป็นหูและปาก ซึ่ง เป็นส่วนที่สำคัญยิ่งของมิดี "การสนทนาของมิดี" จะเดินทางจากมิดีเอาท์ของเครื่องดนตรีหนึ่ง ไปที่มิดีอินของเครื่องดนตรีอีกเครื่องหนึ่ง โดยการต่อสายมิดีเพียงสายเดียวระหว่างคอนเน็คเตอร์ทั้งสอง สายมิดี (MIDI cable) ใช้ DIN 5 ขา ซึ่งจะต่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้าพอดีกับรูป 5 รูปใบแต่ละคอนเน็คเตอร์พอดี

หน้าที่ของคอนเน็คเตอร์ทั้ง 3 คือ


มิตีอิน สำหรับใช้ "ฟัง" การสนทนา นั่นคือ เป็นทางเข้าของข้อมูลมิตี

มิตีเอาท์ สำหรับใช้ "พูด" ส่งการสนทนาจากเครื่องดนตรี ดังนั้น จึงเป็นทางออกของข้อมูลมิตี




รูปที่ 1 แสดงถึงการต่อมิตีเอาท์กับมิตีอิน

จะเห็นว่า มิตีอินและมิตีเอาท์ง่ายต่อการเข้าใจและใช้งาน แต่มิตีทรูจะยากกว่าเห็นเล็กน้อย มิตีทรูคล้าย ๆ กับมิตีเอาท์ นั่นคือ มันสามารถ "พูด" ไปที่เครื่องดนตรีถัดไป อย่างไรก็ตาม สิ่งที่ต้องไปหามาใช้คือข้อมูลของตัวเอง แต่เป็นข้อมูลที่ได้อีกมาจากทางมิตีอิน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2 แสดงการไหลของข้อมูลผ่านทางคีย์บอร์ด 3 ตัว  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามแก้ไขเพิ่มเติมเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในการติดตั้งลักษณะนี้ ข้อมูลมิติจะออกจากมิติเอาก์ของคีย์บอร์ดตัวที่ 1 และเข้าไปที่มิติของคีย์บอร์ดที่ 2 และยังคงผ่านไปมิติอื่นของคีย์บอร์ดที่ 3 ทางมิติทรูของคีย์บอร์ดที่ 2 ในลักษณะนี้ ข้อมูลจากคีย์บอร์ดตัวที่ 1 สามารถควบคุมคีย์บอร์ดทั้ง 2 และ 3 การนำเครื่องดนตรีมากกว่า 2 ชิ้นมาต่อรวมกัน เราเรียกว่า ระบบมิติ (MIDI system) ซึ่งจะเห็นได้ว่า ถ้าไม่มีมิติทรู เราจะไม่สามารถติดตั้งระบบมิติได้ สำหรับโครงสร้างของมิติคีย์บอร์ด เป็นดังรูปที่ 3



รูปที่ 3 โครงสร้างของมิติคีย์บอร์ด

2.1.4 ทิศทางของการสัททวมิติ

ข้อมูลมิติจะถูกส่งจากมิติเอาก์ไปมิติอิน หรือจากมิติทรูไปมิติอิน ข้อมูลจะถูกส่งเป็นแบบทางเดียวเสมอ เพื่อที่จะมีตัวส่งและตัวรับที่ทำหน้าที่ได้ยาวตลอด เครื่องดนตรีเหล่านี้จะทำหน้าที่เป็นตัวว่าง (Slave) หรือไมก็เป็นตัวแม่ (Master)



นักดนตรีเล่นที่เครื่องนี้

นักดนตรีเล่นที่เครื่องนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4 การต่อตัวแม่และตัวว่าง

รูปที่ 4 ก แสดงให้เห็นถึงการส่งข้อมูลจากเปียโน ไปฝ่า ไปซีซีไฮโซร์ โน .  
กรณีที่ เปียโนเป็นตัวแม่ และซีซีไฮโซร์เป็นตัวพ่อ

รูปที่ 4 ข ข้อมูลส่งจากซีซีไฮโซร์ไปเปียโน ก็คือ ทำเข้าที่กลับกัน จะเห็น  
ได้ว่า การต่อสายเป็นเรื่องที่วุ่นวายมาก


นอกจากนี้ ความสัมพันธ์ระหว่างตัวแม่กับตัวพ่อไม่จำเป็นต้องเป็น 1:1 จากโน  
รูปที่เคยแสดงไว้แล้ว จำนวนตัวพ่อก็อาจจะเพิ่มขึ้นเป็น 1:2 , 1:3

สรุปได้ว่า ในระบบมิติขนาดใหญ่ ถ้าเราตรวจสอบว่า การไหลของข้อมูลเป็นแบบ  
ทางเดียวและถูกต้อง และความสัมพัทธ์ระหว่างตัวแม่ - ตัวพ่อเห็นได้อย่างชัดเจนแล้ว จะไม่  
มีปัญหาที่เกิดจากการต่อสาย

### 2.1.5 ระยะห่างของเครื่องดนตรี

จากที่กล่าวมาแล้ว จะดูเหมือนว่าเราสามารถต่อเครื่องดนตรีได้ทั้งหมดได้  
โดยผ่านทางสายต่อมิดิทรูหลาย ๆ ตัว อย่างไรก็ตาม ในความเป็นจริง โดยการต่อมิดิทรูมาก  
เกินไปอาจจะเกิดผลเสียได้ คือ เครื่องดนตรีตัวที่ 4 หรือ 5 อาจได้รับข้อมูลผิดพลาดได้

เพื่อลดปัญหานี้ โยเซก เครื่องดนตรีตัวแม่และตัวพ่อใกล้กันที่สุดเท่าที่จะเป็นได้ ใน  
ที่นี้ไม่ได้หมายถึงตำแหน่งทางกายภาพ (Physical Placement) แต่หมายถึง จำนวนการต่อมิดิ  
ระหว่างตัวแม่และตัวพ่อ ซึ่งทำได้ง่าย ๆ โดยใช้กล่องมิดิทรู (MIDI Thru Box) หรือ เอาท์  
พุท ซีเลคเตอร์ (Output Selector) ของมิดิทรูจะส่งข้อมูลจากตัวแม่ไปตัวพ่อในเวลา  
เดียวกัน ดังนั้น แต่ละตัวพ่อก็จะได้รับข้อมูลเป็นตัวแรกพร้อม ๆ กัน ปัจจุบัน มีอุปกรณ์มิดิมาก  
มายหลายชนิด แต่กล่องมิดิทรูนับว่าจำเป็นที่สุด



รูปที่ 5 แสดงการต่อโดยใช้กล่องมิตีทรู

## 2.2 ประโยชน์ของมิตี

### 2.2.1 เครื่องดนตรี 2 ชิ้นสามารถเล่นพร้อมกัน

ตัวอย่างเช่น มิตีเอาท์ของเปียโนไฟฟ้าต่อกับมิตีอินของซินธิไซเซอร์ ถ้าซินธิไซเซอร์ถูกเซตให้เป็นเสียงเครื่องสาย การเล่นเปียโนจะทำให้ซินธิไซเซอร์เล่นเพลงไวโอลินเดี่ยวกันโดยเป็นเสียงเครื่องสาย การเล่นเครื่องดนตรี 2 ชนิดโดยพร้อมเพรียงกันเป็นทิวาใช้มิตีอย่างพื้นฐาน ทำให้เราได้เสียงต่าง ๆ เกือบทั้งหมด

### 2.2.2 การรวมเครื่องดนตรีคนละประเภท

จากได้กล่าวมาแล้ว เราต้องการให้คีย์บอร์ด "คุย" กัน แต่ถ้านำเปียโนมาคุยกับ ดรัมแมชชีน ก็เป็นทิวาที่ยากที่จะคาดเดาผลที่ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 สมมติว่า เราต่อเปียโนกับดรัมแมชชีน โดยให้เปียโนเป็นตัวแม่ ดรัมแมชชีนเป็นตัว  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ฟ่ง ถ้าส่งไม้ตี (โด้) ออกไป คริมเมซี่จะรับรู้เป็นเสียงกลองเบส (Bass Drum) ส่งไม้ตี ดี (เร) อาจจะเล่นเป็นเสียงฉาบ ฯลฯ ดังนั้น แพทที่จะใช้ไม้ตีกลอง เราสามารถเล่นกลองได้โดยกดคีย์ที่เหมาะสมบนเคียบอร์ด

การรวมกันของคริมเมซี่และเปียโน เป็นเพียงตัวอย่างหนึ่งเท่านั้น โดยการใช้มิดิ เราสามารถทำให้เครื่องดนตรีทำงานกลับกันได้

### 2.2.3 ระบบซีควเอนเซอร์ (Sequency System)

ซีควเอนเซอร์ คือ เครื่องมือในการบันทึก แก้ไข และเล่นกลับสำหรับเครื่องดนตรีไฟฟ้าทั่วไป ซึ่งเป็นวิธีหนึ่งในการเพิ่มความสามารถของมิดิ ก็คือการนำซีควเอนเซอร์มาใช้ร่วมด้วย ในการเล่นเครื่องดนตรีพร้อม ๆ กัน ดังที่กล่าวมาแล้วในข้อ 1 มีความสามารถจำกัดอยู่ที่เคียบอร์ดตัวแม่ แต่เนื่องจากซีควเอนเซอร์มีความสามารถในการจำเครื่องดนตรีมากมาย ทำให้เราสามารถใช้งานกำเนิดเสียงได้หลายเสียง

ยกตัวอย่าง ดังรูปที่ 6 ซีควเอนเซอร์ที่เป็นตัวแม่สามารถควบคุมซินธิไซเซอร์ให้เล่นทำนองเพลง (melody) ให้เปียโนเล่นคอร์ด (chord) ซินธิไซเซอร์อีกตัวเล่นเบส (bass) และ คริมเมซี่เล่นฉาบหะ (rhythm) ในเวลาเดียวกัน ข้อมูลสำหรับการใช้งานทั้ง 4 ส่วนถูกเก็บอยู่ในซีควเอนเซอร์ แล้วเมื่อข้อมูลถูกส่งไปเครื่องดนตรีทั้งสี่ การทำงานอัตโนมัติก็จะเริ่มขึ้น






### 2.2.4 ระบบดนตรีคอมพิวเตอร์ (Computer Music System)

ก่อนที่จะมีมิดิ ดูเหมือนว่าคอมพิวเตอร์จะไม่มีส่วนเกี่ยวข้องกับดนตรีมากนัก การสนทนาระหว่างคอมพิวเตอร์กับเครื่องดนตรีเป็นเรื่องยากที่จะเข้าใจกัน การที่มีมิดิ ทำให้เราสามารถสร้างวงจริงที่แปลภาษาของคอมพิวเตอร์เป็นภาษามิดิ และแปลภาษามิดิให้เป็นภาษาคอมพิวเตอร์ วงจริงนี้เราเรียกว่า "อินเตอร์เฟส" (Interface)

คอมพิวเตอร์จะใช้ซอฟต์แวร์โปรแกรมควบคุมการทำงาน ซอฟต์แวร์บางตัวจะทำให้คอมพิวเตอร์ทำหน้าที่เป็นเครื่องเล่นเสียง บางซอฟต์แวร์จะทำให้ทำหน้าที่เป็น "ซาวด์ อีดิท" (Sound Edit) ซึ่งให้คอมพิวเตอร์ทำการเปลี่ยนแปลง (modify) เสียงของซินธิไซเซอร์



รูปที่ 7 ระบบดนตรีคอมพิวเตอร์

รูปที่ 7 แสดงระบบดนตรีคอมพิวเตอร์ที่มีซอฟต์แวร์เชื่อมโยง (Sequency Software) ประโยชน์ของระบบนี้ คือ การที่มีหน่วยความจำจำนวนมากของคอมพิวเตอร์ เพื่อให้เก็บเพลงได้หลายเพลง หรือ เพลงที่ยาว ๆ และจอภาพของคอมพิวเตอร์ทำให้ง่ายต่อการตรวจสอบข้อมูลการทำงานของมิดิ

### 2.2.5 ระบบมิดิในงานด้านอื่น ๆ

เราได้พูดถึงระบบมิดิในแง่ต่าง ๆ แล้ว แต่ยังมีวิธีประยุกต์ใช้มิดิอีกมากมาย เช่น มิดิซีเควนเซอร์สามารถใช้ร่วมกับเครื่องอัดเทปแบบหลายแทรค (Multi-track Tape Recorder : MRT) เพื่อเพิ่มจำนวนแทรค ซึ่งวิธีประยุกต์ใช้เหล่านี้ยังมีอีกมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า หรือผู้ที่มีความคิดสร้างสรรค์


## 2.3 การส่งข้อมูลมัลติทางมิติ

### 2.3.1 แชนเนล (Channel)

มิติสามารถส่งข้อมูลหลาย ๆ ประเภทจากตัวแม่ไปตัวม่วง ไม่ว่าจะส่วนเดียวหรือหลายส่วน เช่น ในระบบซีเควนเซอร์

จากจุดประสงค์นี้ มิติจึงมี 16 แชนเนล การสนทนาของมิติในประเภทที่ต่างกันสามารถส่งไปทาง 16 แชนเนลแยกกัน ดังนั้น ด้วยสายมิติ 1 เส้น จึงสามารถเล่นได้ 16 ส่วนในเวลาเดียวกัน


หลักการของมิติแชนเนลก็คล้าย ๆ กับการส่งแพร่เสียงและภาพของโทรทัศน์ ทุก ๆ สถานีโทรทัศน์จะส่งรายการของตนในเวลาเดียวกัน นั่นคือ เสาอากาศเครื่องรับโทรทัศน์จะได้รับแชนเนลทั้งหมดในเวลาพร้อมกัน แต่อย่างไรก็ตาม ทุก ๆ สถานีที่มีการส่งไปแชนเนลที่ต่างกัน เราที่จะต้องทำการเลือกแชนเนลที่เราต้องการดู ดังรูปที่ 8



เลือกแชนเนลที่ต้องการดูที่เครื่องรับ


### รูปที่ 8 หลักการของแชนเนลในระบบโทรทัศน์

มิติแชนเนลก็ทำในลักษณะเดียวกัน ตัวแม่มิติทำหน้าที่ เหมือนกับตัวส่งกระจายเสียงโทรทัศน์ ตัวม่วงมิติก็เหมือนเครื่องรับโทรทัศน์ จะต่างก็แค่เฉพาะการส่งสัญญาณโทรทัศน์ผ่านทางอากาศ แต่การส่งสัญญาณมิติผ่านทางสายเคเบิล ตัวแม่มิติจะเลือกกว่าจะส่งไปที่แชนเนลไหน ดังรูปที่ 9



รูปที่ 9 การส่งมีติเข้าแชนเนล

ส่วนตัวพ่วงจะเลือกว่าต้องการ ได้ขั้วแชนเนล ไทย ถึงแม้ว่าจะ ได้รับข้อมูลทั้ง 16  
 แชนเนล แต่ตัวพ่วงจะ ได้ขั้วเพียงแชนเนลที่เลือกไว้



รูปที่ 10 ตัวอย่างการรับมีติเข้าแชนเนล

ตัวอย่าง ถ้าเครื่องดนตรีมีการต่อไว้ดังรูปที่ 10 ซินธิไซเซอร์ 1 จะรับรู้เพียงข้อ

มูลจากแชนเนล 1 ของมีติเคเบิล ซินธิไซเซอร์ 2 รับรู้แชนเนล 2 ตั้งแต่ ถ้าคีย์บอร์ดตัวแม่ส่ง  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อมูลไปมาชนิดนี้เช่นเวลา 1 จะมีเพียงวิธีใช้เซิร์ฟเวอร์ 1 เท่านั้นที่ตอบสนอง เช่นกัน ถ้าส่งข้อมูลไป  
ชนิดนี้เช่นเวลา 2 จะมีเพียงวิธีใช้เซิร์ฟเวอร์ 2 เท่านั้นที่ตอบสนอง ถึงแม้ว่าวิธีใช้เซิร์ฟเวอร์ 1 จะ  
รับข้อมูลเช่นกัน แต่มันไม่สามารถตอบสนองได้ เพราะมันถูกส่งไปโดยส่วนที่ต่างกัน หรือ  
กล่าวอีกนัยหนึ่ง เพื่อให้ระบบทำงานถูกต้อง เราต้องเลือกชนิดนี้ด้วยความระมัดระวัง

ด้วยหลักการของชนิดนี้เช่นเวลา เราจึงสามารถเล่นเพลงต่าง ๆ กัน 16 ส่วนแบบ  
เครื่องดนตรี 16 ชิ้น โดยมีการส่งโดยการให้ชนิดเคเบิลเพียงเส้นเดียว

### 2.3.2 โหมด

เป็นการบอกถึงโหมดการทำงานของมิดี ซึ่งประกอบด้วย 4 โหมดดังต่อไปนี้

1. ออมนีออน , โพลี (OMNI ON , POLY)
2. ออมนีออน , โมโน (OMNI ON , MONO)
3. ออมนีออฟ , โพลี (OMNI OFF , POLY)
4. ออมนีออฟ , โมโน (OMNI OFF , MONO)

ซึ่งจะกล่าวรายละเอียดในบทต่อไป

### 2.3.5 ส่วนประกอบหลักโดยข้อมูลมิดี

มิดีประกอบไปด้วยข้อมูลหลายประเภท ซึ่งใช้ส่งรายละเอียดของการทำงานต่าง ๆ  
จากตัวแม่ไปตัวพ่วง ข้อมูลดังกล่าวก็เช่น การกดหรือปล่อยโน้ต , การกดหรือปล่อยแดมเปอร์  
เพดัล (Damper Pedal) ข้อมูลต่าง ๆ เหล่านี้ จะแบ่งเป็นข้อมูลเช่นแนล (Channel  
Message) และข้อมูลระบบ (System Message) ซึ่งจะได้กล่าวถึงโดยละเอียดในบทต่อไป


## 2.4 การหลีกเลี่ยงปัญหาของมิดี

การทำงานของมิดีต้องการการจัดการผลเปลี่ยนแปลงข้อมูลจำนวนมากมาย ซึ่งเป็นการเพิ่มโ  
การสับสนในการเกิดความผิดพลาด ปัญหาที่ไม่เกิดว่าจะเกิดอาจจะมาจากการต่อที่ผิด ๆ การขาด  
ความรู้ และองค์ประกอบอื่น ๆ ในส่วนนี้ จะทำการพิจารณาปัญหาที่เกิดขึ้นทั่ว ๆ ไปและวิธีแก้ไข

### 2.4.1 การต่อสายมิดีเคเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับคนใช้ระบบที่ออกการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านธุรกิจ  
ถ้าการต่อสายเคเบิลทำไม่ถูกต้อง การทำงานของข้อมูลจะไม่เป็นการสื่อสารที่สม  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บูรณ์ ต้องให้แน่ใจว่า เราได้ต่อสายจากมิตี เอาก์ของตัวแม่ไปหามิตีอื่นของตัวม่วง (หรือจากมิตี  
ทวไปมิตีอื่น)



รูป 11 การต่อเคเบิลที่ผิดวิธี

จากรูปที่ 11 จะเห็นว่าตัวแม่ถูกต่อกลับมาที่มิตีอื่นของตัวเอง ในขณะที่ให้เปิด  
เครื่องและต่อเคเบิลใหม่ให้ถูกต้อง อย่าต่อมิตีเอาก์ไปหามิตีอื่นของเครื่องดนตรีอื่นเด็ดขาด

2.4.2 การเทียบเคเบิลมิกและการเปลี่ยนเช่นแซน

เมื่อต้องการเปลี่ยนการต่อเคเบิล ให้ปิดเครื่องก่อนดึงเคเบิลเสมอ ถ้าขณะที่กำลัง  
เล่นแล้วดึงเคเบิลออก เราอาจไม่สามารถหยุดเสียงได้ บางทีมอร์ดไม่สามารถเปลี่ยนมิตี  
เช่นแซนได้ขณะที่กำลังเล่น โน้ต ดังที่เราจึงต้องหยุดการเล่นก่อนเปลี่ยนเช่นแซน

2.4.3 ลำดับการเปิดเครื่องดนตรี

ให้เปิดเครื่องดนตรีตัวแม่เป็นครั้งสุดท้ายเสมอ ที่จริงแล้ว การเปิดตัวแม่ก่อนจะ  
มีผลให้เกิดความเสียหายต่ออย่างไร แต่ที่ต้องเปิดเป็นครั้งสุดท้ายก็เพื่อให้การติดตั้ง (set up)  
ระบบง่ายขึ้น เพราะว่าตัวแม่จะส่งข้อมูลโหมด (mode message) ออกมาเสมอ เพื่อให้ตัวม่วง  
ทำงานอย่างถูกต้อง

2.4.4 ช่วงของพิทช์เบนด์ (pitch bend) และผลของแรงกดคีย์ (after touch)

เอกสารนี้เป็นเอกสารลับ ถึงแม้ว่ามิตีจะสามารถส่งข้อมูลของพิทช์เบนด์และแรงกดคีย์ ได้นำไป  
แม้จะสามารถบอกได้  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เชื่อว่าระดับบิกซ์เคลื่อนไปมากแต่ไทย และภัยที่ก่อกวนมีความแรงแต่ไทย แต่ไม่สามารถบอกได้ว่าจริง ๆ แล้วบิกซ์เคลื่อนที่ไปไกลแค่ไหน หรือ มีผลของแรงกตัตย์ใดบ้างที่เกิดขึ้น การกำหนดช่วงของบิกซ์ที่เปลี่ยนไปได้ (Bender Range) และผลที่เกิดจากแรงกตัตย์ต้องถูกเซกไว้ทั้งเครื่องดนตรีตัวแม่และตัวว่าง โดยผู้ใช้

2.4.5 มิตีและดรัมเมชีน

ดรัมเมชีนสามารถเข้ามาทำงานร่วมกับซีเควนเซอร์หรือเป็นเต้ากำเนิดเสียงสำหรับมิตี คีย์บอร์ด เมื่อใช้ไฮเซอร์เป็นตัวว่าง ถ้าต้องการเปลี่ยนเสียงต้องส่งรหัสข้อมูลเปลี่ยนโปรแกรม แต่ในการเปลี่ยนเสียงของดรัมเมชีน เราต้องการเพียงการเล่นโน้ตที่ต่างกันเท่านั้น เช่น โน้ตซี เป็นเสียงกลองเบส โน้ตดี เป็นฆาน เป็นเต้า ละหั้น ในระบวมิตีที่ใช้ซีเควนเซอร์ จึงเป็นเการตี่ที่จะเซกมิตีเช่นเนลของดรัมเมชีนเป็นเช่นเนลที่ไมได้ใช้อยู่ เนื้อที่มันจะไมได้รับข้อมูลเปิดโน้ต (note on) ที่ไมได้ตั้งใจ

2.4.6 การควบคุมโลคอลล (Local Control)

ในมิชิไฮเซอร์บางตัวมีเพารามิเตอร์ที่เกี่ยวกับมิตีที่เรียกว่า การควบคุมโลคอลล เมื่อการควบคุมนี้ถูก "เปิด" (LOCAL ON) คีย์บอร์ดสามารถเล่นเสียงของตัวเองได้ แต่ถ้าโลคอลลถูก "ปิด" (LOCAL OFF) เครื่องดนตรีสามารถส่งข้อมูลออกได้อย่างเดียว ไม่สามารถเล่นเสียงของตัวเองได้



โครงสร้างพื้นฐานของซีซีไอ โซลาร์และเปียโซไนด์รูป 12 ข้อมูลที่ถูกสร้างจากดีบีบอร์ดจะถูกส่งไปส่วนกำเนิดเสียง (Sound Generator) เพื่อจะเล่นเสียงออกมา การส่งข้อมูลในส่วนนี้จะถูกทำลายลงถ้าไดโอดถูกปิด อย่างไรก็ตาม ถึงแม้ไดโอดจะปิด แต่เวลาเมื่อมีดีโออาร์ก็ยังคงทำงานได้อยู่

## 2.5 มิติในอนาคต

นับตั้งแต่ที่เริ่มมีมิติ บริษัทผู้ผลิตเครื่องดนตรีส่วนมากประสบความสำเร็จจากความล่าช้าในการปรับมาตรฐาน มิติที่ต่างกันไปใช้ให้เป็นไปตามมาตรฐานมิติ เพราะบริษัทมิติมีความยาวมากกว่าเดิม เมื่อเทียบกันไต่ต่อไต่ ทำให้ใช้เวลานานขึ้นในการรับส่งข้อมูลกัน และจะยิ่งใช้เวลานานขึ้นถ้าข้อมูลนั้น ๆ เป็นกลุ่มไต่ที่ส่งให้เครื่องดนตรีหลายชนิด (มิติใช้เวลา 320 ไมโครวินาที สำหรับรหัส 1 ไบท์ และไต่ 1 ตัวใช้รหัส 3 ไบท์ ดังนั้น หนึ่งเวลา 960 ไมโครวินาที หรือประมาณ 1 มิลลิวินาที) และถ้าข้อมูลที่มีขนาดที่ประกอบด้วยกลุ่มไต่ 5 ตัว ก็จะใช้เวลาประมาณ 5 มิลลิวินาทีที่เดียว

ในกรณีที่ข้อมูลที่จะส่งมีจำนวนมากในเวลานั้น อาจทำให้ระบบส่งรับข้อมูลของมิติทำงานผิดพลาด ปัญหาได้ถูกแก้ไขโดยเร็ววิธีใหม่ ๆ โดยเพิ่มสารมิติเออาร์เฉพาะสำหรับเครื่องดนตรีแต่ละชนิด และแบ่งส่วนเข้ากับเครื่องดนตรีอื่นเพียงเล็กน้อย ทำให้ระบบมิติเปลี่ยนจากถูกใช้เพียงระบบเดียว ซึ่งทำให้การส่งข้อมูลเร็วขึ้นและไม่ต้องใช้หัวที่สับอกเช่นเคยแล้วเปลี่ยนมาใช้ไต่ไปใช้การส่งข้อมูลไต่ที่มีความเร็วเป็น 0 ดังนั้น รหัส 3 ไบท์ก็จะลดเหลือ 2 ไบท์ ซึ่งจะช่วยลดปัญหาได้

### บทที่ 3

## โหมดการทำงานของมิดิและรหัสข้อมูล

### 3.1 โหมดการทำงานของมิดิ

โหมดการทำงานของมิดิ มีไว้เพื่อควบคุมการรับส่งข้อมูลเสียง โดยจะแบ่งการพิจารณา เป็น 2 ส่วน คือ

#### 3.1.1. ควบคุมจำนวนแชนแนล

จะใช้โหมดโอมนิ (omni mode) ซึ่งถ้าออมนิออน (omni on) จะทำให้ตัวพ่วงตอบสนองต่อทั้ง 16 แชนแนลทันที ในการติดต่อระบบอย่างง่าย ๆ โดยมีตัวแม่ 1 ตัว และตัวพ่วง 1 ตัว ออมนิออนจะมีประโยชน์มาก เพราะตัวพ่วงจะไม่สนใจว่าตัวแม่กำลังใช้แชนแนลใดอยู่ มันจะ "ได้ยิน" ทุก ๆ แชนแนล อย่างไรก็ตาม ถ้ามีการนำซีเคอร์เซอร์มาต่อด้วย โดยทำการเล่นหลาย ๆ แชนแนล ถ้าใช้โหมดออมนิออน จะทำให้ไม่สามารถแยกแยะข้อมูลแต่ละแชนแนลได้ ดังนั้น ตัวพ่วงจึงต้องใช้โหมดออมนิออฟ เพื่อรับเฉพาะข้อมูลในแชนแนลที่เลือกไว้

#### 3.1.2 ควบคุมจำนวนโน้ต

จะใช้โพลี (poly) และโมโน (mono) โหมด โพลีโหมด คือ การส่งโน้ตลักษณะโพลีโฟนิก (polyphonic) คือ หลาย ๆ โน้ต ซึ่งมักใช้ในเครื่องดนตรีประเภทคีย์บอร์ด และซินธ์ ส่วนโมโนโหมด จะส่งลักษณะโมโนโฟนิก (monophonic) คือ ทีละตัวโน้ต ซึ่งนำไปใช้กับเครื่องดนตรีเช่น เครื่องควบคุมกีตาร์ (guitar controller)

ในการเลือกว่า จะใช้โหมดใด มิดิจะมี 4 โหมดให้เลือก ดังรูปที่ 1

	โพลี	โมโน
ออมนิ ออน	โหมด 1	โหมด 2
ออมนิ ออฟ	โหมด 3	โหมด 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
บทที่ 1 โหมดทั้ง 4 ของมิดิ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โหมดที่ 1: ออมมิออน / โพลี จะรับข้อมูลเข้ามาทุก ๆ แชนเนล และให้เสียงเป็น โพลีโฟนิก

โหมดที่ 2: ออมมิออน / โมโน รับข้อมูลทุก ๆ แชนเนล แต่จะเล่นที่ละหนึ่งตัวไว้ด ในขณะหนึ่ง ๆ

โหมดที่ 3: ออมมิออน / โพลี รับข้อมูลเฉพาะแชนเนลที่เลือกไว้ และเล่นเสียงที่ ละหลายตัวไว้ด (มีประโยชน์ในระบบซีเควนเซอร์)

โหมด 4: รับเฉพาะมิติแชนเนลที่กำหนดไว้ และเล่น 1 ไบต์ ต่อ 1 แชนเนล ใ้กับ เครื่องควบคุมกีตาร์

### 3.2 รหัสข้อมูล

ในการส่งรับข้อมูล จะมีการส่งทีละ ไบต์ ซึ่งจะมีจำนวนที่ ไบต์ ก็แล้วแต่ข้อมูลนั้น ๆ เราสามารถแบ่งประเภทของ ไบต์ที่ส่งได้เป็น 2 ประเภท คือ

1. ไบต์สถานะ (status byte) จะมีบิตที่ 7 เป็น 1 เสมอ
2. ไบต์ข้อมูล (data byte) จะมีบิตที่ 7 เป็น 0 เสมอ

การส่งข้อมูลมิติ จะเกิดจากการส่งไบต์ทั้ง 2 ประเภทรวมกัน โดยจะส่งไบต์สถานะไป ก่อน 1 ไบต์ และส่งไบต์ข้อมูลตาม ไปก็ ไบต์ที่แล้วแต่รหัสนั้น ๆ

สำหรับข้อมูลมิติอื่น แบ่งได้เป็น 2 ประเภทใหญ่ ๆ คือ

#### 3.2.1 ข้อมูลแชนเนล (channel messages)

ข้อมูลเหล่านี้จะถูกส่ง ไปในแต่ละแชนเนลของเครื่องดนตรีในระบบ และจะมีผล เฉพาะกับเครื่องดนตรีที่รับแชนเนลที่มันทำด้วย ข้อมูลแชนเนลยังสามารถแบ่งเป็น 2 ประเภทย่อย ๆ อีกคือ

##### 3.2.1.1 ข้อมูลเสียงของแชนเนล (channel voice messages) ประกอบด้วย ข้อมูลต่อไปนี้

-ข้อมูล โน้ต เป็นข้อมูลพื้นฐาน ซึ่งบอกว่า เปียโนถูกกดและถูกกดด้วยความเร็ว (velocity) เท่าไร

-เปลี่ยนโปรแกรม (program change) จะทำให้ตัวพ่วงเปลี่ยนเสียง กีตาร์, เปียโน

โน้ตเปียโนจะมีหน่วยความจำที่เก็บเสียงต่าง ๆ ไว้มากมาย เมื่อเลือกการเปลี่ยนโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไบต์ข้อมูลจะเป็นเลขที่โปรแกรม (program number) ใหม่ ไม่ว่าจะพิมพ์ใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-เปลี่ยนการควบคุม (control change) จะส่งเมื่อมีการเปลี่ยนตัวควบคุมต่าง ๆ ในระบบมิติ ที่ไม่ใช่คีย์บอร์ดและพิกซ์เบนด์ เช่น มอดดูเลชั่น (modulation) เพดัล (pedal), พอร์ทามันโต (portamento) ซึ่งตัวควบคุมเหล่านี้ไม่ใช่จะมีในทุกเครื่องดนตรี บางทีการที่ตัวควบคุมเหล่านี้ เช่นมอดดูเลชั่น แต่ตัววางไม่มี ถึงแม้จะมีการส่งมอดดูเลชั่นไป ตัววางก็จะไม่ตอบสนอง ซึ่งการที่จะรู้ว่า เครื่องดนตรีใดจะตอบสนองตัวควบคุมใดได้ ให้ออกจากแผนภาพมิติอิมพลีเม้นตชัน ที่จะกล่าวถึงต่อไป หลังจากส่งไบท์สถานะแล้ว จะส่งไบท์ข้อมูลตามไป 2 ไบท์คือ เลขที่ตัวควบคุม (controller number) และค่าของตัวควบคุม (controller value)

-แรงกดคีย์ (polyphonic key pressure/after-touch) เป็นเหตุการณ์ในลักษณะกดแล้วขยับ ซึ่งก็คือการกด โทนซึ่งหลังจากเริ่มกดแล้ว ไบท์ข้อมูลที่ส่งก็คือ เลขที่โน้ต และค่าการกด (pressure value)

-พิกซ์เบนด์ (pitch bend) เป็นตัวควบคุมอีกชนิดหนึ่ง ที่มักพบในกีตาร์ราคาแพง ๆ โดยจะมีลักษณะเป็นล้อ (wheel) หรือจอยสติ๊ก (joy stick)

-แรงกดแชนเนล (channel pressure) ใช้บอกความดังของแชนเนล

3.2.1.2 ข้อมูลโหมดของแชนเนล (channel mode messages)

ใช้ในการเปลี่ยนโหมดของตัววาง ซินธ์หรือเปียโนไฟฟ้าของเครื่องจะถูกตั้งให้เป็นโหมด 1 เมื่อเริ่มเปิดเครื่อง เราจึงต้องเซตให้เป็นโหมด 3 เพื่อใช้กับที่ ความเซอร์ ซึ่งซีควเอนเซอร์บางตัว จะทำการเปลี่ยนโหมด 3 ให้เองโดยอัตโนมัติ

3.2.2 ข้อมูลระบบ (system message)

เป็นข้อมูลสำหรับใช้กับทุก ๆ อุปกรณ์ในระบบโดยไม่ว่าจะตัวควบคุมหรือตัววาง ถูกกำหนดให้เป็นแชนเนล โทน ข้อมูลนี้จะถูกส่งในเวลาใดก็ได้ ถึงแม้จะเป็นขณะที่กำลังส่งไบท์ของข้อมูลอื่นอยู่ก็ตาม ข้อมูลระบบมีที่มาจากควบคุมระบบมิติ เช่น ความคุมเวลา, การทำงานที่สัมพันธ์กัน (synchronization) โดยเฉพาะในการใช้ซีควเอนเซอร์ และक्रमเมชันร่วมกัน

ยังมีข้อมูลที่เรียกว่า "ข้อมูลพิเศษของระบบ" (system exclusive messages) ซึ่งเป็นข้อมูลพิเศษสำหรับแต่ละบริษัทผู้ผลิต โดยที่แต่ละบริษัทจะมี เลขประจำตัวของตนเอง (Identifier number) ถ้าข้อมูลพิเศษถูกส่งมาโดยมีเลขประจำตัวที่ผิด เครื่องจะ ไม่สนใจข้อ

ข้อมูลที่ส่งมาหรือจะรวมนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับรายละเอียดของรหัสต่าง ๆ ดูที่ภาคผนวก ก.

### 3.3 แผนภาพมิตติอิมพลีเม้นเตชัน (MIDI Implementation Chart)

ถึงแม้ว่า มิตติจะทำให้การสื่อสารระหว่างเครื่องดนตรีเป็นไปได้อย่างกว้างขวาง แต่ก็ไม่ได้หมายความว่า ทุกเครื่องดนตรีจะเข้าใจภาษามิตติได้ทั้งหมด

ตัวอย่างเช่น การต่อเซ็นเซอร์ที่วงรีเบนด์เข้ากับเปียโนไฟฟ้าที่เปลี่ยนเสียงไม่ได้ เปียโนไฟฟ้าก็จะไม่มีผลตอบสนองต่อรหัสของวงรีเบนด์ ดังนั้นเพื่อให้การติดต่อประสบความสำเร็จ เครื่องดนตรี จึงต้องเข้าใจข้อมูลพื้นฐาน ๆ ทั้งคู่

ดังนั้น ในระบบมิตติที่มีเครื่องดนตรีหลาย ๆ ชิ้น เราจึงต้องทำการตรวจสอบข้อมูลที่เครื่องดนตรีทุกตัวสามารถรับ-ส่ง ได้ เพื่อให้การตรวจสอบเป็นไปอย่างรวดเร็ว เครื่องดนตรีแต่ละชนิด จะมีแผนภาพมิตติอิมพลีเม้นเตชัน ที่แสดงถึงข้อมูลที่รับ-ส่ง ได้

#### 3.3.1 วิธีอ่านแผนภาพมิตติอิมพลีเม้นเตชัน

ทางด้านซ้ายมือของแผนภาพ จะเป็นชื่อประเภทต่าง ๆ ของข้อมูลมิตติ คลลัมภ์ส่ง (transmit) และรับ (receive) จะแสดงให้เห็นถึงความสามารถของเครื่องดนตรีทั้งชั้นในการรับส่งข้อมูลประเภทนั้น ๆ โดยที่ใช้ "0" สำหรับการทำได้ และ "x" คือทำไม่ได้

ประเภทต่าง ๆ ของข้อมูลมิตติ จะเรียงกันตามนี้ คือ

- แชนเนลพื้นฐาน จะมี 2 คลลัมภ์คือ "เปิดเครื่อง" (power on) และ "เซทได้" (can be set) "เปิดเครื่อง" จะบอกว่าแชนเนลไหนถูกเซท เมื่อเราเปิดเครื่อง เครื่องดนตรีบางเครื่องจะสามารถจำแชนเนลที่ใช้ครั้งล่าสุดได้ ซึ่งในกรณีนี้ โนเมเนลจะบอกว่า "หน่วยความจำยังทำงานอยู่ หลังจากปิดเครื่อง" ส่วน "เซทได้" จะบอกว่า สามารถเซทแชนเนลไหนได้บ้าง ถ้าคือ เครื่องดนตรีชั้นนั้น ๆ สามารถรับรู้หรือส่งแชนเนลไหนได้บ้าง

- โหมด ในกรณีนี้จะมี 3 คลลัมภ์ คือ "เปิดเครื่อง" ซึ่งจะบอกว่า เมื่อเปิดเครื่องจะเซทให้ โนเมเนลใด "ข้อมูล" ที่บอกว่า เครื่องดนตรีสามารถรับข้อมูลการเปลี่ยนโนเมเนลได้หรือไม่ "อื่น ๆ" ที่บอกว่า เครื่องดนตรีสามารถรับข้อมูลซึ่งจะทำการเปลี่ยนเป็นโนเมเนลพิเศษอื่นได้หรือไม่ ซึ่งโนเมเนลพิเศษอื่นนี้จะอธิบายภายในคลลัมภ์นี้

- เลขที่โน้ต จะบอกช่วงของโน้ตที่สามารถรับหรือส่งได้ โน้ตที่ส่งมักจะมี

เอกสารนี้เป็นเอกสารที่สามารถนำข้อมูลไปใช้ตามที่ต้องการโดยไม่ต้องขออนุญาตในกรณีที่ไม่ใช่เพื่อประโยชน์ด้านการค้า เลขที่โน้ตอยู่ในช่วงของคีย์ที่มีแป้น ในขณะที่ในการรับอาจจะรับได้ในช่วงกว้างกว่า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ความเร็ว จะมี 2 คอลัมน์คือ เปิดโหนด และปิดโหนด คอลัมน์หนึ่งจะแสดงว่า เครื่องดนตรีสามารถส่งหรือรับความเร็วได้หรือไม่ในการเปิด-ปิด โหนด ถ้าเป็น "x" ในคอลัมน์ใดคอลัมน์หนึ่ง นั่นไม่ได้หมายความว่า เครื่องดนตรีไม่สามารถรับการเปิดปิด โหนด ได้ แต่หมายความว่า มันไม่สามารถแยกความเร็วของการกด โหนด ได้

- แรงกด ใ้บอก ว่า สามารถรับข้อมูลแรงกดที่ใดหรือไม่ โดยจะแบ่งเป็นแรงกดของแซ่แนล (ค่าที่ขึงต่อหนึ่งมิติแซ่แนล) และแรงกด โพลี โฟนิค (แต่ละค่าสำหรับแต่ละ โหนด)

- พิกซ์ เบนด์ รับข้อมูลพิกซ์ เบนด์ ได้หรือไม่

- การเปลี่ยนแปลงตัวควบคุม ข้อมูลใส่สำคัญมากในการต่อซิมป์ 2 ตัวที่แตกต่างกัน หรือซิมป์กับเปียโน เพื่อตรวจสอบตัวควบคุมของเครื่องดนตรีทั้งสองว่ามีตรงกันหรือไม่

- การเปลี่ยนโปรแกรม จะบอก ว่า เปลี่ยน ได้หรือไม่ และเลขที่โปรแกรมที่ใช้คืออะไร

- ข้อมูลพิเศษ ใ้บอก ว่า ข้อมูลประเภท โทษบ้างที่สามารถรับ-ส่งทางข้อมูลพิเศษของระบบ

- ข้อมูลร่วม (system common) ใ้บอก ว่า สามารถ เข้าใจ ข้อมูลร่วมของระบบหรือไม่ ใ้คือ เข้าใจ ข้อมูลตัวชี้ตำแหน่งเพลง, เพลงที่เลือก หรือ ไม่

- เวลาจริงของระบบ (system real time) หมายถึง ข้อมูลที่ทำให้เครื่องดนตรีต่าง ๆ ทำงานสัมพันธ์กันโดยมิติ ถ้าเครื่องดนตรีเข้าใจ ข้อมูลนาฬิกา (clock) มันจะสามารถเล่น โหม เวลาตรงกับเครื่องอื่น หรือถ้า เข้าใจ ข้อมูลคำสั่ง (command) มันจะรู้ว่าเมื่อไรที่ เริ่ม เมื่อไรที่จะหยุด

- ข้อมูลช่วย (AUX message) ใ้บอก ว่า เครื่องดนตรีสามารถรับข้อมูลที่จะช่วยเหลือเกี่ยวกับเหตุการณ์หรือ ไม่

(ข้อมูลพิเศษ, ข้อมูลร่วม, เวลาจริง, ข้อมูลช่วย ดูรายละเอียดจากภาคผนวก ก.)

ดังนั้น เมื่อเราทำการต่อเครื่องดนตรีหลาย ๆ เครื่อง เราเป็นงแต่ทำการตรวจสอบคีย์บอร์ดตรงกันของแผนภาพของ เครื่องดนตรีทั้งหมด เพื่อดูว่าการสื่อสารนั้นเป็นไป ได้หรือไม่

แผนภาพมิต้อิมพลีเมนเตชั่น  
ของเครื่องดนตรีตัวแม่


ส่ง	รับ
ใหม่ค	

แผนภาพมิต้อิมพลีเมนเตชั่น  
ของเครื่องดนตรีตัวพ่วง

รูปที่ 2 วิธีเทียบแผนภาพ

เนื่องจาก แผนภาพที่มีรูปแบบเป็นมาตรฐาน เราจึงทำการเทียบการทำงานได้ง่าย โดยเปรียบเทียบคอร์ด "ส่ง" ของตัวแม่ กับคอร์ด "รับ" ของตัวพ่วง ถ้ามีตัวใดตัวหนึ่งเป็น "x" ตั้งขึ้นข้อมูลในคอร์ดนั้นจะติดต่อกันไม่ได้

ตัวอย่างของแผนภาพมิต้อิมพลีเมนเตชั่น ดูจากภาคผนวก ข.



## บทที่ 4

### วงจรมิติอินเตอร์เฟสและซีพียู

#### 4.1 วงจรมิติอินเตอร์เฟส

วงจรมิติอินเตอร์เฟส เป็นอินเตอร์เฟสประเภท อะซิงโครนัส (Serial Asynchronous) ซึ่งมีความเร็วของการส่งผ่านข้อมูลเป็นมาตรฐาน คือ 31250 bps. เราสามารถแบ่งการทำงานของวงจรถ้าออกเป็น 5 ส่วนใหญ่ ๆ คือ -

##### 4.1.1 ส่วนที่ติดต่อกับซีพียู

ในส่วนนี้ จะเป็นส่วนของการติดต่อกับไมโครโพรเซสเซอร์ ซึ่งประกอบไปด้วย 2 ส่วนย่อย คือ

4.1.1.1 ส่วนรับข้อมูล ซึ่งส่งมาจากไมโครโพรเซสเซอร์ ส่วนนี้จะเป็นการนำเอาข้อมูลที่ส่งผ่านไปให้ Z-80 SIO เพื่อส่งต่อไปให้คอมพิวเตอร์ประมวลผลต่อไป ในส่วนนี้ จะมีการต่อวงจรโดยใช้ออปโตไอโซเลเตอร์ (opto-isolator) เพื่อแยกสัญญาณที่รับมาออกจากวงจรมติอินเตอร์เฟสของเครื่องอย่างเด็ดขาด ซึ่งจะมีผลให้สัญญาณไม่เกิดการรบกวนกัน และขจัดปัญหาการฮัมหรือการรบกวนที่จะเกิดขึ้นเข้าสู่ระบบ ในที่นี้ใช้ออปโตไอโซเลเตอร์เบอร์ TIL-111 แล้วสัญญาณที่ได้ออกมาจะถูกนำเฟ้อร์โดยอินเวอร์เตอร์ 2 ตัว ก่อนส่งไปหา RxD ของ SIO

4.1.1.2 ส่วนส่งข้อมูล จะนำการส่งข้อมูลที่ติดต่อกับคอมพิวเตอร์ ผ่านทาง SIO ไปออกที่ไมโครโพรเซสเซอร์ เพื่อไปเข้ามิตอินของซีพียู ข้อมูลจะออกจากขา TxD แล้วถูกนำเฟ้อร์โดยอินเวอร์เตอร์ ก่อนจะผ่านตัวต้านทานขนาด 220 โอห์ม เพื่อให้สอดคล้องกับอิมพีแดนซ์ของไมโครโพรเซสเซอร์

##### 4.1.2 ส่วนของการแปลงข้อมูลจากอนุกรม เป็นขนานและขนาน เป็นอนุกรม

เนื่องจากมิตรีับส่งข้อมูลเป็นอนุกรม ความเร็ว 31,250 bps และมีการส่งแบบอะซิงโครนัส โดยมี 1 บิตเริ่มต้น (start bit), 8 บิตข้อมูล (data bit) และ 1 บิตหยุด (stop bit) แต่คอมพิวเตอร์รับส่งข้อมูลเป็นแบบขนาน จึงมีทางนำ Z-80 SIO มาใช้แปลงลักษณะการส่งข้อมูลโดยจะทำการรับส่งข้อมูลกันโดยใช้ขา A ของ SIO

การส่งข้อมูลไปไมโครโพรเซสเซอร์ จะรับข้อมูลจากคอมพิวเตอร์ที่เข้าขา D0-D7 ของ SIO แล้วนำข้อมูลไปออกที่ขา TxD ในลักษณะของอนุกรม สำหรับการรับข้อมูลของ SIO จากไมโครโพรเซสเซอร์นั้น ให้นำเอาขา A ของ SIO มาใช้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เบิ้ลจะรับข้อมูลเข้ามาทางขา RxDA ในลักษณะอนุกรม เมื่อข้อมูลมาครบแล้ว จะส่งออกไปที่คอมพิวเตอรืทางขา D0-D7 นอกจากนี้ ยังมีการส่งสัญญาณอินเตอรืรัพท์ ไปบอกคอมพิวเตอรืด้วยว่ ด้รับข้อมูลเข้ามาแล้ว ใ้คอมพิวเตอรืมาทำการอ่านเอาไป ขาอินเตอรืรัพท์ของ SIO จะต้อไปที่ขา IRQ2 (อินเตอรืรัพท์ 10) ของสล้อต โดยง่าน IC เบอร์ 74244 เพื่อับนกระแสใ้เพียงพอ

ส้าหรับการทำงานของ SIO จะถูกโปรแกรมโดยช้อปเก้แวร์ เพื่อให้มีการทำงานตามกล่าวข้างต้น

#### 4.1.3 ส่วนของ 8253 PIT

จะทำหน้าที่นับเวลาในต่อนับทีกหรือเล่นกลับของเพลง โดยใ้การทำงานใน 2 โหมดคือ เคาน์เตอรื 0 (Counter 0) จะทำงานในโหมด 2 ท้อ เป็นตัวหารความถี่เพื่อใ้เป็นสัญญาณนาฬิกาสำหรับเคาน์เตอรื 1 ดังนั้น เคาน์เตอรื 0 จะเป็นตัวควบคุมจังหวะ (tempo) ของการนับทีกหรือเล่นกลับ และ เคาน์เตอรื 1 จะทำงานในโหมด 0 ค้อนับลง แล้วมีการอ่านค่าที่ก้าลงนับอยู่เป็นระยะ ๆ

การทำงานของ 8253 จะถูกโปรแกรมโดยช้อปเก้แวร์เช่นกัน

#### 4.1.4 ส่วนผลิตสัญญาณนาฬิกาของระบบ

มีการใ้ฮ้อสซิลเลเตอรืขนาด 2 MHz เพื่อเป็นสัญญาณนาฬิกา ใ้กับ SIO และ 8253 โดย SIO จะทำการหารความถี่ด้วย 64 เพื่อให้ได้ค่า 31,250 bps ตามต้อการ ขณะที่ 8253 จะทำการหารความถี่ ด้วยค่าในเคาน์เตอรื 0 เพื่อให้ได้จังหวะตามต้อการ

#### 4.1.5 ส่วนเลือกพอร์ท

เราใ้ IC เบอร์ 74138 มาเป็นตัวดีโค้ดเดอรื (Decoder) โดยปกติแล้ว โดยการเลือกพอร์ทของ IPX PC จะใ้แอดเดรส 9 บิต แต่ใ้ที่นี้ ใ้ถึง 15 บิต เพื่อลดปัญหาการเกิดแอดเดรสที่ซ้ำซ้อน กับอินพุท/เอาต์พุท ตัวอื่นในระบบ นอกจากนี้ ยังมีการนำเอาสัญญาณ SYSIORW (I/O Read) และ SYSIOWR (I/O Write) มารวมกัน เพื่อช่วยใ้ในการเลือกขั้วด้วย

เอกสารนี้เป็นเอกสารที่สงูใ้ส้าหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตใ้นำไปใ้ประโยชน์ด้านการค้าในวงจวน พอร์ทสถานะของแชนเนล A ของ SIO ค้อ พอร์ทเลขที่ OFFA2H และไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้ออ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใ้

พอร์ทัลข้อมูลแซนเนล A ของ SIO คือพอร์ทัล OFFA0H

พอร์ทัลของเดาท์เตอร์ 0 ของ 8253 คือ OFFA4H

และเคาท์เตอร์ 1 คือ

OFFA5H พอร์ทัลควบคุมของ 8253 คือ OFFA7H

รูปวงจรถูกแสดงในรูปที่ 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



#### 4.2 ซอฟต์แวร์

สำหรับซอฟต์แวร์ของโครงงานนี้ เป็นการทำโปรแกรมที่เล่นเครื่อง ซึ่งสามารถอัดเพลงได้ 2 แทรค 4 แชนเนล (บางที่จะเรียกแต่ละแทรคแต่ละแชนเนลว่า บัฟเฟอร์ ก็ได้) ความสามารถของโปรแกรมนี้ คือ ทำการอัดเพลงได้ถึงแทรคละ 4 แชนเนล และในขณะเล่นกลับออกมา (Play back) สามารถเล่นกลับได้ถึง 2 แทรค 4 แชนเนลพร้อมกันเลข นอกจากนี้ยังสามารถอัดเพลงลงบัฟเฟอร์ทิ้งในขณะที่กำลังเล่นเพลงในบัฟเฟอร์ก็ได้ เพื่อความพร้อมเพียงเข้าจังหวะกับของบทเพลง และนอกจากนี้ ยังสามารถกำหนดให้เล่นเพลงออกไปยังแชนเนลของซีดีไซเซอร์ตามต้องการได้

โปรแกรมนี้ เขียนด้วย เทอร์โบ ซี เวอร์ชัน 2.0 (TURBO C Version 2.0) และ เทอร์โบแอสเซมบลี (TURBO ASSEMBLY) ซึ่งประกอบไปด้วย 3 ส่วนใหญ่ ๆ คือ

##### 4.2.1 ส่วนรับข้อมูล MIDI

ส่วนรับข้อมูลมีการทำงาน คือ รับข้อมูลที่เข้ามาทางมิติอิน และแปลงข้อมูลดิบเหล่านี้ให้อยู่ในรูปแบบที่กำหนดไว้เพื่อ ก็มองโลกด้วยความจำ (ซึ่งข้อมูลที่เก็บนี้ รวมไปถึงค่าของเวลาที่มีการกด โต้ตอบด้วย)

ในส่วนนี้มีการรับข้อมูล คือ ส่วนของการบันทึกเพลงซึ่งอยู่ที่รีบูท recbuff() ซึ่งจะเริ่มทำงานโดย ให้อายุเตอร์ของแต่ละบัฟเฟอร์ซึ่ง ไม่ที่ตอนต้นของบัฟเฟอร์รับ จากนั้นจะมีการถามว่าต้องการ เรคอร์ด ไปที่แทรค ไทเมชันเนล ไทเมชัน ซึ่งถ้าบัฟเฟอร์ที่มีข้อมูลอยู่แล้ว จะถามเพื่อความแน่ใจว่ายังต้องการ เรคอร์ด ไปบัฟเฟอร์ที่มีอยู่หรือไม่ เมื่อส่วนนี้ตอบได้แล้ว ต่อไปจะแสดงข้อมูลของแต่ละบัฟเฟอร์บนหน้าจอ เพื่อให้เราเลือกข้อกำหนดต่าง ๆ เช่น ต้องการให้บัฟเฟอร์ไหนทำงาน (enable) หรือ ต้องการให้บัฟเฟอร์ที่จะรวม ออกไปเล่นที่สปีดไหน

ต่อไปจะทำการ setrec() ซึ่งกำหนดค่าต่าง ๆ ที่ต้องใช้รวมทั้งกำหนด setimc() คือ การนำโปรแกรมของกลีบอิมเตอร์ซึ่งไปไว้ที่ตำแหน่งของกลีบอิมเตอร์รันท 10 และเซตค่าต่าง ๆ ของ SIO แล้วทำการอิมเบิ้ลอิมเตอร์รันท จากนั้นจะเริ่มทำรีบูท play() ซึ่งถ้ามีการกดซีดีไซเซอร์ระหว่างที่ทำ play() จะมีการกระโดดไปที่โปรแกรมของส่วนอิมเตอร์รันท ซึ่งการทำงานในลักษณะนี้จะทำให้สามารถมีการรับข้อมูลได้ในขณะเดียวกันที่กำลังเล่นอยู่ด้วย

สำหรับรีบูท inton() และ intoff() จะทำการอิมเบิ้ลและดีสอิมเบิ้ลอิมเตอร์

โปรแกรมการตอบสนองอินเทอร์รัพท์นี้ อยู่ที่ฟังก์ชัน Rxint ซึ่งเมื่อเริ่มเข้าโปรแกรมจะทำการติสเอเบิลอินเทอร์รัพท์ของไทม์เมอร์ (timer) ของระบบ เนื่องจากเป็นตัวเดียวที่มีไฟโอวิตสูงกว่่าอินเทอร์รัพท์ 10 เพื่อให้การทำงานของรูทีน Rxint ไม่ผิดพลาด และก่อนออกจากโปรแกรมจะต้องทำการอีน่าเบิล ไทม์เมอร์ เพื่อให้การทำงานเป็นไปอย่างปกติ นอกจากนี้ ก่อนการออกจากโปรแกรมต้องมีการส่งสัญญาณ EOI (End of interrupt) ให้แก่ 8259 PIC (Programmable interrupt controller) ด้วย

Rxint จะทำการบันทึกข้อมูลต่าง ๆ ของมิตี ดังนี้ คือ

- เปิดไหนด
- ปิดไหนด
- เปลี่ยนโปรแกรม
- เปลี่ยนตัวควบคุม
- ความดังของแชนแนล
- พิกซ์ เบนด์

ซึ่งรูปแบบการเก็บของข้อมูลแต่ละชนิดในหน่วยความจำเป็นดังนี้

ข้อมูล	ไบท์แรก	ไบท์สอง	ไบท์สาม	ไบท์สี่	ไบท์ห้า
เปิดไหนด	00VVVVVV	LLLLLLLL	MMMMMMM	1nnnnnnn	-
ปิดไหนด	00VVVVVV	LLLLLLLL	MMMMMMM	0nnnnnnn	-
เปลี่ยนตัวควบคุม	11000000	LLLLLLLL	MMMMMMM	0NNNNNNN	0ccccccc
เปลี่ยนโปรแกรม	01000000	LLLLLLLL	MMMMMMM	0nnnnnnn	-
ความดังแชนแนล	01000001	LLLLLLLL	MMMMMMM	0abbbbbbb	-
พิกซ์ เบนด์	10VVVVVV	LLLLLLLL	MMMMMMM	-	-

เมื่อ VVVV เป็นความถี่ของสัญญาณวิทยุ  
 LLLL เป็นไบท์ต่ำของเวลา  
 nnnn เป็นไบท์สูงของเวลา  
 nnnn เป็นเลขที่ไหนด  
 NNNN เป็นเลขที่ตัวควบคุม

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

cccc เป็นค่าของตัวควบคุม

pppp เป็นโปรแกรมใหม่

aaaa เป็นค่าความดังของแชนเนล

www เป็นค่าของบิทช์เบนด์

สำหรับการบันทึกเวลาขึ้น ซินธิไซเซอร์จะส่งรหัสของสัญญาณนาฬิกาของระบบ (System Timing) ออกมา ซึ่งในการรับสัญญาณนาฬิกาครั้งหนึ่งจะไปทำการลดค่าตัวแปรตัวนับ ทำดังนี้ไปเรื่อย ๆ ถ้ามีการส่งรหัสตัวอื่น เช่น เปิดโหนด , ปิดโหนด รูทก็จะไปดูว่า ในขณะที่นั้น ค่าของตัวแปรตัวนับมีค่าเท่าไร และจะเก็บค่าเหล่านั้นไว้ ในบัฟเฟอร์ เพื่อให้ในการเล่นกลับภายหลัง

ในการจะเปลี่ยนจังหวะของเวลาให้เร็วขึ้นหรือช้าลง ทำโดยการกดปุ่ม "จิ้งหรีด" (Tempo) บนซินธิไซเซอร์ ซึ่งจะทำการเปลี่ยนความถี่ของสัญญาณนาฬิกาที่ส่งออกมา (รหัส OFBH) เมื่อเลิกทำการบันทึกเพลงแล้ว จะมีการเก็บค่า OFBH ไว้ที่ไบท์สุดท้ายของเพลง เพื่อเป็นการบอกว่า เพลงได้จบลงแล้วในบัฟเฟอร์นั้น ๆ

#### 4.2.2 ส่วนส่งข้อมูลของมิดิ

ส่วนส่งข้อมูลจะมีหลักการทำงานโดยเปรียบเทียบ เวลาในแต่ละกับกับ เวลาที่เก็บไว้ เมื่อเวลาใกล้ถึงกับแล้ว ก็ส่งรหัสที่เหมาะสมออกมา

รูทีนในการเล่นจะเริ่มทำไปที่ pbuf() โดยทำการกำหนดพอยต์เตอร์ของบัฟเฟอร์ ให้ชี้ไปที่จุดเริ่มต้นของบัฟเฟอร์ก่อน จากนั้นก็แสดงข้อมูลของบัฟเฟอร์ที่ชี้มาจ่อ เพื่อให้เลือกข้อ กำหนดตามที่ต้องการ จากนั้น จึงเข้าสู่ setrec() เพื่อทำการกำหนดแอมป์ร่วมกับตัวแปรที่จำเป็นต้องไว้ แล้วจึงไปทำรูทีน play()

ในรูทีน play() จะทำการควบคุมเล่นแต่ละบัฟเฟอร์ไปที่ละ 1 ตัว โหนด โดยจะตรวจสอบว่า บัฟเฟอร์มีอะไร อีนาเบิ้ลหรือไม่ ถ้าอีนาเบิ้ลก็จะทำการเรียก playfrom() เป็นส่งค่าตัวโหนดออกไปที่มิดิเอาต์ ทำจนกระทั่ง แทรค 0 และแชนเนล 0 ซึ่งเป็นคอนดัคเตอร์แทรค (conductor track) ถูกเล่นหมดไปแล้วทุกตัว โหนด หรือจุดเวลาที่บัฟเฟอร์ถูกละหมดแล้ว ก็จะเลิกทำงาน

เอกสารนี้เป็นเอกสารในการส่งตัวโหนดออก ของรูทีน playfrom() จะทำการเปรียบเทียบเวลาที่เก็บไว้ ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับเวลาที่ขึ้นอยู่กับสถานะที่ ว่า ถ้าค่าเวลารอเวลานั้นเท่ากับหรือน้อยกว่าเวลาที่เก็บไว้ รูปที่ playfrom() จะพิจารณา 2 นิพจน์ของไม้ทแรก เมื่อพิจารณาว่า เป็นเซ็กเมนต์อะไร จะได้ส่ง รหัสออกมาได้ถูกต้อง สำหรับรูปที่ทำการส่งข้อมูลนั้น เขียนด้วยภาษาแอสเอ็มบลี เพื่อ ความรวดเร็วของการทำงาน

#### 4.2.3 ส่วนอื่น ๆ

เป็นส่วนของรูปที่อื่น ๆ เช่น

- การจองเนื้อที่ของหน่วยความจำ เพื่อให้เป็นบัฟเฟอร์สำหรับเก็บข้อมูล โดยจะจองเนื้อที่ที่ละ 20K จนกว่าหน่วยความจำจะไม่พอ หรือมีการจองหมดทุกปีเปอร์แล้ว
- การลบแตรก ทำโดยการทำให้ขนาดของบัฟเฟอร์ที่อยู่ในตัวแปร ssize มีค่าเป็น 0 และ เปลี่ยนค่าไม้ทแรกของบัฟเฟอร์เป็น OFFH ซึ่งคือ จบเพลง
- การเก็บลงไฟล์ จะทำการเก็บบัฟเฟอร์ที่ต้องการลง ไฟล์ที่มีส่วนขยาย (extension) ของไฟล์เป็น .smg โดยข้อมูลที่เก็บจะเก็บตามรูปแบบเดิมที่อยู่ที่เก็บหน่วยความจำ โดยจะเก็บไฟล์ละ 1 แตรก
- การเรียกจากไฟล์ จะทำการเรียกได้เฉพาะ ไฟล์ที่มีส่วนขยายเป็น .smg โดยจะเรียกไปไว้บัฟเฟอร์ของแตรกที่ต้องการ

สำหรับตัวโปรแกรมที่ เขียนรวมทั้ง ไฟล์ชาร์ตและคู่มือการใช้ ไปรษณีย์ ก็อยู่ที่ภาควิชาคอมพิวเตอร์

สรุป

ในโครงการที่มีการทำวงจรรีเลย์เฟส ซึ่งสามารถใช้งานไบนารีเบื้องต้นได้พอสมควร นอกจากนี้ยังมีการเขียนซอฟต์แวร์โปรแกรมรีเลย์เฟส ซึ่งมีความสามารถอัดเพลงได้ 2 แทค 4 แชนเนล และสามารถเล่นกลับได้ในขณะที่กดเพลง การที่ต้องทำรีเลย์เฟสไว้เป็นจำนวนมาก ก็เพื่อสะดวกในการอัดเพลง นั่นคือ ถ้าเราอัดเพลงทั้งเพลงไว้โดยรีเลย์เฟสเดียว ถ้ามีการกด คีย์ผิดหรือเกิดผิดพลาด ต้องการอัดใหม่ เราจะต้องอัดเพลงทั้งเพลงใหม่ทั้งเพลง แต่ถ้าเราแบ่งส่วน ต่าง ๆ ของเพลงไว้ในแต่ละรีเลย์เฟส เราจะแก้ไขเฉพาะบางส่วนของเพลงเท่านั้น ซึ่งประหยัดเวลาและลดความยุ่งยาก

สำหรับปัญหาที่เกิดขึ้นและแนวทางพัฒนาต่อ จะขอกล่าวต่อไป

5.1 ปัญหาที่เกิดขึ้นระหว่างการทดลอง

5.1.1 เป็นปัญหาที่เกิดขึ้นทางฮาร์ดแวร์ในส่วนของการอินเทอร์รัพท์ ซึ่งในครั้งแรก มีการต่อขาอินเทอร์รัพท์จาก SIO ผ่านทางอินเวอร์ตเตอร์ตัวหนึ่ง แล้วนำเอาขาพุทไปต่อกับขา IRQ2 ของสล็อต IBM (เนื่องจากอินเทอร์รัพท์จาก SIO จะเปลี่ยนสัญญาณจาก 1 เป็น 0 (ตรรก ที่ขาลง) แต่อินเทอร์รัพท์ของสล็อตเปลี่ยนสัญญาณจาก 0 ไป 1 (ตรรกที่ขามหาขึ้น) ดังนั้น จึงต้อง มีการต่ออินเวอร์ตเตอร์) เมื่อลองจับสัญญาณอินเทอร์รัพท์ที่ขาของ SIO พบว่ามีการเปลี่ยนจาก 5 โวลท์ เป็น 0.8 โวลท์ ซึ่งเปลี่ยนจาก 1 เป็น 0 จริง (เนื่องจากขาอินเทอร์รัพท์ของ SIO เป็น โอเพ่น เดรน (open drain) เมื่อให้สัญญาณใดขณะที่ไม่มีอินเวอร์ตอร์อยู่ที่ระดับ 1 จึง จะต้องทำการดึงขึ้น (pull up) ไว้) แต่เมื่อลองจับสัญญาณที่ขา IRQ2 ของสล็อต พบว่า มี การเปลี่ยนสัญญาณจาก 2.4 โวลท์เป็น 5 โวลท์ ซึ่งสัญญาณ 2.4 โวลท์นี้อยู่ในช่วงของสัญญาณ ที่ไม่ทราบว่ามีระดับเป็นเท่าไร ดังนั้น จึงไม่มีการอินเทอร์รัพท์เกิดขึ้น เพราะ ไม่ถือว่ามีการเปลี่ยน ระดับสัญญาณจาก 0 เป็น 1

หลักสัจนิยมของความผิดพลาดคือ อาจเป็นไปได้ว่าสล็อตมีโวลตมาก ทำให้อินพุทไม่พอ ดังนั้น จึงมีการแก้ปัญหาโดยใช้ IC 74244 มาต่อก่อนขาสล็อต เพื่อทำการไดรอปกระแส หลังจากนั้น ลองจับสัญญาณดูพบว่าการเปลี่ยนระดับแรงดัน จาก 0.8 โวลท์เป็น 5 โวลท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ซึ่งเป็นการเปลี่ยนจาก 0 เป็น 1 ทำให้มีการอินเทอร์รัพท์เกิดขึ้น ไม่สามารถใดๆทั้งสิ้น อีกทั้งห้ามแก้ไขเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.2 เป็นปัญหาที่ เกิดขึ้นจาก เคา์เตอร์ ซึ่งตกลงเรกในกาเรเก็บ เวลาของกาเรบันทึก เพลง มีการนำ เคา์เตอร์มาใช้ โดยใช้ PIT 8253 มาเป็น เคา์เตอร์นับ โดยใช้ เคา์เตอร์ 2 ตัว คือ เคา์เตอร์ 0 และ เคา์เตอร์ 1 ซึ่งมีหน้าที่และ โหมดกาเรทำงานดังนี้ คือ

เคา์เตอร์ 0 ทำหน้าที่หาความถี่ 2 MHz ให้เหลือความถี่ที่ต่องกาเร ซึ่งจะเข้ามา เป็นสัญญาณเข้าให้ เคา์เตอร์ 1

เคา์เตอร์ 1 ทำงานในโหมด 0 คือ ทำกาเรนับลง โดยมีค่าที่ เริ่มต้นนับ คือ OFFFFFH

เมื่อทำการกดคีย์เพื่อบันทึกเพลง จะมีการอ่านค่าของ เคา์เตอร์ 1 ว่า ขณะนี้ นับถึงค่าเท่าไร แล้วนำค่านี้เข้ามาเก็บในบัฟเฟอร์ โดยจะอ่านค่าไบท์ต่ำ (LSB) ก่อนแล้วจึงอ่าน ไบท์สูง (MSB) ซึ่งในเวลา ล่วงกลับจะทำการอ่านค่าของ เคา์เตอร์ 1 มาเรื่อย ๆ จนได้ค่าใกล้เคียงกับค่าที่เก็บในบัฟเฟอร์ จึงส่ง ไบท์ตัวนี้ออกมา

แต่ปัญหาที่เกิดขึ้นคือ การอ่านค่าของ เคา์เตอร์ 1 ขึ้น ในตอนแรกอ่านไบท์ต่ำก่อน แล้วจึงอ่านไบท์สูง ในช่วงแรก ๆ ของการอ่านค่ายังไม่ติด แต่เมื่ออ่านไป ได้สักครู่จะอ่านมาได้ เป็นไบท์ต่ำ ทั้งคู่ ต่อมาจะอ่านได้ ไบท์สูงมาก่อน แล้วตามด้วยไบท์ต่ำ ซึ่งเป็นกาเรผิดพลาด

สำหรับต้นเหตุนี้ คิดว่ามาจากกาเรที่อ่านค่าจาก เคา์เตอร์ ไม่ตรงกับค่าที่แท้จริงที่ เคา์เตอร์ส่งออกมาที่แลทซ์ อาจจะมีผลกาเรอ่านขยงค่า ทำให้บาง ไบท์ของ เคา์เตอร์หายไป ทำให้ได้ข้อมูลที่ผิด ๆ

สำหรับปัญหานี้ ยังไม่สามารถบอกต้นเหตุ ได้แน่ จึงมีการแก้ไขที่ปลายเหตุ คือ มีการ เปลี่ยนกาเรบันทึกเวลา โดยใช้สัญญาณเข้าที่ถูกล่วงออกมาจากชิพ ซีไอ ซีอาร์หลังจากกดปุ่มสตาร์ท (start) ของกาเรเล่นจิงหะวีซีไอ ซีอาร์ เมื่อมีสัญญาณเข้าที่จริงหนึ่ง จะไปทำการ เรียกโปรแกรมกาเรส่งตอบอินเตอรร์รับท์ ซึ่งจะทำการลดค่าของ เคา์เตอร์ซึ่งในตอนแรกตั้งค่าไว้ OFFFFFH จะทำดังนี้ไปเรื่อย ๆ ถ้ามีการกดคีย์ จะมีการเก็บค่าของ เคา์เตอร์ในบัฟเฟอร์ เมื่อ ประโยชน์ในกาเรเล่นกลับในภายหลัง ซึ่งจะเล่นออกมาเมื่อค่าของ เคา์เตอร์ที่ค่าใกล้เคียงกับค่า ในบัฟเฟอร์ที่เก็บเอาไว้

5.1.3 เป็นปัญหาที่เกิดขึ้นจากการรับข้อมูล นั่นคือ ถ้ารับข้อมูลที่ละรอบ ๆ เช่น 1 ตัว ไบท์ การทำงาน คือ ทำกาเรแปลงรหัสเป็นรูปแบบที่เก็บในหน่วยความจำ จะไม่ผิดพลาด แต่ถ้ามีการรับข้อมูลมาทีละหลายตัวไบท์ เช่น การกดคอร์ด ซึ่งกดทีละ 5 ตัวไบท์ จะมีข้อมูลบางไบท์ที่หายไป อาจจะเป็นเนื่องมาจาก รหัสตอบส่งเองอินเตอรร์รับท์ทำงานช้า จึงไม่ทันกับข้อมูลที่เข้ามาใช้

ทำให้หม้ออบบางตัวหายไป

### 5.2 แนวทางพัฒนาต่อ

การทำงานของโปรแกรมวิเคราะห์ไอโคโรแกรมนี้ ยังนับว่าไม่ค่อยจะสมบูรณ์เท่าที่  
เนื่องจากการใช้งานยังไม่สะดวกนัก โดยเฉพาะส่วนทดลองเวลา นั่นคือ ก่อนจะบันทึกเพลงหรือเล่น  
กลับต้องกดปุ่ม สตาร์ท เพื่อให้เครื่องวิเคราะห์ไอเซอร์ส่งสัญญาณเข้าเครื่องออกมา เมื่อต้องการหยุดบันทึก  
เพลงหรือเล่นกลับ ต้องกดปุ่ม สติ๊อป เพื่อให้หยุดส่งสัญญาณ ซึ่งพบว่าเป็นการไม่สะดวกอย่างยิ่ง ที่  
เวลาจะเล่นต้องกดปุ่มต่าง ๆ เหล่านี้ เราควรจะให้มีปุ่มเล่นกลับออกมาโดยอัตโนมัติ แต่เนื่องจาก  
คาสีโอ CT-640 รุ่นที่ใช้อยู่ไม่สามารถรับรหัสของ สตาร์ท , สติ๊อป ได้ ดังนั้น เครื่องจึงไม่  
สามารถจะผลิตสัญญาณเข้าเครื่องออกมาได้ นอกจากนี้เราจะกดปุ่ม สตาร์ท เท่านั้น (เราไม่สามารถส่ง  
รหัสดังกล่าวออกไปได้ เพราะถึงส่งออกไปเครื่องก็ไม่รับรู้ คือ เราต้องใช้หม้อกดปุ่ม ไม่สามารถจัด  
การโดยโปรแกรมได้)

ข้อเสียด้านของการพัฒนาต่อในกรณีนี้ คือ ควรจะหาวิธีทำทดลองเวลาของการบันทึก  
เพลงและเล่นกลับใหม่ โดยไม่ให้ขึ้นอยู่กับเครื่อง ทำให้ไม่ต้องทำอะไรยุ่งยากก่อนที่จะแอดเวิร์ด  
หรือเล่น

นอกจากนี้ โปรแกรมที่เขียนขึ้น ยังมีการทำงานบางส่วนที่ติดอยู่กับตัวเครื่อง ใช้กับหม้อเครื่อง  
คาสีโอ CT-640 นั่นคือ มีรหัสบางตัวที่ CT-640 ไม่สามารถส่งหรือรับได้ เช่น ทัชเชียนต์ของ  
ระบบ , แร่งกดคีย์ , ฟังก์ชันเบนด์ ทำให้ไม่สามารถทดสอบได้ว่าการทำงานของรหัสต่าง ๆ  
เหล่านี้ให้ผลเป็นอย่างไร จึงควรทำการทดลองต่อไป โดยอาจจะนำชิปวิเคราะห์ไอเซอร์รุ่นอื่น ยี่ห้ออื่นมา  
ลองใช้แทน หรือลองนำชิปวิเคราะห์ไอเซอร์ 2 เครื่องมาติดต่อกันโดยผ่านทางอินเตอร์เฟส หรือทำการ  
ต่อเพิ่มมิตินทรูที่วงจรรอินเตอร์เฟส ทำให้สามารถเล่นวิเคราะห์ไอเซอร์ได้ครั้งละหลายๆ เครื่อง  
ลองทดลองดูในรูปแบบต่าง ๆ เพื่อประยุกต์นำมาใช้ในงานจริง

ข้อเสียด้านสุดท้ายคือ ในโปรแกรมมีดี ควรจะมีความสามารถอื่น ๆ ที่จะเอามาใช้  
จากที่เขียนนี้ เช่น มีความสามารถในการอัดตบเพลงต่าง ๆ เช่น คัดลอก (Copy) บาง  
ส่วนของเพลง เกิดการเล่นเฉพาะในบางท่อน ลบเพลงเฉพาะในบางส่วน เป็นต้น , ความ  
สามารถในการแก้ไขเองโดยอัตโนมัติ (Auto-correction) คือ การทำให้ได้แก้ไขตรงที่จะ  
(ซึ่งผู้ที่อัดอาจจะเล่นไม่ตรงจังหวะพอดี) ซึ่งจะทำให้การเล่นเป็นไปอย่างนุ่มนวลยิ่งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THE MIDI SPECIFICATION / 97

TABLE I  
SUMMARY OF STATUS BYTES

STATUS 107-100	# OF DATA BYTES	DESCRIPTION
<b>Channel Voice Messages</b>		
1000nnnn	2	Note Off event
1001nnnn	2	Note On event (velocity=0 Note Off)
1010nnnn	2	Polyphonic key <u>pressure</u> /aftertouch
1011nnnn	2	Control change
1100nnnn	1	Program change
1101nnnn	1	Channel Pressure (Aftertouch)
1110nnnn	2	Pitch wheel change
<b>CHANNEL MODE MESSAGES</b>		
1011nnnn	2	Selects Channel Mode
<b>SYSTEM MESSAGES</b>		
11110000	*****	System Exclusive
11110sss	0 to 2	System Common
11111111	0	System Real Time
<b>NOTES:</b>		
nnnn:		N-1, where N = Channel #, i.e. 0000 is Channel 1. 0001 is Channel 2.
*****:		1111 is Channel 16. 0iiiiii, data, ..., EOX
iiiiii:		Identification
sss:		1 to 7
ttt:		0 to 7

TABLE II  
CHANNEL VOICE MESSAGES

STATUS	DATA BYTES	DESCRIPTION
1000nnrn	0kkkkkkk 0vvvvvvv	Note Off (see notes 1-4) vvvvvvv: note off velocity
1001nnnq	0kkkkkkk 0vvvvvvv	Note On (see Notes 1-4) vvvvvvv≠0: velocity vvvvvvv=0: note off
1010nnnn	0kkkkkkk 0vvvvvvv	Polyphonic Key Pressure (After-Touch) vvvvvvv: pressure value
1011nnnn	0ccccccc 0vvvvvvv	Control Change ccccccc: control # (0-121) (see notes 5-8) vvvvvvv: control value
1100nnnn	0pppppppp	Program Change pppppppp: program number (0-127)
1101nnnn	0vvvvvvv	Channel Pressure (After-Touch) vvvvvvv: pressure value
1110nnnn	0vvvvvvv 0vvvvvvv	Pitch Wheel Change LSB (see note 10) Pitch Wheel Change MSB

Notes for Table II on the following page.

NOTES:

1. nnnn: Voice Channel # (1-16, coded as defined in Table I notes)
2. kkkkkk: note # (0-127)  
kkkkkk=60: Middle C of keyboard

0	12	24	36	48	60	72	84	96	108	120	127
	c	c	c	c	c	c	c	c	c		
piano range											

3. vvvvvv: key velocity  
A logarithmic scale would be advisable.

0	1	64	127					
off	ppp	pp	p	mp	mf	f	f	fff

vvvvvv=64: in case of no velocity sensors  
vvvvvv=0: Note Off, with velocity=64

4. Any Note On message sent should be balanced by sending a Note Off message for that note in that channel at some later time.
5. ccccc: control number

cccccc	Description
0	Continuous Controller 0 MSB
1	Continuous Controller 1 MSB (MODULATION WHEEL)
2	Continuous Controller 2 MSB
3	Continuous Controller 3 MSB
4-31	Continuous Controller 4-31 MSB
32	Continuous Controller 0 LSB
33	Continuous Controller 1 LSB (MODULATION WHEEL)
34	Continuous Controller 2 LSB
35	Continuous Controller 3 LSB
36-63	Continuous Controller 4-31 LSB
64-95	Switches (On/Off)
96-121	Undefined
122-127	Reserved for Channel Mod message (see Table III).

6. The controllers are not specifically defined. A manufacturer can assign the logical controllers to physical ones as necessary. The controller allocation table must be provided in the user's operation manual.
7. Continuous controllers are divided into Most Significant and Least Significant Bytes. If only seven bits of resolution are needed for any particular controllers, only the MSB is sent. If more resolution is needed, then both are sent, first the MSB, then the LSB. If only the LSB has changed in value, the LSB may be sent without re-sending the MSB.

8. vvvvvv: control value (MSB)  
(for controllers)

0	127
---	-----

min	max
-----	-----

(for switches)

0	127
---	-----

off	on
-----	----

Numbers 1 through 126, inclusive, are ignored.

9. Any messages (e.g. Note On), which are sent successively under the same status, can be sent without a Status byte until a different Status byte is needed.
10. Sensitivity of the pitch bender is selected in the receiver. Center position value (no pitch change) is 2000H, which would be transmitted E0H-00H-40H.

TABLE III  
CHANNEL MODE MESSAGES

STATUS	DATA BYTES	DESCRIPTION
1011nnnn	0cccccc 0vvvvvvv	Mode Messages  cccccc=122: Local Control vvvvvvv=0, Local Control Off vvvvvvv=127, Local Control On  cccccc=123: All Notes Off vvvvvvv=0  cccccc=124: Omni Mode Off (All Notes Off) vvvvvvv=0  cccccc=125: Omni Mode On (All Notes Off) vvvvvvv=0  cccccc=126: Mono Mode On (Poly Mode Off) (All Notes Off) vvvvvvv=M, where M is the number of channels vvvvvvv=0, the number of channels equals the number of voices in the receiver.  cccccc=127: Poly Mode On (Mono Mode Off) vvvvvvv=0 (All Notes Off)

NOTES:

1. nnnn: Basic Channel # (1-16, coded as defined in Table I)
2. Messages 123 thru 127 function as All Notes Off messages. They will turn off all voices controlled by the assigned Basic Channel. Except for message 123, All Notes Off, they should not be sent periodically, but only for a specific purpose. In no case should they be used in lieu of Note Off commands to turn off notes which have been previously turned on. Therefore any All Notes Off command (123-127) may be ignored by receiver with no possibility of notes staying on, since any Note On command must have a corresponding specific Note Off command.
3. Control Change #122, Local Control, is optionally used to interrupt the internal control path between the keyboard, for example, and the sound generating circuitry. If 0 (Local Off message) is received, the path is disconnected; the keyboard data goes only to MIDI and the sound-generating circuitry is controlled only by incoming MIDI data. If a 7FH (Local On message) is received, normal operation is restored.
4. The third byte of "Mono" specifies the number of channels in which Monophonic Voice messages are to be sent. This number, "M," is a number between 1 and 16. The channel(s) being used, then, will be the current Basic Channel (=N) thru N+M-1 up to a maximum of 16. If M=0, this is a special case directing the receiver to assign all its voices, one per channel, from the Basic Channel N through 16.

TABLE IV  
SYSTEM COMMON MESSAGES

STATUS	DATA BYTES	DESCRIPTION
11110001		Undefined
11110010	01111111	Song Position Pointer 111111: (Least significant) hhhhhhh: (Most significant)
11110011	0sssssss	Song Select sssssss: Song #
11110100		Undefined
11110101		Undefined
11110110	none	Tune Request
11110111	none	EOX: "End of System Exclusive" flag

NOTES:

1. Song Position Pointer: Is an internal register which holds the number of MIDI beats (1 beat = 6 MIDI clocks) since the start of the song. Normally it is set to 0 when the START switch is pressed, which starts sequence playback. It then increments with every sixth MIDI clock receipt, until STOP is pressed. If CONTINUE is pressed, it continues to increment. It can be arbitrarily preset (to a resolution of 1 beat) by the SONG POSITION POINTER message.
2. Song Select: Specifies which song or sequence is to be played upon receipt of a Start (Real-Time) message.
3. Tune Request: Used with analog synthesizers to request them to tune their oscillators.
4. EOX: Used as a flag to indicate the end of a System Exclusive transmission (see Table VI).

**TABLE V**  
SYSTEM REAL TIME MESSAGES

STATUS	DATA BYTES	DESCRIPTION
1111000		Timing Clock
1111001		Undefined
1111010		Start
1111011		Continue
1111100		Stop
1111101		Undefined
1111110		Active Sensing
1111111		System Reset

**NOTES:**

1. The System Real Time messages are for synchronizing all of the system in real time.
2. The System Real Time messages can be sent at any time. Any messages which consist of two or more bytes may be split to insert Real Time messages.
3. Timing Clock (FB11)  
The system is synchronized with this clock, which is sent at a rate of 24 clocks/quarter note.
4. Start (from beginning of song) (FA11)  
This byte is immediately sent when the PLAY switch on the master (e.g. sequencer or rhythm unit) is pressed.
5. Continue (FB11)  
This is sent when the CONTINUE switch is hit. A sequence will continue at the time of the next clock.
6. Stop (FC11)  
This byte is immediately sent when the STOP switch is hit. It will stop the sequence.
7. Active Sensing (FE11)  
Use of this message is optional, for either receivers or transmitters. This is a "dummy" Status byte that is sent every 300 ms (max), whenever there is no other activity on MIDI. The receiver will operate normally if it never receives FE11. Otherwise, if FE11 is ever received, it will expect to receive FE11 or a transmission of any type every 300 ms (max). If a period of 300 ms passes with no activity, the receiver will turn off the voices and return to normal operation.
8. System Reset (FF11)  
This message initializes all of the system to the condition of just having turned on power. The System Reset message should be used sparingly, preferably under manual command only. In particular, it should not be sent automatically on power up.

**TABLE VI**  
SYSTEM EXCLUSIVE MESSAGES

STATUS	DATA BYTES	DESCRIPTION
1111000	0iiiiii (0*****)	Bulk dump etc iiiiii: identification
		Any number of bytes may be sent here, for any purpose, as long as they all have a zero in the most significant bit
	(0*****)	
	1111011	FOX: "End of System Exclusive"

**NOTES:**

1. iiiiii: identification ID (0-127)
2. All bytes between the System Exclusive Status byte and EOX of the next Status byte must have zeroes in the MSB.
3. The ID number can be obtained from the MIDI committee. See Table VII.
4. In no case should other Status or Data bytes (except Real-Time) be interleaved with System Exclusive, regardless of whether or not the ID code is recognized.
5. FOX or any other Status byte, except Real-Time, will terminate a System Exclusive message, and should be sent immediately at its conclusion.

**TABLE VII**  
MANUFACTURERS' ID NUMBERS

Sequential Circuits, Inc.	0111
Big Briar	0211
Octave/Plateau	0311
Moog Music	0411
Passport Designs	0511
Lexicon	0611
Oberheim	1011
Bon Tempi	2011
S.I.E.L.	2111
Kawai	4011
Roland	1111
Korg	4211
Yamaha	4311

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Function...	Transmitted	Recognized	Remarks
Basic Default Channel Changed	1 x	1-4 x	(*1)
Mode Default Messages Altered	Mode 3 x .....	Mode 3 x x	
Note Number: True voice	36-96 .....	0-127 36-96	0-11, 12-23, 24-35 = 36-47, 97-108, 109-120, 121-127 = 85-96 (*2)
Locality Note ON Note OFF	x 9n v = 64 x 9n v = 0	x 9n v = 1-127-64 x 9n v = 0, 8n v = xx	(*2) xx...No function
Parameter Key's Parameter Ch's	x x	x x	
Channel Bender	x	x	
Control Change 64	O .....	O	Sustain pedal (*2)
Parameter Range: True*	O 0-29 .....	O 0-29	(*3)
Parameter Exclusive	x	x	
Parameter : Song Pos	x	x	
Parameter : Song Sel	x	x	
Parameter : Tune	x	x	
Parameter : Clock	O	x	Continue not sent
Parameter Time : Command	O	x	
Parameter : Local ON/OFF	x	x	
Parameter : All Notes OFF	x	x	
Parameter : Active Sense	x	x	
Parameter : Reset	x	x	
Notes	MIDI messages transmitted/received only when set to the MIDI mode. *1) Multi messages received on CH 1-4 *2) Not received on CH-4 *3) Transmission/reception of 0-19 on CH-4		



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# 8253/8253-5 PROGRAMMABLE INTERVAL TIMER

- MCS-85™ Compatible 8253-5
- 3/Independent 16-Bit Counters
- DC to 2.6 MHz
- Programmable Counter Modes
- Count Binary or BCD
- Single +5V Supply
- Available In EXPRESS
  - Standard Temperature Range
  - Extended Temperature Range

The Intel® 8253 is a programmable counter/timer device designed for use as an Intel microcomputer peripheral. It uses nMOS technology with a single +5V supply and is packaged in a 24-pin plastic DIP. It is organized as 3 independent 16-bit counters, each with a count rate of up to 2.6 MHz. All modes of operation are software programmable.




Figure 1. Block Diagram




Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253/8253-5

**FUNCTIONAL DESCRIPTION**

**General**

The 8253 is a programmable interval timer/counter specifically designed for use with the Intel™ Microcomputer systems. Its function is that of a general purpose, multi-timing element that can be treated as an array of I/O ports in the system software.

The 8253 solves one of the most common problems in any microcomputer system, the generation of accurate time delays under software control. Instead of setting up timing loops in systems software, the programmer configures the 8253 to match his requirements, initializes one of the counters of the 8253 with the desired quantity, then upon command the 8253 will count out the delay and interrupt the CPU when it has completed its tasks. It is easy to see that the software overhead is minimal and that multiple delays can easily be maintained by assignment of priority levels.

Other counter/timer functions that are non-delay in nature but also common to most microcomputers can be implemented with the 8253.

- Programmable Rate Generator
- Event Counter
- Binary Rate Multiplier
- Real Time Clock
- Digital One-Shot
- Complex Motor Controller

**Data Bus Buffer**

This 3-state, bi-directional, 8-bit buffer is used to interface the 8253 to the system data bus. Data is transmitted or received by the buffer upon execution of INPUT or OUTPUT CPU instructions. The Data Bus Buffer has three basic functions.

1. Programming the MODES of the 8253.
2. Loading the count registers.
3. Reading the count values.

**Read/Write Logic**

The Read/Write Logic accepts inputs from the system bus and in turn generates control signals for overall device operation. It is enabled or disabled by CS so that no operation can occur to change the function unless the device has been selected by the system logic.

**$\overline{RD}$  (Read)**

A "low" on this input informs the 8253 that the CPU is inputting data in the form of a counters value.

**$\overline{WR}$  (Write)**

A "low" on this input informs the 8253 that the CPU is outputting data in the form of mode information or loading counters.

**A0, A1**

These inputs are normally connected to the address bus. Their function is to select one of the three counters to be operated on and to address the control word register for mode selection.

**$\overline{CS}$  (Chip Select)**

A "low" on this input enables the 8253. No reading or writing will occur unless the device is selected. The  $\overline{CS}$  input has no effect upon the actual operation of the counters.




Figure 3. Block Diagram Showing Data Bus Buffer and Read/Write Logic Functions

$\overline{CS}$	$\overline{RD}$	$\overline{WR}$	A <sub>1</sub>	A <sub>0</sub>	
0	1	0	0	0	Load Counter No. 0
0	1	0	0	1	Load Counter No. 1
0	1	0	1	0	Load Counter No. 2
0	1	0	1	1	Write Mode Word
0	0	1	0	0	Read Counter No. 0
0	0	1	0	1	Read Counter No. 1
0	0	1	1	0	Read Counter No. 2
0	0	1	1	1	No-Operation 3-State
1	X	X	X	X	Disable 3-State
0	1	1	X	X	No-Operation 3 State



8253/8253-5

### Control Word Register

The Control Word Register is selected when A0, A1 are 11. It then accepts information from the data bus buffer and stores it in a register. The information stored in this register controls the operational MODE of each counter, selection of binary or BCD counting and the loading of each count register.

The Control Word Register can only be written into; no read operation of its contents is available.

### Counter #0, Counter #1, Counter #2

These three functional blocks are identical in operation so only a single Counter will be described. Each Counter consists of a single, 16-bit, pre-settable, DOWN counter. The counter can operate in either binary or BCD and its input, gate and output are configured by the selection of MODES stored in the Control Word Register.

The counters are fully independent and each can have separate Mode configuration and counting operation, binary or BCD. Also, there are special features in the control word that handle the loading of the count value so that software overhead can be minimized for these functions.

The reading of the contents of each counter is available to the programmer with simple READ operations for event counting applications and special commands and logic are included in the 8253 so that the contents of each counter can be read "on the fly" without having to inhibit the clock input.




Figure 4. Block Diagram Showing Control Word Register and Counter Functions

### 8253 SYSTEM INTERFACE

The 8253 is a component of the Intel<sup>TM</sup> Microcomputer Systems and interfaces in the same manner as all other peripherals of the family. It is treated by the systems software as an array of peripheral I/O ports, three are counters and the fourth is a control register for MODE programming.

Basically, the select inputs A0, A1 connect to the A0, A1 address bus signals of the CPU. The CS can be derived directly from the address bus using a linear select method. Or it can be connected to the output of a decoder, such as an Intel<sup>®</sup> 8205 for larger systems.




Figure 5. 8253 System Interface



8253/8253-5

OPERATIONAL DESCRIPTION

General

The complete functional definition of the 8253 is programmed by the systems software. A set of control words must be sent out by the CPU to initialize each counter of the 8253 with the desired MODE and quantity information. Prior to initialization, the MODE, count, and output of all counters is undefined. These control words program the MODE, Loading sequence and selection of binary or BCD counting.

Once programmed, the 8253 is ready to perform whatever timing tasks it is assigned to accomplish.

The actual counting operation of each counter is completely independent and additional logic is provided on-chip so that the usual problems associated with efficient monitoring and management of external, asynchronous events or rates to the microcomputer system have been eliminated.

Programming the 8253

All of the MODES for each counter are programmed by the systems software by simple I/O operations.

Each counter of the 8253 is individually programmed by writing a control word into the Control Word Register. (AO, A1 = 11)

Control Word Format

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
SC1	SC0	RL1	RL0	M2	M1	M0	BCD

Definition of Control

SC — Select Counter:

SC1	SC0	
0	0	Select Counter 0
0	1	Select Counter 1
1	0	Select Counter 2
1	1	Illegal

RL — Read/Load:

RL1	RL0	
0	0	Counter Latching operation (see READ/WRITE Procedure Section)
1	0	Read/Load most significant byte only.
0	1	Read/Load least significant byte only.
1	1	Read/Load least significant byte first, then most significant byte.

M — MODE:

M2	M1	M0	
0	0	0	Mode 0
0	0	1	Mode 1
X	1	0	Mode 2
X	1	1	Mode 3
1	0	0	Mode 4
1	0	1	Mode 5

BCD:

0	Binary Counter 16 bits
1	Binary Coded Decimal (BCD) Counter (4 Decades)

Counter Loading

The count register is not loaded until the count value is written (one or two bytes, depending on the mode selected by the RL bits), followed by a rising edge and a falling edge of the clock. Any read of the counter prior to that falling clock edge may yield invalid data.

MODE Definition

**MODE 0: Interrupt on Terminal Count.** The output will be initially low after the mode set operation. After the count is loaded into the selected count register, the output will remain low and the counter will count. When terminal count is reached the output will go high and remain high until the selected count register is reloaded with the mode or a new count is loaded. The counter continues to decrement after terminal count has been reached.

Rewriting a counter register during counting results in the following:

- (1) Write 1st byte stops the current counting
- (2) Write 2nd byte starts the new count.

**MODE 1: Programmable One-Shot.** The output will go low on the count following the rising edge of the gate input.

The output will go high on the terminal count. If a new count value is loaded while the output is low it will not affect the duration of the one-shot pulse until the succeeding trigger. The current count can be read at any time without affecting the one-shot pulse.

The one-shot is retriggerable, hence the output will remain low for the full count after any rising edge of the gate input.



8253/8253-5

**MODE 2: Rate Generator.** Divide by N counter. The output will be low for one period of the input clock. The period from one output pulse to the next equals the number of input counts in the count register. If the count register is reloaded between output pulses the present period will not be affected, but the subsequent period will reflect the new value.

The gate input, when low, will force the output high. When the gate input goes high, the counter will start from the initial count. Thus, the gate input can be used to synchronize the counter.

When this mode is set, the output will remain high until after the count register is loaded. The output then can also be synchronized by software.

**MODE 3: Square Wave Rate Generator.** Similar to MODE 2 except that the output will remain high until one half the count has been completed (for even numbers) and go low for the other half of the count. This is accomplished by decrementing the counter by two on the falling edge of each clock pulse. When the counter reaches terminal count, the state of the output is changed and the counter is reloaded with the full count and the whole process is repeated.

If the count is odd and the output is high, the first clock pulse (after the count is loaded) decrements the count by 1. Subsequent clock pulses decrement the clock by 2. After timeout, the output goes low and the full count is reloaded. The first clock pulse (following the reload) decrements the counter by 3. Subsequent clock pulses decrement the count by 2 until timeout. Then the whole process is repeated. In this way, if the count is odd, the output will be high for  $(N + 1)/2$  counts and low for  $(N - 1)/2$  counts.

In Modes 2 and 3, if a CLK source other than the system clock is used, GATE should be pulsed immediately following WR of a new count value.

**MODE 4: Software Triggered Strobe.** After the mode is set, the output will be high. When the count is loaded, the counter will begin counting. On terminal count, the

output will go low for one input clock period, then will go high again.

If the count register is reloaded during counting, the new count will be loaded on the next CLK pulse. The count will be inhibited while the GATE input is low.

**MODE 5: Hardware Triggered Strobe.** The counter will start counting after the rising edge of the trigger input and will go low for one clock period when the terminal count is reached. The counter is retriggerable. The output will not go low until the full count after the rising edge of any trigger.

Modes	Signal Status	Low Or Going Low	Rising	High
0		Disables counting	---	Enables counting
1		---	1) Initiates counting 2) Resets output after next clock	---
2		1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
3		1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
4		Disables counting	---	Enables counting
5		---	Initiates counting	---

Figure 8. Gate Pin Operations Summary



8253/8253-5




Figure 7. 8253 Timing Diagrams

231306-001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253/8253-5

8253 READ/WRITE PROCEDURE

Write Operations

The systems software must program each counter of the 8253 with the mode and quantity desired. The programmer must write out to the 8253 a MODE control word and the programmed number of count register bytes (1 or 2) prior to actually using the selected counter.

The actual order of the programming is quite flexible. Writing out of the MODE control word can be in any sequence of counter selection, e.g., counter #0 does not have to be first or counter #2 last. Each counter's MODE control word register has a separate address so that its loading is completely sequence independent. (SC0, SC1)

The loading of the Count Register with the actual count value, however, must be done in exactly the sequence programmed in the MODE control word (RL0, RL1). This loading of the counter's count register is still sequence independent like the MODE control word loading, but when a selected count register is to be loaded it must be loaded with the number of bytes programmed in the MODE control word (RL0, RL1). The one or two bytes to be loaded in the count register do not have to follow the associated MODE control word. They can be programmed at any time following the MODE control word loading as long as the correct number of bytes is loaded in order.

All counters are down counters. Thus, the value loaded into the count register will actually be decremented. Loading all zeroes into a count register will result in the maximum count (2<sup>n</sup> for Binary or 10<sup>n</sup> for BCD). In MODE 0 the new count will not restart until the load has been completed. It will accept one of two bytes depending on how the MODE control words (RL0, RL1) are programmed. Then proceed with the restart operation.




Figure 8. Programming Format

		A1	A0
No. 1	MODE Control Word Counter 0	1	1
No. 2	MODE Control Word Counter 1	1	1
No. 3	MODE Control Word Counter 2	1	1
No. 4	LSB Count Register Byte Counter 1	0	1
No. 5	MSB Count Register Byte Counter 1	0	1
No. 6	LSB Count Register Byte Counter 2	1	0
No. 7	MSB Count Register Byte Counter 2	1	0
No. 8	LSB Count Register Byte Counter 0	0	0
No. 9	MSB Count Register Byte Counter 0	0	0

Note: The exclusive addresses of each counter's count register make the task of programming the 8253 a very simple matter, and maximum effective use of the device will result if this feature is fully utilized.

Figure 9. Alternate Programming Formats



8253/8253-5

**Read Operations**

In most counter applications it becomes necessary to read the value of the count in progress and make a computational decision based on this quantity. Event counters are probably the most common application that uses this function. The 8253 contains logic that will allow the programmer to easily read the contents of any of the three counters without disturbing the actual count in progress.

There are two methods that the programmer can use to read the value of the counters. The first method involves the use of simple I/O read operations of the selected counter. By controlling the A0, A1 inputs to the 8253 the programmer can select the counter to be read (remember that no read operation of the mode register is allowed A0, A1=11). The only requirement with this method is that in order to assure a stable count reading the actual operation of the selected counter must be inhibited either by controlling the Gate input or by external logic that inhibits the clock input. The contents of the counter selected will be available as follows.

first I/O Read contains the least significant byte (LSB).

second I/O Read contains the most significant byte (MSB)

Due to the internal logic of the 8253 it is absolutely necessary to complete the entire reading procedure. If two bytes are programmed to be read then two bytes must be read before any loading WR command can be sent to the same counter.

**Read Operation Chart**

A1	A0	RD	
0	0	0	Read Counter No. 0
0	1	0	Read Counter No. 1
1	0	0	Read Counter No. 2
1	1	0	Illegal

**Reading While Counting**

In order for the programmer to read the contents of any counter without effecting or disturbing the counting operation the 8253 has special internal logic that can be accessed using simple WR commands to the MODE register. Basically, when the programmer wishes to read the contents of a selected counter "on the fly" he loads the MODE register with a special code which latches the present count value into a storage register so that its contents contain an accurate, stable quantity. The programmer then issues a normal read command to the selected counter and the contents of the latched register is available.

**MODE Register for Latching Count**

A0, A1 = 11

D7	D6	D5	D4	D3	D2	D1	D0
SC1	SC0	0	0	X	X	X	X

SC1, SC0 — specify counter to be latched.

D5, D4 — 00 designates counter latching operation.

X — don't care.

The same limitation applies to this mode of reading the counter as the previous method. That is, it is mandatory to complete the entire read operation as programmed. This command has no effect on the counter's mode.




Figure 10. MCS-85™ Clock Interface\*



8253/C253-5

**ABSOLUTE MAXIMUM RATINGS\***

Ambient Temperature Under Bias ..... 0°C to 70°C  
 Storage Temperature ..... -65°C to +150°C  
 Voltage On Any Pin  
 With Respect to Ground ..... -0.5V to +7V  
 Power Dissipation ..... 1 Watt

*\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

**D.C. CHARACTERISTICS** (T<sub>A</sub> = 0°C to 70°C, V<sub>CC</sub> = 5V ± 10%)

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V <sub>IL</sub>	Input Low Voltage	-0.5	0.8	V	
V <sub>IH</sub>	Input High Voltage	2.2	V <sub>CC</sub> + 0.5V	V	
V <sub>OL</sub>	Output Low Voltage		0.45	V	Note 1
V <sub>OH</sub>	Output High Voltage	2.4		V	Note 2
I <sub>IL</sub>	Input Load Current		±10	µA	V <sub>IN</sub> = V <sub>CC</sub> to 0V
I <sub>OFL</sub>	Output Float Leakage		±10	µA	V <sub>OUT</sub> = V <sub>CC</sub> to .45V
I <sub>CC</sub>	V <sub>CC</sub> Supply Current		140	mA	

**CAPACITANCE** (T<sub>A</sub> = 25°C, V<sub>CC</sub> = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C <sub>IN</sub>	Input Capacitance			10	pF	f <sub>c</sub> = 1 MHz
C <sub>I/O</sub>	I/O Capacitance			20	pF	Unmeasured pins returned to V <sub>SS</sub>

**A.C. CHARACTERISTICS** (T<sub>A</sub> = 0°C to 70°C, V<sub>CC</sub> = 5.0V ± 10%, GND = 0V)

Bus Parameters (Note 3)

**READ CYCLE**

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>AR</sub>	Address Stable Before READ	50		30		ns
t <sub>RA</sub>	Address Hold Time for READ	5		5		ns
t <sub>RR</sub>	READ Pulse Width	400		300		ns
t <sub>RD</sub>	Data Delay From READ[*]		300		200	ns
t <sub>DF</sub>	READ to Data Floating	25	125	25	100	ns
t <sub>RV</sub>	Recovery Time Between READ and Any Other Control Signal	1		1		µs



8253/8253-5

**A.C. CHARACTERISTICS (Continued)**

**WRITE CYCLE**

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>AW</sub>	Address Stable Before WRITE	50		30		ns
t <sub>WA</sub>	Address Hold Time for WRITE	30		30		ns
t <sub>WW</sub>	WRITE Pulse Width	400		300		ns
t <sub>DW</sub>	Data Set Up Time for WRITE	300		250		ns
t <sub>WD</sub>	Data Hold Time for WRITE	40		30		ns
t <sub>RV</sub>	Recovery Time Between WRITE and Any Other Control Signal	1		1		μs


**CLOCK AND GATE TIMING**

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>CLK</sub>	Clock Period	380	dc	380	dc	ns
t <sub>PWH</sub>	High Pulse Width	230		230		ns
t <sub>PWL</sub>	Low Pulse Width	150		150		ns
t <sub>GW</sub>	Gate Width High	150		150		ns
t <sub>GL</sub>	Gate Width Low	100		100		ns
t <sub>GS</sub>	Gate Set Up Time to CLK↑	100		100		ns
t <sub>GH</sub>	Gate Hold Time After CLK↑	50		50		ns
t <sub>OD</sub>	Output Delay From CLK↑ [4]		400		400	ns
t <sub>ODG</sub>	Output Delay From Gate↓ [4]		300		300	ns


**NOTES:**

1. I<sub>OL</sub> = 2.2 mA.
  2. I<sub>OH</sub> = -400 μA.
  3. AC timings measured at V<sub>OH</sub> 2.2, V<sub>OL</sub> = 0.8.
  4. C<sub>L</sub> = 150pF.
- \* For Extended Temperature EXPRESS, use M8253 electrical parameters.

**A.C. TESTING INPUT, OUTPUT WAVEFORM**



**A.C. TESTING LOAD CIRCUIT**






231306-001



8253/8253-5

WAVEFORMS



231306-001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Z8440/1/2/4 Z80<sup>®</sup> SIO Serial Input/Output Controller

# Zilog

## Product Specification

April 1985

### FEATURES

- Two independent full-duplex channels, with separate control and status lines for modems or other devices.
- Data rates of 0 to 500K bits/second in the x1 clock mode with a 2.5 MHz clock (Z80 SIO), or 0 to 800K bits/second with a 4.0 MHz clock (Z80A SIO).
- Asynchronous protocols: everything necessary for complete messages in 5, 6, 7, or 8 bits/character. Includes variable stop bits and several clock-rate multipliers; break generation and detection; parity; overrun and framing error detection.
- Synchronous protocols: everything necessary for complete bit- or byte-oriented messages in 5, 6, 7, or 8 bits/character, including IBM Bisync, SDLC, HDLC, CCITT-X.25 and others. Automatic CRC generation/checking, sync character and zero insertion/deletion, abort generation/detection, and flag insertion.
- Receiver data registers quadruply buffered, transmitter registers doubly buffered.
- Highly sophisticated and flexible daisy-chain interrupt vectoring for interrupts without external logic.

### GENERAL DESCRIPTION

The Z80 SIO Serial Input/Output Controller is a dual-channel data communication interface with extraordinary versatility and capability. Its basic functions as a serial-to-parallel, parallel-to-serial converter/controller can be programmed by a CPU for a broad range of serial communication applications.

The device supports all common asynchronous and synchronous protocols, byte- or bit-oriented, and performs all of the functions traditionally done by UARTs, USARTs, and synchronous communication controllers combined, plus additional functions traditionally performed by the CPU. Moreover, it does this on two fully-independent channels,

with an exceptionally sophisticated interrupt structure that allows very fast transfers.

Full interfacing is provided for CPU or DMA control. In addition to data communication, the circuit can handle virtually all types of serial I/O with fast, or slow, peripheral devices. While designed primarily as a member of the Z80 family, its versatility makes it well suited to many other CPUs.

The Z80 SIO is an n-channel silicon-gate depletion-load device packaged in a 40-pin plastic or ceramic DIP. It uses a single +5V power supply and the standard Z80 family single-phase clock. The Z8444 is packaged in a 44-pin ceramic LCC.

### PIN DESCRIPTION

Figures 1 through 6 illustrate the three 40-pin configurations (bonding options) available in the SIO. The constraints of a 40-pin package make it impossible to bring out the Receive Clock ( $\overline{RxC}$ ), Transmit Clock ( $\overline{TxC}$ ), Data Terminal Ready ( $\overline{DTR}$ ) and Sync ( $\overline{SYNC}$ ) signals for both channels. Therefore, either Channel B lacks a signal or two signals are bonded together:

- Z80 SIO/2 lacks  $\overline{SYNCB}$
- Z80 SIO/1 lacks  $\overline{DTRB}$
- Z80 SIO/0 has all four signals but  $\overline{TxCB}$  and  $\overline{RxCB}$  are bonded together

The 44-pin package, the Z80 SIO/4, has all options (Figure 7).

The first bonding option above (SIO/2) is the preferred version for most applications. The pin descriptions are as follows:

**B/A. Channel A or B Select** (input, High selects Channel B). This input defines which channel is accessed during a data transfer between the CPU and the SIO. Address bit  $A_0$  from the CPU is often used for the selection function.

**C/D. Control or Data Select** (input, High selects Control). This input defines the type of information transfer performed

Z8440/1/2/4 SIO




Figure 1. Pin Functions




Figure 2. 40-pin Dual-In-Line Package (DIP), Pin Assignments




Figure 3. Pin Functions



Figure 4. 40-pin Dual-In-Line Package (DIP), Pin Assignments

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 5. Pin Functions




Figure 6. 40-pin Dual-In-Line Package (DIP), Pin Assignments

Z8440/1/2/4 SIO




Figure 7. 44-pin Chip Carrier, Pin Assignments

between the CPU and the SIO. A High at this input during a CPU write to the SIO causes the information on the data bus to be interpreted as a command for the channel selected by B/A. A Low at C/D means that the information on the data bus is data. Address bit A<sub>1</sub> is often used for this function.

**CE.** Chip Enable (Input, active Low). A Low level at this input enables the SIO to accept command or data input from the CPU during a write cycle, or to transmit data to the CPU during a read cycle.

2042-005 006.014

**CLK.** System Clock (input). The SIO uses the standard Z80 System Clock to synchronize internal signals. This is a single phase clock.

**CTSA, CTSB.** Clear To Send (inputs, active Low). When programmed as Auto Enables, a Low on these inputs enables the respective transmitter. If not programmed as Auto Enables, these inputs may be programmed as general-purpose inputs. Both inputs are Schmitt-trigger buffered to accommodate slow-risetime signals. The SIO detects pulses on these inputs and interrupts the CPU on both logic level transitions. The Schmitt-trigger buffering does not guarantee a specified noise-level margin.

**D0-D7.** System Data Bus (bidirectional, 3-state). The system data bus transfers data and commands between the CPU and the Z80 SIO. D<sub>0</sub> is the least significant bit.

**DCDA, DCDB.** Data Carrier Detect (inputs, active Low). These pins function as receiver enables if the SIO is programmed for Auto Enables, otherwise they may be used as general-purpose input pins. Both pins are Schmitt-trigger buffered to accommodate slow-risetime signals. The SIO detects pulses on these pins and interrupts the CPU on both logic level transitions. Schmitt-trigger buffering does not guarantee a specific noise-level margin.

**DTRA, DTRB.** Data Terminal Ready (outputs, active Low). These outputs follow the state programmed into the Z80 SIO. They can also be programmed as general-purpose outputs.

In the Z80 SIO/1 bonding option, DTRB is omitted.

**IEI. Interrupt Enable In** (input, active High). This signal is used with IEO to form a priority daisy chain when there is more than one interrupt-driven device. A High on this line indicates that no other device of higher priority is being serviced by a CPU interrupt service routine.

**IEO. Interrupt Enable Out** (output, active High). IEO is High only if IEI is High and the CPU is not servicing an interrupt from this SIO. Thus, this signal blocks lower priority devices from interrupting while a higher priority device is being serviced by its CPU interrupt service routine.

**INT. Interrupt Request** (output, open drain, active Low). When the SIO is requesting an interrupt, it pulls INT Low.

**IORQ. Input/Output Request** (input from CPU, active Low). IORQ is used in conjunction with B/A, C/D, CE, and RD to transfer commands and data between the CPU and the SIO. When CE, RD, and IORQ are all active, the channel selected by B/A transfers data to the CPU (a read operation). When CE and IORQ are active, but RD is inactive, the channel selected by B/A is written to by the CPU with either data or control information as specified by C/D. As mentioned previously, if IORQ and M1 are active simultaneously, the CPU is acknowledging an interrupt and the SIO automatically places its interrupt vector on the CPU data bus if it is the highest priority device requesting an interrupt.

**M1. Machine Cycle One** (input from Z80 CPU, active Low). When M1 is active and RD is also active, the Z80 CPU is fetching an instruction from memory; when M1 is active while IORQ is active, the SIO accepts M1 and IORQ as an interrupt acknowledge if the SIO is the highest priority device that has interrupted the Z80 CPU.

**RxCA, RxCB. Receiver Clocks** (inputs). Receive data is sampled on the rising edge of RxC. The Receive Clocks may be 1, 16, 32, or 64 times the data rate in asynchronous modes. These clocks may be driven by the Z80 CTC Counter Timer Circuit for programmable baud rate generation. Both inputs are Schmitt-trigger buffered; no noise level margin is specified.

In the Z80 SIO/0 bonding option, RxCB is bonded together with TxCB.

**RD. Read Cycle Status** (input from CPU, active Low). If RD is active, a memory or I/O read operation is in progress. RD is used with B/A, CE, and IORQ to transfer data from the SIO to the CPU.

**RxDA, RxDB. Receive Data** (inputs, active High). Serial data at TTL levels.

**RESET. Reset** (input, active Low). A Low RESET disables both receivers and transmitters, forces TxDA and TxDB marking, forces the modem controls High, and disables all interrupts. The control registers must be rewritten after the SIO is reset and before data is transmitted or received.

**RTSA, RTSB. Request To Send** (outputs, active Low). When the RTS bit in Write Register 5 (Figure 14) is set, the RTS output goes Low. When the RTS bit is reset in the Asynchronous mode, the output goes High after the transmitter is empty. In Synchronous modes, the RTS pin strictly follows the state of the RTS bit. Both pins can be used as general-purpose outputs.

**SYNCA, SYNCB. Synchronization** (bidirectional, active Low). These pins can act either as inputs or outputs. In the asynchronous receive mode, they are inputs similar to CTS and DCD. In this mode, the transitions on these lines affect the state of the Sync/Hunt status bits in Read Register 0 (Figure 13), but have no other function. In the External Sync mode, these lines also act as inputs. When external synchronization is achieved, SYNC must be driven Low on the second rising edge of RxC after that rising edge of RxC on which the last bit of the sync character was received. In other words, after the sync pattern is detected, the external logic must wait for two full Receive Clock cycles to activate the SYNC input. Once SYNC is forced Low, it should be kept Low until the CPU informs the external synchronization detect logic that synchronization has been lost or a new message is about to start. Character assembly begins on the rising edge of RxC that immediately precedes the falling edge of SYNC in the External Sync mode.

In the internal synchronization mode (Monosync and Bisync), these pins act as outputs that are active during the part of the receive clock (RxC) cycle in which sync characters are recognized. The sync condition is not latched, so these outputs are active each time a sync pattern is recognized, regardless of character boundaries.

In the Z80 SIO/2 bonding option, SYNCB is omitted.

**TxCA, TxCB. Transmitter Clocks** (inputs). In asynchronous modes, the Transmitter Clocks may be 1, 16, 32, or 64 times the data rate; however, the clock multiplier must be the same for the transmitter and the receiver. The Transmit Clock inputs are Schmitt-trigger buffered for relaxed rise- and fall-time requirements; no noise level margin is specified. Transmitter Clocks may be driven by the Z80 CTC Counter Timer Circuit for programmable baud rate generation.

In the Z80 SIO/0 bonding option, TxCB is bonded together with RxCB.

**TxDA, TxDB. Transmit Data** (outputs, active High). Serial data at TTL levels. TxD changes from the falling edge of TxC.

**W/RDYA, W/RDYB. Wait/Ready** (outputs, open drain when programmed for Wait function; driven High and Low when programmed for Ready function). These dual-purpose outputs may be programmed as Ready lines for a DMA controller or as Wait lines that synchronize the CPU to the SIO data rate. The reset state is open drain.

**FUNCTIONAL DESCRIPTION**

The functional capabilities of the Z80 SIO can be described from two different points of view: as a data communications device, it transmits and receives serial data in a wide variety of data-communication protocols; as a Z80 family peripheral, it interacts with the Z80 CPU and other peripheral circuits, sharing the data, address and control buses, as well as being a part of the Z80 interrupt structure. As a peripheral to other microprocessors, the SIO offers valuable features such as non-vectored interrupts, polling, and simple handshake capability. Figure 8 is a block diagram.

Figure 9 illustrates the conventional devices that the SIO replaces.

The first part of the following discussion covers SIO data-communication capabilities; the second part describes interactions between the CPU and the SIO.




Figure 8. Block Diagram

Z8440/1/2/4 SIO




Figure 9. Conventional Devices Replaced by the Z80 SIO

## DATA COMMUNICATION CAPABILITIES

The SIO provides two independent full-duplex channels that can be programmed for use in any common asynchronous, or synchronous data-communication protocol. Figure 10a illustrates some of these protocols. The following is a short description of them. A more detailed explanation of these modes can be found in the *Z80 SIO Technical Manual* (03-3033-01).

**Asynchronous Modes.** Transmission and reception can be done independently on each channel with five to eight bits per character, plus optional even or odd parity. The transmitters can supply one, one-and-a-half, or two stop bits per character and can provide a break output at any time. The receiver break-detection logic interrupts the CPU both at the start and end of a received break. Reception is protected from spikes by a transient spike-rejection mechanism that checks the signal one-half a bit time after a Low level is detected on the receive data input (RxDA or RxDB in Figure 5). If the Low does not persist, as in the case of a transient, the character assembly process is not started.

Framing errors and overrun errors are detected and buffered together with the partial character on which they occurred. Vectored interrupts allow fast servicing of error conditions using dedicated routines. Furthermore, a built-in checking process avoids interpreting a framing error as a new start bit: a framing error results in the addition of one-half a bit time to the point at which the search for the next start bit is begun.

The SIO does not require symmetric transmit and receive clock signals, a feature that allows it to be used with a Z80 CTC or many other clock sources. The transmitter and receiver can handle data at a rate of 1, 1/16, 1/32, or 1/64 of the clock rate supplied to the receive and transmit clock inputs.

In asynchronous modes, the SYNC pin may be programmed as an input that can be used for functions such as monitoring a ring indicator.

**Synchronous Modes.** The SIO supports both byte-oriented and bit-oriented synchronous communication.

Synchronous byte-oriented protocols can be handled in several modes that allow character synchronization with an 8-bit sync character (Monosync), any 16-bit sync pattern (Bisync), or with an external sync signal. Leading sync characters can be removed without interrupting the CPU.

Five-, six-, or seven-bit sync characters are detected with 8- or 16-bit patterns in the SIO by overlapping the larger pattern across multiple incoming sync characters, as shown in Figure 10b.

CRC checking for synchronous byte-oriented modes is delayed by one character time so the CPU may disable CRC checking on specific characters. This permits implementation of protocols such as IBM Bisync.

Figure 10a. Some Z80 SIO Protocols




Figure 10b. Six-Bit Sync Character Recognition




Figure 10. Data Communication

Both CRC-16 ( $X^{16} + X^5 + X^2 + 1$ ) and CCITT ( $X^{16} + X^{12} + X^5 + 1$ ) error checking polynomials are supported. In all non-SDLC modes, the CRC generator is initialized to 0s; in SDLC modes, it is initialized to 1s. The SIO can be used for interfacing to peripherals such as hard-sectored floppy disks, but it cannot generate or check CRC for IBM-compatible soft-sectored disks. The SIO also provides a feature that automatically transmits CRC data when no other data is available for transmission. This allows very high-speed transmissions under DMA control with no need for CPU intervention at the end of a message. When there is no data or CRC to send in synchronous modes, the transmitter inserts 8- or 16-bit sync characters regardless of the programmed character length.

The SIO supports synchronous bit-oriented protocols such as SDLC and HDLC by performing automatic flag sending, zero insertion, and CRC generation. A special command can be used to abort a frame in transmission. At the end of a message the SIO automatically transmits the CRC and trailing flag when the transmit buffer becomes empty. If a transmit underrun occurs in the middle of a message, an external/status interrupt warns the CPU of this status change so that an abort may be issued. One to eight bits per character can be sent, which allows reception of a message with no prior information about the character structure in the information field of a frame.

The receiver automatically synchronizes on the leading flag of a frame in SDLC or HDLC, and provides a synchronization signal on the SYNC pin; an interrupt can also be programmed. The receiver can be programmed to search for frames addressed by a single byte to only a specified user-selected address or to a global broadcast address. In this mode, frames that do not match either the user-selected or broadcast address are ignored. The number of address bytes can be extended under software control. For transmitting data, an interrupt on the first received character or on every character can be selected. The receiver automatically deletes all zeroes inserted by the transmitter during character assembly. It also calculates and automatically checks the CRC to validate frame transmission. At the end of transmission, the status of a received frame is available in the status registers.

The SIO can be conveniently used under DMA control to provide high-speed reception or transmission. In reception, for example, the SIO can interrupt the CPU when the first character of a message is received. The CPU then enables the DMA to transfer the message to memory. The SIO then issues an end-of-frame interrupt and the CPU can check the status of the received message. Thus, the CPU is freed for other service while the message is being received.

Z84401/1/2/4 SIO

### I/O INTERFACE CAPABILITIES

The SIO offers the choice of polling, vectored or non-vectored interrupts and block-transfer modes to transfer data, status, and control information to, and from, the CPU. The block-transfer mode can also be implemented under DMA control.

**Polling.** Two status registers are updated at appropriate times for each function being performed (for example, CRC error-status valid at the end of a message). When the CPU is operated in a polling fashion, one of the SIO's two status registers is used to indicate whether the SIO has some data or needs some data. Depending on the contents of this register, the CPU will either write data, read data, or just go on. Two bits in the register indicate that a data transfer is needed. In addition, error and other conditions are indicated. The second status register (special receive conditions) does not have to be read in a polling sequence, until a character has been received. All interrupt modes are disabled when operating the device in a polled environment.

**Interrupts.** The SIO has an elaborate interrupt scheme to provide fast interrupt service in real-time applications. A control register and a status register in Channel B contain the interrupt vector. When programmed to do so, the SIO can modify three bits of the interrupt vector in the status register so that it points directly to one of eight interrupt service routines in memory, thereby servicing conditions in both channels and eliminating most of the needs for a status-analysis routine.

Transmit interrupts, receive interrupts, and external/status interrupts are the main sources of interrupts. Each interrupt

source is enabled under program control, with Channel A having a higher priority than Channel B, and with receive, transmit, and external/status interrupts prioritized in that order within each channel. When the transmit interrupt is enabled, the CPU is interrupted by the transmit buffer becoming empty. (This implies that the transmitter must have had a data character written into it so it can become empty.) The receiver can interrupt the CPU in one of two ways:

- Interrupt on first received character
- Interrupt on all received characters

Interrupt-on-first-received-character is typically used with the block-transfer mode. Interrupt-on-all-received-characters has the option of modifying the interrupt vector in the event of a parity error. Both of these interrupt modes will also interrupt under special receive conditions on a character or message basis (end-of-frame interrupt in SDLC, for example). This means that the special-receive condition can cause an interrupt only if the interrupt-on-first-received-character or interrupt-on-all-received-characters mode is selected. In interrupt-on-first-received-character, an interrupt can occur from special-receive conditions (except parity error) after the first-received-character interrupt (example: receive-overflow interrupt).

The main function of the external/status interrupt is to monitor the signal transitions of the Clear To Send (CTS), Data Carrier Detect (DCD), and Synchronization (SYNC) pins (Figures 1 through 7). In addition, an external/status

interrupt is also caused by a CRC-sending condition, or by the detection of a break sequence (asynchronous mode) or abort sequence (SDLC mode) in the data stream. The interrupt caused by the break/abort sequence allows the SIO to interrupt when the break/abort sequence is detected or terminated. This feature facilitates the proper termination of the current message, correct initialization of the next message, and the accurate timing of the break/abort condition in external logic.

In a Z80 CPU environment (Figure 11), SIO interrupt vectoring is "automatic:" the SIO passes its internally-modifiable 8-bit interrupt vector to the CPU, which adds an additional 8 bits from its interrupt-vector (I) register to form the memory address of the interrupt routine table. This table contains the address of the beginning of the interrupt routine itself. The process entails an indirect transfer of CPU control to the interrupt routine, so that the next instruction executed after an interrupt acknowledge by the CPU is the first instruction of the interrupt routine itself.

**CPU/DMA Block Transfer.** The SIO's block-transfer mode accommodates both CPU block transfers and DMA controllers (Z80 DMA or other designs). The block-transfer mode uses the Wait/Ready output signal, which is selected with three bits in an internal control register. The Wait/Ready output signal can be programmed as a WAIT line in the CPU block-transfer mode or as a READY line in the DMA block-transfer mode.

To a DMA controller, the SIO READY output indicates that the SIO is ready to transfer data to, or from, memory. To the CPU, the WAIT output indicates that the SIO is not ready to transfer data, thereby requesting the CPU to extend the I/O cycle.




Figure 11. Typical Z80 Environment

## INTERNAL STRUCTURE

The internal structure of the device includes a Z80 CPU interface, internal control and interrupt logic, and two full-duplex channels. Each channel contains its own set of control and status (write and read) registers, and control and status logic that provides the interface to modems or other external devices.

The registers for each channel are designated as follows:

- WR0-WR7 — Write Registers 0 through 7
- RR0-RR2 — Read Registers 0 through 2

The register group includes five 8-bit control registers, two sync-character registers and two status registers. The interrupt vector is written into an additional 8-bit register (Write Register 2) in Channel B that may be read through another 8-bit register (Read Register 2) in Channel B. The bit assignment and functional grouping of each register is configured to simplify and organize the programming process. Table 1 lists the functions assigned to each read or write register.

The logic for both channels provides formats, synchronization, and validation for data transferred to and from the channel interface. The modem control inputs, Clear To Send (CTS) and Data Carrier Detect (DCD), are

Table 1. Register Functions

Read Register Functions	
RR0	Transmit/Receive buffer status, interrupt status and external status
RR1	Special Receive Condition status
RR2	Modified interrupt vector (Channel B only)
Writes Register Functions	
WR0	Register pointers, CRC Initialize, and initialization commands for the various modes.
WR1	Transmit/Receive interrupt and data transfer mode definition.
WR2	Interrupt vector (Channel B only)
WR3	Receive parameters and control
WR4	Transmit/Receive miscellaneous parameters and modes
WR5	Transmit parameters and controls
WR6	Sync character or SDLC address field
WR7	Sync character or SDLC flag

monitored by the external control and status logic under program control. All external control-and-status-logic signals are general-purpose in nature and can be used for functions other than modem control.

**Data Path.** The transmit and receive data path illustrated for Channel A in Figure 12 is identical for both channels. The receiver has three 8-bit buffer registers in a FIFO arrangement, in addition to the 8-bit receive shift register. This scheme creates additional time for the CPU to service an interrupt at the beginning of a block of high-speed data.

Incoming data is routed through one of several paths (data or CRC) depending on the selected mode and—in asynchronous modes—the character length.

The transmitter has an 8-bit transmit data buffer register that is loaded from the internal data bus, and a 20-bit transmit shift register that can be loaded from the sync-character buffers or from the transmit data register. Depending on the operational mode, outgoing data is routed through one of four main paths before it is transmitted from the Transmit Data output (TxD).




Figure 12. Transmit and Receive Data Path (Channel A)

Z84401/2/4 SIO

## PROGRAMMING

The system program first issues a series of commands that initialize the basic mode of operation and then issues other commands that qualify conditions within the selected mode. For example, the asynchronous mode, character length, clock rate, number of stop bits, even or odd parity might be set first; then the interrupt mode; and finally, receiver or transmitter enable.

Both channels contain registers that must be programmed via the system program prior to operation. The channel-select input (B/ $\bar{A}$ ) and the control/data (C/ $\bar{D}$ ) are the command-structure addressing controls, and are normally controlled by the CPU address bus. Figures 15 and 16 illustrate the timing relationships for programming the write registers and transferring data and status.

**Read Registers.** The SIO contains three read registers for Channel B and two read registers for Channel A (RR0-RR2 in Figure 13) that can be read to obtain the status information; RR2 contains the internally-modifiable interrupt vector and is only in the Channel B register set. The status information includes error conditions, interrupt vector, and standard communications-interface signals.

To read the contents of a selected read register other than RR0, the system program must first write the pointer byte to WR0 in exactly the same way as a write register operation. Then, by executing a read instruction, the contents of the addressed read register can be read by the CPU.

The status bits of RR0 and RR1 are carefully grouped to simplify status monitoring. For example, when the interrupt vector indicates that a Special Receive Condition interrupt has occurred, all the appropriate error bits can be read from a single register (RR1).

**Write Registers.** The SIO contains eight write registers for Channel B and seven write registers for Channel A (WR0-WR7 in Figure 14) that are programmed separately to configure the functional personality of the channels; WR2 contains the interrupt vector for both channels and is only in the Channel B register set. With the exception of WR0, programming the write registers requires two bytes. The first byte is to WR0 and contains three bits ( $D_0$ - $D_2$ ) that point to the selected register; the second byte is the actual control word that is written into the register to configure the SIO.

WR0 is a special case in that all of the basic commands can be written to it with a single byte. Reset (internal or external) initializes the pointer bits  $D_0$ - $D_2$  to point to WR0. This implies that a channel reset must not be combined with the pointing to any register.







Figure 13. Read Register Bit Functions



Z8440/1/2/4 SIO

Figure 14. Write Register Bit Functions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TIMING**

The SIO must have the same clock as the CPU (same phase and frequency relationship, not necessarily the same driver).

**Read Cycle.** The timing signals generated by a Z80 CPU input instruction to read a data or status byte from the SIO are illustrated in Figure 15.

**Write Cycle.** Figure 16 illustrates the timing and data signals generated by a Z80 CPU output instruction to write a data or control byte into the SIO.

**Interrupt-Acknowledge Cycle.** After receiving an interrupt-request signal from an SIO (INT pulled Low), the Z80 CPU sends an interrupt-acknowledge sequence, M1 Low and IORQ Low, a few cycles later (Figure 17).

The SIO contains an internal daisy-chained interrupt structure for prioritizing nested interrupts for the various functions of its two channels, and this structure can be used within an external user-defined daisy chain that prioritizes several peripheral circuits.

The IEI of the highest-priority device is terminated High. A device that has an interrupt pending or under service forces its IEO Low. For devices with no interrupt pending or under service, IEO = IEI.

To insure stable conditions in the daisy chain, all interrupt status signals are prevented from changing while M1 is Low. When IORQ is Low, the highest priority interrupt requester

(the one with IEI High) places its interrupt vector on the data bus and sets its internal interrupt-under-service latch.

**Return From Interrupt Cycle.** Figure 18 illustrates the return from interrupt cycle. Normally, the Z80 CPU issues a Return From Interrupt (RETI) instruction at the end of an interrupt service routine. RETI is a 2-byte opcode (ED-4D) that resets the interrupt-under-service latch in the SIO to terminate the interrupt that has just been processed. This is accomplished by manipulating the daisy chain in the following way.

The normal daisy-chain operation can be used to detect a pending interrupt; however, it cannot distinguish between an interrupt under service and a pending unacknowledged interrupt of a higher priority. Whenever ED is decoded, the daisy chain is modified by forcing High the IEO of any interrupt that has not yet been acknowledged. Thus the daisy chain identifies the device presently under service as the only one with an IEI High and an IEO Low. If the next opcode byte is 4D, the interrupt-under-service latch is reset.

The ripple time of the Interrupt daisy chain (both the High-to-Low and the Low-to-High transitions) limits the number of devices that can be placed in the daisy chain. Ripple time can be improved with carry-look-ahead, or by extending the interrupt-acknowledge cycle. For further information about techniques for increasing the number of daisy-chained devices, refer to the Z80 CPU Product Specification in this document.




Figure 15. Read Cycle




Figure 17. Interrupt Acknowledge Cycle




Figure 16. Write Cycle




Figure 18. Return from Interrupt Cycle

### ABSOLUTE MAXIMUM RATINGS

Voltages on all pins with respect to GND ..... -0.3V to +7V  
 Operating Ambient Temperature ..... See Ordering Information  
 Storage Temperature ..... -65°C to +150°C

operational sections of these specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

The Ordering Information section lists package temperature ranges and product numbers. Package drawings are in the Package Information section. Refer to the Literature List for additional documentation.


Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; operation of the device at any condition above those indicated in the

### STANDARD TEST CONDITIONS

The DC characteristics and capacitance sections listed below apply for the following standard test conditions, unless otherwise noted. All voltages are referenced to GND (0V). Positive current flows into the referenced pin.

Available operating temperature ranges are:

- S = 0°C to +70°C, +4.75V <math>V\_{CC}</math> <math>\leq</math> +5.25V
- E = -40°C to +85°C, +4.75V <math>V\_{CC}</math> <math>\leq</math> +5.25V
- M = -55°C to +125°C, +4.5V <math>V\_{CC}</math> <math>\leq</math> +5.5V



### DC CHARACTERISTICS

Symbol	Parameter	Min	Max	Unit	Test Condition
V <sub>ILC</sub>	Clock Input Low Voltage	-0.3	+0.45	V	
V <sub>IHC</sub>	Clock Input High Voltage	V <sub>CC</sub> -0.6	V <sub>CC</sub> +0.3	V	
V <sub>IL</sub>	Input Low Voltage	-0.3	+0.8	V	
V <sub>IH</sub>	Input High Voltage	+2.0	V <sub>CC</sub>	V	
V <sub>OL</sub>	Output Low Voltage		+0.4	V	
V <sub>OH</sub>	Output High Voltage	+2.4		V	I <sub>OL</sub> = -2.0 mA
I <sub>LI</sub>	Input Leakage Current		± 10	µA	I <sub>OH</sub> = -250 µA
I <sub>OL</sub>	3-State Output Leakage Current In Float		± 10	µA	V <sub>IN</sub> = 0 to V <sub>CC</sub>
I <sub>L(SY)</sub>	SYNC Pin Leakage Current		+ 10/- 40	µA	V <sub>OUT</sub> = 0.4V to V <sub>CC</sub>
I <sub>CC</sub>	Power Supply Current		100	mA	0 < V <sub>IN</sub> < V <sub>CC</sub>


Over specified temperature and voltage range.

### CAPACITANCE

Symbol	Parameter	Min	Max	Unit
C	Clock Capacitance		40	pf
C <sub>IN</sub>	Input Capacitance		5	pf
C <sub>OUT</sub>	Output Capacitance		15	pf

Over specified temperature range, f = 1 MHz.  
 Unmeasured pins returned to ground.

AC CHARACTERISTICS TIMING




**AC CHARACTERISTICS\***

Number	Symbol	Parameter	Z80 SIO		Z80A SIO		Z80B SIO	
			Min	Max	Min	Max	Min	Max
1	T <sub>c</sub> C	Clock Cycle Time	400	4000	250	4000	165	4000
2	T <sub>w</sub> Ch	Clock Width (High)	170	2000	105	2000	70	2000
3	T <sub>f</sub> C	Clock Fall Time		30		30		15
4	T <sub>r</sub> C	Clock Rise Time		30		30		15
5	T <sub>w</sub> Cl	Clock Width (Low)	170	2000	105	2000	70	2000
6	T <sub>s</sub> AD(C)	$\overline{CE}$ , C/ $\overline{D}$ , B/ $\overline{A}$ to Clock $\uparrow$ Setup Time	160		145		60	
7	T <sub>s</sub> CS(C)	$\overline{IOR\overline{O}}$ , $\overline{RD}$ to Clock $\uparrow$ Setup Time	240		115		60	
8	T <sub>d</sub> C(DO)	Clock $\uparrow$ to Data Out Delay		240		220		150
9	T <sub>s</sub> DI(C)	Data In to Clock $\uparrow$ Setup (Write or $\overline{M\overline{1}}$ Cycle)	50		50		30	
10	T <sub>d</sub> RD(DOz)	$\overline{RD}$ $\uparrow$ to Data Out Float Delay		230		110		90
11	T <sub>d</sub> IO(DOI)	$\overline{IOR\overline{O}}$ $\downarrow$ to Data Out Delay (INTACK Cycle)		340		160		120
12	T <sub>s</sub> M1(C)	$\overline{M\overline{1}}$ to Clock $\uparrow$ Setup Time	210		90		75	
13	T <sub>s</sub> IEI(IO)	IEI to $\overline{IOR\overline{O}}$ $\downarrow$ Setup Time (INTACK Cycle)	200		140		120	
14	T <sub>d</sub> M1(IEO)	$\overline{M\overline{1}}$ $\downarrow$ to IEO $\downarrow$ Delay (interrupt before $\overline{M\overline{1}}$ )		300		190		160
15	T <sub>d</sub> IEI(IEO <sub>r</sub> )	IEI $\uparrow$ to IEO $\downarrow$ Delay (after ED decode)		150		100		70
16	T <sub>d</sub> IEI(IEO <sub>f</sub> )	IEI $\downarrow$ to IEO $\downarrow$ Delay		150		100		70
17	T <sub>d</sub> C(INT)	Clock $\uparrow$ to $\overline{INT}$ $\downarrow$ Delay		200		200		150
18	T <sub>d</sub> IO(W/RW <sub>1</sub> )	$\overline{IOR\overline{O}}$ $\downarrow$ or $\overline{CE}$ $\downarrow$ to $\overline{W/RD\overline{Y}}$ $\downarrow$ Delay (Wait Mode)		300		210		175
19	T <sub>d</sub> C(W/RR <sub>1</sub> )	Clock $\uparrow$ to $\overline{W/RD\overline{Y}}$ $\downarrow$ Delay (Ready Mode)		120		120		100
20	T <sub>d</sub> C(W/RW <sub>2</sub> )	Clock $\downarrow$ to $\overline{W/RD\overline{Y}}$ Float Delay (Wait Mode)		150		130		110
21	Th	Any unspecified Hold when Setup is specified	0		0		0	

\*Units in nanoseconds (ns).

Z8440/1/2/4 SIO

AC CHARACTERISTICS TIMING (Continued)



AC CHARACTERISTICS (Continued)

Number	Symbol	Parameter	Z80 SIO		Z80A SIO		Z80B SIO		Notes*
			Min	Max	Min	Max	Min	Max	
1	TwPh	Pulse Width (High)	200		200		200		2
2	TwPl	Pulse Width (Low)	200		200		200		2
3	TcTxC	$\overline{\text{TxC}}$ Cycle Time	400	$\infty$	400	$\infty$	330	$\infty$	2
4	TwTxCl	$\overline{\text{TxC}}$ Width (Low)	180	$\infty$	180	$\infty$	100	$\infty$	2
5	TwTxCh	$\overline{\text{TxC}}$ Width (High)	180	$\infty$	180	$\infty$	100	$\infty$	2
6	TdTxC(TxD)	$\overline{\text{TxC}}$ $\downarrow$ to TxD Delay (x1 Mode)		400		300		220	2
7	TdTxC(W/RRF)	$\overline{\text{TxC}}$ $\downarrow$ to $\overline{\text{W/RDY}}$ $\downarrow$ Delay (Ready Mode)	5	9	5	9	5	9	1
8	TdTxC(INT)	$\overline{\text{TxC}}$ $\downarrow$ to $\overline{\text{INT}}$ $\downarrow$ Delay	5	9	5	9	5	9	1
9	TcRxC	$\overline{\text{RxC}}$ Cycle Time	400	$\infty$	400	$\infty$	330	$\infty$	2
10	TwRxCl	$\overline{\text{RxC}}$ Width (Low)	180	$\infty$	180	$\infty$	100	$\infty$	2
11	TwRxCh	$\overline{\text{RxC}}$ Width (High)	180	$\infty$	180	$\infty$	100	$\infty$	2
12	TsRxD(RxC)	RxD to $\overline{\text{RxC}}$ $\uparrow$ Setup Time (x1 Mode)	0		0		0		2
13	ThRxD(RxC)	$\overline{\text{RxC}}$ $\uparrow$ to RxD Hold Time (x1 Mode)	140		140		100		2
14	TdRxC(W/RRF)	$\overline{\text{RxC}}$ $\uparrow$ to $\overline{\text{W/RDY}}$ $\downarrow$ Delay (Ready Mode)	10	13	10	13	10	13	1
15	TdRxC(INT)	$\overline{\text{RxC}}$ $\uparrow$ to $\overline{\text{INT}}$ $\downarrow$ Delay	10	13	10	13	10	13	1
16	TdRxC(SYNC)	$\overline{\text{RxC}}$ $\uparrow$ to $\overline{\text{SYNC}}$ $\downarrow$ Delay (Output Modes)	4	7	4	7	4	7	1
17	TsSYNC(RxC)	$\overline{\text{SYNC}}$ $\downarrow$ to $\overline{\text{RxC}}$ $\uparrow$ Setup (External Sync Modes)	-100		-100		-100		2

\* In all modes, the System Clock rate must be at least five times the maximum data rate. RESET must be active a minimum of one complete clock cycle.

1. Units equal to System Clock Periods.

2. Units in nanoseconds (ns).

Z8440/1/2/4 SIO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ORDERING INFORMATION**

**Z80 SIO/0, 2.5 MHz**

40-pin DIP	44-pin LCC
Z8440 PS	Z8444 LM*
Z8440 CS	Z8444 LMB*†
Z8440 PE	
Z8440 CE	
Z8440 CM*	
Z8440 CMB*	

**Z80A SIO/1, 4.0 MHz**

40-pin DIP	44-pin LCC
Z8441A PS	Z8444A LM*
Z8441A CS	Z8444A LMB*†
Z8441A PE	
Z8441A CE	
Z8441A CM*	
Z8441A CMB*	

**Z80A SIO/0, 4.0 MHz**

40-pin DIP	44-pin LCC
Z8440A PS	Z8444A LM*
Z8440A CS	Z8444A LMB*†
Z8440A PE	
Z8440A CE	
Z8440A CM*	
Z8440A CMB*	

**Z80B SIO/1, 6.0 MHz**

40-pin DIP
Z8441B PS
Z8441B CS

**Z80B SIO/0, 6.0 MHz**

40-pin DIP
Z8440B PS
Z8440B CS

**Z80 SIO/2, 2.5 MHz**

40-pin DIP	44-pin LCC
Z8442 PS	Z8444 LM*
Z8442 CS	Z8444 LMB*†
Z8442 PE	
Z8442 CE	
Z8442 CM*	
Z8442 CMB*	

**Z80 SIO/1, 2.5 MHz**

40-pin DIP	44-pin LCC
Z8441 PS	Z8444 LM*
Z8441 CS	Z8444 LMB*†
Z8441 PE	
Z8441 CE	
Z8441 CM*	
Z8441 CMB*	

**Z80A SIO/2, 4.0 MHz**

40-pin DIP	44-pin LCC
Z8442A PS	Z8444A LM*
Z8442A CS	Z8444A LMB*†
Z8442A PE	
Z8442A CE	
Z8442A CM*	
Z8442A CMB*	

**Z80B SIO/2, 6.0 MHz**

40-pin DIP
Z8442B PS
Z8442B CS

**Codes**

First letter is for package; second letter is for temperature.

C = Ceramic DIP  
P = Plastic DIP  
L = Ceramic LCC  
V = Plastic PCC

R = Protopack  
T = Low Profile Protopack  
DIP = Dual-In-Line Package  
LCC = Leadless Chip Carrier  
PCC = Plastic Chip Carrier (Leaded)

**TEMPERATURE**

S = 0°C to +70°C  
E = -40°C to +85°C  
M\* = -55°C to +125°C

**FLOW**

B = 883 Class B

Example: PS is a plastic DIP, 0°C to +70°C.

† Available soon.

\* For Military Orders, contact your local Zilog Sales Office for Military Electrical Specifications

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านธุรกิจ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



กิตติกรรมประกาศ


ผู้จัดทำขอขอบคุณ

- ผศ. ครรชิต ไชตรี ผู้เป็นอาจารย์ที่ปรึกษาและเอื้อเฟื้ออุปกรณ์ตลอดจนสถานที่ตลอดระยะเวลา 1 ปีของการทำโครงการ

- คุณอาจ วิเชียรเจริญ , คุณศุภชัย แห่งบริษัท วรinda , คุณวิศิษฐ์ แห่ง โรงเรียนดนตรีสยามกลการ สาขาปทุมวัน และ นักดนตรีวงมัตเตอร์เพลย์ที่ช่วยให้ข้อมูลเกี่ยวกับมติดตลอดจนเอกสารต่าง ๆ

- คุณวรปัญญา ปฐมสิกุล และ คุณภาควุฒิ เสดะรัต ที่ช่วยให้คำปรึกษาเกี่ยวกับปัญหาของวงจร

นอกจากนี้ ยังขอขอบคุณเพื่อน ๆ ทุกคนที่ให้ความสนใจและคอยรับฟังปัญหาต่าง ๆ ทำให้โครงการนี้สำเร็จลงตามที่ต้องการ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้