



ปีการศึกษา 2531


SINGLE BOARD WITH 8031 CPU

โดย

พระศักดิ์ กลิ่นสุนทร
พรายู ศีตานนท์

อาจารย์ที่ปรึกษา

อ. ขมิษฐา แซ่ตั้ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่าวิธีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีารนำไปใช้

023132

-8.ลค.7532

ปริญญาโท ปีการศึกษา 2531

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง SINGLE BOARD WITH 8031 CPU

ผู้จัดทำ

พระศักดิ์ แล่นสุนทร

พี่อายุ ชิตานนท์



พงษ์ หนู

อาจารย์ที่ปรึกษา

(อ. ชนิษฐา แซ่ตั้ง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น 023139 ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SINGLE BOARD WITH 8031 CPU

พี่ระศักดิ์ กลิ่นสุนทร
พี่รายุ ชินานนท์
ชนิษฐา แซ่ตั้ง อาจารย์ที่ปรึกษา
ปีการศึกษา 2531



บทคัดย่อ

งาน PROJECT ชิ้นนี้ เป็นการสร้าง SINGLE BOARD โดย MICRO CHIP ตระกูล MCS-51 เบอร์ 8031 หรือ 8051 มาออกแบบประกอบเข้ากับหน่วยความจำ ชนิด EPROM และ RAM (6264) และต่อกับ KEY BOARD โดยใช้หลักการ SCAN และมี DIODE 7 SEGMENT เป็นตัวแสดงผล ก็คือใช้ MICRO CHIP เบอร์นี้ทำตัวเป็น CPU ของวงจร และทดลองป้อนโปรแกรมขั้นพื้นฐานต่าง ๆ เพื่อทดสอบการทำงาน ซึ่ง ถ้าหากป้อนโปรแกรม MONITOR จะสามารถทำงานได้หลายด้าน และใช้ควบคุมวงจร อิเล็กทรอนิกส์ต่าง ๆ ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SINGLE BOARD WITH 8031 CPU

PEERASAK KLINSONTORN.

PEERAYU CHITANON.

KANITTA SAIRTUNG. ADVISER

1988

ABSTRACT

This Project is the construction of single board by Microchip MCS-51 No. 8031. It is designed to combine with EPROM and RAM (6264) memory. This network can work with keyboard by using scan method with 7 segments of diode to display.. This means that the microchip acts like CPU of the network. We had put basic programs to test operating. If we design the advance monitor program, the network can operate many purposes and also control electronic circuits.

สารบัญ

บทนำ

บทที่ 1	MICRO CHIP ตระกูล MCS-51	
1.1	ข้อมูลเบื้องต้น MCS-51	1
1.2	การทำงานด้าน MEMORY	2
1.3	ระบบการทำงานของ CPU	3
1.4	ส่วนประกอบของ PORT และการทำงาน	5
บทที่ 2	ระบบการทำงาน SINGLE BOARD	
2.1	ขาต่าง ๆ ของ IC ในวงจร	12
2.2	ระบบการทำงานของ SINGLE BOARD	18
2.3	การ SCAN KEYBOARD และ 7 SEGMENT DISPLAY	18
2.4	PROGRAM ย่อยของการทำงานของ FUNCTION KEY ต่าง ๆ	23
บทที่ 3	โปรแกรมการทำงานหลัก (MAIN PROGRAM)	26
บทที่ 4	การทดลอง	28
บทที่ 5	สรุปวิจารณ์	31

ภาคผนวก

กิตติกรรมประกาศ

หนังสืออ้างอิง

บทนำ


ในการศึกษาวิชาการด้านไมโครคอมพิวเตอร์ในเชิงวิศวกรรมนั้น SINGLE BOARD MICRO COMPUTER เป็นเครื่องมือสำคัญที่จะช่วยให้การศึกษาไมโครเป็นไปอย่างมีประสิทธิภาพ สามารถเรียนรู้และเข้าใจได้รวดเร็วขึ้น แต่ซิงเกิ้ลบอร์ดฯ ที่ใช้กันในปัจจุบันมักจะเป็นของที่ผลิตจากต่างประเทศ ทั้ง ๆ ที่สามารถที่จะพัฒนาขึ้นมาได้ กังนั้น ในการทำปริญญาโทในครั้งนี จึงได้ออกแบบซิงเกิ้ลบอร์ดฯ ชุดขึ้นมา โดยต้องการให้เป็นซิงเกิ้ลบอร์ดฯ ที่มีราคาถูก ใช้งานง่าย และมีประสิทธิภาพสูง

ในการออกแบบ SINGLE BOARD ขึ้นนี้ เราได้ศึกษาซิงเกิ้ลบอร์ดฯ ที่ใช้กันอยู่ทั่วไปหลายรุ่น จากนั้นได้ทำการรวบรวมข้อมูล วิเคราะห์ข้อดีข้อเสีย เพื่อเป็นแนวทางในการพัฒนาและออกแบบ จนสามารถกล่าวได้อย่างมั่นใจว่าเป็นซิงเกิ้ลบอร์ดฯ ที่คุ้มค่าสมราคา

1.1 ส่วนประมวลผลกลาง 8031, 8051

เป็น CPU เบอร์ใหม่ ซึ่งผลิตออกมาได้ไม่นานส่วนใหญ่มักจะนำไปใช้งานเฉพาะทาง เนื่องจากมี PORT ถึง 4 PORT ภายในตัว ที่สามารถต่อไปใช้งานได้ทันที ซึ่ง PORT บาง PORT อาจมีลักษณะเป็นทั้ง INPUT PORT และ OUTPUT PORT ใน PORT เดียวกัน ตามข้อกำหนดในการสร้างของบริษัท

BLOCK DIAGRAM *Address ในข้อ ๖*
Address ในข้อ ๗



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่าในกรณีใดๆทั้งสิ้น อีกทั้งห้ามให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 แนะนำเบื้องต้นเกี่ยวกับตระกูล MCS-51

ไมโครชิปตระกูล MCS-51 เป็นไมโครชิปที่แบ่งออกเป็นหลายตัวดังตาราง

PART	TECHNOLOGY	ON-CHIP PROGRAM MEMORY	ON-CHIP DATA MEMORY
8051AH	HMOS II	4K -- ROM	128
8031AH	HMOS II	NONE	128
8751H	HMOS I	4K -- EPROM	128
80C51	CMOS	4K -- ROM	128
80C31	CMOS	NONE	128
8052	HMOS II	8K -- ROM	256
8032	HMOS II	NONE	256

ต้นแบบ 8051 ถูกสร้างด้วยเทคโนโลยีของ HMOS 1 และ HMOS 2 ที่กำลังผลิตในปัจจุบัน
 ชื่อ 8051 AH เป็นชื่อรุ่นที่ใหม่ที่สุดของตระกูล ชื่อ 8032 และ 8052 จะมี ON-CHIP
 MEMORY เพิ่มขึ้นมากกว่าเดิม และมี 16 BIT TIMER/COUNTER TIMER ตัวใหม่ สามารถ
 ใช้ได้ในรูปแบบของ TIMER COUNTER หรือใช้ในการทำงานของ BOUD RATES- สำหรับ
 SERIAL PORT ซึ่งเราจะไม่พูดถึงรายละเอียดของ 8052 นี้

จุดเด่นของไมโครชิปตระกูล MCS-51 คือ

- 8 bit CPU
- การจ่ายไฟเลี้ยง และวงจร CLOCK
- มี I/O PORT 32 เส้น
- มี ADDRESS 64 K วางไว้สำหรับข้อมูลความจำภายนอก
- มี ADDRESS 64 K วางไว้สำหรับโปรแกรมความจำภายนอก
- มี 16 BIT TIMER/COUNTER 2 ฟังก์ชัน และสำหรับ 8052 หรือ 8032 จะมี 3 ฟังก์ชัน
- มีรูปแบบการ INTERRUPT 5 แบบ

- มี DUPLEX SERIAL PORT สมบูรณ์
- สามารถใช้งานแบบ BOOLEAN

1.3 การทำงานเกี่ยวกับหน่วยความจำ

8051 มีหน่วยความจำแยกระหว่าง โปรแกรมความจำและโปรแกรมข้อมูล โปรแกรมหน่วยความจำสามารถเก็บได้ 64 K BYTES และ 4 K เก็บได้ในตัว CHIP หน่วยความจำเก็บข้อมูลสามารถเก็บได้ 64 K BYTES สำหรับภายนอกโดยใช้ RAM และสามารถรวม 128 BYTES ในตัว CHIP RAM ด้วย (2566 BYTES สำหรับ 8052) ยังสามารถรวมกับฟังก์ชันพิเศษของรีจิสเตอร์ด้วย ดังข้อมูลนี้

Symbol	Name	Address	
*ACC	Accumulator	0E0H	
*B	B Register	0F0H	
*PSW	Program Status Word	0D0H	
SP	Stack Pointer	81H	
DPTR	Data Pointer (consisting of DPH and DPL)	83H 82H	
*P0	Port 0	80H	*P2 Port 2 0A0H
*P1	Port 1	90H	*P3 Port 3 0B0H
		*IP	Interrupt Priority Control 0B8H
		*IE	Interrupt Enable Control 0A8H
		TMOD	Timer/Counter Mode Control 89H
		+ *T2CON	Timer/Counter Control 88H
		TCON	Timer/Counter 2 Control 0C8H
		TH0	Timer/Counter 0 (high byte) 8CH
		TL0	Timer/Counter 0 (low byte) 8AH
		TH1	Timer/Counter 1 (high byte) 8DH
		TL1	Timer/Counter 1 (low byte) 8BH
		+ TH2	Timer/Counter 2 (high byte) 0CDH
		+ TL2	Timer/Counter 2 (low byte) 0CCH
		+ RCAP2H	Timer/Counter 2 Capture Register (high byte) 0CBH
		+ RCAP2L	Timer/Counter 2 Capture Register (low byte) 0CAH
		*SCON	Serial Control 98H
		SBUF	Serial Buffer 99H
		PCON	Power Control 87H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ACCUMULATOR

ACC เป็น ACCUMULATOR REGISTER มีลักษณะแบบง่าย ๆ ใช้สัญลักษณ์ A

B REGISTER

เป็น REGISTER ที่ใช้ระหว่างการคูณและหาร และในการทำงานในรูปแบบอื่นก็จะสามารถใช้งานได้เหมือนกับ SCWATCH PAD รีจิสเตอร์

PROGRAM STATUS WORD

เป็น PSW รีจิสเตอร์ บรรจุโปรแกรมสถานะต่าง ๆ ของข้อมูลตั้งรูป



Symbol	Position	Name and Significance	Symbol	Position	Name and Significance
CY	PSW.7	Carry flag.	OV	PSW.2	Overflow flag.
AC	PSW.6	Auxiliary Carry flag (For BCD operations)	--	PSW.1	(reserved)
FO	PSW.5	Flag 0 (Available to the user for general purposes.)	P	PSW.0	Parity flag. Set/cleared by hardware each instruction cycle to indicate an odd number of "one" bits in the accumulator, i.e., even parity.
RS1	PSW.4	Register bank Select control bit 1 & 0.	Note— the contents of (RS1, RS0) enable the working register banks as follows:		
RS0	PSW.3	Set/cleared by software to determine working register bank (see Note)	0 0	Bank 0	(00H-0FH) 00H-0FH
			0 1	Bank 1	(0BH-0FH) 0BH-0FH
			1 0	Bank 2	(10H-1FH) 10H-1FH
			1 1	Bank 3	(1BH-1FH) 1BH-1FH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STACK POINTER

STACK POINTER REGISTER มีความกว้าง 8 BIT จะเพิ่มก่อนข้อมูลที่เก็บไว้ในระหว่างคำสั่ง PUSH และ CALL STACK POINTER จะทำงานที่ 07H หลังจาก RESET ซึ่งแสดงว่า STACK จะเริ่มที่ตำแหน่ง 08H

DATA POINTER

DATA POINTER (DPTR) ประกอบด้วย BITE สูง (DPH) และ BITE ต่ำ (DPL) เป็นฟังก์ชันที่ใช้ HOLD 16 BIT ADDRESS หรือจะทำให้เป็น 8 BIT REGISTER อีสรระ 2 ชุด ก็ได้

TIMER REGISTERS

คู่ REGISTER (TH0, TLO), (TH 1, TC 1) และ (TH 2, TC 2) เป็นรีจิสเตอร์แบบนับ 16 BIT สำหรับ TIMER/COUNTER 0, 1 และ 2

CAPTURE REGISTERS

REGISTER (RCAP2H, RCAP2L) เป็น REGISTER สำหรับ TIMER 2 "CAPTURE MODE" ใน MODE นี้ใช้กับ 8052 ซึ่งจะไม่ง่ายถึงรายละเอียด

CONTROL REGISTER

เป็น REGISTER ฟังก์ชันพิเศษ IP, IE, TMOD, TCON, T2CON, SCON และ PCON ประกอบด้วย BIT ควบคุมและ BIT สถานะ สำหรับระบบการ INTERRUPT, TIMER/COUNTER และ SERIAL PORT

1.4 ระบบเวลาการทำงานของ CPU


รูปแบบวงจรแบ่งออกเป็น 6 STATES (12 OSCILLATOR PERIODS) แต่ละ STATE แบ่งออกเป็นเฟสครั้งแรก ระหว่างที่ CLOCK ของเฟส 1 ACTIVE และเฟสครั้งที่ 2 ระหว่างที่ CLOCK ของ เฟส 2 ACTIVE สัญลักษณ์ S1P1 (STATE 1, PHASE 1) ถึง S6P2 (STATE 6, PHASE 2) แต่ละ PHASE จะให้เวลา 1 คาบเวลา และแต่ละ STATE

จะใช้เวลา 2 คาบเวลา การทำงานเกี่ยวกับตัวเลขและเลขคณิต เกิดขึ้นในระหว่าง PHASE 1 และการส่งผ่านข้อมูลภายในของ REGISTER จะเกิดขึ้นระหว่าง PHASE 2

ในรูปภาพแสดง FETCH/EXECUTE TIMING เปรียบเทียบกับสถานะภายในและเฟส สัญญาณ ALE (ADDRESS LATCH ENGBLE) โดยปกติจะทำงาน 2 รอบ ในแต่ละ MACHINE CYCLE ครั้งหนึ่งระหว่าง S1P2 และ S2P1 และอีกครั้งระหว่าง S4P2 และ S5P1

1.5 ส่วนประกอบของ PORT และการทำงาน


PORT ทั้ง 4 ของ 8051 เป็น PORT แบบ 2 ทิศทาง แต่ละ PORT ประกอบด้วย LATCH (REGISTER ฟังก์ชันพิเศษ ของ P0-P3) และมี INPUT DRIVER กับ INPUT BUFFER ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



OUTPUT DRIVER ของ PORT 0 และ 2 และ INPUT BUFFERS ของ PORT 0 จะใช้สำหรับการเข้าถึงหน่วยความจำภายนอก

ภาพแสดง FETCH/EXECUTE TIMING



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ลาย PRINT แบบ TWO HOLD ของส่วน 8031 และ MEMORY (ไม่รวม KEY BOARD และ DISPLAY)





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



SERIAL PORT MODE 0



SERIAL PORT MODE 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 2

ในการสร้าง SINGLE BOARD โดยใช้ 8031 CPU เราจะต้องเพิ่มส่วนของหน่วยความจำเข้าไปเป็นชนิดของ RAM เนื่องจากไม่มีหน่วยความจำสำหรับเก็บข้อมูลและเราจะเพิ่มหน่วยความจำชนิด EPROM เพื่อเก็บข้อมูลเกี่ยวกับ PROGRAM MONITOR ใน 8051 CPU โครงสร้างจะมีส่วนที่สามารถเก็บข้อมูลอยู่แล้วแต่เราจะไม่สนใจเนื่องจากสามารถเก็บข้อมูลได้น้อย ในการสร้าง SINGLE BOARD ครั้งนี้เราใช้ ^{PK} 2764 EPROM เป็นตัวเก็บ PROGRAM MONITOR และ 6264 RAM เก็บข้อมูลทั่วไป มี 74 LS 373 เป็นตัว LATCH ADDRESS และใช้ 74 LS 138 เป็นตัว DECODER ที่จะเลือกใช้หน่วยความจำว่าจะใช้ตัวไหน

2.1 ขาต่าง ๆ ที่สำคัญของ 8031 CPU

- XTAL 1 และ XTAL 2

CPU จะทำงานได้ เราจะต้องป้อนสัญญาณ CLOCK ให้สามารถใช้ได้ทั้ง CRYSTALS หรือ CERAMIC RESONATORS โดยต่อดังรูป




CERAMIC RESONATOR และ CRYSTALS ความถี่ 4-6 MHz

โดยมี $C_1, C_2 = 30 \text{ pF} \pm 10 \text{ pF}$ FOR CRYSTALS
 $= 40 \text{ pF} \pm 10 \text{ pF}$ FOR CERAMIC RESONATORS

- RESET (RST)

เมื่อต้องการ RESET PROGRAM จะมีการต่อควบคู่กับ VSS และ VCC ดังรูป



บางครั้งเราอาจจะต่อให้สามารถ รีเซ็ตด้วยมือได้ด้วยเมื่อต้องการ

- INT 0 และ INT 1

เป็นขาที่ใช้ในการ INTERRUPT ต่าง ๆ มักใช้เกี่ยวกับ KEYS BOARD

- T0 , T1 (TIMER 0, TIMER 1)

- P0, P1, P2

เป็น PORT ที่สามารถนำไปต่อใช้งานเข้ากับอุปกรณ์อิเล็กทรอนิกส์ได้ทันที

- \overline{WR}

เมื่อสัญญาณมีสถานะต่ำ (0) จะทำให้ขา WRITE เกิด ACTIVE แสดงว่า CPU ต้องการเขียนข้อมูล ใช้ควบคุมขา \overline{WE} ของ RAM

✓

- RD


เมื่อสัญญาณมีสถานะต่ำ (0) จะทำให้ขา READ เกิด ACTIVE แสดงว่า CPU ต้องการอ่านข้อมูล มักต่อควบคู่กับ PSEN เพื่อไปควบคุมขา OE (OUTPUT ENABLE) ของ EPROM และ RAM ให้จ่ายข้อมูลมายัง CPU

Program store enable only place
ที่ 0 อกับ read จานหนอบ กวข ดึง

- ALE Address latch enable

เป็นขา OUTPUT จะป้อนสัญญาณเป็นจังหวะเข้ากับ PORT ที่จะป้อนค่า ADDRESS และ DATA สลับกันไป เราจึงนำขา ALE นี้ไปต่อเป็น CLOCK ให้กับ 74 LS 373 เพื่อให้ทำงานเป็นจังหวะ ๆ จึงทำหน้าที่เป็น LATCH ADDRESS จะทำงานเฉพาะจังหวะที่ CPU ส่ง

- สัญญาณ ADDRESS เท่านั้น



หลักต่าง ๆ ของ 6264 RAM

- AO-A12

เป็น BUS ADDRESS รับข้อมูลเกี่ยวกับ ADDRESS ที่เก็บข้อมูลไว้

- DO-07

เป็น BUS DATA จะปล่อยข้อมูลได้ 8 BIT

- $\overline{CS1}$, CS 2


เป็น CHIP SELECT สั่งให้ RAM ทำงานโดย $\overline{CS1}$ จะต้องได้รับสัญญาณต่ำ (0) และ CS 2 จะต้องได้รับสัญญาณสูง (1) จึงจะ ACTIVE $\overline{CS1}$ และ CS2 นี้จะต่อมาจากตัว DECODER อีกที

- \overline{WE}

ขา WRITE ENABLE จะ ACTIVE ที่สัญญาณต่ำ (0) ตัว 6264 RAM จะรับข้อมูลเข้าไปเก็บไว้

- \overline{OE}

ขา OUTPUT ENABLE จะ ACTIVE ที่สัญญาณต่ำ (0) ตัว 6264 RAM จะส่งข้อมูลออกภาพแสดงขาต่าง ๆ ของ 6264 RAM



ขาต่าง ๆ ของ 2764 EPROM

- A0-A12

เป็น BUS ADDRESS รับข้อมูลเกี่ยวกับ ADDRESS ที่เก็บข้อมูลไว้

- D0-D7

เป็น BUS DATA เก็บข้อมูลได้ 8 BIT

- \overline{CE}

ขา CHIP ENABLE เป็นขาที่เลือกให้ 2764 EPROM ทำงาน จะ ACTIVE ที่สัญญาณต่ำ (0) ค่อมมาจากตัว DECODER อีกที่


- \overline{OE}

ขา OUTPUT ENABLE จะ ACTIVE ที่สัญญาณต่ำ (0) บอกให้ 2764 EPROM จ่ายข้อมูล ออกทาง DATA BUS


- \overline{PGM}

เนื่องจาก EPROM สามารถ PROGRAM ได้เพียงครั้งเดียว เวลาลบก็ต้องใช้เครื่องลบ พิเศษเกี่ยวกับแม่เหล็กไฟฟ้า ขานี้จะใช้ในขณะ PROGRAM ข้อมูลในครั้งแรก และจะไม่มีการ PROGRAM อีกในขณะใช้งาน ขานี้จะ ACTIVE ที่สถานะต่ำ (0) เมื่อใช้งานเราจะต่อให้อยู่ ในสถานะสูง (1) เพื่อไม่ให้มีการเขียนข้อมูลเข้าไปใน EPROM อีก


ภาพแสดงขาของ 2764 EPROM



ภาพแสดง 74 LS 138 DECODER



ภาพแสดง 74 LS 373 LATCH ADDRESS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 ระบบการทำงานของ SINGLE BOARD


ตัว SINGLE CHIP 8031 ด้วยสัญญาณ OSCILLATOR ที่สร้างจาก CRYSTAL โดยเพียงแต่ต่อเข้าไปร่วมกับ CAPACITOR เนื่องจากมีวงจรภายในตัวช่วยสร้างสัญญาณด้วย PORT 0 ซึ่งมีสัญญาณ ADDRESS สลับกับสัญญาณ DATA ผ่าน เมื่อเราต้องการนำไปต่อเข้ากับ EPROM ในด้าน ADDRESS จึงต้องผ่าน LATCH เพื่อคัดสัญญาณเฉพาะ ADDRESS เข้าไป EPROM โดย LATCH จะทำงานตามสัญญาณ CLOCK ที่ต่อมาจาก ALE (ADDRESS LATCH ENABLE) ของ 8031 และต่อขยายหน่วยความจำออกไปอีกโดยใช้ RAM การทำงานของ RAM และ EPROM จะทำโดยสัญญาณ CHIP SELECT ซึ่ง DECODE ด้วย 74LS 138 เลือกจาก ADDRESS BITE สูง ของ PORT 2 โปรแกรม MONITOR จะถูกป้อนเข้าไปยัง EPROM 8031 จะเป็น CPU สั่งคำสั่งต่าง ๆ สัญญาณ \overline{RD} และ \overline{WE} (สัญญาณ \overline{OE} -OUTPUT ENABLE ของ EPROM และ RAM เกิดจากสัญญาณ \overline{PSEN} AND กับสัญญาณ \overline{RD} เนื่องจากต้องการรวม DATA ADDRESS และ PROGRAM ADDRESS ให้ง่ายต่อการโปรแกรมการใช้งาน) เมื่อต้องการอ่านและเขียนข้อมูล ภายในวงจรจะติดต่อกับภายนอกโดย KEYBOARD ซึ่งใช้หลักการ SCAN และ DISPLAY เป็น 7 SEGMENT DIODE เมื่อ KEY ข้อมูลจะเข้าไปเก็บยัง 6264 RAM CPU จะดึงโปรแกรมจาก 2764 EPROM มาจัดการกับข้อมูลที่ KEY เข้าไป แล้วส่งออกมา DISPLAY หรือเก็บไว้ใน RAM อีกครั้งหนึ่งก็ได้แล้วแต่คำสั่ง

2.3 การ SCAN KEYBOARD และ 7 SEGMENT DISPLAY


จากแผนภาพ โปรแกรมจะมีคำสั่งเปลี่ยนค่าที่ 15, 14, 13 ของ 74LS 145 อย่างรวดเร็ว เพื่อให้เกิดการ DECODE ออกมาไล่ช้าอย่างรวดเร็วจน (ขา 1, 2, 3, 4, ตามลำดับ) เป็นลักษณะการ SCAN ในสถานะ LOW เพื่อตรวจจับว่า ที่ COLUMN ใดถูกกด ในทาง ROLL ที่ต่อจาก PORT ของ 8255 จะถูก PULL UP ไว้ด้วยค่า HIGH เมื่อกด KEY สายใน ROLL ที่ถูกกดจะขี้อตกลง GND ทำให้ตรวจจับได้ว่า ถูกกดใน ROLL ไหน จากค่าที่ SCAN พบว่าเป็นการกด KEY ตัวใดแล้วจะเข้าไปโปรแกรมส่งไป MOVE DATA ใน TABLE ที่ถูกโปรแกรมเอาไว้ก่อนแล้ว ให้มาออกที่ PORT B ผ่าน BUFFER ไปยัง 7 SEGMENT DISPLAY

สำหรับ SINGLE BOARD ที่สร้างนี้จะสร้างเพื่อแสดงให้เห็นว่าใช้งานได้เท่านั้น
จึงใช้หน่วยความจำ RAM เพียงตัวเดียว ซึ่งที่จริงอาจขยายหน่วยความจำออกไปได้อีกมากมาย
โดยอาศัย DECODER เลือกตั้งรูปที่ผ่านมาแล้ว

ภาพวงจรโดยละเอียดการต่อขาต่าง ๆ ของ 8031 CPU กับหน่วยความจำ 2764
EPROM , 6264 RAM , LATCH ADDRESS 74LS 373 และ 74LS 138 DECODER



ภาพแสดงวงจรการต่อ KEYBOARD และ DISPLAY โดยใช้ 8255 เป็นตัวขยาย PORT




∞ - A
 0' - C
 1 - C
 A1 - C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TAPE INTERFACING + SOUND

ใน SINGLE BOARD จะมีวงจรเพื่อแสดงเสียงเมื่อกด KEYBOARD และ TAPE INTERFACING ด้วยก็ได้ แต่ในงานชิ้นนี้ไม่จำเป็น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 PROGRAM ย่อยของการทำงานของ FUNCTION KEY ต่าง ๆ

FUNCTIONKEY ต่าง ๆ จะมีโปรแกรมส่วนย่อยเฉพาะตัว แต่บางส่วนก็จะอ้างถึงโปรแกรมหลักด้วย

ตัวอย่าง PROGRAM ของ FUNCTION KEY เช่น

- INC KEY (INCREMENT KEY)


```

S3      : MOV      DPTR, # DISP 2
SOS2    : MOVX    A, @DPTR
          INC     A
          C JNE   A, # 110, S3S1
          MOV    A, # 0
S3S1    : MOVX    @DPTR, A
          INC    DPTR
          JZ     SOS2
          AJMP  DATA

```

DISP2 → (DPTR.)
 16bit → 16bit
 (DPTR) → (A)
 (A) → (DPTR,)

เริ่มการนำค่า DISP 2 (DISPLAY 2)



S.P. No 5 4 3 2 1 0

มาใส่ DPTR (ชี้ตำแหน่ง) แล้ว นำค่าจาก DPTR มาใส่ในตัวแปร A ต่อจากนั้น เพิ่มค่า A ขึ้นไปอีก 1 (ต้องพิจารณากรณีที่ต้องทดหลักเพิ่มด้วย) ใช้คำสั่ง (COMPAIR IMMEDIATE AND JUMP IF NOT EQUAL)

คือเปรียบเทียบ A กับ H10 ถ้าไม่เท่ากันจะ JUMP ไปที่ S3S1 (กรณีไม่มีตัวทศ)

นำค่า A ที่ได้ส่งเข้าไปแสดงผล ใน DPTR ถ้าหาก A กับ H10 มีค่าเท่ากัน จะไม่มีการ JUMP โปรแกรมจะทำงานต่อลงมายังบรรทัดถัดลงมา คือ บ้อนค่า 0 ลงไปที่ A แล้วนำค่าไปแสดงที่ DPTR ต่อจากนั้น เพิ่มค่า DPTR ซึ่งก็คือค่าของ DISP (DISPLAY) นั้นเอง ทำให้ขยับขึ้นไปอีก 1 หลัก ต่อจากนั้นจะถูก JUMP ไปที่ S0S2 จากคำสั่ง JZ (JUMP IF ACC. IS ZERO) เพราะ ถ้าเกิดการทดหลักแรกจะต้องเป็น 0 และตัวทศจะเพิ่มค่าขึ้นไปอีก 1 ตามโปรแกรมที่วน LOOP การทำงานอีกรอบ

- DEC. KEY (DECREMENT KEY)

```

DEC      : MOV     DPTR, #DISPLAY 2
DEC 2    : MOVX   A, @DPTR
          DEC     A
          CJNE   A, #HFF, DEC 3
          MOV    A, #HOF
DEC 3    : MOVX   @DPTR, A
          INC    DPTR
          CJNE   A, #HOF, DEC 2
          AJMP   DATA

```


ถ้า A = FF แล้ว ตัวไม่เพิ่ม FF แล้ว

นำค่า ใน DIS P 2 มาใส่ใน DPTR แล้วนำค่าใน DPTR มาใส่ใน A จากนั้นลดค่า A (ในกรณีที่ตัวทศเป็น 0 เมื่อลดค่าลง 1 แล้ว จะต้องดึงให้ตัวทศลดลงแล้วตัวทศจะมีค่าเป็น F) ใช้คำสั่ง CJNE ถ้า A ไม่เท่ากับ HFF จะ JUMP ไปยัง DEC 3 แล้วส่งค่า A ลงไปยัง DPTR เพื่อไป DISPLAY ถ้า A เท่ากับ HFF จะไม่มีการ JUMP จะบันทึกค่า HOF ลงเป็นหลักแรก และเพิ่มค่า DPTR ซึ่งก็คือเพิ่มหลัก DISP

เปรียบเทียบค่า A กับ HOF ซึ่งจะ JUMP ไปที่ DEC 2 เพราะถ้ามีการลดตัวทศหลักแรก จะต้องเท่ากับ HOF จาก DEC 2 ตัวทศจะลดค่าลง 1 ตามโปรแกรมที่วน LOOP การทำงานอีกรอบ

- RESET KEY

เป็น FUNCTION ทาง HARD WARE การกด RESET KEY ก็คือการ SHORT ขา RST กับ +5V.



บทที่ 3

โปรแกรมหลัก (MAIN PROGRAM)

เมื่อเริ่มต้น โปรแกรมเครื่องจะทำการแสดกนคีย์บอร์ด เพื่อตรวจสอบว่ามีคีย์ใดที่ถูกกดบ้าง ถ้าไม่มีคีย์ใดถูกกดเลย เครื่องจะย้อนกลับไปทำงานแบบเดิมซ้ำไปเรื่อย ๆ แต่หากว่ามีคีย์หนึ่งคีย์ใด ถูกกด เครื่องจะตรวจสอบว่าคีย์ที่ถูกกดนั้น คือคีย์ใดและจะทำงานตามหน้าที่ของคีย์ที่ถูกกด คือ


ถ้าคีย์ DATA ถูกกด ก็จะทำให้เครื่องพร้อมที่จะรับข้อมูลเพื่อนำไปเก็บไว้ใน MEMORY หลังจากนั้น เครื่องจะย้อนกลับไปทำการ SCAN KEY ใหม่ เพื่อตรวจสอบว่าเราป้อนข้อมูลใดเข้าไปและจะนำข้อมูลนั้นไปเก็บไว้ใน MEMORY ต่อไป แต่ถ้าคีย์ DATA มิได้ถูกกด เครื่องจะทำการตรวจสอบว่าคีย์ใดถูกกดต่อไป

เมื่อคีย์ INC ถูกกด นั้น เครื่องจะทำการเพิ่ม ADDRESS ขึ้น 1 ตำแหน่ง แล้วย้อนกลับไปทำการ SCAN KEY ใหม่

เมื่อคีย์ DEC ถูกกด นั้น เครื่องจะทำการลด ADDRESS ลง 1 ตำแหน่ง แล้วย้อนกลับไปทำการ SCAN KEY ใหม่อีก โดยจะมีลักษณะการทำงานคล้ายกับคีย์ INC

เมื่อคีย์ RUN ถูกกด นั้น เครื่องจะทำ L JMP คือการกระโดดไปทำงานตามโปรแกรม ณ ADDRESS ที่เริ่มต้นของโปรแกรมนั้น

รูป 3.1 โฟลชาร์ทการทำงานของโปรแกรมเมอริเตอร์ขั้นพื้นฐาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง

ในการทดลองบ้อนโปรแกรมลงใน EPROM มีการทดลองบ้อนโปรแกรมอย่างง่าย ๆ เพื่อทดสอบการทำงานของ DISPLAY

ตัวอย่าง สมมติต้องการทดลองโชว์ค่าเลข 3 หลัก 0

```

MOV     DPTR, #TABLE      TABLE : DB   H3F
MOV     A, # 3            DB   H06
MOVC    A, @A+DPTR       DB   H5B
MOV     DPTR, # H4001     DB   H4E
MOVX    @DPTR, A         DB   H66
INC     DPTR              DB   H6D
MOV     A, # 0            DB   H7D
MOVX    @DPTR, A         DB   H07
HERE : SJMP HERE        DB   H7F
                                DB   H6F
                                DB   H77
                                DB   H7C
                                DB   H39
                                DB   H5E
                                DB   H79
                                DB   H71
                                DB   H00
                                DB   H40

```

เริ่มจากนำ TABLE มาใส่ลงใน DPTR แล้วบ้อนเลขลงใน A นำค่า DPTR รวมกับ A จะได้ตำแหน่งใน TABLE ที่ตรงกับค่าที่บ้อนให้ 7 SECMET แล้วออกมาเป็นเลข 3 เก็บไว้ใน A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกัรนำไปใช้

นำค่า H4001(หมายถึง PORT B) ใส่เข้าไปที่ DPTR เพื่อให้ค่าที่จะออก ๆ ที่ PORT B
จากนั้นบ้อนค่า ออกไปที่ ADDRESS DPTR เราจะเห็นสัญญาณไปติดเป็นเลข 3 จากนั้น
เพิ่มค่า DPTR แล้วใส่ค่า 0 ใน A แล้วนำมา OUT ที่ ADDRESS DPTR จะทำให้ไฟที่ติดดับไป

ตัวอย่าง ทดลองป้อนโปรแกรมให้ ^{F4} COLUMN ที่ 5 ติดเลข 5 COLUMN ที่ 4 ติดเลข 4 ,
COLUMN ที่ 3 ติดเลข 3 เรียงกันที่ละ COLUMN จนถึง COLUMN 0 แล้ววนกลับไป COLUMN 5

ใหม่

```

ST 0 : MOV R0, #6          ทำ COLUMN สุดท้ายก่อน
STA  : MOV A, R0
      DEC A
      MOV DPTR, #H4002     แสดงค่า PORT C
      MOVX @DPTR, A       นำค่า COLUMN ส่งออก PORT C
      MOV DPTR, #TABLE    F5
      MOVX A, @A + DPTR   }  หาค่าตัวเลขจาก TABLE
      MOV DPTR, #H4001    }  กำหนด PORT B เพื่อส่งตัวเลขออกที่ PORT B
      MOVX @DPTR, A
      MOV R1, #0
      MOV R2, #0
DELA : DJNZ R1, DELA      }  ช่วงโปรแกรมหน่วงเวลา
      DJNZ R2, DELA
      MOV A, #0
      MOVX @DPTR, A      }  ทำให้ DISPLAY ดับทันที
      DJNZ R0, STA
      AJMP ST0
  
```

นำ 6 ใส่ในค่า R0 นำ R0 ใส่ใน A ลดค่า A เหลือ 5 (คือ COLUMN ที่ 5) เอา H4002
(PORT C) ใส่ใน DPTR แล้วนำค่า A ใส่ใน ^{F3} ADDRESS DPTR จะได้ค่า COLUMN ออกที่
PORT C นำ TABLE ใส่ใน DPTR ใช้ค่า ADDRESS A + DPTR จะได้ตัวเลขเก็บไว้

(ตัวเลข 5 ถูกเก็บ) ใส่ #4001 (PORT B) ลงใน DPTR แล้วนำค่า A (ตัวเลข) ส่งไป
ใน DPTR เพราะฉะนั้น จะได้มีการส่งข้อมูลตัวเลขออกไปทาง PORT B ใน COLUMN C
จากนั้นต้องการให้ตัวเลขติดอยู่ระยะหนึ่งใช้โปรแกรมหน่วงเวลา จะมีการทำงานวน LOOP
R1 256 ครั้ง ต่อ R2 1 ครั้ง จน R2 ครบ 256 ครั้ง (วน LOOP 256×256 รอบ)
จากนั้นผ่านโปรแกรมมาโดยการใส่ค่า 0 ใน A แล้วให้แสดงผลใน ADDRESS DPTR
ทำให้จอภาพดับ จากนั้นจะ JUMP ไปยัง STA จนกว่า R0 จะมีค่าเป็น 0 ซึ่งจะทำให้
COLUMN ลดลงทีละ 1 และตัวเลขก็ลดลงทีละ 1 ด้วย



บทที่ 5

สรุปวิจารณ์

ในการออกแบบ SINGLE BOARD ขึ้นนี้เพื่อต้องการให้ SINGLE BOARD ทำงานในชั้นพื้นฐานได้ คือ การรับส่งข้อมูลจากภายนอก การเก็บข้อมูลความจำ การนำข้อมูลออกมาใช้ทางคณิตศาสตร์ เช่น การบวก, ลบ คูณ, ทหาร และเครื่อง SINGLE BOARD นี้สามารถแสดงผลออกมาทาง DISPLAY ในรูปแบบต่าง ๆ มากมาย ทั้งนี้ขึ้นอยู่กับโปรแกรมที่เขียนเข้าไป SINGLE BOARD ที่ใช้ CPU ตัวนี้จะมีข้อได้เปรียบเหนือกว่า SINGLE BOARD ที่ใช้ CPU ตัวอื่น เนื่องจากมี FUNCTION ภายในตัวและหน่วยความจำภายในตัว ซึ่งเราสามารถโอนคำสั่งเข้าไปในหน่วยความจำภายในตัว CHIP แล้วให้ทำงานตาม FUNCTION ได้ทันที อาทิเช่น

- TIMER 0, TIMER 1

สามารถทำงานได้หลายลักษณะ อาจเป็นการนับจำนวนสัญญาณที่เข้าตัว CHIP หรือการนับสัญญาณภายในระบบ เพื่อเป็นวงจรหน่วงเวลาก็ได้ โดยไม่จำเป็นต้องใช้โปรแกรมหน่วงเวลา

- RXD, TXD

ใช้ส่งข้อมูลแบบ SERIAL PORT โดยต่อเข้ากับ IC เบอร์ 1488, 1489 จะสามารถติดต่อกับ PORT RS 232 ของ COMPUTER ได้ทันที ทำให้เราสามารถนำข้อมูลที่ทำงานอยู่ออกไปอ่านบนจอภาพได้ หรือใช้งานร่วมกับ COMPUTER ได้ง่ายมาก อาจใช้ติดต่อกับ MODEM ในงานโทรศัพท์ต่าง ๆ ได้อีกด้วย

- INTERRUPT

สามารถ INTERRUPT ได้หลายแบบ ให้ทำงานจากสัญญาณภายนอก หรือทำงานจากสัญญาณภายในระบบก็ได้

SINGLE BOARD มีประโยชน์มากในการใช้งานกับอุปกรณ์อิเล็กทรอนิกส์โดยทั่วไป การพัฒนา CPU ตัวใหม่ ๆ เพื่อใช้สร้างเป็น SINGLE BOARD จะได้ประโยชน์แตกต่างกันออกไป ตามคุณสมบัติเฉพาะของ CPU แต่ละเบอร์ และในฟังก์ชันที่ต่างกันของ CPU ซึ่งเบอร์

ต่างกันอาจจะมีความสามารถต่าง ๆ กัน ทั้งนี้ ผู้ใช้จะต้องศึกษาเกี่ยวกับการเขียนโปรแกรม
ของ CPU ตัวนั้น ๆ ให้ละเอียด ก็จะสามารถพัฒนาขีดความสามารถในการใช้งานของ
SINGLE BOARD ออกไปได้อีก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Dr. ...

ศาสตราจารย์ ...

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

D EA      KB_5:  MOV    A,R1
  FO      MOVX  A,@R1,A
  EC      MOVX  A,@R1,R1
  54F0    ANL   A,#0FFH
  64F0    XRL   A,#0FFH
  7006    JNZ   Z
  0A      INC   R2
  BA06F7  KB_6:  CJNE  R2,#06,F5
  0127    AJMP  KB_4
  514E    F_7:  ACALL DIF1
  EA      MOV   A,R2
  904002  MOV   DPTR,#14000H
  FO      MOVX  @DPTR,A
  EO      MOVX  A,@DPTR
  FC      MOV   R4,#4
  54F0    ANL   A,#0
  64F0    XRL   A,#0
  60DB    J      Z
  EC      MOV   A,R4
  7B04    MOV   R2,#4
  53      KB_9:  RLC   A
  5004    JNC   R3,F0
  DBFB    DJNZ  R3,R3
  0127    AJMP  F_4
  1B      KB_10: DEC   R3
  EA      MOV   A,R3
  23      RL   A
  23      RL   A
  2B      ADD  A,R3
  541F    ANL   A,#00011111B
  900006  MOV   DPTR,#00006H
  FO      MOVX  @DPTR,A
  904002  KB_11:  MOV   DPTR,#14002H
  EO      MOVX  A,@DPTR
  54F0    ANL   A,#0FFH
  64F0    XRL   A,#0FFH
  6009    JZ    KB_12
  514D    ACALL DIF2
  904002  MOV   DPTR,#14002H
  EA      MOV   A,R1
  FO      MOVX  @DPTR,A
  80ED    CJMP  F1,F1
  900006  KB_12:  MOV   DPTR,#140004H
  EO      MOVX  A,@DPTR
  FA      MOV   R2,A
  902007  MOV   DPTR,#STTS
  EO      MOVX  A,@DPTR
  BA0515  FO:    CJNE  R2,#05,F1
  902007  MOV   DPTR,#STTS
  7D00    MOV   R2,#0
  840005  CJNE  A,#0,F3
  7401    MOV   R1,#1
  FO      MOVX  @DPTR,A
  01F7    AJMP  DIF0
  B40165  FO1:  CJNE  A,#1,#0E
  7403    MOV   A,#F
  FO      MOVX  @DPTR,A
  01F7    AJMP  DIF0
  BA0402  F1:    CJNE  R2,#04,F3
  214D    AJMP  MP
  BA020C  F3:    CJNE  R2,#02,F4
  7D00    MOV   R1,#0
  B40102  F4:    CJNE  R2,#0,F5
  21F0    AJMP  F5
  B4014C  F5:    CJNE  R2,#0,F6
  21F0    AJMP  F6
  BA020C  F6:    CJNE  R2,#0,F7


```



10/11

B40102นี้เป็นเอกสารที่สงวนลิขสิทธิ์ภายใต้พระราชบัญญัติการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 21F0
 B4014C F5: CJNE R2,#0,F6
 21F0
 BA020C F6: CJNE R2,#0,F7

21C0			AJMP	R3
2AB	BA030C	F4:	CJNE	R2 #H03, F5
2AB	7D00		MOV	R7, #0
2AD	B40102		CJNE	A, #H01, F41
2B0	21F4		AJMP	DEC
2B2	B4033F	F41:	CJNE	A, #H03, S0E
2B5	21F4		AJMP	DEC
2B7	BA0609	F5:	CJNE	R2 #H04, F7
2BA	B40004		CJNE	A, #0, S0F3B
2BD	7D0		MOV	R5, #1
2BF	01F8		AJMP	DATA0
2C1	2164	S0F3B:	AJMP	S0F3
2C3	BA0107	F7:	CJNE	R2 #H01, F20
2C6	B4002B		CJNE	A, #0, S0E
2C9	7D02	F71:	MOV	R5, #2
2CB	01F8		AJMP	DATA0
2CD	90028F	F20:	MOV	R2, #KB_T
2DD	C0E0		PUSH	A
2DD2	EA		MOV	A, R2
2DD3	93		MOVC	A, @A + PTR
2DD4	FA		MOV	R2, #
2DD5	D0E0		POP	A
2DD7	B40002		CJNE	A #0, F21
2DDA	2179		AJMP	S0F4
2DDC	B40102	F21:	CJNE	A #1, F210
2DDF	2192		AJMP	S1
2E1	B40302	F210:	CJNE	A #1, F22
2E4	2192		AJMP	S1
2E6	B40204	F22:	CJNE	A #0, F220
2E9	7D00		MOV	R5, #0
2EB	21A2		AJMP	S1
2ED	B40404	F220:	CJNE	A #4, F220
2F0	7D00		MOV	R5, #0
2F2	21A2		AJMP	S1
2F4	020026	S0E:	LJMP	KB_T
2F7	00	DATA:	NOE	
2FB	902002	DATA0:	MOV	DPTR, #DISP2
2FB	7A02		MOV	R2, #2
2FD	E0	DATA2:	MOVX	A, @DPTR
2FE	540F		ANI	A, #H0F
300	FB		MOV	R2, #
301	A3		INC	R2
302	E0		MOVX	A, @DPTR
303	540F		ANI	A, #H0F
305	FC		MOV	R4, A
306	EC		MOV	A, R4
307	C4		SWAP	A
308	2B		ADD	A, R0
309	902008		MOV	DPTR, #PCL
30C	BA0101		CJNE	R2, #DATA3
30F	A3		INC	R2
310	F0	DATA3:	MOVX	@DPTR, A
311	902004		MOV	DPTR, #DISP4
314	DAE7		DJNZ	R2, DATA2
316	B0003		CJNE	R2, #SRB
319	FA	DATA4:	MOV	R2, A
31A	902006		MOV	DPTR, #PCL
31D	E0		MOVX	A, @DPTR
31E	FB		MOV	R2, #
31F	902007		MOV	R2, #STTS
322	E0		MOVX	@DPTR, R2
323	B40107		CJNE	R2, #DATA5
326	904005		MOV	DPTR, #H002
329	740E		MOV	R2, #
32B	F0		MOV	R2, #
32C	88B7	DATA5	MOV	R2, #




เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 หากมีผู้ใดทำซ้ำโดยไม่ได้รับอนุญาต และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

02E 8A83 MOV DPL,R3
030 E0 MOV DPL,R2
031 FA MOVX @DPTR,A
032 904002 MOV DPTR,#H4002
035 7400 MOV A,#0
037 F0 MOVX @DPTR,A
038 EA MOV R2,A
037 902000 MOV DPTR,#DISPO
03C 540F ANI A,#0F
03E F0 MOVX @DPTR,A
03F EA MOV R2,A
040 C4 SWAP A
041 540F ANI A,#0F
043 A3 INC DPTR
044 F0 MOVX @DPTR,A
045 020026 LJMP KB_4
04B 2192 S1A: AJMP S1
04A 4106 SRB: AJMP .SR
04C 00 SOF2: NOP
04D 902007 MON: MOV DPTR,#STTS
050 7400 MOV A,#0
052 F0 MOVX @DPTR,A
053 902000 MOV DPTR,#DISPO
056 7A06 MOV R2,#6
058 7410 MOV A,#10
05A F0 SOF10: MOVX @DPTR,A
05B A3 INC DPTR
05C DAFC DJNZ C,#SOF20
05E 7411 MOV A,#H11
060 F0 MOVX @DPTR,A
061 020026 LJMP KB_4
064 902008 SOF3: MOV DPTR,#PCI
067 E0 MOVX A,@DPTR
068 FA MOV R2,A
069 A3 INC DPTR
06A E0 MOVX A,@DPTR
06B FB MOV R3,A
06C 904002 MOV DPTR,#H4002
06F 7408 MOV A,#H08
071 F0 MOVX @DPTR,A
072 8B83 MOV DPL,R3
074 8A82 MOV DPL,R2
076 7400 MOV A,#0
078 73 JMP @A+DPTR
079 758300 SOF4: MOV DPL,#H00
07C 7B04 MOV R3,#H04
07E 7C03 MOV R4,#3
080 8B82 SHIFT: MOV DPL,R3
082 F0 MOVX A,@DPL
083 A3 INC DPTR
084 F0 MOVX @DPTR,A
085 1B DEC R3
086 DCFB DJNZ C,#SHIFT
088 EA MOV R2,A
089 540F ANL A,#H0F
08B 758202 MOV DPL,#H02
08E F0 MOVX @DPL,A
08F 020026 JMP KB_4
092 901000 S1: MOV DPTR,#DISPO
095 EA MOV R2,A
096 540F S11 ANI A,#0F
098 F0 MOVX @DPTR,A
099 902000 MOV DPTR,#DISPO
09C F0 MOV R2,A
09D 020026 LJMP KB_4
09F F0 MOV R2,A
09E 020026 LJMP KB_4

```



902000 เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ภายในวิทยาลัยศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 902000 ถ้ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5	E0		MOVX	00H, R7
6	A7		INC	R7
7	F0		MOVX	00H, R7
8	C4		SHL	R7
9	FB		MOV	R7, A
A	158H		DEC	R7
B	E4		MOV	A, R7
C	540F		ANL	A, #0FH
D	F0		MOVX	00H, R7
E	7B		ADD	A, R7
F	FB		MOV	R7, A
10	902008		MOV	DPTR, #08
11	E0		MOVX	A, @DPTR
12	FA		MOV	R2, A
13	A3		INC	DPTR
14	E0		MOVX	A, @DPTR
15	00C0		FLUSH	PC
16	902007		MOV	DPTR, #07
17	E0		MOVX	A, @DPTR
18	B40207		JNE	A, #02
19	904001		MOV	DPTR, #01
20	740B		MOV	R4, #0B
21	F0		MOVX	00H, R4
22	D033	522:	OPF	DPTR
23	8A82		MOV	R4, #82
24	EB		MOV	A, R4
25	F0		MOV	DPTR, #00
26	904002		MOV	DPTR, #02
27	7400		MOV	R4, #00
28	F0		MOVX	@DPTR, R4
29	902007		MOV	DPTR, #07
30	E0		MOVX	A, @DPTR
31	14		DEC	R4
32	F0		MOVX	00H, R4
33	7B90		MOV	R4, #90
34	514D	521:	ACALL	#01
35	D8FC		DJNZ	R4, #01
36	902000	57:	MOV	DPTR, #00
37	E0	5052	MOVX	A, @DPTR
38	04		INC	R4
39	B41002		CJNE	A, #10, 5351
40	7400		MOV	R4, #00
41	540F	5351:	ANL	A, #0FH
42	F0		MOVX	@DPTR, A
43	A7		INC	DPTR
44	6013		MOV	R4, #13
45	7D00		MOV	R4, #00
46	01F7		AJMP	#07
47	902000	DEC:	MOV	DPTR, #00
48	F0	DEC2:	MOVX	A, @DPTR
49	14		DEC	R4
50	B44F		CJNE	A, #4F, 0E17
51	7400		MOV	R4, #00
52	F0	DEC3:	MOVX	@DPTR, A
53	A7		INC	DPTR
54	5400		MOV	R4, #00
55	6013		MOV	R4, #13
56	01F7		AJMP	#07
57	901008	51:	MOV	DPTR, #08
58	7900		MOV	R4, #00
59	F0	501:	MOVX	@DPTR, R4
60	A7		INC	DPTR



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ผู้มีสิทธิใดๆทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0254	750710	B	MO
0255	5401	44	
0256	0F	INC	
0257	200700		
0260	73	MF	A
0261	00400	MF	
0264	50	MOVX	
0265	7E46	MOV	
0267	DEFE	KB	
0269	00400	MO	
026C	7400	MO	
026E	F1	MO	
026F	BFO0DD	MO	
0272	72	MO	
0277	3F	TAB	
0274	06	DB	
0275	5B	DB	
0276	4F	DB	
0277	66	DB	
0278	6D	DB	
0279	7D	DB	
027A	77	DB	
027B	7F	DB	
027C	6F	DB	
027D	77	DB	
027E	7C	DB	
027F	39	DB	
0280	5E	DB	
0281	79	DB	
0282	71	DB	
0283	00	DB	
0284	40	DB	
0285	00	DB	
0286	00	DB	
0287	00	DB	
0288	00	DB	
0289	00	DB	
028A	00	DB	
028B	00	DB	
028C	00	DB	
028D	0F	DB	
028E	0B	DB	
028F	07	DB	
0290	03	DB	
0291	0E	DB	
0292	0A	DB	
0293	04	DB	
0294	02	DB	
0295	0D	DB	
0296	09	DB	
0297	05	DB	
0298	01	DB	
0299	0C	DB	
029A	0E	DB	
029B	04	DB	
029C	0F	DB	



No Fatal errors

SYMBOL :

ACC	00E0	: B	0017	: BF	2000	: CONP	0006	: CON	0008	:
DISP4	2004	: DATA0	00FF	: 0000	2001	: DISP2	2002	: DPH	00B3	:
DATA2	00F1	: DATA1	0000	: 0000	0000	: DISP0	2003	: DPL2	007E	:
DPHP	007C	: DP13	0000	: 0000	2000	: DATA4	0119	: DATA	00F7	:
DEL1	001F	: DI1	0000	: 0000	0000	: DE1	01F7	: DE1	01F4	:
EX0	00A0	: EA	0000	: 0000	0000	: F21	0000	: F220	00ED	:
F31	00A7	: F	0000	: 0000	0000	: F11	00E2	: F3	0099	:
FO	007C	: F1	0000	: 0000	0000	: F21	00E2	: FO1	008C	:
F210	0E1	: F2	0000	: 0000	0000	: F21	00E2	: F21	0026	:
KB_9	004E	: KB_12	0000	: 0000	0000	: KB_0	00E5	: KB_4	0267	:
KB_2	0000	: KB_1	0000	: 0000	0000	: KB_1	0285	: KB_3	002D	:
KEY	0000	: MON	0000	: 0000	0000	: KEY	0045	: KB_5	0087	:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 : ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 INSTRUCTION SET SUMMARY

BOOLEAN VARIABLE MANIPULATION

Mnemonic	Description	Byte	Operation Period
CLR C	Clear Carry	1	12
CLR bit	Clear direct bit	2	12
SETB C	Set Carry	1	12
SETB bit	Set direct bit	2	12
CPL C	Complement Carry	1	12
CPL bit	Complement direct bit	2	12
ANL C,bit	AND direct bit to Carry	2	24
ANL C,/bit	AND complement of direct bit to Carry	2	24
ORL C,bit	OR direct bit to Carry	2	24
ORL C,/bit	OR complement of direct bit to Carry	2	24
MOV C,bit	Move direct bit to Carry	2	12
MOV bit,C	Move Carry to direct bit	2	24
JC rel	Jump if Carry is set	2	24
JNC rel	Jump if Carry not set	2	24
JB bit,rel	Jump if direct Bit is set	3	24
JNB bit,rel	Jump if direct Bit is Not set	3	24
JBC bit,rel	Jump if direct Bit is set & clear bit	3	24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*Rn = Register to***LOGICAL OPERATIONS**

Mnemonic	Description	Byte	Oscillator Period
ANI A,Rn	AND register to Accumulator	1	12
ANI A,direct	AND direct byte to Accumulator	2	12
ANI A,@R1	AND indirect RAM to Accumulator	1	12
ANI A,#data	AND immediate data to Accumulator	2	12
ANI direct,A	AND Accumulator to direct byte	2	12
ANI direct,#data	AND immediate data to direct byte	3	24
ORI A,Rn	OR register to Accumulator	1	12
ORI A,direct	OR direct byte to Accumulator	2	12
ORI A,@R1	OR indirect RAM to Accumulator	1	12
ORI A,#data	OR immediate data to Accumulator	2	12
ORI direct,A	OR Accumulator to direct byte	2	12
ORI direct,#data	OR immediate data to direct byte	3	24
XRI A,Rn	Exclusive-OR register to Accumulator	1	12
XRI A,direct	Exclusive-OR direct byte to Accumulator	2	12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 INSTRUCTION SET SUMMARY

LOGICAL OPERATIONS Cont.

	Mnemonic	Description	Byte	Oscillator Period
XRL	A,@Ri	Exclusive-OR indirect RAM to Accumulator	1	12
XRL	A,#data	Exclusive-OR Immediate data to Accumulator	2	12
XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	12
XRL	direct,#data	Exclusive-OR immediate data to direct byte	3	24
CLR	A	Clear Accumulator	1	12
CPL	A	Complement Accumulator	1	12
RL	A	Rotate Accumulator Left	1	12
RLC	A	Rotate Accumulator Left through the Carry	1	12
RR	A	Rotate Accumulator Right	1	12
RRC	A	Rotate Accumulator Right through the Carry	1	12
SWAP	A	Swap nibbles within the Accumulator	1	12

ARITHMETIC OPERATIONS

Mnemonic	Description	Byte	Oscillator Period
ADD A,Rn	Add register to Accumulator	1	12
ADD A,direct	Add direct byte to Accumulator	2	12
ADD A,@Ri	Add indirect RAM to Accumulator	1	12
ADD A,#data	Add immediate data to Accumulator	2	12
ADDC A,Rn	Add register to Accumulator with Carry	1	12
ADDC A,direct	Add direct byte to Accumulator with Carry	2	12
ADDC A,@Ri	Add indirect RAM to Accumulator with Carry	1	12
ADDC A,#data	Add immediate data to Acc with Carry	2	12
SUBB A,Rn	Subtract register from Acc with borrow	1	12
SUBB A,direct	Subtract direct byte from Acc with borrow	2	12

8051 INSTRUCTION SET SUMMARY

ARITHMETIC OPERATIONS Cont.

Mnemonic	Description	Byte	Oscillator Period
SUBB	A,@Ri Subtract indirect RAM from Acc with borrow	1	12
SUBB	A,#data Subtract immediate data from Acc with borrow	2	12
INC	A Increment Accumulator	1	12
INC	Rn Increment register	1	12
INC	direct Increment direct byte	2	12
INC	@Ri Increment indirect RAM	1	12
DEC	A Decrement Accumulator	1	12
DEC	Rn Decrement Register	1	12
DEC	direct Decrement direct byte	2	12
DEC	@Ri Decrement indirect RAM	1	12
INC	DPTR Increment Data Pointer	1	24
MUL	AB Multiply A & B	1	48
DIV	AB Divide A by B	1	48
DA	A Decimal Adjust Accumulator	1	12

PROGRAM BRANCHING

Mnemonic	Description	Byte	Oscillator Period
ACALL	addr11 Absolute Subroutine Call	2	24
LCALL	addr16 Long Subroutine Call	3	24
RET	Return from Subroutine	1	24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 INSTRUCTION SET SUMMARY

PROGRAM BRANCHING (Cont)			
	Macrocode	Description	Oscillator Byte Period
	RET1	Return from interrupt	1 24
	AJMP addr11	Absolute Jump	2 24
	LJMP addr16	Long Jump	3 24
	SJMP rel	Short Jump (relative addr)	2 24
	JMP @A+DPTR	Jump indirect relative to the DPTR	1 24
	JZ rel	Jump if Accumulator is Zero	2 24
	JNZ rel	Jump if Accumulator is Not Zero	2 24
	CJNE A,direct,rel	Compare direct byte to Acc and Jump if Not Equal	3 24
	CJNE A,#data,rel	Compare immediate to Acc and Jump if Not Equal	3 24
	CJNE Rn,#data,rel	Compare immediate to register and Jump If Not Equal	3 24
	CJNE @Ri,#data,rel	Compare immediate to indirect and Jump if Not Equal	3 24
	DJNZ Rn,rel	Decrement register and Jump if Not Zero	3 24
	DJNZ direct,rel	Decrement direct byte and Jump if Not Zero	3 24
	NOP	No Operation	1 12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 INSTRUCTION SET SUMMARY

DATA TRANSFER

	Mnemonic	Description	Byte	Oscillator Period
MOV	A,Rn	Move register to Accumulator	1	12
MOV	A,direct	Move direct byte to Accumulator	2	12
MOV	A,@Ri	Move indirect RAM to Accumulator	1	12
MOV	A,#data	Move immediate data to Accumulator	2	12
MOV	Rn,A	Move Accumulator to register	1	12
MOV	Rn,direct	Move direct byte to register	2	24
MOV	Rn,#data	Move immediate data to register	2	12
MOV	direct,A	Move Accumulator to direct byte	2	12
MOV	direct,Rn	Move register to direct byte	2	24
MOV	direct,direct	Move direct byte to direct	3	24
MOV	direct,@Ri	Move indirect RAM to direct byte	2	24
MOV	direct,#data	Move immediate data to direct byte	3	24
MOV	@Ri,A	Move Accumulator to indirect RAM	1	12
MOV	@Ri,direct	Move direct byte to indirect RAM	2	24
MOV	@Ri,#data	Move immediate data to indirect RAM	2	12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกานำไปใช้

8051 INSTRUCTION SET SUMMARY

DATA TRANSFER Cont.

Mnemonic	Description	Byte	Oscillator Period
MOV DPTR, #data16	Load Data Pointer with a 16-bit constant	3	24
MOVC A, @A+DPTR	Move Code byte relative to DPTR to Acc	1	24
MOVC A, @A+PC	Move Code byte relative to PC to Acc	1	24
MOVX A, @Ri	Move External RAM (8-bit addr) to Acc	1	24
MOVX A, @DPTR	Move External RAM (16-bit addr) to Acc	1	24
MOVX @Ri, A	Move Acc to External RAM (8-bit addr)	1	24
MOVX @DPTR, A	Move Acc to External RAM (16-bit addr)	1	24
PUSH direct	Push direct byte onto stack	2	24
POP direct	Pop direct byte from stack	2	24
XCH A, Rn	Exchange register with Accumulator	1	12
XCH A, direct	Exchange direct byte with Accumulator	2	12
XCH A, @Ri	Exchange indirect RAM with Accumulator	1	12
XCHD A, @Ri	Exchange low-order Digit indirect RAM with Acc	1	12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ACALL **addr11**

Function: Absolute Call

Description: ACALL unconditionally calls a subroutine located at the indicated address. The instruction increments the PC twice to obtain the address of the following instruction, then pushes the 16-bit result onto the stack (low-order byte first) and increments the stack pointer twice. The destination address is obtained by successively concatenating the five high-order bits of the incremented PC, opcode bits 7-5, and the second byte of the instruction. The subroutine called must therefore start within the same 2K-block of the program memory as the first byte of the instruction following ACALL. No flags are affected.

Example: Initially SP equals 07H. The label "SUBRTN" is at program memory location 0345H. After executing the instruction,


ACALL SUBRTN

at location 0123H, SP will contain 09H, internal RAM locations 08H and 09H will contain 25H and 01H, respectively, and the PC will contain 0345H.

Bytes: 2


Cycles: 2

Encoding:



Operation:

- ACALL
- (PC) ← (PC) + 2
- (SP) ← (SP) + 1
- ((SP)) ← (PC7-0)
- (SP) ← (SP) + 1
- ((SP)) ← (PC15-8)
- (PC10-0) ← page address



ADD A,<src-byte>

Function: Add
Description: ADD adds the byte variable indicated to the accumulator, leaving the result in the accumulator. The carry and auxiliary-carry flags are set, respectively, if there is a carry-out from bit 7 or bit 3, and cleared otherwise. When adding unsigned integers, the carry flag indicates an overflow occurred.

OV is set if there is a carry-out of bit 6 but not out of bit 7, or a carry-out of bit 7 but not bit 6; otherwise OV is cleared. When adding signed integers, OV indicates a negative number produced as the sum of two positive operands, or a positive sum from two negative operands.

Four source operand addressing modes are allowed: register, direct, register-indirect, or immediate.

Example: The accumulator holds 0C3H (11000011B) and register 0 holds 0AAH (10101010B). The instruction,

ADD A,R0

will leave 6DH (01101101B) in the accumulator with the AC flag cleared and both the carry flag and OV set to 1.

ADD A,Rn

Bytes: 1
Cycles: 1

Encoding: 0 0 1 0 1 r r r

Operation: ADD
 $(A) \leftarrow (A) + (Rn)$

ADD A,direct

Bytes: 2
Cycles: 1

Encoding: 0 0 1 0 0 1 0 1 direct address

Operation: ADD
 $(A) \leftarrow (A) + (\text{direct})$

ADD A,@RI

Bytes: 1
Cycles: 1

Encoding: 0 0 1 0 0 1 1 i

Operation: ADD
 $(A) \leftarrow (A) + ((Ri))$

ADD A,#data

Bytes: 2
Cycles: 1

Encoding: 0 0 1 0 0 1 0 0 immediate data

Operation: ADD
 $(A) \leftarrow (A) + \#data$

ADDC A, <src-byte>

Function: Add with Carry

Description: ADDC simultaneously adds the byte variable indicated, the carry flag and the accumulator contents, leaving the result in the accumulator. The carry and auxiliary-carry flags are set, respectively, if there is a carry-out from bit 7 or bit 3, and cleared otherwise. When adding unsigned integers, the carry flag indicates an overflow occurred.

OV is set if there is a carry-out of bit 6 but not out of bit 7, or a carryout of bit 7 but not out of bit 6; otherwise OV is cleared. When adding signed integers, OV indicates a negative number produced as the sum of two positive operands or a positive sum from two negative operands.

Four source operand addressing modes are allowed: register, direct, register-indirect, or immediate.

Example: The accumulator holds 0C3H (11000011B) and register 0 holds 0AAH (10101010B) with the carry flag set. The instruction,

ADDC A,R0

will leave 6EH (01101110B) in the accumulator with AC cleared and both the carry flag and OV set to 1.

ADDC A,Rn

Bytes:

1

Cycles:

1

Encoding:

0 0 1 1 1 r r r

Operation:

ADDC

$(A) \leftarrow (A) + (C) + (R_n)$

ADDC A,direct

Bytes:

2

Cycles:

1

Encoding:

0 0 1 1 0 1 0 1 direct address

Operation:

ADDC

$(A) \leftarrow (A) + (C) + (\text{direct})$

ADDC A,@RI

Bytes: 1

Cycles: 1

Encoding:

0	0	1	1	0	1	1	i
---	---	---	---	---	---	---	---

Operation: ADDC
 $(A) \leftarrow (A) + (C) + ((R_i))$ **ADDC A,#data**

Bytes: 2

Cycles: 1

Encoding:

0	0	1	1	0	1	0	0
---	---	---	---	---	---	---	---

immediate data

Operation: ADDC
 $(A) \leftarrow (A) + (C) + \#data$ **AJMP addr11**

Function: Absolute Jump

Description: AJMP transfers program execution to the indicated address, which is formed at run-time by concatenating the high-order five bits of the PC (*after* incrementing the PC twice), opcode bits 7-5, and the second byte of the instruction. The destination must therefore be within the same 2K block of program memory as the first byte of the instruction following AJMP.

Example: The label "JMPADR" is at program memory location 0123H. The instruction, AJMP JMPADR is at location 0345H and will load the PC with 0123H.

Bytes: 2

Cycles: 2

Encoding:

a10	a9	a8	0	0	0	0	1
-----	----	----	---	---	---	---	---

a7	a6	a5	a4	a3	a2	a1	a0
----	----	----	----	----	----	----	----

Operation: AJMP
 $(PC) \leftarrow (PC) + 2$
 $(PC_{10-0}) \leftarrow \text{page address}$

ANL <dest-byte> , <src-byte>

Function: Logical-AND for byte variables
Description: ANL performs the bitwise logical-AND operation between the variables indicated and stores the results in the destination variable. No flags are affected.

The two operands allow six addressing mode combinations. When the destination is the accumulator, the source can use register, direct, register-indirect, or immediate addressing; when the destination is a direct address, the source can be the accumulator or immediate data.

Note: When this instruction is used to modify an output port, the value used as the original port data will be read from the output data latch, *not* the input pins.

Example: If the accumulator holds 0C3H (11000011B) and register 0 holds 04H (0101010B) then the instruction,

ANL A,R0

will leave 41H (01000001B) in the accumulator.

When the destination is a directly-addressed byte, this instruction will clear combinations of bits in any RAM location or hardware register. The mask byte determining the pattern of bits to be cleared would either be a constant contained in the instruction or a value computed in the accumulator at run-time. The instruction,

ANL PI,#01110011B

will clear bits 7, 3, and 2 of output port 1.

ANL A,Rn
Bytes: 1
Cycles: 1

Encoding:

0	1	0	1	1	r	r	r'
---	---	---	---	---	---	---	----

Operation:

ANL
(A) ← (A) ^ (Rn)

ANL A,direct

Bytes: 2

Cycles: 1

Encoding:

0	1	0	1	0	1	0	1
---	---	---	---	---	---	---	---

 direct address

Operation: ANL
 $(A) \leftarrow \bar{(A)} \wedge (\text{direct})$

ANL A,@Ri

Bytes: 1

Cycles: 1

Encoding:

0	1	0	1	0	1	1	i
---	---	---	---	---	---	---	---

Operation: ANL
 $(A) \leftarrow (A) \wedge ((Ri))$

ANL A,#data

Bytes: 2

Cycles: 1

Encoding:

0	1	0	1	0	1	0	0
---	---	---	---	---	---	---	---

 immediate data

Operation: ANL
 $(A) \leftarrow (A) \wedge \#data$

ANL direct,A

Bytes: 2

Cycles: 1

Encoding:

0	1	0	1	0	0	1	0
---	---	---	---	---	---	---	---

 direct address

Operation: ANL
 $(\text{direct}) \leftarrow (\text{direct}) \wedge (A)$

ANL direct,#data

Bytes: 3

Cycles: 2

Encoding:

0	1	0	1	0	0	1	1
---	---	---	---	---	---	---	---

 direct address immediate data

Operation: ANL
 $(\text{direct}) \leftarrow (\text{direct}) \wedge \#data$

ANL C, <src-bit>

Function: Logical-AND for bit variables
Description: If the Boolean value of the source bit is a logical 0 then clear the carry flag; otherwise leave the carry flag in its current state. A slash ("/") preceding the operand in the assembly language indicates that the logical complement of the addressed bit is used as the source value, *but the source bit itself is not affected*. No other flags are affected.

Example: Only direct bit addressing is allowed for the source operand.
Set the carry flag if, and only if, P1.0 = 1, ACC. 7 = 1, and OV = 0:

```
MOV C,P1.0 ;LOAD CARRY WITH INPUT PIN STATE
ANL C,ACC.7 ;AND CARRY WITH ACCUM. BIT 7
ANL C,/OV ;AND WITH INVERSE OF OVERFLOW FLAG
```

ANL C,bit
Bytes: 2
Cycles: 2

Encoding: 1 0 0 0 | 0 0 1 0 bit, address

Operation: ANL
 $(C) \leftarrow (C) \wedge (\text{bit})$

ANL C,/bit
Bytes: 2
Cycles: 2

Encoding: 1 0 1 1 | 0 0 0 0 bit address

Operation: ANL
 $(C) \leftarrow (C) \wedge \neg(\text{bit})$

CJNE <dest-byte>, <src-byte>, rel

Function: Compare and Jump if Not Equal.
Description: CJNE compares the magnitudes of the first two operands, and branches if their values are not equal. The branch destination is computed by adding the signed relative-displacement in the last instruction byte to the PC, after incrementing the PC to the start of the next instruction. The carry flag is set if the unsigned integer value of <dest-byte> is less than the unsigned integer value of <src-byte>; otherwise, the carry is cleared. Neither operand is affected.

The first two operands allow four addressing mode combinations: the accumulator may be compared with any directly addressed byte or immediate data, and any indirect RAM location or working register can be compared with an immediate constant.

Example: The accumulator contains 34H. Register 7 contains 56H. The first instruction in the sequence,

```

        CJNE    R7,#60H, NOT_EQ
;
;           ...           ; R7 = 60H.
NOT_EQ: JC     REQ_LOW   ; IF R7 < 60H.
;           ...           ; R7 > 60H.
    
```

sets the carry flag and branches to the instruction at label NOT_EQ. By testing the carry flag, this instruction determines whether R7 is greater or less than 60H.

If the data being presented to port 1 is also 34H, then the instruction,

```
WAIT: CJNE A,PI,WAIT
```

clears the carry flag and continues with the next instruction in sequence, since the accumulator does equal the data read from PI. (If some other value was being input on PI, the program will loop at this point until the PI data changes to 34H.)

CJNE A,direct,rel

Bytes: 3

Cycles: 2

Encoding:



Operation:

```

(PC) ← (PC) + 3
IF (A) <> (direct)
THEN
    (PC) ← (PC) + relative offset
IF (A) < (direct)
THEN
    (C) ← 1
ELSE
    (C) ← 0
    
```


CLR A

Function: Clear Accumulator
Description: The accumulator is cleared (all bits set to zero). No flags are affected.
Example: The accumulator contains 5CH (01011100B). The instruction,

CLR A

will leave the accumulator set to 00H (00000000B).

Bytes: 1
Cycles: 1

Encoding:

1	1	1	0	0	1	0	0
---	---	---	---	---	---	---	---

Operation: CLR
(A) ← 0

CLR bit

Function: Clear bit
Description: The indicated bit is cleared (reset to zero). No other flags are affected. CLR can operate on the carry flag or any directly addressable bit.

Example: Port 1 has previously been written with 5DH (01011101B). The instruction,
CLR P1.2
will leave the port set to 59H (01011001B).

CLR C

Bytes: 1
Cycles: 1

Encoding:

1	1	0	0	0	0	1	1
---	---	---	---	---	---	---	---

Operation: CLR
(C) ← 0

CLR bit

Bytes: 2
Cycles: 1

Encoding:

1	1	0	0	0	0	1	0
---	---	---	---	---	---	---	---

bit address

Operation: CLR
(bit) ← 0

CPL A

Function: Complement Accumulator
Description: Each bit of the accumulator is logically complemented (one's complement). Bits which previously contained a one are changed to zero and vice-versa. No flags are affected.
Example: The accumulator contains 5CH (01011100B). The instruction,
CPL A
will leave the accumulator set to 0A3H (10100011B).
Bytes: 1
Cycles: 1

Encoding:

1	1	1	1	0	1	0	0
---	---	---	---	---	---	---	---

Operation: CPL
(A) ← \neg (A)

CPL bit

Function: Complement bit
Description: The bit variable specified is complemented. A bit which had been a one is changed to zero and vice-versa. No other flags are affected. CLR can operate on the carry or any directly addressable bit.

Note: When this instruction is used to modify an output pin, the value used as the original data will be read from the output data latch, *not* the input pin.
Example: Port 1 has previously been written with 5BH (01011101B). The instruction sequence,

CPL P1.1
CPL P1.2

will leave the port set to 5BH (01011011B).

CPL C

Bytes: 1
Cycles: 1

Encoding:

1	0	1	1	0	0	1	1
---	---	---	---	---	---	---	---

Operation: CPL
(C) ← \neg (C)

CPL bit
Bytes: 2
Cycles: 1

Encoding:

1	0	1	1	0	0	1	0
---	---	---	---	---	---	---	---

bit address

Operation: CPL
(bit) ← \neg (bit)

DA A

Function: Decimal-adjust Accumulator for Addition
Description: DA A adjusts the eight-bit value in the accumulator resulting from the earlier addition of two variables (each in packed-BCD format), producing two four-bit digits. Any ADD or ADDC instruction may have been used to perform the addition.

If accumulator bits 3-0 are greater than nine (xxxx1010-xxxx1111), or if the AC flag is one, six is added to the accumulator producing the proper BCD digit in the low-order nibble. This internal addition would set the carry flag if a carry-out of the low-order four-bit field propagated through all high-order bits, but it would not clear the carry flag otherwise.

If the carry flag is now set, or if the four high-order bits now exceed nine (1010xxxx-1111xxxx), these high-order bits are incremented by six, producing the proper BCD digit in the high-order nibble. Again, this would set the carry flag if there was a carry-out of the high-order bits, but wouldn't clear the carry. The carry flag thus indicates if the sum of the original two BCD variables is greater than 100, allowing multiple precision decimal addition. OV is not affected.

All of this occurs during the one instruction cycle. Essentially, this instruction performs the decimal conversion by adding 00H, 06H, 60H, or 66H to the accumulator, depending on initial accumulator and PSW conditions.

Note: DA A cannot simply convert a hexadecimal number in the accumulator to BCD notation, nor does DA A apply to decimal subtraction.

Example: The accumulator holds the value 56H (01010110B) representing the packed BCD digits of the decimal number 56. Register 3 contains the value 67H (01100111B) representing the packed BCD digits of the decimal number 67. The carry flag is set. The instruction sequence,

```
ADDC  A,R3
DA    A
```

will first perform a standard two's-complement binary addition, resulting in the value 0BEH (10111110) in the accumulator. The carry and auxiliary carry flags will be cleared.

The Decimal Adjust instruction will then alter the accumulator to the value 24H (00100100B), indicating the packed BCD digits of the decimal number 24, the low-order two digits of the decimal sum of 56, 67, and the carry-in. The carry flag will be set by the Decimal Adjust instruction, indicating that a decimal overflow occurred. The true sum 56, 67, and 1 is 124.

BCD variables can be incremented or decremented by adding 01H or 99H. If the accumulator initially holds 30H (representing the digits of 30 decimal), then the instruction sequence,

```
ADD  A,#99H
DA   A
```

will leave the carry set and 29H in the accumulator, since $30 + 99 = 129$. The low-order byte of the sum can be interpreted to mean $30 - 1 = 29$.

Bytes: 1
Cycles: 1

Encoding:

1	1	0	1	0	1	0	0
---	---	---	---	---	---	---	---

Operation: DA
-contents of Accumulator are BCD
IF $[(A3-0) > 9] \vee [(AC) = 1]$
THEN $(A3-0) \leftarrow (A3-0) + 6$
AND
IF $[(A7-4) > 9] \vee [(C) = 1]$
THEN $(A7-4) \leftarrow (A7-4) + 6$

DEC byte

Function: Decrement
Description: The variable indicated is decremented by 1. An original value of 00H will underflow to 0FFH. No flags are affected. Four operand addressing modes are allowed: accumulator, register, direct, or register-indirect.

Note: When this instruction is used to modify an output port, the value used as the original port data will be read from the output data latch, *not* the input pins.

Example: Register 0 contains 7FH (01111111B). Internal RAM locations 7EH and 7FH contain 00H and 40H, respectively. The instruction sequence,

```
DEC @R0
DEC R0
DEC @R0
```

will leave register 0 set to 7EH and internal RAM locations 7EH and 7FH set to 0FFH and 3FH.

DEC A

Bytes: 1

Cycles: 1

Encoding:

0	0	0	1	0	1	0	0
---	---	---	---	---	---	---	---

Operation:

DEC
(A) ← (A) - 1

DEC Rn

Bytes: 1

Cycles: 1

Encoding:

0	0	0	1	1	r	r	r
---	---	---	---	---	---	---	---

Operation:

DEC
(Rn) ← (Rn) - 1

DEC direct

Bytes: 2

Cycles: 1

Encoding:

0 0 0 1 | 0 1 0 1

direct address

Operation:

DEC

(direct) ← (direct) - 1

DEC @Ri

Bytes: 1

Cycles: 1

Encoding:

0 0 0 1 | 0 1 1 i

Operation:

DEC

((Ri)) ← ((Ri)) - 1

DIV AB

Function: Divide

Description:

DIV AB divides the unsigned eight-bit integer in the accumulator by the unsigned eight-bit integer in register B. The accumulator receives the integer part of the quotient; register B receives the integer remainder. The carry and OV flags will be cleared.

Exception: if B had originally contained 00H, the values returned in the accumulator and B-register will be undefined and the overflow flag will be set. The carry flag is cleared in any case.

Example:

The accumulator contains 251 (0FBH or 11111011B) and B contains 18 (12H or 00010010B). The instruction,

DIV AB

will leave 13 in the accumulator (0DH or 00001101B) and the value 17 (11H or 00010001B) in B, since $251 = (13 \times 18) + 17$. Carry and OV will both be cleared.

Bytes: 1

Cycles: 4

Encoding:

1 0 0 0 | 0 1 0 0

Operation:

DIV

(A)15-8 ← (A) / (B)

(B)7-0

DJNZ <byte>, <rel-addr>

Function: Decrement and Jump if Not Zero

Description: DJNZ decrements the location indicated by I, and branches to the address indicated by the second operand if the resulting value is not zero. An original value of 00H will underflow to 0FFH. No flags are affected. The branch destination would be computed by adding the signed relative-displacement value in the last instruction byte to the PC, after incrementing the PC to the first byte of the following instruction.

The location decremented may be a register or directly addressed byte.

Note: When this instruction is used to modify an output port, the value used as the original port data will be read from the output data latch, *not* the input pins.

Example: Internal RAM locations 40H, 50H, and 60H contain the values 01H, 70H, and 15H, respectively. The instruction sequence,

```
DJNZ 40H, LABEL__1
DJNZ 50H, LABEL__2
DJNZ 60H, LABEL__3
```

will cause a jump to the instruction at label LABEL__2 with the values 00H, 6FH, and 15H in the three RAM locations. The first jump was *not* taken, because the result was zero.

This instruction provides a simple way of executing a program loop a given number of times, or for adding a moderate time delay (from 2 to 512 machine cycles) with a single instruction. The instruction sequence,

```
MOV R2, #8
TOGGLE: CPL P1.7
        DJNZ R2, TOGGLE
```

will toggle P1.7 eight times, causing four output pulses to appear at bit 7 of output port 1. Each pulse will last three machine cycles; two for DJNZ and one to alter the pin.

DJNZ Rn,rel

Bytes: 2

Cycles: 2

Encoding:

1 1 0 1 | 1 r r r direct address

Operation:

DJNZ

$(PC) \leftarrow (PC) + 2$

$(Rn) \leftarrow (Rn) - 1$

IF $(Rn) > 0$ or $(Rn) < 0$

THEN

$(PC) \leftarrow (PC) + rel$

DJNZ direct,rel

Bytes: 3

Cycles: 2

Encoding:

1 1 0 1 | 0 1 0 1 direct address rel. address

Operation:

DJNZ

$(PC) \leftarrow (PC) + 2$

$(direct) \leftarrow (direct) - 1$

IF $(direct) > 0$ or $(direct) < 0$

THEN

$(PC) \leftarrow (PC) + rel$

INC <byte>

Function: Increment

Description: INC increments the indicated variable by 1. An original value of 0FFH will overflow to 00H. No flags are affected. Three addressing modes are allowed: register, direct, or register-indirect.

Note: When this instruction is used to modify an output port, the value used as the original port data will be read from the output data latch, *not* the input pins.

INC @Ri

Bytes: 1

Cycles: 1

Encoding:

0	0	0	0	0	1	1	i
---	---	---	---	---	---	---	---

Operation:

INC
 $((Ri)) \leftarrow ((Ri)) + 1$

INC DPTR

Function: Increment Data Pointer

Description: Increment the 16-bit data pointer by 1. A 16-bit increment (modulo 2¹⁶) is performed; an overflow of the low-order byte of the data pointer (DPL) from 0FFH to 00H will increment the high-order byte (DPH). No flags are affected.

Example: This is the only 16-bit register which can be incremented. Registers DPH and DPL contain 12H and 0FEH, respectively. The instruction sequence,

```
INC DPTR 12FE
INC DPTR 12FF
INC DPTR 1300
INC DPTR 1301
```

will change DPH and DPL to 13H and 01H.

Bytes: 1

Cycles: 2

Encoding:

1	0	1	0	0	0	1	1
---	---	---	---	---	---	---	---

Operation:

INC
 $(DPTR) \leftarrow (DPTR) + 1$

JB bit,rel

Function: Jump if Bit set

Description: If the indicated bit is a one, jump to the address indicated; otherwise proceed with the next instruction. The branch destination is computed by adding the signed relative-displacement in the third instruction byte to the PC, after incrementing the PC to the first byte of the next instruction. *The bit tested is not modified.* No flags are affected.

Example: The data present at input port 1 is 11001010B. The accumulator holds 56 (01010110B). The instruction sequence,

```
JB P1.2,LABEL1
JB ACC.2,LABEL2
```

will cause program execution to branch to the instruction at label LABEL2.

Bytes: 3

Cycles: 2

Encoding:

0	0	1	0	0	0	0	0	bit address	rel. address
---	---	---	---	---	---	---	---	-------------	--------------

Operation:

```
JB
(PC) ← (PC) + 3
IF (bit) = 1
THEN
(PC) ← (PC) + rel
```

JBC bit,rel

Function: Jump if Bit is set and Clear bit

Description: If the indicated bit is one, branch to the address indicated; otherwise proceed with the next instruction. *In either case, clear the designated bit.* The branch destination is computed by adding the signed relative-displacement in the third instruction byte to the PC, after incrementing the PC to the first byte of the next instruction. No flags are affected.

Note: When this instruction is used to test an output pin, the value used as the original data will be read from the output data latch, *not* the input pin.

Example: The accumulator holds 56H (01010110B). The instruction sequence,

```
JBC ACC.3,LABEL1
JBC ACC.2,LABEL2
```

will cause program execution to continue at the instruction identified by the label LABEL2, with the accumulator modified to 52H (01010010B).

Bytes: 3
Cycles: 2

Encoding:

0	0	0	1	0	0	0	0
---	---	---	---	---	---	---	---

bit address

rel. address

Operation: JBC
 $(PC) \leftarrow (PC) + 3$
IF (bit) = 1.
THEN
 (bit) \leftarrow 0
 $(PC) \leftarrow (PC) + \text{rel}$

JC rel

Function: Jump if Carry is set
Description: If the carry flag is set, branch to the address indicated; otherwise proceed with the next instruction. The branch destination is computed by adding the signed relative-displacement in the second instruction byte to the PC, after incrementing the PC twice. No flags are affected.

Example: The carry flag is cleared. The instruction sequence,
JC LABEL1
CPL C
JC LABEL2
will set the carry and cause program execution to continue at the instruction identified by the label LABEL2.

Bytes: 2
Cycles: 2

Encoding:

0	1	0	0	0	0	0	0
---	---	---	---	---	---	---	---

rel. address

Operation: JC
 $(PC) \leftarrow (PC) + 2$
IF (C) = 1
THEN
 $(PC) \leftarrow (PC) + \text{rel}$

JMP @A + DPTR

Function: Jump indirect

Description: Add the eight-bit unsigned contents of the accumulator with the sixteen-bit data pointer, and load the resulting sum to the program counter. This will be the address for subsequent instruction fetches. Sixteen-bit addition is performed (modulo 2^{16}): a carry-out from the low-order eight bits propagates through the higher-order bits. Neither the accumulator nor the data pointer is altered. No flags are affected.

Example: An even number from 0 to 6 is in the accumulator. The following sequence of instructions will branch to one of four AJMP instructions in a jump table starting at JMP__TBL:

```
MOV     DPTR,#JMP__TBL
JMP     @A + DPTR
JMP__TBL: AJMP LABEL0
          AJMP LABEL1
          AJMP LABEL2
          AJMP LABEL3
```

If the accumulator equals 04H when starting this sequence, execution will jump to label LABEL2. Remember that AJMP is a two-byte instruction, so the jump instructions start at every other address.

Bytes:

1

Cycles:

2

Encoding:

0	1	1	1	0	0	1	1
---	---	---	---	---	---	---	---

Operation:

JMP
(PC) ← (A) + (DPTR)

JNB bit,rel

Function: Jump if Bit Not set

Description: If the indicated bit is a zero, branch to the indicated address; otherwise proceed with the next instruction. The branch destination is computed by adding the signed relative-displacement in the third instruction byte to the PC, after incrementing the PC to the first byte of the next instruction. *The bit tested is not modified.* No flags are affected.

Example: The data present at input port 1 is 11001010B. The accumulator holds 56H (01010110B). The instruction sequence,

```
JNB P1.3,LABEL1  
JNB ACC.3,LABEL2
```

will cause program execution to continue at the instruction at label LABEL2.

Bytes: 3
Cycles: 2

Encoding:

0	0	1	1	0	0	0	0
---	---	---	---	---	---	---	---

bit address rel. address

Operation:
$$\begin{aligned} & \text{JNB} \\ & (\text{PC}) \leftarrow (\text{PC}) + 3 \\ & \text{IF (bit) = 0} \\ & \text{THEN } (\text{PC}) \leftarrow (\text{PC}) + \text{rel.} \end{aligned}$$

JNC rel

Function: Jump if Carry not set

Description: If the carry flag is a zero, branch to the address indicated; otherwise proceed with the next instruction. The branch destination is computed by adding the signed relative-displacement in the second instruction byte to the PC, after incrementing the PC twice to point to the next instruction. The carry flag is not modified.

Example: The carry flag is set. The instruction sequence,

```
JNC LABEL1  
CPL C  
JNC LABEL2
```

will clear the carry and cause program execution to continue at the instruction identified by the label LABEL2.

Bytes: 2
Cycles: 2

Encoding:

0	1	0	1	0	0	0	0
---	---	---	---	---	---	---	---

rel. address

Operation: JNC
 $(PC) \leftarrow (PC) + 2$
IF $(C) = 0$
THEN $(PC) \leftarrow (PC) + rel$

JNZ rel

Function: Jump if accumulator Not Zero
Description: If any bit of the accumulator is a one, branch to the indicated address; otherwise proceed with the next instruction. The branch destination is computed by adding the signed relative-displacement in the second instruction byte to the PC, after incrementing the PC twice. The accumulator is not modified. No flags are affected.

Example: The accumulator originally holds 00H. The instruction sequence,
JNZ LABEL1
INC A
JNZ LABEL2
will set the accumulator to 01H and continue at label LABEL2.

Bytes: 2
Cycles: 2

Encoding:

0	1	1	1	0	0	0	0
---	---	---	---	---	---	---	---

rel. address

Operation: JNZ
 $(PC) \leftarrow (PC) + 2$
IF $(A) \neq 0$
THEN $(PC) \leftarrow (PC) + rel$

JZ rel

Function: Jump if Accumulator Zero

Description: If all bits of the accumulator are zero, branch to the address indicated; otherwise proceed with the next instruction. The branch destination is computed by adding the signed relative-displacement in the second instruction byte to the PC, after incrementing the PC twice. The accumulator is not modified. No flags are affected.

Example: The accumulator originally contains 01H. The instruction sequence,

```
JZ LABEL1
DEC A
JZ LABEL2
```

will change the accumulator to 00H and cause program execution to continue at the instruction identified by the label LABEL2.

Bytes: 2

Cycles: 2

Encoding:

0	1	1	0	0	0	0	0
---	---	---	---	---	---	---	---

 rel. address

Operation: JZ
 $(PC) \leftarrow (PC) + 2$
IF $(A) = 0$
THEN $(PC) \leftarrow (PC) + \text{rel}$

LCALL addr16

Function: Long Call

Description: LCALL calls a subroutine located at the indicated address. The instruction adds three to the program counter to generate the address of the next instruction and then pushes the 16-bit result onto the stack (low byte first), incrementing the stack pointer by two. The high-order and low-order bytes of the PC are then loaded, respectively, with the second and third bytes of the LCALL instruction. Program execution continues with the instruction at this address. The subroutine may therefore begin anywhere in the full 64K-byte program memory address space. No flags are affected.

Example: Initially the stack pointer equals 07H. The label "SUBRTN" is assigned to program memory location 1234H. After executing the instruction,

LCALL SUBRTN

at location 0123H, the stack pointer will contain 09H, internal RAM locations 08H and 09H will contain 26H and 01H, and the PC will contain 1235H.

Bytes: 3
Cycles: 2

Encoding:

0	0	0	1	0	0	1	0
---	---	---	---	---	---	---	---

addr15 - addr8

addr7 - addr0

Operation: LCALL
 (PC) ← (PC) + 3
 (SP) ← (SP) + 1
 ((SP)) ← (PC7-0)
 (SP) ← (SP) + 1
 ((SP)) ← (PC15-8)
 (PC) ← addr15-0

LJMP addr16

Function: Long Jump
Description: LJMP causes an unconditional branch to the indicated address, by loading the high-order and low-order bytes of the PC (respectively) with the second and third instruction bytes. The destination may therefore be anywhere in the full 64K program memory address space. No flags are affected.

Example: The label "JMPADR" is assigned to the instruction at program memory location 1234H. The instruction,

LJMP JMPADR

at location 0123H will load the program counter with 1234H.

Bytes: 3
Cycles: 2

Encoding:

0	0	0	0	0	0	1	0
---	---	---	---	---	---	---	---

addr15 - addr8

addr7 - addr0

Operation: LJMP
 (PC) ← addr15-0

MOV <dest-byte>, <src-byte>

Function: Move byte variable
Description: The byte variable indicated by the second operand is copied into the location specified by the first operand. The source byte is not affected. No other register or flag is affected.

This is by far the most flexible operation. Fifteen combinations of source and destination addressing modes are allowed.

Example: Internal RAM location 30H holds 40H. The value of RAM location 40H is 10H. The data present at input port 1 is 11001010B (0CAH).

```
MOV R0, #30H      ;R0 <= 30H
MOV A, @R0        ;A <= 40H
MOV R1, A         ;R1 <= 40H
MOV B, @R1        ;B <= 10H
MOV @R1, P1       ;RAM (40H) <= 0CAH
MOV P2, P1        ;P2 #0CAH
```

leaves the value 30H in register 0, 40H in both the accumulator and register 1, 10H in register B, and 0CAH (11001010B) both in RAM location 40H and output on port 2.

MOV A, Rn
Bytes: 1
Cycles: 1

Encoding: 1 1 1 0 1 r r r

Operation: MOV
(A) ← (Rn)

MOV A, direct
Bytes: 2
Cycles: 1

Encoding: 1 1 1 0 0 1 0 1 direct address

Operation: MOV
(A) ← (direct)

*MOV A, ACC is not a valid instruction.

MOV A,@Ri

Bytes: 1
Cycles: 1

Encoding:

1	1	1	0	0	1	1	i
---	---	---	---	---	---	---	---

Operation: MOV
(A) ← ((Ri))

MOV A,#data

Bytes: 2
Cycles: 1

Encoding:

0	1	1	1	0	1	0	0
---	---	---	---	---	---	---	---

 immediate data

Operation: MOV
(A) ← #data

MOV Rn,A

Bytes: 1
Cycles: 1

Encoding:

i	1	1	1	1	r	r	r
---	---	---	---	---	---	---	---

Operation: MOV
(Rn) ← (A)

MOV Rn,direct

Bytes: 2
Cycles: 2

Encoding:

1	0	1	0	1	r	r	r
---	---	---	---	---	---	---	---

 direct addr.

Operation: MOV
(Rn) ← (direct)

MOV Rn,#data

Bytes: 2
Cycles: 1

Encoding:

0	1	1	1	1	r	r	r
---	---	---	---	---	---	---	---

 immediate data

Operation: MOV
(Rn) ← #data

MOV direct,A

Bytes: 2

Cycles: 1

Encoding:

1	1	1	1	0	1	0	1
---	---	---	---	---	---	---	---

 direct address

Operation: MOV
(direct) ← (A)

MOV direct,Rn

Bytes: 2

Cycles: 2

Encoding:

1	0	0	0	1	r	r	r
---	---	---	---	---	---	---	---

 direct address

Operation: MOV
(direct) ← (Rn)

MOV direct,direct

Bytes: 3

Cycles: 2

Encoding:

1	0	0	0	0	1	0	1
---	---	---	---	---	---	---	---

 dir. addr. (src) dir. addr. (dest)

Operation: MOV
(direct) ← (direct)

MOV direct,@RI

Bytes: 2

Cycles: 2

Encoding:

1	0	0	0	0	1	1	i
---	---	---	---	---	---	---	---

 direct addr.

Operation: MOV
(direct) ← ((Ri))

MOV direct,#data

Bytes: 3

Cycles: 2

Encoding:

0	1	1	1	0	1	0	1
---	---	---	---	---	---	---	---

 direct address immediate data


Operation: MOV
(direct) ← #data

MOV @Ri,A

Bytes: 1

Cycles: 1

Encoding:



Operation:

MOV

((Ri)) ← (A)

MOV @Ri,direct

Bytes: 2

Cycles: 2

Encoding:



Operation:

MOV

((Ri)) ← (direct)

MOV @Ri,#data

Bytes: 2

Cycles: 1

Encoding:



Operation:

MOV

((Ri)) ← #data

MOV <dest-bit>,<src-bit>

Function: Move bit data

Description: The Boolean variable indicated by the second operand is copied into the location specified by the first operand. One of the operands must be the carry flag; the other may be any directly addressable bit. No other register or flag is affected.

Example: The carry flag is originally set. The data present at input port 3 is 11000101B. The data previously written to output port 1 is 35H (00110101B).

MOV P1.3,C

MOV C,P3.3

MOV P1.2,C

will leave the carry cleared and change port 1 to 39H (00111001B).

MOV C,bit

Bytes: 2

Cycles: 1

Encoding:

1	0	1	0	0	0	1	0
---	---	---	---	---	---	---	---

bit address

Operation: MOV
(C) ← (bit)

MOV bit,C

Bytes: 2

Cycles: 2

Encoding:

1	0	0	1	0	0	1	0
---	---	---	---	---	---	---	---

bit address

Operation: MOV
(bit) ← (C)

MOV DPTR,#data16

Function: Load Data Pointer with a 16-bit constant
Description: The data pointer is loaded with the 16-bit constant indicated. The 16-bit constant is loaded into the second and third bytes of the instruction. The second byte (DPH) is the high-order byte, while the third byte (DPL) holds the low-order byte. No flags are affected.

Example: This is the only instruction which moves 16 bits of data at once. The instruction,
MOV DPTR,#1234H
will load the value 1234H into the data pointer: DPH will hold 12H and DPL will hold 34H.

Bytes: 3

Cycles: 2

Encoding:

1	0	0	1	0	0	0	0
---	---	---	---	---	---	---	---

immed. data15 - 8

immed. data7 - 0

Operation: MOV
(DPTR) ← #data15-0
DPH □ DPL ← #data15-8 □ #data7-0

MOVC A,@A + <base-reg>

Function: Move Code byte
Description: The MOVC instructions load the accumulator with a code byte, or constant from program memory. The address of the byte fetched is the sum of the original unsigned eight-bit accumulator contents and the contents of a sixteen-bit base register, which may be either the data pointer or the PC. In the latter case, the PC is incremented to the address of the following instruction before being added with the accumulator; otherwise the base register is not altered. Sixteen-bit addition is performed so a carry-out from the low-order eight bits may propagate through higher-order bits. No flags are affected.
Example: A value between 0 and 3 is in the accumulator. The following instructions will translate the value in the accumulator to one of four values defined by the DB (define byte) directive.

```
REL_PC: INC     A
          MOVC   A,@A + PC
          RET
          DB     66H
          DB     77H
          DB     88H
          DB     99H
```

If the subroutine is called with the accumulator equal to 01H, it will return with 77H in the accumulator. The INC A before the MOVC instruction is needed to "get around" the RET instruction above the table. If several bytes of code separated the MOVC from the table, the corresponding number would be added to the accumulator instead.

MOVC A,@A + DPTR

Bytes: 1
Cycles: 2

Encoding:

1	0	0	1	0	0	1	1
---	---	---	---	---	---	---	---

Operation: MOVC
(A) ← ((A) + (DPTR))

MOVC A,@A+PC

Bytes: 1

Cycles: 2

Encoding:

1	0	0	0	0	0	1	1
---	---	---	---	---	---	---	---

Operation: MOVC

$(PC) \leftarrow (PC) + 1$

$(A) \leftarrow ((A) + (PC))$

MOVX <dest-byte>, <src-byte>

Function: Move External

Description: The MOVX instructions transfer data between the accumulator and a byte of external data memory, hence the "X" appended to MOV. There are two types of instructions, differing in whether they provide an eight-bit or sixteen-bit indirect address to the external data RAM.

In the first type, the contents of R0 or R1 in the current register bank provide an eight-bit address multiplexed with data on P0. Eight bits are sufficient for external I/O expansion decoding or a relatively small RAM array. For somewhat larger arrays, any output port pins can be used to output higher-order address bits. These pins would be controlled by an output instruction preceding the MOVX.

In the second type of MOVX instruction, the data pointer generates a sixteen-bit address. P2 outputs the high-order eight address bits (the contents of DPH) while P0 multiplexes the low-order eight bits (DPL) with data. The P2 Special Function Register retains its previous contents while the P2 output buffers are emitting the contents of DPH. This form is faster and more efficient when accessing very large data arrays (up to 64K bytes), since no additional instructions are needed to set up the output ports.

It is possible in some situations to mix the two MOVX types. A large RAM array with its high-order address lines driven by P2 can be addressed via the data pointer, or with code to output high-order address bits to P2 followed by a MOVX instruction using R0 or R1.

Example: An external 256 byte RAM using multiplexed address/data lines (e.g., an Intel[®] 8155 RAM/I/O/Timer) is connected to the 8051 Port 0. Port 3 provides control lines for the external RAM. Ports 1 and 2 are used for normal I/O. Registers 0 and 1 contain 12H and 34H. Location 34H of the external RAM holds the value 56H. The instruction sequence,

```
MOVX A,@R1
MOVX @R0,A
```

copies the value 56H into both the accumulator and external RAM location 12H.

MOVX A,@R1

Bytes: 1

Cycles: 2

Encoding:

1	1	1	0	0	0	1	i
---	---	---	---	---	---	---	---

Operation:

MOVX
(A) ← ((Ri))

MOVX A,@DPTR

Bytes: 1

Cycles: 2

Encoding:

1	1	1	0	0	0	0	0
---	---	---	---	---	---	---	---

Operation:

MOVX
(A) ← ((DPTR))

MOVX @R1,A

Bytes: 1

Cycles: 2

Encoding:

1	1	1	1	0	0	1	i
---	---	---	---	---	---	---	---

Operation:

MOVX
((Ri)) ← (A)

MOVX @DPTR,A

Bytes: 1

Cycles: 2

Encoding:

1	1	1	1	0	0	0	0
---	---	---	---	---	---	---	---

Operation:

MOVX
(DPTR) ← (A)

MUL AB

Function: Multiply
Description: MUL AB multiplies the unsigned eight-bit integers in the accumulator and register B. The low-order byte of the sixteen-bit product is left in the accumulator, and the high-order byte in B. If the product is greater than 255 (0FFH) the overflow flag is set; otherwise it is cleared. The carry flag is always cleared.
Example: Originally the accumulator holds the value 80 (50H). Register B holds the value 160 (0A0H). The instruction,
MUL AB
will give the product 12,800 (3200H), so B is changed to 32H (00110010B) and the accumulator is cleared. The overflow flag is set, carry is cleared.
Bytes: 1
Cycles: 4

Encoding:

1	0	1	0	0	1	0	0
---	---	---	---	---	---	---	---

Operation: MUL
(A)7-0 ← (A) X (B)
(B)15-8

NOP

Function: No Operation
Description: Execution continues at the following instruction. Other than the PC, no registers or flags are affected.
Example: It is desired to produce a low-going output pulse on bit 7 of port 2 lasting exactly 5 cycles. A simple SETB/CLR sequence would generate a one-cycle pulse, so four additional cycles must be inserted. This may be done (assuming no interrupts are enabled) with the instruction sequence,
CLR P2.7
NOP
NOP
NOP
NOP
SETB P2.7
Bytes: 1
Cycles: 1

Encoding:

0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

Operation: NOP
(PC) ← (PC) + 1

ORL <dest-byte> <src-byte>

Function: Logical-OR for byte variables
Description: ORL performs the bitwise logical-OR operation between the indicated variables, storing the results in the destination byte. No flags are affected.

The two operands allow six addressing mode combinations. When the destination is the accumulator, the source can use register, direct, register-indirect, or immediate addressing; when the destination is a direct address, the source can be the accumulator or immediate data.

Note: When this instruction is used to modify an output port, the value used as the original port data will be read from the output data latch, *not* the input pins.

Example: If the accumulator holds 0C3H (11000011B) and R0 holds 55H (01010101B) then the instruction,

ORL A,R0

will leave the accumulator holding the value 0D7H (11010111B).

When the destination is a directly addressed byte, the instruction can set combinations of bits in any RAM location or hardware register. The pattern of bits to be set is determined by a mask byte, which may be either a constant data value in the instruction or a variable computed in the accumulator at run-time. The instruction,

ORL P1,#00110010B

will set bits 5, 4, and 1 of output port 1.

ORL A,Rn
Bytes: 1
Cycles: 1

Encoding:

0	1	0	0	1	r	r	r
---	---	---	---	---	---	---	---

Operation:

ORL
(A) ← (A) ∨ (Rn)

ORL A,direct

Bytes: 2

Cycles: 1

Encoding:

0	1	0	0	0	1	0	1
---	---	---	---	---	---	---	---

 direct address

Operation: ORL
 $(A) \leftarrow (A) \vee (\text{direct})$

ORL A,@Ri

Bytes: 1

Cycles: 1

Encoding:

0	1	0	0	0	1	1	i
---	---	---	---	---	---	---	---

Operation: ORL
 $(A) \leftarrow (A) \vee ((Ri))$

ORL A,#data

Bytes: 2

Cycles: 1

Encoding:

0	1	0	0	0	1	0	0
---	---	---	---	---	---	---	---

 immediate data

Operation: ORL
 $(A) \leftarrow (A) \vee \#data$

ORL direct,A

Bytes: 2

Cycles: 1

Encoding:

0	1	0	0	0	0	1	0
---	---	---	---	---	---	---	---

 direct address

Operation: ORL
 $(\text{direct}) \leftarrow (\text{direct}) \vee (A)$

ORL direct,#data

Bytes: 3

Cycles: 2

Encoding:

0	1	0	0	0	0	1	1
---	---	---	---	---	---	---	---

 direct addr. immediate data

Operation: ORL
 $(\text{direct}) \leftarrow (\text{direct}) \vee \#data$

ORL C, <src-bit>

Function: Logical-OR for bit variables
Description: Set the carry flag if the Boolean value is a logical 1; leave the carry in its current state otherwise. A slash ("/") preceding the operand in the assembly language indicates that the logical complement of the addressed bit is used as the source value, but the source bit itself is not affected. No other flags are affected.

Example: Set the carry flag if and only if P1.0 = 1, ACC.7 = 1, or OV = 0:
MOV C,P1.0 ;LOAD CARRY WITH INPUT PIN P10
ORL C,ACC.7 ;OR CARRY WITH THE ACC. BIT 7
ORL C,/OV ;OR CARRY WITH THE INVERSE OF OV.

ORL C,bit
Bytes: 2
Cycles: 2

Encoding: 0 1 1 1 0 0 1 0 bit address

Operation: ORL
(C) ← (C) ∨ (bit)

ORL C,/bit
Bytes: 2
Cycles: 2

Encoding: 1 0 1 0 0 0 0 0 bit address

Operation: ORL
(C) ← (C) ∨ (bit)

POP direct

Function: Pop from stack.
Description: The contents of the internal RAM location addressed by the stack pointer is read, and the stack pointer is decremented by one. The value read is the transfer to the directly addressed byte indicated. No flags are affected.

Example: The stack pointer originally contains the value 32H, and internal RAM locations 30H through 32H contain the values 20H, 23H, and 01H, respectively. The instruction sequence,

```
POP   DPH
POP   DPL
```

will leave the stack pointer equal to the value 30H and the data pointer set to 0123H. At this point the instruction,

```
POP   SP
```

will leave the stack pointer set to 20H. Note that in this special case the stack pointer was decremented to 2FH before being loaded with the value popped (20H).

Bytes: 2
Cycles: 2

Encoding:

1	1	0	1	0	0	0	0
---	---	---	---	---	---	---	---

direct address

Operation: POP
 (direct) ← ((SP))
 (SP) ← (SP) - 1

PUSH direct

Function: Push onto stack
Description: The stack pointer is incremented by one. The contents of the indicated variable is then copied into the internal RAM location addressed by the stack pointer. Otherwise no flags are affected.

Example: On entering an interrupt routine the stack pointer contains 09H. The data pointer holds the value 0123H. The instruction sequence,

```
PUSH  DPL
PUSH  DPH
```

will leave the stack pointer set to 0BH and store 23H and 01H in internal RAM locations 0AH and 0BH, respectively.

Bytes: 2
Cycles: 2

Encoding:

1	1	0	0	0	0	0	0
---	---	---	---	---	---	---	---

direct address

Operation: PUSH
 (SP) ← (SP) + 1
 ((SP)) ← (direct)

RET

- Function:** Return from subroutine
- Description:** RET pops the high- and low-order bytes of the PC successively from the stack, decrementing the stack pointer by two. Program execution continues at the resulting address, generally the instruction immediately following an ACALL or LCALL. No flags are affected.
- Example:** The stack pointer originally contains the value 0BH. Internal RAM locations 0AH and 0BH contain the values 23H and 01H, respectively. The instruction, RET will leave the stack pointer equal to the value 09H. Program execution will continue at location 0123H.
- Bytes:** 1
- Cycles:** 2

Encoding:

0	0	1	0	0	0	1	0
---	---	---	---	---	---	---	---

Operation:

RET
(PC15-8) ← ((SP))
(SP) ← (SP) - 1
(PC7-0) ← ((SP))
(SP) ← (SP) - 1

RETI

- Function:** Return from interrupt
- Description:** RETI pops the high- and low-order bytes of the PC successively from the stack, and restores the interrupt logic to accept additional interrupts at the same priority level as the one just processed. The stack pointer is left decremented by two. No other registers are affected; the PSW is *not* automatically restored to its pre-interrupt status. Program execution continues at the resulting address, which is generally the instruction immediately after the point at which the interrupt request was detected. If a lower- or same-level interrupt had been pending when the RETI instruction is executed, that one instruction will be executed before the pending interrupt is processed.

Example: The stack pointer originally contains the value 0BH. An interrupt was detected during the instruction ending at location 0122H. Internal RAM locations 0AH and 0BH contain the values 23H and 01H, respectively. The instruction, RETI will leave the stack pointer equal to 09H and return program execution to location 0123H.

Bytes: 1
Cycles: 2

Encoding:

0	0	1	1	0	0	1	0
---	---	---	---	---	---	---	---

Operation: RETI
 $(PC_{15-8}) \leftarrow ((SP))$
 $(SP) \leftarrow (SP) - 1$
 $(PC_{7-0}) \leftarrow ((SP))$
 $(SP) \leftarrow (SP) - 1$

RL A

Function: Rotate accumulator Left
Description: The eight bits in the accumulator are rotated one bit to the left. Bit 7 is rotated into the bit 0 position. No flags are affected.

Example: The accumulator holds the value 0C5H (11000101B). The instruction, RL A leaves the accumulator holding the value 8BH (10001011B) with the carry unaffected.

Bytes: 1
Cycles: 1

Encoding:

0	0	1	0	0	0	1	1
---	---	---	---	---	---	---	---

Operation: RL
 $(A_{n+1}) \leftarrow (A_n) \quad n=0-6$
 $(A_0) \leftarrow (A_7)$

RLC A

Function: Rotate accumulator Left through the Carry flag
Description: The eight bits in the accumulator and the carry flag are together rotated one bit to the left. Bit 7, moves into the carry flag; the original state of the carry flag moves into the bit 0 position. No other flags are affected.

Example: The accumulator holds the value 0C5H (11000101B), and the carry is zero. The instruction,

RLC A

leaves the accumulator holding the value 8BH (10001010B) with the carry set.

Bytes: 1
Cycles: 1

Encoding:

0	0	1	1	0	0	1	1
---	---	---	---	---	---	---	---

Operation: RLC
 $(A_{n+1}) \leftarrow (A_n) \quad n=0-6$
 $(A_0) \leftarrow (C)$
 $(C) \leftarrow (A_7)$

RR A

Function: Rotate accumulator Right
Description: The eight bits in the accumulator are rotated one bit to the right. Bit 0 is rotated into the bit 7 position. No flags are affected.

Example: The accumulator holds the value 0C5H (11000101B). The instruction,
 RR A
 leaves the accumulator holding the value 0E2H (11100010B) with the carry unaffected.

Bytes: 1

Cycles: 1

Encoding:

0	0	0	0	0	0	1	1
---	---	---	---	---	---	---	---

Operation: RR
 $(A_n) \leftarrow (A_{n+1}) \quad n = 0-6$
 $(A_7) \leftarrow (A_0)$

RRC A

Function: Rotate accumulator Right through Carry flag
Description: The eight bits in the accumulator and the carry flag are together rotated one bit to the right. Bit 0 moves into the carry flag; the original value of the carry flag moves into the bit 7 position. No other flags are affected.

Example: The accumulator holds the value 0C5H (11000101B), the carry is zero. The instruction,
 RRC A

Bytes: 1

Cycles: 1

Encoding:

0	0	0	1	0	0	1	1
---	---	---	---	---	---	---	---

Operation: RRC
 $(A_n) \leftarrow (A_{n+1}) \quad n = 0-6$
 $(A_7) \leftarrow (C)$
 $(C) \leftarrow (A_0)$

SETB <bit>

Function: Set Bit

Description: SETB sets the indicated bit to one. SETB can operate on the carry flag or any directly addressable bit. No other flags are affected.

Example: The carry flag is cleared. Output port 1 has been written with the value 34H (00110100B). The instructions,

```
SETB C
SETB P1.0
```

will leave the carry flag set to 1 and change the data output on port 1 to 35H (00110101B).

SETB C

Bytes: 1

Cycles: 1

Encoding:

1 1 0 1 0 0 1 1

Operation:

SETB
(C) ← 1

SETB bit

Bytes: 2

Cycles: 1

Encoding:

1 1 0 1 0 0 1 0 bit address

Operation:

SETB
(bit) ← 1

SJMP rel

Function: Short Jump

Description: Program control branches unconditionally to the address indicated. The branch destination is computed by adding the signed displacement in the second instruction byte to the PC, after incrementing the PC twice. Therefore, the range of destinations allowed is from 128 bytes preceding this instruction to 127 bytes following it.

Example: The label "RELADR" is assigned to an instruction at program memory location 0123H. The instruction,

`SJMP RELADR`

will assemble into location 0100H. After the instruction is executed, the PC will contain the value 0123H.

(Note: Under the above conditions the instruction following SJMP will be at 102H. Therefore, the displacement byte of the instruction will be the relative offset (0123H-0102H) = 21H. Put another way, an SJMP with a displacement of 0FEH would be a one-instruction infinite loop.)

Bytes: 2
Cycles: 2

Encoding:

1	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

rel. address

Operation: SJMP
 $(PC) \leftarrow (PC) + 2$
 $(PC) \leftarrow (PC) + rel$

SUBB A, <src-byte>

Function: Subtract with borrow
Description: SUBB subtracts the indicated variable and the carry flag together from the accumulator, leaving the result in the accumulator. SUBB sets the carry (borrow) flag if a borrow is needed for bit 7, and clears C otherwise. (If C was set before executing a SUBB instruction, this indicates that a borrow was needed for the previous step in a multiple precision subtraction, so the carry is subtracted from the accumulator along with the source operand.) AC is set if a borrow is needed for bit 3, and cleared otherwise. OV is set if a borrow is needed into bit 6, but not into bit 7, or into bit 7, but not bit 6.

When subtracting signed integers OV indicates a negative number produced when a negative value is subtracted from a positive value, or a positive result when a positive number is subtracted from a negative number.

The source operand allows four addressing modes: register, direct, register-indirect, or immediate.

Example: The accumulator holds 0C9H (11001001B), register 2 holds 54H (01010100B), and the carry flag is set. The instruction,

`SUBB A,R2`

will leave the value 74H (01110100B) in the accumulator, with the carry flag and AC cleared but OV set.

Notice that 0C9H minus 54H is 75H. The difference between this and the above result is due to the carry (borrow) flag being set before the operation. If the state of the carry is not known before starting a single or multiple-precision subtraction, it should be explicitly cleared by a CLR C instruction.

SUBB A,Rn

Bytes: 1
Cycles: 1

Encoding:

1	0	0	1	1	r	r	r
---	---	---	---	---	---	---	---

Operation: SUBB
 $(A) \leftarrow (A) - (C) - (Rn)$

SUBB A,direct

Bytes: 2
Cycles: 1

Encoding:

1	0	0	1	0	1	0	1
---	---	---	---	---	---	---	---

 direct address

Operation: SUBB
 $(A) \leftarrow (A) - (C) - (\text{direct})$

SUBB A,@RI

Bytes: 1
Cycles: 1

Encoding:

1	0	0	1	0	1	1	1
---	---	---	---	---	---	---	---

Operation: SUBB
 $(A) \leftarrow (A) - (C) - ((RI))$

SUBB A,#data

Bytes: 2
Cycles: 1

Encoding:

1	0	0	1	0	1	0	0
---	---	---	---	---	---	---	---

 immediate data

Operation: SUBB
 $(A) \leftarrow (A) - (C) - \#data$

SWAP A

Function: Swap nibbles within the Accumulator
Description: SWAP A interchanges the low- and high-order nibbles (four-bit fields) of the accumulator (bits 3-0 and bits 7-4). The operation can also be thought of as a four-bit rotate instruction. No flags are affected.

Example: The accumulator holds the value 0C5H (11000101B). The instruction, SWAP A leaves the accumulator holding the value 5CH (01011100B).

Bytes: 1
Cycles: 1

Encoding:

1	1	0	0	0	1	0	0
---	---	---	---	---	---	---	---

Operation: SWAP
 $(A_{3-0}) \rightarrow (A_{7-4}), (A_{7-4}) \leftarrow (A_{3-0})$

XCH A,<byte>

Function: Exchange Accumulator with byte variable
Description: XCH loads the accumulator with the contents of the indicated variable, at the same time writing the original accumulator contents to the indicated variable. The source/destination operand can use register, direct, or register-indirect addressing.

Example: R0 contains the address 20H. The accumulator holds the value 3FH (00111111B). Internal RAM location 20H holds the value 75H (01110101B). The instruction,

XCH A,@R0

will leave RAM location 20H holding the values 3FH (00111111B) and 75H (01110101B) in the accumulator.

XCH A,Rn

Bytes: 1
Cycles: 1

Encoding:

1	1	0	0	1	r	r	r
---	---	---	---	---	---	---	---

Operation: XCH
(A) \leftrightarrow (Rn)

XCH A,direct

Bytes: 2
Cycles: 1

Encoding:

1	1	0	0	0	1	0	1
---	---	---	---	---	---	---	---

 direct address

Operation: XCH
(A) \leftrightarrow (direct)

XCH A,@RI

Bytes: 1
Cycles: 1

Encoding:

1	1	0	0	0	1	1	1
---	---	---	---	---	---	---	---

Operation: XCH
(A) \leftrightarrow ((Ri))

XCHD A,@RI

Function: Exchange Digit
Description: XCHD exchanges the low-order nibble of the accumulator (bits 3-0), generally representing a hexadecimal or BCD digit), with that of the internal RAM location indirectly addressed by the specified register. The high-order nibbles (bits 7-4) of each register are not affected. No flags are affected.

Example: R0 contains the address 20H. The accumulator holds the value 36H (00110110B). Internal RAM location 20H holds the value 75H (01110101B). The instruction,

XCHD A,@R0

will leave RAM location 20H holding the value 76H (01110110B) and 35H (00110101B) in the accumulator.

Bytes: 1
Cycles: 1

Encoding:

1	1	0	1	0	1	1	1
---	---	---	---	---	---	---	---

Operation: XCHD
(A3-0) \leftrightarrow ((Ri3-0))

XRL <dest-byte>, <src-byte>

Function: Logical Exclusive-OR for byte variables
Description: XRL performs the bitwise logical Exclusive-OR operation between the indicated variables, storing the results in the destination. No flags are affected.

The two operands allow six addressing mode combinations. When the destination is the accumulator, the source can use register, direct, register-indirect, or immediate addressing; when the destination is a direct address, the source can be the accumulator or immediate data.

(Note: When this instruction is used to modify an output port, the value used as the original port data will be read from the output data latch, not the input pins.)

Example: If the accumulator holds 0C3H (11000011B) and register 0 holds 0AAH (10101010B) then the instruction,
XRL A,R0
will leave the accumulator holding the value 69H (01101001B).

When the destination is a directly addressed byte, this instruction can complement combinations of bits in any RAM location or hardware register. The pattern of bits to be complemented is then determined by a mask byte, either a constant contained in the instruction or a variable computed in the accumulator at run-time. The instruction,

XRL P1,#00110001B
will complement bits 5, 4, and 0 of output port 1.

XRL A,Rn

Bytes: 1
Cycles: 1

Encoding:

0	1	1	0	1	r	r	r
---	---	---	---	---	---	---	---

Operation:

XRL
(A) ← (A) ∨ (Rn)

XRL A,direct

Bytes: 2
Cycles: 1

Encoding:

0	1	1	0	0	1	0	1
---	---	---	---	---	---	---	---

 direct address

Operation:

XRL
(A) ← (A) ∨ (direct)

XRL A,@RI
Bytes: 1
Cycles: 1

Encoding: 0 1 1 0 0 1 1 1

Operation: XRL
(A) ← (A) ∨ ((Ri))

XRL A,#data
Bytes: 2
Cycles: 1

Encoding: 0 1 1 0 0 1 0 0 immediate data

Operation: XRL
(A) ← (A) ∨ #data

XRL direct,A
Bytes: 2
Cycles: 1

Encoding: 0 1 1 0 0 0 1 0 direct address

Operation: XRL
(direct) ← (direct) ∨ (A)

XRL direct,#data
Bytes: 3
Cycles: 2

Encoding: 0 1 1 0 0 0 1 1 direct address immediate data

Operation: XRL
(direct) ← (direct) ∨ #data

กิตติกรรมประกาศ

รายงานชิ้นนี้ได้สำเร็จลงด้วยความช่วยเหลือจากเพื่อน ๆ หลายคนที่เกี่ยวข้อง
และอาจารย์ที่ปรึกษา ผู้จัดทำใคร่ขอขอบคุณมา ณ. ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- 1) ET Z-80 SINGLE BOARD MICRO COMPUTER
VERSION 2 USER'S MANUAL , ETT GROUP
- 2) HANDBOOK OF MICROCONTROLLER MCS-51 ,
INTEL CORPORATION 1984
- 3) IC TTL DATABOOK , SCIENCE , ENGINEERING &
EDUCATION CO.,LTD.

