



ปีการศึกษา 2531

ชุดเดือนกุมภาพันธ์

โดย

นายวิศักดิ์

พร้อมสุข

นายเสถียร

วิเศษ ไก่คยกิจ


นางสาวเพลินจิตต์

ใหญ่ลย์

อาจารย์ที่ปรึกษา

อาจารย์สุพรรณ

กุลวาไชย์



ปริญญาโทบริหารการศึกษา 2531

ภาควิชาการวัดคุมทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ชุดเดือนกัณฑ์ชุดได้

ผู้จัดทำ

1. นายทวีศักดิ์ พร้อมสุข 28.6708
2. นายเสถียร วัฒนาโกคยกิจ 28.6725
3. น.ส. เพลินจิตต์ ไพบูลย์ 28.6714

 (น.ส.)

.....อาจารย์ที่ปรึกษา

(นายสุพรรณ กุลวานิชย์)

ชุดเตือนภัยพูดได้

ทวีศักดิ์ พร้อมสุข

เสถียร วัฒนา โภคยกิจ

เพลินจิตต์ ไพบูลย์

อ.สุพรรณ กุลวาณิชย์ อาจารย์ที่ปรึกษา

ปีการศึกษา 2531

บทคัดย่อ

ในวิทยานิพนธ์ฉบับนี้ เรียบเรียงขึ้นจากผลงานที่ได้สร้างขึ้นเป็นอุปกรณ์ที่ใช้ป้องกันหรือเตือนภัย การป้องกันภัยมีด้วยกันหลายวิธีแต่ปัจจุบันวิธีการทางอิเล็กทรอนิกส์ นิยมใช้กันอย่างมากและมีขนาดเล็กกว่าเดิม และยังได้ถูกพัฒนาให้มีเสียงพูดออกมาพร้อมๆกับการเตือนด้วยทำให้บุคคลทั่วไปสามารถทราบได้ว่าเตือนอย่างไร มิใช่เพียงแต่จะเตือนด้วยสัญญาณเตือนเพียงอย่างเดียว ซึ่งชุดเตือนภัยชุดนี้อาศัยหลักการเก็บเสียงพูดลง ไปบนไอซีหน่วยความจำชนิดไดนามิกแรม (Dynamic RAM) แล้วใช้ชุดวงจรนับ (Counter) เป็นตัวกวาดหาจุดที่ถูกบุกรุกหรือถูกบ่อนไฟเพื่อนำเอาไฟเปลี่ยนเป็นรหัส BCD แล้วไปถอดเอาข้อมูลที่เก็บอยู่ในไดนามิกแรมซึ่งมีข้อความต่าง ๆ เก็บไว้ใน ADDRESS ต่าง ๆ กัน เพื่อนำเอาไปขยายเสียงออกลำโพงเตือนภัยเป็นคำพูดให้บุคคลทั่วไปได้รับทราบข้อความที่เตือน

Warning Alarm Speech

TAWEEESAK PROMSUK
SATHIAN WATTANAPOKAYAKIT
PLERNJIT PAIBOON
SUPUN KULWANICH Advisor
1988

Abstract

This thesis is written from the work which is built for the equipment. It is used for protecting and warning. There are many ways for protecting. The most popular way is the electronics because it is smaller than the old one and it is developed for using sound and warning at the same time. Many persons know that, "How is the warning?" It is not only alarm signal.

This Warning Alarm Speech is used the method collects the word in the kind of IC memory dynamic RAM unit and using counter circuit for finding the thing which is attacked or turn on the electricity for changing to BCD code. And it decode the data which is corrected from dynamic RAM which there are many different passages which is corrected in different address taking to amplify the sound to the warning speaker. The warning speaker is the word for every person knows the warning passage.

สารบัญ

	หน้า
บทคัดย่อ	
บทที่ 1 บทนำ	
1.1 จุดประสงค์	1
1.2 ความสำคัญของปัญหา	1
1.3 ประโยชน์ที่คาดว่าจะได้รับ	1
บทที่ 2 ทฤษฎีสัมพันธ์	
2.1 การบันทึกเสียงพูดระบบดิจิตอล	2
2.2 -การแปลงสัญญาณอนาลอกเป็นดิจิตอล	11
2.3 การแปลงสัญญาณดิจิตอลเป็นอนาลอก	22
2.4 การใช้งานไดนามิก	27
2.5 วงจรนับ (Counter)	40
2.6 ทฤษฎีการใช้งาน IC 555	50
บทที่ 3 การออกแบบและการสร้าง	
3.1 ส่วนวงจรวิเคราะห์เสียงพูด	54
3.2 ส่วนวงจรสแกนและการตีโค้ด	61
บทที่ 4 สรุปและวิจารณ์ผล	
ภาคผนวก	
DATA IC เบอร์ 41256	
กิติกรรมประกาศ	
เอกสารอ้างอิง	

1.1 จุดประสงค์ในการทำ Project

ทุกวันนี้เทคโนโลยีทางด้านอิเล็กทรอนิกส์ได้ก้าวหน้าไปมาก โดยเฉพาะเทคโนโลยีด้านคอมพิวเตอร์แต่ก่อนถ้าเราต้องการจะบันทึกเสียงเก็บไว้ เราก็ต้องเก็บไว้ในเส้นเทปหรือแผ่นเสียง และเราต้องใช้กลไกต่าง ๆ ทางแมคคาณิก (Mechanic) เข้ามาช่วย แต่ในปัจจุบันนี้การบันทึกเสียงเราไม่จำเป็นต้องใช้เส้นเทปและปราศจากกลไกเคลื่อนไหวใด ๆ แต่เราจะใช้อุปกรณ์หน่วยความจำเก็บข้อมูลเสียงแทนเทปหรือแผ่นเสียง ซึ่งปัจจุบันนี้อุปกรณ์หน่วยความจำเก็บข้อมูลเสียงนี้ก็มีราคาถูกลงและสามารถนำมาใช้ประโยชน์มากมายแทนเส้นเทปและแผ่นเสียง

แต่ก่อนเรามีชุดอุปกรณ์ป้องกันภัยหรือเตือนภัยระบบต่าง ๆ มากมายแต่อุปกรณ์เตือนภัยดังกล่าวก็เตือนได้เฉพาะเสียงสัญญาณเตือนเพียงอย่างเดียวเท่านั้น ไม่ได้บอกออกมาเป็นคำพูด ดังนั้นจึงคิดว่าถ้านำเอาชุดเตือนภัยแบบเก่า ๆ ที่มีมาประยุกต์ใช้ร่วมกันชุดบันทึกเสียงพูดระบบดิจิทัลนี้ คงจะมีประโยชน์ในการเตือนภัยแบบต่าง ๆ ดีขึ้นกว่าเดิม เพราะจะมีเสียงพูดออกมาด้วย และยังคงสามารถนำไปประยุกต์ใช้งานด้านต่าง ๆ ได้อีกมากมาย

โครงการนี้เป็นส่วนหนึ่งของการศึกษาวิชา Project ซึ่งเป็นวิชาหนึ่งในหลักสูตรปริญญาตรีของคณะวิศวกรรมศาสตร์

1.2 ความสำคัญของปัญหา

ปัญหาในการจัดทำโครงการก็คือ จะทำอย่างไรที่จะนำเอาชุดเตือนภัยแบบเก่า ๆ มาประยุกต์ใช้ร่วมกับชุดบันทึกเสียงพูดได้โดย เสียงพูดที่เตือนออกมานั้น ไม่ผิดเพี้ยนหรือได้ข้อความชัดเจนพร้อมทั้งสามารถนำชุดที่สร้างนี้ไปเตือนได้หลาย ๆ จุด โดยไม่ต้องสร้างชุดเตือนภัยหลาย ๆ ชุด จะต้องมีประสิทธิภาพในการทำงานที่เที่ยงตรง และง่ายต่อการตรวจสอบแก้ไข

1.3 ประโยชน์ที่คาดว่าจะได้รับ

ชุดเตือนภัยพูดได้นี้คงจะอำนวยความสะดวกความสบายให้แก่ผู้ที่นำเอาไปใช้ได้เป็นอย่างดี ในการเตือนภัยในสิ่งต่าง ๆ พร้อมทั้งบุคคลอื่นก็คงสามารถรู้ว่ามีการเตือนภัย เพราะจะมีเสียงพูดเตือนออกมาด้วย

คณะผู้จัดทำหวังว่าชุดเตือนภัยพูดได้นี้คงจะมีประโยชน์ต่อชีวิต และทรัพย์สินของผู้เป็นเจ้าของ และคนที่อยู่ข้างเคียงได้เป็นอย่างดี

บทที่ 2
ทฤษฎีสัมพันธ์


2.1 การบันทึกเสียงนระบบดิจิทัล

การบันทึกเสียงสำหรับนำกลับมาใช้ใหม่โดยใช้วิธีการทางด้านดิจิทัลทำให้ไม่จำเป็นต้องใช้กลไกเคลื่อนไหวใด ๆ ดังเช่นแบบเดิม แต่จะใช้อุปกรณ์หน่วยความจำเก็บข้อมูลเสียงแทนเส้นเทปหรือแผ่นเสียง เทคนิคการบันทึกเสียงด้วยระบบดิจิทัลมีด้วยกันหลายวิธี ในที่นี้จะพูดถึงแต่การใช้เทคนิคที่เรียกว่า เดลต้ามอดูเลชัน


ในการบันทึกเสียงระบบดิจิทัลไม่ว่าจะใช้วิธีการอะไร ก็จะประกอบด้วย 3 ส่วนสำคัญคือ ส่วนแรกทำหน้าที่แปลงสัญญาณเสียงที่เป็นอนาลอกให้เป็นข้อมูลดิจิทัล แล้วจึงนำไปบันทึกลงในหน่วยความจำซึ่งเป็นส่วนที่สอง และส่วนสุดท้ายคือส่วนที่ทำหน้าที่แปลงข้อมูลดิจิทัลจากหน่วยความจำออกมาเป็นสัญญาณอนาลอก

2.1.1 เดลต้ามอดูเลชัน


เทคนิคของ เดลต้ามอดูเลชันจะไม่ใช้การสุ่มสัญญาณหนึ่งจุด แล้วแปลงเป็นข้อมูลดิจิทัลหนึ่งเวิร์ด ที่มีความละเอียดเป็นจำนวนบิตที่ต้องการ แต่จะใช้วิธีเปรียบเทียบความสูงหรือการเปลี่ยนแปลงของสัญญาณเสียงแทน



รูปที่ 1 วงจรเบื้องต้นของ เดลต้ามอดูเลชัน ในส่วนของการแปลงจากสัญญาณเสียงเป็นดิจิทัล



รูปที่ 2 วงจรที่ใช้แปลงกลับจากข้อมูลดิจิทัลเป็นสัญญาณเสียง



รูปที่ 3 เปรียบเทียบสัญญาณอินพุตกับข้อมูลที่ได้ออกมานอกจากอินทิเกรเตอร์

ข้อมูลที่ได้ออกมาคือ ทิศทางของการเปลี่ยนแปลงซึ่งก็มีเพียง ขึ้นหรือลงเท่านั้นดังนั้นความกว้างของข้อมูลดิจิทัลจึงใช้เพียงบิตเดียวก็เพียงพอ ข้อดีของวิธีการเดลด้ามอดูเลชั่นก็คือใช้หน่วยความจำน้อยกว่าวิธีการแบบอื่น ๆ


รูปที่ 1 เป็นวงจรเบื้องต้นของเดลด้ามอดูเลชั่น คอมพาราเตอร์จะทำหน้าที่เปรียบเทียบสัญญาณอินพุตปัจจุบันกับสัญญาณอินพุตก่อนหน้า ซึ่งได้จากการป้อนกลับมายังอินทิเกรเตอร์ เอาต์พุตจากการเปรียบเทียบถูกป้อนผ่านฟลิปฟลอปที่ควบคุมด้วยสัญญาณนาฬิกาเพื่อให้ได้เป็นข้อมูลดิจิทัล ซึ่งก็คือการกำหนดอัตราการใช้สัญญาณนั่นเอง

สัญญาณที่ได้จากตัวเปรียบเทียบและจากอินทิเกรเตอร์ เปรียบเทียบกับสัญญาณอินพุตแสดงในรูปที่ 3 ลักษณะเช่นนี้จะพบว่า ยิ่งความถี่ของสัญญาณนาฬิกามีค่าสูงก็ยิ่งสามารถบันทึกการเปลี่ยนแปลงที่แคบได้มากขึ้น ทำให้คุณภาพเสียงที่ดีขึ้น แต่ก็สิ้นเปลืองหน่วยความจำมากขึ้นตามไปด้วย ความถี่เท่าใดจึงจะเพียงพอคงต้องทำการทดลองโดยการนำเอาที่พูดสุดท้ายที่เป็นข้อมูลดิจิทัลผ่านวงจรแปลงกลับในรูปที่ 2 แล้วฟังเสียงที่ได้ หากฟังเป็นภาษามนุษย์รู้เรื่องก็ใช้ที่ค่านั้น สำหรับ


เสียงพูดคุณภาพเทียบเท่าเสียงจากโทรศัพท์ซึ่งมีแถบกว้างประมาณ 4 kHz ก็ใช้เพียง 16 kHz แต่ที่ความถี่ต่ำถึง 9.6 kHz ก็ยังฟังรู้เรื่องความถี่นี้จะเป็นตัวกำหนดอัตราเร็วข้อมูล (Bit rate) ซึ่งที่ 16 kHz ก็เท่ากับ 1600 บิตต่อวินาที

2.1.2 CVSD

ข้อจำกัดของวิธีการเดลตามอดูเลชัน แถบกว้างความถี่ใช้งาน ซึ่งถูกจำกัดโดยความถี่สัญญาณนาฬิกา และจะสูงกว่าความถี่สูงสุดของสัญญาณอินพุตมากกว่า 2 เท่าขึ้นไป อีกอันหนึ่งคือความเร็วของการเปลี่ยนแปลงความสูงของสัญญาณ หรือไดนามิกเรนจ์ ระบบเดลตามอดูเลชันธรรมดาที่มีค่าไดนามิกเรนจ์ที่แคบ จำเป็นต้องมีส่วนเพิ่มเติมทำหน้าที่ขยายไดนามิกเรนจ์ให้กว้าง โดยการควบคุมอัตราการขยายของอินทิเกรเตอร์ เพื่อให้ตอบสนองต่อสัญญาณที่มีความชันมาก ๆ ได้ทัน ระบบนี้มีชื่อเรียกใหม่ว่า ระบบเดลตามอดูเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง หรือ CVSD (continuous variable slope modulation)



รูปที่ 4 แผนผังการทำงานของระบบ CVSD ในส่วนของการแปลงจากสัญญาณเสียงเป็นข้อมูลดิจิตอล



รูปที่ 5 แผนผังการทำงานของระบบ CVSD ในส่วนแปลงกลับจากดิจิตอลเป็นสัญญาณเสียง

ระบบ CVSD ทั้งส่วนแปลงจากอนาลอกเป็นดิจิตอล และส่วนแปลงกลับจากดิจิตอลเป็นอนาลอก แสดงในรูปที่ 4 และ 5 ตามลำดับ วิธีการของ CVSD ก็คือการตรวจระดับสัญญาณโดยอาจใช้วิธีการจัดให้มีรีจิสเตอร์สำหรับเก็บข้อมูลดิจิตอลล่าสุดจำนวน 3 ถึง 4 บิตแล้วตรวจดูว่าเป็น "0" หรือ "1" หมดหรือไม่ ถ้าใช่แสดงว่าขณะนี้อัตราขยายของอินทิเกรเตอร์ต่ำเกินไป ตอบสนองต่อความชันของสัญญาณไม่ทัน ก็จะทำให้การเพิ่มอัตราขยายให้สูงขึ้นเฉพาะในช่วงนั้น

ในส่วนของการแปลงกลับก็จะต้องมีการทำงานในลักษณะเดียวกัน คือมีรีจิสเตอร์ตรวจดูข้อมูลว่าเป็น "0" หมดหรือไม่ ถ้าใช่แสดงว่าขณะนี้อัตราขยายของอินทิเกรเตอร์ให้สอดคล้องกัน

2.1.3 ไอซีบันทึกเสียงสำเร็จรูป


เมื่อรู้จักทฤษฎีการทำงานของการบันทึกเสียงโดยใช้เทคนิค CVSD แล้วก็มารู้จักกับไอซีสำเร็จรูปที่ทำหน้าที่ดังกล่าวข้างต้น 2 เบอร์ ซึ่งออกแบบมาสำหรับงานบันทึกเสียงพูดและเล่นกลับโดยมีวงจรจัดการเกี่ยวกับหน่วยความจำให้ด้วยเสร็จสรรพ จากที่ได้กล่าวมา บิทเรตหรืออัตราเร็วของข้อมูลสำหรับวิธีการเดลต้ามอดูเลชันมีค่าเท่ากับความเร็วสัญญาณนาฬิกา เสียงพูดคุณภาพเท่าระบบโทรศัพท์มีแถบกว้างความถี่ 4 kHz ได้ข้อมูลดิจิตอลที่บิทเรต 16 K บิตต่อวินาทีหรือพูดอีกอย่างได้ว่า การบันทึกเสียง 1 วินาทีต้องใช้หน่วยความจำ 16 K bits ถ้าต้องการเวลาบันทึกยาวนานขึ้นก็ต้องใช้หน่วยความจำมากขึ้นเป็นทวีคูณ จึงหลีกเลี่ยงไม่ได้ที่จะต้องใช้ไดนามิกแรมซึ่งมีความจุสูง

เบอร์ VP 2500

เบอร์แรกคือ VP2500 เป็นของไต้หวัน ต่อคือไดนามิกแรมขนาด 64 K x 1 ขบ หรือ 256 K x 1 บิตได้ 1 ตัวโดยตรง ซึ่งให้คุณภาพเสียงที่ดีในช่วงบิทเรต 24 K ถึง 28 K แต่ก็สามารถก็ใช้ได้ต่ำถึง 9.6 K โดยที่คุณภาพเสียงยังคงยอมรับได้ ใช้แรงดันขั้วพลาวย 3-6 โวลต์ ภาคออสซิลเลเตอร์ใช้ RC ธรรมดาบรรจุปรังภายนอกเป็น DIP ขนาด 40 ขา


VP2500 ยังไม่สมบูรณ์ในตัว ส่วนของคอมพาราเตอร์อินทิเกรเตอร์ และภาคขยายไม่มีอยู่ในตัวต้องเพิ่มเติมจากภายนอก วงจรบันทึกเสียงที่สมบูรณ์แสดงในรูปที่ 6 โดยมี IC_{1,1} เป็นคอมพาราเตอร์ IC_{1,2} ควบคุมอัตราขยายของอินทิเกรเตอร์ส่วน IC_{1,2} และ Q1, Q2, Q3 ทำหน้าที่ขยายเสียงในขณะที่เล่นกลับมี VR₁ เป็นตัวปรับบิทเรต

วงจรมันที่บิทเรต 16 K ถ้าใช้ไดนามิกแรม ขนาด 64 K x 1 บิต (4156) จะบันทึกได้นาน 4 วินาที แต่ถ้าใช้ขนาด 256 x 1 บิต (41256) จะบันทึกได้นาน 16 วินาที




รูปที่ 6 วงจรที่สมบูรณ์ของเครื่องบันทึกเสียงพูดระบบดิจิทัลที่ใช้ VP2500 บันทึกได้นาน 16 วินาที

รายละเอียดขาใช้งานของ VP2500





- $A_0 - A_8$: ขาแอดเดรสต่อไปยังแรม
- D_1 / D_0 : ขาดำเข้าอินพุต-เอาต์พุต ต่อกับแรม
- $\overline{CAS}, \overline{RAS}$: เอาต์พุตต่อกับแรม สำหรับแลตซ์แอดเดรส
- \overline{WRITE} : เอาต์พุต แอคทีฟโลว์ ทำงานหรือแอคทีฟเมื่ออยู่ในโหมดบันทึก
ใช้งานควบคุมวงจรรายนอกอื่น ๆ
- \overline{RECORD} : อินพุต แอคทีฟโลว์ เมื่อมีการทรานส์เฟอร์ที่อินพุตนี้เป็นการเข้าสู่โหมด
การบันทึก
- \overline{PLAY} : อินพุต แอคทีฟโลว์ เมื่อทรานส์เฟอร์ที่อินพุตนี้เป็นการเปลี่ยนไปโหมดอ่านหรือเล่นกลับ
- ANG และ \overline{ANG} : เป็นขาเอาต์พุตของสัญญาณอนาล็อกที่มีเฟสตรงข้ามกัน
- ANG DATA : เป็นขาอินพุตบิตกลับสำหรับควบคุมอัตราขยายของอินทิเกรเตอร์
- INTEGRATOR : เอาต์พุตที่จะต่อไปยังอินทิเกรเตอร์ภายนอก
- ENVELOPE : อินพุตสำหรับต่อกับเอาต์พุตจากอินทิเกรเตอร์
- COMPDATA : อินพุตที่เป็นสัญญาณเปรียบเทียบจากคอมพิวเตอร์
- R_1, C_1 : ขาออสซิลเลเตอร์ ถ้าต่อกับสัญญาณนาฬิกาจากภายนอกให้ต่อเข้าขา C_1
- CLOCK DRIVER : ขาเอาต์พุตใช้กำเนิดแรงดันลบ
- SA : เลือกขนาดหน่วยความจำ ถ้าเปิดวงจรใช้กับแรมขนาด 64 K
ถ้าต่อลงกราวด์ ใช้กับแรมขนาด 256 K
- RESET : อินพุต แอคทีฟไฮ เมื่อรีเซ็ตเป็นการทำให้ไอซีอยู่ในโหมด Stand by
- C_2 และ C_3 : ขาเพิ่มเติมพิเศษ สำหรับมอดูเลตสัญญาณ
- H และ F : เอาต์พุตจากเคาน์เตอร์ชุดท้ายสุดจากภายใน
- R/\overline{W} : ขาอินพุตสำหรับเลือกโหมดทำงาน เมื่อเป็นโลว์เป็นโหมดบันทึก
และไฮเป็นโหมดเล่นกลับ



- $\overline{R/W}$: ขาเอาต์พุตสำหรับแสดงโหมดการทำงานในขณะนั้นรองรับกระแสได้ 10 ma
- MUTE : สำหรับตัดเสียง วงจรขยายเสียงภายนอก เป็นเอาต์พุตแบบ open collector
- AUTO-CUT : เมื่อจัดวงจรให้เป็นเอคโค (โดยต่อขา R/\overline{W} ให้เป็นไฮ) ซึ่งเป็นไฮในขณะ
ทำงาน และเปลี่ยนเป็น High Impedance หลังจากเล่นกลับทวนซ้ำครบ 8 ครั้ง

- INA : ขานี้เมื่อต่อกับกราวด์จะทำให้เสียงเป็นหุ่นยนต์แบบในภาพยนตร์
- STATUS and STATUS CLOCK : เป็นขาสัญญาณสถานะเคาน์เตอร์ภายใน ขา STATUS เป็นเอาต์พุตจะเปลี่ยนสถานะเป็นไอที่ขอบขาของสัญญาณที่ขา STATUS CLOCK
- V_{cc} และ GND : ขาไฟเลี้ยง




- (ก) ทวนคำพูด 8 ครั้งแล้วหยุดเอง
- (ข) ทวนคำพูด 8 ครั้งโดยกดสวิทช์หยุดและต่อได้ครบแล้วหยุดเองเหมือนกัน

รูปที่ 8 การดัดแปลง VP2500 ให้ทำงานในลักษณะทวนคำพูด 8 ครั้ง (หรือเอคโค)

เบอร์ T6668

เบอร์ที่สองนี้คือ T6668 เป็นของโตชิบา มีฟังก์ชันใช้งานค่อนข้างสมบูรณ์ประยุกต์ใช้งานได้กว้างและสะดวกกว่า มีรูปร่างภายนอกเป็นแบบติดตั้งบนผิวหรือเซอร์เฟสเมตขนาด 60 ขา ต่อกับหน่วยความจำชนิดไดนามิก ขนาด 64 Kx1 บิท หรือ 256 Kx1 บิทได้โดยตรง 4 ตัว ใช้คริสตอลควบคุมความถี่นาฬิกา เปลี่ยนบิทเรตโดยใช้ดีฟลิวทริช เลือกหน้าของหน่วยความจำแยกบันทึกลับ/เล่นกลับได้ เมื่อใช้หน่วยความจำ 256 Kx1 บิท (41256) จำนวน 4 ตัว ที่บิทเรต 16 K จะสามารถบันทึกได้นานถึง 64 วินาที หรือนาทีเศษ ๆ


T6668 นี้สมบูรณ์ในตัว ทางด้านอินพุตสามารถต่อไมโครโฟนเข้ากับไอซีได้เลย ด้านเอาต์พุตก็เพิ่มภาคขยายอีกส่วนได้ยาว วงจรที่สมบูรณ์ของเครื่องบันทึกเสียงแสดงในรูปที่ 9 เนื่องจาก T6668 เป็นแบบเซอร์เฟสเมต มีขาชิดกันมากและจำเป็นต้องใช้แผ่นวงจรพิมพ์แบบสองหน้าชนิดเพรตทรูโฮลด์



หมายเหตุ
 IC1 สามารถรับได้ 16 บิต ในอัตรา 45 เวกอนต์
 ต่อวินาที หรือ 16000 บิตต่อวินาที ซึ่งไม่รวม
 บิตซิงโครไนซ์ (clock) โดยที่ทุกบิตมีระดับแรงดัน
 (V_{OH}) ไม่ต่ำกว่า 2.5V และ (V_{OL}) ไม่
 ต่ำกว่า 0.5V
 S₁ และ S₂ จะรับแรงดันไฟฟ้จากแบตเตอรี่ มิใช่
 ต้องมาจากแหล่งจ่าย
 IC2 RAM 4125G มีขนาด 16 บิต โดยที่
 สัญญาณนาฬิกา (clock) และ สัญญาณ
 เริ่มต้น (chip select) จะรับได้ทั้ง 16 บิต

รูปที่ 9 วงจรสมบรูณ์ของเครื่องบันทึกเสียงพูดที่ใช้ไอซี T6668 บันทึกได้นาน 16 วินาที
 ต่อแรม 1 ตัว (สูงสุด 4 ตัว) แบ่งหน้าบันทึกได้

รายละเอียดขาใช้งานของ T6668




- A₀ - A₈ : ขาแอดเดรสต่อกับแรม
- Din, Dout : ขาดำต่อกับแรม
- $\overline{\text{RAS}}, \overline{\text{WE}}$: สัญญาณควบคุมแรม

- $\overline{CAS}_1 - \overline{CAS}_4$: ขาเลือกแรมแต่ละตัว รวม 4 ตัว
 M_1, M_2 : ใช้กำหนดจำนวนแรมที่ใช้ ดูตารางที่ 1
 256 K : เลือกขนาดแรม ต่อกราวด์ใช้ 4146 ต่อไฟบวกใช้ 41256
 EOS : เข้าที่พุก เป็นไอเมื่อจบข้อความที่บันทึก
 MIC_{in}, MIC_{out} : อินพุตและเข้าที่พุกของภาคขยายส่วนหน้า
 AD_1, AD_0 : อินพุตสัญญาณอนาลอกที่จะนำไปแปลงเพื่อบันทึก และเข้าที่พุกอนาลอก
 ที่ได้จากการอ่าน
 FIL_{in}, FIL_{out} : วงจรกรองความถี่ต่ำผ่าน
 C_1, C_2 : ต่อตัวเก็บประจุภายนอก
 \overline{ACL} : ชารีเซต แอคทีฟโลว์
 X_{in}, X_{out} : คริสตอลออสซิลเลเตอร์ความถี่ 650 KHz
 $CPUM, \overline{CE}$: ขาสัญญาณควบคุมสำหรับอินเทอร์เฟซกับ CPU
 \overline{WR} : ขาอินพุตสัญญาณควบคุมสำหรับเปลี่ยนไปโหมดการบันทึก
 D_4, D_5 : เริ่มต้น (D4) และหยุด (D5) การนับของเคาน์เตอร์ภายใน สำหรับการ
 บันทึก และการเล่นกลับ
 D_6, D_7 : กำหนดบิตเรต ดูตารางที่ 2
 $D_0 - D_9$: เลือกหน้าของหน่วยความจำสำหรับบันทึกแบ่งได้สูงสุด 16 หน้า ตามรหัสเลข
 ฐานสองแต่ละหน้าไม่กำหนดความยาว แล้วแต่จะกด STOP (D5) เมื่อใดก็
 จะมีการบันทึกเอาไว้ โดยอัตโนมัติ
 V_{DD}, V_{SS} : ขาไฟเลี้ยงและกราวด์
 ตารางที่ 1 การกำหนดชนิดและจำนวนแรมที่ใช้

ชนิดและจำนวน	256 (ขา 45)	M_2	M_1
4164x1	0	0	0
4164x2	0	0	1
4164x3	0	1	0
4164x4	0	1	1
41256x1	1	0	0
41256x2	1	0	1
41256x3	1	1	0
41256x4	1	1	1

ตารางที่ 2 การกำหนดอัตราเร็วข้อมูลหรือบิตเรต

บิตเรต	D7 (ขา 35)	D (ขา 34)
8K	0	0
11K	0	1
16K	1	0
32K	1	1



รูปที่ 9 การต่ออินเตอร์เฟส T6668 เข้ากับ CPU เพื่อควบคุมการทำงาน

สำหรับ T6668 ตัวนี้นอกจากจะใช้งานโดยตัวเองแล้ว ยังสามารถต่ออินเตอร์เฟสกับ ไมโครโปรเซสเซอร์ได้ดังแสดงในรูปที่ 9

2.2 การแปลงสัญญาณจากอนาลอกเป็นดิจิทัล (ANALOG TO DIGITAL)

เมื่อเราใช้งานในวงจรดิจิทัล หรือวงจรที่ทำงานด้วยไมโครโปรเซสเซอร์ข้อมูลที่ใช้ในวงจร จะอยู่ในรูปของข้อมูลดิจิทัล แต่เมื่อเราต้องการต่อวงจรเหล่านี้เข้ากับอุปกรณ์ภายนอกซึ่งให้ข้อมูลที่เป็นอนาลอก เราจำเป็นต้องใช้อุปกรณ์ที่แปลงข้อมูลจากอนาลอกเป็นข้อมูลดิจิทัล ซึ่งนิยมเรียกย่อ ๆ ว่า A/D คอนเวอร์เตอร์ (Analog to Digital Converter)


ในทางตรงกันข้ามถ้าเราต้องการจะแปลงข้อมูลทางดิจิทัล ให้อยู่ในรูปของแรงดันหรือกระแสที่เป็นอนาลอก เราจะต้องใช้อุปกรณ์แปลงข้อมูลซึ่งเรียกว่า D/A คอนเวอร์เตอร์ (Digital to Analog Converter)

ทฤษฎีเกี่ยวกับออปแอมป์เบื้องต้น

ก่อนจะเข้าเรื่องขอทบทวนเรื่องออปแอมป์เสียก่อน เพื่อให้เข้าใจในคำว่า D/A และ A/D ได้ง่ายขึ้น

จากรูปที่ 10 แสดงสัญลักษณ์ของออปแอมป์ (op-amp) ซึ่ง V_{out} เป็นแรงดันวัดที่เอาท์พุทเทียบกับกราวด์ และ A เป็นอัตราขยายแรงดันแบบโอเพ่นลูป (Open Loop Voltage Gain) ซึ่งปกติแล้วจะมากกว่า 100,000 ในที่นี้ขารับสัญญาณคือ ขาอินเวอร์ตติ้ง (-input) และขาอนอินเวอร์ตติ้ง (+input) ลงกราวด์

เนื่องจากอัตราขยายแรงดันมีค่ามาก และสัญญาณอินพุทมีค่าเป็นไมโครโวลต์ จึงประมาณให้มีค่าเป็นศูนย์โวลต์ นอกจากนี้แล้วค่าอินพุทอิมพีแดนซ์ของอินเวอร์ตติ้ง อินพุทอิมพีแดนซ์ของอินเวอร์ตติ้งอินพุทมีค่าเข้าใกล้อนินิตี้ (infinity) จึงทำให้ที่อินเวอร์ตติ้งอินพุทเกิดเป็นเวอร์ชวลกราวด์ (Virtual ground point) ซึ่งเวอร์ชวลกราวด์จะต่างจากกราวด์ธรรมดาคือ กราวด์ธรรมดาคือ กราวด์ธรรมดาที่จุดนั้นจะมีแรงดันเป็น 0 โวลต์ และจะมีกระแสจำนวนหนึ่ง ไหลผ่านที่จุดนั้นสำหรับที่จุดเวอร์ชวลกราวด์ แรงดันที่จุดนั้นเป็น 0 โวลต์ แต่จะไม่มีกระแสไหลผ่าน สรุปง่าย ๆ ว่าเวอร์ชวลกราวด์เป็นกราวด์สำหรับแรงดันแต่ไม่เป็นกราวด์สำหรับกระแส



รูปที่ 10

พิจารณาแรงดันและกระแสเอาท์พุท

จากรูปที่ 11 (ก) แสดงวงจรอินเวอร์ตติ้งออปแอมป์ ที่มีตัวต้านทานอินพุทและเอาท์พุท V_{in} เป็นค่าแรงดันอินพุทวัดเทียบกับกราวด์และ V_{out} เป็นแรงดันเอาท์พุทวัดเทียบกับกราวด์ เนื่องจากว่าอัตราขยายแรงดันและค่าอินพุทอิมพีแดนซ์มีค่าสูง จึงสมมุติให้ที่อินพุทของออปแอมป์เป็นเวอร์ชวลกราวด์


ดังนั้นแรงดันอินพุททั้งหมดจะตกคร่อมตัวต้านทานอินพุทซึ่งสามารถหาค่ากระแสอินพุทได้คือ

$$I = V_{in}/R_{in}$$

เนื่องจากไม่มีกระแสอินพุทไหลผ่านเวอร์ชวลกราวด์ ดังนั้นกระแสที่ไหลผ่านตัวต้านทานที่อินพุทจะเท่ากับกระแสที่ไหลผ่านตัวต้านทานเอาท์พุท ซึ่งสามารถหาค่าแรงดันเอาท์พุทได้คือ

$$V_{out} = - I x R_{out}$$

เครื่องหมายลบ หมายถึง การกลับเฟส | เช่นถ้าแรงดันอินพุทเป็นบวกแรงดันเอาท์พุทจะเป็นลบ



รูปที่ 11 กระแสเข้าที่พุ่มมีค่าเท่ากับกระแสอินพุท

จากรูปที่ 11 (ข) สามารถจะคำนวณหาค่ากระแสอินพุทและเข้าที่พุ่มโวลต์เต็มได้ดังนี้

$$\text{กระแสอินพุท } I = 5 \text{ V} / 2.5 \text{ K} = 2 \text{ mA}$$

$$\begin{aligned} \text{แรงดันเข้าที่พุ่ม } V_{out} &= (-2 \text{ mA})(1 \text{ K}) \\ &= -2 \text{ Volts} \end{aligned}$$

:

วงจรรวมมิ่ง (Summing Circuit)

จากรูปที่ 3 เป็นวงจรรวมมิ่งซึ่งกระแสเข้าที่พุ่มจะมีค่าเท่ากับผลรวมของกระแสอินพุท เพราะว่าทุก ๆ จุด ของแต่ละอินพุทเป็นเวอร์ชวลกราวด์ ดังนั้นกระแสของแต่ละอินพุทหาได้ดังนี้

$$I_o = V_o / R_o$$

$$I_1 = V_1 / R_1$$

$$I_2 = V_2 / R_2$$

$$I_3 = V_3 / R_3$$

และผลรวมของกระแสอินพุทคือ

$$I = I_o + I_1 + I_2 + I_3$$

เนื่องจากเราราบว่าแต่ละอินพุทเป็นเวอร์ชวลกราวด์ ดังนั้นจึงแน่ใจได้ว่า กระแสอินพุททั้งหมดจะไหลผ่านไปยังตัวต้านทานเข้าที่พุ่ม ซึ่งจะได้ว่า

$$V_{out} = -I \cdot R_{out}$$

พื้นฐานของ D/A คอนเวอร์เตอร์

จากวงจรรวมมิ่งเราสามารถสร้างเป็น D/A คอนเวอร์เตอร์ได้โดยใช้ค่าตัวต้านทานที่อินพุทให้เป็นค่าตามน้ำหนักของเลขไบนารี พิจารณาจากรูปที่ 13 ตัวต้านทานที่อินพุทจะมีค่าจากบิตน้อยไปหาบิตมากเป็น 8, 4, 2 และ 1 เท่า ตามลำดับ V_{REF} เป็นค่าโวลต์เตจสำหรับอ้างอิง ซึ่งค่าคงที่และเที่ยงตรง โดยที่สวิทช์ 4 ตัว สามารถเปิดหรือปิดได้ เมื่อสวิทช์เปิดทั้งหมดกระแสอินพุทจะเป็นศูนย์ และกระแสเข้าที่พุ่มก็จะเป็นศูนย์เช่นกัน

ตอนนี้เราลองมาพิจารณาถ้าสวิตช์ปิดทั้งหมด หมายถึงข้อมูลทุกบิตเป็น "1" หมด จะได้กระแสอินพุท ดังนี้

$$I_3 = V_{ref} / R, \quad I_2 = V_{ref} / 2R$$

$$I_1 = V_{ref} / 4R, \quad I_0 = V_{ref} / 8R$$

กระแสเข้าที่พวทจะเป็นผลรวมของกระแสอินพุทซึ่งมีค่า

$$I = V_{ref} (1 + 0.5 + 0.25 + 0.125) / R$$

$$\text{หรือ } I = V_{ref} (1.875) / R$$

จากการที่เราเปิดและปิดสวิตช์ทั้ง 4 ตัวนี้ เราจะได้ค่ากระแสเข้าที่พวทถึง 16 ค่า ความแตกต่างกันจาก 0 ถึง $1.875 V_{ref} / R$

กรณีอื่นพวทเป็นค่าที่ดิจิทัลใด ๆ


ถ้าเราให้ "0" แทนสวิตช์เปิด และ "1" แทนสวิตช์ปิด เราสามารถจะเขียนกระแสเข้าที่พวทได้ดังนี้

$$I = V_{ref} (D_3 + 0.5D_2 + 0.25D_1 + 0.125D_0) / R$$

หรือในรูปของยกกำลังสองได้

$$I = V_{ref} (D_3 + 2^{-1} D_2 + 2^{-2} D_1 + 2^{-3} D_0) / R$$

นั่นก็คือกระแสเข้าที่พวทจะเป็นผลรวมของน้ำหนักค่าไบนารีของกระแสอินพุท หรืออีกความหมายหนึ่งก็คือ D/A คอนเวอร์เตอร์นั่นเองสมมติว่าเราให้ $V_{ref} = 5 \text{ V}$ และ $R = 5 \text{ K}$ เราจะได้ค่าของกระแสเข้าที่พวทเปลี่ยนแปลงจาก 0 ถึง 1.875 mA ซึ่งแสดงได้ดังตารางที่ 1



รูปที่ 12 กระแสเข้าที่พวทมีค่าเท่ากัน ผลรวมของกระแสอินพุท

สวิตช์ทำงานด้วยกระแส


จากที่กล่าวมาแล้วในรูปที่ 4 เราจะเปลี่ยนสวิตช์ธรรมดาเป็นทรานซิสเตอร์สวิตช์ซึ่งแสดงดังรูปที่ 5 โดยข้อมูลบิต D_3 ถึงบิต D_0 จะส่งให้ขาเบสของทรานซิสเตอร์ ผ่านทางตัวต้านทานกำลังกระแสเมื่อบิตใดมีค่าเป็น "1" ก็จะทำให้มีกระแสเบสไหลมีค่าเป็น "1" ก็จะทำให้มีกระแสเบสไหล ทรานซิสเตอร์จะอยู่ในสภาวะอิ่มตัว ทำให้กระแสอีมิเตอร์ไหล แต่เมื่อบิตมีค่าเป็น "0" ทรานซิสเตอร์จะคัทออฟไม่มีกระแสอีมิเตอร์ไหล การที่ทรานซิสเตอร์อิ่มตัวและคัทออฟเช่นนี้ก็เปรียบเสมือนสวิตช์ที่ทำหน้าที่ปิดหรือเปิดนั่นเอง

ศัพท์เทคนิค

ก่อนที่จะกล่าวถึงเรื่อง D/A คอนเวอร์เตอร์ต่อไป ขอพูดถึงเรื่องศัพท์เทคนิคให้เข้าใจกันก่อน เพราะว่าทุกครั้งที่เราใช้คู่มือไอซีก็จะพบกับคำศัพท์เหล่านี้

เรสโซลูชัน

เอาท์พุทที่ได้จาก A/D คอนเวอร์เตอร์จะเป็นรูปขั้นบันได จากรูปที่ 6 (ก) เป็นขั้นบันไดที่สมบรูณ์แบบ เราเรียกแต่ละขั้นว่า "การเพิ่มค่า LSB" เพราะว่าแต่ละขั้นบันได เกิดมาจากการเปลี่ยนแปลงค่า LSB (LSB ย่อมาจาก Least Significant Bit เป็นบิตที่มีค่าต่ำสุดทางดิจิทัล) ค่าเรสโซลูชันนี้ เป็นวิธีหนึ่งที่ใช้บอกคุณภาพของ D/A คอนเวอร์เตอร์ซึ่งหาได้จากอัตราส่วนของการเพิ่มค่า LSB กับค่าสูงสุดของเอาท์พุท เขียนเป็นสูตรได้ดังนี้



รูปที่ 13 D/A คอนเวอร์เตอร์ใช้ตัวต้านทานตามน้ำหนักของเลขไบนารีกรณีที่สวิตช์ปิดทั้งหมด

$$\text{เรลโซรุษัน} = 1 / (2^N - 1)$$

เช่น D/A คอนเวอร์เตอร์ 4 บิต จะมีเรลโซรุษัน คือ

$$\text{เรลโซรุษัน} = 1 / (2^4 - 1)$$

$$= 1/15$$

จำนวนความแตกต่างของขั้นบันได ในการแปลงข้อมูล n บิต หาได้จาก

$$\text{จำนวนขั้นบันได} = 2^N - 1$$

ดังนั้นเราอาจจะหาค่าเรลโซรุษันได้จาก

$$\text{เรลโซรุษัน} = 1 / \text{จำนวนขั้นบันได}$$

และเปอร์เซ็นต์ของเรลโซรุษัน หรือโดย

$$\text{เปอร์เซ็นต์เรลโซรุษัน} = \text{เรลโซรุษัน} \times 100 \%$$


ถ้าเรลโซรุษันเท่ากับ 1/15

$$\text{ดังนั้นเปอร์เซ็นต์เรลโซรุษัน} = 1 \times 100 / 15 \%$$

$$= 6.67 \%$$

D ₃	D ₂	D ₁	D ₀	กระแส เฉลี่ยรวม mA	เทียบแล้วรวม กับค่าสูงสุด
0	0	0	0	0	0
0	0	0	1	0.125	1/15
0	0	1	0	0.25	2/15
0	0	1	1	0.375	3/15
0	1	0	0	0.5	4/15
0	1	0	1	0.625	5/15
0	1	1	0	0.75	6/15
0	1	1	1	0.875	7/15
1	0	0	0	1	8/15
1	0	0	1	1.125	9/15
1	0	1	0	1.25	10/15
1	0	1	1	1.375	11/15
1	1	0	0	1.5	12/15
1	1	0	1	1.625	13/15
1	1	1	0	1.75	14/15
1	1	1	1	1.875	15/15

ตารางที่ 1 แสดงการเปลี่ยนค่าดิจิทัลเป็นอนาลอก



รูปที่ 5 วงจรทรานซิสเตอร์แทนสวิทช์ สำหรับ D/A คอนเวอร์เตอร์

จะเห็นได้ว่าจำนวนบิตมากค่าเรสโซลูชันจะดีขึ้น (เปอร์เซ็นต์เรสโซลูชันจะน้อยลง) ในปัจจุบันถ้าเราดูจากคู่มือ IC จะนิยมบอกค่าเรสโซลูชันตามค่าจำนวนบิต เช่นคอนเวอร์เตอร์ชนิด 8 บิตก็จะเขียนว่า 8-Bit resolution คงจะเป็นเพราะว่าเป็นวิธีง่าย และสะดวกในการที่จะบอกค่าเรสโซลูชันนี้


ความเที่ยงตรง (Accuracy)

ความเที่ยงตรงในที่นี้จะมี 2 ค่าคือค่าความเที่ยงตรงสัมบูรณ์ (Absolution Accuracy) และความเที่ยงตรงสัมพัทธ์ (Relative Accuracy)

ความเที่ยงตรงสัมบูรณ์ หมายถึงค่าความใกล้เคียงของกระแสเข้าที่พื้ที่ได้ กับค่าในอุดมคติ (Ideal) เช่นจากรูปที่ 14 ค่าความเที่ยงตรงสัมบูรณ์ จะขึ้นอยู่กับแรงดันอ้างอิง (Vref) ค่าผิดพลาดของตัวต้านทาน และค่าความแตกต่างขอทรานซิสเตอร์แต่ละตัวเป็นต้น

ความเที่ยงตรงสัมพัทธ์ หมายถึงค่าความใกล้เคียงของแต่ละระดับของกระแสเข้าที่พื้กับค่าทางอุดมคติของค่านั้น เมื่อเทียบเป็นเศษส่วนกับค่าสูงสุดของเข้าที่พื้ เช่น 4 บิต คอนเวอร์เตอร์ เศษส่วนกับค่าสูงสุดจะเป็น 0 , 1/15 , 2/15 , 3/15 ตามลำดับ

ค่าความเที่ยงตรงสัมพัทธ์นี้จะขึ้นอยู่กับตัวต้านทาน ที่เป็นค่าน้ำหนักของเลขไบนารีเป็นหลัก ถ้าเราใช้ตัวต้านทานที่มีค่า R, 2R, 4R และ 8R แน่นอนทุก ๆ ชั้นบันไดจะมีค่า 1 LSB แต่ถ้าวต้านทานนี้ผิดพลาดจากค่าที่กำหนดนี้จะทำให้แต่ละชั้นบันไดมากกว่า หรือน้อยกว่า 1 LSB ค่าของความผิดพลาดนี้จะบอกในรูปของ LSB เช่นจากรูปที่ 16(ก) แสดงได้เป็นเส้นทึบ ซึ่งผิดพลาดจากจากเข้าที่พื้ในอุดมคติที่เป็นเส้นประ 1 LSB จากรูปที่ 16(ข) จะเห็นว่ามิตั้งค่าความผิดพลาดทั้งช่วงบวก (+1 LSB) และตามด้วยค่าความผิดพลาดในช่วงลบ (- 1 LSB)



รูปที่ 15 (ก) รูปคลื่นของกระแสเอาท์พุทเป็นขั้นบันได
 (ข) แต่ละขั้นจะเท่ากับการเพิ่มค่า LSB

โมโนโตนิคิตี (Monotonicity)


D/A คอนเวอร์เตอร์ที่เป็นโมโนโตนิค หมายถึงกระแสเอาท์พุทของมันจะเพิ่มขึ้นหรือคงที่ เมื่ออินพุทมีค่าข้อมูลเพิ่มขึ้นจากค่าหนึ่ง ปกติแล้วค่าโมโนโตนิค จะต้องน้อยกว่า $\pm 1/2$ LSB ของแต่ละระดับเอาท์พุท เพราะว่าการบิดเบือนในกรณีของรูปที่ 17 เกิดการผิดพลาด $+ 1/2$ LSB และตามด้วย $- 1/2$ LSB จะทำให้เกิดจุดวิกฤตเอาท์พุทที่ได้จะผิดพลาดไปมาก

เซตลิงไทม์ (setting time)


เซตลิงไทม์ เป็นค่าที่บอกถึงเวลาที่ใช้ในการแปลงค่าจากดิจิตอลเป็นอนาลอก โดยคิดจากจุดที่ 50% ของการเปลี่ยนแปลงข้อมูลอินพุท ถึงจุดที่ทำให้เอาท์พุทมีค่าคงที่ซึ่งประมาณ $1/2$ LSB ของค่าสุดท้ายของเอาท์พุท ค่าเซตลิงไทม์เป็นสิ่งสำคัญ เพราะเป็นค่าที่บอกความเร็วของตัว D/A ตอนคอนเวอร์เตอร์ ซึ่งปกติจะอยู่ระหว่างนาโนวินาทีถึงไมโครวินาที

ข้อเสียของตัวต้านทานตามน้ำหนักของเลขไบนารี

สำหรับตัวต้านทานที่ใช้จะทำให้วงจรเป็นโมโนโตนิคนั้นค่าผิดพลาดของตัวต้านทานจะต้องน้อยกว่าเปอร์เซ็นต์เรสโซรชัน เช่นถ้าเรสโซรชัน $1/15$ (6.67%) ตัวต้านทานจะต้องมีค่าผิดพลาดน้อยกว่า $\pm 6.67\%$ ถึงจะให้รูปขั้นบันไดที่เป็นโมโนโตนิค ถ้าเรสโซรชัน $1/255$ (ประมาณ 0.4%) ตัวต้านทานที่ใช้ค่าความผิดพลาดน้อยกว่า $+ 0.4\%$ ตัวต้านทานที่ใช้ค่าความผิดพลาดต้องน้อยกว่า $\pm 0.4\%$ จะเห็นว่ายิ่งบิตมากขึ้นค่าความผิดพลาดของตัวต้านทานต้องน้อยลง นอกจากนี้ในกรณีที่เพิ่มบิตมากกว่าของตัวต้านทานจะมากมายหลายค่าตามไปด้วย เช่น กรณี 8 บิต เราต้องใช้ตัวต้านทาน R, 2R, 4R,, 128R ค่าที่มากที่สุดจะเท่ากับ 128 เท่าของตัวที่น้อยที่สุด หรือกรณี 12 บิตค่าที่มากที่สุดต้องใช้ 2,048 ของค่าที่น้อยที่สุดจากปัญหาดังกล่าวมานี้จึงทำให้ D/A คอนเวอร์เตอร์ที่ใช้ตัวต้านทานตามน้ำหนักเลขไบนารี ไม่สามารถสร้างได้ง่ายในทางปฏิบัติ



รูปที่ 16 การผิดพลาดเป็น LSB



รูปที่ 17 จุดวิกฤตของโมโนโทนิกิตี

วิธีแลดเดอร์ (ladder method)


การแก้ปัญหาของ D/A คอนเวอร์เตอร์ที่ใช้ตัวต้านทานตามน้ำหนักของเลขไบนารีจะใช้ "วงจรแลดเดอร์" (ladder circuit) จากรูปที่ 18 (ก) เป็นตัวอย่างของวงจร R-2R แลดเดอร์ ที่นิยมใช้ในการสร้าง D/A คอนเวอร์เตอร์ จะเห็นได้ว่ามีตัวต้านทาน 2 ค่าเท่านั้นซึ่งในวงจรซึ่งแก้ปัญหาเรื่องความต้านทานหลาย ๆ ค่า และในการสร้างจะสร้างตัวต้านทานทั้งหมดให้อยู่บนชิปเดียวกันจึงทำให้มีลักษณะสมบัติเหมือนกัน ตลอดจนค่าผิดพลาดน้อยลงนอกจากนี้ในกรณีที่จำนวนบิตเพิ่มมากขึ้น วงจรแลดเดอร์สามารถแบ่งกระแสแยกไหลได้แน่นอนกว่าแบบตัวต้านทานตามน้ำหนักของเลขไบนารี

คุณสมบัติของวงจรแลดเดอร์


วงจร R-2R แลดเดอร์มีสิ่งที่น่าสนใจเกี่ยวกับค่าของ Impedance เป็นอย่างยิ่งจากรูปที่ 18 (ก) ที่โหนด (node) D มีค่าความต้านทานสมบูรณ์ มีค่าเท่ากับ 2R ขนานกับ 2R ซึ่งเท่ากับ R

จากรูปที่ 18 (ข) ที่ด้านขวาของโหนด C จะมี R อนุกรมกับ R มีค่าเท่ากับ 2R ดังนั้นที่โหนด C จะมี 2R ขนานกับ 2R ซึ่งเท่ากับ R ในทำนองเดียวกันจากรูปที่ 18(ค) , รูปที่ 18(ง) และรูปที่ 18 (จ) ทุก ๆ โหนดจะเกิดเป็นค่า 2R ขนานกับ 2R ซึ่งมีค่าเท่ากับ R ในที่สุด

จากรูปที่ 21 เราสามารถสรุปค่า Impedance ของวงจรแลตเตอร์ได้ว่า ถ้าเรามองเข้ามาที่ด้านซ้ายของแต่ละโหนดจะเห็นได้ว่าความต้านทานสมมูลย์เท่ากับ R และถ้าเรามองมาทางด้านขวาของแต่ละโหนดจะได้ค่าความต้านทานสมมูลย์ 2R ซึ่งจากเหตุการณ์นี้เป็นประโยชน์อย่างมากในการสร้าง A/D คอนเวอร์เตอร์แบบใหม่ แทนที่แบบตัวต้านทานตามน้ำหนักของไบนารี



รูปที่ 18



รูปที่ 19 อิมพีแดนซ์ของวงจรแลตเตอร์

การแบ่งกระแสให้เป็นไบนารี

จากรูปที่ 20 แสดงให้เห็นถึงวิธีแบ่งกระแสให้เป็นค่าระดับของเลขไบนารีโดยวงจรแลตเตอร์ โดยให้ค่ากระแสอ้างอิง (I_{ref}) เท่ากับ 2 mA ที่ใต้ของตัวต้านทาน $2R$ แต่ละตัวจะต่อกับสวิตช์ลงกราวด์ทั้ง 2 ตำแหน่ง เมื่อสวิตช์ถูกผลักไปทางขวากระแสไหลผ่านตัวต้านทานผ่านกราวด์บน และเมื่อสวิตช์ถูกผลักไปทางซ้ายกระแสจะไหลผ่านกราวด์ล่าง ตำแหน่งของสวิตช์ที่แสดงในรูป I_{out} จะเป็น "0"

ถ้าเรามองที่โหนด A จะเห็นค่าความต้านทานสมมูลย์เท่ากับ $2R$ ดังนั้นกระแส 2mA จึงแบ่งออกเป็นสองส่วนเท่า ๆ กัน ที่โหนด A ทำนองเดียวกันที่โหนด B จะเปรียบเสมือนตัวต้านทาน $2R$ ขนาดกันกระแส 1 mA ก็จะถูกแบ่งออกเป็นสองส่วนเท่า ๆ กันเป็น 0.5 mA กระแสจะถูกทำให้แบ่งไหลจนถึงบิตสุดท้ายซึ่งจะได้กระแสเป็น 1, 0.5, 0.25, และ 0.125 mA ตามลำดับ


ในกรณีที่เราลักสวิตช์ไปอีกตำแหน่งหนึ่ง เราไม่ได้เปลี่ยนค่าการแยกไหลของกระแสที่โหนดนั้น ๆ เลย กระแสยังคงไหลเท่าเดิมในแต่ละโหนด เพียงแต่กระแสไหลเท่าเดิมในแต่ละโหนด ซึ่งกระแสจะไหลไปสู่กราวด์ล่างเท่านั้น ถ้านำเอาข้อมูลบิต D_3 ถึง D_0 ไปควบคุมทรานซิสเตอร์สวิตช์ซึ่งตั้งที่เคยกล่าวมาแล้วเราจะได้

$$I_{out} = (D_3 + 2^{-1} D_2 + 2^{-2} D_1 + 2^{-3} D_0) * (I_{ref}/2)$$

ดังนั้นกระแสเข้าที่พุดสำหรับวงจรแลตเตอร์ 4 บิต จะมีค่าจาก 0 ถึง $(15/16)*I_{ref}$ ถ้าวจรแลตเตอร์ที่มีบิตมากขึ้นกระแสเข้าที่พุดก็จะหาได้จาก

$$I_{out} = (D_{n-1} + 2^{-1} D_{n-2} + \dots + 2^{1-n} D_0) \frac{REF}{2}$$

ตัวอย่างเช่น วงจรแลตเตอร์ 8 บิต จะให้ค่ากระแสเข้าที่พุดสูงสุด $(255/256)*I_{ref}$ โดยที่การเพิ่ม LSB เท่ากับ $(1/255)*I_{ref}$



รูปที่ 20 D/A คอนเวอร์เตอร์ แบบวงจร R-2R แลตเตอร์

หลักการของวงจรถ่ายโอนที่เขียนมานี้เป็นวงจรถ่ายโอนที่ใช้การกลับทิศทางของกระแส (current steering) ซึ่งออกจะยุ่งยากเล็กน้อย แต่มีประโยชน์อย่างมากเพราะใช้ค่ากระแสคงที่ซึ่งจะทำให้แรงดันคงที่ด้วย และหมายความว่าผลของตัวเก็บประจุตกค้าง (stray capacitor) มีน้อยมากจะไม่มีผลกระทบต่อค่าประจุเมื่อเปลี่ยนแรงดันตลอดจนช่วยลดค่าเซลล์ใหม่ จากเหตุผลนี้จึงทำให้ไอซีคอนเวอร์เตอร์นิยมใช้วิธีการกลับทิศทางของกระแสตามรูปที่ 20


2.3 การแปลงสัญญาณจากดิจิทัลเป็นอนาล็อก (Digital to Analog)

เรื่องของ A/D คอนเวอร์เตอร์ ซึ่งเป็นวิธีการแปลงค่าแรงดันอนาล็อก เป็นค่าทางดิจิทัลในปัจจุบัน A/D คอนเวอร์เตอร์มีหลายวิธี แต่เราจะขอกล่าวถึงวิธีที่นิยมใช้กันบางวิธีเท่านั้น เริ่มจากวิธีคอมพาราเตอร์แบบขนาน

วิธีนี้เป็นวิธีที่ง่าย และใช้เวลาในการแปลงค่าเร็วมาก จากรูปที่ 21 วงจรจะประกอบด้วยตัวต้านทานต่อกันแบบโวลต์เตจดีไวเดอร์ ซึ่งจะทำให้เกิดเป็นโวลต์เตจอ้างอิง ให้ออปแอมป์คอมพาราเตอร์ทั้ง 3 ตัวในวงจรมีโวลต์เตจอ้างอิงที่จ่ายให้ตัวต้านทานเป็น 4 โวลต์ ซึ่งจะเป็นค่าสูงสุดของแรงดันอินพุตเช่นกัน

ค่าเอาต์พุตของคอมพาราเตอร์แต่ละตัวจะเป็น "1" ถ้าแรงดันอินพุตที่ขาอนอินเวอร์ตติ้ง (+) มากกว่าแรงดันอ้างอิงที่ขาอินเวอร์ตติ้ง (-) แรงดันอนาล็อกจะถูกป้อนเข้าที่ขาอนอินเวอร์ตติ้ง (+) ของคอมพาราเตอร์ทุกตัวพร้อมกันเป็นแบบขนานจากตารางที่ 1 จะเห็นได้ว่าถ้าแรงดันอินพุตน้อยกว่า 1 โวลต์ จะไม่มีคอมพาราเตอร์ตัวไหนให้เอาต์พุตเป็น "1" กรณีที่แรงดันอินพุตอยู่ระหว่าง 1 ถึง 2 โวลต์คอมพาราเตอร์ A1 จะให้เอาต์พุตเป็น "1" กรณีที่แรงดันมีค่าอยู่ระหว่าง 2 ถึง 3 โวลต์ คอมพาราเตอร์ A1 และ A2 จะให้เอาต์พุตเป็น "1" และในกรณีที่แรงดันมากกว่า 3 โวลต์ขึ้นไป คอมพาราเตอร์ทุกตัวจะให้เอาต์พุตเป็น "1" หหมด สัญญาณที่ได้จากคอมพาราเตอร์ A1, A2 และ A3 จะป้อนให้กับวงจรถ่ายรหัส (encoder) เพื่อแปลงเป็นค่าไบนารีต่อไป

วงจรถ่ายรหัสแบบขนานที่ยกตัวอย่างนี้เป็นชนิด 2 บิต เรสโซลูชัน ซึ่งจะใช้ออปแอมป์คอมพาราเตอร์ 3 ตัวถ้าต้องการชนิด N บิต เรสโซลูชันจะต้องใช้ออปแอมป์คอมพาราเตอร์ถึง $2^N - 1$ ตัว เช่น 8 บิต เรสโซลูชัน ต้องใช้ออปแอมป์คอมพาราเตอร์ 255 ตัว การที่ต้องใช้ออปแอมป์คอมพาราเตอร์จำนวนมาก จึงเป็นข้อเสียของ A/D คอนเวอร์เตอร์ชนิดนี้ แต่ถึงอย่างไร A/D ชนิดนี้ก็มีข้อดีในเรื่องของความเร็ว ค่าดิจิทัลจะได้รับทันที หลังจากค่ารอปพาเกชั่น ดีเลย์ ไทม์ (Propagation Delaytime) ของคอมพาราเตอร์และวงจรถ่ายรหัส ดังนั้น A/D ชนิดนี้ จึงมีชื่ออีกชื่อหนึ่งว่า "แฟลช" (Flash) เนื่องจากความเร็วในการแปลงข้อมูล





รูปที่ 21 วงจรคอมพาราเตอร์แบบขนาน

Vin (Volt) :	เอ็ทท์พุทคอมพาราเตอร์			เอ็ทท์พุทไบทารี	
	A1	A2	A3	D1	D0
0 to 1	0	0	0	0	0
1 to 2	1	0	0	0	0
2 to 3	1	1	0	1	0
3 to 4	1	1	1	1	1

ตารางที่ 1 ค่าเอ็ทท์พุทจากแรงดันอินพุทหลายค่า

วิธีซิงเกิ้ลแรมพ์หรือซิงเกิ้ลสไลป

A/D คอมพาราเตอร์ชนิดนี้ (ดังรูปที่ 11 ก) ประกอบด้วยวงจรถ่ายค่าแรงดันสัญญาณแรมพ์คอมพาราเตอร์ และ BCD หรือไบทารีเคาน์เตอร์ เมื่อเริ่มต้นการแปลงข้อมูล วงจรถ่ายค่าแรงดันสัญญาณแรมพ์และเคาน์เตอร์จะถูกรีเซ็ตเป็น 0 แรงดันอนาล็อกจะถูกบ่อนทางชานอนอินเวอร์ตติ้ง (+) ของออปแอมป์ ของออปแอมป์คอมพาราเตอร์ เมื่อใดที่อินพุทนี้มีค่าเป็นบวกมากกว่าชานอินเวอร์ตติ้ง (-) เอ็ทท์พุทของคอมพาราเตอร์จะเป็น "1" ตลอด และค่า "1" นี้จะอินาเบิล (enable) แอนด์เกต ทำให้สัญญาณนาฬิกา (clock pulse) เข้าไปสู่วงจรถ่ายค่าเคาน์เตอร์ พร้อมทั้งเป็นจุดเริ่มต้นของการกำเนิดสัญญาณแรมพ์ ค่าแรงดันแรมพ์จะเป็นบวกไปจนกระทั่งเกินค่าของแรงดันอินพุท ซึ่งจะทำให้เอ็ทท์พุทของคอมพาราเตอร์เป็น "0" ส่งให้ AND เกตตัดสัญญาณนาฬิกา และส่งให้วงจรถ่ายค่าเคาน์เตอร์รีเซ็ต (Latch) วงจรถ่ายค่าเคาน์เตอร์ เพื่อนำค่าดิจิทัลเอ็ทท์พุทไปแสดงผล




รูปที่ 22 ซิงเกิลแรมป์ A/D คอนเวอร์เตอร์
 (ก) Block Diagram (ข) ความเอียงของแรมป์

สมมติว่าถ้าให้สัญญาณนาฬิกาที่มีความถี่ 1 MHz วงจร BCD เคาน์เตอร์ 4 หลัก แรงดันอินพุต (V_{in}) มีค่า 2,000 V และวงจรกำเนิดสัญญาณแรมป์ให้สโลป (Slope) 1 V/ms ดังแสดงรูปที่ 22 (ข) ดังนั้นถ้าป้อนแรงดันอินพุตให้วงจร A/D คอนเวอร์เตอร์ทำงาน วงจรกำเนิดสัญญาณแรมป์จะใช้เวลา 2 ms เพื่อกำเนิดสัญญาณจากจุดเริ่มต้นถึง 2 โวลต์ แล้วหยุดวงจรเคาน์เตอร์จากเวลา 2 ms นี้ สัญญาณนาฬิกาจะมีทั้งหมด 2000 พัลส์ ซึ่งจะถูกลบโดยเคาน์เตอร์วงจรควบคุมจะส่งสัญญาณแลทช์เพื่อส่งค่าดิจิตอลไปแสดงผล ถ้าเราใส่จุดทศนิยมที่เหมาะสมให้กับ LED แสดงผลเป็นทศนิยม 3 ตำแหน่ง เราจะได้ค่า 2000 ซึ่งก็เท่ากับค่าแรงดันอนาล็อกที่ป้อนทางอินพุตคือ 2 โวลต์ วงจรที่ยกตัวอย่างนี้สามารถให้แรงดันอนาล็อกได้ถึง 9.999 โวลต์ จากหลักการอันนี้สามารถนำไปสร้างเป็นเป็นดิจิตอลโวลต์มิเตอร์แบบง่าย ๆ ได้อีกด้วย

วิธีเคาน์เตอร์

A/D คอนเวอร์เตอร์ วิธีเคาน์เตอร์ (ดังรูปที่ 23) ประกอบด้วยคอมพาราเตอร์ 8 บิต D/A คอนเวอร์เตอร์ และ 8 บิตเคาน์เตอร์ แรงดันอนาล็อกจะป้อนเข้าทาง V_{in} และค่าดิจิตอลเข้าที่พุกที่ได้จะได้จาก 8 บิต เคาน์เตอร์ D_7 ถึง D_0 เคาน์เตอร์จะทำงานเมื่อขา COUNT เป็น "1" และจะหยุดทำงานเมื่อขา COUNT เป็น "0" ค่าดิจิตอลเข้าที่พุกที่ได้จะผ่าน D/A คอนเวอร์เตอร์ได้เป็นค่าอนาล็อกเข้าที่พุก V_{out} เพื่อป้อนให้ขาอินเวอร์ตติง (-) ของคอมพาราเตอร์



รูปที่ 23 A/D คอนเวอร์เตอร์วิธีเคาน์เตอร์

การทำงานเริ่มจากขา START จะส่งพัลส์มาเป็นลอจิก "0" เพื่อเคลียร์ 8 บิตเคาน์เตอร์ เมื่อขา START กลับไปเป็น "1" เคาน์เตอร์ก็พร้อมที่จะนับ ในขณะที่ขา Vout มีค่าเป็นศูนย์ ดังนั้นเมื่อป้อนค่าแรงดันอนาลอก (Vin) ออปแอมป์คอมพาราเรเตอร์จะให้เอาต์พุตเป็น "1" นั่นคือขา COUNT เป็น "1" เคาน์เตอร์จะเริ่มนับจากศูนย์ขึ้นไป เนื่องจากเอาต์พุตจากเคาน์เตอร์ไปให้ D/A คอนเวอร์เตอร์ ทำให้ได้เอาต์พุตจาก D/A คอนเวอร์เตอร์ (Vout) เป็นรูปขั้นบันได เมื่อใดที่ Vin มีค่ามากกว่า Vout คอมพาราเรเตอร์ก็จะให้ลอจิก "1" และเคาน์เตอร์ก็จะนับต่อไปได้ค่า Vout เป็นรูปขั้นบันไดสูงขึ้นเรื่อย ๆ จนกระทั่งถึงจุด ๆ หนึ่งที่ Vout มีค่ามากกว่า Vin ทำให้เอาต์พุตจากคอมพาราเรเตอร์เป็นลอจิก "0" และขา COUNT เป็นลอจิก "0" เคาน์เตอร์จะหยุดนับ เราก็จะได้ค่าดิจิตอลเอาต์พุต D₇ ถึง D₀ ซึ่งเป็นค่าที่แปลงมาจากแรงดันอนาลอกทางอินพุต สัญญาณขอบขาลงของ COUNT เรียกว่า สัญญาณสิ้นสุดการแปลงข้อมูล (end of conversion signal) ซึ่งใช้สำหรับบอกให้วงจรอื่น ๆ ที่ทำงานร่วมกันว่าการแปลงข้อมูลจากอนาลอกเป็นดิจิตอลได้สิ้นสุดแล้ว

ถ้าข้อมูลอนาลอกอินพุตมีการเปลี่ยนแปลงอีก วงจรภายนอกจะต้องส่งพัลส์ STAT เพื่อมาเริ่มต้นการแปลงข้อมูลอีกครั้ง จนกระทั่งได้ค่าดิจิตอลเอาต์พุต สัญญาณสิ้นสุดการแปลงข้อมูลก็จะตกเป็นขอบขาลง


ข้อเสียของวิธีเคาน์เตอร์นี้คือ ใช้เวลาในการแปลงค่านาน เพราะว่าวงจรเคาน์เตอร์จะนับจนกระทั่งถึงจุดที่ Vout เริ่มจะมากกว่าอนาลอกอินพุต ตัวอย่างเช่น 8 บิตคอนเวอร์เตอร์ต้องใช้เวลาในการแปลงถึง 255 คาบของสัญญาณนาฬิกา (clock period) หรือ 12 บิตคอนเวอร์เตอร์ต้องใช้เวลาในการแปลงถึง 4,095 คาบของสัญญาณนาฬิกา

วิธีชั่งเซสซีฟ แอปพรอกซิเมชัน (Successive Approximation)

วิธีนี้จะเป็นวิธีที่นิยมใช้กันมากที่สุด (ดังรูปที่ 24) สิ่งต่างจากวิธีเคาน์เตอร์คือ วงจร

ควบคุม , SAR รีจิสเตอร์ (Successive Approximation Register)

คอมพารเตอร์



รูปที่ 24 A/D คอนเวอร์เตอร์วิธีชั่งเซสซีฟ แอปพรอกซิเมชัน

และบัพเฟอร์รีจิสเตอร์

เมื่อการแปลงสัญญาณสิ้นสุดเราจะได้รับข้อมูลดิจิตอลเข้าที่พู่ผ่านทางบัพ

เฟอร์รีจิสเตอร์ คือ D₀ ถึง D₇

เมื่อการเริ่มต้นการแปลงข้อมูลสัญญาณเริ่มต้นการแปลง (Start of conversion)

จะเป็น "0" SAR รีจิสเตอร์จะถูกเคลียร์และ V_{out} จะมีค่าเป็นศูนย์เมื่อสัญญาณเริ่มต้นการแปลงเป็น

"1" การแปลงข้อมูลก็จะเริ่มต้นโดยการนับเพิ่มครั้งละ 1 บิตจากการเช็คค่าที่ MSB (most significant Bit) ก่อนดังนี้

ในระหว่างพัลส์แรกของสัญญาณนาฬิกา วงจรควบคุมจะส่ง "1" ของ MSB มาที่ SAR รีจิสเตอร์ ซึ่งทำให้เข้าที่พู่ของ SAR รีจิสเตอร์ มีค่าเท่ากับ

$$1000\ 0000$$

ทันทีที่ค่าดิจิตอลเข้าที่พู่นี้เกิดขึ้น D/A คอนเวอร์เตอร์ก็จะแปลงค่าได้ V_{out} เท่ากับ 128/255 เท่า

ถ้าค่า V_{out} ที่ได้มากกว่าค่าอนาล็อกอินพุต (V_{in}) คอมพาราทอร์จะส่งสัญญาณเข้าที่พู่ที่เป็นลบไป

วงจรควบคุมเพื่อรีเซ็ต MSB ในทางตรงข้าม ถ้า V_{out} น้อยกว่าค่าอนาล็อกอินพุต (V_{in}) MSB ก็จะ

ยังคงเช็คค่าอยู่

ในกรณีที่ MSB ยังไม่ถูกรีเซ็ต ค่าที่อยู่ใน SAR รีจิสเตอร์ปัจจุบันคือ 1000 0000 ใน

ช่วงของพัลส์สัญญาณนาฬิกาต่อไปก็จะเช็คค่าบิตที่ต่อจาก MSB หรือบิต D₆ ก็จะได้ดิจิตอลเข้าที่พู่เท่ากับ

$$1100\ 0000$$

Vout ก็จะเพิ่มขึ้นเป็น 192/255 เท่า ถ้า Vout มากกว่าค่าอนาล็อกอินพุต (Vin) สัญญาณเข้าที่พื้ที่เป็นลบจากคอมพาราเตอร์ก็จะรีเซ็ตค่าบิต D6 แต่ถ้า Vout น้อยกว่าค่าอนาล็อกอินพุต บิต D6 ก็ยังคงอยู่

การเพิ่มค่าจำนวนบิต และทำการทดลองสอบค่าด้วยคอมพาราเตอร์จะถูกกระทำทุก ๆ พัลส์สัญญาณนาฬิกา ดังนั้นการแปลงข้อมูลจะสิ้นสุดหลังจาก 8 พัลส์สัญญาณนาฬิกาเมื่อสิ้นสุดการแปลงข้อมูลแล้ว วงจรควบคุมจะส่งสัญญาณ "0" บอกว่าสิ้นสุดการแปลงข้อมูล (end of conversion) ไปให้บัฟเฟอร์ รีจิสเตอร์ ข้อมูลดิจิตอลเข้าที่พื้ก็จะถูกเก็บอยู่ในบัฟเฟอร์รีจิสเตอร์ ถึงแม้ว่าจะเริ่มวงจรการแปลงข้อมูลใหม่อีกครั้งหนึ่ง

ข้อดีของวิธีซิคเซสซิฟ แอปพรอกซิเมชันนี้คือ ในด้านความเร็วจะเห็นได้ว่าใช้เวลาเพียงแค่ n พัลส์สัญญาณนาฬิกา ก็จะทำให้ค่า n บิต เรสโซลูชันของค่าอนาล็อกซึ่งจะดีกว่าวิธีเคาน์เตอร์อย่างมากมาย

2.4 การใช้ไดนามิกแรม (Dynamic RAM)


ในยุคแรกของการใช้หน่วยความจำเป็นการใช้หน่วยความจำประเภท วงแหวนแม่เหล็กกรรมวิธีการเขียน-อ่านค่อนข้างยุ่งยากมาก แต่ครั้นถึงยุคของหน่วยความจำประเภทสารกึ่งตัวนำ การเชื่อมโยงกับวงจรอิเล็กทรอนิกส์ก็ดูจะง่ายขึ้นมากหน่วยความจำสารกึ่งตัวนำที่เขียน-อ่าน ได้มีชื่อเรียกว่า RAM ซึ่งความจริงแล้วน่าจะเรียก Read Write Memory หรือใช้ตัวย่อว่า RWM มากกว่า มาดูการทำงานของไดนามิกแรม 4116

ถึงแม้ว่า ไอซี 4116 จะเป็นไอซีที่ดูจะเก่าไปบ้าง แต่ก็หาซื้อและใช้ได้ง่ายมีราคาถูกเป็นไอซีที่ใช้บนเครื่องแอปเปิ้ล II โครงสร้างของ 4116 เป็นไอซีขนาด 16k x 1 บิต 4116 อาจมีชื่อเรียกแตกต่างกันออกไปได้บ้าง เช่น ถ้าเป็นไอซียี่ห้อ NEC จะมีชื่อเป็น uPD416

หากพิจารณาขนาดของหน่วยความจำ จะต้องบอกได้ทันทีว่ามีสายแอดเดรสจำนวน 14 เส้น และถ้า 4116 ใช้แรงดันไฟเลี้ยงเป็น +2, +5 และ -5 โวลท์ กับกราวด์ ไอซี 4116 ควรจะมีขาทั้งสี่ดังนี้

แอดเดรส	14	ขา
ข้อมูลออก	1	ขา
ข้อมูลเข้า	1	ขา
ไฟเลี้ยง	4	ขา
ขา WE	1	ขา

ซึ่งต้องมีขาทั้งสิ้น 21 ขา ดังรูปที่ 25



รูปที่ 25 แสดงจำนวนขาของไอซี 4116 ที่ควรจะเห็น

NEC Microcomputers, Inc.

NEC

- μ PD416
- μ PD416-1
- μ PD416-2
- μ PD416-3
- μ PD416-5

**16384 x 1 BIT DYNAMIC MOS
RANDOM ACCESS MEMORY**

DESCRIPTION The μPD416 is a 16,384 words by 1 bit Dynamic MOS RAM. It is designed for memory applications where very low cost and large bit storage are important design objectives.

The μPD416 is fabricated using a double poly layer 3 channel silicon gate process which affords high storage cell density and high performance. The use of dynamic circuitry throughout, including the sense amplifiers, assures minimal power dissipation.


Multiplexed address inputs permit the μPD416 to be packaged in the standard 16 pin dual in line package. The 16 pin package provides the highest system bit densities and is available in either ceramic or plastic. Noncritical clock timing requirements allow use of the multiplexing technique while maintaining high performance.

FEATURES

- 16,384 Words x 1 Bit Organization
- High Memory Density - 16 Pin Ceramic and Plastic Packages
- Multiplexed Address Inputs
- Standard Power Supplies: +12V, +5V, +5V
- Low Power Dissipation, 462 mW Active (MAX); 40 mW Standby (MAX)
- Output Data Controlled by CAS and Delayed at End of Cycle
- Read Modify Write, RAS only Refresh, and Page M. to Capability
- All Inputs TTL Compatible and Low Capacitance
- 128 Refresh Cycles
- 5 Performance Ranges

	ACCESS TIME	H/W CYCLE	R/W CYCLE
μPD416	300 ns	510 ns	375 ns
μPD416-1	250 ns	410 ns	465 ns
μPD416-2	200 ns	375 ns	375 ns
μPD416-3	150 ns	375 ns	375 ns
μPD416-5	120 ns	320 ns	320 ns

PIN CONFIGURATION




A0-A5	Address Inputs
CAS	Column Address Strobe
D14-D16	Data In
D14-D16	Data Out
RAS	Row Address Strobe
μPD 416	Read/Write
V12 (+12V)	Power (+12V)
V5 (+5V)	Power (+5V)
V5 (-5V)	Power (-5V)
VSS	Ground

รูปที่ 26 รายละเอียดที่แสดงไว้ในหนังสือคู่มือของไอซี 4116


แต่ปรากฏว่า 4116 มีขา 16 ขาเท่านั้น ซึ่งถ้าดูผิวเผินจะคิดว่าไม่น่าเป็นไปได้ แต่ที่จริงแล้วเป็นไปได้เพราะการกำหนดแอดเดรสของหน่วยความจำนี้ กำหนดแบบมัลติเพล็กซ์ โดยแบ่งแยกแอดเดรส 14 เส้น ออกเป็น 2 กลุ่ม คือกลุ่มละ 7 เส้น กลุ่มแรกเป็นกลุ่มที่เริ่มจากแอดเดรส $A_0 - A_6$ เราเรียกแอดเดรสด้านแถว (Row address) กลุ่มที่ 2 คือจาก $A_7 - A_{13}$ เรียกว่าแอดเดรสด้านคอลัมน์ (Column Address) แต่เมื่อต่อเข้ากับ 4116 จะมีเพียง 7 เส้น ดังนั้นจึงต้องมีการบอกว่าเป็นแอดเดรสแถวหรือคอลัมน์

จะเห็นว่า 4116 ใช้หลักการมัลติเพล็กซ์แอดเดรส จึงทำให้ลดจำนวนค่าจากที่ควรจะเป็น 14 ขา เหลือเพียง 7 ขาเท่านั้น ดังนั้นโครงสร้างการจัดหน่วยความจำภายในชิป 4116 จึงเป็นแบบเมตริกซ์ การกำหนดแอดเดรสจึงกำหนดทางแถวและทางคอลัมน์ โดยใช้ขาาร่วมกันคือผ่านเข้าทาง $A_0 - A_6$ ของ RAM ดังรูปที่ 27



รูปที่ 27 ขาแอดเดรสของ 4116 จะมีเพียง 7 ขา

ภายในเซลล์หน่วยความจำจะต้องมีการรับแอดเดรสผ่านเข้ามาทางขา โดยต้องทราบแน่ชัดว่า ขณะที่มัลติพลายเบอร์เข้ามาที่ $A_0 - A_6$ นั้นเป็นแอดเดรสของแถวหรือคอลัมน์ ซึ่งจะต้องมีตัวเลือกส่งแอดเดรสเข้ามาให้แบบมัลติเพล็กซ์ ดังรูปที่ 28



รูปที่ 28 แสดงการจัดแอดเดรสเพื่อต่อกับ DRAM

การรวมแอดเดรสแถวและคอลัมน์


ไดนามิกแรมหรือ DRAM มีการรับแอดเดรสเพียงครั้งหนึ่งเท่านั้น เช่น 4116 มีค่าแอดเดรส 8 เส้น หรือ 41256 ก็มีค่าแอดเดรส 9 เส้น

เมื่อเป็นเช่นนี้ การป้อนแอดเดรสเข้าสู่แอดเดรสจำเป็นต้องมีลติเพล็กซ์เข้าไป เช่น 4116 เราจะให้แอดเดรส $A_0 - A_6$ จากบัสเข้าไปก่อนแล้วตามด้วย $A_7 - A_{13}$ การรวมแอดเดรสจำเป็นต้องมีอาร์ตแวร์ควบคุมการลติเพล็กซ์

ถ้าสังเกตส่วนขาของ DRAM ในรูปที่ 26 จะพบขาที่เพิ่มจากแรมทั่วไปอีก 2 ขาคือ \overline{RAS} หรือ row address strobe และ \overline{CAS} หรือ Column address strobe นั่นคือในขณะที่จะป้อนแอดเดรส $A_0 - A_6$ เข้า ก็จะทำให้ \overline{RAS} ทำการสโตรปเพื่อทำการแลตซ์แอดเดรสภายในชิพก่อนแล้วตามด้วย $A_7 - A_{13}$ จากนั้นก็สโตรปด้วย \overline{CAS} แล้วจึงทำการเขียนหรืออ่านได้

โดยะแกรมเวลาของการกำหนดแอดเดรสแสดงดังรูปที่ 29

ในการเชื่อมต่อ DRAM เข้ากับระบบนั้น จึงต้องมีขบวนการในการลติเพล็กซ์แอดเดรสในส่วนแถวและคอลัมน์เข้าด้วยกันและกำหนดสัญญาณ \overline{RAS} และ \overline{CAS} ให้กับหน่วยความจำอย่างถูกต้องและที่สำคัญคือ ช่วงเวลาของการกำหนดแอดเดรส \overline{RAS} และ \overline{CAS} จะเกิดขึ้นอย่างรวดเร็ว และเป็นจังหวะ ซึ่งในกรณีนี้ปัญหาที่พบอยู่เสมอคือภาระหน่วงสัญญาณในสาย อาจทำให้ช่วงเวลาการทำงานผิดพลาดก็ได้





รูปที่ 29 ไตอะแกรมเวลากำหนดแอดเดรสให้กับหน่วยความจำ DRAM

วงจรที่ใช้ในการลติเพล็กซ์สัญญาณแอดเดรสที่ใช้กันทั่วไป ใช้ไอซีประเภท data selector หรือตัวเลือกข้อมูลวงจรในรูปที่ 30 เป็นตัวอย่างเลือกข้อมูล และวงจรตัวอย่างการลติเพล็กซ์แอดเดรสเพื่อใช้กับ DRAM

ในการจัดการลติเพล็กซ์แอดเดรสเพื่อต่อกับ DRAM ในที่นี้ใช้ไอซีตัวเลือกข้อมูลเบอร์ 74LS157 เป็นวงจรกำหนดแอดเดรสทางด้านแถวคอลัมน์ให้กับ DRAM เมื่อสัญญาณ MUX เป็น "1"

ตัวเลือกข้อมูล จะเลือกข้อมูลแถวเข้าสู่ $A_0 - A_6$ นั่นคือเลือก $BA_0 - BA_6$ แต่ถ้าเลือก $BA_7 - BA_{13}$ เข้าสู่ $A_0 - A_6$ ดังนั้นสัญญาณ MUX จะต้อง Active ในช่วงเวลาระหว่าง \overline{RAS} และ \overline{CAS} ดังไคอะแกรมเวลารูปที่ 30 (ข)




รูปที่ 30 ก. วงจรมัลติเพล็กซ์แอดเดรสให้กับ DRAM และ
ข. ไคอะแกรมเวลาแสดงลำดับของสัญญาณ \overline{RAS} , MUX และ \overline{CAS}

เมื่อต่อ 4116 เข้าสู่ระบบ

Z80 มีขาแอดเดรส 16 เส้นมีการกำหนดสัญญาณรีเฟรชในตัว แต่สัญญาณเฟรชที่สัมพันธ์

กับแอดเดรสมีขนาดจำนวนบิตเพียง 7 บิตดังนั้นการเลือกการต่อ DRAM กับ Z80 ด้วยข้อมูลเพียง 16K นี้จึงใช้หลักการตรงไปตรงมา ซึ่งถ้าต้องการต่อหน่วยความจำให้ใหญ่ขึ้นก็ทำได้แต่ต้องมีวงจรพิเศษเพิ่มเติม ซึ่งจะได้อธิบายต่อไป

การเชื่อมโยง DRAM เข้ากับ Z80 นั้นเป็นเรื่องที่ไม่ยาก แต่อย่างไรก็ตามถ้าต่อกับหน่วยความจำแรมจำนวนไม่มาก ผู้ออกแบบมักเลือกต่อกับแรมแบบสแตติกเพราะทำได้สะดวก แต่ถ้าต่อกับหน่วยความจำจำนวนมาก เรามักเลือก DRAM



รูปที่ 31 แสดงลักษณะการเชื่อมโยงหน่วยความจำ DRAM เข้ากับระบบ Z80



แผนผังวงจรของการเชื่อมโยงกับ DRAM แสดงไว้ดังรูปที่ 31 การต่อกับหน่วยความจำ DRAM จำเป็นต้องสร้างสัญญาณ CAS และ RAS และการมัตติเฟล็กซ์แอดเดรส วงจรกำเนิด CAS เป็นวงจรในบล็อก ก. ซึ่งจะได้ให้รายละเอียดต่อไป

สำหรับการต่อหน่วยความจำ 4116 นี้จะมีแอดเดรสเพียง 14 เส้นคือจาก $A_0 - A_{13}$ ดังนั้นจึงควรเลือกว่าจะให้อยู่ใน 16K ไต ในที่นี้จะใช้ A_{14} และ A_{15} เป็นตัวเลือกเมื่อ A_{14} และ A_{15} เป็น "1" จะเลือกหน่วยความจำแรมนี้

Z80 มีสัญญาณควบคุมหลายเส้น เช่น \overline{MEMR} และ \overline{MEMW} ซึ่งสัญญาณนี้ได้จาก \overline{MREQ} และ $\overline{RD}, \overline{WR}$

การสร้างสัญญาณ \overline{RAS} , \overline{CAS} และ MUX


Z80 สร้างสัญญาณควบคุมในการเขียน - อ่านหน่วยความจำอย่างมีลำดับอยู่แล้ว สัญญาณควบคุมที่ใช้ในการเขียนอ่านประกอบด้วย \overline{MREQ} , \overline{RD} และ \overline{WR} แต่เมื่อใช้กับ DRAM เราจะใช้ \overline{RFSH} อีกหนึ่งสัญญาณเพื่อใช้ประโยชน์ ลองย้อนไปดูไดอะแกรมเวลาของ Z80 ดูก่อน รูปที่ 32 เป็นไดอะแกรมหน่วยความจำ



รูปที่ 32 ก. ไตอะแกรมเวลา $\overline{M1}$ ขณะเฟรชข้อมูล
ข. ไชเคิลการเขียน - อ่าน

เมื่อต่อกับ DRAM เรามีความจำเป็นต้องสร้างสัญญาณ \overline{RAS} , MUX และ \overline{CAS} ขึ้นมา สัญญาณทั้ง 3 นี้จะเป็นตัวร่วมทำงานที่สำคัญในการเชื่อมโยงกับหน่วยความจำ

การสร้างสัญญาณ \overline{RAS} นั้น เราเริ่มจาก \overline{MREQ} โดยตรงเพราะ \overline{MREQ} เป็นสัญญาณจากไมโครคอมพิวเตอร์ที่จะติดต่อกับหน่วยความจำ ส่วนสัญญาณ MUX จะผ่านการหน่วงเวลาประมาณ 50 ns และหน่วงเวลาอีก 150 ns จาก \overline{RAS} เพื่อสร้างสัญญาณ \overline{CAS} ดังรูปที่ 33




รูปที่ 33 การสร้างสัญญาณ \overline{RAS} , MUX และ \overline{CAS}

สังเกตว่าสัญญาณ MUX และ \overline{CAS} จะผ่าน OR เกทกับสัญญาณ \overline{RFSH} ที่ผ่านอินเวอร์เตอร์ นั่นหมายความว่าสัญญาณ MUX และ \overline{CAS} จะแอกทีฟเมื่อ \overline{RFSH} ไม่แอกทีฟ

การต่อส่วนข้อมูลอินพุตบัฟเฟอร์

ไอซี 4116 DRAM แยกขาข้อมูลอินพุตและขาข้อมูลเข้าที่พุทออกจากกันในการต่อเข้ากับระบบไมโครคอมพิวเตอร์ซึ่งเป็นบัลแบบสองทิศทาง จึงต้องมีวิธีที่จะรวมขาข้อมูลอินพุตกับขาข้อมูลเข้าที่พุทของ DRAM เข้าด้วยกัน และวิธีหนึ่งที่จะรวมเข้าคือการหาไอซีแบบ 3 สถานะมาเชื่อมต่อ ไอซีลอจิก 3 สถานะที่นิยมและหาได้ง่ายคือ 74LS244



รูปที่ 34 วงจรบัฟเฟอร์อินพุตให้กับข้อมูล

รูปที่ 35 เป็นการใช้อิซี 74LS244 เป็นไอซีบัฟเฟอร์ข้อมูลระหว่างบัลข้อมูลกับหน่วยความจำแรม


การต่ออินพุตบัฟเฟอร์เข้าสู่ระบบ DRAM ก็เพื่อเป็นตัวแยก DRAM ออกจากบัลโดยตรง เพราะว่าเมื่อต่อกับ DRAM เป็นจำนวนมากหาก DRAM ตัวใดตัวหนึ่งเสียจะยังไม่ทำให้ระบบบัลเสียหาย นอกจากนี้บัฟเฟอร์ยังช่วงลดสัญญาณที่เกิดขึ้น เนื่องจากการทำงานของ DRAM หลาย ๆ ตัว ไม่ให้เข้าไปรบกวนในบัล

การเขียนข้อมูลบน DRAM

Z80 ส่งสัญญาณเขียนข้อมูลในหน่วยความจำด้วยสัญญาณ \overline{MEMW} และ \overline{WR} สัญญาณทั้งสองนี้จะรวมกันเป็น \overline{MEMW} และเมื่อรวมกับการเลือกแอดเดรสซึ่งในที่นี้ต้องการให้แอดเดรสของหน่วยความจำอยู่ในแบริด C000H - FFFFH หรือกำหนดให้ A_{14} และ A_{15} จะสร้างเป็นสัญญาณเอ็นาเบิ้ล การเขียน \overline{WE} ซึ่งสัญญาณ \overline{WE} จะเกิดขึ้นหลังจากการกำหนดแอดเดรสทางด้านคอลัมน์ให้กับ DRAM แล้ว

ไต่อะแกรมเวลาของการเขียนข้อมูล และตัวอย่างวงจรการเขียนข้อมูลจะเป็นดังรูปที่ 36

คราวนี้ลองสมมติว่าเมื่อไมโครโปรเซสเซอร์กำลังเขียนข้อมูลที่ไม่ใช่ตำแหน่งที่ถูกเลือกโดย $A_{1,4}$ และ $A_{1,5}$ สัญญาณเลือกหน่วยความจำจะไม่แอกทีฟ ($\overline{MSEL} = "1"$) แต่สัญญาณ \overline{RAS} จะยังคงแอกทีฟเพราะมาจาก \overline{MREQ} ส่วน MUX จะตามมาแต่สัญญาณ \overline{CAS} มาจาก $\overline{CAS1}$ ซึ่งถูกกำหนดโดย \overline{MSEL} กับ \overline{CAS} จึงทำให้ไม่แอกทีฟดังนั้นเมื่อมี \overline{WE} ก็จะไม่เกิดการเขียนข้อมูลในหน่วยความจำนี้ การเขียนข้อมูลลงไปได้นั้นสัญญาณที่ \overline{CAS} และ \overline{RAS} ต้องเป็น "0" ทั้งคู่




รูปที่ 36 วงจรและไดอะแกรมเวลาการเขียนข้อมูลลงหน่วยความจำ

การอ่านข้อมูลจาก DRAM

ในการอ่านข้อมูลบน DRAM ก็เหมือนกับการอ่านข้อมูลบน RAM ชนิดสแตติกเริ่มทั่วไปโดยเมื่อสัญญาณเลือก \overline{RAS} , MUX และ \overline{CAS} ครบหมดแล้ว ข้อมูลก็จะได้รับการอ่านถ้าสัญญาณ \overline{WE} เป็น "1" และมีการเลือกแอดเดรสถูกต้อง

การอ่านจะได้รับข้อมูลมายังบัสมายังใต้การควบคุมของสัญญาณ \overline{MREQ} $A_{1,5}$, $A_{1,4}$ และ \overline{RD} สัญญาณเหล่านี้จะประกอบรวมกันเพื่อควบคุมการอ่านข้อมูลโดยควบคุมบัสดังรูปที่ 37 เป็นวงจรควบคุมการอ่านข้อมูล




รูปที่ 37 วงจรควบคุมการอ่านข้อมูล

การรีเฟรชไดนามิกแรม

การใช้หน่วยความจำแบบไดนามิกแรมนี้ จำเป็นจะต้องมีการรีเฟรชข้อมูลอยู่ตลอดเวลา การรีเฟรชหน่วยความจำนี้จะเสมือนเป็นการแอกเซส (ACCESS) หน่วยความจำ โดยไดนามิกแรม จะต้องถูกแอกเซสทุกแอดเดรสในช่วงเวลาไม่เกิน 2 มิลลิวินาที

เมื่อพิจารณาการแอกเซสซึ่งเสมือนการอ่าน จะต้องกำหนดแอดเดรสทางแถวโดยกำหนด $A_0 - A_6$ ซึ่งเสมือนกับมีจำนวนแถว $2^7 = 128$ แถว การรีเฟรชนี้จะต้องวนแอดเดรสทั้ง 128 แถว นี้ให้เสร็จใน 2 มิลลิวินาทีสำหรับ Z80 มีโครงสร้างภายในที่สร้างแอดเดรสของการรีเฟรชอยู่แล้ว 7 เส้น ในแอดเดรส $A_0 - A_6$ เช่นกัน และจะส่งปรากฏออกมาขณะที่สัญญาณ \overline{RFSH} แอกทีฟการส่งนี้จะส่งออกมาในจังหวะ M_1 เท่านั้น ซึ่งถ้าพิจารณาจากการทำงานของ Z80 ที่อัตราสัญญาณนาฬิกาปกติ ก็จะพบว่า Z80 มีเวลารีเฟรชอย่างพอเพียง



รูปที่ 38 ไดอะแกรมเวลาการเฟรชแอดเดรส

การกำหนดสัญญาณรีเฟรชจะกระทำด้วยไดอะแกรมเวลาดังรูปที่ 38


ตัวอย่างการต่อ DRAM ขนาด 256 KB กับ Z80

การใช้งานในบางครั้งอาจมีความจำเป็นจะต้องนำข้อมูลจำนวนมาก มาเก็บไว้ในหน่วยความจำ เช่น การทำแรมดิสค์ การเก็บข้อมูลภาพ การเก็บข้อมูลเสียง ซึ่งปัจจุบัน DRAM ขนาดใหญ่นี้มีราคาถูกลง และสามารถใช้งานได้ง่าย เช่น ออกแบบใช้กับ Z80 ในการเก็บข้อมูลเสียง หรือข้อมูลภาพ

รูปที่ 39 เป็นตัวอย่างของการต่อ DRAM เบอร์ 41256


สังเกตว่าไดนามิกแรมชนิดนี้ใช้แอดเดรส 9 เส้นคือ $A_0 - A_8$ ซึ่งก็มีแอดเดรสทางแถวและคอลัมน์ทั้งสิ้น 18 สายทำให้มีหน่วยความจำทั้งสิ้น 2^{18} หรือ 256 K ส่วนรูปแบบการควบคุมหน่วยความจำ ในส่วนของ \overline{RAS} และ \overline{CAS} ก็เหมือนกันกับไอซีประเภท DRAM เบอร์อื่น และ 41256 ยังมีขา D1 และขา D0 แยกจากกัน

เนื่องจาก Z80 มีหน่วยความจำที่ถูกอ้างอิงได้เพียงบิต $A_0 - A_{15}$ ดังนั้นเมื่อจะต่อกับ Z80 จึงต้องแยกเป็นแบงค์ ๆ ละ 32 k โดยใช้บิตของพอร์ตเอาต์พุตเป็นตัวเลือกแบงค์ และจัดให้แอดเดรส 0000H-7FFFH หรือ 32 k แรกบน จะเป็นที่อยู่ของไดนามิกแรม โดยแบ่งเป็น 8 แบงค์ ดังรูปที่ 40 เป็นการใช่วิธีกำหนดแอดเดรสเข้ามาที่ละแบงค์ด้วยการส่งค่าให้พอร์ตเอาต์พุตก่อน




รูปที่ 39 วงจรการต่อ DRAM เบอร์ 41256

วงจรสำคัญอีกส่วนหนึ่งคือ วงจรการควบคุม DRAM ซึ่งประกอบด้วย การนำเอาสัญญาณ DRAM ซึ่งประกอบด้วย การนำเอาสัญญาณ $\overline{M1}$, \overline{MREQ} , \overline{RFSH} , \overline{RD} วงจรควบคุมลอจิกนี้ จะสร้างสัญญาณ \overline{MUX} , \overline{RAS} และ \overline{RD} ดังรูปที่ 41




รูปที่ 40 การจัดตำแหน่งขนาด 256 K เข้ากับระบบร่วมกับสแตติกแรม



รูปที่ 41 วงจรควบคุมการทำงานของไดนามิกแรม

ถ้าหากสังเกตวิธีการรีเฟรชของ Z80 จะพบว่า Z80 สร้างแอดเดรสรีเฟรชที่พอดีกับ \overline{RFSH} เพียง 7 บิต ดังนั้นจึงต้องสร้างแอดเดรสรีเฟรชเพิ่มเติมอีก 1 บิต โดยใช้ฟิลลิปฟลอปและนำ A_6 ในขณะที่ \overline{RFSH} มาหารด้วย 2 เป็นสัญญาณรีเฟรชบิตที่ A_7



รูปที่ 42 วงจรมัลติเพล็กซ์แอดเดรสและพอร์ตเอ้าท์พุทสร้าง A_{15} , A_{16} , A_{17}

รูปที่ 42 เป็นวงจรในส่วนมัลติเพล็กซ์แอดเดรส วงจรควบคุมการีเฟรชและพอร์ตเข้าที่ พกเลือกแบลงค์


ตัวอย่างที่กล่าวมาทั้งหมดนี้ เป็นการประยุกต์ใช้กับ DRAM ผู้เขียนมีความเห็นว่าหาก ต้องการใช้นหน่วยความจำขนาดใหญ่แล้วก็ต้องใช้ DRAM อย่างแน่นอน แต่ DRAM ขนาด 256 kB นี้ ถ้าต่อกับ CPU บางเบอร์ เช่น 8088 หรือ 8086 จะไม่จำเป็นต้องเลือกแบลงค์

อนึ่งการต่อ DRAM นี้ปัญหาอาจเกิดขึ้นได้จากการกำหนดช่วงเวลา \overline{RAS} , \overline{MUX} และ \overline{CAS} สังเกตว่า \overline{CAS} และ \overline{MUX} ในตัวอย่างหลังนี้ เราใช้ช่วงเวลาหน่วยของไอซีช่วยด้วย

2.5 วงจรนับ (COUNTER)

2.5.1 วงจร Binary Ripple Counter


วงจรรนับเป็นการประยุกต์ในงานของ Flip Flop โดยถือหลักการว่า Flip Flop จะเป็นตัวนับได้ 2 (0 ถึง 1) คือสถานะหนึ่งอาจจะเป็น 0 เมื่อมีการ Trigger อีกครั้งจะเป็น 1 สลับกันไปเช่นนี้ นั่นคือ Flip Flop 1 ตัวสามารถนับได้ 2 เลขคือ 0 กับ 1 ดังนั้นถ้า Flip Flop 2 ตัว ต่อกันเช่น มี T-Flip Flop 2 ตัว โดยที่แต่ละตัวทำงาน เมื่อ Trigger ที่ขอบของขาตั้ง รูปที่ 43



รูปที่ 43 วงจรรนับ 4 โดยใช้ T-Flip Flop 2 ตัว

จากรูปที่ 43 เป็น T-Flip Flop 2 ตัว ต่อกันในลักษณะขา T ของตัวหลังต่อกับ Q ของตัวหน้า สมมติว่า ขณะนี้ Q_A และ Q_B เป็น 0 ทั้งคู่ เมื่อ Clock pulse ที่ขาของ Clock input เปลี่ยนระดับจาก 0 เป็น 1 T-Flip Flop ตัวแรก (T) ยังไม่มีการเปลี่ยนสถานะ เพราะเป็นการ Trigger ที่ขอบขาขึ้น จนกระทั่งเมื่อ Clock pulse เปลี่ยนระดับจาก 1 เป็น 0 Q_B จะเปลี่ยนสถานะเป็น 1 ถึงแม้ T_A จะต่ออยู่กับ Q_B ก็ตาม แต่ Flip Flop ตัวหลังไม่ทำงาน เพราะเป็นขอบขาขึ้น ซึ่งมันจะสนใจเฉพาะขอบขาลงเท่านั้นหลังจาก Clock pulse ลูกแรกผ่านไป ขณะนี้ Q_B เป็น 1 ในขณะที่ Q_A เป็น 0 คือเลข (01) นั่นเองต่อมาเมื่อ Clock pulse ลูกที่สองผ่านไป Q_B จะเปลี่ยนจาก 1 เป็น 0 ในขณะที่ Clock pulse เปลี่ยนสถานะที่ขอบขาเมื่อ Q_B เปลี่ยนสถานะจาก 1 เป็น 0 Q_A จะเปลี่ยนสถานะจาก 0 เป็น 1 บ้างเพราะ T_A ได้รับการ Trigger ที่


ขอบขาลงของ Q_B นั่นเอง ในขณะที่ Q_A เป็น 1 และ Q_B เป็น 0 คือเลข $(10)_2$ หรือ $(2)_{10}$ เมื่อ Clock pulse ลูกที่ 3 ผ่านไป Q_B จะเปลี่ยนกลับเป็นสภาวะ 1 ใหม่ แต่ Q_A ไม่เปลี่ยนแปลง เนื่องจาก T_A ได้รับการ Trigger ที่ขอบขาขึ้น ซึ่งก็คือ $Q_A = 1$ และ $Q_B = 1$ คือเลข $(11)_2$ หรือ $(3)_{10}$ จนกระทั่ง Clock pulse ลูกที่ 4 ผ่านไป Q_B เปลี่ยนกลับมาเป็นสภาวะ 0 ใหม่ ทำให้ Q_A เปลี่ยนกลับมาเป็นสภาวะ 0 ด้วยการทำงานจะเห็นได้ชัดจาก diagram ตามรูปที่ 6.13 และตารางการนับ



รูปที่ 44 Timing diagram ของวงจรมับ 4

เราจะคิดกันอย่างง่าย ๆ จำนวนเลขฐานที่จะนับได้ เท่ากับจำนวน 2^N เมื่อ N เป็นจำนวน Stage ของ Flip Flop ในที่นี้ Flip Flop มี 2 ตัว จำนวนที่จะนับได้ทั้งหมดจึงเท่ากับ 2^2 หรือเท่ากับ 4 คือ นับจาก 0 ถึง 3 แล้วกลับมาับ 0 ใหม่

ถ้าหากต้องการนับ 16 (จาก 0 ถึง 15 หรือ 0000 ถึง 1111) ก็ต้องใช้ Flip Flop จำนวน 4 ตัว ต่อแบบอันดับ ตามรูปที่ 6.14



รูปที่ 45 วงจรมับ 16


Input pulse	$Q_A (2^1)$	$Q_B (2^2)$	$Q_C (2^3)$	$Q_D (2^4)$
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16 (1110 0)	0	0	0	0

ตารางที่ 6.8 ตารางการนับ 16

จากรูปที่ 45 เป็นวงจรรนับ 16 หรือ วงจรรนับ 4 stages ซึ่งมีลักษณะการต่อเหมือนวงจรรนับ 4 เพียงแต่ว่าจำนวน Flip Flop เพิ่มขึ้น ทำให้สามารถนับจำนวนได้มากขึ้นด้วย เราอาจเปรียบ Flip Flop เป็น bit ของเลขฐานสองได้ คือ 1 bit มีการเปลี่ยนแปลงได้ 2 สถานะคือ 0 กับ 1 ถ้ามี 2 bit (Flip Flop 2 ตัว) ก็จะมีสถานะที่ไม่เหมือนกันได้ 8 สถานะคือ 000, 001, 010, 011, 100, 101, 110, 111 เป็นต้นในตารางนับ 4 Stage (ตารางที่ 6.8) จะสังเกตว่า Q_D จะมีการเปลี่ยนแปลงสถานะตลอดเวลาที่ขอบขาของ Clock pulse แต่สำหรับ Q_C การเปลี่ยนแปลงสถานะจะเกิดขึ้นเมื่อ Q_D เปลี่ยนสถานะจาก 1 เป็น 0 เท่านั้น ในทำนองเดียวกัน Q_B และ Q_A ก็จะมีการเปลี่ยนแปลงสถานะก็ต่อเมื่อ Q_C และ Q_B เปลี่ยนสถานะในช่วงขอบขาลงตามลำดับ

2.5.2 วงจรรนับถอยหลัง

วงจรรนับที่ได้กล่าวมาแล้วเป็นการนับจำนวนเลขฐานสอง Input Clock pulse ที่เริ่มจากน้อยไปมาก จนกระทั่งนับเต็มที่แล้วจึงกลับมาเริ่มต้นนับที่ 0 ใหม่ จะสังเกตดูว่าในขณะที่เรากำลังสนใจ Q_A, Q_B, Q_C และ Q_D อยู่ นั่น $\bar{Q}_A, \bar{Q}_B, \bar{Q}_C$ และ \bar{Q}_D ก็มีการเปลี่ยนแปลงเช่นกัน ในขณะที่ Q_A, Q_B, Q_C เป็น $(0000)_2$ หรือ $(0)_{10}$ $\bar{Q}_A, \bar{Q}_B, \bar{Q}_C, \bar{Q}_D$ ก็ต้องเป็น $(1111)_2$



รูปที่ 47 Timing Diagram ของวงจร Modulus 6.

จากรูปที่ 46 เป็นวงจร Modulus 6 คือนับจาก ๐ ถึง 5 ในการออกแบบให้คิดว่าวงจร Modulus 6 หรือ นับ 6 คือการไม่ให้เกิดเลข 6 หรือเลข $(110)_2$ ดังนั้นเลข $(110)_2$ จึงใช้ในการ Feedback เพื่อกลับมา Clear ให้ Output Q ทุกตัวเป็น ๐ หมดโดยขา Clear ของ Flip Flop ทุกตัวต่อร่วมกันหมดและรับสัญญาณมาจากวงจร Logic ซึ่งมี Function เป็น $C_1 = Q_A Q_B \bar{Q}_C$ ซึ่งนำมาได้จากกรณีที่ $Q_A = 1$ $Q_B = 1$ และ $Q_C = 0$ ไม่ยอมให้เกิดขึ้นนั่นเองในกรณีที่ขา Clear เป็นชนิด Active low Function จะเป็น $C_1 = \overline{Q_A Q_B \bar{Q}_C}$ ลักษณะการทำงานก็เหมือนวงจร Counter ที่ได้กล่าวมาแล้วข้างต้น


ตารางที่ 6.9 ตารางการนับ 6

Input pulse	Q_A	Q_B	Q_C
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
0	↓ 0	↓ 0	↓ 0

แต่จะต่างกันตรงที่ว่าเมื่อวงจรมันนับถึง 6 คือ $Q_A = 1, Q_B = 1$ และ $Q_C = 0$ จะทำให้ Output ของ AND gate เป็น 1 ทำให้ Flip Flop ถูก Clear หมด Output ของ AND gate จะกลับมาเป็น 0 ใหม่ ช่วงเวลาที่ Output ของ AND gate เป็น 1 นั้นสั้นมาก (ตามรูป 47 เขียนไว้เพื่อให้เกิดความเข้าใจ) จนไม่สามารถจะตรวจจับการเกิดเลข 6 ได้ ดังนั้นเมื่อวงจรมันนับถึงเลข 5 และ clock pulse ลูกที่ 6 ผ่านไป Output ของ Q_A, Q_B และ Q_C จะเป็น 0 หมด จาก Timing diagram ตามรูปที่ 47 จะสังเกตเห็นว่า Q_A และ Q_B เป็น 0 ซ้ำกว่า Q_C สำหรับตารางการนับจะเป็นไปตามตารางที่ 6.9

จากตารางที่ 6.9 จะเห็นว่าที่ Input pulse ลูกที่ 6 Q_A, Q_B และ Q_C เป็น 110 แล้วก็กลับเป็น 000 ด้วยการ Feedback สัญญาณมา Clear ดังแสดงการเปลี่ยนสภาวะด้วยลูกศร

ในทางปฏิบัติจริง ๆ แล้ว Q_A และ Q_B มีโอกาสเป็น 1 พร้อมกันโดย Q_C เป็น 0 และ Q_C ไม่มีโอกาสเป็น 1 พร้อมกับ Q_A และ Q_B ดังนั้นการ Feedback จาก Q_C จึงไม่มีความจำเป็น เพราะ Q_C ไม่มีโอกาสเป็น 1 ในขณะที่ Q_A และ Q_B เป็น 1 พร้อมกันนั่นเอง จากข้อสังเกตอันทำให้เราสามารถใส่ AND gate 2 Input ก็เพียงพอแล้ว ดังวงจรตามรูปที่ 48



รูปที่ 48 วงจร Modulus 6

เพื่อความเข้าใจการทำงานของวงจร Counter อย่างเพียงพอ ก็ควรที่ตรวจสอบการทำงานของ Flip Flop แต่ละตัว ตั้งแต่เริ่ม Clock pulse ลูกแรกซึ่งจะสมมุติให้ Flip Flop ทุกตัวมีสถานะเป็น 0 หมด จนกระทั่ง Clock pulse ลูกที่ 6 ผ่านไป ด้วยวิธีนี้ จะทำให้เกิดความเข้าใจในการทำงานของวงจรได้ และเป็นผลให้การศึกษาวงจรมันชนิดอื่น ทำได้รวดเร็วและเข้าใจดีขึ้นนั่นเอง

2.5.4 Synchronous Counter

Synchronous หรือ Parallel Counter เป็น Counter ที่ Flip Flop ทุกตัว เปลี่ยนสถานะพร้อม ๆ กัน เนื่องจาก Flip Flop แต่ละตัวได้รับการ Trigger จาก Clock pulse เหมือนกันหมด Counter แบบนี้จะดีกว่า Ripple Counter เนื่องจากสามารถทำงานในความเร็วที่สูงๆ ได้ ในขณะที่ Ripple Counter ทำงานที่ความเร็วที่ต่ำมาก แล้วจะเกิดการผิดพลาดขึ้นได้ เนื่องจาก Flip Flop แต่ละตัวต่อแบบอันดับ การเปลี่ยนสถานะของ Flip Flop แต่ละตัวต้องรอการเปลี่ยนสถานะจาก Flip Flop ตัวหน้าก่อนจึงทำงานได้ในความเร็วที่ไม่สูงมากนัก

ก่อนที่จะกล่าวถึง Synchronous Counter ก็จะขอกล่าวถึง Action table ของ JK-Flip Flop เสียก่อน

Input		Output	
J	K	Q_{n+1}	
0	0	Q_n	No Change
0	1	0	Reset
1	0	1	Set
1	1	\bar{Q}_n	Toggle

Output state action		Input	
Q_n	Q_{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

(ก)

(ข)

ตารางที่ 6.10 Truth table ของ JK Flip Flop

ตารางที่ 6.10 (ก) เป็น Truth table ของ JK-Flip Flop และตารางที่ 6.10 (ข) JK-Flip Flop ซึ่งเป็นตารางที่หาได้จาก Truth table ของ JK-Flip Flop นั้นเอง แบ่งออกเป็น 2 ช่องช่องแรกคือช่อง Output แสดงถึง Output ที่สถานะปัจจุบัน (Present state หรือ Q_n) และสถานะหลัง Clock pulse (Next state หรือ Q_{n+1}) ซึ่งจะกำหนด Input J และ K ว่าเป็นอย่างไรจึงจะได้ Output ตามช่องแรก เช่น ถ้าสถานะปัจจุบัน (Q_n) เป็น 0 และสถานะหลัง Clock pulse (Q_{n+1}) ก็ยังเป็น 0 อยู่เราจะต้องให้ Input J และ K เป็นอย่างไรจึงจะได้ Output เช่นนี้ออกมา วิเคราะห์ก็คือ กลับมาดู Truth table ของ JK-Flip Flop ใหม่ Output Q ที่เวลาหลัง Clock pulse ผ่านไป (Q_{n+1}) แล้ว เป็น 0 มีกี่กรณี กรณีแรกเมื่อให้ $J=0$ และ $K=1$ output Q จะเป็น 0 อีกกรณีหนึ่งก็คือ ถ้าสมมติว่า Q ของเดิมเป็น 0 อยู่แล้ว


ให้ $J=0$ และ $K=0$ Output Q จะไม่เปลี่ยนสถานะ (No change) คือยังคงเป็น 0 อยู่แน่นอน ดังนั้นจะเห็นว่า ทั้ง 2 กรณี $J=0$ ทั้งคู่ ในขณะที่ $K=1$ ในกรณีแรก และ $K=0$ ในกรณีหลังนั้นคือ ถ้ากรณีที่ Q เป็น 0 อยู่แล้วและยังต้องการให้ Q เป็น 0 อยู่หลังจากบิตอน Clock pulse แล้ว ต้องให้ Input $J=0$ ส่วน K ส่วน K เป็นอะไรก็ได้ไม่สนใจ ($d = \text{don't care term}$) ในกรณีนี้ช่อง J จึงใส่ 0 และช่อง K ใส่ d ในตารางทางด้านขวามือ ในกรณีต่อมาถ้า Q เป็น 0 อยู่และต้องการให้ Q ในเวลาต่อมาเป็น 1 เราต้องให้ J และ K เป็นอะไรจึงจะทำให้ $Q=1$ หลังจากบิตอน Clock pulse แล้ว เราก็ดูจาก Truth table ก็พบว่า $J = 1, K = 0$ และ $J = 1, K = 1$ ซึ่งเป็น Toggle ที่เป็น $J = 1, K = 1$ เพราะก่อนมี Clock pulse $Q = 0$ หลังจาก Clock pulse ผ่านไปแล้ว $Q = 1$ นี้เป็นลักษณะของ Toggle นั้นเอง ดังนั้นจึงเลือกเงื่อนไขด้วยนั้นคือ J ต้องเท่ากับ 1 ส่วน K เป็น 0 หรือ 1 ก็ได้ไม่สนใจ

ในกรณีที่ Q เปลี่ยนจาก 1 เป็น 0 มีเงื่อนไขคือ $J = 0, K = 1$ หรือ $J = 1, K = 1$ ดังนั้น K ต้องเท่ากับ 1 ส่วน J เป็นอะไรก็ได้ (don't care term)

กรณีสุดท้าย Q เปลี่ยนจาก 1 เป็น 1 หรือไม่มีการเปลี่ยนสถานะ แม้ว่าจะมี Clock pulse ก็ตาม จะมีเงื่อนไขดังนี้คือ $J = 0, K = 0$ หรือ $J = 1, K = 0$ ดังนั้น K ต้องเท่ากับ 0 ส่วน J เป็นอะไรก็ได้ (don't care term)

เมื่อได้ Action Table ของ JK-Flip Flop แล้ว ก็จะมาศึกษาเกี่ยวกับเรื่อง Synchronous counter ต่อไป

2.5.5 การออกแบบ Modulus - 5 Synchronous counter



รูปที่ 50 จุดเริ่มต้นการออกแบบวงจร Mod - 5 Synchronous Counter

ในการออกแบบวงจร Mod - 5 Synchronous Counter จะใช้วงจรตามรูปที่ 50 เป็นจุดเริ่มต้น จากนั้นก็จะใช้ Action table เพื่อกำหนดสถานะเมื่อ Clock pulse ผ่านไปแต่ละลูก วิธีการออกแบบแบ่งออกเป็น ขั้นตอน ดังจะอธิบายได้ดังนี้

- ขั้นตอนที่หนึ่ง เขียนวงจร JK-Flip Flop ตามจำนวนที่ต้องการใช้ ในที่นี้เป็นวงจรนับ 5 จึงใช้ JK-Flip Flop 3 ตัว ส่วนขาอื่น ๆ ยกเว้น C ปล่อยลยไว้ก่อน (แสดงไว้แล้วตามรูปที่ 50)
- ขั้นตอนที่สอง เขียนตารางการนับ (แสดงไว้แล้วตามตารางที่ 6.11) ตารางนี้จะทำให้เราทราบว่าเมื่อมี Clock pulse บ้อนเข้ามา แต่ละตัวจะมีการเปลี่ยนแปลงเป็นอย่างไร ในที่นี้สถานะเริ่มแรก Output Q ของ Flip Flop ทุกตัวเป็น 0 หมด เมื่อมี Clock pulse ลูกที่หนึ่งถูกบ้อนเข้ามา จะทำให้สถานะต่อไป คือ $Q_C = 0$ $Q_B = 0$ และ $Q_A = 1$ เป็นต้น

Clock pulse	Q_C	Q_B	Q_A
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	0	0	0

ตารางที่ 6.11 ตารางการนับ 5

- ขั้นตอนที่สาม จากตารางที่ 6.11 และ Action table ของ JK-Flip Flop เราสามารถเขียน Transition table ได้ดังนี้

Present state			Next state			Input					
Q_C	Q_B	Q_A	Q_C	Q_B	Q_A	J_C	K_C	J_B	K_B	J_A	K_A
0	0	0	0	0	1	0	d	0	d	1	d
0	0	1	0	1	0	0	d	1	d	d	1
0	1	0	0	1	1	0	d	d	0	1	d
0	1	1	1	0	0	1	d	d	1	d	1
1	0	0	0	0	0	d	1	0	d	0	d

ตารางที่ 6.12 Transition table ของ Mod.5 Synchronous Counter

ที่มาของตารางที่ 6.12 อธิบายได้ดังนี้คือ ช่อง Next state ได้มาจากตารางการนับ (ตารางที่ 6.11) กล่าวคือ สถานะเดิม (Present state) $Q_c = 0, Q_b = 0, Q_a = 0$ เมื่อมี Clock pulse ถูกป้อนเข้ามาหนึ่งลูก ทำให้สถานะต่อไป (Next state) เป็น $Q_c = 0, Q_b = 1$ เป็นต้น ต่อไปช่องของ JK Input แต่ละตัวก็ได้มาจากการ ตรวจสอบว่าเมื่อ Clock pulse ลูกที่หนึ่งผ่านไปทำให้ Q_c เปลี่ยนสถานะจาก 0 เป็น 1 (หรือไม่เปลี่ยนสถานะ) $J_c = 0, K_c = d$ (ตามค่าของ Action table ส่วน Q_b ก็เช่นเดียวกัน และ Q_a เปลี่ยนสถานะจาก 0 เป็น 1 เราจะได้ $J_a = 1, K_a = d$ สำหรับ Clock pulse ลูกที่สองที่ถูกป้อนเข้าไป เราก็พิจารณาแบบนี้เช่นเดียวกัน

- ขั้นตอนทีี่สี่ เมื่อเขียน Transition table ได้แล้ว เราก็หาค่าของ JK Input ตัว โดยใช้ Karnaugh map ดังนี้

$Q_c \backslash Q_b$	00	01	11	10
0	1	1	d	0
1	d	d	d	d

$J_A \quad \bar{Q}_c$

$Q_c \backslash Q_b$	00	01	11	10
0	d	d	d	d
1	1	1	d	d

$K_A = 1$

$Q_c \backslash Q_b$	00	01	11	10
0	0	d	d	0
1	1	d	d	d

$J_b \quad Q_a$

$Q_c \backslash Q_b$	00	01	11	10
0	d	0	d	d
1	d	1	d	d

$K_b = Q_a$


$Q_c \backslash Q_b$	00	01	11	10
0	0	0	d	d
1	0	1	d	d

$J_c \quad Q_a \quad Q_b$

$Q_c \backslash Q_b$	00	01	11	10
0	d	d	d	1
1	d	d	d	d

$K_c = 1$


- ขั้นตอนที่ 5 เมื่อได้ค่า JK Input แต่ละตัวแล้วก็นำไปเติมให้กับวงจรรูปที่ 50



รูปที่ 51 วงจร Mod - 5 Synchronous Counter

2.6 ทฤษฎีการทำงานของ IC 555


IC เบอร์ 555 เป็น Timer IC ชนิด Monolithic Integrated Circuits ภายในประกอบด้วย transistor มากกว่า 20 ตัว ซึ่งมี Block Diagram ดังรูป



Block Diagram 555


จากรูปเป็น Block Diagram ของ IC 555 โดยแบ่งออกเป็นส่วนต่าง ๆ เช่น ส่วนที่ทำหน้าที่ควบคุม (Function of control) ส่วนทริกเกอร์ (Triggering) ส่วนตรวจจับระดับหรือส่วนเปรียบเทียบสัญญาณ (Level sensing or Theshold comparator) ส่วนคายประจุ (Discharge) และส่วนกำลังที่เอาต์พุต (Power output)

วงจรออสเตเบิล มัลติไวเบเรเตอร์ (Astable Multivibrator)



จากรูปเป็นวงจร Astable Multivibrator โดยมีตัวต้านทาน R_a และ R_b ทำหน้าที่เป็น timing resistor เมื่อวงจรได้รับแรงดันไบอัสจากแหล่งจ่ายกำลัง V_{cc} ตัวเก็บประจุ C (ซึ่งทำหน้าที่เป็น Timing Capacitor และ charge ประจุผ่านตัวต้านทาน R_a และ R_b จนกระทั่งแรงดันตกคร่อม C มีค่าเป็น $2/3 V_{cc}$ จะทำให้วงจร upper Comparator กระตุ้นวงจร Flip Flop ภายใต้อ IC และมีผลทำให้ตัวเก็บประจุ C เริ่มคายประจุผ่านตัวต้านทาน R_b จนแรงดันตกคร่อม C มีค่าเหลือเป็น $1/3 V_{cc}$ วงจร Lower comparator ใน IC ก็จะถูกกระตุ้น และเริ่มการทำงานของวงจรใหม่อีกครั้ง

แสดงการเปรียบเทียบแรงดันที่ output ของวงจร และแรงดันตกคร่อม C ตัวประจุ C จะทำการ Charge ประจุและ Discharge ประจุสลับกันไปมา อย่างสม่ำเสมอทำให้แรงดันตกคร่อม C มีค่าระหว่าง $2/3 V_{cc}$ และ $1/3 V_{cc}$ ตามลำดับ แรงดันคงที่ของวงจรจะมีค่าสูงในขณะที่ C ทำการ Charge ประจุซึ่งถ้าให้ T คือช่วงเวลาที่มีค่าแรงดันสูงดังนั้น



$$t = (R_a + R_b) C \log_e \left(\frac{V_{cc} - \frac{2}{3} V_{cc}}{V_{cc} - \frac{1}{3} V_{cc}} \right)$$

หรือ

$$t_1 = 0.693 (R_a + R_b) C \text{ วินาที}$$

และแรงดันที่ output จะมีค่าต่ำในขณะที่ตัว C ทำการ discharge ประจุ ถ้า t เป็นช่วงเวลาที่ output มีค่าแรงดันต่ำ

$$t_2 = 0.693 \times C \text{ วินาที}$$

ช่วงเวลาสำหรับการ Charge และ discharge ประจุคือ

$$T = t_1 + t_2$$

$$t = 0.693 (R_a + 2R_b) C \text{ วินาที}$$

T คือความกว้างของ pulse ใน 1 Cycle


ความถี่ของ output ก็คือ f

$$f = \frac{1}{T} = \frac{1}{0.693 (R_a + 2R_b) C}$$

$$= \frac{1.443}{(R_a + 2R_b) C}$$

และค่าของ $(R_a + 2R_b)$ และ C จะให้ความถี่ของ pulse ที่ output ค่าต่าง ๆ กัน ซึ่งกราฟความสัมพันธ์นี้เขียนแสดงไว้ดังรูป

รูปกราฟ



ความถี่ของ pulse ที่ output

กราฟแสดงค่าความถี่ของ pulse ที่ output ในวงจร Astable multivibrator ที่มีค่าความจุไฟฟ้า C และค่าความต้านทาน ($R_a + 2R_b$) ค่าต่าง ๆ

และค่า duty cycle คืออัตราส่วนของช่วงเวลาที่ output มีแรงดันสูง กับช่วงเวลาทั้งหมดของ pulse 1 cycle

$$\begin{aligned} \text{duty cycle} &= D = t_1 / T \\ &= (R_a + R_b) / (R_a + 2R_b) \end{aligned}$$

ซึ่งจะเห็นว่าความต้านทานของ R_a และ R_b จะเป็นตัวกำหนดค่า duty cycle

บทที่ 3

การสร้าง การประกอบและการใช้งาน

สำหรับการสร้างเราแบ่งออกเป็น 2 ส่วนคือ

1. ส่วนวิเคราะห์วงจรเสียงพูด
2. ส่วนวงจรการสแกนและการตีโค้ด

3.1 ส่วนวงจรวิเคราะห์เสียงพูด

ความก้าวหน้าของเทคโนโลยีนับวันก็จะยิ่งสูงขึ้นจนยากที่จะตามได้ทันยิ่งวงการอิเล็กทรอนิกส์ด้วยแล้วก้าวไปไกลมากทีเดียว ดังเช่นโครงการชุดวิเคราะห์เสียงพูดนี้จะทำหน้าที่บันทึกเสียงพูดหรือเสียงต่าง ๆ เก็บไว้แล้วถ่ายทอดออกมาให้เราฟังโดยที่เสียงนั้นๆ ไม่มีการผิดเพี้ยนไปจากเสียงเดิมเลย และไม่ต้องอาศัยเทปคาสเซ็ทหรือส่วนประกอบทางแมคคานิคใดๆ เข้ามาเกี่ยวข้อง เมื่อพูดถึงการบันทึกเสียงอันดับแรกเราจะนึกถึงเทปคาสเซ็ททันที แต่เดี๋ยวนี้การการเก็บหรือบันทึกเสียงไม่จำเป็นต้องใช้เทปอีกต่อไปแล้ว เพราะปัจจุบันมีการคิดค้นและออกแบบวงจรอิเล็กทรอนิกส์ขึ้นมาทำหน้าที่บันทึกและถ่ายทอดเสียงแทนเทปซึ่งให้ความสะดวกและถึงแม้วงจรอิเล็กทรอนิกส์จะบันทึกหรือเก็บเสียงไว้ได้ไม่มากเท่ากับเทป แต่เมื่อเทียบกับประโยชน์ในการใช้งานบางอย่างแล้วก็นับว่าคุ้มค่ากว่า

3.1.1 วงจรการทำงาน

จากวงจรในรูปที่ 2 เป็นวงจรสมบรูณ์ของชุดวิเคราะห์เสียงพูด หัวใจสำคัญของวงจรอยู่ที่ IC_1 และ IC_2 ซึ่งเป็นไอซีไมโครโพรเซสเซอร์ และหน่วยความจำตัว IC_1 เองถูกออกแบบขึ้นมาเพื่อใช้งานด้านวิเคราะห์เสียงโดยเฉพาะ ซึ่งเป็นผลผลิตการประดิษฐ์ของบริษัทโตชิบาแห่งประเทศไทย เป็นไอซีชนิด CMOS LSI ลักษณะโครงสร้างภายนอกและตำแหน่งขาต่าง ๆ แสดงไว้ในรูปที่ 1

128 วินาที

2. D_7, D_6 เป็น 0,1 จะทำให้อัตราแปลงข้อมูลเป็น 11K bit ต่อวินาที ทำให้อัดหรือเล่นได้นาน 93 วินาที

3. D_7, D_6 เป็น 1,0 ทำให้อัตราการแปลงข้อมูลเป็น 16K bit ทำให้อัดหรือเล่นได้นาน 64 วินาที

4. D_7, D_6 เป็น 1,1 ทำให้อัตราการแปลงข้อมูลเป็น 32K bit ทำให้อัดหรือเล่นได้นาน 32 วินาที

การทดลองใช้ X-TAL 650KH_z เป็นฐานความถี่และต่อกับ RAM 256K จำนวน 4 ตัวทำให้ความจุของ memory เพิ่มเป็น 1M bit ดังวงจรรูปที่ 3 การอัดเมื่อเราอัดที่สปีดใดสปีดหนึ่งเสร็จแล้ว เราสามารถที่จะนำกลับมาเล่นในสปีดอื่นได้ทำให้เราสามารถเร่งหรือลดสปีดของเสียงได้ตามต้องการ ถ้าเราต้องการอัดเสียงสูง ๆ ให้ได้ผลดี ควรจะใช้สปีดสูง ๆ ในการอัดด้วย จึงจะทำให้เสียงที่อัดออกมาดี

3.1.2 T6668 กับ MEMORY


T6668 สามารถเลือกใช้ memory ได้ 2 ขนาดคือ 64K DRAM กับ 256K DRAM โดยการเลือกที่ขา 45 ของ IC (ที่เขียนไว้ว่า 256K) คือเมื่อเราต่อ DRAM 256K ให้กับ IC เราจะต้องเลือกต่อขา 45 กับไฟบวกและเมื่อเราต้องการต่อ DRAM 64K ให้กับ IC เราต้องต่อขา 45 กับกราวด์ T6668 ก็จะมีรู้ว่าเราใช้เมมโมรีขนาดเท่าใดกับมัน

การเพิ่มเมมโมรีให้กับ IC T6668 สามารถกำหนดได้โดยการต่อขา M_2 (ขา 8), M_1 (ขา ๗) ตามตารางที่ 2 นี้คือ ถ้าเราต่อ M_2, M_1 ลงกราวด์ T6668 จะทำการเขียนหรืออ่านข้อมูลจาก 0000H ไปจนถึง 0FFFFH แล้วตัวมันเองก็จะเลิกการอ่านหรือการเขียนมารอการเริ่มต้นใหม่

ดังนั้น เราจึงกำหนดขนาดของเมมโมรีได้ตามต้องการ เพื่อการประหยัดการนำไปใช้งานที่ต้องการขนาดเมมโมรีต่างกัน

แผนภูมิของเมมโมรีที่ใช้ในการทำงานทั้ง 2 แบบ ตามรูปที่ 5

การต่อเมมโมรีเพิ่มเติมทำโดยการง่าขา \overline{CAS} (ขา 15 ของ 41256) ออกมาแล้วช้อนทับไปตั้งรูปที่ 6 จากนั้นก็ต่อขา \overline{CAS} ไปยัง $\overline{CAS2}, \overline{CAS3}$ และ $\overline{CAS4}$ ของไอซี T6668



รูปที่ 1 แสดงตำแหน่งขาต่าง ๆ ของไอซี T6668

การทำงานของ IC₁ จะทำการรับสัญญาณเสียงพูดเข้ามาจากนั้นทำการขยาย แล้วเปลี่ยนจากสัญญาณอนาล็อกไปเป็นข้อมูลดิจิทัล แล้วไปเก็บไว้ที่ไดนามิคแรม(DRAM) IC₂ โดย CPU ภายในจะทำการเปลี่ยนแอดเดรสที่จะนำเข้าไปเก็บเองโดยอัตโนมัติ เมื่อทำการแปลงข้อมูลจาก D/A จะใช้อัตรา 10 BIT D/A เพื่อเปลี่ยนกลับมาเป็นเสียงเช่นเดิม การอัดเข้าไป เราจะสามารถเลือก speed ได้ 4 speed โดยเลือกที่ D₆-D₇


จากตารางที่ 1

KBPS	D7	D6
8	0	0
11	0	1
16	1	0
32	1	1

1. ถ้าเราเลือกสวิตช์ D₇-D₆ ไปที่ 0, 0 จะทำให้อัตราความเร็วของการแปลงข้อมูลเป็น 8K bit ต่อวินาที ทำให้อัดหรือเล่นได้นาน

ชนิดของ RAM	256K	M ₂	M ₁	ADDRESS ที่หยุด
64KDRAM ตัวที่ 1	0	0	0	0FFFFH
64KDRAM ตัวที่ 2	0	0	1	1FFFFH
64KDRAM ตัวที่ 3	0	1	0	2FFFFH
64KDRAM ตัวที่ 4	0	1	1	3FFFFH
250KDRAM ตัวที่ 1	1	0	0	3FFFFH
250KDRAM ตัวที่ 2	1	0	1	7FFFFH
250KDRAM ตัวที่ 3	1	1	0	BFFFFH
250KDRAM ตัวที่ 4	1	1	1	FFFFFFH

ตารางที่ 2




รูปที่ 4 แผนภูมิของ Memory ที่ใช้ในการทำงานทั้ง 2 แบบ

D_0	D_1	D_2	D_3	ช่องที่
0	0	0	0	1
0	0	0	1	2
0	0	1	0	3
0	0	1	1	4
0	1	0	0	5
0	1	0	1	6
0	1	1	0	7
0	1	1	1	8
1	0	0	0	9
1	0	0	1	10
1	0	1	0	11
1	0	1	1	12
1	1	0	0	13
1	1	0	1	14
1	1	1	0	15
1	1	1	1	16

ตารางที่ 3

ระยะเวลา	ช่อง	D_7	D_6
	128 วินาที		0
93 วินาที		0	1
64 วินาที		1	0
32 วินาที		1	1


ตารางที่ 4



รูปที่ 6 วิธีการต่อ RAM เพิ่มเติม

3.1.3 การใช้งานในแบบธรรมดา

1. เปิดเครื่องจะเห็น LED ติดอยู่
2. กดสวิทช์ไปที่อัปเดตค่าไว้ (CE จะต้องต่อกับกราวด์ด้วย)
3. เลือกช่องที่จะอัปเดตเข้าไปโดยช่องที่จะอัปเดตมีอยู่ 4 ตัว สวิทช์นี้เป็นไบนารีไค์ต ดังตารางที่ 3
4. เลือกสปีดโดยตั้ง D_7-D_6 ได้ตามต้องการ (เวลาที่แสดงนี้ใช้เมมโมรี 1M bit)



รูปที่ 4 ตัวอย่างวงจรการใช้ CPU เข้ามาควบคุมการทำงาน

5. กดปุ่มสวิตช์ START แล้วไฟที่ LED จะดับ แสดงว่าเครื่องกำลังอัดค่าพูดเข้าไปเก็บ เมื่อพูดจนพอใจแล้วจึงกดสวิตช์ STOP อีกครั้งหนึ่งไฟที่ LED จะสว่างในกรณีที่เราพูดนานเกินกว่าเวลาที่กำหนดในข้อที่ 4 เมื่อถึงกำหนดเวลาเครื่องจะหยุดการอัดโดยอัตโนมัติ ไฟที่ LED จะสว่างขึ้นมาเพื่อบอกให้เรารู้เป็นการสิ้นสุดขั้นตอนการอัดใน 1 ช่อง

6. ถ้าเราต้องการอัดในช่องอื่น ๆ อีกก็ทำเช่นเดียวกัน ตั้งแต่ต้นจนถึงข้อ 5 (เวลารวมของแต่ละช่องต้องไม่เกินเวลาที่ได้กำหนดไว้)

7. การอ่านค่าโดยการยกเลิกลีทวิตช์ WR ขึ้น (CE ต่อกบราวต์เหมือนเดิม)

8. เลือกช่องที่จะอ่านและสปีด

9. กดสวิตช์ START เครื่องจะพูดตามที่อัดไว้ ถ้าเรากดสวิตช์ซ้ำกันหลายครั้ง ในระหว่างพูดเครื่องจะจำได้ว่าการกดสวิตช์ START ขึ้นเพียงครั้งเดียว และจะพูดซ้ำอีกเมื่อพูดจบ

10. เมื่อต้องการให้เครื่องพูดติดต่อกันทำโดยเลือกช่องแรกกด START เสร็จแล้ว เปลี่ยนช่องแล้วกดสวิทช์ซ้ำอีกทีหนึ่ง เครื่องจะพูดซ้ำอีกตามต้องการได้ จากที่กล่าวมาข้างต้นจึงทำให้เครื่องนี้สามารถตัดต่อคำพูดได้ พูดซ้ำได้ เร่งหรือลดสปีดคำพูดได้ ทำให้เกิดเป็นเสียงแปลก ๆ ในซาวด์แทรกภาพยนตร์ได้ เครื่องนี้สามารถควบคุมได้จาก CPU โดยตรง ซึ่งทำให้สามารถไปประยุกต์ใช้งานต่าง ๆ ได้ตามต้องการ

3.1.4 การแก้ปัญหาเสียงหวีดในขณะที่บันทึกเสียง

ปัญหาหนึ่งที่เกิดกับชุดรีเคอร์เดอร์เสียงพูด คือเกิดเสียงหวีดขึ้นที่ลำโพง ทำให้เสียงที่บันทึกถูกรบกวน สาเหตุของเสียงหวีด เกิดจากการบ้อนกลับของสัญญาณระหว่าง ไมค์กับลำโพง วิธีแก้ไขให้ต่อสวิทช์สำหรับตัดลำโพงออก ขณะที่ทำการบันทึกโดย จะใช้สวิทช์ตัวเดียวกับ SW₉ (REC) หรือต่อสวิทช์เพิ่มขึ้นต่างหากก็ได้

3.1.5 รายการอุปกรณ์

ตัวต้านทาน ขนาด 1/4W 5%

R ₁	22 Kohm
R ₂	27 Kohm
R ₃	330 ohm
R ₄	10 ohm

โพเทนชิโอมิเตอร์

VR ₁	10 Kohm (เก็อกม้าแบบนอนขนาดเล็ก)
-----------------	----------------------------------

ตัวเก็บประจุ

C ₁ -C ₃ , C ₁₂ , C ₁₃	1 F/16V แทนทาลัม
C ₄ , C ₁₀	.01 F/50V ไมลาร์
C ₅ , C ₆	.1 F/50V
C ₇ , C ₈	100PF/50V เซรามิค
C ₉	3.3 F/16V อีเลคโตรไลติกส์
C ₁₁ , C ₁₄	220 F/10V อีเลคโตรไลติกส์

อุปกรณ์สารกึ่งตัวนำ

IC ₁	T66668
IC ₂	UM41256
IC ₃	LM386
IC ₄	LM7805
LED ₁	ไดโอดเปล่งแสงสีแดง
อื่น ๆ	

X-TAL คริสตอลความถี่ 650 KHz คอนเดนเซอร์ไมค์ ลำโพงขนาด 8 โอห์ม สวิตช์กดติดปล่อยดับ 3 ตัว ดินสวิตช์ 8 ขา ขั้วถ่าน 9V สายไฟ ฯลฯ

3.2 ส่วนวงจรการสแกนและการตีคัต

อุปกรณ์ชุดนี้จัดสร้างขึ้น เพื่อให้เครื่องเตือนภัยของเรา เตือนเราถึงระบบต่างๆ ของอุปกรณ์ที่ยังไม่พร้อม เช่น การนำไปใช้ในรถยนต์ เมื่อประตูรถเปิดแล้วปิดไม่สนิท หรือว่าเบรคมีอ่างขึ้นค้างอยู่และอื่นๆ อีกแล้วแต่ผู้นำไปใช้จะนำไปต่อเข้ากับส่วนใด

จากวงจรในรูปที่ ๑ แสดงการต่ออุปกรณ์ต่างๆ และอุปกรณ์ที่อยู่ภายในเส้นปะทั้งหมด คือ ชุด IC ชุดได้ กรอบสี่เหลี่ยมตัวที่ 1-9 คือไบนารีโค้ตสวิตช์ เป็นสวิตช์ที่หมุนเลือกค่าได้ค่าต่างๆ จะออกทางขา 1-2-4-8 ของตัวสวิตช์โดยมีขาร่วม (COMMON) อยู่อีกขาหนึ่งใช้ต่อกับไฟหรือกราวด์ แล้วแต่ชนิดของสวิตช์นี้ในวงจรนี้ไบนารีโค้ตสวิตช์ได้ทุกแบบไม่ว่าจะเป็นชนิดไฟบวกหรือชนิดไฟลบหรือชนิด 10 จุด และชนิด 16 จุด โดยไม่ต้องเปลี่ยนแปลงวงจรแต่อย่างใดไดโอดที่ต่ออยู่กับไบนารีโค้ตใช้ป้องกันไฟย้อนกลับไปยังตัวอื่น ซึ่งจำทำให้โวลท์เตจบางช่วงลดลงไปเนื่องจากเกิดการขานกันของ R_1-R_9, R_1-R_9 เป็นโวลต์ลดแรงดันเพื่อไปป้องกันไบนารีโค้ต Q_1 เป็นตัวขับรีเลย์เพื่อให้ไฟที่ป้อนเข้า LED₁ เป็นตรงกันข้าม $D_{3,7}$ ใช้ป้องกันไฟสูงที่จะเกิดจากรีเลย์เมื่อปิดและเปิดประตู IC₁ เป็นตัวสแกนหาจุดที่จะทำให้เครื่องเตือน IC₂ เป็นตัวสร้างสัญญาณนาฬิกาให้กับ IC₁

3.2.1 การทำงาน

ชุดวิเคราะห์เสียงพูด T6668 จะสามารถอัดเสียงต่างๆ ได้โดยผ่านทางไมค์ แล้วเข้าไปเก็บไว้ใน RAM โดยอัดได้สูงสุด 16 ช่อง และนานสุด 128 วินาที โดยการที่ T6668 สามารถเลือกช่องที่จะเล่นหรืออัดได้โดยอิสระ เราจึงใช้ไมโครโศติสวิตช์เป็นตัวแปลงเลือกช่องต่าง ๆ กัน โดยเราจะตั้งไว้ที่ 1-9 เราจะไม่ตั้งช่อง 0 เพราะว่าเมื่อเราเล่นกลับในขณะที่ทุก ๆ อย่างเป็นปกติ เครื่องจะเริ่มที่ช่อง 0 ทุกๆ ครั้งเนื่องจากช่องนี้สามารถเริ่มต้นได้โดยไม่จำเป็นต้องมีไฟจากทางอินพุตเข้ามา ดังนั้นถ้าเราอัดเข้าในช่องนี้เครื่องจะพูดที่ช่องนี้ติดต่อกันตลอดไปไม่มีการหยุด และทำให้ไม่สามารถรับอินพุตอื่น ๆ ได้ถ้าข้อความในช่องนี้ยาวพอ

อินพุตช่องที่ 1 เมื่อมีไฟเข้ามาจะทำให้ Q_1 ไนทริส แล รีเลย์จะเปิดหน้าคอนแทค ไม่มีไฟไปยัง LED_1 ซึ่งในขณะที่ LED ทุกตัวจะดับหมด IC_2 เป็นตัวสร้างสัญญาณนาฬิกาขึ้นมาโดยกำหนดความถี่จาก $R_{20}-R_{21}$ และ C_2 แล้วส่งไปยังสวิตช์ SW_5 เพื่อเลือกแล้วส่งไปเป็นสัญญาณนาฬิกาของ IC_1 และเป็นสัญญาณเริ่มต้นให้กับ T6668 IC_1 รับสัญญาณนาฬิกามาแล้วนับเปลี่ยนเป็นดิจิตอลเพื่อสแกนหาว่าช่องไหนมีสัญญาณไฟปรากฏขึ้นที่อินพุตบ้าง โดยผ่าน R_{22} ถึง R_{31} เพื่อเป็นไบอัสให้แก่ Q_2-Q_{10} ในกรณีที่อินพุต 2 ถึง 9 เกิดมีไฟปรากฏขึ้นจะทำให้ช่องอื่นๆ มีกระแสไหลผ่าน R_{10} ohm, R_{680} ohm, LED และทรานซิสเตอร์ เมื่อ C_1 สแกนมาถึงจะเกิดโวลต์เตจตกคร่อม R_{680} ohm ขึ้นประมาณ 4V และไฟ 4V นี้จะถูกไมโครโศติสวิตช์แปลงเป็นรหัส BCD แล้วส่งเข้าไปยัง T6668 ซึ่ง T6668 จะรับรู้ช่วงที่ต้องการนั้นและเริ่มต้นที่ช่องนั้นๆ ให้

3.2.2 การนำไปใช้งาน

ชุดเตือนภัยพูดได้ชุดนี้ก็นำไปติดตั้งตามที่ต้องการได้โดยใช้ไฟ 12 V การต่อไฟมาเข้าชุดนี้ควรทำสวิตช์ตัดต่อไว้ด้วย เพราะว่าสวิตช์นี้จะใช้เป็นสวิตช์ลบความจำทั้งหมดออก เมื่อไม่ต้องการให้พูดหรือต้องการเปลี่ยนแปลงข้อมูลใหม่จะต้องลบข้อมูลเก่าออกก่อนเพื่อไม่ให้ข้อมูลเก่ากับใหม่ปนกัน

จากนั้นก็ต่อไฟเลี้ยง 12V เข้าที่ชุดสแกนเพียงชุดเดียวพอแล้วต่ออินพุตเข้ากับจุดที่ต้องการต่างๆ ภายในรถโดยจุดที่ 1 เข้ากับสวิตช์ประตูนอกจากนั้นก็แล้วแต่ความต้องการและความสะดวก เมื่อต่อเสร็จแล้วก็จะต้องทำการใส่ข้อมูลเสียงพูดลงไปในช่องต่างๆ โดยเริ่มทำดังต่อไปนี้

1. ตั้งสวิตช์ SW_๕ ไปที่ manual แล้วคอยหรือปิดสวิตช์ SW_๑ ไว้ก่อน
2. เปิดไฟเข้าเครื่องแล้วทำให้อินพุทที่ต่อทุก ๆ อินพุทมีไฟปรากฏขึ้น เราจะเห็น LED ติดอยู่ 1 ดวง ถ้าไม่มีดวงใดติดเลยแสดงว่าเครื่องอยู่ที่ช่อง 0 ให้กด SW_๔ ให้ช่องที่ 1 ติด จากนั้นก็ให้ไล่ไปที่ละช่องโดยกด SW_๔ ทีละครั้งไปจนครบทุกช่องในขณะนี้จะต้องสังเกตด้วยว่า LED ที่แสดงการทำงานของ T6668 จะต้องติดสว่างอยู่ตลอดเวลาถ้าหาก LED ตัวนี้ดับไปที่ช่องใด ๆ แสดงว่าความจำบางช่องยังไม่ว่างให้ปิดสวิตช์ไฟเลี้ยงเพื่อลบข้อมูลนั้นออกเสีย แล้วเปิดใหม่และตรวจดู ตามข้อนี้ใหม่จนแน่ใจว่าทุกช่องว่างแล้ว จึงลงมือทำขั้นตอนต่อไป
3. เลือกช่องที่จะอัดเข้าไปโดยอัดจากช่อง 1 ไปยังช่อง 9 ให้กด SW_๔ ไปจน LED ดับหมดคืออยู่ช่อง 0
4. กด SW_๕ เป็นการรีเซ็ตระบบ T6668 ก่อนเพื่อให้สามารถอัดเข้าไปได้
5. โยก SW_๑ ไปเป็นการต่อวงจรเพื่ออัด เมื่อพร้อมจะพูดแล้วให้กด SW_๔ 1 ครั้งแล้ว เริ่มพูดได้เลย (เมื่อขณะพูดไมค์มักจะหอน เพราะไมค์ใกล้ลำโพงมากเกินไปควรจะใช้สวิตช์โยก 2 ขึ้นเป็น SW_๑ เพื่อขณะทำการอัดจะตัดลำโพงออกไปก่อน) สังเกตว่า LED_๑ จะสว่างขึ้นคือ ขณะนี้เรากำลังอัดเข้าไปช่องที่ 1 อยู่
6. เมื่อพูดจนพอแล้วให้กด SW_๒ เพื่อหยุดทำการอัด
7. มาถึงตรงนี้แล้วควรทำการตรวจสอบดูว่า การอัดเข้าไปนั้นใช้ได้หรือไม่โดยทำดังนี้
 - 7.1 เปลี่ยนสวิตช์อัดไปตำแหน่ง OFF และต่อลำโพง
 - 7.2 กด SW_๔ วนไปจนสุดจนถึงช่อง 0 แล้วกดอีก 1 ครั้ง ไฟจะมาติดอยู่ที่ 1 และ LED ที่ชุด T6668 จะต้องดับและมีเสียงพูดของเราที่อัดเข้าไปดังออกมา
 - 7.3 ถ้าหาก LED ของ T6668 ดับแต่ไม่มีเสียงพูดออกมาแสดงว่าอาจมีข้อผิดพลาดในการใช้สวิตช์ต่างๆ ขอให้เปิดไฟเลี้ยงเพื่อลบข้อมูลออกแล้วกลับไปเริ่มต้นข้อ 1 ใหม่
8. จากในข้อที่ 7 เมื่อทำการทดสอบแล้วใช้ได้ ให้ทำการอัดช่องต่อ

ไปได้เลยโดยตั้ง SW_1 ไปยังตำแหน่ง ON เพื่ออัดอีกครั้งหนึ่ง (จะต้องตั้งช่องให้ LED_1 ติดอยู่คือ เตรียมอัดช่อง 2) จากนั้นก็กด SW_4 1 ครั้ง แล้วเริ่มพูดเข้าไปเก็บไว้ในช่องที่ 2 สังเกต LED_2 จะต้องติดเมื่อเรากดสวิทช์หยุด

9. ขณะนี้เราจะอัดช่องต่าง ๆ ที่เหลืออยู่โดยจะทำการอัดติดต่อกันไปเป็นช่วงๆ ตามลำดับให้ทำดังนี้

9.1 กด SW_1 แล้วพูดลงยังช่องต่อไปโดยสังเกต LED จะเลื่อนไป 1 ตำแหน่ง

9.2 เมื่อพอแล้วให้กด SW_2 เป็นการหยุด (stop) ทุกครั้ง

10. เมื่ออัดครบทุกๆ ช่องแล้ว (บางช่องที่ไม่ได้ใช้ไม่จำเป็นต้องอัดเข้าไปเครื่องก็ทำงานได้) ขอให้ยกเลิกไฟที่อินพุตทุกๆ อินพุตแล้วโยก SW_2 ไปยังตำแหน่ง auto เพื่อทำการสแกนหาตำแหน่งของอินพุตที่จะพูดต่อไป

11. ทดลองทำให้อินพุตใดอินพุตหนึ่งมีไฟปรากฏขึ้น จะเห็น LED ที่ตำแหน่งนั้นกระพริบแล้วจะมีเสียงพูดขึ้นมาตามที่เรากดไว้ เมื่อเราปิดอินพุตนั้น ลักครู่หนึ่งเสียงก็จะเงียบลง

12. ทดลองเปิดทุกๆ อินพุตพร้อมๆ กันหรือหลายๆ อินพุตพร้อมกัน จะเห็น LED วิ่งไปเป็นเส้นเรื่อยๆ พร้อมกับมีเสียงพูดอินพุตใด อินพุตหนึ่งออกมา เมื่อเราปิดอินพุตนั้นจะมี อินพุตอื่นที่ยังสว่างอยู่พูดขึ้นมาแทน

การประกอบ

จะต้องประกอบและทดลองชุด T6668 ให้ใช้งานได้เสียก่อน จากนั้นจึงลงมือประกอบชุดสแกนต่อไป เมื่อประกอบเสร็จแล้วจึงนำเอาทั้ง 2 ชุดมาต่อเข้าด้วยกันโดยใช้ลวดจัมจุดที่ตรงกันขึ้นถึงกันแล้วจึงทดลองรวมกันอีกครั้งหนึ่งโดยใช้ไฟ 12V บ้อนเข้าที่จุดไฟเข้า และอินพุต 2-9 แล้วทำการเหมือนการนำไปใช้งาน

3.2.3 รายการอุปกรณ์

ตัวต้านทาน 1/4 วัตต์ 5%

$R_1 - R_9$	680 ohm
$R_{10} - R_{18}$	10 ohm
$R_{19} - R_{20}$	4.7 Kohm

R_{21}

1 Mohm

 $R_{22} - R_{31}$

3.3 Kohm

คาปาซิเตอร์

 C_1, C_3

.01 F/50V ไมลาร์

 C_2, C_4

.1 F/50V ไมลาร์

 C_5

33 F/16V อีเลคโตรไลติกส์

อุปกรณ์สารกึ่งตัวนำ

 IC_1

CD4017

 IC_2

NE555

 $TR_1 - TR_{10}$

PN918 หรือ 2N918

 $D_1 - D_{36}$

1N4148

 $D_{37} - D_{38}$

1N4001

 $LED_1 - LED_{10}$

ไดโอดเปล่งแสง

อื่น ๆ

ไบนารีโค้ตสวิตช์

9 ตัว

สวิตช์กดติดปล่อยดับ

3 ตัว

สวิตช์โยก 1 ชั้น

1 ตัว

สวิตช์โยก 2 ชั้น

1 ตัว


รีเลย์ 12 ชั้น

1 ตัว


ชุดไอซีพุดได้ T6668

1 ชุด


แผ่นปรินต์, สายไฟ ฯลฯ




รูปที่ 1 วงจรสมบูรณ์ของเครื่องเตือนภัยพูดได้




รูปที่ 4 ลายปรินของไอซีพูดได้ T6668



รูปที่ 5 ตำแหน่งการวางอุปกรณ์ต่างๆ ของไอซีพูดได้



รูปที่ 2 ลายปกรีนของชุดทดสอบ



รูปที่ 3 ตำแหน่งการวางอุปกรณ์ต่าง ๆ ของชุดทดสอบ

บทที่ 4

สรุปและวิจารณ์

โครงการที่ทำนี้ก็ยังมีปัญหาบ้างพอควร เกี่ยวกับเรื่องการจัดหาอุปกรณ์ การสร้างและระยะเวลาในการดำเนินงาน ซึ่งปัญหาแรกๆก็เกี่ยวกับการจัดหาอุปกรณ์ก็คือ อุปกรณ์บ้างตัวนั้นหาซื้อตามท้องตลาดได้ยาก เพราะเป็นอุปกรณ์ที่ใช้เฉพาะงาน เช่น ไอซี T6668 ซึ่งเป็น ไอซีบันทึกเสียงพูดสำเร็จรูป ปัญหาอันที่สองก็คือปัญหาเกี่ยวกับการสร้างนั้น ไม่เป็นไปตามจุดประสงค์ที่ได้ออกแบบวงจรไว้ คือให้วงจรสามารถทำการสแกนหาจุดที่ต้องการได้เองโดยอัตโนมัติ ซึ่งจุดนี้เป็นจุดที่ต้องใช้เวลาพอสมควรของการทำ Project ทั้งหมด แต่ถ้าใช้มือปรับเปลี่ยนที่ Binary Switch (ทำงานแบบ manual) วงจรจะสามารถ Decode และทำงานได้ตามที่ออกแบบไว้ สำหรับแบบ Auto นั้น ก็สามารถแก้ไขได้ที่วงจรตัวกำเนิดสัญญาณนาฬิกา คือที่วงจร IC 555 โดยการเปลี่ยนค่า R ที่ขา 6 หรือ 7 ขาใดขาหนึ่งของ IC 555 และปัญหาเกี่ยวกับการสร้างอีกอันหนึ่งก็คือ เวลาบันทึกเสียงจะเกิดการหวีดหอน หรือเกิดสัญญาณ Feedback จากลำโพงไปสู่มิคซึ่งสามารถแก้ไขได้ โดยอาจจะใช้สวิชต์ตัดต่อสายลำโพง หรือใช้วงจร - detector ขณะบันทึกไม่ต้องให้ภาคขยายทำงานก็ได้ ส่วนปัญหาอันสุดท้ายก็คือระยะเวลาในการทำโครงการนี้ค่อนข้างน้อย เพราะว่าพวกคณะผู้จัดทำนี้มีระบบการเรียนไม่เหมือนกับนักศึกษาตามหลักสูตรภาคปกติ พวกข้าพเจ้ามีระยะเวลาเรียนเพียงแค่ประมาณ 3 เดือนเศษเท่านั้น จึงทำให้มีผลกระทบต่อการทำโครงการในวิชา PROJECT II ในเทอมนี้ด้วย แต่ถึงแม้ว่าจะมีปัญหาอย่างไรก็ตาม ทางคณะผู้จัดทำก็ได้พยายามเร่งทำ จนสำเร็จตามวัตถุประสงค์ที่ตั้งไว้

ภ า ค พ น วั ก

ภ า ค พ น วั ก

ภ า ค พ น วั ก

262,144 WORD X 1 BIT DYNAMIC RAM

N-CHANNEL SILICON GATE MOS

TMM41256C-12
TMM41256C-15

* This is advance information and specifications are subject to change without notice.

DESCRIPTION

The TMM41256C is the new generation dynamic RAM organized 262,144 words by 1 bit, it is successor to the industry standard TMM4164P.

The TMM41256C utilizes TOSHIBA's N-channel Silicon gate process technology as well as advanced circuit techniques to provide wide operating margins, both internally and to the system user.

Multiplexed address inputs permit the TMM-

41256C to be packaged in a standard 16 pin ceramic DIP. This package size provides high system bit densities and is compatible with widely available automated testing and insertion equipment.

System oriented features include single power supply of 5V ±10% tolerance, direct interfacing capability with high performance logic families such as Schottky TTL.

FEATURES


- 262,144 words by 1 bit organization.
- Fast access time and cycle time

DEVICE	t _{RAC}	t _{CAC}	t _{RC}
TMM41256C-12	120 ns	60 ns	220 ns
TMM41256C-15	150 ns	75 ns	260 ns

- Single power supply of 5V ±10% with a built-in V_{BB} generator
- Low Power:
 - 330mW Operating (MAX.) (TMM41256C-12)
 - 275mW Operating (MAX.) (TMM41256C-15)
 - 27.5mW Standby (Max.)

- Industry standard 16 pin ceramic DIP
- Output, unlatched at cycle end allows two-dimensional chip selection
- Common I/O capability using "EARLY WRITE" operation
- Read-Modify-Write, $\overline{\text{RAS}}$ -only refresh, Hidden refresh, and Page Mode capability.
- All inputs and output TTL compatible
- 256 refresh cycles/4ms


PIN CONNECTION (TOP VIEW)



PIN NAMES

A ₀ ~ A ₈	Address Inputs
CAS	Column Address Strobe
DIN	Data In
DOUT	Data Out
RAS	Row Address Strobe
WRITE	Read-Write Input
VCC	Power (+5V)
VSS	Ground

BLOCK DIAGRAM



ABSOLUTE MAXIMUM RATINGS

ITEM	SYMBOL	RATING	UNITS	NOTES
Input and Output Voltage	V_{IN}, V_{OUT}	-1 ~ 7	V	1
Power Supply Voltage	V_{CC}	-1 ~ 7	V	1
Operating Temperature	T_{OPR}	0 ~ 70	°C	1
Storage Temperature	T_{STG}	-55 ~ 150	°C	1
Soldering Temperature Time	T_{SOLDER}	260 10	°C · sec	1
Power Dissipation	P_D	1	W	1
Short Circuit Output Current	I_{OUT}	50	mA	1

RECOMMENDED DC OPERATING CONDITIONS ($T_a = 0 \sim 70^\circ\text{C}$)

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNITS	NOTES
V_{CC}	Supply Voltage	4.5	5.0	5.5	V	2
V_{IH}	Input High Voltage	2.4		6.5	V	2
V_{IL}	Input Low Voltage	-1.0		0.8	V	2

DC ELECTRICAL CHARACTERISTICS ($V_{CC} = 5V \pm 10\%$, $T_a = 0 \sim 70^\circ\text{C}$)

SYMBOL	PARAMETER	MIN.	MAX.	UNITS	NOTES	
I_{CC1}	OPERATING CURRENT Average Power Supply Operating Current ($\overline{RAS}, \overline{CAS}$ Cycling: $t_{RC} = t_{RC \text{ MIN.}}$)	TMM41256C-12		60	mA	3, 4
		TMM41256C-15		50		
I_{CC2}	STANDBY CURRENT Power Supply Standby Current ($\overline{RAS} = \overline{CAS} = V_{IH}$)		5	mA		
I_{CC3}	REFRESH CURRENT Average Power Supply Current, Refresh Mode (\overline{RAS} Cycling, $\overline{CAS} = V_{IH}$, $t_{RC} = t_{RC \text{ MIN.}}$)	TMM41256C-12		45	mA	3
		TMM41256C-15		40		
I_{CC4}	PAGE MODE CURRENT Average Power Supply Current, Page Mode ($\overline{RAS} = V_{IL}$, \overline{CAS} Cycling: $t_{PC} = t_{PC \text{ MIN.}}$)	TMM41256C-12		45	mA	3, 4
		TMM41256C-15		40		
$I_{I(L)}$	INPUT LEAKAGE CURRENT Input Leakage Current, any input ($0V \leq V_{IN} \leq 6.5V$, All Other Pins Not Under Test = 0V)	-10	10	μA		
$I_{O(L)}$	OUTPUT LEAKAGE CURRENT (D_{OUT} is disabled, $0V \leq V_{OUT} \leq +5.5V$)	-10	10	μA		
V_{OH}	OUTPUT LEVEL Output "H" Level Voltage ($I_{OUT} = -5\text{mA}$)	2.4		V		
V_{OL}	OUTPUT LEVEL Output "L" Level Voltage ($I_{OUT} = 4.2\text{mA}$)		0.4	V		

ELECTRICAL CHARACTERISTICS AND RECOMMENDED OPERATING CONDITIONS
 (V_{CC} = 5V ± 10%, T_a = 0 ~ 70°C) (Notes 5, 6, 7)

SYMBOL	PARAMETER	TIM41256C-12		TIM42256C-15		UNITS	NOTES
		MIN.	MAX.	MIN.	MAX.		
t _{RC}	Random Read or Write Cycle Time	220	—	200	—	ns	
t _{RWC}	Read-Write Cycle Time	240	—	225	—	ns	
t _{RMW}	Read-Modify-Write Cycle Time	260	—	310	—	ns	
t _{PC}	Page Mode Cycle Time	120	—	145	—	ns	
t _{RAC}	Access Time from RAS	—	120	—	150	ns	8, 10
t _{CAC}	Access Time from CAS	—	60	—	75	ns	9, 10
t _{OFF}	Output Buffer Turn-Off Delay	0	35	0	40	ns	11
t _T	Transition Time (Rise and Fall)	3	50	3	50	ns	6
t _{RP}	RAS Precharge Time	90	—	100	—	ns	
t _{RAS}	RAS Pulse Width	120	10,000	150	10,000	ns	
t _{RSH}	RAS Hold Time	60	—	75	—	ns	
t _{CSH}	CAS Hold Time	120	—	150	—	ns	
t _{CAS}	CAS Pulse Width	60	10,000	75	10,000	ns	
t _{RCO}	RAS to CAS Delay Time	25	60	25	75	ns	13
t _{CRP}	CAS to RAS Precharge Time	0	—	0	—	ns	
t _{CPN}	CAS Precharge Time	25	—	25	—	ns	
t _{CP}	CAS Precharge Time (for Page Mode Cycle Only)	50	—	60	—	ns	
t _{ASR}	Row Address Set-Up Time	0	—	0	—	ns	
t _{RAH}	Row Address Hold Time	15	—	15	—	ns	
t _{ASC}	Column Address Set-Up Time	0	—	0	—	ns	
t _{CAH}	Column Address Hold Time	35	—	45	—	ns	
t _{AR}	Column Address Hold Time Referenced to RAS	95	—	120	—	ns	
t _{RCS}	Read Command Set-Up Time	0	—	0	—	ns	
t _{RCH}	Read Command Hold Time Referenced to CAS	0	—	0	—	ns	12
t _{ORH}	Read Command Hold Time Referenced to RAS	15	—	20	—	ns	12
t _{WCH}	Write Command Hold Time	35	—	45	—	ns	
t _{WCR}	Write Command Hold Time Referenced to RAS	95	—	120	—	ns	
t _{WP}	Write Command Pulse Width	35	—	45	—	ns	
t _{RWL}	Write Command to RAS Lead Time	35	—	45	—	ns	
t _{CWL}	Write Command to CAS Lead Time	35	—	45	—	ns	
t _{DS}	Data-In Set-Up Time	0	—	0	—	ns	14
t _{DH}	Data-In Hold Time	35	—	45	—	ns	14
t _{DHR}	Data-In Hold Time Referenced to RAS	95	—	120	—	ns	
t _{REF}	Refresh Period	—	4	—	4	ms	
t _{WCS}	Write Command Set-Up Time	-10	—	-10	—	ns	15
t _{CWD}	CAS to WRITE Delay	40	—	50	—	ns	15
t _{RWD}	RAS to WRITE Delay	100	—	125	—	ns	15

CAPACITANCE


($V_{CC} = 5V \pm 10\%$, $f = 1MHz$, $T_c = 0 \sim 70^\circ C$)

SYMBOL	PARAMETER	MIN.	MAX.	UNIT
C_{I1}	Input Capacitance ($A_0 \sim A_8, D_{IN}$)		6	pF
C_{I2}	Input Capacitance (RAS, CAS, WRITE)		7	pF
C_O	Output Capacitance (D_{OUT})		7	pF

NOTES

- 1 Stresses greater than those listed under "Absolute Maximum Ratings" may cause permanent damage to the device.
- 2 All voltages are referenced to V_{SS} .
- 3 t_{CC1} , t_{CC3} , t_{CC4} depend on cycle rate.
- 4 t_{CC1} , t_{CC4} depend on output loading. Specified values are obtained with the output open.
- 5 An initial pause of 200 μs is required after power-up followed by any 8 RAS cycles before proper device operation is achieved.
- 6 AC measurements assume $t_T = 5 ns$.
- 7 V_{IH} (min.) and V_{IL} (max.) are reference levels for measuring timing of input signals. Also, transition times are measured between V_{IH} and V_{IL} .
- 8 Assumes that $t_{RCD} \leq t_{RCD} (max.)$. If t_{RCD} is greater than the maximum recommended value shown in this table, t_{RAC} will increase by the amount that t_{RCD} exceeds the value shown.
- 9 Assumes that $t_{RCD} \geq t_{RCD} (max.)$
- 10 Measured with a load equivalent to 2 TTL loads and 100pF
- 11 $t_{OFF} (max.)$ defines the time at which the output achieves the open circuit condition and is not referenced to output voltage levels.
- 12 Either t_{RCH} or t_{RRH} must be satisfied for a read cycle.
- 13 Operation within the $t_{RCD} (max.)$ limit insures that $t_{RAC} (max.)$ can be met. $t_{RCD} (max.)$ is specified as a reference point only: If t_{RCD} is greater than the specified $t_{RCD} (max.)$ limit, then access time is controlled exclusively by t_{CAC} .
- 14 These parameters are referenced to \overline{CAS} leading edge in early write cycles and to \overline{WRITE} leading edge in read-write or read-modify-write cycles.
- 15 t_{WCS} , t_{OWD} and t_{RWD} are not restrictive operating parameters. They are included in the data sheet as electrical characteristics only. If $t_{WCS} \geq t_{WCS} (min.)$, the cycle is an early write cycle and the data out pin will remain open circuit (high impedance) throughout the entire cycle; if $t_{OWD} \geq t_{OWD} (min.)$ and $t_{RWD} \geq t_{RWD} (min.)$, the cycle is a read-write cycle or read-modify-write cycle and the data out will contain data read from the selected cell; if neither of the above sets of conditions is satisfied, the condition of the data out (at access time) is indeterminate.

TIMING WAVEFORMS



APPLICATION INFORMATION

ADDRESSING

The 18 address bits required to decode 1 of the 262,144 cell locations within the TMM41256C are multiplexed onto the 9 address inputs and latched into the on-chip address latches by externally applying two negative going TTL-level clocks.

The first clock, the Row Address Strobe (\overline{RAS}), latches the 9 row address bits into the chip. The second clock, the Column Address Strobe (\overline{CAS}), subsequently latches the 9 column address bits into the chip. Each of these signals, \overline{RAS} and \overline{CAS} , triggers a sequence of events which are controlled by different delayed internal clocks.

The two clock chains are linked together logically in such a way that the address multiplexing operation is done outside of the critical path timing sequence for read data access. The later events in the \overline{CAS} clock sequence are inhibited until the occurrence of a delayed signal derived from the \overline{RAS} clock chain. This "gated \overline{CAS} " feature allows the \overline{CAS} clock to be externally activated as soon as the Row Address Hold Time specification (t_{RAH}) has been satisfied and the address inputs have been changed from Row address to Column address information.

DATA INPUT/OUTPUT

Data to be written into a selected cell is latched into an on-chip register by a combination of \overline{WRITE} and \overline{CAS} while \overline{RAS} is active. The later of the signals (\overline{WRITE} or \overline{CAS}) to make its negative transition is the strobe for the Data In (D_{IN}) register. This permits several options in the write cycle timing. In a write cycle, if the \overline{WRITE} input is brought low (active) prior to \overline{CAS} , the D_{IN} is strobed by \overline{CAS} and the set-up and hold times are referenced to \overline{CAS} . If the input data is not available at \overline{CAS} time or if it is desired that the cycle be a read-write cycle, the \overline{WRITE} signal will be delayed until after \overline{CAS} has

made its negative transition. In this "delayed write cycle" the data input set-up and hold times are referenced to the negative edge of \overline{WRITE} rather than \overline{CAS} . (To illustrate this feature, D_{IN} is referenced to \overline{WRITE} in the timing diagrams depicting the read-write and page mode write cycles while the "early write" cycle diagram shows D_{IN} referenced to \overline{CAS}).

Data is retrieved from the memory in a read cycle by maintaining \overline{WRITE} in the inactive or high state throughout the portion of the memory cycle in which \overline{CAS} is active (low). Data read from the selected cell will be available at the output within the specified access time.


DATA OUTPUT CONTROL

The normal condition of the Data Output (D_{OUT}) of the TMM41256C is the high impedance (open circuit) state. This is to say, anytime \overline{CAS} is at a high level, the D_{OUT} pin will be floating. The only time the output will turn on and contain either a logic 0 or logic 1 is at access time during a read cycle. D_{OUT} will remain valid from access time until \overline{CAS} is taken back to the inactive (high level) condition.


PAGE MODE

The "Page-Mode" feature of the TMM41256C allows for successive memory operations at multiple column locations of the same row address with increased speed without an increase in power. This is done by strobing the row address into the chip and maintaining the \overline{RAS} signal at a logic 0 throughout all successive memory cycles in which the row address is common. This "Page Mode" of operation will not dissipate the power associated with the negative going edge of \overline{RAS} . Also, the time required for strobing in a new row address is eliminated, thereby decreasing the access and cycle times.


• WRITE CYCLE (EARLY WRITE)



• READ-WRITE/READ-MODIFY-WRITE CYCLE



• "RAS-ONLY" REFRESH CYCLE



Note: CAS = V_{IH} WRITE = Don't care A_0 = Don't care

Don't care

กิตติกรรมประกาศ

ข้าพเจ้าคณะผู้จัดทำ ชุดเตือนภัยพุดได้ขอขอบพระคุณเป็นอย่างยิ่งต่อคณะอาจารย์ในภาควิชาการวัดคัมทางอุตสาหกรรม ที่กรุณาเพิ่มพูนความรู้ ประสบการณ์ในการทำงาน และตลอดจนให้คำปรึกษาแนะนำ ให้แก่พวกข้าพเจ้าเกี่ยวกับปัญหาต่าง ๆ ที่เกิดขึ้นในการจัดทำชุดเตือนภัยพุดได้ชุดนี้

อนึ่ง ข้าพเจ้าคณะผู้จัดทำต้องขอภัยต่อท่านผู้อ่านหนังสือชุดเตือนภัยพุดได้ ทุกท่าน มา ณ ที่นี้ด้วย หากมีข้อบกพร่องประการใดเกิดขึ้นในการจัดพิมพ์ของหนังสือเล่มนี้

ทวีศักดิ์ พร้อมสุข
เสถียร วัฒนา โภคยกิจ
เพลินจิตต์ ไพบูลย์

14 มีนาคม 2532

หนังสืออ้างอิง

1. ร.อ. รัชชัย เลื่อนฉวี "ดิจิทัลเทคนิค" สยามบรรณการพิมพ์ หน้า 168, 2527
2. ประเสริฐ โรจน์สุวิวัฒน์ "เครื่องบันทึกเสียงพูดดิจิทัล" วารสารเซมิคอนดักเตอร์, ฉบับที่ 84, 2531, หน้า 144 - 151
3. สมชาย ไตรยสุริยธรรมมา "ดิจิทัล/อนาล็อกคอนเวอร์เตอร์" ,วารสารอิเล็กทรอนิกส์ เวิลด์, ฉบับที่ 108, 2530 หน้า 128-134 ฉบับที่ 109, 2530 หน้า 105 - 108
4. ยืน ภู่วรรณ "มม่นักทดลองดิจิทัล" ,วารสารเซมิคอนดักเตอร์ ฉบับที่ 79, 2530 หน้า 214 - 222