



ปีการศึกษา 2531
 ไอซีทีเตอร์บน ไมโครคอมพิวเตอร์
 และ
 ฟาสซีฟ อินฟราเรด ดีเทคเตอร์
 โดย
 สมภพ พรหมเมือง
 สุรพล คงนูล
 อาจารย์ที่ปรึกษา
 ดร. ไพศาล นาคินวัฒน์

พ. ๒๑๑๔ T



ไอซีเทสเตอร์บนไมโครคอมพิวเตอร์ และ นาสซีฟ อินฟราเรด ดีเทคเตอร์

สมภพ พรหมเมือง

สุรพล คงพล

ดร. ไผ่สาล นาคทิพย์ อาจารย์ที่ปรึกษา

ปีการศึกษา 2531

บทคัดย่อ

ส่วนที่ 1

ไอซีเทสเตอร์บนไมโครคอมพิวเตอร์ จะประกอบด้วย software และ tester card ซึ่งจะเสียบ tester card ลงบน slot ของ mainboard ของ ไมโครคอมพิวเตอร์ และความต้องการที่จะใช้ ไอซีเทสเตอร์นี้ เครื่องคอมพิวเตอร์ต้องมีหน่วยความจำสำรองอย่างน้อย 256 K เป็น IBM PC/XT หรือ COMPATIBLE และมี ฟลอปปีดิสก์ไดรฟ์อย่างน้อย 360 K 1 ตัว นิติศาสตร์จะเป็นเวอร์ชัน 2.0 หรือหลังจากนั้น และ สำหรับ software จะมีไฟล์ที่ลิสต์ 3 ไฟล์ด้วยกัน คือ

ICT.EXE	เป็นเมนไฟล์ที่จะทำงาน
PORTSEL.EXE	เป็นไฟล์ที่จะใช้เปลี่ยน ตำแหน่งแอดเดรส I/O
ADDR.DOC	เป็นไฟล์ที่เกี่ยวกับการเซ็ท I/O การ์ด

ในการทำงานของไอซีเทสเตอร์บนไมโครคอมพิวเตอร์นี้ จะสามารถเซ็ทไอซีที่เป็น TTL และ CMOS ว่าดี หรือ เสีย และสามารถที่จะค้นหาเบอร์ของไอซี ที่เราเสียบเข้าไปใน TEXTTOOL ได้โดยจะแสดงให้เห็นในมอนิเตอร์

ส่วนที่ 2

ในการตรวจวัดความเคลื่อนไหว โดยใช้เครื่องมืออิเล็กทรอนิกส์ในสมัยใหม่ขึ้น ได้พัฒนาขึ้นมาตามลำดับ จนมาถึงในปัจจุบันได้นำการเปลี่ยนแปลงของรังสีอินฟราเรดที่แผ่ออกมาจากตัวคนหรือสัตว์ มาทำการตรวจวัดโดยเครื่องมืออิเล็กทรอนิกส์ดังกล่าวต่อไป

นับได้ว่าเป็นมาตรฐานของการตรวจวัดสิ่งกีดขวางที่ว่าได้ โครงการนี้อาศัยการเปลี่ยนแปลงของอินฟราเรดเช่นกัน แต่ไม่ใช่วิถีที่ใช้ตัวส่ง พัลส์ และตัวตรวจวัดการเปลี่ยนแปลงของพัลส์ที่ถูกส่งออกมา แต่จะเป็นชนิดที่เรียกได้ว่า "ซิงเกิ้ลเอนด์ (single end type)" คือมีแต่ตัวรับเท่านั้น โดยอาศัยหลักการที่เรียกว่า "นาสซีฟอินฟราเรด ดีเทคเตอร์ (passive infrared detector) คือการตรวจวัดการเปลี่ยนแปลงความร้อนจากการแผ่รังสีอินฟราเรดที่ส่งมาเพื่อการศึกษาเท่านั้น ไม่นับญาติให้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.3 การติดตั้ง	62
บทที่ 7 ออมเนอ์เรชั่น แคมป์ไลน์เออร์	
7.1 ออนแอมป์ ทัว ๆ ไป	65
7.2 การป้อนกลับ	67
7.3 การออกแบบวงจรรขยายแบบกลับ	68
7.4 วงจรรขยายแบบฉั้ตตราขยายเท่ากับ 1	69
7.5 ภาคขยายสัญญาณ	71
7.6 วงจรรขยายสัญญาณความถี่ต่ำ	71
7.7 ซีมิตริกเกอร์	74
บทที่ 8 วิจารย์และสรุปลผลการทดลอง	
8.1 หลักการทำงาน	78
8.2 วงจร	80
8.3 บลัคคโด้อะแกรม	81
ภาคผนวก	
กิติกรรมประกาศ	
เอกสารอ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ

เนื้อหาในปฏิญญาฉบับนี้ ทางผู้จัดทำได้แบ่งรายละเอียด และ ผลการทดลอง ออกเป็น 2 ส่วน

ส่วนแรกจะเป็น ไอทีเทสเตอร์บนไมโครคอมพิวเตอร์ ซึ่งเป็นการทำงานที่จะ ใช้ทดสอบ ไอซีทั้ง TTL/CMOS ได้สำหรับ standart TTL จำนวน 118 เบอร์ low power shottky TTL (54/74 LS Series) 146 เบอร์ schottky-clamped TTL (54/74S Series) 38 เบอร์ high-speed TTL (54/74H Series) 20 เบอร์ TTL Equivalent CMOS Device(54/74C Series) 75 เบอร์ และเป็น CD45/4000 Series CMOS Devices(or MC 145/140 Series) จำนวน 75 เบอร์ โดยใช้ในการทดสอบ IC ว่าดี หรือ เสีย และค้นหาเบอร์ IC ดังที่กล่าวมาแล้ว

ส่วนที่สอง จะเป็นการใช้งาน ของ พาสซีฟอินฟราเรด ดีเทกเตอร์ (passive infrared detector) ดักจับความเคลื่อนไหว โดยไม่ต้องมีตัวส่ง เพียงแต่ให้แค่ตัวรับเท่านั้น คือ ไนโรอีเลคทริก อาศัยการตรวจวัดการแผ่รังสี อินฟราเรด จากผู้บุกรุก ที่มีการเคลื่อนไหวเข้ามาในพื้นที่ไมมีริเวณที่ตรวจจับอยู่เท่านั้น เมื่อมีคน หรือ สัตว์ เข้ามาในพื้นที่จะทำให้วงจรทำงานแล้วนำสัญญาณที่ ดีเทกได้ ไปขยาย และนำไปเข้าวงจรเปรียบเทียบ และนำเอาสัญญาณของวงจรไปขับรีเลย์ให้ทำงาน แล้วจึงนำคอนแทคของ รีเลย์ ไปใช้งานได้อย่างกว้างขวาง เช่น ติดตั้งระบบกันโขมย ระบบความปลอดภัยพิเศษของโรงงาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณต่าง ๆ บนสลิตของ IBM/PC

ภายใน IBM/PC ได้มีการออกแบบให้สามารถที่จะเพิ่มเติมวงจรรีโมเตอร์เฟสเข้าไปในภายหลังได้ โดยผ่านทางสลิตที่อยู่บนเมนบอร์ด (Main Board) สำหรับสลิตบนเมนบอร์ดนี้จะมีจำนวน 5 สลิต (สำหรับ IBM PC/XT จะมีสลิต 8 สลิต) ซึ่งแต่ละสลิตจะมีจำนวนขาทั้งสิ้น 62 ขา แบ่งออกเป็น 2 ข้าง ๆ ละ 31 ขา ส่วนการเรียกตำแหน่งของขา สลิตเหล่านี้จะขึ้นอยู่กับว่าขาข้างนั้นอยู่ข้างใด (ซ้าย หรือ ขวา) ของสลิตโดยขาที่อยู่ทางด้านซ้ายจะเรียกโดยใช้อักษร B นำหน้าเลขตำแหน่งของขา เช่น ขา B16 ก็คือขาทางด้านซ้ายของสลิตขาที่ 16 (นับจากทางด้านซ้ายของเครื่อง) ส่วนขาที่อยู่ทางด้านขวาของสลิตจะเรียกโดยใช้อักษร A นำหน้าของเลขตำแหน่งขา เช่น ขา A24 ก็คือขาทางด้านขวาของสลิตขาที่ 24


แต่ละขาของสลิตเหล่านี้จะเชื่อมต่อกับเส้นสัญญาณต่าง ๆ บนเมนบอร์ด ทำให้การสร้างวงจรรีโมเตอร์เฟสกับ IBM/PC สามารถทำได้โดยสะดวก ซึ่งเส้นสัญญาณที่เชื่อมต่อกับขาของสลิตเหล่านี้จะประกอบไปด้วย เส้นสัญญาณของบัสแอดเดรส (address bus), บัสข้อมูล (data bus), บัสควบคุมสำหรับการเขียน/อ่านข้อมูลจากหน่วยความจำ หรือพอร์ท I/O , เส้นสัญญาณสำหรับการขออินเทอร์รัพของวงจรรีโมเตอร์เฟส , เส้นสัญญาณสำหรับการขอ DMA , สัญญาณฐานเวลา (timing signal) ต่าง ๆ ที่ใช้ในระบบ , เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำ และ สัญญาณสำหรับการตรวจสอบความผิดพลาด (I/O CHECK)

นอกจากเส้นสัญญาณเหล่านี้แล้ว สลิตบนเมนบอร์ดยังเชื่อมต่อกับแหล่งจ่ายไฟต่าง ๆ ที่ใช้ในระบบอีกด้วย คือ +5Vdc , -5Vdc , +12Vdc และ -12Vdc

1.1 รายละเอียดเกี่ยวกับสัญญาณต่าง ๆ

OSC (Oscillator ; ขา B30) :

ขานี้เป็นเอาต์พุตที่เชื่อมต่อกับสัญญาณคล็อกที่มีค่าความถี่สูงสุด บนเมนบอร์ด คือ 14.31818 MHz ซึ่งมีคาบเวลาประมาณ 70 nanosec, และมี duty cycle (ช่วงเวลาใน 1 คาบที่สัญญาณคล็อกมีลอจิกเป็น 1 หารด้วยคาบเวลาทั้งหมด) ประมาณ 50% สัญญาณคล็อกอื่นของระบบ เช่น คล็อกที่ป้อนให้กับ 8088 หรือชิพซัพพอร์ทต่าง ๆ นั้นจะถูกสร้างขึ้นโดยการหารสัญญาณคล็อกนี้ อย่างไรก็ตามสิ่งหนึ่งที่จะต้องคำนึงถึงในการใช้งานสัญญาณ OSC ก็คือ สัญญาณนี้จะไม่ Synchronize กับสัญญาณอื่น ๆ บนบัสของระบบ ดังนั้นจึงไม่ควรที่จะนำสัญญาณจากขา OSC นี้ไปใช้เป็นสัญญาณคล็อกสำหรับวงจรภายนอกอื่น ๆ ที่ทำงานร่วมกับระบบ



CLK (clock : ขา B20) :

ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งต่อกับสัญญาณนาฬิกาที่ถูกสร้างขึ้นโดยการหารสัญญาณ OSC ด้วย 3 ทำให้ได้ความถี่ประมาณ 4.77 MHz (14.31818 MHz/3) หรือมีช่วงเวลาใน 1 คาบ (ช่วงเวลาของนาฬิกา 1 ลูก) เท่ากับ 210 nanosec (1/4.77 MHz) สำหรับค่า duty cycle ของสัญญาณนี้จะมีค่าประมาณ 1/3 คือ 1 คาบจะมีช่วงเวลาที่เป็นลอจิก 1 เท่ากับ 1/3 ของคาบเวลาทั้งหมด หรือ ประมาณ 70 nanosec และช่วงเวลาที่เป็นลอจิก 0 เท่ากับ 2/3 ของคาบเวลาทั้งหมด หรือประมาณ 140 nanosec สัญญาณนี้เป็นสัญญาณที่ถูกใช้

เป็นค็ลลอกของระบบ

RESET DRV (ขา B2) :

ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งจะแอกทีฟ (ลอจิก 1) ในช่วงที่เราเริ่มจ่ายไฟให้กับระบบ และจะยังคง แอกทีฟไปจนกว่าระบบต่าง ๆ ภายใน IBM/PC จะพร้อมที่จะทำงานได้ จากนั้นสัญญาณนี้ก็เปลี่ยนกลับเป็นลอจิก 0 นอกจากนี้ในระหว่างการทำงานของเครื่องคอมพิวเตอร์ ถ้าระดับแรงดันของแหล่งจ่ายไฟตกลง สัญญาณนี้ก็ถูกทำให้แอกทีฟเช่นกัน โดยทั่วไปแล้วสัญญาณนี้จะถูกนำไปใช้ในการรีเซ็ตวงจรอินเทอร์เฟสหรืออุปกรณ์ I/O ต่าง ๆ ในช่วงที่เริ่มจ่ายไฟให้แก่ระบบ ซึ่งจะเป็นการทำให้วงจรหรืออุปกรณ์เหล่านั้นถูกปรับให้อยู่ในสภาวะที่แน่นอน ก่อนที่จะเริ่มต้นการทำงานในระบบ (สภาวะนี้เป็นสภาวะที่เราทราบ และต้องการให้วงจรทำงานในขณะที่ระบบถูกรีเซ็ต)

A0-A19 (address bus ; ขา A31-A12) :

ขาสัญญาณทั้ง 20 ขานี้เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำ หรือ อุปกรณ์ I/O ที่ 8088 ต้องการติดต่อด้วย โดยที่สัญญาณ A0 จะมีนัยสำคัญต่ำสุด (Least Significant Bit) และ A19 จะมีนัยสำคัญสูงสุด (Most Significant Bit) สำหรับค่าแอดเดรสบนบัสแอดเดรส A0-A19 นี้จะถูกกำหนดโดย 8088 ในระหว่างขบวนการอ่าน/เขียนข้อมูลลงในหน่วยความจำหรือ อุปกรณ์ I/O แต่ในช่วงขบวนการ DMA นั้น DMA-Controller จะเป็นผู้กำหนดค่าแอดเดรสบน บัสแอดเดรสเอง (ในระหว่างนี้ 8088 จะถูกตัดออกจากระบบ)

จะเห็นได้ว่าจำนวนเส้นแอดเดรสนี้มีอยู่ 20 เส้น ซึ่งสามารถที่จะอ้าง แอดเดรสของหน่วยความจำได้ถึง 1Mbyte แต่อย่างไรก็ตามจะมีแอดเดรสบางแอดเดรสที่ถูกใช้งานโดย IBM/PC อยู่ก่อนแล้ว คือแอดเดรสของหน่วยความจำ RAM บนเมนบอร์ดที่ถูกใช้โดยระบบ จำนวน 64Kbyte และแอดเดรสสำหรับ หน่วยความจำ ROM อีก 48Kbyte ซึ่งถูกจัดในช่วงของแอดเดรสบนบัสใน 1 Mbyte คือ 0F00H จนถึง 0FFFFH

สำหรับการอ้างแอดเดรสของพอร์ต I/O นั้น จะใช้เส้นแอดเดรสเพียง 16 เส้น คือ A0-A15 ซึ่งจะทำให้อ้างแอดเดรสของพอร์ตได้ 64K พอร์ต โดยผ่านชุดคำสั่ง IN และ OUT ส่วนเส้นแอดเดรสที่เหลือคือ A16-A19 นั้นจะไม่ถูกใช้งาน อย่างไรก็ตามภายในเครื่องคอมพิวเตอร์ PC จะใช้เส้นแอดเดรสในการอ้างแอดเดรสของพอร์ตเพียง 10 เส้น คือ

จาก A0-A9 และค่าแอดเดรสที่ใช้งานจะต้องอยู่ในช่วง 0200H จนถึง 03FFH เท่านั้น

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาสัญญานี้จะเป็นแบบ Bi-Directional ซึ่งต่อกับบัสข้อมูลของระบบ เพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่างพอร์ท I/O กับ IBM/PC โดยบิต D0 จะมีนัยสำคัญต่ำสุดและบิต D7 จะมีนัยสำคัญสูงสุด

สำหรับในบัสไซเคิลของการเขียนข้อมูลที่สร้างขึ้นโดย 8088 นั้น ข้อมูลจะถูกส่งออกมาบนบัสข้อมูล ก่อนที่สัญญาณ IOW (ในกรณีที่ต้องการส่งข้อมูลให้กับพอร์ท) หรือ MEMW (ในกรณีที่ต้องการส่งข้อมูลให้กับหน่วยความจำ) จะเปลี่ยนจากลอจิก 0 เป็น ลอจิก 1 ขอบขาขึ้นซึ่งโดยทั่วไปขอบขาขึ้นของสัญญาณ IOW หรือ MEMW นี้ จะถูกใช้เพื่อสั่งให้พอร์ท I/O หรือหน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้นรับข้อมูลไปเก็บไว้

สำหรับในบัสไซเคิลของการอ่านข้อมูลที่สร้างขึ้นโดย 8088 นั้น พอร์ท I/O หรือหน่วยความจำที่ถูกอ้างถึงจะต้องส่งข้อมูลออกมาบนบัสข้อมูล ก่อนที่สัญญาณ IOR (ในกรณีที่ต้องการอ่านข้อมูลจากพอร์ท) หรือ MEMR (ในกรณีที่ต้องการอ่านข้อมูลจากหน่วยความจำ) จะเปลี่ยนจากลอจิก 0 เป็นลอจิก 1 (ขอบขาขึ้น)

ALE (address latch enable ; ขา B28) :

ขาสัญญานี้เป็นสัญญาณเอาต์พุตที่ 8288 Bus Controller สร้างขึ้นเพื่อใช้สำหรับแสดงการเริ่มต้นของบัสไซเคิล และแสดงให้อุปกรณ์ภายนอกทราบว่าแอดเดรสที่ 8088 ต้องการจะติดต่อด้วยนั้นถูกส่งออกมาบนบัสแอดเดรสแล้ว โดยที่สัญญาณ ALE นี้จะเปลี่ยนจากลอจิก 1 เป็น 0 เมื่อค่าแอดเดรสที่ต้องการส่งออกมาบนบัสข้อมูลเรียบร้อยแล้ว ดังนั้นขอบขาลงของสัญญาณ ALE นี้จะถูกใช้ในการแลทช์ค่าแอดเดรสจากบัสแอดเดรส/ข้อมูล (address/data bus ; ADO-AD7) ของ 8088 ทำให้สามารถแยกค่าแอดเดรส (A0-A19) และข้อมูล (A0-A7) ออกจากกันได้ อย่างไรก็ตามสัญญาณ ALE จะแยกทีฟเฉพาะในบัสไซเคิลที่สร้างขึ้นโดย 8088 เท่านั้น โดยจะไม่แยกทีฟในระหว่างขบวนการ DMA

I/O CHCK (I/O Channel Check ; ขา A1) :

ขาสัญญานี้เป็นอินพุตที่ใช้ในการแสดงความผิดพลาดเกี่ยวกับพาริตี ที่เกิดขึ้นในการทำงานของวงจรรีโมทหรือ อุปกรณ์ I/O เมื่อขาสัญญานี้ได้รับลอจิก 0 จะทำให้ 8088 ถูกอินเทอร์รัพแบบ Non-Maskable (NMI) อย่างไรก็ตามเราสามารถที่จะกำหนดให้วงจรรายในของคอมพิวเตอร์ ทำการขออินเทอร์รัพ (เมื่อได้รับสัญญาณ I/O CHCK) หรือไม่ได้ โดยการกำหนดลอจิกของบิตข้อมูลของพอร์ท ที่ควบคุมการขออินเทอร์รัพแบบ NMI คือบิต D7 ของพอร์ท OAOH ในกรณีที่บิต D7 ของพอร์ทนี้ ถูกเซ็ทเป็น 1 ก็จะทำให้วงจรรายนอกขออินเทอร์รัพแบบ NMI ได้ (Enable) แต่ถ้าบิต D7 ของพอร์ท OAOH ถูกเซ็ทเป็น 0 ก็จะไม่ทำงานเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับว่าผิดนโยบายขึ้นด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นการดิสเอเบิล (Disable) การขออินเทอร์รัพแบบ NMI ดังนี้

Enable : ใช้คำสั่ง OUT ส่งข้อมูล 80H ไปยังพอร์ท 00A0H

Disable : ใช้คำสั่ง OUT ส่งข้อมูล 00H ไปยังพอร์ท 00A0H

และเนื่องจากยังมีอุปกรณ์อื่นที่สามารถขออินเทอร์รัพแบบ NMI ได้อีกดังนั้นซอฟต์แวร์ที่ใช้งานจะต้องสามารถตรวจสอบว่าการขออินเทอร์รัพนั้นเกิดจากแหล่งใดได้ด้วย

I/O CHRDY (I/O Channel Ready ; ขา A10) :

ขาสัญญานี้เป็นอินพุตที่ใช้เพิ่มช่วงเวลาในบัสไซเคิลในกรณีที่อุปกรณ์ I/O หรือหน่วยความจำที่เกี่ยวข้องกับขบวนการในบัสไซเคิลที่เกิดขึ้นนั้น ไม่สามารถทำงานทันตามช่วงเวลาปกติของบัสไซเคิลนั้น ๆ ได้ (ช่วงเวลาของบัสไซเคิลที่เกี่ยวข้องกับหน่วยความจำใช้ช่วงเวลา เท่ากับช่วงเวลาของคล็อก 4 ลูก หรือ 840 nanosec ในขณะที่บัสไซเคิลที่เกี่ยวข้องกับ I/O จะใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อก 5 ลูกหรือ 1.05 usec)

เมื่ออุปกรณ์ I/O หรือหน่วยความจำต้องการที่จะเพิ่มช่วงเวลาในบัสไซเคิลให้นานขึ้นอีกนั้น จะสามารถทำได้โดยการบัสลอจิก 0 ให้กับขา I/O CHRDY ในช่วงเวลาที่ I/O หรือหน่วยความจำที่ถูกกำหนดนั้น ได้รับสัญญาณจากการตีไดตแอดเดรส และ สัญญาณ MEMR , MEMW , IOR หรือ IOW แยกทีละ

IRQ2-IRQ7 (Interrupt Request 2 Through 7 ; ขา B4 , B25-B21) :

ขาสัญญาทั้ง 6 นี้เป็นขาอินพุตที่ใช้สำหรับการขออินเทอร์รัพจาก 8088 โดยสัญญาณเหล่านี้จะต่อให้กับ 8259A บนเมนบอร์ดโดยตรง โปรแกรมในส่วนของไบออส ของเครื่อง จะทำการโปรแกรม 8259A ให้ IRQ2 มีลำดับความสำคัญสูงสุด (Highest Priority) และ IRQ7 มีลำดับความสำคัญต่ำสุด ในกรณีที่มีการขออินเทอร์รัพเกิดขึ้นคือ ระดับลอจิกที่ขา IRQ ขาใดขาหนึ่งถูกเปลี่ยนจากลอจิก 0 เป็นลอจิก 1 (ขอบขาขึ้น) 8259A ก็ทำการส่งสัญญาณ INT ให้กับ 8088 เพื่อทำการขออินเทอร์รัพ

สิ่งสำคัญในการอินเทอร์รัพโดยผ่านทาง IRQ2-IRQ7 นี้ ก็คืออุปกรณ์ที่ทำการขออินเทอร์รัพโดยผ่านทาง IRQ ขาใดก็จะต้องรักษาระดับสัญญาณที่ขา IRQ นั้นให้แยกทีละอย่างจนกว่าจะได้รับสัญญาณ INTA (interrupt acknowledge) จาก 8088 เสียก่อน ถ้าไม่เช่นนั้นการขออินเทอร์รัพจะถูกยกเลิก และอินเทอร์รัพ Level 7 (IRQ7) ก็จะถูกสร้างขึ้นโดยอัตโนมัติ ไม่ว่าการขออินเทอร์รัพที่ถูกยกเลิกนั้นจะเป็นการขออินเทอร์รัพใน Level หรือ ขาใด

แต่อย่างไรก็ตามสัญญาณ INTA นี้จะไม่ถูกต่อออกมาที่ขาของสลิตด้วยดังนั้นโปรแกรมเมอร์จำเป็นต้องทราบถึงสัญญาณนี้เพื่อใช้ในการเขียนโปรแกรมให้ทำงานได้อย่างถูกต้อง
แม้ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอมที่ทำการตอบสนองต่อการขออิเทอร์รัฟท์ (interrupt service routine) จะต้องทำการรีเซตสัญญาณ IRQ เอง โดยใช้คำสั่ง OUT ไปยังพอร์ท I/O ที่เกี่ยวข้อง

IOR (I/O Read ; ขา B14) :

ขาสัญญาณนี้เป็นเอาต์พุตแอกทิฟที่ลอคจิก 0 ที่สร้างขึ้นโดย 8288 Bus Controller เพื่อใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นนี้ เป็นบัสไซเคิลของการอ่านข้อมูลจากพอร์ท I/O เพื่อให้ พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัสข้อมูลก่อนขอบขาคืนของสัญญาณ IOR ประมาณ 30 nanosec เพื่อให้มั่นใจได้ว่า 8088 สามารถรับข้อมูลได้ถูกต้อง สำหรับในขบวนการ DMA 8237A-5 DMA Controller จะทำการสร้างสัญญาณ IOR เองโดยที่ค่าแอดเดรสที่อยู่บนบัสแอดเดรสจะเป็นค่าแอดเดรสของหน่วยความจำ (แทนที่จะเป็นแอดเดรสของพอร์ท I/O) ที่พอร์ท I/O ที่ขอ DMA ต้องการจะนำข้อมูลไปเก็บ การที่พอร์ทใดจะส่งข้อมูลออกมาบนบัสข้อมูลนั้น จะอาศัยสัญญาณ DACK จาก DMA Controller เป็นตัวกำหนดเช่นกรณีที่สัญญาณ DACK1 แอกทิฟก็จะแสดงว่าพอร์ท I/O ที่จะต้องส่งข้อมูลออกมาบนบัสข้อมูลก็คือพอร์ท I/O ที่ขอ DMA ผ่านทางแชนแนลที่ 1 (DRQ1) เป็นต้น

IOW (I/O Write ; ขา B13) :

ขาสัญญาณนี้เป็นเอาต์พุตแอกทิฟที่ลอคจิก 0 ซึ่ง 8288 Bus Controller เพื่อใช้แสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการเขียนข้อมูลลงบนพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้น รับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ อย่างไรก็ตามเนื่องจากในช่วงเวลาที่สัญญาณ IOW นี้แอกทิฟ (ลอคจิก 0) นั้นข้อมูลบนบัสข้อมูลอาจจะยังไม่สมบูรณ์ ดังนั้นในการออกแบบจึงควรให้ขอบขาคืนของสัญญาณ IOW แทนขอบขาลงในการทำให้พอร์ท I/O ที่เกี่ยวข้องรับข้อมูลไปเก็บไว้ เพื่อให้ข้อมูลบนบัสข้อมูลสมบูรณ์เสียก่อนสำหรับในขบวนการ DMA นั้น DMA-Controller จะทำการสร้างสัญญาณ IOW เอง โดยที่ค่าแอดเดรสที่อยู่บนบัสแอดเดรสจะเป็นค่าแอดเดรสของหน่วยความจำที่พอร์ท I/O ที่ขอ DMA ต้องการจะอ่านข้อมูล

MEMW (Memory Write ; B11) :

ขานี้เป็นเอาต์พุตแอกทิฟที่ลอคจิก 0 ซึ่ง 8288 Bus Controller สร้างขึ้นในระหว่างบัสไซเคิลในการเขียนข้อมูลลงในหน่วยความจำของ 8088 สัญญาณ MEMW นี้จะถูกส่งออกมา เพื่อให้หน่วยความจำที่แอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการรับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ โดยทั่วไปหน่วยความจำจะรับข้อมูลในช่วงขอบขาคืนของสัญญาณ MEMW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับในระหว่างขบวนการ DMA นั้น 8237A-5 DMA-Controller จะทำการควบคุมบัสต่าง ๆ ของระบบแทน 8088 และสัญญาณ MEMW จะถูกใช้ในบัสไซเคิลของการเขียนข้อมูลลงในหน่วยความจำ (ข้อมูลถูกส่งจากอุปกรณ์ I/O ไปให้กับหน่วยความจำ)

MEMR (memory read ; ขา B12) :

ขานี้เป็นเอาต์พุตจาก 8288 ซึ่งสัญญาณนี้จะแยกที่ฟ (ลอคจิก 0) ในระหว่างบัสไซเคิลของการอ่านข้อมูลจากหน่วยความจำของ 8088 เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการส่งข้อมูลออกมาบนบัสข้อมูล โดยหน่วยความจำนั้นจะต้องส่งข้อมูลออกมาในช่วงเวลา 30 nanosec ก่อนที่สัญญาณ MEMW จะกลับเป็นลอคจิก 1 ทั้งนี้ก็เพื่อให้ 8088 ได้รับข้อมูลที่ถูกต้อง

สำหรับในระหว่างขบวนการ DMA นั้น DMA-Controller จะควบคุมบัสต่าง ๆ ของระบบแทน 8088 และสัญญาณ MEMR จะถูกใช้ในบัสไซเคิลของการข้อมูลจากหน่วยความจำ (ข้อมูลถูกส่งจากหน่วยความจำไปให้กับอุปกรณ์ I/O)

DRQ1-DRQ3 (DMA Request 1-3 ; ขา B18, B6 และขา B16) :

ขาสัญญาณทั้ง 3 นี้เป็นสัญญาณอินพุตแยกที่ฟลอคจิก 1 ซึ่งอุปกรณ์ภายนอกสามารถใช้ในการขอ DMA จากระบบโดยการบ่อนระดับสัญญาณลอคจิก 1 ให้กับขา DRQ ขาใดขาหนึ่ง (ขา DRQ ทั้ง 3 นี้จะต่อเข้ากับ DRQ1-DRQ3 ของ 8237A-5)

เมื่อ 8237A-5 ได้รับสัญญาณนี้แล้วก็จะตรวจสอบว่ามีการขอ DMA ในแชนแนลที่มีลำดับความสำคัญสูงกว่าหรือไม่ ถ้าไม่มีก็จะทำการขอ DMA จาก 8088 และการตอบรับการขอ DMA จากอุปกรณ์ภายนอก (สัญญาณ DACK ของแชนแนลที่ขอ DMA จะแยกที่ฟ) แต่ถ้ามี 8237A-5 ก็จะทำการขอ DMA ให้กับแชนแนลที่มีลำดับความสำคัญสูงสุดมาก่อนแล้วจึงทำการขอ DMA ให้กับแชนแนลที่มีความสำคัญต่ำกว่า ภายใน ROM BIOS ของเครื่อง จะโปรแกรม 8237A-5 ให้ DRQ1 มีความสำคัญสูงสุดและ DRQ3 มีลำดับความสำคัญต่ำสุด ดังนั้นถ้ามีการขอ DMA ของอุปกรณ์ภายนอกผ่านทางแชนแนลที่ 1 (DRQ1) และ แชนแนลที่ 2 (DRQ2) 8237A-5 ก็จะทำการขอ DMA ให้กับแชนแนลที่ 1 ก่อน จากนั้นเมื่อเสร็จขบวนการ DMA ของแชนแนลที่ 1 แล้ว จึงจะทำการขอ DMA ให้กับแชนแนลที่ 2

อย่างไรก็ตาม 8237A-5 ยังมีแชนแนลสำหรับการขอ DMA อยู่อีก 1 แชนแนลคือแชนแนลที่ 0 (DRQ0) ซึ่งในความเป็นจริงแล้วแชนแนลนี้จะมีลำดับความสำคัญที่สูงกว่าแชนแนลที่ 1 แต่จะไม่ถูกต่อออกมายังขาของ สล็อต เนื่องจาก IBM/PC จะใช้แชนแนลที่ 0 นี้ในการรีเฟรชหน่วยความจำที่เป็น Dynamic RAM



ในการขอ DMA นั้นสัญญาณ DRQ จะเกิดขึ้นที่พอยต์ในช่วงระยะเวลาหนึ่งเท่านั้นถ้า สัญญาณนี้ แอคทีฟอยู่นานเกินไป จะทำให้เกิดขบวนการ DMA ขึ้นมากกว่า 1 ขบวนการได้สำหรับวงจรที่ขอ DMA โดยทั่วไปแล้วจะใช้สัญญาณการตอบรับการขอ DMA หรือ สัญญาณ DACK ของแชนแนลที่ขอ DMA นั้นในการรีเซ็ตสัญญาณ DRQ เช่นอุปกรณ์ที่ขอ DMA ผ่านทางแชนแนลที่ 1 ก็จะต้องตรวจสอบการตอบรับการขอ DMA จากสัญญาณ DACK ของแชนแนลที่ 1 เมื่อได้รับสัญญาณจาก DACK เมื่อได้รับสัญญาณจาก DACK1 แล้ว ก็จะรีเซ็ตสัญญาณ DRQ1 (เปลี่ยนจาก ลอจิก 1 เป็น 0)

DACK0-DACK3 (DMA Acknowledge 0-3; ขา B19,B17,B26 และ B15) :

สัญญาณทั้ง 4 นี้เป็นเอาต์พุตแอคทีฟที่ลอจิก 0 ซึ่ง 8237A-5 สร้างขึ้นเพื่อแสดงให้วงจรภายนอกที่ขอ DMA ทราบว่าการขอ DMA นั้นได้รับการตอบสนองแล้วและ 8237A-5 จะเข้าสู่ขบวนการ DMA เพื่อให้การส่งผ่านข้อมูลระหว่างอุปกรณ์ I/O ที่ขอ DMA กับหน่วยความจำเกิดขึ้นได้โดยตรง คือไม่ต้องผ่าน 8088 โดยสัญญาณ DACK นี้จะแอคทีฟในแชนแนลใด ก็ขึ้นอยู่กับว่าขบวนการ DMA ที่จะเกิดขึ้นนั้นเป็นการตอบสนองต่อการขอ DMA ในแชนแนลใด เช่นถ้าขบวนการ DMA ในแชนแนลที่ 2 (DRQ2) สัญญาณ DACK2 ก็แอคทีฟเป็นต้น

ดังที่ได้กล่าวแล้วว่าสัญญาณ DRQ0 นั้น จะไม่ถูกต่อออกมาขั้วขาของสล๊อต ดังนั้น วงจรอินเทอร์เฟสจึงไม่สามารถจะขอ DMA ผ่านทางแชนแนล 0 ได้ แต่สัญญาณ DACK0 จะถูกต่อออกมาขั้วสล๊อตด้วย (ขา B 19) ทั้งนี้ก็เพื่อที่จะแสดงให้วงจรอินเทอร์เฟสต่าง ๆ ทราบว่า ขบวนการ DMA ที่เกิดขึ้นในช่วงเวลาที่ DACK0 แอคทีฟนั้นเป็นขบวนการที่ใช้สำหรับการรีเฟรช หน่วยความจำที่เป็น DYNAMIC RAM ซึ่งวงจรอินเทอร์เฟสที่ใช้หน่วยความจำประเภทนี้ สามารถจะนำไปใช้ในการรีเฟรช DYNAMIC RAM ที่อยู่ในวงจรได้

โดยที่การรีเฟรชหน่วยความจำนั้นจะเกิดขึ้นในทุก ๆ 15.12 usec. หรือทุก ๆ 72 คล็อก ดังนั้นสัญญาณ DACK0 นี้ก็จะแอคทีฟในทุก ๆ 15.12 usec ด้วย

AEN (Address Enable ; ขา A 11)

สัญญาณนี้เป็นเอาต์พุตที่ใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นในช่วงเวลาที่สัญญาณ AEN แอคทีฟ (ลอจิก "1") นั้น เป็นบัสไซเคิลของขบวนการ DMA

สำหรับบนเมนบอร์ดของ IBM/PC นั้น จะใช้สัญญาณนี้ในการดิสเอเบิล (Disable) 8288 Bus Controller และจะใช้ดิสเอเบิลพอร์ต I/O ต่าง ๆ ที่ไม่เกี่ยวข้องกับขบวนการ DMA ที่เกิดขึ้นนี้ ที่จำเป็นต้องทำเช่นนี้ก็เพราะในระหว่างขบวนการ DMA นั้น 8237A-5 จะส่งแอดเดรสของหน่วยความจำออกมาบนบัสแอดเดรส และจะทำให้สัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

I/O หรือ IOW แอคทีฟด้วย ดังนั้นถ้าไม่ทำการดีสเอเบิลพอร์ต I/O ที่ไม่เกี่ยวข้องไว้ ก็อาจจะทำให้พอร์ต I/O ที่มีแอกเตอเรสตรงกับค่าแอกเตอเรสบนบัสแอกเตอเรส (ซึ่งเป็นแอกเตอเรสของหน่วยความจำ) นั้น ทำการอ่านหรือส่งข้อมูลออกมาบนบัสข้อมูลทำให้เกิดความผิดพลาดขึ้นได้

T/C (Terminal Count; ขา B27) :

สัญญาณนี้ถูกสร้างขึ้นจากการนำเอาสัญญาณเอาต์พุตที่ขา EOP ของ 8237A-5 มากลับลอจิก (โดยใช้เกท Inverter) ทำให้สัญญาณ T/C นี้แอกทีฟที่ลอจิก "1"

สำหรับสัญญาณนี้จะแอกทีฟเมื่อจำนวนไบต์ในการส่งผ่านข้อมูลของขบวนการ DMA ในแชนแนลใดแชนแนลหนึ่ง ครบตามจำนวนที่กำหนดไว้ (ดูรายละเอียดในบทที่ 7 "การจัด DMA ของระบบ") โดยทั่วไปแล้วสัญญาณที่จะถูกใช้ในการสิ้นสุดขบวนการ DMA ที่ทำการส่งผ่านข้อมูลเป็นบล็อก เนื่องจากสัญญาณนี้จะแอกทีฟโดยไม่แสดงว่าเป็นสัญญาณของแชนแนลใด ดังนั้นจึงต้องทำการนำสัญญาณ T/C นี้ผ่านเกท Inverter แล้วนำไป OR กับสัญญาณ DACK เพื่อให้สามารถทราบได้ว่า สัญญาณ T/C ที่เกิดขึ้นนั้นเป็นสัญญาณของแชนแนลใด สำหรับในแชนแนลที่ 0 นั้นสัญญาณ T/C จะแอกทีฟในช่วงเวลาที่คงที่คือ ทุก ๆ 990.804 millisecc. ซึ่งก็คือช่วงเวลาที่ใช้ในการรีเฟรชหน่วยความจำขนาด 64 Kbyte นั้นเอง

บัสของแหล่งจ่ายไฟของระบบ

+5Vdc (ขา B3 และ B29) :

ขาทั้งสองนี้ต่อกับแหล่งจ่ายไฟ DC +5V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) + 5% คืออยู่ในช่วง +4.75 ถึง +5.25 Vdc

+12Vdc (ขา B9) :

ขานี้จะต่อกับแหล่งจ่ายไฟ DC +12V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) + 5% คืออยู่ในช่วง +11.4 ถึง +12.6 Vdc

-5Vdc (ขา B5) :

ขานี้จะต่อกับแหล่งจ่ายไฟ DC -5V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) + 10% คืออยู่ในช่วง -5.5 ถึง -4.5 Vdc

-12Vdc (ขา B7) :

ขานี้จะต่อกับแหล่งจ่ายไฟ DC -12V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) + 10% คืออยู่ในช่วง -13.2 ถึง -10.8 Vdc

GND (ขา B1, B10 และ B31) :

ขาทั้งสามนี้จะต่อเข้ากับกราวด์ (Ground) ของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การจัดสัญญาณบนสล็อตของ IBM PC/XT

สำหรับใน IBM PC/XT นั้นจะมีสล็อตสำหรับเชื่อมต่อกับวงจรรายนอกได้มากขึ้น คือ ใน IBM PC/AT จะทำการเพิ่มจำนวนสล็อตบนเมนบอร์ดขึ้นเป็น 8 สล็อต จากเดิมที่มีอยู่เพียง 5 สล็อตบน IBM PC โดยการจัดสัญญาณต่าง ๆ ในทั้ง 8 สล็อตจะยังคงเหมือนกับใน IBM PC เพียงแต่สัญญาณต่าง ๆ ที่จะถูกส่งออกมาข้างของสล็อตที่ 8 นั้น จะถูกต่อผ่านวงจรถับกระแส (Buffer) ก่อน และในสล็อตที่ 8 นี้ขา B8 จะถูกใช้งานด้วย โดยจะถูกใช้เป็นขา CARD SLCTD (หรือ Card Selected) ซึ่งขาสัญญาณนี้จะเป็นสัญญาณอินพุตจากวงจรรายนอกที่เสียบอยู่บนสล็อตที่ 8 เพื่อให้วงจรมเมนบอร์ดทราบว่าการ์ดที่อยู่บนสล็อตนี้ถูกเลือกใช้งานอยู่ ซึ่งจะทำให้ Driver บนเมนบอร์ดทำการอ่านหรือส่งข้อมูลไปยังสล็อตที่ 8



บทที่ 2

การจัดแอดเดรสสำหรับ I/O

การจัดแอดเดรสสำหรับหน่วยความจำและพอร์ต I/O ต่าง ๆ ภายใน IBM/PC ซึ่งจะแสดงถึงแอดเดรสต่าง ๆ ที่ถูกใช้งานโดยพอร์ต I/O (Input/Output Port) และหน่วยความจำ นอกจากนี้จะได้กล่าวถึงเทคนิคการตีโค้ด (Decode) แอดเดรสในรูปแบบต่าง ๆ ด้วย

2.1 การจัดแอดเดรสสำหรับพอร์ต I/O ใน IBM/PC

ในหัวข้อนี้จะกล่าวถึงวิธีการอ้างและใช้งานแอดเดรสต่าง ๆ ของพอร์ต I/O ที่ใช้งานอยู่ใน IBM/PC

2.2 การอ้างแอดเดรสของพอร์ต I/O

ในการควบคุมและตรวจสอบสถานะการทำงานรวมทั้งการอ่านข้อมูลจากอุปกรณ์ที่เป็นชิพ-สัฟพอร์ตหรือคาร์ดต่าง ๆ ที่ใช้ในระบบของ IBM/PC นั้น จะกระทำโดยผ่านทางพอร์ต I/O ของระบบ ดังนั้นในการที่จะใช้งานหรือควบคุมการทำงานของอุปกรณ์เหล่านี้ จึงจำเป็นต้องศึกษาถึงวิธีการควบคุมพอร์ต I/O ต่าง ๆ ของระบบด้วย และเนื่องจากการควบคุมหรือติดต่อกับพอร์ตเหล่านี้ต้องกระทำโดยการอ้างถึงแอดเดรสของพอร์ต I/O เหล่านี้โดยตรง เราจึงจำเป็นต้องศึกษาถึงหลักการอ้างแอดเดรสของ 8088 ใน IBM/PC ด้วย

สำหรับแอดเดรสของพอร์ต I/O ต่าง ๆ นั้น จะเป็นแอดเดรสที่ถูกสร้างขึ้นโดย 8088 ซึ่งแอดเดรสเหล่านี้เป็นแอดเดรสที่จัดไว้สำหรับพอร์ต I/O โดยเฉพาะคือแยกจากแอดเดรสของหน่วยความจำ โดยเด็ดขาด ส่วนการส่งข้อมูลให้กับพอร์ต เหล่านี้จะได้โดยการใช้คำสั่ง OUT ของ 8088 ส่งข้อมูลนั้นไปยังแอดเดรสของพอร์ตที่ต้องการ และ สำหรับการตรวจสอบหรือการอ่านข้อมูลจากพอร์ต ก็จะได้โดยการใช้คำสั่ง IN ของ 8088 อ่านข้อมูลจากแอดเดรสของพอร์ตที่ต้องการเช่นกัน

ภายในไมโครโปรเซสเซอร์เบอร์ 8088 นี้จะมีแอดเดรสสำหรับใช้กับพอร์ต I/O อยู่ทั้งสิ้น 65,536 หรือ 64K แอดเดรส (ในขณะที่มีแอดเดรสสำหรับหน่วยความจำอยู่ 1 Mbyte) ซึ่งทำให้การอ้างแอดเดรสของพอร์ต I/O ที่ทำงานร่วมกับ 8088 นั้น ต้องใช้จำนวนเส้นแอดเดรสในบัสแอดเดรสทั้งสิ้น 16 เส้น คือ A0-A15 แต่สำหรับใน IBM/PC นี้ถูกออกแบบมาให้ใช้เส้นแอดเดรสเฉพาะ 10 เส้นล่าง คือ A0-A9 เท่านั้น ดังนั้น ในการอ้างอิงถึงแอดเดรสของพอร์ตของอุปกรณ์หรือชิพสัฟพอร์ตใด ๆ ที่ใช้ร่วมกับ IBM/PC จึงใช้จำนวนเส้นแอดเดรสเพียง 10 เส้นด้วย โดยเส้นแอดเดรสที่เหลือคือ A10-A15 นั้น จะไม่ถูกนำไปใช้งาน อย่างไรก็ตามถึงแม้ว่าเส้นแอดเดรส A10-A15 นี้จะไม่ถูกนำไปใช้งาน แต่ค่าแอดเดรสเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บนเส้นแอดเดรสเหล่านี้ยังคงเปลี่ยนแปลงตามค่าแอดเดรสของพอร์ทที่กำหนดไว้ในคำสั่ง OUT หรือ IN อยู่ด้วย เพียงแต่ไม่ได้ถูกนำมาตีได้ร่วมกับแอดเดรส 0010H นั้นจะให้ผลเหมือนกับการส่งข้อมูลไปยังพอร์ทที่ตรงกับแอดเดรส 0410H, 0810, 0C10H ทั้งนี้เนื่องจากแอดเดรส 6 บิตบนไม่ได้ถูกใช้งาน จึงทำให้การเปลี่ยนแปลงค่าแอดเดรสบนเส้นแอดเดรส A10-A15 นั้นไม่ทำให้เกิดความแตกต่างใด ๆ ขึ้น


เนื่องจากใน IBM/PC ได้ใช้งานเส้นแอดเดรสเพียง 10 เส้น (คือ A0-A9) ดังนั้นจึงสามารถที่จะอ้างแอดเดรสของพอร์ทได้สูงสุดเพียง 1024 พอร์ท (จากจำนวน 64 K พอร์ท) เท่านั้น นอกจากนี้ในกรณีที่เป็นกรอ่านข้อมูลจากพอร์ทของ IBM/PC ข้อมูลในบิต A9 จะถูกจัดให้มีหน้าที่ในการแบ่งพอร์ททั้ง 1024 พอร์ทออกเป็น 2 ส่วน (ส่วนละ 512 พอร์ท) อีกด้วย กล่าวคือถ้าข้อมูลในบิต A9 เป็น "0" แล้วเราจะทำการอ่านข้อมูลได้เฉพาะจากพอร์ทของอุปกรณ์ข้อมูลหรือชิพพอร์ทต่าง ๆ ที่อยู่บนเมนบอร์ดของ IBM/PC เช่น 8253-5, 8237-5 หรือ 8259A เท่านั้น แต่ถ้าข้อมูลในบิต A9 นี้เป็น "1" ก็จะทำให้การอ่านข้อมูลได้เฉพาะจากพอร์ทที่อยู่บนการ์ดต่าง ๆ เท่านั้น

จากที่กล่าวมานั้น จะสรุปได้ว่าพอร์ทบน IBM/PC ทั้ง 1024 พอร์ทถูกแบ่งออกเป็น 2 กลุ่ม โดยที่กลุ่มแรกเป็นกลุ่มของพอร์ทที่อยู่บนเมนบอร์ด และกลุ่มที่สองเป็นกลุ่มที่จัดเตรียมไว้สำหรับพอร์ทที่อยู่บนการ์ดต่าง ๆ

สำหรับในกรณีของการส่งข้อมูลให้กับพอร์ททั้ง 1024 พอร์ท เราสามารถที่จะเลือกส่งไปยังพอร์ทใด ๆ ใน IBM/PC ได้ ดังนั้นการเลือกแอดเดรสสำหรับพอร์ทที่อยู่บนการ์ดจึงสามารถทำได้โดยสะดวก แต่อย่างไรก็ตามสิ่งหนึ่งที่จะต้องคำนึงถึงก็คือถ้าแอดเดรสที่เราเลือกให้กับพอร์ทที่ตรงกับค่าแอดเดรสเดิมที่มีอยู่บนเมนบอร์ดแล้ว เมื่อเราทำการส่งข้อมูลให้กับพอร์ทที่อยู่ในตำแหน่งแอดเดรสนี้ ก็จะเท่ากับเป็นการส่งข้อมูลให้กับทั้งพอร์ทที่อยู่บนเมนบอร์ด และพอร์ทที่อยู่บนการ์ดด้วย ซึ่งในกรณีเช่นนี้อาจจะก่อให้เกิดความผิดพลาดขึ้นได้เช่นกัน ดังนั้นในการกำหนดค่าแอดเดรสให้กับพอร์ทที่ถูกสร้างขึ้นบนการ์ดต่าง ๆ จึงควรจะใช้ค่าแอดเดรสที่แอดเดรสบิต A9 มีค่าเป็น "1" คือแอดเดรส OFF00H จนถึง OFFFFH เท่านั้น (แอดเดรสบิต A10-A15 ไม่ถูกใช้ในการตีได้ แต่เพื่อความสะดวกจึงกำหนดให้มีค่าเป็น "1" ในฐานะสองทั้งหมด แต่ในการใช้งานจริงอาจเปลี่ยนให้แอดเดรส A10-A15 แต่ละบิตมีค่าเป็น "1" หรือ "0" ก็ได้)

สำหรับรูปที่ 2-1 นี้จะแสดงถึงการใช้งานแอดเดรสบิตต่าง ๆ ในการอ้างแอดเดรสของพอร์ทใน IBM/PC


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2-1 การใช้แอดเดรสบิตต่าง ๆ ในการอ้างแอดเดรสของพอร์ตใน IBM/PC

2.3 การใช้งานแอดเดรสสำหรับพอร์ต I/O ใน IBM/PC

จากที่ได้กล่าวไว้ในหัวข้อที่ผ่านมา นั้น พอร์ต I/O ทั้ง 1024 พอร์ตใน IBM/PC จะถูกแบ่งออกเป็น 2 กลุ่ม ๆ ละ 512 พอร์ต สำหรับในหัวข้อนี้จะกล่าวถึงการใช้งานพอร์ตต่าง ๆ เหล่านี้ โดยจะแบ่งออกเป็น 2 กลุ่มตามที่ได้อธิบายไว้ในหัวข้อที่ผ่านมาดังนี้




รูป 2-2 การใช้งานแอดเดรสของพอร์ตบน IBM/PC

1. ในกลุ่มแรกนี้เป็นกลุ่มของพอร์ต I/O ที่อยู่บนเมนบอร์ดของ IBM/PC ซึ่งจะมีแอดเดรสอยู่ในตำแหน่ง 0000H จนถึง 01FFFH (ขอให้ระลึกอยู่เสมอว่า A10-A15 นั้นไม่ถูกใช้งาน) หรือ แอดเดรสที่มีบิต A9 เป็น "0" นั่นเอง

สำหรับแอดเดรสของพอร์ต I/O ในกลุ่มนี้จะถูกใช้ในการอ้างแอดเดรสของชิพพอร์ต เอกสารนี้เป็นเอกสารที่สแกนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ อุปกรณ์ที่เป็น I/O ต่าง ๆ บนเมนบอร์ดของ IBM/PC เช่น แอดเดรส 0000H จนถึง 000FH จะถูกใช้เป็นแอดเดรสสำหรับ 8237-5 DMA Controller เป็นต้น ในรูปที่ 9-3 จะแสดงถึงการใช้งานแอดเดรสต่าง ๆ ตั้งแต่ 0000H จนถึง 01FFH ในการอ้างแอดเดรสของ พอร์ต I/O และอุปกรณ์ต่าง ๆ ที่ทำหน้าที่เป็น I/O บนเมนบอร์ดของ IBM/PC




รูปที่ 2-3 การใช้งานแอดเดรสต่าง ๆ สำหรับพอร์ต I/O ของ IBM/PC

จากรูปข้างต้นจะเห็นว่าแอดเดรส 00C0H จนถึงแอดเดรส 01FFH นั้นไม่ได้ถูกใช้งานบนเมนบอร์ดของ IBM/PC ดังนั้นในกรณีนี้เราก็สามารถที่จะใช้งานแอดเดรสต่าง ๆ เหล่านี้ได้ แต่อย่างไรก็ตามแอดเดรสเหล่านี้ยังคงถูกตีได้ตีให้เป็นแอดเดรสที่ใช้ในการอ่านข้อมูลจากพอร์ต I/O บนเมนบอร์ดเท่านั้น ดังนั้นการใช้ค่าแอดเดรส 00C0H-01FFh กับพอร์ต I/O บนการ์ดหรือวงจรรีโมทที่เรากำลังสร้างขึ้นนั้น ต้องเป็นพอร์ตเอาต์พุตเพียงชนิดเดียวเท่านั้น กล่าวคือ จะทำการอ่านข้อมูลจากพอร์ต I/O (ที่ไม่ได้อยู่บนเมนบอร์ด) ที่มีค่าแอดเดรสอยู่ในช่วง 00C0H-01FFH ไม่ได้

2. ในกลุ่มที่สองนี้ จะเป็นกลุ่มของพอร์ต I/O ที่ถูกใช้งานอยู่บนการ์ดที่ใช้เสียบบนสล๊อตต่าง ๆ ของ IBM/PC สำหรับแอดเดรสของพอร์ตเหล่านี้จะเริ่มต้นจากแอดเดรส 0200H จนถึง 03FFH ซึ่งก็คือแอดเดรสที่มีบิต A9 เป็น "1" นั่นเอง สำหรับการใช้งานแอดเดรสของพอร์ต I/O ในกลุ่มนี้จะแสดงได้ดั่งรูป 2-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลุ่มของแอดเดรสของพอร์ต I/O ซึ่งวิธีนี้เป็นการกำหนดจำนวนของแอดเดรสที่เราต้องใช้ จากนั้นจึงทำการเลือกบัสของแอดเดรสที่ยังไม่ถูกใช้งานโดยคาร์ดหรือวงจรมินิเทอร์เฟสอื่น ๆ (บัสของแอดเดรสที่เลือกต้องมีจำนวนแอดเดรสเพียงพอกับจำนวนแอดเดรสที่เราต้องการใช้งาน) แล้วจึงออกแบบวงจรที่ทำการตีโค้ดแอดเดรสที่เราต้องการ สำหรับตัวอย่างวงจรถ่ายที่ใช้ในการตีโค้ดแอดเดรสในแบบนี้จะแสดงได้ดังรูป 2-5



รูปที่ 2-5 ตัวอย่างวงจรถ่ายตีโค้ดแอดเดรสแบบ Fixed

จากรูปจะเห็นได้ว่า วงจรที่ใช้เป็นวงจรถ่ายตีโค้ดแอดเดรสได้ 8 กลุ่ม โดยแต่ละกลุ่มจะมีจำนวนแอดเดรส 4 แอดเดรส ซึ่งแอดเดรสทั้ง 8 กลุ่มจะแสดงได้ดังตารางข้างล่าง

กลุ่ม	แอดเดรส
0 (Y0)	02F0H-02F3H
1 (Y1)	02F4H-02F7H
2 (Y2)	02F8H-02FBH
3 (Y3)	02FCH-02FFH
4 (Y4)	03F0H-03F3H
5 (Y5)	03F4H-03F7H
6 (Y6)	03F8H-03FBH
7 (Y7)	03FCH-03FFH

สำหรับในตัวอย่างนี้จะเลือกใช้การตีได้แอดเดรสในกลุ่ม 0 (เริ่มจากแอดเดรส 02F0H จนถึง 02F3H) คือใช้สัญญาณเกาท์พุท (สัญญาณ GROUPSELECT) จากขา Y0 (ขา 15) ของ 74LS138 ไปทำการ OR กับสัญญาณ IOR และ IOW เพื่อสร้างเป็นสัญญาณอินาเบิล วงจรตีได้ (74LS139) แอดเดรสอีก 4 แอดเดรส ซึ่งแบ่งเป็น 2 ชุดคือ ชุดที่เป็น WRITE REG ซึ่งจะแอดทิฟ (ลอจิก "0") เมื่อ CPU ต้องการจะส่งข้อมูลให้กับวงจรรายนอก (สัญญาณ IOW แอดทิฟ) และชุดที่เป็น READ REG ซึ่งจะแอดทิฟเมื่อ CPU ต้องการจะอ่านข้อมูลจากวงจรรายนอก (สัญญาณ IOR แอดทิฟ) สัญญาณ WRITE REG และ READ REG นี้โดยทั่วไปจะนำไปเป็นสัญญาณสโตรบ (Strobe) ให้กับวงจรรายนอกที่เกี่ยวข้อง เพื่อให้สามารถส่งหรือรับข้อมูลจาก CPU ได้ในช่วงเวลาที่เหมาะสม นอกจากนี้สัญญาณ GROUPSELECT ยังถูกนำไปใช้ในการอินาเบิลบัฟเฟอร์ 74LS245 ด้วย เพื่อให้ CPU สามารถส่งหรือรับข้อมูลจากอุปกรณ์ภายนอกได้เมื่อแอดเดรสในกลุ่มนี้ถูกเลือก สำหรับทิศทางของข้อมูลจะถูกควบคุมโดยสัญญาณ IOR ส่วนสัญญาณ AEN จะถูกนำมาใช้ในการติสเอเบิลวงจรถีได้โดยถ้าสัญญาณ AEN เป็น "1" ซึ่งเป็นช่วงเวลาของขบวนการ DMA นั้น 74LS138 จะถูกติสเอเบิลทันที ทั้งนี้ก็เพื่อป้องกันความผิดพลาดที่อาจเกิดขึ้น เนื่องจากการตีได้แอดเดรสของพอร์ตในระหว่างขบวนการ DMA นั้นเอง (ในระหว่างนี้แอดเดรสบนบัสแอดเดรสจะเป็นแอดเดรสของหน่วยความจำ คือสัญญาณ MENW หรือ MEMR จะแอดทิฟ แต่ในขณะที่สัญญาณ IOR หรือ IOW ก็แอดทิฟด้วย ดังนั้นถ้าไมติสเอเบิลวงจรถีได้ไว้แล้ว อาจจะทำให้วงจรถีได้คิดว่าแอดเดรสบนบัสแอดเดรสเป็นแอดเดรสของพอร์ต I/O ก็ได้)

ในการตีได้แอดเดรสของพอร์ต I/O เราจะต้องคำนึงถึงช่วงเวลาของสัญญาณที่เกิดขึ้นในขบวนการอ่านหรือเขียนข้อมูลลงบนพอร์ต I/O ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1. ในช่วงเริ่มต้นของบัสไซเคิลที่เกี่ยวกับพอร์ท I/O นั้น ถ้าสัญญาณจากวงจรถิ ได้มีการหน่วงเวลา (Delay) มากเกินไป อาจจะทำให้สัญญาณตีโต้เกิดขึ้นหลังจากที่สัญญาณ IOR หรือ IOW แอคทีฟ และเนื่องจากค่าแอดเดรสบนบัสแอดเดเรสนั้นเปลี่ยนแปลงได้ตลอดเวลา ดังนั้นก่อนที่ค่าแอดเดรสที่ถูกต้องจะถูกส่งออกมาบนบัสแอดเดเรสนั้น วงจรถิโต้จะได้รับค่าแอดเดเรสอื่น ๆ อยู่ ซึ่งถ้าหากวงจรถิโต้มีการหน่วงเวลามากเกินไปแล้ว สัญญาณตีโต้แอดเดเรสที่ไม่ถูกต้องนี้อาจจะถูกหน่วงเวลาจนเกิดขึ้นในช่วงเวลาที่สัญญาณ IOR หรือ IOW เกิดขึ้นแล้วก็ได้ทำให้ข้อมูลบนบัสข้อมูลนั้นถูกส่งไปยังพอร์ทที่ไม่ถูกต้อง สำหรับใน IBM/PC จะถูกออกแบบให้การหน่วงเวลาในวงจรถิโต้มีค่าไม่เกิน 92 nanosec.

2. ในช่วงท้ายของบัสไซเคิลในการเขียนข้อมูลลงบนพอร์ท I/O นั้น ถ้าสัญญาณ IOW มีการหน่วงเวลาออกไป และวงจรถิโต้มีความเร็วในการทำงานสูงแล้ว อาจจะทำให้ข้อมูลในบัสไซเคิลนี้ถูกส่งให้กับพอร์ท I/O ที่มีแอดเดรสตรงกับค่าแอดเดเรสในบัสไซเคิลต่อไปก็ได้ สำหรับใน IBM/PC สัญญาณ IOW จะมีการหน่วงเวลาไปไม่เกิน 200 nanosec.

อย่างไรก็ตามช่วงเวลาที่ต้องสนใจมากอีกช่วงหนึ่ง ก็คือ ช่วงเวลาระหว่างขอบขาขึ้นของสัญญาณ IOW กับช่วงเวลาที่ข้อมูลที่ต้องการถูกส่งออกมาบนบัสข้อมูล ถ้าสัญญาณ IOW ถูกหน่วงเวลาไปเกินกว่า 120 nanosec. แล้ว อาจจะทำให้พอร์ท I/O ได้รับข้อมูลที่ไม่ถูกต้องก็ได้ และสำหรับสัญญาณ IOR นั้นถ้ามีการหน่วงเวลาเกิดขึ้นแล้ว ก็จะทำให้ความเร็วในการอ่านข้อมูลถูกลดลง

2.6 การตีโต้โดยใช้สวิตช์เลือก

การตีโต้ในแบบ Fixed ที่ได้กล่าวไว้ในหัวข้อที่ผ่านมานี้มีข้อเสียอยู่บางประการ คือ แอดเดเรสที่เราเลือกใช้งานไว้นั้นอาจจะซ้ำกับแอดเดเรสของคาร์ดอื่นที่เรานำมาเพิ่มเข้าไปในระบบในภายหลังก็ได้ ซึ่งกรณีเช่นนี้เราต้องแก้ไขวงจรเพื่อหลีกเลี่ยงไปใช้แอดเดเรสอื่นที่ยังว่างอยู่ และ ไม่ถูกใช้งานโดยคาร์ดที่จะเพิ่มเข้าไปใหม่ ซึ่งยุ่งยากและต้องเสียเวลามากขึ้น ปัญหาเช่นนี้เราสามารถแก้ไขได้โดยให้วงจรถิโต้ที่สามารถเปลี่ยนแปลงค่าแอดเดเรสได้ โดยเพียงแต่เปลี่ยนตำแหน่งของสวิตช์ (ในที่นี้คือ DIP Switch) ที่เห็นไว้ในวงจรเท่านั้น ดังรูปที่ 2-6



รูปที่ 2-6 ตัวอย่างวงจรที่ได้โดยใช้สวิทช์เลือก

จากรูปเป็นวงจรที่ทำการตีได้กลุ่มแอดเดรสขนาด 8 แอดเดรส ซึ่งการเลือกกลุ่มแอดเดรสที่จะทำการตีได้นี้จะทำได้โดยการเซ็ท DIP Switch ที่ขา Q0-Q5 ของ 74LS688

สำหรับหน้าที่ของ 74LS688 นี้จะทำการเปรียบเทียบค่าของอินพุต 2 ชุดที่ถูกส่งเข้ามาทางขา P0-P7 และขา Q0-Q7 ถ้าอินพุตทั้ง 2 ชุดนี้เท่ากันแล้ว เอาท์พุทที่ขา P=Q จะให้เอาท์พุทเป็นลอจิก "0" จากในวงจรขา P0-P6 ของ 74LS688 ต่อกับแอดเดรสบิต A3-A9 ในขณะที่ขา Q0-Q5 ต่อกับความต้านทานที่ทำหน้าที่เป็น Pull Up (รักษาระดับแรงดันให้เป็นลอจิก "1" ไว้ในกรณีที่ไม่มีอินพุตใด ๆ เข้ามา) และขา Q0-Q5 นี้จะต่อกับปลายข้างหนึ่งของ DIP Switch ด้วย ส่วนปลายอีกข้างหนึ่ง DIP Switch นั้นจะต่อลง Ground (ลอจิก "0") ไว้ ดังนั้นถ้าเราทำการ "ON" DIP Switch ที่ต่อกับขาใดขานั้นก็จะได้รับลอจิก "0" ในขณะที่ถ้า DIP Switch ที่ต่อกับขาใดถูก "OFF" ขานั้นก็จะได้รับลอจิก "1" และ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้

เนื่องจากอินพุทที่ขา P0-P5 (แอดเดรส A3-A9) ต้องเท่ากับอินพุทที่ขา Q0-Q5 ดังนั้นถ้าเราเปลี่ยนแปลงการเซ็ท DIP Switch เหล่านี้ก็จะทำให้แอดเดรสบิต A3-A5 ซึ่งต่อกับขา P0-P5 นั้นต้องเปลี่ยนแปลงตามไปด้วยจึงจะทำให้เอาต์พุทของ 74LS688 แอดทัฟได้ ทำให้เราสามารถเปลี่ยนค่าแอดเดรสที่ต้องการจะติได้ทำได้ง่ายกว่าวิธีการติได้แบบ Fixed สำหรับขา Q6 นั้นจะต่อกับลอจิก "1" (+5 V) และขา P6 ต่อกับแอดเดรสบิต A9 ในกรณีเช่นนี้จึงเท่ากับเป็นการบังคับให้แอดเดรสที่จะทำการติได้ได้นั้น จะต้องมีแอดเดรสบิต A9 เป็น "1" เท่านั้น ส่วนขา P7 จะต่อกับสัญญาณ AEN โดยมีขา Q7 ต่อกับลอจิก "0" การต่อในลักษณะนี้ก็เพื่อป้องกันไม่ให้ 74LS688 ทำการติได้ได้ในระหว่างขบวนการ DMA นั้นเอง เอาต์พุทจากขา P=Q ของ 74LS688 นี้ จะถูกนำไปใช้ในการอีนาเบล 74LS7-ค ซึ่งทำหน้าที่ในการติได้แอดเดรส 8 แอดเดรสของกลุ่มแอดเดรสที่เราเลือก (โดยใช้ DIP Switch ดังที่ได้กล่าวมาตอนต้น)

วงจรในลักษณะนี้เราสามารถจะนำไปใช้เป็นการติได้แบบ Fixed ได้โดยการนำเอา DIP Switch ออก จากนั้นถ้าอินพุทใดต้องการลอจิก "0" จึงจะใช้ตัวนำเชื่อมต่อระหว่างขั้วทั้งสองแทนการเซ็ท DIP Switch ให้ "ON" แต่ถ้าอินพุทใดต้องการลอจิก "1" ก็ปล่อยขั้วทั้งสองนั้นไว้

2.7 การติได้โดยใช้ PROM

การติได้ในแบบต่าง ๆ ที่กล่าวมาแล้วนั้น เป็นการติได้ในลักษณะที่แอดเดรสของพอร์ตต่าง ๆ อยู่รวมกันเป็นกลุ่ม แต่ในบางกรณีพอร์ตที่เราใช้งานนั้นมีแอดเดรสแยกกันอย่างเป็นอิสระ เช่นในการนำเอาหน้าที่การทำงานที่อยู่บนการ์ดต่าง ๆ มารวมไว้บนการ์ดเพียงการ์ดเดียว และมีความจำเป็นที่ต้องคงค่าแอดเดรสของพอร์ตเดิม (ที่อยู่บนการ์ดเดิม) ไว้ด้วย ทำให้ไม่สามารถใช้การติได้ในแบบต่าง ๆ ที่ผ่านมาได้ เนื่องจากการใช้วิธีการติได้ในแบบที่ผ่านมานั้นจะทำให้ต้องใช้อุปกรณ์ที่ทำการติได้ด้นนั้นมากเกินไป ในกรณีเช่นนี้เราจำเป็นต้องใช้การติได้อีกแบบหนึ่งซึ่งจะได้กล่าวถึงในหัวข้อนี้ คือการติได้โดยใช้ PROM (Programmable Read Only Memory) ดังในรูปที่ 2-7



รูปที่ 2-7 ตัวอย่างวงจรติได้โดยใช้ PROM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปข้างต้นเป็นวิธีการง่าย ๆ แบบหนึ่งในการตีโค้ดโดยใช้ PROM ซึ่งจะเห็นได้ว่าเราใช้เส้นแอดเดรส A0-A8 ของระบบต่อเข้ากับเส้นแอดเดรส A0-A8 ของ PROM และใช้บัสข้อมูลทั้ง 8 ของ PROM คือ Q1-Q8 เป็นเอาต์พุต สำหรับใช้เป็นสัญญาณตีโค้ดให้กับพอร์ทต่าง ๆ 8 พอร์ท อย่างไรก็ตามสัญญาณตีโค้ดทั้ง 8 เส้น คือ DECODE1-DECODE8 นี้ยังคงต้องนำไป OR กับสัญญาณ IOR หรือ IOW ก่อนที่จะนำไปอินาเบิลพอร์ทที่มีแอดเดรสตรงกับแอดเดรสที่บ่อนให้กับ PROM นั้น

จากที่ได้กล่าวมานั้นจะเห็นได้ว่าส่วนของวงจรถีโค้ดนั้น จะมี PROM เพียงตัวเดียวเท่านั้น ซึ่ง PROM ที่จะนำมาใช้งานนี้จะต้องถูกโปรแกรมมาก่อนแล้ว โดยข้อมูลที่โปรแกรมให้กับแอดเดรสต่าง ๆ ของ PROM นั้น จะต้องสัมพันธ์กับสัญญาณตีโค้ดที่เราต้องการ กล่าวคือเราจะต้องทราบเสียก่อนว่าค่าแอดเดรสของพอร์ททั้ง 8 ที่เราต้องการจะตีโค้ดนั้น มีค่าแอดเดรสใดบ้าง แล้วจึงกำหนดว่าพอร์ทใดจะใช้สัญญาณตีโค้ดเส้นใด จากนั้นจึงโปรแกรมข้อมูลให้กับ PROM โดยแอดเดรสใดที่ต้องการให้สัญญาณตีโค้ดใดแอดทิว (ในที่นี้จะกำหนดให้สัญญาณตีโค้ดแอดทิวที่ลอจิก 0) ก็กำหนดให้ข้อมูลในบิตที่ตรงกับสัญญาณตีโค้ดนั้นเป็น 0 เช่นถ้าเรากำหนดให้แอดเดรสของพอร์ทที่เราต้องการจะตีโค้ดเป็น 0393H และเลือกใช้สัญญาณ DECODE5 เราก็จะต้องทำการโปรแกรมให้แอดเดรส 0193H ของ PROM (เหตุที่แอดเดรสของ PROM เป็น 0193H แทนที่จะเป็นแอดเดรส 0193H เหมือนกับแอดเดรสของพอร์ท ก็เพราะแอดเดรสของ PROM มีเพียง 9 bit คือ A0-A8 เท่านั้นส่วนบิต A9 จะถูกต่อเข้ากับ PROM ในภายหลัง เพื่ออินาเบิล PROM เมื่อข้อมูลในบิต A9 นี้เป็น 1 เท่านั้น) มีข้อมูลในบิต Q5 (ถ้านับเริ่มจากบิต D0 ก็คือบิต D4) เป็น 0 ส่วนบิตอื่น ๆ นั้นมีค่าเป็น 1 ทั้งหมด ดังนั้นในการโปรแกรมแอดเดรส 0193H ของ PROM จึงต้องโปรแกรมด้วยข้อมูล 0EFH เป็นต้นสำหรับข้อมูลในแอดเดรสอื่น ๆ ที่นอกเหนือจากแอดเดรสทั้ง 8 ที่กำหนดแล้ว จะต้องโปรแกรมให้ข้อมูลทุกบิตเป็น 1 ทั้งหมด ซึ่งก็คือโปรแกรมด้วยข้อมูล 0FFH นั้นเอง

ตัวอย่างเช่น

ถ้าแอดเดรสของพอร์ททั้ง 8 ที่เราต้องการจะตีโค้ดเป็น 024A , 02B5 , 0317 0361 , 0382 , 03A8 , 034C และ 03DB ในฐานสิบหกตามลำดับ โดยกำหนดให้สัญญาณจากการตีโค้ดแอดเดรสเหล่านี้เป็นสัญญาณ DECODE1 จนถึง DECODE8 ตามลำดับแล้ว (เช่นสัญญาณจากการตีโค้ด 024AH ก็คือสัญญาณ DECODE1 และสัญญาณจากการตีโค้ด 02B5Hคือสัญญาณ DECODE2 เป็นต้น) เราจะต้องทำการโปรแกรม PROM ให้มีข้อมูลที่สัมพันธ์กับเอาต์พุตที่เราต้องการ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. แอดเดรสของพอร์ทเป็นแอดเดรสที่บิต A9 ถูกใช้งานร่วมกับ โคนในบิตนี้จะต้องมีข้อมูลเป็น 1 ในขณะที่แอดเดรสของ PROM จะมีเพียง 9 บิต คือ AO-AB เท่านั้น เราจึงจัดแอดเดรสของ PROM เมื่อเทียบกับแอดเดรสของพอร์ทดังนี้

แอดเดรสของพอร์ท (บิต A9 ถูกใช้งาน)	แอดเดรสของ PROM (เฉพาะบิต AO-AB)
024A	04A
02B5	0B5
0317	117
0361	161
0382	182
03A8	1A8
03C4	1C4
03D4	1DB

2. ข้อมูลที่จะโปรแกรมให้กับแอดเดรสทั้ง 8 ของ PROM จะต้องสัมพันธ์กับเอาต์พุตที่ต้องการ เช่น ถ้ามีการอ้างอิงถึงแอดเดรสของพอร์ท 02B5H แล้ว PROM จะต้องให้เอาต์พุตที่มีลอจิก "0" ที่ขา Q2 (DECODE2) ส่วนเอาต์พุตที่ขาอื่นต้องเป็น "1" ดังนั้นจึงต้องโปรแกรมให้แอดเดรส 00B5H แล้ว PROM มีข้อมูลเป็น 1111 1101 (ฐานสอง) หรือ OFDH เป็นต้น สำหรับแอดเดรสอื่น ๆ นอกเหนือจากแอดเดรสทั้ง 8 นี้แล้วจะต้องถูกโปรแกรมให้มีข้อมูลเป็น OFF (ฐานสิบหก) ทั้งหมด ดังนี้

อย่างไรก็ตามสิ่งสำคัญอีกสิ่งหนึ่งที่จะต้องคำนึงถึงเสมอเมื่อใช้วิธีการดีได้ดในแบบนี้ก็คือ PROM ที่ใช้นั้นจะต้องใช้เวลาในการทำงานน้อยกว่า 92 nanosec ด้วย

การเพิ่มจำนวนแอดเดรสของพอร์ทบน IBM/PC นั้นได้ออกแบบให้มีการอ้างแอดเดรสของพอร์ท (โดยวงจรรินเทอร์เฟสภายนอก ; ไม่รวมพอร์ทที่อ้างอิงโดยระบบบนเมนบอร์ดของ IBM/PC ก็ก 512 พอร์ท) ได้เพียง 512 พอร์ท จากจำนวนที่ 8088 สามารถอ้างได้สูงสุดถึง 64K พอร์ท และในจำนวน 512 พอร์ท ดังกล่าวนี้ได้ถูกใช้งานโดยอุปกรณ์หรือการ์ดต่าง ๆ ไปไม่น้อย ซึ่งอาจจะทำให้การออกแบบใช้งานวงจรรินเทอร์เฟสที่จำเป็นต้องใช้แอดเดรสของพอร์ทเป็นจำนวนมากขึ้นนั้นเกิดปัญหาขึ้นมาได้ ดังนั้นในหัวข้อนี้จะได้กล่าวถึงวิธีการง่าย ๆ ในการเพิ่มจำนวนแอดเดรสของพอร์ทต่าง ๆ บน IBM/PC

แอดเดรสของ PROM (ฐานสิบหก)	ข้อมูล (ฐานสิบหก)
000-049	OFF
04A	OFF
04B-0B4	OFF
0B5	OFF
0B6-116	OFF
117	OFF
118-160	OFF
161	OFF
162-181	OFF
182	OFF
183-1A7	OFF
1A8	OFF
1A9-1C3	OFF
1C4	OFF
1C5-1DA	OFF
1DB	OFF
1DC-1FF	OFF

เราได้ทราบมาแล้วว่า การออกแบบวิธีการดีได้อัดแอดเดรสของพอร์ตต่าง ๆ ใน IBM/PC นั้น จะใช้เส้นแอดเดรสเพียง 10 บิตคือ A0-A9 เท่านั้น จากจำนวนทั้งสิ้น 16 บิต (A0-A15) จะเห็นได้ว่ามีจำนวนเส้นแอดเดรสที่ไม่ได้ถูกใช้งานอยู่ถึง 6 บิตคือ A10-A15 ในหัวข้อนี้จึงจะกล่าวถึง วิธีการที่จะใช้งานเส้นแอดเดรสเหล่านี้ในการอ้างแอดเดรสของพอร์ตบนวงจรรินเทอร์เฟสที่เราออกแบบขึ้น

ในการที่จะใช้งานเส้นแอดเดรสเหล่านี้ เราจะต้องเริ่มต้นจากการตรวจสอบว่า แอดเดรสใดบ้างที่ถูกใช้งานโดยการ์ดหรือวงจรรินเทอร์เฟสอื่น ๆ ที่เราเพิ่มเข้าไปในระบบ จากนั้นจึงเรียกแอดเดรสที่ไม่ถูกใช้งานโดยวงจรรินเทอร์เฟสเหล่านี้มาใช้งาน ทั้งนี้ก็เพื่อให้แน่ใจได้ว่าในขณะที่เราใช้งานแอดเดรส 5 บิตบนอยู่นั้น จะไม่มีผลกับแอดเดรสของพอร์ตเดิมที่มีอยู่บนการ์ดต่าง ๆ

ตัวอย่างเช่น ถ้าในระบบของเรามีการใ้ใช้งานการ์ดเพียง 2 แผ่นคือ Color/graphics Card ซึ่งจะใ้แอดเดรสของพอร์ตตั้งแต่ 03B0H จนถึง 0DFH และ 5" 1/4 Disk Drive Adapter Card ซึ่งจะใ้แอดเดรสของพอร์ตตั้งแต่ 03F0H-03F7H แล้ว

เราก็สามารถจะใช้แอดเดรส 6 บิตบนนี้ กับแอดเดรสใดก็ได้ที่แอดเดรส 10 บิตล่าง ไม่ได้อยู่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในท่วงของ 0300H-030FH และ 03F0H-03F7H ทั้งนี้ก็เพราะแอดเดรสของพอร์ทเหล่านี้ใช้ งานเฉพาะเส้นแอดเดรส 10 บิตล่างเท่านั้น ดังนั้นไม่ว่าแอดเดรส 6 บิตบนที่เหลือจะเปลี่ยนแปลงไปอย่างไรก็ตาม โดยที่แอดเดรส 10 บิตล่างยังคงเดิมอยู่พอร์ทเหล่านี้ก็จะถูกทำให้แอด เดสที่ใส่สมอบ เช่น แอดเดรสของพอร์ท 0300H นั้น ไม่ว่าเราจะอ้างแอดเดรสเป็น 0300H, 0B00H, 3B00H หรือค่าแอดเดรสอื่นใดที่ยังคงมีแอดเดรสบิต A9-A0 เป็น 11 0000 0000 ในฐานสองอยู่ พอร์ท ๆ นี้ก็จะยังคงถูกทำให้แอดเดสที่พอสามารถที่จะรับส่งข้อมูลให้กับ ระบบได้อยู่ดี ดังนั้นเราจึงต้องเลือกใช้เฉพาะแอดเดรสของพอร์ทที่แอดเดรส 10 บิตล่างยังไม่ ถูกใช้งานโดยวงจรหรือคาร์ตอื่นใดในระบบ

หลังจากได้แอดเดรส 10 บิตล่างนี้แล้ว จึงใช้สัญญาณที่ได้จากวอร์ตีโต้แอดเดรส 10 บิตล่างนี้ไปอ่านเบิลวงจรวตีโต้แอดเดรส 6 บิตบนที่เหลือ จากลักษณะเช่นนี้จะเห็นได้ว่าสำ หรับแอดเดรส 10 บิตล่างที่เราเลือกไว้ 1 แอดเดรส เมื่อนำมาตีโต้ร่วมกับแอดเดรส 6 บิต บนที่เหลือ (A10-A15) แล้ว จะทำให้ได้แอดเดรสเพิ่มขึ้นเป็น 64 แอดเดรสเช่นถ้าแอดเดรส 10 บิตล่างที่เราเลือกเป็น 0213H เมื่อนำมาตีโต้ร่วมกับแอดเดรส 6 บิตบนแล้ว จะทำให้ ได้แอดเดรสเพิ่มขึ้นเป็น 64 แอดเดรสคือ

แอดเดรส(ฐานสิบหก)	แอดเดรส(ฐานสอง)
0213	0000 00 100011
0613	0000 01 100011
0A13	0000 10 100011
0E13	0000 11 100011
1213	0001 00 100011
OFA13	1111 10 100011
OFE13	1111 11 100011

จากตัวอย่างข้างต้นจะเห็นได้ว่าแอดเดรส 10 บิตล่างเพียงแอดเดรสเดียว เมื่อนำ มาวตีโต้ร่วมกับแอดเดรส 6 บิตบนก็จะทำให้แอดเดรสเพิ่มขึ้นอีก 63 แอดเดรส (64-1) ดังนั้นถ้าเราเลือกกลุ่มของแอดเดรส 10 บิตล่างที่มีจำนวน 8 แอดเดรส ก็จะทำให้เราได้แอด เดรสเพิ่มขึ้นอีกเป็นจำนวนถึง 502 แอดเดรส (63x8 = 502) เมื่อรวมกับแอดเดรสเดิมอีก 8 แอดเดรสก็จะ ได้จำนวนแอดเดรสทั้งสิ้นถึง 512 แอดเดรส สำหรับรูปข้างล่างนี้จะแสดงวง- จจรที่สามารถจะใช้ในการตีโต้ได้ในลักษณะนี้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 9-8 ตัวอย่างวงจรถติโค้ดแอดเดรสโดยใช้แอดเดรส 6 บิต

จากรูปข้างต้นนั้นเราจะเลือกกลุ่มของแอดเดรสทั้ง 8 โดยการเซ็ท DIP Switch ที่ขาอินพุต Q0-Q5 ของ IC SN74LS688 สำหรับเอาต์พุต P=Q ซึ่งเป็นสัญญาณที่แอดทิฟเมื่อค่าแอดเดรสบิต A3-A9 บนบัสแอดเดรสของระบบนั้นตรงกับค่าที่เซ็ทไว้ที่อินพุต Q0-Q6 ของ 74LS688 นั้นจะถูกนำไปใช้ในการอินทิเกรตเพื่อสร้างจอตโค้ดแอดเดรส A0-A2 และ A10-A15 ซึ่งจะทำให้สัญญาณจากการตีโค้ดเป็นจำนวนถึง 512 เส้น อย่างไรก็ตามสัญญาณตีโค้ดเหล่านี้ยังจำเป็นต้องนำไป OR หรือ AND กับสัญญาณ IOR หรือ IOW ของระบบก่อนที่จะนำไปใช้งานจริงด้วย (วงจรมีลักษณะเป็นเพียงบล็อกไดอะแกรมอย่างง่าย ๆ เพื่อเป็นแนวทางในการออกแบบวงจรเท่านั้น ในทางปฏิบัติผู้อ่านอาจจะดัดแปลงแก้ไขเพื่อให้เหมาะสมกับสภาพของงานได้ในภายหลัง)

การใช้วิธีอ้างแอดเดรสแบบ Indirect


วิธีการอ้างแอดเดรสในแบบนี้เป็นวิธีที่นิยมใช้กันโดยทั่วไป ซึ่งหลักการของวิธีการอ้างแอดเดรสในแบบนี้ ก็คือ ใช้ข้อมูลของพอร์ทหนึ่งในการอ้างแอดเดรสของอีกพอร์ทหนึ่ง กล่าวคือ เมื่อเราส่งข้อมูลไปยังแอดเดรสของพอร์ทที่เรากำหนดให้ใช้สำหรับการอ้างแอดเดรส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบ Indirect นี้แล้ว ข้อมูลที่เราส่งไปให้กับพอร์ทนั้น ๆ ก็จะถูกนำไปเข้าวงจรตีโต้ได้อีกครั้งหนึ่ง จึงจะได้สัญญาณตีโต้เพื่อส่งให้กับพอร์ทต่าง ๆ ที่ต้องใช้การอ้างแอดเดรสแบบ Indirect นี้ ดังนั้นในการมีที่บัสข้อมูลของระบบเป็นขนาด 8 บิต เมื่อใช้วิธีการอ้างแอดเดรสแบบ Indirect นี้ ทำให้เราสามารถขยายแอดเดรสของพอร์ทที่นับได้เป็นจำนวนถึง 256 แอดเดรส

สำหรับจำนวนพอร์ทที่ใช้ในการอ้างแอดเดรสแบบ Indirect นี้ เราจำเป็นต้องใช้ 2 พอร์ท คือพอร์ทที่ถูกกำหนดให้ใช้สำหรับการอ้างแอดเดรสแบบ Indirect ซึ่งข้อมูลที่ถูกส่งให้กับพอร์ทนี้ จะเป็นข้อมูลที่ถูกนำไปใช้ในการตีโต้เพื่อจะได้สัญญาณตีโต้แอดเดรสของพอร์ทที่เป็นแบบ Indirect ส่วนอีกพอร์ทหนึ่งจะเป็นพอร์ทที่ใช้สำหรับรับหรือส่งข้อมูลให้กับพอร์ทที่เป็นแบบ Indirect นี้โดยเฉพาะ

สำหรับตัวอย่างวงจรที่ใช้สำหรับการตีโต้แอดเดรสแบบ Indirect นี้จะแสดงดังในรูป 2-9




รูปที่ 2-9 ตัวอย่างวงจรถีโต้แบบ Indirect

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตัวอย่างวงจรข้างต้นนั้น เป็นวงจรที่ใช้สำหรับการติ้ดัดแอดเดรสของพอร์ตที่เป็นแบบ Indirect 4 พอร์ต โดยแอดเดรสของพอร์ตที่ใช้ในการอ้างแอดเดรสแบบ Indirect นี้คือ แอดเดรส 0211H และแอดเดรสของพอร์ตที่ใช้ในการรับและส่งข้อมูลให้กับพอร์ตแบบ Indirect ทั้ง 4 พอร์ตก็คือแอดเดรส 0210H

จากวงจรนั้นเมื่อเราต้องการจะอ้างถึงแอดเดรสของพอร์ตแบบ Indirect นี้ก็จะทำได้โดยการใช้คำสั่ง OUT ส่งข้อมูลให้กับพอร์ต 0211H โดยข้อมูลที่ถูส่งให้กับพอร์ต 0211H นี้จะขึ้นอยู่กับพอร์ตที่เราต้องการติดต่อด้วย เช่น ถ้าเราต้องการจะติดต่อกับพอร์ตที่ 1 ก็ส่งข้อมูลเป็น 01H ให้กับพอร์ต 0211H และ เนื่องจากในวงจรนี้เราทำการติ้ดัดเพียง 4 พอร์ต ดังนั้นข้อมูลจึงมีเพียง 4 ลักษณะคือ 01H, 02H, 03H และ 04H เมื่อพอร์ต 0211H นี้ได้รับข้อมูลที่เราส่งไปให้แล้ว ก็จะนำเอาข้อมูลบิต D0 และ D1 ไปทำการติ้ดัด ซึ่งจะทำได้สัญญาณติ้ดัดของทั้ง 4 พอร์ตตามที่เราต้องการ ส่วนการอ่านหรือเขียนข้อมูลลงบนพอร์ตทั้ง 4 นี้ จะทำได้โดยใช้คำสั่ง IN หรือ OUT รับหรือส่งข้อมูลไปยังพอร์ต 0210H



3.1 ลักษณะของ 6521

- ใช้ POWER SUPPLY +5V
- มี I/O PORT แบบ BI-DIRECTIONAL ขนาด 8 BIT แต่ละPORT มีตัวควบคุมทิศทางของข้อมูลโดยเฉพาะ
- อุปกรณ์ PERIPHERAL แบบ C-MOS ต่อเข้าได้กับ PORT A-LINE
- มีการควบคุม HANDSHAKE โดยอัตโนมัติ ของการส่งผ่านข้อมูล
- สามารถโปรแกรมการ INTERRUPT
- ใช้กับความถี่ 1 และ 2 MHz
- สามารถแทนได้โดยตรงกับ MC 6821

รายละเอียด

SY 6821 PERIPHERAL INTERPHASE (PIA) ถูกออกแบบเพื่อการควบคุมอุปกรณ์ PERIPHERAL ได้กว้างเข้ากับระบบของไมโครคอมพิวเตอร์ หน้าที่การทำงานเข้ากันได้กับ SY 6520 แต่มีความสามารถในการ DRIVE และการทำงานดีกว่า การควบคุมอุปกรณ์ PERIPHERAL กระทำได้โดยผ่าน 8 BIT BI-DIRECTIONAL I/O PORT จำนวน 2 PORT ในแต่ละ I/O สามารถที่จะถูกโปรแกรมให้เป็น INPUT PORT หรือ OUTPUT PORT ก็ได้ และมี PERIPHERAL CONTACT LINES จำนวน 4 เส้น เพื่อกระทำการ HAND SHAKE ในระหว่างการส่งผ่านข้อมูล

3.2 รายละเอียดของ INTERFACE SIGNAL

RES (RESET)

สัญญาณที่ถูกใช้สำหรับการเริ่มทำงานของตัว PIA สภาวะ LOW ที่ขานี้จะไปทำให้ REGISTER ภายในตัว PIA ทุกตัวถูก CLEAR

(INPUT CLOCK)

INPUT นี้เป็นสัญญาณ CLOCK 2 ของระบบ และถูกใช้สำหรับเป็นตัวกระตุ้นเพื่อให้เกิดการส่งผ่านข้อมูล ระหว่างตัว PIA และ MICROPROCESSOR

R/W (READ/WRITE)

สัญญาณนี้ถูกผลิตโดยตัว MICROPROCESSOR และถูกใช้สำหรับควบคุมทิศทางของการส่งผ่านข้อมูล สภาวะ HIGH บนขา R/W จะทำให้ PROCESSOR ทำการอ่านข้อมูลจาก PIA และสภาวะ LOW จะทำให้ PROCESSOR ทำการเขียนข้อมูลลงบน PIA

IRQA, IRQB (INTERRUPT REQUESTS)

IRQA และ IRQB เป็นสัญญาณการ INTERRUPT ซึ่งกำเนิดโดยตัว PIA สำหรับ PORT A และ PORT B ตามลำดับ สัญญาณเหล่านี้จะ ACTIVE ที่ LOW และมี OUTPUT เป็น OPEN DRIAM ดังนั้นมันจึงยอมให้มีการต่อแบบ MULTIPLE ของสัญญาณ IRQ จาก MULTIPU PIA'S ถูก ARIRETOR เข้าด้วยกันก่อนที่จะต่อเข้ากับเส้นสัญญาณ IRQ ของ MICROPROCESSOR DO-D7 (DATA BUS)

DATA BUS LINES ทั้ง 8 นี้ใช้สำหรับการส่งผ่านข้อมูลข่าวสารระหว่าง PROCESSOR และตัว PIA สัญญาณเหล่านี้เป็นแบบ BI-DIRECTIONAL และปกติแล้วจะมี HIGH IMPEDANCE นอกจากจะถูกเลือกจาก READ OPERATION

CS0, CS1, CS2 (CHIP SELECTS)

ตัว PIA จะถูกเลือกให้ทำงานก็ต่อเมื่อ CS0 และ CS1 มีสภาวะเป็น HIGH และ CS2 มีสภาวะเป็น LOW เส้น CHIP SELECT ทั้ง 3 นี้ โดยปกติแล้วจะถูกต่ออยู่กับ ADDRESS LINES ของ PROCESSOR หรือไม่กี่จะผ่านวงจร DECVDER CICUIT ที่อยู่ภายนอก RS0, RS1 (REGISTER, SELECTS)

เส้นสัญญาณทั้ง 2 ใช้สำหรับเลือก REGISTER ต่าง ๆ ที่อยู่ภายในตัว PIA


3.3 สถาปัตยกรรมภายในตัว 6821

SY 6520 ถูกกำเนิดเป็นลักษณะ 2 ส่วนแยกกันโดยอิสระ คือด้าน A และด้าน B. แต่ละส่วนหรือด้านจะประกอบด้วย CONTROL REGISTER (CRA, CRB), DATA DIRECTION REGISTER (DDRA, DDRB) OUTPUT REGISTER (ORA, ORB), INPUT STATUS CONTROL และ BUFFER ที่จำเป็นต่อการ DRIVE PERIPHERD INTER FACE BUSES รูป 12 เป็น BLOCK DIAGRAM ของ SY 6521

	7	6	5	4	3	2	1	0
CRA	IRQA1	IRQA2	CA2 Control			DDRA Access	CA1 Control	
CRB	IRQB1	IRQB2	CB2 Control			DDRB Access	CB1 Control	

รูปที่ 3.1 CONTROL REGISTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 SY 6521 BLOCK DIAGRAM

DATA INPUT REGISTER

เมื่อ MICROPROCESSOR ทำการเขียนข้อมูลลงบน SY 6521 ข้อมูลซึ่งปรากฏอยู่บน DATA BUS ในระหว่าง PHAX ของ CLOCK PUBE 2 ลูกจะถูก LATCHED เข้าไปใน DATA INPUT REGISTER แล้วก็จะถ่ายทอดเข้าไปยัง 1 ใน 6 ของ REGISTER ภายในของ SY 6521 ในช่องระหว่างของขาลงบน PULSE ลูกที่สอง ดังนั้นจึงแน่ใจได้ว่าข้อมูลบน PERIPHERAL OUTPUT LINES มีการถ่ายทอดข้อมูลที่ติดจาก HIGH ไป LOW หรือ LOW ไป HIGH และ VOLTAGE จะยังคง STABLE นอกจากจะมีการเปลี่ยนแปลงของ POLOSITY ในทิศทางตรงกันข้าม

CONTROL REGISTER (CRA และ CRB)

จากรูปที่ 4 แสดงการทำงานและการกำหนด BIT ของ CONTROL REGISTER CONTROL REGISTER จะยอมให้ MICROPROCESSOR ทำการควบคุมการทำงานของเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTERRUPT CONTROL INPUTS (CA1,CA2,CB1,CB2) และ PERIPHERAL CONTROL OUTPUT (CA2,CB2) BIT 2 ในแต่ละ REGISTER ใช้ควบคุมการ ADDRESSING ของ DATA DIRECTION REGISTER (DDRA, DDRB) และ OUTPUT REGISTER (ORA,ORB) นอกจากนี้ยังมีอีก 2 BIT (BIT 6 และ 7) ถูกจัดไว้ในแต่ละ CONTROL REGISTER เพื่อใช้แสดงสถานะของ INTERRUPT INPUT LINES (CA1,CA2,CB1,CB2) INTERRUPT STATUS BITS (IRQA1,IRQB2) ปกติแล้วจะถูกตรวจสอบโดย MICROPROCESSOR ในระหว่าง INTERRUPT SERVICE ROUTINE เพื่อกำหนดหรือหาต้นกำเนิดของ ACTIVE INTERRUPT และจะนำไป DRIVE INTERRUPT INPUT (IRQ ION1) ของ MICROPROCESSOR

DATA DIRECTION REGISTERS (DDRA, DDRB)

DATA DIRECTION REGISTER ย่อมให้ PROCESSOR ทำการโปรแกรมแต่ละ LINE ใน 8 BIT PERIPHERAL I/O PORT ให้เป็น INPUT หรือ OUTPUT ก็ได้ แต่ละ BIT ใน DDRA จะควบคุม LINE ที่ CORRESPONDING ใน PERIPHERAL A PORT และแต่ละ BIT ใน DDRB จะควบคุม LINE ที่ CORRESPONDING ใน PERIPHERAL B PORT ถ้าแทน BIT "0" เข้าไปใน DATA DIRECTION REGISTER จะทำให้ CORRESPONDING PERIPHERAL I/O LINE ทำงานเป็น INPUT และถ้าแทนด้วย "1" จะทำให้การทำงานเป็น OUTPUT

PERIPHERAL OUTPUT REGISTER (ORA,ORB)

PERIPHERAL OUTPUT REGISTER ทำหน้าที่เก็บข้อมูล O/P ซึ่งปรากฏอยู่บน PERIPHERAL I/O PORT การเขียน "0" เข้าไปในบิต ORA จะทำให้ CORRESPOND LINE บน PERIPHERAL A PORT กลายเป็น LOW (<0.4V) ถ้าเป็น LINE นั้นถูกโปรแกรมให้เป็น OUTPUT LOGIC "1" จะทำให้ CORRESPONDING OUTPUT กลายเป็น HIGH LINES ของ PERIPHERAL B PORT ถูกควบคุมโดย ORB ในลักษณะการจัดการแบบเดียวกัน

INTERRUPT STATUS CONTROL

INTERRUPT/PERIPHERAL CONTROL LINES ทั้ง 4 (CA1,CA2,CB1,CB2) ถูกควบคุมโดย INTERRUPT STATUS CONTROL LOGIC (A,B) ลอจิกนี้จะทำการแปล (ให้ความหมาย = INTERPRETS) ข้อมูลที่อยู่ใน CORRESPONDING CONTROL REGISTER ตรวจสอบ ACTIVE TRANSITION บน INTERRUPT INPUT และกระทำการต่าง ๆ ที่จำเป็นต่อการที่ทำให้การทำงานแน่นอนยิ่งขึ้นของ PERIPHERAL INTERFACE LINES ทั้ง 4 เส้นเหล่านี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PERIPHERAL INTERFACE BUFFERS (A.B) และ DATA BUS BUFFER (DBB)

BUFFER เหล่านี้จะจัดหากระแสและโวลต์เตจที่จำเป็นให้กับ PERIPHERAL I/O PORTS และ DATA BUS เพื่อให้การทำงานของระบบเป็นไปได้ด้วยดี

3.4 รายละเอียดของหน้าที่การทำงาน

BIT 2 (DDR) ในแต่ละ CONTROL REGISTER (CRA และ CRB) ควบคุมการเข้าถึง DATA DIRECTION REGISTER หรือ PERIPHERAL INTERFACE ถ้า BIT 2 เป็น "1" PERIPHERAL OUTPUT REGISTER (ORA,ORB) จะถูกเลือกและถ้า BIT 2 เป็น "0" DATA DIRECTION REGISTER (DDRA, DDRB) จะถูกเลือก การเข้าถึง CONTROL BIT ของ DATA DIRECTION REGISTER พร้อมด้วยตัวเลือก REGISTER ภายในของ REGISTER SELECT LINES แสดงในรูปที่ 14

ในการเขียนข้อมูลเข้าไปใน REGISTER DDRA, ORA, DDRB หรือ ORB BIT 2 ใน CONTROL REGISTER ในตอนแรกจะถูก SET REGISTER ที่ต้องการอาจจะเข้าถึงโดยการกำหนด ADDRESS โดยการใช้อินเตอร์คอนเนกต์เทคนิค REGISTER SELECT LINES (RS0,RS1)

REGISTER SELECT LINES ทั้ง 2 เส้นนี้ถูกใช้สำหรับเลือก REGISTER ต่าง ๆ ที่อยู่ภายในตัว SY6521 INPUT LINES เหล่านี้ถูกใช้ร่วมกับ CONTROL REGISTER ภายในเพื่อทำการเลือก PARTICULAR REGISTER ที่จะถูก ACCESSED โดย MICROPROCESSOR โดยปกติแล้วเส้นสัญญาณเหล่านี้จะถูกต่ออยู่กับ ADDRESS OUTPUT LINES ของตัว MICROPROCESSOR เส้นสัญญาณเหล่านี้จะทำงานพร้อมกับ CHIP SELECT INPUTS เพื่อยอมให้ MICROPROCESSOR กำหนด ADDRESS ของ SINGLE 8 BIT REGISTER ภายใน THE MICROPROCESSOR SPACE REGISTER นี้จะเป็น REGISTER ภายใน (CRA,ORA,ETC) หรือมันอาจจะเป็น PERIPHERAL I/O PORT

PROCESSOR อาจทำการเขียนโดยตรงเข้าไปใน CONTROL REGISTERS (CRA,CRB) DATA DIRECTION REGISTERS (DDRA, DDRB) และ PERIPHERAL OUTPUT REGISTER รวมทั้ง PROCESSOR สามารถอ่าน CONTENTS ของ CONTROL REGISTER และ DATA DIRECTION REGISTER ได้โดยตรง การเข้าถึง PERIPHERAL OUTPUT REGISTER สำหรับจุดประสงค์เพื่อทำการอ่านข้อมูลกลับเข้าสู่ PROCESSOR การทำงานจะแตกต่างกันบน REGISTER ORA และ ORB ดังได้แสดงรายละเอียดแยกกันดังข้างล่าง

Register Select Pin		Data Direction Register Access Control Bit		Register Selected
RS1	RS0	CRA-2	CRB-2	
0	0	1	-	Peripheral Interface A
0	0	0	-	Data Direction Register A
0	1	-	-	Control Register A
1	0	-	1	Peripheral Interface B
1	0	-	0	Data Direction Register B
1	1	-	-	Control Register B

รูปที่ 3.3 REGISTER ADDRESSING

การอ่าน PERIPHERAL A I/O PORT

PERIPHERAL A I/O PORT ประกอบด้วย 8 เส้น ซึ่งสามารถจะโปรแกรมให้ทำงานเป็น INPUT หรือ OUTPUT ก็ได้ เมื่อถูกโปรแกรมให้เป็น OUTPUT แต่ละเส้นจะมีข้อมูลเหมือนกับที่อยู่ใน PERIPHERAL OUTPUT REGISTER เมื่อถูกโปรแกรมให้ทำงานเป็น INPUT LINES เหล่านี้จะเป็น LOW หรือ HIGH ขึ้นอยู่กับข้อมูลที่เข้ามา PERIPHERAL OUTPUT REGISTER (ORA) จะไม่มีผลต่อ LINES ที่ถูกโปรแกรมให้ทำงานเป็น INPUT เหล่านี้ ดังนั้นทั้ง 8 LINES ของ PERIPHERAL A I/O PORT จะมีข้อมูล I/P หรือ O/P อย่างใดอย่างหนึ่งบรรจุอยู่ ขึ้นอยู่กับว่าถูกโปรแกรมให้เป็น I/P หรือ O/P

ในการกระทำ READ OPERATION ด้วย RS1 = RS0 = 0 และ DATA DIRECTION REGISTER ACCESS CONTROL BIT (CRA-2) = 1 จะมีการส่งผ่านข้อมูลโดยตรงที่อยู่บน PERIPHERAL A I/O LINES เข้าไปที่ PROCESSOR (โดยผ่าน DATA BUS) จากการกระทำดังกล่าวนี้ จะบรรจุด้วยทั้งข้อมูล INPUT และ OUTPUT PROCESSOR ต้องถูกโปรแกรมให้จำและทำการแปลความหมายของ BIT เหล่านั้นเท่านั้น ซึ่งมีความสำคัญต่อการทำงานของ PERIPHERAL โดยเฉพาะ ที่ถูกกระทำ

ดังนั้น PROCESSOR จะทำการอ่าน PERIPHERAL A I/O PORT PINS เสมอ แทนตัว PERIPHERAL OUTPUT REGISTER (ORA) มันเป็นไปได้สำหรับการอ่านข้อมูลเข้าสู่ PROCESSOR ที่จะแตกต่างหรือผิดเพี้ยนไปจาก CONTENTS ของ PERIPHERAL OUTPUT REGISTER สำหรับ OUTPUT LINE มันเป็นความจริง เมื่อ I/O PIN มีค่าไม่ถึง +2.4VDC เมื่อ PERIPHERAL OUTPUT REGISTER เป็น ลอจิก "1" ในกรณีนี้ PROCESSOR จะอ่าน "0" จาก PERIPHERAL A PIN ถึงแม้ว่า BIT ที่ CORRESPOND กับใน PERIPHERAL OUTPUT REGISTER เป็น "1"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอ่าน PERIPHERAL B I/O PORT

การอ่าน PERIPHERAL B I/O PORT ยอมให้มีการรวม INPUT และ OUTPUT DATA ในการจัดการคล้าย ๆ กับ PERIPHERAL A PORT อย่างไร ข้อมูลถูกอ่านโดยตรงจาก PERIPHERAL B OUTPUT REGISTER (ORB) สำหรับการโปรแกรมให้ LINE เหล่านั้นเป็น OUTPUT ดังนั้นมันเป็นไปได้ที่ PERIPHERAL B OUTPUT LINES ที่จะถูก LOAD DOWN โดยปราศจาก สาเหตุที่จะทำให้อายุขัยข้อมูลที่ไม่ถูกถ่ายถอดกลับเข้าไปใน PROCESSOR ในระหว่าง READ OPERATION

INTERRUPT REQUEST LINES (IRQA, IRQB)

INTERRUPT REQUEST LINES ที่ ACTIVE LOW (IRQA, IRQB) จะทำการขอ INTERRUPT ต่อ MICROPROCESSOR โดยตรงหรือไม่ก็ผ่านวงจรจัดการของ INTERRUPT ภายนอก LINES. เหล่านี้เป็นแบบ "OPEN DRAIN" และสามารถดึงกระแสขนาด 1.6MA จากแหล่งจ่ายกระแสภายนอก INTERRUPT REQUEST LINES. ทั้งหมดนี้ถูกรวมเข้าด้วยกันด้วยรูปแบบของ "ARIRED-OR" "A" และ "B" ในหัวข้อของ LINES เหล่านี้จะสัมพันธ์กับ "A" และ "B" PERIPHERAL PORT ด้วยเหตุนี้แต่ละ INTERRUPT REQUEST LINE จะบริการในแต่ละ PERIPHERAL DATA PORT

แต่ละ INTERRUPT LINE มี INTERRUPT FLAG อยู่ 2 BIT ซึ่งสามารถไปทำให้ INTERRUPT REQUEST LINE กลายเป็น LOW FLAG เหล่านี้ก็คือ BIT 6 และ BIT 7 ใน CONTROL REGISTER ทั้งสอง FLAG ทำการเชื่อมระหว่าง PERIPHERAL INTERRUPT SIGNALS และ INTERRUPT INPUTS ของ MICROPROCESSOR แต่ละ FLAG ก็จะมี CORRESPONDING INTERRUPT DISABLE BIT ซึ่งจะยอมให้ PROCESSOR ทำการ ENABLE หรือ DISABLE การขอ INTERRUPT จากแต่ละ LINE ของ INTERRUPT INPUTS ทั้ง 4 (CA1, CA2, CB1, CB2)

INTERRUPT FLAG ทั้ง 4 ถูก SET โดยการส่งผ่านที่ ACTIVE ของสัญญาณที่อยู่บน INTERRUPT INPUT (CA1, CA2, CB1, CB2)

การควบคุมของ IRQA

BIT7 ของ CONTROL REGISTER ถูก SET โดย ACTIVE TRANSITION ของ CA1 INTERRUPT INPUT SIGNAL. เสมอ การ INTERRUPT จาก FLAG นี้สามารถถูก DISABLER โดยการ SET BIT 0 ใน CONTROL REGISTER A (CRA) ให้เป็นลอจิก "0" เช่นเดียวกัน CONTROL REGISTER A BIT 6 สามารถถูก SET โดย ACTIVE

TRANSITION ของ CA2 INTERRUPT INPUT SIGNAL การ INTERRUPT จาก FLAG นี้สามารถ DISABLE โดยการ SET BIT 3 ใน CONTROL REGISTER ให้เป็น ลอจิก "0"

ทั้งบิต 6 และบิต 7 ใน CRA ถูก RESET โดย "READ PERIPHERAL OUTPUT REGISTER A" OPERATION ดังนั้นมันถูกกำหนดให้ทำงานเปรียบเสมือนกับการทำงานซึ่ง PROPER CHIP-SELECT และ REGISTER-SELECT SIGNALS ถูกจัดให้ยอมให้ PROCESSOR ทำการอ่าน PERIPHERAL A/I/O PORT

การควบคุมของ IRQB

การควบคุมของ IRQA (CONTROL OF IRQB) ถูกกระทำอย่างแน่นอนเหมือนกับดังที่ได้อธิบายไปแล้วจากข้างบนของ IRQA บิต 7 ใน CRB ถูก SET โดย ACTIVE TRANSITION บน CB1; การ INTERRUPT จาก FLAG นี้ถูกควบคุมโดย บิต 0 ของ CRB เช่นเดียวกัน บิต 6 ใน CRB ถูก SET โดย ACTIVE TRANSITION บน CB2 การ INTERRUPT จาก FLAG นี้ถูกควบคุมโดย BIT 3 ของ CRB

ดังนั้นทั้งบิต 6 และบิต 7 จะถูก RESET โดย "READ PERIPHERAL B OUTPUT REGISTER" OPERATION ด้วย

SUMMARY:
IRQA goes low when CRA-7 = 1 and CRA-0 = 1 or when CRA-6 = 1 and CRA-3 = 1
IRQB goes low when CRB-7 = 1 and CRB-0 = 1 or when CRB-6 = 1 and CRB-3 = 1

มันถูกเน้น ณ จุดที่ FLAG กระทำเปรียบเสมือนกับตัวเชื่อมระหว่าง PERIPHERAL INTERRUPT SIGNALS และ PROCESSOR INTERRUPT INPUTS INTERRUPT DISABLE BIT จะยอมให้ PROCESSOR ทำการควบคุม หน้าที่ของการ INTERRUPT

การ INTERFACE ระหว่าง SY 6521 และ PERIPHERAL DEVICES

SY 6521 มี PORT ขนาด 8 BIT BI-DIRECTIONAL จำนวน 2 PORT และ INTERRUPT/CONTROL LINES จำนวน 4 เส้น สำหรับการ INTERFACE เข้ากับ PERIPHERAL DEVICES PORT และกลุ่มของ INTERRUPT/CONTROL LINES เหล่านี้จะถูกอ้างถึงเป็น "A" SIDE และ "B" SIDE แต่ละ SIDE จะมีลักษณะเฉพาะของตัวเอง และ ดังนั้นมันจะถูกอธิบายโดยแยกกันดังข้างล่าง

PERIPHERAL I/O PORTS

PERIPHERAL A และ PERIPHERAL B I/O PORT มันจะยอมให้ MICROPROCESSOR ทำการ INTERFACE เข้ากับ INPUT LINES บน PERIPHERAL DEVICE โดยการ LOAD ข้อมูลเข้าไปใน PERIPHERAL OUTPUT REGISTER และมันจะยอมให้ PROCESSOR ทำการ INTERFACE กับ O/P LINES ของ PERIPHERAL DEVICES โดยการอ่านข้อมูลบน PERIPHERAL PORT INPUT LINES โดยตรงลงบน DATA BUS และเข้าไปใน REGISTERS ภายในของ PROCESSOR ด้วย

PERIPHERAL A I/O PORT (PA0-PA7)

PERIPHERAL I/O LINES แต่ละเส้นสามารถที่จะโปรแกรมให้กระทำเป็น INPUT หรือ OUTPUT ก็ได้ สามารถทำได้โดยการ SET "1" ในบิตที่ตรงกันใน DATA DIRECTION REGISTION เมื่อต้องการให้ทำงานเป็น OUTPUT และให้เป็น "0" เมื่อต้องการให้ทำงานเป็น INPUT

ตัว BUFFER ซึ่งทำการ DRIVE ตัว PERIPHERAL A I/O LINES จะมีตัว "PASSIVE" PULL-UPS รวมอยู่ด้วยดังแสดงในรูป 15 อุปกรณ์ PULL-UP เหล่านี้โดยธรรมชาติจะเป็นตัวต้านทาน และดังนั้นมันจะยอมให้ O/P VOLTAGE มีค่า VCC สำหรับลอจิก "1" การ SUVICENCES นี้สามารถดึงกระแสได้เต็มที่ 1.6 MA ดังนั้น BUFFER นี้สามารถที่จะทำการ DRIVE LOAD ที่เป็น STANDARD TTL ได้

ในกรณีเป็น INPUT MODE อุปกรณ์ PULL-UP ซึ่งแสดงในรูปที่ 15 จะยังคงคั่งอยู่กับ I/O PIN และยังคงจ่ายกระแสให้กับ PIN นี้ ด้วยเหตุผลอันนี้ LINES เหล่านี้สามารถที่จะแทน LOAD ที่เป็น STANDARD TTL ในกรณีของ I/P MODE

PERIPHERAL B I/O PORT (PB0-PB7)

PERIPHERAL B I/O PORT จะเทียบเคียงกับหน้าที่หลาย ๆ อย่างของ PERIPHERAL A PORT ขบวนการของการโปรแกรมที่จะทำให้ LINES เหล่านี้กระทำเป็น INPUT หรือ OUTPUT นั้นได้อธิบายไว้ก่อนหน้านี เช่นเดียวกับผลของการอ่านหรือการเขียน PORT ได้มีการอธิบายไว้แล้ว มีคุณลักษณะหลายอย่างของ BUFFER ที่ทำการ DRIVE LINES เหล่านี้ ซึ่งมีผลกระทบต่อการใช้ในการ INTERFACE กับ PERIPHERAL

PERIPHERAL B I/O PORT เป็น BUFFER ที่เป็นอุปกรณ์แบบ PUSH-PULL DEVICES ดังแสดงในรูปที่ 16 PULL-UP DEVICES จะ SWITCH OFF ในสภาวะ "0" และจะ ON เมื่อลอจิก "1" ดังนั้นอุปกรณ์เหล่านี้จะเป็นอุปกรณ์แบบ ACTIVE DEVICE VOLTAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของ ลอจิก "1" จะไม่ถูกรับประกันว่าจะมีค่ามากกว่า 2.4V มันเป็น TTL COMPATIBLE แต่ไม่ให้ CMOS COMPATIBLE อย่างไรก็ตามอุปกรณ์แบบ ACTIVE PULL-UP DEVICES สามารถจ่ายกระแสได้ถึง 1mA ที่ 1.5V กระแสอินพุทสามารถที่จะขับจากการต่อโดยตรงกับ DARLINGTON TRANSISTOR SWITCHES ได้ ซึ่งมันสามารถที่จะมีการควบคุมอย่างง่าย ๆ ของ RELAY, LAMPS เป็นต้น

เพราะว่า OUTPUT เหล่านี้ถูกออกแบบให้ DRIVE TRANSISTOR โดยตรง ข้อมูล OUTPUT ที่ถูกอ่านตรงจาก PERIPHERAL OUTPUT REGISTER สำหรับ LINES เหล่านี้ จะถูกโปรแกรมให้กระทำเป็น INPUT

ลักษณะอันสุดท้ายซึ่งเป็นหน้าที่ของ PERIPHERAL B PUSH-PULL BUFFERS คือ มีสถานะของ INPUT ที่มี IMPEDANCE สูง เมื่อ PERIPHERAL B I/O LINES ถูกโปรแกรมให้เป็น INPUT, OUTPUT BUFFER เข้าสู่สภาวะ HIGH IMPEDANCE.

INTERRUPT INPUT/PERIPHERAL CONTROL LINES (CA1, CA2, CB1, CB2)

INTERRUPT INPUT/PERIPHERAL CONTROL LINES ทั้ง 4 เส้นได้เตรียมไว้สำหรับจำนวนของหน้าที่การควบคุม PERIPHERAL แบบพิเศษ LINES เหล่านี้ได้เพิ่มความสามารถของ GENERAL PURPOSE INTERFACE PORTS ทั้งสอง (PA0-7, PB0-PB7) เป็นอย่างมาก รูปที่ 17 เป็นตารางสรุปการทำงานของ CONTROL LINES เหล่านี้

PERIPHERAL A INTERRUPT INPUT/PERIPHERAL CONTROL LINES (CA1, CA2)

CA1 เป็น INTERRUPT INPUT เท่านั้น ACTIVE TRANSITION ของสัญญาณอินพุทนี้จะไป SET บิต 7 ของ CONTROL REGISTER A ให้เป็นลอจิก "1" ACTIVE TRANSIT สามารถถูกโปรแกรมได้โดยการบิต 1 ของ CRA ให้เป็น "0" ถ้า INTERRUPT FLAG (BIT 7 ของ CRA) SET ให้เป็น NEGATIVE TRANSITION ของ CA1 SIGNAL หรือเป็น "1" ถ้ามัน SET เป็น POSITIVE TRANSITION

ข้อสังเกต A NEGATIVE TRANSITION ถูกกำหนดให้เปรียบเสมือนกับการ TRANSIT จาก HIGH ไป LOW และ POSITIVE TRANSITION ถูกกำหนดให้เปรียบเสมือนกับการ TRANSIT จาก LOW ไป HIGH

การ SET INTERRUPT FLAG จะมีผลไป INTERRUPT ต่อ PROCESSOR โดยผ่าน IRQA ถ้าบิต 0 ของ CRA เป็น "1" ดังได้กล่าวมาแล้วในก่อนหน้า CA2 สามารถถูกทำให้เป็นทั้ง INDEPENDENT INTERRUPT INPUT และเป็นเสมือน PERIPHERAL CONTROL OUTPUT ในการทำให้เป็น INPUT (CRA, บิต 5=0) มันจะทำการ SET INTERRUPT FLAG,

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต 6 ของ CRA ให้เป็นลอจิก "1" และ ACTIVE TRANSITION ถูกเลือกโดยบิต 4 ของ CRA CONTROL REGISTER BITS และ INTERRUPT INPUTS เหล่านี้จะทำหน้าที่พื้นฐานต่าง ๆ เหมือนกับที่ได้กล่าวไปแล้วข้างบนสำหรับ CA1 INPUT SIGNAL ทำการ SET INTERRUPT FLAG ซึ่งทำให้มีการเชื่อมต่อระหว่าง PERIPHERAL DEVICE และ PROCESSOR INTERRUPT STRUCTURE INTERRUPT DISABLE BIT จะยินยอมให้ PROCESSOR มีการควบคุมเหนือกว่า INTERRUPT ของระบบ

ในกรณี OUTPUT MODE (CRA บิต 5=1), CA2 สามารถทำงานอย่างอิสระเพื่อกำเนิด SIMPLE PULSE ในแต่ละช่วงเวลาของการอ่านข้อมูลบน PERIPHERAL A I/O PORT ของ MICROPROCESSOR MODE นี้ถูกเลือกโดยการ SET CRA, บิต 4 ให้เป็น "0" และ CRA, บิต 3 ให้เป็น "1" PULSE OUTPUT นี้สามารถที่จะถูกนำไปใช้เพื่อควบคุมวงจรมอเตอร์, SHIFT REGISTER ETC. ซึ่งทำให้เกิด SEQUENTIAL DATA บน PERIPHERAL INPUT LINE

ในกรณี OUTPUT MODE อันที่สองจะยอมให้ CA2 ถูกใช้ร่วมกับ CA1 เพื่อทำการ "HAND SHAKE" ระหว่าง PROCESSOR และ PERIPHERAL DEVICE ทางด้าน A SIDE จากเทคนิคอันนี้จะยอมให้มี POSITIVE CONTROL ของการส่งผ่านจากอุปกรณ์ PERIPHERAL เข้าไปใน MICROPROCESSOR CA1 INPUT จะส่งสัญญาณบอก PROCESSOR ว่าข้อมูลพร้อมแล้วโดยการ INTERRUPT ตัว PROCESSOR PROCCESSOR ก็จะทำการอ่านข้อมูลและจะทำการ SET CA2 ให้เป็น LOW จากการที่ PROCESSOR ทำการ SET CA2 ให้เป็น LOW นี้ อุปกรณ์ PERIPHERAL ก็จะสามารถจัดส่งข้อมูลใหม่สำหรับที่จะส่งไปได้

OUTPUT MODE อันสุดท้าย สามารถที่จะถูกเลือกได้โดยการ SET บิต 4 ของ CRA ให้เป็น "1" ใน MODE นี้ CA2 จะเป็น PERIPHERAL CONTROL OUTPUT ธรรมดาซึ่งสามารถที่จะ SET ให้เป็น HIGH หรือ LOW ก็ได้โดยการ SET บิต 3 ของ CRA ให้ "1" หรือ "0" ตามลำดับ

PERIPHERAL B INTERRUPT INPUT/PERIPHERAL CONTROL LINES (CB1, CB2)

CB1 ทำงานเป็น INTERRUPT INPUT เท่านั้นเหมือนกับ CA1 บิต 7 ของ CRB ถูก SET โดย ACTIVE TRANSITION ถูกเลือกโดย บิต 0 ของ CRB เช่นเดียวกัน CB2 INPUT MODE จะทำงานอย่างแน่นอนเหมือนกับ CA2 INPUT MODE CB2 OUTPUT MODE, CRB BIT 5=1 แตกต่างจากกรณีของ CA2 PULSE OUTPUT จะเกิดขึ้นเมื่อ PROCESSOR ทำการเขียนข้อมูลเข้าไปใน PERIPHERAL B OUTPUT REGISTER และ

"HANDS SHAKING" จะทำงานในช่วงระหว่างการส่งผ่านข้อมูลจาก PROCESSOR เข้าไปในอุปกรณ์ PERIPHERAL ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิจารณ์และสรุปผลการทดลอง

4.1 หลักการทำงานของ IC TESTER

จากบล็อกแรก (block 1) เป็น slot ของสัญญาณต่าง ๆ บนเครื่องไมโครคอมพิวเตอร์ พีซี ซึ่งจะ เป็น slot ที่จะนำเอาการ์ด ของ IC TESTER ไปเสียบ โดยสัญญาณที่จะนำไปใช้บน CARD IC TESTER มีดังต่อไปนี้

- +5 V
- +12 V
- GND
- CLOCK
- IOW
- IOR
- RESET DRV
- AEN
- D0 - D7
- A0 - A9

สัญญาณ A0 , A1 , IOW จะถูกป้อนเข้าไปที่ ตัว PIA ทั้ง 3 ตัว โดยที่ A0, A1 จะถูกนำไปต่อเข้ากับขา RS0,RS1 ของ PIA และจะทำงานร่วมกับ CS เพื่อยอมให้ processor ทำการเลือก register ภายในตัวของ PIA ซึ่งจะมีผลถึงการกำหนด port ของ PIA แต่ละตัว ส่วนสัญญาณ IOW นั้นจะถูกนำไปต่อเข้ากับขา R/W ของตัว PIA ทั้ง 3 และถูกใช้สำหรับควบคุมทิศทางของการส่งข้อมูลโดย processor สัญญาณ A2-A9 , AEN จะต่ออยู่กับวงจร decode address


Block ที่ 3 เป็นวงจร decode address สัญญาณที่เข้ามาจาก Slot เพื่อทำการเลือก (select) chip ต่าง ๆ เพื่อให้ทำงานตามคำสั่ง read หรือ write operator ซึ่งกระทำด้วย processor ที่ card นี้จะมี dip switch เพื่อใช้เลือก address ที่ทำการ decode ได้ตั้งแต่ 200H - 2FFH

Block ที่ 3 เป็นตัวสร้างสัญญาณ I/O CHRDY จากรีในแต่ละ bus cycle ของและ bus cycle ของการ read และ write ของ processor จะใช้ช่วงเวลานานเท่ากับ clock จำนวน 4 ลูก และวงจรนี้จะทำการสร้างสัญญาณ I/O CHRDY เพื่อให้มีการสร้าง wait state เพื่อหน่วงเวลาใน bus cycle ให้วงจรอินเทอร์เฟส หรือ card เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นี้ สามารถทำงานตอบสนองต่อ bus cycle เหล่านี้ ได้ทัน โดยที่วงจรสร้าง wait state บนเมมเบอรัของ microcomputer จะมีการตรวจสอบสถานะของสัญญาณที่ขา I/O CHRDY ในช่วงเวลาขอบขาขึ้นของสัญญาณ clock ลูกที่ 2 ของแต่ละ bus cycle ซึ่งในช่วงเวลาของขอบขาขึ้นของ clock ลูกที่ 2 นี้ถ้าวงจรสร้าง wait state ตรวจพบว่า สัญญาณ I/O CHRDY มีระดับ logic เป็น 1 ก็จะไม่มีการสร้าง wait state แต่ถ้าวงจรมีพบว่าระดับ logic ของสัญญาณ I/O CHRDY เป็น 0 แล้ว วงจร wait state ก็จะทำการสร้าง wait state ขึ้นใน bus cycle นั้น

Block ที่ 3,4,5 เป็นตัว PIA ซึ่ง card นี้ใช้ IC เบอร์ 6821 ซึ่งแต่ละตัว จะมี port อยู่ 2 port ซึ่งแต่ละ port จะเป็นแบบ directional ซึ่งสามารถที่จะถูกโปรแกรมแต่ละ line ของแต่ละ port ซึ่งมีอยู่ 8 line ในแต่ละ port ให้เป็นอินพุทหรือเอาต์พุทก็ได้ ตัว PIA ทั้ง 3 นั้นจะถูกเลือกใช้จาก processor ในระหว่างขบวนการ read หรือ write ของ processor ซึ่งตัวไหนจะทำงานนั้นจะขึ้นอยู่กับ CS จากวงจร address decoder แต่ละ port เหล่านี้จะถูกต่อผ่านไปยัง connector เพื่อต่อไปยัง socket ของ IC ที่จะถูกทำการทดสอบ หรือ หาเบอร์ ซึ่ง connector และ socket นี้จะมีขนาด 20 pins DATA BUS ของ PIA ทั้ง 3 นี้จะถูกต่อกับ data D0-D7 ของ slot ซึ่งเป็น data bus ของ system ซึ่งเป็นแบบ Bi-directional


เมื่อเราต้องการทดสอบตัว IC ว่าดี หรือ เสีย หรือทำการค้นหาเบอร์ของ IC โดยการพิมพ์คำสั่งตามขั้นตอน ของโปรแกรมใน software ของ IC TESTER รุ่น ICT-301 processor ก็จะมีขบวนการ write หรือ read เพื่อนำข้อมูลที่ได้ไปเปรียบเทียบกับในตารางใน soft ware โดยที่เมื่อมีการส่งแอดเดรสออกมาแล้ววงจร address decoder ก็จะทำ decode เพื่อสร้างสัญญาณ CS เพื่อทำการเลือกตัว PIA พร้อมกันนั้นก็จะมีคำสั่งสัญญาณ ที่จำเป็นต่อการสร้างสัญญาณ I/O CHRDY ให้กับ I/O CHRDY GEN เพื่อเพิ่ม wait state เมื่อ PIA ได้รับสัญญาณ CS แล้วจะมีการเลือก register และ port ภายในตัว PIA ตามคำสั่งของ processor แล้วจึงต่อผ่านเข้าไปยัง socket ของตัว IC ที่ทำการทดสอบ และ processor ก็จะมีการ read and write บน socket เพื่อนำข้อมูลมาเปรียบเทียบกับในตารางใน soft ware ต่อไป



BLOCK DIAGRAM OF IC TESTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2X artwork 1 Jan 1980 00:27:31
b:sompop.pcb
v1.2 r3 holes: 615 solder side
approximate size: 5.60 by 4.25 inches



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1 อุปกรณ์ตรวจจับรังสีอินฟราเรด

ไพโรอิเลคทริก เป็นตัวตรวจจับคลื่นรังสีอินฟราเรด ที่สามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวาง เช่น ระบบกันขโมย เตือนไฟไหม้ ประตูดิจิตอลอัตโนมัติ ระบบตรวจสอบสภาพแวดล้อม ตรวจจับอุณหภูมิเกินใช้ในกระบวนการความปลอดภัยพิเศษของโรงงาน และสามารถนำไปใช้งานในด้านอิเล็กทรอนิกส์ได้อย่างกว้างขวาง / ในเรื่องนี้ไพโรอิเลคทริก โดยยึดหลักตามเบอร์ RPY68 ถึง RPY89 ซึ่งออกแบบโดยคณะวิศวกรของบริษัท N.V. Gloeilampenfabrieken โดยจะอธิบายตั้งแต่การทำงานของตัวไพโรอิเลคทริก การออกแบบวงจรปรีแอมป์ เพื่อให้สามารถนำไปใช้งานได้ รวมทั้งวงจรรขยาย พร้อมด้วยคำแนะนำในการใช้งานด้วย

ระบบความปลอดภัยของโรงงาน ได้ให้ความสนใจกับตัวตรวจจับแบบพาสซีฟอินฟราเรด (passive infrared) เพื่อที่จะนำมาเสริมใช้งานกับระบบ อัลตราโซนิกและระบบไมโครเวฟที่มีอยู่แล้ว และทางบริษัทฟิลลิปส์ได้แนะนำตัวตรวจจับอินฟราเรดที่ทำงานได้ในอุณหภูมิกห้อง และราคายังถูกอีกต่างหาก คือเบอร์ RPY 86 ถึงเบอร์ RPY 89 (ที่จะกล่าวถึงในบทความนี้) / ตัวตรวจจับแต่ละตัวประกอบด้วยตัวที่มีความไวต่อสัญญาณอินฟราเรด ตัวเมทซิ่งอิมพีแดนซ์ที่มีสัญญาณรบกวนต่ำและช่องที่จะรับแสงอินฟราเรดผ่านเข้าไปกระทบอุปกรณ์ภายใน ซึ่งทั้งหมดบรรจุอยู่ในตัวถังแบบ TO-5 หรือ SOT-49/D



รูปที่ 5.1 ไพโรอิเลคทริกตัวถังแบบ SOT-49/D

อุปกรณ์ที่มีความไวต่อแสงอินฟราเรดนี้ประกอบด้วยแผ่นเซรามิค ซึ่งมีอิเลคโตรดที่เป็นโลหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วางระบอบกันทั้งสองข้าง ตัวไฟโรอิเลคทริกซึ่งเป็นแบบแผ่นเซรามิค จะให้สัญญาณไฟฟ้าที่
ก็เลคโทรด เมื่อมีอุณหภูมิเปลี่ยนแปลงลักษณะของตัวไฟโรอิเลคทริก ตัวไฟโรอิเลคทริกบรรจุ
อยู่ในตัวถังแบบ TO-5 (SOT-49/P) ซึ่งมีช่องให้แสงผ่านได้ตั้งแสดงในรูปที่ 5.1 ช่องให้แสง
ผ่านได้นี้ มีอยู่ 2 ชนิดคือ

- แบบซิลิคอน (silicon) ที่ยอมให้แสงผ่านในย่านความยาวคลื่น 1 μm ถึง
15 μm

- แบบเดย์ไลท์ฟิลเตอร์ (daylight filter) ตอบสนองต่อแสงที่มีความยาว
คลื่นตั้งแต่ 6.5 μm ถึงมากกว่า 14 μm (เพื่อไม่ให้อุปกรณ์มีผลต่อแสงจากดวงอาทิตย์...)
จุดที่น่าสนใจในทางปฏิบัติคือ เนื่องจากอุปกรณ์ที่เป็นช่องให้แสงผ่านนี้

มีค่าลัมประสิทธิ์ในการหักเหสูง ดังนั้น ตำแหน่งของตัวไวแสง (sensitive
element) ควรมีระยะห่างจากแผ่นช่องให้แสงเข้า 0.7 mm. และขนาดของตัวไวแสงมี 2
ขนาดคือ 2 x 2 mm. หรือ 2 x 1 mm. ซึ่งในตารางที่ 1 แสดงเบอร์ของไฟโรอิเลคทริก
และขนาดของมัน

ในทางไฟฟ้านั้น ตัวตรวจจับประกอบด้วย

- ตัวเก็บประจุ (ตัวไวแสง)
- เอ็นแชนแนลเฟต (n-channel Fet)
- วงจรนอนลิเนียร์ (Non-linear)

ซึ่งทั้งหมดแสดงในรูปที่ 5.3 ส่วนรูปที่ 5.4 เป็นลักษณะจริง ๆ ภายใน

วงจรรอนลิเนียร์ มีประโยชน์อย่างมากในตัวตรวจจับ คือมันใช้ป้องกันเกตของ
เฟต (ซึ่งเป็นส่วนหนึ่งของวงจรมอดซึ่งอิมพีแดนซ์) ที่อาจจะเสียหายได้เนื่องจากแรงดันไฟลบที่
เกินมาก ๆ และยังทำหน้าที่จำกัดแรงดันของตัวไฟโรอิเลคทริก จากการเปลี่ยนแปลงอุณหภูมิ
รอบ ๆ ตัวของมัน ซึ่ง จะทำให้เกิดการโอเวอร์โหนดของวงจรรีแอมป์


เซรามิค ลากรที่นำมาทำเป็นตัวไวแสง

ไฟโรอิเลคทริกแบบที่ประกอบด้วยแผ่นเซรามิค ซึ่งค้นคว้าได้ที่ห้องทดลองของ
บริษัทลิปลีส แผ่นเซรามิคที่มีชื่อว่า ลินไซโคเนต ไตคาเนต (leanzirconate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

titanate) ถูกผ่านกรรมวิธีได้ไปในขนาดที่เพียงพอจนทำให้มีคุณสมบัติในการเป็นตัวตรวจจับสัญญาณอินฟราเรดซึ่งตัวตรวจจับนี้จะไม่มีความไวต่อน้ำและอื่น ๆ ดังนั้น มัน

สามารถจับต้องได้เหมือนกับพวกเซมิคอนดักเตอร์ที่ใช้ในโรงงานทั่ว ๆ ไป วัสดุชนิดนี้มีอุณหภูมิคูรีที่สูงมาก และสามารถทำงานได้กับอุณหภูมิสูงถึง 100 องศา C. ยิ่งไปกว่านั้น มันยังมีผลตอบสนองได้ดีต่อการเปลี่ยนแปลงอุณหภูมิเพียงเล็กน้อย




รูปที่ 5.2 ตำแหน่งโดยละเอียดของอินฟราเรดภายใน

Sensitive element dimensions	Spectral response	
	6.5 to > 14 μm	1 to > 15 μm
2 x 1 mm	RPY86	RPY87
2 x 2 mm	RPY88	RPY89


ตารางที่ 1 รุ่นของเซรามิคไพโรอิเล็กทริกดีเทคเตอร์ที่มีขาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.3 สัญลักษณ์ของไพโรอิเล็กทริก

อุณหภูมิต่ำ คืออุณหภูมิที่ทำให้คุณสมบัติการเป็นแม่เหล็กของเนื้อสารเปลี่ยนจากเฟอร์โรแมกเนติก (ferromagnetic) ไปเป็นพาราแมกเนติก (paramagnetic) ปกติต่ำกว่าจุดหลอมละลายของสารนั้น ๆ



รูปที่ 5.4 แสดงรูปทรงภายในตัวจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารเฟอร์โรแมกเนติก เป็นสารที่โมเลกุลมีคุณสมบัติเป็นแม่เหล็กอยู่แล้ว เมื่อมีสนามแม่เหล็กภายนอกมากระทำ สนามแม่เหล็กเนื่องจากไดโพลแม่เหล็กภายในเนื้อสารจะเสริมกับสนามภายนอกทำให้สนามผลรวมภายในมีความเข้มสูงกว่าสนามภายนอกหลายเท่า และเมื่อ สนามแม่เหล็กภายนอก ถูกแยกออกไปแล้ว สนามภายใน ก็จะมีค่าความเข้มเหลือค้างอยู่บ้าง


สารพาราแมกเนติก สารชนิดนี้มีคุณสมบัติของแม่เหล็กถาวรอย่างอ่อน แต่จะไม่แสดงตัวเป็นแม่เหล็ก ถ้าไม่มีสนามแม่เหล็กจากภายนอกมากระทำ เมื่อมีสนามแม่เหล็กจากภายนอกมากระทำ ไดโพลแม่เหล็กในเนื้อสารนี้จะให้สนามเสริมกับสนามภายนอกเล็กน้อย ทำให้ขนาดความเข้มผลรวมของสารแม่เหล็กภายในเนื้อสารสูงกว่าภายนอกไม่มากนัก

5.2 ทฤษฎีเบื้องต้นของไฟโรอิเล็กทริก

ไฟโรอิเล็กทริก เซรามิค (pyroelectric ceramic) ประกอบด้วยมวลของผลึกเล็ก ๆ มากมาย แต่ละผลึกจะมีลักษณะเป็นขั้วไฟฟ้า 2 ขั้ว คือบวก และ ลบ โดยลักษณะนี้เราเรียกว่า ไดโพลโมเมนต์ (dipole moment) และที่อุณหภูมิสูงกว่า

อุณหภูมิคูรี (ขึ้นอยู่กับชนิดสาร) ผลึกจะไม่มีสถานะไดโพลโมเมนต์ดังกล่าวแต่ถ้าอุณหภูมิต่ำกว่าอุณหภูมิคูรี ขั้วไฟฟ้าของแต่ละผลึกจะมีทิศทางต่าง ๆ กันอย่างไม่เป็นระเบียบ ดังแสดงในรูปที่ 5.5a

ดังนั้นถ้าเราให้ความร้อนต่ำกว่าอุณหภูมิคูรี และให้สนามไฟฟ้าแก่มันแต่ละไดโพลโมเมนต์จะเกิดการเรียงตัวกัน อย่างไม่เป็นระเบียบ ตามสนามไฟฟ้าที่บ่อนให้ จึงแสดงให้ดูในรูปที่ 5.5b หลังจากมันเย็นตัวลง และเอาสนามไฟฟ้าออก สถานะดังกล่าวก็ยังคงอยู่ ทำให้เซรามิคมีลักษณะเป็นขั้วเกิดขึ้น จากนี้เราก็เอาแผ่นอิเล็กโทรดวางลงบนผิวทั้ง 2 ด้านของเซรามิคอีกที



รูปที่ 5.5ก. ขั้วไฟฟ้าสับสน ข. เรียงเป็นระเบียบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขนาดของประจุที่ปรากฏที่ผิวหน้าของอิเล็กโทรดสัมพันธ์กับประจุภายใน คือไดโพลโมเมนต์นั่นเอง ซึ่งการรวมตัวและการแยกตัวของประจุแสดงในรูปที่ 5.6

จำนวนไดโพลโมเมนต์ทั้งหมดในเนื้อสารเซรามิค (M) หาได้จาก

$$M = PA_d.$$

P คือ ไดโพลโมเมนต์ ต่อหนึ่งหน่วยปริมาตร

d คือ พื้นที่ของอิเล็กโทรดทั้ง 2

และประจุบนผิวหน้าของอิเล็กโทรด (Q_s) มีค่าดังนี้

$$Q_s = PA$$

โดยปกติไฟโรอิเล็กทริก จะมีการเปลี่ยนแปลงทางไฟฟ้าอันเนื่องมาจากอุณหภูมิ โดยไดโพลแต่ละตัว หรือผลรวมของไดโพลโมเมนต์อาจจะลดลง เพื่อไดโพลเกิดการเคลื่อนตัวอย่างไม่เป็นระเบียบ เมื่ออุณหภูมิเปลี่ยนแปลงโดยเร็ว ดังนั้นเมื่ออุณหภูมิของวัสดุเพิ่มขึ้น ประจุที่อยู่บนผิวหน้าของเซรามิคจะลดลง ผลอันนี้จะทำให้เกิดแรงดันไฟฟ้าคร่อมที่อุปกรณ์ตามสมการ

$$Q = CV$$

$$Q = \text{ประจุ}$$

$$C = \text{ค่าความจุ}$$

$$V = \text{แรงดันไฟฟ้า}$$

ประจุที่เกินนี้จะไหลลงสู่วงจรซึ่งตัวไฟโรอิเล็กทริกต่ออยู่ ขนาดของประจุที่เกินมานี้ มีความสัมพันธ์กับสัมประสิทธิ์ของตัวไฟโรอิเล็กทริก (λ) ซึ่งเป็นค่าอัตราส่วนระหว่างการเปลี่ยนแปลงของโพลาริเซชัน (polarisation) กับอุณหภูมิโดยรูปที่ 5.7 แสดงค่าของตัวอุณหภูมิ

สำหรับการ เปลี่ยนแปลงเพียงเล็กน้อยของอุณหภูมิ (ΔT) ประจุที่เกิน (ΔQ) หาได้จาก

$$\Delta Q = \lambda A \Delta T$$

ประจุที่เพิ่มขึ้นทำให้เกิดแรงดันไฟฟ้าเปลี่ยนแปลง หาได้จาก

$$\Delta V = \Delta Q / C_e$$

$$= \lambda A \Delta T / C_e$$

Ce คือ ค่าความจุทางไฟฟ้า (Electrical capacitance) ระหว่างผิวหน้าของแผ่นอิเล็กโทรดทั้ง 2 เพื่อที่จะให้ได้ผลดีที่สุดในการใช้โฟโรอิเล็กทริกเป็นตัวตรวจจับสัญญาณอินฟราเรด เข้ามืดที่นำมาทำเป็นตัวไวแสง (sensitive element) ต้องมีขนาดบางมาก ๆ เมื่อพิจารณาความเข้มของสัญญาณอินฟราเรดเป็นกำลังวัตต์ RMS (Wrms) ต่อหนึ่งหน่วยพื้นที่ ซึ่งแอปพลิเคชันเปลี่ยนแปลงเป็นลักษณะคลื่นรูปไซน์ ที่ค่าความเร็วเชิงมุมต่าง ๆ (ω) ทำให้ Cth (JK) แทนค่าความจุความร้อน (Thermal capacitance) ของตัวความไว ดังนั้น λT หาได้จาก

$$\lambda T = W T / j \omega C_{th}$$

ค่าของ $\omega C_{th} R_{th}$ มีค่ามากกว่า 1 ซึ่ง R_{th} คือค่าความต้านทานทางอุณหภูมิต (thermal resistance)

ค่าของ $\omega = 1 / C_{th} R_{th}$ (สำหรับเบอร์ RPY 86 ถึง 89 มีค่า $\omega = 1$ Hz)

เมื่ออุณหภูมิเพิ่มขึ้นทำให้สัญญาณไฟฟ้าเพิ่มขึ้นดังนี้


$$\begin{aligned} \lambda V &= A \lambda T / C_e \\ &= A \Delta 2 \cdot W / j \omega C_{th} C_e \end{aligned}$$

จากสมการด้านบนจะเห็นว่า เมื่อค่าของความถี่เพิ่มขึ้นทำให้แรงดันไฟฟ้าที่เกิดขึ้นลดลง และแรงดันนี้จะล่าหลังสัญญาณจากการแผ่รังสีความร้อนอยู่ 90 องศา และกระแสหาได้จาก

$$\begin{aligned} i &= \lambda V j \omega C_e \\ &= W A \Delta 2 / C_{th} \end{aligned}$$


การแยกซึ่งของตัวตรวจจับกับชุดขยายสัญญาณ

ตัวตรวจจับยังประกอบด้วยเฟดที่มีสัญญาณรบกวนต่ำ ซึ่งชาซอร์สและซาเตรนถูกต่อออกไปใช้งานข้างนอก ผู้ใช้สามารถออกแบบภาคปรีแอมป์ได้อย่างอิสระ และเป็นตัวแยกซึ่งอิสระแต่ละระหว่างตัวความไวกับภาคขยายด้วย



รูปที่ 5.6 การเปลี่ยนแปลงของโพราไรซ์กับอุณหภูมิ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.7 การแยกประจุเพื่อวิเคราะห์

5.3 การออกแบบวงจรปรับแอมป์โดยใช้เฟ็ด

เราต้องมีความเข้าใจในคุณสมบัติทางไฟตรงของเฟ็ดแต่ละชนิด เช่นในรูปที่ 5.8
 เกตและขอลมีแรงดันไฟตรงเท่ากัน ดังนั้น กระแสไหลผ่าน RL มีค่าเท่ากับ I_{dss} ของเฟ็ด
 อย่างไรก็ดี I_{dss} ของเฟ็ดที่ใช้มีค่าอัตราส่วนของ ค่าสูงสุดคือ 3:1 อัตราการขยายของวง
 จรคือ $RLgfs$ (gfs คือคอมมอนซอร์สมีแรงดันตก-คร่อมเป็น " 0 ") ซึ่ง RL ถูกกำหนดด้วย

$$V_s / I_{dss(max)}$$

อัตราขยายของวงจรมีขึ้นอยู่กับ gfs และสัญญาณอินพุตที่มีค่าเป็นลบเท่านั้น



รูปที่ 5.8 การใช้เพ็คเป็นปริแอมป์


การใส่วงจรแบบชอร์สตาม

ส่วนมากวงจรที่ใช้ในการเป็น แมคซึ่งอิมพีแดนซ์ ของวงจรปริแอมป์คือวงจรชอร์ส ฟอลโลเวอร์ ดังแสดงในรูป 5.9 ก ซึ่งวงจรนี้เป็นการใช้ไบแอสแบบความคุมกระแสที่ถูกต้องพอเหมาะด้วยตัวเอง (self bias) ซึ่งจุดการทำงานแสดงในกราฟรูปที่ 5.9 ข

อัตราขยายของวงจรนี้มีค่าน้อยกว่า 1 ซึ่งหาได้จาก

$$G = R_L / (R_L + 1/g_{fs})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.9 ก. ขอรส์สองดิน ข. เส้นการทำงานและเส้นโหลด ค. ขอรส์ต่อไฟลบ

ขอรส์ตามกับแหล่งจ่ายไฟลบ

วงจรนี้แสดงดังรูปที่ 5.9 ก. อัตราการขยายขึ้นอยู่กับค่าของ β_{FE} เพราะค่าของ R_L สามารถเพิ่มขึ้นได้ต่อเมื่อมันต่อกับไฟลบ และต้องแน่ใจว่าขาขอรส์เป็นบวกเมื่อเทียบกับขาเกต ดังนั้นกระแสที่ไหลผ่าน R_L จึงมีค่าน้อยกว่า $I_{DSS(min)}$

หรือ $\text{unity-gain amplifier}$ อัตราขยายของวงจรสามารถให้มีค่าเท่ากับ "1" ได้ โดยอาศัยการป้อนกลับจากขาขอรส์ไปยังขาเดรน เมื่อเพิ่มแรงดันที่ขาเกตทำให้กระแสที่ขาเดรนเพิ่มขึ้น ซึ่งเป็นสาเหตุมาจาก PNP ทราซิสเตอร์นำกระแสมากขึ้น ซึ่งเท่ากับเป็นการเพิ่มแรงดันที่ขาขอรส์ วงจรนี้ทำงานเป็นขอรส์ตาม และไม่ต้องการแหล่งจ่ายไฟลบ วงจรแสดงในรูปที่ 5.10

5.4 วงจรขยายสัญญาณไฟลบ

วงจรขยายแบบที่แสดงในรูปที่ 1.10 ซึ่งมีผลตอบสอง เฉพาะสัญญาณที่เป็นสัญญาณไฟลบเท่านั้น และเอาต์พุตที่ได้จะเป็นค่าที่เปลี่ยนแปลง ซึ่งคิดเทียบกับกราวด์สมการที่ใช้ในการคำนวณมีดังนี้


$$w_L = 1/C1 * R1$$

$$G = (R3 + R2)/R2$$

$$V_{io} = I_L R1 ((R3 + R2)/R2)$$

อุปกรณ์ต่าง ๆ มีค่าดังนี้

- R1 = 200 Kohm
- R2 = 100 Kohm
- R3 = 5.6 Mohm
- C1 = 4.7 uF



รูปที่ 5.10 วงจรขยายไฟสลัป

การวัด ขอบทางความถี่ของวงจขยาย

วงจรในรูปที่ 5.11 มีมลคอนสทนดงเฉพาะสัญญาณทางไฟสลัปเท่านั้น และยังสามารภใช้สำหรับชดเชยความถี่ได้อีกด้วย แรงดันจากตัวไฟโรอิเลคทริกมีค่าลดลงเมื่อดความถี่สัญญาณเพิ่มขึ้นซึ่งอัตราการขยายสัญญาณของวงจรมีค่าเพิ่มขึ้นเมื่อดความถี่เพิ่มขึ้น (เพื่อชดเชยกัน)

การออกแบบทำ ได้ดังนี้

$$w_L = 1/C1 * R1$$

$$G = -R2/R1$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{10} = -1LR2$$

ลักษณะการตอบสนองของตัวไฟโรอิเลคทริก

หน่วยที่ใช้วัดอัตราการตอบสนองของตัวไฟโรอิเลคทริก คือ แรงดันที่เอาต์พุต เป็นโวลต์ (V) ต่อกำลัง เป็นวัตต์ (W) ของรังสีที่ตกกระทบตัวมันโดยสัญญาณเอาต์พุตนี้จะถูกวัดที่เอาต์พุตของภาคปริแอมป์ ซึ่งในที่นี้มีอัตราการขยาย = 5 เท่า (ดังได้อธิบายไว้แล้ว) แต่ถ้าหาก อัตราขยายนี้เปลี่ยนไป ค่าอัตราการตอบสนองก็จะเปลี่ยนไปด้วย

ในข้อมูลเฉพาะตัวของ ไฟโรอิเลคทริก ค่าตอบสนองคือ ค่าในวงเล็บ เช่น (500 k, 10) หรือ (10 um, 10)



รูปที่ 5.11 วงจรขยายชุดเซยความถี่

คำแนะนำ โดยทั่วไปในการใช้ตัวเซรามิกไฟโรอิเลคทริก

1. ไม่ควร เอาพลาสติกที่ครอบตัวมันออกจนกว่าจะนำมันมาประกอบในวงจรเพื่อ ช่างกันไม่ให้ช่องแสงผ่านเสียหายได้ และป้องกันไขมันบนนิ้วมือเปื้อนช่องผ่านแสงซึ่งจะลดออก ยาก ซึ่งจะทำให้คุณสมบัติในการส่งผ่านแสงลดลง

2. แผ่นวงจรพิมพ์และ รีจก เกิดขอบ ๆ วงจรปริแอมป์ต้องสะอาด และอุปกรณ์ที่ใช้ ต้อง เป็นพวกที่มีสัญญาณรบกวนต่ำ และมีกระแสรั่วไหลน้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ในการใช้งานต้องระวังไม่ให้ตัวถังสัมผัสกับซาซอส หรือ เตรีน เนื่องจากจะทำให้เกิดเลื้อยหายได้ (ในขณะที่ท่อไฟเลี้ยงวงจรแล้ว)

4. ตัวฟิลเตอร์แบบเคย์โลต์ฟิลเตอร์จะเหมาะสมกับตัวดีเทคบางชนิดเท่านั้น เพราะมันจะป้องกันไม่ให้แสงในย่านตามองเห็น (ซึ่งมาจากแหล่งกำเนิดที่ไม่ทราบแน่นอน) และแสงที่มีความยาวคลื่นสั้นผ่านไปได้ แต่ยอมให้คลื่นยาวผ่านได้

ส่วนแบบซิลิคอน วินโดว์ (silicon window filter) ป้องกันที่แสงช่วงตามองเห็นได้ แต่ไม่ใช่ทั้งคลื่นสั้นและยาว

5. ในระบบนี้ทำงานกับความถี่ค่อนข้างต่ำมาก อากาศที่เคลื่อนที่ผ่านตัวดีเทคเตอร์ในแนวระดับสายตา อาจเป็นสาเหตุให้เกิดการทำงานที่มีผิดพลาด ดังนั้น ควรเก็บตัวดีเทคไว้ใต้อาภาชนะปิดจะช่วยแก้ปัญหานี้ได้ครับ




บทที่ 6

เฟรสเนลเลนส์

เฟรสเนลเลนส์ ประกอบด้วยเลนส์ขนาดเล็ก ๆ หลายชุดวางเรียงกันไป ซึ่งจะให้ความยาวโฟกัสที่สั้นมาก ทำด้วยวัสดุพลาสติกสังเคราะห์พิเศษจะยอมให้เฉพาะแสงที่ตาคนมองไม่เห็น (แสงอินฟราเรด) ผ่านเข้าไปได้เท่านั้น ประกอบด้วยเลนส์ทั้งหมด 24 ชั้นรวมกันทำให้มุมในการรับแสงกว้างถึง 90 องศา

ภาพส่วน
เป็นฉลิมพร



รูปที่ 6.1 เลนส์รวมแสงอินฟราเรดแบบ 24 หน้า

(24 FACES INFRARED FRESNELLEN)

เลนส์ 9 อันบน	สำหรับจับระยะไกลได้ถึง	12 เมตร
เลนส์ 8 อันกลาง	สำหรับระยะปกติได้ถึง	8 เมตร
เลนส์ 5 อันล่าง	สำหรับระยะสั้นได้ถึง	4 เมตร
เลนส์ 2 มุมล่าง	สำหรับระยะประชิด	1 เมตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.1 คุณสมบัติ (Specification)

โบโรซิลิเกต พลาสติก


ดัชนีหักเหแสง = 1.52 ที่ 10.6 ไมครอน

Refractive index = 1.52 at 10.6 Micron

ไฟกัสแสง = 2.5 ซม.

Focus = 2.5 Cm.

ผิวหน้าเรียบหันออกไปยังด้านแสงเข้า ผิวโค้งหันหน้าเข้าหาตัวรับแสง




รูปที่ 6.2 รัศมีในการรับตามแนวตั้งเมื่อเลนส์อยู่สูง 2 เมตร

6.2 ประโยชน์ของเฟรสนอลเลนส์

- เพิ่มระยะในการรับ หรือ ตรวจจับของ pyroelectric detector
- เพิ่มระยะในการรับของตัวรับแสงอินฟราเรด เช่น อินฟราเรดไฟโต ทรานซิสเตอร์ อินฟราเรดไฟโตไดโอด ไฟโตไวตาอิก
- ตัดแสงรบกวนให้ตัวรับแสงอินฟราเรดทุกชนิด จากแสงที่ตามองเห็น
- เพิ่มระยะในการบังคับของอินฟราเรดรีโมทคอนโทรล เช่น ทีวี วีซีโอเปิดปิด ประตู หรือ โรงรถ หรือ ระบบกันขโมย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.3 รัศมีในการรังไข่ในเขื่อนคอนกรีตรับประมาณ 90 องศา


6.3 การติดตั้ง

วางเลนส์ห่างจากตัวรับแสง 2.5 เซนติเมตร



รูปที่ 6.4 การวางตัวรับแสงห่างจากเลนส์

เอกสารนี้เป็นเอกสารที่สําคัญที่ต้องการให้มรดกไว้ซึ่งสามารถวางได้รัศมี 2.5 เซนติเมตร ระยะโยชน์ด้านการค้า ไม่ช้ากรณิใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.5 การวางเส้นลวด 2.5 เซนติเมตร

ในการใช้งานพื้นที่ที่ถูกตรวจจับจะถูกแบ่งออกเป็น ส่วน ๆ ตามจำนวนเส้นลวด ที่ประกอบเข้าด้วยกัน เมื่อจำนวนเส้นลวดเพิ่มมากขึ้น ก็จะทำให้ความสามารถตรวจจับครอบคลุมพื้นที่ได้กว้างขึ้นดังแสดงในรูปที่ 21

เมื่อมีคนหรือสัตว์เคลื่อนที่จากพื้นที่ส่วนหนึ่ง ไปยังอีกส่วนหนึ่ง ซึ่งอยู่ในรัศมีของเฟรสนอลเส้นลวด จะเกิดการเปลี่ยนแปลงในทางอุณหภูมิจึงมีเส้นลวดทำหน้าที่เป็นตัวรวมแสงหรือ พลังงานความร้อนที่แผ่ออกมาไปยังจุดโฟกัส ซึ่ง ณ จุดนี้เป็นตำแหน่งที่เราติดตั้งตัวรับแสง คือ ไฟโรอิเล็กทริกไว้ ซึ่งมันจะรับรู้การเปลี่ยนแปลง และ ผลิตสัญญาณป้อนเข้าวงจรกำเนิดสัญญาณเตือนภัยอีกทีหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.6 แสดงพื้นที่ที่แยกตรวจจับแบ่งออกเป็น ส่วน ๆ ตามจำนวนของเลนส์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออปเพอเรชันแนล แอมพลิฟายเออร์
(OPERATIONAL AMPLIFIER)

7.1 ออปแอมป์ทั่ว ๆ ไป

ในรูปที่ 7.1 แสดงวงจรภายในของออปแอมป์ตัวหนึ่งเบอร์ uA 741 ซึ่งจัดได้ว่าสามารถใช้งานได้อเนกประสงค์ และในการอธิบายนี้เลือกใช้เบอร์ดังกล่าวนี้เป็นตัวอย่างในการอธิบาย โดยที่ออปแอมป์เบอร์อื่น ๆ ก็คล้ายคลึงกัน


จากรูปที่ 1 จะเห็นว่าวงจรนี้ประกอบด้วย ดิฟเฟอเรนเชียล อินพุต (Q1 และ Q2) ตัวขับเคลื่อนมีอัตราขยายสูง (Q 18) และภาคอินพุต คอมพลิเวนท์รี ซิมเมตริก คลาส AB (Q14 และ Q20) ส่วนทรานซิสเตอร์ที่เหลือใช้ในการจัดไบอัส และ ใช้ในวงจรขยาย



รูปที่ 7.1 วงจร equivalent ของออปแอมป์ uA 741


การปรับแต่ง "นัล ออฟเซ็ท" ทำได้ด้วยการใส่โพเทนทิโอมิเตอร์ค่า 10 กิโล-โอห์มระหว่างขาที่ 1 กับขาที่ 5 ของออปแอมป์ และ ต่อขากลาง (ของโพเทนทิโอมิเตอร์) เข้ากับ -Vcc และการป้องกันการลัดวงจรทำได้โดยการใส่ทรานซิสเตอร์จำกัดกระแส (Q15) ที่ภาคเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.2 แสดง Pad layout และลักษณะการต่อจริง

ในรูปที่ 7.2 นั้นแสดง Pad layout และลักษณะการต่อจริง ของออฟแอมป์ $\mu A 741$ ขอให้ลองพิจารณาเปรียบเทียบกับวงจรในรูปที่ 7.1 สำหรับรูปที่ 7.3 เป็นตัวอย่าง ตัวถัง ซ็อกเก็ต และ mounting ของออฟแอมป์ $\mu A 741$



(ก) mounting pad

(ข) ตัวถังแปะ-ที่ 8 ขา

(ค) ซ็อกเก็ต


รูปที่ 7.3 ออฟแอมป์เบอร์ $\mu A 741$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2 การป้อนกลับ

การป้อนกลับ (feedback) ในออปแอมป์ทำเพื่อให้สามารถนำไปใช้ในงานต่างๆ ได้หลายอย่าง ซึ่งทำได้ง่ายมากทีเดียว โดยการป้อนกลับเข้าระหว่างขาเข้าที่พุด กับ ขาอินพุทแบบกลับ ด้วยตัวต้านทานเพื่อใช้เป็นตัวแบ่งแรงดัน ตัวแบ่งแรงดันนี้มีความสำคัญมาก เพราะจะทำให้การป้อนกลับทางลบจริง ๆ ที่ระดับขยาย (หรืออัตราขยาย) ที่ต้องการ

ในกรณีวงจรมิด (closed-loop) อัตราขยายนี้ขึ้นอยู่กับขนาดของความต้านทานป้อนกลับ ส่วนกรณีวงจรเปิด (open-loop) หรือไม่มีความต้านทานป้อนกลับนั้น อัตราขยายสามารถตัดออกไปได้ในการออกแบบส่วนใหญ่ แต่ก็ใช้ในวงจรเปรียบเทียบแรงดัน และ วงจรตรวจระดับเหมือนกัน



รูปที่ 7.4 การป้อนกลับในวงจรออปแอมป์

ทฤษฎีการทำงาน

ดังได้กล่าวมาแล้วในหัวข้อของการป้อนกลับว่า อัตราขยายของออปแอมป์นั้นถูกควบคุมจากภายนอก อาจกล่าวได้ว่าออปแอมป์มีอัตราขยายเป็น "อนันต์" (infinity) ภายในการควบคุมของกำลังที่จ่ายให้ และอาจกล่าวได้อีกว่ามีอินพุท อิมพีแดนซ์เป็นอนันต์ และ เอาท์พุท อิมพีแดนซ์เป็น "0" ใช้อีกด้วย

ในขณะที่ไม่มีสัญญาณป้อนเข้าที่อินพุทแบบกลับ หรือ อินพุทแบบไม่กลับ อย่างใดอย่างหนึ่ง เอาท์พุทจะเป็น "0" แต่เมื่อมีสัญญาณชุดหนึ่งป้อนเข้าที่อินพุทอันหนึ่งแล้ว อินพุทที่ตรงข้ามจะพยายามมิให้ด้านเข้าไปถึงระดับสัญญาณนั้น ทั้งนี้เพื่อว่าจะได้มีความแตกต่างระหว่างอินพุททั้งสองเป็น "0" เสมอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการที่การบ่อนกลับจากเอาต์พุทแบบกลับ ดังนั้นเอาต์พุทก็จะต้องมีขนาดที่จะใช้ขับอินพุทสองอันให้ใกล้เคียง mu_{11} (หรือค่าต่ำมาก ๆ) เสมอ สำหรับกระแสที่มีค่าค่อนข้างต่ำที่อินพุท จนอาจจะสมมติได้ว่าไม่มีเลยก็ได้ ส่วนขั้วเอาต์พุทนั้นมีเฟลเตียวกันกับอินพุทแบบไม่กลับ และ ต่างเฟลกับอินพุทแบบกลับ

7.3 การออกแบบวงจรขยายแบบกลับ (Inverting Amplifier)

วงจขยายแบบกลับที่ใช้โอพแอมป์มีการออกแบบอยู่ด้วยกัน 2 อย่างคือ ไฟตรง กับ ไฟสลับ วงจขยายเหล่านี้จะให้อัตราขยายกระแส และ อัตราขยายแรงดันค่อนข้างจะสูงสามารถนำไปใช้งานต่าง ๆ ได้อย่างแพร่หลาย เช่น ในระบบการควบคุมอัตโนมัติ ระบบเสียง ระบบสื่อสาร ต่าง ๆ เป็นต้น จากการที่มีอัตราขยายแรงดัน และ อัตราขยายกระแสที่สูงโดยปกติจึงต้องป้องกันอุปกรณ์เสียหายด้วยตัวจำกัดกระแส (current limiter) และอินพุทที่บ่อนให้กับวงจขยายตัวกล่าวจะไม่กินค่าแรงดันแหล่งจ่าย

วงจขยายไฟสลับแบบกลับ (Inverting AC Amplifier)


ในกรณีของวงจขยายไฟสลับแบบกลับ อัตราขยายแรงดันสัญญาณสูง ๆ อาจมีค่าถึง 100000 เท่า อินพุท อิมพีแดนซ์ ควรมีค่ามากกว่าความต้านทานแหล่งกำเนิด ส่วนเอาต์พุท อิมพีแดนซ์ที่มีค่าต่ำมาก เพราะฉะนั้นในการคำนวณสามารถตัดทิ้งได้

ตามรูปที่ 2.6 ตัวต้านทาน R_1 ที่ใช้ควรมีค่ามากกว่าความต้านทานจากแหล่งกำเนิดมาก ๆ โดยตัวต้านทาน R_1 นี้จากลวดได้ว่าเท่ากับอินพุท อิมพีแดนซ์ เนื่องจากขา 2 เป็น effective ground เพราะขา 3 ลงดินอยู่ ตัวต้านทาน R_1 ซ่ออยู่ระหว่างอินพุทแบบกลับขา 2 กับสัญญาณอินพุทสำหรับการจัดวงจรบ่อนกลับขาในรูปที่ 7.4 จัดไว้ระหว่างเอาต์พุทขา 6 กับอินพุทแบบกลับขา 2 และเช่นเดียวกันกำลังของวงจจะบ่อนเข้าทางขา 4 และขา 7

ถ้าหากปลัดกำลังที่บ่อนให้ข้างใดข้างหนึ่งออก ก็จะทำให้เกิดปรากฏมีแรงดันเอาต์พุทจำนวนมากที่ขา 6 ซึ่งแน่นอนย่อมขึ้นอยู่กับอุปกรณ์ที่ใช้ สำหรับในกรณีที่อุปกรณ์ไม่มีการป้องกันภายใน ผู้ออกแบบควรคำนึงถึงผลเสียที่อาจเกิดขึ้นเมื่อไม่มีกำลังอินพุทจ่ายให้ด้วย

ตัวเก็บประจุ C_1 ที่เห็นในวงจรมัน การเลือกค่าจะเป็นฟังก์ชันหนึ่งของความถี่และ อินพุท รีแอกแตนซ์ โดยการออกแบบนี้ที่ความถี่สูงถึง 10 กิโลเฮิร์ต ถ้าใช้โอพแอมป์เบอร์ $uA 741$ ซึ่งที่ความถี่นั้นสัญญาณจะ roll off ที่ 20 เดซิเบลต่อดีเซด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$A_v = \frac{-R_2}{R_1}$$

รูปที่ 7.5 วงจรขยายไฟสลับแบบกลับ

7.4 วงจรขยายแบบอัตราขยายเท่ากับ 1




รูปที่ 7.6 ปริ๊นแอมป์อัตราขยายเป็น 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อเสนอแนะสำหรับวงจรมัลติเพล็กซ์

ตัวอย่างของวงจรมัลติเพล็กซ์ (แสดงดังรูปที่ 11) ซึ่งมีอัตราขยายเท่ากับ 4.8 ซึ่งถูกกำหนดด้วยค่าความต้านทาน 1.8 KILOOHM และ 470 OHM ซึ่งต่ออยู่ที่ขาอินพุต ความแรงของสัญญาณรบกวนที่เอาต์พุตของวงจรประมาณ 250 nVHz^{Δ-1/2} ที่ 10 Hz และมีเอาต์พุตอิมพีแดนซ์ประมาณ 200 OHM ไฟตรงที่เอาต์พุตเมื่ออินพุตมีค่าเป็น "0" จะมีค่าระหว่าง 2 V ถึง 7 V เราสามารถกำหนดอัตราขยายที่สูงกว่านี้ได้โดยเลือกค่าความต้านทานให้เหมาะสมกับเฟ็ดแต่ละตัวอัตราขยายของวงจรมัลติเพล็กซ์มีความสำคัญมาก เพราะจะต้องทำให้มีสัญญาณรบกวนต่ำสุด ซึ่งในการใช้โอบีแอมป์เป็นวงจรมัลติเพล็กซ์มักจะมีปัญหาเรื่องสัญญาณรบกวนเข้ามาเกี่ยวข้องด้วย



รูปที่ 7.7 วงจรมัลติเพล็กซ์ที่แนะนำให้ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.5 ภาคขยายสัญญาณ

ถ้าวงจขยายที่ต่อจากวงจปรีแอมป์ปรึฟาย ทำให้ระดับสัญญาณรบกวนเพิ่มขึ้นน้อยกว่า 10% ดังนั้น ระดับสัญญาณรบกวนที่อินพุทของมัลติพลายเออร์มีค่าน้อยกว่า 1/3 ของระดับสัญญาณรบกวนจากเอาพุทของวงจปรีแอมป์

ถ้าสัญญาณรบกวนทางเอาพุทของวงจปรีแอมป์มีค่า = 250 nVHz^{-1/2} ดังนั้น ระดับสัญญาณรบกวนของวงจขยายก็ควรมีค่า = 80 nVHz^{-1/2} ที่ 10 Hz

ดังนั้นออปแอมป์เบอร์ TCA520B จึงเหมาะสมจะใช้กับงานนี้ ซึ่งมีสัญญาณรบกวนทางอินพุท = 30 nVHz^{-1/2} ที่ 10 Hz (ในขณะที่ออปแอมป์เบอร์ 741 มีค่านี้ = 70 nVHz^{-1/2} ที่ 10 Hz)

ดังนั้นวงจขยายควรใช้ออปแอมป์ที่ใช้งานสำหรับความถี่ต่ำ ๆ และค่าเวลาในการหน่วง (time-constant()) ของวงจควรมีค่ามาก และค่ากระแสรั่วไหลในตัวเก็บประจุต้องน้อยด้วย (ควรใช้ตัวเก็บประจุพวกแทนทาลัม) การที่ใช้ค่าสูง ๆ ก็เพื่อป้องกันการรบกวนที่เกิดผลจากการเปลี่ยนแปลงระดับแรงดันโดยเร็วของไฟตรง (DC drift)

ส่วนองค์ประกอบอื่น ๆ ที่ต้องนำมาพิจารณาเช่น ค่าไบแอสที่อินพุทของออปแอมป์ เป็นต้น (100 nA สำหรับเบอร์ TCA520B และ 500 nA สำหรับเบอร์ 741)

7.6 วงจขยายสัญญาณความถี่ต่ำ

วงจขยายที่แสดงในรูปที่ 12 มีอัตราขยายทางไฟตรง = 1 และต้องการแหล่งจ่ายเดียว ค่าตัวเก็บประจุ C1 ต้องมีค่ากระแสรั่วไหลน้อย สมการในการออกแบบมีดังนี้คือ

ค่าจำกัดทางความถี่ต่ำ

$$(low-frequency cut-off)w_L = 1/C1 * R1$$

อัตราขยายที่เหนือความถี่ wL คือ

$$G = R1 + R2/R1$$

อัตราขยายออฟเซต (amplifier offset)

$$V_{io} = I_L(R2 + R1)$$

ซึ่ง I_L เป็นกระแสรั่วไหลผ่าน C1

สำหรับอัตรขยายที่มีค่า = 50 ที่มีความถี่ต่ำกว่า 0.3 Hz ค่าต่าง ๆ ควร

เป็นดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- R1 = 100 kohm
- R2 = 5.6 kohm
- C1 = 4.7 uF

วงจรถ่ายความถี่ต่ำซึ่งมีลักษณะแบนทอแบนต่ำ

ในรูปที่ 7.9 เป็นวงจรถ่ายความถี่ต่ำที่มีค่าตอบสนองทางความถี่คล้าย ๆ กับวงจรถ่ายในรูปที่ 7.8 แต่ให้ระดับสัญญาณแบนทอแบนต่ำกว่าอุปกรณ์ต่าง ๆ มีค่าดังนี้


- R1 = 10 Kohm
- R2 = 5.6 Mohm
- R3 = 560 Kohm
- C1 = 4.7 uF



รูปที่ 7.8 วงจรถ่ายความถี่ต่ำไฟตรงเป็น 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการที่เราลดค่า R_1 ลงไป 10 เท่า นั้นทำให้ค่าของสัญญาณรบกวนลดลงซึ่งมีค่าอยู่ระหว่าง $40 \text{ nVHz}^{-1/2}$ ถึง $13 \text{ nVHz}^{-1/2}$ ผลของการทำงานต่าง ๆ สามารถทำให้เหมือนกับวงจรในรูปที่ 3.8 แต่ค่าของตัวเก็บประจุต้องมีค่า 47 uF ที่มีค่ากระแสรั่วไหลต่ำ




รูปที่ 7.9 เหมือนรูปที่ 7.8 แต่สัญญาณรบกวนต่ำ

7.7 ชมิตทริกเกอร์ (Schmitt Triggers)

7.7.1 หลักการของ คอมพาราเตอ์


วงจร ชมิต ทริกเกอร์ เป็นคอมพาราเตอ์ (comparator) ซึ่งมี ทรานซิสเตอร์ เซอเรคเตอ์ริสติก เป็น hysteresis โดยที่ คอมพาราเตอ์เป็นวงจรเปรียบเทียบ ระหว่างอินพุต กับ โวลเตจอ้างอิง สัญญาณเอาต์พุตของ คอมพาราเตอ์จะแสดงว่าสูงกว่า หรือ ต่ำกว่า โวลเตจอ้างอิง ดังแสดงในรูปที่ 7.10




รูปที่ 7.10 วงจรพื้นฐาน คอมพาราเตอ์

จากรูปที่ 7.11 ถ้าบ่อนโวลเตจเข้าที่ inverting ของคอมพาราเตอ์เอาต์พุตของสัญญาณจะเป็นบวกสำหรับ $v_s > v_t$ และเป็นลบสำหรับ $v_s < v_t$ ในรูปที่ 7.10 โดยที่สัญญาณเอาต์พุตจะเป็นบวกสำหรับส่วนของอินพุตที่เป็นบวก และเป็นลบสำหรับอินพุตที่เป็นลบโดยสัญญาณเอาต์พุตจะแกว่ง (Swing) อยู่ระหว่าง $+V_{cc}$ และ $-V_{cc}$ ดังนั้นรูปสัญญาณจะเป็นสัญญาณ ดิจิตอล

ส่วนในรูปที่ 7.12 แสดงหลักการได้ด (code) analog Amplitude ให้เป็นสัญญาณดิจิตอล โดยขนาดของสัญญาณเอาต์พุต จะมีขนาดจำเพาะที่ $+V_{cc}$ หรือ $-V_{cc}$ ดังที่ได้แสดงให้ในรูปที่ 7.12 ในส่วนของที่เป็น ตาราง



รูปที่ 7.11




รูปที่ 7.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.7.2 หลักการของ ชมิต ทรริกเกอร์


ถ้าใส่ตัวบ่อนกลับ (feedback) เข้าที่ขาบวกของออฟแอมป์ สถานะของวงจรจะกลับกับสถานะของลิเนียร์ วงจรจะไม่เป็นลิเนียร์ (non-linear) อีกต่อไป การเพิ่มขึ้นของโวลเตจ (+V) มากกว่า (-V) และถูกขยายโดย A เท่าของ op-amp แล้วถูกบ่อนกลับมายังขาบวกของ op-amp จะขับสัญญาณ v_o ให้เป็นบวกมากกว่าจนกระทั่ง v_o saturate ที่ $+V_{cc}$ ในทำนองเดียวกันถ้า (+V) ต่ำกว่า (-V) สัญญาณ v_o จะเป็นลบมากขึ้นเรื่อย ๆ จน saturate ที่ $-V_{cc}$




Output State	Corresponding Input Range
$+V_{cc}$	$v_s < \frac{R_2}{R_1 + R_2} V_{cc}$
$-V_{cc}$	$v_s > -\frac{R_2}{R_1 + R_2} V_{cc}$

(a) Schmitt trigger

(b) Analysis of range



(c) Transfer characteristic



(d) Waveform example for the special case $R_1 = R_2$

รูปที่ 7.13 แสดงอินเวรติ่ง ชมิต ทรริกเกอร์ (Inverting Schmitt trigger)

โดยทั่วไปแล้วสัญญาณที่ใช้ งาน ส่วนมากจะเป็นสัญญาณอนาลอกมีระดับไม่แน่นอน เช่นสัญญาณเสียง เป็นต้น ถ้าต้องการให้วงจรดิจิทัลอ่านสัญญาณเหล่านี้ได้จึงจำเป็นจะต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล ซึ่งวงจรชmittริกเกอร์ ก็เป็นวงจรชนิดหนึ่งที่จะช่วยในการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล 2 ระดับ

โดยปกติแล้วขนาดของเอาต์พุตจะมีขนาดสูงสุด และ ต่ำสุดต่ำกว่า

$$V_{o\ sat} = V_{cc} - (1-2) \text{ volt}$$


จากวงจรในรูปที่ 30 โวลต์เต็มอ้างอิงช่วงบวก (upper reference voltage) คือ

$$V_{ul} = R_1 / (R_1 + R_2) (+V_{o\ sat})$$

และโวลต์เต็มอ้างอิงช่วงลบ (lower limit reference voltage) คือ

$$V_{ll} = R_1 / (R_1 + R_2) (-V_{o\ sat})$$

สถานะของสัญญาณเอาต์พุตได้จากตารางในรูปที่ 30.



รูปที่ 7.14 แสดงวงจร noninverting Schmitt Trigger

จากรูปที่ 31 $V_{in} = R_2 / (R_1 + R_2) V_s + R_1 / (R_1 + R_2) V_o$

ถ้า $V_{in} > 0$ หรือ $V_s > (-R_1/R_2) V_o$ แล้ว

$$V_o = + V_{o\ sat}$$

ในทำนองเดียวกัน ถ้า $V_{in} < 0$ หรือ $V_s < (-R_1/R_2) * V_o$ แล้ว

$V_o = -V_{o\ sat}$ จากสมการจะเห็นได้ว่า เมื่อ V_{in} เป็นลบเอาต์พุตจะลดลงจนกระทั่ง V_o มีค่าต่ำสุด หรือ $V_o = V_o(\min)$ ซึ่ง Transfer Characteristic ดังแสดงในรูป

โดยที่ $V_{ul} = (R_1 / R_2) * V_o(\max)$

และ $V_{ll} = (R_1 / R_2) * V_o(\min)$

บทที่ 8

วิจารณ์และสรุปผลการทดลอง นาสซึน อินฟราเรด ดีเทคเตอร์

8.1 การทำงานของวงจร

สัญญาณที่ถูกตรวจจับได้จากเลนส์ จะตกกระทบตัวไมโรอิเล็กทริกซึ่งมีความยาวคลื่นของรังสีที่เกิด จากคน หรือ สัตว์ที่ถูกตรวจจับจะอยู่ในช่วง 1 - 15 ไมโครเมตร โดยย่านความถี่ที่ได้จากเอาท์พุทของตัวไมโรอิเล็กทริกนี้จะอยู่ในช่วง 0.3 - 3 Hz ซึ่งก็พอเพียงสำหรับตรวจจับการเปลี่ยนแปลงการแผ่รังสีอินฟราเรด อันเนื่องมาจากการเคลื่อนไหวของคน และ สัตว์

สัญญาณที่ออกจากตัวตรวจจับจะมีค่าที่น้อยมากคือ 1 mVp-p จากวงจรสัญญาณที่ถูกตรวจจับได้ จากตัวไมโรอิเล็กทริกเช่น เซอร์ ซึ่งถูกขยายด้วย เฟ็ดที่อยู๋ภายในตัว ฟิล์ม เซอร์ (IC2) จะป้อนให้กับขา 3 ของ IC3 โดยสัญญาณจะคัปปลิงผ่านตัวเก็บประจุ C6 จากค่าของตัวเก็บประจุนี้ป้องกันไม่ให้ความถี่ต่ำกว่า 0.3 Hz เข้าไปที่อินพุทของ IC 3 ซึ่ง IC 3 นี้เราต่อให้มีอัตราขยายสูงถึง 40 dB และอัตราการขยายเท่ากับ 1 เมื่อความถี่อินพุทมีค่าประมาณ 10 Hz ตัวความต้านทาน R2 , R5 , R6 , R7, และ R9 ทำหน้าที่เป็นวงจรป้อนกลับ


วงจรขยายชุดที่ 2 จะจัดวงจรเช่นเดียวกับชุดแรก โดยมี IC 4 ต่อเป็นวงจรขยายเฉพาะความถี่มีอัตราการขยายประมาณ 27 dB และมีอัตราการขยายเท่ากับ 1 ที่เอาท์พุทจาก IC 4 จะป้อนให้กับวงจรซิมทริกเกอร์คือที่ขา 3 ของ IC 5 โดยมี VR 1 เป็นตัวตั้งระดับความแรงของสัญญาณที่วงจรจะเริ่มทำงาน ซึ่งก็เปรียบเสมือนการปรับความไวของเครื่องนั่นเอง เอาท์พุทจากขา 6 ของ IC 3 จะป้อนให้กับส่วนทริกเกอร์ซึ่งประกอบด้วย R14 , R12 , C14 , D3 และ D4 ทุก ๆ ครั้งที่เอาท์พุทจาก IC 5 มีค่าเป็น "1" (+ 12 V) C14 ก็จะมีประจุเอาไว้โดยผ่านทาง R14 และ D4 ทุก ๆ ครั้งที่เอาท์พุทจาก IC 5 เป็น "1" (+ 12 V) C 14 ก็จะมีประจุเอาไว้โดยผ่านทาง R14 และ D4 ซึ่งขณะที่ C14 ชาร์จประจุอยู่นี้จะมีการคายประจุไปบางส่วนผ่านทาง R17 ถ้าในขณะที่ IC 2 สามารถตรวจจับการเปลี่ยนแปลงได้มากพอ เอาท์พุทจาก IC 5 ก็จะเป็น "1" บ่อยขึ้น หรือนานขึ้นทำให้กระแสที่จะไปประจุที่ C14 มากตามไปด้วย เมื่อแรงดันที่ C14 มีค่ามากกว่าแรงดันอ้างอิงซึ่งได้จากการแบ่งแรงดันด้วย R15 , R16 และ VR2 IC 6 จะให้เอาท์พุทเป็น "0" ซิมทริกเกอร์ 01 ให้ทำงานโดยมี LED แสดงสถานะการทำงานของเครื่อง เอาท์พุท "0" จาก IC 6 ที่จะกระตุ้นให้รีเลย์ทำงานนั้น เราสามารถเลือกให้ทำงานได้ 2


ลักษณะคือ

1. ถ้าต่อจุด C เข้ากับ A เอาท์พุท "0" จาก IC 6 จะทำให้ Q2 . รีเลย์หยุดทำงานซึ่งเป็นสภาวะของวงจรปิด
2. แต่ถ้าต่อจุด C เข้ากับจุด B จะทำให้ ทรานซิสเตอร์ Q2 นำกระแสทำให้รีเลย์ทำงาน ทำให้สภาวะวงจรปิด

ในการจ่ายไฟให้กับวงจรจะใช้ 2 ชุดคือ 9V และ 12V โดยชุด 9V จะป้อนให้กับตัวไฟโรอิเล็กทริก และชุด 12V จะป้อนให้กับ OP-AMP

จากวงจรใช้ทรานฟอร์มเมอร์ 12/220 , 500 mA ผ่านไดโอดเรกติไฟเออร์ D1 และ D2 ซึ่งต่อแบบ ฟูลเวฟ เรกติไฟเออร์ โดยมี C1 เป็นตัวกรองไฟให้เรียบในขั้นแรก ZD1 ทำหน้าที่รักษาแรงดันของไฟ 12V ให้คงที่และส่งไปป้อนให้กับวงจร OP-AMP ส่วน IC1 ซึ่งเป็น IC regulator + 9V จะทำให้เรกติเรท แรงดัน และ ส่งไปจ่ายให้กับตัวไฟโรอิเล็กทริก





โปรเจกเตอร์

จอรับแสงสีฉูดฉาด และจอวางภาพที่ค่า ๒ เท่าที่ 1


จอรับแสงสีฉูดฉาด และจอวางภาพที่ค่า ๒ เท่าที่ 2

จอวางภาพ

ไฟฉาย

ไฟฉาย

จอวางภาพ




จอรับแสงสีฉูดฉาด

จอวางภาพ และจอวางภาพที่ค่า ๒ เท่า

จอวางภาพ

จอวางภาพที่ค่า ๒ เท่า



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4066B




CMOS QUAD ANALOG SWITCH

FEATURES

- ◆ Transmission or Multiplexing of Analog or Digital Signals
- ◆ 80Ω Typical ON-Resistance for 15-Volt operation
- ◆ Switch ON-Resistance Matched to within 5Ω over 15-Volt Signal-Input Range
- ◆ ON-Resistance Flat over Full Peak-to-Peak Signal Range
- ◆ High Degree of Linearity:
 - ≤ 0.5% Distortion (typ) @ $f_{is} = 1\text{kHz}$, $V_{is} = 5\text{V}_{p-p}$, $V_{DD} - V_{SS} \geq 10\text{V}$, $R_L = 10\text{k}\Omega$
- ◆ Extremely Low OFF switch Leakage Resulting in very Low Offset Current and High Effective OFF Resistance:
 - 10pA (typ) @ $V_{DD} - V_{SS} = 10\text{V}$, $T_A = 25^\circ\text{C}$
- ◆ Extremely High Control Input Impedance (Control Circuit Isolated from Signal Circuit):
 - $10^{12}\Omega$ (typ)
- ◆ Low Crosstalk between Switches:
 - 50dB (typ) @ $f_{is} = 0.9\text{MHz}$, $R_L = 1\text{k}\Omega$
- ◆ Matched Control-Input to Signal-Output Capacitance Reduces Output Signal Transients
- ◆ Frequency Response, Switch ON = 40MHz (typ)

DESCRIPTION

The SCL4066B is a Quad Bilateral Switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with the SCL4016B, but exhibits a much lower ON-resistance. In addition, the ON-resistance is relatively constant over the full input signal range. The SCL4066 consists of four independent bilateral switches. A single control signal is required per switch. Both the P and the N device in a given switch are biased ON or OFF simultaneously by the control signal. As shown below, the well of the N-channel device on each switch is either tied to the input when the switch is ON or to V_{SS} when the switch is OFF. This configuration minimizes the variation of the switch-transistor threshold



RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			


voltage with input-signal, and thus keeps the ON-resistance low over the full operating range.

The advantages over single-channel switches include peak input-signal voltage swings equal to the full supply voltage, and more constant ON-impedance over the input-signal range. For sample-and-hold applications, however, the SCL4016 is recommended.

SCHEMATIC DIAGRAM (one of four switches)



LOGIC DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS 1, 3

PARAMETER	CONDITIONS	V _{SS} (Vdc)	V _{DD} (Vdc)	T _{LOW} ²		25°C			T _{HIGH} ²		Units
				Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	0	5	—	0.05	—	0.0005	0.06	—	1.5	μA _{dc}
		0	10	—	0.1	—	0.001	0.1	—	3.0	
		0	15	—	0.2	—	0.002	0.2	—	8.0	
MINIMUM INPUT HIGH VOLTAGE (Control Input) V _{IH}	V _{IS} = V _{SS} V _{OS} = V _{DD} I _{OS} = 10μA	0	5	—	4.0	—	2.75	4.0	—	4.0	V _{dc}
		0	10	—	8.0	—	5.5	8.0	—	8.0	
		0	15	—	12.0	—	8.25	12.0	—	12.0	
MAXIMUM INPUT LOW VOLTAGE (Control Input) V _{IL}	V _{IS} = V _{SS} V _{OS} = V _{DD} I _{OS} = 10μA	0	5	1.0	—	1.0	2.25	—	1.0	—	V _{dc}
		0	10	2.0	—	2.0	4.5	—	2.0	—	
		0	15	3.0	—	3.0	6.75	—	3.0	—	
SWITCH INPUT/OUTPUT LEAKAGE I _{OFF}	V _C = V _{SS} V _{IS} = ±7.5V _{dc}	-7.5	+7.5	—	±100	—	±0.01	±100	—	±200	nA _{dc}
ON-RESISTANCE C,D,F,H device R _{ON}	V _C = V _{DD} V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	-7.5	+7.5	—	220	—	80	280	—	320	Ω
		0	+15	—	—	—	—	—	—	—	—
		-5	+5	—	310	—	120	400	—	550	Ω
		0	+10	—	—	—	—	—	—	—	—
E device R _{ON}	V _C = V _{DD} V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	-2.5	+2.5	—	2000	—	270	2500	—	3500	Ω
		0	+5	—	—	—	—	—	—	—	—
		-7.5	+7.5	—	250	—	80	280	—	300	Ω
		0	+15	—	—	—	—	—	—	—	—
ON-RESISTANCE MATCH (Same package) ΔR _{ON}	V _C = V _{DD} V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	-7.5	+7.5	—	—	—	5	—	—	—	Ω
		0	+15	—	—	—	—	—	—	—	—
		-5	+5	—	—	—	10	—	—	—	Ω
		0	+10	—	—	—	—	—	—	—	—
		-2.5	+2.5	—	—	—	10	—	—	—	Ω
		0	+5	—	—	—	—	—	—	—	—

NOTES: 1 Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
 2 T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = +85°C for E device.
 3 This device has been designed for balanced output drive current specifications. Consult Family Specifications.


SCL4066B

ELECTRICAL CHARACTERISTICS (Continued)


DYNAMIC CHARACTERISTICS ($C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$)

PARAMETER	CONDITIONS	V_{SS} (Vdc)	V_{DD} (Vdc)	Min.	Typ.	Max.	Units	
SIGNAL INPUTS (V_{is}) AND OUTPUTS (V_{os})								
PROPAGATION DELAY TIME Signal Input to Signal Output	t_{PLH}	$V_c = V_{DD}$	0	5	—	20	ns	
	t_{PHL}	$V_{in} = \text{Square Wave}$	0	10	—	10		
		$R_L = 10\text{k}\Omega$	0	15	—	7.5		
BANDWIDTH (-3dB) (Sine Wave)	BW	$V_c = V_{DD}$	-5	+5	—	—	MHz	
		$V_{in} = 5V_{pp}$						
		centered						
		@ 0.0Vdc						
	R_L							
		1k Ω				54		
		10k Ω				40		
		100k Ω				38		
		1M Ω				37		
INSERTION LOSS ($= 20 \log_{10} \frac{V_{os}}{V_{is}}$)		$V_c = V_{DD}$	-5	+5	—	—	dB	
		$V_{in} = 5V_{pp}$						
		centered						
		@ 0.0Vdc						
	R_L							
		1k Ω				2.3		
		10k Ω				0.2		
		100k Ω				0.1		
		1M Ω				0.05		
SIGNAL DISTORTION (Sine Wave)		$V_c = V_{DD}$ $V_{in} = 5V_{pp}$ centered @ 0.0Vdc $f_{in} = 1.0\text{kHz}$ $R_L = 10\text{k}\Omega$	-5	+5	—	0.16	%	
FEEDTHROUGH (-50dB)		$V_c = V_{SS}$	-5	+5	—	—	kHz	
		$V_{in} = 5V_{pp}$						
		centered						
		@ 0.0Vdc						
	R_L							
		1k Ω				1250		
		10k Ω				140		
		100k Ω				18		
		1M Ω				2		
CROSSTALK (-50dB) Between two switches		$V_c(A) = V_{DD}$ $V_c(B) = V_{SS}$ $V_{in}(A) = 5V_{pp}$ centered @ 0.0Vdc $R_L = 10\text{k}\Omega$	-5	+5	—	0.9	MHz	
CAPACITANCE	Input	C_{is}	—	—	—	8	pF	
	Output	C_{os}	—	—	—	8	pF	
	Feedthrough	C_{ios}	—	—	—	0.5	pF	
CONTROL INPUT (V_C)								
PROPAGATION DELAY TIME Turn on	t_{PC}	$V_{SS} < V_{in} < V_{DD}$	0	5	—	50	100	ns
		$R_L = 10\text{k}\Omega$	0	10	—	25	50	
			0	15	—	20	40	
MAXIMUM INPUT FREQUENCY	f_c	$V_{SS} < V_{in} < V_{DD}$	0	5	—	5	—	MHz
		$R_L = 1.0\text{k}\Omega$	0	10	—	10	—	
			0	15	—	12	—	
CROSSTALK (To signal port)		$V_c = \text{Square Wave}$	0	5	—	30	—	mV
		$R_L = 10\text{k}\Omega$	0	10	—	50	—	
		$R_{in} = 1.0\text{k}\Omega$	0	15	—	100	—	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Typical channel ON resistance vs. signal voltage for three values of supply voltage ($V_{DD}-V_{SS}$)




Typical ON characteristics for 1 of 4 channels.




Typ. switch frequency response - switch "ON"



Typ. feedthru vs. freq. - switch "OFF"



Typ. crosstalk between switch circuits in the same package




Test circuit, crosstalk-control input to signal output

SCL4066B


SPECIAL CONSIDERATIONS - SCL4066B

1. In applications where separate power sources are used to drive V_{DD} and the signal inputs, the V_{DD} current capability should exceed V_{DD}/R_L (R_L = effective external load of the 4 SCL4066B bilateral switches). This provision avoids any permanent current flow or clamp action on the V_{DD} supply when power is applied or removed from SCL4066B.
2. In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To avoid drawing V_{DD} current when switch current flows into terminals 1, 4, 8, or 11, the voltage drop across the bidirectional switch must not exceed 0.8 volt (calculated from R_{ON} values shown). No V_{DD} current will flow through R_L if the switch current flows into terminals 2, 3, 9, or 10. Failure to observe this condition may result in distortion of the signal.

APPLICATIONS INFORMATION



Basic Switch Functions using the SCL4066B



เอกสารนี้เป็นลิขสิทธิ์ของ บริษัท สยาม อิเล็กทรอนิกส์ จำกัด ห้ามทำซ้ำโดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CA1/CB1 Control

CRA (CRB)		Active Transition of Input Signal*	IRQA (IROB) Interrupt Outputs
Bit 1	Bit 0		
0	0	Negative	Disable - remain high
0	1	Negative	Enable - goes low when bit 7 in CRA (CRB) is set by active transition of signal on CA1 (CB1)
1	0	Positive	Disable - remain high
1	1	Positive	Enable - as explained above

*Note: Bit 7 of CRA (CRB) will be set to a logic 1 by an active transition of the CA1 (CB1) signal. This is independent of the state of Bit 0 in CRA (CRB).

CA2/CB2 Input Modes

CRA (CRB)			Active Transition of Input Signal*	IRQA (IROB) Interrupt Outputs
Bit 5	Bit 4	Bit 3		
0	0	0	Negative	Disable - remains high
0	0	1	Negative	Enable - goes low when bit 6 in CRA (CRB) is set by active transition of signal on CA2 (CB2)
0	1	0	Positive	Disable - remains high
0	1	1	Positive	Enable - as explained above

*Note: Bit 6 of CRA (CRB) will be set to a logic 1 by an active transition of the CA2 (CB2) signal. This is independent of the state of Bit 3 in CRA (CRB).

CA2 Output Modes

CRA			Mode	Description
Bit 5	Bit 4	Bit 3		
1	0	0	"Handshake" on Read	CA2 is set high on an active transition of the CA1 interrupt input signal and set low by a microprocessor "Read A Data" operation. This allows positive control of data transfers from the peripheral device to the microprocessor.
1	0	1	Pulse Output	CA2 goes low for one cycle after a "Read A Data" operation. This pulse can be used to signal the peripheral device that data was taken.
1	1	0	Manual Output	CA2 set low
1	1	1	Manual Output	CA2 set high

CB2 Output Modes

CRB			Mode	Description
Bit 5	Bit 4	Bit 3		
1	0	0	"Handshake" on Write	CB2 is set low on microprocessor "Write B Data" operation and is set high by an active transition of the CB1 interrupt input signal. This allows positive control of data transfers from the microprocessor to the peripheral device.
1	0	1	Pulse Output	CB2 goes low for one cycle after a microprocessor "Write B Data" operation. This can be used to signal the peripheral device that data is available.
	1	0	Manual Output	CB2 set low
	1	1	Manual Output	CB2 set high

Summary of Operation of Control Lines

5404/7404 Hex Inverter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL									
	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF	
T. I.	SN54S04	J	⊙		W	SN54H04	J	⊙		W	SN54LS04	J	⊙		W	SN5404	J	⊙		W	SN54L04	J	⊙	N	T	⊙
	SN74S04	J	⊙	N	D	SN74H04	J	⊙	N	D	SN74LS04	J	⊙	N	D	SN7404	J	⊙	N	D	SN74L04	J	⊙	N	D	T
FAIRCHILD	FM54S04/FM9S04	D	⊙			FM54H04/FM9H04	D	⊙		F	FM54LS04/FM9LS04	D	⊙		F	FM5404/FM9N04	D	⊙		F	FM7404/FM9N04	D	⊙		F	⊙
	FC74S04/FC9S04	D	⊙	N	D	FC74H04/FC9H04	D	⊙	N	D	FC74LS04/FC9LS04	D	⊙	N	D	FC7404/FC9N04	D	⊙	N	D	FC74L04/FC9N04	D	⊙	N	D	⊙
MOTOROLA						MC3108	L	⊙		F						MC5404	L	⊙		F						
						MC3008	L	⊙	P	F						MC7404	L	⊙	P	F						
N. S. C.						DM54H04	J	⊙	N	D	SN74LS04					DM5404	J	⊙	N	D	W	DM54L04	J	⊙	N	D
	DM74S04				N	DM74H04	J	⊙	N	D	DM74LS04					DM7404	J	⊙	N	D	DM74L04	J	⊙	N	D	
PHILIPS	N74S04		⊙			N74H04		⊙			N74LS04			⊙		FJH241/7404		⊙								
SIGNETICS	S54S04	F	⊙	A	⊙	S54H04	F	⊙	A	⊙				W	S5404	F	⊙	A	⊙	W						
	N74S04	F	⊙	A	⊙	N74H04	F	⊙	A	⊙	N74LS04		A	⊙	N7404	F	⊙	A	⊙							
SIEMENS																FLH211		⊙								
FUJITSU											74LS04		M	D		MB418		⊙	M	D						
HITACHI	HD74S04	⊙	P	D							HD74LS04		P	D		HD7404/HD2522	⊙	P	D							
MITSUBISHI	M5S004				P						M74LS04		P	D		M53204			P	D						
NEC	74S 4				⊙						74LS04		⊙		μPB235			⊙								
TOSHIBA															TD3404A			P	D							

Electrical Characteristics SN54LS04/SN74LS04

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS	°C to 75°C
				-55°C to 150°C


recommended operating conditions

	SN54LS04			SN74LS04			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	mA
Low-level output current, I _{OL}			4			4	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IL} = V _{IL} max, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OL} = 4 mA		0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current	V _{CC} = MAX	54LS Family	-20	-100	mA
			74LS Family	-20	-100	mA
I _{CC}	Supply current	V _{CC} = MAX	Total, outputs high	1.2	2.4	mA
			Total, outputs low	3.6	6.8	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.4		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15PF, R _L = 2KΩ		9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output			10	15	ns

Pin Assignments (Top View)




positive logic:
Y = \bar{A}

Schematics (each Gate)



CIRCUIT	R1	R2	R3	R4
'04	4k	1.5k	150	1k
'L04	40k	20k	500	12k

Input clamp diodes not on 54LS/74LS circuits.



Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

• Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5432/7432 Quadruple 2-Input Positive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL								
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package						
	J	ND	C	P	M	CF	C	P	M	CF	C	P	M	CF	J	ND	C	P	M	CF	C	P	M	CF	
FAIRCHILD	SN54S32	J	ND		WD					SN54LS32	J	ND		WD	SN5432	J	ND		WD						
	SN74S32	J	ND		WD					SN74LS32	J	ND		WD	SN7432	J	ND		WD						
	FM5432/FM532	DD			FD					FM54LS32/FM5LS32	DD			FD	FM5432/FM9N32	DD			FD						
	FC7432/FC532	DD	PD		FD					FC74LS32/FC5LS32	DD	PD		FD	FC7432/FC9N32	DD	PD		FD						
MOTOROLA										SN74LS32				PD											
N.S.C.										DM74LS32					DM5432	J	ND		WD					DM54LS32	
										DM54LS32					DM74232	J	ND		WD					DM74LS32	
PHILIPS	N74S32									N74LS32					N7432										
SIGMETICS										N74LS32				A	97432										
SIEMENS														FLH631											
FUJITSU										74LS32				MD											
HITACHI										HD74LS32				PD	HD7432										
MITSUBISHI										M53LS32				PD											
NEC										74LS32				CD											
TOSHIBA																									

Electrical Characteristics SN54LS32/SN74LS32

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS32			SN74LS32			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	mA
Low-level output current, I _{OL}			4			4	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage		0.8		V
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-18mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} =MIN, I _{OH} =MAX, V _{IH} =2V	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =V _{IH} max, I _{OL} =4mA	0.25	0.4	V
I _{II}	Input current at maximum input voltage	V _{CC} =MAX, V _I =7V		0.1	mA
I _{IH}	High-level input current	V _{CC} =MAX, V _{IH} =2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} =MAX, V _{IH} =0.4V		-0.4	mA
I _{OC}	Short-circuit output current †	V _{CC} =MAX	-20	-100	mA
I _{OOH}	Supply current	V _{CC} =MAX	Total, outputs high		3.1
I _{OOH}	Supply current	V _{CC} =MAX	Total, outputs low		4.9
I _{OOH}	Supply current ‡	V _{CC} =5V	Average per gate (50% duty cycle)		1.0
t _{PHL}	Propagation delay time, low-to-high-level output	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	14	22	ns
t _{PLH}	Propagation delay time, high-to-low-level output	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	14	22	ns

Pin Assignment (Top View)




positive logic:
Y = A + B


Schematics (each gate)



5432 CIRCUIT



7432 CIRCUIT



LS32 CIRCUIT

Resistor values shown are nominal and in ohms.

† Conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ Typical values are at V_{CC}=5V, T_A=25°C. 本資料は半導体工業会発行の「半導体データブック」に掲載されています。この資料は、半導体工業会の登録商標です。この資料の複製、転載、または他の目的での使用は、半導体工業会の許可なくしてはできません。

本資料は、半導体工業会が発行する「半導体データブック」に掲載されています。この資料は、半導体工業会の登録商標です。この資料の複製、転載、または他の目的での使用は、半導体工業会の許可なくしてはできません。

5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL						
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package				
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF			
TI	SN54S74	J	D	WD	SN54H74	J	D	ND	SN54LS74	J	D	WD	SN5474	J	D	WD	SN54L74	J	D	ND	T	D	
FARCHILD	SN74S74	J	D	ND	SN74H74	J	D	ND	SN74LS74	J	D	ND	SN7474	J	D	ND	SN74L74	J	D	ND	T	D	
MOTOROLA	FM54S74/FM9S74	D	D		FM54H74/FM9H74	D	D		FM54LS74/FM9LS74	D	D		FM5474/FM9N74	D	D		FC7474/FC9N74	D	D				
M.C.					DM54H74	J	D	ND	DM54L74	P	D		DM5474	J	D	ND	DM54L74	J	D	ND	F	D	
PHILIPS	DM74S74				DM74H74	J	D	ND	DM74L74				DM7474	J	D	ND	DM74L74	J	D	ND	F	D	
PHILIPS	N74S74				GJJ131/74H74				N74LS74				FJJ131/7474										
SIGNETICS	S54S74				S54H74	F	D	AD	WD	S5474	F	D	AD	WD	S54L74	F	D	AD	WD				
SIEMENS	N74S74				N74H74	F	D	AD	WD	N74LS74				N7474	F	D	AD	WD					
SONOSON													FLJ141										
SONOSON									74LS74				MD	MB420			D	MD					
SONOSON	HD74S74								HD74LS74				P	HD7474/HD2510			D	P					
SONOSON	M74S74								M74LS74				P	M5327/M5374			P	D					
SONOSON	74S74								74LS74				O	μPB214			D	O					
SONOSON														TD3474A			P	D					

Electrical Characteristics SN54LS74/SN74LS74

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	5.5V		SN74LS	0°C to 70°C
		Storage temperature range		-55°C to 150°C


recommended operating conditions

	SN54LS74			SN74LS74			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}				-400			μA
Low-level output current, I _{OL}				4			mA
Set data, t _{SD}	Check high	25		25			ns
Preset or clear low		25		25			
High-level data, t _{HD}	High-level data	25†		25†			ns
Low-level data, t _{LD}	Low-level data	20†		20†			
Input lead time, t _{in}		5†		5†			ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
High-level input voltage			2		V
Low-level input voltage				0.8	V
Input clamp voltage	V _{CC} =MIN, I _I =-18mA			-1.5	V
High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =MAX		2.7	3.4	V
Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =4mA		0.25	0.4	V
Input current at maximum input voltage	D, J, K, Clear; V _{CC} =MAX, V _I =7V			0.1	mA
	Preset			0.2	
	Clock			0.1	
High-level input current	D, J, K, Clear; V _{CC} =MAX, V _I =2.7V			20	μA
	Preset			40	
	Clock			20	
Low-level input current	D, J, K, Clear; V _{CC} =MAX, V _I =0.4V			-0.4	mA
	Preset			-0.8	
	Clock			-0.8	
Short-circuit output current †	Series 54LS; V _{CC} =MAX			-20	-100
	Series 74LS			-20	-100
Supply current (Average per flip-flop)	V _{CC} =MAX. See Note †			4	8
Clock frequency	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ			25	33
From clear, preset or clock (as appropriate) to Q or Q̄				13	25
				25	40

Pin Assignments (Top View)




Functional Table

*74, *H74, *LS74, *S74 (See Note 2)

PRESET	INPUTS			OUTPUTS	
	PRESET	CLEAR	CLOCK	D	Q
L	H	X	X	X	H L
H	L	X	X	X	L H
L	L	X	X	H	H*
H	H	1	H	H	L
H	H	1	L	L	H
H	H	L	X	Q ₀	Q̄ ₀

Functional Block Diagram



*74, *S74, *H74, *LS74, *L74-DUAL D-FLIP-FLOP WITH CLEAR AND PRESET

- NOTES: 1 With all outputs open, I_{CC} is measured with the Q and Q̄ outputs high in turn. At the time of measurement, the clock input is grounded.
 2 H=high level (steady state), L=low level (steady state), X=irrelevant
 † = transition from low to high level.
 Q₀=the level of Q before the indicated input conditions were established.
 * This configuration is nonstatic; that is, it will not persist when preset and clear inputs return to their inactive (high) level.

For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

All typical values are at V_{CC}=5V, T_A=25°C.

Do not more than one output should be shorted at a time.

t_{PLH} = propagation delay time, low-to-high-level; output;

t_{PLL} = propagation delay time, high-to-low-level; output;

t_{PHL} = propagation delay time, high-to-low-level; output;

The arrows indicate the edge of the clock pulse used for reference: † for the rising edge.

สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

สงวนลิขสิทธิ์ในเอกสารนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THE TTL/CMOS IC TESTER OPERATION MANUAL

This documentation describes the operation and detail functions of IC TESTER CARD (ICT - 301).

The diskette supplied include 3 utility files:

- 1 ICT.EXE ----- this is the main file to be executed.
- 2 PORTSEL.EXE --- this file should be executed if card I/O address has been changed.
- 3 ADDR.DOC ----- this file save the set I/O address.

*** these file (ADDR.DOC) must be at the same disk, and also must be at the default disk driver.

MINIMUM COMPUTER SYSTEM NEEDED:

1. IBM PC/XT or compatible system with 256K memory or more.
2. one 360K floppy disk driver.
3. PC DOS V2.0 (or later) or compatible DOS.

PROGRAM EXECUTION :

Insert the tester card supplied on any slot of the computer, while computer power is off.

Booting your system with the dos disk. put this disk at the default disk driver, and key in command below:

ICT <CR>

The on screen menu will be appeared, then select desired ones. detail function will be described latter.

HAVE A GOOD JOB !

NOTE.: Be sure to back up 1 copy of the source disk, and save it at a safety place.

FUNCTION DESCRIPTION

The function menu will be automatically displayed on the screen after executing ICT.EXE.

Function I : IC TYPE SELECT

Press <I>, the IC type is automatically changed in the sequence of TTL -> CMOS -> HCMOS -> TTL ->

Function N : NUMBER SELECT

When you select <N>, you can keyin the IC number you desired then press <CR> to finish NUMBER SELECT.

Function S : SEARCH IC TYPE NUMBER

Press <S>, the type & number of the IC on the test socket will be found out and displayed.

Function Q : QUIT

Return to DOS.

<SPACE> : TESTING

When you have selected the IC TYPE & NUMBER. and you have tested the IC on the socket, press SPACE BAR to start testing.

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RD I/O address selection

This card may be inserted into any slot of the computer. Its I/O address had been selected to 290H. Some problems may happen, if another card inserted on the computer has the same address as this card.

The way to solve this problem is shown below.

- Step 1 : power off the computer.
- Step 2 : selected the 4 position DIP switch (SW1) to new I/O address. the I/O address map is shown below.
- Step 3 : Re-insert the card into computer, executing PORTSEL.EXE and enter the new I/O address.

The 4 bit DIP switch selected address position :

position	1	2	3	4	DIP SWITCH ON: 0 OFF: 1
addr line	A4	A5	A6	A7	
200H	ON	ON	ON	ON	
210H	OFF	ON	ON	ON	
220H	ON	OFF	ON	ON	
230H	OFF	OFF	ON	ON	
240H	ON	ON	OFF	ON	
250H	OFF	ON	OFF	ON	
260H	ON	OFF	OFF	ON	
270H	OFF	OFF	OFF	ON	
280H	ON	ON	ON	OFF	
*290H	OFF	ON	ON	OFF	<THE NORMAL SETTING=290H
2A0H	ON	OFF	ON	OFF	
2B0H	OFF	OFF	ON	OFF	
2C0H	ON	ON	OFF	OFF	
2D0H	OFF	ON	OFF	OFF	
2E0H	ON	OFF	OFF	OFF	
2F0H	OFF	OFF	OFF	OFF	

The addr line A9 always = 1, and addr line A8 always = 0. Don't care about the lower 4 address lines (A0-A4). Only address 200H - 2FFH can be selected.

Example change the I/O address to 2E0H :

position	1	2	3	4	ON : 0 OFF : 1
2E0H	ON	OFF	OFF	OFF	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ 2 ารใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THE IC LIST FOR THE TESTER CARD

(1) STANDARD TTL

(54/7400 Series)

7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407, 7408,
7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417,
7420, 7421, 7422, 7423, 7425, 7426, 7427, 7428, 7430,
7432, 7433, 7437, 7438, 7440, 7442, 7445, 7446, 7447,
7448, 7449, 7473, 7474, 7475, 7476, 7483, 7485, 7486,
7490, 7491, 7492, 7493, 7494, 7495, 7496, 74107,
74109, 74125, 74126, 74128, 74132, 74136, 74139,
74145, 74147, 74148, 74151, 74152, 74153, 74155,
74156, 74157, 74158, 74160, 74161, 74162, 74163,
74164, 74165, 74166, 74173, 74174, 74175, 74190,
74191, 74192, 74193, 74194, 74195, 74196, 74197,
74246, 74247, 74248, 74249, 74251, 74257, 74259,
74266, 74279, 74283, 74290, 74293, 74298, 74265,
74366, 74367, 74368, 74386, 74393, 74425, 74426,
74490.

(2) LOW POWER SCHOTTKY TTL

(54/74 LS Series)

74LS00, 74LS01, 74LS02, 74LS03, 74LS04, 74LS05,
74LS08, 74LS09, 74LS10, 74LS11, 74LS12, 74LS13,

74LS14, 74LS15, 74LS18, 74LS19, 74LS20, 74LS21,
74LS22, 74LS24, 74LS26, 74LS27, 74LS28, 74LS30,
74LS32, 74LS33, 74LS37, 74LS38, 74LS40, 74LS42,
74LS47, 74LS48, 74LS49, 74LS51, 74LS54, 74LS55,
74LS73, 74LS74, 74LS75, 74LS83, 74LS85, 74LS86,
74LS90, 74LS92, 74LS93, 74LS95, 74LS107, 74LS109,
74LS112, 74LS113, 74LS114, 74LS125, 74LS126,
74LS132, 74LS136, 74LS138, 74LS151, 74LS152,
74LS153, 74LS155, 74LS156, 74LS157, 74LS158,
74LS160, 74LS161, 74LS162, 74LS163, 74LS164,
74LS165, 74LS166, 74LS168, 74LS169, 74LS173,
74LS174, 74LS175, 74LS183, 74LS190, 74LS191,
74LS193, 74LS192, 74LS194, 74LS195, 74LS240,
74LS241, 74LS242, 74LS243, 74LS244, 74LS245,
74LS247, 74LS248, 74LS249, 74LS251, 74LS253,
74LS257, 74LS258, 74LS259, 74LS260, 74LS273,
74LS276, 74LS279, 74LS280, 74LS283, 74LS290,
74LS293, 74LS295, 74LS298, 74LS348, 74LS352,
74LS266, 74LS365, 74LS366, 74LS367, 74LS368,
74LS373, 74LS374, 74LS375, 74LS377, 74LS378,
74LS390, 74LS393, 74LS399, 74LS640, 74LS641,
74LS642, 74LS645, 74LS666, 74LS669, 74LS353,
74LS363, 74LS364.

(3) SCHOTTKY-CLAMPED TTL

(54/74S Series)

74S00, 74S03, 74S04, 74S05, 74S08, 74S09, 74S10,

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลง 4 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

74S11, 74S15, 74S20, 74S22, 74S30, 74S32, 74S37,
74S38, 74S40, 74S74, 74S85, 74S86, 74S107, 74S112,
74S113, 74S114, 74S132, 74S133, 74S135, 74S138,
74S139, 74S140, 74S151, 74S153, 74S157, 74S158,
74S160, 74S161, 74S162, 74S163, 74S168, 74S169,
74S174, 74S175, 74S194, 74S195, 74S240, 74S241,
74S251, 74S257, 74S258, 74S260, 74S280, 74S283,
74S373, 74S374, 74S470.

(4) LOW POWER TTL

(54/74L Series)

74L00, 74L01, 74L02, 74L03, 74L04, 74L05, 74L08,
74L10, 74L20, 74L26, 74L30, 74L32, 74L42, 74L43,
74L44, 74L46, 74L47, 74L51, 74L55, 74L56, 74L73,
74L74, 74L75, 74L85, 74L88, 74L90, 74L91, 74L93,
74L95, 74L96, 74L151, 74L153, 74L157, 74L164,
74L165, 74L192, 74L193.

(5) HIGH-SPEED TTL

(54/74H Series)

74H00, 74H01, 74H04, 74H05, 74H10, 74H11, 74H15,
74H20, 74H22, 74H30, 74H40, 74H51, 74H52, 74H53,
74H54, 74H55, 74H73, 74H74, 74H76, 74H183.

(6) TTL EQUIVALENT CMOS DEVICE

(54/74C Series)

74C00, 74C01, 74C02, 74C04, 74C08, 74C10, 74C11,
74C14, 74C20, 74C21, 74C27, 74C30, 74C32, 74C42,
74C48, 74C73, 74C74, 74C83, 74C85, 74C86, 74C90,
74C93, 74C95, 74C107, 74C112, 74C113, 74C114,
74C132, 74C139, 74C151, 74C138, 74C153, 74C154,
74C155, 74C157, 74C158, 74C160, 74C161, 74C162,
74C163, 74C164, 74C165, 74C173, 74C174, 74C175,
74C192, 74C193, 74C194, 74C195, 74C240, 74C241,
74C242, 74C243, 74C244, 74C245, 74C253, 74C257,
74C258, 74C266, 74C273, 74C298, 74C373, 74C374,
74C375, 74C386, 74C390, 74C393, 74C490.

(7) CD45/4000 SERIES CMOS DEVICES

(OR MC 145/140 Series)

CD4000, CD4001, CD4002, CD4009, CD4010, CD4011,
CD4012, CD4013, CD4015, CD4016, CD4017, CD4020,
CD4022, CD4023, CD4024, CD4025, CD4027, CD4028,
CD4030, CD4035, CD4040, CD4043, CD4044, CD4049,
CD4051, CD4052, CD4053, CD4066, CD4068, CD4069,
CD4070, CD4071, CD4072, CD4073, CD4075, CD4076,
CD4077, CD4078, CD4081, CD4082, CD4093, , CD40106,
CD40160, CD40161, CD40162, CD40163, CD40174,
CD40175, CD40192, CD40193, CD40194, CD40195,
CD4510, CD4512, CD4516, CD4518, CD4520, CD4532,
CD4519, CD4501, CD4502, CD4503, CD4555, CD4556,
CD4572, CD4584, CD4050.

กิติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดี โดยได้รับความช่วยเหลือเป็นอย่างดีจากอาจารย์ ดร.ไพศาล นาคพัฒน์ ได้ถ่ายทอดประสบการณ์ และ ให้คำปรึกษาซึ่งเป็นประโยชน์ และ เพิ่มความรู้ได้มาก รวมทั้งให้ความอนุเคราะห์ทางด้านเครื่องมือ และอุปกรณ์เป็นอย่างดี ซึ่งท่านเป็นอาจารย์ที่ปรึกษาตลอดการทำปริญญานิพนธ์ฉบับนี้ และ คำปรึกษาจากอาจารย์หลายท่าน จึงขอขอบพระคุณ คณะอาจารย์ทุกท่านไว้ ณ.ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ลุคักกี้ พรพันธ์ , " การออกแบบวงจร ไอซี ออปแอมป์ " , อิเลคทรอนิกส์เวิร์ลด์ , 2529
2. กฤษตา วิทวธีรานนท์ , " ไอซี ดิจิตอล " , ซีเอ็ด , 2530
3. ไพลาน ประณีตพลกรัง , " เซมิคอนดักเตอร์ อิเลคทรอนิกส์ " , ซีเอ็ด , หน้า 187 - 196 , 220 - 225 , 2531
4. ชานินทร์ ถาวรศาสนวงศ์ , พินกร ติ๊ก , " การอินเทอร์เฟส IBM PC " , PHYSICS CENTER , 2530
5. อีน กูวารารณ , ดร.ชัยยงค์ วงศ์ชัยสุวัฒน์ , ดร.ไพศาล สงวนหนู , " เทคโนโลยี ไมโครคอมพิวเตอร์ 16 บิต " , ซีเอ็ด , พิมพ์ครั้งที่ 2 , 2532
6. Morrison R. , " DC Amplifiers in Instrumentation " , pp 241 - 245 , 1970
7. Franco S. , " Design with OP-AMP and analog integrated " , McGraw-Hill Book , 1988
8. CHIP SUPPORT AND MEMORY DATA BOOK , " ซีเอ็ด " หจก. เอช-เอน การพิมพ์ , พิมพ์ครั้งที่ 1 , 2529

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้