



ปีการศึกษา 2532

INTERFACING TECHNIQUE

โดย

นายไพฑูรย์	เดชไพฑูรย์กุล
นายชูศักดิ์	พุกกะพันธ์
นายอุทัย	โคตรวงศ์

อาจารย์ที่ปรึกษา

รศ. กิตติ ตริเศรษฐ

อ. ธนิตย์ ตริสุวรรณวัฒน์

เรื่อง ชุดทดลองอินเทอร์เฟซ (INTERFACING TECHNIQUE)


ผู้จัดทำ

- 1. นายไพฑูรย์ เศษไพฑูรย์กุล,
- 2. นายชูศักดิ์ พุกกะพันธ์
- 3. นายอภัย โคตรวงศ์

รศ. กิตติ ตีร เศรษฐ์ อาจารย์ที่ปรึกษา

()

นายธนิศย์ ตีรสุวรรณ์ อาจารย์ที่ปรึกษา

()

.....
อาจารย์ที่ปรึกษา

(.)

บทคัดย่อ

ปริศณานิพนธ์นี้ ได้ทำการทดลองออกแบบและสร้างชุดฝึก Interface ระหว่าง Single board Microcomputer ที่ใช้ Z-80 เป็น CPU กับ LED , DIP SWITCH LED SEVEN SEGMENT , DOT MATRIX , STEPPING MOTOR , DC MOTOR , KEYBOARD และการ INTERRUPT CPU เพื่อศึกษาการเขียนโปรแกรม Software ในลักษณะ Machine Code และ Assembly Language โดยสามารถที่จะติดต่อกับอุปกรณ์ Peripheral ต่าง ๆ จากที่กล่าวมาแล้วให้เห็น การปฏิบัติทดลองเพื่อจักเกิดทักษะการเรียนรู้ได้จากชุดทดลอง และมีใบงานประกอบการทดลอง 10 ใบงานพร้อมทฤษฎีบทนำ ชุดทดลองนี้ได้ออกแบบ ให้สามารถศึกษาถึงหลักการของ Micro Processor ในการติดต่อกับอุปกรณ์ต่าง ๆ เพื่อที่จะนำไปประยุกต์ใช้งานในการควบคุมได้กับงานจริงในอุตสาหกรรมปัจจุบัน.



INTERFACING TECHNIQUE

BY...

Mr.Paitoon Dathpaitoonkul

Mr.Chusak Pukapan

Mr.Uthal Kotwong

ADVISOR

ASSOC. PROF. Kitti Tirasesth

Mr.Thanit Trisuwannawat

1989

ABSTRACT

This thesis is designed for training a course of Interfacing between Single Board Microcomputer and LED: Dip switch, Led seven Segment, Dot Matrix, Stepping Motor, DC Motor, Key Board and Interrupt CPU.

This training program is used to study Software in Machine Code and Assembly Language including 10 Experiments.

This training is designed for studying a principle of microprocessor and Interfacing technique which can be applied for Industrail Control for today.

สารบัญ

	หน้า
บทคัดย่อ	
บทที่ 1 บทนำ	
1.1 จุดมุ่งหมายของชุดทดลอง	2
1.2 โครงสร้างทั่วไป	3
บทที่ 2 ทฤษฎีเนื้อหา	
2.1 ไมโครโปรเซสเซอร์ 80	4
2.2 Z-80 กับ อินพุตและเอาต์พุต	12
2.3 Z-80 กับ การอินเตอร์รัพท์	23
2.4 การใช้ 8255 PIA กับ Z-80	45
2.5 Z-80 PIO	65
บทที่ 3 การออกแบบและการสร้าง	
3.1 BLOCK DIAGRAM ของชุดฝึก INTE RFACE	90
3.2 P.C.B. AND CIRCUIT DIAGRAM	91
3.3 รายละเอียดแต่ละส่วนของวงจร	94
บทที่ 4 การทดลองและผลการทดลอง	
4.1 โปรแกรม INTERFACE กับอุปกรณ์ต่างๆ	
4.1.1 LED	97
4.1.2 DIP SW	97
4.1.3 7 SEGMENT	98
4.1.4 DOT METRIX	99
4.1.5 STEERING MOTOR	100
4.1.6 KEY BOARD	101
4.2 โปรแกรมใช้งาน 7 SEGMENT DISPLAY	103
4.3 ใบบงานการทดลอง (EXPERIMENT LAB)	
4.3.1 การทดลองที่ 1 เรื่อง OUTPUT PORT	105
4.3.2 การทดลองที่ 2 เรื่อง INPUT PORT	117
4.3.3 การทดลองที่ 3 เรื่อง การใช้งาน 8255 เป็น INPUT และ OUTPUT PORT	124
4.3.4 การทดลองที่ 4 เรื่อง SEVEN SEGMENT LED INTERFACING	140

4.3.5	การทดลองที่ 5 เรื่อง การใช้งาน LED 7 SEGMENT เป็นอุปกรณ์ OUTPUT	136
4.3.6	การทดลองที่ 6 เรื่อง Z-80 INTERRUPT	140
4.3.7	การทดลองที่ 7 เรื่อง STEPPING MOTOR	147
4.3.8	การทดลองที่ 8 เรื่อง DC MOTOR	158
4.3.9	การทดลองที่ 9 เรื่อง DOT MATRIX LED	162
4.3.10	การทดลองที่ 10 เรื่อง INTERFACE KEYBOARD DISPLAY	167
บทที่ 5 บทสรุป		182
ภาคผนวก		183
กิตติกรรมประกาศ		
เอกสารอ้างอิง		



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 1

บทนำ

ปัจจุบันนี้มนุษย์เรากำลังก้าวเข้าสู่ยุคของไมโครอิเล็กทรอนิกส์ ซึ่งเป็นปัจจัยที่ 5 ในการดำรงชีวิตอันสังคมทุกวันนี้โดยไม่รู้ตัว เช่น เครื่องใช้ไฟฟ้า วิทยุ โทรทัศน์ รถยนต์ อื่น ๆ จะเป็นระบบกึ่งอัตโนมัติมีอุปกรณ์ไมโครอิเล็กทรอนิกส์เข้าไปด้วยเกือบทุกอย่าง สิ่งที่เป็นหัวใจในการควบคุมระบบอัตโนมัตินี้ คือ Microprocessor หรือ TTL, CMOS, อื่น ๆ นั้นเอง ดังนั้นเป็นสิ่งซึ่งจำเป็นสำหรับผู้ที่กำลังศึกษา จะต้องก้าวให้ทันกับเทคโนโลยีใหม่ที่ตลอดเวลา

ดังนั้น ปรวิญญานพันธ์ฉบับนี้จึงขอเสนอเอกสาร และชุดทดลองประกอบใบงานการ Interface ระหว่าง Z - 80 ไมโครโปรเซสเซอร์ กับ อุปกรณ์ I/O ต่าง ๆ เพื่อใช้ในการเรียนการสอนของสถานศึกษา สังกัดกรมอาชีวศึกษา กระทรวงศึกษาธิการโดยมุ่งเน้น ในการรู้จักนำเอาเทคโนโลยีสมัยใหม่มาใช้ ความสัมพันธ์ของชุดทดลองนี้กับหลักสูตรสาขาวิชาชีพ ชั้นสูง (ปวส) ในหัวข้อวิชา เทคนิคการอินเทอร์เฟส ไมโครคอมพิวเตอร์ (MICROCOMPUTER INTERFACE TECHNIQUE) ซึ่งมีเนื้อหาเกี่ยวกับการอินเทอร์เฟส โครงสร้างอินพุต-เอาต์พุต, การอินเทอร์รัพท์ CPU, การเชื่อมต่อแบบขนาน, การเชื่อมต่อกับหน่วยความจำ, การเชื่อมต่อกับอุปกรณ์ต่าง ๆ เพื่อให้สามารถนำชุดทดลองนี้ มาใช้กับการเรียนการสอนตามหลักสูตรดังกล่าว

โครงสร้างชุดทดลอง MICROCOMPUTER INTERFACING TECHNIQUE ประกอบ ด้วยรายละเอียดดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1. BASIC INPUT /OUTPUT PORT โดยใช้ IC 74373 จำนวน 2 ตัว คือ U1
74373 ให้ OUTPUT PORT D0 ใช้งานขับ LED 8 ดวง
ส่วนอีกตัวคือ U2.#74373 เป็น INPUT PORT C0 รับ DATA จาก DIP SWITCH
2. การใช้ IC 8255 PIA เป็น ไอซี พิเศษเฉพาะในการ INTERFACE กับ INPUT/
OUTPUT PORT ต่าง ๆ จำนวน 2 ตัว
ตัวที่ 1 (U3) ใช้งาน PORT EO ทำหน้าที่ ขับ DOT MATRIX
ขับ DC MOTOR
ขับ STEPPING MOTOR
ตัวที่ 2 (U4) ใช้งาน PORT FO ทำหน้าที่ ขับ LED SEVEN SEGMENT และ
SCAN KEYBOARD
3. ใช้ IC 74LS138 ทำหน้าที่ DECODER เลือก PORT ต่าง ๆ ในการติดต่อกับ
อุปกรณ์ต่าง ๆ
4. BUFFER DATA ใช้ IC เบอร์ 74LS245 เป็น BIDIRECTIONAL BUFFER
เพื่อให้อุปกรณ์ภายนอกดึงกระแสได้มาก

2.1 ไมโครโปรเซสเซอร์ Z-80

ไมโครโปรเซสเซอร์ในปัจจุบันได้พัฒนาให้ก้าวหน้าตลอดเวลา โดยเฉพาะอย่างยิ่งในเรื่องของการประยุกต์ใช้งาน อย่างไรก็ตามหลักการทำงานของไมโครโปรเซสเซอร์ทุกเบอร์ก็มีหลักการคล้ายกัน จะแตกต่างกันก็เฉพาะในเรื่องของสัญญาณและชุดคำสั่ง ดังนั้นการเรียนรู้เกี่ยวกับไมโครโปรเซสเซอร์ ไม่ว่าจะ เป็นเบอร์ใดก็ตามสามารถที่จะดัดแปลงให้ใช้งานแทนกันได้

ไมโครโปรเซสเซอร์ Z-80 มีลักษณะพิเศษทางฮาร์ดแวร์หลายประการ เช่น มีโครงสร้างที่มีความสามารถรวมอยู่ในชิปตัวเดียว ใช้อัตราของสัญญาณนาฬิกาสูงถึง 4 MHz ในปัจจุบันสามารถเพิ่มอัตราความเร็วของสัญญาณนาฬิกาได้สูงกว่า 8 MHz ใช้แหล่งจ่ายไฟเลี้ยงเพียงชุดเดียว มีอุปกรณ์สำหรับอินเทอร์เฟซข้อมูลทั้งแบบอนุกรมและแบบขนาน.


โครงสร้างของ Z-80 โดยโครงสร้างของชิปนี้จะบรรจุงานแอสไอ
ขนาด 40 ขา



รูป ब्ल็อกไดอะแกรมชิพ Z - 80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างภายในของ Z - 80 ซีพียูประกอบด้วยรีจิสเตอร์ภายในที่สามารถเขียนและอ่านได้ถึง 208 บิต โดยแยกเป็นกลุ่มของรีจิสเตอร์ขนาด 8 บิต และรีจิสเตอร์ขนาด 16 บิต อีก 4 รีจิสเตอร์ โดยมีชุดรีจิสเตอร์แสดงได้ดังรูป



รูป บล็อกไดอะแกรมซีพียู Z - 80

รีจิสเตอร์หลักที่ใช้งานทั่วไป

รีจิสเตอร์ในกลุ่มแรกคือ A, F, B, C, D, E, H, L เป็นรีจิสเตอร์ขนาด 8 บิต ที่ใช้งานทั่วไป โดยรีจิสเตอร์เหล่านี้สามารถประกอบรวมกันเป็นคู่รีจิสเตอร์ได้ คือ AF, BC, DE และ HL โดยคู่รีจิสเตอร์เหล่านี้จะได้รับการใช้งานในลักษณะของรีจิสเตอร์ขนาด 16 บิต การกระทำภายในซีพียูอาจจะอาศัยเพียงรีจิสเตอร์เดี่ยวหรือกระทำเป็นคู่รีจิสเตอร์ได้ โดยที่ A คือ แอดเดรสของรีจิสเตอร์ F คือ แฟล็ก แฟล็กของ Z - 80 จะมีด้วยกันทั้งหมด 6 ตัว จึงใช้เพียง 6 บิต แต่ Z - 80 อาศัยการเพิ่มเติมบิตขึ้นอีก 2 บิต และกลายเป็นรีจิสเตอร์ F รีจิสเตอร์ F นี้สามารถได้รับการเซท รีเซทการกระทำตามคำสั่งทางคณิตศาสตร์ หรือลอจิกได้ และเราสามารถนำ F เหมือนรีจิสเตอร์ตัวหนึ่ง ซึ่งเมื่อรวมกันกับ A แล้วจะกลายเป็นรีจิสเตอร์ขนาด 16 บิตได้

กลุ่มรีจิสเตอร์สำรอง

เป็นกลุ่มรีจิสเตอร์ที่สามารถเก็บข้อมูลได้ โดยเป็นตัวเก็บข้อมูลที่มาจากรีจิสเตอร์หลัก รีจิสเตอร์ชุดนี้จึงมีด้วยกัน 8 ตัว A', F', B', C', D', E', H', L' รีจิสเตอร์เหล่านี้เป็นรีจิสเตอร์ที่เข้ารับการเก็บข้อมูลชั่วคราว ในการที่ต้องการใช้รีจิสเตอร์หลักทำงานอย่างอื่นก่อน ดังนั้น รีจิสเตอร์กลุ่มนี้จึงไม่สามารถกระทำทางคณิตศาสตร์และลอจิกได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลุ่มรีจิสเตอร์ที่ใช้งานเฉพาะอย่าง

โปรแกรมเคาน์เตอร์ (PC-Program Counter) โปรแกรมเคาน์เตอร์เป็นรีจิสเตอร์ขนาด 16 บิตที่เป็นตัวกำหนดตำแหน่งของโปรแกรมในขณะที่สถานะการกระทำการเพชชโดยขณะทำการเพชชค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะไปปรากฏอยู่ที่แอดเดรสบัสเพื่อชี้ไปยังตำแหน่งในหน่วยความจำที่ซีพียูอ่านคำสั่งมาตีความหมาย ค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะเพิ่มค่าขึ้นได้อย่างอัตโนมัติหลังการกระทำการเพชช แต่ถ้าหากซีพียูกระทำคำสั่งให้ข้ามไปยังตำแหน่งอื่น (Jump) ค่าแอดเดรสที่จะกระโดดข้ามนั้นจะไหลลงเข้ามายังโปรแกรมเคาน์เตอร์ได้อย่างอัตโนมัติ

สแตคพอยน์เตอร์ (SP-Stack pointer) เป็นรีจิสเตอร์ที่มีขนาด 16 บิต ที่ใช้สำหรับชี้ไปยังแอดเดรสชั้นบนสุดของสแตคที่อยู่ใน RAM โดยส่วนของสแตคมีลักษณะโครงสร้างเป็นหน่วยความจำเป็นแบบเก็บที่หลัง เรียกออกมาได้ก่อนข้อมูลในสแตคอาจได้รับการพุชหรือพ็อพมาจากข้อมูลรีจิสเตอร์ภายในซีพียู ลักษณะของสแตคที่นี้ยังเป็นส่วนช่วยในการกระทำอินเตอร์รัพท์ และการเรียกโปรแกรมย่อย กล่าวคือในการอินเตอร์รัพท์ค่าของโปรแกรมเคาน์เตอร์ จะได้รับการเก็บรักษาไว้ในชั้นสแตค ครั้งเมื่อโปรแกรมกลับจากอินเตอร์รัพท์ไปกระทำยังโปรแกรม หลักก็จะนำค่าจากสแตคกลับเข้ามายังโปรแกรมเคาน์เตอร์ใหม่ ในทำนองเดียวกันการกระโดดไปกระทำยังโปรแกรมย่อย ก็เช่นเดียวกัน ดังนั้นการกระทำในรูปของอินเตอร์รัพท์หรือโปรแกรมย่อย สามารถซ้อนกันได้ไม่มีสิ้นสุด

อินเดกรีจิสเตอร์ (IX,IY-index register) ซีพียู Z-80 มี อินเดกรีจิสเตอร์ขนาด 16 บิต 2 ตัว แต่ละตัวใช้ประโยชน์หลักในการทำหน้าที่เป็นตัวเก็บแอดเดรสฐาน (base address) เพื่อทำหน้าที่อ้างแอดเดรสแบบอินเดคแอดเดรสซึ่ง (index addressing) ในโหมดของอินเดคแอดเดรสซึ่งมีข้อมูลที่อยู่ในอินเดกรีจิสเตอร์นี้จะรวมกับข้อมูลที่ติดมากับคำสั่งอีก 8 บิต เพื่อเป็นตัวกำหนดแอดเดรสให้กับคำสั่งข้อมูลที่ติดมากับคำสั่งนี้ เราเรียกว่าดิสเพลสเมนต์ (displacement) ซึ่งจะเก็บในรูปของตัวเลข 2's คอมพลีเมนต์

อินเตอร์รัพท์เพจแอดเดกรีจิสเตอร์ (I-Interrupt pagee register) การอินเตอร์รัพท์ของ Z-80 มีหลายโหมด และโหมดหนึ่งที่ทำให้การอินเตอร์รัพท์ของ Z-80 มีประสิทธิภาพสูง กล่าวคือ เมื่อเกิดการอินเตอร์รัพท์ในโหมดนี้มันสามารถอ้างแอดเดรสโดยทางอ้อมไปกระทำโปรแกรมในทีใดก็ได้ในหน่วยความจำ โดยอาศัยค่าในรีจิสเตอร์ I รวมกับค่าที่มาจากอุปกรณ์เพอร์เพอร์อีก 8 บิต ชี้ไปยังค่าในหน่วยความจำ เพื่อนำค่านั้นมาไหลลงเข้าไปในโปรแกรมเคาน์เตอร์เพื่อกระทำต่อไป ด้วยวิธีการนี้ เราจึงสามารถกระโดดเข้าไปทำที่ส่วนใดก็ได้ในหน่วยความจำ

รีจิสเตอร์รีเฟรชหน่วยความจำ (R-memory refresh register) การต่อซีพียู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับหน่วยความจำนั้น โดยแล้วปกติจะต่อกับหน่วยความจำชนิดสแต็คได้โดยง่าย แต่อย่างไรก็ดี ชนิดไดนามิกที่ต้องการรีเฟรชมีราคาถูกกว่า มีความหนาแน่นสูงกว่า Z-80 ให้อธิบายว่าประการหนึ่งคือ มันสามารถให้การรีเฟรชหน่วยความจำได้อย่างอัตโนมัติ โดยค่าใน R นี้จะส่งออกไปยังแอดเดรสบัสในส่วนบิตที่มีนัยสำคัญต่ำกว่าจังหวะของการส่งนี้จะ เป็นจังหวะ เดียวกันกับที่ซีพียูส่งสัญญาณรีเฟรชออกมา ผู้โปรแกรมสามารถกำหนดค่าให้กับรีจิสเตอร์ R นี้ได้ แต่ค่าในรีจิสเตอร์นี้จะ เรียกว่าโดยผู้โปรแกรมทางคำสั่ง โดยตรงไม่ได้

แอดคิวมูเลเตอร์ (accumulator) และแฟล็ก (flag) ซีพียูจะมีรีจิสเตอร์ที่ใช้เป็นหลักในการเป็นตัวโอเพอร์แรนด์สำหรับกระทำทางานคณิตศาสตร์และลอจิก โดยรีจิสเตอร์หลักนี้จะมีเพียง 8 บิต เรียกว่า "แอดคิวมูเลเตอร์" (accumulator) การกระทำในส่วนของหน่วยคณิตศาสตร์และลอจิกย่อมเกิดเงื่อนไขได้หลายอย่างที่จะต้องแสดงสถานะภาพของเงื่อนไขเหล่านั้น เช่น เงื่อนไขผลลัพธ์เป็นศูนย์ ผลลัพธ์เป็นบวกหรือลบ มีตัวทศหรือตัวข้อยีมาน การกระทำทางคณิตศาสตร์ แสดงเงื่อนไขพาริตีคี่หรือคู่ ฯลฯ สิ่งเหล่านี้จะให้ผลลัพธ์แสดงสถานะไว้ด้วยแฟล็ก (flag) เป็นรีจิสเตอร์ขนาด 8 บิต ซึ่งสามารถรวมกับแอดคิวมูเลเตอร์ขนาด 16 บิตได้ ผู้โปรแกรมยังสามารถใช้คำสั่งในการเคลื่อนย้ายข้อมูลจากแอดคิวมูเลเตอร์ A และแฟล็ก F ไปเก็บไว้ใน A และ F ได้เพื่อทำให้การใช้งานของ A และ F มีประสิทธิภาพดียิ่งขึ้น

หน่วยคำนวณทางคณิตศาสตร์ (ALU - Arithmetic and Logic Unit)

การประมวลผลที่สำคัญของซีพียูของคอมพิวเตอร์ยังขึ้นอยู่กับหน่วยคำนวณทางคณิตศาสตร์และลอจิก (ALU) บางส่วน ALU นี้จะนำข้อมูลซึ่งอาจจะมาจากภายนอกซีพียูหรือภายในซีพียูก็ได้มาประมวลผล การประมวลผลในส่วน ALU ที่สำคัญจะประกอบด้วย

การบวก (add)	การเลื่อนบิตทางซ้ายหรือขวา
การลบ (subtract)	การเพิ่มค่า (increment)
ลอจิก AND	การลดค่า (decrement)
ลอจิก EX-OR	การเซตบิต (set-bit)
ลอจิก EX-OR	การรีเซตบิต (reset-bit)
เปรียบเทียบ (compare)	การทดสอบบิต (test bit)


รีจิสเตอร์คำสั่งและส่วนควบคุม (Instruction register and control)

ในการกระทำการเพช็พียูจะอ่านคำสั่งจากหน่วยความจำที่เป็นส่วนของโปรแกรมโดยรอคำสั่งนั้นมาเก็บไว้ใน IR เพื่อทำการอ่านรหัสคำสั่งและส่งสัญญาณควบคุมการทำงานภายในซีพียู หรือควบคุมการทำงานของระบบสัญญาณควบคุมเหล่านั้นจะออกมาในจังหวะต่าง ๆ กัน เพื่อใช้ควบคุมระบบในการทำงานต่อไป

การจัดขาของ Z-80

Z-80 ซีพียูเป็นไอซีไมโครโปรเซสเซอร์มีขาเพียง 40 ขา โดยหลัก การแล้ว Z-80 เป็นซีพียูได้โดยสมบูรณ์ กล่าวคือ Z-80 ไม่ต้องประกอบกับอุปกรณ์ประกอบอื่นที่ จะแยกการทำงานเพื่อรวมเป็น ซีพียู ส่วนของสัญญาณจะประกอบด้วยบัสแอสเดรส บัสข้อมูล และสัญญาณควบคุม

รายละเอียดของขาต่าง ๆ แสดงได้ดังนี้



AO-A15 บัสแอสเดรส สัญญาณที่ออกมาจากขาไอซีเหล่านี้จะให้แอดเดรสโดย ขาเหล่านี้เป็นเอาต์พุตแบบไตรสเตท บัสแอสเดรสมีด้วยกันทั้งหมด 16 สาย เพื่อให้ซีพียูติดต่อกับหน่วยความจำได้มากถึง $2^{16} = 64$ Kไบต์ นอกจากนี้ส่วนของแอสเดรสยังเป็นตัวกำหนดเบอร์พอร์ทของอุปกรณ์ อินพุต-เอาต์พุตโดยขณะที่ซีพียูกระทำคำสั่งเกี่ยวกับอินพุตหรือเอาต์พุต ค่าของแอสเดรสบัสใน 8 บิตล่าง (A0-A7) จะแสดงค่าเบอร์พอร์ท ดังนั้นเราจึงมีอุปกรณ์อินพุตหรือเอาต์พุตได้ทั้งหมด $2^8 = 256$ พอร์ท และในขณะที่ช่วงเวลารีเฟรช โดยเมื่อสัญญาณรีเฟรชปรากฏขึ้นที่ขา รีเฟรชปรากฏขึ้นที่ขา รีเฟรช (REFSH) ค่าในแอสเดรสบัส A0-A7 จะแสดงค่าแอสเดรสของหน่วยความจำที่ได้รับการกระทำการรีเฟรช

DO-D7 บัสข้อมูล (data bus) เป็นลักษณะบัสแบบสองทิศทาง Z-80 ซีพียู มีบัสข้อมูล 8 เส้น บัสข้อมูลเป็นเส้นทางผ่านของข้อมูลระหว่างซีพียู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



กับหน่วยความจำ ซีพียูกับอุปกรณ์อินพุต-เอาต์พุต หรือการติดต่อยุ่
 หว่างอุปกรณ์อินพุต-เอาต์พุตกับหน่วยความจำ

- $\overline{M1}$ (machine cycle one) มีลักษณะ เป็นแอดดีฟท์ลอจิก "0" $\overline{M1}$ เป็นส่วนที่จะบอกให้ทราบว่าขณะนี้ซีพียูกำลังอยู่สภาวะ เพชท์ ในขณะที่ซีพียูคำสั่งที่มีอพโค้ดสองไบต์ส่วนของ $\overline{M1}$ จะสร้างขึ้นขณะเพชท์ านแต่ละไบต์ ลักษณะของคำสั่งที่มีอพโค้ด สองไบต์จะขึ้นต้นด้วย CBH, DDH, EDH, FDH, (H ค่อท้ายหมายถึงตัวเลขฐานสิบหก) นอก จากนี้ $\overline{M1}$ ยังสร้างสัญญาณร่วมกับ IORQ เพื่อบอกสถานะการตอบ รับการอินเตอร์รัฟท์.
- \overline{MREQ} (memory request) เป็นลักษณะ ไตรส เตท ให้ลอจิกแอดดีฟท์ที่ "0" เป็นสายสัญญาณที่บอกให้รู้ว่า ซีพียูต้องการเขียนหรืออ่านหน่วยความ จำตามแอดเดรสที่ปรากฏอยู่ในแอดเดรสบัส
- \overline{IORQ} (input output request) เป็นเอาท์พุทลักษณะ ไตรส เตท ให้ลอ จิกเป็นลักษณะ แอดดีฟท์ที่ "0" เป็นสัญญาณที่บอกให้ทราบว่า ซีพียู ต้องการติดต่อกับอุปกรณ์อินพุต-เอาท์พุทโดยแอดเดรสบัส 8 บิตล่าง จะให้แสดงค่าเบอร์พอร์ท ส่วนบัสข้อมูลจะแสดงข้อมูลที่จะมีการส่ง ด้ยระหว่างซีพียูกำลังตอบสนองผลการอินเตอร์รัฟท์ โดยขณะนี้ส่วน ของบัสข้อมูลจะมีการส่งผ่านเข้ามาด้วยค่าของอินเตอร์รัฟท์เวคเตอร์
- \overline{RD} (memory read) เป็นเอาท์พุทไตรส เตทและแอดดีฟท์ลจิก "0" \overline{RD} เป็นตัวบอกว่าขณะนี้ซีพียูต้องการอ่านข้อมูลจากหน่วยความจำหรือ อุปกรณ์ I/O
- \overline{WR} (memory write) เป็นเอาท์พุทแบบไตรส เตท และแอดดีฟท์ลจิก "0" \overline{RD} เป็นสัญญาณบอกว่าซีพียูต้องการเขียนข้อมูลโดยจะ เขียน ข้อมูลในตำแหน่งแอดเดรสบัสกำหนดขึ้นอาจเป็นหน่วยความจำหรืออุปกรณ์ I/O ก็ได้
- \overline{RFSH} (refresh) เป็นเอาท์พุทแอดดีฟท์ลจิก "0" \overline{RFSH} เป็นสัญญาณ ที่จะบอกให้ทราบว่าขณะนี้สัญญาณแอดเดรสบัสส่วน A0 - A6 เป็นแอดเดรสที่จะใช้ในการรีเฟรชหน่วยความจำชนิดไดนามิกส์ส่วน A7 จะเป็น "0" ส่วนบิต A16 - A8 จะแสดงค่ารีจิสเตอร์ I
- \overline{HALT} (halt state) เป็นเอาท์พุทที่แอดดีฟท์ลจิก "0" สัญญาณ \overline{HALT} จะแสดงเมื่อซีพียูได้กระทำคำสั่ง \overline{HALT} และจะหยุดรอจนกว่าจะมีการ

อินเตอร์รัพท์หรือรีเซท ขณะที่อยู่ในช่วง \overline{HALT} ซีพียูจะเสมือนกำลัง
 กระทำคำสั่ง NOP (no operation) เพื่อทำให้เกิดไชเกิ้ลงานการ
 ำงานเพื่อส่งสัญญาณไปกระทำกรรีเพรชหน่วยความจำชนิดไดนามิกส์
 \overline{WAIT} (wait) เป็นขาอินพุทจะแอกต์ฟด้วยลอจิก "0" \overline{WAIT} เป็นตัวกำหนด
 แสดงเพื่อบอกซีพียูให้หยุดรอ ในกรณีอื่นพุท - เอาท์พุท หรือหน่วย
 ความจำไม่สามารถรับส่งข้อมูลได้ทันที \overline{WAIT} จะเป็นตัวทำให้ซีพียู
 ซิงค์ได้พอดีกับอุปกรณ์อื่นพุทเอาท์พุทที่ทำงานที่ความเร็วช้าๆ
 \overline{INT} (interrupt request) เป็นขาอินพุท แอกต์ฟด้วยลอจิก "0"
 \overline{INT} เป็นสัญญาณที่สร้างขึ้นจากอุปกรณ์อื่นพุทเอาท์พุท เพื่อต้องการที่
 จะอินเตอร์รัพท์ซีพียู ซีพียูจะทำการตรวจสอบสัญญาณนี้ทุก ๆ ครั้งที่จะ
 การกระทำแต่ละครั้งแต่ละคำสั่ง การตอบสนองของตัวการอินเตอร์
 รัพท์สามารถควบคุมได้ด้วยซอฟต์แวร์ ด้วยการเซตค่าอินเตอร์รัพท์
 ฟลิปฟลอป (IFF) การตอบสนองอินเตอร์รัพท์จะเกิดได้ยังต้อง
 ำให้ \overline{BUSRQ} ไม่แอกต์ฟเมื่อซีพียูตอบสนองการอินเตอร์รัพท์ ซีพียูจะ
 สร้างสัญญาณตอบด้วยการสร้างสัญญาณ \overline{IORQ} ระหว่างช่วงเวลา \overline{MI}
 การตอบสนองต่อการอินเตอร์รัพท์มีแยกแยะได้ 3 แบบ
 \overline{NMI} (nonmaskable interrupt) เป็นขาอินพุท ที่จะทริกบอกซีพียูใน
 ขณะขอบล็คซ์าลง การอินเตอร์รัพท์ด้วยวิธีนี้ ซีพียูจะให้ความสำคัญ
 สูงกว่า \overline{INT} กล่าวคือมันจะตอบสนองและกระทำทันทีด้วยการเริ่มเอ็ก-
 ีคิว คำสั่งในตำแหน่ง 0066 H โดยอัตโนมัติ การกระโดดไปกระทำ
 ในกรณีนี้ ซีพียูจะเก็บค่าโปรแกรมเคาน์เตอร์เดิมนำไว้ในสแตค เพื่อจะ
 ำกลับกลับไปทำงานเดิมเมื่อเสร็จสิ้นการอินเตอร์รัพท์ได้
 \overline{RESET} (reset) เป็นขาอินพุทที่แอกต์ฟด้วยลอจิก "0" การรีเซตใน
 กรณีนี้จะมีผลดังนี้

1. ค่าของ PC มีค่าเป็น "0"
2. IFF จะได้รับการ Disable
3. รีจิสเตอร์ I จะมีค่า 00H
4. รีจิสเตอร์ R จะมีค่า 00H
5. จะมีการเซตอินเตอร์รัพท์ทั้งหมดมาอยู่ที่โหมด 0

ระหว่างการรีเซทสายแอกเตอเรสบัสข้อมูลจะได้รับการกระทำให้มีค่า
 อิมพีแดนซ์สูง เพื่อแยกออกจากซีพียู ส่วนสายสัญญาณควบคุมจะได้รับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำให้เป็นสัญญาณแอกตีฟการรีเฟรชจะไม่เกิดขึ้น

\overline{BUSRQ} (bus request) เป็นขาอินพุตที่แอกตีฟด้วยลอจิก "0" \overline{BUSRQ} เป็นสัญญาณที่ส่งบอกกับซีพียู เพื่อต้องการให้ซีพียูควบคุมบัสน์ กล่าวคือต้องการให้ซีพียูควบคุมบัสน์ กล่าวคือต้องการให้ซีพียูทำให้บัสน์แอกเตอเรสและบัสน์ข้อมูลอยู่ในสถานะอิมพีแดนซ์สูง คือต้องการแยกซีพียูออกจากบัสน์นั่นเอง

\overline{BUSAK} (bus acknowledge) เป็นขาเอาต์พุต แอกตีฟด้วยลอจิก "0" \overline{BUSAK} เป็นสัญญาณตอบจากซีพียูว่าซีพียูได้แยกตัวเองออกจากแอกเตอเรสบัสน์และบัสน์ข้อมูลเรียบร้อยแล้ว


0 (clock) สัญญาณนาฬิกาที่จะป้อนเข้าระบบ

ไคอะแกรมเวลาของซีพียู

Z-80 ซีพียูจะทำงานในลักษณะพื้นฐานที่สำคัญประกอบด้วย

- การเขียน-อ่านหน่วยความจำ
- การเขียน-อ่านอุปกรณ์อินพุต-เอาต์พุต
- การตอบสนองต่อการอินเตอร์รัพท์

ลักษณะการทำงานจะสัมพันธ์กับสัญญาณนาฬิกา ขอให้พิจารณาจากรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 Z80 กับ อินพุท และ เอาท์พุท


ในขบวนการทำงานของการ INTERFACE ในระบบไมโครโพรเซสเซอร์นั้น มีความจำเป็นอย่างยั้งที่จะต้องทำการติดต่อกับอุปกรณ์อื่น ๆ เสมอ นอกเหนือจากหน่วยความจำ แล้วในบางครั้ง CPU ยังมีความจำเป็นที่จะต้องทำการอ่านข้อมูลจากอุปกรณ์อินพุทและส่งข้อมูลออกไปทางอุปกรณ์เอาท์พุท จะศึกษาวิธีการเชื่อมต่อระหว่าง Z80 เข้ากับอุปกรณ์ I/O (INPUT/OUTPUT DEVICE) นอกจากนี้จะกล่าวถึงการสร้างพอร์ต I/O (INPUT/OUTPUT DEVICE) ที่ ๆ ใด ๆ โดยใช้อุปกรณ์ประเภท DISCRETE.

ขบวนการอินพุทและเอาท์พุท เนื่องจากการติดต่อกับอุปกรณ์ I/O นั้น มีลักษณะ คล้ายคลึงกับการติดต่อกับ STATIC RAM จะเห็นว่าขบวนการติดต่อกับ CPU กับ STATIC RAM และการติดต่อกับ CPU กับ อุปกรณ์ I/O นั้นมีลักษณะ คล้ายกันมาก

2.2.1 ขบวนการอินพุทและเอาท์พุทของ Z80.


สัญญาณทางไฟฟ้าที่ใช้ในระบบฮาร์ดแวร์ในขณะ ที่ Z80 ทำการติดต่อกับอุปกรณ์ I/O นั้นจะประกอบไปด้วย สัญญาณจากบัสแอดเดรส (ADDRESS BUS), สัญญาณจากบัสข้อมูล (DATA BUS) และสัญญาณจากบัสควบคุม (CONTROL BUS)

รูป 2.2.1A และ 2.2.1B จะแสดงบล็อกไดอะแกรมของการส่งข้อมูลขนาด 8 บิตให้กับอุปกรณ์เอาท์พุทและรับข้อมูลจากอุปกรณ์อินพุท



รูป 2.2.1A : แสดงบล็อกไดอะแกรมของพอร์ตเอาท์พุท.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.2.1B : แสดงบล็อกไดอะแกรมของพอร์ทอินพุท.

2.2.2 การบ่งบอกตำแหน่งของพอร์ท (PORT ADDRESS).


ในระบบของ Z80 นั้นจะมีบัสแอดเดรสอยู่ 16 เส้นแต่ละเส้นจะถูกใช้ในการบ่งบอกตำแหน่งของพอร์ท I/O เพียง 8 เส้นเท่านั้น ซึ่งก็คือ Z80 สามารถจะติดต่อกับ I/O ขนาด 8 บิตได้ถึง 256 พอร์ท ($2^8=256$) โดยที่ระบบที่อ้างอิงตำแหน่งของพอร์ทนั้นจะต้องเป็นลักษณะการวางผัง I/O แบบมาตรฐาน (STANDARD I/O MAP) และแต่ละพอร์ท ต้องใช้แอดเดรสเพียงแอดเดรสเดียวในการบ่งบอกตำแหน่ง (1 แอดเดรส = 1 พอร์ท) เท่านั้น แต่ถ้าเป็นการเลือกพอร์ท แบบ LINEAR SELECT I/O คือสายแอดเดรส 1 เส้นใช้เลือก I/O 1 พอร์ทก็จะมีพอร์ท I/O เพียง 8 พอร์ท LINEAR SELECT I/O นี้เหมาะกับระบบที่มีอุปกรณ์ I/O จำนวน น้อย.

(หมายเหตุ ในบทนี้จะกล่าวถึง I/O MAPPED I/O เท่านั้น หากเข้าใจการ ติดต่อกับ I/O ในลักษณะนี้แล้วก็จะ เป็นการง่ายที่จะ เข้าใจลักษณะการติดต่ออื่น ๆ).

เนื่องจากการบ่งตำแหน่งของ I/O และของหน่วยความจำในระบบของ Z80 ใช้ บัสแอดเดรสชุดเดียวกัน ไมโครโปรเซสเซอร์จึงต้องมีสัญญาณ \overline{IORQ} (INPUT/OUTPUT REQUEST) แยกออกจาก \overline{MREQ} (MEMORY REQUEST) ทราบมาแล้วว่าในระบบหน่วยจำนั้น ไม่จำเป็นต้องใช้บัสแอดเดรสทั้ง 16 เส้น (A0-A15) ในระบบของ I/O ก็ไม่จำเป็นต้องใช้ สายแอดเดรสทั้ง 8 เส้นเช่นกัน ตัวอย่างเช่น ระบบต้องการใช้พอร์ท I/O เพียง 5 พอร์ท จะใช้สายแอดเดรส 3 เส้นก็พอ เพราะสายแอดเดรส 3 เส้นนั้นสามารถบ่งบอกตำแหน่งที่แตกต่างกันได้ถึง 8 ตำแหน่ง (2^3) แต่พอร์ท I/O ที่จะพิจารณาในบทนี้ จะใช้บัสแอดเดรสทั้ง 8 เส้นในการถอดรหัสเลือกพอร์ท.

แต่ละพอร์ท I/O ในระบบไมโครโปรเซสเซอร์จะตอบสนองเพียงตำแหน่งเดียว

ของระบบบัสแอดเดรส (A0-A7) ตำแหน่งของพอร์ท I/O ที่ไมโครโปรเซสเซอร์ติดต่อด้านนั้น จะถูกเรียกว่า "พอร์ทแอดเดรส (PORT ADDRESS)" สำหรับงานตอนนี้จะใช้ตำแหน่ง OFFH เป็นพอร์ทแอดเดรสของอุปกรณ์ I/O รูป 2.2.2 แสดงวงจรที่ใช้ในการถอดรหัสเลือกพอร์ทแอดเดรส OFFH นี้.




รูปที่ 2.2.2 : แสดงวงจรถอดรหัสเพื่อสร้างสัญญาณ PORT SELECT โดยมีตำแหน่ง PORT อยู่ที่ OFFH.

จากโคแตรแกรมในรูป 2.2.2 นี้ จะเห็นว่าเอาต์พุต 8 ของ IC 74LS30 จะมีลอจิกเป็น "0" เมื่อขาอินพุตของ GATE ทั้งหมดเป็น "1" สิ่งเกิดว่าเอาต์พุตของขา 8 ของ 74LS30 (PORT SELECT LINE) จะให้แอดที่ที่ลอจิก "0" เมื่อบัสแอดเดรสมีลอจิกเท่ากับรหัสของพอร์ทที่จะเลือกเท่านั้น สำหรับตัวอย่างนี้จะให้ PORT SELECT LINES แอดที่ที่ลอจิก "0".

อย่างไรก็ตาม PORT SELECT LINE สามารถที่จะแอดที่ให้ได้ ในขณะที่ Z80 ไม่ต้องการติดต่อกับ I/O ทั้งนี้ เนื่องจากระบบหน่วยความจำใช้บัสแอดเดรสชุดเดียวกับระบบของ I/O นั้นเอง ยกตัวอย่างเช่น ในกรณีที่ไมโครโปรเซสเซอร์ต้องการที่จะอ่านข้อมูลจากหน่วยความจำที่ตำแหน่ง XXFFH, PORT SELECT LINE ก็แอดที่ไปด้วยเพราะบัสแอดเดรส A0-A7 จะมีค่า OFFH ซึ่งตรงกับรหัสของ PORT SELECT LINE ดังนั้นจึงจำเป็นต้องสร้างสัญญาณควบคุมขึ้นมา เพื่อเป็นการบ่งบอกว่าขณะนั้นไมโครโปรเซสเซอร์ต้องการติดต่อกับหน่วยความจำหรือ I/O.

2.2.3 การสร้างสัญญาณควบคุม \overline{IOW} และ \overline{IOR} .

ในขณะที่ Z80 กระทำขบวนการติดต่อกับ I/O ขา \overline{IORQ} ของ Z80 จะให้ลอจิก



รูปที่ 2.2.4B : แสดงไคอะแกรมเวลาของการเกิดสัญญาณ \overline{IOW} .


สัญญาณการเขียนพอร์ท (PORT WRITE) ของระบบ Z80 จะถูกใช้เป็นสัญญาณ WRITE ENABLE STROBE ของพอร์ทเอาต์พุตที่ถูกเลือก สัญญาณการเขียนพอร์ทนี้จะเกิดขึ้นได้ก็ต่อเมื่อ PORT SELECT LINE และ \overline{IOW} แอคทีฟพร้อมกัน (มีลอจิกเป็น "0" พร้อมกัน) สัญญาณการเขียนพอร์ทจะเป็นสัญญาณที่กระตุ้นให้อุปกรณ์เอาต์พุตรับข้อมูลจากไมโครโปรเซสเซอร์ไบแลทช์ (LATCH) เอาไว้ หรือเขียนข้อมูลลงบนพอร์ทเอาต์พุตที่ถูกเลือก

ไคอะแกรมเวลาในรูป 2.2.5 แสดงลำดับเวลาของสัญญาณที่ปรากฏขึ้นในขณะที่ข้อมูลถูกส่งออกไปยังพอร์ทเอาต์พุต ในรูปนี้จะเห็นว่าทุก ๆ สัญญาณยกเว้นสัญญาณ \overline{WR} จะเป็นสัญญาณซึ่งจะคงอยู่นานกว่าขบวนการติดต่อกับ I/O จะสิ้นสุดลง ดังนั้นจะเขียนวงจรได้ดังรูป 2.2.6 วงจรนี้แสดงวิธีหนึ่งที่ใช้ในการสร้างสัญญาณการเขียนพอร์ทเท่านั้น

มาพิจารณาไคอะแกรมของวงจรนี้ว่าทำงานได้อย่างไรการเข้าาใจการทำงานของวงจรนี้จะช่วยให้เข้าใจสัญญาณต่าง ๆ ที่ Z80 ใช้ได้ดีขึ้น (สามารถที่จะสร้างสัญญาณ PORT STROBE โดยวิธีอื่นๆ ก็ได้)

จุดประสงค์ของวงจรในรูป 2.1.6 คือต้องการสร้าง TROBE ซึ่งแอกทีฟที่ลอจิก "0" เมื่อ CPU ต้องการส่งข้อมูลไปยังพอร์ทเอาต์พุตที่กำหนด ในรูปนี้ระบบบัสแอดเดรส A0-A7 เป็นอินพุตทั้ง 8 เส้นของ NAND GATE ซึ่งเป็นวงจรลักษณะเดียวกับวงจรในรูป 2.2.2

เมื่อบัสแอดเดรสทั้ง 8 เส้น (A0-A7) มีลอจิกเป็น "1" (รหัสเลือกพอร์ทคือ OFFH) เอาต์พุตของ NAND GATE จะมีลอจิกเป็น "0" PORT SELECT LINE นี้จะต่อเข้ากับอินพุตหนึ่งของ 74LS32 OR GATE สำหรับอีกอินพุตหนึ่งของ OR GATE นี้มาจากสัญญาณ




รูปที่ 2.2.5 : แสดงไคอะแกรมเวลาของการเกิดสัญญาณ PORT WRITE.

\overline{IOW} STROBE (แสดงในรูป 2.2.3) เมื่อ \overline{IOW} STROBE มีลอจิกเป็น "0" จะบ่งบอกให้รู้ว่า CPU กำลังกระทำการส่งข้อมูลไปยังพอร์ทเอาต์พุต.

ดังนั้นถ้าสัญญาณ \overline{IOW} และ PORT SELECT LINE มีลอจิกเป็น "0" พร้อมกัน CPU ก็ส่งข้อมูลให้พอร์ทเอาต์พุตที่ถูกเลือก การใช้สัญญาณ \overline{IOW} และ PORT SELECT LINE มาผ่าน OR GATE ก็เพียงพอที่จะสร้างสัญญาณ STROBE กระตุ้นพอร์ทเอาต์พุตที่ถูกเลือกให้ทำการรับเอาข้อมูลไป สัญญาณนี้จะเรียกว่า "PORT WRITE STROBE".

วิธีการที่กล่าวถึงนี้เป็นวิธีการหนึ่งในการสร้างสัญญาณ STROBE ให้พอร์ทเอาต์พุตรับเอาข้อมูลไปเท่านั้น ในระบบไมโครโปรเซสเซอร์ทั่วไปก็มักจะใช้วิธีดังกล่าว.




รูปที่ 2.2.6 : แสดงวงจรการสร้างสัญญาณ PORT WRITE.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.4 การสร้างสัญญาณการอ่านพอร์ท.


ที่จะกล่าวต่อไปนี้จะศึกษาขบวนการอ่านข้อมูลจากพอร์ทอินพุทของ Z80 ในอะแกรมเวลาในรูป 2.2.7 แสดงลำดับของสัญญาณที่ปรากฏขึ้นระหว่างขบวนการอ่านข้อมูลจากพอร์ทอินพุท ในอะแกรมเวลานี้สัญญาณ \overline{IOR} จะมีลักษณะคล้ายกับสัญญาณ \overline{IOW} ในขณะที่ทำการส่งข้อมูลไปยังพอร์ทเอาต์พุท.

จะมาพิจารณาผลของสัญญาณ \overline{RD} ซึ่งแสดงในรูป 2.2.7 สัญญาณ \overline{RD} นี้จะนำไปสร้างสัญญาณ \overline{IOR} ให้แก่ฮาร์ดแวร์ส่วนพอร์ทอินพุท สัญญาณนี้จะทำให้เกิดการเคลื่อนย้ายข้อมูลจากพอร์ทอินพุทเข้าสู่ Z80 เมื่อ \overline{RD} เปลี่ยนลอจิกมาเป็น "0" ข้อมูลจากพอร์ทอินพุทจะปรากฏบนระบบบัสข้อมูลและจะถูก STROBE เข้าไปในรีจิสเตอร์ภายใน (INTERNAL REGISTER) ของ Z80 สัญญาณ \overline{RD} ก็จะกลับมาเป็นลอจิก "1" ใหม่ ขบวนการเคลื่อนย้ายข้อมูลก็จะสิ้นสุดลง



รูปที่ 2.2.7 : แสดงอะแกรมเวลาของสัญญาณที่เกิดขึ้นในวงจรรูป 2.2.6.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.8 : แสดงวงจการสร้างสัญญาณ PORT READ.

รูป 2.2.8 แสดงวิธีหนึ่งในหลาย ๆ วิธีที่จะสร้างสัญญาณการอ่านพอร์ท ซึ่งมาจากเงื่อนไขทางลอจิกในรูป 2.2.7 จะเห็นว่ารูป 2.2.8 นั้นมีวงจรคล้ายกับวงจรรูป 2.2.6 มากแต่ต่างกันที่สัญญาณ \overline{IOW} และ \overline{IOR} เท่านั้น PORT READ STROBE จะแอกทีฟ (มีลอจิกเป็น "0") เมื่อ Z80 ทำการรับข้อมูลจากพอร์ทที่เลือก ในที่นี้คือ พอร์ท OFFH ในรูป 2.2.9 แสดงวงจรถับสัญญาณการสร้างพอร์ท I/O ขนาด 8 บิตทั่ว ๆ ไป ในหัวข้อต่อไปจะกล่าวถึงรายละเอียดของขบวนการเอาท์พุทและอินพุทจากพอร์ท I/O


2.2.5 เหตุการณ์ที่เกิดขึ้นขณะกระบวนการส่งข้อมูลไปยังพอร์ทเอาท์พุท.

1. บัสแอดเดรส A0-A7 จะส่งค่าแห่งไปเอาท์พุทภายใต้การควบคุมของ Z80 ซึ่งขณะเดียวกันบัสแอดเดรส A0-A7 จะถูกถอดรหัสโดยฮาร์ดแวร์ส่วน PORT SELECT LINE ในรูป 2.2.9 เอาท์พุทขา 8 ของ IC1(74LS30) จะมีลอจิกเป็น "0" เมื่อ A0-A7 มีค่าตรงกับพอร์ทแอดเดรสที่กำหนด(ในที่นี้คือ OFFH).

2. Z80 จะส่งข้อมูลที่ต้องการส่งออกเข้าสู่บัสข้อมูล D0-D7 ในรูป 2.2.9 ข้อมูลจะรออยู่ที่ขาอินพุท D0-D7 ของ IC4 (74LS374 ; OCTAL LATCH).

3. ขา \overline{IORQ} ของ Z80 จะถูกใช้ทำให้มีลอจิกเป็น "0" ซึ่งจะเป็นการบ่งบอกว่า Z80 ต้องการที่จะติดต่อกับ I/O สัญญาณนี้ยังคงค้างไว้จนกว่าจะสิ้นสุดขบวนการ

4. ขา \overline{WR} ของ Z80 จะถูกใช้ทำให้มีลอจิกเป็น "0" ซึ่งจะทำให้สัญญาณ \overline{IOW} มีลอจิกเป็น "0" ก็จะทำให้ PORT WRITE STROBE เปลี่ยนลอจิกเป็น "0" ขา \overline{WR} ของ Z80 จะกลับมามีลอจิกเป็น "1" อีกครั้งหนึ่ง ขณะนี้ข้อมูลบนบัสข้อมูล D0-D7 จะถูกเขียนลงบน 74LS374 อันเป็นการสิ้นสุดการส่งข้อมูลไปยังพอร์ทเอาท์พุท



รูป 2.2.9 แสดงวงจรสมบูร์ของ พอร์ตอินพุท/เอาต์พุทขนาด 8 บิตซึ่งมีตำแหน่ง I/O อยู่ที่ OFFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูป 2.2.9 เป็นการนำข้อมูลของพอร์ทเอาต์พุตมาเปิด-ปิด LED บิตที่มีลอจิก เป็น "0" LED ตัวนั้นจะติด บิตที่มีลอจิกเป็น "1" LED จะดับ

2.2.6 ขบวนการอ่านข้อมูลจากพอร์ทอินพุท

ต่อไปจะพิจารณาขบวนการอ่านข้อมูลของ Z80 จากพอร์ทอินพุท ดังแสดงในรูป 2.2.9 ขบวนการส่วนใหญ่จะมีลักษณะคล้ายๆ กับการส่งข้อมูลไปยังพอร์ทเอาต์พุท ยกเว้นสัญญาณ \overline{RD} ซึ่งจะถูกใช้แทนสัญญาณ \overline{WR}

1. สัญญาณ A0-A7 จะปรากฏขึ้นบนระบบบัสแอดเดรส IC1 จะทำการถอดรหัส ขา 8 เอาต์พุทของ IC1 จะมีลอจิกเป็น "0" ข้อมูลต่าง ๆ ของพอร์ทอินพุทจะยังไม่ปรากฏบน บัสข้อมูล จะรอจนกว่าสัญญาณ \overline{IORQ} และสัญญาณ \overline{RD} เกิดขึ้นพร้อมกันก่อน

2. \overline{IORQ} จะถูกใช้ทำให้มีลอจิกเป็น "0" โดย Z80 การกระทำนี้เป็นการบ่งบอก แก่ระบบว่า Z80 ต้องการติดต่อกับ I/O ไม่ใช่หน่วยความจำ

3. สัญญาณ \overline{RD} จะถูกใช้ทำให้มีลอจิกเป็น "0" โดย Z80 ซึ่งจะทำให้เกิดสัญญาณ \overline{IOR} ขึ้นในระบบ

4. เมื่อสัญญาณ \overline{IOR} ปรากฏขึ้นไมโครโพรเซสเซอร์จะทำการรับข้อมูลจากพอร์ท อินพุท เพราะว่าขา \overline{RD} จาก Z80 มีลอจิกเป็น "0" ขา ENABLE (ขา 1.19) ของ IC5 (74LS244) จะถูกใช้ทำให้มีลอจิกเป็น "0" ล็อกจิก "0" บนขา ENABLE ของ 74LS244 จะทำ ให้ขาข้อมูลออก (DATA OUTPUT) มีข้อมูลส่งออกไปให้ระบบบัสข้อมูล เมื่อเหตุการณ์ทั้งหมดนี้ เกิดขึ้นข้อมูลที่ถูกระบุโดยสวิตช์หรือที่สัญญาณที่ส่งให้กับ 74LS244 ซึ่งเป็นบัฟเฟอร์ก็จะส่งข้อมูล ให้กับบัสข้อมูลเข้าไปในรีจิสเตอร์ภายใน ของ Z80

5. ที่ท้ายสุดขา \overline{RD} จะถูกใช้ทำให้มีลอจิกเป็น "1" อีกครั้งหนึ่ง ภายใต้การควบคุม ของ Z80 เมื่อ \overline{RD} มีลอจิกเป็น "1" ข้อมูลจากพอร์ทอินพุทก็จะถูกเคลื่อนย้ายจากระบบบัสข้อมูล เข้าสู่ CPU ขบวนการอ่านข้อมูลจากพอร์ทอินพุทก็จะสิ้นสุดลง

2.2.7 สรุปขบวนการส่งข้อมูลออกไปยังพอร์ทเอาต์พุท.

1. A0-A7 จะถูกใช้ให้ตรงกับตำแหน่งของพอร์ทที่จะติดต่อด้วย
2. D0-D7 ถูกใช้ให้ตรงกับข้อมูลที่ต้องการส่งออกไป
3. \overline{IORQ} จะมีลอจิกเป็น "0"
4. \overline{WR} มีลอจิกเป็น "0"
5. \overline{WR} จะถูกใช้ให้กลับมา มีลอจิกเป็น "1"

2.2.8 สรุปขบวนการอ่านข้อมูลจากพอร์ทอินพุท

1. A0-A7 ถูกใช้ให้ตรงกับตำแหน่งของพอร์ทที่จะอ่านข้อมูล
2. \overline{IORQ} ถูกใช้ทำให้มีลอจิกเป็น "0" ภายใต้การควบคุมของ Z80

3. \overline{RD} ถูกเซ็ทให้มีลอจิกเป็น "0"
4. \overline{RD} ถูกเซ็ทให้กลับมามีลอจิกเป็น "1"




2.3 Z80 กับการอินเทอร์รัพท์

การใช้งานไมโครโปรเซสเซอร์นั้น สิ่งหนึ่งที่ผู้ออกแบบระบบมักจะต้องคำนึงถึงอยู่เสมอก็คือ เรื่องของการอินเทอร์รัพท์ ดังนั้นในการที่จะนำเอาไมโครโปรเซสเซอร์ไปใช้งานได้อย่างมีประสิทธิภาพนั้น จึงจำเป็นต้องทำความเข้าใจเกี่ยวกับลักษณะ และ วิธีการอินเทอร์รัพท์เสียก่อน ในบทนี้จะกล่าวถึงลักษณะและวิธีการอินเทอร์รัพท์ในโหมดต่าง ๆ ของ Z80.

2.3.1 การอินเทอร์รัพท์ของ Z80

จุดประสงค์ของการทำขบวนการอินเทอร์รัพท์ก็คือ การทำให้ CPU พักจากการทำงานในโปรแกรมหลักไว้ชั่วคราว แล้วกระโดดไปทำงานในส่วนของโปรแกรมที่ตอบสนองต่อการขออินเทอร์รัพท์ (INTERRUPT SERVICE ROUTINE) นั้นโดยขึ้นกับชนิดและโหมดของการอินเทอร์รัพท์



รูปที่ 2.3.1 สัญญาณที่ใช้เกี่ยวกับการอินเทอร์รัพท์

Z80 CPU ได้จัดการอินเทอร์รัพท์ไว้ 2 ลักษณะ คือการอินเทอร์รัพท์แบบไม่มีเงื่อนไข (NON-MASKABLE INTERRUPT) และแบบมีเงื่อนไข (MASKABLE INTERRUPT) ซึ่ง Z80 จะทำการตอบสนองต่อการขออินเทอร์รัพท์ทั้ง 2 แบบ ในลักษณะที่แตกต่างกัน


ยังมีวิธีการอื่นอีก 2 วิธี ซึ่งอาจจะกล่าวได้ว่าเป็นการอินเทอร์รัพท์ Z80 เช่นกัน คือ DMA (DIRECT MEMORY ACCESS) และ การรีเซ็ต.

สำหรับขบวนการ DMA นั้น เป็นขบวนการที่ค่อนข้างจะแตกต่างจากการอินเทอร์รัพท์และการรีเซ็ตอยู่มาก เนื่องจากขบวนการ DMA นี้แทนที่จะทำให้ Z80 กระโดดไปทำงานในโปรแกรมที่อยู่แอดเดรสอื่น กลับทำให้ Z80 หยุดการทำงานไว้ชั่วขณะหนึ่ง

2.3.2 การอินเทอร์รัพท์แบบไม่มีเงื่อนไข (NON - MASKABLE INTERRUPT).

Z80 จะทำการตรวจสอบสัญญาณที่ขา \overline{NMI} อยู่ตลอดเวลา ว่ามีการเปลี่ยนสถานะ

ลอจิกจาก "7" เป็น "0" (FALLING EDGE) หรือไม่ ถ้าพบว่าการเปลี่ยนแปลงดังกล่าวเกิดขึ้น FLIP-FLOP ภายในของ Z80 จะถูกเซ็ทไว้และ Z80 จะตรวจสอบค่าของ FLIP-FLOP ใน STATE สุดท้ายของการทำงานในทุก ๆ INSTRUCTION CYCLE ดังรูปที่ 2.3.2 ในกรณีที่ Z80 พบว่าค่าใน FLIP-FLOP นี้ถูกเซ็ทไว้ ก็จะเข้าสู่การทำงานในขบวนการที่ตอบสนองต่อการขออินเทอร์รัพท์ในแบบนี้



รูปที่ 2.3.2 : รูปสัญญาณที่ใช้ในการขออินเทอร์รัพท์แบบไม่มีเงื่อนไข

การขออินเทอร์รัพท์แบบนี้ Z80 จะทำการตอบสนองในทุกกรณี (ผู้ออกแบบไม่สามารที่จะทำให้ Z80 DISABLE ต่อการขออินเทอร์รัพท์แบบนอน-มาสค์เคเบิลนี้ได้) ดังนั้นอุปกรณ์ภายนอกที่จะทำการขออินเทอร์รัพท์แบบนี้ได้นั้น จึงมักจะเป็นอุปกรณ์ที่มีความสำคัญมาก ๆ เท่านั้น

หลังจากที่ตรวจพบการขออินเทอร์รัพท์แบบนี้แล้ว Z80 จะนำเอาค่าแอดเดรสในรีจิสเตอร์ PC (PROGRAM COUNTER) ไปเก็บไว้ในสแตค (STACK) ซึ่งหลังจากที่ Z80 เสร็จจากการทำงานในโปรแกรมตอบสนองการอินเทอร์รัพท์ (INTERRUPT SERVICE ROUTINE) แล้ว จะนำเอาค่าที่เก็บไว้ในสแตคมาคืนให้กับ PC ตามเดิม เพื่อให้ Z80 สามารถที่จะกลับมาทำงานในโปรแกรมหลัก (MAIN PROGRAM) ต่อจากที่ทำค้างอยู่ก่อนที่จะถูกอินเทอร์รัพท์ได้อย่างถูกต้อง ซึ่งจะเห็นว่ามึลักษณะคล้ายคลึงกับคำสั่ง CALL ของ Z80 นั่นเอง.

เมื่อทำการเก็บค่าของ PC ไว้ในสแตคแล้วสถานะของ IFF1 ก็จะถูกนำไปเก็บไว้ใน IFF2 สำหรับชื่อของ IFF1 นั้นเรียกชื่อตามลักษณะการทำงานว่า INTERRUPT ENABLE FLIP-FLOP ซึ่งทำหน้าที่ของ IFF1 ก็คือ กำหนดว่าจะให้ Z80 ENABLE (สถานะของ IFF1 เป็นลอจิก "1") หรือ DISABLE (สถานะของ IFF1 เป็นลอจิก "0") ต่อการขออินเทอร์รัพท์จากภายนอก ซึ่งจะใช้สำหรับกรณีของ มาสค์เคเบิลอินเทอร์รัพท์ (MASKABLE INTERRUPT) แต่สำหรับการอินเทอร์รัพท์แบบนอน-มาสค์เคเบิลนี้ สถานะของ IFF1 นี้จะไม่มีผลต่อการ ENABLE หรือ DISABLE ต่อการขออินเทอร์รัพท์แต่อย่างใด (เมื่อได้รับการขออิน

เทอร์รี่ท์แบบนอน-มาส์เคเบิล Z80 จะทำการตอบสนองในทุกกรณี) และก่อนเข้าสู่การทำงานในโปรแกรมหลัก (หลังจากสิ้นสุดการทำงานในโปรแกรมการตอบสนองการอินเทอร์รี่ท์) นั้น IFF1 จะถูกปรับให้อยู่ในสถานะเดียวกับสถานะก่อนที่ Z80 จะถูกอินเทอร์รี่ท์ (ซึ่งก็คือการนำเอาสถานะของ IFF2 มาคืนให้กับ IFF1 นั่นเอง)

หลังจากที่สถานะของ IFF1 ถูกนำไปเก็บไว้ใน IFF2 แล้ว IFF1 จะถูกปรับสถานะให้เป็นลอจิก "0" ชั่วคราว ในช่วงเวลาของ NMI เพื่อป้องกันการขออินเทอร์รี่ท์ซ้อน (ซึ่งมีผลเฉพาะกับมาส์เคเบิลอินเทอร์รี่ท์เท่านั้น) เมื่อสถานะของ IFF1 ถูกปรับแล้ว Z80 จะกระโดดทำงานที่แอดเดรส 0066H ซึ่งที่แอดเดรสนี้จะเป็นแอดเดรสของโปรแกรมตอบสนองการอินเทอร์รี่ท์ที่ผู้เขียนโปรแกรมเป็นผู้เขียนไว้ เพื่อกำหนดการทำงานของ Z80 เมื่อถูกอินเทอร์รี่ท์แบบนอน-มาส์เคเบิล

สามารถที่จะสรุปการทำงานของ Z80 ในขณะที่ถูกอินเทอร์รี่ท์แบบนอนมาส์เคเบิลได้ดังนี้คือ

1. นำเอาค่าแอดเดรสในรีจิสเตอร์ PC ไปเก็บไว้ในสแตค
2. นำเอาสถานะของ IFF1 ไปเก็บไว้ใน IFF2
3. ปรับสถานะของ IFF1 ให้เป็นลอจิก "0" เพื่อให้ Z80 ทำการ DISABLE

ต่อการขออินเทอร์รี่ท์จากภายนอก

4. Z80 จะกระโดดไปปฏิบัติตามโปรแกรมที่แอดเดรส 0066H

สิ่งที่สำคัญสิ่งหนึ่งที่จะต้องคำนึงถึงก็คือ ในขณะที่ Z80 ถูกอินเทอร์รี่ท์นั้นค่าในรีจิสเตอร์ต่าง ๆ จะไม่ถูกเก็บเอาไว้ ดังนั้นในส่วนคั่นของโปรแกรมตอบสนองการอินเทอร์รี่ท์จึงควรที่จะเก็บค่ารีจิสเตอร์ต่าง ๆ ไว้ เนื่องจาก Z80 อาจจะถูกอินเทอร์รี่ท์ที่ส่วนใดของโปรแกรมหลักก็ได้ ถ้าไม่ทำการเก็บค่ารีจิสเตอร์ต่าง ๆ ไว้ ค่าของรีจิสเตอร์ต่าง ๆ เหล่านี้ก็จะถูกเปลี่ยนแปลงไป (ซึ่งเกิดจากการทำงานในโปรแกรมตอบสนองการอินเทอร์รี่ท์) ทำให้เกิดความผิดพลาดขึ้นในระบบได้และอีกสิ่งหนึ่งที่สำคัญมากก็คือ ที่ส่วนท้ายของโปรแกรมตอบสนองการอินเทอร์รี่ท์นั้น จะต้องทำการดึงเอาค่าที่เก็บไว้ออกมาคืนให้กับรีจิสเตอร์ของ Z80 ด้วย านกรณีที่ใช้คำสั่ง PUSH ในการเก็บค่ารีจิสเตอร์แล้ว ไม่ใช้คำสั่ง POP คืนในตอนที่ท้ายของโปรแกรมตอบสนองการอินเทอร์รี่ท์ นอกจากจะทำให้ค่าในรีจิสเตอร์เกิดความผิดพลาดขึ้นแล้วยังจะทำให้ Z80 กลับมาทำงานที่แอดเดรสเดิมก่อนที่จะถูกอินเทอร์รี่ท์ไม่ได้อีกด้วย เพราะค่าที่ถูกนำมาใส่คืนให้กับ PC นั้นไม่ใช่ค่าเดิม แต่จะเป็นค่าของรีจิสเตอร์แทน (ลักษณะของสแตคเป็นแบบเข้าก่อนออกทีหลังนั่นเอง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PUSH AF

PUSH BC

PUSH DE

PUSH HL

SAVE ALL REGISYERS

EX AF AF'

EXX

SAVE REGISTERS

(NOTE : THESE TWO INSTRUCTIONS WILL SAVE THE CONTENTS OF ALL CPU REGISTERS)

PUSH AF

PUSH BC

PUSH DE

PUSH HL

เซอวีสรุทึน

POP HL

POP DE

POP BC

POP AF

RETN

รูป 2.3.3 การารใช้คำสั่ง PUSH และ POP ในโปรแกรมตอบสนองการอินเทอร์รัท

จากรูป 2.3.3 จะเห็นว่า ถ้าไม่ใช้คำสั่ง POP ก่อนคำสั่ง RETN (RETURN FROM NON-MASKABLE INTERRUPT) ค่าของ PC (หลังจากคำสั่ง RETN) จะกลายเป็นค่าของคูรีจิสเตอร์ HL แทนที่จะเป็นค่าเดิมของ PC ที่เก็บไว้ ซึ่งเป็นสาเหตุใหญ่ที่ทำให้เกิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความผิดพลาดขึ้นในระบบได้

สำหรับในส่วนของโปรแกรมตอบสนองการอินเทอร์รัพท์นั้น คำสั่งสุดท้ายของโปรแกรมจะเป็นคำสั่ง RETN <RETURN FROM NON-MASKABLE INTERRUPT> ซึ่งการทำงานของคำสั่งนี้จะเหมือนกับคำสั่ง RET และ RETN นั้น Z80 จะนำเอาข้อมูลในไบต์บนสุดของสแตคจำนวน 2 ไบต์ มาคืนให้กับ PC เพื่อใช้เป็นแอดเดรสที่ Z80 จะกลับไปทำโปรแกรมต่อจากที่ค้างไว้ก่อนที่จะถูกอินเทอร์รัพท์ซึ่งที่แตกต่างระหว่างคำสั่ง RETN กับ RET ก็คือ ถ้าใช้คำสั่ง RETN แล้ว Z80 จะนำเอาสถานะของ IFF2 ส่งคืนให้กับ IFF1 (ซึ่งเป็นสถานะเดิมของ IFF1 ก่อนที่จะเข้าสู่การอินเทอร์รัพท์นั่นเอง) ความจริงแล้วสามารถใช้คำสั่ง RET แทนคำสั่ง RETN ก็ได้ เพียงแต่ว่าสถานะของ IFF2 จะไม่ถูกนำมาส่งคืนให้กับ IFF1 เมื่อนั้น


2.3.3 การสร้างสัญญาณ \overline{NMI} (สัญญาณ NON-MASKABLE INTERRUPTS).

วิธีการในการสร้างสัญญาณ \overline{NMI} นั้นมีอยู่หลายวิธี แต่ในทวิตต่างก็ต้องยึดหลักที่ว่า เมื่อต้องการที่จะขออินเทอร์รัพท์ Z80 นั้น จะต้องทำให้ระดับสัญญาณที่ขา \overline{NMI} ของ Z80 เปลี่ยนจากลอจิก "1" เป็น "0" (ขอบขาลง) และเมื่อเสร็จสิ้นจากขบวนการอินเทอร์รัพท์ไว้ ก็จะต้องทำการถอนสัญญาณ \overline{NMI} โดยการทำให้ระดับสัญญาณที่ขา \overline{NMI} ของ Z80 กลับเป็นลอจิก "1" อีกครั้ง.

วงจรข้างล่างนี้เป็นวิธีง่าย ๆ วิธีหนึ่งในการที่จะสร้างสัญญาณ \overline{NMI} ให้กับ Z80 ได้ โดยเพียงแต่กดสวิตซ์เท่านั้น.

เมื่อสวิตซ์ S1 ถูกกด เอาท์พุทที่ขา 3 ของ NAND GATE จะกลายเป็น "0" ทำให้ขาคล็อกของ D FLID - FLOP จะกลายเป็น "0" ตาม เมื่อปล่อยสวิตซ์ขาคล็อกของ D FLID-FLOP จะกลายเป็น "1" ซึ่งจะมีผลให้อเอาท์พุท Q กลายเป็น "0" (ขอบขาลง) ซึ่งจะทำให้ขา \overline{NMI} ของ Z80 ได้รับสัญญาณอินเทอร์รัพท์.

หลังจากที่ Z80 ทำงานในส่วนที่เป็นโปรแกรมตอบสนองการอินเทอร์รัพท์จนเสร็จสิ้นแล้ว ก่อนที่ Z80 จะกลับเข้าสู่โปรแกรมหลัก จะต้องเขียนโปรแกรมให้ Z80 ส่งข้อมูลออกไปที่พอร์ท (PORT) OFFH ซึ่งจะทำให้ Q ของ D FLOD-FLOP กลับเป็น "1" อีกครั้ง ดังตัวอย่างในรูปที่ 2.3.5



รูป 2.3.4 ตัวอย่างวงจรสำหรับสร้างสัญญาณ $\overline{\text{NMI}}$ ให้กับ Z80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ORG 0066H

PUSH AF : เก็บค่ารีจิสเตอร์ไว้

PUSH BC : สแตก

PUSH DE

PUSH HL

! ส่วนที่เป็นโปรแกรมตอบสนองการอินเทอร์รัพท์ !

POP HL : นำค่าที่เก็บไว้มาคืนให้

POP DE : กับรีจิสเตอร์

POP BC

POP AF

OUT (OFFH) , A : ทำการถอนสัญญาณ NMI

RETN

รูปที่ 2.3.5 ตัวอย่างโปรแกรมสำเร็จรูปสำหรับวงจรในรูป 2.3.4

2.3.4 สรุปลักษณะการทำงาน

การอินเทอร์รัพท์แบบนอน-มาสค์เคเบิลที่อธิบายมาทั้งหมดนี้เชื่อว่าคงเพียงพอที่จะทำให้ผู้อ่านเข้าใจถึงวิธีการขออินเทอร์รัพท์แบบนี้ได้พอสมควร ในหัวข้อนี้จะขอนำลักษณะ และวิธีการอินเทอร์รัพท์แบบนอน-มาสค์เคเบิลมากล่าวไว้เป็นข้อ ๆ ดังนี้

1. ทุกครั้งที่มีการขออินเทอร์รัพท์แบบนี้ Z80 จะทำการตอบสนองในทุกกรณีอย่างไม่มีเงื่อนไข

2. การอินเทอร์รัพท์แบบนี้จะเกิดขึ้นในกรณีที่ระดับสัญญาณที่ขา NMI เปลี่ยนจากลอจิก "1" เป็น "0" และ Z80 จะทำการตอบสนองต่อการขออินเทอร์รัพท์แบบนอน-มาสค์เคเบิลนี้ ใน STATE สุดท้ายของการทำงานใน INSTRUCTION CYCLE

3. Z80 จะนำเอาค่า PC ไปเก็บไว้ในสแตก

4. สถานะของ IFF1 จะถูกนำไปเก็บไว้ใน IFF2

5. สถานะของ IFF1 จะถูกนำเปลี่ยนให้เป็นลอจิก "0" (เพื่อทำการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DISABLE ต่อการขออินเทอร์รัพท์แบบมาสค์เคเบิล)

6. Z80 จะกระโดดไปทำโปรแกรมที่แอดเดรส 0066H

2.3.5 มาสค์-เคเบิลอินเทอร์รัพท์ (MASKABLE INTERRUPT).

นอกจากการอินเทอร์รัพท์แบบนอน-มาสค์เคเบิลแล้ว Z80 ยังมีการอินเทอร์รัพท์อีกแบบหนึ่งคือ การอินเทอร์รัพท์แบบมาสค์เคเบิล (MASKABLE INTERRUPT) การอินเทอร์รัพท์แบบหลังนี้สามารถที่จะสั่งให้ Z80 ENABLE หรือ DISABLE ต่อการขออินเทอร์รัพท์ได้ด้วยวิธีการทางซอฟต์แวร์ โดยใช้คำสั่ง EI (ENABLE INTERRUPT) หรือ DI (DISABLE INTERRUPT) ซึ่งการอินเทอร์รัพท์แบบแรกนั้นไม่สามารถที่จะทำให้ Z80 DISABLE ต่อการขออินเทอร์รัพท์ได้

สำหรับวิธีการที่จะขออินเทอร์รัพท์แบบนี้ สามารถที่จะทำได้โดยการทำให้ระดับลอจิกที่ขา \overline{INT} เป็น "0" อยู่จนกระทั่ง Z80 สามารถที่จะตรวจจับสัญญาณได้ โดยที่ Z80 จะทำการตรวจสอบระดับสัญญาณที่ขา \overline{INT} ใน STATE สุดท้ายของการทำงานในทุก ๆ INSTRUCTION CYCLE เมื่อ Z80 ตรวจพบสัญญาณ \overline{INT} แล้วก็จะทำการตรวจสอบสถานะของ IFF1 ถ้าพบว่าสถานะของ IFF1 เป็น "0" Z80 ก็จะมีคำสั่ง DISABLE ต่อการขออินเทอร์รัพท์ แต่ในกรณีที่สถานะของ IFF1 เป็น "1" Z80 ก็จะมีการตอบสนองต่อการขออินเทอร์รัพท์ และก่อนที่ Z80 จะกลับเข้าสู่การทำงานในโปรแกรมหลักนั้น จะต้องทำการถอนสัญญาณอินเทอร์รัพท์ที่ขา \overline{INT} ของ Z80 ออกด้วย โดยการทำให้ระดับสัญญาณที่ขา \overline{INT} ของ Z80 กลับเป็น "1" ใหม่อีก

ในตอนนี้สามารถสรุปการอินเทอร์รัพท์แบบนี้ได้เป็น 2 หัวข้อ คือ

1. การขออินเทอร์รัพท์แบบมาสค์เคเบิล สามารถที่จะถูก DISABLE ได้โดยการใช้คำสั่ง DI ซึ่งจะทำให้สถานะของ IFF1 กลายเป็น "0"
2. สัญญาณ \overline{INT} จะต้องมิลลอจิกเป็น "0" อยู่จนกระทั่ง Z80 สามารถที่จะจับสัญญาณ \overline{INT} ได้ และก่อนที่ Z80 จะกลับเข้าสู่การทำงานในโปรแกรมหลักนั้นจะต้องทำการถอนสัญญาณ \overline{INT} ออกด้วย โดยการทำให้สัญญาณที่ขา \overline{INT} กลับเป็น "1" อีกครั้ง

มีอุปกรณ์หรือชิพพัลลอปที่อยู่หลายตัวที่ออกแบบไว้ใช้งานร่วมกับ Z80 โดยเฉพาะ เช่น Z80-PIO ซึ่งสามารถที่จะทำการถอนสัญญาณอินเทอร์รัพท์ออกได้เองในช่วงเวลาที่ Z80 ทำการถอนสัญญาณตอบรับการอินเทอร์รัพท์ (INTERRUPT ACKNOWLEDGE) และชิพพัลลอปของ Z80 เหล่านี้จะทำการถอนสัญญาณที่ขา IEO (ทำให้ขานี้มิลลอจิก "1") ของตัวชิพพัลลอปออกเองในขณะที่ Z80 ทำการเพ็ช้คำสั่ง RETI สำหรับชิพพัลลอปที่ต่าง ๆ

การอินเทอร์รัพท์แบบมาสค์เคเบิลนี้ มีการทำงานในลักษณะต่าง ๆ กันถึง 3 โหมด (ถึงแม้จะมีขา \overline{INT} เพียงขาเดียวก็ตาม) คือ โหมด 0 , โหมด 1 และ โหมด 2 ซึ่งจะ

ต้องทำการโปรแกรมเลือกโหมดก่อนที่ Z80 จะถูกอินเทอร์รัพท์โดยคำสั่ง IMO , IM1 หรือ IM2 เพื่อเลือกการทำงานในโหมด 0,1 หรือ 2 ตามลำดับ

อย่างไรก็ตามเมื่อเริ่มจ่ายไฟหรือทำการรีเซ็ต Z80 โหมดของการอินเทอร์รัพท์ จะถูกปรับให้อยู่ในโหมด 0 โดยอัตโนมัติ และ IFF1 จะถูกปรับให้มีสถานะเป็น "0" ซึ่งหมายความว่า Z80 จะปรับให้ IFF1 มีสถานะเป็น "1" เพื่อให้ Z80 พร้อมทั้งจะรับการขออินเทอร์รัพท์จากภายนอก

2.3.6 การอินเทอร์รัพท์ในโหมด 1

ดังที่ได้กล่าวมาแล้วว่าการอินเทอร์รัพท์แบบมาสค์เคเบิลนี้ สามารถที่จะเลือกให้ Z80 ทำงานในโหมดต่าง ๆ กันได้ถึง 3 โหมด คือ โหมด 0,1 หรือ 2 ได้โดยใช้คำสั่งทางซอฟต์แวร์เพื่อเลือกโหมดการทำงาน สำหรับในหัวข้อนี้จะศึกษาถึงการทำงานของ Z80 ในโหมด 1 ซึ่งสามารถที่จะเลือกโหมดการทำงานนี้ได้โดยการใช้คำสั่ง IM1 (INTERRUPT MODE 1).

หลังจากที่ได้ทำการอินเทอร์รัพท์ Z80 แล้ว และ Z80 ได้ถูกโปรแกรมให้ทำงานในโหมด 1, Z80 จะทำงานตามขั้นตอนต่อไปนี้คือ

1. สถานะของ IFF1 จะถูกปรับให้เป็นลอจิก "0" ซึ่งจะเป็นการทำให้ Z80 DISABLE ต่อการขออินเทอร์รัพท์ที่ขา \overline{INT}
2. สถานะของ IFF2 จะถูกปรับให้ลอจิก "0" เช่นเดียวกับ IFF1 (แต่ไม่ใช้การนำเอาสถานะของ IFF1 มาให้กับ IFF2)
3. ค่าของ PC จะถูกนำไปเก็บไว้บนสแตค ซึ่งจะถูกนำกลับมาใช้เป็นแอดเดรส (คือนำกลับมาคืนให้กับ PC นั้นเอง) ของชุดคำสั่งที่ Z80 จะทำหลังจากที่เสร็จจากการทำงานในโปรแกรมตอบสนองการอินเทอร์รัพท์แล้ว
4. Z80 จะกระโดดไปทำงานที่แอดเดรส 0038H

ซึ่งจะเห็นได้ว่าการทำงานในโหมดนี้มีลักษณะคล้ายกับการอินเทอร์รัพท์แบบนอนมาสค์เคเบิลมาก และการอินเทอร์รัพท์ในโหมดนี้นับได้ว่าง่ายที่สุดในการอินเทอร์รัพท์ทั้ง 3 โหมด เช่นเดียวกันที่ส่วนต้นของโปรแกรมตอบสนองการอินเทอร์รัพท์นั้น ควรที่จะเก็บค่ารีจิสเตอร์ต่าง ๆ ที่ต้องการใช้ในโปรแกรมตอบสนองการอินเทอร์รัพท์ที่นี้ไว้ด้วย โดยคำสั่ง PUSH หรือ EX (EXCHANGE).

สิ่งหนึ่งที่จะต้องทำก็คือการถอนสัญญาณอินเทอร์รัพท์ที่ขา \overline{INT} ของ Z80 ซึ่งจะต้องทำก่อนที่ Z80 จะกลับเข้าสู่การทำงานในโปรแกรมหลักหรือก่อนคำสั่ง EI ในโปรแกรมตอบสนองการอินเทอร์รัพท์ สำหรับซอฟต์แวร์ที่จะใช้ในส่วนนี้นั้นจะ เปลี่ยนไปตามลักษณะของฮาร์ดแวร์ที่ได้ออกแบบไว้ในตอนนี้จะใช้จากรูป 2.3.4 ซึ่งได้ใช้มาแล้วในการอินเทอร์รัพท์แบบ

นอนมาส์คเดเบิล โดยแทนที่จะเอาขา \overline{Q} ของ D FLIP-FLOP ไปเข้าขา \overline{NMI} ของ Z80 ก็เอาไปเข้าที่ขา \overline{INT} แทน ซึ่งลักษณะการทำงานก็คล้ายกับที่ใช้กับ \overline{NMI} เพียงแต่ \overline{INT} นั้นจะ ENABLE ที่ระดับลอจิก "0" แต่ \overline{NMI} จะ ENABLE ที่ขอบขาลงของสัญญาณเท่านั้น และสิ่งหนึ่งที่ไม่ได้กล่าวถึงในหัวข้อที่ 2.3.3 ก็คือ นอกจากจะทำการถอนสัญญาณอินเทอร์รัพต์ด้วยการใช้คำสั่งทางซอฟต์แวร์แล้วยังสามารถที่จะทำได้ด้วยการให้สัญญาณรีเซ็ตกับระบบอีกด้วย (เมื่อได้รับการรีเซ็ต Z80 จะถูกปรับให้อยู่ในโหมด 0 ทันที) สำหรับโปรแกรมส่วนที่เป็นโปรแกรมตอบสนองการอินเทอร์รัพต์นั้น ก็เพียงแค่เปลี่ยนคำสั่ง RETN เป็น RETI (RETURN FROM INTERRUPT) หรืออาจจะใช้คำสั่ง RET ธรรมดาก็ได้ ซึ่งทั้งคำสั่ง RETI และ RET ต่างก็ทำงานสิ่งเดียวกันคือ นำเอาค่าของ PC ที่เก็บไว้ในตอนแรกมาคืนให้กับ PC เพื่อใช้เป็นแอดเดรสต่อไปที่ Z80 จะกลับไปทำงานในโปรแกรมหลักต่อจากที่ทำไว้ก่อนที่จะถูกอินเทอร์รัพต์ และคำสั่งทั้งสองนี้มีข้อแตกต่างกันอยู่คือ ชิพฮาร์ดแวร์ของ Z80 จะรับรู้ต่อการทำคำสั่ง RETI ของ Z80 ได้ แต่ไม่สามารถที่จะรับรู้การทำคำสั่ง RET ได้ นอกจากนี้ก่อนคำสั่ง RETI หรือ RET ในโปรแกรมตอบสนองการอินเทอร์รัพต์ ซึ่งควรที่จะเพิ่มคำสั่ง EI ไปด้วย เพื่อทำให้ Z80 กลับไปอยู่ในสภาวะที่พร้อมที่จะรับการอินเทอร์รัพต์ได้อีก อย่างไรก็ตามคำสั่ง EI นี้จะยังไม่มียผลจนกว่า Z80 จะทำคำสั่งที่ต่อจาก EI เสียก่อน ซึ่งจะเป็นผลดี คือ ทำให้แน่ใจได้ว่า Z80 จะไม่ถูกอินเทอร์รัพต์อีกก่อนที่จะกลับเข้าสู่โปรแกรมหลัก อย่างไรก็ตามอาจจะใช้คำสั่ง EI ที่ส่วนใดของโปรแกรมตอบสนองการอินเทอร์รัพต์ก็ได้ซึ่งก็หมายความว่า ขอมให้มีการอินเทอร์รัพต์เกิดขึ้นได้ในระหว่างการทำงานในโปรแกรมตอบสนองการอินเทอร์รัพต์ได้ (ซึ่งอาจจะเป็นการอินเทอร์รัพต์ในโหมดอื่นก็ได้)

2.3.7 การอินเทอร์รัพต์ในโหมด 0.

ในหัวข้อนี้จะศึกษาถึงการอินเทอร์รัพต์ในโหมด 0 ของ Z80 ซึ่งดังที่ได้กล่าวไว้แล้วว่า เมื่อเริ่มจ่ายไฟให้หรือทำการรีเซ็ตบน Z80 โหมดของการอินเทอร์รัพต์จะถูกจัดให้อยู่ในโหมด 0 แต่อีกวิธีหนึ่งที่จะทำให้ Z80 เลือกการอินเทอร์รัพต์ในโหมด 0 ได้ก็คือการใช้คำสั่ง IMO (บน 8080 ก็มีการอินเทอร์รัพต์ในรูปแบบเดียวกับโหมด 0 ของ Z80 ด้วย)

วิธีการขออินเทอร์รัพต์ในโหมดนี้ก็สามารถที่จะทำได้โดยวิธีเดียวกันกับการอินเทอร์รัพต์ในโหมด 1 อย่างไรก็ตามในโหมด 0 นี้จะมีข้อที่ได้เปรียบกว่าในโหมด 1 อยู่ก็คือสามารถที่จะสั่งให้ Z80 กระโดดไปทำงานที่แอดเดรสใด ๆ หรือ ทำคำสั่งใด ๆ ก็ได้

ORG 0038H

PUSH AF

PUSH HL SAVE ALL REGISTERS OR ONLY THE ONES

PUSH DE USED IN THE ROUTINE

PUSH BC

(SERVICE ROUTINE)

SECTION

POP BC

POP DE RESTORE ALL REGISTERS

POP HL

POP AF

OUT (OFFH)A

CLEAR INTERRUPT

EI

ENABLE INTERRUPTS

RET OR RETI

รูปที่ 2.3.6 ตัวอย่างโปรแกรมตอบสนองการอินเทอร์รัพท์สำหรับวงจรรูป 2.3.4

เมื่อได้รับการขออินเทอร์รัพท์จากอุปกรณ์ภายนอกและ Z80 ถูกสั่งให้ ENABLE การขออินเทอร์รัพท์แล้ว Z80 จะทำงานตามขั้นตอนต่อไปนี้ คือ

1. IFF1 และ IFF2 จะถูกปรับให้มีลอจิก "0" ซึ่งจะเป็นการทำให้ Z80 DISABLE ต่อการขออินเทอร์รัพท์ที่อาจเกิดขึ้นได้อีก

2. เอาท์พุทจากขา $\overline{M1}$ และ \overline{IORQ} จะกลายเป็น "0" ทั้งคู่ ซึ่งจะเกิดขึ้นเฉพาะในขณะที่ Z80 ได้รับการขออินเทอร์รัพท์แล้วเท่านั้น โดยทั่วไปแล้วสัญญาณจากขา $\overline{M1}$ และ \overline{IORQ} นี้จะถูกนำมาผ่าน OR GATE (ซึ่งจะให้เอาท์พุทเป็น "0" เฉพาะในช่วงที่สัญญาณจากขา $\overline{M1}$ และ \overline{IORQ} เป็น "0" พร้อมกันเท่านั้น) เพื่อนำไปใช้สำหรับการทำให้อุปกรณ์ภายนอกที่ขออินเทอร์รัพท์ทราบว่า Z80 ได้ทำการตอบรับการขออินเทอร์รัพท์ (INTERRUPT ACKNOWLEDGE) แล้ว สำหรับชิพพัพพ์ของ Z80 นั้นจะมีขาสำหรับต่อกับขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$\overline{M1}$ และ \overline{IORQ} โดยตรง เพื่อตรวจสอบการตอบรับการขออินเทอร์รัพท์ของ Z80 อยู่แล้ว


3. เมื่ออุปกรณ์ภายนอกได้ตรวจสอบพบว่า Z80 ได้ทำการตอบรับการขออินเทอร์รัพท์ (INTERRUPT ACKNOWLEDGE) มาแล้ว ก็จะส่งข้อมูล 1 ไบต์ออกมาที่บัสข้อมูล (DATA BUS) ให้กับ Z80 เมื่อได้รับข้อมูลนี้แล้ว Z80 จะถือว่าข้อมูลนี้เป็นอพโรดของคำสั่ง และทำงานตามอพโรดนั้นทันที โดยทั่วไปแล้วข้อมูลไบต์นี้จะอยู่ในชุดคำสั่ง RST (RESTART) 0-7 ซึ่งจะมีผลทำให้ Z80 กระโดดไปทำงานในแอดเดรสต่าง ๆ ในกรณีที่มีข้อมูลที่ส่งให้กับ Z80 เป็นอพโรดของคำสั่งที่มากกว่า 1 ไบต์ เช่น อพโรดของคำสั่ง CALL ซึ่งต้องการถึง 3 ไบต์ ในกรณีที่อุปกรณ์ภายนอกจะต้องทำการส่งข้อมูลที่เหลืออีก 2 ไบต์ให้กับ Z80 เอง (Z80 จะใช้อีก 2 MACHINE CYCLE ถัดมาในการอ่านข้อมูลที่เหลืออีก 2 ไบต์) แด่ำนที่นี้ จะสมมติว่าข้อมูลที่อุปกรณ์ภายนอกส่งให้กับ Z80 นี้อยู่ในชุดคำสั่ง RST 0-7

4. Z80 อ่านข้อมูลเข้ามาแล้วทำการถอดรหัสเช่นเดียวกับอพโรดของคำสั่ง
5. ค่า PC จะถูกเก็บอยู่บนสแตค
6. Z80 จะกระโดดไปทำงานยังตำแหน่งแอดเดรสที่ถูกกำหนดโดยชุดคำสั่ง RST ตำแหน่งแอดเดรสที่ Z80 จะกระโดดไปทำเมื่อเทียบกับข้อมูลที่ได้รับเป็นดังนี้คือ

RST	ข้อมูลที่ส่งให้กับ Z80 (ฐาน 16)	ตำแหน่งแอดเดรส(ฐาน 16)
0	C7	0000
1	CF	0008
2	D7	0010
3	DF	0018
4	E7	0020
5	EF	0028
6	F7	0030
7	FF	0038

รูปที่ 2.3.7 นี้แสดงถึง วิธีการง่าย ๆ วิธีหนึ่งที่ใช้ในการส่งข้อมูลให้กับ Z80 ในรูปนี้นำเอาขา $\overline{M1}$ และ \overline{IORQ} มาเข้าอินพุตของ OR GATE เมื่อ Z80 ตอบรับการอินเทอร์รัพท์เอาต์พุตที่ขา $\overline{M1}$ และ \overline{IORQ} ของ Z80 จะกลายเป็น "0" ทั้งคู่ทำให้เอาต์พุตของ OR GATE กลายเป็น "0" ตาม ซึ่งจะเป็นการเปิด TRI-STATE GATE ซึ่งก็คือการทำให้อุปกรณ์สามารถที่จะผ่านอินพุตไปสู่เอาต์พุตของ GATE ได้ทำให้ข้อมูล 0DFH ถูกส่งให้กับ Z80 เมื่อ Z80 ทำการถอดรหัสที่แอดเดรสแล้วได้เป็นอพโรดของคำสั่ง RST 3 จะทำให้ Z80 กระโดดไปทำงานในโปรแกรมตอบสนองการอินเทอร์รัพท์ที่แอดเดรส 0018H สำหรับในตัวอย่างนี้สนใจแต่เฉพาะกรณีที่อุปกรณ์ภายนอกที่มีหลายชิ้น สำหรับคำสั่งสุดท้ายในโปรแกรมตอบสนองการอินเทอร์รัพท์นั้นใช้คำสั่ง RETI เช่นเดียวกับในโหมด 1 นั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3.7 วงจรง่าย ๆ สำหรับส่งข้อมูล RST ให้กับ Z80

2.3.8 การอินเทอร์รัพท์ในโหมด 2

Z80 จะเลือกโหมด 2 เป็นโหมดในการอินเทอร์รัพท์เมื่อ Z80 ได้รับคำสั่ง IM 2 (INTERRUPT MODE 2) สำหรับวิธีการขออินเทอร์รัพท์ในโหมดนี้ทำใช้วิธีเดียวกับการอินเทอร์รัพท์ในโหมด 1 และ 0 นั่นเอง.

การทำงานของ Z80 เมื่อถูกอินเทอร์รัพท์ในโหมด 2 นี้ก็คือ เมื่อ Z80 ตอบรับการขออินเทอร์รัพท์โดยการส่งสัญญาณ \overline{MI} และ \overline{IORQ} (ลอจิก "0") ให้กับอุปกรณ์ภายนอกที่ทำการขออินเทอร์รัพท์อุปกรณ์ภายนอกที่จะส่งข้อมูล 1 ไบต์ ผ่านบัสข้อมูลให้กับ Z80 ซึ่งในขั้นตอนนี้ก็มีลักษณะคล้ายกับการอินเทอร์รัพท์ในโหมด 0 นั่นเอง เพียงแต่ว่าในโหมด 2 นี้ เมื่อ Z80 ได้รับข้อมูลแล้วจะนำเอามาประกอบกับข้อมูลที่ถูเก็บไว้ว่าในรีจิสเตอร์ I (ดูรูปที่ 2.3.7 ประกอบ) โดยจะใช้ข้อมูลในรีจิสเตอร์ I เป็นแอดเดรส 8 บิตบน (A15-A18) และข้อมูลที่รับเข้ามาเป็นแอดเดรส 8 บิตล่าง (A7-A0) เมื่อได้แอดเดรสขนาด 16 บิตแล้ว (สมมติให้เป็นแอดเดรสที่ N) ก็จะใช้ข้อมูลในแอดเดรสที่ N นี้มาประกอบกับข้อมูลในแอดเดรสที่ N+1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์แต่ละชิ้น) ให้กับ Z80 ในช่วงที่ Z80 ตอบรับการขออินเทอร์รัพท์

สำหรับในกรณีนี้จะสมมติว่า มีอุปกรณ์ภายนอกที่สามารถที่จะขออินเทอร์รัพท์ได้อยู่ 5 ชิ้น สิ่งแรกที่ต้องการทำก็คือกำหนดว่าจะให้แอดเดรสของโปรแกรมตอบสนองการอินเทอร์รัพท์สำหรับอุปกรณ์แต่ละชิ้นนั้นอยู่ที่ใด ในกรณีนี้จะใช้ชื่อของอุปกรณ์ทั้ง 5 ชิ้นนี้ว่า DEV1-DEV5 และกำหนดให้แอดเดรสต่าง ๆ สำหรับอุปกรณ์ทั้ง 5 ดังนี้

อุปกรณ์ #	แอดเดรสในหน่วยความจำ (ฐาน 16)
DEV1	2754
DEV2	3015
DEV3	1774
DEV4	5367
DEV5	7741

สิ่งหนึ่งที่จะต้องคำนึงถึงในการส่งข้อมูลก็คือ ข้อมูลที่ส่งให้กับ Z80 นั้นจะต้องมี bit D0 เป็น "0" เท่านั้นและข้อมูลบิตนี้เรียกว่า "อินเทอร์รัพท์เวกเตอร์" (INTERRUPT VECTOR) สำหรับขั้นต่อไปก็จะต้องกำหนดว่าจะเก็บค่าแอดเดรสให้เก็บไว้ในแอดเดรส 1300H-1309H ดังตารางข้างล่าง

แอดเดรสในหน่วยความจำ (ฐาน 16)	ข้อมูล (ฐาน 16)	อุปกรณ์ #
1300	54	DEV1
1301	27	
1302	15	DEV2
1303	30	
1304	74	DEV3
1305	17	
1306	67	DEV4
1307	53	
1308	41	DEV5
1039	77	

จากตารางข้างต้น จะเห็นว่าแอดเดรสของโปรแกรมตอบสนองการอินเทอร์รัพท์ของอุปกรณ์แต่ละชิ้นที่ถูกเก็บไว้ นั้น จะใช้เนื้อที่ในหน่วยความจำ 2 บิต โดยเก็บค่าแอดเดรสล่าง (A7-A0) ไว้ในแอดเดรสคู่และค่าแอดเดรสบน (A15-A8) ไว้ในแอดเดรสคี่ และเรียกแอดเดรสที่เก็บค่าแอดเดรสของโปรแกรมตอบสนองการอินเทอร์รัพท์เหล่านี้ว่า VECTOR TABLE ADDRESS.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากที่ได้กำหนดแอดเดรสที่เก็บค่าแอดเดรสของโปรแกรมตอบสนองการอินเทอร์รัพท์เรียบร้อยแล้ว ต่อไปจะต้องทำการป้อนข้อมูลให้กับรีจิสเตอร์ I ซึ่งในที่นี้คือ 13H (แอดเดรสบนของ VECTOR TABLE) จากนั้นจึงจะกำหนดว่า จะให้อุปกรณ์ชิ้นใดส่งข้อมูลอะไรให้กับ Z80 ซึ่งข้อมูลนี้ก็คือแอดเดรสล่างของ VECTOR TABLE ดังตารางข้างล่าง

อุปกรณ์ #	ข้อมูลที่ต้องส่งออกมา(ฐาน 16)
DEV1	00
DEV2	02
DEV3	04
DEV4	06
DEV5	08

เมื่อได้ทำการออกแบบฮาร์ดแวร์ไว้เรียบร้อยแล้วสมมติว่าอุปกรณ์ DEV3 ทำการขออินเทอร์รัพท์จาก Z80 เมื่อ Z80 ได้ทำการตอบรับอินเทอร์รัพท์โดยการทำให้ขา $\overline{M1}$ และ \overline{IORQ} ของ Z80 เป็นลอจิก "0" แล้ว DEV3 ก็ส่งข้อมูล 04H ให้กับ Z80 ซึ่ง Z80 จะนำเอาข้อมูลนี้ไปประกอบข้อมูลในรีจิสเตอร์ I (13H) ได้เป็นแอดเดรสค่า 1304H จากนั้นก็จะนำเอาค่าของข้อมูลในแอดเดรส 1304H (74H) และ 1305H (17H) มาประกอบกันเป็นแอดเดรสของโปรแกรมตอบสนองการอินเทอร์รัพท์ ซึ่งก็คือแอดเดรส 1774H.

ส่วนโปรแกรมที่ใช้ในการทำงานตามตัวอย่างข้างต้นนั้นแสดงดังรูปที่ 2.3.9

2.3.9 ขบวนการ DMA (DIRECT MEMORY ACCESS).

ในการส่งผ่านข้อมูลระหว่างอุปกรณ์ภายนอกกับหน่วยความจำของระบบนั้นโดยทั่วไปแล้วมักจะต้องกระทำผ่าน CPU เสมอ เช่น ในกรณีที่อุปกรณ์ภายนอกต้องการที่จะส่งข้อมูลให้กับหน่วยความจำ อุปกรณ์ภายนอกจะต้องทำการส่งข้อมูลให้กับ CPU ก่อน จากนั้น CPU จึงจะส่งข้อมูลนั้นให้กับหน่วยความจำอีกทีหนึ่ง ซึ่งจะเห็นว่าการส่งผ่านข้อมูลระหว่างอุปกรณ์ภายนอกกับหน่วยความจำของระบบนั้นจะต้องผ่านการทำงานถึง 2 ขั้นตอนเสมอ ในกรณีที่ส่งผ่านข้อมูลจำนวนมากนั้นการทำงานโดยวิธีดังกล่าวจะทำให้เสียเวลาเป็นอย่างมาก

ดังนั้นเพื่อความรวดเร็วในการส่งผ่านข้อมูล จึงจำเป็นที่จะต้องใช้อีกวิธีอื่นเข้าช่วย และวิธีการที่ใช้ในการนี้เรียกว่า DMA (DIRECT MEMORY ACCESS) ซึ่งก็คือขบวนการที่ช่วยให้การส่งผ่านข้อมูลระหว่างหน่วยความจำกับอุปกรณ์ภายนอกเป็นไปอย่างรวดเร็วยิ่งขึ้น

Z80 จะทำการตรวจสอบสัญญาณที่ขา \overline{BUSRQ} (BUS REQUEST) ใน STATE สุดท้ายของทุก ๆ MACHINE CYCLE ในกรณีที่พบว่าสัญญาณที่ขา \overline{BUSRQ} ได้รับลอจิก "0" (ซึ่งอุปกรณ์ภายนอกส่งเข้ามา) Z80 ก็จะหยุดการทำงานไว้ชั่วขณะจนกว่าระดับสัญญาณที่ขา \overline{BUSRQ} จะกลับเป็น "1" อีกครั้ง และในช่วงเวลาที่

: โปรแกรมสำหรับจัดการทำงานของ Z80 ให้อยู่โหมด 2

```
0000                CODE 0000
0000    ED5E        IM2                ; สั่งให้ Z80 เลิกอินเทอร์รัพท์
                                           ; โหมด 2
0002    3E11        LD A,13H           ; แอดเดรสบนของ VECTOR
                                           ; TABLE
0004    ED47        LD I,A
0006    FB          EI                ; สั่งให้ Z80 ENABLE การ
                                           ; อินเทอร์รัพท์
;
; การสร้าง VECTOR TABLE (อาจจะใช้วิธีอื่นก็ได้)
;
1300                CODE 1300H         ; แอดเดรสของ VECTOR TABLE
1300    5427        DEFW 2754H         ; DEV1
1302    1530        DEFW 3051H         ; DEV2
1304    7417        DEFW 1774H         ; DEV3
1306    6753        DEFW 5367H         ; DEV4
1308    4177        DEFW 7741H         ; DEV5
;
```


รูปที่ 2.3.9 โปรแกรมในการใช้งานสำหรับตัวอย่างข้างต้น

หยุดการทำงานนี้ Z80 ก็ส่งสัญญาณ $\overline{\text{BUSAK}}$ (BUS ACKNOWLEDGE) ให้กับอุปกรณ์ภายนอก เพื่อบอกให้อุปกรณ์ภายนอกทราบว่า Z80 ได้รับทราบการขอใช้บัสแล้ว และ Z80 จะทำให้ แอดเดรสบัส (A0-A15), บัสข้อมูล (D0-D7) และบัสควบคุมบางเส้นให้อยู่ในสภาวะ HIGH IMPEDANCE เพื่อให้อุปกรณ์ภายนอกที่ส่ง $\overline{\text{BUSRQ}}$ ให้กับ Z80 สามารถที่จะทำการติดต่อกับ หน่วยความจำได้โดยตรง และเมื่อการติดต่อกับหน่วยความจำเสร็จสิ้นลงแล้ว อุปกรณ์ภายนอก จะต้องทำให้สัญญาณ $\overline{\text{BUSRQ}}$ กลับเป็นลอจิก "1" อีกครั้ง เพื่อให้ Z80 ออกจากขบวนการ DMA และกลับไปทำงานในโปรแกรมต่อจากที่ทำค้างไว้.

สำหรับในรูปที่ 2.3.10 จะแสดงโฟลว์ชาร์ตของลำดับการตอบสนองต่อการขออิน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทอร์ริฟท์ (\overline{INT} และ \overline{NMI}) และ DMA (\overline{BUSRQ}):



จากรูป 2.3.10 สามารถที่จะสรุปลำดับของการตอบสนองต่อการขออินเทอร์รัฟท์ และ DMA ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. Z80 จะทำการตรวจสอบสัญญาณ $\overline{\text{BUSRD}}$ ใน STATE สุดท้ายของทุก ๆ MACHINE CYCLE ในกรณีที่ Z80 ตรวจพบสัญญาณ $\overline{\text{BUSRD}}$ (มีลอจิกเป็น "0") ก็ จะเข้าสู่ ขบวนการ DMA จนกว่าสัญญาณ $\overline{\text{BUSRD}}$ จะถูกถอนออกจากระบบ (สัญญาณ $\overline{\text{BUSRD}}$ มีลอจิก เป็น "1")

2. Z80 จะทำการตรวจสอบการขออินเทอร์รัพท์จากอุปกรณ์ภายนอก ใน STATE สุดท้ายของทุก ๆ INSTRUCTION CYCLE

3. Z80 จะทำการตรวจสอบว่ามีการขออินเทอร์รัพท์แบบ $\overline{\text{NMI}}$ (ขอบขาลงของสัญญาณ) หรือไม่ ในกรณีที่พบว่าการขออินเทอร์รัพท์แบบ $\overline{\text{NMI}}$ นี้ ก็ จะเข้าสู่การทำงานในขบวนการ ของนอน-มาส์คเคเบิลอินเทอร์รัพท์

4. Z80 จะทำการตรวจสอบว่ามีการขออินเทอร์รัพท์แบบ $\overline{\text{INT}}$ (ลอจิก"0") หรือไม่ ถ้าหากพบว่าการขออินเทอร์รัพท์แบบนี้ก็จะ เข้าสู่การทำงานในขบวนการของมาส์คเคเบิลอินเทอร์รัพท์

จากโฟลว์ชาร์ตในรูป 2.3.10 จะสามารถที่จะจัดลำดับการตอบสนองต่อการอินเทอร์รัพท์และ DMA ได้ดังนี้คือ

ลำดับของการตอบสนอง ขบวนการ

- | | |
|---|------------------------|
| 1 | DIRECT MEMORY ACCESS |
| 2 | NON-MASKABLE INTERRUPT |
| 3 | MASKABLE INTERRUPT |

2.3.10 การขออินเทอร์รัพท์จากอุปกรณ์หลายชั้น

ในระบบบางระบบนั้นอาจจะมีอุปกรณ์ที่จะขออินเทอร์รัพท์ได้หลายชั้น ดังนั้นจึงจำเป็นต้องทราบถึงวิธีการที่จะทำการเชื่อมต่อกับอุปกรณ์เหล่านี้ เข้าด้วยกัน เพื่อให้การขออินเทอร์รัพท์จากอุปกรณ์แต่ละชั้นเป็นไปอย่างมีประสิทธิภาพ สำหรับในที่นี้จะกล่าวถึงวิธีการที่ใช้โดยทั่วๆ ไป คือ POLLING, PRIORITY INTERRUPT, และ DAISY CHAIN PRIORITY.

2.3.10.1 POLLING

วิธีการ POLLING นี้เป็นวิธีการที่ง่าย สะดวกและประหยัดที่สุด ในระบบที่มีอุปกรณ์หลายชั้นที่ทำการขออินเทอร์รัพท์ได้ สำหรับวิธีการที่จะ เชื่อมต่อกับอุปกรณ์เหล่านี้ เข้าด้วยกันความวิธี POLLING นี้ก็คือ นำเอาขา $\overline{\text{INT}}$ (แอกทีฟ "0") ของอุปกรณ์แต่ละชั้นมาเข้าอิพุทของ AND GATE แล้วนำเอาเอาท์พุทของ AND GATE ไปต่อเข้ากับขา $\overline{\text{INT}}$ ของ CPU, ด้วยวิธีนี้ CPU สามารถที่จะรับรู้การขออินเทอร์รัพท์ได้ (ไม่ว่าอุปกรณ์ชั้นใดจะทำการขออินเทอร์รัพท์) และ

CPU จะตรวจสอบว่าอุปกรณ์ชิ้นใดที่ทำการขออินเทอร์รัพท์ โดยการตรวจสอบระดับลอจิกที่ขาอินพุทของ AND GATE ในกรณีที่มีอุปกรณ์มากกว่า 1 ชิ้นทำการขออินเทอร์รัพท์, CPU ก็จะต้องตัดสินใจว่าจะให้อุปกรณ์ชิ้นใดมีความสำคัญสูงกว่ากัน.


จะเห็นว่าวิธีการนี้ แม้จะง่ายและประหยัดแต่ก็ช้ากว่าวิธีอื่น และด้วยเหตุนี้ทำให้ในระบบที่ต้องการความเร็วในการทำงานสูงหรือในระบบใหญ่ ๆ มักจะไม่นิยมมาใช้วิธี POLLING นี้

สำหรับวิธีการ POLLING ในอีกรูปแบบหนึ่ง ที่ใช้กันอยู่ทั่วไปในระบบเล็ก ๆ นั้นจะเป็นลักษณะที่ CPU ต้องคอยอ่านข้อมูลจากอุปกรณ์ภายนอกตลอดเวลา เพื่อตรวจสอบว่ามีอุปกรณ์ชิ้นใดบ้างที่ต้องการจะติดต่อกับ CPU ซึ่งจะมีข้อเสียนั่นก็คือว่า CPU จะต้องคอยจนกว่าอุปกรณ์ภายนอกพร้อมที่จะติดต่อดูแล ในขณะที่วิธีการ POLLING ในแบบที่ใช้การอินเทอร์รัพท์ CPU ยังสามารถที่จะทำงานในโปรแกรมได้โดยจะทำการตรวจสอบสถานะของอุปกรณ์ภายนอกเฉพาะในขณะที่ถูกอินเทอร์รัพท์เท่านั้น

2.3.10.2 PRIORITY INTERRUPT.

วิธีนี้นับได้ว่าเป็นวิธีที่มีประสิทธิภาพมากที่สุดวิธีหนึ่ง ซึ่งช่วยให้ CPU สามารถที่จะต่อกับอุปกรณ์ภายนอกหลาย ๆ ชิ้นที่ขออินเทอร์รัพท์ได้

เมื่ออุปกรณ์ภายนอกแต่ละชิ้นได้รับการตอบรับการอินเทอร์รัพท์จาก CPU แล้วก็จะส่งข้อมูลออกมาเพื่อที่จะส่งให้กับ CPU แต่ระบบที่มีอุปกรณ์ภายนอกหลาย ๆ ชิ้นถ้าปล่อยให้อุปกรณ์ทุกตัวที่ขออินเทอร์รัพท์ (ในกรณีที่มีอุปกรณ์มากกว่า 1 ตัวทำการขออินเทอร์รัพท์) ถูกส่งออกมาพร้อม ๆ กันแล้ว ก็จะทำให้เกิดความผิดพลาดขึ้นได้ ดังนั้นจึงจำเป็นต้องใช้อุปกรณ์ที่สามารถช่วย CPU ในการที่จะเลือกให้สัญญาณ INTERRUPT ACKNOWLEDGE กับอุปกรณ์ภายนอกได้อย่างถูกต้อง สำหรับฮาร์ดแวร์ที่ใช้ในการทำงานนี้เรียกว่า PRIORITY LOGIC.



รูปที่ 2.3.11 บล็อกไออะแกรมแสดงวิธีการจัดการอินเทอร์รัพต์แบบ PRIORITY INTERRUPT จากรูปที่ 2.3.11 จะเห็นว่าอุปกรณ์ภายนอกที่จะขออินเทอร์รัพต์จะต้องส่งสัญญาณ INTERRUPT REQUEST ให้กับ PRIORITY LOGIC ซึ่งจะพิจารณาว่าจะส่ง INTERRUPT REQUEST ของอุปกรณ์ตัวใดออกไปเมื่อใด และเมื่อ CPU ตอบรับการอินเทอร์รัพต์แล้ว PRIORITY LOGIC ก็จะทำกาการจัดส่ง INTERRUPT ACKNOWLEDGE ให้กับอุปกรณ์ตัวนั้น ข้อได้เปรียบของวิธีนี้ก็คือ การจัดการอินเทอร์รัพต์ด้วยวิธีนี้ CPU สามารถที่จะรับการอินเทอร์รัพต์ได้อย่างรวดเร็วและมีประสิทธิภาพ แต่ข้อเสียก็คือ ฮาร์ดแวร์ที่ซับซ้อนยุ่งยากมาก ซึ่งทำให้ค่าใช้จ่ายสูงตามไปด้วย

2.3.10.3 DAISY CHAIN PRIORITY

วิธีการจัดการอินเทอร์รัพต์ในแบบนี้ เป็นรูปแบบการจัดลำดับความสำคัญที่ใช้กับชิพฮาร์ดแวร์ของ Z80 โดยที่ชิพฮาร์ดแวร์ของ Z80 จะมีขา IE1 และ IE0 ไว้สำหรับทำหน้าที่ โดยเฉพาะ ซึ่งจะต่อกันเป็นทอดๆ ขณะที่อุปกรณ์ที่มีลำดับความสำคัญสูงกว่ากำลังทำการขออินเทอร์รัพต์อยู่นั้น อุปกรณ์ที่มีลำดับความสำคัญต่ำกว่าก็จะถูก DISABLE การอินเทอร์รัพต์ไว้หมด เช่น ในกรณีที่ DEV1 ต้องการที่จะขออินเทอร์รัพต์ DEV2-DEV4 ก็จะถูก DISABLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอินเทอร์รัพท์ไว้หมด ทำให้ DEV2-DEV4 ขออินเทอร์รัพท์ไม่ได้ แต่อย่างไรก็ตามในกรณีที่อุปกรณ์ที่ถูก DISABLE ไว้ต้องการที่จะขออินเทอร์รัพท์ ก็สามารถที่จะทำได้ในทันทีที่ถูก ENABLE (อุปกรณ์ที่มีลำดับความสำคัญสูงกว่าเสร็จจากการอินเทอร์รัพท์แล้ว) ดังนั้นการอินเทอร์รัพท์ของอุปกรณ์ภายนอกจะไม่เกิดการสูญหายในระหว่างที่ถูก DISABLE เลย อีกกรณีหนึ่งที่สำคัญของการอินเทอร์รัพท์แบบ DAISY CHAIN ก็คือ ในขณะที่อุปกรณ์ที่มีลำดับความสำคัญในการขออินเทอร์รัพท์ต่ำกว่ากำลังขออินเทอร์รัพท์อยู่นั้น อุปกรณ์ที่มีลำดับความสำคัญสูงกว่าสามารถที่จะขออินเทอร์รัพท์แทรกขึ้นมาได้ และจะได้รับสัญญาณตอบรับการอินเทอร์รัพท์แทน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 การาริช 8255 PIA กับ Z80

ได้กล่าวถึงรายละเอียดของระบบไมโครโปรเซสเซอร์ การติดต่อกับอุปกรณ์ภายนอก (ขบวนการอินพุตและเอาต์พุต) และการอินเทอร์รัพท์มาแล้ว ต่อไปจะกล่าวถึงอุปกรณ์ซึ่งช่วยให้การติดต่อกับระบบภายนอกของระบบไมโครโปรเซสเซอร์มีประสิทธิภาพยิ่งขึ้น อุปกรณ์ชิ้นแรกที่จะกล่าวถึงนี้ ได้แก่ 8255 PIA (PROGRAMMABLE INTERFACE ADAPTER).


2.4.1 รายละเอียดเกี่ยวกับ 8255

8255 เป็นอุปกรณ์ LSI (LARGE SCALE INTEGRATED CIRCUIT) บรรจุอยู่ใน PACKAGE 40 ขาแบบ DIP (DUAL-IN-LINE PACKAGE) เริ่มผลิตโดยบริษัท INTEL COOPERATION ผู้ผลิตไมโครโปรเซสเซอร์เบอร์ 8080 จุดประสงค์เพื่อใช้งานร่วมกับ 8080 โดยเฉพาะแต่ในภายหลังได้มีการนำ 8255 ไปประยุกต์ใช้งานร่วมกับไมโครโปรเซสเซอร์เบอร์อื่น ๆ รวมทั้ง Z80 ด้วย หากผู้อ่านเข้าใจการใช้งาน 8255 กับ Z80 ที่จะกล่าวถึงในบทนี้แล้วก็จะนำไปประยุกต์ใช้งานในลักษณะอื่น ๆ ได้ไม่ยากนัก

8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- 40-Pin Dual in-Line Package
- Reduces System Package Count
- Improved DC Driving Capability

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.



รูป 2.4.1 แสดงบล็อกไดอะแกรมและการวางตำแหน่งของ 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.4.1 นี้แสดงบล็อกไดอะแกรม ของ 8255 ซึ่งหน้าที่ของแต่ละบล็อกมีดังต่อไปนี้คือ บล็อกกลุ่มแรกที่จะพูดถึงนี้ ได้แก่ บล็อกจำนวน 4 บล็อก ที่อยู่ทางด้านขวาของรูป ซึ่งจะ เป็นส่วนที่เชื่อมต่อกับอุปกรณ์ภายนอกอื่น ๆ โดยมีสาย PA0-PA7, PB0-PB7 และ PC0-PC7 เป็นทางผ่านของข้อมูลระหว่างอุปกรณ์ภายนอกกับ 8255 สายสัญญาณเหล่านี้จะถูกแบ่งออกเป็น 3 I/O พอร์ตได้แก่พอร์ต A (PA), พอร์ต B (PB) และพอร์ต C (PC) พอร์ตเหล่านี้แต่ละ พอร์ตสามารถเป็นได้ทั้งพอร์ตอินพุตและ เอาท์พุต และแต่ละบล็อกจะมีสายสัญญาณเชื่อมเข้ากับบัส ข้อมูลภายในของ 8255

บล็อกกลุ่มถัดมา ได้แก่ GROUP A CONTROL และ GROUP B CONTROL ซึ่งจะเป็น ตัวกำหนดลักษณะการทำงานของทั้ง 3 I/O พอร์ต (8255 มีลักษณะการทำงานที่แตกต่างกันอยู่ 3 โหมด สามารถกำหนดได้โดยการโปรแกรมส่ง CONTROL WORD ให้กับ 8255) จากรูป 2.4.1 จะเห็นว่าพอร์ต C นี้จะประกอบด้วยพอร์ตนาน 4 บิต 2 พอร์ต กลุ่มหนึ่งจะถูกควบคุม โดย GROUP A CONTROL และอีกกลุ่มหนึ่งจะถูกควบคุมโดย GROUP B CONTROL

บล็อกกลุ่มสุดท้ายที่จะกล่าวถึงได้แก่ DATA BUS BUFFER และ READ/WRITE CONTROL LOGIC ซึ่งบล็อกเหล่านี้จะเป็นส่วนที่ติดต่อกับ CPU , DATA BUS BUFFER นี้จะ เป็นบัฟเฟอร์ให้กับบัสข้อมูลของ CPU ส่วน READ/WRITE CONTROL LOGIC จะเป็นส่วนที่ควบคุม การให้ข้อมูลเข้าหรือออกจากรีจิสเตอร์ภายใน ตัวที่ถูกต้องและในเวลาที่เหมาะสม

2.4.2 รายละเอียดการจัดเรียงขาของ 8255

ในส่วนนี้จะพิจารณาหน้าที่ของขาแต่ละขาของ 8255 ซึ่งข้อมูลเหล่านี้จะมีประโยชน์ใน การเชื่อมต่อเข้ากับระบบบัสของ CPU สำหรับการจัดขาแสดงไว้ในรูปที่ 2.4.1 รายละเอียด ของแต่ละมีดังนี้คือ

D0-D7 : เป็นสายข้อมูลอินพุต / เอาท์พุตแบบสองทิศทาง (BI-DIRECTIONAL BUS) จะ เป็นทางผ่านของข้อมูลระหว่างพอร์ตต่าง ๆ ของ 8255 กับบัสข้อมูลของ Z80

\overline{CS} (CHIP SELECT INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" CPU จะสามารถที่จะ อ่านหรือเขียนข้อมูลกับ 8255 ได้

\overline{RD} (READ INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และสัญญาณ \overline{CS} มีลอจิกเป็น "0" ข้อมูลจาก 8255 จะปรากฏสู่ระบบบัสข้อมูล CPU ก็จะสามารถอ่านข้อมูลออกไปได้ (ในการ ตั้งชื่อของขาสัญญาณนี้จะถือเอา CPU เป็นหลัก)

\overline{WR} (WRITE INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และสัญญาณ \overline{CS} มีลอจิก เป็น "0" ข้อมูลจากระบบบัสข้อมูลจะถูกเขียนเข้าไปยัง 8255 ได้

A0-A1 (ADDRESS INPUT) : จะเป็นตัวกำหนดการเลือกรีจิสเตอร์ภายในของ 8255

RESET : เมื่อขานี้มีสถานะเป็น "1" 8255 จะอยู่ในสภาวะรีเซ็ตทุก ๆ พอร์ตของ 8255 จะถูกเซ็ทให้อยู่ในโหมดอินพุต


PA0-PA7, PBO-PB7 : ขาสัญญาณเหล่านี้จะถูกใช้เป็นที่พอร์ต I/O ขนาด 8 บิตที่ใช้ต่อเข้ากับอุปกรณ์ภายนอกอื่น ๆ

PC0-PC7 : ขาสัญญาณนี้ถูกใช้เป็นที่พอร์ต I/O ขนาด 8 บิต เช่นเดียวกับ PA0-PA7 และ PBO-PB7 แต่กลุ่มของขาสัญญาณเหล่านี้สามารถแบ่งออกเป็น 2 กลุ่ม โดยแต่ละกลุ่มมีขนาด 4 บิตได้ กลุ่มแรกจะใช้ควบคุม PBO-PB7 และกลุ่มที่ 2 ใช้ควบคุม PA0-PA7

2.4.3 การต่อ 8255 เข้ากับ Z80

ในการต่อ 8255 เข้ากับระบบของ Z80 นั้น สัญญาณต่าง ๆ ที่เกิดขึ้นจะเหมือนกับขบวนการติดต่อกับ I/O โดยจะต้องเอา สัญญาณ A0-A7 จาก Z80 มากอครหัสเพื่อสร้างสัญญาณเลือกพอร์ท แต่เนื่องจาก 8255 มีขา ADDRESS INPUT อยู่แล้ว 2 ขา (A0, A1) ซึ่งโดยปกติแล้วขา A0, A1 นี้จะต่อเข้าโดยตรงกับ A0, A1 จากบัสแอดเดรส นั่นคือ 8255 นั้น ตัวจะใช้ค่าพอร์ทแอดเดรสถึง 4 ค่า (2^2) ส่วนสัญญาณอีก 6 เส้น (A2-A7) จะนำไปถอดรหัสเพื่อทำสัญญาณเลือก ชิพ (CHIP SELECT) ให้แก่ 8255

ในที่นี้จะสมมติให้ 8255 มีพอร์ทแอดเดรสอยู่ที่ 10H, 11H, 12H และ 13H ซึ่งวิธีหนึ่งที่สามารถจะถอดรหัสพอร์ทเหล่านี้ได้ แสดงไว้ในรูป 2.4.2




รูปที่ 2.4.2 : แสดงผังวงจรการถอดรหัสการเลือกพอร์ทที่ติดต่อกับ 8255

จากรูปที่ 2.4.2 นี้จะเห็นว่าขาอินพุต \overline{CS} จะแอดที่พอร์ทเมื่อ A7-A2 มีเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

000400XXB (2 บิตล่างจะใช้เพื่อเลือกรหัสรีจิสเตอร์ภายใน 4 ตัว)

ขั้นต่อไปที่จะต้องทำคือ การต่อขา \overline{RD} และ \overline{WR} ของ 8255 เข้ากับสัญญาณควบคุม \overline{IOR} และ \overline{IOW} ของระบบ การที่ไม่ต่อขา \overline{RD} และ \overline{WR} เข้าโดยตรง เพราะในตัวอย่างวิธีการถอดรหัสนี้ อาจจะมีกรณีที่ A7-A0 มีค่าตรงกับ 000100XXB ซึ่งจะก่อให้เกิดการอ่านหรือเขียนข้อมูลกับ 8255 โดยไม่ต้องการได้ ในการแก้ปัญหาเหล่านี้จึงใช้สัญญาณ \overline{IORQ} จาก CPU มาทำเป็นสัญญาณ \overline{IOR} และ \overline{IOW} เพื่อแยกว่าเป็นการติดต่อกับ I/O ไม่ใช่นำหน่วยความจำ ดังแสดงในรูป 2.4.3




รูปที่ 2.4.3 : แสดงวิธีการต่อขา \overline{WR} และ \overline{RD} เข้ากับระบบของ Z80

ในการต่อขา RESET ของ 8255 ซึ่งจะแอดที่ที่ลอจิก "1" เข้ากับขา RESET ของ Z80 ซึ่งแอดที่ที่ลอจิก "0" นั้นจะต้องใช้ INVERTER คั่นกลางเสียก่อน

ในการต่อสายข้อมูล D0-D7 ของ 8255 เข้ากับระบบบัสข้อมูลของระบบจะสมมติว่าไม่มีการไหลคบนบัสข้อมูล ดังนั้นจึงสามารถต่อสายสัญญาณเหล่านี้เข้าโดยตรงกับระบบบัสข้อมูล ดังแสดงวงจรสมบูรณ์ของการเชื่อมต่อ 8255 เข้ากับระบบของ Z80 ในรูป 2.4.4

2.4.4 8255 READ และ WRITE REGISTER.

ขณะนี้ได้ทำการต่อ 8255 เข้ากับระบบของ Z80 แล้ว แต่ไปจะศึกษาการโปรแกรมการใช้งาน 8255 เพื่อที่จะให้ทำงานตามที่ต้องการได้ จะเริ่มต้นพิจารณาที่รีจิสเตอร์ภายใน 4 ตัวของ 8255 สำหรับในตัวอย่างการถอดรหัสนี้ ตำแหน่งของรีจิสเตอร์จะอยู่ที่แอดเดรส 10H, 11H, 12H และ 13H ซึ่งรายละเอียดของรีจิสเตอร์เหล่านี้มีดังนี้คือ




รูปที่ 2.4.4 : แสดงผังจรสมบูร์กของการเชื่อมต่อ 8255 เข้ากับระบบของ Z80

DEVICE PIN				REGISTER NAME
RD	WR	A1	A0	
1	0	0	0	WRITE PORT A DATA
0	1	0	0	READ PORT A DATA
1	0	0	1	WRITE PORT B DATA
0	1	0	1	READ PORT B DATA
1	0	1	0	WRITE PORT C DATA
0	1	1	0	READ PORT C DATA
1	0	1	1	WRITE CONTROLA DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบุคลากรใช้งานเพื่อการศึกษาเท่านั้น การนำเอกสารนี้ไปใช้ในการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่ของรีจิสเตอร์หมายเลข 0-2 จะถูกกำหนดลักษณะการทำงานจากรีจิสเตอร์หมายเลข 3 (รีจิสเตอร์ควบคุม) รูปที่ 2.4.5 จะแสดงรายละเอียดของแต่ละบิตของรีจิสเตอร์ควบคุมนี้ต่อไป จะกล่าวถึงลักษณะการทำงานของ 8255 ทั้ง 3 โหมด และการโปรแกรมไว้ที่ยูนิตโหมดต่าง ๆ ได้ดังต่อไปนี้คือ



รูปที่ 2.3.5 แสดงรายละเอียดของแต่ละบิตของรีจิสเตอร์ควบคุมของ 8255

2.4.5 โหมด 0 : BASIC REGISTER I/O.

ในการเซ็ท 8255 ให้อยู่ในโหมด 0 นั้นจะต้องส่งคำสั่งควบคุม (CONTROL WORD) ให้อุปกรณ์รีจิสเตอร์ควบคุมก่อน คำสั่งควบคุมนี้จะกำหนดลักษณะการทำงานให้แก่แต่ละพอร์ทของ 8255 ตัวอย่างหนึ่งของคำสั่งควบคุมที่จะส่งให้ 8255 ทำงานอยู่ในโหมด 1 นี้ได้แก่

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	0	0

จากรูปที่ 2.4.5 จะเห็นว่า

บิต D7 เป็นตัวกำหนดว่าเป็นคำสั่งควบคุม (CONTROL WORD)

บิต D6 และ D5 กำหนดโหมดการทำงานของ พอร์ท A D6,D5 มีค่าเป็น "0"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงว่าอยู่ในโหมด 0

บิต D4 = "0" กำหนดให้ พอร์ต A เป็นพอร์ตเอาต์พุต

บิต D3 = "0" เซ็ทพอร์ต C 4 บิตบนเป็นพอร์ตเอาต์พุต

บิต D2 = "0" เซ็ทโหมดของพอร์ต B ให้พอร์ต B อยู่ในโหมด 0

บิต D1 = "0" เซ็ทพอร์ต B เป็นพอร์ตเอาต์พุต

บิต D0 = "0" เซ็ทพอร์ต C ให้ 4 บิตล่างเป็นพอร์ตเอาต์พุต

คำสั่งควบคุมนี้จะกำหนดให้พอร์ตทั้ง 3 ของ 8255 ทำงานอยู่ในโหมด 0 และเป็นพอร์ตเอาต์พุตซึ่งจะได้สายสัญญาณซึ่งสามารถติดต่อกับอุปกรณ์ภายนอกได้ถึง 24 สาย คำสั่งของ Z80 ที่จะเซ็ทให้ 8255 อยู่ในลักษณะดังกล่าวได้แก่

LD A, 80J : เซ็ทคำสั่งควบคุม

OUT (13H),A : ส่งคำสั่งควบคุมนี้ 8255

เมื่อ Z80 ทำการ EXECUTE คำสั่งข้างต้นแล้ว 8255 จะถูกเซ็ทให้พอร์ตทุกพอร์ต เป็นพอร์ตเอาต์พุต และอยู่ในโหมด 0 จะสามารถส่งข้อมูลออกไปยังพอร์ตต่าง ๆ ได้ด้วยคำสั่ง OUT ของ Z80 ตัวอย่างเช่น ต้องการส่ง 23H ไปยังพอร์ต A , 41H ไปยังพอร์ต B และ 73H ไปยังพอร์ต C จะต้องให้ Z80 ทำตามโปรแกรมลักษณะดังนี้

LD A, 32H : เซ็ทข้อมูลให้พอร์ต A

OUT (10H),A : ส่งข้อมูลให้พอร์ต A

LD A, 41H : เซ็ทข้อมูลให้พอร์ต B

OUT (11H),A : ส่งข้อมูลให้พอร์ต B

LD A, 73H : เซ็ทข้อมูลให้พอร์ต C

OUT (12H),A : ส่งข้อมูลให้พอร์ต C

หลังจากที่คำสั่งเหล่านี้ถูก EXECUTE แล้วพอร์ต A,B และ C ของ 8255 จะมีข้อมูลต่าง ๆ ที่ส่งไปให้ปรากฏอยู่


ในการทำงานในโหมด 0 ของ 8255 นี้เราจะสั่งให้พอร์ตของ 8255 เป็นอินพุตหรือเอาต์พุตได้อย่างไร เช่น ให้พอร์ต A และพอร์ต C เป็นพอร์ตเอาต์พุตและพอร์ต B เป็นพอร์ตอินพุต จะต้องส่งคำสั่งควบคุมนี้แก่รีจิสเตอร์ควบคุมในลักษณะดังนี้คือ

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	1	0

หลังจากที่ส่งคำสั่งควบคุมนี้แก่รีจิสเตอร์ควบคุมแล้ว 8255 จะถูกเซ็ทให้มีลักษณะการทำงานดังรูป 2.4.6 จะใช้คำสั่ง IN อ่านข้อมูลมาจากพอร์ต B ได้

IN A, (11H) : อ่านข้อมูลจากพอร์ต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4.6 : บล็อกไดอะแกรมแสดงลักษณะการทำงานของ 8255 ในโหมด 0 หลังจากส่งคำสั่งควบคุมที่ 8255 แล้ว

ลักษณะการทำงานของพอร์ตต่าง ๆ ที่สามารถกำหนดได้ในโหมด 0 แสดงไว้ ใน

รูป 2.4.7

2.4.6 ตัวอย่างการใช้งาน 8255 ในโหมด 0

ตัวอย่างที่จะกล่าวถึงนี้เป็นการเชื่อมต่อ (INTERFACE) คีย์บอร์ดเข้ากับระบบของ Z80 ไมโครโปรเซสเซอร์ คีย์บอร์ดที่จะพิจารณาถึงนี้ประกอบด้วยสวิตช์แบบกดติดปล่อยดับ APAR (AINFLW POLW, SINGLE THROW) จัดอยู่ในลักษณะของเมทริกซ์ (MATRIX) ขนาด 4x4 ดังแสดงในรูป 2.4.8 จะมาพิจารณารายละเอียดของการทำงานดังต่อไปนี้

โดยนำเอา PBO-PB3 ของพอร์ต B ซึ่งเป็นพอร์ตเอาต์พุต ไปต่อเข้ากับแนวคอลัมน์ (COLUMN) ของคีย์บอร์ด และนำเอา PA0-PA3 ของพอร์ต A ซึ่งเป็นพอร์ตอินพุตต่อเข้ากับแนวโร (ROW) ของคีย์บอร์ด และทุก ๆ บิตของพอร์ต A ที่ต่อเข้ากับแนวโรจะต้องต่อความต้านทานขนาด 10K กับไฟบวกไว้ (PULL UP) ในการตรวจสอบการกดคีย์บอร์ดของนี้จะให้พอร์ต B สแกนลอจิก "0" ทีละบิตดังนี้


XXXX1110 -> XXXX1101 -> XXXX1011 -> XXXX0111 ->
 XXXX1110 ->.....
สลับกับ 0

ก่อนที่จะมีการเปลี่ยนค่าข้อมูลเอาต์พุตของพอร์ต B พอร์ต A ก็จะมีการอ่านข้อมูลเข้ามาถ้าไม่มีการกดคีย์บอร์ดแล้วค่าที่ได้จากการอ่านจากพอร์ต A จะมี 4 บิตล่าง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MODE 9 Configurations


CONTROL WORD #0




CONTROL WORD #1




CONTROL WORD #2




CONTROL WORD #3




CONTROL WORD #4




CONTROL WORD #5













CONTROL WORD #6



CONTROL WORD #7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(PA0-PA3) เป็นลอจิก "1" หมด ทั้งนี้เพราะมีความต้านทานดึงขึ้นโพลวอยู่แต่ถ้ามีการกดคีย์บอร์ดคีย์ใดคีย์หนึ่งแล้วข้อมูลที่อ่านได้จะไม่มีค่าเป็น "1" หมดจะต้องมีบิตใดบิตหนึ่งมีลอจิกเป็น "0" ทั้งนี้เพราะสวิชต์ที่ถูกกดจะทำให้โรว (ROW) กับคอลัมน์ (COLUMN) และกันน้ำในขณะทีพอร์ท B สแกนลอจิก "0" มวลึงคอลัมน์ของสวิชต์ที่ถูกกดจะทำให้โรวที่ถูกกดมีลอจิกเป็น "0" ด้วย จะทราบว่าคีย์ใดถูกกดโดยการตรวจสอบว่าบิตใดของพอร์ท B และของพอร์ท A มีลอจิกเป็น "0"

รูปที่ 2.4.9 แสดงโปรแกรมการอ่านข้อมูลจากคีย์บอร์ดตามที่ได้อธิบายไว้แล้ว ข้างต้น อย่างไรก็ตามโปรแกรมนี้อย่างไม่สามารถนำไปใช้งานได้จริง ต้องเพิ่มโปรแกรมการตรวจสอบการกดคีย์บอร์ดค้าง การหน่วงเวลาเพื่อไม่ให้เกิดการผิดพลาดในการอ่านข้อมูลเข้ามาอีก เป็นต้น

```

;
;
; PROGRAM FOR DETECTING A KEY PRESS ON THE HARDWARE
; SHOWN IN FIGURE 6.8
;
;
; PORT B IS THE OUTPUT PORT
; PORT A BND C ARE THE INPUT PORTS
;
;
;
0010          PORTA   EQU  10H
0011          PORTB   EQU  11H
0012          PORTC   EQU  12H
0013          CONP    EQU  13H
0099          CONWD   EQU  99H
;
1800          CODE   1800H
;
1800 3E99          LD  A,CONWD
1802 D313          OUT (CONP),A ;SET UP THE 8255

```

เอกสารนี้สงวนไว้สำหรับใช้ภายในสำนักงานเท่านั้น ไม่ควรนำออกเผยแพร่โดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1804 0E11      LD C,PORTB    ;CREG = PORTB ADD
;
1806 06FE CLO  LD B,0FEH    ;COLUMN 0 ACTIVE
1808 ED41 COL1 OUT (C),B    ;ASSERT ACTIVE COLUMN
180A D810      IN A,(PORTTA);READ THE ROWS
180C 2F        CPL          ;COMPLIMENT INPUT WORD
180D E60F      AND OFH     ;MASK OFF UNUSED BITS
180F FE00      CP 00H      ;ANY BITS = 1?
1811 C21F18    JP NZ,KEYIN  ;IF YES THEN KEY PUSHED
1814 CB00      RLC B       ;SHIFT B LEFT, NEXT COL
                                ACTIVE
1816 78        LD A,B
1817 FEEF      CP 0EFH     ;CHECK FOR LAST COLUMN ACTIVE
1819 C20818    JP NZ,COL1  ;NOT LAST, ASSERT NEXT COLUMN
181C C30618    JP COL      ;LAST, ASSERT FIRST COLUMN
;
; HANDLE A KEY PRESSER, NEED COLUMN AND ROW
;
181F 4F KEYIN  LD C,A      ;ROW POS = 1 IN C REG
1820 78        LD A,H      ;COLUMN POS IN A REG
1821 2F        CPL          ;INVERT POS BYTE
1822 E60F      AND OFH     ;UNUSED BITS = 0
1824 C9        RET
;
; RETURN FROM ROUTINE WITH
; A REG = COLUMN POS, 1 IN ACTIVE COLUMN BIT
; C REG = ROW POS, 1 IN ACTIVE ROW BIT
;
                                END

```


รูปที่ 2.4.9 : แสดงโปรแกรมการตรวจสอบการกดคีย์บอร์ดตามวงจรรูป 2.4.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.7 การใช้งาน 8255 ในโหมด 1.

การทำงานของ 8255 ในโหมด 1 นี้เป็นการทำงานในลักษณะของการ HANDSHAKE, พอร์ต A และพอร์ต B จะเป็นพอร์ตข้อมูล ส่วนพอร์ต C นี้จะถูกใช้เป็นสัญญาณ HANDSHAKE 1 ให้กับพอร์ต B

หลักการรับส่งข้อมูลในวิธีการของ HANDSHAKE นี้ คือการให้อุปกรณ์ภายนอกส่งสัญญาณแสดงสภาวะความพร้อมให้กับ 8255 ดังแสดงในรูป 2.4.10



รูปที่ 2.4.10 : บล็อกไดอะแกรมแสดงลักษณะการทำงานของ การติดต่อระหว่าง 8255 กับอุปกรณ์ภายนอกในลักษณะ HANDSHAKE


ในรูป 2.4.10A นี้ข้อมูลจะถูกส่งออกจากอุปกรณ์ภายนอกเข้าสู่ 8255 ก่อนที่อุปกรณ์ภายนอกจะเขียนข้อมูลให้แก่ 8255 จะต้องมีการตรวจสอบ INPUT BUFFER FULL FLAG เสียก่อน ถ้า FLAG นี้เป็นจริงแสดงว่าข้อมูลในบัฟเฟอร์ 8255 นี้ยังไม่ถูกอ่านโดย Z80 คือ ข้อมูลจากอุปกรณ์ภายนอกส่งข้อมูลให้กับ 8255 แล้ว Z80 ยังไม่ได้อ่านเอาข้อมูลเข้าไป แต่ถ้า FLAG นี้เป็นเท็จแสดงว่า Z80 อ่านข้อมูลออกไปแล้ว อุปกรณ์ภายนอกก็จะเขียนข้อมูลใหม่ให้ 8255 ได้ และเมื่ออุปกรณ์ภายนอกเขียนข้อมูลให้ 8255 แล้ว INPUT BUFFER FULL ก็จะถูกกลับมาเป็นจริงอีกครั้งหนึ่ง

ในรูป 2.4.10B 8255 จะทำหน้าที่เป็นตัวส่งข้อมูลให้กับอุปกรณ์ภายนอกก่อนที่ 8255 จะส่งข้อมูลให้กับอุปกรณ์ภายนอกนั้นจะต้องเช็ค OUTPUT BUFFER FULL FLAG เสียก่อนเพื่อบ่งบอกให้อุปกรณ์ภายนอกทราบว่าขณะนี้ 8255 มีข้อมูลพร้อมที่จะส่งออกไปให้แล้ว เมื่ออุปกรณ์ภายนอกส่งสัญญาณ STROBE รับเอาข้อมูลเข้าไปแล้ว INPUT BUFFER FULL FLAG

จะเปลี่ยนเป็นเท็จ เพื่อบ่งบอกให้อุปกรณ์ภายนอกทราบว่าขณะนี้ไม่มีข้อมูลอยู่ใน 8255 ,280 สามารถส่งข้อมูลใหม่ออกไปที่ 8255 ได้

วิธีการทำ HANDSHAKE นี้มีประโยชน์มากในกรณีที่อุปกรณ์ภายนอกทำงานช้ากว่าระบบไมโครโปรเซสเซอร์ด้วยวิธีการนี้ไมโครโปรเซสเซอร์สามารถที่จะส่งข้อมูลให้กับ 8255 แล้วไปทำงานอื่นได้ จนกว่าข้อมูลภายใน 8255 ถูกส่งออกไปแล้ว 280 ไมโครโปรเซสเซอร์จึงจะส่งข้อมูลใหม่ออกไปที่ ต่อไปนี้จะพิจารณารายละเอียดของการทำ HANDSHAKE ของ 8255 เพิ่มขึ้น

บล็อกไดอะแกรมที่แสดงในรูป 2.4.11 นี้ กำหนดค่าพอร์ท A เป็นพอร์ทเอาต์พุต และพอร์ท B เป็นพอร์ทอินพุต (ซึ่งอาจจะอยู่ในลักษณะอื่น ๆ ก็ได้) เพื่อให้ 8255 ทำงานในลักษณะดังกล่าวจะต้องส่งคำสั่งควบคุมมาให้แก่ 8255 ดังนี้ 10100110B หรือ 0A3H




รูปที่ 2.4.11 : แสดงบล็อกไดอะแกรมของ 8255 ที่ให้พอร์ท A เป็นพอร์ทเอาต์พุต และพอร์ทอินพุตในลักษณะ HANDSHAKE

ในรูปนี้ข้อมูลเอาต์พุตจะอยู่บนขา PA0-PA7 ของ 8255, OUTPUT BUFFER FULL อยู่ที่ PC7 สัญญาณ ACKNOWLEDGE จากอุปกรณ์ภายนอกจะอยู่ที่ PC6, ข้อมูลอินพุตอยู่ที่ PB0-PB7, INPUT BUFFER FULL อยู่ที่ PC1 และสัญญาณ STROBE เพื่อให้ 8255 รับเอาข้อมูลเข้าไปอยู่ที่ PC2 รูปที่ 2.4.12 แสดงรายละเอียดของแต่ละบิตของพอร์ท C ในขณะที่ 8255 ทำงานในโหมด 1.

	OUT	IN
PC0	INTR _B	INTR _B
PC1	IBF _B	OBF _B
PC2	STB _B	ACK _B
PC3	INTR _A	INTR _A
PC4	STB _A	I/O
PC5	IBF _A	I/O
PC6	I/O	ACK _A
PC7	I/O	OBF _A

รูปที่ 2.4.12 : แสดงรายละเอียดและหน้าที่ของแต่ละขาของพอร์ท C ในโหมด 1.

ต่อไปจะพิจารณาซอฟต์แวร์ที่ทำให้ 8255 ทำงานในลักษณะดังกล่าวในวิธีการนี้จะไม่ใช้การอินเทอร์รัพต์แต่จะทำให้ 8255 มาคอยตรวจสอบสถานะของพอร์ท C แทน รูป 2.4.13A และรูป 2.4.13B นี้แสดงไคอะแกรมเวลาที่เกิดขึ้นขณะการรับส่งในขบวนการ HANDSHAKE.




รูปที่ 2.4.12A : แสดงไคอะแกรมเวลาของการส่งผ่านข้อมูลจากพอร์ท A ไปยัง

อุปกรณ์ภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงโพลีชาร์ตของขบวนการต่าง ๆ ดังกล่าว และสามารถเขียนเป็นโปรแกรมได้ดังรูป 2.4.17



รูป 2.4.16 : FLOW CHART แสดงขบวนการอ่านข้อมูลจากอุปกรณ์ภายนอกเข้ามา ยังพอร์ท B โดยยี่ 4 บิตล่างของพอร์ท C เป็น HANDSHAKE

```

...
1800 DE 12      BACK   IN A, (12H)      : READ PORT C
1802 CE 4F      BIT 1, C      : TEST BIT 1=1
1804 CA 00 18   JP Z, BACK      : DATA NOT STROBED IN YET
1807 DE 11      IN A, (11H)      : DATA READY READ IT
1809 C9
  
```

รูปที่ 2.4.17 : แสดงโปรแกรมที่สอดคล้องกับโพลีชาร์ตในรูป 2.4.16

2.4.8 การใช้งาน 8255 ในโหมด 2.

การทำงานของ 8255 ในโหมด 2 นี้จะเป็นการใช้งานในลักษณะที่พอร์ท A เป็นพอร์ทข้อมูลแบบสองทิศทาง เมื่อ 8255 ถูกโปรแกรมให้พอร์ท A อยู่ในโหมด 2 นี้แล้วพอร์ท A จะมีลักษณะการทำงานตามบล็อกไดอะแกรมรูปที่ 2.4.18

และอุปกรณ์ภายนอกสามารถส่งข้อมูลใหม่เข้ามาได้


ในการใช้งานในโหมด 2 นี้พอร์ต C จะเป็นตัวแสดงสถานะของสัญญาณดังกล่าว และรายละเอียดของแต่ละบิตจะแสดงดังรูป 2.4.19

PORT C LINE	DEFINITION
PC0	I/O
PC1	I/O
PC2	I/O
PC3	INTRA
PC4	STBA
PC5	IBFA
PC6	ACKA
PC7	OBFA

รูปที่ 2.4.19 : แสดงรายละเอียดของแต่ละขาของพอร์ต C ในการใช้งานในโหมด 2

2.5 Z80 - PIO

ในบทนี้จะศึกษาถึงชิพพัหพอร์ทอีกตัวหนึ่งของ Z80 คือ MOSTEK MK3881 หรือ Z80-PIO นั้นเอง ซึ่งเป็นชิพพัหพอร์ทที่สร้างขึ้นมำสำหรับใช้กับ Z80 โดยเฉพาะ สำหรับ Z80-PIO นี้จะทำหน้าที่เป็นพอร์ท I/O (INPUT/OUTPUT PORT) ที่สามารถจะเลือกโปรแกรมมาทำงานในลักษณะต่าง ๆ ได้คือ อาจจะทำให้ทำงานเป็นพอร์ทอินพุทพอร์ทเอาต์พุท หรือเป็นทั้งพอร์ทอินพุทและพอร์ทเอาต์พุทในเวลาเดียวกันก็ได้ และจะให้มีการทำ HAND SHAKE หรือไม่ก็ได้ ขึ้นกับโหมดการทำงานที่โปรแกรมไว้ ซึ่งมีอยู่ถึง 4 โหมด คือ โหมด 0-โหมด 3.



รูปที่ 2.5.1 : บล็อกไดอะแกรมของ Z80-PIO.

2.5.1 บล็อกไดอะแกรมของ PIO

พิจารณาจากรูปที่ 2.5.1 จะเห็นว่า PIO ประกอบไปด้วยพอร์ท I/O 2 พอร์ท ซึ่งเรียกว่า พอร์ท A และ พอร์ท B โดยมีทั้ง 2 พอร์ทที่มีการทำงานคล้ายกันมากที่เอาต์พุทของทั้ง 2 พอร์ทจะมีบัสข้อมูลอยู่พอร์ทละ 8 เส้น, บัสควบคุมอีกพอร์ทละ 2 เส้น นอกจากนี้ยังมีสายควบคุมอินเทอร์รัพท์ (INTERRUPT CONTROL LINE) อีก 3 เส้น

ทั้งอินพุทและเอาต์พุทของทั้ง 2 พอร์ทสามารถที่จะต่อเข้ากับ TTL ได้โดยตรง (TTL COMPATIBLE) โดยที่เอาต์พุทแต่ละเส้นสามารถที่จะขับกระแสได้ 2 mA ที่ลอจิก "0" และ 250 μ A ที่ลอจิก "1" ซึ่งเพียงพอที่จะขับ TTL ซึ่งต้องการกระแส 1.6 mA ที่ลอจิก "0" และ 40 μ A ที่ลอจิก "1" อย่างไรก็ตาม หากต้องการที่จะขับอุปกรณ์ที่ต้องการกระแสสูงกว่าที่ PIO จะขับได้ ก็สามารถที่จะเพิ่มวงจรขับกระแสเข้าไปได้อีก.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยนาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บล็อกที่จะกล่าวถึงอีก 2 บล็อกก็คือ INTERNAL CONTROL CLOGIC และ INTERRUPT CONTROL สำหรับ INTERNAL CONTROL LOGIC จะเป็นบล็อกที่คอยจัดว่าข้อมูลภายในจะถูกส่งไปที่บริจิสเตอร์ใดที่เวลาใดได้อย่างถูกต้อง ส่วน INTERRUPT CONTROL จะทำหน้าที่คอยจัดการขออินเทอร์รัพท์และรับการตอบรับอิเทอร์รัพท์จาก Z80 ได้อย่างถูกต้อง.


บล็อกสุดท้ายในบล็อกไออะแกรมก็คือ CPU BUS I/O ซึ่งจะทำหน้าที่ในการติดต่อกับ CPU โดยตรง ที่เอาท์พุทจะประกอบด้วยบัสข้อมูล 8 เส้นและบัสควบคุม (PIO CONTROL LINES) อีก 6 เส้น.

2.5.2 การจัดเรียงขาบน Z80 - PIO

รูปที่ 2.5.2 จะแสดงการจัดเรียงขาบน Z80 - PIO ซึ่งเป็น PACKAG 40 ขาแบบ DIP ใช้ไฟเลี้ยง +5 V กับ GROUND ทำให้สะดวกต่อการใช้งาน เนื่องจากสามารถที่จะใช้ไฟเลี้ยงร่วมกับไอซีตระกูล TTL ได้พอดี พิจารณารูปที่ 2.5.2 สามารถที่จะแยกขาต่าง ๆ บน Z80 - PIO ออกเป็นกลุ่ม ๆ ตามลักษณะการใช้งานได้ดังนี้ คือ

1. กลุ่มที่ใช้เชื่อมต่อกับ CPU : หน้าที่ของขาในกลุ่มนี้จะทำการติดต่อกับ CPU โดยตรง ซึ่งจะประกอบไปด้วย

1.1) D7 - D0 : ทำหน้าที่ในการที่จะรับหรือส่งข้อมูลให้กับ CPU



1.2) B/\bar{A} SELECT ; (PORT B/A SELECT) : หน้าที่ของขานี้ก็คือทำให้ PIO ทราบว่า CPU ต้องการที่จะติดต่อกับพอร์ท B (กรณีที่ได้รับลอจิก "1")หรือพอร์ทA (กรณีที่ได้รับลอจิก "0") โดยปกติแล้วขา B/\bar{A} SELECT นี้จะติดกับขา A0 ของ CPU โดยตรง

1.3) C/\bar{D} SELECT ; (CONTROL/DATA SELECT) : ใช้ในการบอก PIO ว่าข้อมูลที่ CPU ส่งให้กับ PIO นั้น เป็นคำสั่งควบคุม (CONTROL WORK; ในกรณีที่ได้รับลอจิก "1") หรือ เป็นข้อมูลจริง (ACTUAL DATA; ในกรณีที่ได้รับลอจิก "0") ขานี้โดยปกติจะต่อเข้ากับ ขา A1 ของ CPU โดยตรง

1.4) \bar{CE} ; (CHIP ENABLE INPUT) : การทำงานของขา \bar{CE} นี้ก็คือเมื่อขานี้ได้รับ ลอจิก "0" PIO ก็สามารถที่จะรับหรือส่งข้อมูลให้กับอุปกรณ์อื่นๆ, เอาท์พุทได้และ เมื่อขา \bar{CE} นี้ได้รับลอจิก "1" PIO ก็จะไม่สามารถที่จะรับหรือส่งข้อมูลได้

1.5) $\bar{M1}$; (MACHINE CYCLE 1) : สำหรับขานี้โดยปกติจะต่อกับขา M1 ของ Z80 โดยตรง ซึ่ง PIO จะใช้สัญญาณที่ขานี้มาควบคุมการทำงานหลาย ๆ อย่างภายในตัว PIO โดย ที่เมื่อทั้ง $\bar{M1}$ และ \bar{RD} เป็นลอจิก "0" ทั้งคู่ก็จะแสดงว่า Z80 กำลังอยู่ในช่วงเฟสออปโค้ด (FETCH OP CODE) อยู่เมื่อ PIO ได้รับสัญญาณนี้ก็จะคอยอ่านข้อมูลบนบัสข้อมูลว่าเป็นออปโค้ด ของคำสั่ง RETI หรือไม่ถ้าซึกก็จะไปทำให้ขา IEO มีสถานะเป็น "1" ซึ่งจะกล่าวถึงการำใช้งานในภายหลังและในกรณีที่ทั้งขา $\bar{M1}$ และ \bar{IORQ} ได้รับลอจิก "0" ทั้งคู่ก็แสดงว่า Z80 ส่ง สัญญาณตอบสนองการอินเทอร์รัทท์ออกมา และเนื่องจาก PIO ไม่มีขาที่ใช้ในการรีเซ็ตโดยตรง ดังนั้นจึงได้มีการกำหนดไว้ว่า ถ้าขา $\bar{M1}$ แอคทีฟเพียงขาเดียว (\bar{IORQ} และ \bar{RD} ไม่แอคทีฟ คาม) PIO จะถือว่าเป็นการรีเซ็ต

1.6) \bar{IORQ} : สำหรับขานี้จะต่อโดยตรงกับขา \bar{IORQ} ของ Z80 และใช้ร่วมกับ B/\bar{A} SELECT, C/\bar{D} SELECT และ \bar{CE} เพื่อการแลกเปลี่ยนข้อมูลคือเมื่อ \bar{IORQ} กับ \bar{CE} ได้รับลอจิก "0" ทั้งคู่ (ACTIVE) ก็แสดงว่า Z80 ต้องการที่จะติดต่อกับ PIO ตัวนั้นนั่นเอง และเมื่อ \bar{IORQ} กับ $\bar{M1}$ ได้รับลอจิก "0" (ACTIVE) ทั้งคู่ ก็แสดงว่า Z80 ใ้ตอบรับการขออินเทอร์รัทท์มา ซึ่งถ้า PIO ถูกโปรแกรมไว้ให้ตอบสนองต่อการอินเทอร์รัทท์ PIO ก็จะส่งอินเทอร์รัทท์ เวลเตอร์ไปบนบัสข้อมูลโดยอัตโนมัติ

1.7) \bar{RD} : ขา \bar{RD} นี้ก็จะต่อโดยตรงกับขา \bar{RD} ของ Z80 เช่นเดียวกันทราบมาแล้ว ว่าถ้าสัญญาณจากขา \bar{RD} ของ Z80 นี้เป็น "0" ก็แสดงว่า Z80 ต้องการที่จะอ่านข้อมูลจาก หน่วยความจำหรืออุปกรณ์ I/O ดังนั้นในกรณีที่ทั้งขา \bar{IORQ} และ \bar{CE} เป็น "0" ด้วยก็แสดงว่า Z80 ต้องการที่จะอ่านข้อมูลจาก PIO และเนื่องจากบน PIO ไม่มีขา \bar{WR} ดังนั้น PIO จึงใช้ หลักที่ว่าขา \bar{RD} และ \bar{WR} จะไม่แอคทีฟพร้อมกัน (ไม่เป็น "0" พร้อมกัน) คือถ้าขา \bar{RD} เป็น "0" ขา \bar{WR} จะเป็น "1" (ซึ่งจะเป็นช่วงเวลา ที่ Z80 ทำการอ่านข้อมูลจากภายนอก) และ

ถ้าขา \overline{RD} เป็น "1" ขา \overline{WR} จะเป็น "0" (ซึ่งจะเป็นช่วงเวลาที่มี Z80 ทำการส่งข้อมูลออก) ดังนั้น PIO จึงใช้วิธีตรวจสอบว่าถ้า \overline{IORQ} และ \overline{CE} แอคทีฟ แต่ \overline{RD} ไม่แอคทีฟตาม ก็แสดงว่า Z80 ต้องการที่จะส่งข้อมูลให้กับ PIO นั้นเอง

1.8) 0 ; (CLOCK) : ขาคlockของ PIO จะต่อเข้ากับclockของระบบซึ่งใช้สำหรับ Z80 ด้วย)

2. กลุ่มที่เกี่ยวกับการอินเทอร์รัพท์ สำหรับขานกลุ่มนี้จะทำหน้าที่ในการควบคุมการขออินเทอร์รัพท์ของ PIO ซึ่งประกอบด้วย

2.1) \overline{INT} : สำหรับขา \overline{INT} นี้เป็นขาเอาต์พุทของ PIO ซึ่งจะแอคทีฟเมื่อ PIO ต้องการที่จะขออินเทอร์รัพท์ โดยสามารถที่จะควบคุมได้โดยวิธีการทางซอฟต์แวร์ และยังขึ้นอยู่กับขา IEI ของ PIO ด้วย

2.2) IEI ; (INTERRUPT ENABLE IN) และ IEO ; (INTERRUPT ENABLE OUT) : สำหรับขาทั้ง 2 นี้ จะใช้สำหรับการทำ DAISY CHAIN PRIORITY

3. กลุ่มที่เกี่ยวกับการติดต่อกับอุปกรณ์ภายนอก ขานกลุ่มนี้จะทำหน้าที่ในการติดต่อ, รับหรือส่งข้อมูลให้กับอุปกรณ์ภายนอก ซึ่งสามารถที่จะแยกได้เป็น 2 พอร์ต คือ พอร์ต A และ พอร์ต B

3.1) พอร์ต A ประกอบด้วย บัสข้อมูล 8 เส้น และบัสควบคุมอีก 2 เส้น คือ

3.1.1) A7 - A0 : ทำหน้าที่ในการรับหรือส่งข้อมูลให้กับอุปกรณ์ภายนอก โดยที่ A0 จะเป็นบิตที่มีนัยสำคัญต่ำ (LEAST-SIGNIFICANT BIT) ของข้อมูล

3.1.2) \overline{ASTB} และ ARDY (PORT A STROBE PULSE INPUT และ REGISTER A READY) เป็นขาที่ใช้สำหรับการทำงานในโหมดที่มีการทำ HANDSHAKE

3.2) พอร์ต B ประกอบด้วย บัสข้อมูล 8 เส้น และบัสควบคุม 2 เส้น เช่นกันคือ

3.2.1) B7 - B0 ทำหน้าที่รับหรือส่งข้อมูลของพอร์ต B กับอุปกรณ์ภายนอก

3.2.2) \overline{BSTB} ; (PORT B STROBE PULSE INPUT) และ BRDY ; (REGISTER B READY) : ใช้สำหรับการทำงานในโหมดที่มีการทำ HANDSHAKE เช่นเดียวกับ \overline{ASTB} และ ARDY

2.5.3 การต่อ Z80 - PIO กับ Z80.

ในหัวข้อนี้จะศึกษาถึงวิธีการที่จะต่อ Z80 - PIO กับ Z80 รูปที่ 2.5.3 จะแสดงวิธีหนึ่งในการที่จะต่อ PIO เข้ากับ Z80 โดยที่ขา B/A SELECT ของ Z80 - PIO จะต่อเข้ากับโดยตรงกับ A0 ของ Z80 ส่วนขา $\overline{C/D}$ SELECT จะต่อเข้ากับขา A1 ของ Z80 โดยวิธีนี้

จะเกิดกรณีต่าง ๆ ดังต่อไปนี้คือ


กรณีที่ A1 และ A0 เป็น "0" ทั้งคู่ จะเป็นการเลือก พอร์ต A DATA (ติดต่อรับส่งข้อมูลกับพอร์ต A)

กรณีที่ A1 เป็น "0" และ A0 เป็น "1" จะเป็นการเลือก พอร์ต B DATA (ติดต่อรับส่งข้อมูลกับพอร์ต B)

กรณีที่ A1 เป็น "1" และ A0 เป็น "0" จะเป็นการเลือกพอร์ต A CONTROL (ส่งคำสั่งควบคุมให้กับพอร์ต A)

กรณีที่ A1 เป็น "0" และ A0 เป็น "1" จะเป็นการเลือกพอร์ต B CONTROL (ส่งคำสั่งควบคุมให้กับพอร์ต B)

อย่างไรก็ตามการที่จะติดต่อกับพอร์ตทั้ง 4 ข้างคั้นั้น จะต้องทำการ ENABLE PIO โดยการทำให้ขา \overline{CE} ของ PIO ได้รับลอจิก "0"



รูปที่ 2.5.3 การต่อ PIO กับ Z80

จากรูปที่ 2.5.3 ขา \overline{CE} ของ PIO นั้นจะต่อเข้ากับขาเอาต์พุตของตัวถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


(DECODER) 74LS138 จะถูก ENABLE (ขา \overline{CE} ด้รับลอจิก "0") ทุกครั้งที่ Z80 ส่งแอดเดรสที่ A7 - A2 เป็น 001011B ดังนั้นเมื่อนำเอา A7 - A2 ที่ได้ทำการถอดรหัสไว้มาประกอบกับ A1 - A0 ที่ทำการต่อกับ C/D และ A/B SELECT ในตอนต้นจะได้พอร์ทแอดเดรสดังต่อไปนี้คือ

พอร์ทแอดเดรส(ฐาน 16)	พอร์ทที่ถูกเลือก
2C	A DATA
2D	B DATA
2E	A CONTROL
2F	B CONTROL

2.5.4 การรีเซ็ตบน Z80 - PIO.

เมื่อเริ่มค้นจ่ายไฟให้กับระบบ PIO ก็เข้าสู่สภาวะการรีเซ็ตโดยอัตโนมัติดังนี้.

1. PORT MASK REGISTER ของทั้ง 2 พอร์ทจะถูกรีเซ็ต
2. PIO จะทำให้บัสข้อมูลของทั้ง 2 พอร์ทอยู่ในสภาวะ HIGH IMPEDANCE สัญญาณที่ขา READ ของทั้ง 2 พอร์ทจะไม่แอกทีฟ และ PIO จะเลือกการทำงานในโหมด 1 ให้กับทั้ง 2 พอร์ทโดยอัตโนมัติ
3. INTERRUPT VECTOR ADDRESS REGISTER จะไม่ถูกรีเซ็ตตาม สำหรับรีจิสเตอร์ตัวนี้จะส่งอินเทอร์รัพท์แอดเดรสออกไปบนบัสข้อมูล เมื่อ PIO ด้รับโปรแกรมตอบสนองการอินเทอร์รัพท์จาก Z80
4. PORT INTERRUPT ENABLE FLIP-FLOPS ของทั้ง 2 พอร์ทจะถูกรีเซ็ตซึ่งจะเป็นการทำให้ Z80 ไม่ทำการตอบสนองต่อการอินเทอร์รัพท์ จนกว่า PIO จะถูกโปรแกรมให้ตอบสนองต่อการอินเทอร์รัพท์
5. PORT OUTPUT REGISTER ของทั้ง 2 พอร์ทจะถูกรีเซ็ต



รูปที่ 2.5.4 : การต่อขา M1 ของ Z80-PIO เข้ากับสัญญาณ RESET และ M1 จาก Z80 CPU.

ดังที่ด้กล่าวไว้ในตอนต้นแล้วว่า นอกจาก PIO จะถูกรีเซ็ตในขณะด้เริ่มทำงาน (

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้นการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อเริ่มจ่ายไฟให้กับ PIO) แล้ว อีกวิธีหนึ่งที่จะทำการรีเซ็ต PIO ใต้ก็คือ การทำให้ขา $\overline{M1}$ ของ PIO แอคทีฟ (เป็นลอจิก "0") เพียงขอเดียว ดังนั้นแทนที่จะนำเอาขา M1 ของ PIO ต่อเข้ากับขา $\overline{M1}$ ของ Z80 โดยตรง ก็นำเอาขา $\overline{M1}$ กับขา RESET ของ Z80 มา AND กัน จากนั้นจึงนำเอาเอาท์พุทของ AND GATE ไปต่อกับขา $\overline{M1}$ ของ PIO ดังรูปที่ 2.5.4 แทนเมื่อมีการรีเซ็ต Z80 สัญญาณ \overline{RESET} (ลอจิก "0") ก็จะมาเข้าที่อินพุทของ AND GATE (โดยที่ขา $\overline{M1}$ หรือ \overline{IORQ} จะไม่แอคทีฟ) ทำให้ขา $\overline{M1}$ ใต้รับลอจิก "0" (แอคทีฟ) เพียงขาเดียวจะทำให้ PIO รีเซ็ตตามไปด้วย และนอกจากนี้แล้วขา $\overline{M1}$ จะไม่มีทางที่จะแอคทีฟเพียงขาเดียวได้เลย

2.5.5 การโปรแกรมและการทำงานของ Z80 ในโหมด 0

ลักษณะการทำงานของ PIO ในโหมดนี้ก็คือ การทำให้พอร์ทที่ถูกโปรแกรมทำหน้าที่เป็นพอร์ทเอาท์พุท คือ ใช้ส่งข้อมูลออกจากพอร์ทได้เพียงอย่างเดียว สามารถที่จะแยกโปรแกรมแต่ละพอร์ทได้โดยอิสระ กล่าวคืออาจจะเลือกโปรแกรมพอร์ท A ให้อยู่ในโหมด 1 และพอร์ท B ให้อยู่ในโหมด 0 แต่เนื่องจากการโปรแกรมพอร์ททั้งสองมีความคล้ายคลึงกันมาก จึงจะอธิบายถึงวิธีการโปรแกรมพอร์ท B เท่านั้น

ในขั้นแรกจะสมมติว่า PIO รีเซ็ต รีจิสเตอร์ตัวแรกที่จะต้องโปรแกรมก็คือ รีจิสเตอร์ควบคุม (CONTROL REGISTER) เพื่อใช้ในการเลือกโหมดการทำงาน ในกรณีนี้จะใช้ช่วงจอร์คดังรูปที่ 2.5.3 ดังนั้นเพื่อที่จะเลือกโปรแกรมรีจิสเตอร์ควบคุมของพอร์ท B จะต้องเลือกโปรแกรมที่พอร์ทแอดเดรส 2FH ซึ่งเป็นแอดเดรสของพอร์ท B CONTROL (สำหรับพอร์ท A CONTROL คือแอดเดรส 2EH) สำหรับวิธีการที่จะโปรแกรมนี้จะทำได้โดยการส่งข้อมูลให้กับรีจิสเตอร์ควบคุมของพอร์ทนั้น ๆ (ในกรณีนี้คือพอร์ท B ; 2FH) และเรียกข้อมูลบิตนี้ว่า "คำสั่งควบคุม" (CONTROL WORD) สำหรับลักษณะการจัดเรียงบิตในคำสั่งควบคุมนี้ได้แสดงไว้ในรูปที่ 2.5.5

จากรูปจะเห็นว่า 4 บิตล่าง (D3-D0) จะเป็น "1" หมดทุกบิตเพื่อทำให้ PIO ทราบว่าข้อมูลที่ส่งมานี้ใช้ในการเลือกโหมดทำงานของพอร์ท ส่วนบิต D7



รูปที่ 2.5.5 การจัดเรียงบิตในคำสั่งควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ D6 นั้นจะใช้ในการแสดงว่าต้องการที่จะโปรแกรมพอร์ทที่เลือกไว้ (ในที่นี้คือพอร์ท B) ให้อยู่ในโหมดใดโดยที่

D7	D6	โหมดการทำงาน
0	0	0
0	0	1
1	0	2 (BI-DIRECTIONAL)
1	1	3 (CONTROL MODE)

ส่วนบิต D4 และ D5 นั้นจะไม่มีผลต่อการโปรแกรมเลือกโหมด ดังนั้นจะให้บิตทั้งสองมีค่าใดก็ได้ สำหรับในกรณีนี้จะให้เป็น "0" เหมือนกันทั้งคู่ ดังนั้นคำสั่งที่ใช้ในการเลือกโหมดจึงเป็น 0FH สำหรับโหมด 0, 4FH สำหรับโหมด 1, 8FH สำหรับโหมด BI-DIRECTION หรือ CFH สำหรับโหมด 3 (CONTROL MODE) ในกรณีที่ต้องการที่จะเลือกโหมด 0 สำหรับพอร์ท B ดังนั้นจึงต้องส่งข้อมูล 0FH ไปยังพอร์ท 2FH เมื่อโปรแกรมพอร์ทนี้แล้วก็สามารถที่จะส่งข้อมูลผ่านพอร์ท B ไปยังอุปกรณ์ภายนอกได้โดยผ่านทางพอร์ทแอดเดรส 2DH (A0=1, A1=0 ; PORT B DATA) สำหรับตัวอย่างโปรแกรมของทั้ง 2 พอร์ทแสดงดังรูปที่ 2.5.6

ดังที่ได้กล่าวในตอนต้นแล้วว่าการทำงาน HANDSHAKE ของ Z80 นั้นจะต้องใช้งานขา RDY กับ \overline{ASTB} (สำหรับ PORT A) หรือ BRDY กับ \overline{BSTB} (สำหรับพอร์ท B) ซึ่งในโหมด 0 นี้การใช้งานขา RDY กับ STR (ของทั้ง 2 พอร์ท) จะเป็นดังนี้คือ

```

;
; โปรแกรมพอร์ท B เป็น เอาท์พุท , B/A = 1 , C/D = 1
; บิต D7 = 0 , D6 = 0
;
1500      3E0F          LD A,0FH
1502      D32F          OUT (2FH),A      ; ส่งคำสั่งควบคุมให้กับ
                                           ; พอร์ท B
;
; ส่งข้อมูล 54H ให้กับอุปกรณ์ภายนอกผ่านทางพอร์ท B
; B/A = 1 , C/D = 0
;


```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1504	3E54	LD A,54H	
1506	D32D	OUT (2DH),A	; ส่งข้อมูลผ่านทางพอร์ท B
			; โปรแกรมพอร์ท A เป็นเอาต์พุต , B/A = 0 , C/D = 1
1508	3E0F	LD A,0FH	
150A	D32C	OUT (2CH),A	; ส่งคำสั่งควบคุมมาให้กับพอร์ท A
			; ส่งข้อมูล 90H ให้กับอุปกรณ์ภายนอกผ่านทางพอร์ท A
			; B/A = 0 , C/D = 0
150C	3E90	LD A,90H	
150E	D32C	OUT (2CH),A	; ส่งข้อมูลผ่านพอร์ท A
รูปที่ 2.5.6 ตัวอย่างโปรแกรมที่ใช้ในการเลือกโหมดการทำงานในโหมด 0			

เมื่อ Z80 ทำการส่งข้อมูลให้กับ PIO เรียบร้อยแล้ว ขา RDY ของ PIO จะมีลอจิกเป็น "1" และเมื่ออุปกรณ์ภายนอกได้รับสัญญาณนี้ ก็จะทำการอื่นข้อมูลจากพอร์ทเอาต์พุต (ที่ถูกโปรแกรมไว้ ณ ที่นี้คือทั้ง PORT A และ PORT B) และเมื่ออุปกรณ์ภายนอกอ่านข้อมูลจากพอร์ทเอาต์พุตแล้ว อุปกรณ์ภายนอกก็จะส่งสัญญาณ \overline{STB} ให้กับ PIO เมื่อ PIO ได้รับสัญญาณ \overline{STB} แล้วก็จะทำให้ขา \overline{RDY} เป็น "0" จากนั้น PIO ก็จะส่ง \overline{INT} ให้กับ Z80 เพื่อทำการขออินเทอร์รัพท์ ซึ่งจะทำให้ Z80 ทราบว่าอุปกรณ์จะส่งให้กับอุปกรณ์ภายนอกอีก Z80 ก็จะทำการส่งข้อมูลออกไปอีกโดยผ่านทาง PIO บล็อกไดอะแกรมในรูป 2.5.7 จะแสดงถึงการใช้สัญญาณ RDY และ \overline{STB} กับอุปกรณ์ภายนอก

สำหรับโหมด 0 นี้สามารถที่จะทำให้ PIO ส่งข้อมูลออกทางพอร์ทเอาต์พุต โดยไม่ทำ HANDSHAKE ได้โดยการทำให้ระดับลอจิกที่ขา \overline{STB} เป็น "1" ซึ่งอาจจะทำได้โดยการนำเอาขา \overline{STB} ของ PIO ต่อเข้ากับไฟเลี้ยงของระบบ (+5 V) เมื่อทำเช่นนี้แล้ว PIO ก็จะทำการส่งข้อมูลออกไปบนบัสข้อมูลของพอร์ทเอาต์พุต เพื่อส่งข้อมูลให้กับ




รูปที่ 2.5.7 บล็อกไดอะแกรมแสดงการใช้ขา RDY และ STB กับอุปกรณ์ภายนอก

อุปกรณ์ภายนอกโดยไม่ว่าจะอุปกรณ์ภายนอกจะทำการรับข้อมูลออกปหรือยัง และ PIO จะไม่ทำการขออินเทอร์รัพท์จาก Z80 ด้วยสำหรับไดอะแกรมเวลา (TIMING DIAGRAM) การทำงานของ PIO ในโหมด 0 ได้แสดงไว้ดังรูปที่ 2.5.8

2.5.6 การโปรแกรมและการทำงานของ Z80-PIO ในโหมด 1.

เมื่อ PIO ถูกโปรแกรมให้ทำงานในโหมดนี้ PIO จะทำงานในลักษณะของพอร์ทอินพุท คือรับข้อมูลจากอุปกรณ์ภายนอกได้เพียงอย่างเดียว สำหรับคำสั่งควบคุมที่จะใช้ในการโปรแกรม PIO ให้ทำงานในโหมดนี้ก็คือ 4FH (D7=0, D6=1) โดยส่งไปยังพอร์ทแอดเดรส 2EH หรือ 2FH (พอร์ท A หรือ B CONTROL) สำหรับในที่นี้จะให้พอร์ท B เป็นพอร์ทอินพุท ดังนั้นจะต้องส่งข้อมูล 4FH ไปยังพอร์ท 2FH ไปยังพอร์ท 2FH ในโหมดนี้ข้อมูลจากอุปกรณ์ภายนอกจะส่งให้กับ PIO ที่ขา B7-B0 ของ PIO (A7=A0 ในกรณีที่ใช้พอร์ท A เป็นพอร์ทอินพุท) ดังแสดงในรูปที่ 2.5.9

MODE 0 (OUTPUT) TIMING




รูปที่ 2.5.8 โค้ดแกรมเวลาแสดงการทำงานของ PIO ในโหมด 0

ในกรณีที่ไมต้องการที่จะทำ HANDSHAKE ในโหมดนี้ ก็เพียงแค่ทำให้ขา \overline{BSTB} ด้รับลจิก "0" ซึ่งอาจจะทำได้โดยการต่อขา \overline{BSTB} กับ GROUND ทำเช่นนี้จะทำให้ PIO ด้รับข้อมูลที่อยู่บน B7-B0 (หรือ A7-A0) โดยไม่ต้องรอ \overline{BSTB} จากอุปกรณ์ภายนอก รูปที่ 2.5.10 จะแสดงวิธีการโปรแกรม PIO ให้พอร์ต A เป็นพอร์ตเอาต์พุต และพอร์ต B เป็นพอร์ตอินพุต ซึ่งโปรแกรมนี้จะส่งข้อมูลให้กับพอร์ต A และรับข้อมูลเข้าทางพอร์ต B

สำหรับกรณีที่ต้องการที่จะทำ HANDSHAKE นั้น จะต้องใช้ขา \overline{ASTB} กับ ARDY (สำหรับพอร์ต A) และ \overline{BSTB} กับ BRDY (สำหรับพอร์ต B) ในที่นี้จะใช้ขา \overline{BSTB} กับ BRDY โดยเมื่อขา \overline{BSTB} แอดทีพ (ด้รับลจิก "0") PIO ก็จำทำการอ่านข้อมูลจากบัลลข้อมูลของพอร์ต

ที่ทำหน้าที่เป็นพอร์ตอินพุต ซึ่งงานที่นี้ก็คือ B7-B0 (หรือ A7-A0 สำหรับพอร์ต A) นั่นเอง ส่วนขา BRDY นั้นจะ



รูปที่ 2.5.9 การรับข้อมูลจากอุปกรณ์ภายนอกของ PIO.

```

; โปรแกรมพอร์ต A ให้เป็นพอร์ตเอาพุต
;
1600 3E0F LD A,0FH
1602 D32E OUT (2EH),A ; ส่งคำสั่งควบคุมให้กับ
; พอร์ต B
;
; โปรแกรมพอร์ต B ให้เป็นพอร์ตอินพุต
;
1604 3E4F LD A,4FH
1606 D32F OUT (2FH),A ; ส่งคำสั่งควบคุมให้กับ

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

; พอร์ต B

;

; การส่งข้อมูลออกและรับข้อมูลเข้าจากอุปกรณ์ภายนอกโดยผ่านทาง

; พอร์ต A และพอร์ต B ของ PIO


;

1608 DB2D IN A, (2DH) ; การอ่านข้อมูลจากพอร์ต B

160A D32C OUT (2CH) ; การส่งข้อมูลให้กับพอร์ต A

รูปที่ 2.5.10 ตัวอย่างโปรแกรมที่ใช้ในการเลือกการทำงานของ PIO
ในโหมด 0 และ 1

เป็นเอาต์พุตที่ทำหน้าที่ในการแสดงให้อุปกรณ์ภายนอกทราบว่า INPUT REGISTER นั้นพร้อมที่จะรับข้อมูลค่าไปได้ (CPU ได้ทำการอ่านข้อมูลใน INPUT REGISTER แล้ว) รูปที่ 2.5.11 จะแสดงบล็อกไดอะแกรมการต่อบัสข้อมูล, \overline{BSTB} และ \overline{BRDY} กับอุปกรณ์ภายนอก




รูปที่ 2.5.11 บล็อกไดอะแกรมการต่อ PIO กับ อุปกรณ์ภายนอก.

เมื่ออุปกรณ์ภายนอกส่งข้อมูลให้กับ PIO แล้ว PIO จะทำการขออินเทอร์รัพท์ (งานกรณีที่


PIO ทำงานในลักษณะที่ไม่ทำ HANDSHAKE นั้น PIO จะไม่ทำการขออินเทอร์รัพท์จาก Z80) โดยทำให้ขา \overline{INT} แอคทีฟ (แอกทีฟที่ลอจิก "0") จากนั้นก็จะเป็นหน้าที่ของโปรแกรมตอบสนองการอินเทอร์รัพท์ที่จะทำให้อ่านข้อมูลจากพอร์ทอินพุทของ PIO (ในกรณีนี้คือ พอร์ท B) เมื่อ Z80 อ่านข้อมูลจากพอร์ทอินพุทแล้ว PIO ก็จะทำให้ขา BRDY ACTIVE (ลอจิก "1") เพื่อที่จำทำให้อุปกรณ์ภายนอกทราบว่า PIO พร้อมที่จะรับข้อมูลชุดใหม่แล้ว (อุปกรณ์ภายนอกจะไม่ทำการส่งข้อมูลให้กับ PIO จนกว่าขา BRDY ของ PIO จะมีระดับลอจิกเป็น "1")

สิ่งหนึ่งที่จะต้องคำนึงถึงคือ โปรแกรมเลือกการทำงานในโหมดนี้แล้ว จะต้องทำการอ่านข้อมูลจาก PIO ในทันที เนื่องจากเมื่อ PIO ถูกรีเซ็ตนั้นขา BRDY จะถูกทำให้เป็น "0" ดังนั้นการอ่านข้อมูลจาก PIO ก็เพื่อที่จะทำให้ขา BRDY มีระดับลอจิกเป็น "1" นั่นเอง อย่างไรก็ตามข้อมูลที่อ่านเข้ามานี้เป็นข้อมูลที่ไม่สนใจว่าจะมีค่าเป็นอะไร เนื่องจากทำการอ่านข้อมูลนี้เพื่อทำให้ขา BRDY มีลอจิกเป็น "1" เท่านั้น

MODE 1 (INPUT) TIMING



MODE 1 (INPUT) TIMING (NO STROBE INPUT)




รูปที่ 2.5.12 ไตอะแกรมเวลาแสดงการทำงานของ PIO ในโหมด 1.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.7 การโปรแกรมคำสั่งควบคุมการอินเทอร์รัพท์ (INTERRUPT CONTROL WORD)

สำหรับหัวข้อที่ผ่านมาได้ศึกษาถึงวิธีการที่จะโปรแกรม PIO ให้เลือกการทำงานในโหมด 0 หรือ โหมด 1 ให้กับพอร์ท A หรือ พอร์ท B รวมทั้งการอินเทอร์รัพท์ในทั้ง 2 โหมดอีกด้วย ในหัวข้อนี้จะศึกษาถึงวิธีที่จะโปรแกรมการอินเทอร์รัพท์ และวิธีการที่จะใช้กับการทำงานของ PIO ในโหมด 0 และ โหมด 1 เช่นเดียวกับการเลือกโหมด ชั้นแรกจะต้องทำการส่งข้อมูลให้กับบริจิสเตอร์ควบคุม (CONTROL REGISTER) เพื่อโปรแกรมทำงานให้กับ PIO เสียก่อน แต่ข้อมูลที่ส่งไปนี้ จะมีบิต D3-D0 เป็น 011B แทนที่จะเป็น 1111B สำหรับบิต D7-D4 นั้นจะถูกใช้ในการโปรแกรมการทำงานขอ PIO ในการอินเทอร์รัพท์และเรียกข้อมูลที่ถูส่งให้กับบริจิสเตอร์ควบคุมในลักษณะนี้ว่า "INTERRUPT CONTROL WORD" รูปที่ 7.13 จะแสดงการจัดหน้าที่ของแต่ละบิตบน INTERRUPT CONTROL WORD



รูปที่ 2.5.13 การจัดเรียงบิตบน INTERRUPT CONTROL WORD.

ถ้าบิต D7 ของ INTERRUPT CONTROL WORD เป็น "1" จะทำให้ PIO พร้อมทั้งจะทำการอินเทอร์รัพท์ แต่ถ้าบิต D7 นี้เป็น "0" PIO จะไม่สามารถที่จะทำการขออินเทอร์รัพท์ได้


สำหรับบิต D6-D4 จะใช้เฉพาะการทำงานในโหมด 3 สำหรับในโหมด 0 และ โหมด 1 ของ PIO นั้น จะสนใจแต่เพียงการ ENABLE หรือ DISABLE การขออินเทอร์รัพท์เท่านั้น ดังนั้นกรณีของโหมด 0 และ โหมด 1 ค่าของ บิต D6-D4 จะไม่มีผลต่อการขออินเทอร์รัพท์ของ PIO แต่อย่างใด ในกรณีนี้จะให้บิต D6-D4 เป็น "0" หมด ดังนั้นจึงมีข้อมูลเพียง 2 ค่าที่จะเลือกส่งให้กับบริจิสเตอร์ควบคุมคือ

87H สำหรับ ENABLE INTERRUPT

07H สำหรับ DISABLE INTERRUPT

เอกสารนี้เป็นเอกสารของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ในกรณีที่มีข้อผิดพลาดใดๆ กรุณาแจ้งให้ทาง PIO ให้ขออินเทอร์รัพท์ได้นั้น (ส่งข้อมูล 87H ออกมาให้ทุก CONTROL นำไปใช้

REGISTER) สิ่งที่จะต้องทำในขั้นตอนนี้ก็คือ กำหนดค่าของ INTERRUPT VECTOR ที่จะส่งให้กับ Z80 ในการอินเทอร์รัพท์โหมด 2 ของ Z80 สำหรับ INTERRUPT VECTOR นี้สามารถที่จะส่งให้กับ PIO ได้ โดยวิธีเดียวกับการเลือกโหมดหรือการโปรแกรม INTERRUPT CONTROL WORD เพียงแต่ว่าในกรณีของ INTERRUPT VECTOR นั้นค่าของบิต D0 จะเป็น "0" (ค่าของ INTERRUPT VECTOR จะต้องเป็นเลขคู่เท่านั้น) สำหรับรูปแบบของบิตต่าง ๆ บน INTERRUPT VECTOR จะแสดงดังรูปที่ 2.5.14 สำหรับรูปที่ 2.5.15 นั้นจะเป็นการโปรแกรมมาให้พอร์ท A เป็นพอร์ทเอาต์พุตและทำการ ENABLE การขออินเทอร์รัพท์ของพอร์ท A รวมทั้งแสงวิธีการที่จะส่ง INTERRUPT VECTOR ให้กับ PIO ซึ่งในกรณีนี้กำหนดค่าให้ INTERRUPT VECTOR มีค่า 76 H



รูปที่ 2.5.14 การจัดเรียงบิตบน INTERRUPT VECTOR.

```

;
1700  3E76          LD A,76H          ; INTERRUPT VECTOR
; = 76H
1702  D32E          OUT (2EH),A      ; ส่งให้กับ PIO
1704  3E0F          LD A,0FH
1706  D32F          OUT (2EH),A      ; โปรแกรมพอร์ท A เป็น
; พอร์ทเอาต์พุต
; การโปรแกรม INTERRUPT CONTROL WORD สำหรับ พอร์ท A

```

```


;
170B   3E87           LD A,87H
1706   D32E           OUT (2EH),A ; ENABLE การขอ
                               ; อินเทอร์รัพท์

```

รูปที่ 2.5.15 ตัวอย่างโปรแกรมที่ใช้ในการ ENABLE INTERRUPT และการส่ง INTERRUPT VECTOR สำหรับ พอร์ต A

2.5.8 การใช้งาน PIO ในโหมด 2 (BI-DIRECTIONAL MODE).

การทำงานของ PIO ในโหมดนี้เป็นการรวมเอาลักษณะการทำงานใน โหมด 0 และ โหมด 1 ไว้ด้วยกัน คือ สามารถที่จะสั่งให้ PIO ทำงานเป็นทั้งพอร์ตอินพุตและพอร์ตเอาต์พุตได้ในพอร์ตเดียวกัน ดังนั้นในการทำ HANDSHAKE จึงจำเป็นที่จะต้องใช้บัสถึง 4 เส้น (2 เส้นสำหรับอินพุตและอีก 2 เส้นสำหรับเอาต์พุต) ด้วยเหตุนี้จึงทำให้สามารถที่จะงาน PIO ในโหมดนี้ได้เพียงพอร์ตเดียวเท่านั้น ซึ่งในโหมดนี้ PIO ได้กำหนดให้ใช้งานได้เฉพาะพอร์ต A เท่านั้น ส่วนพอร์ต B นั้นไม่ว่าจะใช้งานหรือไม่ก็ตามจะต้องถูกโปรแกรมให้อยู่ในโหมด 3 (CONTROL MODE) เท่านั้น และจะต้องทำการส่ง INTERRUPT VECTOR ที่แตกต่างกันจำนวน 2 ไบท์ให้กับ PIO ซึ่ง INTERRUPT VECTOR ทั้ง 2 ไบท์นี้จะใช้บ่งแอดเดรสของโปรแกรมตอบสนองการอินเทอร์รัพท์ที่ใช้ PIO ในโหมด 2 โดยจะทำการส่ง INTERRUPT VECTOR ทั้ง 2 ไบท์นี้ให้กับพอร์ต A (สำหรับกรณีที่ เป็นเอาต์พุต) และพอร์ต B (สำหรับกรณีที่ เป็นอินพุต) ตามลำดับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ รูปที่ 2.4.16 ระยะเวลาสำหรับการรับส่งข้อมูลในโหมด 2 ทุกครั้งที่มีการนำไปใช้

รูปที่ 2.5.16 จะแสดงถึงไคอะแกรมเวลาของการรับส่งข้อมูลของ PIO ในโหมดนี้ สำหรับขาที่ใช้ในการทำ HANDSHAKE ของพอร์ท A (\overline{ASTB} , ARDY) นั้น จะถูกใช้สำหรับกรณีที่พอร์ท A ทำหน้าที่เป็นพอร์ทเอาต์พุต และของพอร์ท B (\overline{BSTB} , BRDY) สำหรับกรณีที่พอร์ท A ทำหน้าที่เป็นพอร์ทอินพุต

ในขั้นนี้จะทำการศึกษาไคอะแกรมเวลาในรูปที่ 2.5.16 ดังนี้

1. เมื่อ Z80 ทำการส่งข้อมูลให้กับ OUTPUT REGISTER ของพอร์ท A PIO ก็จะมีการส่ง ARDY ออกไปให้กับอุปกรณ์ภายนอก เพื่อแสดงให้อุปกรณ์ภายนอกทราบว่า PIO พร้อมที่จะส่งข้อมูลให้กับอุปกรณ์ภายนอกแล้ว.

2. เมื่ออุปกรณ์ภายนอกได้รับ ARDY จาก PIO แล้วก็ทำการส่ง \overline{ASTB} กลับมาให้ PIO เมื่อ PIO ได้รับ \overline{ASTB} แล้วก็ส่งข้อมูลออกมาที่ DATA BUS (A0-A7) และอุปกรณ์ภายนอกก็จะรับข้อมูลออกไป จากนั้นอุปกรณ์ภายนอกก็จะทำให้ \overline{ASTB} เป็นลอจิก "1"

3. หลังจากที่สำคัญ \overline{ASTB} เปลี่ยนจากลอจิก "0" เป็น "1" (อุปกรณ์ภายนอกได้รับข้อมูลไปแล้ว) PIO ก็ส่ง \overline{INT} ให้กับ Z80 เพื่อเป็นการแสดงว่า PIO พร้อมที่จะรับข้อมูลชุดใหม่แล้ว

4. สำหรับกรณีที่อุปกรณ์ภายนอกต้องการที่จะส่งข้อมูลให้กับ Z80 โดยผ่านทาง PIO นั้น อุปกรณ์ภายนอกก็จะส่ง \overline{BSTB} ให้กับ PIO และทำการส่งข้อมูลออกมาที่ A0-A7 เพื่อให้ PIO ทำการรับข้อมูลเข้าไปเพื่อส่งให้กับ Z80 และเมื่อ \overline{BSTB} เปลี่ยนลอจิกจาก "0" เป็น "1" (ขอบขาขึ้น) PIO ก็ส่ง \overline{INT} ให้กับ Z80 เพื่อแสดงให้ Z80 ทราบว่า PIO ได้รับความข้อมูลจากอุปกรณ์ภายนอกและพร้อมที่จะส่งข้อมูลให้กับ Z80 แล้ว

5. หลังจากที PIO ทำการส่ง \overline{INT} ให้กับ Z80 แล้ว ขา BRDY ของ PIO ก็จะกลายเป็น "0" เพื่อเป็นการบอกให้อุปกรณ์ภายนอกทราบว่า Z80 ยังไม่ได้รับข้อมูลจาก PIO และ PIO ยังไม่พร้อมที่จะรับข้อมูล และเมื่อ Z80 อ่านข้อมูลจาก พอร์ท A ของ PIO แล้ว PIO ก็จะส่ง BRDY ออกไปให้กับข้อมูลภายนอกเพื่อแสดงว่าขณะนี้ PIO พร้อมที่จะรับข้อมูลแล้ว

จากไคอะแกรมเวลาข้างต้น จะเห็นว่า PIO ทำการส่ง \overline{INT} ให้กับ Z80 ทุกครั้งที่อุปกรณ์ภายนอกรับหรือส่งข้อมูลให้กับพอร์ท A ดังนั้น จึงจำเป็นที่จะต้องทำให้ Z80 ทราบว่าสัญญาณ \overline{INT} ที่ PIO ส่งไปให้กับ Z80 นั้นเกิดขึ้นจากกรณีใดซึ่งวิธีที่ใช้โดยทั่วไปก็คือทำการส่ง INTERRUPT VECTOR ที่แตกต่างกันให้กับ Z80 (Z80 ทำการอินเทอร์รัพท์ในโหมด 2) สำหรับกรณีของ PIO นั้น สามารถที่จะทำได้โดยการส่ง INTERRUPT VECTOR ที่แตกต่างกันจำนวน 2 เบบท์ ให้กับ Z80

ดังนั้นเมื่ออุปกรณ์ภายนอกส่งข้อมูลให้กับ PIO, INTERRUPT VECTOR ที่อยู่บนพอร์ท B ก็จะถูส่งออกไปบน DATA BUS ให้กับ Z80 และเมื่อ PIO ส่งข้อมูลให้กับอุปกรณ์ภายนอกกรณี INTERRUPT VECTOR ที่อยู่บนพอร์ท A ก็จะถูกส่งให้กับ Z80. อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ เนื่องจากพอร์ท B ถูกโปรแกรมมาให้ทำงานในโหมด 2 อาจจะทำให้เกิดผิดพลาดได้นั้น

นอกจาก INTERRUPT VECTOR ที่อยู่บนพอร์ท A ก็จะถูกส่งให้กับ Z80.

เนื่องจากพอร์ท B ถูกโปรแกรมให้ทำงานในโหมด 2 อาจจะมีเกิดผิดพลาดเนื่องจากการทำงานของพอร์ท B ก็ได้ เพื่อป้องกันความผิดพลาดนี้ จึงควรที่จะทำการ DISABLE การขออินเทอร์รัพท์ของพอร์ท B ไว้ก่อน ดังโปรแกรมในรูปที่ 2.5.17 อย่างไรก็ตามการที่จะให้การรับส่งข้อมูลระหว่างอุปกรณ์ภายนอกกับ PIO เกิดขึ้นได้อย่างถูกต้องนั้น อุปกรณ์ภายนอกจะต้องทำการส่งสัญญาณ \overline{ASTB} และ \overline{BSTB} ได้ในช่วงเวลาที่ถูกต้องด้วย.

```
;
2700  OUTDAT EQU 2700H      ;MEM LOC FOR OUTPUT DATA
2701  INDAT  EQU OUTDAT+1  ;MEM LOC FOR INPUT DATA
;
;
;
; THIS PROGRAM WILL SET UP PORT A AS AN I/O PORT
;
1800  3E8F    LD A,8FH      ;THIS IS THE MODE WORD
1802  D32E    OUT (2EH),A    ;WRITE MODE WORD TO PA
1804  3E00    LD A,00H      ;INTERRUPT VECTOR FOR PA
1806  D32E    OUT (2EH),A    ;WRITE VECTOR TO PA
;
1808  3ECF    LD A,OCFH     ;MODE WORD FOR PORT B
180A  D32F    OUT (2FH),A   ;WRITE VECTOR TO PA
;
; MODE WORD SET UP PORT B IN MODE 3
; THE BIT DEFINITIONS FOR PORT B FOLLOW
;
180C  3EFF    LD A,OFFH     ;ALL BITS ARE INPUTS
180E  D32F    OUT (2FH),A   ;WRITE TO PORT B
1810  3E17    LD A,17H     ;PORT B INT CONTROL WORD
1812  D32E    OUT (2EH),A   ;DISABLE INT, MASK FOLLOWS
1814  3EFF    LD A,OFFH     ;ALL BITS DISABLED
1816  D32F    OUT (2FH),A   ;WRITE MASK TO PORT B
```

```

1818 3E02    LD A,02H      ;INTERRUPT VECTOR PORT B
181A D32F    OUT (2FH),A   ;WRITE TO PORT B
;
181C 3E3A    LD A,3AH      ;SET VECTOR TABLE UPPER BYTE
181E ED47    LD I,A
;
; VECTOR TABLE IS AT LOCATION 3A00 FOR PORT A
; AND 3A02 FOR PORT B
; THE ADDRESS OF THE SERVICE ROUTINES ARE FC81 FOR
; PORT A, AND FDOO FOR PORT B.
;
1820 ED5E    IM 2          ;SET INTERRUPT MODE 2
1822 3E83    LD A,83H      ;ENABLE INT ON PIO
1824 D32E    OUT (2EH),A   ;ENABLE PORT A
1826 D32F    OUT (2FH),A   ;ENABLE PORT B
1828 FB      EI          ;ENABLE INT ON Z80
;
1829 C32918  LOOP JP LOOP ;WAIT FOR INTERRUPTS

```

รูปที่ 2.5.17 ตัวอย่างโปรแกรมแสดงการสั่งให้ PIO ทำงานในโหมด 2

2.5.9 การใช้งาน PIO ในโหมด 3 (CONTROL MODE)

การทำงานในโหมดนี้จะ เป็นการทำงานในลักษณะที่ไม่มีการทำ HAND-SHAKE และสามารถที่จะโปรแกรมให้แต่ละบิตของแต่ละพอร์ทให้เป็นอินพุท หรือเอาต์พุทก็ได้ เช่น อาจจะทำให้บิต B0, B3 และ B6 เป็นอินพุทและบิตที่เหลือของพอร์ท B เป็นเอาต์พุทก็ได้ และที่สำคัญอีกอย่างหนึ่งก็คือ ในโหมดนี้สามารถที่จะใช้พอร์ททั้ง 2 แยกกันได้อย่างอิสระ.

เช่นเดียวกับในโหมดอื่น ๆ การที่จะสั่งให้ PIO ทำงานในโหมดนี้ได้ นั้น จะต้องทำการส่งคำสั่งเลือกโหมด (MODE WORD) ไปยังรีจิสเตอร์ควบคุมของพอร์ทที่ต้องการ โดยคำสั่งเลือกโหมดสำหรับโหมด 3 นี้มีค่าเป็น 0CFH หลังจากที่ได้ทำการโปรแกรมเลือกโหมดนี้แล้ว จะต้องทำการส่งข้อมูลไบต์ต่อไปให้กับ PIO ทันทีโดยที่ PIO จะถือว่าข้อมูลไบต์นี้เป็นข้อมูลที่

ใช้ในการเลือกว่าจะให้บิตใดของพอร์ทที่ถูกโปรแกรมไว้เป็นอินพุทและให้บิตใดเป็นเอาต์พุท คือ ถ้าบิตใดของข้อมูลในบิตนี้ เป็น "0" ก็แสดงว่าต้องการให้บิตนั้นเป็นเอาต์พุท และถ้าบิตใดเป็น "1" ก็แสดงว่าต้องการให้บิตนั้นเป็นอินพุท เช่นในกรณีที่ต้องการให้พอร์ท B ทำงานในโหมด 3 และให้บิต B0, B3 และ B6 เป็นอินพุทก็จะต้องส่งข้อมูลไบต์ที่ต่อจากคำสั่ง เลือกโหมดเป็น 01001001B = 49H (บิต 0,3 และ 6 เป็น "1")

สำหรับตัวอย่างโปรแกรมข้างล่างนี้เป็นโปรแกรมที่ใช้ในการสั่งให้พอร์ท B ทำงานในโหมด 3 โดยที่บิต B0, B3 และ B6 เป็นอินพุท

LD A, OCFH

OUT (2FH), A : โปรแกรมให้พอร์ท B ทำงานในโหมด 3

LD A, 49H

OUT (2FH), A : โปรแกรมบิต
: B3, B3 และ B6 เป็นอินพุท

หลังจากการทำงานในโปรแกรมข้างต้นแล้วพอร์ท B ของ PIO ก็จะถูกโปรแกรมมาให้ทำงานในโหมด 3 โดยที่บิต B0, B3 และ B6 ใช้อย่างเป็นอินพุท ในตอนนั้นผู้เขียนโปรแกรมก็สามารถที่จะส่งข้อมูลออกไปยังบิตเอาต์พุท (บิต B1, B2, B4, B5 และ B7) และรับข้อมูลเข้าทางบิตอินพุทได้แล้ว โดยที่เมื่อทำการอ่านข้อมูลจากบิตอินพุทนั้น ข้อมูลจากบิตที่ถูกโปรแกรมให้เป็นอินพุทนั้นก็จะถูกส่งไปให้กับ Z80 ตามข้อมูลที่ได้รับเข้ามาจากภายนอก ส่วนข้อมูลจากบิตที่ถูกโปรแกรมให้เป็นเอาต์พุทนั้นก็จะ เป็นข้อมูลเดิมที่ Z80 ส่งให้กับบิตเอาต์พุทเหล่านี้ เช่น ในกรณีที่ Z80 ส่งข้อมูล 00101B ให้กับอุปกรณ์ภายนอกโดยส่งผ่าน PIO ทางบิต B1, B2, B4, B5 และ B7 ตามลำดับ เมื่อ Z80 ทำการอ่านข้อมูลจากทางบิต B0, B3 และ B6 (ในที่นี้สมมติให้ข้อมูลที่อุปกรณ์ภายนอกส่งให้กับบิตทั้งสามเป็น 011B ตามลำดับ) ดังนั้นข้อมูลจากพอร์ท B ที่ PIO ทำการส่งออกมาบนบัสข้อมูล เพื่อส่งให้กับ Z80 จะเป็น 11011000B (OD8H) แต่ข้อมูลที่ Z80 ต้องการจะมีเพียง 3 บิตเท่านั้น ดังนั้นในกรณีนี้ ผู้เขียนโปรแกรมจะต้องทำการตรวจสอบข้อมูลที่รับเข้ามาเอง.

สำหรับการอินเทอร์รัพท์ในโหมดนี้จะขึ้นอยู่กับส่วนที่เป็นบิตอินพุทเท่านั้น และ PIO จะทำการส่งสัญญาณ INT ให้กับ Z80 ก็ต่อเมื่อข้อมูลที่บิตอินพุทที่ PIO รับเข้ามานั้นตรงกับเงื่อนไขที่กำหนด (โปรแกรม) ไว้ใน INTERRUPT CONTROL WORD เท่านั้น.

พิจารณาจากการจัดเรียงบิตของ INTERRUPT CONTROL WORD ในรูปที่ 2.5.13


1. บิต D6 ; (AND/OR) : ข้อมูลในบิตนี้จะใช้ในการเลือกระหว่างการ AND

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือการ OR กันกับอินพุทที่ PIO รับเข้ามา โดยถ้าข้อมูลในบิตนี้เป็น "1" จะเป็นการเลือก การ AND กันของข้อมูลและ PIO จะทำการส่ง INT ให้กับ Z80 เมื่อข้อมูลในบิตที่สนใจบิดบิตหนึ่งอยู่ในสภาวะแอกทีฟ สำหรับสภาวะแอกทีฟที่กล่าวถึงนี้อาจจะเป็น "0" หรือ "1" ก็ได้ และสามารถที่จะเลือกให้ความสนใจต่อบิตอินพุทก็ได้โดยการโปรแกรมในบิต D5 และ D4 ตามลำดับ

2. บิต D5 ; (HIGH/LOW) : บิตนี้จะใช้สำหรับการเลือกสภาวะแอกทีฟที่อินพุทของ PIO โดยถ้าบิตนี้เป็น "1" สภาวะแอกทีฟก็คือลอจิก "1" แต่ถ้าบิตนี้เป็น "0" สภาวะแอกทีฟก็คือลอจิก "0"

3. บิต D4 ; (MASK FOLLOWS) : ถ้าข้อมูลในบิตนี้เป็น "1" จะเป็นการบอกให้ PIO ทราบว่า ข้อมูลที่จะถูกส่งตามมานั้นเป็น MASK WORD ซึ่งใช้ในการเลือกว่าอินพุทบิดเป็นบิตที่สนใจ รูปที่ 2.5.18 จะแสดงตำแหน่งของบิตต่าง ๆ บน MASK WORD ถ้าสนใจที่จะตรวจสอบบิดก็ให้บิตนั้นเป็น "0" ส่วนบิตที่ไม่สนใจก็ "1" เช่นในกรณีที่จะตรวจสอบบิต B3 และ B4 ก็ให้ข้อมูลใน MASK WORD นี้มีค่าเป็น 11100111B หรือ 0E7H เป็นต้น



รูปที่ 2.5.18 การจัดเรียงบิตบน MASK WORD

เพื่อที่จะอธิบายการทำงานในโหมดนี้ของ PIO จะขอยกตัวอย่างดังนี้คือ

1. ทำการโปรแกรมพอร์ท B ของ PIO ให้อยู่ในโหมด 3
2. โปรแกรมให้บิต B2, B3 และ B4 เป็นบิตอินพุท
3. กำหนด INTERRUPT VECTOR เป็น 0BH
4. โปรแกรม INTERRUPT CONTROL WORD โดยทำการ ENABLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTERRUPT (บิต D7 = "1") เลือกการ AND (บิต D6 = "1") ให้สภาวะแอดคัพเป็นลอจิก "0" (บิต D5 = "0"), มีการส่ง MASK WORD ตามมา (MASK FOLLOW ; บิต D4 = "1") และกำหนดให้บิต B3 และบิต B4 เป็นบิตที่ต้องการที่จะตรวจสอบ ดังนั้น MASK WORD จะมีข้อมูลเป็น 0E7H

โปรแกรมข้างล่างนี้เป็นตัวอย่างโปรแกรมที่ใช้ในการโปรแกรม PIO ให้ทำงานตามตัวอย่างข้างต้น

```
LD A,0DFH
OUT (2FH),A           : โปรแกรมพอร์ท B ให้ทำงานในโหมด 3
LD A, 1CH
OUT (2FH),A           : ให้บิต B2,B3 และ B4 เป็นอินพุท
LD A,08H
OUT (2FH),A           : INTERRUPT VECTOR = 08H
LD A, 0D7H
OUT (2FH),A           : ENABLE INT, AND, MASK FOLLOWS
LD A,0E7H
OUT (2FH),A           : ทำการตรวจสอบบิต B3 และ B4
```

สำหรับโปรแกรมส่วนต่อไปที่จะต้องเขียนขึ้น คือ ส่วนของโปรแกรมตอบสนองการอินเทอร์รัพท์ที่ทำหน้าที่ ในการตอบสนองต่อการขออินเทอร์รัพท์ของ PIO และดังที่ได้กล่าวไว้แล้วว่า การใช้คำสั่ง RETI ในตอนสิ้นสุดของโปรแกรมตอบสนองการอินเทอร์รัพท์นั้น ชิพพอร์ทของ Z80 สามารถที่จะรับรู้ต่อคำสั่งนี้ได้คือในขณะที่ Z80 อยู่ในช่วงการเพชชอพอคคอยู่ นั้น (ขา $\overline{M1}$ และ \overline{RD} เป็น "0" พร้อมกัน) ชิพพอร์ทของ Z80 จะทำการตรวจสอบอพอคคบนบัสข้อมูลว่าเป็นอพอคคของคำสั่ง RETI หรือไม่ ถ้าหากพบว่าเป็นอพอคคของคำสั่ง RETI ก็จะทำให้การถอนสัญญาณ \overline{INT} ออกเอง ซึ่งเป็นการช่วยลการะของผู้เขียนโปรแกรมลงได้.

2.5.10 การ ENABLE และ DISABLE การขออินเทอร์รัพท์.

ในกรณีที่เริ่มการทำงานใหม่ PIO อาจสร้างสัญญาณ \overline{INT} ขึ้นมา โดยที่ไม่ต้องการ ซึ่งอาจจะทำให้เกิดปัญหาที่ระบบได้ ดังนั้นในตอนเริ่มต้นการทำงานของระบบ จึงควรที่จะทำการ DISABLE การขออินเทอร์รัพท์ของ PIO เอาไว้ก่อน ดังโปรแกรมข้างล่าง (พอร์ทแอดเดรสที่ใช้เป็นค่าที่ได้จากการถอดรหัสในรูปที่ 2.5.3)

DI : ทำการ DISABLE INTERRUPT Z80
LD A,03H
OUT (2EH),A : ทำการ DISABLE PORT A ของ PIO
OUT (2FH),A : ทำการ DISABLE PORT B ของ PIO

! ส่วนของโปรแกรมที่ใช้ในการโปรแกรม PIO !

EI : ทำการ ENABLE INTERRUPT Z80

จากโปรแกรมข้างต้นจะเห็นว่าทำการ DISABLE ทั้ง Z80 และ PIO ไว้ และทำการ ENABLE INTERRUPT อีกครั้งหลังจากที่ได้ทำการโปรแกรม PIO เรียบร้อยแล้ว.

2.5.11 PRIORITY INTERRUPT ของ PIO.

ในหัวข้อนี้จะกล่าวถึงขาที่ใช้ในการอินเทอร์รัพท์ทั้ง 3 ขาคือ \overline{INT} , IEI และ

IEO


1. \overline{INT} : ขานี้เป็นเอาต์พุทของ PIO ซึ่งจะต่อโดยตรงกับขา \overline{INT} ของ Z80

2. IEI : (INTERRUPT ENABLE INPUT) : ขานี้จะทำหน้าที่ในการ DISABLE หรือ ENABLE การขออินเทอร์รัพท์ของ PIO คือ ถ้าขา IEI นี้ได้รับลอจิก "1" PIO ก็สามารถที่จะทำการขออินเทอร์รัพท์ได้ แต่ถ้าหากว่าได้รับลอจิก "0" PIO จะไม่สามารถที่จะทำการขออินเทอร์รัพท์จาก Z80 ได้


3. IEO : (INTERRUPT ENABLE OUTPUT) : ในขณะที่ PIO ทำการขออินเทอร์รัพท์อยู่นั้น PIO จะทำให้ขา IEO นี้เป็น "0" และขานี้จะกลับเป็น "1" อีกครั้ง เมื่อ Z80 ทำการเพ็ชคำสั่ง RETI จากหน่วยความจำ (ชิพซีพอร์ทของ Z80 จะคอยตรวจสอบออฟโรดบนบัสข้อมูลทุกครั้งที Z80 ทำการเพ็ชออฟโรดจากหน่วยความจำ).

จากลักษณะการทำงานของ IEI และ IEO สามารถที่จะนำเอาขาทั้งสองนี้มาใช้ในการจัดลำดับการอินเทอร์รัพท์แบบ DAISY CHAIN ได้ดังรูปที่ 2.5.19 โดยอุปกรณ์ที่มี PRIORITY สูงสุดนั้นขา IEI จะถูกต่อเข้ากับลอจิก "1" ซึ่งจะทำให้อุปกรณ์ตัวนี้สามารถที่จะทำการขออินเทอร์รัพท์ได้ตลอดเวลา ส่วนอุปกรณ์ที่มี PRIORITY ต่ำกว่านี้ ขา IEI จะถูกนำไปต่อเข้ากับขา IEO ของตัวที่มี PRIORITY สูงกว่าด้วยเหตุนี้จึงทำให้อุปกรณ์ที่มี PRIORITY ต่ำกว่าไม่สามารถที่จะทำการขออินเทอร์รัพท์ได้ในกรณีที่อุปกรณ์ที่ PRIORITY สูงกว่ากำลังทำการขออินเทอร์รัพท์อยู่.

รูป 2.5.19 จะแสดงไคอะแกรมเวลาของการขออินเทอร์รัพท์ของ PIO (ซีพียูพอร์ตเบอร์อื่น ๆ ของ Z80 จะมีลักษณะ เช่นเดียวกัน).




รูปที่ 2.5.19 ไคอะแกรมเวลาของการขออินเทอร์รัพท์ของ PIO.



รูปที่ 2.5.20 การทำ DAISY CHAIN INTERRUPT









บทที่ 3.

การออกแบบและการสร้างชุดฝึก INTERFACE




เอกสารนี้เป็นเอกสารที่ รูปแสดง BLOCK DIAGRAM ของชุดฝึก INTERFACE ให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจร สามารถแยกส่วนต่าง ๆ ของวงจรได้ดังนี้

1. ส่วนวงจรดีโคด (DECODE)

จะเห็นว่าจาก Z - 80 วงจรดีโคด 74138 ได้สัญญาณออกมาตามที่ต้อง

การตั้งรูป



2. ส่วนวงจร BASIC INPUT OUTPUT ประกอบด้วย
IC U1 74373 ใช้สำหรับ LED 8 ดวงโดยกำหนดค่าให้เป็นพอร์ทเบอร์ D0
IC U2 74373 ใช้สำหรับเป็นอินพุท จาก DIP SWITCH โดยกำหนดค่าให้เป็นพอร์ทเบอร์ C0
3. ส่วนของ IC U3 8255 PIA แบ่งออกเป็น 3 พอร์ท คือเริ่มจาก D0 - D3
#D0 ใช้ขับ DOT MATRIX
#D1 และ D2 ใช้ขับ DOT MATRIX
#D2 (3,4) ใช้ขับ DC MOTOR
#D2 (5,8) ใช้ขับ STEPPING MOTOR
#D3 เป็น CONTROL WORD
4. ส่วนของ IC U4 8255 แบ่งออกเป็น 3 พอร์ท คือเริ่มจาก F0 - F3
F0 ใช้ขับ 7 SEGMENT
F1 (1,2) ใช้ขับ เอาท์พุทสำหรับ COMMON ของ 7 SEGMENT
F2 (5,8) ใช้เป็นอินพุท SCAN KEYBOARD
F3 เป็น CONTROL WORD
5. บัฟเฟอร์คาต้า (BUFFER DATA)
ใช้ IC U6 #74245 เป็นบัฟเฟอร์คาต้าให้กับ IC 8255 และ 74373 ทุกตัว

TRUTH TABLE IC # 74245

INPUT		OUTPUT
E	DIR	
L	L	B TO A
L	H	A TO B
H	X	ISOLATION

จากตารางข้างบนจะเห็นได้ว่า เมื่อเราต้องการรับอินพุตจากอุปกรณ์ภายนอกเราต้อง บ้อน LOW ที่ขา E และบ้อน LOW ที่ขา DIR ซึ่งจะทำให้ตัวมันทำหน้าที่เป็นอินพุต คือส่งสัญญาณ จากภายนอก (อุปกรณ์ภายนอก) ไปเข้า Z-80 นั่นเอง

แต่เมื่อเราต้องการให้มันเป็นเอาต์พุต ก็ต้องบ้อน LOW ให้ E และบ้อน HIGH ให้ DIR ซึ่งจะทำให้ตัวมันทำหน้าที่เป็น เอาต์พุต ส่งข้อมูลออกไปจาก Z-80 ไปสู่อุปกรณ์ภายนอกที่เรา ต้องการจะติดต่อด้วย

จากชุด DECODER ที่นำมาต่อกับขา 19 จะเห็นได้ว่า เมื่อส่งให้พอร์ทเบอร์ใดพอร์ทหนึ่ง ทำงานจะมีสัญญาณที่จะ CS ตัวใดตัวหนึ่ง (สำหรับ 74373 เราต้องต่อ NOT GATE อีก 1 ตัว เนื่องจาก 74373 ทำงานที่ LOGIC '1')

5. BUFFER O/P U7,U8 # 74245

เป็นตัวช่วยจ่ายกระแสให้อุปกรณ์ เอาต์พุต โดยเราใช้เบอร์ 74245 เป็น BUFFER โดยต่อขา 1 ไว้ที่ไฟบวกและขา 19 ไว้ที่ลกราวด์ ซึ่งจะทำให้ 74245 เป็น BUFFER ตลอดเวลาซึ่งจะเข้าในกรณีของอุปกรณ์ภายนอกดึงกระแสมากเกินไป

สรุปการทำงานของวงจร

เมื่อเริ่ม RUN PROGRAM สัญญาณต่าง ๆ จะมีลักษณะดังนี้


1. D0 - D7 จะมารออยู่ที่ 74245 BUFFER DATA
2. A4 A5 A6 A7 และ IORQ จะ DECODE ตามโปรแกรมที่เราออกแบบไว้ เมื่อได้ตามต้องการ ก็จะมีผลทำให้ 74245 BUFFER DATA ทำงาน (เมื่อ CPU ทำคำสั่ง อินพุตหรือเอาต์พุต สัญญาณ RD จาก CPU จะมีผลทำให้ 74245 ทำงานตามคำสั่งนั้น)

3. สมมติเป็นโปรแกรมเอาต์พุต DO - D7 จะผ่าน 74245 BUFFER ไปยัง IC O/P คือ 74373(U1-U2) และ 8255(U3-U4) แต่สัญญาณ CS จาก 74138 จะเป็นตัวเลือกให้ตัวไหนทำงาน ซึ่งทั้งนี้ขึ้นอยู่กับโปรแกรมที่กำหนดไว้ให้ตัวไหนทำงาน

หมายเหตุ โปรแกรมสำหรับ 8255 ต้องมี CONTROL WORD ไว้กับ 8255 เพื่อเลือกว่าต้องการให้พอร์ทใดเป็น อินพุต หรือ เอาต์พุต โดยมีตารางบอกไว้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สำนักงานวิไลฯได้รับลิขสิทธิ์การใช้งานเพื่อการศึกษาด้านนี้. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใด ๆ ทั้งสิ้น. อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

จากวงจรที่ออกแบบและสร้างขึ้น สามารถทดสอบความถูกต้องของวงจรด้วยโปรแกรมง่ายๆ ดังนี้

โปรแกรมทดสอบ

โปรแกรมขับ LED

```
LD A,FF
OUT (C0),A
```

โปรแกรม LED โดยรับข้อมูลจาก DIP SW.

```
IN A,(D0)
OUT (C0),A
```

อาจเพิ่มโปรแกรมวนลูป เพื่อรับข้อมูลจาก DIP SW. ได้ตลอดเวลา

```
START : IN A,(D0)
        OUT (C0),A
        JR START
```

โปรแกรมขับ 7 SEGMENT

จากวงจรได้โค้ดตัวเลขและตัวหนังสือดังนี้

0 = 3F	9 = 6F
1 = 06	A = 77
2 = 5B	B = 7C
3 = 4F	C = 39
4 = 06	D = 5E
5 = 6D	E = 70
6 = 7D	F = 71
8 = 7F	

โปรแกรมทำให้ 7 SEGMENT แสดงผลเป็นเลข 0

ขั้นตอนแรกส่ง CONTROL WORD (80) เพื่อให้ PORT A ,B และ C เป็น OUTPUT PORT
จะได้ PROGRAM เพื่อส่ง CONTROL WORD ดังนี้

```
LD A,80
OUT (F3),A
```

หลังจากส่ง CONTROL WORD แล้ว บ้อนโปรแกรมเพื่อให้ 7 SEGMENT แสดงผลเป็นเลข 0 ดังนี้

```
LD A,3F
OUT (F0),A
LD A,0E
OUT (F1),A
```

ถ้าต้องการให้ 7 SEGMENT ตัวที่ 2 แสดงผลเป็นเลข 0 ให้บ้อน PROGRAM ดังนี้

```
LD A,3F
OUT (F0),A
LD A,0D
OUT (F1),A
```

ถ้าต้องการให้แสดงผล 2 ตัวพร้อมกัน ให้ใช้ PROGRAM วน LOOP

หมายเหตุ ควรทำให้ 7 SEGMENT ตัวที่ 1 ดับก่อน แล้วจึงให้ 7 SEGMENT ตัวที่ 2 คัดสลับกันไปโดยมีวงจรหน่วงเวลาในการแสดงผลของแต่ละตัวดังนี้

PROGRAM เพื่อส่ง CONTROL WORD

```
LD A,80
OUT (F3),A
START: LD A,3F
OUT (F0),A
LD A,0E
OUT (F1),A
```

ส่วนหน่วงเวลาแสดงผล

```
LD D,FF
LOOP: DEC D
JR NZ,LOOP
```

ดับ SEGMENT ตัวที่ 1

```
LD A,0F
OUT (F1),A
```

SEGMENT ตัวที่ 2 แสดงผลเลข 1

```
LD A,06
OUT (F0), A
LD A,0D
OUT (F1),A
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าเวลาแสดงผล

ดับ Segemnt ตัวที่ 2

วนลูปแสดงผล

JP START

โปรแกรมขับ DOT MATRIX

จาก DOT MATRIX

ทำใช้เป็น COMMON ANODE

จากการทดลองได้โค้ด

A=83 ED EE ED 83	B=00 B6 B6 B6 49
C=41 3E 3E 3E 5D	D=41 3E 3E 3E 5D
E=00 36 36 36 3E	F=00 76 76 76 7E
G=41 3E 3E 36 45	H=00 F7 F7 F7 00
I=FF 3E 00 3E FF	J=5F 3F 3E 40 FE
K=00 77 6B 5D 3E	L=00 30 30 30 30
M=01 7E 01 SE 01	N=00 FE FD FE 01
O=41 3E 3E 3E 41	P=00 76 76 76 79
Q=41 3E 3E 1F 01	R=00 76 66 56 39
S=19 36 36 36 4D	T=7E 7E 00 7E 7E
U=40 3F 3F 3F 40	V=60 5F 3F 5F 60
W=00 3F 43 3F 00	X 1C EB F7 ED 1C
Y=FC FB 07 FB FC	Z=1E A9 B9 BD BC
O=41 3E 3E 3E 41	I=FF FD 00 FF FF
2=1E 2E B9 3A BC	3=3E 39 39 39 00
4=FO F7 F7 00 F7	5=19 36 36 36 4D
6=4E 36 36 36 4D	7=1E 6E F9 FA FC
8=49 36 36 36 49	9=59 36 36 36 49

PROGRAM ส่ง CONTROL WORD 7H IC U3 #8255 เป็นเอาต์พุต ทั้ง 3 พอร์ต

LD A,80

OUT (E3),A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องการให้ Dot MATRIX แสดงผลเป็นตัวอักษร A และ B

```
LD B,08
LD IX,1900
LD IY,1A00
LOOP1 : LD A,IX
        OUT EO,A
        LD A,(IY)
        OUT (E1),A
LOOP3 : LD C,FF
LOOP2 : DEC C
        JR NZ,LOOP2
        LD A,FF
        OUT (EO),A
        INC IX
        INC IY
        DJNZ LOOP1
        LD C,02
        LD A,(IX)
        OUT (EO),A
        LD A,(IY)
        OUT (E2),A
        DEC C
        JR NZ,LOOP3
        JR START
```

โปรแกรม STEPPING MOTOR

```
CONTROL LD A,80
        OUT (E3),A
```

```
โปรแกรม START: LD B,04
                LD D,10
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LOOP1: LD A,D
        OUT (E1),A
        RLC D
        DJNZ LOOP1
        JR START

```

DC MOTOR

CONTROL

```

หมุนซ้าย  LD A,04
            OUT (E1),A

```

```

หมุนขวา  LD A,08
            OUT (E1),A

```

โปรแกรม รัศมีบอร์ด

แยกโปรแกรมออกเป็น 2 ส่วน

1. ส่วนแอสกนคีย์บอร์ด
2. ส่วนแสดงผล

ตัวอย่าง โปรแกรมแอสกนคีย์บอร์ด

```

LD D,EE
LD A,88
OUT (F3), A

```

```

Loop : LD A,C
        OUT (F1),A
        IN A,(F2)
        CPL
        AND FOH
        CP 00
        JR NZ,KEY
        RLC C
        JP LOOP

```

```

KEY : LD D,A

```

LD A,C
AND A,OFH
ADD A,D

ตัวอย่าง โปรแกรมแสดงผล

LD HL,1900
LD D,00
LD E,A
ADD HL,DE
LD A,(HL)
OUT (FOH),A
LD A,FEH
OUT (F1),A
RST 38H

โค้ดที่ได้จากการแสดนคิบอร์ด

C (39)-17	D (5E)-1B	E (79)-1D	F (71)-1E
8 (7F)-27	9 (6F)-2B	A (77)-2D	B (7C)-2E
4 (66)-47	5 (6D)-4B	6 (7D)-4D	7 (07)-4E
0 (3F)-87	1 (06)-8B	2 (5B)-8D	3 (4F)-8E

โปรแกรมใช้งาน

7 SEGMENT DISPLAY

```
Loop 2 : LD B, 10
          LD IX,1A50
          LD A, 80
          OUT (F3), A
```

```
Loop 1 : LD A,(IX+d)
          OUT (F0), A
          LD A,FE
          OUT (F1),A
          LD D,FF
```

```
Loop 4 : LD E,FF
```

```
Loop 3 : DEC E
          JR NZ,Loop 3
          DEC D
          JR NZ,Loop 4
          LD A,00
          OUT (F0),A
          INC IX
          DJNZ LOOP1
          JR LOOP2
```

```
1A50 = 3F 0
```

```
1A51 = 06 1
```

```
1A52 = 5B 2
```

```
1A53 = AF 3
```

```
1A54 = 66 4
```

```
1A55 = 6D 5
```

```
1A56 = 7D 6
```

```
1A57 = 07 7
```

```
1A58 = 7F 8
```

```
1A59 = 6F 9
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1A5A = 77 A

1A5B = 7C B

1A5C = 39 C

1A5D = 5E D

1A5E = 79 E

1A5F = 71 F



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองที่ 1

เรื่อง OUTPUT PORT

จุดประสงค์

1. เพื่อให้เข้าใจหลักการเบื้องต้นในการติดต่อระหว่างไมโครโพรเซสเซอร์กับอุปกรณ์ OUTPUT แบบง่าย
2. เพื่อให้สามารถออกแบบและประกอบวงจรเพื่อ DECODE PORT ตามต้องการ
3. เพื่อให้สามารถเขียนโปรแกรมควบคุมวงจรที่ออกแบบได้

ทฤษฎี

ขบวนการเอาท์พุทเป็นขบวนการในการส่งข้อมูลจาก MICRO PROCESSOR ออกมาทาง DATA BUS ไปยังอุปกรณ์ เอาท์พุท ซึ่งทำหน้าที่เป็นตัวรับข้อมูล ในระบบไมโครคอมพิวเตอร์ CPU จะต้องส่งสัญญาณเลือกอุปกรณ์เอาท์พุท ตัวใดตัวหนึ่ง พร้อมกับส่งข้อมูลออกมารวมทั้งสัญญาณควบคุมที่จำเป็น

คำสั่งที่เกี่ยวข้องกับ อินพุท-เอาท์พุท ของ Z-80 CPU

1. คำสั่งอินพุท-เอาท์พุทที่มีการอ้าง ADDRESS แบบ ABSOLUTE ADDRESSING ได้แก่ คำสั่ง


IN A, (PORT) ; INPUT

OUT (PORT), A ; OUTPUT

IN A, (PORT)

FUNCTION : $A \leftarrow (PORT)$

FORMAT :



- * อุปกรณ์ประกอบที่ระบุ PORT ADDRESS โดยข้อมูลใน BYTE ที่ 2 จะนำข้อมูลมาเก็บไว้ใน ACCUMULATOR

ตัวอย่าง


IN A, (0FFH)

หมายถึง การนำข้อมูลที่อยู่ที่ PORT หมายเลข FF มาเก็บไว้ใน ACCUMULATOR

OUT (PORT),A

FUNCTION : (PORT) \leftarrow A

FORMAT :



* ข้อมูลใน ACCUMULATOR จะถูกนำออกจาก CPU ไปยังอุปกรณ์ภายนอก ซึ่งระบุตำแหน่งโดย (PORT)

ตัวอย่าง

OUT (00) , A

หมายถึง การนำเอาข้อมูลจาก ACCUMULATOR ส่งออกไปที่ PORT หมายเลข 00

2. คำสั่ง อินพุท-เอาท์พุท ที่มีการอ้าง ADDRESS แบบ INDIRECT ADDRESSING ได้แก่ คำสั่ง


IN REG, (C) ; INPUT

OUT (C), REG ; OUTPUT

IN REG, (C)

FUNCTION : REG \leftarrow (C)

FORMAT :



* ข้อมูลจากอุปกรณ์ภายนอกซึ่งระบุตำแหน่ง PORT โดยข้อมูลใน REGISTER C จะถูกนำไปเก็บไว้ใน REGISTER REG

BYTE CODE:

r: A B C D E H L

ED	78	40	48	50	58	60	68
----	----	----	----	----	----	----	----

ตัวอย่าง

0E 00 LD C, 00H ; SET PORT NUMBER = 00H

ED 40 IN B, (C) ; GET DATA FROM PORT TO REGISTER B

เป็นคำสั่งงานการนำข้อมูลจาก PORT หมายเลข 00 มาเก็บไว้ใน REGISTER B

OUT C, REG

FUNCTION : (C) ← REG

FORMAT :

1	1	1	0	1	1	0	1	ED
0	1	← r →		0	0	1		

* ข้อมูลใน REGISTER REG จะถูกส่งไปยังอุปกรณ์ OUTPUT ที่ระบุ OUTPUT PORT โดยข้อมูลใน REGISTER C

BYTE CODE :

REG : A B C D E H L

ED	79	41	49	51	59	61	69
----	----	----	----	----	----	----	----

ตัวอย่าง

0E 00 LD C, 00H ; SET PORT NUMERT = 00H

ED 59 OUT (C), E ; OUT DATA IN REGISTER E TO PORT

เป็นคำสั่งงานการส่งข้อมูลจาก REGISTER E ไปยัง PORT หมายเลข 00

3. คำสั่ง อินพุท-เอาต์พุท แบบ BLOCK I/O

ได้แก่ คำสั่ง

INI

FUNCTION : (HL) \leftarrow (C) ; B \leftarrow B - 1

HL \leftarrow HL + 1

FORMAT :

1	1	1	0	1	1	0	1	ED
1	0	1	0	0	0	1	0	A2

ตัวอย่าง

LD HL, 1900H

LD C, 00

LD B, 10

INI

ข้อมูลจากอุปกรณ์ภายนอกซึ่งระบุตำแหน่ง INPUT PORT โดยข้อมูลใน REGISTER C (00) จะถูกนำไปเก็บไว้ในหน่วยความจำตำแหน่ง ซึ่งระบุ ADDRESS โดย REGISTER PAIR HL (ในที่นี้คือ ADDRESS 1900) จากนั้นข้อมูลใน REGISTER PAIR HL จะเพิ่มค่าขึ้นอีก 1 ในขณะที่ข้อมูลใน REGISTER B ลดค่าลง 1 ซึ่ง REGISTER B จะถูกใช้เป็น BYTE COUNTER นับข้อมูลที่รับจากอุปกรณ์ภายนอกมายังหน่วยความจำ

INIR

FUNCTION : (HL) \leftarrow (C) ; B \leftarrow B - 1

HL \leftarrow HL + 1

REPEAT UNTIL B = 0

FORMAT :

1	1	1	0	1	1	0	1	ED
1	0	1	1	0	0	1	0	B2

ตัวอย่าง

LD HL, 1900H

LD C, 00

LD B, 10

INTR

ข้อมูลจากอุปกรณ์ภายนอกซึ่งระบุตำแหน่ง INPUT PORT โดยข้อมูลใน REGISTER C (00) จะถูกนำไปเก็บไว้ใน ADDRESS 1900 ถึง 1910 นั่นคือจนกว่าข้อมูลใน REGISTER B มีค่าเท่ากับ 0

OUTI

FUNCTION : (C) ← (HL) ; B ← B - 1 ;

HL ← HL + 1

FORMAT :

1	1	1	0	1	1	0	1	ED
1	0	1	0	0	0	1	1	A3

* ข้อมูลในหน่วยความจำซึ่งระบุ ADDRESS โดยข้อมูลใน REGISTER PAIR HL จะถูกนำออกไปยังอุปกรณ์ เอาท์พุท ซึ่งระบุหมายเลข PORT โดยข้อมูลใน REGISTER C จาก นั้นข้อมูลใน REGISTER PAIR HL จะเพิ่มค่าค่าขึ้นอีก 1 ในขณะที่ข้อมูลใน REGISTER B ลด ค่าลง 1

OTIR

FUNCTION : (C) ← (HL) ; B ← B - 1 ;

HL ← HL + 1


REPEAT UNTIL B = 0

FORMAT :

1	1	1	0	1	1	0	1	ED
1	0	1	0	0	0	1	1	B3

* เหมือนกับคำสั่ง OUTI แต่การส่งข้อมูลจะเป็นแบบต่อเนื่องจนกว่าข้อมูลใน REGISTER B = 0 จึงจะหยุด

ในการทดลองนี้จะอาศัยคุณสมบัติของ Z-80 CPU เมื่อได้รับคำสั่งที่ติดต่อกับอุปกรณ์ภายนอก (คำสั่ง IN, OUT) Z-80 จะส่งสัญญาณ \overline{IORQ} (INPUT OUTPUT REQUEST) ออกมาพร้อมกับส่ง PORT ADDRESS ขนาด 8 BIT มาที่ ADDRESS BUS A0 - A7 และส่งข้อมูลออกมาที่ DATA BUS ให้กับอุปกรณ์ภายนอก ซึ่งเราสามารถนำเอา PORT ADDRESS มาทำการ DECODE เพื่อ กำหนดหมายเลข PORT ของอุปกรณ์ภายนอก ซึ่งการ DECODE จะต้องพิจารณา HARDWARE ของชุดฝึกที่ใช้ว่าใช้ได้ใช้ PORT หมายเลขใดไปแล้วบ้าง ในการทดลองนี้ใช้ชุดฝึก MPF-I ซึ่งมีแผนผัง I/O ดังนี้



I/O address map

I/O นี้ การ DECODE PORT เราจะสามารถใช้ PORT หมายเลขใดก็ได้ที่ไม่ซ้ำกับแผงผัง

อุปกรณ์การทดลอง

1. ชุดฝึก MPF-I & SUPPLY
2. PROTOBOARD
3. IC 74138 , 7404 , 74373
4. LED
5. CONNECTOR

เตรียมการทดลอง

1. ศึกษาทฤษฎี และความเป็นมาของการทดลอง
2. ศึกษาคุณสมบัติของ IC 74138, 74373 ซึ่งใช้ในการทดลอง
3. ศึกษาตำแหน่ง CONNECTOR PIN # 1 ของ MPF-IB

ลำดับขั้นการทดลอง

1. ประกอบวงจรตามรูปที่ 1 โดยใช้ DATA SHEET ของ IC 74138, 74138 และ 7404 ประกอบ




FIG. 1

จากวงจรใช้ ADDRESS A5, A6, A7 มาทำการ DECODE ใช้ OUTPUT Y6 จะได้ว่า PORT ที่ออกแบบเป็น PORT หมายเลข CO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ทำการทดลองวงจรที่ต่อ ว่าถูกต้องหรือไม่ โดยการบ้อนโปรแกรมดังนี้

ADDRESS	OP-CODE	MNEMONIC
1800	3E 0F	LD A, 0FFH
1802	D3 C0	OUT (C0), A
1804	FF	RST 38H

ถ้าวงจรถูกต้องหลังจาก EXECUTE PROGRAM แล้วจะทำให้ LED ติด 4 ดวง ที่ Q3, Q2, Q1, Q0 ทดลองเปลี่ยนข้อมูลที่ ADDRESS 1801 เป็น F0 แล้ว EXECUTE PROGRAM จะทำให้ LED ที่ Q4, Q5, Q6, Q7 ติด

หลังจากประกอบวงจรและทดสอบวงจรโดยโปรแกรมที่กำหนดให้ถ้าทุกอย่างถูกต้องติดไปเราจะศึกษาวิธีการออกแบบไฟรั้งโดยใช้หลักการส่งข้อมูลที่ต้องการไปยัง OUTPUT PORT ที่ออกแบบไว้

หลักการของไฟรั้งประกอบด้วยตัวแปร 2 ตัวคือ

1. จังหวะเวลา
2. รูปแบบของการติดดับของไฟ

จากวงจรเราได้ต่อ LED 8 ดวง และถ้าต้องการให้ติดทีละดวงเรียงจากขวาไป

ซ้ายดังรูป



เราสามารถกำหนดลักษณะการวิ่งดังกล่าว ในรูปแบบข้อมูลของไมโครโปรเซสเซอร์ได้ โดยกำหนดให้ดวงที่ติดสว่างมีลออิก "1" และดวงที่ดับมีลออิก "0" และทำการส่งข้อมูลที่กำหนดไว้นี้ออกมาทาง PORT โดยหน่วงเวลาในการส่งให้เท่า ๆ กัน เราก็จะได้ OUTPUT ที่สามารถจะนำไปขับหลอดไฟรั้งได้ลักษณะข้อมูลเป็นดังนี้

<u>ลำดับที่</u>	<u>หลอดไฟ</u>	<u>ลักษณะข้อมูล</u>	<u>ข้อมูลในแบบ HEX</u>
1	* 0 0 0 0 0 0 0 0	1 0 0 0 0 0 0 0	80 H
2	0 * 0 0 0 0 0 0	0 1 0 0 0 0 0 0	40 H
3	0 0 * 0 0 0 0 0 0	0 0 1 0 0 0 0 0	20 H
4	0 0 0 * 0 0 0 0 0	0 0 0 1 0 0 0 0	10 H
5	0 0 0 0 * 0 0 0 0	0 0 0 0 1 0 0 0	08 H
6	0 0 0 0 0 * 0 0 0	0 0 0 0 0 1 0 0	04 H
7	0 0 0 0 0 0 * 0 0	0 0 0 0 0 0 1 0	02 H
8	0 0 0 0 0 0 0 0 *	0 0 0 0 0 0 0 1	01 H

จากนั้นเราก็สามารถทำโปรแกรมเพื่อกำหนดค่าให้ไมโครโปรเซสเซอร์ส่งข้อมูลเหล่านี้
 นี้ออกทาง PORT OUTPUT ที่กำหนดไว้

3. บ๊อโปรแกรมต่อไปนี้เข้าเครื่องและศึกษาการทำงานของโปรแกรม

<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
1800	AF	START :	XOR A	
1801	D3 C0		OUT (C0),A	;CLEAR DISDLAY
1803	06 08		LD B,08H	; SET COUNTER
1805	21 00 19		LD HL,1900H	; START DATA TABLE
1808	7E	LOOP :	LD A, (HL)	
1809	D3 C0		OUT (C0), A	; DISPLAY DATA
180B	CD 20 18		CALL DELAY	
180E	23		INC HL	; NEXT TABLE
180F	10 F7		DJNZ LOOP	
1811	18 ED		JR START	
1820	11 00 40	DELAY :	LD DE, 4000H	; DELAY =4000
1823	1B	DELAY 1:	DEC DE	
1824	7A		LD A,D	
1825	B3		OR E	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1826	20	FB			JR NZ, DELAY1
1828	C9				RET
1900	80	40	20	10	TABLE
1904	08	04	02	01	

4. เขียนโปรแกรมเพื่อทำให้ LED ติดกับตามรูปแบบต่อไปนี้

4.1 ติดทีละดวงจากขวาไปซ้าย

0 0 0 0 0 0 0 *



4.2 ติดทีละ 2 ดวง รั้งออกจากกลางไปซ้ายและขวา

0 0 0 * * 0 0 0



4.3 ติดทีละ 2 ดวง รั้งจากริมขวาและซ้ายเข้าหากกลาง

* 0 0 0 0 0 0 *



5. สรุปและวิจารณ์ผลการทดลอง

คำถาม

1. จะมีวิธีการเปลี่ยนความเร็วของไฟรั้งได้อย่างไร
2. ถ้าต้องการให้มีไฟรั้งมากกว่า 8 ดวง จะมีวิธีการออกแบบวงจรอย่างไร.

ผลการทดลอง

4.	<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
	1800	AF	START :	XOR A	
	1810	D3 C0		OUT (C0),A	; CLEAR DISPLAY
	1803	06 10		LD B,08H	; SET COUNTER
	1805	21 00 19		LD HL,21900H;	START TABLE
	1808	7E	LOOP:	LD A,(HL)	
	1809	D3 C0		OUT (C0),A	; DISPLAY DATA
	180B	CD 20 18		CALL DELAY	
	180E	23		INC HL	; NEXT TABLE
	180F	10 F7		DJNZ LOOP	
	1811	18		JR START	
	1820	11 00 40	DELAY:	LD DE, 4000H	
	1823	1B	DELAY1:	DEC DE	
	1824	7A		LD A,D	
	1825	B3		OR E	
	1826	20 FB		JR NZ , DELAY1	
	1828	09		RET	
	1900	01 02 04 08	TABLE		
	1904	10 20 40 80			
	1908	18 24 42 81			
	190C	81 42 24 18			

เฉลยคำถาม

1. ในการเปลี่ยนความเร็วของไฟวิ่งสามารถทำได้โดยการเปลี่ยนค่าของ DELAY DATA ที่ ADDRESS 1821,1822 ซึ่งจากตัวอย่างกำหนดไว้ให้มีค่า 4000H แต่ถ้าต้องการเพิ่มความเร็วของไฟวิ่งก็ทำการลดค่าให้น้อยลงหรือถ้าต้องการให้ช้าลงก็ทำการเพิ่มค่า DELAY DATA นี้

2. ถ้าต้องการให้มีพียงมากกว่า 8 ดวง สามารถทำได้โดยการเพิ่มวงจรถอดรหัส
 หนึ่งคั้งรูป





FIG.2



การทดลองที่ 2

เรื่อง INPUT PORT

จุดประสงค์

1. เพื่อให้เข้าใจหลักการเบื้องต้นในการติดต่อระหว่างไมโครโปรเซสเซอร์กับอุปกรณ์ INPUT แบบง่าย
2. เพื่อให้สามารถออกแบบวงจร INPUT แบบง่ายได้
3. เพื่อให้สามารถเขียนโปรแกรมเพื่อรับข้อมูลจากอุปกรณ์ INPUT ที่ออกแบบได้

ทฤษฎี

ในการทดลองที่ผ่านมาได้กล่าวถึงขบวนการ OUTPUT และการใช้คำสั่งเกี่ยวกับ OUTPUT ซึ่งในการทดลองนี้จะกล่าวถึงขบวนการ INPUT และการใช้คำสั่งเกี่ยวกับ INPUT โดยอาศัยขบวนการ OUTPUT จากการศึกษาที่ผ่านมาช่วยสนับสนุน

ขบวนการ INPUT เป็นขบวนการรับข้อมูลจากอุปกรณ์ภายนอกของ CPU โดยอุปกรณ์ภายนอกจะส่งข้อมูลผ่านทาง DATA BUS และคุณสมบัติของ INPUT PORT ที่สำคัญคืออุปกรณ์ที่ทำหน้าที่เป็น INPUT PORT นั้น จะต้องไม่ส่งข้อมูล หรือสัญญาณใด, เข้าไปยัง DATA BUS จนกว่า CPU ต้องการ

คำสั่งที่ใช้เกี่ยวกับ INPUT นั้นได้แก่ IN, A (PORT) และคำสั่ง IN reg, (c) และคำสั่งในการส่งข้อมูลเข้าแบบเป็นกลุ่ม ซึ่งได้กล่าวรายละเอียดในการทดลองที่ผ่านมาแล้ว





FIG. 1

รูปที่ 1 ขบวนการ INPUT

จากรูป 1 จะพบว่า ลักษณะของ DIAGRAM จะคล้ายกันกับ DIAGRAM ในการติดต่อกับ OUTPUT ซึ่งกลไกในการรับข้อมูล ยังต้องเกี่ยวข้องกับ สัญญาณสำคัญ ๆ คือ สัญญาณเอกสาร์นี้เป็นเอกสาร์ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เลือก PORT, สัญญาณข้อมูลและสัญญาณควบคุม

ในการทดลองนี้จะเริ่มจากการ INTERFACE กับ PUSH BUTTON SWITCH ดังรูป



รูปที่ 2 PUSH BUTTON INTERFACE CIRCUIT

จากรูปที่ 2 แสดงการต่อ PUSH BUTTON SW. เข้ากับ INPUT PORT ซึ่ง PUSH BUTTON SW. เป็นอุปกรณ์ INPUT ประเภทความเร็วต่ำ ฉะนั้น INPUT PORT ที่เลือกใช้นี้จึงไม่จำเป็นต้อง LATCH ข้อมูลในการทดลองนี้เลือกใช้ 74L5245 ทำเป็น INPUT PORT ซึ่งเป็น IC OCTAL BUFFER การทำงานจะเป็นดังนี้ คือ เมื่อกด SW. ข้อมูล INPUT เป็น "0" และ เมื่อบล้อยหรือยังไม่มีกด ข้อมูลจะเป็น "1"



รูปที่ 3 BASIC I/O

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์การทดลอง

1. MPF-1B
2. PROBOARD พร้อม CONNECTOR
3. IC 74LS138 (DECODER) 1 ตัว
4. IC 74LS373 (OUTPUT PORT) 1 ตัว
5. IC 74LS245 (INPUT PORT) 1 ตัว
6. PUSH BOTTOM SW. 1 ตัว
7. DIP SWITCH 8 POSITION 1 ตัว
8. LED 8 ดวง
9. R 4.7K 1 ตัว
10. สายต่อวงจร และ POWER SUPPLY.

เตรียมการทดลอง

1. ศึกษาทฤษฎีที่เข้าใจ
2. ศึกษาวิธีใช้ IC 74LS245 ซึ่งจะนำไปต่อเป็น INPUT PORT
3. เขียน WIRING DIAGRAM มีข้อกำหนดดังนี้
 - ให้ OUTPUT PORT = COH
 - ให้ INPUT PORT = EOH
 - ข้อมูลจาก INPUT PORT ต่อกัน DO ของ DATA BUS

ลำดับขั้นตอนการทดลอง

1. ประกอบวงจรตามรูปที่ 4 โดยใช้ DATA SHEET IC 74138, 74373, 74245 ประกอบ




FIG. 4

จงเขียนโปรแกรมมาที่ PUSH BOTTON ทำหน้าที่เป็น TOGGLE SW. ในการแสดงผลของ LED โดยที่รูปแบบของการแสดงผลอยู่ในรูปของ BINARY COUNTER ซึ่งในการกด PUSH BOTTON แต่ละครั้งจะเป็นการเปลี่ยนการทำงานของ COUNTER คือกลับไปกลับมา ระหว่าง COUNT-UP กับ COUNT-DOWN

2. ประกอบวงจรตามรูปที่ 5




FIG. 5

ทดสอบวงจรที่ต่อ ว่าถูกต้องหรือไม่โดยการป้อนโปรแกรมต่อไปนี้แล้วทดลอง

EXECUTE โปรแกรม

```

1800      D3 E0      START : IN  A, (E0)
1802      D3 C0              OUT (C0),A
1804      C3 00 18          JR  START
    
```

3. เขียนโปรแกรมโดยใช้ DIP SW. ตัวแรก (LSB) เพื่อควบคุมรูปแบบการติดดับของ LED ตามรูปข้างล่าง

0 0 0 0 0 0 0 * LSB = 0

←

* 0 0 0 0 0 0 0 LSB = 1

→

ถ้า LSB = "0" LED ติดดับจาก ขวาไปซ้าย

ถ้า LSB = "1" LED ติดดับจากซ้ายไปขวา เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. สรุปและวิจารณ์ผลการทดลอง

คำถาม

- 1.อธิบายข้อแตกต่างระหว่างขบวนการ INPUT กับ OUTPUT
- 2.ปัญหาของ SWITCH BOUNCE คืออะไร จงอธิบายและบอกวิธีการแก้ไข



ผลการทดลอง

โปรแกรมที่ทำาให้ PUSH BOTTON ทำหน้าที่เป็น TOGGLE SW. ในการแสดงผลของ LED โดยที่รูปแบบของการแสดงผลอยู่ในรูปของ BINARY COUNTER ซึ่งในการกด PUSH BOTTON แต่ละครั้งจะเป็นการเปลี่ยนการทำงานของ COUNTER คือกลับไปกลับมาระหว่าง COUNT-UP กับ COUNT-DOWN

<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
1800	1E 00		LD E,00	
1802	16 00		LD D,00	
1804	7A	MM :	LD A,D	
1805	D3 C0		OUT (C0),A	
1807	CD 50 18		CALL DELAY	
180A	DB E0		IN A,(E0)	
180C	CB 47		BIT 0,A	
180E	28 01		JR Z, KK	
1810	1C		INC E	
1811	CB 43	KK :	BIT 0,E	
1813	20 03		JR NZ, YY	
1815	14		INC D	
1816	18 EC		JR MM	
1818	15	YY :	DEC D	
1819	18 E9		JR MM	
1850	06 FF	DELAY:	LD B, FFH	
1852	1E FF	BB :	LD E, FFH	
1854	1D	DD :	DEC E	
1855	20 FD		JR NZ, DD	
1857	10 F9		DJNZ ,BB	
1859	C9		RET	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตอบคำถาม

1. ข้อแตกต่างระหว่างขบวนการ INPUT กับ OUTPUT

-ขบวนการ INPUT เป็นขบวนการรับข้อมูลของ CPU โดยอุปกรณ์ภายนอกจะส่งข้อมูลผ่านทาง DATA BUS

-ขบวนการ OUTPUT เป็นขบวนการส่งข้อมูลจาก CPU ออกมาทาง DATA BUS ไปยังอุปกรณ์ภายนอก

2. ปัญหาของ SWITCH BOUNCE คือทำให้รับข้อมูลทาง INPUT ที่เป็น SWITCH ได้ข้อมูลที่ไม่น่าเชื่อถือ ทั้งนี้เพราะช่วงที่เกิด BOUNCE ข้อมูลที่ได้รับอาจผิดพลาดได้ การแก้ไข

- ทาง HARDWARE โดยการเพิ่มวงจร MONOSTABLE เข้าไป
- ทาง SOFTWARE โดยการหน่วงเวลาให้รับ INPUT หลังจากเกิด

BOUNCE แล้ว



การทดลองที่ 3


เรื่อง การใช้งาน 8255 เป็น INPUT และ OUTPUT PORT

จุดประสงค์

1. เพื่อให้สามารถใช้ 8255 PPI เป็น INPUT และ OUTPUT PORT ได้
2. เพื่อให้สามารถเขียนโปรแกรม เพื่อติดต่อกับ 8255 PPI ได้
3. เพื่อให้สามารถต่อวงจร DECODE PORT ได้

ทฤษฎี

8255 เป็น IC ที่มี 40 ขา ได้รับการออกแบบมาให้มีสัญญาณเพื่อเชื่อมต่อกับ 8080 แต่สัญญาณที่เหมาะสมที่จะใช้กับ Z-80 ได้ดี เช่น เดียวกัน 8255 เป็น IC ที่ต่อเป็น PORT ให้ ไมโครโปรเซสเซอร์ได้ 3 PORT โดยมีโครงสร้างพื้นฐาน ดังรูปที่ 1



การเรียก PORT ของ 8255 จะเรียก PORT ต่าง ๆ ว่า PORT A, PORT B และ PORT C โดย PORT C แยกเป็น 2 ส่วนคือ PORT C ล่าง หรือตั้งแต่ PC0-PC3 มีจำนวน 4 บิต และ PORT C บน หรือตั้งแต่ PC4-PC7 ที่พิเศษคือ PORT ทุก PORT เป็นได้ทั้ง INPUT และ OUTPUT PORT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์การทดลอง

1. MPF-1B & SUPPLY
2. PROTOBOARD
3. IC 8255 PPI
4. IC 7404
5. RESISTOR ค่า 220 ohm x 16, 1k x 8, 2.7k
6. LED x 16

ลำดับขั้นตอนการทดลอง

1. ประกอบวงจรตามรูปที่ 2




FIG 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ตั้ง CONTROL WORD เพื่อให้ 8255 ทำงานเป็น INPUT และ OUTPUT PORT

ดังรูปที่ 2

PA0 - PA7	OUTPUT PORT
PB0 - PB7	OUTPUT PORT
PC0 - PC7	INPUT PORT

3. เขียน FLOW CHART และ PROGRAM เพื่อให้ LED ติดกันตาม PATTERN ต่อ

ไปนี้

3.1 จาก PORT A ไปยัง PORT B

PB7	PB0 PA7	PA0
0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	*

←

4. เขียน PROGRAM เพื่อรับข้อมูล จาก DIP SWITCH ไปแสดงผลที่ PORT A และ PORT B พร้อมกัน

คำถามท้ายการทดลอง

1. เปรียบเทียบการใช้งานของ PORT ในการทดลองที่ 1 และ การทดลองที่ 2 กับ การใช้งาน 8255 ว่ามีข้อดีข้อเสียต่างกันอย่างไร

2. ในการใช้งาน 8255 ถ้าต้องการให้ 8255 เป็น PORT ดังข้างล่างนี้ จะต้องตั้ง CONTROL WORD อย่างไร

PA0 - PA7	INPUT PORT
PB0 - PB7	OUTPUT PORT
PC0 - PC7	OUTPUT PORT

ผลการทดลอง

2. CONTROL WORD เพื่อที่ 8255 ทำงานเป็น INPUT และ OUTPUT PORT


PA0 - PA7 OUTPUT PORT

PB0 - PB7 OUTPUT PORT

PC0 - PC7 INPUT PORT

CONTROL WORD = 89

3. FLOW CHART



<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>comment</u>
1800	3E 89	START:	LD A, 89	;INITIAL 8255 PORT A,B ;OUTPUT
1802	D3 C3		OUT (0C3),A	
1804	21 00 19		LD HL,1900H	;TABLE = 1900
1807	06 08		LD B,08H	;COUNTER =8
1809	7E	LOOP:	LD A, (HL)	
1804	D3 C0		OUT (0C0),A	;DISPLAY TO PORT A
180C	CD 30 18		CALL DELAY	
180F	23		INC HL	
1810	10 F7		DJNZ LOOP	
1812	21 00 19		LD HL, 1900H	
1815	06 08		LD B, 98H	
1817	7E	NEXT:	LD A, (HL)	
1818	D3 C1		OUT (0C1),A	
181A	CD 30 18		CALL DELAY	
181C	23		INC HL	
181D	10 F8		DJNZ NEXT	
181F	18 DF		JR START	
1830	11 00 40	DELAY:	LD DE, 4000H.	
1833	1B	DELAY1:	DEC DE	
1834	7A		LD A,D	
1835	B3		OR E	
1836	20 FB		JR NZ, DELAY 1	
1838	C9		RET	
1900	01 02 04 08	TABLE		
1904	10 20 40 80			

4. PROGRAM เพื่อรับข้อมูลจาก DIP SWITCH ไปแสดงผลที่ PORT A และ PORT B

<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
1800	3E 89		LD A,89	;INITIAL 8255
1802	D3 C3		OUT (0C3),A	
1804	DB C2	LOOP:	IN A, (C2)	;GET DATA FROM DIP SW.
1806	D3 C0		OUT (C0),A	;OUT DATA TO PORT A
1808	D3 C1		OUT (C1),A	;OUT DATA TO PORT B
180A	18 F8		JR LOOP	

ตอบคำถามท้ายการทดลอง

1. ในการใช้งาน INPUT และ OUTPUT PORT ที่ใช้เกดลอจิก 3 สถานะหรือใช้ D FLIP FLOP ซึ่งจะใช้สัญญาณจากไมโครโปรเซสเซอร์ไปเปิดเกตให้ IC ทำงาน จุดอ่อนของการใช้งานในลักษณะนี้คือเรื่องของจำนวน IC ซึ่งอาจต้องใช้หลายตัวถ้าต้องการหลาย PORT และยากที่จะกำหนดลักษณะการทำงานให้แตกต่างไปจากวงจรเดิมที่ออกแบบไว้ 8255 เป็น LSI CHIP มีข้อดีกว่าที่ใช้งานง่าย มี PORT ทั้งหมดถึง 3 PORT สามารถเลือกรูปแบบการทำงานในแต่ละ PORT ว่าเป็น INPUT หรือ OUTPUT ก็ได้ โดยการสั่งงานทาง SOFTWARE ซึ่งทำให้ง่ายต่อการเปลี่ยนแปลงวงจร และสะดวกในการใช้งาน

2. CONTROL WORD = 90

การทดลองที่ 4


เรื่อง SEVEN SEGMENT LED INTERFACING

จุดประสงค์


- 1.สามารถใช้งาน LED 7 SEGMENT เป็นอุปกรณ์ OUTPUT ได้
- 2.สามารถสร้าง CHARACTER GEN. เพื่อให้ LED 7 SEGMENT ติดเป็นอักขระตามต้องการ
- 3.สามารถเขียนโปรแกรมเพื่อควบคุมการทำงานของ LED 7 SEGMENT ได้

ทฤษฎี

LED 7 SEGMENT เป็นอุปกรณ์แสดงผลที่นิยมใช้มากสำหรับการแสดงผลของไมโครคอมพิวเตอร์ขนาดเล็กในระดับ SINGLE BOARD MICROCOMPUTER สาเหตุคงเนื่องมาจากใช้งานง่าย ราคาถูก ง่ายต่อการออกแบบ มักจะถูกใช้ในการแสดงผลในลักษณะตัวเลขหรือตัวอักษรแบบง่าย มีให้เลือกใช้ทั้งแบบ COMMON ANODE และ COMMON CATHODE โครงสร้างเป็นดังรูป



วิธีการสร้าง CHARACTER GEN ให้กับ LED 7 SEGMENT การต่อ DATA BUS กับ LED 7 SEGMENT




ตัวอย่าง ถ้าต้องการให้ LED 7 SEGMENT (COMMON CATHODE) ติดเป็นเลข 3 จะต้อง
บ่อน DATA ดังนี้

อุปกรณ์การทดลอง


1. MPF-1B & SUPPLY
2. PROTOTBOARD
3. IC 74LS373, 74244
4. IC 7404, IC 74138
5. DIP SWITCH
6. LED 7 SEGMENT COMMON CATHODE
7. CONNECTOR พร้อมสาย PAIR
8. RESISTOR 1K

ลำดับขั้นตอนการทดลอง


1. ให้นักศึกษาสร้าง CHARACTER GEN สำหรับ DATA ทุกตัวตั้งแต่ 0-F
2. ประกอบวงจร ตามรูปที่ 1



3. จงเขียนโปรแกรมเพื่อให้ LED 7 SEGMENT แสดงตัวเลข ตั้งแต่ 0-F
4. ประกอบวงจรเพิ่มเติมตามรูปที่ 2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



5. เขียน PROGRAM รับข้อมูลจาก DIP SWITCH แล้วแปลงข้อมูลที่รับได้จาก DIP SW. ให้นำไปแสดงผลที่ 7 SEGMENT นั้น คือให้คอมพิวเตอร์แสดงตัวเป็น IC 7448 (BCD TO SEVEN SEGMENT DECODER)

คำถามท้ายการทดลอง

1. ในกรณีที่ LED 7 SEGMENT ที่ใช้เป็นแบบ COMMON ANODE จะต้องทำการเปลี่ยนแปลงหรือแก้ไขอะไรบ้าง อย่างไร

ผลการทดลอง

การสร้าง CHARACTER GEN

CHARACTER GEN.

3F	66	7E	39
06	6D	6F	5E
5B	7D	77	79
4F	07	7C	71

3. โปรแกรมเพื่อให้ LED 7 SEGMENT แสดง ตัวเลขตั้งแต่ 0-F

Address	Machine Code	Label	Operand	Comment
1800	21 00 s19	START:	LD HL,1900	;START TABLE
1803	06 10		LD B, 10	
1805	7E	LOOP:	LDA, (HL)	; GET DATA FROM TABLE
1806	D3 C0		OUT (C0),A	;DISPLAY DATA
1808	CD 20 18		CALL DELAY	
180B	23		INC HL	;NEXT DATA
180C	10 F7		DJNZ LOOP	
180E	18 F0		JR START	
1820	11 00 40	DELAY:	LD DE, 4000H	
1823	1B	DELAY1:	DEC DE	
1824	7A		LD A, D	
1825	B3		OR E	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1826    20 FB                JR NZ, DELAY1
1828    C9                   RET

1900    3F 06 5B 4F        TABLE
1904    66 6D 7D 07
1908    7E 6F 77 7C
190C    39 5E 79 71

```

5. PROGRAM รับข้อมูลจาก DIP SW. แล้วแปรข้อมูลที่รับได้จาก DIP SW. ำให้ไปแสดงผลที่ 7 SEGMENT


Address	Machine Code	Label	Operand	Comment
1800	21 00 19	START:	LD HL, 1900H	;START OF TABLE
1803	16 00		LD D,00	
1805	DB E0		IN A, (E0)	;READ DATA FROM SW.
1807	5F		LD E,A	
1808	19		ADD HL,DE	
1809	7E		LD A, (HL)	;GET DATA FROM TABLE
180A	D3 C0		OUT (CO), A	;DISPLAY DATA
180C	18 F2		JR START	
1900	3F 06 5B 4F			
1904	66 6D 7D 07			
1908	7E 6F 77 7C			
190C	39 5E 79 71			

ตอบคำถาม

1. ำกรณืที่ LED 7 SEGMENT ที่ำใช้เป็นแบบ COMMON ANODE จะต้องทำกำรเปลี่ยน CHARACTER GEN ำใหม่ ดังนั้

เช่น ถำต้องการำให้ LED ติดเป็นเลข 3 ต้องมี DATA ดังนั้

เอกสรนั้เป็นเอกสรที่สงวนไว้สำหำหรับกำรใช้ำนเพื่อกำรศึกษำเทำนัน ำอนุญำตให้ นำไปใช้ประโยชน์ด้ำนกำรค้ำไม่ว่ำกรรมใด ๆ ทั้งสิ้น อี กทั้งหำมมิให้ดัดแปลงเนื้อหำ และต้องอ้ำงอิงถึงเจ้ำของเอกสรทุกครั้งที่มีกำรนำำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทดลองที่ 5

การทดลองเรื่อง การใช้งาน LED 7 SEGMENT เป็นอุปกรณ์เอาต์พุต (ต่อ)


วัตถุประสงค์

1. เพื่อให้สามารถออกแบบ HARDWARE ในการใช้งาน 7 SEGMENT หลาย ๆ ตัวได้
 2. เพื่อให้สามารถเขียนโปรแกรมเพื่อ SCAN DISPLAY ที่เป็น 7 SEGMENT ได้
- ทฤษฎีก่อนการทดลอง

ในการต่อ LED 7 SEGMENT หลาย ๆ ตัว เป็นเอาต์พุตพอร์ท การต่อจะต่อ SEGMENT ของ แต่ละ DIGIT ร่วมกัน นั่นคือ SEGMENT A ของ DIGIT 1 จะต่อกับ SEGMENT A ของ DIGIT 2,3, และ 4 และการต่อจะเป็นเช่นเดียวกันนี้ทุก ๆ SEGMENT ของทุก DIGIT ดังรูป



การที่จะทำให้ DIGIT ใดหนึ่งติดสามารถทำได้โดยการทำให้ COMMON ของ DIGIT นั้นเป็น LOGIC 0 ดังรูป



อุปกรณ์การทดลอง

1. MPF-1B & SUPPLY
2. PROTOBOARD
3. IC 74373 , 7404 , 74138
4. LED 7 SEGMENT
5. CONNECTOR พร้อมสาย PAIR
6. RESISTOR

ลำดับขั้นตอนการทดลอง

1. ประกอบวงจรตามรูปที่ 3





FIG. 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. จงเขียน FLOWCHART และ PROGRAM เพื่อทำที่ 7 SEGMENT แสดงผลเป็น

คิงรูป



Address	Machine Code	Label	Operand	Comment
1800	21 00 19	START:	LD HL, 1900H	
1803	0E FF		LD C, FE	
1805	06 04		LD B, 04	
1807	7E	LOOP:	LD A, (HL)	
1808	D3 C0		OUT (C0), A	
180A	79		LD A, C	
180B	D3 E0		OUT (E0), A	
180D	CD 30 18		CALL DELAY	
1810	CB 01		RLC C	
1812	3E 00		LD A, 00	
1814	D3 C0		OUT (C0), A	
1816	3E FF		LD A, FF	
1818	D3 E0		OUT (E0), A	
181A	23		INC HL	
181B	10 EA		DJNZ LOOP	
181D	18 E1		JR START	
1830	11 00 40	DELAY:	LD DE, 4000H	
1833	1B	DELAY1:	DEC DE	
1834	7A		LD A, D	
1835	B3		OR E	
1836	20 FB		JR NZ, DELAY1	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1838 C9

RET

1900 06 5B 4F 66



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองที่ 6

เรื่อง Z-80 INTERRUPT

จุดประสงค์

1. เข้าใจวิธีการในการ INTERRUPT แบบต่าง ๆ
2. สามารถนำเทคนิคการ INTERRUPT ไปใช้งานได้

ทฤษฎี

การ INTERRUPT เป็นการขัดจังหวะการทำงานของ CPU เพื่อให้ CPU กระโดดไปทำงานในตำแหน่งที่ต้องการได้ โดยอาศัยสัญญาณขอขัดจังหวะ ซึ่งเป็นสัญญาณที่ CPU ได้รับจากอุปกรณ์ภายนอก เมื่อ CPU ได้รับสัญญาณ INTERRUPT และทำการส่งสัญญาณตอบรับการ INTERRUPT สัญญาณที่ CPU ตอบรับการ INTERRUPT นี้เรียกว่า INTERRUPT ACKNOWLEDGE ก่อนที่ CPU จะกระโดดไปทำคำสั่งในตำแหน่งที่ถูกกำหนดจากการ INTERRUPT CPU จะเก็บค่าของ PROGRAM COUNTER (PC) ขณะนั้นเอาไว้ใน STACK ก่อน ซึ่งจะทำให้ CPU สามารถกลับมาทำงานต่อจากเดิมก่อนได้รับการ INTERRUPT ได้ถูกต้อง ส่วน PROGRAM ที่ CPU กระโดดไปทำงาน เมื่อได้รับสัญญาณ INTERRUPT นั้นเรียกว่า INTERRUPT SERVICE ROUTINE

ประเภทของสัญญาณ INTERRUPT

1. NON-MASKABLE INTERRUPT เป็นสัญญาณ INTERRUPT ที่สามารถขัดจังหวะการทำงานของ CPU ได้โดยไม่มีข้อยกเว้น นั่นคือ เมื่อ CPU ได้รับสัญญาณ INTERRUPT ชนิดนี้แล้ว CPU จะต้องตอบสนองสัญญาณนี้ทุกครั้ง โดยการกระโดดไปทำงานที่ ADDRESS 0066H

2. MASKABLE INTERRUPT เป็นสัญญาณ INTERRUPT อีกแบบหนึ่งที่สามารถขัดจังหวะการทำงานของ CPU ได้ แต่มีข้อยกเว้นว่า CPU ในขณะนั้นจะต้องอยู่ในสภาวะที่ยอมรับการ INTERRUPT (ENABLE INTERRUPT) หาก CPU อยู่ในสภาวะไม่ยอมรับการ INTERRUPT (DISABLE INTERRUPT) สัญญาณ INTERRUPT ชนิดนี้จะไม่ได้รับการตอบสนองจาก CPU ในการกำหนดให้ CPU ยอมรับหรือไม่ยอมรับสัญญาณ INTERRUPT สามารถสั่งได้โดย SOFTWARE คือคำสั่ง EI (ENABLE INTERRUPT) หรือ DI (DISABLE INTERRUPT)

เตรียมการทดลอง

1. ศึกษาทฤษฎีของการ INTERRUPT ของ Z-80 CPU
2. เขียน MAIN PROGRAM และ INTERRUPT SERVICE ROUTINE จากปัญหาที่กำหนดในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. คัดขวางการ INTERRUPT ของ MPF-1B

ใน MPF-1B นั้นสัญญาณ INTERRUPT ประเภท NON-MASKABLE จะถูกใช้โดย MONITOR PROGRAM ดังนั้นในการทดลองนี้ จะทดลองการ INTERRUPT กับสัญญาณ INTERRUPT ประเภท MASKABLE INTERRUPT ซึ่งบน BOARD มี KEY INIR ต่ออยู่กับขา 16 (ดูจากวงจร) ใน MONITOR PROGRAM ตำแหน่ง 0038H ซึ่งเป็น INTERRUPT SERVICE ROUTINE ที่ CPU จะกระโดดมาทำงานเมื่อ

1. CPU ตอบรับการ INTERRUPT MODE 1

2. CPU กระทำคำสั่ง RST 38H

3. CPU ตอบรับการ INTERRUPT MODE 0 และมี INTERRUPT VECTTOR เป็น RST 38H โดยปกติข้อมูลบน DATA BUS จะเป็น FFH

รายละเอียดของ MONITOR PROGRAM ในตำแหน่ง 0038H

<u>LOC</u>	<u>OBJ</u>	<u>CODE</u>	<u>SOURCE</u>	<u>STAMENT</u>
0038		RST38	ORG	38H
				;Entry point of RST 38H (opcode FF) or
				;mode 1 interrupt. Fetch the address
				;stored in location 1FEE and 1FEF,
				;then jump to this address. Initially,
				;1FEE and 1FEF are set to 0066. So
				;RST 38 will have the same effect as
				;software break. By changing the
				;content of 1FEE and 1FEF, the user
				; can define his or her own service
				; routine.
				;The next three instructions push
				;the contents of 1FEE and 1FEF to
				;stack without changing any registers.
0038	E5		PUSH	HL
0039	2AEE1F		LD	HL, (IM1AD)
003C	E3		EX	(SP),HL

```
;The top of the stack is now the  
;address of user defined service  
;routine. Pop out this address then  
;branch to it.
```

```
003D C9 RET
```

จาก PROGRAM (1M1AD) จะถูกกำหนดเป็นตำแหน่ง 1FEE และ 1FEF ดังนั้นคำสั่ง LD HL, (1M1D) จึงเป็นการนำข้อมูลตำแหน่ง 1FEE และ 1FEF ไปเก็บไว้ใน REGISTER PAIR HL เราจะพบว่า PROGRAM นี้ทั้งหมด ทำหน้าที่เพียงนำเอาข้อมูลที่อยู่ตำแหน่ง 1FEE และ 1FEF เป็นตำแหน่งที่จะกระโดดไปทำงาน ซึ่งโดยปกติ ข้อมูลในตำแหน่ง 1FEE และ 1FEF จะมีค่าเป็น 00 และ 66 ซึ่งเป็นตำแหน่งของ PROGRAM INTERRUPT ประเภท NON-MASKABLE ดังนั้นเมื่อเราเปลี่ยนข้อมูลในตำแหน่งทั้ง 2 นี้ เป็นข้อมูลตำแหน่ง INTERRUPT SERVICE ROUTINE ของเราเอง CPU ก็จะสามารถกระโดดไปทำงานใน INTERRUPT SERVICE ROUTINE ของเราได้ เมื่อได้รับการ INTERRUPT ดังกล่าว ในการทดลองนี้จะทำการทดลอง INTERRUPT ใน MODE 1 โดยอาศัย KEY INTERRUPT ที่มีอยู่

ข้อควรระวังในการเขียนโปรแกรม

1. จะต้องทำการ SET MODE และทำการ ENABLE การ INTERRUPT ใน MAIN PROGRAM
2. ต้องทำการเก็บค่าของ REGISTER ต่าง ๆ ที่ใช้ใน MAIN PROGRAM ซึ่งจะต้องกำหนดไว้ตอนต้นของ INTERRUPT SERVICE ROUTINE

ลำดับขั้นตอนการทดลอง

1. ศึกษาทฤษฎีและคำอธิบายการทดลองให้ละเอียด
2. เขียนโปรแกรมดังปัญหาต่อไปนี้

ปัญหา... ต้องการให้เห็นแสดงผลที่ SEGMENT ของ MPF-IB ดังรูปที่ 1 และ เปลี่ยนรูปแบบของการแสดงผลเป็นดังรูปที่ 2 เมื่อได้รับสัญญาณ INTERRUPT และจะกลับไปแสดงผลดังรูปที่ 1 อีกครั้งหนึ่ง เมื่อได้รับการ INTERRUPT ในครั้งต่อมา กล่าวคือ จะทำการแสดงผลสลับกันไปมาดังรูปแบบทั้ง 2 ทุกครั้ง เมื่อได้รับการ INTERRUPT และก่อนที่จะมีการเปลี่ยนรูปแบบของการแสดงผลทุกครั้งให้มีการสร้างเสียงขึ้นทุกครั้ง ตามความถี่ที่เหมาะสม

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIG. 1





FIG. 2

สรุปและวิจารณ์ผลการทดลอง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
1800	ED 56	START :	IM 1	;SET INTERRUPT MODE 1
1802	21 EE AF		LD HL, 1FEEH	;SET INTRRUPT SERVICE
1805	2A 50 18		LD (HL), 1850H	;ROUTINE ADDRESS
1808	DD 21 00 19		LD IX, 1900H	
180C	F3	LOOP :	DI	
180D	CD 24 06		CALL SCAN1	
1810	FB		EI	
1811	18 F9		JR, LOOP	
1850	3E 00		LD A, 00	
1852	D3 01		OUT (01), A	
1854	0C OA		LD C, OA	;SET FREQUENCY
1856	21 C0 00		LD HL, 0C0H	;LENGTH OF FREQUENCY
1859	CD E4		CALL TONE	
185C	FB		EI	
185D	21 20 19		LD HL, 1920H	
1860	34		INC (HL)	
1861	CB 46		BIT 0, (HL)	
1863	28 05		JR Z, PATT2	
1865	DD 21 10 19		LD IX, 1010H	
1869	C9		RET	
186A	DD 21 00 19	PATT2 :	LD IX, 1900H	
186E	C9		RET	
1900	B3 A3 A3 AD 00 00			
1910	00 00 1F 85 8F 37			
1920	00			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

การทดลองชุดนี้ เราสามารถเลือก MODE การทำงานโดยที่ คำสั่ง IM1 (INTERRUPT MODE1) หลังจากที่มีการ INTERRUPT แล้ว Z-80 จะทำงานตามขั้นตอนดังนี้

- 1.สถานะของ IFF1 ถูกปรับให้เป็น "0" ซึ่งเป็นการทำให้ Z-80 DISABLE
ต่อการขอ INTERRUPT ที่ขา \overline{INT}
- 2.สถานะของ 7FF2 ถูกปรับให้เป็นลอจิก "0"
- 3.ค่าของ PC ถูกเก็บไว้บน STACK
- 4.Z-80 จะกระโดดไปทำงานที่ ADDR 0038H

การถอนสัญญาณ INTERRUPT ที่ขา INT ของ Z-80 ซึ่งต้องทำก่อนที่ Z-80 จะ
กลับเข้าสู่การทำงาน MAIN PROGRAM ด้วยคำสั่ง EI



การทดลองที่ 7

เรื่อง STEPPING MOTOR

จุดประสงค์

1. เพื่อให้นักศึกษาสามารถเข้าใจการทำงานของ STEPPING MOTOR
2. เพื่อให้นักศึกษาสามารถเขียนโปรแกรมเพื่อควบคุมการทำงานของ STEPPING

MOTOR ได้

ทฤษฎี

Stepping motor เป็นมอเตอร์ไฟฟ้าแบบพิเศษ ซึ่งเมื่อป้อนไฟ DC ให้กับขด Stator จะเกิดแรงผลักต่อ rotor ด้วย electromagnetic force จะทำให้มอเตอร์หมุนตามค่าของ step angle บางครั้งเราจึงเรียกมอเตอร์แบบนี้ว่า Pulse motor Stepping motor แบบที่ใช้กันส่วนมากมีอยู่ 3 ชนิด คือ

1. แบบ Variable Reluctance (VR) ลักษณะของ rotor เป็นแบบ gear-shaped และทำด้วยเหล็กอ่อน
2. แบบ Permanent Magnet (PM) rotor ทำจาก permanent magnet จึงทำให้เกิด holding torque แม้ว่าจะไม่มีการ excitation
3. แบบ hybrid เป็นแบบที่เกิดจากการรวม 2 ลักษณะแรกเข้าด้วยกันบางครั้งเราเรียกแบบนี้ว่า Step-Sync ลักษณะกราฟความสัมพันธ์ระหว่าง Torque กับความเร็ว (position per second) เป็นดังรูปที่ 1




FIG 1

รูปที่ 1 กราฟแสดงความสัมพันธ์ระหว่าง TORQUE กับความเร็ว

Stepping motor เปรียบเสมือน electromechanical transducer ซึ่งมี input เป็นกลุ่มของ binary voltage และ output เป็นลักษณะของการเคลื่อนที่เชิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มุม เป็น step ด้วยลักษณะการเคลื่อนที่ดังกล่าว stepping motor จึงได้รับการนำมาประยุกต์ใช้งานต่าง เช่น ใช้เป็นตัว carriage feed และ space feed ใน line printer, X-Y plotter, numerically controlled machine tool drives จนกระทั่งถึง robot โดยขนาดของ step อยู่ในช่วงตั้งแต่ 0.1 ถึง 30 องศา ซึ่งโครงสร้างของ stepping motor ยังมีลักษณะแตกต่างกันออกไปหลายชนิด ดังนี้คือ

- 1.แบบ solenoid-ratchet
- 2.แบบ variable-reluctance (VR)
- 3.แบบ permanent-magnet (PM)
- 4.แบบ hybrid (synchronous inductor)
- 5.แบบ electromechanical
- 6.แบบ electrohydraulic

ก่อนจะกล่าวถึงรายละเอียดต่อไป จะขออธิบายคำศัพท์ที่ใช้ในบทความนี้ที่สำคัญ จะยกตัวอย่างกับ stepping motor 4 phase แบบ permanent magnet ดังรูปที่ 2 PHASE เป็นส่วนของขดลวดระหว่างปลายสายกับ center tap หรือทั้งขดลวดค่าไม่มี center




FIG 2

รูปที่ 2 STEPPING MOTOR 4 PHASE แบบ UNIPOLAR - PERMANENT MAGNET


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้เผยแพร่เห็นประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FULL STEP MODE หนึ่ง phase บนแต่ละ stator จะถูก energised ที่ เวลาหนึ่ง rotor จะหมุน "full steps" นั่นคือจากรูปที่ 2 จะหมุนตำแหน่งที่ 1 ไปยังตำแหน่งที่ 3,5,7 และกลับไปทวนซ้ำตั้งแต่ตำแหน่งที่ 1 อีก

HALF STEP MODE ทุก ๆ step ที่ 2 จะมีเพียง phase เดียวที่ถูก energised และระหว่าง step อื่น ๆ เป็น 1 phase บนแต่ละ stator rotor จะหมุน "half steps" นั่นคือ หมุนจากตำแหน่งที่ 1 ไปยังตำแหน่งที่ 2,3,4,5, และทวนซ้ำ

การทำงานพื้นฐาน

สเต็ปมอเตอร์ เป็นมอเตอร์ที่ถูกใช้ทำงานโดยสัญญาณอินพุตที่เป็นรูปพัลส์ที่ให้เข้ามา จะให้การเปลี่ยนแปลงสถานะสนามแม่เหล็กไฟฟ้าที่เกิดขึ้น และให้การหมุนของมอเตอร์ เป็นมุมที่คงที่ ซึ่งจะแตกต่างกับการหมุนของมอเตอร์ธรรมดาในระบบควบคุมที่ให้สัญญาณดิจิทัลนั้น เช่นการส่งข้อมูล การควบคุมข้อมูล โดยที่เป็นปริมาณค่าของสัญญาณดิจิทัลทั้งหมด จึงให้ควบคุมการทำงานของสเต็ปมอเตอร์ได้เป็นอย่างดี




รูปที่ 3 BLOCK DIAGRAM การทำงานของ STEPPING MOTOR

การทำงานพื้นฐานของสเต็ปมอเตอร์ ดังแสดงในรูปที่ 3 ซึ่งแสดง บล็อกไอโคแกรมของวงจรขับเคลื่อนสเต็ปมอเตอร์ ถ้าให้กระแสไฟฟ้ซีเรียงลำดับเข้าไปตามเฟส (PHASE) ต่าง ๆ ของมอเตอร์ก็จะทำให้ออเตอร์ที่หมุนไปตามองศาที่กำหนดไว้ การที่จะให้ไฟฟ้ซีเรียงลำดับเข้าไปที่มอเตอร์ได้ก็โดยใช้การทำงานของสวิตช์ และเพื่อให้ออเตอร์หมุนจึงจำเป็นต้องมีวงจรขับเคลื่อนสเต็ปมอเตอร์ ในรูปที่ 3 สวิตช์ที่จะควบคุมการไหลของกระแสไฟคือสวิตช์ 1 และสวิตช์ 2 ถ้าให้การทำงานของสวิตช์ตามตารางที่ 1(a) ถ้าสวิตช์ทำงานโดยใช้รีเลย์หรือมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รอยก สเต็ปป์มอเตอร์ก็จะหมุนเหมือนกัน แต่จุดหมุนเข้าเนื่องจากรีเลย์หรือมีอวัยวะที่การเปลี่ยนแปลงของสวิตช์เข้าซึ่งจะทำให้ไม่เร็วเท่ากับความเร็วสูงสุดของสัญญาณพัลส์ที่มอเตอร์สามารถทำงานได้ (เป็นจำนวนพัลส์ต่อวินาที)



รูปที่ 4 บล็อกไดอะแกรมของวงจรขับมอเตอร์

วงจรมอเตอร์มีหลายชนิดขึ้นอยู่กับชนิดของสเต็ปป์มอเตอร์และชนิดของการทำให้เกิดสนามแม่เหล็ก ในที่นี้จะแสดงวงจรพื้นฐานที่ใช้ในการขับสเต็ปป์มอเตอร์ชนิด 4 เฟส (4 ตำแหน่ง ในหนึ่งระยะ) และความสัมพันธ์ของคุณสมบัติของสเต็ปป์มอเตอร์

ระบบการเกิดสนามแม่เหล็ก

จากคุณสมบัติพื้นฐานของสเต็ปป์มอเตอร์ คุณสมบัติทางด้านสเตตัสจะกำหนดด้วยคุณสมบัติของตัวมอเตอร์ ส่วนคุณสมบัติของทรานเซียน จะเปลี่ยนแปลงอย่างมากตามระบบการเกิดสนามแม่เหล็กระบบการขับและ โครงสร้างของวงจรที่เข้าที่ทุก

ระบบการเกิดสนามแม่เหล็กของสเต็ปป์มอเตอร์ มีอยู่ด้วยกัน 3 ระบบ คือระบบการเกิดสนามแม่เหล็กเฟสเดียว ระบบการทำให้เกิดสนามแม่เหล็ก 2 เฟส และการทำให้เกิดสนามแม่เหล็ก 1-2 เฟส ความสัมพันธ์และคุณสมบัติของระบบต่าง ๆ ดังแสดงในตารางที่ 3 และ 4

STEP	SW. 1	SW. 2
1	A	
2		C
3	B	
4		D
1	A	

1 PHASE

STEP	SW. 1	SW. 2
1	A	C
2	B	C
3	B	D
4	A	D
1	A	C

2 PHASE

STEP	SW. 1	SW. 2
1	A	C
2		C
3	B	C
4	B	
5	B	D
6		D
7	A	D
8	A	
1	A	C

1-2 PHASE

(a) ในกรณีที่ให้สนามแม่เหล็ก 1 เฟสเดียว (b) ในกรณีที่ให้สนามแม่เหล็ก 2 เฟส (c) ในกรณีที่ให้สนามแม่เหล็ก 1-2 เฟส

ตารางที่ 1 ความสัมพันธ์ระหว่างการเกิดสนามแม่เหล็กกับสวิตช์

ระบบการเกิดสนามแม่เหล็ก 1 เฟส ระบบนี้จะมีประสิทธิภาพมากแต่เนื่องจากมีคุณสมบัติของการแถมบั้งไม่ค่อยดี ดังนั้นจะใช้งานนานย่านความถี่ที่เหมาะสมได้ดีเท่านั้นในกรณีที่ให้ในช่วง Pulse rate ที่กว้าง จะต้องพิจารณาบริเวณที่จะเกิดการออสซิลเลท ซึ่งบริเวณนี้ไม่ถูกนำมาใช้งาน ตารางที่ 4 เปรียบเทียบคุณสมบัติทรานเซียนกับแบบระบบการเกิดสนามแม่เหล็ก 2 เฟส

ระบบการเกิดสนามแม่เหล็ก 2 เฟส ระบบนี้จะใช้กันอย่างกว้างขวาง เมื่อเปรียบเทียบกับแบบแรกแล้ว จะใช้อินพุตสองเท่าเปรียบเทียบกับค่าทอร์ก (Torque) มากที่สุดของมอเตอร์ 4 เฟสแล้ว จะเพิ่มขึ้นแค่ 2 เท่า แต่ค่าคุณสมบัติทางด้านแถมบั้งจะดีกว่าแบบแรก


ระบบการเกิดสนามแม่เหล็ก 1 เฟส ตามธรรมดาเป็นระบบที่ให้กระแสไหลผ่านเพียงเฟสเดียว ระบบการเกิดสนามแม่เหล็ก 2 เฟส ตามธรรมดาเป็นระบบที่ให้กระแสไหลผ่าน 2 เฟส ส่วนระบบการเกิดสนามแม่เหล็ก 1-2 เฟส จะให้กระแสไหลผ่านเฟสเดียวและ 2 เฟสสลับกันมา คุณสมบัติพิเศษของระบบนี้ก็คือ จะให้จำนวนการสลับขั้วของมอเตอร์ลดลง 1/2 ของในระบบ 1 เฟส และ 2 เฟส ด้วยเหตุนี้ จำนวนริชลูชั่นของการสลับจะเพิ่มขึ้น 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่า และ 1 เมตรของระบบ 1 เฟส กับ ระบบ 2 เฟส ที่ความถี่หนึ่ง ซึ่งทำให้การทำงานที่เกิด การออสซิลเลชันและ เกิดเสียงดัง านระบบนี้จะลดข้อเสียดังที่ เกิดขึ้นนี้ แต่ข้อเสียของระบบนี้ก็คือ ความหนาแน่นของการสลับจะไม่ค่อยดี

ลำดับขั้นการทดลอง

1. ประกอบวงจรตามรูปที่ 5 โดยกำหนดให้ 8255 PA เป็น OUTPUT PORT และ PC0, PC1 เป็น INPUT PORT กำหนดที่อยู่ PORT C0, C1 และ C2




รูปที่ 5

การทำงานของวงจร STEPPING MOTOR DRIVER

จากวงจรรูปที่ 6 แสดงภาค DRIVER ของ STEPPING MOTOR การ CONTROL ก็สามารทำได้โดย ส่งข้อมูลผ่าน IC# 74373 เข้ามา เมื่อ Q1 ได้รับ LOGIC "1" แต่ Q2-Q4 ได้รับ LOGIC "0" ก็จะทำให้ Q1 "ON" เป็นเหตุให้ STEPPING MOTOR หมุนไปหนึ่ง STEP คือ 1.8 องศา เมื่อต้องการให้มอเตอร์หมุนไปอีก หนึ่ง STEP ก็ให้ LOGIC A1 เป็น "0" , Q2="1", Q3-Q4="0" ก็ทำให้ STEPPING MOTOR สามารถหมุนไป อีก STEP ซึ่งสามารถเขียนเป็นตารางได้ดังนี้

STEP	Q1	Q2	Q3	Q4
1	1	0	0	0
2	0	1	0	0
3	0	0	1	0
4	0	0	0	1
5	1	0	0	0
6	0	1	0	0



Q1-Q4 # MJE3055, 2SD313
D1-D4 # 1N4001
R1-R4 1.5K

DRIVER CIRCUIT FOR STEPPING MOTOR 4 เฟส

จากตาราง จะเห็นว่า สถานะ LOGIC"1" จะ SHIFT ไปที่ละ BIT เมื่อเรา ต้องการให้ STEPPING MOTOR หมุนไปที่องศา เราก็สามารถกำหนดได้ โดยกำหนดจำนวน STEP (1STEP = 1.8 องศา) หรือ ถ้าต้องการให้ STEPPING MOTOR หมุนไปเรื่อย ๆ ก็สามารถทำได้ ดังตัวอย่างที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์การทดลอง

1.MPF-1B & POWER SUPPLY

2.IC 8255

3. แผงวงจร DRIVER

4.DIP SW.

5.STEPPING MOTOR


6.POWER SUPPLY + 24V

2.เขียนโปรแกรมโดยรับข้อมูลจาก DIP SW. ที่ PORT C เพื่อควบคุมการหมุนของ STEPPING MOTOR โดยให้ PC0 ควบคุมที่ STEPPING หมุนหรือไม่หมุน PC1 ควบคุมทิศทางการหมุน FORWARD, REVERSE

3.สรุปผลการทดลอง



ผลการทดลอง



<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
1800	3E 89		LD A, 89H	;INITIAL 8255 MODE 0 ;PORT A,B OUTPUT ;PORT C INPUT
1802	D3 C3		OUT (C3),A	
1804	AF		XOR A	;CLEAR OUTPUT PORT
1805	D3 C0		OUT (C0),A	
1807	DB C2	MAIN :	IN A,(C2)	;READ DATA FROM PORT C
1809	CB 47		BIT 0,A	;IF BIT 0 OF DATA IS '1' ;MOTOR START OTHERWISE ;GOTO MAIN
180B	CA 07 18		JP Z,MAIN	
180E	CB 4F		BIT 1,A	;IF BIT 1 IS '1' MOTOR FORWARD ;IF BIT 1 IS '0' MOTOR REVERSE
1810	20 0C		JR NZ,FFD	
1812	06 04		LD B,4	;LOOP FOR MOTOR RUN REVERSE
1814	3E 08		LD A,08H	
1816	D3 C0	REV:	OUT (C0),A	
1818	CB 3F		SRL A	
181A	10 FA		DJNZ REV	
181C	18 E9		JR MAIN	
181E	06 04	FFD:	LD B,4	;LOOP FOR MOTOR RUN FORWARD
1820	3E 01		LD A, 01H	
1822	D3 C0	LOOP:	OUT (C0),A	
1824	CB 27		SLA A	
1826	10 FA		DJNZ LOOP	
1828	18 DD		JR MAIN	

สรุปผลการทดลอง

กำหนดที่ 8255 ทำงานใน MODE 0 ที่ PORT A และ PORT B เป็น O/P PORT และ PORT C เป็น I/P PORT โดยที่ STEPPING MOTOR BOARD ต่ออยู่กับ PORT B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ PODRT C ต่อกับ DIP SW. เมื่อเริ่ม RUN PROGRAM CPU จะอ่าน DATA จาก DIP SW. และตรวจสอบว่า BIT 0 เป็น "1" หรือ เป็น "0" ถ้าเป็น "1" ก็จะกลับไปอ่าน DATA ใหม่ จนกว่า BIT 0 จะเป็น "0" จึงมาตรวจสอบ BIT 1 ถ้าเป็น "1" ก็จะไปทำงานใน LOOP ของการ CONNOL FORWARD ถ้าเป็น "0" ก็จะทำงานใน LOOP ของการ REVERSE การทำงานในแต่ละ LOOP ของการ FORWARD และ REVERSE นั้น จะ SHIFT PHASE ของ STEPPING MOTOR แค่ 4 PHASE เท่านั้น ก็จะจบ LOOP แล้วก็จะไปทำการอ่าน DATA จาก DIP SW. ใหม่



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองที่ 8


เรื่อง DC MOTOR

จุดประสงค์

1. เพื่อให้ นักศึกษาสามารถเขียนโปรแกรมเพื่อควบคุมการทำงานของ DC MOTOR ได้

ทฤษฎี

การควบคุม DC MOTOR ด้วยไมโครโปรเซสเซอร์ให้สามารถหมุน FORWARD, REVERSE และ STOP ได้จะสามารถควบคุมได้โดยการเพิ่มชุด DRIVE MOTOR ส่วนการควบคุมทิศทางหมุนจะควบคุมด้วย SW. ดัง Diagram ต่อไปนี้



รูปที่ 1

จะใช้ SW. เพียง 2 ตัว ก็สามารถควบคุม MOTOR ให้หมุน FORWARD, REVERSE และ STOP ได้

อุปกรณ์การทดลอง

- 1.MPF-1B & SUPPLY
- 2.ชุด DRIVER DC MOTOR
- 3.DIP SWITCH
- 4.CONNECTOR, WIRE

ลำดับขั้นการทดลอง

1.ประกอบวงจรตามรูปที่ 2 โดยการต่อ ชุด DRIVER เข้ากับ PA0 และ PA1 และต่อ DIP SW. เข้ากับ PC0 และ PC1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. เขียนโปรแกรมรับข้อมูลจาก DIP SW. เพื่อควบคุม ทิศทางการหมุนของ MOTOR ดังต่อไปนี้


PC1	PC0	
0	0	REVERSE
0	1	STOP
1	0	FORWARD
1	1	STOP

3. อธิบายการทำงานของวงจร



ผลการทดลอง

FLOW CHART



Address	Machine Code	Label	Operand	Comment
1800	3E 89		LD A,89H	;INITIAL 8255 MODE 0 PORT C-I/P
1802	D3 C3		OUT (C3),4	;PORT A,B
1804	DB C2	MAIN:	IN A, (0C2)	;READ DATA FROM SW.
1800	D3 C3		OUT (0C3),4	;OUT DATA TO CONTROL ;MOTOR
1808	18 FA		JR MAIN	;GO BACK TO GET NEW DATA

การทำงาน

กำหนดให้ 8255 ทำงานใน MODE 0 โดยใช้ PORT A และ B เป็น OUTPUT PORT PORT C เป็น INPUT PORT เมื่อเริ่ม RUN PROGRAM CPU จะอ่าน DATA จาก DIP SW. และส่ง DATA ไปยัง 8255 PORT A เพื่อส่งให้วงจร DRIVER ควบคุมทิศทางการหมุนของ DC MOTOR ตามที่กำหนดไว้ว่าโปรแกรมนี้ จะทำงานเป็น LOOP ไม่มีการจบสิ้น คือเมื่อ READ DATA จาก DIP SW. มาแล้วจะส่ง DATA ไปควบคุม MOTOR แล้วกลับมา READ DATA ใหม่เรื่อยๆ เช่นนี้เรื่อย ๆ ไป

การทดลองที่ 9

เรื่อง DOT MATRIX LED

จุดประสงค์


1. เพื่อให้นักศึกษาสามารถสร้าง CHARACTER GEN. สำหรับ DOT MATRIX LED ได้
2. เพื่อให้นักศึกษาสามารถเขียนโปรแกรมเพื่อติดต่อกับ DOT MATRIX LED ได้
3. เพื่อให้นักศึกษาสามารถออกแบบวงจรเพื่อ INTERFACE กับ DOT MATRIX LED ได้

ทฤษฎี

การสร้าง CHARACTER GEN สำหรับ DOT MATRIX LED



สำหรับการทดลองนี้ใช้ DOT MATRIX LED COMMON ANODE ขนาด 5 x 7

ตัวอย่าง CHARACTER GEN. สำหรับตัวอักษร A



โครงสร้างของ DOT MATRIX LED

จากรูปที่ 1.1 และ 1.2 เป็นโครงสร้างของ DOT MATRIX LED COMMON CATHODE และ COMMON ANODE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่อนูญาติเห็นาไบเซประเษชนทานาการคา
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์การทดลอง

- 1.MPF-1B & SUPPLY
- 2.DOT MATRIX LED
- 3.IC 74LS245
- 4.CONNECTOR

ลำดับขั้นตอนการทดลอง

- 1.ประกอบวงจรตามรูปที่ 2




FIG 2

- 2.สร้าง CHARACTER GEN. สำหรับตัวอักษร A - Z และ 0 - 9
- 3.เขียนโปรแกรม เพื่อให้ DOT MATRIX แสดงผลเป็นตัวอักษร A

ผลการทดลอง

<u>Address</u>	<u>Machine Code</u>	<u>Label</u>	<u>Operand</u>	<u>Comment</u>
1800	3E		LD A,89H	;INITIAL 8255 PORT A,B
1802	D3 C3		OUT (C3),A	;OUTPUT
1804	21 00 19	NEXT:	LD HL, 1900H	
1807	0E 01		LD C, 01	
1809	06 05		LD B, 05	
180B	7E	LOOP:	LD A,(HL)	
180C	D3 C0		OUT (C0),A	
180E	79		LD A,C	
180F	D3 C1		OUT (C1),A	
1811	CD 30 18		CALL DELAY	
1814	CB 01		RLC C	
1816	3E FF		LD A, FF	
1818	D3 C0		OUT (C0),A	
1814	3E 00		LD A, 00	
181C	D3 C1		OUT (C1),A	
181E	23		INC HL	
181F	10		DJNZ LOOP	
1821	18		JR NEXT	
1830	11 00 40	DELAY:	LD DE, 4000H	
1833	1B	DELAY1:	DEC DE	
1834	7R		LD A,D	
1835	B3		OR E	
1836	20 FB		JR NZ,DELAY1	
1838	C9		RET	
1900		TABLE		

สรุปผลการทดลอง

จากการทดลองเรื่องการ INTERFACE กับ DOT MATRIX LED จะเห็นว่าการสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

งานให้ DOT MATRIX LED แสดงผลเป็นตัวเลขหรือตัวอักษรใด จะต้องใช้ DATA ถึง 5 BYTE ในกรณีของ DOT MATRIX ขนาด 5 x 7 ซึ่งแตกต่างกับการแสดงผลด้วย LED 7 SEGMENT ซึ่งใช้ DATA เพียง 1 BYTE ในการแสดงตัวอักษร 1 ตัว แต่ข้อดีที่เหนือกว่าของ DOT MATRIX LED เพื่อเทียบกับ 7 SEGMENT คือ DOT MATRIX สามารถแสดงตัวอักษรได้ทุกตัว และมีความสวยงามกว่า

จากการทดลองนี้เราสามารถเพิ่มเติม DOT MATRIX เพื่อการแสดงตัวอักษรหรือข้อความที่มากกว่า 1 ตัวอักษรได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทดลองที่ 10

INTERFACE KEYBOARD DISPLAY

การ INTERFACE ระหว่าง KEYBOARD & DISPLAY นั้น วิธีที่ง่ายที่สุด ก็คือ ใช้วิธีการ SCAN ในวงจรที่ใช้ในการทดลองนี้ เราใช้ 8255 เป็น อินพุท เอาท์พุท ซึ่งรายละเอียดต่าง ๆ ของ 8255 เราได้กล่าวไว้ในตอนต้นของคู่มือเล่มนี้แล้วในวงจรนี้ เราได้กำหนดให้ 8255 อยู่ใน MODE 0 PORT C เป็น เอาท์พุทพุท สำหรับ SCAN SEGMENT ที่ ACTIVE HIGH "1" PORT A เป็น OUTPUT PORT สำหรับ SCAN DIGIT ที่ ACTIVE LOW "0" ส่วน PORT B เป็น INPUT PORT สำหรับการอ่านคีย์ ซึ่ง CONTROL WORD ที่ใช้มีค่าเท่ากับ 089H

การ SCAN DISPLAY

การที่จะให้ DISPLAY แสดงผลได้นั้น ก็ต้องส่งสัญญาณจาก PORT C มาทำการ SCAN SEGMENT โดยใช้ IC 74D244 เป็นทัพเพอร์ค้อระหว่าง PORT C และ SEGMENT ของ DISPLAY แต่ละตัว และแต่ละ SEGMENT ก็จะต้องร่วมกับ SEGMENT A ของ DISPLAY ตัวที่ 2,3,4,5 และ 6 ซึ่งตำแหน่ง และการค้อ SEGMENT กับ DATA ของ PORT C ดังรูป



ดังได้กล่าวมาแล้วว่า สัญญาณที่ส่งมา SCAN SEGMENT นั้น ACTIVE HIGH "1" ดังนั้น สมมุติว่า เราต้องการให้ DISPLAY แสดงเป็นตัวเลข "0" สัญญาณที่ส่งมา SCAN ก็ต้องให้ SEGMENT a,b,c,d,e และ f เป็น "1" นอกนั้นให้เป็น "0" ซึ่งจะได้ DATA เท่ากับ 3FH ตารางข้างล่างนี้จะ เป็นตารางของ DATA ซึ่งจะใช้ DISPLAY แสดงผลเป็นตัวอักษร 0 ถึง F

ตัวอักษร	DATA
0	3FH
1	06H


2	5BH
3	4FH
4	66H
5	6DH
6	7DH
7	07H
8	7FH
9	6FH
A	77H
B	7DH
C	39H
D	5FH
E	79H
F	71H

ในการเขียนโปรแกรมนี้ เราก้จะเก็บตารางนี้ไว้ในหน่วยความจำถ้าเราต้องการให้แสดงผลเป็นรูปอะไร ก็ทำได้โดยเปิดตารางหน่วยความจำ แล้วดึงเอา DATA มาใช้งานในตอนต้นได้กล่าวถึงการ SCAN SEGMENT ไปแล้ว เราก้สามารถกำหนดให้ DISPLAY ตัวใดแสดงผลก็ได้ โดยการส่งสัญญาณจาก port A มาทำการ scan digit โดยใช้ IC 74244 เป็นมัลติเพล็กซ์เช่นกัน ในวงจรมีการใช้ DISPLAY 6 DIGIT ดังนั้นเราก้ใช้ data จาก port A เพียง 6 bit เท่านั้น คือใช้ BIT 0 ถึง BIT 5 ในการ SCAN DIGIT นั้น จะแอดตีฟ LOW "0" สมมติว่า เราต้องการให้ DIGIT 3 แสดงผลเป็นเลข "5" ก็ทำได้โดยการให้ PORT C มีข้อมูลเป็น 6DH และ PORT A มีข้อมูลเป็น 1111011B (FBH)


การอ่าน KEY

ในวงจรนี้เราสามารถต่อ KEY ได้ถึง 24 KEY (6x4) แต่ที่เราใช้ในขณะนี้น้เราใช้เพียง 20 key เท่านั้น ในการตรวจสอบ key ว่า มีการกดหรือไม่นั้น ก็ทำได้โดยอาศัย data จาก port A ที่ส่งให้ Scan digit (active low) มา scan ทาง column ของ key board ทีละ column โดยเริ่มจาก column ทางขวามือก่อน แล้วอ่าน I/P เข้าไปทาง PORT B แล้วเลื่อนข้อมูลไปทางขวา 1 บิต แล้วตรวจสอบดูว่า มี carry หรือไม่ ถ้ามี carry แสดงว่าไม่มีการกดคีย์ แต่ถ้าไม่มี carry แสดงว่ามีก้การกด key ดังนั้นต้องใช้โปรแกรม ตรวจสอบว่าเป็น key ใด แล้วไปเปิดตารางในหน่วยความจำ เพื่อเอา data มาแสดงผล ซึ่งความสามารถของวงจรขึ้นอยู่กับ โปรแกรมที่ช้ด้วยซึ่งรายละเอียดต่าง ๆ ของโปรแกรม จะอธิบายให้เข้าใจอีกครั้งหนึ่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;*****
;**      PROGRAM FOR CONTROL KEY BOARD AND DISPLAY.      **
;**      PROGRAM BY CH.SAROT                               **
;*****
;*****
;
;*****
;*-WHEN EXECUTED THIS PROGRAM,DISPLAY WILL BLANK.WHEN USER *
;* PRESS ANY DEY OF KEY 0-F DISPLAY WILL SHOW SAME THE KEY- *
;* PRESSED.IF PRESS ANOTHER KEY DISPLAY BILL BLANK.      *
;*****
      ORG      1800H          ;ORIGINAL ADDRESS.
      LD       IX,BLANK     ;DISPLAY BUFFER POINT TO BLANK.
      LD       A,82H        ;INITIAL 8255 MODEO,PORTB-I/P.
      OUT      (CTRL) .A    ;PCRTA AND C ARE OUTPUT.
MAIN:  CALL    SCAN        ;CALL SUBROUTINE SCAN.
      CP      10H          ;IF KEY WAS PRESSED NOT KEY-
                                ;OF 0-F GOTO SPACE.
      JR      NC,SPACE
      CALL    DISPP
BACK:  CALL    SHIFT
      JR      MAIN
SPACE:LD      A,0H         ;SET DISPLAY BLANK.
      JR      BACK
;
CTRL EQU     0C3H          ;8255 CONTROL PORT
DIGIT EQU    0C0H          ;8255 PORT A
SEG  EQU     0C2H          ;8255 PORT C
KIN  EQU     0C1H          ;8255 PORT B
;*****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;FUNCTION SCAN: FOR SCAN KEY BOARD AND DISPLAY UNTIL AND KEY-
;WAS PRESSED.THIS SUBROUTINE SAVE KEY CODE TO REGISTER A.
;CALL SUBROUTINE SACN1
SCAN: LD      B,4          ;LOOP FOR DEBOUNCE KEY WHEN
                               ;ANY KEY IS DETECT.

SCNX: CALL    SCAN1
      JR      NC, SCAN
      DJNZ   SCNX

SCLOOP:CALL    SCAN1
      JR      C,SCLOOP

;CONVERT THE KEY-POSITION-CODE RETURN BY SCAN1 TO KEY INTERNAL
;CODE.THIS IS DONE BY IABLE LOOK-UP. THE TABLE USED IS KEYTAB.
      LD      HL,KEYTAB
      ADD    A,L
      LD      L,A
      LD      A,(HL)
      RET

;*****
;FUNCTION SCAN1: THIS FUNCTION FOR SCAN KEY AND DISPLAY ONE TIME
;IF KEY WAS DETECTED BETWEEN SCAN CARRY FLAG IS '0'. IF NOKEY-
;CARRY FLAG WILL SET '1'
;DISPLAY RIGHTMOST POINT BY IX, AND DISPLSY LEFTMOST POINT BY-
;IX = 5
;THIS FUNCTION SAVE KEY POSTION TO REGISTER A.
SCAN1:SCF          ;SET CARRY FLAG
      EXX
      EX      AF,AF:
      LD      C,OH          ;INITIAL POSITION CODE.
      LD      E,11111110B  ;SCAN FROM RIGHTMOST.
      LD      H,6          ;LOOP FOR SCAN COLUMN.

KCOL: LD      A,E

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OUT      (DIGIT),A      ;ACTIVE ONE COLUMN.
LD       A,(1X)
OUT      (SEG),A
LD       B,201
DJNZ    $                ;DELAY 1.5 ms PER DIGIT.
XOR     A
OUT      (SEG),A      ;DEACTIVE ALL DISPLAY SEGMENTS.
LD       A,E
OUT      (DIGIT),A
LD       B,4            ;EACH COLUMN HAS 4 KEYS.
IN      A,(KIN)        ;NOW BIT0-3 OF PORTB CONTAIN
                        ;THE STATUS OF 4 KEYS IN THE
                        ;ACTIVE COLUMN.
LD       D,A          ;STORE A TO D.
KROW: FF      D        ;ROTATE D 1 BIT RIGHT,BITO OF
                        ;D WILL BE ROTATE INTO CARRY.
JR      C,NOKEY       ;SKIP NEXT 2 INSTRUCTIONS IF
                        ;THE KEY IS NOT PREXXED.
                        ;THE NEXT 2 INSTRUCTIONS STROE
                        ;THE CURRENT POSITION CODE
                        ;INTO A AND RESET CARRY FLAG
                        ;OF F REGISTER.
LD       A,C          ;KEY-IN,GET KEY POSITION.
EX      AF,AF'       ;SAVE A&CARRY INTO AF'.
NOKEY: INC C          ;INCREASE KEY CODE BY 1.
DJNZ    KROW         ;LOP UNTIL 4 KEYS IN THE ACTIVE
                        ;CALUMN ARE ALL CHECKED.
INC     IX
LD       A,E
RLC     A
LD       E,A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DEC     H
JR      NA,KCOL
KD      DE,-6
ADD     IX,DE
EXX
EX      AF,AF'
RET

```

;FUNCTION DISPP:THIS FUNCTION FOR CHANGE THE KEY CODE TO
;THE DISPLAY PATTERN.

```

DISPP:LD     HL,SEGTAB
        ADD     A,L
        LD      L,A
        LD      A,(HL)

```

;FUNCTION SHIFT : FOR SHIFT THE DISPLAY PATTERN WHEN KEY IS
;DETECTED.

```

SHIFT:LD     B,6           ;LOOP FOR SHIFT DATA 6 BYTE.
LOOP: EX     AF,AF'        ;SAVE NEW CODE.
        LD      A,(IX)
        EX     AF,AF'      ;RESTORE NEW CODE, SAVE (IX)
        LD      (IX),A     ;SAVE NEW DATA TO (IX).
        EX     AF,AF'      ;SVAE (IX) INTO A.
        INC     IX
        DJNZ    LOOP
        LDD     DE,-6
        ADD     IX,DE      ;GET ORIGINAL IX

```

;

KEYTAB:

```

KO     DEFB     20H        ;NOT USED
K:     DEFB     21H        ;NOT USED

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

K2	DEFB	22H	;NOT USED
K3	DEFB	23H	;NOT USED
K4	DEFB	03H	;HEX-3
K5	DEFB	07H	;HEX-7
K6	DEFB	0BH	;HES-B
K7	DEFB	0FH	;HEX-F
K8	DEFB	02H	;HEX-2
K9	DEFB	06H	;HEX-6
KOA	DEFB	0AH	;HEX-A
KOB	DEFB	0EH	;HEX-E
KOC	DEFB	01H	;HEX-1
KOD	DEFB	05H	;HEX-5
KOE	DEFB	09H	;HEX-9
KOF	DEFB	0DH	;HEX-D
K10	DEFB	0H	;HEX-0
K11	DEFB	04H	;HEX-4
K12	DEFB	08H	;HEX-8
K13	DEFB	0CH	;HEX-4
K14	DEFB	24H	;NOT USED
K15	DEFB	25H	;NOT USED
K16	DEFB	26H	;NOT USED
K17	DEFB	27H	;NOT USED

;

SEGTAB:DEFB	3FH	; '0'
DEFB	06H	; '1'
DEFB	8BH	; '2'
DEFB	4FH	; '3'
DEFB	66H	; '4'
DEFB	6DH	; '5'
DEFB	7DH	; '6'
DEFB	07H	; '7'

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DEFB    7FH    ;'8'
DEFB    8FH    ;'9'
DEFB    77H    ;'A'
DEFB    7CH    ;'B'
DEFB    39H    ;'C'
DEFB    5EH    ;'D'
DEFB    79H    ;'E'
DEFB    71H    ;'F'

```

```

BLANK:  DEFFB  0H
        DEFB   0H
        DEFB   0H
        DEFB   0H
        DEFB   0H
        DEFB   0H
        END

```

การทำงานของโปรแกรม KEY & DISPLAY

ถ้ากำหนดให้ ทำงานใน MODE 0 PORT A และ C เป็น O/P PORT B เป็น I/P PORT โดนมท PORT A เป็น O/P สำหรับ SCAN DIGIT PORT C เป็น O/P สำหรับ SCAN SEGMENT และ PORT B เป็น I/P สำหรับอ่าน KEY CODE เมื่อเริ่ม RUN PROGRAM DISPLAY จะ BLANK ต่อเมื่อมีการกด KEY ซึ่ง KEY ที่ใช้งานอยู่ มีอยู่ KEY เป็น KEY 0-F KEY ใด KEY หนึ่งถูกกด DISPLAY ก็จะแสดงรูปแบบตาม KEY ที่ถูกกดและมีการกด KEY ใหม่เข้ามาใหม่รูปแบบของ KEY ใหม่ จะเข้ามาแทนที่รูปแบบเก่า และรูปแบบเก่าก็จะเลื่อนขึ้นไป หลัก การแสดงผลของ DISPLAY จะ เริ่มแสดงจากหลักทางขวาสุด ซึ่งการทำงานของแต่ละ FUNCTION จะกล่าวต่อไปนี้

SCAN -FUNCTION นี้จะเรียก FUNCTION SCAN1 และมี DELAY TIME สำหรับ DEBOUNC S/W FUNCTION นี้ จะทำการ SCAN KEY BOARD จนกว่าจะมีการกด KEY และ จะเอาค่ารหัสของตำแหน่ง KEY ที่กด ที่ได้มาจาก FUNCTION SCAN1 มาแปลงเป็นค่ารหัส ภายในของ KEY ที่กด แล้วเก็บไว้ใน REGISTER A.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCAN1 - เป็น FUNCTION สำหรับ SCAN KEY และ DISPLAY 1 รอบ ถ้าตรวจสอบได้ว่าการกด KEY CARRY FLAG จะเป็น "0" แต่ถ้าไม่มีการกด KEY CARRY FLAG จะเป็น "1" ถ้าหากว่ามีการกด KEY ก็จะมีค่าของตำแหน่ง KEY ที่กดไว้บน REGISTER A.

DISPP - เป็น FUNCTION ที่เปลี่ยนค่า รหัสภายใน ของ KEY ที่กด ที่เก็บไว้ใน REG.A เป็น DISPLAY PATTERN แล้วเก็บไว้ใน REG A.

SHIFT - เป็น FUNCTION สำหรับ เลื่อนตำแหน่งของการแสดงผลออกไป 1 หลัก เมื่อตรวจสอบพบว่าการกด KEY

SPACE - จะทำให้ DISPLAY PATTERN BLANK เมื่อ KEY ที่ถูกกดไม่ใช่ KEY 0-F



บทที่ 5

บทสรุป

จากการทดลองสร้างชุด INTERFACING TECHNIQUE ขึ้นมาเพื่อใช้ในการเรียนการสอนตามหลักสูตร สาขาวิชาซีพียูชั้นสูง (ปวส.) ในภาคปฏิบัติ วิชา เทคนิคการอินเทอร์เฟส ไมโครคอมพิวเตอร์ (Micro computer Interfacing techique) โดยมีงานประกอบพอจะสรุปเป็นข้อดีข้อเสียออกเป็นส่วน ๆ ดังนี้คือ

1 เกี่ยวกับระบบการ อินเทอร์เฟส

เนื่องจากเป็นระบบพื้นฐานในการ INTERFACING กับ SINGLE BOARD MPF I-B จึงออกแบบให้แผ่น P.C.B มีขนาดเล็กสามารถบรรจุลงในฝาของกระเป๋าดังข้างของ MPF-I ได้พอดี ผลที่ได้รับหลังการทดลองสร้างขึ้นมาใช้งานปรากฏผลดังนี้

1.1 ได้ทำการทดลองสอบตามใบงานทั้ง 10 หัวข้อดังนี้


- BASIC INPUT/OUTPUT PORT
- การใช้งาน 8255 เป็น INPUT/OUTPUT PORT
- SEVEN SEGMENT LED INTERFACING
- Z-80 INTERRUPT
- STEPPING MOTOR & DC MOTOR
- DOT MATRIX
- KEY BOARD AND DISPLAY

ผลการทดลองเป็นที่น่าพอใจ สามารถนำมาใช้ประกอบการเรียนการสอนได้

2 เกี่ยวกับอุปกรณ์ DRIVER พวก MOTOR ยังคงต้องใช้ PROTO BOARD ภายนอกมาต่อวงจรเพิ่มเติม ซึ่งยังเป็นข้อเสียของระบบอยู่ควรมีการพัฒนาต่อไป

3 เกี่ยวกับขนาดถูกบังคับอยู่ อุปกรณ์ DOT MATRIX , SEVEN SEGMENT มีจำนวนน้อยหลักไปควรเพิ่มเติมให้มากกว่านี้ จะเห็นการแสดงผลหลังจากการ RUN PROGRAM ได้ชัดเจนขึ้น

4 จากชุด INTERFACE ที่สร้างขึ้นยังขาดการ INTERFACE แบบต่าง ๆ อีกเช่น การตรวจสอบสัญญาณซึ่งกันและกัน (HAND SHAKING) การเชื่อมต่อแบบอันดับ (SERIAL TRANSMISSION) และการนับกับการเป็นฐานเวลา (COUNTER/TIMER) ซึ่งจะต้องพัฒนาต่อไปให้สมบูรณ์ครอบคลุมเนื้อหาตามที่กล่าวทั้งหมดตามโอกาสต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5400/7400 Quadruple 2-Input Positive-NAND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL									
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package							
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF						
T.I.	SN54300	J	D	N	W	SN54100	J	D	N	W	SN54LS00	J	D	N	W	SN5400	J	D	N	W	SN54L00	J	D	N	W	
FAIRCHILD	FM54300/FM5300	D	J	N	W	FM54100/FM5100	D	J	N	W	FM54LS00/FM5300	D	J	N	W	FM5400	D	J	N	W	FM54L00	D	J	N	W	
MOTOROLA	MC3100	L	D	N	W	MC3000	L	D	N	W	MC1400	L	D	N	W	MC1400	L	D	N	W	MC1400	L	D	N	W	
N.S.C.	DM74300	J	D	N	W	DM74100	J	D	N	W	DM74LS00	J	D	N	W	DM7400	J	D	N	W	DM74L00	J	D	N	W	
PHILIPS	N74300	J	D	N	W	0JH131/74100	J	D	N	W	N74LS00	J	D	N	W	FJH131/7400	J	D	N	W						
SIGNETICS	NS4500	F	D	N	W	SS4400	F	D	N	W	N74LS00	A	J	D	N	W	NS400	F	D	N	W	NS400	F	D	N	W
SIEMENS																										
FUJITSU						MB401	D	N	W	74LS00	M	J	D	N	W	MB400	D	N	W							
HITACHI	HD74300	J	D	N	W					HD74LS00	P	D	N	W	HD7400/HD7503	O	P	D	N	W						
mitsubishi	M55000	P	D	N	W					M74LS00	P	D	N	W	M53000	P	D	N	W							
NEC	μPB7300	O	D	N	W					74LS00	O	D	N	W	μPB701	O	D	N	W							
TOSHIBA																										

Electrical Characteristics SN54LS00/SN74LS00

absolute maximum ratings over operating free-air temperature range



Supply voltage V _{CC}	TV	Operating power temperature range	SN54LS00	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN54LS00	PC to 175°C
Maximum voltage	1.5V	Operating power temperature range	SN54LS00	-55°C to 125°C

recommended operating conditions

	SN54LS00			SN74LS00			UNIT
	MIN	NOV	MAX	MIN	NOV	MAX	
Supply voltage V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current I _{OH}	-48			-48			mA
Low-level output current I _{OL}	0		8	0		8	mA
Operating power dissipation P _D	10		10	10		10	mW

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage		0.8		V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IL} = V _{IH} max, I _{OH} = MAX	2.7	3.0	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OL} = 4mA	0.2	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 2V		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA
I _{OS}	Short-circuit output current*	V _{CC} = MAX, 54LS Family	-20	-100	mA
		74LS Family	-18	-100	mA
I _{CC} H	Supply current	V _{CC} = MAX, Total outputs high	2	8	mA
I _{CC} L	Supply current	V _{CC} = MAX, Total outputs low	12	22	mA
I _{CC}	Supply current	V _{CC} = 5V, Average per gate (50% duty cycle)	8.4		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 80Ω	9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output		10	15	ns



† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
T.I.	SN54LS138	JQ		WD					SN54LS138	JQ		WD									
	SN74LS138	JQ		WD					SN74LS138	JQ		WD									
FAIRCHILD																					
	PC148138/PC148138	ND							PC148138/PC148138	ND		FD									
MOTOROLA																					
									SN74LS138	PD											
N.S.C.									DM74LS138	PD											
	DM74LS138								DM74LS138												
PHILIPS																					
	N74LS138								N74LS138												
SIGNETICS																					
	SM54S138	F11B111		W11																	
	N74S138	F11B111		W11					N74LS138	A/D											
SIEMENS																					
FUJITSU									74LS138	M/D											
HTACHI																					
									HD74LS138	PD											
MITSUBISHI																					
	M74S138								M74LS138	PD											
NEC																					
									74LS138	CD											
TOSHIBA																					

Electrical Characteristics SN54LS138/SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS138	-55°C to 125°C
Input voltage	7V	SN74LS138	0°C to 70°C	
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS138			SN74LS138			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	mA
Low-level output current, I _{OL}			4			4	mA
Operating free-air temperature, T _A	-55	125	0	-65	70	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18mA	1.5		V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.8V, I _{OH} = 400μA	2.5	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.8V, I _{OL} = 8mA	0.35	0.5	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V	0.1		μA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 7.7V	20		μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.8V	0.8		mA	
I _{OS}	Short-circuit output current	V _{CC} = MAX	-20	-100	mA	
I _{CC}	Supply current	V _{CC} = MAX, Outputs enabled and open	0.3	18	mA	
t _{PLH}	from Binary select to Any output	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 2kΩ	2	13	20	
t _{PHL}			27	41	no	
t _{PLH}			3	18	27	no
t _{PHL}	from Enable to Any output	Levels of delay	2	12	18	no
t _{PLH}			21	32	no	
t _{PHL}			3	17	26	no

Pin Assignment (Top View)




positive logic:
see function table

Function Table

ENABLE		SELECT			OUTPUTS							
G1	G2	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	L	H	H	H	H	H
H	L	H	L	L	H	H	H	L	H	H	H	H
H	L	H	L	H	H	H	H	L	H	H	H	H
H	L	H	H	L	H	H	H	H	L	H	H	H
H	L	H	H	H	H	H	H	H	L	H	H	H

G2 = 02A + 02B
H = high level, L = low level, X = irrelevant

Functional Block Diagram



'5138'LS138 DECODER/DEMULTIPLIXER

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

④ Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second.

t_{PLH} = propagation delay time, low-to-high-level output

t_{PHL} = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373 / 74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
ROCHILD																					
TOROLA																					
C.																					
LIPS																					
NETICS																					
MENS																					
ITSU																					
ACH																					
SUBISH																					
HIBA																					

Electrical Characteristics SN54LS373/SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Output voltage	TV	Storage temperature range	SN74LS	-55°C to 75°C
				-55°C to 150°C

recommended operating conditions

	SN54LS373			SN74LS373			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
Level output current, I _{OH}			-1			-2.0	mA
Level output voltage, V _{OH}			0.5			0.5	V
Enable time, t _{EN}	0		10			10	ns
Setup time, t _{SETUP}	0		0			0	ns
Hold time, t _{HELD}	10		10			10	ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)



PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
High-level input voltage		2			V	
Low-level input voltage				0.8	V	
Input clamp voltage	V _{CC} = MIN, I _I = -15mA			-1.5	V	
High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OH} = MAX	2.4	3.1		V	
Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OL} = 24mA	0.36	0.5		V	
Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 2.7V			20	µA	
Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 0.5V			-20	µA	
Input current at maximum input voltage	V _{CC} = MAX, V _I = 2V			0.1	mA	
High-level input current	V _{CC} = MAX, V _I = 2.7V			20	µA	
Low-level input current	V _{CC} = MAX, V _I = 0.5V			-2.4	mA	
Short-circuit output current	V _{CC} = MAX			-20	-130	mA
Supply current	V _{CC} = MAX, Output control at 1.5V	LS373	34	48	mA	

switching characteristics, V_{CC} = 5V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH}	Data	Any 0	C _L = 50pF, R _L = 60Ω, See Notes 2 and 3	12	16		nHz
t _{PHL}	Output Control	Any 0		12	16		ns
t _{PLH}	Output Control	Any 0	C _L = 50pF, R _L = 60Ω, See Note 3	20	20		ns
t _{PHL}	Output Control	Any 0		15	20		ns
t _{PLH}	Output Control	Any 0	C _L = 50pF, R _L = 60Ω, See Note 3	20	20		ns
t _{PHL}	Output Control	Any 0		12	20		ns

Conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 Typical values are at V_{CC} = 5V, T_A = 25°C.
 Where more than one output should be shorted at a time and duration of the short circuit should be noted as indicated.

Pin Assignments (Top View)



NOTES: 1. Maximum clock frequency is tested with all outputs loaded.
 2. See load circuits and waveforms on page 8-11.
 t_{max} = maximum clock frequency
 t_{PLH} = propagation delay time, low-to-high-level output
 t_{PHL} = propagation delay time, high-to-low-level output
 t_{PLH} = output enable time to high level
 t_{PHL} = output enable time to low level
 t_{PLZ} = output disable time from high level
 t_{PHZ} = output disable time from low level
 t_{PLZ} = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานใน
 ไม่ว่ากรณีใดๆก็ตาม อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำเข้าไปใช้



8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 8 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram

Figure 2. Pin Configuration

8255A FUNCTIONAL DESCRIPTION

General

The 8255A is a programmable peripheral interface (PPI) device designed for use in Intel[®] microcomputer systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state bidirectional 8-bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control buses and in turn, issues commands to both of the Control Groups.

(CS)

Chip Select. A "low" on this input pin enables the communication between the 8255A and the CPU.

(RD)

Read. A "low" on this input pin enables the 8255A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 8255A.

(WR)

Write. A "low" on this input pin enables the CPU to write data or control words into the 8255A.

(A₀ and A₁)

Port Select 0 and Port Select 1. These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word registers. They are normally connected to the least significant bits of the address bus (A₀ and A₁).

8255A BASIC OPERATION

A ₁	A ₀	RD	WR	CS	INPUT OPERATION (READ)
0	0	0	1	0	PORT A - DATA BUS
0	1	0	1	0	PORT B - DATA BUS
1	0	0	1	0	PORT C - DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS - PORT A
0	1	1	0	0	DATA BUS - PORT B
1	0	1	0	0	DATA BUS - PORT C
1	1	1	0	0	DATA BUS - CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS - 3-STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS - 3-STATE




Figure 3. 8255A Block Diagram Showing Data Bus Buffer and Read/Write Control Logic Functions



8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram




Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255A FUNCTIONAL DESCRIPTION

General

The 8255A is a programmable peripheral interface (PPI) device designed for use in Intel[®] microcomputer systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state bidirectional 8-bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

(\overline{CS})

Chip Select. A "low" on this input pin enables the communication between the 8255A and the CPU.




Figure 3. 8255A Block Diagram Showing Data Bus Buffer and Read/Write Control Logic Functions

(RD)

Read. A "low" on this input pin enables the 8255A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 8255A.

(WR)

Write. A "low" on this input pin enables the CPU to write data or control words into the 8255A.

(A_0 and A_1)

Port Select 0 and Port Select 1. These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word registers. They are normally connected to the least significant bits of the address bus (A_0 and A_1).

8255A BASIC OPERATION

A_1	A_0	RD	WR	CS	INPUT OPERATION (READ)
0	0	0	1	0	PORT A - DATA BUS
0	1	0	1	0	PORT B - DATA BUS
1	0	0	1	0	PORT C - DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS - PORT A
0	1	1	0	0	DATA BUS - PORT B
1	0	1	0	0	DATA BUS - PORT C
1	1	1	0	0	DATA BUS - CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS - 3-STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS - 3-STATE

(RESET)

Reset. A "high" on this input clears the control register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software. In essence, the CPU "outputs" a control word to the 8255A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A - Port A and Port C upper (C7-C4)

Control Group B - Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C

The 8255A contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255A.

Port A. One 8-bit data output latch/buffer and one 8-bit data input latch.

Port B. One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C. One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with ports A and B.





Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions

PIN CONFIGURATION



PIN NAMES

Pin	Function
PA ₀ -PA ₇	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
AD ₀ -AD ₁	PORT ADDRESS
PA ₀ -PA ₇	PORT A (8BIT)
PB ₀ -PB ₇	PORT B (8BIT)
PC ₀ -PC ₇	PORT C (8BIT)
VCC	+5 VOLTS
GND	0 VOLTS

8255A OPERATIONAL DESCRIPTION

Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 Basic Input/Output
- Mode 1 Strobed Input/Output
- Mode 2 Bi-Directional Bus

When the reset input goes "high" all ports will be set to the input mode (i.e., all 24 lines will be in the high impedance state). After the reset is removed the 8255A can remain in the input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single output instruction. This allows a single 8255A to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance, Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.




Figure 5. Basic Mode Definitions and Bus Interface




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255A has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTPUT instruction. This feature reduces software requirements in Control-based applications.




Figure 7. Bit Set/Reset Format

When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

Interrupt Control Functions

When the 8255A is programmed to operate in mode 1 or mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the bit set/reset function of port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without affecting any other device in the interrupt structure.

INTE flip-flop definition:

- (BIT SET) - INTE is SET - Interrupt enable
- (BIT-RESET) - INTE is RESET - Interrupt disable


Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

Operating Modes


MODE 0 (Basic Input/Output). This functional configuration provides simple input and output operations for each of the three ports. No "handshaking" is required, data is simply written to or read from a specified port.

Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.



MODE 0 (Basic Input)





MODE 0 (Basic Output)

MODE 0 Port Definition


A		B		GROUP A			GROUP B	
D ₄	D ₃	D ₁	D ₀	PORT A	PORT C (UPPER)	#	PORT B	PORT C (LOWER)
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT

MODE 0 Configurations



CONTROL WORD #0





CONTROL WORD #1



















CONTROL WORD #2











CONTROL WORD #3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Operating Modes

MODE 1 (Strobed Input/Output). This functional configuration provides a means for transferring I/O data to or from a specified port in conjunction with strobes or "handshaking" signals. In mode 1, port A and Port B use the lines on port C to generate or accept these "handshaking" signals.

Mode 1 Basic Functional Definitions:

- Two Groups (Group A and Group B)
- Each group contains one 8-bit data port and one 4-bit control/data port.
- The 8-bit data port can be either input or output. Both inputs and outputs are latched.
- The 4-bit port is used for control and status of the 8-bit data port.

Input Control Signal Definition

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full F/F)

A "high" on this output indicates that the data has been loaded into the input latch; in essence, an acknowledgement. IBF is set by STB input being low and is reset by the rising edge of the RD input.

INTR (Interrupt Request)

A "high" on this output can be used to interrupt the CPU when an input device is requesting service. INTR is set by the STB is a "one", IBF is a "one" and INTE is a "one". It is reset by the falling edge of RD. This procedure allows an input device to request service from the CPU by simply strobing its data into the port.

INTE A

Controlled by bit set/reset of PC₄.

INTE B

Controlled by bit set/reset of PC₇.




Figure 8. MODE 1 Input




Figure 9. MODE 1 (Strobed Input)

Output Control Signal Definition

OBF (Output Buffer Full F/F). The OBF output will go "low" to indicate that the CPU has written data out to the specified port. The OBF F/F will be set by the rising edge of the WR input and reset by ACK input being low.

ACK (Acknowledge Input). A "low" on this input informs the 8255A that the data from port A or port B has been accepted. In essence, a response from the peripheral device indicating that it has received the data output by the CPU.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one", OBF is a "one", and INTE is a "one". It is reset by the falling edge of WR.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one", OBF is a "one", and INTE is a "one". It is reset by the falling edge of WR.

INTE A

Controlled by bit set/reset of PC_k

INTE B

Controlled by bit set/reset of PC₇




Figure 10. MODE 1 Output




Figure 11. Mode 1 (Strobed Output)

Combinations of MODE 1

Port A and Port B can be individually defined as input or output in Mode 1 to support a wide variety of strobed I/O applications.




Figure 12. Combinations of MODE 1

Operating Modes

MODE 2 (Strobed Bidirectional Bus I/O). This functional configuration provides a means for communicating with a peripheral device or structure on a single 8-bit bus for both transmitting and receiving data (bidirectional bus I/O). "Handshaking" signals are provided to maintain proper bus flow discipline in a similar manner to MODE 1. Interrupt generation and enable/disable functions are also available.

MODE 2 Basic Functional Definitions:

- Used in Group A only.
- One 8-bit, bi-directional bus Port (Port A) and a 5-bit control Port (Port C).
- Both inputs and outputs are latched.
- The 5-bit control port (Port C) is used for control and status for the 8-bit, bi-directional bus port (Port A).

Bidirectional Bus I/O Control Signal Definition

INTR (Interrupt Request). A high on this output can be used to interrupt the CPU for both input or output operations.

Output Operations

OBF (Output Buffer Full). The OBF output will go "low" to indicate that the CPU has written data out to port A.

ACK (Acknowledge). A "low" on this input enables the tri-state output buffer of port A to send out the data. Otherwise, the output buffer will be in the high impedance state.

INTE 1 (The INTE Flip-Flop Associated with OBF). Controlled by bit set/reset of PC₆.

Input Operations

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full/FIF). A "high" on this output indicates that data has been loaded into the input latch.

INTE 2 (The INTE Flip-Flop Associated with IBF). Controlled by bit set/reset of PC₄.




Figure 13. MODE Control Word




Figure 14. MODE 2




Figure 15. MODE 2 (Bidirectional)

NOTE Any sequence where \overline{WA} occurs before \overline{ACK} and \overline{STB} occurs before \overline{RD} is permissible.
 ((INTR • IBF • MASK • \overline{STB} • RD • OBF • MASK • ACK • \overline{WA})

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mode Definition Summary

	MODE 0		MODE 1		MODE 2	
	IN	OUT	IN	OUT	GROUP A ONLY	
PA ₀	IN	OUT	IN	OUT	←→	
PA ₁	IN	OUT	IN	OUT	←→	
PA ₂	IN	OUT	IN	OUT	←→	
PA ₃	IN	OUT	IN	OUT	←→	
PA ₄	IN	OUT	IN	OUT	←→	
PA ₅	IN	OUT	IN	OUT	←→	
PA ₆	IN	OUT	IN	OUT	←→	
PA ₇	IN	OUT	IN	OUT	←→	
PB ₀	IN	OUT	IN	OUT	—	
PB ₁	IN	OUT	IN	OUT	—	
PB ₂	IN	OUT	IN	OUT	—	
PB ₃	IN	OUT	IN	OUT	—	
PB ₄	IN	OUT	IN	OUT	—	
PB ₅	IN	OUT	IN	OUT	—	
PB ₆	IN	OUT	IN	OUT	—	
PB ₇	IN	OUT	IN	OUT	—	
PC ₀	IN	OUT	INTR _B	INTR _B	I/O	
PC ₁	IN	OUT	IBF _B	ÖBF _B	I/O	
PC ₂	IN	OUT	STB _B	ACK _B	I/O	
PC ₃	IN	OUT	INTR _A	INTR _A	INTR _A	
PC ₄	IN	OUT	STB _A	I/O	STB _A	
PC ₅	IN	OUT	IBF _A	I/O	IBF _A	
PC ₆	IN	OUT	I/O	ACK _A	ACK _A	
PC ₇	IN	OUT	I/O	ÖBF _A	ÖBF _A	

MODE 0 OR MODE 1 ONLY

Special Mode Combination Considerations

There are several combinations of modes when not all of the bits in Port C are used for control or status. The remaining bits can be used as follows:

If Programmed as Inputs -

All input lines can be accessed during a normal Port C read.

If Programmed as Outputs -

Bits in C upper (PC₇-PC₄) must be individually accessed using the bit set/reset function.

Bits in C lower (PC₃-PC₀) can be accessed using the bit set/reset function or accessed as a threesome by writing into Port C.

Source Current Capability on Port B and Port C

Any set of eight output buffers, selected randomly from Ports B and C can source 1mA at 1.5 volts. This feature allows the 8255 to directly drive Darlington type drivers and high-voltage displays that require such source current.

Reading Port C Status

In Mode 0, Port C transfers data to or from the peripheral device. When the 8255 is programmed to function in Modes 1 or 2, Port C generates or accepts "hand-shaking" signals with the peripheral device. Reading the contents of Port C

allows the programmer to test or verify the "status" of each peripheral device and change the program flow accordingly.

There is no special instruction to read the status information from Port C. A normal read operation of Port C is executed to perform this function.




Figure 17. MODE 1 Status Word Format




Figure 18. MODE 2 Status Word Format

APPLICATIONS OF THE 8255A

The 8255A is a very powerful tool for interfacing peripheral equipment to the microcomputer system. It represents the optimum use of available pins and is flexible enough to interface almost any I/O device without the need for additional external logic.

Each peripheral device in a microcomputer system usually has a "service routine" associated with it. The routine manages the software interface between the device and the CPU. The functional definition of the 8255A is programmed by the I/O service routine and becomes an extension of the system software. By examining the I/O devices interface characteristics for both data transfer and timing, and matching this information to the examples and tables in the detailed operational description, a control word can easily be developed to initialize the 8255A to exactly "fit" the application. Figures 19 through 25 present a few examples of typical applications of the 8255A.




Figure 19. Printer Interface




Figure 20. Keyboard and Display Interface




Figure 21. Keyboard and Terminal Address Interface




Figure 22. Digital to Analog, Analog to Digital




Figure 23. Basic Floppy Disk Interface




Figure 24. Basic CRT Controller Interface




Figure 25. Machine Tool Controller Interface

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0°C to 70°C
 Storage Temperature -65°C to +150°C
 Voltage on Any Pin
 With Respect to Ground -0.5V to +7V
 Power Dissipation 1 Watt

**NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

D.C. CHARACTERISTICS (TA = 0°C to 70°C, VCC = +5V ± 10%, GND = 0V)*

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
VIL	Input Low Voltage	-0.5	0.8	V	
VIH	Input High Voltage	2.0	VCC	V	
VOL (DB)	Output Low Voltage (Data Bus)		0.45*	V	IOL = 2.5mA
VOL (PER)	Output Low Voltage (Peripheral Port)		0.45*	V	IOL = 1.7mA
VOH (DB)	Output High Voltage (Data Bus)	2.4		V	IOH = -400µA
VOH (PER)	Output High Voltage (Peripheral Port)	2.4		V	IOH = -200µA
IDAR(1)	Darlington Drive Current	-1.0	-4.0	mA	REXT = 750Ω; VEXT = 1.5V
ICC	Power Supply Current		120	mA	
IL	Input Load Current		±10	µA	VIN = VCC to 0V
IOL	Output Float Leakage		±10	µA	VOUT = VCC to .45V

NOTE:
 1. Available on any 8 pins from Port B and C.

CAPACITANCE (TA = 25°C, VCC = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
CIN	Input Capacitance			10	pF	Ic = 1MHz
CIO	I/O Capacitance			20	pF	Unmeasured pins returned to GND

A.C. CHARACTERISTICS (TA = 0°C to 70°C, VCC = +5V ± 10%, GND = 0V)*

Bus Parameters
 READ

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
tAR	Address Stable Before READ	0		0		ns
tRA	Address Stable After READ	0		0		ns
tRR	READ Pulse Width	300		300		ns
tRD	Data Valid From READ(1)		250		200	ns
tDF	Data Float After READ	10	150	10	100	ns
tRV	Time Between READs and/or WRITEs	850		850		ns



8255A/8255A-5

A.C. CHARACTERISTICS (Continued)
WRITE


Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
tAW	Address Stable Before WRITE	0		0		ns
tWA	Address Stable After WRITE	20		20		ns
tWW	WRITE Pulse Width	400		300		ns
tDW	Data Valid to WRITE (T.E.)	100		100		ns
tWD	Data Valid After WRITE	30		30		ns

OTHER TIMINGS


Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
tWB	WR = 1 to Output ¹		350		350	ns
tBR	Peripheral Data Before RD	0		0		ns
tBR	Peripheral Data After RD	0		0		ns
tAK	ACK Pulse Width	300		300		ns
tST	STB Pulse Width	500		500		ns
tPS	Per. Data Before T.E. of STB	0		0		ns
tPH	Per. Data After T.E. of STB	180		180		ns
tAD	ACK = 0 to Output ¹		300		300	ns
tKD	ACK = 1 to Output Float	20	250	20	250	ns
tWOB	WR = 1 to OBF = 0 ¹		650		650	ns
tAOB	ACK = 0 to OBF = 1 ¹		350		350	ns
tSIB	STB = 0 to IBF = 1 ¹		300		300	ns
tRIB	RD = 1 to IBF = 0 ¹		300		300	ns
tRIT	RD = 0 to INTR = 0 ¹		400		400	ns
tSIT	STB = 1 to INTR = 1 ¹		300		300	ns
tAIT	ACK = 1 to INTR = 1 ¹		350		350	ns
tWIT	WR = 0 to INTR = 0 ^{1,3}		450		450	ns

- NOTES:
 1. Test Conditions: $C_L = 150$ pF.
 2. Period of Reset pulse must be at least 50 μ s during or after power on. Subsequent Reset pulse can be 500 ns min.
 3. INTR¹ may occur as early as WR¹.
 * For Extended Temperature EXPRESS, use M8255A electrical parameters.

A.C. TESTING INPUT, OUTPUT WAVEFORM





A.C. TESTING LOAD CIRCUIT





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




WAVEFORMS



WAVEFORMS (Continued)



WAVEFORMS (Continued)



Z8400 Z80[®] CPU Central Processing Unit

log

Product Specification

April 1985

FEATURES

The instruction set contains 158 instructions. The 78 instructions of the 8080A are included as a subset; 8080A software compatibility is maintained.

1.8 MHz, 6 MHz, 4 MHz, and 2.5 MHz clocks for the Z80, Z80B, Z80A, and Z80 CPU result in rapid instruction execution, with consequent high data throughput.


The extensive instruction set includes string, bit, byte, and word operations. Block searches and block transfers, together with indexed and relative addressing, are available. It has the most powerful data handling capabilities in the microcomputer industry.

Z80 microprocessors and associated family of peripheral controllers are linked by a vectored interrupt

system. This system may be daisy-chained to allow implementation of a priority interrupt scheme. Little, if any, additional logic is required for daisy-chaining.

- Duplicate sets of both general-purpose and flag registers are provided, easing the design and operation of system software through single-context switching, background-foreground programming, and single-level interrupt processing. In addition, two 18-bit index registers facilitate program processing of tables and arrays.
- There are three modes of high speed interrupt processing: 8080 similar, non-Z80 peripheral device, and Z80 Family peripheral with or without daisy chain.
- On-chip dynamic memory refresh counter.

Z80 CPU



INSTRUCTION SET

The Z80 microprocessor has one of the most powerful and versatile instruction sets available in any 8-bit microprocessor. It includes such unique operations as a block move for fast, efficient data transfers within memory, or between memory and I/O. It also allows operations on any bit in any location in memory.

The following is a summary of the Z80 instruction set which shows the assembly language mnemonic, the operation, the flag status, and gives comments on each instruction. For an explanation of flag notations and symbols for mnemonic tables, see the Symbolic Notations section which follows these tables. The Z80 CPU Technical Manual (03-0029-01), the Programmer's Reference Guide (03-0012-03), and Assembly Language Programming Manual (03-0002-01) contain significantly more details for programming use.

The instructions are divided into the following categories:

- 8-bit loads
- 16-bit loads
- Exchanges, block transfers, and searches
- 8-bit arithmetic and logic operations
- General-purpose arithmetic and CPU control
- 16-bit arithmetic operations

- Rotates and shifts
- Bit set, reset, and test operations
- Jumps
- Calls, returns, and restarts
- Input and output operations

A variety of addressing modes are implemented to permit efficient and fast data transfer between various registers, memory locations, and input/output devices. These addressing modes include:

- Immediate
- Immediate extended
- Modified page zero
- Relative
- Extended
- Indexed
- Register
- Register indirect
- Implied
- Bit

8-BIT LOAD GROUP

Mnemonic	Symbolic Operation	Flags				Opcodes				No. of Bytes	No. of M Cycles	No. of T States	Comments				
		S	Z	H	P/V/N/C	76	543	210	Hex								
LD r, r'	r ← r'	.	.	X	.	X	.	.	.	01	r	r'	1	1	4	r, r' Reg.	
LD r, n	r ← n	.	.	X	.	X	.	.	.	00	r	110	2	2	7	000 B	
											-n-					001 C	
LD r, (HL)	r ← (HL)	.	.	X	.	X	.	.	.	01	r	110	1	2	7	010 D	
LD r, (IX+d)	r ← (IX+d)	.	.	X	.	X	.	.	.	11	011	101	DD	3	5	19	011 E
											01	r	110				100 H
											-d-						101 L
LD r, (IY+d)	r ← (IY+d)	.	.	X	.	X	.	.	.	11	111	101	FD	3	5	19	111 A
											01	r	110				
											-d-						
LD (HL), r	(HL) ← r	.	.	X	.	X	.	.	.	01	110	r	1	2	7		
LD (IX+d), r	(IX+d) ← r	.	.	X	.	X	.	.	.	11	011	101	DD	3	5	19	
											01	110	r				
											-d-						
LD (IY+d), r	(IY+d) ← r	.	.	X	.	X	.	.	.	11	111	101	FD	3	5	19	
											01	110	r				
											-d-						
LD (HL), n	(HL) ← n	.	.	X	.	X	.	.	.	00	110	110	36	2	3	10	
											-n-						
LD (IX+d), n	(IX+d) ← n	.	.	X	.	X	.	.	.	11	011	101	DD	4	5	19	
											00	110	110	36			
											-d-						
											-n-						

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8-BIT LOAD GROUP (Continued)

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	78	843	210					Hex	
LD (Y+d), n	(Y+d) ← n	•	•	X	•	X	•	•	•	11	111	101	FD	4	5	18
										00	110	110	36			
										← d →						
										← n →						
LD A, (BC)	A ← (BC)	•	•	X	•	X	•	•	•	00	001	010	0A	1	2	7
LD A, (DE)	A ← (DE)	•	•	X	•	X	•	•	•	00	011	010	1A	1	2	7
LD A, (nn)	A ← (nn)	•	•	X	•	X	•	•	•	00	111	010	3A	3	4	13
				← n →												
LD (BC), A	(BC) ← A	•	•	X	•	X	•	•	•	00	000	010	02	1	2	7
LD (DE), A	(DE) ← A	•	•	X	•	X	•	•	•	00	010	010	12	1	2	7
LD (nn), A	(nn) ← A	•	•	X	•	X	•	•	•	00	110	010	32	3	4	13
				← n →												
LDI	A ← I	†	†	X	0	X	IFF	0	•	11	101	101	ED	2	2	9
												01 010 111 57				
LDR	A ← R	†	†	X	0	X	IFF	0	•	11	101	101	ED	2	2	9
												01 011 111 5F				
LDA	I ← A	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	9
												01 000 111 47				
ORA	R ← A	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	9
												01 001 111 4F				

NOTE: IFF, the content of the interrupt enable flip-flop, (IFF₂), is copied into the P/V flag.

6-BIT LOAD GROUP

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	78	843	210					Hex	
DD, nn	dd ← nn	•	•	X	•	X	•	•	•	00	dd0	001		3	3	10
										← n →						
										← n →						
DIX, nn	IX ← nn	•	•	X	•	X	•	•	•	11	011	101	DD	4	4	14
										00	100	001	21			
										← n →						
										← n →						
DIY, nn	IY ← nn	•	•	X	•	X	•	•	•	11	111	101	FD	4	4	14
										00	100	001	21			
										← n →						
										← n →						
DHL, (nn)	H ← (nn+1) L ← (nn)	•	•	X	•	X	•	•	•	00	101	010	2A	3	5	16
										← n →						
										← n →						
DD, (nn)	dd _H ← (nn+1) dd _L ← (nn)	•	•	X	•	X	•	•	•	11	101	101	ED	4	6	20
										01	dd1	011				
										← n →						
										← n →						

NOTE: (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively, e.g., BC_L = C, AF_H = A

1280 CPU

16-BIT LOAD GROUP (Continued)

Mnemonic	Symbolic Operation	S	Z	Flags				Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
				H	P/V	N	C	78	843	210	Hex							
LD IX, (nn)	IX _H ← (nn + 1)	•	•	X	•	X	•	•	•	11	011	101	DD	4	6	20		
	IX _L ← (nn)									00	101	010	2A					
LD IY, (nn)	IY _H ← (nn + 1)	•	•	X	•	X	•	•	•	11	111	101	FD	4	6	20		
	IY _L ← (nn)									00	101	010	2A					
LD (nn), HL	(nn + 1) ← H	•	•	X	•	X	•	•	•	00	100	010	22	3	5	16		
	(nn) ← L																	
LD (nn), dd	(nn + 1) ← dd _H	•	•	X	•	X	•	•	•	11	101	101	ED	4	6	20		
	(nn) ← dd _L									01	dd0	011						
LD (nn), IX	(nn + 1) ← IX _H	•	•	X	•	X	•	•	•	11	011	101	DD	4	6	20		
	(nn) ← IX _L									00	100	010	22					
LD (nn), IY	(nn + 1) ← IY _H	•	•	X	•	X	•	•	•	11	111	101	FD	4	6	20		
	(nn) ← IY _L									00	100	010	22					
LD SP, HL	SP ← HL	•	•	X	•	X	•	•	•	11	111	001	F9	1	1	8		
LD SP, IX	SP ← IX	•	•	X	•	X	•	•	•	11	011	101	DD	2	2	10		
										11	111	001	F9					
LD SP, IY	SP ← IY	•	•	X	•	X	•	•	•	11	111	101	FD	2	2	10		
										11	111	001	F9					
PUSH qq	(SP - 2) ← qq _L	•	•	X	•	X	•	•	•	11	qq0	101		1	3	11	qq	Pair
	(SP - 1) ← qq _H																00	BC
	SP ← SP - 2																01	DE
PUSH IX	(SP - 2) ← IX _L	•	•	X	•	X	•	•	•	11	011	101	DD	2	4	15	10	HL
	(SP - 1) ← IX _H									11	100	101	E5				11	AF
	SP ← SP - 2																	
PUSH IY	(SP - 2) ← IY _L	•	•	X	•	X	•	•	•	11	111	101	FD	2	4	15		
	(SP - 1) ← IY _H									11	100	101	E5					
	SP ← SP - 2																	
POP qq	qq _H ← (SP + 1)	•	•	X	•	X	•	•	•	11	qq0	001		1	3	10		
	qq _L ← (SP)																	
	SP ← SP + 2																	
POP IX	IX _H ← (SP + 1)	•	•	X	•	X	•	•	•	11	011	101	DD	2	4	14		
	IX _L ← (SP)									11	100	001	E1					
	SP ← SP + 2																	
POP IY	IY _H ← (SP + 1)	•	•	X	•	X	•	•	•	11	111	101	FD	2	4	14		
	IY _L ← (SP)									11	100	001	E1					
	SP ← SP + 2																	

NOTE (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively, e.g., BC_L = C, AF_H = A.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS

Mnemonic	Symbolic Operation	Flags			Opcodes			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments						
		S	Z	H	P/V	N	C						76	543	210			
EX DE, HL	DE → HL	•	•	X	•	X	•	•	•	11	101	011	EB	1	1	4		
EX AF, AF'	AF → AF'	•	•	X	•	X	•	•	•	00	001	000	08	1	1	4		
EXX	BC → BC'	•	•	X	•	X	•	•	•	11	011	001	D9	1	1	4	Register bank and auxiliary register bank exchange	
	DE → DE'																	
	HL → HL'																	
EX (SP), HL	H → (SP + 1) L ← (SP)	•	•	X	•	X	•	•	•	11	100	011	E3	1	5	19		
EX (SP), IX	IX _H → (SP + 1)	•	•	X	•	X	•	•	•	11	011	101	DD	2	6	23		
	IX _L → (SP)									11	100	011	E3					
EX (SP), IY	IY _H → (SP + 1)	•	•	X	•	X	•	•	•	11	111	101	FD	2	6	23		
	IY _L → (SP)									11	100	011	E3					
LDI	(DE) ← (HL)	•	•	X	0	X	1	0	•	11	101	101	ED	2	4	16	Load (HL) into (DE), increment the pointers and decrement the byte counter (BC)	
	DE → DE + 1									10	100	000	A0					
	HL → HL + 1 BC → BC - 1																	
LDIR	(DE) ← (HL)	•	•	X	0	X	0	0	•	11	101	101	ED	2	5	21	BC ≠ 0	
	DE → DE + 1									10	110	000	B0	2	4	16	BC = 0	
	HL → HL + 1																	
	BC → BC - 1 Repeat until BC = 0																	
LDD	(DE) ← (HL)	•	•	X	0	X	1	0	•	11	101	101	ED	2	4	16		
	DE → DE - 1									10	101	000	A8					
	HL → HL - 1 BC → BC - 1																	
LDDR	(DE) ← (HL)	•	•	X	0	X	0	0	•	11	101	101	ED	2	5	21	BC ≠ 0	
	DE → DE - 1									10	111	000	B8	2	4	16	BC = 0	
	HL → HL - 1																	
	BC → BC - 1 Repeat until BC = 0																	
CPI	A ← (HL)	1	1	X	1	X	1	1	•	11	101	101	ED	2	4	16		
	HL → HL + 1									10	100	001	A1					
	BC → BC - 1																	

NOTE: ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1.
 ② P/V flag is 0 only at completion of instruction.
 ③ Z flag is 1 if A = HL, otherwise Z = 0.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS (Continued)

Mnemonic	Symbolic Operation	Flags			Opcode				Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P/V	N	C	76						543	210	
CPIR	A - (HL)	1	1	X	1	X	1	1	11	101	101	ED	2	5	21	BC ≠ 0 and A ≠ (HL)
	HL - HL + 1 BC - BC - 1 Repeat until A = (HL) or BC = 0								10	110	001	B1	2	4	16	BC = 0 or A = (HL)
CPD	A - (HL)	1	1	X	1	X	1	1	11	101	101	ED	2	4	16	
	HL - HL - 1 BC - BC - 1								10	101	001	A9				
CPDR	A - (HL)	1	1	X	1	X	1	1	11	101	101	ED	2	5	21	BC ≠ 0 and A ≠ (HL)
	HL - HL - 1 BC - BC - 1 Repeat until A = (HL) or BC = 0								10	111	001	B9	2	4	16	BC = 0 or A = (HL)

NOTE: ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1.
 ② P/V flag is 0 only at completion of instruction.
 ③ Z flag is 1 if A = (HL), otherwise Z = 0.

8-BIT ARITHMETIC AND LOGICAL GROUP

Mnemonic	Symbolic Operation	Flags			Opcode				Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments					
		S	Z	H	P/V	N	C	76						543	210			
ADD A, r	A - A + r	1	1	X	1	X	V	0	1	10	000	r	1	1	4	r Reg.		
ADD A, n	A - A + n	1	1	X	1	X	V	0	1	11	000	110	2	2	7	000 B		
																001 C		
																010 D		
																011 E		
ADD A, (HL)	A - A + (HL)	1	1	X	1	X	V	0	1	10	000	110	1	2	7	011 E		
ADD A, (IX + d)	A - A + (IX + d)	1	1	X	1	X	V	0	1	11	011	101	DD	3	5	19	100 H	
																	101 L	
																	111 A	
ADD A, (IY + d)	A - A + (IY + d)	1	1	X	1	X	V	0	1	11	111	101	FD	3	5	19		
ADCA, s	A - A + s + CY	1	1	X	1	X	V	0	1	10	001							s is any of r, n, (HL), (IX + d), (IY + d) as shown for ADD instruction. The indicated bits replace the 000 in the ADD set above.
SUB s	A - A - s	1	1	X	1	X	V	1	1	10	010							
SBC A, s	A - A - s - CY	1	1	X	1	X	V	1	1	10	011							
AND s	A - A > s	1	1	X	1	X	P	0	0	10	100							
OR s	A - A > s	1	1	X	0	X	P	0	0	10	110							
XOR s	A - A s	1	1	X	0	X	P	0	Q	10	101							
CP s	A - s	1	1	X	1	X	V	1	1	10	111							

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8-BIT ARITHMETIC AND LOGICAL GROUP (Continued)

Mnemonic	Symbolic Operation	Flags					Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments				
		S	Z	H	P/V	N/C	78	843	210					Hex			
INC r	r ← r + 1	1	1	X	1	X	V	0	•	00	r	100	1	1	4		
INC (HL)	(HL) ← (HL) + 1	1	1	X	1	X	V	0	•	00	110	100	1	3	11		
INC (IX + d)	(IX + d) ← (IX + d) + 1	1	1	X	1	X	V	0	•	11	011	101	DD	3	6	23	
										00	110	100					
											-d-						
INC (IY + d)	(IY + d) ← (IY + d) + 1	1	1	X	1	X	V	0	•	11	111	101	FD	3	6	23	
										00	110	100					
											-d-						
DEC m	m ← m - 1	1	1	X	1	X	V	1	•			101					

NOTE: m is any of r, (HL), (IX + d), (IY + d) as shown for INC. DEC same format and states as INC. Replace 100 with 101 in opcode

GENERAL-PURPOSE ARITHMETIC AND CPU CONTROL GROUPS

Mnemonic	Symbolic Operation	Flags					Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments				
		S	Z	H	P/V	N/C	78	843	210					Hex			
DAA	⊕	1	1	X	1	X	P	•	1	00	100	111	27	1	1	4	Decimal adjust accumulator.
CPL	A ← A	•	•	X	1	X	•	1	•	00	101	111	2F	1	1	4	Complement accumulator (one's complement).
NEG	A ← 0 - A	1	1	X	1	X	V	1	1	11	101	101	ED	2	2	8	Negate acc. (two's complement).
										01	000	100	44				
CCF	CY ← CY	•	•	X	X	X	•	0	1	00	111	111	3F	1	1	4	Complement carry flag.
SCF	CY ← 1	•	•	X	•	X	•	0	1	00	110	111	37	1	1	4	Set carry flag.
NOP	No operation	•	•	X	•	X	•	•	•	00	000	000	00	1	1	4	
HALT	CPU halted	•	•	X	•	X	•	•	•	01	110	110	78	1	1	4	
DI *	IFF ← 0	•	•	X	•	X	•	•	•	11	110	011	F3	1	1	4	
EI *	IFF ← 1	•	•	X	•	X	•	•	•	11	111	011	FB	1	1	4	
IM 0	Set interrupt mode 0	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	8	
										01	000	110	46				
IM 1	Set interrupt mode 1	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	8	
										01	010	110	56				
IM 2	Set interrupt mode 2	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	8	
										01	011	110	5E				





NOTES: ⊕ converts accumulator content into packed BCD following add or subtract with packed BCD operands.
 IFF indicates the interrupt enable flip-flop.
 CY indicates the carry flip-flop.
 * indicates interrupts are not sampled at the end of EI or DI.

Z80 CPU

16-BIT ARITHMETIC GROUP

Mnemonic	Symbolic Operation	S	Z	Flags				Opocode				No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	78	843	210	Hex						
ADD HL, ss	HL ← HL + ss	•	•	X	X	X	•	0	1	00	ss	001	1	3	11	ss Reg. 00 BC	
ADC HL, ss	HL ← HL + ss + CY	1	1	X	X	X	V	0	1	11	101	101	ED	2	4	15	01 DE 10 HL 11 SP
SBC HL, ss	HL ← HL - ss - CY	1	1	X	X	X	V	1	1	11	101	101	ED	2	4	15	
ADD IX, pp	IX ← IX + pp	•	•	X	X	X	•	0	1	11	011	101	DD	2	4	15	pp Reg. 00 BC 01 DE 10 IX 11 SP
ADD IY, rr	IY ← IY + rr	•	•	X	X	X	•	0	1	11	111	101	FD	2	4	15	rr Reg. 00 BC
INC ss	ss ← ss + 1	•	•	X	•	X	•	•	•	00	ss0	011		1	1	6	01 DE
INC IX	IX ← IX + 1	•	•	X	•	X	•	•	•	11	011	101	DD	2	2	10	10 IY 11 SP
INC IY	IY ← IY + 1	•	•	X	•	X	•	•	•	11	111	101	FD	2	2	10	
DEC ss	ss ← ss - 1	•	•	X	•	X	•	•	•	00	ss1	011		1	1	6	
DEC IX	IX ← IX - 1	•	•	X	•	X	•	•	•	11	011	101	DD	2	2	10	
DEC IY	IY ← IY - 1	•	•	X	•	X	•	•	•	11	111	101	FD	2	2	10	

ROTATE AND SHIFT GROUP

Mnemonic	Symbolic Operation	S	Z	Flags				Opocode				No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	78	843	210	Hex						
RLCA		•	•	X	0	X	•	0	1	00	000	111	07	1	1	4	Rotate left circular accumulator.
RLA		•	•	X	0	X	•	0	1	00	010	111	17	1	1	4	Rotate left accumulator.
RRCA		•	•	X	0	X	•	0	1	00	001	111	0F	1	1	4	Rotate right circular accumulator.
RRA		•	•	X	0	X	•	0	1	00	011	111	1F	1	1	4	Rotate right accumulator.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROTATE AND SHIFT GROUP (Continued)

Mnemonic	Symbolic Operation	Flags					Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P	N	C	76	843	210					Hex		
RLC r		1	1	X	0	X	P	0	1	11	001	011	CB	2	2	8	Rotate left circular register r.
										00	000	r					
RLC (HL)		1	1	X	0	X	P	0	1	11	001	011	CB	2	4	15	r Reg.
										00	000	110					B
RLC (IX+d)		1	1	X	0	X	P	0	1	11	011	101	DD	4	6	23	010 D
	$r = (HL), (IX+d), (IX+d)$									11	001	011	CB				011 E
										00	000	110					001 H
																	101 L
																	111 A
RLC (Y+d)		1	1	X	0	X	P	0	1	11	111	101	FD	4	6	23	
										11	001	011	CB				
										00	000	110					
RL m		1	1	X	0	X	P	0	1	11	010						
	$m = r, (HL), (IX+d), (IX+d)$									00	000	110					
RRC m		1	1	X	0	X	P	0	1		001						
	$m = r, (HL), (IX+d), (IX+d)$										001						
RR m		1	1	X	0	X	P	0	1		011						
	$m = r, (HL), (IX+d), (IX+d)$										011						
SLA m		1	1	X	0	X	P	0	1		100						
	$m = r, (HL), (IX+d), (IX+d)$										100						
SRA m		1	1	X	0	X	P	0	1		101						
	$m = r, (HL), (IX+d), (IX+d)$										101						
SRL m		1	1	X	0	X	P	0	1		111						
	$m = r, (HL), (IX+d), (IX+d)$										111						
RLD		1	1	X	0	X	P	0	1	11	101	101	ED	2	5	18	Rotate digit left and right between the accumulator and location (HL).
										01	101	111	BF				
RRD		1	1	X	0	X	P	0	1	11	101	101	ED	2	5	18	The content of the upper half of the accumulator is unaffected.
										01	100	111	67				

Z80 CPU

Instruction format and states are as shown for RLCs. To form new opcode replace 000 or RLCs with shown code.

JUMP GROUP

Mnemonic	Symbolic Operation	Flags					Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments		
		S	Z	H	P/VN	C	76	643	210							
JP nn	PC ← nn	•	•	X	•	X	•	•	•	•	11 000 011	C3	3	3	10	cc Condition 000 NZ (non-zero) 001 Z (zero)
											-n→ -n→ -n→					
JP cc, nn	If condition cc is true PC ← nn, otherwise continue	•	•	X	•	X	•	•	•	•	11 cc 010		3	3	10	010 NC (non-carry) 011 C (carry) 100 PO (parity odd) 101 PE (parity even)
											-n→ -n→ -n→					110 P (sign positive) 111 M (sign negative)
JR e	PC ← PC + e	•	•	X	•	X	•	•	•	•	00 011 000	18	2	3	12	
											-e-2→ -e-2→ -e-2→					111 M (sign negative)
JR C, e	If C = 0, continue If C = 1, PC ← PC + e	•	•	X	•	X	•	•	•	•	00 111 000	38	2	2	7	If condition not met.
											-e-2→ -e-2→ -e-2→		2	3	12	If condition is met.
JR NC, e	If C = 1, continue If C = 0, PC ← PC + e	•	•	X	•	X	•	•	•	•	00 110 000	30	2	2	7	If condition not met.
											-e-2→ -e-2→ -e-2→		2	3	12	If condition is met.
JP Z, e	If Z = 0, continue If Z = 1, PC ← PC + e	•	•	X	•	X	•	•	•	•	00 101 000	28	2	2	7	If condition not met.
											-e-2→ -e-2→ -e-2→		2	3	12	If condition is met.
JR NZ, e	If Z = 1, continue If Z = 0, PC ← PC + e	•	•	X	•	X	•	•	•	•	00 100 000	20	2	2	7	If condition not met.
											-e-2→ -e-2→ -e-2→		2	3	12	If condition is met.
JP (HL)	PC ← HL	•	•	X	•	X	•	•	•	•	11 101 001	E9	1	1	4	
JP (IX)	PC ← IX	•	•	X	•	X	•	•	•	•	11 011 101	DD	2	2	8	
											11 101 001	E9				
JP (IY)	PC ← IY	•	•	X	•	X	•	•	•	•	11 111 101	FD	2	2	8	
											11 101 001	E9				
DJNZ, e	B ← B - 1 If B = 0, continue If B ≠ 0, PC ← PC + e	•	•	X	•	X	•	•	•	•	00 010 000	10	2	2	8	If B = 0
											-e-2→ -e-2→ -e-2→		2	3	13	If B ≠ 0

NOTES: e represents the extension in the relative addressing mode.
 e is a signed two's complement number in the range < -128, 128 >.
 e - 2 in the opcode provides an effective address of pc + e as PC is incremented by 2 prior to the addition of e.

ISO CPU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CALL AND RETURN GROUP

Mnemonic	Symbolic Operation	Flags					Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments		
		S	Z	H	P/V/N	C	76	543	210 Hex						
CALL nn	(SP-1)→PC _H (SP-2)→PC _L PC←nn,	•	•	X	•	X	•	•	•	11 001 101	CD	3	6	17	
CALL cc,nn	If condition cc is false continue, otherwise same as CALL nn	•	•	X	•	X	•	•	•	11 cc	100	3	3	10	If cc is false.
										11	100	3	5	17	If cc is true.
RET	PC _L ←(SP) PC _H ←(SP+1)	•	•	X	•	X	•	•	•	11 001 001	C9	1	3	10	
RET cc	If condition cc is false continue, otherwise same as RET	•	•	X	•	X	•	•	•	11 cc	000	1	1	5	If cc is false.
										11	000	1	3	11	If cc is true.
															cc Condition
															000 NZ (non-zero)
															001 Z (zero)
															010 NC (non-carry)
															011 C (carry)
															100 PO (parity odd)
															101 PE (parity even)
															110 P (sign positive)
															111 M (sign negative)
RETI	Return from interrupt	•	•	X	•	X	•	•	•	11 101 101	ED	2	4	14	
										01 001 101	4D				
RETN ¹	Return from non-maskable interrupt	•	•	X	•	X	•	•	•	11 101 101	ED	2	4	14	
										01 000 101	45				
RST p	(SP-1)→PC _H (SP-2)→PC _L PC _H ←0 PC _L ←p	•	•	X	•	X	•	•	•	11 1 111		1	3	11	
															1 p
															000 00H
															001 08H
															010 10H
															011 18H
															100 20H
															101 28H
															110 30H
															111 38H

NOTE: ¹RETN loads IFF₂ → IFF₁

INPUT AND OUTPUT GROUP

Mnemonic	Symbolic Operation	Flags					Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments	
		S	Z	H	P/VN	C	78	843	210						
INA (n)	A ← (n)	•	•	X	•	X	•	•	•	11 011 01	DB	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
INT (C)	r ← (C)	I	I	X	I	X	P	O	•	11 101 101	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	If r=110 only the flags will be affected								•	01 r 000					
INI	(HL) ← (C)	X	I	X	X	X	X	1	X	11 101 101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1 HL ← HL+1									10 100 010	A2				
INIR	(HL) ← (C)	X	1	X	X	X	X	1	X	11 101 101	ED	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10 110 010	B2				(If B ≠ 0)
	HL ← HL+1 Repeat until B=0											2	4	16	(If B=0)
IND	(HL) ← (C)	X	I	X	X	X	X	1	X	11 101 101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1 HL ← HL-1									10 101 010	AA				
INDR	(HL) ← (C)	X	1	X	X	X	X	1	X	11 101 101	ED	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10 111 010	BA				(If B ≠ 0)
	HL ← HL-1 Repeat until B=0											2	4	16	(If B=0)
OUT (n): A	(n) ← A	•	•	X	•	X	•	•	•	11 010 011	D3	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
OUT (C): r	(C) ← r	•	•	X	•	X	•	•	•	11 101 101	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
OUTI	(C) ← (HL)	X	I	X	X	X	X	1	X	11 101 101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1 HL ← HL+1									10 100 011	A3				
OTIR	(C) ← (HL)	X	1	X	X	X	X	1	X	11 101 101	ED	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10 110 011	B3				(If B ≠ 0)
	HL ← HL+1 Repeat until B=0											2	4	16	(If B=0)
OUTD	(C) ← (HL)	X	I	X	X	X	X	1	X	11 101 101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1 HL ← HL-1									10 101 011	AB				
OTDR	(C) ← (HL)	X	1	X	X	X	X	1	X	11 101 101	ED	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10 111 011					(If B ≠ 0)
	HL ← HL-1 Repeat until B=0											2	4	16	(If B=0)

INP OUT

NOTES: ① If the result of B-1 is zero, the Z flag is set; otherwise it is reset.
 ② Z flag is set upon instruction completion only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CPU TIMING


The Z80 CPU executes instructions by proceeding through a specific sequence of operations:

- Memory read or write
- I/O device read or write
- Interrupt acknowledge

The basic clock period is referred to as a T time or cycle, and three or more T cycles make up a machine cycle (M1, M2 or M3 for instance). Machine cycles can be extended either by the CPU automatically inserting one or more Wait states or by the insertion of one or more Wait states by the user.

Instruction Opcode Fetch. The CPU places the contents of the Program Counter (PC) on the address bus at the start of the cycle (Figure 5). Approximately one-half clock cycle later, \overline{MREQ} goes active. When active, \overline{RD} indicates that the memory data can be enabled onto the CPU data bus.

The CPU samples the \overline{WAIT} input with the falling edge of clock state T_2 . During clock states T_3 and T_4 of an $\overline{M1}$ cycle, dynamic RAM refresh can occur while the CPU starts decoding and executing the instruction. When the Refresh Control signal becomes active, refreshing of dynamic memory can take place.



* T_w = Wait cycle added when necessary for slow auxiliary devices.

Figure 5. Instruction Opcode Fetch

Memory Read or Write Cycles. Figure 6 shows the timing of memory read or write cycles other than an opcode fetch (WT) cycle. The MREQ and RD signals function exactly as in the fetch cycle. In a memory write cycle, MREQ also

becomes active when the address bus is stable. The WR line is active when the data bus is stable, so that it can be used directly as an R/W pulse to most semiconductor memories.




Figure 6. Memory Read or Write Cycles

200 CPU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input or Output Cycles. Figure 7 shows the timing for an I/O read or I/O write operation. During I/O operations, the CPU automatically inserts a single Wait state (T_{wa}). This

extra Wait state allows sufficient time for an I/O port to decode the address from the port address lines.





Figure 7. Input or Output Cycles

Interrupt Request/Acknowledge Cycle. The CPU samples the interrupt signal with the rising edge of the last clock cycle at the end of any instruction (Figure 8). When an interrupt is accepted, a special $\overline{M1}$ cycle is generated.

During this $\overline{M1}$ cycle, \overline{IORQ} becomes active (instead of \overline{MREQ}) to indicate that the interrupting device can place an 8-bit vector on the data bus. The CPU automatically adds two Wait states to this cycle.



NOTES: 1) T_U = Last state of any instruction cycle.
 2) T_{wait} = Wait cycle automatically inserted by CPU.


Figure 8. Interrupt Request/Acknowledge Cycle

8255 CPU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Non-Maskable Interrupt Request Cycle. \overline{NMI} is sampled at the same time as the maskable interrupt input INT but has higher priority and cannot be disabled under software control. The subsequent timing is similar to that of a normal

memory read operation except that data put on the bus by the memory is ignored. The CPU instead executes a restart (RST) operation and jumps to the \overline{NMI} service routine located at address 0056H (Figure 9).




*Although \overline{NMI} is an asynchronous input, to guarantee its being recognized on the following machine cycle, \overline{NMI} 's falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle (T_{L1}).

Figure 9. Non-Maskable Interrupt Request Operation

Request/Acknowledge Cycle. The CPU samples BUSREQ with the rising edge of the last clock period of any machine cycle (Figure 10). If BUSREQ is active, the CPU asserts its address, data, and MREQ, IORQ, RD, and WR lines

to a high-impedance state with the rising edge of the next clock pulse. At that time, any external device can take control of these lines, usually to transfer data between memory and I/O devices.



Z80 CPU


NOTES: 1) T_{LM} = Last state of any M cycle.
 2) T_s = An arbitrary clock cycle used by requesting device.

Figure 10. Z-BUS Request/Acknowledge Cycle

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Halt Acknowledge Cycle. When the CPU receives a HALT instruction, it executes NOP states until either an INT or NMI input is received. When in the Halt state, the HALT output is

active and remains so until an interrupt is received (Figure 11). INT will also force a Halt exit.



* Although NMI is an asynchronous input, to guarantee its being recognized on the following machine cycle, NMI's falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle (T₁).

Figure 11. Halt Acknowledge Cycle

Reset Cycle. RESET must be active for at least three clock cycles for the CPU to properly accept it. As long as RESET remains active, the address and data buses float, and the control outputs are inactive. Once RESET goes inactive, two

internal T cycles are consumed before the CPU resumes normal processing operation. RESET clears the PC register, so the first opcode fetch will be to location 0000H (Figure 12).




Figure 12. Reset Cycle

กิติกรรมประกาศ

ผู้จัดทำขอขอบพระคุณ ผศ. กิตติ ตีรเศรษฐ และ อ.ธนิศย์ ตรีสุวรรณวัฒน์ อาจารย์ที่ปรึกษา ที่ให้คำแนะนำ และให้การสนับสนุนทั้งทางด้านเอกสารและ อุปกรณ์ทดลอง จนกระทั่งงานสำเร็จจุล่ง สามารถนำชุดทดลองนี้ไปใช้ทดลองประกอบการเรียน การสอน ได้ตามวัตถุประสงค์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ชูชัย ธนสารตั้งเจริญ และ ดนัย แสงอุทัยศิลป์, " การใช้งาน Z-80 " หน้า 51-141, พลิทส์เซ็นเตอร์ การพิมพ์ , 2528.
2. รศ. ยืน ภูารวด, " ทฤษฎีและการประยุกต์ไมโครโปรเซสเซอร์ Z-80 " หน้า 96-128, บริษัท ซีเอ็ดดูเคชั่น จำกัด, 2523.
3. COFFRON J.W, " Z-80 APPLICATIONS ", ZYBEX INC., 1983.
4. SOLLIBES, MARK GARETE, " INTERFACEING TO S-100/IEEE 696 MICRO COMPUTER ", OSBORNE/MCGRAW-HILL, BERKELEY, CALIFORNIA (USA), PP.139-173, 1987.
5. MULTITECH INDUSTRIAL CORPORATION " MICROPROFESSOR MPF-I MONITOR PROGRAM SOURCE LISTING ", 1981.
6. MULTITECH INDUSTRIAL CORPORATION. " MICRO PROFESSOR USER MANUAL", 1981.