



ปีการศึกษา 2532

ระบบการเก็บข้อมูลส่วนหน้า
(Front End Data Acquisition)

จัดพิมพ์โดย

นายปรีชา	สง่า เจริญกิจ	29.1118
นายคชิต	เลิศศักดิ์วรกุล	29.1146
นางสาวสุภาภรณ์	ปรีชาภิลาอนันต์	29.1251

อาจารย์ที่ปรึกษา

อาจารย์ชนิดิษฐา	แซ่คั้ง
อาจารย์วัชรระ	ด้กรวิริยะ
อาจารย์วันชัย	ริ้วจาง

ปริญญาโทปีการศึกษา 2532

ภาควิชา อิเล็กทรอนิกส์


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง ระบบการเก็บข้อมูลส่วนหน้า(front end data acquisition)

ผู้จัดทำ

- | | | |
|-----------------|-----------------|--------|
| 1) นายปรีชา | สง่าเจริญกิจ | 291118 |
| 2) นายพิชิต | เลิศศักดิ์วรกุล | 291146 |
| 3) น.ส.สุภาภรณ์ | ปรีชาภิจอนันต์ | 291251 |


.....อาจารย์ที่ปรึกษา
(อาจารย์ ชนชรูา แซ่คั้ง)


.....อาจารย์ที่ปรึกษา
(อาจารย์ วิชระ นิตกรวิริยะ)


.....อาจารย์ที่ปรึกษา
(อาจารย์ วันชัย รีร์จุจา)

026939

22 พ.ย. 53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบการเก็บข้อมูลส่วนหน้า

(FRONT END DATA ACQUISITION)

นายปรีชา สง่างเจริญกิจ 29.1118

นายพิชิต เลิศศักดิ์วรกุล 29.1146

นางสาวสุภาภรณ์ ปรีชาภิจนันต์ 29.1251

อาจารย์ที่ปรึกษา อาจารย์ชนินทร แซ่ตั้ง

อาจารย์วันชัย ธีรวัจจา

อาจารย์วัชร ธีรวิริยะ

บทคัดย่อ

งานปัจจุบันอุตสาหกรรมต่างว่คองอาศัยเทคโนโลยีเป็นส่วนสำคัญ ซึ่งระบบการเก็บข้อมูล (DATA ACQUISITION) นั้นก็เป็นเทคโนโลยีอย่างหนึ่งที่มีความสำคัญในการพัฒนาอุตสาหกรรม

ระบบการเก็บข้อมูลส่วนหน้า (FRONT END DATA ACQUISITION) นั้นก็คือระบบการเก็บข้อมูลซึ่งควบคุมการทำงานด้วยระบบไมโครโปรเซสเซอร์ (MICROPROCESSOR) ซึ่งเป็นข้อได้เปรียบกว่าระบบการเก็บข้อมูล (DATA ACQUISITION) ทั่วไป คือสามารถประมวลผลข้อมูลบนตัวพอร์มเอน (FRONT END) ได้โดยไมคองอาศัยเครื่องคอมพิวเตอร์เข้ามาช่วย แต่เครื่องคอมพิวเตอร์ก็สามารถเข้ามาสนับสนุนการทำงานระบบได้ด้วย คือช่วยในการกำหนดการทำงานและแสดงผลบนเครื่องคอมพิวเตอร์ได้ ทำให้สะดวกต่อการวิเคราะห์ข้อมูลต่างมอกจากนั้นข้อมูลที่ผ่านการประมวลผลแล้วนั้นยังสามารถส่งออกไปควบคุมขบวนการภายนอกได้อีกด้วย

ระบบการเก็บข้อมูลส่วนหน้า (FRONT END DATA ACQUISITION) นี้จึงเหมาะแก่ขบวนการทางอุตสาหกรรมทุกชนิดที่คองการควบคุมข้อมูลและการทำงานของระบบให้ เป็นไปได้อย่างสมบูรณ์

FRONT END DATA ACQUISITION

Mr. PREECHA SANGACHAROENKIT 29.1118

Mr. PICHIT LERTSAKWORAKUL 29.1146

MISS SUPAPORN PREECHAKITANANT 29.1251

ADVISOR: MISS KANITTA SEATUNG

Mr. WANCHAI REURUCHA

Mr. WATCHARA CHATVIRIYA

1989

abstract

Now; technology is very important for many industries. Data acquisition system is a technology that is important for developing industry.

Front end data acquisition system is a acquisition system that is controlled by micriprocessor system. And that is an advantage of this system ; it can process data by itself and not deoend on the helf of computer system. But it can link with computer by use it for help user to fix the function of the Front End System and display data make easily analyze data. Moreover, data that is processed can supply outputs to control the physical processes.

So, Front end data acquisition system is the good technology for the perfect industry.

สารบัญ

บทที่	หัวข้อ	หน้า
บทที่ 1	คานา	1
บทที่ 2	ทฤษฎี	2
บทที่ 3	ส่วนประกอบของระบบ	33
บทที่ 4	การทดสอบระบบ	72
บทที่ 5	บทวิจารณ์และสรุป กิตติกรรมประกาศ บรรณานุกรม ภาคผนวก	73 74 75



บทที่ 1

บทนำ

งานปัจจุบันการเก็บข้อมูลมีความสำคัญมากยิ่งขึ้นเนื่องจากการทดลองหรือการวิเคราะห์ข้อมูลที่มีจำนวนมากต้องการรวบรวมผลที่มีความเร็วสูงและมีประสิทธิภาพมากยิ่งขึ้น รวมถึงการควบคุมคุณภาพในงานอุตสาหกรรมต้องการเก็บข้อมูลจากขั้นตอนต่าง ๆ ของการผลิต แล้วนำมาวิเคราะห์จากข้อมูลที่เก็บข้อมูลนี้ไปทำการควบคุมการผลิต เช่น การควบคุมอุณหภูมิในเตาเผา เป็นต้น ซึ่งจะเป็นการลดต้นทุนในการผลิตรวมถึงจะทำให้คุณภาพของสินค้ามีความแน่นอนมากยิ่งขึ้น ซึ่งการที่จะนำเอาข้อมูลมาทำการควบคุมได้นั้นจะต้องมีการแปลงข้อมูลที่รับเข้ามาอยู่ในรูปแบบของข้อมูลที่สามารถประมวลผลได้ และเมื่อทำการประมวลผลแล้วก็จะทำการแปลงข้อมูลที่ได้นี้ไปควบคุมระบบต่อไป

จากความจำเป็นดังกล่าวทำให้มีการนำคอมพิวเตอร์เข้ามาช่วยในการทำงาน เนื่องจากมีประสิทธิภาพและความแน่นอนในการทำงานสูงรวมถึงมีความรวดเร็วสูงจึงมีการคิดค้นระบบของ front end data acquisition (ระบบการเก็บข้อมูลส่วนหน้า) ซึ่งเป็นระบบที่จะทำหน้าที่ในการเก็บข้อมูลที่ครั้งละหลายช่องสัญญาณ แล้วนำเอาข้อมูลที่ได้นี้ไปแปลงเพื่อนำเข้าสู่ระบบของการประมวลผลแล้วนำมาทำการควบคุมการทำงานของระบบ รวมถึงยังมีการส่งข้อมูลที่อ่านเข้ามาและทำการประมวลผลแล้วไปแสดงผลให้กับผู้ใช้ด้วย

ซึ่งจากประโยชน์ที่กล่าวถึงข้างต้นผู้จัดทำหวังว่าโครงการนี้จะสามารถสร้างประโยชน์ในการนำเอาเทคโนโลยีมาคิดแปลงและพัฒนาระบบประมวลผลข้อมูลได้บ้างไม่มากก็น้อย

บทที่ 2

ทฤษฎี

- ระบบทั่วไปของระบบการเก็บข้อมูลส่วนหน้า
- ตัวตรวจจับสัญญาณ (sensor or transducer)
- การแปลงสัญญาณอนาลอกไปเป็นดิจิทัล
- การแปลงสัญญาณดิจิทัลไปเป็นอนาลอก
- การรับส่งข้อมูลแบบอนุกรม
- รายละเอียดของ cpu 8031
 - 1) register ที่ทั่วไปของระบบ
 - 2) การติดต่อของ serial ของตัว cpu
 - 3) timing ในการทำงานของ cpu
- การควบคุมแบบ pid
 - 1) การควบคุมแบบอุดมคติ (ideal pid control)
 - 2) การควบคุม pid ในทางปฏิบัติ
 - 3) การปรับแต่งและการเลือกช่วงของการสุ่ม

ระบบค่าค่าแอดควิซิชัน (Data Acquisition)

ค่าค่าแอดควิซิชันคือ ระบบที่ทำการเก็บรวบรวมรายละเอียดของข้อมูลต่างวที่คองการจากขบวนการภายนอก ซึ่งเรียกปกติแล้วข้อมูลเหล่านี้จะแปรตามเวลาด้วย ดังนั้นในการออกแบบให้ระบบสามารถทำงานได้รวดเร็วเพียงใดขึ้นอยู่กับความเร็วในการเปลี่ยนแปลงของข้อมูลและความละเอียดที่คองการ

เนื่องจากขบวนการต่างวภายนอกนั้นข้อมูลจะเป็นสัญญาณอนาลอกเป็นส่วนใหญ่ ดังนั้นข้อมูลเหล่านี้จึงคองถูกแปลงให้เป็นสัญญาณดิจิทัลเสียก่อนแล้วจึงถูกเก็บรวบรวม (หรืออาจจะนำไปประมวลผลก่อนก็ได้) และเนื่องจากข้อมูลเป็นแบบดิจิทัลจึงทำให้ระบบนี้สามารถต่อรวมการทางานกับระบบคอมพิวเตอร์ได้ ซึ่งเราอาจจะนำระบบคอมพิวเตอร์มาช่วยในการแสดงผลหรือวิเคราะห์ข้อมูลต่างวก็ได้

ลักษณะของข้อมูลที่ใช้กับระบบค่าค่าแอดควิซิชันมีหลายประเภทได้แก่

- 1) แบ่งตามเวลา
 - ข้อมูลระยะสั้น
 - ข้อมูลระยะกลาง
 - ข้อมูลระยะยาว
- 2) แบ่งตามลักษณะของสัญญาณ
 - อนาลอก(analog)
 - ดิจิตอล (digital)
- 3) แบ่งตามลักษณะอื่นว


สำหรับขบวนการที่วไปของระบบค่าค่าแอดควิซิชัน ได้แก่

- 1) การเก็บรวบรวมข้อมูล เรียกมากจะเป็นการแปลงสัญญาณจากอนาลอกเป็นดิจิทัล
- 2) การประมวลผลข้อมูล ซึ่งอาจจะไม่มีก็ได้
- 3) การส่งสัญญาณไปยังอีกแห่งหนึ่ง ซึ่งอาจจะเป็นระบบคอมพิวเตอร์หรือระบบหน่วยความจำว
- 4) การแสดงผล
- 5) การส่งสัญญาณกลับออกไปยังระบบภายนอกซึ่งก็คือการแปลงสัญญาณกลับจากดิจิทัลกลับวเป็นอนาลอก


พรอนท์เอนค่าค่าแอดควิซิชัน (Data Acquisition)

ก็คือระบบค่าค่าแอดควิซิชันอย่างหนึ่ง เพียงแต่ไม่มีหน่วยแสดงผลในตัวมันเอง แต่สามารถทำงานได้โดยตัวของมันเอง แต่ก็สามารถทางานร่วมกับระบบคอมพิวเตอร์ได้โดยวเป็นหน่วยแสดงผล ดังนั้นพรอนท์เอนจึงเสมือนเป็นตัวกลางเชื่อม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยนาใช้ไปใช้ประโยชน์ด้านการค้าระหว่างระบบคอมพิวเตอร์กับระบบภายนอก
ไม่วากรณใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ระบบ DATA ACQUISITION ทั่วไป




การต่อ DATA ACQUISITION เข้ากับระบบคอมพิวเตอร์

การทางานรคยที่วไบของระบบ front end data acquisition เริ่มจากจะมีการส่งผ่านคำสั่งต่างวจาก host รวมถึงอุณหภูมิที่ต้องการควบคุม และ channel ที่ต้องการทำการควบคุมในระบบเมื่อเริ่มงานของระบบ ก็จะมีการส่ง channel ที่ต้องการทำการควบคุมมาที่กับ i/p port (i/p port านที่นี้หมายถึงตัว transducer) เพื่อาที่ i/p port ทำการเก็บข้อมูลเข้า มาที่ตัว front end โดยตัว transducer จะเก็บข้อมูลเข้ามาในรูปของ analog signal ต่อจากนั้นจะผ่านสัณณาญาบที่ a/d (analog to digital converter) ซึ่งจะทำการเปลี่ยนสัณณาญาบที่รับเข้ามาให้เป็นสัณณาญาบ digital ขนาด 8bit เพื่อส่งเข้าระบบ front end data acquisition เพื่อนาข้อมูลที่รับมานั้นมาทำการประมวลผลแล้วส่งวควบคุมระบบต่อไป process ที่จะเกิดที่ตัว front end จะมีทั้งหมด 2 ส่วนคือ


1) ส่วนของ PID CONTROL


2) ส่วนที่ทำการเปรียบเทียบข้อมูลที่ได้รับจาก i/p port กับค่า max, min, set point temperature ที่ส่งมาจาก host

เมื่อทำการ process ทั้ง 2 ชั้นแล้วพบข้อผิดพลาดจะมีการส่งสัณณาญาบที่แสดง ข้อผิดพลาดวที่ตัว front end เพื่อแสดงผลที่ failed port รวมทั้งแสดง ผลที่ส่วนของ host ด้วยรวมทั้งยังมีการส่งผลลัพธ์ของ PID PROCESS ไปทำการควบคุมการทางานของ o/p port เนื่องจาก o/p port ที่ติดต่อ ด้วยมีการทางานในลักษณะของ analog signal จึงต้องมีการส่งสัณณาญาบ เข้าวที่ d/a (digital to analog convertor) เพื่อทำการแปลงสัณณาญาบ ความที่ o/p port ต้องการ รวมถึงต้องมีการส่งข้อมูลทั้งที่มีการ process และยังไม่มีการ process ไปทำการแสดงผลที่ host อีกด้วย




BLOCK DIAGRAM 1/17/78 FRONT END





ตัวอย่างระบบ FRONT END DATA ACQUISITION



A simple plant: a hot-air blower.

ตัวตรวจจับสัญญาณ (sensor or transducer)

เป็นตัวที่ใช้ในการอ่านค่าทางกายภาพ มาเป็นสัญญาณที่เข้าเตรียม
 เทียบค่า เช่น แรงดันไฟฟ้า เพื่อนำมาใช้ในการประมวลผลค่า ซึ่งการวัด
 ทางกายภาพมีหลายลักษณะ เช่น วัดจากระยะทาง อุณหภูมิ แสง เป็นต้น
 ซึ่งการตรวจจับที่จะกล่าวถึงงานที่นี้จะเป็นตัวตรวจจับแรงสว่างซึ่ง
 แบ่งออกเป็นส่วนต่างๆนี้คือ

1) pressure (แรงดัน) ใช้หลักการคือเมื่อได้รับแรงดันจะเกิดการบิดงอและเลื่อนตำแหน่ง ซึ่งจะแปรค่าค.ต.ทนลักษณะ bridge เมื่อมีการจ่ายค่าแรงดันเข้าบาททำให้เกิดการแปรค่าของแรงดัน

2) แรงสั่นสะเทือนใช้หลักการของการเปลี่ยนค่าเหนียวของสนามแม่เหล็กทำให้เกิดค่าแรงดันไม่เท่ากัน

3) load cell (โหลดเซลล์) คือเมื่อมีการเปลี่ยนน้ำหนักของวัตถุจะมีผลทำให้ค่าความต้านทานหรือค่าความเก็บประจุเปลี่ยนแปลง

4) การวัดอุณหภูมิมีวิธีต่างๆดังนี้คือ

- termister เป็นสารกึ่งตัวนำแปรค่าความต้านทาน แปรผกผันกับอุณหภูมิ

- resistor thermal detector (rtd) เป็นโลหะมี ส.ป.ส ของอุณหภูมิเป็นบวก และมีความเป็นเชิงเส้นแต่ความไวน้อยกว่า termistor

- thermocouple ทาจากถ่าน 2 ชนิด เมื่อได้รับความร้อนจะเกิดแรงดันไฟฟ้าซึ่งแปรตามอุณหภูมิที่รอยต่อ

- IC thermosensor (ไอซีวัดอุณหภูมิ) ความแม่นยำสูงแต่ช่วงทำงานแคบมีค่าแรงดันแปรผกผันกับอุณหภูมิ

การ multiplexing signal

เนื่องจากการรับส่งข้อมูลในระบบ data acquisition มี i/p port จำนวนมากทำให้ต้องมีการรับข้อมูลรายแบ่งเวลาหรือที่เรียกว่า multiplex เพื่อนำเอาสัญญาณประมวลผล ุ้ยมีการควบคุมการนำเข้าสัญญาณจากตัว microprocessor เมื่อมีการประมวลผลแล้วจะมีการส่งสัญญาณออกไปในรูปต่างๆคือ

1) digital signal คือการส่งสัญญาณแสดงการผิดพลาดของระบบซึ่งมีรูปแบบคร่าวๆดังรูปที่ 1

2) analog signal คือการส่งข้อมูลออกไปที่ analog switch โดยมีการ multiplex และ demultiplex ซึ่งสร้างโดยอุปกรณ์ต่างๆดังนี้คือ

- การใช้ jfet มีข้อดีคือความแม่นยำแต่ช่วงการทำงานของ tr จะมี
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ช่วงแคบกว่าแรงดันไฟเลี้ยง. คือถ้าใช้ jfet-n channel แรงดันเกทต้องมีค่าต่ำกว่าสัณฐานอย่างน้อย = แรงดันคินท์ออฟ

-การใช้ pmos ข้อดีคือราคาถูก สร้างง่ายแต่มีความเคียนสูง และมีความถี่ในการ switching ต่ำ

-การใช้ cmos สร้างจาก pmos กับ nmos มีความเป็นเชิงเส้นดีขึ้น และใช้กับพวก ttl gate และ cmos ทั่วๆไป ซึ่งพวก cmos นี้แบ่งออกเป็น 2 ประเภทคือ

1) dielectrically isolation (การแบ่งแยกด้วยฉนวน) ซึ่งมีข้อดีคือการออกแบบง่าย ลดการแผงของ scr ทั่วๆไป ลดค่าการเก็บประจุจากรอยต่อทางด้านงานนำที่ความถี่สูงๆได้


2) junction isolation (การแบ่งส่วนด้วยรอยต่อ) เป็นการแยกอุปกรณ์ภายในด้วยการสร้างรอยต่อแรงดันย้อนกลับ ข้อเสียคือเกิดค่าเก็บประจุที่รอยต่อและทำให้เกิดการสัทวงจรได้

การสุ่มเก็บสัณฐาน (sample and hold)

ในการเปลี่ยนสัณฐานจาก analog ไปเป็น digital จะเกิดข้อผิดพลาดมากในกรณีที่มีการเปลี่ยนแปลงของสัณฐานเร็วมาก จึงต้องมีการ hold signal ทั่วๆไปและต้องมีการสุ่มสัณฐานด้วยความถี่อย่างน้อย 2 เท่าของความถี่สูงสุดเพื่อลดการเคียนของสัณฐาน วงจร sample and hold มี 2 ลักษณะคือ


1) open loop (แบบเปิด) ข้อดีคือความเร็วสูงและถ้าต่อวงจรคั้งรูปที่ 2 จะทำให้การเปลี่ยนแปลงที่ตัวเก็บตัวประจุอื่นกับค่าค.ท.ที่ o/p ของ op amp

2) close loop (แบบปิด) ข้อดีคือความแม่นยำสูง และเปลี่ยนแปลงค่า gain ได้คั้งแสดงในรูปที่ 3




มีทั้งแผงเล็ก

มีทั้งแผงใหญ่



รูปที่ 1

รูปที่ 2



รูปที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล

สัญญาณอนาลอกเป็นสัญญาณที่มีการเปลี่ยนแปลงปริมาณอย่างต่อเนื่องกับเวลาและขนาดสัญญาณ ส่วนสัญญาณดิจิทัลเป็นสัญญาณเชิงตัวเลขซึ่งเป็นกลุ่มของสัญญาณ หนึ่งกลุ่มสัญญาณจะประกอบไปด้วยจำนวนบิตเท่ากับ n บิต สามารถแทนปริมาณได้ $2 * n$ ค่า

ความสัมพันธ์ระหว่างสัญญาณดิจิทัลกับสัญญาณอนาลอกจะแสดงได้ดังสมการ

$$A = k V_{ref} [b_0 2^0 + b_1 2^{-1} + b_2 2^{-2} + \dots + b_{n-1} 2^{n-1}]$$

ซึ่ง b_0 คือ บิตสูงสุด most significant bit

b_{n-1} คือ บิตต่ำสุด least significant bit

ดังนั้น วงจรแปลงสัญญาณที่แปลงสัญญาณระหว่างดิจิทัลกับอนาลอกจะต้องมีคุณสมบัติสองประการ คำนึงถึงความและความหมายต่างวของ การแปลงสัญญาณ

1) ความละเอียด (resolution) เป็นค่าที่แสดงถึงหน่วยย่อยสุดที่สามารถอ่านได้ ซึ่งจำนวนย่อย เท่ากับ 2^n

2) ความแม่นยำ (accuracy) คือความถูกต้องของสัญญาณที่ได้จากการแปลง ซึ่งขึ้นอยู่กับปริมาณของความผิดพลาดต่างวดังนี้

2.1) ออฟเซต (offset) คือการเลื่อนไปของความถูกต้อง เป็นผลทำให้ค่าอื่นเลื่อนขึ้นหรือลงตามด้วยปริมาณเท่า

2.2) สัมประสิทธิ์ของสเกล (scale factor) เกิดจากการแปลงความสัมพันธ์ที่ผิดพลาดไม่ถูกต้อง กล่าวคือ จำนวนของอนาลอกต่อหนึ่งหน่วยของดิจิทัลไม่ถูกต้อง

2.3) ความเป็นเชิงเส้น (linearity) ซึ่งถ้าเกิดขึ้นแล้วจะทำให้เกิดความไม่แน่นอน

2.4) การเปลี่ยนแปลงในทิศทางเดียว (monotonicity) ทว่าถ้าเกิดการเพิ่มขึ้นของปริมาณทางแกนหนึ่งแต่อีกแกนหนึ่งมีค่าลดลง

2.5) เวลาในการเข้าสู่ภาวะคงตัว (settling time) เป็นเวลาที่ใช้ในการแปลงสัญญาณครบเริ่มตั้งแต่จุดที่สัญญาณเริ่มถูกแปลง จนกระทั่งสัญญาณเข้าสู่ภาวะคงที่

วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลชนิดนั้น มีอยู่หลายชนิด คือ

1) แบบวงจรอินทิเกรท (integrate types ADC)

- สรลปเทียบ
- สรลปคู่

2) แบบวงจรนับหรือเซอร์โว (counter of servo types ADC)

- แบบขั้นบันได (staircase ADC)
- แบบขั้นบันไดชนิดเคลื่อนตาม (tracking ADC)
- แบบซัดเซสซีฟ แอพพรอกซิเมท (successive approximatation ADC)

3) แบบวงจรขนาน (parallel types)

- แบบแฟลช (flash ADC)

ในรายละเอียดของแต่ละชนิดมีดังนี้

1) แบบอินทิเกรท อาศัยหลักการเปรียบเทียบแรงดันสัญญาณกับแรงดันอ้างอิง โดยนับสัญญาณพัลส์ที่กำเนิดขึ้นมาด้วยอัตราที่แน่นอนจะเริ่มนับตั้งแต่แรงดันเปรียบเทียบเป็นศูนย์ จนกระทั่งแรงดันเปรียบเทียบเท่ากับแรงดันสัญญาณและค่าที่จะเปรียบเทียบค่าสูงสุดจะเท่ากับแรงดันอ้างอิง การนับมีได้ 2 วิธีคือ

1.1) single slope เมื่อเริ่มทำการทำงาน s_1 จะเปิดวงจรทำให้วงจรกำเนิดสัญญาณแรมป์ มีแรงดันเพิ่มขึ้นตามเวลาขณะเดียวกัน วงจรนับจะนับสัญญาณนาฬิกาที่เข้ามาจนกระทั่งแรงดันของแรมป์ เท่ากับแรงดันอินพุท จึงหยุดการนับ ค่าที่นับได้คือค่าของคิวดิจิตอลที่ต้องการ วงจรนี้ยังมีข้อเสียคือ ความแม่นยำการแปลงยังขึ้นอยู่กับค่า R และ C ด้วย

1.2) dual slope เมื่อเริ่มทำการนับ s_2 จะถูกเปิดออกและสวิตช์ 2 ต่ออยู่ที่ V_{in} ทำให้ประจุถูกเก็บไว้ที่ C_1 โดยกระแสถูกกำหนดด้วยแรงดัน V_{in} กับค่า R เมื่อถึงเวลากำหนด S_1 จะเปลี่ยนไปอยู่ที่ V_{ref} ซึ่งมีค่าคงที่ ทำให้ประจุถูกคายออกด้วยอัตราที่แน่นอนจนกระทั่งหมด

2) แบบวงจรนับหรือเซอร์โว จะประกอบด้วยวงจรเปรียบเทียบ วงจรแปลงคิวดิจิตอลเป็นอนาลอกและวงจรนับ โดยวงจรนับเพิ่มค่าขึ้นเรื่อยๆ จนกระทั่งค่าเท่ากับหรือมากกว่าแรงดันอินพุทจึงหยุดนับ การทำงานในแต่ละชนิดมีความแตกต่างกันดังนี้

2.1) แบบขั้นบันได วงจรนี้จะเริ่มนับเพิ่มขึ้นในทางเดียวและจะเริ่มนับที่ศูนย์ทุกครั้ง เวลาในการนับจึงขึ้นอยู่กับขนาดของสัญญาณอินพุทด้วย



2.2) แบบขั้นบันไดชนิดเคลื่อนตาม ซึ่งจะแตกต่างจากแบบแรกคือสามารถนับได้ทั้งขึ้นและลง โดยคัดลอกจากการเปรียบเทียบแรงดันกับแรงดันลดลงต่ำกว่า เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาที่หุทของวงจรแปลงคิจคอลลเป็นอนาลอก ก็จะทำการนับค่าลง ถ้าแรงดันสูงกว่า ก็จะนับขึ้น และจะหยุดเมื่อแรงดันมีค่าใกล้เคียงกันมากที่สุด แต่วงจรนี้ก็ยังไม่สามารถแก้ไขข้อเสียนในเรื่องการแปลงสัญญาณที่แน่นอนอนาคิ ส่วนวงจรเหมือนแบบ ขึ้นอนาคิ



2.3) แบบชัคเซคซีฟ แอพรอกซิเมท เป็นวงจรที่เปลี่ยนจากวงจรมับ วงจรชัคเซคซีฟ แอพรอกซิเมท ริงิสเคอร์ (successive approximate register) ซึ่งถูกกระตุ้นด้วยสัญญาณนาฬิกา โดยการแปลงสัญญาณจะเริ่มจากการแปรค่าของบิตสูงที่สุดมาถึงบิตต่ำสุด โดยเริ่มมาที่ทุกบิตมีค่าเป็นศูนย์ก่อน เมื่อบิตาคแปรค่าจากศูนย์เป็นหนึ่งแล้ว ทาาให้แรงดันที่เปรียบเทียบสูงกว่าแรงดันอินพุท ก็ จะแปรค่าบิตนั้นกลับเป็นศูนย์ ถ้าบิตาคแปรค่าแล้วค่าคงยังมีค่าต่ำกว่า ก็จะคงค่าที่ค่าที่แรงดันเปรียบเทียบจะใกล้เคียงกับแรงดันอินพุทการแปลงในลักษณะนี้จะ าชเวลาในการแปลงแน่นอน

3) วงจรแบบขนาน

แบบแฟลช าชานกรณีที่ค้องการความเร็วสูงมากว วงจรนี้จะค้องาช วงจรเปรียบเทียบจำนวนมากเท่ากับ 2^*n-1 คิว เมื่อ n คือจำนวนบิตที่ค้อง การ วงจรเปรียบเทียบแต่ละคิวจะถูกค้องกับแรงดันอ้างอิงที่สอดคล้องกับข้อมูล ทางคิจคอลลค้องนั้น จะค้องมีวงจรที่ค้องค้องค้องจากคิวเปรียบเทียบแต่ละคิว เป็นสัญญาณคิจคอลล วงจรนี้มีข้อมุงยากมากในการผลิตลงไอซี เนื่องจากาชค้อมพารา เกอร์




วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลคอนเวอร์ชันเป็นดิจิทัล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับนักเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่าจะอย่างไรก็ตามหากพบผิดเป็นสิทธิของนักศึกษาที่แจ้งการทุกครั้งที่มีการนำไปใช้



วงจรป้อนกลับแบบวงจรถ่ายกลับเป็นดิจิทัลแบบอินพุต



วงจรป้อนกลับแบบวงจรถ่ายกลับเป็นดิจิทัลแบบซีทีเอชเอฟแบบอินพุต



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับอาจารย์และบุคลากรที่นำใบไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงสัญญาณดิจิทัลเป็นอนาล็อก

เมื่อข้อมูลที่ถูกประมวลผลเสร็จสิ้นแล้ว จะนำเอาผลมาใช้งานจา
เป็นค็องแปลงข้อมูลนั้นกลับมาเป็นอนาล็อกอีก วงจรแปลงนี้ผิดพลาดชนิด คือ


- 1) สวิตช์กระแส (current switching ADC)
- 2) สวิตช์แรงดัน (voltage switching ADC)
- 3) แลคเคอร์เนทเวอร์ค (ladder network)
- 4) สวิตช์ประจุ

1) สวิตช์กระแส ใช้ตัวต้านทานค่าต่างๆ ปรับกระแสที่ไหลจากจุดแรงดัน
อ้างอิง เข้าสู่จุดรวมบวก รอยบิตที่มีค่าจะใช้ความต้านทานสูง


2) สวิตช์แรงดัน ใช้ตัวต้านทานที่มีค่าเท่ากันมาต่อกัน แบ่งแรงดันเป็นจ
นวนชั้นเท่ากับ $2^n - 1$ ชั้น แล้วใช้วงจรเกทต่อกันเป็นสวิตช์เปิด ปิด รอยผล
ของการเปิดปิดสวิตช์จุดที่ต่อจากตัวต้านทานถึงวงจรขยายแบบบัพเพอร์เพียงจุด
เดียว

3) แลคเคอร์เนทเวอร์ค เป็นลักษณะผสมระหว่างแบบสวิตช์กระแสและแรง
ดันโดยจะใช้ความต้านทานเพียง 2 ค่า คือ R, 2R ต่อสลับกันเป็นขั้นๆ ทำให้
เกิดการแบ่งแรงดันที่แต่ละจุด และแต่ละจุดจะมีตัวต้านทานต่อเข้าไปยังวงจ
รวมบวก ซึ่งจะได้ผลบวกเป็นค่าแรงดัน วงจรนี้ตัวต้านทานที่ต่อเข้ามาเข้าวงจ
รวม จะต้องมีกระแสคงที่ตลอดเวลา จึงต้องต่ออัทกราวด์ เมื่อบิตนั้นเป็นศูนย์
และต่อเข้าขาลของออปแอมป์ เมื่อมีค่าเป็นหนึ่ง เพราะออปแอมป์มีค่าแรงดัน
เท่ากับกราวด์


4) สวิตช์ประจุ การต่อตัวเก็บประจุร่วมกับวงจรที่เหมาะสมก็สามารถสร้าง
วงจรแบ่งแรงดันได้ วงจรนี้เหมาะกับการสร้างคีย์เทคโนโลยีแบบมอส เนื่อง
จากสามารถสร้างตัวเก็บประจุได้ง่าย



วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแบบทวิภาคี



วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแบบทวิภาคี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ร้องทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแบบทวิภาคี

การรับส่งข้อมูลแบบอนุกรม

การรับส่งข้อมูลแบบอนุกรมเป็นการส่งข้อมูลในลักษณะที่ข้อมูลถูกส่งเรียงไปเป็นขบวนของสัญญาณดิจิทัลในขนาดที่เป็นบิตหรือเป็นกลุ่มบิต ซึ่งบิตค่าเปรียบของการส่งลักษณะนี้คือเป็นการส่งที่ช้าสายสัญญาณในการส่งน้อยมากและสามารถส่งได้เป็นระยะทางไกลอีกด้วย

การส่งข้อมูลแบบดิจิทัลมีการส่งได้ 2 ลักษณะคือ

- 1) การรับส่งแบบซิงโครนัส (synchronous)
- 2) การรับส่งแบบอะซิงโครนัส (asynchronous)

การส่งข้อมูลแบบอะซิงโครนัสเป็นที่นิยมมากกว่า เพราะว่าง่ายต่อการใช้งาน และมีความถูกต้องของข้อมูลสูง

การรับส่งข้อมูลแบบอะซิงโครนัส

ในการรับส่งข้อมูลนั้นได้มีการกำหนดมาตรฐานของรูปแบบการส่งไว้ซึ่งเรียกว่าโปรโตคอล (protocol) ซึ่งมีลักษณะดังนี้

1) บิตเริ่มต้น (start bit) เป็นบิตนำของข้อมูลที่จะส่งหรือรับ มีสถานะต่างจากสภาวะปกติ (mark state) ซึ่งมีสถานะเป็นหนึ่งใน 1 โดยบิตเริ่มต้นมีสถานะเป็นศูนย์

2) จำนวนบิตของข้อมูลที่จะใช้ในการรับส่ง ซึ่งสามารถเลือกได้คือขนาด 7 บิตและ 8 บิต ซึ่งจะใช้เป็นมาตรฐาน

3) บิตพาราคี (parity bit) บิตนี้จะแสดงว่าผลรวมของจำนวนบิตที่เป็นหนึ่งว่ามีเป็นจำนวนคู่หรือคี่ ซึ่งในการใช้นั้นสามารถเลือกได้ว่าจะใช้จำนวนคู่หรือคี่

4) บิตหยุด (stop bit) เป็นบิตสุดท้ายของการส่ง 1 บิต ซึ่งจะแสดงว่าการส่งสิ้นสุดงานหนึ่งบิตแล้ว มีสถานะเดียวกับ mark state

สำหรับพอร์ทที่ใช้ในการรับส่งข้อมูลแบบอนุกรมประกอบด้วยส่วนสำคัญต่าง ๆ เช่น

1) สัญญาณอัตราการของการส่ง (baud rate) ซึ่งได้กำหนดค่ามาตรฐานไว้ได้แก่ 9600, 4800, 2400, 1200, 600, 300, 150, 110, 75 baud/sec เพื่อพอร์ทที่ทำการรับส่งสามารถทำงานประสานกันได้อย่างถูกต้อง

2) สัญญาณควบคุมจากระบบประมวลผลส่วนกลาง (กรณีใช้ร่วมกับหน่วยประมวลผลส่วนกลาง) ซึ่งเป็นสัญญาณกำหนดการปฏิบัติงาน

3) สัญญาณควบคุมเริ่ม/หยุด หรืออนุกรมสามารถเข้าร่วมกับระบบเริ่ม/หยุด ซึ่งจะสามารถทำการส่งมีประสิทธิภาพดีขึ้น คือ สามารถส่งได้ในระยะไกลขึ้นโดยจะมีเริ่ม/หยุดเป็นหน่วยประสานงานทั้งในการรับและการส่ง (ระบบนี้อาจจะต่อรวม

กับเครื่องช่วยบริหารพอร์ทได้) สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) ส่วนเก็บข้อมูลชั่วคราวและการแปลงข้อมูล เนื่องจากในระบบคอมพิวเตอร์หรือในระบบไมโครโปรเซสเซอร์ที่ว้าบจะมีการรับส่งข้อมูลแบบขนาน ดังนั้นข้อมูลที่ไ้ค้จากการรับแบบอนุกรมจะต้องทำการแปลงให้อยู่ในแบบขนานเสียก่อน ักยจะมีชิพหรือสเก็ททำหน้าที่เลื่อนบิทเข้ามาเก็บในหน่วยความจำชั่วคราว (buffer) ก่อนที่จะถูกส่งไปยังระบบไมโครโปรเซสเซอร์ ส่วนานการส่งข้อมูลนั้น ข้อมูลที่ไ้ค้จากระบบไมโครโปรเซสเซอร์จะต้องถูกแปลงเป็นแบบอนุกรมเสียก่อนที่จะถูกส่งออกไป

เนื่องจากสัญญาณเอาต์พุตจากไอซีต่างๆมีระดับสัญญาณเป็น 0 และ 5 โวลต์ บินช่วงของสัญญาณซึ่งมีขนาดค่าคั้งนั้นสัญญาณรบกวนจึงสามารถรบกวนต่อสัญญาณไ้ได้ง่าย จึงไ้ค้มีการตกลงมาตรฐานใหม่ซึ่งในระบบ RS-232 ไ้ค้กำหนดค่าไ้ระดับสูงของสัญญาณไ้มีขนาดเป็น -5 โวลต์ ถึง -15 โวลต์ และในระดัค่าของสัญญาณไ้มีขนาดเป็น 15 โวลต์ ถึง 5 โวลต์ ซึ่งในระบบ RS-232 นี้ความค้ำานทานต่อสัญญาณรบกวนมากกว่าในระบบ TTL ที่ว้าบจึงมีความเหมาะสมในการรับส่งสัญญาณในระยะทางไกลไ้ค้ไ้กว่า

สัญญาณที่สำคัญที่ไ้ใช้ในระบบ RS-232 ไ้ค้แก่

- ขารับข้อมูล (RXD) และขาส่งข้อมูล (TXD)
- ขาสัญญาณควบคุมเริ่มค้ำางว้า ใช้ในการประสานงานกับระบบเริ่ม ไ้ค้
- RST (REQUEST TO SEND) คู่กับ CTS (CLEAR TO SEND)
- DTR (DATA TERMINAL READY) คู่กับ DST (DATA SET READY)

ักยจะมีการส่งสัญญาณออกมาเรียกและมีการส่งสัญญาณตอบรับการค้ค้ต่อการสื่อสาร ักยไ้ใช้ระบบการรับส่งข้อมูลแบบอนุกรมนี้จึงเหมาะสมกับการสื่อสารในระยะทางไกลไ้ ักยผ่านทางเครือข่ายต่างๆ เช่นเครือข่ายโทรศัพท์ เป็นต้น

รายละเอียดของอุปกรณ์ที่มีการใช้งานในระบบ

เนื่องจากอุปกรณ์แต่ละตัวก็จะมีหลักการในการทำงานและสถาปัตยกรรมของตัวมันมาเหมือนกันทำให้การใช้งานแตกต่างกันออกไป และการออกแบบระบบทั้งส่วนของ hardware และ software ก็ต้องเป็นไปตามข้อกำหนดของอุปกรณ์ที่ใช้งานจึงมีความจำเป็นที่ต้องรู้ถึงคุณสมบัติของอุปกรณ์ที่จะใช้ ซึ่งสามารถแยกออกได้ ดังนี้คือ

1)cpu 8031 ซึ่งถือได้ว่าเป็นหัวใจของระบบ front end data acquisition ซึ่งเป็น MCS(microcontroller single chip)ของบริษัท intel ซึ่งมีรายละเอียดดังนี้

- เป็น cpu ขนาด 8 bit
 - มีวงจร oscillator และวงจรสร้าง clock อยู่ในตัว
 - มี i/o line 32 line
 - ความสามารถขยาย data memory (ram) ได้ถึง 64 kbyte
 - ความสามารถขยาย program memory (rom) ได้ถึง 64 kbyte
 - มี timer/counter ขนาด 16 bit 2 ตัว
 - การติดต่อกับ serial port ใช้วิธี full duplex
 - การทำงานหาแบบ boolean coprocessor (คือการทำงานได้ทีละบิต)
- งาน 8031 จะมี register ที่ใช้งานต่าง ๆ ซึ่งเรียกรวมว่า SFR (special function register) ซึ่งจะมี register ต่าง ๆ ดังนี้คือ
- acc (accumulator) ใช้ในการทำงานทางคณิตศาสตร์
 - b ใช้ในการคูณกับหารหรือจะทำการเก็บข้อมูลเหมือนข้อมูลอื่นก็ได้
 - PSW (program status word) มีขนาด 8 bit ซึ่งแต่ละบิตมีค่าดังนี้คือ
 - bit1 เป็น reserved bit
 - bit2 เป็น overflow flag
 - bit3,4 เป็น register bank select เพื่อเลือกการทำงานของ register bank
 - bit5 เป็น flag
 - bit6 (ac) เป็น auxillary carry flag
 - bit7 เป็น carry flag
 - stack pointer (sp) เป็น register ขนาด 8 bit เพิ่มและลดค่าโดยการ push, pop และเมื่อมีการ reset ค่าใน sp = 07h ซึ่งจะเห็นว่าเมื่อมีการ reset แล้วจะเริ่มทำงานที่ค่าหนึ่ง 08h

-dptr (data pointer) เป็น register ขนาด 16 bit ใช้ในการเก็บ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในเพื่อการศึกษาเท่านั้น ไม่สามารถมีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

address ประกอบด้วย dph,dpl ซึ่งจะมีการทำงานทีละ 16 bit หรือ 8 bit ก็ได้

-port0 - port3 เป็น port ในการทำงาน

port0 เป็นทั้งขา address,data ก็ได้ถ้าเป็น address จะเป็น address ในส่วนของ least significant byte ซึ่งการทำงานเป็นส่วนใดขึ้นกับ ALE signal(address latch enable) จาก 8031 ซึ่งจะกล่าวถึงรายละเอียดในภายหลัง

port1 ในที่นี้จะใช้เป็น port ที่รับข้อมูลจาก i/p port

port2 ทางหน้าที่เป็น address ในส่วนของ msb(most significant byte)

-ip(interrupt priority control)ใช้ในการจัดลำดับการทางานของ interrupt ซึ่งแต่ละบิตมีความหมายดังนี้คือ

bit0 = external interrupt 0 priority level (PX0)

bit1 = timer 0 interrupt priority level (PT0)

bit2 = external interrupt 1 priority level (PX1)

bit3 = timer 1 interrupt priority level (PT1)

bit4 = serial port interrupt priority level (PS)

bit5 = timer 2 interrupt priority level (PT2)

bit6,7 = reserved bit

-ie(interrupt enable) ใช้ในการ enable interruptแต่ละบิตมีความหมายดังนี้คือ

bit0 เป็น EX0, bit2 เป็น EX1 (EX0, EX1 เป็นการ enable, disable external interrupt 0, 1 ตามลำดับ)

bit1 เป็น ET1, bit3 เป็น ET2 (เป็นการ enable หรือ disable timer 1, 2)

bit5 เป็นการ enable, disable serial port interrupt ถ้าเป็น 0 = disable

bit6 เป็น reserved bit

bit7 (EA) เป็นการ enable, disable interrupt

-tmod(timer/counter mode control)ใช้ในการเลือก mode การทางานของ timer/counter โดยจะมีรายละเอียดในแต่ละบิตคือ

bit0 - bit3 เป็นของ timer0

bit4 - bit7 เป็นของ timer1 ซึ่งในแต่ละบิตจะมีความหมายคือ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

bit0,1 เป็นการเลือก operating mode ซึ่งมี 3 mode คือ 0,1,2 และถ้ามีการตั้ง bit0,1 ให้เป็น 1 ทั้งคู่จะทาให้ timer/counter หยุดทำงาน

bit2 เป็น 1 แสดงถึงการทำงานเป็น counter ถ้าเป็น 0 เป็น timer

bit3 เป็น gating control ในที่นี้ถ้ามีการอ้างอิงกำหนดค่าให้เป็น 0 -tcon(timer/counter control register) ใช้ในการควบคุมการทำงานของ timer/counter ซึ่งจะแบ่งออกเป็น bit ต่างๆ ดังนี้คือ

bit0,2(bit IT0,IT1) เป็น interrupt0,1 type control bit คือการเลือกขอบของสัญญาณที่จะใช้ interrupt

bit1,3(bit IE0,IE1) เป็น interrupt0,1 edge flag

bit4,6(bit TR0,TR1) เป็น timer0,1 run control bit ตั้งโดยใช้ software ให้ timer on/off

bit5,7(bit TFO,1) timer0,1 overflow flag

-th0,tl0 timer/counter0 ที่ high byte,low byte

-th1,tl1 timer/counter1 ที่ high byte,low byte

-rcap2h,rcap2l timer/counter2 capture register high byte กับ low byte

-scon(serial control register) ใช้ควบคุมการทำงานของ serial port แต่ละบิตมีค่าดังนี้คือ

bit0 = received interrupt flag(ri)

bit1 = transmit interrupt flag(ti)

bit2,3 = tb8,rb8 ตามลำดับเป็น data bit ที่ 9 ในการใช้งาน mode 2,3

bit4 = enable serial reception(ren)

bit5,6,7 = การกำหนด mode ในการทำงานของ serial port (mode 0,1,2,3)

-sbuf(serial buffer) เป็นที่เก็บข้อมูลก่อนที่จะมีการส่งและมาจาก serial port แบ่งออกเป็น 2 ส่วนคือ

received buffer register เป็นตัวที่ดำเนินการเก็บข้อมูลที่จะส่งเข้ามาที่ตัว front end

transmit buffer register เป็นตัวที่ดำเนินการเก็บข้อมูลที่จะทำการส่งไปที่ภายนอก

-pcon(power control register) เป็นส่วนที่จะใช้ในการตั้งค่าใช้สอยขั้นด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ละบิตจะมีความหมายดังนี้คือ :

bit0 = idle mode bit (IDL) เป็นส่วนที่จะใช้ในการกำหนด mode การทำงานของ idle mode operation

bit1 = power down bit (PD) เป็นส่วนที่ใช้ในการกำหนด mode การทำงานของ power down operation

bit2 = general purpose flag bit (gf0)

bit3 = general purpose flag bit (gf1)

bit4,5,6 = reserved bit

bit7 = SMOD เป็นการกำหนดค่า baud rate ถ้าเป็น 1 จะเป็น double baud rate ในการทำงานใน mode1,2,3



SERIAL INTERFACE

การทำงานของ serial port เป็นลักษณะของ full duplex ซึ่งสามารถทำการส่งและรับข้อมูลได้ในขณะเดียวกันและสามารถทำการอ่านข้อมูลมาเก็บที่ buffer ได้ ทว่าการอ่านข้อมูล byte ที่ 2 โดยข้อมูลที่ติดแรกยังไม่ได้ส่งออกไปจาก buffer (แต่ถ้าข้อมูล byte ที่ 2 ถูกอ่านข้อมูลโดยข้อมูล byte ที่ 1 ยังไม่ได้อ่านออกไปข้อมูล byte ที่ 2 จะเขียนทับ byte 1)

การอ่านเขียนข้อมูลของ serial ต้องผ่าน sbuf เสมอ

mode การทำงานของ serial port มีดังนี้คือ

1) mode 0 จะเป็นการรับและส่งข้อมูลขนาด 8 bit และทำการส่ง LSB ก่อนใน mode นี้จะมีการกำหนดค่า baud rate ไว้แน่นอนแล้วคือ 1 ใน 12 เท่าของ oscillator freq

2) mode 1 มีการส่งและรับข้อมูลที่ละ 10 bit โดยมี 1 start bit(0) ข้อมูล 8 bit(ส่ง LSB ก่อน)และมีการส่ง stop bit(1) การส่งข้อมูลจะส่ง LSB ก่อนส่วนในการรับข้อมูลจะต้องมีการรับ stop bit เข้ามาที่ RB8 ใน SCON การทำงานใน mode นี้จะแปรค่า baud rate ได้

3) mode 2 มีการส่งและรับข้อมูลที่ละ 11 bit โดยมี 1 start bit(0), 8 data bit, 1 stop bit(1), 1 programmable bit(bit 9) โดยในบิตนี้จะถูกส่งไปที่ TB8 (SCON) จะมีค่าเป็น 0,1 ส่วนค่า parity bit (ใน PSW) ซึ่งจะถูกส่งออกมาที่ bit นี้ ส่วนในการรับข้อมูลข้อมูลในบิตนี้ จะถูกส่งไปที่ RB8 (SCON) ค่า baud rate จะสามารถแปรค่าได้

4) mode 3 มีการรับส่งข้อมูลที่ละ 11 bit โดยมี 1 start bit(0), 8 data bit, 1 stop bit(1) ส่วนบิตที่ 9 เป็น programmable bit การทำงานใน mode นี้จะเหมือน mode 2 แต่ค่า baud rate แปรค่าได้มากกว่า

การ reset ใน 8031 นี้จะทำก็ได้ก็ต่อเมื่อมีการต่อขา RST มีค่าเป็น 1 อย่างน้อย 2 machine cycle เมื่อมีการ reset จะเกิด internal reset โดย internal reset นี้จะเกิดที่ cyc;e ที่ 2 และจะเกิดการทาส์งานกว่า RST เป็น 0 แต่การ reset จะไม่มีผลกับ internal ram และจะทำการเริ่มงานที่ address 0007h

TIMING ในการทำงานของ CPU 8031

timing ในการทำงานของ cpu 8031 จะใช้ machine cycle ซึ่งในแต่ละ machine cycle จะประกอบด้วย 6 state ซึ่งในแต่ละ state ประกอบด้วย 2 phase (phase1,2) โดยในแต่ละเฟสจะใช้เวลา 1 clock (oscillator period) ซึ่งในระบบนี้จะใช้ crystal ขนาด 12 MHz จึงมีผลทำให้ 1 machine cycle ใช้เวลา 1 ไมโครวินาที และการทำงานในส่วนของการคิดศาสตร์และตรรกศาสตร์จะเกิดที่ phase1 ส่วนของการย้ายข้อมูลของ internal register จะเกิดที่เฟส2 และขณะที่ 8031 จะส่ง address ออกมาที่ภายนอกจะมีการส่ง ALE ออกมาข้อมูลที่อยู่มาจาก port0 จะเป็น address ส่วนกรณีที่ต้องการติดต่อกับ external memory (มี 2 ส่วนคือ rom, ram ซึ่งในแต่ละส่วนจะมีการติดต่อกันเหมือนกัน) โดยในส่วนของการ rom ต้องมีการส่ง PSEN (program strobe enable) ออกมาจากตัว 8031 และในส่วน rom จะทำการอ่านเท่านั้น ซึ่ง ALE จะถูกส่งออกมา 2 ครั้งใน 1 machine cycle และเมื่อมีการ enable ALE(1) ก็จะมีการตรวจสอบว่าต้องการติดต่อกับ rom ก็ต้องมีการส่ง PSEN (enable '0') ออกมาด้วย จึงเปรียบได้ว่า PSEN คล้ายกับ read จาก cpu PSEN นั้นจะถูกสร้าง 2 ครั้งใน 1 machine cycle ส่วนในกรณีของการติดต่อกับ ram จะมีการส่ง RD, WR จาก 8031 และไม่มี PSEN จาก 8031

การติดต่อกับส่วนของ program memory จะใช้ address 16 bit เท่านั้นแต่ถ้าติดต่อกับส่วนของ data memory จะทำได้ทั้ง 8bit, 16 bit (การติดต่อบน 16 bit ใช้ในการติดต่อกับ internal, external ram ก็ได้)

ในกรณีที่มีการ interface ระหว่าง cpu กับส่วนใดก็ตามถึงถึงการ drive ที่ 8031 ทำได้คือ

-o/p buffer port1,2,3 drive ได้ 4 LSTTL

-o/p buffer port0 drive ได้ 8 LSTTL

คำสั่งที่มีการอ่านใน 8031 นั้นบางคำสั่งจะมีลักษณะของ

read-modified-write คือมีการอ่านจากในส่วนของการ latch ไปทำ ความคำสั่งแล้วทำการเขียนค่าใหม่ไปที่ตัว latch (ไม่ได้อ่านจากขา port) เช่นคำสั่งพวก anl, orl, xrl, jbc, cpl, inc, dec, djnz, mov bit, clr, set เป็นต้น

mode การทำงานของ timer/counter ใน 8031 มีลักษณะดังนี้คือ

1) mode 0 ใน mode นี้จะใช้ 13 bit ของ register ซึ่งจะเริ่มจากทุก bit เป็น 1 จนถึงทุก bit เป็น 0 ซึ่งเมื่อมีค่าเป็น 0 จะไปทำการ set

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

timer interrupt flag (tf1) 13 bit ของ register จะใช้ 8 bit ของ TH1 5 bit ของ TL1 :

2) mode1 เหมือน mode0 แต่ใช้ register 16 bit (8 bit ของ TH1, 8 bit ของ TL1)

3) mode2 เป็น 8 bit counter ซึ่งเก็บใน TL1 และเมื่อค่าใน TL1 เป็น 0 จะทำการ auto reload ค่าใน TH1 และเมื่อมีการ reload ค่าใน TH1 ใหม่นั้นจะมีการเปลี่ยนค่าใน TH1

4) mode3 เป็นการเค็ม 8 bit ใน timer/counter



ขบวนการควบคุม

ขบวนการควบคุม เป็นขบวนการที่จะควบคุมสัญญาณ เพื่อทำให้เอาต์พุตของขบวนการที่ถูกควบคุมให้มีค่าประมาณจุดกำหนด (set point) สำหรับตัวควบคุมทั้งหมดจะขึ้นอยู่กับพื้นฐานคือการสร้างค่าสัญญาณผิดพลาด (error signal) ขึ้น คือ

$$E = SP - PV \quad ; \quad SP = \text{set point}$$

ซึ่งจุดประสงค์ของขบวนการควบคุมคือพยายามทำให้ค่าผิดพลาดนี้มีค่าเข้าใกล้ศูนย์ที่สุด

การควบคุมที่ง่ายที่สุดคือขบวนการปิดหรือเปิดเพื่อลดค่าผิดพลาด แต่อาจจะทำให้ระบบภายนอกนั้นทำงานผิดพลาดขึ้น ดังนั้นการควบคุมที่ดีกว่าวิธีเปิดเปิดระบบ เป็นลักษณะที่มีการคิดแบค (feed back) คือมีการนำเอาเอาต์พุตที่แล้วมาเข้าในการควบคุมด้วย ซึ่งการคิดแบคนี้มีการคิดแบคแบบบวก (positive) และการคิดแบคแบบลบ (negative)


ระบบควบคุมที่ทำงานดีกว่าระบบเปิดเปิดมีหลายประเภท ได้แก่

-proportional control (P) จะทำให้สัญญาณเอาต์พุตมีการเปลี่ยนแปลงแบบเชิงเส้น (linear) ด้วยค่าผิดพลาดที่มีค่าน้อยมากหรือประมาณศูนย์ ซึ่งค่าผิดพลาดนี้สามารถลดลงได้ด้วยการเพิ่มค่าอัตราขยาย (gain) แต่จะทำให้ proportional band ลดลง

-integral control (I) ค่าผิดพลาดที่มีขนาดใหญ่นั้นเนื่องจากการเปลี่ยนแปลงอย่างรวดเร็วค่าเอาต์พุต ค่าเอาต์พุตนี้จะเปลี่ยนแปลงจนกระทั่งค่าเอาต์พุตมีค่าเป็นศูนย์ การที่ค่าผิดพลาดมีค่าเป็นศูนย์ได้นั้นเนื่องจากการควบคุมแบบ integral การควบคุมแบบ integral นี้อย่างเดียวจะทำงานช้า แต่ก็เป็นการควบคุมที่ดี และสามารถนำมาควบคุมรวมกับการควบคุมแบบ proportional (PI)

-derivative control การควบคุมแบบนี้จะมีผลต่ออัตราเปลี่ยนแปลงของเอาต์พุตที่มีค่าสูงๆ ซึ่งอัตราเปลี่ยนแปลงนี้ถ้ามีค่าสูงเกินไปจะทำให้ค่าผิดพลาดมีค่าสูง


การควบคุมทั้ง 3 แบบนี้ สามารถรวมกันเป็นการควบคุมแบบสามภาคเป็นการควบคุมแบบ PID (three-mode-control) ซึ่งเป็นการควบคุมที่ดีที่สุดระบบหนึ่ง และระบบนี้สามารถให้ค่า transient ที่ดีและให้ค่าเอาต์พุตที่สภาวะคงที่ (steady state) มีค่าใกล้จุด set point ที่สุด



BLOCK DIAGRAM ของระบบการควบคุม

การควบคุมแบบ PID (PID controller)

PID control เป็นวิธีที่ถูกนำมาใช้อย่างกว้างขวางในงานอุตสาหกรรม เพราะว่าการควบคุมแบบนี้คือต้องการข้อมูลค่าเซ็นเซอร์การต่อขามาก และวิธีการพิจารณาค่าพารามิเตอร์ต่างๆก็เป็นที่ยุ้จกกันดีและเข้าาจดินาค่างาย



$G_c(S)$ คือการควบคุมแบบ 3 เทอม และค่าควบคุมซึ่งถูกออกแบบมาใช้งานนั้น

รูปแบบของระบบควบคุมแบบ PID (The PID Algorithm)

ระบบควบคุมแบบ PID นี้ สามารถเขียนในรูปของสมการาคัดังนี้

$$G_c(S) = M(S)/E(S) = K_c(1 + 1/T_i s + T_d s) \text{ ----- (1)}$$

เมื่อ K_c คืออัตราขยายของค่าควบคุม

T_i คือintegral action time

T_d คือderivative action time

ระบบควบคุมสามสมการข้างกันนี้จะเป็นระบบแบบideal เพราะว่าสมมติว่าการควบคุมทั้ง 3 อย่างนี้ (P,I,D) ไม่ขึ้นต่อกัน

ระบบสมการของระบบควบคุมแบบ PID (Ideal PID Control)

จากสมการที่(1) สามารถเขียนในรูปของเวลา(time domain)

จะาคัดังสมการ

$$m(t) = K_c T_d (de(t)/dt) + K_c e(t) + K_c / T_i (\int e(t) dt) \text{ ---- (2)}$$

จากสมการที่(2) จะสามารถแปลงาให้อยูาในรูปของสมการแบบไม่ต่อเนื่องาคัด ซึ่งวิธีหนึ่งซึ่งสามารถหาาคัดคือการใช้การหาอนุพันธ์ลาตบที่หนึ่ง(frist order finite difference) จะสามารถเขียนาคัดังสมการ

$$(df/dt)|_k = (f_k - f_{k-1})/\Delta t \quad , \quad \int e(t) dt = \sum_{k=0}^n e_k \Delta t \text{ --- (3)}$$

เพื่อนาไปใช้กับสมการที่(2) จะาคัด

$$m(n) = K_c [T_d (e_n - e_{n-1})/\Delta t + e_n + (\sum_{k=0}^n e_k \Delta t)/T_i] \text{ ----- (4)}$$

ซึ่งจะาคัดหาราคัดเอร์ใหม่ขึ้นมาเป็น three term control

$$K_c = K_c \quad (\text{propotional term})$$

$$K_i = K_c * T_s / T_i \quad (\text{integral term})$$

$$K_d = K_C * T_d^2 / T_S \quad (\text{differential term})$$

เมื่อ $T_S = \Delta t$ เท่ากับช่วงเวลาในการสุ่มค่า (sampling interval) แล้วกำหนด $S_n = S_{n-1} + e_n$; $S_n =$ ผลรวมของค่าผิดพลาด จะสามารถเขียนสมการ (4) ได้เป็น

$$m(n) = K_P e_n + K_I S_n + K_D (e_n - e_{n-1}) \quad \text{----- (5)}$$

ในทางปฏิบัติจริงแล้ว ช่วงเวลาของการสุ่ม T_S จะขึ้นความเร็วนับกับการทำงานของเครื่องคอมพิวเตอร์ ดังนั้นในการปฏิบัติจะต้องมีการกำหนดค่าช่วงเวลาที่อยู่บนค่าที่ต้องการและสามารถที่จะทำได้

งานควบคุมจะมีวิธีต่างๆที่ใช้ในการเชิงวิเคราะห์ของระบบได้แก่

- polling
- การรับ interrupt จากภายนอก
- การ ballst coding
- การารใช้สัญญาณ real time clock

สำหรับ 2 วิธีแรกคือ polling และ interrupt จะใช้การส่งสัญญาณเมื่อพร้อมที่จะทำการควบคุมซึ่งสัญญาณนี้จะถูกส่งในช่วงของการสุ่มแต่ละครั้ง แต่สำหรับข้อแตกต่างระหว่าง 2 วิธีนี้คือการ polling เครื่องคอมพิวเตอร์ที่ใช้ในการควบคุมจะทำการอ่านข้อมูลซ้ำเป็นรอบ แต่ส่วนวิธี interrupt นั้นจะแตกต่างคือเครื่องจะทำการอ่านเมื่อมีสัญญาณ interrupt ส่งเข้ามาบอกเครื่องคอมพิวเตอร์

วิธีการ polling จะเหมาะสมกับระบบเล็กกว่าเท่านั้น แต่ก็มีประโยชน์ในการเขียนโปรแกรมซึ่งสะดวกกว่า

การควบคุมแบบ PID ในทางปฏิบัติ

ในทางปฏิบัติการควบคุมจะไม่เป็นไปตามสมการที่กล่าวมาแล้วในคอนัน ดังนั้นจะต้องมีการปรับปรุงที่ใช้ในทางปฏิบัติ ซึ่งสรุปได้เป็นหัวข้อใหญ่ดังนี้

- (1) bumpless transfer
- (2) saturation (integral wind-up)
- (3) noise
- (4) modified integral and derivation calculation

(1) bumpless transfer

จากสมการที่ (1) นั้น ในสภาวะคงที่ (steady state) สมมติว่ามีค่าผิดพลาดเป็นศูนย์ (zero error) แต่ในทางปฏิบัติจะไม่เป็นเช่นนั้น ดังนั้นจากสมการที่ (1) จึงต้องมีการเพิ่มค่าคงที่ปรับหนึ่งพจน์เพื่อแทนค่าผิดพลาดที่ไม่เป็นศูนย์ในสภาวะคงที่นี้ จะได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$m_n = K_p e_n + K_i S_n + K_d(e_n - e_{n-1}) + MV$$

ขนาดของ MV คัดจากจุดปฏิบัติการของตัวควบคุม ซึ่งในสภาวะคงที่ MV จะแปรตามรหาคด้วย

ซึ่งวิธีแก้ปัญหานี้คือ จากสมการที่(1) นำมาหาการอนุพันธ์ จะได้

$$dm(t)/dt = K_c(de(t)/dt) + K_i e(t) + K_d(d^2e(t)/dt^2) \text{ ---- (6)}$$

ซึ่งค่าอนุพันธ์นั้น $dm(t)/dt$ สามารถแทนด้วย $m_n - m_{n-1}$

จากสมการที่(4) จะได้

$$\Delta m_n = m_n - m_{n-1} = K_c[(e_n - e_{n-1}) + \Delta t/T_i * e_n + T_d/\Delta t * (e_n - 2e_{n-1} + e_{n-2})] \text{ ---- (7)}$$

ซึ่งแทนค่า Δt ด้วย T_s ได้

$$\Delta m_n = K_c[(1 + T_s/T_i + T_d/T_s)e_n - (1 + 2 * T_d/T_s)e_{n-1} + T_d/T_s * e_{n-2}] \text{ ---- (8)}$$

กำหนดค่า $k_1 = K_c(1 + T_s/T_i + T_d/T_s)$

$$k_2 = -(1 + 2 * T_d/T_s)$$

$$k_3 = T_d/T_s$$

$$\Delta m_n = k_1 e_n + k_2 e_{n-1} + k_3 e_{n-2} \text{ ---- (9)}$$

จากสมการที่(9) สามารถนำมาเขียนเป็นสมการที่ง่ายมาก

ถ้ากำหนดค่าที่ $e_n = r - c_n$ เมื่อ $r =$ จุดกำหนด(set point) จาก

สมการ(8) จะเห็นได้ว่าค่า r ซึ่งจะต้องคงที่จะปรากฏในเทอมอินทิกรัลเท่านั้น ดังนั้นงานการปฏิบัติงานควรต้องกำหนดค่า T_s/T_i มีค่าเท่ากับศูนย์หรือมีค่าน้อยมาก

(2)การอิ่มตัว(saturation)

งานทางปฏิบัติค่า m นั้นจะถูกจำกัดโดยข้อบังคับทางกายภาพของระบบ ซึ่งถ้าค่าค่าวางมีค่าเกินกว่าค่าทางเอาต์พุตสูงสุดจะทำให้ประสิทธิภาพของการควบคุมเสียหาย ดังนั้นงานการออกแบบระบบที่ดีจะต้องแน่ใจว่า เหตุการณ์นี้จะเกิดขึ้นเฉพาะสภาวะที่ผิดปกติเท่านั้น

งานขบวนการที่มีการทำงานที่สูงหรือต่ำกว่าจุดกำหนดมากกว่านั้น จะยากที่จะบังคับว่าระบบคงสภาพที่ไว้ค้อออกแบบไว้ อย่างเช่นถ้าเลือกการควบคุมแบบ PI ค่าเทอมของอินทิกรัลจะสูงขึ้นมาก ในขณะที่ข้อมูลทางอินพุตสูงขึ้น แต่เมื่อค่าอินพุตสูงกว่าจุดสูงสุดที่กำหนดไว้ ค่าอินทิกรัลกลับลดลงแม้อินพุตจะสูงขึ้นไปอีกตาม ดังนั้นค่าอินทิกรัลจึงเป็นส่วนที่รักษาสภาวะทางเอาต์พุต ณ จุดสูงสุดที่ไว้กำหนดไว้ซึ่ง

ผลลัพธ์นี้เรียกว่า integral saturation หรือ integral wind-up ซึ่งเทคนิคแบบนี้มีหลายแบบเช่น จากขีดข้อกำหนด คือถ้าค่าผลรวมของค่าผิดพลาดสูงกว่าจุดกำหนดค่าผิดพลาดนั้นก็เท่ากับค่าสูงสุดหรือถ้าต่ำกว่าค่ากำหนดค่าผิดพลาดรวมเท่ากับค่ากำหนดค่าสุด

(3) สัญญาณรบกวน(noise)

สัญญาณรบกวนที่ถูกสร้างขึ้นอาจจะมีความถี่ซึ่งสามารถไปรบกวนต่อสัญญาณในระบบและช่วงเวลากการสุ่ม(sampling interval)ได้ ซึ่งในการลดสัญญาณรบกวนกระทำโดยการต่อ filter เข้าไปก่อนการสุ่มสัญญาณซึ่งรูปสมการลำดับที่หนึ่งของ filter ที่ใช้คือ

$$G(S) = 1/(1+T_f*S) \text{ เมื่อ } T_f = T_s/2$$

ซึ่งจะสามารถลดสัญญาณรบกวนลงได้ถึง 90%

(4) modifies integral and derivation calculator

ความเรียบของสัญญาณ(smoothing)จะสามารถทำได้โดยวิธีอนุพันธ์เพื่อหาค่าเฉลี่ยของสัญญาณซึ่งได้จากการสุ่ม เทคนิคหนึ่งที่ใช้กันมากคือ four-point center difference method โดยกำหนด

$$de/dt = \Delta t/T_s = 1/6*T_s*(e_n+3*e_{n-1}-3*e_{n-2}-e_{n-3}) \text{ ---(10)}$$

แทนสมการที่(10)ลงในสมการที่(4)

$$m_n = K_c[T_d/(6*T_s)*(e_n+3*e_{n-1}-3*e_{n-2}-e_{n-3})+e_n+T_s/T_i*\sum_{k=0}^n e_k] \text{ ---(11)}$$

และกำหนด $S_k = S_{k-1} + e_k$

$$m_k = P_1 e_k - P_2 e_{k-1} - P_3 e_{k-2} + P_4 e_{k-3} \text{ ---(12)}$$


โดยที่

$$P_1 = 1 + (K_c*T_d/6/T_s) ; P_2 = (K_c*T_d)/(2*T_s)$$

$$P_3 = (K_c*T_d)/(6*T_s) ; P_4 = (K_c*T_s)/T_i$$

การปรับแต่งและการเลือกช่วงเวลากการสุ่ม

(tuning and choose of sample interval)



บทที่ 3

ส่วนประกอบของระบบ

-รายละเอียดของส่วนของ hardware

- 1) block ของการทำงานของ cpu 8031
- 2) block ของการทำงานของการ decode ส่วนของการติดต่อ
- 3) block การทำงานของส่วนของหน่วยความจำ
- 4) block ของการทำงานของการ display
- 5) block ของการทำงานของ input port
- 6) block ของการทำงานของ output port
- 7) block ของการทำงานในส่วนของ serial port

-รายละเอียดของส่วนของ software บน front end

- 1) ส่วนของการ initialization
- 2) ส่วนของการ self test
- 3) ส่วนของ input
- 4) ส่วนของการ process
- 5) ส่วนของ output

-แผนภูมิของการทำงานของ front end

- 1) แผนภูมิของการทำงานของระบบบน front end
- 2) แผนภูมิของการทำงาน initialization serial port
- 3) แผนภูมิของการรับ channel จาก host
- 4) แผนภูมิของการรับค่าอุณหภูมิจาก host
- 5) แผนภูมิของการ process และการส่งข้อมูลไปแสดงผลที่ host

-รายละเอียดของส่วนของ software บน host

- 1) การ initialization
- 2) การติดต่อของ serial port
- 3) แผนภูมิของการทำงานทั้งหมดของ host
- 4) แผนภูมิของการส่งผ่านค่าต่างๆของ host

รายละเอียดของส่วน FRONT END DATA ACQUISITION

ในระบบของ front end จะแบ่ง hardware ออกเป็นส่วนต่างดังนี้

1) ส่วนของ i/p port คือส่วนของ transducer ที่จะทำหน้าที่ในการรับสัญญาณ i/p ผ่านมาทาง a/d เข้ามาที่ port i/p ของตัว 8031 ซึ่งในส่วนของ port i/p ของ front end นี้จะประกอบด้วย port i/p ทั้งหมด 256 channels โดยจะแบ่งออกเป็น 32 card ในแต่ละ card จะประกอบด้วย 8 port i/p ซึ่งในขณะใช้งานอาจจะมีเพียงบาง card ที่มีการต่ออยู่เท่านั้น


2) ส่วนของระบบ front end จะทำหน้าที่ในการประมวลผลและติดต่อกับ host รวมถึงการติดต่อกับ port i/p , port o/p และควบคุมการส่งผ่านข้อมูลต่าง



3) ส่วนของ port o/p จะทำหน้าที่ในการรับข้อมูลจาก front end (ข้อมูลในที่นี้เป็นข้อมูลที่ผ่าน DAC (digital to analog convertor) แล้วส่งมาทำการควบคุมระบบต่อไป

ในส่วนของ software แบ่งออกเป็นส่วนต่างดังนี้คือ

1) software ในส่วนของ host เป็น software ในส่วนของการควบคุมการทำงานของ host เช่น การรับคำสั่งและค่าต่าง ๆ ตั้งแต่ค่า max, min, set point, ค่าคงที่ใน pid process (kd, ki) เป็นต้น รวมทั้งติดต่อกับ front end และแสดงผลการทำงานของระบบให้ user โดยการแสดงกราฟที่ host ด้วย

2) software ในส่วนของ front end จะทำหน้าที่ในการตรวจสอบความพร้อมของระบบของตัว front end และส่วนที่ทำการติดต่อกับ เช่น port i/p และทำการส่งข้อมูลไปที่ host เพื่อให้ host คัดเลือกควบคุมให้ถูกต้อง รวมถึงทำหน้าที่ในการประมวลผลส่งให้ host อีกด้วย ซึ่งรายละเอียดในแต่ละส่วนจะกล่าวในภายหลัง





Size Document Number
A
Date: January 1, 1980 Street of

BLOCK การทำงานในส่วนของการ DECODE

เนื่องจากในระบบมีทั้งส่วนของ port i/p, port o/p, failed port, rom, ram จึงต้องมีหน้าที่หาหน้าที่ในการ decode ว่าส่วนที่ค้องการติดต่อ ขณะนั้นเป็นส่วนใด โดยกำหนดค่าที่แต่ละส่วนมี address ที่แน่นอน แล้วสร้างส่วนของการ decode address ซึ่งในส่วนองระบบนี้จะใช้ 74LS138 เป็นตัว decode ส่วนที่มีการติดต่อว่าเป็นส่วนใด ส่วนของ port ที่ทำการติดต่อด้วยมีดังนี้คือ



-rom ใช้ address ในช่วง 0000h-1ffffh(8kbyte)

-ram ใช้ address ในช่วง 2000h-3ffffh(8kbyte)

-ส่วนที่หาหน้าที่ในการติดต่อกับ channel ต่างๆ

ซึ่งจากรูปจะเห็นว่าค่าจะใช้ 74LS138 2ตัวเป็นตัว decode โดยเมื่อมีการส่ง address จาก8031ก็จะมี การส่ง address ไป decode ที่ 74LS138ตัวที่1และ2 โดยที่74LS138 ตัวที่1จะ decode จากบิตที่13-15 ของ address ที่ส่งออกมาโดยจะ decode ว่าส่วนที่ค้องการติดต่อนั้นเป็นส่วน ของ rom,ram,ส่วน ของ channel เป็นต้น ส่วน 74ls138 ตัวที่2 จะทำการ decode ที่บิตที่10 - 12 ของ address ซึ่งจะหาหน้าที่ในการ ตรวจสอบส่วนย่อยในการทำงาน(เช่นในกรณีที่ address อยู่ในส่วนของ channel ก็ค้องทำการ decode ต่อว่าเป็นการติดต่อกับ led port, serial เป็นต้น)

จากรูปจะเห็นว่าขา enable ของ 74ls138 จะมีทั้งสิ้น3ขาคือ G2A,G2B ซึ่งค้องเป็น '0'เสมอและขา G1เป็น '1' จากข้อกำหนดข้างต้นจึงเป็นผล ำให้ขา G1 ของทั้ง2ขาค้องต่อกับขา ALE ของตัว8031และเมื่อมีการส่ง address จาก8031ก็จะมี การ enable(เป็น1)



Slide Document Number	
Date	
REV	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


BLOCK การทำงานของหน่วยความจำ

ในระบบนี้จะมีการติดต่อกับหน่วยความจำ 2 ส่วนคือ rom, ram โดย rom จะเป็นส่วนที่ใช้ในการเก็บ program ที่ใช้ควบคุมการทำงานของ front end รวมถึงส่วนที่ใช้ควบคุมการติดต่อกับ host ส่วนของ ram จะเป็นส่วนที่ใช้เก็บข้อมูลที่คงมีการเปลี่ยนแปลงอยู่เสมอ เช่น อุณหภูมิที่คงการทำการควบคุม, channel ที่ต้องการควบคุม, ชนิดของ PID ที่ต้องการทำการควบคุม, ข้อมูลของ i/p port ที่มีการอ่านเข้ามา เป็นต้น

การเลือกการติดต่อกับ address ในส่วนของ rom, ram จะมีการ decode จากตัว 74LS138 ดังที่มีการกล่าวไว้ในส่วนของ block การ decode

นอกจากนั้นการติดต่อกับส่วนของ rom ยังจะมีการส่ง PSEN signal (program send enable) ออกมาจาก cpu 8031 ซึ่งสัญญาณนี้จะมี การส่งออกมาเมื่อมีการติดต่อกับ rom เท่านั้น และในส่วนของ PSEN นี้จะมี การ enable ที่ "1" จึงจะมีการส่งไปผ่านตัว convertor เพื่อทำการกลับ สัญญาณเป็น "0" เป็นสัญญาณไบทรกที่ขา output enable ของ rom และจะมีการส่งสัญญาณ read ออกมาจาก 8031 เพื่อให้ rom ส่งข้อมูลออกมา ซึ่ง rom ที่ใช้ในระบบนี้จะมีขนาด 8Kbyte

การติดต่อกับส่วนของ ram เมื่อมีการ enable จากตัว 74LS138 แล้วจะมี การส่งสัญญาณนี้ไป enable ที่ขา CS1 เพื่อให้ ram ทำงานรวมถึงยังต้องมีการส่งสัญญาณ write, read ออกมาจาก 8031 ออกมา enable ที่ตัว ram ซึ่ง ram ในขณะที่มีการทำงานของ ram PSEN จะไม่ถูกส่งออกมา ในส่วนนี้ จะใช้ ram ขนาด 8Kbyte



Date: January 1, 1980 Sheet of
 REV
 Status Document Number
 A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK ในส่วนของ การ DISPLAY


การแสดงผลในส่วนนี้จะเป็นการแสดงสถานะในการทำงานของระบบคือ ถ้ามีความผิดพลาดของระบบเกิดขึ้นก็องมีการแสดงผลที่ในส่วนนี้ ซึ่งมีทั้งส่วนของ buzzer, led ซึ่งในแต่ละส่วนนี้จะมี address ต่างกันออกไป เมื่อมีความผิดพลาดขึ้นก็จะมี การส่ง code มาแจ้งที่ port เหล่านี้ ข้อผิดพลาดที่จะเกิดขึ้นในระบบมีดังนี้คือ


-failed ที่เกิดจากการ selftest คือการที่ front end ตรวจสอบหน่วยระบบที่กำลังจะเริ่มทำงานนี้มีข้อผิดพลาดเกิดขึ้นเช่น ผิดพลาดในส่วน of ram, rom, หรือการติดต่อกับส่วนใดผิดพลาดไป ซึ่งรายละเอียดในการตรวจสอบข้อผิดพลาดนี้จะกล่าวถึงในภายหลัง

-ผลจากการทำงานของระบบหน่วยระบบมีการทำงานผิดพลาดจากค่าที่ ตั้งไว้ เช่น มีสาเหตุของการทำงานเกินค่าที่ตั้งไว้เป็นต้น

-การทำงานของ PID PROCESS ผิดจากที่ตั้งไว้

เมื่อมีข้อผิดพลาดในแต่ละส่วนก็จะมี การแสดงผลที่ led ในแต่ละส่วนแยกกันออกไป โดย address ของ led port ในแต่ละส่วนก็จะถูก decode จาก 74LS138 คิวที่ 2 แล้วหาการแสดงผลที่ port ที่ถูกคองต่อไป







State Document Number: A
 Date: January 1, 1960
 Sheet of: 1

(TO EVERY CARD)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ควรเผยแพร่ทั้งถ้อยคำที่ห้ามไม่ให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size Document Number
A
Date: January 1, 1999 Sheet 1 of 1
REV


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

block การทำงานของส่วน serial และการกำหนด baud rate การทำงานในส่วนนี้เมื่อมีการ set ค่าที่ dip switch แล้วจะมีการส่งค่าที่แสดงถึงค่า baud rate ที่ต้องการมาเก็บที่ตัว 74LS373 ซึ่งเป็นตัว latch และเมื่อมีการอ่านค่า baud rate จากระบบก็จะมีการส่งสัญญาณ RD จาก cpu รวมถึงมีการส่ง address ของ dip switch ไปทำการ enable ำกับ 74LS373 ำให้มีการส่งค่า baud rate ำกับ 8031

การทำงานในส่วนของ serial เมื่อมีการรับข้อมูลจาก RS-232 สัญญาณจะผ่าน MC1489 ซึ่งจะทำหน้าที่ในการเปลี่ยนระดับของสัญญาณจากระดับของ RS-232 ไปเป็นระดับของ TTL และเมื่อมีการส่งข้อมูลจากระบบมาเข้ากับ RS-232 ก็จะมีการส่งสัญญาณเข้าไปที่ MC1489 ซึ่งจะทำหน้าที่ในการแปลงระดับของสัญญาณ TTL ำให้เป็นระดับของ RS-232

block การทำงานในส่วนของ input port

ในส่วนนี้จะมีการทำงานเมื่อมีการส่ง address ของ port i/p ซึ่งำให้ทำการกำหนดไว้แล้วำทำการถอดรหัสที่ 74138 (ตัวที่ำค้ำกล่าวไว้ในส่วนของการถอดรหัส port)ซึ่งจะมีผลำให้มีการส่งสัญญาณำทำการ enable ที่ 74154 รวมถึงเลือก card ที่ต้องการค้ำค้ำด้วย ซึ่งในแต่ละ card นั้นจะมีการแบ่งออกเป็น channel ำค้ำ 8 channel ซึ่งการเลือก channel ที่จะค้ำค้ำด้วยก็ทำโดยการส่งสัญญาณ enable (เช่น ถ้าต้องการเรียก channel1 ก็ต้องการส่งค่า 01h เป็นค้ำ)ำในรูปแบบของข้อมูลำกับกับทุกว card (แต่ card ที่จะทำการ enable ำค้ำต้องเป็น card ที่มีการส่ง address มาเรียก)



Size Document Number
A
Date: January 1, 1990 Sheet 1 of 1

BLOCK ของ OUTPUT PORT

block การทำงานของ o/p port จะมีการทำงานก็ต่อเมื่อมีการส่ง
 การทำงานมาจาก host คือเมื่อ front end เริ่มการทำงานจะมีการทำ
 process ทั้งในส่วนของการเทียบค่า max,min รวมถึง PID PROCESS
 และจะทำการส่งผลของการทำงานไปแจ้งให้ host รับรู้ ต่อจากนั้น
 host จะทำการควบคุมการทำงานของระบบรับส่งค่าต่างๆมาที่ port o/p
 โดยผ่านทาง front end (ก่อนที่จะมีการส่งข้อมูลออกมาที่ port o/p
 ต้องมีการส่งข้อมูลนี้ไปผ่าน D/A เพื่อให้เป็นสัญญาณ analog ก่อน) port
 o/p ในระบบนี้จะต้องมีทั้งสิ้น 256 channel เช่นกันกับ port i/p
 port o/p งานที่นี้อาจจะเป็นพวก switch ควบคุมการปิดเปิดของระบบก็ได้
 โดย port ฟ้าจะเป็น port o/p ของระบบจะส่งออกมาจาก port 2 ของ 8031



SOFTWARE ในส่วนของ FRONT END

software ในส่วนของ front end จะทำหน้าที่ในการควบคุม การทำงานและสภาวะในการทำงานของ front end ซึ่งจะแบ่งออก เป็นส่วนย่อยคือ

1) ในส่วนของ initialization จะทำหน้าที่ในการ initial ส่วน การทำงานของ front end ซึ่งต้องมีการระบุไว้ล่วงหน้าก่อนที่จะเริ่มการ ทำงาน เช่น การระบุตำแหน่งของ port i/p, port o/p, serial port เป็นต้นรวมถึงต้องมีการกำหนดเนื้อหาในหน่วยความจำที่จะใช้เก็บ ข้อมูลต่างๆ ซึ่งในส่วนนี้จะประกอบด้วยส่วนต่างๆดังนี้คือ

1.1) serial i/o port initialization ส่วนนี้จะเป็นการ กำหนดรูปแบบของข้อมูลที่จะทำการส่งระหว่าง front end กับ host เช่น จำนวนบิตของข้อมูลที่จะส่งออกในแต่ละครั้ง, baud rate ที่จะทำการ ส่ง เป็นต้นโดยรูปแบบของการติดต่อคือเป็นไปตามข้อกำหนดของตัว cpu ที่ใช้รวมถึงข้อกำหนดของ serial port มาครฐานอีกด้วย

การควบคุม mode ในการทำงานใน 8031 นี้จะมี mode ของการ ติดต่อ serial 4 mode คือ mode 0, 1, 2, 3 ซึ่งในแต่ละ mode ก็จะมี รายละเอียดต่างกันไป ซึ่งจะกล่าวถึงรายละเอียดในส่วนของตัว 8031 ส่วนของ mode ที่มีการกล่าวถึงในที่นี้จะเป็น mode ที่ระบบนี้มีการใช้งานคือ mode 1 ซึ่งจะมีการส่งข้อมูลทีละ 10 bit โดยมีการส่ง 1 start bit ('0'), 8 data bit, 1 stop bit ('1') รวมถึงใน mode การ ทำงานนี้จะมีการตั้ง baud rate ได้ด้วย ส่วนการตั้ง baud rate ใน ระบบนี้จะมีการกำหนดจากตัว dip_switch ซึ่งจะมีทั้งหมด 4 ตัวแล้วอ่าน ค่าเหล่านี้ขึ้นมาก็จะรู้ถึงค่า baud rate ที่ต้องการ โดยรายละเอียดของ ส่วนของ dip_switch มีการกล่าวถึงรายละเอียดในส่วนของ hardware แล้วส่วนการทำงานของระบบตาม baud rate ที่ตั้งไว้จะถูกกำหนดโดยการ กำหนดค่าใน register ของ 8031 ดังต่อไปนี้คือ

-การกำหนดค่าใน scon(serial control register)ซึ่งจะ ทำหน้าที่ในการกำหนด mode ในการทำงานโดยในแต่ละบิตจะมีความหมาย ดังที่กล่าวไว้ในส่วนของของ 8031 แต่ในส่วนที่จะกล่าวถึงนี้จะหมายถึง การกำหนดค่าของ scon ในระบบนี้

RI = 0 เป็นการ clear received interrupt flag

TI = 1 เป็นการ set transmit interrupt flag

TBS = RBS = 0 เป็นการ clear ของ 2 bit นี้เนื่องจาก 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิใช่เพื่อเผยแพร่โดยไม่ขออนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

bit นี้เกี่ยวข้องกับการทำงานใน mode 1

REN = 1 เป็นการ set enable serial reception ถ้าไม่มีการ clear bit นี้จะทำให้ไม่สามารถรับข้อมูลทาง serial ได้

SM2 = 0 เป็นการ clear bit เนื่องจากการทำงานของ mode 1 ถ้า SM2 = 1 จะทำให้ RI ถูก disable ทำให้ไม่สามารถรับ stop bit ได้

SM1 = 1 SMO = 0 เป็นการเลือก mode 1

-การกำหนดค่าใน tmod(timer/counter mode control) เป็นการเลือก mode ในการทำงานของ timer ซึ่งใน 8031 มี timer/counter 2 ตัวคือ timer0, timer1 ซึ่งในระบบจะใช้ timer1 เท่านั้น(การที่เป็นเช่นนี้เนื่องจากข้อจำกัดจากการกำหนด baud rate ในระบบนี้)

-baud rate = 9600 มี clock ในระบบ = 12 Mhz ต้องใช้ smod = 0 และใช้ timer1 ใน mode2 ซึ่งมีค่า auto reload = FDH

-baud rate = 4800 มี clock ในระบบ = 12 Mhz ต้องใช้ smod = 0 และใช้ timer1 ใน mode2 ซึ่งมีค่า auto reload = FAH

-baud rate = 2400 ต่างจากใน baud rate ข้างต้นครั้งที่ค่า auto reload = f4h

-baud rate = 1200 ต่างจากใน baud rate ข้างต้นครั้งที่ค่า auto reload = e8h

เนื่องจาก RS-232 จะคิดค่าใช้จ่ายใช้ baud rate สูงสุด = 9600 จึงเป็นการกำหนด baud rate ของระบบไว้สูงสุดได้แค่ 9600(แต่ใน 8031 สามารถกำหนดค่า baud rate ได้สูงกว่านี้) การทำงานของ auto reload คือต้องมีการ load ค่า reload value ใหม่วันที่ TH1 ซึ่งต้องมีการกำหนดค่าไว้ใน TMOD ทั้งนี้คืออัน 4 bit แรก(bit0-bit3) จะเป็นการกำหนดของ timer0 จึงไม่ต้องการกำหนดค่าไว้ให้เป็น 0 ใดเลย ส่วนของ bit4 - bit7 จะเป็นของ timer1 จึงต้องมีการกำหนดค่าไว้ในที่นี้จะกำหนดค่า TMOD = 20H เป็นการเลือกค่า M1, M0 = 1, 0 ตามลำดับเพื่อเป็นการเลือก mode2 ส่วน bit c/t = 0 เพราะเป็นการเลือกให้ทำงานเป็น timer และกำหนดค่าให้ gate เป็น 0 (รายละเอียดในส่วนของการกำหนดค่าเหล่านี้จะกำหนดไว้ใน 8031)

-การกำหนดค่าใน TCON(timer/counter control register) จะเป็นการกำหนดขอบของสัญญาณในการทริก interrupt เป็นต้น ซึ่งในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่แนะนำให้ไปใช้งาน

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบกำหนดค่าให้ TCON = 10H(00010000) ใน 4 bit แรกจะเป็น 0 หมก เพราะว่ามีส่วนเกี่ยวข้องกับการทำงานในระบบที่ทำการกำหนดค่าไว้

-การกำหนดค่าใน pcon(power control register)เป็นการกำหนดค่า SMOD(serial mode control register)เพื่อให้งานเป็นไปตามการกำหนดค่า BAUD RATE ซึ่งการกำหนดค่า PCON นี้เราใช้ค่า 00h เพื่อเลือก SMOD = 0 ส่วนค่าต่างๆที่มาจากเป็นก็ไม่ต้องทำการกำหนดค่าไว้

-ต้องมีการกำหนดค่าไว้ใน TL1 เป็น 00h ก่อนเพื่อให้งาน reload ค่าใน TH1

1.2) data area initialization เป็นการกำหนดค่าตำแหน่งในการเก็บข้อมูลซึ่งข้อมูลในที่นี้มีหลายพวกคือ

-ตำแหน่งหน่วยความจำที่ใช้ในการเก็บ monitor program

-ตำแหน่งที่ใช้ในการเก็บ unprocessed data (ข้อมูลที่ i/p port ยานเข้ามาผ่าน A/D)ซึ่งข้อมูลในส่วนนี้จะถูกส่งผ่าน serial port ไปที่ host เพื่อแสดงผล รวมถึงส่งข้อมูลนี้ไปเข้า PID PROCESS, การเทียบค่า max,min

-ส่วนที่ใช้ในการเก็บ processed data (คือข้อมูลที่มีการผ่าน process บนตัว front end แล้วรวมทั้งยังต้องมีการส่งข้อมูลนี้ไปแสดงผลที่ host แล้วนำเอาข้อมูลไปทำการควบคุมระบบต่อไป

-ตำแหน่งที่ใช้ในการเก็บ port i/p,o/p ต้องมีการกำหนดค่าตำแหน่งไว้ล่วงหน้าก่อนที่จะมีการใช้งานเพื่อให้งานที่คิดค่าได้ถูกต้อง

-ส่วนที่ใช้ในการเก็บข้อมูลจาก host ซึ่งจะแบ่งได้เป็นส่วนต่างๆดังนี้คือ

1) channel ที่ต้องมีการควบคุมในแต่ละ card

2) max temp, min temp, set point temp จะต้องมีการเก็บค่าเหล่านี้ไว้ในส่วนของ ram เพื่อนำไปใช้ใน process ของการเทียบค่า max,min รวมถึงต้องเอาไปใช้ใน PID process ด้วย

3) ค่าคงที่ที่ต้องมีการใช้ใน PID process เช่น ค่า KD เป็นต้น

-ส่วนที่ใช้ในการเก็บ program PID process (ส่วนของ PID process นี้จะเป็นลักษณะของการแปลงเป็น execute file แล้วทำการส่ง file เหล่านี้จาก host โดยส่งมาทาง serial port มาเก็บไว้ที่ ram แล้วทำการ process ที่ตัว front end) การที่ไม่มีการเขียน program PID control ไว้ที่ส่วนของ monitor program ของ front end เลยเพราะจะสิ้นเปลืองหน่วยความจำรวมถึงไม่สะดวกในการแก้ไขหรือการขยายในอนาคต

-การกำหนดตำแหน่งในส่วนของ alarm port ที่ใช้ในการแสดงข้อผิดพลาด

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทำงานของระบบ

2) SELFTEST ในส่วนประกอบของระบบ เช่น internal register, ram, rom, serial port, ส่วนที่เป็น port ในการใช้งาน ซึ่งส่วนนี้จะเป็น การตรวจสอบความพร้อมในการทำงานของระบบทั้งหมดและวิธีที่ใช้ในการตรวจสอบ ก็ต่างกันออกไปตามแต่ละส่วนคือ

- ส่วนของ rom ก็จะใช้วิธี checksum . คือเป็นการตรวจสอบผลรวม ของค่าข้อมูลที่มีการบันทึกไว้ว่าถูกต้องหรือไม่

- ส่วนของ ram ใช้วิธี read/write stroage คือการเขียน ข้อมูลเข้าไปแล้วทำการอ่านข้อมูลที่เขียนเข้าไปออกมาตรวจว่าเหมือนเดิมหรือไม่ ถ้าข้อมูลมีการเปลี่ยนแปลงถึงข้อผิดพลาดก็ส่งผลผิดพลาดนี้ไป แสดงที่ port รวมทั้งแจ้งให้ host รู้ด้วย

- selftest ในส่วนของ i/p port ส่วนนี้จะคงมีการตรวจสอบ card ที่มีการต่อไว้ว่ามี card ใดบ้าง เพื่อทำการส่งค่า card ที่ต่อไว้ ไปด้วยกับ host เพื่อทำการตั้ง channel ใดถูกต้อง

- selftest ในส่วนของ serial port ส่วนนี้คงมีการตรวจสอบ ความพร้อมในการติดต่อระหว่าง host กับ front end ซึ่งทำการส่ง request signal ระหว่าง host กับ front end แล้วทำการตรวจสอบ สัญญาณเหล่านี้

- selftest ในส่วนของ o/p port จะใช้การตรวจสอบลักษณะ เกี่ยวกับการตรวจสอบ i/p port คือมีการตรวจสอบว่ามี card ใดทำการ ต่ออยู่ด้วยแล้วทำการควบคุมให้ถูกต้อง

- selftest ในส่วนของ display ซึ่งในส่วนของการ display นี้จะแบ่งออกจะแบ่งออกเป็นสองส่วนย่อยดังนี้คือ

1) ส่วนของการ alarm โดยการใช้ buzze ซึ่งเมื่อมีการส่งข้อ ผิดพลาดมาจากตัว front end ก็จะทำการแสดงผลในส่วนนี้ ซึ่งในส่วน นี้จะตรวจสอบโดยการส่ง failed code มาที่ alarm port แล้วดูการ ทำงานของ port นี้

2) ส่วนของ led port คือส่วนที่จะทำการแสดงผลในกรณีที่มีการ ส่งข้อผิดพลาดมาแจ้งที่ port ซึ่งส่วนนี้จะทำการตรวจโดยการส่ง failed code แล้วดูผลที่ port นี้

3) ส่วนของ i/p ของ front end ส่วนนี้จะทำหน้าที่ในการ ควบคุมข้อมูลทั้งหมดที่ทำการรับเข้ามาที่ front end จะแบ่งออกเป็นสอง ย่อยดังนี้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ส่วนของ i/p ที่รับมาจาก host ซึ่งแบ่งออกเป็นส่วนต่าง ๆ ดังนี้คือ

1) process selection คือค่าต่าง ๆ ที่ใช้ในการทำงานของระบบซึ่งจะแบ่งออกดังนี้คือ

ก) input selection channel คือค่า channel ในแต่ละ card ที่ต้องการทำการควบคุมจะต้องถูกส่งเข้ามาที่ตัว front end เพื่อทำการควบคุมให้ถูกต้อง

ข) temperature selection คือค่าของอุณหภูมิที่จะทำการควบคุมในแต่ละ channel ซึ่งจะประกอบด้วยค่าต่าง ๆ ดังนี้คือ max, min, setpoint temp โดย front end จะนำค่าต่าง ๆ ดังนี้ไปเข้า process โดยค่า max, min เป็นการบอกถึงขีดจำกัดสูงสุดและต่ำสุดของการควบคุมที่สามารถทำได้ และเมื่อมีการเกินค่าเหล่านี้จะต้องมีการแจ้งที่ port ที่แสดงผลผิดพลาด

ค) ค่าคงที่ต่าง ๆ ที่จะใช้ใน PID process เป็นค่าที่ต้องรับมาจาก host เพื่อนำมาเข้า process

ง) file execute ของ PID process ซึ่ง host ต้องการส่งไปที่ตัว front end เพื่อให้ front end ทำการควบคุม

2) ข้อมูลที่ host ส่งมาให้กับ front end เพื่อทำการควบคุมการทำงานของ o/p port ของระบบเช่นการเปิดเปิด switch relay เป็นต้น

-ข้อมูลจากส่วนของ i/p port เป็นการอ่านข้อมูลที่มาจาก ADC ทาง port 1 ซึ่งเป็นการอ่านข้อมูลแบบ polling (คือจะมีการอ่านข้อมูลในทุก channel ที่ทำการเลือกไว้โดยการอ่าน channel จะเป็นไปตามลำดับจาก channel แรกสุดไปจนถึง channel สุดท้ายแล้วทำการอ่านจาก channel แรกสุดใหม่)

4) ส่วนของ process เป็นส่วนที่จะทำการควบคุมระบบให้ถูกต้องซึ่ง process ที่จะเกิดขึ้น front end นั้นจะประกอบด้วย 2 ส่วนคือ

4.1) process ที่จะทำหน้าที่ในการเทียบค่าข้อมูล i/p กับค่าของ max, min

4.2) process ของ PID process ซึ่งจะถูกส่งมาจาก host เมื่อมีข้อผิดพลาดก็จะส่งผลไปที่ failed port รวมทั้งยังส่งข้อมูลไปแสดงผลที่ host ด้วย

5) ส่วนของ o/p คือส่วนที่ front end จะทำการส่งข้อมูลออกไปยังส่วนต่าง ๆ ของระบบซึ่งแบ่งออกเป็นส่วนต่าง ๆ ดังนี้คือ

5.1) การส่งข้อมูลจาก front end ไปที่ host ทาง serial port ซึ่งในส่วนนี้จะแบ่งออกเป็นส่วนต่าง ๆ ดังนี้คือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- ส่งข้อมูลที่ได้รับจาก i/p port ไปที่ host เพื่อให้แสดงกราฟของระบบขณะที่ไม่มีอาการควบคุม
- การส่งข้อมูลที่ได้จากการทำงานของ process ไปที่ host เพื่อทำการแสดงของระบบขณะที่ทำการควบคุม
- การส่ง alarm signal ไปแจ้งการทำงานของระบบในขณะที่มีข้อผิดพลาดที่ failed port
- selftest signal failed คือข้อมูลที่แสดงข้อผิดพลาดในการ selftest ของ front end

5.2) การส่งข้อมูลจาก front end ไปที่ o/p port เป็นการส่งข้อมูลที่ host ไปที่ front end แล้วให้ front end ทำการส่งต่อไปที่ o/p port ในการควบคุมซึ่ง o/p port ในที่นี้จะแบ่งออกเป็น 2 พวกคือ


- การส่งข้อมูลในส่วนของ digital คือส่วนของ port ที่แสดงถึงการ failed ในส่วนนี้จะต้องส่งข้อมูลไปที่ port นี้ในลักษณะของ digital
- การส่งข้อมูลในส่วนของ analog คือส่วนของ port ที่ต้องการส่งข้อมูลที่ analog ไปที่ port ข้อมูลพวกนี้จะต้องมีการส่งไปผ่านที่ DAC ก่อนที่จะทำการประเภทของข้อมูลที่ทำการส่งแบบนี้ก็จะเป็นการส่งงานจาก host เพื่อให้ระบบควบคุมที่ host ต้องการ เช่นการปิดเปิด relay เป็นต้น




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ฉีกแปลงเนื้อหา และต้องแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




PART OF INITIALIZATION




PART OF SELF TEST




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




PART OF INPUT





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PART OF OUTPUT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดในส่วนของแผนภูมิของ SOFTWARE ในส่วนของ FRONT END :
 ในส่วนนี้จะ เป็นรายละเอียดของการทำงานในระบบว่ามีขั้นตอนอะไรบ้างซึ่งจะเริ่ม
 จากการกำหนดความเร็วของการส่งข้อมูลระหว่าง host กับ front end
 ต่อจากนั้นจะตรวจสอบ card i/p ที่ทำการต่ออยู่กับระบบแล้วทำการส่งไปแจ้ง
 ากับ host รับรู้ แล้วทำการรับ channel ที่ถูกเลือกจาก host. รวม
 ถึงรับค่าคงที่ต่างๆเพื่อทำการควบคุม และเมื่อ front end ได้รับ code
 ให้นำเริ่มทำงานก็จะเริ่มส่งค่า card i/p และ channel ที่จะทำการควบคุมไป
 เรียกว่า i/p port ส่งข้อมูลมาให้กับ front end เพื่อให้ front end
 นำข้อมูลที่นำเข้าไป process ต่อจากนั้นจะทำการส่งข้อมูลทั้งที่เข้าสู่ process
 และยังนำค่าเข้า process ไปที่ host และจะทำการรวบรวมข้อมูลไปเรื่อยๆ

แผนภูมิของการ INITIALIZATION SERIAL PORT

ในส่วนนี้จะเริ่มจากการอ่านค่าใน dip switch ซึ่งจะเป็นการกำหนด
 ค่า baud rate รวมถึงการกำหนดค่าที่เกี่ยวข้องกับการทำงานใน serial mode
 ซึ่งจากการกำหนดค่า baud rate ก็จะทำการกำหนดค่าใน auto reload ให้นำ
 ถูกต้องซึ่งถ้ากำหนด baud rate = 9600 ก็ต้องนำค่า auto reload = fdh
 เป็นต้น เมื่อกำหนดค่าใน auto reload เรียบร้อยแล้วก็จบส่วนของการ
 initialization serial port

แผนภูมิจากส่วนของการรับ CHANNEL ที่จะควบคุมจาก HOST


ก่อนที่จะมีการรับค่า channel จาก host ต้องมีการรับค่าของ card ที่ทำ
 การติดต่อกันขณะนี้โดยจะรับค่า card i/p 4 byte แต่ละ byte แสดงถึง
 สถานะของ card ที่ทำการติดต่อกับ 8 card ต่อจากนั้นจึงจะมีการรับ channel
 จาก host โดยเริ่มจากการรับ request signal จาก host (host จะส่ง
 ? มาให้ front end) ต่อจากนั้น front end จะส่ง acknowledge
 ไปให้ host (ส่ง . ไปให้กับ host) เมื่อ host ได้รับความยอมรับแล้วก็จะทำ
 การส่ง channel ที่ต้องการควบคุมโดย channel ชุดแรกที่ส่งออกมาจะเป็น
 ของ card i/p การส่งแรกที่มีการต่อว่าซึ่งจะตรวจสอบได้จากค่าที่ host มี
 การส่งมาที่คังกล่าวแล้วข้างต้น ก็จะทำให้รู้ว่า channel ที่ส่งออกมานั้นเป็นของ
 card i/p ใด ต่อจากนั้นจะทำการส่งค่า channel ที่ทำการรับมาเข้าเก็บ
 ที่ internal ram เพื่อนำมาใช้ในการตรวจรับค่า temperature จาก host
 ต่อไปรวมถึงนำไปใช้ในการรับค่า i/p จาก i/p port ต่อไป

แผนภูมิของการรับค่าอุณหภูมิจาก HOST

การทำงานของส่วนนี้เริ่มจากการอ่านค่าจากใน internal ram ซึ่งเก็บค่า channel ที่ต้องการควบคุมว่าต้องการควบคุม channel ใดบ้าง แล้วทำการรับค่าอุณหภูมิจาก host โดย host จะส่ง request มาแล้ว front end ทำการส่ง acknowledge ไปตอบรับการทำงานของ host ต่อจากนั้น host จะทำการส่งค่าอุณหภูมิโดยส่งค่า max temp, min temp, set point มาตามลำดับโดยจะส่งมาทีละ 1 byte เมื่อ front end ได้รับแล้ว จะส่งการตอบรับไปที่ host แล้ว front end จะนำค่าไปเก็บไว้ที่หน่วยความจำ เพื่อนำไปเข้า process ต่อไปเมื่อมีการรับค่าเหล่านี้แล้วก็จะจบขั้นตอนการทำงานนี้


แผนภูมิของ process ที่เกิดบน front end

เมื่อมีการเก็บข้อมูลจาก i/p port เรียบร้อยแล้วจะมีการนำค่า max, min temp มาทำการเปรียบเทียบว่าค่าที่อ่านได้นั้นเกินค่าที่กำหนดหรือไม่ ต่อจากนั้นจะนำข้อมูลไปเข้า pid process แล้วเก็บค่าผลลัพธ์ที่ค่าไว้ที่ ram ในส่วนที่กำหนดไว้เพื่อทำการส่งออกไป เมื่อมีการรับข้อมูลของทุก channel ที่ต้องการควบคุมรวมถึงมีการ process ข้อมูลในส่วนนั้นเรียบร้อยแล้วจะนำเอาค่าของ i/p data และค่าของ o/p data ทั้งหมดที่เก็บไว้ทำการส่งออกไปให้กับ host แสดงผลต่อไป




แผนภูมิของการทำงานของ FRONT END

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




แผนผังการทำงานของ INITIAL SERIAL PORT


เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีลิขสิทธิ์เป็นของตนเอง ห้ามนำไปใช้โดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
แผนภูมิของการรับอุทหนฤศจาก HOST
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แผนภูมิของ PROCESS การเทียบ MAX,MIN บน FRONT END

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แผนภูมิของการทำงานของ PID PROCESS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนSOFTWARE ที่ทางควบคุมบน COMPUTER(host)

เนื่องจากระบบ front end นี้ สามารถทำงานได้ด้วยตัวเองโดยไม่มี
ต้องพึ่งระบบคอมพิวเตอร์ แต่คอมพิวเตอร์ก็สามารถเข้ามาจับบทบาทเป็นส่วน
ประกอบในระบบเพื่อเพิ่มความสะดวกต่างแก่ผู้ใช้ ซึ่งหมายถึงการกำหนดค่า
ต่างวและการแสดงผล

software ในส่วนนี้ส่วนใหญ่จะเป็นการกำหนดค่าต่างวให้แก่ front end
และการแสดงผล ซึ่งขั้นตอนการทำงานของโปรแกรมเป็นดังนี้

เพื่อเริ่มstart program การทำงานจะทำงานตามลำดับขั้นต่างวต่อไปนี้

- 1) Initialization ส่วนนี้จะเริ่มต้นเช็คสภาวะ(condition) เริ่มต้น
การทำงาน เช่น การจองเนื้อที่หน่วยความจำ(allocated memory area)
และ การเช็คสภาวะเริ่มต้นให้แก่port (initialize serial port) โดย
เฉพาะความเร็วของการส่งข้อมูล(baud rate) ที่ใช้นั้นผู้ใช้สามารถเลือกใช้ได้
ตามความเหมาะสม
- 2) รอรับข้อมูลจาก front end ว่า slot ใดถูกใช้งานบ้าง
- 3) หลังจากนั้นจะเข้าสู่การกำหนดการทำงานของตัว front end ได้แก่
 - การเลือกช่องว่างใช้งาน(channel)ต่างวในแต่ละ card
 - เซตค่า max,min,set point ของแต่ละช่องว่างใช้งาน
 - เซตค่าคงที่ของ PID program
- 4) ส่งค่าต่างวจากการเซตให้แก่ตัว front end
- 5) load PID program จากคิสต์ พร้อมทั้งส่งไปที่ตัว front end
- 6) ส่งรหัส(code) ให้กับตัวfront end ให้ทำงานได้
- 7) รอรับข้อมูลจากตัว front end เพื่อแสดงผลในรูปแบบของกราฟออกทางจอ
ภาพ(monitor)
- 8) ทำข้อ(7)ซ้ำจนกว่าจะมีการรีเซตเครื่อง

รายละเอียดของโปรแกรมในแต่ละส่วนมีดังนี้

1) INITIALIZATION จะทำหน้าที่ในการกำหนดสภาวะเริ่มต้นการ
ทำงานต่างวของเครื่องคอมพิวเตอร์ ประกอบด้วยส่วนต่างวดังนี้

1.1) การ initial serial port เนื่องจากการส่งผ่านข้อมูลระหว่าง
host กับ front end ใช้การส่งในระบบ RS-232 asynchronous serial
communication standard และรูปแบบการส่งจะถูกกำหนดไว้ที่ serial
port ซึ่งค่าต่างวที่ถูกกำหนดไว้คือ 1 start bit, 8 data bit, non
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

parity, bit 1 stop bit และค่า baud rate นั้นกำหนดไว้ 4 ค่าให้เลือก
 ไรซึ่งผู้ใช้จะต้องเลือก (ค่าเดียวกับที่เลือกในตัว front end) 6000, 9600,
 4800, 2400, 1200 การกำหนดค่าต่างวเหล่านี้ใช้ interrupt 14H service
 0 ช่วยในการกำหนดค่านี้

1.2) การจองเนื้อที่ในหน่วยความจำ (allocated data area) เป็น
 การกำหนดตำแหน่งต่างวของหน่วยความจำในการเก็บข้อมูลซึ่งถูกส่งมาจาก
 front end ซึ่งแบ่งเป็นส่วนย่อยต่างวดังนี้

- การกำหนดตำแหน่งต่างวของหน่วยความจำสำหรับข้อมูลที่มาจาก
 ตัว front end
- การกำหนดตำแหน่งต่างวของหน่วยความจำสำหรับค่าที่กำหนด
 สภาวะการทำงานของตัว front end ซึ่งได้แก่ ค่า set point ต่างว, ข้อ
 สัญญาณที่ถูกติดต่อกับ, ค่าคงที่ต่างวสำหรับ PID program
- การกำหนดตำแหน่งต่างวของหน่วยความจำสำหรับโปรแกรมต่างว
 เช่น โปรแกรมการแสดงผล (กราฟ), โปรแกรม PID,

(2) serial port โปรแกรมส่วนนี้ เป็นส่วนที่ควบคุมการส่งและการรับ
 ข้อมูลต่างวระหว่าง front end กับตัว computer โดยค่า baud rate
 ของการส่งรวมทั้งโปรแกรมคอกลาได้ถูกกำหนดไว้ในส่วนการ initial แล้ว ซึ่ง
 โปรแกรมคอกลาใช้แบบ 1 start bit, 8 data bit, non parity bit, 1 stop
 bit สำหรับการ handshaking ระหว่างทั้งสองนี้ใช้สำหรับการส่งและรับ โดย
 ในการส่งตัวส่ง (transmitter) จะส่งรหัส '?' ให้กับตัวรับ (reciever) ซึ่ง
 ตัวรับนี้จะส่งสัญญาณกลับ (acknowledge) กลับมาด้วยรหัส '?' หลังจากนั้นการ
 ส่งก็จะเกิดขึ้นและเพื่อป้องกันการรับข้อมูลผิดกันของตัวรับ (reciever) จึงได้
 กำหนดค่าให้การส่งงานแต่ละไบต์ (1 byte) ตัวส่ง (transmitter) จะต้องรอรับ
 รหัส '&' จากตัวรับก่อนที่จะส่งไบต์ถัดไป

สำหรับขาสัญญาณ handshaking ตามมาตรฐาน RS-232 ได้ถูกต่อไว้
 ดังนี้คือ RST ถูกต่อร่วมกับ CTS และ DTR ถูกต่อร่วมกับ DSR เพื่อให้การติด
 ต่อสามารถเกิดขึ้นได้ตลอดเวลา

ส่วนโปรแกรมการรับส่งนี้ใช้ค่าใช้ DOS interrupt 14H service 1
 และ 2 เข้าช่วยในการเขียนโปรแกรมทำให้สะดวกมากขึ้น


สำหรับค่ากำหนดที่คอกส่งจากส่วน host ไปยังส่วน front end ซึ่ง
 เป็นค่าที่กำหนดการทำงานต่างวของ front end ค่าต่างวคือ ค่าที่แสดงว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


card ใดถูกคิกตออยู่บ้าง, channel ใดใน แต่ละ card ที่ถูกคิกตออยู่บ้าง และค่ากำหนด max, min, set point ของแต่ละ channel สำหรับลำดับการส่งนั้นเริ่มจากการส่งนั้นเริ่มจากการส่งตำแหน่งของ card ใดบ้างที่ถูกคิกตอด้วย card ที่ใช้สูงสุดคือ 32 card จึงแบ่งการส่งเป็น 4 byte แต่ละ bit แสดงสถานะการคิกตอของแต่ละ card และค่าไบท์ที่ส่งต่อมาจะแสดง channel ที่ถูกเลือกในแต่ละ card (ในแต่ละ card มี 8 channel) สำหรับค่า max, min, set point จะส่งเรียงมาตามลำดับในแต่ละ channel โดยเรียงตามลำดับของ channel ที่ถูกเลือก และการส่งในแต่ละ byte นั้น ค่าส่ง (transmitter) ก็จะต้องรอรหัส "&" จากตัวรับ (recieve) ก่อนที่จะส่ง byte ถัดไป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับนักเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แผนภูมิแสดงการส่งผ่านค่าต่าง ๆ ทั่วทั้ง FRONT END

บทที่ 4

การทดสอบระบบ

การทดสอบระบบเพื่อแสดงการทำงานอย่างง่ายของระบบเก็บข้อมูลส่วนหน้านี้คือ ทาการควบคุมอุณหภูมิของน้ำในภาควัดน้ำ วิทยุใช้รีเลย์ในการควบคุมรีเลย์ที่ใช้ในการเปิดเปิดวาล์วที่เชื่อมไว้กับคอยล์ของหม้อต้มน้ำ และตัวตรวจจับอุณหภูมิ จะทำการวัดอุณหภูมิส่งข้อมูลให้กับระบบ

สัญญาณที่วัดได้จะเป็นสัญญาณอนาลอกระดับ 0-5 โวลต์ซึ่งค่าเหล่านี้จะถูกป้อนให้กับระบบ ระบบทำการรับข้อมูลแล้วแปลงเป็นสัญญาณดิจิทัลต่อไปแล้วจึงส่งค่าให้กับระบบประมวลผลทำการ เปรียบเทียบและเข้าชบวนการควบคุมค่าที่ออกมาในรูปแบบสัญญาณดิจิทัลส่งต่อไปยังคอมพิวเตอร์ เพื่อแสดงผลและผ่านไปยังส่วนแปลงสัญญาณดิจิทัล เป็นอนาลอกออกไปควบคุมยังคอยล์ของหม้อต้มน้ำ

จากการทดลองครั้งนี้ เริ่มจากการ เพิ่มของอุณหภูมิขึ้นอย่างช้าๆ และเมื่อเพิ่มจนถึงจุดที่ไต้ทำการกำหนดไว้ นั้น อุณหภูมิจะเพิ่มขึ้นอีกน้อยมาก

จากการทดลองยังมีข้อผิดพลาดอยู่ เนื่องจากตัวตรวจจับอาจมีฮิสเทอรีซิส และอุปกรณ์ต่างๆในระบบจึงทำให้ค่าอุณหภูมิที่วัดได้มีค่ามากกว่าค่าที่กำหนดไว้

บทที่ 5

การวิจารณ์และสรุป

ระบบการเก็บข้อมูลส่วนหน้า เป็นระบบที่มีความเหมาะสมในการควบคุม การทำงานแบบอัตโนมัติ ซึ่งมีการควบคุมโดยคอมพิวเตอร์รวมทั้งสามารถทำ การควบคุมการทำงานได้หลาย ๆ channel โดยทำการ multiplex สัญญา ะได้ทีละหลายสัญญาณรวมถึงมีหลายลักษณะอีกด้วย ซึ่งระหว่างที่มีการท ำงานนี้คอมพิวเตอร์จะมีหน้าที่ในการแสดงผลการทำงานเหล่านั้น ทำให้อา สามารถนำเอาเวลาไปใช้งานอื่นได้ จากเหตุผลดังกล่าวทำให้สามารถทำ การควบคุมการทำงานระยะไกลได้โดยการส่งผ่านสัญญาณผ่านทางโครงข่าย การสื่อสารสาธารณะ เพื่อใช้งานในระบบการควบคุมขนาดใหญ่

ข้อดีของระบบการเก็บข้อมูลส่วนหน้า

1) สามารถทำการควบคุมได้จากระยะไกลรวมทั้งสามารถทำการควบคุม การทำงานของระบบได้ เป็นจำนวนมากโดยผ่านคอมพิวเตอร์เพียงเครื่องเดียวซึ่ง เป็นการลดค่าใช้จ่ายในการควบคุม

2) สามารถทำการควบคุมได้หลายลักษณะโดยการ เปลี่ยนค่าคงที่ว่าจากระบบก็จะสามารถเปลี่ยนลักษณะของการควบคุมได้ง่ายกว่าการ เปลี่ยนแปลงทาง hardware

3) สามารถทำการควบคุมระบบได้โดยไม่มีจากลักษณะของตัว transducer มีข้อจำกัดเพียงต้องมีการส่งข้อมูลเข้าระบบเป็นข้อมูลขนาด 8 bit เท่านั้นทำให้มีความสะดวกในการใช้งานกับระบบต่างๆ

4) สามารถทำงานได้โดยไม่มีจำเป็นต้องมีคอมพิวเตอร์ เนื่องจากคอมพิวเตอร์ เป็นเพียงแสดงผลในการควบคุมเท่านั้น

ข้อควรปรับปรุง


1) ระบบนี้ยังไม่สามารถทำการติดต่อกับระบบของ modem ได้ทำให้การควบ คุมยังถูกจำกัดอยู่

2) ระบบนี้ทำให้สำหรับการควบคุมแบบ pid เท่านั้นควรมีการปรับปรุงให้ม การควบคุมในลักษณะอื่นได้

ภคคิกรรรมประกาศ

โครงการนี้สามารถประสบผลสำเร็จได้ ก็เนื่องจากได้รับความปรารถนา
อุปการะที่ช่วยเหลือจากบุคคลหลายฝ่าย ดังนี้คือ

- | | | | |
|---------------|------------|---------------------------------------|----------------|
| อ. ชนิษฐา | แช่กิ่ง | ภาควิชา | อิเล็กทรอนิกส์ |
| อ. วชิระ | ฉัตรวิริยะ | ภาควิชา | คอมพิวเตอร์ |
| อ. วันชัย | วีรจจา | ภาควิชา | ระบบควบคุม |
| จึงขอขอบคุณมา | ณ ที่นี้ | ที่ให้ความช่วยเหลือจนโครงการนี้สำเร็จ | |
- ดูสงวนไว้ด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

- 1) IBM, " TECHNICAL REFERENCE ", PP.(1-215) - (1-243) ,
REVISED EDITION, 1983
- 2) INTEL, " MICROCONTROLLER HANDBOOK ", PP.(7-1) - (11-8),
1985
- 3) KRISHNA KANT, " MICROPROCESSOR BASED DATA ACQUISITION
SYSTEM DESIGN ", McGraw-Hill, PP.1-6, PP.47-126, 1987
- 4) THE ENGINEERING STAFF OF ANALOG DEVICE, INC., "
ANALOG - DIGITAL CONVERSION HANDBOOK ", PRENTICE - HALL ,
PP.17, PP.169 - 211, 1986
- 5) DAROLD WOBSCHELL, " CIRCUIT DESIGN FOR ELECTRONIC
INSTRUMENT ", McGraw-Hill, PP.59 - 161, 2nd EDITION, 1987
- 6) STUART BENNETT, " REAL TIME COMPUTER CONTROL ",
PRENTICE HALL, PP.99 - 128, 1988
- 7) BURR BROWN CORP., " THE HANDBOOK OF PERSONAL COMPUTER
INSTRUMENTATION ", PP.1-1, 2-2, (3-1) - (3-11), (4-1) - (4-4),
THIRD EDITION, 1988
- 8) HERBERT SCHILDT, " C: POWER USER'S GUIDE ", OSBORNE
McGraw-Hill, PP.207-208



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CHAPTER 7 MCS[®]-51 ARCHITECTURE

7.0 INTRODUCTION

The MCS[®]-51 family of 8-bit microcontrollers consists of the devices listed in Table 1, all of which are based on the MCS-51 architecture shown in Figure 7-1. The original 8051 was built in HMOS I technology. The HMOS II version, which is the device currently in production, is called the 8051AH. The term "8051," however, is still

often used to generically refer to all of the MCS-51 family members. This is the case throughout this manual, except where specifically stated otherwise. Also for brevity, the term "8052" is used to refer to both the 8052 and the 8032, unless otherwise noted.




Figure 7-1. MCS-51 Architectural Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-51 ARCHITECTURE

7.13. A more detailed discussion will be found in Application Note AP-155, "Oscillators for Microcontrollers," which is included in this manual.

The oscillator, in any case, drives the internal clock generator. The clock generator provides the internal clocking signals to the chip. The internal clocking signals are at half the oscillator frequency, and define the internal

phases, states, and machine cycles, which are described in the next section.

7.3 CPU TIMING

A machine cycle consists of 6 states (12 oscillator periods). Each state is divided into a Phase 1 half, during which the Phase 1 clock is active, and a Phase 2 half




Figure 7-4. 8051 Fetch/Execute Sequences

MCS-51 ARCHITECTURE

low to enable the lower 4K (8K for the 8032) program bytes to be fetched from external memory.

When the CPU is executing out of external Program Memory, all 8 bits of Port 2 are dedicated to an output function and may not be used for general purpose I/O. During external program fetches they output the high byte of the PC. During this time the Port 2 drivers use the strong pullups to emit PC bits that are 1s.

7.5.1 PSEN

The read strobe for external fetches is $\overline{\text{PSEN}}$. $\overline{\text{PSEN}}$ is not activated for internal fetches. When the CPU is accessing external Program Memory, $\overline{\text{PSEN}}$ is activated twice every cycle (except during a MOVX instruction) whether or not the byte fetched is actually needed for the current instruction. When $\overline{\text{PSEN}}$ is activated its timing is not the same as RD. A complete RD cycle, including activation and deactivation of ALE and RD, takes 12

oscillator periods. A complete $\overline{\text{PSEN}}$ cycle, including activation and deactivation of ALE and $\overline{\text{PSEN}}$, takes 6 oscillator periods. The execution sequence for these two types of read cycles are shown in Figure 7-7 for comparison.

7.5.2 ALE

The main function of ALE is to provide a properly timed signal to latch the low byte of an address from P0 to an external latch during fetches from external Program Memory. For that purpose ALE is activated twice every machine cycle. This activation takes place even when the cycle involves no external fetch. The only time an ALE pulse doesn't come out is during an access to external Data Memory. The first ALE of the second cycle of a MOVX instruction is missing (see Figure 7-7). Consequently, in any system that does not use external Data Memory, ALE is activated at a constant rate of 1/6 the oscillator frequency, and can be used for external clocking or timing purposes.




Figure 7-7. External Program Memory Execution

MCS®-51 INSTRUCTION SET

Table 8-1. 8051 Instruction Set Summary

Interrupt Response Time: To finish execution of current instruction, respond to the interrupt request, push the PC and to vector to the first instruction of the interrupt service program requires 38 to 81 oscillator periods (3 to 7 μ s @ 12 MHz).

INSTRUCTIONS THAT AFFECT FLAG SETTINGS¹

INSTRUCTION	FLAG			INSTRUCTION	FLAG		
	C	OV	AC		C	OV	AC
ADD	X	X	X	CLRC	O		
ADDC	X	X	X	CPLC	X		
SUBB	X	X	X	ANLC.bit	X		
MUL	O	X		ANLC.bit	X		
DIV	O	X		ORLC.bit	X		
DA	X			ORLC.bit	X		
RRC	X			MOVC.bit	X		
RLC	X			CJNE	X		
SETBC	I						

¹Note that operations on SFR byte address 208 or bit addresses 209-215 (i.e., the PSW or bits in the PSW) will also affect flag settings.

Notes on instruction set and addressing modes:

- Rn — Register R7-R0 of the currently selected Register Bank.
- direct — 8-bit internal data location's address. This could be an Internal Data RAM location (0-127) or a SFR [i.e., I/O port, control register, status register, etc. (128-255)].
- @Ri — 8-bit internal data RAM location (0-255) addressed indirectly through register R1 or R0.
- #data — 8-bit constant included in instruction.
- #data 16 — 16-bit constant included in instruction.
- addr 16 — 16-bit destination address. Used by LCALL & LJMP. A branch can be anywhere within the 64K-byte Program Memory address space.
- addr 11 — 11-bit destination address. Used by ACALL & AJMP. The branch will be within the same 2K-byte page of program memory as the first byte of the following instruction.
- rel — Signed (two's complement) 8-bit offset byte. Used by SJMP and all conditional jumps. Range is -128 to +127 bytes relative to first byte of the following instruction.
- bit — Direct Addressed bit in Internal Data RAM or Special Function Register.
- — New operation not provided by 8048AH/8049AH.

ARITHMETIC OPERATIONS

Mnemonic	Description	Byte	Oscillator Period
ADD A,Rn	Add register to Accumulator	1	12
ADD A,direct	Add direct byte to Accumulator	2	12
ADD A,@Ri	Add indirect RAM to Accumulator	1	12
ADD A,#data	Add immediate data to Accumulator	2	12
ADDC A,Rn	Add register to Accumulator with Carry	1	12
ADDC A,direct	Add direct byte to Accumulator with Carry	2	12
ADDC A,@Ri	Add indirect RAM to Accumulator with Carry	1	12
ADDC A,#data	Add immediate data to Acc with Carry	2	12
SUBB A,Rn	Subtract register from Acc with borrow	1	12
SUBB A,direct	Subtract direct byte from Acc with borrow	2	12

ARITHMETIC OPERATIONS Cont.

Mnemonic	Description	Byte	Oscillator Period
SUBB A,@Ri	Subtract indirect RAM from Acc with borrow	1	12
SUBB A,#data	Subtract immediate data from Acc with borrow	2	12
INC A	Increment Accumulator	1	12
INC Rn	Increment register	1	12
INC direct	Increment direct byte	2	12
INC @Ri	Increment indirect RAM	1	12
DEC A	Decrement Accumulator	1	12
DEC Rn	Decrement Register	1	12
DEC direct	Decrement direct byte	2	12
DEC @Ri	Decrement indirect RAM	1	12
INC DPTR	Increment Data Pointer	1	24
MUL AB	Multiply A & B	1	48
DIV AB	Divide A by B	1	48
DA A	Decimal Adjust Accumulator	1	12

All mnemonics copyrighted © Intel Corporation 1980.

MCS[®]-51 INSTRUCTION SET

Table 8-1. 8051 Instruction Set Summary (Continued)

LOGICAL OPERATIONS					LOGICAL OPERATIONS Cont.				
Mnemonic	Description	Byte	Oscillator Period		Mnemonic	Description	Byte	Oscillator Period	
ANL	A,Rn	AND register to Accumulator	1	12	XRL	A,@Ri	Exclusive-OR indirect RAM to Accumulator	1	12
ANL	A,direct	AND direct byte to Accumulator	2	12	XRL	A,#data	Exclusive-OR immediate data to Accumulator	2	12
ANL	A,@Ri	AND indirect RAM to Accumulator	1	12	XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	12
ANL	A,#data	AND immediate data to Accumulator	2	12	XRL	direct,#data	Exclusive-OR immediate data to direct byte	3	24
ANL	direct,A	AND Accumulator to direct byte	2	12	CLR	A	Clear Accumulator	1	12
ANL	direct,#data	AND immediate data to direct byte	3	24	CPL	A	Complement Accumulator	1	12
ORL	A,Rn	OR register to Accumulator	1	12	RL	A	Rotate Accumulator Left	1	12
ORL	A,direct	OR direct byte to Accumulator	2	12	RLC	A	Rotate Accumulator Left through the Carry	1	12
ORL	A,@Ri	OR indirect RAM to Accumulator	1	12	RR	A	Rotate Accumulator Right	1	12
ORL	A,#data	OR immediate data to Accumulator	2	12	RRC	A	Rotate Accumulator Right through the Carry	1	12
ORL	direct,A	OR Accumulator to direct byte	2	12	SWAP	A	Swap nibbles within the Accumulator	1	12
ORL	direct,#data	OR immediate data to direct byte	3	24					
XRL	A,Rn	Exclusive-OR register to Accumulator	1	12					
XRL	A,direct	Exclusive-OR direct byte to Accumulator	2	12					

All mnemonics copyrighted © Intel Corporation 1980

MCS-51 INSTRUCTION SET

Table 8-1. 8051 Instruction Set Summary (Continued)

DATA TRANSFER					DATA TRANSFER Cont.				
Mnemonic	Description	Byte	Oscillator	Period	Mnemonic	Description	Byte	Oscillator	Period
MOV A,Rn	Move register to Accumulator	1	12		MOV DPTR,#data16	Load Data Pointer with a 16-bit constant	3	24	A
MOV A,direct	Move direct byte to Accumulator	2	12		MOVC A,@A+DPTR	Move Code byte relative to DPTR to Acc	1	24	
MOV A,@Ri	Move indirect RAM to Accumulator	1	12		MOVC A,@A+PC	Move Code byte relative to PC to Acc	1	24	
MOV A,#data	Move immediate data to Accumulator	2	12		MOVX A,@Ri	Move External RAM (8-bit addr) to Acc	1	24	
MOV Rn,A	Move Accumulator to register	1	12		MOVX A,@DPTR	Move External RAM (16-bit addr) to Acc	1	24	
MOV Rn,direct	Move direct byte to register	2	24		MOVX @Ri,A	Move Acc to External RAM (8-bit addr)	1	24	
MOV Rn,#data	Move immediate data to register	2	12		MOVX @DPTR,A	Move Acc to External RAM (16-bit addr)	1	24	
MOV direct,A	Move Accumulator to direct byte	2	12		PUSH direct	Push direct byte onto stack	2	24	
MOV direct,Rn	Move register to direct byte	2	24		POP direct	Pop direct byte from stack	2	24	
MOV direct,direct	Move direct byte to direct RAM	3	24		XCH A,Rn	Exchange register with Accumulator	1	12	
MOV direct,@Ri	Move indirect RAM to direct byte	2	24		XCH A,direct	Exchange direct byte with Accumulator	2	12	
MOV direct,#data	Move immediate data to direct byte	3	24		XCH A,@Ri	Exchange indirect RAM with Accumulator	1	12	
MOV @Ri,A	Move Accumulator to indirect RAM	1	12		XCHD A,@Ri	Exchange low-order Digit indirect RAM with Acc	1	12	
MOV @Ri,direct	Move direct byte to indirect RAM	2	24						
MOV @Ri,#data	Move immediate data to indirect RAM	2	12						

All mnemonics copyrighted © Intel Corporation 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ในทางอื่น
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-51 INSTRUCTION SET

Table 8-1. 8051 Instruction Set Summary (Continued)

BOOLEAN VARIABLE MANIPULATION				PROGRAM BRANCHING Cont.			
Mnemonic	Description	Byte	Oscillator Period	Mnemonic	Description	Byte	Oscillator Period
CLR	C	1	12	RETI	Return from interrupt	1	24
CLR	bit	2	12	AJMP	addr11 Absolute Jump	2	24
SETB	C	1	12	LJMP	addr16 Long Jump	3	24
SETB	bit	2	12	SJMP	rel Short Jump (relative addr)	2	24
CPL	C	1	12	JMP	@A+DPTR Jump indirect relative to use DPTR	1	24
CPL	bit	2	12	JZ	rel Jump if Accumulator is Zero	2	24
ANL	C,bit	2	24	JNZ	rel Jump if Accumulator is Not Zero	2	24
ANL	C,/bit	2	24	CJNE	A,#data,rel Compare direct byte to Acc and Jump if Not Equal	3	24
ORL	C,bit	2	24	CJNE	A,#data,rel Compare immediate to Acc and Jump if Not Equal	3	24
ORL	C,/bit	2	24	CJNE	Rn,#data,rel Compare immediate to register and Jump If Not Equal	3	24
MOV	C,bit	2	12	CJNE	@Ri,#data,rel Compare immediate to indirect and Jump if Not Equal	3	24
MOV	bit,C	2	24	DJNZ	Rn,rel Decrement register and Jump if Not Zero	3	24
JC	rel	2	24	DJNZ	direct,rel Decrement direct byte and Jump if Not Zero	3	24
JNC	rel	2	24	NOP	No Operation	1	12
JB	bit,rel	3	24				
JNB	bit,rel	3	24				
JBC	bit,rel	3	24				

PROGRAM BRANCHING			
Mnemonic	Description	Byte	Oscillator Period
ACALL	addr11 Absolute Subroutine Call	2	24
LCALL	addr16 Long Subroutine Call	3	24
RET	Return from Subroutine	1	24

All mnemonics copyrighted © Intel Corporation 1980



Figure 1a. 8051 Microcomputer Pinout Diagram




Figure 1b. 8051 Microcomputer Logic Symbol

1. INTRODUCTION

In 1976 Intel introduced the MCS-48™ family, consisting of the 8048, 8748, and 8035 microcomputers. These parts marked the first time a complete microcomputer system, including an eight-bit CPU, 1024 8-bit words of ROM or EPROM program memory, 64 words of data memory, I/O ports and an eight-bit timer/counter could be integrated onto a single silicon chip. Depending only on the program memory contents, one chip could control a limitless variety of products, ranging from appliances or automobile engines to text or data processing equipment. Follow-on products stretched the MCS-48™ architecture in several directions: the 8049 and 8039 doubled the amount of on-chip memory and ran 83% faster; the 8021 reduced costs by executing a subset of the 8048 instructions with a somewhat slower clock; and the 8022 put a unique two-channel 8-bit analog-to-digital converter on the same NMOS chip as the computer, letting the chip interface directly with analog transducers.

Now three new high-performance single-chip microcomputers—the Intel® 8051, 8751, and 8031—extend the advantages of Integrated Electronics to whole new product areas. Thanks to Intel's new HMOS technology, the MCS-51™ family provides four times the program memory and twice the data memory as the 8048 on a single chip. New I/O and peripheral capabilities both increase the range of applicability and reduce total system cost. Depending on the use, processing throughput increases by two and one-half to ten times.

This Application Note is intended to introduce the reader to the MCS-51™ architecture and features. While it does not assume intimacy with the MCS-48™ product line on the part of the reader, he/she should be familiar with

some microprocessor (preferably Intel's, of course) or have a background in computer programming and digital logic.

Family Overview

Pinout diagrams for the 8051, 8751, and 8031 are shown in Figure 1. The devices include the following features:

- Single-supply 5 volt operation using HMOS technology.
- 4096 bytes program memory on-chip (not on 8031).
- 128 bytes data memory on-chip.
- Four register banks.
- 128 User-defined software flags.
- 64 KiloBytes each program and external RAM addressability.
- One microsecond instruction cycle with 12 MHz crystal.
- 32 bidirectional I/O lines organized as four 8-bit ports (16 lines on 8031).
- Multiple mode, high-speed programmable Serial Port.
- Two multiple mode, 16-bit Timer/Counters.
- Two-level prioritized interrupt structure.
- Full depth stack for subroutine return linkage and data storage.
- Augmented MCS-48™ instruction set.
- Direct Byte and Bit addressability.
- Binary or Decimal arithmetic.
- Signed-overflow detection and parity computation.
- Hardware Multiple and Divide in 4 μsec.
- Integrated Boolean Processor for control applications.
- Upwardly compatible with existing 8048 software.

AFN-01502A

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

a.) RAM Bit Addresses.

RAM BYTE	(MSB) (LSB)							
7FH								
2FH	7F	7E	7D	7C	7B	7A	79	78
3EH	77	76	75	74	73	72	71	70
2DH	6F	6E	6D	6C	6B	6A	69	68
3CH	67	66	65	64	63	62	61	60
2BH	5F	5E	5D	5C	5B	5A	59	58
3AH	57	56	55	54	53	52	51	50
29H	4F	4E	4D	4C	4B	4A	49	48
38H	47	46	45	44	43	42	41	40
27H	3F	3E	3D	3C	3B	3A	39	38
36H	37	36	35	34	33	32	31	30
25H	2F	2E	2D	2C	2B	2A	29	28
34H	27	26	25	24	23	22	21	20
23H	1F	1E	1D	1C	1B	1A	19	18
32H	17	16	15	14	13	12	11	10
21H	0F	0E	0D	0C	0B	0A	09	08
30H	07	06	05	04	03	02	01	00
1FH	Bank 3							
1EH	Bank 2							
1DH	Bank 1							
1CH	Bank 0							
10H								
0FH								
0EH								
0DH								

b.) Hardware Register Bit Addresses.

Direct Byte Address	Bit Addresses (MSB) (LSB)								Hardware Register Symbol
0FH									PC
0EH	F7	F6	F5	F4	F3	F2	F1	F0	B
0DH	E7	E6	E5	E4	E3	E2	E1	E0	ACC
0CH	D7	D6	D5	D4	D3	D2	D1	D0	PSW
0BH									PCON
0AH									P1
09H									IE
08H	A7	A6	A5	A4	A3	A2	A1	A0	P2
07H	9F	9E	9D	9C	9B	9A	99	98	SCON
06H	87	86	85	84	83	82	81	80	P1
05H	7F	7E	7D	7C	7B	7A	79	78	TCON
04H	67	66	65	64	63	62	61	60	P0

Figure 18. Bit Address Maps

Example 26 — Re-ordering I/O Port Configuration




Figure 19. "Mismatch" Between I/O port and Decoder

```

DUT_P2:  RRC  A  ;MOVE ORIGINAL ACC 0 INTO CV
MOV     A  ;STORE CARRY TO PIN P24
RRC  A  ;MOVE ORIGINAL ACC 1 INTO CV
MOV     P2 3.C ;STORE CARRY TO PIN P25
RRC  A  ;MOVE ORIGINAL ACC 2 INTO CV
MOV     P2 4.C ;STORE CARRY TO PIN P24
RRC  A  ;MOVE ORIGINAL ACC 3 INTO CV
MOV     P2 3.C ;STORE CARRY TO PIN P23
RRC  A  ;MOVE ORIGINAL ACC 4 INTO CV
MOV     P2 2.C ;STORE CARRY TO PIN P22
RET
    
```

Solving Combinatorial Logic Equations — ANL, ORL

Virtually all hardware designers are familiar with the problem of solving complex functions using combinatorial logic. The technologies involved may vary greatly, from multiple contact relay logic, vacuum tubes, TTL, or CMOS to more esoteric approaches like fluids, but in each case, the goal is the same: a Boolean (true/false) function is computed on a number of Boolean variables.



2764A ADVANCED 64K (8Kx8) UV ERASABLE PROM

- Fast 180 nsec Access Time
—HMOS II*E Technology
- Low Power
—60 mA Maximum Active
—20 mA Maximum Standby
- Two Line Control
- Intelligent Programming™ Algorithm
—Fastest EPROM Programming
- Intelligent Identifier™ Mode
—Automated Programming Operations
- Compatible with 2764, 27128, 27256
- ±10% V_{CC} Tolerance Available

The Intel 2764A is a 5V only, 65,536-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2764A is an advanced version of the 2764 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The 2764A provides access times to 180 ns/2764A-1. This is an improvement over the fastest 2764 access time of 200 ns. This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.

Several advanced features have been designed into the 2764A that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 2764A and then rapidly program it using an efficient programming method.

The 2764A also offers reduced power consumption compared to the 2764. The maximum active current on faster speed parts is 60 mA while the maximum standby current is only 20 mA. The standby mode lowers power consumption without increasing access time.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.





Figure 1. Block Diagram



NOTE: INTEL "UNIVERSAL SITE"-COMPATIBLE EPROM PIN CONFIGURATIONS ARE SHOWN IN THE BLOCKS ADJACENT TO THE 2764A PINS

MODE SELECTION

MODE	PGM (P1)	OE (P2)	CE (P3)	A ₁₇ (P4)	A ₁₆ (P5)	V _{CC} (P6)	V _{CC} (P7)	Output (P11-P14, P16-P19)
Read	V _H	V _H	V _H	0	V _{CC}	V _{CC}	V _{CC}	D ₀₋₇
Output Enable	V _H	V _H	V _H	0	V _{CC}	V _{CC}	V _{CC}	High Z
Standby	V _H	0	0	0	V _{CC}	V _{CC}	V _{CC}	High Z
Verify	V _H	V _H	V _H	0	V _{CC}	V _{CC}	V _{CC}	D ₀₋₇
Program Inhibit	V _{PP}	0	0	0	V _{CC}	V _{CC}	V _{CC}	High Z
Intelligent Programming	V _H	V _H	V _H	V _H	V _{CC}	V _{CC}	V _{CC}	Cache
Intelligent Programming	V _H	V _H	V _H	0	V _{CC}	V _{CC}	V _{CC}	D ₀₋₇

- 1 X can be V_{PP} or V_H
- 2 V_H = 12.0V ± 0.5V

*HMOS is a patented process of Intel Corporation

Intel Corporation Assumes No Responsibility for the Use of Any Circuitry Other Than Circuitry Embodied in an Intel Product. Its Other Circuit Patent Licenses are Implied.

© INTEL CORPORATION, 1984.

Figure 2. Pin Configurations

PIN NAMES

A _{0-A₁₇}	ADDRESSES
CE	CHIP ENABLE
OE	OUTPUT ENABLE
D _{0-D₇}	OUTPUTS
PGM	PROGRAM
N.C.	NO CONNECT

ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias	-10°C to +80°C
Storage Temperature	-65°C to +125°C
All Input or Output Voltages with Respect to Ground	+6.5V to -0.6V
Voltage on Pin 24 with Respect to Ground	+13.5V to -0.6V
V _{pp} Supply Voltage with Respect to Ground During Programming	+14V to -0.6V

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. AND A.C. OPERATING CONDITIONS DURING READ

	2764A-1, 2764A-2, 2764A-3, 2764A-4	2764A-20, 2764A-25, 2764A-30, 2764A-45
Operating Temperature Range	0°-70°C	0°-70°C
V _{CC} Power Supply ^{1,2}	5V ± 5%	5V ± 10%
V _{pp} Voltage ²	V _{PP} = V _{CC}	V _{PP} = V _{CC}

READ OPERATION

D.C. CHARACTERISTICS

Symbol	Parameter	Limits				Conditions
		Min	Typ ³	Max	Unit	
I _{LI}	Input Load Current			10	μA	V _{IN} = 5.5V
I _{LO}	Output Leakage Current			10	μA	V _{OUT} = 5.5V
I _{PP1} ²	V _{pp} Current Read			5	mA	V _{pp} = 5.5V
I _{CC1} ²	V _{CC} Current Standby			20/35 ²	mA	CE = V _{IH}
I _{CC2} ²	V _{CC} Current Active			60/75 ²	mA	CE = OE = V _{IL}
V _{IL}	Input Low Voltage	-1		+8	V	
V _{IH}	Input High Voltage	2.0		V _{CC} +1	V	
V _{OL}	Output Low Voltage			45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4			V	I _{OH} = -400 μA
V _{PP} ²	V _{pp} Read Voltage	3.8		V _{CC}	V	V _{CC} = 5.0V ± 0.25V

A.C. CHARACTERISTICS


Symbol	Parameter	2764A-1 Limits		2764A-20 & 2764A-2 Limits		2764A-25 & 2764A Limits		2764A-30 & 2764A-3 Limits		2764A-45 & 2764A-4 Limits		Unit	Test Conditions
		Min	Max	Min	Max	Min	Max	Min	Max	Min	Max		
t _{ACC}	Address to Output Delay		180		200		250		300		450	ns	CE-OE=V _{IL}
t _{CE}	CE to Output Delay		180		200		250		300		450	ns	OE=V _{IL}
t _{OE}	OE to Output Delay		65		75		100		120		150	ns	CE=V _{IL}
t _{DF} ⁴	OE or CE High to Output Data Float	0	55	0	55	0	60	0	105	0	130	ns	CE=V _{IL}
t _{OH}	Output Hold from Addresses CE or OE Whichever Occurred First	0		0		0		0		0		ns	CE-OE=V _{IL}

- NOTES: 1. V_{CC} must be applied simultaneously or before V_{pp} and removed simultaneously or after V_{pp}.
 2. V_{pp} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{PP}.
 3. Typical values are for t_a = 25°C and nominal supply voltages.
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on the following page.
 5. Max I_{CC} rating differs with access time. Rating of 60 mA active and 20 mA standby are for 2764As at 200 nsec and 180 nsec access time only.


^[2]
CAPACITANCE (T_A = 25°C, f = 1MHz)

Symbol	Parameter	Typ.	Max.	Unit	Conditions
C _{in}	Input Capacitance	4	6	pF	V _{in} = 0V
C _{out}	Output Capacitance	8	12	pF	V _{out} = 0V


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



- NOTES:
1. Typical values are for T_A = 25°C and nominal supply voltages.
 2. This parameter is only sampled and is not 100% tested.
 3. OE may be displayed up to t_{CE} - t_{OC} after the falling edge of CE without impact on t_{CE}.
 4. t_{CP} is specified from OE or CE, whichever occurs first.

DAC0808, DAC0807, DAC0806

National Semiconductor

A to D, D to A

DAC0808, DAC0807, DAC0806 8-Bit D/A Converters

General Description


The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF}/256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features

- Relative accuracy: $\pm 0.19\%$ error maximum (DAC0808)
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

Block and Connection Diagrams



Typical Application




FIGURE 1. +10V Output Digital to Analog Converter

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS*					
		D PACKAGE (D16C)		J PACKAGE (J16A)		N PACKAGE (N16A)	
8-bit	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0808LD	MC1508LB	DAC0808LCJ	MC1408L8	DAC0808LCN	MC1408P8
8-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$			DAC0807LCJ	MC1408L7	DAC0807LCN	MC1408P7
7-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$			DAC0806LCJ	MC1408L6	DAC0806LCN	MC1408P6
6-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$						

*Note: Devices may be ordered by using either order number.

Absolute Maximum Ratings

Power Supply Voltage	+18 VDC	Power Dissipation (Package Limitation)	1000 mW
VCC	-18 VDC	Derate above TA = 25°C	6.7 mW/°C
VEE		Operating Temperature Range	
Digital Input Voltage, V5-V12	-10 VDC to +18 VDC	DAC0808L	-55°C ≤ TA ≤ +125°C
Applied Output Voltage, VO	-11 VDC to +18 VDC	DAC0808L Series	0 ≤ TA ≤ +75°C
Reference Current, I4	5 mA	Storage Temperature Range	-65°C to +150°C
Reference Amplifier Inputs, V14, V15	VCC, VEE		

Electrical Characteristics

VCC = 5V, VEE = -15 VDC, VREF/R14 = 2 mA, DAC0808: TA = -55°C to +125°C, DAC0808C, DAC0807C, DAC0806C, TA = 0°C to +75°C, and all digital inputs at high logic level unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
Et	Relative Accuracy (Error Relative to Full Scale (Q))	(Figure 4)			%	
	DAC0808L (LM1508-8)			±0.18	%	
	DAC0808LC (LM1408-8)			±0.39	%	
	DAC0807LC (LM1408-7), (Note 1)			±0.78	%	
	DAC0806LC (LM1408-6), (Note 1)				%	
tPLH	Setting Time to Within 1/2 LSB (Includes tPLH)	TA = 25°C (Note 2), (Figure 5)	150		ns	
	Propagation Delay Time	TA = 25°C, (Figure 5)	30	100	ns	
ICIQ	Output Full Scale Current Drift		±20		ppm/°C	
VIL	Digital Input Logic Levels	(Figure 3)				
	High Level, Logic "1"		2		VDC	
VIL	Low Level, Logic "0"			0.8	VDC	
	Digital Input Current	(Figure 3)				
IIS	High Level	VIH = 5V	0	0.040	mA	
	Low Level	VIL = 0.8V	-0.003	-0.8	mA	
IO	Reference Input Bias Current	(Figure 3)	-1	-3	μA	
	Output Current Range	(Figure 3)				
		VEE = -5V	0	2.0	2.1	mA
IO	Output Current	VEE = -15V, TA = 25°C	0	2.0	4.2	mA
		VREF = 2.000V, R14 = 1000Ω, (Figure 3)	1.9	1.99	2.1	mA
	Output Current, All Bits Low	(Figure 3)		0	4	μA
SRIF	Output Voltage Compliance	Er ≤ 0.19%, TA = 25°C				
	Pin 1 Grounded, VEE Below -10V			-0.55, +0.4	VDC	
VCC	Reference Current Slew Rate	(Figure 6)	4	8	mA/μs	
	Output Current Power Supply Sensitivity	-5V ≤ VEE ≤ -16.5V		0.05	2.7	μA/V
	Power Supply Current (All Bits Low)	(Figure 3)				
VCC			2.3	22	mA	
			-4.3	-13	mA	
VEE	Power Supply Voltage Range	TA = 25°C, (Figure 3)				
			4.5	5.0	5.5	VDC
Power Dissipation						
	All Bits Low	VCC = 5V, VEE = -5V		33	170	mW
		VCC = 5V, VEE = -15V		106	305	mW
	All Bits High	VCC = 15V, VEE = -5V		90		mW
	VCC = 15V, VEE = -15V		160		mW	










Note 1: All current switches are tested to guarantee at least 50% of rated current.

Note 2: All bits switched.

Note 3: Range control is not required.

Typical Performance Characteristics

$V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise noted



Unless otherwise specified: $R_{14} = 1k\Omega$, $C = 15pF$, pin 16 to V_{EE} ; $R_L = 50\Omega$, pin 4 to ground.
 Curve A: Large Signal Bandwidth Method of Figure 7, $V_{REF} = 2V_{pp}$ offset 1V above ground.
 Curve B: Small Signal Bandwidth Method of Figure 7, $R_L = 250\Omega$, $V_{REF} = 50mV_{pp}$ offset 200mV above ground.
 Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp, $R_L = 50\Omega$, $R_S = 50\Omega$, $V_{REF} = 2V$, $V_S = 100mV_{pp}$ centered at 0V).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY


2187A FAMILY 8192 x 8 BIT INTEGRATED RAM

- Low-cost, high-volume HMOS technology
- Simple synchronous refresh operation
- High density one transistor cell
- 2764 EPROM compatible pin-out
- Single +5V ± 10% supply
- Two-line bus control
- Proven HMOS Reliability
- JEDEC standard 28-pin site
- Low active current (70 mA)
- Low standby current (20 mA)


The Intel 2187 is an 8192 word by 8-bit integrated random access memory (iRAM) fabricated on Intel's proven HMOS dynamic RAM technology. Packaged in the industry standard 28-pin DIP, the 2187 conforms to the industry standard JEDEC 28-pin site.

The 2187 is particularly suited for use in microcontroller applications, incorporating many requisite system features. These include low power dissipation, automatic initialization, extended cycle operation and two-line bus control to eliminate bus contention.

BLOCK DIAGRAM



PIN CONFIGURATION



PIN NAMES

A ₀ , A ₁ , ...	ADDRESS INPUTS
CE	CHIP ENABLE
OE	OUTPUT ENABLE
WE	WRITE ENABLE
IO ₀ , IO ₁ , ...	DATA INPUT/OUTPUT
REFEN	REFRESH ENABLE
V _{cc}	+ 5V POWER
V _{ss}	GROUND

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias	-10°C to +80°C
Storage Temperature	-65°C to +150°C
Voltage on Any Pin with Respect to Ground	-1.0V to +7V
D.C. Continuous Current per Output	10 mA
D.C. Maximum Data Out Current	50 mA
D.C. Power Dissipation	1.0 W

* COMMENT: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. AND OPERATING CHARACTERISTICS⁽¹⁾

TA = 0°C to +70°C. VCC = +5V ± 10% unless otherwise noted.

Symbol	Parameter	Limits		Unit	Test Conditions	Notes
		Min.	Max.			
I _{LI}	Input Load Current (All Input Pins)		10	μA	V _{IN} = VSS to VCC	
I _{LO}	Output Leakage Current		10	μA	OE = VIH	
I _{CC}	Operating Current		70	mA	Minimum Cycle Time	2
I _{SB}	Standby Current		20	mA	CE = VIH	
V _{IL}	Input Low Voltage	-1.0	0.8	V		3
V _{IH}	Input High Voltage	2.4	7.0	V		
V _{OL}	Output Low Voltage		0.45	V	I _{OL} = 2.1 mA	
V _{OH}	Output High Voltage	2.4		V	I _{OH} = -1.0 mA	

NOTES FOR D.C. CHARACTERISTICS:

1. Typical limits are VCC = +5V, TA = 25°C
2. I_{CC} is dependent on outputs loading when the device output is selected. Specified I_{CC} max is measured with the outputs open
3. Specified V_{IL} min is for steady state operation. During transitions the inputs may overshoot to -2.0V for periods not to exceed 20 nsec

A.C. TEST CONDITIONS

Input Pulse and Timing	
Reference Levels	0.8V to 2.4V
Input Rise and Fall Times	10 nsec.
Output Timing Reference Levels	0.6V and 2.4V
Output Load	See Figure 1




Figure 1.




Figure 2.

(FOR HIGH IMPEDANCE MEASUREMENTS ONLY)

CAPACITANCE²

TA = 25°C, f = 1.0 MHz

Symbol	Parameter	Max.	Unit	Conditions
C _{ADD}	Address Capacitance	8	pF	V _{ADD} = 0V
C _{I/O}	I/O Capacitance	14	pF	V _{I/O} = 0V
C _{IN}	Control Capacitance	14	pF	V _{IN} = 0V



NOTE: 2. This parameter is characterized and not 100% tested.

A.C. CHARACTERISTICS

TA = 0°C to +70°C, VCC = +5V ± 10% unless otherwise noted

READ CYCLE ($\overline{WE} = VIH$)

Symbol	Parameter	2187-25		2187-30*		2187-35		Unit	Notes
		Min.	Max.	Min.	Max.	Min.	Max.		
TELEL	Cycle Time	425		500		600		ns	
TELOV	Access Time from \overline{CE}		250		300		350	ns	
TGLOV	Access Time from \overline{OE}		65		70		75	ns	
TELEH	\overline{CE} Pulse Width	40		40		40		ns	
TEHEL	\overline{CE} High Time	40		40		40		ns	
TAVEL	Address Set-Up Time	0		0		0		ns	
TELAX	Address Hold Time	35		35		35		ns	
TGLEL	\overline{OE} low to next \overline{CE} low	250		275		300		ns	
TGLGH	\overline{OE} Pulse Width	65		70		75		ns	
TGHLEH	\overline{OE} high to next \overline{CE} low	40		40		40		ns	
TGHOX	\overline{OE} high to Data Float	0	70	0	70	0	70	ns	
TELGL	\overline{CE} low to \overline{OE} low		10,000		10,000		10,000	ns	1
TGLEH	\overline{OE} low to \overline{CE} high	40		40		40		ns	
TELRFL	\overline{CE} low to \overline{REFEN} low	425		500		600		ns	
TGLRFL	\overline{OE} low to \overline{REFEN} low	250		275		300		ns	
TRFLRFH	\overline{REFEN} Pulse Width	70	9800	70	9800	70	9800	ns	5

WAVEFORMS
READ CYCLE

READ CYCLE FOLLOWED BY REFRESH


A.C. CHARACTERISTICS


TA = 0°C to +70°C, VCC = +5V ± 10% unless otherwise noted.

REFRESH CYCLE


Symbol	Parameter	2187-25		2187-30		2187-35		Unit	Notes
		Min.	Max.	Min.	Max.	Min.	Max.		
TELRFI	CE low to REFEN low	425		500		600		ns	
TRFLRFH	REFEN Pulse Width	70	9800	70	9800	70	9800	ns	5
TRFHLE	REFEN high to CE low	40		40		40		ns	
TRFLRFI	REFEN cycle time to guarantee refresh	350	15600	400	15600	450	15600	ns	
TRFLEL	REFEN low to CE low	350		400		450		ns	
TRFHELE	REFEN high to CE low — extended cycle	350		400		450		ns	4
TGLRFI	OE low to REFEN low	250		275		300		ns	
TWLRFI	WE low to REFEN low	250		300		350		ns	
TRFLRFHE	REFEN Pulse Width — extended cycle	10,000		10,000		10,000		ns	4.5
TRFHRFLE	REFEN high to REFEN low — extended cycle	425		500		600		ns	

WAVEFORMS

REFRESH CYCLE



EXTENDED CYCLE REFRESH¹



NOTES FOR A.C. CHARACTERISTICS:

- 1 Transition is measured at 500 mV from steady state logic level with specified loading in Figure 2.
- 2 Maximum applies for F.M.C. Only
- 3 Note TEMELF > TEMEL.
- 4 TRFHELE > TRFHLE and TRFLRFHE > TRFLRFH
- 5 Extended cycles occur when the REFEN pulse width is ≥ 10 μsec.

ADC0808, ADC0809 8-Bit μ P Compatible A/D Converters With 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.


The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TRI-STATE[®] outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16 channel multiplexers with common output (sample hold ports) see ADC0806 data sheet. (See AN-247 for more information.)

Features


- Resolution — 8-bits
- Total unadjusted error — $\pm 1/2$ LSB and ± 1 LSB
- No missing codes
- Conversion time — 100 μ s
- Single supply — 5 V_{DC}
- Operates ratiometrically or with 5 V_{DC} analog span adjusted voltage reference
- 8-channel multiplexer with latched control logic
- Easy interface to all microprocessors, or operates "stand alone"
- Outputs meet TTL voltage level specifications
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 28-pin DIP package
- Temperature range — 40°C to +85°C or —55°C to +125°C
- Low power consumption — 15 mW
- Latched TRI-STATE[®] output

Block Diagram



TRI-STATE[®] is a registered trademark of the Semiconductor Corp.

Connection Diagram



Timing Diagram




Figure 11.27 Connection diagram and timing relationships of the ADC0809 control signals. (Courtesy of National Semiconductor Corporation and Prentice-Hall, Inc.)