



สามเฟสเคล้า มีอคลเลข พี ดับบลิว เอ็ม
อินเวอร์เตอร์ สำหรับขับนำมอเตอร์เหนี่ยวนำ

Three phase Delta Modulated PWM Inverter
for variable frequency drive



วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

ปีการศึกษา 2532

027005

ปริญญาโทปีการศึกษา 2532

ภาควิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

เรื่อง สามเฟส เคล็ด้า มือคุดเลข ที ดับบลิว เอ็ม อินเวอร์เตอร์ สำหรับขับนำมอ
เตอร์เหนี่ยวนำ

ผู้จัดทำ

นายนิวัฒน์ ณะนะนพรัตน์ 29.1083



22.พ.ย.2535

027003

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ :

โครงการนี้เสนอการออกแบบและเทคนิคการสร้าง Delta Modulated Inverter ซึ่งเป็นอินเวอร์เตอร์ แบบจ่ายแรงดัน สามารถประยุกต์ใช้กับ UPS และใช้ในงานปรับความเร็วมอเตอร์เหนี่ยวนำ ซึ่งมีข้อดีหลายอย่าง เช่น วงจรที่ใช้ไม่ยุ่งยากซับซ้อน ฮาร์โมนิกส์ที่แรงดันขาออกมีค่าต่ำ สามารถควบคุมให้อัตราส่วนแรงดันกับความถี่มีค่าคงที่ มีการเปลี่ยนโหมคการทำงานจาก PWM สู่โหมค square wave อย่างราบเรียบ สำหรับการใช้งานเป็นสามเฟสจะต้องมีวิธีการชิ่งโหมคในรั้สัญญาณ มิฉะนั้นจะทำให้เกิดการเลื่อนเฟสและสัญญาณควบคุมไม่แน่นอน การสวิตชิ่งเกิดความผิดพลาด ทำให้เกิดการไม่สมดุลเฟส (unbalanced phase) นอกจากนี้ยังมีการชิ่งเลขโหมคโดยใช้คอมพิวเตอรืเทียบกับผลที่ได้ และก็นำไปทดสอบกับมอเตอร์ขนาด 1 แรงม้า เพื่อให้สอดคล้องกับทฤษฎีอีกด้วย



Abstract:

In this project , show the designing and creating the Delta Modulated Inverter , is a voltage fed inverter , can be applied to UPS and use in variable speed induction motor. It has alot of advantages , example , the implementation circuit is not complexity , the low harmonics of output voltage , can be control constant ratio v/f , has an altering operation from PWM mode to square wave mode smoothly . For three phase operation must be synchronized waveform , other wise must be drift intime and contrl waveform is uncertain . The switching failure and unbalanced phase . In addition to have a simulated by computer and take to test the three phase motor 1 Hp for support the result compare with the theory

	หน้า
<u>บทที่ 1 การควบคุมความเร็วมอเตอร์เหนี่ยวนำ</u>	3
1.1 โดยการเปลี่ยนโกล (Slip) S	4
1.2 การควบคุมแรงดันของสเตเตอร์	5
1.3 การปรับความเร็วโดยการเปลี่ยนจำนวนขั้วแม่เหล็กบนสเตเตอร์	6
1.4 การปรับความเร็วโดยการเปลี่ยนความถี่	6
<u>บทที่ 2 วงจรอินเวอร์เตอร์</u>	10
2.1 Voltage-Fed Inverter	11
2.2 Current-Fed Inverter	14
<u>บทที่ 3 หลักการ Delta Modulation ใน PWM Inverter</u>	18
3.1 เทคนิค Delta Modulation	19
3.2 การวิเคราะห์สัญญาณ Delta Modulation PWM	22
3.3 Three phase Delta Modulated Inverter	24
<u>บทที่ 4 Asynchronous และ Synchronous Delta Modulation</u>	26
4.1 ความรู้พื้นฐานเกี่ยวกับ Asynchronous และ Synchronous Delta Modulation	26
4.2 การวิเคราะห์ Asynchronous - Synchronous Delta Modulation	28
4.2.1 Asynchronous Delta Modulation	28
4.2.2 Synchronous Delta Modulation	31
4.2.3 การจำลองทางดิจิทัลโดยใช้คอมพิวเตอร์	33
<u>บทที่ 5 วงจรหลัก</u>	40

บทที่ 6 วงจรควบคุม

6.1	แหล่งจ่ายแรงดันที่สามารถขยายกระแสได้	44
6.2	วงจรควบคุม D.C.link	44
6.3	วงจรขับนำเบส	47
6.4	วงจร Protection	47
6.5	วงจรสร้างสัญญาณ Delta Modulation Inverter	49
6.5.1	วงจรสร้างสัญญาณ ไซน์อ้างอิง	49
6.5.2	วงจรสร้างสัญญาณ pulse shaper	54
6.5.3	วงจรสร้างสัญญาณ Delta Modulation	54
6.5.4	การออกแบบวงจร Snubber	57

บทที่ 7 ผลการทดลอง

60

บทที่ 8 สรุปผลและวิจารณ์

70

ภาคผนวก

หนังสืออ้างอิง

กิตติกรรมประกาศ



<u>บทที่ 1 การควบคุมความเร็วมอเตอร์เหนี่ยวนำ</u>		
รูปที่ 1.1 การปรับความเร็วโดยการเปลี่ยนค่า ความต้านทาน ของโรเตอร์		4
รูปที่ 1.2 การเปลี่ยนแปลงของกราฟแรงบิด ความเร็ว ของ IM สำหรับแรงดัน ของสเตเตอร์ต่าง ๆ		5
รูปที่ 1.3 แรงดันเลี้ยงวงจรรูปคลื่นไซน์		7
รูปที่ 1.4 กราฟแรงบิด-ความเร็วของมอเตอร์เหนี่ยวนำ		8
รูปที่ 1.5 การเปลี่ยนแปลงของแรงดัน แรงบิด กระแสสเต เตอร์กับความถี่		9
<u>บทที่ 2 วงจรอินเวอร์เตอร์</u>		
รูปที่ 2.1 Square wave inverter		11
รูปที่ 2.2 PWM Inverter		12
รูปที่ 2.3 Torque-Speed Curve ของ IM ที่ควบคุมโดยวิธี VVVF		13
รูปที่ 2.4 ระบบควบคุมความเร็วที่ขับเคลื่อนด้วย current- fed inverter		14
รูปที่ 2.5 ลักษณะของกระแสและแรงดันในแต่ละเฟสของมอ เตอร์ที่ขับเคลื่อนด้วย current-fed inverter		15
รูปที่ 2.6 Torque - Speed Curve ของ IM ที่ขับเคลื่อน โดย current-fed inverter สำหรับกระแสต่าง ๆ กัน		16

บทที่ 3 หลักการ Delta Modulation ใน PWM Inverter

รูปที่ 3.1 แสดง Block diagram ของ delta modulator	19
รูปที่ 3.2 สัญญาณของ Delta Modulation	20
รูปที่ 3.3 แสดงวิธีการบิดของสัญญาณการสวิตชิง โดยวิธี DM	23

บทที่ 4 Asynchronous และ Synchronous Delta

Modulation

รูปที่ 4.1	Block diagram ของ delta modulator	26
รูปที่ 4.2	สัญญาณของ Delta Modulation	27
รูปที่ 4.3	แสดง phase plane สำหรับ $v_r=0$	29
รูปที่ 4.4	แสดง phase plane สำหรับสัญญาณอ้างอิง ac	29
รูปที่ 4.5	Blockdiagram ของ Synchronous delta modulator	32
รูปที่ 4.6	แสดงวงจร Asynchronous Delta Modulation ที่ Simulate โดย LEC.Sim	34
รูปที่ 4.7	แสดงวงจร Synchronous Delta Modulation ที่ใช้ในการ Simulate โดย LEC.Sim	35
รูปที่ 4a	แสดงสัญญาณDeltaModulation เกี่ยวกับสัญญาณไซน์อ้างอิง (Asynchronous)	36
รูปที่ 4b	แสดงสัญญาณ Delta Modulation เกี่ยวกับสัญญาณ error ที่ node 4 ออกจาก ของ Asynchronous	36
รูปที่ 4c	แสดงสัญญาณ Delta Modulation เกี่ยวกับสัญญาณไซน์อ้างอิงของ Synchronous	37
รูปที่ 4d	แสดงสัญญาณ Delta Modulation กับสัญญาณ error ที่เข้า hysteresis	37
รูปที่ 4e	แสดงการสวิตชิงที่มีคาบคงที่ของ Synchronous	38
รูปที่ 4f	แสดงการสวิตชิงที่มีคาบไม่คงที่ของ Asynchronous	38
รูปที่ 4g	แสดงสัญญาณของDelta Modulation และ error	39
(ขยาย)		
รูปที่ 4h	แสดงสัญญาณของDelta Modulation และ error	39

สารบัญรูป (ต่อ)

บทที่ 5 วงจรหลัก

รูปที่ 5.1 แสดงวงจร power transistor module	40
รูปที่ 5.2 แสดง Block diagram ของระบบอินเวอร์เตอร์	41
รูปที่ 5.3 แสดงรายละเอียดของBlock diagram ของวงจรหลัก	43

บทที่ 6 วงจรควบคุม

รูปที่ 6.1 แสดงวงจรแหล่งจ่ายแรงดันขยายกระแส	45
รูปที่ 6.2 วงจรควบคุม D.C.link	46
รูปที่ 6.3 แสดงวงจรขับเบสของ power transistor	46
รูปที่ 6.4 แสดงวงจร protection	48
รูปที่ 6.5 Block diagram ระบบ Synchronize delta modulated inverter	50
รูปที่ 6.6 วงจรสร้างสัญญาณไซน์อ้างอิง	52
รูปที่ 6.7 ข้อมูลใน EPROM	53
รูปที่ 6.8 วงจรสร้างสัญญาณ pulse snaper	55
รูปที่ 6.9 วงจร Synchronize	56

บทที่ 7 การทดลอง

รูปที่ 7.1 แสดงผลการทดลองเมื่อขับนำมอเตอร์ขนาด 1 แรงม้า	60
รูปที่ 7.2 แสดงสัญญาณไซน์อ้างอิง 3 เฟสสร้างได้ ซึ่งสามารถปรับความถี่และ แรงดันได้	62
รูปที่ 7.3 แสดงสัญญาณ Delta Modulation ในโหมดของ PWM เปรียบเทียบค่าการสวิตชิ่งกับ error	63

รูปที่ 7.4 แสดงสัญญาณ V_{CE} และ V_{BE} ของ power transistor จะแสดง storage time transistor 64

รูปที่ 7.5 แสดงสัญญาณ Delta Modulation ในโหมดของ Square wave 65

รูปที่ 7.6 แสดงรูปของสัญญาณ V_L และ I_L โดยการนำไปทดสอบขั้วนำมอดูเตอร์ขณะไว้โหนด โดยการทำงานของอินเวอร์เตอร์ใน โหมด PWM ที่ความถี่ 45 Hz 65

รูปที่ 7.7 แสดงรูปของสัญญาณ V_L และ I_L โดยการนำไปทดสอบขั้วนำมอดูเตอร์ขณะ ไว้โหนด โดยการทำงานของอินเวอร์เตอร์ใน โหมด PWM ที่ความถี่ 45 Hz 66

รูปที่ 7.8 แสดงรูปของสัญญาณ V_L และ I_L โดยการนำไปทดสอบขั้วนำมอดูเตอร์ขณะไว้โหนดโดยการทำงานของอินเวอร์เตอร์ใน โหมด Square wave ที่ความถี่ 70 Hz 67

รูปที่ 7.9 แสดงรูปของสัญญาณ V_L และ I_L โดยการนำไปทดสอบขั้วนำมอดูเตอร์ขณะ เพิ่มโหนด โดยการทำงานของอินเวอร์เตอร์ใน โหมด Square wave ที่ความถี่ 70 Hz 68

รูปที่ 7.10 แสดงภาพอุปกรณ์และแผงวงจรที่ใช้ในโครงการ 69

บทนำ

ในปัจจุบันได้มีการพัฒนาอย่างต่อเนื่องและกว้างขวาง ของอินเวอร์เตอร์เพื่อใช้ในการขับเคลื่อนมอเตอร์เหนี่ยวนำ (Induction Motor) เมื่อเทียบกับการพัฒนาการควบคุมมอเตอร์กระแสตรง (D.C. Motor) ทั้งนี้เนื่องมาจาก มอเตอร์เหนี่ยวนำ โดยเฉพาะแบบกรงกระรอก (Squirrel cage) ซึ่งมีคุณสมบัติหลายประการที่ถือว่ามอเตอร์กระแสตรง

อินเวอร์เตอร์ที่ใช้งานในการควบคุมมอเตอร์เหนี่ยวนำ ต้องสามารถเปลี่ยนแปลงความถี่ได้ซึ่งจะทำหน้าที่เชื่อมโยงระหว่างระบบจ่ายไฟ (Utility Power System) และมอเตอร์ ต้องมีคุณสมบัติพื้นฐาน ที่สอดคล้องดังต่อไปนี้

1. สามารถที่จะปรับความถี่ได้ เป็นสัดส่วนกับความเร็วยกกำลังสองที่ต้องการ
2. สามารถปรับแรงดันขาออก เพื่อที่จะรักษาอัตราส่วนแรงดันต่อความถี่ ให้คงที่ตลอดช่วงที่แรงบิดคงที่ ตามที่ต้องการ
3. สามารถจ่ายกระแสได้เต็มพิกัด ที่ความถี่ใดความถี่หนึ่ง ซึ่งอยู่ในช่วงของแรงบิดคงที่ ที่ต้องการ

อินเวอร์เตอร์ที่ใช้ส่วนใหญ่จะเป็นแบบ Six step และ PWM แบบ Six step จะใช้งานได้ดีที่ย่านความถี่สูง เนื่องจาก Switching loss น้อย และผลของฮาร์โมนิกส์อันดับต่ำจะถูกกรองไปเมื่อใช้งานที่ความถี่สูง ส่วนแบบ PWM นั้นจะใช้งานได้ดีที่ย่านความถี่ต่ำ ทั้งนี้เพราะ สามารถลดทอนองค์ประกอบฮาร์โมนิกส์อันดับต่ำ ไปได้

ในบริบทนี้ฉบับนี้ จะกล่าวถึงการออกแบบและการสร้างอินเวอร์เตอร์ที่ใช้เทคนิคการมอดูเลตแบบเดลต้า (Delta Modulated Inverter) ซึ่งเป็นอินเวอร์เตอร์จ่ายแรงดัน (Voltage Fed Inverter) แบบ PWM แต่สามารถปรับเปลี่ยนการทำงานเป็น Square wave ได้ในย่านความถี่สูง และใช้วงจรที่ไม่ยุ่งยากซับซ้อน

- ระบบอินเวอร์เตอร์ชนิดนี้จะมีการเชื่อมโยงพลังงานจาก AC → DC → DC → AC
- AC → DC ใช้ 1 เฟส Diode Bridge rectify
- DC → DC ใช้หลักการ Chopper แบบ Stepdown Converter
- DC → AC ใช้อินเวอร์เตอร์ แบบเดลต้ามอดูเลต พัลส์วิดท์เอ็ม

ในบริบทนี้ฉบับนี้ จะอธิบายถึงหลักการสร้างและออกแบบวงจร เดลต้ามอดูเลต เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใด อินเวอร์เตอร์ โดยจะแบ่ง เนื้อหาออกเป็นบทความ ๆ เพื่อให้สามารถทำความเข้าใจ ไม่อย่างนั้นเอกสารนี้ก็จะสูญเปล่า และต้องยิงไปถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์นี้ ได้ง่ายขึ้น ดังนี้

บทที่ 1 จะกล่าวถึงพื้นฐานการควบคุมความเร็วมอเตอร์เหนี่ยวนำ ในแบบต่างๆ

บทที่ 2 จะกล่าวถึงพื้นฐานและการทำงานของวงจรรีเลย์อินเวอร์เตอร์

บทที่ 3 จะอธิบายพื้นฐาน ของการสร้างสัญญาณ PWM Delta Modulated Inverter ตลอดจนข้อดีข้อเสียในการใช้งาน


บทที่ 4 อธิบายหลักการสร้าง และลักษณะของ Synchronize และ Asynchrone DH Inverter และมีการจำลองวงจรโดยการใช้คอมพิวเตอร์

บทที่ 5 จะแสดงวงจรหลัก และอธิบายถึงระบบของอินเวอร์เตอร์ที่ใช้ในการศึกษา

บทที่ 6 จะแสดงวงจรควบคุมในส่วนต่างๆ คือ ส่วนของแหล่งจ่ายแรงดัน ส่วนควบคุม D.C. Link ส่วนของวงจรขับนำเบส ส่วนการสร้างสัญญาณ PWM โดยวิธี Delta Modulated Inverter

บทที่ 7 เป็นผลการทดลอง

บทที่ 8 สรุปผลและวิจารณ์



บทที่ 1 การควบคุมความเร็วมอเตอร์เหนี่ยวนำ

มอเตอร์กระแสสลับที่นิยมใช้กันมาก คือ มอเตอร์เหนี่ยวนำโดยเฉพาะโรเตอร์แบบกรงกระรอก (squirrel cage induction motor) ซึ่งมีโครงสร้างที่แข็งแรงทนทาน มีส่วนหมุน (rotor) ทำจากแท่งทองแดงหล่อติดกัน มีรูปร่างคล้ายกรงกระรอกครอบไว้บนแท่นเหล็กจำนวนมากที่ใช้เป็นแกน ไม่ต้องการฉนวนในใดๆ ของส่วนหมุน มีความเสียดต่ำ น้ำหนักเบาทำงานได้ที่อุณหภูมิสูง มีประสิทธิภาพดี สามารถทำงานได้ยาวนาน โดยไม่ต้องการซ่อมบำรุง ราคาถูกและขนาดเล็กกว่า DC motor เมื่อเปรียบเทียบที่อัตราเร็ว และกำลังม้าเท่ากัน หรือมีอัตราส่วนกำลังต่อน้ำหนักสูง ต้องการการบำรุงรักษาน้อย สามารถทำงานในภาวะแวดล้อมที่สกปรกและเสียงต่อกำระเบิดได้ เพราะไม่มีประกายไฟที่เกิดจาก commutation

1. การควบคุมความเร็วของมอเตอร์เหนี่ยวนำ (speed control of an induction motor)

หลักการของมอเตอร์เหนี่ยวนำ มอเตอร์เหนี่ยวนำจะประกอบด้วยส่วนสองส่วนคือ ส่วนของตัวหยุดนิ่ง (stator) และส่วนของตัวหมุน (rotor) ส่วนของตัวหมุนจะทำหน้าที่รับพลังงานจากแหล่งจ่ายไฟฟ้ากระแสสลับผ่านส่วนอยู่หนึ่ง โดยอาศัยหลักการเหนี่ยวนำ ซึ่งขดลวดของส่วนที่อยู่หนึ่งทำหน้าที่สร้างสนามแม่เหล็กที่มีค่าคงที่ขึ้นในช่องอากาศ (airgap) ระหว่างส่วนอยู่หนึ่งกับส่วนหมุน เรียกว่า "สนามแม่เหล็กหมุน" สามารถหาความเร็วได้จากสมการ

$$n_s = \frac{120 f}{p} \tag{1}$$

- โดยที่ : n_s เป็นความเร็วของสนามแม่เหล็กหมุน (รอบ/นาที)
- f เป็นความถี่ของกระแสไฟฟ้าที่ป้อนให้กับขดลวด มอเตอร์ (เฮิรตซ์)
- p เป็นจำนวนขั้วแม่เหล็กของมอเตอร์

ตามสมการ(1) นั้นมิใช่เป็นค่าความเร็วที่แท้จริงของมอเตอร์ เพราะว่ายังมีค่า factor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด
ที่เป็นตัวแปรอีกตัวหนึ่ง คือ ค่าสลิป (slip ; s) ซึ่งจะทำให้ความเร็วรอบที่แท้จริงของมอเตอร์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เตอร์ มีค่าต่ำกว่า

ดึงความสัมพันธ์ในสมการ(2)


$$S = \frac{n_s - n_r}{n_s} \tag{2}$$

$$\text{หรือ } n_r = (1-s)n_s \tag{3}$$

จากสมการที่กล่าวมาข้างต้นจะเห็นได้ว่าการปรับความเร็วรอบของมอเตอร์สามารถทำได้ คือ

1.1/ โดยการใช้การเปลี่ยนโถล (slip) S

สำหรับเครื่องที่ตัวหม้อหม้อการพันขดลวดอยู่รอบๆ (woundrotor) นั้นอาจปรับความเร็วของมอเตอร์ที่ได้รับภาระขนาดหนึ่งได้ โดยการใช้การเปลี่ยนโถล s การเปลี่ยนโถลนี้ทำได้โดยการใช้การเปลี่ยนแปรค่าความต้านทาน ในวงจรของตัวหม้อหม้อ ดังนั้น ความเร็วของมอเตอร์ที่ถูกรับ ๗ ค่าภาระที่คงที่ค่าหนึ่ง ก็จะเปลี่ยนไปดังรูป 1.1



รูปที่ 1.1 การปรับความเร็วโดยการใช้การเปลี่ยนค่าความต้านทานของโรเตอร์

จะเห็นว่า การปรับความเร็วโดยการใช้การเปลี่ยนค่าความต้านทาน สามารถปรับได้ 4 ค่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้วยประการใดๆ ไม่ว่ากรณีใดๆ ที่แห่งตามค่าความต้านทานที่ปรับ และจะมีผลต่อ แรงบิด คือค่าความต้านทานจะแปรผัน

$R < T$ $\frac{1}{s}$

ตรงกับแรงบิดเริ่มแรกแต่มีข้อเสียคือ มีความร้อนเกิดขึ้นในความต้านทานที่ใช้ปรับความเร็วที่ต้องการปรับนั้นขึ้นอยู่กับแรงบิดของภาระ (load torque) ที่ทำการเปลี่ยนไป

1.2 การควบคุมแรงดันของสเตรเตอร์

เนื่องจาก กราฟแสดงค่าแรงบิด - ความเร็ว (torque-speed curve) ของมอเตอร์เหนี่ยวนำ (induction motor) จะเปลี่ยนแปลงตามแรงดันที่ใส่ให้กับสเตรเตอร์ของมอเตอร์ และความเร็วของระบบจะถูกกำหนดด้วยจุดตัดระหว่าง กราฟของแรงบิด-ความเร็ว ของมอเตอร์ และ กราฟของแรงบิด-ความเร็ว ของโหลด ดังแสดงในรูปที่ (1.2) ดังนั้น เราจะสามารถปรับความเร็วของระบบได้โดยการปรับแรงดันของมอเตอร์เพื่อให้จุดตัดระหว่างกราฟ แรงบิด-ความเร็ว ของมอเตอร์กับกราฟ แรงบิด-ความเร็ว ของโหลด ที่ค่าความเร็ว หรือ หรือค่า สลิปที่ต้องการ การควบคุมความเร็วโดยวิธีนี้ จะใช้หลักการของ phase control ซึ่งเป็นวิธีที่ทำได้ง่ายและมีราคาถูก แต่ระบบนี้จะมีประสิทธิภาพต่ำ เนื่องจากเปอร์เซ็นต์ของกำลังการสูญเสียในโรเตอร์ของมอเตอร์จะ



รูปที่ 1.2 การเปลี่ยนแปลงของกราฟแรงบิด-ความเร็ว ของ IM สำหรับแรงดันของสเตรเตอร์ต่างๆ

เพิ่มขึ้นตาม slip (s) นอกจากนั้นแล้ว กำลังสูญเสียในสเตรเตอร์จะเพิ่มขึ้นด้วยเนื่องจากการเพิ่มของกระแสในสเตรเตอร์ เมื่อสลิปเพิ่มขึ้นแรงบิดของมอเตอร์ จะลดลงมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นจนกว่าโดยเฉพาะที่ความเร็วต่ำ เนื่องจากมอเตอร์ต้องทำงานที่สลิปค่าสูง นอกจากนั้นแล้วถ้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หากเราควบคุมแรงดันโดยวิธี phase control จะทำให้เกิดฮาร์โมนิกส์ขึ้น ทั้งใน ac line และในตัวมอเตอร์เอง ทำให้เกิดการสูญเสียเพิ่มขึ้น อีกทั้ง power factor ของระบบก็จะลดลง ตามความเร็วของมอเตอร์ด้วย

จากข้อเสียที่กล่าวมาทำให้การใช้งาน ของระบบควบคุมความเร็วโดยวิธี ควบคุมแรงดันถูกจำกัดอยู่เฉพาะในระบบที่มีขนาดเล็ก และขนาดกลาง ซึ่งต้องการราคา ถูกมากกว่าจะสนใจเรื่องประสิทธิภาพ และ power factor โดยทั่วไปแล้วจะใช้กับ โทลค์ที่ต้องการ แรงบิดเริ่มแรก (starting torque) ต่ำ

1.3 การปรับความเร็วโดยการเปลี่ยนจำนวนขั้วแม่เหล็กบนสเตเตอร์

การปรับความเร็วโดยวิธีนี้ทำให้ได้ความเร็วที่ห่างกันเป็นช่วงๆไป ทั้งนี้เพราะ

$n_p = 2f/p$ และขั้วแม่เหล็กต้องเป็นจำนวนคู่เสมอวิธีนี้เป็นการตัดต่อขดลวดที่สเต

เตอร์ ให้มีจำนวนขั้วตามต้องการโดยปลายสายของขดลวดจะถูกนำออกมาต่อกับสวิตช์เพื่อ ให้สามารถเปลี่ยนการต่อได้ง่ายและวิธีนี้จะใช้กับ มอเตอร์เหนี่ยวนำแบบกรงกระรอก

(Squirrel cage) เท่านั้น อนึ่งการต่อสวิตช์ของขดลวด ทำให้ไม่สามารถเปลี่ยนจำนวนขั้วได้มากนักและสามารถปรับความเร็วได้ไม่เกิน 4 ระดับเท่านั้น อย่างไรก็ตามวิธีนี้ เราไม่สามารถปรับความเร็วรอบของมอเตอร์ให้เพิ่มขึ้น หรือลดลงอย่างต่อเนื่องได้

1.4 การปรับความเร็วโดยการเปลี่ยนความถี่

จากสมการ (1) จะเห็นได้ว่า ความเร็วเชิงโคจรนี้ของมอเตอร์เหนี่ยวนำแปรผันตรง กับความถี่ดังนั้นจึงสามารถปรับความเร็วรอบของมอเตอร์ได้ ลักษณะการควบคุมความถี่นั้น จะคล้ายกับการควบคุมความเร็วของ ซีเอ็มมอเตอร์ กล่าวคือเมื่อเราต้องการเพิ่มความเร็ว ของมอเตอร์เหนี่ยวนำ เราต้องเพิ่มความถี่เชิงโคจรซึ่งทำได้โดยการเพิ่มความถี่ของ แรงดันออกของอินเวอร์เตอร์ แต่การเพิ่มความถี่จะทำให้ air-gap flux ของมอเตอร์ ลดลงเนื่องจากการลดลงของ magnetizing current อันเป็นผลเนื่องมาจากการเพิ่ม ขึ้นของ magnetizing reactance กับความถี่ ซึ่งเมื่อ air gap flux ลดลงจะทำ ให้แรงบิดสูงสุด (maximum torque) ของมอเตอร์ลดลง เพื่อที่จะรักษา airgap flux และค่าแรงบิดสูงสุดให้คงที่ เราจะต้องเพิ่มแรงดันออกของอินเวอร์เตอร์

ตามความถี่ คือ รักษาอัตราส่วนของแรงดันออก (v) ต่อความถี่ (f) หรือ v/f ให้คงที่

ตามสมการ(3)

$$v = k\phi f \tag{4}$$

เมื่อ v เป็นค่าแรงดัน อาร์ เอ็ม เอส ป้อนเข้าที่ขั้วมอเตอร์
 k เป็นค่าคงที่ซึ่งมีค่าขึ้นอยู่กับตัวประกอบรูปแบบ (form factor)
 ตัวประกอบขดลวด (winding factor) และจำนวนรอบ
 ของขดลวดที่พันไว้บนมอเตอร์
 ϕ เป็นค่าฟลักซ์สูงสุดต่อหนึ่งโพลของมอเตอร์


จากสมการที่ (3) เมื่อ v/f คงที่ จะทำให้ คงที่ ผลก็คือ แรงบิดคงที่ เช่น
 เกี่ยวกับการควบคุมดีซีมอเตอร์ โดยวิธีควบคุมแรงดันของอาร์เอมเจอร์ และรักษาสนามแม่
 เหล็กให้คงที่ ทำให้มีลักษณะเป็น constant torque drive

การอธิบายหลักการของวิธี v/f นั้น สามารถอธิบายได้จากการอินทิเกรตของ
 Faraday

จาก
$$e = -dj/dt$$

 เราจะได้
$$\int j dt = \int e dt \tag{5}$$


สมการนี้แสดงว่า พื้นที่ใต้เส้นโค้งรูปคลื่นแรงดันที่ได้เขียนเส้นแรงเอาไว้ในรูปแบบที่
 1.3 จะเป็นค่าฟลักซ์แม่เหล็กรวม ทำให้สรุปได้ว่า "ไม่ว่าความถี่จะมีค่าเท่าไร ขอให้



เพียงแต่พื้นที่ใต้เส้นโค้งแรงดันไฟฟ้ามีค่าคงที่อยู่เสมอแล้ว มอเตอร์เหนี่ยวนำจะสามารถทำงานที่แรงบิดที่มีค่าสูงและเป็นไปอย่างเหมาะสมที่สุด"

การควบคุมให้ มอเตอร์เหนี่ยวนำมีค่า ทอร์คสูงสุดคงที่ จะทำได้ในย่านความเร็วที่ต่ำกว่าความเร็วที่กำหนด (base speed) หรือความถี่ต่ำกว่า ความถี่ เบส (base frequency 1 P.U.) แสดงในรูป 1.4


ที่ความถี่ต่ำ การรักษา v/f คงที่นั้น ไม่เป็นการเพียงพอที่จะทำให้ ทอร์คสูงสุดมีค่าคงที่ ทั้งนี้เพราะที่ความถี่ต่ำ magnetizing current ไม่ได้ขึ้นอยู่กับ magnetizing reactance เพียงอย่างเดียว เนื่องจาก ความต้านทานของสเตเตอร์ จะมีค่าใกล้เคียงกับ magnetizing reactance ดังนั้นเราต้องเพิ่มค่าแรงดันที่จ่ายให้กับสเตเตอร์ของ มอเตอร์เหนี่ยวนำ เพื่อชดเชยแรงดันที่ค่าคร่อมสเตเตอร์รีซิสแตนซ์ ทำให้เกิดการเปลี่ยนแปลงของแรงดันกับความเร็วเป็นไปตามเส้นที่บ่งของกราฟในรูป 1.4 แทนการเปลี่ยนแปลงตามเส้นประซึ่งเป็นการตั้ง v/f คงที่



รูปที่ 1.4 กราฟ แรงบิด-ความเร็วของ มอเตอร์เหนี่ยวนำ

เอกสารนี้เป็นเอกสารที่รวบรวมในย่านความเร็วที่สูงกว่า base speed เราจะไม่สามารถรักษา ค่าแรงบิดให้คงที่ เนื่องจากทำให้มอเตอร์เกิดการ over load ดังนั้นเราจึงต้องรักษาแรงดันให้คงที่

เท่ากับค่าที่กำหนดซึ่งจะทำให้ค่าแรงบิดที่ได้ออกเนื่องจากการลดลงของ airgap flux เมื่อเราเพิ่มความเร็วขึ้น รูปที่ 1.5 การควบคุมความเร็วในย่านนี้ กำลังออกสูงสุดของมอเตอร์เหนี่ยวนำ จะมีค่าคงที่เช่นเดียวกับการควบคุมความเร็วของมอเตอร์ ด้วยการลดความเข้มของสนามแม่เหล็ก ดังนั้นเราเรียกว่าเป็นการทำงานใน constant horse power mode หรือ field weakening mode



รูปที่ 1.5 การเปลี่ยนแปลงของแรงดัน แรงบิด กระแสดีเตเตอร์กับความถี่

027003

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 วงจรอินเวอร์เตอร์

วงจรถูกอินเวอร์เตอร์ ทำหน้าที่แปลงผันไฟฟ้าจากไฟกระแสตรงเป็นไฟกระแสสลับ และสามารถปรับแรงดันและความถี่ของไฟสลับได้ ตัวอย่างการใช้งานอินเวอร์เตอร์ได้แก่

- แหล่งจ่ายไฟกระแสสลับสำรอง
- แหล่งจ่ายไฟต่อเนื่อง (uninterruptible power supply UPS)
- วงจรถับน้ำหนักมอเตอร์ไฟสลับแบบปรับความเร็วได้
- เครื่องให้ความร้อนแบบเหนี่ยวนำ
- อุปกรณ์แปลงผันพลังงานที่ปลายทางของสายส่งไฟตรง ให้เป็นไฟกระแสสลับเพื่อจ่ายให้แก่ผู้ใช้

เมื่อใช้อินเวอร์เตอร์ ขับน้ำหนักมอเตอร์เหนี่ยวนำ เรามีความจำเป็นที่จะต้องควบคุมแรงดันไฟกระแสสลับที่ขาออกของอินเวอร์เตอร์ดังที่ได้กล่าวมาจากบทที่แล้วว่าจะต้องควบคุมให้อัตราส่วนแรงดันต่อความถี่มีค่าคงที่ ดังนั้นเมื่อทำการเปลี่ยนความถี่ก็จะต้องเปลี่ยนค่าแรงดันด้วย เพื่อให้ผลลัพธ์มีค่าคงที่โดยประมาณ หรือในกรณีของแหล่งจ่ายไฟกระแสสลับอาจจะต้องควบคุมให้แรงดันคงที่และเชื่อถือได้ แม้ว่าแรงดันไฟกระแสตรงที่ขาเข้าจะเปลี่ยนแปลงไป

เพื่อประสิทธิภาพในการแปลงผันพลังงาน การทำงานของอินเวอร์เตอร์ จะเป็นลักษณะการทำงานแบบสวิทชิงไม่เป็นแบบเชิงเส้น ดังนั้นรูปคลื่นของสัญญาณแรงดันไฟสลับมักจะมีลักษณะเป็นสัญญาณรูปสี่เหลี่ยม หรือลักษณะอื่นที่ไม่ใช่ไซน์ (ยกเว้นว่าจะมีการกรองหรือการใช้เทคนิคอื่นเพื่อปรับสัญญาณรูปคลื่นให้เกือบเป็นไซน์) อย่างไรก็ตามการที่อินเวอร์เตอร์ในหลายกรณี จะมีฮาร์โมนิกส์ที่เข้ามาปนกับแรงดันขาออก ทำให้มีผลเสียต่อสมรรถนะของระบบ เช่นในการขับน้ำหนักมอเตอร์เหนี่ยวนำ จะเกิดกำลังสูญเสีย ซึ่งทำให้มอเตอร์ร้อน และยังทำให้แรงบิดของมอเตอร์เกิดการกระเพื่อม (torque pulsation) ดังนั้นเราจะต้องศึกษาวิธีที่จะลดฮาร์โมนิกส์ของสัญญาณไฟกระแสสลับด้วย โดยต้องคำนึงถึง

ว่า เทคนิคที่ใช้มันจะต้องไม่ซับซ้อนจนเกินไป เพื่อการใช้งานที่เหมาะสม

เอกสารนี้เป็นเอกสารที่มอบให้แก่นักเรียนทำ 10 KVA อินเวอร์เตอร์ที่ใช้จากใช้
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
เป็นแบบ เฟสเดียว แต่สำหรับอินเวอร์เตอร์กำลังสูง ถ้าเป็นแบบสามเฟส จะสามารถนำไปใช้

คือว่า

องค์ประกอบที่สำคัญของอินเวอร์เตอร์ก็คือ สิ่งประดิษฐ์ที่ใช้เป็นสวิทช์ ซึ่งได้แก่ ไทรซิสเตอร์และทรานซิสเตอร์ เป็นต้น แต่ละชนิดก็มีข้อดีข้อเสียแตกต่างกันไป

ไทรซิสเตอร์มีข้อดี คือทนกระแสและทนแรงดันได้สูง จุดชนวนง่าย แต่ก็มีข้อด้อยคือ ทำให้หยุดนำกระแสหรือดับได้ยาก อีกทั้งไม่สามารถสวิทช์ที่ความถี่สูงนัก (ต่ำกว่า 10 กิโลเฮิรตซ์)


ทรานซิสเตอร์มีข้อดีคือ สวิทช์ที่ความถี่ได้สูงถึงร้อยกิโลเฮิรตซ์ แต่ไม่แข็งแรงทนทานเท่ากับไทรซิสเตอร์ เรานิยามใช้ทรานซิสเตอร์ในกรณีอินเวอร์เตอร์ที่มีกำลังไม่สูงนัก (ต่ำกว่า 100 KVA)


ระบบการใช้งานของอินเวอร์เตอร์

ในปัจจุบันเราสามารถปรับความเร็วของมอเตอร์ให้เสถียร โดยการใช้การปรับความถี่ของแรงดันที่ใส่ให้กับสเตเตอร์ของมอเตอร์เหนี่ยวนำซึ่งอาศัย static inverter และเนื่องจากสมบัติของระบบจะขึ้นอยู่กับชนิดของอินเวอร์เตอร์ที่ใช้ดังนั้นเราอาจจะจำแนกระบบออกตามชนิดของอินเวอร์เตอร์ที่ได้เป็น Voltage - Fed Inverter Drive และ Current - Fed Inverter Drive

2.1 Voltage - Fed Inverter Drive

Voltage - Fed Inverter โดยทั่วไปอาจจะจำแนกได้เป็น 2 ชนิดคือ square-wave inverter หรือ sixstep inverter และ pulse-width modulated (PWM) inverter ดังแสดงในรูปที่ 2.1 และ 2.2 ตามลำดับ การที่เรา





รูปที่ 2.2 PWM Inverter


เรียกอินเวอร์เตอร์แบบนี้ว่าเป็น Voltage - Fed Inverter ก็เนื่องจากการที่เรามี filter capacitor C มีค่าใหญ่ ทำให้แรงดันเข้าของอินเวอร์เตอร์มีค่าคงที่ และแรงดันออกของอินเวอร์เตอร์ มีค่าไม่ขึ้นอยู่กับโหลด

→ square wave inverter นั้น จะควบคุมแรงดันออกโดยการควบคุมแรงดันไฟตรงที่จ่ายให้กับอินเวอร์เตอร์ ดังนั้นวงจรเข้าเข้าของ square wave inverter จึงต้องใช้ SCR เพื่อจะได้สามารถควบคุมแรงดันออกได้ ส่วน PWM inverter นั้นจะควบคุมแรงดันออกโดยการควบคุมการสวิตช์ ซึ่งในหนึ่งคาบจะมีการสวิตช์หลายครั้ง และโดยการแปรเวลาในการสวิตช์เปิด-ปิด จะทำให้สามารถเปลี่ยนแปลงค่าแรงดันออกของอินเวอร์เตอร์ได้ตามต้องการ ดังนั้นจึงไม่จำเป็นต้องควบคุมแรงดันไฟตรงที่จ่ายให้กับอินเวอร์เตอร์ และโดยทั่วไปวงจรเข้าเข้าของอินเวอร์เตอร์นั้นไม่มีไว้สำหรับให้กระแสที่เกิดจาก reactive power ไหลผ่าน ทั้งแบบ square wave และ แบบ PWM ก็มีข้อดีข้อเสียต่าง ๆ กัน

จากการที่เราต้องควบคุมอัตราส่วน v/f ให้มีค่าคงที่ จากรูปที่ 2.3 แสดง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า กราฟของแรงบิดและความเร็ว ของมอเตอร์เหนี่ยวนำ ที่แรงดันและความถี่กำหนดหนึ่ง ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ จากกราฟ จะเห็นว่า จุดการทำงานจะอยู่ที่จุดตัดระหว่าง กราฟแรงบิดและความเร็ว

ของมอเตอร์เหนี่ยวนำ กับโหลดที่จุด A และ B เป็นจุดทำงานในการที่ load torque มีค่าคงที่



รูปที่ 2.3 Torque-Speed curve ของ IM ที่ควบคุมโดยวิธี VVVF

และแปรผันกับความเร็วตามลำดับ เนื่องจากการควบคุมความเร็วของ มอเตอร์เหนี่ยวนำ โดยวิธีนี้จะเป็นการแปรทั้งความถี่และแรงดัน ดังนั้นเราจะเรียกการควบคุมแบบนี้ว่า เป็นการควบคุมโดยการ Variable Voltage Variable Frequency Drive (VVVF) การควบคุมมอเตอร์เหนี่ยวนำโดยวิธี VVVF นี้จะทำให้เราสามารถ เร่งเครื่องจากความเร็วเป็นศูนย์ ไปสู่ความเร็วที่ต้องการ โดยมีควมแรงบิดสูงสุดได้

เนื่องจากแรงดันขาออกของอินเวอร์เตอร์ ที่ใช้ในการขับเคลื่อนมอเตอร์ไม่ได้เป็น sine wave ดังนั้นมอเตอร์จะได้รับแรงดันฮาร์โมนิกส์ ซึ่งจะทำให้เกิดสนามแม่เหล็กหมุนใน airgap ด้วยความเร็วที่สูงกว่าสนามแม่เหล็กเนื่องจาก fundamental component เมื่อมอเตอร์มีโหลดน้อยๆ ทำให้กระแสของมอเตอร์ไม่ลดลงเท่าที่ควร เมื่อโหลดลดลง แรงดันฮาร์โมนิกส์ของอินเวอร์เตอร์นี้ จะทำให้เกิดการสูญเสียในมอเตอร์มากขึ้นดังนั้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า เราจึงจำเป็นต้องนำมาพิจารณาในการเลือกขนาดของมอเตอร์ด้วย นอกจากนี้ ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ แล้วสนามแม่เหล็กที่เกิดจากแรงดันฮาร์โมนิกส์ ซึ่งอาจจะหมุนไปทางเดียวกันหรือสวน

ทางกับ fundamental air gap flux เกิดแรงบิดขึ้น และโดยทั่วไปจะถูกกรองออกไปเนื่องจาก inertia ของระบบ แต่ถ้าความถี่ของแรงบิดที่เกิดขึ้นมีค่าใกล้เคียงกับความถี่ เรโซแนนซ์ของระบบเชิงกล อาจจะทำให้เกิด hunting อันจะเป็นผลเสียต่อระบบได้

ข้อดีของการใช้ การควบคุมแรงดัน (voltage control) ก็คือเราสามารถควบคุมแรงบิดของมอเตอร์ได้โดยการควบคุมความเร็ว โดยวิธีควบคุมแรงดัน จะทำได้โดยง่าย จำเป็นต้องมีการป้อนกลับ หรือถ้าระบบป้อนกลับเกิดขัดข้องก็จะเป็นอันตรายต่อระบบ
เพียงแต่ทำให้เกิดความคลาดเคลื่อนของความเร็วขึ้นเท่านั้น สำหรับข้อเสียของ voltage control ก็คือหากเกิดความผิดพลาดในการควบคุมสวิตช์ จะทำให้เกิดปัญหา short-through ซึ่งอาจจะทำให้ วงจรเพาเวอร์ หรือในบางครั้ง วงจรควบคุมเสียหายได้

2.2 Current-Fed Inverter


อินเวอร์เตอร์ชนิดนี้ จะประกอบด้วย วงจร controlled rectifier และ current filter choke โดยไม่มีคาปาซิเตอร์เป็นวงจรทางด้านขาเข้าและมี



รูปที่ 2.4 ระบบควบคุมความเร็วที่ขับเคลื่อนด้วย current-fed inverter

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 current mode inverter เป็นวงจรทางด้านออก ดังในรูปที่ 2.4 controlled


rectifier และ filter choke จะทำหน้าที่เป็น variable dc ควบคุมการไหล
 ของกระแสเข้าสู่มอเตอร์ เพื่อทำให้เกิดเป็นรูปคลื่นของกระแส 3 เฟส ซึ่งสามารถเปลี่ยน
 แปลงความถี่ได้ รูปที่ 2.5 แสดงรูปคลื่นของกระแสและแรงดันในแต่ละเฟสของมอเตอร์
 ที่ขับเคลื่อนด้วย current-fed inverter จะเห็นได้ว่ากระแสของมอเตอร์จะมีลักษณะ
 เป็น quasi-sine wave ซึ่งมีขนาดค่อนข้างคงที่เท่ากับกระแสของแหล่งกำเนิดกระแส
 แสง (I_d) เนื่องจากจะมีสวิตช์คู่เดียวเท่านั้นที่นำกระแสในแต่ละครึ่ง ส่วนแรงดันเฟส
 ของมอเตอร์นั้นจะมีลักษณะเกือบจะเป็น sine wave โดยจะมี spike เนื่องจากการ
 commutation อยู่ด้วย รูปที่ 2.6 เป็นลักษณะสมบัติ ทอร์ค-ความเร็ว ของมอเตอร์
 เหล่านี้ว่าที่ขับ



รูปที่ 2.5. ลักษณะของกระแสและแรงดันในแต่ละเฟสของมอเตอร์ที่ขับเคลื่อนด้วย
current-fed inverter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 เคลื่อนโดย current-fed inverter สำหรับกระแส I_d ต่างๆกัน โดยที่ความถี่ค่า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 คงที่ จะเห็นว่าแรงบิดของมอเตอร์เห็นชว่นาในคอนเริ่มเดินเครื่องจะมีค่าต่ำมากเมื่อ

เกี่ยวกับการขับเคลื่อนโดย voltage-fed inverter ทั้งนี้เพราะที่ความเร็วค่า τ ของมอเตอร์มีค่าต่ำทำให้แรงดันของมอเตอร์ต่ำ เมื่อแรงดันเข้าของมอเตอร์น้อย air gap flux จะมีค่าน้อย ดังนั้นแรงบิดของมอเตอร์เห็นชว่น่าจึงต่ำ เมื่อความเร็วของมอเตอร์เห็นชว่น่า เพิ่มขึ้นแรงดันเข้าของมอเตอร์จะเพิ่มขึ้นทำให้ air gap flux และแรงบิดเพิ่มขึ้นตาม ถ้าแกนเหล็กของมอเตอร์ไม่อิ่มตัว แรงบิดของมอเตอร์จะเพิ่มขึ้นอย่างรวดเร็วเมื่อความเร็วเข้าใกล้ความเร็วซิงโครนัส จากนั้นก็จะลดลงด้วยสโลปที่ชันมาก และมีค่าเป็นศูนย์เมื่อความเร็วเท่ากับความเร็วซิงโครนัส ตามเส้นกราฟที่เป็นเส้นประ (รูปที่ 2.6) อย่างไรก็ตามเนื่องจากจะมีการอิ่มตัวของแกนเหล็กของมอเตอร์ ทำให้แรงบิดของมอเตอร์แปรตามความเร็วตามกราฟที่เป็นเส้นทึบ เราจะสามารถควบคุมให้มอเตอร์ทำงานในช่วงที่ กราฟ ทอร์ก-ความเร็ว ของมอเตอร์มีสโลปเป็นบวกตามแนวที่เป็นจุดตัดระหว่างลักษณะสมบัติของ voltage fed และ $\text{current fed inverter}$ (A) หรืออาจจะควบคุมให้มอเตอร์ทำงานในช่วงที่ กราฟ ทอร์ก-ความเร็วของมอเตอร์มีสโลปเป็นลบ (B) การทำงานบริเวณที่มีค่าสโลปเป็นบวก จะมีสลิปสูง ทำให้ rotor current และ rotor loss มากกว่า แต่ air gap flux จะไม่อิ่มตัว และ magnetizing current จะมีค่าเท่ากับค่าที่กำหนด แต่ถ้ามอเตอร์ทำงานในบริเวณที่มีสลิปเป็นลบ rotor current จะมีค่าน้อย แต่เนื่องจากแกนเหล็กของมอเตอร์จะเริ่มอิ่มตัว ดังนั้น magnetizing current และ Iron loss ซึ่งมีค่ามากกว่าที่จุด A ทำให้



เอกสารนี้เป็นเอกสารที่สงวนไว้ก่อนให้นักเรียนศึกษา IM ที่ขับเคลื่อนโดย current fed inverter สำหรับกระแสต่าง ๆ กัน

มอเตอร์รีออน ดังนั้นเราจึงมักจะให้มอเตอร์ทำงานในบริเวณที่มีสลิปเป็นบวก แต่เนื่องจากในบริเวณดังกล่าวมอเตอร์จะไม่มีเสถียรภาพ ดังนั้นเราจึงจำเป็นต้องมีการควบคุมโดยการป้อนกลับเพื่อรักษาให้ air gap flux คงที่ ซึ่งทำได้โดยการควบคุมกระแสและสลิปของมอเตอร์เพื่อให้จุดทำงานของมอเตอร์ที่ขับเคลื่อนด้วย current fed inverter แปรไปตาม กราฟ ทอร์ค-ความเร็ว ที่มีสลิปเป็นลบของมอเตอร์ที่ขับเคลื่อนด้วย voltage fed inverter หรือกล่าวอีกนัยหนึ่งก็คือเราจะควบคุมให้มอเตอร์เหนี่ยวนำขับเคลื่อนด้วย current fed inverter ทำงานใน constant air gap flux mode

เราจะเห็นได้ว่าการใช้ current fed inverter ในการขับเคลื่อน มอเตอร์เหนี่ยวนำจะมีข้อดีหลายประการคือ มอเตอร์เหนี่ยวนำจะสามารถทำงานได้ในทั้ง 4 ควอดรันต์ โดยไม่ต้องเพิ่มอุปกรณ์ ไม่มีปัญหาเกี่ยวกับ over current หรือ short through ดังเช่นใน voltage fed inverter drive จึงไม่จำเป็นต้องใช้ high speed fuse นอกจากนี้แล้วเรายังสามารถใช้ phase control SCR แทนการใช้ fast switching SCR สำหรับข้อเสียของ current fed inverter drive ก็คือ ทำงานแบบ open loop ไม่ได้ / filter choke มีขนาดใหญ่และหนัก ค่าน input เป็น control rectifier ซึ่งจะทำให้ เพาเวอร์แฟกเตอร์ของระบบมีค่าต่ำเมื่อโหลดน้อยๆ ช่วงความถี่ในการทำงานต่ำกว่า voltage fed inverter ไม่สามารถทำงานได้ที่ no-load และการควบคุมมอเตอร์หลายตัวโดยใช้อินเวอร์เตอร์ตัวเดียวทำได้ยาก

บทที่ 3 หลักการ Delta Modulation ใน PWM Inverter

โดยปกติแล้วเทคนิคการมอดูเลตความกว้างของคลื่น (PWM) ในอินเวอร์เตอร์แบบจ่ายแรงดันหนึ่ง (voltage source inverter) ถ้าจะให้แรงดันขาออก มีความเพี้ยนของสัญญาณ เนื่องจากฮาร์โมนิกส์น้อยที่สุดตลอดย่านความกว้างของการปรับความถี่ จำเป็นต้องใช้วงจรควบคุมที่ค่อนข้างยุ่งยาก การทำงานของอินเวอร์เตอร์ที่มีความราบเรียบน้อย และความถี่ที่มอดูเลตต่ำ ดังนั้น เทคนิคการมอดูเลตแบบเคลต้า จะมีความเหมาะสมที่จะแก้ปัญหาดังกล่าวได้ คือ มีความยุ่งยากวงจรมีน้อย การทำงานของอินเวอร์เตอร์นั้น ราบเรียบและมีความไว้วางใจได้สูง

PWM inverter จะพบมากในงานการปรับความเร็วรอบของมอเตอร์ และ IPS สำหรับการใช้นี้ในงานขับเคลื่อนเหนี่ยวนำนั้น PWM inverter จะสามารถ


1. ปรับความถี่เพื่อให้ มอเตอร์เหนี่ยวนำทำงานตามค่าสลิปที่ต้องการตลอดช่วงความถี่ของการปรับความเร็วรอบมอเตอร์
2. v/f คงที่ เพื่อให้ความหนาแน่นของฟลักซ์ในเครื่องจักรมีค่าคงที่ที่ค่าต้องการ ความต้องการในสิ่งเหล่านี้ จะพบได้ในอินเวอร์เตอร์ชนิดควบคุมแรงดันและกระแส เทคนิคที่นิยมที่สุดคือ SPWM แต่วิธีใหม่ชื่อเสียคือ จะให้แรงดัน 64 % ของแรงดัน dc bus ที่จ่ายให้ได้

* ในทางปฏิบัตินั้น สามารถแก้ปัญหาโดยการเปลี่ยนโหมดการทำงานจาก sine PWM ไปเป็น square wave mode ที่การทำงานที่ความเร็วรอบสูง อย่างไรก็ตามในอินเวอร์เตอร์ที่ใช้ทรานซิสเตอร์การเปลี่ยนโหมดนี้จะทำให้โวลเตจไม่ต่อเนื่อง เป็นการเพิ่มความยุ่งยากให้กับวงจรควบคุม และเสี่ยงต่อความล้มเหลวในการหยุดนำกระแส ยิ่งไปกว่านั้นจำเป็นต้องเชื่อมั่นว่า วงจรที่เพิ่มเข้ามาควบคุมที่ยุ่งยากนั้น จะต้องทำให้ v/f มีค่าคงที่ ในการทำงาน

สำหรับเทคนิค Delta modulation นั้นวงจรที่ใช้เป็นวงจรที่ง่าย ไม่ซับซ้อน มีการเปลี่ยนโหมดการทำงานระหว่าง PWM กับ square wave mode อย่างราบเรียบ และให้ v/f มีค่าคงที่ โดยไม่ต้องมีวงจรภายนอกเข้ามาเกี่ยวข้อง

3.1 เทคนิค Delta Modulation

Delta Modulation เป็นการเปลี่ยนสัญญาณจาก อานาล็อกเป็นดิจิตอล ดังแสดงในรูปที่ 3.1 สัญญาณขาเข้าที่เป็นสัญญาณ อานาล็อก $x(t)$ ถูกแปลงให้เป็นสัญญาณ pulse สัญญาณพัลส์นี้จะถูกทำให้เป็น อานาล็อก $x'(t)$ โดยตัวอินทิเกรเตอร์ป้อนกลับมาและมาเปรียบเทียบกับสัญญาณขาเข้า ที่ป้อนเข้ามา $x(t)$ ค่าที่ได้จะเป็นค่า error มีค่าเท่ากับ $x(t) - x'(t)$ สัญญาณที่ได้เป็นได้ 2 ระดับ โดยระดับของสัญญาณพัลส์ขึ้นอยู่กับเครื่องหมายของค่า error ที่ได้ เมื่อ $x'(t) < x(t)$ สัญญาณแรกที่เกิดขึ้นจะมีระดับที่ได้ไปทาง + เมื่อสัญญาณถูกป้อนกลับมาที่ตัวอินทิเกรเตอร์ (integrator) จะทำให้ $x'(t)$ มีค่าเปลี่ยนไป จนค่า $x'(t)$ เกินค่า $x(t)$ ทำให้เปลี่ยนสัญญาณจากบวกไปลบ




รูปที่ 3.1 แสดง Block diagram ของ delta modulator

รูปที่ 3.2(a) แสดงสัญญาณการสวิตชิงของอินเวอร์เตอร์ V_i ของรูป 3.2 (b) สัญญาณรูปคลื่นสามเหลี่ยม (triangular wave) V_F เป็นค่าโดยประมาณของสัญญาณไซน์ และสามารถทำให้เกิดการออสซิลเลชันได้ไม่เกิน ΔV ของทั้งขอบเขตบนและล่างมีระยะเท่ากับจากสัญญาณไซน์อ้างอิง V_R (sinereference) การสวิตชิงของสัญญาณพัลส์จะเป็นการเปลี่ยนค่าความชันของสัญญาณรูปคลื่นสามเหลี่ยม และการหึ่งค่าขอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไปออกนอกห้องไปใช้ประโยชน์ด้านการค้า เขตนี้จะมีผลในการกำหนดค่า turn off ของอุปกรณ์สวิตชิงได้อย่างเหมาะสม

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 3.2 (c) เป็นวงจรที่สร้างสัญญาณรูปคลื่นของรูปที่ 3.2 (a) และ 3.2 (b) วงจรจะทำงานดังนี้



รูปที่ 3.2 รูปสัญญาณของ Delta modulation (a) สัญญาณไซน์อ้างอิง V_C และ สัญญาณ

คลื่นสามเหลี่ยม V_A (b) การสวิตชิงของ Delta modulation V_A (c) วงจร

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการเรียนการสอน ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งพื้นฐานของเทคนิค Delta modulation

สัญญาณ ไซน์อ้างอิง V_R ถูกป้อนเข้าที่ตัวเปรียบเทียบ (comparator) A_1 ในขณะที่ สัญญาณรูปคลื่นสามเหลี่ยม V_F จะถูกสร้างโดยอินทิเกรเตอร์ A_2 ดังนั้นเมื่อเอาท์พุทของ A_2 เกินค่าขอบเขตบนหรือล่าง (ซึ่งสามารถกำหนดโดยอัตราส่วน R_2/R_3) ตัวเปรียบเทียบ A_1 จะกลับหัว V_1 ที่ขาเข้าของ A_2 ซึ่งจะทำให้ความชันของ V_F ที่ขาออกของ A_2 กลับค่าด้วยค่านั้น จะบังคับให้ V_F เอลสิซิเลทรอบๆสัญญาณคลื่น V_R โดยมีความถี่รูปเปิด α_r เป็นการยืนยันได้ว่าองค์ประกอบหลักมูล (fundamental component) ของ V_F และสัญญาณไซน์อ้างอิง V_R มีขนาดเท่ากัน อินทิเกรเตอร์ A_2 นี้ทำหน้าที่เป็น low pass filter (first order) ดังนั้นจะได้ว่า

$$V_{Fn} = V_{1n} / n(R_1C) \alpha_r \tag{1}$$

V_{Fn} คือค่าแอมพลิจูดของฮาร์โมนิคส์อันดับที่ n ของสัญญาณ V_F ซึ่งเป็นแรงดันขาออกของ filter A_2

V_{1n} คือค่าแอมพลิจูดของฮาร์โมนิคส์อันดับที่ n ของสัญญาณ V_1 ซึ่งเป็นสัญญาณมีออคตุเลขแรงดันขาเข้า filter A_2

α_r คือความถี่เชิงมุมของสัญญาณไซน์อ้างอิง V_R ในหน่วยเรเดียน

ดังนั้น
$$V_{F1} = V_R \tag{2}$$

จาก (1) และ (2) ที่ fundamental จะได้ว่า

$$V_{F1} = \frac{V_{11}}{(R_1C) \alpha_r} = V_R \text{ -----} \rightarrow \frac{V_{11}}{\alpha_r} = (RC_1) V_R \tag{3}$$

ถ้าระดับสัญญาณไซน์อ้างอิงยังคงคงที่ที่ระดับเคมระหว่างการมีออคตุเลข ค่าอัตราส่วนของแรงดันมูลฐานของสัญญาณการมีออคตุเลข กับความถี่ยังคงมีค่าคงที่ ในโหมดการ

ทำงานแบบ PWH โดยที่ ค่า R_1C มีค่าคงที่ แสดงว่าเมื่อตัวมีออคตุเลขใช้สำหรับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 เกกของอินเวอร์เตอร์ จะทำให้ค่า v/f มีค่าคงที่ในสถานการณ์ทำงาน โหมด PWH
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 การวิเคราะห์ สัญญาณ Delta Modulation PWM

สัญญาณการสวิตชิง V_s ของเซลล์ที่มีมอดคูลเลท อินเวอร์เตอร์ สามารถวิเคราะห์ได้โดยการกระจายฟูเรียร์ ตำแหน่งของสัญญาณพัลซ์ และจำนวนของสัญญาณพัลซ์ต่อรอบของสัญญาณที่ถูกมอดคูลเลท V_s แสดงดังรูป 3.3 (a)&(b) สามารถแสดงความสัมพันธ์ได้โดยสมการดังนี้

$$t_i = \frac{2\Delta V + A t_{i-1}}{A} + \frac{V_R \sin \alpha_r t_{i-1} - V_P \sin \alpha_r t_i}{(-1)^{i-1} A} \quad (4)$$

$$f_i = \alpha_i t_i \quad (5)$$


ซึ่ง

- A = ค่าความชันของสัญญาณคลื่นพาหะ V_P
- ΔV = ค่าขอบเขตของโวลเตจที่เปลี่ยนการสวิตชิง
- V_R = ค่าโวลเตจสูงสุดของสัญญาณโวลเตจ
- t_i = ค่าเวลาในการสิ้นสุดของสัญญาณพัลซ์ที่ i
- α_r = ค่าความถี่ของรูปคลื่นการมอดคูลเลท
- ω_r = ค่ารัปเบิ้ลความถี่ของสัญญาณการมอดคูลเลท
- f_i = ค่าตำแหน่งที่สิ้นสุดของสัญญาณพัลซ์ลูกที่ i ในหน่วย เเรเดียน
- ที่ $f_i = \pi$ ค่าของ i ให้จำนวนของสัญญาณพัลซ์ต่อครั้งรอบ คือ N_p

$$\text{ซึ่งค่า } A_n = \frac{2V_P}{n\pi} \sum_{i=1}^{N_p} (-1)^{i+1} (\sin n \alpha_i - \sin n \alpha_{i-1}) \quad (6)$$

N_p

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับใช้ในกิจการที่อนุญาตเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังห้าม $i=1,2,\dots$ เนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 แสดงวิธีการเกิดของสัญญาณการสวิตชิงโดยวิธี DM (a) สัญญาณการมอดูเลต (ไซน์) และ สัญญาณรูปคลื่นสามเหลี่ยม (b) สัญญาณการสวิตชิงโดยวิธี DM

ค่าฮาร์โมนิกส์แรงดันอันดับที่ n ของการมอดูเลต หาได้จากสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภาควิชา 1/2 เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ (8) โยชน์ด้านการค้า

$$V_{bn} = (A_n + B_n) z^{1/2}$$
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ n คืออันดับของฮาร์โมนิกส์

ถ้าความถี่ของสัญญาณมีอคลูละเปลี่ยนโดยที่ยังคงรักษาความชันของรูปคลื่นสัญญาณสามเหลี่ยมให้คงที่ จำนวนของสัญญาณพัลซ์และความกว้างของพัลซ์ จะเปลี่ยนตามไปด้วย การเปลี่ยนนี้ไม่ต้องเพิ่มวงจร และเมื่อความถี่ของสัญญาณสามเหลี่ยม เท่ากับความถี่สัญญาณ sine สัญญาณที่ออกมาจากการมีอคลูละ จะเป็นสัญญาณ square wave เนื่องจากค่าความชันเกิดการ overload ฮาร์โมนิกส์อันดับที่ n ของโวลเตจสำหรับ โทมคการทำงาน square wave คือ

$$V_{on} = \frac{4V_c}{n\pi} \tag{9}$$

การออกแบบและใช้งาน อินเวอร์เตอร์นี้ จำนวนของการคอมมิวเตทต่อวินาทีเป็นปัจจัยที่สำคัญของความปลอดภัยของอุปกรณ์สวิตชิง จำนวนของการคอมมิวเตทใน เลคค่ามีอคลูละ อินเวอร์เตอร์ สามารถหาได้จากสมการ

$$N_c = 2 * N_s + f_r \tag{10}$$

f_r เป็นค่าความถี่ของสัญญาณไซน์
 N_c คือจำนวนของสัญญาณพัลซ์ต่อครั้งรอบ

3.3 Thre phase Delta Modulated Inverter

การนำอินเวอร์เตอร์ชนิดนี้มาใช้ งานเป็นสามเฟส จำเป็นที่จะต้องมีความมีอคลูละที่เหมือนกัน และให้คณสมลัตติของสัญญาณการสวิตชิงที่ซิงโครไนซ์ให้เหมาะสม | สัญญาณการสวิตชิงของอินเวอร์เตอร์ จะเกิดการเลื่อนเฟสไม่คงที่ ไม่เหมือนกับ กรณีใช้งานเป็นเฟสเดี่ยว ซึ่งเป็นปัญหาสำคัญสำหรับการใช้งานเป็นสามเฟส ดังนั้นจะต้องมีการซิงโครไนซ์สัญญาณของการมีอคลูละ จึงต้องมีการเพิ่มวงจรที่เป็นเฟสเดี่ยว สามชุด และป้อนสัญญาณไซน์อ้างอิงสามเฟสที่ไม่มีความเพี้ยน และสามารถปรับความถี่ได้

สามารถสรุปได้ว่า ลักษณะเด่นของ Delta Modulated Inverter คือ ครั้งที่มีการนำไปใช้

1) ค่าอัตราส่วนของ v/f มีค่าคงที่ สำหรับช่วงความถี่ที่ต่ำกว่า base frequency

2) การเปลี่ยนโหมคการทำงานระหว่างโหมคการทำงานแบบ PWM โหมคการทำงานในย่านแรงดันคงที่ จะเป็นไปอย่างราบเรียบสม่ำเสมอ

3) ค่าฮาร์โมนิกส์ที่แรงดันขาออกมีค่าต่ำ

4) อัตราการคอมมิวเตชัน (commutation) ของอุปกรณ์สวิตชิงจะมีค่าต่ำ สำหรับระดับของสัญญาณที่เข้ามาทำการมอดูเลตที่มีค่าสูง

จะเห็นว่าลักษณะสามอย่างแรกนั้น เหมาะสำหรับใช้งาน ควบคุมความเร็วมอเตอร์เหนี่ยวนำ แต่ข้อสุดท้ายนั้นเหมาะสำหรับการใช้งาน UPS ซึ่งลักษณะเด่นที่สำคัญของเทคนิคการสวิตชิงของ Delta Modulated Inverter คือเป็นวงจรอนุพัทธ์ที่มี อุปกรณ์ที่ง่าย ไม่ยุ่งยากซับซ้อน




บทที่ 4 Asynchronous และ Synchronous Delta Modulation


การมอดูเลตแบบเดลต้านี้ ถึงแม้ว่า วงจรไม่ยุ่งยากซับซ้อน เพราะอาศัยการสวิตช์ซึ่งที่เกิดจาก hysteresis ของสัญญาณป้อนกลับจากอินทิเกรเตอร์ แต่ก็มีข้อเสียตรงที่สัญญาณป้อนกลับไม่ได้ใช้การป้อนกลับจากแรงดันหรือกระแสของ output ทำให้ลักษณะการควบคุมยังไม่สมบูรณ์พอ นอกจากนี้ รูปคลื่น PWM ที่เกิดจากการสวิตช์ซึ่งจะเปลี่ยนแปลงไปตามเวลาเสมอไม่ค่อยจะคงที่แน่นอน ถ้านำไปใช้กับ single phase อินเวอร์เตอร์เป็นการสวิตช์แบบสองระดับก็ใช้ได้ดี แต่ในสามเฟสอินเวอร์เตอร์ การไม่สมดุลเฟสจึงเป็นปัญหามากสำหรับ delta modulation จึงจำเป็นต้องหาวิธีที่จะทำให้หน่วยสร้างสัญญาณเดลต้ามีออกทั้งสามหน่วยจะต้องซิงโครไนส์กันเพื่อที่จะให้ได้สัญญาณทรูปเปอร์สวิตช์ซึ่ง มีความเหมาะสม สำหรับในปริศยานี้จะเน้นจะใช้หลักการเฟสล็อคคลุปเข้าช่วย ปัญหาการไม่ balance phase จะไม่เกิดขึ้นอย่างแน่นอน

4.1 ความรู้พื้นฐานเกี่ยวกับ Asynchronous และ Synchronous Delta modulation

๑๐



จาก block diagram จะมีการเปรียบเทียบกันระหว่างสัญญาณอ้างอิงรูป ไซน์กับสัญญาณขาออกของอินทิเกรเตอร์ (ป้อนกลับ) โดยวิธี hysteresis ในขณะที่ output ของตัวเปรียบเทียบ (comparator) มีค่าเป็น $-E$ สัญญาณแรงดันป้อนกลับจะเพิ่มขึ้นอย่างเชิงเส้นในเวลาที่สัญญาณผลต่าง (error) จะลดลงจนถึง $-H$ และจะทำให้ output ของบล็อกอินทิเกรเตอร์รีเซ็ตเปลี่ยนเป็น $+E$ และสัญญาณผลต่างจะเพิ่มขึ้นจนถึง H และจะบังคับให้แรงดัน output เปลี่ยนกลับจาก $-E$ อีกครั้งหนึ่ง และจะมีการเปลี่ยนในลักษณะแบบนี้ซ้ำไปมาเป็นรอบๆไป



รูปที่ 4.2 สัญญาณของ Delta Modulation

ในรูปที่ 4.2 จะสังเกตเห็นว่าสัญญาณป้อนกลับจะมีลักษณะเข้าใกล้สัญญาณไซน์อ้างอิง โดยมีค่าความกว้างของ hysteresis ($+H$) ความถี่ของการมอดูเลชันจะขึ้นอยู่กับการอ้างอิงและจะได้ว่าพัลส์ เอ้าท์พุทไม่ได้เป็นลักษณะของ PWM เท่านั้น ยังเกิดการมอด

เอกสารนี้เป็นแบบควมถี่ (frequency modulation) อีกด้วยซึ่งเป็นสิ่งที่ไม่พึงประสงค์
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การวิเคราะห์ Asynchronous-Synchronous Delta Modulation

เราจะอธิบายได้ด้วยวิธีการ Phase Plane เป็นการพิจารณาเปลี่ยนแปลงของสัญญาณอินพุท โดยวิธีการอันนี้ทำให้เรารู้ถึงพฤติกรรมของ Delta modulation ได้เป็นอย่างดี

4.2.1 Asynchronous Delta Modulation สมการข้างล่างนี้ได้มาจาก block diagram ของรูป 4.1

$$v_f = K \int v_o dt \quad (1)$$

$$e = v_r - v_f \quad (2)$$

$$v_o = G(e) \quad (3)$$

โดยที่ $G(e)$ แทนตัวควบคุมกึ่งขั้นของส่วน hysteresis ใช้ v_o และ v_f/K เป็นตัวแปรของ phase plane และทำการวิเคราะห์ในกรณีของแรงดันอ้างอิงเป็นศูนย์ดังนั้น (2) และ (3) เขียนใหม่ได้เป็น

$$e = -Kx$$

$$x' = G(-Kx) \quad (4)$$

ซึ่ง (4) แทนขอบเขตรอบ (limit cycles) ดังได้ในรูป 4.3 แรงดัน output (x') ออสซิลเลต นิยามได้จาก จุดๆหนึ่งของ phase plane เคลื่อนไปตาม limit cycles ทำให้ได้ คาบของ limit cycle คือ


$$T_{c,1} = \frac{4H}{KE} \quad (5)$$

เมื่อสัญญาณอ้างอิงเป็น dc ทำให้สมการ (4)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\dot{x} = G(v_r - kx)$$

ซึ่งหมายถึงว่า limit cycle จะเคลื่อนไปตามแกนนอนเข้าสู่ศูนย์กลางใหม่ v_r/k ไม่ได้ทำเปลี่ยนรูปเลย ดังนั้น การมีออสซิลเลชันเช่นนี้ ไม่มีผลต่อ ขนาดของสัญญาณอ้างอิง และความถี่ของการออสซิลเลตยังคงที่อยู่



รูปที่ 4.3 แสดง phase plane สำหรับ $v_r = 0$



รูปที่ 4.4 แสดง phase plane สำหรับสัญญาณอ้างอิง ac

เมื่อสัญญาณอ้างอิง ac บ้อนให้กับ Delta Modulator จุดกึ่งกลางของ limit cycle ซึ่งเป็นสัดส่วนกับ v_r จะเคลื่อนไปตามแกนนอน (Horizontal axis) ขณะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้วยมูลค่า
 ที่ทางเดินของจุด phase plane จะเคลื่อนไปตาม phase trajectory ตามรูปที่
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่เปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 และ 4.4 เวลาขณะที่ t_1 เกิดขึ้นเมื่อระยะห่างจากจุดที่เรากำลังพิจารณาอยู่กับจุดกึ่งกลาง (O_1) เท่ากับ H/K ดังนั้นทั้งสองจุดจะเคลื่อนที่ในทิศทางเดียวกัน จนกระทั่งจุดที่เรากำลังพิจารณาอยู่ด้านหน้าจุดกึ่งกลางด้วยค่า H/K ซึ่งเป็น การสร้างการสับเปลี่ยนใหม่ (การสวิตชิง) ที่ $T=t_2$ เมื่อผ่าน $t=t_2$ เมื่อผ่าน t_2 ไปแล้วทั้งสองจุดจะเคลื่อนที่ในทิศทางตรงกันข้ามจนกระทั่ง $t=t_3$ ซึ่งระยะระหว่างจุดทั้ง 2 จุดเท่ากับ H/K อีกครั้งหนึ่งและการสับเปลี่ยนใหม่นี้จะทำให้ครบรอบของรอบการสวิตเมื่อดูตามรูป 4.4 แล้วลักษณะของ pพท ก็เกิดขึ้นเราสามารถคำนวณหาความกว้างของเนื้อฟิลส์บวกฟิลส์ลบได้จาก

$$E \Delta t_+ = E(t_2 - t_1) = \frac{2H + v_r(t_2) - v_r(t_1)}{K} \quad (6)$$

$$E \Delta t_- = E(t_3 - t_2) = \frac{2H - v_r(t_3) - v_r(t_2)}{K} \quad (7)$$

เมื่อสัญญาณอ้างอิงเป็นรูปไซน์ (6) และ (7) จะเป็นฟังก์ชันที่ยุ่งไม่ค้อยูกต่องและชัดเจนมากนักเพราะว่าความถี่การสวิตชิงสูงมากกว่าความถี่สัญญาณอ้างอิงทำให้เราสามารถคิดว่า

$$v_r(t_2) - v_r(t_1) = \frac{d(v_r(t))}{dt} \Delta t_+$$

$$v_r(t_3) - v_r(t_2) = \frac{d(v_r(t))}{dt} \Delta t_-$$

ในกรณีนี้สมการก่อนหน้าสามารถหาค่าตอบได้และสมการเนื้อฟิลส์บวกและลบจะได้ดังนี้

$$\Delta t_{+-} = \frac{2H}{KE(1 + v_r \sin(\omega_r t))} \quad (8)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta t_+ = \frac{2H}{\frac{KE(1 - V_r W_r \sin(W_r t))}{KE}} \quad (9)$$

เมื่อสัญญาณอ้างอิงเท่ากับ $v_r(t) = V_r \cos(W_r t)$ สมการ (8) และ (9) แสดง
 พบที่ต้องการจะสังเกตเห็นว่าความกว้างของเนื้อพัลส์ขึ้นอยู่กับสัญญาณอ้างอิงแต่ไม่เป็น
 เชิงเส้นและที่สำคัญการมอดแบบความถี่ (frequency modulation) จะเกิดขึ้นโดยคาบ
 ของ frequency modulation คือ


$$T = 4H \frac{1}{\frac{KE(1 - (v_r W_r \sin(W_r t))^2)}{KE}}$$

4.2.2 Synchronous Delta Modulation

เราจัดทำการศึกษาวิเคราะห์เกี่ยวกับ Asynchronous Delta Modulation
 ไปแล้ว ปัญหาที่เกิดขึ้น คือ สัญญาณของการสวิตช์ซึ่งเปลี่ยนตามเวลาไม่แน่นอน ถ้านำไปใช้
 กับระบบ 3 เฟสแล้วจะทำให้เกิดการไม่สมดุลเฟสและที่สำคัญ คือ Asynchronous เกิด
 frequency modulation ดังนั้น เพื่อที่จะกำจัด frequency modulation จำเป็น
 ต้องมีพัลส์ที่ซิงโครไนส์กันทั้ง 3 เฟส เพิ่มเข้าไปยังส่วนความแตกต่าง (error) ซึ่งเรียก
 ว่า Pulse shaper ตามรูปที่ 4.5

การเพิ่มสัญญาณซิงโครไนส์เข้าไปนี้ เพื่อที่จะกำจัดพัลส์ที่กว้างที่สุดโดยบังคับ
 ให้มีการสับเปลี่ยนสวิตช์หนึ่งครั้งต่อวงรอบของการซิงโครไนส์ จากรูปที่ 4.4 เราจะเห็น
 ว่าพัลส์บวก (Δt_+) จะยาวขึ้นเมื่อสัญญาณอ้างอิงมีค่าเพิ่มขึ้นซึ่งหมายความว่า ความชันของ
 สัญญาณอ้างอิงมีค่าเป็นบวก เพื่อที่จะจำกัดเนื้อพัลส์อันนี้ การซิงโครไนส์ต้องบังคับให้
 ระยะห่างระหว่างจุดกึ่งกลาง (0_+) และจุดที่กำลังพิจารณาของ Phase plane
 เพื่อให้ได้ค่า H/K ที่เวลาสั้นกว่า ดังนั้นเนื้อพัลส์ ซิงโครไนส์ที่จะนำเข้าไป จะต้องมีความ

ของเครื่องหมายเดียวกับความชันของสัญญาณป้อนกลับ (เมื่อเพิ่มเนื้อพัลส์เข้าไปในระยะ



รูปที่ 4.5 Blockdiagram ของ Synchronous delta modulator

กับการพิจารณาเนื้อพัลส์บวก ซึ่งเนื้อพัลส์ลบ มีความชันของสัญญาณอ้างอิงเป็นลบ

สรุปได้ว่า ค่าของพัลส์ที่ซิงโครไนซ์ (เป็นบวกหรือลบ) จะต้องเปลี่ยนเมื่อความชันของสัญญาณอ้างอิงเปลี่ยนไป โดยวิธีการนี้ จะทำให้ค่าของการสวิตชิง ยังคงคงที่ และจะได้ความกว้าง hysteresis ใหม่เกิดขึ้น (equivalent hysteresis width) จาก (10) ถ้าสมมติให้ T คงที่ H จะไม่คงที่ นั่นคือ

$$H_{\text{new}} = \frac{T_{\text{new}} K E}{4} [1 - \frac{(V_r W_r \sin(W_r t))^2}{K E}] \quad (11)$$

โดยที่ T_{new} คือค่าของพัลส์ซิงโครไนซ์ที่ เราบังคับเข้าไป ในลักษณะเช่นนี้ คุณสมบัติของ Synchronous Delta Modulation ยังคงเหมือนกับ Asynchronous ทุกประการ เพียงแต่ Synchronous จะให้ความถี่การสวิตชิงที่ทุกๆ พัลส์ ส่วน Asynchronous จะไม่คงที่ช่วงที่มีการเปลี่ยนความชัน พัลส์จะกว้าง


ส่วนตรงที่ไม่เปลี่ยนความชัน พัลส์จะแคบ ถ้ามีการ Synchronize ในลักษณะที่กล่าว เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะรื้อมาที่จะขจัดปัญหา frequency modulation ได้เป็นอย่างดี และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.3 การจำลองทางดิจิทัลโดยใช้คอมพิวเตอร์ของ Asynchronous Delta Modulation และ Synchronous Delta Modulation

→ เพื่อที่จะนำ Delta Modulation ไปใช้ ในระบบสามเฟส จะต้องให้ pulse train ที่ ซิงโครไนซ์กับสัญญาณอ้างอิง โดยการใช้ เฟสล็อกคัล (PLL) เข้าช่วยโดยทำเป็นตัว frequency multiplier (ตัวคูณความถี่) เพื่อที่จะตรวจสอบผล เราได้ทำการจำลอง ในปฏิยานิพนธ์ ได้ใช้โปรแกรมสำเร็จรูป LEC SIM เข้าช่วยก็จะ ได้ผลดังนี้

จากผลการจำลองเปรียบเทียบรูป $4e$ กับรูป $4f$ จะสังเกตเห็นว่า รูป $4f$ จะเกิด frequency modulation ซึ่งเป็นคุณสมบัติของ Asynchronous ส่วน Synchronous จะไม่เกิดขึ้นเลย ความถี่สวิตชิงคงที่ทุกพัลส์ และ จากรูป $4g$ กับรูป $4h$ ซึ่งเป็น error จะเห็นว่า error ของ Asynchronous จะมีความสูงทางบวกและลบเท่ากัน ส่วน error ของ Synchronous จะต่างไปเพราะความสูงของ error จะสูงไม่เท่ากัน ช่วงที่มีการเพิ่ม สัญญาณพัลส์ ซิงโครไนซ์ เข้าไปมีผลมาก ทำให้ผลน้อยกว่าที่ควรจะเป็น เพราะพัลส์ที่เพิ่ม เข้า จะไปช่วยเสริมแทน เทคนิคนี้จะแก้ปัญหา frequency modulation ได้ อีกทั้ง ยังมีการซิงโครไนซ์ กับสัญญาณอ้างอิงอย่างแน่นอน


จากบทนี้เราจะนำ concept นี้ไปสร้างทางวงจร อานาล็อก ก็จะง่ายเข้า และในปฏิยานิพนธ์นี้ ได้เลือก ระบบ PLL ที่มีระบบ multiplexer เข้าช่วย หรือที่ เรียกว่า gear changing ทั้งนี้เพื่อให้ ความถี่การสวิตชิงของอุปกรณ์สวิตชิง อยู่ในขอบเขตที่เราต้องการ และเพื่อให้เกิดการสอดคล้อง กับ concept ของเราที่เราทำการวิเคราะห์ ในบทนี้



ASYNCHRONIZED DM PWM INVERTER CIRCUIT


รูปที่ 4.6 แสดงวงจร Asynchronous Delta

Modulation ที่ Simulate โดย LEC.S(M




synchronized DM PWM INVERTER SIMULATE CIRCUIT

รูปที่ 4.7 แสดงวงจร Synchronous Delta Modulation ที่ใช้ในการ Simulate โหลด LEC SIM




รูปที่ 4a แสดงสัญญาณ Delta Modulation เทียบกับสัญญาณ
ไซน์อ้างอิง (Asynchronous)




รูปที่ 4b แสดงสัญญาณ Delta Modulation เทียบกับสัญญาณ


เอกสารนี้เป็นเอกสาร error ที่ node 4. ออกมาจากของ Asynchronous ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4c แสดงสัญญาณ Delta Modulation เทียบกับสัญญาณอ้างอิงของ Synchronous



รูปที่ 4d แสดงสัญญาณ Delta Modulation กับสัญญาณอ้างอิงด้านการค้า
 ไม่่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 error ที่เข้า hysteresis




รูปที่ 4e แสดงการสวิทชิงที่มีคาบคงที่ของ Synchronous




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 4f แสดงการสวิทชิงที่มีคาบไม่คงที่ของ Asynchronous

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4g แสดงสัญญาณของDelta Modulation และ error

(ตบตบ)




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 4b แสดงสัญญาณของDelta Modulation และ error

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 วงจรหลัก

สำหรับวงจรหลัก (main circuit) ที่ใช้ในโครงการนี้ จะมีลักษณะเช่นเดียวกับ
วงจร 3 เฟส อินเวอร์เตอร์ โดยทั่ว ๆ ไป ใช้ power transistor เบอร์ EVG 31-50
เป็น power transistor module มีการต่อรานซิสเตอร์ภายในตัวแบบ
Darlington มีพิกัดกระแส 50 A และทนแรงดัน 450 V $T_r = 3 \mu s$, $T_f = 4 \mu s$,
 $T_s = 12 \mu s$ เป็นอุปกรณ์ Switching แสดงดังรูป 5.1 เหมาะสำหรับใช้งาน A.C.
Drive




รูปที่ 5.1 แสดงวงจร power transistor module

5.1.1 การทำงานของวงจรหลัก

รูปที่ 5.2 แสดง Block diagram ระบบของวงจรอินเวอร์เตอร์ที่ใช้ในโครงการนี้
แสดงรายละเอียดในรูปที่ 5.3

จะเห็นได้ว่า Bridge Diode Rectify รับไฟ A.C. อินพุตจากไลน์ซึ่ง Bridge Diode
นี้จะต้องสามารถรับอินพุตได้ +15% ของแรงดันขาเข้า และต้องเพื่อ Over
voltage อีก ค่ากระแสพิกัดต้องเอาไว้ในขณะที่เกิดการกระชากกระแสอีก 50%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการสื่อสารเท่านั้น ไม่เป็นของใครไม่ใช่วางเป็นลิขสิทธิ์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.2 แสดง Block diagram ของระบบอินเวอร์เตอร์

จากวงจรในรูป 5.3 R_1 ทำหน้าที่ลดกระแสขณะ charge คาปาซิเตอร์ C_1 ให้อยู่ในค่าที่ปลอดภัยสำหรับ Bridge diode ที่จะทนได้ในขณะที่เริ่มเปิดเครื่อง

Switch sw จะทำการปิดสวิตช์ทันทีที่ volt คร่อม C_1 สูงขึ้นระดับหนึ่งที่มีค่าที่ปลอดภัย สำหรับการ charge ประจุ C_1 ให้เต็มที่โดย Bridge diode ไม่เสียหาย

ทรานซิสเตอร์ ที่ใช้เป็นอุปกรณ์ สวิตช์นั้น จะใช้เบอร์ EVG 31-50 โดยม้ววงจร RC Snubber เพื่อป้องกัน Switching loss และการเปลี่ยนแปลง dv/dt สามารถควบคุม duty cycle ของการสวิตช์โดยส่วน control unit และวงจรขับเบส โดยจะมีช่วงการเปิดปิดของการสวิตช์ สำหรับช่วงเปิด (on) ทรานซิสเตอร์จะนำกระแสโดยพลังงานถูกสะสมใน L ขณะที่อยู่ในช่วงปิด (off) ทรานซิสเตอร์จะหยุดการนำกระแส แต่จะมีการคายพลังงานจาก L ผ่าน free wheeling diode ซึ่งเป็น Diode ชนิด fast diode กระแสที่ได้จากการ chopper จะถูกกรองให้เรียบโดย LC filter ได้เป็นไฟกระแสตรง ออกมาที่ส่วน DC link voltage เข้าวงจรหลัก (main circuit) ของอินเวอร์เตอร์ ซึ่งคือเป็นวงจรสามเฟส โดยให้ power transistor 6 ตัว ซึ่งสามารถควบคุมการทำงานโดยให้วงจรขับเบสและวงจรสร้างสัญญาณ Delta modulated จะได้ไฟกระแสสลับ 3φ ออกมาขับเคลื่อนมอเตอร์ได้ และสามารถควบคุมความเร็วมอเตอร์ โดยการเปลี่ยนความถี่ของสัญญาณควบคุม Delta modulated ได้อีกด้วย

ในวงจรรูปที่ 5.3 จะเห็นว่าม้ววงจรการป้องกัน (protection circuit) เนื่องจากกระแสขาเข้าจากไลน์ กระแสขาออกจากอินเวอร์เตอร์เข้ามอเตอร์ โดยการใช้ CT (current transformer) คล้องที่สายเมนแล้วเปลี่ยนสัญญาณเป็นแรงดันโดยนำตัวต้านทานมาต่อขนานแล้วนำไปเปรียบเทียบกับแรงดันอ้างอิง ถ้ามีสัญญาณผิดปกติเข้ามาเกินค่าแรงดันอ้างอิงที่ตั้งไว้ วงจรจะหยุดการทำงาน สามารถป้องกันวงจรไว้ได้



รูปที่ 5.3 แสดงรายละเอียดของBlock diagram ของวงจรหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.1 แหล่งจ่ายแรงดันที่สามารถชดเชยกระแสได้

จากรูปที่ 6.1 แสดงวงจรที่ใช้ สำหรับเป็นแหล่งจ่ายแรงดันไฟกระแสตรง + 8 v และ -6 v เป็นไฟเลี้ยงให้กับวงจรขับเบส ใช้ IC regulate เบอร์ 7808 และ 7906 ตามลำดับ โดยที่ทางต้านไฟบวกมีการใช้ transistor ในการช่วยเพิ่มการจ่ายกระแสได้โดยที่เมื่อวงจรต้องรับภาระในการจ่ายไฟมากทำให้ใช้กระแสมาก จนถึงค่าที่เมื่อผ่าน R 5 โอห์ม 5 วัตต์ แล้วจะได้แรงดันคร่อม R เป็น 0.7 v คือค่า V_{BE} ของทรานซิสเตอร์ ทำให้ทรานซิสเตอร์สามารถทำงานได้และจ่ายกระแสได้ตามการใช้งานของภาระ (load)

6.2 วงจรควบคุม DC link

การควบคุม DC Link Voltage ของวงจรในส่วนของ Control unit ในรูปที่ 6.1 จะใช้ IC เบอร์ TL 494 เป็นตัวสร้างสัญญาณ pulse ในการควบคุมขา Base ของ Power Transistor โดยการนำสัญญาณ ramp มาเปรียบเทียบกับสัญญาณไฟ DC. (ได้จากการเปรียบเทียบ ของสัญญาณป้อนกลับจาก output เข้ามาเปรียบเทียบกับแรงดันอ้างอิง) ถ้าสัญญาณ output มีค่ามากเทียบกับ V_{ref} แล้วจะให้ค่า output ที่ผ่าน error amp. ออกมาที่ค่าสูงขึ้น แต่เมื่อนำไปตัดกับสัญญาณ ramp แล้วจะทำให้ pulse ที่ได้มีขนาดเล็กลงก่อนเข้าที่ขา เบสของทรานซิสเตอร์ ทำให้แรงดันขาออกของ DC link มีค่าคงที่ เมื่อสัญญาณ output มีค่าน้อย ก็จะทำให้ error มีค่าต่ำ เทียบกับสัญญาณ ramp ก็จะทำให้ค่า pulse ที่ได้ใหญ่ขึ้น ค่าแรงดันขาออกก็จะคงที่


ความถี่ของสัญญาณ ramp ที่ใช้นั้นสามารถคำนวณได้จากค่า R_T และ C_T ที่ต่ออยู่กับขา 5 และขา 6 ในรูปที่ 6.2 และสามารถประมาณค่าความถี่ในการออสซิลเลทได้จากสมการ

$$f_{osc} = \frac{1.1}{R_T * C_T}$$


จากรูปที่ 6.2 จะเห็นได้ว่าการนำสัญญาณจาก output มาเข้าวงจร

เอกสารนี้เป็นเปรียบเทียบแรงดันขา 1 กับแรงดันอ้างอิงที่ขา 2 ดังแสดงวงจรภายใน ภาคผนวก และไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขา 4 คือสัญญาณ Dead time จะต่อ RC เข้ากับสัญญาณแรงดันอ้างอิง V_{ref} ขา 14 เพื่อใช้ในการ Soft Start โดยที่ C จะทำหน้าที่ค่อย ๆ ลด Dead time ให้ติดกับ ramp ได้เป็นลักษณะของ pulse ที่ความกว้างค่อย ๆ เพิ่มขึ้น ทำให้ได้ลักษณะการ Star ที่นุ่มนวล (smooth) ต่อเนื่อง ไม่เกิดการเปลี่ยนแปลงที่เห็นทันใด



รูปที่ 6.2 วงจรควบคุม D.C.link



รูปที่ 6.3 แสดงวงจรขับเบสของ power transistor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาร่วมกัน ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.3 วงจรขับนำเบส

รูปที่ 6.3 แสดงวงจรที่ใช้ขับเบสของ power transistor จากวงจร(รูป6.3) จะเห็นได้ว่า opto couple จะทำหน้าที่ในการแยก ground ของวงจร control และวงจรขับเบสเมื่อสัญญาณ ทางด้านบวกเข้ามาที่ เบสของ Transistor Q_1 ทำให้ transistor นำกระแส ไซโคลเปล่งแสงใน opto สว่าง เกิดการไปอัสซาเบสของ ทรานซิสเตอร์ใน opto เกิดกระแสไหล ทำให้เกิดสัญญาณที่ขา C ของ Q_2 แต่ เนื่องจากสัญญาณจะมีค่า T_1 และ T_2 ทำให้สัญญาณที่ได้เพื่อน ต้องมีการนำมา เปรียบเทียบกับแรงดันอ้างอิงโดยใช้ op amp A_1 ทำให้สัญญาณที่ได้จากการเปรียบ เทียบเพื่อชดเชยคือรูปร่างใกล้เคียงกับสัญญาณเดิม เมื่อมีสัญญาณออกจาก A_1 จะทำ ใ้ทรานซิสเตอร์ Q_3 นำกระแส เมื่อ Q_3 นำกระแส จะไปอัสซาให้ Q_4 นำกระแส ทำให้แรงดันคร่อมตัวต้านทาน R_{10} มีค่าสูง ทำให้กระแสไม่ไหลผ่าน D_4 เมื่อ Q_5 นำกระแสจะไหลผ่าน D_5, D_6 และ Q_6 นำกระแส คือจะนำกระแสช่วงกระ แสเบสเป็นบวกทำให้ power transistor ถูกไปอัสซาให้นำกระแส ทำให้ V_{ce} ค่า ทรานซิสเตอร์ Q_7 ถูกบล็อกไม่ให้ นำกระแส แต่เมื่อสัญญาณทางด้านลบเข้ามาที่ขาเบส ของ ทรานซิสเตอร์ Q_1 ทำให้ไม่สามารถนำกระแส ทรานซิสเตอร์ไม่ทำงาน ทรานซิสเตอร์ Q_3 และ Q_5 ไม่ทำงาน power transistor ไม่มีกระแสไหล ผ่าน D_5, D_6 power transistor off เสมือนมี I_B ค่าลบเข้าที่ Q_7 ทำให้ Q_7 นำกระแสและจะทำให้ดึงกระแสที่ขา BE ให้ Transistor off ไซโคล าวรวดเร็ว จะสังเกตเห็นว่ามีการต่ออินดักเตอร์ L เพื่อจำกัด ค่า $-di_B/dt$ ไซโคล โอด D_8 เรียกว่า " Baker Clamp Diode " ทำหน้าที่ป้องกันไม่ให้ power transistor เกิดการอิ่มตัว (Saturation) เกินไป

6.4 วงจร Protection

จากรูปที่ 6.4 จะเห็นได้ว่า เมื่อเราต้องการ protection สัญญาณ ที่จุดไหน จะทำการคล้อง CT (current transformer) เข้ากับสายเมนนำสัญญาณกระแสที่ได้ผ่าน Bridge rectify นี้ว เปลี่ยนเป็นแรงดันโดยความต้านทาน R_1 ในสภาวะปกติสัญญาณที่ผ่าน D_3 เข้าที่ขาลบของ op amp A_1 จะเป็น low

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อต้องการหยุดการทำงานของระบบ จะต้องปิดสวิทช์ Sw_1 ระวังอย่าให้สัญญาณ ใ้ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่เข้าขาของ A_1 เป็น High ผ่าน inverting amplifier A_1 ทำให้ผลของสัญญาณที่ออกมาจาก A_1 เป็น low เข้ามากระทำ logic ที่ G_1 กับ Q^- L ของ D flip flop ซึ่งสภาวะปกติเป็น High จะได้สัญญาณขาออกของ G_1 คือ High เข้า clock ของ D flip flop ซึ่งจะทำงานที่ clock ขาขึ้น จะทำให้ Q ขึ้น High และ Q^- ลง low ระบบจะหยุดทำงาน

กรณีที่เกิด fault เข้ามา จะทำให้สัญญาณเข้าที่ขาของ A_1 เป็น High ขาออกที่ A_1 จะเป็น low ได้ผลเช่นเดียวกับกรณีที่แล้ว

ในกรณีของการ start เพื่อให้ระบบทำงานใหม่ ทำได้โดยกดสวิทช์ SW_2 จะทำให้ขา Reset ขึ้น High ขา Q ลง low ขา Q^- ขึ้น High ทำให้ระบบสามารถทำงานใหม่ได้

6.5 วงจรสร้างสัญญาณ Delta Modulation Inverter


จาก Block Diagram ในรูปที่ 6.5 จะเห็นว่ามีส่วนของวงจรใหญ่ๆ ที่ประกอบกันเป็นวงจรสร้างสัญญาณ Synchronize delta modulated inverter คือ จะมีส่วนสร้างสัญญาณไซน์อ้างอิงเข้ามาให้กับวงจร การสร้างสัญญาณ Delta modulated และวงจร Phase lock loop เพื่อสร้างสัญญาณ Pulse shaper อีกให้กับ วงจร delta modulated จากนั้นจะเข้าสู่วงจร time lock out เพื่อสร้าง dead time ป้องกันการ shoot branch เนื่องจากการเหลื่อมกันของสัญญาณ ดังแสดงรายละเอียดแต่ละวงจรดังต่อไปนี้

6.5.1 วงจรสร้างสัญญาณไซน์อ้างอิง

จากรูปที่ 6.6 จะเห็นได้ว่าการสร้างสัญญาณไซน์อ้างอิงในแต่ละเฟสนั้น จะใช้หลักการเปลี่ยนแรงดันสัญญาณอนาล็อกเป็นรูปคลื่นสัญญาณพัลส์ที่เป็น ลิจิจิตอล ซึ่งสามารถปรับความถี่ได้โดยการปรับค่าแรงดันที่ป้อนเข้า IC 4046 (Voltage control oscillator VCO) จากนั้นนำสัญญาณพัลส์ที่ได้มาป้อนเข้า clock ของ counter ใช้ IC4516 ซึ่งเป็น counter ที่สามารถนับข้อมูลขึ้นลงได้ตัวหนึ่ง 4 บิต ในที่นี้ใช้สองตัว สามารถนับข้อมูลได้ 8 บิต เป็นจำนวน $2^8 = 256$ ข้อมูล จาก counter เวนำข้อมูลที่ได้จากขา นับของ counter เป็นตัวชี้ค่า address ที่มีข้อมูลสัญญาณ sine อ้างอิง เป็นเลขฐานสิบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานวิจัยเท่านั้น ไม่สามารถนำไปใช้ในเชิงพาณิชย์ การค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.5 Block diagram ของ Synchronize delta modulated inverter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



การสร้างสัญญาณไทม์อ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.6 วงจรสร้างสัญญาณเฟสอินทรีย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.80	27.CC	53.F9	79.F7	105.C4	131.7A	157.2F	183.05	209.0C	235.42
2.83	28.CE	54.FA	80.F5	106.C1	132.77	158.2D	184.04	210.0D	236.44
3.86	29.D1	55.FB	81.F4	107.BE	133.74	159.2B	185.03	211.0F	237.47
4.89	30.D3	56.FC	82.F3	108.BC	134.70	160.29	186.03	212.11	238.44
5.8C	31.5D	57.FD	83.F1	109.B9	135.6D	161.27	187.02	213.12	239.4D
6.9C	32.D7	58.FD	84.F0	110.B6	136.6A	162.24	188.02	214.13	240.50
7.93	33.D9	59.FE	85.EE	111.B3	137.68	163.22	189.01	215.14	241.52
8.96	34.DC	60.FE	86.ED	112.B0	138.64	164.20	190.01	216.16	242.55
9.98	35.DE	61.FF	87.EC	113.AE	139.61	165.1E	191.01	217.18	243.58
10.9C	36.E0	62.FF	88.EA	114.AB	140.5E	166.1C	192.01	218.1A	244.5B
11.9F	37.E2	63.FF	89.E8	115.A8	141.5B	167.1A	193.01	219.1C	245.5E
12.A2	38.E4	64.FF	90.E6	116.A5	142.58	168.18	194.01	220.1E	246.61
13.A5	39.E6	65.FF	91.E4	117.A2	143.55	169.16	195.01	221.20	247.64
14.A8	40.E8	66.FF	92.E2	118.9F	144.52	170.14	196.01	222.22	248.68
15.AB	41.EA	67.FF	93.E0	119.9C	145.50	171.13	197.02	223.24	249.6A
16.AE	42.CE	68.FF	94.DE	120.98	146.4D	172.12	198.02	224.27	250.6D
17.B0	43.ED	69.FE	95.DC	121.96	147.4A	173.11	199.03	225.29	251.70
18.B3	44.EE	70.FE	96.D9	122.93	148.47	174.0F	200.03	226.2B	252.74
19.B6	45.F0	71.FD	97.D7	123.90	149.44	175.0D	201.04	227.2D	253.77
20.B9	46.F1	72.FD	98.D5	124.8C	150.42	176.0C	202.05	228.2F	254.7A
21.BC	47.F3	73.FC	99.D3	125.89	151.3F	177.0B	203.06	229.32	255.7D
22.BE	48.F4	74.FB	100.D1	126.86	152.3C	178.09	204.07	230.34	256.80
23.C1	49.F5	75.FA	101.CE	127.83	153.39	179.08	205.07	231.37	
24.C4	50.F7	76.F9	102.CC	128.80	154.37	180.07	206.08	232.39	
25.C7	51.F8	77.F9	103.C9	129.80	155.34	181.07	207.09	233.3C	
26.C9	52.F9	78.F8	104.C7	130.7D	156.32	182.06	208.0B	234.3F	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดและรูปที่ 6.7 ข้อมูลใน EPROM เจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หกที่เก็บใน EPROM (IC2764) EPROM จะส่งข้อมูลไปยัง DAC 1408 (Digital to Analog Converter) แล้วผ่าน RC filter ก็จะได้สัญญาณ Sine ที่ใช้งานได้ และสามารถปรับ Amplitude ของสัญญาณ Sine ที่ได้จาก โดยที่สัญญาณ Sine อ้างอิงของ phase B และ C ก็ใช้หลักการในทำนองเดียวกันแต่จะใช้ VOC ตัวเดียวกัน และข้อมูลเลขฐานสิบหกที่เก็บลงใน EPROM จะเป็นข้อมูลที่มีเฟสต่างกัน 120 องศา ดังแสดงค่าข้อมูลในรูปที่ 6.7

6.5.2 วงจรสร้างสัญญาณ Pulse Shaper


จากรูปที่ 6.8 แสดงวงจรการสร้างสัญญาณ pulse shaper โดยการนำสัญญาณไซน์อ้างอิงในแต่ละเฟส จากที่สร้างได้ ผ่าน วงจร buffer และขยายแรงดันโดยผ่าน noninverting amplifier เข้า Comparater ตัวที่ 1, 2 และ 3 โดยแต่ละตัวจะมีสัญญาณจาก เฟส A, B และ C คู่ใดคู่หนึ่งมาเปรียบเทียบกับ ผลที่ได้จะเป็นสัญญาณที่เข้าวงจร phase lock loop โดยวงจรนี้จะมีส่วนที่ทำหน้าที่ ตรวจสัญญาณความถี่ที่เข้ามา แปลงรหัสให้ไปเลือกว่าจะทำการแบ่งจำนวนลูกเป็นเท่าไร โดยวงจรหาร N จากวงจรหาร N ก็จะได้สัญญาณที่แบ่งเป็นสัญญาณพัลซ์ย่อยๆ จากนั้น เข้าสู่ วงจรสร้างสัญญาณ โมโนสเตเบิล เพื่อให้ได้เนื้อพัลซ์ที่น้อยที่สุด แล้วนำมาทำ logic โดยการ and กับสัญญาณ ที่ออกมาจาก comparater ในแต่ละเฟส จะได้สัญญาณ pulse shaper นำไปป้อนให้กับวงจรในส่วนของ Delta Modulation

6.5.3 วงจรสร้างสัญญาณ Delta Modulation

วงจรในรูปที่ 6.9 แสดงวงจรสร้างสัญญาณ PWM โดยใช้เทคนิคการ Synchronize Delta Modulation จะเห็นว่ามี การนำสัญญาณไซน์อ้างอิงเข้ามาเปรียบเทียบกับสัญญาณที่ได้จากการป้อนกลับมา โดยผ่าน error amplifier จากนั้นจะนำสัญญาณ error ที่ได้ เข้าวงจร Summing รวมกับสัญญาณ Pulse Shaper เพื่อให้ค่าของสัญญาณ PWM มีค่าคงที่ สัญญาณที่ได้ต้องนำมาผ่าน inverting เพื่อให้ได้สัญญาณคงเดิมเนื่องจากวงจร Summing จะกลับเฟสสัญญาณ จากนั้น เข้าสู่ วงจร hysteresis โดยจะมีค่า


R เป็นตัวกำหนดค่าขอบเขตของการสวิทชิง ทำให้ได้สัญญาณ PWM ออกมา จากนั้นจะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุใดเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.8 วงจรสร้างสัญญาณ pulse shaper

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.9 วงจร Synchronize

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.5.4 การออกแบบวงจร Snubber

วงจร Snubber เป็นวงจรที่ใส่ในวงจรหลัก (main circuit) เพื่อป้องกันไม่ให้อัตราส่วนระหว่าง dv/dt มีค่ามากเกินไป และลด switching loss ให้น้อยลง โด๊ยแสดงวงจรวงจรดังรูปที่ 6.9

ขณะที่ transistor turn-off กระแสจะเข้ามา charge ประจุ C โดยค่าโวลเตจตกคร่อม แสดงได้ด้วยสมการ

$$V_{cb} = \frac{1}{C_b} \int I_1 dt \tag{1}$$

$$V_{cb} = \frac{1}{C_b} \int I_1 t dt \tag{2}$$

เมื่อ I_1 คือ ค่ากระแสไหลค
ค่าแรงดันที่ตกคร่อมตัวเก็บประจุ C_b มีค่า V_{cd} ที่เวลา $t=t_f$

จะได้ว่า

$$V_{cd} = 0.5 (I_1 t_f) / C_b \tag{3}$$

ดังนั้นค่าตัวเก็บประจุที่จะใช้ในการออกแบบคือ

$$C_b \geq (I_1 t_f) / 2V_{cd} \tag{4}$$

หลังจากนเก็บสะสมใน C ขณะที่ $t=t_D$, $V_{cd}=V_D$ คือ

$$E = 0.5 C_b (V_D)^2 \tag{5}$$

เมื่อทรานซิสเตอร์ turn on อีกครั้ง พลังงานจะส่งผ่านความต้านทาน R_u ถ้าให้ f เป็นค่าความถี่ในการใช้งานของทรานซิสเตอร์ ค่ากำลังที่เกิดจากความต้านทานคือ

$$P_{R_u} = 0.5 C_u (V_D)^2 f \quad (6)$$

ขณะที่ทรานซิสเตอร์ turn on นั้น ความต้านทาน R_u จะจำกัดค่ากระแสคิซาร์จค่าหนึ่งให้อยู่ในช่วงที่ปลอดภัย ถ้าให้ I_m คือค่ากระแสสูงสุดที่สามารรถผ่านได้โดยปลอดภัย และ I_1 คือค่ากระแสไหลที่ทรานซิสเตอร์ turn on อย่างทันทีทันใด และสมมติว่า R_u จำกัดค่ากระแสการคิซาร์จ ค่า R_u จะแสดงได้ดังสมการที่ (7)

$$R_u > V_D / (I_m - I_1) \quad (7)$$

ในอินเวอร์เตอร์แบบ PWM จะมีกระแส I_{rr} (reverse recovery current) เนื่องจากขณะที่ทรานซิสเตอร์ turn on แล้วจะยังมีกระแสเนื่องจากโทลและกระแสคิซาร์จ ดังนั้น

$$R_u > V_D / (I_m - I_1 - I_{rr}) \quad (8)$$

สมการที่ (8) แสดงค่า R_u ที่น้อยที่สุด

สำหรับค่า R_u ที่มากที่สุด สามารถหาได้จากช่วงคาบเวลาของการ

turn on ที่น้อยที่สุด ($T_{on(min)}$) ของทรานซิสเตอร์ ค่าต่ำสุดของเวลาสามารถหาค่าจาก 3 เท่าของค่าคงที่เวลา $R_u C_u$

ดังสมการ

$$T_{on(min)} >= 3R_u C_u \quad (9)$$

$$R_u < T_{on(min)} / 3C_u \quad (10)$$

สมการ (10) นี้ หมายความว่า ค่า R_u จะมีค่าน้อยที่สามารถเป็นไปได้สำหรับการคิซาร์จของกระแส C_u ที่รวดเร็ว จาก (8), (9) และ (10) ได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left[V_D / (I_m - I_1 - I_{rr}) \right] \leq R_s \leq \left[T_{on(max)} / 3C_u \right] \quad (11)$$

สมการที่ (4) และ (11) สามารถคำนวณหาค่า parameter ที่เหมาะสมสำหรับ R_s และ C_u สมการที่ (6) ช่วยในการคำนวณค่าพลังงานการสูญเสียของความต้านทาน R_s :




Fig. 2. A portion of one leg of the bridge inverter.

ผลการทดลอง เมื่อขับนำมอเตอร์ขนาด 1 แรงม้า ทำงานในย่าน square wave


ความถี่ (f) Hz	V_{dc} V	V_{rms} V	Speed rms	I_{dc} A	I_{ac} A	น้ำหนัก mg
50	150	100	1482	0.58	1.66	100
	150	100	1471	0.75	1.62	250
	150	100	1464	0.92	1.65	450
	150	100	1456	1.10	1.65	600
	150	100	1448	1.30	1.70	750
	150	100	1438	1.48	1.75	900
	150	100	1418	1.90	1.93	1200
50	200	138	1493	0.50	2.20	400
	200	138	1489			
	200	138	1492	0.50	2.25	
	200	138	1488	0.60	2.19	100
	200	138	1482	0.70	2.15	250
	200	138	1477	0.90	2.14	400
	200	138	1473	1.00	2.15	550
	200	135	1468	1.15	2.15	700
	200	135	1463	1.25	2.16	850
	200	135	1455	1.50	2.20	1150

รูปที่ 7.1 แสดงผลการทดลองเมื่อขับนำมอเตอร์ขนาด 1 แรงม้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ความถี่ (f) Hz	V _{dc} V	V _{rms} V	Speed rms	I _{dc} A	I _{ac} A	น้ำหนัก mg
55	200	140	1651	0.50	1.866	0
	200	140	1645	0.60	1.860	100
	200	140	1640	0.75	1.850	250
	200	137	1631	0.90	1.830	400
	200	140	1620	1.20	1.900	700
	200	138	1614	1.35	1.930	850
	200	136	1602	1.60	2.000	1150
60	200	139	1771	0.48	1.70	0
	200	138	1766	0.60	1.68	100
	200	139	1758	0.75	1.71	250
	200	139	1752	0.90	1.70	400
	200	137	1738	1.20	1.76	700
	200	139	1730	1.40	1.80	850
	200	139	1717	1.65	1.90	1150
77	200	141	2279	0.40	1.220	0
	200	141	2271	0.60	1.225	100
	200	140	2258	0.80	1.250	250
	200	140	2230	1.00	1.20	400
	200	140	2214	1.50	1.50	700
	200	140	2198	2.75	1.65	850
	200	139	2167	2.20	1.94	1150

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์อื่นใด
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่ยื่นนำไปใช้





รูปที่ 7.2 แสดงสัญญาณไซน์อ้างอิง 3 เฟสสร้างได้ ซึ่งสามารถปรับความถี่และ แรงดันได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.3 แสดงสัญญาณ Delta Modulation ในโหมด
ของ PWM เปรียบเทียบค่าการสวิตชิงกับ error

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.4 แสดงสัญญาณ V_{CE} และ V_{BE} ของ power transistor จะแสดง storage time transistor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.5 แสดงสัญญาณ Delta Modulation ในโหมดของ Square wave




รูปที่ 7.6 แสดงรูปของสัญญาณ v_L และ I_L โดยการนำไปทดสอบกับนํามอเตอร์ชนิดไวัโรโหลด โดยการทํางานของอินเวอร์เตอร์ใน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ที่ 45 Hz ศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 7.7 แสดงรูปของสัญญาณ V_u และ I_u โดยการนำไป
ทดสอบกับแกมมอเตอรืชณะ ไล่ไหลถ โดยการทำงานของอินเวอร์เตอร์ใน
โหมด PWM ที่ความถี่ 45 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.8 แสดงรูปของสัญญาณ V_L และ I_L โดยการนำ
ไปทดสอบขับนำมอเตอร์กระแสรีโวลต์การทำงานของอินเวอร์เตอร์ใน


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.9 แสดงรูปของสัญญาณ v_L และ i_L โดยการนำ
ไปทดสอบที่บับนำมอเตอร์หัดะ เพิ่มโหลด โดยการทำงานของอินเวอร์เตอร์ใน

โหมด Square wave ที่ความถี่ 70 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.10 แสดงภาพอุปกรณ์และแผงวงจรที่ใช้ในโรงงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 8 สรุปผลและวิจารณ์

การควบคุมการทำงานของมอเตอร์เหนี่ยวนำสามเฟสขนาด 1 แรงม้า เราได้ใช้อินเวอร์เตอร์ที่มีวิธีการสร้างแบบ Delta Modulation ซึ่งมีทั้งแบบ Asynchronous และ Synchronous สำหรับแบบ Asynchronous นั้น (เมื่อใช้งานในโหมดการทำงานแบบ PWM) จะทำให้สัญญาณที่ได้ไม่นิ่ง เกิดการไม่สมดุลเฟส ซึ่งอาจทำให้ระบบอินเวอร์เตอร์เสียหายได้ แต่ถ้าทำงานในโหมดของ Square wave จะได้สัญญาณที่นิ่ง เนื่องจากมีสัญญาณคาบที่คงที่แน่นอน แต่ถ้านำมาใช้งานแบบเฟสเดียว จะใช้งานได้คือส่วนแบบ Synchronous จะได้สัญญาณที่มีคาบที่คงที่แน่นอน สามารถรักษาอัตราส่วน v/f ได้คงที่ และเปลี่ยนโหมดการทำงานจากโหมด PWM เป็น Six step ได้

จากการทดลอง เราได้นำวิธี Synchronous Delta modulation Inverter มาใช้กับมอเตอร์เหนี่ยวนำสามเฟส จากรูปที่ได้จะเห็นว่า สามารถทำงานได้ในย่านของ PWM และ Square wave ในโหมดการทำงานแบบ Square wave จะให้ผลได้คือสามารถทำงานที่แรงดันค่าสูงสัญญาณที่ได้จะนิ่ง แต่ในโหมด PWM นั้น สัญญาณจะไม่นิ่งที่ค่าแรงดันสูง ทำให้เกิดการกระตุก และกระชากของกระแส ดังนั้นจึงมีการนำเสนอผลการทดลองเพียงโหมดการทำงานแบบ Square wave เพียงอย่างเดียว


การที่สัญญาณที่ได้ไม่นิ่ง เนื่องมาจากวงจร phase lock loop และ สัญญาณ Sine ref ที่ใช้ EPROM ถูกรบกวนจากสัญญาณภายนอก

ดังนั้นจึงควรต้องสนใจและออกแบบสารกรองสัญญาณของทั้งสองวงจรและควรรองอุปกรณ์ใส่แผ่นปรินท์ เพื่อป้องกันสัญญาณด้วย

SWITCHMODE PULSE WIDTH MODULATION CONTROL CIRCUITS

The TL494 is a fixed frequency, pulse width modulation control circuit designed primarily for Switchmode power supply control. This device features:

- Complete Pulse Width Modulation Control Circuitry
- On-Chip Oscillator With Master Or Slave Operation
- On-Chip Error Amplifiers
- On-Chip 5 Volt Reference
- Adjustable Dead-Time Control
- Uncommitted Output Transistors Rated to 500 mA Source Or Sink
- Output Control For Push-Pull Or Single-Ended Operation
- Undervoltage Lockout



The TL494C is specified over the commercial operating range of 0°C to 70°C. The TL494I is specified over the industrial range of -25°C to +85°C. The TL494M is specified over the full military range of -55°C to +125°C.

SWITCHMODE PULSE WIDTH MODULATION CONTROL CIRCUITS

SILICON MONOLITHIC INTEGRATED CIRCUITS



J SUFFIX CERAMIC PACKAGE CASE 620-10



M SUFFIX PLASTIC PACKAGE CASE 648-06

ORDERING INFORMATION

Device	Temperature Range	Package
TL494CN	0° to +70°C	Plastic DIP
TL494CJ	0° to +70°C	Ceramic DIP
TL494IN	-25° to +85°C	Plastic DIP
TL494IJ	-25° to +85°C	Ceramic DIP
TL494MJ	-55° to +125°C	Ceramic DIP





FIGURE 2 — TIMING DIAGRAM



The TL494 is a fixed-frequency pulse width modulation control circuit incorporating the primary building blocks required for the control of a switching power supply. (See Figure 1.) An internal linear sawtooth oscillator is frequency-programmable by two external components, RT and CT. The approximate oscillator frequency is determined by:

$$f_{osc} \approx \frac{1.1}{RT \cdot CT}$$

For more information refer to Figure 4.

Output pulse width modulation is accomplished by comparison of the positive sawtooth waveform across capacitor CT to either of two control signals. The NOR gates, which drive output transistors Q1 and Q2, are enabled only when the flip-flop clock-input line is in its low state. This happens only during that portion of time when the sawtooth voltage is greater than the control signals. Therefore, an increase in control-signal amplitude causes a corresponding linear decrease of output pulse width. (Refer to the timing diagram shown in Figure 2.)

The control signals are external inputs that can be fed into the dead-time control, the error amplifier inputs, or the feedback input. The dead-time control comparator has an effective 120 mV input offset which limits the minimum output dead time to approximately the first 4% of the sawtooth-cycle time. This would result in a maximum duty cycle on a given output of 96% with the output control grounded, and 38% with it connected to the reference line. Additional dead time may be imposed on the output by setting the dead-time-control input to a fixed voltage, ranging between 0 to 3.3 V.

The pulse width modulator comparator provides a means for the error amplifiers to adjust the output pulse width from the maximum percent on-time, established by the dead time control input, down to zero, as the voltage at the feedback pin varies from 0.5 to 3.5 V. Both error amplifiers have a common-mode input range from -0.3 V to (VCC - 2 V), and may be used to sense power-supply output voltage and current. The error amplifier outputs are active high and are ORed together at the non-inverting input of the pulse-width modulator comparator. With this configuration, the amplifier that demands minimum output on time, dominates control of the loop.

When capacitor CT is discharged, a positive pulse is generated on the output of the dead-time comparator, which clocks the pulse-steering flip-flop and inhibits the output transistors, Q1 and Q2. With the output-control connected to the reference line, the pulse-steering flip-flop directs the modulated pulses to each of the two output transistors alternately for push-pull operation. The output frequency is equal to half that of the oscillator. Output drive can also be taken from Q1 or Q2, when single-ended operation with a maximum on-time of less than 50% is required. This is desirable when the output transformer has a ringback winding with a catch diode used for snubbing. When higher output-drive currents are required for single-ended operation, Q1 and Q2 may be connected in parallel, and the output mode pin must be tied to ground to disable the flip-flop. The output frequency will now be equal to that of the oscillator.

The TL494 has an internal 5 V reference capable of sourcing up to 10 mA of load current for external bias circuits. The reference has an internal accuracy of $\pm 1.5\%$ with a typical thermal drift of less than 50 mV over an operating temperature range of 0 to 70°C.

FIGURE 3 — FUNCTIONAL TABLE

Input	Output Function	$I_{load} = I_{osc}$
Output Control Grounded	Single-ended P.W.M. at Q1 and Q2	1
At Vref	Push-pull operation	0.5

MAXIMUM RATINGS (Full operating ambient temperature range applies unless otherwise noted)

Rating	Symbol	TL494C	TL494	TL494M	Unit
Power Supply Voltage	VCC	42	42	42	V
Collector Output Voltage	VCL, VC2	42	42	42	V
Collector Output Current (each transistor) (1)	IC1, IC2	500	500	500	mA
Amplifier Input Voltage Range	VIR	-0.3 to 42	-0.3 to 42	-0.3 to 42	V
Power Dissipation (at TA = 45°C)	PD	1000	1000	1000	mW
Operating Junction Temperature Plastic Package	TJ	125	125	125	°C
Operating Junction Temperature Ceramic Package	TJ	150	150	150	°C
Operating Ambient Temperature Range Storage Temperature Range Plastic Package	TA	0 to 70	-25 to 85	-55 to 125	°C
Operating Ambient Temperature Range Ceramic Package	Tstg	-55 to 175	-65 to 150	-65 to 150	°C

NOTE 1: Maximum thermal limits must be observed.

THERMAL CHARACTERISTICS

Characteristics	Symbol	N Surface Plastic Package	J Surface Ceramic Package	Unit
Thermal Resistance, Junction to Ambient	RθJA	80	100	°C/W
Operating Ambient Temperature	TA	45	50	°C

RECOMMENDED OPERATING CONDITIONS

Condition/Value	TL494		Unit	
	Min	Max		
Power Supply Voltage	VCC	7.0	40	V
Collector Output Voltage	VCL, VC2	—	40	V
Collector Output Current (each transistor)	IC1, IC2	—	200	mA
Amplifier Input Voltage	VIR	-0.3	VCC - 2.0	V
Current Into Feedback Terminal	Ib	—	0.3	mA
Reference Output Current	Iref	—	10	mA
Timing Resistor	Rf	1.8	500	kΩ
Timing Capacitor	Cf	0.0047	0.001	μF
Oscillator Frequency	fosc	1.0	200	kHz

ELECTRICAL CHARACTERISTICS (VCC = 15 V, CF = 0.01 μF, Rf = 12 kΩ unless otherwise noted.)

For typical values TA = 25°C, for min-max values TA is the operating ambient temperature range that applies unless otherwise noted.

Characteristic	TL494C1		TL494M		Unit			
	Min	Typ	Min	Max				
Reference Voltage (IQ = 1.0 mA)	Vref	4.75	5.0	5.25	5.0	5.25	V	
Line Regulation (VCC = 7.0 V to 40 V)	Regline	—	2.0	25	—	2.0	25	mV/mV
Load Regulation (IQ = 1.0 mA to 10 mA)	Regload	—	3.0	15	—	3.0	15	mV/mA
Short-Circuit Output Current (Vref = 0 V)	ISC	15	35	75	15	35	75	mA

REFERENCE SECTION

Reference Voltage (IQ = 1.0 mA)	Regline (VCC = 7.0 V to 40 V)	Regload (IQ = 1.0 mA to 10 mA)	ISC (Vref = 0 V)
4.75	2.0	3.0	15
5.0	25	15	35
5.25	—	—	75

For typical values $T_A = 25^\circ\text{C}$, for min max values T_A is the operating ambient temperature range that applies unless otherwise noted.

Characteristic	Symbol	TL494C1			TL494M			Unit
		Min	Typ	Max	Min	Typ	Max	
OUTPUT SECTION								
Collector Off-State Current ($V_{CC} = 40\text{ V}, V_{CE} = 40\text{ V}$)	$I_{C(off)}$	-2	2.0	100	-	2.0	100	μA
Emitter Off-State Current ($V_{CC} = 40\text{ V}, V_{CE} = 40\text{ V}, V_E = 0\text{ V}$)	$I_{E(off)}$	-	-	-100	-	-	-150	μA
Quiescent-Emitter Saturation Voltage (2) Common-Emitter ($V_{CE} = 0\text{ V}, I_C = 200\text{ mA}$)	$V_{SAT(IE)}$	-	1.1	1.3	-	1.1	1.5	V
Emitter-Follower ($V_{CE} = 15\text{ V}, I_E = -200\text{ mA}$)	$V_{SAT(IE)}$	-	1.5	2.5	-	1.5	2.5	V
Output Control Pin Current Low State ($V_{OC} = 0.4\text{ V}$)	$I_{OC(L)}$	-	10	-	-	10	-	μA
High State ($V_{OC} = V_{E(1)}$)	$I_{OC(H)}$	-	0.2	3.5	-	0.2	3.5	mA
Output Voltage Rise Time Common-Emitter (See Figure 13)	t_r	-	100	200	-	100	200	ns
Emitter-Follower (See Figure 14)	t_r	-	100	200	-	100	200	ns
Output Voltage Fall Time Common-Emitter (See Figure 13)	t_f	-	25	100	-	25	100	ns
Emitter-Follower (See Figure 14)	t_f	-	40	100	-	40	100	ns

Characteristic	Symbol	TL494			Unit	
		Min	Typ	Max		
ERROR AMPLIFIER SECTIONS						
Input Offset Voltage (V_O (Pin 3) = 2.5 V)	V_{IO}	-	2.0	-	10	mV
Input Offset Current (V_O (Pin 3) = 2.5 V)	I_{IO}	-	5.0	-	250	nA
Input Bias Current (V_O (Pin 3) = 2.5 V)	I_{IB}	-	-0.1	-	-1.0	μA
Input Common-Mode Voltage Range ($V_{CC} = 40\text{ V}, T_A = 25^\circ\text{C}$)	V_{ICR}	-0.3 to	-	-	-	V
Open-Loop Voltage Gain ($V_{VO} = 30\text{ V}, V_O = 0.5$ to $3.5\text{ V}, R_L = 2.0\text{ k}\Omega$)	A_{VOL}	70	95	-	-	dB
$1/f$ Gain Crossover Frequency ($V_O = 0.5$ to $3.5\text{ V}, R_L = 2.0\text{ k}\Omega$)	f_c	-	350	-	-	Hz
Phase Margin at Unity-Gain ($V_O = 0.5$ to $3.5\text{ V}, R_L = 2.0\text{ k}\Omega$)	ϕ_m	-	65	-	-	deg
Common-Mode Rejection Ratio ($V_{CC} = 40\text{ V}$)	CMRR	65	90	-	-	dB
Power Supply Rejection Ratio ($V_{CC} = 33\text{ V}, V_O = 3.5\text{ V}, R_L = 2.0\text{ k}\Omega$)	PSRR	-	100	-	-	dB
Load Sink Current (V_O (Pin 3) = 0.7 V)	I_{O-}	0.3	0.7	-	-	mA
Output Source Current (V_O (Pin 3) = 3.5 V)	I_{O+}	-2.0	-4.0	-	-	mA

Note 2: Low duty cycle pulses are used during test to maintain junction temperature as close to ambient temperature as possible.

Characteristic	Symbol	TL494			Unit
		Min	Typ	Max	
PWM COMPARATOR SECTION (Test Circuit Figure 12)					
Input Threshold Voltage (Zero duty cycle)	V_{TH}	-	3.5	4.5	V
Input Sink Current ($V_{Pin 3} = 0.7\text{ V}$)	I_{I-}	0.3	0.7	-	mA
DEAD-TIME CONTROL SECTION (Test Circuit Figure 12)					
Input Bias Current (Pin 4) ($V_{Pin 4} = 0$ to 5.25 V)	$I_{IB(OT)}$	-	-2.0	-10	μA
Maximum Duty Cycle, Each Output, Push-Pull Mode ($V_{Pin 4} = 0\text{ V}, C_T = 0.01\text{ }\mu\text{F}, R_T = 12\text{ k}\Omega$) ($V_{Pin 4} = 0\text{ V}, C_T = 0.01\text{ }\mu\text{F}, R_T = 50\text{ k}\Omega$)	DCmax	45	48	50	%
Input Threshold Voltage (Pin 4) (Zero duty cycle)	V_{TH}	-	2.8	3.3	V
OSCILLATOR SECTION					
Frequency ($C_T = 0.001\text{ }\mu\text{F}, R_T = 30\text{ k}\Omega$)	f_{osc}	-	40	-	kHz
Standard Deviation of Frequency* ($C_T = 0.001\text{ }\mu\text{F}, R_T = 30\text{ k}\Omega$)	σ_{osc}	-	3.0	-	%
Frequency Change with Voltage ($V_{CC} = 7.0\text{ V}$ to $40\text{ V}, T_A = 25^\circ\text{C}$)	$\Delta f_{osc}(\Delta V)$	-	0.1	-	%
Frequency Change with Temperature ($\Delta T_A = \text{Low to High}$) ($C_T = 0.01\text{ }\mu\text{F}, R_T = 12\text{ k}\Omega$)	$\Delta f_{osc}(\Delta T)$	-	-	12	%
UNDERVOLTAGE LOCKOUT SECTION					
Turn-On Threshold (V_{CC} increasing, $I_{OL} = 1.0\text{ mA}$)	V_{Ith}	5.5	8.43	7.0	V
TOTAL DEVICE					
Standby Supply Current (Pin 6 at V_{Ith} , All Other Inputs and Outputs Open) ($V_{CC} = 15\text{ V}$)	I_{CC}	-	5.5	10	mA
Average Supply Current ($V_{Pin 4} = 2.0\text{ V}$) (See Figure 12) ($C_T = 0.01\text{ }\mu\text{F}, R_T = 12\text{ k}\Omega, V_{CC} = 15\text{ V}$)		-	7.0	15	mA

* Standard deviation is a measure of the statistical distribution about the mean as derived from the formula: $\sigma = \sqrt{\frac{\sum (x_i - \bar{x})^2}{N-1}}$

FIGURE 3 — OSCILLATOR FREQUENCY VERSUS TIMING RESISTANCE




FIGURE 5 — OPEN-LOOP VOLTAGE GAIN AND PHASE VERSUS FREQUENCY




FIGURE 6 — PERCENT DEAD-TIME VERSUS OSCILLATOR FREQUENCY




FIGURE 7 — PERCENT DUTY CYCLE VERSUS DEAD-TIME CONTROL VOLTAGE




FIGURE 8 — EMITTER FOLLOWER CONFIGURATION OUTPUT SATURATION VOLTAGE VERSUS EMITTER CURRENT




FIGURE 9 — COMMON EMITTER CONFIGURATION OUTPUT SATURATION VOLTAGE VERSUS COLLECTOR CURRENT




FIGURE 11 — ERROR AMPLIFIER CHARACTERISTICS



FIGURE 12 — DEAD-TIME AND FEEDBACK CONTROL TEST CIRCUIT




FIGURE 13 — COMMON-EMITTER CONFIGURATION TEST CIRCUIT AND WAVEFORM







FIGURE 14 — EMITTER-FOLLOWER CONFIGURATION TEST CIRCUIT AND WAVEFORM






FIGURE 17 — SOFT-START CIRCUIT




FIGURE 18 — OUTPUT CONNECTIONS FOR SINGLE-ENDED AND PUSH-PULL CONFIGURATIONS




FIGURE 19 — DEAD-TIME CONTROL CIRCUIT




FIGURE 20 — PULSE-WIDTH MODULATED PUSH-PULL CONVERTER

FIGURE 21 — PULSE-WIDTH MODULATED PUSH-PULL CONVERTER

FIGURE 22 — DEAD-TIME CONTROL CIRCUIT

FIGURE 23 — SOFT-START CIRCUIT


FIGURE 24 — DEAD-TIME CONTROL CIRCUIT

FIGURE 25 — DEAD-TIME CONTROL CIRCUIT

FIGURE 26 — DEAD-TIME CONTROL CIRCUIT

FIGURE 27 — DEAD-TIME CONTROL CIRCUIT


FIGURE 28 — DEAD-TIME CONTROL CIRCUIT



L1 — 35 mH @ 0.3 A
 T1 — Primary: 20T CT #28 AWG
 Secondary: 120T CT #26 AWG
 Core: Ferroxcube 148P-L00-3CB

TEST	CONDITIONS	RESULTS
Line Regulation	$V_{in} = 10\text{ V}$ to 40 V	1.4 mV 0.28%
Load Regulation	$V_{in} = 28\text{ V}$, $I_O = 1\text{ mA}$ to 1 A	3.0 mV 0.06%
Output Ripple	$V_{in} = 28\text{ V}$, $I_O = 1.0\text{ A}$	65 mV P.P. P.A.R.D.
Short Circuit Current	$V_{in} = 28\text{ V}$, $R_L = 0.1\Omega$	1.6 amps
Efficiency	$V_{in} = 28\text{ V}$, $I_O = 1\text{ A}$	71%

FIGURE 22 — PULSE-WIDTH MODULATED STEP-DOWN CONVERTER



All capacitors in μF


TEST	CONDITIONS	RESULTS
Line Regulation	$V_{in} = 8.0$ to 40 V	3.0 mV 0.01%
Load Regulation	$V_{in} = 12.6\text{ V}$, $I_O = 0.2$ to 200 mA	5.0 mV 0.02%
Output Ripple	$V_{in} = 12.6\text{ V}$, $I_O = 200\text{ mA}$	40 mV p-p P.A.S.D.
Short Circuit Current	$V_{in} = 12.6\text{ V}$, $R_L = 0.1\ \Omega$	250 mA
Efficiency	$V_{in} = 12.6\text{ V}$, $I_O = 200\text{ mA}$	72%

Advance Information

PRECISION SWITCHMODE PULSE WIDTH MODULATION CONTROL CIRCUIT

The TL594 is a fixed frequency, pulse width modulation control circuit designed primarily for Switchmode power supply control. This device features:

- Complete Pulse Width Modulation Control Circuitry
- On-Chip Oscillator With Master Or Slave Operation
- On-Chip Error Amplifiers
- On-Chip 5 Volt Reference, 1.5% Accuracy
- Adjustable Dead-Time Control
- Uncommitted Output Transistors Rated to 500 mA Source Or Sink
- Output Control For Push-Pull Or Single-Ended Operation
- Undervoltage Lockout



PRECISION SWITCHMODE PULSE WIDTH MODULATION CONTROL CIRCUIT
 SILICON MONOLITHIC INTEGRATED CIRCUITS



J 31171A CERAMIC PACKAGE CASE 94B-14



M 31171A PLASTIC PACKAGE CASE 94B-14

ORDERING INFORMATION

Device	Temperature Range	Package
TL594CN	0°C to 70°C	Plastic
TL594M	0°C to 85°C	Ceramic
TL594AJ	-55°C to 125°C	Ceramic

The TL594C is specified over the commercial operating range of 0°C to 70°C . The TL594H is specified over the industrial range of -25°C to 85°C . The TL594M is specified over the full military range of -55°C to 125°C .

This document contains information on a new product. Specifications and information herein are subject to change without notice.

Specifications and Applications Information

EIGHT-BIT MULTIPLYING DIGITAL-TO-ANALOG CONVERTER

... designed for use where the output current is a linear product of an eight-bit digital word and an analog input voltage.


- Eight-Bit Accuracy Available in Both Temperature Ranges
Relative Accuracy: $\pm 0.19\%$ Error maximum
(MC1408L8, MC1408P8, MC1508L8)
- Seven and Six-Bit Accuracy Available with MC1408 Designated by 7 or 6 Suffix after Package Suffix
- Fast Settling Time - 300 ns typical
- Noninverting Digital Inputs are M TTL and CMOS Compatible
- Output Voltage Swing - $+0.4$ V to -5.0 V
- High-Speed Multiplying Input
Slew Rate 4.0 mA/ μ s
- Standard Supply Voltages: $+5.0$ V and -5.0 V to -15 V

EIGHT-BIT MULTIPLYING DIGITAL-TO-ANALOG CONVERTER

SILICON MONOLITHIC INTEGRATED CIRCUIT



L SUFFIX
CERAMIC PACKAGE
CASE 628-10



P SUFFIX
PLASTIC PACKAGE
CASE 648-06

FIGURE 2 - BLOCK DIAGRAM






FIGURE 1 - D10-A TRANSFER CHARACTERISTICS



TYPICAL APPLICATIONS

- Tracking A-to-D Converters
- Successive Approximation A-to-D Converters
- 2 1/2 Digit Panel Meters and DVM's
- Waveform Synthesis
- Sample and Hold
- Peak Detector
- Programmable Gain and Attenuation
- CRT Character Generation
- Audio Digitizing and Decoding
- Programmable Power Supplies
- Analog-Digital Multiplication
- Digital-Digital Multiplication
- Analog-Digital Division
- Digital Addition and Subtraction
- Search Compression and Expansion
- Stepping Motor Drive



NOTE: Oscilloscope bandwidth for settling time measurement: > 50 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Characteristic	Min	Typ	Max	Unit
Power Supply Voltage	VCC -18.5		Vom	
Digital Input Voltage	V5 thru V12 0 to -5.5		Voc	
Applied Output Voltage	VQ -0.5 to -5.2		Voc	
Reference Current	V14, V15 5.0		mA	
Reference Analog Input	V14, V15 VCC, VEE		Voc	
Operating Temperature Range	TA -55 to +125		°C	
Storage Temperature Range	T11g -65 to +130		°C	

Electrical Characteristics (VCC = +5.0 Vdc, VEE = -15 Vdc, R14 = 2.0 mA, MC1508L8, TA = -55°C to +125°C, Vref = 0 to +75°C unless otherwise noted. All digital inputs at high logic level.)

Figure	Symbol	Min	Typ	Max	Unit
4	E _r	-	-	±0.19 ±0.39 ±0.78	ns
5	t _S	-	300	-	ns
5	t _{PLH, PHL}	-	30	100	ns
5	t _{CO}	-	-20	-	ppm/°C
3	V _{IH} V _{IL}	2.0	-	0.8	Vdc
3	I _{IH} I _{IL}	-	0 -0.4	0.04 -0.8	mA
3	I _{I5}	-	-1.0	-5.0	mA
3	I _{OR}	0	2.0	2.1	mA
3	I _O	0	2.0	4.2	mA
3	I _{Q(min)}	-	0	4.0	μA
3	V _O	-	-	-0.55 to +0.4 -5.0 to -0.4	Vdc
6	S _R I _{ref}	-	4.0	-	mA/μs
3	PSRR(1)	-	0.5	2.7	μA/V
3	I _{CC}	-	13.5	22	mA
3	I _{EE}	-	7.5	13	mA
3	V _{CCR} V _{VEER}	+4.3 -4.5	+5.0 -15	+5.5 -18.5	Vdc
3	P _D	-	-	105 190 305	mW

Note 1. All current values are listed to guarantee at least 50% of rated output current.
Note 2. All bits switched.




FIGURE 4 - RELATIVE ACCURACY TEST CIRCUIT




FIGURE 5 - TRANSIENT RESPONSE AND SETTLING TIME




FIGURE 6 - REFERENCE CURRENT SLEW RATE MEASUREMENT




FIGURE 7 - POSITIVE V_{ref}






FIGURE 8 - NEGATIVE V_{ref}



CIRCUIT DESCRIPTION

The MC1408 consists of 8 reference current amplifiers, an R-2R ladder, and eight high-speed current switches. For many applications, only a reference resistor and reference voltage need be added.

The switches are noninverting in operation, therefore a high state on the input turns on the specified output current component. The switch uses current steering for high speed, and a termination amplifier consisting of an active load gain stage with unity gain feedback. The termination amplifier reduces the parasitic capacitance of the ladder at a constant voltage during switching, and provides

a low impedance termination of signal voltage for all legs of the ladder. The R-2R ladder divides the reference amplifier current into binary-weighted components, which are fed to the switches. Note that there is always a remainder current which is equal to the least significant bit. This current is shunted to ground, and the maximum output current is 755/256 of the reference amplifier current, or 1.992 mA for a 2.5 mA reference amplifier current if the NPN current source pair is perfectly matched.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Settling Time
The "worst case" switching condition occurs when all bits are switched "on", which corresponds to a low-to-high transition for all bits. This time is typically 300 ns for settling to within $\pm 1/2$ LSB, for 8 bit accuracy, and 200 ns to 1/2 LSB for 7 and 6 bit accuracy. The turn off is typically under 100-ns. These times apply when $R_L \leq 500$ ohms and $C_D \leq 25$ pF.

The slowest single switch is the least significant bit, which turns "on" and settles in 50 ns and turns "off" in 80 ns. In applications where the D-to-A converter functions in a positive-going ramp mode, the "worst case" switching condition does not occur, and a settling time of less than 300 ns may be realized. Bit A7 turns "on" in 200 ns and "off" in 80 ns, while bit A8 turns "on" in 150 ns and "off" in 80 ns.

Refer to the subsequent test section on Settling Time for more details on output loading.
If a power supply voltage between -5.0 V and -10 V is desired, a voltage of between 0 and -5.0 V may be applied to pin 1. The value of this voltage will be the maximum allowable negative output swing.

Reference Amplifier Drive and Compensation
The reference amplifier provides a voltage to pin 14 for controlling the reference voltage to a current, and a turn-around circuit or current mirror for loading the ladder. The reference amplifier input current, I₁₄, must always flow into pin 14, regardless of the sense method or reference voltage polarity.
Connections for positive reference voltage are shown in Figure 7. The reference voltage source supplies the full current I₁₄. For bipolar reference signals, as in the multiplying mode, R15 can be tied to a positive voltage corresponding to the minimum input level. It is possible to eliminate R15 with only a small sacrifice in accuracy and temperature drift. Another method for bipolar inputs is shown in Figure 2.

Output Current Range
The output current maximum rating of 4.2 mA may be used only for negative supply voltages typically more negative than -8.0 volts, due to the increased voltage drop across the 350-ohm resistors in the reference current amplifier.

The compensation capacitor value must be increased with increases in R14 to maintain proper phase margin; for R14 values of 1.0, 2.5 and 5.0 kilohms, minimum capacitor values are 15, 37, and 75 pF. The capacitor should be tied to V_{EE} as this increases negative supply rejection.
A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor to V_{EE} on pin 18, using the values of the previous paragraph. The negative reference voltage must be at least 3.0 volts above the V_{EE} supply. Bipolar output signals may be handled by connecting R14 to a positive reference voltage equal to the bias positive input level (pin 15).

Accuracy
Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full scale current. The relative accuracy of the MC1408 is essentially constant with temperature due to the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current. However, the MC1408 has a very low full scale current drift with temperature.

When a dc reference voltage is used, capacitive bypass to ground is recommended. The 5.0-V logic supply is not recommended as a reference voltage. If a well regulated 5.0V supply which drives logic is to be used as the reference, R14 should be incorporated by connecting it to +5.0 V through another resistor and bypassing the junction of the two resistors with 0.1 μ F to ground. For reference voltages greater than 5.0 V, a clamp diode is recommended between pin 14 and ground.
If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

Output Voltage Range
The voltage on pin 4 is restricted to a range of -0.55 to +0.4 volts at +25°C, and to the current switching network employed in the MC1408. When a current switch is turned "off", the positive voltage on the output terminal can turn "off", the output switch diode and increase the output current level. When a current switch is turned "on", the negative output voltage polarity is restricted. The base of the termination circuit Darlington transistor is one diode voltage below ground when pin 1 is grounded to a negative voltage below the specified safe level will cause the low current device of the Darlington into saturation, decreasing the output current level.
The negative output voltage compliance of the MC1408 may be extended to -5.0 V volts by opening the circuit at pin 1. The negative supply voltage must be more negative than -10 volts. Using a full scale current of 1.992 mA and load resistor of 2.5 kilohms between pin 4 and ground will yield a voltage output of 768 levels between 0 and -4.980 volts. Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of R_L up to 500 ohms do not significantly affect performance, but a 2.5-kilohm load increases "worst case" settling time to 1.2 μ s (even all bits are switched on).

Two 8-bit D-to-A converters may not be used to construct a 16-bit accurate D-to-A converter. 16-bit accuracy implies a total error of $\pm 1/2$ of one part in 65,536, or 20,000/65,536, which is much more accurate than the 20.1% quantization provided by the MC1408.


Multiplying Accuracy
The MC1408 may be used in the multiplying mode with eight-bit accuracy when the reference current is varied over a range of 256. The major source of error is the bias current of the termination amplifier. Under "worst case" conditions, interdigit amplifiers can contribute a total of 1.8 μ A extra current at the output terminal. If the reference current in the multiplying mode ranges from 16 μ A to 4.0 mA, the 1.8 μ A contributes an error of 0.1 LSB. This is well within eight-bit accuracy referenced to 4.0 mA.
The MC1408 is one which supplies an increase in current for each increment in the binary word. Typically, the MC1408 is monotonic for all values of reference current above 0.3 mA. The recommended range for operation with a dc reference current is 0.5 to 4.0 mA.

The MC1408-MC1508 Series is guaranteed accurate to within $\pm 1/2$ LSB at +25°C for a full scale output current of 1.992 mA. This corresponds to a reference amplifier output current drive to the ladder network of 2.0 mA, with a gain of one LSB = 8.0 μ A, which is the ladder remainder rounded to ground. The output current to pin 14 has a guaranteed value of between 1.9 and 2.1 mA, allowing some mismatch in the 8-bit current source pair. The accuracy test circuit is shown in Figure 4. The 12-bit converter accuracy is calibrated for a full scale output current of 1.992 mA. This is an optional step since the MC1408 accuracy is essentially the same between 1.5 and 2.5 mA. Then the MC1408 circuit full scale current is trimmed to the same value with R14 so that the scale value appears at the error amplifier output. The counter is debounced and the error band may be displayed on an oscilloscope, detected by comparators, or stored in a press selector.



The test circuit of Figure 5 requires a smaller voltage swing for the current switches due to internal voltage clamping in the MC1408. A 1-ohm load resistor from pin 4 to ground gives a typical settling time of 400 ns. Thus, it is voltage swing and not the output RC time constant that determines settling time for most applications.
Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, 100 μ F supply bypassing for low-frequency, and minimum scope lead length are all mandatory precautions.

Typical Characteristics
I_{VCC} = +5.0 V, V_{EE} = -15 V, V_A = +25°C unless otherwise noted.
FIGURE 11 - TRANSFER CHARACTERISTIC versus TEMPERATURE (AS in Figure 4B in modes in within range for A1 thru A4)

Typical Characteristics
I_{VCC} = +5.0 V, V_{EE} = -15 V, V_A = +25°C unless otherwise noted.
FIGURE 12 - OUTPUT CURRENT versus OUTPUT VOLTAGE (See test circuit for restrictions)



Typical Characteristics
I_{VCC} = +5.0 V, V_{EE} = -15 V, V_A = +25°C unless otherwise noted.
FIGURE 13 - OUTPUT VOLTAGE versus TEMPERATURE (Negative range with pin 1 open at -5.0Vdc and full temperature range)



Typical Characteristics
I_{VCC} = +5.0 V, V_{EE} = -15 V, V_A = +25°C unless otherwise noted.
FIGURE 14 - LOGIC INPUT VOLTAGE vs I_O OUTPUT CURRENT





FIGURE 14 - REFERENCE INPUT FREQUENCY RESPONSE



Linear reference input:

$R_{14} = R_{15} = 10 \text{ k}\Omega$
 $C = 10 \text{ pF}$ pin 15 to VEE
 $R_0 = 10 \text{ k}\Omega$ pin 18 to GND

Curve A: Large Signal Bandwidth
 Method of Figure 7
 $V_{ref} = 7.0 \text{ V}$ pin 11; 1.0 V pin 14 to GND

Curve B: Small Signal Bandwidth
 Method of Figure 7, $R_0 = 250 \text{ }\Omega$
 $A_5 = 50 \text{ dB}$
 $V_{ref} = 7.0 \text{ V}$

Curve C: Large and Small Signal Bandwidth
 Method of Figure 7, $A_5 = 20 \text{ dB}$
 $V_{ref} = 7.0 \text{ V}$
 $V_5 = 100 \text{ mV}$ pin 11 centered at 0 V






FIGURE 16 - TYPICAL POWER SUPPLY CURRENT versus VEE (all data from)



APPLICATIONS INFORMATION

FIGURE 17 - OUTPUT CURRENT TO VOLTAGE CONVERSION



$V_{ref} = 3.0 \text{ VDC}$
 $R_{14} = R_{15} = 1.0 \text{ k}\Omega$
 $R_0 = 50 \text{ }\Omega$

Theoretical V_O

$$V_O = \frac{V_{ref}(R_0)}{R_{14}} \left[\frac{A_1 + A_2}{2} + \frac{A_3}{4} + \frac{A_4}{8} + \frac{A_5}{16} + \frac{A_6}{32} + \frac{A_7}{64} + \frac{A_8}{128} + \frac{A_9}{256} \right]$$


Adjust V_{ref} , R_{14} or R_0 so that V_O with all digital inputs at high level is equal to 3.981 volts.

$$V_O = \frac{2 \text{ V} (5 \text{ k}\Omega)}{10 \text{ k}\Omega} \left[\frac{1}{2} + \frac{1}{4} + \frac{1}{8} + \frac{1}{16} + \frac{1}{32} + \frac{1}{64} + \frac{1}{128} + \frac{1}{256} \right] = 10 \text{ V} \left[\frac{255}{256} \right] = 9.981 \text{ V}$$

Voltage outputs of a larger magnitude are obtainable with this circuit which uses an external operational amplifier to convert the output of the MC1548 to a voltage. The common-mode potential and the operational amplifier can provide positive voltage limited only by its positive supply voltage. Frequency response and settling time are primarily determined by the characteristics of the operational amplifier. In addition, the operational amplifier must be compensated for unity gain, and in some cases overcompensation may be desirable.

Note that this configuration results in a positive output voltage. The magnitude of which is dependent on the digital input. The following circuit shows how the MLM301AG can be used in a feedback mode resulting in a full scale settling time on the order of 2.0 μs .

FIGURE 18



An alternative method is to use the MC1525G and input compensation. Response of this circuit is also on the order of 2.0 μs . See Motorola Application Note AN-459 for more details on this concept.

FIGURE 19





FIGURE 20 - EXTENDING POSITIVE VOLTAGE RANGE



The output voltage range for this circuit is 0 volts to $V_{CC} - 0.5 \text{ V}$. The resistor base network is grounded, eliminating both the resistor and the diode. Variations in base must be considered for wide temperature range applications. An inverted output waveform may be obtained by using a load resistor from a positive reference voltage to the collector of the transistor. Also, high-side operation is available with a large output voltage swing. Because the transistor emitter voltage is V_{EE} , the resistor (R1) to V_{EE} maintains the transistor emitter voltage when all bits are "off" and ensures fast settling of the load significant bit.

Combined Output Amplifier and Voltage Reference

For many of its applications the MC1548 requires a reference voltage and an operational amplifier. Normally the operational amplifier is used as a current to voltage converter and its output need only go positive. With the popular MC1721G voltage reference both of these functions are provided in a single package with the added bonus of up to 150 mA of output current. See Figure 21. The MC1721G uses both a positive and negative power supply. The reference voltage of the MC1721G is then developed with respect to the reference voltage and appears as a common-mode signal to the reference amplifier as the D-to-A converter. This allows use of its output amplifier as a precise current-to-voltage converter with the non-inverting input grounded.


Since 2.5 V and -5.0 V are normally available in a combination digital-analog system, only the -5.0 V needs to be developed. A resistor divider is sufficiently accurate since the allowable range on pin 5 is from -2.0 to -8.0 volts. The 5.0 volt precision resistor on the amplifier output is necessary for fast negative transitions.

Full scale output may be increased to as much as 32 volts by increasing R_0 and raising the $\pm 15 \text{ V}$ supply voltage to 35 V maximum. The resistor divider should be altered to comply with the maximum limit of 40 volts across the MC1721G. C_0 may be decreased to maintain the same $R_0 C_0$ product if maximum speed is desired.

Programmable Power Supply


The circuit of Figure 21 can be used as a digitally programmed power supply by the addition of thumbwheel switches and a BCD-to-binary converter. The output voltage can be scaled in several ways, including 0 to 23.5 volts in 0.1-volt increments, 0.05 volt; 0 to 5.1 volts in 20 mV increments, 2.10 mV.

FIGURE 21 - COMBINED OUTPUT AMPLIFIER and VOLTAGE REFERENCE CIRCUIT




$V_O = V_{ref} \cdot \frac{R_0}{R_{11}}$
Setting R_{11} to 10 volt step 25 10 1

FIGURE 22 - BIPOLAR OR NEGATIVE OUTPUT VOLTAGE CIRCUIT



$V_O = \frac{V_{ref}}{R_{11}} \left[\frac{A_1 A_2 A_3 A_4 A_5 A_6 A_7 A_8}{2^8} \right] \cdot \frac{V_{ref}}{R_{11}}$

FIGURE 23 - BIPOLAR OR INVERTED NEGATIVE OUTPUT VOLTAGE CIRCUIT




Decrease R_0 to 2.5 kΩ for 0 to -5.0-volt output range. This justification overrides somewhat lower word, as previously indicated in the Output Voltage Range section of the General Information.

Polarity Switching Circuit, 8-Bit Magnitude Plus Sign D-to-A Converter

Bipolar outputs may also be obtained by using a polarity switching circuit. The circuit of Figure 24 gives 8-bit magnitude plus sign bit, in this configuration the operational amplifier is switched between a gain of +1.0 and -1.0. Although another operational amplifier is required, no more space is taken when a dual operational amplifier such as the MC1558C is used. The transistor should be selected for a very low saturation voltage and resistance.


FIGURE 24 - POLARITY SWITCHING CIRCUIT (8 Bit Magnitude Plus Sign D-to-A Converter)



Programmable Gain Amplifier or Digital Attenuator
When used in the multiplying mode the MC1408 can be applied as a digital attenuator. See Figure 25. One advantage of this technique is that if $R_5 = 50$ ohms, no compensation capacitor is needed. The small and large signal bandwidths are now identical and are shown in Figure 14.

The best frequency response is obtained by not allowing I_{14} to reach zero. However, the high impedance node, pin 16, is clamped to prevent saturation and insure fast recovery when the current through R_{14} goes to zero. R_5 can be set for a 23.0 mA variation in relation to I_{14} . I_{14} can never be negative. The output current is always unipolar. The quiescent dc output current will change with the digital word which makes ac coupling necessary.

FIGURE 25 - PROGRAMMABLE GAIN AMPLIFIER OR DIGITAL ATTENUATOR CIRCUIT



$V_O = V_{ref} \cdot \frac{R_0}{R_{11}} \cdot \frac{V_{ref}}{R_{11}}$
Let $R_{11} = R_{112}$

Panel Meter Readers

The MC1408 can be used to read out the sizes of ADC or binary register counts in a digital control system. The current output can be used to drive directly an analog panel meter. Terminal meter shunt may be necessary if a meter of less than 20 mA full scale is used. Full scale calibration can be done by adjusting R_{14} or V_{ref} .

FIGURE 26 - PANEL METER READER CIRCUIT





FIGURE 27 - DC COUPLED DIGITAL SUBTRACTION and DIGITAL SUBTRACTION




$V_O = V_{ref} \cdot \frac{R_0}{R_{11}} \cdot \frac{V_{ref}}{R_{11}} - \frac{V_{ref}}{R_{11}}$
Let $R_{11} = R_{112}$

$V_O = \frac{V_{ref}}{R_{11}} \left[\frac{A_1}{2^8} \right] - \left[\frac{A_2}{2^8} \right]$

$V_O = \frac{V_{ref}}{R_{11}} \left[\frac{A_1}{2^8} \right] - \left[\frac{A_2}{2^8} \right]$


FIGURE 36 - TWO-DIGIT BCD CONVERSION



4.0mA and 0.4mA with the output connected to a 100 ohm load. The error of the D-to-A converter handling the least significant bits will be scaled down by a factor of ten and thus an MC1408L6 may be used for the least significant word.

Two 8-bit, D-to-A converters can be used to build a two digit BCD D-to-A or A-to-D converter. If both outputs feed the virtual ground of an operational amplifier, 10:1 current scaling can be achieved with a resistive current divider. If current output is desired, the units may be operated at full scale current levels of

FIGURE 37 - DIGITAL QUOTIENT OF TWO ANALOG VARIABLES OF ANALOG TO DIGITAL CONVERSION



The circuit shown is a simple counter-decoder. An UP-DOWN counter and a 3-State Buffer can be used to provide a simple operation and control address.

Advance Information


8-BIT MPU BUS-COMPATIBLE HIGH SPEED A-TO-D CONVERTER

The MC6108 is a microprocessor compatible, 8-bit, high speed analog-to-digital converter. Included are a precision reference, DAC, comparator, SAR, matched scale resistors, 3-state output buffers, and control logic. Conversion can be completed in under 2.0 μ s and input voltage ranges of 0 to +10 V, 0 to +5.0 V, and -5.0 to +5.0 V can be converted without additional external components. With appropriate external resistors, the converter can accommodate other input voltage ranges. 8-bit linearity and monotonic operation with no missing codes are guaranteed over temperature. Bus compatibility is provided for by the 3-state outputs (latches not required).

The MC6108 conversion time is short enough to allow most microprocessors to accept the data immediately after requesting a conversion. Applications include process control systems, servo control systems, waveform storage, signal processing, and others. This device is functionally and pin compatible with the AN6108.

- 1.8 μ s Conversion Time (Guaranteed)
- Microprocessor Compatible — Connect Directly to Data Bus
- Trimmed Internal Voltage Reference
- 0.1% Nonlinearity (Typ)
- Low Operating Voltage (\pm 5.0 V, \pm 5.2 V)
- Internal Matched Gain, Reference, and Offset Resistors
- Pin Programmable Natural Binary or Two's Complement
- Conversion Complete Available as Interrupt or on Data Bus
- Max Power Dissipation — 415 mW

BLOCK DIAGRAM



This document contains information on a new product. Specifications and information therein are subject to change without notice.


8-BIT MPU BUS-COMPATIBLE HIGH SPEED A-TO-D CONVERTER

SILICON MONOLITHIC INTEGRATED CIRCUIT



P SUFFIX PLASTIC PACKAGE CASE 710-02

PIN CONNECTIONS





CMOS PHASE-LOCKED LOOPS

FEATURES


- Low power consumption - 70 μ W (typ)
- Operating frequency range (no offset) - 0.3 to 30 MHz (typ) @ 10Vdc (SCL4046B)
- Frequency drift - 0.04%/ $^{\circ}$ C (typ) @ 10Vdc
- Use of two phase comparators:
- Exclusive-OR network
- Edge-controlled memory network with phase-pulse output for lock indication
- Inhibit control for ON-OFF keying and low standby power consumption
- VCO linearity 1% (typ)
- Source-follower output of VCO control input (Modulator Output)
- Diode to assist Supply Regulation
- Demodulator Output Drive Current Specifications

FUNCTIONS

- Demodulator and modulator
- Frequency synthesis and multiplication
- Frequency discriminator
- Synchronization
- Carrier-to-frequency conversion
- Decoding
- Modems
- Conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), source follower, and demodulator. The comparators have two common signal inputs. The signal input can be used directly for large voltage signals, or indirectly (through a series capacitor) to small voltage signals. The self-biasing circuit adjusts small voltage signals to the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a 90 $^{\circ}$ phase shift between input signals (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides a 0 $^{\circ}$ phase shift between input signals (both at 50% duty cycle). The linear VCO output signal VCO_{out} whose frequency is controlled by the voltage of input VCO_{in} and the source follower output, and resistors connected to pins C1A and R2. The source follower output, with an external resistor is used where a signal is needed but no loading can be tolerated. The inhibit input Inh, when high, disables the source follower to minimize standby power consumption. The zener diode can be used for power supply regulation.



RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	VDD - VSS	3 to 15 Vdc
Operating Temperature	TA	-55 to +125 $^{\circ}$ C
C, D, F, H Device		-40 to +85 $^{\circ}$ C
E Device		





Fig. 1

The VCO and one of the PLL resistors frequency range enables the VCO to be simplified. The VCO simplifies permitting the capacitor ratio filter, a source voltage is provided.

The phase-locked loop can be directly connected within CMOS logic. The VCO swings the signal to the self-biasing circuit. Phase comparator I operates analog mixer. To maximize the comparator input duty cycle. With input, this phase voltage equal to the output. The averaged voltage of the VCO to oscillate. The frequency of the PLL will be defined as the frequency of the loop will stay defined as the capture range carrier frequency. With phase comparator I (range) is dependent on the characteristics, and can be in lock in spite of the input signal.



Handwritten notes: V_{COIN} , R_1, R_2

VCO SECTION

The VCO requires one external capacitor (C1) and one to two external resistors (R1 or R1 and R2). Resistor R1 and capacitor C1 determine the frequency range of the VCO and resistor R2 enables the VCO to have a frequency offset if required. The high input impedance ($10^{12}\Omega$) of the VCO simplifies the design of low-pass filters by permitting the designer a wide choice of resistor-to-capacitor ratios. In order not to load the low-pass filter, a source-follower output of the VCO input voltage is provided at terminal 10 (DEMODULA-

TOR OUTPUT). If this terminal is used, a load resistor (R_S) of $50k\Omega$ or more should be connected from this terminal to V_{SS} . If unused, this terminal should be left open. The VCO can be connected directly or through frequency dividers to the comparator input of the phase comparators. A full CMOS logic swing is available at the output of the VCO. A logic 0 on the INHIBIT input "enables" the VCO and the source follower, while a logic 1 "turns off" both to minimize stand-by power consumption.

PHASE COMPARATORS

The phase-comparator signal input (terminal 14) can be direct-coupled provided the signal swing is within CMOS logic levels [logic "0" $\leq 30\%$ ($V_{DD} - V_{SS}$), logic "1" $\geq 70\%$ ($V_{DD} - V_{SS}$)]. For smaller swings the signal must be capacitively coupled to the self-biasing amplifier at the signal input.

Phase comparator I is an exclusive-OR network; it operates analogously to an over-driven balanced mixer. To maximize the lock range, the signal and comparator-input frequencies must have a 50% duty cycle. With no signal or noise on the signal input, this phase comparator has an average output voltage equal to $V_{DD}/2$. The low-pass filter connected to the output of phase comparator I supplies the averaged voltage to the VCO input, and causes the VCO to oscillate at the center frequency (f_0).

The frequency range of input signals on which the PLL will lock, if it was initially out of lock, is defined as the frequency capture range ($2f_c$).

The frequency range of input signals on which the loop will stay locked if it was initially in lock is defined as the frequency lock range ($2f_L$). The capture range can not exceed the lock range.

With phase comparator I, the range of frequencies over which the PLL can acquire lock (capture range) is dependent on the low-pass-filter characteristics, and can be made as large as the lock range. Phase-comparator I enables a PLL system to remain in lock in spite of high amounts of noise in the input signal.

One characteristic of this type of phase comparator is that it may lock onto input frequencies that are close to harmonics of the VCO center-frequency. A second characteristic is that the phase angle between the signal and the comparator input varies between 0° and 180° , and is 90° at the center frequency. Figure 2 shows the (typical) triangular phase-to-output response characteristic of phase-comparator I. Typical waveforms for a CMOS phase-locked-loop employing phase comparator I in locked condition is shown in Figure 3.




Fig. 2 — Phase-comparator I characteristics at low-pass filter output.




Fig. 3 — Typical waveforms employing phase comparator I in locked condition

PHASE COMPARATOR II





Fig. 4 - Typical waveforms employing phase comparator II in locked condition.

Phase comparator II is an edge-controlled digital logic network. It consists of several flip-flop control gating, and a three state output comprising p- and n-type drivers having a common output node. When the p-MOS or n-MOS are ON, they pull the output up to V_{DD} or to V_{SS} , respectively. This type of phase comparator connects only on the positive edges of the signal and comparator inputs. The duty cycles of the signal and comparator inputs are not important. Positive transitions control the PLL system using this type of comparator. If the signal lags the comparator input in phase, the n-type output is maintained ON for a time corresponding to the phase difference. If the comparator input lags the signal in phase, the p-type output driver is maintained ON for a time corresponding to the phase difference. Subsequently, the capacitor voltage of the low-pass filter connected to this phase comparator is adjusted until the signal and comparator inputs are equal in phase and frequency. At this stable point, both p- and n-type output

drivers remain OFF. Thus, the phase comparator output becomes an open circuit and holds the voltage on the capacitor of the low-pass filter constant. Moreover, the signal at the "phase pulses" output is a high level which can be used for indicating a locked condition. Thus, for phase comparator II no phase difference exists between signal and comparator input over the full VCO frequency range. Moreover, the power dissipation due to the low-pass filter is reduced when this type of phase comparator is used because both the p- and n-type output drivers are OFF for most of the signal input cycle.

It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range, independent of the low-pass filter. With no signal present at the signal input, the VCO is adjusted to its lowest frequency for phase comparator II. Figure 4 shows typical waveforms for a CMOS PLL employing phase comparator II in a locked condition.

DESIGN INFORMATION

This information is a guide for approximating the values of external components for the SCL4046B and SCL4446B in a Phase-Locked Loop system. The selected external components must be within the following ranges:

$R1, R2 \geq 2k\Omega, R3 \geq 10k\Omega$
 $C1 \geq 15pF$

In addition to the given design information refer to Figure 5 for R1, R2, and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET
VCO f_o				
For No Signal Input	VCO in PLL system will adjust to center frequency, f_o		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Frequency Lock Range, $2f_L$	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{max} - f_{min}$			
Frequency Capture Range, $2f_C$	$2f_C \approx \frac{1}{\pi} \sqrt{\frac{2\pi f_L}{R1}}$			
Loop Filter Component Selection		$f_C = f_L$		
		For $2f_C$, see Ref.		
Phase Angle between Signal and Comparator	90° at center frequency (f_o), approximating C^0 and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	<ul style="list-style-type: none"> - Given: f_o - Use f_o with Fig.5a to determine R1 and C1 	<ul style="list-style-type: none"> - Given: f_o and f_L - Calculate f_{min} from the equation $f_{min} = f_o - f_L$ - Use f_{min} with Fig. 5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_o + f_L}{f_o - f_L}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1 	<ul style="list-style-type: none"> - Given: f_{max} - Calculate f_o from the equation $f_o = \frac{f_{max}}{2}$ - Use f_o with Fig.5a to determine R1 and C1 	<ul style="list-style-type: none"> - Given: f_{min} & f_{max} - Use f_{min} with Fig.5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1

REF. G. S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.

ELECTRICAL CHARACTERISTICS^{1,3}

PARAMETER	V _{DD} (V _{Dc})	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
CURRENT I _{DD}	5 10 15	Inhibit = V _{DD} Signal Input = V _{DD}	-	5	-	0.05	5	-	150	μAdc
			-	10	-	0.01	10	-	300	
			-	20	-	0.2	20	-	600	
POWER DISSIPATION P _T	5 10 15	Inh = V _{SS} , VCO _{IN} = $\frac{V_{DD}}{1.42}$ f _o = 10kHz, ² C _L = 15pF R1 = 1MΩ, R2 = R _S = ∞	-	-	-	0.07	-	-	-	mW
			-	-	-	0.6	-	-	-	
			-	-	-	2.4	-	-	-	
			-	-	-	-	-	-	-	

¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.
= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.
= +85°C for E device.

³ VCO output (pin 4) and Phase Comparator Outputs (pins 2 and 13) have been designed for balanced output drive current specifications. Consult Family Specifications.

PARAMETER	CONDITIONS	V _{DD}	25°C			UNIT			
			Min.	Typ.	Max.				
MAXIMUM OPERATING FREQUENCY SCL4046B SCL4446B	f _{max} R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.5	0.8	-	MHz		
			10	1.0	1.5	-			
			15	1.3	1.9	-			
			5k 50pF	5	0.6	1.0		-	MHz
			10	1.4	2.1	-			
			15	1.8	2.7	-			
		SCL4446B	R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.7	1.0	-	MHz
					10	1.3	2.0	-	
					15	1.9	2.8	-	
				5k 50pF	5	0.9	1.3	-	MHz
					10	1.9	2.9	-	
					15	2.6	3.9	-	
2k 50pF	5	-	1.8	-	MHz				
	10	-	3.9	-					
	15	-	5.4	-					
TYPICAL	R2 = ∞ VCO _{IN} = 2.5±0.3V, R1 > 10kΩ VCO _{IN} = 5.0±2.5V, R1 > 400kΩ VCO _{IN} = 7.5±5.0V, R1 > 1MΩ	5	-	1	-	%			
		10	-	1	-				
		15	-	1	-				

ELECTRICAL CHARACTERISTICS (Continued)

PARAMETER	CONDITIONS	V _{DD}	+25°C			UNIT			
			Min.	Typ.	Max.				
VCO SECTION (Continued)									
TEMPERATURE-FREQUENCY STABILITY	No Offset	R2 = ∞	5	—	0.12-0.24	% / °C			
			10	—	0.04-0.08				
			15	—	0.015-0.03				
	With Offset	R2 < 10X R1	5	—	0.06-0.12	% / °C			
			10	—	0.05-0.1				
			15	—	0.03-0.06				
INPUT RESISTANCE (VCO _{IN})	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ			
OUTPUT DUTY CYCLE				All valid input combinations and voltages	—	50	—	%	
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns		
			10	—	50	100			
			15	—	40	80			
PHASE COMPARATORS									
INPUT RESISTANCE Signal Input	R _{IN}	5, 10, 15	5	1	3	—	MΩ		
			10	0.2	0.7				
			15	0.1	0.3				
Comparator Input	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ			
AC-COUPLED INPUT SENSITIVITY Signal Input	V _{IN}	5, 10, 15	5	—	200	400	mV		
			10	—	400	800			
			15	—	700	1400			
OUTPUT TRANSITION TIME	PCI, PCII Outputs	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns	
				10	—	50	100		
				15	—	40	80		
	Phase Pulses Output	t _{TLH} , t _{THL}	5, 10, 15	—	5	—	130	260	ns
					10	—	65	130	
					15	—	60	100	
DEMODULATOR OUTPUT									
OFFSET VOLTAGE	VCO _{IN} , V _{DEM}	R _S > 50kΩ	5	—	1.4	2.2	V _{dc}		
			10	—	1.8	2.2			
			15	—	1.8	2.2			
LINEARITY		R _S > 50kΩ VCO _{IN} = 2.5±0.3V VCO _{IN} = 5.0±2.5V VCO _{IN} = 7.5±5.0V	5	—	0.1	—	%		
			10	—	0.6	—			
			15	—	0.8	—			
ZENER DIODE									
ZENER VOLTAGE	V _Z	I _Z = 50μA	—	6.3	7.0	7.7	V		
DYNAMIC RESISTANCE	R _Z	I _Z = 1mA	—	—	100	—	Ω		






Fig. 5 (a) Typical center frequency (f_0) vs C_1 ($R_2 = \infty$, $V_{COIN} = \frac{V_{DD}}{2}$, $T_A = 25^\circ C$)




Fig. 5 (b) Typical frequency offset vs C_1 ($V_{COIN} = V_{SS}$, $T_A = 25^\circ C$)




Fig. 5 (c) Typical f_{max}/f_{min} vs R_2/R_1




Fig. 6 (a) - T_A at




Fig. 6 (b) - T_A at




Fig. 6 (c)

NOTE: T_o of power for n.c.

P_D (Total) = I

P_D (Total) = I




Fig. 6 (a) - Typical VCO power dissipation at center frequency vs R1.




Fig. 6 (b) - Typical VCO power dissipation at f_{min} vs R2.




Fig. 6 (c) - Typical source follower power dissipation vs R_5 .

NOTE: To obtain approximate total power dissipation of PLL system for no-signal input

$$P_D \text{ (Total)} = P_D (f_0) + P_D (f_{MIN}) + P_D (R_5)$$

- Phase Comparator I

$$P_D \text{ (Total)} = P_D (f_{MIN})$$

- Phase Comparator II




Fig. 7 - Typical lock range vs signal input amplitude





Fig. 8(a, b) - Typical VCO linearity vs R1 and C1



FEATURES

- ◆ Internally Synchronous for High Speed
- ◆ Asynchronous Preset Enable
- ◆ Asynchronous Reset
- ◆ Logic Edge-Clocked Design
- ◆ 6MHz Counting Rate @ 10Vdc
- ◆ Carry Output for Cascading Stages


DESCRIPTION

The SCL4516B consists of a four-stage Up/Down Counter with provisions for "look-ahead" carry in both counting modes. The inputs consist of a single Clock, Carry-in (Clock Enable), Reset, Up/Down; Preset Enable, and four individual Jam signals. Four separate buffered Q signals and a Carry-out signal are provided as outputs.

A high Preset Enable signal allows information on the Jam inputs to preset the counter to any state asynchronously with the Clock. A high on the Reset line resets all stages to the "zero" state. The counter is advanced one count at the positive transition of the Clock when the Carry-in and Preset Enable signals are low. Advancement is inhibited when the Carry-in or Preset Enable signals are high. The Carry-out signal is normally high and goes low when the counter reaches its maximum count in the Up mode or the minimum count in the Down mode, provided the Carry-in signal is low. The Carry-in signal in the low state can thus be considered a "Clock Enable." The Carry-in terminal must be connected to V_{SS} when not in use.

The counter counts Up when the Up/Down input is high, and Down when the Up/Down input is low. Multiple packages can be connected in either a parallel-clocking or a ripple-clocking arrangement. Parallel clocking provides synchronous control and hence faster response from all counting outputs. Ripple-clocking allows for longer clock input rise and fall times.

This counter finds primary use in up/down and differential counting and frequency synthesizer applications. It is also useful in A/D and D/A conversion and for magnitude and sign generation.



RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

TRUTH TABLE

CARRY IN	UP/DOWN	PRESET ENABLE	RESET	ACTION
1	X	0	0	No Count
0	1	0	0	Count Up
0	0	0	0	Count Down
X	X	1	0	Preset
X	X	X	1	Reset

X = Don't Care

BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (V _{dC})	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT ¹	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	5	—	0.05	5	—	150	μA _{dC}
			—	10	—	0.1	10	—	300	
			—	20	—	0.2	20	—	600	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.


T_{HIGH} = +125°C for C, D, F, H device.

= + 85°C for E device.


DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (V _{dC})	Min.	Typ.	Max.	Units	
CLOCKED OPERATION						
PROPAGATION DELAY TIME Clock to Q	t _{PLH} , t _{PML}	5	—	325	650	ns
		10	—	125	250	
		15	—	100	200	
Clock to Carry Out		5	—	325	650	ns
		10	—	125	250	
		15	—	100	200	
Carry In to Carry Out		5	—	175	350	ns
		10	—	75	150	
		15	—	55	110	
OUTPUT TRANSITION TIME	t _{FLM} , t _{MFL}	5	—	130	260	ns
		10	—	65	130	
		15	—	50	100	
MINIMUM CLOCK PULSE WIDTH	PW _{CL}	5	—	170	340	ns
		10	—	85	170	
		15	—	70	140	
MAXIMUM CLOCK FREQUENCY	f _{CL}	5	1.5	3.0	—	MHz
		10	3.0	6.0	—	
		15	4.0	8.0	—	
MAXIMUM CLOCK RISE AND FALL TIME ¹	t _{CL} , t _{icL}	5	15	—	—	μs
		10	15	—	—	
		15	15	—	—	
MINIMUM SETUP TIME Carry In	t _{setup}	5	—	130	260	ns
		10	—	65	130	
		15	—	50	100	
Up/Down		5	—	250	500	ns
		10	—	100	200	
		15	—	75	150	
PRESET OR RESET OPERATION						
PROPAGATION DELAY TIME Preset Enable or Reset to Q	t _{PLH} , t _{PML}	5	—	325	650	ns
		10	—	125	250	
		15	—	100	200	
Preset Enable or Reset to Carry Out		5	—	410	820	ns
		10	—	165	330	
		15	—	130	260	
MINIMUM PRESET ENABLE OR RESET PULSE WIDTH	PW _{PE} , PW _R	5	—	100	200	ns
		10	—	50	100	
		15	—	40	80	
PRESET ENABLE OR RESET REMOVAL TIME	t _{rem}	5	—	325	650	ns
		10	—	110	220	
		15	—	90	180	

¹ When units are cascaded, the maximum rise and fall times of the clock input should be equal to or less than the transition times of the data outputs driving data inputs, plus the propagation delay of the output driving stage for the output capacitive load.




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics

APPLICATIONS INFORMATION
CASCADING COUNTERS



The Up/Down control can be changed at any count. The only restriction on changing the Up/Down control is that the clock input to the first counting stage must be "high".

Cascading counter packages.



Programmable Cascaded Frequency Divider

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Specifications and Applications Information

MONOLITHIC JFET INPUT OPERATIONAL AMPLIFIERS

These internally compensated operational amplifiers incorporate highly matched JFET devices on the same chip with standard bipolar transistors. The JFET devices enhance the input characteristics of these operational amplifiers by more than an order of magnitude over conventional amplifiers.

This series of op amps combines the low current characteristics typical of FET amplifiers with its low initial offset voltage and offset voltage stability of bipolar amplifiers. Also, nulling the offset voltage does not degrade the drift or common mode rejection.

- Low Input Bias Current - 30 pA
- Low Input Offset Current - 3.0 pA
- Low Input Offset Voltage - 1.0 mV
- Temperature Compensation of Input Offset Voltage - 3.0 μ V/ $^{\circ}$ C
- Low Input Noise Current - 0.01 pA/ \sqrt{Hz}
- High Input Impedance - $10^{12}\Omega$
- High Common-Mode Rejection Ratio - 100 dB
- High DC Voltage Gain - 106 dB

SERIES FEATURES

- LF355/355B - Low Power Supply Current
- LF356/356B - Wide Bandwidth
- LF357/357B - Wider Bandwidth Decompensated ($A_{VMIN} = 5$)

	LF355-355B	LF356-356B	LF357-357B
Fast Settling Time to 0.01%	4.0 μ s	1.5 μ s	1.5 μ s
Fast Slew Rate	5.0 V/ μ s	12 V/ μ s	50 V/ μ s
Wide Gain Bandwidth	2.5 MHz	5.0 MHz	20 MHz
Low Input Noise Voltage	20 nV/ \sqrt{Hz}	12 nV/ \sqrt{Hz}	12 nV/ \sqrt{Hz}


ORDERING INFORMATION

Device	Temperature Range	Package
LF355B/M	0 to +70 $^{\circ}$ C	Metal Can
LF355B/LJ	0 to -70 $^{\circ}$ C	Ceramic Dip
LF356B/M	0 to +70 $^{\circ}$ C	Metal Can
LF356B/LJ	0 to -70 $^{\circ}$ C	Ceramic Dip
LF357B/M	0 to +70 $^{\circ}$ C	Metal Can
LF357B/LJ	0 to -70 $^{\circ}$ C	Ceramic Dip


MONOLITHIC JFET OPERATIONAL AMPLIFIERS

SILICON MONOLITHIC INTEGRATED CIRCUITS

H SUFRX
METAL PACKAGE
CASE 501-04



J SUFRX
CERAMIC PACKAGE
CASE 693-02



APPLICATIONS

The LF series is suggested for all general purpose FET input amplifier requirements where precision and frequency response flexibility are of prime importance.

Specific applications include:

- Sample and Hold Circuits
- High Impedance Buffers
- Fast D/A and A/D Converters
- Precision High Speed Integrators
- Wideband, Low Noise, Low Drift Amplifiers


*NOTE: The LF353/353B are designed for wider bandwidth applications. They are decompensated ($A_{VMIN} = 5$).

MAXIMUM RATINGS

Rating	Symbol	LF355/356B/357B	LF355/356/357	Unit
Supply Voltage	VCC	+22	+18	V
	VEE	-22	-18	V
Differential Input Voltage	V _{IO}	= 40	= 30	V
Input Voltage Range (Note 1)	V _{IDR}	= 20	= 16	V
Output Short-Circuit Duration	T _S	Continuous		
Operating Ambient Temperature Range	T _A	0 to +70		$^{\circ}$ C
Operating Junction Temperature	T _J	115		$^{\circ}$ C
Storage Temperature Range	T _{sig}	-65 to +150		$^{\circ}$ C

Note 1: Unless otherwise specified, the absolute maximum negative input voltage is equal to the negative power supply voltage.

CIRCUIT SCHEMATIC



*C1 = 5.0 pF on LF357.
*C2 = 2.0 pF on LF357.

ELECTRICAL CHARACTERISTICS ($V_{CC} = 15$ to 20 V, $V_{EE} = -15$ to -20 V for LF355B 356B 357B; $V_{CC} = 15$ V, $V_{EE} = -15$ V for LF355 356 357; $T_A = 0^\circ\text{C}$ to -70°C unless otherwise noted)

Characteristic	LF355B 356B 357			LF355 356 357			
	Symbol	Min	Typ	Max	Min	Typ	Max
Input Offset Voltage ($R_S = 50 \Omega$, $V_{CM} = 0$) ($T_A = 25^\circ\text{C}$)	V_{IO}	—	3.0	5.0	—	3.0	10
Average Temperature Coefficient of Input Offset Voltage ($R_S = 50 \Omega$)	$\Delta V_{IO}/\Delta T$	—	5.0	6.5	—	5.0	13
Change in Average TC with V_{IO} Adjust ($R_S = 50 \Omega$) (Note 2)	$\Delta TC/\Delta V_{IO}$	—	0.5	—	—	0.5	—
Input Offset Current ($V_{CM} = 0$) (Note 3) ($T_A = 25^\circ\text{C}$)	I_{IO}	—	3.0	20	—	3.0	50
Input Bias Current ($V_{CM} = 0$) (Note 3) ($T_A = 25^\circ\text{C}$)	I_{IB}	—	—	1.0	—	—	2.0
Input Resistance ($T_A = 25^\circ\text{C}$)	r_i	—	30	100	—	30	200
Large Signal Voltage Gain ($V_O = -10$ V, $R_L = 2.0$ k, $V_{CC} = 15$ V, $V_{EE} = -15$ V) ($T_A = 25^\circ\text{C}$)	A_{VOL}	—	1012	5.0	—	1012	8.0
Output Voltage Swing	V_O	50	200	—	25	200	—
Input Common-Mode Voltage Range ($V_{CC} = 15$ V, $V_{EE} = -15$ V) ($T_A = 25^\circ\text{C}$)	V_{ICR}	± 11	± 15.1	± 10	± 15.1	± 10	± 15.1
Common-Mode Rejection Ratio	CMRR	85	100	80	100	80	100
Supply Voltage Rejection Ratio (Note 4)	PSRR	85	100	80	100	80	100
Supply Current ($T_A = 25^\circ\text{C}$, $V_{CC} = 15$ V, $V_{EE} = -15$ V) LF355B 356 LF355 357B LF356B 357B LF355B 357	I_D	—	2.0	4.0	—	2.0	4.0
		—	5.0	7.0	—	5.0	10

AC ELECTRICAL CHARACTERISTICS ($V_{CC} = 15$ V, $V_{EE} = -15$ V, $T_A = 25^\circ\text{C}$)

Characteristic	LF355B 356			LF357B 357			
	Symbol	Min	Typ	Max	Min	Typ	Max
Slew Rate (Note 5)	SR	—	5.0	7.5	12	—	—
Gain-Bandwidth Product	GB-W	—	2.5	—	5.0	—	—
S settling Time to 0.01% (Note 6)	t_s	—	4.0	—	1.5	—	—
Equivalent Input Noise Voltage ($R_S = 100 \Omega$, $f = 100$ Hz)	e_n	—	25	—	15	—	—
Equivalent Input Noise Current ($f = 100$ Hz)	i_n	—	0.01	—	0.01	—	—
Input Capacitance	C_i	—	3.0	—	3.0	—	—

- NOTES**
- Unless otherwise specified, the absolute maximum negative input voltage is equal to the negative power supply.
 - The temperature coefficient of the adjusted input offset voltage changes only a small amount ($0.5 \mu\text{V}/^\circ\text{C}$ typically) for each mV of adjustment from its original unadjusted value. Common-mode rejection and open loop voltage gain are also unaffected by offset adjustment.
 - The input bias current is approximately double for every 10°C rise in junction temperature, t_s . Due to limited test time, the input bias current is measured at junction temperature. Use of a heat sink is recommended if input bias current is to be kept to a minimum.
 - Supply voltage rejection ratio is measured for both supply rails. V (see settling time test circuit).

TYPICAL DC PERFORMANCE CHARACTERISTICS
(Curves are for LF355, LF356, and LF357 series unless otherwise specified)

FIGURE 1 — (LF355 SERIES)




FIGURE 2 — (LF356 AND LF357 SERIES)




FIGURE 3 — INPUT BIAS CURRENT versus INPUT COMMON-MODE VOLTAGE




FIGURE 4 — OUTPUT VOLTAGE SWING versus SUPPLY VOLTAGE (LF355B 356B 357B)




FIGURE 5 — (LF355 SERIES)




FIGURE 6 — (LF356 AND LF357 SERIES)




FIGURE 7 — NEGATIVE CURRENT LIMIT




FIGURE 8 — POSITIVE CURRENT LIMIT




FIGURE 9 — POSITIVE COMMON-MODE INPUT VOLTAGE LIMIT




FIGURE 10 — NEGATIVE COMMON-MODE INPUT VOLTAGE LIMIT




FIGURE 11 — OPEN LOOP VOLTAGE GAIN





FIGURE 12 — OUTPUT VOLTAGE SWING VERSUS LOAD RESISTANCE



GAIN BANDWIDTH PRODUCT

FIGURE 13 — (LF355 SERIES)





FIGURE 14 — (LF357/LF357 SERIES)



INVERTER SETTLING TIME

FIGURE 15 — (LF355 SERIES)




FIGURE 16 — (LF356 AND LF357 SERIES)




FIGURE 17 — NORMALIZED SLEW RATE








FIGURE 18 — OPEN LOOP FREQUENCY RESPONSE




BODE PLOT




COMMON-MODE REJECTION RATIO




UNDISTORTED OUTPUT VOLTAGE SWING




LF356 SERIES




LF356 SERIES




POWER SUPPLY VOLTAGE REJECTION RATIO




LF356 AND LF357 SERIES



LF357 SERIES




LF357 SERIES




EQUIVALENT NOISE VOLTAGE

LF355-356-357 SERIES




EXPANDED SCALE




TYPICAL CIRCUIT CONNECTIONS

FIGURE 31 — DRIVING CAPACITIVE LOADS




Due to variations in output stage design, these amplifiers have the ability to drive large capacitive loads and still maintain stability.
 Overmode: 20%
 Settling time $t_{s(0.1\%)}$ $\approx 5.0 \mu s$

FIGURE 32 — LARGE POWER BANDWIDTH AMPLIFIER




For distortion $< 1\%$ and a 20 Vp-p V_{out} swing, power bandwidth is: 500 kHz.
 10 V
 -10 V
 10 V
 -10 V

FIGURE 33 — INPUT OFFSET VOLTAGE ADJUSTMENT




V_{IO} is adjusted with a 25 k potentiometer.
 The potentiometer wiper is connected to V_{CC}.
 For potentiometers with temperature coefficient of 100 ppm/°C or less the additional drift with adjust is $0.9 \mu V/^\circ C$ in V of adjustment.
 Typical overall drift: $50 \mu V/^\circ C$ ($10.5 \mu V/^\circ C$ in V of adjustment).

FIGURE 34 — SETTLING TIME TEST CIRCUIT




Settling time is tested with the U73584 connected to unity gain inverter and U7357 connected to $A_v = -5$.
 AFT used to indicate the settle capacitance.
 Output = 10 V p-p.
 $A_v = -5$ for U7357.

FIGURE 35 — NONINVERTING UNITY GAIN OPERATION FOR LF357




$A_{v(DC)} = 1$
 $f_{3dB} \approx 5 \text{ MHz}$

FIGURE 36 — INVERTING UNITY GAIN FOR LF357




$A_{v(DC)} = -1$
 $f_{3dB} \approx 5 \text{ MHz}$

FIGURE 37 — WIDE BW, LOW NOISE, LOW DRIFT AMPLIFIER




Paralleled input capacitance $C_1 = 3 \text{ pF}$ for U7358, U7358, and U7357 plus any additional input capacitance required with feedback network and driven by a source with high frequency pole. To compensate add a high frequency RC network.

FIGURE 38 — ISOLATING LARGE CAPACITIVE LOADS




Overmode: 8%
 $t_{s(0.1\%)}$ $\approx 10 \mu s$
 When driving large C_L , the V_{out} slew rate is determined by C_L and $t_{out(max)}$:
 $\frac{\Delta V_{out}}{\Delta t} = 0.02 \frac{V_{out}}{\mu s} + 0.04 \frac{V_{out}}{\mu s}$ (with C_L unknown)
 $\frac{\Delta V_{out}}{\Delta t} = 0.5$

FIGURE 39 — 3-BIT D/A WITH OUTPUT CURRENT TO VOLTAGE CONVERSION




Theoretical V_O = $\frac{V_{ref}}{2^N} \sum_{i=1}^N A_i$
 $V_O = \frac{V_{ref}}{2^N} \sum_{i=1}^N A_i$
 Adjust V_{ref}, R₁₃ or R₁₄ for V_O to meet all digital inputs at high level is about 2.9 V to 3.1 V.
 $V_O = \frac{2.9 \text{ V}}{2^N} \sum_{i=1}^N A_i = \frac{1}{2^N} \sum_{i=1}^N A_i$
 $V_O = \frac{10 \text{ V}}{2^N} \sum_{i=1}^N A_i = 3.96 \text{ V}$

FIGURE 40 — PRECISION CURRENT MONITOR




$V_O = 5 R_1 R_2 I_V$ (mA of I_V)
 Use U7358 for —
 1. Common-Mode Range to Supply Range
 2. Low I_{IB}
 3. Low V_{IO}
 4. Low Supply Current

FIGURE 41 — LONG INTERVAL RC TIMER



Time $t_D = R_4 C_1 (V_{ref}/V_{in} - V_{ref})$
 If $R_1 = R_2 = 10 \text{ k}$, $R_3 = R_4 = 1 \text{ k}$, $R_5 = 0.1 \text{ k}$
 Design Example: 100 Second Timer
 $V_{ref} = 10 \text{ V}$, $C_1 = 1 \mu\text{F}$, $R_3 = R_4 = 1 \text{ k}$, $R_5 = 100 \Omega$
 $R_1 = R_2 = 10 \text{ k}$, $R_3 = R_4 = 1 \text{ k}$, $R_5 = 100 \Omega$

FIGURE 42 — HIGH IMPEDANCE, LOW DRIFT INSTRUMENTATION AMPLIFIER



$A_{v(DC)} = 1 + \frac{R_2}{R_1}$
 $f_{3dB} \approx 5 \text{ MHz}$

TYPICAL APPLICATIONS

เอกสารนี้เป็นทรัพย์สินทางปัญญาของบริษัทที่ใช้ในงานเพื่อการศึกษาเท่านั้นไปใช้ในงานอื่นโดยไม่ขออนุญาตจากบริษัทจะถือว่าผิดกฎหมายและต้องจ่ายค่าปรับ

บรรณานุกรม

- 1) วิริยะ พิเชษฐจำเริญ "เอชอี มอเตอร์คอนโทรล", คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยี พระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง.
- 2) ศ.ดร.มงคล เคชนครินทร์, รศ.สัณฑ์ ศิวารัตน์, ผศ.ดร.โคทม อารียา, ผศ.ดร.สุภชญา กุลวิฑิต, "Industrial Motor Speed Control System", เอกสารประกอบการอบรมทางวิชาการ .
- 3) B.K. Bose "Power Electronics And AC Drives" General Electric Company Corporate Research and Development Schemetary, New York.
- 4) KJELD THORBORG, "Power Electronics" Chalmers University of Technology
- 5) PHOIVOS ZIOGAS, "The Delta Modulation Technique in Static PWM Inverter", MARCH 1981.
- 6) M.A. Rahman, J.E. Quaicoe, M.A. Choudhury, "An Analysis of Delta Modulated PWM Inverter", St. John's, Newfoundland, Canada, JULY 1987
- 7) EARLOS.F CHRISTIANSEN, MARIA INES VALLA, "Asynchronization Technique for Static Delta Modulated PWM Inverters", NOV 1988.

T 33102 (ท.๕)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาโท ฉบับนี้สำเร็จลงได้โดยความช่วยเหลือจากท่านอาจารย์วิริยะ
พิเชษฐจำเริญและอาจารย์วิจิตร กิณเรศ อาจารย์ที่ปรึกษา คอยให้ความช่วยเหลือ คำแนะ
นำ ความรู้ คำปรึกษาตลอดจนคอยให้กำลังใจ เสมอมา จึงขอกราบขอบพระคุณไว้ที่นี่

ขอขอบคุณ น้องๆ เพื่อนๆ และพี่ๆ ทุกคนที่มีส่วนช่วยเหลือให้ ปริญญาโท
ฉบับนี้สำเร็จลงได้

ความดีที่เกิดจากการใช้ประโยชน์จากปริญญาโทฉบับนี้ ขอมอบให้แก่ แม่
และพ่อ ผู้เป็นพรหมของลูกทุกคนเป็นผู้มอบปัจจุบันและอนาคตให้แก่ผู้จัดทำ

ผู้จัดทำ

18 มีนาคม 2533

