



ปีการศึกษา 2532

ปริญญาโท

เรื่อง แผนสื่อสารข้อความ (MESSAGE LAMP)

โดย


นาย ศราเวช ไททษวิญญู

นาย เสรี สุนันต์วิช

นาย สงวน ทนต์เจริญกิจ

อาจารย์ที่ปรึกษา

ผศ. อภินันท์ มณียานนท์



ปริญญาโท ปีการศึกษา 2532


ภาควิชา โทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

เรื่อง แดงไฟสื่อข้อความ (MESSAGE LAMP)

ผู้จัดทำ	นาย ตราเวช ไททยะวิญญู	รหัสประจำตัว	291225
	นาย เสรี สุนันธุ์วิช	รหัสประจำตัว	291234
	นาย สงวน ทันต์เจริญกิจ	รหัสประจำตัว	291236



อภินันท์ มั่นนันท อาจารย์ที่ปรึกษา
(ผศ. อภินันท์ มั่นนันท)

แผงไฟสื่อข้อความ
(MESSAGE LAMP)

ศราเวช ไทษะวิญญู
เสรี สุนันธุ์วิช
สงวน ทันต์เจริญกิจ
ผศ. อภินันท์ มัชฌานนท์
อาจารย์ที่ปรึกษา
ปีการศึกษา 2532

บทคัดย่อ

โครงการ แผงไฟสื่อข้อความ เป็นลักษณะแผงแสดงข้อมูลต่าง ๆ ทั้งตัวอักษรภาษาอังกฤษ ภาษาไทย หรือ รูปภาพและสัญลักษณ์ต่าง ๆ โดยใช้ LED ต่อกันเป็นแผงแบบแมทริกซ์ (MATRIX) เป็นอุปกรณ์แสดงผลโดยใช้ ไมโครโปรเซสเซอร์เป็นตัวควบคุมลักษณะการแสดงผลตามการใช้งาน มีหน่วยความจำไว้เก็บข้อมูลที่นำมาแสดงผลและข้อมูลเพื่อการควบคุม จุดประสงค์หลักของโครงการนี้ อยู่ที่การพัฒนาให้นำไปใช้งานจริงเช่น การติดตั้งหน้าร้าน เพื่อการโฆษณา เผยแพร่ข่าวสารในรูปแบบที่น่าสนใจ

MESSAGE LAMP

Sarawech Witayawinyoo

Seri Supanwanich

Sa-nguan Thancharoenkit

Assistant Professor

Apinan Manyanon

Adviser

1989

Abstract

"MESSAGE LAMP" is the board using to display various datas. Including Thai characters , English characters , symbols and/or pictures. It is formed the matrix of LED (Light Emitting Diode) and its function is controlled by microprocessor. Control instructions and display datas are stored in memory of the system. Principle objective of this project is the development for real life application. such as showing outlets for advertising , information publishing in the attractive form.

สารบัญ

หน้า

บทคัดย่อ

บทที่ 1	บทนำ	1
บทที่ 2	สถาปัตยกรรม Z-80	2
บทที่ 3	หลักการแสดงผลของแผงฟลิวอิ้อความ	10
บทที่ 4	วงจรฮาร์ดแวร์ (HARDWARE)	
	4.1 หน่วยแสดงผล	14
	4.2 หน่วยควบคุมการทำงาน	18
	4.3 หน่วยถอดรหัส	19
	4.4 หน่วยสแกนและรีเซ็ท	22
	4.5 วงจรขับกระแส	25
	4.6 หน่วยจ่ายไฟ	29
	4.7 หน่วยกำหนดช่วงเวลาสแกน	30
บทที่ 5	ส่วนซอฟต์แวร์ (SOFTWARE)	
	5.1 การออกแบบซอฟต์แวร์	32
	5.2 หลักการทำงานของโปรแกรม	39
บทที่ 6	การทดลองและผลการทดลอง	67
บทที่ 7	บทวิจารณ์และสรุป	70
ภาคผนวก		

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 บล็อกไดอะแกรมของ Z-80	3
รูปที่ 2.2 รีจิสเตอร์ต่างๆภายใน Z-80	5
รูปที่ 2.3 ลักษณะของขาไอซี Z-80 CPU	9
รูปที่ 3.1 บล็อกไดอะแกรมของหลักการแสดงผล	10
รูปที่ 3.2 บล็อกไดอะแกรมของการควบคุมแผงไฟแสดงผลโดยใช้ Z-80	13
รูปที่ 4.1 ตารางความสัมพันธ์ระหว่างค่าตัวตีแฟลคเตอร์ , ความส่องสว่าง และค่ากระแสสูงสุด	15
รูปที่ 4.2 ตารางความสัมพันธ์ระหว่าง จำนวน LED กับ ค่าตัวตีแฟลคเตอร์	16
รูปที่ 4.3 ลายวงจรของแผง LED	18
รูปที่ 4.4 แผนผังเวลา	20
รูปที่ 4.5 วงจรถอดรหัสและสแกน	23
รูปที่ 4.6 วงจรขับกระแสแบบ ANODE DRIVER	25
รูปที่ 4.7 วงจรขับกระแสแบบ CATHODE DRIVER	26
รูปที่ 4.8 วงจรขับกระแส	27
รูปที่ 4.9 วงจรภาคจ่ายไฟกระแสตรง 5-12 V	29
รูปที่ 4.10 วงจรภาคจ่ายไฟกระแสตรง 5 V	30
รูปที่ 4.11 วงจรกำหนดช่วงเวลาสแกน	31
รูปที่ 5.1 การจัดหน่วยความจำ	33
รูปที่ 6.1 สัญญาณเอาต์พุตของ ไอซี 555	68
รูปที่ 6.2 บล็อกไดอะแกรมของการแก้ไขเพื่อลดการเกิดเงา	69

บทที่ 1

บทนำ

ในปัจจุบัน มีสื่อโฆษณาชนิดใหม่ ที่สามารถดึงดูดความสนใจได้ดีกว่าใบปิดโฆษณาเพราะใบปิดสื่อข้อมูล รูปภาพที่ตายตัว ไม่ตื่นเต้น ไม่น่าสนใจ จึงมีสื่อโฆษณานี้ขึ้นมา เรียกว่าแผงไฟสื่อข้อความ การทำงานของแผงไฟสื่อข้อความนั้น จะแสดงข้อความตามตัวอักษรและภาษาที่กำหนด แล้วให้ข้อความนั้น เคลื่อนไหวตามคำสั่งที่กำหนด เช่น จากซ้ายไปขวา บนลงล่าง กระทบริบ ฯลฯ

นอกจากจะแสดงผลเป็นตัวอักษรแล้ว ยังแสดงผลเป็นสัญลักษณ์ หรือรูปภาพต่าง ๆ ตามโปรแกรมและข้อมูลต่าง ๆ ที่เรากำหนดให้

ตามวัตถุประสงค์และการใช้งานแผงไฟสื่อข้อความ จึงทำการออกแบบโครงการนี้ขึ้นมาโดยแยกการออกแบบเป็น 2 ส่วน ส่วนแรกคือ ส่วนฮาร์ดแวร์ (HARDWARE) มีหน้าที่ควบคุมการทำงานทั้งหมด ประกอบด้วย แผง LED แสดงผล ขนาด 16x96 จุด แผงควบคุม (CONTROL BOARD), ซึ่งเก็ลบอร์ด (SINGLE BOARD Z-80) และวงจรภาคจ่ายไฟ (POWER SUPPLY) ส่วนที่ 2 เป็นส่วนของซอฟต์แวร์ คือส่วนของโปรแกรมภาษาแอสเซมบลี Z-80 ที่เขียนขึ้นมาควบคุม การแสดงผล รูปแบบและลำดับขั้นตอนการทำงานของอุปกรณ์ที่ใช้แสดงผล

ดังนั้น เนื้อหาของปฏิญานินพนธ์ฉบับนี้ จึงแยกออกเป็น 2 ส่วน ทั้ง 2 ส่วนนี้ จะอธิบายถึง การทำงาน รายละเอียด และการออกแบบของอุปกรณ์ต่าง ๆ ใน แต่ละส่วนไว้โดยละเอียด นอกจากนั้นยังมีเนื้อหาส่วนอื่น ๆ อีก เช่น หลักการแสดงผลของแผง LED ภาคผนวกต่าง ๆ ข้อมูลที่ใช้ในการวิจัย และสรุปวิเคราะห์โครงการ

บทที่ 2


สถาปัตยกรรม Z-80

โดยทั่วไปโครงสร้างพื้นฐานของคอมพิวเตอร์ จะประกอบด้วย

- หน่วยควบคุม (CONTROL UNIT)
- หน่วยความจำ (MEMORY UNIT)
- หน่วยคำนวณ (ARITHMETIC UNIT)
- หน่วยรับและส่งสัญญาณ (I/O UNIT)

ด้วยการพัฒนาเทคโนโลยีที่ทันสมัย ทำให้ชิ้นส่วนต่างๆที่ประกอบขึ้นเป็นหน่วยย่อยภายในเครื่องคอมพิวเตอร์มีขนาดเล็กลง แต่ประสิทธิภาพกลับสูงขึ้นและราคาถูกลงอย่างมาก ทำให้ความต้องการนำคอมพิวเตอร์มาใช้มีมากขึ้น

ในปัจจุบัน สามารถนำวงจรอิเลคทรอนิกส์ที่ยุ่งยากและซับซ้อนมาบรรจุลงบนแผ่นวงจรเดี่ยวที่มีขนาดเล็กมากเรียกว่า LSI (LARGE SCALE INTEGRATE CIRCUIT) และบรรจุอยู่ในตัวถึง วงจรต่อขาออกมาใช้ติดต่อกับวงจรภายนอก สิ่งนี้เรียกว่า "ชิพ (CHIP)" องค์ประกอบย่อยๆในไมโครคอมพิวเตอร์ประกอบขึ้นจากชิพเหล่านี้ เช่น หน่วยความจำประเภทรอม , แรม , อุปกรณ์สนับสนุนต่างๆ และสิ่งที่เป็หัวใจของระบบไมโครคอมพิวเตอร์ คือ หน่วยประมวลผลกลางหรือ CPU (CENTRAL PROCESSING UNIT) ซึ่งภายในประกอบด้วยส่วนต่างๆดังบล็อกไดอะแกรมรูปที่ 2.1



รูปที่ 2.1 บล็อกไดอะแกรมของ Z-80

ซึ่งแต่ละบล็อกมีลักษณะการทำงานดังต่อไปนี้

1. ARITHMETICS LOGIC UNIT (ALU) เป็นหน่วยที่ทำหน้าที่ในการคำนวณฟังก์ชันพื้นฐานทางคณิตศาสตร์ และการกระทำฟังก์ชันทางลอจิก เช่น AND และ OR ALU จะสามารถทำหน้าที่ได้อย่างมีประสิทธิภาพมากเพิ่มขึ้นอยู่กับการออกแบบวงจรภายในของ ALU

2. CONTROL UNIT เป็นหน่วยที่ทำหน้าที่ในการส่งสัญญาณไปควบคุมอุปกรณ์ต่างๆที่ต่อเชื่อมกับ CPU ให้ทำงานร่วมกันได้อย่างถูกต้อง

3. DATA BUS เป็นบัสนสองทิศทาง (BI-DIRECTIONAL) ที่ใช้ในการส่งผ่านข้อมูลระหว่าง CPU กับอุปกรณ์อื่นๆ ภายในระบบ จำนวนเส้นของบัสนข้อมูล (DATA BUS) จะขึ้นอยู่กับชนิดของ CPU เช่นในกรณีของ Z-80 CPU จะส่งผ่านข้อมูลทีละ 8 บิต ดังนั้นมีจำนวนเส้นของบัสนข้อมูล 8 เส้น

4. CONTROL BUS หรือบัสนควบคุม เป็นบัสนทางเดียว (UNI-DIRECTIONAL) ที่ใช้ในการส่งผ่านสัญญาณควบคุมให้กับอุปกรณ์ต่างๆ ในระบบ


5. ADDRESS BUS เป็นบัสนทางเดียว ใช้ส่งผ่านค่าแอดเดรสจาก CPU ออกไปยังหน่วยความจำเพื่อระบุตำแหน่งที่ต้องการรับหรือส่งข้อมูล หรือใช้ระบุตำแหน่งของพอร์ท I/O ที่ CPU ต้องการติดต่อกับ

Z-80 ไมโครโปรเซสเซอร์เป็น CPU ที่ผลิตจากบริษัท ZILOG INC. โดยกลุ่มวิศวกรชุดเดียวกับที่ผลิต 8080 CPU ของบริษัท INTEL COOPERATION. Z-80 CPU ได้พัฒนามีข้อดีเหนือกว่า 8080 เช่น มีชุดคำสั่งมากกว่า นอกจากนี้ Z-80 ยังมีรีจิสเตอร์มากกว่าถึง 12 ตัว และ 8080 เพียงตัวเดียวยังไม่สามารถนำไปใช้งานได้ ต้องต่อกับอุปกรณ์สนับสนุนอีก 2 ตัว คือ CLOCK GENERATOR CHIP, SYSTEM CONTROLLER CHIP รวมกันเรียกว่า THREE CHIP PROCESSOR แต่ใน Z-80 CPU ได้รวมเอาลักษณะพื้นฐานเหล่านี้ไว้ในชิปเดียวกัน และเพิ่มประสิทธิภาพทางอาร์ดแวร์, ซอฟต์แวร์ และการอินเทอร์เฟสให้สูงขึ้น

Z-80 ไมโครโปรเซสเซอร์ เพียงชิ้นเดียวไม่สามารถทำงานเป็นระบบคอมพิวเตอร์ได้ ต้องอาศัยอุปกรณ์อีก 2 ส่วนคือ หน่วยความจำ และหน่วยรับส่งข้อมูลเข้าออก ซึ่งในการทำงานตามคำสั่งจากโปรแกรมที่ป้อนเข้ามา Z-80 CPU จะต้องทำการโอนย้ายคำสั่งหรือข้อมูลระหว่างหน่วยความจำกับรีจิสเตอร์

รีจิสเตอร์ต่างๆ ใน Z-80 CPU

Z-80 CPU ประกอบด้วยรีจิสเตอร์ถึง 22 ตัวดังรูป 2.2 รีจิสเตอร์เหล่านี้แบ่งได้เป็น 2 กลุ่มคือ รีจิสเตอร์ที่ทำหน้าที่ทั่วไป และรีจิสเตอร์ที่ทำหน้าที่เฉพาะงาน



Shaded registers represent the 8080A subset.

รูปที่ 2.2 รีจิสเตอร์ต่างๆภายใน Z-80

1. รีจิสเตอร์ที่ทำหน้าที่ทั่วไป แบ่งเป็นรีจิสเตอร์หลักได้แก่ A, B, C, D, E, H และ L มีความจุขนาด 8 บิต รีจิสเตอร์เหล่านี้ใช้เก็บข้อมูลชั่วคราว นอกจากนี้ยังสามารถรับข้อมูลจากหน่วยความจำหรือย้ายข้อมูลไปเก็บไว้ในหน่วยความจำก็ได้ และรีจิสเตอร์สำรองได้แก่ A', B', C', D', E', H' และ L' ซึ่งเป็นรีจิสเตอร์เก็บข้อมูลที่มาจากรีจิสเตอร์หลัก ในกรณีที่ต้องใช้รีจิสเตอร์หลักในการทำงานอย่างอื่นก่อน ดังนั้นรีจิสเตอร์กลุ่มนี้จึงไม่สามารถกระทำขบวนการทางคณิตศาสตร์และลอจิกได้

รีจิสเตอร์ A เรียกว่า แอคคิวมูเลเตอร์ (ACCUMULATOR) ทำหน้าที่เก็บข้อมูลชั่วคราวที่ได้จากขบวนการทางคณิตศาสตร์ เช่น บวกหรือลบข้อมูล 2 จำนวน ผลลัพธ์ที่ได้จะเก็บไว้ในรีจิสเตอร์ A นี้ นอกจากนี้การทำคำสั่งที่ใช้กับข้อมูลขนาด 16 บิต จะใช้รีจิสเตอร์แฟลก "F" มาใช้ร่วมกับรีจิสเตอร์ A เรียกว่า คู่รีจิสเตอร์ AF ซึ่งมีขนาด 16 บิต นอกจากนี้ยังมีคู่รีจิสเตอร์ 16 บิตอื่น ๆ อีกคือ BC, DE และ HL

2. รีจิสเตอร์ที่ใช้งานเฉพาะอย่าง ได้แก่ รีจิสเตอร์ I, R, IX, IY, SP และ PC ซึ่งทำหน้าที่ต่างๆดังนี้

- รีจิสเตอร์ I (INTERRUPT PAGE ADDRESS REGISTER) เมื่อมีการอินเทอร์รัพท์เกิดขึ้นจำเป็นต้องบอก ตำแหน่งของหน่วยความจำที่เก็บโปรแกรมตอบสนองการอินเทอร์รัพท์ รีจิสเตอร์จะทำหน้าที่เก็บค่า 8 บิตบนของตำแหน่งข้อมูลในหน่วยความจำ ส่วนค่า 8 บิตล่างจะป้อนจากภายนอกให้แก่ CPU ค่าทั้งสองจะรวมกันเป็นค่าแอดเดรสที่ระบุตำแหน่งของโปรแกรมการตอบสนองการอินเทอร์รัพท์

- รีจิสเตอร์ R (MEMORY REFRESH REGISTER) เป็นรีจิสเตอร์ขนาด 16 บิตที่ใช้ในการรีเฟรช (REFRESH) DYNAMIC RAM และค่ารีจิสเตอร์นี้จะเพิ่มขึ้นเองโดยอัตโนมัติ ในทุกๆครั้งที่มีการเฟรชคำสั่งจากหน่วยความจำ

- รีจิสเตอร์ IX และ IY (INDEX REGISTER) เป็นรีจิสเตอร์ขนาด 16 บิต ใช้บอกตำแหน่งในหน่วยความจำแบบ INDEX ADDRESSING MODE โดยกำหนดค่าใน INDEX REGISTER เป็นค่าอ้างอิง แล้วใช้คำสั่งบอกว่าตำแหน่งข้อมูลที่ต้องการอยู่ห่างจากค่าอ้างอิงนี้เท่าใด โดยบอกค่าระยะห่างในรูปของ TWO COMPLEMENT

- รีจิสเตอร์ SP (STACK POINTER) มีขนาด 16 บิต ในหน่วยความจำชนิดแรมจะมีส่วนหนึ่งที่ถูกกำหนดให้เป็นที่เก็บข้อมูลชั่วคราว ส่วนนี้เรียกว่า สแต็ก (STACK) ซึ่งมีการเก็บข้อมูลแบบ LIFO (LAST IN FIRST OUT) เราสามารถที่จะเก็บข้อมูลลงบนสแต็กโดยใช้คำสั่ง PUSH และเมื่อต้องการดึงข้อมูลออกจากสแต็กต้องใช้คำสั่ง POP

- รีจิสเตอร์ PC (PROGRAM COUNTER) เป็นรีจิสเตอร์ขนาด 16 บิตที่ใช้ในการเก็บตำแหน่งหน่วยความจำที่ CPU จะเฟรช (FETCH) คำสั่งหลังจากที่เฟรชคำสั่งเรียบร้อยแล้ว ค่าในรีจิสเตอร์ PC จะเพิ่มขึ้น และจะชี้ไปยังตำแหน่งของคำสั่งถัดไป เราจะสามารถเปลี่ยนแปลงค่าใน PC โดยใช้คำสั่ง CALL หรือ JUMP

- รีจิสเตอร์ F (FLAG REGISTER) ประกอบด้วย

SIGN FLAG (S) : แฟลคเครื่องหมาย

ZERO FLAG (Z) : แฟลคศูนย์

HALF CARRY FLAG (H) : แฟลคทดครึ่ง

PARITY/OVERFLOW FLAG (P/V) : แฟลคพาริตีหรือโอเวอร์โฟลว์

SUBTRACT FLAG (N) : แฟลคลบ

CARRY FLAG (C) : แฟลคตัวทด

ผู้ผลิต Z-80 ได้นำเอาแฟลคเหล่านี้ประกอบร่วมกับ บิตว่างอีก 2 บิตเพื่อทำให้เป็นรีจิสเตอร์ขนาด 8 บิต

รายละเอียดของขา Z-80 (Z-80 PIN OUTS)

AO-A15 (ADDRESS BUS) : เป็นขาสัญญาณเอาต์พุตแบบ TRI-STATE ใช้บ่งบอกตำแหน่งหน่วยความจำได้ถึง $2^{16} = 65,536$ ตำแหน่ง AO-A7 แสดงตำแหน่งของพอร์ทที่ Z-80 ต้องการติดต่อด้วย

DO-D7 (DATA BUS) : เป็นขาสัญญาณอินพุต/เอาต์พุต TRI-STATE แบบ 2 ทิศทาง ซึ่งเป็นทางผ่านของข้อมูลระหว่าง Z-80 กับหน่วยความจำและอุปกรณ์ I/O

$\overline{M1}$ (MACHINE CYCLE 1) : เป็นขาเอาต์พุตแอกทีฟที่ลจิก 0 ขา $\overline{M1}$ นี้จะแอกทีฟขณะที่ Z-80 ทำการเพ็ช้อพโคดของคำสั่ง ถ้าคำสั่งมีขนาด 2 ไบต์ $\overline{M1}$ จะแอกทีฟในทุกๆ ไซเคิลการเพ็ชแต่ละไบต์

\overline{MREQ} (MEMORY REQUEST) : เป็นสายเอาต์พุตแบบ TRI-STATE แอกทีฟที่ลจิก 0 เพื่อบอกว่า Z-80 กำลังทำการติดต่อกับหน่วยความจำ

\overline{IORQ} (INPUT/OUTPUT REQUEST) : เป็นสายเอาต์พุตแอกทีฟที่ลจิก 0 เพื่อบอกว่า Z-80 กำลังทำการติดต่อกับอุปกรณ์ I/O และเมื่อ \overline{IORQ} และ $\overline{M1}$ แอกทีฟทั้งคู่จะบอกการตอบรับการอินเทอร์รัพท์ (INTERRUPT ACKNOWLEDGE)

\overline{RD} (MEMORY READ) : เป็นขาเอาต์พุตแอกทีฟที่ลจิก 0 เมื่อ Z-80 ต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์ I/O และ Z-80 จะรับข้อมูล

จากบัสข้อมูลเข้าไปเมื่อสัญญาณนี้เปลี่ยนระดับจากลอจิก 0 เป็น 1

\overline{WR} (MEMORY WRITE) : เป็นขาเอาต์พุตแอกทีฟที่ลอจิก 0 เมื่อ Z-80 ต้องการส่งข้อมูลออกไปให้หน่วยความจำหรืออุปกรณ์ I/O

\overline{RFSH} (REFRESH) : เป็นขาเอาต์พุตแอกทีฟเมื่อ 7 บิตล่าง (A0-A6) ของบัสแอดเดรสให้ค่ารีเฟรชออกมา

\overline{HALT} (HALT STATE) : เป็นขาเอาต์พุต จะแอกทีฟที่ลอจิก 0 เมื่อ Z-80 อยู่ในสภาวะของการ HALT คือ CPU จะทำคำสั่ง NOP (NO OPERATION) เพื่อให้เกิดการรีเฟรชได้ และ Z-80 จะหลุดพ้นจากสภาวะการ HALT เมื่อได้รับการรีเซ็ตหรือถูกอินเทอร์รัพท์

\overline{WAIT} : เป็นขาอินพุตแอกทีฟที่ลอจิก 0 และจะมีการตรวจสอบสัญญาณนี้ที่ขอบข้างของคล็อกลูกที่ 2 ของทุกๆ MACHINE CYCLE เมื่อมีการตรวจพบว่าอินพุตที่แอกทีฟจะมีการแทรก WAIT STATE ให้กับแต่ละ MACHINE CYCLE เพื่อเป็นการรอให้อุปกรณ์ภายนอกทำงานให้ทันกับการทำงานของ Z-80 และ Z-80 จะแทรก WAIT STATE จนกว่าจะมีการตรวจสอบพบว่าขา WAIT จะมีลอจิกเป็น 1

\overline{INT} (INTERRUPT REQUEST) : เป็นขาอินพุตแอกทีฟที่ลอจิก 0 Z-80 จะตรวจสอบระดับสัญญาณที่ขานี้ทุกๆการสิ้นสุดของ INSTRUCTION CYCLE (LAST STATE)

\overline{NMI} (NON MARKABLE INTERRUPT) : เป็นขาอินพุตแอกทีฟที่ลอจิก 0 สัญญาณนี้เป็นสัญญาณที่มีระดับความสำคัญในการขออินเทอร์รัพท์สูงกว่าสัญญาณ INT Z-80 จะตอบรับการอินเทอร์รัพท์ชนิดนี้เสมอโดยที่เราไม่สามารถ DISABLE ได้ด้วยซอฟต์แวร์


\overline{RESET} : เป็นขาอินพุตแอกทีฟที่ลอจิก 0 สัญญาณนี้จะทำการ INITIALIZE CPU โดยทำการรีเซ็ต INTERRUPT FLIP-FLOP และเซ็ทค่าในโปรแกรมเคาน์เตอร์ให้เป็น 0000H และในสภาวะการรีเซ็ตนี้ บัสแอดเดรสและบัสข้อมูลจะอยู่ในสภาวะ HIGH IMPEDANCE และสัญญาณควบคุมต่างๆจะอยู่ในสภาวะ INACTIVE



BUSRQ (BUS REQUEST) : เป็นขาอินพุทแอกทีฟที่ลอจิก 0 สัญญาณ BUS REQUEST เป็นสัญญาณที่มีลำดับความสำคัญสูงกว่าสัญญาณ NMI และมีการตรวจสอบสัญญาณนี้ทุกๆ การสิ้นสุดของ MACHINE CYCLE อุปกรณ์ภายนอกจะให้สัญญาณนี้แก่ Z-80 เมื่อต้องการใช้บัสนี้ข้อมูลและบัสแอกเตอเรลโดยเปรียบเสมือนว่าเป็นการถอด Z-80 ออกจากระบบบัส

BUSAK (BUS ACKNOWLEDGE) : เป็นขาเอาต์พุทแอกทีฟที่ลอจิก 0 ขานี้จะแอกทีฟเมื่อ Z-80 ตอบสนองต่อสัญญาณ BUS REQUEST และจะทำให้บัสนี้ข้อมูล, บัสควบคุม และบัสแอกเตอเรลมีสถานะเป็น HIGH IMPEDANCE ซึ่งทำให้อุปกรณ์ภายนอกใช้บัสนี้เหล่านี้ได้โดยไม่มีผลต่อ CPU

จากที่กล่าวทั้งหมดในบทนี้เป็นรายละเอียดที่ควรทราบในการนำไปใช้ควบคุมการแสดงผลของแผงไฟลิวซ์ข้อความ Z-80




รูปที่ 2.3 ลักษณะของขาไอซี Z-80 CPU

บทที่ ๑

หลักการแสดงผลของแผงไฟลือข้อความ

ตามที่ได้ออกแบบไว้ หน่วยแสดงผลของแผงไฟลือข้อความ จะให้ LED ต่อกันเป็นแผงเมทริกซ์ ขนาด 16x16 จุด จำนวน 6 แผง เรียงต่อกันได้ 96 แถว โดยจะให้แนวแถว (ROW) เป็นส่วนของการส่งข้อมูล และแนวคอลัมน์ (COLUMN) เป็นส่วนของการสแกน (SCAN) ดังนั้น จึงอธิบายหลักการแสดงผลได้ดังนี้

ในการส่งข้อมูลออกมาจะให้ LED ดวงไหนในคอลัมน์ติดบ้าง จะใช้วิธีมัลติเพล็กซ์แบบแบ่งเวลา (TIME DIVISION MULTIPLEX) ให้แต่ละคอลัมน์ติดต่อเนื่องกัน และที่เราสามารถมองเห็น แผงLED แสดงผลเป็นภาพต่อเนื่องได้นั้น เนื่องจากความเร็วในการมัลติเพล็กซ์หรือการสแกนในแต่ละคอลัมน์ เร็วจนสายตาสังเกตไม่สามารถแยกการติดดับของ LED ได้ และได้ออกแบบให้ข้อมูลที่ส่ง LED. ติดหรือดับ อยู่ในรูปของ 1 (HIGH) และ 0 (LOW) ข้อมูลนี้ จะถูกค้าง (LATCH) ไว้ก่อน จากนั้นจึงสั่งให้คอลัมน์แรกติด ในช่วงเวลาต่อมาข้อมูลชุดถัดไปจะเปลี่ยนเข้ามาค้างไว้ แล้วจึงสั่งให้คอลัมน์ต่อไปติด การทำงานจะวนเช่นนี้ไปเรื่อย ๆ ดังรูป



รูปที่ ๓.๑ บล็อกไดอะแกรมของหลักการแสดงผล

โดยที่ความเร็วในการสแกนจะต้องมากกว่า 20 เฮิร์ต หมายความว่า การสแกนทุก ๆ คอลัมน์ ภายใน 1 วินาที จะต้องทำการสแกนทั้งหมดมากกว่า 20 ครั้ง ดังนั้นถ้าจำนวนคอลัมน์มีเพิ่มขึ้นทำให้เวลาในการติดของแต่ละคอลัมน์สั้นลง เพราะต้องเสียเวลาให้กับคอลัมน์อื่นด้วยมีผลทำให้ความสว่างของ LED ลดลง จึงมองเห็นข้อความที่จะแสดงผลไม่ชัดเจน


จากที่ออกแบบให้ข้อมูลที่ต้องการแสดงผลทำการค้างไว้ โดยโปรแกรม สามารถไปทำงานในส่วนอื่น ๆ ได้ จนกว่าจะมีคำสั่งให้รับข้อมูลชุดใหม่ คือมีสัญญาณจากนอร์ทก่อนแล้วจึงรับข้อมูลชุดใหม่เข้ามา ข้อดีของการค้าง คือ ตัวโปรแกรมไม่ต้องมาจัดการเกี่ยวกับการค้างข้อมูลไว้ และทำให้ความสว่างเพิ่มขึ้นด้วย จึงง่ายต่อการเขียนโปรแกรมการทำงาน โครงงานที่ทำไว้ก่อนเมื่อปี 2524 (PROGRAMMABLE LED DISPLAY) เมื่อใช้จำนวน คอลัมน์ 48 คอลัมน์ ในการสแกน LED มีความสว่างน้อย ถ้าต้องการความสว่างเพิ่มขึ้น จะต้องเพิ่มกระแสให้มากกว่าปกติ หรือให้มีเวลาในการติดค้างอยู่นานพอสมควร ในโครงงานนี้จึงได้ทำการทดลองหาจำนวนคอลัมน์ที่เหมาะสมและมีความสว่างเพียงพอดังการทดลอง จำนวนคอลัมน์ที่เหมาะสมคือ 16 คอลัมน์ หรือมีค่าตัวดีแฟคเตอร์ (DUTY FACTOR) แต่ละคอลัมน์เป็น 1/16 (ค่าตัวดีแฟคเตอร์ จะมีรายละเอียดในเรื่องฮาร์ดแวร์)

เมื่อไม่สามารถทำให้จำนวนคอลัมน์เพิ่มมากขึ้นได้ เราจึงหาวิธีแก้ปัญหา โดยจะต้องทำให้การสแกนมีเพียง 16 ครั้ง คือ 16 คอลัมน์ เพื่อให้ LED มีความสว่างเพียงพอ และให้มีจำนวนคอลัมน์ได้ตามที่กำหนดไว้ คือ 96 คอลัมน์ ดังนั้น จึงออกแบบให้เกิดการสแกนขึ้นพร้อมกันในแต่ละส่วน โครงงานนี้จะใช้ได้เต็มที่ 192 คอลัมน์ ดังนั้นจึงแบ่งส่วนการสแกนเป็น 12 ส่วน ส่วนละ 16 คอลัมน์ โดยการทำงานจะให้คอลัมน์ที่ 1, 17, 33, ..., 181 ติดพร้อมกันใน ช่วงเวลาต่อมาคอลัมน์ที่ 2, 18, 34, ..., 182 ติดไล่กันมาเรื่อย ๆ จนคอลัมน์ที่ 16, 32, 48, ..., 192 ติด ก็จะกลับมาสแกนที่ คอลัมน์ที่ 1, 17, 33, ..., 181 ใหม่ซ้ำกันไปเรื่อยๆ จากการทำงานแบบนี้ การออกแบบฮาร์ดแวร์ ในส่วนของ แผง LED จึงทำให้ LED คอลัมน์ที่ 1, 17, 33, ... จับติดกันไว้ เช่น

เดียวกับคอลัมน์ต่อไป

ข้อมูลที่ส่งออกมาที่ แผง LED จะทำงานสัมพันธ์กับตำแหน่งของคอลัมน์ที่ติด โดยการใช้พอร์ตควบคุมให้ข้อมูลในแต่ละส่วนถูกค้างไว้ก่อนจะทำการสแกน ถ้ากำหนดให้ทางด้านแนวใช้ LED 16 ดวง จะต้องใช้พอร์ตทั้งหมด 24 พอร์ต (1 พอร์ต ควบคุม ข้อมูลได้ 8 บิต ดังนั้นจึงใช้ 2 พอร์ตต่อ 1 ส่วน) การแสดงผลจึงเปลี่ยนเป็นไปตามแผนผัง (BLOCK DIAGRAM) ตามรูป





รูปที่ 3.2 บล็อกไดอะแกรมของการควบคุมวงวนแสดงผลโดยใช้ Z-80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4.

วงจรฮาร์ดแวร์ (HARDWARE).

วงจรฮาร์ดแวร์ประกอบด้วยอุปกรณ์ต่างๆ หลายประเภท เช่น LED , ไอซี , ทรานซิสเตอร์ ฯลฯ และวงจรจะทำงานได้ก็ต่อเมื่อ นำซอฟต์แวร์ป้อนเข้าไป ดังนั้นในการออกแบบฮาร์ดแวร์จะเป็นตัวกำหนดขอบเขตของซอฟต์แวร์ ซึ่งทั้ง 2 ส่วนต้องทำงานสัมพันธ์กัน ถ้าออกแบบฮาร์ดแวร์ไว้ดีและเหมาะสม จะทำให้เขียนคำสั่งควบคุมได้ง่ายขึ้น

รายละเอียดทางฮาร์ดแวร์ของโครงงาน แผงไฟข้อความ มีดังนี้

4.1 หน่วยแสดงผล

โครงงานนี้ใช้ LED เป็นหน่วยแสดงผล จึงกล่าวถึงคุณสมบัติของ LED ดังต่อไปนี้

LED ย่อมาจาก LIGHT EMITTING DIODE คือ ไดโอดเปล่งแสง เป็นสารกึ่งตัวนำ ประกอบด้วย ขั้วอานอด (ANODE) ซึ่งเป็นขั้วบวก และขั้วคาโทด (CATHODE) เป็น ขั้วลบ เมื่อจ่ายแรงดันบวกที่ขั้วอานอดให้เหมาะสม LED จะนำกระแส และเกิดการเปล่งแสง

ในปัจจุบันมี LED อยู่หลายชนิดทั้งแบบโดม (กลม) แบบสี่เหลี่ยม หรือ LED ที่ต่อกันเป็นแผงสี่เหลี่ยมขนาดต่างๆ แต่โครงงานนี้จะใช้ LED แบบกลม เพราะหาซื้อง่าย ราคาถูก และการเลือกสีของ LED ใช้สีแดงด้วยเหตุผลและคุณสมบัติ ดังต่อไปนี้

คุณสมบัติของ LED อย่างที่เราจะพิจารณาคือค่า ดิวตี้แฟคเตอร์

ค่าดิวตี้แฟคเตอร์ คือ อัตราส่วนของช่วงเวลาที่ LED 1 คอลัมน์ติด ต่อช่วงเวลาของจำนวนคอลัมน์ทั้งหมดขั้วติดในการสแกนหนึ่งรอบ ดิวตี้แฟคเตอร์เป็นตัวกำหนดความ สว่างของ LED LED ที่มีค่าดิวตี้แฟคเตอร์มากก็จะสว่างมากกว่า LED ที่มีค่า ดิวตี้แฟคเตอร์น้อย เมื่อเทียบที่อัตราการสแกนเท่ากัน เพราะค่าดิวตี้แฟคเตอร์มาก จะมีการติดค้างของ LED นาน

เนื่องจากว่า เราใช้เทคนิคของการแบ่งเวลาในการติดของแต่ละคอลัมน์ ดังนั้นเมื่อเทียบเวลาที่แต่ละคอลัมน์ติดต่อเวลาทั้งหมดในการสแกน 1 ครั้งเท่ากับ 1/16 ด้วย เหตุนี้ค่าคิวตี้แฟคเตอร์ที่ใช้ในโครงการงานจึงเป็น 1/16

ค่าคิวตี้แฟคเตอร์ที่เลือกใช้มีความสัมพันธ์กับสี(ความยาวคลื่น) ขนาดกระแสสูงสุด(MAXIMUM PEAK CURRENT)และอัตราการส่องสว่าง(LUMINOUS INTENSITY)ตาม ตารางดังนี้

Lamp type	Maximum Peak Current	Minimum Duty factor to obtain Desired Time Averaged I _v			
		.5 mcd	1.0 mcd	1.5 mcd	2.0 mcd
GaAsP Red (655nm)	1 A	1/64	1/32	-----	-----
GaP HER (635nm)	60 mA	1/40	1/18	1/12	1/9
GaP Yellow (583nm)	60 mA	1/32	1/16	1/11	1/8
GaP Green (565nm)	60 mA	1/16	1/8	1/5	1/4

รูปที่ 4.1 ตารางความสัมพันธ์ระหว่างค่าคิวตี้แฟคเตอร์ , ความส่องสว่างและค่ากระแสสูงสุด

mcd : millicandella
 d cm : deca centi = mcd⁻¹

หมายเหตุ mcd.: millicandella (หน่วยวัดความส่องสว่าง)

จากตารางจะพบว่าถ้าเลือกใช้LEDแบบ GaAsP RED ซึ่งมีค่าคิวตี้แฟคเตอร์ต่ำกว่าGaP GREEN หรือ LED ชนิดอื่น เมื่อเทียบที่อัตราการส่องสว่างเท่ากัน GaAsP RED จะให้ลักษณะการแสดงผลที่ดีกว่าคือ LED สีแดงจะใช้ค่าคิวตี้แฟคเตอร์น้อยกว่า จึงทำให้มีเวลาเหลือในการทำงานของโปรแกรมส่วนอื่นๆมากกว่า LED ชนิดอื่นๆตามตาราง แต่LEDสีแดงมีค่ากระแสสูงสุด(MAXIMUM PEAK

CURRENT) สูงกว่าแบบอื่น ทำให้ต้องออกแบบวงจรขับเคลื่อนที่สามารถขับกระแสได้สูงขึ้น

ถ้าออกแบบให้มี LED หลายสีประกอบกันเป็นแผง LED LED ที่มีค่าความถี่แฟลคเตอร์น้อยที่สุดจะเป็นตัวกำหนดค่าความถี่แฟลคเตอร์รวมในแผงนั้น

การเลือกลักษณะ LED ในโครงการนี้ใช้แบบทรงกลม (DOME) เพราะหาซื้อง่ายราคาถูก และมีมุมกระจายแสงแคบทำให้มีความคมชัดมากกว่า LED ชนิดอื่น สำหรับ LED ไม่เหมาะที่งานสื่อตัวอักษรเพราะจะดูไม่รู้เรื่องและไม่ละเอียด ส่วนแผง LED ที่ประกอบมาสำเร็จรูปนั้น มีข้อดีคือ LED ทุกตัวในแผงได้มาตรฐาน, สว่างเท่ากันทุกดวง และใช้สะดวก แต่มีข้อเสียคือ ราคาแพงและมีขนาดแผงจำกัดต่อการออกแบบจึงไม่แนะนำให้ใช้

จากปัจจัยของค่าความถี่แฟลคเตอร์ที่กล่าวมา ขนาดของแผง LED ที่ใช้ในโครงการนี้จึงจำกัดไว้แค่ 16 คอลัมน์ โดยพิจารณาจากค่าในตารางดังนี้

DUTY FACTOR	8-bit Latch	16-bit Latch	24-bit Latch	32-bit Latch
DC	8x1=8 LEDs	16x1=16 LEDs	24x1=24 LEDs	32x1=32 LEDs
1/2	7x2=14 LEDs	15x2=30 LEDs	23x2=46 LEDs	31x2=62 LEDs
1/4	6x4=24 LEDs	14x4=56 LEDs	22x4=88 LEDs	30x4=120 LEDs
1/8	5x8=40 LEDs	13x8=104 LEDs	21x8=168 LEDs	29x8=232 LEDs
1/16	4x16=64 LEDs	12x16=192 LEDs	20x16=320 LEDs	28x16=448 LEDs
1/32	3x32=96 LEDs	11x32=352 LEDs	19x32=608 LEDs	27x32=864 LEDs

รูปที่ 4.2 ตารางความสัมพันธ์ระหว่าง จำนวน LED กับ ค่าความถี่แฟลคเตอร์

ในโครงการนี้ใช้ลักษณะการค้างข้อมูลแบบ 16 บิต (DATA 16-BITS LATCH) การขยายแผง LED ให้มีขนาดใหญ่ขึ้นจึงทำได้โดยต่อเพิ่มเป็นส่วนๆ แต่ละส่วนมี 16 คอลัมน์ โดยจะมีพอร์ทควบคุมแต่ละส่วน (16 คอลัมน์) แยกกันส่วนละ 2 พอร์ท สามารถทำการขยาย แผง LED ได้ถึง 12 ส่วนหรือ 192 คอลัมน์ (16x12) ดังนั้นแผง LED ขนาดใหญ่เต็มที่จะต้องใช้ LED ทั้งหมด 3,072 ดวง (16x192) แต่จากงบประมาณและความเหมาะสม โครงการนี้จึง ประกอบขึ้นมาเพียง 6 ส่วนคือ 96 คอลัมน์ หรือ 1,536 ดวง


-การออกแบบลายวงจรของแผง LED

จากปัจจัยของคุณสมบัติ LED, ค่าตัวตีฟลัคเตอร์, การออกแบบขนาดของแผง LED, งบประมาณและจุดประสงค์หลักของโครงการคือ เพื่อใช้สื่อสารข้อความ จึงได้ออกแบบ แผง LED เป็นส่วนๆ ขนาด 16x16 จำนวน 6 แผ่น โดยแต่ละส่วนจะมีลายวงจรเหมือนกันทุกอย่าง และนำมาต่อกันเป็นแถวยาวตามต้องการ

การออกแบบให้แต่ละส่วนเหมือนกันหมดเพื่อความสะดวกในการประกอบ และการขยายงานในอนาคตต่อไป

รายละเอียดของวงจรมีดังรูปที่ 4.3

จากรูป เราได้ออกแบบรวมวงจรขับกระแสไว้ในแผง LED แต่ละส่วนด้วยว่าอุปกรณ์ที่ใช้ในวงจรขับกระแส เช่น ทรานซิสเตอร์ และ ตัวความต้านทานนั้นมีอยู่ที่ทุกคอลัมน์ จึงไม่สะดวกถ้าจะแยกออกเป็นอีกส่วน



รูปที่ 4.3 ฉายาวงจรของแผง LED

4.2 หน่วยควบคุมการทำงาน

โครงการนี้เราออกแบบใช้ไมโครโปรเซสเซอร์เป็นตัวควบคุมการทำงาน โดยใช้ไมโครโปรเซสเซอร์เบอร์ z-80 โดยอยู่ในรูปของซิงเกิลบอร์ด ซึ่งหาซื้อได้ง่ายและราคาถูก ข้อดีของไมโครโปรเซสเซอร์ z-80 คือ มีคำสั่งในการทำงานมาก ทำให้การเขียนโปรแกรมไม่ยุ่งยาก และไม่สิ้นเปลืองหน่วยความจำ

โครงสร้างของ ซิงเกิลบอร์ด ที่ใช้ในโครงการมีดังนี้

4.2.1 CPU เบอร์ z-80 เป็นไมโครโปรเซสเซอร์ขนาด 8 บิต เป็น

หน่วยประมวลผลกลางและเป็นหัวใจของระบบไมโครคอมพิวเตอร์

4.2.2 ROM 4K (READ ONLY MEMORY) คือหน่วยความจำชนิดหนึ่งที่ใช้สำหรับเก็บข้อมูล โดยที่ข้อมูลเหล่านี้ไม่สูญหายเมื่อไม่มีการจ่ายไฟเลี้ยงแก่ระบบข้อมูลที่เก็บไว้ในรอม (ROM) สามารถอ่านออกมาได้ แต่ไม่สามารถเขียนข้อมูลเข้าไปในรอมได้อีก รอมที่ใช้ในซิงเกิลบอร์ดนี้เป็นเบอร์ (2732) มีความจุ 4 กิโลไบต์ ข้อมูลที่เก็บในรอมนี้คือ โปรแกรมมอไนเตอร์

4.2.3 RAM 16K (RANDOM ACCESS MEMORY) คือ หน่วยความจำชนิดหนึ่งที่ใช้สำหรับเก็บข้อมูลชั่วคราว แต่ข้อมูลในแรม (RAM) จะสูญหายไปเมื่อไม่มีการจ่ายไฟเลี้ยงให้และสามารถเขียนข้อมูลเข้าไปเก็บไว้ในแรมและอ่านออกมาได้ แรมที่ใช้คือเบอร์ 6116 จำนวน 2 ตัว แต่ละตัวมีความจุ 4 กิโลไบต์ โดยที่แรมตัวหนึ่งมีแบตเตอรี่เพื่อเลี้ยงข้อมูลไว้ เมื่อปิดไฟข้อมูลในแรมตัวนี้จึงไม่หายไป

4.2.4 พอร์ตต่างๆ มี SILICON GATE MOS 8255 PIA (PROGRAMMABLE INTERFACE ADAPTER) เป็นอุปกรณ์ที่ช่วยในการติดต่อกับระบบภายนอกของระบบไมโครโปรเซสเซอร์ให้มีประสิทธิภาพยิ่งขึ้น

4.2.5 อุปกรณ์อื่นที่ช่วยในการป้อนข้อมูลและการแสดงผล

-คีย์บอร์ด

-CONNECTOR 40 PIN HEADER STRIP FOR SYSTEM EXPANSION

-DISPLAY LED , 7 SEGMENT

-CLOCK RATE(X-TAL)= 3.579 MHz

4.3 หน่วยถอดรหัส (DECODER)

หน่วยถอดรหัสคือ ส่วนที่ออกแบบมาเพื่อถอดรหัสในการสร้างพอร์ต ใช้เปิดปิดเกตของ 74LS373 โดย 74LS373 เป็นตัวรับข้อมูลที่ต้องการแสดงผลให้ออกตามส่วนต่างๆของแผง LED ถ้าต้องการให้คอลัมน์ใดติดก็ส่งรหัสมาเปิดพอร์ตที่สัมพันธ์กับคอลัมน์นั้นทำงาน และรวมถึงการสแกนความแนวคอลัมน์ด้วย


ในโครงงานนี้ได้ออกแบบพอร์ตการถอดรหัส (DECODE PORT) เพื่อ

การขยายแผง LED ไปถึง 25 พอร์ต (เป็นพอร์ตสแกน 1 พอร์ต พอร์ตข้อมูล 24 พอร์ต) โดยมีรายละเอียดของอุปกรณ์ดังนี้

1. 74LS138
2. 74LS154
3. 74LS04
4. 74LS373
5. 74LS74

หลักการทํางาน

การทํางานของวงจรถอดรหัส จะเริ่มจากการถอดรหัสของสัญญาณจาก แอดเดรสบัส ไปควบคุมแผง LED ส่วนต่างๆ โดยส่วนของการถอดรหัสเริ่ม จากขบวนการส่งข้อมูลออกจาก CPU ดังแผนผังเวลาข้างล่างนี้



รูปที่ 4.4 แผนผังเวลา

สัญญาณ \overline{TORQ} และ \overline{WR} จะเปลี่ยนจากลอจิก 1 เป็น 0 นำมา OR กันที่ 74LS32 เพื่อให้ได้สัญญาณนำไปควบคุมส่วนของบัฟเฟอร์ (BUFFER) คือ 74LS244 (U0, U1) โดย 74LS244 มีคุณสมบัติเป็น TRISTATE เปิดปิดเกิดการรับข้อมูล ของแอดเดรสบัสและบัสข้อมูล จากรูป U0 และ U1 จะทํางานให้ข้อมูลของแอด-

เดรสับสผ่านไปได้ก็ต่อเมื่อ \overline{TORQ} และ \overline{WR} เป็น 0 พร้อมกัน การนำสัญญาณของ แอตเดรสับสมาผ่านบัฟเฟอร์ก่อนเพราะต้องการลดสัญญาณรบกวนและระดับ DC ใน สายส่ง (JUMPER) รวมทั้งป้องกันการไหลจากวงจรไม่ให้ CPU เสียหายได้

สัญญาณของแอตเดรสับจาก U0 จะทำการถอดรหัสเพื่อสร้างพอร์ท โดยทั่วไป CPU 1 ตัวมีความสามารถในการต่ออุปกรณ์ได้จำนวนจำกัด เพราะแอต-เดรสับซึ่งมีทั้งหมด 16 เส้น จะถูกใช้ในการเลือกอุปกรณ์/เอาท์พุทต่างๆไม่ได้ใช้หมด 16 เส้น ส่วนมากจะถูกใช้เพียง 8 เส้นคือ A0-A7 เท่านั้น

ในโครงการนี้จะถอดรหัสไว้ทั้งหมด 25 พอร์ท โดย 24 พอร์ทแรกจะเริ่มที่ตำแหน่ง EOH-F7H ทำหน้าที่ควบคุมแต่ละส่วนของแผง LED ส่วนละ 2 พอร์ท เพราะข้อมูลมีขนาด 8 บิต และแผง LED แต่ละส่วนมีขนาด 16x16 ดังนั้นในแนวแถวจึงใช้ส่วนละ 2 พอร์ทเป็นตัวควบคุมการเปิดปิดเกิดเพื่อค้างข้อมูลไว้

วงจรถอดรหัสประกอบด้วย 74LS138 U2 เป็นตัวถอดรหัสของ A4-A7 และ 74LS154 U3, U4 จะถูกควบคุมโดยสัญญาณที่มาจาก U2 ซึ่ง U2 จะทำการถอดรหัสที่ตำแหน่ง 1110XXX และ 1111XXXX ได้สัญญาณที่ออกจากขา 9 และ 7 ตามลำดับ แต่ละเส้นจะนำไปควบคุมเกิดของ U3 และ U4 สัญญาณ A0-A3 จะเป็นตัวกำหนดตำแหน่งที่แน่นอนของพอร์ทอีกที ทำให้ได้พอร์ททั้งหมด 32 พอร์ท (11110000-11111111) แต่จะใช้เพียง 25 พอร์ทคือตั้งแต่ 11100000 (EOH) ถึง 11111000 (F8H) ในพอร์ท F8H จะแยกไปควบคุมเกิดในส่วนหลังการสแกน เนื่องจากสัญญาณของ U3 และ U4 จะทำให้การถอดรหัสทำงานที่สภาวะ 0 (LOW) แต่การค้างข้อมูลโดยใช้ 74LS373 จะทำงานที่สภาวะ 1 (HIGH) ดังนั้นสัญญาณจาก U3 และ U4 ทั้ง 25 พอร์ทต้องผ่าน 74LS04 (NOT GATE) ก่อน

ส่วนสัญญาณจากบัสข้อมูล D0-D7 จะแยกออกจากบอร์ดควบคุมเพื่อต่อเชื่อมกับแผง LED ในการกำหนดการติดหรือดับในแต่ละจุดที่สัมพันธ์กับคอลัมน์ของการสแกนโดยใช้ข้อมูลของ D0-D3 ส่งจาก U1 ไปยังส่วนของตัวสแกน

4.4 หน่วยสแกน(SCANNER)และหน่วยรีเซ็ต(RESET)

หน่วยสแกนคือ ส่วนผลิตสัญญาณที่จะให้คอลัมน์ 1 คอลัมน์ติดเรียงกันไป โดยมีการสแกนให้คอลัมน์ที่ติดมีความสัมพันธ์กับข้อมูลที่ค้างไว้ที่ 74LS373


รีเซ็ต คือ ระบบที่ออกแบบมาเพื่อความคุมแผงLED ไม่ให้มีคอลัมน์ใด ติดจนกว่าจะมีการสั่งงาน

อุปกรณ์ที่ใช้ในวงจรสแกนและรีเซ็ต

1. 74LS373
2. 74LS04
3. 74LS74
4. 74LS154

หลักการทำงาน

จากลักษณะการทำงานของ การสแกน จะพบว่าคล้ายกับในส่วนของ การถอดรหัสแต่ละจุดประสงค์ในการถอดรหัสคือ ต้องการสร้างพอร์ทเพื่อควบคุมการ เปิดรับข้อมูลรวมทั้งการสแกนด้วย ดังนั้นจึงแยกวงจรส่วนนี้มาอธิบายต่างหาก



รูปที่ 4.5 วงจรถอดรหัสและสแกน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DECOVER & SCANNER

Scan Document Number

Page 23 of 23

Copyright Supplement No. 2222-55-5555

จากรูป สัญญาณของ DO-D3 จะผ่าน 74LS373(U7) เพื่อทำการค้างไว้ ที่จุดนี้จะต่อระบบรีเซ็ตจาก CPU เข้าไปด้วย หลักการทำงานของ 74LS373 จะมี คุณสมบัติเป็นความต้านทานสูง เมื่อขา \overline{OC} (OUTPUT CONTROL) เป็น 1 และสามารถค้างข้อมูลไว้ได้ เมื่อขา \overline{OC} เป็น 0 พร้อมกับขา G (ENABLE LATCH) ดังนั้นขา G จึงถูกควบคุมโดยพอร์ท FBH ซึ่งต่อออกมาจาก U4 ผ่าน NOTเกต เมื่อขา G มีสัญญาณจากพอร์ทเป็น 1 และ \overline{OC} มีสัญญาณเป็น 0 U7 จะทำการส่งข้อมูลของ DO-D3 ถึงแม้ว่าขา G จะกลับเป็น 0 แต่ข้อมูลชุดเดิมก็ยังคงค้างไว้ที่ขา Q0-Q3 ของ U7 จนกว่าขา G จะมีสัญญาณเป็น 1 เข้ามาใหม่ ดูรายละเอียดได้จากข้อมูลของ 74LS373 ในภาคผนวก

ระบบรีเซ็ตจะควบคุม U7 อยู่ด้วยเพื่อทำการเซ็ทแผง LED ไม่ให้มีคอลัมน์ใดติดจนกว่าจะมีคำสั่งงาน โดยวงจรรีเซ็ตจะใช้ไอซีเบอร์ 74LS74(U5A) ซึ่งทำหน้าที่เป็น D ฟลิปฟลอปค้างสัญญาณไว้ เมื่อเกิดสัญญาณรีเซ็ตป้อนเข้าที่ขาคล็อก (CLOCK) ของ U5A จะทำให้ขา Q เป็น 0 ตามการต่อของขา D ที่ต่อกับกราวด์ เมื่อผ่าน NOTเกตจะเปลี่ยนเป็น 1 ซึ่งต่ออยู่กับขา \overline{OC} ของ U7 ทำให้ U7 อยู่ในภาวะที่มีความต้านทานสูง จนกว่าจะมีสัญญาณของพอร์ท FBH จึงเริ่มทำงานใหม่ ดูรายละเอียดจากข้อมูลของ 74LS74 ในภาคผนวก


การใช้สัญญาณจากบัสข้อมูลเพียงแค่ 4 เส้น(D0-D3) เพราะต้องการสแกนเพียง 16 คอลัมน์ ดังนั้นสัญญาณที่เหลือจึงไม่จำเป็นต้องต่อ สัญญาณที่ผ่าน U7 จะเข้ามาทำการเลือกคอลัมน์ที่จะติด โดยใช้หลักการเหมือนการถอดรหัสคือใช้ 74LS154(U8) เป็นตัวเลือกข้อมูลที่จะทำการติด (ให้เอาท์พุทเป็น 0) ข้อมูลชุด 1 คอลัมน์ตั้งนั้นจากค่า 0000-1111 จะเลือกได้ทั้งหมด 16 คอลัมน์ U8 จะต่อกับระบบรีเซ็ตจากขา \overline{OC} ของ U7 ที่ขา G1,G2 เมื่อ \overline{OC} รับสัญญาณจากระบบรีเซ็ตขา G1,G2 จะได้รับสัญญาณด้วย ทำให้เอาท์พุทของ U8 ทุกขาเป็น 1 จึงไม่เกิดการสแกนขึ้นดูรายละเอียดได้จากภาคผนวก เนื่องจาก U8 ไม่สามารถรับกระแสขับ LED จำนวนมากได้จากวงจรขับกระแสโดยตรง และต้องเผื่อการรับกระแสทั้งหมด 12 ส่วนในการขยายการใช้งาน จึงต้องให้ 7417 ที่มีคุณสมบัติเป็น

โอเพ่นคอลเลคเตอร์ (OPEN COLLECTOR) วัคคยรับกระแสเพื่อไม่ให้ 74LS154 เสียหายได้

4.5 วงจรขับกระแส (DRIVE CIRCUIT)


วงจรถับกระแส เป็นส่วนที่ทำหน้าที่ขับกระแสให้ LED สว่างเพียงพอเห็น ได้ชัดเจน โดยใช้ทรานซิสเตอร์มาเป็นตัวขยายกระแสเพื่อให้ LED สว่างมากขึ้น วงจรถับกระแสมีใช้ด้วยกันหลายแบบดังนี้

4.5.1 แบบ ANODE DRIVER แบบนี้ LED จะเป็นตัวรับกระแส ดังรูป



รูปที่ 4.6 วงจรถับกระแสแบบ ANODE DRIVER

4.5.2 แบบ CATHODE DRIVER แบบนี้ LED จะเป็นตัวส่งกระแส ดังรูป




รูปที่ 4.7 วงจรขับกระแสแบบ CATHODE DRIVER

เนื่องจากการออกแบบแผง LED ไว้ในแต่ละส่วนคือ 16 คอลัมน์ๆละ 16 ดวง ถ้าใช้ไอซีที่ทีแอลขับ LED ทั้ง 16 คอลัมน์นี้โดยตรง กระแสขับจะไม่เพียงพอทำให้ LED สว่างมองเห็นไม่ชัดเจน แต่ถ้าจะขับให้ LED สว่างเพียงพอจะทำให้กระแสไหลเกินกว่าที่ไอซีที่ทีแอลทนได้

ดังนั้นจึงออกแบบวงจรขับกระแสให้สามารถขับกระแสได้สูงและไม่ทำให้ไอซีที่ทีแอลเสียหาย ในโครงการนี้จะใช้ทรานซิสเตอร์รับและจ่ายกระแสทั้งทางด้านแถวและคอลัมน์ ทรานซิสเตอร์สามารถถูกควบคุมโดยการรับสัญญาณจากวงจรถอดรหัส ดังรูปที่ 4.8

อุปกรณ์ที่ใช้ในวงจรขับกระแส

1. ทรานซิสเตอร์ชนิด NPN เบอร์ BC 547
2. ทรานซิสเตอร์ชนิด PNP เบอร์ BC 928/10
3. ความต้านทาน 1 กิโลโอห์ม
4. ความต้านทาน 10 กิโลโอห์ม
5. ความต้านทาน 10 โอห์ม



SERIAL DOCUMENT NUMBER
 A
 DATE: SEPTEMBER 9, 2008
 TIME: 10:15 AM

รูปที่ 4.8 วงจรขั้วกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการทํางานของวงจรรับกระแส

วงจรรับกระแสเป็นส่วนที่แยกติดตั้งไปในแต่ละส่วนของแผง LED และมีบางส่วนติดตั้งอยู่ในบอร์ดควบคุม(คือ ไอซี 7417) วงจรรับกระแสทำหน้าที่จ่ายและรับกระแสแทนไอซีที่ทีแอล

จากรูป ในแนวคอลัมน์เอาท์พุทของ 74LS154(U8) จะต่อกับ 7417(U9A-U11D) โดย 7417 ทำหน้าที่รับกระแสซึ่งมาจากแต่ละส่วนที่ต่อกับขาเบสของทรานซิสเตอร์เบอร์ BC 328/10 ($Q_{00} - Q_{11}$) คุณสมบัติของ 7417 เป็นโอเพ่นคอลเลคเตอร์ เมื่ออินพุท ให้ 0 จะให้เอาท์พุท 0 แต่ถ้าอินพุท 1 จะให้เอาท์พุทเป็นลักษณะของอาการเปิดวงจร ในภาวะ 0 7417 สามารถรับ (SINK) กระแสได้ 40 มิลลิแอมป์ ในภาวะเปิดวงจรสามารถต่อกับความต้านทานภายนอกและทนแรงดันได้สูง 15 V โดยที่ไฟเลี้ยงเป็น +5V เท่าเดิม ในรูปจะต่อไฟเลี้ยงที่เปลี่ยนค่าได้ตั้งแต่ +5V ถึง +12V กับความต้านทานขนาด 10 โอห์ม และ 10 กิโลโอห์ม โดยที่ตัวความต้านทาน 10 กิโลโอห์มไว้จำกัดกระแสให้น้อยที่สุดเพราะ 7417 ยังต้องคอยรับกระแสจากขาเบสของแต่ละส่วนด้วย

การทำให้คอลัมน์ใดติดคือให้คอลัมน์นั้นนำกระแส การนำกระแสจะเกิดขึ้นเมื่ออินพุทของ 7417 เป็น 0 โดยอินพุทของ 7417 มีตัวต้านทานขนาด 1 กิโลโอห์มต่อไว้เพื่อกำจัดการไหลของกระแส ถ้าอินพุทของ 7417 เป็น 1 เอาท์พุทจะเป็นการเปิดวงจร ทำให้รอยต่อ (JUNCTION) BE ของ BC328/10 ไม่มีกระแสไหล (CUT OFF) คอลัมน์นั้นจะไม่ติด

ทรานซิสเตอร์ที่ใช้กับ LED แต่ละคอลัมน์ ใช้ชนิด PNP เบอร์ BC328/10 สามารถทนกระแส (I_c MAX) ได้ประมาณ 1แอมป์ ถ้าให้กระแสไหลผ่าน LED แต่ละดวงมีกระแสสูงสุดได้ 20 มิลลิแอมป์ ดังนั้นจะมีกระแสไหลในแต่ละคอลัมน์ประมาณ $20 \times 16 = 320$ มิลลิแอมป์ ซึ่งเพียงพอที่ BC328/10 ทนได้ ที่ขา E ของ BC328/10 จะต่อกับไฟ +5V ถึง +12V เพื่อเป็นส่วนจ่ายกระแส


ในส่วนของการคํางานข้อมูลแต่ละพอร์ทที่กำหนดการติดดับของ LED แต่ละดวงในคอลัมน์หนึ่งๆนั้น จะใช้ 74LS373 2 ตัวคอยข้างข้อมูลทีละ 8 บิต การให้

LEDดวงใดติดทำได้โดยการป้อน 1 ให้BC547 นำกระแส ในทางตรงข้ามการป้อน 0 จะทำให้ BC547 ไม่นำกระแสLEDดับ การติดดับของLEDแต่ละดวงสามารถแสดงรูปแบบของตัวอักษรหรือรูปภาพได้ขึ้นอยู่กับข้อมูลที่ส่งให้กับพอร์ท ซึ่งสามารถกำหนดในโปรแกรมได้ตามที่กล่าวไว้ในหลักการแสดงผล

4.6 หน่วยจ่ายไฟ (POWER SUPPLY)


หน่วยจ่ายไฟ คือ ส่วนที่ทำหน้าที่เปลี่ยนไฟกระแสสลับให้เป็นกระแสตรง และเปลี่ยนค่าความต่างศักย์จาก 220 v ให้ได้ค่าตามการใช้งาน โครงการนี้แบ่งหน่วยจ่ายไฟเป็น 2 ส่วน ส่วนแรกนำไปใช้ที่แผงควบคุมเพื่อเป็นไฟเลี้ยงให้อุปกรณ์ไอซีต่างๆ ส่วนนี้จึงต้องการไฟกระแสตรง +5V ส่วนที่สองนำไปใช้ที่แผง LED เพื่อขับ LED ให้สว่างตามต้องการ ส่วนนี้จึงต้องการไฟกระแสตรงและปรับค่าได้ +5V ถึง +12V เพื่อจะควบคุมความสว่างของ LED

ในส่วนที่ 1 ใช้วงจรแบบบริดจ์เต็มคลื่น(FULLWAVE BRIDGE)แปลงไฟกระแสสลับ 12V จากหม้อแปลงเป็นไฟกระแสตรง และผ่านตัวคงค่าแรงดัน (REGULATOR) เบอร์ 317 โดยมีความต้านทานปรับค่าได้ 0-5กิโลโห์มเป็นตัวปรับเพื่อให้ได้ไฟกระแสตรง 5-12V ออกมาดังรูป



รูปที่ 4.9 วงจรภาคจ่ายไฟกระแสตรง 5-12 V

ในส่วนที่ 2 ใช้วงจรแบบบริดจ์เต็มคลื่นแปลงไฟกระแสสลับ 9 V จากหม้อแปลงเป็นไฟกระแสตรง และผ่านตัวคงค่าแรงดันเบอร์ 7805. เพื่อให้ได้ค่าความต่างศักย์ +5 V ดังรูป



รูปที่ 4.10 วงจรภาคจ่ายไฟกระแสตรง 5 V

4.7 หน่วยกำหนดช่วงเวลาสแกน


การกำหนดช่วงเวลาของการสแกน คือ การสร้างสัญญาณขึ้นมาเป็นตัวสั่ง Z-80 ให้ทำการสแกน โดยใช้วงจรตั้งเวลา (TIMER) สร้างสัญญาณขัดจังหวะ (INTERRUPT) การทำงานในโปรแกรมหลัก (MAIN PROGRAM) เพื่อให้ Z-80 กระโดดไปทำงานในส่วนของโปรแกรมตอบสนองการขัดจังหวะ (INTERRUPT SERVICE ROUTINE)

ในการขัดจังหวะจะใช้แบบควบคุมได้โหมด 1 (MARKABLE INTERRUPT MODE 1) โดยต่อเอาที่พของวงจรตั้งเวลาเข้ากับขา INT ของ Z-80 เมื่อมีการขัดจังหวะเกิดขึ้น Z-80 จะกระโดดไปทำงานที่ตำแหน่ง 0038H ซึ่งเป็นตำแหน่งของโปรแกรมมอนิเตอร์ โปรแกรมมอนิเตอร์สามารถระบุแอดเดรสของโปรแกรมตอบสนองการขัดจังหวะ ซึ่งก็คือ โปรแกรมการสแกนนั่นเอง

จุดประสงค์ในการกำหนดช่วงเวลาการสแกน เพื่อให้การเขียนโปรแกรมไม่ยุ่งยากและปรับการสแกนด้วยช่วงเวลาที่เหมาะสมได้ LED จะไม่กระพริบและ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สว่างเท่ากันตลอด ช่วงเวลาในการสแกนสามารถควบคุมได้โดยปรับค่าความต้านทาน R_1 ดังรูป



รูปที่ 4.11 วงจรกำหนดช่วงเวลาสแกน

บทที่ 5


ส่วนซอฟต์แวร์ (SOFTWARE)

ซอฟต์แวร์เป็นส่วนของโปรแกรมที่ใช้ควบคุมการทำงานของแผงควบคุม, การส่งข้อมูลออกผ่ง LED, การสแกน และการรับคำสั่งต่างๆจากคีย์ซิงเกิ้ลบอร์ด ส่วนซอฟต์แวร์ในโครงการนี้แบ่งออกเป็น 2 ส่วน ส่วนแรกคือขั้นตอนการออกแบบ การจัดวางตำแหน่งของโปรแกรม ส่วนที่ 2 จะกล่าวถึงหลักการทำงานการใช้งานของโปรแกรม

5.1 การออกแบบซอฟต์แวร์ โครงการนี้ใช้ซิงเกิ้ลบอร์ด ETT V 2.0 ใ้รอมและแรม รวมทั้งอินทรมที่ใส่เข้าไป โดยเก็บโปรแกรมหลักและข้อมูลของตัวอักษรในรหัสแอสกี (ASCII) ไว้ในแรมที่ใช้ไฟเลี้ยง (BACK UP RAM) ที่แอดเดรส 1000H-17FFH รหัสแอสกีจะนำไปให้อ้างอิงกับแพทเทิร์นของตัวอักษรในอินทรม ลามารถแก้ไขปรับปรุง หรือเพิ่มเติมโปรแกรมได้ง่าย ที่แอดเดรส 1800H-1FFFFH เป็นส่วนของแรมที่ไม่สามารถแก้ไขได้ส่วนนี้กำหนดให้แอดเดรสที่ 1900H-1A80H มีเนื้อที่ 192x2 ไบท์เป็นส่วนของพื้นที่แสดงผล (DISPLAY AREA) โดยมีโปรแกรมควบคุมการสแกนทำการติดต่อกับโปรแกรมหลักอยู่ตลอดเวลา ให้สัมพันธ์กับการสแกนในแต่ละคอลัมน์ ส่วนของแอดเดรส 2000H-2FFFFH ออกแบบมาใช้กับอินทรม ในส่วนนี้จะทำการเก็บแพทเทิร์นของตัวอักษร A-Z และตัวอักษรพิเศษอื่นๆ

ส่วนต่างๆในการจัดเก็บและวางแผนการใช้เนื้อที่หน่วยความจำ (MEMORY MAPPING) แสดงดังรูป

การจัดหน่วยความจำ (MEMORY MAP)



รูปที่ 5.1. การจัดหน่วยความจำ

5.2 หลักการทำงานของโปรแกรม

ก่อนจะกล่าวถึงรายละเอียดการทำงานของโปรแกรมหลัก จะขออธิบายใน ส่วนเทคนิคของที่ทำให้ตัวอักษรเคลื่อนที่

การที่จะให้ตัวอักษรเคลื่อนที่ในรูปแบบอย่างไรนั้น ขึ้นอยู่กับเทคนิค การย้ายข้อมูลในพื้นที่แสดงผล ในหน่วยความจำส่วนนี้จะแบ่งออกเป็นสองส่วนๆละ 192 ไบต์ เรียกว่า เฟรม (FRAME) โดยกำหนดให้เป็นเฟรม 0 และเฟรม 1 ใน แต่ละเฟรม บิตแต่ละบิตจะแทนตำแหน่งของ LED แต่ละดวงบนแผง ซึ่งในโครง งานนี้ใช้ LED 96 คอลัมน์ๆละ 16 ดวง ดังนั้นถ้า LED 16 ดวงนี้ถูกแทนด้วยหน่วย ความจำ 2 ไบต์ (16 บิต) ก็จะใช้เนื้อที่ 192 ไบต์ รวม 2 เฟรมเป็น 584 ไบต์ ตั้งแต่ตำแหน่ง 1900H-1A80H แต่ละแอดเดรสของพื้นที่แสดงผลส่วนนี้ จะแทนตำแหน่งของ LED แต่ละดวงบนแผง โดยจัดวางแต่ละคอลัมน์ให้อยู่ตรงกับแอดเดรสที่แน่นอน ข้อมูลที่ต้องการแสดงผลจะถูกนำมาเก็บในส่วนนี้ก่อนที่จะนำออกแสดงบนแผง ที่ต้องแยกเป็น 2 เฟรมเพราะแต่ละเฟรมจะส่งข้อมูลลบบันไป โดยการย้ายข้อมูลในรูปแบบต่างๆจากเฟรมหนึ่งไปอีกเฟรมหนึ่งแล้วจึงส่งข้อมูลออกไป ทำการสแกน

ก็จะทำให้การแสดงผลเป็นไปตามรูปแบบที่ควบคุมไว้โดยโปรแกรม

ตัวอย่างของซอฟต์แวร์ที่เขียนในโครงงานนี้จะกำหนดให้สามารถโอนข้อความได้ 16 ข้อความๆละ 32 ตัวอักษร เก็บอยู่ในรูปของรหัสแอสกี(ASCII) ซึ่งจะเป็นรหัสปิดท้ายให้โปรแกรมคอยตรวจเช็คเพื่อขึ้นข้อความใหม่

การทำงานของโปรแกรมหลักเมื่อกดคีย์ RUNแล้วจะทำการเซ็หค่าต่างๆในระบบและโปรแกรมการสแกน จากนั้นจึงทำการเคลียร์ข้อมูลในพื้นที่แสดงผล

ในโปรแกรมนี้อจะแสดงการเคลื่อนที่ของตัวอักษรจากริมขวาไปซ้าย โดยการย้ายข้อมูลในแต่ละเฟรมให้ขึ้นที่ละ 2 ไบท์ส่งไปยังอีกเฟรมหนึ่งจากนั้นจึงทำการสแกน แล้วทำการสลับเฟรมที่ใช้ส่งข้อมูลออกเช่นนี้ไปเรื่อยๆเมื่อจบทั้ง 16 ข้อความโปรแกรมจะกลับไปเริ่มที่ข้อความแรกใหม่



```

.Z80
;SET SYSTEM PARAMETER
ORG 1000H

1800      BUFFER EQU 1800H
1802      FRBUFF EQU BUFFER+2
1804      SDCODE EQU BUFFER+4
1805      RTCODE EQU BUFFER+5

1900      FRAME0 EQU 1900H

1000'    21 1800      LD HL,BUFFER
1003'    01 0100      LD BC,256
1006'    16 00        LD D,0
1008'    CD 1200      CALL CLRFRAME

100B'    21 1802      LD HL,FRBUFF
100E'    36 00        LD (HL),0
1010'    23          INC HL
1011'    36 19        LD (HL),19H

0020      MAXCHAR EQU 32
000C      COUNTER EQU 12
0060      COLUMN EQU 96
0009      DELAY EQU 09
0002      BLANK EQU 02

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1013'	DD 21 1800	LD	IX, BUFFER
1017'	3E 20	LD	A, MAXCHAR
1019'	DD 77 06	LD	(IX+6), A
101C'	3E 0C	LD	A, COUNTER
101E'	DD 77 07	LD	(IX+7), A
1021'	3E 60	LD	A, COLUMN
1023'	DD 77 08	LD	(IX+8), A
1026'	3E 09	LD	A, DELAY
1028'	DD 77 09	LD	(IX+9), A
102B'	3E 02	LD	A, BLANK
102D'	DD 77 0A	LD	(IX+10), A
			; SET SCANNING SERVICE ROUTINE
19C0		FRAME1 EQU	FRAME0+192
000C		NUMPORT EQU	12
00E0		BEGINPORT EQU	OEOH
1030'	2A 1802	LD	HL, (FRBUFF)
1033'	11 19C0	LD	DE, FRAME1
1036'	06 0C	LD	B, NUMPORT
1038'	0E E0	LD	C, BEGINPORT
103A'	AF	XOR	A
103B'	D9	EXX	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

103C' 08

EX AF,AF'

;*****

;***** MAIN PROGRAM *****

;*****

00C0		COUNT EQU 192.
1300		PTRMSG EQU 1300H
1500		PATTERN EQU 1500H
1810		PTRMBUF EQU 1810H
00FF		EOM EQU OFFH
103D'	21 1900	LD HL,FRAME0
1040'	01 00C0	LD BC,COUNT
1043'	16 00	LD D,0
1045'	CD 1200'	CALL CLRFRAME
1048'	21 19C0	LD HL,FRAME1
104B'	01 00C0	LD BC,COUNT
104E'	CD 1200'	CALL CLRFRAME
1051'	21 1900	LD HL,FRAME0
1054'	11 19C0	LD DE,FRAME1
1057'	06 10	START: LD B,16
1059'	DD 21 1300	LD IX, PTRMSG
105D'	C5	NEXTMSG: PUSH BC
105E'	D5	PUSH DE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

105F'	E5	PUSH HL
1060'	FD 21 1810	LD IY, PTRMBUF
1064'	DD E5	PUSH IX
1066'	E1	POP HL
1067'	FD E5	PUSH IY
1069'	D1	POP DE
106A'	3A 1806	LD A, (BUFFER+6)
106D'	4F	LD C, A
106E'	06 00	LD B, 0
1070'	ED B0	LDIR
1072'	E1	POP HL
1073'	D1	POP DE
1074'	FD 7E 00	NEXTCH: LD A, (IY)
1077'	FE FF	CP EOM
1079'	28 4C	JR Z, LASTCH
107B'	DD E5	PUSH IX
107D'	CD 120A'	CALL CONVERT
1080'	3E 09	LD A, 9
1082'	D5	NEXT: PUSH DE
1083'	E5	PUSH HL
1084'	F5	PUSH AF
1085'	3A 1807	LD A, (BUFFER+7)
1088'	4F	LD C, A
1089'	06 00	LD B, 0
108B'	CD 122C'	CALL POINT
108E'	DD 7E 00	LD A, (IX)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1091'	12	LD	(DE),A
1092'	DD 23	INC	IX
1094'	13	INC	DE
1095'	DD 7E 00	LD	A,(IX)
1098'	12	LD	(DE),A
1099'	DD 23	INC	IX
109B'	13	INC	DE
109C'	3E FF	LD	A,OFFH
109E'	32 1804	LD	(SDCODE),A
10A1'	F1	POP	AF
10A2'	E1	POP	HL
10A3'	D1	POP	DE
10A4'	EB	EX	DE,HL
10A5'	3D	DEC	A
10A6'	20 DA	JR	NZ,NEXT
10A8'	DD E1	POP	IX
10AA'	3A 180A	LD	A,(BUFFER+10)
10AD'	D5	FILLBK:	PUSH DE
10AE'	E5		PUSH HL
10AF'	F5		PUSH AF
10B0'	3A 1807	LD	A,(BUFFER+7)
10B3'	4F	LD	C,A
10B4'	06 00	LD	B,0
10B6'	CD 122C'		CALL POINT
10B9'	CD 125D'		CALL SPACE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10BC'	F1	POP	AF
10BD'	E1	POP	HL
10BE'	D1	POP	DE
10BF'	EB	EX	DE,HL
10C0'	3D	DEC	A'
10C1'	20 EA	JR	NZ,FILLBK
10C3'	FD 23	INC	IY
10C5'	18 AD	JR	NEXTCH
10C7'	3A 1808	LASTCH:	LD A,(BUFFER+8)
10CA'	D5	FILLSP:	PUSH DE
10CB'	E5		PUSH HL
10CC'	F5		PUSH AF
10CD'	3A 1807		LD A,(BUFFER+7)
10D0'	4F		LD C,A
10D1'	06 00		LD B,O
10D3'	CD 122C		CALL POINT
10D6'	CD 125D		CALL SPACE
10D9'	F1	POP	AF
10DA'	E1	POP	HL
10DB'	D1	POP	DE
10DC'	EB	EX	DE,HL
10DD'	3D	DEC	A'
10DE'	20 EA	JR	NZ,FILLSP
10E0'	01 0020	LD	BC,32
10E3'	DD 09	ADD	IX,BC
10E5'	C1	POP	BC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10E6' 05
 10E7' C2 105D'
 10EA' C3 1057'

DEC B
 JP NZ, NEXTMSG
 JP START

=====;
 ;===== ROUTINE =====
 ;=====

1200' F5 ;CLEAR FRAME ROUTINE
 1201' 72 ORG 1200H
 1202' 23 CLRFRAME: PUSH AF
 1203' 0B LOOP: LD (HL), D
 1204' 79 INC HL
 1205' B0 DEC BC
 1206' 20 F9 LD A, C
 1208' F1 OR B
 1209' C9 JR NZ, LOOP
 POP AF
 RET

120A' D5 ;SEND: A (ASCII CODE)
 120B' C5 ;RET: IX (ADDRESS)
 120C' E5 CONVERT: PUSH DE
 PUSH BC
 PUSH HL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

120D'	D6 30	SUB	30H
120F'	16 00	LD	D, 0
1211'	5F	LD	E, A
1212'	CB 23	SLA	E
1214'	CB 12	RL	D
1216'	D5	PUSH	DE
1217'	E1	POP	HL
1218'	06 03	LD	B, 3
121A'	GB 25	MULT8: SLA	L
121C'	CB 14	RL	H
121E'	10 FA	DJNZ	MULT8
1220'	19	ADD	HL, DE
1221'	EB	EX	DE, HL
1222'	DD 21 1500	LD	IX, PATTERN
1226'	DD 19	ADD	IX, DE
1228'	E1	POP	HL
1229'	C1	POP	BC
122A'	D1	POP	DE
122B'	C9	RET	

;SEND HL = SOURCE ADDRESS

; DE = DESTI. ADDRESS

; BC = COUNTER

;RET HL = HL+194

; DE = DE+190

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

122C'	23	POINT:	INC HL
122D'	23		INC HL
122E'	CD 1234'		CALL MOVE
1231'	1B		DEC DE
1232'	1B		DEC DE
1233'	C9		RET
1234'	F5	MOVE:	PUSH AF
1235'	3A 1809		LD A, (BUFFER+9)
1238'	E5	LATCH:	PUSH HL
1239'	D5		PUSH DE
123A'	F5		PUSH AF
123B'	3E 10		LD A, 16
123D'	C5	NEXTCOL:	PUSH BC
123E'	ED B0		LDIR
1240'	C1		POP BC
1241'	CD 126A'		CALL SCAN
1244'	3D		DEC A
1245'	20 F6		JR NZ, NEXTCOL
1247'	22 180A		LD (BUFFER+10), HL
124A'	ED 53 180C		LD (BUFFER+12), DE
124E'	F1		POP AF
124F'	D1		POP DE
1250'	E1		POP HL
1251'	3D		DEC A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1252' 20 E4      JR  NZ,LATCH
1254'  F1        POP  AF
1255' 2A 180A    LD  HL,(BUFFER+10)
1258' ED 5B 180C LD  DE,(BUFFER+12)
125C'  C9        RET

```

```

125D'  F5        SPACE:  PUSH AF
125E'  AF        XOR  A
125F'  12        LD   (DE),A
1260'  13        INC  DE
1261'  12        LD   (DE),A
1262'  13        INC  DE
1263'  3E FF     LD   A,OFFH
1265'  32 1804   LD   (SDCODE),A
1268'  F1        POP  AF
1269'  C9        RET

001E      INCR  EQU  001EH
00E0      OUTPORT EQU  0E0H
00F8      SCANPORT EQU  0F8H
000F      MAXCOL  EQU  0FH

```

;CHECK OLDFRAME(OO),NEWFRAME(FF)

```

126A'  D9      SCAN:  EXX
126B'  08      EX   AF,AF
126C'  C5      PUSH BC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

126D'	F5	PUSH AF
126E'	47	LD B,A
126F'	3A 1804	LD A,(SDCODE)
1272'	F6 00	OR 00
1274'	28 0D	JR Z,NOCHANGE
1276'	AF	XOR A
1277'	32 1804	ED (SDCODE),A
127A'	2A 1800	LD HL,(BUFFER)
127D'	EB	EX DE,HL
127E'	22 1802	LD (FRBUFF),HL
1281'	06 00	LD B,0
1283'	F1	NOCHANGE: POP AF
1284'	78	LD A,B
1285'	C1	POP BC
		;CHECK COLUMN
1286'	FE 00	CP 0
1288'	20 03	JR NZ,OUTDAT
128A'	22 1800	LD (BUFFER),HL

;OUT DATA TO PORT

128D'	E5	OUTDAT: PUSH HL
128E'	C5	PUSH BC
128F'	D5	PUSH DE
1290'	11 001E	LD DE,INCRE
1293'	F6 10	OR 10H
1295'	D3 F8	OUT (SCANPORT),A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1297'	E6 OF	AND OFH
1299.'	ED A3	OUTI
129B'	OC	INC C
129C'	ED A3	OUTI
129E'	OC	NEXTSEC: INC C
129F'	19	ADD HL,DE
12A0'	ED A3	OUTI
12A2'	OC	INC C
12A3'	ED A3	OUTI
12A5'	20 F7	JR NZ,NEXTSEC
12A7'	D1	POP DE
12A8'	C1	POP BC
12A9'	E1	POP HL
12AA'	D3 F8	OUT (SCANPORT),A
12AC'	FE OF	CP MAXCOL
12AE'	28 06	JR Z,NEWSCAN
12B0'	3C	INC A
12B1'	23	INC HL
12B2'	23	INC HL
12B3'	D9	EXX
12B4'	08	EX AF,AF'
12B5'	C9	RET
12B6'	3E FF	NEWSCAN: LD A,OFFH
12B8'	32 1805	LD (RTCODE),A
12BB'	AF	XOR A
12BC'	2A 1802	LD HL,(FRBUFF)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

12BF'	D9	EXX
12CO'	08	EX AF,AF'
12C1'	C9	RET

```

;BUFFER
;1800H-1801H GENERAL PURPOSE
;1802H-1803H FRAME BUFFER
;1804H SEND CODE.
;1805H RETURN CODE
;1806H MAX CHAR IN THE MESSAGE
;1807H COUNTER
;1808H COLUMN
;1809H DELAY
;180AH BLANK
;180BH-180FH GENERAL
;1810H-18FFH BLOCK OF CHAR

```

END

Macros:

Symbols:

```

BEGINPOGEO BLANK00Q2 BUFFER1800 CLRFR1200'
COLUMN0060 CONVER120A'COUNT00CO COUNT000C
DELAY0009 EOMOFF FILLBK10AD'FILLSP10CA'
FRAME01900 FRAME119CO FRBUFF1802 INCRE001E

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LASTCH10C7' LATCH1238' LOOP1201' MAXCHA0020
 MAXC0L000F MOVE1234' MULT8121A' NEWSCA12B6'
 NEXT1082' NEXTCH1074' NEXTC0123D' NEXTMS105D'
 NEXTSE129E' NOCHAN1283' NUMPOR000C OUTDAT128D'
 OUTPOR000E0 PATTERR1500 POINT122C' PTRMBU1810
 PTRMSG1300 RTCODE1805 SCAN126A' SCANP000F8
 SDCODE1804 SPACE125D' START1057'

No Fatal error(s)

ในการป้อนตัวอักษรของโปรแกรมนี้จะทำโดยการใส่รหัสแอสกี ลงในแอด-
 เดรสตั้งแต่ 1300H-14FFH เป็นบล็อกๆละ 32 ตัวอักษร(32 ไบท์) จะใช้รหัส
 FFH ปิดท้ายแต่ละข้อความ รหัสแอสกีที่ป้อนเข้าไปจะถูกนำไปแปลงเป็นค่าของแอด-
 เดรส ซึ่งจะนำไปชี้ตำแหน่งตัวอักษรในอินทรม โดยอินทรมจะเก็บแพทเทอร์นของตัว
 อักษร ตัวอักษรหนึ่งตัวจะใช้เนื้อที่ 18 ไบท์และได้ตัวอักษรขนาดตัวอักษร 9x16
 LEDs แต่ในโปรแกรมนี้เราเก็บแพทเทอร์นตัวอักษรไว้ในแรมที่ตำแหน่ง 1500H-
 17FFH แทนเพื่อการทดลองและปรับปรุงคุณภาพ ทดลองสร้างแพทเทอร์นตัวอักษรตั้ง
 แต่ A-Z และตัวเลข 0-9 รวมทั้งสัญลักษณ์ต่างๆเช่น : , " , ? , ! ฯลฯ

ต่อไปเป็นข้อมูลของแพทเทอร์นตัวอักษรที่ได้ออกแบบไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

11
49
11
10
z80
00
org. 0000h

0000'	07 E0	zero: DB	00000111b,11100000b
0002'	1F F8		00011111b,11111000b
0004'	38 1C		00111000b,00011100b
0006'	FO OF		11110000b,00001111b
0008'	E0 07		11100000b,00000111b
000A'	FO OF		11110000b,00001111b
000C'	78 1E		01111000b,00011110b
000E'	1F F8		00011111b,11111000b
0010'	07 E0		00000111b,11100000b
0012'	00 00	one: DB	00000000b,00000000b
0014'	00 00		00000000b,00000000b
0016'	00 00		00000000b,00000000b
0018'	00 04		00000000b,00000100b
001A'	00 07		00000000b,00000111b
001C'	FF FF		11111111b,11111111b
001E'	FF FF		11111111b,11111111b
0020'	FF FF		11111111b,11111111b
0022'	FF FF		11111111b,11111111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0024'	FC 7C	two: DB	11111100b,01111100b
0026'	FE 3E		11111110b,00111110b
0028'	FF 0F		11111111b,00001111b
002A'	F7 8F		11110111b,10001111b
002C'	F3 CF		11110011b,11001111b
002E'	F1 FF		11110001b,11111111b
0030'	F1 FF		11110001b,11111111b
0032'	FO FE		11110000b,11111110b
0034'	FO 7C		11110000b,01111100b
0036'	EO 07	three: DB	11100000b,00000111b
0038'	EO 07		11100000b,00000111b
003A'	E1 87		11100001b,10000111b
003C'	E3 C7		11100011b,11000111b
003E'	E3 C7		11100011b,11000111b
0040'	F7 EF		11110111b,11101111b
0042'	7F FE		01111111b,11111110b
0044'	3E 7C		00111110b,01111100b
0046'	1C 38		00011100b,00111000b
0048'	03 FE	four: DB	00000011b,11111110b
004A'	07 FF		00000111b,11111111b
004C'	0F FE		00001111b,11111110b
004E'	0F CO		00001111b,11000000b
0050'	0F CO		00001111b,11000000b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


0052'	OF CO		00001111b, 11000000b
0054'	FF FE		11111111b, 11111110b
0056'	FF FF		11111111b, 11111111b
0058'	FF FE		11111111b, 11111110b
005A'	F1 FF	five: DB.	11110001b, 11111111b
005C'	F1 FF		11110001b, 11111111b
005E'	F1 E3		11110001b, 11100011b
0060'	F1 E3		11110001b, 11100011b
0062'	F1 E3		11110001b, 11100011b
0064'	F1 E3		11110001b, 11100011b
0066'	F1 E3		11110001b, 11100011b
0068'	7F E3		01111111b, 11100011b
006A'	1F C3		00011111b, 11000011b
006C'	3F F8	six: DB	00111111b, 11111000b
006E'	7F FE		01111111b, 11111110b
0070'	E3 C7		11100011b, 11000111b
0072'	C1 C3		11000001b, 11000011b
0074'	C1 C3		11000001b, 11000011b
0076'	C1 C3		11000001b, 11000011b
0078'	E3 C3		11100011b, 11000011b
007A'	7F 8E		01111111b, 10001110b
007C'	3F OC		00111111b, 00001100b
007E'	00 OF	seven: DB	00000000b, 00001111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0080'	00 OF		00000000b,00001111b
0082'	7E OF		01111110b,00001111b
0084'	FF OF		11111111b,00001111b
0086'	FF 8F		11111111b,10001111b
0088'	07 CF		00000111b,11001111b
008A'	03 CF		00000011b,11001111b
008C'	00 EF		00000000b,11101111b
008E'	00 FF		00000000b,11111111b
0090'	06 60	eight: DB	00000110b,01100000b
0092'	1F F8		00011111b,11111000b
0094'	3B DC		00111011b,11011100b
0096'	F1 8F		11110001b,10001111b
0098'	E1 87		11100001b,10000111b
009A'	F1 8F		11110001b,10001111b
009C'	7B DE		01111011b,11011110b
009E'	1F F8		00011111b,11111000b
00A0'	06 60		00000110b,01100000b
00A2'	30 FE	nine: DB	00110000b,11111110b
00A4'	71 FE		01110001b,11111110b
00A6'	C3 C7		11000011b,11000111b
00A8'	C3 83		11000011b,10000011b
00AA'	C3 83		11000011b,10000011b
00AC'	C3 83		11000011b,10000011b
00AE'	E3 C7		11100011b,11000111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

00B0'	7F FE		01111111b,11111110b
00B2'	3F FC		00111111b,11111100b
00B4'	00 00	colon: DB	00000000b,00000000b
00B6'	00 00		-00000000b,00000000b
00B8'	00 00		00000000b,00000000b
00BA'	3E 7C		00111110b,01111100b
00BC'	3E 7C		00111110b,01111100b
00BE'	3E 7C		00111110b,01111100b
00C0'	00 00		00000000b,00000000b
00C2'	00 00		00000000b,00000000b
00C4'	00 00		00000000b,00000000b
00C6'	00 00	stop: DB	00000000b,00000000b
00C8'	00 00		00000000b,00000000b
00CA'	00 00		00000000b,00000000b
00CC'	78 00		01111000b,00000000b
00CE'	78 00		01111000b,00000000b
00D0'	78 00		01111000b,00000000b
00D2'	00 00		00000000b,00000000b
00D4'	00 00		00000000b,00000000b
00D6'	00 00		00000000b,00000000b
00D8'	01 80	fewer: DB	00000001b,10000000b
00DA'	03 C0		00000011b,11000000b
00DC'	07 E0		00000111b,11100000b



00DE'	0E 70		00001110b,01110000b
00E0'	1C 38		00011100b,00111000b
00E2'	38 1C		00111000b,00011100b
00E4'	70 0E		01110000b,00001110b
00E6'	E0 07		11100000b,00000111b
00E8'	C0 03		11000000b,00000011b
00EA'	00 00	equal: DB	00000000b,00000000b
00EC'	00 00		00000000b,00000000b
00EE'	1C 38		00011100b,00111000b
00F0'	1C 38		00011100b,00111000b
00F2'	1C 38		00011100b,00111000b
00F4'	1C 38		00011100b,00111000b
00F6'	1C 38		00011100b,00111000b
00F8'	00 00		00000000b,00000000b
00FA'	00 00		00000000b,00000000b
00FC'	C0 03	greater: DB	11000000b,00000011b
00FE'	E0 07		11100000b,00000111b
0100'	70 0E		01110000b,00001110b
0102'	38 1C		00111000b,00011100b
0104'	1C 38		00011100b,00111000b
0106'	0E 70		00001110b,01110000b
0108'	07 E0		00000111b,11100000b
010A'	03 C0		00000011b,11000000b
010C'	01 80		00000001b,10000000b


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

010E'	00 F8	question: DB	00000000b,11111000b
0110'	01 FC		00000001b,11111100b
0112'	00 1E		00000000b,00011110b
0114'	5F 9E		01011111b,10011110b
0116'	5F 9E		01011111b,10011110b
0118'	01 DE		00000001b,11011110b
011A'	01 FC		00000001b,11111100b
011C'	00 78		00000000b,01111000b
011E'	00 00		00000000b,00000000b
0120'	00 00	sub: DB.	00000000b,00000000b
0122'	03 C0		00000011b,11000000b
0124'	03 C0		00000011b;11000000b
0126'	03 C0		00000011b,11000000b
0128'	03 C0		00000011b,11000000b
012A'	03 C0		00000011b,11000000b
012C'	03 C0		00000011b,11000000b
012E'	03 C0		00000011b,11000000b
0130'	00 00		00000000b,00000000b
0132'	FF F8	A: DB	11111111b,11111000b
0134'	FF FC		11111111b,11111100b
0136'	FF FE		11111111b,11111110b
0138'	07 OF		00000111b,00001111b
013A'	07 OF		00000111b,00001111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

013C'	07 OF			00000111b,00001111b
013E'	FF FE			11111111b,11111110b
0140'	FF FC			11111111b,11111100b
0142'	FF F8			11111111b,11111000b
0144'	FF FF	B:	DB	11111111b,11111111b
0146'	FF FF			11111111b,11111111b
0148'	FF FF			11111111b,11111111b
014A'	E1 87			11100001b,10000111b
014C'	E1 87			11100001b,10000111b
014E'	E1 87			11100001b,10000111b
0150'	FF FF			11111111b,11111111b
0152'	7E 7E			01111110b,01111110b
0154'	3C 3C			00111100b,00111100b
0156'	3F FC	C:	DB	00111111b,11111100b
0158'	7F FE			01111111b,11111110b
015A'	FF FF			11111111b,11111111b
015C'	E0 07			11100000b,00000111b
015E'	E0 07			11100000b,00000111b
0160'	E0 07			11100000b,00000111b
0162'	FC 3F			11111100b,00111111b
0164'	7C 3E			01111100b,00111110b
0166'	3C 3C			00111100b,00111100b
0168'	FF FF	D:	DB	11111111b,11111111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

016A'	FF FF		11111111b, 11111111b
016C'	FF FF		11111111b, 11111111b
016E'	EO 07		11100000b, 00000111b
0170'	EO 07		11100000b, 00000111b
0172'	EO 07		11100000b, 00000111b
0174'	FF FF		11111111b, 11111111b
0176'	7F FE		01111111b, 11111110b
0178'	3F FC		00111111b, 11111100b
			
017A'	FF FF	E: DB	11111111b, 11111111b
017C'	FF FF		11111111b, 11111111b
017E'	FF FF		11111111b, 11111111b
0180'	E3 C7		11100011b, 11000111b
0182'	E3 C7		11100011b, 11000111b
0184'	E3 C7		11100011b, 11000111b
0186'	E3 C7		11100011b, 11000111b
0188'	E3 C7		11100011b, 11000111b
018A'	E3 C7		11100011b, 11000111b
018C'	FF FF	F: DB	11111111b, 11111111b
018E'	FF FF		11111111b, 11111111b
0190'	FF FF		11111111b, 11111111b
0192'	03 C7		00000011b, 11000111b
0194'	03 C7		00000011b, 11000111b
0196'	03 C7		00000011b, 11000111b
0198'	03 C7		00000011b, 11000111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

019A'	03 C7			00000011b, 11000111b
019C'	03 C7			00000011b, 11000111b
019E'	3F F8	G:	DB	00111111b, 11111000b
01A0'	7F FC			01111111b, 11111100b
01A2'	FF FE			11111111b, 11111110b
01A4'	EO OF			11100000b, 00001111b
01A6'	E3 8F			11100011b, 10001111b
01A8'	E3 8F			11100011b, 10001111b
01AA'	FF 9E			11111111b, 10011110b
01AC'	FF 9C			11111111b, 10011100b
01AE'	7F 98			01111111b, 10011000b
01B0'	FF FF	H:	DB	11111111b, 11111111b
01B2'	FF FF			11111111b, 11111111b
01B4'	FF FF			11111111b, 11111111b
01B6'	03 C0			00000011b, 11000000b
01B8'	03 C0			00000011b, 11000000b
01BA'	03 C0			00000011b, 11000000b
01BC'	FF FF			11111111b, 11111111b
01BE'	FF FF			11111111b, 11111111b
01C0'	FF FF			11111111b, 11111111b
01C2'	EO 07	I:	DB	11100000b, 00000111b
01C4'	EO 07			11100000b, 00000111b
01C6'	EO 07			11100000b, 00000111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

01C8'	FF FF		11111111b, 11111111b
01CA'	FF FF		11111111b, 11111111b
01CC'	FF FF		11111111b, 11111111b
01CE'	EO 07		11100000b, 00000111b
01D0'	EO 07		11100000b, 00000111b
01D2'	EO 07		11100000b, 00000111b
11			
01D4'	3E 00	J: DB	00111110b, 00000000b
01D6'	7E 00		01111110b, 00000000b
01D8'	FE 00		11111110b, 00000000b
01DA'	EO 00		11100000b, 00000000b
01DC'	EO 00		11100000b, 00000000b
01DE'	EO 00		11100000b, 00000000b
01E0'	FF FF		11111111b, 11111111b
01E2'	7F FF		01111111b, 11111111b
01E4'	3F FF		00111111b, 11111111b
K: DB			
01E6'	FF FF		11111111b, 11111111b
01E8'	FF FF		11111111b, 11111111b
01EA'	FF FF		11111111b, 11111111b
01EC'	03 C0		00000011b, 11000000b
01EE'	03 C0		00000011b, 11000000b
01F0'	03 C0		00000011b, 11000000b
01F2'	FF FF		11111111b, 11111111b
01F4'	FE 7F		11111110b, 01111111b
01F6'	FC 3F		11111100b, 00111111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

01F8'	FF FF	L:	DB	11111111b, 11111111b
01FA'	FF FF			11111111b, 11111111b
01FC'	FF FF			11111111b, 11111111b
01FE'	FO OO			11110000b, 00000000b
0200'	FO OO			11110000b, 00000000b
0202'	FO OO			11110000b, 00000000b
0204'	FO OO			11110000b, 00000000b
0206'	FO OO			11110000b, 00000000b
0208'	FO OO			11110000b, 00000000b
020A'	FF FF	M:	DB	11111111b, 11111111b
020C'	FF FF			11111111b, 11111111b
020E'	OO 3F			00000000b, 00111111b
0210'	7F FF			01111111b, 11111111b
0212'	FF FF			11111111b, 11111111b
0214'	7F FF			01111111b, 11111111b
0216'	OO 3F			00000000b, 00111111b
0218'	FF FF			11111111b, 11111111b
021A'	FF FF			11111111b, 11111111b
021C'	FF FF	N:	DB	11111111b, 11111111b
021E'	FF FF			11111111b, 11111111b
0220'	OO OF			00000000b, 00001111b
0222'	OO 3F			00000000b, 00111111b
0224'	OO FC			00000000b, 11111100b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0226'	03 FO			00000011b, 11110000b
0228'	0F CO			00001111b, 11000000b
022A'	FF FF			11111111b, 11111111b
022C'	FF FF			11111111b, 11111111b
022E'	3F FC	O:	DB	00111111b, 11111100b
0230'	7F FE			01111111b, 11111110b
0232'	FF FF			11111111b, 11111111b
0234'	E0 07			11100000b, 00000111b
0236'	E0 07			11100000b, 00000111b
0238'	E0 07			11100000b, 00000111b
023A'	FF FF			11111111b, 11111111b
023C'	7F FE			01111111b, 11111110b
023E'	3F FC			00111111b, 11111100b
0240'	FF FF	P:	DB	11111111b, 11111111b
0242'	FF FF			11111111b, 11111111b
0244'	FF FF			11111111b, 11111111b
0246'	03 87			00000011b, 10000111b
0248'	03 87			00000011b, 10000111b
024A'	03 87			00000011b, 10000111b
024C'	03 FF			00000011b, 11111111b
024E'	01 FE			00000001b, 11111110b
0250'	00 FC			00000000b, 11111100b
0252'	3F FC	Q:	DB	00111111b, 11111100b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0254'	7F FE		01111111b, 11111110b
0256'	FF FF		11111111b, 11111111b
0258'	E4 07		11100100b, 00000111b
025A'	EC 07		11101100b, 00000111b
025C'	F8 07		11111000b, 00000111b
025E'	FF FF		11111111b, 11111111b
0260'	7F FE		01111111b, 11111110b
0262'	BF FC		10111111b, 11111100b
0264'	FF FF	R: DB	11111111b, 11111111b
0266'	FF FF		11111111b, 11111111b
0268'	FF FF		11111111b, 11111111b
026A'	03 87		00000011b, 10000111b
026C'	03 87		00000011b, 10000111b
026E'	03 87		00000011b, 10000111b
0270'	FF FF		11111111b, 11111111b
0272'	FE FE		11111110b, 11111110b
0274'	FC 7C		11111100b, 01111100b
0276'	00 FC	S: DB	00000000b, 11111100b
0278'	E1 FE		11100001b, 11111110b
027A'	E3 FF		11100011b, 11111111b
027C'	E3 C7		11100011b, 11000111b
027E'	E3 C7		11100011b, 11000111b
0280'	E3 C7		11100011b, 11000111b
0282'	FF C7		11111111b, 11000111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0284'	7F 87			01111111b, 10000111b
0286'	3E 00			00111110b, 0C000000b
0288'	00 0F	T:	DB	00000000b, 00001111b
028A'	00 0F			00000000b, 00001111b
028C'	00 0F			00000000b, 00001111b
028E'	FF FF			11111111b, 11111111b
0290'	FF FF			11111111b, 11111111b
0292'	FF FF			11111111b, 11111111b
0294'	00 0F			00000000b, 00001111b
0296'	00 0F			00000000b, 00001111b
0298'	00 0F			00000000b, 00001111b
029A'	3F FF	U:	DB	00111111b, 11111111b
029C'	7F FF			01111111b, 11111111b
029E'	FF FF			11111111b, 11111111b
02A0'	EO 00			11100000b, 00000000b
02A2'	EO 00			11100000b, 00000000b
02A4'	EO 00			11100000b, 00000000b
02A6'	FF FF			11111111b, 11111111b
02A8'	7F FF			01111111b, 11111111b
02AA'	3F FF			00111111b, 11111111b
02AC'	0F FF	V:	DB	00001111b, 11111111b
02AE'	1F FF			00011111b, 11111111b
02B0'	3F FF			00111111b, 11111111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

02B2'	60 00		01100000b,00000000b
02B4'	E0 00		11100000b,00000000b
02B6'	60 00		01100000b,00000000b
02B8'	3F FF		00111111b,11111111b
02BA'	1F FF		00011111b,11111111b
02BC'	0F FF		00001111b,11111111b
02BE'	3F FF	W: DB	00111111b,11111111b
02C0'	7F FF		01111111b,11111111b
02C2'	E0 00		11100000b,00000000b
02C4'	FF FF		11111111b,11111111b
02C6'	FF FF		11111111b,11111111b
02C8'	FF FF		11111111b,11111111b
02CA'	E0 00		11100000b,00000000b
02CC'	7F FF		01111111b,11111111b
02CE'	3F FF		00111111b,11111111b
02D0'	FC 3F	X: DB	11111100b,00111111b
02D2'	FE 7F		11111110b,01111111b
02D4'	FF FF		11111111b,11111111b
02D6'	03 C0		00000011b,11000000b
02D8'	03 C0		00000011b,11000000b
02DA'	03 C0		00000011b,11000000b
02DC'	FF FF		11111111b,11111111b
02DE'	FE 7F		11111110b,01111111b
02E0'	FC 3F		11111100b,00111111b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

02E2'	00 FF	Y:	DB	00000000b,11111111b
02E4'	01 FF			00000001b,11111111b
02E6'	03 FF			00000011b,11111111b
02E8'	FF C0			11111111b,11000000b
02EA'	FF C0			11111111b,11000000b
02EC'	FF C0			11111111b,11000000b
02EE'	03 FF			00000011b,11111111b
02F0'	01 FF			00000001b,11111111b
02F2'	00 FF			00000000b,11111111b
02F4'	FC 07	Z:	DB	11111100b,00000111b
02F6'	FE 07			11111110b,00000111b
02F8'	FF 07			11111111b,00000111b
02FA'	EF 87			11101111b,10000111b
02FC'	E7 C7			11100111b,11000111b
02FE'	E3 E7			11100011b,11100111b
0300'	E1 FF			11100001b,11111111b
0302'	E0 FF			11100000b,11111111b
0304'	E0 7F			11100000b,01111111b
0306'	00 00	space:	DB	00000000b,00000000b
0308'	00 00			00000000b,00000000b
030A'	00 00			00000000b,00000000b
030C'	00 00			00000000b,00000000b
030E'	00 00			00000000b,00000000b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0310'	00 00	00000000b,00000000b
0312'	00 00	00000000b,00000000b
0314'	00 00	00000000b,00000000b
0316'	00 00	00000000b,00000000b


end

MACRO-80 3.3625-Apr-87PAGES

Macros:

Symbols:

A0132'B0144'C0156'COLON00B4'
 D0168'E017A'EIGHT0090'EQUAL00EA'
 F018C'FEWER00D8'FIVE005A'FOUR0048'
 G019E'GREATER00FC'H01B0'I01C2'
 J01D4'K01E6'L01F8'M020A'
 N021C'NINE00A2'O022E'ONE0012'
 P0240'Q0252'QUATI0010E'R0264'
 S0276'SEVEN007E'SIX006C'SPACE0306'
 STOP00C6'SUB0120'T0288'THREE0036'
 TW00024'U029A'V02AC'W02BE'
 X02D0'Y02E2'Z02F4'ZERO0000'



บทที่ 6

การทดลองและผลการทดลอง

6.1 การทดลองเรื่อง การเลือกค่าตัวตีแฟคเตอร์ที่เหมาะสม
วัตถุประสงค์ เพื่อกำหนดค่าตัวตีแฟคเตอร์ที่เหมาะสมกับจำนวนคอลัมน์
ของแผง LED และให้ LED สว่างชัดเจน

จากการทดลองครั้งแรก โดยการจำลองพอร์ตไว้เพียง 3 พอร์ต คือพอร์ต
ข้อมูล 2 พอร์ต และพอร์ตสแกน 1 พอร์ต จำนวนคอลัมน์ที่ต้องการคือ 192
คอลัมน์ ทำการทดลองโดยโปรแกรมให้ทำการสแกน LED ไป 192 คอลัมน์
ปรากฏว่า LED สว่างน้อยมาก เพราะมีจำนวนคอลัมน์มากทำให้ค่าตัวตีแฟคเตอร์น้อย

เราจึงเลือกค่าตัวตีแฟคเตอร์ใหม่ให้มากขึ้น เพื่อ LED สว่างเพิ่มขึ้น จึง
กำหนดค่าตัวตีแฟคเตอร์เท่ากับ $1/16$ จำนวนคอลัมน์ที่ได้คือ 16 คอลัมน์ไม่
เพียงพอสำหรับโครงการนี้ ดังนั้นเราได้ออกแบบการสร้างพอร์ตใหม่โดยสร้าง
พอร์ตขึ้นมาทั้งหมด 25 พอร์ต เป็นพอร์ตข้อมูล 24 พอร์ต พอร์ตสแกน 1 พอร์ต

โดยกำหนดให้แบ่งแผง LED เป็น 12 ส่วน แผง LED 1 ส่วน (16x16)
ประกอบด้วยพอร์ต 2 พอร์ต (16บิต) และให้ LED ทุกคอลัมน์ในแต่ละส่วนจับ
ติดกันไว้ ดังนั้นจะเกิดการสแกนพร้อมกันในทุกส่วน แต่ข้อมูลที่ออกพอร์ตแต่ละพอร์ต
ไม่เหมือนกัน


จากการทดลองโดยใช้โปรแกรมจำลองการทำงาน เพื่อให้ค่าตัวตีแฟค-
เตอร์เท่ากับ $1/16$ ค่าความสว่างของ LED จะเพิ่มขึ้นโดยเห็นได้ชัดเจน จึงเลือก
ใช้ค่านี้เป็นตัวกำหนดช่วงเวลาของการสแกน

6.2 การทดลองโดยใช้สัญญาณขัดจังหวะควบคุม ช่วงเวลาการสแกนใน
แต่ละคอลัมน์ให้คงที่ ทดลองโดยการสร้างวงจรตั้งเวลาการขัดจังหวะขึ้น ประ-
กอบด้วยไอซี 555 มีค่า R_1, R_2 คอยปรับช่วงเวลาในการขัดจังหวะตามรูปในบทที่ 4
การคำนวณช่วงเวลาในการขัดจังหวะสามารถคำนวณ ได้จากสูตร

$$t_1 = 0.693 (R_1 + R_2) C_1$$

$$t_2 = 0.693 R_2 C_1$$

ซึ่งจะได้ค่าของ t_1 และ t_2 เป็นช่วงเวลาของสัญญาณเอาท์พุทของ ไอซี 555 ดังรูป



รูปที่ 6.1 สัญญาณเอาท์พุทของ ไอซี 555

นอกจากนี้ได้ทำการเขียนโปรแกรมตอบสนองการขัดจังหวะ โดยการขัดจังหวะ 1 ครั้ง จะทำการสแกน 1 คอลัมน์ เมื่อสัญญาณขัดจังหวะเข้ามาอีกก็จะทำการสแกนคอลัมน์ถัดไปเรื่อยๆจนครบ 16 คอลัมน์ จึงกลับมาสแกนคอลัมน์ที่ 1 ใหม่และค่าของ t_1 หากจากการกำหนดให้ LED แต่ละคอลัมน์มีความถี่ในการติดเท่ากับ 25 เฮิร์ต เนื่องจากมีการสแกน 16 ครั้งใน 1 รอบ ดังนั้นค่าของ $t_1 = 1/(25 \times 16) = 2.5 \times 10^{-3}$ วินาที คำนวณหาค่า R_1 ได้ประมาณ 26 กิโลโห์ม เมื่อทดลองต่อวงจรและ RUN โปรแกรมตอบสนองการขัดจังหวะ ปรากฏว่ายังมีอาการกระพริบของ LED อยู่จึงปรับค่า R_1 ให้ลดลง มีผลทำให้ความถี่ในการสแกนเพิ่มขึ้น ปรับจนกระทั่งสังเกตว่า LED ไม่มีอาการกระพริบแล้ววัดค่า R_1 ได้เท่ากับ 18 กิโลโห์ม คำนวณความถี่ได้ 800 เฮิร์ต ดังนั้นช่วงเวลาที่ทำให้ LED แต่ละคอลัมน์ติดต้องใช้เวลาถึง 50 เฮิร์ต จึงทำให้ LED ไม่เกิดการกระพริบ

สำหรับค่า R_2 จะปรับไว้ให้สัญญาณกลับขึ้นมาเป็น 1 เพื่อถอนสัญญาณในการขัดจังหวะประมาณเป็น 10 เท่าของสัญญาณนาฬิกาจาก Z-80 ดังนั้น $t_2 = 10/3.579 \times 10^6 = 2.8 \times 10^{-6}$ วินาที ได้ค่า R_2 ประมาณ 40 โห์ม


ส่วนการควบคุมวงจรตั้งเวลาใช้ขา 4 ของไอซี 555 ต่อเข้ากับสัญญาณจากขา 5 ของ U5A เป็นตัวควบคุม ซึ่งจะทำงานก็ต่อเมื่อมีสัญญาณ 1 เข้ามา และเมื่อกดรีเซ็ทก็จะหยุดทำงาน

(หมายเหตุ หลังจากได้ทดลองต่อวงจรตั้งเวลาการขัดจังหวะเพื่อทำการสแกนเข้าก็บวงจรใช้งานจริง ผลปรากฏว่าไม่สามารถเขียนโปรแกรมให้ควบคุม

คุมตอบสนองการขัดจังหวะได้ ภาพที่ปรากฏบนแผง LED ออกมาไม่เป็นระเบียบ
ในวงจรใช้งานจริงจึงให้คำสั่งจากโปรแกรมย่อยสแกน(SCAN ROUTINE) แทน)

6.3 เมื่อต่อแผง LED ขนาด 16x16 จุดได้ 1 ส่วนแล้วทำการ RUN
โปรแกรมเพื่อแสดงตัวอักษรออกมาบนแผง LED สังเกตพบว่ามีเงาตัวอักษรนั้น
หลือมมา 1 คอลัมน์ เมื่อตรวจสอบการทำงานในแต่ละชั้น จะพบสาเหตุเกิดขึ้น
จากการส่งข้อมูลออกพอร์ทและการสแกนไม่สามารถทำงานในเวลาตรงกัน
เนื่องจากการทำงานของ Z-EO จะกระทำทีละคำสั่ง ในช่วงเวลาที่เปลี่ยนข้อมูล
ของคอลัมน์ถัดไปส่งออกมา ยังคงมีการค้างการสแกนของคอลัมน์เดิมอยู่ ทำให้
ข้อมูลคอลัมน์ถัดไปเกิดทับกับข้อมูลของคอลัมน์ก่อน

การแก้ปัญหาทำได้โดยให้หน่วยสแกนหยุดการสแกนไว้ก่อนจนกว่าข้อมูล
ในคอลัมน์ถัดไปส่งออกมาเรียบร้อยแล้วจึงค่อยทำการสแกน แก้ไขวงจรโดยการต่อ
สัญญาณข้อมูล D4 ป้อนให้กับขาเกตควบคุมของ 74LS154 โดยการส่งข้อมูล 10H
ออกพอร์ทสแกน เมื่อข้อมูลคอลัมน์ถัดไปถูกค้างไว้เรียบร้อยแล้วจึงเปิดเกตทำการ
สแกนในคอลัมน์ถัดไป ดังแผนผัง



รูปที่ 6,2 บล็อกไดอะแกรมของการแก้ไขเพื่อลดการเกิดเงา

บทที่ 7

บทวิจารณ์และสรุป

ในโครงการนี้มีปัญหาเกิดขึ้นหลายอย่างด้วยกัน ปัญหาแรกที่พบบ่อยก็คือ สายไฟที่เชื่อมต่อในส่วนต่างๆมีมากมาย ระหว่างการทดลองทำให้สายไฟเกิดการขาดบ่อยครั้ง ซึ่งทำให้วงจรทำงานผิดพลาด จึงควรจะหาวิธีแก้ไข อาจทำโดยพยายามจัดสายไฟที่ใช้เชื่อมต่อให้เป็นระเบียบและมีความยาวเพียงพอต่อการเคลื่อนย้ายและแก้ไข หรืออาจจะใช้การเดินสายวงจรแทนสายต่อ แต่จะทำให้สายวงจรมีขนาดใหญ่ซึ่งยุ่งยากต่อการออกแบบ

สัญญาณรบกวนจากภายนอกและการที่มีไอซีจำนวนมาก เป็นผลทำให้ไฟเลี้ยงไม่เรียบพอ ก็เป็นปัญหาอีกปัญหาหนึ่ง การแก้ไขผู้จัดทำจึงใช้ตัวเก็บประจุต่อบายพาสระหว่างไฟเลี้ยงกับกราวด์ที่จุดต่างๆ

ปัญหาที่เกิดขึ้นในโครงการปี 2524 คือ LED มีความสว่างไม่เพียงพอ เนื่องจากจำนวนคอลัมน์ที่ใช้สแกนมีมากเกินไป ทำให้ค่าดิวิตีแฟคเตอร์น้อยซึ่งไม่เพียงพอต่อความสว่างของ LED เราจึงแก้ปัญหาโดยการลดจำนวนคอลัมน์ที่ใช้สแกนลงให้เหลือเพียง 16 คอลัมน์ โดยให้เกิดการสแกนพร้อมกันไปในคอลัมน์ที่ 1, 17, 33, ... ของแผง LED แต่ละส่วน ทำให้ LED มีความสว่างเพียงพอ

ในส่วนของฮาร์ดแวร์ทางผู้จัดทำได้ออกแบบขึ้นมาเอง โดยอาศัยแนวคิดจากอาจารย์ที่ปรึกษาและหนังสืออ้างอิงต่างๆ รายละเอียดของสายวงจร, อุปกรณ์ที่ใช้ ได้รวบรวมไว้ในภาคผนวกของปฏิญานพนธ์นี้ และได้ทำการปิดขอบโครงการนี้ออกมาเป็นชิ้นงานที่สามารถใช้งานได้ในระดับหนึ่ง ในส่วนของซอฟต์แวร์ผู้จัดทำได้เขียนขึ้นมาเพื่อใช้เป็นคำสั่งควบคุมการทำงานของส่วนฮาร์ดแวร์ ในการนำไปใช้งานจริงจะแตกต่างกันไปตามจุดประสงค์และขนาดของการทำงาน ซึ่งสามารถที่จะขยายส่วนทั้งสองนี้ออกไปได้ โดยอาศัยแนวความคิดและพื้นฐานที่ผู้จัดทำได้อธิบายไว้...



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายชื่ออุปกรณ์ที่ใช้

ส่วนของแผง LED

1.LED แบบโคม สีแดง 1,536 ดวง

2.TRANSISTOR

BC 328/10 (PNP) 96 ตัว

BC 547 (NPN) 96 ตัว

3.RESISTOR

10 Ω /0.5 watt 96 ตัว

1 k Ω /0.25 watt 192 ตัว

10 k Ω /0.25 watt 96 ตัว

4. IC TTL

74LS373 12 ตัว

ส่วนของวงจรวางคาน

1. IC TTL

74LS04 5 ตัว

7417 4 ตัว

74LS92 1 ตัว

74LS74 1 ตัว

74LS138 1 ตัว

74LS154 3 ตัว

74LS244 2 ตัว

74LS373 1 ตัว

2.IC TIMER


LM 555 1 ตัว

3.VARIABLE RESISTOR

0-1 k Ω 1 ตัว

0-100 k Ω	1 ตัว
4. CAPACITOR	
0.1 μ F	2 ตัว
ส่วนของหน่วยจ่ายไฟ	
1. IC REGULATOR	
LM 317	1 ตัว
LM 7805	1 ตัว
2. RESISTOR	
10 Ω	2 ตัว
1 k Ω	1 ตัว
2 k Ω	1 ตัว
0-5 k Ω	1 ตัว
3. CAPACITOR	
4700 μ F/50V	1 ตัว
2200 μ F/16V	1 ตัว
1 μ F/50V	3 ตัว
0.1 μ F/50V	2 ตัว
4. DIODE	
1N4001	4 ตัว
1N4002	4 ตัว
1N5400	4 ตัว
5. TRANSISTOR	
MJ 2955	2 ตัว
6. TRANSFORMER	
220V : 9V, 12V / 2 AMPS	1 ตัว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลายวงจรส่วนควบคุม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1X checkplot 1 Jan 1980 00:05:56
 reel 2
 vi. 2 r3 holes: 460 component side
 approximate size: 5.40 by 4.65 inches




รูปแสดงการเดินสายไฟด้านอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรส่วน CPU + ROM + RAM + CLOCK + DECODER

Z80-CPU Absolute Maximum Ratings

Temperature Under Bias	Specified operating range -55°C to +150°C
Storage Temperature	
Voltage On Any Pin with Respect to Ground	-0.3V to +7V
Power Dissipation	1.5W

Comment

Stresses above those listed under "Absolute Maximum Rating" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Note: For Z80-CPU all AC and DC characteristics remain the same for the military grade parts except I_{CC} .

$$I_{CC} = 200 \text{ mA}$$

Z80-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{IN} = 5\text{V} \pm 5\%$, unless otherwise specified.

Symbol	Parameter	Min	Typ	Max	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3		0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
V_{IL}	Input Low Voltage	-0.3		0.5	V	
V_{IH}	Input High Voltage			V_{CC}	V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OH} = -1 \text{ mA}$
V_{OH}	Output High Voltage	2.4		V_{CC}	V	$I_{OH} = +250 \mu\text{A}$
I_{CC}	Power Supply Current			150	mA	
I_{LI}	Input Leakage Current			10	μA	$V_{IN} = 0 \text{ to } V_{CC}$
I_{LOH}	Tri State Output Leakage Current in Float			10	μA	$V_{OUT} = 2.4 \text{ to } V_{CC}$
I_{LOL}	Tri State Output Leakage Current in Float			-10	μA	$V_{OUT} = 0 \text{ to } 4\text{V}$
I_{LD}	Data Bus Leakage Current in Input Mode			± 10	μA	$0 < V_{IN} < V_{CC}$

Capacitance

$T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$,
unmeasured pins returned to ground

Symbol	Parameter	Max	Unit
C_{ϕ}	Clock Capacitance	35	pF
C_{IN}	Input Capacitance	5	pF
C_{OUT}	Output Capacitance	10	pF

Z80-CPU

Ordering Information

C - Ceramic
P - Plastic
S - Standard 5V $\pm 5\%$ 0° to 70°C
E - Extended 5V $\pm 5\%$ -40° to 85°C
M - Military 5V $\pm 10\%$ -55° to 125°C

Capacitance

$T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$,
unmeasured pins returned to ground

Symbol	Parameter	Max	Unit
C_{ϕ}	Clock Capacitance	35	pF
C_{IN}	Input Capacitance	5	pF
C_{OUT}	Output Capacitance	10	pF

Z80A-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{IN} = 5\text{V} \pm 5\%$, unless otherwise specified.

Symbol	Parameter	Min	Typ	Max	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3		0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
V_{IL}	Input Low Voltage	-0.3		0.5	V	
V_{IH}	Input High Voltage			V_{CC}	V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OH} = -1 \text{ mA}$
V_{OH}	Output High Voltage	2.4		V_{CC}	V	$I_{OH} = +250 \mu\text{A}$
I_{CC}	Power Supply Current		40	200	mA	
I_{LI}	Input Leakage Current			10	μA	$V_{IN} = 0 \text{ to } V_{CC}$
I_{LOH}	Tri State Output Leakage Current in Float			10	μA	$V_{OUT} = 2.4 \text{ to } V_{CC}$
I_{LOL}	Tri State Output Leakage Current in Float			-10	μA	$V_{OUT} = 0 \text{ to } 4\text{V}$
I_{LD}	Data Bus Leakage Current in Input Mode			± 10	μA	$0 < V_{IN} < V_{CC}$

Z80A-CPU

Ordering Information

C - Ceramic
P - Plastic
S - Standard 5V $\pm 5\%$ 0° to 70°C

We reprint data sheets on pages 7-D2 through 7-D13 by permission of Zilog, Incorporated.

Z80-CPU


A.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C $V_{CC} = +5\text{V} \pm 5\%$. Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	$t_{PH}(\text{PH})$	Clock Period	1	11.2	μsec	
	$t_{PW}(\text{PH})$	Clock Pulse Width (Clock High)	180	121	nsec	
	$t_{PL}(\text{PH})$	Clock Pulse Width (Clock Low)	180	1000	nsec	
	$t_{RST}(\text{PH})$	Clock Rise and Fall Time	-	40	nsec	
A ₀₋₁₅	$t_{D}(\text{AD})$	Address Output Delay	-	124	nsec	$C_L = 50\text{pF}$
	$t_{L}(\text{AD})$	Delay to Float	-	110	nsec	
	$t_{SU}(\text{AD})$	Address Stable Prior to $\overline{\text{MREQ}}$ (Memory Cycle)	111	-	nsec	
	$t_{ST}(\text{AD})$	Address Stable Prior to $\overline{\text{RD}}$, $\overline{\text{WR}}$ or $\overline{\text{IOCS}}$	111	-	nsec	
	$t_{ST}(\text{AD})$	Address Stable From $\overline{\text{RD}}$, $\overline{\text{WR}}$ or $\overline{\text{MREQ}}$	111	-	nsec	
D ₀₋₇	$t_{D}(\text{D})$	Data Output Delay	-	230	nsec	$C_L = 50\text{pF}$
	$t_{PH}(\text{D})$	Delay to Float During Write Cycle	-	90	nsec	
	$t_{SU}(\text{D})$	Data Setup Time to Rising Edge of Clock During Memory Cycle	40	-	nsec	
	$t_{ST}(\text{D})$	Data Setup Time to Falling Edge of Clock During Memory Cycle	40	-	nsec	
	$t_{ST}(\text{D})$	Data Stable Prior to $\overline{\text{WR}}$ (Memory Cycle)	111	-	nsec	
	$t_{ST}(\text{D})$	Data Stable Prior to $\overline{\text{RD}}$ (IO Cycle)	111	-	nsec	
$\overline{\text{MREQ}}$	$t_{D}(\overline{\text{MREQ}})$	Any Hold Time for Setup Time	0	-	nsec	$C_L = 50\text{pF}$
	$t_{D}(\overline{\text{MREQ}})$	$\overline{\text{MREQ}}$ Delay From Falling Edge of Clock $\overline{\text{MREQ}}$ Low	-	100	nsec	
	$t_{D}(\overline{\text{MREQ}})$	$\overline{\text{MREQ}}$ Delay From Rising Edge of Clock $\overline{\text{MREQ}}$ High	-	100	nsec	
	$t_{W}(\overline{\text{MREQ}})$	$\overline{\text{MREQ}}$ Delay From Falling Edge of Clock $\overline{\text{MREQ}}$ High	-	100	nsec	
	$t_{W}(\overline{\text{MREQ}})$	Pulse Width, $\overline{\text{MREQ}}$ Low	111	-	nsec	
$\overline{\text{IORQ}}$	$t_{D}(\overline{\text{IORQ}})$	$\overline{\text{IORQ}}$ Delay From Rising Edge of Clock, $\overline{\text{IORQ}}$ Low	-	90	nsec	$C_L = 50\text{pF}$
	$t_{D}(\overline{\text{IORQ}})$	$\overline{\text{IORQ}}$ Delay From Falling Edge of Clock, $\overline{\text{IORQ}}$ Low	-	110	nsec	
	$t_{D}(\overline{\text{IORQ}})$	$\overline{\text{IORQ}}$ Delay From Rising Edge of Clock, $\overline{\text{IORQ}}$ High	-	100	nsec	
	$t_{D}(\overline{\text{IORQ}})$	$\overline{\text{IORQ}}$ Delay From Falling Edge of Clock, $\overline{\text{IORQ}}$ High	-	110	nsec	
	$t_{W}(\overline{\text{IORQ}})$	Pulse Width, $\overline{\text{IORQ}}$ High	111	-	nsec	
RD	$t_{D}(\text{RD})$	RD Delay From Rising Edge of Clock, RD Low	-	90	nsec	$C_L = 50\text{pF}$
	$t_{D}(\text{RD})$	RD Delay From Falling Edge of Clock, RD Low	-	110	nsec	
	$t_{D}(\text{RD})$	RD Delay From Rising Edge of Clock, RD High	-	100	nsec	
	$t_{D}(\text{RD})$	RD Delay From Falling Edge of Clock, RD High	-	110	nsec	
WR	$t_{D}(\text{WR})$	WR Delay From Rising Edge of Clock, WR Low	-	80	nsec	$C_L = 50\text{pF}$
	$t_{D}(\text{WR})$	WR Delay From Falling Edge of Clock, WR Low	-	90	nsec	
	$t_{D}(\text{WR})$	WR Delay From Rising Edge of Clock, WR High	-	100	nsec	
	$t_{D}(\text{WR})$	WR Delay From Falling Edge of Clock, WR High	-	110	nsec	
	$t_{W}(\text{WR})$	Pulse Width, WR Low	110	-	nsec	
MI	$t_{D}(\text{MI})$	MI Delay From Rising Edge of Clock, MI Low	-	130	nsec	$C_L = 50\text{pF}$
	$t_{D}(\text{MI})$	MI Delay From Rising Edge of Clock, MI High	-	130	nsec	
RFSH	$t_{D}(\text{RFSH})$	RFSH Delay From Rising Edge of Clock, RFSH Low	-	180	nsec	$C_L = 50\text{pF}$
	$t_{D}(\text{RFSH})$	RFSH Delay From Rising Edge of Clock, RFSH High	-	130	nsec	
WAIT	$t_{S}(\text{WAIT})$	WAIT Setup Time to Falling Edge of Clock	70	-	nsec	
HALT	$t_{D}(\text{HALT})$	HALT Delay Time From Falling Edge of Clock	-	300	nsec	$C_L = 50\text{pF}$
INT	$t_{S}(\text{INT})$	INT Setup Time to Rising Edge of Clock	80	-	nsec	
$\overline{\text{NMI}}$	$t_{W}(\overline{\text{NMI}})$	Pulse Width, $\overline{\text{NMI}}$ Low	80	-	nsec	
BUSRD	$t_{S}(\text{BUSRD})$	BUSRD Setup Time to Rising Edge of Clock	80	-	nsec	
BUSAK	$t_{D}(\text{BUSAK})$	BUSAK Delay From Rising Edge of Clock, BUSAK Low	-	420	nsec	$C_L = 50\text{pF}$
	$t_{D}(\text{BUSAK})$	BUSAK Delay From Falling Edge of Clock, BUSAK High	-	110	nsec	
RFSH	$t_{S}(\text{RFSH})$	RFSH Setup Time to Rising Edge of Clock	40	-	nsec	
FC	$t_{D}(\text{FC})$	Delay to Float ($\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, RD and WR)	-	100	nsec	
	$t_{ST}(\text{FC})$	MI Stable Prior to $\overline{\text{IORQ}}$ (Interrupt Ack)	1111	-	nsec	

NOTES

- Data should be enabled onto the CPU data bus when $\overline{\text{RD}}$ is active. Floating interrupt acknowledge data should be enabled when $\overline{\text{MI}}$ and $\overline{\text{INT}}$ are both active.
- All control signals are internally terminated, so they may be reliably used between units subject to the delay.
- The $\overline{\text{RESET}}$ signal must be active for a minimum of 1 clock cycle.
- Output Delay is Limited to approximately $T_A = 70^\circ\text{C}$ $V_{CC} = 5\text{V} \pm 5\%$.
Add 10nsec delay for each 50pf increase in load up to a maximum of 200pf for the data bus & 100pf for address & control lines.
- Although data is always being generated, $t_{D}(\text{FC})$ is not guaranteed.



111) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

112) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

113) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

114) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

115) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

116) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

117) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

118) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

119) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

120) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

121) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

122) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

123) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

124) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

125) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

126) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

127) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

128) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

129) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

130) $t_{D}(\text{AD}) = t_{D}(\text{AD}) + t_{D}(\text{AD})$

Table 7-2 A Summary of the Z80 Instruction Set

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS							OPERATION PERFORMED
				C	Z	S	P/O	AC	N		
	IN	A port	2								[A] ← [port] Input to Accumulator from directly addressed I/O port. Address Bus: AO-A7: port AB-A15: [A]
	IN	reg.(C)	2	X	X	P	X	0			Input to register from I/O port addressed by the contents of C. If second byte is 70 ₁₆ only the flags will be affected. Repeat until [B] = 0: [[HL]] ← [[C]] [B] ← [B] - 1 [HL] ← [HL] + 1
	INIR		2	1	7	7	7	1			Transfer a block of data from I/O port addressed by contents of C to memory location addressed by contents of HL, going from low addresses to high. Contents of B serve as a count of bytes remaining to be transferred. Repeat until [B] = 0: [[HL]] ← [[C]] [B] ← [B] - 1 [HL] ← [HL] + 1
	INDR		2	1	7	7	7	1			Transfer a block of data from I/O port addressed by contents of C to memory location addressed by contents of HL, going from high addresses to low. Contents of B serve as a count of bytes remaining to be transferred. Repeat until [B] = 0: [[HL]] ← [[C]] [B] ← [B] - 1 [HL] ← [HL] - 1
	INI		2	X	7	7	7	1			Transfer a block of data from I/O port addressed by contents of C to memory location addressed by contents of HL, going from high addresses to low. Contents of B serve as a count of bytes remaining to be transferred. Repeat until [B] = 0: [[HL]] ← [[C]] [B] ← [B] - 1 [HL] ← [HL] + 1
	IND		2	X	7	7	7	1			Transfer a byte of data from I/O port addressed by contents of C to memory location addressed by contents of HL. Decrement byte count and increment destination address. Repeat until [B] = 0: [[HL]] ← [[C]] [B] ← [B] - 1 [HL] ← [HL] + 1
	OUT	port.A	2								Transfer a byte of data from I/O port addressed by contents of C to memory location addressed by contents of HL. Decrement both byte count and destination address. Repeat until [B] = 0: [[HL]] ← [[C]] [B] ← [B] - 1 [HL] ← [HL] + 1
	OUT	(C), reg	2								Output from Accumulator to directly addressed I/O port. Address Bus: AO-A7: port AB-A15: [A]
	OTIR		2	1	7	7	7	1			Output from register to I/O port addressed by the contents of C. Repeat until [B] = 0: [[C]] ← [[HL]] [B] ← [B] - 1 [HL] ← [HL] + 1
											Transfer a block of data from memory location addressed by contents of HL to I/O port addressed by contents of C, going from low memory to high. Contents of B serve as a count of bytes remaining to be transferred.

Table 7.2 A Summary of the Z80 Instruction Set (Continued)

TYPE	Mnemonic	OPERAND(S)	BYTES	STATUS					OPERATION PERFORMED		
				C	Z	S	P/O	AC		N	
BLOCK TRANSFER AND SEARCH	LDM		2				0	0	0	0	<p>Repeat until $[BC]=0$: $[(DE)] \rightarrow [(HL)]$ $(DE) \rightarrow (DE) + 1$ $(HL) \rightarrow (HL) + 1$ $(BC) \rightarrow (BC) - 1$</p> <p>Transfer a block of data from the memory location addressed by the contents of HL to the memory location addressed by the contents of DE, going from low addresses to high. Contents of BC serve as a count of bytes to be transferred.</p>
	LDDR		2				0	0	0	0	<p>Repeat until $[BC]=0$: $[(DE)] \rightarrow [(HL)]$ $(DE) \rightarrow (DE) - 1$ $(HL) \rightarrow (HL) - 1$ $(BC) \rightarrow (BC) - 1$</p> <p>Transfer a block of data from the memory location addressed by the contents of HL to the memory location addressed by the contents of DE, going from high addresses to low. Contents of BC serve as a count of bytes to be transferred.</p>
	LDI		2				X	0	0	0	<p>$[(DE)] \rightarrow [(HL)]$ $(DE) \rightarrow (DE) + 1$ $(HL) \rightarrow (HL) + 1$ $(BC) \rightarrow (BC) - 1$</p> <p>Transfer one byte of data from the memory location addressed by the contents of HL to the memory location addressed by the contents of DE. Increment source and destination addresses and decrement byte count.</p>
	LDD		2				X	0	0	0	<p>$[(DE)] \rightarrow [(HL)]$ $(DE) \rightarrow (DE) - 1$ $(HL) \rightarrow (HL) - 1$ $(BC) \rightarrow (BC) - 1$</p> <p>Transfer one byte of data from the memory location addressed by the contents of HL to the memory location addressed by the contents of DE. Decrement source and destination addresses and byte count.</p>
	CPD			2	X	X	X	X	X	1	<p>Transfer one byte of data from the memory location addressed by the contents of HL to the memory location addressed by the contents of DE. Decrement source and destination addresses and byte count.</p> <p>Repeat until $[A] = [(HL)]$ or $[BC] = 0$: $[A] \cdot [(HL)]$ (only flags are affected) $(HL) \rightarrow (HL) + 1$ $(BC) \rightarrow (BC) - 1$</p> <p>Compare contents of Accumulator with those of memory block addressed by contents of HL, going from low addresses to high. Stop when a match is found or when the byte count becomes zero.</p>
	CPDR			2	X	X	X	X	X	1	<p>Repeat until $[A] = [(HL)]$ or $[BC] = 0$: $[A] \cdot [(HL)]$ (only flags are affected) $(HL) \rightarrow (HL) - 1$ $(BC) \rightarrow (BC) - 1$</p> <p>Compare contents of Accumulator with those of memory block addressed by contents of HL, going from high addresses to low. Stop when a match is found or when the byte count becomes zero.</p>

Table 7-2. A Summary of the Z80 Instruction Set (Continued)

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS						OPERATION PERFORMED			
				C	Z	S	P/O	AC	N				
BLOCK TRANSFER AND SEARCH (Continued)	CPD		2		X	X	X	X	X	1	[A] - [[HL]] (only flags are affected) [HL] - [HL] + 1 [BC] - [BC] - 1 Compare contents of Accumulator with those of memory location addressed by contents of HL. Increment address and decrement byte count. [A] - [[HL]] (only flags are affected) [HL] - [HL] - 1 [BC] - [BC] - 1 Compare contents of Accumulator with those of memory location addressed by contents of HL. Decrement address and byte count.		
				ADD	(HL)	1	X	X	X	0	X	0	[A] - [A] + [[HL]] or [A] - [A] + [[rv] + disp] Add to Accumulator using implied addressing or base relative addressing. [A] - [A] + [[HL]] + C or [A] - [A] + [[rv] + disp] + C Add with Carry using implied addressing or base relative addressing. [A] - [A] - [[HL]] or [A] - [A] - [[rv] + disp] Subtract from Accumulator using implied addressing or base relative addressing. [A] - [A] - [[HL]] C or [A] - [A] - [A] - [[rv] + disp] C Subtract with Carry using implied addressing or base relative addressing. [A] - [A] Δ [[HL]] or [A] - [A] Δ [[rv] + disp] AND with Accumulator using implied addressing or base relative addressing. [A] - [A] V [[HL]] or [A] - [A] V [[rv] + disp] OR with Accumulator using implied addressing or base relative addressing. [A] - [A] + [[HL]] or [A] - [A] + [[rv] + disp] Exclusive OR with Accumulator using implied addressing or base relative addressing. [A] - [[HL]] or [A] - [[rv] + disp] Compare with Accumulator using implied addressing or base relative addressing. Only the flags are affected. [[HL]] - [[HL]] + 1 or [[rv] + disp] - [[rv] + disp] + 1 Increment using implied addressing or base relative addressing. [[HL]] - [[HL]] - 1 or [[rv] + disp] - [[rv] + disp] - 1 Decrement using implied addressing or base relative addressing.
				ADC	(rv + disp) (HL)	3	X	X	X	0	X	0	
				SUB	(rv + disp) (HL)	3	X	X	X	0	X	1	
				SNC	(HL)	3	X	X	X	0	X	1	
				AND	(rv + disp) (HL)	3	X	X	X	0	X	0	
				OR	(rv + disp) (HL)	3	X	X	X	0	X	0	
				XOR	(rv + disp) (HL)	3	X	X	X	0	X	1	
				CP	(rv + disp) (HL)	3	X	X	X	0	X	1	
				INC	(HL)	1	X	X	X	0	X	0	
SECONDARY MEMORY REFERENCE	DEC	(rv + disp) (HL)	3		X	X	0	X	1				
					X	X	0	X	0				
					X	X	0	X	1				

Table 7-2 A Summary of the Z80 Instruction Set (Continued)

TYPE	Mnemonic	OPERAND(S)	BYTES	STATUS							OPERATION PERFORMED
				C	Z	S	P/O	AC	N		
MEMORY SHIFT AND ROTATE	RLC	(HL) (xy + disp)	2 4	X	X	X	P	0	0	0	<p>Rotate contents of memory location (implied or base relative addressing) left with branch Carry.</p>
	RL	(HL) (xy + disp)	2 4	X	X	X	P	0	0	0	<p>Rotate contents of memory location left through Carry.</p>
	RRC	(HL) (xy + disp)	2 4	X	X	X	P	0	0	0	<p>Rotate contents of memory location right with branch Carry.</p>
	RR	(HL) (xy + disp)	2 4	X	X	X	P	0	0	0	<p>Rotate contents of memory location right through Carry.</p>
	SLL	(HL) (xy + disp)	2 4	X	X	X	P	0	0	0	<p>Shift contents of memory location left and preserve MSB (Arithmetic Shift).</p>
	SRL	(HL) (xy + disp)	2 4	X	X	X	P	0	0	0	<p>Shift contents of memory location right and preserve LSB (Arithmetic Shift).</p>
	LD	reg, data	2	X	X	X	P	0	0	0	<p>(reg) ← data</p> <p>Load immediate into register.</p>
IMMEDIATE	LD	rp, data16	3	X	X	X	P	0	0	0	<p>[rp] ← data16 or [xy] ← data16</p>
	LD	xy, data16	4	X	X	X	P	0	0	0	<p>Load 16 bits of immediate data into register pair or index register.</p>
	LD	(HL), data (xy + disp), data	2 4	X	X	X	P	0	0	0	<p>Load immediate into memory location using implied or base relative addressing.</p>

Table 7.2 A Summary of the Z80 Instruction Set (Continued)

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS						OPERATION PERFORMED	
				C	Z	S	P/O	AC	N		
JUMP	JP	label	3							[PC] ← label Jump to instruction at address represented by label	
	JR	disp	2							[PC] ← [PC] + 2 + disp Jump relative to present contents of Program Counter	
	JP	(HL) (+v)	1							[PC] ← [HL] or [PC] + (+v) Jump to address contained in HL or index register.	
	CALL	label	1							[SP] ← 1 - [PCHH] [SP] ← 1 - [PCHL] [SP] ← [SP] + 2 [PC] ← label Jump to subroutine starting at address represented by label. Jump to subroutine if condition is satisfied; otherwise, continue in sequence. [PCHL] ← [SP] + 1 [SP] ← [SP] + 2 Return from subroutine Return from subroutine if condition is satisfied; otherwise, continue in sequence	
SUBROUTINE CALL AND RETURN	CALL	cond:label	3								
	RET	cond	1								
IMMEDIATE OPERATE	ADD	data	2	X	X	X	O	X	0	[A] ← [A] + data Add immediate to Accumulator.	
	ADC	data	2	X	X	X	O	X	0	[A] ← [A] + data + C Add immediate with Carry.	
	SUB	data	2	X	X	X	O	X	1	[A] ← [A] - data Subtract immediate from Accumulator	
	SBC	data	2	X	X	X	O	X	1	[A] ← [A] - data - C Subtract immediate with Carry.	
	AND	data	2	0	X	X	P	1	0	[A] ← [A] AND data AND immediate with Accumulator.	
	OR	data	2	0	X	X	P	1	0	[A] ← [A] OR data OR immediate with Accumulator.	
	XOR	data	2	0	X	X	P	1	0	[A] ← [A] XOR data Exclusive-OR immediate with Accumulator.	
	CP	data	2	X	X	X	U	X	1	0	Compare immediate data with Accumulator contents; only the flags are affected [A] - data

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS						OPERATION PERFORMED
				C	Z	S	P/O	AC	N	
JUMP ON CONDITION	JIP	cond,label	3							If cond, then [PC] ← label Jump to instruction at address represented by label if the condition is true
	JR	C,disp	2							If C=1, then [PC] ← [PC] + 2 + disp
	JR	NC,disp	2							Jump relative to contents of Program Counter, if Carry flag is set
	JR	Z,disp	2							If Z=0, then [PC] ← [PC] + 2 + disp Jump relative to contents of Program Counter if Carry flag is reset.
	JR	NZ,disp	2							If Z=1, then [PC] ← [PC] + 2 + disp Jump relative to contents of Program Counter if Zero flag is set
	JR	disp	2							Jump relative to contents of Program Counter if Zero flag is reset [B] ← [B] - 1
	JNZ	disp	2							If [B] ≠ 0, then [PC] ← [PC] + 2 + disp Decrement contents of B and Jump relative to contents of Program Counter if result is not 0.
REGISTER-REGISTER MOVE	LD	dst,src	1							[A] ← [IV] Move contents of Interrupt Vector register to Accumulator
	LD	A,IV	2	X	X					[A] ← [R] Move contents of Refresh register to Accumulator
	LD	A,H	2	X	X					[IV] ← [A] Load Interrupt Vector register from Accumulator
	LD	IV,A	2							[R] ← [A] Load Refresh register from Accumulator
	LJ	R,A	2							[SP] ← [HL] Move contents of HL to Stack Pointer
	LD	SP,HL	1							[SP] ← [R] Move contents of Index register to Stack Pointer.
	LD	SP,R	2							[DE] ← [HL] Exchange contents of DE and HL.
	EX	DE,HL	1							[AF] ← [AF] Exchange program status and alternate program status
	EX	AF,AF	1							(BC) ← (BC) (DE) ← (DE) (HL) ← (HL)
	EX	BC,BC	1							Exchange register pairs and alternate register pairs
	EX	DE,DE	1							
	EX	HL,HL	1							

Table 7-2. A Summary of the Z80 Instruction Set (Continued)

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS						OPERATION PERFORMED	
				C	Z	S	P/O	AC	N		
REGISTER-REGISTER OPERATE	ADD	reg	1	X	X	X	0	X	0	$[A] \leftarrow [A] + [reg]$ Add contents of register to Accumulator.	
	ADC	reg	1	X	X	X	0	X	0	$[A] \leftarrow [A] + [reg] + C$ Add contents of register and Carry to Accumulator.	
	SUB	reg	1	X	X	X	0	X	1	$[A] \leftarrow [A] - [reg]$ Subtract contents of register from Accumulator.	
	SBC	reg	1	X	X	X	0	X	1	$[A] \leftarrow [A] - [reg] - C$ Subtract contents of register and Carry from Accumulator.	
	AND	reg	1	0	X	X	P	1	0	$[A] \leftarrow [A] \wedge [reg]$ AND contents of register with contents of Accumulator.	
	OR	reg	1	0	X	X	P	1	0	$[A] \leftarrow [A] \vee [reg]$ OR contents of register with contents of Accumulator.	
	XOR	reg	1	0	X	X	P	1	0	$[A] \leftarrow [A] \oplus [reg]$ Exclusive-OR contents of register with contents of Accumulator.	
	CP	reg	1	X	X	X	0	X	1	$[A] - [reg]$ Compare contents of register with contents of Accumulator. Only the flags are affected.	
	ADQ	HL, rp	1	X	X	X	0	?	0	$[HL] \leftarrow [HL] + [rp]$ 16-bit add register pair contents to contents of HL	
	ADC	HL, rp	2	X	X	X	0	?	0	$[HL] \leftarrow [HL] + [rp] + C$ 16-bit add with Carry register pair contents to contents of HL.	
	SBC	HL, rp	2	X	X	X	0	?	1	$[HL] \leftarrow [HL] - [rp] - C$ 16-bit subtract with Carry register pair contents from contents of HL.	
	ADD	IX, DP	2	X	X	X	0	?	0	$[IX] \leftarrow [IX] + [DP]$ 16-bit add register pair contents to contents of index register IX (DP-BC, DE, IX, SP)	
	ADD	IV, r'	2	X	X	X	0	?	0	$[IV] \leftarrow [IV] + [r']$ 16-bit add register pair contents to contents of index register IV (r-BC, DE, IV, SP)	
	REGISTER OPERATE	DAA		1	X	X	X	P	X	?	Decimal adjust Accumulator, assuming that Accumulator contents are the sum or difference of BCD operands.
		CPL		1	$[A] \leftarrow [A]$ Complement Accumulator (ones complement).
NEG		reg	2	X	X	X	0	X	1	$[A] \leftarrow [A] \oplus 1$ Negate Accumulator (twos complement).	
INC		reg	1	Increment register contents.	
INC		rp	1	Increment contents of register pair or index register.	
DEC		reg	2	Decrement register contents.	
DEC		rp	1	Decrement contents of register pair or index register.	
DEC		rv	2	Decrement contents of register pair or index register.	

Table 7-2. A Summary of the Z80 Instruction Set (Continued)

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS						OPERATION PERFORMED		
				C	Z	S	P/O	AC	N			
REGISTER SHIFT AND ROTATE	RLCA		1	X					0	0	<p>Rotate Accumulator left with branch Carry.</p>	
	RLA		1	X					0	0	<p>Rotate Accumulator left through Carry.</p>	
	RRCA		1	X					0	0	<p>Rotate Accumulator right with branch Carry.</p>	
	RRA		1	X					0	0	<p>Rotate Accumulator right through Carry.</p>	
	RLC	reg	2	X	X	X	X	P			0	<p>Rotate contents of register left with branch Carry.</p>
	RL	reg	2	X	X	X	X	P			0	<p>Rotate contents of register left through Carry.</p>
	RRC	reg	2	X	X	X	X	P			0	<p>Rotate contents of register right with branch Carry.</p>
	RR	reg	2	X	X	X	X	P			0	<p>Rotate contents of register right through Carry.</p>
	SRA	reg	2	X	X	X	X	P			0	<p>Shift contents of register left and clear LSB (Arithmetic Shift).</p>
	SRA	reg	2	X	X	X	X	P			0	<p>Shift contents of register right and preserve MSB (Arithmetic Shift).</p>

Table 7-2. A Summary of the Z80 Instruction Set (Continued)

TYPE	MNEMONIC	OPERAND(S)	BYTES	STATUS						OPERATION PERFORMED		
				C	Z	S	P/O	AC	N			
STACK	PUSH	Dr rY	1 2								<p>[[SP]-1] ← [rHL] [[SP]-2] ← [rY] Put contents of register pair or Index register on top of Stack and decrement Stack Pointer. [rHL] ← [[SP]] [rY] ← [[SP] + 1] Put contents of top of Stack in register pair or Index register and increment Stack Pointer. [H] ← [[SP] + 1] [L] ← [[SP]] Exchange contents of HL or Index register and top of Stack.</p>	
	POP	Dr rY	1 2									
STACK	EX	(SP)HL (SP)XY	1 2									
	RES	b,rHL b,rY + disp b,rY	2 2 2									<p>Reset indicated register bit. [[HL]hb] ← 0 or [[XY] + disp]b ← 0 Reset indicated bit in memory location (implied addressing or base relative addressing). Reseiz indicated bit in memory location (implied addressing or base relative addressing).</p>
BIT MANIPULATION	SET	b,rY	2									<p>Set indicated register bit. [[HL]hb] ← 1 or [[XY] + disp]b ← 1 Set indicated bit of memory location (implied addressing or base relative addressing). regb ← 1</p>
	SET	b,rHL b,rY + disp b,rY	2 4 2									
REGISTER SHIFT AND ROTATE (Continued)	RRO	reg	2		X	X	X	P	0	0		<p>Rotate one BCD digit right between the Accumulator and memory location (implied addressing). Contents of the upper half of the Accumulator are not affected.</p>
	RLO		2		X	X	X	P	0	0		<p>Rotate one BCD digit left between the Accumulator and memory location (implied addressing). Contents of the upper half of the Accumulator are not affected.</p>
REGISTER SHIFT AND ROTATE (Continued)	BIT	b,rY	2		X					0		<p>Z ← regb Zero flag contains complement of the selected register bit. Z ← [[HL]hb] or Z ← [[XY] + disp]b Zero flag contains complement of selected bit of the memory location (implied addressing or base relative addressing). regb ← 1</p>
	BIT	b,rHL b,rY + disp	2 4		X					0		

Table 7-2 A Summary, the Z80 Instruction Set (Continued)

TYPE	MNEMONIC	OP (HANDSI)	BYTES	STATUS							OPERATION PERFORMED
				C	Z	S	P/O	AC	N		
INTERRUPT	DI		1								Disable interrupts. Enable interrupts. [(SP)-1] ← [PCHH] [(SP)-2] ← [PCLOI] [SP] ← [SP]-2 [PC] ← [8-n] Restart at designated location. Return from interrupt. Return from nonmaskable interrupt. Set interrupt mode 0, 1, or 2.
	EI		1								
	RST		1								
	RET		2								
STATUS	RETI		2								C ← 1 Set Carry flag. C ← C Complement Carry flag.
	RETN		2								
	IM	0	2								
	IM	1	2								
	SCF		1	1					0	0	No operation — volatile memories are refreshed. CPU halts, executes NOPs to refresh volatile memories.
	CCF		1	X					0	0	
	NOP		1								
	HALT		1								

A Summary of Instruction Object Codes and Execution Cycles with 8080A Mnemonics
for Identical Instructions

INSTRUCTION	OBJECT CODE	BYTES	CLOCK PERIODS	8080A MNEMONIC	8080A CLOCK PERIODS
ADC data	CE yy	2	7	ADC data	7
ADC (HL)	BE	1	7	ADC M	7
ADC HL d	ED 01xx1010	2	15		
ADC (IX - disp)	DD 8E yy	3	19		
ADC (IY - disp)	FD 8E yy	3	19		
ADC reg	1001xxxx	1	4	ADC reg	4
ADD data	C6 yy	2	7	ADD data	7
ADD (HL)	86	1	7	ADD M	7
ADD HL rp	09xx1001	1	7	DAD rp	10
ADD (IX - disp)	DD 86 yy	3	19		
ADD (IX rp)	0D 09xx1001	2	15		
ADD (IY - disp)	FD 86 yy	3	19		
ADD (IY rp)	FD 09xx1001	2	15		
ADD reg	1000xxxx	1	4	ADD reg	4
AND data	E6 yy	2	7	AND data	7
AND (HL)	A6	1	7	AND M	7
AND (IX - disp)	DD A6 yy	3	19		
AND (IY - disp)	FD A6 yy	3	19		
AND reg	10100xxx	1	4	AND reg	4
BIT data	CB	2	12		
	01bbb110				
BIT (IX - disp)	DD CB yy	4	20		
	01bbb110				
BIT (IY - disp)	FD CB yy	4	20		
	01bbb110				
BIT h reg	CB	2	3		
	01bbbxxx				
CALL label	CD pqqq	3	17	CALL label	17
CALL C label	DC pqqq	3	10/17	CC label	11/17
CALL M label	FC pqqq	3	10/17	CM label	11/17
CALL NC label	D4 pqqq	3	10/17	CNC label	11/17
CALL NZ label	C4 pqqq	3	10/17	CNZ label	11/17
CALL P label	F4 pqqq	3	10/17	CP label	11/17
CALL PE label	EC pqqq	3	10/17	CPE label	11/17
CALL PO label	E4 pqqq	3	10/17	CPO label	11/17
CALL Z label	CC pqqq	3	10/17	CZ label	11/17
CF	3F	1	4	CAC	4
CP data	FE yy	2	7	CPI data	7
CP (HL)	BE	1	7	CMP M	7
CP (IX - disp)	DD BE yy	3	19		
CP (IY - disp)	FD BE yy	3	19		
CP reg	1011xxxx	1	4	CMP reg	19
CPI	ED A9	2	16		
CPIR	ED B9	2	21/16		
CPL	ED A1	2	6		
	ED B1	2	21/16		
DAA	2F	1	4	CMA	4
DEC (HL)	27	1	11	DAA	4
DEC IX	DD 2B	2	10	DCR M	10
DEC (IX - disp)	DD 35 yy	3	23		
DEC IY	FD 2B	2	10		
DEC (IY - disp)	FD 35 yy	3	23		
DFC	09xx1011	1	6	DCX	5
DIA	00xx101	1	4	DCR reg	5
DI	F3	1	4	DI	4
DINZ	10 yy	2	8/13		
EI	FB	1	4	EI	4
EX AF,AF	0B	1	4	XCHG	4
EX DE,DE	EB	1	4		
EX SP,HL	E3	1	19	XTHL	18
EX	DD E3	2	23		

A Summary of Instruction Object Codes and Execution Cycles with 8080A Mnemonics for Identical Instructions (Continued)

INSTRUCTION		OBJECT CODE	BYTES	CLOCK PERIODS	8080A MNEMONIC	8080A CLOCK PERIODS
EX	(SP),Y	FD E3	2	23		
EXX		09	1	4		
HALT		76	1	4	HLT	4
IM	0	ED 46	2	8		
IM	1	ED 56	2	8		
IM	2	ED 5E	2	8		
IN	-A,part	D8 yy	2	10	IN port	10
IN	reg,IC	ED	2	11		
INC	(HL)	01ddd000				
INC	IX	34	1	11	INR M	10
INC	(IX + disp)	DD 23	2	10		
INC	IX	DO 34 yy	3	23		
INC	IX	FD 23	2	10		
INC	(IX + disp)	FD 34 yy	3	23		
INC	rp	00xxx011	1	6	INX rp	5
INC	reg	00xxx100	1	4	INR reg	5
IND		ED AA	2	15		
INR		ED BA	2	20/15		
INR		ED A2	2	15		
INR		ED B2	2	20/15		
JP	label	C3 pppq	3	10	JMP label	10
JP	C,label	DA pppq	3	10	JC label	10
JP	(HL)	E9	1	4	JCHL	5
JP	(DL)	DD E9	2	8		
JP	(H)	FD E9	2	8		
JP	M,label	FA pppq	1	10	JM label	10
JP	NC,label	D2 pppq	1	10	JNC label	10
JP	NZ,label	C2 pppq	1	10	JNZ label	10
JP	P,label	F2 pppq	3	10	JP label	10
JP	PE,label	EA pppq	3	10	JPE label	10
JP	PO,label	E2 pppq	3	10	JPO label	10
JP	Z,label	CA pppq	3	10	JZ label	10
JR	C,disp	38 yy	2	7/12		
JR	disp	18 yy	2	12		
JR	NC,disp	30 yy	2	7/12		
JR	NZ,disp	20 yy	2	7/12		
JR	Z,disp	28 yy	2	7/12		
LD	A,(addr)	3A pppq	3	13	LDA addr	13
LD	A,(BC)	0A	1	7	LOAX B	7
LD	A,(DE)	1A	1	7	LDAX D	7
LD	A,I	ED 57	2	9		
LD	A,R	ED 5F	2	9		
LD	(addr),A	32 pppq	3	13		
LD	(addr),BC	ED 43 pppq	4	20	STA addr	13
LD	(addr),DE	ED 53 pppq	4	20		
LD	(addr),HL	22 pppq	3	16	SHLD addr	16
LD	(addr),IX	DO 22 pppq	4	20		
LD	(addr),IX	FD 22 pppq	4	20		
LD	(addr),SP	ED 73 pppq	4	20		
LD	(BC),A	02	1	7	STAX B	7
LD	(DE),A	12	1	7	STAX D	7
LD	HL,(addr)	2A pppq	3	16	LHLD addr	16
LD	(HL),data	36 yy	2	10	MVI M,data	10
LD	(HL),reg	01110xxx	1	7	Mov M,reg	10
LD	I,A	ED 47	2	3		
LD	IX,(addr)	DD 2A pppq	4	20		
LD	IX,data16	DD 21 yyyy	4	14		
LD	(IX + disp),data	DD 36 yy yy	4	19		
LD	(IX + disp),reg	DD 01110xxx yy	3	19		
LD	IX,(addr)	FD 2A pppq	4	20		
LD	IX,data16	FD 21 yyyy	4	4		

A Summary of Instruction Object Codes and Execution Cycles with 8080A Mnemonics
for Identical Instructions (Continued)

INSTRUCTION	OBJECT CODE	BYTES	CLOCK PERIODS	8080A MNEMONIC	8080A CLOCK PERIODS
LD rY + disp, data	FD 36 yyvv	4	19		
LD rY + disp, reg	FD 01110sss	3	19		
	yy				
LD rA	ED 4F	2	9		
LD reg, data	00ddd110	2	7	MVI reg, data	7
	yy				
LD reg, (HL)	01ddd110	1	7	MOV reg, M	7
LD reg, (IX + disp)	DD	3	19		
	01ddd110				
	yy				
LD reg, (IY + disp)	FD	3	19		
	01ddd110				
	yy				
LD reg, reg	01dddsss	1	4	MOV reg, reg	5
LD rp, (addr)	ED 01xx1011	4	20		
	ppqq				
LD rp, data16	00xx0001	3	10	LXI rp, data*5	10
	yyyy				
LD SP, HL	F9	1	6	SPHL	5
LD SP, X	DD F9	2	10		
LD SP, Y	FD F9	2	10		
LDCR	ED AB	2	16		
	ED BB	2	21/16*		
LDR	ED A0	2	16		
	ED B0	2	21/16*		
NEG	ED 44	2	9		
NOP	00	1	4	NOP	4
ORA data	00	1	7	ORA data	7
ORA M	B6	1	7	ORA M	7
ORA (IX + disp)	DD B6 yy	3	19		
ORA (IY + disp)	FD B6 yy	3	19		
ORA reg	10110xxx	1	4	ORA reg	5
OTDR	ED BB	2	20/15*		
OTR	ED B3	2	20/15*		
OUT (C), reg	ED 01sss001	2	12		
OUT port, A	D3 yy	2	11	OUT port	10
OUTD	ED AB	2	15		
OUTM	ED A3	2	15		
POP IX	0D E1	2	14		
POP IY	FD E1	2	14		
POP rp	11xx0001	1	10	POP rp	10
PUSH IX	0D E5	2	15		
PUSH IY	FD E5	2	15		
PUSH rp	11xx0101	1	11	PUSH rp	11
RES b, (HL)	CB	2	15		
	10bbb110				
RES b, (IX + disp)	DD CB, yy	4	23		
	10bbb110				
RES b, (IY + disp)	FD CB yy	4	23		
	10bbb110				
RES b, reg	CB	2	8		
	10bbbxxx				
RET C	C9	1	10	RET	10
RET M	D8	1	5/11	RC	5/11
RET NC	FB	1	5/11	RM	5/11
RET NZ	D0	1	5/11	RNC	5/11
RET P	C0	1	5/11	RNZ	5/11
RET PE	F0	1	5/11	RP	5/11
RET PO	E8	1	5/11	RPE	5/11
RET Z	E0	1	5/11	RPO	5/11
	C8	1	5/11	RZ	5/11
RETI	ED 4D	2	14		

A Summary of Instruction Object Codes and Execution Cycles with 8080A Mnemonics for Identical Instructions (Continued)

INSTRUCTION	OBJECT CODE	BYTES	CLOCK PERIODS	8080A MNEMONIC	8080A CLOCK PERIODS
RETN	ED 45	2	14		
RL (HL)	CB 16	2	15		
RL (IX + disp)	DD CB yy 16	4	23		
RL (IY + disp)	FD CB yy 16	4	23		
RL reg	CB	2	8		
RLA	00010xxx				
RLC (HL)	17	1	4	RAL	
RLC (IX + disp)	CB 06	2	15		
RLC (IY + disp)	DD CB yy 06	4	23		
RLC reg	FD CB yy 06	4	23		
RLCA	CB	2	8		
RLO	00000xxx				
RR (HL)	07	1	4	RLC	
RR (IX + disp)	ED 6F	2	18		
RR (IY + disp)	CB 1E	2	15		
RR reg	DD CB yy 1E	4	23		
RRA	FD CB yy 1E	4	23		
RRC (HL)	CB	2	8		
RRC (IX + disp)	00011xxx				
RRC (IY + disp)	1F	1	4	RAR	
RRC reg	CB 0E	2	15		
RRC (HL)	DD CB yy 0E	4	23		
RRC (IX + disp)	FD CB yy 0E	4	23		
RRC reg	CB	2	8		
RRC (HL)	00001xxx				
RRC (IX + disp)	0F	1	4	RRC	
RRC (IY + disp)	FD 57	2	18		
RST 0	11xxx111	1	11	RST	data
SBC (HL)	DE yy	2	7	SBI	data
SBC (IX + disp)	9E	1	7	SBB	m
SBC (IY + disp)	ED 01xx0010	2	15		
SBC reg	DD 9E yy	3	19		
SCF	FD 9E yy	3	19		
SET (HL)	10011xxx	1	4	SBB	reg
SET (IX + disp)	37	1	4	STC	
SET (IY + disp)	CB	2	15		
SET reg	11bbb110	4	23		
SLL (HL)	DD CB yy	4	23		
SLL (IX + disp)	11bbb110	4	23		
SLL (IY + disp)	FD CB yy	4	23		
SLL reg	11bbb110	4	23		
SRA (HL)	CB	2	8		
SRA (IX + disp)	11bbbxxx				
SRA (IY + disp)	CB 2E	2	15		
SRA reg	DD CB yy 2E	4	23		
SRL (HL)	FD CB yy 2E	4	23		
SRL (IX + disp)	CB 0010xxx	2	8		
SRL (IY + disp)	CB 3E	2	15		
SRL reg	DD CB yy 3E	4	23		
SUB (HL)	FD CB yy 3E	4	23		
SUB (IX + disp)	CB 0011xxx	2	8		
SUB (IY + disp)	D6 yy	2	7	SUI	data
SUB reg	96	1	7	SUB	M
XOR (HL)	DD 36 yy	3	19		
XOR (IX + disp)	FD 36 yy	3	19		
XOR (IY + disp)	10010xxx	1	4	SUB	reg
XOR reg	EE yy	2	7	XRI	data
XOR (HL)	AE	1	7	XRA	M

5404/7404 Hex Inverter



	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF
T.I.	SN54S04	J1			SN54H04	J1			SN54LS04	J1		W2	SN5404	J1		W2	SN54L04	J1	W1	T2
	SN74S04	J1			SN74H04	J1			SN74LS04	J1		W2	SN7404	J1	W1		SN74L04	J1	W1	T2
FAIRCHILD	FMS4S04 FMS504 D1				FMS4H04 FMS404 D1				FMS4LS04 FMS404 D1				FMT404 FLS404 D1							
	FC74S04 FC6504 D1				FC74H04 FC6404 D1				FC74LS04 FC6304 D1											
MOTOROLA					MCS308	L1		F1					MCS404	L1		F2				
					MCS308	L1	P1	F1	SN74LS04				MCT404	L1	P1					
N.S.C.					DMS4H04	J1			DMS4LS04	J1		W2	DMS404	J1	W1	W2	DM54L04	J1	W1	F2
	DM74S04				DM74H04	J1			DM74LS04	J1			DM7404	J1	W1		DM74L04	J1	W1	F2
PHILIPS	N74S04				N74H04				N74LS04				FJ241/7404							
													S5404	F1	A1	W2				
SIGNETICS	S54S04	F1	A1		S54H04	F1	A1	W2	N74LS04				N7404	F1	A1					
	N74S04	F1	A1		N74H04	F1	A1													
SIEMENS													F 4211							
FUJITSU									74LS04				MB410							
HITACHI	HD74S04								HD74LS04				HD7404 HD7527							
MITSUBISHI	M55704								M74LS04				M53704							
NEC	74S04								74LS04				μPB235							
TOSHIBA													TD3404A							

Electrical Characteristics SN54LS04 SN74LS04

apply to maximum ratings over operating free air temperature range

Supply voltage V_{CC}	5V	Operating temp range	SN54LS04	0°C to 75°C
Input current	2V	Storage temp range	SN54LS04	-55°C to 125°C
Output current	2V	Operating temp range	SN74LS04	-55°C to 125°C
Storage temp range		Recommended operating conditions		
Supply voltage V_{CC}	5V	SN54LS04	SN74LS04	SN54LS04
Input current	2V	MAX	MIN	MAX
Output current	2V	MAX	MIN	MAX
Propagation delay t_{PD}	2V	MAX	MIN	MAX
Setup time t_{SU}	2V	MAX	MIN	MAX
Hold time t_{HD}	2V	MAX	MIN	MAX
Power dissipation P_D	2V	MAX	MIN	MAX

Schematics (each Gate)






104	104	104	104	104
104	104	104	104	104
104	104	104	104	104

Input clamp diodes not on SN54LS04/SN74LS04 circuits

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage	$V_{CC} \text{ MIN}$	1.5	18 mA	V
V_{OL}	Low-level output voltage	$V_{CC} \text{ MAX}$	0.4	20 mA	V
V_{OH}	High-level output voltage	$V_{CC} \text{ MIN}$	2.7	3.0	V
I_{IH}	Input current at maximum input voltage	$V_{CC} \text{ MAX}$	0.1	1V	mA
I_{IL}	Input current at low-level input voltage	$V_{CC} \text{ MAX}$	0.4	1V	mA
I_{OH}	Output current at maximum output voltage	$V_{CC} \text{ MAX}$	20	100	mA
I_{OL}	Output current at low-level output voltage	$V_{CC} \text{ MAX}$	20	100	mA
I_{CC1}	Supply current	$V_{CC} \text{ MAX}$	1.2	7.8	mA
I_{CC2}	Supply current	$V_{CC} \text{ MAX}$	3.6	6.8	mA
I_{CC3}	Supply current	$V_{CC} \text{ MAX}$	0.4		mA
t_{PLH}	Propagation delay time low to high level output	$V_{CC} \text{ 5V}$	1A	25°C	ns
t_{PHL}	Propagation delay time high to low level output	$V_{CC} \text{ 5V}$	1A	25°C	ns

Pin Assignments (Top View)



Resistor values shown are nominal and to obtain

5417/7417 Hex Buffer/Driver with Open-Collector High-Voltage Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
			C	P			M	CF			C	P			M	CF			C	P
T.I.													SNS417	J0		W1				
FAIRCHILD													SN7417	J0	W1					
MOTOROLA													FMS417/FM3N17	DL		FU				
N.S.C.													FC7417/FC3N17	DL	PH					
PHILIPS													SN7417							
SGNETHICS													DMS417	J0	W1					
SIEMENS													LM7417	J0	W1					
FUJITSU													N7417							
HITACHI													SS417	FF	W1					
MITSUBISHI													N7417	FF	W1					
NEC													FLM417							
TOSHIBA													TC7417							

Electrical Characteristics SNS417/SN7417

absolute maximum ratings over operating free-air temperature range

Supply voltage VCC	7V	Operating free-air temperature range	SA76	-55°C to 125°C
Input voltage	5.5V	Storage temperature range	SA76	0°C to 75°C
Output (high-level) voltage	1.5V	Storage temperature range		65°C to 150°C

applied to open-collector outputs


recommended operating conditions

	SNS417			SN7417			UNIT
	MIN	TYP	MAX	MIN	TYP	MAX	
Supply voltage VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output voltage VOH		1.5				1.5	V
Low-level output current IOH		30				40	mA
Operating free-air temperature TA	-55	125	6			70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
VIH	High-level input voltage	2		5	V	
VIL	Low-level input voltage		0.8	1.5	V	
VI	Input clamp voltage	VCC - MIN	Ii = 12 mA		V	
IOH	High-level output current	VCC - MIN	Vii = 2V	20	mA	
VOH	Low-level output voltage	Vii - MAX		0.4	V	
		VCC - MIN	Vii = Vii max			
		IOH - MAX		0.7	V	
Ii	Input current at maximum input voltage	VCC - MAX	Vii = 5.5V	1	mA	
IiH	High-level input current	VCC = MAX	Vii = 2.4V	40	μA	
IiL	Low-level input current	VCC = MAX	Vii = 0.4V	1.6	mA	
IcCH	Supply current	VCC - MAX	Total outputs high	25	mA	
IcCL	Supply current	VCC - MAX	Total outputs low	21	mA	
IcC	Supply current	VCC = 5V	Average per gate (50% duty cycle)	4.7	mA	
tPLH	Propagation delay time low to high-level output	VCC = 5V	TA = 25°C	6	10	nS
tPHL	Propagation delay time high to low-level output	CL = 150F	RL = 110Ω	20	30	nS

Schematic (each gate)



IF CIRCUIT

Pin Assignment (Top View)



5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF
T.I.	SN54S74 - SN74S74	D D	P P	M M	SN54H74 SN74H74	D D	P P	M M	SN54LS74 SN74LS74	D D	P P	M M	SN5474 SN7474	D D	P P	M M	SN54LS74 SN74LS74	D D	P P	M M
FAIRCHILD	FMS4574/FM574 FC74574/FC9574	D D	P P	M M	FMS4H74/FM5H74 FC74H74/FC9H74	D D	P P	M M	FMS4LS74/FM5LS74 FC74LS74/FC9LS74	D D	P P	M M	FMS474/FM574 FC7474/FC974	D D	P P	M M	FMS4LS74/FM5LS74 FC74LS74/FC9LS74	D D	P P	M M
MOTOROLA									SN74LS74	D	P	M	DM5474	D	P	M	DM54LS74	D	P	M
N.S.C.	DM74S74				DM74H74	D	P	M	DM74LS74	D	P	M	DM7474	D	P	M	DM74LS74	D	P	M
PHILIPS	N74S74				GJ1131/74H74				N74LS74				FJ1131-7474				FJ1131-LS74			
SIGNETICS	SS4S74 N74S74				SS4H74 N74H74	F	D	A	SS4LS74 N74LS74	F	D	A	SS474 N7474	F	D	A	SS4LS74 N74LS74	F	D	A
SIEMENS													PL 1141							
FUJITSU									74LS74				MB620							
HITACHI	HD74S74								HD74LS74				HD7474 MC210							
MITSUBISHI	M74S74								M74LS74				MS327 MS374							
NEC	74S74								74LS74				74LS74							
TOSHIBA													TC3474							

Electrical Characteristics SN54LS74/SN74LS74

absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	5V	Operating free-air temperature range	SN54LS74	0°C to 70°C
Input voltage	0 to 5V	Storage temperature range	SN74LS74	-55°C to 125°C


recommended operating conditions

	SN54LS74		SN74LS74		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage V _{CC}	4.5	5.5	4.5	5.5	V
High level input current I _{OH}	-1	0	-1	0	mA
Low level input current I _{OL}	-1	0	-1	0	mA
High level output current I _{OH}	-10	0	-10	0	mA
Low level output current I _{OL}	0	10	0	10	mA
Power dissipation P _D	100	100	100	100	mW
Propagation delay t _{pd}	15	20	15	20	nS
Setup time t _S	15	20	15	20	nS
Hold time t _H	20	25	20	25	nS
Input rise time t _r	5	5	5	5	nS
Input fall time t _f	5	5	5	5	nS
Operating free-air temperature T _a	-55	125	-55	125	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH} High-level input voltage		2			V
V _{IL} Low-level input voltage			0.8		V
V _I Input clamp voltage			1.5		V
V _{OHI} High-level output voltage	V _{CC} - MIN, I _{OH} = 18 mA				V
V _{OHL} Low-level output voltage	V _{CC} - MIN, V _{IH} = 2V, I _{OL} = 8 mA	2	1.4		V
V _{OL} Low-level sustained voltage	V _{CC} - MIN, V _{IH} = 2V, I _{OL} = 8 mA		0.25	0.4	V
I _{OH} Input current at maximum output voltage	D, J, R, Clear, Preset, Clock		0.1	0.2	mA
I _{IH} High level input current	D, J, R, Clear, Preset, Clock		20	40	μA
I _{IL} Low-level input current	D, J, R, Clear, Preset, Clock		0.4	0.8	mA
I _{OS} Short-circuit output current	Series 54LS Series 74LS		100	160	mA
I _{CC} Supply current (Average see top half)	V _{CC} = 5V, See Note 1		4	8	mA
f High frequency	V _{CC} = 5V, TA = 25°C, RL = 150Ω		25	33	MHz
t _{PLH} Propagation delay from clear/preset to clock (see note 1)	CL = 20pF		15	25	nS
t _{PHL} Propagation delay from clock to output (see note 1)	RL = 200Ω		15	40	nS

Pin Assignments (Top View)




Functional Table

74, 7474, LS74, S74 (See Note 2)

INPUTS		OUTPUTS	
PRESET	CLEAR	CLOCK	Q
1	1	1	1
1	1	0	1
1	0	1	1
1	0	0	1
0	1	1	1
0	1	0	1
0	0	1	1
0	0	0	0

Functional Block Diagram



NOTE 1: With all inputs at V_{CC} or ground, the output Q is high or low, respectively, if the output is tri-state. If the output is tri-state, the output is high or low, respectively, if the output is tri-state. If the output is tri-state, the output is high or low, respectively, if the output is tri-state.

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type
		C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C
T.I.	SN54S138	J14		W1				SN54LS138	J14		W1						
	SN74S138	J14	NI					SN74LS138	J14	NI							
FAIRCHILD	74S138	M						74ALS138/74ALS138	M		IQ						
	74C138, 74V138	AB						74V138, 74V138	AB		IQ						
MOTOROLA								SN74LS138	PD								
								DM74LS138	D								
N.S.C.	DM74S138	J						DM54LS138	D								
PHILIPS	N74S138	T						NT4LS138	D								
SIGNETICS	S74S138	FJ(B)		W1				NT4LS138	AF								
	N74S138	FJ(B)															
SIEMENS																	
FUJITSU								74LS138	M/D								
HTACHI								HD74LS138	P/D								
MTSUBISHI								MT4LS138	P/D								
NEC								74LS138	C/D								
TOSHIBA																	

Electrical Characteristics SN54LS138 SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	V _I	Operating free air temperature range	SN54LS138	55°C to 125°C
Input voltage	V _O	Storage temperature range	SN74LS138	0°C to 70°C
				65°C to 150°C


recommended operating conditions

	SN54LS138				SN74LS138				UNIT
	MIN	NOM	MAX	TEST	MIN	NOM	MAX	TEST	
Supply voltage V _{CC}	4.5	5	5.5	5	4.75	5	5.25	5	V
High level input current I _{IHL}			400				400		μA
Low level input current I _{ILL}			0				0		mA
Operating free air temperature T _a	55		125	0			70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN TYP MAX			UNIT
		MIN	TYP	MAX	
V _{IH} High level input voltage	V _{CC} MIN V _I = 1.4V	2.0		2.4	V
V _{IL} Low level input voltage	V _{CC} MIN V _I = 1.4V	0.8		1.2	V
V _O High level output voltage	V _{CC} MIN V _I = 1.4V I _O = 4mA	2.7	3.4	4.5	V
V _{OL} Low level output voltage	V _{CC} MIN V _I = 2V I _O = 8mA	0.1	0.5	0.5	V
I _I Input current at maximum input voltage	V _{CC} MAX V _I = V _{CC}		20		μA
I _{OH} High level output current	V _{CC} MAX V _O = 2.4V		0.8		mA
I _{OL} Low level output current	V _{CC} MAX V _O = 0.4V	20	100		mA
I _{CS} Short circuit output current	V _{CC} MAX V _O = 0V		10		mA
V _{CC} Supply voltage	V _{CC} MAX	13	20		V
I _{PLH} Prop. delay (high to low)	V _{CC} = 5V, f _I = 100kHz	3	18	27	ns
I _{PLM} Prop. delay (high to low) in any output	V _{CC} = 5V, f _I = 100kHz	3	26	39	ns
I _{PHL} Prop. delay (low to high)	V _{CC} = 5V, f _I = 100kHz	2	17	18	ns
I _{PHM} Prop. delay (low to high) in any output	V _{CC} = 5V, f _I = 100kHz	2	27	37	ns
I _{PL} Prop. delay (low to high)	V _{CC} = 5V, f _I = 100kHz	3	17	26	ns
I _{HL} Prop. delay (high to low)	V _{CC} = 5V, f _I = 100kHz	2	25	38	ns

Pin Assignment (Top View)




Function Table

ENABLE		SELECT				OUTPUTS							
G1	G2	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	
X	H	X	X	X	H	H	H	H	H	H	H	H	
L	X	X	X	X	H	H	H	L	H	H	H	H	
L	L	X	X	X	L	H	H	L	H	H	H	H	
L	L	L	X	X	L	L	H	L	H	H	H	H	
L	L	L	L	X	L	L	L	L	H	H	H	H	
L	L	L	L	L	L	L	L	L	L	H	H	H	
L	L	L	L	L	L	L	L	L	L	L	H	H	
L	L	L	L	L	L	L	L	L	L	L	L	H	
L	L	L	L	L	L	L	L	L	L	L	L	L	

G1, G2A, G2B

H = high level, L = low level, X = irrelevant

Functional Block Diagram



54138/74138 DECODER DEMULTIPLEXER

54154 / 74154 4-Line-to-16-Line Decoder / Demultiplexer

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.													SN54154	JQ			SN54154	JQ		
FAIRCHILD													SN74154	JQ	MP		SN74154	JQ	MP	
MOTOROLA													DM54154	JQ			DM54154	JQ		
N.S.C.													DM74154	JQ			DM74154	JQ		
PHILIPS													HTL54154	JQ			HTL54154	JQ		
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
mitsubishi																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54154 SN74154

absolute maximum ratings over operating free-air temperature range

Supply voltage VCC	7V	Operating free air temperature range	SN54154	-55°C to 125°C
Input voltage	5.5V	Storage temperature range	SN74154	-65°C to 150°C


recommended operating conditions

	SN54154			SN74154		
	MIN	NOM	MAX	MIN	NOM	MAX
Supply voltage VCC	4.5	5	5.5	4.75	5	5.25
High level output current I _{OH}			800			800
Low level output current I _{OL}			16			16
Operating free air temperature T _A	-55		125	0		70

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{OH}	High level output voltage			0.8	V
V _{OL}	Low level output voltage			1.5	V
V _{IH}	High level input voltage	VCC - 0.8V		1.0V	V
V _{IL}	Low level input voltage	0.8V		1.5V	V
I _{OH}	High level output current			800	μA
I _{OL}	Low level output current			16	μA
I _{CC}	Supply current			24	μA
I _{OH}	Through 3 loads of logic from A, B, C or D inputs	VCC = 5V	3A	25°C	μA
I _{OL}	Through 3 loads of logic from A, B, C or D inputs	VCC = 5V	PL	900	μA
I _{OH}	Through 3 loads of logic from output enable input		20	30	μA
I _{OL}	From output enable input		18	22	μA


Pin Assignment (Top View)



Function Table

INPUTS				OUTPUTS															
A	B	C	D	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Functional Block Diagram



154, 154 4-LINE-TO-16-LINE DECODER/DEMULPLEXER
NOTE: I_{CC} is measured with all inputs grounded and all outputs open

54244/74244 Octal Buffers/Line Drivers/Line Receivers

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MEF		C	P	MCF		C	P	MCF		C	P	
T. I.									SN54LS244	J	I									
FAIRCHILD									SN74LS244	J	I									
MOTOROLA																				
N. S. C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54LS244, SN74LS244

absolute maximum ratings over operating free-air temperature range

Steady voltage, VCC	5V	Operating 5.5V	SN54LS	55C in 125C
Input voltage	5.5V	temperature range	SN74LS	0C to 70C
Interconnect voltage	5.5V	Storage temperature range		65C to 150C

recommended operating conditions

	LS54LS244			SN74LS244			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Steady voltage, VCC	4.5	5	5.5	4.75	5	5.75	V
High level output current, I _{OH}			17			16	mA
Low level output current, I _{OL}			17			24	mA
Operating free-air temperature, T _A	0	55	125	0	75	150	°C


Electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	SN74LS			UNIT
		MIN	TYP	MAX	
V _{IH} High level input voltage	VCC MIN	1.1	1.8	0	V
V _{IL} Low level input voltage	VCC MIN	0.5	0.8	0	V
V _{IK} Input clamp voltage	VCC MIN	0.7	0.8	0	V
V _{OH} High level output voltage	VCC MIN, V _{IH} 2V	2.4	2.4	0	V
	VCC MIN, V _{IH} 2V, V _{IL} - V _{IL} max 10M 3mA	2		0	V
V _{OL} Low level output voltage	VCC MIN, I _{OL} 17mA	0.4		0	V
	VCC 2V, V _{IH} 2V, I _{OL} 24mA	0.5		0	V
I _{OZH} Off-state output current, high-level voltage applied	VCC MAX, V _{IH} 2.7V			20	μA
I _{OZL} Off-state output current, low-level voltage applied	V _{IL} V _{IL} max, V _O 0.8V			20	μA
I _I Input current at maximum input voltage	VCC MAX, V _I 2V			0.1	mA
I _{IM} High input current	VCC MAX, V _I 2.7V			20	μA
I _{IL} Low-level input current	VCC MAX, V _{IL} 0.8V			0.2	mA
I _{OS} Short-circuit output current	VCC MAX	40		225	mA
I _{CP} Supply current	Outputs high	18		23	mA
	Outputs low	15		18	mA
	Outputs high & low	17		24	mA

Switching characteristics, VCC 5V, T_A 25C

PARAMETER	TEST CONDITIONS	SN74LS			UNIT
		MIN	TYP	MAX	
t _{PLH} Propagation delay time, low to high level output	C _L 15pF, R _L 647Ω	0	10	14	ns
t _{PHL} Propagation delay time, high to low level output	See Note 2	0	10	14	ns
t _{PZL} Output enable time to low level		15	21	24	ns
t _{PZH} Output enable time to high level		15	21	24	ns
t _{PLZ} Output disable time to low level	C _L 15pF, R _L 647Ω	10	18	24	ns
t _{PZL} Output disable time to high level	See Note 2	10	18	24	ns

Pin Assignment (Top View)



SN54LS244 (I)

SN74LS244 (I, N1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL		
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Packaging	
		C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	
TI	SN54S373	J-1						SN54LS373	J-1										
	SN74S373	J-3	MH					SN74LS373	J-3	MH									
FAIRCHILD																			
MOTOROLA																			
N.S.C.																			
PHILIPS																			
SIGNETICS																			
SIEMENS																			
FUJITSU																			
HITACHI																			
MITSUBISHI																			
NEC																			
TOSHIBA																			

Electrical Characteristics SN54LS373 SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	7V	Operating free-air temperature range	SN54LS373	0°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS373	-55°C to 150°C

recommended operating conditions

PARAMETER	SN54LS373			SN74LS373			UNITS
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level input current, I _{ih}						2.0	mA
High-level output voltage, V _{oh}			5.4			5.4	V
Pulse width, t _p	15			15			ns
Setup time, t _{su}	15			15			ns
Hold time, t _{hd}	0			0			ns
Operating free-air temperature, T _a	55		125	0		70	°C



electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS
V _{ih}	High-level input voltage		2	0.0	V
V _{il}	Low-level input voltage			0.5	V
V _{oh}	High-level output voltage	VCC - MIN, I _{oh} 10mA		2.4	V
V _{ol}	Low-level output voltage	VCC - MAX, I _{oh} 10mA		0.35	V
I _{oh}	High-level output current	VCC - MAX, V _{oh} 2V		20	mA
I _{ol}	Low-level output current	VCC - MAX, V _{ol} 0.4V		20	mA
I _{ih}	High-level input current	VCC - MAX, V _{ih} 2V		0.1	mA
I _{il}	Low-level input current	VCC - MAX, V _{il} 0.4V		0.1	mA
I _{os}	Short-circuit output current	VCC - MAX		20	mA
I _{cc}	Supply current	Output control at 1V		24	mA

switching characteristics, VCC = 5V, T_a = 25°C


PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNITS
t _{prop}				12	10	15	ns
t _{PLH}	None	Any 0	C _L = 50pF, R _L = 64Ω	12	10	15	ns
t _{PLL}	0	Any 0	See Notes 7 and 8	20	20	25	ns
t _{PHL}	0	Any 1		15	15	20	ns
t _{PHL}	Output	Any 0		15	15	20	ns
t _{PHL}	Control	Any 0		25	20	30	ns
t _{PHL}	Output	Any 1	C _L = 50pF, R _L = 64Ω	17	20	25	ns
t _{PHL}	Control	Any 1	See Note 3	15	15	20	ns

Pin Assignments (Top View)



กิตติกรรมประกาศ

ขอขอบคุณ อาจารย์อภิรักษ์ มั่นยานนท์ ที่ท่านได้ประสิทธิ์ประสาทวิชา
ความรู้ ขอขอบคุณ อาจารย์ทองทศ วานิชศรี , อาจารย์กิตติชัย พาณิชย์ประมพงษ์ ,
อาจารย์ถวิล นิงมา และอาจารย์ในภาควิชาฯทุกท่านที่ได้ให้คำปรึกษาแนะนำ
ให้ความสะดวกในการใช้เครื่องมือต่างๆ และขอขอบคุณ คุณพัชรา สุวรรณสิงห์ ที่
ได้ให้ความช่วยเหลือทางด้านการพิมพ์ จนทำให้ปริญญาฉบับนี้สำเร็จลง
ได้ด้วยดี



หนังสืออ้างอิง

1. Thesis 2524 " LED PROGRAMABLE DISPLAY "
2. บุญเลิศ เอี่ยมทัศนาศ , " เซมิคอนดักเตอร์อิเล็กทรอนิกส์ " ฉบับที่ 79,93 ,
เอช.เอ็น. การพิมพ์ , 2530
3. OPTOELECTRONICS APPLICATIONS MANUAL , HEWLETT-PACKARD
4. Z-80 MICROPROCESSOR TECHNICS
5. ฟิสิกส์เซ็นเตอร์ , " การใช้งาน Z-80 " , ฟิสิกส์เซ็นเตอร์การพิมพ์ ,
284 หน้า
6. Jame W. Coffron , " Z-80 APPLICATION " , USA , 1983
7. Rodney Zaxs , " PROGRAMMING THE Z-80 " , USA , 1979