

ปีการศึกษา 2532



การออกแบบเครื่องรับส่งระบบรวมสัญญาณ โดยการแบ่งเวลา

DESIGN OF THE TIME DIVISION MULTIPLEX TRANSMITTER AND RECIEVER

มดข]

การสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป

FREQUENCY SYSTHESIZER

โดย

นายมนตรี

ตั้งจารุกิจ

นายวิโรจน์

สุนทรประดิษฐ์

นายวิชัย

นาคลดา

อาจารย์ที่ปรึกษา

รศ.ดร.สิทธิชัย โภไคยอุดม

ปริญญาโทปีการศึกษา 2532

เรื่อง การออกแบบเครื่องรับส่งระบบสัญญาณโดยการแบ่งเวลา

- | | | | |
|----------|---------------|--------------|---------|
| ผู้จัดทำ | 1. นายมนตรี | ตั้งจรรูกิจ | 29.1160 |
| | 2. นายวิโรจน์ | สุพรประดิษฐ์ | 29.1182 |
| | 3. นายวิชัย | นาคลดา | 29.1194 |

..... อาจารย์ที่ปรึกษา
(รศ.ดร.สิทธิชัย โภไคยอุดม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

026917

การออกแบบเครื่องรับส่งระบบรวมสัญญาณโดยการแบ่งเวลา

DESIGN OF THE TIME DIVISION MULTIPLEX TRANSMITTER AND RECIEVER

นาย มนตรี	ตั้งจารุกิจ	291160
นาย วิโรจน์	สุนทรประดิษฐ์	291182
นาย วิชัย	นาคลดา	291194

อาจารย์ที่ปรึกษา
รศ.ดร.สิทธิไชย โภคยอคม

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้เป็นการศึกษาและออกแบบเครื่องส่งและเครื่องรับข่าวสารแบบที่ใช้ระบบการรวมสัญญาณโดยการแบ่งเวลา ข่าวสารที่ใช้เป็นสัญญาณ ในย่านความถี่ 300-3400 Hz ตามมาตรฐานของ The International Telegraph and Telephone Consultative Committee (CCITT) ซึ่งการผสมสัญญาณเสียงจะใช้วิธีให้ขนาดความสูงของพัลส์แปรตามขนาดความสูงของสัญญาณข่าวสารที่ต้องการจะส่ง ซึ่งเป็นหลักการของ PAM (Pulse Amplitude Modulation)

เนื้อหาของวิทยานิพนธ์ฉบับนี้จะกล่าวถึง ทฤษฎีหลักการของการรวมสัญญาณโดยการแบ่งเวลา ตลอดจนการทำงานและการออกแบบของวงจรส่วนต่าง ๆ ที่ใช้ในการสร้างเครื่องรับและส่งสัญญาณรวมโดยการแบ่งเวลา

สารบัญ

การออกแบบเครื่องรับส่งสัญญาณ โดยการแบ่ง เวลา

DESIGN OF TIME DIVISION MULTIPLEX TRANSMITTER AND RECEIVER

	หน้า
บทคัดย่อ	1
บทที่ 1 บทนำ	2
บทที่ 2 ทฤษฎีต่างๆ ที่ใช้ในระบบการรวมสัญญาณโดยการแบ่ง เวลา	9
บทที่ 3 การออกแบบส่วนต่างๆ	12
บทที่ 4 การทดสอบการทำงานของระบบ	40
บทที่ 5 บทสรุปและวิจารณ์	49
ภาคผนวก	51
กิตติกรรมประกาศ	52
หนังสืออ้างอิง	53

บทที่ 1

บทนำ

1. การรวมสัญญาณ (Multiplexing)

ในการส่งสัญญาณข่าวสารหลาย ๆ สัญญาณออกไปพร้อม ๆ กันนั้น ในกรณีที่เครื่องรับและเครื่องส่งมีระยะทางอยู่ไกลกันมาก ถ้าใช้การส่งแยกกันไปสัญญาณละหนึ่งช่องทางการส่ง จะเป็นการสิ้นเปลืองมาก ดังนั้นจึงเกิดวิธีการส่งสัญญาณแบบหนึ่งที่เรียกว่า "การรวมสัญญาณ" (Multiplex) ซึ่งเป็นการส่งสัญญาณโดยการนำสัญญาณข่าวสารหลาย ๆ สัญญาณมารวมกันก่อน โดยวิธีใดวิธีหนึ่ง แล้วจึงส่งออกไปในช่องทางเดียวกัน และทางด้านเครื่องรับจะมีส่วนที่สามารถแยกสัญญาณที่รวมกันเข้ามานี้ออกจากกันได้ เพื่อให้ได้สัญญาณข่าวสารออกมาตามต้องการโดยมีวิธีการรวมสัญญาณอยู่สองวิธีคือ


1.1 การรวมสัญญาณโดยการแบ่งความถี่ (Frequency Division Multiplex: FDM)

การรวมสัญญาณด้วยวิธีนี้จะจัดสเปกตรัม (Spectrum) ของความถี่ของ Modulating signal ในช่องต่าง ๆ ให้มีช่วงความถี่แตกต่างกันโดยไม่ให้เกิดการเหลื่อม (Overlap) กันทางความถี่ขึ้น โดยการเลื่อนย่านความถี่ของสัญญาณข่าวสารแต่ละสัญญาณให้อยู่ในช่วงความถี่ต่าง ๆ กัน ดังแสดงไว้ในรูปที่ 1.1 ซึ่งเป็นการยกตัวอย่างการส่งและรับสัญญาณสามสัญญาณที่ถูกส่งมาโดยการรวมสัญญาณวิธีนี้

จากรูปที่ 1.1 จะเห็นว่าสัญญาณข่าวสารทั้ง 3 สัญญาณจะถูกมอดคูลเลท (Modulate) ด้วยคลื่นนำที่ย่อความถี่ f_{c1} , f_{c2} และ f_{c3} ตามลำดับใน การมอดคูลเลทคลื่นนำที่ย่อที่แสดงไว้ในรูปนี้ใช้แบบ SSB (Single Sideband)


Modulated Signal ทั้ง 3 สัญญาณจะถูกรวมกันเป็นสัญญาณมัลติเพล็กซ์รวม $x(t)$ ไว้ในรูป 1.1b ถ้าเลือกใช้ความถี่ของคลื่นนำที่ย่อได้อย่างเหมาะสมแล้ว สเปกตรัมของสัญญาณ $x(t)$ จะถูกแบ่งออกเป็นช่วง ๆ โดยไม่เกิดการเหลื่อมกันทางความถี่ สัญญาณมัลติเพล็กซ์ $x(t)$ นี้จะถูกส่งออกไปในช่องทางการส่งโดยตรงหรือจะมอดคูลเลทเข้ากับคลื่นนำอื่น ความถี่ f_c กลายเป็นสัญญาณ $x_c(t)$ ก่อนการส่งก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับสัญญาณเข้ามามากเครื่องรับจะถูกทำการแยกออกให้กับเป็นสัญญาณข่าวสาร
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.1 การส่งสัญญาณแบบ FDM ก) สเปกตรัมของสัญญาณข่าวสาร
 ข) เครื่องส่ง FDM
 ค) สเปกตรัมของสัญญาณมัลติเพล็กซ์

สามสัญญาณดั้งเดิม โดยการผ่านสัญญาณที่ได้รับนี้เข้าส่วน ตีมอดคูลเลท (Demodulator) เพื่อที่จะนำเอาสัญญาณ $x(t)$ ออกจากสัญญาณ $x_c(t)$ แล้วจึงทำการแยกเอา $x_{c1}(t)$, $x_{c2}(t)$, $x_{c3}(t)$ ออกจาก $x(t)$ ด้วยวงจรกรองแถบความถี่ต่ำผ่าน (Band-Pass Filter) หลังจากนั้นทั้งสามสัญญาณ $x_{c1}(t)$, $x_{c2}(t)$, $x_{c3}(t)$ จะถูกตีมอดคูลเลทเพื่อให้ได้สัญญาณ 3 สัญญาณสุดท้ายเป็นเหมือนสัญญาณข่าวสาร 3 สัญญาณที่ส่งมาดังแสดงไว้ในรูปที่ 1.2



รูปที่ 1.2 เครื่องรับ FDM


ปัญหาอย่างหนึ่งของการรวมสัญญาณแบบ FDM นี้คือ การเกิดครอสทอล์ค (Cross Talk) ซึ่งเป็นการคัปปลิงของสัญญาณข่าวสารอื่นๆ กับ อีกข่าวสารหนึ่ง สาเหตุใหญ่เกิดจากความไม่เป็นเชิงเส้นของส่วนต่าง ๆ ในระบบและอีกสาเหตุที่รองลงมาก็คือการแยกสเปกตรัมเป็นไปอย่างไม่สมบูรณ์ เนื่องจากการกรองความถี่ที่ไม่สมบูรณ์และการเกิดการทรินท์ของความถี่ของคลื่นพหุฮาร์โมนิก ในการลดการเกิดการเหลื่อมกันทางความถี่ของสเปกตรัมที่อาจเกิดขึ้นได้ทำได้โดยการเว้นช่องความถี่ไว้ช่วงหนึ่งระหว่างสเปกตรัมของแต่ละสัญญาณที่มอดคูลเลทแล้ว

เรียกช่วงสัญญาณที่เว้นไว้นี้ว่า Guard Band ดังแสดงไว้ในรูปที่ 1.1

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 การรวมสัญญาณโดยการแบ่งเวลา (Time Division Multiplexer :TDM)

การรวมสัญญาณโดยการแบ่งเวลาหรือ TDM นี้เป็นวิธีการส่งสัญญาณทางแอนนาล็อกหลาย ๆ สัญญาณในช่องทางสื่อสารเดียวกัน โดยการแบ่งเฟรมของเวลา (Time Frame) ออกเป็นหลาย ๆ สล็อต (Slot) หนึ่งสล็อตสำหรับแต่ละสัญญาณข่าวสารในขณะที่การรวมสัญญาณโดยการแบ่งความถี่หรือ FDM นั้นจะแบ่งแบนด์วิธออกเป็นสล็อตสำหรับแต่ละสัญญาณข่าวสารลักษณะของ TDM ได้แสดงไว้ในรูปที่ 1.3



รูปที่ 1.3 แสดงบล็อกไดอะแกรมการส่งแบบ TDM 4 ช่องสัญญาณ


สัญญาณอินพุตทั้งสี่สัญญาณ จะถูกส่งตัวอย่างอย่างเป็นลำดับ ด้วย โรตารีสวิทช์ (Rotary Switch) หรือ คอมมิวเตเตอร์ (Commutator) เอาท์พุทที่ได้ของสัญญาณจะเป็น ตัวอย่างของสัญญาณอินพุตซึ่งจะอยู่ในรูปของลักษณะक्रमотकुเลขที่ทางความสูงของพัลส์หรือ PAM (Pulse Amplitude Modulation) ตัวอย่างของสัญญาณข่าวสารในช่องสัญญาณที่ติดกันจะถูก กั้นด้วยเวลา T_s/M โดยที่ M คือจำนวนช่องของสัญญาณอินพุต กลุ่มของพัลส์จำนวน M พัลส์ที่ประ

เอกสารกัด้วย M ตัวอย่างของสัญญาณแต่ละช่องเรียกว่า หนึ่งเฟรม รูปที่ 1.4 ประกอบ โยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$\pi - \tau \dots \tau'$

๗ ๗ ๗ ๗ ๗
๗ ๗ ๗ ๗ ๗



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงหรือทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 1.4 รูปคลื่น TDM


สัญญาณตัวอย่างที่ส่งรวมกันเข้ามายังเครื่องรับจะถูกแยกจากกันโดยโรตารีสวิตช์อีกตัวหนึ่งที่เรียกว่า Distributor หรือ Demodulator สัญญาณตัวอย่างที่ถูกแยกออกมาแล้วนี้จะถูกกรองสัญญาณตัววงจรกรองความถี่ต่ำผ่าน เพื่อให้มีลักษณะของสัญญาณต่อเนื่องเหมือนสัญญาณข่าวสารเดิม โดยวงจรกรองสัญญาณ โดยปกติแล้วโรตารีสวิตช์ทั้งในเครื่องส่งและในเครื่องรับจะใช้อิเล็กทรอนิกส์สวิตช์ ซึ่งถูกจัดให้ทำงานสัมพันธ์กันโดยการซิงโครไนซ์

จากหลักการที่ได้กล่าวมาแล้วนี้เราจะสามารถแสดงได้ด้วยรูปที่ 1.5 ซึ่งเป็นบล็อกไดอะแกรมของระบบการรวมสัญญาณข่าวสารสามสัญญาณ สัญญาณลำดับตัวอย่างของข่าวสารที่ได้จะถูกส่งไปในลักษณะของ PAM โดยตรงหรืออาจถูกส่งไปในลักษณะของ PCM ก็ได้

เมื่อเปรียบเทียบระหว่างการรวมสัญญาณโดยการแบ่งเวลาหรือ TDM กับการรวมสัญญาณโดยการแบ่งความถี่หรือ FDM จะพบว่าในการใช้งาน TDM จะมีข้อดีกว่า FDM อย่างน้อยสองประการคือ

1. วงจรที่ใช้ในการสื่อสารแบบ TDM จะมีลักษณะง่ายกว่าของ FDM มากเพราะว่าวงจรส่วนต่าง ๆ ของ FDM ได้แก่ วงจรมอดคูลเลเตอร์, วงจรกำเนิดคลื่นนำ, วงจรกรองแถบความถี่ผ่าน และ วงจรดีมอดคูลเลเตอร์ ในแต่ละช่องสัญญาณจะเป็นวงจรแบบแอนนาลอกต่างวงจรที่ใช้ใน TDM ซึ่งประกอบด้วยคอมมิวเตเตอร์และคิสิทรีบิวเตอร์เป็นวงจรทางดิจิทัล จะให้ความน่าเชื่อถือและประสิทธิภาพการทำงานที่สูงกว่า

2. ใน FDM จะเกิดครอสทอล์กที่เกิดขึ้นจากความไม่เป็นเชิงเส้นในวงจร ความไม่เป็นเชิงเส้นนี้จะทำให้เกิดการมอดคูลเลทภายในและความเพี้ยนฮาร์โมนิคซึ่งจะส่งผลกระทบต่อช่องสัญญาณความถี่สูงและความถี่ต่ำของระบบดังนั้นในการออกแบบวงจรจะต้องออกแบบให้มีความเป็นเชิงเส้นของเฟสและแอมพลิจูดสูงมากโดยเฉพาะในกรณีที่จำนวนช่องสัญญาณมาก ๆ ในทางตรงข้ามจะไม่เกิดครอสทอล์กใน TDM อันเนื่องมาจากความไม่เป็นเชิงเส้นของวงจรมานั้น เพราะสัญญาณตัวอย่างจะถูกส่งที่เวลาต่างกัน ดังนั้นเราสามารถลดความลำบากในการออกแบบวงจรไปได้ แต่ TDM ก็มีปัญหาในเรื่องของการซิงโครไนซ์เมื่อต้องการความถี่ในการส่งสูง ๆ



รูปที่ 1.5 แสดงบล็อกไดอะแกรมของการส่งแบบ TDM 3 ช่องสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



บทที่ 2

ทฤษฎีต่าง ๆ ที่ใช้ในกระบวนการรวมสัญญาณโดยการแบ่งเวลา

2.1 ทฤษฎีการสุ่มตัวอย่าง (Sampling Theorem)

"ถ้าสัญญาณข่าวสารที่มีช่วงความสูงเป็นฟังก์ชันกับเวลา และถ้าเราแบ่งเวลาออกเป็นช่วงย่อย ๆ T วินาทีเท่า ๆ กัน โดยที่แต่ละช่วงย่อยมีค่าน้อยกว่าครึ่งหนึ่งของคาบ (Period) ของสัญญาณข่าวสารที่มีความถี่สูงสุด ถ้าเราสุ่มตัวอย่างสัญญาณที่ใดที่หนึ่งออกจากแต่ละช่วงย่อยนั้นส่งไปยังเครื่องรับ เครื่องรับจะรับรู้สัญญาณข่าวสารที่ส่งมาได้จากตัวอย่างและเวลาที่สุ่มตัวอย่างจากแต่ละช่วงย่อยของเวลานั้น ๆ"

จากทฤษฎีการสุ่มตัวอย่างนี้ เราสามารถสุ่มตัวอย่างจากแต่ละช่วงย่อย ของเวลาที่ใดที่หนึ่งก็ได้ส่งออกไปเครื่องรับสามารถรับข่าวสารได้เมื่อรู้ความสูงของสัญญาณตัวอย่าง และเวลาที่สัญญาณตัวอย่งนั้นถูกสุ่มออกไป

ในทางปฏิบัติเราใช้วิธีการสุ่มตัวอย่างอย่างสม่ำเสมอ Uniform Sampling มากกว่า เพราะอุปกรณ์ที่ใช้ในการรับ-ส่งข่าวสารสร้างได้สะดวก ประหยัดทั้งเวลาและค่าใช้จ่ายในการสร้างอุปกรณ์ อีกประการหนึ่งการสุ่มสัญญาณอย่างไม่สม่ำเสมอส่งออกไปยังเครื่องรับนั้นเป็นการทำให้ความกว้างของย่านความถี่ของระบบเพิ่มขึ้นโดยไม่จำเป็น

2.2 การผสมสัญญาณข่าวสารกับพัลส์ในขบวนคลื่น (Pulse Modulation)

จากทฤษฎีของการสุ่มตัวอย่างจะเห็นได้ว่าเราไม่จำเป็นต้องส่งสัญญาณข่าวสารไปทั้งหมด เราส่งเพียงตัวอย่างของสัญญาณข่าวสารที่ได้จากการสุ่มตัวอย่างด้วยความถี่ของการสุ่มตัวอย่างที่มีค่าสูงพอไปยังเครื่องรับเท่านั้น เครื่องรับจะสามารถรับข่าวสารนั้นไปทั้งหมด

ในการส่งเฉพาะตัวอย่างของสัญญาณข่าวสารไปนี้ เราสามารถดำเนินการได้โดยการส่งขบวนพัลส์จะนำพาข่าวสารไปได้นั้น สัญญาณตัวอย่างจะต้องทำให้ลักษณะสมบัติเฉพาะ (Characteristic) ของพัลส์ในขบวนคลื่น (Pulse Train) เปลี่ยนแปลงไป การทำให้ลักษณะสมบัติของพัลส์ในขบวนคลื่นเปลี่ยนแปลงไปโดยสัญญาณตัวอย่างนี้เรียกว่า การผสมสัญญาณข่าวสารกับพัลส์ในขบวนคลื่น ซึ่งกระทำได้หลายวิธี เช่น ทำให้ความสูงของพัลส์เปลี่ยนแปลงไปตามตัวอย่างของสัญญาณข่าวสาร (Pulse Amplitude Modulation, P.A.M.) ทำให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ความกว้างของพัลส์เปลี่ยนแปลงไปตามตัวอย่างของสัญญาณข่าวสาร (Pulse Duration

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Modulation, P.D.M.) ทำให้ตำแหน่งของพัลส์เปลี่ยนแปลงไปตามตัวอย่างของสัญญาณข่าวสาร (Pulse Position Modulation, P.P.M.) การที่จะเลือกใช้วิธีการผสมสัญญาณแบบใดนั้นขึ้นอยู่กับความเหมาะสมในแต่ละกรณี

2.4 วงจรสุ่มสัญญาณ (Sampling Circuit)

การทำงานของวงจรสุ่มสัญญาณคล้ายกับการปิด-เปิดสวิตช์ไฟฟ้า โดยมีสัญญาณควบคุมทำหน้าที่เป็นผู้ปิด-เปิดสวิตช์ ขณะที่สวิตช์ได้รับสัญญาณควบคุม สวิตช์จะปิด (ON) ยอมให้สัญญาณผ่านไปได้เฉพาะในช่วงเวลานั้น ถ้าไม่มีสัญญาณควบคุมมายังสวิตช์จะเปิด (OFF) และสัญญาณข่าวสารจะผ่านไปไม่ได้ ตัวอย่างเช่น แอนาล็อกสวิตช์ (Analog Switch) เมื่อมีแรงดันลบค่าหนึ่งซึ่งขั้วแรงดันควบคุมสวิตช์จะเปิด สัญญาณข่าวสารที่ป้อนให้แก่ขั้วแรงดันทางเข้า (input) จะผ่านไปยังขั้วทางออก (output) ไม่ได้ แต่เมื่อขั้วแรงดันควบคุมได้รับแรงดันบวกที่มีค่ามากกว่าค่าแรงดันลบที่เป็นแรงดันไบอัส (bias) เค็มสวิตช์จะปิดสัญญาณข่าวสารที่ป้อนให้แก่ขั้วแรงดันทางเข้าจะผ่านไปยังขั้วทางออกได้เฉพาะในช่วงเวลาที่ได้รับสัญญาณควบคุมเป็นบวกนั้น

2.5 การซิงโครไนซ์ (Synchronization)

ในระบบการรวมสัญญาณโดยการแบ่งเวลานั้นเครื่องส่งและเครื่องรับจำเป็นต้องทำงานช่วงเวลาที่สุดคล้องกัน ถ้าวงจรใดทำงานคลาดเคลื่อนเพียงเล็กน้อยจะทำให้สัญญาณข่าวสารที่รับได้ผิดพลาดจึงจำเป็นต้องส่งสัญญาณพิเศษซึ่งเรียกว่า สัญญาณซิงโครไนซ์ร่วมกับสัญญาณข่าวสารด้วย โดยอาศัยสัญญาณซิงโครไนซ์นี้เครื่องรับสามารถที่จะรู้จะ เริ่มต้นของรอบการทำงาน และสามารถตรวจสอบได้ว่าการทำงานของเครื่องรับสัมพันธ์ถูกต้องกับเครื่องส่งหรือไม่

2.5.1 วิธีการซิงโครไนซ์ขึ้นในการส่งสัญญาณข่าวสารแบ่งออกเป็น 2 วิธีคือ

1. การส่งสัญญาณข่าวสารด้วยวิธีอะซิงโครนัส (Asynchronous Transmission)

การส่งสัญญาณข่าวสารโดยวิธีนี้ คือการส่งข่าวสารเป็นชุด ๆ โดยแต่ละชุดมีสัญญาณซิงโครไนซ์ในตัวเอง วิธีนี้ส่วนมากใช้ในการส่งโทรเลขหรือโทรนิมน์ ซึ่งสัญญาณข่าวสารจะถูกส่งต่อเนื่องกันไปเป็นชุด ๆ โดยแต่ละชุดมีสัญญาณพิเศษกำหนดจุดเริ่มต้นและจุดหยุดของชุดนั้น ๆ เมื่อเครื่องรับได้รับสัญญาณบอกจุดเริ่มต้น เครื่องรับจะเริ่มรับสัญญาณข่าวสารที่ส่งมาและจะหยุดรับเมื่อได้รับสัญญาณหยุดและเตรียมรับสัญญาณข่าวสารชุดต่อไป จังหวะเวลาว่างของสัญญาณแต่ละชุดไม่เท่ากัน ส่วนมากจากที่เวลาต่ำสุดเอาไว้ เพื่อให้เครื่องรับเตรียมตัวได้ทัน

ในการรับสัญญาณชุดใหม่เท่านั้นสัญญาณข่าวสารแต่ละชุดประกอบด้วยสัญญาณ 5, 7, 8 บิต แล้วแต่ความมากน้อยของจำนวนข่าวสาร ช่วงเวลาระหว่างบิต เป็นตัวกำหนดความเร็วในการรับส่งข่าวสาร การส่งข่าวสารโดยวิธีนี้ไม่ต้องส่งสัญญาณคลอคพัลส์ (Clock Pulse) ร่วมไปด้วย เครื่องรับสามารถรับรู้สัญญาณแต่ละชุดได้โดยการนับตำแหน่งศูนย์กลางของบิต เครื่องรับสัญญาณอซิงโครนัสนี้มีราคาถูกค่าใช้จ่ายในการติดตั้งและบำรุงรักษาน้อย แต่มีข้อเสียคือการทำงานค่อนข้างช้า อัตราเร็วสูงสุดทำได้เพียง 1,200 บิตต่อวินาทีเท่านั้น

2. การส่งสัญญาณแบบซิงโครนัส (Synchronous Transmission)

การส่งสัญญาณแบบซิงโครนัส หมายถึง การส่งสัญญาณไปตามสายส่งด้วยอัตราความเร็วของการส่งคงที่ โดยมีสัญญาณคลอคพัลส์ที่เกิดขึ้นจากเครื่องส่งกำกับไปกับสัญญาณข่าวสารไปยังเครื่องรับด้วย เพื่อใช้เป็นตัวกำหนดเวลาให้เครื่องส่งและเครื่องรับทำงานตรงกัน

การส่งสัญญาณแบบซิงโครนัสสามารถส่งได้รวดเร็วกว่า แบบอซิงโครนัส จึงทำให้อัตราการส่งของข่าวสารต่อเวลาสูงขึ้น และเนื่องจากมีสัญญาณนาฬิกาเป็นตัวกำหนดเวลาทั้งทางเครื่องส่งและเครื่องรับ จึงทำให้ระบบนี้สามารถทำงานได้เที่ยงตรงมีความคลาดเคลื่อนในการรับข่าวสารน้อยมากสัญญาณที่ส่งไปในการส่งแบบซิงโครนัสนี้เป็นชุด ๆ แน่นนอน เช่นเดียวกับแบบอซิงโครนัส ต่างกันแต่ว่าการส่งแต่ละชุดเป็นไปอย่างต่อเนื่องสม่ำเสมอในแต่ละชุดของสัญญาณมีข่าวสารหลาย ๆ ข่าวสารส่งรวมกันไป โดยจะมี 1 บิต เอาไว้ส่งสัญญาณซิงโครไนซ์ เพื่อให้เครื่องรับสามารถแยกสัญญาณออกได้ถูกต้องตามช่องสัญญาณที่ส่งมา

บทที่ 3

การออกแบบส่วนต่างๆ

3.1 หลักการในการออกแบบ

ในวิทยานิพนธ์ฉบับนี้ เป็นการออกแบบเครื่องส่งและเครื่องรับระบบรวมสัญญาณโดยการแบ่งเวลา โดยได้ทำการทดลองออกแบบเครื่องส่งและเครื่องรับ 3 ช่องสัญญาณที่ใช้ระบบรวมสัญญาณโดยการแบ่งเวลานี้ สัญญาณข่าวสารที่ต้องการส่งจะเป็นสัญญาณความถี่อยู่ในย่าน 300-3400 Hz ตามมาตรฐานของ CCITT (The International Telegraph and Consultative Committee) สัญญาณข่าวสารจะถูกรวมเข้ากับพัลส์โดยความสูงของพัลส์จะแปรตามขนาดของความสูงของสัญญาณข่าวสาร สัญญาณรวมที่ได้จะถูกส่งออกไปโดยสารส่งเดียวกันโดยการจัดเวลาสำหรับส่งสัญญาณแต่ละช่องสัญญาณให้ต่างหากกัน แต่มีระยะเวลาสำหรับตัวอย่างของข่าวสารเท่าๆกัน เมื่อส่งสัญญาณครบ 3 สัญญาณแล้ว ก็จะส่งสัญญาณเชิงโครโมโซมรวมออกไปด้วย สัญญาณเชิงโครโมโซมนี้จะมีความกว้างของพัลส์เท่ากับขนาดความกว้างของพัลส์ที่ผสมรวมกับสัญญาณข่าวสาร แต่สัญญาณเชิงโครโมโซมจะมีความสูงๆกว่า


เมื่อสัญญาณรวมมาถึงเครื่องรับ ที่เครื่องรับจะมีวงจรแยกสัญญาณเชิงโครโมโซมออกจากสัญญาณรวม สัญญาณเชิงโครโมโซมนี้ใช้เป็นสัญญาณกำหนดเวลาให้หน่วยสร้างสัญญาณควบคุม จัดเวลาในการเปิดปิดวงจรสวิตช์ เพื่อให้สัญญาณผ่านออกถูกต้องตามช่องสัญญาณที่กำหนดไว้ สัญญาณที่ผ่านออกมานี้เป็นเพียงตัวอย่างของข่าวสารที่ต้องการส่งมา เมื่อนำไปผ่านวงจรกรองความถี่ต่ำผ่าน (Low-Pass Filter) สัญญาณที่ได้รับหลังจากผ่านส่วนวงจรกรองความถี่ต่ำผ่านจะเป็นสัญญาณที่มีลักษณะคล้ายกับสัญญาณข่าวสารที่ส่งมา

3.2 การกำหนดความถี่ของขบวนพัลส์ (Pulse Frequency)

จากทฤษฎีการสุ่มตัวอย่างสัญญาณจะเห็นได้ว่า ความถี่ของการสุ่มตัวอย่าง อย่างน้อยต้องเท่ากับ 2 เท่าของความถี่สูงสุดของสัญญาณข่าวสาร เครื่องรับจึงสามารถสร้างสัญญาณที่มีลักษณะคล้ายกับสัญญาณข่าวสารเดิมที่ถูกสุ่มตัวอย่างมา ดังนั้นความถี่ที่ใช้ในการสุ่มตัวอย่างของสัญญาณ (f_s) สำหรับวิทยานิพนธ์นี้ความถี่อย่างน้อยต้องเท่ากับ

$$f_{s(\min)} = 3.4 * 2 \text{ kHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 แสดงไคอะแกรมเวลาของสัญญาณควบคุมของเครื่องส่งแบบ TDM 3 ช่องสัญญาณ

ในการกำหนดความถี่ของขบวนพัลส์ จะกำหนดจากจำนวนช่องของสัญญาณข่าวสารและความถี่ของการสุ่มสัญญาณ สำหรับวิทยานิพนธ์ฉบับนี้กำหนดให้มี 3 ช่องสัญญาณ โดยจะถือว่าสัญญาณเชิงโคโรไนซ์เป็นเสมือนตัวอย่างหนึ่งของสัญญาณ เมื่อพิจารณาในส่วนของวงจรสร้างสัญญาณควบคุม จะเห็นว่าสัญญาณควบคุมการสุ่มตัวอย่างแต่ละช่องสัญญาณจะจากเกิดการนับสัญญาณนาฬิกา ซึ่งก็คือสัญญาณขบวนพัลส์ 4 ลูกต่อ 1 ลูกของสัญญาณควบคุม ดังนั้นความถี่ของขบวนพัลส์จะเท่ากับ 4 เท่าของความถี่ของการสุ่มสัญญาณ (ดูรูปที่ 3.1 ประกอบ)

$$f_p = 4f_s$$

สำหรับวิทยานิพนธ์นี้ กำหนดให้ความถี่ของการสุ่มสัญญาณเท่ากับ 50 kHz ดังนั้นความถี่ของขบวนพัลส์จะเท่ากับ

$$f_p = 4 * 50 \text{ kHz}$$

$$= 200 \text{ kHz}$$


3.3 การออกแบบเครื่องส่ง 3 ช่องสัญญาณในระบบการรวมสัญญาณ โดยการแบ่งเวลา

ในการออกแบบเครื่องส่ง เราสามารถแยกออกแบบตามหน้าที่ของแต่ละส่วนภายในเครื่องส่งดังนี้คือ

- 3.3.1 การออกแบบส่วนสร้างขบวนพัลส์ (Pulse Generating Circuit)
- 3.3.2 การออกแบบส่วนสร้างสัญญาณควบคุม (Control Unit)
- 3.3.3 การออกแบบวงจรสุ่มสัญญาณ (Sampling Circuit)
- 3.3.4 การออกแบบวงจรเอาต์พุตแอมพลิฟายเออร์ (Output Amplifier)

3.3.1 การออกแบบส่วนสร้างขบวนพัลส์

การออกแบบส่วนนี้ต้องพิจารณาถึงรูปร่างของสัญญาณที่จะสร้างขึ้น ต้องมีความเหมาะสมกับการทำงานของหน่วยสร้างสัญญาณควบคุม ซึ่งถ้าพิจารณาถึงส่วนสร้างสัญญาณควบคุมที่จะกล่าวถึงในหัวข้อ 3.3.2 แล้วจะเห็นว่าวงจรรวมที่ใช้ในหน่วยสร้างสัญญาณควบคุมต้องการสัญญาณพัลส์ เป็นสัญญาณกระตุ้นในการทำงาน โดยมีความสูงของสัญญาณพัลส์อยู่ในช่วง +6 ถึง +9 โวลต์ และจะต้องมีเสถียรภาพของความถี่ไม่เปลี่ยนแปลงง่าย ดังนั้นในวิทยานิพนธ์นี้จึงเลือกใช้วงจรรวมเบอร์ 555 เป็นตัวสร้างขบวนพัลส์



รูปที่ 3.2 แสดงบล็อกไดอะแกรมของวงจรรวมเบอร์ 555


การทำงานของวงจรรวมเบอร์ 555

คอมพาราเตอร์ 2 (Comparator 2) จะเปรียบเทียบโวลเตจของ trigger input (ขา 2) กับโวลเตจ $V_{cc}/3$ เมื่อโวลเตจที่ขา trigger มีค่าต่ำกว่า $V_{cc}/3$ คอมพาราเตอร์ 2 จะให้สัญญาณไปรีเซ็ต (Reset) ให้ฟลิปฟล็อป (Flip-flop) อยู่ในสถานะต่ำ ซึ่งจะทำให้ทริสซาร์จทรานซิสเตอร์ (Discharge transistor) ไม่นำกระแสและเมื่อสัญญาณระดับต่ำผ่านภาคเอาต์พุตซึ่งเป็นอินเวอร์ทติ้งบัฟเฟอร์ (Inverting Buffer) จะได้เอาต์พุตที่ขา 3 มีสถานะสูง

คอมพาราเตอร์ 1 (Comparator 1) จะเปรียบเทียบโวลเตจของ threshold input (ขา 6) กับโวลเตจ $2V_{cc}/3$ เมื่อโวลเตจที่ขา threshold มีค่ามากกว่า $2V_{cc}/3$ คอมพาราเตอร์ 1 จะส่งสัญญาณไปทำให้ฟลิปฟล็อปอยู่ในสถานะสูง ทริสซาร์จทรานซิสเตอร์จะนำกระแสและเมื่อผ่านอินเวอร์ทติ้งบัฟเฟอร์ จะได้เอาต์พุตที่ขา 3 มีสถานะต่ำ

ในการใช้งานวงจรรวมเบอร์ 555 ให้กำเนิดขบวนพัลส์ สามารถใช้วงจรดังรูปที่

เอกสาร 3.3 นี้ได้เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.3 แสดงการนำ 555 มาสร้างขบวนการพัลส์

วงจรนี้จะให้แรงดันทางออกเป็นขบวนการพัลส์ต่อเนื่องที่ ขาวของวงจรรวม 555 โดยค่าความถี่ของขบวนการพัลส์จะถูกกำหนดโดยตัวต้านทาน R_A , R_B และตัวเก็บประจุ C ที่ต่ออยู่ภายนอก

การทำงานของวงจร

เมื่อเริ่มจ่ายไฟเลี้ยง V_{cc} ให้กับวงจร ขณะนั้นศักดาคร่อมตัวเก็บประจุ C มีค่าเท่ากับศูนย์โวลต์ ดังนั้นคอมพาราเตอร์ 2 จะรีเซ็ตให้ฟิลิปฟลอปอยู่ในสถานะต่ำทำให้เอาท์พุทที่ขา 3 มีสถานะสูง และหลังจากเวลาผ่านไป t_1 วินาที ศักดาคร่อมตัวเก็บประจุ C จะถูกอัดประจุผ่านความต้านทาน R_A และ R_B มีค่าเท่ากับ $2V_{cc}/3$ ซึ่งจะทำให้ศักดาไฟฟ้าที่ขา threshold มีค่าเท่ากับ $2V_{cc}/3$ คอมพาราเตอร์ 1 ก็จะเปลี่ยนระดับโวลเตจ เปลี่ยนสถานะของเอาท์พุทฟิลิปฟลอปให้อยู่ในสถานะสูง ทำให้เอาท์พุทที่ขา 3 มีสถานะต่ำ และยังคงับให้ดิสชาร์จทรานซิสเตอร์นำกระแส ซึ่งจะทำให้ตัวเก็บประจุ C คายประจุผ่านความต้านทาน R_B และดิสชาร์จทรานซิสเตอร์ และเมื่อเวลาผ่านไป t_2 วินาที ศักดาคร่อมตัวเก็บประจุ C จะไม่ต่ำกว่าครึ่งโวลต์อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลดลงจาก $2V_{cc}/3$ เหลือ $V_{cc}/3$ ซึ่งจะ ทำให้คัทตาไฟฟ้าที่ขา trigger มีค่าเท่ากับ $V_{cc}/3$ คอมพาราเตอร์ 2 ก็จะทำให้รีเซ็ตให้ฟลิปฟล็อปอยู่ในสถานะต่ำอีกครั้ง ดังนั้นคิสซาร์จทรานซิสเตอร์จะหยุดนำกระแส เอาท์พุทที่ขา 3 ก็จะเปลี่ยนเป็นสถานะสูง ตัวเก็บประจุ C จะเริ่มอัดประจุโดยไฟเลี้ยง V_{cc} ผ่านความต้านทาน R_A และ R_B และเมื่อเวลาผ่านไป t_2 วินาที เอาท์พุทที่ขา 3 จะเปลี่ยนเป็นสถานะต่ำอีกครั้งโดยที่ตัวเก็บประจุ C จะอัดประจุจาก $V_{cc}/3$ ถึง $2V_{cc}/3$ โวลต์ พิจารณารูปที่ 3.4 ซึ่งแสดงสัญญาณเอาท์พุทที่ขา 3 ของวงจรรวมเบอร์ 555 เทียบกับคัทตาตกรวมตัวเก็บประจุ C



รูปที่ 3.4 ก) แสดงสัญญาณเอาท์พุทที่ขา 3 ของไอซี 555
 ข) แสดงคัทตาไฟฟ้าตกรวมตัวเก็บประจุ C

ความถี่ของขบวนพัลส์ (f) หาได้จาก

$$f = 1/T = 1/(t_2 + t_3) \quad \text{Hz} \quad (3.1)$$

t_2 คือเวลาในการคายประจุของตัวเก็บประจุ C ลงกราวด์ผ่านตัวต้านทาน R_B จากเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า คัทตาไฟฟ้า $2V_{cc}/3$ ถึง $V_{cc}/3$ ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

t_2 คือเวลาในการอัดประจุของตัวเก็บประจุ C โดย V_{cc} ผ่านตัวต้านทาน R_A และ R_B จากศักดาไฟฟ้า $V_{cc}/3$ ถึง $2V_{cc}/3$

จากสมการคายประจุตัวเก็บประจุ C ผ่านความต้านทาน R ลงกราวด์

$$V_{(t)} = V_c e^{-t/RC} \tag{3.2}$$

เมื่อ $V_{(t)}$ คือศักดาคร่อมตัวเก็บประจุที่เวลา t วินาที

V_c คือศักดาคร่อมตัวเก็บประจุที่เวลา $t=0$

เมื่อใช้สมการ(3.2) ในการหาเวลา t_2 จะได้เป็น

$$V_{cc}/3 = 2V_{cc}/3 e^{-t_2/R_B C} \tag{3.3}$$

$$t_2 = 0.693 R_B C \tag{3.4}$$

และจากสมการอัดประจุตัวเก็บประจุ C ผ่านความต้านทาน R ด้วยแรงดัน V

$$V_{(t)} = V - (V - V_c) e^{-t_3/RC} \tag{3.5}$$

เมื่อใช้สมการ(3.5) ในการหา t_3 จะได้เป็น

$$2V_{cc}/3 = V_{cc} - (V_{cc} - V_{cc}/3) e^{-t_3/RC} \tag{3.6}$$

$$t_3 = 0.693 (R_A + R_B) C \tag{3.7}$$

ดังนั้นจาก (3.1)

$$f = 1/[0.693(R_A + 2R_B)C] \text{ Hz} \tag{3.8}$$

การกำหนดความต้านทาน R_A และ R_B และตัวเก็บประจุ C

พิจารณารูปที่ (3.3) เมื่อระดับโวลเตจที่ขา threshold ถึงระดับ $2V_{cc}/3$ จะมีการแสส่วนหนึ่งไหลเข้าขา threshold (ขา6) ดังนั้นเราสามารถกำหนดค่า $R_A + R_B$ สูงสุด $(R_A + R_B)_{max}$ ได้จากศักดาตกคร่อม R_A ร่วมกับศักดาตกคร่อม R_B หารด้วยค่ากระแสที่ไหลเข้าขา threshold สูงสุด $[I_{threshold(max)}]$ เพราะฉะนั้น

$$(R_A + R_B)_{max} = [V_{cc} - 2V_{cc}/3]/I_{threshold(max)} \tag{3.9}$$

สำหรับในวิทยานิพนธ์นี้ใช้ไฟเลี้ยง V_{cc} เท่ากับ 9 โวลต์ และจากสเปคของไอซี 555 ค่าของ $I_{threshold(max)}$ เท่ากับ 0.25 ไมโครแอมป์ เพราะฉะนั้น

$$(R_A + R_B)_{max} = (9 - 6) V/0.25 \mu A$$

$$(R_A + R_B)_{max} = 12 \text{ M}$$

ซึ่งในทางปฏิบัติแล้วค่า $R_A + R_B$ ควรมีค่าต่ำกว่า $(R_A + R_B)_{max}$ มากๆ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพราะฉะนั้น $R_A + R_B \ll 12 \text{ M}\Omega$ (3.10)

สำหรับในวิชานี้นิพนธ์กำหนดให้ $t_z = 3 \text{ us}$, $t_y = 2 \text{ us}$, $c = 500 \text{ PF}$ เมื่อใช้สมการ (3.4) หาค่า R_B จะได้

$$R_B = 5772 \ \Omega \quad 2 < t_z$$

และใช้สมการ (3.7) หาค่า $R_A + R_B$ จะได้

$$R_A + R_B = 8658 \ \Omega \quad 3 < t_y$$

เพราะฉะนั้นสมการ (3.10) เป็นจริง

เพราะฉะนั้น $R_A = 2886 \ \Omega$

เลือกใช้ค่าใกล้เคียงเพื่อให้เหมาะสมกับการปฏิบัติ สามารถเลือกใช้ $R_A = 3 \text{ K}\Omega$,

$R_B = 5.6 \text{ K}\Omega$, $C = 500 \text{ PF}$



3.3.2 การออกแบบหน่วยสร้างสัญญาณควบคุม


หน่วยสร้างสัญญาณควบคุมนี้รับขบวนพัลส์ (ซึ่งเรียกว่า คลอคพัลส์: Clock Pulse) จากหน่วยกำเนิดขบวนพัลส์ มาทำให้เป็นสัญญาณควบคุม สัญญาณควบคุมที่สร้างได้จะมีแรงดันเปลี่ยนแปลงอยู่ระหว่าง 0 ถึง +9 โวลต์ สัญญาณควบคุมนี้มีอยู่ 4 ชุด พัลส์ของสัญญาณควบคุมที่อยู่ในชุดข้างเคียงกันจะเกิดขึ้นที่เวลาห่างกัน 2 μ sec และพัลส์ของสัญญาณควบคุมชุดเดียวกันจะเกิดขึ้นที่เวลาห่างกัน 20 μ sec เวลาที่ใช้ในการลุ่มตัวอย่างสัญญาณข่าวสาร (t_s) จะเป็นเวลาที่สัญญาณควบคุมมีค่าแรงดันเท่ากับ 9 โวลต์ ค่า t_s นี้มีค่าเท่ากับ 3 μ sec

ในวิทยานิพนธ์นี้ หน่วยสร้างสัญญาณควบคุมประกอบด้วยวงจรรวม 3 ตัว ทำงานร่วมกัน วงจรทั้งสามนี้เป็นวงจรรวมชนิด CMOS (Complementary Metal Oxide Semiconductor Integrated Circuit) วงจรรวม 3 ตัวที่ใช้ได้แก่ วงจรรวม 4017, 4009, และ 4011

4017 : วงจรรวมนี้เป็นวงจร 5 Stage Johnson Decade Counter and an Output Decoder วงจรนี้จะทำงานในขณะที่สัญญาณคลอคพัลส์เปลี่ยนสถานะจากศูนย์ไปเป็นการทำงานหนึ่ง และให้สัญญาณออกที่ขา Decoded Output "0" ถึง "9" โดยมีไคอะแกรมเวลาดังแสดงไว้ในรูปที่ 3.5

ถ้ามีแรงดันขวทที่ขาริเซ็ท (Reset) และที่ขาคลอเค็นเอเบิล (Clock enable) มีแรงดันเป็นศูนย์เมื่อใด วงจรรวมจะรีเซ็ทตัวเองโดยที่ขา "0" จะเปลี่ยนจากสถานะเดิมเมื่อคลอคพัลส์เปลี่ยนจากแรงดันศูนย์ไปเป็นขวท และเริ่มต้นทำงานในรอบใหม่


การทำงานในรอบหนึ่งเป็นดังนี้คือ เมื่อสัญญาณคลอคพัลส์ป้อนให้กับขาคลอค (14) ถ้าแรงดันที่ขาริเซ็ท (15) และขาคลอเค็นเอเบิล (13) เป็นศูนย์ สัญญาณติโคทเอ้าท์พุท "0" ซึ่งได้จากขา 3 ของวงจรรวมจะมีสถานะเป็น 1 (เป็นค่าแรงดันขวทค่าหนึ่งขึ้นอยู่กับค่าแรงดันที่ป้อนให้กับขา V_{DD} และ V_{SS}) เมื่อคล็อคแรกในสัญญาณคลอคพัลส์ผ่านเข้ามา 1 ลูกคลื่น และจะเป็นศูนย์เมื่อมีลูกคลื่นที่ 3 เริ่มเข้ามาซึ่งในขณะเดียวกันนี้มีสัญญาณติโคทเอ้าท์พุท "2" ที่ได้จากขาที่ 4 ของวงจรรวมจะมีสถานะเป็น 1 และจะมีสถานะเป็นศูนย์เมื่อลูกคลื่นลูกที่ 4 เริ่มเข้ามา สัญญาณติโคทเอ้าท์พุท "0" ถึง "9" จะผลัดกันมีค่าเป็น 1 ตามจำนวนลูกคลื่นที่ผ่านเข้ามาที่ขา Clock จนครบ 10 ลูกคลื่นแล้วขาติโคทเอ้าท์พุท "0" จะเริ่มเป็น 1 ใหม่เมื่อมีคล็อคที่ 11 เริ่มเข้ามา วงจรรวมนี้จะทำงานเป็นรอบเช่นนี้เรื่อยไป ถ้ามีแรงดันขวทเข้าที่ขาคลอเค็นเอเบิลและที่ขาริเซ็ท เป็นศูนย์เมื่อใดจะทำให้แรงดันขาออกที่ขาติโคทเอ้าท์พุท




รูปที่ 3-5 แสดงไทม์แกรมเวลาของ 4017

ซึ่งมีสถานะเป็น 1 อยู่คงสถานะเป็นหนึ่งต่อไปจนกระทั่งแรงดันที่ขาคลอคเอนเอเบิลมีค่าเป็นศูนย์ ในขณะที่ถ้ามีคลื่นลูกใหม่เข้ามาที่ขาที่ Clock แรงดันที่ขาติโคทเอ้าท์ทุกที่มีสถานะเป็น 1 จะเปลี่ยนเป็นศูนย์ ในขณะที่เดียวกันแรงดันที่ขาติโคทเอ้าท์ทุกขาต่อไปจะมีสถานะเป็น 1 วงจรรวมนี้จะทำงานต่อไปจนครบรอบ

ในวิทยานิพนธ์นี้ต้องการให้วงจรทำงานเพียงบางลูกคือ ให้นำลูกคลื่นเพียง 4 ลูก แล้วให้เริ่มต้นรอบใหม่เมื่อลูกคลื่นที่ 5 เริ่มเข้ามาที่ขา Clock เราสามารถใช้วงจรรวม 4017 นี้ทำงานได้โดยนำแรงดันที่ออกจากขาติโคทเอ้าท์ "4" ไปป้อนเข้ามาที่ขา RESET และ ต่อขา CLOCK ENABLE ลงกราวด์ เมื่อคลื่นลูกที่ 5 ผ่านเข้ามาที่ขา CLOCK แรงดันที่ขาติโคทเอ้าท์ "0" จะเปลี่ยนสถานะเป็น 1 ที่เป็นเช่นนี้เพราะมีแรงดันจากขาติโคทเอ้าท์ "4" ไปรีเซ็ตทำให้ขา "0" เปลี่ยนสถานะเป็น 1 ตามต้องการ




รูปที่ 3-6ก แสดงการนำ 4017 มาใช้งาน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้
รูปที่ 3-6ข แสดงสัญญาณเอาท์พุทที่จุดต่างๆ ของวงจรรูป 3-6ก

4009 : วงจรนี้ประกอบด้วยอินเวอร์ทเตอร์ (Inverter) 6 ตัว รวมอยู่ในวงจรรวมเดียวกัน ดังแสดงในรูปที่ 3.7 อินเวอร์ทเตอร์แต่ละตัวทำหน้าที่กลับสัญญาณที่เข้ามาให้ต่างไปจากเดิม 180 องศา สัญญาณเอาต์พุตที่ได้รับมีค่าแรงดันเปลี่ยนแปลงอยู่ระหว่าง 0 กับ $+V_{CC}$ และเราสามารถเลือกค่าแรงดันเอาต์พุตได้โดยการปรับค่าแรงดัน $+V_{CC}$



รูปที่ 3-7 แสดงตำแหน่งอินเวอร์ทเตอร์ภายใน 4009

4011 : วงจรรวมนี้ภายในประกอบด้วย 2 INPUT NAND GATE 4 ตัวอยู่ในวงจรรวมเดียวกันดังแสดงในรูปที่ 3.8 NAND GATE แต่ละตัวจะให้สถานะต่ำเมื่อมีแรงดันบวก 5 ถึง 9 โวลต์เข้ามาที่ขาอินพุตทั้งสองของ NAND GATE แรงดันที่จุดเอาต์พุตจะมีค่าเท่ากับ V_{DD} แต่ถ้าแรงดันเข้าที่ขาอินพุตของ NAND GATE ขาใดขาหนึ่งหรือทั้งสองขาเป็นศูนย์แรงดันออก จะมีค่าเท่ากับบวก V_{DD}



รูปที่ 3-8 แสดงตำแหน่ง NAND GATE ภายใน 4011

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยการต่อให้วงจรทั้งสามตัว คือ 4017, 4009, 4011 ทำงานร่วมกันดังแสดงในรูปที่ 3-9 ได้เป็นหน่วยสร้างสัญญาณควบคุมที่สามารถให้สัญญาณควบคุมได้ตามความต้องการดังแสดงในรูป 3-10

การทำงานของวงจรสร้างสัญญาณควบคุม


โดยการนำสัญญาณคลอคพัลส์ดังแสดงในรูป 3-10 ก ซึ่งได้จากหน่วยกำเนิดขบวนพัลส์ผ่านวงจรถอนอินเวอร์เตอร์ (4009) จะได้แรงดันเอาท์พุทเป็นสัญญาณคลอคพัลส์กับเฟสไปจากเดิม 180 องศาดังแสดงในรูป 3-10 ก เมื่อนำสัญญาณคลอคพัลส์ที่กลับเฟสแล้วนี้ไปป้อนเข้าที่ขา 14 ของวงจรรวม 4017 วงจรรวมนี้จะให้แรงดันเอาท์พุทที่ขา 1, 2, 3 และ 7 ที่มีลักษณะดังแสดงในรูปที่ 3-10 แล้วนำเอาสัญญาณเอาท์พุทที่ได้รับนี้ไปป้อนเข้าที่ขาใดขาหนึ่งของวงจรรวม NAND GATE (4011) แต่ละตัว ในขณะที่ขาอีกข้างหนึ่งของวงจรรวม NAND GATE แต่ละตัวจะถูกป้อนด้วยสัญญาณคลอคพัลส์ เมื่อนำแรงดันเอาท์พุทของ NAND GATE แต่ละตัวไปผ่านวงจรถอนอินเวอร์เตอร์ จะได้สัญญาณเอาท์พุทตามรูปที่ 3-10 ซึ่งเป็นสัญญาณควบคุมที่ต้องการ

3.3.3 วงจรสุ่มสัญญาณ (Sampling Circuit)

วงจรสุ่มสัญญาณที่นำมาใช้ในวิทยานิพนธ์นี้ต้องมีความกว้างของย่านความถี่นั้นมากพอที่จะให้ความถี่ตั้งแต่ 300-3400 Hz ผ่านได้สะดวก ความต้านทานของวงจรสุ่มสัญญาณในขณะที่ยอมให้สัญญาณข่าวสารผ่านออกไปมีค่าน้อย และค่าความต้านทานนี้จะมีค่ามากในขณะที่ไม่ยอมให้สัญญาณผ่าน วงจรสุ่มสัญญาณนี้สามารถให้สัญญาณข่าวสารที่มีขนาดแรงดันเปลี่ยนแปลงอยู่ระหว่าง +5 โวลต์ -5 โวลต์ผ่านได้โดยสะดวก


ในวิทยานิพนธ์นี้เลือกใช้วงจรรวม 4016 เป็นวงจรสุ่มสัญญาณที่ประกอบด้วยแอนาล็อกสวิตช์ (Analog Switch) 4 ตัวในวงจรรวมเดียวกันดังแสดงในรูปที่ 3-11 แอนาล็อกสวิตช์แต่ละตัวอาศัยการทำงานระหว่าง P Channel กับ N Channel ค่าความต้านทานของสวิตช์นี้มีค่ามากกว่า 80 M Ω เมื่อสวิตช์ไม่นำกระแส (สวิตช์เปิด) ในขณะที่สวิตช์นำกระแส (สวิตช์ปิด) ความต้านทานมีค่าประมาณ 300 Ω โดยที่สวิตช์จะปิดก็ต่อเมื่อมีแรงดันควบคุมมาทำให้แรงดันที่ขาควบคุมมีค่าเป็นบวก และสวิตช์จะเปิดเมื่อมีแรงดันควบคุมมาทำให้แรงดันที่ขาควบคุมมีค่าเป็นลบ สัญญาณข่าวสารจะผ่านแอนาล็อกสวิตช์ไปได้ในช่วงเวลาที่ขาควบคุมมีแรงดันเป็นบวกเท่านั้น การให้แรงดันควบคุมกับขาควบคุมของแอนาล็อกสวิตช์นั้นจะใช้ Capacitive Coupling ทั้งนี้เพื่อให้มีแรงดันที่ควบคุมมีลักษณะเหมาะสมกับไฟเลี้ยง 4016

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3-9 วงจรสร้างสัญญาณความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 8-10 แสดงการจัดเวลาของหน่วยสร้างสัญญาณควบคุม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 8-11 แสดงตำแหน่งลิวซ์ภายใน 4016
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบขั้วส่วน Capacitive Coupling

ในการออกแบบจะใช้วงจร RC ในลักษณะของวงจรกรองความถี่สูงผ่าน (High-Pass Filter) ดังรูปที่ 3-12 ซึ่งได้แสดงในลักษณะสัญญาณอินพุตและเอาต์พุตของวงจรส่วนนี้ไว้ด้วย



รูปที่ 3-12 แสดงลักษณะของส่วน Capacitive Coupling

พิจารณารูปที่ 3-13 ซึ่งแสดงสัญญาณเอาต์พุตเมื่ออยู่ในสภาวะสมดุล



รูปที่ 3-13 แสดงลักษณะสัญญาณเอาต์พุตของส่วน Capacitive Coupling

จะสามารถเขียนสมการที่เกี่ยวข้องในการหาค่า $V_1 - V_4$ ได้ดังนี้

$$V_1 = V + V_4 \quad (3.11)$$

$$V_2 = V_1 e^{-t_1/RC} \quad (3.12)$$

$$V_3 = V_2 - V \quad (3.13)$$

$$V_4 = V_3 e^{-t_2/RC} \quad (3.14)$$

สำหรับวิธานิพนธ์กำหนดให้ $t_1 = 3 \text{ us}$, $t_2 = 17 \text{ us}$

ลักษณะสัญญาณเอาต์พุตนี้จะนำไปควบคุมการเปิดปิดของแอนนาลอกสวิตช์ภายในวงจรรวม CMOS 4016 ดังนั้นระดับสัญญาณในสถานะเดียวกันไม่ควรแตกต่างกันมากนัก

กำหนดให้ $V_2 = 0.95 V_1$

เอกสารจาก (3.12) จะได้ สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแคว 0.95V₁ = V₂ e^{-t₁/RC} ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$RC = -t_r / \ln 0.95$$

$$RC = 5.85 * 10^{-6}$$

แทนค่า $V = 9$ โวลต์ แล้วแก้สมการจะได้


$$V_1 = 7.84 \text{ โวลต์}$$

$$V_2 = 7.45 \text{ โวลต์}$$

$$V_3 = -1.55 \text{ โวลต์}$$

$$V_4 = -1.16 \text{ โวลต์}$$

และเพราะสัญญาณควบคุมนี้ไม่ควรมีค่าเกิน V_{DD} หรือต่ำกว่า V_{SS} ดังนั้นต้องลดระดับ V_1 ลงให้ต่ำกว่า $+5$ V โดยที่การลดระดับสัญญาณ V_1 นี้ไม่ทำให้ V_3 มีค่าต่ำกว่า V_{SS} ถ้ากำหนดให้ V_1 ลดระดับลง 2 V เราจะได้วงจรใหม่ดังรูปที่ 3-14



รูปที่ 3-14 แสดงวงจรส่วนคาปาซิทีฟคัปปลิ่ง

โดยที่ R_1 และ R_2 จะกำหนดระดับแรงดันดิจิทัลโวลเตจที่เอาต์พุตเท่ากับ -3 V ซึ่งจะเกิดผลให้ระดับโวลเตจที่เอาต์พุตลดลงจากเดิม 3 V จากวงจรจะเห็นว่าถ้าต้องการให้มิตติโวลเตจที่เอาต์พุต -3 V ค่าอัตราส่วน R_1/R_2 จะต้องเท่ากับ $3/2$ ดังนั้นถ้ากำหนดให้ $R_2 = 100k$ แล้ว $R_1 = 150k$

จากสมการที่ (3.15)

$$RC = 5.85 * 10^{-6}$$

ในที่นี้

$$R = R_1 // R_2 = (100 * 150) / (100 + 150) k = 60k\Omega$$

เพราะฉะนั้น

$$C = 5.85 * 10^{-6} / 60 k = 975 \text{ PF}$$

สามารถใช้

$$C = 1000 \text{ PF}$$

เพราะฉะนั้นจะได้ระดับโวลเตจที่เอาต์พุตใหม่คือ

$$V_1 = 4.84 \text{ Volt}$$


$$V_2 = 4.45 \text{ Volt}$$

$$V_3 = -4.55 \text{ Volt}$$

$$V_4 = -4.16 \text{ Volt}$$


3.3.4 วงจรเอาต์พุตบัฟเฟอร์แอมพลิฟายเออร์ (Output Buffer Amplifier)

เพื่อลดผลกระทบกระเทือนของสายส่งที่จะเกิดกับเครื่องส่งในที่นี้จึงเพิ่มวงจรเอาต์พุตบัฟเฟอร์แอมพลิฟายเออร์ขึ้นอีกชุดหนึ่ง โดยใช้วงจรรวม LF 351 (วงจรรวมเบอร์นี้เป็น Monolithic JFET Input Operational Amplifier) โดยการต่อวงจรให้ทำงานเป็นวงจร Voltage follower ดังรูปที่ 3-15



รูปที่ 3.15 แสดงการนำไอซีเบอร์ LF 351 มาใช้งานเป็น BUFFER

การทำงานของวงจรในรูปที่ 3-15 นี้เข้าใกล้ Ideal Voltage Follower มาก ลักษณะทางออกจะมีลักษณะตามลักษณะทางเข้าตลอดเวลาดังนี้ $V_o = V_i$ การใช้ JFET Input Operational Amplifier ทำให้ Input Impedance ของวงจรมีค่าสูงมาก ดังนั้นผลกระทบจากสายส่งที่มีถึงเครื่องส่งจึงมีค่าน้อยมาก และเมื่อนำส่วนต่างมาประกอบกันเป็นเครื่องส่ง จะได้วงจรที่สมบูรณ์ดังแสดงไว้ในรูปที่ 3-16



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 การออกแบบเครื่องรับ 3 ช่องสัญญาณในระบบการรวมสัญญาณโดยการแบ่งเวลา
การแบ่งเวลา การออกแบบเครื่องรับแบ่งออกเป็น 4 ส่วน คือ :-

- 3.4.1 การออกแบบวงจรแยกสัญญาณซินโครไนซ์
- 3.4.2 การออกแบบหน่วยสร้างสัญญาณควบคุม
- 3.4.3 การออกแบบวงจรแยกสัญญาณ
- 3.4.4 การออกแบบวงจรผ่านย่านความถี่ต่ำ 0-3.4 kHz

3.4.1 การออกแบบวงจรแยกสัญญาณซินโครไนซ์

วงจรแยกสัญญาณซินโครไนซ์ที่สร้างขึ้นนี้ ต้องสามารถแยกสัญญาณซินโครไนซ์ สัญญาณซินโครไนซ์ที่ส่งร่วมมากับตัวอย่างของสัญญาณข่าวสาร ซึ่งอยู่ในรูปของสัญญาณซินโครไนซ์ที่ส่งร่วมมากับตัวอย่างของสัญญาณข่าวสาร ซึ่งอยู่ในรูปของ PAM - TDM (Pulse Amplitude Modulation Time Division Multiplexing) ที่มาถึงเครื่องรับได้ และสัญญาณซินโครไนซ์ที่แยกออกนั้นจะต้องมีรูปร่างลักษณะ เหมือนกับสัญญาณซินโครไนซ์ที่ส่งมา

ในวิทยานิพนธ์เราใช้วงจรรวม 4011 ซึ่งภายในประกอบด้วย 2 INPUT NAND GATE 4 ตัว อยู่ในวงจรรวมเดียวกัน โดยต่อวงจรให้ทำงานตามรูปที่ 3-17



รูปที่ 3.17 แสดงวงจรแยกซิงค์โดยใช้ NAND GATE

การทำงานของวงจรแยกสัญญาณซินโครไนซ์

ในการส่งสัญญาณ กำหนดให้ ตัวอย่างของสัญญาณข่าวสารมีขนาดความ

สูงที่สุดน้อยกว่าสัญญาณซินโครไนซ์ประมาณ 2 โวลต์ ดังนั้น ในช่วงเวลาที่ตัวอย่างของสัญญาณค่า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข่าวสารผ่านเข้ามา สัญญาณทางออกของ NAND GATE ตัวแรกจึงมีค่า 9 โวลต์ และในช่วงเวลาที่สัญญาณอินพุตในซึ่งมีขนาดความสูงประมาณ 5 โวลต์ ผ่านเข้ามา NAND GATE ตัวแรกจะให้สัญญาณทางออกมีค่าเป็น 0 โวลต์ เมื่อนำสัญญาณทางออกนี้ไปผ่านวงจรรีจิสเตอร์ วงจรรีจิสเตอร์นี้จะทำหน้าที่กลับเฟสของสัญญาณที่เข้ามาให้ต่างไปจากเดิม 180 องศา ดังนั้นสัญญาณทางออกจากวงจรรีจิสเตอร์จึงเป็นสัญญาณซินโครไนซ์ที่แยกออกจากสัญญาณรวมตามต้องการ

3.4.2 การออกแบบหน่วยสร้างสัญญาณควบคุม

หน่วยสร้างสัญญาณควบคุมนี้ รับพัลส์ซินโครไนซ์จากวงจรมแยกสัญญาณเชิงซินโครไนซ์นำมาสร้างเป็นสัญญาณควบคุมสัญญาณควบคุมที่สร้างได้นี้มีลักษณะ เป็นพัลส์รูปสี่เหลี่ยมผืนผ้า ระดับแรงดันเปลี่ยนแปลงอยู่ระหว่าง 0 ถึง 9 โวลต์ สัญญาณควบคุมนี้มีอยู่ 4 ชุด และเพื่อและเพื่อให้การทำงานของเครื่องส่งและเครื่องรับ เป็นจังหวะสัมพันธ์กันในที่นี้ใช้สัญญาณควบคุมที่สร้างขึ้นชุดที่ 1 เป็นสัญญาณเปรียบเทียบกับสัญญาณซินโครไนซ์ ที่ได้รับจากวงจรมแยกสัญญาณซินโครไนซ์ สัญญาณทั้งสองจะต้องมีเฟสตรงกัน

ในวิทยานิพนธ์นี้ หน่วยสร้างสัญญาณควบคุมทางเครื่องรับประกอบด้วย วงจรรวม 4 ตัว ทำงานร่วมกัน วงจรรวมทั้ง 4 ตัวเป็นวงจรรวมชนิด CMOS ได้แก่ วงจรรวม 4046, 4009, 4017 และ 4011


4046: วงจรรวมนี้เป็น Micropower Phase-Locked Loop ประกอบด้วยวงจรรวม A Low Power Linear, Voltage-Controlled Oscillator (VCO), A Source Follower, A Zener Diode และ Phase Comparator 2 ตัว ดังแสดงเอาไว้ในรูปที่ 3-18

โวลเตจคอนโทรลลอสซิลเลเตอร์ (VCO) ของ 4046 สามารถผลิตความถี่ได้ในย่านตั้งแต่ ตีซีไปจนถึงความถี่ในย่านของเมกกะเฮิรตซ์ โดยขึ้นอยู่กับค่าของรีซิสเตอร์ คาปาซิเตอร์ ที่ต่ออยู่ภายนอกไอซี และค่าของไฟเลี้ยงวงจรความถี่ต่ำสุดของการออสซิลเลทชันขึ้นอยู่กับค่าของ ตัวต้านทาน R_2 ที่ขา 12 และความถี่สูงสุดของการออสซิลเลทชันขึ้นอยู่กับค่าของ R_1 ที่ขา 11 และค่าของไฟเลี้ยงวงจร การทำงานของออสซิลเลเตอร์ (V_{DD} สามารถควบคุมได้ด้วยระดับโลจิกที่ขา 5 ถ้าต่อขา 5 ของ 4046 เข้ากับไฟบวก (V_{DD}) ออสซิลเลเตอร์จะไม่ทำงานและถ้าต่อขา 5 ลงกราวด์ (V_{SS}) ออสซิลเลเตอร์ก็จะทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

100k
90k



4046B BLOCK DIAGRAM

รูปที่ 3.18 แสดงบล็อกไดอะแกรมภายใน 4046

วงจรภายในของ 4046 ประกอบด้วยเฟสคอมพาราเตอร์ 2 คือตัวเฟสคอมพาราเตอร์ I หรือ โลว์นอยซ์ เฟสคอมพาราเตอร์ ซึ่งมีเอาต์พุตออกที่ขา 2 และเฟสคอมพาราเตอร์ II หรือไวด์แบนด์เฟสคอมพาราเตอร์ ซึ่งมีเอาต์พุตออกที่ขา 13 โดยเฟสคอมพาราเตอร์ทั้งสองมีอินพุตร่วมกันอยู่ ในการใช้งานเฟสคอมพาราเตอร์ตัวใดก็นำลูปฟิลเตอร์ไปต่อเข้ากับเอาต์พุตของเฟสคอมพาราเตอร์นั้น สำหรับในการใช้งาน 4046 ในหน่วยสร้างสัญญาณควบคุมของเครื่องรับนี้จะใช้ไวด์แบนด์เฟสคอมพาราเตอร์ เพราะอินพุตพลัสที่นำมาเปรียบเทียบกับไม่ได้มีคิวตี้ไช้แค่ 50% ในขณะที่การเปรียบเทียบเฟสของโลว์นอยซ์เฟสคอมพาราเตอร์ต้องเป็นพลัสที่คิวตี้ไช้แค่ 50% เท่านั้น

สำหรับความถี่ของ VCO จะต้องเท่ากับความถี่ของส่วนกำหนดขบวนพลัสทางเครื่องส่ง การทำงานจึงจะสามารถเข้าจังหวะกันได้พอดี ดังนั้น VCO จะต้องผลิตแรงดันทางออกความถี่ 200 KHz โดยเราสามารถหาค่า R_1 , R_2 , R_3 , C_1 , C_2 ได้จากรางคผลสมบัตินของ 4046 ดังนั้นเราจะได้

$$R_1 = 10 K, R_2 = 100 K, R_3 = 300$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ $C_1 = 1000 PF$, $C_2 = 1 uF$ ตั้ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทำงานของวงจร

ป้อนสัญญาณซินโครไนซ์ที่ได้จาก วงจรแยกสัญญาณซินโครไนซ์ เข้าที่ขา 14 ของวงจรรวม 4046 วงจร Phase Comparator II จะเปรียบเทียบเฟสของสัญญาณกับสัญญาณที่ผ่านเข้ามาทางขั้ว Comparator in ผลต่างของเฟสของสัญญาณทั้งสองนำไปผ่านวงจรผ่านย่านความถี่ต่ำซึ่งประกอบด้วย R_u และ C_2 จะได้แรงดันไฟตรง แรงดันไฟตรงนี้จะป้อนเข้าที่ขั้ว VCO in จะทำให้ VCO สร้างแรงดันทางออกมีความถี่ค่าหนึ่ง ดังแสดงในรูปที่ 3-19 สัญญาณที่ได้นี้ไปผ่านวงจรเหมือนกับวงจรในหน่วยสร้างสัญญาณควบคุมทางด้านเครื่องส่งจะได้สัญญาณซินโครไนซ์ป้อนเข้าที่ขั้ว comparator in ของ 4046 เมื่อนำสัญญาณซินโครไนซ์นี้ไปเปรียบเทียบกับสัญญาณซินโครไนซ์ที่ได้รับมาจากวงจรแยกสัญญาณซินโครไนซ์ ถ้าสัญญาณทั้งสองมีเฟสต่าง กันจะมีสัญญาณผลต่างออกที่ขั้ว Phase comparator II Out สัญญาณที่ได้รับจากผลต่างของเฟสนี้จะไปควบคุมวงจร VCO ให้สร้างสัญญาณทางออกขึ้นที่ขั้ว VCO Out ในทางที่จะทำ ให้ ผลต่างของเฟสมีค่าลดลงจนสัญญาณทั้งสองมีเฟสตรงกัน ในการทดลองนี้เมื่อสัญญาณทั้งสองมีเฟสตรงกันแล้ว ขั้ว VCO in จะมีแรงดันไฟตรงค่าหนึ่งที่ทำให้ VCO สร้างความถี่ค่าคงที่ไว้ (ในการทดลองมีความถี่เท่ากับ 200 kHz) ตรวจจับที่ความถี่ของสัญญาณซินโครไนซ์ไม่เปลี่ยนแปลง ในขณะที่เดียวกันหน่วยสร้างสัญญาณควบคุมทางด้านเครื่องรับจะให้สัญญาณควบคุมสำหรับช่องสัญญาณที่ 1, 2, และ 3 ออกมาด้วย นำสัญญาณนี้ไปใช้ปิดเปิดสวิตช์ให้สัญญาณข่าวสารออกตรงตามช่องสัญญาณที่ส่งมาได้ตามต้องการ

3.4.3 การออกแบบวงจรแยกสัญญาณ

ในที่นี้วงจรแยกสัญญาณใช้แอนนาล็อกสวิตช์ 4016 เช่นเดียวกับกับวงจรส่งสัญญาณทางด้านเครื่องส่งโดยการนำสัญญาณควบคุมของแต่ละช่องสัญญาณป้อนเข้าที่ขาควบคุมของแอนนาล็อกสวิตช์แต่ละตัว นำสัญญาณรวมที่ส่งมายังเครื่องรับป้อนเข้าที่ขั้วทางเข้าของแอนนาล็อกสวิตช์ทั้งสามตัวเราจะได้ตัวอย่างสัญญาณเป็นสัญญาณข่าวสารที่ไม่ต่อเนื่อง และเมื่อนำสัญญาณนี้ไปผ่านวงจรความถี่ต่ำผ่าน ก็จะได้สัญญาณข่าวสารมีลักษณะคล้ายกับสัญญาณข่าวสารที่ส่งมาในแต่ละช่องสัญญาณ

TIME DIVISION MULTIPLEXING RECEIVER CONTROL CIRCUIT



รูปที่ 3-19 แสดงวงจรสร้างสัญญาณควบคุมของเครื่องรับ

3.4.4 วงจรผ่านย่านความถี่ต่ำ 0 - 3.4 kHz

วงจรมีไว้เพื่อป้องกันสัญญาณที่มีความถี่สูงกว่า 3.4 kHz เข้ามารบกวนสัญญาณ TDM ที่ได้รับทางเครื่องรับ และเป็นการทำให้สัญญาณเสียงที่รับได้ต่อเนื่องอีกด้วย วงจรผ่านย่านความถี่ต่ำนี้สร้างขึ้นเพื่อใช้ในย่านความถี่ค่อนข้างต่ำ ดังนั้นการใช้ตัวความต้านทาน (R), ตัวเหนี่ยวนำ (L), และตัวเก็บประจุ (C) ประกอบขึ้นเป็นวงจรมีความถี่ต่ำนี้จึงไม่สะดวกในทางปฏิบัติ เนื่องจากตัวเหนี่ยวนำมีขนาดใหญ่ ในที่นี้เราจึงใช้วงจร Active filter แทน

การออกแบบส่วนกรองความถี่ต่ำผ่าน (LOW-PASS FILTER)

ในการออกแบบจะกำหนดให้ cut-off frequency สูงกว่าความถี่สูงสุดของสัญญาณข่าวสารซึ่งก็คือ 3.4 kHz ดังนั้นถ้ากำหนดให้ที่ความถี่ 5 kHz ยอมให้เกิด Maximum Loss 1 dB ดังนั้นจากสมการของ Loss Function ของ 4th - order LP normalized Butterworth Approximations คือ

$$(s^2 + 0.76537 s + 1)(s^2 + 1.8447 s + 1)$$

กำหนด MAXIMUM LOSS (A_{max}) 1 dB ที่ 5 kHz

$$\omega_p = 2\pi f = 30 \text{ k rad/sec}$$

และจาก

$$\epsilon = (10^{0.1 A_{\max}} - 1)^{1/2}$$

$$\epsilon = (10^{0.1(1)} - 1)^{1/2}$$


แทนค่า s ใน Loss Function ด้วย

$$s(\epsilon^{1/n})/\omega_p = s(0.509)^{1/4} / 30 \text{ k} = 2.8155 \times 10^{-5} s$$

จะได้ denormalized LP Approximation Function คือ

$$H(s) = \frac{(s^2 + 27184 s + 1261489437)}{1261489437} \frac{(s^2 + 65627.73 s + 1261489437)}{1261489437}$$

เมื่อได้ Loss Function ของเงื่อนไขที่ต้องการแล้วก็จะสามารถนำไปสร้างเป็นวงจรได้โดยในวิทยานิพนธ์จะใช้วงจร Sallen and Key low-pass circuit มาต่อ cascade กับ 2 ชุด เพื่อให้ได้ Loss Function ที่ต้องการดังรูปที่ 3-20



รูปที่ 8-20 แสดงวงจรกรองความถี่ต่ำ

สมการ Gain Function ของ low-pass order 2

$$\text{GAIN } 1 = \frac{K}{s^2 + \omega_p s/Q_p + \omega_p^2}$$

และเพราะว่า Gain function คือ ส่วนกลับของ Loss Function

กำหนดให้ Gain Function ของขดที่ 1 (GAIN 1) คือ

$$\text{GAIN } 1 = \frac{1261489437}{(s^2 + 27164 s + 1261489437)}$$

และ Gain Function ของขดที่ 2 (GAIN 2) คือ

$$\text{GAIN } 2 = \frac{1261489437}{(s^2 + 65627.73 s + 1261489437)}$$

จะได้

$$\omega_{p1} = \omega_{p2} = 35.5 \text{ k rad/sec}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

$$Q_p = 1.3066$$

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Q_2 = 0.5412$$

ในการหาค่าอุปกรณ์ต่างๆ นั้น ถ้าเรากำหนดให้ซาเรกาดิไซน์ (Saraga's Design)

$$C_2 = 1, C_1 = \sqrt{3} * Q_2, R_2 / R_1 = Q_2 / \sqrt{3}$$

จะได้

$$R_2 = 1/\sqrt{3}W_p, R_1 = 1/Q_2W_p, k = 4 / 3$$

เพราะฉะนั้นเราจะได้อุปกรณ์ต่างๆ ดังนี้

ชุดที่ 1	ชุดที่ 2
C1 = 2.263 F	C1 = 0.973 F
C2 = 1 F	C2 = 1 F
R1 = 2.155 * 10 ⁻⁵ Ω	R1 = 5.2 * 10 ⁻⁵ Ω
R2 = 1.625 * 10 ⁻⁵ Ω	R2 = 1.625 * 10 ⁻⁵ Ω

และสำหรับค่า

$$K = 1 + r_2/r_1 = 4/3$$

สามารถกำหนดให้

$$r_2 = 1, r_1 = 3$$

ค่าต่างๆ ที่คำนวณได้สามารถนำมา scale เพื่อให้ได้ค่าที่เหมาะสมในทางปฏิบัติด้วยการนำค่า C ทหารด้วยค่า scale และนำค่า R คูณด้วยค่า scale ทุกตัวในแต่ละชุด ในที่นี้จะใช้ 45454545.5 เป็นค่า scale ทั้ง 2 ชุด

ชุดที่ 1	ชุดที่ 2
C1 = 0.005 uF	C1 = 0.0022 uF
C2 = 0.0022 uF	C2 = 0.0022 uF
R1 = 9.8 kΩ	R1 = 23.64 kΩ
R2 = 7.38 kΩ	R2 = 7.38 kΩ

สำหรับค่า r₁ และ r₂ สามารถ scale ด้วยค่า 5000 ทั้ง 2 ชุด

$$r_1 = 15 k\Omega, r_2 = 5 k\Omega$$

สุดท้ายเมื่อนำส่วนทั้งหมดที่ออกแบบไว้มาประกอบเป็นเครื่องรับจะได้วงจรที่สมบูรณ์ ดังแสดงเอาไว้ในรูปที่ 3- 21

บทที่ 4

การทดสอบการทำงานของระบบ

เมื่อนำวงจรแต่ละหน่วยที่ได้ออกแบบและสร้างไว้แล้วในบทที่ 3 มาประกอบกันให้ทำงานเป็นเครื่องส่ง และเครื่องรับระบบ PAN-TDM จะได้เป็นวงจรดังแสดงรายละเอียดเอาไว้ในรูปที่ 4.1 ได้ทำการทดสอบการทำงานของระบบโดยเริ่มทดสอบที่หน่วยกำเนิดขบวนพัลส์ออกที่ขาที่ 3 ของวงจรรวม LM 555 มีลักษณะดังแสดงเอาไว้ในรูปที่ 4.1 ความถี่ของสัญญาณนี้มีค่า 200 kHz เมื่อนำขบวนพัลส์นี้ไปป้อนให้กับหน่วยสร้างสัญญาณควบคุมทางด้านเครื่องส่ง จะได้สัญญาณควบคุมออกจากหน่วยสร้างสัญญาณควบคุมนี้ 4 ชุด โดยสัญญาณควบคุมที่อยู่ภายในชุดเดียวกันจะเกิดขึ้นที่เวลาห่างกัน 20 μsec และสัญญาณควบคุมชุดที่อยู่ข้างเคียงกันจะเกิดขึ้นด้วยเวลาห่างกัน 2 μsec . ดังแสดงเอาไว้ใน รูปที่ 4.1, 4.2, 4.3 และ 4.4 สัญญาณควบคุมที่สร้างได้แต่ละชุดนี้ได้นำไปป้อนผ่านวงจร capacitive coupling ไปยังขาควบคุมของแอนนาล็อกสวิทช์แต่ละตัว


ในขณะที่เดียวกันที่ขาแรงดันทางเข้าของแอนนาล็อกสวิทช์ ที่ได้รับสัญญาณควบคุมชุดที่ 1 ป้อนแรงดันไฟตรง + 5 โวลต์เอาไว้ แรงดันทางออกที่ได้รับจากแอนนาล็อกสวิทช์ตัวนี้จะมีลักษณะเหมือนกับสัญญาณควบคุมชุดที่ 1 แตกต่างกันเพียงขนาดความสูงของแรงดันทางออกมีค่าเป็น + 5 โวลต์ แรงดันทางออกที่ได้รับนี้จะใช้เป็นสัญญาณเซ็นโครไนซ์ ถ้าเราป้อนแรงดันเป็นคลื่นรูปไซน์มีขนาดความสูง 4 โวลต์ (วัดจากยอดต่ำสุด ถึงยอดสูงสุดของคลื่น) และมีความถี่เท่ากับ 300 Hz เข้าที่ขั้วแรงดันทางเข้าของแอนนาล็อกสวิทช์ตัวที่ได้รับสัญญาณควบคุมชุดที่ 2 แรงดันทางออกของแอนนาล็อกสวิทช์ตัวนี้จะเป็นตัวอย่างของสัญญาณคลื่นรูปไซน์ในทำนองเดียวกันที่ขั้วแรงดันทางเข้าของแอนนาล็อกสวิทช์ ตัวที่ได้รับสัญญาณควบคุมชุดที่ 3 เราป้อนแรงดันคลื่นรูปไซน์ มีขนาดความสูง 4 โวลต์ (วัดจากยอดต่ำสุดถึงยอดสูงสุดของคลื่น) ความถี่ 1 kHz และสำหรับแอนนาล็อกสวิทช์ตัวที่ได้รับสัญญาณควบคุมชุดที่ 4 เราป้อนแรงดันมีขนาดความสูง 4 โวลต์ (วัดจากยอดต่ำสุดถึงยอดสูงสุดของคลื่น) ความถี่ 3.4 kHz แรงดันทางออกที่ได้รับจะมีรูปร่างดังแสดงในรูปที่ 4.5 นำสัญญาณที่ได้ในขั้นนี้ไปผ่านวงจรบัฟเฟอร์แอมพลิฟายเออร์แล้วส่งผ่านสายส่งไปยังเครื่องรับต่อไป

เอกสารนี้เป็นเอกสารที่มาจากทางด้านเครื่องรับเป็นสัญญาณรวมคือมีทั้งสัญญาณเซ็นโครไนซ์และตัวอย่าง
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ของสัญญาณข่าวสารอีก 3 ข่าวสาร ที่เครื่องรับมีวงจรแยกสัญญาณซินโครไนซ์ออกจากสัญญาณรวม ได้เป็นสัญญาณคังแสดงในรูปที่ 4.5 นำสัญญาณซินโครไนซ์ที่แยกได้นี้ไปอินให้แกหน่วยสร้างสัญญาณควบคุมทางด้านเครื่องรับสัญญาณที่ได้รับจากหน่วยสร้างสัญญาณควบคุมนี้ เป็นสัญญาณควบคุม 3 ชุด นำสัญญาณควบคุมนี้ไปอินให้กับขาควบคุมของแอนนาลอกสวิทซ์แต่ละตัว สัญญาณที่ได้รับจากสวิทซ์แต่ละตัวจะเป็นตัวอย่างของสัญญาณข่าวสารแต่ละข่าวสารที่ส่งมาคังแสดงเอาไว้ในรูปที่ 4.6 นำสัญญาณที่ได้ในขั้นนี้ไปผ่านวงจรผ่านย่านความถี่ต่ำ สัญญาณที่ได้รับในขั้นสุดท้ายจะเป็นสัญญาณข่าวสารที่ต่อเนื่องเหมือนสัญญาณข่าวสารที่ส่งมาในแต่ละช่อง คังแสดงในรูปที่ 4.7 คือสัญญาณของช่องที่ 2 (ความถี่ 1 MHz) และในรูปที่ 4.8 แสดงการเปรียบเทียบระหว่างสัญญาณข่าวสารที่ส่งมากับสัญญาณข่าวสารที่ได้รับครั้งสุดท้ายจากเครื่องส่ง ส่วนในรูปที่ 4.6 แสดงการเปรียบเทียบระหว่างสัญญาณ ที่ออกจากเครื่องส่งกับสัญญาณที่ได้รับจากสวิทซ์จะเห็นสัญญาณที่ได้รับปนอยู่กับสัญญาณที่ออกจากเครื่องส่งอย่างชัดเจน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1 แสดงการเปรียบเทียบสัญญาณของขบวนพัลส์ (บน) กับสัญญาณควบคุมสัญญาณเชิง ไคร โนซ์ (ล่าง)



รูปที่ 4.2 แสดงการเปรียบเทียบสัญญาณควบคุมสัญญาณเชิง ไคร โนซ์ (บน) กับสัญญาณควบคุมสัญญาณ ช่องที่ 1 (ล่าง)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




5 V / div

10 usec / div

5 V / div

รูปที่ 4.3 แสดงการเปรียบเทียบสัญญาณความถี่สัญญาณเชิงโคไซน์ (บน) กับสัญญาณความถี่สัญญาณช่องที่ 2 (ล่าง)



5 V / div


10 usec / div

5 V / div

รูปที่ 4.4 แสดงการเปรียบเทียบสัญญาณความถี่สัญญาณเชิงโคไซน์ (บน) กับสัญญาณความถี่สัญญาณช่องที่ 3 (ล่าง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




5 V / div

10 usec / div

5 V / div

รูปที่ 4.5 แสดงสัญญาณเอาต์พุตจากเครื่องส่ง (บน) กับสัญญาณที่ได้จากวงจรแยกสัญญาณเชิงค้ทาง
เครื่องรับ (ล่าง)




2 V / div

0.2 ms / div

2 V / div

รูปที่ 4.6 แสดงสัญญาณเอาต์พุตจากเครื่องส่ง (บน) กับสัญญาณPAMที่ได้จากเครื่องรับช่องที่2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




2 V / div

0.2 ms / div

2 V / div

รูปที่ 4.7 แสดงการเปรียบเทียบของสัญญาณPAMที่ได้รับจากเครื่องรับช่องที่2(ล่าง)หลังจากผ่าน วงจรกรองความถี่ต่ำผ่าน(บน)



calibrated

0.2 ms / div

2 V / div

รูปที่ 4.8 แสดงการเปรียบเทียบของสัญญาณเอาท์พุทที่เครื่องรับ(บน) ช่องที่2กับสัญญาณอินพุทที่ เครื่องส่งช่องที่2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดสอบเรื่องครอสทอล์ค (Cross Talk)


ในทางทฤษฎีแล้วนั้น ครอสทอล์คจะไม่เกิดขึ้นในระบบรับส่งสัญญาณ TDM เดส แต่ในทางปฏิบัตินั้นเนื่องจากอุปกรณ์ที่ใช้ในวงจรไม่เป็นอุดมคติ โดยเฉพาะอย่างยิ่งส่วนที่ทำหน้าที่เป็นสวิตช์สัญญาณ (IC 4016) ไม่สามารถให้คุณสมบัติของสวิตช์อย่างแท้จริง จึงเกิดปรากฏการณ์ครอสทอล์คขึ้น ดังแสดงในรูปที่ 4.9 ซึ่งเป็นการแสดงขนาดสัญญาณครอสทอล์คที่เกิดขึ้นในช่องสัญญาณหนึ่ง เมื่อมีสัญญาณที่อีกช่องสัญญาณหนึ่งที่มีความถี่ต่างๆ กัน

การทดสอบผลตอบสนองทางความถี่ของระบบ (Frequency Respond)


ผลตอบสนองทางความถี่ของระบบ จะถูกจำกัดโดยวงจรกรองความถี่ต่ำผ่านผ่านทางค่าน์เครื่องรับเป็นสำคัญ อีกทั้งเราได้กำหนดความถี่ในการสุ่มสัญญาณไว้แล้วว่าเป็น 50 kHz ดังนั้นสัญญาณความถี่สูงสุดของวงจรจะถูกจำกัดว่ามีค่าไม่เกิน 25kHz ในการทดสอบนั้นได้ทำการทดสอบความถี่ของสัญญาณไว้ 10 Hz ถึง 20 kHz โดยครอบคลุมย่านความถี่เสียงทั้งหมดไว้ดังแสดงในรูปที่ 4.10

ความถี่พ่วง (Hz)

ความถี่พ่วง (Hz)



รูปที่ 4.9 แสดงขนาดการสั่นสะเทือนที่ฐานอาคารซึ่งออกแบบตามความถี่ต่างกัน
 (เมื่อความถี่พ่วงข้างเคียงขนาด 4 V_{g-g})



ไม่ว่ากรณีใดก็ตามผู้ส่งงานมีหน้าที่รับผิดชอบในการแก้ไข และต้องแจ้งเจ้าของเอกสารทุกครั้งที่มีการแก้ไข

บทที่ 5

บทสรุปและวิจารณ์

ในวิทยานิพนธ์ ได้กล่าวถึงหลักการและขั้นตอนในการออกแบบเครื่องรับส่งระบบรวมสัญญาณ โดยการแบ่งเวลา โดยได้ทดลองออกแบบเครื่องรับส่ง 3 ช่องสัญญาณ โดยใช้ระบบนี้เป็นตัวอย่างปรากฏว่าวงจรทวงจรทำงานเป็นปกติตลอดการทดลอง แต่ละวงจรให้สัญญาณที่มีรูปร่างลักษณะตามความต้องการคลาดเคลื่อนจากที่ออกแบบเพียงเล็กน้อยในค่าที่ยอมรับได้ ทั้งนี้เป็นเพราะความคลาดเคลื่อนของอุปกรณ์ต่างๆ ตลอดจนความไม่เป็นอุดมคติของอุปกรณ์ต่างๆ ในการออกแบบได้พยายามเลือกใช้วงจรรวมชนิด CMOS เพื่อให้เป็นการประหยัดพลังงานและพยายามเลือกอุปกรณ์ที่หาง่ายในท้องตลาด ตลอดจนราคาของอุปกรณ์ต่างๆ ที่ใช้ราคาต้องไม่แพงเกินไป สำหรับการออกแบบเครื่องรับส่งระบบนี้ ถ้าต้องการให้มีความสามารถของเครื่องรับส่งที่สร้างได้สูงขึ้นกว่าเดิมจำเป็นต้องเลือกอุปกรณ์ใหม่ให้เหมาะสมกับคุณสมบัติที่ต้องการ แต่หลักการออกแบบต่างๆ ยังสามารถใช้ได้

ในการทดลอง เคยทดลองใช้ความถี่ในการส่งสัญญาณมีค่าเท่ากับ 2 เท่าของความถี่สูงสุดของสัญญาณข่าวสาร ปรากฏว่าสัญญาณมีความเพี้ยนสูงมากเมื่อสัญญาณข่าวสารมีความถี่สูงสุด ดังนั้นในทางปฏิบัติจริงๆ แล้วนั้นควรใช้ความถี่ในการส่งตัวอย่างสูงกว่าความถี่สูงสุดของสัญญาณข่าวสารมากกว่าหลายๆ เท่า

สำหรับความยาวของสายส่งที่มีผลต่อการรับสัญญาณของเครื่องรับได้ทำการทดสอบโดยส่งสัญญาณผ่านสายโทรศัณท์ (18 AWG) ยาวประมาณ 30 เมตร ปรากฏว่าสัญญาณที่เอาที่พุกเข้าเครื่องส่งและอินพุทของเครื่องรับที่สัญญาณนอรัปออกมาไม่สามารตกูออกกว่าเป็นสัญญาณอะไร ต่างกับเมื่อใช้สายส่งสั้นๆ ซึ่งสามารถเห็นลักษณะของสัญญาณว่าเป็นสัญญาณที่เกิดจากการรวมกันโดยการแบ่งเวลา แต่เมื่อคสัญญาณเอาที่พุกของเครื่องรับ (เอาที่พุกของส่วน LOW-PASS FILTER) ปรากฏว่าสัญญาณเหมือนกับสัญญาณอินพุท ที่เครื่องส่งเช่นเดียวกับเมื่อใช้สายส่งสั้นๆ หมายความว่าสำหรับสายส่งที่ไม่ยาวมากนัก เราสามารถไม่คิดผลที่เกิดจากความยาวของสายส่งได้ แต่สำหรับสายส่งที่มีความยาวสูงมากแล้ว สัญญาณย่อมมีการลดทอนภายในสายส่ง ดังนั้นถ้าต้องการส่งสัญญาณข่าวสารเป็นระยะทางไกลๆ แล้วนั้นจำเป็นต้องเพิ่มส่วน Repeater ซึ่งจะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรรใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า ทำหน้าที่รับสัญญาณและส่งสัญญาณระหว่างเครื่องรับและเครื่องส่งขึ้นมาอีกส่วนหนึ่ง ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF351 Wide Bandwidth JFET Input Operational Amplifier

General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.


Features

- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 25 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 1.8 mA
- High input impedance 10¹²Ω
- Low total harmonic distortion $A_V = 10$, $R_L = 10k$, $V_O = 20$ Vp-p, BW = 20 Hz–20 kHz < 0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection




Simplified Schematic



Connection Diagrams (Top Views)


Metal Can Package



Note: Pin 4 connected to case.

Order Number LF351H
See NS Package Number H08C

Dual-In-Line Package



TOP VIEW

Order Number LF351J,
LF351M or LF351N
See NS Package Number J08A, M08A or N08E

TL/H/5648-1

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	± 18V
Power Dissipation (Notes 1 and 6)	670 mW
Operating Temperature Range	0°C to +70°C
T _J (MAX)	115°C
Differential Input Voltage	± 30V
Input Voltage Range (Note 2)	± 15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 sec.)	
Metal Can	300°C
DIP	260°C

	H Package	N Package
θ_{JA}	225°C/W (Still Air) 160°C/W (400 LF/min Air Flow)	120°C/W
θ_{JC}	25°C/W	
	Soldering Information	
	Dual-In-Line Package	
	Soldering (10 sec.)	260°C
	Small Outline Package	
	Vapor Phase (60 sec.)	215°C
	Infrared (15 sec.)	220°C
	See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.	
	ESD rating to be determined.	

DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V _{OS}	Input Offset Voltage	R _S = 10 k Ω , T _A = 25°C Over Temperature		5	10	mV
					13	mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	R _S = 10 k Ω		10		$\mu V/^{\circ}C$
I _{OS}	Input Offset Current	T _J = 25°C, (Notes 3, 4) T _J \leq 70°C		25	100	pA
					4	nA
I _B	Input Bias Current	T _J = 25°C, (Notes 3, 4) T _J \leq \pm 70°C		50	200	pA
					8	nA
R _{IN}	Input Resistance	T _J = 25°C		10 ¹²		Ω
A _{VOL}	Large Signal Voltage Gain	V _S = \pm 15V, T _A = 25°C V _O = \pm 10V, R _L = 2 k Ω Over Temperature	25	100		V/mV
			15			V/mV
V _O	Output Voltage Swing	V _S = \pm 15V, R _L = 10 k Ω	\pm 12	\pm 13.5		V
V _{CM}	Input Common-Mode Voltage Range	V _S = \pm 15V	\pm 11	+ 15		V
				- 12		V
CMRR	Common-Mode Rejection Ratio	R _S \leq 10 k Ω	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I _S	Supply Current			1.8	3.4	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	$V_S = \pm 15V, T_A = 25^\circ C$		13		V/ μs
GBW	Gain Bandwidth Product	$V_S = \pm 15V, T_A = 25^\circ C$		4		MHz
e_n	Equivalent Input Noise Voltage	$T_A = 25^\circ C, R_S = 100\Omega, f = 1000 \text{ Hz}$		25		nV/ \sqrt{Hz}
i_n	Equivalent Input Noise Current	$T_j = 25^\circ C, f = 1000 \text{ Hz}$		0.01		pA/ \sqrt{Hz}

Note 1: For operating at elevated temperature, the device must be derated based on the thermal resistance, θ_{JA} .

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for $V_S = \pm 15V$ and $0^\circ C \leq T_A \leq +70^\circ C$. V_{OS} , I_B and I_{OS} are measured at $V_{CM} = 0$.

Note 4: The input bias currents are junction leakage currents which approximately double for every $10^\circ C$ increase in the junction temperature, T_j . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D . $T_j = T_A + \theta_{JA} P_D$ where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.


Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. From $\pm 15V$ to $\pm 5V$.

Note 6: Max. Power Dissipation is defined by the package characteristics. Operating the part near the Max. Power Dissipation may cause the part to operate outside guaranteed limits.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้










Typical Performance Characteristics



TL/H/5648-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)



TL/H/5648-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

	LM101A/LM201A	LM301A
Supply Voltage	± 22V	± 18V
Differential Input Voltage	± 30V	± 30V
Input Voltage (Note 1)	± 15V	± 15V
Output Short Circuit Duration (Note 2)	Indefinite	Indefinite
Operating Junction Temp. Range	-55°C to +125°C (LM101A) -25°C to +85°C (LM201A)	
T_J Max		
H-Package	150°C	100°C
N-Package	150°C	100°C
J-Package	150°C	100°C
M-Package		
Power Dissipation at T_A = 25°C		
H-Package (Still Air)	500 mW	300 mW
(400 LF/Min Air Flow)	1200 mW	700 mW
N-Package	900 mW	500 mW
J-Package	1000 mW	650 mW
M-Package		
Thermal Resistance (Typical) θ_{JA}		
H-Package (Still Air)	230°C/W	230°C/W
(400 LF/Min Air Flow)	95°C/W	95°C/W
N Package	135°C/W	135°C/W
J-Package	110°C/W	110°C/W
M-Package		
(Typical) θ_{JC}		
H-Package (Still Air)	25°C/W	25°C/W
(400 LF/Min Air Flow)	10°C/W	10°C/W
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C
Lead Temperature (Soldering, 10 sec.)		
Metal Can or Ceramic	300°C	300°C
Plastic	260°C	260°C
ESD rating to be determined.		

Electrical Characteristics (Note 3) T_A = T_J

Parameter	Conditions	LM101A/LM201A			LM301A			Units
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	T _A = 25°C, R _S ≤ 50 kΩ		0.7	2.0		2.0	7.5	mV
Input Offset Current	T _A = 25°C		1.5	10		3.0	50	nA
Input Bias Current	T _A = 25°C		30	75		70	250	nA
Input Resistance	T _A = 25°C	1.5	4.0		0.5	2.0		MΩ
Supply Current	T _A = 25°C		V _S = ±20V	1.8	3.0			mA
			V _S = ±15V			1.8	3.0	mA
Large Signal Voltage Gain	T _A = 25°C, V _S = ±15V V _{OUT} = ±10V, R _L ≥ 2 kΩ	50	160		25	160		V/mV
Input Offset Voltage	R _S ≤ 50 kΩ			3.0			10	mV
Average Temperature Coefficient of Input Offset Voltage	R _S ≤ 50 kΩ		3.0	15		6.0	30	μV/°C
Input Offset Current				20			70	nA
Average Temperature Coefficient of Input Offset Current	25°C ≤ T _A ≤ T _{MAX} T _{MIN} ≤ T _A ≤ 25°C		0.01	0.1		0.01	0.3	nA/°C
			0.02	0.2		0.02	0.6	nA/°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Note 3) $T_A = T_J$ (Continued)

Parameter	Conditions	LM101A/LM201A			LM301A			Units
		Min	Typ	Max	Min	Typ	Max	
Input Bias Current				0.1			0.3	μA
Supply Current	$T_A = T_{MAX}$, $V_S = \pm 20\text{V}$		1.2	2.5				mA
Large Signal Voltage Gain	$V_S = \pm 15\text{V}$, $V_{OUT} = \pm 10\text{V}$ $R_L \geq 2\text{k}$	25			15			V/mV
Output Voltage Swing	$V_S = \pm 15\text{V}$	$R_L = 10\text{k}\Omega$	± 12	± 14	± 12	± 14		V
		$R_L = 2\text{k}\Omega$	± 10	± 13	± 10	± 13		V
Input Voltage Range	$V_S = \pm 20\text{V}$	± 15						V
	$V_S = \pm 15\text{V}$		± 15 , -13		± 12	$+15$, -13		V
Common-Mode Rejection Ratio	$R_S \leq 50\text{k}\Omega$	80	96		70	90		dB
Supply Voltage Rejection Ratio	$R_S \leq 50\text{k}\Omega$	80	96		70	96		dB


Note 1: For supply voltages less than $\pm 15\text{V}$, the absolute maximum input voltage is equal to the supply voltage.

Note 2: Continuous short circuit is allowed for case temperatures to 125°C and ambient temperatures to 75°C for LM101A/LM201A, and 70°C and 55°C , respectively for LM301A.

Note 3: Unless otherwise specified, these specifications apply for $C_1 = 30\text{pF}$, $\pm 5\text{V} \leq V_S \leq \pm 20\text{V}$ and $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ (LM101A), $\pm 5\text{V} \leq V_S \leq \pm 20\text{V}$ and $-25^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ (LM201A), $\pm 5\text{V} \leq V_S \leq \pm 15\text{V}$ and $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$ (LM301A).


Note 4: Refer to RETS101AX for LM101A military specifications.

Guaranteed Performance Characteristics LM101A/LM201A













TL/H/7752-5

Guaranteed Performance Characteristics LM301A



TL/H/7752-6


Typical Performance Characteristics




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics for Various Compensation Circuits **


Single Pole Compensation




Two Pole Compensation




Feedforward Compensation




Open Loop Frequency Response




Open Loop Frequency Response




Open Loop Frequency Response




Large Signal Frequency Response




Large Signal Frequency Response




Large Signal Frequency Response




Voltage Follower Pulse Response



Voltage Follower Pulse Response



Inverter Pulse Response



**Pin connections shown are for 8-pin packages.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LINEAR INTEGRATED CIRCUITS

DESCRIPTION

The NE/SE 555 monolithic timing circuit is a highly stable controller capable of producing accurate time delays, or oscillation. Additional terminals are provided for triggering or resetting if desired. In the time delay mode of operation, the time is precisely controlled by one external resistor and capacitor. For a stable operation as an oscillator, the free running frequency and the duty cycle are both accurately controlled with two external resistors and one capacitor. The circuit may be triggered and reset on falling waveforms, and the output structure can source or sink up to 200mA or drive TTL circuits.


FEATURES

- TIMING FROM MICROSECONDS THROUGH HOURS
- OPERATES IN BOTH ASTABLE AND MONOSTABLE MODES
- ADJUSTABLE DUTY CYCLE
- HIGH CURRENT OUTPUT CAN SOURCE OR SINK 200mA
- OUTPUT CAN DRIVE TTL
- TEMPERATURE STABILITY OF 0.005% PER °C
- NORMALLY ON AND NORMALLY OFF OUTPUT

APPLICATIONS

- PRECISION TIMING
- PULSE GENERATION
- SEQUENTIAL TIMING
- TIME DELAY GENERATION
- PULSE WIDTH MODULATION
- PULSE POSITION MODULATION
- MISSING PULSE DETECTOR


PIN CONFIGURATIONS (Top View)



ABSOLUTE MAXIMUM RATINGS

Supply Voltage	+18V
Power Dissipation	600 mW
Operating Temperature Range	
NE555	0°C to +70°C
SE555	-55°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 60 seconds)	+300°C

BLOCK DIAGRAM




ELECTRICAL CHARACTERISTICS $T_A = 25^\circ\text{C}$, $V_{CC} = +5\text{V}$ to $+15$ unless otherwise specified

PARAMETER	TEST CONDITIONS	SE 555			NE 555			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Supply Voltage		4.5		18	4.5		16	V
Supply Current	$V_{CC} = 5\text{V}$ $R_L = \infty$		3	5		3	6	mA
	$V_{CC} = 15\text{V}$ $R_L = \infty$		10	12		10	15	mA
Timing Error(Monostable)	Low State, Note 1 $R_A, R_B = 1\text{K}\Omega$ to $100\text{K}\Omega$ $C = 0.1\ \mu\text{F}$ Note 2							
Initial Accuracy			0.5	2		1		%
Drift with Temperature			30	100		50		ppm/ $^\circ\text{C}$
Drift with Supply Voltage			0.05	0.2		0.1		%/Volt
Threshold Voltage			2/3			2/3		X V_{CC}
Trigger Voltage	$V_{CC} = 15\text{V}$	4.8	5	5.2		5		V
Timing Error(Astable)	$V_{CC} = 5\text{V}$	1.45	1.67	1.9		1.67		V
Trigger Current			0.5			0.5		μA
Reset Voltage		0.4	0.7	1.0	0.4	0.7	1.0	V
Reset Current			0.1			0.1		mA
Threshold Current			0.1	25		0.1	25	μA
Control Voltage Level	Note 3 $V_{CC} = 15\text{V}$	9.6	10	10.4	9.0	10	11	V
	$V_{CC} = 5\text{V}$	2.9	3.33	3.8	2.6	3.33	4	V
Output Voltage (low)	$V_{CC} = 15\text{V}$							
	$I_{\text{SINK}} = 10\text{mA}$		0.1	0.15		0.1	0.25	V
	$I_{\text{SINK}} = 50\text{mA}$		0.4	0.5		0.4	0.75	V
	$I_{\text{SINK}} = 100\text{mA}$		2.0	2.2		2.0	2.5	V
	$I_{\text{SINK}} = 200\text{mA}$		2.5			2.5		V
	$V_{CC} = 5\text{V}$							
	$I_{\text{SINK}} = 8\text{mA}$		0.1	0.25				V
	$I_{\text{SINK}} = 5\text{mA}$					25	35	V
Output Voltage Drop (low)								
	$I_{\text{SOURCE}} = 200\text{mA}$		12.5			12.5		V
	$V_{CC} = 15\text{V}$							
	$I_{\text{SOURCE}} = 100\text{mA}$							
	$V_{CC} = 15\text{V}$	13.0	13.3		12.75	13.3		V
	$V_{CC} = 5\text{V}$	3.0	3.3		2.75	3.3		V
Rise Time of Output			100			100		nsec
Fall Time of Output			100			100		nsec

NOTES


1. Supply Current when output high typically 1mA less.
2. Tested at $V_{CC} = 5\text{V}$ and $V_{CC} = 15\text{V}$.
3. This will determine the maximum value of $R_A + R_B$. For 15V operation, the max total $R = 20$ megohm.

EQUIVALENT CIRCUIT (Shown for One Side Only)




TYPICAL CHARACTERISTICS


MINIMUM PULSE WIDTH REQUIRED FOR TRIGGERING




SUPPLY CURRENT vs SUPPLY VOLTAGE




LOW OUTPUT VOLTAGE vs OUTPUT SINK CURRENT




HIGH OUTPUT VOLTAGE vs OUTPUT SOURCE CURRENT



LOW OUTPUT VOLTAGE vs OUTPUT SINK CURRENT




LOW OUTPUT VOLTAGE vs OUTPUT SINK CURRENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL CHARACTERISTICS (Cont'd)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SCL4009UB Inverting
SCL4010B Non-Inverting**



**CMOS
HEX BUFFERS/CONVERTERS**


FEATURES

- ◆ Direct Drive of 2 TTL/DTL Loads
- ◆ Operation from Single or Dual Supplies
- ◆ All Inputs Diode-Protected

DESCRIPTION

The SCL4009UB and SCL4010B are single-chip monolithic silicon integrated circuits containing eighteen N-Channel and twelve P-Channel enhancement-mode MOS transistors connected to form six independent buffer/converter configurations. These devices are designed for use as hex CMOS-to-DTL or TTL logic level converters or hex CMOS current drivers. Conversion ranges are from CMOS logic operating at 3Vdc to 18Vdc supply levels to DTL or TTL logic operating at 3Vdc to 6Vdc supply levels. Conversion to logic output levels greater than 6Vdc is permitted providing $V_{CC} \leq V_{DD}$.

**CONNECTION DIAGRAM
(all packages)**



Add Suffix for Package:


- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
	V _{CC} - V _{SS}	3 to 15	Vdc
	V _{CC}	≤ V _{DD}	
Operating Temperature	T _A		
C, D, F, H Device		-55 to +125	°C
E Device		-40 to +85	°C

SCHEMATIC DIAGRAMS



LOGIC DIAGRAMS



ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS ^{1, 3}

PARAMETER	V _{DD} (V _{dcc})	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	5	1.0	0.005	1.0	30	μAdc		
			10	2.0	0.01	2.0	60			
			15	4.0	0.02	4.0	120			
MINIMUM INPUT HIGH VOLTAGE SCL4009UB	V _{IH}	V _{OL} = 0.5V V _{OL} = 1.0V V _{OL} = 1.5V I _O ≤ 1μA	5	4.0	2.75	4.0	4.0	Vdc		
			10	8.0	5.5	8.0	8.0			
			15	12.0	8.25	12.0	12.0			
MAXIMUM INPUT LOW VOLTAGE SCL4009UB	V _{IL}	V _{OH} = 3.6V V _{OH} = 7.2V V _{OH} = 10.8V I _O ≤ 1μA	5	1.0	1.0	2.25	1.0	Vdc		
			10	2.0	2.0	4.5	2.0			
			15	3.0	3.0	6.75	3.0			
OUTPUT LOW (SINK) CURRENT C, D, F, H device	I _{OL}	V _{OL} = 0.4V V _{OL} = 0.5V V _{OL} = 1.5V V _{IN} = V _{SS} or V _{DD}	5	3.8	3.0	4.0	2.2	mAdc		
			10	10.0	8.0	10	5.6			
			15	30	24	36	16			
E device	I _{OL}	V _{OL} = 0.4V V _{OL} = 0.5V V _{OL} = 1.5V V _{IN} = V _{SS} or V _{DD}	5	3.6	3.0	4.0	2.4	mAdc		
			10	9.6	8.0	10	6.4			
			15	28	24	36	20			


- NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device
= -40°C for E device.
T_{HIGH} = +125°C for C, D, F, H device
= + 85°C for E device.
³ V_{CC} = V_{DD}

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)


PARAMETER	V _{DD} (V _{dcc})	V _{CC} (V _{dcc})	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME Driving CMOS	t _{PLH}	5	—	60	120	ns
		10	—	35	70	
		15	—	28	56	
Driving TTL/DTL	t _{PLH}	5	—	45	90	ns
		10	—	20	40	
		15	—	15	30	
Driving CMOS	t _{PHL}	5	—	30	60	ns
		10	—	18	36	
		15	—	12	24	
Driving TTL/DTL	t _{PHL}	5	—	35	70	ns
		10	—	15	30	
		15	—	10	20	
OUTPUT TRANSITION TIME	t _{TLH}	5	—	150	300	ns
		10	—	75	150	
		15	—	60	120	
	t _{THL}	5	—	30	60	ns
		10	—	20	40	
		15	—	12	24	
INPUT CAPACITANCE SCL4009UB SCL4010B	C _{IN}	—	—	10	15	pF
		—	—	5	7.5	




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics




Typ. voltage transfer characteristics as function of temperature - SCL4009UB



Typ. voltage transfer characteristics as function of temperature - SCL4010B



Min. & max. voltage transfer characteristics - SCL4009UB



Typ. dissipation characteristics - SCL4009UB, SCL4010B

**SCL4011B, SCL4012B
SCL4023B, SCL4068B**



CMOS NAND GATES

SCL4011B – Quad 2-Input NAND
SCL4012B – Dual 4-Input NAND
SCL4023B – Triple 3-Input NAND
SCL4068B – 8-Input NAND


FEATURES

- ◆ Buffered Outputs
- ◆ Diode Protection on all Inputs
- ◆ Fully "B"-Series Compatible
- ◆ Balanced Output Drive Current Specifications





TRUTH TABLE

Inputs	Output
1 1 ... 1	0
All other combinations	1

FUNCTION DIAGRAMS



**CONNECTION DIAGRAMS
(all packages)**



Add suffix to package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS



STATIC CHARACTERISTICS

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{DS} or V _{DD} All valid input combinations	0.05	0.10	0.0005	0.001	0.05	0.10	1.5	μA/dc
			0.05	0.10	0.0005	0.001	0.05	0.10	3.0	
			0.05	0.10	0.0005	0.001	0.05	0.10	6.0	


NOTES: Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
 T_{LOW} = -55°C for C, D, F, H device
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device
 = +85°C for E device.
 These devices have been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)


PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	5		175	350	ns
	10		160	170	
	15		145	160	
OUTPUT TRANSITION TIME	5		100	200	ns
	10		90	190	
	15		80	180	



LOGIC DIAGRAMS



SCHEMATIC DIAGRAM SCL4012B (1 of 2 gates)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4011UB



CMOS NAND GATE (Unbuffered)

FEATURES


- ◆ Unbuffered Outputs for Quasi-Linear Applications
- ◆ Quad 2-Input NAND Configuration
- ◆ Diode Protection on all Inputs
- ◆ Output Drive Current Compatible with "B" Series
- ◆ Pin Compatible with Buffered SCL4011B
- ◆ Balanced Output Drive Current Specifications

DESCRIPTION

The SCL4011UB consists of four positive-logic NAND gates. The outputs are unbuffered, making the device suitable for quasi-linear applications, such as gated oscillators, multivibrators, and pulse shaping circuits.

For digital applications, the buffered SCL4011B is recommended for its higher gain and input pattern insensitivity.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

TRUTH TABLE


Inputs		Output
1	1	0
All other combinations		1

RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

SCHEMATIC DIAGRAM



LOGIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS 1, 3

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	-	0.05	-	0.0005	0.05	-	1.5	μA _{dc}
			-	0.10	-	0.001	0.10	-	3.0	
			-	0.20	-	0.002	0.20	-	6.0	


- NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = + 85°C for E device.
³ This device has been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	5	-	75	150
		10	-	35	70
		15	-	25	50
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	5	-	100	200
		10	-	50	100
		15	-	40	80



Typical P-Channel Source Current Characteristics



Typical N-Channel Sink Current Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FEATURES

- ◆ Wide Range of Digital and Analog Signal Levels - Digital or Analog Signals to 18 Volts peak
- ◆ Low ON Resistance - 200 Ω typ. over 15Vp-p Signal Input Range, @ 15Vdc
- ◆ Matched Switch Characteristics - 10Ω typ. Difference between RON Values at a Fixed Bias Point over 15Vp-p Signal Input Range @±15Vdc
- ◆ High On/Off Output Voltage Ratio - 65 dB typ. @ $f_{is} = 10\text{kHz}$, $R_L = 10\text{k}\Omega$
- ◆ High degree of Linearity - $\leq 0.4\%$ Distortion typ. @ $f_{is} = 1\text{kHz}$, $V_{is} = 5\text{V}_{p-p}$, $V_{DD} - V_{SS} \geq 10\text{V}$, $R_L = 10\text{k}\Omega$
- ◆ Extremely Low OFF Switch Leakage Resulting in Very Low Offsat Current and High Effective OFF resistance - 10pA typ. @ $V_{DD} - V_{SS} = 10\text{V}$, $T_A = 25^\circ\text{C}$
- ◆ Extremely High Control Input Impedance (Control Circuit Isolated from Signal Circuit) - $10^{12}\Omega$ typ.
- ◆ Low Crosstalk between Switches - -50dB typ. @ $f_{is} = 0.5\text{MHz}$, $R_L = 1\text{k}\Omega$
- ◆ Matched Control-Input to Signal-Output Capacitances - Reduces Output Signal Transients
- ◆ Transmits Frequencies up to 40MHz

DESCRIPTION

The SCL4016AB is a single-chip monolithic silicon integrated circuit containing eight N-channel and eight P-channel enhancement-mode MOS transistors connected to form four independent bilateral signal switches. Each switch consists of both P- and N-channel devices with common source and drain connections. A single control signal is required per switch. Both P and N devices in a given switch are biased ON or OFF by the control signal. The CMOS switch permits peak input-signal voltage swings equal to the full supply voltage, a considerable advantage over single-channel types.




RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

SCHMATIC DIAGRAM



LOGIC DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS^{1,2}

PARAMETER	CONDITIONS	V _{SS} (Vdc)	V _{DD} (Vdc)	T _{LOW} ³		25°C			T _{HIGH} ³		Units	
				Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
QUIESCENT DEVICE CURRENT I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	0	5	-	0.05	-	0.0005	0.06	-	1.5	μA _{dc}	
		0	10	-	0.1	-	0.001	0.1	-	3.0		
		0	15	-	0.2	-	0.002	0.2	-	6.0		
MINIMUM INPUT HIGH VOLTAGE (Control Input) V _{IH}	V _{IS} = V _{SS} V _{OS} = V _{DD} I _{OS} = 10μA	0	5	-	2.9	-	1.5	2.9	-	2.4	Vdc	
		0	10	-	2.9	-	1.5	2.7	-	2.4		
		0	15	-	2.9	-	1.5	2.7	-	2.4		
MAXIMUM INPUT LOW VOLTAGE (Control Input) V _{IL}	V _{IS} = V _{SS} V _{OS} = V _{DD} I _{OS} = 10μA	0	5	0.9	-	0.7	1.5	-	0.4	-	Vdc	
		0	10	0.9	-	0.7	1.5	-	0.4	-		
		0	15	0.9	-	0.7	1.5	-	0.4	-		
SWITCH INPUT/OUTPUT LEAKAGE (Switch off) I _{OFF}	V _C = V _{IS}	V _{IS}		-	-	-	-	-	-	-	nA _{dc}	
		±7.5	-7.5	+7.5	-	±250	-	±0.1	±250	-		±2500
ON-RESISTANCE C, D, F, H device R _{ON}	V _C = V _{DD} R _L = 10kΩ	V _{IS} (Vdc)		-	-	-	-	-	-	-	Ω	
		±7.5	7.5	+7.5	-	360	-	200	400	-		600
		-7.5	-	-	-	360	-	200	400	-		600
		±0.25	-	-	-	775	-	280	850	-		1230
		+5	5	+5	-	600	-	250	660	-		960
		-5	-	-	-	600	-	250	660	-		960
		±0.25	-	-	-	1870	-	580	2000	-		2900
		+15	0	+15	-	360	-	200	400	-		600
		-0.25	-	-	-	360	-	200	400	-		600
		+9.3	-	-	-	775	-	300	850	-		1230
		+10	0	+10	-	600	-	250	660	-		960
		-0.25	-	-	-	600	-	250	660	-		960
+5.5	-	-	-	1870	-	580	2000	-	2800			
E device R _{ON}	V _C = V _{DD} R _L = 10kΩ	V _{IS} (Vdc)		-	-	-	-	-	-	-	Ω	
		±7.5	7.5	+7.5	-	370	-	200	400	-		520
		-7.5	-	-	-	370	-	200	400	-		520
		±0.25	-	-	-	790	-	280	850	-		1080
		+5	5	+5	-	610	-	250	660	-		840
		-5	-	-	-	610	-	250	660	-		840
		±0.25	-	-	-	1900	-	580	2000	-		2380
		+15	0	+15	-	370	-	200	400	-		520
		-0.25	-	-	-	370	-	200	400	-		520
		+9.3	-	-	-	790	-	300	850	-		1080
		+10	0	+10	-	610	-	250	660	-		840
		-0.25	-	-	-	610	-	250	660	-		840
+5.5	-	-	-	1900	-	580	2000	-	2380			
ON-RESISTANCE MATCH (Same package) ΔR _{ON}	V _C = V _{DD} R _L = 10kΩ	V _{IS} (Vdc)		-	-	-	-	-	-	-	Ω	
±7.5	7.5	+7.5	-	-	-	10	-	-	-			
		±5	5	+5	-	-	15	-	-	-		

NOTES:
 1. Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
 2. T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = +85°C for E device.
 3. This device has been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50 pF, T_A = 25°C)

PARAMETER	CONDITIONS	V _{SS} (Vdc)	V _{DD} (Vdc)	Min.	Typ.	Max.	UNIT	
SIGNAL INPUTS (V _{IS}) AND OUTPUTS (V _{OS})								
PROPAGATION DELAY TIME Signal input to signal output t _{PLH} , t _{MHL}	V _C = V _{DD} V _{IS} = square wave R _L = 10kΩ	0	5	-	20	40	ns	
		0	10	-	10	20		
		0	15	-	7.5	15		
BANDWIDTH (1-3dB) (Sine Wave) BW	V _C = V _{DD} V _{IS} = 5V _{p-p} centered @0.0Vdc	R _L		-	-	-	MHz	
		1kΩ	5	+5	-	54		-
		10kΩ	-	-	-	40		-
		100kΩ	-	-	-	38		-
		1MΩ	-	-	-	37		-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (Continued)

DYNAMIC CHARACTERISTICS (C_L = 50 pF, T_A = 25°C) (Continued)


PARAMETER	CONDITIONS	V _{SS} (Vdc)	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
SIGNAL INPUTS (V _{IS}) AND OUTPUTS (V _{OS}) (Continued)							
INSERTION LOSS ($= 20 \log_{10} \frac{V_{OS}}{V_{IS}}$)	V _C = V _{DD} V _{IS} = 5V _{pp} centered @0.0Vdc	R _L 1kΩ 10kΩ 100kΩ 1MΩ	-5	+5	-	2.3 0.2 0.1 0.06	dB
SIGNAL DISTORTION (Sine Wave)	V _C = V _{DD} V _{IS} = 5V _{pp} centered @0.0Vdc f _{IS} = 10kHz R _L = 10kΩ		-5	+5	-	0.4	%
FEEDTHROUGH (-50dB)	V _C = V _{SS} V _{IS} = 5V _{pp} centered @0.0Vdc	R _L 1kΩ 10kΩ 100kΩ 1MΩ	-5	+5	-	1250 140 18 2	kHz
CROSSTALK (-50dB) (Between two switches)	V _{C(A)} = V _{DD} V _{C(B)} = V _{SS} V _{IS(A)} = 5V _{pp} centered @0.0Vdc R _L = 10kΩ		-5	+5	-	0.9	MHz
CAPACITANCE							
Input	C _{IS}					4	pF
Output	C _{OS}	V _C = V _{SS}	-5	+5	-	4	pF
Feedthrough	C _{IOS}					0.2	pF
CONTROL INPUT (V _C)							
PROPAGATION DELAY TIME	t _{PLH} t _{PHL}	V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	0	5	-	40 20 15	ns
Turn on			0	5	-	80 40 30	
MAXIMUM INPUT FREQUENCY	f _C	V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	0	5	-	5 10 12	MHz
CROSSTALK (To signal port)		V _C = Square wave R _L = 10kΩ R _{IN} = 10kΩ	0	5	-	30 50 100	mV

TYPICAL ON-RESISTANCE CHARACTERISTICS


CHARAC- TERISTIC	SUPPLY CONDITIONS		LOAD CONDITIONS					
	V _{DD} (V)	V _{SS} (V)	R _L = 1kΩ		R _L = 10kΩ		R _L = 100kΩ	
			VALUE (Ω)	V _{IS} (V)	VALUE (Ω)	V _{IS} (V)	VALUE (Ω)	V _{IS} (V)
R _{ON}	+15	0	200	+15	200	+15	180	+15
R _{ON(max.)}	+15	0	300	+11	300	+9.3	320	+9.2
R _{ON}	+10	0	290	+10	250	+10	240	+10
R _{ON(max.)}	+10	0	500	+7.4	560	+6.6	610	+5.5
R _{ON}	+5	0	860	+6	470	+5	450	+5
R _{ON(max.)}	+5	0	800	0	580	0	800	0
R _{ON}	+5	0	1.7k	+4.2	7k	+2.9	33k	+2.7
R _{ON}	+7.5	-7.5	200	+7.5	200	+7.5	180	+7.5
R _{ON(max.)}	+7.5	-7.5	290	±0.25	280	±25	400	±0.25
R _{ON}	+5	-5	280	+5	250	+5	240	+5
R _{ON(max.)}	+5	-5	310	-5	250	-5	240	-5
R _{ON}	+5	-5	600	±0.25	580	±0.25	760	±0.25
R _{ON}	+2.5	-2.5	590	+2.5	450	+2.5	490	+2.5
R _{ON(max.)}	+2.5	-2.5	720	-2.5	520	-2.5	520	-2.5
R _{ON(max.)}	+2.5	-2.5	232k	±0.25	300k	±0.25	870k	±0.25

* Variation from a perfect switch: R_{ON} = 0Ω.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Typ. ON characteristics for 1 of 4 switches with $V_{DD}=+15V$, $V_{SS}=0V$




Typ. ON characteristics for 1 of 4 switches with $V_{DD}=+10V$, $V_{SS}=0V$




Typ. ON characteristics for 1 of 4 switches with $V_{DD}=+5V$, $V_{SS}=0V$



Typ. ON characteristics for 1 of 4 switches with $V_{DD}=+7.5V$, $V_{SS}=-7.5V$




Typ. ON characteristics for 1 of 4 switches with $V_{DD}=+5V$, $V_{SS}=-5V$




Typ. ON characteristics for 1 of 4 switches with $V_{DD}=+2.5V$, $V_{SS}=-2.5V$


SCL4016AB




Typ. switch frequency response - switch ON



Typ. feedthru vs. freq. - switch OFF




Typ. crosstalk between switch circuits in the same package




Crosstalk-control input to signal output

APPLICATIONS INFORMATION


LOGIC FUNCTIONS USING THE SCL4016AB



OR Gate



AND Gate



Inverter



FEATURES

- ◆ 10-Decoded Decimal Outputs
- ◆ Direct Reset
- ◆ Trigger from either Edge of Clock Input
- ◆ Carry Output for Cascading Stages
- ◆ Fully Static Operation - DC to 5MHz @ 10Vdc

DESCRIPTION

The SCL4017AB consists of a 5-stage Johnson Decade Counter, and an Output Decoder. Inputs include Clock, Reset, and Clock Enable signals.

The counter has interchangeable Clock and Clock Enable lines for incrementing on either a positive-going or negative-going transition, respectively. A high Reset signal clears the counter to its zero count.

Use of the Johnson decade counter configuration permits high-speed operation, 2-input decode gating, and spike-free decoded outputs. Anti-lock gating is provided, thus assuring proper counting sequence. The 10 decoded outputs are normally low and go high only at their respective decoded time slot. Each decoded output remains high for one full clock cycle. A Carry-out (COUT) signal completes one cycle every 10 clock input cycles and is used to directly clock the succeeding counter in multi-stage applications.


This part can be used in frequency division circuits as well as decade counter or decimal decode display applications.

FUNCTIONAL TRUTH TABLE
(Positive Logic)

Clock	Clock Enable	Reset	Decode Output = n
0	X	0	n
X	1	0	n
X	X	1	"0"
~	0	0	n + 1
~	X	0	n
X	~	0	n
1	~	0	n + 1

x = Don't Care
If n < 5 Carry = "1", Otherwise = "0"

CONNECTION DIAGRAM
(all packages)



Add suffix for package:


- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

BLOCK DIAGRAM



V_{DD} = Pin 16
V_{SS} = Pin 8

ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units		
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.			
QUIESCENT DEVICE CURRENT	I _{DD}	5	V _{IN} =V _{SS} or V _{DD}	—	5	—	0.05	5	—	150	μA _{DC}	
		10	All valid input combinations	—	10	—	0.1	10	—	300		
		15		—	20	—	0.2	20	—	600		
OUTPUT HIGH (SOURCE) CURRENT C, D, F, H device Decoded Outputs	I _{OH}	5	V _{OH} = 4.6V	-0.05	—	-0.04	-0.3	—	-0.028	—	mA _{DC}	
		10	V _{OH} = 9.5V	-0.125	—	-0.1	-0.75	—	-0.07	—		
		15	V _{OH} = 13.5V	-0.375	—	-0.3	-2.5	—	-0.21	—		
			V _{IN} =V _{SS} or V _{DD}									
		5	V _{OH} = 4.6V	-0.25	—	-0.2	-0.75	—	-0.14	—		mA _{DC}
		10	V _{OH} = 9.5V	-0.62	—	-0.5	-1.1	—	-0.35	—		
	E device Decoded Outputs	I _{OH}	5	V _{OH} = 4.6V	-0.048	—	-0.04	-0.3	—	-0.032	—	mA _{DC}
			10	V _{OH} = 9.5V	-0.12	—	-0.1	-0.75	—	-0.08	—	
			15	V _{OH} = 13.5V	-0.36	—	-0.3	-2.5	—	-0.24	—	
			V _{IN} =V _{SS} or V _{DD}									
		5	V _{OH} = 4.6V	-0.24	—	-0.2	-0.75	—	-0.16	—	mA _{DC}	
		10	V _{OH} = 9.5V	-0.6	—	-0.5	-1.1	—	-0.4	—		
OUTPUT LOW (SINK) CURRENT C, D, F, H device Decoded Outputs	I _{OL}	5	V _{OL} = 0.4V	0.05	—	0.04	0.4	—	0.028	—	mA _{DC}	
		10	V _{OL} = 0.5V	0.125	—	0.1	1.0	—	0.07	—		
		15	V _{OL} = 1.5V	0.375	—	0.3	3.0	—	0.21	—		
			V _{IN} =V _{SS} or V _{DD}									
		5	V _{OL} = 0.4V	0.25	—	0.2	0.75	—	0.14	—		mA _{DC}
		10	V _{OL} = 0.5V	0.62	—	0.5	1.3	—	0.35	—		
	E device Decoded Outputs	I _{OL}	5	V _{OL} = 0.4V	0.048	—	0.04	0.4	—	0.032	—	mA _{DC}
			10	V _{OL} = 0.5V	0.12	—	0.1	1.0	—	0.08	—	
			15	V _{OL} = 1.5V	0.36	—	0.3	3.0	—	0.24	—	
			V _{IN} =V _{SS} or V _{DD}									
		5	V _{OL} = 0.4V	0.24	—	0.2	0.75	—	0.16	—	mA _{DC}	
		10	V _{OL} = 0.5V	0.6	—	0.5	1.3	—	0.4	—		
Carry Output	I _{OL}	15	V _{OL} = 1.5V	1.8	—	1.5	4.0	—	1.2	—		
			V _{IN} =V _{SS} or V _{DD}									

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4017AB Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.


= + 85°C for E device.

ELECTRICAL CHARACTERISTICS (Continued)


DYNAMIC CHARACTERISTICS ($C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$)

PARAMETER	V_{DD} (Vdc)	Min.	Typ.	Max.	Units		
CLOCKED OPERATION							
PROPAGATION DELAY TIME To Decoded Outputs	t_{PLH}, t_{PHL}	5	—	600	1200	ns	
		10	—	240	480		
		15	—	180	360		
	To Carry Output	t_{PLH}, t_{PHL}	5	—	500	1000	ns
			10	—	200	400	
			15	—	150	300	
OUTPUT TRANSITION TIME Decoded Outputs	t_{TLH}, t_{THL}	5	—	250	500	ns	
		10	—	125	250		
		15	—	90	180		
	Carry Output	t_{TLH}, t_{THL}	5	—	180	360	ns
			10	—	90	180	
			15	—	65	130	
MINIMUM CLOCK PULSE WIDTH	PW_{CL}	5	—	200	400	ns	
		10	—	100	200		
		15	—	80	160		
MAXIMUM CLOCK FREQUENCY	f_{CL}	5	1.25	2.5	—	MHz	
		10	2.5	5.0	—		
		15	3.0	6.0	—		
MAXIMUM CLOCK OR ENABLE RISE AND FALL TIME	t_{rCL}, t_{fCL}	5	15	—	—	μs	
		10	15	—	—		
		15	5	—	—		
MINIMUM ENABLE SETUP TIME	t_{setup}	5	—	175	350	ns	
		10	—	75	150		
		15	—	55	110		
MINIMUM ENABLE REMOVAL TIME	t_{rem}	5	—	250	500	ns	
		10	—	100	200		
		15	—	75	150		
RESET OPERATION							
PROPAGATION DELAY TIME To Decoded Outputs	t_{PLH}, t_{PHL}	5	—	500	1000	ns	
		10	—	200	400		
		15	—	140	280		
	To Carry Output	t_{PLH}	5	—	400	800	ns
			10	—	150	300	
			15	—	110	220	
MINIMUM RESET PULSE WIDTH	PW_R	5	—	150	300	ns	
		10	—	75	150		
		15	—	60	120		
RESET REMOVAL TIME	t_{rem}	5	—	250	500	ns	
		10	—	100	200		
		15	—	80	160		

AC MEASUREMENT DEFINITION AND FUNCTIONAL WAVEFORMS



LOGIC DIAGRAM



SCL4046B
SCL4446B



CMOS PHASE-LOCKED LOOPS

FEATURES


- ◆ Very low power consumption – 70 μ W (typ) @ $f_o = 10$ kHz, 5Vdc
- ◆ Operating frequency range (no offset) – Up to 3MHz (typ) @ 10Vdc (SCL4046B) Up to 4MHz (typ) @ 10Vdc (SCL4446B)
- ◆ Low frequency drift – 0.04%/°C (typ) @ 10Vdc
- ◆ Choice of two phase comparators:
 1. Exclusive-OR network
 2. Edge-controlled memory network with phase-pulse output for lock indication
- ◆ VCO Inhibit control for ON-OFF keying and ultra-low standby power consumption
- ◆ High VCO linearity 1% (typ)
- ◆ Source-follower output of VCO control input (Demodulator Output)
- ◆ Zener Diode to assist Supply Regulation
- ◆ Balanced Output Drive Current Specifications

APPLICATIONS

- ◆ FM demodulator and modulator
- ◆ Frequency synthesis and multiplication
- ◆ Frequency discriminator
- ◆ Data synchronization
- ◆ Voltage-to-frequency conversion
- ◆ Tone decoding
- ◆ FSK-Modems
- ◆ Signal conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common inputs. The Signal input can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a digital error signal PCI_{OUT}, and maintains 90° phase shift at the center frequency between Signal and Comparator inputs (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides digital error signals PCI_{OUT} and Phase Pulses, and maintains a 0° phase shift between input signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{OUT} whose frequency is determined by the voltage of input VCO_{IN} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source follower output, Demod Out, with an external resistor is used where the VCO_{IN} signal is needed but no loading can be tolerated. The inhibit input Inh, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.



RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

BLOCK DIAGRAM




Fig. 1

VCO SECTION

The VCO requires one external capacitor (C1) and one to two external resistors (R1 or R1 and R2). Resistor R1 and capacitor C1 determine the frequency range of the VCO and resistor R2 enables the VCO to have a frequency offset if required. The high input impedance ($10^{12}\Omega$) of the VCO simplifies the design of low-pass filters by permitting the designer a wide choice of resistor-to-capacitor ratios. In order not to load the low-pass filter, a source-follower output of the VCO input voltage is provided at terminal 10 (DEMODULA-

TOR OUTPUT). If this terminal is used, a load resistor (R_S) of $50k\Omega$ or more should be connected from this terminal to V_{SS} . If unused, this terminal should be left open. The VCO can be connected directly or through frequency dividers to the comparator input of the phase comparators. A full CMOS logic swing is available at the output of the VCO. A logic 0 on the INHIBIT input "enables" the VCO and the source follower, while a logic 1 "turns off" both to minimize stand-by power consumption.

PHASE COMPARATORS

The phase-comparator signal input (terminal 14) can be direct-coupled provided the signal swing is within CMOS logic levels [logic "0" $\leq 30\% (V_{DD} - V_{SS})$, logic "1" $\geq 70\% (V_{DD} - V_{SS})$]. For smaller swings the signal must be capacitively coupled to the self-biasing amplifier at the signal input.

Phase comparator I is an exclusive-OR network; it operates analogously to an over-driven balanced mixer. To maximize the lock range, the signal and comparator-input frequencies must have a 50% duty cycle. With no signal or noise on the signal input, this phase comparator has an average output voltage equal to $V_{DD}/2$. The low-pass filter connected to the output of phase comparator I supplies the averaged voltage to the VCO input, and causes the VCO to oscillate at the center frequency (f_0).

The frequency range of input signals on which the PLL will lock, if it was initially out of lock, is defined as the frequency capture range ($2f_c$).

The frequency range of input signals on which the loop will stay locked if it was initially in lock is defined as the frequency lock range ($2f_L$). The capture range can not exceed the lock range.

With phase comparator I, the range of frequencies over which the PLL can acquire lock (capture range) is dependent on the low-pass-filter characteristics, and can be made as large as the lock range. Phase-comparator I enables a PLL system to remain in lock in spite of high amounts of noise in the input signal.

One characteristic of this type of phase comparator is that it may lock onto input frequencies that are close to harmonics of the VCO center-frequency. A second characteristic is that the phase angle between the signal and the comparator input varies between 0° and 180° , and is 90° at the center frequency. Figure 2 shows the (typical) triangular phase-to-output response characteristic of phase-comparator I. Typical waveforms for a CMOS phase-locked-loop employing phase comparator I in locked condition is shown in Figure 3.




Fig. 2 — Phase-comparator I characteristics at low-pass filter output.




Fig. 3 — Typical waveforms employing phase comparator I in locked condition




Fig. 4 – Typical waveforms employing phase comparator II in locked condition.

Phase-comparator II is an edge-controlled digital memory network. It consists of several flip-flop stages, control gating, and a three state output circuit comprising p- and n-type drivers having a common output node. When the p-MOS or n-MOS drivers are ON, they pull the output up to V_{DD} or down to V_{SS} , respectively. This type of phase comparator acts only on the positive edges of the signal and comparator inputs. The duty cycles of the signal and comparator inputs are not important since positive transitions control the PLL system utilizing this type of comparator. If the signal lags the comparator input in phase, the n-type output driver is maintained ON for a time corresponding to the phase difference. If the comparator input lags the signal in phase, the p-type output driver is maintained ON for a time corresponding to the phase difference. Subsequently, the capacitor voltage of the low-pass filter connected to this phase comparator is adjusted until the signal and comparator inputs are equal in both phase and frequency. At this stable point, both p- and n-type output

drivers remain OFF. Thus, the phase comparator output becomes an open circuit and holds the voltage on the capacitor of the low-pass filter constant. Moreover, the signal at the "phase pulses" output is a high level which can be used for indicating a locked condition. Thus, for phase comparator II, no phase difference exists between signal and comparator input over the full VCO frequency range. Moreover, the power dissipation due to the low-pass filter is reduced when this type of phase comparator is used because both the p- and n-type output drivers are OFF for most of the signal input cycle.

It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range, independent of the low-pass filter. With no signal present at the signal input, the VCO is adjusted to its lowest frequency for phase comparator II. Figure 4 shows typical waveforms for a CMOS PLL employing phase comparator II in a locked condition.

DESIGN INFORMATION

This information is a guide for approximating the values of external components for the SCL4046B and SCL4446B in a Phase-Locked Loop system. The selected external components must be within the following ranges:

$$R_1, R_2 \geq 2k\Omega, R_S \geq 10k\Omega$$

$$C_1 \geq 15pF$$

In addition to the given design information refer to Figure 5 for R1, R2, and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f_0		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Frequency Lock Range, $2f_L$	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{max} - f_{min}$			
Frequency Capture Range, $2f_C$	 $2f_C \approx \frac{1}{\pi} \sqrt{\frac{2f_L}{R_1}}$			
Loop Filter Component Selection	 For $2f_C$, see Ref.			
Phase Angle between Signal and Comparator	90° at center frequency (f_0), approximating C° and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	Given f_0 Use f_0 with Fig.5a to determine R1 and C1	- Given: f_0 and f_L - Calculate f_{min} from the equation $f_{min} = f_0 - f_L$ - Use f_{min} with Fig. 5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1	- Given: f_{max} - Calculate f_0 from the equation: $f_0 = \frac{f_{max}}{2}$ - Use f_0 with Fig.5a to determine R1 and C1	- Given f_{min} & f_{max} - Use f_{min} with Fig.5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1

REF. G. S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.

ELECTRICAL CHARACTERISTICS ^{1,3}

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DDI}	Inhibit V _{DD} Signal Input = V _{DD}	-	5	-	0.05	5	-	150	μA _{dc}
			-	10	-	0.01	10	-	300	
			-	20	-	0.2	20	-	600	
TOTAL POWER DISSIPATION	P _T	Inh V _{SS} VCO _{IN} = V _{DD} f _o = 10kHz C ₁ = 15pF R1 = 1MΩ R2 = R ₃	-	-	-	0.07	-	-	-	mW
			-	-	-	0.6	-	-	-	
			-	-	-	2.4	-	-	-	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device

= -40°C for E device

T_{HIGH} = +125°C for C, D, F, H device

= + 85°C for E device

³ VCO output (pin 4) and Phase Comparator Outputs (pins 2 and 13) have been designed for balanced output drive current specifications. Consult Family Specifications.

PARAMETER	CONDITIONS	V _{DD}	25°C			UNIT				
			Min.	Typ.	Max.					
VCO SECTION										
MAXIMUM OPERATING FREQUENCY	f _{max}	R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.5	0.8	-	MHz		
				10	1.0	1.5	-			
				15	1.3	1.9	-			
			SCL4046B	R2 = ∞ VCO _{IN} = V _{DD}	5k 50pF	5	0.6	1.0	-	MHz
						10	1.4	2.1	-	
						15	1.8	2.7	-	
					2k 50pF	5	-	1.3	-	MHz
						10	-	2.9	-	
						15	-	3.6	-	
			SCL4446B	R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.7	1.0	-	MHz
						10	1.3	2.0	-	
						15	1.9	2.8	-	
5k 50pF	5	0.9			1.3	-	MHz			
	10	1.9			2.9	-				
	15	2.6			3.9	-				
2k 50pF	5	-			1.8	-	MHz			
	10	-			3.9	-				
	15	-			5.4	-				
LINEARITY	R2 = ∞ VCO _{IN} = 2.5±0.3V, R1 ≥ 10kΩ VCO _{IN} = 5.0±2.5V, R1 ≥ 400kΩ VCO _{IN} = 7.5±5.0V, R1 ≥ 1MΩ	5	-	1	-	%				
		10	-	1	-					
		15	-	1	-					

ELECTRICAL CHARACTERISTICS (Continued)

PARAMETER	CONDITIONS	V _{DD}	+25°C			UNIT		
			Min.	Typ.	Max.			
VCO SECTION (Continued)								
TEMPERATURE-FREQUENCY STABILITY	No Offset	R ₂ = ∞	5	-	0.12-0.24	-	% / °C	
			10	-	0.04-0.08	-		
			15	-	0.015-0.03	-		
	With Offset	R ₂ ≤ 10X R ₁	5	-	0.06-0.12	-	% / °C	
			10	-	0.05-0.1	-		
			15	-	0.03-0.05	-		
INPUT RESISTANCE (VCO _{IN})	R _{IN}	5, 10, 15	-	10 ⁶	-	MΩ		
OUTPUT DUTY CYCLE	All valid input combinations and voltages		-	50	-	%		
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	-	100	200	ns	
			10	-	50	100		
			15	-	40	80		
PHASE COMPARATORS								
INPUT RESISTANCE Signal Input	R _{IN}	5, 10, 15	5	1	3	-	MΩ	
			10	0.2	0.7	-		
			15	0.1	0.3	-		
Comparator Input	R _{IN}	5, 10, 15	-	10 ⁶	-	MΩ		
AC-COUPLED INPUT SENSITIVITY Signal Input	V _{IN}	5, 10, 15	5	-	200	400	mV	
			10	-	400	800		
			15	-	700	1400		
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	-	100	200	ns	
			10	-	50	100		
			15	-	40	80		
	Phase Pulses Output	t _{TLH} , t _{THL}	5, 10, 15	5	-	130	260	ns
				10	-	65	130	
				15	-	50	100	
DEMODULATOR OUTPUT								
OFFSET VOLTAGE	VCO _{IN} , V _{DEM}	R _S ≥ 50kΩ	5	-	1.4	2.2	V _{dc}	
			10	-	1.6	2.2		
			15	-	1.8	2.2		
LINEARITY		R _S ≥ 50kΩ VCO _{IN} = 2.5±0.3V VCO _{IN} = 5.0±2.5V VCO _{IN} = 7.5±5.0V	5	-	0.1	-	%	
			10	-	0.6	-		
			15	-	0.8	-		
ZENER DIODE								
ZENER VOLTAGE	V _Z	I _Z = 50μA	-	6.3	7.0	7.7	V	
DYNAMIC RESISTANCE	R _Z	I _Z = 1mA	-	-	100	-	Ω	




Fig. 5 (a) Typical center frequency (f_0) vs $C1$ ($R2 = \infty$, $V_{COIN} = \frac{V_{DD}}{2}$, $T_A = 25^\circ C$)




Fig. 5 (b) Typical frequency offset vs $C1$ ($V_{COIN} = V_{SS}$, $T_A = 25^\circ C$)




Fig.5 (c) Typical f_{max}/f_{min} vs $R2/R1$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 6 (a) - Typical VCO power dissipation at center frequency vs R1.




Fig. 6 (b) - Typical VCO power dissipation at f_{min} vs R2.




Fig. 6 (c) - Typical source follower power dissipation vs R5.

NOTE: To obtain approximate total power dissipation of PLL system for no-signal input

$$P_D (\text{Total}) = P_D (f_0) + P_D (f_{MIN}) + P_D (R_5)$$

- Phase Comparator I

$$P_D (\text{Total}) = P_D (f_{MIN})$$

- Phase Comparator II




Fig. 7 - Typical lock range vs signal input amplitude





Fig. 8 (a, b) - Typical VCO linearity vs R1 and C1

กิตติกรรมประกาศ

ปริญญาในหนังสือฉบับนี้ ไม่อาจเสร็จสมบูรณ์ ถ้าหากขาดความร่วมมือจากหลายฝ่ายและ
ต้องขอขอบคุณอาจารย์ที่เป็นที่ปรึกษา เป็นอย่างยิ่ง ที่ได้ให้ข้อคิดและคำปรึกษาที่มีประโยชน์ต่อ
การทํารองปริญญาในหนังสือฉบับนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- Gobind, Daryanani. : " Principles of Active Network Synthesis and Design," John Wiley & Sons, 1976
- K. Sam, Shanmugam. : " Digital and Analog Communication Systems , " John Wiley & Sons , 1979
- Hai, Hung. Chiang, : " Electronic Wave Forming and Processing Circuits, " John Wiley & Sons , 1986
- Harold, S. Black. : " Modulation Theory , " Bell Laboratories Series, 1966
- Morris, David. Joseph. : " communication Command and Control System , " Oxford Pergamond Press, 1977
- National Semiconductor , Corp. : " CMOS Data Book , " U.S.A , 1977
- National Semiconductor , Corp. : " Linear Data Book , " U.S.A , 1976
- Roger, L. Freeman. : Telecommunication Transmission Handbook, " Wiley International Book., Co., 1975

สารบัญ

การสังเคราะห์ความถี่ด้วยเฟสล็อกคูล

	หน้า
บทคัดย่อ	54
บทที่ 1 บทนำ	55
บทที่ 2 เฟสล็อกคูล (PHASE - LOCKED LOOP)	60
บทที่ 3 วงจรที่ใช้ในงานจริงในการสังเคราะห์ความถี่	71
บทที่ 4 ผลการทดลองและสรุป	76
หนังสืออ้างอิง	77
กิตติกรรมประกาศ	78

* * * * *

ปฏิญานิพนธ์ปีการศึกษา 2532

เรื่อง การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ๊ป

- ผู้จัดทำ
1. นายมนตรี ตั้งจารุกิจ
 2. นายวิโรจน์ สุทรประกิจษ์
 3. นายวิชัย นาคลดทา



บทคัดย่อ

เป็นที่ยอมรับกันโดยทั่วไปว่าระบบสื่อสารวิทยุในปัจจุบันนี้ มีการพัฒนาทางเทคโนโลยีสูงขึ้นมาเรื่อยๆ โดยจะใช้ระบบทางอิเล็กทรอนิกส์เข้ามาเชื่อมโยงต่อกับระบบสื่อสาร ซึ่งระบบการสังเคราะห์ความถี่ (FREQUENCY SYNTHESIZER) ก็เป็นอีกระบบหนึ่งที่เข้ามามีบทบาทเป็นอย่างมาก โดยเฉพาะการสังเคราะห์ความถี่แบบที่ใช้ PHASE-LOCKED LOOP (PLL) ในวิทยุวิทยุนี้ก็จะกล่าวถึงการทำงานของภาคส่วนต่างๆ ที่เป็นส่วนหนึ่งของระบบการสังเคราะห์ความถี่ (ได้แก่ ภาค DECODER, ภาค VOLTAGE CONTROLLED OSCILLATOR (VCO), ภาค DETECTOR, ภาคหารความถี่ ซึ่งเป็นส่วนหนึ่งของวงจรที่ใช้งานจริง เพื่อนำมาประยุกต์ และใช้ในการสร้างเครื่องสังเคราะห์ความถี่ได้ในโอกาสต่อไป



บทที่ 1

เครื่องสังเคราะห์ความถี่ (FREQUENCY SYNTHESIZER)

1.1 บทนำ


เครื่องสังเคราะห์ความถี่คือ เครื่องมือที่สามารถให้กำเนิดสัญญาณที่มีความถี่ต่าง ๆ กันจำนวนมากจากความถี่อ้างอิงเพียงค่าเดียว และในปัจจุบันนี้การออกแบบ ตลอดจนการผลิตวงจรรวม (INTEGRATED CIRCUIT: IC) ได้พัฒนาไปมาก ทำให้เกิดการนำมาประยุกต์ใช้กันอย่างกว้างขวาง โดยเฉพาะงานทางด้านสื่อสาร

เริ่มแรกก็เดิมนั้นการสังเคราะห์ความถี่นั้น (พ.ศ. 2486) ใช้วิธีที่เรียกว่า การสังเคราะห์ความถี่ทางตรง (direct frequency synthesis) โดยจะใช้วงจรมิกเซอร์ (MIXER), วงจรคูณความถี่ (FREQUENCY MULTIPLIER), วงจรหาร (DIVIDER) และวงจรกรองแถบความถี่ที่ผ่าน (BANDPASS FILTER) มาประกอบกันเพื่อใช้ในการสังเคราะห์ความถี่ แต่ต่อมาภายหลังการสังเคราะห์ความถี่ทางอ้อม (INDIRECT FREQUENCY SYNTHESIS) ได้เข้ามามีบทบาทและแทนที่ การสังเคราะห์ความถี่ทางตรงโดยมีการนำเอา เฟส ล็อก ลูป (PHASE-LOCKED LOOP: PLL) มาใช้งานในการสังเคราะห์ความถี่ สำหรับวิทยานิพนธ์นี้ได้ทำการสังเคราะห์ความถี่ในลักษณะนี้มาใช้ในการออกแบบเครื่องสังเคราะห์ความถี่นี้ขึ้นมา ในบทนี้จะเป็นการกล่าวถึง ลักษณะของการสังเคราะห์ความถี่แต่ละแบบตลอดจนข้อดีข้อเสียของวิธีต่างๆ


1.2 การสังเคราะห์ความถี่ทางตรง

การสังเคราะห์ความถี่โดยวิธีนี้นั้นจะใช้ ฮาร์โมนิค เจเนอเรเตอร์ (HARMONIC GENERATOR) วงจรกรองสัญญาณ วงจรคูณสัญญาณ, วงจรหาร และวงจรมิกเซอร์ ซึ่งนิยมใช้โปรเพลลาร์ ทรานซิสเตอร์ ทำหน้าที่เป็นตัวกำเนิดสัญญาณฮาร์โมนิค เพราะคุณสมบัติทางโวลเตจของรอยต่อ เบส-อิมิตเตอร์ เป็นแบบเอ็กซ์ปอนเนนเชียล ซึ่งเป็นผลรวมของฮาร์โมนิคจำนวนมาก วิธีหนึ่งที่ใช้ในการกำเนิดสัญญาณทางฮาร์โมนิคนี้ แสดงได้ดังรูปที่

1.1 ความถี่ของสัญญาณที่ต้องการจะถูกผ่านออกไปทางวงจรรองแถบความถี่ผ่าน และ เพื่อต้องการสัญญาณที่มีความบริสุทธิ์สูง ดังนั้นวงจรรองสัญญาณต้องมีค่า Q แพลเตอร์สูงมากจึง ง่ายเป็นอุปสรรคอย่างหนึ่งในการออกแบบโดยใช้วิธีนี้ จึงมีการแก้ปัญหาดังกล่าวโดยเลือกใช้ วงจรรออสซิลเลเตอร์หลายๆ ชุด ซึ่งวงจรรออสซิลเลเตอร์ที่มีความแม่นยำทางความถี่สูงนั้น สร้างได้ง่ายกว่าวงจรรองสัญญาณที่มีค่า Q แพลเตอร์สูงๆ ดังแสดงในรูปที่ 1.2 เป็นตัว อย่างการสังเคราะห์ความถี่ได้ 99 ค่าจากคริสตัลอสซิลเลเตอร์ 18 ชุด โดยมีสวิตช์ตัว ที่ 1 (S1) เป็นตัวเลือกอสซิลเลเตอร์ 1 ชุด จากชุดออสซิลเลเตอร์ 9 ชุด ทางซ้ายมือ ซึ่งความถี่ทางออสซิลเลเตอร์ทั้ง 9 ชุด จะเป็น 1 KHZ, 2KHZ จนถึง 9 KHZ ตามลำดับ และสวิตช์ตัวที่ 2 (S2) จะเป็นตัวเลือกออสซิลเลเตอร์ 1 ชุด จากชุด ออสซิลเลเตอร์ 9 ชุด ทางขวามือโดยมีความถี่ของออสซิลเลเตอร์เป็น 10 KHZ ,20 KHZ จนถึง 90 KHZ ตามลำดับ สัญญาณที่ถูกเลือกจากสวิตช์ทั้ง 2 นี้ จะถูกรวมกันเข้าในวงจร มิกเซอร์ เพื่อให้ค่าความถี่ผลต่างและผลบวกออกมา หลังจากนั้นสัญญาณความถี่ทั้งสองจะถูก ส่งผ่านไปยังวงจรรองความถี่ เพื่อความถี่ (FO) ใดๆ ค่าหนึ่งออกมา



รูปที่ 1.1 การสังเคราะห์ความถี่ทางตรงโดยใช้ฮาร์โมนิค เชนเนอเรเตอร์



รูปที่ 1.2 รูป ตัวอย่างการสังเคราะห์ความถี่ทางตรงโดยใช้ชุดออสซิลเลเตอร์

ตัวอย่าง เช่น ถ้าต้องการสัญญาณความถี่ 27 KHz มาปรากฏที่หน้าเอาต์พุต (f_o) จะเลือกตำแหน่งสวิตช์ S1 ไปที่ 7 KHz และเลือกตำแหน่งสวิตช์ S2 ไปที่ 20 KHz เมื่อสัญญาณทั้งสองผ่านวงจรมิกเซอร์ แล้วจะได้สัญญาณความถี่ออกมา 2 ค่าคือ 13 KHz และ 27 KHz เมื่อกรองความถี่สัญญาณ 13 KHz ออกไปก็จะได้สัญญาณความถี่ 27 KHz ตามต้องการ


การสังเคราะห์ความถี่ทางตรงที่จะสามารถหาความถี่ตามที่ต้องการได้เร็วที่สุด และสามารถหาเป็นจำนวนมากผ่านความถี่ที่สูงที่สุดด้วย แต่จำนวนฮาร์ดแวร์ที่ใช้ก็มากด้วย

เช่นกัน ท้าให้เสียค่าใช้จ่ายสูง และข้อเสียอีกข้อหนึ่งก็คืออาจเกิดคลื่นความถี่ที่ไม่ต้องการ (Frequency Frequency) บเนอออกมาที่เอาท์พุทได้

1.3 การสังเคราะห์ความถี่ โดยใช้เฟสล็อคลูป มาสังเคราะห์ความถี่ หลักการง่าย ๆ ของการนำเฟสล็อคลูปมาสังเคราะห์ความถี่ได้ แสดงไว้ใน รูปที่ 1.3 สำหรับรายละเอียดจะกล่าวถึงในบทที่ 2 ในหัวข้อนี้จะเป็นการกล่าวถึงคร่าว ๆ ว่า เมื่อเฟสล็อคลูปอยู่ในสภาวะล็อคแล้ว ความถี่ที่อินพุททั้งสองของ เฟสดีเทคเตอร์จะ เท่ากันคือ

$$f_r = f_d \quad (1.1)$$





รูปที่ 1.3 การสังเคราะห์ความถี่โดยใช้เฟสล็อก

สัญญาณความถี่ f_d ได้จากการหารความถี่ของสัญญาณที่ได้จากโวลเตจคอนโทรลลอสซิลเลเตอร์ (Voltage - controlled oscillator : vco)

$$f_d = f_o/N \tag{1.2}$$

และจาก (1.1) และ (1.2) จะได้ว่า

$$f_o = Nf_r \tag{1.3}$$


จากสมการที่ (1.3) จะเห็นว่าเราสามารถสร้างความถี่ f_o ได้มากมาย จาก f_r เพียงค่าเดียวโดยการเปลี่ยนค่าของ N .

บทที่ 2
เฟสล็อกคูลูป

(Phase - locked loop)

2.1 บทนำ

เฟสล็อกคูลูป (phase - locked loop : PLL) เป็นระบบป้อนกลับ โดยที่สัญญาณป้อนกลับถูกใช้ เพื่อทำให้เกิดการล็อกกันทางความถี่และ เฟสของสัญญาณอินพุต กับสัญญาณเข้าที่พุท โดยสัญญาณอินพุตนั้น จะเป็นได้ทั้งสัญญาณอนาล็อก หรือดิจิตอล การนำ PLL มาใช้งานครั้งแรกนั้น ด้านการออกแบบ และการสร้างวงจรรวม (Integrated circuit : IC) ได้ถูกพัฒนาไปมาก ทำให้มีการนำเอา PLL มาประยุกต์ใช้งานกันอย่างแพร่หลาย เช่น การสังเคราะห์ความถี่, การควบคุมความเร็ว มอเตอร์, การมอดคูเลทสัญญาณ, การดีมอดคูเลทสัญญาณ และอื่น ๆ อีกมาก วงจรที่ใช้ ในระบแควจะ เป็นได้ทั้งทางอนาล็อก หรือดิจิตอล แต่ส่วนใหญ่แล้วจะเป็นการนำเอาทั้งอนาล็อกและดิจิตอลมาใช้งานร่วมกัน.



รูป 2.1 บล็อกไดอะแกรมของเฟสล็อกคูลูป

2.2 หลักการทำงานเบื้องต้นของ PLL


พิจารณารูปที่ 2.1 ซึ่งแสดงบล็อกไดอะแกรมของเฟสล็อกคูลูป ส่วนเฟสดีเทคเตอร์ (Phase detector : PD) จะให้สัญญาณเอาต์พุต ที่เป็นฟังก์ชันของความแตกต่างระหว่างเฟสของสัญญาณอินพุตทั้ง 2 สัญญาณเอาต์พุตที่ได้นี้จะถูกกรองสัญญาณด้วยส่วนของลูปฟิวเตอร์ (Loop filter) ที่มีค่าทรานเฟอร์ฟังก์ชัน $F(s)$ จากนั้นจะถูกขยายโดยส่วนของแอมพลิฟายเออร์ สัญญาณหลังจากถูกขยายแล้วจะถูกป้อนให้กับ ส่วนโวลเตจคอนโทรลลอสซิลเลเตอร์ (Voltage control oscillator : VCO) เพื่อเปลี่ยนความถี่ ในทิศทางที่จะลดความแตกต่าง ระหว่างความถี่อินพุตทั้งสองของส่วนเฟสดีเทคเตอร์ และ เมื่อความถี่ของสัญญาณอินพุตทั้งสอง เท่ากันแล้ว เราจะเรียกว่าระบบอยู่ในสภาวะล็อกนั่นคือ

$$f_s = f_d \tag{2.1}$$

ความถี่สัญญาณเอาต์พุต f_o จะมีค่าดังสมการ

$$f_o = N f_r \tag{2.2}$$

แม้ว่าระบบ PLL นี้เป็นระบบที่มันเป็นเชิงเส้น (non-linear) ทั้งนี้เพราะในกระบวนการแคปเจอร์สัญญาณนั้น เป็นแบบไม่เป็นเชิงเส้น แต่ว่าเราอาจจะพิจารณาให้อยู่ในลักษณะของระบบเชิงเส้น (linear) ได้ ถ้าความแตกต่างทางเฟสระหว่างอินพุตทั้งสองของส่วน PD มีค่าน้อย โดยเฉพาะเมื่อระบบอยู่ในสภาวะล็อก โดยเราจะเขียนบล็อกไดอะแกรมในรูป 2.1 ใหม่ เพื่อที่จะหาทรานเฟอร์ฟังก์ชันของระบบดังแสดงในรูปที่ 2.2



รูปที่ 2.2. บล็อกไดอะแกรมของเฟสล็อกคิรในโดเมนคอมเพล็กซ์เฟรีความถี่

รูปที่ 2.2 แสดงถึงบล็อกไดอะแกรมของระบบ PLL ที่เป็นระบบป้อนกลับลิเนียร์ ในโดเมนคอมเพล็กซ์เฟรีความถี่เมื่อ s คือตัวแปรตามความถี่เชิงซ้อน เฟสดีเทคเตอร์จะให้ เอาท์พุทวอลเตจอันสัดส่วนกับผลต่างของเฟส ระหว่างสัญญาณอินพุทและ เอาท์พุท VCO ที่มีค่า คอนเวอร์ชันแกนเท่ากับ K_d มีหน่วยเป็น (โวลต์/เรเดียน) สมมติว่า $F(s)$ มีอัตรา การขยายสัญญาณดีซีเท่ากับ 1 และอัตราขยายวอลเตจเป็นความถี่ของ VCO มีค่าเท่ากับ K_o มีหน่วยเป็น (เรเดียน/วินาที)/โวลต์

ความถี่ของออสซิลเลเตอร์ ω_{osc} จะมีค่าเป็นสัดส่วนกับคอนโทรลวอลเตจ จะมีความเป็น
$$\omega_{osc} = \omega_o + K_o V_o \quad (2.3)$$

เมื่อ ω_o คือความถี่เฟรีรั้งของ VCO ($\omega_o = 2\pi f_o$) ซึ่งจะเกิดขึ้นเมื่อ V_o เท่ากับศูนย์ ขณะที่ V_o มีค่าคงที่ความถี่ของวอลเตจ ω_{osc} จะมีค่าคงที่ด้วย อย่างไรก็ตามเมื่อมีความแตกต่างของเฟสของสัญญาณอินพุท และสัญญาณเอาท์พุทของ VCO เกิดขึ้นค่า V_o ก็จะมีการเปลี่ยนแปลงไป ดังนั้นเพื่อให้การวิเคราะห์เป็นไปอย่างเหมาะสม เอาท์พุทของ VCO ควรจะแสดงในรูปของเฟสมากกว่าในรูปของความถี่และ เนื่องจากเฟส คือการอินทิเกรต ของความถี่

$$\phi_{osc}(t) = \phi_{osc}|_{t=0} + \int_0^t \omega_{osc}(t) dt \quad (2.4)$$

ซึ่งจะสามารถแทนการอินทิเกรตของความถี่นี้ด้วยบล็อก $1/s$ ตัวแสดงในรูปที่ 2.2 และเมื่อทำการวิเคราะห์ระบบในรูปที่ 2.2 ให้อยู่ในรูปของระบบป้อนกลับทรานเฟอร์ฟังก์ชัน ลูปปิด (closed-loop transfer function) จะมีค่าเท่ากับ

$$V_o/\phi_i = [SKdF(s)A]/[s + KdF(s)AK_o] \quad (2.5)$$

เมื่อ ϕ_i คือเฟสของสัญญาณอินพุตที่สัมพันธ์กับเอาต์พุตของ V_{co} และเพื่อความสะดวก จะแทน KdK_oA ด้วยค่า K_v ซึ่งจะเรียกว่าเป็นค่าอัตราขยายสัญญาณดีซี ของ ลูป มีหน่วยเป็น (1/sec) เพราะฉะนั้นสามารถเขียนสมการ (2.5) ใหม่ได้เป็น

$$v_o/\phi_i = (K_v/K_o) - [SF(s)]/[s + K_vF(s)] \quad (2.6)$$

ในทางปฏิบัติแล้ว มักจะสนใจกับผลตอบสนองของระบบ PLL ต่อการเปลี่ยนแปลงของความถี่อินพุตมากกว่าเฟสอินพุต และเนื่องจากความถี่เท่ากับอนุพันธ์ทางเวลาของเฟส ดังนั้นสามารถเขียนได้เป็น

$$W_i = d\phi_i/dt \quad (2.7)$$

และ เมื่อเขียนให้อยู่ในรูปของโดเมนความถี่เชิงซ้อนจะได้

$$W_i(s) = s\phi_i(s) \quad (2.8)$$

ดังนั้นสามารถเขียนทรานสเฟอร์ฟังก์ชันของระบบ PLL ในสมการที่ 2.6 ได้
นำมาที่อยู่ารูปของความถี่อินพุต ω_i ได้เป็น

$$\frac{V_o}{\omega_i} = \frac{1}{s} \frac{V_o}{\phi_i} = \frac{K_v}{K_o} \cdot \frac{F(s)}{[s + K_v F(s)]} \quad (2.9)$$

สมการ (2.9) เป็นสมการซึ่งอธิบายถึงคุณสมบัติการแปลงความถี่ไปเป็นวาล์
เดจของระบบ PLL ในสภาวะลอค

2.3 ผลของลูปฟิลเตอร์และอัตราขยายลูปที่มีต่อคุณสมบัติการทำงานของระบบ PLL

ฟังก์ชันวางลูปฟิลเตอร์ $F(s)$ มีผลต่อการทำงานของระบบ PLL เป็นอย่าง
มาก เมื่อระบบ PLL อยู่ารูปสภาวะลอค หน้าที่ของลูปฟิลเตอร์ร่วมกับอัตราขยายลูป K_v
จะเป็นตัวกำหนดทั้งผลตอบสนองชั่วขณะ และคุณสมบัติของผลตอบสนองความถี่ของระบบ ในหัว
ข้อนี้จะพิจารณากถึงผลของลูปฟิลเตอร์ที่มีต่อคุณสมบัติต่างๆ ทั้งหมดของระบบเฟสลอคลูป

2.3.1 ลูปลำดับที่หนึ่ง

การทำงานของระบบ PLL ในกรณีที่ง่ายที่สุดก็คือการที่ไม่ได้ต่อลูปฟิลเตอร์เข้า
กับระบบทราได้รดยการตั้งให้ $F(s)=1$ ระบบ PLL แบบนี้เรียกว่า ลูปลำดับที่หนึ่ง เนื่องจาก
ทรานสเฟอร์ฟังก์ชันของสมการที่ 2.9 จะลดลงเหลือโพล (pole) เดียวของโวลท์พาสฟังก์ชัน

$$\frac{V_o}{\omega_i} = \frac{1}{K_o} \cdot \frac{K_v}{(s + K_v)} \quad (2.10)$$

ซึ่งจะเห็นได้ว่าสมการที่ 2.10 มีลักษณะ เหมือนกับทรานสเฟอร์ฟังก์ชัน

ของวงจรรองความถี่ผ่านที่มีพหุคูณ โดยมีความถี่ความถี่ต่ำเท่ากับ $1/K_o$ และ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีแบนด์วิธเท่ากับ KV แสดงให้เห็นว่าผลตอบสนองของระบบ PLL ในสถานะล็อก ต่อการเปลี่ยนแปลงของความถี่อินพุตจะได้รับอิทธิพลจากพารามิเตอร์ 2 ตัว คือทรานเฟอร์ฟังก์ชันของลูปลิเตอร์ $F(s)$ และแพคเตอร์ของอัตราขยายลูปลิเตอร์ Kv


การทำงานของ เฟสล็อกคิปลูปลิเตอร์อันดับที่หนึ่งมีข้อเสีย คือถ้าสัญญาณอินพุตมีสัญญาณรบกวนที่อยู่นอกแบนด์วิธ เข้ามาจะมีผลทำให้ความถี่เอาต์พุตเปลี่ยนแปลงด้วย ดังนั้นจึงจำเป็นต้องเพิ่มส่วนลูปลิเตอร์เข้าไป ในกรณีที่สัญญาณรบกวนที่อินพุตเพื่อกำจัดเอาต์พุตสัญญาณรบกวนออกไป

2.3.2 ลูปลิเตอร์อันดับที่ 2

ในการใช้งานในระบบ PLL เมื่อใช้วงจรกรองความถี่ต่ำผ่านแบบมีโพลเดี่ยว หากหน้าที่เป็นลูปลิเตอร์ จะทำให้สมการ 2.9 อยู่ในรูปของสมการลำดับที่สอง ดังนั้นระบบ PLL ดังกล่าวจึงถูกเรียกว่าเป็นลูปลิเตอร์อันดับที่สอง โครงสร้างของวงจรกรองความถี่ต่ำผ่านแบบโพลเดี่ยวที่ใช้กันทั่วไป แสดงได้ดังรูปที่ 2.3 ซึ่งมีทรานเฟอร์ฟังก์ชันเป็น

$$F(s) = \frac{1}{(1 + s/\omega_1)} \tag{2.11}$$

เมื่อ $\omega_1 = 1/RC$ เป็นแบนด์วิธของวงจรกรองความถี่ต่ำผ่าน



รูปที่ 2.3 วงจรกรองความถี่ต่ำผ่านแบบโพลเดี่ยว

เมื่อแทนค่าสมการ 2.11 ลงในสมการทรานเฟอร์ฟังก์ชันของ PLL (สมการที่ 2.9)

จะได้เป็น

$$\frac{V_o(s)}{W_1} = \frac{1}{K_o [1 + \frac{s}{\omega_1} + \frac{s^2}{K_v \omega_1 K_v}]} \quad (2.12)$$

จากสมการ (2.12) สามารถกำหนดค่าพอลของระบบ PLL ได้เท่ากับ

$$S = \frac{-\omega_1(1 \pm \sqrt{1-4K_v})}{2 \omega_1} \quad (2.13)$$


สมการที่ 2.12 สามารถเขียนได้อยู่ในรูป

$$\frac{V_o}{W_1} = \frac{1}{K_o [\frac{s^2}{\omega_n^2} + \frac{2\zeta s}{\omega_n} + 1]} \quad (2.14)$$

โดยที่ $\omega_n = \sqrt{K_v \omega_1} \quad (2.15)$


$$\zeta = \frac{1}{2N} \sqrt{\frac{\omega_1}{k_v}} \quad (2.16)$$

ซึ่งจะสังเกตได้ว่า ถ้าแบนด์วิธของลูบฟิลเตอร์ ω_1 ลดลงหรือค่า K_v เพิ่มขึ้น การเด็มทิ่งของลูบจะลดลง (ค่า ζ ลดลง) ผลตอบสนองทางความถี่ของลูบจะเกิดเป็นพีค และผลตอบสนองต่อสเตปของลูบในช่วงเริ่มต้นเข้าจะเกิดการออสซิลเลท การออกแบบระบบ PLL ให้มีคุณสมบัติการทำงานที่ดีที่สุด ควรกำหนดค่าให้ผลตอบสนองทางออกความถี่ของวงจรรองความถี่ค่านานมีค่าแฟลต (flat) ให้มากที่สุดคือค่าให้ผลอยู่ที่รัศมีหามุม 45° ไม่ว่าจะถี่ใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงผลตอบสนองลูบเปิดของ PLL เมื่อ $F(s) = 1$

ด้วยคุณสมบัติของอินทิเกรชันภายในลูบเปิดตอบสนองจะมีสโลป -20 dB/decade ตลอดช่วงความถี่และตัดกับเส้นยูนิตีเกน (unity gain) ที่ K_v ในรูปที่ 2.5 แสดงถึงผลตอบสนองเมื่อลูบฟิลเตอร์มี ω_1 น้อยกว่า K_v มาก ซึ่งจะส่งผลให้ได้ผลตอบสนองในความถี่ของลูบปิดมีพิคแหลมที่ความถี่กึ่งจุดตัด




รูปที่ 2.5 แสดงผลตอบสนองลูบเปิดของ PLL เมื่อลูบฟิลเตอร์มีพอลเดี่ยว


และ $\omega_1 \ll K_v$

ในรูปที่ 2.6 แสดงถึงผลการตอบสนองทางความถี่เมื่อซีอาร์เข้าไปในลูบฟิลเตอร์ที่ ω_2 จะทำให้เฟสมาร์จิ้น (Phase margin) ของลูบคี่ขึ้น ในกรณีนี้จะสังเกตได้ว่าแบนด์วิดของลูบจะเท่ากับความถี่จุดตัดซึ่งมีค่าน้อยกว่า K_v การออกแบบเช่นนี้ทำให้สามารถให้ค่าแบนด์วิดของลูบและ K_v ได้เป็นอิสระต่อกันซึ่งเป็นข้อดีของลูบฟิลเตอร์แบบที่ 1 สำหรับวงจร RC ที่ใช้เพื่อให้ได้ผลลัพธ์และซีอาร์ตามต้องการนี้แสดงในรูปที่ 2.7 ซึ่งมีรณานพจน์ฟังก์ชันเป็น

$$F(s) = \frac{1 + s/W_2}{1 + s/W_1} \quad (2.20)$$



รูปที่ 2.6 แสดงผลตอบสนองลูบเปิด PLL เมื่อรูปฟิลเตอร์มีซีอาร์เพิ่มขึ้นที่ $s = -W_2$



รูปที่ 2.7 แสดงวงจร RC ที่จะมีโพลและซีโร อย่างละ 1 ตัว




บทที่ 3

วงจร

ใช้งานจริงในการสังเคราะห์ความถี่

3.1 ส่วน PHASE DETECTOR (PD)



รูปที่ 3.1

ส่วนนี้จะใช้ 4046 CMOS PHASE-LOCKED LOOP ทำหน้าที่เป็น PHASE DETECTOR โดยได้รับสัญญาณจากการหารความถี่มาแล้วด้วยค่า INPUT N จากส่วน DIVIDER มาเปรียบเทียบกับความถี่มาตรฐาน 10 HZ ที่ได้จากคริสตัลออสซิลเลเตอร์ และจะให้สัญญาณ PHASE ERROR ออกมาในลักษณะพัลส์ ที่ขา 13 ของ IC 4046 ซึ่งจะถูกนำไปยังส่วน LPF เพื่อควบคุมส่วนของ VCO อีกทีหนึ่ง ในวงจรได้เพิ่มส่วนแสดงว่าระบบอยู่ในสภาวะล็อกแล้วหรือไม่ โดยเอาที่ขาที่ขา 1 จะให้โวลเตจสูงเมื่อ f_{ref} ที่ขา 14 และ f ที่ขา 3 มีการเปลี่ยนที่ระดับสูงไปต่ำพร้อมกัน นั่นคือถ้าระบบอยู่ในสภาวะล็อกแล้วทรานซิสเตอร์ จะไม่ทำงานทำให้ LEDดับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ส่วน VCO (VOLTAGE CONTROLLER OSCILLATOR)

ส่วนนี้จะใช้ IC XR-2206 FUNCTION GENERATOR เป็น VCO ซึ่งจะให้สัญญาณเอาต์พุตเป็นรูปไซน์ (SINE WAVE) . สามเหลี่ยม (TRIANGLE WAVE) และสี่เหลี่ยม (SQUARE WAVE) โดยมี TC BIFET OP-AMP LF353 มีหน้าที่เป็นบัฟเฟอร์ให้ส่วน LPF เพื่อกันไม่ให้ไบโพลาร์ส่วน LPF (หรือโพลาร์น้อยที่สุด) และ OP-AMP อีกตัวหนึ่งทำหน้าที่เป็น INVERTING AMP ที่มีอัตราขยายเท่ากับ -1 เพื่อหาหน้าที่กลับสัญญาณดิจิตอล ค่าบวกจากส่วน LPF เป็นค่าลบ ทั้งนี้เพราะในวงจร XR-2206 ต้องให้สัญญาณโพลาร์ตั้งแต่ -2 โวลต์ลงมา ควบคุมความถี่ในการ OSCILLATE ซึ่งมีค่าเท่ากับ


$$f_{osc} = \frac{V}{3R_1 C_t} \text{ HZ}$$

โดย C_t คือค่า TIMING CAPACITOR ที่ต่อระหว่างขา 5 และขา 6 ซึ่งจะถูกควบคุมโดยสัญญาณ DECODER จาก INPUT X โดยผ่านทาง 4066 ANALOG SWITCH เพื่อทำการเลือกค่า C_t อีกทีหนึ่ง



3.3 ส่วน DEVIDER BY N

สำหรับบางจรรยาส่วนนี้จะใช้ 74C192 DECADE UP-DOWN มาต่อแบบ CASCADE เป็น 4 STAGE เพื่อที่จะสามารถหารความถี่ที่ได้จาก VCO ตั้งแต่ 1-9999 เท่าได้ และเอาที่พุดที่ได้ก็จะนำไปเปรียบเทียบกับความถี่มาตรฐานที่ส่วน PD ต่อไป ดังแสดงในรูปที่ 3.3




รูปที่ 3.3

บทที่ 4

ผลการทดลองและสรุป

เมื่อนำวงจรทั้งหมดมาประกอบกันเพื่อทำหน้าที่เป็นเครื่องส่ง เเคราะห์ความถี่นั้น พบว่า เมื่อเลือกค่าของ N โดยการกดสวิทช์ thumb wheel แล้วดูสัญญาณที่เอาท์พุทปรากฏว่ามีสัญญาณความถี่ที่ไม่ต้องการปนออกมาด้วย (สังเกตจากเมื่อชวยไทยม์เบสของออสซิลอสโคปออกไปมาก ๆ เพื่อดู risetime ของสัญญาณสี่เหลี่ยมที่ได้จากเอาท์พุทของ IC XR2206 จะเห็นว่ามีการสั้นของเส้นไรสไทม์มีลักษณะเป็นแถบๆ) จึงได้ทำการออกแบบส่วนกรองความถี่ต่ำผ่านใหม่ ปรากฏว่าไม่สามารถชวยให้ดีขึ้นได้อีก ทั้งค่าความถี่ของสัญญาณเอาท์พุทที่ได้จาก IC XR 2206 มีอยู่ช่วงหนึ่งที่ไม่ตรงกับค่าที่ควรได้ เมื่อกดสวิทช์ THUMB WHEEL โดยมีค่าต่างกันมาก ซึ่งในขณะนี้คณะผู้จัดทำไม่สามารถวิเคราะห์ได้ว่า เป็นเพราะเหตุใด จึงทำให้วิทยานิพนธ์นี้ไม่สามารถสำเร็จลุล่วงตามที่คาดหวังไว้ได้



สถานะค่าพิกัดให้สวิตช์ภายในตัว 4066 เปิดทั้งหมด ดังนั้นค่าเก็บประจุสมบรูณ์ที่ต่อระหว่างขา 5 และขา 6 ของไอซี XR 2206 มีค่าเท่ากับ 1000 PF ซึ่งจะเป็นค่าที่ทากให้ XR 2206 ให้สัญญาณที่ความถี่ 10 KHz-99.99KHz

