



ปริณัยนิพนธ์
ปีการศึกษา 2532



อาจารย์ ชนิษฐา แซ่ตั้ง

อาจารย์ที่ปรึกษา

ปริญญานิพนธ์ปีการศึกษา 2532
เรื่องแหล่งจ่ายไฟสลับต่อเนื่อง

ผู้จัดทำ

1. นายเต็มพงษ์ บณะจินดา 29.1062
2. นายธนวัฒน์ เรืองเทพรัตน์ 29.1076
3. นายธันวาคมดี แสงกิจ 29.1079

.....
(อ. ขนิษฐา แซ่ตั้ง)

อาจารย์ที่ปรึกษา

แหล่งจ่ายไฟต่อเนื่อง(UPS)

นาย เต็มพงษ์ บุษะจินดา

นาย ธนวัฒน์ เรืองเทพรัตน์

นาย ชันวีธิตี แสงวงกิจ

อาจารย์ที่ปรึกษา

อาจารย์ ขนิษฐา แซ่ตั้ง

ปีการศึกษา 2533

บทคัดย่อ

ยูพีเอส เป็นอุปกรณ์ที่มีจุดมุ่งหมายให้เป็นแหล่งจ่ายไฟในช่วงวิกฤติ โดยที่แหล่งจ่ายไฟหลักไม่สามารถทำงานได้ตามปกติ ซึ่งเครื่องใช้ไฟฟ้ามีหลายอย่างที่การทำงานจะเป็นปกติได้นั้น จำเป็นอย่างยิ่งที่จะต้องรักษาระดับของแหล่งจ่ายไฟให้คงที่สม่ำเสมอตลอดเวลา หลักการทั่วไปของยูพีเอสคือจะทำการแปลงจากไฟกระแสสลับไปเป็นไฟตรง จากนั้นจึงนำไปชาร์จบรรจุไว้ในแบตเตอรี่เพื่อทำการจ่ายให้โหลดต่อไป โดยมีอินเวอร์เตอร์แปลงจากไฟตรงกลับเป็นไฟสลับอีกครั้งหนึ่ง สำหรับในโครงการนี้ได้นำหลักการสร้างวงจรอินเวอร์เตอร์ที่อาศัยหลักการมอดูเลตตามความกว้างของพัลส์ (PWM) โดยใช้การมอดูเลตแบบพัลส์ชายนี่ความถี่สูงในการลวิตซ์ซึ่งโดยใช้อุปกรณ์เพาเวอร์มอส เป็นตัวลวิตซ์ด้วย

THESIS TITLE UNINTERRUPTIBLE POWER SUPPLY

NAME MR. TERMPONG BUNAJINDA 29.1062
MR. TANAWAT RUANGTEPRAT 29.1076
MR. THUNTITI SWAENGKIT 29.1079

THESIS ADVISOR MISS KANITA SAETANG

LEVEL OF STUDY BACHELOR OF ENGINEERING IN ELECTRONICS

DEPARTMENT ELECTRONICS ENGINEERING

ACADEMIC YEAR 1989

ABSTRACT

UPS is an equipment which is used to be an emergency electrical generator while the main electrical generator work improperly. There are many electrical equipments and other devices that a regularly current generator is needed for working properly. The principle of UPS is that it will adapt the AC to be the DC and later charge it in the battery for generating current to load by the inverter which will adapt the DC to be the AC once again. for this project ,We use the principle of inverter circuit design which uses the pulse width modulation priciples (pwm) by using the high frequency pulse sine modulation for switching and use the power MOSFET device as a switch.


สารบัญ

	หน้า
บทคัดย่อ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี ยูนิแอส	3
เร็คติไฟเออร์	4
การมอดเลต	10
✓ สวิตซ์ทรานซิสเตอร์	16
วงจรสวิตซ์ซิ่ง	18
ฟิวเตอร์	32
หม้อแปลง	34
แบตเตอรี่	43
บทที่ 3 การออกแบบและการทำงาน	48
บทที่ 4 ผลการทดลอง	57
บทที่ 5 สรุป	58
ภาคผนวก	
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

บทที่ 1

บทนำ

เนื่องจากระบบไฟฟ้าบางระบบมีความต้องการใช้ไฟฟ้าอย่างสม่ำเสมอต่อเนื่องกัน ไปดั่งนั้นถ้าเกิดกรณีวิกฤติทางไฟฟ้าขึ้น เพื่อป้องกันความเสียหายแก่ระบบ จึงจำเป็นต้องมีระบบแหล่งจ่ายไฟสำรอง (UPS) ไว้ทำหน้าที่เป็นแหล่งพลังงานสำรองของระบบในกรณีฉุกเฉิน



รูปที่ 1.1

จากรูป 1.1 จะแสดงขั้นตอนการทำงานของยูพีเอส (UPS) ได้ดังนี้ โดยมีอินพุตเป็น ไฟสลับ 220 โวลต์ 50 เฮิรตซ์ จากแหล่งจ่ายไฟหลักเข้ามาจะถูกแปลงเป็นไฟฟ้ากระแสตรง โดยผ่านวงจรเรกติไฟเออร์ แล้วส่งไปยังวงจรชาร์จแบตเตอรี่ เพื่อควบคุมการจ่ายไฟให้แก่ แบตเตอรี่ซึ่งมีขนาด 12 โวลต์ อีกส่วนหนึ่งก็จะทำการจ่ายให้กับวงจรอินเวอร์เตอร์เพื่อทำการ แปลงกลับจากไฟตรงเป็นไฟสลับ ซึ่งเอาท์พุทออกมาจะมีคาร์โมนิคออกมาด้วย ดังนั้นจึงต้องมีวง จรนิวเตอร์เพื่อกรองฮาร์โมนิคออกไป

การทำงานของยูพีเอส

1. สภาวะปกติ ไฟฟ้ากระแสสลับจากสายส่งจะผ่านวงจรเรกติไฟเออร์ และวงจร ชาร์จโดยส่วนที่เหลือจากแบตเตอรี่ จะนำไปผ่านอินเวอร์เตอร์ เพื่อแปลงเป็นไฟฟ้ากระแสสลับ ป้อนให้กับโหลดต่อไป

2. สภาวะฉุกเฉิน ในกรณีที่เกิดการผิดปกติของระบบไฟ แบตเตอรี่จะทำหน้าที่จ่ายพลังงานให้แก่อินเวอร์เตอร์ไปยังโหลด ทั้งนี้จะสามารถจ่ายได้นานแค่ไหนขึ้นอยู่กับขนาดความจุของแบตเตอรี่

3. สภาวะคักตาไฟฟ้าสูงหรือต่ำกว่าปกติยูนิเอล ต้องมีระบบควบคุมเอาท์พุทที่สามารถปรับให้คักตาคงที่ได้

4. สภาวะที่โหลดมีกระแสกระชากมากยูนิเอล จึงควรมีทรานสเฟอ์ลวิตส์เพื่อแก้ปัญหานี้

5. สภาวะที่อินเวอร์เตอร์ เสียจะต้องมีลวิตส์ทำหน้าที่ตัดให้นำกระแสไฟฟ้าจากสายส่งไปยังโหลดแทน


ข้อพิจารณาในการตัดสินใจนำยูนิเอลมาใช้ประกอบด้วย

1. ผลของความผิดปกติทางด้านแหล่งจ่ายไฟหลักที่มีผลต่ออุปกรณ์นั้น ๆ มีความรุนแรงขนาดไหน ผลต่อเนืองต่ออุปกรณ์อื่นเป็นอย่างไร
2. จะมีผลทำให้เกิดความเสียหายเป็นมูลค่าเท่าใด และจะต้องใช้เวลาในการซ่อมแซมส่วนเสียหายเท่าใด
3. อันตรายที่เกิดขึ้นจะส่งผลกระทบต่อคนหรือไม่
4. อุปกรณ์สำรองมีหรือไม่ ราคาถูกแพงเพียงใด
5. มีความต้องการ Standby Emergency Source หรือไม่ และ steady-state output มีค่าขนาดไหน จ่ายพลังงานได้นานเท่าไร
6. ผลที่มีต่อหน่วยความจำของคอมพิวเตอร์ ทำให้เกิดความเสียหายมากหรือไม่
7. โหลดต้องการสัญญาณแบบไหน เป็นคลื่นชายน์ หรือว่า คลื่นรูปสี่เหลี่ยม

บทที่ 2

ทฤษฎียูพีเอส

ในการสร้างยูพีเอส (UPS) นั้นสามารถทำได้หลายวิธีโดยมีพื้นฐานของส่วนต่าง ๆ จะประกอบไปด้วยภาคหลักดังนี้คือ ภาคเรกติไฟเออร์ (RECTIFIER) ภาคแบตเตอรี่ชาร์จเจอร์ (BATTERY CHARGER) ภาคอินเวอร์เตอร์ (INVERTER) ดังแสดงในรูปที่ 2.1



รูปที่ 2.1 แสดงบล็อกไดอะแกรม BLOCK DIAGRAM

จะเห็นได้ว่า ภาคเรกติไฟเออร์เป็นภาคแรกของการแปลงไฟสลับขนาด 220 v. ลงมาให้กลายเป็นไฟตรงขนาด 12 v. เพื่อทำการชาร์จแบตเตอรี่ส่วนหนึ่งและอีกส่วนทำการจ่ายให้กับอินเวอร์เตอร์ เพื่อทำหน้าที่แปลงกลับให้เป็นไฟสลับขนาด 220 v. อีกครั้งเพื่อจ่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานานาชาติเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้าให้ไหลลต ซึ่งถ้าแหล่งจ่ายพลังงานหลักเกิดขัดข้อง แบตเตอรี่ก็จะทำหน้าที่จ่ายให้แทน

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เรกติไฟเออร์

เรกติไฟเออร์ เป็นวงจรที่มีคุณสมบัติแปลงสัญญาณไฟฟ้ากระแสสลับให้เป็นกระแสตรงโดยจะยอมให้กระแสไหลผ่านในทิศทางใดทิศทางหนึ่ง โดยอุปกรณ์ทั่วไปที่ใช้ในวงจรนี้คือ ไดโอด สำหรับวงจรพอจะแบ่งได้ 3 แบบคือ

1. ฮาฟเวฟเรกติไฟเออร์ HALF-WAVE RECTIFIER
2. เซ็นเตอร์แทปเรกติไฟเออร์ CENTERTAP RECTIFIER
3. บริดจ์เรกติไฟเออร์ BRIDGE RECTIFIER

1. ฮาฟเวฟ เรกติไฟเออร์ เป็นวงจรที่นำเอาไดโอดมาต่ออนุกรมกับตัวต้านทาน

ดังรูปที่ 2.2



รูปที่ 2.2.

การทำงานของรูปข้างบน เมื่อแรงดันของครึ่งสัญญาณบวกของไฟฟ้ากระแสสลับเข้ามาไดโอดจะเป็นฟอร์เวิร์ดไบแอสทำให้มีกระแสไหลในวงจร เกิดแรงดันตกคร่อมตัวต้านทานไหลแต่เมื่อแรงดันของครึ่งสัญญาณลบเข้ามา ไดโอดจะถูกริเวอร์ตไบแอส ดังนั้นจะไม่มีกระแสไหล ในวงจรจะได้สัญญาณแรงดันเอาต์พุต ดังรูป

จากรูปสัญญาณแรงดันเอาต์พุต ทำให้หาค่าแรงดันเอาต์พุตได้


$$V_{DC} = V_p / \pi$$

โดยที่ $V_p = \sqrt{2} V_{RMS}$

จากรูปจะเห็นว่า ค่าความถี่ริปเปิ้ล (Ripple frequency) จะมีค่าเท่ากับความถี่หลัก

$$F_r = F_L$$

โดยส่วนใหญ่แล้ว วงจรเรกติไฟเออร์จะต่อร่วมกับทรานส์ฟอร์มเมอร์ทางด้านอินพุต ทรานส์ฟอร์มเมอร์ จะทำให้เราสามารถปรับระดับของแรงดันให้สูงขึ้นต่ำลงได้ตามต้องการ ประโยชน์อีกอย่างหนึ่งคือจะแยกออกจากเพาเวอร์ไลน์ (power line) ซึ่งจะลดการเปลืองของอันตรายจากการกระตกรขึ้นของไฟฟ้า








รูปที่ 2.3

จากรูปที่ 2.2 วงจรฮาฟเวฟเรกติไฟเออร์ เมื่อช่วงลบของสัญญาณของโวลเตจทางด้านทุติยภูมิ เข้ามาไดโอดจะหยุดนำกระแส เพราะฉะนั้นจะมีโวลเตจตกคร่อมไดโอดมีค่า Maximum Reverse Voltage เรียกว่า Peak Inverse Voltage (PIV)

$$PIV = V_m$$

2. วงจรเซ็นเตอร์แทปเรกติไฟเออร์ จากรูป 2.4 a ระหว่างครึ่งรอบบวกของโวลเตจทุติยภูมิ D₁ จะเป็นฟอร์เวอร์ตไบแอสและจะได้รับรีเวอร์สไบแอส ดังนั้นกระแสจะไหลตลอด D₁ ผ่านไปความต้านทานโหลดและขดลวดครึ่งบน ดังรูป 2.4c ระหว่างครึ่งรอบลบ กระแสจะไหลผ่านตลอด D₂ ไปยังตัวต้านทานโหลดและขดลวดครึ่งล่าง ดังรูป 2.4d จะเห็นว่าทิศทางของกระแสไหลต จะมิติศทางของกระแสไหลต จะมีทิศทางเดียวกันทั้งสองครึ่งรอบ



รูปที่ 2.4

จากรูปลักษณะของแรงดันเอาต์พุต จะหาค่าเฉลี่ยได้เป็น

$$V_{DC} = \frac{2V_m}{\pi}$$




ค่า Ripple Frequency จะเป็น 2 เท่าของ Line Frequency

$$F_r = 2F_L$$

จากรูป 2.3e แสดงวงจรที่ชั่วขณะของแรงดันทุติยภูมิ เมื่อถึงค่าสูงสุด V_m เป็นค่าแรงดันสูงสุดคร่อมครึ่งขดลวดทุติยภูมิ ดังนั้นแรงดันต้านกลับจะคร่อมไดโอดที่ไม่นำกระแส มีค่า Peak inverse Voltage เท่ากับ

$$PIV = 2V_m$$

3. วงจรบริดจ์เร็คติไฟเออร์ เป็นที่นิยมใช้อย่างกว้างขวางที่สุด จากรูปที่ 2.5a ระหว่างครึ่งรอบบวกของแรงดันทุติยภูมิ ไดโอด D_2 และ D_3 จะได้รับไบแอสตรง ดังนั้นการไหลของกระแสไหลแสดงดังรูป 2.5c ระหว่างครึ่งรอบลบไดโอด D_1 และ D_4 จะได้รับไบแอสตรง ดังนั้นการไหลของกระแสไหลแสดงดังรูป 2.5d ในแต่ละครึ่งรอบกระแสไหลจะมีทิศทางเดียวกัน นั่นคือแรงดันโวลต์จะเป็น Fullwave-Signal ดังรูป 2.5 ใช้ประโยชน์ด้านการค้า



รูปที่ 2.5

ค่าแรงดันโวลต์เฉลี่ย

$$V_{DC} = 2V_p / \pi$$

ค่าความถี่ริปเปิ้ล จะเป็น 2 เท่าของความถี่หลัก

$$F_r = 2F_L$$


ค่า Peak inverse voltage

$$PIV = V_m$$

Capacitor-input Filter

ค่าแรงดันไฟตรงที่เอาท์พุทของวงจรเรกติไฟเออร์ จะมีค่ากระเพื่อมไปจากค่าแรงดันไฟเฉลี่ยหรือแรงดันไฟตรง เรียกว่า ริปเปิ้ล (Ripple) แต่เครื่องมือทางไฟฟ้าตลอดจนวงจรส่วนใหญ่ต้องการไฟตรงที่ราบเรียบ ดังนั้นเอาท์พุทที่ออกจากวงจรเรกติไฟเออร์จะต้องผ่านวงจรกรองแรงดันหรือฟิลเตอร์ วงจรกรองแรงดันแบบง่าย ๆ ที่ใช้กันทั่วไปจะเป็นวงจร

รูปที่ 2.6 แสดงวงจรกรองแรงดันด้วยตัวเก็บประจุ (a) วงจรออฟเวฟ (b) เวก์พื้นที่ของวงจรออฟเวฟ (c) วงจรบริดจ์ (d) เวก์พื้นที่ของวงจรบริดจ์



รูปที่ 2.6

วงจรกรองแรงดันแบบนี้ประกอบด้วยตัวเก็บประจุต่อเชื่อมคร่อมเอาต์พุตตัวเก็บประจุจะทำหน้าที่เก็บประจุไว้ในตัวมันในขณะที่แรงดันเอาต์พุตเพิ่มขึ้นจนถึงค่าสูงสุด แรงดันตกคร่อมตัวเก็บประจุจะมีค่าสูงสุดด้วย เมื่อแรงดันเอาต์พุตลดลงมา เป็นศูนย์ตัวเก็บประจุจะทำหน้าที่ช่วยจ่ายประจุให้ไหลลงทำให้แรงดันตกคร่อมตัวเก็บประจุค่อย ๆ ลดลงจนกระทั่งแรงดันเอาต์พุตของเรกติไฟเออร์มีค่ามากกว่าที่ประจุเข้าไปยังตัวเก็บประจุอีกครั้งหนึ่ง เป็นเช่นนี้เรื่อยไป

อย่างไรก็ตามอัตราการคายประจุจะเป็นไปอย่างช้า ๆ ดังนั้นแรงดันคร่อมตัวเก็บประจุจึงยังไม่ลดลงมาเป็นศูนย์ กระแสจากเรกติไฟเออร์ก็จะมาประจุให้กับตัวเก็บประจุอีกครั้ง เพื่อให้การกรองแรงดันเรียงยิ่งขึ้นตัวเก็บประจุจะต้องมีค่ามาก โดยทั่วไปจึงใช้ตัวเก็บประจุชนิด



อิเล็กทรอนิกส์ ปกติวงจรกรองแรงดันแบบนี้ไม่สามารถจ่ายกระแสให้กับโหลดได้เป็นจำนวนมาก ทั้งนี้เพราะถูกจำกัดด้วยจำนวนประจุที่ถูกละสมไว้ที่ตัวเก็บประจุ เมื่อตัวเก็บประจุต้องจ่ายประจุให้โหลดจะทำให้แรงดันคร่อมตัวมันลดค่าลงอย่างรวดเร็วก่อนที่จะมันจะรับประจุกครั้งหนึ่ง จึงทำให้ค่ารีปเปิลมีค่าสูงและแรงดันเอาต์พุตจะลดค่าลง

พิจารณาวงจรเปรียบเทียบระหว่างเรกติไฟเออร์แบบต่าง ๆ


ในการตัดสินใจที่จะเลือกใช้เรกติไฟเออร์เฟสเดียว เราควรจะใช้ชนิดของวงจรที่เป็นชนิดบริดจ์ หรือ เซ็นเตอร์แทป เรกติไฟเออร์ อย่างใดอย่างหนึ่งเนื่องมาจากที่ความถี่ที่เพาเวอร์ไลต์่วงจรอาฟเฟนนั้นจะเหมาะสมเฉพาะกรณีที่ต้องการใช้เพียงกระแสเอาต์พุตต่ำ ๆ โดยที่ ตัวกรองประจุจะต้องทำงานเกือบจะเต็มคาบของเวลา $1/50 \text{ sec}$ ขณะที่เวลาที่ใช้ของเรกติไฟเออร์แบบอื่นเป็นเพียง $1/100 \text{ sec}$ ซึ่งจะทำให้อาฟเฟน เรกติไฟเออร์ ต้องใช้ตัวเก็บประจุที่มีขนาดเป็น 2 เท่าด้วย เพื่อที่จะให้มีแรงดันรีปเปิลขนาดเท่า ๆ กัน

เปรียบเทียบระหว่างวงจรบริดจ์ กับ เซ็นเตอร์แทป จะเห็นว่าวงจรบริดจ์ใช้ไดโอดถึง 4 ตัว ขณะที่ เซ็นเตอร์แทป ใช้เพียง 2 ตัว ฉะนั้นจึงมีการสูญเสียพลังงานน้อยกว่า อีกทั้งยังต้องการเนื้อที่น้อยกว่าและประหยัดกว่าแบบวงจรบริดจ์ แต่ที่แรงดันเอาต์พุตกระแสตรงเท่ากัน วงจรเซ็นเตอร์แทปต้องการไดโอดที่มีค่ามากกว่า $2V_m$ ขณะที่วงจรแบบบริดจ์ ต้องการมีค่ามากกว่า V_m พิจารณาขนาดของหม้อแปลง วงจรเซ็นเตอร์แทปจะมีขนาดใหญ่กว่าเนื่องจากขดลวดทางด้านทุติยภูมิมีจำนวนรอบมากกว่าเป็น 2 เท่า แต่เมื่อพิจารณาขนาดของขดลวดทางด้านทุติยภูมิ วงจรบริดจ์จะมีขนาดใหญ่กว่าเพราะจะมีค่ากระแสมากกว่าเป็น 2 เท่า ของกระแสที่ไหลในและครึ่งขดลวดของวงจรเซ็นเตอร์แทป แม้ว่าจะเกิดกรณีนี้ขึ้นวงจรบริดจ์ ก็ยังคงมีขนาดของหม้อแปลงเล็กกว่า เพราะว่ามีจำนวนรอบเป็นครึ่งหนึ่งของวงจรเซ็นเตอร์แทป ซึ่งเป็นเหตุผลหนึ่งที่นิยมใช้วงจรบริดจ์

การมอดูเลตแบบพัลส์-ไซน์

การมอดูเลตแบบพัลส์-ไซน์ ความกว้างของพัลส์จะไม่คงที่ หากแต่จะแปรเปลี่ยนไปอย่างเหมาะสม เพื่อให้ได้องค์ประกอบหลักมูลตามที่ต้องการ โดยที่อาร์โมนิคส์มีอยู่น้อย การมอดูเลตแบบนี้มักจะได้มาโดยการเปรียบเทียบสัญญาณสามเหลี่ยมที่มีความถี่สูง ซึ่งบางทีเรียกว่าความถี่ของพาหะ f_c กับสัญญาณอ้างอิงรูปไซน์ ที่ความถี่หลักมูล f_0 จุดตัดระหว่างสัญญาณทั้งสองเป็นจุดตัดที่มีการเปลี่ยนระดับของพัลส์

ในการมอดูเลตแบบพัลส์-ไซน์นั้น เราปรับค่าองค์ประกอบหลักมูลของแรงดันออกได้ โดยปรับช่วงสูงของสัญญาณอ้างอิงรูปไซน์ (ดูรูปที่ 2.7) ซึ่งจะเห็นได้ว่าอาร์โมนิคส์ของแรงดันออกจะลดลงมาก หากความถี่ของสัญญาณสามเหลี่ยมสูงกว่าความถี่หลักมูลมาก แต่ถ้าวัดการสวิตช์ในหนึ่งวัฏจักรจะเพิ่มขึ้น โดยทั่วไปเราจะใช้สัญญาณความถี่ของสัญญาณรูปสามเหลี่ยม f_c (หรือความถี่ของพาหะ หรือความถี่ในการสวิตช์) ที่มีค่าเกือบคงที่ เช่น สูงกว่าความถี่หลักมูล f_{0max} ประมาณค่าสูงสุด 10 เท่า เมื่อลดความถี่หลักมูล ความถี่ของสัญญาณสามเหลี่ยมจะลดตามลงมาด้วยในช่วงหนึ่ง โดยที่อัตราส่วน f_c/f_0 จะเป็นเลขจำนวนเต็ม = N เมื่อลดความถี่ลงมาช่วงหนึ่งแล้ว เราก็จะเปลี่ยนอัตราส่วน f_c/f_0 ให้เป็นเลขจำนวนเต็มค่าสูงขึ้น เช่น $N+1$ หรือ $N+2$ ที่ทำเช่นนี้ก็เพื่อให้ f_c มีค่าเกือบคงที่นั่นเอง ซึ่งมีข้อดีสองประการคือ ให้การสูญเสียในการสวิตช์ประมาณคงที่ และอาร์โมนิคส์ที่มีนัยสำคัญซึ่งจะเกิดในย่านของความถี่ f_c อยู่ห่างออกไปจากย่านความถี่ใช้งาน (เช่น $f_c = 10 f_{0max}$)



รูปที่ 2.7 แสดงการมอดูเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าอัตราส่วน f_0/f_0 ไม่เป็นเลขจำนวนเต็มก็จะเกิดฮาร์โมนิกส์ย่อย (sub-harmonic) ที่ความถี่ต่ำ f_0 เราเรียกการมอดูเลตเช่นนี้ว่าการมอดูเลตแบบขสมวาร (asynchronous) การมอดูเลตแบบขสมวารมีความซับซ้อนน้อยกว่า แต่เพื่อให้ฮาร์โมนิกส์ย่อยมีค่าต่ำ เราจะใช้การมอดูเลตแบบขสมวารเฉพาะในกรณีที่อัตราส่วน f_0/f_0 มีค่าใหญ่กว่าเท่านั้น

การมอดูเลตความกว้างพัลส์แบบอื่น ๆ

การมอดูเลตความกว้างพัลส์โดยการกำจัดฮาร์โมนิกส์ต่ำ จะคล้ายการมอดูเลตแบบพัลส์ไซน์มาก ต่างกันเพียงว่าจุดที่เกิดการสวิตช์นั้นแทนที่จะได้จากการเปรียบเทียบสามเหลี่ยมกับไซน์ จะได้จากการคำนวณหรือการเฉลยสมการ เพื่อให้ฮาร์โมนิกส์แรก ๆ มีค่าเท่ากับศูนย์



* การมอดูเลตความกว้างพัลส์ด้วยเทคนิคการควบคุม จะกำหนดมุมการสวิตช์โดยเปรียบเทียบกระแสไหลตกกับกระแสอ้างอิงรูปไซน์เมื่อกระแสไหลมีค่าเกิดกระแสอ้างอิงไปเล็กน้อยเท่ากับ I ก็จะต้องสวิตช์เพื่อเป็นการลดกระแสไหลตก และเมื่อกระแสไหลตกต่ำลงกว่ากระแสอ้างอิงไปเล็กน้อยเท่ากับ I ก็จะต้องเปลี่ยนการตัดต่อสวิตช์เพื่อเป็นการเพิ่มกระแสไหลตกใหม่ เมื่อเป็นเช่นนี้ กระแสไหลตกจะถูกควบคุมให้แปรไปอย่างใกล้เคียงภายใน $\pm I$ กับรูปไซน์

การบวกสัญญาณโดยใช้หม้อแปลง

การลดฮาร์โมนิกส์ยังมีวิธีอื่นอีก เช่น ใช้การบวกรูปคลื่นโดยอาศัยหม้อแปลง รูปคลื่นที่นำมาบวกกันจะมีเฟสเหลื่อมกัน และเรามักปรับเฟสที่เหลื่อมนี้ให้เหมาะสม ตัวอย่างเช่น ถ้านำเอารูปคลื่นเก็บบัสเหลี่ยม V_{01} และ V_{02} ซึ่งเหลื่อมกันสองรูปมาบวกกันโดยการใช้อย่างหม้อแปลง ดังในรูปที่ 2.8 ก. ถ้ามุมที่เหลื่อมกันมีค่าเหมาะสม เช่น เท่ากับ $\pi/5$ ดังในรูปที่ 2.8 ข. เราก็จะสามารถกำจัดฮาร์โมนิกส์ค่าหนึ่งออกไปได้ เช่น ในกรณีนี้ฮาร์โมนิกส์ที่ 5 จะถูกกำจัดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.8 แสดงการใช้หม้อแปลงเพื่อลดฮาร์โมนิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างแพทเทิร์นไซน์เวฟ(PATTERN SINEWAVE) และ คลื่นสามเหลี่ยม

การสร้างไซน์เวฟ (SINE WAVE) ปกติทำได้หลายวิธี แต่ในโครงการนี้ใช้วิธีการโปรแกรมค่าเก็บไว้ในโปรแกรม โดยการแบ่งระดับของไซน์เวฟ (SINE WAVE) ออกเป็น 00-FF (256) เนื่องจากใช้อินทรม(EPROM) 8 บิต(BIT) จากนั้นทำการหารไซน์เวฟ(SINE WAVE) ออกเป็น n ครั้ง ซึ่งยิ่งมากครั้งรูปไซน์(SINE)ก็จะยิ่งละเอียดมากยิ่งขึ้น จากนั้นนำค่าระดับของแต่ละการหารนำมาจัดเก็บไว้ในอินทรม(EPROM) ซึ่งในการที่จะเรียกออกมานั้น ต้องใช้วงจรเคาน์เตอร์(COUNTER) โดยการใช่วงจรพีแอลแอล(PLL) เป็นตัวสร้างความถี่ให้กับเคาน์เตอร์ อีกทีเพื่อที่จะเรียกแอดเดรส(address) ในอินทรม(EPROM) ออกมา รูปที่ 2.9



รูปที่ 2.9 ก. แสดงการแบ่งไซน์เวฟ(SINE WAVE)


สำหรับคลื่นรูปสามเหลี่ยมนั้น เราสามารถสร้างได้หลายวิธีมากมาย แต่ในที่นี้ได้

อาศัยคุณสมบัติของไอซี(IC) PWM TL494 รูปที่ 2.10 ซึ่งสามารถสร้างสัญญาณรูปสามเหลี่ยม

ได้โดยการกำหนด ค่า R-C ที่ขา 6 และ 5 ตามลำดับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.9 ข. แสดงวงจรควบคุมการสร้างซายน์เวฟ(SINE WAVE)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.10 ก. แสดงวงจรภายในไอซี PWM TL494



รูปที่ 2.10 ข. แสดงไทม์มิ่งไดอะแกรมของ PWM TL494

วงจรขับ(DRIVE CIRCUIT)

ลักษณะที่สำคัญของวงจรขับนำ คือนำเอาสวิตช์แบบอิเล็กทรอนิกส์มาสร้างสัญญาณพัลส์ โดยการควบคุมช่วงการเปิด-ปิดของสวิตช์ อุปกรณ์ที่สำคัญ คือ ทรานซิสเตอร์ ซึ่งนอกจากจะใช้สำหรับงานขยายสัญญาณไฟฟ้าแล้ว ยังมีคุณสมบัติทำงานในหน้าที่เป็นสวิตช์อิเล็กทรอนิกส์ได้เป็นอย่างดีอีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สวิตซ์ทรานซิสเตอร์ในทางอุดมคติ

ทรานซิสเตอร์สามารถนำมาใช้แทนสวิตซ์ได้ กล่าวคือ ขณะที่ทรานซิสเตอร์อยู่ในภาวะที่ไม่ทำงาน (ได้รับแรงดันไบอัสย้อนกลับ) ซึ่งจะไม่ยอมให้กระแสไหลผ่านนั้น ทรานซิสเตอร์ก็คล้ายกับเป็นสวิตซ์ซึ่งเปิดออก ดังแสดงในรูป 2.11(ก) ในภาวะนี้จะตรงกับตำแหน่ง B ในกราฟคุณสมบัติความสัมพันธ์ระหว่างกระแสและแรงดันของทรานซิสเตอร์ ดังแสดงในรูปที่ 2.11(ค) ภาวะนี้เกิดได้เนื่องจากรอยต่อระหว่างอิมิตเตอร์และเบสของทรานซิสเตอร์ได้รับแรงดันไบอัสย้อนกลับจากภายนอก ทำให้กระแสคอลเลคเตอร์มีค่าเป็นศูนย์ (ไม่มีกระแสไหลผ่านทรานซิสเตอร์) แต่เมื่อรอยต่อระหว่างอิมิตเตอร์ และเบสของทรานซิสเตอร์ได้รับแรงดันไบอัสตรงแล้ว จะทำให้ทรานซิสเตอร์ทำงานได้ กล่าวคือยอมให้กระแสไหลผ่านได้ และถ้าหากขนาดของแรงดันไบอัสนี้มีค่ามากพอทรานซิสเตอร์ก็จะยอมให้กระแสไหลผ่านได้มากขึ้น จนกระทั่งอยู่ในภาวะอิ่มตัวดังแสดงในรูปที่ 2.11(ข) นั่นคือกระแสคอลเลคเตอร์ จะถูกกำหนดได้ด้วยขนาดค่าความต้านทานภายนอก R_L เนื่องจากในภาวะนี้ ค่าความต้านทานของทรานซิสเตอร์มีค่าเป็นศูนย์ (หรือน้อยมากกระทั่งพิจารณาได้ว่าเป็นศูนย์) ดังนั้นแรงดันที่ตกคร่อมทรานซิสเตอร์จากคอลเลคเตอร์ถึงอิมิตเตอร์ ก็จะมีค่าเท่ากับศูนย์ด้วย และจะไม่ขึ้นอยู่กับกระแสคอลเลคเตอร์ ดังนั้นทรานซิสเตอร์จึงกระทำตัวคล้ายกับเป็นสวิตซ์ที่ปิดเพื่อให้กระแสไหลผ่านได้ ดังรูปที่ 2.11(ข) และในภาวะนี้จะตรงกับตำแหน่ง A ในกราฟคุณสมบัติของทรานซิสเตอร์ดังในรูป 2.11(ค)

สวิตซ์ทรานซิสเตอร์ที่ใช้งาน

รูปที่ 2.12 เป็นรูปที่แสดงคุณสมบัติลักษณะความสัมพันธ์ระหว่างกระแสและแรงดันของทรานซิสเตอร์ที่ใช้งานจริง ๆ ในวงจรแบบอิมิตเตอร์ร่วม ซึ่งจะเห็นได้ว่าแตกต่างจากคุณสมบัติของทรานซิสเตอร์ในทางอุดมคติ กล่าวคือ : -

- พื้นที่ส่วนที่ 1 : แสดงย่านที่ทรานซิสเตอร์ทำงานอยู่ในภาวะอิ่มตัว (Saturation region) ซึ่งในย่านนี้ทั้งรอยต่อระหว่างอิมิตเตอร์กับเบสและคอลเลคเตอร์กับเบสจะได้รับแรงดันไบอัสตรง

พื้นที่ส่วนที่ 3 : แสดงย่านคัทออฟ (cut-off region) ของทรานซิสเตอร์ ในย่านนี้รอยต่อระหว่างอิมิตเตอร์กับเบสจะได้รับแรงดันไบอัสย้อนกลับ

นอกจากนี้เส้นกราฟ ซึ่งแสดงค่ากำลังงานสูงสุดที่จะสูญเสียในทรานซิสเตอร์ได้ (maximum power dissipation) ดังแสดงในรูปที่ 2.12 เขียนแทนด้วยนั่นก็คือค่าสูงสุดของกำลังงานที่ทรานซิสเตอร์จะทนได้ ซึ่งก็คือผลคูณของแรงดันสูงสุดระหว่างคอลเลคเตอร์และอิมิตเตอร์ $V_{ce,max}$ ที่ทรานซิสเตอร์จะทนได้กับค่าสูงสุดของกระแสคอลเลคเตอร์ $I_{c,max}$ ที่สามารถไหลผ่านทรานซิสเตอร์ได้ ทรานซิสเตอร์ที่ถูกนำไปใช้งานใด ๆ ก็ตาม เช่น เป็นตัวขยายสัญญาณหรือทำหน้าที่สวิตซ์ก็ได้ ค่าของกระแสหรือแรงดัน หรือกำลังงานที่ทรานซิสเตอร์ได้รับ จะต้องไม่เกินค่าสูงสุดเหล่านี้

ในรูปที่ 2.12 เป็นกราฟความสัมพันธ์ของกระแสและแรงดันของทรานซิสเตอร์ ที่ใช้งานจริงและถูกต้องต่อในวงจรแบบอิมิตเตอร์ร่วม จะเห็นว่าที่จุด A บนเส้นโหลด (load line) แรงดันระหว่างคอลเลคเตอร์และอิมิตเตอร์ (V_{ce}) จะไม่เป็นศูนย์เหมือนในรูปที่ 2.11 แต่จะมีค่าราว 0.3 โวลต์ แรงดันนี้เรียกว่า "แรงดันตกคร่อมคอลเลคเตอร์และอิมิตเตอร์ในภาวะอิ่มตัว" (collector - emitter voltage at saturation) และเขียนแทนด้วย $V_{ce,sat}$ สำหรับซิลิกอนทรานซิสเตอร์ค่า $V_{ce,sat}$ จะมีค่าราว 0.3 โวลต์ ซึ่งค่าที่แท้จริงของทรานซิสเตอร์แต่ละตัวนั้นจะขึ้นอยู่กับกระแสคอลเลคเตอร์และอาจมีค่าอยู่ในช่วง 0.1-0.5 โวลต์ และในเยอรมันเนียมปกติมีค่าราว 0.1 โวลต์ที่จุด B บนเส้นโหลดของรูปที่ 2.12 ก็เช่นเดียวกัน ถึงแม้ว่ากระแสเบสซึ่งเป็น กระแสอินพุทจะมีค่าเป็นศูนย์ก็ตาม แต่กระแสคอลเลคเตอร์ หรือ กระแสเอาท์พุทจะไม่เป็นศูนย์ กระแสคอลเลคเตอร์ดังกล่าวนี้เกิดขึ้นจากกระแสอิมิตัวย้อนกลับของรอยต่อคอลเลคเตอร์ ซึ่งเขียนได้ด้วย I_{cso}

สำหรับวงจรขับ (Drive cct.) ที่ใช้ในโครงงานนี้ แสดงดังรูป 2.13

สวิตซ์ชิงเซอร์กิต (SWITCHING CIRCUIT)

1. อินเวอร์เตอร์ แบบ PUSH-PULL CENTER TAPPED


วงจรดังรูปที่ 2.14 สำหรับค่าโวลต์ทางอินพุทไม่สูงมากนัก ซึ่งจากรูปจะเห็นได้ว่า

เมื่อให้ Q_2 ไม่ทำงาน โวลต์เตจที่ตกเห็นจะวนำใน N_1 จะเกิดขึ้นเนื่องจากมีสัญญาณมาไบอัส

ที่ Q_1 เป็นการสวิตซ์ให้ Q_1 ทำงานนั่นเอง ในทำนองกลับกันเมื่อ Q_1 ทำงาน Q_2 ก็จะ off


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.13 วงจรขับ POWER MOS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.14 ก. แสดงวงจรอินเวอร์เตอร์ แบบ PUSH PULL



รูปที่ 2.14 ข. แสดงรูปคลื่นของอินเวอร์เตอร์แบบ PUSH-PULL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาที่พหุคูณที่เจอนั้นอาจจะคำนวณได้ดังนี้

$$E_o = 2E_{in} * t_{on} / (NT)$$

โดยมี t_{on} = ช่วงเวลาในการนำกระแสของแต่ละทรานซิสเตอร์

T = เวลาตลอดทั้งคาบ

$$N = N_p / N_s$$

duty circle ให้ใช้ที่ 50%

$$E_o = D' E_{in} / N = D' E_s$$

$$D' = 2t_{on} / T$$

$$E_s = E_{in} / N$$

พิจารณาที่ POWER DEVICE

$$E_{vo} = D'(E_s - V_f) = D'(E_p / N - V_f)$$

$$= D'((E_{in} - V_{sat}) / N - V_f)$$

$$E_{vo} = (E_{in} - V_{sat} - NV_f) D' / N$$

อัตราส่วนจำนวนรอบของขดลวดหาได้ดังนี้

$$N = D'(E_{in} - V_{sat}) / (E_o + D'V_f)$$

V_{sat} = ค่าโวลต์เตจอิ่มตัว

V_f = ค่าโวลต์เตจที่ตกคร่อมเรกติไฟเออร์


กระแสอินพุตเฉลี่ยกับกระแสพีคของทรานซิสเตอร์

$$I_{in,avg} = DI_o / N$$

$$I_{in,peak} = (2I_o + \Delta I) / 2N$$


วงจรควบคุมจะควบคุมการสวิตช์ผ่านไอซี PWM ทางภาคขับ DRIVER นอกจากนี้แล้ว เราควรมีการตรวจจับกระแสเพื่อป้องกันวงจร เมื่อเกิดการโอเวอร์โหลด(OVER LOAD) หรือลัดวงจร ซึ่งทำโดยการตรวจจับที่ขดทางด้าน PRIMARY ซึ่งถ้ามีการเพิ่มขึ้นของกระแสอินพุตเกินกว่าระดับที่ตั้งไว้ ก็จะหยุดการทำงานของวงจรควบคุม ซึ่งแสดงได้ดังรูป 2.15

ปัญหาเกี่ยวกับการใช้ PUSH-PULL คือการอิ่มตัวของหม้อแปลง อันเนื่องมาจากความไม่สมดุลย์ของโวลต์เตจ ทางด้านขดทุติยภูมิ การไม่สมดุลย์ของช่วงการนำของแต่ละครึ่งรอบและเนื่องจากความไม่สมดุลย์ของฟลักซ์(flux) นี้เองทำให้เกิดการ อิ่มตัวในแกนของหม้อแปลง



รูปที่ 2.15 วงจรป้องกัน (PROTECT CIRCUIT)

สำหรับโครงการนี้ได้ใช้แบบ PUSH-PULL นี้เอง นอกจากนั้นแล้วในการที่ POWER MOS ต้องทำงานแบบสวิตช์นั้นเมื่อมีการหยุดการนำกระแสอย่างรวดเร็ว จะเกิดผลที่หม้อแปลง มีการคายพลังงานย้อนกลับ ทำให้เกิดคัตตาสโตร์คคร่อม POWER MOS ซึ่งจะทำให้ POWER MOS พังได้ ดังนั้นจึงต้องมีวงจร SNUBBER เพื่อป้องกันดังกล่าว รูปที่ 2.16



รูปที่ 2.16 วงจร SNUBBER

(R1, C1, C2, C3, D1, D2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. อินเวอร์เตอร์ แบบ HALF-BRIDGE

อาฟบริจค์คอลเวอร์เตอร์ ของรูป 2.17 เป็นการต่อที่นิยมที่สุดซึ่งถูกใช้ในแหล่งจ่ายพลังงานขนาดกลาง ปกติมักต้องการนิวเตอร์คาปาซิเตอร์ทาง Input ประกอบเป็นอาฟบริจค์ ขณะที่ทรานซิสเตอร์เพียงสองตัวต้องการสำหรับอีกครั้งหนึ่งของบริจค์ เมื่อทรานซิสเตอร์ตัวใดก็ตาม on , โวลท์เตจด้านปฐมภูมิ จะเป็นครึ่งหนึ่งของอินพุทโวลท์เตจ และกระแสด้านปฐมภูมิเป็นสองเท่าของกระแสคิกของอินพุท, เอาท์พุทโวลท์เตจมีค่า

$$E_o = 1/2 E_{in} * D' / n \quad \dots\dots(1)$$

นิจณาโวลท์เตจ ที่ตกคร่อม ในอุปกรณ์สารกึ่งตัวนำ, ความสัมพันธ์ที่ตามมาจะได้

$$E_o = D' * E_a$$

$$E_a = E_s - V_f$$

$$E_s = E_p / n$$

$$E_p = (E_{in}/2) - V_{sat}$$

โดยการรวมเทอมเหล่านี้จะได้

$$E_o = D' [(E_{in} - 2V_{sat}) / 2n - V_f] \quad \dots\dots(2)$$

ซึ่ง $D' = 2t_{on}/T$; V_{sat} = Collector to Emitter saturation voltage

$n = N_1/N_2$; V_f = โวลท์เตจที่ตกคร่อมเร็คติไฟเออร์

$$= N_p/N_s$$

ปกติ E_o และ E_{in} ทราพค่า จัดเทอมใหม่จะได้อัตราของหม้อแปลง คือ

$$n = D' [(E_{in} - 2V_{sat}) / 2(E_o + D'V_e)]$$

สมการที่ 1 และ 2 จะตัดค่าโวลท์เตจตกคร่อม IR ของหม้อแปลง และเอาท์พุทฟิลเตอร์อินดัค


เตอร์ ซึ่งถูกทำให้มีค่าน้อยมาก

พิจารณาค่าโวลต์เตจตกคร่อม และการสูญเสีย (loss) กระแสอินพุทเฉลี่ยและ กระแสพีคของทรานซิสเตอร์ สามารถถูกกำหนดในลักษณะเดียวกัน ขณะการคำนวณค่าเอาต์พุท โวลต์เตจ อย่างไรก็ตามวิธีการชอร์ตคัท(short cut) อาจถูกใช้ โดยการสมมติค่าประสิทธิภาพทั้งหมด

ดังนั้น
$$I_{in,avg} = I_o E_o / (n E_{in}) \dots\dots (a)$$

$$I_{pri,pk} = (2I_o + \Delta I I) / n \dots\dots (b)$$

ซึ่ง $\eta = \text{ประสิทธิภาพ} = P_o / P_{in}$



รูปที่ 2.17 อินเวอร์เตอร์ แบบ HALF-BRIDGE

และค่าของอินดักแตนซ์และคาปาซิแตนซ์ของเอาต์พุทฟิลเตอร์ มีค่าเท่ากับของพูน หลุดคอนเวอร์เตอร์ ยกเว้นขณะที่ ในกรณีของพูนหลุดคอนเวอร์เตอร์ ความไม่สมดุลย์ของฟลักซ์ ในหม้อแปลงอาจจะมีสาเหตุจากช่วงเวลาการนำกระแสที่ไม่เท่ากันของ Q1 และ Q2 หรือ โดยช่วงเวลาการสวิตช์ที่ไม่เท่ากันของ Q1 และ Q2 เพื่อกำจัดความไม่สมดุลย์ของหม้อแปลง dc blocking capacitor อาจจะถูกต่ออนุกรมกับหม้อแปลงตามปรัมภูมิพิจารณารูปที่ 13 ผล ที่เห็นได้จากรูป คาปาซิเตอร์จะทำให้พื้นที่ใต้กราฟของโวลต์เตจ ในแต่ละทิศทางสมดุลย์ต่อกัน

ทางโวลต์เตจของ V_{dc} และสำหรับ $Z = 1/2C$ กระแสมีค่า

$$I_1 = \frac{V_{dc}}{2C/L}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยกระแสปฐมภูมิเพิ่มขึ้นเพราะว่า

$$I_2 = E_{dc} * t_{on} / 4L$$

ซึ่ง I_1 = กระแสที่ไหลผ่านความต้านทานของวงจร


I_2 = กระแสแม่เหล็กขดปฐมภูมิ

E_{dc} = dc โวลต์เตจคร่อมแต่ละคาปาซิเตอร์

e_{dc} = การเปลี่ยนแปลงของคาปาซิเตอร์

C = ตัวเก็บประจุ (capacitance) , $C_1 = C_2$, นัฟารัด

L = อินดักแตนซ์ทางด้าน primary , เฮนรี่




รูปที่ 2.18 แสดงผลของค่าเก็บประจุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้สำหรับครูช่างานเพื่อการศึกษาเท่านั้น เมื่อนุญตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเราสามารถแสดงวงจรภาคขับ(DRIVER) สำหรับ HALF-BRIDGE ได้ดังนี้



รูปที่ 2.19 วงจรขับกระแสสำหรับอินเวอร์เตอร์ แบบ HALF-BRIDGE

การรวมกันของกระแสสำหรับ $I = I_1 + I_2$

$$\Delta edc\sqrt{2C/L} = (4IL - Vdc \cdot ton) / 4L$$

แก้สมการหาค่าคาปาซิเตอร์ ; $C = (4IL - Vdc \cdot ton)^2 / [32L(\Delta edc)^2 I]$


3. อินเวอร์เตอร์ แบบ FULL BRIDGE TRANSISTOR

ฟูลบริดจ์ทรานซิสเตอร์คอนเวอร์เตอร์ แสดงได้ดังรูปที่ 2.20 จะมีประสิทธิภาพสูงกว่าการต่อแบบฮอฟบริดจ์ เมื่อพลังงานเอาท์พุทมีค่าสูงกว่า โดยเฉพาะตรงที่ทรานซิสเตอร์ 2 ตัวจะต้องถูกต่อขนานกันในฮอฟบริดจ์คอนเวอร์เตอร์ เพราะโวลต์เตจขดปฐมภูมิของหม้อแปลงของวงจรฟูลบริดจ์เหมือนกับอินพุทโวลต์เตจ กระแสทางขดปฐมภูมิจะเป็นครึ่งหนึ่งของกระแสวงจรฮอฟบริดจ์ ถ้าทรานซิสเตอร์ทั้ง 4 ตัวถูกต้องการ วงจรฟูลบริดจ์จะขจัดปัญหาของธรรมชาติของการต่อขนานทรานซิสเตอร์ในวงจรฮอฟบริดจ์ สำหรับพลังงานเอาท์พุทที่เท่ากัน


อย่างไรก็ตามสำหรับพลังงานเอาท์พุทที่สูงมาก ทรานซิสเตอร์สามารถถูกต่อขนานในวงจรบริดจ์เพื่อนำกระแสที่ต้องการ

dc blocking capacitor (C1) ของรูปที่ 2.20 ป้องกันการอิ่มตัวของเเนเวอร์ทรานซิสเตอร์ ค่าของ C1 อาจถูกกำหนดจากสมการ ด้วยตัวแปรของโวลต์เตจและกระแสที่สอดคล้องต้องมีอิมพีแดนซ์ต่ำที่สวิตซ์ซิ่ง และต้องมีอัตรากระแส res มากกว่ากระแส rms ในด้านปฐมภูมิของหม้อแปลง

รูปกราฟของรูปที่ 2.20 แสดงว่า Q1 และ Q2 สลับการนำกระแสสำหรับ full half cycle Q3 และ Q4 ก็จะนำกระแสอย่างสลับกันสำหรับ full half cycle แต่เฟสถูกทำให้เคลื่อนจาก Q1 และ Q2 หมายความว่าระหว่าง dead time (ไม่มีกระแสไหลจากอินพุท) ไม่ว่าจะ Q1 และ Q3 หรือ Q2 และ Q4 จะ on เพราะว่าเร็คติไฟเออร์ที่มีขั้วตรงข้ามถูกสมมติให้ต่อคร่อมทรานซิสเตอร์ C1 ถูกต่อขนานกับ N1 ระหว่าง dead time ดังนั้น C1 จะดีสชาร์จผ่าน N1 เมื่ออินพุทโวลต์เตจถูกจ่ายใหม่ให้กับ N1 ของตัวเก็บประจุเป็นครั้งหนึ่ง เพราะว่า dv เป็นครึ่งตรงข้ามกับ full swing ของโวลต์เตจคร่อม C1 ถ้าทรานซิสเตอร์ทั้งหมด off ระหว่าง dead time



รูปที่ 2.20 ก. กราฟ



รูปที่ 2.20 ข. แสดงอินเวอร์เตอร์แบบ FULL BRIDGE

อย่างไรก็ตามสิ่งเหล่านี้อาจจะไม่เป็นข้อพิจารณาที่สำคัญ ถ้าความไม่สมดุลของโวลต์-แอมป์มีค่าน้อย แต่เทคนิคการไทม์มิ่งอันนี้อาจจะมีผลให้เกิดผลลัพท์ที่ไม่ต้องการ ส่วนใหญ่การ common หรือการเหลื่อมกัน (overlap) การนำกระแสของ Q1 และ Q3 หรือของ Q2 และ Q4 เมื่อทรานซิสเตอร์เหล่านี้สวิตช์ใน storage time ในไบโพลาร์ทรานซิสเตอร์ อาจจะเป็นสาเหตุของทรานซิสเตอร์ที่ต่ออนุกรมกัน เพื่อรักษาการนำกระแสระหว่างที่ทรานซิสเตอร์ตัวอื่น on

การลัดวงจรของอินพุทและการพิกัดค่าสูง อาจทำให้ทรานซิสเตอร์เสียหายได้ เนื่องจากเบรคดาวนที่สองเมื่อไบโอสตรง หรือเนื่องจากเบรคดาวนที่สองเมื่อไบโอสย้อนกลับ สลับเบอร์และ load line shaping สามารถตัดข้อบกพร่องบางส่วนของพลังงานซึ่งถูกกระจายในทรานซิสเตอร์ แต่การเพิ่มเหล่านี้จะไม่สามารถปรับปรุงประสิทธิภาพของการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนใหญ่เอาท์พุทของไอซี dual end PWM ถูกใช้กับ single drive state พร้อมด้วยหม้อแปลงซึ่งมีขดลวดด้านทุติยภูมิ 4 ขด ภาคขับกระแสทำให้ Q1 และ Q4 นำครึ่งลูกของคลื่นและ Q2 กับ Q3 นำในอีกครึ่งของลูกคลื่นที่มีขั้วตรงข้าม ระหว่าง dead time จะไม่มีทรานซิสเตอร์ที่จะนำกระแส วิธีของการใหม่มีนี้จะกำจัดปัญหาของการนำกระแสซึ่งเกี่ยวข้องกับสัญญาณขับของรูปคลื่นสี่เหลี่ยม เหมือนกับกรณีของวงจรฮานบริดจ์ ด้านปฐมภูมิของหม้อแปลงภาคขับกระแส ควรถูกลัดวงจรอย่างมีประสิทธิภาพระหว่างช่วง actual dead time

เช่นเดียวกับการวิเคราะห์ของวงจรฮานบริดจ์ โวลต์เตจ, กระแส และความสัมพันธ์ของรอบของหม้อแปลงสำหรับวงจรฮานบริดจ์มีค่า

$$n = D(E_{in} - 2V_{sat}) / (E_o + DV_f)$$

นั่นคือครึ่งหนึ่งของอัตราส่วน ที่ต้องการในวงจรฮานบริดจ์ จะให้ค่าโวลต์เตจอ้อมตัวและค่า forward drop ของเรกติฟายเออร์ที่เท่ากัน

ถ้าเอาท์พุทเรกติฟายเออร์เป็นฟลายแบคบริดจ์ ค่าเอาท์พุทของโวลต์เตจที่สูงกว่าการตกคร่อมของเรกติฟายเออร์ทั้งสองตัวเกิดขึ้นจะได้

$$n = D(E_{in} - 2V_{sat}) / (E_o + 2VD_f)$$

ค่ากระแสอินพุทเฉลี่ยถูกให้ไว้ในสมการ (a) และค่ากระแสพีคของทรานซิสเตอร์ มีค่าครึ่งหนึ่งของค่าที่ถูกให้ไว้ในสมการ (b)

ค่าของอินทักแตนซ์และค่าปาวีแดนท์ของเอาท์พุทฟิลเตอร์ จะเหมือนกันกับเหล่านี้ สำหรับขบวนการคอนเวอร์เตอร์และถูกให้โดยสมการ (c) และ (d)

การเรกติฟเรชั่นของโวลต์เตจของเอาท์พุท จะสำเร็จก็โดยการตรวจสอบส่วนหนึ่งของเอาท์โวลต์เตจ และข้อสังเกตอันนี้ให้กับวงจรควบคุมเพื่อความคุม duty cycle วงจรควบคุมขั้วจะประกอบด้วย วงจรรวมของ PWM หรือส่วนประกอบซึ่งให้การทำงาน เช่นเดียวกับกับไอซี PWM เพราะการแยกกันของอินพุทและเอาท์พุทมักจะเป็นสิ่งที่จะต้องการวิธีอย่างหนึ่งของการตรวจสอบเอาท์พุทโวลต์เตจโดยทางอ้อมถูกแสดงไว้ในรูปที่ 2.21 ซึ่งจะให้วงจรควบคุมเป็นคอมมอนด้วย ส่วนกลับของอินพุทเป็นฟลายแบคเรกติฟายเออร์ เหมือนกับในอนุ-เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาท่านน ไม่นุญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พล-ออฟบริจด์ หรือฟอร์เวิร์ดคอนเวอร์เตอร์ N_p เป็นขดลวดปกติของฟิลเตอร์อินดักเตอร์ เมื่อทรานซิสเตอร์ไม่นำกระแส โวลต์เตจคร่อมขดปฐมภูมิมีค่า $E_D = E_o + V_{F1}$ ขดลวดที่เพิ่มขึ้นของ $L1$ ซึ่ง form secondary และ coupled voltage ในขดลวดอันนี้คือ $E_s = E_{fb} + V_{F2}$ ซึ่งถูกไบอัสตรงเมื่อทรานซิสเตอร์ไม่นำกระแส คือสัญญาณย้อนกลับให้กับวงจรควบคุม ถ้า IR drop ในขดลวดมีค่าน้อยและมีการกำจัดทิ้ง ปรากฏระหว่างด้านปฐมภูมิและทุติยภูมิอัตราส่วนของจำนวนมีค่า

$$n = E_p/E_s = N_p/N_s$$

$$= (E_D + V_{F1}) / (E_b + V_{F2})$$

แก้สมการสำหรับหาค่าของโวลต์เตจย้อนกลับ


$$E_{rb} = (N_s E_o + N_s V_{F1} - N_p V_{F2}) / N_p$$

ถ้าอัตราส่วนรอบและ forward มีค่า $N_s V_{F1} = N_p V_{F2}$ ดังนั้น

$$E_{fb} = E_o N_s / N_p$$

ดังนั้นเอาท์พุทโวลต์เตจ สามารถจะหาได้โดยทางอ้อม ในลักษณะเช่นเดียวกับ

กับฟลายแบคคอนเวอร์เตอร์




รูปที่ 2.21 แสดงอินเวอร์เตอร์ที่ใช้เซนส์ Output Voltage แบบ Indirecily

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถแสดงวงจรภาค DRIVER ของวงจร FULL BRIDGE INVERTER


ดังรูปที่ 2.22



รูปที่ 2.22 วงจรขับกระแสของอินเวอร์เตอร์แบบ FULL BRIDGE

ฟิวเตอร์ (FILTER)

ฟิวเตอร์ จะทำหน้าที่สำหรับปรับรูปคลื่น ของเอาต์พุต ซึ่งมีลักษณะเป็นคลื่นสี่เหลี่ยม (SQUARE WAVE) เมื่อนำฟิวเตอร์ มาต่อเข้าจะช่วยลด ฮาร์โมนิก (HARMONIC) ที่ LOAD ได้ โดยพิจารณาจากรูปที่ 2.23



รูปที่ 2.23 ฟิวเตอร์ (FILTER)

จะเห็นได้ว่า ฟิวเตอร์ จะประกอบไปด้วย SERIES IMPEDANCE และ SHUNT IMPEDANCE โดยที่ SERIES IMPEDANCE จะช่วยในลด ฮาร์โมนิก ทาง โวลต์ เตจ ในขณะที่ SHUNT IMPEDANCE จะช่วยลดทางเคอร์เรนซ์

$$\begin{aligned} \text{โดย} \quad E1/Ei &= Zo / (Zse + Zsh) \\ Zo &= Zsh * Z1 / (Zsh + Z1) \end{aligned}$$

เมื่อ Zse = SERIES IMPEDANCE


Zsh = SHUNT IMPEDANCE

$Z1$ = LOAD IMPEDANCE


ซึ่งหออจะแบ่งออกได้งาย ๆ เป็น 3 แบบดังรูปที่ 2.24 วงจรที่ 2.24 ก. นี้เป็นแบบ SIMPLE OUTPUT FILTER ซึ่งจะมีฮาร์โมนิกประมาณ 10% ส่วนแบบ 2.24 ข. SECOND ORDER FILTER มีฮาร์โมนิก ประมาณ 5% ส่วนแบบ 2.24 ค. นี้จะมี RESONANT TRAP เพื่อลดทอนฮาร์โมนิกที่ไม่ต้องการออกไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 ก. นิวเตอร์ แบบ SIMPLE OUTPUT



รูปที่ 2.24 ข. นิวเตอร์ แบบ SECOND ORDER



รูปที่ 2.24 ค. นิวเตอร์ แบบ SECOND ORDER ที่มี RESONANT TRAP


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบหม้อแปลงความถี่สูง

การหาหม้อแปลงความถี่สูงให้ได้ตามสเปค เป็นส่วนประกอบที่สำคัญของโครงการนี้ ฉะนั้น การออกแบบหม้อแปลงความถี่สูง จึงจะต้องทราบหลักการของสนามแม่เหล็กไฟฟ้าในการส่งผ่านพลังงาน ดังนี้


ทฤษฎีแม่เหล็กไฟฟ้า

เมื่อนำลวดตัวนำมาพันเป็นขดลวดดังรูปที่ 2.25 โดยมีแหล่งจ่ายไฟส่งกำลังงานผ่านสวิตช์ เมื่อสวิตช์ต่อวงจร กระแสไหลผ่านขดลวด เห็นยวนำให้เกิดสนามแม่เหล็กรอบตัวนำ ซึ่งเราเรียกสนามแม่เหล็กรอบขดลวดนี้ว่า ฟลักซ์ (Flux)




รูปที่ 2.25 แสดงฟลักซ์แม่เหล็กที่เกิดจากการผ่านกระแสเข้าขดลวด

นำขดลวดนั้นรอบแท่งวัสดุที่กลายเป็นเหล็กใต้รูปที่ 2.26 (คุณสมบัติ เฟอร์โรแมกเนติก) เช่น เหล็ก, นิกเกิล, โคบอลต์ เป็นต้น โดยแท่งวัสดุเฟอร์โรแมกเนติกนี้ จะเหนี่ยวนำให้เกิดสนามแม่เหล็กได้พลังที่หนาแน่นกว่า และพลังจะวิ่งอยู่ในแท่งวัสดุ ถ้าให้แท่งวัสดุต่อถึงกันตลอด ดังรูปที่ 2.27 การเหนี่ยวนำแม่เหล็กจะสูงขึ้น



รูปที่ 2.26 การวางแท่งวัสดุที่เป็นแม่เหล็กตรงกลางทำให้พลังเพิ่มขึ้น



รูปที่ 2.27 ใช้แกนแบบปลายปิดพลังจะวิ่งอยู่ภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าของฟลักซ์แม่เหล็กพิจารณาอยู่ในรูปของ ความหนาแน่น (flux density) ที่มีสัญลักษณ์เป็น B มีหน่วยเป็นเกาส์ หรือเวเบอร์ต่อตารางเมตร และความเข้มของสนามแม่เหล็ก (magnetic field intensity) มีสัญลักษณ์เป็น H มีหน่วยเป็นเออร์สเตดหรือแอมป์ต่อเมตร

โดย

$$H = 0.4\pi NI/l$$

เมื่อ N คือ จำนวนรอบของขดลวด
 l คือ กระแสที่ไหลผ่านตลอด
 l คือ ความยาวของแกน

ความสัมพันธ์ระหว่างความหนาแน่นของฟลักซ์ ต่อ ความเข้มของสนามแม่เหล็ก


$$\mu = B/H$$

μ (มิว) คือ ค่ายอมรับ (permeability) ของแกน

(ซึ่งก็คือคุณสมบัติของวัสดุในอันที่ยอมให้อำนาจแม่เหล็กไฟฟ้าผ่านไปได้มากหรือน้อย)

ฮิสเตอรีซิสลูป (Hysteresis loop)


ความสัมพันธ์ของความหนาแน่นของฟลักซ์แม่เหล็ก (B) และความเข้มของเส้นแรงแม่เหล็ก (H) แสดงดังในรูปที่ 2.28 ซึ่งแสดงคุณสมบัติฮิสเตอรีซิสบนแกน B-H ซึ่งก็คือ คุณสมบัติการเป็นแม่เหล็กของวัสดุ สมมติเริ่มที่จุดศูนย์ เมื่อเพิ่มความเข้มของสนามแม่เหล็กค่าของความหนาแน่นฟลักซ์เพิ่มขึ้นเป็นเชิงเส้น จนกระทั่งถึงจุด a ที่ความหนาแน่นของฟลักซ์ไม่เพิ่มขึ้น เรียกว่า ฟลักซ์อิ่มตัว (B_{sat}) หลังจากลดความเข้มของสนามแม่เหล็กจนกระทั่งเป็นศูนย์ ความหนาแน่นของฟลักซ์จะไม่ตกเป็นศูนย์ตาม ถ้าให้ความเข้มสนามแม่เหล็กกลับทาง ความหนาแน่นของฟลักซ์จะลดลงเป็นศูนย์และมีคุณสมบัติในทางตรงข้ามเหมือนกัน จึงได้เส้นโค้งลักษณะตัว 8 รูปที่ 2.29 แสดงคุณสมบัติแกนที่ใช้งานปกติจะให้ทำงานในช่วงที่เป็นเส้นตรงเพื่อลดการสูญเสีย



รูปที่ 2.28 แสดงคุณสมบัติของฮิสเตอรีซิสบนแกน B-H

- B_{sat} = จุดฟลักซ์อิ่มตัว
- B_{max} = ความหนาแน่นฟลักซ์สูงสุด
- H_{max} = อำนาจการทำให้เป็นแม่เหล็กสูงสุด
- B_{res} = จุดที่ฟลักซ์แม่เหล็กยังเหลืออยู่ในขณะที่อำนาจการทำให้เป็นแม่เหล็กมีค่าเป็นศูนย์
- H_c = จุดอำนาจการทำให้เป็นแม่เหล็กย้อนกลับเป็นศูนย์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29 แสดงลักษณะของการเป็นแม่เหล็กในช่วงเป็นเส้นตรงและอิ่มตัว

ทฤษฎีหม้อแปลง

จากข้างบนทราบว่า เมื่อมีกระแสไหลผ่านขดลวดที่พันรอบแกนปิด จะเกิดฟลักซ์เหนี่ยวนำในแกน ถ้ากระแสที่จ่ายให้มีการเปลี่ยนแปลงไปมา ฟลักซ์จะเปลี่ยนไปมาด้วย และถ้าเรานำขดลวดอีกขดมาพันรอบแกนนี้ จะเกิดแรงดันและกระแสเหนี่ยวนำขึ้นเป็นหม้อแปลงดังรูปที่ 2.30 ซึ่งเป็นหม้อแปลงแบบง่าย ๆ โดยทางอินพุทเราเรียกว่า ปฐมภูมิ และทางเอาต์พุทเราเรียกว่าทุติยภูมิ โดยเราเขียนความสัมพันธ์ของจำนวนรอบขดลวดและแรงดันได้เป็นอัตราส่วนที่คงที่คือ



รูปที่ 2.30 แสดงหม้อแปลงแบบสองขด

$$\frac{N_p}{N_s} = \frac{V_p}{V_s}$$

N_p และ N_s คือ จำนวนรอบขดลวดด้านปฐมภูมิและด้านทุติยภูมิตามลำดับ

V_p และ V_s คือ แรงดันด้านปฐมภูมิและด้านทุติยภูมิตามลำดับ

โดยแรงดันเหนี่ยวนำจะเป็นไปตามการเปลี่ยนแปลงของความหนาแน่นของฟลักซ์
และถ้าให้ B อยู่ในช่วงที่เป็นเส้นตรงจะได้

$$B_{\max} = V_p * 10^8 / K f N_p A_p$$

เมื่อ

B_{\max} คือ ความหนาแน่นของฟลักซ์สูงสุด

V_p คือ แรงดันด้านปฐมภูมิเป็นโวลต์

f คือ ความถี่เป็นเฮิรตซ์

N_p คือ จำนวนรอบขดลวดปฐมภูมิ

A_p คือ พื้นที่หน้าตัดของแกนเป็นตารางเซนติเมตร

K คือ ค่าคงที่มีค่า 4.44 สำหรับแรงดันรูปไซน์และ 4.0 สำหรับแรงดันรูปสี่เหลี่ยม

ปกติค่า B_{\max} จะเลือกที่ค่า $B_{\text{sat}} / 2$ ซึ่งเป็นค่าที่ทำงานในช่วงที่เป็นเส้นตรงแน่นอน

องค์ประกอบที่สำคัญอีกตัวหนึ่งก็คือ พื้นที่สำหรับวางเส้นลวดตัวนำ ซึ่งมันอยู่บนตัวขีบบิ้น (Bobbin) ต้องมีค่าที่เหมาะสมและค่ากำลังของแกนหาจาก

$$P_{\text{out}} = (1.16 B_{\max} f d A_p) * 10^{-9}$$

เมื่อ

P_{out} คือ กำลังที่จ่ายให้เป็นวัตต์

d คือ ความหนาแน่นของกระแสไฟในลวดตัวนำเป็น แอมป์ต่อตารางเมตร

A_p คือ พื้นที่หน้าตัดของแกนเป็นตารางเซนติเมตร

A_c คือ พื้นที่สำหรับพันขดลวดบนขีบบิ้นเป็นตารางเซนติเมตร

พื้นที่ของบ็อบบี้ใช้สัญลักษณ์ w (หน้าต่างบ็อบบี้) โดยความหนาแน่นของกระแสในสายใช้หน่วยเซอร์คูลาร์มิลล์ต่อแอมป์ (c.m./A) ใช้สัญลักษณ์ D โดย

$$d = 1.27 * 10^5 / D$$

ฉะนั้นจะได้ค่า P_{out} เท่ากับ

$$P_{out} = (1.47fBmaxA_{A_c}) * 10^{-3} / D$$

ปกติ ค่า D ใช้ในช่วง 200-400 เพื่อความปลอดภัยของสาย โดยสมการข้างบนนี้สำหรับขนาดของแกนที่จะใช้นั้นชัดเจน

การเลือกลักษณะแกนและชนิดของวัสดุ

วัสดุที่ทำเป็นแกนหม้อแปลงทั่วไปสามารถทำเป็นแกนหม้อแปลงความถี่สูงได้ แต่วัสดุที่นิยมใช้มากที่สุด คือ วัสดุเฟอร์ไรต์ (แกนเฟอร์ไรต์) เพราะมีการสูญเสียต่ำ ประกอบง่าย มีรูปร่างและขนาดให้เลือกมากมาย

การออกแบบใช้ที่เอาต์พุต

ส่วนที่กล่าวมาข้างต้นเป็นขั้นตอนการออกแบบหม้อแปลงความถี่สูง ส่วนที่เอาต์พุตจะใช้ขดลวดใช้เพื่อสะสมพลังงาน เพื่อรักษาให้กระแสที่เอาต์พุตคงที่ และทำให้แรงดันเอาต์พุตเรียบขึ้น มีการกระเพื่อมน้อย

จากสูตร $V_L = L di/dt$

โดย $V_L = E_{in} - E_{out}$

และ $di = I_L$

ฉะนั้นจากสมการข้างต้นจะได้

$$L = (E_{in} - E_{out}) t / I_L$$

จากคุณสมบัติของฮาร์ฟบริดจ์คอนเวอร์เตอร์ข้อหนึ่งก็คือ แรงดันอินพุต เป็นสองเท่าของแรงดันเอาต์พุต ดังนั้น $E_{in} - E_{out} = E_{out}$ และช่วงเวลาที่ยึดหนึ่ง (t) ระหว่างการเปลี่ยนรูปคลื่นจากลบเป็นบวกหรือจากบวกเป็นลบของโพลสลับ หน้าที่ของโพลคือจ่ายกระแสเอาต์พุตอย่างต่อเนื่องในระหว่างช่วง dead time ซึ่งหาได้จาก

$$t_{off} = (1 - E_{out}/E_{in}) / 2f$$

เมื่อ

f คือ ความถี่ของคอนเวอร์เตอร์ มีหน่วยเป็น kHz

โดยค่า I_L มีค่าสูงสุดไม่เกิน $0.25 I_{out}$ เพราะฉะนั้นจะได้สมการหาค่าใหม่คือ

$$L = E_{out} t_{off} / 0.25 I_{out}$$

นำค่าที่ได้จากการคำนวณมาคิด เลือกแกนและขนาดของสาย

แบตเตอรี่ Battery


แบตเตอรี่ เป็นแหล่งสะสมพลังงานทางไฟฟ้าชนิดหนึ่ง ซึ่งจะจ่ายพลังงานออกมาในรูปไฟฟ้ากระแสตรง แบตเตอรี่ในความหมายทางไฟฟ้าจะต้องประกอบด้วยเซลล์ที่นำมาต่ออนุกรมกัน เซลล์ของแบตเตอรี่แบ่งได้เป็น

1. เซลล์ปฐมภูมิ (PRIMARY CELL) เซลล์ชนิดนี้เมื่อสร้างเสร็จก็สามารถนำไปใช้เพื่อจ่ายกระแสไฟฟ้าได้ทันที และเมื่อนำไปใช้แล้วพลังงานไฟฟ้าที่จ่ายออกมาก็จะหมดไป จะไม่สามารถนำเซลล์นี้ออกมาใช้ได้อีก

2. เซลล์ทุติยภูมิ (SECONDARY CELL) เซลล์ชนิดนี้เมื่อสร้างขึ้นมาแล้วจะต้องนำไปทำการประจุไฟหรือชาร์จไฟเสียก่อน จึงจะจ่ายกระแสไฟออกมาได้ และเมื่อใช้กระแสไฟฟ้าไป (DIS-CHARGE) จนกระทั่งกระแสอ่อนลง ก็สามารถนำไปประจุไฟใหม่ เพื่อนำไปใช้อีกได้

จากคุณสมบัติของเซลล์ทุติยภูมิที่กล่าวมา เมื่อเซลล์ถูกใช้ไฟจนหมดแล้วสามารถจะนำไปประจุไฟใหม่เพื่อจะได้ใช้ต่อไป ด้วยคุณสมบัติอันนี้เราจึงนำเซลล์ของแบตเตอรี่ชนิดทุติยภูมิมาใช้เป็นแหล่งจ่ายไฟกระแสตรงให้กับวงจรภาค INVERTER ได้

เซลล์ทุติยภูมิที่ใช้จะเป็นเซลล์แบบตะกั่ว-กรด (LEAD-ACID) ซึ่งใช้ทั่วไปในรถยนต์ ดังแสดงในรูป 2.31



รูปที่ 2.31 แสดงโครงสร้างของเซลล์แบบตะกั่ว-กรด

เซลล์แบบตะกั่ว-กรด จะประกอบไปด้วยแผ่นคาโทดและแผ่นแอโนดวางสลับกัน โดยจะจุ่มเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ซึ่งแสดงว่าปฏิกิริยานี้เป็นปฏิกิริยาที่ผันกลับได้ ดังนั้นจึงสามารถที่จะประจุเซลล์ใหม่ได้ โดยการต่อวงจรซึ่งจะจับอิเล็กตรอนให้ไหลจากคาโอดไปสู่แอโนด

สูตรทางเคมีแสดงให้เห็นว่าสารละลายอิเล็กโทรไลต์จะเจือจางลง โดยโมเลกุลของน้ำที่เกิดขึ้น ซึ่งเป็นขณะเดียวกับที่เซลล์คายประจุ ทำให้เราสามารถใช้เป็นวิธีการหาสถานะการประจุและการคายประจุของเซลล์ได้ โดยการวัดความถ่วงจำเพาะของอิเล็กโทรไลต์ ซึ่งจะบอกว่าการวัดจะถึงสถานะที่คายประจุหมดหรือยัง เพื่อจะได้ประจุไฟเข้าไปใหม่ โดยค่าความถ่วงจำเพาะของเซลล์ที่ประจุเต็มที่จะมีค่าประมาณ 1.25 และค่าความถ่วงจำเพาะของเซลล์ที่คายประจุหมด จะมีค่าประมาณ 1.2 โดยเราจะใช้ไฮโดรมิเตอร์ ในการวัดแรงดันของเซลล์ซึ่งโดยปกติมีค่าเท่ากับ 2 โวลต์


การประจุเซลล์แบบตะกั่ว-กรด โดยการป้อนกระแสกลับทางเข้าไปในแบตเตอรี่เพื่อบังคับให้ปฏิกิริยาเคมีเกิดขึ้น โดยจะเกิดจากทางขวามือไปทางซ้ายมือ ซึ่งจะเปลี่ยนตะกั่วซัลเฟตให้กลับเป็นตะกั่วและกรดกำมะถันตามเดิม วิธีการป้อนกระแสกลับทางทำได้โดยการต่อคาโอดและแอโนดเข้ากับขั้วบวกและขั้วลบของแหล่งจ่ายไฟภายนอก ซึ่งจะมีแรงดันของแหล่งจ่ายไฟภายนอกอยู่ในช่วง 1.1-1.25 ของแรงดันเซลล์ปกติ

- กระแสที่ป้อนเข้าไปเมื่อประจุไฟใหม่นั้นจะขึ้นอยู่กับแรงดันที่ป้อนเข้าไป นอกจากนี้ยังขึ้นอยู่กับสถานะของเซลล์อีกด้วยว่าคายประจุหรือยัง ถ้าแรงดันที่ป้อนเข้าประจุไฟมีค่าสูงและเซลล์คายประจุหมดเต็มที่แล้ว จะทำให้กระแสที่ไหลเข้าประจุเซลล์จะมีค่ามากตามไปด้วย หรือถ้าเซลล์ถูกใช้แบบเป็นวงรอบ คือจากสถานะประจุเต็มไปสู่สถานะหมดประจุเต็มที่แล้ว จึงค่อยประจุใหม่อีกครั้งหนึ่ง ในการประจุจะใช้กระแสมาก แต่ถ้าเซลล์ถูกใช้งานพร้อมกับประจุไฟเข้าตลอดเวลา กระแสที่ใช้ในการประจุจะมีค่าต่ำ

วงจรที่ใช้ในการประจุแบตเตอรี่แบบตะกั่ว-กรดจะแสดงในรูป 2.33 ก.



รูปที่ 2.33 ก



รูปที่ 2.33 ข


ซึ่งแสดงให้เห็นแหล่งจ่ายไฟที่มีแรงดันคงที่ต่ออยู่กับแบตเตอรี่ วงจรสมมูลย์ของรูป 2.33 ก จะแสดงให้เห็นในรูป 2.33 ข ซึ่งเราจะเห็นได้ว่า แบตเตอรี่จะเปรียบเสมือนว่าประกอบด้วยตัวต้านทาน 2 ตัว โดย R_1 เป็นความต้านทานภายในของแบตเตอรี่ ไม่ว่าจะกำลังประจุหรือคายประจุอยู่ ส่วนตัวต้านทาน R_2 จะมีค่าเปลี่ยนแปลงโดยขึ้นอยู่กับการหมดประจุของแบตเตอรี่ เมื่อแบตเตอรี่คายประจุหมดเต็มทีค่าความต้านทานตัวนี้จะมีค่าต่ำ ดังนั้นกระแสในการประจุมีค่าสูง อย่างไรก็ตามเมื่อแบตเตอรี่ใกล้ประจุเต็มทีแล้ว ค่าความต้านทาน R_2 จะมีค่าสูงขึ้นทำให้กระแสที่ใช้ในการประจุลดลง เราจะสามารถตรวจสอบสถานะของแบตเตอรี่ได้ โดยสังเกตค่าของกระแสที่ใช้ในการประจุ ซึ่งจะใช้ได้ก็ต่อเมื่อแรงดันที่ใช้ในการประจุมีค่าคงที่

ในส่วนของวงจรอัดประจุแบตเตอรี่จึงเป็นส่วนที่จำเป็นอย่างมากสำหรับ ยูนิเอส เพราะ LOAD จะใช้กระแสจากแบตเตอรี่ตลอดเวลา นั้นย่อมทำให้โวลเตจของแบตเตอรี่ลดลงเมื่อโวลต์ใช้กระแสมากหรือเป็นเวลานาน เราจึงต้องใช้การอัดประจุแบตเตอรี่เพื่อให้โวลเตจมีค่าตามต้องการ

หลักการ

ในเครื่องอัดประจุแบตเตอรี่โดยทั่วไปจะมีหลักการใหญ่ ๆ อยู่สามประการ คือ ใช้ด้วยแรงดันคงที่ กระแสคงที่ หรืออัดเป็นจังหวะ หรืออาจจะใช้หลายอย่างผสมกันก็ได้ จากวงจรที่เราออกแบบนี้ จะใช้ในการอัดประจุให้แบตเตอรี่ขนาด 12 โวลต์ โดยจะแบ่งช่วงการอัดประจุออกเป็น 3 ส่วน ในช่วงแรกของการอัดประจุ จะเป็นช่วงซึ่งแบตเตอรี่ถูกใช้งานจนหมดเกลี้ยงเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะถูกกำหนดให้อัดประจุด้วยกระแสค่อนข้างน้อยคือประมาณ 5% ของค่าแอมแปร์-ชม. (Ampere-Hour เป็นค่าความจุในการใช้งานของแบตเตอรี่ว่ามากน้อยเพียงใด) เท่านั้น เพราะว่ากรณีที่เครื่องอัดแบตเตอรี่ยิ่งจ่ายกระแสมากในขณะที่แบตเตอรี่มีแรงดันน้อย กำลังที่สูญเสียไปในทรานซิสเตอร์ในเครื่องอัดแบตเตอรี่ จะยังมีสูงมาก จึงเป็นการเพิ่มขนาดทนกำลังของทรานซิสเตอร์โดยไม่จำเป็น แรงดันของแบตเตอรี่ในช่วงนี้ จะถูกกำหนดไว้ตั้งแต่ 0-10 โวลต์ และในทันทีที่แรงดันของแบตเตอรี่มีค่าเพิ่มขึ้นถึง 10 โวลต์ การอัดประจุก็จะเข้าสู่ในช่วงที่สองทันทีซึ่งในช่วงที่สองของการอัดประจุนี้ จะมีการเพิ่มอัตราการอัดขึ้นทันทีด้วยกระแสที่มีค่าเป็น 20% ของค่าแอมแปร์-ชั่วโมง เมื่อแรงดันของแบตเตอรี่เพิ่มขึ้นไปอีก จนถึง 14.4 โวลต์ (หรือใกล้เคียง) กระแสที่อัดอยู่จะตกลงไปที่ทันที เนื่องจากถือได้ว่าแบตเตอรี่มีค่าเต็มแล้ว จึงนับเป็นช่วงที่สามของการอัดประจุ แต่ในช่วงที่สามนี้ยังไม่เลิกอัดประจุเสียทีเดียว เพียงแต่จะอัดค่าน้อยๆ เท่านั้น และจะค่อยๆ ลดลงจนกระทั่งเป็นศูนย์เมื่อแรงดันของแบตเตอรี่ขึ้นถึงประมาณ 16.5 โวลต์



องค์ประกอบฮาร์โมนิคของรูปคลื่นพัลส์แบบลิว เอ็ม

เนื่องจากรูปคลื่นประกอบไปด้วยความถี่หลักมาแล้ว ยังประกอบไปด้วยองค์ประกอบฮาร์โมนิคต่าง ๆ ซึ่งการวิเคราะห์จะมีประโยชน์ในการออกแบบวงจรกรองความถี่ เพื่อขจัดฮาร์โมนิคต่าง ๆ จากทฤษฎีฟูเรียร์ได้ว่า ฟังก์ชันคาบ $F(\theta)$ ใด ๆ จะสามารถกระจายในรูปฟังก์ชันไซน์ และ โคไซน์ได้ ซึ่งจะแทนได้ดังนี้

$$F(\theta) = A_0/2 + \sum_{n=1}^{\infty} (A_n \cos n\theta + B_n \sin n\theta)$$

โดยที่ $A_0 = 2/T \int_0^T F(\theta) d\theta$

$$A_n = 2/T \int_0^T F(\theta) \cos n\theta d\theta$$

$$B_n = 2/T \int_0^T F(\theta) \sin n\theta d\theta$$

ซึ่งเมื่อแทนคาบด้วย $T=2\pi$ แล้วจะได้ว่า

$$A_0 = 1/\pi \int_0^{2\pi} F(\theta) d\theta$$

$$A_n = 1/\pi \int_0^{2\pi} F(\theta) \cos n\theta d\theta$$

$$B_n = 1/\pi \int_0^{2\pi} F(\theta) \sin n\theta d\theta$$

และขนาดขององค์ประกอบที่ n หรือ C_n มีค่า

$$C_n = A_0/2 + \sqrt{A_n^2 + B_n^2}$$


และสามารถนำหลักการไปคำนวณโดยใช้วิธีนิวเมตติคอลได้ดังแสดงในโฟล์ชาตร์

ส่วนในโครงการนี้ได้มีการใช้วิธีวงจรสวิตซ์ซึ่งแบบพหุนพจน์แสดงในรูป สำหรับสวนของวงจรกรองนั้น ทำเป็นโลว์พาสฟิวเตอร์เพื่อกรองความถี่สูง ซึ่งสามารถคำนวณได้ดังนี้

$$LC = 1/(2\pi f_c)^2 \quad \text{โดยที่ } f_c = 50 \text{ Hz}$$


และเมื่อกำหนดให้ $C_1 = 100 \text{ uF}$ จะได้ $L_1 = 101.3 \text{ mH}$ (อนุกรม)

และถ้ากำหนดให้ $C_2 = 44 \text{ uF}$ จะได้ $L_2 = 230 \text{ mH}$ (ขนาน)



โปรแกรมสำหรับหาขนาดองค์ประกอบฮาร์โมนิกของรูปคลื่นระดับลิแวมแบบ 2 ระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




โปรแกรมสำหรับหาขนาดองค์ประกอบฮาร์โมนิกของรูปคลื่นสี่เหลี่ยมแบบ 3 ระดับ

บทที่ 3

การออกแบบและการทำงานของวงจร

ในโครงการนี้สามารถแบ่งวงจรออกเป็นส่วนต่าง ๆ ได้ตามรูปที่ 3.1 ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานรูปที่ 3.1 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งการสร้างสัญญาณชายน้ในส่วนคอนโทรลเลอร์ (CONTROLLER) นั้นจะบันทึกเวลา
ฟอมส์ของคลื่นรูปชายน้ไว้ในอินโทรม โดยจะทำการกำหนดแอดเดรสได้จากวงจรรูปที่ 3.2

การทำงานของวงจรส่วนแรก โดยการที่ไอโซเลทความถี่จากสัญญาณของแหล่งจ่าย
ไฟหลัก จากนั้นนำความถี่มาคูณด้วยวงจรเฟสล็อกกลุ่ (PLL 4046) ซึ่งจะคูณสัญญาณให้มีความถี่
ขึ้นไปเป็น 51200 เฮิรส์ ($50 * 2^{10}$) เพื่อนำสัญญาณมาผ่านวงจรเคาท้เตอร์ (IC 4040) เพื่อ
ใช้เป็นสัญญาณเรียกแอดเดรสในอินโทรม

คำนวณหาค่า RC ในวงจรเฟสล็อกกลุ่ (PLL) ได้ดังนี้

โดยการนิจารณาจากตารางในดาต้าชีทของเฟสล็อกกลุ่ เมื่อให้ $R1 = 10\text{ k}$ จะ
ได้ค่า $C1$ ที่ 680 pF ที่ความถี่ประมาณ 50 KHz กำหนดให้มีช่วงความถี่ตั้งนั้นให้ $R2 = 200\text{ k}$
และกำหนดส่วนนิวเตอร์ได้จากสูตร

$$R4 * C2 = (6N / f_{MAX}) - (N / 2 * \Delta f) \dots\dots 1.$$

ใช้ $C2$ ที่ 1 uF จะได้ $R4$ ที่ประมาณ 330 K และสามารถหา $R3$ ได้จาก

$$R3 * C2 = (1000N * \Delta f / [f_{MAX}]^2) - R4 * C2 \dots\dots 2.$$

N = จำนวนที่คูณความถี่ขึ้นไป


Δf = ผลต่างของความถี่

f_{MAX} = ความถี่สูงสุดที่ล็อกได้

ซึ่งจะทำให้ได้ $R3 = 4.3\text{ M}$

สำหรับข้อมูลที่เก็บไว้ในอินโทรมนั้น สามารถทำได้โดยแบ่งสัญญาณชายน้ออกเป็น
 N ครั้ง จากนั้นนำค่าแต่ละตำแหน่งของการหารนั้นมาแปลงเป็นเลขฐาน 16 เพื่อนำไปเก็บไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size Document Number
REV

ในอินทรม ความถี่ของสัญญาณขาอินมีค่าเท่ากับ 50 Hz และทำการแบ่งที่ 256 ครั้ง ดังนั้น เวลาที่ใช้ในการเรียกแอดเดรสแต่ละครั้งจะเท่ากับ $1/50 \times 256$ วินาที ซึ่งสัญญาณ 1 ลูกจะสามารถเรียกแอดเดรสได้ 2 ค่า ดังนั้นความถี่ที่ LSB จะมีค่าเท่ากับ 6400 Hz และที่ MSB จะได้เท่ากับ 50Hz ทำโดยใช้เคาท์เตอร์หารสัญญาณลงจาก 51200 โดยหารที่ 2^n เมื่อ n มีค่าเท่ากับ 3, 4, 5, ..., 10 ตามลำดับ จากนั้นนำสัญญาณจากอินทรมไปผ่าน D/A ออกมา

การร่างสัญญาณรูปสามเหลี่ยมได้โดยใช้ IC TL494 และเนื่องจากการสวิตช์ 1 ครั้งที่มีความถี่ใด ๆ จำเป็นต้องใช้คลื่นลูกสามเหลี่ยม 2 ลูก ดังนั้นเมื่อต้องการสวิตช์ซึ่งที่ 40 KHz จึงจำเป็นที่จะต้องให้มีคลื่นลูกสามเหลี่ยมที่ 80 KHz หาได้จากสูตร

$$f_{osc} = 1.1 / R_t * C_t \dots\dots 3.$$

โดยให้ $C_t = 0.001 \mu F$ จะได้ $R_t = 13.75k$
ใช้ $R_t = 15 k$

สำหรับวงจรขั้วนั้นแสดงดังรูปที่ 3.3 จะอธิบายการทำงานได้ดังนี้

ในทันทีที่เอาท์พุทจาก TL 494 ที่ผ่าน BUFFER มาแล้วและมีสถานะเป็น LOW แล้ววงจรขั้วจะครบวงจร กระแสอิมิตเตอร์ซึ่งถูกจำกัดโดย R_3 จะไหลผ่าน T_1 เข้าสู่ T_2 โดยผ่าน R_5 ขณะเดียวกันขาเบสของ T_2 จะมีศักย์เป็นบวก เมื่อเทียบกับขาอิมิตเตอร์ของ T_2 เอง จึงทำให้ไม่มีกระแสไหลผ่าน T_2 และจะทำให้ T_4 off ด้วย

ดังนั้นกระแสไหลผ่าน T_1 และ T_2 ทำให้เกิดการชาร์จ(charge) ประจุของคาปาซิเตอร์ในแถว SIPMOS เกิด control voltage (V_{gs}) เป็นผลทำให้ POWER MOS มีสถานะ ON

ต่อมาเมื่อเอาท์พุทจาก TL 494 ที่ผ่าน BUFFER มาแล้วและมีสถานะเป็น HIGH แล้ววงจรขั้ว(drive cct.) จะเปิดวงจร ดังนั้นจะไม่มีการไหลผ่าน T_1 และ T_2 การค้าไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามลำดับ แต่จะเกิดกระแสไหลเนื่องจากการดีสชาร์จ (discharge) ประจุออกจากตัวคาปาซิเตอร์ใน POWER MOS กระแสจะไหลผ่าน T_2 และ R_4 ซึ่ง T_4 จะถูกขับนำจาก T_2 อีกที ทำให้เกิดการเร่ง (speed up) ขบวนการคายประจุออกจากตัวคาปาซิเตอร์เร็วขึ้น ในช่วงนี้จะทำให้ POWER MOS มีสถานะ OFF

จะสังเกตเห็นว่ามี D_1 และ D_2 ต่ออนุกรมกันอยู่ระหว่างขาเบสและคอลเลคเตอร์ของ T_1 ทั้งนี้เพื่อป้องกันไม่ให้ T_1 เกิดภาวะอิ่มตัว (saturation)

เหตุผลอธิบาย เนื่องจากวงจรมอเตอร์ (Drive Circuit) นี้เราต้องการให้สวิตช์ด้วยความเร็วสูง ดังนั้นจึงต้องทำงานในเขตนำกระแสเท่านั้น และไดโอด D_1 - D_2 ควรใช้พวกไดโอดความเร็วสูง (FAST RECOVERY) หรือสวิตซ์ซิงไดโอด (Switching Diode) เนื่องจากใช้งานที่ความเร็วสูงได้ดี C_1 มีไว้เพื่อลด noise และป้องกันความถี่สูงมารบกวน

สำหรับการออกแบบจำนวนรอบของหม้อแปลงนั้น สามารถหาได้จาก

$$N_p = V_p \cdot 10^9 / K \cdot f \cdot A_e \cdot B_{MAX}$$

- โดยที่ N_p = จำนวนรอบทางปฐมภูมิ
 V_p = โวลเตจทางด้านปฐมภูมิ .12 โวลต์
 K = ค่าคงที่มีค่า 4.44 สำหรับชายันและ 4.0 สำหรับสี่เหลี่ยม
 f = ความถี่ที่ใช้ในการสวิตซ์ 40 KHz
 A_e = พื้นที่หน้าตัดของแกน (2.12 ตร.ซม.)
 B_{MAX} = มีค่าประมาณ 3300 เกาส์

จะได้ $N_p = 1$ รอบ

ดังนั้นได้ $N_s = N_p \cdot (V_s / V_p)$

$N_s = 26$ รอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่าในรูปแบบใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรชาจันแบตเตอรี่นั้นแสดงได้ดังรูปที่ 3.4 จะอธิบายการทำงานได้
ดังนี้


เมื่อไฟ AC 220 โวลต์ ผ่านหม้อแปลง จะมีแรงดันลดลงเหลือ 16 โวลต์ แล้ว
จึงแปลงเป็นไฟตรงด้วยไดโอดเรกติไฟเออร์ แล้วกรองแรงดันให้เรียบด้วย C จะได้แรงดัน
ไฟตรงค่าประมาณ 18-20 โวลต์ (ซึ่งไม่เต็มที่ตามทฤษฎีเสียทีเดียว เนื่องจากมีแรงดันบาง
ส่วนตกอยู่กับไดโอดเรกติไฟเออร์)

การนิยามาราววงจร จะเริ่มจากไอซีออปแอมป์เบอร์ 741 ซึ่งจะเห็นได้ว่า ขาที่
สองจะได้รับแรงดัน 6.8 โวลต์ จากการแบ่งแรงดันของ R_1 และ D_5 ซึ่งเป็นซีเนอร์ไดโอด
6.8 โวลต์ แล้วส่งสัญญาณแรงดันผ่านเข้ามาทาง R_2

นิยามาราวอีกด้านหนึ่งของวงจร ที่จุดต่อกับแบตเตอรี่ ถ้าแบตเตอรี่มีแรงดัน
อยู่ในช่วง 0-10 โวลต์ แรงดันที่แบ่งมาได้จากขากลางของ R_1 และส่งผ่านไปให้ขา 3
ของไอซี 741 (เมื่อปรับขากลางของ R_1 ให้อยู่ในช่วงประมาณกึ่งกลาง) จะไม่มีโอกาสขึ้น
ถึง 6.8 โวลต์ ซึ่งจะน้อยกว่าแรงดันที่ขา 2 เสมอ ทำให้เอาท์พุทของไอซี 741 ที่ขา 6
เป็น 0 โวลต์ ตลอดเวลาที่แรงดันของแบตเตอรี่ไม่เกิน 10 โวลต์ ในช่วงนี้ D_5 จะไม่มีความ
หมาย ป้อนกลับไม่ได้เพราะถูกไบแอสกลับทางอยู่

ผลจากแรงดันของแบตเตอรี่ก็ยิ่งจะทำให้มีกระแสไหลผ่าน D_7 น้อย ไม่นพอที่จะ
ป้อนให้ Q_1 ทำงาน ทำให้ Q_1 อยู่ในสถานะ OFF จึงไม่มีความหมายต่อวงจร R_5 ก็เลยไม่มี
ความหมายตามไปด้วย

เมื่อเอาท์พุทของไอซี 741 เป็น 0 โวลต์ จะมีกระแสไหลจากไฟบวกผ่าน R_7 ,
 Q_2 และ R_4 มาลงที่เอาท์พุทของ 741 กระแสนี้จะทำหน้าที่เป็นกระแสเบสของ Q_3 และ Q_4
ซึ่งควบคุมจำนวนกระแสที่ไหลผ่าน จากขาอิมิตอร์ไปยังขาคอลเลคเตอร์ของ Q_3 แล้วจึงไปอัด
แบตเตอรี่ ซึ่งกระแสที่อัดแบตเตอรี่นี้ถูกควบคุมได้โดยการปรับความต้านทานของ R_4 กระแสนี้
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ก็คือกระแสช่วงแรกในการอัดแบตเตอรี่ ซึ่งเราได้กล่าวมาแล้วว่ามีค่าประมาณ 5% ของค่าแอมแปร์-ชั่วโมง

เมื่อแรงดันของแบตเตอรี่ขึ้นถึง 10 โวลต์ แรงดันที่จ่ายแก่ขาเบส Q_1 จะเพียงพอให้ Q_1 อยู่ในสถานะ ON กระแสเบสของ Q_2 ก็จะสามารถไหลผ่าน R_5 และ Q_1 ได้อีกทางหนึ่ง ซึ่งก็จะทำให้กระแสที่ไปอัดแบตเตอรี่เพิ่มขึ้นด้วย โดยเราจะปรับให้ได้ค่ากระแสเป็น 20% ของค่าแอมแปร์-ชั่วโมงด้วย R_5

ตัว R_{11} มีไว้สำหรับปรับให้กระแสที่อัดแบตเตอรี่ตกลงทันทีเมื่อแรงดันของแบตเตอรี่ขึ้นถึง 14.4 โวลต์ โดยปรับให้แรงดันที่ขา 3 ของไอซี 741 เท่ากับแรงดันที่ขา 2 เอาท์พุทของไอซี 741 ก็จะมีกระแสที่ขา 0 โวลต์ขึ้นไปทันทีและจะไปหยุดที่แรงดันประมาณ 8 โวลต์ เนื่องจากการป้อนกลับทางลบผ่าน D_5 และการป้อนกลับทางบวกผ่าน R_5


เมื่อเอาท์พุทของไอซี 741 ยกขึ้นจาก 0 โวลต์ จะทำให้ Q_1 เปลี่ยนสถานะเป็น OFF กระแสอัดแบตเตอรี่ที่มีผลมาจากกระแสที่ผ่าน R_5 ก็จะหายไป เหลือแต่ส่วนที่เป็นผลมาจากกระแสที่ไหลผ่าน R_4 ซึ่งจะลดลงไปกว่าเดิม เพราะขา 6 ของ 741 มีแรงดันสูงกว่าเดิม

ในขณะที่แรงดันที่ขา 3 ของไอซี 741 เพิ่มขึ้นเรื่อยๆ จากแรงดันแบตเตอรี่ที่เพิ่มขึ้นแรงดันที่ขา 6 ก็จะยกสูงขึ้นเรื่อยๆ เป็นผลให้กระแสที่อัดแบตเตอรี่ลดลงเรื่อยๆ จนไม่มีกระแสเลยเมื่อแรงดันแบตเตอรี่ขึ้นถึง 16.5 โวลต์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงผลการทดลอง



แสดงผลการทดลองดังนี้

- ก. แสดงคลื่นรูปสามเหลี่ยม
- ข. แสดงสัญญาณขับที่ขั้วเน่าเวอ์มอส Q1 , Q2
- ค. แสดงโวลต์เตจที่คล่อมขดลวดทางปฐมภูมิ

บทที่ 5

สรุป

โครงการเครื่องจ่ายไฟต่อเนื่องนี้ เป็นการวิจัยทดลองสร้างเพื่อเป็นทักษะความรู้ โดยได้มีการศึกษาถึงขั้นตอนและส่วนต่าง ๆ ในการทำงานของระบบ สำหรับในโครงการนี้เรา ได้ใช้การ SWITCHING ที่ความถี่ 40 KHz ซึ่งเป็นช่วงความถี่ที่พอจะหาอุปกรณ์ในการทดลองพอ ได้ ถึงแม้อุปกรณ์ที่ใช้งานจะมีราคาค่อนข้างแพงอยู่บ้าง

ขอควรปรับปรุงสำหรับพัฒนาระบบต่อไป


1. พัฒนาให้มีการใช้ส่วน TRANSFER SWITCH ในระบบ
2. จัดทำให้เป็น CLOSE LOOP เพื่อทำการควบคุมคักตาที่เอาท์พุทให้คงที่ได้
3. พัฒนาการใช้ BATTERY โดยนำ BATTERY แบบแห้งมาใช้แทน

MAGNETIC PROPERTIES FOR A PAIR OF CORES WITHOUT AIR GAP

Relative amplitude permeability (μ_r) at $\theta = 100$ oC, $B = 320$ mT in AC PmIn	> 1000
Permissible induction in centre pole (θ) with min. cross-sectional area, at $\theta = 100$ oC	≤ 320 mT
Resistivity (ρ), measured with d. c. current	≥ 1 Sm
Curie point	≥ 200 oC
Effective total core loss (P) at $f = 25$ KHz, $\theta = 100$ oC, $B = 160$ mT	$\leq 2,7$ W

MOUNTING

The wound coil former and cores may be assembled by means of non-magnetic M3 screws of studs along the grooves provided. The use of a clamping bar is strongly recommended to ensure that the maximum clamping force of 400 N is uniformly distributed over the cross-section of the outer poles.
The assembly studs can be extended for mounting purposes or to support another sub-assembly.




Recommended piercing diagram.

COIL FORMERS

Style 1	
Dimensions in mm	
Material	see drawing on the next page
Minimum window area	glass-fibre-filled polyamide
Mean length of turn	A ϕ 212 mm ²
Mass, without pins	RC 73 mm
Maximum temperature	approx. 15 g
Catalogue number	120 oC
	8222 294 38670

Note The coil former is supplied without pins. These must be ordered separately under the catalogue number 8222 294 38770. The minimum order quantity is 5000 pins.



Brass dip-solder pin



MOTOROLA

**NPN PHOTOTRANSISTORS AND
PN INFRARED EMITTING DIODES**

... gallium arsenide LED optically coupled to silicon phototransistors designed for applications requiring electrical isolation, high-current transfer ratios, small package size and low cost: such as interfacing and coupling systems, phase and feedback controls, solid-state relays and general-purpose switching circuits.

- High Isolation Voltage — $V_{ISO} = 7500$ V (Min)
- High Collector Output Current @ $I_F = 10$ mA — $I_C = 5.0$ mA (Typ) — 4N25,A,4N26 2.0 mA (Typ) — 4N27,4N28
- Economical, Compact, Dual-In-Line Package
- Excellent Frequency Response — 300 kHz (Typ)
- Fast Switching Times @ $I_C = 10$ mA $t_{on} = 0.87$ μ s (Typ) — 4N25,A,4N26 2.1 μ s (Typ) — 4N27,4N28 $t_{off} = 11$ μ s (Typ) — 4N25,A,4N26 5.0 μ s (Typ) — 4N27,4N28
- 4N25A is UL Recognized File Number E54915

*MAXIMUM RATINGS ($T_A = 25^\circ\text{C}$ unless otherwise noted).

Rating	Symbol	Value	Unit
--------	--------	-------	------

INFRARED-EMITTING DIODE MAXIMUM RATINGS

Reverse Voltage	V_R	3.0	Volts
Forward Current — Continuous	I_F	80	mA
Forward Current — Peak Pulse Width = 300 μ s, 2.0% Duty Cycle	I_F	3.0	Amp
Total Power Dissipation @ $T_A = 25^\circ\text{C}$ Negligible Power in Transistor Derate above 25°C	P_D	150	mW
		2.0	mW/ $^\circ\text{C}$

PHOTOTRANSISTOR MAXIMUM RATINGS

Collector-Emitter Voltage	V_{CE0}	30	Volts
Emitter-Collector Voltage	V_{ECO}	7.0	Volts
Collector-Base Voltage	V_{CBO}	70	Volts
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Negligible Power in Diode Derate above 25°C	P_D	150	mW
		2.0	mW/ $^\circ\text{C}$

TOTAL DEVICE RATINGS

Total Device Dissipation @ $T_A = 25^\circ\text{C}$	P_D	250	mW
Equal Power Dissipation in Each Element Derate above 25°C		3.3	mW/ $^\circ\text{C}$
Junction Temperature Range	T_J	-55 to +100	$^\circ\text{C}$
Storage Temperature Range	T_{stg}	-55 to +150	$^\circ\text{C}$
Soldering Temperature (110 s)		260	$^\circ\text{C}$

*Indicates JEDEC Registered Data.

FIGURE 1 — MAXIMUM POWER DISSIPATION




Figure 1 is based upon using limit values in the equation.



$$T_{J1} - T_A = R_{\theta JA} (P_{D1} + K_{\theta} P_{D2})$$

- where
- T_{J1} Junction Temperature (110°C)
 - T_A Ambient Temperature
 - $R_{\theta JA}$ Junction to Ambient Thermal Resistance ($1500^\circ\text{C}/\text{W}$)
 - P_{D1} Power Dissipation in One Chip
 - P_{D2} Power Dissipation in Other Chip
 - K_{θ} Thermal Coupling Coefficient (20%)

Example
With $P_{D1} = 90$ mW in the LED
@ $T_A = 50^\circ\text{C}$, the transistor
 P_{D2} must be less than 50 mW.

**4N25, 4N25A
4N26
4N27
4N28**

**OPTO-
COUPLER/ISOLATOR
TRANSISTOR OUTPUT**



STYLE 1:
PIN 1. ANODE
2. CATHODE
3. NC
4. EMITTER
5. COLLECTOR,
6. BASE

NOTES.

1. DIMENSIONS A AND B ARE DATUMS.
2. [T] IS SEATING PLANE.
3. POSITIONAL TOLERANCES FOR LEADS:
 ± 0.13 (0.005) T | A B C D E
4. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
5. DIMENSIONING AND TOLERANCING PER ANSI Y14.5, 1973.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	8.13	8.89	0.320	0.350
B	6.10	6.60	0.240	0.260
C	2.92	5.08	0.115	0.200
D	0.41	0.51	0.016	0.020
F	1.02	1.78	0.040	0.070
G	2.54 BSC		0.100 BSC	
J	0.20	0.30	0.008	0.012
K	2.54	3.81	0.100	0.150
L	7.62 BSC		0.300 BSC	
M	0.0	1.50	0.0	0.050
N	0.38	2.54	0.015	0.100
P	1.27	2.03	0.050	0.080

CASE 730A-01

4N25, 4N25A, 4N26, 4N27, 4N28

LED CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
*Reverse Leakage Current ($V_R = 3.0\text{ V}$, $R_L = 1.0\text{ M ohms}$)	I_R	—	0.005	100	μA
*Forward Voltage ($I_F = 10\text{ mA}$)	V_F	—	1.2	1.5	Volts
Capacitance ($V_R = 0\text{ V}$, $f = 1.0\text{ MHz}$)	C	—	40	—	pF

PHOTOTRANSISTOR CHARACTERISTICS ($T_A = 25^\circ\text{C}$ and $I_F = 0$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
*Collector-Emitter Dark Current ($V_{CE} = 10\text{ V}$, Base Open)	I_{CEO}	—	3.5	50	nA
*Collector-Base Dark Current ($V_{CB} = 10\text{ V}$, Emitter Open)	I_{CBO}	—	—	20	nA
*Collector-Base Breakdown Voltage ($I_C = 100\text{ }\mu\text{A}$, $I_E = 0$)	$V_{(BR)CBO}$	70	—	—	Volts
*Collector-Emitter Breakdown Voltage ($I_C = 1.0\text{ mA}$, $I_B = 0$)	$V_{(BR)CEO}$	30	—	—	Volts
*Emitter-Collector Breakdown Voltage ($I_E = 100\text{ }\mu\text{A}$, $I_B = 0$)	$V_{(BR)ECO}$	7.0	8.0	—	Volts
DC Current Gain ($V_{CE} = 5.0\text{ V}$, $I_C = 500\text{ }\mu\text{A}$)	h_{FE}	—	325	—	—

COUPLED CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
*Collector Output Current (1) ($V_{CE} = 10\text{ V}$, $I_F = 10\text{ mA}$, $I_B = 0$)	I_C	2.0	3.0	—	mA
Isolation Surge Voltage (2, 5) 160 Hz Peak ac, 5 Seconds (60 Hz Peak)	V_{ISO}	7500	—	—	Volts
(60 Hz RMS for 1 Second) (3)		2500	—	—	
Isolation Resistance (2) ($V = 500\text{ V}$)		1500	—	—	Ohms
*Collector-Emitter Saturation ($I_C = 2.0\text{ mA}$, $I_F = 50\text{ mA}$)	$V_{CE(sat)}$	—	0.2	0.5	Volts
Isolation Capacitance (2) ($V = 0$, $f = 1.0\text{ MHz}$)		—	0.5	—	pF
Bandwidth (4) ($I_C = 2.0\text{ mA}$, $R_L = 100\text{ ohms}$, Figure 11 (2))		—	300	—	kHz

SWITCHING CHARACTERISTICS

Characteristic	Symbol	Min	Typ	Max	Unit
Delay Time ($I_C = 10\text{ mA}$, $V_{CC} = 10\text{ V}$)	t_d	—	0.07	—	μs
Rise Time Figures 6 and 8)	t_r	—	0.10	—	μs
Storage Time ($I_C = 10\text{ mA}$, $V_{CC} = 10\text{ V}$)	t_s	—	4.0	—	μs
Fall Time Figures 7 and 8)	t_f	—	2.0	—	μs

*Indicates JEDEC Registered Data

(1) Pulse Test: Pulse Width = 300 μs , Duty Cycle $\leq 2.0\%$

(2) For this test LED pins 1 and 2 are common and phototransistor pins 4, 5, and 6 are common.

(3) RMS Volts, 60 Hz. For this test, pins 1, 2, and 3 are common and pins 4, 5, and 6 are common.

(4) I_F adjusted to yield $I_C = 2.0\text{ mA}$ and $i_c = 2.0\text{ mA}$ o-p at 10 kHz.

(5) Isolation Surge Voltage, V_{ISO} , is an internal device dielectric breakdown rating.

DC CURRENT TRANSFER CHARACTERISTICS

FIGURE 2 — 4N25, A, 4N26





FIGURE 3 — 4N27, 4N28



TYPICAL ELECTRICAL CHARACTERISTICS

FIGURE 4 - FORWARD CHARACTERISTICS




FIGURE 5 - COLLECTOR SATURATION VOLTAGE




FIGURE 6 - TURN-ON TIME




FIGURE 7 - TURN-OFF TIME




FIGURE 8 - SATURATED SWITCHING TIME TEST CIRCUIT




FIGURE 9 - DARK CURRENT versus AMBIENT TEMPERATURE




FIGURE 11 - FREQUENCY RESPONSE TEST CIRCUIT





FIGURE 10 - FREQUENCY RESPONSE



I_C (DC) = 2.0 mA
 f_c (AC SINE WAVE) = 2.0 mA P.P.

TYPICAL APPLICATIONS

FIGURE 12 - ISOLATED M TTL TO MOS (P-CHANNEL) LEVEL TRANSLATOR




FIGURE 13 - COMPUTER/PERIPHERAL INTERCONNECT




FIGURE 14 - POWER AMPLIFIER





FIGURE 15 - INTERFACE BETWEEN LOGIC AND LOAD



SCL4046B
SCL4446B

CMOS PHASE-LOCKED LOOPS

FEATURES

- ◆ Very low power consumption – 70 μ W (typ) @ $f_o = 10$ kHz, 5Vdc
- ◆ Operating frequency range (no offset) – Up to 3MHz (typ) @ 10Vdc (SCL4046B) Up to 4MHz (typ) @ 10Vdc (SCL4446B)
- ◆ Low frequency drift – 0.04%/ $^{\circ}$ C (typ) @ 10Vdc
- ◆ Choice of two phase comparators:
 1. Exclusive-OR network
 2. Edge-controlled memory network with phase-pulse output for lock indication
- ◆ VCO Inhibit control for ON-OFF keying and ultra-low standby power consumption
- ◆ High VCO linearity 1% (typ)
- ◆ Source-follower output of VCO control input (Demodulator Output)
- ◆ Zener Diode to assist Supply Regulation
- ◆ Balanced Output Drive Current Specifications


APPLICATIONS

- ◆ FM demodulator and modulator
- ◆ Frequency synthesis and multiplication
- ◆ Frequency discriminator
- ◆ Data synchronization
- ◆ Voltage-to-frequency conversion
- ◆ Tone decoding
- ◆ FSK Modems
- ◆ Signal conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common inputs. The Signal input can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a digital error signal PCI_{OUT} , and maintains 90 $^{\circ}$ phase shift at the center frequency between Signal and Comparator inputs (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides digital error signals $PCII_{OUT}$ and Phase Pulses, and maintains a 0 $^{\circ}$ phase shift between input signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{OUT} whose frequency is determined by the voltage of input VCO_{IN} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source follower output, Demod Out, with an external resistor is used where the VCO_{in} signal is needed but no loading can be tolerated. The inhibit input, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

CONNECTION DIAGRAM
(all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	-3 to 15 Vdc
Operating Temperature	T_A	-55 to +125 $^{\circ}$ C
C, D, F, H Device		-40 to +85 $^{\circ}$ C
E Device		

BLOCK DIAGRAM




Fig. 1

The VCO requires one external capacitor (C1) and one to two external resistors (R1 or R1 and R2). Resistor R1 and capacitor C1 determine the frequency range of the VCO and resistor R2 enables the VCO to have a frequency offset if required. The high input impedance ($10^{12}\Omega$) of the VCO simplifies the design of low-pass filters by permitting the designer a wide choice of resistor-to-capacitor ratios. In order not to load the low-pass filter, a source-follower output of the VCO input voltage is provided at terminal 10 (DEMODULA-

TOR OUTPUT). If this terminal is used, a load resistor (R_L) of $50k\Omega$ or more should be connected from this terminal to V_{SS} . If unused, this terminal should be left open. The VCO can be connected directly or through frequency dividers to the comparator input of the phase comparators. A full CMOS logic swing is available at the output of the VCO. A logic 0 on the INHIBIT input "enables" the VCO and the source follower, while a logic 1 "turns off" both to minimize stand-by power consumption.

PHASE COMPARATORS

The phase-comparator signal input (terminal 14) can be direct-coupled provided the signal swing is within CMOS logic levels [logic "0" $\leq 30\% (V_{DD} - V_{SS})$, logic "1" $\geq 70\% (V_{DD} - V_{SS})$]. For smaller swings the signal must be capacitively coupled to the self-biasing amplifier at the signal input.

Phase comparator I is an exclusive-OR network; it operates analogously to an over-driven balanced mixer. To maximize the lock range, the signal and comparator-input frequencies must have a 50% duty cycle. With no signal or noise on the signal input, this phase comparator has an average output voltage equal to $V_{DD}/2$. The low-pass filter connected to the output of phase comparator I supplies the averaged voltage to the VCO input, and causes the VCO to oscillate at the center frequency (f_0).

The frequency range of input signals on which the PLL will lock, if it was initially out of lock, is defined as the frequency capture range ($2f_c$).

The frequency range of input signals on which the loop will stay locked if it was initially in lock is defined as the frequency lock range ($2f_L$). The capture range can not exceed the lock range.

With phase comparator I, the range of frequencies over which the PLL can acquire lock (capture range) is dependent on the low-pass-filter characteristics, and can be made as large as the lock range. Phase-comparator I enables a PLL system to remain in lock in spite of high amounts of noise in the input signal.

One characteristic of this type of phase comparator is that it may lock onto input frequencies that are close to harmonics of the VCO center-frequency. A second characteristic is that the phase angle between the signal and the comparator input varies between 0° and 180° , and is 90° at the center frequency. Figure 2 shows the (typical) triangular phase-to-output response characteristic of phase-comparator I. Typical waveforms for a CMOS phase-locked-loop employing phase comparator I in locked condition is shown in Figure 3.




Fig. 2 - Phase-comparator I characteristics at low-pass filter output.




Fig. 3 - Typical waveforms employing phase comparator I in locked condition

PHASE COMPARATOR II





Fig. 4 — Typical waveforms employing phase comparator II in locked condition.

Phase-comparator II is an edge-controlled digital memory network. It consists of several flip-flop stages, control gating, and a three-state output circuit comprising p- and n-type drivers having a common output node. When the p-MOS or n-MOS drivers are ON, they pull the output up to V_{DD} or down to V_{SS} , respectively. This type of phase comparator acts only on the positive edges of the signal and comparator inputs. The duty cycles of the signal and comparator inputs are not important since positive transitions control the PLL system utilizing this type of comparator. If the signal lags the comparator input in phase, the n-type output driver is maintained ON for a time corresponding to the phase difference. If the comparator input lags the signal in phase, the p-type output driver is maintained ON for a time corresponding to the phase difference. Subsequently, the capacitor voltage of the low-pass filter connected to this phase comparator is adjusted until the signal and comparator inputs are equal in both phase and frequency. At this stable point, both p- and n-type output

drivers remain OFF. Thus, the phase comparator output becomes an open circuit and holds the voltage on the capacitor of the low-pass filter constant. Moreover, the signal at the "phase pulses" output is a high level which can be used for indicating a locked condition. Thus, for phase comparator II, no phase difference exists between signal and comparator input over the full VCO frequency range. Moreover, the power dissipation due to the low-pass filter is reduced when this type of phase comparator is used because both the p- and n-type output drivers are OFF for most of the signal input cycle.

It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range, independent of the low-pass filter. With no signal present at the signal input, the VCO is adjusted to its lowest frequency for phase comparator II. Figure 4 shows typical waveforms for a CMOS PLL employing phase comparator II in a locked condition.

DESIGN INFORMATION

This information is a guide for approximating the values of external components for the SCL4046B and SCL4446B in a Phase-Locked Loop system. The selected external components must be within the following ranges:

$$R_1, R_2 \geq 2k\Omega, R_S \geq 10k\Omega$$

$$C_1 \geq 15pF$$

In addition to the given design information refer to Figure 5 for R1, R2, and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f_0		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Frequency Lock Range, $2f_L$	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{max} - f_{min}$			
Frequency Capture Range, $2f_C$	$2f_C \approx \frac{1}{\pi \sqrt{\pi}} \frac{2\pi f_L}{R_2 C_2}$			
Loop Filter Component Selection			$R_4 C_2 = \frac{6N}{f_{max}} = \frac{N}{2\pi \Delta f}$ $(R_3 + 3000\Omega) C_2 = \frac{100N \Delta f}{f_{max}^2}$ $\Delta f = f_{max} - f_{min}$	
Phase Angle between Signal and Comparator	90° at center frequency (f_0), approximating 0° and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	<ul style="list-style-type: none"> Given: f_0 Use f_0 with Fig.5a to determine R1 and C1 	<ul style="list-style-type: none"> Given: f_0 and f_L Calculate f_{min} from the equation $f_{min} = f_0 - f_L$ Use f_{min} with Fig.5b to determine R2 and C1 Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$ Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1 	<ul style="list-style-type: none"> Given: f_{max} Calculate f_0 from the equation $f_0 = \frac{f_{max}}{2}$ Use f_0 with Fig.5a to determine R1 and C1 	<ul style="list-style-type: none"> Given: f_{min} & f_{max} Use f_{min} with Fig.5b to determine R2 and C1 Calculate $\frac{f_{max}}{f_{min}}$ Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1

REF. G. S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.

ELECTRICAL CHARACTERISTICS ^{1,3}

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	Inhibit = V _{DD} Signal Input = V _{DD}	—	5	—	0.05	5	—	150	μA _{dc}
			—	10	—	0.01	10	—	300	
			—	20	—	0.2	20	—	600	
TOTAL POWER DISSIPATION	P _T	Inh = V _{SS} VCO _{IN} = V _{DD} f _o = 10kHz ² C _L = 15pF R1 = 1MΩ, R2 = R _S = ∞	—	—	—	0.07	—	—	—	mW
			—	—	—	0.6	—	—	—	
			—	—	—	2.4	—	—	—	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.
= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.
= + 85°C for E device.

³ VCO output (pin 4) and Phase Comparator Outputs (pins 2 and 13) have been designed for balanced output drive current specifications. Consult Family Specifications.

PARAMETER	CONDITIONS	V _{DD}	25°C			UNIT					
			Min.	Typ.	Max.						
VCO SECTION											
MAXIMUM OPERATING FREQUENCY SCL4046B	f _{max}	R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.5	0.8	—	MHz			
				10	1.0	1.5	—				
				15	1.3	1.9	—				
			5k 50pF	5	0.6	1.0	—	MHz			
				10	1.4	2.1	—				
				15	1.8	2.7	—				
			2k 50pF	5	—	1.3	—	MHz			
				10	—	2.9	—				
				15	—	3.8	—				
			SCL4446B	f _{max}	R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.7	1.0	—	MHz
							10	1.3	2.0	—	
							15	1.9	2.8	—	
5k 50pF	5	0.9				1.3	—	MHz			
	10	1.9				2.9	—				
	15	2.6				3.9	—				
2k 50pF	5	—				1.8	—	MHz			
	10	—				3.9	—				
	15	—				5.4	—				
LINEARITY		R2 = ∞ VCO _{IN} = 2.5±0.3V, R1 > 10kΩ VCO _{IN} = 5.0±2.5V, R1 > 400kΩ VCO _{IN} = 7.5±5.0V, R1 > 1MΩ				5	—	1	—	%	
						10	—	1	—		
						15	—	1	—		

ELECTRICAL CHARACTERISTICS (Continued)

PARAMETER	CONDITIONS	V _{DD}	+25°C			UNIT		
			Min.	Typ.	Max.			
VCO SECTION (Continued)								
TEMPERATURE-FREQUENCY STABILITY	No Offset	R ₂ = ∞	5	—	0.12-0.24	—	% / °C	
			10	—	0.04-0.08	—		
			15	—	0.015-0.03	—		
	With Offset	R ₂ < 10X R ₁	5	—	0.06-0.12	—	% / °C	
			10	—	0.05-0.1	—		
			15	—	0.03-0.06	—		
INPUT RESISTANCE (VCO _{IN})	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ		
OUTPUT DUTY CYCLE			—	50	—	%		
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns	
			10	—	50	100		
			15	—	40	80		
PHASE COMPARATORS								
INPUT RESISTANCE Signal Input	R _{IN}		5	1	3	—	MΩ	
			10	0.2	0.7	—		
			15	0.1	0.3	—		
Comparator Input	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ		
AC-COUPLED INPUT SENSITIVITY Signal Input	V _{IN}		5	—	200	400	mV	
			10	—	400	800		
			15	—	700	1400		
OUTPUT TRANSITION TIME	PCL, PCII Outputs	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns
				10	—	50	100	
				15	—	40	80	
	Phase Pulses Output	t _{TLH} , t _{THL}		5	—	130	260	ns
				10	—	65	130	
				15	—	50	100	
DEMODULATOR OUTPUT								
OFFSET VOLTAGE	VCO _{IN} - V _{DEM}	R _S > 50kΩ	5	—	1.4	2.2	V _{dc}	
			10	—	1.6	2.2		
			15	—	1.8	2.2		
LINEARITY		R _S > 50kΩ VCO _{IN} = 2.5±0.3V VCO _{IN} = 5.0±2.5V VCO _{IN} = 7.5±5.0V	5	—	0.1	—	%	
			10	—	0.6	—		
			15	—	0.8	—		
ZENER DIODE								
ZENER VOLTAGE	V _Z	I _Z = 50μA	—	6.3	7.0	7.7	V	
DYNAMIC RESISTANCE	R _Z	I _Z = 1mA	—	—	100	—	Ω	




Fig. 5 (a) Typical center frequency (f_o) vs C_1 ($R_2 = \infty$, $V_{COIN} = \frac{V_{DD}}{2}$, $T_A = 25^\circ C$)




Fig. 5 (b) Typical frequency offset vs C_1 ($V_{COIN} = V_{SS}$, $T_A = 25^\circ C$)




Fig. 5 (c) Typical f_{max}/f_{min} vs R_2/R_1

low - sk 4000 2.5.00 100 6.44




Fig. 6 (a) - Typical VCO power dissipation at center frequency vs R1.




Fig. 6 (b) - Typical VCO power dissipation at f_{min} vs R2.




Fig. 6 (c) - Typical source follower power dissipation vs R_S .

NOTE: To obtain approximate total power dissipation of PLL system for no-signal input

$$P_D (\text{Total}) = P_D (f_o) + P_D (f_{MIN}) + P_D (R_S) \\ \text{— Phase Comparator I}$$

$$P_D (\text{Total}) = P_D (f_{MIN}) \\ \text{— Phase Comparator II}$$




Fig. 7 - Typical lock range vs signal input amplitude





Fig. 8(a, b) - Typical VCO linearity vs R1 and C1

SCL4093B Preliminary

CMOS QUAD SCHMITT TRIGGER


FEATURES

- ◆ Schmitt Trigger Action on each Input with no External Components
- ◆ Quad 2-Input NAND Configuration
- ◆ Noise Immunity Greater than 50%
- ◆ No Limit on Input Rise and Fall Times
- ◆ Balanced Output Drive Current Specifications

DESCRIPTION

The SCL4093B consists of four Schmitt trigger circuits. Each circuit functions as a 2-input NAND gate with Schmitt trigger action on both inputs. The gate switches at different points for positive- and negative-going signals. The difference between the positive voltage (V_P) and the negative voltage (V_N) is defined as the hysteresis voltage (V_H). This device is useful in high-noise environments and in wave and pulse shapers and multivibrators.


CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

LOGIC DIAGRAM




RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
		-40 to +85	°C

C, D, F, H Device
E Device

BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS^{1,3}

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	0.05	—	0.0005	0.05	—	1.5	μA _{dc}
			—	0.10	—	0.001	0.10	—	3.0	
			—	0.20	—	0.002	0.20	—	6.0	
POSITIVE TRIGGER THRESHOLD VOLTAGE	V _P (V _L)		3 typ		2.9 typ			2.9 typ		V _{dc}
			5.9 typ		5.9 typ			5.9 typ		
			8.9 typ		8.9 typ			8.9 typ		
NEGATIVE TRIGGER THRESHOLD VOLTAGE	V _N (V _H)		2.6 typ		2.3 typ			2.1 typ		V _{dc}
			4 typ		3.9 typ			3.8 typ		
			5.5 typ		5.4 typ			5.3 typ		

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.


T_{HIGH} = +125°C for C, D, F, H device.

= + 85°C for E device.


³ This device has been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)


PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	5	—	300	ns
		10	—	150	
		15	—	120	
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	5	—	100	ns
		10	—	50	
		15	—	40	




Typical P-Channel
Source Current Characteristics




Typical N-Channel
Sink Current Characteristics




Definition of V_p, V_n and V_H .




Transfer characteristic of 1 of 4 gates.




Input and output characteristics.




Typical current and voltage transfer characteristics.



Typical voltage transfer characteristics as a function of temperature.




Typical trigger threshold voltage vs. V_{DD} .




Typical per cent hysteresis vs. supply voltage.


APPLICATIONS INFORMATION



Wave shaper.



Monostable multivibrator.



Astable multivibrator.

กิตติกรรมประกาศ

ในการศึกษาและจัดทำวิทยานิพนธ์ฉบับนี้ ทางคณะผู้จัดทำได้รับคำแนะนำและความช่วยเหลือจาก อ. ขนิษฐา แซ่ตั้ง และ อ. วรศักดิ์ จิตรวักดิ์ เป็นอย่างดี ทางคณะผู้จัดทำจึงขอขอบคุณเป็นอย่างสูง และนอกจากนี้แล้ว ยังขอขอบคุณอาจารย์ทุกท่านที่ให้ความรู้แก่นักศึกษาจนสำเร็จการศึกษาไว้ ณ ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



หนังสืออ้างอิง

ก. เอกสารอ้างอิงภาษาไทย

1. รศ. สัมพันธ์ หาญขเล, "เครื่องกลไฟฟ้า เล่ม 1", สถาบันเทคโนโลยีพระจอมเกล้าธนบุรี, 2528
2. ดร. วัลลภ สุระกำพลจร และ นางคณิษฐ์ วิชาสุรมณฑล, "อินเวอร์เตอร์ความถี่คงที่โดยใช้ซมอสเฟตกำลัง", วิศวกรรมสาร, เล่มที่ 4 ประจำปี 2531

ข. เอกสารอ้างอิงภาษาอังกฤษ

1. GEORGE CHRYSISS ; HIGH-FREQUENCY SWITCHING POWER SUPPLY : THEORY AND DESIGN ; M. GRAW-HILL BOOK COMPANY ; USA ; 1984
2. RUDOLF P. SEVERNS , GORDON L. BLOOM ; MODERN DC-TO-DC SWITCHING MODE POWER CONVERTER CIRCUIT ; VNR. CO. LTD ; NEWYORK ; 1985
3. KOOSUKE HARADA , HIROSAIE SAKAMOTO , MASAHIRO SHOYAMA ; "PHASE CONTROLLED DC-AC CONVERTER WITH HIGH-FREQUENCY SWITCHING" ; IEEE ; TRANSACTIONS ON POWER ELECTRONICS , VOL 3, NO.4, OCTOBER 1988
4. M.F. "DOUG" DeMaw ; "FERROMAGNETIC-CORE DESIGN AND APPLICATION HANDBOOK" ; PRENTICE-HALL, INC, NEWJERSEY; 1981
5. B.K. BOSE ; "POWER ELECTRONICS & AC DRIVES" ; PRENTICE-HALL,

ENGLEWOOD CLIFFS, New Jersey ; 1986