



ชุดฝึก เครื่องส่ง-เครื่องรับ PCM.(PULSE CODE MODULATION)
(PCM. TRANSMITTER AND RECEIVER)



วิทยานิพนธ์สำหรับปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาเทคโนโลยีอิเล็กทรอนิกส์
ภาควิชาเทคนิคอุตสาหกรรม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2532

ปริชญาพิมพ์ปีที่การศึกษา 2532

เรื่อง ชุดเครื่องส่ง-เครื่องรับ PCM

ผู้จัดทำ

1. นายเจริญ นทีจันทร์

2. นายวิรัชพล พงษ์บริบูรณ์

.....อาจารย์ที่ปรึกษา

(ผศ.ดร.กนก เจนจิระพงศ์เวช)

บทคัดย่อ

โครงการนี้เป็นการออกแบบ-สร้างเครื่องส่ง-เครื่องรับ PCM (PCM transmitter and receiver) เพื่อเป็นการศึกษาระบบสื่อสารหรือโทรคมนาคมและเป็นต้นแบบหรือแนวทางที่จะขยายไปสู่ระบบหลายช่อง (multi-channel) ในระบบ PCM นี้จะมีความแม่นยำมากกว่าหรือเกิดการผิดเพี้ยน (distortion) ของสัญญาณในการส่งน้อยกว่าการส่งในลักษณะของสัญญาณแอนะล็อก (analog communication) สิ่งรบกวน (noise) ที่มีขึ้นก็สามารถแก้ไขหรือพอที่จะยอมให้เกิดขึ้นได้ เช่น ความผิดพลาดในการจัดระดับ (quantizing error) เป็นต้น ข่าวสาร (message) ที่ต้องการส่งซึ่งเป็นสัญญาณแอนะล็อก (analog signal) จะถูกทำการสุ่มตัวอย่าง (sampling), จัดระดับ (quantizing) และเข้ารหัส (encoding) เป็นสัญญาณดิจิทัล (digital signal) ในรูปแบบของเลขฐานสอง 8 บิต (8-bit binary code) จากนั้นทำการส่งออกไปแบบอนุกรม (serial) ทางภาครับก็จะทำการถอดรหัส (decoding) ออกมา ดังนั้นจึงได้สัญญาณเอาต์พุตจากภาครับ (analog output signal) ในรูปแบบที่ใกล้เคียงหรืออาจพูดได้ว่าเหมือนกับสัญญาณแอนะล็อกที่ต้องการส่งมา (original analog signal)

Abstract

This thesis is design and product the PCM transmitter and receiver. That is education about the communication and telecommunication or multi - channel. The PCM have accuracy more than analog communication. We can be prevent to noise or concession to do, such as quantizing error and ect.. Sampling signals sent to output by analog signals or messages. It is quantizing and encoding to digital signals. A digital signals shown in the 8 - bit binary code. It sent to the receiver by serial circuit and it is decoding to output circuit. Output signal will have waveform as input signal as.

สารบัญ

	หน้า
กิตติกรรมประกาศ	ก
บทคัดย่อ	ข
สารบัญ	ค
บทที่ 1 บทนำ	ง
1.1 วัตถุประสงค์	1
1.2 ขอบเขตของโครงการ	1
1.3 ประโยชน์ที่คาดว่าจะได้รับ	2
1.4 ข้อกำหนดของโครงการ	2
1.5 ขีดความสามารถ (specification)	3
1.6 ข้อดีของระบบ PCM	3
1.7 ข้อเสียของระบบ PCM	4
บทที่ 2 ทฤษฎีและหลักการของ PCM	5
2.1 ส่วนประกอบพื้นฐานของระบบ PCM	5
2.2 ทฤษฎีการสุ่มตัวอย่าง (Sampling theorem)	6
2.3 การจัดระดับ (Quantization)	7
2.4 การเข้ารหัส (Encoding)	9
2.5 การถอดรหัส (Decoding)	11
2.6 การส่ง (Transmission)	11
2.7 Synchronisation	12
2.8 Noise in PCM System	13
บทที่ 3 การออกแบบ-สร้าง	15
3.1 เครื่องส่ง (Transmitter)	15
3.1.1 วงจรกรองผ่านความถี่ต่ำ (Low-pass filter)	17
3.1.2 วงจรแปลงแรงดัน (Voltage changer)	22

	หน้า
3.1.3 สัญญาณนาฬิกา (Clock)	23
3.1.4 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล (ADC)	24
3.1.5 วงจรกำเนิดพัลส์ (Pulse generator)	26
3.1.6 วงจรเปลี่ยนสัญญาณแบบขนานเป็นแบบอนุกรม (PISO)	28
3.2 เครื่องรับ (Receiver)	28
3.2.1 วงจรเปลี่ยนสัญญาณแบบอนุกรมเป็นแบบขนาน (SIPO)	29
3.2.2 Synchronizing Code Detector	29
3.2.3 วงจรแลทช์ (Latch)	35
3.2.4 วงจรแปลงสัญญาณดิจิตอลเป็นอนาล็อก (DAC)	36
3.2.5 แหล่งจ่ายไฟ (Power supply)	37
บทที่ 4 บทสรุปและข้อเสนอแนะ	39
4.1 บทสรุป	39
4.2 ข้อเสนอแนะ	40
ข้อแก้ไข	40
พัฒนาต่อ	40
ภาคผนวก ข้อมูลทางเทคนิคของวัสดุ	

บทที่ 1

บทนำ

PCM (Pulse Code Modulation) เป็นการสื่อสารแบบดิจิทัล (digital communication) โดยธรรมชาติส่วนใหญ่แล้วข่าวสาร (message) จะเป็นสัญญาณอนาล็อก (analog signal)

ก่อนคริสต์ศตวรรษที่ 20 การส่งสัญญาณเสียง (speech signal) ในรูปแบบของ analog transmission เป็นที่เหมาะสมกับความต้องการ , ตัวกลางและเทคโนโลยีในสมัยนั้น ต่อมาก่อนจะถึงยุคที่เกิดสงครามโลกครั้งที่ 2 ไม่นาน ก็มีนักวิจัยบางคนได้หันเหความสนใจมาศึกษา ค้นคว้าถึงความเป็นไปได้ที่จะใช้วิธีการทางดิจิทัลสำหรับการส่งสัญญาณเสียงพูด (speech signal) แต่ทว่าในสมัยนั้นยังไม่มีความสำเร็จหรือการเปลี่ยนแปลงทางด้าน digital electronics และ computer มากนักดังเช่นปัจจุบัน

ในปี ค.ศ. 1926 ได้มีการเสนอวิธีการที่จะลอกเลียนแบบสัญญาณ (facsimile signal) โดย P.M. Rainey ซึ่งอยู่กับ Western Electronic Company แต่ผลงานของเขาได้รับความสนใจเพียงน้อยนิด PCM ได้ถูกคิดค้นหรือกำเนิดลิขสิทธิ์ขึ้นในปี ค.ศ. 1939 โดย Sir Alec Reeves ซึ่งในสมัยนั้นเขาเป็นวิศวกรประจำห้องปฏิบัติการ (laboratory) ของ International Telephone and Telegraph Company (ITT) ในประเทศฝรั่งเศส เขาได้ใช้เทคนิคการสุ่มตัวอย่าง (sampling) สัญญาณอนาล็อก (analog signal) และการเข้ารหัส (coding) ค่าแอมพลิจูด (amplitude) ของสัญญาณที่สุ่มตัวอย่างมา (sample) ให้เป็นสัญญาณพัลส์เลขฐานสอง (binary number pulses) แล้วจึงส่งพัลส์ (pulse) นี้ออกไปแบบอนุกรม (serial transmission) ที่เครื่องรับจะทำการสร้างสัญญาณอนาล็อกที่เหมือนกับสัญญาณต้นกำเนิด (original analog signal) โดยสร้างจากพัลส์ (pulse) ที่รับเข้ามา

อาจกล่าวได้ว่า PCM ขึ้นอยู่กับส่วนประกอบหลัก 3 ส่วนคือ

1. การสุ่มตัวอย่าง (sampling)
2. การจัดระดับ (quantizing)
3. การเข้ารหัส (coding)

ในปัจจุบันนี้มีการใช้ระบบดิจิตอลกันอย่างกว้างขวาง ดังนั้น CCITT (International Telegraph and Telephone Consultative Committee) จึงมีข้อกำหนดในการส่งของ PCM ให้อยู่บนมาตรฐานกันเดียวกัน

ระบบ PCM ในการส่งโทรศัพท์ได้เริ่มพัฒนาขึ้นมาตั้งแต่กลางปี ค.ศ. 1950 และนำมาใช้งานตั้งแต่ต้นปี ค.ศ. 1960 สถาบันและบริษัทผู้ผลิตต่างๆ ได้ใช้เทคนิคในการแก้ปัญหาต่างกันไป เท่าที่มีใช้อยู่ในปัจจุบัน พอจำแนกออกได้เป็น 4 ระบบคือ

1. ระบบ 24 channel 1.54 megabit rate ใช้ 7 bit speech coding ระบบนี้ออกแบบมาไว้สำหรับ local area network ใช้กันแพร่หลายในอเมริกา
2. ระบบ 30 channel 2.048 megabit rate ใช้ 8 bit speech coding ระบบนี้ใช้กันเป็นมาตรฐานในกลุ่มประเทศทางยุโรป
3. ระบบ 24 channel 1.544 megabit rate ใช้ 8 bit speech coding ระบบนี้สำหรับการส่งโทรศัพท์ในระยะทางไกล (long distance transmission) มีใช้กันมากในอเมริกา
4. ระบบ 24 channel 1.536 megabit rate ใช้ 7 bit speech coding ระบบนี้ได้รับการพัฒนาขึ้นใช้ในประเศอังกฤษ

1.1 วัตถุประสงค์ของโครงการ

1. เพื่อศึกษาถึงพื้นฐานการสื่อสารแบบดิจิตอล (digital communication) ในระบบ PCM
2. ออกแบบและสร้างต้นแบบเครื่องรับ - เครื่องส่ง PCM (PCM Transmitter and Receiver) แบบช่องเดียว (one - channel)
3. เพื่อเป็นแนวทางการขยายไปสู่การออกแบบและสร้างแบบหลายช่อง (multi - channel)

1.2 ขอบเขตของโครงการ

ด้านเครื่องส่ง : สามารถเปลี่ยนสัญญาณที่ต้องการส่งซึ่งเป็นสัญญาณอนาล็อก (analog signal)

ให้เป็นสัญญาณดิจิทัล 8 บิต (8 bit binary number) โดยการสุ่มตัวอย่าง (sampling) จัดระดับขั้น (quantizing), เข้ารหัส (coding) จากนั้นจึงส่งออกไปแบบอนุกรม (serial transmission) สลับกับ synchronizing code ซึ่งมี 8 บิต เช่นกัน นั่นคือสัญญาณที่จะส่งออกไปจะประกอบด้วยส่วนที่เป็นข้อมูล (data) 8 บิต สลับกับส่วนที่เป็น synchronizing code อีก 8 บิต เช่นนี้เรียกว่าดังรูปที่ 1.1

- - - DDDDDDDSSSSSSSSDDDDDDSSSSSSSSDDDDDDSSSSSSSS - - -

เมื่อ D คือข้อมูล (data)
S คือ synchronizing code

รูปที่ 1.1 แสดงรูปแบบการส่งสัญญาณ (ดิจิทัล)

ถ้าขเครื่องรับ : สามารถรับสัญญาณที่ส่งมาจากเครื่องส่ง (รูปที่ 1.1) แล้วนำไปทำการแยกให้ถูกว่า 8 บิตใดคือข้อมูล และ 8 บิตใดคือ synchronizing code นำเอา เฉพาะส่วนที่เป็นข้อมูลไปทำการถอดรหัส (decoding) เพื่อสร้างสัญญาณอนาลอกที่เหมือนหรือใกล้เคียงสัญญาณอนาลอกต้นกำเนิด (facsimile original analog signal)

1.3 ประโยชน์ที่คาดว่าจะได้รับ

- 1.สามารถนำไปใช้ในการศึกษาเกี่ยวกับการสื่อสารแบบดิจิทัล (digital communication) โดยพื้นฐานได้โดยเฉพาะในระบบ PCM
- 2.เป็นต้นแบบพื้นฐานของเครื่องส่ง - เครื่องรับ PCM เพื่อการพัฒนา ระบบ PCM ให้ดียิ่งขึ้น
- 3.เป็นต้นแบบเพื่อการขยายไปสู่ระบบ PCM หลายช่อง (multi-channel)

1.4 ข้อกำหนดของโครงการ

- โครงการนี้มีข้อกำหนดที่ทั่วไป ดังต่อไปนี้
1. ใช้อุปกรณ์ราคาถูก หาซื้อได้ง่าย
 2. สร้าง ประกอบและซ่อมแซมในภายหลังได้
 3. ใช้งานได้สะดวก ง่าย

4. มีความละเอียด ความแม่นยำพอสมควร

1.5 ขีดความสามารถ (specification)

1. เครื่องส่งสามารถรับสัญญาณอินพุตได้ในช่วง -10 V . ถึง $+10\text{ V}$.
2. แปลงสัญญาณที่รับเข้ามาให้เป็นสัญญาณดิจิทัล 8 บิต
3. มี synchronizing code 8 บิต (11010100)
4. เครื่องส่งจะส่งสัญญาณออกไปแบบอนุกรม (serial transmission)
5. เครื่องรับจะให้เอาต์พุตออกมาในช่วง -10 V . ถึง $+10\text{ V}$.
6. ความเร็วในการส่งประมาณ 131.2 kbit/sec (รวมทั้ง synchronizing code)

1.6 ข้อดีของระบบ PCM

1. ในการสื่อสารระยะทางไกลๆ สัญญาณ PCM สามารถที่จะถูกทวนให้สมบูรณ์ได้ในระหว่างทางโดยใช้ตัวทวนสัญญาณ (repeater) เพราะสิ่งที่ถูกส่ง (information) จะอยู่ในรูปของรหัส (code) สัญญาณรบกวนในการส่ง (transmission) จะไม่มีผลและไม่มีการสะสมมากขึ้นเพราะจะถูกกำจัดออกไปโดยตัวทวนสัญญาณ (repeater) ที่อยู่ถัดกันไประหว่างทาง
2. วงจรมอดูเลชันและดีมอดูเลชัน (modulation and demodulation circuit) ล้วนแต่เป็นดิจิทัล ดังนั้นจึงมีความเชื่อถือได้ (reliability) และ เสถียรภาพสูง และยังสามารถออกแบบโดยใช้ไอซี (integrated circuit) ได้โดยง่าย
3. ที่อัตราที่มีค่า S/N ต่ำ เอาต์พุตจะมีค่า S/N ต่ำกว่าที่ใช้อนาลอกมอดูเลชัน (analog modulation)
4. สัญญาณสามารถจะถูกเก็บไว้ได้อย่างมีประสิทธิภาพ เช่น บนดาวเทียมข้อมูล PCM จะถูกกำเก็บขึ้นนาคทีละหนึ่งครั้งตลอดช่วงเวลา 90 นาที แล้วจึงทำการส่งสัญญาณลงมายังภาคพื้นดินครั้งหนึ่งโดยใช้เวลาเพียงไม่กี่วินาที
5. การใช้รหัสที่มีประสิทธิภาพสามารถลดความพุ่มเฟิอ่ยในข่าวสาร (message) ได้ -4- เช่น จะส่งคำอวยพรว่า "A MERRY CHRISTMAS AND A HAPPY NEW YEAR" ก็จะเป็นการง่ายและประหยัดในการส่งสัญญาณโดยการกำหนดรหัสขึ้นมา เช่น อาจเป็นตัวเลข ใช้กับข้อความที่มีการใช้บ่อยๆ
6. สามารถที่จะส่งโดยใช้แสงในเส้นใยนำแสงได้ (optic fiber) และท่อนำคลื่น (waveguide)

ได้อย่างเหมาะสมในย่านความถี่ 30 ถึง 100 GHz

7. สะดวกในการใช้อิเล็กทรอนิกส์สวิทชิง (electronic switching) สำหรับสัญญาณดิจิทัล (digital signal) เพื่อเลือกกลุ่มสัญญาณ (group of digit) ลักษณะนี้เรียกว่า "packet switching"

1.7 ข้อเสียของระบบ PCM

PCM เป็นการสื่อสารแบบดิจิทัล (digital communication) จึงมีข้อเสียดังนี้


1. ต้องการช่วงความถี่ (bandwidth) ที่กว้าง เช่น audio channel โดยปกติต้องใช้ analog bandwidth 4 KHz แต่ในระบบ PCM จะต้องการถึง 64KHz ปัญหาที่มีทางแก้ไขโดย signal processing และใช้เทคนิคพิเศษในการมอดูเลชัน (special modulation techniques) แต่ก็ต้องเสียค่าใช้จ่ายสูงและซับซ้อนอีกด้วย
2. time division digital transmission ไม่คอมแพททิเบิล (compatible) กับ frequency division analog transmission ในรูปแบบของการใช้กระแสทั้งสองนี้ไม่สามารถที่จะถูกส่งไปโดยใช้คลื่นพาหะ (carrier) ตัวเดียวกันในเวลาเดียว

บทที่ 2

ทฤษฎี และหลักการของ PCM

2.1 ส่วนประกอบพื้นฐานของระบบ PCM


ในการส่ง - รับของระบบ PCM ที่ใช้กับสัญญาณเสียงพูด (speech signal) หรือสัญญาณอื่น ๆ พลที่จะแสดงส่วนประกอบพื้นฐานคร่าว ๆ ได้ดังรูปที่ 2.1



รูปที่ 2.1 แสดงองค์ประกอบพื้นฐานของระบบ PCM

2.2 ทฤษฎีการสุ่มตัวอย่าง (sampling Theorem)

พิจารณาสัญญาณอนาลอกใดๆ ที่หาค่าได้ (finite energy signal) ให้เป็น $g(t)$ ทำการสุ่มตัวอย่าง (sampling) ด้วยอัตราที่คงที่อันหนึ่ง ให้เป็น $1/T_s$ ($T_s =$ sampling period) ทำให้ได้ $g_s(t)$ รูปที่ 2.2



รูปที่ 2.2 (a) continuous time signal
(b) sampled signal

นั่นคือการทำ continuous function ให้เป็น discrete function

ตามมาตรฐานของ CCITT ได้กำหนดความถี่เสียงที่ใช้ในการสื่อสารไว้ในช่วง 300 ถึง 3400 Hz และอัตราการสุ่มตัวอย่าง (sampling rate) มีค่า 8000 samples per second

ในทฤษฎีการสุ่มตัวอย่าง (sampling theorem) สามารถพิสูจน์ออกมาได้ หากได้จากหนังสือที่มีหัวข้อเรื่อง digital communication) ว่าอัตราการสุ่มตัวอย่าง (sampling rate) ต้องมีค่ามากกว่าหรือเท่ากับ 2 เท่าของ bandwidth ของสัญญาณ $g(t)$ (speech signal)

$$1/T_s > 2B$$

B = ความถี่ bandwidth ของสัญญาณ $g(t)$

ในทางปฏิบัติเพื่อความแน่นอนจึงใช้อัตราการสุ่มตัวอย่าง ให้มากกว่าสองเท่าของ bandwidth ของสัญญาณ ดังเช่น มาตรฐานของ CCITT ที่กล่าวมาเพื่อป้องกันกรากเกิดปรากฏการณ์ที่เรียกว่า " aliasing effect " ซึ่งรายละเอียดเกี่ยวกับเรื่องนี้ไม่อยู่ในขอบเขตของการศึกษาในโครงการนี้

2.3 การจัดระดับ (Quantization)


ในที่นี้จะกล่าวถึงการจัดระดับยูนิฟอร์ม (uniform quantizing) หมายถึงการแบ่งระดับของสัญญาณอ้างอิงในการจัดระดับออกเป็นขั้นที่มีช่วงห่างเท่ากัน ความแตกต่างระหว่างขั้นที่ติดกันเรียกว่า " ควอนตัม (quantum) "

ถ้าต้องการแปลงสัญญาณให้ได้ 8 บิต จะได้จำนวนขั้นทั้งหมดอยู่ 256 ขั้น เป็นไปตามสมการข้างล่างคือ

$$q = 2^N$$

q = จำนวนขั้น (ระดับ)
 N = จำนวนบิตที่ใช้

ในรูปที่ 2.3 แสดงถึงลักษณะขั้นบันได (staircase characteristic) ของการจัดระดับ (quantizing) เมื่อสัญญาณป้อนเข้าสู่ตัวจัดระดับ (quantizeer) จะมีลักษณะอินพุต-เอาต์พุตดังรูปที่ 2.3 สัญญาณอินพุตจะถูกจัดให้อยู่ในขั้นที่ m ใดๆ ถ้าแอมพลิจูด (amplitude) อยู่ในช่วงควอนตัมนั้น โดยมีจุดกึ่งกลางของแต่ละควอนตัมเป็นจุดอ้างอิงของควอนตัมนั้นๆ ไม่ว่าสัญญาณอินพุตนั้นจะน้อยกว่าหรือมากกว่าจุดกึ่งกลางของควอนตัมที่ m นั้นๆ โดยไม่เกินครึ่งหนึ่งของระดับควอนตัมที่เข้าไปสู่ควอนตัมที่ $(m+1)$ หรือ $(m+1)$ ด้วยเหตุนี้เองจึงทำให้เกิดความผิดพลาดในการจัดระดับ (quantizing error) ขึ้น ซึ่งอย่างมากก็แค่ผิดพลาดครึ่งขั้นควอนตัม (half of one quantum stem) เท่านั้น



รูปที่ 2.3 แสดงถึงหลักการจัดระดับ (quantizing principle)



2.4 การเข้ารหัส (encoding)

การเข้ารหัส (encoding) เป็นการนำเอาสัญญาณที่ผ่านกาลเวลาอย่าง และการจัดระดับ (quantizing) ซึ่งจะเป็นสัญญาณไม่ต่อเนื่อง (discrete signal) ที่แอมพลิจูด (amplitude) ต่างๆกันมาทำให้เป็นสัญญาณดิจิตอล (digital signal) อาจประกอบด้วยภาวะประสม "1" กับ "0" (เรียกว่า "binary code") หรือ "1" "0" และ "-1" (เรียกว่า "ternary code") แต่อย่างไรก็ตาม binary code จะเป็นที่นิยมกันมากกว่าด้วยเหตุผลที่ว่าสามารถต่อลิ่งรบกวนได้ดีกว่า (regeneration)

รูปที่ 2.4 เป็นการถึงกรนำมาเอา binary symbol ("1" และ "0") มาใช้ในสัญญาณไฟฟ้า

รูปที่ 2.4 (a) มี 2 ภาวะ คือ ภาวะที่มี pulse ("1") กับภาวะที่ไม่มี pulse ("0") จึงเรียกว่า "on-off signal" หรือเป็นแบบ "unipolar"

รูปที่ 2.4 (b) ภาวะ "1" ถูกแทนด้วยพัลส์บวก (positive pulse) และ "0" ถูกแทนด้วยพัลส์ลบ (negative pulse) สัญญาณที่อยู่ในลักษณะนี้เป็นแบบ "bipolar"

สัญญาณทั้งแบบ on-off signal (unipolar) และ bipolar อาจเรียกว่าเป็นสัญญาณแบบ "nonreturn-to-zero (NRZ)"

รูปที่ 2.4 (c) จะเรียกว่าเป็นแบบ "return-to-zero (RZ)" เพราะในหนึ่งบิตใดๆ จะต้องมามีครึ่งบิตอยู่ที่ภาวะ "0"







รูปที่ 2.4 (d) ในหนึ่งบิตภาวะ "1" จะถูกแทนด้วยพัลส์บวก (positive pulse) หรือพัลส์ลบ (negative pulse) สลับกันเสียครึ่งบิต ส่วนอีกครึ่งบิตเป็นศูนย์ในภาวะที่เป็น "0" จะแทนด้วยศูนย์ทั้งบิต จึงทำให้ดูเหมือนว่ามี 3 สถานะ (3-state) ดังนั้นจึงได้ชื่อว่า "pseudoternary"

รูปที่ 2.4 (e) "1" แทนด้วยพัลส์บวก (positive pulse) ในครึ่งบิตแรก ส่วนครึ่งบิตหลังด้วยพัลส์ลบ (negative pulse) "0" แทนด้วยพัลส์ลบ (negative pulse) ในครึ่งบิตแรกและในครึ่งบิตหลังแทนด้วยพัลส์บวก (positive pulse) สัญญาณชนิดนี้เรียกว่า "split-phase or Manchester code"

สำหรับโครงงานนี้จะเลือกใช้แบบ on-off signal หรือ unipolar เพราะว่าเป็นชนิดที่ใช้กันแพร่หลายและหาอุปกรณ์ได้ง่าย

Binary data

0 1 1 0 1 0 0 1



Reference bit

(f)

Time

รูปที่ 2.4 แสดงสัญญาณดิจิทัล digital signal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 การถอดรหัส (Decoding)

สัญญาณที่ส่งมาจากเครื่องส่งเข้าสู่เครื่องรับจะถูกถอดรหัส (decoding) จาก binary code ให้ได้แอมป์ลิจูดออกมาอยู่ในควอนตัม (quantum) ต่างๆ ตามค่าของรหัสที่ส่งมา ถ้าเป็นการส่งข้อมูล (data) มา 8 บิต จะมีความสำคัญของแต่ละบิตดังนี้คือ

MSB							LSB
2^7	2^6	2^5	2^4	2^3	2^2	2^1	2^0

ข้อมูล (data) แต่ละชุดที่ส่งเข้ามาจะเป็นผลบวกของแต่ละบิต ซึ่งจะขึ้นอยู่กับแต่ละบิตอีกทีหนึ่งว่าเป็น "1" หรือ "0" ดังตัวอย่างข้างล่างนี้


ข้อมูลที่ส่งมา : 10001011

ดังนั้นข้อมูลจะถูกถอดรหัสออกมาเป็นค่าเป็น

$$(1 \times 2^7) + (0 \times 2^6) + (0 \times 2^5) + (0 \times 2^4) + (1 \times 2^3) + (1 \times 2^2) + (0 \times 2^1) + (1 \times 2^0) = 139$$

หมายความว่าข้อมูลชุดนี้อยู่ที่ระดับควอนตัม (quantum level) ที่ 139 จะมีค่าที่โวลท์ที่ขึ้นอยู่กับว่าเราได้ให้ระดับควอนตัมสูงสุดและต่ำสุดมีค่าที่โวลท์

ดังนั้นข้อมูลแต่ละชุดจะมีค่าออกมาเป็นระดับแตกต่างกันไปแล้วแต่ว่าข้อมูล ชุดไหนมีค่าเท่าใด ข้อมูลที่ถูกแปลงออกมานี้จะคงอยู่ในระดับนั้นๆ ตราบเท่าที่มี data bit ชุดนั้นป้อนให้ที่อินพุตอยู่ จนกว่าจะมี data bit ชุดใหม่หรือค่าใหม่เข้ามาแทนในเวลาต่อมา



รูปที่ 2.5 แสดงการป้อนข้อมูล (data) เข้าสู่ตัวถอดรหัส


2.6 การส่ง (Transmission)

ในที่นี้จะกล่าวถึงการส่งโดยใช้สายส่ง (transmission line) โดยทั่วไปการส่งในลักษณะดิจิทัล (digital transmission) จะแบ่งออกเป็น 2 ชนิดคือ

1. การส่งแบบขนาน (parallel transmission)
2. การส่งแบบอนุกรม (serial transmission)

การส่งแบบขนานคือการส่งข้อมูลออกไปทุกบิตพร้อมกัน ถ้าทำเป็นแบบ 8 บิตก็จะมีสายส่งอยู่ 8 สาย ส่งข้อมูลชุดหนึ่งๆ ออกไปโดยแต่ละบิตจะถูกส่งออกไปในเวลาเดียวกันพร้อมกัน จึงเป็นการทำให้ความสิ้นเปลืองในการใช้สายส่งโดยเฉพาะอย่างยิ่งถ้าใช้กับระยะทางไกลๆ และถ้ามีการใช้ตัวทวนสัญญาณ (repeater) ก็ต้องใช้ถึง 8 ตัวเท่ากับ จำนวนสายส่ง ด้วยเหตุนี้วิธีการส่งแบบขนานจึงไม่ค่อยเป็นที่นิยมมากนัก

การส่งแบบอนุกรมคือ การส่งข้อมูลชุดหนึ่งๆ ออกไปโดยแต่ละบิตจะถูกส่งออกไปคนละเวลากัน ใช้สายส่งเพียงเส้นเดียว จึงเป็นการประหยัดและเป็นวิธีที่นิยมใช้กันมาก ในโครงงานนี้ก็ใช้วิธีนี้ ซึ่งจะมีข้อมูล 8 บิตสลับกับ synchronizing code อีก 8 บิตไปเรื่อยๆ



รูปที่ 2.6 (a) แบบขนาน (parallel)
(b) แบบอนุกรม (serial)

2.7 Synchronization

สำหรับการทำงานเพื่อให้ได้ความถูกต้องแน่นอน จึงจำเป็นต้องให้เครื่องส่งและเครื่องรับทำงานอยู่ในภาวะ synchronisim ซึ่งแบ่งออกได้เป็น

- bit synchronism
- frame synchronism

bit synchronism : ที่ปลายทางด้านส่ง master clock เป็นตัวผลิต timing pulse สำหรับ logic circuits ที่ repeater และที่ปลายทางด้านรับจำเป็นต้องสกัด (extract) เอา timing information ออกจากสัญญาณที่เข้ามา (incoming signal) timing information (local clock) สกัด ออกมาได้โดยใช้ filter ซึ่งมีความถี่กึ่งกลางของตัวเองตรงกับ bit rate ของระบบ clock ของปลายทางด้านส่ง และ local clock จึงต้องให้ตรงกันทั้ง ความถี่และเฟส (phase) เพื่อให้แน่ใจว่ามี bit synchronism ตามที่ต้องการ หรืออาจใช้วิธีการของ phase lock loop [3] สำหรับ master oscillator ที่ใช้ผลิต clock ควรมีความแม่นยำสูง เช่นใช้ crystal

ทีพอจะกล่าวได้ว่า bit synchronism คือ ภาวะที่เครื่องรับสามารถรับรู้ได้ว่า digital bits ที่ส่งมาจากเครื่องส่งนั้น ตรงไหนคือจุดเริ่มต้นของบิตและตรงไหนคือจุดสิ้นสุดของบิต เพื่อให้เครื่องรับทำการแปลงสัญญาณได้ถูกต้องตามสัญญาณที่มาจากเครื่องส่ง

frame synchronism : นอกจาก bit synchronism แล้ว ยังจำเป็นต้องมี frame synchronism ด้วย ทั้งนี้เพื่อให้เข้าใจว่าที่ปลายทางด้านรับสามารถรับรู้ได้ว่าตรงไหนคือจุดเริ่มต้นของข้อมูลที่จะเอามาทำการถอดรหัส ตรงไหนคือจุดสิ้นสุดของข้อมูลชุดนั้นและเพื่อให้ข้อมูลที่มาจก sampled signal หนึ่งๆ จะถูกป้อนเข้าช่องที่ถูกต้อง (ในกรณีที่มีหลายช่องข้อมูลชุดหนึ่งๆ จะประกอบด้วยข้อมูลของแต่ละช่องสลับกันไป เป็นระบบที่มีการมัลติเพล็กซ์และดีมัลติเพล็กซ์ (multiplexing and demultiplexing) หรือมี time sharing)

ในโครงการนี้ ทำการส่ง - รับ แบบช่องเดียว (1-channel) ดังนั้นใน frame หนึ่งๆ จะประกอบด้วย ข้อมูล (data word) 1 sample กับ synchronizing word อีก 1 word (อย่างละ 8 บิตสลับกัน) นั่นคือ incoming signal จะสลับกันไปเรื่อยๆระหว่าง data word กับ synchronizing word

อีกประการหนึ่งในโครงการนี้ไม่ได้ทำ bit synchronism ด้วยวิธีดังกล่าวมาข้างต้นรายละเอียด และเหตุผลได้กล่าวไว้ในบทที่ 3

2.8 Noise in PCM System

ในระบบ PCM นั้น noise ต่างๆ พอที่จะแบ่งออกได้ดังนี้คือ

- transmission noise
- quantizing noise
- thermal noise
- transient noise
- phase jitter

แต่ที่มีอิทธิพลมากที่สุดหรือเป็นตัวหลัก คือ transmission noise กับ quantizing noise
transmission noise อาจเกิดจากการได้รับสัญญาณอื่นๆ เข้ามารบกวนเช่นอาจจะเป็นฟ้าผ่า ฟ้าร้อง
หรือได้รับการแทรกสอดจากคลื่นวิทยุต่างๆ เป็นต้น ซึ่งอาจเกิดขึ้นได้ทุกที่ระหว่างทางของเครื่องส่ง-เครื่องรับ
quantizing noise เกิดขึ้นที่เครื่องส่งแล้วส่งไปยังเครื่องรับ ซึ่งอาจแก้ไขได้โดยการเพิ่มจำนวน
ระดับควอนตัม (quantum level) ให้มากขึ้น นั่นหมายถึงการเพิ่มจำนวนบิตที่ใช้ แต่ก็เกิดปัญหาอื่น
ตามมาคือ ต้องการ bandwidth ที่มากขึ้นรายละเอียดการเกิด noise ชนิดนี้อยู่ในหัวข้อการจัดระดับ
(quantizing)

การเกิด noise ยังเกิดจากริธีอื่นได้อีก เช่น เกิดจากการใช้เครื่องมือต่างๆ อาจเป็นสว่านไฟฟ้า
เครื่องมือเชื่อม หรืออาจเป็นการรบกวนจากเครื่องยนต์ เป็นต้น
รายละเอียดอื่นๆ ที่นอกเหนือจากที่กล่าวไปแล้วนี้จะไม่กล่าวถึงอีก เพราะไม่ได้อยู่ในขอบข่ายของการ
ศึกษาในโครงการนี้

บทที่ 3

การออกแบบ - สร้าง


ในบทนี้จะกล่าวถึงการออกแบบและการสร้างเครื่องส่ง - เครื่องรับ ซึ่งมีรายละเอียดที่จะกล่าวถึงดังต่อไปนี้ คือ.

3.1 เครื่องส่ง (Transmitter)


ทางด้านเครื่องส่งจะแบ่งการทำงานออกเป็นส่วนๆ ได้ดังนี้คือ

- วงจรกรองผ่านความถี่ต่ำ (low-pass filter)
- วงจรแปลงแรงดัน (voltage changer)
- วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล (Analog to Digital Converter)
- วงจรกำเนิดสัญญาณนาฬิกา (clock generator)
- วงจรแปลงสัญญาณแบบขนานเป็นแบบอนุกรม (PISO)

จากรูปที่ 3.1 (a) สัญญาณอนาล็อกจะผ่านวงจรกรองผ่านความถี่ต่ำ แล้วจึงถูกเปลี่ยนระดับแรงดันเพื่อส่งไปยัง ADC เอาท์พุทของ ADC จะเป็นสัญญาณดิจิตอลถูกส่งไปที่ PISO ที่ pulse generator จะส่งสัญญาณนาฬิกาไปให้ ADC pulse generator และ PISO เอาท์พุทของ PISO ก็จะอยู่ในรูปของ bit stream



รูปที่ 3.1 - (a) องค์ประกอบแบบคร่าวๆของเครื่องส่ง





รูปแสดงการทำงานของหน่วยประมวลผล

3.1.1 วงจรกรองผ่านความถี่ต่ำ (Low - pass filter)

วงจร low-pass filter จะมีใช้ทั้งในเครื่องส่งและเครื่องรับ ในเครื่องส่งนั้น low pass filter จึงเป็นวงจรที่กรองความถี่ให้ผ่านได้ในช่วง 0 ถึงประมาณ 3.400 Hz ตามมาตรฐาน CCITT ของสัญญาณเสียงพูด (speech signal) ในโครงงานนี้จะใช้วงจร Third-order low-pass filter แบบBassl [6] ที่ cut-off frequency 3.4 KHz

ในเครื่องรับจะใช้ low-pass filter เพื่อกรองสัญญาณที่ได้จาก ADC และเพื่อให้สัญญาณเรียบมากขึ้นจึงใช้ low-pass filter 2 ตัว (เป็น Third-order low-pass filter แบบ Bassel เช่นเดียวกับที่ใช้ในเครื่องส่ง) ตัวแรกมี cut-off frequency ที่ 6 KHz ตัวที่สองมี cut-off frequency ที่ 3.4 KHz

วงจร low-pass filter ดังกล่าวไว้ในรูปที่ 3.2 โดยใช้ op-amp. เบอร์ 741



รูปที่ 3.2 วงจร low-pass filter

(a) ในเครื่องส่ง (b) ในเครื่องรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น-ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบ THIRD-ORDER LOW-PASS-FILTER มี 4 ขั้นตอนด้วยกันสำหรับจะนำมาออกแบบ THIRD-ORDER BASSSEL FILTER.

ความต้องการในการออกแบบ (ทางด้านภาคส่ง)

$$f_{c,p} = 3400 \text{ Hz.}$$

maximum capacitor = 0.02 uF

ข้อมูลเกี่ยวกับอุปกรณ์

$$A_v(3400) = 1000$$

ขั้นที่ 1 จากตารางที่ 10.3 เราให้

$$C''_1 = 0.9880$$

$$C''_a = 1.423$$

$$C''_s = 0.2538$$

ขั้นที่ 2

$$C'_1 = \frac{C''_1}{2 // f_{c,p}} = \frac{0.9880}{6800 //} = 4.627 * 10^{-5} \text{ F.}$$

$$C'_a = \frac{C''_a}{2 // f_{c,p}} = \frac{1.423}{6800 //} = 6.664 * 10^{-5} \text{ F.}$$

$$C'_s = \frac{C''_s}{2 // f_{c,p}} = \frac{0.2538}{6800 //} = 1.188 * 10^{-5} \text{ F.}$$

ขั้นที่ 3 C_2 ปกติจะใช้ค่าไม่มากไปกว่าที่เรากำหนดนี้คือ

$$C_2 = 0.015 \text{ uF}$$

คำนวณหาค่า R, C_1 และ C_s

$$R = \frac{C'_a}{C_2} = \frac{6.664 * 10^{-5}}{0.015 * 10^{-6}} = 4442 \text{ (เราเลือกใช้ค่า 4.4 Kohm)}$$

$$C_1 = \frac{C'_1}{R} = \frac{4.627 * 10^{-5}}{4400}$$

$$C_s = \frac{C'_s}{R} = \frac{1.188 \times 10^{-5}}{4400} = 2700 \text{ pf}$$

ขั้นที่ 4 สามารถพิสูจน์หาความจริงได้จากขั้นตอนที่ 3

$$A_v (3400\text{Hz}) = 3400 > 100$$

ความต้องการในการออกแบบ (ทางด้านภาครับ)

$$f_{cp} = 6000 \text{ Hz.}$$

$$\text{maximum capacitor} = 0.02 \text{ uF}$$

ข้อมูลเกี่ยวกับอุปกรณ์

$$A_v (6000\text{Hz}) = 1.000$$

ขั้นที่ 1 จากตารางที่ 10.8 เราให้

$$C''_1 = 0.9880$$

$$C''_2 = 1.423$$

$$C''_s = 0.2538$$

ขั้นที่ 2

$$C'_1 = \frac{C''_1}{2/f_{cp}} = \frac{0.9880}{12000//} = 2.622 \times 10^{-5} \text{ F.}$$

$$C'_2 = \frac{C''_2}{2/f_{cp}} = \frac{1.423}{12000//} = 3.776 \times 10^{-5} \text{ F.}$$

$$C'_s = \frac{C''_s}{2/f_{cp}} = \frac{0.2538}{12000//} = 6.735 \times 10^{-6} \text{ F.}$$

ขั้นที่ 3 C_2 ปกติจะใช้ค่าไม่มากไปกว่าที่เรากำหนดนี้คือ

$$C_2 = 0.015 \text{ uF}$$

คำนวณหาค่า R, C_1 และ C_s

$$R = \frac{C'_2}{C_2} = \frac{3.776 \times 10^{-5}}{0.015 \times 10^{-6}} = 2517 \text{ ohm (เลือกใช้ค่า 2.5 Kohm)}$$

$$C_1 = \frac{C'_1}{R} = \frac{2.662 \times 10^{-5}}{2500} = 1.0488 \times 10^{-8} = 0.0105 \text{ uF}$$

$$C_3 = \frac{C'_3}{R} = \frac{6.735 \times 10^{-6}}{2500} = 2.694 \times 10^{-9} = 2694 \text{ pf}$$

(จะเลือกใช้ค่า 2700 pf)

ขั้นที่ 4 สามารถพิสูจน์หาความจริงได้จากขั้นตอนที่ 3

$$A_v (6000\text{Hz}) = 6000 > 100$$

ตารางที่ 10.2 ทิศทางของขั้วในขอบเขต สำหรับ Single-Feedback Third Order Low-Pass Filter

ชนิดของ ขั้วสำหรับ วงจรกรองความถี่ต่ำ	ตำแหน่งขั้วของ ค่าที่แท้จริง	ตำแหน่งขั้วของค่า คอมเพล็กซ์สองค่า
Bessel	-0.942	-0.746 ± j0.711
Butterwort	-1.000	-0.500 ± j0.866
Chebyshev (0.1-dB peak)	-0.696	-0.348 ± j0.866
Chebyshev (0.25-dB peak)	-0.609	-0.305 ± j0.866
Chebyshev (0.5-dB peak)	-0.530	-0.265 ± j0.866
Chebyshev (1-dB peak)	-0.444	-0.222 ± j0.866
Chebyshev (2-dB peak)	-0.345	-0.173 ± j0.866
Chebyshev (3-dB peak)	-0.286	-0.143 ± j0.866


ตารางที่ 10.3 ค่าของ คาปาซิเตอร์ ที่ไม่เป็นไปตามสัดส่วน

ชนิดของ 3 ขั้วสำหรับ วงจรกรองความถี่ต่ำ	C"1	C"2	C"3
Bessel	0.9880	1.423	0.2538
Butterworth	1.3392	3.546	0.2024
Chebyshev (0.1-dB peak)	1.825	6.653	0.1945
Chebyshev (0.25-dB peak)	2.018	8.551	0.1109
Chebyshev (0.5-dB peak)	2.250	11.23	0.08950
Chebyshev (1-dB peak)	2.567	16.18	0.06428
Chebyshev (2-dB peak)	3.113	27.82	0.03892
Chebyshev (3-dB peak)	3.629	43.42	0.02533

3.1.2 วงจรแปลงแรงดัน (Voltage changer)

เนื่องจากว่า ไอซีที่ใช้ในการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลเป็นเบอร์ ADC0809 ซึ่งมีความสามารถรับแรงดันอินพุต (input voltage) ได้ในช่วง 0-5 V. แต่การสร้างเครื่องส่งนี้ต้องการให้ใช้ได้กับสัญญาณอินพุต (input voltage) ได้ในช่วง -10 V. ถึง +10 V. เพื่อจะใช้ทดสอบกับสัญญาณที่มีค่าต่ำกว่าศูนย์ได้ด้วย ดังนั้นจึงต้องมีการออกแบบ - สร้างวงจรแปลงแรงดันขึ้นให้รับสัญญาณอินพุต (input signal) ในช่วง -10 V. ถึง +10 V. แล้วส่งไปให้ ADC0809 ในช่วง 0-5 V.

วงจรมีประกอบด้วย op-amp. เบอร์ 741 อยู่ 2 ตัว ดังแสดงในรูปที่ 3.3



รูปที่ 3.3 วงจรแปลงแรงดัน -10 V. ถึง +10 V. เป็น 0-5 V.

ในวงจรมีประกอบด้วยส่วนสำคัญ 2 ส่วนคือ ที่ A₁ จะเป็นวงจรขยายแบบกลับเฟส (inverting Amplifier) และที่ A₂ จะเป็นวงจรรวมสัญญาณ (Adder) ซึ่งแท้ที่จริงวงจรรวมสัญญาณนี้ก็คือ วงจรกลับเฟส (Inverting Amplifier) นั้นเองเพียงแต่ว่ามีหลายอินพุต

ที่ A₁ : $V_o = (-R_f / R_1) \times V_{iN}$ (จาก $A_v = V_o / V_{iN} = -R_f / R_1$)

นั่นคือ V_o จะต่งเฟสไปจาก V_{iN} อยู่ 180

$V_o = -V_{iN}$ ก็ให้ $R_1 = R_f$

ที่ A₂ : แรงดัน V_o และ -10 V. จะทำให้มีกระแส I₃, I₄ ไหลผ่าน R₃, R₄ และจะไม่ไหลเข้าที่ขั้วลบของ op-amp. (ถือว่า op-amp. มีค่าอินพุตอิมพีแดนซ์สูงมาก) แต่จะไหลผ่าน R₆ ทั้งหมด ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_3 + I_4 + I_5 \text{ (กระแสไหลผ่าน } R_5 \text{)}$$

เนื่องจาก op-amp. มีอัตราขยายแรงดัน (A_v) สูงมาก ดังนั้น

$$V_1 = V_2 = 0 \quad V = V = 0$$

เพราะฉะนั้น $(V_o/R_3) \times (-10/R_4) = -V_{out}/R_5$

$$V_{out} = (-R_5/R_3) \times V_o + (10) \times R_5/R_4$$

แทนค่า V_o ด้วย $-V_{IN}$ จะได้

$$V_{out} = (R_5 \times R_F) \times V_{IN} / (R_1 \times R_3) + (10) \times R_5/R_4$$

ให้ $R_1 = R_F = 10 \text{ K}$

$$R_2 = 5 \text{ K}$$

$$R_3 = R_4 = 2 \text{ K}$$

$$R_5 = 0.5 \text{ K}$$

$$R_6 = 330 \text{ ohm}$$


เพราะฉะนั้น $V_{out} = 2.5 + (0.25 \times V_{IN})$ โวลต์

ดังนั้นจึงสามารถเปลี่ยนขนาดสัญญาณแรงดันจาก -10 ถึง $+10$ โวลต์ เป็น $0 - 5$ โวลต์ได้

การเลือกให้ $R_2 = R_1 // R_F$, $R_5 = R_3 // R_4 // R_6$ ก็เพื่อให้เกิดความสมดุลย์ทางกระแสมากที่สุด

3.1.3 สัญญาณนาฬิกา (Clock)

ตัวกำเนิดสัญญาณนาฬิกา (clock) เพื่อให้มีความถี่ที่ค่อนข้างคงที่มากและมีเสถียรภาพดี จึงเลือกใช้ crystal มีความถี่ธรรมชาติที่ 3.579 MHz แต่ที่ต้องการใช้มีอยู่ 2 ความถี่ คือ ประมาณ 596.5 KHz ($3.579 \text{ MHz}/6$) เพื่อป้อนให้ ADC 0809 และอีกความถี่ คือ ประมาณ 132.5 KHz เพื่อป้อนให้ตัวที่ทำหน้าที่เป็น PISO (PARALEL-IN, SERIAL-OUT) กับตัวที่ผลิต synchronizing word (pulse generator) รูปที่ 3.1 และรูปที่ 3.4



รูปที่ 3.4 แสดงวงจรกำเนิดสัญญาณนาฬิกา (clock generator)

ทางด้านเครื่องรับก็ผลิตสัญญาณนาฬิกาขึ้นในลักษณะเดียวกันนี้ เพียงแต่ใช้เพียงค่า 132.5 KHz เพียงค่าเดียวเท่านั้น ไม่ใช่ค่า 596.5 KHz ดังนั้นด้านเครื่องรับจะไม่มีส่วนที่เป็นวงจรหาร 6 วงจรหาร 6 ใช้ไอซีเบอร์ 7492 เพียง 1 ตัว , วงจรหาร 27 ใช้ไอซีเบอร์ 7490 เป็นตัวหาร 9 ใช้ไอซีเบอร์ 74LS107 เป็นตัวหาร 3 [7]

3.1.4 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล (Analog-to-Digital Converter)

สำหรับวงจรส่วนนี้ได้ใช้ไอซีตัวเดียวเป็นตัวแปลงสัญญาณอนาล็อกเป็นดิจิตอล (Analog-to-Digital Converter) คือไอซีเบอร์ ADC 0809 (แสดง data sheet ไว้ในภาคผนวก) ซึ่งใช้เทคนิคแบบ

Successive Approximation

ลักษณะสมบัติ ของ ADC 0809 ที่สำคัญคือ

- แปลงสัญญาณอนาลอกเป็นดิจิตอล ขนาด 8 บิต
- รับสัญญาณอินพุตได้ 8 ช่อง (8-channel)
- ใช้เวลาในการแปลงประมาณ 100 microsec.
- ความผิดพลาด 1/2 LSB และ 1 LSB
- ใช้แหล่งจ่ายไฟเพียงอันเดียวคือ 5 V.
- เอาท์พุทมีตัวแลทช์ (latch) ข้อมูลแบบ Tri-state
- รับสัญญาณอินพุทในช่วง 0-5 V.
- ให้เอาท์พุทที่เข้ากับไอซีทีทีแอลได้เลย (TTL compatible)

เนื่องจากต้องการสร้างเครื่องส่งที่มีเพียงช่องเดียว (1-channel) ดังนั้นก็เลือกใช้เพียงช่องเดียว (channel) ใดก็ได้ขึ้นอยู่กับทางเลือกแอดเดรส (address) ของผู้ใช้ไอซี

ใช้สัญญาณนาฬิกา (clock) ป้อนให้ ADC 0809 ด้วยความถี่ประมาณ 596.5 KHz (3.579MHz/6) ทำให้ได้เอาท์พุทของ ADC 0809 ที่ความถี่ประมาณ 8.2 KHz ถึง 8.3 KHz ซึ่งก็คืออัตราการสุ่มตัวอย่าง (sampling rate) นั้นเอง ถือว่าเป็นค่าที่ใช้ได้เพราะว่า bandwidth ของความถี่ของสัญญาณเสียงพูดไม่เกิน 3.4 KHz (ตามมาตรฐานของ CCITT) และอัตราการสุ่มตัวอย่างจะต้องมากกว่า $2 \times 3.4 \text{ KHz}$

สัญญาณที่ขา start จะเป็นตัวสั่งให้เริ่มทำการแปลง สัญญาณ EOC (end of conversion) เป็นสัญญาณจากตัวไอซีเพื่อบอกให้ทราบว่าสิ้นสุดการทำงานแล้ว ดังนั้นจึงใช้สัญญาณ EOC ต่อเข้ากับขาไอซี 74LS123. (monostable) เพื่อไปสั่งให้ ADC 0809 ปลออยเอาท์พุทออกมา เมื่อสิ้นสุดการนำเอาท์พุทออกจาก ADC 0809 จึงทำการส่งสัญญาณ start ไปสั่งให้ ADC 0809 เริ่มการแปลงในรอบใหม่ต่อไป การทำงานก็จะดำเนินแบบนี้ไปเรื่อยๆ เอาท์พุทที่ได้จาก ADC 0809 นี้จะเป็นข้อมูลแบบขนาน (ครูปที่ 3.1

(b) ประกอบ)


3.1.5 วงจรกำเนิดพัลส์ (pulse generator)

ในรูปที่ 3.1 ส่วนที่เป็น pulse generator เป็นส่วนที่ให้กำเนิด synchronizing word ขนาด 8 บิต โดยให้รหัสเป็น 11010100 เหตุผลที่ใช้รหัสดังกล่าวก็คือ ง่ายต่อเครื่องรับที่จะค้นจับ (detect) synchronizing code

พิจารณา bit stream ที่ส่งมาจากเครื่องส่ง จะมีส่วนที่เป็นข้อมูลสลับกับ synchronizing word โอกาสที่เครื่องรับจะรับรหัสที่เป็น 11010100 ได้ มีอยู่ 2 กรณีคือ รหัสที่เป็น synchronizing word เอง กับอีกกรณีหนึ่งคือ ข้อมูลที่มีค่าเป็น 11010100 ส่วนกลุ่มบิต 8 บิต ที่क्रमระหว่างข้อมูล กับ synchronizing word จะไม่มีโอกาสที่จะตรงกับรหัส 11010100 เลย แต่ถ้าใช้ synchronizing code เป็นอย่างอื่น กลุ่มบิตที่क्रमระหว่างข้อมูลกับ synchronizing word ก็จะมีโอกาสตรงกับรหัสของ synchronizing word เช่น ถ้าให้ synchronizing code เป็น 11111111 ทั้งนี้ก็ไม่ได้หมายความว่า จะมีเฉพาะรหัส 11010100 เท่านั้นที่ใช้ได้ รหัสอื่นๆ ก็มีเช่น 00101011 , 11100100 เป็นต้น

วงจรที่ให้กำเนิด synchronizing code ได้ใช้ไอซีเบอร์ 74LS165 (PISO 8-bit shift register) เพียงหนึ่งตัวเท่านั้น สัญญาณนาฬิกาที่ป้อนให้มีความถี่ประมาณ 132.5 KHz ใช้ขารับข้อมูล (data input) ของ 74LS165 ต่อตรงเข้ากับ Vcc หรือ ground ตามรหัสที่เลือกเป็น synchronizing word

รูปที่ 3. แสดงการเลือกใช้ synchronizing code



3.1.6 วงจรเปลี่ยนสัญญาณแบบขนานเป็นแบบอนุกรม (Parallel-in, Serial-out)

วงจรเปลี่ยนสัญญาณจากที่เป็นแบบขนานให้เป็นแบบอนุกรม (PISO) ใช้ไอซีเพียงตัวเดียว คือ เบอร์ 74LS166 (PISO 8-bit shift register) ใช้สัญญาณนาฬิกาที่มีความถี่ประมาณ 132.5 KHz หารับข้อมูล (data input) ต่อตรงเข้ากับขาข้อมูลออก (data output) ของ ABC 0809 ไอซี 74LS165 ให้เอาที่พ่วงออกมาแบบอนุกรม ใช้ต่อเข้ากับขา serial input ของ 74LS166 ทั้ง 74LS165 และ 74LS166 รับคำสั่งให้ปล่อย/รับ (shift/load) ข้อมูลจาก ADC 0809 โดยเอาสัญญาณมาจากขา output enable ซึ่งเป็นสัญญาณที่ป้อนให้กับ ADC 0809 ด้วย เพื่อนำเอาเอาที่พ่วงออกมาจาก ADC 0809 ดังนั้นเมื่อได้รับสัญญาณ ปล่อย/รับ (shift/load) ทั้ง 74LS166 และ 74LS165 ก็จะเลื่อนข้อมูลที่อยู่ในตัวมันเองออกมาจนหมด ผลสุดท้ายคือ เอาที่พ่วงของ 74LS166 ก็จะเป็น bit stream ที่มีข้อมูลออกมาก่อนตามด้วย synchronizing word เมื่อการทำงานของระบบไปเป็นอย่างไร ต่อเนื่อง เอาที่พ่วงของ 74LS166 ก็จะเป็น bit stream ที่มีข้อมูลสลับกับ synchronizing word ไปเรื่อยๆ รูปที่ 3.6 และรูปที่ 3.1 (b) ประกอบการทำงาน

-----XXXXXXXX11010100XXXXXXXX11010100XXXXXXXX11010100-----

รูปที่ 3.6 แสดง bit stream ที่เป็นเอาที่พ่วงของเครื่องส่ง

3.2 เครื่องรับ (Receiver)

ทางด้านเครื่องรับที่สร้างขึ้นนี้อาจกล่าวได้ว่า มีส่วนสำคัญหลักๆ อยู่ 4 ส่วนคือ

- ส่วนที่แปลง bit stream ที่รับเข้ามา (เป็นแบบ serial) ให้เป็นแบบอนุกรม (parallel)
- สัญญาณนาฬิกา (clock) ที่ใช้กับเครื่องรับ
- ส่วนตรวจจับ (detector) สัญญาณ synchronizing word
- ส่วนแปลงสัญญาณดิจิทัลเป็นอนาล็อก (digital to analog converter, DAC)

ยังมีส่วนประกอบอีก 2 ส่วนที่นอกเหนือจาก 4 ส่วนข้างบนคือ

- วงจรค้างข้อมูล (data latch)
- วงจรกรองผ่านความถี่ต่ำ (low-pass filter)

ทั้งหมดนี้มีความสัมพันธ์กันในการทำงานดังแสดงในรูปที่ 3.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1 วงจรเปลี่ยนสัญญาณแบบอนุกรมเป็นแบบขนาน (Serial-in Parallel-out, SIPO)

สัญญาณที่เครื่องรับได้รับมาจากเครื่องส่งนั้นจะเป็นแบบอนุกรม (serial) ต่อกัน

3.2.2 Synchronizing Code Detector

เครื่องรับจะต้องค้นหา (detect) synchronizing code ให้ได้ก่อนจึงจะรู้ว่า bit stream ที่รับเข้ามานั้น ส่วนไหนคือข้อมูลที่ถูกต้องตามที่ต้องการ จากนั้นก็นำเอาข้อมูลนั้นไปทำการถอดรหัสออกมา synchronizing code ที่ใช้คือ 11010100 เหตุผลที่ใช้รหัสนี้ก็ได้อีกแล้วไว้ในหัวข้อก่อนๆ แล้ว

เมื่อ synchronizing code detector พบรหัส (code) 8 บิต ที่เป็น synchronizing code แล้วให้นับไปอีก 8 บิต แล้วนำเอาจำนวนบิต 8 บิตที่นับได้นี้ไปทำการถอดรหัสออกมา ซึ่งจำนวนบิต 8 บิตที่กล่าวถึงนี้ก็คือข้อมูลที่ต้องการนั่นเอง ต่อไปนี้จะกล่าวถึงหน้าที่การทำงานของ synchronizing code detector ซึ่งได้กำหนดให้มีหน้าที่สำคัญอยู่ 3 ประการคือ

1. เมื่อเริ่มเปิดเครื่อง (ทั้งเครื่องรับและเครื่องส่ง) ให้เครื่องรับ ทำการตรวจจับ (detect) รหัสที่ตรงกับ synchronizing code ที่ได้กำหนดไว้ ให้ได้จำนวน 3-4 ครั้งติดกัน (หมายถึงในตำแหน่งที่ควรจะเป็น synchronizing code) ก็ให้แน่ใจได้ว่าสามารถตรวจจับ (detect) synchronizing code ได้ถูกต้องแล้ว จากนั้นก็โอนการทำงานให้ส่วนต่อไป จะเรียกส่วนที่ทำงานตามที่กล่าวมา


ว่า " ส่วนเช็ค (check) ถูก 3 ครั้ง "

2. เมื่อผ่านการทำงานในข้อ 1. แล้ว ก็จะเป็นการทำงานในภาวะปกติ คือ เมื่อพบ synchronizing code แล้วก็ให้รู้ว่าส่วนไหนคือข้อมูลนั้นหมายถึงให้นับไปอีก 8 บิต ก็จะได้ข้อมูล ตามที่ต้องการ พร้อมกันนี้ก็ส่งสัญญาณสั่งให้วงจรแลตช์ (latch) รับข้อมูลเข้าไป วงจรแลตช์จะทำการค้างข้อมูลที่ได้รับคำสั่งให้ข้อมูล (data) ชุดใหม่เข้าไป

3. ส่วนนี้จะทำงานควบคู่ไปกับ ส่วนทำงานในภาวะปกติ จะเรียกส่วนนี้ว่า " ส่วนเช็ค (clock) ผิดพลาด 3 ครั้ง " หมายความว่า ในภาวะปกติเมื่อเช็คส่วนที่ควรเป็น synchronizing code แล้วแต่ปรากฏว่าไม่ตรงกับ synchronizing code ถ้าเกิดขึ้นเพียงครั้งเดียวหรือเพียง 2 ครั้งติดต่อกัน ยังจะไม่ถือว่าเป็นเกิดการ out of synchronization ให้ถือว่ารหัสที่ถูกเช็คแล้วไม่ตรงกับ synchronizing code นั้นยังเป็น synchronizing code อยู่ เพียงแต่ว่ารหัสไม่ตรงกับ synchronizing code นั้นอาจเกิดจากการถูกรบกวน (noise) หรือเกิดการผิดเพี้ยนของสัญญาณไป


เป็นต้น แต่ว่าถ้าเกิดเซ็คได้ถึง 3 ครั้งติดต่อกัน ก็ให้แน่ใจได้เลยว่าเกิดการ out of synchronization แล้วจึงจะหยุดการทำงานของส่วนทำงานสภาวะปกติ และจะไปเริ่มการทำงานในส่วนเซ็ค ผิดพลาด 3 ครั้งใหม่อีกทีหนึ่ง โดยการส่งสัญญาณไปเคลียร์ (clear) ส่วนการทำงานในสภาวะปกติ พร้อมกับนี้ก็ส่งสัญญาณไปเริ่มการทำงานในข้อ 1. อีกทีให้การทำงานเป็นเช่นนี้ไปเรื่อยๆ จากรูปที่ 3.9 ประกอบ

ในรูปที่ 3.9 (b) ที่พลิกฟลอปซิทออกเก็ล (T-FF) ใช้ไอซีเบอร์ 74LS73 (Dual J-K Master-Slave FF with Clear) จำนวน 1/2 ตัว โดยเอาขา J ต่อเข้ากับขา K เพื่อรับอินพุตที่เหมือนกัน จึงจะได้การทำงานที่อยู่ในภาวะ toggle ดังรูปที่ 3.10(a) สัญญาณเคลียร์ (clear) เป็น " 0 " จะทำให้เอาท์พุท (Q) เป็น " 0 " โดยไม่สนใจอินพุตที่เข้าตรงขา J กับ K เลยในส่วนที่เป็น register 3 บิต เพื่อบันทึกการทำงานว่าพบเหตุการณ์ที่เรียกว่า " out of synchronization " หรือยัง จะใช้ไอซีเบอร์ 74LS73 เช่นกัน จำนวนหนึ่งตัวครึ่ง (ทำ 3 บิต) โดยการนำมาต่อดังรูปที่ 3.10 (b) เมื่อนำสัญญาณจากขา " Q " ของทั้ง 3 บิตเป็น " 1 " พร้อมกับ แสดงว่าเกิดการ out of synchronization ตามเงื่อนไขที่ได้กล่าวไปแล้วข้างต้น สัญญาณจากขา " Q " ทั้ง 3 ก็กล่าวถึงเมื่อไปผ่าน NAND GATE แล้วจะให้เอาท์พุทออกมาเป็น " 0 " ซึ่งเป็นสัญญาณที่ไปเคลียร์การทำงานของ T-FF ให้เริ่มต้นใหม่



(a)

รูปที่ 3.9(a) แสดงส่วนประกอบแบบคร่าวๆ ของ synchronizing code detector เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 (a) วงจร toggle (b) 3-bit register


ในระยะแรกเข้าใจว่าถ้าเฟสของสัญญาณนาฬิกาของเครื่องรับไม่ตรงกับสัญญาณนาฬิกาของเครื่องส่งแล้วนั้น การทำงานจะไม่เป็นไปตามที่ต้องการได้ [ถ้าเฟส (phase) ไม่ตรงกัน] แต่เมื่อมาพิจารณาให้ดีแล้วจะไม่มีปัญหาเลย ดูได้จากการจับสัญญาณที่เครื่องรับตรง bit stream กับเอาท์พุท (output) ของ synchronizing code detector โปรดดูรูปที่ 3.11 ประกอบ

จากรูปที่ 3.11 เพื่อความง่ายจะอธิบายกรณีที่เฟสของสัญญาณนาฬิกาของเครื่องส่งและเครื่องรับตรงกัน ดังนั้นเมื่อสัญญาณนาฬิกาของเครื่องรับส่งไปยัง PISO (74LS166) ก็จะไม่ต่างเฟส (out of phase) ไปจากสัญญาณนาฬิกาของเครื่องส่งอยู่ 180

(74LS166) ดังนั้นถ้าเกิดความถี่ของสัญญาณนาฬิกาของเครื่องส่งและเครื่องรับต่างกันไปเพียงเล็กน้อย

(crystal มีความผิดพลาดอยู่ไม่เกิน 0.01 %) ก็จะทำให้เกิดการต่างเฟส (out of phase) กันไปเรื่อย ๆ แต่ภายใน 1 clock นั่นคือ 1 บิต ดังนั้นแม้ว่าจะเกิดการต่างเฟส (out of phase) ของสัญญาณนาฬิกาที่ตาม เครื่องรับก็ยังสามารถทำงานได้ถูกต้อง เพราะว่าไอซี TTL ที่นำมาใช้นี้ทำงานที่ขอบขาขึ้นหรือขอบขาลงของสัญญาณนาฬิกาเมื่อเกิดการต่างเฟส (out of phase) ของสัญญาณนาฬิกา ขอบขาขึ้นของสัญญาณนาฬิกาของ 74LS166 (PISO) ก็จะอยู่ระหว่างบิต การทำงานจึงดำเนินต่อไปได้โดยถูกต้อง ถ้าเฟสของนาฬิกา (clock) ต่างกันไปถึง 360 องศา ก็คือการเริ่มต้นของการมีเฟส (phase) ตรงกันอีกครั้ง กรณีที่ขอบของสัญญาณนาฬิกาที่ 74LS166 ใช้ในการทำงานไปอยู่ตรงขอบของบิตพอดี (เกิดขึ้นในช่วงเวลาที่สั้นมาก ๆ) ซึ่งเป็นกรณีที่มีโอกาสเกิดขึ้นได้น้อยมาก การทำงานของไอซีอาจตัดสินใจไม่ได้ว่าบิตที่ต้องการทำนั้นเป็น " 1 " หรือ " 0 " เมื่อเฟสของสัญญาณนาฬิกาเลื่อนไปอีกไอซีก็สามารถตัดสินใจในการทำงานได้

คุณลักษณะของ bit stream กับสัญญาณเอาต์พุตของ synchronizing code detector ในรูปที่ 3.11 เมื่อเฟสของสัญญาณนาฬิกาตรงกัน สัญญาณเอาต์พุตของ synchronizing code detector จะอยู่ที่บิตที่ 8 (LSB) ของข้อมูลเมื่อสัญญาณนาฬิกาของเครื่องส่งและเครื่องรับต่างเฟสกันไปเรื่อย ๆ สัญญาณเอาต์พุตจาก synchronizing code detector ก็จะเลื่อนออกไปเรื่อย ๆ จนตรงกับบิตที่ 1 (MSB) ของ synchronizing code พอดี สัญญาณเอาต์พุตของ synchronizing code detector ก็จะกลับไปเริ่มต้นใหม่ คือตรงกับบิตที่ 8 (LSB) ของข้อมูลอีกครั้ง เหตุการณ์จะเป็นเช่นนี้ตลอดไป ดังนั้นก็แสดงว่า ไม่มีปัญหาเกิดขึ้นในเรื่องเฟสของสัญญาณนาฬิกา เครื่องรับก็ทำงานได้ถูกต้อง จึงไม่มีการออกแบบวงจร ในส่วนที่ทำหน้าที่เกี่ยวกับเฟสของสัญญาณนาฬิกา




รูปที่ 3.11 timing diagram ของ synchronizing code detector

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.3 วงจรแลทช์(Latch)

เนื่องจากไอซี DAC-08 จะแปลงสัญญาณตลอดเวลาที่มีการจ่ายไฟเลี้ยงเข้าให้ ดังนั้นในช่วงเวลาที่ข้อมูลชุดใหม่ยังไม่เข้ามา จะต้องให้ DAC-08 ทำการแปลงข้อมูลชุดเก่าไปก่อนจนกว่าจะได้รับข้อมูลชุดใหม่เข้ามา ดังนั้นจึงได้เอากันทุ่จาก DAC-08 เป็นขั้วต่อเนื่องกันไป (analog signal) เมื่อการทำงานเป็นเช่นนี้ จึงต้องมีการสร้างวงจรแลทช์ (latch) เพื่อค้างข้อมูลให้ DAC-08

ในโครงงานนี้ได้ใช้ไอซีเบอร์ 74LS75(4-bit bistable latch) จำนวน 2 ตัว ดังแสดงในรูปที่ 3.12 สัญญาณที่มาควบคุมให้ 74LS75 ปล่องข้อมูลชุดเก่าออกไปพร้อมกับรับข้อมูลชุดใหม่ เข้าไปนั่นก็คือสัญญาณที่เป็นเอากันทุ่ของ synchronizing code detector โดยผ่าน 74LS129 (monostable) เพื่อลดโอกาสที่ 74LS75 รับข้อมูลเข้ามาผิดจากที่ต้องการ เมื่อเอากันทุ่ของ synchronizing code detector " 1 " คร่อมระหว่างบิทข้อมูล โดย 74LS129 ให้เอากันทุ่ออกมาในช่วงแคบๆ




รูปที่ 3.12 แสดงวงจรแลทช์ก่อนไปเข้า DAC-08

3.2.4 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก (Digital to Analog Converter)

ในโครงการนี้ได้เลือกใช้ไอซีเบอร์ DAC-08 ซึ่งจะแปลงข้อมูลตลอดเวลา โดยข้อมูล 8 บิตจะถูกแปลงเป็นสัญญาณอนาล็อก มีค่าระหว่าง -10 V. ถึง +10 V.

เอาต์พุตที่ขา 2 กับขา 4 จะต่างเฟสกันอยู่ 180 องศา เพื่อให้ได้สัญญาณเอาต์พุตที่ใกล้เคียงกับสัญญาณอินพุตของเครื่องส่ง จึงเลือกเอาเอาต์พุตที่ขาที่ 2 (data sheet ของ DAC-08 แสดงไว้ในภาคผนวก)

เอาต์พุตที่ได้จะเป็นขั้นๆ ดังนั้นเพื่อให้สัญญาณเรียบยิ่งขึ้นจึงต้องนำไปผ่านวงจรกรองผ่านความถี่ต่ำ (low-pass filter) ซึ่งแสดงไว้ในหัวข้อวงจรกรองผ่านความถี่ต่ำ ในภาคเครื่องส่ง



รูปที่ 3.13 แสดงการต่อ DAC-08


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.5 แหล่งจ่ายไฟ (Power supply)

ทั้งในเครื่องส่งและเครื่องรับต้องการใช้แหล่งจ่ายไฟที่มีค่า + 5V. , + 10V. และ - 10 V. ไฟเลี้ยง +5V. ให้อุปกรณ์ไอซี TTL ไฟเลี้ยง +10V. และ -10V. จ่ายให้กับ op-amp. และที่ reference voltage หนึ่งที่ค่า 0-5 V. สำหรับ ADC -0809 ที่วงจรเปลี่ยนระดับแรงดันใช้ -10V. ที่ DAC-08 ใช้ +10V. กับ 0 V. (ground) reference voltage แต่ละค่าที่กล่าวไป จะใช้วิธีต่อตรงเข้ากับแหล่งจ่ายไฟตามค่าที่ระบุไว้ข้างต้น


ใช้หม้อแปลงหนึ่งตัวเพื่อแปลงไฟ 220 V. ให้ได้ +0V., +12V. และ -12 V. จากนั้นก็นำไปแปลงให้เป็นไฟตรง (d.c.) +5 V. , +10 V. , - 10 V. ดังที่แสดงไว้ในรูปที่ 3.14







รูปที่ 9.14 วงจรแหล่งจ่ายไฟ (power supply)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

บทสรุปและข้อเสนอแนะ

4.1 บทสรุป

โปรแกรม เอนิโอสสามารถที่ใช้ เป็นพื้นฐานของการทำความเข้าใจเกี่ยวกับการสื่อสารในระบบดิจิตอลแบบ PCM ได้ เนื่องการพัฒนาคือไปสู่ระบบ PCM แบบหลายช่อง (multi-channel) ซึ่งผลลัพธ์ที่ได้จากโครงการก็ค่อนข้างเป็นที่น่าพอใจ อาจต้องมีบางส่วนที่ต้องการปรับปรุงแก้ไขให้ดีและสมบูรณ์ยิ่งขึ้น

จากการทดลองใช้กับสัญญาณคลื่นไซน์ (sine wave) ที่ความถี่ไม่เกิน 3.4 KHz ผลปรากฏว่าเครื่องรับสามารถให้เอาต์พุตที่เหมือนกับสัญญาณอินพุตที่เครื่องส่งได้ [แอมพลิจูด (amplitude) อาจไม่เท่ากัน. ความเรียบของสัญญาณไม่เหมือนกันเลยที่เดียว] แต่ที่ความถี่ประมาณ 3.4 KHz ขึ้นไปเอาต์พุตของเครื่องรับจะไม่ค่อยดีนัก. แอมพลิจูดมีค่าลดลงไปมาก นั่นแสดงว่าความถี่ที่ประมาณ 3.4 KHz ถูกตัดออกไป และที่ความถี่กันจะถึง 3.4 KHz แอมพลิจูดก็มีค่าลดลงบ้างแล้ว ซึ่งเป็นไปตามคุณสมบัติ (characteristic) ของวงจรกรองผ่านความถี่ต่ำ (low-pass filter) คือแอมพลิจูดลดลงเรื่อยๆ เมื่อความถี่เพิ่มขึ้น (ตามทฤษฎีจะเริ่มที่ความถี่ 0 Hz) จนถึงที่ความถี่คัท-ออฟ (cut-off frequency) แอมพลิจูด (amplitude) จะลดลงไปถึง 3 db

ตั้งแต่อดีตการส่งข่าวสาร (message) เป็นไปในรูปแบบของสัญญาณอนาล็อก (analog communication) ในปัจจุบันนี้ความเจริญทางด้านดิจิตอลมีมากขึ้นจึงมีการหันมาให้ความสนใจการส่งข่าวสาร (message) ในรูปแบบของดิจิตอล (digital communication) กันมากขึ้น อย่างเช่นการใช้ PCM ในระบบโทรศัพท์ (ในอเมริกา, ยุโรป) องค์การโทรศัพท์ก็ได้ให้ความสนใจกับการใช้ PCM ในระบบโทรศัพท์ ซึ่งมีข้อดีในด้านความแม่นยำ, สัญญาณรบกวนมีผลน้อยลง, ราคาถูก

การที่โครงการนี้สำเร็จลุล่วงได้นั้น ต้องมีความเข้าใจทางด้านอิเล็กทรอนิกส์พอสมควร สิ่งสำคัญคือการรู้จักวิเคราะห์ปัญหาต่าง ๆ ที่เกิดขึ้น เนื่องการแก้ไขให้ถูกต้องตามที่ต้องการ, การค้นหาส่วนที่ผิดพลาดและการหาวิธีแก้ไขอย่างมีหลักการ มีประสิทธิภาพและถูกต้อง

อย่างไรก็ตาม ในโครงการนี้ก็ยังมีข้อผิดพลาดอยู่บางจุด เช่น ในเครื่องส่งบางครั้งก็ทำการป้อนสัญญาณเข้าที่ขาอินพุตของ ADC 0809 เอาต์พุตแต่ละข้างทั้ง 8 บิตมีครบและไปถึง 74LS166 (PISO shift register) แต่ปรากฏว่าไม่มีเอาต์พุตในส่วนที่เป็นข้อมูลออกจาก 74LS166 (PISO shift register) คง

มีเฉพาะส่วนที่เป็น synchronizing code เท่านั้น

4.2 ชื่อเลขอนนะ

ถึงแม้ว่าโครงการนี้เสร็จสิ้นไปแล้ว ก็ยังมีข้อผิดพลาดที่ควรได้รับการแก้ไขและบางอย่างที่ต้องการพัฒนาต่อไป ดังต่อไปนี้

ข้อแก้ไข

1. ในเครื่องส่ง เมื่อจ่ายไฟเลี้ยง (supply), ป้อนสัญญาณต่าง ๆ ให้นำพร้อมแล้ว ในบางครั้งเอาท์พุทที่ได้ผลออกมาจากเครื่องส่งจะมีแต่ส่วนที่เป็น synchronizing code ไม่มีส่วนที่เป็นโดยที่ที่ตัว ADC 0809 มีการแปลงรหัสออกมา (จับสัญญาณที่เอาท์พุทแต่ละขาออกมา) และส่งไปถึงฝั่ง 74LS166 (PISO 8-bit shift register) เมื่อต้องการให้มีส่วนที่เป็นข้อมูลออกมาจากเครื่องส่งด้วย ต้องหยุดจ่ายไฟเลี้ยงแล้วทำการจ่ายไฟเลี้ยงให้ใหม่ จึงจะมีส่วนที่เป็นข้อมูลออกมาด้วย บนบอร์ดทดลอง (proto board) ใช้วิธีดึงสายไฟเลี้ยงหรือสายดิน (ground) ออกแล้วเสียบเข้าไปใหม่ ที่เป็นเช่นนี้อาจจะเป็นที่ระบบจ่ายไฟและการใช้ไอซี ซึ่งยังหาสาเหตุที่แท้จริงไม่ได้

2. ที่ ADC 0809 ยังมีเอาท์พุทออกมาประมาณ 2 ถึง 3 บิตที่มีความสำคัญน้อยที่สุด (LSB) แม้ว่าสัญญาณอินพุทที่ป้อนให้ ADC 0809 จะเป็นศูนย์ก็ตามคือเอาไปต่อลงกับดินที่เป็น เช่นนี้อาจเป็นเพราะว่าสัญญาณอินพุทนั้นไม่อยู่ที่ศูนย์จริง เพราะถ้าเกิดการแกว่งหรือการกระเอนของสัญญาณอินพุทเพียงนิดหน่อยจนถึงระดับที่ ADC 0809 สามารถแปลงรหัสออกมาได้แล้วนั้น ก็จะมีเอาท์พุทออกมา สาเหตุอีกประการคืออาจจะเป็นที่ตัว ADC 0809 ทำงานผิดพลาด

การแก้ไขก็อาจจะลองเช็คดูระบบดิน หรือเช็คที่เอาต์พุทของวงจรแปลงระดับแรงดันจาก -10v . ถึง $+10\text{v}$. ให้เป็น $0-5\text{ v}$. ดูว่าเป็นศูนย์จริงหรือไม่เมื่ออินพุทที่ป้อนให้ เป็น -10 v . สาเหตุอันสุดท้ายนี้น่าจะมีทางเป็นไปได้มากที่สุด

พัฒนาต่อ

1. ตัดแปลงแก้ไขหรือใช้ เป็นแนวทางที่จะทำเป็นแบบหลายช่อง (mult-channel)
2. สร้างวงจรที่ใช้เป็น reference voltage ให้ทั้งเครื่องส่งและเครื่องรับ โดยเฉพาะที่ ADC 0809 กับ DAC-08
3. ที่เครื่องรับให้สามารถให้อ่านพุทได้ เรียบเรียงขึ้นกว่าที่เป็นอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. อาจจะสามารถสร้างวงจรที่ทำหน้าที่เกี่ยวกับการทำให้เฟสของสัญญาณนาฬิกาของเครื่องส่ง และเครื่องรับ ตรงกัน ในการที่จะทำเป็น multi-channel ถ้าใช้ ADC 0809 จะทำได้เพียง 2 ช่อง(2-channel) เท่านั้นเอง (สำหรับ speech signal 3.4 KHz) เพราะ ADC 0809 นี้สามารถรับสัญญาณนาฬิกา ความถี่สูงสุดเพียง 1.280 KHz เท่านั้น และที่เข้าไปเพียงช่องเดียว(1-channel) ในโครงการนี้ใช้สัญญาณนาฬิกาความถี่ 596.5 KHz ดังนั้นถ้า ทำ 2 ช่อง (2-channel) ก็ต้องมีการแบ่งเวลา(time sharing) ไปให้แก่อีกช่องหนึ่งนั่นคือถ้าทำให้ได้อัตราการสุ่มตัวอย่าง(sampling rate) ของแต่ละช่องมีค่าเท่ากันที่ ทำไปในโครงการนี้ ต้องใช้สัญญาณนาฬิกาให้กับ ADC 0809 ที่มีค่าความถี่เป็น 2 เท่าของ 596.5 khz คือ 1,193 KHz แต่ถ้ามากกว่า 2 ช่อง (2-channel) แล้ว ADC 0809 จะทำให้อัตราการสุ่มตัวอย่าง มากกว่าหรือเท่ากับ 8,000 samples per second ไม่ได้

อัตราการสุ่มตัวอย่างถ้ายิ่งได้มากกว่า 8,000 samples per second ก็ยิ่งทำให้ได้จำนวนตัวอย่าง (sample) มากขึ้น ผลก็คือทำให้ได้เอาท์พุทที่ DAC -08 มีความระเอียดมากขึ้นความเพี้ยน(distortion) ของสัญญาณที่ได้ลดลง เมื่อเอาไปผ่านวงจร กรองผ่านความถี่ต่ำจะได้สัญญาณที่เรียบยิ่งขึ้นอีกด้วย

กิตติกรรมประกาศ

โครงการนี้สำเร็จลุล่วงได้ด้วยความช่วยเหลือจาก ผศ.ดร.กนก เจนจิระวงศ์เวช ที่ได้ให้คำแนะนำ , เอกสาร , หนังสือที่เป็นประโยชน์ และเป็นอาจารย์ที่ปรึกษาตลอดเวลา เวลาของการทำโครงการนี้ อีกทั้งเพื่อนที่ให้คำแนะนำ จึงใคร่ขอขอบพระคุณอาจารย์และเพื่อน ๆ ทุกท่านมา ณ ที่นี้

สุดท้ายนี้ขอขอบคุณเจ้าหน้าที่ ภาควิชาเทคโนโลยีอุตสาหกรรมทุกท่านที่ได้ให้ความสะดวกในการติดต่อกับภาควิชา เกี่ยวกับการทำโครงการนี้ด้วย

เจริญ มณีจันทร์

วิระพล พงษ์บริบูรณ์

ธันวาคม 2532



เอกสารอ้างอิง

1. เอมรศักดิ์ เหมกรรณ์ : " ระบบสื่อสารวิทยุไมโครเวฟ " ; สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 2524 , หน้า 257-270
2. สุรพงศ์ สุรบถโสภณ , " วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์ " , บริษัทซีเอ็ดยูเคชั่นจำกัด ฉบับที่ 85 2531 , หน้า 190-199
3. คู่มือ / เทียบเบอร์ ไอซี TTL บริษัท ซีเอ็ดยูเคชั่น จำกัด
4. PEYTON Z. PEEBLES, JR., Ph.D , " DIGITAL COMMUNICATION SYSTEMS " Prentice Hall , Inc. , pp. 12 - 135 , 1987
5. DAVID F. STOUT/MILTON KAUFMAN , " HANDBOOK OF OPERATIONAL AMPLIFIER CIRCUIT DESIGN" MCGRAW-HILL BOOK COMPANY , 1976
6. NATIONAL SEMICONDUCTOR CORPORATION " LINEAR DATABOOK 2 " 1988
7. THE TTL DATA BOOK FOR DESIGN ENGINEERS , TEXAS INSTRUMENT, 1983

ภาคผนวก ข้อมูลทางเทคนิคของวัสดุ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5404/7404 Hex Inverter

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package CIP MC CF	Device Type	Package CIP MC CF	Device Type	Package CIP MC CF	Device Type	Package CIP MC CF	Device Type	Package CIP MC CF
T.I.	SN54S04	J D	SN54H04	J D	SN54LS04	J D	SN54S04	J D	SN54L04	J D
FAIRCHILD	SN74S04	J D	SN74H04	J D	SN74LS04	J D	SN74S04	J D	SN74L04	J D
	F54S04, F54S04D	J D	F54H04, F54H04D	J D	F54LS04, F54LS04D	J D	F54S04, F54S04D	J D	F54L04, F54L04D	J D
MOTOROLA	MC74S04	J D	MC74H04	J D	MC74LS04	J D	MC74S04	J D	MC74L04	J D
	MC74S04	J D	MC74H04	J D	MC74LS04	J D	MC74S04	J D	MC74L04	J D
N.S.C.	DM74S04	J D	DM74H04	J D	DM74LS04	J D	DM74S04	J D	DM74L04	J D
	DM74S04	J D	DM74H04	J D	DM74LS04	J D	DM74S04	J D	DM74L04	J D
PHILIPS	N74S04	J D	N74H04	J D	N74LS04	J D	N74S04	J D	N74L04	J D
SIGNETICS	S54S04	J D	S54H04	J D	S54LS04	J D	S54S04	J D	S54L04	J D
	N74S04	J D	N74H04	J D	N74LS04	J D	N74S04	J D	N74L04	J D
SIEMENS	1N74S04	J D	1N74H04	J D	1N74LS04	J D	1N74S04	J D	1N74L04	J D
FUJITSU	74S04	J D	74H04	J D	74LS04	J D	74S04	J D	74L04	J D
HITACHI	HO74S04	J D	HO74H04	J D	HO74LS04	J D	HO74S04	J D	HO74L04	J D
MITSUBISHI	M55S04	J D	M55H04	J D	M55LS04	J D	M55S04	J D	M55L04	J D
NEC	74S04	J D	74H04	J D	74LS04	J D	74S04	J D	74L04	J D
TOSHIBA	74S04	J D	74H04	J D	74LS04	J D	74S04	J D	74L04	J D
	74S04	J D	74H04	J D	74LS04	J D	74S04	J D	74L04	J D

Electrical Characteristics SN54LS04/SN74LS04

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V _{CC}	TV	Operating power temperature range	SN54LS
Input voltage	TV	Storage temperature range	SN74LS


recommended operating conditions

	SN54LS04			SN74LS04			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current I _{OH}			-400			-400	μA
Low-level output current I _{OL}			4			4	mA
Operating free-air temperature T _a	-55		75	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS ¹	MIN	TYP ²	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.81	V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, I _{OH} = MAX, V _I = V _{IL} MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, I _{OL} = 4 mA, V _I = 2V		0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current ³	V _{CC} = MAX	54LS Family 74LS Family	-20 -20	-100 -100	mA
I _{CSH}	Supply current	V _{CC} = MAX	Total, outputs high	1.2	2.4	mA
I _{CSL}	Supply current	V _{CC} = MAX	Total, outputs low	3.6	6.6	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.4		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15 pF, R _L = 2 kΩ		9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15 pF, R _L = 2 kΩ		10	15	ns

Pin Assignments (Top View)



positive logic:
Y = X


Schematics (each gate)




CIRCUIT	R1	R2	R3	R4
'04	4k	10k	130	1k
'L04	40k	20k	150	12k

Input clamp diodes not on SN54LS04/SN74LS04 circuits.


'04, 'L04 CIRCUITS



'04 CIRCUIT



'H04 CIRCUIT



'L04 CIRCUIT

Resistor values shown are nominal and in ohms.

¹For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
²All typical values are at V_{CC} = 5V, T_a = 25°C.
³Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

5408 / 7408 Quadruple 2-Input Positive-AND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.	SN54S08 SN74S08										SN54LS08 SN74LS08					SN5408 SN7408					
FAIRCHILD	F1429 F1429D					F15408 F15408D					LS1429 LS1429D					F1429 F1429D					
MOTOROLA						MC3101 MC3101C															
N.S.C.						DM5408 DM7408					SN74LS08 SN74LS08					SN7408 SN7408					DM5408 DM7408
PHILIPS						N7408 N7408					N74LS08 N74LS08					N7408 N7408					
SIGNETICS						S5408 S7408										S5408 S7408					
SIEMENS																1C1081					
FUJITSU																					
HITACHI																HD7408 HD7408					
mitsubishi																M5308 M5308					
NEC																LS1081 LS1081					
TOSHIBA																TC7408 TC7408					

Electrical Characteristics SN54LS08 SN74LS08


absolute maximum ratings over operating free-air temperature range

Symbol	Parameter	SN54LS08	SN74LS08	UNIT
V _{CC}	Supply voltage	5.5	5.5	V
V _{OL}	Low-level output voltage	0.4	0.4	V
V _{OH}	High-level output voltage	2.7	2.7	V
I _{CC}	Supply current	10	10	mA
I _{OL}	Low-level output current	20	20	mA
I _{OH}	High-level output current	10	10	mA
I _{IS}	Short-circuit output current	-100	-100	mA
I _{CS}	Control current	10	10	mA
I _{CC1}	Supply current	10	10	mA
I _{CC2}	Supply current	10	10	mA
I _{CC3}	Supply current	10	10	mA
I _{CC4}	Supply current	10	10	mA


electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS*	MIN	TYP†	MAX	UNIT
V _{CC}	Supply voltage	5	5	5.5	V
V _{OL}	Low-level output voltage	0.4	0.4	0.5	V
V _{OH}	High-level output voltage	2.7	3.4	3.4	V
V _{OL}	Low-level output voltage	0.4	0.4	0.5	V
I _{OL}	Low-level output current	20	20	20	mA
I _{OH}	High-level output current	10	10	10	mA
I _{CS}	Control current	10	10	10	mA
I _{CC}	Supply current	10	10	10	mA
I _{CC1}	Supply current	10	10	10	mA
I _{CC2}	Supply current	10	10	10	mA
I _{CC3}	Supply current	10	10	10	mA
I _{CC4}	Supply current	10	10	10	mA
t _{PLH}	Propagation delay time (high to low)	8	15	15	ns
t _{PLL}	Propagation delay time (low to high)	10	20	20	ns


Pin Assignment (Top View)




Schematics (each gate)



5408 CIRCUIT



7408 CIRCUIT



7408 CIRCUIT

Resistor values shown are nominal and in ohms.

* For conditions shown as MIN or MAX, use the appropriate values specified under recommended operating conditions.

† At 100% duty cycle at V_{CC} = 5V, T_A = 25°C.

• Not more than one output should be shorted at a time, and for SN54S08/SN74S08, duration of output short circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5417/7417 Hex Buffer/Driver with Open-Collector High-Voltage Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL								
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package						
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF					
T.L.													SN5417	J	L										
FAIRCHILD													SN7417	J	L										
MOTOROLA													FM5417/FM5917	D	J										
N.S.C.													DM5417	J	L										
PHILIPS													DM7417	J	L										
SIGNETICS													N7417												
SIEMENS													SM417	F	J										
FUJITSU													N7417												
HITACHI													DM7417	J	L										
MITSUBISHI													DM7417	J	L										
NEC													DM7417	J	L										
TOSHIBA													TC7417	J	L										

Electrical Characteristics SN5417 SN7417

absolute maximum ratings over operating free-air temperature range

supply voltage V _{CC}	3V	Operating temperature range	SN5417	-55°C to 125°C
input voltage	5.5V	temperature range	SN7417	0°C to 70°C
output voltage (open-collector outputs)	15V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN5417				SN7417				UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	MIN	MAX	
supply voltage V _{CC}	4.5	5	5.5	4.5	5	5.5	4.5	5	V
input voltage (max) V _{IN}			15			15			V
output current I _O			8			8			mA
operating free-air temperature T _a			-55			125			°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V _{OH} High-level output voltage	V _{CC} = 5V, I _O = 0	2			V	
V _{OL} Low-level output voltage	V _{CC} = 5V, I _O = 0	0.1			V	
I _{OH} High-level output current	V _{CC} = 5V, V _{OL} = 2.0V			250	μA	
I _{OL} Low-level output current	V _{CC} = 5V, V _{OH} = 0.4V			0.7	mA	
I _{CC} Supply current	V _{CC} = 5V, V _I = 5.5V			1	mA	
I _{OH} High-level input current	V _{CC} = 5V, V _I = 2.0V			40	μA	
I _{IL} Low-level input current	V _{CC} = 5V, V _I = 0.4V			1.6	mA	
I _{CC} Supply current	V _{CC} = 5V			75	81	mA
I _{CC} Supply current	V _{CC} = 5V			21	30	mA
I _{CC} Supply current	V _{CC} = 5V			4	17	mA
t _{PLH} Propagator delay time low-to-high-level output	V _{CC} = 5V, C _L = 25pF, T _a = 25°C		6	16	ns	
t _{PHL} Propagator delay time high-to-low-level output	V _{CC} = 5V, C _L = 25pF, T _a = 25°C		7	20	ns	

Schematic (each gate)



17 CIRCUIT
Resistor values shown are nominal and in ohms.

Pin Assignment (Top View)



1. All dimensions shown are typical values. 2. All dimensions are in millimeters. 3. All dimensions are in inches. 4. All dimensions are in millimeters. 5. All dimensions are in inches.

5421/7421 Dual 4-Input Positive-AND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.					SN54-21				SN54LS21											
FAIRCHILD					SN74-21				SN74LS21											
MOTOROLA					MC1421				MC14LS21											
N.S.C.					DM54-21				DM54LS21											
PHILIPS					7421				74LS21											
SIGNETICS					54-21				54LS21											
SIEMENS					574-21				574LS21											
FUJITSU					M54-21				M54LS21											
HITACHI					5421				54LS21											
MITSUBISHI					5421				54LS21											
NEC					5421				54LS21											
TOSHIBA					5421				54LS21											

Electrical Characteristics SN54LS21 SN74LS21

absolute maximum ratings over operating free-air temperature range			
supply voltage V _{CC}	TV	Duration: non-repetitive	SN54LS21: -0.5V to 12V SN74LS21: 0V to 10V
input voltage	TV	Duration: non-repetitive	SN54LS21: -0.5V to 12V SN74LS21: 0V to 10V
output voltage	TV	Duration: non-repetitive	SN54LS21: -0.5V to 12V SN74LS21: 0V to 10V


recommended operating conditions

	SN54LS21			SN74LS21		
	MIN	MAX	UNIT	MIN	MAX	UNIT
supply voltage V _{CC}	4.5	5.5	V	4.5	5.5	V
input voltage	-0.5	10	V	-0.5	10	V
output voltage	-0.5	10	V	-0.5	10	V
operating free-air temperature T _a	-55	125	°C	-55	125	°C

electrical characteristics over recommended operating free-air temperature range



PARAMETER	TEST CONDITIONS†	MIN	TYP	MAX	UNIT
V _{OH}	High-level output voltage	2			V
V _{OL}	Low-level output voltage	0.1		0.2	V
I _{OH}	High-level output current	-10			mA
I _{OL}	Low-level output current	10			mA
I _{CC}	Supply current	0.5			mA
t _{PLH}	Propagation delay time, low-to-high	10			ns
t _{PHL}	Propagation delay time, high-to-low	10			ns

Pin Assignments (Top View)



positive logic
V=ABCD
NC=No internal connection

Schematics (each gate)



Resistor values shown are nominal and in ohms

† For conditions shown as MIN or MAX, use the appropriate number specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_a = 25°C.
§ For more than one output, should be started at t = 0, and the SN54LS21 and SN74LS21 duration of output short circuit should not exceed one second.

5425/7425 Dual 4-Input Positive-NOR Gate with Strobe

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package C P M ICF		Device Type	Package C P M ICF		Device Type	Package C P M ICF		Device Type	Package C P M ICF		Device Type	Package C P M ICF	
T.I.										SN5425	IC				
FAIRCHILD										SN7425	IC				
MOTOROLA										FM5425, M5425	IC				
N.S.C.										SN7425	IC				
PHILIPS										DM5425	IC				
SIGNETICS										DM7425	IC				
SIEMENS										DL7425	IC				
FUJITSU										FLM521	IC				
HITACHI															
mitsubishi										MO7425	IC				
NEC										MS3275	IC				
TOSHIBA															

Electrical Characteristics SN5425 SN7425

Absolute maximum ratings over operating free-air temperature range

Supply voltage V_{CC}	7V	Continuous Power Temperature Range	25°C	-55°C to 125°C
Input voltage	5.5V	Storage Temperature Range	0°C to 175°C	PC to MC
Output voltage	5.5V	Storage Temperature Range	-55°C to 125°C	


recommended operating conditions

PARAMETER	SN5425		SN7425		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage V_{CC}	4.5	5	4.5	5	V
Maximum output current I_{OL}		16		16	mA
Low-level output voltage V_{OL}		0.4		0.4	V
Output current I_{OL}		16		16	mA
Operating temperature T_A	-55	125	-55	125	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V_{IH}	minimum input voltage		2		V	
V_{IL}	maximum input voltage			0.8	V	
V_{I1}	100% input voltage	$V_{CC}-MAX$		-1.5	V	
V_{OH}	minimum output voltage	$V_{CC}-MAX$		2.4	V	
V_{OL}	low-level output voltage	$V_{CC}-MAX$		0.4	V	
I_{IH}	input current at maximum input voltage	$V_{CC}-MAX$		1	mA	
I_{IH}	High-level input current	Data inputs		40	µA	
I_{IH}	input current	Strobe of 75		160	µA	
I_{IL}	Low-level input current	Data inputs		-1.6	mA	
I_{IL}	input current	Strobe of 75		-6.4	mA	
I_{OS}	Short-circuit output current †	$V_{CC}-MAX$	54 Family	-20	-55	mA
I_{OCH}	Supply current	$V_{CC}-MAX$	Total outputs high	8	16	mA
I_{OCL}	Supply current	$V_{CC}-MAX$	Total outputs low	10	19	mA
I_{CC}	Supply current	$V_{CC}-5V$	Average per gate (50% duty cycle)	2.25	µA	
t_{PLH}	Propagation delay time low-to-high-level output	$V_{CC}-5V$, $T_A=25°C$		13	22	ns
t_{PHL}	Propagation delay time high-to-low-level output	$C_L=15pF$, $R_L=400Ω$		8	15	ns


Schematic (each gate)



†25°C CIRCUIT

Resistor values shown are nominal and in ohms.

Pin Assignment (Top View)



† For conditions shown as MIN or MAX use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at $V_{CC}=5V$, $T_A=25°C$
 ††† See more than one output should be specified at a time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5427/7427 Triple 3-Input Positive-NOR Gate

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
		C	P		C	P		C	P		C	P		C	P
TTL							SN54LS27	JG	W	SN5427	JG	W			
FAIRCHILD							SN74LS27	JG	W	SN7427	JG	W			
MOTOROLA							MM54LS27/MSLS27	IG	W	FM5427/FM5927	IG	W			
							MC54LS27/MC74LS27	IK	M	FC7427/FC9N27	IK	M			
N.S.C.							SN74LS27	IP	G	SN7427	IP	G			
PHILIPS							DM54LS27	Q		DM5427	Q				
							DM74LS27	G		DM7427	G				
SIEMENS							N74LS27	J		N7427	J				
							N74LS27	AC		N7427	AC				
FUJITSU										FLM621	C				
HITACHI															
MITSUBISHI							MD74LS27	IP		MD7427	IP				
NEC							MSLS27	IP		MS277	IP				
							74LS27	QJ							
TOSHIBA															

Electrical Characteristics SN54LS27-SN74LS27

absolute maximum ratings over operating free-air temperature range

supply voltage	V _{CC}	Operating level	SN54LS	-0.5V to 1.8V
input voltage	V _I	Intermittent level	SN74LS	0V to 1.8V
output voltage	V _O	Storage temperature range		-65 to 175


recommended operating conditions

PARAMETER	SN54LS27			SN74LS27			UNIT
	MIN	TYP	MAX	MIN	TYP	MAX	
supply current I _{CC}	0	0	1.5	0	0	1.5	mA
output current I _{OL}			4			4	mA
propagation delay t _{pd}			15			8	nS

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
High-level input voltage		2			V
Low-level input voltage				0.8	V
Input clamp voltage	V _{CC} = MIN, I _I = -18 mA			-5	V
High-level output voltage	V _{CC} = MIN, V _O = V _I , I _{OL} = MAX	2.7	3.4		V
Low-level output voltage	V _{CC} = MIN, V _O = 2V, I _{OL} = 4 mA		0.25	0.4	V
Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V			8.1	mA
High-level input current	Data inputs, V _{CC} = MAX, V _I = 2.7V			20	µA
Low-level input current	Data inputs, V _{CC} = MAX, V _I = 0.4V			-0.4	mA
Short-circuit output current I _{OC}	V _{CC} = MAX, I _{OL} = I _{OC}	-20		-100	mA
Supply current	V _{CC} = MAX, Total outputs high		2.8	4	mA
Standby current	V _{CC} = MAX, Total outputs low		3.4	6.3	mA
Supply current	V _{CC} = 5V, Average of both, 50% duty cycle		0.9		mA
Propagation delay time low-to-high output	V _{CC} = 5V, T _A = 25°C		10	15	nS
Propagation delay time high-to-low output	C _L = 15 pF, R _L = 75Ω		10	15	nS

Pin Assignment (Top View)




positive logic
1-2187C

Schematics (each gate)



The portion of the schematic within the dashed lines is repeated for the C input of the 27.

27 CIRCUIT



The portion of the schematic within the dashed lines is repeated for the C input of the LS27.

LS27 CIRCUIT

Resistor values shown are nominal and in ohms.

† If conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
• Test more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีใดๆ

5473/7473 Dual J-K Master-Slave Flip-Flop with Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54LS73/SN74LS73A


Absolute maximum ratings over operating free-air temperature range	
Supply voltage V _{CC}	TV
Input voltage	1.5V
Output current (continuous)	SN54LS73: I _{OL} = I _{OH} = 16mA SN74LS73A: I _{OL} = I _{OH} = 8mA
Storage temperature range	-55°C to 125°C

Recommended operating conditions	
Supply voltage V _{CC}	5V
Input voltage	0V to 5V
Output current (continuous)	SN54LS73: I _{OL} = I _{OH} = 16mA SN74LS73A: I _{OL} = I _{OH} = 8mA
Operating temperature range	0°C to 70°C

Electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH} High-level input voltage		2			V
V _{IL} Low-level input voltage				0.8	V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -10mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _I = 2V, V _I = 0.4V, I _O = MAX	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _I = 2V, V _I = 0.4V, I _O = MAX	0.25	0.4		V
I _I Input current at maximum output voltage	D, J, K, Clear			0.1	mA
	Present	V _{CC} = MAX, V _I = 7V		-0.3	mA
	Close			0.3	mA
I _{IH} High-level input current	D, J, K, Clear			20	μA
	Present	V _{CC} = MAX, V _I = 2.7V		60	μA
	Close			60	μA
I _{IL} Low-level input current	D, J, K, Clear			-0.4	mA
	Present	V _{CC} = MAX, V _I = 0.4V		-0.8	mA
	Close			-0.8	mA
I _{OS} Short-circuit output current (Series 54LS)	V _{CC} = MAX	-20		100	mA
I _{CC} Supply current (Average per flip-flop)	V _{CC} = MAX, See Note 1		6	6	mA
f _{max} Maximum clock frequency			30	45	MHz
t _{PLH} Prop delay (prop) or delay (as appropriate) to 0 or 1	V _{CC} = 5V, T _A = 25°C, C _L = 150 pF, R _L = 2kΩ		15	70	ns
t _{PHL} Prop delay (prop) or delay (as appropriate) to 0 or 1	V _{CC} = 5V, T _A = 25°C, C _L = 150 pF, R _L = 2kΩ		15	20	ns


Pin Assignment (Top View)



Function Tables

73 M73, L73 (See Note 2)						LS73 (See Note 2)					
INPUTS			OUTPUTS			INPUTS			OUTPUTS		
CLEAR	CLOCK	J K	Q	Q-bar		CLEAR	CLOCK	J K	Q	Q-bar	
L	X	X X	L	L	H	L	X	X X	L	L	H
H	J	L L	0	0		H	J	L L	0	0	
H	J	L H	L	L		H	J	L H	L	L	
H	J	H L	L	H		H	J	H L	L	H	
H	J	H H	L	H	TOGGLE	H	J	H H	L	H	TOGGLE

Functions: Block Diagrams



NOTES: 1. with all outputs open, I_{CC} is measured with the 0 and 0 inputs high.
 At the time of measurement, the clock input is grounded.
 2. H = high level (steady state), L = low level (steady state), Z = transition from high to low level.
 J = high-level pulse, data inputs should be held constant when changing data is transferred to output or the falling edge of the clock.
 Q₀ = the level of Q before the indicated input conditions were assumed.
 TOGGLE: Each output changes to the complement of its previous value each active transition (pulse) of the clock.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทาง
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TTL
MSI

TYPES SN5475, SN5477, SN54L75, SN54L77,
SN7475, SN7477, SN74L75, SN74L77
4-BIT BISTABLE LATCH

BULLETIN NO. DLS 7211851 DECEMBER 1972

logic

FUNCTION TABLE
(Each Latch)

INPUTS		OUTPUTS	
D	G	Q	\bar{Q}
L	H	L	H
H	H	H	L
X	L	Q_0	\bar{Q}_0

H = high level, L = low level, X = irrelevant
 Q_0 = the level of Q before the high-to-low transition of G


description

These latches are ideally suited for use as temporary storage for binary information between processing units and input/output or indicator units. Information present at a data (D) input is transferred to the Q output when the enable (G) is high and the Q output will follow the data input as long as the enable remains high. When the enable goes low, the information (that was present at the data input at the time the transition occurred) is retained at the Q output until the enable is permitted to go high.

The 75 and L75 feature complementary Q and \bar{Q} outputs from a 4-bit latch, and are available in various 16 pin packages. For higher component density applications, the 77 and L77 4-bit latches are available in 14 pin flat packages.


These circuits are completely compatible with all popular TTL or DTL families. All outputs are diode-clamped to minimize transmission-line effects and simplify system design. Series 54 and 54L devices are characterized for operation over the full military temperature range of -55°C to 125°C ; Series 74 and 74L devices are characterized for operation from 0°C to 70°C .

75...J, N, OR W PACKAGE
L75...J OR N PACKAGE
(TOP VIEW)



logic: see function table

77...W PACKAGE
L77...T PACKAGE
(TOP VIEW)



logic: see function table

NC—No internal connection


absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	5
Input voltage	5
Intermittent voltage (see Note 2)	5
Operating free-air temperature range: SN54*, SN54L* Circuits	-55°C to 125°C
SN74*, SN74L* Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C


NOTES: 1. Voltage values, except intermittent voltage, are with respect to network ground terminal.
2. This is the voltage between two emitters of a multiple-emitter input transistor.

TYPES SN5475, SN5477, SN54L75, SN54L77,
SN7475, SN7477, SN74L75, SN74L77
4-BIT BISTABLE LATCHES

Functional block diagram (each latch)



Schematic (each latch)



NOMINAL RESISTOR VALUES

RESISTOR	75, 77	L75, L77
R1	130 Ω	260 Ω
R2	4 k Ω	8 k Ω
R3	1.6 k Ω	3.2 k Ω
R4	2.5 k Ω	5 k Ω
- R5	1 k Ω	2 k Ω

TEXAS INSTRUMENTS
INCORPORATED

HOME OFFICE: BOX 5012 • DALLAS, TEXAS 75207

TYPES SN5475, SN5477, SN7475, SN7477

4-BIT BISTABLE LATCHES

recommended operating conditions

	SN5475, SN5477			SN7475, SN7477		
	MIN	NOM	MAX	MIN	NOM	MAX
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25
High-level output current, I_{OH}			-400			-400
Low-level output current, I_{OL}			16			16
Width of enabling pulse, t_w	20			20		
Setup time, t_{setup}	20			20		
Operating free-air temperature, T_A	-55	125	0			70

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS ¹	MIN	TYP ²	MAX
V_{IH}	High-level input voltage		2		
V_{IL}	Low-level input voltage				0.8
V_I	Input clamp voltage				-1.5
V_{OH}	High-level output voltage	$V_{CC} = \text{MIN.}$, $I_I = -12 \text{ mA}$			
V_{OL}	Low-level output voltage	$V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V}$, $V_{IL} = 0.2 \text{ V}$, $I_{OH} = -400 \mu\text{A}$	2.4	3.4	
I_I	Input current at maximum input voltage	$V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V}$, $V_{IL} = 0.8 \text{ V}$, $I_{OL} = 16 \text{ mA}$	0.2	0.4	
I_{IH}	High-level input current	$V_{CC} = \text{MAX.}$, $V_I = 2.4 \text{ V}$			20
I_{IL}	Low-level input current	$V_{CC} = \text{MAX.}$, $V_I = 0.4 \text{ V}$			-460
I_{CS}	Short-circuit output current ³	$V_{CC} = \text{MAX.}$			-6.4
I_{CC}	Supply current	$V_{CC} = \text{MAX.}$, See Note 3			32

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.

² All typical values are at $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ \text{C}$.

³ Not more than one output should be shorted at a time.

NOTE 3. I_{CC} is tested with all inputs grounded and all outputs open.

switching characteristics, $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ \text{C}$

PARAMETER ¹	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX
t_{PLH}	D	Q	$C_L = 15 \text{ pF}$, $R_L = 400 \Omega$, See Figure 1		16	30
t_{PHL}		Q			14	25
t_{PLH}^{\dagger}	D	\bar{Q}			24	40
t_{PHL}^{\dagger}		\bar{Q}			7	15
t_{PLH}	G	Q			16	30
t_{PHL}		Q			7	15
t_{PLH}^{\dagger}	G	\bar{Q}		16	30	
t_{PHL}^{\dagger}		\bar{Q}		7	15	

¹ t_{PLH} = propagation delay time, low-to-high-level output

² t_{PHL} = propagation delay time, high-to-low-level output

³ These parameters are not applicable for the SN5477 and SN7477.

TYPES SN54L75, SN54L77, SN74L75, SN74L77 4-BIT BISTABLE LATCHES

Recommended operating conditions

PARAMETER	SN54L75, SN54L77			SN74L75, SN74L77			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
V _{CC}	4.5	5	5.5	4.75	5	5.25	V
Output current, I _{OH}			-200			-200	μA
Output current, I _{OL}			8			8	mA
Setup pulse, t _{su}	100			100			ns
Storage temperature, T _A	40			40			ns
	-55		125	0		70	°C

Electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS ¹	MIN	TYP	MAX	UNIT	
High-level input voltage			2			V	
Low-level input voltage					0.8	V	
Output clamp voltage		V _{CC} = MAX, I _I = -12 mA			-1.5	V	
High-level output voltage		V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = -200 μA	2.4	3.4		V	
Low-level output voltage		V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.6 V, I _{OL} = 8 mA		0.2	0.4	V	
High-level data or enable input voltage		V _{CC} = MAX, V _I = 5.5 V				mA	
High-level input current	D input	V _{CC} = MAX, V _I = 2.4 V			40	μA	
	G input				80		
Low-level input current	D input	V _{CC} = MAX, V _I = 0.4 V			-16	μA	
	G input				-32		
High-level output current ²		V _{CC} = MAX	SN54L ⁷		-10	-26	mA
			SN74L ⁷		-8	-28	mA
Low-level output current ²		V _{CC} = MAX	SN54L ⁷		16	23	mA
		See Note 3	SN74L ⁷		16	27	mA

¹ Conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device.

² V_{CC} = 5 V, T_A = 25°C.

³ More than one output should be shorted at a time.

⁴ V_{CC} is tested with all inputs grounded and all outputs open.

Switching characteristics, V_{CC} = 5 V, T_A = 25°C, N = 10

PARAMETER ¹	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH}	D	O	C _L = 15 pF, R _L = 800 Ω, See Figure 1		32	60	ns
t _{PHL}					26	50	
t _{PLH} ²	D	O			48	80	ns
t _{PHL} ²					14	30	
t _{PLH}	G	O			32	60	ns
t _{PHL}					14	30	
t _{PLH} ³	G	O			32	60	ns
t _{PHL} ³					14	30	

¹ t_{PLH} = propagation delay time, low-to-high-level output


² t_{PHL} = propagation delay time, high-to-low-level output

³ t_{PLH}³ and t_{PHL}³ parameters are not applicable for the SN54L77 and SN74L77.

TYPES SN5475, SN5477, SN54L75, SN54L77,
SN7475, SN7477, SN74L75, SN74L77
4-BIT BISTABLE LATCHES

switching characteristics†

PARAMETER MEASUREMENT INFORMATION



- NOTES: A. The pulse generators have the following characteristics: $Z_{out} \approx 50 \Omega$; for pulse generator A, $PRR \leq 500 \text{ kHz}$; for pulse generator B, $PRR \leq 1 \text{ MHz}$. Positions of D and G input pulses are varied with respect to each other to verify setup times.
B. C_L includes probe and jig capacitance.
C. All diodes are 1N3064.
D. When measuring propagation delay times from the D input, the corresponding G input must be held high.

†Complementary \bar{Q} outputs are on the '75 and 'L75 only.

FIGURE 1

TYPES SN5490A, SN5492A, SN5493A, SN54L90, SN54L93,
SN7490A, SN7492A, SN7493A, SN74L90, SN74L93
DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

BULLETIN NO. DLS 7211807, DECEMBER 1972

'90A, 'L90 ... DECADE COUNTERS

'92A ... DIVIDE-BY-TWELVE
COUNTER

'93A, 'L93 ... 4-BIT BINARY
COUNTERS


description

Each of these monolithic counters contains four master-slave flip-flops and additional gating to provide a divide-by-two counter and a three-stage binary counter for which the count cycle length is divide-by-five for the '90A and 'L90, divide-by-six for the '92A, and divide-by-eight for the '93A and 'L93.

All of these counters have a gated zero reset and the '90A and 'L90 also have gated set-to-nine inputs for use in BCD nine's complement applications.


To use their maximum count length (decade, divide-by-twelve, or four-bit binary) of these counters, the B input is connected to the Q_A output. The next count pulses are applied to input A and the outputs are as described in the appropriate function table. A symmetrical divide-by-ten count can be obtained from the '90A or 'L90 counters by connecting the Q_D output to the A input and applying the input count to the B input which gives a divide-by-ten square wave at output Q_A.

'90A ... J, N, OR W PACKAGE
'L90 ... J, N, OR T PACKAGE
(TOP VIEW)




positive logic: see function tables

'92A ... J, N, OR W PACKAGE
(TOP VIEW)




'93A ... J, N, OR W PACKAGE
(TOP VIEW)



positive logic: see function tables




'L93 ... J, N, OR T PACKAGE
(TOP VIEW)



NC=No connection permitted

TYPES	TYPICAL POWER DISSIPATION
'90A	145 mW
'L90	20 mW
'92A, '92A	130 mW
'L93	16 mW

functional block diagrams



dynamic input activates by transition from a high level to a low level.

The J and K inputs shown without connection are for reference only and are functionally at a high level.

TYPES SN5490A, SN5492A, SN5493A, SN54L90, SN54L93, SN7490A, SN7492A, SN7493A, SN74L90, SN74L93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

schematics of inputs and outputs

'90A, 'L90
COUNT SEQUENCE
(See Note A)

OUTPUT			
Q _D	Q _C	Q _B	Q _A
0	L	L	L
1	L	L	H
2	L	H	L
3	L	H	H
4	H	L	L
5	H	L	H
6	H	H	L
7	H	H	H
8	L	L	L
9	L	L	H


'90A, 'L90
BI-QUINARY (5 2)
(See Note B)

COUNT	OUTPUT			
	Q _A	Q _D	Q _C	Q _B
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	H	L	L	L
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L


'90A, 'L90

RESET/COUNT FUNCTION TABLE					
RESET INPUTS				OUTPUT	
R ₀ (1)	R ₀ (2)	R ₀ (1)	R ₀ (2)	Q _D	Q _C Q _B Q _A
H	H	L	X	L	L L L L
H	H	X	L	L	L L L L
X	X	H	H	L	L L H
X	L	X	L	L	COUNT
L	X	L	X	L	COUNT
L	X	X	L	L	COUNT
X	L	L	L	L	COUNT


'90A, '92A, '93A




'L90, 'L93



'L93



'90A, '92A, '93A, 'L90, 'L93



'92A
COUNT SEQUENCE
(See Note C)

OUTPUT			
Q _D	Q _C	Q _B	Q _A
0	L	L	L
1	L	L	H
2	L	L	L
3	L	L	H
4	L	H	L
5	L	H	H
6	H	L	L
7	H	L	H
8	H	L	L
9	H	L	H
10	H	H	L
11	H	H	H

'92A, 'L93
COUNT SEQUENCE
(See Note C)

COUNT	OUTPUT			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

'92A, '93A, 'L93

RESET/COUNT FUNCTION TABLE				
RESET INPUTS		OUTPUT		
R ₀ (1)	R ₀ (2)	Q _D	Q _C	Q _B Q _A
H	H	L	L	L L
L	X	L	L	COUNT
X	L	L	L	COUNT

- A. Output Q_A is connected to input E for ECD count.
- B. Output Q_D is connected to input A for bi-quinary count.
- C. Output Q_A is connected to input B.
- D. H = high level, L = low level, X = irrelevant

TYPES SN5490A, SN5492A, SN5493A, SN7490A, SN7492A, SN7493A DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)
Input voltage
Interemitter voltage (see Note 2)
Operating free-air temperature range: SN5490A, SN5492A, SN5493A
SN7490A, SN7492A, SN7493A
Storage temperature range

- NOTES
1. Voltage values, except interemitter voltage, are with respect to network ground terminal.
 2. This is the voltage between two emitters of a multiple-emitter transistor. For these circuits, this rating applies between inputs, and for the 90A circuit, it also applies between the two R_B inputs.

recommended operating conditions

	SN5490A, SN5492A, SN5493A			SN7490A, SN7492A, SN7493A		
	MIN	NOM	MAX	MIN	NOM	MAX
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25
High-level output current, I_{OH}	-800			-800		
Low-level output current, I_{OL}	16			16		
Count frequency, f_{COUNT} (see Figure 1)	A input	0	20	0	20	20
	B input	0	16	0	16	16
Pulse width	A input	15		15		
	B input	15		30		
Reset inactivestate setup, t_{setup}	15			15		
Cumulative free-air temperature, T_A	-55			125		

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	90A			92A			93A		
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX
V_{IH} High-level input voltage		2			2			2		
V_{IL} Low-level input voltage				0.8			0.8			0.8
V_I Input ramp voltage	$V_{CC} = \text{MIN}, I_I = -12 \text{ mA}$			-1.5			-1.5			-1.5
V_{OH} High-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -800 \mu\text{A}$	2.4	3.4		2.4	3.4		2.4	3.4	
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 16 \text{ mA}$		0.2	0.4		0.2	0.4		0.2	0.4
I_I Input current at maximum input voltage	$V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$			1			1			1
I_H High-level input current	Any reset			40			40			40
	A input	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		80	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		80	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		80
	B input	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		120	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		120	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		60
I_L Low-level input current	Any reset	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-1.6	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-1.6	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-1.6
	A input	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-3.2	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-3.2	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-3.2
	B input	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-4.8	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-4.8	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-3.2
I_{SC} Short-circuit output current ²	$V_{CC} = \text{MAX}$	SN54 ³	-20	-57	-20	-57	-20	-57	-20	-57
		SN74 ³	-18	-57	-18	-57	-18	-57	-18	-57
I_C Supply current	$V_{CC} = \text{MAX}$, See Note 3		29	42		26	39		26	39

conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$.

more than one output should be shorted at a time.

tests are tested at $I_{OL} = 16 \text{ mA}$ plus the limit value for I_{IL} for the B input. This permits driving the B input while maintaining high stability.


NOTE 3: I_{CC} is measured with all outputs open, both R_B inputs grounded following momentary connection to 4.5 V, and all other grounded.

TYPES SN5490A, SN5492A, SN5493A, SN7490A, SN7492A, SN7493A DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

Timing characteristics, $V_{CC} = 5\text{ V}$, $T_A = 25^\circ\text{C}$

PARAMETER*	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'90A			'92A			'93A			UNIT
				MIN.	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
f _{max}	A	O _A	C _L = 15 pF, R _L = 400 Ω, See Figure 1	27	42		27	42		32	42		MHz
	B	O _P					16			16			
t _{PLH}	A	O _A		10	16		10	16		10	16		ns
t _{FHL}	A	O _A		12	18		12	18		12	18		
t _{PLH}	A	O _D		32	48		32	48		46	70		ns
t _{FHL}	A	O _D		34	50		34	50		46	70		
t _{PLH}	B	O _B		10	16		10	16		10	16		ns
t _{FHL}	B	O _B		14	21		14	21		14	21		
t _{PLH}	B	O _C		21	32		10	16		21	32		ns
t _{FHL}	B	O _C		23	35		14	21		23	35		
t _{PLH}	B	O _D		21	32		21	32		34	51		ns
t _{FHL}	B	O _D		23	35		23	35		34	51		
t _{PLH}	Set-to-0	Any	26	40		26	40		25	40		ns	
t _{FHL}	Set-to-0	O _A , O _D	19	30									
t _{PLH}		O _E , O _C	20	34								ns	

- * f_{max} = MAX COUNT frequency
- * t_{PLH} = Propagation delay time, low to high level output
- * t_{FHL} = Propagation delay time, high to low level output



54107/74107 Dual J-K Master-Slave Flip-Flop with Clear

	Schottky TTL					High-Speed TTL					Low-Power Schottky TTL					Standard TTL					Low-Power TTL									
	Device Type	Package				Device Type	Package				Device Type	Package				Device Type	Package				Device Type	Package								
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF					
T.I.																														
FAIRCHILD																														
MOTOROLA																														
N.S.C.																														
PHILIPS																														
SIGNETICS																														
SIEMENS																														
FUJITSU																														
HTACHI																														
MITSUBISHI																														
NEC																														
TOSHIBA																														


Electrical Characteristics SN54LS107/SN74LS107

absolute maximum ratings over operating free-air temperature range			
Supply voltage V _{CC}	TV	Operating temperature	SN54LS -55°C to 125°C
Input voltage	TV		SN74LS 0°C to 100°C
Storage temperature range -55°C to 150°C			
recommended operating conditions			
	SN54LS107	SN74LS107	UNIT
Supply voltage, V _{CC}	4.5	5	V
High-level output current, I _{OH}	-400		mA
Low-level output current, I _{OL}	4		mA
Setup time, t _s	20	20	ns
Hold time, t _h	20	20	ns
Input rise time, t _r	20	20	ns
Input fall time, t _f	20	20	ns
Operating temperature T _A	-55	125	°C

Electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage	2			V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-18mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} =MIN, V _I =2V, V _{OL} =0.5V, I _{OH} =MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _I =2V, V _{IH} =0.5V, I _{OL} =4mA	0.25	0.4	V
I _I	Input current at: - D, J, K - Clear - Preset - Clock	V _{CC} =MAX, V _I =7V		0.1 0.2 0.3 0.4	mA
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.7V		20 60 60 80	µA
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.5V		-0.8 -0.8 -0.8	mA
I _{OS}	Short-circuit output current	V _{CC} =MAX		-20 -20	mA
I _{CC}	Supply current (Average per flip-flop)	V _{CC} =MAX. See Note 1		4	mA
f _{max}	maximum clock frequency	V _{CC} =5V, T _A =25°C, C _L =150pF, R _L =2kΩ	20	45	MHz
t _{PLH}	from clear, Preset or clock to 0 or 1			15	ns
t _{PHL}				15	ns


Pin Assignment (Top View)



Function Table

Q ₁	Q ₂	J	K	Q	Q̄
0	0	0	0	0	1
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	1	1	0

Functional Block Diagram



NOTES: 1. With all outputs open, I_{CC} is measured with the Q and Q̄ outputs high in turn. At the time of measurement, the clock must be grounded.
 2. High level (steady state), L=low level (steady state), X=irrelevant, Δ=transition from high to low level.
 Q0=the level of Q before the indicated initial conditions were established.
 TOGGLE: Each output changes to the complement of its previous level on each active transition (pulse) of the clock.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC}=5V, T_A=25°C.
 § Not more than one output should be shorted at a time.
 ¶ t_{PLH}=Propagation delay time, low to high-level output.
 †† t_{PHL}=Propagation delay time, high to low-level output.
 * The arrow indicates the edge of the clock pulse used for reference: † for the rising edge, †† for the falling edge.
 ‡‡ ไม่ว่าการณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54121/74121 Monostable Multivibrator with Schmitt-Trigger Input

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF
TTL							SN54121	DIP	SN54121	DIP
FAIRCHILD							SN74121	DIP	SN74121	DIP
MOTOROLA							MC14121	DIP	MC14121	DIP
NSC							74121	DIP	74121	DIP
PHILIPS							74121	DIP	74121	DIP
SIGMETICS							74121	DIP	74121	DIP
SEVENS							74121	DIP	74121	DIP
FUJITSU							74121	DIP	74121	DIP
TECH							74121	DIP	74121	DIP
WESTBUSH							74121	DIP	74121	DIP
NEC							74121	DIP	74121	DIP
TOSEBA							74121	DIP	74121	DIP

Electrical Characteristics SN54S121 SN74S121

absolute maximum ratings over operating free-air temperature range

Supply Voltage	±18	Supply Current	±100
Input Voltage	±18	Output Current	±100
Storage Temperature	-55 to 125	Power Dissipation	1000


recommended operating conditions

V _{CC}	5	V _I	0 to 5	V _O	0 to 5
I _{CC}	10	I _I	1	I _O	10
T _A	-55 to 125	f _{max}	100		

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS ¹	MIN	TYP	MAX	UNIT	
Positive-going threshold voltage	V _{CC} = MIN, A input	1.4	2	2.5	V	
Negative-going threshold voltage	V _{CC} = MIN, A input	0.8	1.4	2	V	
Positive-going threshold voltage	V _{CC} = MIN, B input	1.55	2	2.5	V	
Negative-going threshold voltage	V _{CC} = MIN, B input	0.8	1.35	2	V	
Input clamp voltage	V _{CC} = MIN, I _{IN} = -12mA	-1.5			V	
High-level output voltage	V _{CC} = MIN, I _{OH} = MAX	2.4	3.4	5	V	
Low-level output voltage	V _{CC} = MIN, I _{OL} = MAX	0.2	0.4	0.5	V	
Input current at maximum input voltage	V _{CC} = MAX, V _I = 5V			1	mA	
High-level input current	V _{CC} = MAX, V _I = 5V, A1 or A2			80	μA	
High-level input current	V _{CC} = MAX, V _I = 5V, B			80	μA	
Low-level input current	V _{CC} = MAX, V _I = 0.4V, A1 or A2			-1.6	mA	
Low-level input current	V _{CC} = MAX, V _I = 0.4V, B			-3.2	mA	
Short-circuit output current ²	V _{CC} = MAX	54 Family	-20	-55	mA	
		74 Family	-18	-55	mA	
		Quadrant	13	25	mA	
		Tripped	23	40	mA	
Supply current	V _{CC} = MAX			45	mA	
Propagation delay time, low-to-high level 0 output from either A input	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 600Ω		35	55	ns	
Propagation delay time, low-to-high level 0 output from B input			40	60	ns	
Propagation delay time, high-to-low level 0 output from either A input			40	65	ns	
Propagation delay time, high-to-low level 0 output from B input			40	65	ns	
Pulse width obtained using external timing resistor	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 600Ω		70	110	150	ns
Pulse width obtained with zero timing capacitance			30	50	ns	
Pulse width obtained using external timing resistor	C _T = 100pF, R _T = 10kΩ		600	700	800	ns
	C _T = 1μF, R _T = 10kΩ		6	7	8	μs

Pin Assignment (Top view)




NC = No internal connection
 120 pF, R_L = 2kΩ NOM
 L12 = R_L = 6kΩ NOM

Function Table

(121, 74121, See Note 1)

INPUTS		OUTPUTS	
A1	A2	B	Q
L	L	L	H
L	L	H	L
L	H	L	L
L	H	H	L
H	L	L	L
H	L	H	L
H	H	L	L
H	H	H	L

Schematics of inputs and outputs



NOTES: A H = high level (steady state), L = low level (steady state), T = transition from low to high level, Δ = transition from high to low level, Δ₀ = high-level pulse, T₀ = low-level pulse, Δ = transient (with output transitions)
 B To use the external timing resistor connect R_T to V_{CC}
 C An external timing capacitor may be connected between C_T (pin 10) and R_T/C_T
 D For accurate repeatable pulse widths, connect an external resistor between R_L/C_L and V_{CC} with R_L approximately
 E To obtain square pulse widths, connect external delay resistor between R_L or R_L/C_L and V_{CC}

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
² All typical values are at V_{CC} = 5V, T_A = 25°C.
³ Not more than one output should be enabled at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ขอเผยแพร่ให้วงใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54123/74123 Dual Retriggerable Monostable Multivibrator with Clear


	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
			C	P			M	CF			C	P			M	CF			C	P	M	CF
T.I.									SN54LS123	J	Q	WD	SN54123	J	Q	WD	SN54L123	J	Q	WD		
FAIRCHILD									SN74LS123	J	Q	ND	SN74123	J	Q	ND	SN74L123	J	Q	ND		
MOTOROLA													PM1123/PM1123	K	Q		FC1123/FC1123	K	Q	ND		
N.S.C.									DM54LS123			Q	MC74123			P	Q	DM54L123A			Q	
PHILIPS									DM74LS123			Q	DM74123			N	Q	DM74L123A			Q	
SIGNETICS									N74LS123			Q	N74123			Q	SS4123	F	Q	BD		
SIEMENS													N74123			F	Q	BD	FLK121			Q
FUJITSU									74LS123			M	Q	MB440			Q	M	Q			
HITACHI									HD74LS123			P	Q	HD74123/HD2516			Q	P	Q			
MITSUBISHI									M74LS123			P	Q	M53323			P	Q				
NEC													μPB2123			Q	Q					
TOSHIBA																						

Electrical Characteristics SN54LS123/SN74LS123

absolute maximum ratings operating free-air temperature range								
Supply voltage, VCC	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C				
Input voltage	7V		SN74LS	0°C to 70°C				
		Storage temperature range		-65°C to 150°C				
recommended operating conditions								
			SN54LS123	SN74LS123	UNIT			
Supply voltage, VCC	MIN	NOM	MAX	MIN	NOM	MAX		
High-level output current, IOH	4.5	5	5.5	4.75	5	5.25	V	
Low-level output current, IOL			-400			-400	mA	
Pulse width, tp			4			3	ns	
External timing resistance, Req	5		180	5		280	Ω	
External timing capacitance, Cext			no restriction			no restriction		
Timing capacitance at first/last transition			30			50	pF	
Operating free-air temperature, Tc	-55		125	0		70	°C	
electrical characteristics over recommended operating free-air temperature range								
PARAMETER	TEST CONDITIONS †			MIN	TYP ‡	MAX	UNIT	
Vih	High-level input voltage			2			V	
Vil	Low-level input voltage						0.8	V
Vi	input clamp voltage			VCC=MIN, Ii=-18mA			-1.5	V
Voh	High-level output voltage			VCC=MIN, IOH=MAX, See Note 1			2.7 3.5	V
Vol	Low-level output voltage			VCC=MIN, IOL=8mA, See Note 1			0.35 0.5	V
Ii	Input current at maximum input voltage			VCC=MAX, Vi=7V			0.1	mA
IiH	High-level input current			VCC=MAX, Vi=2.7V			20	μA
IiL	Low-level input current			VCC=MAX, Vi=0.4V			0.4	μA
IOS	Short-circuit output current			VCC=MAX, See Note 1			20 100	mA
ICC	Supply current (quiescent or triggered)			VCC=MAX, See Notes 2 and 3			12 20	mA
1PLH	from A to output Q			VCC=5V, TA=25°C, CL=15pF, RL=2kΩ, Cext=0, Rext=5kΩ, Cext=1000pF, Rext=10kΩ			22 33	ns
1PLH	from B to output Q						23 44	ns
1PHL	from A to output Q						32 45	ns
1PHL	from B to output Q						34 56	ns
1PLH	from Clear to output Q						20 27	ns
1PLH	from Clear to output Q						28 45	ns
tW0(min)	from A or B to output Q						116 200	ns
tW0	from A or B to output Q						4 4.5 5	μs

† For conditions shown as MIN or MAX, use the value specified under recommended operating conditions.
 ‡ All typical values are at VCC=5V, TA=25°C.
 * Not more than one output should be shorted at a time.
 † PLH=propagation delay time, low-to-high-level output.
 † PHL=propagation delay time, high-to-low-level output.

Pin Assignment (Top View)



FUNCTION TABLE

123 LS123, L123 (See Note 4)

INPUTS		OUTPUTS	
CLR	A	B	Q
L	X	X	L
X	H	X	L
X	X	L	H
H	L	↑	L
H	↑	H	↑
↑	L	H	↑

- NOTE 1: Ground Cext to measure Voh at 0, Vol at 0, or IOS at 0.
- NOTE 2: Open Cext to measure Voh at 0, Vol at 0, or IOS at 0.
- NOTE 3: Quiescent ICC is measured (after clearing) with 2.4V applied to all clear and A inputs, B inputs grounded, all outputs open, Cext=0.02 μF, and Rext=25kΩ.
- NOTE 4: ICC is measured in the triggered state with 2.4V applied to all clear and B inputs, A inputs grounded, all outputs open, Cext=0.02 μF, and Rext=25kΩ.
- NOTE 5: A: H=high level (steady state), L=low level (steady state), ↑=transition from low to high level, ↓=transition from high to low level, ↑L=one high-level pulse, ↑L=one low-level pulse, X=undefined (any input, including transitions).
- NOTE 6: An external timing capacitor may be connected between and Rest-Cext (positive).
- NOTE 7: For accurate repeatable pulse widths, connect an external resistor between Rest/Cext and VCC with Rext=10kΩ.
- NOTE 8: To obtain variable pulse widths, connect external resistance between Rext or Rest/Cext and VCC.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TTL
MSI

TYPES SN54164, SN54L164, SN74164, SN74L164
8-BIT PARALLEL-OUT SERIAL SHIFT REGISTER

BULLETIN NO. DL 57211835 DECEMBER 1971

'164... J, N, OR W PACKAGES
'L164... J, N, OR T PACKAGES
(TOP VIEW)


- Gated (Enable/Disable) Serial Inputs
- Fully Buffered Clock and Serial Inputs
- Asynchronous Clear

TYPE	TYPICAL MAXIMUM CLOCK FREQUENCY	TYPICAL POWER DISSIPATION
'164	36 MHz	21 mW per bit
'L164	18 MHz	11 mW per bit

description

These 8-bit shift registers feature gated serial inputs and an asynchronous clear. The gated serial inputs (A and B) permit complete control over incoming data as a low at either (or both) inputs inhibits entry of the new data and resets the first flip-flop to the low level at the next clock pulse. A high-level input enables the other input which will then determine the state of the first flip-flop. Data at the serial inputs may be changed while the clock is high, but only information meeting the requirements will be entered. Clocking occurs on the low-to-high-level transition of the clock input. All input data is subject to normal transmission line effects.

Series 54 and 54L devices are characterized for operation over the full military temperature range of -55°C to 125°C. Series 74 and 74L devices are characterized for operation from 0°C to 70°C.





positive logic: see function table

FUNCTION TABLE

CLEAR, CLOCK	INPUTS		OUTPUTS			
	A	B	QA	QB	QH	QH
L	X	X	L	L	L	L
H	L	X	X	QA _n	QB _n	QH _n
H	H	H	H	QA _n	QB _n	QH _n
H	L	X	L	QA _n	QB _n	QH _n
H	X	L	L	QA _n	QB _n	QH _n

H = high-level steady state, L = low-level steady state
X = irrelevant (any input, including transitions)
n = transition from low to high level
QA_n, QB_n, QH_n = the level of QA, QB, or QH, respectively, before the last steady state input conditions were established.
QA_n, QB_n, QH_n = the level of QA or QB before the most-recent 1 transition of the clock. QH_n indicates a one-bit shift.


schematics of inputs and outputs




TYPES SN54164, SN54L164, SN74164, SN74L164

8-BIT PARALLEL-OUT SERIAL SHIFT REGISTER

clear, shift, and clear sequences



functional block diagram



dynamic input activated by transition from a high level to a low level

TEXAS INSTRUMENTS

INCORPORATED

10101 DALLAS, TEXAS 75222

TYPES SN54164, SN74164

8-BIT PARALLEL-OUT SERIAL SHIFT REGISTERS

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 1)	5
Input voltage	-55°C to 125°C
Operating free air temperature range: SN54164 Circuits	0°C to 75°C
SN74164 Circuits	-65°C to 150°C
Storage temperature range	

NOTE 1: Voltage when any output is connected to network around 100 pF.

recommended operating conditions

	SN54164			SN74164			Unit
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-40			-40	mA
Low-level output current, I _{OL}			8			8	mA
Clock frequency, f _{clock}	0	25	0	25	0	25	kHz
Width of clock or clear input pulse, t _w	15			15			ns
Data setup time, t _{setup} (see Figure 1)	0			0			ns
Data hold time, t _{hold} (see Figure 1)	0			0			ns
Operating free air temperature, T _A	0	25	75	0	25	75	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	SN54164			SN74164		
		MIN	TYP	MAX	MIN	TYP	MAX
V _{ih} High-level input voltage		2.0			2.0		
V _{il} Low-level input voltage							0.8
V _i Input clamp voltage	VCC = MAX.						-1.5
V _{oh} High-level output voltage	V _{IL} = 0.5 V, I _{OL} = 8 mA	3.0			3.0		
V _{ol} Low-level output voltage	VCC = MIN., V _{ih} = 2.0 V V _{IL} = 0.5 V, I _{OH} = 8 mA			0.4		0.7	0.4
I _i Input current at maximum input voltage	VCC = MAX., V _i = 2.5 V			1		1	1 mA
I _{ih} High-level input current	VCC = MAX., V _i = 2.4 V			40		40	40 mA
I _{il} Low-level input current	VCC = MAX., V _i = 0.4 V			-16		-16	-16 mA
I _{OS} Short-circuit output current	VCC = MAX.	-11		-27.5	-9		-27.5 mA
I _{CC} Supply current	VCC = MAX., V _{ih} (clock) = 0.4 V See Note 2 V _{ih} (data) = 2.5 V		30		30		30 mA
			37		54		54 mA

NOTE 2: I_{CC} is measured with outputs open, serial inputs grounded, and a momentarily ground, then 4.5 V, applied to clear.

1 For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.

2 All typical values are at VCC = 5 V, T_A = 25°C.

3 Not more than two outputs should be shorted at a time.

switching characteristics, VCC = 5 V, T_A = 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
f _{max} Maximum clock frequency	R _L = 800 Ω, See Figure 1		25	36	MHz	
t _{PHL} Propagation delay time, high-to-low-level Q outputs from clear input			24	36	ns	
t _{PLH} Propagation delay time, low-to-high-level Q outputs from clock input			28	42	ns	
t _{PLH} Propagation delay time, low-to-high-level Q outputs from clear input			8	17	27	ns
t _{PHL} Propagation delay time, high-to-low-level Q outputs from clock input			10	20	30	ns
			10	21	32	ns
			10	25	37	ns

TYPES SN54L164, SN74L164

8-BIT PARALLEL-OUT SERIAL SHIFT REGISTERS

maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 1)	7 V
Output voltage	5.5 V
Operating free air temperature range: SN54L164 Circuits	-55 C to 125 C
SN74L164 Circuits	0 C to 70 C
Storage temperature range	-65 C to 150 C

Note: All values are with respect to network ground terminal.

Recommended operating conditions

PARAMETER	SN54L164			SN74L164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
Output current, IOH			-200			-200	μ A
Output current, IOL			4			4	mA
Maximum clock frequency or clock or clear input pulse, f _{clk}	0		12	0		12	MHz
Setup time, t _{setup} (see Figure 1)	40			40			ns
Hold time, t _{hold} (see Figure 1)	30			30			ns
Storage temperature, T _A	-55		125	0		70	C

Typical characteristics over recommended operating free air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	SN54L164			SN74L164			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
Supply voltage	V _{CC} = 5 V	4.5	5	5.5	4.75	5	5.25	V
Output high voltage	V _{CC} = MIN., I _{OH} = -200 μ A	4.5	4.7	5.0	4.75	4.9	5.1	V
Output low voltage	V _{CC} = MIN., I _{OL} = 4 mA	0.2	0.3	0.4	0.2	0.3	0.4	V
Low-level input voltage	V _{CC} = MIN., V _I = 0 V V _{IL} = 0.5 V, I _{IL} = -1 mA	0.2	0.3	0.4	0.2	0.3	0.4	V
Input current at maximum input voltage	V _{CC} = MAX., V _I = 5.5 V	1			1			μ A
High-level input current	V _{CC} = MAX., V _I = 5.5 V		20		20		μ A	
Low-level output current	V _{CC} = MAX., V _O = 0.4 V		-8		-8		μ A	
Short-circuit output current ¹	V _{CC} = MAX.	-5		-20	-4		-20	mA
Supply current	V _{CC} = MAX., See Note 2	15	19	27	15	19	27	mA

¹ Conditions shown as MIN or MAX use the appropriate value specified under recommended operating conditions.
² Typical values are at V_{CC} = 5 V, T_A = 25 C.
³ More than one output should be shorted at a time.
⁴ I_{CC} is measured with outputs open, serial inputs grounded, the clock input at 2.4 V, and a momentary ground, then 4.5 V, applied to clear.

Switching characteristics, V_{CC} = 5 V, T_A = 25 C


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Maximum clock frequency	C _L = 15 pF	12	18		MHz
Propagation delay time, high to low-level Q outputs from clear input	C _L = 15 pF		48	72	ns
	C _L = 50 pF		56	84	
Propagation delay time, low to high-level Q outputs from clock input	C _L = 15 pF	8	34	54	ns
	C _L = 50 pF	10	20	60	
Propagation delay time, high to low-level Q outputs from clock input	C _L = 15 pF	10	42	64	ns
	C _L = 50 pF	10	50	74	

R_L = 800 Ω ,
See Figure 1

TYPES SN54164, SN54L164, SN74164, SN74L164

8-BIT PARALLEL-OUT SERIAL SHIFT REGISTER

PARAMETER MEASUREMENT INFORMATION



- NOTES: A. The pulse generators have the following characteristics: $t_r < 10$ ns, $t_f < 10$ ns, duty cycle $< 50\%$, $Z_{out} \approx 50 \Omega$.
- B. C_L includes probe and jig capacitance.
- C. All diodes are 1N3064 or 1N916.
- D. Q_A output is illustrated. Relationship of serial input A and B data to other Q outputs is illustrated in the typical shift sequence.
- E. Outputs are set to the high level prior to the measurement of t_{PHL} from the clear input.

FIGURE 1—SWITCHING TIMES

TTL
MSI

TYPES SN54165, SN74165 PARALLEL-LOAD 8-BIT SHIFT REGISTERS

BULLETIN NO. DLS 7011375, OCTOBER 1970—REVISED DECEMBER 1972


- Typical Maximum Input Clock Frequency . . . 26 MHz
- Complementary Outputs
- Direct Overriding Load (Data) Inputs
- Gated Clock Inputs
- Parallel-to-Serial Data Conversion

Description

The SN54105 and SN74105 are 8-bit serial shift registers which shift the data in the direction of Q_A toward Q_H when clocked. Parallel-in access to each stage is made available by eight individual direct data inputs which are enabled by a low level at the shift/load input. These registers also feature gated clock inputs and complementary outputs from the eighth bit.

Clocking is accomplished through a 2-input positive-NOR gate, permitting one input to be used as a clock-inhibit function. Holding either of the clock inputs high inhibits clocking and holding either clock input low with the load input high enables the other clock input. The clock-inhibit input may be changed to the high level only while the other input is high. Parallel loading is inhibited as long as the load input is high. Data at the parallel input are loaded directly into the register on a high-to-low transition of the shift/load input independent of the levels of the clock, clock inhibit, or serial inputs.

All inputs are diode-clamped to minimize transmission line effects, to ensure a simplifying system design. Power dissipation is typically 210 milliwatts and maximum input clock frequency is typically 26 megahertz. The SN54105 is characterized for operation over the full military temperature range of -55°C to 125°C and the SN74105 is characterized for operation from 0°C to 70°C .



FUNCTION TABLE

SHIFT/ LOAD	CLOCK INHIBIT	INPUTS			INTERNAL OUTPUTS		OUTPUT Q_H
		CLOCK	SERIAL	PARALLEL A . . . H	Q_A	Q_B	
L	X	X	X	a . . . h	a	b	f
H	L	L	X	X	Q_{A0}	Q_{B0}	Q_{H0}
H	L	1	H	X	H	Q_{An}	Q_{Gn}
H	L	1	L	X	L	Q_{An}	Q_{Gn}
H	H	1	X	X	Q_{A0}	Q_{B0}	Q_{H0}

1 Steady state (steady state), L = low level (steady state)

2 Instant (any input, including transitions)

3 Transition from low to high level

4 a . . . h = the level of steady state input at inputs A thru H, respectively.

5 Q_{B0} , Q_{H0} = the level of Q_B , or Q_H , respectively, before the indicated steady state input conditions were established


6 Q_{Gn} = the level of Q_A or Q_G , respectively, before the most recent 1 transition of the clock.

TEXAS INSTRUMENTS
INCORPORATED


POST OFFICE BOX 2017 • DALLAS, TEXAS 75220

TYPES SN54165, SN74165 PARALLEL-LOAD 8-BIT SHIFT REGISTERS



functional block diagram



typical shift, load, and inhibit sequences



schematics of inputs and outputs



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 1)	15
Input voltage	15
Intermitter voltage (see Note 2)	15
Operating free-air temperature range: SN54165 Circuits	-55° C to 125° C
SN74165 Circuits	0° C to 70° C
Storage temperature range	-65° C to 150° C

NOTES: 1. Voltage values, except intermitter voltage, are with respect to network ground terminal.
2. This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies to the shift/load in conjunction with the clock or clock-inhibit inputs.

TYPES SN54165, SN74165 PARALLEL-LOAD 8-BIT SHIFT REGISTERS

Recommended operating conditions

	SN54165			SN74165			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-800			-800	μ A
Low-level output current, I_{OL}			16			16	mA
Clock frequency, f_{clock}	0		20	0		20	MHz
Width of clock input pulse, $t_w(\text{clock})$	25		25				ns
Width of load input pulse, $t_w(\text{load})$	15		15				ns
Clock-enable setup time, t_{setup} (see Figure 1)	30		30				ns
Parallel input setup time, t_{setup} (see Figure 1)	10		10				ns
Serial input setup time, t_{setup} (see Figure 2)	20		20				ns
Enable setup time, t_{setup} (see Figure 2)	45		45				ns
Hold time at any input, t_{hold}	0		0				ns
Operating free-air temperature, T_A	-55	125		0	70		$^{\circ}$ C

Electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54165		SN74165		UNIT
		MIN	TYP ² MAX	MIN	TYP ² MAX	
V_{IH} High-level input voltage		2		2		V
V_{IL} Low-level input voltage			0.8		0.8	V
V_I Input clamp voltage	$V_{CC} = \text{MIN.}, I_{I} = 10 \mu\text{A}$		-1.5		-1.5	V
V_O High-level output voltage	$V_{CC} = \text{MIN.}, I_{O} = 2 \text{ mA}$ $V_{IL} = 0.8 \text{ V}, I_{OL} = -800 \mu\text{A}$		2.4		2.4	V
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN.}, I_{O} = 2 \text{ mA}$ $V_{IH} = 0.8 \text{ V}, I_{IH} = 10 \mu\text{A}$	0.2	0.4	0.2	0.4	V
I_{OH} Output current at maximum input voltage	$V_{CC} = \text{MAX.}, V_I = 5.5 \text{ V}$		-800		-800	μ A
I_{IH} High-level input current	Load input		10		20	μ A
	Other inputs		20		40	μ A
	Other outputs		20		40	μ A
I_{IL} Low-level input current	Load input		-10		-20	μ A
	Other inputs		-20		-40	μ A
	Other outputs		-20		-40	μ A
I_{OS} Short-circuit output current	$V_{CC} = \text{MAX.}$	-200	-50	18	-55	mA
I_{CC} Supply current	$V_{CC} = \text{MAX.}, S = \text{MIN.}, S$	40	60	40	60	mA

¹ I_{OH} with the outputs open clock inhibit and shift/read at 4.5 V, and a clock pulse applied to the clock input, I_{CC} is measured first with the parallel inputs at 4.5 V, then with the parallel inputs grounded.

² For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

³ Typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^{\circ}\text{C}$.

⁴ Do not more than one output should be shorted at a time.

Switching characteristics, $V_{CC} = 5 \text{ V}, T_A = 25^{\circ}\text{C}$

PARAMETER ¹	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
f_{max}			$C_L = 15 \text{ pF}, R_L = 400 \Omega$ See figures 1 thru 3	20	26		MHz	
t_{PLH}	Load	Any			21	31		ns
t_{PHL}					27	40		ns
t_{PLM}	Clock	Any			16	24		ns
t_{PHL}					21	31		ns
t_{PLH}	H	OH			11	17		ns
t_{PHL}					24	36		ns
t_{PLH}	H	OH			18	27		ns
t_{PHL}				18	27		ns	

¹ f_{max} = Maximum clock frequency

² t_{PLH} = Propagation delay time, low to high level output


³ t_{PHL} = Propagation delay time, high to low level output

TTL
MSI

TYPES SN54166, SN74166 8-BIT SHIFT REGISTERS


BULLETIN NO. DL-5 7211808, DECEMBER 1972

JORN DUAL-IN-LINE
OR W FLAT PACKAGE (TOP VIEW)



positive logic: see description

Functional block diagram



description

The SN54166 and SN74166 8-bit shift registers are compatible with most other TTL, DTL, and MSI logic families. All inputs are buffered to lower the drive requirements to one normalized Series 54/74 load and input clamping diodes minimize switching transient to simplify system design. Maximum input clock frequency is typically 25 megahertz and power dissipation is typically 350 mW.


These parallel-in or serial-in, serial-out shift registers have a complexity of 77 equivalent gates on a monolithic chip. They feature gated clock inputs and an overriding clear input. The parallel-in or serial-in modes are established by the shift/load input. When high, this input enables the serial data input and couples the eight flip-flops for serial shifting with each clock pulse. When low, the parallel (broadside) gate inputs are enabled and synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited. Clocking is accomplished on the low-to-high-level edge of the clock pulse through a two-input positive NOR gate permitting one input to be used as a clock-enable or clock-inhibit function. Holding either of the clock inputs high inhibits clocking; holding either low enables the other clock input. This, of course, allows the system clock to be free-running and the register can be stopped on command with the other clock input. The clock-inh bit input should be changed to the high level only while the clock input is high. A buffered, direct clear input overrides all other inputs, including the clock, and sets all flip-flops to zero. Average power dissipation per gate is typically 4.7 mW.

Dynamic inputs activated by transition from a high level to a low level

TYPES SN54166, SN74166

8-BIT SHIFT REGISTERS

typical clear, shift, load, inhibit, and shift sequences



FUNCTION TABLE

CLEAR	INPUTS				PARALLEL A...H	INTERNAL OUTPUTS		OUTPUT Q _n
	SHIFT/ LOAD	CLOCK INHIBIT	CLOCK	SERIAL		Q _A	Q _B	
L	X	X	X	X	X	L	L	L
H	X	L	L	X	X	Q _{A0}	Q _{B0}	Q _{n0}
H	L	L	↑	X	a...h	a	b	n
H	H	L	↑	H	X	H	C _A	Q _n
H	H	L	↑	L	X	L	C _B	Q _n
H	X	H	↑	X	X	Q _{A0}	Q _{B0}	Q _{n0}

H = high level (steady state), L = low level (steady state)

X = irrelevant (any input, including transitions)

↑ = transition from low to high level


a...h = the level of steady-state input at inputs A thru H, respectively.

Q_{A0}, Q_{B0}, Q_{n0} = the level of Q_A, Q_B, or Q_n, respectively, before the indicated steady-state input conditions were established.


Q_{An}, Q_{Bn} = the level of Q_A or Q_B, respectively, before the most-recent ↑ transition of the clock.

schematics of inputs and outputs

EQUIVALENT OF EACH INPUT



OUTPUT



TYPES SN54166, SN74166 & 8-BIT SHIFT REGISTERS

Maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 1)	7 V
Voltage range	5.5 V
Operating free-air temperature range: SN54166 Circuits (see Note 2)	-55°C to 125°C
SN74166 Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C

Recommended operating conditions

	SN54166			SN74166			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-800			-800	μA
Low-level output current, I _{OL}			16			16	mA
Clock frequency, f _{clock}	0		25	0		25	MHz
Width of clock or clear pulse, t _w (see Figure 1)	20			20			ns
Mode control setup time, t _{setup}	30			30			ns
Output hold time, t _{hold} (see Figure 1)	20			20			ns
Propagation delay at any input, t _{pd} (see Figure 1)				0			ns
Maximum junction temperature, T _J (see Note 3)	125			70			°C

Electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	SN54166			SN74166			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
V _I High-level input voltage		2			2			V
V _I Low-level input voltage				0.8			0.8	V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -10 μA			-1.5			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = -800 μA	2.4	3.4		2.4	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 16 mA	0.2	0.4		0.2	0.4		V
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 5.5 V			1			1	mA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.4 V			40			40	μA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.8 V			-1.6			-1.6	μA
I _{CS} Short-circuit output current [§]	V _{CC} = MAX	-20		-57	-16		-57	mA
I _{CC} Supply current	V _{CC} = MAX, See Note 3		72	104		72	116	mA

Conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions. Data values are at V_{CC} = 5 V, T_A = 25°C.

§ More than one output should be shorted at a time.

† For 1, Voltage values are with respect to network ground terminal.

2. An SN54166 in the N package operating at free-air temperatures at 25 ± 22°C requires a heat sink that provides a thermal resistance from case to free-air, R_{θCA}, of not more than 48°C/W.



3. With all outputs open, 4.5 V applied to the serial input, all other inputs except the clock grounded, I_{CC} is measured after a momentary ground, then 4.5 V, is applied to clock.

TYPES SN54186, SN74186 8-BIT SHIFT REGISTERS

switching characteristics, $V_{CC} = 5\text{ V}$, $T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX
f_{max} Maximum clock frequency	$C_L = 15\text{ pF}$, $R_L = 400\ \Omega$ See Figure 1	25	35	
t_{PLH} Propagation delay time, high-to-low level output from clear		23	35	
t_{PHL} Propagation delay time, high-to-low level output from clock		8	20	20
t_{PLH} Propagation delay time, low-to-high level output from clock		6	17	26

PARAMETER MEASUREMENT INFORMATION



VOLTAGE WAVEFORMS

- NOTES
- The clock pulse has the following characteristics: $t_w(\text{clock}) = 20\text{ ns}$ and $\text{PRR} = 1\text{ MHz}$. The clear pulse has the following characteristics: $t_w(\text{clear}) = 20\text{ ns}$ and $t_{\text{hold}} = 0\text{ ns}$. When testing t_{max} , vary the clock PRR.
 - C_L includes probe and jig capacitance.
 - All diodes are 1N3064.
 - A clear pulse is applied prior to each test.
 - Propagation delay times (t_{PLH} and t_{PHL}) are measured at t_{n+1} . Proper shifting of data is verified at t_{n+8} with a functional test.
 - t_n = bit time before clocking transition
 - t_{n+1} = bit time after one clocking transition
 - t_{n+8} = bit time after eight clocking transitions

FIGURE 1

μA741

FREQUENCY-COMPENSATED OPERATIONAL AMPLIFIER

FAIRCHILD LINEAR INTEGRATED CIRCUIT

GENERAL DESCRIPTION — The μA741 is a high performance monolithic Operational Amplifier constructed using the Fairchild Planar[®] epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of latch-up tendencies make the μA741 ideal for use as a voltage follower. The high gain and wide range of operating voltages provides superior performance in integrator, summing amplifier, and general feedback applications. Electrical characteristics of the μA741A and E are identical to MIL-M-38510/10101.


- NO FREQUENCY COMPENSATION REQUIRED
- SHORT CIRCUIT PROTECTION
- OFFSET VOLTAGE NULL CAPABILITY
- LARGE COMMON MODE AND DIFFERENTIAL VOLTAGE RANGES
- LOW POWER CONSUMPTION
- NO LATCH-UP

ABSOLUTE MAXIMUM RATINGS

Supply Voltage		
μA741A, μA741, μA741E		: 22 V
μA741C		: 18 V
Internal Power Dissipation (Note 1)		
Metal Can		500 mW
Molded and Hermetic DIP		670 mW
Mini DIP		310 mW
Flatpak		570 mW
Differential Input Voltage		
Input Voltage (Note 2)		: 30 V
Storage Temperature Range		: 15 V
Metal Can, Hermetic DIP, and Flatpak		-85°C to +150°C
Mini DIP, Molded DIP		-55°C to +125°C
Operating Temperature Range		
Military (μA741A, μA741)		-55°C to +125°C
Commercial (μA741E, μA741C)		0°C to +70°C
Lead Temperature (Soldering)		
Metal Can, Hermetic DIPs, and Flatpak (50 s)		300°C
Molded DIPs (10 s)		260°C
Output Short Circuit Duration (Note 3)		Indefinite

CONNECTION DIAGRAMS


B-LEAD METAL CAN (TOP VIEW) PACKAGE OUTLINE 58



Note: Pin 4 connect to case


ORDER INFORMATION	
TYPE	PART NO.
μA741A	μA741ADM
μA741	μA741DM
μA741E	μA741EDC
μA741C	μA741DC

14-LEAD DIP (TOP VIEW) PACKAGE OUTLINE 6A, 9A




ORDER INFORMATION	
TYPE	PART NO.
μA741A	μA741ADM
μA741	μA741DM
μA741E	μA741EDC
μA741C	μA741DC
μA741	μA741PC

B-LEAD MINIDIP (TOP VIEW) PACKAGE OUTLINES 6T, 6T PACKAGE CODES T, R



ORDER INFORMATION	
TYPE	PART NO.
μA741C	μA741TC
μA741C	μA741RC

10-LEAD FLATPAK (TOP VIEW) PACKAGE OUTLINE 3F



ORDER INFORMATION	
TYPE	PART NO.
μA741A	μA741AFM
μA741	μA741FM

FAIRCHILD LINEAR INTEGRATED CIRCUITS • $\mu A741$

$\mu A741C$


ELECTRICAL CHARACTERISTICS ($V_S = \pm 15V, T_A = 25^\circ C$ unless otherwise specified)

PARAMETERS (see definitions)	CONDITIONS	MIN	TYP	MAX	UNITS
Input Offset Voltage	$R_S < 10 k\Omega$		2.0	6.0	mV
Input Offset Current			20	200	nA
Input Bias Current			80	500	nA
Input Resistance					M Ω
Input Capacitance		0.3	2.0		pF
Offset Voltage Adjustment Range			± 1.4		mV
Input Voltage Range			± 15		V
Common Mode Rejection Ratio	$R_S < 10 k\Omega$	± 12	± 13		dB
Supply Voltage Rejection Ratio	$R_S < 10 k\Omega$	70	90		dB
Large Signal Voltage Gain	$R_L > 2 k\Omega, V_{OUT} = \pm 10V$	30	150		V/V
Output Voltage Swing	$R_L > 2 k\Omega$	20,000	200,000		V
Output Resistance		± 12	± 14		Ω
Output Short Circuit Current		± 10	± 13		mA
Supply Current			75		mA
Power Consumption			25		mW
Transient Response (Unity Gain)	Rise time	$V_{IN} = 20 mV, R_L = 2 k\Omega, C_L = 100 pF$	50	85	nS
	Overshoot		0.3		%
Slow Rate	$R_L > 2 k\Omega$		5.0		V/ μS

The following specifications apply for $0 C < T_A < +70 C$

Input Offset Voltage				7.5	mV
Input Offset Current				300	nA
Input Bias Current				800	nA
Large Signal Voltage Gain	$R_L > 2 k\Omega, V_{OUT} = \pm 10V$	15,000			V/V
Output Voltage Swing	$R_L > 2 k\Omega$	± 10	± 13		V

EQUIVALENT CIRCUIT



ADC0808, ADC0809 8-Bit μ P Compatible A/D Converters With 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.


The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE[®] outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)

Features

- Resolution—8-bits
- Total unadjusted error— $\pm 1/2$ LSB and ± 1 LSB
- No missing codes
- Conversion time—100 μ S
- Single supply—5 VDC
- Operates ratiometrically or with 5 VDC or analog span adjusted voltage reference
- 8-channel multiplexer with latched control logic
- Easy interface to all microprocessors, or operates "stand alone"
- Outputs meet T²L voltage level specifications
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 28-pin DIP package
- Temperature range -40°C to +85°C or -55°C to +125°C
- Low power consumption—15 mW
- Latched TRI-STATE[®] output

Block Diagram



See Ordering Information

TL/H/6672-1

Absolute Maximum Ratings

(Notes 1 and 2)	
Supply Voltage (V _{CC}) (Note 3)	6.5V
Voltage at Any Pin	-0.3V to (V _{CC} + 0.3V)
Except Control Inputs	
Voltage at Control Inputs	-0.3V to +15V
(START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	
Storage Temperature Range	-65°C to +150°C
Package Dissipation at T _A = 25°C	875 mW
Lead Temperature (Soldering, 10 seconds)	300°C

Operating Ratings (Notes 1 and 2)

Temperature Range (Note 1)	T _{MIN} ≤ T _A ≤ T _{MAX}
ADC0808CJ	-55°C ≤ T _A ≤ +125°C
ADC0808CCJ, ADC0808CCN,	
ADC0809CCN	-40°C ≤ T _A ≤ +85°C
Range of V _{CC} (Note 1)	4.5 V _{DC} to 6.0 V _{DC}

Electrical Characteristics

Converter Specifications: V_{CC} = 5 V_{DC} = V_{REF+}, V_{REF(-)} = GND, T_{MIN} ≤ T_A ≤ T_{MAX} and f_{CLK} = 640 kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$\frac{V_{REF(+)} - V_{REF(-)}}{2}$ I_{IN}	ADC0808					
	Total Unadjusted Error (Note 5)	25°C			±1/2	LSB
		T _{MIN} to T _{MAX}			±3/4	LSB
	ADC0809					
	Total Unadjusted Error (Note 5)	0°C to 70°C			±1	LSB
		T _{MIN} to T _{MAX}			±1 1/4	LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		kΩ
	Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND - 0.10	V _{CC}	V _{CC} + 0.10	V _{DC}
	Voltage, Top of Ladder	Measured at Ref(+)		V _{CC}	V _{CC} + 0.1	V
	Voltage, Center of Ladder		V _{CC} /2 - 0.1	V _{CC} /2	V _{CC} /2 + 0.1	V
	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
	Comparator Input Current	f _c = 640 kHz, (Note 6)	-2	±0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CJ 4.5V ≤ V_{CC} ≤ 5.5V, -55°C ≤ T_A ≤ +125°C unless otherwise noted
 ADC0808CCJ, ADC0808CCN, and ADC0809CCN 4.75V ≤ V_{CC} ≤ 5.25V, -40°C ≤ T_A ≤ +85°C unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER						
I _{OFF(+)}	OFF Channel Leakage Current	V _{CC} = 5V, V _{IN} = 5V, T _A = 25°C T _{MIN} to T _{MAX}		10	200	nA
I _{OFF(-)}	OFF Channel Leakage Current	V _{CC} = 5V, V _{IN} = 0, T _A = 25°C T _{MIN} to T _{MAX}	-200	-10	1.0	μA
CONTROL INPUTS						
V _{IN(1)}	Logical "1" Input Voltage		V _{CC} - 1.5			V
V _{IN(0)}	Logical "0" Input Voltage				1.5	V
I _{IN(1)}	Logical "1" Input Current (The Control Inputs)	V _{IN} = 15V			1.0	μA
I _{IN(0)}	Logical "0" Input Current (The Control Inputs)	V _{IN} = 0	-1.0			μA
I _{CC}	Supply Current	f _{CLK} = 640 kHz		0.3	3.0	mA

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CJ $4.5V \leq V_{CC} \leq 5.5V$, $-55^{\circ}C \leq T_A \leq +125^{\circ}C$ unless otherwise noted
 ADC0808CCJ, ADC0808CCN, and ADC0809CCN $4.75 \leq V_{CC} \leq 5.25V$, $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
DATA OUTPUTS AND EOC (INTERRUPT)						
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu A$	$V_{CC} - 0.4$			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 \text{ mA}$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 \text{ mA}$			0.45	V
I_{OUT}	TRI-STATE® Output Current	$V_O = 5V$ $V_O = 0$	-3		3	μA μA

Electrical Characteristics

Timing Specifications $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20 \text{ ns}$ and $T_A = 25^{\circ}C$ unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{WS}	Minimum Start Pulse Width	(Figure 5)		100	200	ns
t_{WALE}	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
t_s	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
t_H	Minimum Address Hold Time	(Figure 5)		25	50	ns
t_D	Analog MUX Delay Time From ALE	$R_S = 0 \Omega$ (Figure 5)		1	2.5	μS
t_{H1}, t_{H0}	OE Control to Q Logic State	$C_L = 50 \text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_{1H}, t_{0H}	OE Control to Hi-Z	$C_L = 10 \text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_c	Conversion Time	$f_c = 640 \text{ kHz}$, (Figure 5) (Note 7)	90	100	116	μS
f_c	Clock Frequency		10	640	1280	kHz
t_{EOC}	EOC Delay Time	(Figure 5)	0		$8 + 2 \mu S$	Clock Periods
C_{IN}	Input Capacitance	At Control Inputs		10	15	pF
C_{OUT}	TRI-STATE® Output Capacitance	At TRI-STATE® Outputs, (Note 12)		10	15	pF

Note 1: Absolute maximum ratings are those values beyond which the life of the device may be impaired.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from V_{CC} to GND and has a typical breakdown voltage of 7 V_{CC}.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0V_{CC} to 5V_{CC} input voltage range will therefore require a minimum supply voltage of 4.900 V_{CC} over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Functional Description

Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

CONVERTER CHARACTERISTICS

The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed

to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $+1/2$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.




FIGURE 1. Resistor Ladder and Switch Tree

TL/H/5672-2

Functional Description (Continued)

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion. The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the

comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve





FIGURE 4. Typical Error Curve


TL/H/5672-3

Connection Diagram

Dual-In-Line Package



Timing Diagram



TL/H/9872-4

Typical Performance Characteristics




FIGURE 6. Comparator I_{IN} vs V_{IN} ($V_{CC} = V_{REF} = 5V$)




FIGURE 7. Multiplexer R_{ON} vs V_{IN} ($V_{CC} = V_{REF} = 5V$)

TL/H/5672-5

TRI-STATE® Test Circuits and Timing Diagrams




FIGURE 8

TL/H/5672-6

Applications Information

OPERATION

1.0 RATIO-METRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratio-metric conversion systems. In ratio-metric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

$$\frac{V_{IN} - V_Z}{V_{FS} - V_Z} = \frac{D_X}{D_{MAX} - D_{MIN}} \quad (1)$$

- V_{IN} = Input voltage into the ADC0808
- V_{FS} = Full-scale voltage
- V_Z = Zero voltage
- D_X = Data point being measured
- D_{MAX} = Maximum data limit
- D_{MIN} = Minimum data limit

A good example of a ratio-metric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9).

Ratio-metric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full-scale voltage to the standard volt. For example, $V_{CC} = V_{REF} = 5.12V$, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratio-metric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.




FIGURE 9. Ratio-metric Conversion System

TL/H/5672-7

Applications Information (Continued)

The ADC0808 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In *Figure 11* a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in *Figure 12*. The LM301 is overcompensated to insure stability when loaded by the 10 μ F output capacitor.

The top and bottom ladder voltages cannot exceed V_{CC} and ground, respectively, but they can be symmetrically less than V_{CC} and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In *Figure 13*, a 2.5V reference is symmetrically centered about $V_{CC}/2$ since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.




FIGURE 10: Ground Referenced Conversion System Using Trimmed Supply




FIGURE 11: Ground Referenced Conversion System with Reference Generating V_{CC} Supply

Applications Information (Continued)




FIGURE 12. Typical Reference and Supply Circuit




FIGURE 13. Symmetrically Centered Reference

3.0 CONVERTER EQUATIONS

The transition between adjacent codes N and N + 1 is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

- where: V_{IN} = Voltage at comparator input
- $V_{REF(+)}$ = Voltage at Ref(+)
- $V_{REF(-)}$ = Voltage at Ref(-)
- V_{TUE} = Total unadjusted error voltage (typically $V_{REF(+)} + 512$)

4.0 ANALOG COMPARATOR INPUTS


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

Typical Application



*Address latches needed for 8085 and SC/MP interfacing the ADC0808 to a microprocessor

MICROPROCESSOR INTERFACE TABLE

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	RD	WR	INTR (Thru RST Circuit)
Z-80	RD	WR	INT (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	VMA ϕ 2=R/W	VMA ϕ R/W	IRQA or IRQB (Thru PIA)

Ordering Information

TEMPERATURE RANGE		-40°C to +85°C		-55°C to +125°C
Error	$\pm 1/2$ Bit Unadjusted	ADC0808CCN	ADC0808CCJ	ADC0808CJ'
	± 1 Bit Unadjusted	ADC0809CCN		
Package Outline		N28A Molded DIP	J28A Hermetic DIP	J28A Hermetic DIP



**National
Semiconductor
Corporation**

DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V_{p-p} with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than ±1 LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than ±0.1% over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800-series will accept TTL levels with the logic threshold pin, V_{LC}, grounded. Changing the V_{LC} potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full ±4.5V to ±18V power supply range; power dissipation is only 33 mW with ±5V supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C, DAC0801C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, DAC-08E and DAC-08H, respectively.

Features

- Fast-setting output current 100 ns
- Full scale error ±1 LSB
- Nonlinearity over temperature ±0.1%
- Full scale current drift ±10 ppm/°C
- High output compliance -10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range ±4.5V to ±18V
- Low power consumption 33 mW at ±5V
- Low cost

Typical Applications




FIGURE 1. ±20 V_{p-p} Output Digital-to-Analog Converter (Note 4)

TL/H/5686-1

Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A)*		N Package (N16A)*		SO Package (M16A)
±0.1% FS	-55°C ≤ T _A ≤ +125°C	DAC0802LJ	DAC-08AQ	DAC0802LCN	DAC-08HP	DAC0802LCM
±0.1% FS	0°C ≤ T _A ≤ +70°C	DAC0802LCJ	DAC-08HQ			
±0.19% FS	-55°C ≤ T _A ≤ +125°C	DAC0800LJ	DAC-08Q	DAC0800LCN	DAC-08EP	DAC0800LCM
±0.19% FS	0°C ≤ T _A ≤ +70°C	DAC0800LCJ	DAC-08EQ			
±0.39% FS	0°C ≤ T _A ≤ +70°C	DAC0801LCJ	DAC-08CQ	DAC0801LCN	DAC-08CP	DAC0801LCM

*Devices may be ordered by using either order number.

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V ⁺ - V ⁻)	±18V or 36V
Power Dissipation (Note 2)	500 mW
Reference Input Differential Voltage (V14 to V15)	V ⁻ to V ⁺
Reference Input Common-Mode Range (V14, V15)	V ⁻ to V ⁺
Reference Input Current	5 mA
Logic Inputs	V ⁻ to V ⁻ plus 36V
Analog Current Outputs (V _S = -15V)	4.25 mA
ESD Susceptibility (Note 3)	TBD V
Storage Temperature	-65°C to +150°C

Lead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Conditions (Note 1)

	Min	Max	Units
Temperature (T _A)			
DAC0802L	-55	+125	°C
DAC0800L	-55	+125	°C
DAC0800LC	0	+70	°C
DAC0801LC	0	+70	°C
DAC0802LC	0	+70	°C

Electrical Characteristics

The following specifications apply for V_S = ±15V, I_{REF} = 2 mA and T_{MIN} ≤ T_A ≤ T_{MAX} unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT}.

Symbol	Parameter	Conditions	DAC0802L/ DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
	Resolution		8	8	8	8	8	8	8	8	8	Bits
	Monotonicity		8	8	8	8	8	8	8	8	8	Bits
	Nonlinearity				±0.1			±0.19			±0.39	%FS
t _S	Settling Time	To ±½ LSB, All Bits Switched "ON" or "OFF", T _A = 25°C		100	135				100	150		ns
		DAC0800L					100	135				ns
		DAC0800LC					100	150				ns
t _{PLH} , t _{PHL}	Propagation Delay Each Bit All Bits Switched	T _A = 25°C		35	60		35	60		35	60	ns
				35	60		35	60		35	60	ns
f _{CLS}	Full Scale Tempco			±10	±50		±10	±50		±10	±80	ppm/°C
V _{OC}	Output Voltage Compliance	Full Scale Current Change < ½ LSB, R _{OUT} > 20 MΩ Typ	-10		18	-10		18	-10		18	V
I _{FS}	Full Scale Current	V _{REF} = 10.000V, R14 = 5.000 kΩ, R15 = 5.000 kΩ, T _A = 25°C	1.984	1.992	2.000	1.94	1.99	2.04	1.94	1.99	2.04	mA
I _{SS}	Full Scale Symmetry	I _{FS1} - I _{FS2}		±0.5	±4.0		±1	±8.0		±2	±16	µA
I _S	Zero Scale Current			0.1	1.0		0.2	2.0		0.2	4.0	µA
I _{SR}	Output Current Range	V ⁻ = -5V V ⁻ = -8V to -18V	0	2.0	2.1	0	2.0	2.1	0	2.0	2.1	mA
			0	2.0	4.2	0	2.0	4.2	0	2.0	4.2	mA
V _{IL} , V _{IH}	Logic Input Levels Logic "0" Logic "1"	V _{LC} = 0V		2.0			2.0			2.0		V
I _L , I _H	Logic Input Current Logic "0" Logic "1"	V _{LC} = 0V -10V ≤ V _{IN} ≤ +0.8V 2V ≤ V _{IN} ≤ +18V		-2.0	-10		-2.0	-10		-2.0	-10	µA
				0.002	10		0.002	10		0.002	10	µA
V _S	Logic Input Swing	V ⁻ = -15V	-10		18	-10		18	-10		18	V
V _{THR}	Logic Threshold Range	V _S = ±15V	-10		13.5	-10		13.5	-10		13.5	V
I _S	Reference Bias Current			-1.0	-3.0		-1.0	-3.0		-1.0	-3.0	µA
1/dt	Reference Input Slew Rate	(Figure 12)	4.0	8.0		4.0	8.0		4.0	8.0		mA/µs
PSSI _{FS+} , PSSI _{FS-}	Power Supply Sensitivity	4.5V ≤ V _S ≤ 18V -4.5V ≤ V _S ≤ 18V I _{REF} = 1mA		0.0001	0.01		0.0001	0.01		0.0001	0.01	%/%
				0.0001	0.01		0.0001	0.01		0.0001	0.01	%/%
I _S , I ₋	Power Supply Current	V _S = ±5V, I _{REF} = 1 mA		2.3	3.8		2.3	3.8		2.3	3.8	mA
				-4.3	-5.8		-4.3	-5.8		-4.3	-5.8	mA
I _S , I ₋		V _S = 5V, -15V, I _{REF} = 2 mA		2.4	3.8		2.4	3.8		2.4	3.8	mA
				-6.4	-7.8		-6.4	-7.8		-6.4	-7.8	mA
I _S , I ₋		V _S = ±15V, I _{REF} = 2 mA		2.5	3.8		2.5	3.8		2.5	3.8	mA
				-6.5	-7.8		-6.5	-7.8		-6.5	-7.8	mA

Electrical Characteristics (Continued)

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2\text{ mA}$ and $T_{MIN.} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and $\overline{I_{OUT}}$.

Symbol	Parameter	Conditions	DAC0802L/ DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
P_D	Power Dissipation	$\pm 5V, I_{REF} = 1\text{ mA}$ $5V, -15V, I_{REF} = 2\text{ mA}$ $\pm 15V, I_{REF} = 2\text{ mA}$		33	48		33	48		33	48	mW
				108	136		108	136		108	136	mW
				135	174		135	174		135	174	mW


Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: The maximum junction temperature of the DAC0800, DAC0801 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line J package must be derated based on a thermal resistance of 100°C/W, junction-to-ambient, 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline M package.


Note 3: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Note 4: Pin-out numbers for the DAC080x represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.

Connection Diagrams




Block Diagram (Note 4)




Typical Performance Characteristics


Full Scale Current vs Reference Current



LSB Propagation Delay Vs IFS




Reference Input Frequency Response




Curve 1: $C_C = 15 \text{ pF}$, $V_{IN} = 2 \text{ Vp-p}$ centered at 1V.
 Curve 2: $C_C = 15 \text{ pF}$, $V_{IN} = 50 \text{ mVp-p}$ centered at 200 mV.
 Curve 3: $C_C = 0 \text{ pF}$, $V_{IN} = 100 \text{ mVp-p}$ at 0V and applied through 50 Ω connected to pin 14. 2V applied to R14.

Reference Amp Common-Mode Range




Note: Positive common-mode range is always $(V+) - 1.5V$


Logic Input Current vs Input Voltage




VTH - VLC vs Temperature




Output Current vs Output Voltage (Output Voltage Compliance)



Output Voltage Compliance vs Temperature






Bit Transfer Characteristics




TL/H/5886-3

Note: B1-B8 have identical transfer characteristics. Bits are fully switched with less than 1/8 LSB error, at less than $\pm 100 \text{ mV}$ from actual threshold. These switching points are guaranteed to lie between 0.8 and 2V over the operating temperature range ($V_{LC} = 0V$).

Typical Performance Characteristics (Continued)




Equivalent Circuit



Typical Applications (Continued)

FIGURE 2



$I_{FS} \approx \frac{+V_{REF}}{R_{REF}} \cdot \frac{255}{256}$
 to 1 to I_{FS} for all logic states
 For fixed reference, TTL operation, typical values are:
 $V_{REF} = 10.000V$
 $R_{REF} = 5.000k$
 $R_{15} \approx R_{REF}$
 $C_C = 0.01 \mu F$
 $V_{LC} = 0V$ (Ground)

FIGURE 3. Basic Positive Reference Operation (Note 4)




FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 4)




$I_{FS} \approx \frac{-V_{REF}}{R_{REF}} \cdot \frac{255}{256}$

Note: R_{REF} sets I_{FS} ; R_{15} is for bias current cancellation

FIGURE 5. Basic Negative Reference Operation (Note 4)

Typical Applications (Continued)



TL/H/5686-17

	B1	B2	B3	B4	B5	B6	B7	B8	I ₀ mA	I ₁ mA	E ₀	E ₀
Full Scale	1	1	1	1	1	1	1	1	1.992	0.000	-9.960	0.000
Full Scale - LSB	1	1	1	1	1	1	1	0	1.984	0.008	-9.920	-0.040
Half Scale + LSB	1	0	0	0	0	0	0	1	1.008	0.984	-5.040	-4.920
Half Scale	1	0	0	0	0	0	0	0	1.000	0.992	-5.000	-4.960
Half Scale - LSB	0	1	1	1	1	1	1	1	0.992	1.000	-4.960	-5.000
Zero Scale + LSB	0	0	0	0	0	0	0	1	0.008	1.984	-0.040	-9.920
Zero Scale	0	0	0	0	0	0	0	0	0.000	1.992	0.000	-9.960


FIGURE 6. Basic Unipolar Negative Operation (Note 4)



TL/H/5686-6

	B1	B2	B3	B4	B5	B6	B7	B8	E ₀	E ₀
Pos. Full Scale	1	1	1	1	1	1	1	1	-9.920	+10.000
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	-9.840	+9.920
Zero Scale + LSB	1	0	0	0	0	0	0	1	-0.080	+0.160
Zero Scale	1	0	0	0	0	0	0	0	0.000	+0.080
Zero Scale - LSB	0	1	1	1	1	1	1	1	+0.080	0.000
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	+9.920	-9.840
Neg. Full Scale	0	0	0	0	0	0	0	0	+10.000	-9.920

FIGURE 7. Basic Bipolar Output Operation (Note 4)




TL/H/5686-18

If $R_L = R_{REF}$ within $\pm 0.05\%$, output is symmetrical about ground

	B1	B2	B3	B4	B5	B6	B7	B8	E ₀
Pos. Full Scale	1	1	1	1	1	1	1	1	+9.960
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	+9.880
(+)Zero Scale	1	0	0	0	0	0	0	0	+0.040
(-)Zero Scale	0	1	1	1	1	1	1	1	-0.040
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	-9.880
Neg. Full Scale	0	0	0	0	0	0	0	0	-9.960

FIGURE 8. Symmetrical Offset Binary Operation (Note 4)


Typical Applications (Continued)



For complementary output (operation as negative logic DAC), connect inverting input of op amp to I_{O^-} (pin 2), connect I_{O^+} (pin 4) to ground.

TL/H/5686-19


FIGURE 9. Positive Low Impedance Output Operation (Note 4)



For complementary output (operation as a negative logic DAC) connect non-inverting input of op amp to I_{O^+} (pin 2); connect I_{O^-} (pin 4) to ground.

TL/H/5686-20

FIGURE 10. Negative Low Impedance Output Operation (Note 4)




Note: Do not exceed negative logic input range of DAC.

FIGURE 11. Interfacing with Various Logic Families


FIGURE 12. Pulsed Reference Operation (Note 4)

Typical Applications (Continued)

(a) $I_{REF} \geq$ peak negative swing of I_{IN}




(b) $+V_{REF}$ must be above peak positive swing of V_{IN}



TL/H/5686-11


FIGURE 13. Accommodating Bipolar References (Note 4)



TL/H/5986-7

FIGURE 14. Settling Time Measurement (Note 4)

Typical Applications (Continued)



Note: For 1 μs conversion time with 8-bit resolution and 7-bit accuracy, an LM361 comparator replaces the LM319 and the reference current is doubled by reducing R1, R2 and R3 to 2.5 kΩ and R4 to 2 MΩ.

TL/H/5688-s

FIGURE 15. A Complete 2 μs Conversion Time, 8-Bit A/D Converter (Note 4)