



๒๕๓๒

ปริญญาโทปีการศึกษา 2532

ภาควิชา เทคโนโลยีอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง PULSE CODE MODULATION

ผู้จัดทำ

1. จตุรภัช วงศ์จตุรภัช



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

026903

ชุดทดลอง PULSE CODE MODULATION



สถาบันเทคโนโลยีพระจอมเกล้า ลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ

PCM. (PULSE CODE MODULATION) เป็นหนึ่งในหลายๆเทคนิคของการส่งสัญญาณต่อเนื่อง (ANALOG) ในรูปของสัญญาณไม่ต่อเนื่อง (DIGITAL) แนวคิดนี้เริ่มต้นมาตั้งแต่ พ.ศ. 2480 โดยชาวอเมริกันชื่อ นาย A.H. REEVES ซึ่งสามารถแก้ปัญหาสัญญาณรบกวน (NOISE) และความผิดเพี้ยน (DISTORTION) ที่ยังไม่มีผู้ใดสามารถเอาชนะได้ในระบบ (ANALOG) อย่างไรก็ตาม ระบบ PCM. ยังไม่ได้รับการยอมรับกันในสมัยนั้น เนื่องจากยังไม่มีการพัฒนาอุปกรณ์พัลส์ความเร็วสูง ในเวลาต่อมาเมื่อมีการประดิษฐ์ทรานซิสเตอร์ในปี พ.ศ. 2488 จึงมีผู้คิดค้นวิธีการทางเทคนิคพัลส์ความเร็วสูงขึ้น ทำให้การพัฒนา ระบบ PCM. มีความเร็วสูงขึ้น

ในปัจจุบันเทคนิคการส่งสัญญาณ PCM. ได้นำมาใช้ในระบบสื่อสารอย่างแพร่หลาย เนื่องจากเทคโนโลยี LSI และ VLSI ที่ทำให้ราคาของระบบดิจิทัลถูกลงกว่าระบบอนาลอก

สารบัญ

		หน้า
บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎีและหลักการของ PCM.	2
	- หลักการของ PCM.	2
	- DIGITAL TO ANALOG CONVERTER	22
	- ANALOG TO DIGITAL CONVERTER	25
บทที่ 3	รายละเอียดของชุดทดลอง	31
บทที่ 4	การออกแบบวงจรและการทดลอง	36
	- LOWPASS FILTER	37
	- REFERENCE VOLTAGE	39
	- CLAMPER	42
	- SAMPLING	43
	- VARIABLE CLOCK OSCILLATOR	45
	- QUANTIZER & ENCODER	47
	- COMPARATOR	53
	- CONTROL LOGIC & SAMPLING SIGNAL	55
บทที่ 5	การประกอบวงจรและการวัดผล	57
บทที่ 6	การใช้งานชุดทดลอง	65
บทที่ 7	สรุปผล	73
	ภาคผนวก	74

บทที่ 1

บทนำ

บทบาทของการสื่อสารระบบดิจิทัล (DIGITAL) มีแนวโน้มที่จะถูกนำมาแทนระบบอนาล็อก (ANALOG) เดิมทั้งหมดในระยะเวลาอันใกล้ และเทคนิคการส่งข้อมูลระบบดิจิทัลแบบ PCM. (PULSE CODE MODULATION) ก็เป็นวิธีหนึ่งที่น่ามาใช้กันมากในปัจจุบัน เช่นในการสื่อสารดาวเทียม (SATELLITE COMMUNICATION) และในชุมสายโทรศัพท์ระบบดิจิทัล (DIGITAL EXCHANGE)

สำหรับนักศึกษาโทรคมนาคม การศึกษาระบบ PCM. (PULSE CODE MODULATION) เป็นหัวข้อหนึ่งในวิชา DIGITAL COMMUNICATIONS ที่ได้ศึกษากัน แต่กลับถูกนำมาพูดถึงอยู่บ่อยๆ ในวิชาอื่นเช่น วิชา SATELLITE COMMUNICATION, MICROWAVE และวิชา TELEPHONE NETWORK ผู้จัดทำเล็งเห็นว่า การศึกษาเรื่อง PCM. นี้ ในทางปฏิบัติ น่าจะเป็นประโยชน์มากกว่าที่จะเรียนรู้แต่ทฤษฎีเพียงอย่างเดียว ดังนั้นชุดทดลองนี้จึงถูกจัดทำขึ้น เพื่อจุดประสงค์หลักดังกล่าว และผลพลอยได้ที่เพิ่มเติมมาก็คือชุดวงจร ANALOG TO DIGITAL CONVERTER ในภาค QUANTIZER AND ENCODER ที่เป็นแบบ SUCCESSIVE APPROXIMATION นั้น ผู้จัดทำพยายามอย่างยิ่งที่จะออกแบบให้การทำงานของวงจร ตรงตามทฤษฎีมากที่สุด และผลของสัญญาณ OUTPUT เป็นจริง เพื่อเป็นพื้นฐานในการไปประยุกต์ใช้งาน IC ANALOG TO DIGITAL ประเภทนี้ ที่นิยมใช้กันมาก เพราะมีความเร็วในการทำงานค่อนข้างสูง แต่ราคาไม่แพง


ที่สำคัญอีกอย่างหนึ่งก็คือผู้จัดทำพยายามออกแบบวงจรให้ใช้อุปกรณ์ธรรมดาที่หาซื้อได้ทั่วไปและราคาไม่แพง เพื่อให้ชุดทดลองนี้สร้างได้ง่ายและมีราคาถูกเมื่อเทียบกับประสิทธิภาพการทำงานของวงจร

บทที่ 2

ทฤษฎีและหลักการของ PCM.

จากรูปที่ 1 แสดงให้เห็นถึงขั้นตอนในการแปลงสัญญาณเสียงอนาล็อกไปเป็นสัญญาณดิจิทัล PCM. และการแปลงกลับกัน สัญญาณอนาล็อกจะถูกทำการสุ่มค่า (SAMPLING) แปลงเป็นตัวเลข (QUANTIZING) และเข้ารหัส (CODING) ซึ่งทั้งสามขั้นตอนรวมกันเรียกว่า การเปลี่ยนสัญญาณอนาล็อกไปเป็นสัญญาณดิจิทัล (A/D CONVERSION)


ปกติแล้วแอมพลิจูดของสัญญาณเสียงอนาล็อกจะต่อเนื่องกันตลอดเวลาตามแกนของเวลา การสุ่มค่าก็คือขบวนการนำค่าแอมพลิจูดของสัญญาณอนาล็อกบางค่าในช่วงเวลาซึ่งห่างกันคงที่มาเรียงต่อกัน วิธีนี้เปรียบเสมือนกับการมอดดูเลตทางแอมพลิจูด โดยมีสัญญาณพาห้เป็นขบวนพัลส์ที่มีคาบเวลาคงที่ ซึ่งมอดดูเลตกับสัญญาณเสียงอนาล็อกนั่นเอง ผลที่ได้จะเป็นสัญญาณไม่ต่อเนื่องตามแกนเวลา ซึ่งเรียกว่า PAM. (PULSE AMPLITUDE MODULATION) (ดูรูปที่ 2)



รูปที่ 2 สัญญาณอนาล็อกมอดดูเลตกับสัญญาณพัลส์จะได้สัญญาณ PCM.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

องค์ประกอบสำคัญที่ต้องคำนึงถึงในการสุ่มค่าสัญญาณก็คือ การใช้ความถี่ของพัลส์เท่าใดจึงจะเหมาะสม? สิ่งนี้ได้ผ่านการพิสูจน์ทางคณิตศาสตร์และตั้งเป็นทฤษฎีเรียกว่า ทฤษฎีการสุ่มค่า (SAMPLING THEOREM) ซึ่งกล่าวว่า สัญญาณที่มีแอมพลิจูดเป็นฟังก์ชันของเวลา ถูกทำการสุ่มค่าทุกๆช่วงเวลาห่างที่คงที่ เมื่อทำการสุ่มค่าด้วยความถี่อย่างต่ำเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้นแล้ว ก็จะสามารถเก็บข่าวสารหรือเนื้อหาของสัญญาณต้นแบบไว้ได้ทั้งหมด




รูปที่ 3 แถบความถี่ของสัญญาณ PAM. ซึ่งผ่านการสุ่มค่าแล้ว

ในรูปที่ 3 แสดงให้เห็นแถบความถี่ (FREQUENCY SPECTRUM) ของสัญญาณ PAM. ซึ่งได้ผ่านขั้นตอนการสุ่มค่าแล้วโดยมีความถี่สูงสุดของสัญญาณอนาล็อก (f_m) และความถี่ของการสุ่มค่า (f_s). เมื่อนำขบวนสัญญาณพัลส์มาวิเคราะห์ทางคณิตศาสตร์ด้วยอนุกรมฟูเรียร์ (FOURIER SERIES) พบว่าประกอบด้วยฮาร์มอนิกส์ของสัญญาณไซน์ (SINE) ที่มีความถี่เป็นทวีคูณของความถี่ขบวนพัลส์รวมกันอยู่ ($0, f_s, 2f_s, 3f_s, \dots$)



รูปที่ 1 การแปลงสัญญาณอนาล็อกไปเป็นสัญญาณดิจิทัล (A/D CONVERSION) และการแปลงสัญญาณดิจิทัลไปเป็นอนาล็อก (D/A CONVERSION)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4 ผลของความถี่สัญญาณส่งค่าและสัญญาณเอานาลอกต่อสัญญาณ PAM.

จากรูป 4ก. จะเห็นว่าถ้าความถี่ f_s มีค่ามากกว่า 2 เท่าของความถี่ f_m ความถี่แถบข้าง (SIDE BAND) จะไม่ซ้อนทับกัน ซึ่งกรณีนี้สามารถนำสัญญาณเอานาลอกกลับคืนมาได้โดยผ่านวงจรกรองผ่านความถี่ต่ำ (LOW PASS FILTER) ในทางตรงข้าม (ดูรูปที่ 4ข. ประกอบ) ถ้าความถี่ f_s มีค่าน้อยกว่า 2 เท่า ของความถี่ f_m ความถี่แถบข้าง (SIDE BAND) จะซ้อนทับกัน ซึ่งไม่มีวิธีการใดๆที่จะนำสัญญาณเอานาลอกกลับคืนมาได้

CCITT (INTERNATIONAL TELEPHONE & TELEGRAPH CONSULATIVE COMMITTEE) แนะนำให้ใช้ความถี่ของการส่งค่า 8 กิโลเฮิรตซ์ สำหรับสัญญาณเสียงซึ่งโดยปกติแล้วแถบความถี่สัญญาณเสียงที่ใช้ในระบบโทรศัพท์ที่มีค่าระหว่าง 0.3 - 3.4 กิโลเฮิรตซ์ ดังนั้นค่าความถี่ตามทฤษฎีควรจะเป็น 2 เท่าของ 3.4 กิโลเฮิรตซ์ หรือเท่ากับ 6.8 กิโลเฮิรตซ์ อย่างไรก็ตามในทางปฏิบัติจะใช้ค่าความถี่เท่ากับ 8 กิโลเฮิรตซ์




รูปที่ 5 ความถี่ของสัญญาณสุ่มค่า 8 kHz สำหรับสัญญาณเสียง

ด้วยเหตุผลทางด้านเทคนิคในการสร้างวงจรกรองสัญญาณจะได้ง่ายขึ้น ช่วงเวลาที่ใช้ในการสุ่มค่าแต่ละครั้งเท่ากับ $1/8,000$ วินาที หรือ 125 ไมโครวินาที (ดูรูปที่ 5)

ในขั้นต่อมาสัญญาณ PAM. นั้นจะถูกส่งผ่านการแปลงเป็นตัวเลข โดยแบ่งขนาดของแอมพลิจูดออกเป็นช่วงๆ (ดูในรูปที่ 6) ค่าของแต่ละช่วงที่ถูกแบ่งเรียกว่า ระดับค่าตัวเลข (QUANTIZING LEVEL) และระยะระหว่างช่วงที่ถูกแบ่งเรียกว่า ช่วงของตัวเลข (QUANTIZING INTERVAL) ขนาดของแต่ละสัญญาณสุ่มในสัญญาณ PAM. จะถูกแทนด้วยระดับค่าตัวเลข (QUANTIZING LEVEL) ที่ใกล้เคียงกับขนาดของมัน ตัวอย่างเช่น สัญญาณที่ถูกสุ่มที่เวลา t_1 มีขนาด 2.8 จะถูกแทนด้วยระดับ 3.0 หรือที่


เวลา t_2 สัญญาณลุ่มมีขนาด 6.2 จะถูกแทนด้วยระดับ 6.0 (ดูรูปที่ 6) ซึ่งเป็น
 การทำระดับของสัญญาณให้มีช่วงห่างที่แน่นอน เพื่อให้สามารถนำไปแปลงเป็นรหัส
 จำนวนสองที่สอดคล้องกับแต่ละระดับ



รูปที่ 6 การแปลงสัญญาณ PAM ให้เป็นตัวเลข

สัญญาณ PAM ที่ถูกแปลงเป็นตัวเลขแล้วจะเป็นเพียงค่าประมาณของสัญญาณอนาลอก
 ดังนั้น จึงทำให้เกิดมีค่าผิดพลาดระหว่างขนาดของสัญญาณทั้งสองทางขนาดของ
 แอมพลิจูด ค่าผิดพลาดนี้ เรียกว่า สัญญาณรบกวนจากการแปลงเป็นตัวเลข
 (QUANTIZING NOISE) หรือการผิดเพี้ยนจากการแปลงเป็นตัวเลข (QUANTIZING
 DISTORTION) (ดูรูปที่ 7) ขนาดของสัญญาณรบกวนจากการแปลงเป็นตัวเลขจะกระจาย
 สม่ำเสมอในระหว่างช่วงของตัวเลขและไม่ขึ้นกับแอมพลิจูดของสัญญาณอนาลอก


สัญญาณรบกวนจากการแปลงเป็นตัวเลข (ความผิดเพี้ยนจากการแปลงเป็นตัวเลข)



รูปที่ 7 สัญญาณรบกวนที่เกิดขึ้นจากการแปลงเป็นตัวเลข

นี่คือระดับกำลังงานของสัญญาณรบกวนจากการแปลงเป็นตัวเลขในค่อนข้างจะ

คงที่และเป็นอิสระจากระดับกำลังงานของสัญญาณอนาล็อก จะเห็นได้ว่าสัญญาณรบกวนจากการแปลงเป็นตัวเลขนี้เป็นสิ่งที่ไม่สามารถหลีกเลี่ยงได้ แต่สามารถทำให้ลดลงเพื่อรักษาระดับคุณภาพของเสียง (เช่นความชัดเจน)




รูปที่ 8 ความสัมพันธ์ระหว่างช่วงตัวเลขกับสัญญาณรบกวนจากการแปลงเป็นตัวเลข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ด้วยเหตุผลที่ว่าแอมพลิจูดของสัญญาณรบกวนจากการแปลงเป็นตัวเลขไม่มี
 ทางเกินกว่าช่วงของตัวเลข ดังนั้นสัญญาณรบกวนจากการแปลงเป็นตัวเลขในรูปที่ 8ก จึง
 น้อยกว่าในรูปที่ 8ข หากเรากำหนดให้ช่วงของตัวเลขมีช่วงเล็กน้อยเพียงแล้ว สัญญาณ
 รบกวนจากการแปลงเป็นตัวเลขก็จะสามารถลดลงสู่ระดับที่เหมาะสมได้


หลังจากการผ่านการแปลงเป็นตัวเลขแล้ว สัญญาณ PAM. ที่ได้จะนำไปเข้า
 รหัสโดยเปลี่ยนเป็นเลขฐานสอง จากรูปที่ 9 แต่ละค่าที่ผ่านการแปลงเป็นตัวเลขจะถูก
 แปลงเป็นเลขฐาน 2, 3 บิต สัญญาณที่ได้นี้เรียกว่า สัญญาณ PCM. (PULSE CODE
 MODULATION) ระดับค่าตัวเลขจะถูกกำหนดโดยจำนวนบิตของเลขฐานสองของแต่ละค่า เช่น
 ถ้าใช้ n บิตในการเข้ารหัสต่อหนึ่งค่า ก็ได้จำนวนค่าตัวเลข เท่ากับ 2^n ระดับ ซึ่ง
 ทาง CCITT แนะนำให้ใช้การเข้ารหัส 8 บิต ต่อหนึ่งค่าหรือให้มระดับของค่าตัวเลขเท่า
 กับ $2^n = 256$ ระดับ



รูปที่ 9 การนำสัญญาณ PAM. มาเข้ารหัส

จากทฤษฎีสายส่งสัญญาณทำให้เราทราบว่าหากทำการส่งสัญญาณ PCM. ไปตามสายส่งจะเกิดการผิดเพี้ยนของสัญญาณได้ เนื่องจากสัญญาณรบกวน, การสอดแทรก (INTERFERENCE) ระหว่างทางและการตอบสนองทางความถี่ (FREQUENCY RESPONSE) ของสายส่งซึ่งมีการลดทอนมากสำหรับสัญญาณความถี่สูง และลดทอนน้อยสำหรับความถี่ต่ำ เนื่องจากค่าของตัวเหนี่ยวนำและตัวเก็บประจุที่กระจายอยู่ในสายส่งจะประพฤติตัวเป็นวงจรกรองผ่านสัญญาณความถี่ต่ำทำให้สัญญาณ PCM. ผิดเพี้ยนรูปทรงไป แต่ปัญหานี้ได้ถูกแก้ไขโดยการสร้างสัญญาณ PCM. ขึ้นใหม่ที่ด้านรับ ตรีบได้ที่เครื่องรับยังสามารถตัดสินใจได้อย่างถูกต้องว่าสัญญาณผิดเพี้ยนที่ได้รับนั้น เป็นค่า บิต 0 หรือ บิต 1


หากต้องการส่งสัญญาณ PCM. ไปในระยะทางไกลๆ โดยไม่ใช่โมเด็มก็จะต้องมีอุปกรณ์ทวนสัญญาณเรียกว่า เครื่องทวนสัญญาณแบบสร้างขึ้นใหม่ (REGENERATIVE REPEATER) ซึ่งจะสร้างสัญญาณ PCM. ที่ผิดเพี้ยนขึ้นใหม่และทำการส่งต่อไปยังเครื่องรับ



รูปที่ 10 ระบบทวนสัญญาณแบบสร้างใหม่

หรืออุปกรณ์ทวนสัญญาณอีกตัวหนึ่ง (ดังในรูปที่ 10) จะเห็นได้ว่าเราสามารถที่จะกำจัดผลของสัญญาณรบกวน, การสอดแทรก และการผิดเพี้ยนรูปทรงเนื่องจากผลตอบสนองทางความถี่ของสายส่งลงได้ ดังนั้น การส่งสัญญาณระบบดิจิทัลจะไม่มีผลของ

สัญญาณรบกวนและสัญญาณแทรกสอด ดังที่พบเห็นในการส่งสัญญาณระบบอนาลอก ซึ่งเป็นข้อที่ตีเห็นได้ชัดของระบบดิจิทัลที่เหนือระบบอนาลอก



รูปที่ 11 การแปลงสัญญาณดิจิทัลไปเป็นอนาลอก


ด้านรับเมื่อเครื่องรับได้รับสัญญาณ PCM. ก็จะถูกแปลงกลับเป็นสัญญาณอนาลอก (ดูในรูปที่ 11) โดยผ่านขั้นตอนการถอดรหัส และการกรองสัญญาณซึ่งเรียกขั้นตอนทั้งสองรวมกันว่า การเปลี่ยนสัญญาณดิจิทัลไปเป็นสัญญาณอนาลอก (D/A CONVERSION)

การถอดรหัสนั้นก็ตรงกันข้ามกับการเข้ารหัส (ดูในรูปที่ 11) โดยเริ่มต้นจากรหัสฐานสองที่มาจากเครื่องรับสัญญาณ PCM. จะถูกนำมาคำนวณและสร้างเป็นระดับค่าตัวเลข และสัญญาณเลขค่าจะถูกสร้างขึ้นใหม่ ซึ่งสอดคล้องกับระดับที่คำนวณได้จากข้อมูลฐานสองที่ได้รับนี้ สัญญาณ PCM. ที่ถูกแปลงเป็นตัวเลขแล้วที่ด้านส่งจะถูกสร้างขึ้นใหม่ที่ด้านรับ ซึ่งสัญญาณที่ได้ก็ยังคงมีสัญญาณรบกวนจากการแปลงเป็นตัวเลข เช่นเดียวกับทางด้านส่ง สัญญาณ PCM. ที่สร้างขึ้นใหม่ที่ด้านรับก็จะถูกส่งผ่านไปยังวงจรกรองผ่านความถี่ต่ำก็จะได้สัญญาณเสียงอนาลอกต่อเนื่องตามแกนเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอัดและการขยาย (COMPANDING AND EXPANDING)


ในการสื่อสารระบบ PCM. สิ่งที่เราไม่สามารถหลีกเลี่ยงได้คือ สัญญาณรบกวนจากการแปลงเป็นตัวเลข เพื่อลดผลที่เกิดขึ้นนี้จึงแก้ปัญหาโดยใช้ขบวนการอัดและขยายสัญญาณ (ไม่ใช่การขยายสัญญาณแบบลิเนียร์เหมือนวงจรเครื่องเสียง) จากที่เคยกล่าวแล้วว่าระดับของสัญญาณรบกวนจากการแปลงเป็นตัวเลขค่อนข้างจะคงที่และไม่ขึ้นกับระดับกำลังงานของสัญญาณเสียง ดังนั้นอัตราส่วนของสัญญาณเสียงต่อสัญญาณรบกวนจากการแปลงเป็นตัวเลข (S/N_q) จะดีเมื่อระดับความแรงสัญญาณเสียงสูง และจะเลวเมื่อระดับความแรงสัญญาณเสียงต่ำ (ดูรูปที่ 12)



รูปที่ 12 ความสัมพันธ์ระหว่างระดับสัญญาณอินพุตและสัญญาณเสียงต่อสัญญาณรบกวนจากการแปลงเป็นตัวเลข

ในทางปฏิบัติหากต้องการให้คุณภาพเสียงดีแล้ว ค่า S/N_q ควรจะมีค่าคงที่ในทุกๆระดับความแรงของสัญญาณ และไม่ควรมีปัญหาด้วยการใช้จำนวนบิตมากเกินไป ด้วยจุดประสงค์นี้มีการลดขนาดช่วงของตัวเลขที่แอมพลิฟิเคชันสัญญาณต่างๆ และขยายช่วงของตัว


เลขชี้ที่แอมพลิจูดของสัญญาณสูงๆ การแปลงเป็นตัว เลขแบบนี้จึงมีช่วงของตัวเลขไม่เท่ากัน แตกต่างกันไปตามระดับแอมพลิจูดของสัญญาณซึ่งเรียกว่า การแปลงเป็นตัว เลขแบบไม่สม่ำเสมอ (NON-UNIFORM QUANTIZING) (ดูในรูปที่ 13)



การกระจายแอมพลิจูดของสัญญาณเสียงนั้นไม่สม่ำเสมอ (มีการแกว่งขึ้น


ลงตลอดเวลา) แอมพลิจูดต่ำๆมีโอกาสเกิดมากกว่าแอมพลิจูดสูงๆ ดังนั้นค่า S/N_q สามารถที่จะสังเคราะห์ขึ้นได้ดีกว่าถ้าสัญญาณรบกวนจากการแปลงเป็นตัว เลขถูกทำให้ลดลงสำหรับค่าแอมพลิจูดที่มีโอกาสเกิดมากกว่าและถูกทำให้เพิ่มขึ้นสำหรับค่าแอมพลิจูดที่มีโอกาสเกิดน้อยกว่า

(ดูรูป 14)



รูปที่ 14 อัตราส่วนของสัญญาณต่อสัญญาณรบกวนที่แอมพลิจูดต่างกันจะมีค่าใกล้เคียงกัน
ไม่ทราบใครได้ทั้งสี่อัน อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในรูปที่ 15 เป็นการเปรียบเทียบให้เห็นสัญญาณรบกวนจากการแปลงเป็นตัวเลขที่เกิดขึ้นจากการแปลงเป็นตัวเลขแบบสม่ำเสมอและการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ จะเห็นได้ว่าการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอสามารถที่จะลดสัญญาณรบกวนจากการแปลงเป็นตัวเลขได้ทีค่าสัญญาณแอมพลิจูดต่ำๆ



รูปที่ 15 เปรียบเทียบผลของสัญญาณรบกวนจากการแปลงเป็นตัวเลขระหว่างการแปลงเป็นตัวเลขแบบสม่ำเสมอและการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ


ในกรณีของการแปลงเป็นตัวเลขแบบสม่ำเสมอจะต้องใช้จำนวนระดับค่าตัวเลขประมาณ 2,000 ระดับ เพื่อที่จะรักษาคุณภาพของเสียงพูดให้อยู่ในเกณฑ์ดีแม้ที่ระดับแอมพลิจูดต่ำก็ตาม ซึ่งจะต้องใช้จำนวนบิตต่อสัญญาณถึง 11 บิต วิจารณ์การใช้จำนวนบิตมากเช่นนี้ต้องใช้อุปกรณ์พัลส์ความเร็วสูงมากซึ่งจะทำให้ระบบมีราคาแพง ในขณะที่การแปลงเป็นตัวเลขแบบไม่สม่ำเสมอต้องการเพียง 128 ระดับค่าตัวเลข และ 7-บิตต่อสัญญาณลุ่ม 1 ค่าเท่านั้นก็เพียงพอที่จะทำให้ได้ค่า S/N_u ระดับเดียวกับการแปลงเป็นตัวเลขแบบสม่ำเสมอที่ระดับสัญญาณแอมพลิจูดต่ำ อย่างไรก็ตาม CCITT แนะนำการใช้งานการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอด้วยรหัส 8 บิตต่อสัญญาณลุ่ม 1 ค่า และ 256 ระดับค่าตัวเลขเพื่อให้มั่นใจได้ว่าจะได้คุณภาพเสียงที่ดีพอ (ดูรูปที่ 16)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 16 ระดับค่าตัวเลขของการแปลงเป็นตัวเลขแบบสม่ำเสมอ และการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ

การแปลงตัวเลขแบบไม่สม่ำเสมอสร้างขึ้นโดยใช้หลักการจัดการกับสัญญาณที่ ด้านส่งและด้านรับซึ่งเรียกว่า การอัด และ การขยาย ตามลำดับ รูปที่ 17 แสดงให้เห็น ถึงหลักการนี้ ทางด้านส่ง สัญญาณที่มีแอมพลิจูดสูงจะถูกอัด (COMPRESSED) โดยตัวอัด (COMPRESSOR) แล้วนำไปแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ ขบวนการนี้ทำให้เกิดผลลัพธ์ แบบเดียวกับการแปรเปลี่ยนช่วงของตัวเลขโดยขึ้นกับขนาดของแอมพลิจูด ทางด้านรับสัญญาณ PCM. จะถูกสร้างขึ้นมาใหม่ โดยการส่งสัญญาณไปยังเครื่องขยาย (EXPANDER) ซึ่งมี คุณสมบัติตรงข้ามกับเครื่องอัด (ดูในรูปที่ 18)



รูปที่ 17 การแปลงเป็นตัวเลขแบบไม่สม่ำเสมอโดยใช้หลักการอัดและขยาย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 18 คุณลักษณะของการอัดและการขยาย

สัญญาณเสียงนั้นมีช่วงการแกว่งขึ้น-ลงของสัญญาณกว้าง (WIDE DYNAMIC RANGE) ซึ่งการที่จะได้คุณภาพเสียงที่ดีนั้น สัญญาณรบกวนจากการแปลงเป็นตัวเลขต้องมีแอมพลิจูดคงที่เมื่อเทียบกับแอมพลิจูดของสัญญาณ ตลอดย่านความกว้างของการแกว่งขึ้นลงของแอมพลิจูดของสัญญาณ เพื่อที่จะบรรลุนี้อุปสรรคนี้โดยการใช้คุณสมบัติของฟังก์ชันลอการิทึม (LOGARITHMIC) ในการอัดและขยายสัญญาณ ซึ่งมีผลให้สัญญาณรบกวนจากการแปลงเป็นตัวเลขที่ระดับแอมพลิจูดสัญญาณต่ำๆสามารถลดลงอย่างน่าพอใจ และเราสามารถที่จะรักษา ค่า S/N_u ไว้ให้คงที่ตลอดย่านกว้างการแกว่งขึ้น-ลงของแอมพลิจูดของสัญญาณ

CCITT แนะนำให้ใช้คุณสมบัติของลอการิทึม ในการอัดและขยายสัญญาณ 2 แบบดังนี้ แบบแรกเรียกว่า A-LAW นิยมใช้ในยุโรป ส่วนอีกแบบเรียกว่า μ -LAW นิยมใช้กันในแถบอเมริกาเหนือและญี่ปุ่น ในรูปที่ 19 และรูปที่ 20 แสดงให้เห็นถึงคุณสมบัติการอัดและการขยายของ A-LAW และ μ -LAW ตามลำดับ เส้นโค้งทั้งสองแสดงให้เห็นลักษณะการอัดสำหรับแอมพลิจูดของสัญญาณซีกบวก (ซีกลบเป็นลักษณะคล้ายกันแต่ไม่ได้แสดงรูปไว้)



รูปที่ 19 การอัดและการขยายแบบ A-LAW



รูปที่ 20 การอัดและการขยายแบบ u-LAW

CCITT แนะนำว่าการอัดและการขยายนั้นในทางปฏิบัติควรคำนึงถึงการประมวลผลสัญญาณดิจิทัล ซึ่งจะเห็นได้ชัดจากรูปว่าคุณสมบัติในการอัดและขยายแบบลอการิทึมถูกนำมาใช้ในทางปฏิบัติโดยการแบ่งไค้งออกเป็นช่วงๆ แต่ละช่วงประมาณด้วยกราฟเส้นตรง ไค้งของ A-LAW และ u-LAW นั้นถูกประมาณด้วยกราฟเส้นตรง 13 ช่วง และ 15 ช่วงตามลำดับ ซึ่งทั้ง A-LAW และ u-LAW ใช้ระดับค่าตัวเลข 256 ระดับ และเข้ารหัสแต่ละสัญญาณลุ่ม 1 ค่าด้วย 8 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หมายเหตุ

@ เส้นโค้ง A-LAW จากรูปได้จากการประมาณค่าด้วยเส้นตรงเป็นช่วงตามสมการข้างล่าง

$$Y = \frac{AX}{1 + \ln(A)} \quad : (0 \leq X \leq 1/A)$$

หรือ

$$Y = \frac{1 + \ln(AX)}{1 + \ln(A)} \quad : (1/A < X < 1)$$

$$A = 87.6$$

@ มีการประมาณเส้นโค้งด้วยเส้นตรง 7 ส่วน สำหรับสัญญาณซีกบวกและ

อีก 7 ส่วนสำหรับสัญญาณซีกลบโดยเส้นตรงเส้นแรกผ่านจุดกำเนิดและอยู่ที่ซีกบวกและลบ
ดังนั้นแบบ A-LAW จึงมีการประมาณด้วยเส้นตรงทั้งสิ้น 13 ช่วง

@ แต่ละส่วนของเส้นตรงถูกแบ่งอย่างเท่ากันออกเป็น 16 หรือ 32 ส่วนย่อย และค่าอินพุตแอมพลิจูดภายในส่วนย่อยเดียวกันจะถูกแทนด้วยค่าเอาท์พุตเดียวกัน ในรูปที่ 21 เป็นการแสดงรายละเอียดของเส้นตรงส่วนที่ 7 ของโค้ง A-LAW

@ เส้นโค้ง u-LAW จากรูปได้จากการประมาณค่าด้วยเส้นตรงเป็นช่วงๆ


ตามสมการข้างล่าง

$$Y = \frac{\ln(1 + \mu X)}{\ln(1 + \mu)} \quad : (0 \leq X \leq 1)$$


$$u = 255$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 21 คุณสมบัติของ A-law



รูปที่ 22 ลักษณะสมบัติของ μ -law

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 23 ความสัมพันธ์ระหว่าง S/N_0 และการอัดการขยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


๑ มีการประมาณเส้นโค้งด้วยเส้นตรง 8 ส่วนสำหรับสัญญาณซีกบวกและอีก 8 ส่วนสำหรับสัญญาณซีกลบ โดยเส้นตรงเส้นแรกผ่านจุดกำเนิดและอยู่ทั้งซีกบวกและลบ ดังนั้นแบบ μ -LAW จึงมีการประมาณด้วยเส้นตรง 15 ช่วง

๒ แต่ละส่วนของเส้นตรงถูกแบ่งอย่างเท่ากันออกเป็น 16 ส่วนย่อย และค่าอินพุตแอมพลิฟายด์ภายในส่วนย่อยเดียวกันจะถูกแทนด้วยค่าเอาต์พุตเดียวกัน ในรูปที่ 22 เป็นการแสดงรายละเอียดของเส้นตรงส่วนที่ 8 ของโค้ง μ -LAW

ในรูปที่ 23 แสดงให้เห็นการเปรียบเทียบระหว่างคุณสมบัติการอัดและขยายของทั้งแบบ A-LAW และแบบ μ -LAW ในเทอมของ S/N_q ซึ่งลักษณะของ S/N_q ของแบบ A-LAW และ μ -LAW เป็นรูปคลื่นฟันเลื่อยเพราะเส้นโค้งการอัดและขยายถูกประมาณค่าเป็นช่วงๆ โดยเส้นตรงจากรูปนี้ A-LAW ให้ค่า S/N_q สูงกว่าที่ระดับความแรงสัญญาณสูง และให้ค่า S/N_q ต่ำกว่าที่ระดับความแรงของสัญญาณต่ำเมื่อเปรียบเทียบกับ μ -LAW ซึ่งเป็นเพราะว่าช่วงของตัวเลขของ A-LAW นั้นใหญ่กว่าที่ระดับสัญญาณต่ำๆ และเล็กกว่าที่ระดับความแรงของสัญญาณสูงๆ เมื่อเทียบกับ μ -LAW อย่างไรก็ตามในกรณีของทั้ง A-LAW และ μ -LAW เราสามารถที่จะรักษาค่า S/N_q ให้มีค่าสูงและค่อนข้างคงที่ เมื่อคิดคำนึงถึงระดับสัญญาณต่ำๆ ในรูปยังแสดงให้เห็นลักษณะของค่า S/N_q ที่ได้จากการแปลงเป็นตัวเลขแบบสมม่าเสมอ จะเห็นได้อย่างชัดเจนเลยว่าเราสามารถปรับค่า S/N_q ที่ระดับความแรงสัญญาณต่ำๆ ได้อย่างมีประสิทธิภาพโดยการแปลงเป็นตัวเลขแบบไม่สมม่าเสมอแทนการแปลงเป็นตัวเลขแบบสมม่าเสมอ.

DIGITAL TO ANALOG CONVERTER (DAC)


วงจร DAC คือวงจรที่ผลิตสัญญาณ ANALOG ที่เป็น VOLTAGE หรือ CURRENT ออกทาง OUTPUT โดย OUTPUT ที่ได้จะเป็นสัดส่วนกับสัญญาณ ANALOG อ่างอิง และจำนวน BITS-WORD ที่เป็น INPUT



วงจร DAC มี 2 แบบ คือ

- 1. BINARY WEIGHT RESISTER LADDER
- 2. R-2R LADDER,


1. วงจร BINARY WEIGHT RESISTER LADDER



แบบใช้ SWITCH ธรรมดา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบใช้ TRANSISTOR SWITCH


ปัญหาของ BINARY WEIGHT RESISTER LADDER

คือ RESISTER ที่เป็นตัว WEIGHT ทางด้าน LSB ถ้าจำนวน BITS ของวงจรมีค่ามาก(หลายบิต) เช่น มากกว่า 8 BITS จะทำให้ R ที่ LSB มีค่ามากๆ ดังนั้นกระแสรวมที่ได้จะน้อยเกินไปที่จะอ่านค่าได้ เราต้องใช้ OP-AMP ที่มี GAIN สูงๆ มาขยาย หรือ OUTPUT ของ LSB ก็จะมี NOISE มากด้วย ที่นี้เราจะมาแก้ปัญหานี้โดยลดค่า R ที่ LSB ให้มีค่าน้อยลงจะทำให้ MSB มี R ค่าน้อยลงอีก กระแสที่ได้ทาง OUTPUT ก็จะมีมากขึ้นไปอีก ซึ่งในการวัดกระแสก็ทำได้ยากอีกเหมือนกัน

2. วงจร R-2R LADDER

วงจรนี้จะให้ค่า FULL SCALE OUTPUT ที่คงที่ซึ่งค่านี้ขึ้นอยู่กับ VOLTAGE REFERENCE และจำนวน BIT LENGTH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรนี้ ถ้าต่อทุก BITS ของวงจรลง GROUND แล้ววัดที่ JUNCTION จะได้ความต้านทานเท่ากับ R เสมอ (เช่น วัดที่จุด A,B,C,D ใดๆ) (ผลที่ได้จากการคำนวณด้วยทฤษฎีทางไฟฟ้าของวงจรข้างบน เช่น OHM'S LAW)

MSB	LSB	จะได้	E_o
1	0	0	$V_{REF}/2$
0	1	0	$V_{REF}/4$
0	0	1	$V_{REF}/8$
0	0	0	$V_{REF}/16$

ดังนั้นถ้า FULL SCALE จะได้

$$\begin{aligned}
 1 + 1 + 1 + 1 &= V_{REF} \{ 1/2 + 1/4 + 1/8 + 1/16 \} \\
 &= (15/16) V_{REF} \\
 &= 0.9375 V_{REF}
 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ANALOG TO DIGITAL CONVERTER

วงจร A TO D CONVERTER มี 5 แบบ คือ

1. VOLTAGE TO FREQUENCY CONVERTER
2. INTEGRATING CONVERTER (INCLUDING DUAL SCOPE INTEGRATORS)
3. SUCCESSIVE-APPROXIMATION CONVERTER
4. TRACKING CONVERTER
5. PARALLEL (FLASH) CONVERTER

การเลือกวงจร A TO D CONVERTER ไปใช้งาน มีข้อควรคำนึงถึงคือ

1. ความเร็วของการแปลงสัญญาณ (SPEED) นั่นคือต้องพิจารณาค่า CONVERSION TIME คือเวลาที่ต้องการสำหรับการแปลงค่าของวงจร A TO D CONVERTER
2. ความละเอียดของค่าสัญญาณ ANALOG ที่ต้องการ คือจะต้องพิจารณาค่า RESOLUTION ของแต่ละชนิดของวงจร A TO D
3. ค่าผิดพลาดของการแปลงสัญญาณ (QUANTIZING ERROR) ที่จะเกิดขึ้นในทุก ๆ ชนิดของวงจร A TO D ที่ไม่สามารถหลีกเลี่ยงได้เลย


หลักทั้ง 3 ข้อนี้เป็นหลักสำคัญเบื้องต้นในการพิจารณาวงจร A TO D CONVERTER แต่ละชนิดไปใช้ให้เหมาะสมกับวงจร และยังมีตัวแปรลองลงมาอีกคือ ราคาของวงจรที่ใช้รวมไปถึงค่าตัวแปรอื่น ๆ ในคัมมูของ IC (INTEGRATED CIRCUIT) แต่ละประเภท

สำหรับการใช้งานความเร็วสูงวงจร SUCCESSIVE APPROXIMATION CONVERTERS และวงจร PARALLEL (FLASH) CONVERTERS จะถูกนำมาพิจารณาเป็นอันดับแรก แต่เนื่องจาก A TO D CONVERTER แบบ FLASH มีราคาแพงมากเพราะมีประสิทธิภาพสูงที่สุดในวงจรชุดทดลอง PULSE CODE MODULATION จึงนำเอาวงจร SUCCESSIVE APPROXIMATION CONVERTERS มาใช้งาน

ชนิดของ A/D CONVERTER	CONVERSION TIME	RESOLUTION	ข้อดีและกรรมนำไปใช้งาน
1. VOLTAGE TO FREQUENCY CONVERTER	หลาย KHz. - 100KHz.	ขึ้นอยู่กับจำนวน PULSE ที่นับ หรือเวลาในการวัดค่า	ราคาไม่แพง
2. INTEGRATING	mSec. - หลายร้อย msec.	3.5 - 5.5 หลัก (11-18บิต)	ใช้ในเครื่องมือวัด DIGITAL
3. SUCCESSIVE APPROXIMATION CONVERTER	1 uSec ถึงหลาย ๆ uSec.	8-12 บิต หรือ 16 บิต	ใช้งานอย่างกว้างขวาง ร่วมกับ MICROPROCESSOR
4. TRACKING CONVERTER	1 uSec. หรือน้อยกว่า หรือ น้อยกว่า หรืออาจเป็น msec สำหรับการเปลี่ยนแปลง P.F.S.	8-12 บิต หรือ 16 บิต	
5. PARALLEL (FLASH) CONVERTER	เศษส่วนของวินาทีถึง 100,000,000 CONVERSIONS ต่อวินาที	4-6 บิต หรือ 16 บิต	มีราคาแพง ใช้สำหรับงาน VIDEO และการรับส่งข้อมูล ความเร็วสูง


ตารางเปรียบเทียบ Analog to Digital Converter แต่ละชนิด

หลักการของวงจร SUCCESSIVE APPROXIMATION CONVERTER



รูปแสดง SUCCESSIVE APPROXIMATION A/D CONVERTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TIMING DIAGRAM ของวงจร A/D แบบ SAR. ขนาด 4 bits

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SUCCESSIVE APPROXIMATION REGISTER (SAR)

ทำหน้าที่ LATCH ข้อมูลทีละ BIT ออกทาง OUTPUT โดยมีการเปรียบเทียบดังนี้

ถ้า $E_{in} < E_{out}$ OUTPUT LATCH บิตนั้นเป็น "0" ออก

$E_{in} > E_{out}$ OUTPUT LATCH บิตนั้นเป็น "1" ออก

และยังทำหน้าที่เลื่อนบิต ทีละ บิต โดย set แต่ละบิตเป็น "1" เช่น

เมื่อมี CLOCK เข้ามา $\Rightarrow 1 \Rightarrow 1\ 0\ 0\ 0$

เมื่อมี CLOCK เข้ามา $\Rightarrow 1 \Rightarrow 1\ 1\ 0\ 0$

เมื่อมี CLOCK เข้ามา $\Rightarrow 1 \Rightarrow 1\ 1\ 1\ 0$

เมื่อมี CLOCK เข้ามา $\Rightarrow 1 \Rightarrow 1\ 1\ 1\ 1$

ซึ่งเป็นลักษณะของ
SHIFT REGISTER

การทำงานของวงจร

สมมติว่า VOLTAGE ที่จะทำการ CONVERT $E_{in} = 8.125\text{ V}$, V_{ref} ใน DAC = 10V.

1. ที่เวลา t_1 SAR รับ start pulse เข้ามาและเมื่อ clock1 เข้ามา bit1 จะถูก

set เป็น "1" output = 1000 เมื่อผ่าน DAC ทำการ Weight ได้ $E_{out} = 7.5\text{ V}$

Compare กับ E_{in} ได้ $E_{in} > E_{out}$ ดังนั้น $E_1 = 1$ output latch register จะ

Latch Bit 1 เป็น 1 ได้ Output เป็น 1000 ดังเดิม

2. ที่เวลา t_2 bit2 จะถูก set เป็น 1 output จะเป็น 1100 เมื่อผ่าน DAC ทำการ

Weight ได้ $E_{out} = 7.5\text{ V}$ Compare ได้ $E_{in} > E_{out}$ Output Latch Register

จะ Latch Bit2 เป็น 1 ได้ Output เป็น 1100

3. ที่เวลา t_3 bit3 จะถูก set เป็น 1 output จะเป็น 1110 เมื่อผ่าน DAC ทำการ

Weight ได้ $E_{out} = 8.75\text{ V}$ Compare ได้ $E_{in} < E_{out}$ Output Latch Register

จะ Latch Bit3 เป็น 0 ได้ Output เป็น 1100

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. ที่เวลา t_4 bit4 จะถูก set เป็น 1 output จะเป็น 1101 เมื่อผ่าน DAC ทำการ Weight ได้ $E_{out} = 8.125 \text{ V}$ Compare ได้ $E_{in} = E_{out}$ Output Latch Register จะ Latch Bit4 เป็น 1 ได้ Output เป็น 1101
5. ที่เวลา t_5 เกิดการ Overflow ขึ้น (เพราะ Register มีเพียง 4 bits) ส่งสัญญาณ EOC. PULSE ไปบอกว่าสิ้นสุดการทำงานของวงจรแล้ว ค่าที่ได้ทาง output สุดท้ายนี้คือ ค่าของสัญญาณ Analog Input (8.125 V.) ที่แปลงเป็นสัญญาณ Digital แล้วเท่ากับ 1001 (เลข Binary)

จากตัวอย่างจะพบว่า การแปลงสัญญาณ ANALOG เป็น DIGITAL ที่มีค่า 4 bits นั้น เมื่อใช้วงจร SUCCESSIVE APPROXIMATION จะใช้ clock เพียง 5 clocks หรือเท่ากับจำนวน bit + 1 เท่านั้น แต่ถ้าใช้วงจร TRACKING จะต้องใช้ CLOCK PULSE ตามค่าของ CLOCK ถึง $2 \times \exp n$ CLOCK เมื่อ n เป็นจำนวน BITS WORD

สรุป วงจร SUCCESSIVE APPROXIMATION จึงทำงานได้เร็วกว่าวงจร TRACKING มาก.

รายละเอียดของชุดทดลอง PULSE CODE MODULATION

1. เป็นวงจรที่ทำการแปลงสัญญาณ ANALOG เป็น DIGITAL CODE ขนาด 8 BITS แบบขนาน (PARAREL) แล้วทำการแปลงสัญญาณ DIGITAL นั้นกลับเป็นสัญญาณ ANALOG ตามเดิม
2. มีจำนวน 1 CHANNEL (ไม่มีกร MULTIPLEX)
3. สัญญาณ ANALOG INPUT มีขนาด ± 2.5 VOLTS PEAK TO PEAK และมี BANDWIDTH ตั้งแต่ 0 -10 KILOHERTZ
4. จำนวน STEP ของการ QUANTIZATION เท่ากับ $2 \exp 8 = 256$ STEPS
5. ขั้วรหัส DIGITAL แบบ BINARY UNIPOLAR CODING
6. วงจรแต่ละภาคในภาครับและภาคส่งแยกส่วนกัน (ไม่ได้ใช้ IC ตัวเดียว) สามารถใช้ OSCILLOSCOPE วัดสัญญาณแต่ละจุดได้
7. อุปกรณ์ทั้งภาครับและภาคส่งลงบนแผ่นวงจรพิมพ์ (แผ่น PRINT) เดียวกันทั้งหมด


อธิบาย BLOCK DIAGRAM ของภาคส่ง

1 LOWPASS FILTER

ทำหน้าที่กรองสัญญาณ ANALOG INPUT ที่มีความถี่ตั้งแต่ 0-10 kHz ให้ผ่านไปยังภาค SAMPLING

2 CLAMPER CIRCUIT

ทำหน้าที่ยกระดับสัญญาณ ANALOG INPUT ให้เป็นบวก ทั้งนี้เพราะวงจร SUCCESSIVE APPROXIMATION CONVERTER ต้องการเฉพาะแรงดันที่เป็นบวก ในการ QUANTIZING และ ENCODING



ภาคกำเนิดสัญญาณ PULSE CODE MODULATION

3 SAMPLING

ทำหน้าที่ SAMPLING (ลุ่ม) สัญญาณ ANALOG INPUT และ HOLD ไว้เพื่อทำการ ENCODE จนกว่าจะมี SAMPLING CLOCK ลุกใหม่เข้ามาทำการ SAMPLING ใหม่ เพราะไม่เช่นนั้นสัญญาณ ANALOG INPUT จะเปลี่ยนแปลงในขณะที่ทำการ ENCODE ทำให้ค่าที่ได้ไม่ถูกต้อง

4 SAMPLING SIGNAL

ทำหน้าที่สร้างสัญญาณ SAMPLING

5 REFERENCE VOLTAGE

สร้าง REFERENCE VOLTAGE ให้กับ ภาค CLAMPER และ ภาค QUANTIZER AND ENCODER

6 QUANTIZING AND ENCODING

เป็นวงจร SUCCESSIVE APPROXIMATION A TO D CONVERTER ทำหน้าที่ QUANTIZE และ ENCODE สัญญาณ ANALOG INPUT ที่ SAMPLING แล้วเป็นสัญญาณ DIGITAL 8 BITS แบบ BINARY BIPOLAR CODING

7 VARIABLE CLOCK OSCILLATOR

เป็นวงจรสร้างสัญญาณ CLOCK รูปสี่เหลี่ยมที่มี DUTY CYCLE = 50 % ให้ภาค QUANTIZER AND ENCODER (A TO D CONVERTER)

8 LATCH

ทำหน้าที่พักข้อมูลในขณะที่ทำการ QUANTIZATION และ ENCODE จนถูกต้อง และส่งออกไปที่ภาควัด

9 CONTROL LOGIC

ทำหน้าที่สร้างสัญญาณควบคุมให้กับภาค QUANTIZER AND ENCODER

รายละเอียดของวงจรของภาคกำเนิดสัญญาณ PCM.

1) วงจร LOWPASS FILTER เป็นแบบ ACTIVE FILTER โดยใช้ OP-AMP เบอร์ LF351

2) วงจร CLAMPER ใช้ IC OP-AMP เบอร์ LF 351

3) วงจร SAMPLING ใช้ IC เบอร์ LF 398

)

7) วงจร VARIABLE CLOCK OSCILLATOR ใช้ IC TIMER TLC 555

สามารถปรับความถี่ได้ตั้งแต่ 10 KHz ถึง 1 MHz โดยมี DUTY CYCLE 50 % คงที่

4) วงจร ANALOG TO DIGITAL CONVERTER เป็นแบบ SUCCESSIVE APPROXIMATION ซึ่งประกอบด้วยวงจร DIGITAL TO ANALOG CONVERTER ที่เป็น IC ตัวเดียว เบอร์ MC1408L8 และวงจร SUCCESSIVE APPROXIMATION REGISTER

ประกอบขึ้นจาก IC TTL

5) REFERENCE VOLTAGE ใช้ IC

POWER SUPPLY

ชุดจ่ายไฟใช้ IC REGULATOR + 5 VOLTS และ +15 VOLTS

จาก BLOCK DIAGRAM ของภาครับ

DECODER (DIGITAL TO ANALOG CONVERTER)


ทำหน้าที่เปลี่ยนสัญญาณ DIGITAL ที่เป็น BINARY UNIPOLAR CODING ให้เป็นสัญญาณ ANALOG

LOWPASS FILTER

ทำหน้าที่กรองสัญญาณ ANALOG ที่ได้ในช่วงความถี่ 0-10 KHz ให้เหมือนกับสัญญาณ ANALOG INPUT

รายละเอียดของวงจรของภาคแปลงสัญญาณPCM.กลับเป็น ANALOG

- 1) วงจร DIGITAL TO ANALOG CONVERTER ใช้ ICเบอร์ MC1408L8
- 2) วงจร LOWPASS FILTER ใช้ OP-AMPเบอร์ LM311



BLOCK DIAGRAM OF RECEIVER

บทที่ 4

การออกแบบวงจรและการทดลอง

วงจรในชุดทดลองนี้ ส่วนใหญ่จะออกแบบจาก APPLICATION ในคู่มือ IC เบอร์ต่างๆโดยจะทำการตัดแปลงบางส่วนบ้างเพื่อความเหมาะสม หลังจากนั้นก็จะนำไปทดลองใน PROTOBOARD บันทึกผลที่ได้ในแต่ละวงจร ก่อนที่จะนำไปประกอบลง PRINT CIRCUIT BOARD วงจรต่างๆนั้นได้แก่

วงจร LOWPASS FILTER

วงจร REFERENCE VOLTAGE

วงจร CLAMPER

วงจร SAMPLING

วงจร VARIABLE CLOCK OSCILLATOR

วงจร ENCODER & QUANTIZER


วงจร COMPARATOR

วงจร CONTROL LOGIC & SAMPLING SIGNAL

ซึ่งมีรายละเอียดดังต่อไปนี้

การออกแบบวงจร LOWPASS FILTER

ใช้วงจร SECOND ORDER LOWPASS BUTTERWORTH FILTER ซึ่งมี STOP BAND RESPONSE CURVE 40dB/DECADE ดังรูป



อัตราขยายของวงจร SECOND ORDER FILTER กำหนดโดย R1 และ RF และ HIGH CUTOFF FREQUENCY f_H กำหนดโดย R2, C2, R3 และ C3 ดังนี้

$$f_H = \frac{1}{2\pi \sqrt{R_2 R_3 C_2 C_3}}$$

และมี VOLTAGE GAIN เท่ากับ

$$\left| \frac{V_O}{V_{in}} \right| = \frac{1}{\sqrt{1 + (f/f_H)^4}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ซึ่ง } AF = 1 + \frac{RF}{R1} = \text{PASS BAND GAIN}$$

เมื่อ f = ความถี่ของสัญญาณ INPUT (HERTZ)

f_H = HIGH CUTOFF FREQUENCY (HERTZ)

หลักการออกแบบ

1. เลือกค่า HIGH CUTOFF FREQUENCY f_H ในที่นี้เลือก 10 KHz.
2. เพื่อให้ง่ายต่อการคำนวณกำหนดให้ $R2 = R3 = R$ และ $C2 = C3 = C$ และเลือกค่า $C \leq 1 \mu F$. ในที่นี้เลือกค่า $C = 4.7 \text{ nF}$.
3. คำนวณค่า R จากสมการ

$$R = \frac{1}{2 \pi * f_H * C}$$

แทนค่า

$$R = \frac{1}{2 \pi * 10\text{KHz} * 4.7\text{nF}}$$

$$R = 3.386 \text{ KOHMS.}$$

ในที่นี้เลือก $R = 3.3 \text{ KOHMS.}$

จึงได้ค่า $R2 = R3 = R = 3.3 \text{ KOHMS.}$

และค่า $C2 = C3 = C = 4.7 \text{ nF.}$

สำหรับ PASS BAND VOLTAGE GAIN AF ของ SECOND ORDER LOWPASS FILTER = 1.586 ดังนั้น $RF = 0.586 R1$


อัตราส่วน $RF/R1$ นี้คือค่าของ BUTTERWORTH RESPONSE CURVE ดังนั้นควรจะเลือกค่า $R1 \leq 100 \text{ KOHMS.}$ และคำนวณหาค่า $R1$

ถ้าให้ $RF = 27 \text{ KOHMS}$ จะได้ $R1 = 15.8 \text{ KOHMS.}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูป PACKAGE ของ IC MC1723C



สำหรับการออกแบบ VOLTAGE REFERENCE 5.0 V. จะดูจาก TYPICAL

APPLICATION เลือกวางจรที่ต้องการใ้ดังนี้

TYPICAL CONNECTION FOR 2 V. < Vout < 7 V.



จาก
$$V_{out} \sim = 7 \left[\frac{R_2}{R_1 + R_2} \right]$$

$$I_{sc} = \frac{V_{sense}}{R_{sc}} \sim = \frac{0.66}{R_{sc}} \text{ at } T_j = + 25' C.$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FOR BEST RESULTS $10K < R1 + R2 < 100K$

FOR MINIMUM DRIFT $R3 = R1 // R2$

การคำนวณ

เพื่อให้ง่ายจะสมมติให้ $R1 = yR2$

จะได้ $V_{out} \approx = 7 \left[\frac{R2}{yR2 + R2} \right]$

5 V. $\approx = 7 \left[\frac{R2}{(y+1)R2} \right]$

จะได้ $y = \left[\frac{7}{5} - 1 \right] R2$

$y = 2/5 R2$

เพื่อความสะดวกจึงเลือก $R2 = 27 \text{ KOHM.}$

ดังนั้น $R1 = 27 \text{ KOHM.} \cdot (2/5) = 10.8 \text{ KOHM.}$

$R3 = R1 // R2$

$= 10.8 \text{ KOHM.} // 27 \text{ KOHM.}$

$R3 = 7.71 \text{ KOHM.}$

สำหรับค่า RESISTOR ในท้องตลาดใช้ $R1 = 10 \text{ KOHM.}$


$R3 = 7.5 \text{ KOHM.}$

$R2 = 22 \text{ KOHM.} + 4.7 \text{ KOHM.}$

โดยการปรับ $R = 4.7 \text{ KOHM.}$ เพื่อให้ได้ค่า VOLTAGE = 5.00 V.

วงจรรักษาระดับแรงดัน (CLAMPER)

วงจรมีจุดประสงค์เพื่อยกแรงดัน INPUT เพื่อให้ SWING อยู่ในช่วงบวก เนื่องจากวงจรถูกใช้จาก วงจร SUCCESSIVE APPROXIMATION REGISTER ในส่วนของ COMPARATOR ทำงานใน ระดับแรงดัน INPUT ที่เป็นบวก และต้องการให้อัตราขยาย (GAIN) เท่าเดิมจึงเลือกใช้ วงจร BUFFER มาใช้งานโดยแชนแรงดันระดับแรงดัน INPUT ไว้ที่ 2.500 VOLTS เพราะได้กำ หนดแรงดัน INPUT ไว้ 5 VOLTS PEAK TO PEAK วงจรที่ใช้งานมีลักษณะดังนี้



วงจร SAMPLING

วงจร SAMPLING จะใช้ IC LF398 ที่เป็น SPECIAL FUNCTION สำหรับทำหน้าที่ SAMPLING & HOLD SIGNAL



รายละเอียดของ IC LF398

LF398 เป็น IC BI-FET ที่มี ACCURACY ดีมาก มีค่า ACQUISITION TIME เร็ว (ค่าเวลาในการ CLOSE SWITCH ที่ทำให้ค่าสัญญาณมีความถูกต้อง) และมีค่า DROOP RATE (อัตราที่ลดลงของแรงดัน OUTPUT ในช่วง HOLD เนื่องจากการรั่วของ CAPACITOR) INPUT SIGNAL เป็น BIPOLAR ที่มี OFFSET VOLTAGE ต่ำ แต่มี BANDWIDTH ที่กว้างถึง 1 MHz. และมี INPUT IMPEDANCE สูงถึง $10 \exp 10$ OHMS. ทั้งยังมีสัญญาณรบกวนต่ำมากด้วย


คุณสมบัติ

- ทำงานที่แหล่งจ่ายไฟ ± 5 V. ถึง ± 18 V.
- มี ACQUISITION TIME น้อยกว่า $1 \mu\text{s}$.
- INPUT LOGIC เป็นไปได้ทั้ง TTL PMOS หรือ CMOS
- HOLD STEP = 0.5 mV. ที่ HOLD CAPACITOR = 0.01 μF .
- INPUT OFFSET ต่ำ
- มี GAIN ACCURACY = 0.002 %
- ในช่วงเวลา HOLD มี OUTPUT NOISE ต่ำ
- สัญญาณ INPUT ไม่เปลี่ยนแปลงใน ขณะ HOLD
- มี BANDWIDTH กว้าง

Typical Connection and Performance Curve




Connection Diagrams



Order Number LF398N or LF398AN
See NS Package Number N08E

Metal Can Package



Order Number LF198H, LF298H,
LF398H, LF198AH or LF398AH
See NS Package Number H08C

TL/H/5692-11

วงจร VARIABLE CLOCK OSCILLATOR

เนื่องจากวงจร CLOCK ที่ต้องการจะต้องมีความถี่ SQUARE WAVE ที่ปรับความถี่ได้ ตั้งแต่ 10 KHz. จนถึง 1 MHz. โดยจะต้องมี DUTY CYCLE = 50 % คงที่ จึงเลือกใช้ IC TLC555 ที่มีคุณสมบัติพิเศษกว่า IC 555 ธรรมดา คือสามารถจะ OSCILLATE ความถี่ได้สูงถึง 2MHz. (TYPICALLY) ในกรณีที่เป็นวงจร ASTABLE

รายละเอียดของ TLC555


- กำลังสูญเสียต่ำ.....1 mW. (TYPE) ที่ VDD = 5 VOLTS
- สามารถผลิตความถี่ได้สูงถึง 2 MHz. (TYPICALY) เมื่อต่อเป็นวงจร ASTABLE
- จ่ายกระแส OUTPUT ได้สูง SINK 100 mA. (TYPE)
SOYRCE 10mA. (TYPE)
- INPUT IMPEDANCE สูงถึง 10 exp 12 OHMS. TYPE
- ใช้ไฟเลี้ยงเพียงชุดเดียวได้ตั้งแต่ 2-18 VOLTS.
- มีขาเหมือน TLC555 ทั่วไป จึงใช้เปลี่ยนแทนกันได้

IC TLC555 เป็น IC TIMING ตัวเดียวที่ใช้เทคนิคการผลิตแบบ LIN CMOS ของ TEXAS INSTRUMENT เพราะทำให้ INPUT IMPEDANCE สูง (ค่าใช้งาน 10 exp 12 OHMS) มันสามารถจะ DELAY เวลาและกำเนิดความถี่ได้แน่นอนโดยใช้ CAPACITOR ราคาถูกและมีค่าน้อยกว่า IC 555 ทั่วไป สำหรับการนำไปใช้งานก็เหมือนกับ IC 555 คือสามารถจะประกอบเป็นวงจร MONOSTABLE (ใช้ RESISTOR 1ตัว และ CAPACITOR 1 ตัว ในกรณีที่ต้องการ DUTY CYCLE 50 % ในวงจร ASTABLE ก็สามารทำได้โดยใช้ RESISTOR เพียงตัวเดียวเท่านั้น

ด้วยกรรมวิธีในการผลิตแบบ LIN CMOS นี้ทำให้ IC TLC555 สามารถจะผลิตความถี่ได้สูงถึง 2 MHz. และสามารถจะนำไปใช้งานร่วมกับ IC ตระกูล CMOS TTL และ MSC LOGIC ได้เลยและยังกินกำลังต่ำมาก (1mW. ที่ VDD = 5 v.) ทั้งยังสามารถใช้กับไฟเลี้ยงได้ตั้งแต่ 2-16 VOLTS.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรที่ใช้งาน


ความถี่ OUTPUT ที่ได้จะถูกนำมาหาร 2 ด้วยวงจร TOGGLE เพื่อให้ได้ DUTY CYCLE ที่มีเสถียรภาพ

การออกแบบวงจรภาค QUANTIZER และ ENCODER

ภาคนี้จะใช้วงจร ANALOG TO DIGITAL CONVERTER แบบ SUCCESSIVE APPROXIMATION โดยจะสร้าง SUCCESSIVE APPROXIMATION REGISTER ด้วย IC TTL GATES ดังวงจรในรูป

และวงจร DIGITAL TO ANALOG CONVERTER ในวงจร SUCCESSIVE APPROXIMATION A/D CONVERTOR นี้จะใช้ IC MC1408L8 ของบริษัท MOTOROLA รายละเอียดของ MC1408

1. RELATIVE ACCURACY = 0.19 % ERROR MAXIMUM
2. FAST SETTING TIME = 300 nSEC. (TYPICAL)
3. NONINVERTING DIGITAL INPUT ARE MTTL AND CMOS COMPATIBLE
4. OUTPUT VOLTAGE SWING = +0.4 TO -5.0 VOLTS
5. HIGH SPEED MULTIPLYING INPUT SLEW RATE = 4.0 mA./ μ SEC.
6. STANDARD SUPPLY VOLTAGE = + 5.0 V. AND - 5.0 V. TO - 15 V.



MC1408L8 ประกอบด้วยวงจรขยายกระแสอ้างอิง (REFERENCE CURRENT AMPLIFIER), R-2R LADDER และสวิตช์ความเร็วสูงที่ทำงานด้วยกระแส (EIGHT HIGH SPEED CURRENT SWITCHES) การใช้งานนั้นต้องการเพียงความต้านทาน (REFERENCE RESISTOR) และแรงดันอ้างอิง (REFERENCE VOLTAGE) เท่านั้นที่เพิ่มเข้าไปในวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สวิตช์ทำงานด้วยสัญญาณที่ไม่กลับเฟส ดังนั้นสถานะ HIGH ทางด้าน INPUT ในขณะที่ TURN ON จะกำหนดกระแสทางด้าน OUTPUT สวิตช์ที่ทำงานด้วยกระแสจึงทำงานได้ด้วยความเร็วสูง

ข้อกำหนดของการใช้แรงดันอ้างอิงและการ COMPENSATION

วงจร REFERENCE AMPLIFIER ต้องการแรงดันอ้างอิงที่ขา 14 เพื่อเปลี่ยนเป็นกระแสไปให้วงจร LADDER กระแสอ้างอิงที่ขา 14 จะต้องจ่ายให้ IC คงที่สม่ำเสมอ การต่อสำหรับแรงดันอ้างอิงที่เป็นบวก (POSITIVE REFERENCE VOLTAGE) แสดงในรูปที่ 1 แหล่งจ่ายแรงดันอ้างอิงจะจ่ายกระแสเต็มที่ขา 14 สำหรับแรงดันอ้างอิงแบบ BIPOLAR ใน MULTIPLYING MODE R15 จะถูกต่อกับแรงดันลบ (NEGATIVE VOLTAGE) ตามระดับ INPUT ที่ต่ำที่สุด

ค่า COMPENSATING CAPACITOR ต้องเพิ่มขึ้นตาม R14 เพื่อจะรักษา PHASE MARGIN สำหรับค่า R14 คือ 1.0, 2.5, 5.0 KOHMS ต้องใช้ค่า CAPACITOR เท่ากับ 15, 37, และ 75pF CAPACITOR นี้ควรจะต่อกับแรงดัน VEE

สำหรับแรงดันอ้างอิงที่เป็นลบต้องต่อ R14 ลง GROUND และต่อ REFERENCE VOLTAGE ที่ขา 15 ข้อดีของการต่อแบบนี้คือ ทำให้ความต้านทานทางด้าน INPUT สูง (HIGH INPUT IMPEDANCE) การต่อ COMPENSATING CAPACITOR ก็เหมือนกับที่กล่าวมาแล้ว และแรงดันอ้างอิงที่เป็นลบจะต้องมากกว่า VEE SUPPLY อย่างน้อย 3.0 VOLTS สัญญาณ INPUT ที่เป็น BIPOLAR ใช้ได้โดยต่อ R14 เข้ากับแรงดันอ้างอิงที่เป็นบวก ที่มีค่าเท่ากับ INPUT ที่เป็นบวกที่ขา 15

เมื่อใช้แรงดันอ้างอิงไฟตรง (DC REFERENCE VOLTAGE) ควรจะใช้ CAPACITOR ต่อ BYPASS ลง GROUND ไฟบวก 5.0 VOLTS ที่ใช้จ่ายให้วงจร LOGIC ไม่ควรจะนำมาเป็นแรงดันอ้างอิง แต่ถ้าต้องการใช้ควรจะต่อ R14 กับแรงดันอ้างอิงนั้น ผ่านความต้านทานอีกตัวหนึ่งและ BYPASS ที่จุดต่อของ R ทั้งสองนั้นด้วย CAPACITOR 0.1 μ F ลง GROUND และสำหรับแรงดันอ้างอิงที่มีค่ามากกว่า 5.0 VOLTS CLAMP DIODE ควรจะนำมาต่อระหว่างขา 14 และ GROUND

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การกำหนด OUTPUT VOLTAGE

แรงดันที่ขา 4 ถูกจำกัดอยู่ระหว่าง -0.55 ถึง $+0.4$ VOLT ที่ 25 องศาขึ้นอยู่กับวิธีการของกระแส SWITCHING ใน IC MC1408L8 เมื่อสวิตช์กระแส TURN OFF แรงดันบวกทางด้าน OUTPUT DIODE จะ TURN ON ซึ่งจะทำให้ระดับของกระแส OUTPUT เพิ่มขึ้น เมื่อสวิตช์กระแส TURN ON แรงดันลบที่ OUTPUT จะถูกจำกัด

แรงดัน OUTPUT ที่เป็นลบของ MC1408L8 สามารถจะกำหนดให้เป็น -5.0 VOLTS ได้โดยปล่อยขา 1 ของ IC ลอยไว้ และแรงดัน SUPPLY ที่เป็นลบจะต้องให้เป็นลบมากกว่า -10 V. โดยให้ FULL SCALE CURRENT = 1.992 mA. และความต้านทาน LOAD ที่ขา 4 กับ GROUND จะต้องเท่ากับ 2.5 KOHMS. ซึ่งจะได้ระดับแรงดัน OUTPUT = 256 ระดับ นั่นคือแรงดัน OUTPUT จะมีค่าระหว่าง $0 - 4.980$ VOLTS การปล่อยขา 1 ลอยไว้จะไม่มีผลต่อความเร็วหรือความสิ้นเปลืองพลังงานของ IC แต่อย่างไรก็ตามค่าของความต้านทาน LOAD จะกำหนดเวลาการ SWITCHING ตามค่าแรงดันที่เพิ่มขึ้น


ACCURACY

ความถูกต้องสมบูรณ์ (ABSOLUTE ACCURACY) สามารถวัดได้เป็นระดับของค่ากระแส OUTPUT และขึ้นอยู่กับค่าความถูกต้องสัมพัทธ์ (RELATIVE ACCURACY) และค่ากระแส FULL SCALE DRIFT ค่า RELATIVE ACCURACY คือค่าที่ได้จากการวัดค่ากระแสของแต่ละ OUTPUT ที่เป็นเศษส่วนของกระแส FULL SCALE ค่า RELATIVE ACCURACY ของ MC1408L8 ค่อนข้างที่จะคงที่ เพราะเสถียรภาพที่ดีมากของ MONOLITHIC RESISTOR ในวงจร LADDER ค่ากระแสอ้างอิง (REFERENCE VOLTAGE) M อาจจะเปลี่ยนแปลงตามอุณหภูมิ ทำให้เกิดการเปลี่ยนแปลงค่า ABSOLUTE ACCURACY ของกระแส OUTPUT อย่างไรก็ตาม MC1408L8 ก็มีค่าความเปลี่ยนแปลงของกระแสต่ออุณหภูมิที่ต่ำมาก

MC1408L8 ได้รับการประกันความถูกต้องแน่นอนไม่เกิน $\pm 1/2$ LSB. ที่กระแส OUTPUT FULL SCALE = 1.992 mA. ซึ่งก็ตรงกับค่าขยายกระแส OUTPUT ที่จ่ายให้ R-2R LADDER NETWORK = 2 mA. รวมกับที่หายไป 1 LSB. ($8 \mu\text{A}$. - ค่าที่ตกคร่อมในวงจร LADDER) กระแส INPUT ที่ขา 14 ยอมให้อยู่ระหว่าง 1.9 และ 2.1 mA.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรที่ใช้งาน



$$I_o = K \left[\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right]$$

โดยที่ $K = V_{ref}/R_{14}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง DIGITAL TO ANALOG CONVERTER

จากวงจรทดลองในหน้าก่อน เราจะป้อน DIGITAL INPUT ที่ขา 5,6,7,8,9,10, 11,12 ที่เป็น TTL LOGIC แล้ววัดที่จุด V_o บันทึกผลที่ได้เปรียบเทียบกับค่าคำนวณดังนี้

DIGITAL INPUT										ค่าที่วัดได้	ค่าที่คำนวณได้
ขา	5	6	7	8	9	10	11	12		VOLTS	VOLTS
MSB.BIT	1	2	3	4	5	6	7	8	LSB.		
1	1	1	1	1	1	1	1	1		4.98	4.980
0	0	0	0	0	0	0	0	0		0.00	0.000
1	0	0	0	0	0	0	0	0		2.50	2.500
1	1	0	0	0	0	0	0	0		3.74	3.750
1	1	1	0	0	0	0	0	0		4.37	4.375
1	1	1	1	0	0	0	0	0		4.68	4.687
1	1	1	1	1	0	0	0	0		4.84	4.843
1	1	1	1	1	1	0	0	0		4.92	4.921
1	1	1	1	1	1	1	0	0		4.95	4.960
0	0	0	0	0	0	0	0	1		0.02	0.019
0	0	0	0	0	0	0	1	0		0.04	0.039
0	0	0	0	0	1	0	0	0		0.08	0.078
0	0	0	0	1	0	0	0	0		0.16	0.156
0	0	0	1	0	0	0	0	0		0.31	0.312
0	0	1	0	0	0	0	0	0		0.62	0.625
0	1	0	0	0	0	0	0	0		1.24	1.250

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIGITAL INPUT									ค่าที่วัดได้	ค่าที่คำนวณได้
ขา	5	6	7	8	9	10	11	12	VOLTS	VOLTS
MSB.BIT	1	2	3	4	5	6	7	8	LSB.	
0	0	0	0	0	0	1	1		0.06	0.058
0	0	0	0	0	1	1	1		0.13	0.136
0	0	0	0	1	1	1	1		0.29	0.292
0	0	0	1	1	1	1	1		0.60	0.605
0	0	1	1	1	1	1	1		1.22	1.230
0	1	1	1	1	1	1	1		2.47	2.480


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COMPARATOR

วงจร COMPARATOR ในภาค ENCODER & QUANTIZER ที่อยู่ในวงจร SUCCESSIVE APPROXIMATION REGISTER นั้น มีความสำคัญมาก เพราะต้องทำงานที่ความเร็วสูงและมีความสามารถในการ COMPARE ได้อย่างถูกต้องแม่นยำ สำหรับชุดทดลองนี้ ได้เลือก IC เบอร์ $\mu A 311$ (หรือ LM311) ที่เป็น IC COMPARATOR มาใช้งานเพราะมีค่า VOLTAGE GAIN สูง ($200 \text{ V}/\mu\text{V}$) และสามารถเพิ่มค่า SLEW RATE ได้ถึง $18 \text{ V}/\mu\text{s}$.
รายละเอียดของ IC $\mu A 311$

- LOW INPUT BIAS CURRENT 250 nA.MAX
- LOW INPUT OFFSET CURRENT 50 nA.MAX
- DIFFERENTIAL INPUT VOLTAGE $\pm 30 \text{ VOLTS}$.
- POWER SUPPLY VOLTAGE SINGLE 5.0 V. SUPPLY TO $\pm 30 \text{ V}$.
- OFFSET VOLTAGE NULL CAPABILITY
- STROBE CAPABILITY

การกำหนด OUTPUT VOLTAGE ทำได้โดยต่อ RESISTOR กับ OUTPUT VOLTAGE ที่ต้องการนั้น สำหรับค่า RESISTOR นั้นจะเป็นตัวกำหนดกระแส OUTPUT ดังรูป



และเพื่อให้มั่นใจว่า LOGIC GATE จะไม่ดึงกระแสจนทำให้ COMPARATOR ทำงานผิดพลาดจึงได้ต่อบUFFER TRISTATE ไว้ที่ OUTPUT ของ COMPARATOR ด้วย

ผลการทดลองวงจร COMPARATOR ที่ใช้ IC 311

<u>Vin-(3)</u>	<u>Vcom+(3)</u>	<u>Vout</u>	<u>LED</u>	<u>VLED</u>
0.000V.	0.000V.	0.19V.	ON	3.54V.
0.022V.	0.000V.	0.14V.	ON	3.54V.
0.000V.	0.020V.	4.96V.	OFF	0.054V.
0.039V.	0.021V.	0.13V.	ON	3.54V.
0.156V.	0.020V.	0.14V.	ON	3.54V.
0.154V.	0.176V.	4.96V.	OFF	0.054V.
0.157V.	0.158V.	0.19V.	ON	3.54V.
GROUND	GROUND	0.019V.	ON	3.54V.
GROUND	+5.00V.	4.95V.	OFF	0.054V.
+5.00V.	GROUND	0.14V.	ON	3.54V.
+5.00V.	+5.00V.	0.19V.	ON	3.54V.

สรุปผล

IC COMPARATOR 311 การจัดวงจรในลักษณะนี้จะทำให้ได้ RESOLUTION \pm

0.5 BIT = 0.195 V.

ถ้า $V_{in-(3)} \geq V_{com+(2)}$ จะได้ V_{out} เป็น TTL LOGIC "0"

ถ้า $V_{in-(3)} < V_{com+(2)}$ จะได้ V_{out} เป็น TTL LOGIC "1"

ภาค CONTROL LOGIC AND SAMPLING SIGNAL

เนื่องจากเราต้องการสัญญาณไปควบคุมให้วงจร SUCCESSIVE APPROXIMATION REGISTER ในภาค QUANTIZER & ENCODER ทำงานได้อย่างต่อเนื่อง ดังนั้นเราจึงต้องออกแบบวงจรสร้างสัญญาณควบคุมคือ


1. OUTPUT CONTROL SIGNAL

ใช้ในการ CONTROL ให้วงจร LATCH ที่ใช้ IC 74LS374 แบบ TRISTATE ให้ทำงานที่ CLOCK ขาขึ้น

2. START PULSE SIGNAL

นำไปทำการ START วงจร SUCCESSIVE APPROXIMATION REGISTER ให้ทำการ INITIALIZE ตัวเองให้พร้อมที่จะรับสัญญาณ ANALOG INPUT ที่จะเข้ามา CONVERT ต่อไป.

เพื่อความสะดวกจึงได้นำเอาสัญญาณส่วนหนึ่งของวงจร SUCCESSIVE APPROXIMATION REGISTER ที่ถือได้ว่าเป็น EOC SIGNAL (END OF CONVERSION SIGNAL) เป็นสัญญาณอ้างอิงในการสร้างสัญญาณ OUTPUT CONTROL และ START PULSE ดังรูป




3. SAMPLING SIGNAL

สร้างขึ้นจากสัญญาณ START PULSE เพื่อนำไปเป็นสัญญาณ SAMPLING ให้กับ SAMPLING ที่ใช้ IC LF398


การออกแบบ

OUTPUT CONTROL SIGNAL และ START PULSE SIGNAL จะใช้ IC 74LS123 ซึ่งเป็น MONOSTABLE MULTIVIBRATOR DELAY สัญญาณ ความคมความกว้างของ PULSE ด้วย RESISTOR และ CAPACITOR ดังนี้



สำหรับ SAMPLING SIGNAL นั้นจะนำเอา START PULSE SIGNAL ไปผ่านวงจร TOGGLE ที่ใช้ IC 74LS76 ดังนี้

ไปหา 8 ของ LF198



บทที่ 5

การประกอบวงจรและการวัดผล

การประกอบวงจร


หลังจากที่ได้ ออกแบบวงจรและทดลองใน PROTOBOARD แล้วจึงทำการประกอบวงจรทั้งหมดลงใน PRINT CIRCUIT BOARD โดยใช้วิธี WIRE WRAP เพื่อความสะดวกในการแก้ไข เพิ่มเติมในกรณีที่ต้องการ ตาม CIRCUIT DIAGRAM ในแผ่นที่ 1 เมื่อประกอบวงจรเสร็จแล้วจึงได้ทำแผงหน้ากาก ใส่อุปกรณ์ที่จำเป็น ดังรูปในแผ่นที่ 2

การวัดผล

1. ภาควัด CLOCK OSCILLATOR


เมื่อปรับ VR1 ให้ได้ความถี่ OUTPUT สูงสุด จะได้ $f = 1.052631$ MHz.

AMPLITUDE จะได้ $V_{p-p} = 3.6$ V.p-p ดังรูป




เมื่อปรับ VR1 ให้ได้ความถี่ OUTPUT ต่ำสุด จะได้ = 12.195 KHz.

AMPLITUDE จะได้ = 3.6 V.p-p ดังรูป



2. วัดสัญญาณ SAMPLING SIGNAL เทียบกับ สัญญาณ CLOCK ได้ดังนี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ทำแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าในขณะที่ CLOCK OSCILLATOR ผลิตความถี่ 18 PULSES จะมี SAMPLING SIGNAL 1 PULSE ดังนั้นความถี่สูงสุดของชุดทดลองนี้จะเท่ากับ


$$1.052631 \text{ MHz} / 18 = 58.4795 \text{ KHz}$$

3.ทดลองป้อน SINE WAVE ที่มีความถี่ 1 KHz., 4 KHz. และ 10KHz. ที่มีขนาด 2 V. peak to peak เข้าที่ ANALOG INPUT ปรับ CLOCK OSCILLATOR ให้มีสัญญาณ ANALOG OUTPUT ต่ำสุด จะได้ผลดังนี้คือ




INPUT = 1KHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CH1 : 1.00V : 100mV
 INPUT
 CH2 : 1.00V : 100mV
 OUTPUT


INPUT = 4KHz.



CH1 : 1.00V : 40mV
 CH2 : 1.00V : 40mV

INPUT = 10KHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




แผ่นที่ 1 ทรานสดูกรแสดงของ PCM.


รายการอุปกรณ์

RESISTOR			CAPACITOR		
R1, R37	=	15 KOHMS.	C1, C10	=	10 μ FARAD.
R2, R38	=	27 KOHMS.	C2, C3, C11, C12	=	4, 7 μ FARAD.
R3, R4, R39, R40	=	3.3 KOHMS.	C4	=	0.01 μ FARAD.
R5, R11, R12, R41	=	10.00 KOHMS.	C5, C6	=	10 pFARAD.
R6	=	1.5 KOHMS.	C7	=	0.012 μ FARAD.
R7	=	10 MOHMS.	C8, C9	=	75 PFARAD.
R8, R17-R24	=	330 OHMS.			
R9, R10, R13	=	5.00 KOHMS.			
R14-R16, R33-R36	=	2.500 KOHMS.			
R25-R32	=	560 OHMS.	D1 ไดโอด		1N914
VR1	=	100 KOHMS.	T1 ทรานซิสเตอร์		2N356
LED	11	ตัว			
IC					
1. LM311	1	ตัว	2. LF351	2	ตัว
3. LF353	2	ตัว	4. LF398	1	ตัว
5. TLC555	1	ตัว	6. MC1408L8	2	ตัว
7. 74LS244	2	ตัว	8. 74LS123	1	ตัว
9. 74LS374	1	ตัว	10. 74LS00	5	ตัว
11. 74LS10	3	ตัว	12. 74LS14	2	ตัว
13. 74LS74	2	ตัว	14. 74LS76	6	ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






แผ่นที่ 2 รูปแสดงแผงชุดทดลอง PCM. เมื่อประกอบเสร็จ



วงจร SUCCESSIVE APPROXIMATION REGISTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CIRCUIT DIAGRAM OF POWER SUPPLY



& VOLTAGE REFERENCE

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ประกอบการเรียนการสอนเท่านั้น ไม่ควรนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

การใช้งานชุดทดลอง PCM.

วัตถุประสงค์

1. เพื่อศึกษาหลักการของ PULSE CODE MODULATION
2. เพื่อศึกษาการทำงานของวงจร ANALOG TO DIGITAL CONVERTER แบบ SUCCESSIVE APPROXIMATION



เครื่องมือและอุปกรณ์

- 1 ชุดทดลอง PULSE CODE MODULATION
- 2 SIGNAL GENERATOR
- 3 DUAL TRACE OSCILLOSCOPE
- 4 DC POWER SUPPLY
- 5 DIGITAL VOLT METER

ขั้นตอนการทดลอง เพื่อศึกษาหลักการของ PULSE CODE MODULATION



- 1 ป้อนไฟเลี้ยงให้ชุดทดลอง
- 2 JUMP CLOCK OUTPUT กับ SAR.IN
- 3 JUMP SAMPLING OUTPUT กับ ANALOG INPUT 2
- 4 ป้อนสัญญาณ SINE WAVE 1KHz. 2 V. peak to peak เข้าที่ ANALOG INPUT 1 กดปุ่ม START
- 5 ปรับ CLOCK OSCILLATOR ให้ได้ $\text{SAMPLING RATE} = 2$ เท่าของความถี่ INPUT SIGNAL นั่นคือ 2 KHz. ให้ OSCILLOSCOPE วัดสัญญาณ ANALOG OUTPUT ที่ภาค DECODER เปรียบเทียบกับ INPUT

6 บันทึกผลการทดลองที่ได้ ดังนี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7 ปรับ CLOCK OSCILLATOR ให้ได้ SAMPLING RATE = 4 เท่าของความถี่
INPUT บันทึกผลที่ได้ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8 ปรับ CLOCK OSCILLATOR ให้ได้ OUTPUT SIGNAL ดีที่สุด (เป็น SINE WAVE ที่สุด) บันทึกผล และวัดความถี่ SAMPLING ได้ดังนี้



ขั้นตอนการทดลอง เพื่อศึกษาการทำงานของ SAR.

- 1 JUMP CLOCK จากปุ่ม CLOCK เข้ากับ SAR. IN
- 2 ป้อนไฟ DC = 2.5 V.DC เข้าที่ ANALOG INPUT 2
- 3 ใช้ DC DIGITAL VOLTMETER วัดที่ OUTPUT D TO A CONVERTER ที่ภาค DECODER
- 4 กดปุ่ม CLOCK SWITCH เพื่อป้อน PULSE ทีละลูกให้วงจร สังเกต LED MONITOR ว่ามีการเปลี่ยนแปลงอย่างไร และหลังจาก CLOCK ลูกที่ 9 แล้วนั้น VOLTAGE ที่ OUTPUT ของ D TO A CONVERTER เป็นเท่าไร

LED จะติดทีละดวง (หลังจากนั้นอาจจะดับหรือติดค้าง ขึ้นอยู่กับค่าของ INPUT) ในขณะที่จะอยู่ในระหว่างการ WEIGHT ค่า ของ INPUT โดยเริ่มจาก LED ดวงบนสุด(MSB) ไปเรื่อยๆ จนถึง LED ดวงล่างสุด (LSB) เมื่อถึง CLOCK ลูกที่ 9 วงจร LATCH จะ LATCH ให้ OUTPUT ของ A TO D CONVERTER ในภาค DECODER จะมีค่า VOLTAGE ปรากฏอยู่ แสดงว่าใน 1 CONVERSION TIME จะใช้ CLOCK 9 ลูกสำหรับ 8BITS DIGITAL OUTPUT

ความสัมพันธ์ระหว่าง OUTPUT DIGITAL 8BITS กับค่า VOLTAGE INPUT(หรือหลังจาก DECODE แล้ว) เป็นไปตามสมการ

$$V_o = K (B_1/2 + B_2/4 + B_3/8 + B_4/16 + B_5/32 + B_6/64 + B_7/128 + B_8/256)$$

โดยที่ $K = V_{ref} = 5.00 \text{ VOLTS}$ ดังนั้น INPUT 2.50 Vdc. ควรจะแสดงผลดังนี้

MSB.	B1	B2	B3	B4	B5	B6	B7	B8	LSB.
	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF

5 ทำการทดลองซ้ำข้อ 2 ถึง 4 โดยเปลี่ยน DC INPUT VOLTAGE ตามตาราง และบันทึกผล OUTPUT เปรียบเทียบ ค่า INPUT ,OUTPUT และค่าที่คำนวณ



DC INPUT (VOLTS)	DC OUTPUT (VOLTS)
2.50	
3.00	
3.75	
4.00	
5.00	

8 JUMP CLOCK จาก CLOCK OSCILLATOR กับ SAR. IN


9 ใช้ OSCILLOSCOPE วัดที่จุด COMPARATOR ปรับ CLOCK OSCILLATOR ให้ได้ WAVE FORM บน OSCILLOSCOPE ดีที่สุด

10 ใช้ OSCILLOSCOPE วัดสัญญาณที่ COMPARATOR เปรียบเทียบกับสัญญาณ CLOCK

11 ทดลองปรับ DC INPUT แล้วสังเกตผลใน OSCILLOSCOPE ซึ่งควรจะได้ WAVE FORM ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 7

สรุปผล

ชุดทดลองนี้มีคุณสมบัติเป็นไปตามวัตถุประสงค์ที่ตั้งไว้ คือ

สามารถแปลงสัญญาณ ANALOG ที่มีขนาด 5.0 V. peak to peak มี BANDWIDTH 0-10 KHz. มีจำนวน STEP ของการ QUANTIZATION เท่ากับ 256 STEPS (8 BITS) ที่มีการเข้ารหัส DIGITAL แบบ BINARY UNIPOLAR CODING โดยวงจรภาค QUANTIZER & ENCODER ที่เป็นหัวใจของระบบ PULSE CODE MODULATION นั้นสร้างมาจากวงจร DIGITAL พื้นฐาน ที่ไม่ได้ใช้ IC SPECIAL FUNCTION ตัวเดียวโดดๆ ที่ใช้งานในการแปลงสัญญาณ PCM. จริง แสดงให้เห็นมีความสามารถเป็นไปได้ในการออกแบบสร้างวงจร ELECTRONICS โดยอิงทฤษฎีที่ได้เรียนมา ถึงแม้ว่าผลที่ได้รับนั้นจะไม่สมบูรณ์ 100 % ก็ตามอย่างไรก็ดีผู้จัดทำหวังว่าชุดทดลองนี้คงจะเป็นประโยชน์สำหรับผู้ที่จะศึกษาวิธีการของ PCM. เบื้องต้นและอาจจะพัฒนาให้สมบูรณ์ต่อไป



National
Semiconductor
Corporation

LF198/LF298/LF398, LF198A/LF398A Monolithic Sample and Hold Circuits

General Description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize BI-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as 6 μ s to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin, and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz op amps without having stability problems. Input impedance of $10^{10}\Omega$ allows high source impedances to be used without degrading accuracy. P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a 1 μ F hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode, even for input signals equal to the supply voltages.



Features

- Operates from ± 5 V to ± 18 V supplies
- Less than 10 μ s acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at $C_H = 0.01 \mu$ F
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth

Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from ± 5 V to ± 18 V supplies. It is available in an 8-lead TO-5 package.


An "A" version is available with tightened electrical specifications.

Typical Connection and Performance Curve




TL/H/5692-2

Connection Diagrams



Order Number LF398N or LF398AN
See NS Package Number N08E



Order Number LF198H, LF298H,
LF398H, LF198AH or LF398AH
See NS Package Number H08C

TL/H/5692-11

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	± 18V
Power Dissipation (Package Limitation) (Note 1)	500 mW
Operating Ambient Temperature Range	
LF198/LF198A	-55°C to +125°C
LF298	-25°C to +85°C
LF398/LF398A	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Input Voltage	Equal to Supply Voltage
Logic To Logic Reference Differential Voltage (Note 2)	+7V, -30V
Output Short Circuit Duration	Indefinite
Hold Capacitor Short Circuit Duration	10 sec
Lead Temperature (Soldering, 10 seconds)	260°C
Thermal Resistance (θ_{JA}) (typicals)	
H package	215°C/W (Board mount in still air)
N package	85°C/W (Board mount in 400LF/min air flow)
θ_{JC} (typical)	20°C/W

Electrical Characteristics (Note 3)

Parameter	Conditions	LF198/LF298			LF398			Units
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage, (Note 6)	$T_j = 25^\circ\text{C}$		1	3		2	7	mV
	Full Temperature Range			5			10	mV
Input Bias Current, (Note 6)	$T_j = 25^\circ\text{C}$		5	25		10	50	nA
	Full Temperature Range			75			100	nA
Input Impedance	$T_j = 25^\circ\text{C}$		10^{10}			10^{10}		Ω
Gain Error	$T_j = -25^\circ\text{C}, R_L = 10\text{k}$		-0.002	0.005		0.004	0.01	%
	Full Temperature Range			0.02			0.02	%
Feedthrough Attenuation Ratio at 1 kHz	$T_j = 25^\circ\text{C}, C_h = 0.01 \mu\text{F}$	86	96		80	90		dB
Output Impedance	$T_j = 25^\circ\text{C}$, "HOLD" mode		0.5	2		0.5	4	Ω
	Full Temperature Range			4			6	Ω
"HOLD" Step, (Note 4)	$T_j = 25^\circ\text{C}, C_h = 0.01 \mu\text{F}, V_{OUT} = 0$		0.5	2.0		1.0	2.5	mV
Supply Current, (Note 6)	$T_j \geq 25^\circ\text{C}$		4.5	5.5		4.5	6.5	mA
Logic and Logic Reference Input Current	$T_j = 25^\circ\text{C}$		2	10		2	10	μA
Leakage Current into Hold Capacitor (Note 6)	$T_j = 25^\circ\text{C}$, (Note 5) Hold Mode		30	100		30	200	pA
Acquisition Time to 0.1%	$\Delta V_{OUT} = 10\text{V}, C_h = 1000 \text{ pF}$ $C_h = 0.01 \mu\text{F}$		4			4		μs
			20			20		μs
Hold Capacitor Charging Current	$V_{IN} - V_{OUT} = 2\text{V}$		5			5		mA
Supply Voltage Rejection Ratio	$V_{OUT} = 0$	80	110		80	110		dB
Differential Logic Threshold	$T_j = 25^\circ\text{C}$	0.8	1.4	2.4	0.8	1.4	2.4	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued) (Note 3)

Parameter	Conditions	LF198A			LF398A			Units
		Min	Typ	Max	Min	Typ	Max	
Offset Voltage, (Note 6)	$T_j = 25^\circ\text{C}$ Full Temperature Range		1	1		2	2	mV
				2		3		mV
Bias Current, (Note 6)	$T_j = 25^\circ\text{C}$ Full Temperature Range		5	25		10	25	nA
				75		50		nA
Impedance	$T_j = 25^\circ\text{C}$		10^{10}		10^{10}		Ω	
Error	$T_j = 25^\circ\text{C}, R_L = 10\text{k}$ Full Temperature Range		0.002	0.005		0.004	0.005	%
				0.01		0.01		%
Enough Attenuation Ratio	$T_j = 25^\circ\text{C}, C_H = 0.01 \mu\text{F}$	86	96		86	90	dB	
Impedance	$T_j = 25^\circ\text{C}$, "HOLD" mode Full Temperature Range		0.5	1		0.5	1	Ω
				4		6		Ω
Hold Step, (Note 4)	$T_j = 25^\circ\text{C}, C_H = 0.01 \mu\text{F}, V_{OUT} = 0$		0.5	1		1.0	1	mV
Quiescent Current, (Note 6)	$T_j \geq 25^\circ\text{C}$		4.5	5.5		4.5	6.5	mA
Logic Reference Input	$T_j = 25^\circ\text{C}$		2	10		2	10	μA
Current into Hold or (Note 6)	$T_j = 25^\circ\text{C}$, (Note 5) Hold Mode		30	100		30	100	μA
Settling Time to 0.1%	$\Delta V_{OUT} = 10\text{V}, C_H = 1000 \text{ pF}$ $C_H = 0.01 \mu\text{F}$		4	6		4	6	μs
			20	25		20	25	μs
Capacitor Charging Current	$V_{IN} - V_{OUT} = 2\text{V}$		5			5		mA
Voltage Rejection Ratio	$V_{OUT} = 0$	90	110		90	110		dB
Initial Logic Threshold	$T_j = 25^\circ\text{C}$	0.8	1.4	2.4	0.8	1.4	2.4	V

The maximum junction temperature of the LF198/LF198A is 150°C , for the LF298, 115°C , and for the LF398/LF398A, 100°C . When operating at elevated temperature, the power dissipation must be derated based on a thermal resistance (θ_{JA}) of $150^\circ\text{C}/\text{W}$.

Although the differential voltage may not exceed the limits given, the common-mode voltage on the logic pins may be equal to the supply voltages without damage to the circuit. For proper logic operation, however, one of the logic pins must always be at least 2V below the positive supply and 3V above the negative supply.

Unless otherwise specified, the following conditions apply. Unit is in "sample" mode, $V_S = \pm 15\text{V}$, $T_j = 25^\circ\text{C}$, $-11.5\text{V} \leq V_{IN} \leq +11.5\text{V}$, $C_H = 0.01 \mu\text{F}$, $R_L = 10 \text{ k}\Omega$. Logic reference voltage = 0V and logic voltage = 2.5V.


Hold step is sensitive to stray capacitive coupling between input logic signals and the hold capacitor. 1 pF, for instance, will create an additional 0.5 mV in a 5V logic swing and a 0.01 μF hold capacitor. Magnitude of the hold step is inversely proportional to hold capacitor value.

Leakage current is measured at a junction temperature of 25°C . The effects of junction temperature rise due to power dissipation or elevated ambient can be approximated by doubling the 25°C value for each 11°C increase in chip temperature. Leakage is guaranteed over full input signal range.

These parameters guaranteed over a supply voltage range of ± 5 to $\pm 18\text{V}$, and an input range of $-V_S + 3.5\text{V} \leq V_{IN} \leq +V_S - 3.5\text{V}$.


Dynamic Performance Characteristics

Aperture Time*




*See Definition of Terms

Dielectric Absorption Error in Hold Capacitor



Dynamic Sampling Error



TL11/5692-J

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued) (Note 3)

Parameter	Conditions	LF198A			LF398A			Units
		Min	Typ	Max	Min	Typ	Max	
Output Offset Voltage, (Note 6)	$T_j = 25^\circ\text{C}$ Full Temperature Range		1	1 2		2	2 3	mV mV
Output Bias Current, (Note 6)	$T_j = 25^\circ\text{C}$ Full Temperature Range		5	25 75		10	25 50	nA nA
Output Impedance	$T_j = 25^\circ\text{C}$		10^{10}		10^{10}			Ω
Gain Error	$T_j = 25^\circ\text{C}$, $R_L = 10\text{k}$ Full Temperature Range		0.002	0.005 0.01		0.004	0.005 0.01	% %
Feedthrough Attenuation Ratio $\pm 1\text{ kHz}$	$T_j = 25^\circ\text{C}$, $C_h = 0.01\ \mu\text{F}$	86	96		86	93		dB
Output Impedance	$T_j = 25^\circ\text{C}$, "HOLD" mode Full Temperature Range		0.5	1 4		0.5	1 6	Ω Ω
"HOLD" Step, (Note 4)	$T_j = 25^\circ\text{C}$, $C_h = 0.01\ \mu\text{F}$, $V_{\text{OUT}} = 0$		0.5	1		1.0	1	mV
Supply Current, (Note 6)	$T_j \geq 25^\circ\text{C}$		4.5	5.5		4.5	6.5	mA
Logic and Logic Reference Input Current	$T_j = 25^\circ\text{C}$		2	10		2	10	μA
Leakage Current into Hold Capacitor (Note 6)	$T_j = 25^\circ\text{C}$, (Note 5) Hold Mode		30	100		30	100	pA
Acquisition Time to 0.1%	$\Delta V_{\text{OUT}} = 10\text{V}$, $C_h = 1000\ \text{pF}$ $C_h = 0.01\ \mu\text{F}$		4 20	6 25		4 20	6 25	μs μs
Hold Capacitor Charging Current	$V_{\text{IN}} - V_{\text{OUT}} = 2\text{V}$		5			5		mA
Supply Voltage Rejection Ratio	$V_{\text{OUT}} = 0$	90	110		90	110		dB
Differential Logic Threshold	$T_j = 25^\circ\text{C}$	0.8	1.4	2.4	0.8	1.4	2.4	V

Note 1: The maximum junction temperature of the LF198/LF198A is 150°C , for the LF298, 115°C , and for the LF398/LF398A, 100°C . When operating at elevated ambient temperature, the power dissipation must be derated based on a thermal resistance (θ_{JA}) of $150^\circ\text{C}/\text{W}$.

Note 2: Although the differential voltage may not exceed the limits given, the common-mode voltage on the logic pins may be equal to the supply voltages without causing damage to the circuit. For proper logic operation, however, one of the logic pins must always be at least 2V below the positive supply and 3V above the negative supply.


Note 3: Unless otherwise specified, the following conditions apply. Unit is in "sample" mode, $V_S = \pm 15\text{V}$, $T_j = 25^\circ\text{C}$, $-11.5\text{V} \leq V_{\text{IN}} \leq +11.5\text{V}$, $C_h = 0.01\ \mu\text{F}$, and $R_L = 10\ \text{k}\Omega$. Logic reference voltage = 0V and logic voltage = 2.5V.

Note 4: Hold step is sensitive to stray capacitive coupling between input logic signals and the hold capacitor. 1 pF, for instance, will create an additional 0.5 mV step with a 5V logic swing and a 0.01 μF hold capacitor. Magnitude of the hold step is inversely proportional to hold capacitor value.



Note 5: Leakage current is measured at a junction temperature of 25°C . The effects of junction temperature rise due to power dissipation or elevated ambient can be calculated by doubling the 25°C value for each 11°C increase in chip temperature. Leakage is guaranteed over full input signal range.

Note 6: These parameters guaranteed over a supply voltage range of ± 5 to $\pm 18\text{V}$, and an input range of $-V_S + 3.5\text{V} \leq V_{\text{IN}} \leq +V_S - 3.5\text{V}$.

Typical Performance Characteristics




*See Definition of Terms




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)


Output Droop Rate



Hold Step




"Hold" Settling Time*




*See definition


Leakage Current into Hold Capacitor




Phase and Gain (Input to Output, Small Signal)




Gain Error




Power Supply Rejection




Output Short Circuit Current




Output Noise




Input Bias Current



Feedthrough Rejection Ratio (Hold Mode)



Hold Step vs Input Voltage



TLH5692-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**LINEAR
INTEGRATED
CIRCUITS**

**TYPES TLC555M, TLC555C
LinCMOSTM TIMERS**


D2784, SEPTEMBER 1983

- Very Low Power Consumption . . . 1 mW Typ at $V_{DD} = 5\text{ V}$
- Capable of Very-High-Speed Operation . . . Typically 2 MHz in Astable Mode
- Complementary CMOS output Capable of Switching Rail-to-Rail
- High Output-Current Capability . . . Sink 100 mA Typ . . . Source 10 mA Typ
- Output Fully CMOS-, TTL-, and MOS-Compatible
- Low Supply Current Reduces Spikes During Output Transitions
- High Impedance Inputs . . . $10^{12}\ \Omega$ Typ.
- Single-Supply Operation from 2 to 18 V
- Functionally Interchangeable with the Signetics NE555; has Same Pinout

TLC555M . . . JG PACKAGE
TLC555C . . . D, JG, or P PACKAGE
(TOP VIEW)



functional block diagram



Reset can override Trigger, which can override Threshold.

description

The TLC555 is a monolithic timing circuit fabricated using TI's LinCMOSTM process. Due to its high impedance inputs (typically $10^{12}\ \Omega$), it is capable of producing accurate time delays and oscillations while using less expensive, smaller timing capacitors than the NE555. Like the NE555, the TLC555 achieves both monostable (using one resistor and one capacitor) and astable (using two resistors and one capacitor) operation. In addition, 50% duty cycle astable operation is possible using only a single resistor and one capacitor. The LinCMOSTM process allows the TLC555 to operate at frequencies up to 2 MHz and be fully compatible with CMOS, TTL, and MOS logic. It also provides very low power consumption (typically 1 mW at $V_{DD} = 5\text{ V}$) over a wide range of supply voltages ranging from 2 volts to 18 volts.

Like the NE555, the threshold and trigger levels are normally two-thirds and one-third respectively of V_{DD} . These levels can be altered by use of the control voltage terminal. When the trigger input falls below trigger level, the flip-flop is set and the output goes high. If the trigger input is above the trigger level and the threshold input is above the threshold level, the flip-flop is reset and the output is low. The reset input can override all other inputs and can be used to initiate a new timing cycle. When the reset input goes low, the flip-flop is reset and the output goes low. Whenever the output is low, a low-impedance path is provided between the discharge terminal and ground.

While the complementary CMOS output is capable of sinking over 100 mA and sourcing over 10 mA, the TLC555 exhibits greatly reduced supply current spikes during output transitions. This minimizes the need for the large decoupling capacitors required by the NE555.

These devices have internal electrostatic discharge (ESD) protection circuits that will prevent catastrophic failures at voltage up to 2000 volts as tested under MIL-STD-883B, Method 3015.1. However, care should be exercised in handling these devices as exposure to ESD may result in a degradation of the device parametric performance.

All unused inputs should be tied to an appropriate logic level to prevent false triggering.

The TLC555M is characterized for operation over the full military temperature range of -55°C to 125°C ; the TLC555C is characterized for operation from 0°C to 70°C .

Special Functions



ADVANCE INFORMATION

This document contains information on a new product. Specifications are subject to change without notice.

Copyright © 1983 by Texas Instruments Incorporated

**TEXAS
INSTRUMENTS**
POST OFFICE BOX 255317 • DALLAS, TEXAS 75265

5-97

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TLC555M, TLC555C
LinCMOST™ TIMERS

FUNCTION TABLE

RESET	TRIGGER VOLTAGE†	THRESHOLD VOLTAGE†	OUTPUT	DISCHARGE SWITCH
Low	Irrelevant	Irrelevant	Low	On
High	< 1/3 V _{DD}	Irrelevant	High	Off
High	> 1/3 V _{DD}	> 2/3 V _{DD}	Low	On
High	> 1/3 V _{DD}	< 2/3 V _{DD}	As previously established	

† Voltages levels shown are nominal.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V _{DD} (see Note 1)	18 V
Input voltage range (any input)	-0.3 V to 18 V
Continuous total dissipation at (or below) 25°C free-air temperature (see Note 2)	600 mW
Operating free-air temperature range: TLC555M	-55°C to 125°C
TLC555C	0°C to 70°C
Storage temperature range	-65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 60 seconds: JG package	300°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds: D or P package	260°C

- NOTES: 1. All voltage values are with respect to network ground terminal.
 2. For operation above 25°C free-air temperature, refer to Dissipation Derating Curves, Section 2. In the JG package, TLC555M chips are alloy-mounted.

electrical characteristics at 25°C free-air temperature, V_{DD} = 5V to 15 V (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Threshold voltage level as a percentage of supply voltage			66.7%		
Threshold current	V _{DD} = 5 V		10		pA
Trigger voltage level as a percentage of supply voltage			33.3%		
Trigger current	V _{DD} = 5 V		10		pA
Reset voltage level			0.7		V
Reset current	V _{DD} = 5 V		± 10		pA
Control voltage (open-circuit) as a percentage of supply voltage			66.7%		
Low-level output voltage	V _{DD} = 15 V	I _{OL} = 10 mA	0.1		V
		I _{OL} = 50 mA	0.5		
		I _{OL} = 100 mA	1		
	V _{DD} = 5 V	I _{OL} = 5 mA	0.1		
		I _{OL} = 8 mA	0.16		
High-level output voltage	V _{DD} = 15 V	I _{OH} = -1 mA	14.8		V
		I _{OH} = -5 mA	14		
		I _{OH} = -10 mA	12.7		
	V _{DD} = 5 V	I _{OH} = -2 mA	4		
		I _{OH} = -1 mA	4.5		
Supply current	V _{DD} = 15 V		360		µA
	V _{DD} = 5 V		170		

Special Functions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TLC555M, TLC555C
 LinCMOST™ TIMERS

operating characteristics, $V_{DD} = 5\text{ V}$, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Initial error of timing interval	$V_{DD} = 5\text{ V to }15\text{ V}$, $R_A = R_B = 1\text{ k}\Omega\text{ to }100\text{ }\Omega$,		1%		
Supply voltage sensitivity of timing interval	$C_T = 0.1\text{ }\mu\text{F}$, See Figure 1		0.1		%/V
Output pulse rise time	$V_{DD} = 5\text{ V}$, $R_L = 10\text{ M}\Omega$,		20		ns
Output pulse fall time	$C_L = 10\text{ pF}$		20		
Maximum frequency in astable mode	$R_A = 470\text{ }\Omega$, $R_B = 200\text{ }\Omega$, $C_T = 200\text{ pF}$		2.1		MHz

TYPICAL APPLICATION DATA




FIGURE 1—CIRCUIT FOR ASTABLE OPERATION

Special Functions



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DAC0808, DAC0807, DAC0806 8-Bit D/A Converters

General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current setting time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF} / 256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the

MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features


- Relative accuracy: $\pm 0.19\%$ error maximum (DAC0808)
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: ~~150 ns typ~~
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: $8 \text{ mA}/\mu\text{s}$
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: $33 \text{ mW} @ \pm 5V$

Block and Connection Diagrams



Order Number
DAC0808, DAC0807,
or DAC0806
See NS Package
Number J16A,
M16A or N16A


Dual-In-Line Package



TL/H/5687-1

TL/H/5687-2

Small-Outline Package



Top View

TL/H/5687-13

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS		
		J PACKAGE (J16A)*	N PACKAGE (N16A)*	SO PACKAGE (M16A)
8-bit	$-55^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$	DAC0808LJ	MC1508L8	
8-bit	$0^{\circ}\text{C} \leq T_A \leq +75^{\circ}\text{C}$	DAC0808LCJ	MC1408L8	DAC0808LCM
7-bit	$0^{\circ}\text{C} \leq T_A \leq +75^{\circ}\text{C}$	DAC0807LCJ	MC1408L7	DAC0807LCM
6-bit	$0^{\circ}\text{C} \leq T_A \leq +75^{\circ}\text{C}$	DAC0806LCJ	MC1408L6	DAC0806LCM

*Note. Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage	
V _{CC}	+18 V _{DC}
V _{EE}	-18 V _{DC}
Digital Input Voltage, V ₅ -V ₁₂	-10 V _{DC} to +18 V _{DC}
Applied Output Voltage, V _O	-11 V _{DC} to +18 V _{DC}
Reference Current, I ₁₄	5 mA
Reference Amplifier Inputs, V ₁₄ , V ₁₅	V _{CC} , V _{EE}
Power Dissipation (Note 3)	1000 mW
ESD Susceptibility (Note 4)	TBD

Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (Plastic)	260°C
Dual-In-Line Package (Ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Ratings

Temperature Range	T _{MIN} ≤ T _A ≤ T _{MAX}
DAC0808L	-55°C ≤ T _A ≤ +125°C
DAC0808LC Series	0 ≤ T _A ≤ +75°C

Electrical Characteristics

(V_{CC} = 5V, V_{EE} = -15 V_{DC}, V_{REF}/R₁₄ = 2 mA, DAC0808: T_A = -55°C to +125°C, DAC0808C, DAC0807C, DAC0806C, T_A = 0°C to +75°C, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E _r	Relative Accuracy (Error Relative to Full Scale I _O)	(Figure 4)				%
	DAC0808L (LM1508-8),				±0.19	%
	DAC0808LC (LM1408-8)				±0.39	%
	DAC0807LC (LM1408-7), (Note 5)				±0.78	%
	Settling Time to Within 1/2 LSB (Includes t _{PLH})	T _A = 25°C (Note 6), (Figure 5)		150		ns
t _{PLH} , t _{PHL}	Propagation Delay Time	T _A = 25°C, (Figure 5)		30	100	ns
TC _{IO}	Output Full Scale Current Drift			±20		ppm/°C
MSB V _{IH} V _{IL}	Digital Input Logic Levels High Level, Logic "1" Low Level, Logic "0"	(Figure 3)	2		0.8	V _{DC} V _{DC}
MSB	Digital Input Current High Level Low Level	(Figure 3) V _{IH} = 5V V _{IL} = 0.8V		0 -0.003	0.040 -0.8	mA mA
I ₁₅	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3) V _{EE} = -5V V _{EE} = -15V, T _A = 25°C	0 0	2.0 2.0	2.1 4.2	mA mA
I _O	Output Current	V _{REF} = 2.000V, R ₁₄ = 1000Ω, (Figure 3)	1.9	1.99	2.1	mA
	Output Current, All Bits Low	(Figure 3)		0	4	μA
	Output Voltage Compliance (Note 2) V _{EE} = -5V, I _{REF} = 1 mA V _{EE} Below -10V	E _r ≤ 0.19%, T _A = 25°C			-0.55, +0.4 -5.0, +0.4	V _{DC} V _{DC}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

($V_{CC} = 5V$, $V_{EE} = -15V_{DC}$, $V_{REF}/R_{14} = 2\text{ mA}$, DAC0808; $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$, DAC0808C, DAC0807C, DAC0806C, $T_A = 0^\circ\text{C}$ to $+75^\circ\text{C}$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
SRI_{REF}	Reference Current Slew Rate	(Figure 5)	4	8		$\text{mA}/\mu\text{s}$
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu\text{A}/V$
I_{CC} I_{EE}	Power Supply Current (All Bits Low)	(Figure 3)		2.3 -4.3	22 -13	mA mA
V_{CC} V_{EE}	Power Supply Voltage Range	$T_A = 25^\circ\text{C}$, (Figure 3)	4.5 -4.5	5.0 -15	5.5 -16.5	V_{DC} V_{DC}
	Power Dissipation					
	All Bits Low	$V_{CC} = 5V$, $V_{EE} = -5V$.33	170	mW
	All Bits High	$V_{CC} = 5V$, $V_{EE} = -15V$		106	305	mW
		$V_{CC} = 15V$, $V_{EE} = -5V$		90		mW
		$V_{CC} = 15V$, $V_{EE} = -15V$		160		mW

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: Range control is not required.

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^\circ\text{C}$, and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is $100^\circ\text{C}/\text{W}$. For the dual-in-line N package, this number increases to $175^\circ\text{C}/\text{W}$ and for the small outline M package this number is $100^\circ\text{C}/\text{W}$.

Note 4: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Note 5: All current switches are tested to guarantee at least 50% of rated current.

Note 6: All bits switched.

Note 7: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

Typical Application




FIGURE 1. +10V Output Digital to Analog Converter (Note 7)


TL/H/5687-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics

$V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise noted


Logic Input Current vs Input Voltage




Bit Transfer Characteristics




Logic Threshold Voltage vs Temperature




Output Current vs Output Voltage (Output Voltage Compliance)




Output Voltage Compliance vs Temperature




Typical Power Supply Current vs Temperature




Typical Power Supply Current vs V_EE



Typical Power Supply Current vs V_CC



Reference Input Frequency Response



TL/H/5687-5

Unless otherwise specified: $R_{14} = R_{15} = 1\text{ k}\Omega$, $C = 15\text{ pF}$, pin 16 to V_{EE} ; $R_L = 50\Omega$, pin 4 to ground.

Curve A: Large Signal Bandwidth Method of Figure 7, $V_{REF} = 2\text{ Vp-p}$ offset 1 V above ground.

Curve B: Small Signal Bandwidth Method of Figure 7, $R_L = 250\Omega$, $V_{REF} = 50\text{ mVp-p}$ offset 200 mV above ground.

Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp, $R_L = 50\Omega$), $R_S = 50\Omega$, $V_{REF} = 2V$, $V_S = 100\text{ mVp-p}$ centered at 0V.

LM723/LM723C Voltage Regulator

General Description

The LM723/LM723C is a voltage regulator designed primarily for series regulator applications. By itself, it will supply output currents up to 150 mA, but external transistors can be added to provide any desired load current. The circuit features extremely low standby current drain, and provision is made for either linear or foldback current limiting. Important characteristics are:


- 150 mA output current without external pass transistor
- Output currents in excess of 10A possible by adding external transistors

- Input voltage 40V max
- Output voltage adjustable from 2V to 37V
- Can be used as either a linear or a switching regulator.


The LM723/LM723C is also useful in a wide range of other applications such as a shunt regulator, a current regulator or a temperature controller.

The LM723C is identical to the LM723 except that the LM723C has its performance guaranteed over a 0°C to 70°C temperature range, instead of -55°C to +125°C.

Schematic and Connection Diagrams *



Equivalent Circuit *



* Pin numbers refer to metal can package.

Absolute Maximum Ratings

Pulse Voltage from V^+ to V^- (50 ms)	50V
Continuous Voltage from V^+ to V^-	40V
Input-Output Voltage Differential	40V
Maximum Amplifier Input Voltage (Either Input)	7.5V
Maximum Amplifier Input Voltage (Differential)	5V
Current from V_Z	25 mA
Current from V_{REF}	15 mA
Internal Power Dissipation Metal Can (Note 1)	800 mW
Cavity DIP (Note 1)	900 mW
Molded DIP (Note 1)	660 mW
Operating Temperature Range LM723	-55°C to +125°C
LM723C	0°C to +70°C
Storage Temperature Range Metal Can	-65°C to +150°C
DIP	-55°C to +125°C
Lead Temperature (Soldering, 10 sec)	300°C

Electrical Characteristics (Note 2)

PARAMETER	CONDITIONS	LM723			LM723C			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Line Regulation	$V_{IN} = 12V$ to $V_{IN} = 15V$.01	0.1		.01	0.1	% V_{OUT}
	$-55^\circ C \leq T_A \leq +125^\circ C$			0.3				% V_{OUT}
	$0^\circ C \leq T_A \leq +70^\circ C$						0.3	% V_{OUT}
	$V_{IN} = 12V$ to $V_{IN} = 40V$.02	0.2	0.1		0.5	% V_{OUT}
Load Regulation	$I_L = 1$ mA to $I_L = 50$ mA		.03	0.15		.03	0.2	% V_{OUT}
	$-55^\circ C \leq T_A \leq +125^\circ C$			0.6				% V_{OUT}
	$0^\circ C \leq T_A \leq +70^\circ C$						0.6	% V_{OUT}
Ripple Rejection	$f = 50$ Hz to 10 kHz, $C_{REF} = 0$		74		74			dB
	$f = 50$ Hz to 10 kHz, $C_{REF} = 5 \mu F$		86		86			dB
Average Temperature Coefficient of Output Voltage	$-55^\circ C \leq T_A \leq +125^\circ C$.002	.015				%/°C
	$0^\circ C \leq T_A \leq +70^\circ C$.003	.015	%/°C
Short Circuit Current Limit	$R_{SC} \approx 10\Omega$, $V_{OUT} = 0$		65		65			mA
Reference Voltage		6.95	7.15	7.35	6.80	7.15	7.50	V
Output Noise Voltage	$BW = 100$ Hz to 10 kHz, $C_{REF} = 0$		20		20			μV_{rms}
	$BW = 100$ Hz to 10 kHz, $C_{REF} = 5 \mu F$		2.5		2.5			μV_{rms}
Long Term Stability			0.1		0.1			%/1000 hrs
Standby Current Drain	$I_L = 0$, $V_{IN} = 30V$		1.3	3.5	1.3	4.0		mA
Input Voltage Range		9.5		40	9.5		40	V
Output Voltage Range		2.0		37	2.0		37	V
Input-Output Voltage Differential		3.0		38	3.0		38	V

Note 1: See derating curves for maximum power rating above 25°C.

Note 2: Unless otherwise specified, $T_A = 25^\circ C$; $V_{IN} = V^+ = V_C = 12V$, $V^- = 0$, $V_{OUT} = 5V$, $I_L = 1$ mA, $R_{SC} = 0$, $C_1 = 100$ pF, $C_{REF} = 0$ and divider impedance as seen by error amplifier ≤ 10 k Ω connected as shown in Figure 1. Line and load regulation specifications are given for the condition of constant chip temperature. Temperature drifts must be taken into account separately for high dissipation conditions.

Note 3: L_1 is 40 turns of No. 20 enameled copper wire wound on Ferroxcube P36/22-387 pot core or equivalent with 0.009 in. air gap.

Note 4: Figures in parentheses may be used if R1/R2 divider is placed on opposite input of error amp.

Note 5: Replace R1/R2 in figures with divider shown in Figure 13.


Note 6: V^+ must be connected to a +3V or greater supply.

Note 7: For metal can applications where V_Z is required, an external 6.2 volt zener diode should be connected in series with V_{OUT} .

Maximum Power Ratings


LM723

Power Dissipation vs Ambient Temperature




LM723C

Power Dissipation vs Ambient Temperature




Typical Performance Characteristics


Load Regulation Characteristics with Current Limiting




Load Regulation Characteristics with Current Limiting




Load & Line Regulation vs Input-Output Voltage Differential




Current Limiting Characteristics




Current Limiting Characteristics vs Junction Temperature




Standby Current Drain vs Input Voltage




Line Transient Response



Load Transient Response



Output Impedance vs Frequency



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TABLE I RESISTOR VALUES (kΩ) FOR STANDARD OUTPUT VOLTAGE													
POSITIVE OUTPUT VOLTAGE	APPLICABLE FIGURES	FIXED OUTPUT ±5%		OUTPUT ADJUSTABLE ±10% (Note 5)			NEGATIVE OUTPUT VOLTAGE	APPLICABLE FIGURES	FIXED OUTPUT ±5%		5% OUTPUT ADJUSTABLE ±10%		
		R1	R2	R1	P1	R2			R1	R2	R1	P1	R2
-3.0	(Note 4) 1, 5, 6, 9, 12 (4)	4.12	3.01	1.8	0.5	1.2	-100	7	3.57	102	2.2	10	91
-3.6	1, 5, 6, 9, 12 (4)	3.57	3.65	1.5	0.5	1.5	-250	7	3.57	255	2.2	10	240
-5.0	1, 5, 6, 9, 12 (4)	2.15	4.99	.75	0.5	2.2	-6 (Note 6)	3, (10)	3.57	2.43	1.2	0.5	.75
-6.0	1, 5, 6, 9, 12 (4)	1.15	6.04	0.5	0.5	2.7	-9	3, 10	3.48	5.36	1.2	0.5	2.0
-9.0	2, 4, (5, 6, 12, 9)	1.87	7.15	.75	1.0	2.7	-12	3, 10	3.57	8.45	1.2	0.5	3.3
-12	2, 4, (5, 6, 9, 12)	4.87	7.15	2.0	1.0	3.0	-15	3, 10	3.65	11.5	1.2	0.5	4.3
-15	2, 4, (5, 6, 9, 12)	7.87	7.15	3.3	1.0	3.0	-28	3, 10	3.57	74.3	1.2	0.5	10
-28	2, 4, (5, 6, 9, 12)	21.0	7.15	5.6	1.0	2.0	-45	8	3.57	41.2	2.2	10	33
-45	7	3.57	48.7	2.2	10	.39	-100	8	3.57	97.6	2.2	10	91
-75	7	3.57	78.7	2.2	10	68	-250	8	3.57	249	2.2	10	240

TABLE II FORMULAE FOR INTERMEDIATE OUTPUT VOLTAGES		
Outputs from +2 to +7 volts [Figures 1, 5, 6, 9, 12, (4)] $V_{OUT} = (V_{REF} \times \frac{R2}{R1 + R2})$	Outputs from +4 to +250 volts [Figure 7] $V_{OUT} = (\frac{V_{REF}}{2} \times \frac{R2 - R1}{R1}) \cdot (R3 + R4)$	Current Limiting $I_{LIMIT} = \frac{V_{SENSE}}{R_{SC}}$
Outputs from +7 to +37 volts [Figures 2, 4, (5, 6, 9, 12)] $V_{OUT} = (V_{REF} \times \frac{R1 + R2}{R2})$	Outputs from -6 to -250 volts [Figures 3, 8, 10] $V_{OUT} = (\frac{V_{REF}}{2} \times \frac{R1 - R2}{R1}) \cdot (R3 + R4)$	Foldback Current Limiting $I_{KNEE} = (\frac{V_{OUT} R3}{R_{SC} R4} + \frac{V_{SENSE} (R3 + R4)}{R_{SC} R4})$ $I_{SHORTCKT} = (\frac{V_{SENSE}}{R_{SC}} \times \frac{R3 + R4}{R4})$

Typical Applications




FIGURE 1. Basic Low Voltage Regulator
($V_{OUT} = 2$ to 7 Volts)

TYPICAL PERFORMANCE
 Note: $R3 = \frac{R1 \cdot R2}{R1 + R2}$ for minimum temperature drift.
 Regulated Output Voltage: 5V
 Line Regulation ($\Delta V_{IN} = 3V$): 8.3 mV
 Load Regulation ($I_L = 50$ mA): 1.5 mV




FIGURE 2. Basic High Voltage Regulator
($V_{OUT} = 7$ to 37 Volts)

TYPICAL PERFORMANCE
 Note: $R3 = \frac{R1 \cdot R2}{R1 + R2}$ for minimum temperature drift.
 Regulated Output Voltage: 15V
 Line Regulation ($\Delta V_{IN} = 3V$): 1.5 mV
 Load Regulation ($I_L = 50$ mA): 4.5 mV
 R3 may be eliminated for minimum component count.




FIGURE 3. Negative Voltage Regulator

TYPICAL PERFORMANCE
 Regulated Output Voltage: -15V
 Line Regulation ($\Delta V_{IN} = 3V$): 1 mV
 Load Regulation ($I_L = 100$ mA): 2 mV





FIGURE 4. Positive Voltage Regulator
(External NPN Pass Transistor)

TYPICAL PERFORMANCE
 Regulated Output Voltage: +15V
 Line Regulation ($\Delta V_{IN} = 3V$): 1.5 mV
 Load Regulation ($I_L = 1A$): 15 mV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)



TYPICAL PERFORMANCE

Regulated Output Voltage +5V
 Line Regulation ($\Delta V_{IN} = 3V$) 0.5 mV
 Load Regulation ($I_L = 1A$) 5 mV


FIGURE 5. Positive Voltage Regulator (External PNP Pass Transistor)



TYPICAL PERFORMANCE

Regulated Output Voltage -5V
 Line Regulation ($\Delta V_{IN} = 3V$) 0.5 mV
 Load Regulation ($I_L = 10\text{ mA}$) 1 mV
 Short Circuit Current 20 mA


FIGURE 6. Foldback Current Limiting



TYPICAL PERFORMANCE

Regulated Output Voltage -50V
 Line Regulation ($\Delta V_{IN} = 20V$) 15 mV
 Load Regulation ($I_L = 50\text{ mA}$) 20 mV


FIGURE 7. Positive Floating Regulator



TYPICAL PERFORMANCE

Regulated Output Voltage -100V
 Line Regulation ($\Delta V_{IN} = 20V$) 20 mV
 Load Regulation ($I_L = 100\text{ mA}$) 28 mV


FIGURE 8. Negative Floating Regulator



TYPICAL PERFORMANCE

Regulated Output Voltage +5V
 Line Regulation ($\Delta V_{IN} = 30V$) 10 mV
 Load Regulation ($I_L = 2A$) 80 mV


FIGURE 9. Positive Switching Regulator



TYPICAL PERFORMANCE

Regulated Output Voltage -15V
 Line Regulation ($\Delta V_{IN} = 20V$) 8 mV
 Load Regulation ($I_L = 2A$) 6 mV


FIGURE 10. Negative Switching Regulator



TYPICAL PERFORMANCE

Note: Current sense transistor may be used for shutdown if current limiting is not required.
 Regulated Output Voltage +5V
 Line Regulation ($\Delta V_{IN} = 3V$) 0.5 mV
 Load Regulation ($I_L = 50\text{ mA}$) 1.5 mV

FIGURE 11. Remote Shutdown Regulator with



TYPICAL PERFORMANCE

Regulated Output Voltage +5V
 Line Regulation ($\Delta V_{IN} = 10V$) 0.5 mV
 Load Regulation ($I_L = 100\text{ mA}$) 1.5 mV

FIGURE 12. Shunt Regulator





FIGURE 13. Output Voltage



Operational Amplifiers/Buffers

LF351 Wide Bandwidth JFET Input Operational Amplifier



General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applica-

tions where these requirements are critical, the LF356 is recommended. If maximum supply current is important, however, the LF351 is the better choice.


Features

- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 16 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 1.8 mA
- High input impedance 10¹²Ω
- Low total harmonic distortion $A_V = 10$, $R_L = 10k\Omega$, $V_O = 20V_{p-p}$, $BW = 20Hz-20kHz$ < 0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection




Simplified Schematic



Connection Diagrams (Top Views)


Metal Can Package



Note: Pin 4 connected to case.

Order Number LF351H
See NS Package H08C










Dual-In-Line Package



TOP VIEW


Order Number LF351N
See NS Package N08A

Typical Performance Characteristics (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

Supply Voltage	±18V
Power Dissipation (Note 1)	500mW
Operating Temperature Range	0°C to +70°C
$T_j(\text{MAX})$	115°C
Differential Input Voltage	±30V
Input Voltage Range (Note 2)	±15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

DC Electrical Characteristics (Note 3)

SYMBOL	PARAMETER	CONDITIONS	LF351			UNITS
			MIN	TYP	MAX	
V_{OS}	Input Offset Voltage	$R_S = 10\text{ k}\Omega$, $T_A = 25^\circ\text{C}$ Over Temperature		5	10	mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	$R_S = 10\text{ k}\Omega$		10		$\mu\text{V}/^\circ\text{C}$
I_{OS}	Input Offset Current	$T_j = 25^\circ\text{C}$, (Notes 3, 4) $T_j \leq 70^\circ\text{C}$		25	100	pA nA
I_B	Input Bias Current	$T_j = 25^\circ\text{C}$, (Notes 3, 4) $T_j \leq 70^\circ\text{C}$		50	200	pA nA
R_{IN}	Input Resistance	$T_j = 25^\circ\text{C}$		10^{12}		Ω
A_{VOL}	Large Signal Voltage Gain	$V_S = \pm 15\text{V}$, $T_A = 25^\circ\text{C}$ $V_O = \pm 10\text{V}$, $R_L = 2\text{ k}\Omega$ Over Temperature	25	100		V/mV
V_O	Output Voltage Swing	$V_S = \pm 15\text{V}$, $R_L = 10\text{ k}\Omega$	±12	±13.5		V
V_{CM}	Input Common-Mode Voltage Range	$V_S = \pm 15\text{V}$	±11	+15 -12		V
CMRR	Common-Mode Rejection Ratio	$R_S \leq 10\text{ k}\Omega$	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I_S	Supply Current			1.8	3.4	mA

AC Electrical Characteristics (Note 3)

SYMBOL	PARAMETER	CONDITIONS	LF351			UNITS
			MIN	TYP	MAX	
SR	Slew Rate	$V_S = \pm 15\text{V}$, $T_A = 25^\circ\text{C}$		13		V/ μs
GBW	Gain Bandwidth Product	$V_S = \pm 15\text{V}$, $T_A = 25^\circ\text{C}$		4		MHz
e_n	Equivalent Input Noise Voltage	$T_A = 25^\circ\text{C}$, $R_S = 100\Omega$, $f = 1000\text{Hz}$		16		nV/ $\sqrt{\text{Hz}}$
i_n	Equivalent Input Noise Current	$T_j = 25^\circ\text{C}$, $f = 1000\text{Hz}$		0.01		pA/ $\sqrt{\text{Hz}}$

Note 1: For operating at elevated temperature, the device must be derated based on a thermal resistance of 150°C/W junction to ambient or 45°C/W junction to case.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for $V_S = \pm 15\text{V}$ and $0^\circ\text{C} < T_A < +70^\circ\text{C}$. V_{OS} , I_B and I_{OS} are measured at $V_{CM} = 0$.


Note 4: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T_j . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D . $T_j = T_A + \theta_{JA} P_D$ where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF353 Wide Bandwidth Dual JFET Input Operational Amplifier



General Description


These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II™ technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF353 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

Features


- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 16 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew-rate 13 V/μs
- Low supply current 3.6 mA
- High input impedance 10¹² Ω
- Low total harmonic distortion $A_v = 10$, $R_L = 10k$, $V_O = 20V_p - p$, $BW = 20Hz - 20kHz$ <0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection




Connection Diagrams

LF353H Metal Can Package (Top View)




Order Number LF353H
See NS Package H08C

Simplified Schematic



LF353N Dual-In-Line Package (Top View)



Order Number LF353N
See NS Package N08A

Absolute Maximum Ratings

Supply Voltage	±18V	Input Voltage Range (Note 2)	±15V
Power Dissipation (Note 1)	500 mW	Output Short Circuit Duration	Continuous
Operating Temperature Range	0°C to +70°C	Storage Temperature Range	-65°C to +150°C
T _J (MAX)	115°C	Lead Temperature (Soldering, 10 seconds)	300°C
Differential Input Voltage	±30V		

DC Electrical Characteristics (Note 4)

SYMBOL	PARAMETER	CONDITIONS	LF353			UNITS
			MIN	TYP	MAX	
V _{OS}	Input Offset Voltage	R _S = 10 kΩ, T _A = 25°C Over Temperature		5	10 13	mV mV
ΔV _{OS} /ΔT	Average TC of Input Offset Voltage	R _S = 10 kΩ		10		μV/°C
I _{OS}	Input Offset Current	T _J = 25°C, (Notes 4, 5) T _J ≤ 70°C		25	100 4	pA nA
I _B	Input Bias Current	T _J = 25°C, (Notes 4, 5) T _J ≤ 70°C		50	200 8	pA nA
R _{IN}	Input Resistance	T _J = 25°C		10 ¹²		Ω
A _{VOL}	Large Signal Voltage Gain	V _S = ±15V, T _A = 25°C V _O = ±10V, R _L = 2 kΩ Over Temperature	25 15	100		V/mV V/mV
V _O V _{CM}	Output Voltage Swing Input Common-Mode Voltage Range	V _S = ±15V, R _L = 10 kΩ V _S = ±15V	±12 ±11	±13.5 +15 -12		V V V
CMRR	Common-Mode Rejection Ratio	R _S ≤ 10 kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 6)	70	100		dB
I _S	Supply Current			3.6	6.5	mA

AC Electrical Characteristics (Note 4)

SYMBOL	PARAMETER	CONDITIONS	LF353			UNITS
			MIN	TYP	MAX	
	Amplifier to Amplifier Coupling	T _A = 25°C, f = 1 Hz– 20 kHz (Input Referred)		-120		dB
SR	Slew Rate	V _S = ±15V, T _A = 25°C		13		V/μs
GBW	Gain Bandwidth Product	V _S = ±15V, T _A = 25°C		4		MHz
e _n	Equivalent Input Noise Voltage	T _A = 25°C, R _S = 100Ω, f = 1000 Hz		16		nV/√Hz
i _n	Equivalent Input Noise Current	T _J = 25°C, f = 1000 Hz		0.01		pA/√Hz

Note 1: For operating at elevated temperature, the device must be derated based on a thermal resistance of 160°C/W junction to ambient for the N package, and 150°C/W junction to ambient for the H package.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: The power dissipation limit, however, cannot be exceeded.

Note 4: These specifications apply for V_S = ±15V and 0°C ≤ T_A ≤ +70°C. V_{OS}, I_B and I_{OS} are measured at V_{CM} = 0.

Note 5: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T_J. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D. T_J = T_A + θ_JA P_D where θ_JA is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.


Note 6: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics


Input Bias Current




Input Bias Current




Supply Current




Positive Common-Mode Input Voltage Limit




Negative Common-Mode Input Voltage Limit




Positive Current Limit




Negative Current Limit




Voltage Swing




Output Voltage Swing




Gain Bandwidth



Bode Plot












Slew Rate



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM311 Voltage Comparator

General Description

The LM311 is a voltage comparator that has input currents more than a hundred times lower than devices like the LM306 or LM710C. It is also designed to operate over a wider range of supply voltages: from standard $\pm 15V$ op amp supplies down to the single 5V supply used for IC logic. Its output is compatible with RTL, DTL and TTL as well as MOS circuits. Further, it can drive lamps or relays, switching voltages up to 40V at currents as high as 50 mA.


- Differential input voltage range: $\pm 30V$
- Power consumption: 135 mW at $\pm 15V$

Both the input and the output of the LM311 can be isolated from system ground, and the output can drive loads referred to ground, the positive supply or the negative supply. Offset balancing and strobe capability are provided and outputs can be wire OR'ed. Although slower than the LM306 and LM710C (200 ns response time vs 40 ns) the device is also much less prone to spurious oscillations. The LM311 has the same pin configuration as the LM306 and LM710C. See the "application hints" of the LM311 for application help.


Features

- Operates from single 5V supply
- Maximum input current: 250 nA
- Maximum offset current: 50 nA

Auxiliary Circuits **



Typical Applications **



Absolute Maximum Ratings

Total Supply Voltage (V_{+})	36V
Output to Negative Supply Voltage (V_{-})	40V
Ground to Negative Supply Voltage (V_{1-})	30V
Differential Input Voltage	$\pm 30V$
Input Voltage (Note 1)	$\pm 15V$
Power Dissipation (Note 2)	500 mW
Output Short Circuit Duration	10 sec
Operating Temperature Range	$0^{\circ}C$ to $70^{\circ}C$
Storage Temperature Range	$-65^{\circ}C$ to $150^{\circ}C$
Lead Temperature (soldering, 10 sec)	$300^{\circ}C$
Voltage at Strobe Pin	$V^{+}-5V$

Electrical Characteristics (Note 3)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Input Offset Voltage (Note 4)	$T_A = 25^{\circ}C, R_S \leq 50k$		2.0	7.5	mV
Input Offset Current (Note 4)	$T_A = 25^{\circ}C$		6.0	50	nA
Input Bias Current	$T_A = 25^{\circ}C$		100	250	nA
Voltage Gain	$T_A = 25^{\circ}C$	40	200		V/mV
Response Time (Note 5)	$T_A = 25^{\circ}C$		200		ns
Saturation Voltage	$V_{IN} \leq -10$ mV, $I_{OUT} = 50$ mA $T_A = 25^{\circ}C$		0.75	1.5	V
Strobe ON Current	$T_A = 25^{\circ}C$		3.0		mA
Output Leakage Current	$V_{IN} \geq 10$ mV, $V_{OUT} = 35V$ $T_A = 25^{\circ}C, I_{STROBE} = 3$ mA		0.2	50	nA
Input Offset Voltage (Note 4)	$R_S \leq 50k$			10	mV
Input Offset Current (Note 4)				70	nA
Input Bias Current				300	nA
Input Voltage Range		-14.5	13.8, -14.7	13.0	V
Saturation Voltage	$V^{+} \geq 4.5V, V^{-} = 0$ $V_{IN} \leq -10$ mV, $I_{SINK} \leq 8$ mA		0.23	0.4	V
Positive Supply Current	$T_A = 25^{\circ}C$		5.1	7.5	mA
Negative Supply Current	$T_A = 25^{\circ}C$		4.1	5.0	mA

Note 1: This rating applies for $\pm 15V$ supplies. The positive input voltage limit is 30V above the negative supply. The negative input voltage limit is equal to the negative supply voltage or 30V below the positive supply, whichever is less.

Note 2: The maximum junction temperature of the LM311 is $110^{\circ}C$. For operating at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of $150^{\circ}C/W$, junction to ambient, or $45^{\circ}C/W$, junction to case. The thermal resistance of the dual-in-line package is $100^{\circ}C/W$, junction to ambient.













Note 3: These specifications apply for $V_S = \pm 15V$ and the Ground pin at ground, and $0^{\circ}C < T_A < 70^{\circ}C$, unless otherwise specified. The offset voltage, offset current and bias current specifications apply for any supply voltage from a single 5V supply up to $\pm 15V$ supplies.

Note 4: The offset voltages and offset currents given are the maximum values required to drive the output within a volt of either supply with 1 mA load. Thus, these parameters define an error band and take into account the worst-case effects of voltage gain and input impedance.

Note 5: The response time specified (see definitions) is for a 100 mV input step with 5 mV overdrive.




Note 6: Do not short the strobe pin to ground; it should be current driven at 3 to 5 mA.

Typical Performance Characteristics










เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




Typical Applications




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะวิธีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)




*Solid tantalum.
†Adjust to set clamp level.

Precision Squarer




*Solid tantalum
Low Voltage Adjustable Reference Supply




*Solid tantalum

Positive Peak Detector




Zero Crossing Detector driving MOS logic




*Solid tantalum

Negative Peak Detector




*R2 sets the comparison level. At comparison, the photodiode has less than 5 mV across it, decreasing leakage by an order of magnitude.

Precision Photodiode Comparator




Switching Power Amplifier





Switching Power Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Schematic Diagram



Connection Diagrams



Order Number LM311N
See NS Package N08B
Order Number LM311J-8
See NS Package J08A



Order Number LM311N-14
See NS Package N14A
Order Number LM311J
See NS Package J14A

*Pin connections shown on schematic diagram and typical applications are for TO-9 package.

*Note: Pin 9 connected to bottom of package.