



ปีการศึกษา ๒๕๓๒

เครื่องวัดทัศนวิสัยความถี่ของมิต

โดย

มทินทร	เทมาคม
วิชนา	อวมภูมิ
สมหวัง	ฟูประเสวีรุ
อำนวย	เจริญพิทกร

อาจารย์ที่ปรึกษา

คร.กนก เจนจิราพงศ์เวช

ปริญญาโท ๒๕๓๒

ภาควิชา เทคโนโลยีการเกษตร

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องวัดอัตราความผิดปกติของบิท

ผู้จัดทำ

๑. บดินทร์ เหมาคม ๓๐.๓๖๐๘
๒. วัชณา อามภูมิ ๓๐.๓๖๒๒
๓. สมหวัง พุประเสริฐ ๓๐.๓๖๓๔
๔. อำนวย เจริญพักตร์ ๓๐.๓๖๔๐

อาจารย์ที่ปรึกษา

(ดร.กนก เจริญพงศ์เวช)

เครื่องวัดอัตราความผิดพลาดของบิต

บคินทร เทพาคม

วิชา อวภูมิ

สมหวัง ฟูประเสริฐ

อำนวยการ เจริญพัทกร

คร. กนก เจนจิราพงศ์ เวช อาจารย์ที่ปรึกษา

ปีการศึกษา ๒๕๓๒

บทคัดย่อ

งานวิจัยนี้ได้กล่าวถึงการสร้างเครื่องวัดอัตราความผิดพลาดของบิต ในการรับส่งข้อมูลในระบบดิจิทัล เป็นเครื่องมือที่มีประโยชน์มากในการตรวจวัดคุณภาพ ของอุปกรณ์รับส่งสัญญาณดิจิทัล ในลักษณะของการ เปรียบเทียบกันระหว่าง จำนวนข้อมูลที่ผิดพลาดกับจำนวนข้อมูลที่ส่งมาทั้งหมด ซึ่งเรียกชื่อโดยทั่วไปว่า Bit ERROR Rate Measuring Set ชุดทดสอบนี้ ได้ออกแบบมาสำหรับนำมาทดสอบระบบรับส่งข้อมูลที่มีอัตราเร็ว ๘๐๐ bit/sec และสามารถแสดงผลให้เห็นถึงจำนวนบิตที่ผิดพลาดได้โดยตรง

BIT ERROR RATE MEASURING SET

BODIN HAMAKHOM

WATTANA UAMPOOM

SOMWANG PHOOPRASERT

AMNOUY JAREONPUK

DR. KANOK JAINJIRAPONGVEJ

1989

ABSTRACT

This report present the construction of Bit Error Rate Measuring Equipment which is used for data transmission in the digital system. This equipment is usefull for measuring the quality of the received digital signal. By comparing between the number of known bit, generated from this equipment. This equipment is well known in the name of "Bit Error Rate Measuring Set." It is disigned for testing with data rate up to 9600 bit/sec and can display directly in the digit from.

สารบัญ

	หน้า
บทที่ ๑	๑
๑. บทนำ	๑
๒. วิธีการทดสอบ	๒
๒.๑ การวัดอัตราความผิดพลาดของบิต	๒
๒.๒ การวัด Jitter	๔
๒.๓ การทดสอบการวัดบิตที่ถูกต้อง	๑๐
๒.๔ การทดสอบความน่าเชื่อถือได้	๑๐
๒.๕ การตรวจสอบการเชื่อมโยง	๑๑
๓. วิธีการทดสอบคุณภาพ	๑๔
๓.๑ การรับส่งชุดของสัญญาณทดสอบ	๑๖
๓.๒ การตรวจสอบ Frame bit	๑๖
๓.๓ การตรวจสอบ Parity bit	๑๖
๓.๔ Signal Format violation	๑๗
๓.๕ การตรวจสอบ Eye pattern	๑๘
๔. การแยกเหตุเสีย	๑๘
๕. ระบบการตรวจสอบและควบคุม	๒๒
๕.๑ ระบบการรายงาน	๒๓
๕.๒ เวลาในการคอม์สนอง	๒๔
๕.๓ ความมั่นคงของระบบ	๒๕
๖. บทสรุป	๒๘
บทที่ ๒	๓๐
๑. วงจรตัวรับสัญญาณ Biphase	๓๒
๒. วงจร Bit Error Rate Measurement	๓๖
๓. ตัวนับจำนวนที่ผิดพลาด	๓๘
วงจรเครื่องวัดอัตราความผิดพลาดของบิต	๓๘
สรุปผลที่ได้จากการทดลอง	๔๐

ภาคผนวก

- Data Sheet
- กิตติกรรมประกาศ
- หนังสืออ้างอิง

หน้า

๘๑

๘๑

๘๒



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดสอบ, การตรวจสอบและการควบคุมระบบรับส่ง

Transmission System Testing, Monitoring and Control

วัตถุประสงค์

- เพื่อพิจารณาวิธีการวัดทดสอบคุณภาพของระบบรับส่งสัญญาณดิจิทัลในรูปของอัตราความผิดพลาดของบิต (Bit error rate) จิตเตอร์ (Jitter) การนับบิตที่ถูกลบทิ้งและความเชื่อถือได้ของอุปกรณ์
- เพื่ออธิบายถึงวิธีการตรวจสอบคุณภาพของระบบและอุปกรณ์อย่างต่อเนื่อง
- วิธีการ เพื่อแยกเหตุเสียในการทำงานของระบบ
- พิจารณาถึงวิธีการต่าง ๆ ในการแจ้งเหตุขัดข้อง การตรวจสอบและการกลับสู่สภาพการทำงานตามปกติของสถานีต่าง ๆ ในระบบ

๑. บทนำ

ในระหว่างการติดตั้งการทำงานและการบำรุงรักษาระบบรับส่งสัญญาณดิจิทัลนี้ ผู้ปฏิบัติงานจะต้องสามารถทำการทดสอบ การตรวจสอบ และการควบคุมระบบ จากก้านหนึ่งไปยังอีกก้านหนึ่ง ทั้งนี้เพื่อให้เป็นไปตามจุดหมายของกาออกแบม เช่นระบบการติดตั้งอุปกรณ์เป็นต้น หลังจากที่ไ้มีการนำระบบไปใช้งานแล้ว จะต้องมีการตรวจดูส่วนประกอบต่างๆ และการควบคุม เพื่อให้แน่ใจว่าการทำงานและการบำรุงรักษา (O & M) มีคุณสมบัติเป็นไปตามมาตรฐานที่กำหนด

ในหัวข้อนี้จะให้พิจารณาถึงวิธีการสำหรับทดสอบระบบรับส่งสัญญาณดิจิทัลเพื่อให้คุณภาพสัมพันธ์กับพารามิเตอร์ต่างๆ เช่น อัตราความผิดพลาดของบิต (Bit error rate) Jitter การนับบิตที่ถูกลบทิ้ง และความเชื่อถือได้ของอุปกรณ์ วิธีการเหล่านี้เหมาะสำหรับการทดสอบในโรงงาน และการตรวจรับ ก่อนที่จะนำระบบมาใช้งาน ช่วงที่ระบบทำงาน พนักงานบำรุงรักษาจะต้องคอยดูแลเหตุขัดข้อง และภาวะการทำงานของอุปกรณ์ที่เสีย เพื่อทำการซ่อม หรือเปลี่ยนอุปกรณ์ใหม่ และทำให้การทำงานกลับสู่สภาพปกติ การแยกเหตุเสียขึ้นอยู่กับวงจรที่ต้องการตรวจสอบคุณภาพและวงจรแสดงเหตุเสีย ซึ่งรวมอยู่ในแต่ละส่วนของอุปกรณ์ในแต่ละสถานี การตรวจสอบคุณภาพของเครื่องในที่นั้นขึ้นอยู่กับระบบและจำนวนของอุปกรณ์ที่เตรียมไว้ในการตรวจสอบอย่างต่อเนื่องตามปกติจะประเมินค่า

จากอัตราความผิดพลาดของบิต (Bit error rate) วิธีการแยกเหตุขัดข้อง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั้นแยกออกได้ ตามความจำเป็นสำหรับการบำรุงรักษาที่เร่งด่วนหรือที่จำเป็นเมื่อการบริการ
 ถูกขัดขวาง (หายไป) หรือการบำรุงรักษาที่ไม่เร่งด่วน ที่รอได้ เปลี่ยนไปใช้ชุกสำรวจ
 เพื่อให้กลับสู่สภาพปกติได้ หรือเมื่อชุกสำรวจเกิดขึ้นมาทำให้ไม่สามารถทำงานแทนชุก
 ปกติได้ ทั้งนี้การบำรุงรักษาที่เกิดขึ้นที่สถานีหนึ่งอาจมีผลกระทบต่อสถานีอื่น ๆ ได้ จึงมี -
 ความจำเป็นที่จะต้องรายงานเหตุเสียที่เกิดขึ้น การตรวจสอบและกลับสู่สภาพปกติไปยังสถานี
 อื่น ๆ ด้วย ปกติจะรายงานไปยังสถานีกลาง. (สถานีควบคุมนั่นเอง = Control

location) รูปแบบของการรายงานแบบที่ใช้นี้น่าจะมีมากมายหลายแบบ ความสำคัญ
 ขึ้นอยู่กับสถานีที่อยู่ห่างไกลออกไป บางทีอาจต้องมีความจำเป็นในการควบคุมระยะไกล
 จะสังเกตเห็นว่าคุณภาพมาตรฐานของ O & M ที่กล่าวถึงในตอนนี้นั้นแตกต่างไป
 จากจกมุ่งหมายในการออกแบบ การเสื่อมสภาพของต้นกำเนิด (Source) ต่าง
 ๆ จะไม่อยู่ในชั้นคอนการออกแบบ เช่นอายุการใช้งาน ปฏิริยาจากธรรมชาติและความ
 ผิดพลาดของมนุษย์ แต่ผลลัพธ์ในเรื่องของคุณภาพจะถูกจำกัดด้วยอายุการใช้งานของระบบ
 อย่างไรก็ตามก็จริงที่ใช้งานจริงก็จะแตกต่างไปจากวงจรสมมติที่ใช้ในการอ้างอิง ในการออก
 แบบด้วย เพราะว่าความแตกต่างในเรื่องของระยะทาง, สื่อกลาง, อุปกรณ์และอื่น ๆ อีก
 มาก ความแตกต่างเหล่านี้จะต้องนำมาคิดเผื่อต่อการกำหนดและทำการวัดคุณภาพมาตรฐาน
 ของ O & M

๒. วิธีการทดสอบ (Testing Technique)

การกำหนดคุณภาพหรือมาตรฐานนั้นทำได้โดยการทดสอบ (Testing) ทั้ง
 ในโรงงานและในสภาพใช้งาน วิธีการดำเนินการทดสอบอย่างง่าย ๆ นั้น ซึ่งกำหนดและ
 มาตรฐานเหล่านี้จะรวมอยู่ในรายละเอียดการทดสอบที่ใช้คืออุปกรณ์ทดสอบ, รูปแบบ (
 Configuration) ชั้นตอนและอื่น ๆ ในตอนนี้จะกล่าวถึงวิธีการทั่ว ๆ ไปที่ใช้สำหรับ
 ทดสอบคุณภาพสำหรับระบบรับส่งดิจิทัลรวมทั้ง อัตราความผิดพลาดของบิต , Bitter และ
 การนับบิตที่ถูกต้อง การทดสอบอุปกรณ์รับส่งแต่ละส่วนและการเชื่อมโยงถึงกัน (Link)
 สำหรับข้อกำหนดคุณภาพอื่น ๆ เช่นความแน่นอนน่าเชื่อถือ (reliability) และ
 การจางหายไปของคลื่นวิทยุ ก็จะทำน้ามากแล้วไว้ด้วย

๒.๑ การวัดอัตราความผิดพลาดของบิต (Bit error rate)

ตามปกติสิ่งที่ชี้ถึงคุณภาพ ในการทดสอบระบบรับส่งสัญญาณดิจิทัลก็คืออัตราความ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในวงจำกัด การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาต
 ผิดพลาดของบิต (BER) ค่าความผิดพลาดสามารถแสดงได้หลายรูปแบบด้วยกัน การค้า
 ไม่ว่าจะกรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เช่นความผิดพลาดในหนึ่งวินาที (errored seconds) ความผิดพลาดที่เป็นชุดหรือกลุ่ม (errored blocks) และค่าเฉลี่ยอัตราความผิดพลาดของบิต ตามปกติค่าความผิดพลาดที่ใช้ในการวัดคุณภาพของระบบจะเลือกให้เหมาะสมกับค่าผิดพลาดที่กำหนดไว้ในการออกแบบ ค่าความผิดพลาดโดยทั่วไปสามารถวัดได้สองแบบคือ นอกการใช้งาน (out of service) และในระหว่างใช้งาน (in service) ในกรณีของการวัดนอกการใช้งาน ข่าวสารที่ใช้งานอยู่จะถูกแทนด้วยรูปแบบของสัญญาณทดสอบที่รู้แน่นอน นั่นก็คือใช้สัญญาณ PRBS (pseudo random binary sequence) แทนข่าวสารที่ใช้งานอยู่ ทางด้านรับจะรับสัญญาณทดสอบมาแล้วเปรียบเทียบสัญญาณบิตต่อบิต กับสัญญาณที่เหมือนกันที่สร้างขึ้นทางด้านรับเพื่อตรวจสอบความผิดพลาด คาบเวลาที่ซ้ำกันของสัญญาณทดสอบมีค่าเท่ากับ 2^{n-1} เมื่อ n คือจำนวนของ Shift Register ซึ่งจะเลือกให้เหมาะสมกับอัตราเร็วของข้อมูลนั้นๆ รูปแบบโดยทั่วไปสำหรับอัตราเร็วข้อมูลที่เป็นมาตรฐานนั้นแสดงไว้ตามตารางที่ ๑ ทั้งนี้การวัดนอกการใช้งาน ซึ่งไม่มีการรับส่งข่าวสาร จึงเหมาะกับการทดสอบในการผลิต การตรวจสอบ การติดตั้ง หรือการทดลองระบบ




Figure 1 Block Diagram of BER Measurement

รูปที่ ๑ เป็นรูปที่แสดงให้เห็น สำหรับการวัด BER ทางด้านส่งและรับ รูปแบบสัญญาณทดสอบของ PRBS ที่กำหนดขึ้นมา และตัวตรวจวัดก็จะเลือกรูปของสัญญาณตามต้องการ ที่ด้านรับนั้นจะมีการเลือกรูปแบบของการวัดความผิดพลาดที่เกิดขึ้น ซึ่งอาจจะเป็นความผิดพลาดทางพัลส์ (error pulses) ค่าเฉลี่ยอัตราความผิดพลาดของบิต (average BER) ความผิดพลาดในหนึ่งวินาที (Error second) หรือชุด ผิดพลาด (Errored Block) อีกโดยขึ้นอยู่กับวิธีการออกแบบ สำหรับการออกแบบอัตราความผิดพลาดของบิต (Bit error rate) ไม่ว่าจะกรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Tester = REF) การวัดความผิดพลาดด้านคุณภาพของเครื่อง อาจแสดงให้เห็น
ด้วยสายคา และอาจจะอยู่ในรูปของการพิมพ์ออกมา โดยปกติแล้วซึกททดสอบ จะมี
ความสามารถบางอย่างเช่น ความสามารถในการใส่ความผิดพลาดทางด้านส่งสัญญาณ และ
ตรวจสอบหาความผิดพลาดนั้นไ้ทั้งทางด้านรับ และแสดงให้เห็นถึงการหายไปของซิงโครไนซ์
(Synchronization) ใ้ทั้งทางด้านรับ

การวัด Error Free Second

Error Free Second เป็นรูปแบบหนึ่งของการวัดความผิดพลาดโดยการกำหนด
หนกเป็นเปอร์เซ็นต์ของ error free second ที่วัดได้ในช่วงเวลาของ ๑ วินาที
การวัด errored seconds ทำใ้สองอย่างคือ เป็นแบบซิงโครนิส และอะซิงโครนิส
ในลักษณะของซิงโครนิสนั้น เออเรอ เซคชั่นก้จะถูกกำหนดว่า ในช่วงเวลา ๑ วินาที
หลังจากเกิดความผิดพลาดครั้งแรกแล้ว ข้อก้ของซิงโครนิสก็คือ การวัดกระทำด้วยเครื่อง
มือที่แตกต่างกัน แต่อ่านใ้เหมือนกันบนเส้นทางเชื่อมโยงเดียวกัน ผลเสียก็คือ การวัดของ
ซิงโครนิส เออเรอ เซคชั่นก้ไม่เป็นไปตามผลของ เออเรอฟรีเซคชั่นก้โดยตรง แต่คอน
ข้างจะเป็น เออเรอฟรีไทม์ ในแบบอะซิงโครนิสจะมีการตรวจสอบความผิดพลาดในแต่ละ
ช่วงเวลา ๑ วินาที ข้อก้ของแบบนี้ก็คือ ใ้ค่าเออเรอฟรีเซคชั่นก้โดยตรง ข้อเสีย
ก็คือ อุปกรณ์ที่ต่างกันอาจจะต้องใช้วิธีการวัดที่แตกต่างกัน ข้อเสนอแนะ C C I T G
821 แนะนำใ้ใช้ซิงโครนิส เออเรอ เซคชั่นก้ ซึ่งใ้มาจากมาตรฐานอุตสาหกรรมในอเมริกา
เหนือ แต่อย่างไรก็ตามใ้เป็นพื้นฐานสำหรับ ซิงโครนิส เออเรอ เซคชั่นก้

การวัดความผิดพลาดในระหว่างใช้งาน จะทำใ้ใ้เมื่อรูปแบบของสัญญาณที่ใ้
งาน ช้ากันอยู่เป็นประจำ สัญญาณนี้จะสามารถตรวจสอบความผิดพลาดนั้นใ้ ก้ทั้งนั้นวิธี
การทดสอบในระหว่างใช้งานอยู่เป็นเพียงค่าความผิดพลาดโดยประมาณ และผลที่ใ้ก็
ไม่ใ้การวัดที่แท้จริง วิธีการนี้มีประโยชน์ในการตรวจสอบคุณภาพของอุปกรณ์ระหว่างที่
ระบบใ้งานอยู่ อย่างไรก็ตามถ้าการประเมินอัตราความผิดพลาด สามารถกระทำใ้
อย่างรวดเร็วพอเพียง แบบของการทดสอบในระหว่างการใช้งาน สามารถใ้ควบคุม
การทำงานของระบบ Protection Switching ชนิดของการวัดอัตราความผิดพลาดใน
ระหว่างการใช้งาน จะใ้กลางถึงในภายหลัง เมื่อใ้มีการพิจารณาถึงวิธีการตรวจสอบ
สอคมคุณภาพของอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใ้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตใ้นำไปใ้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใด ทั้งสิ้น อีกทั้งห้ามมิใ้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงใ้ของเอกสารทุกครั้งที่มีการนำไปใ้

ตารางที่ ๑. ตารางแสดงข้อเสนอบิตของ C C I T T เพื่อวัดอัตราความผิดพลาดโดย
 ใช้ Pseudorandom Binary Sequences

Applicable rates	bit	Pattern length	CCITT Recommendation(1.2)
20 kb/s		$2^9 - 1$	V.52
20 - 72 kb/s		$2^{20} - 1$	V.57
1.544 mb/s		$2^{15} - 1$	O.151
2.048 Mb/s		$2^{15} - 1$	O.151
6.312 Mb/s		$2^{15} - 1$	O.151
8.448 Mb/s		$2^{15} - 1$	O.151
32.064 Mb/s		$2^{15} - 1$	O.151
34.368 Mb/s		$2^{23} - 1$	O.151
44.736 Mb/s		$2^{15} - 1$	O.151
139.264 Mb/s		$2^{23} - 1$	O.151

อัตราความผิดพลาดของบิตที่วัดได้มีความสำคัญอย่างน้อยก็อยู่ในระดับที่ไว้ใจได้ สำหรับการวัดอัตราความผิดพลาดของบิต ระดับที่ไว้ใจได้กำหนดจากความน่าจะเป็นจากอัตราความผิดพลาดจากที่วัดได้ ภายใต้ข้อประกอบ ∞ ที่แน่นอนของค่า BER เฉลี่ยที่ถูกลอง ในรูปของจำนวนความผิดพลาด นั่นคือ

$$\text{ระดับที่ไว้ใจได้} = P(np \leq k_1) \dots\dots\dots (1)$$

- เมื่อ k_1 = จำนวนของความผิดพลาดที่วัดได้
- I = บิตผิดพลาดที่นับไปได้
- n = จำนวนที่ใช้ในการวัดทดลอง
- np = จำนวนของความผิดพลาดที่กำหนดไว้

รูปแบบการคำนวณระดับที่ไว้ใจได้ เป็นที่รู้จักกันในกรณีของความผิดพลาดเกิดขึ้นอย่างอิสระ วิธีการทดลองของ Bernoulli สามารถใช้ได้กับความน่าจะเป็นที่เชื่อมโยงกันได้ คือ ∞ k_1 หรือความผิดพลาดเล็กน้อยที่เกิดขึ้นในการทดลองแบบอิสระ จำนวน m บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะผิดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$P(\leq \alpha k_1 \text{ ความผิดพลาดใน } n \text{ บิต}) = \sum_{k=0}^{\alpha k_1} \binom{n}{k} p^k q^{n-k} \dots\dots\dots(2)$$

เมื่อ $np \ll 1$ สมการที่ ๒ นั้นยากในการคำนวณเมื่อ n มีค่ามากแต่สามารถแยกออกเช่นที่ ๒ กรณี ถ้า n มีจำนวนมากแล้ว จำนวนความผิดพลาดก็คาดว่าจะมากตามไปด้วย ($np \gg 1$) ก็จะได้สูตรใหม่ว่า

$$P(\leq \alpha k_1 \text{ ความผิดพลาดใน } n \text{ บิต}) = 1 - \text{erfc} \left[(\alpha - 1) \sqrt{k_1} \right] \dots\dots\dots(3)$$

($np > 1$)

เมื่อ erfc = error function

ในกรณีที่ p มีค่าน้อยและ n มีค่ามาก แล้วคาดว่าความผิดพลาดจะมีค่าน้อย

($np \ll 1$) ซึ่งแบบนี้จะใกล้เคียงมากกับสมการ Poisson ดังนี้

$$P(np \leq \alpha k_1) = 1 - e^{-\alpha k_1} \sum_{k=0}^{\alpha k_1 - 1} \frac{(\alpha k_1)^k}{k!} \quad (np \ll 1) \dots\dots\dots(4)$$

สมการ (๓) และ (๔) สามารถหาค่าของความเป็นไปได้ (ระดับที่ไว้ใจได้) ซึ่งเป็นส่วนของการวัดความผิดพลาด (k_1) และอัตราความผิดพลาดของบิตจริง ๆ (np) ตามแสดงดังรูปที่ ๒ สำหรับสมการที่ ๓ อีกวิธีหนึ่งสามารถกำหนดความเป็นไปได้ที่แน่นอนและคำนวณหาค่า np ที่แท้จริงได้ซึ่งให้ความไว้ใจได้ถึง ๘๕% เส้นโค้งที่เขียนไว้ในรูปที่ ๒ และ ๓




Figure 2 Confidence Level That Actual BER Is Less Than αk_1 (Adapted from [3])




Figure 3 99 Percent Confidence Level That Actual BER Is Less Than αk_1

แสดงถึงความเป็นไปได้ว่า BER ที่แท้จริง จะน้อยกว่า α เท่าของ BER ที่วัดได้ เมื่อ $\alpha = np/k_1$ จากการจับมันที่ค่าความผิดพลาด ๑๐ ครั้ง กังตัวอย่าง ... ที่แท้จริงจะอยู่ในสองเท่าของ BER ที่วัดได้ ซึ่งให้ความเชื่อถือได้ถึง ๙๙ %

ตัวอย่างที่ ๑ สมมติว่าระบบที่ใช้เป็น ๑๐ Mb/s ที่แท้จริงจะน้อยกว่า 1×10^{-5} โดยมีความเชื่อถือได้ ๙๐ % สมมติว่าความผิดพลาดที่เกิดขึ้นอย่างอิสระ ต้องการเวลาในการทดสอบนานเท่าไร และยอมให้มีความผิดพลาดเท่าไร ?

วิธีทำ จากรูปที่ ๒ หรือ สมการที่ ๓ จะเห็นว่าจากการวัดความผิดพลาด ๗ ครั้ง จะมีความเชื่อถือได้ถึง ๙๐ % จะได้ BER ที่แท้จริง มีค่าน้อยกว่า ๑.๕ เท่าของ BER ที่วัดได้ ดังนั้นถ้าวัดได้มากกว่า $(๑.๕) (๗) (10^{-5}) = ๑.๐๕ \times 10^{-4}$ บิต เมื่อเราต้องการความเชื่อถือได้ถึง ๙๐ % ดังนั้น BER ที่แท้จริงก็จะน้อยกว่า 10^{-5} ดังนั้นที่ค่าความผิดพลาดเคลื่อนไ้ว ๗ ครั้งหรือน้อยกว่าแล้วช่วงเวลาที่ใช้ในการวัดที่ต้องการจะมีค่า ดังนี้

$$\frac{(1.5)(7)(10^9) \text{ bit}}{10 \text{ Mb/s}} = 1050 \text{ s}$$

๒.๒ การวัด Jitter

คุณภาพของการวัด jitter แบ่งเป็นสามอย่างด้วยกัน คือ

- จำนวนของปริมาณ jitter ที่อินพุท (ปริมาณ jitter ที่อินพุท)
- jitter ทางออกเมื่อปราศจาก jitter ทางเข้า (jitter ที่เกิด ขึ้นภายใน)
- อัตราส่วนของ jitter ทางออกต่อทางเข้า (Transfer function)

อุปกรณ์ที่ต้องการ วัด jitter ทั้งสามแบบได้แสดงไว้ตามรูปที่ ๔ การวัดแบบนี้ เป็นแบบนอกการใช้งานและเป็นการทดสอบภายในโรงงานและการทดสอบเพื่อตรวจรับ

Jitter ทางเข้าของอุปกรณ์รับส่งดิจิทัล สามารถวัดได้โดยจกตรวจสอบตาม รูปที่ ๔ แหล่งจ่ายของ jitter ทางเข้าประกอบด้วย ตัวสร้างเคาระห์ความถี่ (synthesizer) ตัวกำเนิด jitter และตัวกำเนิดสัญญาณทดสอบ pseudorandom

สัญญาณเวลากำเนิกโดยตัวสร้างเคาระห์ความถี่ มอกุเสทกับตัว กำเนิก jitter และนำมาใช้เพื่อเทียบเวลาให้กับตัวกำเนิดสัญญาณชกทดสอบ สัญญาณ ที่ได้จากจกกำเนิดจะส่งผ่านไปยังอุปกรณ์ที่จะทำการทดสอบจากชั้วทาง เข้าไปยังชั้วทางออก แล้วตัวตรวจจกจับสัญญาณ จะรับสัญญาณชั้วทางออกและบ่อนความผิดพลาดที่ตรวจจับไ้ที่ทาง ออกไปให้ตัวนับขนาดความแรงของ jitter ที่เกิดขึ้นจะเพิ่มขึ้นเรื่อยๆจนกระทั่งตรวจจับ บิผิดพลาดไ้ การทดสอบนั้นเป็นการทบทวนสำหรับผ่านความถี่ jitter กังนั้นจึง

ยอมให้ค่า jitter ทางเข้าสูงสค คอความถี่ jitter ที่เกิดขึ้นในอุปกรณ์ภายใต้ การทดสอบ จึงต้องมีการกำหนดชนิคของการ มอกุเสท jitter ในที่นี้จะกำหนดเป็น

Sinusoidal เพื่อใ้ง่ายสำหรับการวัดทดสอบ แม้ว่ามันจะไม่ใชชนิคของ jitter ที่พบอยู่ในโครงข่ายก็ตาม จุดมุ่งหมายในการทดสอบก็คือลำดับของ pseudorandom ที่ใช้เป็นรูปแบบของสัญญาณทดสอบต้องยาวเพียงพอ กังนี้ไ้กำหนด ไว้ตามตัวอย่างในตารางที่

รูปแสดงการทดสอบเพื่อวัด jitter ที่เกิดขึ้นภายใน (Intinsic jitter) และ jitter transfer function กังแสดงไว้ในรูปที่ ๕

ชกอุปกรณ์ที่ใช้ ในการทดสอบก็คล้ายกับในรูปที่ ๕ เพียงแต่ใช้ตัวตรวจจับ jitter ไปใส่แทนตัว ตรวจจับความผิดพลาดเท่านั้นเพื่อทำการวัด jitter ทางออกในกรณีที่ jitter

ทางเข้าไม่มีนั้นจะคักตัวกำเนิด jitter ออกไปกังนั้น ตัวกำเนิดสัญญาณ P-R-B-S จะคอเข้ากับสัญญาณเวลาอิสระ สัญญาณที่รับไ้จะถูกย้อนให้กลับตัวตรวจจับ jitter คอ



ไปซึ่งจะวัดขนาดของ Jitter ได้ สำหรับ Jitter Transfer Function อาศัยคุณลักษณะโดยการผสมสัญญาณ P R B S ด้วยตัวกำเนิด Jitter และทำการวัดอัตราการขยายหรือการลดทอนของ Jitter ในการตรวจจับสัญญาณ P R B S สำหรับการจิกทั้งสองแบบนี้ ขนาดของ Jitter จะเป็นค่า R M S หรือ Peak To peak ขึ้นอยู่กับ การเลือกขนาดความกว้างของแถบความถี่ที่ต้องการ เพื่อให้ได้ตามความต้องการทั้งกล่าว ชุดที่ใช้ในการวัด Jitter จะประกอบด้วย band pass , low pass , high pass Filter เพื่อกำหนดขนาดความกว้างของแถบความถี่ ตามที่ได้ออกแบบไว้ ย่านการวัด Jitter จะเลือกให้เหมาะสมกับข้อกำหนดของอุปกรณ์ตาม การวัด Jitter ทางออก หรือ Jitter Transfer Function ผลที่ได้เมื่อนำไปเขียนกแล้วจะคล้ายคลึงตามข้อเสนอแนะ ๐.๑๗๑ ของ C C I T รวมทั้งรายละเอียดของการวัดทดสอบสำหรับการวัด Jitter

TRANSMISSION SYSTEM TESTING, MONITORING, AND CONTROL




Figure 4 Block Diagram for Jitter Measurement

๒.๓ การทดสอบการนับบิตที่ถูกต้อง (Bit Count Integrity Testing)

คุณภาพของการนับบิตที่ถูกต้อง B C I หนีได้จากพารามิเตอร์ต่าง ๆ เช่น อัตราส่วนของสัญญาณต่อสัญญาณรบกวนในวงจรกำเนิดสัญญาณเวลาใหม่, อัตราความผิดพลาดในวงจรชิงโครไนซ์ของอุปกรณ์ผลิตเฟล็กซ์หรือสัญญาณเวลาที่แน่นอนและความเที่ยงตรง ในโครงข่าย Plesiochronous การทดสอบของคุณภาพ B C I ความต้องการเน้นที่อุปกรณ์หรือระบบที่อยู่ภายใต้ภาวะซึ่ง B C I หายไปและเมื่อกลับมาใหม่

ดังนั้นการทดสอบ B C I จะทำขณะที่เครื่องอยู่นอกกระบวนการใช้งานตามปกติแล้ว หมายถึงการทดสอบในโรงงานหรือการติดตั้งระบบดังกล่าวอย่างเช่น คุณภาพ B C I ของตัวรวมสัญญาณดิจิทัล (Digital Multiplexer) ตามปกติจะระบบสำหรับอัตราความผิดพลาดที่แน่นอน การทดสอบข้อกำหนดนี้ ตัวรวมสัญญาณจะรวมสัญญาณซุ่มลหายใต้อัตราความผิดพลาดที่ไ้ระบุไว้ขณะทำการวัดจะทำการวัดในช่วงเวลาระหว่างที่ B C I หายไปและเวลาที่ B C I มีกลับมาใหม่เวลาที่ทำการวัดนี้จะเปรียบเทียบกับเวลาที่กำหนดไว้เพื่อการตัดสินใจรับรองหรือไม่รับรองชุดอุปกรณ์ที่ทำการทดสอบ

๒.๔ การทดสอบความน่าเชื่อถือ (Reliability Testing)

อุปกรณ์ที่เชื่อถือได้ สามารถพิสูจน์ด้วยการทดสอบร่วมกันของโรงงาน การวิเคราะห์และผลจากการใช้งานอุปกรณ์ที่ใหม่มากนัก สามารถทดสอบได้โดยตรงเพื่อพิสูจน์เวลาเฉลี่ยระหว่างความผิดพลาด (M T B F) ตามข้อกำหนดแนวทางที่ใช้ในการทดสอบดังกล่าวรู้จักกันดีตามมาตรฐานอุตสาหกรรมและมาตรฐานของรัฐ การใช้อุปกรณ์อย่างเพียงพอภายใต้การทดสอบ ณ เวลาหนึ่ง ก็สามารถแสดงความน่าเชื่อถือสัมพันธ์กับเวลาในช่วงสั้น ๆ โดยใช้เวลากับการทดสอบที่ไ้เตรียมไว้ตามที่แสดงในรูปที่ ๕ ณ ที่นี้ จำนวนความผิดพลาดที่เพิ่มขึ้น จะถูกนำมาเขียนเทียบกับเวลาในการทดสอบที่เพิ่มขึ้นจนกระทั่งถึงจุด ที่ยอมรับได้หรือ ตัดสินใจคัดออกไปหรือจนกระทั่งถึงเวลาทดสอบที่ยอมรับได้สูงสุด

สำหรับอุปกรณ์มาก ๆ แล้วการทดสอบโดยตรงไม่น่ามาใช้พิสูจน์ Mean Time Between Outage (M T B O) เพราะช่วงเวลาที่ต้องการยาวนานเกินไป ข้อเสนอแนะสำหรับพิสูจน์ M T B O จะใช้การวิเคราะห์และการทดสอบ M T B F การวิเคราะห์จะต้องทำตามรายการของเหตุที่เสียและผลกระทบเพื่อพิสูจน์ว่าคุณภาพในการรับ

จะตรวจจับเหตุที่เสียและวงจรสับเปลี่ยนจะทำการเปลี่ยนจากชุดที่เสียไปยังชุดสำรอง MTBO (Mean Time Between Outage) สามารถคำนวณมาจาก M T B F (Mean Time Between Failure) ที่ทดลองให้เห็นและการคาดคะเนจากการสับเปลี่ยนอุปกรณ์ ความน่าเชื่อถือของอุปกรณ์สามารถตรวจและบันทึกได้จากการทำงานจริงการทำ เช่นนี้เพื่อนำข้อบกพร่องที่เกิดขึ้นหลาย ๆ ครั้งมาทำการปรับปรุงแก้ไขกังตัวอย่างของ CCIR ได้เปิดเผยผลความน่าเชื่อถือของระบบวิทยุที่แสดงให้เห็นว่าข้อบกพร่องของอุปกรณ์เป็นสิ่งที่สำคัญกว่า ซึ่งไม่อาจเปรียบเทียบกับความผิดพลาดที่เกิดจากมนุษย์, การแพร่กระจายคลื่น และแหล่งจ่ายกำลังงาน




Figure 5 Reliability Test Plan Showing Accept / Reject / Continue Regions

๒.๕ การตรวจสอบการเชื่อมโยง (Link Testing)

ก่อนที่จะนำสายเคเบิลหรือการเชื่อมโยงทางวิทยุออกใช้งาน จำเป็นที่จะต้องมีการ วัตถุประสงค์เพื่อให้แน่ใจได้ว่า การติดตั้ง การเชื่อมโยง เป็นไปตามเกณฑ์การออกแบบ ขั้นแรกก็คือการตรวจสอบอุปกรณ์ต่างๆ ไปว่าเชื่อมโยงกันได้อย่างไร และการทำงานไม่ขึ้นอยู่กับสภาพแวดล้อม การทดสอบแบบนี้จะได้รับความสะดวกโดยที่อุปกรณ์การทำงานในลักษณะของการส่งย้อนกลับ (Loop Back) ตลอดเส้นทางของการเชื่อมโยง การทดสอบแบบนี้เหมาะที่จะตรวจสอบความไม่สมบูรณ์ของสายเคเบิล เหตุเสียเนื่องจาก Ground และผลอื่นๆที่

เกิดจากการตั้งอุปกรณ์

ขั้นที่สองของการตรวจสอบการเชื่อมโยงต้องใช้อุปกรณ์รับส่งสัญญาณทำงานตลอดทั้งเส้นทาง แม้ว่าจะไม่สามารถทำการวัดและตรวจสอบคุณภาพการเชื่อมโยงให้เป็นไปตามวัตถุประสงค์ได้โดยตรงในการทดสอบช่วงสั้น ๆ การออกแบบสัมพันธ์กับคุณภาพของการเชื่อมโยงสามารถที่จะวัดได้รวดเร็ว อัตราของสัญญาณต่อการรบกวนที่เครื่องรับวิทยุหรือสายเคเบิลสามารถวัดได้โดยตรง

ข้อมลระบบดิจิทัลสามารถวัดอัตราการผลิตได้ การวัดช่วงสัญญาณเสียงสามารถวัดได้ด้วยสัญญาณอดอด 4 KHz ระหว่างเวลาที่ไม่มีการส่งสัญญาณซึ่งไม่มีการจางหายไปหรือเหตุเสีย การออกแบบอุปกรณ์ภายใต้การทดสอบจะต้องเป็นไปตามข้อกำหนด

การเชื่อมโยงถึงกันรวมถึงส่วนเพิ่มเติมเข้าไปเพื่อให้ตรงตามการออกแบบที่ได้ทำไว้ ดังตัวอย่างในกรณีของการเชื่อมโยงทางวิทยุ การจางหายไปของสัญญาณจะหาได้จากวิธีการดังต่อไปนี้ อันที่แรกในภาวะปกติ (ไม่มีการจางหายไป) ระดับสัญญาณที่ได้รับได้ (R S L) กำหนดได้จากผลการตรวจ R S L ในช่วงเวลาที่มีการแพร่กระจายครั้งที่ (ปกติประมาณเที่ยงวัน) การทดสอบ B E R กระทำโดยการปรับแต่งตัวลatching สัญญาณ ที่ใส่ไว้ในภาครับสัญญาณ และตั้งไว้ที่ระดับค่า B E R ค่าสุด ตัวลatching สัญญาณที่ปรับไว้ก็จะมีค่าเท่ากับค่าการจางหายไปเพื่อใช้ในการเชื่อมโยง (Link) ค่าการจางหายไปเพื่อไว้จะสามารถแยกคำนวณในแต่ละทางออกของภาครับของอุปกรณ์ รวมสัญญาณสามารถทดสอบได้โดยตั้งค่าลatching สัญญาณที่คำนวณหนึ่งไว้ที่ค่าคงที่ และปรับแต่งค่าการลatching สัญญาณอีกคำนวณหนึ่งให้มีค่าสูงหรือต่ำกว่าค่า Hysteresis ที่ได้ออกแบบไว้ ถ้าค่าที่วัดได้ของการจางหายไปของการเชื่อมโยงและ Hysteresis มีค่าประมาณเท่ากับค่าที่ได้ออกแบบไว้ การเชื่อมโยงนั้นก็สามารถกำหนดได้ว่าเป็นไปตามคุณสมบัติที่ต้องการ ค่าการจางหายไปเพื่อไว้วัดได้ต่ำกว่าค่าคงที่ได้ออกแบบไว้ดูแรงกว่าค่าที่เพื่อไว้ไม่พอเพียงหรือภาวะการแพร่กระจายสัญญาณผิดปกติอยู่ตลอดค่า R S L ปกติ ที่วัดได้ มีค่าน้อยกว่าค่า R S L ปกติที่คำนวณได้ก็แสดงว่า ปรับแต่งสายอากาศไม่ถูกต้องหรือสงสัยว่าจะมีการสูญเสียภายในหน่วยก็เป็น

การวัดคุณสมบัติการเชื่อมโยงโดยตรงต้องพิจารณาถึงอุปกรณ์เครื่องมือทดสอบและเวลาในการทดสอบ ในกรณีการเชื่อมโยงทางวิทยุ การทดสอบภาวะการแพร่กระจายผิดปกติอาจเป็นเอกสารที่ส่งงานวิเคราะห์เพื่อการศึกษาค้นหาต้นตอ เมื่ออนุญาตให้หาไปใช้ประโยชน์ตามการดำเนินงานไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปกติ ต้องการวิธีที่ทันสมัย เพื่อรวมข้อมูลทางสภาวะอากาศและดัชนีการหักเหตลอดความยาวของเส้นทางแพร่กระจาย ข้อสำคัญของเวลาในการทดสอบต้องมีการรวบรวมข้อมูลที่เพียงพอ โดยที่ภาวะผิดปกติกำหนดให้เกิดขึ้นนาน ๆ ครั้ง การทดสอบของผลกระทบของการจางหาย หลายเส้นทาง (Multipath fading) ในการเชื่อมโยงทางวิทยุดิจิทัล (Digital Radio) ต้องการเครื่องมือวัดทั้ง RSL และ BER ดังตัวอย่างที่แสดงไว้ในรูปที่ ๖




Figure 6 Configuration for Multipath Propagation Tests

รูปแสดงการวัดที่ออกแบบไว้สำหรับการรับส่งสัญญาณทิศทางเดียวโดยเครื่องส่งอยู่ที่สถานี A และเครื่องรับอยู่ที่สถานี B สำหรับวิทยุระบบ 90 Mb/s 6 GHz, 8PSK ที่สถานีรับมีจานรับสัญญาณสองจาน (ระบบ Space diversity) ก้อน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาวิจัยเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนึ่งประกอบด้วย Adaptive Equalizers และอีกด้านหนึ่งไม่มี Adaptive Equalizers ทั้ง BER และ RSL จะวัดพร้อมกันทั้งสองเครื่อง ตัววิเคราะห์แถบความถี่ (Spectrum Analyzers) จะใช้งานร่วมกันระหว่างเครื่องรับทั้งสองเครื่องรับที่ทำกาทดสอบต้องใช้การเลือกตำแหน่งของสวิตช์ที่อยู่ในตัวรวมสัญญาณ เพื่อบันทึกเกี่ยวกับ BER, RSL และรูปร่างของแถบความถี่ การทดสอบการเชื่อมโยงทางวิทยุ ที่ไก่อธิบายนี้คงแสดงไว้ในรูปที่ ๖ ต้องการช่วงเวลาในการทดสอบนานขึ้น เพื่อให้ได้ผลลัพธ์ที่ถูกต้องแน่นอนทั้ง CCITT และ CCIR เสนอแนะให้มีการทดสอบเพื่อวัดอัตราความผิดพลาดของบิตหรือช่วงเวลาที่ไม่อำนวยความสะดวกนานเป็นเวลานานเป็นเวลานาน

๓. วิธีการทดสอบคุณภาพ (Performance Monitoring Techniques)

ระบบการรับส่งสัญญาณ Digital มีคุณสมบัติที่ดีมากเมื่อทำงานเหนือย่านระดับต่ำสก (Threshold) ที่กำหนดของมัน และจะเลวลงทันทีที่ต่ำกว่าระดับต่ำสก คุณสมบัติทั้งสองอย่างของการรับส่งสัญญาณ Digital นี้ แสดงในรูปที่ ๗ ซึ่งเป็นการเปรียบเทียบคุณสมบัติของช่องสัญญาณเสียง (V.F.Channel) ซึ่งได้มาจากระบบ FDM และ FDM สำหรับวิทยุเชื่อมโยง (Radio Link) ในการเปรียบเทียบคุณสมบัติของการรับส่งระหว่าง

11.3 PERFORMANCE MONITORING TECHNIQUES




Figure 7 Performance of Analog vs. Digital Transmission

Analog และ Digital นั้น ระบบ FDM คุณสมบัติจะค่อยๆ เบาลงทีละน้อยขณะที่รับกับ In Put ของเครื่องรับลดลง ส่วนระบบ PCM คุณสมบัติยังคงอยู่ในระดับสูงขณะที่ In Put ของเครื่องรับมีระดับลดลง แต่เมื่อระดับ In Put ต่ำกว่าระดับค่าสุก คุณภาพจะเบาลงอย่างรวดเร็วที่เหนือค่าที่เผื่อไว้ของระดับค่าสุกเล็กน้อย

ผลของการมีคุณภาพสูง และผลของระดับค่าสุกของการรับส่งสัญญาณ Digital สร้างปัญหาใหม่ในการกำหนดคุณสมบัติ เมื่อเปรียบเทียบกับ การรับส่งสัญญาณ Analog การเบาลงทีละน้อยของสัญญาณ Analog แปรผันโดยตรงกับคุณสมบัติเบาลงที่ผู้ใช้ได้รับ และสามารถตรวจสอบได้โดยง่าย แต่การเบาลงทีละน้อยของสัญญาณ Digital ไม่มีผลต่อคุณสมบัติของระบบ จนกระทั่งเกิดการผิดพลาด (error) ขึ้น สัญญาณ Digital จะเบาลงจนถึงจุดที่การผิดพลาดมีผล เพียงค่าที่เผื่อไว้เล็กน้อยระหว่างเริ่มเกิดการผิดพลาด และคุณสมบัติไม่เป็นที่ยอมรับ ผลของการตรวจสอบคุณสมบัติต้องสามารถวัดได้ค่าคงที่ระหว่างภาวะการรับส่งปกติ และระดับค่าสุกของช่องรับส่ง การตรวจสอบคุณสมบัติจะชี้ค่าที่เผื่อไว้ ทำให้ผู้ปฏิบัติงานเกี่ยวกับระบบสามารถที่จะวิเคราะห์วิธีการบำรุงรักษา ก่อนที่คุณสมบัติที่ผู้ใช้ได้รับจะเบาลง

ในการออกแบบและการทำงานของงานของการตรวจสอบคุณสมบัติมีข้อกำหนด (Attributes) หลายอย่างที่ควรพิจารณา รายการข้อกำหนดต่อไปนี้เป็นการตรวจสอบคุณสมบัติโดยผู้ปฏิบัติงานของระบบ ในการตรวจสอบการทำงานของระบบและใช้กับอุปกรณ์รับส่ง เพื่อความคมระบบ Diversity หรือการสลับเปลี่ยนโดยอัตโนมัติของอุปกรณ์ที่ซ้ำกัน

- ในระหว่างใช้งานต้องยอมให้มีการรับส่งข่าวสารได้ตามปกติ และไม่มีผลต่อผู้ใช้ปลายทาง

- ความง่ายต้องเน้นเรื่องความวางใจได้ของคงอยู่ และราคาต่ำสุด

- การตอบสนองต้องรวดเร็วและสามารถตรวจแก้ไขเมื่อระบบเบาลงในทงกรณี

- Dynamic range ต้องกว้างจากระดับค่าสุก ถึงระดับสัญญาณที่รับเข้ามาที่สูงกว่าระดับค่าสุก

- ต้องมีความละเอียดอย่างพอเพียง เพื่อทำการวัดปริมาณอย่างต่อเนื่องของค่าที่เผื่อไว้ (margin)

- การตอบสนองต้องคงที่และทนทาน เพื่อให้ความต้องการในการปรับแต่ง (Calibration) มีน้อยที่สุดหรือตัดทิ้งไปได้

- ต้องมีการกำหนดความสัมพันธ์ของหน้าที่หรือกฎที่ใดครั้งขึ้นไว้ด้วย BER มี

วิธีการตรวจสอบคุณสมบัติที่จะอธิบายในหัวข้อต่อไปนี้มีหลายอย่างด้วยกัน ความเหมาะสมของแต่ละวิธีการขึ้นอยู่กับ ความต้องการและความจำเป็นในปัญหาของระบบ

๓.๑ การรับส่งขงของสัญญาณทดสอบ (Test Sequence Transmission)

มีขอมูลต่างๆที่ของสารองที่มีอยู่ในอุปกรณ์ Multiplex หรือของทดสอบพิเศษ ใดตจจัดเป็นของบริการเพิ่มเติม (Auxiliary Service Channel) เพื่อทำการรับส่งลำดับของ Pseudorandom Binary (PRBS) ที่มีอัตราเร็ว BIT ใดๆ ขกของสัญญาณทดสอบนี้ถูกแทรกโดยสัญญาณ Digital ซึ่งเป็นขารนำหลักด้วยอัตราส่วน 1/n ของอัตราเร็วบิตของระบบ ที่เครื่องรับ BER ถูกวิเคราะห์ด้วยอัตราส่วนของจำนวนบิตผิดพลาดที่ถูกรวบรวม ต่อจำนวนบิตที่ส่งไปทดสอบ นอกความต้องการเพิ่ม Over head ของวิธีการนี้แล้ว ความต้องการเวลาเพื่อส่งอัตราข้อผิดพลาดที่กำหนดคือเวลา Π ซึ่งต้องการรับกับการนับความผิดพลาดของบิตที่ส่งไปทั้งหมด ความต้องการความยาวของเวลาขึ้นอยู่กับ การประเมินอัตราความผิดพลาดต่างๆ ทำให้วิธีการนี้ไม่เหมาะสมสำหรับการใช้ความคงปรกติ Protection switching

๓.๒ การตรวจสอบ Frame Bit

การรับส่ง Digital Multiplex หรือ Frame Pattern โดยลำดับ ใช้สำหรับ Synchronize Pattern นี้คงที่และรูดวงหน้า การประเมิน BER สามารถบรรลุได้โดยการวัดความผิดพลาด Frame Bit สำหรับวัตถุประสงค์ในการตรวจสอบคุณสมบัติของอุปกรณ์ Multiplex จาก Digital Pulse Out Put สำหรับแต่ละ Frame Bit error ดังนั้นจึงต้องการเพียง Counter ที่จะให้ผลของ Frame Bit Error Rate ในบางกรณี ต้องการนับและหาค่าเฉลี่ยโดยตรงรวมกัน ในอุปกรณ์ Multiplexer ผลลัพธ์ที่ได้แสดง bit error rate ที่แน่นอน ปกติแสดงเป็นเช่นละสิบเช่น $1 + 10^{-3}$, $1 + 10^{-4}$, $1 + 10^{-5}$ เป็นต้น ในทางกลับกัน สัญญาณ Framing สามารถตรวจสอบได้

โดย เครื่องมือวัดที่แยกจากอุปกรณ์ Multiplex

๓.๓ การตรวจสอบ Parity Bit

Bit ตรวจสอบหรือ Parity Bit ถกรวมเข้ากับขอมูลหรือ Frame Digital Multiplex เมื่อที่จะทำการตรวจสอบการผิดพลาด ที่เครื่องส่ง Parity Bit ถกรวมเข้ากับแต่ละขอมูล เพื่อสร้างผลรวมบิตทั้งหมด ให้เป็นจำนวนคี่ หรือจำนวนคู่เสมอขึ้น ที่เครื่องรับผลรวมของบิต ซึ่งในแต่ละ Block นั้น ไม่ถูกต้องได้เมื่อเปรียบ การคำนวณว่ากรณีใดข้างต้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทียบกับค่าของ Parity Bit ที่รับเข้ามา การไม่เหมือนกันแสดงว่ามีการผิดพลาดเกิดขึ้น เมื่อใช้งานกับวิทยุ Digital มี Parity Bit สองแบบที่ถูกเพิ่มเข้ายัง Frame ที่ทำการส่งย่อยเสมอคือ Hop Parity Bit (Ph) และ Section Parity Bit (Ps) Ph ถูกตรวจสอบที่สถานี Regenerative Repeater แต่ละสถานี เพื่อแสดง error ที่เกิดขึ้นในแต่ละช่วง Ph ชุดใหม่ซึ่งจัดการแก้ไข Parity ให้ถูกต้องโดยข้อมูลที่รับเข้ามา แล้วป้อนเข้าไปยัง Frame เพื่อส่งไปยังช่วงต่อไป เพื่อเปรียบเทียบกับ ค่าของ Ps จะไม่เปลี่ยนแปลงออกช่วง (Section) ดังนั้นที่สถานีใด ๆ ตลอด Radio Section สามารถตรวจสอบ Ps และคำนวณการผิดพลาดที่เกิดขึ้นในการรับส่งจนถึงจุดนั้น ๆ

คล้าย ๆ กับวิธีการตรวจสอบขณะใช้งานอื่น ๆ การตรวจสอบ Parity ก็มีขีดจำกัด ในเรื่องความสามารถในการตรวจสอบการผิดพลาดของมัน จำนวนขีดของการผิดพลาดใน Block หรือ Frame เท่านั้นที่ถูกสร้างเป็น Parity Error ดังนั้นการตรวจสอบ Parity จำยอมให้ความถี่แน่นอนในการประเมินอัตราการผิดพลาดของระบบเพียงอัตราความผิดพลาดขั้นต่ำ (ค่ากว่า 10^{-N} , เมื่อ N คือความยาวของ Block หรือ Frame)

๓.๘ Signal Format Violations

วิธีการเข้ารหัสแบบหลาย ๆ ระดับที่แน่นอน (Certain multilevel) มีข้อบังคับประจำตัวในเรื่องการเปลี่ยนจากระดับหนึ่งไปยังระดับอื่น สัญญาณที่ได้รับสามารถตรวจสอบการฝ่าฝืน (เบี่ยงเบน) ของระดับบังคับเหล่านี้ เมื่อตรวจสอบความผิดพลาดทั้ง Bipolar และ Partial Response Code มีเนื้อแท้ซ้ำกัน เพราะฉะนั้นจึงใช้รูปแบบนี้สำหรับการตรวจสอบความผิดพลาดได้ ระดับบังคับที่เปลี่ยนแปลงจะได้รหัสต่างต่างกัน ยางตัวอย่างของการฝ่าฝืนระดับ (Level Violation) สำหรับมาตรฐานการเข้ารหัสคือ

- Bipolar : Mark ที่มีซ้ำเหมือนกัน ๒ บิตติด ๆ กัน
- H 3 B 3 : Bipolar Violation ที่มีซ้ำเหมือนกัน ๒ บิตติด ๆ กัน
- B 3 Z S : mark ที่มีซ้ำเหมือนกัน ๒ บิต ติด ๆ กันไม่นับ violation ที่เกิดจากการเข้ารหัสแทนศูนย์

๓.๕ การตรวจสอบ Eye Pattern

การตรวจสอบการเปิดกว้างของ Eye Pattern สามารถจัดการวัด (ประมาณ) คุณภาพของคุณสมบัติของความผิดพลาดได้ โดยที่เมื่อสัญญาณเลวลง Eye Pattern จะเลือน และการเปิดกว้างระหว่างระดับที่เวลาทำการ Sampling จะแคบลง สัญญาณรบกวนและความผิดเพี้ยนทาง Amplitude จะปิดการเปิดทาง. แนวตั้ง - Jitter และการเปลี่ยนแปลงของเวลาจะปิดการเปิดทางค่านวนอน ทางหนึ่งในการตรวจสอบ Eye Pattern คือการวัดการปิดของดวงตา แล้วเปรียบเทียบค่าที่วัดได้กับค่าในการทำงานของระบบในภาวะที่เลิศ การปิดของดวงตาสามารถแสดงเป็นการเลวลงของระบบเป็น dB ได้ดังนี้

การเลวลงของระบบ $- 20 \log (1 - \text{การปิดของดวงตา})$

ดังนั้นการวัดอาจเปลี่ยนเป็นการประเมินค่า BER โดยการปรับแต่งอย่างง่าย ๆ ของการตรวจสอบ Eye Pattern วิธีการทั่วไป ส่วนมากสำหรับการตรวจสอบ Eye Pattern คือทำการวิเคราะห์ Bit Pattern ที่ถูกเลือก วิธีการนี้ทำการเปรียบเทียบ Eye Pattern ที่ได้รับกับ Eye Pattern แบบที่เลิศ สำหรับการเลือก Bit pattern ซึ่งอาจใช้ประโยชน์ในการแยกการชักข้อ (Noise , Distortion , Jitter) อันเป็นเหตุให้ Eye ปิด

๔. การแยกเหตุเสีย (Fault Isolation)

ระบบการรับส่งสัญญาณ Digital ขรรณการ รวมเครื่องซึ่งสัญญาณบอกเหตุ (Alarm) และภาวะการทำงานไว้วางยซึ่งทำให้ผู้ปฏิบัติงานได้รู้ถึงเหตุเสียและแยกหาอุปกรณ์ที่เสียได้ ตัวแสดงเหตุเสียและภาวะการทำงานแสดงบนแผงหน้าของอุปกรณ์ โดยปกติโดย Diode เปล่งแสง (LED) หรือท่อไปเข้าเครื่องพิมพ์ และอาจส่งไปแสดงที่สถานีอื่นที่อยู่ห่างไกลโดยผ่านสถานีถ่ายทอดสัญญาณ แบบอย่างที่ดีเลิศแต่ละหน้าหลัก (วงจร multiplex , Demultiplex, Timing และอื่น ๆ) และแต่ละ Module (แผงวงจรพิมพ์แต่ละแผ่น) มีเครื่องสัญญาณบอกเหตุและภาวะการทำงานที่สัมพันธ์กัน มีอยู่บ่อย ๆ ที่อุปกรณ์ทดสอบที่ติดตั้งไว้ภายใน ถูกใช้เพื่อแสดงอาการข้อขัดข้องทั้งโดยอัตโนมัติหรือผู้ปฏิบัติงาน โดยการก้าวเข้ามาของ Microprocessor

เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อใช้ในงานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยไม่เสียค่าใช้จ่าย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบการรับส่งหลาย ๆ ระบบในปัจจุบัน ได้บรรจุ Microprocessor เข้าไว้ ทำให้การตรวจสอบคุณสมบัติของระบบ กระทำได้อย่างต่อเนื่อง โดยลำดับของการออกแบบตรวจสอบ เพื่อตรวจสอบเส้นทางของสัญญาณและ Module ข้อความตกจึกโดยตัวแสดงเหตุเสีย เพื่อความสะดวกในการบำรุงรักษาประจำ เพื่อช่วยเหลือในการค้นหาและแยกหาเหตุเสีย และมีผลต่ออุปกรณ์ Protection Switching อัตโนมัติ

ตัวแสดงเหตุเสียและภาวะการทำงาน สามารถใช้วิเคราะห์หาตำแหน่งเสียข้างผู้ดูแลรักษา สำหรับสถานีที่ไม่มีคนเฝ้า สัญญาณเหล่านี้ถูกส่งไปยังสถานีที่มีคนเฝ้า ทำให้ง่ายต่อการตัดสินใจที่จะควบคุมระยะไกล หรือทำการซ่อมแซมได้อย่างรวดเร็ว ชนิดของเหตุเสียและภาวะการทำงานต่อไปนี้ ตกจึกไว้ทั้งภายในสถานี (Locally) หรือส่งไปแสดงณ สถานีที่อยู่ห่างไกล (Remote)

- การชั๊กของของอุปกรณ์รับส่ง (แยกเป็น Module หรือหน้าที)
- การชั๊กของของต้นกำเนิดกำลังงาน (Primary Power)
- การฝึกพลาถของวงจร Alarm
- การฝึกพลาถของวงจร Protection Switching
- ภาวะการทำงานของอุปกรณ์สับเปลี่ยนอัตโนมัติ
- ภาวะการทำงานของอุปกรณ์ที่ไม่ได้ใช้งาน (Off line)
- ภาวะการทำงานของการตรวจคุณสมบัติต่างๆ

ข่าวสารที่ถูกบรรจุโดยเครื่องนี้ เหล่านี้ จะต้องพอเพียงที่จะแยกหาสถานีที่ฝึกพลาถ อุปกรณ์ที่ฝึกพลาถ และ Module ที่ฝึกพลาถ (แผ่นพิมพ์) นอกจากนั้นสัญญาณบอกเหตุ จะต้องแยกลำดับชั้นเป็นการกระทบกระเทือนถึงบริการ หรือไม่กระทบกระเทือนถึงบริการ สำหรับอุปกรณ์ Multiplex สาเหตุเสียที่มีผลกระทบต่อกับความแรงของสัญญาณจะต้องมีการชี้ให้เห็นด้วย (ตัวอย่างเช่น จำนวนของสัญญาณ DS-2 ตกกระทบกระเทือน จำนวนของสัญญาณ DS-1 ตกกระทบกระเทือนและอื่นๆ)

ทั้งตัวอย่างเช่นระดับของการควบคุม สภาวะการทำงาน และตรวจสอบที่ใช้ในอุปกรณ์วิทย Digital และอุปกรณ์ Multiplex พิจารณาแดงแสดงค่าน้ำหนักแสดงในรูปที่ ๔ และ ๕ วิทยุรูปที่ ๔ รวมทั้ง T D M ซึ่งรวมข่าวสาร (Mission) สียง Bit Stream (M B S) รวมทั้ง Bit Stream ของ Service Channel (S C B S) ถึงอย่างไรก็ตามทั้งเครื่องส่งและเครื่องรับจะมีชนิดซ้ำกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๒ ยูนิต โดยไม่ขึ้นแก่กัน ยูนิต A และ B สามารถสลับกันใช้งานได้โดยอัตโนมัติ และ
 กวียมือ การแสดงเหตุเสียหาย LED และการอ่านค่ากวียมาตรวัด สามารถใช้สำหรับค้น
 หาข้อขัดข้อง และการตรวจสอบแบบป้องกันบำรุงรักษา มาตรวัดใช้สำหรับตรวจแรงดัน
 กระแสตรงจากแหล่งจ่ายกำลัง และสัญญาณคลื่นความถี่วิทยุที่สำคัญ การควบคุมรวมทั้ง
 การเลือกกวียมือ หรือการสับเปลี่ยนเป็นอุปกรณ์สำรองโดยอัตโนมัติ (Automatic
 Protection Switching) การเลือกยูนิต A หรือ B กวียมือ และการ
 Loop Back ของเครื่องส่ง เครื่องรับที่ไม่ได้ใช้งาน (off - line)

LED lamps (44 places)




Figure 8 Display Panel Controls, Monitors, and Status Indicators for a Digital Radio (Reprinted by permission of TRW)

อุปกรณ์ Digital Multiplex แสดงในรูปที่ ๘ รวม Bit Stream ๑.๕๕๕ Mb/s

๔ ขก (หรือ Port) ให้เป็นข่าวสาร Bit Stream เกียว (MBS) Port;
 Multiplexer และ Demultiplexer Module ส่วนมี Unit ที่เข้ากัน Unit A
 และ B ที่ไม่เกี่ยวข้องกัน ถูกควบคุมโดย Module ซึ่งอยู่ข้างเคียง มีการ-
 แสดง alarm ของการสูญเสียของ Frame , การผิดพลาดของแต่ละ Frame ,
 การสูญเสียของสัญญาณ In Put หรือ Out Put ที่ Port หรือระดับ BMS และ
 การขัดข้องของ module การขัดข้องแต่ละอย่าง ถกแยกให้เป็น Module เกียว -

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั้ง Port module หนึ่ง หรือ Multiplex , demultiplex module ข้างเคียง หรือ Module จ่ายกำลังงานการแสดงผลการทำงาน รวมทั้งการควบคุมการสับเปลี่ยนโดยอัตโนมัติ, ควบคุมหรือจากสถานีที่อยู่ห่างไกล (remote) แสดงการใช้งาน (on - line) ของเครื่อง A. หรือ B. และแสดงการค้นหา Frame ใ้หรือไม่ได้ การควบคุมผ่านสวิทช์โยก (Toggle Switching) ๓ ตัว เพื่อสับเปลี่ยนจาก Unit หนึ่งไปยัง Unit อื่น, Loop Back ของเครื่องส่งและเครื่องรับที่ไม่ใช้งานและทดสอบตลอด




Figure 9 Display Panel Controls, Monitors, and Status indicators for a Digital Multiplexer (Reprinted by permission of TRW)

ในการเพิ่มเติมการแสดงผล (Display) ของการซึกของภายในสถานี (Local alarm) การซึกของอย่างเร่งด่วน (Major alarm) จะถูกส่งไปยังสถานีปลายทางที่ห่างไกล และไปยังอุปกรณ์อื่นที่ถูกระดมกระเห็อนต่อภาวะการซึกของอาจจะสะดวกที่จะส่งไปยังสถานีปลายทางที่ห่างไกล โดยการเปลี่ยนแปลงเงื่อนไขของ Frame Synchronization Pattern หรือ Over head Pattern อื่นๆ ในอุปกรณ์ P c m Multiplex แบบธรรมดา major alarm

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ใช้ในเชิงพาณิชย์ การค้า
 มีผลในการกำจัดของ Analog V.F. out put ทำนองเดียวกันสำหรับอุปกรณ์
 ไม่ว่าการณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Digital Multiplex สัญญาณบอกเหตุชักข้อ (A I S) ใ้ถูกส่งในทิศทางที่
 ดกกระหนกระเหือน (Downstream) A I S ปกติเป็น Pattern แบบ
 " I " ตลอด หรือสัญญาณอื่นบางอย่าง สำหรับใช้แทนสัญญาณปกติ ส่งไปยังอุปกรณ์กำ
 รับ (Downstream) ที่ซึ่งการชักข้อจะถูกรวบรวม และ Maintenance Alarm
 อื่นๆ ที่ถูกระบุโดย Alarm นี้ จะต้องละทิ้งหรือยับยั้งในการแยกอากาศที่ไม่จำเป็น
 ออก การตรวจจับภาวะการชักข้อและชั้นตอนต่าง ๆ มีข้อเสนอแนะของ CCITT
 สำหรับ และอุปกรณ์ Digital Multiplex

สำหรับระบบ Redundant Unit ที่เสีย จะถูกคัดออกโดยอัตโนมัติ
 และถูกแทนที่ด้วยการทำงานของ Unit สำรอง นั้นเป็นการปฏิบัติตามความต้องการ
 สำหรับเหตุการณ์บำรุงรักษา ถ้าวงจรสับเปลี่ยนอัตโนมัติเสียเอง การสับเปลี่ยนด้วยมือ
 กลายเป็นความจำเป็น การสับเปลี่ยนด้วยมือสามารถกระทำได้โดยการควบคุมภายในสถานี
 และปกติใช้ควบคุมระยะไกลด้วย ดังนั้นการสับเปลี่ยนด้วยมือ ไม่ว่าจะ เป็นภายในสถานี
 หรือระยะไกล จักไว้เพียงเพื่อเป็นการสนับสนุนให้วิธีการสับเปลี่ยนโดยอัตโนมัติเป็นไปด้วย
 ด้

สำหรับระบบ Non-redundant Unit เสีย ต้องการเหตุการณ์บำรุงรักษา
 ด้วยมือ เพื่อให้การบริการกลับคืนดี ขึ้นอยู่กับสิ่งเกี่ยวข้องที่จะหาได้ บุคคลผู้ได้รับการ
 ฝึกฝน อุปกรณ์ทดสอบและชิ้นส่วนอะไหล่ การทำให้กลับเหมือนเดิมนี้อาจจะต้องพิจารณา
 ถึงเวลา เป็นการสับเปลี่ยน ชิ้นส่วนวงจรที่มีลำดับความสำคัญสูง สลับเส้นทางรับส่ง
 สามารถวางแผนให้กระต่อนอุปกรณ์ที่ชักข้อในเส้นทางหลัก วิธีการนี้น่าจะยังต้องการพฤติ
 การควบคุมด้วยมือ แต่ข้อจำกัดอยู่ที่การต่อผ่านวงจรอย่างง่าย (Simple Labeling)
 ในทุกๆไป การบรรลุผลในการบำรุงรักษา สำหรับการบริการกลับคืนดี ขึ้นอยู่กับคุณสมบัติ
 ด้ที่ต้องการของการบริการ

๕. ระบบการตรวจสอบและควบคุม (Monitoring and Control)

Block diagram ของระบบการรับส่งการตรวจสอบ และควบคุม แสดงใน
 รูปที่ ๑๐ เป็นวงจรสำหรับ สองสถานีแบบง่ายๆ ในรูปที่ ๑๐ แสดงสถานี ๒ แบบ
 คือสถานีที่อยู่ห่างไกล (Remote) และสถานีผู้ควบคุม (Master) เป็นลักษณะเฉพาะ
 ชนิด เพื่อรับส่งสัญญาณตรวจสอบและควบคุม สถานีที่อยู่ห่างไกลต้องเก็บรวบรวมสัญญาณ
 แจ้งเหตุเสีย และภาวะการทำงาน เพื่อส่งไปยังสถานีผู้ควบคุม สถานีควบคุมแสดงสัญญาณ
 แจ้งเหตุเสีย และสัญญาณแสดงสถานะ และรับสัญญาณแสดงภาวะการทำงาน แสดง

สัญญาณแจ้งเหตุเสียและสภาวะการทำงาน สำหรับสถานีที่อยู่ห่างไกลแต่ละสถานี และสร้าง และส่งสัญญาณควบคุมตามต้องการไปยังสถานีที่อยู่ห่างไกลแต่ละสถานี โดยทั่วไปสถานีควบคุมอาจจะเชื่อมโยงและควบคุมสถานีห่างไกลได้หลายแห่ง โดยกลับกันสถานีห่างไกลอาจจะส่งรายงานไปยังสถานีควบคุม ๒ แห่งหรือมากกว่า หนึ่งในสถานีเหล่านี้ถูกกำหนดให้เป็นสถานีหลัก และสถานีอื่นเป็นสถานีสนับสนุน สถานีควบคุมหลักสามารถร้องขอข่าวสารหรือเริ่มทำการควบคุมสถานีห่างไกล สถานีควบคุมสนับสนุนคอยรับฟังการร้องขอของสถานีควบคุมหลักและตอบสนอง และสามารถกระทำเช่นเดียวกับสถานีควบคุมหลัก ในการควบคุมจากช่างผู้ดูแลระบบ

สัญญาณตรวจสอบและควบคุมจะส่งผ่านทาง Service Channel ซึ่งโดยปกติแยกข่าวจากข่าวสารหลัก Service Channel ประกอบด้วย Voice order wire และสัญญาณ Telemetry ที่ต้องการสำหรับการตรวจสอบและดูแลของช่างงานทั้งหมด และการเชื่อมโยงแต่ละช่วง ทั้งแสดงในรูปที่ ๑๐ อปรณ Multiplex ใช้สำหรับรวม Voice Order Wire และสัญญาณแจ้งเหตุเสีย, สัญญาณแสดงสภาวะการทำงาน และสัญญาณควบคุม สำหรับรับส่งผ่าน Service Channel Voice order wire ใช้สำหรับช่างผู้ทำการบำรุงรักษาอุปกรณ์วิทยุหรือสายสัญญาณแสดงสภาวะการชักข้อของอุปกรณ์และสภาวะการทำงาน ได้จากการต่อของ Contact Pulse Out Put และแรงดัน analog ที่รวบรวมจากอุปกรณ์รับส่งของสถานีห่างไกลและเข้ารหัสเป็นรูป Digital แบบอนกรม สำหรับเชื่อมโยงอุปกรณ์ Service Channel Multiplex สัญญาณควบคุมที่ถูกส่งผ่าน Service Channel ทั่วส่งจากสถานีควบคุม สำหรับเชื่อมโยงกับอุปกรณ์รับส่งที่สถานีห่างไกล ความต้องการและคุณสมบัติอย่างอื่นของระบบการตรวจสอบและควบคุม อธิบายในหัวข้อต่อไป

๘.๑ ระบบการรายงาน (Reporting System)

การรายงานโดยทั่วไปมีใช้งานอยู่ ๒ แบบคือ ระบบต่อเนื่อง (Continuous) และระบบ ตาม ตอน (Pelled) ในการรายงานระบบต่อเนื่อง สถานีห่างไกลแต่ละสถานี ทำการส่งสัญญาณแจ้งเหตุเสียและสภาวะการทำงานของมันเองอย่างต่อเนื่อง สถานีห่างไกลแต่ละแห่ง ต้องการของสัญญาณรับส่งแยกกันต่างหาก สถานีควบคุมรับสัญญาณแจ้งเหตุเสียและสภาวะการทำงานเหล่านี้ และส่งข่าวสารการควบคุมไปยังสถานีห่างไกลแต่ละแห่ง ผ่านช่องสัญญาณรับส่งที่แยกกัน เมื่อจำนวนของสถานีห่างไกลที่รายงานผลมา




Figure 10 Block Diagram of Transmission Monitoring and Control System

ยังด้านความคมเพิ่มขึ้น จำนวนของช่องสัญญาณรับส่งก็เพิ่มขึ้นด้วย นี่เป็นข้อเสียของระบบ รายงานอย่างต่อเนื่อง ระบบในทางปฏิบัติส่วนใหญ่ใช้วิธีการตาม คอบ เป็นวิธีซึ่งสถานี ทางไกลจะร่วมใช้ของสัญญาณรับส่งด้วยกันบนพื้นฐานการใช้สอยร่วมกัน (Party line) สถานีทางไกลแต่ละแห่งมีที่อยู่ของมันเอง และคอบสนองเฉพาะเมื่อมันถูกเรียก (Addressed) หรือเวียนมาถึงรอบของมัน (Polled) โดยสถานีควบคุม สถานีทางไกลอื่นๆ ทั้งหมดยังคง อยู่ในภาวะว่าง (Idle) อยู่ จนกระทั่งถูกเรียก เมื่อถึงรอบ (Polled) คำคอบของ สถานี remote ประกอบด้วย ที่อยู่ของมันและข่าวสารที่ถูกร้องขอ

๕.๒ เวลาในการคอบสนอง (Response Time)

ในแผนการรายงานอย่างต่อเนื่อง สัญญาณแจ้งเหตุเสียและภาวะการทำงาน ถูกส่งโดยปราศจากการล่าช้า ดังนั้นเวลาในการคอบสนองจึงไม่ต้องสนใจ วิธีการตาม คอบ สถานีทางไกลแต่ละแห่งต้องรอให้เวียนมาถึงรอบของมันที่จะรายงาน ดังนั้นข่าว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารจึงต้องถูกเก็บเอาไว้ที่สถานีทางไกลแต่ละแห่ง จนกระทั่งสถานีนั้น ถูกเรียกเวลาในการรอคอยที่แท้จริง สำหรับการรายงานจากสถานีทางไกล ถูกกำหนดโดยจำนวนของสถานีทางไกล ขนาดของสถานีทางไกล และความจุของช่องสัญญาณ Telemetry ที่ใช้สำหรับการรายงาน เวลาในการตอบสนองที่ต้องการถูกกำหนดโดยหลักการบำรุงรักษา นั่นคือโดยผู้ปฏิบัติที่สถานีภาค เมื่อภาวะการชักของถูกตรวจพบ ถ้าการตอบสนองของผู้ปฏิบัติงาน ส่งคณะผู้บำรุงรักษาไปยังสถานีทางไกลอย่างรวดเร็ว การตอบสนองจากสถานีทางไกลอย่างรวดเร็วก็ไม่ใช่สำคัญ การตอบสนองอย่างรวดเร็วจากระบบการรายงานเป็นสิ่งสำคัญ เพียงแต่ถ้าการควบคุมระยะไกลสามารถที่จะใช้ได้ นั่นก็คือจะยอมให้ถอด Unit ที่เสียออก และทำให้กลับคืนก็ถึงเก็บด้วย Unit สำรอง เวลาในการตอบสนองของระบบสามารถทำการปรับปรุงได้ถ้าจำเป็น โดยการเพิ่มอัตราเร็ว Data ของช่องสัญญาณ Telemetry หรือลดจำนวนของกรรรายงานของสถานีทางไกล ที่ส่งมายังสถานี

๕.๓ ความมั่นคงของระบบ (System Integrity)

ระบบการรายงานต้องจัดการป้องกันการผิดพลาดของการรับส่งด้วย รวมทั้งการเสียหายสั้น ๆ และการเสียหายของอุปกรณ์ การตรวจพบข้อผิดพลาดบางอย่างต้องการป้องกัน การรายงานผิดพลาดของการชักของหรือเกิดการชักของของการควบคุมระยะไกล ยิ่งกว่านั้นการเปลี่ยนจากการยอมรับ หรือไม่ยอมรับ จะมีความต้องการเมื่อการควบคุมได้เริ่มที่สถานีควบคุม สำหรับให้ปฏิบัติการที่สถานีทางไกล สกหายระบบการรายงานต้องปลอดภัยจากการเสีย (Fail - Safe) ถึงแม้ว่าอุปกรณ์ที่ชักของต้องไม่เป็นสาเหตุต่อการแจ้งเหตุเสียและการควบคุมจากภายนอก

๕.๔ วิธีการในการรับส่ง (Transmission Techniques)

วิธีการสำหรับการรับส่ง Service channel ในระบบการรับส่ง Digital แบ่งออกเป็น ๓ แบบ คือ

- (๑) ทำการรับส่งภายใน Bit Stream ของข่าวสารหลัก
- (๒) ทำการรับส่งใน Channel ค้างหาก แล้วรวมเข้ากับ Bit stream ของข่าวสารหลัก โดยใช้วิธีการ Multiplex หรือ Modulate และ
- (๓) ทำการรับส่งโดยแยกตัวกลางจากที่ใช้กับข่าวสารหลัก

ในวิธีการแรกใช้ Channel ของอุปกรณ์รับส่งของข่าวสารหลัก เรียกว่าอุปกรณ์ Multiplex สำหรับใช้เป็น Service Channel วิธีการนี้มีข้อก็คือไม่ต้องการอุปกรณ์ Multiplex อื่น หรือตัวกลางอื่นอีก แต่มันต้องการอุปกรณ์ Demodulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ Demultiplex ของข่าวสารหลักที่แต่ละสถานี เพื่อที่จะทำเป็น Service Channel ได้


วิธีที่สามต้องการตัวกลางและข่ายสายต่างหาก ตัวอย่างเช่น ข่ายสายโทรศัพท์สาธารณะ เพื่อจัดการคือ Service Channel ระหว่างสถานีต่าง ๆ วิธีนี้ไม่ขึ้นอยู่กับสัญญาณข่าวสารหลัก แต่มีข้อเสียที่ชัดเจนคือ ราคาสูง และซึ่กความสามารถต่ำ

มีเพียงวิธีการที่ ๒ เท่านั้นที่ตรงตามความต้องการที่จะนำสัญญาณ Service Channel ออกมาและใส่เข้าไปที่แต่ละสถานีได้โดยง่าย โดยเพียงแต่เพิ่มราคาของอุปกรณ์ Multiplex และความซับซ้อนเพียงเล็กน้อย


ดังนั้นกรรมวิธีที่ใช้ในการรับส่ง Service Channel ปกติส่วนใหญ่ใช้ Channel เพิ่มเติม ซึ่ง Modulate หรือ Multiplex เข้ากับย่านเกี่ยวกับที่รับส่งข่าวสารหลัก วิธีการนี้สามารถแยกได้เป็น ๒ ทางคือ ทำการรวมโดยแบ่งเวลา (TDM) สัญญาณ Service Channel ในรูป Digital เข้ากับสัญญาณ Digital Bit Stream ข่าวสารหลัก หรือทำการ Modulate สัญญาณ Service Channel ในรูป Analog หรือ Digital โดยใช้วิธีการของ Secondary Modulation (AM, FM หรืออย่างอื่น) กรรมวิธี TDM ต้องการวงจร Multiplex ซึ่งรวมสัญญาณ Service Channel และข่าวสารหลักที่เครื่องส่ง และการท่วงานที่ตรงกันข้ามที่เครื่องรับ วงจรที่เพิ่มเติมนี้และการรับส่ง Over Head มีการกระทบกระเทือนต่อราคาและคุณสมบัติของระบบน้อยมาก จึงสามารถตัดทิ้งได้ เครื่องมืออย่าง ที่ ๒ สำหรับทำการรับส่ง Channel เพิ่มเติม โดยทั่วไปใช้ระบบวิทยุ ซึ่งสัญญาณเพิ่มเติมถูก Modulate ทางความถี่เข้ากับ Carrier, Modulate ทาง Amplitude เข้ากับสัญญาณ RF หรือใช้ Sub-Carrier ป้อนเข้าไปยังแถบความถี่สูงหรือต่ำกว่าแถบของข่าวสารหลัก วิธีการรับส่ง Service Channel เหล่านี้สำหรับวิทยุต้องใช้การ Modulate แบบระกั้มต่ำ และ Bandwidth แคบๆ เพื่อที่จะหลีกเลี่ยงการเลวลงของข่าวสารหลัก และไม่ให้เกิดแถบความถี่ที่กำหนดไว้ เพราะว่่าข้อกำหนดเหล่านี้ กรรมวิธี TDM ปกติจึงถูกใช้งานมากในระบบวิทยุ

ถ้าวิทยุ Analog ถูกใช้สำหรับรับส่งสัญญาณ Digital วิธีการ TDM จะถูกใช้รับส่ง Service Channel บ่อยๆ ไม่ได้ผลจริง โดยเฉพาะเมื่อ Service Channel เป็นสัญญาณ Analog รูปที่ ๑๑ แสดงการเชื่อมโยง ๒ แบบ ในระ

ในระหว่างอุปกรณ์ Multiplex แบบ FDM ของสัญญาณ Analog Service Channel และ Bit Stream ของ TDM. สำหรับการรับส่งด้วยวิทยุระบบ FM รูปที่ ๑๑ a สัญญาณข่าวสารหลักถูกส่งผ่าน Partial Response Filter เพื่อยอมให้พ้อง FM Sub Carrier เหนือย่านข่าวสาร Digital หลังจากการรวมสัญญาณรวมถูกส่งไปยังระบบวิทยุที่เครื่องรับ. Subcarrier ถูก Demodulate. และ Demultiplex กลับมาเป็น Service Channel รูปแบบคล้ายกันแสดงในรูปที่ ๑๑ b ใช้การเข้ารหัสแบบ Bipolar สำหรับการรับส่งข่าวสารหลัก. เพื่ออนุญาตให้พ้องสัญญาณ Service Channel ในด้านความถี่ค่าของ Band วิธีการเหล่านี้หลีกเลี่ยงความจำเป็นของวงจร Sub carrier ที่เพิ่มค่าใช้จ่ายของระบบ คุณภาพสกลลงระหว่างการใช้งานของ Bi polar ค่อนข้างจะมากกว่า การเข้ารหัสแบบ Partial Response



(a) Service channel above digital baseband



(b) Service channel below digital baseband

Figure 11 Service Channel Transmission Techniques for Digital Transmission via FM Radio

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้

๖. บทสรุป (Summary)

ระหว่างการศึกษาและการทำงานของระบบรับส่ง ต้องมีการตรวจสอบคุณภาพและตรวจสอบอย่างต่อเนื่อง เพื่อให้แน่ใจว่าการออกแบบและการทำงานได้มาตรฐานตามต้องการ ความต้องการนี้ นำไปสู่พัฒนาการของการทดสอบ, การตรวจสอบ และวิธีการควบคุม เพื่อรองรับการนำเข้าสู่ระบบการรับส่ง Digital

วิธีการทดสอบสามารถแบ่งออกเป็น แบบระหว่างใช้งาน เมื่อข่าวสารหลักไม่ถูกระทบกระเทือนโดยการทดสอบ หรือแบบนอกการใช้งาน เมื่อข่าวสารหลักต้องถูกขจัดออกเพื่อทดสอบระหว่างการศึกษาและก่อนมอบหมายระบบ ต้องทำการตรวจสอบแบบนอกการใช้งาน เพื่อตรวจสอบคุณสมบัติเฉพาะของส่วนประกอบ (Parameter) คุณสมบัติต่างๆ ของระบบ Digital ดังเช่น อัตราความผิดพลาดของบิต (Bit Error Rate) Jitter และการนับจำนวนบิตที่ถูกต้อง (Bit Count Integrity) การทดสอบคุณสมบัติประกอบอื่นๆ เช่นความน่าเชื่อถือ (Reliability) ของอุปกรณ์ และ Multipath Fading ต้องการทดสอบระยะยาวและวิธีการที่ทันสมัย ความทนทานของระบบรับส่ง Digital นำไปสู่ปัญหาใหม่ๆ อย่างหนึ่งคือ การพยายามตรวจสอบความสมบูรณ์ของมีนระหว่างการทำงาน คุณสมบัติที่มีผลคือผู้ใช้ไม่มีผลต่อการสูญเสียของจำนวนที่เมื่อเหลือเมื่อขาด จนกระทั่ง 2 - 3 เกจิบิตสุดท้ายซึ่งคุณสมบัติจะลดลงอย่างรวดเร็ว การตรวจวัดคุณสมบัติต้องจับเครื่องแสดงการเลเวลลงของระบบ เพื่อยอมให้ผู้ปฏิบัติ เข้าแทรกก่อนที่การบริการผู้ใช้จะไม่ยอมรับจำนวนของการตรวจสอบคุณสมบัติในระหว่างการใช้งานที่ถูกพิจารณา รวมทั้งการตรวจสอบ Pseudo Error ซึ่งมีการให้เหตุผลว่าจำเป็นสำหรับการตรวจสอบระบบรับส่ง Digital

การแยกข้อผิดพลาดได้รับผลสำรวจอย่างมากมาย โดยเครื่องชี้การชี้ข้อ และภาวะการทำงาน ซึ่งติดตั้งอยู่ในอุปกรณ์รับส่ง สำหรับอุปกรณ์ที่ซ้ำกัน (Redundant) การเสียหายส่วนมากมักได้โดยอัตโนมัติ และถูกถอดออกโดย Protection Switching ถ้า Redundancy ไม่ถูกใช้ หรือ Protection Switching เสียเอง ผู้ปฏิบัติต้องรู้การแสดงการชี้ข้อและภาวะการทำงานอย่างพอเพียงที่จะแยกข้อผิดพลาดของสถานีและอุปกรณ์ หลังจากการแยกข้อผิดพลาด การบริการถูกทำให้กลับก็ดังเดิม โดยการควบคุมภายในสถานี หรือการควบคุมระยะไกล ของ Protection switching โดยใช้อุปกรณ์หลัก หรือโดยส่งคณะช่างบำรุงรักษาสำหรับซ่อมอุปกรณ์

การรวบรวมและการแจกจ่ายข่าวสารการตรวจสอบ, ข้อชี้ข้อ และภาวะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานต้องการ Service channel ซึ่งประกอบด้วยสัญญาณ Telemetry และ สัญญาณเสียง Service channel โดยปกติถูกรวมเข้ากับข่าวสารหลัก โดยวิธีการ TDM หรือ Subcarrier ที่แต่ละสถานี Service channel สามารถที่จะยอมให้ผู้ปฏิบัติงานติดต่อกันทาง Voice order wire หรือแลกเปลี่ยนสัญญาณซ็อกซ็อก, การตรวจสอบ หรือควบคุม การตรวจสอบและควบคุมระบบขรรคมการใช้สถานีควบคุมตามไปยัง สถานีห่างไกลแต่ละแห่งเป็นจังหวัด จำนวนของสถานีห่างไกล เพื่อรวบรวมสัญญาณซ็อกซ็อกและภาวะการทำงาน แล้วสถานีควบคุมทำการแสดงข่าวสาร เพื่อให้ผู้ปฏิบัติงานของระบบแยกชนิดผิดพลาด และทำให้การบริการกลับคืนดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบและการสร้างเครื่องวัดอัตราความผิดพลาดของบิตสำหรับการรับส่งข้อมูล

(A Design and Construction of bit error rate measurement for data Transmission)

การทดสอบคุณภาพของระบบรับส่งข้อมูล (Data Transmission System) อาจทำได้หลายวิธีตามที่กล่าวมาแล้วในบทที่ ๑ ซึ่งก็ขึ้นอยู่กับว่า ต้องการจะทดสอบส่วนใดของระบบ การทดสอบที่สำคัญประการหนึ่ง ก็คือการวัดหาค่าอัตราความผิดพลาดของบิต (Bit Error Rate BER) ซึ่งจะได้ว่า คืออัตราส่วนระหว่างจำนวนบิตที่ผิดพลาดในสัญญาณที่รับได้ ต่อจำนวนบิตที่ส่งไปทั้งหมด ซึ่งวัดเป็นจำนวนบิตที่ผิดพลาดต่อบิตที่ส่ง ในลักษณะเช่นนี้ BER ก็คือค่าของความเป็นไปได้ที่บิตใดบิตหนึ่งที่ได้รับไป จะผิดพลาดนั่นเอง วิธีการวัดหา BER ก็คือ การส่งสัญญาณไบนารีแบบสุ่มเทียม (Pseudo random Binary) ผ่านอุปกรณ์ภายใต้การทดสอบ ควรเลือกความยาวของสัญญาณ ให้เหมาะสมเพื่อให้สามารถจำลองสัญญาณที่ใช้งานตามปกติได้ และควรให้สัญญาณมีรูปแบบ (Pattern) ที่มีบิตเปลี่ยนแปลงไปอย่างพอเพียงกับความถี่ที่ต้องการ เพื่อให้สามารถทดสอบส่วนของอุปกรณ์สื่อสารที่มีความไวต่อรูปแบบของสัญญาณได้ก็ ทางด้านเอาต์พุตของระบบส่งสัญญาณข้อมูล ที่รับได้จะถูกซิงโครไนซ์กับสัญญาณเคมที่สร้างขึ้นมาอีกโดยตรงอย่างไม่มีผิดพลาด และทำการเปรียบเทียบแบบบิตต่อบิต ความแตกต่างที่เกิดขึ้นคือบิตที่ผิดพลาด และถ้าทำการนับในช่วงเวลาที่รู้จำนวนคาบเวลา (Period) ของสัญญาณเวลา (Clock) ที่แน่นอนก็สามารถแสดงออกมาเป็น BER ได้

ในการทดสอบหา BER ความปกติจส่งและรับสัญญาณจะอยู่ห่างกัน ฉะนั้นจะต้องมีอุปกรณ์ส่งสัญญาณทางด้านส่ง และมีอุปกรณ์รับสัญญาณทางด้านรับซึ่งมีคุณลักษณะเหมือนกัน และจะต้องมีการควบคุมทางด้านใดด้านหนึ่ง หรือทั้งสองด้านด้วยกัน แต่ในบางครั้ง การวัด BER อาจจะทำ ณ จุดที่มีการส่งสัญญาณได้ โดยใช้การย้อนกลับ (Loop Back) จากอีกสถานีหนึ่งที่อยู่ตรงกันข้าม เพื่อหลีกเลี่ยงการใช้ อุปกรณ์และเจ้าหน้าที่ได้ ๒ ชก


ในหัวข้อนี้จะกล่าวถึง การสร้างวงจรเพื่อประกอบเป็นเครื่องมือในการวัดทดสอบระบบสื่อสารเพื่อหา BER สำหรับการรับส่งข้อมูล ที่มีอัตราเร็วประมาณ ๕๖๐๐ บิต/วินาที ซึ่งจะประกอบด้วยวงจรหลัก ๔ ชกด้วยกันคือ

๑. ตัวรับสัญญาณซึ่งจะเปลี่ยนสัญญาณ Biphase ให้เป็นสัญญาณ NRZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ ๒.๑ วงจรทำสัญญาณ NRZ และ clock



2⁷-1 และทำสัญญาณ Clock ขึ้นมาใหม่จากสัญญาณที่รับเข้ามา

๒. ตัววัดอัตราความผิดพลาดของบิต (Bit error rate measurement)

๓. ตัวนับจำนวนบิตที่ผิดพลาด (Bit error counter)


๔. ตัววัดและแสดงผลของความผิดพลาดบิตที่เกิดขึ้น (4 B C D & Counter)

วงจรหลักทั้งสี่ดังกล่าวใช้สำหรับวัดอัตราบิตผิดพลาดทางค่านับ ซึ่งจะอธิบายถึงหลักการทำงานเบื้องต้นของวงจรทั้งสี่นี้พอสังเขป ดังต่อไปนี้คือ


๑. วงจรตัวรับสัญญาณ Biphase แล้วเปลี่ยนให้เป็นสัญญาณ NRZ และตัวทำ

สัญญาณ Clock ใหม่จากสัญญาณที่รับเข้ามาใหม่ ดังวงจรตามรูปที่ ๒.๑

เมื่อสัญญาณ Biphase ภายนอกเข้ามาที่ขา ๒ ของ ๗๔๗๔ ตัวแรกกับสัญญาณที่รับเข้ามา ผ่านวงจร Exclusive OR แล้วป้อนสัญญาณนี้เข้า 74 LS 121 ซึ่งจะผลิตเป็น Clock ออกมาแต่ยังไม่ดีพอเพราะมี Jitter อยู่จึงต้องนำสัญญาณนี้ไปเข้า ๕๐๘๖ ซึ่งเป็นวงจรเฟสล็อคคูลูบเพื่อกำเนิด Clock ที่มีความถูกต้องนำไปใช้ ณ. จุดต่าง ๆ ตามต้องการ สำหรับ ๕๐๘๖ พอจะอธิบายไต่กันนี้ คือ ใช้เป็นตัวตรวจจับเฟสระบบกิจิตอล ประกอบด้วยตัวตรวจจับเฟสที่ต่างกันสองชุด ตามรูปที่ ๒.๒ ดังนี้




ทางเข้าของตัวตรวจจับเฟสตัวที่ " 1 " และตัวที่ " 2 " นั้นจะต่อกันไว้ แต่ทางออกของสัญญาณจะแยกจากกัน ตัวตรวจจับเฟสตัวที่ 1 (อาจเรียกว่าตัวตรวจจับแบบมีการรบกวนต่ำ) เป็นวงจร Exclusive OR แบบง่าย ๆ ฉะนั้นสัญญาณที่ป้อนเข้าและ VCO จะมีรูปคลื่นเป็นสี่เหลี่ยมจตุรัสแบบ ๕๐% Duty Circle ตัวตรวจจับเฟสตัวที่ 2 (บางทีเรียกว่าตัวตรวจจับเฟสแบบ Wide Band) เป็นตัวตรวจจับเฟสชนิด Edge Triggered แบบกึ่งจอทอล โดยใช้การกระตุ้นให้ทำงาน ในช่วงที่เป็นบวกก้านหน้า (Leading edge) ของสัญญาณที่ป้อนเข้ามา ถ้าสัญญาณทางเข้า ซึ่งอาจจะเป็นขบวน pulse ที่มี Duty Circle แบบต่าง ๆ หากว่าต่ำกว่าความถี่ VCO สัญญาณทางออกก็จะอยู่ที่ ลอจิก " 0 " (Vss , หรือ 0วอลต์) อีกกรณีหนึ่งถ้าความถี่ที่ป้อนเข้าสูงกว่าความถี่ VCO สัญญาณทางออกก็จะเป็นลอจิก " 1 " (.FP) ถ้าความถี่ทั้งสองเท่ากันพอดี ทางออกของตัวตรวจจับเฟสตัวที่สอง จะได้ pulse ซึ่งมีความกว้าง เป็นสัดส่วนกับความต่างเฟสของสัญญาณทั้งสอง โดยที่สัญญาณ pulse ที่ได้จะเป็นบวกเมื่อ VCO ล้าหลังสัญญาณที่ป้อนเข้ามา และเป็นลบเมื่อ VCO นำหน้าสัญญาณที่ป้อนเข้ามา ดังแสดงให้เห็นตามรูปที่ ๒.๓



รูปที่ ๒.๓ แสดงให้เห็นความสัมพันธ์ระหว่างสัญญาณ

ที่ป้อนเข้าและที่ทางออกของ ๕๐๕๖

ข้อดีของตัวตรวจจับเฟสตัวที่ ๒ ที่เหนือกว่าตัวที่ ๑ ก็คือไม่ไวต่อสัญญาณ Harmonic ซึ่งตัวตรวจจับแบบ Exclusive OR อาจจะ Lock เข้ากับ Harmonic ที่สูงกว่าความถี่ที่ป้อนเข้ามา ความถี่ของสัญญาณ VCO จะมีค่าต่ำสุด (F_{min}) เมื่อแรงดันทางเข้ามีค่าเป็นศูนย์ และจะเพิ่มขึ้นอย่างสม่ำเสมอจนถึงค่าสูงสุด (F_{max}) เมื่อแรงดันทางเข้ามีค่าเท่ากับ V_{dd} ค่าความถี่สูงสุดของ VCO จะเป็น 700 MHz เมื่อ V_{dd} เท่ากับ 5V และจะเป็น 1.5 MHz เมื่อ V_{dd} เท่ากับ 15V ย่านความถี่ของ VCO (จาก F_{max} ถึง F_{min}) ปรับแต่งได้จากอุปกรณ์ R_1 และ C_1 ที่ต่ออยู่ภายนอก และค่าความถี่ VCO จะมีค่าต่ำสุด จะถูกควบคุมโดย R_2 และ C_1 สำหรับค่าความต้านทาน R_1 และ R_2 ควรมีค่าอยู่ระหว่าง 10k และ 1 M ส่วน C_1 ควรจะมีค่ามากกว่า 100 pF สำหรับ $V_{dd} \geq 5$ โวลต์ หรือมีค่ามากกว่า 50 pF สำหรับ $V_{dd} \geq 10$ โวลต์



รูปที่ ๒.๔ วงจร ๔๐๔๖ Lock detector

ในการทำงานบางครั้งไม่ต้องการให้ VCO ออกไป ก็สามารถปิดกันได้ โดยการใช้

Inhibit (ขา ๕) ด้วยการต่อ Vdd เข้าไป ซึ่งตามปกติแล้ว Inhibit จะต่อยุ่กับ Vss ที่ทางออกของ Phase Pulse (ขา ๑) ของตัวที่ ๑ และที่ ขา ๒ ของตัวที่ ๒ สามารถต่อเข้ากับวงจรแสดง Lock detector ตามรูปที่ ๒.๔ ซึ่ง Merge ๘๐๐๐ ตัวสุดท้าย จะแสดงภาวะ Logic " ๑ " เมื่อเกิดการ Locked ขึ้น ความถี่ของสัญญาณทางออกหาได้จาก

$$f_0 = \frac{101}{RC} \quad (R \text{ คือ } R_1 \text{ หรือ } R_2)$$

หลังจากที่ได้สัญญาณ H R Z กับสัญญาณ Clock ตามต้องการ จากวงจรตามรูปที่ ๒.๑ แล้วก็จะป้อนสัญญาณนี้ ไปเข้าวงจร Bit Error Rate Measurement ต่อไปตามรูปที่ ๒.๕


๒. วงจร Bit Error Rate Measurement

วงจรมีหน้าที่ผลิตสัญญาณ Pseudo random bit sequence (P R B S) เช่นเดียวกับที่ได้ส่งมาเพื่อเป็นสัญญาณทดสอบเมื่อได้แล้วก็นำไปทำการนับตรวจความผิดพลาดต่อการทำงานของวงจรมีสำหรับ 74 LS 164 จะเป็นตัวตรวจสัญญาณ NRZ ที่เข้ามา เมื่อมีสัญญาณที่เป็นบิต "๑" ติดต่อกันเป็นจำนวน ๘ บิต ก็จะได้สัญญาณไปกระตุ้นให้ 7474 ป้อนสัญญาณออกมาให้กับ 74 LS 08 นำไป Lock กับสัญญาณ Pulse ที่ได้จาก 74193 ซึ่งเป็น Shift Register ทำให้สามารถเริ่มต้นจับสัญญาณเพื่อป้อนไปยังวงจรแสดงผล IC 74 C 926 เพื่อนับจำนวนบิตที่ผิดพลาดได้ตามต้องการ สัญญาณที่ได้จากวงจรมี จะส่งต่อไปให้วงจรมีบิตต่อไป

๓. ตัวนับจำนวนที่ผิดพลาด (Bit Error Counter)

วงจรมีจะรับสัญญาณมาจาก Dip Switch เพื่อนับสัญญาณที่ไ้ว่ามีจำนวนบิตที่ผิดพลาดกว่าเป็นเท่าใด ซึ่งสามารถจะเลือกไว้ได้ว่าจะต้องการให้มีการนับบิตผิดพลาดค่ามัธยฐานตามต้องการ เช่น อาจเป็น $10^4, 10^5, 10^6$ หรือ 10^7 ซึ่งจะเลือกได้จาก Dip Switch การนับนี้จะใช้ 74 LS 390 ซึ่งเป็น Dual Decade Counter นำมาต่อกันไว้ตามรูปที่ ๒.๖ ซึ่งจะนำเอาจำนวนบิตที่ผิดพลาดนี้ไปคำนวณหา B E R ได้เสียแล้วก็จะนำสัญญาณนี้ป้อนไปให้ยังวงจรแสดงผล เพื่อแสดงออกมาเป็นตัวเลขให้ทราบว่า B E R เท่าไรตามรูปที่ ๒.๖


รูปที่ 2.6 Dual Decade Counter



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๘. ตัวแสดงผลของความผิดพลาดบิตที่เกิดขึ้น (4 B C D + Counter)


วงจรนี้จะรับสัญญาณ มาจาก Bit Error Counter ป้อนเข้า 74 C 926 ที่ Latch และรับสัญญาณ Pulse มาจาก Bit Error Rate ที่จะนับความผิดพลาดบิต พร้อมกับสัญญาณ Reset เพื่อให้การทำงานเริ่มต้นพร้อมกัน 74 C 926 จะทำหน้าที่เปลี่ยนสัญญาณ B C D ให้เป็น 7 Segment เพื่อแสดงค่าที่วัดได้คือไป ตามรูปที่ ๒.๗



รูปที่ 2.7 ทุ้งแสดงผล BCD ในทกรจัด BER.

สรุปผลที่ได้จากการทดลอง

จากการใช้เครื่องมือวัด Bit Error Rate ทดสอบวักระบบสื่อสารข้อมูล ที่สร้างขึ้นมา โดยใช้ระบบ FSK สามารถวัดความผิดพลาดที่เกิดขึ้นในรหัส Bi-Phase จากวงจร Clock recovery ภายในได้ ซึ่งจากการทดลอง นำไปวัด BER กับอุปกรณ์ที่ใช้ในการทดสอบแล้วปรากฏว่าสามารถใช้งานได้ดีกับระบบรับส่งที่มีอัตราเร็วได้สูงถึง ๘๐๐ bit/sec แต่ถ้านในระบบมีความผิดพลาดเกิดขึ้นจำนวนมาก ๆ แล้วเครื่องวัด BER นี้จะมีค่า







หลุดจากการซิงค์ไครโนเซชั่น (Loss of Synchronization) จึงต้องมีการ Syn เพื่อทำการวัดใหม่ ถ้าหากได้มีการพัฒนาและปรับปรุงให้ระบบมีการ Reset ได้เอง เมื่อมีการหลุดจากซิงค์ ก็สามารถทำได้โดยการเพิ่มส่วนของ Real time clock และ Microprocessor เข้าไปสำหรับการบันทึกเวลาที่ข้อมูลมีความผิดพลาดด้วย และอุปกรณ์วัด BER นี้ยังสามารถปรับปรุงให้สามารถวัดความผิดพลาดของบิตที่เกิดขึ้นได้สำหรับการรับส่งสัญญาณที่มีอัตราเร็วสูงกว่านี้อีกได้ เช่น ที่อัตราเร็ว ๒๐๔๘ Kb/s และสูงกวานี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

<p>QUADRUPLE 2-INPUT POSITIVE-NAND GATES WITH OPEN-COLLECTOR OUTPUTS</p> <p>03</p> <p>positive logic: $Y = \overline{AB}$</p> <p>See page 6-4</p>	 <table data-bbox="834 670 1110 752"> <tbody> <tr> <td>SN5403 (J)</td> <td>SN7403 (J, NI)</td> </tr> <tr> <td>SN54L03 (J)</td> <td>SN74L03 (J, NI)</td> </tr> <tr> <td>SN54LS03 (J, WI)</td> <td>SN74LS03 (J, NI)</td> </tr> <tr> <td>SN54S03 (J, WI)</td> <td>SN74S03 (J, NI)</td> </tr> </tbody> </table>	SN5403 (J)	SN7403 (J, NI)	SN54L03 (J)	SN74L03 (J, NI)	SN54LS03 (J, WI)	SN74LS03 (J, NI)	SN54S03 (J, WI)	SN74S03 (J, NI)							
SN5403 (J)	SN7403 (J, NI)															
SN54L03 (J)	SN74L03 (J, NI)															
SN54LS03 (J, WI)	SN74LS03 (J, NI)															
SN54S03 (J, WI)	SN74S03 (J, NI)															
<p>HEX INVERTERS</p> <p>04</p> <p>positive logic: $Y = \overline{A}$</p> <p>See page 6-2</p>	 <table data-bbox="498 993 935 1085"> <tbody> <tr> <td>SN5404 (J)</td> <td>SN7404 (J, NI)</td> <td>SN5404 (W)</td> </tr> <tr> <td>SN54H04 (J)</td> <td>SN74H04 (J, NI)</td> <td>SN54H04 (W)</td> </tr> <tr> <td>SN54L04 (J)</td> <td>SN74L04 (J, NI)</td> <td>SN54L04 (T)</td> </tr> <tr> <td>SN54LS04 (J, WI)</td> <td>SN74LS04 (J, NI)</td> <td></td> </tr> <tr> <td>SN54S04 (J, WI)</td> <td>SN74S04 (J, NI)</td> <td></td> </tr> </tbody> </table>	SN5404 (J)	SN7404 (J, NI)	SN5404 (W)	SN54H04 (J)	SN74H04 (J, NI)	SN54H04 (W)	SN54L04 (J)	SN74L04 (J, NI)	SN54L04 (T)	SN54LS04 (J, WI)	SN74LS04 (J, NI)		SN54S04 (J, WI)	SN74S04 (J, NI)	
SN5404 (J)	SN7404 (J, NI)	SN5404 (W)														
SN54H04 (J)	SN74H04 (J, NI)	SN54H04 (W)														
SN54L04 (J)	SN74L04 (J, NI)	SN54L04 (T)														
SN54LS04 (J, WI)	SN74LS04 (J, NI)															
SN54S04 (J, WI)	SN74S04 (J, NI)															
<p>HEX INVERTERS WITH OPEN-COLLECTOR OUTPUTS</p> <p>05</p> <p>positive logic: $Y = \overline{A}$</p> <p>See page 6-4</p>	 <table data-bbox="498 1330 935 1402"> <tbody> <tr> <td>SN5405 (J)</td> <td>SN7405 (J, NI)</td> <td>SN5405 (W)</td> </tr> <tr> <td>SN54H05 (J)</td> <td>SN74H05 (J, NI)</td> <td>SN54H05 (W)</td> </tr> <tr> <td>SN54LS05 (J, WI)</td> <td>SN74LS05 (J, NI)</td> <td></td> </tr> <tr> <td>SN54S05 (J, WI)</td> <td>SN74S05 (J, NI)</td> <td></td> </tr> </tbody> </table>	SN5405 (J)	SN7405 (J, NI)	SN5405 (W)	SN54H05 (J)	SN74H05 (J, NI)	SN54H05 (W)	SN54LS05 (J, WI)	SN74LS05 (J, NI)		SN54S05 (J, WI)	SN74S05 (J, NI)				
SN5405 (J)	SN7405 (J, NI)	SN5405 (W)														
SN54H05 (J)	SN74H05 (J, NI)	SN54H05 (W)														
SN54LS05 (J, WI)	SN74LS05 (J, NI)															
SN54S05 (J, WI)	SN74S05 (J, NI)															
<p>HEX INVERTER BUFFERS/DRIVERS WITH OPEN-COLLECTOR HIGH-VOLTAGE OUTPUTS</p> <p>06</p> <p>positive logic: $Y = \overline{A}$</p> <p>See page 6-24</p>	 <table data-bbox="834 1637 1083 1657"> <tbody> <tr> <td>SN5406 (J, WI)</td> <td>SN7406 (J, NI)</td> </tr> </tbody> </table>	SN5406 (J, WI)	SN7406 (J, NI)													
SN5406 (J, WI)	SN7406 (J, NI)															

5

POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS

6

recommended operating conditions

PARAMETER	54 FAMILY 74 FAMILY		SERIES 54 SERIES 74		SERIES 64H SERIES 74H		SERIES 64L SERIES 74L		SERIES 64LS SERIES 74LS		SERIES 64S SERIES 74S		SERIES 64S SERIES 74S		UNIT	
	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM		MAX
Supply voltage, V _{CC}	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	V
Highest-level output current, I _{OH}	54 Family		74 Family		54 Family		74 Family		54 Family		74 Family		54 Family		74 Family	
	400	400	400	400	400	400	400	400	400	400	400	400	400	400	400	mA
Low-level output current, I _{OL}	54 Family		74 Family		54 Family		74 Family		54 Family		74 Family		54 Family		74 Family	
	16	16	16	16	16	16	16	16	16	16	16	16	16	16	16	mA
Operating free-air temperature, T _A	0	0	70	0	70	0	70	0	70	0	70	0	70	0	70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST FIGURE	SERIES 54 SERIES 74		SERIES 54L SERIES 74L		SERIES 54LS SERIES 74LS		SERIES 54S SERIES 74S		UNIT	
		MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX		
V _{IH} High-level input voltage	1	1.8	1.8	1.8	1.8	1.8	1.8	1.8	1.8	V	
V _{IL} Low-level input voltage	2	0.8	0.8	0.8	0.8	0.8	0.8	0.8	0.8	V	
V _{IK} Input clamp voltage	3	1.5	1.5	1.5	1.5	1.5	1.5	1.5	1.5	V	
V _{OH} Highest-level output voltage	4	V _{CC} - MIN	2.4	3.4	2.4	3.4	2.4	3.4	2.4	3.4	V
V _{OL} Low-level output voltage		V _{IL} - MAX	0.2	0.4	0.2	0.4	0.2	0.4	0.2	0.4	V
I _I Input current at maximum input voltage	4	V _{IH} - 2 V	1	1	1	1	1	1	1	1	mA
I _{IH} High-level input current		V _{IH} - 2.4 V	40	40	40	40	40	40	40	40	µA
I _{IL} Low-level input current	5	V _{IL} - 0.3 V	-1.6	-1.6	-1.6	-1.6	-1.6	-1.6	-1.6	-1.6	mA
I _{OS} Short-circuit output current*		V _{IL} - 0.5 V	-2	-2	-2	-2	-2	-2	-2	-2	mA
I _{CC} Supply current	6	V _{CC} - MAX	20	20	20	20	20	20	20	20	mA
		V _{CC} - MAX	18	18	18	18	18	18	18	18	mA
I _{CC} Supply current	7	V _{CC} - MAX	18	18	18	18	18	18	18	18	mA
		V _{CC} - MAX	18	18	18	18	18	18	18	18	mA

* For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 † All typical values are at V_{CC} = 5 V, T_A = 25°C.
 ‡ I_I = -12 mA for SN54/74, -8 mA for SN54H/74H, and -18 mA for SN54LS/74LS and SN54S/74S.
 § Not more than one output should be shorted at a time, and for SN54H/74H, SN54LS/74LS, and SN54S/74S, duration of short-circuit should not exceed 1 second.
 ¶ See table on next page.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS

switching characteristics at $V_{CC} = 5\text{ V}$, $T_A = 25^\circ\text{C}$

TYPE	TEST CONDITIONS*	Propagation delay time, low-to-high, t_{PLH} (ns)		Propagation delay time, high-to-low, t_{PLL} (ns)	
		MIN	TYP	MAX	TYP
'00, '10	$C_L = 15\text{ pF}$, $R_L = 400\ \Omega$..	22	7	15
'04, '20		12	22	8	15
'30		12	22	8	15
'40		12	22	8	15
'40A		12	22	8	15
'40B		12	22	8	15
'40C		12	22	8	15
'40D		12	22	8	15
'40E		12	22	8	15
'40F		12	22	8	15
'40G		12	22	8	15
'40H		12	22	8	15
'40I		12	22	8	15
'40J		12	22	8	15
'40K		12	22	8	15
'40L		12	22	8	15
'40M		12	22	8	15
'40N		12	22	8	15
'40P		12	22	8	15
'40Q		12	22	8	15
'40R		12	22	8	15
'40S		12	22	8	15
'40T		12	22	8	15
'40U		12	22	8	15
'40V		12	22	8	15
'40W		12	22	8	15
'40X		12	22	8	15
'40Y		12	22	8	15
'40Z		12	22	8	15
'40AA		12	22	8	15
'40AB		12	22	8	15
'40AC		12	22	8	15
'40AD		12	22	8	15
'40AE		12	22	8	15
'40AF		12	22	8	15
'40AG		12	22	8	15
'40AH		12	22	8	15
'40AI		12	22	8	15
'40AJ		12	22	8	15
'40AK		12	22	8	15
'40AL		12	22	8	15
'40AM		12	22	8	15
'40AN		12	22	8	15
'40AO		12	22	8	15
'40AP		12	22	8	15
'40AQ		12	22	8	15
'40AR		12	22	8	15
'40AS		12	22	8	15
'40AT		12	22	8	15
'40AU		12	22	8	15
'40AV		12	22	8	15
'40AW		12	22	8	15
'40AX		12	22	8	15
'40AY		12	22	8	15
'40AZ		12	22	8	15
'40BA		12	22	8	15
'40BB		12	22	8	15
'40BC		12	22	8	15
'40BD		12	22	8	15
'40BE		12	22	8	15
'40BF		12	22	8	15
'40BG		12	22	8	15
'40BH		12	22	8	15
'40BI		12	22	8	15
'40BJ		12	22	8	15
'40BK		12	22	8	15
'40BL		12	22	8	15
'40BM		12	22	8	15
'40BN		12	22	8	15
'40BO		12	22	8	15
'40BP		12	22	8	15
'40BQ		12	22	8	15
'40BR		12	22	8	15
'40BS		12	22	8	15
'40BT		12	22	8	15
'40BU		12	22	8	15
'40BV		12	22	8	15
'40BW		12	22	8	15
'40BX		12	22	8	15
'40BY		12	22	8	15
'40BZ		12	22	8	15
'40CA		12	22	8	15
'40CB		12	22	8	15
'40CC		12	22	8	15
'40CD		12	22	8	15
'40CE		12	22	8	15
'40CF		12	22	8	15
'40CG		12	22	8	15
'40CH		12	22	8	15
'40CI		12	22	8	15
'40CJ		12	22	8	15
'40CK		12	22	8	15
'40CL		12	22	8	15
'40CM		12	22	8	15
'40CN		12	22	8	15
'40CO		12	22	8	15
'40CP		12	22	8	15
'40CQ		12	22	8	15
'40CR		12	22	8	15
'40CS		12	22	8	15
'40CT		12	22	8	15
'40CU		12	22	8	15
'40CV		12	22	8	15
'40CW		12	22	8	15
'40CX		12	22	8	15
'40CY		12	22	8	15
'40CZ		12	22	8	15
'40DA		12	22	8	15
'40DB		12	22	8	15
'40DC		12	22	8	15
'40DD		12	22	8	15
'40DE		12	22	8	15
'40DF		12	22	8	15
'40DG		12	22	8	15
'40DH		12	22	8	15
'40DI		12	22	8	15
'40DJ		12	22	8	15
'40DK		12	22	8	15
'40DL		12	22	8	15
'40DM		12	22	8	15
'40DN		12	22	8	15
'40DO		12	22	8	15
'40DP		12	22	8	15
'40DQ		12	22	8	15
'40DR		12	22	8	15
'40DS		12	22	8	15
'40DT		12	22	8	15
'40DU		12	22	8	15
'40DV		12	22	8	15
'40DW		12	22	8	15
'40DX		12	22	8	15
'40DY		12	22	8	15
'40DZ		12	22	8	15
'40EA		12	22	8	15
'40EB		12	22	8	15
'40EC		12	22	8	15
'40ED		12	22	8	15
'40EE		12	22	8	15
'40EF		12	22	8	15
'40EG		12	22	8	15
'40EH		12	22	8	15
'40EI		12	22	8	15
'40EJ		12	22	8	15
'40EK		12	22	8	15
'40EL		12	22	8	15
'40EM		12	22	8	15
'40EN		12	22	8	15
'40EO		12	22	8	15
'40EP		12	22	8	15
'40EQ		12	22	8	15
'40ER		12	22	8	15
'40ES		12	22	8	15
'40ET		12	22	8	15
'40EU		12	22	8	15
'40EV		12	22	8	15
'40EW		12	22	8	15
'40EX		12	22	8	15
'40EY		12	22	8	15
'40EZ		12	22	8	15
'40FA		12	22	8	15
'40FB		12	22	8	15
'40FC		12	22	8	15
'40FD		12	22	8	15
'40FE		12	22	8	15
'40FF		12	22	8	15
'40FG		12	22	8	15
'40FH		12	22	8	15
'40FI		12	22	8	15
'40FJ		12	22	8	15
'40FK		12	22	8	15
'40FL		12	22	8	15
'40FM		12	22	8	15
'40FN		12	22	8	15
'40FO		12	22	8	15
'40FP		12	22	8	15
'40FQ		12	22	8	15
'40FR		12	22	8	15
'40FS		12	22	8	15
'40FT		12	22	8	15
'40FU		12	22	8	15
'40FV		12	22	8	15
'40FW		12	22	8	15
'40FX		12	22	8	15
'40FY		12	22	8	15
'40FZ		12	22	8	15
'40GA		12	22	8	15
'40GB		12	22	8	15
'40GC		12	22	8	15
'40GD		12	22	8	15
'40GE		12	22	8	15
'40GF		12	22	8	15
'40GG		12	22	8	15
'40GH		12	22	8	15
'40GI		12	22	8	15
'40GJ		12	22	8	15
'40GK		12	22	8	15
'40GL		12	22	8	15
'40GM		12	22	8	15
'40GN		12	22	8	15
'40GO		12	22	8	15
'40GP		12	22	8	15
'40GQ		12	22	8	15
'40GR		12	22	8	15
'40GS		12	22	8	15
'40GT		12	22	8	15
'40GU		12	22	8	15
'40GV		12	22	8	15
'40GW		12	22	8	15
'40GX		12	22	8	15
'40GY		12	22	8	15
'40GZ		12	22	8	15
'40HA		12	22	8	15
'40HB		12	22	8	15
'40HC		12	22	8	15
'40HD		12	22	8	15
'40HE		12	22	8	15
'40HF		12	22	8	15
'40HG		12	22	8	15
'40HH		12	22	8	15
'40HI		12	22	8	15
'40HJ		12	22	8	15
'40HK		12	22	8	15
'40HL		12	22	8	15
'40HM		12	22	8	15
'40HN		12	22	8	15
'40HO		12	22	8	15
'40HP		12	22	8	15
'40HQ		12	22	8	15
'40HR		12	22	8	15
'40HS		12	22	8	15
'40HT		12	22	8	15

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

<p>HEX BUFFERS/DRIVERS WITH OPEN-COLLECTOR HIGH-VOLTAGE OUTPUTS</p> <p>07</p> <p>positive logic: Y = A</p> <p>See page 6-24</p>	<p>SN5407 (J, W) SN7407 (J, N)</p>
<p>QUADRUPLE 2-INPUT POSITIVE-AND GATES</p> <p>08</p> <p>positive logic: Y = AB</p> <p>See page 6-10</p>	<p>SN5408 (J, W) SN7408 (J, N) SN54LS08 (J, W) SN74LS08 (J, N) SN54S08 (J, W) SN74S08 (J, N)</p>
<p>QUADRUPLE 2-INPUT POSITIVE-AND GATES WITH OPEN-COLLECTOR OUTPUTS</p> <p>09</p> <p>positive logic: Y = AB</p> <p>See page 6-12</p>	<p>SN5409 (J, W) SN7409 (J, N) SN54LS09 (J, W) SN74LS09 (J, N) SN54S09 (J, W) SN74S09 (J, N)</p>
<p>TRIPLE 3-INPUT POSITIVE-NAND GATES</p> <p>10</p> <p>positive logic: Y = ABC</p> <p>See page 6-2</p>	<p>SN5410 (J) SN7410 (J, N) SN5410 (W) SN64H10 (J) SN74H10 (J, N) SN54H10 (W) SN54L10 (J) SN74L10 (J, N) SN54L10 (T) SN54LS10 (J, W) SN74LS10 (J, N) SN54S10 (J, W) SN74S10 (J, N)</p>

POSITIVE-AND GATES WITH TOTEM-POLE OUTPUTS

recommended operating conditions

PARAMETER	TEST FIGURE	SERIES 54 SERIES 74		SERIES 54H SERIES 74H		SERIES 54LS SERIES 74LS		SERIES 54S SERIES 74S		UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	
Supply Voltage, VCC		4.5	5	5.5	4.5	5	5.5	4.5	5	5.5
High-level output current, I _{OH}		4.75	5	5.25	4.75	5	5.25	4.75	5	5.25
Low-level output current, I _{OL}		-800		-500		-400		-1000		-1000
Operating free-air temperature, T _A		16		20		4		20		20
		16		20		8		20		20
		-55		-55		-55		-55		-55
		0		70		0		70		70

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST FIGURE	SERIES 54 SERIES 74		SERIES 54H SERIES 74H		SERIES 54LS SERIES 74LS		SERIES 54S SERIES 74S		UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	
V _{IH} High-level input voltage	1, 7	2		2		2		2		V
V _{IL} Low-level input voltage	1, 2	0.8		0.8		0.8		0.8		V
V _{IK} Input clamp voltage	3	0.8		0.8		0.8		0.8		V
V _{OH} High-level output voltage	1	2.4	3.4	2.4	3.4	2.5	3.4	2.5	3.4	V
V _{OL} Low-level output voltage	2	0.2	0.4	0.15	0.3	0.25	0.3	0.25	0.3	V
I _I Input current at maximum input voltage	4	1		1		1		1		mA
I _{IH} High-level input current	4	40		50		20		50		mA
I _{IL} Low-level input current	5	-1.6		-2		-0.4		-2		mA
I _{OS} Short circuit output current*	6	-20		-40		-100		-40		mA
I _{CC} Supply current	7	-18		-40		-100		-40		mA

See table on next page

*For conditions shown as MIN or MAX, use the appropriate values specified under recommended operating conditions.

†All typical values are at V_{CC} = 25°C.

‡I_I = -12 mA for SN54/SN74, -8 mA for SN54H/SN74H, and -18 mA for SN54LS/SN74LS and SN54S/SN74S.

§Not more than one output should be shorted at a time, and for SN54H/SN74H, SN54LS/SN74LS, and SN54S/SN74S, duration of output short circuit should not exceed one second.

POSITIVE-AND GATES WITH TOTEM-POLE OUTPUTS

schematics (each gate)



Maximum values of I_{CC} are for the recommended operating ranges of V_{CC} and I_A . Typical values are at $V_{CC} = 5V$, $I_A = 20 \mu A$.

supply current¹

TYPE	I_{CC} (mA)		I_{CCL} (mA)		I_{CC} (mA)	
	Total with outputs high		Total with outputs low		Average per gate (50% duty cycle)	
	TYP	MAX	TYP	MAX	TYP	MAX
'08	11	21	20	33	3.88	8
'111	18	30	30	48	8	8
'121	12	20	20	32	8	8
'1508	2.4	4.8	4.4	8.8	0.85	1.7
'1511	1.8	3.6	3.3	6.6	0.85	1.7
'1521	1.2	2.4	2.2	4.4	0.85	1.7
'158	18	32	32	57	6.25	11
'111	13.5	24	24	42	6.25	11

Maximum values of I_{CC} are for the recommended operating ranges of V_{CC} and I_A . Typical values are at $V_{CC} = 5V$, $I_A = 20 \mu A$.

switching characteristics at $V_{CC} = 5V$, $I_A = 25 \mu A$

TYPE	TEST CONDITIONS ²	Propagation delay, t_{PD} (ns)		Rise time, t_r (ns)		Fall time, t_f (ns)	
		MIN	MAX	MIN	MAX	MIN	MAX
'08	$C_L = 15 \mu F$, $R_L = 400 \Omega$	17	27	10	15	10	15
'111, '121	$C_L = 25 \mu F$, $R_L = 280 \Omega$	17	17	10	15	10	15
'1508, '1511	$C_L = 15 \mu F$, $R_L = 2 \text{ k}\Omega$	8	15	4.5	7	4.5	7
'1521	$C_L = 15 \mu F$, $R_L = 280 \Omega$	6	10	4.5	7	4.5	7
'158, '111	$C_L = 50 \mu F$, $R_L = 280 \Omega$	6	10	4.5	7	4.5	7

² Load circuit and voltage waveforms are shown on pages 3-10 and 3-11.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

<p>TRIPLE 3-INPUT POSITIVE AND GATES</p> <p>11</p> <p>positive logic: Y = ABC</p> <p>See page 6-10</p>	<p>SN54H11 (J, N) SN74H11 (J, N) SN54LS11 (J, W) SN74LS11 (J, N) SN54S11 (J, V) SN74S11 (J, N)</p> <p>SN54H11 (W)</p>
<p>TRIPLE 3-INPUT POSITIVE-NAND GATES WITH OPEN-COLLECTOR OUTPUTS</p> <p>12</p> <p>positive logic: Y = \overline{ABC}</p> <p>See page 6-4</p>	<p>SN5412 (J, W) SN7412 (J, N) SN54LS12 (J, W) SN74LS12 (J, N)</p>
<p>DUAL 4-INPUT POSITIVE-NAND SCHMITT TRIGGERS</p> <p>13</p> <p>positive logic: Y = \overline{ABCD}</p> <p>See page 6-14</p>	<p>SN5413 (J, W) SN7413 (J, N) SN54LS13 (J, W) SN74LS13 (J, N)</p> <p>13: Internal connection</p>
<p>HEX SCHMITT-TRIGGER INVERTERS</p> <p>14</p> <p>positive logic: Y = \overline{A}</p> <p>See page 6-14</p>	<p>SN5414 (J, W) SN7414 (J, N) SN54LS14 (J, W) SN74LS14 (J, N)</p>

5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCHMITT-TRIGGER POSITIVE-AND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS

switching characteristics $V_{CC} = 5V$, $T_A = 25^\circ C$

TYPE	CONDITIONS	t _{PLH} (ns)		t _{PHL} (ns)	
		MIN	TYP	MAX	TYP
'13	CL = 15 pF, Z _{OUT} = 400 Ω	18	27	15	22
'14, '137		15	22	15	22
'LS13	CL = 15 pF, Z _{OUT} = 400 Ω	15	22	18	27
'LS14		15	22	15	22
'LS132	CL = 15 pF, Z _{OUT} = 250 Ω	15	22	15	22
'S132		7	10.5	8.5	13

supply current¹

TYPE	I _{CC} (mA)		Average per gate (50% duty cycle)	
	TYP	MAX	TYP	MAX
'13	14	23	20	32
'14	22	36	39	60
'132	15	24	26	40
'LS13	2.9	6	4.1	7
'LS14	8.6	16	12	21
'LS132	5.9	11	8.2	14
'S132	28	44	44	68

¹Maximum value of I_{CC} are over the recommended operating ranges of V_{CC} and T_A. Typical values are at V_{CC} = 5 V, T_A = 25°C.

PARAMETER MEASUREMENT INFORMATION



- NOTES: A. All diodes are 1N914 or 1N204.
 B. CL includes probe and jig capacitance.
 C. Generator characteristics and tolerance are as follows:

Generator Characteristics		Reference Voltages	
Z _{out}	PRR	V _{OH} (H)	V _{OL} (L)
50 Ω	1 MHz	0.9 V	1.5 V
50 Ω	1 MHz	0.8 V	1.3 V
50 Ω	1 MHz	1.2 V	1.5 V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCHMITT-TRIGGER POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS


schematics (each gate)




'13 CIRCUITS



'14, '132 CIRCUITS



'13, '14, '132 CIRCUITS



'132 CIRCUITS

Resistor values shown are nominal.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCHMITT-TRIGGER POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS

TYPICAL CHARACTERISTICS OF '13, '14, AND '132 CIRCUITS[†]




FIGURE 1




FIGURE 2




FIGURE 3




FIGURE 4




FIGURE 5




FIGURE 6




FIGURE 7










FIGURE 8

[†]Data for temperatures below 0°C and 70°C and supply voltages below 4.75V and above 5.25V are applicable for SN6413, SN6414, and SN64132 only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น. อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCHMITT-TRIGGER POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS

TYPICAL CHARACTERISTICS OF 'LS13, 'LS14, AND 'LS132 CIRCUITS†






† Data for temperatures below 0°C and above 70°C and supply voltages below 4.75 V and above 5.25 are applicable for SN54LS13, SN54LS14, and SN54LS132 only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCHMITT-TRIGGER POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUTS

TYPICAL APPLICATION DATA



6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

<p>QUADRUPLE 2-INPUT HIGH-VOLTAGE INTERFACE POSITIVE-NAND GATES</p> <p>26'</p> <p>positive logic: $Y = \overline{AB}$</p> <p>See pages 6-24 and 6-25</p>	<p>SN5426 (J) SN7426 (J, N) SN54LS26 (J, W) SN74LS26 (J, N)</p>
<p>TRIPLE 3-INPUT POSITIVE-NOR GATES</p> <p>27</p> <p>positive logic: $Y = \overline{A+B+C}$</p> <p>See page 6-8</p>	<p>SN5427 (J, W) SN7427 (J, N) SN54LS27 (J, W) SN74LS27 (J, N)</p>
<p>QUADRUPLE 2-INPUT POSITIVE-NOR BUFFERS</p> <p>28</p> <p>positive logic: $Y = \overline{A+B}$</p> <p>See page 6-20</p>	<p>SN5428 (J, W) SN7428 (J, N) SN54LS28 (J, W) SN74LS28 (J, N)</p>
<p>8-INPUT POSITIVE-NAND GATES</p> <p>30</p> <p>positive logic: $Y = \overline{ABCDEFGH}$</p> <p>See page 6-2</p>	<p>SN5430 (J) SN7430 (J, N) SN54H30 (J) SN74H30 (J, N) SN54L30 (J) SN74L30 (J, N) SN54LS30 (J, W) SN74LS30 (J, N) SN54S30 (J, W) SN74S30 (J, N)</p> <p>SN5430 (W) SN54H30 (W) SN54L30 (T)</p> <p>NC—No internal connection</p>

DUAL J-K FLIP-FLOPS WITH CLEAR

73


'73, 'H73, 'L73
FUNCTION TABLE

INPUTS		OUTPUTS			
CLEAR	CLOCK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	\downarrow	L	L	Q_0	\bar{Q}_0
H	\downarrow	L	L	H	L
H	\downarrow	L	H	L	H
H	\downarrow	H	H	L	H
H	\downarrow	H	H	TOGGLE	TOGGLE

'LS73A
FUNCTION TABLE

INPUTS		OUTPUTS			
CLEAR	CLOCK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	\downarrow	L	L	Q_0	\bar{Q}_0
H	\downarrow	L	L	H	L
H	\downarrow	L	H	L	H
H	\downarrow	H	H	TOGGLE	TOGGLE
H	\downarrow	H	H	Q_0	\bar{Q}_0

See pages 6-46, 6-50, 6-54, and 6-56




- SN5473 (J, W)
- SN54H73 (J, W)
- SN54L73 (J, T)
- SN7473 (J, N)
- SN74H73 (J, N)
- SN74L73 (J, N)
- SN54LS73A (J, W)
- SN74LS73A (J, N)

DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

74

FUNCTION TABLE

INPUTS		OUTPUTS	
PRESET	CLOCK	D	\bar{Q}
L	H	X	L
H	L	X	L
L	L	X	H*
H	H	\uparrow	H
H	H	\uparrow	L
H	H	L	H
H	H	L	\bar{Q}_0



- SN5474 (J)
- SN54H74 (J)
- SN54L74 (J)
- SN54LS74A (J, W)
- SN54S74 (J, W)
- SN7474 (J, N)
- SN74H74 (J, N)
- SN74L74 (J, N)
- SN74LS74A (J, N)
- SN74S74 (J, N)
- SN5474 (W)
- SN54H74 (W)
- SN54L74 (T)

See pages 6-46, 6-50, 6-54, and 6-56

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

AND-GATED J-K MASTER-SLAVE FLIP-FLOPS WITH PRESET AND CLEAR


72

FUNCTION TABLE

INPUTS					OUTPUTS	
PRESET	CLEAR	CLOCK	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	\square	L	L	Q ₀	\bar{Q} ₀
H	H	\square	H	L	H	L
H	H	\square	L	H	L	H
H	H	\square	H	H	TOGGLE	TOGGLE


positive logic: J = J1-J2-J3; K1-K2-K3

See pages 6-46, 6-50, and 6-54



SN5472 (J)
SN54H72 (J)
SN54L72 (J)

SN7477 (J, N)
SN74H72 (J, N)
SN74L72 (J, N)



SN6472 (W)
SN54H72 (W)
SN54L72 (T)

NC: No internal connection

DUAL J-K FLIP-FLOPS WITH CLEAR

73


'73, 'H73, 'L73
FUNCTION TABLE

INPUTS				OUTPUTS	
CLEAR	CLOCK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	\square	L	L	Q ₀	\bar{Q} ₀
H	\square	H	L	H	L
H	\square	L	H	L	H
H	\square	H	H	TOGGLE	TOGGLE

See pages 6-46, 6-50, 6-54, and 6-56

'LS73A
FUNCTION TABLE

INPUTS				OUTPUTS	
CLEAR	CLOCK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	\square	L	L	Q ₀	\bar{Q} ₀
H	\square	H	L	H	L
H	\square	L	H	L	H
H	\square	H	H	TOGGLE	TOGGLE
H	\square	X	X	Q ₀	\bar{Q} ₀



SN5473 (J, W) SN7473 (J, N)
SN54H73 (J, W) SN74H73 (J, N)
SN54L73 (J, T) SN74L73 (J, N)
SN54LS73A (J, W) SN74LS73A (J, N)


DUAL D-TYPE POSITIVE EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

74


FUNCTION TABLE

INPUTS				OUTPUTS	
PRESET	CLEAR	CLOCK	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	\square	H	H	L
H	H	\square	L	L	H
H	H	\square	X	Q ₀	\bar{Q} ₀

See pages 6-46, 6-50, 6-54, and 6-57



SN5474 (J) SN7474 (J, N) SN5474 (W)
SN54H74 (J) SN74H74 (J, N) SN54H74 (W)
SN54L74 (J) SN74L74 (J, N) SN54L74 (T)
SN54LS74A (J, W) SN74LS74A (J, N)
SN54S74 (J, W) SN74S74 (J, N)



*See explanation of function tables on page 3-8.

*This configuration is nonstable, that is, it will not persist when preset or clear inputs return to their inactive (high) level. Furthermore, the output levels of the 'LS74A in this configuration are not guaranteed to meet the minimum levels for V_{OH} if the lows at preset and clear are near V_{IL} maximum.

SERIES 54/74 FLIP-FLOPS

recommended operating conditions

	SERIES 54/74				70				74, 75, 76, 107				74				109				110				111				UNIT
	MIN	NOM	MAX	TYP	MIN	NOM	MAX	TYP	MIN	NOM	MAX	TYP	MIN	NOM	MAX	TYP	MIN	NOM	MAX	TYP	MIN	NOM	MAX	TYP	MIN	NOM	MAX	TYP	
Supply voltage, V _{CC}	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	V	
Maximum output current, I _{OL}	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	mA	
Low-level output current, I _{OL}																													mA
Pulse width, t _p	20				20				20				20				20				20				20			ns	
Input setup time, t _{su}	30				30				30				30				30				30				30			ns	
Input hold time, t _h	20				20				20				20				20				20				20			ns	
Operating free-air temperature, T _A	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	55	°C	

The arrow indicates the edge of the clock pulse used for reference for the timing edge for the falling edge electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	70				74, 75, 76, 107				74				109				110				111				UNIT				
	MIN	TYP	MAX	TYP	MIN	TYP	MAX	TYP	MIN	TYP	MAX	TYP	MIN	TYP	MAX	TYP	MIN	TYP	MAX	TYP	MIN	TYP	MAX	TYP		MIN	TYP	MAX	TYP
Input current at maximum input voltage	1				1				1				1				1				1				1			1	mA
High-level input current	30				30				30				30				30				30				30			18	mA
Low-level input current	30				30				30				30				30				30				30			15	mA
Short-circuit output current, I _{OS}	-70				-70				-70				-70				-70				-70				-70			-57	mA
Supply current (Average per flip-flop)	13	26			10	20			8.5	15			9	15			20	34			14	20.5			14	20.5		mA	

For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

All typical values are at V_{CC} = 5 V, T_A = 25°C.

Not more than one output should be shorted at a time.

*Clear is tested with preset high and preset is tested with clear high.

NOTE 1: With all outputs open, I_{CC} is measured with one Q and G output high in turn. At the time of measurement, the clock input is at 4.5 V for the 70, 110, and 111; and

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


SERIES 54/74 FLIP-FLOPS

switching characteristics, VCC = 5 V, TA = 25°C

PARAMETER 1	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	70			72, 73			74			109			110			111			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
t _{prop}		Q		20	35		15	20	15	25	25	33	25	33	20	25	20	25	20	25	MHZ	
t _{PLH}	Preset	Q		50		16	35		40	40	23	35	18	25	21	30					ns	
t _{PHL}	(as applicable)	Q	CL = 15 pF.	50		16	35		40	23	35	18	25	21	30						ns	
t _{PLZ}	Clear	Q	RL = 400 Ω.	50		16	35		40	23	35	18	25	21	30						ns	
t _{PHZ}	(as applicable)	Q	See Note 2	50		16	35		40	23	35	18	25	21	30						ns	
t _{PLM}	Clock	Q or Q̄		27	50	16	35	14	25	10	16	20	30	17	25	18	25	21	30		ns	
t _{PHM}				18	50	25	43	20	43	18	28	13	20	17	25	13	20	17	25		ns	

t_{prop} - maximum clock frequency, t_{PLH}, t_{PHL}, t_{PLZ}, t_{PHZ}, t_{PLM}, t_{PHM} propagation delay time, low to high level output, t_{PHL} propagation delay time, high to low level output
 NOTE 2 Load circuit and logic waveform are shown on page 3-10.

functional block diagrams



70-GATED J-K WITH CLEAR AND PRESET

72-GATED J-K WITH CLEAR AND PRESET


See following pages for:
 73-DUAL J-K WITH CLEAR
 74-DUAL D WITH CLEAR AND PRESET
 76-DUAL J-K WITH CLEAR AND PRESET
 107-DUAL J-K WITH CLEAR

109-DUAL J-K WITH CLEAR AND PRESET
 110-GATED J-K WITH CLEAR AND PRESET
 111-DUAL J-K WITH CLEAR AND PRESET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


SERIES 54/74 FLIP-FLOPS

functional block diagrams (continued)



'73-DUAL J-K WITH CLEAR AND PRESET
'76-DUAL J-K WITH CLEAR AND PRESET
'107-DUAL J-K WITH CLEAR

'74-DUAL D WITH CLEAR AND PRESET




'109-DUAL J-K WITH CLEAR AND PRESET

6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SERIES 54/74 FLIP-FLOPS



functional block diagrams (continued)



110-GATED JK WITH CLEAR AND PRESET

111-DUAL JK WITH CLEAR AND PRESET

schematics of inputs and outputs



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้








TTL
MSI

**TYPES SN5486, SN54L86, SN54LS86, SN54S86,
SN7486, SN74L86, SN74LS86, SN74S86
QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES**

BULLETIN NO. DL-S 7611825, DECEMBER 1972—REVISED OCTOBER 1976

schematics of inputs and outputs

SN54*, SN64LS*, SN64S* ... J OR W PACKAGE
SN74*, SN74LS*, SN74S* ... J OR N PACKAGE
(TOP VIEW)



FUNCTION TABLE

INPUTS		OUTPUT
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L

H = high level, L = low level

TYPE	TYPICAL AVERAGE PROPAGATION DELAY TIME	TYPICAL TOTAL POWER DISSIPATION
'86	14 ns	150 mW
'L86	55 ns	15 mW
'LS86	10 ns	30.5 mW
'S86	7 ns	250 mW

7

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดก็ตาม อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54LS86, SN74LS86 QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES

REVISED OCTOBER 1978

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	7 V
Operating free-air temperature range: SN54LS86	-55°C to 125°C
SN74LS86	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54LS86			SN74LS86			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μ A
Low-level output current, I_{OL}			4			8	mA
Operating free-air temperature, T_A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54LS86			SN74LS86			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
V_{IH} High-level input voltage		2			2		V	
V_{IL} Low-level input voltage			0.7			0.8	V	
V_{IK} Input clamp voltage	V_{CC} MIN, I_I 10 mA			-1.5		-1.5	V	
V_{OH} High-level output voltage	V_{CC} MIN, V_{IH} 2 V, V_{IL} V_{IL} max, I_{OH} -400 μ A	2.5	3.4		2.7	3.4	V	
V_{OL} Low-level output voltage	V_{CC} MIN, I_{OL} 4 mA, V_{IH} 2 V, V_{IL} V_{IL} max, I_{OL} 8 mA	0.25	0.4		0.25	0.4	V	
I_I Input current at maximum input voltage	V_{CC} MAX, V_I 7 V		0.2			0.2	mA	
I_{IH} High-level input current	V_{CC} MAX, V_I 7 V		40			40	μ A	
I_{IL} Low-level input current	V_{CC} MAX, V_I 0.4 V		-0.8			-0.8	mA	
I_{OS} Short-circuit output current	V_{CC} MAX	6	-40		-5	-42	mA	
I_{CC} Supply current	V_{CC} MAX, See Note 2		6.1	10		6.1	10	mA

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.

² All typical values are at V_{CC} = 5 V, T_A = 25°C.

³ Not more than one output should be shorted at a time.

NOTE 2: I_{CC} is measured with the inputs grounded and the outputs open.

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER ¹	FROM (INPUT)	TEST CONDITIONS		MIN	TYP	MAX	UNIT
		Other input low	Other input high				
t_{PLH}	A or B	Other input low	C_L = 15 pF, H_L = 2 k Ω , See Note 7		12	23	ns
t_{PHL}	A or B	Other input high			10	17	ns
t_{PLH}	A or B	Other input high			20	30	ns
t_{PHL}	A or B	Other input low			13	22	ns

¹ t_{PLH} propagation delay time, low to high level output


² t_{PHL} propagation delay time, high to low level output

NOTE 7: Load circuit and voltage waveforms are shown on page 1-11.

TYPES SN54121, SN54L121, SN74121, SN74L121 MONOSTABLE MULTIVIBRATORS WITH SCHMITT-TRIGGER INPUTS

- Programmable Output Pulse Width
With R_{int} . . . 35 ns Typ
With R_{ext}/C_{ext} . . . 40 ns to 28 Seconds
- Internal Compensation for Virtual Temperature Independence
- Jitter-Free Operation up to 90% Duty Cycle
- Inhibit Capability

SN54121 . . . J OR W PACKAGE
SN54L121 . . . J OR T PACKAGE
SN74121, SN74L121 . . . J OR N PACKAGE



FUNCTION TABLE

INPUTS		OUTPUTS	
A1	A2	Q	\bar{Q}
L	X	H	L
X	L	H	L
X	X	L	H
H	H	X	L
H	L	H	L
L	H	H	L
L	L	H	L
X	X	1	1
X	L	1	1

For explanation of function table symbols, see page 3-8.

NC—No internal connection

- NOTES:
1. An external capacitor may be connected between C_{ext} (positive) and R_{ext}/C_{ext} .
 2. To use the internal timing resistor, connect R_{int} to V_{CC} . For improved pulse width accuracy and repeatability, connect an external resistor between R_{ext}/C_{ext} and V_{CC} with R_{int} open-circuited.

description

6

These multivibrators feature dual negative-transition-triggered inputs and a single positive-transition-triggered input which can be used as an inhibit input. Complementary output pulses are provided.

Pulse triggering occurs at a particular voltage level and is not directly related to the transition time of the input pulse. Schmitt-trigger input circuitry (TTL hysteresis) for the B input allows jitter-free triggering from inputs with transition rates as slow as 1 volt/second, providing the circuit with an excellent noise immunity of typically 1.2 volts. A high immunity to V_{CC} noise of typically 1.5 volts is also provided by internal latching circuitry.


Once fired, the outputs are independent of further transitions of the inputs and are a function only of the timing components. Input pulses may be of any duration relative to the output pulse. Output pulse length may be varied from 40 nanoseconds to 28 seconds by choosing appropriate timing components. With no external timing components (i.e., R_{int} connected to V_{CC} , C_{ext} and R_{ext}/C_{ext} open), an output pulse of typically 30 or 35 nanoseconds is achieved which may be used as a d-c triggered reset signal. Output rise and fall times are TTL compatible and independent of pulse length.

Pulse width stability is achieved through internal compensation and is virtually independent of V_{CC} and temperature. In most applications, pulse stability will only be limited by the accuracy of external timing components.

Jitter-free operation is maintained over the full temperature and V_{CC} ranges for more than six decades of timing capacitance (10 pF to 10 μ F) and more than one decade of timing resistance (2 k Ω to 30 k Ω for the SN54121/SN54L121 and 2 k Ω to 40 k Ω for the SN74121/SN74L121). Throughout these ranges, pulse width is defined by the relationship $t_{w(out)} = C_{ext} R_T \ln 2 \approx 0.7 C_{ext} R_T$. In circuits where pulse cutoff is not critical, timing capacitance up to 1000 μ F and timing resistance as low as 1.4 k Ω may be used. Also, the range of jitter-free output pulse widths is extended if V_{CC} is held to 5 volts and free-air temperature is 25°C. Duty cycles as high as 90% are achieved when using maximum recommended R_T . Higher duty cycles are available if a certain amount of pulse-width jitter is allowed.

TYPES SN54121, SN54L121, SN74121, SN74L121 MONOSTABLE MULTIVIBRATORS WITH SCHMITT-TRIGGER INPUTS

schematics of inputs and outputs



recommended operating conditions

	64 FAMILY 74 FAMILY	SN54121 SN74121			SN54L121 SN74L121			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	64 Family 74 Family	4.5 4.75	5 5	5.5 5.25	4.5 4.75	5 5	5.5 5.25	V
High-level output current, I _{OH}				-400			-200	μA
Low-level output current, I _{OL}				16			8	mA
Rate of rise or fall of input pulse, dv/dt	Schmitt Input, B		1		1			V/μs
	Logic Inputs, A1, A2		1		1			V/μs
Input pulse width, t _w (in)			50			100		ns
External timing resistance, R _{ext}	64 Family	1.4		30	1.4		30	kΩ
	74 Family	1.4		40	1.4		40	kΩ
External timing capacitance, C _{ext}			0	1000		0	1000	μF
	Duty cycle							%
Operating free-air temperature, T _A	64 Family	-65		125	-65		25	°C
	74 Family	0		70	0		70	°C

6

TYPES SN54121, SN54L121, SN74121, SN74L121 MONOSTABLE MULTIVIBRATORS WITH SCHMITT-TRIGGER INPUTS

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54121 SN74121		SN54L121 SN74L121		UNIT
		MIN	TYP ² MAX	MIN	TYP ² MAX	
V _{T+} Positive-going threshold voltage at A input	V _{CC} - MIN	1.4	2	1.4	2	V
V _{T-} Negative-going threshold voltage at A input	V _{CC} - MIN	0.8	1.4	0.8	1.4	V
V _{T+} Positive-going threshold voltage at B input	V _{CC} - MIN	1.55	2	1.55	2	V
V _{T-} Negative-going threshold voltage at B input	V _{CC} - MIN	0.8	1.35	0.8	1.35	V
V _{IK} Input clamp voltage	V _{CC} - MIN, I _I = -12 mA		-1.5		-1.5	V
V _{OH} High-level output voltage	V _{CC} - MIN, I _{OH} = MAX	2.4	3.4	2.4	3.4	V
V _{OL} Low-level output voltage	V _{CC} - MIN, I _{OL} = MAX	0.2	0.4	0.2	0.4	V
I _I Input current at maximum input voltage	V _{CC} - MAX, V _I = 5.5 V		1		1	mA
I _{IH} High-level input current	V _{CC} - MAX, V _I = 2.4 V		40		20	μA
			8		40	
I _{IL} Low-level input current	V _{CC} - MAX, V _I = 0.4 V		-1.6		-0.8	mA
			8		-3.2	
I _{OS} Short-circuit output current*	V _{CC} - MAX		-20		-10	mA
			54 Family		-27	
			74 Family		-27	
I _{CC} Supply current	V _{CC} - MAX		13		7	mA
			Quiescent		12	
			Triggered		20	

¹ For conditions shown as MIN or MAX, use the appropriate value per that order recommended operating conditions.

² All typical values are at V_{CC} = 5 V, T_A = 25°C.

* Not more than one output should be shorted at a time.

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER	TEST CONDITIONS	'121			'L121			UNIT	
		MIN	TYP	MAX	MIN	TYP	MAX		
t _{PLH} Propagation delay time, low to high level 0 output from either A input			45	70			140	ns	
t _{PLH} Propagation delay time, low to high level 0 output from B input			35	55			110	ns	
t _{PHL} Propagation delay time, high to low level 0 output from either A input			50	80			100	ns	
t _{PHL} Propagation delay time, high to low level 0 output from B input			40	65			130	ns	
t _{w(out)} Pulse width obtained using internal timing resistor	C _L = 15 pF, R _L = 4kΩ for '121, R _L = 800Ω for 'L121, See Note 3		70	110	150	70	225	260	ns
t _{w(out)} Pulse width obtained with zero timing capacitance			30	60		35	70	ns	
t _{w(out)} Pulse width obtained using external timing resistor			600	700	800	600	700	850	ns
			6	7	8	6	7	8	ms

NOTE 3: Load circuit and voltage waveforms are shown on pages 3-10 and 3-11.

TYPES SN54121, SN54L121, SN74121, SN74L121 MONOSTABLE MULTIVIBRATORS WITH SCHMITT-TRIGGER INPUTS

TYPICAL CHARACTERISTICS[§]




FIGURE 1




FIGURE 2




FIGURE 3




FIGURE 4
OUTPUT PULSE WIDTH
vs.
TIMING RESISTOR VALUE



FIGURE 5
OUTPUT PULSE WIDTH
vs.
EXTERNAL CAPACITANCE




FIGURE 6




FIGURE 7


NOTE 4: These values of resistance are and the maximum recommended for use over the full temperature range of the SN54L121. Data for temperatures below 0°C and above 70°C are applicable for SN54121 and SN74L121.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TYPES SN54164, SN54L164, SN54LS164, SN74164, SN74L164, SN74LS164 8-BIT PARALLEL-OUT SERIAL SHIFT REGISTERS

REVISED OCTOBER 1976

typical clear, shift, and clear sequences



functional block diagram



7

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

7-207

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54LS164, SN74LS164

8-BIT PARALLEL-OUT SERIAL SHIFT REGISTERS

REVISED OCTOBER 1976

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	7 V
Operating free-air temperature range: SN54LS164	-55°C to 125°C
SN74LS164	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			400			400	μ A
Low-level output current, I_{OL}			4			8	mA
Clock frequency, f_{clock}	0		25	0		25	MHz
Width of clock or clear input pulse, t_w	20			20			ns
Data setup time, t_{SU} (see Figure 1)	15			15			ns
Data hold time, t_H (see Figure 1)	5			5			ns
Operating free-air temperature, T_A			175			70	°C

electrical characteristics over recommended operating free air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54LS164			SN74LS164			UNIT
		MIN	TYP ²	MAX	MIN	TYP ²	MAX	
V_{IH} High-level input voltage		2			2			V
V_{IL} Low-level input voltage				0.7				0.8 V
V_{IK} Input clamp voltage	V_{CC} MIN, $I_I = 10 \mu$ A			1.5				-1.5 V
V_{OH} High-level output voltage	V_{CC} MIN, $I_{OH} = 400 \mu$ A	2.4	3.5		2.7	3.5		V
V_{OL} Low-level output voltage	V_{CC} MIN, $I_{OL} = 4 \text{ mA}$		0.25	0.4		0.25	0.4	V_L
I_I Input current at maximum input voltage	V_{CC} MAX, $V_I = 5 \text{ V}$			0.1			0.1	mA
I_{IH} High-level input current	V_{CC} MAX, $V_I = 5 \text{ V}$			20			20	μ A
I_{IL} Low-level input current	V_{CC} MAX, $V_I = 0.4 \text{ V}$			0.4			0.4	mA
I_{OS} Short circuit output current ³	V_{CC} MAX			20		100	20	-100 mA
I_{CC} Supply current	V_{CC} MAX, $V_I = 5 \text{ V}$			16		27	16	27 mA

¹For conditions shown as MIN or MAX use the appropriate value for the unbuffered operating conditions.

²All typical values are at $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$.

³Not more than one output should be shorted at any one time. The short circuit current should not exceed one amp.


NOTE 3: I_{CC} is measured with outputs open, V_{CC} at 5 V, V_I at 2.4 V, and a momentary ground, then 4.5 V applied to clear.

switching characteristics, $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f_{max} Maximum clock frequency		25	36		MHz
t_{PHL} Propagation delay time, high to low level (output)	$t_1 = 2 \text{ ns}$, $t_2 = 2.5 \text{ ns}$		24	36	ns
t_{PLH} Propagation delay time, low to high level (output)	(see Figure 1)		17	27	ns
t_{PHL} Propagation delay time, high to low level (output)			21	32	ns

TYPES SN54164, SN54L164, SN54LS164, SN74164, SN74L164, SN74LS164
8-BIT PARALLEL-OUT SERIAL SHIFT REGISTERS

PARAMETER MEASUREMENT INFORMATION



TEST CIRCUIT



VOLTAGE WAVEFORMS

- NOTES
- A. The pulse generators have the following data: rise time $t_r \leq 50\text{ ns}$, $Z_{out} = 50\ \Omega$; for '164 and 'L164, $t_f \leq 10\text{ ns}$, and for LS164, $t_f \leq 15\text{ ns}$ to 50 ns.
 - B. C_L includes probe and jig capacitance.
 - C. All diodes are 1N4064 or 1N916.
 - D. Q_A output is illustrated. The relationship of serial input A and B data to other Q outputs is illustrated in the typical shift sequence.
 - E. Outputs are set to the high level prior to the measurement of t_{PHL} from the clear input.
 - F. For '164 and 'L164, $V_{ref} = 1.5\text{ V}$; for LS164, $V_{ref} = 1.1\text{ V}$.

FIGURE 1—SWITCHING TIMES

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

7-211

TTL
MSI

TYPES SN54198, SN54199, SN74198, SN74199
8-BIT SHIFT REGISTER

BULLETIN NO. DL-S 7711841, DECEMBER 1972—REVISED AUGUST 1973

description

These 8-bit shift registers are compatible with most other TTL, DTL, and MSI logic families. All inputs are buffered to lower the drive requirements to one normalized Series 54/74 load, and input clamping diodes minimize switching transients to simplify system design. Maximum input clock frequency is typically 35 megahertz and power dissipation is typically 360 mW.

Series 54 devices are characterized for operation over the full military temperature range of -55°C to 125°C ; Series 74 devices are characterized for operation from 0°C to 70°C .

SN54198 and SN74198


These bidirectional registers are designed to incorporate virtually all of the features a system designer may want in a shift register. These circuits contain 87 equivalent gates and feature parallel inputs, parallel outputs, right-shift and left-shift serial inputs, two control inputs, and a direct overriding clear line. The register has four distinct modes of operation, namely:

- Parallel (Broadside) Load
- Shift Right (In the direction Q_A toward Q_H)
- Shift Left (In the direction Q_H toward Q_A)
- Inhibit Clock (Do nothing)

Synchronous parallel loading is accomplished by applying the eight bits of data and taking both mode control inputs S_0 and S_1 high. The data is loaded into the associated flip-flop and appears at the outputs after the positive edge of the clock input. During loading, serial data flow is inhibited.

Shift right is accomplished synchronously with the rising edge of the clock pulse when S_0 is high and S_1 is low. Data for this mode is entered at the shift-right data input. When S_0 is low and S_1 is high, data shifts left and new data is entered at the shift-left serial input.

Clocking of the flip-flop is inhibited when both mode control inputs are low. The mode controls should be changed only while the clock input is high.



198


FUNCTION TABLE

CLEAR	MODE		CLOCK	INPUTS			OUTPUTS			
	S_1	S_0		SERIAL		PARALLEL A...H	Q_A	Q_B ... Q_G	Q_H	
				LEFT	RIGHT					
L	X	X	X	X	X	X	L	L	L	L
H	X	X	L	X	X	X	Q_{A0}	Q_{B0}	Q_{G0}	Q_{H0}
H	H	H	↑	X	X	a...h	a	b	g	h
H	L	H	↑	X	H	X	H	Q_{An}	Q_{Fn}	Q_{Gn}
H	L	H	↑	X	L	X	L	Q_{An}	Q_{Fn}	Q_{Gn}
H	H	L	↑	H	X	X	Q_{Bn}	Q_{Cn}	Q_{Hn}	H
H	H	L	↑	L	X	X	Q_{Bn}	Q_{Cn}	Q_{Hn}	L
H	L	L	X	X	X	X	Q_{A0}	Q_{B0}	Q_{G0}	Q_{H0}

H = high level (steady state), L = low level (steady state)
 X = Irrelevant (any input, including transitions)
 ↑ = transition from low to high level
 a...h = the level of steady-state input at inputs A thru H, respectively.
 Q_{A0} , Q_{B0} , Q_{G0} , Q_{H0} = the level of Q_A , Q_B , Q_G , or Q_H , respectively, before the indicated steady-state input conditions.
 Q_{An} , Q_{Bn} , etc. = the level of Q_A , Q_B , etc., respectively, before the most-recent ↑ transition of the clock.



TYPES SN54198, SN54199, SN74198, SN74199 8-BIT SHIFT REGISTERS

functional block diagrams



7


schematics of inputs and outputs



TYPES SN54198, SN74198 8-BIT SHIFT REGISTERS

SN54198, SN74198

Typical clear, load, right-shift, left-shift, inhibit, and clear sequences



7

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 275012 • DALLAS TEXAS 75265

7-341

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54198, SN54199, SN74198, SN74199

8-BIT SHIFT REGISTERS

REVISED AUGUST 1977

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	5.5 V
Operating free air temperature range: SN54 ¹ Circuits	-65°C to 126°C
SN74 ¹ Circuits	0°C to 70°C
Storage temperature range	-65°C to 160°C

NOTE 1: Voltage values are with respect to network ground terminal

recommended operating conditions

	SN54198 SN54199			SN74198 SN74199			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-800			-800	μ A
Low-level output current, I_{OL}			16			16	mA
Clock frequency, f_{clock}	0		25	0		25	MHz
Width of clock or clear pulse, t_W (see Figure 1)	20			20			ns
Mode control setup time, t_{SU}	30			30			ns
Data setup time, t_{SD} (see Figure 1)	20			20			ns
Hold time at any input, t_H (see Figure 1)	0			0			ns
Operating free air temperature, T_A	65		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54198 SN54199			SN74198 SN74199			UNIT
		MIN	TYP ²	MAX	MIN	TYP ²	MAX	
V_{IH} High-level input voltage		2			2			V
V_{IL} Low-level input voltage				0.8			0.8	V
V_{IK} Input clamp voltage				-1.5			-1.5	V
V_{OH} High-level output voltage	$V_{CC} - \text{MIN}$, $I_L = 12 \text{ mA}$	2.4	3.4		2.4	3.4		V
V_{OL} Low-level output voltage	$V_{CC} - \text{MIN}$, $V_{IH} = 2 \text{ V}$, $V_{IL} = 0.8 \text{ V}$, $I_{OH} = 800 \mu\text{A}$			0.2	0.4			V
	$V_{CC} - \text{MIN}$, $V_{IH} = 2 \text{ V}$, $V_{IL} = 0.8 \text{ V}$, $I_{OL} = 16 \text{ mA}$					0.2	0.4	V
I_I Input current at maximum input voltage	$V_{CC} - \text{MAX}$, $V_i = 5.5 \text{ V}$			1			1	mA
I_{IH} High-level input current	$V_{CC} - \text{MAX}$, $V_i = 2.4 \text{ V}$			40			40	μ A
I_{IL} Low-level input current	$V_{CC} - \text{MAX}$, $V_i = 0.4 \text{ V}$			-1.6			-1.6	mA
I_{OS} Short-circuit output current ³	$V_{CC} - \text{MAX}$	-20		-57	-18		-57	mA
I_{CC} Supply current	$V_{CC} - \text{MAX}$, See Table Below	90	127		90	127		mA

¹For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

²All typical values are at $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$

³Not more than one output should be shorted at a time

TEST CONDITIONS FOR I_{CC} (ALL OUTPUTS ARE OPEN)

TYPE	APPLY 4.5 V	FIRST GROUND, THEN APPLY 4.5 V	GROUND
SN54198, SN74198	Serial Input, S_0, S_1	Clock	Clear, Inputs A thru H
SN54199, SN74199	J, K, Inputs A thru H	Clock	Clock inhibit, Clear, Shift/Load

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

7-343

TYPES SN54198, SN54199, SN74198, SN74199

8-BIT SHIFT REGISTERS

switching characteristics, $V_{CC} = 5\text{ V}$, $T_A = 25\text{ }^\circ\text{C}$

PARAMETER		TEST CONDITIONS		MIN	TYP	MAX	UNITS
f_{max}	Maximum clock frequency			25	35		MHz
t_{PHL}	Propagation delay time, high to low-level output from clear	$C_L = 15\text{ pF}$, $R_L = 400\ \Omega$ See Figure 1			23	35	
t_{PHL}	Propagation delay time, high to low-level output from clock			20	30		
t_{PLH}	Propagation delay time, low to high level output from clock			17	26		

PARAMETER MEASUREMENT INFORMATION

SN54198, SN74198


SN54199, SN74199

TEST TABLE FOR SYNCHRONOUS INPUTS

TEST TABLE FOR SYNCHRONOUS INPUTS

DATA INPUT FOR TEST	S1	S0	OUTPUT TESTED (SEE NOTE E)
A	4.5 V	4.5 V	Q_A at t_{n+1}
B	4.5 V	4.5 V	Q_B at t_{n+1}
C	4.5 V	4.5 V	Q_C at t_{n+1}
D	4.5 V	4.5 V	Q_D at t_{n+1}
E	4.5 V	4.5 V	Q_E at t_{n+1}
F	4.5 V	4.5 V	Q_F at t_{n+1}
G	4.5 V	4.5 V	Q_G at t_{n+1}
H	4.5 V	4.5 V	Q_H at t_{n+1}
L Serial Input	4.5 V	0 V	Q_A at t_{n+8}
R Serial Input	0 V	4.5 V	Q_H at t_{n+8}

DATA INPUT FOR TEST	SHIFT/LOAD	OUTPUT TESTED (SEE NOTE E)
A	0 V	Q_A at t_{n+1}
B	0 V	Q_B at t_{n+1}
C	0 V	Q_C at t_{n+1}
D	0 V	Q_D at t_{n+1}
E	0 V	Q_E at t_{n+1}
F	0 V	Q_F at t_{n+1}
G	0 V	Q_G at t_{n+1}
H	0 V	Q_H at t_{n+1}
J and K	4.5 V	Q_H at t_{n+8}



- NOTES:
- A. The clock pulse has the following characteristics: $t_w(\text{clock}) = 20\text{ ns}$ and $\text{PRF} = 1\text{ MHz}$. The clear pulse has the characteristics: $t_w(\text{clear}) = 20\text{ ns}$ and $t_{\text{setup}} = 0\text{ ns}$. When testing t_{n+8} , vary the clock PRF.
 - B. C_L includes probe and jig capacitance.
 - C. All diodes are 1N3064.
 - D. A clear pulse is applied prior to each test.
 - E. Propagation delay times (t_{PLH} and t_{PHL}) are measured at t_{n+1} . Proper shifting of data is verified at t_{n+8} with a fundamental period of 20 ns.
 - F. t_n = bit time before clocking transition
 t_{n+1} = bit time after one clocking transition
 t_{n+8} = bit time after eight clocking transitions

FIGURE 1

TTL

TYPES SN54390, SN54LS390, SN54393, SN54LS393, SN74390, SN74LS390, SN74393, SN74LS393 DUAL 4-BIT DECADE AND BINARY COUNTERS

BULLETIN NO. DL5 7612099, OCTOBER 1976


- Dual Versions of the Popular '90A, 'LS90 and '93A, 'LS93
- '390, 'LS390 . . . Individual Clocks for A and B Flip-Flops Provide Dual $\div 2$ and $\div 5$ Counters
- '393, 'LS393 . . . Dual 4-Bit Binary Counter with Individual Clocks
- All Have Direct Clear for Each 4-Bit Counter
- Dual 4-Bit Versions Can Significantly Improve System Densities by Reducing Counter Package Count by 50%
- Typical Maximum Count Frequency . . . 35 MHz
- Buffered Outputs Reduce Possibility of Collector Commutation

description


Each of these monolithic circuits contains eight master-slave flip-flops and additional gating to implement two individual four-bit counters in a single package. The '390 and 'LS390 incorporate dual divide-by-two and divide-by-five counters, which can be used to implement cycle lengths equal to any whole and/or cumulative multiples of 2 and/or 5 up to divide-by-100. When connected as a bi-quinary counter, the separate divide-by-two circuit can be used to provide symmetry (a square wave) at the final output stage. The '393 and 'LS393 each comprise two independent four-bit binary counters each having a clear and a clock input. N-bit binary counters can be implemented with each package providing the capability of divide-by-256. The '390, 'LS390, '393, and 'LS393 have parallel outputs from each counter stage so that any submultiple of the input count frequency is available for system-timing signals.

Series 54 and Series 54LS circuits are characterized for operation over the full military temperature range of -55°C to 125°C ; Series 74 and Series 74LS circuits are characterized for operation from 0°C to 70°C .

SN54390, SN54LS390 . . . J OR W PACKAGE
SN74390, SN74LS390 . . . J OR N PACKAGE



SN54393, SN54LS393 . . . J OR W PACKAGE
SN74393, SN54LS393 . . . J OR N PACKAGE



7

TYPES SN54390, SN54LS390, SN54393, SN54LS393, SN74390, SN74LS390, SN74393, SN74LS393 DUAL 4-BIT DECADE AND BINARY COUNTERS

'390, 'LS390
BCD COUNT SEQUENCE
(EACH COUNTER)
(See Note A)

COUNT	OUTPUT			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

FUNCTION TABLES
'390, 'LS390
BI-QUINARY (5-2)
(EACH COUNTER)
(See Note B)


COUNT	OUTPUT			
	Q _A	Q _D	Q _C	Q _B
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	H	L	L	L
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L

'393, 'LS393
COUNT SEQUENCE
(EACH COUNTER)

COUNT	OUTPUT			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H



NOTES: A. Output Q_A is connected to input B for BCD count.
B. Output Q_D is connected to input A for bi-quinary count.
C. H = high level, L = low level.

functional block diagrams



TYPES SN54390, SN54LS390, SN54393, SN54LS393, SN74390, SN74LS390, SN74393, SN74LS393 DUAL 4-BIT DECADE AND BINARY COUNTERS

schematics of inputs and outputs



7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54LS390, SN54LS393, SN74LS390, SN74LS393

DUAL 4-BIT DECADE AND BINARY COUNTERS

REVISED DECEMBER 1980

absolute maximum ratings over operating free air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Clear input voltage	7 V
Any A or B clock input voltage ⁴	5.5 V
Operating free-air temperature range: SN54LS390, SN54LS393	-55°C to 125°C
SN74LS390, SN74LS393	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal

recommended operating conditions

	SN54LS390 SN54LS393			SN74LS390 SN74LS393			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μ A
Low-level output current, I_{OL}			4			8	mA
Count frequency, f_{count}	A input	0	25	0		25	MHz
	B input	0	12.5	0		12.5	
Pulse width, t_w	A input high or low	20		20			ns
	B input high or low	40		40			
	Clear high	20		20			
Clear inactive-state setup time, t_{SU}		251			251		ns
Operating free-air temperature, T_A	55		125	0		70	°C

The arrow indicates that the falling edge of the clock pulse is used for reference.

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54LS ²			SN74LS ²			UNIT
		MIN	TYP ³	MAX	MIN	TYP ³	MAX	
V_{IH} High-level input voltage		2			2			V
V_{IL} Low-level input voltage				0.7			0.8	V
V_{IK} Input clamp voltage	$V_{CC} - 10V$ $I_{IK} = 10 \mu A$			1.5			-1.5	V
V_{OH} High-level output voltage	$V_{CC} - 10V$ $V_{IL} = V_{IL}^{min}$ $V_{OL} = 0.4V$ $I_{OH} = 10 \mu A$	2.7		3.4	2.7		3.4	V
V_{OL} Low-level output voltage	$V_{CC} - 10V$ $V_{IH} = 2.7V$ $V_{OH} = 3.4V$ $I_{OL} = 8 mA$	0.25		0.4	0.25		0.4	V
I_I Input current at maximum input voltage	Clear			0.1			0.1	mA
	Input A	V_{CC} MAX		0.7			0.2	
	Input B			0.4			0.4	
I_{IH} High-level input current	Clear			20			20	μ A
	Input A	V_{CC} MAX $V_I = 2.7V$		100			100	
	Input B			200			200	
I_{IL} Low-level input current	Clear			0.4			-0.4	mA
	Input A	V_{CC} MAX $V_I = 0.4V$		1.6			-1.6	
	Input B			2.4			-2.4	
I_{OS} Short-circuit output current ⁵	V_{CC} MAX	20		100	20		-100	mA
I_{CC} Supply current	V_{CC} MAX	15	100	26	15	26	26	mA
	See Note 2	15	100	26	15	26	26	

¹ For conditions shown as MIN or MAX use the appropriate value specified under recommended operating conditions.

² All typical values are at $V_{CC} = 5V$, $T_A = 25^\circ C$.

³ The O_A outputs of the 'LS390 are tested at I_{OL} MAX plus the test value for I_{IH} for the clock B input. This permits driving the clock B input while maintaining full fan-out capability.

⁴ Not more than one output should be started at a time and duration of the start circuit should not exceed one second.

NOTE 2: I_{CC} is measured with all outputs open, both clear inputs grounded following momentary connection to 4.5 V, and all other inputs grounded.

TYPES SN54LS390, SN54LS393, SN74LS390, SN74LS393 DUAL 4-BIT DECADE AND BINARY COUNTERS


REVISED DECEMBER 1980

switching characteristics, $V_{CC} = 5\text{ V}$, $T_A = 25^\circ\text{C}$

PARAMETER \ddagger	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	LS390			LS393			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	
f_{max}	A	Q_A	$C_L = 15\text{ nF}$ $R_L = 2\text{ k}\Omega$ See Notes and Figure 7	25	35		25	35		MHz
	B	Q_B		12.5	20					
t_{PLH}	A	Q_A		12	20		12	20	ns	
t_{PHL}	A	Q_A		13	20		13	20		
t_{PLH}	A	Q_C of LS390		37	60		40	60	ns	
t_{PHL}	A	Q_D of LS393		39	60		40	60		
t_{PLH}	B	Q_B		13	21				ns	
t_{PHL}	B	Q_B		14	21					
t_{PLH}	B	Q_C		24	39				ns	
t_{PHL}	B	Q_C		26	39					
t_{PLH}	B	Q_D	13	21				ns		
t_{PHL}	B	Q_D	14	21						
t_{PHL}	Clear	Any	24	39		24	39	ns		

f_{max} maximum count frequency
 t_{PLH} propagation delay time low to high level output
 t_{PHL} propagation delay time high to low level output
 NOTE 4 Load circuit is shown on page 3 (1).

PARAMETER MEASUREMENT INFORMATION



VOLTAGE WAVEFORMS

NOTE A Input pulses are supplied by a generator having the following characteristics: $t_r = 15\text{ ns}$, $t_f = 6\text{ ns}$, $PRR = 1\text{ MHz}$, duty cycle = 60%, $Z_{out} = 50\text{ ohms}$.

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 229072 • DALLAS, TEXAS 75225

7-495

กิตติกรรมประกาศ

โครงการนี้ได้รับความช่วยเหลือและแนะนำจาก คร.กนก เจนจิราพงศ์ วิชา
 อาจารย์ นิกร สุขุมตันติ อาจารย์ กฤษณา กล่อมการ ตลอดจนใช้เครื่องมือและห้อง
 ทดลอง ทางไมโครคอมพิวเตอร์ของภาคเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบัน
 เทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง จึงใคร่ขอขอบคุณไว้ ณ โอกาสนี้ด้วย



หนังสืออ้างอิง

1. CCITT Yellow Book, vol. IV.4, Specifications of Measuring Equipment (Geneva: ITU, 1981)
2. CCITT Yellow Book, vol. VIII.1, Data Communication Over the Telephone Network (Geneva: ITU, 1981)
3. W.M. Rottins, "Confidence Level in Bit Error Rate Measurement," Telecommunications 11(12) (December 1977): 67 - 68
4. U.S. MIL - STD - 781 G, Reliability Design Qualification and Production Acceptance Tests: Exponential Distribution, U.S. Department of Defense, 21 October 1977.
5. CCIR XVth Plenary Assembly, vol. IX, pt. 1, Fixed Service Using Radio - Relay Systems. (Geneva: ITU, 1982)
6. T.L. Osborne and others; "In-Service Performance Monitoring for Digital Radio Systems," 1981 International Conference on Communications, PP. 35.2.1 to 35.2.5
7. D.R. Smith, "A Performance Monitoring Technique for Partial response Transmission Systems," 1973 International Conference on Communications, PP. 40.14 to 40.19
8. B.J. Leon and others, "A Bit Error Rate Monitor for Digital PSK Links" IEEE Trans. on Comm., Vol. COM-23, no. 5, May 1975, PP. 518 - 525.
9. J.A. Crossett, "Monitor and Control of Digital Transmission Systems," 1981 International Conference on Communications, PP. 35.6.1 to 35.6.5
10. J.L. Osterholz, "Selective Diversity Combiner Design for Digital LOS Radios," IEEE Trans. on Comm., Vol. COM-27, no. 1 January, 1979; PP. 229 - 233.
11. C.H. Thomas, J.E. Alexander, and E.W. Rahneberg, "A New Generation of Digital microwave Radios for U.S. Military Telephone Networks," IEEE Trans. on Comm., Vol. COM-27, no. 12, December 1979, PP. 1916-1928.

12. C C I T T Yellow Book, vol. III.3, Digital Networks - Transmission System and Multiplexing Equipment (Geneva:ITU,1981).
- 13.F.Jessie Mac.Milliams and Neil J.A 5' loane, "Pseudo - Random - Sequence and Arrays," Proc. of the I E E E, vol.46.No.12 Dec 1976
14. John G. Proakis, Digital Communications, Mc. Graw - Hill, Tokyo, 1981
15. Paul & Schilling, Principles of Communication System, Mc. Graw-Hill, New York, 1971
16. Hand book, "Signatics - digital - linear - mos applications,"1974
17. Don Lancaster, T T L Cook book, Howard W. Sams & Co, Inc., Indianapolis, Indiana, 1974.
18. Chung H. Lee, "NOR gate unlatches Pseudo Random Noise Generator, Electronic Design, June 7, 1980; P. 200.