

การสังเคราะห์สัญญาณดิจิทัลและ อานาลอกในโดเมนของเวลาและความถี่

โดย

นายวินัย แซ่ไต่

ปริญญาานิพนธ์วิศวกรรมศาสตรบัณฑิต

ภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2532

ปริญญาโท ปีการศึกษา 2532

ภาควิชา เทคโนโลยีอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องส่งเคราะห์สัญญาณดิจิทัลและอานาลอกในโดเมนของเวลาและความถี่
ผู้จัดทำ



วินัย แซ่โต๋



.....อาจารย์ที่ปรึกษา
(..... กนก เวทวิมล.....)
.....อาจารย์ที่ปรึกษา
(.....)

เครื่องสังเคราะห์สัญญาณ ดิจิตอลและอะนาลอกใน โดเมนของเวลาและความถี่

นายวินัย แซ่ไต๋

ผศ.ดร.กนก เจนจิระพงศ์เวช อาจารย์ที่ปรึกษา

ปีการศึกษา 2532

บทคัดย่อ

วิธีการสร้างสัญญาณที่ใช้ ๆ กันโดยทั่วไป โดยส่วนใหญ่ก็สร้างจากเครื่องมือที่ผลิตกันขึ้นมาใช้อยู่ทั่วไป ซึ่งอุปกรณ์เหล่านั้นมักจะผลิตสัญญาณได้จำกัด มิให้เลือกไม่ก็รูปแบบ โดยทั่วไปที่เห็นก็จะมี สัญญาณ ชายนี่ สัญญาณรูปสี่เหลี่ยม สัญญาณรูปสามเหลี่ยม ซึ่งบางครั้งเราต้องการที่มีรูปแบบพิเศษออกไป จึงทำให้เราไม่สามารถหาตัวกลางที่ง่ายแก่การช่วยได้ เครื่องมือและอุปกรณ์ที่ได้สร้างขึ้นมาจะ สามารถนำมาช่วยเหลือได้ ไม่ว่าจะ เป็นสัญญาณที่ง่ายที่สุด จนถึงยากที่สุดและไม่แต่เพียงเท่านั้น ผู้เขียนได้ออกแบบเครื่องมือชนิดนี้ ให้มีความคล่องตัวสูง สามารถนำไปใช้ประโยชน์ได้มากมาย สามารถนำไปใช้เป็นเครื่องมือวิเคราะห์วงจร ฟิลเตอร์ หรือสร้างสัญญาณนำมาใช้ตรวจสอบระบบ วิดีโอ หรือเครื่องรับโทรทัศน์ได้ ฯลฯ

และเครื่องมือที่ได้สร้างมานี้สามารถทำงานได้ดี และนำไปใช้ในงานจริงได้เลย

Digital Signal Processing Synthesiser in Time and Frequency Domain

Mr. Winal Tai

Prof. Ass. Kanork Janjirapongwathe Adviser

1989

Abstract

Conventional methods of producing electronic waveforms usually rely on manufactured equipment. The vast majority of waveform generators or oscillators found in most laboratories, although of wide frequency range, invariably have a fixed waveshape. Some types have a switchable range of waveshape e.g. sinusoidal, square, triangular. Many instances arise in the laboratory particularly in the control field, where non-standard waveforms are required for testing and other purposes and there is no easy means of generation. The apparatus described in this article is capable of digitally synthesising the simplest or most complex waveshape. In addition this apparatus is also applicable in the wide range e.g. filter, network analyzer, composite video signal generator etc.

The prototype made is capable of well working and triptical in use.

สารบัญ

เนื้อหา	หน้า
สารบัญรูปภาพ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 คอนโวลูชัน อินทรีกรัล	2
2.2 การคอนโวลูชันกับ DSPT	5
2.3 การประมาณค่าสำหรับการปรับ ทราเวลเฟอร์ฟังก์ชันของ DSPT	6
บทที่ 3 การคำนวณและการสร้าง	10
บทที่ 4 การทดลองและผลการทดลอง	15
4.1 การประยุกต์ใช้งานของ DSPT	16
บทที่ 5 สรุปและวิจารณ์	17
ภาคผนวก DATA SHEET ต่าง ๆ	18

สารบัญรูปภาพ

รูป		หน้า	
รูป	2.1	กราฟของ $f(\tau)$ และ $K_1(\tau)$	4
รูป	2.2	กราฟของ $K_1(\tau-t)$ และ $K_1(t-\tau)$	4
รูป	2.3	การเกิด การคอนโวลูชัน	4
รูป	2.4	ผลลัพธ์ของการคอนโวลูชัน $f(t)$ และ $K_1(t)$	4
รูป	2.5	บล็อกไดอะแกรม การคอนโวลูชัน	5
รูป	2.6	ไดอะแกรมของ DSPT	6
รูป	2.7	PROGRAMMABLE DSPT	8
รูป	2.8	การส่งผ่านของทรานส์เฟอ์ฟังก์ชัน	8
รูป	2.9	การทำ DSPT เข้าสู่ระบบ MULTIPLEX	9
รูป	3.1	สภาวะการทำงานของระบบ DSPT	10
รูป	3.2	ลักษณะสัญญาณในระบบ DSPT	11
รูป	3.3	วงจรมินิพุก คล็อกความเร็วสูง และซิงค์โครไนซ์	12
รูป	3.4	อนุกรมของทรานส์เฟอ์ฟังก์ชันปรับค่าได้	13
รูป	3.5	วงจรวกและอินทรีเกอร์เตอร์	14
รูป	4.1	มินิพุก และ เอาท์พุกดิจิตอล	15
รูป	4.2	เอาท์พุกดิจิตอล และ อะนาลอก	15
รูป	4.3	มินิพุก และ เอาท์พุกดิจิตอล	16
รูป	4.4	เอาท์พุกดิจิตอล และ อะนาลอก	16

บทนำ

จุดเริ่มต้นของปริศยานิพนธ์ ฉบับนี้ มาจากความต้องการ ที่จะสร้างเครื่อง
สังเคราะห์สัญญาณที่มีความสมบูรณ์และรวมคุณลักษณะ หลายอย่างในตัวมันและสามารถนำไปใช้
ประโยชน์ได้กว้าง อาทิเช่น สามารถกำหนดทรานสเฟอ์ฟังก์ชัน (TRANSFER FUNCTION)
ได้ สามารถใช้สังเคราะห์สัญญาณต่าง ๆ ได้ ใช้กับระบบดิจิทัลได้ และรวมไปถึงใช้ต่อ
ร่วมกับระบบคอมพิวเตอร์ได้ จึงทำให้เกิดการศึกษาค้นคว้าและทำวิจัยขึ้น จึงทำให้เกิดอุปกรณ์
ชนิดหนึ่งขึ้นมา ซึ่งเราเรียกว่า DIGITAL SIGNAL PROCESSING SYNTHESIZER IN
TIME AND FREQUENCY DOMAIN หรือเรียกย่อ ๆ ว่า DSPT ซึ่งรวมเอาคุณลักษณะหลาย
อย่างที่กล่าวไว้ข้างต้น เข้าด้วยกัน

ในส่วนเนื้อหาของปริศยานิพนธ์ จะกล่าวถึงที่มาของ DSPT ซึ่งจะอยู่ในบทที่ 2
กระบวนการในขั้นตอนที่ก่อให้เกิด DSPT ขึ้น, ค่า ทรานสเฟอ์ฟังก์ชันของระบบ DSPT,
ขบวนการกระทำการทางคณิตศาสตร์ที่จะต้องนำมาใช้กับ DSPT, ทฤษฎีการคอนโวลูชันที่กระทำ
กับระบบ DSPT รวมไปถึงการประมาณค่าของสัมประสิทธิ์ตัวคูณในการถ่วงน้ำหนัก
(WEIGHTING) ให้กับระบบ DSPT, การประยุกต์ในการใช้งานขั้นสูง ซึ่งจะกล่าวถึงการ
ทำงานด้วยคณิตศาสตร์ขั้นสูงและตัวอย่างของการนำไปใช้งาน

ทฤษฎีและหลักการ

ก่อนจะกล่าวถึง ทฤษฎีและหลักการของ DSPT นั้น เราจะขอกล่าวถึง ทฤษฎีพื้นฐานในการใช้วิเคราะห์ระบบเสียก่อน

2.1 คอนโวลูชัน อินทิกรัล (CONVOLUTION INTEGRAL)

คอนโวลูชัน อินทิกรัล เป็นความสำคัญขั้นพื้นฐานของการออกแบบ และวิเคราะห์ระบบ ซึ่งมันจะเป็นตัวกลางนำไปสู่ความเข้าใจของการวิเคราะห์ได้

เราให้ $p(t)$ และ $q(t)$ แต่ละตัวเป็นฟังก์ชัน พิสดำ (PIECEWISE FUNCTION) สำหรับ $-\infty < t < \infty$ การคอนโวลูชันของ p และ q แสดงด้วย $p * q$ ซึ่งถูกกำหนดให้เป็นฟังก์ชันที่

$$v(t) = p * q = \int_{-\infty}^{\infty} p(t-\tau) q(\tau) d\tau \dots\dots\dots(2.1)$$

การกระทำภายใต้เครื่องหมายอินทิเกรต (\int) ทางด้านขวา เราเรียกว่า คอนโวลูชัน อินทิกรัลและยิ่งไปกว่านั้น คอนโวลูชันของ p และ q , $p * q$ จะเท่ากับ $q * p$

$$p * q = q * p \dots\dots\dots(2.2)$$

พิสูจน์ได้ง่าย ๆ เลย โดยการให้ $x = t-\tau$, $dx = -d\tau$ แทนค่าใน (2.1)

จะได้

$$p * q = \int_{-\infty}^{\infty} p(x) q(t-x) dx = q * p \dots\dots\dots(2.3)$$

โดยการปฏิบัติแล้ว กรณีที่จะเราจะพบกันนั้นทั้ง $p(t)$ และ $q(t)$ จะเป็น 0
เมื่อ $t < 0$ ดังนั้น (2.1) จะกลายเป็น

$$v(t) = \int_0^t p(t-r) q(r) dr \dots\dots\dots(2.4)$$

จากเรื่องสมการอนุพันธ์แบบลิมประสิทธิ์คงที่กับฟังก์ชันของ เคอร์เนล (KERNEL FUNCTION) ทำให้เราสามารถเขียนสมการเสียใหม่ได้เป็น


$$Up(t) = \int_t^t K_1(t-r) f(r) dr \dots\dots\dots(2.5)$$

ซึ่งจะทำให้เราสามารถหาลำดับ (SOLUTION) ของสมการอนุพันธ์ได้ ในรูป
ของ คอนโวลูชัน ของ ฟังก์ชัน เคอร์เนลและตัวคูณฟังก์ชัน $f(t)$ โดยการปฏิบัติแล้ว

$f(t) = 0$ เมื่อ $t < 0$ ทำให้เราเขียนสมการใหม่ ได้คือ

$$Up(t) = \int_0^t K_1(t-r) f(r) dr \dots\dots\dots(2.6)$$


การที่จะเข้าใจเรื่อง คอนโวลูชันได้ดี เราจะแสดงขบวนการของมันอย่างต่อเนื่องทางกราฟิค (GRAPHIC) สมมติว่า $f(r)$ และ $K_1(r)$ เป็นฟังก์ชันตามรูป (2.1)




รูปที่ 2.1 กราฟของ $f(\tau)$ และ $K_1(\tau)$



รูปที่ 2.2 (a) กราฟของ $K_1(\tau-t)$ และ (b) $K_1(t-\tau)$



รูปที่ 2.3 การเกิดการคอนโวลูชัน




รูปที่ 2.4 ผลลัพธ์ของการคอนโวลูชันของ $f(t)$ และ $K_1(t)$

$K_x(\tau)$ เป็นฟังก์ชันต่อเนื่อง แสดงดังรูป 2.1 (b) โดยที่ส่วนของเส้นเติมจะ
 สู่การคอนโวลูชัน ซึ่งจะเห็นต่อไปและครบ เมื่อ $K_x(\tau-t)$ ในรูป 2.2 (a) ทำให้ $K_x(\tau)$
 เปลี่ยนเวลาไป t การเปลี่ยนเครื่องหมายใน $K_x(t-\tau)$ จะทำให้ฟังก์ชันสะท้อนกลับ รอบ จุด
 $\tau = T$ ดังรูป 2.2 (b) สำหรับค่าของ t ที่เคลื่อนไป ผลของการคอนโวลูชัน จะ
 เท่ากับ พื้นที่ภายใต้ฟังก์ชัน $f(\tau) K_x(t-\tau)$ จาก $\tau = 0$ ถึง $\tau = t$ ตำแหน่งที่สัมพันธ์
 กันของ $f(\tau)$ และ $K_x(t-\tau)$ สำหรับค่าของ τ ต่าง ๆ ดังแสดงอยู่ในรูป 2.3 และ
 ผลของมันที่ได้ในแต่ละเวลา t นั้น ดังแสดงในรูปที่ 2.4

วิธีการหาค่า คอนโวลูชันทางกราฟเป็นวิธีที่ง่ายและรวดเร็วกว่าการคำนวณโดย
 ตรง สำหรับฟังก์ชันที่ไม่ยากนัก

2.2 การกระทำคอนโวลูชันกับ DSPT

การกระทำคอนโวลูชัน กับ DSPT ในระบบ DSPT จะมีการกระทำทาง
 CONVOLUTION เหมือนกัน เมื่อเรามี อินพุต ป้อนเข้าไปยังระบบที่ค่าทรานสเฟอ์ฟังก์ชัน
 ตามรูปข้างล่าง ก็จะก่อให้เกิด เอาท์พุท เป็นไปตามสมการที่กล่าวข้างต้น



รูป 2.5 บล็อกไดอะแกรม การคอนโวลูชัน

$$U(t) = X(t) * h(t) \dots\dots\dots(2.7)$$

ซึ่งต่อจากนี้ไปผมจะนำทบทวนการคอนโวลูชันทางคณิตศาสตร์มาเข้าสู่ การประยุกต์กับระบบ DSPT ของผมซึ่งจากตรงนี้ไปผมจะอธิบายการกระทำคอนโวลูชันกับระบบ DSPT อย่างละเอียดและผู้อ่านอาจจะยังไม่เข้าใจถึงที่มาและที่ไปของสัญญาณที่เข้าและออกจากระบบ แต่ไม่เป็นไร เพียงแต่อ่านส่วนนี้ผ่าน ๆ ไปก่อน เพื่อให้เข้าใจเพียงสังเขปและท่านจะเข้าใจในตอนหลังและหลังจากนั้นค่อยกลับมาอ่านใหม่ จะทำให้เข้าใจได้ดีขึ้น

จากสมการ (2.7) ข้างล่าง ผมจะนำกลับมาเขียนอีกครั้งในที่นี้

$$U_o(t) = x(t) * h(t)$$

อะไรคือ ความหมายของสิ่งนี้ ความหมายของมันก็คือ เมื่อเรามีสัญญาณอินพุทหรือสัญญาณขาเข้านี้แหละตัวหนึ่งเขียนได้ว่า $x(t)$ และ เจ้า $x(t)$ ตัวนี้ก็ไปสู่ระบบ ๆ หนึ่ง ซึ่งมีลักษณะการตอบสนองสัญญาณเฉพาะตัวของมันซึ่ง เขียนได้ว่า $h(t)$ เมื่อ อินพุท $x(t)$ เข้ามา พอมารู้ $h(t)$ เข้าก็ตอบสนองต่อกัน กลายเป็นสัญญาณผลที่ได้ หรือเอาต์พุท เขียนได้ว่า $U_o(t)$ ที่ผมจะแจกแจงสัญญาณแต่ละตัวโดยละเอียดกันทีละจะได้เข้าใจละเอียดมากขึ้น

$$x(t) = \sum a_k g(t - KT_x) \dots \dots \dots (2.8)$$

$$\text{โดยที่ } g(t) = \begin{cases} 1, & |t| \leq T/2 \\ 0, & |t| > T/2 \end{cases}$$

$$a_k = \begin{cases} 1, & 0 \\ 0, & \text{อื่น ๆ} \end{cases}$$

ในระบบ DSPT ของผมนี้ ผมได้นิยาม $x(t)$ ให้มีรูปแบบดังสมการข้างบนและสำหรับ $h(t)$ จะเป็น

$$h(t) = g[x(t), f(t)] \dots \dots \dots (2.9 a)$$

$$= b_i f(t - kT_n) \dots \dots \dots (2.9 b)$$


$$\text{โดยที่ } \begin{cases} nT_n & = T_x \\ |b_i| & < a_k \\ f(t) & = \begin{cases} 1, & |t| < T_n/2 \\ 0, & |t| > T_n/2 \end{cases} \end{cases}$$

และ $U_o(t)$ ก็จะเป็นผลของทั้ง 2 ตัวนี้กระทำต่อกันจะทำให้

$$U_o(t) = \sum a_k g(t - kt_x) * b_i f(t - kt_n) \dots \dots \dots (2.10)$$

ซึ่งเราสามารถจัดรูปแบบลักษณะของ $u(t)$ ได้โดยการปรับ $h(t)$

จากพื้นฐานขั้นนี้เราจะย้อนกลับไปสู่ ทฤษฎีและหลักการของ DSPT ว่ามันเป็นอย่างไร มีหลักการอย่างไรและรูปแบบเป็นอย่างไร เราลองมาดูรูป 2.6 ข้างล่าง ที่เป็น ไคอะแกรมของ DSPT



รูป 2.6 ไคอะแกรมของ DSPT

$$x(t) = \sum_K a_k q(t - K_T)$$

$$\text{โดยที่ } q(t) = \begin{cases} 1, & |t| < T/2 \\ 0, & |t| > T/2 \end{cases}$$

$$a_k = \begin{cases} +1, & 0 \end{cases}$$

$$h(t) = b_l f(t - K_T)$$

จะทำให้เราได้ว่า เอาท์พุท $U(t)$ จะมีค่าเท่ากับ $\sum [x(t) * h(t)]$

$$U(t) = \sum_{K_T} \left[\sum_N a_N q(t - N_T) * b_l f(t - K_T) \right] \dots (2.11)$$


เราจะเห็นว่าสามารถจัดรูปแบบหรือลักษณะของ เอาท์พุทได้ โดยการปรับค่า ผลคูณของ $a_k b_l$ และ K และ คาบเวลาของอินพุท (T) และเมื่อเราผ่านสัญญาณ $U(t)$ เข้าไปยังอินทิเกรเตอร์ เราจะได้สัญญาณ $U^*(t)$

$$U^*(t) = \int_{-\infty}^t \left[\sum_{k=0}^{\infty} [a_k \text{big}(t-kT_s) * f(t-kT_s) dt \right] \dots\dots(2.12)$$

ซึ่งผมจะแสดงสัญญาณให้เห็นต่อไปจากอุปกรณ์ที่สร้างขึ้นจริง

2.3 การประมาณค่าสำหรับการปรับ ทรานสเฟอร์ฟังก์ชันของ DSPT (DSPT TRANSFER FUNCTION APPROXIMATION)

ในหัวข้อนี้ เราจะกล่าวถึงการประมาณค่า ทรานสเฟอร์ฟังก์ชัน ของ DSPT หรือในส่วนของ $h(t)$ นั่นเอง เมื่อขยายในส่วนของ $h(t)$ ออกมาดูเราจะเห็น $h(t)$ เป็นดังรูปข้างล่าง




$$h(t) = b_1 f(t-kT_s)$$

จากสมการ เราจะเห็นได้ว่า ถ้าสัญญาณอินพุตพัลส์คงที่ เราสามารถปรับ ทรานสเฟอร์ฟังก์ชันของ $h(t)$ ได้ในส่วนของ $b_1 \mid b_i \in \{-\infty, \infty\}$

นี่เป็นตัวอย่างของการปรับค่าทรานสเฟอ์ฟังก์ชัน โดยการตั้งค่าของสัมประสิทธิ์ ตัวคูณ ถ่วงน้ำหนักด้วยค่าต่าง ๆ เพื่อให้ได้ เอาท์พุท ตามที่ต้องการ

จากการประมาณค่าที่ได้ยกตัวอย่างมานี้ จะเห็นว่าเราสามารถจัดค่าทรานสเฟอ์ฟังก์ชัน ในเทอมของ ดิจิตอลโคเมนได้ นั่นหมายความว่า เราสามารถทำ DSPT เข้าสู่ระบบการปรับทรานสเฟอ์ฟังก์ชัน แบบโปรแกรมได้ (PROGRAMMABLE TRANSFER FUNCTION) ดังแสดงไว้ดังรูป 2.7




รูปที่ 2.7 PROGRAMMABLE DSPT

เราสามารถที่จะวิเคราะห์ สัญญาณ เอาท์พุทได้ว่ามันมีค่าอย่างไร สำหรับ PROGRAMMABLE DSPT จากสมการข้างล่าง

$$\begin{aligned} \mathcal{F}[g(t)] &\triangleq G(s) \\ \mathcal{F}[h(t)] &\triangleq H(s) \\ \mathcal{F}[u(t)] &\triangleq U(s) \end{aligned}$$

โดยที่ $U(t) = g(t) * h(t)$

แต่ว่า $G(s)$ ถูกโยนไปยังโดเมนของ $H(s)$ จากรูป 2.8



รูป 2.8 การส่งผ่านของ ทรานสเฟอ์ฟังก์ชัน




ทำให้เราได้สมการใหม่เป็น

$$U(s) = a(s) HoG(s)$$

หรือ $U(t) = g(t)hog(t)$ | $hog(t)$ เป็นคอมโพสิทฟังก์ชันของ g ใน t .


จากสมการข้างต้น ทำให้เราทราบว่า สัญญาณเอาท์พุท นั้นจะถูกเปลี่ยน ไปตามสัญญาณอินพุท และเวลาใด ๆ ซึ่งจะทำให้เราสามารถนำไปประยุกต์ใช้งานได้กับ การส่งผ่านข้อมูล หลายความถี่แบบ แบ่งเวลา (MULTI FREQUENCY TIME DIVISION MULTIPLEX) ดังรูป 2.9



รูป 2.9 การนำ DSPT เข้าสู่ระบบ MULTIPLEX


การคำนวณและการสร้าง

ก่อนอื่นเราต้องมาจัดสภาวะการทำงานของระบบเสียก่อน ซึ่งระบบนี้จะทำงานไป
ตามรูป 3.1




รูป 3.1 สภาวะการทำงานของระบบ DSPT

ระบบ DSPT ที่ผมได้ออกแบบมานี้ เอาท์พุท $U(t)_1$, $U(t)_2$ จะทำงานไปตามช่วงของสัญญาณข้อมูลทางด้าน อินพุท ดังสมการที่ได้กล่าวไว้ในตอนต้น ๆ โดยส่วนซิงโครไนซ์ (SYNCRONIZE) จะทำหน้าที่ควบคุมให้เวลาของ $f(t-KT)$ เข้าไปยัง $h(t)$ ได้ถูกต้อง ส่วนควบคุม (CONTROL) จะให้สัญญาณ $f(t-KT)$ ไปยัง $h(t)$ ทั้ง 2 ส่วน โดยแต่ละส่วนของระบบนี้จะมีสภาวะการทำงานต่าง ๆ เป็นไปตามรูป 3.2




รูป 3.2 แสดงลักษณะสัญญาณในระบบ DSPT

- ① $x(t)$
- ② $x(t)/TK$
- ③ $x(t)$
- ④⑤ $x(t)/TK$
- ⑥ $x(t)_1, \overline{x(t)_2}$
- ⑦ $\overline{x(t)_1}, x(t)_2$
- ⑧ $x(t) \bullet h(t)_1 \mid [(x(t)_1, \overline{x(t)_2})]$
- ⑨ $x(t) \bullet h(t)_2 \mid [\overline{x(t)_1}, x(t)_2]$
- ⑩ $x(t) \bullet [(h(t)_1 + h(t)_2) (x(t)_1, \overline{x(t)_2})]$
- ⑪ $\int_0^t x(t) \bullet [(h(t)_1 + h(t)_2) (x(t)_1, \overline{x(t)_2})] dt$



รูป 3.3 วงจรแปลง คัดลอกความถี่สูง และ หิงโคโรไนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังเป็นให้คัดลอกแบบนี้ออก และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.4 อินทรมของทรานสเฟอ์ฟังก์ชันปรับค่าได้

รูป 3.4


เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี การนำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

XC1


การทดลองและผลการทดลอง

DSPT นี้สามารถให้สัญญาณออกมาทั้ง ดิจิตอลและอะนาลอก ซึ่งสามารถใช้
 ส่งเคราะห์สัญญาณที่ง่าย ๆ ไปจนถึงยากมาก ซึ่งวงจรอื่นอาจทำไม่ได้หรือได้แต่อาจต้องใช้
 เวลาและความซับซ้อนมาก การทำงานของ DSPT นี้จะทำการสังเคราะห์สัญญาณ โดยมี
 สัญญาณดิจิตอล อินพุต ป้อนเข้ามาและมันจะสังเคราะห์สัญญาณไปตามสัญญาณดิจิตอลนั้น ดังนั้น
 DSPT จึงสามารถนำไปใช้เป็นที่ดิจิตอล มอดคูเลเตอร์ได้ การปรับ $h(\omega)$ นั้นก็ไม่ยาก
 โดยการปรับค่า ความต้านทาน ปรับค่าได้ เราก็สามารถจะจัดรูปแบบของ สัญญาณ
 เอาท์พุทได้ สัญญาณ เอาท์พุทและอินพุทจะวิ่งโครโนลไปพร้อม ๆ กัน จึงไม่เกิดปัญหาความผิด
 พลาดของการแปลงสัญญาณความสัมพันธ์ของ t_x กับ t_n จะต้องเป็นไปตามสมการ


$$n t_n = t_x$$
 ดังที่ได้กล่าวไว้ในตอนต้น บทที่ 2 แล้ว ระบบจึงจะมีความ
 เสถียรภาพ สำหรับแบนด์วิธ ของระบบ DSPT นั้น สามารถกำหนดได้ด้วย อุปกรณ์ที่นำ
 มาใช้งาน และสำหรับรูปแบบของสัญญาณต่าง ๆ ของ DSPT นั้น สามารถพิจารณาได้จาก
 รูปข้างล่างนี้




รูป 4.1
อินพุทและเอาท์พุทดิจิตอล



รูป 4.2
เอาท์พุท ดิจิตอลและอะนาลอก



รูป 4.3
อินพุทและ เอาท์พุทดิจิตอล



รูป 4.4
เอาท์พุท ดิจิตอลและอะนาลอก

การประยุกต์ใช้งานของ DSPT


- เป็น มอดูเลเตอร์ สำหรับการสื่อสารข้อมูล อาทิเช่น PSK, FSK, MSK, etc.
- ใช้เป็นตัวสังเคราะห์สัญญาณ
- ใช้ทำงานร่วมกับตัวสังเคราะห์ความถี่ เป็นตัวรีเฟรชของฟิลเตอร์ต่าง ๆ ได้
- ใช้เป็นตัวกำเนิดสัญญาณ แพนทเทริน ในโทรทัศน์
- ใช้ร่วมกับเครื่องสังเคราะห์ความถี่ ทำเป็นเครื่องกำเนิดสัญญาณ วิทยุได้
- ใช้ทำตัวลดค่าของ สัญญาณข้างเคียง (SIDE LOBE REDUCTION)
- ฯลฯ

สรุปและวิจารณ์

ดังที่ได้กล่าวถึงการนำไปใช้งานของ DSPT แล้วจะเห็นได้ว่า นำไปใช้ได้กว้างขวางหลายรูปแบบด้วยกัน เพราะการที่ให้กำเนิดสัญญาณ ดิจิตอลและอะนาลอก จึงเป็นความสมบูรณ์ของระบบ และการใช้งาน ก็เป็นไปได้ง่าย เพียงเข้าใจพื้นฐานของระบบก็สามารถนำไปใช้งานได้เลย ดังนั้น กระบวนการกำเนิดสัญญาณจะไม่ใช่เรื่องยากอีกต่อไป และโดยเฉพาะอย่างยิ่ง ระบบ DSPT นี้สามารถถูก อินทิเกรต ให้เป็นไมโครชิพ (MICRO CHIP) เพียงตัวเดียวได้ เพราะวาระบบ DSPT นี้ค่อนข้างกะทัดรัด และมีความเที่ยงตรงและเสถียรภาพค่อนข้างสูง ในอนาคตเราอาจเห็น CHIP DSPT วางขายกันเกลื่อนกลาดก็ได้

สรุปและวิจารณ์

ดังที่ได้กล่าวถึงการนำไปใช้งานของ DSPT แล้วจะเห็นได้ว่า นำไปใช้ได้กว้างขวางหลายรูปแบบด้วยกัน เพราะการที่ให้กำเนิดสัญญาณ ดิจิตอลและอะนาลอก . จึงเป็นความสมบูรณ์ของระบบและการใช้งาน ก็เป็นไปได้ค่อนข้างง่าย เพียงเข้าใจพื้นฐานของระบบก็สามารถนำไปใช้งานได้เลย ดังนั้น กระบวนการกำเนิดสัญญาณจะไม่ใช่เรื่องยากอีกต่อไป และโดยเฉพาะอย่างยิ่ง ระบบ DSPT นี้สามารถถูก อินทิเกรต ให้เป็นไมโครชิป (MICRO CHIP) เพียงตัวเดียวได้ เพราะว่าการระบบ DSPT นี้ค่อนข้างกะทัดรัด และมีความเที่ยงตรงและเสถียรภาพค่อนข้างสูง ในอนาคตเราอาจจะเห็น CHIP DSPT วางขายกันเกลื่อนกลาดก็ได้



SCL4017AB



CMOS DECADE COUNTER/DIVIDER

FEATURES

- ◆ 10 Decoded Decimal Outputs
- ◆ Direct Reset
- ◆ Trigger from either Edge of Clock Input
- ◆ Carry Output for Cascading Stages
- ◆ Fully Static Operation - DC to 5MHz @ 10Vdc


DESCRIPTION

The SCL4017AB consists of a 5-stage Johnson Decade Counter and an Output Decoder. Inputs include Clock, Reset, and Clock Enable signals.

The counter has interchangeable Clock and Clock Enable lines for incrementing on either a positive-going or negative-going transition, respectively. A high Reset signal clears the counter to its zero count.

Use of the Johnson decade counter configuration permits high-speed operation, 2-input decode gating, and spike-free decoded outputs. Anti-lock gating is provided, thus assuring proper counting sequence. The 10 decoded outputs are normally low and go high only at their respective decoded time slot. Each decoded output remains high for one full clock cycle. A Carry-out (COUT) signal completes one cycle every 10 clock input cycles and is used to directly clock the succeeding counter in multi-stage applications.

This part can be used in frequency division circuits as well as decade counter or decimal decode display applications.



RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

FUNCTIONAL TRUTH TABLE
(Positive Logic)

Clock	Clock Enable	Reset	Decode Output = n
0	X	0	n
X	1	0	n
X	X	1	"0"
	0	0	n + 1
	X	0	n
X		0	n
1		0	n + 1

x = Don't Care
If n < 5 Carry = "1", Otherwise = "0"

BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units					
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.						
QUIESCENT DEVICE CURRENT	I _{DD}	5	V _{IN} =V _{SS} or V _{DD}	-	5	-	0.05	5	-	150	μA _{DC}				
		10	All valid input combinations	-	10	-	0.1	10	-	300					
		15		-	20	-	0.2	20	-	600					
OUTPUT HIGH (SOURCE) CURRENT C, D, F, H device Decoded Outputs	I _{OH}	5	V _{OH} = 4.6V	-0.05	-	-0.04	-0.3	-	-0.028	-	mA _{DC}				
			10	V _{OH} = 9.5V	-0.125	-	-0.1	-0.75	-	-0.07		-			
			15	V _{OH} = 13.5V V _{IN} =V _{SS} or V _{DD}	-0.375	-	-0.3	-2.5	-	-0.21		-			
		Carry Output	5	V _{OH} = 4.6V	-0.25	-	-0.2	-0.75	-	-0.14	-	mA _{DC}			
				10	V _{OH} = 9.5V	-0.62	-	-0.5	-1.1	-	-0.35		-		
				15	V _{OH} = 13.5V V _{IN} =V _{SS} or V _{DD}	-1.9	-	-1.5	-3.5	-	-1.1		-		
		E device Decoded Outputs	I _{OH}	5	V _{OH} = 4.6V	-0.048	-	-0.04	-0.3	-	-0.032	-	mA _{DC}		
					10	V _{OH} = 9.5V	-0.12	-	-0.1	-0.75	-	-0.08		-	
					15	V _{OH} = 13.5V V _{IN} =V _{SS} or V _{DD}	-0.36	-	-0.3	-2.5	-	-0.24		-	
				Carry Output	5	V _{OH} = 4.6V	-0.24	-	-0.2	-0.75	-	-0.16	-	mA _{DC}	
						10	V _{OH} = 9.5V	-0.6	-	-0.5	-1.1	-	-0.4		-
						15	V _{OH} = 13.5V V _{IN} =V _{SS} or V _{DD}	-1.8	-	-1.5	-3.5	-	-1.2		-
OUTPUT LOW (SINK) CURRENT C, D, F, H device Decoded Outputs	I _{OL}	5	V _{OL} = 0.4V	0.05	-	0.04	0.4	-	0.028	-	mA _{DC}				
			10	V _{OL} = 0.5V	0.125	-	0.1	1.0	-	0.07		-			
			15	V _{OL} = 1.5V V _{IN} =V _{SS} or V _{DD}	0.375	-	0.3	3.0	-	0.21		-			
		Carry Output	5	V _{OL} = 0.4V	0.25	-	0.2	0.75	-	0.14	-	mA _{DC}			
				10	V _{OL} = 0.5V	0.62	-	0.5	1.3	-	0.35		-		
				15	V _{OL} = 1.5V V _{IN} =V _{SS} or V _{DD}	1.9	-	1.5	4.0	-	1.1		-		
		E device Decoded Outputs	I _{OL}	5	V _{OL} = 0.4V	0.048	-	0.04	0.4	-	0.032	-	mA _{DC}		
					10	V _{OL} = 0.5V	0.12	-	0.1	1.0	-	0.08		-	
					15	V _{OL} = 1.5V V _{IN} =V _{SS} or V _{DD}	0.36	-	0.3	3.0	-	0.24		-	
				Carry Output	5	V _{OL} = 0.4V	0.24	-	0.2	0.75	-	0.16	-	mA _{DC}	
						10	V _{OL} = 0.5V	0.6	-	0.5	1.3	-	0.4		-
						15	V _{OL} = 1.5V V _{IN} =V _{SS} or V _{DD}	1.8	-	1.5	4.0	-	1.2		-

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.

= + 85°C for E device.

SCL4017AB


ELECTRICAL CHARACTERISTICS (Continued)

DYNAMIC CHARACTERISTICS ($C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$)


PARAMETER		V_{DD} (Vdc)	Min.	Typ.	Max.	Units	
CLOCKED OPERATION							
PROPAGATION DELAY TIME To Decoded Outputs	t_{PLH}, t_{PHL}	5	—	600	1200	ns	
		10	—	240	480		
		15	—	180	360		
	To Carry Output	t_{PLH}, t_{PHL}	5	—	500	1000	ns
			10	—	200	400	
			15	—	150	300	
OUTPUT TRANSITION TIME Decoded Outputs	t_{PLH}, t_{PHL}	5	—	250	500	ns	
		10	—	125	250		
		15	—	90	180		
	Carry Output	t_{PLH}, t_{PHL}	5	—	180	360	ns
			10	—	90	180	
			15	—	65	130	
MINIMUM CLOCK PULSE WIDTH	PW_{CL}	5	—	200	400	ns	
		10	—	100	200		
		15	—	80	160		
MAXIMUM CLOCK FREQUENCY	f_{CL}	5	1.25	2.5	—	MHz	
		10	2.5	5.0	—		
		15	3.0	6.0	—		
MAXIMUM CLOCK OR ENABLE RISE AND FALL TIME	t_{CL}, t_{CL}	5	15	—	—	μs	
		10	15	—	—		
		15	5	—	—		
MINIMUM ENABLE SETUP TIME	t_{setup}	5	—	175	350	ns	
		10	—	75	150		
		15	—	55	110		
MINIMUM ENABLE REMOVAL TIME	t_{rem}	5	—	250	500	ns	
		10	—	100	200		
		15	—	75	150		
RESET OPERATION							
PROPAGATION DELAY TIME To Decoded Outputs	t_{PLH}, t_{PHL}	5	—	500	1000	ns	
		10	—	200	400		
		15	—	140	280		
	To Carry Output	t_{PLH}	5	—	400	800	ns
			10	—	150	300	
			15	—	110	220	
MINIMUM RESET PULSE WIDTH	PW_R	5	—	150	300	ns	
		10	—	75	150		
		15	—	60	120		
RESET REMOVAL TIME	t_{rem}	5	—	250	500	ns	
		10	—	100	200		
		15	—	80	160		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC MEASUREMENT DEFINITION AND FUNCTIONAL WAVEFORMS



LOGIC DIAGRAM




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

APPLICATIONS INFORMATION

COUNTER EXPANSION


This figure shows a technique for extending the number of decoded output states for the SCL4017AB. Decoded outputs are sequential within each stage and from stage to stage, with no dead time (except propagation delay).




DIVIDE-BY-N COUNTER

When the Nth decoded output is reached (Nth clock pulse), the S-R flip-flop (constructed from the SCL4001B) generates a reset pulse which clears the SCL4017AB to its zero count. At this time, if the Nth decoded output is greater than or equal to 6, the COUT line goes high to clock the next counter section. The "0" decoded output also goes high at this time. Coincidence of the clock "low" and decoded "0" output "high" resets the S-R flip-flop to enable the SCL4017AB.

If the Nth decoded output is less than 6, the COUT line will not go high, and, therefore, cannot be used. In this case, the "0" decoded output may be used to perform the clock function for the next counter.



SCL4018B



CMOS PRESETTABLE DIVIDE-BY-N COUNTER

FEATURES


- ◆ Divide by any Number Between 2 and 10 with One External Gate
- ◆ Johnson Counter Configuration for Spike-Free Counting
- ◆ Fully Static operation - DC to 5MHz @ 10Vdc

DESCRIPTION

The SCL4018B consists of 5 Johnson Counter stages, buffered Q outputs from each stage, and counter preset control gating, Clock, Reset, Data, Preset Enable, and 5 individual Jam inputs are provided. Divide-by 10, 8, 6, 4, or 2 counter configurations can be implemented by feeding the Q5, Q4, Q3, Q2, Q1 signals, respectively, back to the Data input. Divide-by-9, 7, 5, or 3 counter configurations can be implemented by use of a single SCL4081B gate to properly gate the feedback connections to the Data input. Divide-by functions greater than 10 can be achieved by use of multiple SCL4018B units. The counter is advanced one count at the positive clock-signal transition. A high Reset signal clears the counter to an all-zero condition. A high Preset-Enable signal allows information on the Jam inputs to preset the counter. Reset and Preset gating is provided to assure the proper counting sequence.

This device is particularly useful in frequency-division and control applications.

CONNECTION DIAGRAM (all packages)



Add suffix for package:


- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A		
C, D, F, H Device		-55 to +125	°C
E Device		-40 to +85	°C

TIMING DIAGRAM



BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4066B




CMOS QUAD ANALOG SWITCH

FEATURES

- ◆ Transmission or Multiplexing of Analog or Digital Signals
- ◆ 80Ω Typical ON-Resistance for 15-Volt operation
- ◆ Switch ON-Resistance Matched to within 5Ω over 15-Volt Signal-Input Range
- ◆ ON-Resistance Flat over Full Peak-to-Peak Signal Range
- ◆ High Degree of Linearity:
 $\leq 0.5\%$ Distortion (typ) @ $f_{is} = 1\text{kHz}$,
 $V_{is} = 5V_{p-p}$, $V_{DD} - V_{SS} \geq 10V$, $R_L = 10k\Omega$
- ◆ Extremely Low OFF switch Leakage Resulting in very Low Offset Current and High Effective OFF Resistance:
 $10pA$ (typ) @ $V_{DD} \cdot V_{SS} = 10V$, $T_A = 25^\circ C$
- ◆ Extremely High Control Input Impedance (Control Circuit Isolated from Signal Circuit):
 $10^{12}\Omega$ (typ)
- ◆ Low Crosstalk between Switches:
 $-50dB$ (typ) @ $f_{is} = 0.9MHz$, $R_L = 1k\Omega$
- ◆ Matched Control-Input to Signal-Output Capacitance Reduces Output Signal Transients
- ◆ Frequency Response, Switch ON = $40MHz$ (typ)

DESCRIPTION

The SCL4066B is a Quad Bilateral Switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with the SCL4016B, but exhibits a much lower ON-resistance. In addition, the ON-resistance is relatively constant over the full input signal range. The SCL4066 consists of four independent bilateral switches. A single control signal is required per switch. Both the P and the N device in a given switch are biased ON or OFF simultaneously by the control signal. As shown below, the well of the N-channel device on each switch is either tied to the input when the switch is ON or to V_{SS} when the switch is OFF. This configuration minimizes the variation of the switch-transistor threshold



RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A		
C, D, F, H Device		-55 to +125	$^\circ C$
E Device		-40 to +25	$^\circ C$


voltage with input-signal, and thus keep the ON-resistance low over the full operating range.

The advantages over single-channel switches include peak input-signal voltage swings equal to the full supply voltage, and more constant ON-impedance over the input-signal range. For sample-and-hold applications, however, the SCL4016 is recommended.

SCHEMATIC DIAGRAM (one of four switches)



LOGIC DIAGRAM



SCL4066B




CMOS QUAD ANALOG SWITCH

FEATURES

- ◆ Transmission or Multiplexing of Analog or Digital Signals
- ◆ 80Ω Typical ON-Resistance for 15-Volt operation
- ◆ Switch ON-Resistance Matched to within 5Ω over 15-Volt Signal-Input Range
- ◆ ON-Resistance Flat over Full Peak-to-Peak Signal Range
- ◆ High Degree of Linearity:
 - ≤ 0.5% Distortion (typ) @ $f_{is} = 1\text{kHz}$, $V_{is} = 5\text{V}_{p-p}$, $V_{DD} - V_{SS} \geq 10\text{V}$, $R_L = 10\text{k}\Omega$
- ◆ Extremely Low OFF switch Leakage Resulting in very Low Offset Current and High Effective OFF Resistance:
 - 10pA (typ) @ $V_{DD} - V_{SS} = 10\text{V}$, $T_A = 25^\circ\text{C}$
- ◆ Extremely High Control Input Impedance (Control Circuit Isolated from Signal Circuit):
 - $10^{12}\Omega$ (typ)
- ◆ Low Crosstalk between Switches:
 - 50dB (typ) @ $f_{is} = 0.9\text{MHz}$, $R_L = 1\text{k}\Omega$
- ◆ Matched Control-Input to Signal-Output Capacitance Reduces Output Signal Transients
- ◆ Frequency Response, Switch ON = 40MHz (typ)

DESCRIPTION

The SCL4066B is a Quad Bilateral Switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with the SCL4016B, but exhibits a much lower ON-resistance. In addition, the ON-resistance is relatively constant over the full input signal range. The SCL4066 consists of four independent bilateral switches. A single control signal is required per switch. Both the P and the N device in a given switch are biased ON or OFF simultaneously by the control signal. As shown below, the well of the N-channel device on each switch is either tied to the input when the switch is ON or to V_{SS} when the switch is OFF. This configuration minimizes the variation of the switch-transistor threshold



RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			


voltage with input-signal, and thus keep the ON-resistance low over the full operating range.

The advantages over single-channel switches include peak input-signal voltage swings equal to the full supply voltage, and more constant ON-impedance over the input-signal range. For sample-and-hold applications, however, the SCL4016 is recommended.

SCHEMATIC DIAGRAM (one of four switches)



LOGIC DIAGRAM



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS^{1, 2}

PARAMETER	CONDITIONS	V _{SS} (V _{dcl})	V _{DD} (V _{dcl})	T _{LOW} ²		25°C			T _{HIGH} ²		Units	
				Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
QUIESCENT DEVICE CURRENT	I _{DD} V _{IN} = V _{SS} or V _{DD} All valid input combinations	0	5	-	0.05	-	0.0005	0.05	-	1.5	μA _{dcl}	
		0	10	-	0.1	-	0.001	0.1	-	3.0		
		0	15	-	0.2	-	0.002	0.2	-	6.0		
MINIMUM INPUT HIGH VOLTAGE (Control Input)	V _{IH} V _{IS} = V _{SS} V _{OS} = V _{DD} I _{OS} = 10μA	0	5	-	4.0	-	2.75	4.0	-	4.0	V _{dcl}	
		0	10	-	8.0	-	5.5	8.0	-	8.0		
		0	15	-	12.0	-	8.25	12.0	-	12.0		
MAXIMUM INPUT LOW VOLTAGE (Control Input)	V _{IL} V _{IS} = V _{SS} V _{OS} = V _{DD} I _{OS} = 10μA	0	5	1.0	-	1.0	2.25	-	1.0	-	V _{dcl}	
		0	10	2.0	-	2.0	4.5	-	2.0	-		
		0	15	3.0	-	3.0	6.75	-	3.0	-		
SWITCH INPUT/OUTPUT LEAKAGE	I _{OFF} V _C = V _{SS} V _{IS} = ±7.5V _{dcl}	-7.5	+7.5	-	±100	-	±0.01	±100	-	±200	nA _{dcl}	
ON RESISTANCE C, D, F, H device	R _{ON} V _C = V _{DD} V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	-7.5	+7.5	-	220	-	80	280	-	320	Ω	
		0	+15	-	-	-	-	-	-	-		
		-5	+5	-	310	-	120	400	-	550		
	E device	R _{ON} V _C = V _{DD} V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	0	+10	-	2000	-	270	2500	-	3500	Ω
			-2.5	+2.5	-	-	-	-	-	-	-	
			0	+5	-	-	-	-	-	-	-	
	ON RESISTANCE MATCH (Same package)	ΔR _{ON} V _C = V _{DD} V _{SS} < V _{IS} < V _{DD} R _L = 10kΩ	-7.5	+7.5	-	-	-	5	-	-	-	Ω
			0	+15	-	-	-	-	-	-	-	
			-5	+5	-	-	-	10	-	-	-	
		-2.5	+2.5	-	-	-	10	-	-	-	Ω	
		0	+5	-	-	-	-	-	-	-		

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications"

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device

T_{HIGH} = +125°C for C, D, F, H device.


= + 85°C for E device.

³ This device has been designed for balanced output drive current specifications. Consult Family Specifications.


ELECTRICAL CHARACTERISTICS (Continued)

DYNAMIC CHARACTERISTICS ($C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$)


PARAMETER	CONDITIONS	V_{SS} (Vdc)	V_{DD} (Vdc)	Min.	Typ.	Max.	Units
SIGNAL INPUTS (V_{i1}) AND OUTPUTS (V_{o1})							
PROPAGATION DELAY TIME	t_{PLH} , t_{PHL}	$V_c = V_{DD}$ $V_m = \text{Square Wave}$ $R_L = 10\text{k}\Omega$	0	5	–	20	ns
Signal Input to Signal Output			0	10	–	10	
			0	15	–	7.5	
BANDWIDTH (-3dB) (Sine Wave)	BW	$V_c = V_{DD}$ $V_m = 5V_{p-p}$ centered @ 0.0Vdc	R_L 1k Ω 10k Ω 100k Ω 1M Ω	-5	+5	–	MHz
						54	
						40	
						38	
						37	
INSERTION LOSS ($= 20 \log_{10} \frac{V_{o1}}{V_m}$)		$V_c = V_{DD}$ $V_m = 5V_{p-p}$ centered @ 0.0Vdc	R_L 1k Ω 10k Ω 100k Ω 1M Ω	-5	+5	–	dB
						2.3	
						0.2	
						0.1	
						0.05	
SIGNAL DISTORTION (Sine Wave)		$V_c = V_{DD}$ $V_m = 5V_{p-p}$ centered @ 0.0Vdc $f_m = 1.0\text{kHz}$ $R_L = 10\text{k}\Omega$		-5	+5	–	%
						0.16	
FEEDTHROUGH (-50dB)		$V_c = V_{SS}$ $V_m = 5V_{p-p}$ centered @ 0.0Vdc	R_L 1k Ω 10k Ω 100k Ω 1M Ω	-5	+5	–	kHz
						1250	
						140	
						18	
						2	
CROSSTALK (-50dB) Between two switches		$V_c(A) = V_{DD}$ $V_c(B) = V_{SS}$ $V_m(A) = 5V_{p-p}$ centered @ 0.0Vdc $R_L = 10\text{k}\Omega$		-5	+5	–	MHz
						0.9	
CAPACITANCE							
Input	C_m					8	pF
Output	C_{os}	$V_c = V_{SS}$		-5	+5	–	pF
Feedthrough	C_{os}					0.5	pF
CONTROL INPUT (V_C)							
PROPAGATION DELAY TIME Turn on	t_{PC}	$V_{SS} < V_m < V_{DD}$ $R_L = 10\text{k}\Omega$	0	5	–	60	ns
			0	10	–	25	
			0	15	–	20	
MAXIMUM INPUT FREQUENCY	f_c	$V_{SS} < V_m < V_{DD}$ $R_L = 1.0\text{k}\Omega$	0	5	–	5	MHz
			0	10	–	10	
			0	15	–	12	
CROSSTALK (To signal port)		$V_c = \text{Square Wave}$ $R_L = 10\text{k}\Omega$ $R_m = 1.0\text{k}\Omega$					mV
			0	5	–	30	
			0	10	–	50	
			0	15	–	100	




Typical channel ON resistance vs. signal voltage for three values of supply voltage (V_{DD}-V_{SS})




Typical ON characteristics for 1 of 4 channels.




Typ. switch frequency response - switch "ON"



Typ. feedthru vs. freq. - switch "OFF"



Typ. crosstalk between switch circuits in the same package




Test circuit, crosstalk-control input to signal output


SPECIAL CONSIDERATIONS – SCL4066B

1. In applications where separate power sources are used to drive V_{DD} and the signal inputs, the V_{DD} current capability should exceed V_{DD}/R_L (R_L = effective external load of the 4 SCL4066B bilateral switches). This provision avoids any permanent current flow or clamp action on the V_{DD} supply when power is applied or removed from SCL4066B.
2. In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To avoid drawing V_{DD} current when switch current flows into terminals 1, 4, 8, or 11, the voltage drop across the bidirectional switch must not exceed 0.8 volt (calculated from R_{ON} values shown). No V_{DD} current will flow through R_L if the switch current flows into terminals 2, 3, 9, or 10. Failure to observe this condition may result in distortion of the signal.

APPLICATIONS INFORMATION



Basic Switch Functions using the SCL4066B



Active Low Pass Filter with Digitally Selected Break Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5400/7400 Quadruple 2-Input Positive-NAND Gate

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package C P M CF	Device Type	Package C P M CF	Device Type	Package C P M CF	Device Type	Package C P M CF	Device Type	Package C P M CF
T.I.	SN5420	14-Pin DIP	SN5420	14-Pin DIP	SN7420	14-Pin DIP	SN5420	14-Pin DIP	SN7420	14-Pin DIP
FAIRCHILD	F01450	14-Pin DIP	F01450	14-Pin DIP	F01450	14-Pin DIP	F01450	14-Pin DIP	F01450	14-Pin DIP
MOTOROLA	MC1450	14-Pin DIP	MC1450	14-Pin DIP	MC1450	14-Pin DIP	MC1450	14-Pin DIP	MC1450	14-Pin DIP
N.S.C.	DM7450	14-Pin DIP	DM7450	14-Pin DIP	DM7450	14-Pin DIP	DM7450	14-Pin DIP	DM7450	14-Pin DIP
PHILIPS	47450	14-Pin DIP	47450	14-Pin DIP	47450	14-Pin DIP	47450	14-Pin DIP	47450	14-Pin DIP
SIGNETICS	SN7450	14-Pin DIP	SN7450	14-Pin DIP	SN7450	14-Pin DIP	SN7450	14-Pin DIP	SN7450	14-Pin DIP
SIEMENS										
FUJITSU										
HTAO										
MITSUBISHI	M5330	14-Pin DIP	M5330	14-Pin DIP	M5330	14-Pin DIP	M5330	14-Pin DIP	M5330	14-Pin DIP
NEC	μP8250	14-Pin DIP	μP8250	14-Pin DIP	μP8250	14-Pin DIP	μP8250	14-Pin DIP	μP8250	14-Pin DIP
TOSHIBA										

Electrical Characteristics SN54LS00 SN74LS00

absolute maximum ratings over operating free air temperature range



Symbol	Value	Symbol	Value
V _{CC}	5.0 V	V _{OL}	0.5 V
V _{CE}	5.0 V	V _{OH}	2.0 V
I _{CC}	10 mA	I _{OL}	40 mA
I _{OE}	10 mA	I _{OS}	40 mA

recommended operating conditions

Symbol	SN54LS00	SN74LS00	Unit
V _{CC}	5.0	5.0	V
V _{OL}	0.5	0.5	V
V _{OH}	2.0	2.0	V
I _{CC}	10	10	mA
I _{OL}	40	40	mA

Electrical Characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS*	MIN	TYP	MAX	UNIT
V _{OL} Low-level output voltage	V _{CC} = 5.0 V, I _{OL} = 4.0 mA	0.2	0.4	0.5	V
V _{OH} High-level output voltage	V _{CC} = 5.0 V, I _{OH} = -4.0 mA	2.0	2.7	3.0	V
I _{CC} Supply current	V _{CC} = 5.0 V, I _{OL} = 4.0 mA, I _{OH} = -4.0 mA	0	10	20	mA
I _{OL} Output current (low)	V _{CC} = 5.0 V, V _{OL} = 0.5 V	0	10	40	mA
I _{OH} Output current (high)	V _{CC} = 5.0 V, V _{OH} = 2.0 V	0	10	40	mA
t _{PLH} Propagation delay time (high-to-low)	V _{CC} = 5.0 V, T _A = 25°C	9	15	18	ns
t _{PLL} Propagation delay time (low-to-high)	V _{CC} = 5.0 V, T _A = 25°C	10	15	18	ns



*T_A = 25°C unless otherwise specified. All values are typical values. All values are minimum values unless otherwise specified. All values are maximum values unless otherwise specified. All values are typical values unless otherwise specified. All values are minimum values unless otherwise specified. All values are maximum values unless otherwise specified.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ความสำเร็จที่ข้าพเจ้าได้รับในการทำวิทยานิพนธ์นี้ นั้น ข้าพเจ้าต้องขอขอบพระคุณท่าน อาจารย์ ดร.ร.กนก เจษจิระพงศ์เวช ที่ได้ให้ความช่วยเหลือทั้งในด้านคำปรึกษาและเชื้ออำนาจในด้านวัสดุอุปกรณ์ จนกระทั่งสำเร็จด้วยดี ข้าพเจ้าจึงขอขอบพระคุณท่านไว้ ณ. ที่นี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. F. Amoroso, "The bandwidth of digital data signal", IEEE - Communication magazine, Vol. 18, 1980, pp. 13 - 24.
2. E.T. Powner, D.H.Green and A.T.Taylor, "Digital Waveform synthesis", IEEE Communication magazine, Vol. 17, 1982, pp. 14 - 22.
3. A.R. Sudal, "Optimization of binary transversal filter", IEEE Trans. or communication, Vol. Com - 31, No. 3, 1983, pp. 836 - 838.
4. B.P. Lathi, "Modern digital and analog communication system", Rinehart & Winston, 707 p. 1983.