

ปีการศึกษา 2532  
เครื่อง โทรศัพท์เคลื่อนที่  
( Cellular Mobile Telephone )

- โดย
- |                |                 |        |
|----------------|-----------------|--------|
| 1. นายครรชิต   | วิวรรณเจตต์     | 291017 |
| 2. นายจตุพร    | ไพจิตรประภากรณ์ | 291028 |
| 3. นายชัยวัฒน์ | สุคนธ์ศิริพร    | 291048 |

อาจารย์ที่ปรึกษา  
รศ. ถวิล พึ่งมา



ปริญญาโทการศึกษา 2532

ภาควิชา วิศวกรรมโทรคมนาคม

คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง  
วิทยาเขตวิศวกรรมโทรคมนาคม

ผู้จัดทำ :

- 1. น.เศรษฐศิลป์      วิวรรณจิตต์      291017
- 2. น.เศรษฐพร      ไพจิตรประภาภรณ์      291028
- 3. น.เกียรติวัฒน์      สุกนาศิวพร      291048

.....  
 ( รศ.ถวัลย์ นีมา )      อาจารย์ที่ปรึกษา



## เครื่อง โทรศัพท์เคลื่อนที่

ครรรชิต    วิวรรณจิตต์  
จตุพร    ไพจิตรประภาภรณ์  
ชัยวัฒน์    สุคนธ์ศิริพร  
รศ. ถวิล    พึ่งมา    อาจารย์ที่ปรึกษา

### บทคัดย่อ

ปฏิญานีเพรชฉบับนี้จะเสนอการพัฒนาเครื่อง โทรศัพท์เคลื่อนที่ ที่ใช้งานกันอยู่ภายในระบบ " NMT " (Nordic Mobile Telephon System) โดยจะทำการพัฒนามุ่งเน้นในส่วนของการควบคุมการทำงาน (Control Unit) ภายในเครื่อง โทรศัพท์เคลื่อนที่ ภายในโครงการจะนำเอา MCS-8051 ซึ่งเกิ้ลชิป มาใช้ในการพัฒนาเป็นส่วนควบคุมการทำงาน และโปรแกรมคำสั่ง ในการควบคุมก็จะใช้ลักษณะคำสั่งของ MCS-8051 ทั้งหมด ส่วนการแสดงผลการรับรู้ข้อมูลจากเครื่อง โทรศัพท์เคลื่อนที่ เพื่อนำไปประมวลผลที่ MCS-8051 จะแสดงให้เห็นบนจอคอมพิวเตอร์

## Cellular Mobile Telephone System

Khanchit                      Wiwattanajit  
Chatuporn                     Faijitprapaporn  
Chaiwat                        sukonthasiriporn

Associate Professor Tawil Paungma Advisor  
1989

### Abstract

This project presents development of cellular mobile telephone in " NMT " (Nordic Mobile Telephone system). Aim of the project is trying to use MCS-51 in the control unit of the cellular mobile telephone. The data from handset will be detected by the control unit and displayed on computer.

## สารบัญ

	หน้า	
บทที่ 1	บทนำ	1
บทที่ 2	หลักการของระบบโทรศัพท์เคลื่อนที่	2
	2.1 ลักษณะของระบบโทรศัพท์เคลื่อนที่แบบวงฝัง	2
	2.2 ส่วนประกอบที่สำคัญของระบบโทรศัพท์เคลื่อนที่	3
	2.2.1 ขุมสายโทรศัพท์เคลื่อนที่	5
	2.2.2 สถานีฐาน	6
	2.2.3 เครื่องโทรศัพท์เคลื่อนที่	8
	2.3 หลักการของระบบสัญญาณ	11
	2.4 การโรมมิ่งอินเตอติง	13
	2.5 การเปลี่ยนมือ	16
	2.6 ลักษณะการต่อเข้าและการต่อออก ของเครื่องโทรศัพท์เคลื่อนที่	19
บทที่ 3	การออกแบบและการสร้าง	21
บทที่ 4	การทดลองและผลการทดลอง	28
บทที่ 5	บทวิจารณ์และสรุป	38
ภาคผนวก		
กิตติกรรมประกาศ		
หนังสืออ้างอิง		

## บทที่ 1 บทนำ

เนื่องจากธุรกิจในปัจจุบัน การติดต่อสื่อสารเป็นสิ่งจำเป็นอย่างยิ่ง ระบบโทรศัพท์ธรรมดาที่ใช้กันอยู่ในปัจจุบันนี้ ไม่อาจที่จะตอบสนองความต้องการการใช้งานที่สะดวกและรวดเร็วได้ จึงได้มีการคิดค้นระบบโทรศัพท์ขึ้นมา เพื่อตอบสนองความต้องการเหล่านี้ โดยสามารถนำติดตัว หรือติดตั้งใช้งานในรถยนต์ ทำให้การใช้งานเป็นไปได้อย่างสะดวก และทุกหนทุกแห่งในพื้นที่บริการ ระบบโทรศัพท์แบบนี้ เราเรียกว่า ระบบโทรศัพท์เคลื่อนที่แบบวงผึ้ง (Cellular Mobile Telephone System) ซึ่งอาศัยหลักการ การสื่อสารด้วยคลื่นวิทยุแทนการใช้สายอย่างในระบบโทรศัพท์ธรรมดา

สำหรับในประเทศไทย องค์การโทรศัพท์ฯ ได้นำเอาระบบ NMT (Nordic Mobile Telephone System) มาใช้งาน โดยกลุ่มประเทศในแถบสแกนดิเนเวียคือ เดนมาร์ค ฟินแลนด์ สวีเดน และนอร์เวย์ เป็นผู้ร่วมกันพัฒนาขึ้น ส่วนการสื่อสารแห่งประเทศไทยจะใช้ระบบ AMPS (Advance Mobile Phone System) ซึ่งถูกพัฒนาขึ้นโดย เบลล์แล็บในประเทศสหรัฐอเมริกา ข้อแตกต่างที่สำคัญของทั้งสองระบบก็คือ ความถี่ที่นำมาใช้งาน โดยระบบ NMT จะใช้งานในย่านความถี่ 420-490 เมกกะเฮิร์ต ส่วนระบบ AMPS จะใช้งานในย่านความถี่ 800 เมกกะเฮิร์ต

พื้นฐานการบริการของระบบโทรศัพท์เคลื่อนที่

1. ระบบโทรศัพท์เคลื่อนที่สามารถรับการติดต่อเข้า และทำการติดต่อออกได้อัตโนมัติ
2. เครื่องโทรศัพท์เคลื่อนที่ สามารถเคลื่อนที่ได้อย่างอิสระภายในพื้นที่บริการ และการติดต่อจะสามารถเกิดขึ้นได้ไม่ว่าเครื่องโทรศัพท์เคลื่อนที่จะอยู่ที่สถานี่ฐานใด โดยระบบจะทำการค้นหาเครื่องโทรศัพท์เคลื่อนที่เองอย่างอัตโนมัติ

3. เครื่องโทรศัพท์เคลื่อนที่ ต้องสามารถติดต่อกับ เครื่องโทรศัพท์เคลื่อนที่ด้วยกัน และโทรศัพท์ธรรมดาทั่วไป ภายในพื้นที่ที่อยู่ในเครือข่าย (Network) ระบบโทรศัพท์ได้

4. เครื่องโทรศัพท์เคลื่อนที่ จะต้องมิลักษณะการใช้งานเช่นเดียวกับโทรศัพท์ทั่วไป

5. ระบบโทรศัพท์เคลื่อนที่จะมีความสามารถในการป้องกันการดักรับจากผู้อื่นได้

6. ระบบโทรศัพท์เคลื่อนที่ ยังสามารถให้บริการพิเศษอื่นๆได้ เช่นเดียวกับโทรศัพท์

ธรรมดา

7. การคิดค่าบริการการติดต่อออกของ เครื่องโทรศัพท์เคลื่อนที่ จะมีราคาเท่ากันหมดภายในพื้นที่บริการ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2-หลักการของระบบโทรศัพท์เคลื่อนที่

### 2.1 ลักษณะของระบบโทรศัพท์เคลื่อนที่แบบรวมฝั่ง

การใช้งานในระบบวิทยุเคลื่อนที่ (Mobile radio) แบบเก่า จะพยายามทำให้สถานีฐานแต่ละสถานี ครอบคลุมพื้นที่การบริการให้ได้มากที่สุด เพื่อลดค่าใช้จ่ายในการลงทุนให้ถูกที่สุด แต่เนื่องจากความสามารถในการให้บริการขึ้นกับจำนวนช่องสัญญาณที่ใช้งาน ซึ่งมีจำนวนจำกัด ดังนั้นวิทยุเคลื่อนที่ในระบบเก่าจึงมีความสามารถในการให้บริการที่มีประสิทธิภาพต่ำ

ในระบบรวมฝั่งได้แก้ไขข้อบกพร่องของระบบเก่าโดยอาศัยหลักการที่ว่า ช่องสัญญาณหนึ่งช่องจะถูกนำไปใช้งานมากกว่าหนึ่งครั้ง (reuse frequency) อธิบายได้ดังรูปที่ 1



รูปที่ 1 แสดงระบบรวมฝั่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยการแบ่งช่องสัญญาณที่ใช้งานออกเป็น 7 กลุ่ม ที่แตกต่างกันคือ A,B,C,D,E,F และ G พร้อมทั้งการลดขนาดของพื้นที่ที่ครอบคลุมในแต่ละสถานีฐานออกเป็นพื้นที่เล็ก เรียกว่า เซล (Cell) แต่ละเซลล์ก็จะมีหนึ่งกลุ่มความถี่สำหรับใช้งาน เซลที่อยู่ติดกันหรือใกล้เคียงกันจะไม่ใช้กลุ่มความถี่เดียวกัน เพื่อป้องกันปัญหาของการแทรกสอด จากรูปที่ 1 จะพบว่าความถี่ของกลุ่ม A จะถูกใช้ซ้ำถึง 3 ครั้ง และทุกๆกลุ่มความถี่ก็มีลักษณะเช่นเดียวกัน ดังนั้นจำนวนของช่องสัญญาณก็จะเพิ่มขึ้น ประสิทธิภาพของการให้บริการก็จะเพิ่มขึ้น

## 2.2 ส่วนประกอบที่สำคัญของระบบ โทรศัพท์เคลื่อนที่


ระบบโทรศัพท์เคลื่อนที่จะประกอบด้วยส่วนสำคัญ 3 ส่วนคือ (ดูรูปที่ 2 ประกอบ)

- 2.2.1 ชุมสายโทรศัพท์เคลื่อนที่ (Mobile Telephone Exchange ; MTX)
- 2.2.2 สถานีฐาน (Base Station ; BS)
- 2.2.3 เครื่องโทรศัพท์เคลื่อนที่ (Mobile Station ; MS)



รูปที่ 2 แสดงลักษณะของระบบ โทรศัพท์เคลื่อนที่

จากส่วนประกอบทั้งสามส่วน ในระบบโทรศัพท์เคลื่อนที่ จะทำให้เกิดพื้นที่บริการ (Service Area ; SA) โดยชุมสายโทรศัพท์เคลื่อนที่ 1 ชุมสายจะครอบคลุมพื้นที่บริการหนึ่งพื้นที่ ในหนึ่งพื้นที่บริการจะถูกแบ่งย่อยออกเป็นพื้นที่เล็กๆได้ถึง 16 พื้นที่ ซึ่งเรียกว่า พื้นที่ติดต่อ (Traffic Area ; TA) และในพื้นที่ติดต่อก็จะถูกแบ่งออกเป็นเซลล์เล็กๆได้ ตั้งแต่ 1-64 เซลล์ ดังนั้นพื้นที่บริการ 1 พื้นที่สามารถมีจำนวนเซลล์ได้มากถึง 1024 เซลล์ (ดูรูปที่ 3 ประกอบ)



รูปที่ 3 แสดง โครงข่ายของระบบโทรศัพท์เคลื่อนที่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สถานีฐาน 1 สถานีจะสามารถครอบคลุมเซลล์ได้ตั้งแต่ 1-6 เซลล์ โดยที่จำนวนเซลล์จะขึ้นอยู่กับความหนาแน่นของการใช้บริการว่ามากน้อยเพียงใด พื้นที่ที่มีการใช้บริการมาก เซลล์จะมีขนาดเล็กและมีจำนวนเซลล์มาก เพื่อเพิ่มจำนวนช่องสัญญาณให้เพียงพอต่อความต้องการของการใช้บริการ

### 2.2.1 ชุมสายโทรศัพท์เคลื่อนที่

ชุมสายโทรศัพท์เคลื่อนที่ มีหน้าที่เช่นเดียวกับชุมสายโทรศัพท์ทั่วไป โดยทำหน้าที่เป็นส่วนสำคัญที่ทำให้การติดต่อ ระหว่างโทรศัพท์ธรรมดาทั่วๆไปกับโทรศัพท์เคลื่อนที่ เกิดขึ้นได้ ดังนั้นชุมสายโทรศัพท์เคลื่อนที่ จะต้องมีการตรวจสอบตำแหน่งของ โทรศัพท์เคลื่อนที่ว่าอยู่ในพื้นที่ติดต่อใดอยู่ตลอดเวลา เพื่อให้สามารถค้นหาโทรศัพท์เคลื่อนที่ได้เมื่อมีการติดต่อเกิดขึ้น องค์ประกอบพื้นฐานที่สำคัญของชุมสายโทรศัพท์เคลื่อนที่ คือ (ดูรูปที่ 4)

- ดิจิตอลกรุปสวิตช์ (Digital Group Switch)
- วงจรโมเด็ม (Modem Circuit)
- ส่วนควบคุมการทำงาน ซึ่งประกอบด้วยเซ็นทรัลโปรเซสเซอร์ (Central Processor ; CP) และ รีจิ้นัลโปรเซสเซอร์ (Regional Processor ; RP)




รูปที่ 4 แสดงส่วนประกอบพื้นฐานของชุมสายโทรศัพท์เคลื่อนที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดิจิทัลกราฟสวิทช์จะทำหน้าที่เชื่อมต่อเสียงสนทนาระหว่างโทรศัพท์เคลื่อนที่กับโทรศัพท์ทั่วไป โดยจะทำงานตามคำสั่งที่ได้รับมาจากส่วนควบคุม ในส่วนของการควบคุมก็จะดำเนินการเกี่ยวกับระบบสัญญาณทั้งหมด เช่น สัญญาณแสดงผู้เรียก การรับรู้ข้อมูลหมายเลขของผู้เรียก การตัดสินใจเกี่ยวกับเส้นทางการติดต่อ เป็นต้น สำหรับวงจร โมเด็มจะทำหน้าที่เปลี่ยนสัญญาณระหว่างดิจิทัลกับอนาล็อก เพื่อใช้ในการเชื่อมต่อ (Handle) ระบบสัญญาณระหว่างชุมสายโทรศัพท์เคลื่อนที่กับสถานีฐาน หรือระหว่างชุมสายโทรศัพท์เคลื่อนที่กับโทรศัพท์เคลื่อนที่

### 2.2.2 สถานีฐาน

การทำงานของสถานีฐานเปรียบเสมือนกับสถานีถ่ายทอด โดยจะนำคำสั่งและเสียงสนทนาที่ส่งมาจากชุมสายโทรศัพท์เคลื่อนที่มอดูเลต (Modulate) แล้วส่งออกไปในรูปของคลื่นวิทยุไปยัง โทรศัพท์เคลื่อนที่ และในทางกลับกันก็จะรับคลื่นวิทยุที่ส่งมาจาก โทรศัพท์เคลื่อนที่มาทำการดีมอดูเลต (Demodulate) แล้วทำการส่ง ไปยังชุมสายโทรศัพท์เคลื่อนที่ต่อไป



รูปที่ 5 แสดงสถานีฐาน

สถานีฐานประกอบด้วยส่วนที่สำคัญคือ (ดูรูปที่ 5 ประกอบ)

1. ส่วนตรวจสอบความแรงของสัญญาณ (Supervisory Unit ; SU) จะทำหน้าที่ผลิตสัญญาณทดสอบความแรงของสัญญาณที่เรียกว่า สัญญาณซูเปอร์ไวท์เซอร์รี่ (Supervisory signal) หรือ สัญญาณ  $\mathcal{S}$  ( $\mathcal{S}$  Signal) โดยการทำงานทั้งหมดจะถูกควบคุมด้วยส่วนควบคุมสัญญาณ  $\mathcal{S}$  นี้จะถูกผสมเข้าไปกับเสียงสนทนาเมื่อมีการติดต่อเกิดขึ้น โดยเริ่มต้นส่งจากสถานีฐานไปยังโทรศัพท์เคลื่อนที่ จากนั้นโทรศัพท์เคลื่อนที่ก็จะแยกสัญญาณ  $\mathcal{S}$  ออกจากเสียงสนทนา แล้วส่งกลับไปยังสถานีฐานเข้าสู่หน่วยควบคุม ระดับความแรงของสัญญาณ  $\mathcal{S}$  จะถูกวัดและเปรียบเทียบกับระดับของ อัตราสัญญาณต่อสัญญาณรบกวน (Signal to Noise Ratio ; S/N) ถ้าผลของการเปรียบเทียบมีค่าต่ำกว่าค่ามาตรฐานที่กำหนด หน่วยควบคุมจะส่งสัญญาณแจ้งไปยังชุมสายโทรศัพท์เคลื่อนที่ จากนั้นชุมสายโทรศัพท์เคลื่อนที่จะค้นหาช่องติดต่อใหม่ ซึ่งขบวนการนี้เรียกว่า การเปลี่ยนมือ (Hand-Off) รายละเอียดอยู่ในหัวข้อ 2.5

2. หน่วยควบคุม (Control Unit ; CU) จะควบคุมการทำงานของเครื่องรับเครื่องส่ง ส่วนตรวจสอบความแรงของสัญญาณ โดยรับคำสั่งจากชุมสายโทรศัพท์เคลื่อนที่และนำมาถอดรหัสด้วยไมโครโปรเซสเซอร์ คำสั่งสำคัญที่ส่งมาจากชุมสายโทรศัพท์เคลื่อนที่ เมื่อใช้ในการควบคุมการทำงานของสถานีฐานมีดังนี้คือ

- การกำหนดช่องสัญญาณต่างๆ
- การเริ่มต้นและหยุดการทำงานของเครื่องส่ง
- การเริ่มต้นและหยุดการส่งสัญญาณ  $\mathcal{S}$
- การดำเนินการตรวจสอบความแรงของสัญญาณ และเช็คเส้นทางการติดต่อ

3. ส่วนเครื่องรับสัญญาณทดสอบความแรง (Signal Strength Receiver) จะทำหน้าที่รับสัญญาณ  $\mathcal{S}$  เพื่อส่งให้ส่วนตรวจสอบสัญญาณ  $\mathcal{S}$

4. เครื่องรับ (Receiver) และ เครื่องส่ง (Transmitter)
5. ตัวแยกสัญญาณภาครับ (Receiver Multicoupler)
6. ตัวรวมสัญญาณภาคส่ง (Transmitter Combiner)
7. ตัวฟิลเตอร์ (Duplex Filter)

เนื่องจากในแต่ละสถานีฐานประกอบด้วยช่องสัญญาณจำนวนมาก ซึ่งแต่ละช่องสัญญาณจะมีความถี่ที่แตกต่างกันออกไป ทำให้ต้องใช้เสาอากาศเท่ากับจำนวนของช่องสัญญาณ จึงทำให้เกิดความสิ้นเปลืองมาก ดังนั้นจึงได้มีการออกแบบตัวรวมสัญญาณภาคส่ง และตัวแยกสัญญาณภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขึ้นมา โดยมีจุดประสงค์ เพื่อที่จะใช้เสาอากาศเพียงตัวเดียวสำหรับทุกช่วงสัญญาณ สำหรับ ดูเพล็กซ์ฟิลเตอร์ (Duplex Filter) จะทำหน้าที่แยกการทำงานระหว่างเครื่องรับและเครื่องส่ง ออกจากกัน

8. ระบบสายอากาศ (Antenna System) ที่ใช้งานกันอยู่ในปัจจุบันมีอยู่ 2 แบบคือ สายอากาศแบบมีทิศทาง (Directional Antenna) และ สายอากาศแบบมีทิศทาง (Omnidirection Antenna)

### 2.2.3 เครื่องโทรศัพท์เคลื่อนที่

เครื่องโทรศัพท์เคลื่อนที่ที่สามารถแบ่งหน้าที่ออกเป็น 3 หน่วยที่สำคัญดังนี้ คือ ( ดูรูปที่ 6 ประกอบ )

1. หน่วยเครื่องรับ-เครื่องส่ง (Transceiver Unit) และสายอากาศ
2. โอเปอเรชันเรชั่นคอนโทรลยูนิต (Operation Control Unit)
3. ลอจิกแอนด์คอนโทรลยูนิต (Logic and Control Unit)



รูปที่ 6 แสดงบล็อกไดอะแกรมของ เครื่อง โทรศัพท์ เคลื่อนที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



-- ส่วนของเครื่องรับ-เครื่องส่งจะทำหน้าที่เกี่ยวกับ การรับ/ส่งสัญญาณเสียงและสัญญาณข้อมูล โดยทำการส่งสัญญาณผ่านไปในช่วงความถี่วิทยุ ซึ่งจะประกอบด้วยย่านความถี่ต่ำ (lower frequency) ใช้ในการส่ง และย่านความถี่สูง (upper frequency) ใช้ในการรับ จึงเป็นการใช้งานแบบดูเพล็กซ์ สัญญาณที่รับได้จะมี 2 ชนิดคือ สัญญาณเสียงและสัญญาณข้อมูล โดยถ้าเป็นสัญญาณเสียงก็จะถูกส่ง ไปให้กับส่วนควบคุมการทำงาน แต่ถ้าเป็นสัญญาณข้อมูลจะถูกส่ง ไปให้ส่วนควบคุมลอจิกเพื่อทำการถอดรหัสและทำตามคำสั่งที่รับเข้ามา สายอากาศที่ใช้งานจะมีความถี่ในช่วง 380 - 512 เมกะเฮิร์ต

ส่วนของโอเปอเรชันคอนโทรลยูนิิต จะเป็นตัวติดต่อระหว่างผู้ใช้กับระบบ ซึ่งจะประกอบด้วย

- สวิตช์ปิด-เปิด (on/off switch) เป็นสวิตช์ที่ใช้ในการปิด-เปิดเครื่องโทรศัพท์เคลื่อนที่

- แอนเซต (hand set) แอนเซตจะประกอบด้วยส่วนไมโครคอมพิวเตอร์สำหรับรับข้อมูลจากแป้นกดของแอนเซต และทำหน้าที่ติดต่อกับไมโครคอมพิวเตอร์ของ ลอจิกแอนด์คอนโทรลยูนิิต และยังแสดงข้อมูลต่างๆบนจอภาพ ซึ่งเป็น LED

- โมดแอนฟรี (hand free mode) เครื่องโทรศัพท์เคลื่อนที่ทุกเครื่อง จะต้องมีปุ่มกดโมดแอนฟรี คือ สามารถจะสนทนาโดยไม่ต้องยกหูขึ้น

- ตัวปรับความดัง/ค่อยของเสียง (volume control) โดยจะมีช่วงการปรับตั้งแต่ +15 dB ถึง -10 dB เมื่อเทียบกับระดับเสียงปกติ

- ฮุคสวิตช์ (switch hook) เป็นตัวแสดงให้ส่วนควบคุมทราบว่าขณะนี้เครื่องอยู่ในภาวะ เปิด/ปิด (on/off hook)

- ปุ่มกด จะประกอบด้วย 12 ปุ่ม โดย 10 ปุ่มเป็นหมายเลขที่ใช้ส่งสัญญาณ (0, 1, ..., 9) ส่วนปุ่ม \* และ # ใช้ในการบริการอื่นๆ

- หน่วยความจำที่เก็บหมายเลข (dialed digits memory) หน่วยความจำนี้จะทำการเก็บหมายเลขที่ผู้ใช้ทำการกด ซึ่งจะสามารถเก็บได้อย่างมาก 16 ดิจิต แต่จอภาพจะแสดงที่ละ 8 ดิจิต

- สัญญาณกระดิ่ง (ringing signal) สัญญาณนี้จะดังติดต่อกันเป็นเวลา 1 วินาที เพื่อแจ้งให้ผู้ใช้ทราบว่าขณะนี้ได้มีการเรียกเข้า การสร้างสัญญาณกระดิ่งจะเกิดขึ้นเมื่อได้รับคำสั่งจากส่วนควบคุมลอจิก ซึ่งก็รับต่อมาจาก MTX อีกทีหนึ่ง

- มาวิ่งขึ้น (Multifunction alarm) เป็นสัญญาณเสียงที่ดังขึ้นเพื่อแสดงให้  
รู้ว่าการโทรออกทำไม่สำเร็จ ซึ่งจะเริ่มการโทรใหม่ด้วยการวางหูแล้วยกขึ้นใหม่ หรือกดแชนเฟอร์  
นอกจากนี้ สัญญาณนี้ยังเป็นการแจ้งให้ผู้ใช้ทราบว่า ผู้ใช้ทำการยกหูฟังขึ้นในขณะที่เครื่องโทรศัพท์  
เคลื่อนที่ทำการส่งข้อมูลของการโรมมิ่ง (roaming) ให้กับชุมสายโทรศัพท์เคลื่อนที่ ทำให้ผู้ใช้ไม่  
สามารถโทรออกได้ (เพราะการโทรออกจะใช้ช่องสัญญาณติดต่อกับเช่นเดียวกับ การแจ้งการ  
โรมมิ่ง) ซึ่งจะเรียกว่า โรมมิ่งอะราม " roaming alarm "

- หมายเลขแสดงประเทศ (Country selector) ในเลขหมายของพื้นที่  
ติดต่อ (Y1Y2) ตัว Y1 จะเป็นตัวบอกว่าพื้นที่ติดต่ออยู่ในประเทศใด สำหรับประเทศไทยค่า  
ของ Y1 คือ 0001

- สัญญาณไฟ (Visual indicators) แบ่งออกเป็นสัญญาณแสดงการ  
ปิด-เปิดเครื่อง (on/off indicator) เป็นสัญญาณไฟที่แจ้งให้ผู้ใช้ทราบว่ามีการจ่ายไฟเลี้ยง  
ให้หรือไม่ ซึ่งมักจะใช้ไฟสีเขียว หรือลิหเล็อง สัญญาณแสดงความพร้อมในการให้บริการ  
(service indicator) เป็นสัญญาณที่แจ้งให้ผู้ใช้ทราบว่าเครื่องโทรศัพท์เคลื่อนที่ ได้ทำการ  
ล็อกกับช่องเรียกขานแล้ว ถ้าไฟนี้ดับก็แสดงว่าเครื่องไม่สามารถล็อกกับเรียกขานได้ ซึ่งมักจะใช้  
ไฟสีเขียว

ส่วนของลอจิกแอดคองโทรยูนิต จะเป็นตัวควบคุมและประมวลผล การทำงานทั้ง  
หมดของเครื่อง โทรศัพท์เคลื่อนที่ รวมถึงการถอดรหัส (encode) และการเข้ารหัส (decode)  
ในส่วนจะมีความเชื่อถือได้สูงมาก เพราะจะถูกควบคุมด้วยไมโครคอมพิวเตอร์ และยังมีไมโครเต็มทำ  
หน้าที่เป็นตัวเชื่อมการติดต่อของระบบสัญญาณ ระหว่างไมโครโปรเซสเซอร์ (u-processor)  
สัญญาณอานาล็อกทางด้านคลื่นวิทยุ ลักษณะการทำงานที่สำคัญในส่วนนี้เช่น การถอดรหัสสัญญาณที่  
ได้รับมาจากชุมสายโทรศัพท์เคลื่อนที่ และดำเนินการตามคำสั่งนั้น การควบคุมการทำงานของ  
สวิทซ์ การเพิ่มหรือลดระดับของพลังงานที่ส่งออก

### 2.3 หลักการของระบบสัญญาณ. (Signalling System Principles)


ระบบสัญญาณที่สำคัญ ที่ส่งระหว่างชุมสายโทรศัพท์เคลื่อนที่กับเครื่องโทรศัพท์เคลื่อนที่ โดยส่งผ่านสถานีฐานคือ

- การสร้างและเริ่มต้นในการเรียก (setting up and clearing of call)
- การย้ายการเรียกเพื่อให้ได้คุณภาพดีขึ้น (transfer of call in progress)
- การโรมมิ่ง อัปเดตตั้ง (roaming updating)
- คำสั่งในการเปลี่ยนพลังงานที่ส่ง (ordering of change of transmitting power)

ระบบสัญญาณที่สำคัญ ที่ส่งระหว่างชุมสายโทรศัพท์เคลื่อนที่กับสถานีฐาน

- การควบคุมสถานีฐานในระยะไกล (remote control of the base station)
- การแลกเปลี่ยนสัญญาณเตือน (transfer of alarms)

ข้อความในสัญญาณจะถูกส่งออกไปในรูปแบบที่เรียกว่า เฟรมของสัญญาณ (Signal Frame) โดยจะมีความยาวเท่ากันหมดทุกเฟรม ซึ่งจะประกอบด้วย 16 ตัวอักษร แต่ละตัวอักษรจะแทนด้วยเลขฐาน 16 (4 บิต) ดังนั้นเฟรมของสัญญาณหนึ่งจะมีจำนวนบิตข้อมูลทั้งหมด 64 บิต ดังแสดงในรูปที่ 7




รูปที่ 7 แสดงเฟรมของสัญญาณ

เฟรมของสัญญาณจะเริ่มต้นด้วย หมายเลขของช่องสัญญาณ (N<sub>1</sub>N<sub>2</sub>N<sub>3</sub>) และตามด้วย คำอุปสรรค (prefix ; P) ซึ่งจะเป็นตัวแสดงชนิดของข้อความที่บรรจุอยู่ในเฟรมของสัญญาณ ยกตัวอย่างเช่น

Prefix P	ข้อความ	ทิศทางของการส่ง
1	ตอบรับการเรียก	MS ---- MTX
2	ผลของการวัดจากการตรวจสอบ	BS ---- MTX
3	แสดงช่องสัญญาณว่าเป็นช่องติดต่อ	MTX ---- MS
4	แสดงช่องสัญญาณว่าเป็นช่องรวม	MTX ---- MS
7	ข้อมูลของผู้ถูกเรียกที่ส่งมาจาก MS	MS ---- MTX
12	แสดงช่องสัญญาณว่าเป็นช่องเรียกขาน	MTX ---- MS

ส่วนที่ถัดมาคือ Y1Y2 ซึ่งจะใช้เฉพาะในการส่งจากชุมสายโทรศัพท์เคลื่อนที่ ไปยังเครื่องโทรศัพท์เคลื่อนที่เท่านั้น โดยจะเป็นข้อมูลของหมายเลขพื้นที่ติดต่อ ส่วนข้อมูล X1...X7 จะแสดงหมายเลขของเครื่องผู้ส่ง หรือผู้รับ ถ้าข้อความไม่ระบุเจาะจงผู้รับก็จะมีข้อมูลส่วนนี้ในส่วนสุดท้ายของเฟรมจะเป็นส่วนของข้อมูลทั้งหมด


เพื่อเป็นการเพิ่มประสิทธิภาพของการส่ง และเพิ่มความเชื่อถือได้ในข้อมูล เฟรมที่ส่งออกไปก็จะเพิ่มรหัสแก้ไขข้อผิดพลาด (Error-correcting Code) รวมเป็น 140 บิตที่เรียกว่า เฟรมที่เข้ารหัส (Encoded Frame) นอกจากนี้ยังทำการเพิ่มบิตซิงโครไนเซชัน (Bit Synchronization) อีก 15 บิต เพื่อควบคุมการส่งสัญญาณนาฬิกา และเฟรมซิงโครไนเซชัน (Frame Synchronization) อีก 11 บิต เพื่อแสดงเวลาเริ่มต้นของข้อมูลใน frame ดังแสดงในรูปที่ 8



รูปที่ 8 แสดงเฟรมของสัญญาณ

จากคุณสมบัติของคลื่นที่มีการสะท้อน การแทรกสอด ซึ่งจะก่อให้เกิดการลดทอนหรือผิดเพี้ยนของสัญญาณ (Fading) ซึ่งสามารถแก้ไขได้โดยการส่งสัญญาณเป็นรหัสดิจิทัล บนพื้นฐานของการส่งแบบ ฟาสฟรีควเन्ซีชิฟต์คีย์ (Fast Frequency Shift Keying ; FFSK) โดยส่งด้วยความเร็ว 1,200 bit/s ซึ่งรหัส "1" จะแทนด้วยความถี่ 1,200 เฮิรต์ และรหัส "0" จะแทนด้วยความถี่ 1,800 เฮิรต์

ย่านความถี่ที่ใช้งาน (Frequency Range) ในระบบ NMT จะใช้ช่องสัญญาณ 180 คู่เพล็กซ์ ในย่านความถี่ 453 - 457.475 เมกะเฮิร์ต สำหรับการส่งจากโทรศัพท์เคลื่อนที่ไปยังสถานีฐาน และใช้ความถี่ 463 - 467.75 เมกะเฮิร์ต สำหรับการส่งจากสถานีฐานไปยังโทรศัพท์เคลื่อนที่ แต่ละช่องสัญญาณจะมีระยะห่างระหว่างช่องสัญญาณ 25 กิโลเฮิร์ต และระหว่างช่องสัญญาณคู่เพล็กซ์จะห่างกัน 10 เมกะเฮิร์ต (แสดงในรูปที่ 9 )




รูปที่ 9 แสดงย่านความถี่ใช้งานในระบบ NMT

## 2.4 การโรมมิ่ง อัปเดตติ้ง (Roaming Updating)

โรมมิ่ง อัปเดตติ้ง คือ การเคลื่อนที่ของเครื่องโทรศัพท์เคลื่อนที่ออกจากพื้นที่บริการของชุมสายโทรศัพท์เคลื่อนที่หลัก (Homing Mobile Telephone Exchange) ซึ่งเครื่องโทรศัพท์ได้จดทะเบียนขึ้นตรงเอาไว้ ไปยังพื้นที่บริการของชุมสายโทรศัพท์เคลื่อนที่อื่น เรียกว่าชุมสายโทรศัพท์เคลื่อนที่รอง (Visited Mobile Telephone Exchange)


ทันทีที่เครื่องโทรศัพท์เคลื่อนที่เคลื่อนที่ออกจากพื้นที่บริการของตน เข้าไปยังพื้นที่บริการอื่น เครื่องโทรศัพท์เคลื่อนที่ก็จะใช้ช่องเรียกขาน ของสถานีฐาน ในชุมสายโทรศัพท์เคลื่อนที่รอง และทำการแสดงตัวกับชุมสายโทรศัพท์เคลื่อนที่รอง เพื่อบอกถึงรายละเอียดของตัวเครื่อง เช่น หมายเลขเครื่อง หมายเลขชุมสายโทรศัพท์เคลื่อนที่หลัก เป็นต้น จากนั้นชุมสายโทรศัพท์เคลื่อนที่รองก็จะแจ้งการเข้าใช้พื้นที่บริการ ไปยังชุมสายโทรศัพท์เคลื่อนที่หลัก และรับข้อมูลทั้งหมดของเครื่องโทรศัพท์ มาจากชุมสายโทรศัพท์เคลื่อนที่หลัก ดังนั้นเมื่อมีการเรียกเข้ามายังเครื่องโทรศัพท์เคลื่อนที่ การเรียกนั้นจะต้องสร้างเส้นทาง (Routing) ผ่านชุมสายโทรศัพท์เคลื่อนที่หลักก่อน แล้วจึงจะสร้างเส้นทางซ้ำ (Rerouting) ไปยังชุมสายรอง แสดงในรูปที่ 10



รูปที่ 10 แสดงการสร้างเส้นทางซ้ำ (Rerouting)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โพรซีจอร์แสดงข้อมูลในการโรมมิ่ง อันเดอตั้ง




## 2.5 การเปลี่ยนมือ (Hand-off หรือ Switching call in progress)

ในระหว่างการสนทนา สถานีฐานจะทำการส่งสัญญาณ  $\mathcal{D}$  ไปยังเครื่องโทรศัพท์เคลื่อนที่ จากนั้นโทรศัพท์เคลื่อนที่จะแยกสัญญาณ  $\mathcal{D}$  ออกจากเสียงสนทนา แล้วส่งป้อนกลับมายังสถานีฐานเข้าสู่หน่วยควบคุม ระดับความแรงของสัญญาณ  $\mathcal{D}$  จะถูกวัดและเปรียบเทียบกับระดับของ อัตราสัญญาณต่อสัญญาณรบกวน (Signal to Noise Ratio ; S/N) ถ้าผลของการเปรียบเทียบมีค่าต่ำกว่าค่ามาตรฐานที่กำหนด สถานีฐานก็จะส่งสัญญาณแจ้งเตือนไปยัง ชุมสายโทรศัพท์เคลื่อนที่

จากนั้นชุมสายโทรศัพท์เคลื่อนที่ ก็จะทำการส่งให้สถานีฐานที่อยู่ใกล้กับเครื่องโทรศัพท์เคลื่อนที่ (มากที่สุด 6 สถานีฐาน) ทำการวัดค่า S/N ของสัญญาณ ค่า S/N ที่วัดได้จากสถานีฐานทั้งหมดจะถูกส่ง ไปยังชุมสายโทรศัพท์เคลื่อนที่ และชุมสายโทรศัพท์เคลื่อนที่ จะทำการเก็บค่าของ S/N เพียง 2 ค่าคือ ค่าที่มากที่สุด กับค่าที่รองลงมา ต่อจากนั้นชุมสายโทรศัพท์เคลื่อนที่ ก็จะส่งคำสั่ง ไปยังเครื่อง โทรศัพท์เคลื่อนที่ ให้เปลี่ยนไปใช้ช่องสัญญาณของสถานีฐาน ที่มีค่าของ S/N มากที่สุด ถ้าสถานีฐานนั้น ไม่มีช่องติดต่อที่ว่างเลย ก็จะเปลี่ยนไปใช้ช่องติดต่อของสถานีฐานที่มีค่า S/N รองลงมาแทน ถ้ากรณีที่มีสถานีฐานทั้งสองล้วน ไม่มีช่องติดต่อที่ว่าง การเปลี่ยนมือก็จะไม่เกิดขึ้น การติดต่อจะดำเนินไปที่สถานีฐานเดิม จนกระทั่งการบริการไม่สามารถดำเนินต่อไปได้ ชุมสายโทรศัพท์เคลื่อนที่ก็จะสั่งให้สถานีฐานปิดเครื่องรับ-เครื่องส่ง เพื่อสิ้นสุดการบริการ


สัญญาณ  $\mathcal{D}$  มีความถี่ให้เลือกใช้คือ 3.953 กิโลเฮิร์ต 3.985 กิโลเฮิร์ต 4.015 กิโลเฮิร์ต 4.045 กิโลเฮิร์ต เหตุผลที่มีความถี่ให้เลือกถึง 4 ความถี่ เนื่องจากในกรณีที่มีสถานีฐานอยู่ใกล้กัน ถ้าใช้ความถี่เดียวกันจะให้เกิดการแทรกสอด (Interference) ขึ้น จะทำให้หน่วยควบคุมทำการคำนวณค่าผิดพลาดได้



รูปที่ 11 แสดงการเปลี่ยนมือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โพรซีจอร์แสดงการเปลี่ยนมือจาก  $N_1 N_2 N_3$  ไปยัง  $N'_1 N'_2 N'_3$



Note:  $T = 1107 \text{ ms}$  (8 frames)

$T' = 553 \text{ ms}$  (4 frames)

$T'' = 30 \pm 2.5 \text{ ms}$

$T''' = 277 \text{ ms}$  (2 frames)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.6 ลักษณะการต่อเข้า และการต่อออกของเครื่อง โทรศัพท์เคลื่อนที่

#### แผนผังการต่อออกของเครื่อง โทรศัพท์เคลื่อนที่



เริ่มแรกก็ถือว่าเครื่องโทรศัพท์เคลื่อนที่จะถูกถือที่ช่องสัญญาณเรียก (Calling Channel) , ขุมสาย จะส่งช่องสัญญาณเรียกและช่องสัญญาณโทรศัพท์ที่ว่าง (Free Traffic Channel) ให้กับเครื่องโทรศัพท์เคลื่อนที่ทราบโดยผ่านสถานีฐาน

เครื่องโทรศัพท์เคลื่อนที่กด เลขหมาย เบอร์โทรศัพท์ที่จะโทรเรียกและยกหูฟังขึ้น ในขณะที่เครื่องโทรศัพท์เคลื่อนที่ก็จะค้นหาช่องสัญญาณโทรศัพท์ที่ว่างและส่งสัญญาณจับช่องสัญญาณโทรศัพท์ ขุมสาย MTX รับทราบโดยปล่อยช่องสัญญาณโทรศัพท์ที่ว่างให้กับเครื่องโทรศัพท์เคลื่อนที่

การประสานงานกันระหว่างขุมสาย MTX กับโทรศัพท์เคลื่อนที่ได้เริ่มขึ้นโดยขุมสาย MTX ได้รับ เลขประจำตัวโทรศัพท์เคลื่อนที่พร้อมทั้งตรวจสอบภาวะหนี้ค้างชำระและบริการพิเศษอื่น ๆ ซึ่งเครื่องโทรศัพท์เคลื่อนที่ส่งให้กับขุมสาย MTX โดยผ่านสถานีฐาน

เมื่อขุมสาย MTX หรือที่ จะรับ เลขหมายจากเครื่องโทรศัพท์เคลื่อนที่นั้น จะส่งสัญญาณให้เครื่องโทรศัพท์เคลื่อนที่ทราบ


เลขหมายที่เครื่อง โทรศัพท์เคลื่อนที่กดและเก็บไว้ในหน่วยความจำถูกส่งไปยังขุมสาย

ขุมสาย MTX รับทราบ เลขหมายจากเครื่องโทรศัพท์เคลื่อนที่พร้อมกับส่งสัญญาณแจ้งให้เครื่องโทรศัพท์เคลื่อนที่ทราบ

การต่อผ่านได้สำเร็จซึ่งที่ขุมสาย MTX และสัญญาณ ๘ (๘) ถูกส่งไปที่เครื่องโทรศัพท์เคลื่อนที่โดยสถานีฐานได้รับคำสั่งจากขุมสาย

ผู้ถูกเรียกโดยยกหูโทรศัพท์ขึ้นและการสนทนาได้เริ่มขึ้น

### แผนผังการต่อออกของเครื่อง โทรศัพท์เคลื่อนที่



เริ่มแรกเครื่องโทรศัพท์เคลื่อนที่ออกสื่อที่ช่องสัญญาณเรียก (Calling Channel)

มีโทรศัพท์มาขังเครื่องโทรศัพท์เคลื่อนที่

เครื่องโทรศัพท์เคลื่อนที่รับทราบ

ชุมสาย MTX สั่งให้เครื่องโทรศัพท์เคลื่อนที่เลิกใช้ช่องสัญญาณเรียกและมาใช้ช่องสัญญาณโทรศัพท์ที่ว่าง (Free Traffic Channel) แทน

การประสานงานกันระหว่างชุมสาย MTX และเครื่องโทรศัพท์เคลื่อนที่ที่เกิดขึ้น โดยที่ชุมสาย MTX ได้กำหนดเลขที่ช่องสัญญาณ (Traffic Channel) ให้กับสถานีฐานซึ่งเครื่องโทรศัพท์เคลื่อนที่ต้องการใช้

ชุมสาย MTX สั่งให้กระตั้งค้างขึ้น

เครื่องโทรศัพท์เคลื่อนที่สร้างสัญญาณขึ้นกระตั้ง

เครื่องโทรศัพท์เคลื่อนที่รับทราบโดยยกหูฟัง

การสื่อสารได้สำเร็จขึ้นที่ชุมสาย MTX สัญญาณสี (Ø) ถูกส่งไปยังเครื่องโทรศัพท์เคลื่อนที่โดยสถานีฐานได้รับคำสั่งจากชุมสาย MTX และการสนทนาได้เริ่มขึ้น

การส่งทบท.

การส่งทบท.

### บทที่ 3 การออกแบบและสร้างวงจร

จากหลักการที่จะนำข้อมูลจากแชนเซลล์ เพื่อนำข้อมูลมาทำการประมวลผล โดยแสดงการรับรู้ข้อมูลทางจอคอมพิวเตอร์แสดงดังรูปที่ 12 เราสามารถแบ่งการออกแบบและการสร้างวงจรเป็นส่วนๆ ได้ดังนี้


#### ส่วนประมวลผล(MAIN BOARD)

ส่วนประมวลผล ประกอบด้วย MCS-8031 พร้อมด้วยหน่วยเก็บความจำ ของโปรแกรมภายนอก ซึ่งเป็นหน่วยความจำ RAM ขนาด 8 Kbyte เบอร์ 6264 โดย MCS-8031 จะมองเป็น หน่วยความจำแบบ EPROM โดยพอร์ท 3 ของ MCS-8031 เป็นพอร์ทนำข้อมูลจากแชนเซลล์ ที่ส่งมาแบบอนุกรม ส่วนพอร์ท 0 ของ MCS-8031 เป็นพอร์ทส่งแอดเดรสข้อมูล (address bus) รวมทั้งเป็นพอร์ทที่รับและส่งข้อมูลด้วย (data bus) จึงต้องใช้ 74LS373 เป็นตัวแลทซ์แอดเดรสของข้อมูล ในขณะที่ MCS-8031 กำลังส่งและรับข้อมูล ดังรูป 13

สำหรับพอร์ทอื่นๆของ MCS-8031 ที่กำหนดในการใช้มีดังนี้


- พอร์ท 1.7 , 1.6 , 1.5 เป็นส่วนที่ใช้ส่งข้อมูลที่จะเข้ารหัส เพื่อเลือกพอร์ทว่าเป็นพอร์ทไหน โดยผ่าน 74LLS138 เป็นตัว DECODER
- พอร์ท 1.4 เป็นส่วนที่ใช้ส่งสัญญาณ PROG ไปให้ 8243 เพื่อรับข้อมูลควบคุมที่ช่วงขอบขาลง สัญญาณ PROG
- พอร์ท 1.3 , 1.2 , 1.1 , 1.0 เป็นส่วนที่ใช้ส่งข้อมูลควบคุมไปยัง 8243 โดยเราเซตได้ทางซอร์นแวร์
- ส่วนขาของอินเทอร์รัพท์ 0 เป็นส่วนที่ให้ผู้ใช้ในการกดสวิทช์ของแอมเซตที่ต่อเข้าไปเพื่อเปิด-ปิด การแสดงผลทางจอคอมพิวเตอร์
- ส่วน 74LS123 จะไป RESET CPU โดยหน่วงเวลา 1 ms

# LOGIC BOARD



รูปที่ 12. แสดงการรับข้อมูลทางจอคอมพิวเตอร์

Size	Document Number
A	
Date:	January 1, 1980
Sheet	of
REV	



รูปที่ 13 แสดงการรับส่งในหน่วยประมวลผลกลาง

### ส่วนเชื่อมต่อกับ แขนเซตของเครื่องโทรศัพท์เคลื่อนที่


ส่วนส่วนเชื่อมต่อกับ แขนเซตของเครื่องโทรศัพท์เคลื่อนที่ ประกอบด้วย OP-CODE 741 ซึ่งเป็นบัฟเฟอร์ 74HCOO 2 ตัวเป็นตัวทำหน้าที่ไดรฟ์ พูลอัพ (PULL UP) ด้วยค่า 10K และส่วนเปิด-ปิดสวิตช์ ของแขนเซต จะต่อความต้านทาน ตีวายเดอร์ (DIVIDER) จาก 12 V เหลือ 6V แล้วต่อเข้า 74LS08 ซึ่งทำการพูลอัพด้วยความต้านทาน 10K ลักษณะวงจรแสดงดังรูปที่ 14

### ส่วนเชื่อมต่อกับ IBM แสดงผลทางจอคอมพิวเตอร์

ประกอบด้วยส่วนทำการตีโค้ดแอดเดรส โดยใช้แอดเดรส 02FCH จนถึง 02F3H คือใช้สัญญาณเอาต์พุตจากขา Y0 ของ 74LS138 ไปทำการ OR กับสัญญาณ IOR และ IOW เพื่อสร้างเป็นสัญญาณเอินาเบิ้ลวงจรตีโค้ด (74LS139) เมื่อ IBM ต้องการส่งข้อมูลให้วงจรภายนอก สัญญาณ IOW แอคทีฟ เมื่อมีการรับข้อมูลจากวงจรภายนอก สัญญาณ IOR แอคทีฟ โดยมี 74LS245 เป็นบัฟเฟอร์มีสัญญาณจาก Y0 จาก 74LS138 ส่วนสัญญาณ AEN เป็น "1" เมื่ออยู่ในช่วงขบวนการ DIRECT MEMORY ACEES ลักษณะวงจรดังรูป 15


### ส่วนของ RAM 2 ทาง

โดยเป็นส่วนที่รับข้อมูลจากคีย์บอร์ดของคอมพิวเตอร์ เก็บเข้าหน่วยความจำ RAM ขนาด 8 Kbyte เบอร์ 6264 ซึ่ง MCS-8031 จะมอง RAM 2 ทาง เป็น EPROM และนำข้อมูลมาทำการประมวลผล วงจรแสดงในรูปที่ 16



รูปที่ 14 แสดงการเชื่อมต่อกับแชนเซลของเครื่องโทรศัพท์เคลื่อนที่


รูปที่ 15 การแสดงผลทางจอคอมพิวเตอร์



IBM-INTERFACE

Size Document Number  
A

Date: January 1, 1980 Sheet of




Size Document Number  
A

Date: January 1, 1980 Sheet of

รูปที่ 16 แสดงวงจร RAM 2 ทาง

### บทที่ 4 การทดลองและผลการทดลอง

ได้ทำการวัดสัญญาณที่ส่งจากแอสเซตไปยังส่วนควบคุม โดยทำการวัดที่ขา ON/OFF Switch ได้สัญญาณขนาด 12 โวลต์ และที่ขา Data to Transmit Unit ได้สัญญาณแบบอะซิงโครนัส (Asynchronous) 8 บิต ขนาด 3 โวลต์ โดยบิตเริ่มต้น (Start Bit) แทนด้วยลอจิก 0 และบิตหยุด (Stop Bit) แทนด้วยลอจิก 1 แสดงได้ดังรูปที่ -17



รูปที่ 17 แสดงสัญญาณที่ส่งมาจากแอสเซต

4 บิตแรกจะแสดงหมายเลขที่กด เช่น 1010 คือหมายเลข 5  
2 บิตต่อมา กรณีที่เป็น 01 จะแสดงฟังก์ชันพิเศษ  
กรณีที่ เป็น 00 จะแสดงตัวเลข

ตารางแสดง 4 บิตแรกเทียบกับหมายเลข

4 บิตแรก	หมายเลข	4 บิตแรก	หมายเลข
0001	1	0110	6
0010	2	0111	7
0011	3	1000	8
0100	4	1001	9
0101	5	1010	0

ต่อจากนั้นทำการโหลดไฟล์ข้อมูล project.hex ผ่าน RAM 2 ทาง โดยใช้คำสั่ง debug.com แสดงได้ดังนี้

```
A>DEBUG
-N PROJECT.HEX
-L DE00:00
```

ข้อมูลใน project.hex จะเก็บเข้าไปที่แอสเตส de00:00 ที่ว่างอยู่ โดยข้อมูลจะแสดงได้ดังรูปที่ 18


DE00:0000	02 00 07 02 00 86 32 79-00 D2 88 D2 B8 D2 A8 D2	.....2y.....
DE00:0010	AF 11 42 C3 92 B1 74 00-44 17 F5 90 C2 94 75 90	..E...t.D.....u.
DE00:0020	01 43 90 10 74 00 44 17-F5 90 C2 94 75 90 02 43	.C...t.D.....u..C
DE00:0030	90 10 74 00 44 17 F5 90-C2 94 75 90 0B 43 90 10	..t.D.....u..C..
DE00:0040	01 09 74 00 44 10 F5 90-C2 94 75 90 0F 43 90 50	..t.D.....u..C.P
DE00:0050	A2 93 D3 40 1C 74 00 44-15 F5 90 C2 94 75 90 08	...@.t.D.....u..
DE00:0060	43 90 50 74 00 44 34 F5-90 C2 94 C2 93 44 50 01	C.Pt.D4.....DP.
DE00:0070	73 11 74 22 75 90 60 7B-01 7A FF 00 00 00 DA FB	s.t"u.`{.z.....

รูปที่ 18 แสดงคำสั่งที่โหลดเข้าไปใน RAM 2 ทาง

ต่อจากนั้นไฟล์ project.com ก็ถูกประมวลผลโดย MCS-8051 ซึ่งเกิดขึ้น ซึ่ง MCS-8051 จะมองแอสเตส de00:00 ของคอมพิวเตอร์เป็นแอสเตส 00H ของตัวมันเอง ในลักษณะการทำงานเช่นนี้ MCS-8051 จะมอง RAM 2 ทางเป็นเสมือน EPROM และลักษณะของคำสั่งจะเป็นภาษา แอสเซมบลี (Assembly) ของ 8051 โดยขั้นตอนการทำงานแสดงตามไฟร์ชาร์ท


คำสั่งใน project.hex จะทำการส่งข้อมูลไปออกพอร์ท ให้คอมพิวเตอร์แสดงตัวเลขออกมาที่จอภาพ ซึ่งจะทำงานโดยซอฟต์แวร์ในภาษาแอสเซมบลี ซึ่งการทำงานแสดงดังไฟร์ชาร์ท

โปรแกรมตรวจสอบไมโครเกมในการใช้ข้อมูลที่รับเข้ามา




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไพล์ซาร์ทของโปรแกรมในการแสดง OFF-COND (RESET CPU)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในห้องเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไพล์ซาร์ทของโปรแกรมแสดง OUTPUT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมแสดงการรับข้อมูลจาก 8031 ของ IBM




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โปรแกรมแสดงขั้นตอนการทำงานของ MCS-8031




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดต่อเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5 บทวิจารณ์และสรุป

จากการศึกษาส่วนควบคุมในเครื่อง โทรศัพท์เคลื่อนที่ของอิริคสัน พบว่าในส่วนนี้จะใช้ไอซีเบอร์ 6301 ซึ่งเก็ลซิบ ซึ่งอุปกรณ์ต่างๆที่ใช้ในการสนับสนุนเพื่อการพัฒนา นั้น มีราคาแพง และหาได้ยากในประเทศไทย เราจึงเลือกใช้ไอซีเบอร์ 8031 ในตระกูล MCS-8051 ซึ่งเก็ลซิบ ซึ่งนิยมใช้กันแพร่หลาย อุปกรณ์สนับสนุนหาได้ง่ายมีราคาถูก อีกทั้งมีลักษณะโครงสร้างทางสถาปัตยกรรม และการใช้งานคล้ายกับ 6301 ซึ่งเก็ลซิบ

ในส่วนของการทดลอง ได้ทำการรับสัญญาณข้อมูลจากแอนเชต ส่งไปประมวลผลที่ 8031 ซึ่งเก็ลซิบ แล้วนำผลที่ได้ไปแสดงบนจอคอมพิวเตอร์ โดยปรากฏให้เห็นเป็นตัวเลขตามที่กดจากแอนเชต ถึงแม้ว่าการทดลองนี้จะ เป็นเพียงบางส่วนของกระบวนการในส่วนควบคุม แต่ก็สามารถใช้เป็นแนวทางในการนำเอาสัญญาณข้อมูลจากส่วนอื่นๆ ของเครื่องโทรศัพท์เคลื่อนที่ มาผ่านการประมวลผลใน 8031 ซึ่งเก็ลซิบได้เช่นกัน ทำให้การประมวลผลส่วนควบคุมในเครื่องโทรศัพท์เคลื่อนที่ สามารถเป็นไปได้

สำหรับการพัฒนาส่วนควบคุมให้ใช้งานได้ผลยิ่งขึ้น จำเป็นที่จะต้องมีอุปกรณ์ที่ทันสมัยอีกหลายอย่างเพื่อใช้ในการทดลอง เช่น ดิสแอสเซมบลอร์ (Disassembler) ของ 6301 ซึ่งเก็ลซิบ เพื่อทำการศึกษาโปรแกรมในการควบคุม ดิจิตอลสโอสโคป (โดย Digital Storage Scope) เพื่อใช้ในการวัดลักษณะของสัญญาณ และส่วนซิมูเลเตอร์ (Simulator) เพื่อจำลองลักษณะการทำงานของเครื่องโทรศัพท์เคลื่อนที่ เป็นต้น อีกทั้งยังต้องศึกษาระบบสัญญาณที่ใช้งานในระบบโทรศัพท์เคลื่อนที่อย่างละเอียดและลึกซึ้งอีกด้วย

## ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MCS<sup>®</sup>-51

## 8-BIT CONTROL-ORIENTED MICROCOMPUTERS

8031/8051  
8031AH/8051AH  
8032AH/8052AH  
8751H/8751H-12

- High Performance HMOS Process
  - Internal Timers/Event Counters
  - 2-Level Interrupt Priority Structure
  - 32 I/O Lines (Four 8-Bit Ports)
  - 64K Program Memory Space
  - Boolean Processor
  - Bit-Addressable RAM
  - Programmable Full Duplex Serial Channel
  - 111 Instructions (64 Single-Cycle)
  - 64K Data Memory Space
- Security Feature Protects EPROM Parts Against Software Piracy

The MCS<sup>®</sup>-51 products are optimized for control applications. Byte-processing and numerical operations on small data structures are facilitated by a variety of fast addressing modes for accessing the internal RAM. The instruction set provides a convenient menu of 8-bit arithmetic instructions, including multiply and divide instructions. Extensive on-chip support is provided for one-bit variables as a separate data type, allowing direct bit manipulation and testing in control and logic systems that require Boolean processing.

Device	Internal Memory		Timers/ Event Counters	Interrupts
	Program	Data		
8052AH	8K × 8 ROM	256 × 8 RAM	3 × 16-Bit	6
8051AH	4K × 8 ROM	128 × 8 RAM	2 × 16-Bit	5
8051	4K × 8 ROM	128 × 8 RAM	2 × 16-Bit	5
8032AH	none	256 × 8 RAM	3 × 16-Bit	6
8031AH	none	128 × 8 RAM	2 × 16-Bit	5
8031	none	128 × 8 RAM	2 × 16-Bit	5
8751H	4K × 8 EPROM	128 × 8 RAM	2 × 16-Bit	5
8751H-12	4K × 8 EPROM	128 × 8 RAM	2 × 16-Bit	5

The 8751H is an EPROM version of the 8051AH; that is, the on-chip Program Memory can be electrically programmed, and can be erased by exposure to ultraviolet light. It is fully compatible with its predecessor, the 8751-8, but incorporates two new features: a Program Memory Security bit that can be used to protect the EPROM against unauthorized read-out, and a programmable baud rate modification bit (SMOD). SMOD is not present in the 8751H-12.




Figure 1. MCS-51 Block Diagram

**PIN DESCRIPTIONS**

**VCC**

Supply voltage.

**VSS**

Circuit ground.

**Port 0**

Port 0 is an 8-bit open drain bidirectional I/O port. As an output port each pin can sink 8 LS TTL inputs. Port 0 pins that have 1s written to them float, and in that state can be used as high-impedance inputs.

Port 0 is also the multiplexed low-order address and data bus during accesses to external Program and Data Memory. In this application it uses strong internal pullups when emitting 1s, and can source and sink 8 LS TTL inputs.

Port 0 also receives the code bytes during programming of the EPROM parts, and outputs the code bytes during program verification of the ROM and EPROM parts. External pullups are required during program verification.

**Port 1**

Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source 4 LS TTL inputs. Port 1 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the internal pullups.

Port 1 also receives the low-order address bytes during programming of the EPROM parts and during program verification of the ROM and EPROM parts.




Figure 2. MCS-51 Pin Connections

In the 8032AH and 8052AH, Port 1 pins P1.0 and P1.1 also serve the T2 and T2EX functions, respectively.

**Port 2**

Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source 4 LS TTL inputs. Port 2 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external Program Memory and during accesses to external Data Memory that use 16-bit addresses (MOVX @DPTR). In this application it uses strong internal pullups when emitting 1s. During accesses to external Data Memory that use 8-bit addresses (MOVX @Ri), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits during programming of the EPROM parts and during program verification of the ROM and EPROM parts.

**Port 3**

Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source 4 LS TTL inputs. Port 3 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the pullups.

Port 3 also serves the functions of various special features of the MCS-51 Family, as listed below:

Port Pin	Alternative Function
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (Timer 0 external input)
P3.5	T1 (Timer 1 external input)
P3.6	WR (external data memory write strobe)
P3.7	RD (external data memory read strobe)

**RST**

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

**ALE/PROG**

Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. ALE can drive 8 LS TTL inputs. This pin is also the program pulse input (PROG) during programming of the EPROM parts.

In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.

**PSEN**

Program Store Enable is the read strobe to external Program Memory. PSEN can drive 8 LS TTL inputs.

When the device is executing code from external Program Memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external Data Memory.

**EA/VPP**

External Access enable EA must be externally held low in order to enable any MCS-51 device to fetch code from external Program Memory locations 0 to 0FFFH (0 to 1FFFH, in the 8032AH and 8052AH).

Note, however, that if the Security Bit in the EPROM devices is programmed, the device will not fetch code from any location in external Program Memory.

This pin also receives the 21V programming supply voltage (VPP) during programming of the EPROM parts.

**XTAL1**

Input to the inverting oscillator amplifier.

**XTAL2**

Output from the inverting oscillator amplifier.

**OSCILLATOR CHARACTERISTICS**

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 3. Either a quartz crystal or ceramic resonator may be used. More detailed information concerning the use of the on-chip oscillator is available in Application Note AP-155, "Oscillators for Micro-controllers."

To drive the device from an external clock source, XTAL1 should be grounded, while XTAL2 is driven, as shown in Figure 4. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum high and low times specified on the Data Sheet must be observed.




Figure 3. Oscillator Connections




Figure 4. External Drive Configuration



**ABSOLUTE MAXIMUM RATINGS\***

Ambient Temperature Under Bias . . . 0 °C to 70 °C  
Storage Temperature . . . . . -65 °C to +150 °C  
Voltage on  $\overline{EA}/V_{PP}$  Pin to VSS . -0.5V to +21.5V  
Voltage on Any Other Pin to VSS . -0.5V to +7V  
Power Dissipation . . . . . 1.5W

*\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

**D.C. CHARACTERISTICS: (T<sub>A</sub> = 0 °C to 70 °C; VCC = 5V ± 10%; VSS = 0V)**


Symbol	Parameter	Min	Max	Unit	Test Conditions
VIL	Input Low Voltage (Except $\overline{EA}$ Pin of 8751H, 8751H-12)	-0.5	0.8	V	
VIL1	Input Low Voltage to $\overline{EA}$ Pin of 8751H, 8751H-12	0	0.7	V	
VIH	Input High Voltage (Except XTAL2, RST)	2.0	VCC + 0.5	V	
VIH1	Input High Voltage to XTAL2, RST	2.5	VCC + 0.5	V	XTAL1 = VSS
VOL	Output Low Voltage (Ports 1, 2, 3)*		0.45	V	IOL = 1.6 mA
VOL1	Output Low Voltage (Port 0, ALE, PSEN)*				
	8751H, 8751H-12		0.60 0.45	V V	IOL = 3.2 mA IOL = 2.4 mA
	All Others		0.45	V	IOL = 3.2 mA
VOH	Output High Voltage (Ports 1, 2, 3)	2.4		V	IOH = -60 $\mu$ A
VOH1	Output High Voltage (Port 0 in External Bus Mode, ALE, PSEN)	2.4		V	IOH = -400 $\mu$ A
IIL	Logical 0 Input Current (Ports 1, 2, 3) 8032AH, 8052AH All Others		-800 -500	$\mu$ A $\mu$ A	Vin = 0.45 V Vin = 0.45 V
IIL1	Logical 0 Input Current to $\overline{EA}$ Pin of 8751H, 8751H-12 Only		-15	mA	
IIL2	Logical 0 Input Current (XTAL2)		-3.2	mA	Vin = 0.45 V
ILI	Input Leakage Current (Port 0) 8751H, 8751H-12 All Others		$\pm$ 100 $\pm$ 10	$\mu$ A $\mu$ A	0.45 < Vin < VCC 0.45 < Vin < VCC
IIH	Logical 1 Input Current to $\overline{EA}$ Pin of 8751H, 8751H-12		500	$\mu$ A	
IIH1	Input Current to RST to Activate Reset		500	$\mu$ A	Vin < (VCC - 1.5V)
ICC	Power Supply Current: 8031/8051 8031AH/8051AH 8032AH/8052AH 8751H/8751H-12		160 125 175 250	mA mA mA mA	All Outputs Disconnected; $\overline{EA}$ = VCC
CIO	Pin Capacitance		10	pF	test freq = 1MHz

\*Note: Capacitive loading on Ports 0 and 2 may cause spurious noise pulses to be superimposed on the VOLs of ALE and Ports 1 and 3. The noise is due to external bus capacitance discharging into the Port 0 and Port 2 pins when these pins make 1-to-0 transitions during bus operations. In the worst cases (capacitive loading > 100 pF), the noise pulse on the ALE line may exceed 0.8V. In such cases it may be desirable to qualify ALE with a Schmitt Trigger, or use an address latch with a Schmitt Trigger STROBE input.


**A.C. CHARACTERISTICS:** ( $T_A = 0^\circ\text{C}$  to  $+70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 10\%$ ,  $V_{SS} = 0\text{V}$ ,  
 Load Capacitance for Port 0, ALE, and PSEN = 100 pF,  
 Load Capacitance for All Other Outputs = 80 pF)

Symbol	Parameter	12MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
1-TCLCL	Oscillator Frequency			3.5	12.	MHz
TLHLL	ALE Pulse Width	127		2TCLCL-40		ns
TAVLL	Address Valid to ALE Low	43		TCLCL-40		ns
TLLAX	Address Hold After ALE Low	48		TCLCL-35		ns
TLLIV	ALE Low to Valid Instr In 8751H, 8751H-12 All Others		183 233		4TCLCL-150 4TCLCL-100	ns
TLLPL	ALE Low to PSEN Low	58		TCLCL-25		ns
TPLPH	PSEN Pulse Width 8751H, 8751H-12 All Others	190 215		3TCLCL-60 3TCLCL-35		ns ns
TPLIV	PSEN Low to Valid Instr In 8751H, 8751H-12 All Others		100 125		3TCLCL-150 3TCLCL-125	ns ns
TPXIX	Input Instr Hold After PSEN	0		0		ns
TPXIZ	Input Instr Float After PSEN		63		TCLCL-20	ns
TPXAV	PSEN to Address Valid	75		TCLCL-8		ns
TAVIV	Address to Valid Instr In 8751H, 8751H-12 All Others		267 302		5TCLCL-150 5TCLCL-115	ns ns
TPLAZ	PSEN Low to Address Float		TBD		TBD	ns
TRLRH	RD Pulse Width	400		6TCLCL-100		ns
TWLWH	WR Pulse Width	400		6TCLCL-100		ns
TRLDV	RD Low to Valid Data In		252		5TCLCL-165	ns
TRHDX	Data Hold After RD	0		0		ns
TRHDZ	Data Float After RD		97		2TCLCL-70	ns
TLLDV	ALE Low to Valid Data In		517		8TCLCL-150	ns
TAVDV	Address to Valid Data In		585		9TCLCL-165	ns
TLLWL	ALE Low to RD or WR Low	200	300	3TCLCL-50	3TCLCL + 50	ns
TAVWL	Address to RD or WR Low	203		4TCLCL-130		ns
TQVWX	Data Valid to WR Transition 8751H, 8751H-12 All Others	13 23		TCLCL-70 TCLCL-60		ns ns
TQVWH	Data Valid to WR High	433		7TCLCL-150		ns
TWHQX	Data Held After WR	33		TCLCL-50		ns
TRLAZ	RD Low to Address Float		TBD		TBD	ns
TWHLH	RD or WR High to ALE High 8751H, 8751H-12 All Others	33 43	133 123	TCLCL-50 TCLCL-40	TCLCL + 50 TCLCL + 40	ns ns

EXTERNAL PROGRAM MEMORY READ CYCLE



EXTERNAL DATA MEMORY READ CYCLE






**SERIAL PORT TIMING — SHIFT REGISTER MODE**


Test Conditions:  $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ;  $V_{CC} = 5\text{V} \pm 10\%$ ;  $V_{SS} = 0\text{V}$ ; Load Capacitance = 80 pF

Symbol	Parameter	12MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
TXLXL	Serial Port Clock Cycle Time	1.0		12TCLCL		$\mu\text{s}$
TQVXH	Output Data Setup to Clock Rising Edge	700		10TCLCL-133		ns
TXHQX	Output Data Hold After Clock Rising Edge	50		2TCLCL-117		ns
TXHDX	Input Data Hold After Clock Rising Edge	0		0		ns
TXHDV	Clock Rising Edge to Input Data Valid		700		10TCLCL-133	ns

**SHIFT REGISTER TIMING WAVEFORMS**




EXTERNAL DATA MEMORY WRITE CYCLE




EXTERNAL CLOCK DRIVE

Symbol	Parameter	Min	Max	Units
1/TCLCL	Oscillator Frequency	3.5	12	MHz
TCHCX	High Time	20		ns
TCLCX	Low Time	20		ns
TCLCH	Rise Time		20	ns
TCHCL	Fall Time		20	ns

EXTERNAL CLOCK DRIVE WAVEFORMS



A.C. TESTING INPUT, OUTPUT WAVEFORM



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นโดยไม่ได้รับอนุญาต และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**EPROM CHARACTERISTICS:**

**Table 3. EPROM Programming Modes**

Mode	RST	PSEN	ALE	EA	P2.7	P2.6	P2.5	P2.4
Program	1	0	0*	VPP	1	0	X	X
Inhibit	1	0	1	X	1	0	X	X
Verify	1	0	1	1	0	0	X	X
Security Set	1	0	0*	VPP	1	1	X	X

Note: "1" = logic high for that pin  
"0" = logic low for that pin  
"X" = "don't care"  
"VPP" = +21V ±0.5V

\*ALE is pulsed low for 50 msec.

**Programming the EPROM**

To be programmed, the part must be running with a 4 to 6 MHz oscillator. (The reason the oscillator needs to be running is that the internal bus is being used to transfer address and program data to appropriate internal registers.) The address of an EPROM location to be programmed is applied to Port 1 and pins P2.0–P2.3 of Port 2, while the code byte to be programmed into that location is applied to Port 0. The other Port 2 pins, and RST, PSEN, and EA should be held at the "Program" levels indicated in Table 3. ALE is pulsed low for 50 msec to program the code byte into the addressed EPROM location. The setup is shown in Figure 5.

Normally EA is held at a logic high until just before ALE is to be pulsed. Then EA is raised to +21V, ALE is pulsed, and then EA is returned to a logic high. Waveforms and detailed timing specifications are shown in later sections of this data sheet.

Note that the EA/VPP pin must not be allowed to go above the maximum specified VPP level of 21.5V for any amount of time. Even a narrow glitch above that voltage level can cause permanent damage to the device. The VPP source should be well regulated and free of glitches.

**Program Verification**

If the Security Bit has not been programmed, the on-chip Program Memory can be read out for verification purposes, if desired, either during or after the programming operation. The address of the Program Memory location to be read is applied to Port 1 and pins P2.0–P2.3. The other pins should be held at the "Verify" levels indicated in Table 3. The contents of the addressed location will come out on Port 0. External pullups are required on Port 0 for this operation.

The setup, which is shown in Figure 6, is the same as for programming the EPROM except that pin P2.7 is held at a logic low, or may be used as an active-low read strobe.




Figure 5. Programming Configuration




Figure 6. Program Verification

### EPROM Security

The security feature consists of a "locking" bit which when programmed denies electrical access by any external means to the on-chip Program Memory. The bit is programmed as shown in Figure 7. The setup and procedure are the same as for normal EPROM programming, except that P2.6 is held at a logic high. Port 0, Port 1, and pins P2.0-P2.3 may be in any state. The other pins should be held at the "Security" levels indicated in Table 3.

Once the Security Bit has been programmed, it can be cleared only by full erasure of the Program Memory. While it is programmed, the internal Program Memory can not be read out, the device can not be further programmed, and it can not execute out of external program memory. Erasing the EPROM, thus clearing the Security Bit, restores the device's full functionality. It can then be reprogrammed.




Figure 7. Programming the Security Bit

### Erasure Characteristics

Erasure of the EPROM begins to occur when the chip is exposed to light with wavelengths shorter than approximately 4,000 Angstroms. Since sunlight and fluorescent lighting have wavelengths in this range, exposure to these light sources over an extended time (about 1 week in sunlight, or 3 years in room-level fluorescent lighting) could cause inadvertent erasure. If an application subjects the device to this type of exposure, it is suggested that an opaque label be placed over the window.

The recommended erasure procedure is exposure to ultraviolet light (at 2537 Angstroms) to an integrated dose of at least 15 W-sec/cm<sup>2</sup>. Exposing the EPROM to an ultraviolet lamp of 12,000 μW/cm<sup>2</sup> rating for 20 to 30 minutes, at a distance of about 1 inch, should be sufficient.


Erasure leaves the array in an all 1s state.


### EPROM PROGRAMMING AND VERIFICATION CHARACTERISTICS:

(T<sub>A</sub> = 21 °C to 27 °C, VCC = 5V ± 10%, VSS = 0V)

Symbol	Parameter	Min	Max	Units
VPP	Programming Supply Voltage	20.5	21.5	V
IPP	Programming Supply Current		30	mA
1/TCLCL	Oscillator Frequency	4	6	MHz
TAVGL	Address Setup to $\overline{\text{PROG}}$ Low	48TCLCL		
TGHAX	Address Hold After $\overline{\text{PROG}}$	48TCLCL		
TDVGL	Data Setup to $\overline{\text{PROG}}$ Low	48TCLCL		
TGHDX	Data Hold After $\overline{\text{PROG}}$	48TCLCL		
TEHSH	P2.7 ( $\overline{\text{ENABLE}}$ ) High to VPP	48TCLCL		
TSHGL	VPP Setup to $\overline{\text{PROG}}$ Low	10		μsec
TGHSL	VPP Hold After $\overline{\text{PROG}}$	10		μsec
TGLGH	$\overline{\text{PROG}}$ Width	45	55	msec
TAVQV	Address to Data Valid		48TCLCL	
TELOV	$\overline{\text{ENABLE}}$ Low to Data Valid		48TCLCL	
TEHOZ	Data Float After $\overline{\text{ENABLE}}$	0	48TCLCL	

EPROM PROGRAMMING AND VERIFICATION WAVEFORMS





## CMOS 8192-Word by 8-Bit LSI Static RAM

**Features:**

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 26-pin configuration
- Input address buffers gated off with chip disable
- Fast access time:  $t_{AA}=150\text{ ns}/120\text{ ns}$  (CDM6264-3/CDM6264-4)
- Low standby and operating power:  $I_{DDS1}=2\ \mu\text{A}$  typical,  $I_{OPER2}=40\text{ mA}$  maximum
- Data retention voltage: 2 V min.
- Operating temperature range (max. rating):  $0^\circ$  to  $70^\circ\text{C}$

The RCA-CDM6264 is a 8192-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data input and data output and utilizes a single power supply of 4.5 V to 5.5 V. Either chip enable ( $\overline{\text{CE1}}$  or  $\overline{\text{CE2}}$ ), when not valid, will gate off the address and output buffers and power down the chip to

minimum standby power with inputs toggling. The output enable ( $\overline{\text{OE}}$ ) controls the output buffers to eliminate bus contention.

The CDM6264 is supplied in 26-lead, hermetic, dual-in-line side-brazed ceramic (D suffix) and in 26-lead dual-in-line plastic (E suffix) packages.




Fig. 1 - Functional block diagram.

TRUTH TABLE

$\overline{\text{CE1}}$	$\overline{\text{CE2}}$	$\overline{\text{OE}}$	$\overline{\text{WE}}$	A0 TO A12	MODE	DATA I/O	DEVICE CURRENT
H	X	X	X	X	NOT SELECTED	HIGH Z	STANDBY
X	L	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	H	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	X	L	STABLE	WRITE	DATA IN	ACTIVE
L	H	H	H	STABLE	OUTPUT DISABLE	HIGH Z	ACTIVE

L = LOW H = HIGH X = H OR L

CMOS Microprocessors, Memories and Peripherals

CDM6264

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE RANGE, (V <sub>DD</sub> ) (Voltage referenced to V <sub>SS</sub> terminal)	-0.3 to -7 V
INPUT VOLTAGE RANGE ALL INPUTS	-0.3 to -7 V
POWER DISSIPATION PER PACKAGE (P <sub>D</sub> ):	
For T <sub>A</sub> = 0° to -60°C (PACKAGE TYPE E)	500 mW
For T <sub>A</sub> = -60° to +70°C (PACKAGE TYPE E)	Derate Linearly at 8 mW/°C to 420 mW
For T <sub>A</sub> = 0° to +70°C (PACKAGE TYPE D)	500 mW
DEVICE DISSIPATION PER OUTPUT TRANSISTOR	
For T <sub>A</sub> = FULL PACKAGE-TEMPERATURE RANGE	100 mW
OPERATING-TEMPERATURE RANGE (T <sub>A</sub> )	
PACKAGE TYPE D	0 to +70°C
PACKAGE TYPE E	0 to +70°C
STORAGE TEMPERATURE RANGE (T <sub>STG</sub> )	-55 to +125°C
LEAD TEMPERATURE (DURING SOLDERING):	
At distance 1/16 ± 1/32 in (1.59 ± 0.79 mm) from case for 10 s max.	+255°C

OPERATING CONDITIONS at T<sub>A</sub> = 0 to +70°C

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	ALL TYPES		
	MIN.	MAX.	
DC Operating Voltage Range	4.5	5.5	V
Input Voltage Range	V <sub>IH</sub>	V <sub>DD</sub> + 0.3	
	V <sub>IL</sub>	-0.3	
Input Signal Rise or Fall Time <sup>Δ</sup>	t <sub>r</sub> , t <sub>f</sub>	5	μs

<sup>Δ</sup>Input signal rise and fall times with a duration greater than the maximum value can cause loss of stored data in the selected mode

STATIC ELECTRICAL CHARACTERISTICS at T<sub>A</sub> = 0 to +70°C, V<sub>DD</sub> = 5 V ± 10%, Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS			UNITS		
		ALL TYPES					
		Min.	Typ.*	Max.			
Standby Device Current	I <sub>DD0</sub>	CE1=V <sub>IH</sub> or CE2=V <sub>IL</sub>	—	1.5	3	mA	
	I <sub>DD01</sub>	CE1=CE2 ≥ V <sub>DD</sub> -0.2 V or CE2 ≤ 0.2 V	—	2	100		
Output Voltage Low Level	V <sub>OL</sub> Max.	I <sub>OL</sub> =2.1 mA	—	—	0.4	V	
		I <sub>OL</sub> =1 μA	—	0.1	—		
Output Voltage High Level	V <sub>OH</sub> Min.	I <sub>OH</sub> =-1 mA	2.4	—	—	V	
		I <sub>OH</sub> =-1 μA	—	V <sub>DD</sub> -0.1	—		
Input Leakage Current	I <sub>IH</sub> Max.	V <sub>IH</sub> =0 V to V <sub>DD</sub>	—	±0.1	±2	μA	
3-State Output Leakage Current	I <sub>OUT</sub>	V <sub>I0</sub> =0 V to V <sub>DD</sub>	—	±0.5	±2		
Operating Device Current	I <sub>OPER1</sub> <sup>§</sup>	V <sub>IH</sub> =V <sub>IL</sub> , V <sub>IH</sub>	t <sub>CYC</sub> =1 μs	—	4.5	9	mA
			t <sub>CYC</sub> =120 ns	—	22.5	45	
	I <sub>OPER2</sub> <sup>§</sup>	V <sub>IH</sub> =0.2 V, V <sub>DD</sub> =0.2 V	t <sub>CYC</sub> =1 μs	—	2	4	
			t <sub>CYC</sub> =120 ns	—	20	40	
Input Capacitance	C <sub>IN</sub>	V <sub>IH</sub> =0 V, f=1 MHz, T <sub>A</sub> =25°C	—	4	8	pF	
Output Capacitance	C <sub>IO</sub>	V <sub>I0</sub> =0 V, f=1 MHz, T <sub>A</sub> =25°C	—	6	8		

\*Typical values are for T<sub>A</sub>=25°C and nominal V<sub>DD</sub>.

<sup>§</sup>Outputs open circuited.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Random-Access Memories (RAMs)

CDM6264

## SIGNAL DESCRIPTIONS

- A0-A10 (Address Inputs):** These inputs must be stable prior to a write operation, but may change asynchronously during read functions.
- I/O1-I/O8:** 8-bit tristate data bus.
- CE1, CE2 (Chip Enable):** Either chip enable, when not true, powers down the chip, disables Read and Write functions, and gates off address and output buffers.
- OE (Output Enable):** Enables tristate outputs if CE1 and CE2 are valid and WE is high.
- WE (Write Enable):** Enables Write function, if CE1 and CE2 are valid. WE will dominate if both WE and OE are low (i.e., the bus will be tristated and a Write will occur).
- V<sub>DD</sub>, V<sub>SS</sub>:** Power supply connections.

**DYNAMIC ELECTRICAL CHARACTERISTICS at T<sub>A</sub> = 0 to -70°C, V<sub>DD</sub> = 5 V ± 10%,**  
 Input t<sub>r</sub>, t<sub>f</sub> = 10 ns; C<sub>L</sub> = 100 pF and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. <sup>†</sup>	MAX.	MIN. <sup>†</sup>	MAX.	
Read Cycle Times, See Fig. 2						
Read Cycle Time	t <sub>RC</sub>	150	—	120	—	ns
Address Access Time	t <sub>AA</sub>	—	150	—	120	
Chip Enable Access Time	t <sub>ACE1, ACE2</sub>	—	150	—	120	
Chip Enable to Output Active	t <sub>CLZ1, CLZ2</sub>	10	—	10	—	
Output Enable to Output Valid	t <sub>OEV</sub>	—	70	—	60	
Output Enable to Output Active	t <sub>OEX</sub>	5	—	5	—	
Chip Disable to Output "High Z"	t <sub>CHZ1, CHZ2</sub>	0	70	0	50	
Output Disable to Output "High Z"	t <sub>OHZ</sub>	0	60	0	40	
Output Hold from Address Change	t <sub>OH</sub>	30	—	30	—	

<sup>†</sup>Time required by a limit device to allow for the indicated function.




Fig 2 - Read-cycle timing waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6264

DYNAMIC ELECTRICAL CHARACTERISTICS at  $T_A = 0$  to  $+70^\circ\text{C}$ ,  $V_{DD} = 5\text{V} \pm 10\%$ ,  
 Input  $L_t = 10\text{ nF}$ ,  $C_L = 100\text{ pF}$  and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. <sup>†</sup>	MAX.	MIN. <sup>†</sup>	MAX.	
Write Cycle Times, See Fig. 3						
Write Cycle Time	$t_{wc}$	150	—	120	—	ns
Chip Enable to End of WRITE	$t_{cew}$ , $t_{cws}$	120	—	100	—	
Address Valid to End of WRITE	$t_{aw}$	120	—	100	—	
Address Setup Time	$t_{as}$	0	—	0	—	
Write Enable Width	$t_{we}$	100	—	80	—	
Write Recovery Time	$t_{wr}$	0	—	0	—	
Write to Output "High Z"	$t_{wz}$	—	70	—	50	
Input Data Setup Time	$t_{di}$	80	—	50	—	
Input Data Hold Time	$t_{dh}$	0	—	0	—	
Output Active from End of Write	$t_{ow}$	10	—	10	—	

<sup>†</sup>Time required by a limit device to allow for the indicated function.

WRITE CYCLE 1 (CE1 CONTROL)





Fig. 3 - Write-cycle timing waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WRITE CYCLE 2 (CE2 CONTROL)



WRITE CYCLE 3 (WE CONTROL)




Fig. 3 - Write-cycle timing waveforms (cont'd).


CDM6264

DATA RETENTION CHARACTERISTICS at  $T_A = 0$  to  $70^\circ\text{C}$ ; See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS	
		ALL TYPES			
		MIN.	MAX.		
Minimum Data Retention Voltage	$V_{DR}$	$CE1 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	2	5.5	V
Data Retention Quiescent Current	$I_{DDDR}$	$V_{DD} = 3\text{ V}$ , $CE1, CE2 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	—	50	$\mu\text{A}$
Chip Enable to Data Retention Time	$t_{CDR}$	See Fig. 4	0	—	n.s.
Recovery to Normal Operation Time	$t_R$	See Fig. 4	$t_{RC}$	—	n.s.

$t_{RC}$  = Read Cycle Time.

DATA RETENTION WAVEFORM 1 (CE1 CONTROL)



DATA RETENTION WAVEFORM 2 (CE2 CONTROL)





Fig. 4 - Low  $V_{DD}$  data-retention timing waveforms. 92CM-37208

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# TYPES SN54122, SN54123, SN54L122, SN54L123, SN54LS122, SN54LS123, SN74122, SN74123, SN74L122, SN74L123, SN74LS122, SN74LS123 RETRIGGERABLE MONOSTABLE MULTIVIBRATORS


- D-C Triggered from Active-High or Active-Low Gated Logic Inputs
- Retriggerable for Very Long Output Pulses, Up to 100% Duty Cycle
- Overriding Clear Terminates Output Pulse
- Compensated for VCC and Temperature Variations
- '122, 'L122, 'LS122 Have Internal Timing Resistors

SN54122, SN54LS122 ... J OR W  
 SN54L122 ... J OR T  
 SN74122, SN74L122, SN74LS122 ... J OR N  
 (TOP VIEW) (SEE NOTES 1 THRU 4)



Logic: see function table  
 NC—No internal connection.

SN54123, SN54LS123 ... J OR W  
 SN54L123 ... J  
 SN74123, SN74L123, SN74LS123 ... J OR N  
 (TOP VIEW) (SEE NOTES 1 THRU 4)



Logic: see function table

'122, 'L122, 'LS122  
 FUNCTION TABLE

INPUTS					OUTPUTS	
CLEAR	A1	A2	B1	B2	Q	Q̄
L	X	X	X	X	L	H
X	H	H	X	X	L	H
X	X	X	L	X	L	H
X	X	X	X	L	L	H
H	L	X	↑	H	∩	∪
H	L	X	H	↑	∩	∪
H	X	L	↑	H	∩	∪
H	X	L	H	↑	∩	∪
H	H	↑	H	H	∩	∪
H	↑	↑	H	H	∩	∪
H	↑	H	H	H	∩	∪
↑	L	X	H	H	∩	∪
↑	X	L	H	H	∩	∪

'123, 'L123, 'LS123  
 FUNCTION TABLE

INPUTS				OUTPUTS	
CLEAR	A	B	Q	Q̄	Q̄
L	X	X	L	H	H
X	H	X	L	H	H
X	X	L	L	H	H
H	L	↑	∩	∪	∪
H	↑	H	∩	∪	∪
H	↑	L	∩	∪	∪
H	↑	H	∩	∪	∪
H	H	↑	∩	∪	∪
H	H	↑	∩	∪	∪
H	H	H	∩	∪	∪
↑	L	X	H	H	∩
↑	X	L	H	H	∩

See explanation of function tables on page 3-8.

## description

These d-c triggered multivibrators feature output pulse width control by three methods. The basic pulse time is programmed by selection of external resistance and capacitance values (see typical application data). The '122, 'L122, and 'LS122 have internal timing resistors that allow the circuits to be used with only an external capacitor, if so desired. Once triggered, the basic pulse width may be extended by retriggering the gated low-level-active (A) or high-level-active (B) inputs, or be reduced by use of the overriding clear. Figure 1 illustrates pulse control by retriggering and early clear.


The 'LS122 and 'LS123 are provided enough Schmitt hysteresis to ensure jitter-free triggering from the B input with transition rates as slow as 0.1 millivolt per nanosecond.

- NOTES:
1. An external timing capacitor may be connected between C<sub>ext</sub> and R<sub>ext</sub>/C<sub>ext</sub> (positive).
  2. To use the internal timing resistor of '122, 'L122 or 'LS122, connect R<sub>int</sub> to VCC.
  3. For improved pulse width accuracy and repeatability, connect an external resistor between R<sub>ext</sub>/C<sub>ext</sub> and VCC with R<sub>int</sub> open-circuited.
  4. To obtain variable pulse widths, connect an external variable resistance between R<sub>int</sub> or R<sub>ext</sub>/C<sub>ext</sub> and VCC.

TEXAS INSTRUMENTS  
 INCORPORATED  
 POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

TYPES SN54122, SN54123, SN54L122, SN54L123, SN54LS122, SN54LS123,  
SN74122, SN74123, SN74L122, SN74L123, SN74LS122, SN74LS123  
RETRIGGERABLE MONOSTABLE MULTIVIBRATORS



description (continued)



NOTE: Retrigger pulse must not start before  $0.22 C_{EXT}$  (in picofarads) nanoseconds after previous trigger pulse.

FIGURE 1-TYPICAL INPUT/OUTPUT PULSES

schematics of inputs and outputs



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# TYPES SN54122, SN54123, SN74122, SN74123

## RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

recommended operating conditions

	SN54'			SN74'			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
High-level output current, $I_{OH}$	-800			-800			$\mu$ A
Low-level output current, $I_{OL}$	16			16			mA
Pulse width, $t_w$	40			40			ns
External timing resistance, $R_{ext}$	5			25			50 k $\Omega$
External capacitance, $C_{ext}$	No restriction			No restriction			
Wiring capacitance at $R_{ext}/C_{ext}$ terminal	50			50			pF
Operating free-air temperature, $T_A$	-55			125			0 70 °C

electrical characteristics over recommended free-air operating temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	'122			'123			UNIT
		MIN	TYP‡	MAX	MIN	TYP‡	MAX	
$V_{IH}$ High-level input voltage		2			2			V
$V_{IL}$ Low-level input voltage		0.8			0.8			V
$V_{IK}$ Input clamp voltage		-1.5			-1.5			V
$V_{OH}$ High-level output voltage	$V_{CC} = \text{MIN}, I_I = -12 \text{ mA}$ See Note 1	2.4	3.4		2.4	3.4		V
$V_{OL}$ Low-level output voltage	$V_{CC} = \text{MIN}, I_{OL} = 16 \text{ mA}$ See Note 1	0.2	0.4		0.2	0.4		V
$I_I$ Input current at maximum input voltage	$V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$	1			1			mA
$I_{IH}$ High-level input current	Data inputs	40			40			$\mu$ A
	Clear input	80			80			
$I_{IL}$ Low-level input current	Data inputs	-1.6			-1.6			mA
	Clear input	-3.2			-3.2			
$I_{OS}$ Short-circuit output current‡	$V_{CC} = \text{MAX}$ , See Note 5	-10	-40		-10	-40		mA
$I_{CC}$ Supply current (quiescent or triggered)	$V_{CC} = \text{MAX}$ , See Notes 6 and 7	23 28			46 66			mA

† For conditions shown as MIN or MAX, use the value specified under recommended operating conditions.

‡ All typical values are at  $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$ .

§ Not more than one output should be shorted at a time.

- NOTES:
- Ground  $C_{ext}$  to measure  $V_{OH}$  at Q,  $V_{OL}$  at  $\bar{Q}$ , or  $I_{OS}$  at Q.  $C_{ext}$  is open to measure  $V_{OH}$  at  $\bar{Q}$ ,  $V_{OL}$  at Q, or  $I_{OS}$  at  $\bar{Q}$ .
  - Quiescent  $I_{CC}$  is measured (after clearing) with 2.4 V applied to all clear and A inputs, B inputs grounded, all outputs open,  $C_{ext} = 0.02 \mu\text{F}$ , and  $R_{ext} = 25 \text{ k}\Omega$ .  $R_{int}$  of '122 is open.
  - $I_{CC}$  is measured in the triggered state with 2.4 V applied to all clear and B inputs, A inputs grounded, all outputs open,  $C_{ext} = 0.02 \mu\text{F}$ , and  $R_{ext} = 25 \text{ k}\Omega$ .  $R_{int}$  of '122 is open.

switching characteristics,  $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$ , see note 8

PARAMETER†	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'122			'123			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	
$t_{PLH}$	A	Q	$C_{ext} = 0, R_{ext} = 5 \text{ k}\Omega,$ $C_L = 15 \text{ pF}, R_L = 400 \Omega$	22	33		22	33		ns
	B	Q		19	28		19	28		
$t_{PHL}$	A	$\bar{Q}$		30	40		30	40		ns
	B	$\bar{Q}$		27	36		27	36		
$t_{PLH}$	Clear	Q		18	27		18	27		ns
$t_{PLH}$	Clear	$\bar{Q}$		30	40		30	40		ns
$t_{wQ}(\text{min})$	A or B	Q	45	65		45	65		ns	
$t_{wQ}$	A or B	Q	3.08	3.42	3.76	2.76	3.03	3.37		$\mu$ s

†  $t_{PLH}$  = propagation delay time, low-to-high-level output

$t_{PHL}$  = propagation delay time, high-to-low-level output

$t_{wQ}$  = width of pulse at output Q

NOTE 8: Load circuit and voltage waveforms are shown on page 3-10.

# TYPES SN54L122, SN54L123, SN74L122, SN74L123 RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

recommended operating conditions

	SN54L <sup>1</sup>			SN74L <sup>1</sup>			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			-400			-400	μA
Low-level output current, I <sub>OL</sub>			8			8	mA
Pulse width, t <sub>pw</sub>	50			50			ns
External timing resistance, R <sub>ext</sub>	5		25	5		50	kΩ
External capacitance, C <sub>ext</sub>	No restriction			No restriction			
Wiring capacitance at R <sub>ext</sub> /C <sub>ext</sub> terminal			50			50	pF
Operating free-air temperature, T <sub>A</sub>	-55		125	0		70	°C

electrical characteristics over recommended free-air operating temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS <sup>1</sup>	'L122			'L123			UNIT
		MIN	TYP <sup>2</sup>	MAX	MIN	TYP <sup>2</sup>	MAX	
V <sub>IH</sub> High-level input voltage		2			2			V
V <sub>IL</sub> Low-level input voltage				0.6			0.6	V
V <sub>IK</sub> Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -12 mA			-1.5			-1.5	V
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> = MIN, I <sub>OH</sub> = -400 μA, See Note 1	2.4	3.4		2.4	3.4		V
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> = MIN, I <sub>OL</sub> = 8 mA, See Note 1	0.2	0.4		0.2	0.4		V
I <sub>I</sub> Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 5.5 V		1			1		mA
I <sub>IH</sub> High-level input current	Data inputs		20			20		μA
	Clear input		40			40		
I <sub>IL</sub> Low-level input current	Data inputs		-0.8			-0.8		mA
	Clear input		-1.6			-1.6		
I <sub>OS</sub> Short-circuit output current <sup>9</sup>	V <sub>CC</sub> = MAX, See Note 9	-5	-20		-5	-20		mA
I <sub>CC</sub> Supply current (quiescent or triggered)	V <sub>CC</sub> = MAX, See Notes 10 and 11		11	14		23	33	mA

<sup>1</sup> For conditions shown as MIN or MAX, use the value specified under recommended operating conditions.

<sup>2</sup> All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

<sup>3</sup> Not more than one output should be shorted at a time.

NOTES: 9. Ground C<sub>ext</sub> to measure V<sub>OH</sub> at Q, V<sub>OL</sub> at  $\bar{Q}$ , or I<sub>OS</sub> at Q. C<sub>ext</sub> is open to measure V<sub>OH</sub> at  $\bar{Q}$ , V<sub>OL</sub> at Q, or I<sub>OS</sub> at  $\bar{Q}$ .

10. Quiescent I<sub>CC</sub> is measured (after clearing) with 2.4 V applied to all clear and A inputs, B inputs grounded, all outputs open, C<sub>ext</sub> = 0.02 μF, and R<sub>ext</sub> = 25 kΩ. R<sub>int</sub> of 'L122 is open.

11. I<sub>CC</sub> is measured in the triggered state with 2.4 V applied to all clear and B inputs, A inputs grounded, all outputs open, C<sub>ext</sub> = 0.02 μF, and R<sub>ext</sub> = 25 kΩ. R<sub>int</sub> of 'L122 is open.

switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C, see note 8

PARAMETER <sup>1</sup>	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'L122			'L123			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	
t <sub>PLH</sub>	A	Q	C <sub>ext</sub> = 0, R <sub>ext</sub> = 5 kΩ, R <sub>L</sub> = 800 Ω, C <sub>L</sub> = 15 pF.	44	66		44	66		ns
	B	Q		38	56		38	56		
t <sub>PHL</sub>	A	Q		60	80		60	80		ns
	B	Q		54	72		54	72		
t <sub>PHL</sub>	Clear	Q		36	54		36	54		ns
t <sub>PLH</sub>	Clear	Q		60	80		60	80		
t <sub>wO</sub> (min)	A or B	Q		90	135		90	135		ns
t <sub>wO</sub>	A or B	Q	C <sub>ext</sub> = 400 pF, C <sub>L</sub> = 15 pF, R <sub>ext</sub> = 10 kΩ, R <sub>L</sub> = 800 Ω	1.7	1.9	2.1	1.3	2.1		

<sup>1</sup> t<sub>PLH</sub> = propagation delay time, low to high-level output

t<sub>PHL</sub> = propagation delay time, high-to-low-level output

t<sub>wO</sub> = width of pulse at output Q

NOTE 8: Load circuit and voltage waveforms are shown on page 3-10.

**TEXAS INSTRUMENTS**  
INCORPORATED  
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

## TYPES SN54LS122, SN54LS123, SN74LS122, SN74LS123 RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

recommended operating conditions

	SN54LS*			SN74LS*			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
High-level output current, $I_{OH}$			-400			-400	$\mu$ A
Low-level output current, $I_{OL}$			4			8	mA
Pulse width, $t_w$	40			40			ns
External timing resistance, $R_{ext}$	5		180	5		260	k $\Omega$
External capacitance, $C_{ext}$	No restriction			No restriction			
Wiring capacitance at $R_{ext}/C_{ext}$ terminal			50			50	pF
Operating free-air temperature, $T_A$	-55		125	0		70	$^{\circ}$ C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	SN54LS*			SN74LS*			UNIT
		MIN	TYP‡	MAX	MIN	TYP‡	MAX	
$V_{IH}$ High-level input voltage		2			2			V
$V_{IL}$ Low-level input voltage				0.7			0.8	V
$V_{IK}$ Input clamp voltage	$V_{CC} = \text{MIN.}$ , $I_I = -18 \text{ mA}$			-1.5			-1.5	V
$V_{OH}$ High-level output voltage	$V_{CC} = \text{MIN.}$ , $V_{IH} = 2 \text{ V.}$ $V_{IL} = V_{IL \text{ max}}$ , $I_{OH} = -400 \mu\text{A}$	2.5	3.5		2.7	3.5		V
$V_{OL}$ Low-level output voltage	$V_{CC} = \text{MIN.}$ , $V_{IH} = 2 \text{ V.}$ $V_{IL} = V_{IL \text{ max}}$		0.25	0.4		0.25	0.4	V
						0.35	0.5	
$I_I$ Input current at maximum input voltage	$V_{CC} = \text{MAX.}$ , $V_I = 7 \text{ V}$			0.1			0.1	mA
$I_{IH}$ High-level input current	$V_{CC} = \text{MAX.}$ , $V_I = 2.7 \text{ V}$			20			20	$\mu$ A
$I_{IL}$ Low-level input current	$V_{CC} = \text{MAX.}$ , $V_I = 0.4 \text{ V}$			-0.4			-0.4	mA
$I_{OS}$ Short-circuit output current*	$V_{CC} = \text{MAX.}$	-20		-100	-20		-100	mA
$I_{CC}$ Supply current (quiescent or triggered)	$V_{CC} = \text{MAX.}$ , See Note 13							mA
				LS122	6	11	6	11
				LS123	12	20	12	20

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^{\circ}\text{C}$ .

\* Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

NOTES: 12. To measure  $V_{OH}$  at Q,  $V_{OL}$  at  $\bar{Q}$ , or  $I_{OS}$  at Q, ground  $R_{ext}/C_{ext}$ , apply 2 V to B and clear, and pulse A from 2 V to 0 V.

13. With all outputs open and 4.5 V applied to all data and clear inputs,  $I_{CC}$  is measured after a momentary ground, then 4.5 V, is applied to clock.

switching characteristics,  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^{\circ}\text{C}$ , see note 14

PARAMETER†	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
$t_{PLH}$	A	Q	$C_{ext} = 0$ , $R_{ext} = 5 \text{ k}\Omega$ , $C_L = 15 \text{ pF}$ , $R_L = 2 \text{ k}\Omega$		23	33	ns
	B	Q			23	44	
$t_{PHL}$	A	$\bar{Q}$			32	45	ns
	B	$\bar{Q}$			34	56	
$t_{PHL}$	Clear	$\bar{Q}$			20	27	ns
$t_{PLH}$	Clear	Q			28	45	ns
$t_{wQ}(\text{min})$	A or B	Q		116	200	ns	
$t_{wQ}$	A or B	Q	$C_{ext} = 1000 \text{ pF}$ , $R_{ext} = 10 \text{ k}\Omega$ , $C_L = 15 \text{ pF}$ , $R_L = 2 \text{ k}\Omega$	4	4.5	5	$\mu$ s

†  $t_{PLH}$  = propagation delay time, low-to-high-level output

$t_{PHL}$  = propagation delay time, high-to-low-level output

$t_{wQ}$  = width of pulse at output Q

NOTE 14: Load circuit and voltage waveforms are shown on page 3-11.

# TYPES SN54122, SN74122, SN54123, SN74123 SN54L122, SN74L122, SN54L123, SN74L123, RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

## TYPICAL APPLICATION DATA FOR '122, '123, 'L122, 'L123

For pulse widths when  $C_{ext} \leq 1000$  pF, See Figures 4 and 5.

The output pulse is primarily a function of the external capacitor and resistor. For  $C_{ext} > 1000$  pF, the output pulse width ( $t_w$ ) is defined as:

$$t_w = K \cdot R_T \cdot C_{ext} \left( 1 + \frac{0.7}{R_T} \right)$$

where

K is 0.32 for '122, 0.28 for '123,  
0.37 for 'L122, 0.33 for 'L123

$R_T$  is in k $\Omega$  (internal or external timing resistance).


$C_{ext}$  is in pF

$t_w$  is in nanoseconds


To prevent reverse voltage across  $C_{ext}$ , it is recommended that the method shown in Figure 2 be employed when using electrolytic capacitors and in applications utilizing the clear function. In all applications using the diode, the pulse width is:

$$t_w = K_D \cdot R_T \cdot C_{ext} \left( 1 + \frac{0.7}{R_T} \right)$$


$K_D$  is 0.28 for '122, 0.25 for '123,  
0.33 for 'L122, 0.29 for 'L123




Applications requiring more precise pulse widths (up to 28 seconds) and not requiring the clear feature can best be satisfied with the '121 or 'L121.



'122, '123  
**TYPICAL OUTPUT PULSE WIDTH  
vs  
EXTERNAL TIMING CAPACITANCE**



'L122  
**TYPICAL OUTPUT PULSE WIDTH  
vs  
EXTERNAL TIMING CAPACITANCE**



†These values of resistance exceed the maximum recommended for use over the full temperature range of the SN54' and SN54L' circuits.

TTL  
MSI

TYPES SN54LS138, SN54LS139, SN54S138, SN54S139,  
SN74LS138, SN74LS139, SN74S138, SN74S139  
DECODERS/DEMULTIPLXERS

BULLETIN NO. DL-S 7611804, DECEMBER 1972—REVISED OCTOBER 1976

- Designed Specifically for High-Speed: Memory Decoders  
Data Transmission Systems
- 'S138 and 'LS138 3-to-8-Line Decoders Incorporate 3 Enable Inputs to Simplify Cascading and/or Data Reception
- 'S139 and 'LS139 Contain Two Fully Independent 2-to-4-Line Decoders/ Demultiplexers
- Schottky Clamped for High Performance

TYPE	TYPICAL PROPAGATION DELAY (3 LEVELS OF LOGIC)	TYPICAL POWER DISSIPATION
'LS138	22 ns	32 mW
'S138	8 ns	245 mW
'LS139	22 ns	34 mW
'S139	7.5 ns	300 mW

description


These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory-decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems these decoders can be used to minimize the effects of system decoding. When employed with high-speed memories utilizing a fast-enable circuit the delay times of these decoders and the enable time of the memory are usually less than the typical access time of the memory. This means that the effective system delay introduced by the Schottky-clamped system decoder is negligible.

The 'LS138 and 'S138 decode one-of-eight lines dependent on the conditions at the three binary select inputs and the three enable inputs. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented without external inverters and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.


The 'LS139 and 'S139 comprise two individual two-line-to-four-line decoders in a single package. The active-low enable input can be used as a data line in demultiplexing applications.

All of these decoders/demultiplexers feature fully buffered inputs each of which represents only one normalized Series 54LS/74LS load ('LS138, 'LS139) or one normalized Series 54S/74S load ('S138, 'S139) to its driving circuit. All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design. Series 54LS and 54S devices are characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ ; Series 74LS and 74S devices are characterized for  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$  industrial systems.

SN54LS138, SN54S138 ... J OR W PACKAGE  
SN74LS138, SN74S138 ... J OR N PACKAGE  
(TOP VIEW)



SN54LS139, SN54S139 ... J OR W PACKAGE  
SN74LS139, SN74S139 ... J OR N PACKAGE  
(TOP VIEW)




TEXAS INSTRUMENTS  
INCORPORATED  
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# TYPES SN54LS138, SN54S138, SN54LS139, SN54S139 SN74LS138, SN74S138, SN74LS139, SN74S139 DECODERS/DEMULTIPLEXERS

functional block diagrams and logic



schematics of inputs and outputs



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# TYPES SN54LS138, SN54LS139, SN74LS138, SN74LS139, DECODERS/DEMULTIPLEXERS

REVISED DECEMBER 1980

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	7 V
Input voltage	7 V
Operating free-air temperature range: SN54LS138, SN54LS139 Circuits	-55°C to 125°C
SN74LS138, SN74LS139 Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1 Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54LS138 SN54LS139			SN74LS138 SN74LS139			UNIT		
	MIN	NOM	MAX	MIN	NOM	MAX			
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V		
High-level output current, $I_{OH}$	-400			-400			$\mu$ A		
Low-level output current, $I_{OL}$	4			8			mA		
Operating free-air temperature, $T_A$	-55			125			0	70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	SN54LS138 SN54LS139			SN74LS138 SN74LS139			UNIT
		MIN	TYP‡	MAX	MIN	TYP‡	MAX	
$V_{IH}$ High-level input voltage		2			2			V
$V_{IL}$ Low-level input voltage		0.7			0.8			V
$V_{IK}$ Input clamp voltage	$V_{CC} = \text{MIN}, I_I = -18 \text{ mA}$	-1.5			-1.5			V
$V_{OH}$ High-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V},$ $V_{IL} = V_{IL \text{ max}}, I_{OH} = -400 \mu\text{A}$	2.5	3.4		2.7	3.4		V
$V_{OL}$ Low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V},$ $V_{IL} = V_{IL \text{ max}}$	$I_{OL} = 4 \text{ mA}$ 0.25 0.4			$I_{OL} = 8 \text{ mA}$ 0.25 0.4			V
$I_I$ Input current at maximum input voltage	$V_{CC} = \text{MAX}, V_I = 7 \text{ V}$	0.1			0.1			mA
$I_{IH}$ High-level input current	$V_{CC} = \text{MAX}, V_I = 2.7 \text{ V}$	20			20			$\mu$ A
$I_{IL}$ Low-level input current	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$	-0.4			-0.4			mA
$I_{OS}$ Short circuit output current §	$V_{CC} = \text{MAX}$	'LS138	-20	-100	-20	-100	mA	
		'LS139	-6	-40	-5	-42		
$I_{OS}$ Supply current	$V_{CC} = \text{MAX},$ Outputs enabled and open	'LS138	6.3	10	6.3	10	mA	
		'LS139	6.8	11	6.8	11		

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

‡ All typical values are at  $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$ .

§ Not more than one output should be shorted at a time.

switching characteristics,  $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$

PARAMETER¶	FROM (INPUT)	TO (OUTPUT)	LEVELS OF DELAY	TEST CONDITIONS	SN54LS138 SN74LS138			SN54LS139 SN74LS139			UNIT
					MIN	TYP	MAX	MIN	TYP	MAX	
$t_{PLH}$	Binary Select	Any	2	$C_L = 15 \text{ pF},$ $R_L = 2 \text{ k}\Omega,$ See Note 2	13	20		13	20		ns
$t_{PHL}$					27	41		22	33		ns
$t_{PLH}$			3		18	27		18	29		ns
$t_{PHL}$					26	39		25	38		ns
$t_{PLH}$	Enable	Any	2		12	18		16	24		ns
$t_{PHL}$					21	32		21	32		ns
$t_{PLH}$			3		17	26					ns
$t_{PHL}$					25	38					ns

¶  $t_{PLH}$  = propagation delay time, low-to-high-level output;  $t_{PHL}$  = propagation delay time, high-to-low-level output.

NOTE 2 Load circuits and waveforms are shown on page 3-11.

## TYPES SN54S138, SN54S139, SN74S138, SN74S139 DECODERS/DEMULTIPLEXERS

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	7 V
Input voltage	5.5 V
Operating free-air temperature range: SN54S138, SN54S139 Circuits	-55°C to 125°C
SN74S138, SN74S139 Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54S138			SN74S138			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
High-level output current, $I_{OH}$			-1			-1	mA
Low-level output current, $I_{OL}$			20			20	mA
Operating free-air temperature, $T_A$	-55	125		0	70		°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS <sup>1</sup>	SN54S138			SN54S139			UNIT
		MIN	TYP <sup>2</sup>	MAX	MIN	TYP <sup>2</sup>	MAX	
$V_{IH}$ High-level input voltage		2			2			V
$V_{IL}$ Low-level input voltage			0.8			0.8		V
$V_{IK}$ Input clamp voltage	$V_{CC} = \text{MIN}, I_I = -18 \text{ mA}$		-1.2			-1.2		V
$V_{OH}$ High-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -1 \text{ mA}$	SN54S <sup>3</sup>	2.5	3.4	2.5	3.4		V
		SN74S <sup>3</sup>	2.7	3.4	2.7	3.4		
$V_{OL}$ Low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 20 \text{ mA}$			0.5		0.5		V
$I_I$ Input current at maximum input voltage	$V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$		1			1		mA
$I_{IH}$ High-level input current	$V_{CC} = \text{MAX}, V_I = 2.7 \text{ V}$		50			50		μA
$I_{IL}$ Low-level input current	$V_{CC} = \text{MAX}, V_I = 0.5 \text{ V}$		-2			-2		mA
$I_{OS}$ Short-circuit output current <sup>4</sup>	$V_{CC} = \text{MAX}$	-40	-100	-40	-100			mA
$I_{CC}$ Supply current	$V_{CC} = \text{MAX}, \text{Outputs enabled and open}$		49	74		60	90	mA

<sup>1</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

<sup>2</sup> All typical values are at  $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$ .

<sup>3</sup> Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second.

switching characteristics,  $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$

PARAMETER <sup>1</sup>	FROM (INPUT)	TO (OUTPUT)	LEVELS OF DELAY	TEST CONDITIONS	SN54S138, SN74S138			SN54S139, SN74S139			UNIT
					MIN	TYP	MAX	MIN	TYP	MAX	
$t_{PLH}$	Binary select	Any	2	$C_L = 15 \text{ pF}, R_L = 280 \Omega, \text{See Note 3}$	4.5	7		5	7.5		ns
						7	10.5		6.5	10	
						7.5	12		7	12	
$t_{PHL}$	Enable	Any	2		5	8		5	8		ns
						7	11		6.5	10	
						7	11				
$t_{PLH}$			3							ns	

<sup>1</sup>  $t_{PLH}$  = propagation delay time, low-to-high-level output

$t_{PHL}$  = propagation delay time, high-to-low-level output

NOTE 3: Load circuits and waveforms are shown on page 3-10.

**TEXAS INSTRUMENTS**  
INCORPORATED

POST OFFICE BOX 775017 • DALLAS, TEXAS 75265

7-137

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## TYPES SN54LS240, SN54LS241, SN54LS244, SN54S240, SN54S241, SN74LS240, SN74LS241, SN74LS244, SN74S240, SN74S241 OCTAL BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS


	Typical I <sub>OL</sub> (Sink Current)	Typical I <sub>OH</sub> (Source Current)	Typical Propagation Delay Times		Typical Enable/ Disable Times	Typical Power Dissipation (Enabled)	
			Inverting	Noninverting		Inverting	Noninverting
SN54LS'	12 mA	-12 mA	10.5 ns	12 ns	18 ns	130 mW	135 mW
SN74LS'	24 mA	-15 mA	10.5 ns	12 ns	18 ns	130 mW	135 mW
SN54S'	48 mA	-12 mA	4.5 ns	6 ns	9 ns	450 mW	538 mW
SN74S'	64 mA	-15 mA	4.5 ns	6 ns	9 ns	450 mW	538 mW

- 3-State Outputs Drive Bus Lines or Buffer Memory Address Registers
- P-N-P Inputs Reduce D-C Loading
- Hysteresis at Inputs Improves Noise Margins


### description

These octal buffers and line drivers are designed specifically to improve both the performance and density of three-state memory address drivers, clock drivers, and bus-oriented receivers and transmitters. The designer has a choice of selected combinations of inverting and noninverting outputs, symmetrical  $\bar{G}$  (active-low output control) inputs, and complementary  $\bar{G}$  and  $\bar{G}$  inputs. These devices feature high fan-out, improved fan-in, and 400-mV noise-margin. The SN74LS' and SN74S' can be used to drive terminated lines down to 133 ohms.


### schematics of inputs and outputs




SN54LS240, SN54S240 ... J  
SN74LS240, SN74S240 ... J OR N  
(TOP VIEW)



SN54LS241, SN54S241 ... J  
SN74LS241, SN74S241 ... J OR N  
(TOP VIEW)



SN54LS244 ... J  
SN74LS244 ... J OR N  
(TOP VIEW)



**TYPES SN54LS240, SN54LS241, SN54LS244,  
SN74LS240, SN74LS241, SN74LS244  
BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS**

recommended operating conditions

PARAMETER	SN54LS*			SN74LS*			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$ (see Note 1)	4.5	5	5.5	4.75	5	5.25	V
High-level output current, $I_{OH}$			-12			-15	mA
Low-level output current, $I_{OL}$			12			24	mA
Operating free-air temperature, $T_A$	-55		125	0		70	°C

NOTE 1: Voltage values are with respect to network ground terminal.

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	SN54LS*			SN74LS*			UNIT
		MIN	TYP‡	MAX	MIN	TYP‡	MAX	
$V_{IH}$ High-level input voltage		2			2		V	
$V_{IL}$ Low-level input voltage				0.7			0.8	
$V_{IK}$ Input clamp voltage	$V_{CC} = \text{MIN}, I_I = -18 \text{ mA}$			-1.5			-1.5	
Hysteresis ( $V_{T+} - V_{T-}$ )	$V_{CC} = \text{MIN}$	0.2	0.4		0.2	0.4	V	
$V_{OH}$ High-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = V_{IL \text{ max}}, I_{OH} = -3 \text{ mA}$	2.4	3.4		2.4	3.4	V	
	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.5 \text{ V}, I_{OH} = \text{MAX}$	2			2			
$V_{OL}$ Low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = V_{IL \text{ max}}, I_{OL} = 12 \text{ mA}$			0.4			0.4	
	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = V_{IL \text{ max}}, I_{OL} = 24 \text{ mA}$						0.5	
$I_{OZH}$ Off-state output current, high-level voltage applied	$V_{CC} = \text{MAX}, V_{IH} = 2 \text{ V}, V_{IL} = V_{IL \text{ max}}, V_O = 2.7 \text{ V}$			20			20	
$I_{OZL}$ Off-state output current, low-level voltage applied	$V_{CC} = \text{MAX}, V_{IH} = 2 \text{ V}, V_{IL} = V_{IL \text{ max}}, V_O = 0.4 \text{ V}$			-20			-20	
$I_I$ Input current at maximum input voltage	$V_{CC} = \text{MAX}, V_I = 7 \text{ V}$			0.1			0.1	
$I_{IH}$ High-level input current, any input	$V_{CC} = \text{MAX}, V_I = 2.7 \text{ V}$			20			20	
$I_{IL}$ Low-level input current	$V_{CC} = \text{MAX}, V_{IL} = 0.4 \text{ V}$			-0.2			-0.2	
$I_{OS}$ Short-circuit output current*	$V_{CC} = \text{MAX}$	-40		-225	-40		-225	
$I_{CC}$ Supply current	Outputs high	$V_{CC} = \text{MAX}$	All	17	27	17	27	
	Outputs low		'LS240	26	44	26	44	
	Outputs open		'LS241, 'LS244	27	46	27	46	
			'LS240	29	50	29	50	
	All outputs disabled		'LS241, 'LS244	32	54	32	54	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at  $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$ .

\* Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

switching characteristics,  $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$

PARAMETER	TEST CONDITIONS	'LS240			'LS241, 'LS244			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
$t_{PLH}$ Propagation delay time, low-to-high-level output	$C_L = 45 \text{ pF}, R_L = 667 \Omega,$ See Note 2		9	14		12	18	ns
$t_{PHL}$ Propagation delay time, high-to-low-level output				12	18		12	18
$t_{PZL}$ Output enable time to low level	$C_L = 5 \text{ pF}, R_L = 667 \Omega,$ See Note 2		20	30		20	30	ns
$t_{PZH}$ Output enable time to high level			15	23		15	23	
$t_{PLZ}$ Output disable time from low level			15	25		15	25	
$t_{PHZ}$ Output disable time from high level		10	18		10	18	ns	

NOTE 2: Load circuit and voltage waveforms are shown on page 3-11.

TTL  
MSI


# TYPES SN54LS245, SN74LS245 OCTAL BUS TRANSCEIVERS WITH 3-STATE OUTPUTS

BULLETIN NO. DLS 12471, OCTOBER 1976—REVISED FEBRUARY 1979

- Bi-directional Bus Transceiver in a High-Density 20-Pin Package
- 3-State Outputs Drive Bus Lines Directly
- P-N-P Inputs Reduce D-C Loading on Bus Lines
- Hysteresis at Bus Inputs Improve Noise Margins
- Typical Propagation Delay Times, Port-to-Port . . . 8 ns
- Typical Enable/Disable Times . . . 17 ns

TYPE	$I_{CL}$ (SINK CURRENT)	$I_{OH}$ (SOURCE CURRENT)
SN54LS245	12 mA	-12 mA
SN74LS245	24 mA	-15 mA

SN54LS245 . . . J PACKAGE  
SN74LS245 . . . J OR N PACKAGE  
(TOP VIEW)



positive logic: see function table


## description

These octal bus transceivers are designed for asynchronous two-way communication between data buses. The control function implementation minimizes external timing requirements.

The device allows data transmission from the A bus to the B bus or from the B bus to the A bus depending upon the logic level at the direction control (DIR) input. The enable input ( $\bar{G}$ ) can be used to disable the device so that the buses are effectively isolated.

The SN54LS245 is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74LS245 is characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .

## schematics of inputs and outputs



## FUNCTION TABLE

ENABLE $\bar{G}$	DIRECTION CONTROL DIR	OPERATION
L	L	B data to A bus
L	H	A data to B bus
H	X	Isolation

H = high level, L = low level, X = irrelevant

## absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	7 V
Input voltage	7 V
Off-state output voltage	5.5 V
Operating free-air temperature range: SN54LS'	$-55^{\circ}\text{C}$ to $125^{\circ}\text{C}$
SN74LS'	$0^{\circ}\text{C}$ to $70^{\circ}\text{C}$
Storage temperature range	$-65^{\circ}\text{C}$ to $150^{\circ}\text{C}$

NOTE 1: Voltage values are with respect to network ground terminal.

Copyright © 1979 by Texas Instruments Incorporated

TEXAS INSTRUMENTS  
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

73

# TYPES SN54LS245, SN74LS245

## OCTAL BUS TRANSCEIVERS WITH 3-STATE OUTPUTS

REVISED FEBRUARY 1979

recommended operating conditions

PARAMETER	SN54LS245			SN74LS245			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
High-level output current, $I_{OH}$			-12			-15	mA
Low-level output current, $I_{OL}$			12			24	mA
Operating free-air temperature, $T_A$	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	SN54LS245			SN74LS245			UNIT	
		MIN	TYP‡	MAX	MIN	TYP‡	MAX		
$V_{IH}$ High-level input voltage		2			2			V	
$V_{IL}$ Low-level input voltage				0.7			0.8	V	
$V_{IK}$ Input clamp voltage	$V_{CC} = \text{MIN}$ , $I_I = -18 \text{ mA}$			-1.5			-1.5	V	
Hysteresis ( $V_{T+} - V_{T-}$ ) A or B input	$V_{CC} = \text{MIN}$	0.2	0.4		0.2	0.4		V	
$V_{OH}$ High-level output voltage	$V_{CC} = \text{MIN}$ , $V_{IH} = 2 \text{ V}$ , $V_{IL} = V_{IL \text{ max}}$		$I_{OH} = -3 \text{ mA}$	2.4	3.4		2.4	3.4	V
			$I_{OH} = \text{MAX}$	2			2		V
$V_{OL}$ Low-level output voltage	$V_{CC} = \text{MIN}$ , $V_{IH} = 2 \text{ V}$ , $V_{IL} = V_{IL \text{ max}}$		$I_{OL} = 12 \text{ mA}$		0.4		0.4		V
			$I_{OL} = 24 \text{ mA}$				0.5		V
$I_{OZH}$ Off-state output current, high-level voltage applied	$V_{CC} = \text{MAX}$ , $\bar{G}$ at 2 V		$V_O = 2.7 \text{ V}$		20		20	$\mu\text{A}$	
$I_{OZL}$ Off-state output current, low-level voltage applied			$V_O = 0.4 \text{ V}$		-200		-200	$\mu\text{A}$	
$I_I$ Input current at maximum input voltage	A or B DIR or $\bar{G}$	$V_{CC} = \text{MAX}$ ,	$V_I = 5.5 \text{ V}$		0.1		0.1	mA	
			$V_I = 7 \text{ V}$		0.1		0.1	mA	
$I_{IH}$ High-level input current	$V_{CC} = \text{MAX}$ , $V_{IH} = 2.7 \text{ V}$				20		20	$\mu\text{A}$	
$I_{IL}$ Low-level input current	$V_{CC} = \text{MAX}$ , $V_{IL} = 0.4 \text{ V}$				-0.2		-0.2	mA	
$I_{OS}$ Short-circuit output current††	$V_{CC} = \text{MAX}$			-40	-225		-40	-225	mA
$I_{CC}$ Supply current	Total, outputs high				48	70	48	70	mA
	Total, outputs low				62	90	62	90	mA
	Outputs at Hi-Z				64	95	64	95	mA

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$ .

†† Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

switching characteristics,  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
$t_{PLH}$ Propagation delay time, low-to-high-level output	$C_L = 45 \text{ pF}$ , $R_L = 667 \Omega$ , See Note 2		8	12	ns	
$t_{PHL}$ Propagation delay time, high-to-low-level output			8	12	ns	
$t_{ZL}$ Output enable time to low level				27	40	ns
$t_{ZH}$ Output enable time to high level				25	40	ns
$t_{PLZ}$ Output disable time from low level	$C_L = 5 \text{ pF}$ , $R_L = 667 \Omega$ , See Note 2		15	25	ns	
$t_{PHZ}$ Output disable time from high level			15	25	ns	

NOTE 2: Load circuit and waveforms are shown on page 1-15.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TTL  
MSI

TYPES SN54LS373, SN54LS374, SN54S373, SN54S374,  
SN74LS373, SN74LS374, SN74S373, SN74S374  
OCTAL D-TYPE TRANSPARENT LATCHES AND  
EDGE-TRIGGERED FLIP-FLOPS

BULLETIN NO. DL-S 12350, OCTOBER 1975 - REVISED JUNE 1979

- Choice of 8 Latches or 8 D-Type Flip-Flops In a Single Package
- 3-State Bus-Driving Outputs
- Full Parallel-Access for Loading
- Buffered Control Inputs
- Clock/Enable Input Has Hysteresis to Improve Noise Rejection
- P-N-P Inputs Reduce D-C Loading on Data Lines ('S373 and 'S374)
- SN54LS363 and SN74LS364 Are Similar But Have Higher  $V_{OH}$  For MOS Interface

'LS373, 'S373  
FUNCTION TABLE


OUTPUT ENABLE	ENABLE LATCH	D	OUTPUT
L	H	H	H
L	H	L	L
L	L	X	$Q_0$
H	X	X	Z

'LS374, 'S374  
FUNCTION TABLE


OUTPUT ENABLE	CLOCK	D	OUTPUT
L	↑	H	H
L	↑	L	L
L	L	X	$Q_0$
H	X	X	Z

See explanation of function tables on page 1-13.

SN54LS373, SN54S373 ... J PACKAGE  
SN74LS373, SN74S373 ... J OR N PACKAGE  
(TOP VIEW)



SN54LS374, SN54S374 ... J PACKAGE  
SN74LS374, SN74S374 ... J OR N PACKAGE  
(TOP VIEW)



description

These 8-bit registers feature totem-pole three-state outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. The high-impedance third state and increased high-logic-level drive provide these registers with the capability of being connected directly to and driving the bus lines in a bus-organized system without need for interface or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.

The eight latches of the 'LS373 and 'S373 are transparent D-type latches meaning that while the enable (G) is high the O outputs will follow the data (D) inputs. When the enable is taken low the output will be latched at the level of the data that was set up.


# TYPES SN54LS373, SN54LS374, SN54S373, SN54S374, SN74LS373, SN74LS374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

description (continued)

The eight flip-flops of the 'LS374 and 'S374 are edge-triggered D-type flip-flops. On the positive transition of the clock, the Q outputs will be set to the logic states that were setup at the D inputs.

Schmitt-trigger buffered inputs at the enable/clock lines simplify system design as ac and dc noise rejection is improved by typically 400 mV due to the input hysteresis. A buffered output control input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or a high-impedance state. In the high-impedance state the outputs neither load nor drive the bus lines significantly.



The output control does not affect the internal operation of the latches or flip-flops. That is, the old data can be retained or new data can be entered even while the outputs are off.



# TYPES SN54LS373, SN54LS374, SN74LS373, SN74LS374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

REVISED DECEMBER 1980

schematic of inputs and outputs



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	7 V
Input voltage	7 V
Off-state output voltage	7 V
Operating free-air temperature range: SN54LS*	-55°C to 125°C
SN74LS*	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54LS*			SN74LS*			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
High-level output voltage, $V_{OH}$			5.5			5.5	V
High-level output current, $I_{OH}$			-1			-2.6	mA
Width of clock/enable pulse, $t_W$	High	15		15			ns
	Low	15		15			
Data setup time, $t_{SU}$	*LS373	5↓		5↓			ns
	*LS374	20↓		20↓			
Data hold time, $t_H$	*LS373	20↓		20↓			ns
	*LS374	0↑		0↑			
Operating free-air temperature, $T_A$		-65	125	0		70	°C

† The arrow indicates the transition of the clock/enable input used for reference: ↓ for the low-to-high transition, ↑ for the high-to-low transition.

# TYPES SN54LS373, SN54LS374, SN74LS373, SN74LS374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

REVISED AUGUST 1977

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	SN54LS*		SN74LS*		UNIT	
		MIN	TYP‡	MAX	MIN		TYP‡
V <sub>IH</sub> High-level input voltage		2			2	V	
V <sub>IL</sub> Low-level input voltage				0.7		0.8	
V <sub>IK</sub> Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA			-1.5		-1.5	
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = V <sub>ILmax</sub> , I <sub>OH</sub> = MAX	2.4	3.4	2.4	3.1	V	
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = V <sub>ILmax</sub>			0.25	0.4	0.25	0.4
						0.35	0.5
I <sub>OZH</sub> Off-state output current, high-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2 V, V <sub>O</sub> = 2.7 V			20		20	
I <sub>OZL</sub> Off-state output current, low-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2 V, V <sub>O</sub> = 0.4 V			-20		-20	
I <sub>I</sub> Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7 V			0.1		0.1	
I <sub>IH</sub> High-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7 V			20		20	
I <sub>IL</sub> Low-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4 V			-0.4		-0.4	
I <sub>OS</sub> Short-circuit output current§	V <sub>CC</sub> = MAX			-30	-130	-30	-130
I <sub>CC</sub> Supply current	V <sub>CC</sub> = MAX, Output control at 4.5 V					24	40
						27	40

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'LS373			'LS374			UNIT	
				MIN	TYP	MAX	MIN	TYP	MAX		
f <sub>max</sub>							35	50		MHz	
t <sub>PLH</sub>	Data	Any Q	C <sub>L</sub> = 45 pF, R <sub>L</sub> = 667 Ω, See Notes 2 and 3							ns	
t <sub>PHL</sub>											
t <sub>PLH</sub>	Clock or enable	Any Q					15	28	20	28	ns
t <sub>PHL</sub>											
t <sub>PZH</sub>	Output	Any Q				25	36	21	28	ns	
t <sub>PZL</sub>	Control	Any Q				12	20	12	20	ns	
t <sub>PHZ</sub>	Output	Any Q	C <sub>L</sub> = 5 pF, R <sub>L</sub> = 667 Ω, See Note 3							ns	
t <sub>PLZ</sub>	Control	Any Q				15	25	14	25	ns	

NOTES: 2. Maximum clock frequency is tested with all outputs loaded.

3. See load circuits and waveforms on page 3-11.

f<sub>max</sub> = maximum clock frequency

t<sub>PLH</sub> = propagation delay time, low-to-high-level output

t<sub>PHL</sub> = propagation delay time, high-to-low-level output

t<sub>PZH</sub> = output enable time to high level


t<sub>PZL</sub> = output enable time to low level

t<sub>PHZ</sub> = output\* disable time from high level

t<sub>PLZ</sub> = output\* disable time from low level

# TYPES SN54S373, SN54S374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

schematic of inputs and outputs



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	7 V
Input voltage	5.5 V
Off-state output voltage	5.5 V
Operating free-air temperature range: SN54S'	-55°C to 125°C
SN74S'	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54S'			SN74S'			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
High-level output voltage, $V_{OH}$			5.5			5.5	V
High-level output current, $I_{OH}$			-2			-6.5	mA
Width of clock/enable pulse, $t_{WP}$	High	6		6			ns
	Low	7.3		7.3			
Data setup time, $t_{SU}$	'S373	0↓		0↓			ns
	'S374	5↑		5↑			
Data hold time, $t_H$	'S373	10↓		10↓			ns
	'S374	2↑		2↑			
Operating free-air temperature, $T_A$		-55	125		0	70	°C

↑↓ The arrow indicates the transition of the clock/enable input used for reference: ↑ for the low-to-high transition, ↓ for the high-to-low transition.

# TYPES SN54S373, SN54S374, SN74S373, SN74S374

## OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS†		MIN	TYP‡	MAX	UNIT
V <sub>IH</sub>	High-level input voltage			2			V
V <sub>IL</sub>	Low-level input voltage					0.8	V
V <sub>IJK</sub>	Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA				-1.2	V
V <sub>OH</sub>	High-level output voltage	SN54S*	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V,	2.4	3.4		V
		SN74S*	V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = MAX	2.4	3.1		
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OL</sub> = 20 mA				0.5	V
I <sub>OZH</sub>	Off-state output current, high-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2 V, V <sub>O</sub> = 2.4 V				50	μA
I <sub>OZL</sub>	Off-state output current, low-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2 V, V <sub>O</sub> = 0.5 V				-50	μA
I <sub>I</sub>	Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 5.5 V				1	mA
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7 V				50	μA
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.5 V				-250	μA
I <sub>OS</sub>	Short-circuit output current‡	V <sub>CC</sub> = MAX		-40		-100	mA
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = MAX			105	160	mA
				'S373			
					90	140	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'S373			'S374			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	
f <sub>max</sub>							75	100		MHz
t <sub>PLH</sub>	Data	Any Q	C <sub>L</sub> = 15 pF, R <sub>L</sub> = 280 Ω, See Notes 2 and 4	7	12					ns
t <sub>PHL</sub>				7	12					
t <sub>PLH</sub>	Clock or enable	Any Q		7	14		8	15		ns
t <sub>PHL</sub>				12	18		11	17		
t <sub>PZH</sub>	Output Control	Any Q	8	15		8	15		ns	
t <sub>PZL</sub>			11	18		11	18			
t <sub>PHZ</sub>	Output Control	Any Q	C <sub>L</sub> = 5 pF, R <sub>L</sub> = 280 Ω, See Note 3	6	9		5	9		ns
t <sub>PLZ</sub>			8	12		7	12			

NOTES: 2. Maximum clock frequency is tested with all outputs loaded.

4. See load circuits and waveforms on page 3-10.

f<sub>max</sub> = maximum clock frequency

t<sub>PLH</sub> = propagation delay time, low-to-high-level output

t<sub>PHL</sub> = propagation delay time, high-to-low-level output

t<sub>PZH</sub> = output enable time to high level


t<sub>PZL</sub> = output enable time to low level

t<sub>PHZ</sub> = output disable time from high level

t<sub>PLZ</sub> = output disable time from low level

# TYPES SN54LS374, SN54S374, SN74LS374, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

## TYPICAL APPLICATION DATA



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

1. หนังสือเกี่ยวกับระบบโทรศัพท์เคลื่อนที่ และคู่มือการใช้เครื่องโทรศัพท์เคลื่อนที่ของ บริษัท แดนคอลล (Dancall 7000 NMT System Description)
2. หนังสือเกี่ยวกับระบบโทรศัพท์เคลื่อนที่ และคู่มือการใช้เครื่องโทรศัพท์เคลื่อนที่ของ บริษัท อีริคสัน (Ericsson Automatic Mobile Telephone System - Survey)
3. ทรงชัย วีระทวีมาศ, " RAM 2 ทางบน IBM - PC " วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับที่ 94 , 2532, หน้า 253-257
4. " คู่มือชิพซัพพอร์ต และหน่วยความจำ (Chip Support and Memory) " , ซีไอเอ็ดยูเคชั่น, 2529
5. " คู่มือไอซีไมโครโปรเซสเซอร์ (Microprocessor Data Book) " , ซีไอเอ็ดยูเคชั่น, 2529
6. " Analog Data Book " , Signetics , 1983
7. " Invitation to BID economic and social development project 1984-1992 cellular mobile telephone system first expansion volume 3 technical specification " , องค์การโทรศัพท์แห่งประเทศไทย
8. " MCS-8051 Family of Single Chip Microcomputers Use's Manual " , 1981
9. " The TTL Data Book for Design Engineering " , Texas Instrument Incorporated , 1981

## กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สามารถสำเร็จลงได้โดยดี ขอขอบพระคุณ รศ. ถวิด นิ่งมา  
ที่คอยให้คำปรึกษาในทุกๆ ด้าน และ พี่ศิษฐ์ ที่คอยช่วยเหลืออยู่ตลอดเวลา ตลอดจนเพื่อนทุกๆ คนที่  
คอยให้กำลังใจ และทำขวัญส่งกำลังใจมาให้ได้คือ ลดาบั้นๆ ที่ได้ประสิทธิ์พรระลาภวิชา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้