



ปีการศึกษา 2532

โมเด็ม

(BPSK MODEM)

โดย

นายชนะศักดิ์ ไตรล 29.1078

นางสาวณัฐริยาภรณ์ เขียววาท 29.1056

อาจารย์ที่ปรึกษา

อ.ทองทศ วาณิชศรี

ปริญญาโททางการศึกษา 2532

ภาควิชา วิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

เรื่อง BPSK MODEM

ผู้จัดทำ

นายชนะศักดิ์ โตรล 29.1078

นางสาวณัฐิยาภรณ์ เขียววาท 29.1056

..... อาจารย์ที่ปรึกษา

(อ.ทองทศ วาณิชศรี)

BPSK MODEM

ชนะศักดิ์ โตรส

ณัฐธิยาภรณ์ เขียววาท

อ.ทองทศ วาณิชศรี อาจารย์ที่ปรึกษา

บทคัดย่อ

ปริศณานิพนธ์ฉบับนี้กล่าวถึง BPSK MODEM ซึ่งเป็นอุปกรณ์ที่ใช้เป็นเครื่องมือในการติดต่อสื่อสารสัญญาณดิจิตอลระหว่างอุปกรณ์ปลายทาง การทำงานของอุปกรณ์ประกอบด้วย การแปลงสัญญาณดิจิตอลไปเป็นสัญญาณแอนาล็อกเพื่อส่งไปตามสายส่งสัญญาณ และทำการแปลงสัญญาณกลับมาเป็นสัญญาณดิจิตอลในการรับ ลักษณะของการติดต่อจะเป็นแบบจุดต่อจุด โดยมีรูปแบบของช่องสัญญาณเป็นแบบซิมเพิล็กซ์ และได้มีการใช้เทคนิคการมอดูเลทสัญญาณแบบโบนารีเฟสซฟคีย์อิง โดยใช้สัญญาณพาห้ความถี่ 500 kHz และใช้สัญญาณรูปสี่เหลี่ยมจากฟังก์ชันเจนเนอเรเตอร์แทนสัญญาณดิจิตอลที่ต้องการส่ง โดยมีความถี่ของสัญญาณที่ 9600Hz ซึ่งในการรับ-ส่งสัญญาณของโมเด็มทำได้ที่อัตราบิต 9600 บิตต่อวินาที

BPSK MODEM

Thanasak Torot
Nattiyaporn Khieuwat
Tongtod Vanishsri Advisor

Abstract

In this thesis refers to BPSK MODEM, which is the device, that used to convert a digital signal into an analog signal for send over the transmission lines and convert back into digital signal in the receive section. Its communication - link configuration is point to point, and has simplex type of channels. About a modulation technique, that used in this modem is Binary Phase Shift Keying (BPSK) and used the carrier frequency about 500 kHz. While using the square wave from a function generator simulates the data signal. The good manner of receive section has bit rate as high as 9600 b/s

สารบัญ

	หน้า
บทที่ 1. บทนำ	1
1.1 ระบบการสื่อสารข้อมูล	1
1.2 การรับ-ส่งข้อมูล	2
บทที่ 2. ทฤษฎีและหลักการ	7
2.1 หลักการพื้นฐานของโมเด็ม	7
2.2 ชนิดของโมเด็ม	8
2.3 การมอดูเลทแบบเฟลซิกซ์อิ่ง	9
2.4 ภาคล่งของ BPSK	9
2.5 บาลานซ์มอดูเลเตอร์	11
2.6 แบนด์วิทของ BPSK	14
2.7 ภาครับของ BPSK	16
2.8 การนำสัญญาณพาห้กลับมาใช้	17
2.9 เฟลลือคูลูป	18
2.10 วงจรกรองความถี่	22
2.11 วงจรขยายสัญญาณเลือกความถี่	24
2.12 วงจรบัฟเฟอร์	26
บทที่ 3. การออกแบบและการสร้าง	29
3.1 ภาคล่ง	29
3.2 ภาครับ	32
บทที่ 4. การทดลองและผลการทดลอง	39
4.1 การทดลองและผลการทดลองของภาคล่ง	39
4.2 การทดลองและผลการทดลองในการรับ-ส่งสัญญาณ	40
4.3 การทดลองและผลการทดลองของภาครับ	40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5. สรุปลงและวิจารณ์	42
ภาคผนวก ก	43
ภาคผนวก ข	48
กิตติกรรมประกาศ	56
หนังสืออ้างอิง	57



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปัจจุบันระบบการสื่อสารมีการพัฒนามากขึ้นเป็นลำดับ โดยเริ่มมาจากโทรเลข, วิทยุกระจายเสียง, โทรศัพท์ จนมาถึงปัจจุบันคอมพิวเตอร์ได้เข้ามามีบทบาทสำคัญ มีส่วนทำให้ระบบการสื่อสารมีประสิทธิภาพสูงขึ้น การสื่อสารข้อมูลกลายเป็นสิ่งจำเป็นและมีอิทธิพลต่อความเป็นอยู่ของมนุษย์ทั้งในปัจจุบันและอนาคต กิจกรรมหลายอย่างอาศัยความก้าวหน้าและความสะดวกสบายของการสื่อสารข้อมูลเป็นส่วนส่งเสริมในการประกอบการ เช่น กิจกรรมธนาคาร, ลายการบิน, ธุรกิจการโรงแรม ทำให้มีการพัฒนาและคิดค้นเทคโนโลยีใหม่ๆ เกี่ยวกับการสื่อสารข้อมูลอยู่ตลอดเวลา เทคโนโลยีด้านนี้จึงเป็นเรื่องที่น่าสนใจและมีความสำคัญอีกด้านหนึ่งทั้งในปัจจุบันและอนาคต

1.1 ระบบการสื่อสารข้อมูล (DATA COMMUNICATION SYSTEM)

ส่วนประกอบพื้นฐานทั่วไปในการสื่อสารข้อมูลจะต้องประกอบด้วย เครื่องส่ง, ตัวกลางหรือสื่อในการส่งข้อมูลและเครื่องรับ ซึ่งจะมีรูปแบบที่แตกต่างกันออกไปตามเทคนิคและความต้องการใช้งาน สำหรับสื่อที่ใช้ในการส่งข้อมูลนั้น มีหลายแบบ เช่น แบบใช้สาย ซึ่งอาจจะเป็น สายโทรศัพท์, สายโคแอกเซียล (coaxial) หรือแบบไม่ใช้สาย โดยส่งออกเป็นคลื่นวิทยุ ดังรูปที่ 1.1



ก) สื่อการส่งแบบใช้สาย



ข) สื่อการส่งแบบไม่ใช้สาย


รูปที่ 1.1 แผนผังแสดงพื้นฐานของระบบการสื่อสารข้อมูล

1.2 การรับ-ส่งข้อมูล

การรับส่งข้อมูลสามารถแบ่งออกได้เป็น 2 วิธีด้วยกันคือ

1.2.1 การรับ-ส่งข้อมูลแบบขนาน


ลักษณะของการรับ-ส่งข้อมูลแบบขนานทำได้โดย ส่งข้อมูลออกมาทีละไบต์ (byte) คือ 8 บิต (bit) จากเครื่องส่งไปยังเครื่องรับ ตัวกลางระหว่าง 2 เครื่องจะต้องมีช่องทางให้ข้อมูลเดินทางอย่างน้อย 8 ช่องทาง นอกจากนั้นอาจต้องมีทางเดินของสายควบคุมอื่นๆ เช่น บิตพาริตี (parity) ของสัญญาณ เพื่อเป็นการตรวจสอบความผิดพลาดของการรับสัญญาณที่ปลายทางหรือ สายที่ใช้ควบคุมการโต้ตอบ (hand-shake) ดังนั้นทุกบิตจะเดินทางถึงเครื่องรับพร้อมกัน ทำให้ความเร็วในการส่งข้อมูลสูงกว่าการรับ-ส่งแบบอนุกรม แต่ต้องใช้จำนวนสายในการส่งผ่านข้อมูลมากกว่า ทำให้เกิดความสิ้นเปลืองค่าใช้จ่ายสูง รวมทั้งอาจเกิดการลatching ของสัญญาณได้มากทำให้การรับข้อมูลผิดพลาด การใช้งานของการรับ-ส่งข้อมูลแบบนี้จึงใช้ติดต่อบนระยะทางสั้นๆ ได้แก่ การเคลื่อนย้ายข้อมูลระหว่างเครื่องคอมพิวเตอร์กับอุปกรณ์รอบข้าง เช่น เครื่องพิมพ์



รูปที่ 1.2 แสดงการส่งข้อมูลแบบขนาน

1.2.2 การรับ-ส่งข้อมูลแบบอนุกรม

ลักษณะการรับ-ส่งข้อมูลแบบอนุกรม ข้อมูลจะถูกส่งออกมาทีละบิต ระหว่างเครื่องส่งกับเครื่องรับ พิจารณาดังรูปที่ 1.3 ข้อมูลที่ส่งจากจุดส่งจะถูกเปลี่ยนให้ เป็นแบบอนุกรมเสียก่อน แล้วค่อยทยอยส่งออกมาทีละบิตไปยังจุดรับ ที่จุดรับก็จะต้องมีกลไกในการเปลี่ยนข้อมูลที่ส่งออกมาทีละบิตให้เป็นสัญญาณแบบขนานให้ลงตัวพอดิ สัญญาณอนุกรมบิตที่ 1 ลงที่เส้นทางของข้อมูลที่ 1 พอดิ จากลักษณะดังกล่าวทำให้การรับ-ส่งข้อมูลแบบนี้ช้ากว่าแบบขนานแน่นอน แต่จะใช้ตัวกลางเพียงสายเดียว ค่าใช้จ่ายของสื่อกลางจึงสิ้นเปลืองน้อยกว่า




รูปที่ 1.3 แสดงการรับ-ส่งข้อมูลแบบอนุกรม

พิจารณาถึงกลไกเพิ่มเติมที่ใช้ ในการแปลงสัญญาณอนุกรมทีละบิตให้ลงตัวพอดิ เพื่อป้องกันความผิดพลาดในการรับ แบ่งออกได้เป็น 2 แบบคือ

1. การส่งแบบอซิงโครนัส (Asynchronous)

โครงสร้างของข้อมูลในการส่งแบบนี้ประกอบด้วย บิตเริ่มต้น (start bit) , บิตสิ้นสุด (stop bit) และพาริตีบิต (parity bit) ซึ่งเป็นตัวตรวจสอบความถูกต้องของการรับข้อมูล แสดงดังรูปที่ 1.4



รูปที่ 1.4 รูปแบบการส่งข้อมูลอนุกรมแบบอซิงโครนัส

ลักษณะของการส่งแบบนี้คือ ตอนเริ่มแรกที่ยังไม่มีการส่งข้อมูลนั้น จะมีสัญญาณแรงดันอยู่ตลอดเวลาแสดง แสดงให้ทราบฝ่ายรับยังคงมีการติดต่อกับฝ่ายส่ง เมื่อเริ่มต้นส่งข้อมูลสัญญาณของอซิงโครนัสจะเป็น 0 ในช่วงสัญญาณนาฬิกา บิตนี้เรียกบิตเริ่มต้น ตามหลังด้วยบิตข้อมูลซึ่งนิยมเข้ารหัสแบบแอสกี(ASCII) การส่งจะเริ่มจากบิตที่มีค่าน้อยที่สุดก่อนไล่ไปจนถึงบิตที่มีค่ามากที่สุด ตามหลังบิตข้อมูลจะเป็นพาริตีบิต เป็นตัวตรวจสอบข้อมูล อาจเป็นพาริตีแบบคู่(even)หรือแบบคี่(odd) ถ้าเป็นพาริตีแบบคู่ จำนวนบิตที่เป็น 1 ในช่วงบิตข้อมูลรวมกับพาริตีบิตต้องเป็นจำนวนคู่ ทางผู้ส่งจะเป็นผู้ตรวจสอบข้อมูลและใส่พาริตีบิตเอง ผู้รับจะตรวจสอบความผิดพลาดของการรับ หากไม่ตรงตามกำหนด นั่นคือ ข้อมูลไม่ตรงกับที่ทำการส่งมา แต่การผิดพลาดที่เกิดจะต้องเป็นจำนวนคี่เท่านั้น หลังจากพาริตีบิต จะเป็นบิตสิ้นสุด มีค่าเป็น 1 มีช่วงความกว้างเป็นได้ทั้ง 1, 1.5 หรือ 2 เท่าของช่วงสัญญาณนาฬิกาแล้วแต่การตกลงระหว่างผู้ส่งและผู้รับ

จากกลไกดังกล่าวจะเห็นว่าการส่งเป็นไปทีละตัวอักษร โดยมีบางส่วนของสัญญาณที่ส่ง ใช้เป็นตัวควบคุมการส่ง ทำให้ความเร็วในการส่งข้อมูลน้อยลง

2. การส่งแบบซิงโครนัส(Synchronous)

ข้อแตกต่างของการส่งแบบซิงโครนัสและอซิงโครนัสคือ ความต่อเนื่องในการส่งข้อมูล แบบซิงโครนัสข้อมูลมีการส่งแบบต่อเนื่อง และต้องส่งสัญญาณนาฬิกาไปพร้อมข้อมูล ในการส่งข้อมูลระยะสั้นๆสัญญาณนาฬิกาซึ่งเป็นสัญญาณซิงค์(sync.) อาจส่งแยกไปในสายส่งสัญญาณอีกเส้นหนึ่ง แต่ถ้าเป็นการส่งในระยะไกลๆสัญญาณนาฬิกาจะถูกเข้ารหัสแล้วทำการส่งรวมไปในสายส่งสัญญาณข้อมูลเลย รูปแบบของการส่งข้อมูลแบบอซิงโครนัสแสดงดังรูปที่ 1.5 ก่อนเริ่มส่งข้อมูลมีการส่งอักขระ(character)นำหน้าประกอบด้วย 1/0 สลับกันเพื่อให้ทางด้านรับปรับสัญญาณนาฬิกาให้ตรงกัน ทำให้สามารถแปลข้อมูลที่รับมาได้ถูก การส่งข้อมูลจะส่งเป็นกลุ่มข้อมูล และจะมีการส่งอักขระซิงค์(sync. character) ซึ่งเป็นตัวบอกความยาวของข้อมูลและจุดเริ่มต้นของข้อมูล ทางฝ่ายรับจะตรวจค้นหาอักขระซิงค์ก่อน

เมื่อได้รับแล้วจึงทำการรับข้อมูล ข้อมูลที่เข้ามาจะเป็นกลุ่มข้อมูลประกอบด้วยข้อมูลหลายชุด สำหรับอักขระซิงค์ จะถูกส่งออกมา 2 ครั้งก่อนทำการรับข้อมูลเพื่อป้องกันการผิดพลาด ส่วนของกลุ่มข้อมูลจะมีส่วนหัว(head)บรรยายถึงข้อมูลที่ส่งออกมา และมีการตรวจสอบความถูกต้องของข้อมูลที่รับมา โดยบล็อก เช็ค คาแรคเตอร์ (Block Check Character, BCC) ซึ่งเป็นกลุ่มตัวอักษรสำหรับการตรวจสอบความถูกต้อง โดยอาจมีวิธีการในการตรวจสอบได้ 3 วิธีดังนี้

1. การตรวจสอบตามแนวตั้ง (Vertical Redundancy Checking, VRC)
2. การตรวจสอบตามแนวนอน (Longitudinal Redundancy Checking, LRC)
3. การตรวจสอบแบบไซคลิก (Cyclic Redundancy Checking, CRC)




รูปที่ 1.5 รูปแบบการส่งข้อมูลแบบซิงโครนัล

จะเห็นว่าการส่งแบบซิงโครนัลดีกว่าแบบอซิงโครนัล เนื่องจากไม่มีบิตเริ่มต้น, บิตสิ้นสุดและพาริตีบิต ทำให้สามารถส่งข้อมูลไปได้ทีละหลายๆ

พิจารณารูปแบบของช่องสัญญาณการสื่อสารข้อมูลแบบอนุกรม ดังรูปที่ 1.6 แบ่งออกได้เป็น 3 แบบดังนี้

1. แบบซิมเพลกซ์ (Simplex) การส่งข้อมูลจะสามารถส่งในทิศทางเดียวเท่านั้น บางครั้งเรียก ส่งทิศทางเดียว (uni-direction)
2. แบบฮาล์ฟดูเพลกซ์ (Half-duplex) ทั้งสองสถานีทำการส่งและรับได้ แต่ต้องผลัดกันส่งและผลัดกันรับ จะส่งและรับพร้อมกันไม่ได้
3. แบบฟูลดูเพลกซ์ (Full-duplex) ทั้งสองสถานีสามารถส่งและรับได้ในเวลาเดียวกัน



รูปที่ 1.6 รูปแบบช่องสัญญาณการสื่อสารข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 ทฤษฎีและหลักการ

ในการสื่อสารข้อมูลซึ่งเป็นสัญญาณดิจิทัล(digital)นั้น วิธีที่ใช้ในการติดต่อซึ่งกันและกัน ทำได้ 2 วิธีคือ


1. ทำการส่งสัญญาณในรูปสัญญาณดิจิทัลเลย กรณีนี้สายส่งสัญญาณที่ใช้จำเป็นต้องมีแบนด์วิท(bandwidth)กว้าง เพราะสัญญาณดิจิทัลมีแบนด์วิทกว้าง และถ้าทำการส่งไปในระยะไกลสัญญาณดิจิทัลเกิดการเพี้ยนของรูปสัญญาณได้ง่าย วิธีนี้จึงไม่นิยมใช้

2. ทำการส่งสัญญาณ โดยทำการแปลงสัญญาณให้เป็นสัญญาณอนาลอกก่อนแล้วจึงทำการส่งออก ซึ่งจะสามารถส่งในสายส่งสัญญาณทั่วไปได้ เพราะสัญญาณอนาลอกไม่ต้องการแบนด์วิทที่กว้างมากเหมือนสัญญาณดิจิทัล และการส่งแบบนี้จึงต้องมีขั้นตอนการแปลงสัญญาณกลับเป็นสัญญาณดิจิทัลในการรับ

2.1 หลักการพื้นฐานของโมเด็ม (MODEM)

จากวิธีการส่งสัญญาณดิจิทัลโดยแปลงให้อยู่ในรูปสัญญาณอนาลอก และแปลงกลับในการรับ ขั้นตอนการทำงานทั้งสองต้องอาศัยอุปกรณ์ที่เรียกว่า "โมเด็ม" การทำงานของอุปกรณ์มี 2 หน้าที่คือ เป็นตัวแปลงสัญญาณดิจิทัลให้เป็นสัญญาณอนาลอกโดยการมอดูเลต (MODulation) เพื่อทำการส่งออก และแปลงสัญญาณอนาลอกกลับมาเป็นสัญญาณดิจิทัลโดยการดีมอดูเลต (DEMODulation) ในการรับ จากลักษณะการทำงาน 2 หน้าที่ดังกล่าวจึงเป็นที่มาของชื่อ โมเด็ม (MODEM) ดังนั้นในการติดต่อสื่อสารข้อมูลระหว่างอุปกรณ์ปลายทางจึงต้องมีโมเด็มเป็นตัวเชื่อม แสดงดังรูปที่ 2.1 จะเห็นว่าการใช้โมเด็มทำให้การส่งสัญญาณเข้าไปบ้าง แต่ก็จะทำให้สามารถส่งสัญญาณดิจิทัลไปทางไกลได้สำเร็จ

สัญญาณอนาลอก



รูปที่ 2.1 ลักษณะการส่งสัญญาณผ่านโมเด็ม

2.2 ชนิดของโมเด็ม

โมเด็มมีอยู่หลายชนิด ซึ่งเราสามารถแบ่งชนิดของโมเด็มเป็นแบบต่างๆ แล้วแต่หลักที่นำมาใช้พิจารณา เช่น

- แบ่งตามอัตราการส่งข้อมูล แบ่งได้เป็น

1. อัตราการส่งข้อมูลต่ำ (Low speed) มีอัตราการส่งข้อมูลไม่เกิน 600 บิตต่อวินาที (b/s)

2. อัตราการส่งข้อมูลปานกลาง (Medium speed) มีอัตราการส่งข้อมูลระหว่าง 600-9600 บิตต่อวินาที

3. อัตราการส่งข้อมูลสูง (High speed) มีอัตราการส่งข้อมูลมากกว่า 9600 บิตต่อวินาที


- แบ่งตามเทคนิคการมอดูเลต แบ่งได้เป็น

1. เฟสชิฟคีย์อิง (Phase Shift Keying, PSK)

2. ฟรีแควนซีชิฟคีย์อิง (Frequency Shift Keying, FSK)

3. เฟสแอมพลิจูดมอดูเลชัน (Phase Amplitude Modulation, PAM)

สำหรับเทคนิคการมอดูเลตสัญญาณนั้น มีอีกหลายแบบ แต่ค่อนข้างจะใช้กันน้อยจากหลักที่นำมาพิจารณาทั้ง 2 แบบดังกล่าว สามารถแสดงเป็นไดอะแกรมได้ดังรูปที่ 2.2



รูปที่ 2.2 การแบ่งชนิดของโมเด็ม



นอกจากหลักที่กล่าวมาแล้ว โมเด็มก็ยังสามารถแบ่งตามระยะการติดต่อของ
โครงข่าย ได้ 2 แบบ คือ

1. โมเด็มใช้สำหรับระยะไกล (Long-haul modem) โครงข่ายการติดต่อ
จะใช้ติดต่อในระยะทางไกล โดยต่อผ่านสายโทรคัมภ์และชุมสายโทรคัมภ์

2. โมเด็มสำหรับระยะใกล้ (Short-haul modem) การติดต่อจะใช้สำหรับ
ระยะใกล้ๆ โครงข่ายการใช้งานมักจะเป็นการติดต่อ แบบจุดต่อจุด (point to point)
สายส่งสัญญาณที่ใช้จะเป็นสายเคเบิล ที่ต่อโดยตรง มีขีดจำกัดของระยะการติดต่อ จะกระทำ
ได้ไม่เกิน 10 ไมล์ หรือ 16 กิโลเมตร โดยมีอัตราการส่งข้อมูล แปรเป็นสัดส่วนผกผันกับ
ระยะระหว่างจุดส่งและจุดรับ

2.3 การมอดูเลตแบบเฟสชิฟคีย์อิง (PHASE SHIFT KEYING, PSK)

การมอดูเลตแบบ PSK เป็นการมอดูเลตแบบดิจิทัลแบบหนึ่ง ที่มีลักษณะคล้าย
คลึงกับการมอดูเลตทางเฟส (phase modulation) ของสัญญาณอนาล็อก แต่ต่างกันตรงที่
สัญญาณที่จะนำมามอดูเลตนั้น (modulating signal) เป็นลักษณะของไบนารีพัลส์ (binary
pulse) มีระดับของแรงดันไฟฟ้า (voltage) คงที่ 2 ระดับ ทำให้ค่าของเฟสที่เปลี่ยน
แปลงของสัญญาณที่ผ่านการมอดูเลต (modulated signal) มีค่าจำกัดสำหรับการเปลี่ยน
แปลงระดับของพัลส์แต่ละครั้ง ซึ่งถ้าเป็นกรณีสัญญาณอนาล็อกแล้ว การเปลี่ยนแปลงเฟสของ
สัญญาณที่ผ่านการมอดูเลตแล้ว จะไม่จำกัดค่าเฟส จะเปลี่ยนแปลงอย่างต่อเนื่อง


สำหรับ ไบนารีเฟสชิฟคีย์อิง (Binary Phase Shift Keying, BPSK) คือ
การมอดูเลตแบบ PSK ที่มีค่าการเปลี่ยนแปลงเฟสของสัญญาณที่มอดูเลตระหว่าง 2 ค่าคือ
เมื่อสัญญาณดิจิทัลอินพุต (input) มีค่าเป็น 1 เฟสของเอาต์พุต (output) จากการมอดูเลต
จะมีค่าหนึ่ง ซึ่งต่างเฟสกับกรณีที่สัญญาณดิจิทัลอินพุตเป็น 0 ไป 180 องศา

2.4 ราค่งของ BPSK

จากรูปที่ 2.3 แสดงแผนผังของการมอดูเลตสัญญาณแบบ BPSK ซึ่งสามารถ
อธิบายการทำงานได้ดังนี้

สัญญาณที่เป็นอินพุตของ บาลานซ์มอดูเลเตอร์ (balanced modulator) มี
2 สัญญาณคือ สัญญาณพาห้ (carrier) ที่มีเฟส (phase) และความถี่คงที่ สร้างโดย วงจร
ออสซิลเลเตอร์อ้างอิง (reference oscillator), และสัญญาณข้อมูลดิจิทัลแบบไบนารี
(digital binary) จากหลักการผสมสัญญาณแบบ BPSK นั้น เราจะได้สัญญาณเอาต์พุต
จากบาลานซ์มอดูเลเตอร์ เป็นสัญญาณอนาล็อกหรือสัญญาณพาห้ที่มีการเปลี่ยนแปลงเฟส

โดยจะมีค่าระหว่าง 2 ค่าคือ 0° และ 180° การเปลี่ยนแปลงของเฟสที่เกิดขึ้นนั้นจะขึ้นอยู่กับสถานะลอจิก (logic) ของสัญญาณดิจิทัล



รูปที่ 2.๖ แผนผังของการมอดูเลตแบบ BPSK

ซึ่งจะสามารถแสดงรูปสัญญาณ ของแต่ละขั้นตอนการทำงานได้ ดังรูปที่ 2.4 รวมทั้งอธิบายการทำงานด้วยสมการทางคณิตศาสตร์ ได้ดังนี้

เมื่อ $b(t)$: ข้อมูลไบนารี มีระดับ $+A, -A$

$c(t)$: สัญญาณพาห้ $c(t) = \cos \omega_c t$

$m(t)$: สัญญาณมอดูเลต (modulated signal)

ดังนั้นจะได้

$$m(t) = b(t) * c(t) \quad \dots(2.1)$$


$$= \pm A \cos \omega_c t$$

$$= A \cos(\omega_c t + \theta_c) \quad \text{โดยที่ } \theta_c = 0^\circ, 180^\circ \quad \dots(2.2)$$

จาก $\cos(A+B) = \cos A \cos B - \sin A \sin B$

จะได้ว่า $m_1(t) = +A \cos \omega_c t$ เมื่อ $\theta_c = 0^\circ$


$m_2(t) = -A \cos \omega_c t$ เมื่อ $\theta_c = 180^\circ$



รูปที่ 2.4 แสดงรูปสัญญาณของแต่ละขั้นตอนการทำงานของภาคส่งของ BPSK


2.5 บาลานซ์ มอดูเลเตอร์ (BALANCED MODULATOR)

วงจรของบาลานซ์ มอดูเลเตอร์ สามารถสร้างได้หลายแบบ สำหรับในส่วนที่มีการจัดทำขึ้นใช้ในโมเด็มแบบ BPSK นี้ ได้ใช้เป็นแบบ บาลานซ์ ริง มอดูเลเตอร์ (balanced ring modulator) การทำงานของวงจรจะอาศัยไดโอด ซึ่งเป็นอุปกรณ์ที่ไม่เป็นเชิงเส้นเป็นตัวทำการผสมสัญญาณ ดังรูปที่ 2.5




รูปที่ 2.5 บาลานซ์ ริง มอดูเลเตอร์

วงจรจะประกอบไปด้วยไดโอด 4 ตัว (D1-D4) โดยสัญญาณที่เป็นอินพุตประกอบด้วยสัญญาณพาห์และสัญญาณดิจิตอล ซึ่งมีค่าเป็นระดับของแรงดันไฟฟ้า การทำงานของไดโอดจะทำได้ดีเมื่อสัญญาณดิจิตอลที่เข้ามานั้นมีระดับของแรงดันไฟฟ้าที่เหมาะสม ควรจะมีค่ามากกว่าที่จะไปควบคุมการทำงานปิด/เปิดไดโอด แต่จะต้องไม่มากเกินไป เพราะจะทำให้ไดโอดเกิดการไบอัสในทิศทางกลับ ค่ามากที่สุดประมาณ 600 mV พิจารณาร่างการทำงานของไดโอดทั้ง 4 เมื่อสัญญาณไบนารีที่เข้ามามีค่าเป็น 1 (ระดับของแรงดันไฟฟ้าเป็นบวก) จะทำให้ไดโอด D1 และ D2 ถูกไบอัสไดโอดจะเปิด คือมีการนำสัญญาณ แต่ D3 และ D4 จะปิดไม่มีการนำสัญญาณ ดังรูปที่ 2.6 ผลจากการมอดูเลทจะได้สัญญาณเอาท์พุทที่มีเฟสตรงกับสัญญาณพาห์ - อ่างอิง



รูปที่ 2.6 สัญญาณไบนารีลอจิก 1

ในกรณีสัญญาณไบนารีเป็น 0 (ระดับของแรงดันไฟฟ้าเป็นลบ) ไดโอด D1 และ D2 จะปิด, ไม่มีการนำสัญญาณ แต่ D3 และ D4 จะถูกไบอัส ไดโอดเกิดการนำสัญญาณ และผลจากการมอดูเลทจะได้สัญญาณที่มีเฟสแตกต่างกับสัญญาณอ่างอิงไป 180 องศา ดังรูปที่ 2.7




รูปที่ 2.7 สัญญาณไบนารีลอจิก 0

นอกจากนั้น เรายังสามารถแสดงผลจากการมอดูเลต ในรูปแบบอื่นๆได้อีก เช่น ตารางค่าความจริง, เฟเซอร์ ไดอะแกรม (phasor diagram), คอนสเทลเลชัน ไดอะแกรม (constellation diagram) หรือ อีกชื่อเรียก signal state-space diagram สำหรับ คอนสเทลเลชัน ไดอะแกรม นั้น แตกต่างจาก เฟเซอร์ ไดอะแกรม คือ จะแสดงเฉพาะตำแหน่งสัมพัทธ์ของพีค (peak) ของเฟเซอร์


ไบนารี อินพุต	เอาต์พุต เฟส
ลอจิก 0	180°
ลอจิก 1	0°

รูปที่ 2.8 ตารางค่าความจริง



รูปที่ 2.9 เฟเซอร์ ไดอะแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.10 คอลเลสเตลเลชั่น ไตอะแกรม

2.6 แบบตรีทของ BPSK

พิจารณาถึงแบบตรีทที่จำเป็นสำหรับ BPSK ก่อนอื่นสมมติให้ระดับของแรงดันไฟฟ้าของสัญญาณดิจิตอลลอจิก 1 มีค่า +1V และลอจิก 0 มีค่า -1V และจากสัญญาณพาห์อ้างอิงมีค่า $\cos w_c t$ ดังนั้นเราจะได้สัญญาณเอาท์พุทจากการมอดูเลตเป็น $+\cos w_c t$ และ $-\cos w_c t$ ซึ่งมีค่าของเฟสตรงกับสัญญาณพาห์อ้างอิงและต่างเฟสไป 180° ตามลำดับ จะได้ว่าถ้าสถานะของสัญญาณดิจิตอลที่เข้าเปลี่ยนแปลง สัญญาณเอาท์พุทจะเปลี่ยนแปลงด้วย ซึ่งสามารถนำไปพิจารณาผลที่มีต่อการมอดูเลตของ BPSK คือ ทำให้อัตราการเปลี่ยนแปลงของเอาท์พุทในหน่วย บอด (baud) มีค่าเท่ากับอัตราการเปลี่ยนแปลงของอินพุท ในหน่วย บิตต่อวินาที (bit/second) แบบตรีทของเอาท์พุทจะกว้างมากที่สุดเมื่อมีการเปลี่ยนแปลงสัญญาณดิจิตอลระหว่าง 1/0

- ความถี่พื้นฐาน (F_c) ของการเปลี่ยนแปลงระหว่าง 1/0 ของสัญญาณดิจิตอลจะมีค่าเป็นครึ่งหนึ่งของอัตราบิต (F_b) เราสามารถแสดงด้วยสมการคณิตศาสตร์ดังนี้

$$\begin{aligned}
 \text{เอาท์พุทจากการมอดูเลตแบบ BPSK} &= \text{ความถี่พื้นฐานของสัญญาณดิจิตอล} \\
 &* \text{สัญญาณพาห์} \\
 &= \cos w_c t * \cos w_c t \\
 \text{หรือ} &= 1/2 \cos(w_c t + w_c t) \\
 &+ 1/2 \cos(w_c t - w_c t)
 \end{aligned}$$

จะได้ว่าค่าแบนด์วิททั้งสองข้างของ Nyquist (F_n) มีค่าอย่างน้อยเท่ากับ


$$= (w_c t + w_m t) - (w_c t - w_m t)$$

$$= 2w_m t$$

จากเรททราบว่า $F_n = w_m t = F_b / 2$

ดังนั้น $F_n = 2(F_b / 2) = F_b \dots (2.3)$

จะสามารถแสดงความสัมพันธ์ของเวลาและเฟสของเอาท์พุทจากการมอดูเลทแบบ BPSK ดังรูปที่ 2.11 ถ้าดูจากสเปกตรัมของการมอดูเลทแบบ BPSK จะเห็นว่าเป็นแบบดับเบิลไซด์แบนด์ ซัพเพรสส์ แครีเออร์ (double-sideband suppressed carrier) ที่มีความถี่ด้านสูงและด้านต่ำแยกจกความถี่สัญญาณพาห์ด้วยค่าครึ่งหนึ่งของอัตราบิท สรุปได้ว่าแบนด์วิทที่น้อยที่สุดที่ให้สัญญาณเอาท์พุทของ BPSK ผ่านเท่ากับอัตราบิทของอินพุท




รูปที่ 2.11 แสดงความสัมพันธ์ของเฟสเอาท์พุทเทียบกับเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 ภาครับของ BPSK

จากรูปที่ 2.12 แสดงแผนผังของภาครับของ BPSK สามารถอธิบายการทำงานได้ดังนี้ สัญญาณอินพุตที่เข้ามาภาครับมีทั้ง $+\cos \omega_c t$ และ $-\cos \omega_c t$ ภาครับจะมีวงจร coherent recovery เป็นตัวตรวจจับสัญญาณเพื่อสร้างสัญญาณพหุที่มีค่าเฟสและความถี่เดิมขึ้นมาใหม่ และมีวงจร บาลานซ์ มอดูเลเตอร์ ทำการตีมอดูเลทสัญญาณที่รับมา และสัญญาณพหุที่สร้างขึ้นมาใหม่ นำไปผ่าน โลว์พาส ฟิลเตอร์ (Low pass filter) ทำการแยกสัญญาณข้อมูลไบนารีออกจากสเปกตรัมของสัญญาณที่ผ่านการตีมอดูเลท ซึ่งจะเป็นสัญญาณคอมเพล็กซ์ (complex)



รูปที่ 2.12 แผนผังพื้นฐานของภาครับของ BPSK

นอกจากนั้นเรายังสามารถอธิบายการทำงานด้วยสมการคณิตศาสตร์ได้ดังนี้ กรณีสัญญาณอินพุตเป็น $\cos \omega_c t$ (ลอจิก 1)

$$\begin{aligned}
 \text{เอาต์พุต} &= (\cos \omega_c t) * (\cos \omega_c t) \\
 &= \cos^2 \omega_c t \\
 &= 1/2(1 + \cos 2\omega_c t) \\
 &= (1/2) + (1/2)\cos 2\omega_c t \\
 &\quad \text{filtered out}
 \end{aligned}$$

$$\text{เอาต์พุต} = +1/2 V_{dc} \text{ ลอจิก 1}$$

จะเห็นว่าเอาต์พุตจากการตีมอดูเลทประกอบด้วย 2 ส่วน คือ ไฟดิซี (dc -voltage) และสัญญาณโคไซน์ที่มีความถี่ 2 เท่าของสัญญาณพหุ ($2\omega_c t$) เมื่อผ่านโลว์พาสฟิลเตอร์ ซึ่งมีความถี่คัทออฟ (cut off) ต่ำกว่า $2\omega_c t$ ทำให้อาร์โมนิคที่สองของสัญญาณพหุถูกกำจัดทิ้ง ผ่านได้เฉพาะส่วนของไฟ dc ซึ่งไฟ dc นี้มีค่าบวก แสดงลอจิก 1

กรณีสัญญาณอินพุทเป็น $-\cos w_c t$ (ลอจิก 0)

$$\begin{aligned} \text{เอาท์พุท} &= (-\cos w_c t) * (\cos w_c t) \\ &= -\cos^2 w_c t \\ &= -1/2(1 - \cos 2w_c t) \\ &= (-1/2) + (1/2 \cos 2w_c t) \\ &\quad \text{filtered out} \end{aligned}$$


เอาท์พุท = $-1/2 V_{dc}$ ลอจิก 0

จะเห็นว่าเอาท์พุทที่ได้ประกอบด้วย 2 ส่วนเช่นกันคือ ไนติวี่และสัญญาณโคซายน์ที่มีความถี่เป็น 2 เท่าของสัญญาณพาห้อ้างอิง ($2w_c t$) และจะใช้โลว์พาสฟิลเตอร์เป็นตัวกำจัดอาร์โมนิคที่สองทิ้ง เหลือแต่ไฟ dc มีค่าเป็นลบ แสดงลอจิก 0

2.8 การนำสัญญาณพาห้กลับมาใช้ (CARRIER RECOVERY)

การนำเอาสัญญาณพาห้กลับมาใช้ ในภาครับของ BPSK คือกระบวนการในการดึงสัญญาณพาห้ที่มีเฟสตรงกับทางด้านส่ง มาจากสัญญาณอินพุทของภาครับ เนื่องจากหลักการมอดูเลทแบบ BPSK ที่กล่าวมาข้างต้น ในการดีมอดูเลทสัญญาณต้องอาศัยการสร้างสัญญาณพาห้อ้างอิงที่เฟสตรงกับทางด้านส่ง เพื่อเป็นตัวเปรียบเทียบในการดีเทคเตอร์ (detector) การทำงานขั้นตอนดังกล่าว จึงต้องอาศัยวงจร การนำสัญญาณพาห้กลับมาใช้ (carrier recovery)

ตามหลักการมอดูเลทของ PSK นั้น สัญญาณพาห้อ้างอิงจะไม่มีการส่งออกถูกซัพเพรส (suppressed) ในขั้นตอนการมอดูเลท ทำให้เราไม่สามารถใช้วิธีธรรมดาในการแทร็ค (track) ตาม โดยเฟสล็อกลูป แบบมาตรฐาน ต้องอาศัยวิธีการที่ซับซ้อนขึ้น ทำได้หลายวิธี ซึ่งวิธีที่จะอธิบายต่อไปนี้เป็นวิธีที่นิยมใช้วิธีหนึ่ง เรียก Squaring Loop



รูปที่ 2.13 แผนผังของ Squaring loop

จากรูปที่ 2.13 สัญญาณที่รับมาจะนำมาผ่านแบนด์พาสฟิลเตอร์ (Bandpass Filter, BPF) เพื่อลดความกว้างของสเปกตรัมของสัญญาณรบกวนที่รับมา (noise) แล้วนำมาแยกกำลังสองความถี่ เพื่อเป็นการกำจัดความแตกต่างของสัญญาณที่รับมา ซึ่งได้มาจากการมอดูเลทแบบ BPSK ดังกล่าว ขั้นตอนนี้จะเป็นการสร้างอาร์โมนิคที่สองของสัญญาณพาห้ เฟสของอาร์โมนิคจะถูกแทรกซ์ตามโดยเฟสล็อกกลุ๊ป ความถี่ที่ออกมาจาก VCO จะถูกหารสองและใช้เป็นเฟสอ้างอิงในการตีเทคสัญญาณต่อไป สำหรับรายละเอียดเกี่ยวกับหลักการของเฟสล็อกกลุ๊ปจะได้ อธิบายในหัวข้อต่อไป

เราใช้สมการคณิตศาสตร์มาอธิบายการทำงานของ Squaring loop ได้ดังนี้ สัญญาณผ่านการมอดูเลทแบบ BPSK เป็นได้ 2 เฟส คือ

กรณีสัญญาณที่รับมาเป็น $+\sin \omega_c t$

$$\begin{aligned} \text{ผลลัพธ์จากการยกกำลังสอง } (+\sin \omega_c t)^2 &= 1/2(1 - \cos 2\omega_c t) \\ &= (1/2) - (1/2 \cos 2\omega_c t) \\ &\quad \text{filtered out} \\ &= 1/2 \cos 2\omega_c t \end{aligned}$$

กรณีสัญญาณที่รับมาเป็น $-\sin \omega_c t$

$$\begin{aligned} \text{ผลลัพธ์จากการยกกำลังสอง } (-\sin \omega_c t)^2 &= 1/2(1 - \cos 2\omega_c t) \\ &= (1/2) - (1/2 \cos 2\omega_c t) \\ &\quad \text{filtered out} \\ &= 1/2 \cos 2\omega_c t \end{aligned}$$

จะเห็นว่าทั้งสองกรณีมีผลลัพธ์ที่เหมือนกัน และส่วนของไฟ dc ก็จะถูกกำจัดโดยฟิลเตอร์ อนึ่งสำหรับหลักการในการนำความถี่กลับมาใช้ของ BPSK แบบนี้ สามารถนำไปใช้กับสัญญาณที่มีเทคนิคการเข้ารหัสที่สูงกว่าแบบไบนารี โดยเปลี่ยนแปลงในส่วนการยกกระดับสัญญาณที่รับมาเพื่อกำจัดความแตกต่างดังกล่าว ซึ่งอาจเป็น สีเท่า, แปรเท่า รวมทั้งในส่วนของการกำลังที่ใช้

2.9 เฟสล็อกกลุ๊ป (PHASE-LOCKED LOOP)

วงจรเฟสล็อกกลุ๊ปนับเป็นวงจรที่สำคัญอีกวงจรหนึ่ง มีการใช้งานโดยทั่วไปในการติดต่อสื่อสารแบบอนาลอกและดิจิตอล รวมทั้งใช้ในการควบคุมระบบ

พิจารณาจากรูปที่ 2.14 ซึ่งเป็นแผนผังพื้นฐานการทำงานของเฟสล็อกกลุ๊ป จะเห็นว่าประกอบด้วยส่วนสำคัญ 3 ส่วนได้แก่


ภาคเทียบเฟสหรือเฟสดีเทคเตอร์ (phase comparater or phase detector) ภาคลูป-ฟิลเตอร์ (loop filter) และภาค VCO (voltage control oscillator) ซึ่งมีคุณสมบัติเป็นวงจรรอสซิลเลเตอร์ที่สามารถควบคุมความถี่ได้ ด้วยการปรับแรงดันที่ป้อนเข้า หลักการทำงานของเฟสล็อกคูลูป คือเป็นระบบป้อนกลับ (feed back) ที่ควบคุมให้วงจรรอสซิลเลเตอร์มีความถี่และเฟสเปลี่ยนแปลง ไปตามความถี่และเฟสของสัญญาณอ้างอิงภายนอก



รูปที่ 2.14 แผนผังพื้นฐานของเฟสล็อกคูลูป

การทำงานนั้น ในตอนแรกที่ยังไม่มีสัญญาณอ้างอิงภายนอกเข้ามา VCO จะทำงานที่ความถี่ฟรีรันนิ่ง (free running) และเรียกการทำงานของเฟสล็อกคูลูปว่าอยู่ในฟรีรันนิ่ง-โหมด (free running mode) และเมื่อมีสัญญาณอ้างอิงภายนอกที่มีช่วงความถี่ที่แน่นอนโดยมีค่าความถี่กลางที่, w_0 เฟสล็อกคูลูปจะเริ่มแทร็คตามสัญญาณเรียกการทำงานว่า อยู่ในแทร็คกิ้งโหมด (tracking mode) หรือเฟสมีการลอคขึ้นเอง โดยช่วงความถี่ที่เฟสล็อกคูลูปเปลี่ยนโหมดการทำงาน จากฟรีรันนิ่งโหมดไปเป็นแทร็คกิ้งโหมด เรียก แคปเจอร์เรนจ์ (capture range)

พิจารณาการทำงานในแทร็คกิ้งโหมด ความต่างเฟสของสัญญาณอ้างอิงภายนอกและสัญญาณจาก VCO จะทำให้เกิดแรงดันคลาดเคลื่อนเพื่อไปควบคุมการทำงานในการสร้างความถี่ของ VCO ซึ่งแรงดันคลาดเคลื่อนนี้จะแปรผันกับความต่างเฟสของสัญญาณทั้งสอง โดยทั่วไปในการออกแบบเฟสล็อกคูลูป กรณีที่ไม่มีความต่างเฟสระหว่างสัญญาณทั้งสอง VCO จะสร้างสัญญาณป้อนกลับที่มีเฟสนำ (lead) สัญญาณอ้างอิงอยู่ 90° และเฟสจะมีการลอคเกิดขึ้น การทำงานในการลอคของเฟสล็อกคูลูปนั้น จะทำได้ในช่วงหนึ่งซึ่งสัญญาณอ้างอิงภายนอกไม่เกินขีดจำกัดของช่วงการลอค (lock range) ของเฟสล็อกคูลูป ช่วงการลอคของเฟสล็อกคูลูปอาจมีค่ามากกว่าหรือเท่ากับ แคปเจอร์เรนจ์ โดยทั่วไปจะมีค่ามากกว่า ดังแสดงในรูปที่ 2.15




รูปที่ 2.15 กราฟแสดงความสัมพันธ์ระหว่างเคปเจอร์เรนจ์ และล็อกเรนจ์ของเฟสล็อกคัลคูล

ช่วงการล็อกของเฟสล็อกคัลคูลจะมีช่วงตั้งแต่ 1% ถึง 60% ของความถี่ฟรีรันนิ่งของ VCO ขึ้นอยู่กับคุณสมบัติเฉพาะของอุปกรณ์ที่ใช้

พิจารณาการทำงานในแต่ละภาคที่ประกอบขึ้น เป็นเฟสล็อกคัลคูล

2.9.1 ภาคเทียบเฟส เป็นส่วนที่มีการเปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงภายนอกกับสัญญาณจาก VCO โดยมีเอาต์พุตเป็นแรงดันคลาดเคลื่อน มีค่าแอมพลิจูด (amplitude) เป็นสัดส่วนกับผลต่างของเฟสของสัญญาณที่ทำการเปรียบเทียบ

วิธีที่ง่ายที่สุดในการสร้าง คือใช้เอกซ์คลูซีฟออร์เกต (EXclusive OR Gate, XOR) ตารางค่าความจริงของลอจิกอินพุทของ XORเกต แสดงดังรูปที่ 2.16 จะเห็นว่าเอาต์พุทของ XORเกต จะสูงเฉพาะกรณีที่อินพุททั้งสองมีลอจิกที่แตกต่างกัน คุณสมบัติดังกล่าวจึงเหมาะจะใช้เป็นตัวเทียบเฟส นอกจากนั้นยังมีวิธีการสร้างวงจรเทียบเฟสแบบอื่น ซึ่งอาจให้ค่าการขยาย (gain) ที่สูงกว่า, มีช่วงในการตอบสนองเฟสที่กว้างกว่า เช่น เอดจ์ทริกเกอร์ฟลิปฟลอป (edge-triggered flip flop) หรือวงจรลิเนียร์ (linear) เช่น บาลานซ์มอดูเลเตอร์ โดยทั่วไปแล้ว เฟสดีเทคเตอร์ถูกออกแบบให้ใช้งานกับอุปกรณ์ดิจิทัล ทำให้ต้องมีอินพุตเป็นพัลส์สี่เหลี่ยม (rectangular pulse) แต่ก็ยังมีการดีเทคแบบลิเนียร์ที่ใช้ได้ทั้งแบบดิจิทัลและอนาลอก หรืออาจใช้ชmitt ทรigger (Schmitt trigger) ซึ่งจะทำการเปลี่ยนสัญญาณอนาลอก เช่น สัญญาณรูปซายน์ให้เป็นสี่เหลี่ยม เพื่อจะทำการดีเทคแบบดิจิทัล





ก) ข)

รูปที่ 2.16 XOR เกท ก) สัญลักษณ์ ข) ตารางค่าความจริง

เอาที่พุดจากเฟลคอมพาราเตอร์นั้นจะประกอบด้วย ส่วนของไฟ dc ซึ่งมีค่าเป็นสัดส่วนกับ โคไซน์ของความต่างเฟลและส่วนของไฟ ac มีค่าเป็น 2 เท่าของความถี่ของสัญญาณอินพุท เราจะใช้เฉพาะส่วนของ dc ไปควบคุมการทำงานสร้างความถี่ของ VCO ทำให้ต้องนำ เอลูปฟิลเตอร์มาใช้ในเฟลลอคคูล

2.9.2 ภาคลูปฟิลเตอร์ คือวงจรกรองความถี่สูงของสัญญาณจากภาคเทียบเฟล ให้เหลือแต่ ไฟ dc ไปเป็นอินพุทของ VCO นอกจากนั้นแล้ว ลูปฟิลเตอร์ยังเป็นส่วนสำคัญที่ใช้ในการ พิจารณาคุณสมบัติทางไดนามิก (dynamic) ของเฟลลอคคูล เฟลลอคคูลจะสามารถแทร็ค ตามการเปลี่ยนแปลงของสัญญาณอ้างอิงได้เร็วเพียงใดนั้นจะขึ้นอยู่กับลูปฟิลเตอร์ รวมทั้งเป็น ตัวที่ใช้พิจารณาความกว้างของแคปเจอร์เรนจ์

โลว์พาสฟิลเตอร์แบบธรรมดาที่นิยมใช้ เป็นลูปฟิลเตอร์ไว้แก่ first order ของ RC โลว์พาส ดังรูปที่ 2.17 ซึ่งในการเลือกชนิดของลูปฟิลเตอร์นั้น จะพิจารณาได้จาก รายละเอียดของอุปกรณ์ที่ระบุไว้ในดาต้าชีท



รูปที่ 2.17 รูปฟิลเตอร์ ก) แบบธรรมดา ข) แบบ lag-lead

2.9.3 ภาค VCO เป็นภาคที่ทำงานในการสร้างความถี่ โดยควบคุมการทรมานโดยแรงดันไฟฟ้าที่เข้ามาจากรูปฟิลเตอร์ มีวิธีการสร้างได้หลายแบบ เช่น ใช้เป็น จาแรกเตอร์ไดโอด จูนออสซิลเลเตอร์ (varactor tuned-diode) นอกจากนั้นในปัจจุบันยังมีชิป(chips) สำเร็จรูปใช้เป็น VCO โดยเฉพาะ

2.10 วงจรกรองความถี่ (FILTER)

วงจรกรองความถี่หรือฟิลเตอร์ เป็นวงจรที่ยอมให้ความถี่ที่เลือกสามารถผ่านไปได้นั้น ส่วนความถี่อื่นจะถูกกำจัดทิ้ง มีทั้งแบบ พาสซีฟ (passive) และ แบบแอคทีฟ (active) ซึ่งในการนำมาใช้งานในโครงการงาน ได้ใช้เป็นแบบแอคทีฟ จึงจะอธิบายเฉพาะ ส่วนของแอคทีฟเท่านั้น วงจรแบบแอคทีฟนั้นมีความสะดวกในการออกแบบและสร้าง เพราะจะใช้ R และ C เท่านั้น ไม่ต้องใช้ L วงจรกรองความถี่พื้นฐานมี 3 แบบ ซึ่งจะให้ผลตอบสนองความถี่ที่ดีแตกต่างกันไป เหมาะสมสำหรับการเลือกใช้งานในแต่ละแบบ

VCO


filter

1. เชฟบีเชฟ (Chebyshev) มีผลตอบสนองความถี่ที่ไม่เรียบ แต่มีความชันของการตอบสนองความถี่ช่วงสตัด์อปแบนด์ (stopband) ชันขึ้น
2. บัตเตอร์เวิร์ท (Butterworth) มีผลการตอบสนองความถี่ที่ราบเรียบ
3. เบสเซล (Bessel) มีค่า time-delay ที่ราบเรียบ

พิจารณาเกี่ยวกับวงจรกรองความถี่ที่ใช้ เป็นวงจรกรองความถี่ต่ำ (Lowpass filter) มีผลการตอบสนองความถี่ดังแสดงในรูปที่ 2.15 เป็นกราฟแสดงความสัมพันธ์ของความถี่และอัตราการขยาย ซึ่งสามารถนำไปพิจารณาเกี่ยวกับ s-plane ได้ ใน s-plane นั้นประกอบด้วย zero และ pole เป็นค่าของแกนจริงและแกนจินตภาพ (jw) ตามลำดับ



รูปที่ 2.18 ผลตอบสนองความถี่ของวงจรกรองความถี่ต่ำ ตำแหน่งที่ความถี่ มีอัตราการขยายของแรงแต้นลดลง 3 dB เรียกความถี่คัทออฟ (cutoff) ช่วงความถี่ที่สามารถผ่านไปได้เรียก พาสแบนด์ (passband) คือมีความถี่ต่ำกว่าความถี่คัท-ออฟ ส่วนช่วงความถี่สูงกว่าที่ผ่านไม่ได้เรียก สตัด์อปแบนด์ (stopband) ตัวอย่างวงจรพื้นฐาน แบบที่นิยมใช้แสดงดังรูปที่ 2.16



รูปที่ 2.19 วงจรกรองความถี่ต่ำ มีอัตราการขยายเท่ากับ 1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งวงจรมีทรานสเฟอ์ฟังก์ชันเป็นดังนี้

$$H(s) = 1/[s^2 C_1 C_2 R_1 R_2 + s[C_2(R_1 + R_2) + C_1 R_1(1-A)] + 1] \dots (2.4)$$

และเมื่อมาพิจารณาเทียบใน s-plane แล้ว จะพบว่าเมื่อมีการเปลี่ยนแปลงของค่าอัตรา
การขยายของวงจร จะทำให้ตำแหน่งของ pole เปลี่ยนแปลงตาม แสดงดังรูปที่ 2.20

jw




รูปที่ 2.20 แสดงตำแหน่งของ pole และ zero ที่ค่าอัตราการขยายค่าต่างๆ


จากรูป จะได้ค่าความล้มพันธ์ของวงจรในรูปที่ 2.19 ซึ่งมีอัตราการขยาย
เป็น 1 เมื่อนำมาเทียบกับค่าใน s-plane จะได้เป็น $-0.707 \pm j0.707$ นั่นคือ วงจรนี้จัด
เป็นวงจรกรองความถี่ต่ำแบบ 2 poles ในการคำนวณหาค่าของอุปกรณ์แต่ละตัวนั้น เพื่อ
ความสะดวกจึงได้มีการนำคอมพิวเตอร์มาใช้ แต่ค่าของอุปกรณ์ที่ได้จะเป็นค่าที่มีการนอร์มอล
-ไลซ์แล้ว เพื่อที่จะสามารถใช้งานได้สำหรับความถี่คutoffค่าต่างๆ ซึ่งตัวอย่างการคำนวณ
จะมีในบทต่อไป

2.11 วงจรขยายสัญญาณเลือกความถี่ (TUNED-AMPLIFIER)

วงจรขยายสัญญาณเลือกความถี่ นับเป็นวงจรกรองความถี่อีกแบบหนึ่ง โดยจะ
ทำการกรองความถี่เป็นช่วง รวมทั้งมีการขยายสัญญาณความถี่ช่วงดังกล่าวด้วย ในทาง
อุดมคติแล้วการทำงานของวงจร จะให้ค่าอัตราการขยายสูงสุดในช่วงความถี่ที่ต้องการ และ
จะมีค่าเป็น 0 สำหรับความถี่อื่นๆ การทำงานของวงจรมีลักษณะของผลตอบสนองความถี่ดัง
รูปที่ 2.21 มีค่าของแบนด์พาสอยู่ระหว่าง f_1 ถึง f_2 มีค่าความถี่กลางที่ f_c



รูปที่ 2.21 แสดงความสัมพันธ์ระหว่างอัตราขยายและความถี่ของวงจรขยายสัญญาณเลือกความถี่ในอุดมคติ การสร้างวงจรขยายสัญญาณเลือกความถี่นั้น อาจใช้เป็น ไบโพลาร์ จังก์ชันทรานซิสเตอร์ (Bipolar Junction Transistor, BJT) หรือไอซีฟิลด์อีมีตเตอร์ทรานซิสเตอร์ (Field Emitter Transistor, FET) ตัวอย่างดังรูปที่ 2.22



รูปที่ 2.22 วงจรขยายแบบ single-tuned FET วงจรประกอบด้วยส่วนของการขยายและส่วนวงจรแทงค์ (tank circuit) ซึ่งเป็นตัวพิจารณาว่าความถี่ ประกอบด้วย L และ C


$$\text{ความถี่รีโซแนนซ์ (resonant), } f_0 = \omega_0 / 2\pi \quad \dots (2.5)$$

$$= 1/2\pi(\sqrt{LC}) \quad \dots (2.6)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากนั้นแล้วเมื่อพิจารณาวงจรสมมูลของวงจรในรูป 2.22 จะเห็นว่ามีการแทน L ด้วยค่า L ในอุดมคติต่ออนุกรมกับ R ซึ่งเป็นความต้านทานดิสริทีที่ไม่เป็นศูนย์ของคอยล์ จะได้ว่าอิมพีแดนซ์จริงๆของโหลดของวงจรทั้งค้ คือการรวมกันของการต่อขนานระหว่าง C และค่าอนุกรมของ L และ C

$$Z_L = [(1/j\omega C) * (R + j\omega L)] / [1/j\omega C + R + j\omega L] \dots (2.7)$$



รูปที่ 2.23 วงจรสมมูลของวงจรมายาลักษณะเลือกความถี่ในรูปที่ 2.22


จึงต้องพิจารณาค่า Q (quality) เป็นค่าที่แสดงคุณภาพของคอยล์ ซึ่งจะมีค่าที่แตกต่างกันไปในแต่ละความถี่ ซึ่งค่า Q ที่สูงนั้นจะทำให้การทำงานในการเลือกความถี่ของวงจรทำได้ดีขึ้น ค่าของ Q จะหาได้จาก

$$Q_o = 2\pi f_o L/R = 1/(2f_o RC) \dots (2.8)$$

ในทางปฏิบัตินั้นการทำงานของวงจรมายาลักษณะเลือกความถี่ มักต้องมีการปรับส่วนวงจรทั้งค้อยู่บ่อยๆ เพื่อให้ได้ค่าความถี่กลางที่ถูกต้อง จึงอาจใช้ L ที่ปรับค่าได้โดยการหมุนแกนเฟอร์ไรต์ (ferrite) หรือ ใช้ C แบบทริมเมอร์ซึ่งสามารถปรับค่าได้

2.11 วงจรบัฟเฟอร์ (BUFFER)

คือวงจรที่ให้สัญญาณเอาท์พุทที่มีลักษณะเหมือนกับสัญญาณอินพุท นำมาใช้เพื่อทำให้สัญญาณมีเสถียรภาพดีขึ้น โดยทั่วไปก็คือวงจรมายาลที่มีค่าอัตราขยายเป็น 1 การสร้างวงจรมายาลทำได้หลายแบบ ซึ่งที่ได้นำมาใช้ในโครงการนี้มีทั้งแบบที่ใช้ทรานซิสเตอร์และใช้ออปแอมป์ (Operation Amplifier) สามารถอธิบายได้ดังนี้




รูปที่ 2.24 วงจรบัฟเฟอร์แบบที่ใช้ทรานซิสเตอร์
 วงจรแบบนี้เป็นวงจรขยายแบบคอมมอนคอลเลคเตอร์ มีอัตราขยายของ
 แรงดันเป็น 1 มีอัตราขยายกระแสสูง วงจรมีอินพุทริซิสแตนซ์ (input resistance)
 ค่าสูง แต่เอาต์พุทริซิสแตนซ์ (output resistance) ค่าต่ำมาก จากคุณสมบัติที่กล่าวมา
 จะสามารถแสดงรายละเอียดในการคำนวณค่าต่างๆของวงจรดังนี้

$$\text{อัตราขยายแรงดัน } (A_v) = [(\beta+1)Z_E] / [R_{b_{eq}} + (\beta+1)Z_E] = 1 \dots (2.9)$$

โดยปกติ Z_E มีค่าประมาณ $R_E // R_L$

$$\text{อินพุทริซิสแตนซ์ } R_{in} = R_{B_{eq}} // [R_{b_{eq}} + (\beta+1)Z_E] \dots (2.10)$$

$$\text{เอาต์พุทริซิสแตนซ์ } R_{out} = [(R_{B_{eq}} + r_{b_{eq}}) / (\beta+1)] // R_E \dots (2.11)$$



รูปที่ 2.25 วงจรบัฟเฟอร์ที่ใช้โอปแอมป์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรับัฟเฟออร์แบบนี้บางครั้งเรียก วงจรตามแรงดัน (Voltage Follower) เนื่องจากออปแอมป์มีคุณสมบัติ เกี่ยวกับอินพุทรีซิสแตนซ์และเอาท์พุทรีซิสแตนซ์ เหมือนกับ วงจรคอมมอนคอลเลคเตอร์ที่กล่าวมาแล้ว ดังนั้นจึงมีคุณสมบัติเหมาะสมที่จะใช้เป็นบัฟเฟออร์ อาจต่อเป็นแบบอินเวอร์ทติ้งหรือ นอนอินเวอร์ทติ้งก็ได้ แล้วแต่ความต้องการใช้งาน และเหตุ ที่เลือกใช่วงจรับัฟเฟออร์แบบนี้ ในภาครับของโครงการเนื่องจากแบบที่ใช้ทรานซิสเตอร์เกิด ปัญหาจากการอินดิวซ์ (induce) จากทรานส์ฟอร์มเมอร์ (Transformer) ทำให้รูปสัญญาณ ที่ผ่านบัฟเฟออร์มีกัรรบกวน




บทที่ 3

การออกแบบและการสร้าง

จากทฤษฎีและหลักการที่กล่าวมาในบทที่แล้ว ได้นำมาพิจารณาในการออกแบบตามที่จะได้อธิบายต่อไปนี้ ซึ่งอาจมีการเปลี่ยนแปลงหรือเพิ่มเติมเข้าไป เพื่อความเหมาะสมและประสิทธิภาพในการทำงานของวงจร

3.1 ภาคส่งของ BPSK

ในการปฏิบัติงานจริงของวงจรภาคนี้ สามารถเป็นแผนผังได้ดังรูปที่ 3.1 ประกอบด้วยวงจรสร้างสัญญาณพาห์ (Carrier Generator), วงจรบาลานซ์รีจิมมอดูเลเตอร์ และวงจรภาคขับ (Line Driver)



รูปที่ 3.1 แผนผังของภาคส่งของ BPSK


3.1.1 วงจรถ่ายสัญญาณพาห์

ในการออกแบบภาคส่งของโครงการ ได้ใช้วงจรนี้เป็นตัวสร้างสัญญาณพาห์ ความถี่ 500 kHz วงจรประกอบด้วยวงจรถ่ายสัญญาณอ้างอิง (reference signal oscillator), วงจรแบนด์พาสฟิลเตอร์ (bandpass filter) และ วงจรขยายคอมมอนคอลเลคเตอร์ (common collector amplifier)

3.1.1.1 วงจรถ่ายสัญญาณอ้างอิง

วงจรนี้ออกแบบโดยใช้ คริสตัล ออสซิลเลเตอร์ (Crystal oscillator) ความถี่ 1 MHz และอินเวอร์ตเตอร์ (Inverter) โดยมีการนำตัว C ปรับค่าได้มาใช้ เพื่อที่จะสามารถปรับค่าความถี่ให้ได้ละเอียดขึ้น เพราะคริสตัลออสซิลเลเตอร์นั้น นับเป็นวงจรรีโซแนนซ์อย่างหนึ่งค่าความถี่ที่ได้อาจมีค่าคลาดเคลื่อนไปบ้าง การนำตัว C มาต่อจึงช่วยได้


และเนื่องจากเราต้องการความถี่ของสัญญาณพาห์เพียง 500 kHz จึงต้องนำสัญญาณมาผ่านวงจรหารสอง และเราจะได้สัญญาณรูปสี่เหลี่ยมที่มีความถี่ 500 kHz ลักษณะของวงจรจะเป็นดังรูปที่ 3.2



รูปที่ 3.2 วงจรสร้างสัญญาณอ้างอิง

3.1.1.2 วงจรแบนด์พาสฟิลเตอร์

สัญญาณที่ได้จากวงจรสร้างสัญญาณอ้างอิงนั้น มีรูปสัญญาณเป็นสี่เหลี่ยม เราจึงต้องนำมาผ่านแบนด์พาสฟิลเตอร์ เพื่อให้ได้สัญญาณรูปไซน์ ซึ่งจะใช้เป็นสัญญาณพาห์ต่อไป ลักษณะของวงจรเป็นดังรูปที่ 3.3 จะเห็นว่า เป็นวงจรขยายสัญญาณแบบเลือกความถี่ดังที่ได้อธิบายในบทที่แล้ว มีส่วนวงจรแท่ง LC เป็นตัวเลือกความถี่



รูปที่ 3.3 วงจรแบนด์พาสฟิลเตอร์


ในการคำนวณเพื่อสร้างมีดังนี้

จากความสัมพันธ์ของความถี่และค่า LC $f = 1/2\pi(\sqrt{LC})$

ความถี่ที่ต้องการ ๖00 kHz และเลือกค่า $L = 75 \text{ H}$

$$C = 1/(2\pi)^2 (75 * 10^{-6}) (500 * 10^3)^2 = 1.3 * 10^{-9} \text{ หรือ } 1300 \text{ pF}$$

3.1.1.3 วงจรคอมมอนคอลเลกเตอร์



รูปที่ 3.4 วงจรคอมมอนคอลเลกเตอร์

เราใช้วงจรนี้เป็นวงจรภาคขับกระแส เพราะเมื่อทำการส่งสัญญาณไปยังภาครับ อาจมีการดึงกระแส ซึ่งทำให้รูปสัญญาณที่ได้รับมีความเพี้ยน คุณภาพของการส่งและการรับจะไม่ดี

การคำนวณเพื่อสร้างมีดังนี้

กำหนด $V_E = V_{CC}/2$ เมื่อ $V_{CC} = 10 \text{ V}$

จะได้ $V_E = 5 \text{ V}$

ให้ $I_{CE} = 10 \text{ mA}$

$$R_E = V_E / I_{CE}$$

$$= (5 \text{ V}) / (10 \text{ mA}) = 500 \text{ โอห์ม}$$

เลือกใช้ค่า 510 โอห์ม


ให้ $I_B = 0.5 \text{ mA}$

$$R_{B1} = 10 \text{ กิโลโอห์ม}$$

$$R_{B2} = 10 \text{ กิโลโอห์ม}$$

3.1.2 วงจรบาลานซ์รีมอดูเลเตอร์


วงจรส่วนนี้เป็นแบบพาสซีฟ ใช้ไดโอดแบบบริดจ์(Bridge) เป็นตัวทำการมอดูเลต ซึ่งการอธิบายการทำงานของวงจรได้กล่าวไว้ในบทที่ 2 เหตุผลในการเลือกวงจรแบบพาสซีฟคือ วงจรมีขีดจำกัดของแรงดันไฟฟ้าของสัญญาณอินพุตสูงกว่าวงจรแบบแอคทีฟและมีสภาพการทำงานที่แน่นอนกว่า ลักษณะวงจรดังแสดงในรูปที่ 3.5



รูปที่ 3.5 วงจร บาลานซ์รีมอดูเลเตอร์

3.2 ภาครัฐของ BPSK

ในทางปฏิบัติการออกแบบวงจรทางภาครัฐ สามารถแสดงเป็นแผนผังการทำงานได้ดังนี้



รูปที่ 3.6 แผนผังวงจรภาครัฐ

การทำงานประกอบด้วย ส่วนของการสร้างสัญญาณพาร์ทกลับมาใช้, ส่วนทำการตีเทคหรือดีมอดูเลตสัญญาณและส่วนของวงจรกรองความถี่ การออกแบบจะแยกพิจารณาเป็นส่วนๆดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1 วงจรสร้างสัญญาณพาร์กกลับมาใช้


วงจรส่วนนี้นับเป็นส่วนสำคัญ เพราะถ้าสัญญาณพาร์กที่นำไปดีเทคสัญญาณมีเฟสไม่ตรงกับสัญญาณพาร์กที่ส่งมาจากทางด้านส่ง สัญญาณเดิติดอลที่ดีเทคออกมาจะเกิดการผิดพลาด ถ้าเป็นสัญญาณข้อมูล ก็จะทำให้ข้อมูลที่รับมาไม่ถูกต้อง วงจรที่นำมาใช้สร้างคือ วงจร squaring loop โดยจะมีส่วนเพิ่มเติมเข้าไปนอกเหนือจากหลักการที่กล่าวมา เพื่อให้คุณภาพของสัญญาณดีขึ้น แสดงแผนผังการทำงานดังรูปที่ 3.7



รูปที่ 3.7 แผนผังแสดงการทำงานของวงจรสร้างสัญญาณพาร์กกลับมาใช้


พิจารณารายละเอียดในแต่ละส่วนของการทำงาน

3.2.1.1 วงจรยกกำลังสอง การออกแบบจะใช้ไดโอดเป็นตัวคูณสัญญาณ การต่อวงจรจะมีลักษณะคล้ายกับการต่อวงจรบาลานซ์ รีจ มอดูเลเตอร์ สัญญาณที่รับมาจะถูกป้อนเข้าขาอินพุททั้งสองของวงจร เมื่อคูณกันแล้วจะได้สัญญาณที่มีความถี่เป็นสองเท่า ตามที่ได้อธิบายด้วยสมการทางคณิตศาสตร์ในบทที่ 2 สามารถแสดงวงจรที่ได้ออกแบบดังรูปที่ 3.8



รูปที่ 3.8 แสดงวงจรยกกำลังสอง

3.2.1.2 วงจรแบนด์พาสฟิลเตอร์ จะใช้เป็นวงจรมายขยายสัญญาณเลือกความถี่ เนื่องจากสัญญาณที่ได้จากการยกกำลังสองนั้น มีคุณภาพของสัญญาณไม่ดีนัก คือจะมีขนาดของสัญญาณต่ำ และมีรูปสัญญาณที่ไม่บาลานซ์ในซีกบวกและลบ จึงต้องเลือกใช้วงจรกรองความถี่แบบที่มีการขยายสัญญาณมาชดเชย ในการออกแบบเลือกใช้เป็น FET แสดงวงจรดังรูปที่ 3.9



รูปที่ 3.9 วงจรแบนด์พาสฟิลเตอร์

วงจรมีการไบอัส FET แบบ คอมมอนซอร์ส (common source) ทำการป้อนสัญญาณเข้าที่ขา เกต เอาท์พุทออกขา เดรน มีวงจรเท้นด์ เป็นตัวควบคุมกระแส I_D ให้สัญญาณผ่านได้เฉพาะความถี่ที่ออกแบบสำหรับวงจรเท้นด์

$$\text{จาก } f = 1/2\pi(\sqrt{LC})$$


กำหนดความถี่กลางที่ 1 MHz และเลือกใช้ $C = 500 \text{ pF}$

$$\text{จะได้ } L = 1/4\pi^2 f^2 C$$

$$L = 1/[4\pi^2 (10^6)^2 (500 \times 10^{-12})]$$

$$= 50 \text{ uH}$$

3.2.1.3 วงจรขยายสัญญาณ เนื่องจากสัญญาณที่จะนำไปเกียบเพลสในภาคเฟสล็อกลูบที่ได้ ออกแบบนั้น จะต้องเป็นสัญญาณดิจิตอล สัญญาณที่ได้จากวงจรมายยกกำลังสองจึงต้องนำไปผ่านวงจรมายขยายสัญญาณ โดยขนาดสัญญาณอินพุทต้องมีค่าสูงพอที่จะทำให้วงจรมายเกิดการอิ่มตัว (saturate) เกิดการตัดสัญญาณชานันให้ เป็นสัญญาณดิจิตอล



รูปที่ 3.10 วงจรขยายสัญญาณ

3.2.1.4 วงจรเฟสล๊อคคูลูป การออกแบบวงจรมีขั้นตอนที่ต้องพิจารณา 3 ขั้นตอน ดังหลักการที่ได้อธิบายในบทที่ 2 ในที่นี้ได้ใช้ไอซีเบอร์ 4046 เป็นตัวทำหน้าที่ในภาคเทียบเฟสและภาค VCO ส่วนวงจรเฟสล๊อคคูลูปก็มีการออกแบบโดยอาศัยรายละเอียดในคาต่าชีทของ 4046 มาประกอบ วงจรฟิลเตอร์ที่ใช้เป็น แบบ lag-lead การออกแบบ กำหนดช่วงความถี่ของ VCO อยู่ในช่วง 850 kHz-1150 kHz ซึ่งจากราฟแสดงความสัมพันธ์ระหว่าง f_{VCO} และ V_{VCO} จะนำไปหาค่าของ K_V และ K_{VCO}

$$\text{เมื่อ } K_V = V_{DD} / 4\pi \quad \dots (3.1)$$

$$= 10 \text{ V} / 4\pi = 0.79$$

$$K_{VCO} = (\Delta f_{VCO} / \Delta V_{VCO}) * 2\pi \quad \dots (3.2)$$

$$= (347.9 * 10^3 / 6) * 2\pi$$

$$= 364.32$$

ค่าที่ได้จะนำไปหาค่าของ R_1, R_2 และ C ในลูปฟิลเตอร์ โดยมีความสัมพันธ์ดังแสดงต่อไปนี้

$$\omega_n = K_V K_{VCO} / [C(R_1 + R_2)] \quad \dots (3.3)$$


$$\zeta = 0.5 \omega_n [R_2 C + (1 / K_V K_{VCO})] \quad \dots (3.4)$$

เมื่อ ω_n คือ แบนด์วิทของลูป หรือ แนทเซอร์อลฟรีควนซ์ และ ζ คือ แคมป์อิงแฟคเตอร์ (damping factor) ซึ่งจะเกี่ยวข้องในการตอบสนองสัญญาณทรานเซียนท์ต่อสัญญาณสแต็ปอินพุทของเฟสหรือความถี่ ตารางของสัญญาณทรานเซียนท์คู่ได้จากภาคผนวก

ในที่นี้เลือก $\omega_n t = 4.5$ โดย $t = 1 \text{ ms}$

$\zeta = 0.8$ เป็นสภาวะคงตัว

3.2.2 วงจรดีเทค ขั้นตอนนี้จะเป็นขั้นตอนดีเทคสัญญาณ เพื่อจะสามารถทราบถึงสัญญาณดิจิทัลที่ส่งมา การออกแบบเลือกใช้ไดโอดเป็นตัวทำการดีเทค ลักษณะของวงจรเหมือนกับวงจรรยกกำลังสองที่กล่าวมาในตอนต้นของภาคนี้





รูปที่ 3.13 วงจรดีเทค

3.2.3 วงจรโลว์พาสฟิลเตอร์ การทำงานของวงจรนี้เพื่อทำการกำจัดค่าของฮาร์โมนิคที่สองของสัญญาณที่ได้จากการดีเทค จะเลือกใช้เป็นแบบเชฟบีเชฟ ที่รีปเบิล 1 dB วงจรเป็นแบบ 2-poles กำหนดความถี่คัทออฟที่ 500 kHz วิธีการในการออกแบบจะใช้ค่าที่คำนวณโดยคอมพิวเตอร์ ซึ่งเป็นค่าที่นอร์มอลไลซ์แล้ว ดูได้จากตารางที่ 1 ในภาคผนวก ขั้นตอนในการออกแบบมีดังนี้


1. เลือกค่าอุปกรณ์จากรายที่ 1 ในภาคผนวก
2. ทำฟรีควেনซีลเกลลิ่ง โดยหารค่าตัว C ทุกตัวด้วย w เมื่อ $w = 2\pi f$
 $= 2\pi * 9600 = 19200\pi$
3. ทำอิมพีแดนซ์ลเกลลิ่ง โดยหารค่าตัว C ทุกตัวด้วย M และคูณ R ทุกตัวด้วย M เช่นกัน ซึ่งค่าของ M นั้นจะเป็นค่าคงที่ใดๆ เพื่อให้สามารถหาค่าของอุปกรณ์ตามต้องการได้

โดยจะแสดงการคำนวณในแต่ละขั้นตอนได้ดังรูปที่ 3.14





ข)



ค)


รูปที่ 3.14 การออกแบบวงจรโวลต์ฟอสซิลเตอร์ ก) ค่าจากตารางเชฟบีเชฟ
ข) ฟรีควเอนซีลเกิลลิ่ง ค) อิมพีแดนซ์ลเกิลลิ่ง

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลองและผลการทดลองทางด้านเครื่องส่ง


4.1.1 การทดลองสร้างสัญญาณวงจรมอดูเลเตอร์ ได้ผลการทดลองแสดงดังรูปที่ 4.1



สัญญาณขนาด $1 V_{p-p}$ ความถี่ 500 kHz

รูปที่ 4.1 แสดงสัญญาณพอร์รูปไซน์

4.1.2 การทดลองของวงจรมอดูเลเตอร์ ได้ผลการทดลองดังรูปที่ 4.2



สัญญาณพอร์ $1 V_{p-p}$
ความถี่ 500 kHz


สัญญาณผ่านการมอดูเลท
ขนาด $1.5 V_{p-p}$
ความถี่ 500 kHz

รูปที่ 4.2 แสดงการเปรียบเทียบระหว่างสัญญาณพอร์และสัญญาณที่ผ่านการมอดูเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดลองและผลการทดลองการส่งและการรับสัญญาณ


ได้ผลการทดลองดังรูปที่ 4.3



รูปที่ 4.3 แสดงการรับและส่งสัญญาณระหว่างเครื่องรับและเครื่องส่ง

4.3 การทดลองและผลการทดลองทางด้านเครื่องรับ


4.3.1 การทดลองวงจรยกกำลังสอง ได้ผลการทดลองดังรูปที่ 4.4



รูปที่ 4.4 แสดงสัญญาณที่ได้จากวงจรยกกำลังสอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 การทดลองของวงจรหารสอง ได้ผลการทดลองดังรูปที่ 4.5



รูปที่ 4.5 แสดงสัญญาณจากวงจรหารสอง

4.3.3 การทดลองของวงจรดีเทคและนำไปผ่านวงจรโลว์พาสฟิลเตอร์ ดีจิตอลที่ส่งมาจากเครื่องส่ง ได้ผลการทดลองดังรูปที่ 4.6



รูปที่ 4.6 แสดงสัญญาณเปรียบเทียบสัญญาณที่รับได้ กับสัญญาณที่ส่งมา

บทที่ 5 สรุปและวิจารณ์

โครงการที่จัดทำขึ้นนี้ เป็นโมเด็มแบบ BPSK ใช้หลักการผสมสัญญาณแบบ ไบนารี เฟสชิฟ คีย์อิ่ง ทำการส่งสัญญาณไปตามสายส่ง โดยใช้สัญญาณพาห้ความถี่ 500 kHz สามารถส่งสัญญาณข้อมูลด้วยอัตรา 9600 b/s โครงการที่จัดทำประกอบด้วย

- เครื่องส่ง ประกอบด้วย การสร้างสัญญาณพาห้ และการมอดูเลทสัญญาณแบบไบนารี เฟสชิฟคีย์อิ่ง

- เครื่องรับ ประกอบด้วย การสร้างสัญญาณพาห้กลับมมาใช้ และการดีเทคสัญญาณ แบบ squaring loop

ปัญหาที่เกิดขึ้นในการทำงาน คือ ในการออกแบบวงจรโดยใช้วงจรแบบแอกทีฟ จะพบปัญหาเกี่ยวกับขีดจำกัดของขนาดสัญญาณอินพุต ต้องมีค่าค่อนข้างต่ำ วงจรจึงจะสามารถให้ผลการทำงานที่ดี จึงได้มีการเปลี่ยนมาใช้เป็นวงจรแบบพาสซีฟ และปัญหาที่พบในทางเครื่องรับ จะอยู่ในช่วงของการยกกำลังสองสัญญาณ เอาท์พุทที่ได้มักจะมีการชิฟเฟส ทำให้เฟสของสัญญาณที่ยกกำลังสองไม่ตรงกับเฟสของสัญญาณอินพุทที่รับมา

จากจุดประสงค์ของการจัดทำโครงการนี้ เพื่อเป็นการศึกษาถึงการทำงานพื้นฐานของโมเด็ม โดยในการออกแบบแต่ละขั้นตอนการทำงานนั้น ก็ได้นำเอาความรู้พื้นฐานที่ได้เรียนมาประยุกต์ใช้กับการทำงานจริง ซึ่งก็พบอุปสรรคในการทำงานหลายส่วน แต่ก็เป็นการดีที่ได้ฝึกทำงานจริง เพื่อจะได้เป็นพื้นฐานในการทำงานอื่นๆต่อไป

ภาคผนวก ก


ตารางที่ 1 แสดงค่าของอุปกรณ์ที่นอร์มอลไลซ์ แบบเชบิเชฟ ที่ระดับรีปเบิ้ลค่าต่างๆ

Pole	0.5-dB Chebyshev			1-dB Chebyshev		
	C ₁	C ₂	C ₃	C ₁	C ₂	C ₃
2	1.949 +0	6.533 -1		2.218 +0	6.061 -1	
3	1.123 +1	2.250 +0	8.950 -2	1.618 +1	2.567 +0	6.428 -2
4	2.582 +0	1.298 +0		3.125 +0	1.269 +0	
5	6.233 +0	1.802 -1		7.546 +0	1.489 -1	
	6.842 +0	3.317 +0	3.033 -1	8.884 +0	3.935 +0	2.540 -1
6	9.462 +0	1.144 -1		1.155 +1	9.355 -2	
	3.592 +0	1.921 +0		4.410 +0	1.904 +0	
7	4.907 +0	3.743 -1		0	3.117 -1	
	1.340 +1	7.902 -2		6.024 +0	6.425 -2	
8				1.646 +1		
	7.973 +0	4.483 +0	4.698 -1	1.029 +1	5.352 +0	4.017 -1
9	6.446 +0	2.429 -1		7.941 +0	1.993 -1	
	1.807 +1	5.778 -2		2.225 +1	4.584 -2	
10	4.665 +0	2.547 +0		5.756 +0	2.538 +0	
	5.502 +0	5.303 -1		6.792 +0	4.435 -1	
11	8.237 +0	1.714 -1		1.015 +1	1.395 -1	
	2.345 +1	4.409 -2		2.894 +1	3.568 -2	
12	9.563 +0	5.680 +0	6.259 -1	1.233 +1	6.853 +0	5.182 -1
	6.697 +0	3.419 -1		8.281 +0	2.813 -1	
13	1.026 +1	1.279 -1		1.268 +1	1.038 -1	
	2.954 +1	3.475 -2		3.651 +1	2.808 -2	
14	5.760 +0	3.175 +0		7.125 +0	3.170 +0	
	6.383 +0	6.773 -1		7.897 +0	5.680 -1	
15	8.048 +0	2.406 -1		9.952 +0	1.952 -1	
	1.253 +1	9.952 -2		1.550 +1	8.054 -2	
16	3.636 +1	2.810 -2		4.498 +1	2.269 -2	
	2-dB Chebyshev			3-dB Chebyshev		
2	2.672 +0	5.246 -1		3.103 +0	4.558 -1	
3	2.782 +1	3.113 +0	3.802 -2	4.342 +1	3.629 -0	
4	4.021 +0	1.103 +0		4.863 +0	1.049 +0	
5	9.707 +0	1.150 -1		1.174 +1	9.432 -2	
	1.240 +1	4.953 +0	1.963 -1	1.579 +1	5.917 +0	1.800 -1
6	1.499 +1	7.169 -2		1.822 +1	5.860 -2	
	5.750 +0	1.769 +0		7.012 +0	1.607 +0	
7	7.853 +0	2.426 -1		9.575 +0	2.002 -1	
	2.146 +1	4.902 -2		2.615 +1	4.004 -2	
8	1.421 +1	6.851 +0	3.169 -1	1.793 +1	8.236 +0	2.621 -1
	1.038 +1	1.532 -1		1.267 +1	1.257 -1	
9	2.910 +1	3.568 -2		3.553 +1	2.912 -2	
	7.539 +0	2.367 +0		9.217 +0	2.156 +0	
10	8.896 +0	3.467 -1		1.087 +1	2.866 -1	
	1.331 +1	1.067 -1		1.627 +1	8.733 -2	
11	3.791 +1	2.714 -2		4.634 +1	2.215 -2	
	1.696 +1	8.763 +0	4.285 -1	2.135 +1	1.056 +1	3.561 -1
12	1.086 +1	2.168 -1		1.328 +1	1.779 -1	
	1.663 +1	7.916 -2		2.035 +1	6.467 -2	
13	4.790 +1	2.135 -2		5.860 +1	1.742 -2	
	9.355 +0	2.964 +0		1.144 +1	2.704 +0	
14	1.037 +1	4.451 -1		1.269 +1	3.681 -1	
	1.306 +1	1.502 -1		1.599 +1	1.231 -1	
15	2.035 +1	6.133 -2		2.491 +1	5.007 -2	
	5.908 +1	1.724 -2		7.231 +1	1.407 -2	


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟที่ 1 แสดงค่า second order step response




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size	A
Document Number	3019
REV	32019


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงาน... การศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ทางการค้า...
 ไม่สามารถเปิดเผย... และต้องแจ้งผู้มีอำนาจออกเอกสารเหล่านี้เป็นการไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในของหน่วยงานที่ออกเอกสารนี้ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Size	A
Document Number	
REV	

CARRIER RECOVERY



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
แม้ว่ากรณีใดๆ ทั้งสิ้น ผู้จัดทำห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Size	Document Number	REV
A		

DETECTOR

ภาคผนวก ข



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4046BM/CD4046BC Micropower Phase-Locked Loop

General Description

The CD4046B micropower phase-locked loop (PLL) consists of a low power, linear, voltage-controlled oscillator (VCO), a source follower, a zener diode, and two phase comparators. The two phase comparators have a common signal input and a common comparator input. The signal input can be directly coupled for a large voltage signal, or capacitively coupled to the self-biasing amplifier at the signal input for a small voltage signal.

Phase comparator I, an exclusive OR gate, provides a digital error signal (phase comp. I Out) and maintains 90° phase shifts at the VCO center frequency. Between signal input and comparator input (both at 50% duty cycle), it may lock onto the signal input frequencies that are close to harmonics of the VCO center frequency.

Phase comparator II is an edge-controlled digital memory network. It provides a digital error signal (phase comp. II Out) and lock-in signal (phase pulses) to indicate a locked condition and maintains a 0° phase shift between signal input and comparator input.

The linear voltage-controlled oscillator (VCO) produces an output signal (VCO Out) whose frequency is determined by the voltage at the VCO_{IN} input, and the capacitor and resistors connected to pin C1A, C1B, R1 and R2.

The source follower output of the VCO_{IN} (demodulator Out) is used with an external resistor of 10KΩ or more.

The INHIBIT input, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode is provided for power supply regulation, if necessary.

Features

- Wide supply voltage range 1.5V to 18V
- Low dynamic power consumption MAX (typ.) at $f_o = 10\text{kHz}$, $V_{DD} = 5\text{V}$
- VCO frequency 1.3 MHz (typ. @ $V_{DD} = 10\text{V}$)
- Low frequency drift with temperature 0.06% / °C @ $V_{DD} = 10\text{V}$
- High VCO linearity 0.1% (typ.)

Applications

- FM demodulator and modulator
- Frequency synthesis and multiplication
- Frequency discrimination
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Tone decoding
- FSK modulation
- Motor speed control

Block and Connection Diagrams




FIGURE 1

Absolute Maximum Ratings

(Notes 1 and 2)

V _{DD} DC Supply Voltage	-0.5 to +18 V _{DC}
V _{IN} Input Voltage	-0.5 to V _{DD} + 0.5 V _{DC}
T _S Storage Temperature Range	-65° C to +150° C
P _D Package Dissipation	500 mW
T _L Lead Temperature (Soldering, 10 seconds)	300° C

Recommended Operating Conditions

(Note 2)

V _{DD} DC Supply Voltage	3 to 18 V
V _{IN} Input Voltage	0 to V _{DD}
T _A Operating Temperature Range	-55° C to +125° C
CD4046BM	
CD4046BC	

DC Electrical Characteristics CD4046BM (Note 2)

Parameter	Conditions	-55°C		25°C			125°C	
		Min	Max	Min	Typ	Max	Min	Max
I _{DD} Quiescent Device Current	PIN 5 = V _{DD} , PIN 14 = V _{DD} , PIN 3, 9 = V _{SS} V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		5		0.005	5		150
			10		0.01	10		300
			20		0.015	20		600
	PIN 5 = V _{DD} , PIN 14 = Open PIN 3, 2 = V _{SS} V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		45		5	35		185
			45C		20	350		650
			120C		50	900		1500
V _{OL} Low Level Output Voltage	V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		0.05		0	0.05		0.05
			0.05		0	0.05		0.05
			0.05		0	0.05		0.05
V _{OH} High Level Output Voltage	V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		4.95	4.95	5		4.95	
			9.95	9.95	10		9.95	
			14.95	14.95	15		14.95	
V _{IL} Low Level Input Voltage Comparator and S ₁ & S ₂ In	V _{DD} = 5V, V _O = 0.5V or 4.5V V _{DD} = 10V, V _O = 1V or 9V V _{DD} = 15V, V _O = 1.5V or 13.5V		1.5		2.25	1.5		1.5
			3.0		4.5	3.0		3.0
			4.0		6.25	4.0		4.0
V _{IH} High Level Input Voltage Comparator and S ₁ & S ₂ In	V _{DD} = 5V, V _O = 0.5V or 4.5V V _{DD} = 10V, V _O = 1V or 9V V _{DD} = 15V, V _O = 1.5V or 13.5V		3.5	3.5	2.75		3.5	
			7.0	7.0	5.5		7.0	
			11.0	11.0	8.25		11.0	
I _{OL} Low Level Output Current	V _{DD} = 5V, V _O = 0.4V V _{DD} = 10V, V _O = 0.5V V _{DD} = 15V, V _O = 1.5V		0.64	0.51	0.88		0.36	
			1.6	1.3	2.25		0.9	
			4.2	3.4	8.8		2.4	
I _{OH} High Level Output Current	V _{DD} = 5V, V _O = 4.6V V _{DD} = 10V, V _O = 9.5V V _{DD} = 15V, V _O = 13.5V		-0.64	-0.51	-0.88		-0.36	
			-1.6	-1.3	-2.25		-0.9	
			-4.2	-3.4	-8.8		-2.4	
I _{IN} Input Current	All Inputs Except Signal Input V _{DD} = 14V, V _{IN} = 0V V _{DD} = 15V, V _{IN} = 15V		-0.1		-10 ⁻⁵	-0.1		-1.0
			0.1		10 ⁻⁵	0.1		1.0
								7.5
C _{IN} Input Capacitance	Any Input, (Note 3)							7.5
P _T Total Power Dissipation	f _o = 10kHz, R ₁ = 1MΩ R ₂ = ∞, V _{COIN} = V _{DD} /2 V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V				0.07			
					0.6			
					2.4			

Electrical Characteristics CD4046BC (Note 2)

Parameter	Conditions	-40°C		25°C			85°C		Units	
		Min	Max	Min	Typ	Max	Min	Max		
Quiescent Device Current	PIN 5 = VDD, PIN 14 = VDD, PIN 3,9 = VSS VDD = 5V VDD = 10V VDD = 15V		20		0.005	20		150	µA	
			40		0.01	40		300	µA	
			80		0.015	80		600	µA	
	PIN 5 = VDD, PIN 14 = Open, PIN 3,9 = VSS VDD = 5V VDD = 10V VDD = 15V		70		5	55		205	µA	
			530		20	410		710	µA	
			1500		50	1200		1800	µA	
Low Level Output Voltage	VDD = 5V VDD = 10V VDD = 15V		0.05		0	0.05		0.05	V	
			0.05		0	0.05		0.05	V	
			0.05		0	0.05		0.05	V	
High Level Output Voltage	VDD = 5V VDD = 10V VDD = 15V		4.95		4.95	5		4.95	V	
			9.95		9.95	10		9.95	V	
			14.95		14.95	15		14.95	V	
Low Level Input Voltage Comparator and Signal In	VDD = 5V, VO = 0.5V or 4.5V VDD = 10V, VO = 1V or 9V VDD = 15V, VO = 1.5V or 13.5V		1.5		2.25	1.5		1.5	V	
			3.0		4.5	3.0		3.0	V	
			4.5		6.75	4.0		4.0	V	
High Level Input Voltage Comparator and Signal In	VDD = 5V, VO = 0.5V or 4.5V VDD = 10V, VO = 1V or 9V VDD = 15V, VO = 1.5V or 13.5V		3.5		3.5	2.75		3.5	V	
			7.0		7.0	5.5		7.0	V	
			11.0		11.0	8.25		11.0	V	
Low Level Output Current	VDD = 5V, VO = 0.4V VDD = 10V, VO = 0.5V VDD = 15V, VO = 1.5V		0.52		0.44	0.33		0.30	mA	
			1.3		1.1	2.25		0.9	mA	
			3.6		3.0	8.8		2.4	mA	
High Level Output Current	VDD = 5V, VO = 4.6V VDD = 10V, VO = 9.5V VDD = 15V, VO = 13.5V		-0.52		-0.44	-0.33		-0.30	mA	
			-1.3		-1.1	-2.25		-0.9	mA	
			-3.6		-3.0	-8.8		-2.4	mA	
Input Current	All Inputs Except Signal Input VDD = 15V, VIN = 0V VDD = 15V, VIN = 15V		-0.3		-10 ⁻⁵	-0.3		-1.0	µA	
			0.3		10 ⁻⁵	0.3		1.0	µA	
Input Capacitance	Any Input, (Note 3)					7.5		pF		
Total Power Dissipation	f ₀ = 10 kHz, R1 = 1 MΩ, R2 = ∞, VCOIN = VDD/2 VDD = 5V VDD = 10V VDD = 15V				0.07				mW	
					0.6				mW	
					2.4					mW
										mW

1. "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the device should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for device operation.
 2. VSS = 0V unless otherwise specified.
 3. Capacitance is guaranteed by periodic testing.

CD4046BM/CD4046B

AC Electrical Characteristics CD4046BM/CD4046B $T_A = 25^\circ\text{C}$, $C_L = 50\text{pF}$

Parameter	Conditions	Min.	Typ	Max	Units
VCO Section					
Operating Current I_{DD}	$f_0 = 10\text{kHz}$, $R1 = 1\text{M}\Omega$ $R2 = -$, $V_{COIN} = V_{DD}/2$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		20		μA
			90		μA
			200		μA
f_{MAX} = Maximum Operating Frequency	$C1 = 50\text{pF}$, $C1 = 10\text{k}\Omega$, $R2 = -$, $V_{COIN} = V_{DD}$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$	0.4	0.8		MHz
		0.5	1.2		MHz
		1.2	1.6		MHz
Linearity	$V_{COIN} = 2.5\text{V} \pm 0.3\text{V}$, $R1 \geq 10\text{k}\Omega$, $V_{DD} = 5\text{V}$ $V_{COIN} = 5\text{V} \pm 2.5\text{V}$, $R1 \geq 400\text{k}\Omega$, $V_{DD} = 10\text{V}$ $V_{COIN} = 7.5\text{V} \pm 5\text{V}$, $R1 \geq 1\text{M}\Omega$, $V_{DD} = 15\text{V}$		1		%
			1		%
			1		%
Temperature-Frequency Stability No Frequency Offset, $f_{MIN} = 0$	$\% f_{CO} \approx 1/f \cdot V_{DD}$ $R2 = -$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		0.12-0.24		$\%/^\circ\text{C}$
			0.04-0.08		$\%/^\circ\text{C}$
			0.015-0.03		$\%/^\circ\text{C}$
Frequency Offset, $f_{MIN} \neq 0$	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		0.06-0.12		$\%/^\circ\text{C}$
			0.05-0.1		$\%/^\circ\text{C}$
			0.03-0.06		$\%/^\circ\text{C}$
V_{COIN} Input Resistance (V_{COIN})	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		10^6		$\text{M}\Omega$
			10^6		$\text{M}\Omega$
			10^6		$\text{M}\Omega$
VCO Output Duty Cycle	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		50		%
			50		%
			50		%
t_{THL} VCO Output Transition Time	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		90		ns
			50	200	ns
			45	80	ns
Phase Comparators Section					
R_{IN} Input Resistance Signal Input	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$	1	3		$\text{M}\Omega$
		0.2	0.7		$\text{M}\Omega$
		0.1	0.3		$\text{M}\Omega$
Comparator Input	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		10^6		$\text{M}\Omega$
			10^6		$\text{M}\Omega$
			10^6		$\text{M}\Omega$
AC-Coupled Signal Input Voltage Sensitivity	$C_{SERIES} = 1000\text{pF}$ $f = 50\text{kHz}$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		200	400	mV
			400	800	mV
			700	1400	mV
Demodulator Output					
Offset Voltage ($V_{COIN} - V_{DEM}$)	$RS \geq 10\text{k}\Omega$, $V_{DD} = 5\text{V}$ $RS \geq 10\text{k}\Omega$, $V_{DD} = 10\text{V}$ $RS \geq 50\text{k}\Omega$, $V_{DD} = 15\text{V}$		1.50	2.2	V
			1.50	2.2	V
			1.50	2.2	V
Linearity	$RS \geq 50\text{k}\Omega$ $V_{COIN} = 2.5 \pm 0.3\text{V}$, $V_{DD} = 5\text{V}$ $V_{COIN} = 5 \pm 2.5\text{V}$, $V_{DD} = 10\text{V}$ $V_{COIN} = 7.5 \pm 5\text{V}$, $V_{DD} = 15\text{V}$		0.1		%
			0.6		%
			0.8		%
Zener Diode					
V_Z Zener Diode Voltage CD4046BM CD4046BC	$I_Z = 50\mu\text{A}$	6.7	7.0	7.3	V
		6.3	7.0	7.7	V
P_Z Zener Dynamic Resistance	$I_Z = 1\text{mA}$		100		Ω

Phase Comparator State Diagrams





FIGURE 2

Typical Waveforms




FIGURE 3. Typical Waveform Employing Phase Comparator I in Locked Condition




FIGURE 4. Typical Waveform Employing Phase Comparator II in Locked Condition

5

Typical Performance Characteristics

Typical Center Frequency vs C1 for R1 = 10 kΩ, 100 kΩ and 1 MΩ




FIGURE 5a

Typical Frequency Offset vs C1 for R2 = 10 kΩ, 100 kΩ and 1 MΩ




FIGURE 5b

Typical f_{MAX}/f_{MIN} vs R2/R1




FIGURE 5c

Typical VCO Power Dissipation at Center Frequency vs R1




FIGURE 6a

Typical VCO Power Dissipation at f_{MIN} vs R2




FIGURE 6b

Typical Source Follower Power Dissipation vs R_S




FIGURE 6c

Typical VCO Linearity vs R1 and C1




FIGURE 7

Note. To obtain approximate total power dissipation of PLL system for no-signal input. Phase Comparator I, P_D (Total) = P_D (f₀) + P_D (f_{MIN}) + P_D (R_S); Phase Comparator II, P_D (Total) = P_D (f₀) + P_D (f_{MIN}).

Design Information

Information is a guide for approximating the value of external components for the CD4046B in a phase-locked loop system. The selected external components should be within the following ranges: $R1, R2 \geq 10 \text{ k}\Omega$, $10 \text{ k}\Omega$, $C1 \geq 50 \text{ pF}$.

In addition to the given design information, refer to Figure 5 for R1, R2 and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R2 = \infty$	VCO WITH OFFSET
Frequency				
Frequency Input	VCO in PLL system will adjust to center frequency, f_0		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Lock Range, $2f_L$		$2f_L = 3f_0 - \text{VCO frequency range}$ $2f_L = f_{max} - f_{min}$		
Capacitor Range, $2f_C$		$f_C = \frac{1}{R1} \sqrt{\frac{2f_L}{R1}}$		$f_C = \frac{1}{R1} \sqrt{\frac{2f_L}{R1}}$
Resistor Component		For $2f_C$, see Ref.		
Angle Between Signal and Comparator	90° at center frequency (f_0), approximating 0° and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Harmonics of Frequency	Yes		No	
Input Noise	High		Low	
Component Selection	- Given f_0 - Use f_0 with Figure 5a to determine R1 and C1	- Given f_0 and f_L - Calculate f_{min} from the equation: $f_{min} = f_0 - f_L$ - Use f_{min} with Figure 5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ from the equation: $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$ - Use $\frac{f_{max}}{f_{min}}$ with Figure 5c to determine ratio R2/R1 to obtain R1	- Given f_{max} - Calculate f_0 from the equation: $f_0 = \frac{f_{max}}{2}$ - Use f_0 with Figure 5a to determine R1 and C1	- Given f_{min} and f_{max} - Use f_{min} with Figure 5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ - Use $\frac{f_{max}}{f_{min}}$ with Figure 5c to determine ratio R2/R1 to obtain R1

G.S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.
Gardner, "Phase-Lock Techniques," John Wiley & Sons, 1966.

ORDERING INFORMATION

Device	Temperature Range	Package
NE592D	0 to 70°C	SO-14
NE592N	0 to 70°C	Plastic DIP
NE592H	0 to 70°C	Metal Can
NE592F	0 to 70°C	Ceramic DIP
SE592H	-55 to +125°C	Metal Can
SE592F	-55 to +125°C	Ceramic DIP

**NE592
SE592**

VIDEO AMPLIFIER


**SILICON MONOLITHIC
INTEGRATED CIRCUIT**

DIFFERENTIAL TWO-STAGE VIDEO AMPLIFIER


The SE/NE592 is a monolithic, two-stage, differential output, wideband video amplifier. It offers fixed gains of 100 and 400 with out external components and adjustable gains from 400 to 0 with one external resistor. The input stage has been designed so that with the addition of a few external reactive elements between the gain select terminals, the circuit can function as a high pass, low pass, or band pass filter. This feature makes the circuit ideal for use as a video or pulse amplifier in communications, magnetic memories, display and video recorder systems. The 592 is a pin for pin replacement for the MC1733.

- 90 MHz Bandwidth
- Adjustable Gains From 0 to 400
- Adjustable Pass Band
- No Frequency Compensation Required

CIRCUIT SCHEMATIC




**H SUFFIX
METAL PACKAGE
CASE 603-04
TO-100**



**I SUFFIX
CERAMIC PACKAGE
CASE 632-02
MO-001AA**

**N SUFFIX
PLASTIC PACKAGE
CASE 646-05**

**D SUFFIX
PLASTIC PACKAGE
CASE 751A-01
SO-14**



MAXIMUM RATINGS (T_A = 25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Power Supply Voltage	V _{CC} V _{EE}	+8.0 -8.0	Volts
Differential Input Voltages	V _{ID}	+5.0	Volts
Common-Mode Input Voltage	V _{IC}	+6.0	Volts
Output Current	I _O	10	mA
Operating Ambient Temperature Range: SE592 NE592	T _A	55 to +125 0 to +70	°C
Operating Junction Temperature Range: Metal and Ceramic Packages Plastic Package	T _J	175 150	°C
Storage Temperature Range: Metal and Ceramic Packages Plastic Package	T _{stg}	-65 to +150 -55 to +125	°C

ELECTRICAL CHARACTERISTICS T_A = 25°C unless otherwise noted. (V_{CC} = +6.0 V, V_{EE} = -6.0 V, V_{CM} = 0)

Characteristic	Symbol	SE592			NE592			Units
		Min	Typ	Max	Min	Typ	Max	
Differential Voltage Gain - Figure 3 (R _L = 2 kΩ, e _{out} = 3 V _{p-p}) (Gain 1, Note 1) (Gain 2, Note 2)	A _{vd}	300 90	400 100	500 110	250 80	400 100	600 120	V/V
Bandwidth - Figure 3 (Gain 1, Note 1) (Gain 1, Note 2)	BW		40 90	-		40 90	-	MHz
Rise Time - Figure 3 (Gain 1, e _{out} = 1 V _{p-p} , Note 1) (Gain 2, e _{out} = 1 V _{p-p} , Note 2)	t _{1LH} t _{1HL}		10.5 4.5	10		10.5 4.5	12	ns
Propagation Delay - Figure 3 (Gain 1, e _{out} = 1 V _{p-p} , Note 1) (Gain 2, e _{out} = 1 V _{p-p} , Note 2)	t _{PLH} t _{PHL}		7.5 6.0	10		7.5 6.0	10	ns
Input Resistance (Gain 1, Note 1) (Gain 2, Note 2)	R _{in}	20	40 30	-	10	40 30	-	kΩ
Input Capacitance (Gain 2, Note 2)	C _{in}		2.0			2.0	-	pF
Input Offset Current (Gain 3, Note 3) - Fig. 2	I _{IO}		0.4	3.0		0.4	5.0	μA
Input Bias Current (Gain 3, Note 3) - Fig. 2	I _{IB}		9.0	20		9.0	30	μA
Input Noise Voltage (Gain 1 and Gain 2) (BW = 1 kHz to 10 MHz) - Figure 1	V _n		12	-		12	-	μV (rms)
Input Voltage Range (Gain 2, Note 2) - Fig. 3	V _{in}		+1.0			-1.0		V
Common Mode Rejection Ratio - Figure 3 (Gain 2, V _{CM} = 1 V, f = 100 kHz) (Gain 2, V _{CM} = 1 V, f = 1 MHz)	CMRR	60	86 60		60	86 60		dB
Supply Voltage Rejection Ratio - Figure 2 (Gain 2, ΔV _S = 0.5 V)	PSRR	50	70		50	70		dB
Output Offset Voltage - Figure 2 (Gain 3, R _L = ∞, Note 3)	V _{OO}		0.35	0.75		0.35	0.75	V
Output Common-Mode Voltage - Figure 2 (R _L = ∞, Gain 3, Note 3)	V _{CMO}	2.4	2.9	3.4	2.4	2.9	3.4	V
Output Voltage Swing - Figure 3 (R _L = 2k, Gain 2, Note 2)	V _O	3.0	4.0		3.0	4.0		V _{p-p}
Output Resistance	r _o		20			20		Ω
Power Supply Current - Figure 2 (R _L = ∞, Gain 2, Note 2)	I _D		18	24		18	24	mA

- Note 1. Gain select pins G1_A and G1_B connected together.
- Note 2. Gain select pins G2_A and G2_B connected together.
- Note 3. All gain select pins open.

ELECTRICAL CHARACTERISTICS $T_A = T_{high}$ to T_{low} unless otherwise noted. * $V_{CC} = +6.0$ Vdc, $V_{EE} = -6.0$ Vdc, $V_{CM} = 0$

Characteristic	Symbol	SE592			NE592			Units
		Min	Typ	Max	Min	Typ	Max	
Differential Voltage Gain - Figure 3 ($R_L = 2$ k Ω , $e_{out} = 3$ Vp-p) (Gain 1, Note 1) (Gain 2, Note 2)	A_{vd}	200 80	-- --	600 120	250 80	-- --	600 120	V/V
Input Resistance (Gain 2)	R_{in}	8.0	--	--	8.0	--	--	k Ω
Input Offset Current (Gain 3) - Figure 2	$ I_{IO} $	--	--	5.0	--	--	6.0	μ A
Input Bias Current (Gain 3) - Figure 2	I_{IB}	--	--	40	--	--	40	μ A
Input Voltage Range (Gain 2) - Figure 3	V_{in}	+1.0	--	--	-1.0	--	--	V
Common-Mode Rejection Ratio - Figure 3 (Gain 2, $V_{CM} = +1$ V, $f = 100$ kHz)	CMRR	50	--	--	50	--	--	dB
Supply Voltage Rejection Ratio - Figure 2 (Gain 2, $\Delta V_S = \pm 0.5$ V)	PSRR	50	--	--	50	--	--	dB
Output Offset Voltage (Gain 3) - Figure 2	V_{OO}	--	--	1.2	--	--	1.5	V
Output Voltage Swing (Gain 2) - Figure 3	V_O	2.5	--	--	2.5	--	--	Vp-p
Power Supply Current (Gain 2) - Figure 2	I_D	--	--	27	--	--	27	mA

* $T_{low} = 0^\circ$ C for NE592, -55° C for SE592
 $T_{high} = +70^\circ$ C for NE592, $+125^\circ$ C for SE592

GENERAL TEST CIRCUITS
 FIGURE 1




FIGURE 2




FIGURE 3




FIGURE 4 - GAIN 1 versus FREQUENCY




FIGURE 5 - GAIN 2 versus FREQUENCY




FIGURE 6 - OUTPUT VOLTAGE SWING AS A FUNCTION OF FREQUENCY




FIGURE 7 - OUTPUT VOLTAGE SWING AS A FUNCTION OF LOAD RESISTANCE




FIGURE 8 - VOLTAGE GAIN AS A FUNCTION OF R_{adj} RESISTANCE





FIGURE 9 - DISK/TAPE PHASE MODULATED READBACK SYSTEMS





FIGURE 10 - DIFFERENTIATION WITH HIGH COMMON MODE NOISE REJECTION




FOR FREQUENCY $f_1 \ll 1/2\pi(32)C$

$$V_0 = 1.4 \times 10^4 C \frac{dv_1}{dt}$$

FIGURE 11 - FILTER NETWORKS

BASIC CONFIGURATION



$$\frac{V_0(s)}{V_1(s)} \approx \frac{1.4 \times 10^4}{Z(s) + 2r_e}$$

$$\approx \frac{1.4 \times 10^4}{Z(s) + 32}$$

Z NETWORK	FILTER TYPE	$V_0(s)/V_1(s)$ FUNCTION
	Low Pass	$\frac{1.4 \times 10^4}{L} \left[\frac{1}{1 + R/L} \right]$
	High Pass	$\frac{1.4 \times 10^4}{R} \left[\frac{1}{1 + RC} \right]$
	Band Pass	$\frac{1.4 \times 10^4}{L} \left[\frac{1}{s^2 + 1/LC + R/L} \right]$
	Band Stop	$\frac{1.4 \times 10^4}{R} \left[\frac{s^2 + 1/LC}{s^2 + 1/LC + R/L} \right]$

NOTE
In the networks above the R value used is assumed to include $2r_e$ or approximately 30 Ohms

กิติกรรมประกาศ

ขอขอบพระคุณ อาจารย์ทองทศ วาณิชศรี ที่ได้ให้คำปรึกษาและแนะนำเทคนิค
ในการทำงาน ทำให้โครงการนี้สำเร็จลุล่วงไปด้วยดี และขอขอบคุณเพื่อนๆห้อง B ที่ได้
ให้กำลังใจในการทำงานตลอดมา



หนังสืออ้างอิง

1. Wanye Tomasi, "Advance Electronic Communication System", Prentice Hall International Edition, 85 page ,1984
2. Cirovic Michael.M , "Basic Electronic ;devices,circuit and system",Prentice Hall International Edition, 82 pages ,1983
3. Simon Haykin , "An Introduction to Analog and Digital Communication", John Wiley & Sons, 21 pages ,1984
4. D.J.Morris , "Communication for Command and Control System Pergamon Press , 40 pages,1986

