



ปีการศึกษา 2532

การใช้ไมโครคอมพิวเตอร์ควบคุมเครื่องถ่ายภาพตัดขวางสมอง
(CT-SCANNER X-RAY CONTROLLED USING MICROCOMPUTER)

โดย

นาย อีระพงษ์ เจริญคุณเว้าหวุ่น

นาย สุรัชย์ หาญอนุพงศ์

อาจารย์ที่ปรึกษา

ศจ.ดร. ไพรัช อีชัชพงษ์


อ. พลผดุง ผดุงกุล

ปริญญาโทปีการศึกษา 2532

เรื่อง การใช้ไมโครคอมพิวเตอร์ควบคุมเครื่องถ่ายภาพตัดขวางสมอง
(CT-SCANNER X-RAY CONTROLLED USING MICROCOMPUTER)

ผู้จัดทำ

1. นาย อีระพงษ์ เจริญคุณวิทย์ เลขประจำตัว 29.1070
2. นาย สุรัชย์ หาญอนุพงศ์ เลขประจำตัว 29.1289



(Handwritten signature)

..... อาจารย์ที่ปรึกษา

(ศจ.ดร. ไพรัช อีระพงษ์)

(Handwritten signature)

..... อาจารย์ที่ปรึกษา

(อ. พงศกร พงศกุล)

การใช้ไมโครคอมพิวเตอร์ควบคุมเครื่องถ่ายภาพตัดขวางสมอง

(CT-SCANNER X-RAY CONTROLLED USING MICROCOMPUTER)

ธีระพงษ์ เจริญคุณวิวัฒน์ 29.1070

สุรัชย์ หาญอนุพงศ์ 29.1289

อาจารย์ที่ปรึกษา

ศจ.ดร.ไพรัช อิชัยพงษ์

อ.พลนุก ผนุงกุล

ปีการศึกษา 2532

บทคัดย่อ

ปฏิญานีพนธ์ฉบับนี้เป็นการศึกษาไมโครคอมพิวเตอร์มาควบคุมเครื่องถ่ายภาพตัดขวางสมอง ซึ่งเป็นเครื่องถ่ายภาพตัดขวางระบบที่ 3 (Third Generation) ที่มีส่วนประกอบที่สำคัญคือ มี IMAGE INTENSIFIER 1 ตัวและมี DETECTOR 128 ตัวโดยทำการหมุน GANTRY 1 รอบ 360 องศา สำหรับการฉายรังสี 1 ครั้ง ทางด้านการควบคุมการทำงานของเครื่องถ่ายภาพตัดขวางนี้ ได้มีการนำไมโครโปรเซสเซอร์ซึ่งมีความสะดวกและสามารถนำมาใช้งานได้ง่ายมาทำการควบคุมการทำงาน

การควบคุมการทำงานของเครื่องถ่ายภาพตัดขวางนี้ใช้ CPU Z-80 เป็นตัวหลักในการควบคุม โดยมีการส่งคำสั่งมาจากไมโครคอมพิวเตอร์ผ่าน Single Chip 8031 หลังจากนั้น Single Chip จะส่งคำสั่งไปที่ CPU Z-80 ปฏิบัติงานอีกครั้งหนึ่ง

สารบัญ

หน้า

บทที่ 1 บทนำ	1-1
บทที่ 2 ทฤษฎีและหลักการทํางานของ เครื่องควบคุม เครื่องถ่ายภาพตัดขวาง	2-1
2.1 หลักการการควบคุมเครื่องถ่ายภาพตัดขวาง	2-1
2.2 หน่วยแกนทรี (Gantry Unit : GTU)	2-2
บทที่ 3 หลักการและการออกแบบของ Z-80	3-1
3.1 ระบบบัส Z-80	3-1
3.2 การติดต่อระหว่าง Z-80 กับหน่วยความจำ	3-3
3.3 แผนผังการจัดหน่วยความจำ	3-4
3.4 การติดต่อระหว่าง Z-80 กับ อินพุท/เอาต์พุท พอร์ท	3-6
3.5 วงจรใช้งานจริง	3-8
บทที่ 4 หลักการและการออกแบบของ 8031	4-1
4.1 ระบบบัสทวิทางของ 8031	4-1
4.2 การติดต่อระหว่าง 8031 กับหน่วยความจำและอินพุท/เอาต์พุท พอร์ท	4-3
4.3 แผนผังการจัดหน่วยความจำ	4-4
4.4 การส่งข้อมูลแบบอนุกรมทางพอร์ทอนุกรม	4-5
4.5 การทำ DMA ของหน่วยความจำระบบ Z-80	4-6
4.6 การออกแบบและอธิบายการทํางานของวงจรใช้งานจริง	4-7
บทที่ 5 วิธีการทดลองและผลการทดลอง	5-1
บทที่ 6 สรุปและวิจารณ์ผลการทดลอง	6-1
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

บทที่ 1

บทนำ

ตั้งแต่ได้มีการแนะนำเครื่องถ่ายภาพตัดขวาง(Computed Tomography)ออกมา ทำให้มีการนำเครื่องถ่ายภาพตัดขวางนี้ไปใช้งานกันมากขึ้น โดยเฉพาะนำไปใช้งานทางด้านสมองซึ่งทำให้เป็นเครื่องถ่ายภาพตัดขวางสมองที่มีข้อดีคือ สามารถช่วยค้นหาสิ่งผิดปกติที่เกิดขึ้นได้โดยง่าย เครื่องมือชนิดนี้ได้มีการปรับปรุงและพัฒนาขึ้นเรื่อยๆ โดยเริ่มมีการสแกน(Scan)แบบหมุนเข้ามาทำการเปลี่ยนแปลงอย่างรวดเร็ว ทั้งทางด้านเทคนิคและลักษณะการทำงานของตัวสแกน เพราะสิ่งเหล่านี้มีผลต่อวิธีการเก็บข้อมูลสำหรับเครื่องถ่ายภาพตัดขวางเป็นอย่างมาก ดังนั้นจึงได้มีการแบ่งประเภทต่างๆของเครื่องถ่ายภาพตัดขวาง โดยพิจารณาจากลักษณะของการสแกนและจำนวนของหัววัดรังสี ซึ่งอาจจะจำแนกให้เห็นวิวัฒนาการของเครื่องถ่ายภาพตัดขวางแบบต่างๆได้ 5 แบบคือ เริ่มตั้งแต่ระบบที่ 1 จนถึงปัจจุบันระบบที่ 5 โดยมีการเรียกชื่อตามลำดับเวลาการสร้างขึ้น ซึ่งระบบที่ 5 อยู่ในช่วงวางแผนดำเนินการอยู่

1.1 ระบบที่ 1 (First Generation)

ใช้หลักการ การเคลื่อนที่และการหมุนของตัวหมุนที่มีลำรังสีเอ็กซ์ออกมาเป็นลำแสง และมีหัววัดรังสีเพียงตัวเดียว แล้วมีหลอดรังสีเอ็กซ์เคลื่อนที่พร้อมกับหัววัดรังสีในแนวการสแกนเส้นตรงและการสแกนแบบหมุน

ลำรังสีจากหลอดรังสีเอ็กซ์ จะสแกนผ่านตัวคนไข้ด้านหนึ่งไปทางอีกด้านหนึ่งแนวตรงเสร็จแล้วหลอดรังสีเอ็กซ์และหัววัดรังสีจะถูกบังคับให้หมุนรอบ 1 องศา วนรอบของส่วนเลี้ยวเมื่อเทียบกับแนวรังสีเดิม แล้วทำการตั้งต้นสแกนใหม่จนครบ 180 องศา

ระบบนี้เป็นแม่แบบของเครื่องถ่ายภาพตัดขวาง แต่ข้อเสียคือ เวลาในการสแกนนานมากกินเวลาประมาณ 5 นาทีต่อการสแกน 1 ครั้ง

1.2 ระบบที่ 2 (Second Generation)

ใช้หลักการ การเคลื่อนที่และการหมุนของตัวหมุนที่มีลำรังสีเอ็กซ์ออกมาเป็นแถบรังสี ซึ่งคล้ายกับระบบที่ 1 แต่ระบบนี้ใช้หัววัดรังสีเพิ่มขึ้นจากระบบที่ 1 คือ จากหัววัดรังสีตัวเดียวเป็นการค้า
เอกลक्षणเป็นเอกลักษณ์ของระบบนี้คือการใช้หัววัดรังสีเพิ่มขึ้นจากระบบที่ 1 คือ จากหัววัดรังสีตัวเดียวเป็นการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัววัดรังสีประมาณ 30-50 ตัว

ลำรังสีที่ใช้แบบนี้เป็นแบบรังสี มีการเคลื่อนที่ของหลอดรังสีเอ็กซ์และหัววัดรังสีแนว การสแกนเป็นเส้นตรงและการสแกนแบบหมุน เนื่องจากมีหัววัดรังสีมากขึ้น ดังนั้นทำให้แนว การสแกนเป็นเส้นตรงทำได้เร็วขึ้น และแทนที่จะหมุนวนครบวง 1 องศา ก็สามารถหมุนวนได้ ถึงประมาณ 30 องศา แล้วเริ่มสแกนใหม่ ระบบนี้ยังทำการสแกนเป็นมุม 180 องศาอยู่ ดังนั้น การที่หลอดรังสีเอ็กซ์เคลื่อนที่ทั้งแนวเส้นตรงและมีการหมุน ก็จะทำให้หมุนได้ประมาณ 6 ครั้ง ทำให้เวลาการสแกนน้อยกว่าระบบที่ 1 ซึ่งมีค่าประมาณ 10-90 วินาที (แล้วแต่บริษัทผู้ผลิต)

1.3 ระบบที่ 3 (Third Generation)

ใช้หลักการที่มีการหมุนอย่างเดี่ยวและมีลำรังสีเอ็กซ์ออกมาเป็นแบบรังสีที่กว้าง ลำรังสีนี้ กว้างประมาณ 30-50 องศาที่วงพอที่จะคลุมศีรษะหรือลำตัวคนไข้ ระบบนี้ไม่ต้องทำการสแกน วนแนวเส้นตรง แต่มีการสแกนแบบหมุนอย่างเดี่ยว หัววัดรังสีในระบบนี้มีจำนวนมาก ประมาณ 300-500 ตัว ระบบนี้จะหมุนเป็นมุมทั้งหมด 360 องศา สำหรับการสแกน 1 ครั้ง และมีเวลา วนการสแกนลดลงเหลือ 2-10 วินาที ภายแท้จริงแล้วการหมุนจะใช้เวลาประมาณ 1 วินาที เท่านั้น ส่วนเวลาที่เหลือนั้นเสียไปสำหรับระบบอิเล็กทรอนิกส์ที่ใช้ในการโอนข้อมูลเข้าสู่เครื่อง คอมพิวเตอร์

1.4 ระบบที่ 4 (Forth Generation)

ใช้หลักการที่มีการหมุนเพียงอย่างเดี่ยวและมีลำรังสีเอ็กซ์เป็นแบบแบบรังสี มีหัววัดรังสี อยู่กับที่ ซึ่งมีจำนวนมากประมาณมากกว่า 600 ตัว รอบตัวหมุน

ระบบนี้หัววัดรังสีไม่เคลื่อนที่หา มีแต่หลอดรังสีเอ็กซ์อย่างเดี่ยวที่หมุนอยู่รอบตัวผู้ป่วย แต่ เวลาการสแกนไม่ได้น้อยกว่าระบบที่ 3

1.5 ระบบที่ 5 (Fifth Generation)

ใช้หลักการ ที่ให้หลอดรังสีเอ็กซ์และหัววัดรังสีอยู่กับที่ มีลำรังสีเอ็กซ์เป็นแบบแบบรังสี ระบบนี้ใช้หลอดรังสีเอ็กซ์หลายตัวล้อมรอบผู้ป่วย ขณะที่มีการเริ่มสแกนจะมีการเคลื่อนที่สิ่งใด เอกสารที่เกี่ยวข้อง หลอดรังสีเอ็กซ์จะอยู่เรียง เป็นคู่กับหัววัดรังสีแต่ละชุด และ มีการฉายรังสีออกพร้อมกันจนกว่า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัววัคร์ังสีประมาณ 30-50 ตัว

ลาสร้างสีที่ซึ่แบบนี้เป็นแถบรังสี มีการเคลื่อนที่ของหลอดรังสีเอ็กซ์และหัววัคร์ังสีแนว การสแกนเป็นเส้นตรงและการสแกนแบบหมุน เนื่องจากมีหัววัคร์ังสีมากขึ้น ดังนั้นหากให้ในช่วง การสแกนเป็นเส้นตรงทำได้เร็วขึ้น และแทนที่จะหมุนไปคราวละ 1 องศา ก็สามารถหมุนมาได้ ถึงประมาณ 30 องศา แล้วเริ่มสแกนใหม่ ระบบนี้ยังทำการสแกนเป็นมุม 180 องศาอยู่ ดังนั้น การที่หลอดรังสีเอ็กซ์เคลื่อนที่ทั้งแนวเส้นตรงและมีการหมุน ก็จะหากให้หมุนได้ประมาณ 6 ครั้ง หากให้เวลาการสแกนน้อยกว่าระบบที่ 1 ซึ่งมีค่าประมาณ 10-90 วินาที (แล้วแต่บริษัทผู้ผลิต)

1.3 ระบบที่ 3 (Third Generation)

ใช้หลักการที่มีการหมุนอย่างเดี่ยวและมีลาสร้างสีเอ็กซ์ออกมาเป็นแถบรังสีที่กว้าง ลาสร้างสีนี้ กว้างประมาณ 30-50 องศาที่กว้างพอที่จะคลุมศีรษะหรือลำตัวคนไข้ ระบบนี้ไม่ต้องทำการสแกน แนวเส้นตรง แต่มีการสแกนแบบหมุนอย่างเดี่ยว หัววัคร์ังสีในระบบนี้มีจำนวนมาก ประมาณ 300-500 ตัว ระบบนี้จะหมุนเป็นมุมทั้งหมด 360 องศา สำหรับการสแกน 1 ครั้ง และมีเวลา ในการสแกนลดลงเหลือ 2-10 วินาที โดยแท้จริงแล้วการหมุนจะใช้เวลาประมาณ 1 วินาที เท่านั้น ส่วนเวลาที่เหลือนั้นเสียไปสำหรับระบบอิเล็กทรอนิกส์ที่ใช้ในการบิ่ยนข้อมูลเข้าสู่เครื่อง คอมพิวเตอร์

1.4 ระบบที่ 4 (Forth Generation)

ใช้หลักการที่มีการหมุนเพียงอย่างเดี่ยวและมีลาสร้างสีเอ็กซ์เป็นแบบแถบรังสี มีหัววัคร์ังสี อยู่กับที่ ซึ่งมีจำนวนมากประมาณมากกว่า 600 ตัว รอบตัวหมุน

ระบบนี้หัววัคร์ังสีไม่เคลื่อนไหว มีแต่หลอดรังสีเอ็กซ์อย่างเดี่ยวที่หมุนอยู่รอบตัวผู้ป่วย แต่ เวลาการสแกนทำได้น้อยกว่าระบบที่ 3

1.5 ระบบที่ 5 (Fifth Generation)

ใช้หลักการ ที่ให้หลอดรังสีเอ็กซ์และหัววัคร์ังสีอยู่กับที่ มีลาสร้างสีเอ็กซ์เป็นแบบแถบรังสี ระบบนี้ใช้หลอดรังสีเอ็กซ์หลายตัวล้อมรอบผู้ป่วย ขณะที่มีการเริ่มสแกนจะมีการเคลื่อนที่ส่งาค เอกสาร เลย์ หลอดรังสีเอ็กซ์จะอยู่เรียง เป็นคู่กับหัววัคร์ังสีแต่ละชุด และ มีการฉายรังสีออกมาพร้อมกันนั้น ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ช่วงเวลาดูเดียวกัน เวลาในการสแกนของระบบนี้ใช้เวลาเพียง 2 มิลลิวินาที ซึ่งมีเวลาใกล้เคียงกับการถ่ายเอ็กซ์เรย์ธรรมดามากขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.1.1 แสดงหลักการของระบบเครื่องถ่ายภาพตัดขวาง ในการทำงานจะมีตัวควบคุมระบบทั้งหมด ในที่นี้คือ ศูนย์กลางการควบคุม ซึ่งจะเป็นตัวควบคุมระบบทั้งหมด ภายมีขั้นตอนการทำงานคือ ศูนย์กลางการควบคุมมีสัญญาณไปบอกให้หน่วยแกนทรี (Gantry Unit : GTU) ให้ทำการอุ่นหลอดยิงรังสีเอ็กซ์ เมื่ออุปกรณ์ทุกอย่างพร้อม ศูนย์กลางการควบคุมก็จะส่งสัญญาณไปบอกให้หน่วยแกนทรีเริ่มทำการหมุนตัวหมุนและทำการยิงรังสีเอ็กซ์ หน่วยรับและแปลงข้อมูลก็จะทำการรับและแปลงข้อมูลจากสัญญาณอนาล็อกมาเป็นสัญญาณดิจิทัล ส่งต่อไปให้ศูนย์กลางการควบคุม แล้วศูนย์กลางการควบคุมจะส่งข้อมูลไปประมวลผลในหน่วยประมวลผล เมื่อหน่วยประมวลผลทำการประมวลผลข้อมูลเรียบร้อยแล้ว ก็จะส่งต่อมายังศูนย์กลางการควบคุมอีกครั้ง และนำออกแสดงผลทางจอภาพ หลักการนี้เป็นหลักการทั่วไปในกรณีการทำงาน ในหัวข้อถัดไปจะอธิบายถึงหน่วยแกนทรี ซึ่งโครงการชิ้นนี้เป็นส่วนหนึ่งของหน่วยแกนทรี

2.2 หน่วยแกนทรี (Gantry Unit : GTU)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูป 2.2.1 แสดงหลักการของหน่วยแกนทรี หากท่านนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

งานหัวข้อนี้จะได้กล่าวถึงหน่วยแกนหลักซึ่งจะประกอบไปด้วยส่วนต่าง ๆ ดังรูป 2.2.1 หน่วยแกนหลักนี้จะเป็นส่วนที่ทำการควบคุมเครื่องแกนหลัก ซึ่งเป็นเครื่องฉายรังสีเอ็กซเรย์ผู้ป่วย

ซีพียู บอร์ด (CPU Board) คือส่วนของไมโครคอมพิวเตอร์ (ซีพียู Z-80) ที่จะใช้ควบคุมระบบบัสและเป็นตัวควบคุมหน่วยอื่น ๆ ของระบบ เช่น ตัวควบคุมหน่วยแสดงผล (Display Unit) หน่วยอินเตอร์คอมและป้องกันรังสีเอ็กซเรย์ (Intercom and X-ray Protection Unit) สำหรับรายละเอียดจะกล่าวในบทการออกแบบระบบ Z-80

ซีไอยู ลิงเกอร์ (CIU Linker : CIUL) คือ หน่วยที่ใช้ในการติดต่อระหว่างหน่วยแกนหลักกับศูนย์กลางการควบคุม ภายจะมีการรับส่งทั้งข้อมูลและคำสั่ง ส่วนนี้จะใช้ไมโครคอมพิวเตอร์ซีพียูเดี่ยวเบอร์ 8031 ของบริษัท อินเทลเป็นตัวควบคุม สำหรับรายละเอียดจะกล่าวถึงในบทการออกแบบระบบ 8031

ภาคจ่ายไฟ (Power Supply) เป็นส่วนที่จ่ายกำลังไฟให้แก่หน่วยแกนหลักทั้งระบบ

ภาคแสดงผล (Display Unit) คือส่วนที่ซีพียูจะนำข้อมูลบางอย่างออกแสดง เช่น มุมที่แกนหลักหมุนไปขณะฉายรังสีเอ็กซเรย์หรืออื่น ๆ

หน่วยอินเตอร์คอมและหน่วยป้องกันรังสีเอ็กซเรย์ (Intercom and X-ray Protection Unit) หน่วยอินเตอร์คอมนี้ ใช้ติดต่อระหว่างเจ้าหน้าที่ห้องควบคุมกับห้องที่จะใช้ยิงรังสีเอ็กซเรย์ หน่วยป้องกันรังสีเอ็กซเรย์เป็นส่วนที่จะทำการตรวจเช็คความผิดปกติต่าง ๆ ที่อาจเกิดขึ้นได้จากการยิงรังสีเอ็กซเรย์หรืออาจเกิดจากการผิดพลาดจากหน่วยอื่น ๆ

เอ็กซเรย์ ยูนิท ลิงเกอร์ (X-ray Unit Linker) คือ ส่วนที่จะทำการควบคุมรังสีเอ็กซเรย์ ภายก่อนที่จะทำการยิงรังสีต้องมีการอุ่นหลอดรังสีเอ็กซเรย์เสียก่อน

แกนหลัก คอนโทรลเลอร์ (Gantry Controller) คือ ส่วนที่จะควบคุมการหมุนของเครื่องแกนหลัก ทั้งนี้เพราะความเร็วในการหมุนแกนหลักจะสูงมาก ดังนั้น จะใช้วิธีการของเฟส ล็อก ลูป (Phase Lock Loop) ทำการควบคุมตำแหน่งและความเร็วของดีซีมอเตอร์ ภายส่วนแกนหลัก คอนโทรลเลอร์ จะต้องได้รับคำสั่งจากส่วนซีพียูบอร์ดว่าให้หมุนไปทางไหน และต้องได้รับสัญญาณให้เริ่มหมุน

เทเบิล คอนโทรลเลอร์ (Table Controller) คือส่วนที่จะทำการควบคุมระบบเตียง


ดาต้า อควิซิชัน คอนโทรลเลอร์ (Data Acquisition Controller) ส่วนนี้เป็นส่วนควบคุมการรับข้อมูลจากหลอดรังสีเอ็กซเรย์ เพราะจะต้องรับข้อมูลจากมุมที่ถูกต้อง ใช้ประโยชน์ด้านการค้า

ไม่ว่าการมีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนี้เป็นการอธิบายหลักการออกแบบของระบบ Z-80 ซึ่งจะกล่าวถึง ระบบบัสต่างๆ การติดต่อกับหน่วยความจำ แผนผังการจัดหน่วยความจำ อินพุท/เอาต์พุท พอร์ท ส่วนระบบของ 8031 จะกล่าวถึงในบทต่อไป

3.1 ระบบบัสของ Z-80

ระบบ Z-80 นั้นมีการติดต่อกับอุปกรณ์อื่นได้กว้างมาก การจักระบบบัสให้กับอุปกรณ์อื่นที่มีการติดต่อกับ อย่างพอดี จะเกิดความยุ่งยากมากถ้าหากมีการขยายหรือเพิ่มเติมอุปกรณ์บางอย่างเข้ามา เช่น การขยายหน่วยความจำ การเพิ่มเติมอินพุท/เอาต์พุท พอร์ท หรืออุปกรณ์อื่นที่มีการติดต่อกับ Z-80 ดังนั้นจึงได้มีการจัดเตรียมระบบบัสเอาไว้สำหรับการขยายหรือเพิ่มเติมอุปกรณ์บางส่วน โดยมีการเพิ่มบอร์ดที่ต่อขนานกัน และใช้คอนเนคเตอร์ตัวผู้เป็นตัวสำหรับต่อเชื่อมระบบบัส ถ้ามีการเพิ่มเติมอุปกรณ์อื่นเข้ามาจะหาได้ด้วยการเสียบต่อเข้ากับคอนเนคเตอร์ที่จัดเตรียมไว้หาเห็นห้อง บนแผงเกี่ยวกับบอร์ดของ Z-80 ซึ่งบอร์ดแม่ที่จัดไว้ให้ก็มีคล้ายกับสล๊อตของ เครื่องไมโครคอมพิวเตอร์ทั่วไป เพียงแต่จะใช้คอนเนคเตอร์ตัวผู้ต่อไว้แทนเคสจะมีลักษณะการจัดเรียงดังรูป 3.1.1




รูป 3.1.1 แสดงลักษณะการต่อกอนเนคเตอร์ของระบบบัสของ Z-80

จากรูป 3.1.1 เป็นการขยายระบบบััสเพิ่ม โดยการใช้คอนเนคเตอร์อีก 2 ตัว ในการ
 เชื่อมต่อระบบบััสระหว่างบอร์ดที่ 1 และบอร์ดที่ 2 เข้าด้วยกัน ถ้าหากต้องการเพิ่มระบบบััสบอร์ด
 ที่ 3 เข้าไปอีกก็ยอมทำได้ในลักษณะเดียวกันกับบอร์ดที่ 2

สำหรับในโครงการงานชิ้นนี้ เป็นการนำใช้ระบบบััสเพียง 2 บอร์ดและโครงการงานชิ้นนี้เป็นเพียง
 ต้นแบบเท่านั้น ดังนั้นจึงใช้วิธีการเดินสายไฟแทนการออกแบบลายปรินท์

การจัดวางตำแหน่งของสัญญาณต่าง ๆ บนคอนเนคเตอร์แสดงดังรูป 3.1.2



รูป 3.1.2 แสดงตำแหน่งของสัญญาณต่าง ๆ บนคอนเนคเตอร์ของงานชิ้นนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ดูแลระบบได้แก้ไขหรือเปลี่ยนแปลงข้อมูลใด ๆ โปรดแจ้งผู้อำนวยการ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับคอนเนคเตอร์ที่ใช้นี้เป็นแบบ 64 ขาซึ่งในการใช้งานจริงจะใช้งานนำทั้งหมด แต่จะใช้เพียงบางส่วนเท่านั้น ส่วนที่เหลือจะสำรองเอาไว้สำหรับใช้อื่นเท่าที่จะคิดขึ้นมาเพื่อประยุกต์ใช้งานได้

3.2 การติดต่อระหว่าง Z-80 กับหน่วยความจำ

ในการติดต่อระหว่าง Z-80 กับหน่วยความจำนั้น สัญญาณต่างๆของ Z-80 จะต้องผ่านบัฟเฟอร์(Buffer)ก่อน ก่อนที่จะไปเข้าหน่วยความจำ ทั้งนี้เพราะว่ามีอุปกรณ์อื่นอีกมากที่จะใช้ระบบบัสของ Z-80 ถ้าหากต่อขาของระบบ Z-80 โดยตรงกับระบบบัสจะเป็นการโหลด Z-80 มากเกินไป ซึ่งจากข้อมูลของ Z-80 พบว่าขาสัญญาณต่างๆของ Z-80 จะรับเกท TTL ได้เพียงไม่กี่ตัวซึ่งไม่เพียงพอต่อการรับเกทจำนวนมากได้ ดังนั้น จึงจำเป็นต้องใส่บัฟเฟอร์ ในการติดต่อระหว่าง Z-80 กับหน่วยความจำนั้นแสดงได้ดังรูป 3.2.1



เอกสารนี้เป็นเอกสารรูป 3.2.1 แสดงการติดต่อระหว่าง Z-80 กับหน่วยความจำ นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 3.2.1 สัญญาณ Z-80 DATA BUS , Z-80 ADDRESS BUS และ Z-80 CONTROL BUS คือ สัญญาณที่ต่อมายังระบบบัสที่ได้ออกมาแล้วในหัวข้อก่อน สำหรับลอจิกเกต (Logic Gate) ที่ได้ออกมาในรูป 3.2.1 นั้น เป็นอุปกรณ์พวกเกตทีทีแอล(TTL)ที่จะสร้าง สัญญาณ \overline{MEMR} , \overline{MEMW} , \overline{IOR} , \overline{IOW} และ \overline{INTA} สำหรับรายละเอียดของวงจรรลอจิกเกตนี้ จะได้กล่าวถึงอย่างละเอียดในภายหลัง สำหรับขาสัญญาณ BUSAK จาก Z-80 จะนำมาต่อเข้ากับ บัฟเฟอร์ที่ขาเอ็นาเบิ้ล(Enable)ของบัฟเฟอร์ ทั้งนี้เพราะเมื่ออุปกรณ์ภายนอกขอใช้ระบบบัส อุปกรณ์ภายนอกจะส่งสัญญาณ \overline{BUSRD} มายัง Z-80 เมื่อ Z-80 รับรู้สัญญาณนั้นแล้วก็จะทำการส่งสัญญาณ BUSAK ออกไปให้อุปกรณ์ภายนอกทราบพร้อมกับปลดตัวเองออกจากระบบบัสแต่เนื่องจากมีการนำบัฟเฟอร์มาก่อน ดังนั้นจะต้องคัสเอเบิลบัฟเฟอร์(Disable Buffer)ด้วย วัตถุประสงค์การนำสัญญาณ BUSAK มาผ่านอินเวอร์เตอร์(Inverter)ก่อน แล้วนำไปต่อกับขาเอ็นาเบิ้ลของบัฟเฟอร์

ในการติดต่อกับหน่วยความจำนั้น เป็นการนำสัญญาณแอดเดรส(Address) ส่วนหนึ่งผ่านวงจรถ่ายโค้ดดีโคเดอร์(Decoder) เพื่อเลือกหน่วยความจำ สำหรับหน่วยความจำนี้ใช้ขนาด $8k \times 8$ การจัดหน่วยความจำจะกล่าวโดยละเอียดในหัวข้อ 3.3 ในเรื่องแผนผังการจัดหน่วยความจำของระบบ Z-80 สำหรับวงจรจริงได้แสดงไว้ท้ายบท

3.3 แผนผังการจัดหน่วยความจำ

จากที่ได้กล่าวมาแล้วในหัวข้อ 3.2 ว่า ได้ใช้หน่วยความจำขนาด $8k \times 8$ ดังนั้นเพื่อความสะดวกจะทำการแบ่งหน่วยความจำออกเป็นบล็อก ๆ ละ $8k$ ก็จะได้แผนผังการจัดหน่วยความจำดังรูป 3.3.1



รูป 3.3.1 แสดงแผนผังการจัดหน่วยความจำของระบบ Z-80

จากรูป 3.3.1 นั้นเป็นภาพกำหนดตำแหน่ง โดยให้ตำแหน่งที่ 0000H - 1FFFH เป็นตำแหน่งของโปรแกรมมอนิเตอร์(Program Monitor)และตำแหน่งที่ 2000H - 3FFFH เป็นตำแหน่งที่ใช้ทำการเก็บข้อมูลต่างๆที่จะใช้ หรือ อาจจะใช้เก็บโปรแกรมไว้ให้ Z-80 ทำงานขั้นต้นนี้โปรแกรมที่ใช้ควบคุมระบบอาจจะยังไม่สมบูรณ์ จึงจำเป็นต้องมีการพัฒนาอีก ซึ่งจะทำให้การเก็บโปรแกรมไว้แรม(RAM)ส่วนนี้ สำหรับโปรแกรมนี้จะมาจากเครื่องไมโครคอมพิวเตอร์ที่พัฒนาโปรแกรมแล้ว จึงจะมีการส่งโปรแกรมมาทาง 8031 และให้ 8031 ทำการเก็บโปรแกรมไว้ในหน่วยความจำของ 8031 ก่อน หลังจากนั้น 8031 ก็จะทำ DMA กับ Z-80 และจะส่งโปรแกรมไปเก็บไว้ในหน่วยความจำส่วนที่เป็นแรมส่วนนี้ สำหรับรายละเอียดการส่งข้อมูลจะกล่าวรายละเอียดในตอนต่อไป


ดังนั้นหากต้องการขยายหน่วยความจำของระบบ Z-80 จะต้องมีสัญญาณแอดเดรสไปถอดรหัส(Decode) เพื่อเลือกตำแหน่งตั้งแต่ 4000H ขึ้นไป แต่นั่นก็เดี๋ยวนี้น่าจะเป็นต้องขยาย

หน่วยความจำเพิ่มเติมเพราะหน่วยความจำที่ใช้อยู่นั้นมีขนาดใหญ่มากเพียงพอที่จะนำมาใช้งานแล้ว การดำเนินการนี้ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 การติดต่อระหว่าง Z-80 กับ อินพุท/เอาต์พุท พอร์ต


ในหัวข้อนี้จะกล่าวถึงการติดต่อระหว่าง Z-80 กับ อินพุท/เอาต์พุท พอร์ต สำหรับส่วน อินพุท/เอาต์พุทที่มีการวางอุปกรณ์ไว้บนบอร์ดแยกต่างหากจากบอร์ดของ Z-80 โดยจะหาบอร์ดใหม่ขึ้นมาแล้วเสียบลงในคอนเนคเตอร์ของระบบบัสที่จัดเตรียมไว้ให้แล้ว เนื่องจาก Z-80 จะใช้แอดเดรส A0 - A7 ในการอ้างถึงเบอร์พอร์ต ดังนั้นจึงสามารถมีจำนวนพอร์ตได้เพียง 256 พอร์ตเท่านั้น แต่ก็เพียงพอต่อการใช้งาน ในส่วนเอาต์พุทพอร์ตส่วนนี้จะใช้ในการแสดงผล โดยแสดงออกมาทาง 7-SEGMENT จำนวน 4 ตัว และได้มีการสำรอง 8255 ไว้ 1 ตัว เพื่อนำไปใช้งานกรณีที่ Z-80 ต้องการติดต่อกับส่วนอื่น

การออกแบบในส่วนแสดงผลนั้น เนื่องจากไม่ต้องการให้ Z-80 เสียเวลากับการสแกน (Scan) ส่วนแสดงผล จึงได้ใช้วิธีการเลทช์ (Latch) ค่าไบท์ในตัวเลขซีแทน หลักการคือ เมื่อต้องการส่งค่าไบท์แสดงผลยัง 7-SEGMENT หลักาด ก็ส่งค่าไปยังเบอร์พอร์ตนั้นโดยตรง และจะมีพอร์ตอีกพอร์ตเป็นตัวควบคุมการติดต่อบน 7-SEGMENT นั้นคือหากจะให้ 7-SEGMENT ควบคุมก็ส่งค่าไปยังพอร์ตควบคุมนี้ ซึ่งจากหลักการที่กล่าวมานี้ สามารถเขียนเป็นหลักการได้ดังรูป 3.4.1



รูป 3.4.1 แสดงหลักการของภาคแสดงผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.4.2 แสดงหลักการการต่อ 8255


จากรูป 3.4.2 เป็นหลักการในการต่อ 8255 เพื่อใช้เป็นอินพุท/เอาต์พุท พอร์ต ซึ่งอยู่บนบอร์ดเดียวกับภาคแสดงผล สำหรับวงจรจริงจะได้เขียนและอธิบายไว้ตอนท้ายบทนี้

3.5 วงจรใช้งานจริง

จากที่กล่าวมาแล้วทั้งหมดในตอนต้นของบทนี้ เป็นเพียงหลักการในการออกแบบของวงจรเท่านั้นว่ามีหลักการอย่างไรบ้าง ในหัวข้อนี้จะได้อธิบายถึงวงจรที่ใช้งานจริง จัดออกแบบตามหลักการที่ได้กล่าวมาแล้วในตอนต้น เริ่มจากบอร์ดของ Z-80 ก่อน

บอร์ดของ Z-80 จะประกอบด้วย CPU, GATE, MEMORY และ ชิ้นอื่นอีกเท่าที่จำเป็นดังแสดงในรูป 3.5.1 สำหรับหลักการทางวงของ Z-80 ของหน่วยความจำ การติดต่อระหว่าง Z-80 กับหน่วยความจำ การจัดแผนผังหน่วยความจำ การถอดรหัสหน่วยความจำสามารถหาอ่านได้จากหนังสือเกี่ยวกับ Z-80 ได้จึงไม่ขอกล่าวไว้ ณ. ที่นี้ สำหรับในส่วนของเกทที่กล่าวไว้ตอนต้นนั้น จัดนำเอาสัญญาณมาผ่านออร์เกท(OR Gate) ออร์เกท a จะเป็นตัวสร้างสัญญาณการอ่านหรือเพชชี่ข้อมูลและออปโค้ด(Opcode)ตามลำดับ จากหน่วยความจำ ออร์เกท b จะสร้างสัญญาณการเขียนข้อมูลลงในหน่วยความจำ ออร์เกท c จะสร้างสัญญาณการอ่านข้อมูลจากพอร์ต ออร์เกท d จะสร้างสัญญาณการเขียนข้อมูลลงพอร์ต สำหรับออร์เกท e ใช้สร้างสัญญาณตอบรับการอินเทอร์รัพท์

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาต หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง




รูป 3.5.1 แสดงวงจรใช้งานจริงของ Z-80

บนบอร์ดเดียวกัน รูป 3.5.2 และ รูป 3.5.3 แสดงวงจรใช้งานจริงของภาคแสดงผล และของอินพุท/ เอาท์พุท พอร์ทตามลำดับ และจะได้อธิบายถึงรายละเอียดและหลักการทางานต่อไป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.5.2 แสดงวงจรใช้งานจริงของภาคแสดงผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.5.3 แสดงวงจรใช้งานจริงของอินพุท/เอาต์พุท พอร์ท


จากรูป 3.5.2 เบอร์พอร์ทของหลักแรกถึงหลักสุดท้ายมีค่าเป็น 78H - 7BH ตามลำดับ สำหรับพอร์ท 7CH จะเป็นพอร์ทในการควบคุมการติดดับของหลักต่าง ๆ ในการทำงานนั้นจะใช้ ไอซีที่ชื่อ 74LS374 เป็นตัวเลขค่า ไอซีที่ชื่อ 74LS138 และเกทเป็นตัวถอดรหัสเบอร์พอร์ท ในการขับ 7-SEGMENT นั้นจะใช้ไอซี ULN 2003 (ดูคุณสมบัติจากภาคผนวก) หลักการทำงานคือ หากต้องการให้หลักใดติดหลักใดดับก็จะส่งค่าไปยังพอร์ท 7CH โดยค่าของหลักก็คือ

D7 D6 D5 D4 D3 D2 D1 D0

หลัก 1 หลัก 2 หลัก3 หลัก 4 สว่าง สว่าง สว่าง สว่าง

นั่นคือถ้าหากให้หลัก1ติด หลัก2ติด หลัก3ดับ และ หลัก4ดับ ดังนั้นต้องส่งค่า 1100xxxx ไปยังพอร์ท 7CH โดยลอจิก "1" คือติด และ ลอจิก "0" คือดับ

ในการส่งค่าไปแสดงผลที่ 7-SEGMENT นั้นจำเป็นต้องแปลงรหัสเสียก่อน ก่อนที่จะส่งค่า เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ ห้ามมิให้คัดลอกหรือเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.5.4 แสดงการต่อ 7-SEGMENT เข้ากับสัญญาณข้อมูล

จากรูป 3.5.4 ถ้าหากต้องการให้แสดงเลข 0 ก็จะต้องส่งค่า 1111100 ไปยังพอร์ท นั่นคือค่าที่จะแสดงผลต้องได้รับการแปลงรหัสก่อนจึงส่งออกไป ค่าความต้านทานที่เลือกใช้เพื่อจำกัดกระแสไฟฟ้าก่อนเข้า 7-SEGMENT สามารถคำนวณค่าได้ดังนี้คือโดยปกติทั่วไปแรงดันที่พอร์ทรวม 7-SEGMENT ประมาณ 2 V และกำหนดค่าให้กระแสไหลผ่านประมาณ 6 mA

ดังนั้น $R = (5-2)/6 \text{ mA} = 500$ โอห์ม

สำหรับไอซีที่โมเดล 74LS374 นั้นสามารถจ่ายกระแสได้สูงสุดถึง 16 mA ซึ่งเพียงพอที่จะจ่ายกระแสให้ 7-SEGMENT ได้

หลักการและการออกแบบระบบ 8031

8031 เป็นไอซีซิงเกิลชิพไมโครคอมพิวเตอร์(Single Chip Microcomputer) ของบริษัท อินเทล ที่มีประสิทธิภาพในการทำงานสูงอยู่ในตระกูล MCS-51 ซึ่งได้มีการพัฒนามาจากตระกูล MCS-48 สำหรับรายละเอียดและหลักการการทำงานจะไม่ขอกล่าวถึงในที่นี้ถ้าต้องการทราบรายละเอียด สามารถหาอ่านเพิ่มเติมได้จากหนังสือที่เกี่ยวกับซิงเกิลชิพตามหนังสืออ้างอิงในตอนท้าย วิทยานับต้นจะแสดงให้เห็นถึงหลักการทั่วๆไปของระบบ 8031 ก่อน

***หมายเหตุ ถ้าอ้างอิง 8031 หมายถึง ซิงเกิลชิพไมโครคอมพิวเตอร์เบอร์ 8031 และถ้าอ้างอิง ระบบ 8031 หมายถึง ระบบที่นำ 8031 มาใช้งาน


4.1 ระบบโดยทั่วๆไปของ 8031

ระบบโดยทั่วๆไปของ 8031 จะได้แสดงดังรูป 4.1.1 ซึ่งในขั้นต้นจะอธิบายถึงหลักการการทำงานทั่วๆไปก่อน หลังจากนั้นจะค่อยกล่าวถึงรายละเอียดของแต่ละส่วนและตอนสุดท้ายจะแสดงวงจรที่ใช้งานจริง

จากรูป 4.1.1 . 8031 มีการติดต่อกับหน่วยความจำและอินพุท/เอาต์พุท พอร์ต โดยจะ
 ได้กล่าวถึงรายละเอียดในตอนต่อไป และ ได้มีการติดต่อระหว่าง 8031 กับเครื่องในคอมพิวเตอร์
 พิวเตอร์ผ่านพอร์ตอนุกรม(Serial Port) โดยตัวขับใช้มาตรฐาน RS-422 และมีการติดต่อ
 กับระบบของ Z-80 โดยมีการทำ DMA บนระบบ Z-80 เพื่อนำข้อมูลบางส่วนเข้ามาเก็บไว้ใน
 หน่วยความจำของ Z-80 ทั้งนี้รายละเอียดจะขอกล่าวในภายหลัง ในหัวข้อต่อไปจะได้กล่าวถึง
 หลักการออกแบบแต่ละส่วนโดยละเอียด

4.2 การติดต่อระหว่าง 8031 กับหน่วยความจำและอินพุท/เอาต์พุท พอร์ต

การติดต่อระหว่าง 8031 กับหน่วยความจำจะมีลักษณะคล้ายกับการติดต่อระหว่าง Z-80
 กับหน่วยความจำจะแตกต่างกันบ้างก็เพียงส่วนรายละเอียดเท่านั้น




รูป 4.2.1 แสดงหลักการติดต่อระหว่าง 8031 กับหน่วยความจำและอินพุท/เอาต์พุทพอร์
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 4.2.1 ได้แสดงหลักการ การติดต่อระหว่าง 8031 กับหน่วยความจำและอินพุท เอาท์พุท พอร์ต เนื่องจากขาแต่ละขาของ 8031 มีความสามารถในการขับเกทที่ทีเอสแอลซีเพียง 1 เกท ยกเว้นขาข้อมูลซึ่งขับเกทที่ทีเอสแอลซี 2 เกท ดังนั้นจึงจำเป็นต้องต่อบัฟเฟอร์ไว้เพื่อช่วยขับกระแส เนื่องจากข้อมูลและแอสเคตรสับที่ต่อแบบมัลติเพล็กซ์(Multiplex)กันอยู่ ดังนั้นจึงต้องการแลชค่าแอสเคตรสับที่ต่อไว้ในตัวแลชชิ่ง โดยจะมีสัญญาณ ALE (Address Latch Enable) เป็นสัญญาณแลชชิ่ง แอสเคตรสับที่ได้ส่วนหนึ่งจะนำพาสีเกทเคอร์เพื่อเป็นสัญญาณในการเลือกชิพ ในการติดต่อระหว่าง 8031 กับอินพุท/เอาท์พุท พอร์ตนั้นจะมีลักษณะเหมือนกับการติดต่อของหน่วยความจำ ทั้งนี้เพราะว่า 8031 ไม่มีคำสั่งที่ใช้ในการรับหรือส่งข้อมูลไปยังพอร์ตที่ขยายเพิ่มเติมภายนอก ดังนั้นการจัดการพอร์ตจึงใช้ลักษณะการจัดการจัดหน่วยความจำ นั่นคือสามารถทำการติดต่อพอร์ตได้ โดยการอ่านหรือเขียนข้อมูลไปยังพอร์ตนั้น เหมือนกับการอ่านหรือเขียนข้อมูลไปยังหน่วยความจำที่ตำแหน่งของ เบอร์พอร์ต จากหลักการที่ได้อธิบายไปแล้วสามารถนำมาสร้างวงจรใช้งานได้ซึ่งวงจรจริงจะกล่าวถึงในหัวข้อสุดท้ายของบทนี้

4.3 แผงจัดการจัดหน่วยความจำ


ไอซีซึ่งเกิลซ์พี 8031 นั้นสามารถอ้างหน่วยความจำภายนอกได้ถึง 128 กิโลไบต์ โดยอ้างถึงหน่วยความจำกับแรม 64 กิโลไบต์ และ อ้างถึงหน่วยความจำข้อมูลได้ 64 กิโลไบต์ ดังแสดงในรูป 4.3.1



รูป 4.3.1 แสดงการอ้างหน่วยความจำภายนอกของ 8031

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการจัดหน่วยความจำของระบบ 8031 จะมีลักษณะเหมือนกับการจัดหน่วยความจำของระบบ Z-80 แสดงดังรูป 4.3.2



รูป 4.3.2 แสดงแผนผังการจัดหน่วยความจำ

จากรูป 4.3.2 ที่ตำแหน่ง 0000H - 1FFFH จะใช้เก็บโปรแกรมการทำงานของ 8031 ที่ตำแหน่ง 2000H - 3FFFH ใช้เก็บข้อมูลต่างๆ และ ที่ตำแหน่ง 4000H - 5FFFH เป็นส่วนติดต่อกับอินพุท/เอาต์พุท พอร์ต

4.4 การส่งข้อมูลแบบอนุกรมทางพอร์ตอนุกรม

เนื่องจาก 8031 มีพอร์ตอนุกรมในตัวและสามารถส่งแบบ full duplex ได้ จึงนำเอา 8031 มาใช้งาน สำหรับมาตรฐานการรับและส่งจะใช้ RS-422 ทั้งนี้เพราะว่าระบบ RS-422 มีข้อดีที่เหนือกว่า RS-232 คือสามารถรับส่งได้ระยะทางที่ไกลกว่าที่อัตราแอดเท่ากัน หรือในระยะทางเท่ากันจะสามารถรับส่งในอัตราแอดที่สูงกว่าซึ่งทำให้มีการรับส่งที่เร็วกว่า และมีข้อดีอีกอย่างหนึ่งคือสามารถจำกัดสัญญาณรบกวนได้ดีกว่า ทั้งนี้เพราะว่าสัญญาณรับส่งเป็นแบบสมดุล(balance) และ ที่ตัวรับจะมีอินพุทเป็นแบบดิฟเฟอเรนเชียล(Differential Mode) จากข้อดีที่กล่าวมาแล้วจึงใช้ RS-422 มาใช้งาน เนื่องจากการใช้งานจริงนั้นระยะทางในการติดต่อระหว่างไมโครคอมพิวเตอร์และระบบ 8031 จะอยู่ห่างกันพอสมควร จึงไม่ใช้ RS-232 เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทำงาน จะใช้ 8031 คิดต่อรับส่งข้อมูลหรือคำสั่งที่ส่งมาจากไมโครคอมพิวเตอร์ หลังจากนั้น 8031 จะทำการแปลคำสั่งที่มาจากไมโครคอมพิวเตอร์แล้วส่งให้ Z-80 ปฏิบัติงานต่อไป สำหรับบางกรณีใช้งานจริงจะแสดงและอธิบายไว้ในตอนต่อไป

4.5 การทำ DMA ของหน่วยความจำระบบ Z-80

เนื่องจากในขั้นตอนโปรแกรมต่างๆที่พัฒนาขึ้นมาให้ Z-80 ทำงาน อาจจะยังไม่สมบูรณ์เพียงพอ ดังนั้น หนทางหนึ่งที่จะพัฒนาตัวโปรแกรมให้สมบูรณ์ได้ ก็คือ จะต้องพัฒนาโปรแกรมบนเครื่องไมโครคอมพิวเตอร์ จากนั้นจึงส่งโปรแกรมที่ได้ไปเก็บยังหน่วยความจำของ 8031 และจากนั้นจึงส่งให้ 8031 ทำการย้ายข้อมูลที่ส่งไป ไปยังหน่วยความจำของระบบ Z-80 นั่นคือ 8031 จะต้องขอใช้ระบบบัสของ Z-80

ในการเคลื่อนย้ายข้อมูลจากหน่วยความจำของระบบ 8031 ไปหน่วยความจำของระบบ Z-80 นั้น อาจจะใช้วิธีการทางฮาร์ดแวร์เข้าช่วยหรืออาจจะใช้วิธีการทางซอฟต์แวร์ สำหรับในที่นี้จะใช้วิธีการทางซอฟต์แวร์โดยทางฮาร์ดแวร์จะไม่ขอกล่าวถึง

หลักการที่ใช้คือ เมื่อ 8031 ขอใช้ระบบบัสของ Z-80 และ Z-80 ตอบรับเรียบร้อยแล้ว 8031 ก็จะมองหน่วยความจำออกเป็น 2 เฟจ โดยหน่วยความจำของ 8031 เองจะมองเป็นเฟจคู่หนึ่งและจะมองหน่วยความจำของ Z-80 เป็นแฟจหนึ่ง เมื่อ 8031 จะย้ายข้อมูลจากหน่วยความจำเฟจคู่หนึ่งไปยังหน่วยความจำเฟจหนึ่งนั้นถ้าได้โดย 8031 จะทำการอ่านข้อมูลจากเฟจคู่หนึ่งมาเก็บไว้ยังรีจิสเตอร์ภายในก่อน ในขั้นตอนนี้ 8031 จะไม่สามารถติดต่อกับหน่วยความจำเฟจหนึ่งได้ โดยจะได้พอร์ทในตัว 8031 1 บิตเป็นตัวสวิตซ์เฟจ เมื่อ 8031 อ่านข้อมูลเข้ามาเรียบร้อยแล้วก็ทำการสวิตซ์เฟจ โดยติดต่อกับหน่วยความจำเฟจหนึ่ง ขณะเดียวกันก็ไม่สามารถติดต่อกับหน่วยความจำเฟจคู่หนึ่งได้ เมื่อ 8031 ติดต่อกับหน่วยความจำเฟจหนึ่งแล้วก็จะทำการเขียนข้อมูลลงในหน่วยความจำเฟจหนึ่ง หลังจากนั้นก็จะสวิตซ์เฟจไปติดต่อกับหน่วยความจำในเฟจคู่หนึ่งอีกครั้ง แล้วจะอ่านข้อมูลและเขียนข้อมูลในลักษณะเดียวกับที่กล่าวมาแล้วตอนต้นจนกว่าจะสิ้นสุดการรับส่งข้อมูลเมื่อสิ้นสุดแล้วก็จะคืนระบบบัสให้ Z-80 ตามเดิม

จากที่กล่าวมาทั้งหมดในตัวข้อนี้เป็นเพียงหลักการทำงานของระบบ 8031 ในการติดต่อกับหน่วยความจำของ Z-80 สำหรับในส่วนวงจรใช้งานจริงจะกล่าวถึงในตอนต่อไป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 การออกแบบและอธิบายการทำงานของวงจรถ่ายใช้งานจริง

ในตอนต้นได้กล่าวถึงหลักการของระบบ 8031 มาแล้ว ในหัวข้อนี้จะเป็นการแสดงวงจรถ่ายใช้งานจริงและอธิบายถึงหน้าที่การงานของอุปกรณ์ต่างๆ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.6.1 แสดงวงจรใช้ไมโครคอนโทรลเลอร์ 8031


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์

จากรูป 4.6.1 U2,U3 และ U4 เป็นบัฟเฟอร์ที่ใช้ในการขับกระแส เนื่องจาก 8031 ไม่สามารถขับกระแสให้เกทหลายตัวพร้อมกันได้ และ U7 ใช้ในการแลชค่าแอสแตเรียเตอร์ โดยสัญญาณ ALE เป็นสัญญาณเลข U11 เป็นหน่วยความจำใช้เป็นทั้งหน่วยความจำโปรแกรม และหน่วยความจำข้อมูล ทั้งนี้เนื่องจาก 8031 มีสัญญาณควบคุมการอ่าน การเขียนและเพชข้อมูล หรือโปรแกรมโดยสัญญาณ RD และ WE ใช้ในการอ่านและเขียนข้อมูลในหน่วยความจำข้อมูลตามลำดับ ส่วนสัญญาณ PSEN นั้น ใช้ในการเพชโปรแกรมจากหน่วยความจำโปรแกรมมาทางาน โดยมีแผนภูมิเวลาดังรูป 4.6.2,4.6.3 และ 4.6.4




รูป 4.6.2 แสดงแผนภูมิเวลาของการอ่านข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.6.3 แสดงแผนภูมิเวลาของการเขียนข้อมูล




รูป 4.6.4 แสดงแผนภูมิเวลาของการเพช้โปรแกรม

ถ้าหากนำสัญญาณ PSEN และ RD มาแอนด์ (AND) กัน เอาท์พุทที่ได้คือ MEMR ซึ่งจะ
ใช้เป็นสัญญาณในการเพช้โปรแกรม และ สัญญาณการอ่านข้อมูลจากหน่วยความจำตัวเดียวกัน

เนื่องจาก 8031 จะต้องมีการใช้ระบบบัสของ Z-80 ในการเข้าถึงหน่วยความจำทาง
Z-80 ดังได้กล่าวไว้แล้วในตอนต้นว่าเมื่อ 8031 เข้าใช้ระบบบัสของ Z-80 แล้ว 8031 จะ
มองหน่วยความจำเป็น 2 เฟจ คือหน่วยความจำของระบบ 8031 เป็นเฟจศูนย์และมองหน่วย
ความจำของ Z-80 เป็นเฟจหนึ่ง ซึ่งในการเลือกเฟจนี้จะต้องมีวงจรควบคุมการเลือกเฟจ
จากรูป 4.6.1 นี้จะตัดเฉพาะส่วนของการควบคุมการเลือกเฟจและการติดต่อกับระบบบัสของ

เอกสาร Z-80 เป็นมากแสดงในรูป 4.6.5 เพื่ออธิบายถึงหน้าที่การทำงาน ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.6.5 แสดงวงจรการเลือกเพจของหน่วยความจำ

จากรูป 4.6.5 จะใช้สัญญาณจากพอร์ท P1.1 (เป็นพอร์ทในตัว 8031) เป็นสัญญาณในการขอใช้ระบบบัสของ Z-80 พอร์ท P1.2 เป็นตัวตรวจสอบว่า Z-80 ได้ปลดปล่อยระบบบัสแล้วหรือยัง และพอร์ท P1.0 เป็นสัญญาณเลือกเพจ โดยมีลำดับการทำงานตามลำดับดังนี้ คือ ในขั้นแรก 8031 จะต้องขอใช้ระบบบัสก่อน โดยส่งสัญญาณจาก P1.1 ค่าลอจิก "0" ไปยัง \overline{BUSERQ} ของ Z-80 เมื่อ Z-80 รับทราบ และปลดปล่อยระบบบัสแล้วก็จะส่งสัญญาณ \overline{BUSAK} มาบอกให้ 8031 ทราบ 8031 จะทราบได้โดยการตรวจ P1.2 ว่าเป็นลอจิก "0" หรือไม่ ถ้าไม่ใช่ก็จะทำการตรวจเช็คค่าไปเรื่อยๆ เพราะ 8031 จะไม่สามารถเลือกเพจได้คราใดที่ยังไม่ได้รับสัญญาณ \overline{BUSAK} ซึ่งหลักการก็คือ นำสัญญาณ \overline{BUSAK} และสัญญาณเลือกเพจ P1.0 มา ออร์(OR)กัน ถ้าหาก 8031 รับทราบแล้วค่า P1.2 เป็นลอจิก "0" หรือกล่าวได้ว่ามีการได้รับสัญญาณ \overline{BUSAK} แล้ว 8031 ก็จะสามารถเลือกติดต่อกับหน่วยความจำเพจไหนก็ได้ขึ้นอยู่กับ ลอจิกที่พอร์ท P1.0 หาก P1.0 เป็น "1" ก็จะติดต่อกับหน่วยความจำเพจศูนย์(หน่วยความจำ ของระบบ 8031) หาก P1.0 เป็น "0" ก็จะติดต่อกับหน่วยความจำเพจหนึ่ง(หน่วยความจำ ของระบบ Z-80)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีการทดลองและผลการทดลอง

การทดลองนี้ จะเป็นการนำเอาวงจรควบคุมเครื่องถ่ายภาพภาคตัดขวางมาทำการทดลอง ง่าย และส่งข้อมูล โดยมีการรับข้อมูลมาจากไมโครคอมพิวเตอร์ แล้วส่งข้อมูลออกมาแสดงทางหลอด ไดโอดเปล่งแสง (LED) การทดลองนี้จะแบ่งออกเป็น 2 ตอน คือ ในขั้นตอนแรกนี้จะเป็นการ ตรวจสอบวงจรที่ได้มีการต่อลงแผ่นไอซีบอร์ดเรียบร้อยแล้ว และในขั้นตอนที่ 2 เป็นการทดลอง การส่งและรับข้อมูล โดยนำวงจรที่มีการตรวจสอบแล้วในขั้นตอนที่ 1 มาทำการทดลอง แล้วมี การแสดงผลออกมาทางหลอดไดโอดเปล่งแสง

วิธีการทดลอง

ตอนที่ 1

1. ทดสอบ บอร์ดภาคแสดงผลและอินพุท/เอาต์พุท พอร์ท โดยการป้อนลอจิกต่างๆ เข้าที่ ขาข้อมูล ขาด้านหนึ่ง และ ขาสัญญาณ แล้วดูผลที่ได้
2. ทดสอบ บอร์ด Z-80 โดยการนำบอร์ด Z-80 และ บอร์ดภาคแสดงผล เสียบลง ระบบบัสและทดลองป้อนโปรแกรม ก-1 ตามภาคผนวก โดยโปรแกรมนี้ เขียนขึ้นเพื่อให้แสดงผล การทำงานออกทางภาคแสดงผลในรูปตัวเลข 7 ริง จากซ้ายมาขวา

* ในขั้นตอนนี้ได้ทำข้อที่บอร์ดและแรมแพ็คเป็นเครื่องมือช่วยในการทดสอบโปรแกรม

3. ทดสอบ บอร์ด 8031 ซึ่งมีลักษณะเช่นเดียวกับการทดสอบบอร์ด Z-80 โดยในการ ทดสอบ จะเสียบเฉพาะบอร์ดภาคแสดงผลและบอร์ด 8031 บนระบบบัส และ ให้ลอจิก "0" ที่ ขา BUSAK บนระบบบัส ทั้งนี้เพราะสัญญาณ BUSAK ต้องเป็น "0" ก่อน 8031 จึงจะติดต่อกับ ระบบบัสได้ และที่บอร์ดภาคแสดงผล ต้องนำสัญญาณ MEMR จากระบบบัส เข้าแทนสัญญาณ IOW และป้อนโปรแกรม ก-2 ซึ่งการทำงานของโปรแกรมมีลักษณะเหมือนๆกับของ Z-80

ตอนที่ 2

ในการทดลองตอนนี้ จะนำเอาบอร์ดมาทำการต่อเข้ากับระบบบัสทั้งหมด และ ป้อนโปรแกรมให้กับ 8031 และ Z-80 ตามโปรแกรม ข-1 และ ข-2 ตามลำดับ ซึ่งมีการ คำว่ากรณ์ใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงผลออกมาทางภาคแสดงผลและไดโอดเปล่งแสง โดยโปรแกรมจะทำงานในลักษณะดังนี้คือ จะส่งคำสั่งจากเครื่องไมโครคอมพิวเตอร์ไปเข้าบอร์ด 8031 . แล้ว 8031 จะแปลคำสั่งพร้อมกันนั้นก็จะส่งให้ Z-80 ทำงาน Z-80 ก็จะทำงานตามคำสั่งที่ได้รับมาจาก 8031

ผลการทดลอง

ตอนที่ 1

การทดสอบ บอร์ดภาคแสดงผลสามารถใช้งานได้

การทดสอบ บอร์ด Z-80 สามารถทำงานได้ โดยผลที่ได้เป็นไปตามเงื่อนไขของโปรแกรม

การทดสอบ บอร์ด 8031 สามารถทำงานได้ โดยได้ผลตามโปรแกรมที่ป้อนเข้ามา

ตอนที่ 2

ผลการทดลอง ปรากฏว่าสามารถทำงานได้ โดยแสดงผลออกมาทางไดโอดเปล่งแสง ซึ่งมีการทำงานตามขั้นตอนของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปและวิจารณ์ผลการทดลอง

สรุปผลการทดลอง

จากการทดลองจะเห็นว่า วงจรควบคุมเครื่องถ่ายภาพตัดขวางนี้ทำหน้าที่เป็นตัวกลาง ที่ใช้ในการรับและส่งข้อมูล โดยมีการรับข้อมูลเข้ามาทาง เครื่องไมโครคอมพิวเตอร์ที่ได้ทำการป้อนโปรแกรมให้แล้ว และทำการส่งข้อมูลออกมาทางหลอดโคโรดิสก์แปลงแสง

วิจารณ์ผลการทดลอง

จากการทดลอง การรับและส่งข้อมูลให้กับวงจรควบคุมเครื่องถ่ายภาพตัดขวางที่ได้มีการแสดงผลออกมาโดยผู้ใช้หลอดโคโรดิสก์แปลงแสง ซึ่งในความจริงแล้ววงจรควบคุมเครื่องถ่ายภาพตัดขวางนี้จะมีการแสดงผลโดยที่การหมุนตัวแกนรีให้เริ่มหมุน โดยมีการหมุนได้ 2 ทิศทางคือ ทิศทางทวนเข็มนาฬิกา และ ทิศทางตามเข็มนาฬิกา ตามโปรแกรมที่ได้มีการป้อนให้กับวงจรนี้ แต่เนื่องจากเกิดอุปสรรคบางอย่างขึ้นจึงไม่สามารถทำการทดลองหมุนตัวแกนรีได้จริง ดังนั้นจึงแสดงผลออกมาโดยผู้ใช้หลอดโคโรดิสก์แปลงแสงแทน ซึ่งไม่สามารถทำการแสดงทิศทางการหมุนของตัวแกนรีได้ เพราะเนื่องจากใช้วงจรลือกเป็นเสมือนสัญญาณที่ได้จากตัวตรวจวัดที่มาจาก ส่วนของแกนรี ซึ่งให้ผลออกมาได้กรณีเดียวคือแสดงการติดขัดของหลอดโคโรดิสก์แปลงแสง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0000          CPU "Z80.TBL"
0000          HOF "INT8"

0000          ORG 00H
0000 C34000   JP  START

0040          ORG 40H

0040 3E00     START:  LD A,00H
0042 D37C          OUT(7CH),A
0044 3E40          LD A,40H
0046 D378          OUT(78H),A
0048 D379          OUT(79H),A
004A D37A          OUT(7AH),A
004C D37B          OUT(7BH),A
004E 3E01          LD A,01H
0050 5F            LD E,A
0051 21FFFF       LOOP2: LD HL,0FFFFH
0054 1650          LD D,50H
0056 D37C          OUT(7CH),A
0058 2B            LOOP1: DEC HL
0059 20FD          JR  NZ,LOOP1
005B 15            DEC D
005C 7A            LD A,D
005D B4            OR  H
005E 20F8          JR  NZ,LOOP1
0060 7B            LD A,E
0061 17            RL  A
0062 C35100       JP  LOOP2

0000          END

```

0007 A	0000 B	0001 C
0002 D	0003 E	0004 H
0005 L	0058 LOOP1	0051 LOOP2
0040 START		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TEST8.ASM

```

0000          1          ORG 00H
0000 020030   2          JMP START
          3
0030          4          ORG 30H
0030 539000   5          START: ANL P1,#00H
0033 900078   6          MOV DPTR,#0078H
0036 7CFF     7          MOV R4,#0FFH
0038 7DFF     8          MOV R5,#0FFH
003A 7E50     9          MOV R6,#050H
003C 7422    10         MOV A,#22H
003E F0      11         MOVX @DPTR,A
003F A3      12         INC DPTR
0040 F0      13         MOVX @DPTR,A
0041 A3      14         INC DPTR
0042 F0      15         MOVX @DPTR,A
0043 A3      16         INC DPTR
0044 F0      17         MOVX @DPTR,A
0045 A3      18         INC DPTR
0046 7401    19         MOV A,#01H
0048 F0      20         LOOP2: MOVX @DPTR,A
0049 DCFE    21         LOOP1: DJNZ R4,LOOP1
004B DDFC    22         DJNZ R5,LOOP1
004D 33      23         RLC A
004E 80F8    24         JMP LOOP2
          25
0000=        26         END

```

TEST8.ASM

loop1 = 0049

loop2 = 0048

start = 0030

PROMOV.asm

```

000D=      1      CR      EQU      0DH
000A=      2      LF      EQU      0AH
001B=      3      ESC     EQU      1BH
006F=      4      S_COM   SET      6FH      ;USE TO SAVE COMMAND
1000=      5      ADDRE   SET      1000H   ;ADDRESS OF FILE
0005=      6      HIGH_BYTE_END EQU    05H
006B=      7      CTRL_P8  EQU      6BH      ;CONTROL PORT OF 8255
0068=      8      PORTA    EQU      68H      ;PORT A OF 8255
0069=      9      PORTB    EQU      69H      ;PORT B OF 8255
006A=     10      PORTC    EQU      6AH      ;PORT C OF 8255
          11
0000      12      ORG 00H
          13
0000 020030 14      JMP START
          15
          16      ;THIS AREA FOR
          17      ;INTERRUPT SERVICE ROUTINE PROGRAM
          18
0030      19      ORG 30H
          20
          21      ;SET UP SERIAL PORT
          22
0030 759852 23  START:  MOV  SCON,#52H      ;SET SERIAL PORT UART 8 BIT
0033 758920 24      MOV  TMOD,#20H      ;SET MODE 2 TIMER
0036 758DF3 25      MOV  TH1,#-13      ;SET BUAD RATE 1200
0039 D28E    26      SETB TR1
003B 120099 27      CALL SET_8255
          28      ;*****
          29      ;* REC_DTA *
          30      ;*****
          31      ;RECEIVE DATA OR COMMAND
          32
003E 3098FD 33  REC_DTA: JNB RI,$
0041 C298   34      CLR RI
0043 E599   35      MOV  A,SBUF
0045 F56F   36      MOV  S_COM,A
0047 120075 37      CALL CHK_DTA      ;CHECK DATA OR COMMAND
004A 80F2   38      JMP REC_DTA
          39
          40      ;*****
          41      ;* SEN_ERR *
          42      ;*****
          43      ;SENT ERROR TO PC
          44
004C C083   45  SEN_ERR: PUSH DPH
004E C082   46      PUSH DPL
0050 E4     47      CLR A
0051 900067 48      MOV  DPTR,#ERR
0054 93     49      MOVC A,@A+DPTR
0055 3099FD 50  NEXT1:  JNB TI,$

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0055 3099FD      50  NEXT1:  JNB  TI,$
0058 C299        51          CLR  TI
005A F599        52          MOV  SBUF,A
005C E4          53          CLR  A
005D A3          54          INC  DPTR
005E 93          55          MOVC A,@A+DPTR
005F B41BF3      56          CJNE A,#ESC,NEXT1
0062 D082        57          POP  DPL
0064 D083        58          POP  DPH

```

8051 Cross-Assembler (1.3) (C) 1987, 1989 Binary Technology
Page 2

PROMOV.asm

```

0066 22          59          RET
0067 4572726F    60  ERR:      DB  'Error Command'
006B 7220436F
006F 6D6D616E
0073 64
0074 1B          61          DB  ESC
0075 E4          62          ;*****
0076 900092      63          ;*  CHK_DTA  *
0079 93          64          ;*****
007A B41B05      65          ;CHECK DATA OR COMMAND
007D 114C        66          ;
007F 020091      67          CHK_DTA: CLR  A
0082 B56F03      68          MOV  DPTR,#CODE
0085 02008C      69          AGAIN: MOVC A,@A+DPTR
0088 E4          70          CJNE A,#ESC,COM_R
0089 A3          71          CALL SEN_ERR
008A 80ED        72          JMP  END
008C AD6F        73          COM_R:  CJNE A,S_COM,CHECK
008E 1200A2      74          JMP  COM_RDY
0091 22          75          CHECK: CLR  A
0092 41          76          INC  DPTR
0093 42          77          JMP  AGAIN
0094 43          78          COM_RDY: MOV  R5,S_COM
0095 44          79          CALL INT_Z80
0096 45          80          END:    RET
0097 46          81          CODE:  DB  'A'
0098 1B          82          DB  'B'
0099 FA          83          DB  'C'
009A 7480        84          DB  'D'
009C 90006B      85          DB  'E'
009D          86          DB  'F'
009E          87          DB  ESC
009F          88          ;*****
0099          89          ;*  SET_8255  *
009A          90          ;*****
009C          91          ;SET 8255 PORT
009D          92          ;
0099 FA          93          SET_8255: MOV  R2,A
009A 7480        94          MOV  A,#80H
009C 90006B      95          MOV  DPTR,#CTRL_P8;CONTROL PORT

```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น; CONTROL PORT

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

009F F0          98          MOVX @DPTR,A
00A0 EA          99          MOV A,R2
00A1 22          100         RET
101
102              ;*****
103              ;* INT_Z80 *
104              ;*****
105              ;CHECK COMMAND
106
00A2 BD4106      107 INT_Z80: CJNE R5,#'A',COMM1
00A5 74CF        108          MOV A,#0CFH
00A7 1200DB      109          CALL MOV_FILE
00AA 22          110          RET
00AB BD4206      111 COMM1:   CJNE R5,#'B',COMM2
00AE 74D7        112          MOV A,#0D7H
00B0 12010E      113          CALL SENT_INTV
00B3 22          114          RET

```

8051 Cross-Assembler (1.3) (C) 1987, 1989 Binary Technology

Page - 3

PROMOV.asm

```

00B4 BD4306      115 COMM2:   CJNE R5,#'C',COMM3
00B7 74DF        116          MOV A,#0DFH
00B9 12010E      117          CALL SENT_INTV
00BC 22          118          RET
00BD BD4406      119 COMM3:   CJNE R5,#'D',COMM4
00C0 74E7        120          MOV A,#0E7H
00C2 12010E      121          CALL SENT_INTV
00C5 22          122          RET
00C6 BD4506      123 COMM4:   CJNE R5,#'E',COMM5
00C9 74EF        124          MOV A,#0EFH
00CB 12010E      125          CALL SENT_INTV
00CE 22          126          RET
00CF BD4606      127 COMM5:   CJNE R5,#'F',COMM6
00D2 74F7        128          MOV A,#0F7H
00D4 12010E      129          CALL SENT_INTV
00D7 22          130          RET
00D8 114C        131 COMM6:   CALL SEN_ERR
00DA 22          132          RET
133
134              ;*****
135              ;* MOV_FILE *
136              ;*****
137              ;THIS SUB SUBROUTINE USE TO MOVE FILE
138              ;TO Z-80 MOMORY
139
00DB C291        140 MOV_FILE: CLR P1.1          ;BUS REQUEST TO Z80
00DD 70B3        141          JNZ P1.2,$         ;IF Z80 BUSAK NOT LOW
00DF 7F00        142 MOV_F:   MOV R7,#HIGH 0000H ;HIGH BYTE OF MEM PAGE 1
00E1 7E00        143          MOV R6,#LOW 0000H   ;LOW BYTE OF MEM PAGE 1
00E3 901000      144          MOV DPTR,#ADDRE     ;ADDRESS OF FILE TO MOVE
00E6 D290        145 MOV_F1:  SETB P1.0         ;SET MEM PAGE 0
00E8 E0          146          MOVX A,@DPTR           ;READ FILE

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

00E9 C083      147      PUSH DPH
00EB C082      148      PUSH DPL
00ED 8F83      149      MOV  DPH,R7
00EF 8E82      150      MOV  DPL,R6
00F1 C290      151      CLR  P1.0          ;SWITCH MEM PAGE 1
00F3 F0        152      MOVX @DPTR,A      ;WRITE DATA TO MEM PAGE
00F4 D083      153      POP  DPH
00F6 D082      154      POP  DPL
00F8 A3        155      INC  DPTR
00F9 0E        156      INC  R6
00FA BE00E9    157      CJNE R6,#00H,MOV_F1
00FD 0F        158      INC  R7
00FE BF05E5    159      CJNE R7,#HIGH_BYTE_END,MOV_F1
0101 D290      160      SETB P1.0
0103 D291      161      SETB P1.1
0105 D297      162      SETB P1.7          ;RESET Z80
0107 7F00      163      MOV  R7,#00H
0109 DFFE      164      DJNZ R7,$
010B C297      165      CLR  P1.7          ;RESET READY
010D 22        166      RET
167
168      ;*****
169      ;* SENT_INTV *
170      ;*****
171      ;THIS SUBROUTINE SEND
172      ;COMMAND TO Z80
173

```

8051 Cross-Assembler (1.3) (C) 1987, 1989 Binary Technology
Page 4

PROMOV.asm


```

010E F9        174      SENT_INTV: MOV R1,A
010F 900068    175      MOV  DPTR,#PORTA
0112 F0        176      MOVX @DPTR,A
0113 900069    177      MOV  DPTR,#PORTB
0116 E0        178      READ:  MOVX A,@DPTR
0117 30E0FC    179      JNB  ACC.0,READ
011A 22        180      RET
181
0000=         182      END

```

PROMOV.asm

```
    addre = 1000          again = 0079
    check = 0088         chk_dta = 0075
    .code = 0092         com_r = 0082
    com_rdy = 008C       comm1 = 00AB
    comm2 = 00B4         comm3 = 00BD
    comm4 = 00C6         comm5 = 00CF
    comm6 = 00D8         cr = 000D
    ctrl_p8 = 006B      end = 0091
    err = 0067          esc = 001B
    high_byte_end = 0005 int_z80 = 00A2
    lf = 000A           mov_f = 00DF
    mov_f1 = 00E6       mov_file = 00DB
    next1 = 0055        porta = 0068
    portb = 0069        portc = 006A
    read = 0116         rec_dta = 003E
    s_com = 006F        sen_err = 004C
    sent_intv = 010E    set_8255 = 0099
    start = 0030
```



```

0000 CPU "Z80.TBL"
0000 HOF "INT8"
0000 ORG 00H
0000 C34000 JP BEGIN
0040 ORG 40H

0082 = CTRL_W: EQU 82H
0023 = CTRL_P: EQU 23H
0020 = PORTA: EQU 20H
0021 = PORTB: EQU 21H
0022 = PORTC: EQU 22H
1000 = DATAIN: EQU 1000H
0002 = CCW: EQU 02H
0001 = CW: EQU 01H
1003 = COUNT: EQU 1003H
1007 = MARK: EQU 1007H

0040 0600 BEGIN: LD B,00H ;DELAY FOR POWER SETUP
0042 10FE DJNZ $
0044 310015 LD SP,1500H ;SET STACK POINTER
0047 3E00 LD A,00H
0049 320310 LD(COUNT),A
004C 320010 LD(DATAIN),A ;AREA USE TO SAVE DISPLAY
004F 3E02 LD A,CCW
0051 320710 LD (MARK),A
0054 3E82 LD A,CTRL_W ;SET PORT 8255
0056 D323 OUT(CTRL_P),A ;PORTA= PORTB= PORTC=
0058 3E00 LD A,00H
005A D378 OUT(78H),A ;CLEAR DISPLAY DIGIT 4
005C D379 OUT(79H),A ;CLEAR DISPLAY DIGIT 3
005E D37A OUT(7AH),A ;CLEAR DISPLAY DIGIT 2
0060 3EFC LD A,0FCH
0062 D37B OUT(7BH),A ;SHOW 0 AT DIGIT 1
0064 3EFF LD A,0FFH
0066 D37C OUT(7CH),A ;ALL DIGIT ARE ACTIVE
0068 DB22 AGAIN: IN A,(PORTC) ;CHECK COMMAND
006A E60F AND 0FH ;USE ONLY LOW NIBBLE
006C FE00 CP 00H
006E 28F8 JR Z,AGAIN ;IF NOT COMMAND
0070 FE01 CP 01H
0072 2005 JR NZ,NEXT
0074 CD8B00 CALL COMM1 ;COMMAND 1
0077 18EF JR AGAIN
0079 FE02 NEXT: CP 02H
007B 2005 JR NZ,NEXT1
007D CDB400 CALL COMM2 ;COMMAND 2
0080 18E6 JR AGAIN
0082 FE03 NEXT1: CP 03H
0084 20E2 JR NZ,AGAIN
0086 CDCE00 CALL COMM3 ;COMMAND 3
0089 18DD JR AGAIN

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;* COMM1 *
;*****
;THIS SUBROUTINE SERVICE
;COMMAND1

```

```

008B 3A0710   COMM1: LD A,(MARK)
008E D320     OUT(PORTA),A
0090 1E00     LD E,00H           ;COUNT SENSOR
0092 DB22     COMM11: IN A,(PORTC)
0094 E6F0     AND 0F0H          ;USE HIGH NIBBLE CHECK SENSOR
0096 CB7F     BIT 7,A           ;CHECK BIT 7 OF PORTC
0098 20F8     JR NZ,COMM11
009A 1C       INC E
009B 7B       LD A,E
009C 320010   LD(DATAIN),A
009F CDD300   CALL DISPL
00A2 7B       LD A,E
00A3 FE76     CP 118
00A5 20EB     JR NZ,COMM11
00A7 320310   LD (COUNT),A
00AA 3E02     LD A,CCW
00AC 320710   LD(MARK),A
00AF 3E00     LD A,00H
00B1 D320     OUT(PORTA),A       ;STOP ROTATE
00B3 C9       RET

```

```

;*****
;* COMM2 *
;*****
;THIS SUBROUTINE SERVICE
;ROTATE CW

```

```

00B4 3A0310   COMM2: LD A,(COUNT)
00B7 57       LD D,A
00B8 3A0710   LD A,(MARK)
00BB FE02     CP CCW
00BD 200E     JR NZ,RETURN
00BF CD8B00   CALL COMM1
00C2 3E01     LD A,CW
00C4 320710   LD (MARK),A
00C7 3A0310   LD A,(COUNT)
00CA BA       CP D
00CB 2066     JR NZ,ERROR
00CD C9       RETURN: RET

```

```

;*****
;* COMM3 *
;*****

```

```

00CE 3E00     COMM3: LD A,00H
00D0 D37C     OUT (7CH),A
00D2 C9       RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;* DISPLAY *
;*****
;THIS SUBROUTINE DISPLAY
;DIGIT

00D3 3A0010   DISPL:  LD A,(DATAIN)           ;READ VALUE FROM RAM
00D6 0600     LD B,0                       ;DIGIT 2 DON'T SHOW
00D8 0E00     LD C,0                       ;DIGIT 3 DON'T SHOW
00DA FE0A     CP 0AH
00DC D4E900   CALL NC,DIGIT2           ;IF MORE
00DF CD1F01   CALL CHG                       ;CHANG CODE
00E2 D37B     OUT (7BH),A
00E4 3E80     LD A,80H
00E6 D37C     OUT (7CH),A
00E8 C9       RET

```

```

;*****
;* DIGIT2 *
;*****
;THIS SUBROUTINE USE
;TO DISPLAY DIGIT 2
;CALL FROM DISPLAY ONLY

```

```

00E9 04       DIGIT2: INC B
00EA D60A     SUB 0AH
00EC FE0A     CP 0AH
00EE 30F9     JR NC,DIGIT2
00F0 CD1F01   CALL CHG
00F3 D37B     OUT (7BH),A
00F5 3E80     LD A,80H
00F7 D37C     OUT (7CH),A
00F9 78       LD A,B
00FA FE0A     CP 0AH
00FC 300A     JR NC,DIGIT3
00FE CD1F01   CALL CHG
0101 D37A     OUT (7AH),A
0103 3EC0     LD A,0C0H
0105 D37C     OUT (7CH),A
0107 C9       RET

```

```

;*****
;* DIGIT3 *
;*****
;THIS SUBROUTINE
;USE TO DISPLAY DIGIT 3
;CALL FROM DISPLAY ONLY

```

```

0108 0C       DIGIT3: INC C
0109 D60A     SUB 0AH
010B FE0A     CP 0AH
010D 30F9     JR NC,DIGIT3

```

```

010F CD1F01      CALL CHG
0112 D37A        OUT (7AH),A
0114 79          LD A,C
0115 CD1F01      CALL CHG
0118 D379        OUT (79H),A
011A 3EE0        LD A,0E0H
011C D37C        OUT (7CH),A
011E C9          RET

```

```

;*****
;* CHANG CODE *
;*****
;THIS SUBROUTINE USE
;TO CHANG CODE FROM BCD
;TO SEVEN. SEGMENT

```

```

011F 212901      CHG:  LD HL, TABLE
0122 85          ADD A,L
0123 6F          LD L,A
0124 AF          XOR A
0125 8C          ADC A,H
0126 67          LD H,A
0127 7E          LD A,(HL)
0128 C9          RET

0129 FC60DAF2    TABLE: DFB 0FCH,60H,0DAH,0F2H,
012D 66B6BEE0    DFB 66H,0B6H,0BEH,0E0H,
0131 FEF6        DFB 0FEH,0F6H

```

```

;*****
;* ERROR *
;*****
;SHOW ERROR ON DISPLAY

```

```

0133 214701      ERROR: LD HL,ERR
0136 0E78        LD C,78H
0138 0604        LD B,4H
013A 7E          ERR1: LD A,(HL)
013B ED79        OUT(C),A
013D 23          INC HL
013E 0C          INC C
013F 10F9        DJNZ ERR1
0141 0C          INC C
0142 3EFF        LD A,0FFH
0144 ED79        OUT(C),A
0146 C9          RET
0147 8E0A0A3A    ERR:  DFB 8EH,0AH,0AH,3AH
014B            END

```

0007 ²	A	0068	AGAIN	0000	B
0040 ⁵	BEGIN	0001	C	0002	CCW
011F	CHG	008B	COMM1	0092	COMM11
00B4	COMM2	00CE	COMM3	1003	COUNT
0023 ¹	CTRL_P	0082	CTRL_W	0001	CW
0002	D	1000	DATIN	00E9	DIGIT2
0108,	DIGIT3	00D3	DISPL	0003	E
0147 ⁸	ERR	013A	ERR1	0133	ERROR
0004	H	0005	L	1007	MARK
0079,	NEXT	0082	NEXT1	0020	PORTA
0021,	PORTB	0022	PORTC	00CD	RETURN
0129 ⁶	TABLE				



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTERFACE CIRCUITS

TYPE SN75174 QUADRUPLE DIFFERENTIAL LINE DRIVER

BULLETIN NO. DL-8 12771, OCTOBER 1980

- Meets EIA Standard RS-422A and CCITT Recommendations V.11 and X.27
- Meets EIA Subcommittee TR30.1 Draft Standard PN1360 (as of April 1980)
- Designed for Multipoint Transmission on Long Bus Lines in Noisy Environments
- 3-State Outputs
- Common-Mode Output Voltage Range ... -7 V to 12 V
- Active-High Enables
- Thermal Shutdown Protection
- Positive and Negative Current Limiting
- Operates from Single 5-Volt Supply
- Low Power Requirements
- Functionally Interchangeable with MC3487




Description

The SN75174 is a monolithic quadruple differential line driver with three-state outputs. It is designed to meet the requirements of EIA Standard RS-422A and CCITT Recommendations V.11 and X.27. The device is optimized for balanced multipoint bus transmission at rates up to 4 megabits per second. Each driver features wide positive and negative common-mode output voltage ranges making it suitable for party-line applications in noisy environments.

The SN75174 provides positive and negative current limiting and thermal shutdown for protection from line fault conditions on the transmission bus line. Shutdown occurs at a junction temperature of approximately 150°C. This device offers optimum performance when used with the SN75173 or SN75175 quadruple differential line receivers.

The SN75174 is characterized for operation from 0°C to 70°C.

Schematics of inputs and outputs



FUNCTION TABLE (EACH DRIVER)

INPUT	ENABLE	OUTPUTS	
		Y	Z
H	H	H	L
L	H	L	H
X	L	Z	Z

H = TTL high level, L = TTL low level, X = irrelevant, Z = high impedance (off)

Copyright © 1980 Texas Instruments Incorporated

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75266

5-187

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPE SN75174

QUADRUPLE DIFFERENTIAL LINE DRIVER

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	5.5 V
Continuous total-dissipation at (or below) 25°C free-air temperature (see Note 2): J package	1375 mW
N package	1150 mW
Operating free-air temperature range	0°C to 70°C
Storage temperature range	-65°C to 150°C
Lead temperature 1/16 inch (1.6 mm) from case for 60 seconds: J package	300°C
Lead temperature 1/16 inch (1.6 mm) from case for 10 seconds: N package	260°C

- NOTES: 1. All voltage values are with respect to the network ground terminal.
 2. For operation above 25°C free air temperature, derate the J package to 880 mW at 70°C at the rate of 11 mW/°C and the N package to 736 mW at 70°C at the rate of 0.2 mW/°C. In the J package, SN75174 chips are alloy-mounted.

recommended operating conditions

	MIN	NOM	MAX	UNIT
Supply voltage, V_{CC}	4.75	5	5.25	V
Common-mode output voltage, V_{OC}	-7 [†]		12	V
High-level output current, I_{OH}			-60	mA
Low-level output current, I_{OL}			60	mA
Operating free-air temperature, T_A	0		70	°C

[†]The algebraic convention, where the less-positive (more-negative) limit is designated minimum, is used in this data sheet with common-mode output voltage only.

electrical characteristics over recommended ranges of supply voltage and operating free-air temperature (unless other noted)

PARAMETER	TEST CONDITIONS	MIN	TYP [‡]	MAX	UNIT
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
V_{IK}	Input clamp voltage			-1.5	V
V_{OH}	High-level output voltage	$V_{IH} = 2$ V, $I_{OH} = -33$ mA		3.7	V
V_{OL}	Low-level output voltage	$V_{IH} = 2$ V, $I_{OL} = 33$ mA		1.1	V
V_{OD1}	Differential output voltage	$I_O = 0$		$2V_{OD2}$	V
V_{OD2}	Differential output voltage	$R_L = 100 \Omega$, $R_L = 60 \Omega$, See Figure 1	2		V
ΔV_{OD1}	Change in magnitude of differential output voltage §	$R_L = 60 \Omega$ or 100Ω , See Figure 1		±0.2	V
V_{OC}	Common-mode output voltage ¶			3	V
ΔV_{OC}	Change in magnitude of common-mode output voltage §			±0.2	V
I_O	Output current with power off	$V_{CC} = 0$, $V_O = -7$ V to 12 V		±100	μ A
I_{OZ}	High-impedance-state output current	$V_O = -7$ V to 12 V		±100	μ A
I_{IH}	High-level input current	$V_I = 2.1$ V		20	μ A
I_{IL}	Low-level input current	$V_I = 0.5$ V		-360	μ A
I_{OS}	Short-circuit output current	$V_O = -7$ V		-180	mA
		$V_O = V_{CC}$		180	
		$V_O = 12$ V		600	
I_{CC}	Supply current (all drivers)	No load	Outputs enabled	30	mA
			Outputs disabled	10	

[†]All typical values are at $V_{CC} = 5$ V and $T_A = 25^\circ\text{C}$.

[‡] ΔV_{OD1} and ΔV_{OC} are the changes in magnitude of V_{OD} and V_{OC} , respectively, that occur when the input is changed from a high level to a low level.

[¶]In EIA Standard RS-422A, V_{OC} , which is the average of the two output voltages with respect to ground, is called output offset voltage, V_{OS} .

TYPE SN75174 QUADRUPLE DIFFERENTIAL LINE DRIVER

switching characteristics, $V_{CC} = 5\text{ V}$, $T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{DD}	Differential-output delay time		35	50	ns
t_{TD}	Differential-output transition time		50	75	ns
t_{PLH}	Propagation delay time, low-to-high-level output		16	26	ns
t_{PHL}	Propagation delay time, high-to-low-level output		44	65	ns
$t_{y/H}$	Output enable time to high level		50	60	ns
$t_{y/L}$	Output enable time to low level		30	45	ns
t_{rHZ}	Output disable time from high level		51	75	ns
t_{rLZ}	Output disable time from low level		18	30	ns

PARAMETER MEASUREMENT INFORMATION





FIGURE 1—DIFFERENTIAL AND COMMON-MODE OUTPUT VOLTAGES



- NOTES: A. The input pulse is supplied by a generator having the following characteristics: $t_r < 5\text{ ns}$, $t_f < 5\text{ ns}$, $\text{PRN} = 1\text{ MHz}$, duty cycle = 50%, $Z_o = 50\ \Omega$.
- B. C_L includes probe and stray capacitance.
- C. All diodes are 1N916 or 1N3004.

FIGURE 2—DIFFERENTIAL-OUTPUT DELAY AND TRANSITION TIMES

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 277612 • DALLAS, TEXAS 75268

5-100

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPE SN75174 QUADRUPLE DIFFERENTIAL LINE DRIVER

PARAMETER MEASUREMENT INFORMATION




FIGURE 3—PROPAGATION DELAY TIMES




FIGURE 4—t_{PZH} AND t_{PHZ}










FIGURE 5—t_{PZL} AND t_{PLZ}

NOTES: A. The input pulse is supplied by a generator having the following characteristics: PRR = 1 MHz, duty cycle = 50%, t_r < 5 ns, t_f < 6 ns, Z₀ = 50 Ω.
B. C_L includes probe and stray capacitance.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPE SN75174 QUADRUPLE DIFFERENTIAL LINE DRIVER

TYPICAL CHARACTERISTICS



TYPICAL APPLICATION



NOTE: The line length should be terminated at both ends in its characteristic impedance. Stub lengths off the main line should be kept as short as possible.

FIGURE 12

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 720012 • DALLAS, TEXAS 75266

5-201


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTERFACE CIRCUITS

TYPE SN75176 QUADRUPLER DIFFERENTIAL LINE RECEIVER

BULLETIN NO. DL-S 12772, OCTOBER 1966

- Meets EIA Standards RS-422A and RS-423A
- Meets CCITT Recommendations V.10, V.11, X.26, and X.27
- Meets EIA Subcommittee TR30.1 Draft Standard PN1360 (as of April 1980)
- Designed for Multipoint Bus Transmission on Long Bus Lines in Noisy Environments
- 3-State Outputs
- Common-Mode Input Voltage Range . . . -12 V to 12 V
- Input Sensitivity . . . ±200 mV
- Input Hysteresis . . . 50 mV Typ
- High Input Impedance . . . 12 kΩ Min
- Operates from Single 5-Volt Supply
- Low Power Requirements
- Plug-In Replacement for MC3486



description


The SN75176 is a monolithic quadrupled differential line receiver with three-state outputs. It is designed to meet the requirements of EIA Standards RS-422A and RS-423A and several CCITT recommendations. The device is optimized for balanced multipoint bus transmission at rates up to 10 megabits per second. Each receiver features two active-high enables, each common to two receivers. It also features high input impedance, input hysteresis for increased noise immunity, and input sensitivity of 1200 millivolts over a common-mode input voltage range of -12 volts to 12 volts. The SN75176 is designed for optimum performance when used with the SN75172 or SN75174 quadrupled differential line drivers.

FUNCTION TABLE (EACH RECEIVER)

DIFFERENTIAL INPUTS A - B	ENABLE	OUTPUT Y
$V_{ID} > 0.2 \text{ V}$	H	H
$-0.2 \text{ V} < V_{ID} < 0.2 \text{ V}$	H	I
$V_{ID} < -0.2 \text{ V}$	H	L
X	L	Z

H = high level, L = low level, I = indeterminate, X = irrelevant, Z = high impedance (off)

schematics of inputs and outputs



Copyright © 1980 by Texas Instruments Incorporated

TYPE SN75175 QUADRUPLE DIFFERENTIAL LINE RECEIVER

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage, A or B inputs	± 2.5 V
Differential input voltage (see Note 2)	± 2.5 V
Enable input voltage	7 V
Low-level output current	50 mA
Continuous total dissipation at (or below) 25°C free-air temperature (see Note 3): J Package	1025 mW
N Package	1150 mW
Operating free-air temperature range	0°C to 70°C
Storage temperature range	-65°C to 150°C
Lead temperature 1/16 inch (1.6 mm) from case for 60 seconds: J Package	300°C
Lead temperature 1/16 inch (1.6 mm) from case for 10 seconds: N Package	260°C

- NOTES: 1. All voltage values, except differential input voltage, are with respect to network ground terminal.
 2. Differential input voltage is measured at the noninverting input with respect to the corresponding inverting input.
 3. For operation above 25°C free-air temperature, derate the J package to 660 mW at 70°C at a rate of 0.2 mW/°C and the N package to 730 mW at 70°C at a rate of 0.2 mW/°C. In the J package, 6N/617b chips are glass-mounted.

recommended operating conditions

	MIN	NOM	MAX	UNIT
Supply voltage, V_{CC}	4.7b	b	6.2b	V
Common-mode input voltage, V_{IC}			1.2	V
Differential input voltage, V_{ID}			1.2	V
High-level output current, I_{OH}			-150	μ A
Low-level output current, I_{OL}			16	mA
Operating free-air temperature, T_A	0		70	°C

electrical characteristics over recommended ranges of common-mode input voltage, supply voltage, and operating free-air temperature (unless otherwise noted)

PARAMETER		TEST CONDITIONS		MIN	TYP ¹	MAX	UNIT
V_{IH}	Differential input high-threshold voltage	$V_{IC} = 2.7$ V,	$I_{IC} = -0.4$ mA			0.2	V
V_{IL}	Differential input low-threshold voltage	$V_{IC} = 0.5$ V,	$I_{IC} = 16$ mA	-0.24			V
$V_{T+} - V_{T-}$	Hysteresis ²				50		mV
V_{IH}	High-level enable input voltage			2			V
V_{IL}	Low-level enable input voltage					0.8	V
V_{IK}	Enable input clamp voltage	$I_I = -10$ mA				-1.5	V
V_{OH}	High-level output voltage	$V_{ID} = 200$ mV, $I_{OH} = -400$ μ A, See Figure 1		2.7			V
V_{OL}	Low-level output voltage	$V_{ID} = -200$ mV, See Figure 1	$I_{OL} = 0$ mA $I_{OL} = 10$ mA			0.4b 0.6	V
I_{OZ}	High-impedance-state output current	$V_O = 0.4$ V to 2.4 V				120	μ A
I_I	Line input current	Other input at 0 V, See Note 4	$V_I = 12$ V $V_I = -7$ V			1 -0.8	mA
I_{IH}	High-level enable-input current	$V_{IH} = 2.7$ V				20	μ A
I_{IL}	Low-level enable-input current	$V_{IL} = 0.4$ V				-100	μ A
r_i	Input resistance				12		k Ω
I_{OS}	Short-circuit output current ³			-1b		-8b	mA
I_{CC}	Supply current	Outputs disabled				70	mA

¹All typical values are at $V_{CC} = 5$ V, $T_A = 25^\circ$ C

²The sign convention, where the less positive (more negative) limit is designated as minimum, is used in this data sheet for threshold voltage levels only.

³Hysteresis is the difference between the positive-going input threshold voltage, V_{T+} and the negative-going input threshold voltage, V_{T-} . See Figure 4.

⁴Not more than one output should be shorted at a time and the duration of the short-circuit should not exceed one second.

NOTE 4: Refer to EIA standards RS-422A and RS-422B for exact conditions.

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 226017 • DALLAS, TEXAS 75266

5-203

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPE SN75175 QUADRUPLE DIFFERENTIAL LINE RECEIVER

switching characteristics, $V_{CC} = 5\text{ V}$, $T_A = 26^\circ\text{C}$

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{pLH} Propagation delay time, low-to-high-level output	$C_L = 15\ \mu\text{F}$, See Figure 2		22	36	ns
t_{pHL} Propagation delay time, high-to-low-level output			26	36	ns
t_{pZH} Output enable time to high level	$C_L = 15\ \mu\text{F}$, See Figure 3		13	30	ns
t_{pZL} Output enable time to low level			19	30	ns
t_{pHZ} Output disable time from high level	$C_L = 5\ \mu\text{F}$, See Figure 3		26	36	ns
t_{pLZ} Output disable time from low level			26	36	ns

PARAMETER MEASUREMENT INFORMATION






FIGURE 2—PROPAGATION DELAY TIMES

NOTES: A. The input pulse is supplied by a generator having the following characteristics: $P_{RH} = 1\ \text{MHz}$, duty cycle = 60%, $t_r = t_f = 4\ \text{ns}$, $Z_{out} = 60\ \Omega$.


B. C_L includes probe and stray capacitance.

TYPE SN75175 QUADRUPLE DIFFERENTIAL LINE RECEIVER

PARAMETER MEASUREMENT INFORMATION



TEST CIRCUIT



VOLTAGE WAVEFORMS

FIGURE 3—ENABLE AND DISABLE TIMES

- NOTES: A. The input pulse is supplied by a generator having the following characteristics: PPH = 1 MHz, duty cycle = 50%, $t_r = t_f = 6$ ns, $Z_{out} = 50 \Omega$.
 B. C_L includes probe and stray capacitance.
 C. All diodes are 1N916 or equivalent.

TYPICAL CHARACTERISTICS




FIGURE 4




FIGURE 5




FIGURE 6

TEXAS INSTRUMENTS
 INCORPORATED
 POST OFFICE BOX 27017 • DALLAS, TEXAS 75205

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPE SN75175 QUADRUPE DIFFERENTIAL LINE RECEIVER

TYPICAL CHARACTERISTICS




FIGURE 7




FIGURE 8




FIGURE 9




FIGURE 10

TYPICAL APPLICATION




FIGURE 11

NOTE: The line should be terminated at both ends in its characteristic impedance. Stub lengths off the main line should be kept as short as possible.



PRELIMINARY

8031/8051/8751 SINGLE-COMPONENT 8-BIT MICROCOMPUTER

- 8031 - Control Oriented CPU With RAM and I/O
- 8051 - An 8031 With Factory Mask-Programmable ROM
- 8751 - An 8031 With User Programmable/Erased EPROM

- 4K x 8 ROM/EPROM
- 128 x 8 RAM
- Four 8-Bit Ports, 32 I/O Lines
- Two 16-Bit Timer/Event Counters
- High-Performance Full-Duplex Serial Channel
- External Memory Expandable to 128K
- Compatible with MCS-80[®]/MCS-85[®] Peripherals
- Boolean Processor
- MCS-48[®] Architecture Enhanced with:
 - Non-Paged Jumps
 - Direct Addressing
 - Four 8-Register Banks
 - Stack Depth Up to 128-Bytes
 - Multiply, Divide, Subtract, Compare
- Most Instructions Execute in 1 μ s
- 4 μ s Multiply and Divide

The Intel[®] 8031/8051/8751 is a stand-alone, high-performance single-chip computer fabricated with Intel's highly-reliable +5 Volt, depletion-load, N-Channel, silicon-gate HMOS technology and packaged in a 40-pin DIP. It provides the hardware features, architectural enhancements and new instructions that are necessary to make it a powerful and cost effective controller for applications requiring up to 64K bytes of program memory and/or up to 64K bytes of data storage.

The 8051/8751 contains a non-volatile 4K x 8 read-only program memory; a volatile 128 x 8 read/write data memory; 32 I/O lines; two 16-bit timer/counters; a five-source, two-priority-level, nested interrupt structure; a serial I/O port for either multi-processor communications, I/O expansion, or full duplex UART; and on-chip oscillator and clock circuits. The 8031 is identical, except that it lacks the program memory. For systems that require extra capability, the 8051 can be expanded using standard TTL compatible memories and the byte oriented MCS-80 and MCS-85 peripherals.

The 8051 microcomputer, like its 8048 predecessor, is efficient both as a controller and as an arithmetic processor. The 8051 has extensive facilities for binary and BCD arithmetic and excels in bit-handling capabilities. Efficient use of program memory results from an instruction set consisting of 44% one-byte, 41% two-byte, and 15% three-byte instructions. With a 12 MHz crystal, 58% of the instructions execute in 1 μ s, 40% in 2 μ s and multiply and divide require only 4 μ s. Among the many instructions added to the standard 8048 instruction set are multiply, divide, subtract and compare.




Figure 1.
Block Diagram




Figure 2.
Logic Symbol




Figure 3 Pin
Configuration

Intel Corporation Assumes No Responsibility for the Use of any Circuitry Other Than That Which Embodies or is the Product of One of Intel's Patented Products or Processes. © INTEL CORPORATION 1980

8031 Family Pin Description

GND
Circuit ground potential.

VCC
+5V power supply during operation, programming and verification.

PORT 0

Port 0 is an 8-bit open drain bidirectional I/O port. It is also the multiplexed low-order address and data bus when using external memory. It is used for data input and output during programming and verification. Port 0 can sink/source two TTL loads.

PORT 1

Port 1 is an 8-bit quasi-bidirectional I/O port. It is used for the low-order address byte during programming and verification. Port 1 can sink/source one TTL load.

PORT 2

Port 2 is an 8-bit quasi-bidirectional I/O port. It also emits the high-order address byte when accessing external memory. It is used for the high-order address and the control signals during programming and verification. Port 2 can sink/source one TTL load.

PORT 3

Port 3 is an 8-bit quasi-bidirectional I/O port. It also contains the interrupt timer, serial port and RD and WR pins that are used by various options. The output latch corresponding to a secondary function must be programmed to a one (1) for that function to operate. Port 3 can sink/source one TTL load. The secondary functions are assigned to the pins of Port 3, as follows:

- RXD/data (P3.0). Serial port's receiver data input (asynchronous) or data input/output (synchronous).
- TXD/clock (P3.1). Serial port's transmitter data output (asynchronous) or clock output (synchronous).
- INT0 (P3.2). Interrupt 0 input or gate control input

for counter 0.

- INT1 (P3.3). Interrupt 1 input or gate control input for counter 1.
- T0 (P3.4). Input to counter 0.
- T1 (P3.5). Input to counter 1.
- WR (P3.6). The write control signal latches the data byte from Port 0 into the External Data Memory.
- RD (P3.7). The read control signal enables External Data Memory to Port 0.

RST/V_{PD}

A low to high transition on this pin (at approximately 3V) resets the 8051. If V_{PD} is held within its spec (approximately +5V), while VCC drops below spec, V_{PD} will provide standby power to the RAM. When V_{PD} is low, the RAM's current is drawn from VCC. A small internal resistor permits power-on reset using only a capacitor connected to VCC.

ALE/PROG

Provides Address Latch Enable output used for latching the address into external memory during normal operation. Receives the program pulse input during EPROM programming.

PSEN

The Program Store Enable output is a control signal that enables the external Program Memory to the bus during normal fetch operations.

EA/VDD

When held at a TTL high level, the 8051 executes instructions from the internal ROM/EPROM when the PC is less than 4096. When held at a TTL low level, the 8051 fetches all instructions from external Program Memory. The pin also receives the 21V EPROM programming supply voltage.

XTAL1

Input to the oscillator's high gain amplifier. A crystal or external source can be used.

XTAL2

Output from the oscillator's amplifier. Required when a crystal is used.

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0° C to 70° C
 Storage Temperature -65° C to +150° C
 Voltage on Any Pin With Respect to Ground (V_{SS}) -0.5V to +7V
 Power Dissipation 2 Watts

**NOTICE: Stressed above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

D.C. CHARACTERISTICS (T_A = 0° C to 70° C; V_{CC} = 5V ± 5%; V_{SS} = 0V)

Symbol	Parameter	Min	Typ	Max	Units	Test Conditions
V _{IL}	Input Low Voltage (All except XTAL1)	-0.5		0.8	V	
V _{IL1}	Input Low Voltage (XTAL1)	-0.5		TBD	V	
V _{IH}	Input High Voltage (All Except XTAL1, RST/V _{PD})	2.0		V _{CC} -0.5	V	
V _{IH1}	Input High Voltage (XTAL1)	TBD		V _{CC} -0.5	V	
V _{IH2}	Input High Voltage (RST)	3.0		V _{CC} + 0.5	V	
V _{IH3}	Input High Voltage (V _{PD})	4.5		5.5	V	Power Down Only (V _{CC} = 0)
V _{OL}	Output Low Voltage (All Outputs Except Port 0)			0.45	V	I _{OL} = 2 mA
V _{OL1}	Output Low Voltage (Port 0)			0.45	V	I _{OL} = 4 mA
V _{OH}	Output High Voltage (All Outputs Except Port 0, ALE and PSEN)	2.4			V	I _{OH} = -100 μA
V _{OH1}	Output High Voltage (ALE and PSEN, Port 0 in External Bus Mode)	2.4			V	I _{OH} = -400 μA
I _{LO}	Pullup Resistor Current (P1, P2, P3)			500	μA	.45V ≤ V _{IN} ≤ V _{CC}
I _{LO1}	Output Leakage Current (P0)			±10	μA	.45V ≤ V _{IN} ≤ V _{CC}
I _{CC}	Power Supply Current (All Outputs Disconnected)			150	mA	T _A = 25° C
I _{PD}	Power Down Supply Current			20	mA	T _A = 25° C, V _{PD} = 5V, V _{CC} = 0V
C _{IO}	Capacitance Of I/O Buffer			10	pF	f _c = 1MHz

A.C. CHARACTERISTICS ($T_A = 0^\circ\text{C}$ to 70°C ; $V_{CC} = 5V \pm 5\%$; $V_{SS} = 0V$; C_L for Port 0, ALE and PSEN Outputs = 150 pF; C_L for All Other Outputs = 80 pF)

Program Memory Characteristics


Symbol	Parameter	12 MHz Clock			Variable Clock 1/TCLCL = 1.2 MHz to 12 MHz		
		Min	Max	Units	Min	Max	Units
TCLCL	Oscillator Period	83		ns			ns
TCY	Min Instruction Cycle Time	1.0		μs	12TCLCL	12TCLCL	ns
TLHL	ALE Pulse Width	140		ns	2TCLCL-30		ns
TAVL	Address Set Up To ALE	60		ns	TCLCL-25		ns
TLLAX	Address Hold After ALE	50		ns	TCLCL-35		ns
TPLPH	PSEN Width	230		ns	3TCLCL-20		ns
TLHLH	PSEN, ALE Cycle Time	500		ns	6TCLCL		ns
TPLIV	PSEN To Valid Instruction In		150	ns		3TCLCL-100	ns
TPHDX	Input Data Hold After PSEN	0		ns	0		ns
TPHDZ	Input Data Float After PSEN		75	ns		TCLCL-10	ns
TAVIV	Address To Valid Instr In		320	ns >		5TCLCL-100	ns
TAZPL	Address Float To PSEN	0		ns	0		ns

External Data Memory Characteristics

Symbol	Parameter	12 MHz Clock			Variable Clock		
		Min	Max	Units	Min	Max	Units
TRLRH	\overline{RD} Pulse Width	400		ns	6TCLCL-100		ns
TWLWH	\overline{WR} Pulse Width	400		ns	6TCLCL-100		ns
TRLDV	\overline{RD} To Valid Data In		250	ns		5TCLCL-170	ns
TRHDX	Data Hold After \overline{RD}	0		ns	0		ns
TRHDZ	Data Float After \overline{RD}		100	ns		2TCLCL-70	ns
TAVDV	Address To Valid Data In		600	ns		9TCLCL-150	ns
TAVWL	Address To \overline{WR} or \overline{RD}	200		ns	4TCLCL-130		ns
TDVWX	Data Valid To \overline{WR} Transition			ns			ns
TDVWH	Data Setup Before \overline{WR}	400		ns	7TCLCL-180		ns
TWHDX	Data Hold After \overline{WR}	80		ns	2TCLCL-90		ns



NOTE:

There are 2 to 4 ALE cycles per instruction. Clocks and state timing are shown on the timing diagram for reference purposes only. They are not accessible outside the package. TCY is the minimum instruction cycle time which consists of 12 oscillator clocks or two ALE cycles. Address setup and hold time from ALE are the same for data and program memory.



PROGRAM VERIFY

Symbol	Parameter	12 MHz Clock		Variable Clock	
		Min.	Max.	Min.	Max.
TDVPL	Data Setup to PROG	10 μ s		3 TCY + 10 μ s	
TPHOX	Data Hold from PROG	10 μ s		3 TCY + 10 μ s	
TAVQV	Address to Data Valid		10 μ s		3 TCY + 10 μ s
TELOY	Output Enable (P27) to Data Valid		10 μ s		3 TCY + 10 μ s
TEHOZ	Output Enable Off to Data Float	0	10 μ s	0	3 TCY + 10 μ s
TVHPL	VDD Setup to PROG	10 μ s		10 μ s	
TPHVL	VDD Hold after PROG	10 μ s		10 μ s	
TPLPH	PROG Width	49ms	51ms	49ms	51ms



Serial Port Timing — Shift Register Mode

Conditions: $T_A = -40^{\circ}\text{C}$ to 85°C ; $V_{CC} = 5\text{V} \pm 10\%$; $V_{SS} = 0\text{V}$; $C_L = 80\text{pF}$

Symbol	Parameter	12 MHz Clock		Variable Clock	
		Min	Max	Min	Max
TCLCL	Serial Port Clock Cycle Time	1.0 μs		TCY	
TQVCH	Output Data Setup to Clock Rising Edge	750 ns		5TCY/6-80 ns	
TCHQX	Output Data Hold After Clock Rising Edge	80 ns		TCY/6-80 ns	
TCHDV	Clock Rising Edge to Input Data Valid		750 ns		5TCY/6-80 ns
TCHDX	Input Data Hold After Clock Rising Edge	0		0	



Z80-CPU Absolute Maximum Ratings

Temperature Under Bias Storage Temperature Voltage On Any Pin with Respect to Ground Power Dissipation	Specified operating range: -65°C to +150°C -0.3V to +7V 1.5W
--	---

***Comment**
Stresses above those listed under "Absolute Maximum Rating" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Note For Z80CPU(AI, AC) and EX characteristics remain the same for the military grade parts except I_{CC}

$$I_{CC} = 200 \text{ mA}$$

Z80-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5\text{V} \pm 5\%$ unless otherwise specified

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3		0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
V_{IL}	Input Low Voltage	-0.3		0.8	V	
V_{IH}	Input High Voltage			V_{CC}	V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OH} = 1 \text{ mA}$
V_{OH}	Output High Voltage	2.4		V_{CC}	V	$I_{OH} = -250 \mu\text{A}$
I_{CC}	Power Supply Current			150	mA	
I_{LI}	Input Leakage Current			10	μA	$V_{IN} = 0$ to V_{CC}
I_{LOH}	Tri-State Output Leakage Current in Float			10	μA	$V_{OUT} = 2.4$ to V_{CC}
I_{LOL}	Tri-State Output Leakage Current in Float			-10	μA	$V_{OUT} = 0.4\text{V}$
I_{LD}	Data Bus Leakage Current in Input Mode			±10	μA	$0 < V_{IN} < V_{CC}$

Capacitance

$T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$,
unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
C_ϕ	Clock Capacitance	35	pF
C_{IN}	Input Capacitance	5	pF
C_{OUT}	Output Capacitance	10	pF

Z80-CPU

Ordering Information

C - Ceramic
P - Plastic
S - Standard 5V $\pm 5\%$ 0° to 70°C
E - Extended 5V $\pm 5\%$ -40° to 85°C
M - Military 5V $\pm 10\%$ -55° to 125°C

Z80A-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5\text{V} \pm 5\%$ unless otherwise specified

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3		0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
V_{IL}	Input Low Voltage	-0.3		0.8	V	
V_{IH}	Input High Voltage			V_{CC}	V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OL} = 1 \text{ mA}$
V_{OH}	Output High Voltage	2.4		V_{CC}	V	$I_{OH} = -250 \mu\text{A}$
I_{CC}	Power Supply Current		90	200	mA	
I_{LI}	Input Leakage Current			10	μA	$V_{IN} = 0$ to V_{CC}
I_{LOH}	Tri-State Output Leakage Current in Float			10	μA	$V_{OUT} = 2.4$ to V_{CC}
I_{LOL}	Tri-State Output Leakage Current in Float			-10	μA	$V_{OUT} = 0.4\text{V}$
I_{LD}	Data Bus Leakage Current in Input Mode			±10	μA	$0 < V_{IN} < V_{CC}$

Capacitance

$T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$,
unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
C_ϕ	Clock Capacitance	35	pF
C_{IN}	Input Capacitance	5	pF
C_{OUT}	Output Capacitance	10	pF

Z80A-CPU

Ordering Information

C - Ceramic
P - Plastic
S - Standard 5V $\pm 5\%$ 0° to 70°C

We reprint data sheets on pages 7-D2 through 7-D13 by permission of Zilog, Incorporated.

Z80-CPU


A.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = +5\text{V} \pm 5\%$, Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t_{CP}	Clock Period	4	11.2	μsec	
	t_{CH} (PH)	Clock Pulse Width (Clock High)	180	11	ns	
	t_{CH} (PL)	Clock Pulse Width (Clock Low)	180	2600	ns	
	t_{CR}	Clock Rise and Fall Time		30	ns	
A ₀₋₁₅	$t_{D(A)}$	Address Output Delay		145	ns	$C_L = 50\text{pF}$
	$t_{S(A)}$	Delay to Float		110	ns	
	t_{AS}	Address Stable From $\overline{\text{MREQ}}$ (Memory Cycle)	111		ns	
	t_{AS}	Address Stable From $\overline{\text{RD}}$, $\overline{\text{RD}}$ or $\overline{\text{WR}}$ (I/O Cycle)	121		ns	
	t_{AS}	Address Stable From $\overline{\text{RD}}$, $\overline{\text{WR}}$, $\overline{\text{IORQ}}$ or $\overline{\text{MREQ}}$	131		ns	
	t_{AS}	Address Stable From $\overline{\text{RD}}$ to $\overline{\text{WR}}$ During Float	121		ns	
D ₀₋₇	$t_{D(D)}$	Data Output Delay		230	ns	$C_L = 50\text{pF}$
	t_{D}	Delay to Float During Write Cycle		90	ns	
	t_{SD} (PH)	Data Setup Time to Rising Edge of Clock During M1 Cycle	50		ns	
	t_{SD} (PL)	Data Setup Time to Falling Edge of Clock During M2 to M5	60		ns	
	t_{DS}	Data Stable From $\overline{\text{WR}}$ (Memory Cycle)	121		ns	
	t_{DS}	Data Stable From $\overline{\text{RD}}$ (I/O Cycle)	121		ns	
	t_{DS}	Data Stable From $\overline{\text{WR}}$	131		ns	
	t_{H}	Any Hold Time to Setup Time	0		ns	
$\overline{\text{MREQ}}$	$t_{D(\overline{\text{MREQ}})}$	$\overline{\text{MREQ}}$ Delay From Falling Edge of Clock, $\overline{\text{MREQ}}$ Low		100	ns	$C_L = 50\text{pF}$
	$t_{R(\overline{\text{MREQ}})}$	$\overline{\text{MREQ}}$ Delay From Rising Edge of Clock, $\overline{\text{MREQ}}$ High		100	ns	
	$t_{W(\overline{\text{MREQ}})}$	$\overline{\text{MREQ}}$ Delay From Falling Edge of Clock, $\overline{\text{MREQ}}$ High		100	ns	
	$t_{W(\overline{\text{MREQ}})}$	Pulse Width, $\overline{\text{MREQ}}$ Low	181		ns	
	$t_{W(\overline{\text{MREQ}})}$	Pulse Width, $\overline{\text{MREQ}}$ High	191		ns	
$\overline{\text{IORQ}}$	$t_{D(\overline{\text{IORQ}})}$	$\overline{\text{IORQ}}$ Delay From Rising Edge of Clock, $\overline{\text{IORQ}}$ Low		90	ns	$C_L = 50\text{pF}$
	$t_{R(\overline{\text{IORQ}})}$	$\overline{\text{IORQ}}$ Delay From Falling Edge of Clock, $\overline{\text{IORQ}}$ Low		110	ns	
	$t_{D(\overline{\text{IORQ}})}$	$\overline{\text{IORQ}}$ Delay From Rising Edge of Clock, $\overline{\text{IORQ}}$ High		100	ns	
	$t_{R(\overline{\text{IORQ}})}$	$\overline{\text{IORQ}}$ Delay From Falling Edge of Clock, $\overline{\text{IORQ}}$ High		110	ns	
$\overline{\text{RD}}$	$t_{D(\overline{\text{RD}})}$	$\overline{\text{RD}}$ Delay From Rising Edge of Clock, $\overline{\text{RD}}$ Low		90	ns	$C_L = 50\text{pF}$
	$t_{R(\overline{\text{RD}})}$	$\overline{\text{RD}}$ Delay From Falling Edge of Clock, $\overline{\text{RD}}$ Low		110	ns	
	$t_{D(\overline{\text{RD}})}$	$\overline{\text{RD}}$ Delay From Rising Edge of Clock, $\overline{\text{RD}}$ High		100	ns	
	$t_{R(\overline{\text{RD}})}$	$\overline{\text{RD}}$ Delay From Falling Edge of Clock, $\overline{\text{RD}}$ High		110	ns	
$\overline{\text{WR}}$	$t_{D(\overline{\text{WR}})}$	$\overline{\text{WR}}$ Delay From Rising Edge of Clock, $\overline{\text{WR}}$ Low		80	ns	$C_L = 50\text{pF}$
	$t_{R(\overline{\text{WR}})}$	$\overline{\text{WR}}$ Delay From Falling Edge of Clock, $\overline{\text{WR}}$ Low		90	ns	
	$t_{D(\overline{\text{WR}})}$	$\overline{\text{WR}}$ Delay From Rising Edge of Clock, $\overline{\text{WR}}$ High		100	ns	
	$t_{W(\overline{\text{WR}})}$	Pulse Width, $\overline{\text{WR}}$ Low	1101		ns	
$\overline{\text{M1}}$	$t_{D(\overline{\text{M1}})}$	$\overline{\text{M1}}$ Delay From Rising Edge of Clock, $\overline{\text{M1}}$ Low		130	ns	$C_L = 50\text{pF}$
	$t_{R(\overline{\text{M1}})}$	$\overline{\text{M1}}$ Delay From Rising Edge of Clock, $\overline{\text{M1}}$ High		130	ns	
RFSH	$t_{D(\text{RFSH})}$	RFSH Delay From Rising Edge of Clock, RFSH Low		180	ns	$C_L = 50\text{pF}$
	$t_{R(\text{RFSH})}$	RFSH Delay From Rising Edge of Clock, RFSH High		130	ns	
WAIT	$t_{S(\text{WAIT})}$	WAIT Setup Time to Falling Edge of Clock	70		ns	
HALT	$t_{D(\text{HALT})}$	HALT Delay Time From Falling Edge of Clock		300	ns	$C_L = 50\text{pF}$
INT	$t_{S(\text{INT})}$	INT Setup Time to Rising Edge of Clock	80		ns	
$\overline{\text{NM1}}$	$t_{W(\overline{\text{NM1}})}$	Pulse Width, $\overline{\text{NM1}}$ Low	80		ns	
BUSRQ	$t_{S(\text{BUSRQ})}$	BUSRQ Setup Time to Rising Edge of Clock	80		ns	
BUSAK	$t_{D(\text{BUSAK})}$	BUSAK Delay From Rising Edge of Clock, BUSAK Low		130	ns	$C_L = 50\text{pF}$
	$t_{R(\text{BUSAK})}$	BUSAK Delay From Falling Edge of Clock, BUSAK High		110	ns	
RFSH	$t_{S(\text{RFSH})}$	RFSH Setup Time to Rising Edge of Clock	90		ns	
	$t_{D(\text{INT})}$	Delay to Float ($\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$ and $\overline{\text{WR}}$)		100	ns	
	t_{AS}	$\overline{\text{M1}}$ Stable From $\overline{\text{IORQ}}$ (Interrupt Ack)	1111		ns	

NOTES

- Data should be enabled until the CPU data bus when $\overline{\text{RD}}$ is active. During interrupt acknowledge data should be enabled when $\overline{\text{M1}}$ and $\overline{\text{MREQ}}$ are both active.
- All control signals are internally synchronized; they must be externally asynchronous with respect to the clock.
- The $\overline{\text{RESET}}$ signal must be active for a minimum of 3 clock cycles.
- Output Delay in Loaded Capacitance
 $T_A = 70^\circ\text{C}$ $V_{CC} = +5\text{V} \pm 5\%$
 Add 10nsec delay for each 50pf increase in load up to a maximum of 200pf for the data bus & 100pf for address & control lines.
- Although stated by design, testing parameters $t_{D(\overline{\text{MREQ}})}$ and $t_{D(\overline{\text{MREQ}})}$ are maximum.



Z80-CPU

A.C. Characteristics

T_A = 0°C to 70°C, V_{CC} = +5V ± 5%, Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t _{CL} (φH)	Clock Period	4	11.21	μsec	
	t _{CH} (φH)	Clock Pulse Width, Clock High	180	11	nsec	
	t _{CL} (φL)	Clock Pulse Width, Clock Low	180	2000	nsec	
	t _{r, f}	Clock Rise and Fall Time		30	nsec	
A ₀₋₁₅	t _{DO(AH)}	Address Output Delay		145	nsec	C _L = 50pF
	t _{DI(AH)}	Delay to Float		110	nsec	
	t _{adm}	Address Stable Prior to \overline{MREQ} Memory Cycle		150	nsec	
	t _{od}	Address Stable Prior to \overline{IORQ} , \overline{RD} , or \overline{WR} (1) Data Cycle		150	nsec	
	t _{od}	Address Stable from \overline{RD} , \overline{WR} , \overline{IORQ} or \overline{MREQ}		150	nsec	
D ₀₋₇	t _{DO(D)}	Data Output Delay		230	nsec	C _L = 50pF
	t _{DI(D)}	Delay to Float During Write Cycle		90	nsec	
	t _{SD(φD)}	Data Setup Time to Rising Edge of Clock During Memory Cycle		50	nsec	
	t _{SD(φD)}	Data Setup Time to Falling Edge of Clock During Memory Cycle		60	nsec	
	t _{adm}	Data Stable Prior to \overline{WR} (Memory Cycle)		150	nsec	
	t _{od}	Data Stable Prior to \overline{RD} or \overline{WR} (Data Cycle)		150	nsec	
t _{od}	Data Stable from \overline{WR}		150	nsec		
t _{HI}	t _{HI}	Any Hold Time to Setup Time	0		nsec	
\overline{MREQ}	t _{DL(φM)}	\overline{MREQ} Delay From Falling Edge of Clock, \overline{MREQ} Low		100	nsec	C _L = 50pF
	t _{DI(φM)}	\overline{MREQ} Delay From Rising Edge of Clock, \overline{MREQ} Low		100	nsec	
	t _{DL(φM)}	\overline{MREQ} Delay From Falling Edge of Clock, \overline{MREQ} High		100	nsec	
	t _{DI(φM)}	\overline{MREQ} Delay From Rising Edge of Clock, \overline{MREQ} High		100	nsec	
	t _W (MRL)	Pulse Width, \overline{MREQ} Low		180	nsec	
t _W (MRH)	Pulse Width, \overline{MREQ} High		180	nsec		
\overline{IORQ}	t _{DL(φI)}	\overline{IORQ} Delay From Rising Edge of Clock, \overline{IORQ} Low		90	nsec	C _L = 50pF
	t _{DI(φI)}	\overline{IORQ} Delay From Falling Edge of Clock, \overline{IORQ} Low		110	nsec	
	t _{DL(φI)}	\overline{IORQ} Delay From Rising Edge of Clock, \overline{IORQ} High		100	nsec	
	t _{DI(φI)}	\overline{IORQ} Delay From Falling Edge of Clock, \overline{IORQ} High		110	nsec	
\overline{RD}	t _{DL(φRD)}	\overline{RD} Delay From Rising Edge of Clock, \overline{RD} Low		100	nsec	C _L = 50pF
	t _{DI(φRD)}	\overline{RD} Delay From Falling Edge of Clock, \overline{RD} Low		130	nsec	
	t _{DL(φRD)}	\overline{RD} Delay From Rising Edge of Clock, \overline{RD} High		100	nsec	
	t _{DI(φRD)}	\overline{RD} Delay From Falling Edge of Clock, \overline{RD} High		110	nsec	
\overline{WR}	t _{DL(φWR)}	\overline{WR} Delay From Rising Edge of Clock, \overline{WR} Low		80	nsec	C _L = 50pF
	t _{DI(φWR)}	\overline{WR} Delay From Falling Edge of Clock, \overline{WR} Low		90	nsec	
	t _{DL(φWR)}	\overline{WR} Delay From Rising Edge of Clock, \overline{WR} High		100	nsec	
	t _{DI(φWR)}	\overline{WR} Delay From Falling Edge of Clock, \overline{WR} High		100	nsec	
M ₁	t _{DL(M1)}	M ₁ Delay From Rising Edge of Clock, M ₁ Low		130	nsec	C _L = 50pF
	t _{DI(M1)}	M ₁ Delay From Rising Edge of Clock, M ₁ High		130	nsec	
RST ₁	t _{DL(R1)}	RST ₁ Delay From Rising Edge of Clock, RST ₁ Low		180	nsec	C _L = 50pF
	t _{DI(R1)}	RST ₁ Delay From Rising Edge of Clock, RST ₁ High		150	nsec	
WAIT	t _s (WT)	WAIT Setup Time to Falling Edge of Clock		70	nsec	
HALT	t _s (HT)	HALT Delay Time From Falling Edge of Clock		300	nsec	C _L = 50pF
INT	t _s (IT)	INT Setup Time to Rising Edge of Clock		80	nsec	
NM ₁	t _w (NML)	Pulse Width, NM ₁ Low		90	nsec	
BUSR ₀	t _s (BR)	BUSR ₀ Setup Time to Rising Edge of Clock		80	nsec	
BUSAR	t _{DL(BA)}	BUSAR Delay From Rising Edge of Clock, BUSAR Low		120	nsec	C _L = 50pF
	t _{DI(BA)}	BUSAR Delay From Falling Edge of Clock, BUSAR High		110	nsec	
RST ₁	t _s (RS)	RST ₁ Setup Time to Rising Edge of Clock		90	nsec	
φ _{INT}	t _s (φI)	Delay to Float (\overline{MREQ} , \overline{IORQ} , \overline{RD} and \overline{WR})		100	nsec	
t _{ms}	t _{ms}	M ₁ Stable Prior to \overline{IORQ} (Interrupt Ack)		110	nsec	

112) $t_{CH} = t_{w(\phi H)} + t_{w(\phi L)} + t_{r, f}$

113) $t_{adm} = t_{w(\phi H)} + t_{r, f} - 75$

114) $t_{od} = t_{r, f} - 40$

115) $t_{od} = t_{w(\phi L)} + t_{r, f} - 40$

116) $t_{od} = t_{w(\phi L)} + t_{r, f} - 40$

117) $t_{od} = t_{w(\phi L)} + t_{r, f} - 210$

118) $t_{od} = t_{w(\phi L)} + t_{r, f} - 80$


119) $t_{w(NRL)} = t_{r, f} - 40$

120) $t_{w(WRL)} = t_{r, f} - 40$

111) $t_{ms} = t_{w(\phi H)} + t_{r, f} - 80$

NOTES

- Data should be enabled onto the CPU data bus when \overline{RD} is active. During interrupt, interrupt acknowledge data should be enabled when $\overline{M1}$ and \overline{IORQ} are both active.
- All control signals are generally asynchronous unless otherwise noted. Times with respect to the clock.
- The RST₁ signal must be active for a minimum of 3 clock cycles.
- Output Delay is loaded capacitance.
T_A = 25°C, V_{CC} = +5V ± 5%.
Add 10nsec delay for each 50pf increase in load up to a maximum of 200pf for the data bus & 100pf for address & control lines.
- Although static by design, testing parameters t_{DO(AH)}, t_{DI(AH)}, t_{DO(D)}, t_{DI(D)}, t_{DO(RD)}, t_{DI(RD)}, t_{DO(WR)}, t_{DI(WR)}, t_{DO(M1)}, t_{DI(M1)}, t_{DO(RS)}, t_{DI(RS)}, t_{ms} are maximum.



Z80A-CPU


A.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = +5V \pm 5\%$, Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t_c	Clock Period	.25	11.2	μsec	[12] $t_c = t_{w(\phi H)} + t_{w(\phi L)} + t_r + t_f$
	$t_{w(\phi H)}$	Clock Pulse Width, Clock High	110	[F]	nsec	
	$t_{w(\phi L)}$	Clock Pulse Width, Clock Low	110	2000	nsec	
	t_r, t_f	Clock Rise and Fall Time		.30	nsec	
A ₀₋₁₅	$t_{D(A)}$	Address Output Delay		110	nsec	$C_L = 50\text{pF}$
	$t_{F(A)}$	Delay to Float		90	nsec	
	$t_{s(m)}$	Address Stable Prior to MREQ (Memory Cycle)	[11]		nsec	
	$t_{s(i)}$	Address Stable Prior to IORQ, RD or WR (I/O Cycle)	[12]		nsec	
	$t_{s(d)}$	Address Stable From RD or WR During Float	[13]		nsec	
D ₀₋₇	$t_{D(D)}$	Data Output Delay		150	nsec	$C_L = 50\text{pF}$
	$t_{F(D)}$	Delay to Float During Write Cycle		90	nsec	
	$t_{S(D)}$	Data Setup Time to Rising Edge of Clock During M1 Cycle	35		nsec	
	$t_{S(D)}$	Data Setup Time to Falling Edge of Clock During M2 to M5	50		nsec	
	$t_{d(m)}$	Data Stable Prior to WR (Memory Cycle)	[14]		nsec	
	$t_{d(i)}$	Data Stable Prior to RD or WR (I/O Cycle)	[15]		nsec	
	$t_{d(f)}$	Data Stable From WR	[16]		nsec	
H	H	Any Hold Time for Setup Time		0	nsec	[17] $t_{d(i)} = t_{w(\phi L)} + t_r - 170$ [18] $t_{d(f)} = t_{w(\phi L)} + t_r - 70$
MREQ	$t_{DL}(M)$	MREQ Delay From Falling Edge of Clock, MREQ Low		85	nsec	$C_L = 50\text{pF}$
	$t_{DH}(M)$	MREQ Delay From Rising Edge of Clock, MREQ High		85	nsec	
	$t_w(MRL)$	MREQ Low Pulse Width, MREQ Low	[18]	85	nsec	
	$t_w(MRH)$	MREQ High Pulse Width, MREQ High	[19]	85	nsec	
IORQ	$t_{DL}(I)$	IORQ Delay From Rising Edge of Clock, IORQ Low		75	nsec	$C_L = 50\text{pF}$
	$t_{DL}(I)$	IORQ Delay From Falling Edge of Clock, IORQ Low		85	nsec	
	$t_{DH}(I)$	IORQ Delay From Rising Edge of Clock, IORQ High		85	nsec	
	$t_{DH}(I)$	IORQ Delay From Falling Edge of Clock, IORQ High		85	nsec	
RD	$t_{DL}(R)$	RD Delay From Rising Edge of Clock, RD Low		85	nsec	$C_L = 50\text{pF}$
	$t_{DL}(R)$	RD Delay From Falling Edge of Clock, RD Low		95	nsec	
	$t_{DH}(R)$	RD Delay From Rising Edge of Clock, RD High		85	nsec	
	$t_{DH}(R)$	RD Delay From Falling Edge of Clock, RD High		85	nsec	
WR	$t_{DL}(W)$	WR Delay From Rising Edge of Clock, WR Low		65	nsec	$C_L = 50\text{pF}$
	$t_{DL}(W)$	WR Delay From Falling Edge of Clock, WR Low		70	nsec	
	$t_{DH}(W)$	WR Delay From Rising Edge of Clock, WR High		80	nsec	
	$t_w(WRL)$	WR Low Pulse Width, WR Low	[10]	80	nsec	
M1	$t_{DL}(M)$	M1 Delay From Rising Edge of Clock, M1 Low		100	nsec	$C_L = 50\text{pF}$
	$t_{DH}(M)$	M1 Delay From Rising Edge of Clock, M1 High		100	nsec	
RFSH	$t_{DL}(R)$	RFSH Delay From Rising Edge of Clock, RFSH Low		130	nsec	$C_L = 50\text{pF}$
	$t_{DH}(R)$	RFSH Delay From Rising Edge of Clock, RFSH High		120	nsec	
WAIT	$t_s(WT)$	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HAET	$t_D(HT)$	HAET Delay Time From Falling Edge of Clock		300	nsec	$C_L = 50\text{pF}$
INT	$t_s(IT)$	INT Setup Time to Rising Edge of Clock	80		nsec	
NMI	$t_w(NML)$	Pulse Width, NMI Low	80		nsec	
BUSRO	$t_s(BR)$	BUSRO Setup Time to Rising Edge of Clock	50		nsec	
BUSAK	$t_{DL}(B)$	BUSAK Delay From Rising Edge of Clock, BUSAK Low		100	nsec	$C_L = 50\text{pF}$
	$t_{DH}(B)$	BUSAK Delay From Falling Edge of Clock, BUSAK High		100	nsec	
RFSY	$t_s(RS)$	RFSY Setup Time to Rising Edge of Clock	80		nsec	
	$t_F(C)$	Delay to Float (MREQ, IORQ, RD and WR)		80	nsec	
	$t_{s(m)}$	M1 Stable Prior to IORQ (Interrupt Ack.)	[11]		nsec	[10] $t_w(WRL) = t_c - 30$ [11] $t_{s(m)} = 2t_c + t_{w(\phi H)} + t_r - 85$

NOTES

- Data should be enabled into the CPU data bus when RD is active. During interrupt acknowledge data should be enabled when M1 and IORQ are both active.
- All control signals are internally synchronized, so they may be totally asynchronous with respect to the clock.
- The RFSY signal must be active for a minimum of 3 clock cycles.
- Output Delay vs. Loaded Capacitance
 $T_A = 70^\circ\text{C}$, $V_{CC} = +5V \pm 5\%$
 Add 10nsec delay for each 50pf increase in load up to maximum of 200pf for data bus and 100pf for address & control lines.
- Although static by design, testing guarantees $t_{w(\phi H)}$ of 200 μsec maximum.




INTERFACE CIRCUITS

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

BULLETIN NO. DL-S 12467, DECEMBER 1976 - REVISED DECEMBER 1980

HIGH-VOLTAGE HIGH-CURRENT DARLINGTON TRANSISTOR ARRAYS

- 500 mA Rated Collector Current (Single Output)
- High-Voltage Outputs . . . 50 V
- Output Clamp Diodes
- Inputs Compatible with Various Types of Logic
- Relay Driver Applications
- Designed to be Interchangeable with Sprague ULN2001A Series




description

The ULN2001A, ULN2002A, ULN2003A, ULN2004A, and ULN2005A are monolithic high-voltage, high-current darlington transistor arrays. Each comprises seven n-p-n darlington pairs. All units feature high-voltage outputs with common-cathode clamp diodes for switching inductive loads. The collector-current rating of a single darlington pair is 500 milliamperes. Outputs and inputs may each be paralleled for higher current capability. Applications include relay drivers, hammer drivers, lamp drivers, display drivers (LED and gas discharge), line drivers, and logic buffers. For 100-volt (otherwise interchangeable) versions, see the SN75465 through SN75469.

The ULN2001A is a general-purpose array and may be used with DTL, TTL, P-MOS, CMOS, etc. The ULN2002A is specifically designed for use with 14- to 25-volt P-MOS devices and each input has a zener diode and resistor in series to limit the input current to a safe limit. The ULN2003A has a 2.7-k Ω series base resistor to each darlington pair. This allows operation directly with TTL or 5-volt CMOS. The ULN2004A has an appropriate series input resistor to allow its operation directly from CMOS or P-MOS utilizing supply voltages of 6 to 15 volts. The required input current is below that of the ULN2003A while the required voltage is less than that required by the ULN2002A. The ULN2005A has a 1.05-k Ω series base resistor and is especially designed for use with TTL where higher output current is required and loading of the driving source is not a concern.

schematics (each darlington pair)



Resistor values shown are nominal and in ohms.

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

absolute maximum ratings at 25°C free-air temperature (unless otherwise noted)

Collector-emitter voltage	50 V
Input voltage (see Note 1): ULN2002A, ULN2003A, ULN2004A	30 V
ULN2005A	15 V
Peak collector current (see Figures 14 and 15)	500 mA
Continuous input current, ULN2001A only	25 mA
Total substrate-terminal current: J package	-500 mA
N package	-2.5 A
Continuous dissipation (total package) at (or below)	
25°C free-air temperature (see Note 2): J package	1025 mW
N package	1150 mW
Operating free-air temperature range	0°C to 70°C
Storage temperature range	-65°C to 150°C
Lead temperature 1/16 inch (1,6 mm) from case for 60 seconds, J package	300°C
Lead temperature 1/16 inch (1,6 mm) from case for 10 seconds, N package	260°C

- NOTES: 1. All voltage values, unless otherwise noted, are with respect to the emitter/substrate terminal, E.
2. For operation above 25°C free-air temperature, refer to the Dissipation Derating Curves in the Thermal Information section, which starts on page 2-1. In the J package, ULN2001A through ULN2005A chips are glass-mounted.

electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS	ULN2001A			ULN2002A			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
I_{CEX} Collector cutoff current	1	$V_{CE} = 50 \text{ V}, I_I = 0$			50			50	μA
		$V_{CE} = 50 \text{ V}, I_I = 0$			100			100	
$I_{I(off)}$ Off-state input current	3	$V_{CE} = 50 \text{ V}, I_C = 500 \mu\text{A}, T_A = 70^\circ\text{C}$	50	65		50	65		μA
		$V_I = 6 \text{ V}$						500	
I_I Input current	4	$V_I = 17 \text{ V}$				0.82	1.25		mA
h_{FE} Static forward current transfer ratio	5	$V_{CE} = 2 \text{ V}, I_C = 350 \text{ mA}$	1000						
$V_{I(on)}$ On-state input voltage	6	$V_{CE} = 2 \text{ V}, I_C = 300 \text{ mA}$						13	V
$V_{CE(sat)}$ Collector-emitter saturation voltage	5	$I_I = 250 \mu\text{A}, I_C = 100 \text{ mA}$	0.9	1.1		0.9	1.1		V
		$I_I = 350 \mu\text{A}, I_C = 200 \text{ mA}$	1.0	1.3		1.0	1.3		
		$I_I = 500 \mu\text{A}, I_C = 350 \text{ mA}$	1.2	1.6		1.2	1.6		
I_R Clamp diode reverse current	7	$V_R = 50 \text{ V}, V_R = 50 \text{ V}, T_A = 70^\circ\text{C}$			50			50	μA
		$I_F = 350 \text{ mA}$			100			100	
V_F Clamp diode forward voltage	8	$I_F = 350 \text{ mA}$	1.7	2		1.7	2		V
C_i Input capacitance		$V_I = 0 \text{ V}, f = 1 \text{ MHz}$	15	25		15	25		pF

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

Electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS	ULN2003A			ULN2004A			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
$I_{C(X)}$ Collector cutoff current	1	$V_{CE} = 50\text{ V}, I_1 = 0$	50			50			μA
		$V_{CE} = 50\text{ V}, I_1 = 0$ $T_A = 70^\circ\text{C}$	100			100			
$I_{(off)}$ Off-state input current	2	$V_1 = 1\text{ V}$	500						
$I_{(off)}$ Off-state input current	3	$V_{CE} = 50\text{ V}, I_C = 500\text{ }\mu\text{A}, T_A = 70^\circ\text{C}$	50	65		50	65		μA
		$V_1 = 3.85\text{ V}$	0.93		1.35				
I_I Input current	4	$V_1 = 5\text{ V}$				0.35	0.5		
		$V_1 = 12\text{ V}$				1.0	1.45		
		$V_{CE} = 2\text{ V}$							
$V_{I(on)}$ On-state input voltage	6	$I_C = 125\text{ mA}$						5	V
		$I_C = 200\text{ mA}$						6	
		$I_C = 250\text{ mA}$				2.4			
		$I_C = 275\text{ mA}$				2.7			
		$I_C = 300\text{ mA}$				3			
$V_{CE(sat)}$ Collector-emitter saturation voltage	5	$I_1 = 250\text{ }\mu\text{A}, I_C = 100\text{ mA}$	0.9	1.1			0.9	1.1	
		$I_1 = 350\text{ }\mu\text{A}, I_C = 200\text{ mA}$	1.0	1.3			1.0	1.3	
		$I_1 = 500\text{ }\mu\text{A}, I_C = 350\text{ mA}$	1.2	1.6			1.2	1.6	
I_R Clamp diode reverse current	7	$V_R = 50\text{ V}, T_A = 70^\circ\text{C}$	50			50			μA
		$V_R = 50\text{ V}, T_A = 70^\circ\text{C}$	100			100			
V_F Clamp diode forward voltage	8	$I_F = 305\text{ mA}$	1.7	2			1.7	2	V
C_i Input capacitance		$V_1 = 0\text{ V}, f = 1\text{ MHz}$	15	25			15	25	pF

Electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS	ULN2005A			UNIT			
			MIN	TYP	MAX				
$I_{C(X)}$ Collector cutoff current	1	$V_{CE} = 50\text{ V}, I_1 = 0$	50			μA			
		$V_{CE} = 50\text{ V}, I_1 = 0, T_A = 70^\circ\text{C}$	100						
$I_{(off)}$ Off-state input current	3	$V_{CE} = 50\text{ V}, I_C = 500\text{ }\mu\text{A}, T_A = 70^\circ\text{C}$	50	65			μA		
I_I Input current	4	$V_1 = 3\text{ V}$				1.5	2.4	mA	
$V_{I(on)}$ On-state input voltage	6	$V_{CE} = 2\text{ V}, I_C = 350\text{ mA}$				2.4		V	
		$I_1 = 250\text{ }\mu\text{A}, I_C = 100\text{ mA}$				0.9	1.1	V	
$V_{CE(sat)}$ Collector-emitter saturation voltage	5	$I_1 = 350\text{ }\mu\text{A}, I_C = 200\text{ mA}$				1.0	1.3		
		$I_1 = 500\text{ }\mu\text{A}, I_C = 350\text{ mA}$				1.2	1.6		
		$V_R = 50\text{ V}$				50		μA	
I_R Clamp diode reverse current	7	$V_R = 50\text{ V}, T_A = 70^\circ\text{C}$				100			
		$I_F = 350\text{ mA}$				1.7	2	V	
C_i Input capacitance		$V_1 = 0\text{ V}, f = 1\text{ MHz}$	15	25			15	25	pF

Switching characteristics at 25°C free-air temperature

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
t_{PLH} Propagation delay time, low-to-high-level output	See Figure 9	0.25			1	μs
t_{PHL} Propagation delay time, high-to-low-level output		0.25			1	μs
V_{OH} High-level output voltage after switching	$V_S = 50\text{ V}, I_O \approx 300\text{ mA}$ See Figure 10	$V_S - 20$				mV

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

PARAMETER MEASUREMENT INFORMATION




FIGURE 1-ICES




FIGURE 2-ICES




FIGURE 3-I_{1(off)}




FIGURE 4-I₁




FIGURE 5-hFE, V_{CE(sat)}

NOTE: I₁ is fixed for measuring V_{CE(sat)}, variable for measuring hFE.




FIGURE 6-V_{1(on)}




FIGURE 7-IR




FIGURE 8-VF

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

PARAMETER MEASUREMENT INFORMATION





FIGURE 9—PROPAGATION DELAY TIMES



- NOTES
- A. The pulse generator has the following characteristics: PRR = 12.5 kHz, $Z_{out} = 50 \Omega$.
 - B. C_L includes probe and jig capacitance.
 - C. For testing the ULN2001A, ULN2003A and the ULN2005A, $V_{IH} = 3 V$; for the ULN2002A, $V_{IH} = 13 V$; for the ULN2004A, $V_{IH} = 8 V$.

FIGURE 10—LATCH-UP TEST

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

TYPICAL CHARACTERISTICS

COLLECTOR-EMITTER SATURATION VOLTAGE
VS
COLLECTOR CURRENT
(ONE DARLINGTON)




FIGURE 11

COLLECTOR-EMITTER SATURATION VOLTAGE
VS
COLLECTOR CURRENT
(TWO DARLINGTONS PARALLELED)




FIGURE 12

COLLECTOR CURRENT
VS
INPUT CURRENT




FIGURE 13

THERMAL INFORMATION

J PACKAGE
MAXIMUM COLLECTOR CURRENT
VS
DUTY CYCLE




FIGURE 14

N PACKAGE
MAXIMUM COLLECTOR CURRENT
VS
DUTY CYCLE






FIGURE 15

NOTE 3: For the J package, $N \times I_C$ must not exceed 500 mA (maximum substrate-terminal current). For the N package $N \times I_C$ must not exceed 2.5 A.

TYPES ULN2001A THRU ULN2005A DARLINGTON TRANSISTOR ARRAYS

TYPICAL APPLICATION DATA



TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

กิตติกรรมประกาศ

ความคิดริเริ่มสำหรับโครงการที่จะทำให้เกิดขึ้นได้นี้ จะต้องมามีอาจารย์ที่ช่วยให้ความแนะนำ
สั่งสอน ให้ความรู้ ตั้งแต่เริ่มเข้ามาศึกษาในสถาบันการศึกษาจนถึงปัจจุบัน ก่อให้เกิดความรู้ทำ
ให้มีแนวความคิดที่สามารถทำโครงการนี้ได้ ขอขอบคุณอาจารย์ทุกท่านที่ช่วยให้ความแนะนำ สั่งสอน
ตลอดมา และ ขอขอบคุณ ศจ.ดร. ไพรัช ธิชัยพงษ์ กับ อ. พลมดุง มดุงกุล อาจารย์ที่ปรึกษา

ขอขอบคุณ คุณฉัตรินทร์ ที่ช่วยให้ความแนะนำเกี่ยวกับโครงการนี้ หากให้โครงการนี้สำเร็จ
ลุล่วงไปได้

ขอขอบคุณ คุณศรีธิเบศร์ คุณวุฒิพงษ์ และ เพื่อนๆทุกคน ที่มีส่วนเกี่ยวข้องในการหาบริษัทยา
นิพนธ์นี้ให้สำเร็จลุล่วงไปได้



1. เกตุสินี อังสุสิงห์. "การได้มาซึ่งข้อมูลของการสร้างภาพตัดขวาง." วิทยานิพนธ์ปริญญาโท ภาควิชาคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, ปีการศึกษา 2529.
2. มนัส มงคลสุข, สรรเสริญ ภูติคำรงค์ และ มาลีณี สันติมากร. "X-Ray Computed Tomography." ภาควิชารังสีเทคนิค คณะเทคนิคการแพทย์ มหาวิทยาลัยมหิดล, 2525.
3. ชูชัย ธนสารตั้ง เจริญ และ คณะ. การใช้งาน Z-80. พิสิกส์เซ็นเตอร์การพิมพ์.
4. คู่มือ/เทียบเบอร์ ไอซี TTL. พิมพ์ครั้งที่ 5. นวอักษรการพิมพ์, 2530.
5. Coffron, James W. Z-80 Application. Berkeley, SYBEX Inc, 1983.
6. MCS-51 Family of Single-Chip Microcomputers User's Manual. Intel Technology Far East Ltd., July 1981.
7. The Interface Circuits Data Book for Design Engineers. Texas Instruments Incorporated, Second Edition. 1981.