



ปีการศึกษา 2533

เครื่องตรวจเช็คสัญญาณเสียงระบบดิจิทัล

โดย

นาย วุฒิชัย เจริญทวีวิบูลย์

นาย สุนจน์ สิมลาโคตร

อาจารย์ที่ปรึกษา

อ.ภากร หตะสังกาศ

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

02880๕

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปรัชญานิพนธ์ปีการศึกษา 2533

ภาควิชา เทคโนโลยีการวัดคุมทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องตรวจเช็คสัญญาณเสียงระบบดิจิทัล

ผู้จัดทำ

1. นาย วุฒิชัย เจียมทวิวิบูลย์ 92.6128

2. นาย สุนจน์ สิมลาโคตร 92.6133

 (11๗๕) .....อาจารย์ที่ปรึกษา

( อ.ภากร หตะสังกาศ )

.....อาจารย์

( )

.....อาจารย์

( )

.....อาจารย์

( )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องตรวจจับสัญญาณเสียงระบบดิจิทัล

๕

1. นาย วุฒิชัย เจียมทวิวิบูลย์ 32.6128
  2. นาย สุนจน์ สิมลาโคตร 32.6133
- ภากร หตะลังกาต อาจารย์ที่ปรึกษา

### บทคัดย่อ

เครื่องบันทึกเสียงสำหรับการสื่อสารนี้ เป็นอุปกรณ์ที่ใช้สำหรับเก็บสัญญาณที่เข้ามาล่าสุด ของการติดต่อต่างๆ เช่น คำขานเรียกโคตรหัสชื่อที่ใช้ติดต่อของวิทยุมือถือ เมื่อเครื่องทำงานโดยจะบันทึกเมื่อมีสัญญาณเสียงเข้ามาจนจบ และเมื่อสิ้นสุดของสัญญาณจะทำการเล่นกลับ และจะทำงานลักษณะนี้ต่อไปโดยอัตโนมัติ เราสามารถอ่านข้อความที่บันทึกไว้โดยการให้เครื่องเล่นกลับอย่างเดียว

คุณลักษณะของเครื่องมีลำโพงภายใน สามารถทน่วงเวลาของการทำงานได้ภายในเครื่อง โครงสร้างภายในประกอบด้วยไอซี T6668 เป็นไอซีที่มีความสามารถสูงในการเปลี่ยนสัญญาณระหว่างอนาลอกกับดิจิทัล โดยเก็บสัญญาณเสียงในรูปดิจิทัลไว้ในไดนามิกแรม ส่วนการควบคุมการทำงานใช้ไอซี 74123 Retrigger Monostable และวงจรซีเควนเชื่อมต่างๆ

# DIGITAL VOICE CHECKER

1.WUTTHICHAJ JEAMTAWEEWIBOON

2.SUPUGN SIMRAKOTE

PAGRON HUTASUNGGARD

## ABSTRACT

A DIGITAL VOICE CHECKER IS THE AUDIO EQUIPMENT FOR CHECK PRESENTLY VOICE OF TRANSMITTING SSB/FM CONTESTER .THEN CHECKER RECEIVED SIGNAL OF MICROPHONE AND RECORD IT.HOWEVER,THE END OF SIGNAL,THE CHEKER STOP AND PALLYBACK FOR REPEATING SIGNAL.BUT YOU WANT PLAYBACK OLD DATA YOU CHANGE RECORDING MODE TO PLAYBACK MODE BY SWITCH.

THE CHECKER INCLUDE IC T6668 IS IC HIGH QUANTITY OF CONVERT OF ANALOG SIGNAL AND DIGITAL SIGNAL AND IT SAVE DATA DIGITAL IN DYNAMIIC RAM.CONTROLLING USE SEQUENTIAL CIRCUIT AND IC RETRIGGER MONOSTABLE 74123.

## สารบัญ

1. บทนำ	1
2. ทฤษฎี	2
2.1 ทฤษฎีเดลต้ามอดูเลชัน (delta modulation DM)	
2.2 slope overload	
2.4 ระบบเดลต้ามอดูเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง continuous variable slope delta modulation (CVSD)	
2.5 ไอซีที่ใช้บันทึกเสียง	
2.6 การเปรียบเทียบการจัดเก็บข้อมูลแบบเป็นจุดกับแบบเดลต้ามอดูเลชัน	
2.7 หน่วยความจำ	
2.8 Voice operated Switch (VOX)	
3. การสร้างและการประกอบอุปกรณ์	19
3.1 แผงผังการทำงานต่างๆ	
3.2 การทำงานต่างๆ	
4. การทดลองและผลการทดลอง	31
5. วิจารณ์และสรุปผลการทดลอง	33
หนังสืออ้างอิง	
กิตติกรรมประกาศ	

บทที่ 1

บทนำ

ปฏิญานินพนธ์ฉบับนี้เป็นปฏิญานินพนธ์ของภาคการศึกษาที่ 2 ปีการศึกษา 2533 เป็นเรื่องเครื่องตรวจเช็คสัญญาณเสียงระบบดิจิทัล

เครื่องตรวจเช็คสัญญาณเสียงระบบดิจิทัลนี้เป็นอุปกรณ์บันทึกเสียงที่ใช้สัญญาณเสียงที่เข้ามาล่าช้าของการติดต่อสื่อสารต่างๆ เช่น คำขานเรียนรหัสต่างๆ ของวิทยุมือถือ โดยเครื่องจะทำการบันทึกข้อมูลและทำการเก็บข้อมูลที่บันทึกไว้ และเมื่อสิ้นสุดของสัญญาณจะหยุดและเล่นกลับโดยอัตโนมัติ 1 รอบ เพื่อเป็นการตรวจการทำงาน และหากมีสัญญาณเสียงใหม่เข้ามา ก็จะทำการอัดทับข้อมูลเดิมและทำการเล่นกลับเหมือนการทำงานขึ้นต้นที่กล่าวมาแล้ว เวลาที่บันทึกได้ไม่เกิน 16 วินาที ซึ่งนานพอสำหรับการเก็บข้อความสั้นๆ เราอาจเพิ่มได้อีก 4 เท่า แต่หากเราต้องการฝังข้อมูลที่อัดไว้ทำได้โดยการเปลี่ยนโหมดบันทึกเป็นโหมดเล่นกลับ โดยใช้สวิทช์เป็นตัวเลือก ข้อมูลเก่าที่บันทึกไว้จะอ่านออกมา

หลักการทำงาน ใช้อุปกรณ์ไอซี T668 เป็นการให้การบันทึกเสียงแบบเคลตามอคูลูเลชั่น แทนวงจรลุ่มสัญญาณแบบธรรมดา ซึ่งลดความถี่ ความจุ ของหน่วยความจำ และอุปกรณ์ประกอบลง และเป็นไอซีที่มีความสมบูรณ์ในการเปลี่ยนสัญญาณอนาลอกกับสัญญาณดิจิทัล และนำสัญญาณดิจิทัลเก็บไว้ที่ไดนามิกแรม ส่วนการควบคุมใช้วงจรซีเควน เซ็ลต์ต่างๆ และไอซี 74123 Retrieger Monostable สร้างสัญญาณควบคุมให้การทำงานต่างๆ ถูกต้อง นอกจากนี้เรานำ VOX (voice operated switch) มาสร้างสัญญาณ Push To Talk ให้แก่เครื่องส่งได้อีกด้วย

ภายในเครื่องประกอบด้วยเพาเวอร์ซัพพลาย 9 โวลต์ และ 5 โวลต์ หลอดไฟแสดงสัญญาณเสียง หลอดไฟแสดงการใช้หน่วยความจำ ลำโพงมอเนเตอร์ภายใน

เอกสารนี้เป็นเอกสารสำหรับเนื้อหาของบทที่ 2 เป็นทฤษฎีและการสร้างเกี่ยวกับ เคลตามอคูลูเลชั่น ไม่ว่าจะอย่างไร ทั้งสิ้น ลึกทั้งห้ามมิให้ตัดแต่งเนื้อหา และต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ การใช้ระบบเคลตามอคูลูเลชั่นแบบเปลี่ยนแปลงความชันต่อเนื่อง continuous variable

slope delta modulation (CVSD) และไอซีที่ใช้เทคนิค CVSD การเก็บข้อมูลด้วย SRAM  
บทที่ 3 เป็นบล็อกการทำงานในรูปต่างๆวงจรทั้งหมด บทที่ 4 เป็นการทดลองต่างและผลที่ได้  
บทที่ 5 เป็นการสรุปผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

## ทฤษฎีและการสร้าง

## 2.1 ทฤษฎีเดลต้ามอดูเลชัน (delta modulation DM)

การบันทึกเสียงสำหรับการนำมาใช้ใหม่โดยวิธีการทางดิจิทัลทำให้ไม่จำเป็นต้องใช้กลไกเคลื่อนไหวใดๆดังเช่นแบบเดิม แต่จะใช้อุปกรณ์หน่วยความจำเก็บข้อมูลเสียงแทนเส้นเทปหรือแผ่นเสียง เทคนิคการบันทึกเสียงระบบดิจิทัลมีอยู่หลายวิธี เราจะกล่าวถึงการใช้นี้ เทคนิคที่เรียกว่า เดลต้ามอดูเลชัน

## 2.1.1 หลักการทำงานของเดลต้ามอดูเลชัน

ในรูปแบบปรกติสัญญาณที่ได้จากเดลต้ามอดูเลชันจะให้สัญญาณเป็นรูปขั้นบันได (stair case) ซึ่งประมาณได้จากสัญญาณอินพุทหรือสัญญาณbaseband ดังแสดงในรูปที่ 2.1.1 ความแตกต่างของสัญญาณอินพุทที่ได้จากการประมาณจะเปลี่ยนเป็นสัญญาณ 2 ระดับคือ  $+\alpha$  เท่านั้น หลักการทำการประมาณค่าสัญญาณนั้น ถ้าสัญญาณอินพุทมีค่าสูงกว่าสัญญาณที่ได้จากการค่าที่ตำแหน่งของการสุ่มครั้งก่อนก็จะทำการเพิ่มสัญญาณประมาณขึ้นอีก  $+\alpha$  ในทางตรงกันข้ามถ้าสัญญาณเปลี่ยนแปลงไม่เร็วเกินไป เราจะพบว่าสัญญาณขั้นบันไดที่เกิดจากการประมาณจะยังสูงหรือต่ำกว่าสัญญาณอินพุทไม่เกิน  $+\alpha$

ในสัญญาณอินพุทเป็น  $m(t)$  และสัญญาณขั้นบันไดที่เกิดจากการประมาณเป็น  $m_a(t)$  แล้วหลักการเบื้องต้นของเดลต้ามอดูเลชัน สามารถเขียนเป็นสมการได้

$$b_n = \text{sgn} [ m(n T_s) - m_a(n T_s - T_s) ] \quad \dots (2.1)$$


$$m_a(n T_s) = m(n T_s - T_s) + \alpha b_n \quad \dots (2.2)$$

$T_s$  เป็นเวลาของการสุ่ม และ  $b_n$  เป็นเครื่องหมายที่ได้


สำหรับแต่ละการสุ่มการส่งจะส่งข้อมูล 1 บิตคือ  $b_n$  และอัตราการส่งผ่านข้อมูลจะ

เท่ากับอัตราการสุ่ม  $1/T_s$  ดังแสดงในรูป 2.2.2

ระบบเคลต้ามอดุเลชันจะเกิดความผิดพลาดหรือคลาดเคลื่อนที่เรียกว่า Quantizing error ซึ่งมี 2 อย่างคือ ความผิดพลาดที่เกิดจาก slope overload distortion และความผิดพลาดที่เรียกว่า granular ดังแสดงในรูป 2.2



รูปที่ 2.1.1



รูปที่ 2.1.2


slope overload เกิดเมื่อนาต step  $\alpha$  เล็กเกินไปที่จะทำให้สัญญาณขึ้นบันได

ประมาณ  $m_a(t)$  ตามสัญญาณอินพุต  $m(t)$  ได้ทันและ granular noise เกิดขึ้นเมื่อนาตของ

step  $\alpha$  ใหญ่เกินไป สัญญาณอินพุตซึ่งเป็นผลจากสัญญาณ  $m_a(t)$  สัญญาณขึ้นบันไดจะขึ้นและลงระ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาติให้นำไปเผยแพร่โดยไม่ขออนุญาต  
 ว่างส่วนที่ค่อนข้างราบเรียบ granular noise ของสัญญาณอินพุต ในระบบเคลต้ามอดุเลชันนี้

เทียบเท่ากับ ในระบบ PCM ดังนั้นสัญญาณที่มีค่าความชันอันหนึ่ง ถ้าขนาดของ step เล็กจะทำให้เกิด slope overload distortion ในขณะที่ถ้าขนาดของ step ใหญ่จะทำให้เกิด granular noise




รูปที่ 2.2 แสดงการเกิด Quantizing error ในเคลต้ามอดุเลชั่น

สำหรับหลักการของเคลต้ามอดุเลชั่นแบบธรรมดา นั้นสามารถแสดงในผังผังรูปที่ 2.3 ซึ่งประกอบด้วย summer, hard limit และ accumulator หรืออินทิเกรเตอร์นั่นเอง โดยตัว summer จะเปรียบเทียบความแตกต่างระหว่างสัญญาณอินพุต  $m(nT_s)$  และสัญญาณเอาต์พุต  $m_a(nT_s - T_s)$  จาก accumulator ค่าความแตกต่างนี้จะผ่านเข้าไปใน hard limit จะถูกคูณด้วย และจะถูกส่งเข้าสู่ accumulator ซึ่งทำหน้าที่สร้าง สัญญาณประมาณ ดังสมการ

$$m_a(nT_s - T_s) = \sum_{i=1}^{n-1} \alpha b_i \dots (2.8)$$

ดังนั้นทุกๆช่วงระยะเวลาของการลุ่มสัญญาณ accumulator จะเพิ่ม สัญญาณประมาณ ด้วยขนาด step  $\alpha$  ตามทิศทางของ  $b_i$  ถ้าสัญญาณการลุ่ม  $m(nT_s)$  มากกว่าสัญญาณประมาณ  $m_a(nT_s - T_s)$  ค่า  $+\alpha$  ก็จะถูกเพิ่มขึ้นให้กับสัญญาณประมาณ ถ้าสัญญาณที่ลุ่ม  $m(nT_s)$  มีค่าน้อยกว่าสัญญาณที่ประมาณ  $m_a(nT_s - T_s)$  ค่า  $-\alpha$  ก็จะถูกเพิ่มให้ accumulator โดยวิธีนี้ accumulator จะทำหน้าที่สร้างสัญญาณตามสัญญาณอินพุต โดยใช้ step ในแต่ละครั้งของการลุ่มสัญญาณที่ได้  $(+\alpha$  และ  $-\alpha)$  เหล่านี้ประกอบไปด้วย สัญญาณดิจิตอลเพื่อส่งไปทาง

ด้านรับ ในทางด้านรับก็จะสร้างสัญญาณขึ้นบันได  $m_a(t)$  ออกมาโดยนำ pulse บวกและลบที่ได้ผ่าน accumulator ซึ่งมีการทำงานเช่นเดียวกับทางด้านส่ง ส่วน quantizing noise ที่มีอยู่ใน จะถูกกำจัดออกไปโดยผ่านวงจรกรองความถี่ต่ำผ่านซึ่งมี bandwidth เท่ากับ bandwidth ของ สัญญาณขึ้นบันได




รูปที่ 2.3 แผงผังของระบบเดลตามอดูเลชัน

## 2.2 slope overload

ปัญหาในระบบเดลตามอดูเลชัน คือการเกิด slope overload เมื่อมีสัญญาณอินพุต  $m(t)$  เปลี่ยนแปลง สัญญาณประมาณ  $m_a(t)$  จะ step ตามสัญญาณอินพุตไปตลอดคราวเท่าที่สัญญาณอินพุตที่ทำการสุ่มยังมากหรือน้อยกว่าสัญญาณ  $m_a(t)$  โดยมีความแตกต่างไม่มากนัก แต่เมื่อมีความแตกต่างเกินกว่า  $\alpha m_a(t)$  ซึ่ง step ตามสัญญาณ  $m(t)$  ไม่ทันนั้นจะเกิดเป็น error ที่เรียกว่า slope นี้ที่เกิดจาก slope overload ของสัญญาณ เราจะเรียกว่า slope overload ดังแสดงในรูปที่ 2.4

เพื่อที่จะหาเงื่อนไขสำหรับการป้องกัน slope overload ในระบบเดลตามอดูเลชัน เราสมมติว่า อินพุต  $m(t) = A \cos(2\pi f_m t)$  ดังนั้นความชันสูงสุดของสัญญาณคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงแก้ไข [  $\frac{dm(t)}{dt} \text{max} = A2\pi f_m$  ] เจ้าของเอกสารฯ... (2.4) นำไปใช้



รูปที่ 2.4 การเกิด slope overload

การเปลี่ยนแปลงมากที่สุดในช่วงระหว่างการสุ่มสัญญาณของอินพุตคือ  $A/2\pi f_m T_s$  เพื่อหลีกเลี่ยงการเกิด slope overload การเปลี่ยนแปลงของของสัญญาณที่ทำการสุ่มต้องน้อยกว่า  $\alpha$  นั่นคือ

$$A/2\pi f_m T_s < \alpha$$

หรือขนาดที่ซึ่ง slope overload จะเกิดคือ

$$A = \alpha T_s / 2\pi f_m$$

ซึ่ง  $f_m = 1/T_s$  เป็นอัตราการสุ่มของระบบเดลด้ามอดุเลชัน ได้มีการตรวจสอบโดยมีการทดลองว่า เดลด้ามอดุเลชันจะส่งสัญญาณเสียงโดยปราศจาก slope overload นั้นขนาดของสัญญาณต้องไม่เกินกว่าขนาดที่มากที่สุดของสัญญาณในสมการ (2.4) ซึ่งใช้กับ  $f_m = 800\text{Hz}$

ปัญหาการเกิด slope overload ในระบบ เดลด้ามอดุเลชัน สามารถแก้ไขได้ โดยการกรองความถี่ต่ำผ่านเพื่อจำกัดอัตราสูงสุดของอัตราการเปลี่ยนแปลงของการเพิ่มของขนาด

ของ step หรือการเพิ่มอัตราการสุ่ม การกรองสัญญาณ และการเพิ่มขนาดของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

step ทำให้เกิด granular noise มาก และการเพิ่มอัตราการสุ่มจะทำให้ต้องใช้ bandwidth มากขึ้น ทางที่ดีที่สุดที่จะหลีกเลี่ยง slope overload โดยการตรวจสอบเงื่อนไขการเกิด overload และทำให้ step มีขนาดมากขึ้นเพื่อตรวจสอบได้ว่าเกิด overload ซึ่งเป็นแบบที่ใช้ขนาดของ step ไม่คงที่นี้เรียกว่า Adaptive delta modulation (ADM)

### 2.3 Adaptive delta modulation (ADM)


slope overload จะเกิดขึ้นเมื่อความชันของสัญญาณสูงขึ้นมากซึ่งในกรณีที่ สามารถแก้ไขโดยการปรับขนาดของ step แต่จริงๆแล้วขนาดของ step ควรให้เล็กเมื่อมีการเปลี่ยนแปลงของสัญญาณเกิดขึ้นอย่างช้าๆและเพิ่มขนาดของ step เพื่อที่จะหลีกเลี่ยง slope overload เมื่อสัญญาณเปลี่ยนแปลงมาก

แผนผังแสดงระบบ ADM แบบหนึ่งในรูป 2.5 ปรับขนาดของ step จะเปลี่ยนแปลงได้โดย การควบคุมอัตราขยายของอินทิเกรเตอร์ ซึ่งอัตราขยายจะมีค่าต่ำเมื่อแรงดันเป็น 0 และอัตราขยายจะเพิ่มขึ้นเมื่อแรงดันเป็นบวกมากขึ้น

วงจรควบคุมอัตราขยายประกอบด้วยความต้านทาน คาปาซิเตอร์ และอุปกรณ์ square law เมื่อสัญญาณอินพุตคงที่หรือมีการเปลี่ยนแปลงอย่างช้าๆ เกล็ดตามอดูละชันจะตามได้ทันและเอาท์พุทจะเป็น pulse บวกหรือลบสลับกันตลอด ตอนนี้อินทิเกรเตอร์จะอินทิเกรตให้แรงดันเอาท์พุทออกไปเพิ่มอัตราขยายของภาคขยาย ทำให้ขนาดของ step เพิ่มขึ้นจึงทำให้ไม่เกิด slope overload หรือเกิดเพียงเล็กน้อยสำหรับ modulation ในระบบ ADM จะมีวงจร Adaptive gain เช่นเดียวกับทางด้าน encoder ทำให้เอาท์พุทมีลักษณะเช่นเดียวกับทางด้าน encoder ทุกประการ

เทคนิคการเคล็ดตามอดูละชัน จะไม่ใช้การสุ่มสัญญาณหนึ่งจุดแล้วแปลงเป็นสัญญาณดิจิทัล 1 เวิร์ด ที่มีความละเอียดเป็นจำนวนบิตที่ต้องการแต่ใช้วิธีการเปรียบเทียบความสูงหรือ การเปลี่ยนแปลงของสัญญาณเสียงแทน

ข้อมูลที่ได้ก็คือทิศทางของการเปลี่ยนแปลงซึ่งก็มีเพียงขึ้นหรือลงเท่านั้น ดังนั้น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปยังประโยชน์ทางการค้า ความกว้างของสัญญาณดิจิทัลจึงใช้เพียงบิตเดียวก็เพียงพอ ข้อดีของวิธีการสแควล์ตามอดูละชันนี้




รูปที่ 2.5 แผนผังระบบ Adaptive delta modulation (ADM)


คือให้หน่วยความจำน้อยกว่าแบบอื่นๆ

รูปที่ 2.6 วงจรเบื้องต้นของเดลต้ามอดูเลชันคอมพราเทอร์จะทำหน้าที่เปรียบสัญญาณอินพุตปัจจุบันกับสัญญาณอินพุตก่อนหน้านั้น ซึ่งได้จากการป้อนกลับมายังอินทิเกรเตอร์เอาต์พุตของการเปรียบเทียบจะถูกป้อนผ่านฟิลเตอร์ที่ควบคุมด้วยสัญญาณนาฬิกาเพื่อให้ข้อมูลดิจิทัลซึ่งก็คือการกำหนดอัตราการสุ่มสัญญาณนั่นเอง


สัญญาณที่ได้จากตัวเปรียบเทียบและจากอินทิเกรเตอร์ เปรียบเทียบกับสัญญาณอินพุตแสดงในรูปที่ 2.9 ลักษณะเช่นนี้จะพบว่ายิ่งความถี่ของสัญญาณนาฬิกามีค่าสูงก็ยิ่งสามารถบันทึกการเปลี่ยนแปลงได้มากขึ้นตามไปด้วย ความถี่เท่าไรจึงจะเพียงพอคงต้องใช้การทดลองโดยการนำเอาท์พุตสุดท้ายที่เป็นข้อมูลดิจิทัลผ่านวงจรแปลงกลับในรูปที่ 2.8 แล้วฟังเสียงที่ได้ หากฟังเป็นภาษาก็ใช้ได้เท่านั้น สำหรับเสียงพูดที่มีคุณภาพเทียบเท่าเสียงโทรศัพท์ที่มีความกว้างประมาณ 4 kHz ก็ใช้เพียง 16 kHz แต่ที่ความถี่ต่ำถึง 9.6 kHz ก็ฟังรู้เรื่องความถี่จะเป็นตัวกำหนดอัตราความเร็วของข้อมูล (bit rate) ซึ่งที่ 16 kHz ก็เท่ากับ 1600 บิตต่อวินาที



รูปที่ 2.6 วงจรเบื้องต้นของเคลตามอคูเลชันในส่วนของแปลงสัญญาณเสียงเป็นดิจิตอล




รูปที่ 2.7 วงจรที่ใช้แปลงกับจากข้อมูลดิจิตอลเป็นสัญญาณเสียง



รูปที่ 2.8 เปรียบเทียบสัญญาณอินพุตกับข้อมูลที่ได้ออกมาหลังจากอินทิเกรเตอร์

2.4 ระบบเคลตามอดุเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง continuous variable slope delta modulation (CVSD)

ข้อจำกัดวิธีการเคลตามอดุเลชันก็คือแถบความกว้างความถี่ใช้งาน ซึ่งถูกจำกัดโดยความถี่สัญญาณนาฬิกาและจะสูงกว่าความถี่สูงสุดของสัญญาณมากกว่า 2 เท่าขึ้นไป และอีกอย่างความเร็วของการเปลี่ยนแปลงความสูงของสัญญาณ หรือไดนามิกส์เรนจ์ ระบบเคลตามอดุเลชันธรรมดาที่มีค่าไดนามิกส์เรนจ์ ที่แคบ จำเป็นต้องมีส่วนเพิ่มเติมทำหน้าที่ขยายไดนามิกส์เรนจ์ ให้กว้าง โดยการควบคุมการขยายของอินทิเกรเตอร์ เพื่อให้ตอบสนองต่อสัญญาณที่มีความชันมากๆ ได้ทัน ระบบนี้มีชื่อเรียกใหม่ว่า ระบบเคลตามอดุเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง continuous variable slope delta modulation (CVSD)



รูปที่ 2.9 แผนผังการทำงานของระบบ CVSD ในส่วนจากการแปลงสัญญาณเสียงเป็นข้อมูลดิจิทัล


ระบบ CVSD ทั้งส่วนแปลงจากอนาล็อกเป็นดิจิทัลและส่วนแปลงจากดิจิทัลเป็นอนาล็อก แสดงในรูปที่ 2.9 และ 2.10 ตามลำดับ วิธีการของ CVSD ก็คือมีการตรวจระดับสัญญาณโดยอาจใช้วิธีการจัดให้มีรีจิสเตอร์สำหรับเก็บข้อมูลดิจิทัลล่าสุด จำนวน 3 หรือ 4 บิต แล้วตรวจสอบว่าเป็น 1หมดหรือ 0 หมดหรือไม่ ถ้าใช่แสดงว่าขณะนี้อัตราการขยายอินทิเกรเตอร์ต่ำเกินไป ตอบสนองความชันของสัญญาณไม่ทัน ก็จะทำการเพิ่มอัตราการขยายให้สูงขึ้นในเฉพาะช่วงนั้น

ในส่วนของการทำงานกลับกันก็ต้องมีการทำงานในลักษณะเดียวกัน คือมีรีจิสเตอร์ตรวจสอบข้อมูลว่าเป็น 1หมดหรือ 0 หมดหรือไม่ แล้วจัดการควบคุมอัตราการขยายของอินทิเกรเตอร์ให้สอดคล้องกัน

### 2.5 ไอซีที่ใช้บันทึกเสียง

เมื่อรู้จักทฤษฎีการทำงานของไอซีโดยใช้เทคนิค CVSD แล้วมารู้ไอซีสำเร็จซึ่งออกแบบมาสำหรับการบันทึกเสียงและเล่นกลับ โดยมีวงจรจัดการเกี่ยวกับหน่วยความจำในตัว

จากที่ได้กล่าวมาแล้วบิตเรตหรืออัตราความเร็วข้อมูลสำหรับวิธีการเคลต้ามอดูเลชันมีค่าความถี่นาฬิกา เสียงพูดที่มีคุณภาพเทียบเท่าเสียงโทรศัพท์ที่มีความกว้างประมาณ 4 kHz ก็ใช้เพียง 16kHz ได้ข้อมูลดิจิทัล 16 K ตัวอย่างหรือการบันทึกเสียง 1วินาทีต้องใช้หน่วยความจำ 16เมกบิตถ้าต้องการเวลาบันทึกนานขึ้นก็ต้องใช้หน่วยความจำมากขึ้นทวีคูณ



รูปที่ 2.10 แผนผังการทำงานของระบบ CVSD ในส่วนจากการแปลงข้อมูลดิจิทัลเป็นสัญญาณเสียง

ความจำ 16 บิตถ้าต้องการเวลาบันทึกนานขึ้นก็ควรใช้หน่วยความจำมากขึ้นทั่วๆ

ไอซีลำเร่จที่ใช้กันได้แก่ UM5100 และแบบอื่นๆซึ่งจากการทดลองพบว่า UM5100

มีคุณภาพของเสียงที่บันทึกค่อนข้างดี สามารถใช้กัน ได้ขนาดถึง 256 K สำหรับรายละเอียดต่างๆ ดังนี้

### 2.5.1 UM5100 Voice Processor

#### 2.5.1.1 ลักษณะทั่วไปของ UM 5100

- สามารถเก็บข้อมูลเสียงและเล่นกลับโดยต่อกับ SRAM ภายนอก

- ใช้ระบบเดลต้ามอดูเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง continuous

variable slope delta modulation (CVSD)

- จำนวน address ของหน่วยความจำสูงสุด 256 K

- ใช้ R C ในการสร้าง oscillator

- ปรับ bit rate สำหรับเวลาบันทึก 10 k ถึง 28 k

#### 2.5.1.2 รายละเอียดทั่วไป UM5100

UM5100 ไอซีของซันเดียวใช้สำหรับการบันทึกเสียงและเล่นกลับออกมาใช้งานกับ

Static RAM หรือใช้อ่านข้อมูลอย่างเดี่ยว EPROM หรือ ROM ภายในส่วนประกอบภายในประ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น เมื่อผู้ใดเห็นประโยชน์ประการใด

ไม่ว่าด้วย R C oscillator, address/data bus, ตัวเปลี่ยนข้อมูลดิจิทัลจากอนุกรมขนาน ใช้

ขณะบันทึกและเปลี่ยนข้อมูลจากขานานเป็นอนุกรมขณะการอ่าน, mode controler และ CVSD delta modulation โดยบันทึกเสียงดิจิทัลและส่งสัญญาณเสียงออกมา นอกจากนี้หากสัญญาณความถี่ต่ำมีตัวช่วยเอาท์พุทไม่ให้ distortion ส่วนสัญญาณความถี่สูงมีอุปกรณ์ภายในลดการสูญเสียเสียง, R C ให้ bit rate 10 k ถึง 28 k

2.5.2 T 6668

T 6668 เป็นของโตชิบามีรูปร่างภายนอกเป็นแบบติดตั้งบนผิวหรือเซอร์เฟสเมต ขนาด 60 ขาต่อกับหน่วยความจำชนิดไดนามิก ขนาด 64 K x 1บิต หรือ 256 K x 1 บิตได้โดยตรง 4 ตัว ใช้คริสตอลควบคุมความถี่สัญญาณนาฬิกา เปลี่ยนบิตเรตโดยใช้ดีพลวิทซ์เลือกหน้าของหน่วยความจำแยกบันทึกเล่นกลับได้ เมื่อใช้หน่วยความจำ 256 K x 1 บิต(41256)จำนวน 4 ตัว ที่บิตเรต 16 K จะบันทึกได้นาน 64 วินาที หรือนาทีเศษๆ

2.5.2.1 รายละเอียดการใช้งานของ T 6668


- $A_0 \sim A_{15}$  : ขาแอดเดรสต่อกับแรม
- $D_{in}, D_{out}$  : ขา data ต่อกับแรม
- $M1, M2$  : ใช้กำหนดจำนวนแรมที่ใช้ ดูตารางที่ 1
- $RAS, WE$  : สัญญาณควบคุมแรม
- $CAS_1 \sim CAS_4$  : ขาเลือกแรมแต่ละตัว รวม 4 ตัว
- 256 K : เลือกขนาดแรม ต่อกับราวด์ที่ใช้ 4164 ต่อไฟบวกใช้ 41256
- EOS : เอาท์พุท เป็นไฮ เมื่อจบข้อความที่บันทึก
- $MIC_{in}, MIC_{out}$  : อินพุทและเอาท์พุทของภาคขยายส่วนหน้า
- $AD_1, AD_0$  : อินพุทสัญญาณอนาลอกที่จะนำไปแปลงเพื่อบันทึกและเอาท์พุทอนาลอกที่ได้จากการอ่าน
- $FIL_{in}, FIL_{out}$  : วงจรกรองความถี่ต่ำผ่าน
- $C_1, C_2$  : ต่อกับตัวประจุภายนอก

- X<sub>16</sub>, X<sub>0-15</sub> : คริสตอลออสซิลเลเตอร์ความถี่ 650 kHz
- \_\_\_CPUM, CE : ขาสัญญาณควบคุมสำหรับอินเทอร์เฟสกับ CPU
- WR : ขาอินพุตสัญญาณควบคุมสำหรับการเปลี่ยนไปโหมดการบันทึก
- D4, D5 : เริ่มต้น (D4) และหยุด (D5) การนับของเคาท์เตอร์ภายใน สำหรับการบันทึกและการเล่นกลับ
- D6, D7 : กำหนดบิตเรท ดูตารางที่ 2
- D0 ~ D3 : เลือกหน้าของหน่วยความจำสำหรับบันทึกแบ่งได้สูงสุด 16 หน้า ตามรหัสเลขฐานสองแต่ละหน้าไม่กำหนดความยาวแล้วแต่จะกด STOP (D5) เมื่อใด ก็จะมีการบันทึกเอาไว้โดยอัตโนมัติ
- V<sub>cc</sub>, V<sub>ee</sub> : ขาไฟเลี้ยงและกราวด์


ตารางที่ 1 การกำหนดชนิดและจำนวนแรมที่ใช้

ชนิดและจำนวน	256K (ขา 45)	M2	M1
4164 x1	0	0	0
4164 x2	0	0	1
4164 x3	0	1	0
4164 x4	0	1	1
41256 x1	1	0	0
41256 x2	1	0	1
41256 x3	1	1	0
41256 x4	1	1	1


Pin Configuration



Block Diagram



Talk Back Application Block Diagram



รูป 2.11 แผนผังรายละเอียดและแผนผังการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 2.6 การเปรียบเทียบการจัดเก็บข้อมูลแบบเป็นจุดกับแบบเคลต้ามอดูละชั้น

การจัดเก็บข้อมูลแบบเป็นจุดเป็นการแปลงสัญญาณในแต่ละจุดโดยใช้ D/A และ A/D ในการจัดซึ่งจะทำการจัดเก็บทีละ 8 บิตซึ่งแต่ความคมชัดของสัญญาณจะขึ้นอยู่กับจำนวนบิต ส่วนการจัดเก็บข้อมูลแบบเคลต้ามอดูละชั้นจะทำการเปรียบเทียบโดยคอมพิวเตอร์จะทำหน้าที่เปรียบสัญญาณอินพุตปัจจุบันกับสัญญาณอินพุตก่อนหน้านั้น ซึ่งได้จากการป้อนกลับมายังอินทิเกรเตอร์ เอาท์พุทของการเปรียบเทียบจะถูกป้อนผ่านฟิลิปฟลอปที่ควบคุมด้วยสัญญาณนาฬิกา เพื่อให้ข้อมูลดิจิทัลซึ่งก็คือการกำหนดอัตราการลุ่มสัญญาณจะเป็นตัวกำหนดความคมชัดของเสียง เมื่อให้เวลาการบันทึกนานขึ้นความคมชัดก็จะลดลง

## 2.7 หน่วยความจำ

หน่วยความจำแบ่งออกตามโครงสร้างอิเล็กทรอนิกส์ออกเป็น 2 ประเภทคือหน่วยความจำแรม (RAM random access memory) และหน่วยความจำรอม (ROM read only memoly)

### 2.7.1 หน่วยความจำรอม


สามารถเก็บค่าในหน่วยความจำได้แม้เราจะหยุดจ่ายกำลังไฟฟ้า หน่วยความจำรอมแบ่งตามลักษณะการโปรแกรมค่าหรือการกำหนดค่าให้บิตต่างๆในรอมเป็นประเภทต่างๆ คือ

มาส์ครอม (Masked ROM) ค่าที่บิตต่างๆกำหนดมาระหว่างการผลิตไอซี

พีรอม หรือ พรอม (Prom = Programmable ROM) ค่าที่บิตต่างๆสามารถโปรแกรมภายหลังจากการซื้อ แต่ละบิตในพีรอมจะมีนิโครมหรือซิลิกอนต่อเป็นนิวส์อยู่ ผู้ใช้สามารถเลือกตัดนิวส์โดยจ่ายพัลส์กระแสให้ที่บิตต่างๆ บิตที่มีนิวส์อยู่จะมีค่าเป็น 1 ขณะที่บิตที่นิวส์ถูกตัดขาดจะมีค่าเป็น 0 เราไม่สามารถแก้ไขกลับคืนสู่สภาพเดิมได้ พรอมทำงานด้วยอัตราเร็วสูงแต่เปลืองกำลังไฟ

อีพรอม (EPROM = Erasable Programable ROM) เป็นรอมที่มีผู้ใช้สามารถ  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่าในรูปแบบใดก็ตาม หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูงและขอสงวนสิทธิ์ในเอกสารที่ปรากฏหน้าเว็บไซต์

Ultraviolet) สามารถลบทิ้งด้วยการฉายแสงอัลตราไวโอเล็ตผ่านหน้าต่างควอตซ์บนชิ้นส่วนของอินทรมนี้ ชนิดที่สอง(EAROM = Electrically Alterable PROM) สามารถลบทิ้งได้โดยป้อนโวลต์เตจให้ที่ขาไอซี รมชนิดนี้เรียกว่า อีรอม ในการทำงานของหน่วยความจำรอมสามารถบันทึกหรือเขียน(write) ข้อมูลไปที่ตำแหน่งใดๆ หรือการอ่าน(read) ข้อมูลออกมาจากตำแหน่งใดๆก็ได้



รูปที่ 2.12 แสดงโครงสร้างภายใน ROM . 1024x8 บิต

บางครั้งหน่วยความจำรอมจึงเรียกว่าหน่วยความจำอ่านและเขียน(read/write) และอีกอย่างเมื่อไม่มีพลังงานไฟฟ้าป้อนข้อมูลในหน่วยความจำจะหายหมด

สำหรับหน่วยความจำ รอม นั้นสามารถอ่านข้อมูลออกมาได้อย่างเดียวเท่านั้น และข้อมูลที่เก็บไว้จะไม่มีการเสียหายเมื่อปราศจากไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น **RAM** ที่จัดเก็บและอ่านข้อมูลดิจิทัลจะมี 2 ประเภทคือ DRAM และ SRAM เมื่อเราใช้

หยุดให้กำลังไฟน่าจะไม่สามารถรักษาค่าที่จำได้ในกรณีของไดนามิกแรมถึงจะมีการจ่ายกำลังไฟ น้ำก็ต้องการปรับ ประจุเป็นระยะๆเพื่อรักษาระดับค่าที่จำเอาไว้ นอกจากนี้แรมประเภท ต้องการกำลังไฟน้อยมากในขณะที่อยู่หนึ่ง จึงใช้แบตเตอรี่เป็นตัวจ่ายกำลังได้เมื่อไร


SRAM จะสร้างจากฟิลิพฟลอยจำนวนมากอยู่บนไอซีชิ้นเดียว ฟิลิพฟลอยแต่ละตัว สร้างจากทรานซิสเตอร์ ซึ่งอาจเป็นชนิดไบโพลาร์หรือชนิดมอสส์ก็ได้ แต่ละตัวสามารถจำได้หนึ่ง บิต วงจรภายในค่อนข้างซับซ้อน ส่วนไดนามิกแรมใช้ฟิลิพฟลอยในการจำค่า แต่จะใช้เวลาเป็น คาปาซิเตอร์ที่เกิดของทรานซิสเตอร์ชนิดมอสส์เก็บประจุค่าที่ต้องการจำ เนื่องจากคาปาซิเตอร์มี การสูญเสียประจุฉะนั้นจึงต้องการปรับประจุเป็นระยะเพื่อชดเชยซึ่งเรียกว่าการรีเฟรช ในการ รีเฟรชมีหลายวิธีแล้วแต่ชนิดแต่ที่สำคัญคือ ที่ตำแหน่งหนึ่งๆต้องมีการปรับ (refresh) อย่างน้อย ทุก 2ms

ไดนามิกแรมใช้ทรานซิสเตอร์เพียงไม่กี่ตัวในการเก็บค่าหนึ่งบิตจะนั้นราคาต่อบิต จึงถูกกว่าสแตติกแรม

### 2.7.3 Static Random-Access Memory (SRAM)

SRAM เป็นหน่วยความจำที่สามารถเก็บและเรียกข้อมูลออกมา ซึ่งจะขึ้นอยู่กับตาม สัญญาณควบคุมเมื่อเปรียบเทียบกับ DRAM พบว่า SRAM มีข้อดีก็คือไม่ต้องมีสัญญาณรีเฟรชหน่วย ความจำ SRAM ที่ใช้ในวงจรมีขนาด 256 K-bits หรือ ราคา 250 บาท


รูปที่ 2.13 แสดงลักษณะการต่อฮาร์ดแวร์ของหน่วยความจำแรม ซึ่งแต่ละชิ้นส่วนไอซีมีความ  $A_0 - A_6$  เพราะฉะนั้นจะสามารถส่งตำแหน่งในหน่วยความจำได้ทั้งหมด  $2^7 = 128$  ตำแหน่ง นั้นคือตำแหน่งใดตำแหน่งหนึ่งเริ่มจาก 0 ถึง 127 สัญญาณอ่าน/เขียนจะเป็นตัวบ่งว่าเป็นการ อ่านข้อมูลจากหน่วยความจำหรือเขียนข้อมูลสู่หน่วยความจำเป็นต้นว่า สัญญาณ CS (chip select) ทำหน้าที่ช่วยเพิ่มขนาดความจำ



รูปที่ 2.13 แสดงหน่วยความจำแรมเป็นไอซีชิ้นเดียวขนาด 128x8

2.7.4 การแบ่งตำแหน่งบิตใดๆเพื่อการอ่านหรือเขียนข้อมูลบิตนั้น ตัวอย่างเช่น 1024x1 บิต หมายถึงหน่วยความจำนั้นมี 1024 ตำแหน่งโดยแต่ละตำแหน่งมีหนึ่งบิตนิยมเรียก หากเป็น 1024x8 บิตหมายความว่า มี 1024 ตำแหน่งโดยแต่ละตำแหน่งเป็น 1 ไบต์


2.7.5 การแก้ไขหาใช้บัสร่วมกัน



รูปที่ 2.14 แสดงปัญหาการใช้บัสร่วมกัน

เอกสารนี้เป็นเอกสารที่วิธีไวร์-ออร์(wire-or)เพื่อการหากจุดสัญญาณออกของรีจิสเตอร์แต่ละตัวสร้างแบบค่าไม่ว่าจะรีจิสเตอร์นั้นสั้น อีกหนึ่งข้อที่มีได้แก่เป็นข้อที่ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ไวร์ออร์แล้ว คุณสมบัติของไวร์ออร์คือสัญญาณระดับ 0 มีอำนาจเหนือสัญญาณระดับ 1 คือหากรีจิสเตอร์

จลเตอร์ตัวใดให้ค่าสัญญาณ 0 ที่จตุร่วนนั้นจะเป็น 0 ทันที ดังแสดงในรูปที่ 2.15 ซึ่งไวร้อร์  
บางครั้งเราเรียกแบบคอลลเล็กเตอร์เปิด (open collector) ซึ่งจะต่อโดยมีความต้านทานขึ้น  
แหล่งจ่ายด้วย



รูปที่ 2.15 แสดงการต่อรีจิสเตอร์แบบไวร้อร์เข้าด้วยกัน

วิธีไตร-สเตท การที่จุดสัญญาณออกของรีจิสเตอร์อยู่ในภาวะความต้านทานสูงมาก  
เสมือนถูกตัดออกจากจตุร่วนกับรีจิสเตอร์อื่นตราบที่รีจิสเตอร์นั้นยังไม่อ่านข้อมูลออกสู่จตุร่วน แต่  
เมื่ออ่านสัญญาณออกสู่จตุร่วนแล้วจตุร่วนก็จะเป็น 1 หรือ 0 ตามสัญญาณที่อ่านออกมา การที่สัญญาณ  
ออกมี 3 สถานะจึงเรียกว่าไตรสเตทนั่นเอง

วิธีมัลติเพล็กซ์ โดยใช้อิซีเชื่อมโยงระหว่างบัสกับรีจิสเตอร์อย่างละตัว

2.7.6 อัตราเร็วในการทำงานโดยการวัดเปรียบเทียบช่วงวัฏจักรการอ่าน (read cycle  
time - trcyc) ช่วงวัฏจักรการเขียน(write cycle time - twcyc) ช่วงเวลาเข้าหา  
(access time - tacc) เมื่ออธิบายอัตราเร็วการทำงานทำงาน เราใช้หน่วยความจำในรูปที่

เอกสาร 2.16 ประกอบการอธิบาย กล่าวคือเป็นไอรีซึ้นเดี่ยว มีเส้นสัญญาณอ่านเขียน สัญญาณข้อมูล สัญ  
ไม่ว่ากรณีใด ทั้งสิ้น ล้วนขึ้นอยู่กับเงื่อนไขของเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
สัญญาณบ่งตำแหน่ง และ สัญญาณเลือกขิน

ช่วงวัฏจักรการอ่าน ( $t_{rcyc}$ ) การอ่านข้อมูลออกจากตำแหน่งใดตำแหน่งหนึ่งของหน่วยความจำแรมและรอม เราต้องป้อนค่าบ่งตำแหน่งให้เส้นสัญญาณตำแหน่ง ระยะเวลาที่น้อยที่สุดที่จะเป็นไปได้ระหว่างการบ่งตำแหน่งครั้งหนึ่งกับการบ่งตำแหน่งครั้งต่อไปผ่านเส้นสัญญาณตำแหน่งดังกล่าวแล้วนั้น เรียกว่าช่วงวัฏจักรการอ่าน หรือกล่าวอีกอย่างว่า ระยะเวลาที่น้อยที่สุดระหว่างการอ่านสองครั้งที่ต่อเนื่องกัน

ช่วงเวลาเข้าหา ( $t_{acc}$ ) หลังจากป้อนสัญญาณตำแหน่งเพื่ออ่านข้อมูลจากหน่วยความจำแล้ว เราจะต้องรออีกระยะเวลาหนึ่งที่ข้อมูลที่ตจต้องการจะมาปรากฏบนสัญญาณข้อมูลในลักษณะเสถียร ช่วงเวลาที่รอนี้เราเรียกว่า ช่วงเวลาเข้าหา กล่าวคือ ช่วงเวลาตั้งแต่เริ่มต้นวัฏจักรการอ่านจนกระทั่งข้อมูลสามารถนำไปใช้ได้



ไคอะแกรมการทำงานช่วงเวลาวัฏจักรการอ่าน รูปที่ 2.17 แสดงวัฏจักรการอ่านและช่วงเวลาเข้าหาในการอ่านหนึ่งครั้ง สัญญาณตำแหน่งและสัญญาณเลือกชั้นไอซีจะแสดงทั้งสองระดับทั้งนี้เพราะบางเส้นจะอยู่ที่ระดับ 1 และบางเส้นอยู่ที่ระดับ 0



รูปที่ 2.16 ไคอะแกรมหน่วยความจำแรม

ช่วงเวลาวัฏจักรการเขียน ( $t_{wcyc}$ ) หมายถึงระยะเวลาที่น้อยที่สุดในการเขียนครั้งหนึ่งกับการเขียนครั้งต่อไป ในหน่วยความจำแรมช่วงเวลาวัฏจักรการเขียน มักเท่ากับช่วงเวลาวัฏจักรการอ่าน


ไคอะแกรมช่วงเวลาวัฏจักรเขียน รูปที่ 12.8 แสดงเวลาวัฏจักรเขียน ข้อมูลที่จะเขียนลงสู่หน่วยความจำจะต้องปรากฏในสภาวะเสถียรบนบัสข้อมูลในช่วงเวลาที่กำหนดให้ การไม่เขียนเกิดขึ้นเมื่อสัญญาณ  $R/\bar{W}$  อยู่ที่ในระดับ 0 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ไปยังผู้อื่นโดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.18 ไตอะแกรมวัฏจักรการเขียน

Fig. 1 - MB 84256 BLOCK DIAGRAM



**TRUTH TABLE**

CS	OE	WE	MODE	SUPPLY CURRENT	I/O PIN
H	X	X	NOT SELECTED	I <sub>SB</sub>	HIGH-Z
L	H	H	OUTPUT DISABLE	I <sub>CC</sub>	HIGH-Z
L	L	H	READ	I <sub>CC</sub>	D <sub>OUT</sub>
L	X	L	WRITE	I <sub>CC</sub>	D <sub>IN</sub>


รูป 2.19 แผงผังการทำงานของ SRAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.8 Voice operated Switch (VOX)


เครื่องรับที่มีส่วนประกอบ VOX สามารถเปลี่ยนจากตัวรับเป็นตัวส่งเพียงพูดเข้าไป ไมโครโฟนจากรูปเป็นแผงผังภาพของระบบ VOX ประกอบด้วย ดิฟเฟอเรนเชียลแอมป์ป्लीไฟลิ่งวงจรเปลี่ยนเวลาหน่วง และสวิทช์รับส่ง สัญญาณเสียงจากไมโครโฟนปรับโดยความต้านทานปรับอัตราขยาย VOX คือที่ขาหนึ่งในสองของขั้วดิฟเฟอเรนเชียลแอมป์ป्लीไฟลิ่งซึ่งใช้ปรับระดับเสียงสัญญาณอินพุตให้ตรงกับความเข้มของเสียงของผู้พูดปกติเพื่อจ่ายให้กับสวิทช์รับส่ง ส่วนวงจรหน่วงเวลาจะรักษาให้สวิทช์รับส่งค้างอยู่ระหว่างจุดหยุดเว้นสั้นๆของคำพูด ต้องปรับเวลาหน่วงให้เหมาะสมเพื่อป้องกันสภาพดังกล่าว VOX แก้ไขการทำงานที่ผิดพลาดเนื่องจากการป้อนกลับของเสียงลำโพงเองเสียงรบกวนจากภายนอกโดยแก้ไขดังนี้ใช้antivox นำสัญญาณลำโพงมาหักล้างกับอินพุตทำให้อินพุตหมดไปไม่เปลี่ยนสถานะการทำงาน

ปัญหาหนึ่งที่พบเมื่อเสียงจากลำโพงส่งผลถึงไมโครโฟน ถ้าเสียงจากลำโพงดังเท่าเสียงพูดจะทำให้สวิทช์ทำงานเป็นตัวส่ง การแก้ไขอย่างหนึ่งคือให้วางลำโพงกับไมโครโฟนตรงข้ามกันหรือใช้ headphone ดังนั้นจึงพัฒนา antivox โดยใช้สัญญาณตัวรับหรือลำโพงจ่ายให้ขาหนึ่งของดิฟเฟอเรนเชียลแอมป์ป्लीไฟลิ่งระดับสัญญาณนี้ ปรับโดยความต้านทานปรับค่าได้ของ antivox เมื่อปรับความต้านทานปรับค่าได้ของ antivox เหมาะสมแล้ว สัญญาณเสียงลำโพงที่เหนี่ยวนำบนไมโครโฟนจะถูกทำให้หมดไปโดยผลของสัญญาณ antivox ป้องกันตัวรับสวิทช์ทำงานเป็นตัวส่ง




รูปที่ 2.20 แสดงการทำงานของระบบ VOX เบื้องต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



5/11 2.21 3995 VOX

# ไอซี 555 ทั่วไป



รูปที่ ๘ แสดงถึงโครงสร้างพื้นฐานในไอซี 555 ทั่วไป

ไอซี 555 โดยปรกติจะใช้กับวงจรโมโนสเตเบิล

ตามแรงดันของแรงดันแหล่งจ่ายไฟเลี้ยง โดยปกติที่ขา 5 จะต่อตัวเก็บประจุลงการาวด์เพื่อ  
ป้องกันสัญญาณรบกวน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 3

## การสร้างและประกอบอุปกรณ์

## 3.1 แผงผังการทำงานต่างๆ

แผงผังการทำงานแบ่งออกเป็น 3 ส่วน คือ

1. ภาคจัดการเสียงเสียงผ่านการเคลต้ามอคูละรันเป็นดิจิตอลนำไปเก็บและอ่านที่ DRAM และแปลงเป็นสัญญาณอนาล็อกจ่ายให้ลำโพง และเลือกให้สัญญาณอนาล็อกออก MIC OUT โดยสวิทช์อนาล็อก

2. ภาคควบคุมซึ่งเป็นการจัดการควบคุมโดยการรับอินพุตคือเสียงและสร้างสัญญาณออกไปควบคุม

3. ภาคแสดงสัญญาณการทำงานจัดให้หลอดไฟ LED แสดงสภาวะการทำงานของสัญญาณต่างๆ

## 3.2 รายละเอียดวงจร

- ความต้านทาน 1/ 4 วัตต์ 5% ส่วนตัวเก็บประจุมีขั้วเป็นแบบแทนทาลัม

R 1		22K
R 2		27K
R 3		330
R 4		10
R 5		13K
R 6	ปรับค่าได้	50K
R 7		330
R 8		1K
R 9,10		50K

R 11 200K

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R 12 100K

R 13		1K
R 14 ,20		1.2K
R 15		10K
R 16		13K
R 17		47K
R 18	ปรับค่าได้	50K
R 19		10K
C 1,2,4,11,13	1uF/16V	อีเล็กโทรไลต์
C 3,10	.01uF	
C 5,6	.1uF	
C 7,8	100pF	
C 9	3.3uF/16V	อีเล็กโทรไลต์
C 12,14	220uF/16V	อีเล็กโทรไลต์
C 15		10uF
C 16,17,19		100uF
C 18		47uF
C 20		33uF
C 21		4700pF
- Q <sub>1</sub>	2N2222A	
- S <sub>1</sub>	สวิทช์โยกสามทาง	
- S <sub>2</sub>	สวิทช์แหล่งจ่าย	
- U 1	T 6668	
- U 2	41256	ไดนามิกแรม
- U 3	LM 386	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- U 4                                7805T
- U 5                                LM324
- U 6,7,8                            74LS123
- U 9                                74HC32
- MIC1                              ไมค์คอนเดนเซอร์ชนิด 2 ขา
- ลำโพง 8 โอห์ม .25 วัตต์
- X-TAL 650 KHz
- หม้อแปลง 220/9-0-9 V 1A
- ไดโอดเซออร์มันเนียม D1 - D6
- ไดโอดซิลิกอน                D7, D8

โครงสร้างการทำงานในรูปที่ 3.1 และแผนผังวงจรตั้งในรูป 3.2 แสดงสัญญาณเสียงจากไมโครโฟนถูกขยายเสียงโดยออปแอมป์ ภายใน T6668 แล้วกรองโดยวงจรความถี่ต่ำผ่าน จากนั้นต่อเข้าวงจรเคลท้ามอคูละชั่น ซึ่งจัดการเสียงโดยเปลี่ยนข้อมูลเป็นดิจิตอล 1 บิต โดยการคอมพาราเตอร์กับสัญญาณประมาณที่ได้จากการป้อนกลับจากอินทิเกรเตอร์ เอาท์พุทของการเปรียบเทียบถูกป้อนกลับผ่านฟลิปฟลอป ที่ควบคุมด้วยสัญญาณนาฬิกาเพื่อให้ได้ข้อมูลดิจิตอล เอาท์พุทของเคลท้ามอคูละชั่นที่เป็นข้อมูลดิจิตอลถูกส่งไปภาคควบคุม

เมื่อมีการบันทึก T 6668 จะเริ่มสร้างสัญญาณ address 00000 จนถึง address 256K ช่วยในการเก็บข้อมูลที่ DRAM จะเป็นหน่วยความจำขนาด 256K เก็บข้อมูลในทางปฏิบัติการบันทึกเสียงของ T6668 ครั้งถัดไป คือจากการสิ้นสุดของครั้งแรกแล้ว การบันทึกครั้งถัดไปจะทำการบันทึกลงในตำแหน่งถัดจากการบันทึกครั้งแรก เราจะสามารถบันทึกได้น้อยลงซึ่งถ้าหากหน่วยความจำมีความจุน้อยก็จะเต็มเร็ว ซึ่งหากต้องการใช้พื้นที่ในหน่วยความจำทั้งหมดในทุกครั้งที่มีการบันทึก ซึ่งเราสามารถทำได้โดยการรีเซ็ตที่ขา ACL ทุกครั้งก่อนที่จะทำการบันทึก ส่วนการอ่านข้อมูลในหน่วยความจำก็เป็นลักษณะเช่นเดียวกัน คือ T 6668 จะเริ่มสร้างสัญญาณ address 00000 จนถึง address 256K ช่วยในการเก็บข้อมูลที่ DRAM เช่นกันจะ

เอกละเอียดของสัญญาณที่ส่งออกมาซึ่งสามารถศึกษาเพิ่มเติมได้ที่เว็บไซต์ของมหาวิทยาลัยศรีนครินทรวิโรฒฯ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่งมาที่ภาคควบคุมของ T 6668 แล้วผ่านอินทีเกรเตอร์แปลงข้อมูลดิจิทัลผ่านการอินทีเกรตเป็นอนาล็อก ส่งเข้าวงจรรองความถี่ต่ำผ่านเพื่อรองความถี่สูงที่แทรกออก

เอาท์พุทอนาล็อกของ T 6668 จะส่งให้กับ ภาคขยายสัญญาณลำโพงมีความต้านทานปรับค่าได้ขนาด 10 k สำหรับปรับความตั้ง

สำหรับภาคควบคุมมีหลักการทำงานดังนี้

1. สร้างสัญญาณรีเซ็ตแก่ T6668 เพื่อให้เริ่มเก็บข้อมูลที่ตำแหน่งแรกสุดของหน่วยความจำทุกครั้ง ก่อนการบันทึก

2. หลังจากการรีเซ็ต สร้างสัญญาณ PLAY และสัญญาณ START คือเป็นการสร้างสัญญาณ REC แก่ T6668 เพื่อทำการบันทึก

3. เมื่อสิ้นสุดการบันทึกคือไม่มีสัญญาณอินพุทใดๆเข้ามา ภาคควบคุมจะสร้างสัญญาณ STOP เพื่อเป็นการกำหนดตำแหน่งสุดท้ายแก่ T6668

4. หลังจากสัญญาณ STOP แล้วทำการสร้างสัญญาณ PLAY เพื่อเป็นการทวนข้อมูลที่ได้บันทึกไว้

5. เมื่อต้องการเช็คข้อมูลที่บันทึกไปแล้วโดยการกดสวิทช์ REC/PLAY ที่ PLAY เป็นการตรวจเช็คข้อมูลที่ได้เก็บไว้

สำหรับรายละเอียดของวงจรเป็นดังนี้

ไมโครโฟนต่อเข้ากับแหล่งจ่ายโดยผ่าน R1 และไมโครโฟนยังต่อกับขา ไมโครโฟนอินพุทของ T6668 โดยผ่าน C1 เพื่อกรองไฟดีหรือออก T6668 มีคุณสมบัติในตัวเองก่อนข้างสมบูรณ์ในตัวคือ การขยายสัญญาณ การเคลตามอดูเลชัน การสร้างสัญญาณการใช้หน่วยความจำและสัญญาณการรีเฟรชหน่วยความจำแก่ DRAM ส่วนวงจรออสซิลเลเตอร์สร้างจากภายนอกคือ X'TAL 650kHz เพื่อสร้างสัญญาณเวลาแก่ส่วนต่างๆภายใน สำหรับบิทเรทที่ใช้บันทึกคือ 16 k บิทต่อวินาที

สัญญาณเสียงจากไมโครโฟนถูกขยายและเข้า ADI เพื่อทำการเปลี่ยนจากสัญญาณอนาล็อกเป็นดิจิทัล โดยการเคลตามอดูเลชัน ซึ่ง T6668 จะสร้างสัญญาณเท็มขึ้นโดยนำไมโครโฟนเป็นอินพุทสำหรับใช้ในการเขียนเพื่อการศึกษาเท่านั้น เมื่อนูญาติเห็นว่าใช้ประโยชน์ด้านการค้าไม่ไปคอมพิวเตอร์กับสัญญาณที่เข้ามาลงเนื้อ สัญญาณที่ได้จากคอมพิวเตอร์เป็นสัญญาณดิจิทัลถูกส่ง







ไปเก็บในหน่วยความจำโดยมีสัญญาณพลิกฟลอปสร้างแอกเดรส และควบคุมการเก็บในหน่วยความจำครั้งละ 1 บิต สัญญาณดิจิทัลจะถูกอินทิเกรตเพื่อสร้างสัญญาณเทียมนำกลับไปคอมพิวเตอร์ โดยตัวไอซีมีวงจรพิเศษเช็คสัญญาณดิจิทัลว่ามีค่า 1 หรือ 0 เหมือนกันติดต่อกันมากจะทำการลทหรือเพิ่มอัตราการขยายภายในการอินทิเกรเตอร์โดยอัตโนมัติ เพื่อให้ได้ค่าที่มีความแม่นยำสูง

ข้อมูลดิจิทัลจะถูกเก็บไว้ในไดนามิกแรม 41256 ขนาด 256K 1 ตัวซึ่งเราสามารถเก็บได้เวลา 16 วินาที ที่ 16K บิตต่อวินาทีซึ่งเราอาจขยายได้อีกสูงสุด 4 ตัว

สัญญาณอนาลอกที่ได้จากการอินทิเกรเตอร์สัญญาณดิจิทัล จะต่อเข้า LM 386 ทำการขยายส่งให้ลำโพงต่อไป

สำหรับภาคควบคุมนั้นเรานำสัญญาณจากขา MICout ของ T6668 ซึ่งถูกขยายแล้ว ต่อเข้ากับ R13 เพื่อกรองระดับสัญญาณดีซีออก จากนั้นต่อเข้ากับวงจรคอมพิวเตอร์ซึ่งมี R5 กับ R6 ต่อแบบดิไวเคอร์สร้างแรงดันอ้างอิงประมาณ 1.6 โวลต์เพื่อให้คอมพิวเตอร์กับสัญญาณอนาลอกเพื่อสร้างสัญญาณดิจิทัลผ่าน R8 จ่ายให้กับส่วนอื่นๆของวงจรของภาคควบคุม คือ ไอซี 74123 U8A และ U10A ซึ่งทำหน้าที่ตรวจเช็คการมาถึงและการหยุดของสัญญาณเสียงดิจิทัล

ตารางการทำงานของ 74123

CLEAR	A	B	Q	Q'
L	X	X	L	H
H	L			
H		H		

โดยเวลาในการสร้าง พัลส์

$$T = 0.4 R C$$

โดยมีข้อกำหนดว่าความต้านทานสูงสุดไม่เกิน 250 k ส่วนไดโอดมิไว้เพื่อป้องกัน อินพุท เมื่อมีสัญญาณอินพุทเข้า 74123 จะทำการรีเซ็ตและสร้างพัลส์ตามทุกครั้งโดยจะเริ่มต้นสร้างพัลส์ใหม่ตามอินพุทที่เข้ามาโดยไม่มีการตกลงของพัลส์เมื่อมีอินพุทเข้ามาใหม่ จนจบพัลส์ตามเวลาที่คำนวณไว้

U8a เป็นไอซี 74123 มีการต่อเพื่อทำหน้าที่รีเซ็ตขอบขึ้นของสัญญาณเสียงดิจิตอลและสร้างรีทริกเกอร์พัลส์ขนาด 1 วินาที ซึ่งจะสร้างพัลส์ใหม่เมื่อมีอินพุทลูกใหม่เข้ามาโดยพัลส์ไม่มีการตกลง จุดมุ่งหมายก็คือสร้างพัลส์ที่มีจุดเริ่มขอบขึ้นจุดเดียวจากสัญญาณเสียงดิจิตอลหลายๆจุด ให้แก่ U8b เป็นไอซี 74123 เพื่อสร้างสัญญาณรีเซ็ตแก่ T6668

U8b ต่อแบบรีเซ็ตขอบขึ้นของสัญญาณจาก U8a เพื่อสร้างพัลส์ขนาด 0.1 วินาที เพื่อนำไปรีเซ็ตในจุดแรกสุดสัญญาณเสียงดิจิตอลหรือข้อความ

U7a เป็นไอซี 74123 มีการต่อแบบรีเซ็ตขอบลงของสัญญาณจาก U8b เพื่อสร้างพัลส์สำหรับการบันทึกคือ สัญญาณ PLAY1 และ START ซึ่ง T6668 จะทำการเก็บข้อมูลเมื่อมีสัญญาณทั้งสองอินพุทพร้อมกัน จุดมุ่งหมายคือให้มีหลังจากการรีเซ็ตให้ทำการบันทึก

นอกจากนี้สัญญาณเสียงดิจิตอลยังจ่ายให้ U10a

U10a เป็นไอซี 74123 มีการต่อแบบรีเซ็ตขอบลงของสัญญาณเสียงดิจิตอล เพื่อหาตำแหน่งสุดท้ายเพื่อป้อนให้ U10b เป็นรีทริกเกอร์พัลส์ความยาว 1 วินาที U10b เป็นไอซี 74123 ทำหน้าที่รีเซ็ตขอบลงของสัญญาณจาก U10a เพื่อสร้างสัญญาณขนาด 0.2 วินาทีเป็นสัญญาณ STOP ให้แก่ T6668

U7b เป็นไอซี 74123 ทำหน้าที่รีเซ็ตขอบลงของสัญญาณจาก U10a เพื่อสร้างสัญญาณความยาว 0.5 วินาทีเป็นสัญญาณ PLAY2 เล่นกลับข้อมูลที่ได้นบันทึกไว้เป็นการทบทวนข้อมูล ส่วน U9a เป็นออร์เกตของสัญญาณ PLAY1 และสัญญาณ PLAY2 เพื่อสร้างสัญญาณ PLAY เพื่อให้


T6668 เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกห้าปีข้างหน้าสัญญาณตั้งต้นจิลีแบริ่งจะขอสอดแทรกนี้มีผลมาใช้  
และ U5c เป็นออร์เกตของสัญญาณ STOP และ PLAY2 โดยขา STOP จะมี R14

ต่อไว้กับขา STOP เพื่อทำการ pull down ซึ่ง U5c มีหน้าที่สร้างสัญญาณให้ Q1 ทรานซิสเตอร์ นำกระแสโดยต่อเข้ากับขาเบสโดยผ่าน R5 ป้องกันกระแสเกิน

เมื่อ Q1 ได้รับสัญญาณจาก U5c จะนำกระแสจนอิ่มตัวเป็นสวิตช์ขั้วนาออก ทำการสวิตช์สัญญาณเสียงดิจิตอลลง ground ประโยชน์ก็คือเมื่อภาคเรีการหยุดของสัญญาณทำงานแล้วจะทำให้เสียงดิจิตอลที่เข้าที่หลังนั้นไม่ปรากฏคือให้ช่วงเวลาหนึ่งเมื่อไม่มีสัญญาณเข้ามาติดต่อกันถือว่าสัญญาณหยุดหยุดเสร็จสิ้นแล้ว ป้องกันการทำงานผิดพลาด หรือกล่าวอีกอย่างคือเมื่อสร้างสัญญาณ PLAY2 หรือ STOP แก่ T6668 จะไม่มีการเรีคสัญญาณเข้ามาอีก





รูปที่ 3.1 แผนผังโครงสร้างการทำงานของวงจร





รูปที่ 3.2.2 2





## การทดลองและผลการทดลอง

เมื่อเราเปิดสวิทช์เพาเวอร์ เลือกสวิทช์ REC/PLAY ที่ตำแหน่ง REC และรอให้หลอดสัญญาณ EOS ติดเพียงหลอดเดียว ซึ่งก็พร้อมที่จะบันทึกข้อมูลได้เมื่อมีสัญญาณเสียงเข้า หลอดสัญญาณ VOICE จะกระพริบตามและหลอดสัญญาณ PLAY และ START จะสว่างและดับลง แสดงการบันทึก เราสามารถบันทึก ได้สูงสุด 16 วินาที ซึ่งนานพอสำหรับการจับเสียงเรียกขานของวิทยุมือถือ

เมื่อสิ้นสุดการบันทึกคือการหยุดดูในระยะเวลาหนึ่ง หลอดสัญญาณ STOP จะสว่างและดับลง และหลอดสัญญาณ PLAY จะสว่างและดับลงข้อมูลที่บันทึกไว้จะถูกอ่านกลับมาทวนอีกครั้งหนึ่งและหากต้องการอ่านข้อมูลที่บันทึกไว้ทำได้โดย เลือกสวิทช์ REC/PLAY ที่ตำแหน่ง PLAY พร้อมกับป้อนสัญญาณเสียงพูดในไมโครโฟนเครื่องจะทำการเล่นกลับอีกครั้งหนึ่งเป็นการอ่านค่าข้อมูลที่ได้บันทึกไว้

สำหรับการเช็คค่าต่างภายในเครื่อง R6 ปรับแรงดันอ้างอิงของคอมพิวเตอร์ที่ 0.6 โวลต์ไม่ควรต่ำกว่านี้เพราะจะมีสัญญาณรบกวนจากภายใน สามารถปรับให้สูงกว่านี้ได้บ้างหากสัญญาณอินพุตมีความดังพอ

R17 จะปรับความปรับความกว้างก่อนที่รีเซ็ต ถ้าน้อยไปเครื่องจะรีเซ็ตครั้งต่อไปเร็วเกินไป

R18 จะปรับขนาดของพัลส์ที่ทำการรีเซ็ต ถ้าน้อยเกินไปเครื่องจะไม่รีเซ็ต ถ้ามากเกินไปเครื่องบันทึกไม่ทันค่าแรก

R9 ปรับการจับเวลาการหยุดของสัญญาณ ถ้านานเกินไปจะทำให้เครื่องอ่านซ้ำการบันทึกครั้งถัดไปจะไม่ทัน ถ้าน้อยเกินไปเครื่องจะตัดค่าเร็วเกินไป

R11 จะปรับสัญญาณ STOP ถ้านานเกินไปจะทำให้เครื่องอ่านซ้ำ การบันทึกครั้งถัดไปจะไม่ทัน R12 จะปรับสัญญาณ PLAY ถ้านานเกินไปจะทำให้เครื่องอ่านซ้ำ การบันทึกครั้งถัดไปจะไม่ทัน

ไปจะไม่ทัน

	GAIN	$V_i$ (mV)	$V_o$ (mV)	$V_{cc}$ (V)	$I_{cc}$ (mA)
ANG AMP	470	21.72	10.21	5	50
SPK AMP	200	24	4.8	5	50
	$R_{ext}(\max)$	$T_{delay}(s)$	$V_{cc}(V)$	$I_{cc}(mA)$	
VOICE DETECT	260k	3 - 5.7	5	4	
DRAM	access time (nS)	$V_{cc}(V)$	$I_{cc}(mA)$		
	150	5 ± 10%	70x2		
	$t_{read} \min (nS)$	$t_{write} \min (nS)$			
	100	100			

ตารางที่ 4.1 ค่าพารามิเตอร์ต่างๆของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

## สรุปผลการทดลอง

การบันทึกและเล่นเสียงแบบดิจิทัลจะเป็นการใช้แทนระบบกลไกข้อดีคือสามารถใช้งานได้โดยตลอดโดยไม่ต้องย้อนเทปกลับ ใช้การรีเซ็ตแทน

เราใช้ การแปลงข้อมูลจากอนาล็อกเป็นดิจิทัล และแปลงข้อมูลจากดิจิทัลเป็นอนาล็อกแบบเคลต้ามอดูเลชันประหยัคหน่วยความจำกว่าการลุ่มแบบจุดแทนค่าธรรมา 8 เท่า เพราะแบบเคลต้ามอดูเลชันใช้บิตในการบันทึกเพียงบิตเดียว ในขณะที่ส่วนการลุ่มแบบจุดใช้บิตในการบันทึก 8 บิตใช้

ไอซีที่ใช้ในการบันทึกแบบเคลต้ามอดูเลชัน T6668 เมื่อเทียบกับไอซีที่ใช้กับเบอร์อื่นๆค่อนข้างมีคุณภาพความถูกต้องเสียงดีกว่า

ในการใช้งานเครื่องโต้ตอบสำหรับการสื่อสาร เราจะใช้งานโดยบันทึกคำที่สั้นๆได้ไม่เกิน 16 วินาที ซึ่งนานพอสำหรับคำพูดที่สั้นและซ้ำเช่นการพูดเรียกขานรหัสต่างๆ

เมื่อเรานับที่ข้อความเสร็จสิ้น คือเสียงหยุดไปประมาณ 1 วินาทีเครื่องจะเล่นกลับ 1 เที้ยวโดยเป็นการทำงานของวงจรเซ็คลัญญานเสียง

## หนังสืออ้างอิง

1. สันติ พึ่งมาก, "เคล็ด้ามอคเคชั่น", ปรินทิวนิพนธ์ปี 2530, เล่มที่ 30117, หน้า 11-20.
2. David Sumner, "Single Side band", American Radio Relay League, 1989, pp 29-18 - 29-28.
3. Charles E. Spork, "Linear IC Device", The National Semiconductor Corp, 1989.



กิตติกรรมประกาศ

ขอขอบพระคุณอาจารย์ และขอขอบคุณผู้ช่วยเหลือทุกท่าน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





**FUJITSU**

**CMOS 262144-BIT  
STATIC RANDOM  
ACCESS MEMORY**

MB 84256-10 10L 10LL  
MB 84256-12 12L 12LL  
MB 84256-15 15L 15LL

August 1986  
Edition 2.0

**256K-BIT (32,768 x 8) CMOS STATIC RANDOM ACCESS  
MEMORY WITH DATA RETENTION AND LOW POWER**

The Fujitsu MB 84256 is a 32,768 word by 8 bit static random access memory fabricated with a CMOS silicon gate process. The memory utilizes asynchronous circuitry and may be maintained in any state for an indefinite period of time. All pins are TTL compatible, and a single +5 volts power supply is required.



The MB 84256 is ideally suited for use in microprocessor systems and other applications where fast access time and ease of use are required. All devices offer the advantages of low power dissipation, low cost and high performance.

- Organization: 32,768 x 8 bits
- Fast access time: 100 ns max. (MB 84256-10/10L/10LL)  
120 ns max. (MB 84256-12/12L/12LL)  
150 ns max. (MB 84256-15/15L/15LL)
- Completely static operation: No clock required
- TTL compatible inputs/outputs
- Three-state outputs
- Single +5V power supply, ±10% tolerance
- Low power standby:
  - CMOS level: 5.5 mW max. (MB 84256-10/12/15)
  - 0.55 mW max. (MB 84256-10L/10LL/12L/12LL/  
15L/15LL)
  - TTL level: 16.5 mW max. (MB 84256-10/10L/10LL/12/12L/12LL/  
15/15L/15LL)
- Data retention: 2.0V
- Standard 28-pin DIP (600 mil) (Suffix: -P)
- Standard 28-pin Bend type Plastic Flat Package (450 mil) (Suffix: -PF)
- Standard 32-pad LCC (Suffix: -CV)

**ABSOLUTE MAXIMUM RATINGS (see NOTE)**

Rating	Symbol	Value	Unit
Supply Voltage	V <sub>CC</sub>	-0.5 to +7.0	V
Input Voltage	V <sub>IN</sub>	-0.5 to V <sub>CC</sub> +0.5	V
Output Voltage	V <sub>OUT</sub>	-0.5 to V <sub>CC</sub> +0.5	V
Temperature Under Bias	T <sub>BIAS</sub>	-10 to +85	°C
Storage Temperature Range	CERAMIC	-65 to +150	°C
	PLASTIC	-40 to +125	


**NOTE:** Permanent device damage may occur if ABSOLUTE MAXIMUM RATINGS are exceeded. Functional operation should be restricted to the conditions as detailed in the operational sections of this data sheet. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields. However, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit.

**FUJITSU** MB 84256-10 10L 10LL  
 MB 84256-12 12L 12LL  
 MB 84256-15 15L 15LL

**3**



**CAPACITANCE (T<sub>A</sub> = 25°C, f = 1 MHz)**

Parameter	Symbol	Min	Typ	Max	Unit
I/O Capacitance (V <sub>DD</sub> = 0V)	C <sub>I/O</sub>			8	pF
Input Capacitance (V <sub>IN</sub> = 0V)	C <sub>IN</sub>			7	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## RECOMMENDED OPERATING CONDITIONS

(Referenced to GND)

Parameter	Symbol	Min	Typ	Max	Unit
Supply Voltage	V <sub>CC</sub>	4.5	5.0	5.5	V
Input Low Voltage	V <sub>IL</sub>	-2.0*		0.8	V
Ambient Temperature	T <sub>A</sub>	0		70	°C


\* -2.0 V Min. for pulse width less than 20 ns. (V<sub>IL</sub> Min = -0.3 V at DC level)

## DC CHARACTERISTICS

(Recommended operating conditions otherwise noted.)

Parameter	Symbol	MB 84256-10/17/15		MB 84256-10L/10LL/12L/12LL/15L/15LL		Unit	Test Conditions
		Min	Max	Min	Max		
Standby Supply Current	I <sub>SB1</sub>		1		0.1	mA	CS ≥ V <sub>CC</sub> - 0.2V CS = V <sub>IH</sub>
	I <sub>SB2</sub>		3		3		
Active Supply Current	I <sub>CC1</sub>		45		45	mA	CS = V <sub>IL</sub> , V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> I <sub>OUT</sub> = 0 mA Cycle = Min., Duty = 100%, I <sub>OUT</sub> = 0 mA
Operating Supply Current	I <sub>CC2</sub>		70		70		
Input Leakage Current	I <sub>LI</sub>	-1	1	-1	1	μA	V <sub>IN</sub> = 0V to V <sub>CC</sub>
Output Leakage Current	I <sub>L/O</sub>	-1	1	-1	1	μA	V <sub>I/O</sub> = 0V to V <sub>CC</sub> , CS = V <sub>IH</sub> , OE = V <sub>IH</sub> or WE = V <sub>IL</sub>
Output High Voltage	V <sub>OH</sub>	2.4		2.4		V	I <sub>OH</sub> = -1.0 mA
Output Low Voltage	V <sub>OL</sub>		0.4		0.4	V	I <sub>OL</sub> = 2.1 mA

Note: All voltages are referenced to GND



**FUJITSU** MB 84256-10 10L/10LL  
 MB 84256-12 12L/12LL  
 MB 84256-15 15L/15LL


## AC CHARACTERISTICS

(Recommended operating conditions unless otherwise noted.)

### READ CYCLE<sup>\*1</sup>

Parameter	Symbol	MB 84256 10/ 10L/10LL		MB 84256-12/ 12L/12LL		MB 84256 15/ 15L/15LL		Unit
		Min	Max	Min	Max	Min	Max	
Read Cycle Time	$t_{RC}$	100		120		150		ns
Address Access Time <sup>*2</sup>	$t_{AA}$		100		120		150	ns
CS Access Time <sup>*3</sup>	$t_{ACS}$		100		120		150	ns
Output Enable to Output Valid	$t_{OE}$		40		50		60	ns
Output Hold from Address Change	$t_{OH}$	20		20		20		ns
Chip Select to Output Low-Z <sup>*4*5</sup>	$t_{CLZ}$	10		10		10		ns
Output Enable to Output Low-Z <sup>*4*5</sup>	$t_{OLZ}$	5		5		5		ns
Chip Select to Output High-Z <sup>*4*5</sup>	$t_{CHZ}$		40		40		50	ns
Output Enable to Output High-Z <sup>*4*5</sup>	$t_{OHZ}$		40		40		50	ns

### READ CYCLE TIMING DIAGRAM<sup>\*1</sup>




- Note:
- \*1 WE is high for Read cycle
  - \*2 Device is continuously selected, CS = OE = V<sub>IL</sub>.
  - \*3 Address valid prior to or coincident with CS transition low
  - \*4 Transition is measured at the point of  $\pm 500mV$  from steady state voltage.
  - \*5 This parameter is specified with Load II in Fig. 2

**WRITE CYCLE<sup>1,2</sup>**

Parameter	Symbol	MB 84256 10/ 10L/10LL		MB 84256 12/ 12L/12LL		MB 84256-15/ 15L/15LL		Unit
		Min	Max	Min	Max	Min	Max	
Write Cycle Time <sup>3</sup>	t <sub>WC</sub>	100		120		150		ns
Address Valid to End of Write	t <sub>AW</sub>	80		85		100		ns
Data Valid to End of Write	t <sub>DV</sub>	80		85		100		ns
Data Hold Time	t <sub>DH</sub>	0		0		0		ns
Write Pulse Width	t <sub>WP</sub>	80		70		80		ns
Address Setup Time	t <sub>AS</sub>	0		0		5		ns
Write Recovery Time <sup>4</sup>	t <sub>WR</sub>	5		5		5		ns
WE to Output Low <sup>5,6</sup>	t <sub>WL2</sub>	5		5		5		ns
WE to Output High <sup>5,6</sup>	t <sub>WH2</sub>		40		40		50	ns


**WRITE CYCLE TIMING DIAGRAM<sup>1,2</sup>**



- Note: \*1 If OE, CS are in the READ Mode during this period, I/O pins are in the output state so that the input signals of opposite phase to the outputs must not be applied.  
 \*2 If CS goes high simultaneously with WE high, the output remains in high impedance state.  
 \*3 All write cycle are determined from last address transition to the first address transition of the next address.  
 \*4 t<sub>WR</sub> is defined from the end point of WRITE Mode.  
 \*5 Transition is measured at the point of 2.500mV from steady state voltage.  
 \*6 This parameter is specified with Load II in Fig. 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Schematic Diagram



TL/H-9299-1



## LM124/LM224/LM324, LM124A/LM224A/LM324A, LM2902 Low Power Quad Operational Amplifiers

### General Description

The LM124 series consists of four independent, high gain, internally frequency compensated operational amplifiers which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage.

Application areas include transducer amplifiers, DC gain blocks and all the conventional op amp circuits which now can be more easily implemented in single power supply systems. For example, the LM124 series can be directly operated off of the standard +5 V<sub>DC</sub> power supply voltage which is used in digital systems and will easily provide the required interface electronics without requiring the additional ±15 V<sub>DC</sub> power supplies.

### Unique Characteristics

- In the linear mode the input common-mode voltage range includes ground and the output voltage can also swing to ground, even though operated from only a single power supply voltage.
- The unity gain cross frequency is temperature compensated.
- The input bias current is also temperature compensated.


### Advantages

- Eliminates need for dual supplies
- Four internally compensated op amps in a single package
- Allows directly sensing near GND and V<sub>OUT</sub> also goes to GND
- Compatible with all forms of logic
- Power drain suitable for battery operation

### Features

- Internally frequency compensated for unity gain
- Large DC voltage gain 100 dB
- Wide bandwidth (unity gain) 1 MHz (temperature compensated)
- Wide power supply range:
  - Single supply 3 V<sub>DC</sub> to 32 V<sub>DC</sub>
  - or dual supplies ±1.5 V<sub>DC</sub> to ±16 V<sub>DC</sub>
- Very low supply current drain (700 μA)—essentially independent of supply voltage
- Low input biasing current 45 nA<sub>DC</sub> (temperature compensated)
- Low input offset voltage 2 mV<sub>DC</sub> and offset current 5 nA<sub>DC</sub>
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage
- Large output voltage swing 0 V<sub>DC</sub> to V<sub>+</sub> - 1.5 V<sub>DC</sub>


### Connection Diagram



Top View

Order Number LM124J, LM124AJ, LM224J, LM224AJ, LM324J, LM324AJ, LM324M, LM324AM, LM2902M, LM324N, LM324AN or LM2902N  
See NS Package Number J14A, M14A or N14A

### Schematic Diagram (Each Amplifier)



TL/H-9299-2

LM124/LM224/LM324/LM124A/LM224A/LM324A/LM2902

**Absolute Maximum Ratings**

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications. (Note 9)

	LM124/LM224/LM324 LM124A/LM224A/LM324A	LM2902	LM124/LM224/LM324 LM124A/LM224A/LM324A	LM2902
Supply Voltage, V <sup>+</sup>	32 V <sub>DC</sub> or ± 16 V <sub>DC</sub>	26 V <sub>DC</sub> or ± 13 V <sub>DC</sub>	-65°C to +150°C	-65°C to +150°C
Differential Input Voltage	32 V <sub>DC</sub>	26 V <sub>DC</sub>	260°C	260°C
Input Voltage	-0.3 V <sub>DC</sub> to +32 V <sub>DC</sub>	-0.3 V <sub>DC</sub> to +26 V <sub>DC</sub>	Storage Temperature Range	
Input Current (V <sub>IN</sub> < -0.3 V <sub>DC</sub> ) (Note 3)	50 mA	50 mA	Lead Temperature (Soldering, 10 seconds) 260°C	
Power Dissipation (Note 1)			Soldering Information	
Molded DIP	1130 mW	1130 mW	Dual-In-Line Package	
Cavity DIP	1260 mW	1260 mW	Soldering (10 seconds) 260°C	
Small Outline Package	800 mW	800 mW	Small Outline Package	
Output Short-Circuit to GND (One Amplifier) (Note 2)			Vapor Phase (60 seconds) 215°C	
V <sup>+</sup> < 15 V <sub>DC</sub> and T <sub>A</sub> = 25°C	Continuous	Continuous	Infrared (15 seconds) 220°C	
Operating Temperature Range			See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.	
LM324/LM324A	0°C to +70°C	-40°C to +85°C	ESD Tolerance (Note 10) 250V	
LM224/LM224A	-25°C to +85°C			
LM124/LM124A	-55°C to +125°C			

**Electrical Characteristics** v<sup>+</sup> = +5.0 V<sub>DC</sub>, (Note 4), unless otherwise stated

Parameter	Conditions	LM124A		LM224A		LM324A		LM124/LM224		LM324		LM2902		Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	(Note 5) T <sub>A</sub> = 25°C	±1		±2	±1		±3	±2		±5	±2		±7	mV <sub>DC</sub>
Input Bias Current (Note 6)	I <sub>IN(+)</sub> or I <sub>IN(-)</sub> , V <sub>CM</sub> = 0V, T <sub>A</sub> = 25°C	20		50	40		80	45		100	45		250	nA <sub>DC</sub>
Input Offset Current	I <sub>IN(+)</sub> - I <sub>IN(-)</sub> , V <sub>CM</sub> = 0V, T <sub>A</sub> = 25°C	±2		±10	±2		±15	±3		±30	±5		±50	nA <sub>DC</sub>
Input Common-Mode Voltage Range (Note 7)	V <sup>+</sup> = 30 V <sub>DC</sub> , (LM2902, V <sup>+</sup> = 26 V <sub>DC</sub> ), T <sub>A</sub> = 25°C	0		V <sup>+</sup> - 1.5	0		V <sup>+</sup> - 1.5	0		V <sup>+</sup> - 1.5	0		V <sup>+</sup> - 1.5	V <sub>DC</sub>
Supply Current	Over Full Temperature Range R <sub>L</sub> = ∞ On All Op Amps V <sup>+</sup> = 30V (LM2902 V <sup>+</sup> = 26V) V <sup>+</sup> = 5V	1.5		3	1.5		3	1.5		3	1.5		3	mA <sub>DC</sub>
		0.7		1.2	0.7		1.2	0.7		1.2	0.7		1.2	
Large Signal Voltage Gain	V <sup>+</sup> = 15 V <sub>DC</sub> , R <sub>L</sub> ≥ 2 kΩ, (V <sub>O</sub> = 1 V <sub>DC</sub> to 11 V <sub>DC</sub> ), T <sub>A</sub> = 25°C	50		100	50		100	25		100	50		100	V/mV
Common-Mode Rejection Ratio	DC, V <sub>CM</sub> = 0V to V <sup>+</sup> - 1.5 V <sub>DC</sub> , T <sub>A</sub> = 25°C	70		85	70		85	65		85	70		85	dB
Power Supply Rejection Ratio	DC, V <sup>+</sup> = 5 V <sub>DC</sub> to 30 V <sub>DC</sub> (LM2902, V <sup>+</sup> = 5 V <sub>DC</sub> to 26 V <sub>DC</sub> ), T <sub>A</sub> = 25°C	65		100	65		100	65		100	65		100	dB

**Electrical Characteristics** v<sup>+</sup> = +5.0 V<sub>DC</sub>, (Note 4) unless otherwise stated (Continued)

Parameter	Conditions	LM124A		LM224A		LM324A		LM124/LM224		LM324		LM2902		Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Amplifier-to-Amplifier Coupling (Note 8)	f = 1 kHz to 20 kHz, T <sub>A</sub> = 25°C (Input Referred)	-120		-120		-120		-120		-120		-120		dB
Output Current	Source V <sub>IN</sub> <sup>+</sup> = 1 V <sub>DC</sub> , V <sub>IN</sub> <sup>-</sup> = 0 V <sub>DC</sub> , V <sup>+</sup> = 15 V <sub>DC</sub> , V <sub>O</sub> = 2 V <sub>DC</sub> , T <sub>A</sub> = 25°C	20		40	20		40	20		40	20		40	mA <sub>DC</sub>
	Sink V <sub>IN</sub> <sup>-</sup> = 1 V <sub>DC</sub> , V <sub>IN</sub> <sup>+</sup> = 0 V <sub>DC</sub> , V <sup>+</sup> = 15 V <sub>DC</sub> , V <sub>O</sub> = 2 V <sub>DC</sub> , T <sub>A</sub> = 25°C	10		20	10		20	10		20	10		20	
	V <sub>IN</sub> <sup>-</sup> = 1 V <sub>DC</sub> , V <sub>IN</sub> <sup>+</sup> = 0 V <sub>DC</sub> , V <sup>+</sup> = 15 V <sub>DC</sub> , V <sub>O</sub> = 200 mV <sub>DC</sub> , T <sub>A</sub> = 25°C	12		50	12		50	12		50	12		50	
Short Circuit to Ground	(Note 2) V <sup>+</sup> = 15 V <sub>DC</sub> , T <sub>A</sub> = 25°C	40		60	40		60	40		60	40		60	mA <sub>DC</sub>
Input Offset Voltage	(Note 5)	±4		±4		±5		±7		±9		±10		mV <sub>DC</sub>
Input Offset Voltage Drift	R <sub>S</sub> = 0Ω	±7 ±20		±7 ±20		±7 ±30		±7		±7		±7		μV/°C
Input Offset Current	I <sub>IN(+)</sub> - I <sub>IN(-)</sub> , V <sub>CM</sub> = 0V	±30		±30		±75		±100		±150		±45 ±200		nA <sub>DC</sub>
Input Offset Current Drift	R <sub>S</sub> = 0Ω	±10 ±200		±10 ±200		±10 ±200		±10		±10		±10		pA <sub>DC</sub> /°C
Input Bias Current	I <sub>IN(+)</sub> or I <sub>IN(-)</sub>	40		100	40		100	40		200	40		500	nA <sub>DC</sub>
Input Common-Mode Voltage Range (Note 7)	V <sup>+</sup> = +30 V <sub>DC</sub> (LM2902, V <sup>+</sup> = 26 V <sub>DC</sub> )	0		V <sup>+</sup> - 2	0		V <sup>+</sup> - 2	0		V <sup>+</sup> - 2	0		V <sup>+</sup> - 2	V <sub>DC</sub>
Large Signal Voltage Gain	V <sup>+</sup> = +15 V <sub>DC</sub> (V <sub>O</sub> Swing = 1 V <sub>DC</sub> to 11 V <sub>DC</sub> ), R <sub>L</sub> ≥ 2 kΩ	25		25	25		15	25		15	25		15	V/mV
Output Voltage Swing	V <sub>OH</sub> V <sup>+</sup> = +30 V <sub>DC</sub> , R <sub>L</sub> = 2 kΩ	26		26	26		26	26		26	26		22	V <sub>DC</sub>
	R <sub>L</sub> ≥ 10 kΩ (LM2902, V <sup>+</sup> = 26 V <sub>DC</sub> )	27		28	27		28	27		28	27		28	
	V <sub>OL</sub> V <sup>+</sup> = 5 V <sub>DC</sub> , R <sub>L</sub> ≥ 10 kΩ	5		20	5		20	5		20	5		100	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## LM386 Low Voltage Audio Power Amplifier

### General Description

The LM386 is a power amplifier designed for use in low voltage consumer applications. The gain is internally set to 20 to keep external part count low, but the addition of an external resistor and capacitor between pins 1 and 8 will increase the gain to any value up to 200.

The inputs are ground referenced while the output is automatically biased to one half the supply voltage. The quiescent power drain is only 24 milliwatts when operating from a 6 volt supply, making the LM386 ideal for battery operation.

### Features


- Battery operation
- Minimum external parts
- Wide supply voltage range 4V-12V or 5V-18V
- Low quiescent current drain 4 mA

- Voltage gains from 20 to 200
- Ground referenced input
- Self-centering output quiescent voltage
- Low distortion
- Eight pin dual-in-line package


### Applications

- AM-FM radio amplifiers
- Portable tape player amplifiers
- Intercoms
- TV sound systems
- Line drivers
- Ultrasonic drivers
- Small servo drivers
- Power converters

### Equivalent Schematic and Connection Diagrams



Dual-In-Line and Small Outline Packages




Top View

Order Number LM386M-1, LM386N-1, LM386N-3 or LM386N-4  
See NS Package Number M08A or N08E


### Typical Applications

Amplifier with Gain = 20  
Minimum Parts



\*Required for LM386N-4 only.

Amplifier with Gain = 200



\*Required for LM386N-4 only.

**Electrical Characteristics**  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = +5\text{V}$  to  $+15\text{V}$ , (unless otherwise specified) (Continued)

Parameter	Conditions	Limits					
		LM555			LM555C		
		Min	Typ	Max	Min	Typ	Max
Output Voltage Drop (Low)	$V_{CC} = 15\text{V}$						
	$I_{\text{SINK}} = 10\text{ mA}$		0.1	0.15		0.1	0.25
	$I_{\text{SINK}} = 50\text{ mA}$		0.4	0.5		0.4	0.75
	$I_{\text{SINK}} = 100\text{ mA}$		2	2.2		2	2.5
	$I_{\text{SINK}} = 200\text{ mA}$		2.5			2.5	
	$V_{CC} = 5\text{V}$		0.1	0.25		0.25	0.35
Output Voltage Drop (High)	$I_{\text{SOURCE}} = 200\text{ mA}$ , $V_{CC} = 15\text{V}$	13	12.5			12.5	
	$I_{\text{SOURCE}} = 100\text{ mA}$ , $V_{CC} = 15\text{V}$	3	13.3		12.75	13.3	
	$V_{CC} = 5\text{V}$		3.3		2.75	3.3	
Rise Time of Output			100			100	
Fall Time of Output			100			100	

Note 1: For operating at elevated temperatures the device must be derated above  $25^\circ\text{C}$  based on a  $+150^\circ\text{C}$  maximum junction temperature and a thermal resistance of  $164^\circ\text{C}/\text{w}$  (TO-5),  $106^\circ\text{C}/\text{w}$  (DIP) and  $170^\circ\text{C}/\text{w}$  (SO-8) junction to ambient.

Note 2: Supply current when output high typically 1 mA less at  $V_{CC} = 5\text{V}$ .

Note 3: Tested at  $V_{CC} = 5\text{V}$  and  $V_{CC} = 15\text{V}$ .


Note 4: This will determine the maximum value of  $R_A + R_B$  for 15V operation. The maximum total ( $R_A + R_B$ ) is 20 M $\Omega$ .

Note 5: No protection against excessive pin 7 current is necessary providing the package dissipation rating will not be exceeded.

Note 6: Refer to RET555X drawing of military LM555H and LM555J versions for specifications.

**Connection Diagrams**

Metal Can Package




Top View

Order Number LM555H or LM555CH  
See NS Package Number H08C

TL/M/7851-2

Dual-In-Line and Small Outline Packages



Top View

Order Number LM555J, LM555CJ,  
LM555CM or LM555CN  
See NS Package Number J08A, M08A or N08E

TL/M/74



**Absolute Maximum Ratings\***

Supply Voltage, $V_{DD} - V_{SS}$ .....	0 to 7V
Input Voltage .....	$V_{SS}$ to $V_{DD}$
Operating Temperature .....	-10°C to 60°C
Storage Temperature .....	-20°C to 80°C

**\*Comments**

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

**Electrical Characteristics**

( $T_A = 25^\circ\text{C}$ ,  $V_{DD} = 5\text{V}$ ,  $F_{OSC} = 40\text{KHz}$ , unless otherwise specified)

Symbol	Parameter	Limit			Unit
		Min.	Typ.	Max.	
$V_{DD}$	Supply Voltage	3	5	6	V
$I_{DC}$	Standby Current		1.0		$\mu\text{A}$
$I_{drive}$	Clock Drive Current	16			mA
$I_{sink}$	Clock Sink Current	16			mA
$V_{IH}$	Input Voltage	High	3.5		V
$V_{IL}$		Low	0.5	1.5	V
$I_{drive}$	*Output Current	Drive	5	4	mA
$I_{sink}$		Sink	3	4	mA
$T_{RESET}$	Reset Pulse	1			$\mu\text{S}$
$t_{write}$	Write Pulse Width	200 NS		10 $\mu\text{S}$	

Note: \*Except  $A_0, D_0$  pin.

**Bonding Diagram**
