



ปีการศึกษา ๒๕๓๓

ระบบจำลองการทำงานของวงจรถลอจิก

Logic Circuit Simulation System (LCSS)



อาจารย์ที่ปรึกษา

รศ. มนัส สังวรศิลป์

อ. สุรพันธ์ เอื้อไพบูลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไป (0)28795 การค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

13.ค.ค.25๖๓

ปริญญาโท ปีการศึกษา ๒๕๓๓

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง ระบบจำลองการทำงานของวงจรถอจิก

ผู้จัดทำ

๑. นาย ประยุทธ์ เทพมังกร ๓๐๑๑๔๐

๒. นาย ปราโมทย์ ภัคดีศรีวงศ์ ๓๐๑๑๕๐



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง (๐)28795

ระบบจำลองการทำงานของวงจรถลอจิก

Logic Circuit Simulation System (LCSS)

: นาย ประยุทธ์ เทพมังกร ๓๐๑๑๔๐

นาย ปราโมทย์ ภัคดีศรีวงศ์ ๓๐๑๑๔๐

อาจารย์ที่ปรึกษา :

รศ. มนัส ลังวรศิลป์

อ. สุรพันธ์ เอื้อไพบูลย์

ปีการศึกษา ๒๕๓๓

บทคัดย่อ

ระบบจำลองการทำงานของวงจรถลอจิก (Logic Circuit Simulation System) เป็นโปรแกรมที่ทำหน้าที่ จำลองการทำงานของวงจรถทางลอจิก โดยการ ใช้เอ็ดิเตอร์ (editor) ต่างๆเช่น sidekick, wordstar หรือ จะเขียนด้วยเอ็ดิเตอร์ภาษาต่างๆ (pascal, c, ฯลฯ) แทนส่วนของวงจรถซึ่ง ประกอบด้วย อินพุต (input), เอาท์พุต (output) และฟังก์ชันการทำงานของส่วนนั้น (AND, OR, NOR, NAND, ฯลฯ) เริ่มต้น โปรแกรมจะทำการโหลด (load) และแปลง (translation) ให้เป็นภาษาซี แล้วทำการลิงค์ (link) จนเป็นเอ็กซีคิวต์ ไฟล์ (execute file) จากนั้นจะนำสัญญาณอินพุตเข้ามา ร่วมในการประมวลผลของวงจรถ จนได้เอาท์พุต ซึ่งจะนำไปแปลงให้เป็น แผนภูมิเวลา (timing chart) เพื่อความสะดวกในการวิเคราะห์การทำงานของวงจรถ

โปรแกรมที่เขียนขึ้น สามารถนำไปใช้จำลองการทำงานของอุปกรณ์ประเภท วงจรถรวม (IC, Integrated Circuit) หรือ วงจรถรวมย่อส่วนขนาดเล็ก (VLSI, Very Large Scale Integrated Circuit) เพื่อศึกษาการ

เอกสารที่งานของอุปกรณ์เหล่านั้น หรือจะนำไปใช้จำลองการทำงานของวงจรถจริงก็ได้ คำ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LOGIC CIRCUIT SIMULATION SYSTEM

(LCSS)

Mr. PRAYUT THEPMANGKORN 301140

Mr. PRAMOTE PAKSRIWONG 301150

Associated Professor

Mr. Manus Sangworasilp Advisor

Mr. Surapun Ua-piboon

1990.

Abstract

The Logic Circuit Simulation System (LCSS) is an intelligent computer program that can simulate the duty of logic circuit by using editors such as sidekick, wordstar or writing by editor of the computer language (pascal ,c, etc.) describe the circuit that include of input ,output point and working function of that part (or, nor, eor etc).

At the beginning , program have been loaded to translate file to C language and linked it to be the execute file. Input data file and program complied the circuit. After this the output is exist and will be translated to timing chart for easily analysis of the circuit.

This program can simulate the logic circuit such as Integrated Circuit (IC) or Vary Large Scale Integrate Circuit (VLSI) for study the working of this device.

เอกสารนี้เป็นเอกสารที่เผยแพร่ไว้สำหรับการศึกษาเพื่อความรู้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ ๑	
บทนำ	๑
๑.๑ โปรแกรมอย่างง่าย	๑
๑.๒ การทำงานของโปรแกรมอย่างง่าย	๖
บทที่ ๒	
หลักการทํางานของระบบ	๕
๒.๑ โครงสร้างของ LCD ไฟล์	๕
๒.๒ โครงสร้างของ SIM ไฟล์	๑๐
๒.๓ โครงสร้างของ DAT ไฟล์	๑๐
บทที่ ๓	
โครงสร้างของระบบ	๑๘
๓.๑ โครงสร้างของ LCT	๑๘
๓.๒ โครงสร้างของ LOS	๑๘
๓.๓ โครงสร้างของ LCG	๑๕
บทที่ ๔	
การขยายขอบเขตการทำงาน	๒๐
บทที่ ๕	
ผลการทํางาน	๒๗
บทที่ ๖	
วิจารณ์และสรุปผล	๔๒
กิตติกรรมประกาศ	๔๓
หนังสืออ้างอิง	๔๔

สารบัญภาพ

ภาพที่	หน้า
๑-๑ ก. วงจร อาร์เอส ฟลิปฟลอป	๒
ข. ผลการทำงาน	
๑-๒ ผลการทำงานของโปรแกรมจำลองการทำงานของ อาร์เอส ฟลิปฟลอป	๓
๒-๑ บล็อกไดอะแกรมของระบบจำลองการทำงานของวงจรถอดจิก .	๘
๒-๒ ก. วงจร อาร์เอส ฟลิปฟลอป	๑๑
ข. วงจรสมมุติ	
๓-๑ บล็อกไดอะแกรมโครงสร้างของระบบ	๑๓
๓-๒ บล็อกไดอะแกรมการทำงานของ LCT	๑๔
๓-๓ บล็อกไดอะแกรมการทำงานของ LCS	๑๕
๓-๔ บล็อกไดอะแกรมการทำงานของ LCG	๑๖
๓-๕ บล็อกไดอะแกรมการทำงานของ EXE	๑๗
๔-๑ บล็อกไดอะแกรมของวงจรวกเลขฐานสองสี่หลัก	๒๐
๔-๒ ก. วงจรวกเลขฐานสองแบบไม่คิดตัวทดเข้า	๒๒
ข. วงจรสมมุติ	
๔-๓ ก. วงจรวกเลขฐานสองแบบคิดตัวทดเข้า	๒๓
ข. วงจรสมมุติ	
๔-๔ วงจรสมบูรณ์ของวงจรวกเลขฐานสองสี่หลัก	๒๖

สารบัญตาราง

หน้า

ตาราง - อาร์เอส ฟลิปฟลอป.....๒

ตาราง - การทำงานของอาร์เอส ฟลิปฟลอป.....๓



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ ๑

บทนำ

ในช่วงระยะเวลาไม่กี่ปีมานี้ เทคโนโลยีทางด้านอิเล็กทรอนิกส์เจริญขึ้นอย่างรวดเร็วจนแทบจะตามไม่ทัน การกำเนิดของไมโครโปรเซสเซอร์ ทำให้เกิดการเปลี่ยนแปลงครั้งยิ่งใหญ่ในวงการอิเล็กทรอนิกส์ จากวงจรรีเลย์อิเล็กทรอนิกส์ ซึ่งเป็นอาร์ดแวร์ มาเป็นวงจรมิโครโปรเซสเซอร์ซึ่งมีทั้งฮาร์ดแวร์ และซอฟต์แวร์ ปัจจุบันนี้เครื่องมืออิเล็กทรอนิกส์ เกือบทุกชนิดจะมีไมโครโปรเซสเซอร์อยู่ภายใน


การพัฒนาเทคโนโลยีในการผลิตวงจรรวม (IC) ก็มีผลต่อวงการนักเล่นอิเล็กทรอนิกส์เป็นอย่างมาก จากการประกอบวงจรด้วยทรานซิสเตอร์ และองค์ประกอบวงจรต่างๆ ก็เปลี่ยนมาเป็นการใช้วงจรรวมแทน และในที่สุดวงจรที่เรียกว่า ชิปซ้อนมากอย่างเช่น นาฬิกา, ดิจิตอลมิเตอร์ ก็เหลือเพียง LSI เพียงชิปเดียวกับอุปกรณ์ประกอบเล็กๆ อีกเพียงไม่กี่ชิ้นเท่านั้น

การศึกษาทางอิเล็กทรอนิกส์กำลังเปลี่ยนแปลงไป จากการเรียนรู้เทคนิคในการต่อวงจรด้วยอุปกรณ์เล็กๆ มาเป็นการเรียนรู้วิธีใช้วงจรรวม หรือ LSI ให้ถูกต้อง ซึ่งภายใน LSI ประกอบด้วย อุปกรณ์ต่างๆเป็นจำนวนมาก การที่จะสร้าง หรือศึกษาการทำงานของวงจร จำเป็นต้องนำอุปกรณ์มาทดลองต่อกันเองเป็นจำนวนมาก ทำให้เสียเวลาและสิ้นเปลืองโดยใช้เหตุ

จากเหตุผลต่างๆดังกล่าว จึงเกิดเป็นแรงตลใจในการคิดหาแนวทางที่จะเขียนโปรแกรมจำลองการทำงานทั้งหมดของวงจรต่างๆ โดยมุ่งเน้นไปที่วงจรทางลอจิก ซึ่งจะมีประโยชน์หลักในการจำลองการทำงานของ TTL และ CMOS

๑.๑ โปรแกรมอย่างง่าย

การเขียนโปรแกรมจำลองการทำงานของวงจรลอจิกอย่างง่ายสามารถทำได้โดยใช้ภาษาซี ต่อไปนี้จะเป็นตัวอย่างโปรแกรมที่เขียนขึ้นเพื่อจำลองการเอกสทำงานของรีอาร์เอสเฟลิป ฟิลอปที่ใช้ภาษาซีในการเขียนนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ ๑ ก. วงจร อาร์เอส ฟลิปฟลอป

Time	S	R	Q	Q _n
0	L	L	H	H
1	L	H	H	L
2	H	L	L	H
3	H	H	Q _n	Q _n

ข. ผลการทำงาน

```
/* RSFF.C */
```

```
#include <stdio.h>
```

```
#define L 0
```

```
#define H 1
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น ถือว่าห้ามใช้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
struct _ND2 {
```

```

char Y, Y__;

};

struct _RSFF {
    char Q, Q__;
    char Q_, Q___;
    struct _ND2 G1;
    struct _ND2 G2;
};

struct _RSFF RSFF_d;
int Now;

void main (void);
void RSFF_f (struct _RSFF *, char, char);
int RSFF_c (struct _RSFF *, char, char);
void ND2_f (struct _ND2 *, char, char);
int ND2_c (struct _ND2 *, char);

void main ()
{
    char S_, R_;

    Now = 0;

    printf ("Time   S_   R_   Q   Q_\n");

    while (scanf ("%d %d", &S_, &R_) != EOF) {
        RSFF_f (&RSFF_d, S_, R_);

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ในการใช้เพื่อการศึกษาเท่านั้น อนุญาตให้นำไปเผยแพร่โดยไม่เสียค่าใช้จ่าย
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลง Now, S_, R_, RSFF_d.Q, RSFF_d.Q_); ใช้

```
        Now++;
    }
}

void RSFF_f (_p, S_, R_)
char S_, R_;
struct _RSFF *_p;
{
    if (! Now) {
        _p -> Q__ = H;
        _p -> Q___ = H;
    }
    do {
        ND2_f (&_p -> G1, S_, *(char *)&_p -> G2);
        ND2_f (&_p -> G2, R_, *(char *)&_p -> G1);
        _p -> Q = *(char *)&_p -> G1;
        _p -> Q_ = *(char *)&_p -> G2;
    } while (RSFF_c (_p, _p -> Q, _p ->Q_));
}

int RSFF_c (_p, Q, Q_)
struct _RSFF *_p;
char Q, Q_;
{
    int __f = 0;
    if (_p -> Q__ != Q) {
```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
if (_p -> Q__ != Q_) {
    _p -> Q__ = Q_; __f = 1;
}
return (__f);
}
```

```
void ND2_f (_p, A, B)
struct _ND2 *_p;
char A, B;
{
    if (! Now) {
        _p -> Y__ = H;
    }
    do {
        _p -> Y = ~(A & B) & 1;
    } while (ND2_c (_p, _p -> Y));
}
```

```
int ND2_c (_p, Y)
struct _ND2 *_p;
char Y;
{
    int __f = 0;
    if (_p -> Y__ != Y) {
        _p -> Y__ = Y; __f = 1;
    }
}
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๑.๒ การทำงานของวงจรง่าย

จากโปรแกรม rsff.c สามารถอธิบายการทำงานของโปรแกรมได้ดังนี้ เริ่มต้นด้วยการกำหนดค่า L เท่ากับ 0 และ H เท่ากับ 1 โดยกำหนดโปรแกรมโครงสร้าง ๒ โปรแกรมคือ struct_ND2 และ struct_RSFF โดยที่ struct_ND2 มีตัวแปรเป็นตัวอักษร คือ Y, Y_ และให้ struct_RSFF มีตัวแปรเป็นตัวอักษรเช่นกันคือ Q, Q_, Q__, Q___ และสร้าง struct_ND2 ที่มีชื่อ G1, G2 แล้วกำหนด struct_RSFF ชื่อ RSFF_d และในโปรแกรมหลักมีโปรแกรมย่อยอีก ๔ โปรแกรมคือ RSFF_f, RSFF_c, ND2_f, ND2_c

ในโปรแกรมหลัก กำหนดตัวแปรเป็นตัวอักษรคือ S_, R_ และกำหนด Now เป็นเลขจำนวนเต็มมีค่าเท่ากับ 0 โดยให้นำค่าของ S_, R_ ไปเก็บไว้ในหน่วยความจำ และทำการเช็คค่าถ้ายังไม่สิ้นสุดไฟล์ก็ให้ทำต่อไปจนจบ ก่อนที่จะเข้าสู่โปรแกรมย่อย RSFF_f โดยมีพอยน์เตอร์ชี้ไปที่โปรแกรมย่อย RSFF_d และนำค่า S_, R_ เข้ามาแล้วเช็คค่า Now เท่ากับ 0 หรือไม่ ถ้าไม่ก็ให้พอยน์เตอร์ ชี้ไปที่ Q__, Q___ และให้เท่ากับ 1 จากนั้นจึงเข้าสู่โปรแกรมย่อย ND2_f โดยจะทำหน้าที่เปลี่ยนค่า Y ให้เท่ากับ $\sim(A \& B) \& 1$ โดยครั้งแรก ให้ A เท่ากับ S_ และ B เท่ากับ ค่าของ G1 แล้วผลลัพธ์เก็บไว้ที่ G2 ส่วนครั้งที่สอง ให้ A เท่ากับ R_ และ B เท่ากับ ค่าของ G2 แล้วผลลัพธ์ไปเก็บไว้ที่ G1 ส่วนโปรแกรมย่อย ND2_c นั้นทำหน้าที่ แปลงค่า Y__ ให้เท่ากับค่า Y จากนั้นก็จะกลับสู่โปรแกรมย่อย RSFF_f อีก แล้วทำการถ่ายค่าผลลัพธ์ G1 ให้กับค่า Q และ ค่าผลลัพธ์ G2 ให้กับค่า Q__ ส่วนโปรแกรมย่อย RSFF_c นั้นทำหน้าที่ เช็คค่า Q__ ให้เท่ากับ ค่าของ Q และ ค่า Q___ ให้มีค่าเท่ากับ ค่า Q_ จากนั้นก็จะทำการพิมพ์ค่าของ Now, S_, R_, RSFF_d.Q, RSFF_d.Q_ โดยกำหนดการพิมพ์ด้วยเลขฐานสิบ หลังจากนั้นจะเพิ่มค่า Now ขึ้น 1 แล้วกลับไปนำค่าของ S_ และ R_ เข้ามาอีกจนกว่าจะพบสัญญาณสิ้นสุดไฟล์แล้วให้ออกจากลูปเป็นการสิ้นสุดโปรแกรม

เมื่อทำการ รัน โดยป้อนข้อมูลแบบต่างๆ จะได้ผลตามตารางในหน้าถัดไป

/*RSFF.OUT*/


Time	S_	R_	Q	Q_
0	0	0	1	1
1	0	1	1	0
2	1	0	0	1
3	1	1	0	1

ภาพที่ ๑-๒ ผลการทำงานของโปรแกรมจำลองการทำงานของ อาร์เอส ฟลิปฟลอป

ในการใช้งานจริงจะต้องทำการ ลิงค์ โปรแกรมให้เป็นเอ็กซีคิวท์ ไฟล์ เพื่อให้สามารถ รัน ได้โดยไม่ต้องเข้าภาษาซีก่อน ทำให้ไฟล์ที่ได้มีขนาดใหญ่ มากทั้งที่สามารถจำลองการทำงานของอุปกรณ์เพียงตัวเดียว ในกรณีที่ต้องการ จำลองการทำงานของอุปกรณ์ตัวอื่นๆด้วย จะต้องเขียนโปรแกรมเพิ่มต่างหาก ทำให้ยุ่งยากในทางปฏิบัติ

โปรแกรมที่เขียนขึ้นจึงมีลักษณะเป็นโมดูล กล่าวคือจะแบ่งเป็นหลายส่วน ย่อยๆ แต่ละส่วนจะทำหน้าที่เฉพาะตัวต่างกัน ซึ่งจะมีประโยชน์ในการขยายขอบ เขตการทำงาน โดยเขียนเฉพาะส่วนที่เพิ่มเข้าไปเท่านั้น ไม่ต้องเขียนใหม่ทั้ง หมุดตั้งจะได้กล่าวในรายละเอียดต่อไป

LCSS Flowchart



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามใช้ต้นแบบของเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ภาพที่ ๒-๑ บล็อกโดยแกรมของระบบจำลองการทำงานของวงจรลอจิก



บทที่ ๒

หลักการทํางาน

การทํางานของโปรแกรมสามารถอธิบายได้ด้วยผังโปรแกรมดังภาพที่ ๒-๑ จากภาพจะเห็นได้ว่าในการใช้งานต้องเขียนไฟล์ขึ้นมา ๓ ไฟล์ ด้วยกัน คือ LCD ไฟล์, SIM ไฟล์, และ DAT ไฟล์ เมื่อเริ่มใช้งานโปรแกรมจะโหลด (load) LCD ไฟล์ และ SIM ไฟล์ ขึ้นมา แล้วทำการแปลง (translation) ให้เป็นภาษาซี โดยใช้ส่วนที่เรียกว่า LCT (LCD to C Translator) ในการแปลง LCD ไฟล์ และ LCS (LCD Simulation Code Generator) ในการแปลง SIM ไฟล์ ขึ้นต่อไป เทอร์โบ ซี (Turbo C) จะเปลี่ยนให้เป็น ออบเจ็ค ไฟล์ (.obj) แล้วจึงทำการลิงค์ (link) ออบเจ็ค ไฟล์ ทั้งสอง เข้าด้วยกันจนได้เป็นเอ็กซিকิวทีฟ ไฟล์ (.exe) จากนั้นจะนำสัญญาณที่ใช้ทดสอบ การทํางานของวงจร คือ DAT ไฟล์ เข้ามาร่วมในการประมวลผลของวงจร จน ได้ เอ้าท์พุท ซึ่งยังไม่สะดวกในการวิเคราะห์ เนื่องจากอยู่ในรูปของไบนารี โค้ด (binary code) ในขั้นตอนสุดท้ายส่วนที่เรียกว่า LCG (LCD Graphic Utility) จะนำไปแปลงให้เป็น แผนภูมิเวลา (timing chart) และทำการพิมพ์ออกมาเพื่อความสะดวกในการวิเคราะห์การทํางานของวงจร ซึ่งในแต่ละไฟล์มีโครงสร้างและรายละเอียดดังต่อไปนี้

๒.๑ โครงสร้างของ LCD ไฟล์

LCD ไฟล์ (Logic Circuit Description File) เป็นไฟล์ ที่เขียนบรรยายส่วนประกอบของวงจร ซึ่งจะกล่าวถึง ชื่อวงจร, จุดต่อสัญญาณ ทางเข้า - ออก, และฟังก์ชันการทํางานภายในวงจร โดยที่มีโครงสร้างดังนี้

NAME	xxxx;	ชื่อวงจร
INPUT	xxxx;	จุดต่อสัญญาณทางเข้า

OUTPUT xxxx; รับการใช้งานเพื่อการเชื่อมต่อไปยังวงจรให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าการณ์ DEFINE อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องแจ้งให้ทราบทุกครั้งที่มีการนำไปใช้

กำหนดฟังก์ชันที่ใช้ในโปรแกรม

{

EXT xx;	ชื่อโปรแกรมย่อยภายนอกที่เรียกใช้
LOC xx;	ชื่ออุปกรณ์ภายในที่เรียกใช้โปรแกรมย่อยภายนอก
U1 = FUNC (x,x);	ฟังก์ชันของอุปกรณ์ภายใน
G1 = A & B;	
:	
:	

}

END;

สิ้นสุดไฟล์

๒.๒ โครงสร้างของ SIM ไฟล์

SIM ไฟล์ (Simulation File) เป็นไฟล์ที่เขียนขึ้นเพื่อกำหนดจุดทางเข้า - ออก ของสัญญาณที่ใช้ทดสอบ โดยที่มีโครงสร้างดังนี้

TEST	xxxx;	ชื่อวงจร
INPUT	xxxx;	จุดต่อสัญญาณทางเข้า
OUTPUT	xxxx;	จุดต่อสัญญาณทางออก
TESTIN	xxxx;	จุดทางเข้าของสัญญาณที่ใช้ทดสอบ
TESTOUT	xxxx;	จุดทางออกของสัญญาณไปแสดงผล
END;		สิ้นสุดไฟล์

๒.๓ โครงสร้างของ DAT ไฟล์

DAT ไฟล์ (Data File) เป็นไฟล์ที่เขียนขึ้นเพื่อกำหนดรูปแบบของสัญญาณที่ใช้ทดสอบ โดยที่มีโครงสร้างดังนี้

และจากวงจรสมมุทธ์ เราจะทำการป้อนสัญญาณที่ใช้ทดสอบเข้าทาง S_ , R_ และนำสัญญาณจากจุดทั้งสิ้นคือ S_ , R_ , Q และ Q_ ไปแสดงผล โดยการกำหนดรูปแบบสัญญาณที่ใช้ทดสอบแบบต่าง ๆ ขึ้นมา ๔ แบบ จะเขียนไฟล์ทั้งสามได้ดังนี้


```
/*RSFF.LCD*/          /*RSFF.SIM*/          /*RSFF.DAT*/

1: NAME      RSFF;      1: TEST      RSFF;          PATTERN
2: INPUT     S_ , R_ ;  2: TESTIN    R_ , S_ ;          {
3: OUTPUT    Q , Q_ ;   3: TESTOUT   R_ , S_ , Q , Q_ ; /* S_ R_ */
4: DEFINE    4: END;    : 0 0
5: {         : 0 1
6:     EXT   ND2;      : 1 0
7:     LOC   G1 , G2;  : 1 1
8:         : 0 0
9:     G1 = ND2 (S_ , G2); }
10:    G2 = ND2 (R_ , G1);      END;
11:    Q  = G1;
12:    Q_ = G2;
13: }
14: END;
```


จากที่กล่าวมาข้างต้น จะเห็นได้ว่า จากเดิมที่เคยใช้ภาษาซีในการเขียนโปรแกรมจำลองการทำงานของวงจร ซึ่งมีความยาวมาก และยังเข้าใจยากด้วยสามารถนำมาเขียนในรูปแบบที่ง่ายต่อการตรวจสอบ แก้ไข หรือเพิ่มเติมบางส่วนเข้าไป นอกจากนั้นยังมีขนาดเล็กกว่าอีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCSS




LCT Structure Module




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ภาพที่ ๓-๒ บล็อกไดอะแกรมการทำงานของ LCT ครั้งที่มีการนำไปใช้

LCS Structure Module




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ภาพที่ติดลิขสิทธิ์โดยแถมกักรทำงานของมอสLCS ครั้งที่มีการนำไปใช้

LCG Structure Module



EXE Structure Module



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ภาพที่ติดลบโดยแถมการทำงานของ กส EXE ครั้งที่มีการนำไปใช้

บทที่ ๓

โครงสร้างของระบบ

ในบทนี้จะได้กล่าวถึงโครงสร้างของระบบ ซึ่งประกอบด้วยส่วนหลัก ๓ ส่วนด้วยกันคือ LCT, LCS และ LCG ดังแสดงในภาพที่ ๓-๑ รวมทั้งการทำงานอย่างคร่าว ๆ ของแต่ละส่วนดังนี้

๓.๑ LCT (LCD to C translator)

ส่วนนี้มีหน้าที่หลักในการแปลง LCD ไฟล์ ที่เขียนขึ้นเพื่อบรรยายส่วนประกอบของวงจร โดยใช้เอดิเตอร์ต่าง ๆ ให้เป็นภาษาซี ขั้นตอนการทำงานของ LCT แสดงไว้ในภาพที่ ๓-๒ สามารถอธิบายได้คร่าว ๆ ดังต่อไปนี้

จาก LCD ไฟล์ ที่เขียนไว้ สแกน โปรเซส (scan process) จะทำการอ่านข้อมูล แล้วส่ง ต่อไปให้ส่วน พาร์ท โปรเซส (part process) และ เทเบิล โปรเซส (table process) ซึ่งมีการตรวจจับความผิดพลาดด้วยส่วน เออร์เรอร์ โปรเซส (error process) ทำการตีความหมาย จากนั้นจะถูกส่งต่อไปยังส่วน โค้ดโปรเซส (code process) เพื่อสร้างเป็น อินพุทเอาท์พุทไฟล์ (io file) , เอดเดอร์ไฟล์ (header file) และ ซอร์ส ไฟล์ (source file) (*.c)

๓.๒ LCS (LCD Simulation Code Generator)

ส่วนนี้มีหน้าที่หลักในการแปลง SIM ไฟล์ ที่เขียนขึ้นเพื่อบรรยายส่วนประกอบของวงจร ซึ่งจะกล่าวถึง ชื่อวงจร, จุดต่อสัญญาณทางเข้า - ออก, และฟังก์ชันการทำงานภายในวงจร โดยใช้เอดิเตอร์ต่าง ๆ ให้เป็นภาษาซี ขั้นตอนการทำงานของ LCS แสดงไว้ในภาพที่ ๓-๓ สามารถอธิบายได้คร่าว ๆ ดังต่อไปนี้

จาก SIM ไฟล์ ที่เขียนไว้ กระบวนการสแกน จะทำการอ่านข้อมูล แล้วส่งต่อไปให้ส่วน พาร์ท โปรเซส และ เทเบิล โปรเซส ซึ่งมีการตรวจจับความผิดพลาดด้วยส่วน เออร์เรอร์ โปรเซส ทำการตีความหมาย จากนั้นจะถูกส่งไปใช้

ส่งต่อไปยังส่วน โค้ด โปรเซส เพื่อสร้างเป็น ซอร์ท ไฟล์อีกอันหนึ่ง (exe.c)
๓.๓ LCG (LCD Graphic Utility)

ส่วนนี้มีหน้าที่หลักในการแปลง OUT ไฟล์ที่ได้จากการนำสัญญาณอินพุตเข้ามา
รวมในการประมวลผลของวงจร จนได้เอาท์พุท ซึ่งจะนำไปแปลงให้เป็น
แผนภูมิเวลา (timing chart) เพื่อความสะดวกในการวิเคราะห์การทำงาน
ของวงจรขั้นตอนการทำงานของ LCG แสดงไว้ในภาพที่ ๓-๔ สามารถ
อธิบายได้คร่าว ๆ ดังต่อไปนี้

จาก OUT ไฟล์ ที่ได้ สแกน โพรเซส จะทำการอ่านข้อมูล แล้วส่งต่อ
ไปให้กับส่วน เทเบิล โพรเซส ซึ่งมีการตรวจจับความผิดพลาดด้วยส่วน
เออร์เรอร์ โพรเซส ทำการตีความหมาย จากนั้นจะถูกส่งต่อไปยังส่วน
กราฟ โพรเซส เพื่อสร้างเป็น แผนภูมิเวลา (timing chart)

ยังมีอีกส่วนที่ไม่ได้กล่าวไว้ในส่วนหลัก ๓ ส่วน แต่มีความสำคัญมาก คือ
การคอมไพล์ ซอร์ท ไฟล์ทั้งสอง (*.c และ exe.c) และทำการลิงค์ ออพ-
เจ็คท ไฟล์ทั้งสองเข้าด้วยกันเป็น เอ็กิคิวท์ ไฟล์ ซึ่งสามารถนำไปประมวลผล
การทำงานโดยป้อนอินพุตแบบต่าง ๆ เข้าไป จะขอเรียกส่วนนี้ว่า EXE
โดยมีขั้นตอนการทำงานของ แสดงไว้ในภาพที่ ๓-๕ สามารถอธิบายได้คร่าว ๆ
ดังต่อไปนี้


จาก DAT ไฟล์ ที่เขียนไว้ สแกน โพรเซส จะทำการอ่านข้อมูล แล้ว
ส่งต่อไปให้ส่วน เทเบิล โพรเซส ซึ่งมีการตรวจจับความ ผิดพลาดด้วยส่วน
เออร์เรอร์ โพรแกรม เช่นเดียวกับ LCT และ LCS แต่จะมีส่วน ไทเมอร์
คอนโทรล เพิ่มขึ้นมา เนื่องจากในการประมวลผล จะมีสัญญาณนาฬิกา
(clock) เข้ามาเกี่ยวข้องด้วย ขณะเดียวกัน สแกน โพรเซส จะส่งข้อมูล
ให้กับ คอนโทรล โพรเซส ซึ่งทำงานร่วมกับ ไฟล์ โพรเซส (file process)
โดยถูก เมน โพรเซส (main process) ควบคุมอยู่ จากนั้นจะได้ผลการ
ประมวลผลสัญญาณออกมาเป็น เอาท์พุท ไฟล์

ในบทหน้าจะได้กล่าวถึงการขยายขอบเขต การทำงานของโปรแกรมออก
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไปอีก สำหรับวงจรที่มีความซับซ้อนมากขึ้น
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ ๔

การขยายขอบเขตการทำงาน

ในบทนี้จะกล่าวถึงการทำงานในลักษณะเป็นโมดูล (module) กล่าวคือ จะแบ่งการทำงานของวงจรถูกออกเป็นส่วนย่อยหลาย ๆ ส่วนประกอบกัน ซึ่งมีประโยชน์ในการจำลองการทำงานของวงจรที่มีขนาดใหญ่ ตัวอย่างที่จะกล่าวถึงต่อไปนี้เป็นการทำงานของวงจรวกเลขสี่หลัก ซึ่งสามารถแบ่งออกเป็น ๒ ส่วนใหญ่ ๆ คือ วงจรวกเลขแบบมีตัวทดเข้า (Full Adder) และ วงจรวกเลขแบบไม่มีตัวทดเข้า (Half Adder) โดยภายในวงจรวกเลขแบบไม่มีตัวทดเข้า จะใช้ฟังก์ชัน AND และ EOR ส่วนในวงจรวกเลขแบบมีตัวทดเข้า จะประกอบด้วย วงจรวกเลขแบบไม่มีตัวทดเข้า และ ใช้ฟังก์ชัน OR โดยมีผังโปรแกรมดังนี้



เริ่มต้นจะทำการกำหนดฟังก์ชันต่าง ๆ ของ เกท (gate) ที่ใช้ คือ OR, AND และ EOR (ซึ่งจะถูกเรียกใช้โดยอุปกรณ์ภายใน) รวมกันไว้ภายในไฟล์ที่ชื่อ GATE1.LCD ดังนี้

/*GATE1.LCD*/

1: NAME OR2;

2: INPUT A, B;

3: OUTPUT Y;

4: DEFINE

5: {

6: Y = A | B;

7: }

8: END;

9:

10: NAME AND2;

11: INPUT A, B;

12: OUTPUT Y;

13: DEFINE

14: {

15: Y = A & B;

16: }

17: END;

18:

19: NAME EOR2;

20: INPUT A, B;

21: OUTPUT Y;

22: DEFINE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


23: {

24: Y = A ^ B;

25: }

26: END;

ภายในวงจรวกเลขแบบไม่มีตัวทศเข้า ประกอบด้วย AND เกท และ EOR เกท อย่างละ ๑ ตัว ซึ่งมีวงจรถังภาพที่ ๔-๒ ก. และวงจรมมุลย์ ใน ภาพ ข.



ภาพที่ ๔-๒ ก. วงจรวกเลขฐานสองแบบไม่คิดตัวทศเข้า ข. วงจรมมุลย์

จากวงจรวกเลขในภาพข้างต้น สามารถสร้าง LCD ไฟล์ ชื่อ HA.LCD แทน ตัววงจรวก เลข โดยมี A, B เป็นจุดต่อทางเข้าของสัญญาณที่นำมาบวกกัน และ S เป็นจุดต่อทางออกของสัญญาณที่ได้จากการบวก ส่วน C เป็นจุดต่อทางออกของตัวทศที่ได้จากการบวก ดังนี้


/*HA.LCD*/

```

3: OUTPUT C, S;
4: DEFINE
5: {
6:     EXT EOR2, AND2;
7:     LOC G1, G2;
8:
9:     G1 = EOR2 (A, B);
10:    G2 = AND2 (A, B);
11:    S = G1;
12:    C = G2;
13: }
14: END;

```

ภายในวงจรบวกเลขแบบมีตัวทดเข้า ประกอบด้วย วงจรบวกเลขแบบไม่มีตัวทดเข้า ๒ วงจร และ OR เกท ๑ ตัว ซึ่งมีวงจรดังภาพที่ ๔-๓ ก. และวงจรมุมมุลย์ ในภาพ ข.




จากวงจรในภาพข้างต้น สามารถสร้าง LCD ไฟล์ ชื่อ FA.LCD แทน
ตัววงจร โดยมี A, B เป็นจุดต่อทางเข้าของสัญญาณที่นำมาบวกกัน C,
แทนจุดต่อตัวทวดเข้าจากหลักที่อยู่ต่ำกว่า และ S เป็นจุดต่อทางออกของสัญญาณ
ที่ได้จากการบวก ส่วน C เป็นจุดต่อทางออกของตัวทวดที่ได้จากการบวก ดังนี้

/*FA.LCD*/

```
1: NAME    FA;
2: INPUT   C1, A, B;
3: OUTPUT  C, S;
4: DEFINE
5: {
6:     EXT  EOR2, HA;
7:     LOC  G1, U1, U2;
8:
9:     G1  = OR2 (U1.C, U2.C);
10:    U1  = HA (A, B);
11:    U2  = HA (C1, U1.S);
12:    S   = U2.S;
13:    C   = G1;
14: }
15: END;
```

สุดท้าย ทำการรวมวงจรบวกเลขแบบไม่มีตัวทวดเข้า และวงจรบวกเลข
แบบไม่มีตัวทวดเข้า โดยให้หลักแรกบวกแบบไม่มีตัวทวด ส่วนหลักที่อยู่ถัดขึ้นมาบวก
แบบคิดตัวทวดจากหลักที่อยู่ก่อนหน้า โดยต่อตัวทวดออกของหลักที่อยู่ต่ำกว่า ไปเข้า
ที่จุดต่อตัวทวดเข้าของหลักที่อยู่สูงกว่าถัดไปเรื่อย ดังภาพที่ ๔-๔
เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ ๔-๔ วงจรสมบูรณของวงจรวกเลขฐานสองสี่หลัก

จากวงจรในภาพข้างต้น สามารถสร้าง LCD ไฟล์ ชื่อ FA.LCD แทนตัววงจร โดยมี $A_1, A_2, A_3, A_4, B_1, B_2, B_3, B_4$ เป็นจุดต่อทางเข้าของสัญญาณที่นำมาบวกกัน C_4 แทนจุดต่อตัวทศออกที่ได้จากการบวกทั้งสี่หลัก และ S_1 เป็นจุดต่อทางออกของสัญญาณที่ได้จากการบวกทั้งสี่หลัก ดังนี้

/*PA4.LCD*/

```

1: NAME PA4;
2: INPUT A1, A2, A3, A4, B1, B2, B3, B4;
3: OUTPUT S1, S2, S3, S4, C4;
4: DEFINE
5: {

```

6: เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 7: กรณีใดๆ LOC อีก U1, U2, U3, U4; และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8:

9: U1 = HA (A1, B1);

10: U2 = FA (U1.C, A2, B2);

11: U3 = FA (U2.C, A3, B3);

12: U4 = FA (U3.C, A4, B4);

13: S1 = U1.S;

14: S2 = U2.S;

15: S3 = U3.S;

16: S4 = U4.S;

17: C4 = U4.C;

18: }

19: END;



บทที่ ๔

ผลการทำงาน

การทำงานของระบบเริ่มด้วย การใช้คำสั่ง LCT ตามด้วยชื่อของ LCD ไฟล์และถ้ามีการเรียกใช้โปรแกรมย่อยภายนอก จะต้องตามด้วยชื่อไฟล์ที่โปรแกรมย่อยนั้นอยู่ โดยมีรูปแบบดังนี้

```
LCT ( *.LCD ) ( LIB.LCD )
```

เมื่อใช้ LCT แปลง RSFF.LCD ที่เขียนขึ้นเพื่อจำลองการทำงานของวงจรอาร์เอส ฟลิปฟลอปโดยใช้คำสั่ง LCT RSFF G จะได้ เอาท์พุท ไฟล์, เอดเดอร์ ไฟล์และ SOURCE ไฟล์ ดังนี้

```
/* RSFF.H */
```

```
struct _AND2 {  
char Y, Y__;  
char A__, B__;  
long delay;  
};
```

```
void AND2_f (struct _AND2 *, char, char);
```

```
struct _ND2 {  
char Y, Y__;  
char A__, B__;  
long delay;
```

ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
; ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
void ND2_f (struct _ND2 *, char, char);
```

```
struct _OR2 {  
char Y, Y__;  
char A__, B__;  
long delay;  
};
```

```
void OR2_f (struct _OR2 *, char, char);
```

```
struct _NOR2 {  
char Y, Y__;  
char A__, B__;  
long delay;  
};
```

```
void NOR2_f (struct _NOR2 *, char, char);
```

```
struct _EOR2 {  
char Y, Y__;  
char A__, B__;  
long delay;  
};
```

```
void EOR2_f (struct _EOR2 *, char, char);
```

```
struct _RSFF {
```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของสำนักงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
โดยไม่ได้รับอนุญาตจากสำนักงานฯ หากมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
char S__, R__;
```



```
#include"\h\global.h"
```

```
#include"\h\main.h"
```

```
#include"\h\time.h"
```

```
struct _AND2 {
```

```
char Y, Y__;
```

```
char A__, B__;
```

```
long delay;
```

```
};
```

```
void AND2_f (struct _AND2 *, char, char);
```

```
void AND2_f (_p, A, B)
```

```
struct _AND2 *_p;
```

```
char A, B;
```

```
{
```

```
if (! Now) {
```

```
_p -> delay = 0;
```

```
_p -> A__ = INDEF_VAL;
```

```
_p -> B__ = INDEF_VAL;
```

```
_p -> Y = INDEF_VAL;
```

```
}
```

```
AND2_ci (_p, A, B);
```

```
if (_p -> delay == Now || !_p -> delay) {
```

```
_p -> Y = ((char)(_p -> A__ & MASK) & (char)
```

```
(_p -> B__ & MASK));
```

```
_p -> delay = 0;
```

```
}  
}
```

```
}
```

-๓๑-

```
static AND2_ci (_p, A, B)
```

```
struct _AND2 *_p;
```

```
char A, B;
```

```
{
```

```
int __f = 0;
```

```
if (_p -> A__ != A) { _p -> A__ = A; __f = 1; }
```

```
if (_p -> B__ != B) { _p -> B__ = B; __f = 1; }
```

```
return (__f);
```

```
}
```

```
struct _ND2 {
```

```
char Y, Y__;
```

```
char A__, B__;
```

```
long delay;
```

```
};
```

```
void ND2_f (struct _ND2 *, char, char);
```

```
void ND2_f (_p, A, B)
```

```
struct _ND2 *_p;
```

```
char A, B;
```

```
{
```

```
if (! Now) {
```

```
_p -> delay = 0;
```

```
_p -> A__ = INDEF_VAL;
```

เอกสารที่ INDEF_VAL; ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ปกรไย ี่ INDEF_VAL; ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
3
ND2_ci (_p, A, B);
if (_p -> delay == Now || !_p -> delay) {
_p -> Y = ( ~ (((char)(_p -> A__ & MASK) & (char)
(_p -> B__ & MASK))) & MASK);
_p -> delay = 0;
}
}
```

```
static ND2_ci (_p, A, B)
struct _ND2 *_p;
char A, B;
{
int __f = 0;
if (_p -> A__ != A) { _p -> A__ = A; __f = 1; }
if (_p -> B__ != B) { _p -> B__ = B; __f = 1; }
return (__f);
}
```

```
struct _OR2 {
char Y, Y__;
char A__, B__;
long delay;
};
void OR2_f (struct _OR2 *, char, char);
void OR2_f (_p, A, B)
```

```
struct _OR2 *_p;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
{
if (! Now) {
_p -> delay = 0;
_p -> A__ = INDEF_VAL;
_p -> B__ = INDEF_VAL;
_p -> Y = INDEF_VAL;
}
OR2_ci (_p, A, B);
if (_p -> delay == Now || !_p -> delay) {
_p -> Y = ((char)(_p -> A__ & MASK) |
(char)(_p -> B__ & MASK));
_p -> delay = 0;
}
}
static OR2_ci (_p, A, B)
struct _OR2 *_p;
char A, B;
{
int __f = 0;

if (_p -> A__ != A) { _p -> A__ = A; __f = 1; }
if (_p -> B__ != B) { _p -> B__ = B; __f = 1; }
return (__f);
}
struct _NOR2 {
char Y, Y__;
char A__, B__;
```

```
long delay;
```

```
};
```

```
void NOR2_f (struct _NOR2 *, char, char);
```

```
void NOR2_f (_p, A, B)
```

```
struct _NOR2 *_p;
```

```
char A, B;
```

```
{
```

```
if (! Now) {
```

```
_p -> delay = 0;
```

```
_p -> A__ = INDEF_VAL;
```

```
_p -> B__ = INDEF_VAL;
```

```
_p -> Y = INDEF_VAL;
```

```
}
```

```
NOR2_ci (_p, A, B);
```

```
if (_p -> delay == Now || !_p -> delay) {
```

```
_p -> Y = ( ~ (((char)(_p -> A__ & MASK) | (char)
```

```
( _p -> B__ & MASK))) & MASK);
```

```
_p -> delay = 0;
```

```
}
```

```
}
```

```
static NOR2_ci (_p, A, B)
```

```
struct _NOR2 *_p;
```

```
char A, B;
```

```
{
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
if (_p -> A__ != A) { _p -> A__ = A; __f = 1; }
if (_p -> B__ != B) { _p -> B__ = B; __f = 1; }
return (__f);
}
```

```
struct _EOR2 {
char Y, Y__;
char A__, B__;
long delay;
};
```

```
void EOR2_f (struct _EOR2 *, char, char);
```

```
void EOR2_f (_p, A, B)
```

```
struct _EOR2 *_p;
```

```
char A, B;
```

```
{
```

```
if (! Now) {
```

```
_p -> delay = 0;
```

```
_p -> A__ = INDEF_VAL;
```

```
_p -> B__ = INDEF_VAL;
```

```
_p -> Y = INDEF_VAL;
```

```
}
```

```
EOR2_ci (_p, A, B);
```

```
if (_p -> delay == Now || !_p -> delay) {
```

```
_p -> Y = ((char)(_p -> A__ & MASK) ^
```

```
(char)(_p -> B__ & MASK));
```

```
_p -> delay = 0;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

}

static EOR2_ci (_p, A, B)
struct _EOR2 *_p;
char A, B;
{
int __f = 0;

if (_p -> A__ != A) { _p -> A__ = A; __f = 1; }
if (_p -> B__ != B) { _p -> B__ = B; __f = 1; }
return (__f);
}

struct _RSFF {
char G, Q__, Q, Q__;
char S__, K__;
long delay;
struct _ND2 G1;
struct _ND2 G2;
};

void RSFF_f (struct _RSFF *, char, char);
void KSFF_f (_p, S_, R_)
struct _RSFF *_p;
char S_, R_;
{
int __c = 0;
if (!Now) {
_p -> delay = 0;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

_p -> S___ = INDEF_VAL;
_p -> R___ = INDEF_VAL;
_p -> Q = INDEF_VAL;
_p -> Q_ = INDEF_VAL;
}

RSFF_ci (_p, S_, R_);

if (_p -> delay == Now || !_p -> delay) {
do {
ND2_f (&_p -> G1, (char)(_p -> S___ & MASK),
*(char *)&_p -> G2);
ND2_f (&_p -> G2, (char)(_p -> R___ & MASK),
*(char *)&_p -> G1);
_p -> Q = *(char *)&_p -> G1;
_p -> Q_ = *(char *)&_p -> G2;
if (__c++ >= Count) {
exe_error (); break;
}
} while (RSFF_co (_p, _p -> Q, _p -> Q_));
_p -> delay = 0;
}
}

```

```

static RSFF_ci (_p, S_, R_)
struct _RSFF *_p;
char S_, R_;
{
int __f = 0;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่มีการ (ใน) ที่สำเนาหรือสิ่งที่ไม่ใช่ R) และ (ใน) ที่ต้องอ้างอิง R; ถ้าของเอกสารนี้; ครั้งที่มีการนำไปใช้

```
return (__f);
}
static RSFF_co (_p, Q, Q_)
struct _RSFF *_p;
char Q, Q_;
{
int __f = 0;

if (_p -> Q__ != Q) { _p -> Q__ = Q; __f = 1; }
if (_p -> Q___ != Q_) { _p -> Q___ = Q_; __f = 1; }
return (__f);
}
```

หลังจากนั้นก็จะใช้คำสั่ง LCS ตามด้วยชื่อของ SIM ไฟล์โดยมีรูปแบบดังนี้

```
LCS ( *.SIM )
```

เมื่อใช้ LCS แปลง RSFF.SIM ที่เขียนขึ้นเพื่อกำหนดจุดทางเข้า - ออก ของสัญญาณ ที่ใช้ทดสอบการทำงานของวงจร อาร์เอส ฟลิปฟลอป โดย ใช้คำสั่ง LCS RSFF จะได้ ซอร์ท ไฟล์ ดังนี้

```
/* EXE.C */
```

```
#include<stdio.h>
#include"\h\head.h"
#include"\h\global.h"
#include"\h\main.h"
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
#include"\h\time.h"
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
#include "r.h"
#define MAX 4
struct _RSFF RSFF_d;

void program ()
{
char S_, R_;
char __0[MAX], __1[MAX];
long t0 = -1, t1;
int i;

fputs ("\tName 'RSFF'\n", stderr);
fputs (" NAME RSFF\n", Out_fp);
for (i = 0; i < MAX; i++) {
__0[i] = 0;
}
fputs (" TIME: R_ S_ Q_ Q_ \n", Out_fp);
for (; ) {
R_ = get_digit (); insymbol ();
S_ = get_digit (); insymbol ();
t1 = time_set ();
push_time (t1);
fprintf (stderr, "\tTime\t'%ld'\n", t1);
do {
if ((Now = pop_time ()) == t0 && Time_begin == Time_end){
break;
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่มีการเปิดเผยให้ผู้อื่น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
RSFF_f (&RSFF_d, S_, R_);  
__1[0] = R_;  
__1[1] = S_;  
__1[2] = RSFF_d.Q;  
__1[3] = RSFF_d.Q_;  
pr_chk (__0, __1, MAX);  
} while (Time_begin -> time < t1);  
if ((Atr == EOF || Atr == END_STATE) && Now) {  
insymbol ();  
expect (';');  
break;  
}  
  
}  
  
}
```

ต่อไปเป็นการ คอมไพล์ ซอร์ซ ไฟล์ทั้งสองแล้วทำการ ลิงค์ ออฟเจ็ค
ไฟล์ทั้งสองเข้าด้วยกันเป็น เอ็กซิคิวท์ ไฟล์ โดยใช้โปรแกรม TCC ในการคอม-
ไพล์ และ TLINK ในการ ลิงค์ ตามคำสั่ง

TCC (*.c) EXE LCSS.LIB

โดยที่ *.c เป็น โปรแกรมที่เราต้องการจะคอมไพล์ และ ลิงค์ ส่วน
EXE.C ได้จากการแปลง SIM ไฟล์ และ LCSS.LIB เป็น ไลบรารี
(library) ที่เก็บคำสั่งต่าง ๆ ที่ใช้ใน EXE.C และ *.C

จากนี้จะได้ เอ็กซิคิวท์ ไฟล์ ขั้นตอนต่อไปจะนำข้อมูลใน DAT ไฟล์มารวม
ประมวลผลด้วยโดยใช้คำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น (อี*.EXE) ให้ตัด(*.DAT) และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากใช้คำสั่ง RSFF RSFF จะได้ เอาท์พุท ไฟล์ ดังนี้

/* RSFF.OUT */

NAME RSFF

TIME: R_ S_ Q Q_

0: 0 0 1 1

1: 0 1 0 1

2: 1 0 1 0

3: 1 1 1 0

4: 0 0 1 1

ขั้นตอนสุดท้ายเป็นการแปลง เอาท์พุท ไฟล์ ที่ได้ใช้เป็นแผนภูมิเวลาโดย
ใช้คำสั่ง

LCG (*.OUT)

เมื่อขั้นตอนสุดท้ายเสร็จสิ้นก็เป็นการสิ้นสุด การทำงานของระบบที่สร้างขึ้น

บทที่ ๔

วิจารณ์และสรุปผล

โครงการนี้มีวัตถุประสงค์เพื่อที่ศึกษาการจำลองวงจรอย่างง่าย โดยใช้ภาษาซีในการเขียนโปรแกรม พบปัญหาที่เกิดขึ้นมากมายตั้งแต่การใช้คำสั่งต่างๆ, ใช้โปรแกรมโครงสร้าง ตลอดจนการลิงค์โปรแกรมย่อยเข้าด้วย ทำให้ล่าช้ามาก แต่ก็ได้รับการปรับปรุงแก้ไข จนใช้งานได้หลายส่วน แต่ก็ยังเหลือบางส่วนที่ยังแก้ไขไม่สำเร็จ นั่นคือ การแปลง OUT ไฟล์ ให้เป็นแผนภูมิเวลา LCD ไฟล์ที่เขียนขึ้น เพื่อจำลองการทำงานของวงจรต่างๆที่ยกตัวอย่างขึ้นมา จึงยังไม่มีผลการทำงาน

ในอนาคตถ้าได้ทำการปรับปรุงให้โปรแกรมใช้งานได้จริง จะมีประโยชน์มากในการศึกษาการทำงานของวงจรลอจิกต่างๆ รวมทั้งถ้าได้รับการพัฒนาต่อไปอีกให้ใช้กับวงจรมัลติไซม์ด้วย จะยิ่งสมบูรณ์แบบมากขึ้น

กิตติกรรมประกาศ

การทดลองวิจัยสร้าง ระบบจำลองการทำงานของวงจรลอจิกนี้ ได้รับความกรุณาเป็นอย่างดี ในการจัดหา อุปกรณ์ เครื่องมือ แหล่งข้อมูล ตลอดจน เวลา สถานที่ และ คำปรึกษา จากอาจารย์ มนัส สังวรศิลป์ อาจารย์ที่ปรึกษา นอกจากนี้ยังได้รับคำแนะนำ ความช่วยเหลือ และอำนวยความสะดวกอย่างมาก จากอาจารย์ สุรพันธุ์ เอื้อไพบูลย์, อาจารย์ พิชัย คุณศิริวานิชกร ตลอดจนรุ่นพี่ และเพื่อน ๆ อีกหลายคน จึงขอขอบพระคุณและ ขอบคุณมา ณ ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

เอกสารอ้างอิงเป็นหนังสือภาษาไทยและภาษาอังกฤษ จัดเรียงตามลำดับ
ดังนี้

๑. บุญเลิศ เอี่ยมทัศนาศา, ยืน กุ๋ววรรณ, สมนึก คีรีโต, "โปรแกรมคอมพิวเตอร์ ภาษาซี", บริษัท ซีเอ็ดยูเคชั่น จำกัด, พิมพ์ครั้งที่ ๑, ๒๕๒๘
๒. กฤษดา วิศวธีรานนท์, "เรียน/เล่น/ใช้ ไอซีดีจีตอล", บริษัท ซีเอ็ดยูเคชั่น จำกัด, พิมพ์ครั้งที่ ๒, ๒๕๓๑
๓. "คู่มือ / เทียบเบอร์ ไอซี TTL", บริษัท ซีเอ็ดยูเคชั่น จำกัด, พิมพ์ครั้งที่ ๖, ๒๕๓๑
๔. "TURBO C", Borland International, Inc., First Printing, 1987
๕. Herbert Schildt, "Advanced C", McGraw-Hill, Inc., 1986
๖. "STRETCHING TURBO C ", Kent Portor, A Bandy Book Distribute by Prentice Hall Trade, New York, 1989

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้