



ปีการศึกษา 2533
วงจรเชื่อมต่อระหว่างชุมสายโทรศัพท์กับเครื่องวิทยุ
(HOT LINK INTERFACE)
นายเด่นชัย อมราวดีกุล 30.3605
อาจารย์ที่ปรึกษา
อาจารย์ประดิษฐ์ วัชรพิบูลย์



วงจรเชื่อมต่อระหว่างขมสายโทรศัพท์กับเครื่องวิทยุ
(HOT LINK INTERFACE)



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาหลักสูตรปริญญาอุตสาหกรรม
ศาสตรบัณฑิต

คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

พ.ศ. 2534

หัวข้อภาคนิพนธ์ : วงจรเชื่อมต่อระหว่างชุมสายโทรศัพท์กับเครื่องวิทยุ
(HOT LINK INTERFACE)

ผู้จัดทำ : นายเด่นชัย อมราดีกุล
ภาควิชา : เทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์
อ.ที่ปรึกษา : อ.ประดิษฐ์ วัชรพิบูลย์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร
ลาดกระบัง อนุมัติให้รับภาคนิพนธ์ ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร
ปริญญาอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการตรวจสอบ ปริญญานิพนธ์

ประธานกรรมการ

(.....)

กรรมการ

(.....)

กรรมการ

(.....)

กรรมการ

(.....)

วันที่.....เดือน.....พ.ศ.....

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร
ลาดกระบัง เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	4
2.1 วงจร Phase Lock Loop/Tone Decoder	4
2.2 วงจร Phase Detector	14
2.3 วงจร Ringing	24
2.4 วงจร Schmitt Trigger	25
2.5 วงจร Retriggerable Monostable- Multivibrator	27
2.6 วงจร Non-Inverting Amplifier	29
บทที่ 3 ทฤษฎีการทำงานของ HOT LINK INTERFACE	31
บทที่ 4 วิธีการใช้วงจร HOT LINK INTERFACE	34
บทที่ 5 บทสรุปและข้อเสนอแนะ	35
ภาคผนวก	36
หนังสืออ้างอิง	59

ชื่อเรื่องปฏิญานិพนธ์ : วงจรเชื่อมต่อระหว่างชุมสายโทรศัพท์กับเครื่องวิทยุ

(HOT LINK INTERFACE)

ผู้จัดทำ : นายเด่นชัย อมรวดีกุล

ปฏิญานิพนธ์ : อุตสาหกรรมศาสตร์บัณฑิต สถาบันเทคโนโลยีพระจอมเกล้า
เจ้าคุณทหาร ลาดกระบัง

บทคัดย่อ

ปฏิญานิพนธ์ฉบับนี้เป็นผลงานที่ได้ผลิตขึ้นเป็นวงจร HOT LINK-INTERFACE ที่ใช้เชื่อมต่อระหว่างชุมสายโทรศัพท์กับเครื่องวิทยุ ซึ่งตั้งอยู่กับที่ (กำหนดให้เป็นเครื่องวิทยุแม่ข่าย) และมีเครื่องวิทยุที่อยู่ภายนอก เป็นวิทยุมือถือที่มี DTMF (Dual Tone Multi Frequency) ให้เป็นเครื่องวิทยุลูกข่าย ให้สามารถติดต่อกับเลขหมายโทรศัพท์ได้ โดยผ่านชุมสายโทรศัพท์ ในการออกแบบวงจรเมื่อไม่มีการใช้งานวิทยุแม่ข่ายจะอยู่ในสภาวะ Stand By และให้สามารถเรียกเข้า-เรียกออกได้

ในขณะที่เครื่องวิทยุแม่ข่ายใช้งานอยู่นั้น เครื่องวิทยุจะ HOT LINK ตลอดเวลา ดังนั้นความถี่ส่งและความถี่รับจะต้องเป็นคนละความถี่จึงจะสามารถติดต่อใช้งานได้


บทที่ 1

บทนำ

วงจร HOT LINK INTERFACE จะเป็นตัวเชื่อมระหว่างชุมสายโทรศัพท์กับเครื่องวิทยุแม่อาย ซึ่งตั้งอยู่กับที่ ดังรูปที่ 1 แล้วมีเครื่องวิทยุลูกข่ายที่มี DTMF (Dual Tone Multi Frequency) ติดต่อกับเลขหมายโทรศัพท์ต่างๆ ได้โดยผ่านชุมสายโทรศัพท์ ในรัศมี 10-15 กิโลเมตร ดังนั้น วงจร HOT LINK INTERFACE จึงเหมาะสำหรับพื้นที่ ที่อยู่ห่างไกลจากชุมสายโทรศัพท์ที่คู่สายหมายเลขโทรศัพท์ไปไม่ถึง เช่น ในชนบท หรือในป่าเขา การออกแบบวงจรสามารถให้เรียกเข้า - เรียกออกได้ วิธีใช้ก็ไม่ยุ่งยากทำให้สะดวกต่อการใช้งานเป็นอย่างมาก




30 144.000
 39 145



รูปที่ 1 แสดงการใช้งานของ HOT LINK INTERFACE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2 Blockdiagram ของวงจร HOT LINK INTERFACE


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกสิ่งเหล่านี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎี

วงจร Phase Lock Loop/Tone Decoder

IC.LM 567 คือระบบ Phase Lock Loop/Tone Decoder ออกแบบให้ตอบสนองกับสัญญาณเสียงที่เข้ามาของความถี่คงที่ IC.LM567 จะมี Power output stage สามารถเป็นแหล่งจ่าย 100 mA ในย่านความถี่ของมัน ซึ่งมีย่านความถี่อยู่ที่ 500 KHz



รูปที่ 3 การจัดวางขาของ IC.LM567 Phase-Lock Loop/Tone-Decoder

รูปที่ 4 แสดงการต่อวงจรพื้นฐานของ IC.LM 567 Tone Decoder. Free Running หรือ Center Frequency (f_0) ของ VCO สามารถ Set โดย R_1 และ C_1 ดังนี้


$$f_0 = \frac{1.10}{R_1 C_1} \dots \dots \dots (1)$$

เมื่อ R จะต้องอยู่ระหว่าง 2K และ 20 k ค่าของ C_2 พบได้จากกราฟของ Bandwidth กับขนาดของสัญญาณอินพุตใน Data Sheet ค่าของ C_3 จะไม่จำกัดแต่ควรจะอย่างน้อยที่สุดสองเท่าของ C_2

สำหรับระดับของสัญญาณอินพุต (V_1) น้อยกว่า 200 mV rms, เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ในการค้า Bandwidth ของ Loop หาได้จาก
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Bw. (\% \text{ of } f_o) = 1070 \sqrt{\frac{V_1}{f_o C_2}} \dots\dots\dots(2)$$

อย่างไรก็ตามสำหรับระดับอินพุตมากกว่า 200 mV rms Bandwidth ของ IC.LM567 จะประมาณทั่ว ๆ ไป 14% ของ f_o นอกจากนี้ Decoder อาจจะไม่ต่อความถี่อินพุตที่เป็นของฮาร์โมนิกส์ย่อยดีของ f_o ดังนั้น Loop จึงอาจจะ Lock เข้ากับความถี่ $f_o/3, f_o/5$ ฯลฯ หรืออาจจะทำให้ Loop Lock เข้ากับสัญญาณกลั ๆ $(2n+1) f_o$ เมื่อ $n=1,2,3, \dots$ ฯลฯ ถ้าสัญญาณเหล่านี้แรงกระทำให้เสียก่อนมันจะทำให้เกิดการลัดทอนก่อนที่จะพบอินพุตของ IC. LM 567 และเมื่อ Loop ถูกล๊อคเอาท์พุทที่ขา 8 จะอยู่ที่ลอจิก "0"



รูปที่ 4 วงจรพื้นฐานของ IC. LM 567 Tone Decoder

ตัวอย่าง

ใช้วงจรพื้นฐานของ Tone Decoder รูปที่ 4 หาค่าของ R_1, C_1, C_2 และ C_3 เพื่อ Decode สัญญาณอินพุต 100 mV, 700 Hz นอกจากนี้ % Bandwidth จะประมาณเป็น 12% ของ Center Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อันดับแรกในการหาค่า R_1 และ C_1 เราจะเลือกค่าที่เหมาะสมสำหรับ C_1 ใช้ 0.1 uF สำหรับตัวอย่าง R_1 จึงพบจากสมการที่ 1 ดังนี้

$$\begin{aligned} R_1 &= \frac{1.10}{f_0 C_1} \\ &= \frac{1.10}{(700 \text{ Hz}) (0.1 \text{ uF})} \\ &= 15.7 \text{ K} \end{aligned}$$

ซึ่งเราสามารถใช้อัตโนมัติ 15K 5% หรือตัวต้านทาน 15.8K 1% , C_2 ได้จากการจัดสมการที่ 2 เสียใหม่

$$\begin{aligned} C_2 &= \frac{V_1}{f_0} \left[\frac{1070}{\text{BW}} \right]^2 \quad (\text{in uF}) \\ &= \frac{0.10\text{V}}{700\text{Hz}} \left[\frac{1070}{12\%} \right]^2 \\ &= 1.14\text{uF} \end{aligned}$$


เราสามารถใช้อัตโนมัติ C_2 1 uF เนื่องจาก C_3 จะต้องมีน้อยที่สุด เป็น 2 เท่าของ C_2 เราจึงเลือก C_3 เป็น 2.2 uF วงจรที่สมบูรณ์แสดงดังรูปที่ 5

การใช้งานที่น่าสนใจของ IC.LM 567 Tone Decoder คือการ Decode สำหรับสัญญาณ "Touch Tone" ข้อมูล Touch Tone ถูกเข้ารหัสในคู่ทอน ใช้สองของเจ็ดทอนที่เป็นไปได้สำหรับเลข 0 ถึง 9 และสัญลักษณ์ # (POUND) และ * (STAR) ความถี่เสียงที่เข้ารหัสแสดงในตารางที่ 1 วงจร Decoder พื้นฐานสำหรับหลักเดี่ยวหรือสัญลักษณ์ (เช่นเลข 9) แสดงในรูปที่ 6

ตารางที่ 1 ความถี่ Touch Tone

Low Tone Droup (Hz)	High Tone Droup		
	1209 Hz	1336Hz	1477 Hz
697	1	2	3
770	4	5	6
852	7	8	9
941	*	0	#

$$f_o = \frac{1}{R_1 C_1} = \frac{1}{15000 \times 0.1 \times 10^{-6}} = \frac{10^7}{1.5} = \frac{10000}{15} = \frac{3000}{3} = 666.66 \text{ Hz}$$




รูปที่ 5 วงจร IC.LM 567 Tone Decoder สมบูรณ์กับค่า สำหรับ การ Decode สัญญาณอินพุต 100 mV, 700 Hz.

เลข 9 มีเสียงต่ำ 852 Hz และเสียงสูง 1477 Hz อย่างต่อเนื่องทันทีทันใด จำเป็นต้องใช้ IC. LM 567 Decoder สองตัว ตัวหนึ่งเซตให้ f_o เท่ากับ 852Hz อีกตัวเซตให้ 1477Hz เมื่อสัญญาณ Touch tone สัมพันธ์กับ

เลข 9 เมื่อเกิดขึ้นที่อินพุตของวงจรถ่ายเอาต์พุตของ Decoder ทั้งคู่จะเป็นที่ล่อจิกการค้า ไม่ว่าจะกรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


"0" เนื่องจาก Loop ของทั้งคู่ถูก Lock เอาท์พุทของ NOR Gate จะเป็นลอจิก "1" ถ้าเพียงแต่อันเดียวของสองโทนบ๊อเข้ามา เอาท์พุทของ NOR - Gate จะไปที่ลอจิก "0"

วงจร touch Tone Decoder ที่สมบูรณ์ที่สามารถ Decode 12 คู่โทนที่เป็นไปได้แสดงในรูปที่ 7




รูปที่ 6 Touch Tone Decoder สำหรับเลข 9



การใช้งานอีกอันหนึ่งของ IC.LM 567 Tone Decoder คือการสร้างตัวบอกความถี่รากถูก ใช้วงจรของรูปที่ 8 Decoder ตัวหนึ่ง (V_1) เซ็ตประมาณ 6% เหนือความถี่ที่ต้องการ ขณะที่ Decoder อีกตัวหนึ่ง (V_2) เซ็ต 6% ใต้ความถี่ที่ต้องการ ถ้าความถี่อินพุทอยู่ภายใน 13% ของความถี่ที่ต้องการ หลอด No.1 หรือ No.2 อันใดอันหนึ่งจะติด ถ้าเกิดทั้งคู่ นั่นคือความถี่อินพุทอยู่ภายใน 1% ของความถี่ที่ต้องการ



Touch Tone Decoder



รูปที่ 7 12 หลักรูป Touch Tone Decoder



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในของโรงเรียนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


รูปที่ 8 ตัวบอกความถี่ราคาถูก ไม่ว่าการณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง

การทดลอง

วัตถุประสงค์

วัตถุประสงค์ของการทดลองนี้เพื่อแสดงการทำงานของ IC. LM 567
Phase Lock Loop/Tone Decoder

วงจรการทดลอง



รูปที่ 9

ลำดับขั้นที่ 1

เช็ท Oscilloscope

ลำดับขั้นที่ 2

ต่อวงจรดังแสดงงานรูปที่ 9 จ่าย supply ให้กับ Breadboard ปรับ f_0 ที่ 200 Hz ระดับสัญญาณ 2 V_{p-p} แรงดันเอาต์พุทของ Tone Decoder (Channel 2) จะเป็น + 5 V (ลอจิก "1")
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นที่ 3

เพิ่มความถี่อินพุตเข้า ๆ จนเอาท์พุทของ IC.LM567 Tone Decoder เปลี่ยนแปลงไปที่ลอจิก "0" (0 v) และบันทึกความถี่นี้

$$f_1 = \underline{454.5} \text{ Hz}$$

ลำดับขั้นที่ 4

เพิ่มความถี่อินพุตต่อไปเข้า ๆ จนเอาท์พุทของ Tone Decoder กลับไป ที่ลอจิก "1" และบันทึกความถี่นี้

$$f_2 = \underline{526.31} \text{ Hz}$$

ลำดับขั้นที่ 5

ตั้งความถี่อินพุตประมาณ 800 Hz ลดความถี่อินพุตลงช้า ๆ จนกระทั่งเอาท์พุทเปลี่ยนแปลงไปที่ลอจิก "0" และบันทึกความถี่นี้

$$f_3 = \underline{476.19} \text{ Hz}$$

ลำดับขั้นที่ 6

ลดความถี่อินพุตลงช้า ๆ ต่อไป จนเอาท์พุทกลับไปที่ลอจิก "1" และบันทึกความถี่นี้

$$f_4 = \underline{416.6} \text{ Hz}$$

ลำดับขั้นที่ 7

ตั้งความถี่อินพุตประมาณ 500 Hz และวัดความถี่ที่ขา 5 ของ IC.LM 567 ซึ่งเป็นความถี่ VCO Free Running, f_0 บันทึกผล

เอกสารนี้เป็นเอกสาร f_0 ที่สงวนไว้สำหรับ 500 Hz งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ Free Running ของ VCO จะได้จากตัวต้านทาน 20 k และ คาปาซิเตอร์ 0.1 uF ขึ้นกับสมการโดยประมาณ

$$f_0 = \frac{1}{10RC}$$

RC

ซึ่งประมาณ 550 Hz ภายใน 10% นี้ควรจะใกล้เคียงกับที่ได้หาไว้

% Bandwidth หาได้จาก

$$\% \text{ Bandwidth} = \frac{f_2 - f_4}{f_0} \times 100$$

f_0

จากผลที่ได้คำนวณ % Bandwidth และบันทึกผล

$$\% \text{ Bandwidth} = 21.942 \%$$

สำหรับ IC.LM 567 Tone Decoder, % Bandwidth ประมาณ 10% ย่านความถี่ $f_2 - f_4$ คือย่าน Lock ของ Decoder Phase Lock Loop และ บางครั้งอาจหมายถึง Bandwidth ย่านความถี่ $f_3 - f_1$ เรียกว่า ย่าน Capture และย่าน Capture จะต้องไม่มากกว่าย่าน Lock

ลำดับขั้นที่ 8

เริ่มจากความถี่อินพุท 200 Hz เพิ่มความถี่อินพุทเข้า ๆ จนกระทั่งใกล้ความถี่ที่วัดานลำดับขั้นที่ 3 (f_1) จนถึงความถี่นี้ VCO, Free Running จะยังคงที่ความถี่ที่คำนวณได้จากลำดับขั้นที่ 7 เนื่องจากความถี่อินพุทอยู่ภายนอกย่าน Lock ของ Loop, Loop จึงไม่ Lock Phase และ VCO จะวิ่งที่ความถี่ Free Running

ลำดับขั้นที่ 9

เพิ่มความถี่ที่อินพุตต่อไปผ่าน f_1 เอาท์พุทของ Tone Decoder จะติดตามความถี่อินพุต เนื่องจาก Loop ถูก Lock Phase ใช้ตัววัดความถี่เปรียบเทียบความถี่อินพุตและเอาท์พุทที่ขา 3 และขา 5 จะได้เท่ากันหรือไม่

ได้ความถี่อินพุตและเอาท์พุทเท่ากันลำดับขั้นที่ 10

จากค่าที่หาได้จากลำดับขั้นที่ 3, 4, 5 และ 6 คำนวณย่าน Lock ($f_2 - f_4$) และย่าน Capture ($f_3 - f_1$) สำหรับ IC.LM 567 Tone Decoder บันทึกผล

$$\text{ย่าน Lock} = 109.71 \text{ Hz}$$

$$\text{ย่าน Capture} = 21.69 \text{ Hz}$$


สรุปผลการทดลอง

จากการทดลอง ทำให้เราทราบการทำงานของ IC.LM 567 Phase Lock Loop/Tone Decoder และได้รู้ถึงย่านการทำงานที่สำคัญของ IC. Phase Lock Loop /Tone Decoder ซึ่งมีสองย่านการทำงานคือ Lock Range และ Capture Range พอจะสรุปได้ดังนี้คือ Lock Range จะเป็นย่านความถี่ของการเริ่ม Lock ระหว่าง VCO กับสัญญาณความถี่อินพุต เมื่อสัญญาณอินพุตลดความถี่จากมากไปหาน้อย กับเมื่อความถี่อินพุตเพิ่มขึ้นจากน้อยไปหามาก ในขณะที่ Capture Range คือย่านความถี่ของการเริ่มหลุดจากการ Lock เมื่อความถี่อินพุตลดจากมากไปหาน้อยกับเมื่อความถี่อินพุตเพิ่มจากน้อยไปหามาก ซึ่งปกติแล้ว Lock Range จะกว้างกว่า Capture Range เสมอ

วงจร PHASE DETECTOR

เฟสพื้นฐานจะอ้างอิงถึงช่วงระหว่างเวลาที่มีเหตุการณ์หนึ่งเกิดขึ้น กับเวลาที่มีอีกเหตุการณ์หนึ่งเกิดขึ้น แต่มีความสัมพันธ์กัน เหตุการณ์ที่เกิดขึ้นก่อน จะเรียกว่า Lead ขณะที่เหตุการณ์ที่เกิดขึ้นทีหลังเรียกว่า Lag ดังแสดงในรูปที่ 10

สัญญาณ A Lead สัญญาณ B ในทางกลับกัน จุดใด ๆ บน สัญญาณ B (ie t_2) ใช้เวลา t หน่วย ล่าช้ากว่าจุดที่เกี่ยวข้องกันบนสัญญาณ A (t_1) โดยถือว่าสัญญาณแบบมีคาบทั้งคู่มีความถี่เท่ากัน



รูปที่ 10 ความแตกต่างของ เวลา (เฟส) ของสองสัญญาณ

ความต่างเฟส จะเป็น เวลา,แสดงในรูปของมุมทางไฟฟ้า ที่สัญญาณ หนึ่ง Lead หรือ Lag อันอื่น และปกติจะน้อยกว่า 1 คาบ เหมือนเช่นที่ผ่านมา ความต่างเฟสระหว่างสองสัญญาณแสดงง่าย ๆ ในหน่วยเวลาปกติเหมือนดังในรูป ที่ 10 แต่จะเหมาะสมมากกว่าในการที่จะแสดงในรูปขององศา (บางครั้ง เรียก องศาทางไฟฟ้า) และแทนด้วยสัญลักษณ์ $\Delta\theta$ เนื่องจากแต่ละคาบของแต่ละสัญญาณ A หรือสัญญาณ B ใช้ผลรวมของเวลาทั้งหมดเท่ากัน จะใช้คาบหนึ่งเป็นหน่วยเวลา สร้างข้อกำหนดของความต่างเฟสซึ่งไม่ขึ้นกับความถี่ของสัญญาณ

โดยตามคำนิยามหนึ่งคาบสมบูรณ์เท่ากับ 360° ความต่างเฟสระหว่าง สัญญาณ และเป็นส่วนหนึ่งของหนึ่งคาบที่แสดงในรูปของมุม (องศา) จึงได้ว่า

$$\Delta\theta = \frac{t_2 - t_1}{T} \times 360^\circ \dots\dots\dots(3)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติเข้ามาเป็นประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่าง

จงหาค่าความต่างเฟสระหว่างสองรูปคลื่นสี่เหลี่ยมแบบมีคาบที่แสดงในรูปที่ 11 ชั้นแรกควรจะสังเกตว่า รูปคลื่น B เป็นบวก 0.4 วินาที ช้ากว่าจุดที่สัมพันธ์กันบนรูปคลื่น A เนื่องจากผลรวมเวลาของหนึ่งคาบสมบูรณ์คือ 1.5 วินาที ความต่างเฟสจึงได้เป็น

$$\Delta\theta = \frac{0.4 \cdot (360^\circ)}{1.5} = 96^\circ$$

นั่นคือรูปคลื่น A Lead รูปคลื่น B เป็น 96° อย่างไรก็ตามก็เป็นการถูกต้องเช่นกันถ้าจะพูดว่า B Lag A เป็น 96°



รูปที่ 11 ตัวอย่างแสดงการหาค่าความต่างเฟสระหว่างสองสัญญาณ

ระบบ Phase Lock Loop ทั้งหมดจะใช้วงจรหนึ่งที่เรียกว่า Phase Detector หรือ Phase Comparator, Phase Detector จะสร้างค่าเฉลี่ย หรือ DC. ของแรงดันเอาต์พุต ที่เป็นสัดส่วนกับความต่างเฟสระหว่างอินพุต ของ Phase Lock Loop กับ VCO แรงดันเอาต์พุตนั้นมักจะหมายถึง Error Voltage ตัวประกอบที่แปลงความต่างเฟสเป็นแรงดันเรียกว่า; Phase Detector Conversion Gain ดังนี้

$$V_o = K_D \Delta\theta$$

เมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V_0 คือแรงดันเอาต์พุตเฉลี่ยของ Phase Detector ในหน่วยโวลต์

K_{ϕ} คือ Phase Detector conversion gain ในหน่วย
โวลต์/เรเดียน

$\Delta\phi$ คือความต่างเฟสอินพุตในหน่วยเรเดียน

ในเทอมของมุมไฟฟ้า 1 เรเดียนจะเท่ากับ $180^\circ/\pi$ หรือ 57.3°
สำหรับตัวอย่างที่ผ่านมา ความต่างเฟส 96° จะเทียบเท่ากับ $96/57.3^\circ$
หรือ 1.68 เรเดียนในหัวข้อที่ผ่านมาความต่างเฟสได้ถูกแสดงในรูปขององศา
เมื่อใช้งาน phase Lock Loop อาจจะไม่คุ้นเคยกับการแสดงความแตกต่างนี้
ในหน่วยของเรเดียน

ข้อแตกต่างพื้นฐานหนึ่งของ Phase Lock Loop ชนิด Analog และ
Digital คือ ชนิดของ Phase Detector ที่ใช้ใน Phase Lock Loop
Analog ทั่ว ๆ ไปจะใช้ Mixer ชนิด Double Balanced ขณะที่ Phase
Lock Loop Digital จะใช้ Phase Detector แบบ Exclusive OR หรือ
บางชนิดของ Edge Triggered เนื่องจาก Phase Detector ที่ใช้จะเป็น
Digital เล็กลงเป็นส่วนใหญ่ ดังนั้นเราจะพิจารณาชนิดที่เป็น Digital อย่างไร
ก็ตามวงจรประมวล Phase Lock Loop ชนิด Monolithic ยังใช้ Phase
Detector แบบ Analog กันอยู่

The Exclusive OR Phase Detector

จะใช้ Logic Gate ชนิด Exclusive OR ดังแสดงในรูป
ของสัญลักษณ์ในรูปที่ 12 สำหรับ Gate ชนิด 2 อินพุตนี้จะมี Truth Table ดัง
ตารางที่ 2


ตารางที่ 2 Truth Table สำหรับรูปที่ 12

input		output
A	B	Q
0	0	0
0	1	1
1	0	1
1	1	0




รูปที่ 12 Exclusive OR Gate

จากตารางและ Phase Detector ชนิด Exclusive OR Gate ใช้สำหรับอินพุต และ VCO ซึ่งเป็นรูปคลื่นที่มี Duty Cycle 50% นั่นคือมีการสมมาตรดังแสดงในรูปที่ 12 สัญญาณอินพุต จะ Lead สัญญาณ VCO เป็น $\pi/4$ เรเดียนหรือ 45°



รูปที่ 12 สัญญาณอินพุต Lead สัญญาณ VCO/4 หรือ 45° ในแต่ละกรณีเอาท์พุทของ Exclusive OR Gate จะเป็นขบวนพัลส์สี่เหลี่ยมความถี่เป็น 2 เท่าของอินพุต และที่สำคัญยิ่งไปกว่านั้น ความกว้างของพัลส์เอาท์พุท ขึ้นกับความ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13 สัญญาณอินพุต Lead สัญญาณ VCO/2 หรือ 90°


ค่าเฉลี่ยหรือ DC. ของแรงดันเอาต์พุตจะขึ้นกับความต่างเฟสเช่นกันและสัมพันธ์กับ Duty Cycle ของเอาต์พุตของ Phase Detector นั่นคือ

$$V_o(DC) = V_p \cdot D \dots \dots \dots (4)$$

เมื่อ V_p คือแรงดันเอาต์พุตสูงสุด (Logic "1")

D คือ Duty Cycle

Duty Cycle ของขบวนพัลส์สี่เหลี่ยมแบบมีคาบ ถูกนิยามให้เป็นอัตราส่วนในช่วงที่รูปคลื่นขณะ logic "1" กับช่วงของหนึ่งคาบสมบูรณ์ สำหรับรูปคลื่นเอาต์พุตที่แสดงในรูปที่ 11 Duty Cycle จะเป็นอัตราส่วนระหว่าง $\pi/4$ กับ $\pi/2$ เรายืดหรือ 0.25 (25%) สำหรับเอาต์พุตที่แสดงในรูปที่ 13 จะเป็น 0.5 (50%)



รูปที่ 14 คุณลักษณะอินพุต/เอาต์พุต ของ Exclusive OR phase Detector

โดยการ Plot แรงดันเอาต์พุตเฉลี่ยของ Phase Detector แบบ Exclusive OR gate เป็นฟังก์ชันของความต่างเฟส ของสองอินพุตของมันจะ ได้ผลเป็นลักษณะสามเหลี่ยมดังแสดงในรูปที่ 14


เมื่อความต่างเฟสเพิ่มขึ้นจาก 0 ถึง 3.14 เรเดียนแรงดันเฉลี่ยของ รูปคลื่นเอาต์พุตเข้าถึงค่าสูงสุด (มักจะน้อยกว่าแรงดัน Supply สำหรับตระกูล ของลอจิกมาตรฐาน) ที่ $\phi=3.14$ เรเดียนหรือ 180° ความชันของเส้นเหนือ ย่านนี้คือ Phase Detector Conversion Gain (K_ϕ) และแสดงใน หน่วยของโวลต์ /เรเดียน

Edge Trigger Phase Detector

Edge Trigger Phase Detector เป็นชนิดง่ายที่สุด คือ R-S Flip - Flop

ดังแสดงในรูปที่ 16 สามารถสร้างได้จากคู่ของ NOR Gate ที่ต่อแบบ Cross


Coupled เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 16 R-S Flip - Flop เทียบเท่ากับ Edge Trigger Phase Detector

สองกฎพื้นฐานควบคุมการทำงานของ R-s flip - flop เป็น Edge Trigger Phase Detector เป็นดังต่อไปนี้


1. ถ้าอินพุต Set เป็นลอจิก "1" เอาท์พุท Q จะเป็น ลอจิก "1" ขณะที่เอาท์พุท Q-bar จะเป็นลอจิก "0" (Ground)
2. ถ้าอินพุต Reset เป็นลอจิก "1" เอาท์พุท Q-bar จะเป็นลอจิก "0" ขณะที่ Q จะเป็นลอจิก "1"





รูปที่ 17 รูปคลื่นอินพุต/เอาต์พุต ของ R-S Flip - Flop Edge Trigger phase Detector

จากรูปที่ 17 R-S Flip - Flop ถูก Trig ที่ขอบหน้าด้านบวก ของสองอินพุต สำหรับ R-S Flip - flop ,เช่นเดียวกันกับ Edge Trigger Phase Detector ชนิดอื่น ๆ พัลส์อินพุตปกติมักจะเป็นช่วงสั้น ๆ


เมื่อความต่างเฟสระหว่างอินพุตกับ VCO เพิ่มแรงดันเอาต์พุตเฉลี่ยของ Edge Trigger Phase Detector จะเพิ่มขึ้นอย่างเป็นสัดส่วนกัน โดยการ Plot แรงดันเอาต์พุตเฉลี่ยเป็นฟังก์ชันของความต่างเฟสระหว่างอินพุต S และ R จะได้รูปร่างลักษณะเป็นแบบฟันเลื่อย เหมือนที่แสดงในรูปที่ 18 Edge Trigger Detector จะมีย่านเชิงเส้นเป็นสองเท่าของ Exclusive OR Detector ที่มี Curve รูปสามเหลี่ยมสองด้าน (รูปที่ 14) ยิ่งไปกว่านั้น Edge Trigger Detector จะมีคุณลักษณะที่ดีกว่า Exclusive OR detector ใน เรื่องของ Capture, Tracking และคุณลักษณะ Locking



รูปที่ 18 คุณลักษณะอินพุต/เอาต์พุต ของ Edge Trigger Phase Detector




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 19 วงจร Edge Trigger Phase Detector ใช้ D Flip-Flop

นอกจากวงจร NOR Gate R-S Flip-Flop แล้ว ยังมีวงจร Edge Trigger ที่ใช้กันอยู่ทั่วไปในขั้นต้นอาศัย D Flip - Flop ดังแสดงในรูปที่ 19 Phase Detector ชนิด Exclusive OR และ Edge Trigger จะไวต่อ Harmonics ต่าง ๆ ของสัญญาณที่เข้ามา นั่นคือ Phase Lock Loop มักจะ Lock เข้ากับ Harmonics เหล่านี้ นอกจากนี้ทั้งคู่อังไวต่อการเปลี่ยนแปลงของ Duty Cycle ของสองอินพุทของ Phase Detector ถ้า Duty Cycle ของแต่ละอินพุทของ Exclusive OR Detector ไม่เป็น 50% จะเกิดข้อผิดพลาดที่เราไม่พึงประสงค์ สำหรับ Edge Trigger Detector ถ้า R และ S อยู่ที่ลอจิก "1" Detector จะเป็นฟังก์ชันที่ไม่ถูกต้อง

วงจรรinging



รูปที่ 20 แสดงวงจรผลิตสัญญาณเสียงกริ่ง

เมื่อหมายเลขโทรศัพท์ถูกเรียกเข้ามา ซึ่งเป็นสัญญาณไฟเอซี วงจร Ringing จะเป็นวงจรที่ผลิตสัญญาณเสียงกริ่งออกมา จากรูปที่ 20 มีหลักการทํางานดังนี้

การทํางานของวงจรรinging


C1 จะทำหน้าที่ดับปลิ่งสัญญาณเอซีที่เป็นสัญญาณเสียงกริ่ง (Ringing-Tone) ผ่าน R1 เข้าสู่วงจรบริดจ์ ทำหน้าที่เปลี่ยนสัญญาณเสียงกริ่งเป็นไฟดีซี โดยมี C3 เป็นตัวกรองไฟดีซีให้เรียบ ZD1 เป็นซีเนอร์ไดโอดทำหน้าที่ควบคุมแรงดันไม่ให้เกิน 29 โวลต์ LED1 เป็นตัวแสดงคือจะติดเมื่อมีสัญญาณเรียกเข้ามา IC1 ทำหน้าที่ผลิตเสียงกริ่งโทรศัพท์โดยภายในจะประกอบด้วยวงจรขยายและวงจรออสซิลเลเตอร์ 2 ชุดและวงจรเร็คกูเรเตอร์ R3 เป็น R_L ลิมิตเตอร์ป้องกันแรงดันเข้าไปเลี้ยงไอซีที่ขา 2 และขา 1 เช่นเดียวกัน R4 และ C4 เป็นตัวกำหนดความถี่ของวงจรออสซิลเลเตอร์ชุดผลิตความถี่ต่ำ R5 และ C6 เป็นตัวกำหนดความถี่สูง โดยสัญญาณที่ได้จะเป็นเสียงสูงต่ำสลับกัน จะดับปลิ่งผ่าน C5 แล้วส่งไปยังลำโพง

วงจรมิตต์ทริกเกอร์ Schmitt Trigger

สัญญาณในวงจรมิตต์ทริกเกอร์นั้นส่วนใหญ่มักจะเป็นสัญญาณระดับแรงดันสูงต่ำหรือเป็นสัญญาณพัลส์ แต่สัญญาณที่มีช่วงกว้างค่อนข้างมากมักจะ เป็นสัญญาณอะนาล็อกซึ่งมีรูปคลื่นแตกต่างจากสัญญาณดิจิตอลอย่างมาก เช่น สัญญาณชานน์ สัญญาณเสียง เป็นต้น ถ้าต้องการให้วงจรมิตต์ทริกเกอร์รับสัญญาณเหล่านี้หรือป้อนสัญญาณอะนาล็อกเหล่านี้เป็นอินพุต จะก่อให้เกิดปัญหาเกี่ยวกับวงจรมิตต์ทริกเกอร์ เพราะระดับสัญญาณไม่ได้มาตรฐานและการขึ้นลงของรูปคลื่นค่อนข้างช้า วงจรมิตต์ทริกเกอร์ (Schmitt trigger) ก็เป็นวงจรมิตต์ทริกเกอร์ที่จะช่วยในการแปลงสัญญาณอะนาล็อกให้เป็นสัญญาณดิจิตอล 2 ระดับ เพื่อให้วงจรมิตต์ทริกเกอร์รับอินพุตที่เป็นสัญญาณอะนาล็อกได้ มีสัญญาณอะนาล็อกหลายชนิดที่วงจรมิตต์ทริกเกอร์ต้องการจะตรวจเช็คระดับ เช่น สัญญาณแรงดัน กระแส อุณหภูมิ ความดัน น้ำหนัก การเคลื่อนที่ เป็นต้น สัญญาณเหล่านี้จะมาจากตัวตรวจวัดที่อยู่รอบนอกวงจรมิตต์ทริกเกอร์ วงจรมิตต์ทริกเกอร์ต้องการรับสัญญาณเหล่านี้มาประมวลผลภายในและใช้ในการควบคุมอีกทีหนึ่ง

การทำงานของวงจรมิตต์ทริกเกอร์

วงจรมิตต์ทริกเกอร์เป็นวงจรมิตต์ทริกเกอร์ที่จะรับสัญญาณอะนาล็อกทางอินพุตและจะให้สัญญาณดิจิตอลทางด้านเอาต์พุต เมื่อแรงดันของสัญญาณค่อย ๆ เพิ่มขึ้นจาก 0 โวลต์จนถึงระดับแรงดันหนึ่งที่กำหนดไว้ มิตต์ทริกเกอร์จะให้เอาต์พุตเป็น "1" ทันที ต่อมาเมื่อแรงดันค่อย ๆ ลดลงจนต่ำถึงแรงดันอีกระดับหนึ่ง มิตต์ทริกเกอร์ก็จะให้เอาต์พุตเป็น "0" ระดับแรงดันสูงกับต่ำที่ซ้ำเปรียบเทียบนี้จะมีค่าไม่เท่ากัน ช่วงห่างระหว่างระดับแรงดันทั้งสองนี้เรียกว่า ฮิสเทอรีซิส (hysteresis)



รูปที่ 21 สัญลักษณ์และคุณสมบัติของวงจรมิตต์ทริกเกอร์


ความสัมพันธ์ของรูปคลื่นด้านอินพุตและเอาต์พุตของมิตต์ทริกเกอร์แสดงอยู่ในรูปที่ 21 (ก) ถ้าให้แหล่งจ่ายไฟ 6 โวลต์ให้แก่ไอซี CMOS ที่เป็นมิตต์ทริกเกอร์แล้ว ระดับแรงดันเปรียบเทียบสมมติให้เป็น 4 โวลต์และ 2 โวลต์ตามรูป เมื่อแรงดันอินพุตเพิ่มขึ้นมาถึง 4 โวลต์จะทำให้เอาต์พุตเปลี่ยนจาก "0" เป็น "1" ในขณะที่เมื่อแรงดันลดลงถึงจุด 2 โวลต์จะทำให้เอาต์พุตเปลี่ยนกลับเป็น "0" อีกครั้ง รูปที่ 21 (ข) เป็นกราฟลักษณะสมบัติแสดงความสัมพันธ์ของแรงดันอินพุตกับเอาต์พุต จากกราฟนี้จะเห็นช่วงกว้างของแรงดันฮิสเทอรีซิสอย่างชัดเจน ในกรณีนี้เป็น 2 โวลต์

การที่มิตต์ทริกเกอร์มีฮิสเทอรีซิสนี้ นับเป็นข้อดีมากในการรับสัญญาณอะนาล็อกซึ่งเปลี่ยนค่อนข้างช้ามาเป็นอินพุต ลองคิดดูว่าถ้าใช้เกตธรรมดาหรือวงจรเปรียบเทียบ (comparator) มารับสัญญาณเหล่านี้จะมีปัญหาอะไรขึ้นบ้าง ปัญหาที่จะเกิดขึ้นก็ตรงบริเวณที่แรงดันอินพุตมีค่าเข้าใกล้แรงดันเปรียบเทียบ ถ้าแรงดันเปลี่ยนแปลงเพียงเล็กน้อยก็จะเกิดการเปลี่ยนสภาวะของเอาต์พุตทันที ถ้าแรงดันเปลี่ยนแปลงช้าหรือขึ้น ๆ ลง ๆ ซึ่งอาจจะ เป็นผลของสัญญาณรบกวน จะทำให้เอาต์พุตเปลี่ยนจาก "1" เป็น "0" กลับไปกลับมา มีลักษณะเป็นพัลส์เล็ก ๆ หลาย ๆ ลูก พัลส์เหล่านี้จะเป็นสาเหตุให้วงจรดิจิทัลทำงานผิดพลาด

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า โดยเฉพาะ วงจรที่มีลิขสิทธิ์หรือวางจรรยาบรรณ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Retriggerable Monostable Multivibrator




รูปที่ 23 แสดงวงจรตั้งเวลาโดยใช้ IC.74LS123

วงจร Monostable Multivibrator นี้จะไม่กำเนิดพัลส์ต่อเนื่อง แต่จะให้พัลส์ออกมาลูกเดียว เมื่อมีสัญญาณมากระตุ้น ขั้วสาคู่คือช่วง เวลาของพัลส์ สามารถกำหนดให้สั้นยาวได้โดยการเลือกใช้ค่า R และ C ซึ่งสามารถใช้เป็น วงจรตั้งเวลาได้

การทำงานของวงจร Monostable

การทำงานของ IC.74LS123 แสดงในรูปที่ 23 ในสภาพปกติขณะที่ ไม่มีอินพุต A โดยอินพุต B ทำงานที่ High-Level-Active "1" ซึ่งต่อกับ +5V ผ่าน R₂) เอาท์พุท Q = "0" และ \bar{Q} = "1" อยู่ตลอดเวลา ถ้ามี สัญญาณเข้ามาทางอินพุต A (ทำงานที่ Low-Level-Active) ทำให้ Q = "1" และ \bar{Q} = "0" นานช่วงเวลาหนึ่งจากนั้นจึงตกกลับเป็น "0" ตามเดิม ช่วงเวลานี้กำหนดโดยค่าของ R₃ และ C₂

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 24 หน้าทีของขาต่าง ๆ และการทำงานของ IC74LS123

จากนอกนี้ไอซีตัวนี้ยังมีขา Clear ซึ่งใช้รีเซตเอาต์พุตของโมโบบสเดเบิล ถ้าเอาต์พุต Q = "1" อยู่เมื่อ บ้อน "0" เข้าที่ขา Clear จะทำให้ Q เป็น Logic "0" ทันที ปกติไม่ใช้งานให้ต่ออยู่ที่ Logic "1"

สำหรับคุณสมบัติในการทริกซ้ำ (Retriggerable) นั้นเป็นดังนี้คือ เมื่อรับสัญญาณพัลส์กระตุ้นที่ขา A และ B ทำให้โมโบบสเดเบิลเริ่มทำงานและจับเวลา ก่อนที่จะหมดช่วงเวลา T วินาที ถ้ามีสัญญาณพัลส์กระตุ้นเข้ามาอีก การจับเวลา T วินาทีจะเริ่มต้นใหม่ ดูรูปที่ 24 ถ้าสัญญาณพัลส์เข้าในการกระตุ้นเข้ามาอย่างต่อเนื่องและมีคาบเวลาค้นกว่า T วินาทีจะทำให้เอาต์พุตของโมโบบสเดเบิลเป็น Logic "1" ตลอดเวลา

ตัวอย่าง จงคำนวณหา T (width of pulse) จากรูปที่ 23 กำหนดให้

$$R_3 = 66.5K , C_2 = 470 \mu F$$

$$T = 0.32 R_3 C_2 \left[\frac{1+0.7}{R_3} \right] \dots\dots\dots (5)$$


$$= 0.32 (66.5 \times 10^3) (470 \times 10^{-6}) \cdot \left[\frac{1+0.7}{66.5 \times 10^3} \right]$$

$$\approx 10 \text{ วินาที}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Non-Inverting Amplifier

โดยทั่วไปวงจรขยายจะหมายถึงวงจรที่เปลี่ยนสัญญาณอินพุตน้อย ๆ มาเป็นสัญญาณเอาต์พุตที่มีขนาดสูงชันกว่าเดิม ซึ่งสัญญาณที่ว่าอาจเป็นได้ทั้งแรงดันหรือกระแส ในลักษณะเดียวกับวงจรขยายของออปแอมป์ก็คือวงจรที่มีอัตราขยายแรงดันสูงมาก และยังมีลักษณะของการขยายเป็นเส้นตรงนั่นคืออัตราส่วนระหว่างเอาต์พุตต่ออินพุต จะคงที่เสมอ (ในอุดมคติ) และนอกจากนี้เรายังสามารถควบคุมอัตราขยายวงออปแอมป์โดยใช้อุปกรณ์ภายนอกเพียงไม่กี่ตัว



V _{in}	V _{out}
+0.3	+3.3
-0.3	-3.3
+0.52	+5.72
-0.52	-5.72

(b)

จากรูปที่ 25 แรงดันอินพุทจะถูกบ่อนเข้าที่ขั้วบวก และมีแรงดัน VA ซึ่งเกิดจากการแบ่งแรงดันของเอาต์พุตคร่อมตัวต้านทาน Rin จากคุณสมบัติของออปแอมป์ที่ว่าศักดาที่ขั้วอินพุทลบจะถูกบังคับให้มีขนาดเข้าใกล้ที่ขั้วอินพุทบวกเสมอ จะได้ว่า

$$V_{in} = V_A$$

ดังนั้น เราสามารถเขียนค่าขยายแรงดัน AV ได้เท่ากับ

$$AV = \frac{V_{out}}{V_A}$$

และเนื่องจาก VA เกิดจากการแบ่งแรงดันของ Vout จะได้

$$V_A = \left[\frac{R_{in}}{R_F + R_{in}} \right] \cdot V_{out}$$

$$AV = \frac{R_F + 1}{R_{in}} \dots \dots \dots (6)$$

$$\therefore V_{out} = \left[\frac{R_F + 1}{R_{in}} \right] V_{in} \dots \dots \dots (7)$$

บทที่ 3

การทำงานของวงจร HOT LINK INTERFACE

จากรายละเอียดแต่ละส่วนของวงจรมานำมาประกอบกันเป็นวงจรที่ใช้งานจริงดังรูปที่ 26 ซึ่งมีหลักการทำงานในกรณีดังนี้

กรณีเรียกออก

เมื่อวิทยุลูกข่าย กดเครื่องหมาย * (ซึ่งมีความถี่ 941Hz และ 1209 Hz) วิทยุแม่ข่ายจะรับสัญญาณ * ส่งผ่านไปยัง i/p บว3 ของวงจร PLL/Tone Decoder (ดูรูปที่ 26) จะประกอบด้วย IC₁-IC₃ ซึ่งมีอยู่ 3 วงจร โดยแต่ละวงจรจะ Decode ที่ความถี่ IC₁-941Hz, IC₂-1209Hz และ IC₃-1477Hz (โดยคำนวณค่า R₁, C₁, C₂ และ C₃ ของแต่ละความถี่ได้จากสมการที่ 1, และ 2) เมื่อวงจร PLL/Tone Decoder (IC₁, IC₂) Decode สัญญาณ * จะให้ O/P ที่ขา 8 เป็น Logic "0" ส่งไปยังวงจร NOR Gate ที่ O/P ของวงจร NOR Gate จะเป็น Logic "1" ส่งต่อไปยัง i/p ขา Set ของวงจร Phase Detector, (ประกอบด้วย IC₅ และ IC₆) ทำให้ O/P ของวงจร Phase Detector Hold เป็น Logic "1" ตลอดเวลา แล้วส่งต่อไปยังขาเบสของ TR₁ ผ่าน R₄ TR₁ จะนำกระแสจ่ออ้อมตัว RL₁ จะเริ่มทำงาน K₁, NO (ปกติเปิด) ซึ่งต่ออยู่กับ Sw.Key วิทยุแม่ข่าย จะทำการ Key วิทยุแม่ข่ายให้อยู่ในสภาวะส่งออก ขณะเดียวกัน K₂, NC (ปกติปิด) ซึ่งเดิมจะต่ออยู่กับวงจร Ringing และคู่สายหมายเลขโทรศัพท์ จะเปลี่ยนสภาวะไป NO ต่อกับวงจร Hybride (ประกอบด้วย T₁ และ IC₇) ซึ่งทำหน้าที่เปลี่ยน 2w เป็น 4w โดยที่ด้าน 2w จะไปเข้าคู่สายหมายเลขโทรศัพท์ที่มี C₁₃, C₁₄ เป็นตัวกันไฟ DC. ให้นำเข้าวงจร ชุมสายโทรศัพท์จะครบวงจรเนื่องจากมี Attenuator 2dB (R₅-R₈) เป็นตัว Loop Current ให้ชุมสายโทรศัพท์ ชุมสายโทรศัพท์จะส่งสัญญาณ Dial Tone ผ่านวงจร Hybride ไปยัง Afi/p ของวิทยุแม่ข่ายอีกอวกาศหรือด้านวิทยุลูกข่ายก็จะรับส่งสัญญาณ Dial Tone ได้

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นก็กดเลขหมายที่ต้องการติดต่อชุมสายโทรศัพท์จะต่อหมายเลขที่ทำได้
สามารถติดต่อสนทนากันได้

เมื่อเลิกสนทนาวิทยุลูกข่ายจะต้องกดเครื่องหมาย # (ซึ่งมีความถี่
941Hz และ 1477Hz) วงจร PLL/Tone Decoder (IC₁, IC₃) จะ
Decode ท์ O/P ที่ขา 8 เป็น Logic "0" ส่งเข้าวงจร NOR Gate ที่ O/P
ของวงจร NOR Gate จะเป็น Logic "1" ส่งไปยัง i/p ขา Reset ของวง
จร Phase Detector ท์ O/P ของวงจร Phase Detector เป็น
Logic "0" TR₁ จะไม่นำกระแส RL₁ จะกลับมาอยู่ในสภาวะเริ่มแรกและค
ลายหมายเลขโทรศัพท์จะว่างลง



กรณีเรียกเข้า

ในสภาวะปกติ คูลสายโทรศัพท์จะต่ออยู่กับวงจร Ringing เมื่อมีผู้
เรียกหมายเลขโทรศัพท์เข้ามาจะมีสัญญาณเสียงกริ่ง (สัญญาณไฟ AC.) เข้ามา
C₁₆, C₁₇ จะทำหน้าที่ดับปลิงสัญญาณเสียงผ่าน R₁₈ เข้าสู่ชุดวงจร Bridge
ประกอบด้วย D₄-D₇ ทำหน้าที่เปลี่ยนสัญญาณเสียงกริ่งเป็นไฟ DC. โดยมี C₁₈
เป็นตัวกรองไฟ DC. ท์เรียบ ZD₁ เป็น Zener Diode ทำหน้าที่ควบคุมแรง
ดันไม่ให้เกิน 30V. D₂ เป็นตัวแสดงสภาวะคือจะติดเมื่อมีสัญญาณเสียงกริ่ง เข้า
มา IC₈ จะทำหน้าที่สร้างเสียงกริ่งโทรศัพท์โดยภายในจะประกอบด้วย วงจร
ขยายวงจรรอสซิลเลเตอร์ 2 ชุดและวงจร Regulator R₂₀ เป็น R
ลิมิตเตอร์ บ้อนแรงดันเข้าโบลียง IC₈ ที่ขา 2 และขา 1 R₂₁, C₁₉ เป็นตัว
กำหนดความถี่ของวงจรรอสซิลเลเตอร์ชุดผลิตความถี่ต่ำ R₂₂, C₂₁ เป็นตัว
กำหนดความถี่สูงของออสซิลเลเตอร์ชุดผลิตความถี่สูง โดยสัญญาณที่ได้จะเป็น
เสียงสูง, ต่ำสลับกันจะดับปลิงผ่าน C₂₀ ส่งไปยัง AFi/p ของวิทยุแม่ข่าย

ขณะเดียวกันก็จะเอาสัญญาณไฟ DC. ออกที่ขาคาโอดของ ZD₁ ผ่าน
R ลิมิตเตอร์ให้เหลือไฟ DC. +5V ส่งไปยังวงจร NAND Gate แบบ Schmitt
Trigger (ที่ต้องใช้ NAND Gate แบบ Schmitt Trigger เนื่องจากสัญญาณ
ไฟ DC. ที่ได้จะค่อย ๆ ขึ้นจาก 0V. ถึง +5V.) ได้ O/P ที่วงจร NAND
Gate แบบ Schmitt Trigger เป็น Logic "0" ส่งต่อไปยัง i/p ขา 9

ของวงจร Retriggerable Monostable Multivibrator โดยที่ขา 9 (i/p A) จะทำงานที่ Logic "0" (Low-Level-Active) ส่วนขา 10 (i/p B) ทำงานที่ Logic "1" (High-Level-Active) ซึ่งต่ออยู่กับ +VCC ผ่าน R26 อยู่แล้ว เมื่อขา 9 ได้รับ Logic "0" IC10 จะทำงานโดยมี RV₁₀ และ C₂₄ เป็นตัวกำหนดคาบเวลาโดยคำนวณได้จากสมการ 5 (วงจรรูปที่ 26 จะตั้งไว้ที่ 10 วินาที เนื่องจากสัญญาณเสียงกริ่งจะเป็นจังหวะ) จะได้อ/P ที่ขา 5 เป็น Logic "1" ส่งไปยัง TR₂ ผ่าน R₂₇ TR₂ จะนำกระแสจนอ้อมตัว RL₂ จะทำงาน K1,NO ซึ่งต่ออยู่กับ Sw.Key วิทยุแม่ข่ายจะ Key วิทยุแม่ข่ายส่งสัญญาณเสียงกริ่งออกอากาศไป

ด้านวิทยุลูกข่ายจะรับสัญญาณเสียงกริ่งได้ก็จะกดเครื่องหมาย * เหมือนกรณีเรียกออก ก็จะติดต่อสนทนากันได้ และเมื่อเลิกสนทนาก็กดเครื่องหมาย # เช่นกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

วิธีใช้งานของวงจร HOT LINK INTERFACE

กรณีเรียกออก

1. กด Key เครื่องวิทยุลูกข่ายแล้วกดเครื่องหมาย *
2. เมื่อได้รับสัญญาณ Dial Tone ให้กดหมายเลขที่ต้องการติดต่อ
3. เมื่อเวลาสนทนากันไม่ต้องกด Key วิทยุตลอด จะส่งเท่านั้นจึง

กด Key วิทยุ

4. เมื่อเลิกใช้งานต้องกดเครื่องหมาย #

กรณีเรียกเข้า

1. เมื่อได้ยินสัญญาณเสียงกริ่งจากเครื่องวิทยุลูกข่ายให้กด Key แล้วกดเครื่องหมาย *
2. เมื่อเวลาสนทนากันไม่ต้องกด Key เครื่องวิทยุตลอดจะส่งเท่านั้นจึงจะกด Key วิทยุ
3. เมื่อเลิกใช้งานต้องกดเครื่องหมาย #

บทที่ 5

บทสรุปและข้อเสนอแนะ

จากการทดลองโครงการนี้ ส่วนที่สำคัญหลักก็คือวงจร PLL/Tone Decoder ซึ่งประกอบด้วย IC.NE 567 ทาหน้าที่ Decode สัญญาณ * และ # โดยค่า R_1, C_1, C_2 และ C_3 ที่คำนวณได้ไม่สามารถ decode ที่ความถี่ของสัญญาณ * และ # ได้ ต้องทำการเปลี่ยนค่า R_1, C_1, C_2 และ C_3 ผิดจากที่คำนวณได้จึงจะสามารถ Decode ได้

ปัญหาการดำเนินงาน

1. วงจร PLL/Tone Decoder ซึ่งประกอบด้วย IC.NE 567 จะต้องป้อนไฟทิ้งไว้ 15 นาที จึงจะทำงานได้ปกติ
2. C_{16}, C_{17} จะต้องใช้ Volts สูง ๆ ถ้าใช้ Volts ต่ำ จะช้อดบ้อยมาก
3. การคำนวณทางทฤษฎีกับทางปฏิบัติจะมีค่าแตกต่างกันมาก เช่น าววงจร PLL/Tone Decoder



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM567C

LINEAR INTEGRATED CIRCUIT

tone decoder


The LM567C is a monolithic phase locked loop system designed to provide a saturated transistor switch to GND, when an input signal is present within the passband. External components are used to independently set center frequency bandwidth and output delay.

FEATURES

- Wide frequency range (0.01Hz — 500kHz).
- Bandwidth adjustable from 0 to 14%
- Logic compatible output with 100mA current sinking capability.
- Inherent immunity to false signals.
- High rejection of out-of-band signals and noise.
- Frequency range adjustable over 20:1 range by an external resistor.

APPLICATIONS


- Touch Tone Decoder
- Wireless Intercom.
- Communications paging decoders
- Frequency monitoring and control.
- Ultrasonic controls (remote TV etc.)
- Carrier current remote controls.
- Precision oscillator.



ORDERING INFORMATION

Device	Package	Operating Temperature
LM567CN	8 DIP	0 ~ +70°C
LM567CD	8 SOP	

SCHEMATIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM567C

LINEAR INTEGRATED CIRCUIT

ABSOLUTE MAXIMUM RATINGS ($T_a = 25^\circ\text{C}$)

Characteristic	Symbol	Value	Unit
Operating Voltage	V_{CC}	10	V
Input Voltage	V_{IN}	$-10 \sim V_{CC} + 0.5$	V
Output Voltage	V_O	15	V
Power Dissipation	P_d	300	mW
Operating Temperature	T_{opr}	$0 \sim +70$	$^\circ\text{C}$
Storage Temperature	T_{stg}	$-65 \sim +150$	$^\circ\text{C}$

ELECTRICAL CHARACTERISTICS

($V_{CC} = 5.0\text{V}$, $T_a = 25^\circ\text{C}$ unless otherwise specified)

Characteristic	Symbol	Test Conditions	Min	Typ	Max	Unit
Operating Voltage Range	V_{CC}		4.75	5.0	9.0	V
Supply Current Quiescent	I_{CC-1}	$R_L = 20\text{K}$		7	10	mA
Supply Current Activated	I_{CC-2}			12	15	mA
Quiescent Power Dissipation	P_{DD}			35		mW
Highest Center Frequency	f_{FO}	$R_L = 20\text{K}$	100	500		KHz
Center Frequency Stability	F_{SE}	$0^\circ\text{C to } 70^\circ\text{C}$		± 60		ppm/ $^\circ\text{C}$
Center Frequency Shift With Supply Voltage	F_{CS}			0.7	2	%/V
Largest Detection Bandwidth	BW		10	14	18	% of f_o
Largest Detection BW Skew	B.Ws			2	3	% of f_o
Largest Detection Bandwidth Variation With Supply Voltage	B.Wv			± 2	± 5	%/V
Largest Detection Bandwidth Variation With Temperature	B.Wt			± 0.1		%/ $^\circ\text{C}$
Input Resistance	R_{IN}			20		Kohm
Smallest Detectable Input Voltage	V_{IN-1}	$I_L = 100\text{mA}$, $f_i = f_o$		20	25	mVrms
Largest No Output Input Voltage	V_{IN-2}		10	15		mVrms
Greatest Simultaneous Outband Signal To Inband Signal Ratio	S1/Sd	$R_L = 20\text{k}$ $V_{IN} = 300\text{mV}_{RMS}$ $f_i = f_o = 100\text{KHz}$		+6		dB
Minimum Input Signal to Wideband Noise Ratio	S2/Sd	$f_{i1} = 140\text{KHz}$ $f_{i2} = 60\text{KHz}$		-6		dB
Fastest On-Off Cycling Rate	F_{OUT}	$R_L = 20\text{K}$		$f_o/20$		
Output Leakage Current	I_{CO}	$V_{IN} = 25\text{mV}_{RMS}$		0.01	25	μA
Output Saturation Voltage	V_{SAT-1} V_{SAT-2}	$I_L = 30\text{mA}$, $V_{IN} = 25\text{mV}_{RMS}$ $I_L = 100\text{mA}$, $V_{IN} = 25\text{mV}_{RMS}$		0.2 0.6	0.4 1.0	V V
Output Fall Time	T_F	$R_L = 50$		30		nS
Output Rise Time	T_R	$R_L = 50$		150		nS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM567C

LINEAR INTEGRATED CIRCUIT

CIRCUIT DESCRIPTION

The LM567C monolithic tone decoder consists of a phase detector, low pass filter, and current controlled oscillator which comprise the basic phase-locked loop, plus an additional low pass filter and quadrature detector enabling detection on in-band signals. The device has a normally high open collector output capable of sinking 100 mA.

The input signal is applied to Pin 3 (20 kΩ nominal input resistance). Free running frequency is controlled by an RC network at Pins 5 and 6 and can typically reach 500 kHz. A capacitor on Pin 1 serves as the output filter and eliminates out-of-band triggering. PLL filtering is accomplished with a capacitor on Pin 2; bandwidth and skew are also dependant upon the circuitry here. Bandwidth is adjustable from 0% to 14% of the center frequency. Pin 4 is +V_{CC} (4.75 to 9V nominal, 10V maximum); Pin 7 is ground; and Pin 8 is open collector output, pulling low when an in-band signal triggers the device.

BLOCK DIAGRAM




Fig. 1

DEFINITION OF LM567C PARAMETERS

CENTER FREQUENCY f_0

f_0 is the free-running frequency of the C_1 controlled oscillator with no input signal. It is determined by resistor R_1 between pins 5 and 6, and capacitor C_1 from pin 6 to ground f_0 can be approximated by

$$f_0 \approx \frac{1}{R_1 C_1}$$

where R_1 is in ohms and C_1 is in farads.

LARGEST DETECTION BANDWIDTH

The largest detection bandwidth is the largest frequency range within which an input signal above the threshold voltage will cause a logical zero state at the output. The maximum detection bandwidth corresponds to the lock range of the PLL.

DETECTION BANDWIDTH (BW)

The detection bandwidth is the frequency range centered about f_0 , within which an input signal larger than the threshold voltage (typically 20mVrms) will cause a logic zero state at the output. The detection bandwidth corresponds to the capture range of the PLL and is determined by the low-pass bandwidth filter. The bandwidth of the filter, as a percent of f_0 , can be determined by the approximation

$$BW = 1070 \sqrt{\frac{V_1}{f_0 C_2}}$$

where V_1 is the input signal in volts, rms, and C_2 is the capacitance at pin 2 in μ F.

DETECTION BAND SKEW

The detection band skew is a measure of how accurately the largest detection band is centered about the center frequency, f_0 . It is defined as $(f_{max} + f_{min} - 2f_0)/f_0$, where f_{max} and f_{min} are the frequencies corresponding to the edges of the detection band. If necessary, the detection band skew can be reduced to zero by an optional centering adjustment.

PIN DESCRIPTION

OUTPUT FILTER — C_3 (Pin 1)

Capacitor C_3 connected from pin 1 to ground forms a simple low-pass post detection filter to eliminate spurious outputs due to out-of-band signals. The time constant of the filter can be expressed as $T_3 = R_3 C_3$, where R_3 (4.7k Ω) is the internal impedance at pin 1.

The precise value of C_3 is not critical for most applications. To eliminate the possibility of false triggering by spurious signals, it is recommended that C_3 be $\geq 2 C_2$, where C_2 is the loop filter capacitance at pin 2.

If the value of C_3 becomes too large, the turn-on or turn-off time of the output stage will be delayed until the voltage change across C_3 reaches the threshold voltage. In certain applications, the delay may be desirable as a means of suppressing spurious outputs. Conversely, if the value of C_3 is too small, the beat rate at the output of the quadrature detector may cause a false logic level change at the output. (Pin 8)

The average voltage (during lock) at pin 1 is a function of the inband input amplitude in accordance with the given transfer characteristic.

LOOP FILTER — C_2 (Pin 2)

Capacitor C_2 connected from pin 2 to ground serves as a single pole, low-pass filter for the PLL portion of the LM567C. The filter time constant is given by $T_2 = R_2 C_2$, where R_2 (10 k Ω) is the impedance at pin 2.

The selection of C_2 is determined by the detection bandwidth requirements. For additional information see section one "Definition of LM567C Parameters".

The voltage at pin 2, the phase detector output, is a linear function of frequency over the range of 0.95 to 1.05 f_0 , with a slope of approximately 20 mV/% frequency deviation.

INPUT (Pin 3)

The input signal is applied to pin 3 through a coupling capacitor. This terminal is internally biased at a dc level 2 volts above ground, and has an input impedance level of approximately 20 k Ω .

TIMING RESISTOR R_1 AND CAPACITOR C_1 (Pins 5 and 6)

The center frequency of the decoder is set by resistor R_1 between pins 5 and 6, and capacitor C_1 from pin 6 to ground, as shown in Figure 3.

Pin 5 is the oscillator squarewave output which has a magnitude of approximately $V_{CC} - 1.4V$ and an average dc level of $V_{CC}/2$. A 1 k Ω load may be driven from this point. The voltage at pin 6 is an exponential triangle waveform with a peak-to-peak amplitude of 1 volt and an average dc level of $V_{CC}/2$. Only high impedance loads should be connected to pin 6 avoid disturbing the temperature stability or duty cycle of the oscillator.

LOGIC OUTPUT (Pin 8)

Terminal 8 provides a binary logic output when an input signal is present within the pass-band of the decoder. The logic output is an uncommitted, "base-collector" power transistor capable of switching high current loads. The current level at the output is determined by an external load resistor, R_L , connected from pin 8 to the positive supply.

When an in-band signal is present, the output transistor at pin 8 saturates with a collector voltage less than 1 volt (typically 0.6V) at full rated current of 100 mA. If large output voltage swings are needed, R_L can be connected to a supply voltage, $V+$, higher than the V_{CC} supply. For safe operation, $V+ \leq 20$ volts.

OPERATING INSTRUCTIONS

SELECTION OF EXTERNAL COMPONENTS

A typical connection diagram for the LM567C is shown in Figure 3. For most applications, the following procedure will be sufficient for determination of the external components R_1 , C_1 , C_2 , and C_3 .

1. R_1 and C_1 should be selected for the desired center frequency by the expression $f_0 = 1/R_1 C_1$. For optimum temperature stability, R_1 should be selected such that $2k\Omega$, and the $R_1 C_1$ product should have sufficient stability over the projected operating temperature range.
2. Low-pass capacitor, C_2 , can be determined from the Bandwidth versus Input Signal Amplitude graph of Figure 7. One approach is to select an area of operation from the graph, and then adjust the input level and value of C_2 accordingly. Or, if the input amplitude variation is known, the required $f_0 C_2$ product can be found to give the desired bandwidth. Constant bandwidth operation requires $V_i > 200\text{mV rms}$. Then, as noted on the graph, bandwidth will be controlled solely by the $f_0 C_2$ product.
3. Capacitor C_3 sets the band edge of the low-pass filter which attenuates frequencies outside of the detection band and thereby eliminates spurious outputs. If C_3 is too small, frequencies adjacent to the detection band may switch the output stage off and on at the beat frequency, or the output may pulse off and on during the turn-on transient. A typical minimum value of C_3 is $2 C_2$.

Conversely, if C_3 is too large, turn-on and turn-off of the output stage will be delayed until the voltage across C_3 passes the threshold value.

PRINCIPLE OF OPERATION

The LM567C is a frequency selective tone decoder system based on the phase-locked loop (PLL) principle. The system is comprised of a phase-locked loop, a quadrature AM detector, a voltage comparator, and an output logic driver. The four sections are internally interconnected as shown in Figure 1.

When an input tone is present within the pass-band of the circuit, the PLL synchronizes or "locks" on the input signal. The quadrature detector serves as a lock indicator: when the PLL is locked on an input signal, the dc voltage at the output of the detector is shifted. This dc level shift is then converted to an output logic pulse by the amplifier and logic driver. The logic driver is a "bare collector" transistor stage capable of switching 100 mA loads.

The logic output at pin 8 is normally in a "high" state, until a tone that is within the capture range of the decoder is present at the input. When the decoder is locked on an input signal, the logic output at pin 8 goes to a "low" state.


The center frequency of the detector is set by the free-running frequency of the current-controlled oscillator in the PLL. This free-running frequency, f_0 , is determined by the selection of R_1 and C_1 connected to pins 5 and 6, as shown in Figure 3. The detection bandwidth is determined by the size of the PLL filter capacitor, C_2 ; and the output response speed is controlled by the output filter capacitor, C_3 .

LM567C


LINEAR INTEGRATED CIRCUIT

TYPICAL CHARACTERISTICS


CENTER FREQ. VS TEMPERATURE




TYP. BW VS TEMPERATURE




BW VS INPUT VOLTAGE




BW VS CENTER FREQUENCY



BW (C2, C3 CHARGE)




CURRENT DRAIN VS. VCC



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM567C

LINEAR INTEGRATED CIRCUIT



AC TEST CIRCUIT




Fig. 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM567C


LINEAR INTEGRATED CIRCUIT

APPLICATION CIRCUIT


(a) Touch Tone Decoder




(b) 2-Phase Oscillator



(c) Variable Oscillator



(d) Frequency Doubler



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MC1458AC/MC1458C/MC1458I LINEAR INTEGRATED CIRCUIT

DUAL OPERATIONAL AMPLIFIERS

The MC1458 series is a dual general purpose operational amplifier. The MC1458 series is short circuit protected and requires no external components for frequency compensation. High common mode voltage range and absence of "latch up" make the MC1458 ideal for use as voltage followers. The high gain and wide range of operating voltage provides superior performance in integrator, summing amplifier and general feedback applications.

FEATURES

- Internal frequency compensation
- Short circuit protection
- Large common mode and differential voltage range
- No latch up
- Low power consumption



BLOCK DIAGRAM




ORDERING INFORMATION

Device	Package	Operation Temperature
MC1458CN MC1458ACN	8 DIP	0 ~ +70°C
MC1458CS MC1458ACS	9 SIP	
MC1458CD MC1458ACD	8 SOP	
MC1458IN MC1458AIN	8 DIP	
MC1458IS MC1458AIS	9 SIP	-25 ~ +85°C
MC1458ID MC1458AID	8 SOP	

MC1458AC/MC1458C/MC1458I LINEAR INTERGRATED CIRCUIT

SCHEMATIC DIAGRAM



ABSOLUTE MAXIMUM RATINGS

Characteristic	Symbol	Value	Unit
Power Supply Voltage	V_S	± 18	V
Input Differential Voltage	V_{IO}	± 30	V
Input Voltage	V_I	± 15	V
Operating Temperature Range MC1458I	T_{opr}	$-25 \sim +85$	$^{\circ}\text{C}$
MC1458AC/C		$0 \sim +70$	$^{\circ}\text{C}$
Storage Temperature Range	T_{stg}	$-65 \sim +150$	$^{\circ}\text{C}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1458AC/MC1458C/MC1458I : LINEAR INTERGRAED CIRCUIT

ELECTRICAL CHARACTERISTICS

($V_{CC} = +15V$, $V_{EE} = -15V$, $T_a = 25^\circ C$, unless otherwise specified)

Characteristic	Symbol	Test Conditions	MC1458/MC1458I			MC1458C			Unit
			Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	V_{IO}	$R_s \leq 10K\Omega$		2.0	6.0		2.0	10	mV
Input Offset Current	I_{IO}			20	200		20	300	nA
Input Bias Current	I_{IB}			80	500		80	700	nA
Large Signal Voltage Gain	A_v	$V_o = \pm 10V$, $R_L \geq 2.0K\Omega$	20	200		20	200		V/mV
Input Voltage Range	V_{ICR}		± 12	± 13		± 11	± 13		V
Input Resistance	R_i		0.3	1.0		1.0			M Ω
Common Mode Rejection Ratio	CMRR	$R_s \leq 10K\Omega$	70	90		60	90		dB
Power Supply Rejection Ratio	PSRR	$R_s \leq 10K\Omega$	77	90		77	90		dB
Supply Current (Both Amplifier)	I_s			2.3	5.6		2.3	8.0	mA
Output Voltage Swing	V_{OUT}	$R_L = 10K\Omega$	± 12	± 14		± 11	± 14		V
		$R_L = 2K\Omega$	± 10	± 13		± 9	± 13		
Output Short Circuit Current	I_{OS}			20			20		mA
Power Consumption	P_c	$V_o = 0V$		70	170		70	240	mA
Transient Response (Unity Gain)									
Rise Time	t_r	$V_i = 20mV$, $R_L \geq 2K\Omega$, $C_L \leq 100pF$							μs
Overshoot	OS	$V_i = 20mV$, $R_L \geq 2K\Omega$, $C_L \leq 100pF$		0.3			0.3		%
Slew Rate	SR	$V_i = 10V$, $R_L \geq 2K\Omega$, $C_L \leq 100pF$		15			15		V/ μs

ELECTRICAL CHARACTERISTICS

($V_{CC} = +15V$, $V_{EE} = -15V$; NOTE 1, unless otherwise specified)

Characteristic	Symbol	Test Conditions	MC1458/MC1458I			MC1458C			Unit
			Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	V_{IO}	$R_s \leq 10K\Omega$			7.5			12	mV
Input Offset Current	I_{IO}				300			400	nA
Input Bias Current	I_{IB}				800			1000	nA
Large Signal Voltage Gain	A_v	$V_o = \pm 10V$, $R_L \geq 2.0K$	15			15			V/mV
Common Mode Rejection Ratio	CMRR	$R_s \leq 10K$	70	90		70	90		dB
Power Supply Rejection Ratio	PSRR	$R_s \leq 10K$	77	90		77	90		dB
Output Voltage Swing	V_{OUT}	$R_L = 10K$	± 12	± 14		± 11	± 14		V
		$R_L = 2K$	± 10	± 13		± 9	± 13		
Input Voltage Range	V_{ICR}		± 12			± 12			V

NOTE 1

MC1458AC/C: $0 \leq T_a \leq 70^\circ C$

MC1458I: $-25 \leq T_a \leq +85^\circ C$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1458AC/MC1458C/MC1458I LINEAR INTEGRATED CIRCUIT

TYPICAL PERFORMANCE CHARACTERISTICS

Fig. 1 OPEN-LOOP VOLTAGE GAIN vs POWER SUPPLY VOLTAGES




Fig. 2 OPEN-LOOP FREQUENCY RESPONSE




Fig. 3 POWER BANDWIDTH (LARGE SIGNAL SWING vs FREQUENCY)





Fig. 4 OUTPUT VOLTAGE SWING vs LOAD RESISTANCE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KA2410/KA2411

LINEAR INTEGRATED CIRCUIT

TONE RINGER


The KA2410/KA2411 is a bipolar integrated circuit designed for telephone bell replacement.

FUNCTIONS

- Two oscillators
- Output amplifier
- Power supply control circuit

FEATURES


- Designed for telephone bell replacement
- Low current drain.
- Small size 'MINIDIP' package.
- Adjustable 2-frequency tone.
- Adjustable warbling rate.
- Built-in hysteresis prevents false triggering and rotary dial 'CHIRPS'
- Extension tone ringer modules
- Alarms or other alerting devices.
- External triggering or ringer disable (KA2410).
- Adjustable for reduced supply initiation current (KA2411).



ORDERING INFORMATION

Device	Operating Temperature.
KA2410N	- 45 ~ + 65°C
KA2411N	

APPLICATION CIRCUIT 1 (KA2410)



- Note:
1. Output amplifier
 2. High frequency oscillator
 3. Low frequency oscillator
 4. Hysteresis regulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KA2410/KA2411

LINEAR INTEGRATED CIRCUIT

ABSOLUTE MAXIMUM RATINGS ($T_a = 25^\circ\text{C}$)

Characteristic	Symbol	Value	Unit
Supply Voltage	V_{CC}	30	V
Power Dissipation	P_D	400	mW
Operating Temperature	T_{opr}	-45 to 65	$^\circ\text{C}$
Storage Temperature	T_{stg}	-65 to 150	$^\circ\text{C}$

ELECTRICAL CHARACTERISTICS ($T_a = 25^\circ\text{C}$)

(All voltage referenced to GND unless otherwise specified)

Characteristic	Symbol	Test Condition	Min	Typ	Max	Unit
Operating Supply Voltage	V_{CC}				29.0	V
Initiation Supply Voltage ¹	V_{SI}	See Fig. 2	17	19	21	V
Initiation Supply Current ¹	I_{SI}	KA2411-6.8K-Pin 2 to GND	1.4	2.5	4.2	mA
Sustaining Voltage ²	V_{SUS}	See Fig. 2	9.7	11.0	12.0	V
Sustaining Current ²	I_{SUS}	No Load $V_{CC} = V_{SUS}$, See Fig. 2	0.7	1.4	2.5	mA
Trigger Voltage ³	V_{TR}	KA2410 Only $V_{CC} = 15\text{V}$	9.0	10.5	12.0	V
Trigger Current ³	I_{TR}	KA2410 Only		20.0	1000 ⁵	μA
Disable Voltage ⁴	V_{DIS}	KA2410 Only			0.5	V
Disable Current ⁴	I_{DIS}	KA2410 Only	-40	-50		μA
Output Voltage High	V_{OH}	$V_{CC} = 21\text{V}$, $I_O = -15\text{mA}$ Pin 6 = 6V, Pin 7 = GND	17.0	19.0	21.0	V
Output Voltage Low	V_{OL}	$V_{CC} = 21\text{V}$, $I_O = 15\text{mA}$ Pin 6 = GND, Pin 7 = 6V			1.6	V
I_{IN} (Pin 3)		Pin 3 = 6V, Pin 4 = GND			500	nA
I_{IN} (Pin 7)		Pin 7 = 6V, Pin 6 = GND			500	nA
High Frequency 1	f_{H1}	$R_3 = 191\text{K}$, $C_3 = 6800\text{pF}$	461	512	563	Hz
High Frequency 2	f_{H2}	$R_3 = 191\text{K}$, $C_3 = 6800\text{pF}$	576	640	704	Hz
Low Frequency	f_L	$R_2 = 165\text{K}$, $C_2 = 0.47\mu\text{F}$	9.0	10	11.0	Hz

* NOTE (see electrical characteristics sheet)

1. Initiation supply voltage (V_{SI}) is the supply voltage required to start the tone ringer oscillating.
2. Sustaining voltage (V_{SUS}) is the supply voltage required to maintain oscillation.
3. V_{TR} and I_{TR} are the conditions applied to trigger in to start oscillation for $V_{SUS} \leq V_{CC} \leq V_{SI}$
4. V_{DIS} and I_{DIS} are the conditions applied to trigger in to inhibit oscillation for $V_{SI} \leq V_{CC}$
5. Trigger current must be limited to this value externally.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 2

APPLICATION NOTE

The application circuit illustrates the use of the KA2410/KA2411 devices in typical telephone or extension tone ringer application.

The AC ringer signal voltage appears across the TIP and RING Inputs of the circuit and is attenuated by capacitor C_1 and resistor R_1 .

C_1 also provides isolation from DC voltages (48V) on the exchange line.

After full wave rectification by the bridge diode, the waveform is filtered by capacitor C_4 to provide a DC supply for the tone ringer chip.

As this voltage exceeds the initiation voltage (V_{SI}), oscillation starts.

With the components shown, the output frequency chops between 512 (f_{H1}) and 640Hz (f_{H2}) at a 10Hz (f_L) rate.

The loudspeaker load is coupled through a 1300 Ω to 8 Ω transformer.

The output coupling capacitor C_5 is required with transformer coupled loads.

When driving a piezo-ceramic transducer type load, the coupling C_5 and transformer (1300 Ω : 8 Ω) are not required. However, a current limiting resistor is required.

The low frequency oscillator oscillates at a rate (f_L) controlled by an external resistor (R_2) and capacitor (C_2).

The frequency can be determined using the relation $f_L = 1/1.289 R_2 C_2$. The high frequency oscillates at a f_{H1} , f_{H2} controlled by an external resistor (R_3) and capacitor (C_3). The frequency can be determined using the relation $f_{H1} = 1/1.504 R_3 C_3$.

Pin 2 of the KA2411 allows connection of an external resistor R_{SL} , which is used to program the slope of the supply current vs supply voltage characteristics (see Fig 4), and hence the supply current up to the initiation voltage (V_{SI}). This initiation voltage remains constant independent of R_{SL} .

The supply current drawn prior to triggering varies inversely with R_{SL} , decreasing for increasing value of resistance. Thus, increasing the value of R_{SL} will decrease the amount of AC ringing current required to trigger the device. As such, longer subscriber loops are possible since less voltage is dropped per unit length of loop wire due to the lower current level. R_{SL} can also be used to compensate for smaller AC coupling capacitors (C_5 on Fig 3) (higher impedance) to the line which can be used to alter the ringer equivalence number of a tone ringer circuit.

The graph in Fig. 4 illustrates the variation of supply current with supply voltage of the KA2411. Three curves are drawn to show the variation of initiation current with R_{SL} . Curve B ($R_{SL} = 6.8K$) shows the I-V characteristic for the KA2411 tone ringer. Curve A is a plot with $R_{SL} < 6.8K\Omega$ and shows an increase in the current drawn up to the initiation voltage V_{SI} . The I-V characteristic after initiation remains unchanged. Curve C illustrates the effect of increasing R_{SL} above 6.8K. Initiation current decreases but a gain current after triggering is unchanged.

KA2410/KA2411

LINEAR INTEGRATED CIRCUIT

APPLICATION CIRCUIT 2 (KA2411)





Fig. 3

LINEAR INTEGRATED CIRCUIT

KA2411 Supply Current (No Load) Vs. Supply Voltage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีภรนำไปใช้

EQUIVALENT CIRCUIT
(Pin 2 Input)




Fig. 5

INHIBITING OSCILLATION




Fig. 6

PROGRAMMING THE KA2410 INITIATION SUPPLY VOLTAGE




Fig. 7




Fig. 8

KA2410/KA2411

LINEAR INTEGRATED CIRCUIT

TRIGGERING KA2410 FROM CMOS OR TTL LOGIC




Fig. 9

Fig. 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RETRIGGERABLE MONOSTABLE MULTIVIBRATOR WITH CLEAR

54/74123
54/74123A

SPEED/PACKAGE AVAILABILITY


54 J.F.W. 74 B.F.

DESCRIPTION

These monolithic TTL retriggerable monostable multivibrators feature dc triggering from gated low-level-active (A) and high-level-active (B) inputs, and also provide overriding direct clear inputs. Complementary outputs are provided. A full fan-out to 10 normalized Series 54/74 loads is available from each of the outputs at the low logic level, and in the high-level state, a fan-out of 20 is available. The retrigger capability simplifies the generation of output pulses of extremely long duration. By triggering the input before the output pulse is terminated, the output pulse may be extended. The overriding clear capability permits any output pulse to be terminated at a predetermined time independently of the timing components R and C.

Figure A illustrates triggering the one-shot with the high-level-active (B) input.

PIN CONFIGURATION



SWITCHING CHARACTERISTICS $V_{CC} = 5V, T_A = 25^\circ C$

TEST CONDITIONS			54/74			UNIT
			MIN	TYP	MAX	
PARAMETER	FROM INPUT	TO OUTPUT	$C_L = 15pF$ $R_L = 400\Omega$			
t_w (min)						
t_w Width of pulse						
			$C_{ext} = 1000pF$ $R_{ext} = 10K\Omega$			
			3.08	3.42	3.76	μs
			54/74123			
			54/74123A			
			2.76	3.03	3.37	
R_{ext} External timing resistance			40			Ω
			(54)			
			5		25	$k\Omega$
			(74)			
			5		50	
C_{ext} External timing wiring cap. at R_{ext}/C_{ext} terminal			No restriction			
Propagation delay time					50	pF
			$C_{ext} = 0$ $R_{ext} = 5k\Omega$			
t_{PLH} Low-to-high	Either A	Q	22	33		ns
t_{PHL} High-to-low	Either A	Q	30	40		
t_{PLH} Low-to-high	Either B	Q	19	28		
t_{PHL} High-to-low	Either B	Q	27	36		
t_{PLH} Low-to-high	Clear	Q	30	40		
t_{PHL} High-to-low	Clear	Q	16	27		

Load circuit and typical waveforms are shown at the front of section.

54/74123: $t_w = 0.32 R_T C_{ext} (1 + 0.7)$



54/74123A: $t_w = 0.25 R_T C_{ext} (1 + 0.7)$

TRUTH TABLE

INPUTS		OUTPUTS	
A	B	Q	Q-bar
H	X	L	H
X	L	L	H
L	L	L	H
L	H	H	L

- NOTES:
- H = high level (steady-state), L = low level (steady-state)
 - ↑ = transition from low to high level, ↓ = transition from high to low level, — = one high-level pulse
 - one low-level pulse, X = irrelevant (any input, including transitions)
 - NC = no internal connection
 - To use the internal timing resistor of 54/74123 (10kΩ nominal), connect R_{ext} to V_{CC}
 - An external timing capacitor may be connected between C_{ext} and R_{ext}/C_{ext} (positive).

TYPICAL CHARACTERISTICS



These values of resistance exceed the maximum recommended for use over the full temperature range of the 54/123 and 54/123A.

NOTE: When using electrolytic capacitor, insure that minimum rating is 20 volts so that 5% reverse voltage rating is 1.0 volt or greater.

COMPONENT LISTS (Contd.)Resistor

R1 , R2 , R3 , R23	20k
R4 , R27 , R28 , R29	1k
R5 , R8 , R19	5k
R6 , R7	68
R9 , R13 , R16 , R17	600
R10	4.7k
R11 , R12 , R15 , R26	10k
R14	6.8k
R18	560
R20	120k
R21	150k
R22	180k
R24	100k
R25	1M

Potentiometer

RV1 , RV3 , RV5 , RV8 , RV9	50k
RV2 , RV4 , RV6	20k
RV7	10k
RV10	100k

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Capacitor

C1 , C5 , C9 , C19	0.47 uF 50v.
C2 , C6 , C10 , C22	0.1 uF 50v. <small>ใช้หมักหรือไม้มก = 10 ตัง</small>
C3 , C7 , C11	1 uF 50v.
C4 , C8 , C12 , C18	<u>2.2 uF 50v.</u>
C13 , C14	3.3 uF 50v Bipolar
C15	0.1 uF or 0.68 uF 50v.
C16 , C17	1 uF 250v.
C20	0.22 uF 50v.
C21	0.0068 uF 50v.
C23	220 uF 16v.
C25 , C26	2200 uF 16v.
C27 , C28	220 uF 16 v.
C24 , C29	470 uF 16v.

Transistor

TR1 , TR2	25C 1061
-----------	----------

Integrators

IC1 , IC3	NE567N
IC4	74LS02
IC5	74LS74
IC6	74LS00
IC7	MC1458
IC8	ML8204
IC9	4093
IC10	74Ls123

IC11 เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ 7805 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Diode

D1 , D3	IN4001
D2	LED (Light Emitting Diode)
D4 , D11	IN4007

Zener Diode

ZD1	29v. or 30v. 1w.
ZD2 , ZD3	12v. 1w.

Relay

RL1 , RL2	12VDC 2 Contact
-----------	-----------------

Transformer

T1	Matching Transformer
T2	Power Transformer 12-0-12 v.

หนังสืออ้างอิง

1. อ.นรินทร์ เนาวประทีป "ออบ แอมป์", 26-28
2. SAMSUNG "Linear IC Data Book Vol.2", 278-285
3. วารสารคอมพิวเตอร์ อิเล็กทรอนิกส์เวิลด์ ฉบับที่ 129, 120-122
4. รศ.ภุชดา วิชาธีรานนท์ "ไอซีดีจิคอล" 98-101

