



ปีการศึกษา 2533

ยูนิเวอร์แซล I/O พอร์ต

โดย

นายพลนิวัฒน์ เนตรสุวรรณ เลขประจำตัว 323317

นายวิเทศ เซาวนวิกรกุล เลขประจำตัว 323327

แผนกวิชา เทคโนโลยีอิเล็กทรอนิกส์

ภาควิชา เทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

อาจารย์ที่ปรึกษา

ดร.ไพศาล นาคพันธ์

027990

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

18 ก.ค. 2534

ปริญญานิพนธ์ปีการศึกษา 2533

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง ยูนิเวอร์แซล 1/0 พอร์ต

ผู้จัดทำ

1 นายพลนิวัฒน์ เนตรสุวรรณ เลขประจำตัว 323317

2 นายวิเทศ เชาวนวิรกุล เลขประจำตัว 323327

ดร.ไพศาล นาคพัฒนกุล
อาจารย์ที่ปรึกษา

กรรมการ

กรรมการ


เลขหมึก T. 37157 w Δ

เลขทะเบียน 027940

วัน, เดือน, ปี 1 ส.ค. 39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณียกใช้

027990



ABTRACT

THE OBJECTION OF THIS THESIS IS TO INTRODUCE THE PROCESS OF COMPUTER , DESIGNING AND MAKING UP ELECTRONICS'S CIRCUITRY FOR EXTERNAL CONTROL BY USE PERSONNEL COMPUTER . THIS SYSTEM IS ABLE TO CONTROL I/O 32 EXTERNAL CHANNEL , AND GENERATING REGULATED VOLTAGE 0-10 VOLT , AND ABLE TO CONTROL OTHER EQUIPMENT BY USE ADC AND DAC INTERNAL THIS CARD . THIS PROJECT SHOWS EXAMPLE FOR CONTROL TEMPERATURE, AND PROVIDING TIMER/COUNTER FOR OBSERVING SYSTEM'S OPERATION.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ
ABSTRACT

บทที่

1. บทนำ	1
1.1 ความเป็นมาและความสำคัญของปัญหา	1
1.2 วัตถุประสงค์ของโครงการ	1
1.3 ขอบเขตของโครงการ	2
1.4 วิธีการดำเนินงาน	2
2. ทฤษฎีและหลักการ	4
2.1 ทฤษฎีที่เกี่ยวข้องกับเครื่องวิเคราะห์วงจรอนุภาค	4
2.1.1 สัญญาณต่างๆบนSlot IBM PC	4
2.1.2 การจัดแอดเดรสสำหรับพอร์ต I/O ใน IBM PC	8
2.1.3 การใช้งาน 8255 PPI	10
2.1.4 ความรู้เกี่ยวกับ IC PAL	15
2.1.5 การใช้งาน 8253	18
2.1.6 ADC และ DAC	27
2.1.7 Temperature Sensors	45
2.2 หลักการของระบบ	58
3. การออกแบบวงจร	61
3.1 ส่วนควบคุมการติดต่อกับ IBM PC	61
3.2 ส่วนการติดต่อกับอุปกรณ์ภายนอก	67
3.3 ส่วนการแปลงสัญญาณ DAC	68
3.4 ส่วนการแปลงสัญญาณ ADC	71
3.5 ส่วนของแหล่งจ่ายไฟ	72
4. การทดลองและผลการทดลอง	74

เอกสารนี้เป็นสรุปผลของโครงการและข้อเสนอนี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านใดๆ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง	80
กิตติกรรมประกาศ	81
ภาคผนวก ก Circuit	82
ภาคผนวก ข Flowchart	91
ภาคผนวก ค Data IC	99



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆ ไม่วากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ

1.1 ความเป็นมาและความสำคัญของโครงงาน

จะพบว่าในทุกวันนี้ คอมพิวเตอร์นับได้ว่ามีบทบาทมากในชีวิตประจำวันของคนเราเกือบทุกคน ไม่ว่าจะเป็นทั้งโรงงานอุตสาหกรรมหรือบริษัทห้างร้านต่างๆ ต่างก็ใช้คอมพิวเตอร์ทั้งนั้น ซึ่งจะพบว่าคอมพิวเตอร์นั้นไม่ได้มีขีดจำกัดอยู่แค่เพียงแค่ Software เท่านั้นโดยเราสามารถที่จะนำคอมพิวเตอร์นี้ไปประยุกต์ใช้งานทางด้าน Hardware ได้อีกมากมาย ซึ่งจะทำให้คอมพิวเตอร์นี้มีประโยชน์มากขึ้นและจะไม่ถูกจำกัดขอบเขตของตัวมันเองอีกต่อไป ในปัญหานี้พจนันได้นำคอมพิวเตอร์ไปประยุกต์ใช้งานอีกด้านหนึ่ง ซึ่งได้เล็งเห็นว่าผู้ใช้งานนั้น สามารถที่จะทำความเข้าใจถึงการนำคอมพิวเตอร์ร่วมกับอุปกรณ์ภายนอกได้ว่าทำกันอย่างไรซึ่งอาจจะเห็นได้ว่ามันง่ายแต่จะมีสักกี่คนที่จะเข้าใจเกี่ยวกับเรื่องนี้ ปัญหานี้พจนันจึงได้ทำการออกแบบวงจรและใช้ Program ควบคุมการทำงานของระบบ (ใช้ภาษา C) ซึ่งสามารถที่จะให้ผู้ใช้งานสามารถเรียนรู้การติดต่อกับอุปกรณ์ภายนอกและผู้ที่ต้องการนำเอาไปใช้งานในการควบคุมอุปกรณ์ภายนอกได้เช่นการ ปิด-เปิด อุปกรณ์ที่ใช้ไฟ AC ต่างๆ หรืออาจจะทำการตั้งเวลาการปิด-เปิดได้แล้วแต่ความต้องการ และสามารถที่จะทำการเรียนรู้เกี่ยวกับการส่งข้อมูลและรับข้อมูลออกจาก Port 8255 รวมไปถึงการศึกษา IC 8253 ซึ่งทำหน้าที่เป็น Timer/Counter โดยอาจจะพบได้ว่ามีใช้มากในวงจรประเภท Single Board แล้วซึ่งมีขนาด 8 Bit แต่ในที่นี้เราจะลองใช้กับเครื่อง 16 Bit บ้างว่าเขาทำกันอย่างไร

1.2 วัตถุประสงค์ของโครงงาน

- 1.2.1 เพื่อที่จะสามารถนำไปใช้ควบคุมอุปกรณ์ภายนอกได้ถึง 32 CH ขึ้นอยู่กับความต้องการ
- 1.2.2 เพื่อที่จะสามารถเรียนรู้เกี่ยวกับ IC 8255 เกี่ยวกับวิธีการติดต่อกับอุปกรณ์ภายนอก
- 1.2.3 เพื่อที่จะสามารถเรียนรู้การทำงานของ IC 8253 ใน Mode การทำงานต่างๆ เพื่อนำไปประยุกต์ใช้งาน
- 1.2.4 เพื่อที่จะเรียนรู้วิธีการออกแบบและสร้างวงจรในการติดต่อกับ

คอมพิวเตอร์พีซี และวงจรต่างๆ ภายในระบบ

- 1.2.5 เพื่อให้ผู้ใช้งานสามารถได้เข้าใจ และเรียนรู้ถึงวิธีการติดต่อกับ

กับอุปกรณ์ภายนอกว่าเขาทำกันอย่างไร

1.2.6 สามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวาง

1.3 ขอบเขตของโครงการ

- 1.3.1 ทำการใช้งาน ณ. อุดหมิมห้อง
- 1.3.2 สามารถติดต่อกับอุปกรณ์ภายนอกได้ 32 CH
- 1.3.3 กำเนิดแรงดันอยู่ในช่วง 0-10 V
- 1.3.4 สามารถทำหน้าที่เป็น Timer/Counter

1.4 วิธีการดำเนินงาน

ในการดำเนินงานของปัญญานิพนธ์นี้ได้แบ่งออกเป็น 7 ส่วนด้วยกันซึ่งแต่ละส่วนจะมีรายละเอียดดังต่อไปนี้

- 1.4.1 ทำการศึกษาและออกแบบวงจร ในส่วนนี้เราจะต้องศึกษาถึงคุณสมบัติของวงจรและอุปกรณ์ที่จะนำมาใช้ในการทดลอง และจะต้องจัดหาอุปกรณ์ที่มีอยู่แล้วนำมาใช้งาน อุปกรณ์ที่ได้เหล่านั้นจะนำมาใส่แทน Block ต่างๆ ที่ได้ทำการออกแบบไว้ให้เหมาะสมกับความต้องการ
- 1.4.2 สร้างวงจร เมื่อได้แบบมาแล้วก็ต้องนำวงจรที่ได้นั้นมาทำการทดลองบนแผ่น Proto Board ว่าเป็นไปตามที่คาดหวังหรือไม่
- 1.4.3 เขียนโปรแกรมควบคุม โดยจะเอาทฤษฎีที่ได้มาทำการเขียนโปรแกรม โดยจะนำเอาทฤษฎีมาเขียนไฟล์ซอร์สก่อน แล้วจึงถอดออกเป็นโปรแกรม ซึ่งโปรแกรมที่ใช้ในการควบคุมนั้นจะใช้ Turbo C V2 ซึ่งเป็นของบริษัท Borland
- 1.4.4 ทดลองวงจร เมื่อผ่านขั้นตอนที่ 2,3 แล้ว ต่อไปเป็นขั้นตอนว่าด้วยการทดลองว่าเป็นไปตามเป้าหมายหรือไม่โดยจะตรวจสอบผลจากการทดลองว่ามีข้อผิดพลาดอะไรหรือไม่ และวงจรจะทำงานตามที่ต้องการหรือไม่
- 1.4.5 แก้ไขปรับปรุงโปรแกรมและวงจรให้ดีขึ้น ส่วนประกอบของโครงการที่สำคัญ ประกอบด้วยโปรแกรมและวงจร เราจึงมีความจำเป็นที่ต้องแก้ไขข้อผิดพลาดที่เกิดขึ้นจากขั้นที่ 4 ให้ดีขึ้น เพื่อที่จะให้โครงการนี้มีประสิทธิภาพที่ดีที่สุดเท่าที่จะทำได้โดยการนำข้อผิดพลาดที่ได้จากขั้น 4 มาหาจุดบกพร่องและแก้ไข ก่อนที่จะสรุปผลต่างๆ ออกมา
- 1.4.6 สรุปผล ร่างปัญญานิพนธ์และตรวจทาน ซึ่งในขั้นตอนนี้จะพบว่าเมื่อชิ้นงานที่ทำสำเร็จลุล่วงแล้ว เราต้องทำการจัดทำปัญญานิพนธ์ขึ้นมาเพื่อที่จะทำให้อรรถกถาของขอบเขตของโครงการที่ทำ อีกทั้งยังเป็นแนวทางให้รุ่นต่อๆ ไปไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลและต้องอ้างอิงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4.7 พิมพ์ ตรวจสอบและแก้ไข พร้อมเสนอรายงาน เราจะทำการ
จัดพิมพ์ปฏิทินฉบับนี้ที่ได้จัดทำขึ้นแล้วตรวจสอบความเรียบร้อยเป็นอันเสร็จภาระกิจที่
ทำพร้อมที่จะเสนอรายงานนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 ทฤษฎีของระบบ

ในล่วนนี้จะเป็นการอธิบายทฤษฎีที่เกี่ยวข้องกับ PROJECT ชั้นนี้ ซึ่งได้แบ่งออกเป็นหัวข้อต่างๆ ดังต่อไปนี้

- 2.1.1 SLOT บน IBM/PC
- 2.1.2 I/O MAP ของ IBM
- 2.1.3 การใช้งาน IC 8255
- 2.1.4 IC PAL
- 2.1.5 การใช้งาน IC.8253
- 2.1.6 DAC, ADC
- 2.1.7 ตัวตรวจจับขอมูล

2.1.1 สัญญาณต่างๆ บน Slot IBM/PC

จะพบว่าภายในเครื่อง IBM/PC ได้มีการออกแบบให้สามารถที่จะเพิ่ม เติมวงจรรีโมเตอร์เฟสเข้าไปในระบบได้ในภายหลังโดยผ่านทางสล๊อตที่อยู่บน Main Board สำหรับสล๊อตบนเมนบอร์ดนี้จะมีจำนวน 5 สล๊อต (สำหรับใน IBM PC/XT) ซึ่งแต่ละสล๊อตจะมีจำนวนขาทั้งสิ้น 62 ขา แบ่งออกเป็น 2 ข้างๆ ละ 31 ขาล้วน การเรียกตำแหน่งขาของสล๊อตเหล่านี้ จะขึ้นอยู่กับว่า ขานั้นอยู่ข้างใด (ซ้ายหรือขวา) ของสล๊อตโดยขาที่อยู่ทางด้านซ้ายของสล๊อตจะเรียก โดยใช้อักษร "B" นำหน้าเลข ตำแหน่งของขาเช่น ขา B16 ก็คือ ขาที่อยู่ทางด้านซ้ายของสล๊อตขาที่ 16 (นับจาก ทางด้านท้ายของเครื่อง) ส่วนขาที่อยู่ทางด้านขวาของสล๊อต จะเรียกโดยใช้อักษร "A" นำหน้าเลขตำแหน่งของขาเช่นขา A24 ก็คือขาทางด้านขวาของสล๊อตขาที่ 24 (นับจากทางด้านท้ายของเครื่อง) แต่ละขาของสล๊อตเหล่านี้จะเชื่อมต่อกับเส้นสัญญาณ ต่างๆ บนเมนบอร์ด ทำให้การอินเทอร์เฟสกับ IBM/PC สามารถทำได้ โดยสะดวก ซึ่งเส้นสัญญาณที่เชื่อมต่อกับขาของสล๊อตเหล่านี้จะประกอบไปด้วย เส้นสัญญาณของบัส แอดเดรส (Address Bus), บัสข้อมูล (Data Bus), บัสควบคุมสำหรับการเขียน/ อ่านข้อมูลจากหน่วยความจำ หรือพอร์ท I/O, เส้นสัญญาณสำหรับการขออินเตอร์รัพท์ ของวงจรรีโมเตอร์เฟส, เส้นสัญญาณสำหรับการขอ DMA, สัญญาณฐานเวลา (Timing Signal) ต่างๆที่ใช้ในระบบ, เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำและสัญญาณ

สำหรับการตรวจสอบความผิดพลาด (I/O CHECK)

การที่เราจะติดต่อกับวงจร Interface ที่ต่อเพิ่มเข้าไปในระบบจะต้องรู้เกี่ยวกับตำแหน่งหน้าที่ของแต่ละขบวน Slot ที่จำเป็นในการใช้งานก่อน เพื่อให้เรียนรู้และเข้าใจได้ง่าย เพื่อที่จะสามารถต่อสัญญาณต่างๆของระบบกับชิ้นงานที่สร้างขึ้นได้ และสามารถที่จะทำการตั้งสัญญาณ Address มาใช้ในการ Decode เพื่อใช้ในการติดต่อกับชิ้นงานได้

1) รายละเอียดเกี่ยวกับขาสัญญาณต่าง ๆ ที่จำเป็น

Reset DRV (ขา B2) : ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งจะ Active High (ลอจิก "1") ในช่วงที่เราเริ่มจ่ายไฟให้กับระบบ และจะยังคงแอกทีฟไปจนกว่าระบบต่างๆ ภายใน IBM/PC จะพร้อมที่จะทำงานได้จากนั้นสัญญาณนี้ก็จะเป็นลบเป็นลอจิก "0" นอกจากนี้ในระหว่างการทำงานของ IBM/PC ถ้าระดับแรงดันของแหล่งจ่ายไฟตกลง สัญญาณนี้ก็จะถูกทำให้แอกทีฟเช่นกัน โดยทั่วไปแล้วสัญญาณนี้จะถูกนำไปใช้ในการรีเซ็ตวงจรอินเทอร์เฟส หรืออุปกรณ์ I/O ต่างๆ ในช่วงที่เริ่มจ่ายไฟให้กับระบบซึ่งจะเป็นการทำให้วงจร หรืออุปกรณ์เหล่านั้น ถูกปรับให้อยู่ในสถานะที่แน่นอนก่อนที่จะเริ่มต้นการทำงานในระบบ (สถานะนี้เป็นสถานะที่เราทราบและต้องการให้วงจรทำงานในขณะที่ระบบถูกรีเซ็ต)

A0-A19 (Address Bus: ขา A31-A12) : ขาสัญญาณทั้ง 20 ขานี้เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำ หรืออุปกรณ์ I/O ที่ 8088 ต้องการติดต่อด้วย โดยที่สัญญาณ A0 จะมีนัยสำคัญต่ำที่สุด (Least Significant Bit) และ A19 จะมีนัยสำคัญสูงสุด (Most Significant Bit) สำหรับค่าแอดเดรสบนบัสแอดเดรส A0-A19 นี้จะถูกกำหนดโดย 8088 ในระหว่าง ขบวนการอ่าน/เขียนข้อมูลลงในหน่วยความจำหรืออุปกรณ์ I/O แต่ในช่วงของ ขบวนการ DMA นั้น DMA-Controller จะเป็นผู้กำหนดค่าแอดเดรสบนบัสแอดเดรสเอง (ในระหว่างนี้ 8088 จะถูกตัดออกจากระบบ) จะเห็นได้ว่า จำนวนเส้นแอดเดรสจะมีอยู่ 20 เส้น ซึ่งสามารถที่จะอ้างแอดเดรสบางแอดเดรส ของหน่วยความจำได้ ถึง 1 Mbyte แต่อย่างไรก็ตาม จะมีแอดเดรสบางแอดเดรสที่ถูกใช้งาน โดย IBM/PC อยู่ก่อนแล้ว คือแอดเดรสของ หน่วยความจำ RAM บนเมนบอร์ด ที่ถูกใช้โดยระบบ จำนวน 64 Kbyte (สำหรับ IBM PC/XT จะเป็นจำนวน 256 Kbyte) และแอดเดรสสำหรับหน่วยความจำ ROM อีก 48 Kbyte ซึ่งถูกจัดในช่วง ของแอดเดรสบนบัสใน 1Mbyte คือ 0FC00H จนถึง 0FFFFFFH (สำหรับ IBM PC/XT จะเป็น 64 Kbyte)

เอกสารนี้เป็นเอกสารที่ สำหรับการอ้างแอดเดรสของพอร์ต I/O นั้นจะใช้เส้นแอดเดรสเพียง 16 เส้น คือ A0-A15 ซึ่งจะทำให้อ้างแอดเดรสของพอร์ตได้ 64K พอร์ต โดยผ่าน

ทางชุดคำสั่ง IN และ OUT ส่วนเส้นแอดเดรสที่เหลือคือ A16-A19 นั้นจะไม่ถูกใช้งาน อย่างไรก็ตามภายใน IBM/PC จะใช้เส้นแอดเดรส ในการอ้างแอดเดรสของพอร์ตเพียง 10 เส้น คือ จาก A0-A9 และค่าแอดเดรสที่ใช้งาน จะต้องอยู่ในช่วง 0200H จนถึง 03FFH เท่านั้น


DO-D7 (Data Bus: ขา A9-A2) : ขาสัญญาณนี้จะเป็นแบบ Bi-Directional ซึ่งต่อกับบัลลูนข้อมูลของระบบเพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่างพอร์ต I/O กับ IBM/PC โดยบิต D0 จะมีนัยสำคัญต่ำสุด และบิต D7 จะมีนัยสำคัญสูงสุด สำหรับในบัสไซเคิลของการเขียนข้อมูลที่สร้างขึ้นโดย 8088 นั้น ข้อมูลจะถูกส่งออกมาบนบัลลูนข้อมูลก่อนที่สัญญาณ IOW (ในกรณีที่ต้องการส่งข้อมูลให้กับพอร์ต) หรือ MEMW (ในกรณีที่ต้องการส่งข้อมูลให้กับหน่วยความจำ) จะเปลี่ยนจากลอจิก "0" เป็น "1" (ขอบขาขึ้น) ซึ่งโดยทั่วไปขอบขาขึ้นของสัญญาณ IOW หรือ MEMW นี้ จะถูกใช้เพื่อสั่งให้พอร์ต I/O หรือหน่วยความจำ ที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัลลูนแอดเดรสนั้นรับข้อมูลไปเก็บได้

สำหรับในบัสไซเคิลของการอ่านข้อมูลที่สร้างขึ้นโดย 8088 นั้น พอร์ต I/O หรือหน่วยความจำที่ถูกอ้างถึง จะต้องส่งข้อมูลออกมาบนบัลลูนข้อมูล ก่อนที่สัญญาณ IOR (ในกรณีที่ต้องการอ่านข้อมูลจากพอร์ต) หรือ MEMR (ในกรณีที่ต้องการอ่านข้อมูลจากหน่วยความจำ) จะเปลี่ยนจากลอจิก "0" เป็นลอจิก "1" (ขอบขาขึ้น)

IOR (I/O Read: ขา B14) : ขาสัญญาณนี้เป็นเอาท์พุทแอดคิทฟ์ ที่ลอจิก "0" ที่ถูกสร้างขึ้นโดย 8288 Bus Controller เพื่อใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการอ่านข้อมูลจากพอร์ต I/O เพื่อให้พอร์ต I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัลลูนแอดเดรสนั้นส่งข้อมูลออกมาบนบัลลูนข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัลลูนข้อมูล ก่อนขอบขาขึ้นของสัญญาณ IOR เพื่อให้มั่นใจได้ว่า 8088 สามารถรับข้อมูลได้ถูกต้อง สำหรับในขบวนการ DMA 8237A-5 DMA Controller จะทำการสร้างสัญญาณ IOR เอง (แทนที่จะเป็นแอดเดรสของพอร์ต I/O) ที่พอร์ต I/O ที่ขอ DMA ต้องการจะนำข้อมูลไปเก็บ การที่พอร์ตใดจะส่งข้อมูล ออกมาบนบัลลูนข้อมูลนั้นจะอาศัยสัญญาณ DACK จาก DMA Controller เป็นตัวกำหนด เช่นกรณีที่สัญญาณ DACK1 แอดคิทฟ์ก็จะแสดงว่าพอร์ต I/O ที่จะต้องส่งข้อมูลออกมาบนบัลลูนข้อมูลก็คือพอร์ต I/O ที่ขอ DMA ผ่านทางแชนแนลที่ 1 (DRQ1) เป็นต้น

IOW (I/O Write: ขา B13) : ขาสัญญาณนี้เป็นเอาท์พุทแอดคิทฟ์ที่ลอจิก "0" ซึ่งถูกสร้างขึ้นโดย 8288 Bus Controller เพื่อใช้แสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการเขียนข้อมูลลงบนพอร์ต I/O เพื่อให้พอร์ต I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัลลูนแอดเดรสนั้นรับข้อมูลที่อยู่บนบัลลูนข้อมูล ข้อมูลอาจจะยังไม่สมบูรณ์ ดังนั้นในการออกแบบจึงควรใช้ขอบขาขึ้นของสัญญาณ IOW แทนขอบขาลงในการทำให้พอร์ต I/O ที่เกี่ยวข้องรับข้อมูลไปเก็บไว้ เพื่อให้ข้อมูลบนบัลลูนข้อมูลสมบูรณ์เสียก่อน สำหรับในขบวนการ DMA นั้น DMA Controller จะทำการสร้าง

สัญญาณ IOW เอง โดยที่ค่าแอดเดรส ที่อยู่บนบัสแอดเดรสจะเป็น ค่าแอดเดรสของ หน่วยความจำที่พอร์ท I/O ที่ขอ DMA ต้องการจะอ่านข้อมูล



รูปที่ 2.1 แสดงตำแหน่ง ขาต่างๆ บน Slot IBM

AEN : สัญญาณนี้เป็นเอาท์พุทที่ใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นในช่วงเวลาที่สัญญาณ AEN แอดทิฟ (ลอจิก "1") นั้นเป็นบัสไซเคิลของขบวนการ DMA สำหรับบนเมนบอร์ด ของ IBM/PC นั้นจะใช้สัญญาณ ในการดิสเอเบิล (Disable) 8288 Bus Controller และจะใช้ดิสเอเบิลพอร์ท I/O ต่างๆ ที่ไม่เกี่ยวข้องกับ ขบวนการ DMA ที่เกิดขึ้นนี้ที่จำเป็นต้องทำเช่นนี้ ก็เพราะในระหว่างขบวนการ DMA นั้น 8237A-5 จะส่งแอดเดรสของหน่วยความจำออกมาบนบัสแอดเดรสและจะทำให้

เท่านั้น แต่ถ้าข้อมูลในบิต A9 นี้เป็น "1" ก็จะทำให้การอ่านข้อมูลได้เฉพาะจากพอร์ทที่อยู่บนการ์ดต่างๆ เท่านั้นจากที่ได้กล่าวมาแล้วนั้นสรุปได้ว่า พอร์ทบน IBM/PC ทั้ง 1024 พอร์ท เราสามารถที่จะเลือกส่งไปยังพอร์ทใดๆ ใน IBM/PC ได้ดังนั้น การเลือกแอดเดรสสำหรับพอร์ทที่อยู่บนการ์ด จึงสามารถทำได้โดยสะดวก แต่อย่างไรก็ตามสิ่งหนึ่งที่จะต้องคำนึงถึงก็คือ ถ้าแอดเดรสที่เราเลือกให้กับพอร์ทนี้ตรงกับค่าแอดเดรสเดิมที่มีอยู่บนเมนบอร์ดแล้ว เมื่อเราจะทำการส่งข้อมูลให้กับพอร์ทที่อยู่บนการ์ดด้วย ซึ่งในกรณีเช่นนี้อาจจะก่อให้เกิดความผิดพลาดขึ้นได้เช่นกันดังนั้นในการกำหนดค่าแอดเดรสให้กับพอร์ทที่ถูกสร้างขึ้น บนการ์ดต่างๆ จึงควรจะใช้ค่าแอดเดรสที่แอดเดรสบิต A9 มีค่าเป็น "1" คือ แอดเดรส 0FE00H จนถึง OFFFFH เท่านั้น (แอดเดรสบิต A10-A15 ไม่ถูกใช้ในการตีโค้ด แต่เพื่อความสะดวกจึงกำหนดให้มีค่าเป็น "1" ในฐานะสองทั้งหมดแต่ในการใช้งานจริงอาจเปลี่ยนให้แอดเดรส A10-A15 แต่ละบิตมีค่าเป็น "1" หรือ "0" ก็ได้)

2.1.3 การใช้งาน 8255 PPI


จะพบว่าถ้าต้องการให้เครื่อง Computer ทำการติดต่อกับอุปกรณ์ภายนอก (Peripheral Interface) นั้นเราจะต้องมี IC ที่ทำหน้าที่เป็น I/P และ O/P โดยทั่วไปแล้ว มักจะใช้ IC จำพวก TTL (หรือจะเป็น CMOS ก็ได้) ในการ Interface กับ Computer ซึ่งจะพบว่า ถ้าต้องการติดต่อกับอุปกรณ์ I/O ที่มากๆ เช่น 32 CH เท่ากับว่าเราจะต้องมี IC ที่หน้าที่เป็น I/P (เช่น ใช้เบอร์ 74LS374 D FLIP FLOP ซึ่งมี I/P DATA 8 I/P) ใช้ 4 ตัว และตัวที่ทำหน้าที่เป็น O/P (เช่น ใช้เบอร์ 74LS244 Buffer 3 state) ใช้ 4 ตัวเช่นกัน รวมกันแล้วจะต้องใช้ถึง 8 ตัวถึงจะทำหน้าที่เป็น I/O 32 CH และจะยุ่งยากในการเลือก I/O แต่ละชุดอีก เราสามารถที่จะขจัดปัญหาในการติดต่อเหล่านั้นให้หมดไปได้โดยใช้ IC ล้ำเร็วรูปที่ทำหน้าที่เป็นทั้ง I/P และ O/P อยู่ในตัวเดียวกันและสามารถที่จะควบคุมได้ด้วยว่าต้องการที่จะให้ Chip ตัวนี้เป็นอะไรก็ได้ (เป็นทั้ง I/P และ O/P, O/P อย่างเดียว, I/P อย่างเดียว) ขึ้นอยู่กับโปรแกรมที่ใช้ควบคุม Chip IC ตัวนี้ จะมีประโยชน์มากต่อวงจร Electronic และใช้ได้ทุกๆ ไปมีชื่อเรียกว่า 8255 PPI (Programmable Peripheral Interface) ใน Project นี้จะใช้ 82C55A เป็น C-MOS High speed ทำงานที่ความถี่ 8 MHz ซึ่งสามารถ Interface กับ IBM ได้ เป็นบริษัทของ UMC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) รายละเอียดเกี่ยวกับ 82C55A

82C55A นี้เป็นอุปกรณ์ประเภท Cmos ซึ่งมีมาตรฐานเดียวกับ 8255A ภายในจะเป็นเกทจำพวก Cmos ทั้งสิ้น มันเป็นอุปกรณ์จำพวก I/O โดยประกอบไปด้วย 24 I/O (มี Port A, B, C) และมีด้วยกัน 3 mode ซึ่งสามารถใช้งานร่วมกับ 8088, 8086, 8048, 8051 ฯลฯ รายละเอียด และ Block diagram ภายใน IC เบอร์นี้ดังรูป 2.3

Block กลุ่มแรก ที่จะกล่าวถึงนี้ ได้แก่ Block จำนวน 4 Block ที่อยู่ทางด้านขวาสุดของรูป ซึ่งจะเป็นส่วนที่เชื่อมต่อกับอุปกรณ์ภายนอกอื่นๆ โดยมีสาย PA0-PA7, PB0-PB7, PC0-PC7 เป็นทางผ่านของข้อมูล ระหว่างอุปกรณ์ภายนอกกับ 82C55A สายสัญญาณเหล่านี้จะถูกแบ่งออกเป็น 3 I/O Port ได้แก่ Port A (PA), Port B (PB) และ Port C (PC) Port เหล่านี้แต่ละ Port สามารถเป็นได้ ทั้ง Port I/P และ O/P และแต่ละ Port จะมีสายสัญญาณเชื่อมเข้ากับ บัสข้อมูลภายในของ 82C55A Block กลุ่มถัดมา ได้แก่ Group A control และ Group B control ซึ่งจะเป็นตัวกำหนดลักษณะการทำงานของทั้ง 3 I/O Port (82C55A มีลักษณะการทำงานที่แตกต่างกัน 3 mode สามารถกำหนดได้โดยการส่ง control word ให้กับ 82C55A) จากรูปที่ 2.3 จะเห็นว่า Port C ซึ่งประกอบด้วย พอร์ต ขนาด 4 bit 2 Port กลุ่มหนึ่งจะประกอบไปด้วย Group A Control และ อีกกลุ่มหนึ่งจะประกอบไปด้วย Group B Control



รูปที่ 2.3 แสดง Block Diagram และการวางตำแหน่งของ 82C55A

Block กลุ่มสุดท้าย ได้แก่ DATA BUS BUFFER และ Read/write control Logic ซึ่ง Block เหล่านี้จะเป็นส่วนที่ติดต่อกับ CPU DATA BUS ของ CPU ส่วน Read/write control Logic จะเป็นส่วนที่ควบคุม ให้ข้อมูลเข้าออก จาก Register ภายในตัวทุกครั้งที่ และในเวลาที่เหมาะสม

ไมวากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) รายละเอียดของขาต่างๆ ภายใน 82C55A

ในส่วนนี้ เราจะพิจารณาหน้าที่ต่างๆ ของขา 82C55A ซึ่งจะได้นำมาใช้งานร่วมกับ CPU ได้ถูกต้อง

รายละเอียดของขาต่าง ๆ มีดังนี้

ก) DO-D7 : เป็นสายข้อมูล INPUT/OUTPUT แบบสองทิศทาง (Bi-directional Bus) ซึ่งจะใช้เป็นทางผ่านของข้อมูลระหว่าง PORT ต่างๆ ของ 82C55A กับ CPU โดยสามารถที่จะต่อขนานกับ CPU ได้เลย

ข) CS (Chip Select Input) : ขานี้ จะทำงาน (Active) ที่สถานะลอจิก "0" เป็นการ Enable 82C55A เพื่อที่จะทำการอ่านหรือเขียนข้อมูล

ค) RD (Read Input) : ขานี้จะทำงาน (Active) ที่สถานะลอจิก "0" และสัญญาณ CS ต้องเป็นลอจิก "0" ข้อมูลนี้จะถูกอ่านเข้ามาสู่ระบบ Bus ข้อมูลของ CPU ได้

ง) WR (Write Input) : ขานี้จะทำงาน (Active) ที่สถานะลอจิก "0" และสัญญาณ CS ต้องเป็นลอจิก "0" ข้อมูลนี้ก็จะถูกเขียนเข้าไปยัง 82C55A ได้

จ) AO-A1 (Address Input) : จะเป็นตัวกำหนด การเลือกใช้ Register ภายในของ 82C55A

ฉ) RESET : จะทำงาน (Active) ที่สถานะ Logic "1" จะทำให้ 82C55A อยู่ในสถานะ Reset ซึ่งจะทำให้ทุกๆ Part ถูก Set ให้อยู่ใน Mode I/P

ช) PA0-PA7, PBO-PB7 : ขาสัญญาณนี้จะถูกใช้ให้เป็นพอร์ต I/O ขนาด 8 บิต ใช้ต่อเข้ากับอุปกรณ์ภายนอกอื่นๆ

ซ) PC0-PC7 : ขาสัญญาณนี้จะถูกใช้ให้เป็นพอร์ต I/O ขนาด 8 บิต เช่นเดียวกับ PA0-PA7 และ PBO-PB7 แต่กลุ่มของขาสัญญาณเหล่านี้ สามารถแบ่งออกเป็น 2 กลุ่ม โดยแต่ละกลุ่มมีขนาด 4 บิต ได้แก่ กลุ่มแรก จะใช้ควบคุม PBO-PB7 และกลุ่มที่ 2 ใช้ควบคุม PA0-PA7

3) การ READ ละ WRITE REGISTER ภายใน 82C55A


ขณะนี้เราได้ทำการต่อ 82C55A เข้ากับระบบของ 8088 (8086) แล้วต่อไปเราจะศึกษาการโปรแกรมใช้งาน 82C55A เพื่อให้ทำงานตามที่เราต้องการ จะเริ่มต้นพิจารณา Register ภายใน 4 ตัวของ 82C55A สำหรับในตัวอย่างการถอดรหัสของเราในตำแหน่งของ Register จะอยู่ที่ Address 300H, 301H, 302H, 303H รายละเอียดต่างๆ และขาสัญญาณที่ใช้ในการ Control มีดังนี้

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ขออนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.1 แสดงการควบคุม Register ภายในของ 82C55A

A1	A0	RD	WR	CS	Input, Operation (Read)
0	0	0	1	0	Port A ----- Data Bus
0	1	0	1	0	Port B ----- Data Bus
1	0	0	1	0	Port C ----- Data Bus
1	1	0	1	0	Control Word --- Data Bus
Output Operation (Write)					
0	0	1	0	0	Data Bus ----- Port A
0	1	1	0	0	Data Bus ----- Port B
1	0	1	0	0	Data Bus ----- Port C
1	1	1	0	0	Data Bus ----- Control
Disable Function					
X	X	X	X	1	Data Bus Tri-State
X	X	1	1	0	Data Bus Tri-State

หน้าที่ของ Register หมายเลข 0-2 จะถูกกำหนดลักษณะ การทำงานจาก Register หมายเลข 3 (Control Register) รูปที่ 2.4 จะ แสดง รายละเอียดของแต่ละ Bit ของ Register ควบคุม ต่อไปจะกล่าวถึงลักษณะการทำงาน ของ 82C55A ใน Mode ต่างๆ (มี 3 Mode) และการ Program ให้ อยู่ในโหมดต่างๆ ดังต่อไปนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า รูปที่ 2.4 แสดงรายละเอียดแต่ละบิตของ Register ควบคุมของ 82C55A ไม่สามารถแก้ไข ทงสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mode ต่างๆ ภายใน 82C55A ซึ่งมีอยู่ด้วยกัน 3 Mode ดังนี้

Mode 0 : Basic Input/Output

Mode 1 : strobed Input/Output

Mode 2 : Bi-Directional Bus

เมื่อขา Reset ของ 82C55A มีสถานะเป็นลอจิก "1" Port ต่างๆ (Port A-C) ก็จะถูก Set ให้เป็น I/P Mode โดย Bus ภายในจะถูก Hold ไว้ หลังจากนั้นถ้าขา Reset ถูกเอาออก (Logic "0") 82C55A ก็ยังคงเป็นสถานะเดิมจนกว่าเราจะมีการ Initial (การกำหนดให้ก่อนเริ่มทำงาน) ก่อนในโครงการนี้ จะกล่าวเฉพาะเพียง Mode เดียวเท่านั้นคือ Mode 0 เพราะเราเพียงแต่ต้องการให้มันเป็นแค่อินพุตและเอาต์พุตแบบธรรมดาเท่านั้น

Mode 0 : รายละเอียดต่างๆ ใน Mode นี้

1. 8-Bit ขนาด 2 Port และ 4-Bit ขนาด 2 Port
2. ทุกๆ Port สามารถเป็นได้ทั้ง Input และ Output
3. Output จะถูก Latch
4. Input จะไม่ถูก Latch
5. มีความแตกต่างระหว่าง Input กับ Output 16 ระดับที่
เป็นไปได้

โดยในการ set 82C55A ให้อยู่ใน Mode 0 นั้นเราจะต้องส่งคำสั่งควบคุม (Control Word) ให้แก่ Register ควบคุมก่อนคำสั่งควบคุมนี้จะกำหนดลักษณะการทำงานให้แก่แต่ละ Port ของ 82C55A ตัวอย่างคำสั่งควบคุมที่จะสั่งให้ 82C55A ทำงานใน Mode 0 นี้ได้แก่

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	0	0

จากรูปที่ 2.4 เราจะได้ว่า

Bit D7 เป็นตัวกำหนดว่าเป็นคำสั่งควบคุม (Control word)

Bit D6 และ D5 กำหนด Mode การทำงานของ Port A D_6, D_5 มีค่าเป็น 0 แสดงว่าอยู่ใน Mode 0

Bit D4 = "0" กำหนดให้ Port A เป็น Output Port

Bit D3 = "0" กำหนดให้ Port C 4 Bit ขนเป็น O/P Port

Bit D2 = "0" Set Mode ของ Port B ให้อยู่ใน Mode 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Bit D1 = "0" Set Port B เป็น Port Output

Bit D0 = "0" Set Port C ให้ 4 Bit ล่างเป็น O/P Port

คำสั่งควบคุมนี้จะกำหนดให้ Port ทั้ง 3 ของ 82C55A ทำงานอยู่ใน Mode 0 และเป็น Port Output จะได้สายสัญญาณซึ่งสามารถติดต่อกับอุปกรณ์ภายนอกได้ถึง 24 สายในการที่จะทำให้ 82C55A ทำงานตามที่เรากำลังต้องการ ต่อไปก็ขึ้นอยู่กับวิธีการเขียน Soft-ware และส่ง Data (Out Port) ออกไปยังตำแหน่งที่ต้องการ เมื่อ เราทำการ Initial Port (โดยการ Out ไปที่ Port 303H) แล้วต่อไปเราก็จะส่ง Data ไปยังแต่ละ Port (ในที่นี้เราทำให้ทุก Port B Out ไปที่ 301H, Port C Out ไปที่ 302H นั้นเอง ซึ่งหลังจาก ทำการ Run แล้ว Port ต่างๆ ก็จะมีข้อมูลปรากฏตามที่เรากล่าวไป

2.1.4 ความรู้เกี่ยวกับไอซี PAL

IC PAL นับได้ว่าเป็นอุปกรณ์ที่มีประโยชน์มากชนิดหนึ่ง ซึ่งลักษณะโดยทั่วๆ ไปแล้วมันมีลักษณะที่คล้ายอุปกรณ์จำพวก PROM ซึ่งก็เป็นที่ยุติกันมานานแล้วแต่มีลักษณะแตกต่างกันที่โครงสร้างภายในเท่านั้น IC PAL มีลักษณะโครงสร้างภายในที่ตรงข้ามกับ PROM คืออินพุตของ AND เป็นแบบโปรแกรมได้ส่วนอินพุตของ OR จะคงที่ ในรูปที่ 2.5 แสดงการจัดวางตำแหน่งขาต่างๆ ของ PAL เบอร์ 16L8 ซึ่งมีโครงสร้างภายในเป็น PAL ขนาด 10 อินพุต 8 เอาท์พุท สัญญาณอินพุต I1-I10 จะส่งผ่าน บัฟเฟอร์และอินเวอร์เตอร์ออกมาเป็นสัญญาณ 10 เส้นป้อนเข้า AND ทุกตัว ซึ่ง AND ทุกตัวจะต้องมีอินพุตอยู่ 10 ขาโดยที่สามารถโปรแกรมได้ว่าจะต่อเข้ากับ I1-I10 เส้นใด ส่วนเอาท์พุทของ And จะถูกจัดแบ่งเป็น 8 ชุด ป้อนเข้า OR อย่างตายตัวคือเอาท์พุท 8 ตัวบนจะป้อนเข้า OR ตัวแรกถัดลงมา 8 ตัวจะป้อนเข้า OR ตัวที่สองเป็นเช่นนี้ลงมาเรื่อยๆ ในกรณีนี้หมายถึงว่า OR จะต้องมียินพุตอยู่ 8 ขา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.5 แสดงการจัดวางตำแหน่งขาต่างๆ ของ IC PAL 16L8
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความหมายของเบอร์ IC PAL ที่กำหนดขึ้นจะมีดังนี้ในที่นี้จะขอยกตัวอย่างเบอร์ที่ใช้
งานใน PROJECT นี้ คือเบอร์ 16L8 ดังนี้

	PAL 16 L 8			
ชุดที่	1	2	3	4
ชุดที่ 1	บอกว่า เป็น IC PAL			
ชุดที่ 2	คือจำนวนอินพุต (มี 8, 10, 12, 14, 16, 20)			
ชุดที่ 3	คือชนิดของเอาต์พุต (H, L, C, R, X, A)			
ชุดที่ 4	คือจำนวนของเอาต์พุต (2, 4, 6, 8)			

ซึ่งรายละเอียดมีดังต่อไปนี้

- ก) จำนวนอินพุต เราสามารถเลือกได้หลายขนาด ซึ่งขึ้นอยู่กับความต้องการ มี 8, 10, 12, 14, 16, 18, 20 ขา
- ข) จำนวนเอาต์พุต มี 2, 4, 6, 8 ขา
- ค) บัฟเฟอร์ทางด้านเอาต์พุต สามารถจะป้อนกลับ เข้ามา เป็นอินพุตได้
- ง) โปรแกรมได้ทั้งทางอินพุตและเอาต์พุต
- จ) ทำหน้าที่คำนวณทางคณิตศาสตร์ได้ ขึ้นอยู่กับโปรแกรมที่ต้องการ

การกำหนดเบอร์ของ PAL จะแสดงถึงจำนวนอินพุตและเอาต์พุต และชนิดของเอาต์พุต ดังแสดงความหมายของเบอร์ที่กล่าวมาแล้ว ตัวอักษร ซึ่งบอกชนิดของเอาต์พุตมีรายละเอียดดังนี้

- H แอคทีฟที่ Logic '1'
- L แอคทีฟที่ Logic '0'
- C มีให้เลือกทั้งแอคทีฟที่ Logic '1' และ Logic '0'
- R เป็นรีจิสเตอร์หมายถึงรักษาสถานะเอาต์พุตให้ค้างเอาไว้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยฟลิปฟล็อปและเอาท์พุทยังป้อนกลับมาที่อินพุทของ AND ได้ (โปรแกรมได้ด้วย)

X เป็นรีจิสเตอร์แบบ EX-OR

A เป็นรีจิสเตอร์คำนวณทางคณิตศาสตร์ได้


สัญลักษณ์ของลอจิกใน IC PAL

เนื่องจากวงจรถลอจิกภายในตัว PAL ค่อนข้างซับซ้อนและมีเป็นจำนวนมาก การเขียนสัญลักษณ์แบบมาตรฐานทั่วไปเพื่อแสดงวงจรถภายใน PAL จึงทำให้คนสับสนวุ่นวายและต้องเปลืองเนื้อที่มาก โรงงานผู้ผลิตส่วนใหญ่ จึงนิยมใช้สัญลักษณ์ที่กำหนดขึ้นมาใหม่เพื่อให้เขียนแสดงวงจรถภายในได้สะดวกขึ้นและอ่านความหมายจากวงจรถได้ง่ายขึ้น ดังนี้




รูปที่ 2.6 สัญลักษณ์ของ Gate ในไอซี PAL

สัญญาณจากขาอินพุทมักจะต้องป้อนเข้าขั้วเฟ้อร์ทั้ง 2 ตัวก่อนเพื่อให้ได้ 2 สัญญาณที่ตรงกันข้ามกันคือขั้วเฟ้อร์ตัวหนึ่งจะไม่กลับลอจิกแต่อีกตัวหนึ่งจะกลับลอจิก เพื่อให้การเขียนวงจรถลอจิกภายใน PAL ทำได้ง่ายขึ้นแทนที่จะต้องเขียนสัญลักษณ์ของขั้วเฟ้อร์ทั้ง 2 ตัว จึงเขียนรวมเป็นตัวเดียวกันเลยโดยให้มีเอาท์พุท 2 สัญญาณดังรูปที่ 2.6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษารวเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.7 แสดงสัญลักษณ์ของอินพุท Gate แบบ Matrix
ไมวากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาอินพุทของ เกทมักจะมีขาอินพุทอยู่หลายสัญญาณ และจะต่อเข้ากับพินล์
ในลักษณะแมทริกซ์ เพื่อให้เขียนวงจรได้ง่ายขึ้นจึงใช้ เครื่องหมายกากบาทแสดงถึง
ว่ามีพินล์ต่ออยู่ระหว่าง ขาอินพุทของ เกท กับขาสัญญาณทางแนวตั้ง ตามตำแหน่งของ
เครื่องหมายกากบาทนั้นๆจึงทำให้ เขียนขาสัญญาณอินพุทของ เกทเพียง เส้นเดียวแสดง
จำนวนขาสัญญาณอินพุทของ เกทหลายสัญญาณได้ (จำนวนอินพุทของ เกท = จำนวนขา
สัญญาณอินพุททางแนวตั้ง) ดังรูปที่ 2.7



รูปที่ 2.8 แสดงสัญลักษณ์แทนพินล์ยังคงอยู่

ในกรณีที่พินล์ทุกตัวที่ต่ออยู่กับ อินพุทของ เกทไม่ถูกระเบิดทิ้งไปเลย แม้
แต่ตัวเดียว จะเขียนเครื่องหมายกากบาทเพียงตัวเดียว เข้าที่สัญลักษณ์ของ เกทเลย
ในกรณีเช่นนี้ยังแสดงถึงว่าอินพุทของ เกทตัวนั้นจะเป็น '0' เสมอ ดังรูปที่ 2.8

2.1.5 การใช้งาน IC 8253

ในการออกแบบวงจร Interface โดยทั่วไป มักจะมีความจำเป็น
ต้องใช้ฐานเวลาหรือวงจรรนับ (Counter) ต่างๆในการทำงานของวงจรด้วยซึ่งจะ
มี Chip ตัวหนึ่งที่ทำหน้าที่เป็นวงจรฐานเวลา และ Counter โดยสามารถควบคุม
ได้ Chip Support ตัวนี้เบอร์ 8253 (Programmable Interval Timer) ลำ
หรับ 8253 นี้จะมี Channel ที่ใช้งานเป็นวงจรสร้างฐานเวลา หรือวงจรรนับอยู่ 3
Channel คือ CH 0, CH 1, CH 2 โดยที่เราสามารถจะ Program และใช้งาน CH
ทั้ง 3 นี้แยกกันได้อย่างอิสระ

1) สายสัญญาณ Clock, Gate และ Out ของ Counter

Counter แต่ละตัว ใน Block Diagram ของรูปที่ 2.9 จะมี สาย
สัญญาณต่อกันแต่ละ Block อยู่ 3 เส้นโดยสายสัญญาณนี้มีชื่อว่า Clock และ Gate
ใช้เป็น I/P ส่วน Out ใช้เป็น O/P หน้าที่ในการทำงานของสายเหล่านี้ เบื้องต้น
แปลงได้ขึ้นอยู่กับว่าอุปกรณ์เหล่านี้ถูกกำหนดหน้าที่การทำงานเบื้องต้นไว้อย่างไรหรือ
ถูก Program มาอย่างไร

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Clock : เป็น I/P ที่ใช้สำหรับป้อนสัญญาณ Clock ให้แก่ Counter ซึ่ง Counter ในที่นี้มีขนาด 16 บิต ความถี่ของสัญญาณ CLK ที่มากที่สุดที่ป้อนให้แก่ Counter เป็น 2.6 MHz และความถี่ CLK ที่น้อยที่สุดเป็น 0 Hz (DC) หรือการทำงานแบบ Static Operation

Gate : เป็นสัญญาณ I/P ที่ทำตัวเสมือน Gate ที่จะยอมหรือไม่ยอมให้สัญญาณ CLK ผ่านเข้าไปยัง Counter และ Gate สามารถใช้เป็นสายสัญญาณที่ป้อน Pulse เพื่อกระตุ้นให้ Counter เริ่มนับซึ่งขึ้นอยู่กับ Mode ที่ Program ให้กับ Counter

Out : เป็นสัญญาณเอาต์พุตของ Counter ที่การทำงานขึ้นอยู่กับการ Program Internal Register ของ 8253

2) Internal Register ของ 8253

ในรูปที่ 2.9 นั้นเป็น Register ภายในของ 8253 ซึ่งในขั้นตอนนี้จะพิจารณา Mode Word Register ก่อน Register นี้เป็นตัวกำหนดการทำงานทั้งหมดของ 8253 จากที่ทราบแล้วว่า การทำงานของแต่ละ Counter ภายใน 8253 เป็นอิสระต่อกันอย่างสมบูรณ์ทำให้สามารถ Program การทำงานใน Counter แต่ละตัวได้โดยการให้ข้อมูลที่ถูกต้องกับ Mode Word Register ต่อไปนี้เราจะพิจารณา Register ภายในทั้ง 4 ดังรูปที่ 2.9

	RD	WR	AO	A1	
COUNTER 0	1	0	0	0	LOAD COUNTER 0
	0	1	0	0	READ COUNTER 0
COUNTER 1	1	0	0	1	LOAD COUNTER 1
	0	1	0	1	READ COUNTER 1
COUNTER 2	1	0	1	0	LOAD COUNTER 2
	0	1	1	0	READ COUNTER 2
MODE WORD OR	1	0	1	1	WRITE MODE WORD
CONTROL WORD	0	1	1	1	NO-OPERATE

รูปที่ 2.9 แสดงลอจิกของ Register ภายใน 8253 ที่จะ Program ให้กับ Counter

Control word Register : เป็น Register ที่ใช้ควบคุม Mode การทำงาน และใช้เลือกวิธีการนับของ Counter ว่าจะให้นับ แบบ Binary หรือไมวากรณใดๆ ทั้งนี้ อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารที่ทรงหมักการนี้ไว้

BCD (Binary Code Decimal) ก่อนที่จะใช้งานต้องป้อน Program ข้อมูลให้กับ Register นี้เสียก่อน ซึ่งข้อมูลที่ Program ต่อไปนี้จะเป็นตัวกำหนดลักษณะการทำงานของ Counter Register นี้ ซึ่งสามารถเขียนข้อมูลเข้าไปได้โดยตรง ไม่สามารถอ่านออกมาได้ และจะติดต่อกับ Register นี้เมื่อขา A0, A1 มีลอจิก "1"

Counter #0, #1, #2 : Counter ทั้ง 3 นี้มีลักษณะที่เหมือนกันและทำงานอย่างเป็นอิสระต่อกันและกัน Counter นี้มีขนาด 16 บิต Pre-Settable Down Counter และสามารถนับได้เป็น Binary หรือ BCD ก็ได้ข้อมูลที่อยู่ใน Counter เหล่านี้สามารถถูกอ่านโดย Microprocessor ได้โดยไม่ทำให้ข้อมูลภายใน Counter นั้นเสียหาย ซึ่งระบบสามารถจะแสดงค่าใน Counter ได้ตลอดเวลาโดยไม่กระทบกระเทือนการทำงานของ Counter

3) การ Program 8253 (Control Word Format)

Mode การทำงานของ Counter ทั้งหมด สามารถเลือกได้ โดยการเขียนข้อมูลเข้าไปใน Register ควบคุม ซึ่งมีรูปแบบของคำสั่งควบคุม (Control Word Format) ที่มีค่า A0, A1 เป็น Logic "1" ซึ่งในระบบ ที่เรากำลังพิจารณาอยู่นี้ ให้ Address ของคำสั่งควบคุมเป็น 303H

เนื่องจาก Counter ของ 8253 มีจำนวน 3 ตัวด้วยกันฉะนั้นในการ Program Counter นั้นจำเป็นต้องกำหนด Counter ที่ต้องการจะ Program เสียก่อนการกำหนดทำได้โดยให้ Logic ที่ติดต่อกับ Bit D7, D6 ซึ่งมีชื่อว่า SC1 กับ SC2 ตามลำดับ ของรูปที่ 2.10 เมื่อได้ Counter ที่ต้องการแล้ว Counter นั้นก็จะถูก Set และจะอยู่ในสภานั้น จนกว่าจะมีคำสั่งควบคุมอื่นมาทำให้เปลี่ยนแปลง ส่วนการกำหนดค่า Logic ของ Bit D7, D6 สำหรับการเลือก Counter มีดังนี้

Control Byte D7-D0

D7	D6	D5	D4	D3	D2	D1	D0
SC1	SC0	RL1	RLO	M2	M1	M0	BCP

รูปที่ 2.10 แสดงข้อกำหนดของแต่ละบิตของ Register ควบคุม

หมายเหตุ : ใน 1 ไบท์ของ Counter จะประกอบด้วย 16 บิตโดยที่บิต D0-D7 เป็น Least-Signification Byte และบิต D8-D15 เป็น Most significant Byte

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D7	D6	Counter Select
0	0	0
0	1	1
1	0	2
1	1	ไม่มีค่าความหมาย


เมื่อเลือก Counter จากการใช้ Bit D7 และ D6 ได้แล้ว ต่อไป Bit D5, D4 จะเป็นตัวกำหนดว่า Counter ตัวนี้ (หรือ Register) จะใช้ในการ Read/Load Mode ซึ่ง Mode การอ่าน (Read Mode) เป็น Mode ที่ Microprocessor อ่านข้อมูลจาก Counter ส่วน Mode การ Load (Load Mode) เป็น Mode ที่ Microprocessor เขียนข้อมูลเข้าไป ใน Counter Bit D5 และ D4 ถูกกำหนดดังนี้

D5	D4	R/L Dification
0	0	ค่าใน Counter ถูก Latch หมายความว่าค่าที่มีอยู่ใน Counter ที่ถูกกำหนดนี้จะนำไปเก็บไว้ใน F/F ซึ่ง CPU สามารถอ่านออกไปได้
0	1	Read/Load เฉพาะไบต์ที่มีนัยสำคัญต่ำ (Least Significant Byte)
1	0	Read/Load เฉพาะไบต์ที่มีนัยสำคัญสูง (Most significant Byte)
1	1	Read/Load ไบต์ที่มีนัยสำคัญต่ำก่อนเสร็จแล้ว ตามด้วย ไบต์ที่มีนัยสำคัญสูง

เมื่อ D5, D4 มีค่าเป็น 00H Counter จะถูกทำให้หยุด ในโหมดการ Latch ซึ่งเป็นโหมดที่ใช้สำหรับการอ่านค่าของ Counter ขณะที่ Counter ยังทำงานอยู่ การเขียนโหมดนี้ให้กับ Register ควบคุม จะทำให้ค่าที่อยู่ Counter ถูก Latch ให้กับ Register ภายในและเมื่อทราบการอ่าน Counter ค่านี้จะถูกอ่านออกไป

ถ้าไม่อยู่ในโหมดการ Latch แล้วการอ่านข้อมูลจะเกิดข้อผิดพลาดขึ้นได้เพราะที่ทำการอ่านข้อมูลนั้น ขบวนการที่เกิดขึ้นใน Counter จะทำให้ข้อมูลที่อยู่เดิมเปลี่ยนไป (ดังแสดงใน Timing Diagram ดังรูปที่ 2.11) เป็นผลให้ข้อมูลที่ป้อนเข้า Counter ของ 8253 ซึ่งสามารถแก้ไขได้โดยการที่ Microprocessor Latch ข้อมูลจาก เอาท์พุทของ Counter ก่อนที่จะทำการอ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 เป็น Timing Diagram ที่แสดงการผิดพลาดระหว่างการอ่านข้อมูลจาก เคาน์เตอร์ของ 8253

ยังมีอีก 4 บิต ที่เหลือของคำสั่งควบคุมในรูปที่ 2.10 คือ D3, D1, D0 แต่จะกล่าวถึง 3 บิตแรกก่อนคือ D3, D2, D1 บิตเหล่านี้เป็นบิตที่กำหนดโหมดการทำงานพื้นฐานของ Counter ซึ่งต่อไปนี้จะอธิบายและแสดงตัวอย่างการใช้ Counter ในแต่ละโหมดทั้ง 5 โหมดในที่นี้เรามาดูลอจิกที่ให้กับ D3, D2, D1 ในแต่ละโหมดดังนี้

D3	D2	D1	Mode Value
0	0	0	Mode 0 : Interrupt On Terminal Count
0	0	1	Mode 1 : Programmable One-Shot
X	1	0	Mode 2 : Rate Generator
X	1	1	Mode 3 : Square Wave Generator
1	0	0	Mode 4 : Software Triggered Strobe
1	0	1	Mode 5 : Hardware Triggered Strobe

บิตสุดท้ายของคำสั่งควบคุมคือ D0 ใช้สำหรับกำหนดลักษณะการนับของ Counter ว่ามีลักษณะการนับเป็นอย่างไร นั่นคือจะนับเป็น BCD หรือ Binary ถ้า D0 มีลอจิกเป็น "1" Counter จะนับแบบ BCD ถ้า D0 มีลอจิก เป็น "0" จะนับเป็นแบบ Binary ค่าที่มากที่สุด สำหรับการนับในโหมดการนับ แบบ Binary มีค่าเท่ากับ 2^{16} และในโหมดการนับแบบ BCD เป็น 10^4

4) การทำงานในโหมดต่างๆ ของ 8253

การทำงานใน Mode 0 : In Terminal control

ลักษณะการทำงานในโหมด 0 ของ 8253 Counter จะนับแบบนับลง เมื่อค่าที่ Counter นับมีค่าเป็น 0 ขา Out ของ Counter จะมีลอจิกเป็น "1" ใ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงใจของเอกสารที่พิมพ์ขึ้นมาไปใช้

ฉะนั้นในโหมด 0 นี้ Counter จะต้องถูกโปรแกรมค่าเริ่มแรกที่จะนับเสียก่อน จากนั้นก็ทำการนับลงด้วยอัตราเท่ากับความถี่ของ CLK ที่ป้อนเข้ามาเมื่อค่าที่นับมีค่าเป็น 0000H แล้วขา OUT ก็จะมีลอจิกเป็น "1" ซึ่งการใช้งานของขา OUT นี้ สามารถนำไปใช้กับการอินเทอร์รัพท์ Microprocessor ได้ ขา OUT จะมีลอจิกเป็น "1" จนกว่าเคาน์เตอร์จะถูกป้อนค่าที่ต้องการนับเข้าไปอีก (อาจเป็นค่าเก่าหรือค่าใหม่ก็ได้) หรือเมื่อมีการเขียนคำสั่งเลือกโหมด เข้าไปให้กับ 8253

เมื่อ Counter เริ่มทำการนับ (นับลง) แล้วเราสามารถหยุดการนับของ Counter ได้โดยการให้ลอจิก "0" ที่อินพุต GATE ของ Counter ตัวอย่างในการเซ็ต Counter ใน Mode 0 โดย เราจะต้องทำการโปรแกรม ให้กับคำสั่งควบคุมโดยให้บิตต่างๆ เป็นไปตามข้อกำหนดที่ได้แสดงดังรูป 5 สำหรับตัวอย่างนี้มีคำสั่งควบคุมเป็น 0011001B ซึ่งแต่ละบิตมีความหมายดังนี้

Bit D7, D6 = 00 เป็นการกำหนดให้ใช้ Counter หมายเลข 0

Bit D5, D4 = 11 เป็นการเซ็ตให้ Counter ทำการโหลด LSB

เข้าไปก่อนแล้วตามด้วย MSB

Control Bit D3, D2 และ D1 = 000 เป็นการกำหนดให้ Counter ใช้งานใน Mode 0

D0 = 1 เป็นการกำหนดให้การนับของ Counter เป็นแบบ BCD

ฉะนั้นคำสั่งควบคุม ซึ่งเท่ากับ 0011001B จะถูกเขียนเข้าไป ที่พอร์ท 303H ซึ่งเป็นแอดเดรสของ Control Word Register


เมื่อทำการเซ็ตเคาน์เตอร์แล้วเราจะต้องเขียนค่าเริ่มแรกของการนับให้กับรีจิสเตอร์ของเคาน์เตอร์ ให้มีลักษณะของการนับแบบ BCD โดยให้ LSB มีค่าเป็น 37 (เป็นเลขฐาน 10) และให้ MSB เป็น 01 ทั้งสองบิตนี้จะถูกเขียนไปยังพอร์ทที่ 300H

ทันทีที่ไบท์ที่ล่อง (MSB) ได้ป้อนให้กับรีจิสเตอร์ของ Counter หมายเลข 0 การนับก็จะเริ่มขึ้นและเมื่อนับถึง 125 (ก็คือ รีจิสเตอร์ของเคาน์เตอร์มีค่าเป็น 0) ขา OUT ของเคาน์เตอร์ก็จะมีลอจิก เป็น "1" ซึ่งเราอาจจะนำเอาขานี้ไปใช้ในการควบคุมอุปกรณ์ต่างๆ ได้

การทำงานใน Mode 1 : Programmable One-Shot

ในโหมด 1 นี้ 8253 ทำงานในลักษณะของ One-Shot คือ สามารถให้เอาท์พุทในรูปของพัลส์ และความกว้างของพัลส์นี้ มีค่าเป็น จำนวนเท่าที่เป็นเลขจำนวนเต็มของพัลส์ของสัญญาณนาฬิกาที่ป้อนเข้าที่ขา CLOCK การทำงานของ One-


Shot จะเกิดขึ้นเมื่อมีสัญญาณขอบขาขึ้น (Rising Edge) เข้ามากระตุ้น (Trig) ที่ขาอินพุท GATE ทำให้เกิดพัลส์ที่เอาต์พุท แต่ถ้ามีสัญญาณกระตุ้น เข้ามาที่ขา GATE ในขณะที่เอาต์พุทยังทำงานไม่เสร็จสิ้น สัญญาณที่มากกระตุ้นใหม่นี้ก็จะทำให้เกิดพัลส์ลูกใหม่ดังแสดงในรูปที่ 2.12



รูปที่ 2.12 แสดงไดอะแกรมเวลาของ 8253 เมื่อโปรแกรมให้ใช้งานในแบบ One-Shot

การทำงานใน Mode 2 : Rate Generator

ในโหมด 2 นี้ 8253 ถูกใช้เป็นเคาน์เตอร์ที่ทำหน้าที่หารด้วย "N" ทำให้ได้สัญญาณที่ขาเอาต์พุทเป็นลอจิก "0" และ "1" สลับกันไปด้วยอัตราความถี่เท่ากับสัญญาณอินพุทคล็อกหารด้วย "N" ซึ่งทำให้มีช่วงกว้างของลอจิก "1" มีค่าเท่ากับคาบของสัญญาณอินพุทคล็อกคูณด้วยจำนวนค่า "N" ดังรูปที่ 2.13 ซึ่งค่า "N" นี้เป็นค่าที่ได้จากการโหลดให้กับเคาน์เตอร์ในโหมด 2 แต่ขณะที่ เอาต์พุทของเคาน์เตอร์ยังทำงานอยู่ในช่วงของลอจิก "1" เกิดมีค่า "N" ค่าใหม่โหลดเข้ามาเอาต์พุทของเคาน์เตอร์ก็ยังคงทำงานในลักษณะเดิมจนกระทั่งหมดคาบ แล้วจึงจะทำตามค่า "N" ที่โหลดเข้ามาใหม่




เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปประโยชน์ด้านการค้า
รูปที่ 2.13 แสดงไดอะแกรมเวลาที่เอาต์พุทของ 8253 ในโหมด 2
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานใน Mode 3 : Square Wave Generator

การทำงานในโหมด 3 นี้มีลักษณะคล้ายกับโหมด 2 ที่กล่าวมาแล้วไว้ แต่เอาท์พุทที่ได้เป็น Square Wave ที่มีช่วงกว้างของลอจิก "1" และ "0" สมมาตรกัน (Duty Cycle = 50 %) แต่ถ้าค่า "N" เป็นเลขคี่เอาท์พุทที่ได้จะมีช่วงกว้างของลอจิก "1" เท่ากับ $(N+1)/2 * \text{คาบเวลาของสัญญาณ CLK}$ และช่วงกว้างของลอจิก "0" เท่ากับ $(N-1)/2 * \text{คาบเวลาของสัญญาณ CLK}$

การทำงานใน Mode 4 : Software Triggered Strobe


ในโหมดนี้ ผู้เขียนโปรแกรมสามารถเซ็ตเคาน์เตอร์ให้เริ่มเอาท์พุทหนึ่งวงเวลาออกไปหลังจากที่เคาน์เตอร์เริ่มทำงาน (โดยเริ่มนับค่าที่โหลดให้) เอาท์พุทที่ได้จะมีลักษณะเป็นลอจิก "0" มีคาบเวลาเท่ากับคาบเวลาของ CLK 1 ลก และจะกลับไปเป็นลอจิก "1" อีก (เอาท์พุทเป็นลอจิก "1" ทันทีเมื่อเราเซ็ตโหมด 4 ให้) เอาท์พุทนี้จะเกิดเมื่อเคาน์เตอร์นับค่าที่เราโหลดให้ลดลง (นิยมนับลง) จนค่าที่ปรากฏที่เคาน์เตอร์เท่ากับ 0 ดังรูปที่ 2.14



รูปที่ 2.14 แสดงไทม์ไลน์เวลาที่เอาท์พุทของ 8253 ในโหมด 4

การทำงานใน Mode 5 : Hardware Triggered Strobe

การทำงานในโหมด 5 นี้ เคาน์เตอร์จะให้เอาท์พุทหนึ่งวงเวลาออกไปหลังจากที่เคาน์เตอร์เริ่มนับเหมือนกับในโหมด 4 แต่เคาน์เตอร์ จะเริ่มทำการนับก็ต่อเมื่อมีขอบขาขึ้น (Rising Edge) ของสัญญาณกระตุ้น (Trigger) เข้ามาให้กับเคาน์เตอร์ที่ขาอินพุท Gate เมื่อเคาน์เตอร์นับค่าเป็น 0 ก็จะทำให้เอาท์พุทเป็นลอจิก "0" มีคาบเท่ากับคาบของ CLK 1 ลก แล้วเอาท์พุทก็กลับเป็นลอจิก "1" อีก แต่ถ้าในขณะที่เคาน์เตอร์กำลังนับอยู่นี้ เกิดมีสัญญาณกระตุ้นลูกใหม่เข้ามาเคาน์เตอร์จะถูกทำให้กลับไปเริ่มต้นนับใหม่ ดังแสดงในรูปที่ 2.15 ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 ไตอะแกรมเวลาแสดงการทำงานของ 8253 ในโหมด 5



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.6 การแปลงสัญญาณอนาลอกเป็นดิจิตอล และดิจิตอลเป็นอนาลอก

1) ANALOG TO DIGITAL CONVRRSION

การประมวลผลข้อมูลและควบคุมการทำงานของคอมพิวเตอร์ จะใช้วิธีการทางดิจิตอล แต่ทว่าข้อมูลที่มาจากภายนอก ปกติจะอยู่ในรูปอนาลอก ดังนั้นในระบบจัดการข้อมูลจึงจำเป็นต้องมีการเชื่อมต่อกับ ส่วนแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog to Digital A/D Interface) ซึ่งจะแปลงสัญญาณ ที่รับมาจากทรานสดิวเซอร์ (Transducers) ให้ได้สัญญาณดิจิตอลที่เหมาะสมเพื่อใช้ในการประมวลผล วงจร A/D จะมีส่วนประกอบด้วย วงจรขยาย (Amplifier) วงจรฟิลเตอร์ (Filter) วงจร Sample and Hold วงจร Analog to Digital (ADCs) และวงจรมัลติเพล็กซ์ (Multiplexers)

ADCs จะเป็นส่วนที่สำคัญที่สุดในระบบ

ความรู้พื้นฐานเกี่ยวกับ ADC

ในส่วนนี้เราจะศึกษาพื้นฐานต่างๆที่ควรรู้เกี่ยวกับ ADC ดังนี้

Basic Input/Output Relationship

สัญญาณอนาลอกที่เข้ามา (V_i) จะถูกแปลงเข้าสู่จำนวน X จากการเปรียบเทียบกับสัญญาณเปรียบเทียบ (Reference Signal, V_r) สัญญาณดิจิตอลที่ได้จะเป็นไค้ดที่แสดงอัตราส่วนเปรียบเทียบนี้ ดังแสดงในรูปที่ 2.16 ถ้าจำนวนบิตของไค้ดมีค่าเท่ากับ n บิต ระดับของเอาท์พุทที่สร้างได้จะมีจำนวนเท่ากับ 2^n ถ้าให้ลัดส่วนสัมพันธ์ระหว่างค่าอินพุทกับเอาท์พุทไค้ด เป็นหนึ่ง คือช่วงของอินพุทจะเป็นค่าเดียวกับจำนวนของระดับ (Levels) ค่าสัญญาณอนาลอกแต่ละระดับที่อยู่ระหว่างค่าเอาท์พุทไค้ด 2 ค่าที่ใกล้เคียง เรียกว่าขนาดบิตค่านัยสำคัญต่ำสุด (LSB: Least Significant Bit) ซึ่งจะมีค่า

$$Q = \text{LSB} = F_s / 2^n$$

โดย

Q : ควอนตัม (Quantum)


LSB : แสดงค่าสัญญาณอนาลอกของ LSB

และ F_s : ระดับของสัญญาณอนาลอกอินพุท

ค่าอนาลอกที่เป็นปริมาณจะถูกแสดงค่าเป็นดิจิตอลไค้ด (Digital Code) โดยทั่วไปค่าจะสอดคล้องกับค่าช่วงกลางซึ่งเรียกว่า Threshold คือ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทงห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอินพุตจะแยกเป็นค่าดิจิทัลโดยได้จากค่า $\pm 1/2$ LSB ซึ่งจะแปลงค่าได้ออกที่ พุทเดียวกัน จากรูป (b) แสดงความสัมพันธ์ สำหรับ Ideal 3 Bit ADC ขนาด LSB $1/8 F_s$ และช่วงอินพุตจะเป็นปริมาณ 8 ระดับ จาก 0 ถึง $7/8 F_s$




รูปที่ 2.16 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล

Converter Errors

การแปลงสัญญาณในทางปฏิบัติ จะมีการเบี่ยงเบนจาก คุณสมบัติในทาง อุดมคติในหลายๆด้านแสดงดังรูปที่ 2.17 ในรูป a เป็น Offset or Zero Error เกิดจากค่าสัญญาณอนาลอกจากทรานส์เฟอ์ฟังก์ชันคลาดเคลื่อนจากจุดผ่านศูนย์ ส่วน สไลป์ของทรานส์เฟอ์ฟังก์ชันถ้าต่างจากค่า ในอุดมคติจะเกิด Slope หรือ Gain Error ดังในรูป b ค่า Error ทั้งสองนี้ ส่วนใหญ่จะมีค่าน้อยมากและสามารถปรับ ได้

ค่า Error ที่ยากแก่การเปลี่ยนแปลงแก้ไขให้ได้ค่าใกล้เคียงกับค่าใน ทางอุดมคติคือ Linearity Error ADCs มี error ชนิดนี้ย่อย 2 แบบคือ Integral Linearity Error เป็นการเบี่ยงเบนสุดของทรานส์เฟอ์ฟังก์ชันจาก กราฟเส้นตรงในทางอุดมคติ เมื่อ Offset Error และ Gain Error เป็นศูนย์ แสดงดังรูปที่ 2.17 (c)

อีกแบบหนึ่งคือ Differential Linearity Error เป็นการ เบี่ยงเบนค่าใดๆ จากค่าอนาลอกในทางอุดมคติ ดังแสดงในรูป d



รูปที่ 2.17 ความผิดพลาดของคอนเวอร์เตอร์

Converter Resolution

เป็นเทอมที่สำคัญของ ADC กำหนดจากค่าอนาล็อกอินพุตที่เปลี่ยนแปลงน้อยที่สุด สำหรับทำให้ เอาท์พุทโค๊ดเปลี่ยนไป 1 ระดับ ค่านี้ จะเป็นตัวสะท้อนถึงประสิทธิภาพของ ADC ส่วนใหญ่จะเป็นค่าเปอร์เซ็นต์ของ full scale ค่าอินพุทเป็นมิลลิโวลท์หรือจำนวนบิตของการแปลง

Converter Accuracy

ความเที่ยงตรงของ ADCs เป็นความแตกต่างระหว่างค่าแรงดันอินพุทจริงและค่าน้ำหนัก Equivalent full scale ของโค๊ดเอาท์พุท ความเที่ยงตรงแท้จริงของมันจะกำหนดเป็นแรงดัน แต่ ถ้ากำหนดเป็นความสัมพันธ์ระหว่าง ลักษณะอนาล็อกในรูปขนาด LSB จะเรียกว่า Relative Accuracy ส่วนใหญ่ผู้ผลิตจะไม่กำหนดสเปคนี้ไว้ แต่ก็สามารถคำนวณหาได้ง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Conversion Time and Converter Throughput Rate

เมื่อ ADC เริ่มทำงานมันจะใช้เวลาจำกัด ซึ่งเรียกว่า Conversion Time, t_c ก่อนที่จะส่งข้อมูลเอาท์พุทที่แปลงแล้ว สำหรับ Converter n Bit จะต้องมี Conversion time, t_c อยู่ในสมการ

$$(dv/dt)_{\max} \leq Fs/2^n t_c$$

ตัวอย่างเช่น สัญญาณอินพุทเป็นไซน์เวฟ มี amplitude A และความถี่ f ถูกแปลงโดย 8 bit Converter มี $t_c = 100 \mu s$:

$$v_i = A \sin(2\pi ft)$$

อัตราการเปลี่ยนแปลงของสัญญาณอินพุทจะเป็น

$$dv_i/dt = 2\pi fA \cos(2\pi ft)$$

และอัตราการเปลี่ยนแปลงสูงสุด

$$(dv_i/dt)_{\max} = 2\pi fA$$

ถ้าให้ Fs มีค่าเท่ากับ $2A$, ค่า peak-to-peak ของสัญญาณ sine

ดังนั้น

$$2\pi fA \leq 2A/2^n t_c$$

$$f \leq 1/2^n t_c \pi$$

$$f_{\max} = 1/2^n t_c \pi = 12.4 \text{ Hz}$$

จะเห็นว่าความถี่จำกัดที่ 12.4 Hz ซึ่งต่ำมาก เพื่อขจัดปัญหาดังกล่าวนี้จึงจำเป็นต้องมีวงจร sample and hold (S/H) ต่ออยู่ระหว่างสัญญาณอินพุทกับ ADC วงจร S/H เป็นวงจรอนาล็อกที่สามารถลุ่มสัญญาณอินพุทและโวลไว้ ในขณะที่ ADC กำลังทำงาน ช่วงเวลาที่ยอมให้อัตราการเปลี่ยนแปลงของสัญญาณอินพุทเป็นค่าหนึ่งช่วงเวลา เรียกว่า aperture time, t_a ซึ่งมีค่าน้อยมากคิดเป็น ns (nanoseconds) เมื่อใช้วงจร S/H แล้ว จะทำให้ความถี่สูงสุดที่ ADC แปลงได้สูงขึ้น เช่นวงจร S/H มี $t_a = 25 \text{ ns}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$f_{max} = 1/2^8 t_u \pi = 62.17 \text{ KHz}$$

ส่วน Converter Throughput rate ก็เป็นพารามิเตอร์ที่สำคัญอันหนึ่ง กำหนดจากจำนวนครั้งที่ส่งสัญญาณอินพุตขณะที่ยังคงมีความเที่ยงตรงสูง คำนวณได้จากส่วนกลับของเวลารวมทั้งหมดที่ทำการแปลงสัญญาณเสร็จ

Converter Inputs and Outputs

Analog Input Signal


คอนเวอร์เตอร์แบบโมโนลิธิคส่วนใหญ่จะออกแบบใช้กับสัญญาณอินพุตที่มีขีดเดียว คืออยู่ในช่วง 0-10 v และ 0-5 v ถ้าสัญญาณอินพุตที่ใช้งานจริงมีค่าน้อยกว่าช่วงดังกล่าว โค้ดเอาต์พุตบางส่วนก็จะไม่ถูกใช้ซึ่งการแก้ไขปัญหานี้โดยการเลือกช่วงสัญญาณอินพุตที่เหมาะสม และ ใช้เทคนิค Scaling สัญญาณอินพุตโดยใช้ออปแอมป์ ดังแสดงในรูปที่ 2.18 ซึ่งเป็นการปรับสัญญาณอินพุตที่มี 2 ขั้วด้วย




รูปที่ 2.18 การแปลงสัญญาณสองขั้วเป็น ADC ขั้วเดียว

Analog Reference Signal

ในรูปที่ 2.19 แสดงสัญญาณอินพุตและเอาต์พุตของ ADC ทั่วๆไป ADC ทุกชนิดต้องการแรงดันอ้างอิงในการแปลงสัญญาณอินพุตเป็นอัตราส่วนที่ต้องการ ถ้าสัญญาณอ้างอิงนี้คลาดเคลื่อนไปจะส่งผลต่อ gain ของ ADC (เกิด gain error) ดังนั้นสัญญาณอ้างอิงที่มีเสถียรภาพดี ก็จะส่งผลให้ ADC มีความเที่ยงตรงสูง



(a)



(b)

รูปที่ 2.19 วงจรแปลงอนาลอกเป็นดิจิทัล (ADC)

Output

สัญญาณเอาต์พุตดิจิทัลของ ADC จะขึ้นอยู่กับจำนวนบิต (Resolution) และ จำนวนโคตที่ใช้ส่วนใหญ่จะมี 8 บิต และ 12 บิต นอกจากนี้ ก็จะเป็น 3 1/2 digit BCD 14 บิต และ 16 บิต

Control Signals

ADCs จะต้องมีสัญญาณนาฬิกาและสัญญาณควบคุมการทำงานของมัน สัญญาณควบคุมใน 1 cycle ของการแปลงสัญญาณแสดงดังรูปที่ 2.19(b) อุปกรณ์ภายนอกที่มาต่อใช้งานร่วมกับ ADC จะเริ่มต้นขบวนการแปลงสัญญาณโดยส่งสัญญาณเข้าที่ขา start ของ ADC เมื่อ ADC เริ่มแปลงสัญญาณจะส่งสัญญาณ BUSY/EOC เป็น low และจะเป็น high เมื่อขบวนการเสร็จสิ้นแล้ว จากนั้น ก็จะรอจนกว่าจะได้รับสัญญาณ start ใหม่อีกครั้งหนึ่ง จึงจะเริ่มทำงานอีก อุปกรณ์ภายนอก จะส่งสัญญาณ output enable (OE) ให้กับ ADC เพื่ออ่านข้อมูล สำหรับคอนเวอร์เตอร์ ที่มี resolution มากกว่า 8 บิต สัญญาณ OE จะจัดเป็นสองส่วนคือ high - byte enable (HBE) และ low-byte enable (LBE) ดังนั้นข้อมูล 1 word สามารถ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้เข้าไปเผยแพร่ในประเด็นด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A/D Conversion Techniques

Counter or Tracking ADC

ในรูปที่ 2.20 แสดงบล็อกไดอะแกรมของ ADC ชนิด Counter วงจรนี้จะใช้วงจรนับส่งไปให้ DAC ภายในซึ่งเอาต์พุตของ DAC จะเข้าไปเปรียบเทียบกับแรงดันอินพุต วงจรนับจะถูกรีเซ็ตเมื่อเริ่มแปลงสัญญาณและจะนับเพิ่มขึ้นทีละบิตในแต่ละคล็อกไซเคิล เอาต์พุตของ DAC จะสร้าง 1 LSB ต่อครั้ง ดังรูป 2.20 (b) วงจรเปรียบเทียบ (Comparator) จะหยุดวงจรนับ เมื่อ DAC มีแรงดันเท่ากับสัญญาณอินพุตและดิจิตอลเอาต์พุตคือค่าที่นับได้นั่นเอง สำหรับเวลาที่ใช้ในการทำงานเท่ากับ 2^n clock เมื่อ n เป็นจำนวนบิตและสัญญาณอินพุตมีระดับใกล้เคียงกับค่าสัญญาณ full scale

วงจรถัดไปคือวงจรถacking หรือ Servo type (Tracking or Servo type) ซึ่งใช้ counter แบบนับขึ้น กับนับลงได้ เพื่อให้แรงดันเอาต์พุตของ DAC แตรคตามแรงดันอินพุตอย่างต่อเนื่องถ้าแรงดันอินพุตไม่เปลี่ยนแปลงมากนัก การทำงานตามวิธีดังกล่าวแสดงดังรูปที่ 2.20 (c)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 2.20 วงจรและรูปคลื่นของ Counter or Tracking ADC

Successive Approximation ADC

Successive Approximation เป็น ADC ที่ใช้กันอย่างแพร่หลาย มีความสามารถในการทำงานตั้งแต่ระดับกลางจนถึง High Speed วงจรภายในใช้ DAC เหมือนกับแบบ Counter และเวลาในการแปลงสัญญาณจะใช้เวลาเพียง n Clock สำหรับจำนวนบิต n Bit ไม่ขึ้นอยู่กับระดับสัญญาณอินพุตด้วย เทคนิคพื้นฐานการทำงานแบบ Successive Approximate แสดงดังรูปที่ 2.21 ในการทำงานจะมี Register ที่ใช้ในการเก็บข้อมูลในการประมาณค่า เรียกว่า Successive Approximation Register (SAR)

รูปที่ 2.21 แสดงส่วนประกอบและการทำงานของ ADC 3 bit การทำงานจะเริ่มที่ MSB เสมอ เมื่อทำงานไป 3 step (3 bit) ก็จะได้ค่า Code ที่ต้องการ



รูปที่ 2.21 แสดงวงจร ADC ชนิด Successive-Approximation

Dual Slope Integration ADC

ในรูปที่ 2.22 แสดงวิธีการของ ADC ชนิดนี้แรงดันอินพุตถูกอินทิเกรตด้วยค่าเวลาคงที่ (T_{int}) ซึ่งปกติ จะเป็นค่านับสูงสุดของวงจรรนับภายใน เมื่อสิ้นสุดการทำงานของวงจรรนับแล้ว Counter จะถูกรีเซ็ต และอินพุตของวงจรรนับก็



จะสวิตช์ต่อกับแรงดันอ้างอิงลงทำให้เอาต์พุทของวงจรรีเซ็ตที่เกรทค้อยๆลดลง จนมีค่าใกล้เคียงศูนย์ วงจรนับก็จะหยุดเพราะถูกรีเซ็ตด้วยเอาต์พุทของวงจรรีเซ็ตที่เกรท จากความล้มพันธ์นี้เขียนสมการได้เป็น

$$T_1 V_{i(avgs)} = t_2 V_r$$

ดังนั้น

$$t_2 / T_1 = V_{i(avgs)} / V_r = X$$

จากวงจรเมื่อนับสิ้นสุด t_2 เอาต์พุทของวงจรรีเซ็ตจะเป็นเอาต์พุทของ ADC ข้อเสียของ ADC ชนิดนี้คือ Speed ในการทำงานค่อนข้างต่ำส่วนใหญ่จะใช้ใน DPMs (Digital Panel Meter), DMMs (Digital Multimeter), เครื่องตรวจวัดอุณหภูมิและงานที่ไม่ต้องการอัตราการสุ่มสูงมากนัก




รูปที่ 2.22 วงจร ADC ชนิด Dual slope
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage to Frequency ADC

ในรูปที่ 2.23 แสดงเทคนิคของ ADC แบบ Voltage - Frequency (V-F) สัญญาณอินพุตในรูปแรงดันจะถูกเปลี่ยนเป็นความถี่โดยส่วน VFC ซึ่งจะเป็นชววนพัลส์ที่มีความถี่ที่เป็นสัดส่วนโดยตรงกับแรงดันอินพุต วงจรนับก็จะนับพัลส์นี้ในช่วงเวลาหนึ่งซึ่งคงที่ ได้เอาที่พุกเป็นโค้ดดิจิตอล ADC แบบนี้ สัญญาณอินพุตจะถูกอินทิเกรท เช่นเดียวกับแบบ dual-slope จึงมี Speed ต่ำแต่มี Noise ต่ำ

ADC แบบ V-F จะมี Resolution สูงเมื่อใช้สัญญาณอินพุตที่เปลี่ยนแปลงช้าๆ และมีราคาต่ำพอสมควร การใช้งานของ V-F ADC จะพบในระบบรีโมทดาต้า-เซ็นซิง (Remote Data-Sensing) ที่มีสัญญาณรบกวนสูงจากรูป 5.8 VFC จะผลิตชววนพัลส์ในลักษณะดิจิตอล และส่งไปทางสถานีรับที่ระยะทางไกลๆ ที่สถานีรับจะทำหน้าที่แปลงสัญญาณเป็นสัญญาณดิจิตอล (แบบขนาน) เอาที่พุกใช้งานต่อไป




รูปที่ 2.23 แสดงวงจร ADC ชนิด V-F

Parallel or Flash ADC

ADC ที่ใช้เทคนิคในการแปลงสัญญาณชนิดนี้ แสดงในรูปที่ 2.24 ใช้ในงานที่ต้องการแปลงสัญญาณด้วยความเร็วสูง เช่น ในระบบ วิดีโอ เรดาร์และออลซิลโลสโคปแบบดิจิตอล ในส่วนของอุปกรณ์ด้านรับสัญญาณอินพุตจะใช้คอมพาราเตอร์รับสัญญาณอินพุต เปรียบเทียบกับระดับสัญญาณอ้างอิงเป็นลุ่มๆ โดยใช้ตัวต้านทานแบ่งแรงดันอ้างอิง (V_r) เอาที่พุกของคอมพาราเตอร์จะออฟเมื่อระดับสัญญาณอ้างอิงสูงกว่าอินพุต และจะออนเมื่อระดับสัญญาณอินพุตสูงกว่าสัญญาณอ้างอิง ขณะที่คอมพาราเตอร์เปลี่ยนสถานะในเวลาเดียวกัน ชววนการเปลี่ยนแปลงสัญญาณจะเสร็จสิ้นในเวลา 1 step เอ็นโค้ดเตอร์ที่ภาคสุดท้ายจะเปลี่ยนเอาที่พุกจากคอมพาราเตอร์เป็นเอาที่พุกนำไปใช้งาน

ADC ที่ใช้วิธีการแปลงแบบนี้จะมีความเร็วถึง 100 MHz สำหรับ Resolution 8 bit และต้องใช้คอมพาราเตอร์ 255 ตัว หรือเท่ากับ $2^n - 1$

เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 แสดงวงจร ADC ชนิด Parallel หรือ Klash

Interfacing The ADC to The IBM PC

การสร้างหรือผลิต ADC Converter มักจะพยายามทำให้ เชื่อมต่อกับ ไมโครโปรเซสเซอร์ได้โดยง่าย เห็นได้ชัดจากเมื่อไม่กี่ปีมานี้ในการพัฒนาโมโนลิธิค ADCs ซึ่งในปัจจุบันสามารถเชื่อมต่อเข้ากับไมโครโปรเซสเซอร์โดยใช้อุปกรณ์ และซอฟต์แวร์ควบคุมการทำงานได้โดยง่าย

Defining The Interface Operation

มีวิธีการหลายวิธีการ ในการอินเตอร์เฟส (Interface) หรือเชื่อมต่อ ADC กับไมโครโปรเซสเซอร์ ดังนี้

Most-Recent-Data Scheme

วิธีนี้ ADC จะทำงานต่อเนื่องไปเรื่อยๆ ข้อมูลในการแปลงแต่ละครั้งจะส่งไปที่เอาต์พุตบัฟเฟอร์ (first in first out buffer) และจะเริ่มทำงานใหม่โดยอัตโนมัติ ไมโครโปรเซสเซอร์จะอ่านข้อมูลจากบัฟเฟอร์วิธีนี้เหมาะในการประยุกต์ใช้กับงานที่ต้องการข้อมูลใหม่ในบางโอกาส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม้อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Start-and-Wait Scheme

วิธีนี้ไมโครโปรเซสเซอร์จะควบคุมการทำงานโดยจะเริ่มให้ ADC แปลงสัญญาณได้ตลอดเวลา เมื่อต้องการข้อมูลใหม่และหลังจากนั้นก็จะตรวจสอบสัญญาณ EOC จาก EOC Line ว่าการแปลงสัญญาณเสร็จเรียบร้อยแล้วหรือยัง ถ้าสัญญาณ EOC Active ก็จะอ่านข้อมูลจากเอาต์พุต การทำงานจะมีช่วงเวลารอ เวลาที่รอนี้จะมากกว่าเวลาในการแปลงสัญญาณของ ADC (สามารถอ่านข้อมูลเอาต์พุตไปใช้งานได้) วิธีการนี้ไม่ยุ่งยากมากนักแต่ไมโครโปรเซสเซอร์จะเสียเวลาในช่วงระหว่างรอการแปลงสัญญาณของ ADC

Using a Microprocessor Interrupt

ใช้วิธีการขออินเทอร์รัพจากไมโครโปรเซสเซอร์ ในขณะที่อยู่ในช่วงระหว่างการแปลงไมโครโปรเซสเซอร์สามารถทำงานอื่นได้แต่เมื่อการแปลงสัญญาณเสร็จ ADC จะทำการอินเทอร์รัพไมโครโปรเซสเซอร์จะตอบสนองและออกจากการทำงานขณะนั้น โดยจะเก็บข้อมูลสถานะต่างๆไว้ เพื่อใช้ในการกลับมาทำต่อภายหลัง แล้วต่อจากนั้นก็ทำงานในส่วนที่ติดต่อกับ ADC หลังจากเสร็จการทำงานแล้วก็จะกลับมาทำงานเดี๋ยวนั้น

Interface Software

การจัดการข้อมูลระหว่าง ADC กับไมโครโปรเซสเซอร์ในด้านเกี่ยวกับซอฟต์แวร์ สามารถแยกได้ 3 ระบบ

Memory-mapped Transfers

โดยใช้แอดเดรสของเมมโมรีที่วางในหน่วยความจำเป็นแอดเดรสของ ADC แต่จะไม่ถูกใช้เป็นหน่วยความจำจริงข้อมูลที่ถ่ายทอระหว่าง ADC กับไมโครโปรเซสเซอร์ถูกควบคุมโดยการติดต่อแอดเดรสหน่วยความจำที่เป็นของ ADC อย่างไม่จำกัดตาม เนื้อที่ว่างของเมมโมรี ก็มีจำนวนจำกัด การใช้เนื้อที่ที่เหลืออยู่นี้ อย่างมีประสิทธิภาพ โดยทั่วไปจะใช้อาร์ดแวร์ในการดีโค๊ดแอดเดรส เพื่อให้เกิดความสิ้นเปลืองน้อยที่สุด

Input/Output (I/O)-Mapped Transfer

ในบางระบบของคอมพิวเตอร์จะแยกแอดเดรสเป็นส่วนของ I/O โดยเฉพาะ ซึ่งสามารถติดต่อได้โดยใช้ร่วมกับสัญญาณควบคุมพิเศษ (/IOR และ /IOW ใน ระบบบัสของ PC) การแยกเนื้อที่เมมโมรีที่ว่างกับส่วน I/O จะทำให้ออกแบบระบบได้ดีกว่าและโดยทั่วไปการดีโค๊ดแอดเดรสโดยใช้ส่วนอาร์ดแวร์จะง่ายกว่าการดีโค๊ดเมมโมรีที่ว่าง

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ห้ามเผยแพร่โดยไม่ได้รับอนุญาต

Direct Memory Access (DMA)

เป็นขบวนการรับส่งข้อมูลระหว่าง Memory กับอุปกรณ์ภายนอกที่ต้องการ โดยไม่ต้องอาศัยเวลาของ Accumulator โดยร่วมกับส่วนอาร์ตแวร์เรียกกันโดยทั่วไปว่า DMA Controller การรับส่งข้อมูลโดยตรงนี้มักจะมีอัตราความเร็วสูง ไมโครโปรเซสเซอร์ส่วนใหญ่จะยอมให้มีการ DMA จากบัลลของระบบควบคุมซึ่งกำหนดไว้เรียบร้อยแล้ว DMA controller จะออกคำสั่งสู่ระบบบัลและส่งข้อมูลโดยจะกำเนิดแอดเดรสที่ต้องการติดต่อและสัญญาณควบคุม เมื่อสิ้นสุดขบวนการการควบคุมระบบบัลคอนโทรลจะกลับสู่การควบคุมของไมโครโปรเซสเซอร์ตามเดิม DMA มักจะประยุกต์ใช้กับการรับส่งข้อมูลด้วยความเร็วสูงและปริมาณมากๆ เช่น ในการเชื่อมต่อกับ disk drive ส่วนในการประยุกต์ใช้กับระบบ ADC ก็สามารถทำได้แต่ปกติจะใช้ในงานที่ต้องการสมรรถนะสูง

Interface Hardware

วิธีการออกแบบทางด้านอาร์ตแวร์ จะแตกต่างกันแต่ไหนขึ้นอยู่กับว่าจะเลือกรูปแบบข้อมูล อนุกรมหรือขนาน

Parallel Data Format

การอินเตอร์เฟสอาร์ตแวร์ ในรูปแบบข้อมูลขนาน จะใช้ Tri state Buffer เป็นเอาท์พุทระหว่างบัลข้อมูลของ ADC กับไมโครโปรเซสเซอร์การตีโค้ดแอดเดรสและสัญญาณควบคุมการอ่านของไมโครโปรเซสเซอร์จะใช้ในการ Enable Buffer สำหรับการรับข้อมูลจาก ADC ส่วนไมโครโปรเซสเซอร์ ในแอดเดรสเดียวกันนี้ร่วมกับสัญญาณในการเขียนของไมโครโปรเซสเซอร์จะใช้ในการส่งสัญญาณคำสั่งเริ่มต้นแปลงสัญญาณของ ADC

Serial Data Format

แบบอนุกรมนี้ใช้กับระบบการส่งข้อมูลแบบอนุกรมเพื่อให้การส่งข้อมูลได้ระยะทางไกล การส่งข้อมูลอนุกรมแบบอะซิงโครนัส จะส่งผ่านคลื่นวิทยุหรือคลื่นอื่น ๆ ด้วยโมเด็ม (Modem) และในส่วนเชื่อมต่อกับไมโครโปรเซสเซอร์ จะใช้อุปกรณ์ที่เรียกว่า Universal Asynchronous Receiver / Transmitter (UART) ซึ่งจะส่งและรับข้อมูลแบบอนุกรมแต่การอินเตอร์เฟสกับไมโครโปรเซสเซอร์จะเป็นข้อมูลแบบขนาน การต่อ ADC เข้ากับระบบข้อมูลแบบอนุกรมนี้ การเลือกใช้ ADC ก็มีผลสำคัญไอซี ADC ในปัจจุบันบางตัวออกแบบมาใช้สำหรับงานนี้โดยเฉพาะ โดยจะรวมส่วนอาร์ตแวร์ทั้งหมดนี้ไว้ในชิปตัวเดียว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Data-Acquisition System

ขบวนการรับข้อมูลเข้ามา จะดำเนินการเปลี่ยนข้อมูลที่รับ จากทรานสดิวเซอร์ให้อยู่ในรูปสัญญาณดิจิทัลเพื่อใช้ในการประมวลผลควบคุมหรือแสดงผลต่อไป

Single-Channel System

รูปที่ 2.25 แสดงระบบการรับสัญญาณข้อมูลแบบ Channel เดียวโดยสัญญาณจากทรานสดิวเซอร์จะมีขนาดเล็ก รวมทั้งมีสัญญาณรบกวนด้วย จึงต้องมีการขยายและกรองสัญญาณ เพื่อให้ได้สัญญาณที่เหมาะสม





รูปที่ 2.25 ระบบเซนแนลเดี่ยว

Sample and Hold Circuit (S/H)

เนื่องจากจะเกิดค่าคลาดเคลื่อน เมื่อสัญญาณอินพุตเปลี่ยนแปลงอย่างรวดเร็วเมื่อเทียบกับเวลาที่ใช้ในการแปลงสัญญาณของ ADC วงจร S/H จะถูกใช้ในงานระบบหลายแชนแนลเพื่อโอสัญญาณที่สุ่มจากแชนแนลหนึ่งขณะแปลงสัญญาณโดยขณะเดียวกันตัวมัลติเพล็กซ์จะสุ่มแชนแนลต่อไป

ในรูปที่ 2.26 แสดงวงจร และรูปคลื่นของ S/H Circuit ทั่วๆ ไป สวิตช์ S_1 จะปิดเมื่อได้รับคำสั่ง Sample คาปาซิเตอร์ C_H จะเริ่มชาร์จประจุขึ้น (หรือลง) สู่ระดับสัญญาณอินพุต หลังจากช่วงเวลา t_a (Acquisition time) แรงดันของคาปาซิเตอร์จะอยู่ที่ระดับแรงดันของสัญญาณอินพุต คำสั่ง Hold จะทำให้ S_1 เปิดโดยใช้ช่วงระยะเวลาสั้นๆ (Aperture time delay, t_p) ซึ่งปกติจะมีค่าน้อยมากประมาณ 10 ns หลังจาก S_1 เปิดจะต้องใช้ช่วงเวลาที่เรียกว่า Setting time เพื่อให้สัญญาณคงที่และสามารถนำไปแปลงได้

เอกสารนี้เป็นเอกสารที่สแกนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.26 วงจร Sample and Hold

Multi-Channel System


มีวิธีการพื้นฐาน 2 วิธี ในการจัดสัญญาณอนาล็อกที่มากกว่าหนึ่งสัญญาณ คือวิธีการใช้วงจรถอนาล็อกมัลติเพล็กซ์สัญญาณอินพุตทั้งหมด และเข้าสู่ ADC ตัวเดียวกัน และอีกวิธีหนึ่งคือแยก ADC สำหรับแต่ละ Channel หรือที่เรียกว่า Parallel Conversion รายละเอียดมีดังต่อไปนี้

Analog Multiplexing แสดงในรูปที่ 2.27 โดยวงจรถอนาล็อกมัลติเพล็กซ์จะเลือกสัญญาณอินพุตจากคำสั่งควบคุมเข้าสู่ S/H วงจรมัลติเพล็กซ์ ปกติจะใช้สารกึ่งตัวนำ (JFET or CMOS) เป็นสวิทช์ ไม่นิยมให้นำไปใช้ประโยชน์ด้านการคำนวณวาทกรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.27 แสดงระบบหลายแชนแนลพร้อมกับ AMUX

Parallel Conversion วิธีนี้จะแยก ADC ในแต่ละช่องสัญญาณตั้งแสดงในรูปที่ 2.28 ซึ่งส่วนใหญ่จะใช้ในงานอุตสาหกรรมโดยตรง หรือในงานที่มีจุดตรวจจับสัญญาณอยู่หลายๆ จุด ที่ห่างไกลกัน โดยจะส่งสัญญาณมาตามสาย ในรูปแบบอนุกรม




รูปที่ 2.28 แสดงระบบหลายแชนแนลที่ใช้ ADC และ DMUX

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจร DAC (Digital To Analog Converter)

DAC นับเป็นอุปกรณ์สำคัญที่ทำให้ดิจิทัลคอมพิวเตอร์สามารถเชื่อมโยงกับอุปกรณ์หรือวงจรรอนาลอกอื่นๆ ตัวอย่างการใช้งาน DAC คือ ระบบแปลงผลบนจอภาพ ระบบสังเคราะห์เสียง เป็นต้นและที่สำคัญ DAC ยังเป็นส่วนประกอบที่สำคัญในระบบ ADC ที่ใช้กันอยู่ในสมัยปัจจุบัน รูปที่ 2.29 แสดงทรานสเฟอร์ฟังก์ชันของ DAC ขนาด 3 บิต จะเห็นว่ารหัสดิจิทัลอินพุต 1 Word จะแปลงเป็นแรงดันแอนะล็อก 1 ค่า




รูปที่ 2.29 ทรานสเฟอร์ฟังก์ชันของ DAC 3 บิตตามทฤษฎี

ลักษณะการจัดวงจร DAC เป็นลักษณะดังรูปที่ 2.30




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.30 บล็อกไดอะแกรมของ DAC
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร DAC ที่ใช้กันมีหลายแบบแต่ในที่นี้จะขอกล่าวถึงวงจร DAC แบบ R-2R Ladder ซึ่งเป็นแบบที่ใช้ในโครงการนี้ ลักษณะของวงจรแสดงดังรูปที่ 2.31



รูปที่ 2.31 วงจร DAC แบบ R-2R Ladder ขนาด 4 บิต

ในวงจรนี้ลวดที่เชื่อมต่อให้แรงดันอ้างอิงต่อเข้ากับวงจรแลคเตอร์หรือต่อแลคเตอร์ลงกราวด์ที่ขา $2R$ จะเห็นได้ว่าลวดที่อินพุตรีซีลเตอร์ ($2R$) มองเข้าไป จะเห็นค่าของรีซีลเตอร์ระหว่าง จุดต่อ $R-2R$ ที่ติดกัน กระแสจะถูกขับเทอนไปในอัตรา $2/1$ ซึ่งสอดคล้องกับรหัสไบนารี ดังแสดงในรูปที่ 2.32




รูปที่ 2.32 วงจรรีซีลทีฟแลคเตอร์ DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.7 Interfacing Temperature Sensors

ตัวตรวจจับอุณหภูมิ ที่ใช้ในงานหลายอย่าง สำหรับอุณหภูมิ หรือควบคุมอุณหภูมิของการประมวลผล มีหลายชนิด ในอุตสาหกรรมอาหาร จะเผื่อตรวจสอบของอุณหภูมิตลอดเวลาเพื่อให้แน่ใจถึงคุณภาพของอาหาร ในอุตสาหกรรมอัตโนมัติใช้สำหรับค้นหาอุณหภูมิของการไหม้หรือคว้น การแปลงพลังงานแสงอาทิตย์ต้องการ เครื่องวัดอุณหภูมิที่มีความเที่ยงตรงสูง เพื่อให้ได้การไหลของพลังงานความร้อนที่ต้องการ สำหรับพลังงานที่ต้องการประสิทธิภาพ ทั้งในบ้านและโรงงานอุตสาหกรรม ก็ต้องการการวัดอุณหภูมิที่เที่ยงตรงเช่นกัน ส่วนเครื่องอบอาหารกในโรงพยาบาล อุณหภูมิจะต้องได้รับการควบคุมไว้อย่างเหมาะสม

มีหลายวิธีการที่จะวัดอุณหภูมิด้วยการตรวจจับความแตกต่างของอุณหภูมิ ภายใต้หลักการพื้นฐานที่แตกต่างกัน อุปกรณ์ที่มีการตรวจจับอุณหภูมิและมีการแสดงผลของอุณหภูมิมักจะเรียกว่า เทอร์โมมิเตอร์ ในรูปที่ 2.33 แสดงถึงบล็อกไดอะแกรมของเทอร์โมมิเตอร์อิเล็กทรอนิกส์ ซึ่งรวมกันเข้ากับคอมพิวเตอร์ และอุปกรณ์ควบคุมในที่นี้จะกล่าวถึงเทอร์โมมิเตอร์แบบ P-N JUNCTION, เทอร์โมคัปเปิลและเทอร์มิสเตอร์ ที่มีการนำมาใช้กันอย่างกว้างขวาง ในเครื่องมือวัด นอกจากนี้ จะอธิบายถึงเทอร์โมมิเตอร์อิเล็กทรอนิกส์ชนิดอื่นบ้าง



รูปที่ 2.33 แสดงบล็อกไดอะแกรมของอิเล็กทรอนิกส์เทอร์โมมิเตอร์

1. P-N Junction Thermometers

ผลของอุณหภูมิตน P-N JUNCTION ซึ่งไม่เป็นที่พึงปรารถนาในการใช้งานทั่วไป สามารถนำผลกระทบอันนี้ มาใช้ในการวัดอุณหภูมิได้ แต่อย่างไรก็ตาม อุปกรณ์เหล่านี้มีเอาท์พุทที่เป็นสัดส่วนเชิงเส้นกับอุณหภูมิและเนื่องจากเป็นอุปกรณ์สารกึ่งตัวนำ จึงทำให้มีขีดจำกัดของย่านอุณหภูมิ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการของเทอร์โมมิเตอร์ชนิดใช้ไดโอด

ในรูป 2.34 แสดงคุณสมบัติระหว่างกระแสและแรงดันของไดโอดชนิดซิลิคอนในย่านของกระแสปานกลาง กระแสไบอัสตรงสามารถเขียนได้โดยใช้สมการไดโอดดังนี้

$$I = I_0 [\exp (qV/2KT) - 1] \quad 1.$$

เมื่อ I = กระแสที่ไหลผ่านไดโอด

V = แรงดันใช้งาน

I_0 = กระแสอิ่มตัว (ขึ้นอยู่กับ T)


K = ค่าคงที่ของ BOLTZMANN

q = ขนาดของประจุอิเล็กตรอน

จากสมการที่ 1 สามารถคำนวณหา V ได้เป็น


$$V = E_g/q - 4.6KT/q (\ln M - \ln I) \quad 2.$$

เมื่อ M เป็นค่าคงที่ที่ไม่ขึ้นอยู่กับค่าของอุณหภูมิ และ E_g เป็นช่องว่างพลังงานของซิลิคอน ที่ 0 K จากสมการที่ 2 แรงดันของไดโอด มีความสัมพันธ์เป็นเชิงเส้นกับอุณหภูมิรูปที่ 2.35 แสดงคุณสมบัติระหว่าง แรงดันกับอุณหภูมิของไดโอดที่ผลิตจาก ต่างบริษัทกัน 4 ตัว โดยการทดสอบของ FAIRCHILD SEMICONDUCTOR ใช้อุณหภูมิในย่าน 40 ถึง 400 k



รูปที่ 2.34 แสดงคุณสมบัติของกระแส-แรงดันของซิลิคอนไดโอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.35 แสดงคุณสมบัติของไดโอดต่างชนิดกัน 4 ตัว


เทอร์โมมิเตอร์ที่ใช้ไดโอดที่รูดเคลือบ

รูปที่ 2.36 แสดงความสัมพันธ์ระหว่างอุณหภูมิ และ V_{BE} สำหรับไดโอดของบริษัท MOTOROLA เบอร์ MTS 105 ซึ่งให้เอาท์พุทที่มีความเที่ยงตรง โดยการปรับแต่งซึ่งมีขบวนการดังนี้

1. ค่าของ V_{BE} ที่จุดปลาย (เช่น -40°C และ 150°C) แสดงในรูปที่ 2.36
2. เขียนกราฟระหว่าง V_{BE} กับ T_x โดยการใช้ค่า V_{BE} 2 ตัว คือ $V_{BE}(40^{\circ}\text{C})$ และ $V_{BE}(150^{\circ}\text{C})$
3. ค่าของ $T_c = -2.25 + 0.0033 (V_{BE} - 600) \text{ mV}/^{\circ}\text{C}$
4. ให้วัด $V_{BE}(T_x)$ ปรากฏ ค่าของ T_c สามารถนำมาคำนวณจากสมการในข้อ 5 หรืออ่านจากกราฟ ซึ่งคำนวณได้ใน STEP 2
5. $T_x = [V_{BE}(T_x) - V_{BE}(25^{\circ}\text{C})] / T_c + 25$

เนื่องจากแรงดันไดโอดเป็นสมการของกระแส ฉะนั้นแหล่งจ่ายกระแสจะต้องคงที่มากที่สุดแรงดันไดโอดสามารถป้อนเป็นอินพุทให้กับ ADC และคำนวณค่าของ T_x ได้ ไดโอดที่ใช้จะต้องมีความไวสูงและมีความเป็นเชิงเส้นมากกว่าการใช้เทอร์โมคัปเปิลและค่าความต้านทานมาทำเป็นตัวตรวจวัด เนื่องจากเทอร์โมมิเตอร์เหล่านั้นใช้ย่านกว้าง แต่ไม่สามารถเก็บค่าเดิมไว้ได้เมื่ออุณหภูมิแม่เหล็กมีค่าสูงถึง 1 หรือ $2T$ เราไม่ควรใช้ไดโอดเทอร์โมมิเตอร์ ความเที่ยงตรงของเทอร์โมมิเตอร์ ชนิดนี้อยู่ในย่าน 1°C

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.36 แสดงคุณสมบัติของ MTS105

เทอร์โมมิเตอร์ที่ใช้ไดโอดที่ไม่ทราบคุณสมบัติ

ส่วนประกอบของเอาท์พุทที่ต้องการ ไดโอดจะถูกปรับให้เหนี่ยวนำที่ออกแบบไว้มีวิธีปฏิบัติโดยการเปลี่ยนอุณหภูมิ (เช่น 0 ถึง 50 C) แล้วบันทึกค่า V_i และ T_i หลังจากนั้นเมื่อนำไดโอดไปวัดค่า V_i บางค่า จะให้ผลสอดคล้องกับ T_x ซึ่งสามารถได้จากกราฟ V_i, T_i อีกวิธีหนึ่งให้สมการของ V กับ T โดยให้เป็นสมการเชิงเส้น ดังนี้

$$T = a + b V \tag{3.}$$

เมื่อสัมประสิทธิ์ a และ b เป็นค่าคงที่ที่จะต้องคำนวณ


$$T = a + b V_i \tag{4.}$$

โดยการคำนวณสมการที่ 4 สำหรับอุณหภูมิที่แตกต่างกัน 2 ค่า เราสามารถกำหนดสัมประสิทธิ์ a และ b ได้ดังนั้น ถ้าได้ V_x บางค่าเราสามารถคำนวณค่า T_x ที่สอดคล้องกัน จากสมการที่ 3 ได้

ตัวตรวจจذبอุณหภูมิชนิดใช้ทรานซิสเตอร์

ทรานซิสเตอร์เป็นตัวตรวจจذبที่ตี แรงดันเบส-อิมิตเตอร์ ของทรานซิสเตอร์จะเปลี่ยนแปลงโดยตรงกับอุณหภูมิที่กระแสคอลเลคเตอร์คงที่ ใช้วิธีเดียวกันกับแรงดันตกข้อมของไดโอด รูปที่ 2.37 แสดงเทอร์โมมิเตอร์ที่ใช้ MTS 105 เป็นตัวตรวจจذب

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.37 แสดงทรานซิสเตอร์เทอร์โมมิเตอร์

รีซิสเตอร์ R_1 คำนวณจากกระแสคอลเลคเตอร์ ของตัวตรวจจับ ชนิดทรานซิสเตอร์ซึ่งมันจะต้องมีค่าที่คงที่อย่างมาก และมีสัมประสิทธิ์ของอุณหภูมิต่ำ (เช่น METAL FILM RESISTER) ออปแอมป์ A_1 และ A_2 เป็นตัวขยายชนิด Low-drift เช่น LM 1458 เอาท์พุทของออปแอมป์ A_1 จะถูกทำให้มีค่าคงที่เท่ากับ $-V_{BE}$ แรงดันนี้จะถูกขยายผ่านออปแอมป์ A_2 ค่าความต้านทานปรับค่าได้ R_4 และ C จะต่อไว้เพื่อป้องกันการออสซิลเลทของวงจร แรงดัน $+V$ จะมีค่าคงที่

ตัวตรวจจับชนิดของทรานซิสเตอร์ในห้องเย็น R_2 จะถูกปรับจนกระทั่ง $V_o = 0$ สำหรับแสดงผลในหน่วยขององศา เซ็นเซียสเทอร์โมมิเตอร์ชนิดนี้จะมี ความเที่ยงตรง ± 0.01 C จาก -50 ถึง 125 C R_4 เป็นตัวต้านทานสำหรับปรับเกณฑ์ การขยายแรงดันเอาท์พุท ถ้าการปรับแต่งทั้ง 3 จุด และวงจรที่ใช้ถูกต้องเหมาะสม ค่าความเที่ยงตรงรวมทั้งความเป็นเชิงเส้นและความคงอยู่ในระยะยาวมีค่าประมาณ ± 0.01 C

2. ตัวตรวจจับอุณหภูมิชนิดใช้ IC (IC Temperature Sensors)

รูปที่ 2.38 แสดงวงจรตรวจจับอุณหภูมิ แบบพื้นฐาน ซึ่งจะได้ แรงดันเอาท์พุทที่เป็นสัดส่วนกับอุณหภูมิสมบรณ์สำหรับซิลิคอนทรานซิสเตอร์ Q_1 และ Q_2 ลมมุตติให้กระแสเบสเป็นค่าที่ละทิ้งได้เมื่อเทียบกับกระแสคอลเลคเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$I_{c1}/I_{c2} = I_{e1}/I_{e2} = \frac{\exp(qV_{be1}/KT)}{\exp(qV_{be2}/KT)}$$

$$V_{be1} - V_{be2} = \frac{KT}{q} \ln(I_{c1}/I_{c2})$$

$$V_{be1} = V_{be2} + I_{c2} R_1$$

$$R_1 I_{c2} = V_{be1} - V_{be2} = \frac{KT}{q} \ln(I_{c1}/I_{c2})$$

จะเป็นการแจ่มแจ้ง เมื่อแรงดันคร่อม R_1 เป็นสัดส่วนกับอุณหภูมิสัมบูรณ์ และความเป็นเชิงเส้น มีค่าตามสมการ I_{c1}/R_{c2} มีความคงที่ตลอดเวลา I_c ของ NS เบอร์ LX 5700 ถูกสร้างโดยใช้เทคนิคนี้ อนุกรมในการทำงานอยู่ในย่าน -55 ถึง 125 c และความไวเป็น 10 mV/c ค่าคงที่ของเวลาเป็น 50 s (ในอากาศ) และน้อยกว่า 1 s (ในห้องที่มีการระบายอากาศดี) แรงดันเอาต์พุต เป็น 2.98 v ที่ 298 K ความเที่ยงตรงเป็น ± 3.8 K และความแม่นยำดีกว่า ± 1 K ไอซีเบอร์นี้ยังไม่เป็นที่น่าพอใจในการใช้งาน เนื่องจากความเที่ยงตรงไม่เป็นไปตามที่ต้องการ




รูปที่ 2.38 แสดงวงจรตรวจจับสนุณหภูมิแบบพื้นฐานชนิดใช้ IC


3. Thermocouples

เทอร์โมคัปเปิลเป็นอุปกรณ์ ที่ใช้โลหะหรือ โลหะผสมที่แตกต่างกัน 2 ชนิดมา เชื่อมติดกันที่ปลายด้านหนึ่ง รูปที่ 2.39 แสดงชนิดของเทอร์โมคัปเปิล ที่แตกต่างกัน ล้วนรูปที่ 2.40 (a) แสดงเทอร์โมคัปเปิลแบบ EXPOSED JUNCTION จุดติดนี้จะเปิดใช้สำหรับวัดการไหลของอุณหภูมิของแก๊สที่ไม่สามารถกักความร้อนได้ ซึ่งต้องการการการตอบสนองที่เร็วมาก รูปที่ 2.40(b) เป็นเทอร์โมคัปเปิลชนิด UNGROUND TYPE ไม่วากรัมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งถูกแยกจากปลอกของเทอร์โมคัปเปิลโดยผง MgO เทอร์โมคัปเปิลแบบนี้ใช้สำหรับเป็นเครื่องวัดในสภาวะแวดล้อมที่อาจจะกัดกร่อนได้รูปที่ 2.40(c) แสดง GROUNDED JUNCTION ซึ่งใช้สำหรับวัดงานที่เป็นการไหลของแก๊สที่สามารถกัดกร่อนได้และอุณหภูมิของของเหลว และในงานที่มีความดันสูงๆ




รูปที่ 2.39 แสดงเทอร์โมคัปเปิลชนิดต่างๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้เข้าไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.40 ชนิดของเทอร์โมมิเตอร์จังก์ชัน
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเด็ดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการของเทอร์โมคัปเปิล

รูปที่ 2.41(a) แสดงโลหะหรือโลหะผสมที่แตกต่างกัน 2 ชนิดคือชนิด A และ B ซึ่งถูกเชื่อมต่อเข้าด้วยกันที่ปลายแต่ละข้างถ้าอุณหภูมิแตกต่างกัน ($T_2 > T_1$) ที่ปลายทั้งสองข้างจะมีกระแสไหลในวงจรรนี้กระแสจะยังคงไหลอยู่ที่จุดต่อทั้งสองและที่อุณหภูมิยังคงแตกต่างกัน electromotive force (emf) จะทำให้เกิดกระแสขึ้นนี้ขึ้นมาซึ่งเรียกว่า SEEBECK THERMAL EMF ขั้ว A จะมีค่าเป็นบวกเมื่อเทียบกับ B ถ้ากระแสไหลจาก A ไป B ที่จุดทั้งสองที่เย็นกว่า



รูปที่ 2.41 แสดงผลของ Seebeck


รูปที่ 2.41(b) แสดงขนาดของ Thermal emf ซึ่งสามารถวัดได้โดยใช้โวลท์มิเตอร์ รูปที่ 2.41(c) แสดงกระแสที่สามารถวัดได้โดยใช้แอมมิเตอร์

ถ้าวงจรในรูป 2.41(a) ถูกตัดที่จุดกิ่งกวางทำให้ได้แรงดันของวงจรเปิดเป็นสมการของอุณหภูมิที่แตกต่างกันระหว่างจุดต่อและปลายด้านเปิด ซึ่งมีขั้วตรงกันข้ามกันระหว่างโลหะ 2 ชนิด ซึ่งแสดงดังรูปที่ 2.41(d) ตัวอย่างเช่น ถ้า $T_1 = 0^\circ\text{C}$, $T_2 = 1^\circ\text{C}$, จะได้ $E_{ab} = 39\mu\text{V}$ สำหรับเทอร์โมคัปเปิลชนิด T-Type (เส้น A เป็นทองแดงและเส้น B เป็นคอนสแตนแตนซ์) E_{ab} เป็น $5\mu\text{V}$ สำหรับเทอร์โมคัปเปิลชนิด S-Type (เส้น A เป็นแพลตินัมและเส้น B เป็นแพลตินัมผสมโคบอลต์ 10%)

กฎของไฟฟ้าที่ได้จากความร้อน

เครื่องมือวัดอุณหภูมิโดยใช้เทอร์โมคัปเปิล ขึ้นอยู่กับหลักการของการปรับแต่งและประยุกต์ใช้งานซึ่งเรียกว่ากฎของไฟฟ้าที่ได้จากความร้อน (Thermoelectric Laws) ซึ่งขึ้นอยู่กับปรากฏการณ์ที่เกิดขึ้น กฎเหล่านี้มีเพียงพอ สำหรับการวิเคราะห์วงจรเทอร์โมคัปเปิลที่ใช้งานทั้งหลาย

1. Law of Interior Temperature กระแสไฟฟ้าไม่สามารถคงอยู่ในวงจรที่ประกอบขึ้นด้วยโลหะชนิดเดียวกัน โดยการให้ความร้อนที่ไหลผ่านตัวนำ รูปที่ 2.42(a) แสดงโลหะ 2 ชนิดที่แตกต่างกันคือชนิด A และชนิด B ที่อุณหภูมิ T_1 และ T_2 ที่จุดต่อทั้งสอง แรงดัน emf ไม่มีผลกระทบโดยการเพิ่มขึ้นของอุณหภูมิและการแบ่งตามความยาวของสายเนื่องจากความร้อน T_3 หรือ T_4



รูปที่ 2.42 แสดงกฎของไฟฟ้าเนื่องจากความร้อน

2. Law of Intermediate Metals โลหะ 2 อันที่เหมือนกันคือ A และ B จะมีอุณหภูมิที่จุดต่อเป็น T_1 และ T_2 แสดงดังรูป 2.42(b) โลหะชนิดที่ 3 X ถูกแทรกโดยการตัดโลหะ A ทำให้ได้จุดต่อใหม่เป็น J_1 และ J_2 ถ้าอุณหภูมิของ

โลหะ X เป็นรูปแบบเดียวกันเหนือความยาวของมันทั้งหมด ผลของแรงดัน emf จะมีผลเหมือนกันกับเมื่อ X ไม่ได้ต่อไว้ในความหมายนี้สามารถเชื่อมต่อเทอร์โมคัปเปิลสองตัวเข้าด้วยกันซึ่งจะไม่เปลี่ยนแปลงเหนือรอยเชื่อม แต่อย่างไรก็ตาม ลายนำสัญญาณสามารถที่จะต่อหรือจัดทำที่จุดต่อ J1 และ J2 ที่อุณหภูมิเดียวกัน

3. Law of Intermediate Temperature รูปที่ 2.42(c) แสดงโลหะสองชนิดที่แตกต่างกันกำเนิดแรงดัน emf E_1 เมื่อจุดต่อที่อุณหภูมิ T_1 และ T_2 และแรงดัน emf E_2 เมื่อจุดต่อที่ T_2 และ T_3 แรงดัน emf ที่ถูกกำเนิดขึ้นที่จุดต่อ T_1 และ T_3 จะเป็น $E_1 + E_2$ หมายความว่าสามารถที่จะใช้เป็นจุดอ้างอิงถ้าหากจุดอ้างอิงเป็นจุดที่ไม่ใช่ 0°C

4. Law for Additive emf รูปที่ 2.42(d) แสดงเมื่อแรงดัน emf ของโลหะ A และ B ซึ่งสัมพันธ์กับโลหะอ้างอิง R (ถูกแสดงเป็น E_{AR} และ E_{BR}) แรงดัน emf ของการรวมของโลหะ A และ B เป็นผลรวมทางพีชคณิตของค่า E_{AR} และ E_{BR} หมายความว่าถ้าใช้เทอร์โมคัปเปิลที่ไม่เป็นมาตรฐานรวมเข้าไป และจะยังคงใช้ตารางอ้างอิงอยู่

การแปลงแรงดันเนื่องจากความร้อน เป็นอุณหภูมิ

ความสัมพันธ์ระหว่างอุณหภูมิและแรงดันของเทอร์โมคัปเปิล จะไม่เป็นเชิงเส้น รูปที่ 2.43 แสดงแรงดันเอาท์พุท สำหรับกราฟของเทอร์โมคัปเปิล 6 ตัว ซึ่งเป็นฟังก์ชันของอุณหภูมิ เทอร์โมคัปเปิลชนิด K จะมีค่าเข้าใกล้ความเป็นเชิงเส้นภายในย่านอุณหภูมิจาก $0-1000^\circ\text{C}$ ความเที่ยงตรงที่ได้ในการใช้งานเทอร์โมมิเตอร์ชนิดเทอร์โมมิเตอร์ย่านของอุณหภูมิจะต้องได้รับการปรับแต่ง เราควรที่จะทำตารางสำหรับแรงดันและอุณหภูมิอื่นๆ และเก็บค่าตารางนี้ไว้ในหน่วยความจำของ IBM PC ถ้าย่านของอุณหภูมิกว้างมากตารางก็จะใช้หน่วยความจำจำนวนมาก อย่างไรก็ตาม ค่านี้อาจจะประกอบไปด้วยความสัมพันธ์ระหว่างแรงดันและอุณหภูมิ โดยการใช้กราฟที่เหมาะสม อาจประมาณได้ในรูปของสมการโพลีโนเมียลได้เป็น

$$T = A_0 + A_1 X + A_2 X^2 + A_3 X^3 + \dots + A_n X^n$$

• เมื่อ $T =$ อุณหภูมิ


$X =$ แรงดันเอาท์พุทของเทอร์โมคัปเปิล

$A =$ ลัมประสิทธิ์โพลีโนเมียลของเทอร์โมคัปเปิลอื่นๆ

$n =$ กำลังสูงสุดของโพลีโนเมียล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
เมื่อ n เพิ่มขึ้น ค่าความเที่ยงตรงของโพลีโนเมียลจะดีขึ้น เรา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อภัยหากมีเหตุขัดแย้งและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถคำนวณ θ โดยหาค่าความเที่ยงตรงที่เราต้องการและพิจารณาตารางเทอร์โมคัปเปิล



Type	Metals
E	Chromel vs. constanan
J	Iron vs. constanan
K	Chromel vs. alumel
R	Platinum vs. platinum 13% rhodium
S	Platinum vs. platinum 10% rhodium
T	Copper vs. constanan

รูปที่ 2.43 แสดงแรงดันเอาต์พุตกับอุณหภูมิของเทอร์โมคัปเปิล 6 ตัว

ตัวตรวจจับสนภูมิชนิดค่าความต้านทาน

ความต้านทานไฟฟ้าของการเปลี่ยนวัสดุหลายๆครั้งในการใช้กับอุณหภูมิ วัสดุเหล่านั้นสามารถแบ่งออกเป็น 2 ประเภทคือตัวนำไฟฟ้า (โลหะ) และสารกึ่งตัวนำ วัสดุตัวนำไฟฟ้าถูกเรียกว่า รีซิสเตอร์เทอร์โมมิเตอร์ หรือตัวตรวจจับสนภูมิแบบตัวต้านทาน (Resistance Temperature Detectors: RTD) ส่วนวัสดุสารกึ่งตัวนำถูกเรียกว่าเทอร์มิสเตอร์

Resistance Thermometers

ตัวนำ (โลหะ) โดยทั่วไปจะมีการเพิ่มขึ้นของความต้านทานกับอุณหภูมิ สมการอาจเขียนเป็นการเปลี่ยนแปลงของความต้านทานกับอุณหภูมิ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 $R_T = R_0 (1 + a_1 T + a_2 T^2 + \dots + a_n T^n)$
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ R_T = ค่าความต้านทานที่อุณหภูมิ T C
 R_0 = ค่าความต้านทานที่ 0 C
 a_1 ถึง a_n เป็นค่าคงที่

จำนวนของเทอมขึ้นอยู่กับวัตถุ, ย่านอุณหภูมิและความเที่ยงตรงที่ต้องการ

พลาคินัม, นิเกิลและทองแดงเป็นวัสดุที่ดีที่สุด ซึ่งต้องการค่าคงที่เพียง 2 และ 3 ตามลำดับ สำหรับความเที่ยงตรงซึ่งแทนคุณสมบัติเหล่านั้น แต่สำหรับย่านที่จำกัด (0-100 C) ความสัมพันธ์โดยประมาณของ $R_T = R_0 (1 + aT)$ ก็เป็นค่าที่เพียงพอ ยุคแรกจะใช้สายทองแดงในเทอร์โมมิเตอร์ชนิดตัวต้านทาน แต่เนื่องจากมันมีค่าความต้านทานที่ต่ำมาก จึงต้องการสายที่ยาวและขดไปขดมา โดยทั่วไปจะใช้พลาคินัมเป็นตัวตรวจจับชนิดตัวนำที่ดีที่สุด ที่อุณหภูมิต่ำกว่า 20 K โซเดียมซึ่งมีความไวสูงกว่าพลาคินัมจะถูกใช้ในงานนี้ สายที่ทำด้วยนิเกิลหรือส่วนผสมของนิเกิล จะถูกใช้เนื่องจากมีราคาต่ำและเหตุผลที่สำคัญ คือค่าความต้านทานที่สูงกว่าปกติ แต่อย่างไรก็ตาม มันจะเพิ่มค่าความต้านทานขึ้นเมื่อแทนที่ด้วยพลาคินัม


Thermistors

เทอร์มิสเตอร์เป็นค่าความต้านทานที่ไวต่ออุณหภูมิซึ่งสร้างจากวัสดุสารกึ่งตัวนำ (ส่วนผสมของซิลิโคน, ซีเลไนต์, ออกไซด์ของนิเกิล, แมงกานีส, โคบอลต์, เหล็ก, ทองแดง, แมกนีเซียม, ไททาเนียม, ยูเรเนียมและโลหะอื่นๆ) รูปร่างของมันจะเป็นลูกเล็กๆ หรือจาน หรือแท่ง (เคลือบด้วยแก้วหรืออีพอกซี) และรูปร่างแบน

เทอร์มิสเตอร์มีค่าความต้านทานสูงและมีค่าสัมประสิทธิ์ทางอุณหภูมิลบ (NTCs) [ค่าความต้านทานลดลงเมื่ออุณหภูมิเพิ่มขึ้น] เทอร์มิสเตอร์บางตัวอาจจะมีสัมประสิทธิ์ทางอุณหภูมิบวก (PTC) ซึ่งจะทำด้วยส่วนผสมของแบเรียมและลตรอนเทียม ซึ่งได้จากการเผา เทอร์มิสเตอร์เหล่านี้ถูกเรียกว่า ลิวทิงเทอร์มิสเตอร์ เนื่องจากคุณสมบัติระหว่างค่าความต้านทานและอุณหภูมิมีดังนี้คือ ขณะที่อุณหภูมิเพิ่มขึ้น ค่าความต้านทานจะยังคงค่าเดิมอยู่จนกระทั่งอุณหภูมิเพิ่มขึ้นจนถึงอุณหภูมิลิวทิงหรือจุด Curie ที่มีการเพิ่มขึ้น ของความคมของค่าความต้านทาน สำหรับค่าอุณหภูมิที่เพิ่มขึ้น อนุกรมลิวทิงสามารถมีค่าระหว่าง -20 ถึง +125 C PTC Thermistor สามารถใช้งาน เป็นเทอร์โมสแตทซึ่งจะตัดเมื่ออุณหภูมิเกินค่าที่กำหนดไว้

รูปที่ 2.44 เปรียบเทียบค่าความต้านทานที่ขึ้นอยู่กับอุณหภูมิ ของเทอร์มิสเตอร์ชนิด NTC , PTC และเทอร์มิสเตอร์ชนิดที่ใช้ค่าความต้านทานที่เป็นพลาคินัมที่อยู่ในย่านอุณหภูมิ +30 ถึง +170C ความต้านทานพลาคินัมแสดงคุณสมบัติเป็น PTC กับการเปลี่ยนค่าความต้านทานเป็น 0.34%/C เทอร์มิสเตอร์ชนิด NTC แสดงคุณสมบัติสัมประสิทธิ์อุณหภูมิกับการเปลี่ยนค่าความต้านทานเป็น 4.5%/C ที่ 30C และเป็นไมวาครัมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.6%/C ที่ 155C เทอร์มิสเตอร์ชนิด PTC จะแสดงค่าการเปลี่ยนแปลง ที่น้อยกว่า 0.5%/c จนกระทั่งถึงจุด Curie ที่มีความร้อนเพิ่มขึ้นถึงค่า 67%/C ที่ 96 ถึง 97C และลดลงจนกระทั่งถึง 135C มันจะมีค่าประมาณเท่ากับเทอร์มิสเตอร์ชนิด NTC



รูปที่ 2.44 แสดงการเปรียบเทียบระหว่างเทอร์มิสเตอร์ชนิดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 หลักการของระบบ

จะพบว่าความต้องการของเรา นั้น คือการที่จะสามารถ ทำการควบคุม อุปกรณ์ I/O ได้ 32 CH และมี Counter/Timer ที่สามารถ Program ได้ซึ่งอาจ จะใช้ในการตั้งเวลา หรือเป็นฐานเวลา และมีทั้ง ตัวแปลงสัญญาณ Digital เป็น Analog และ Analog เป็น Digital ซึ่งความต้องการต่างๆ เหล่านี้ ก็เพื่อที่จะนำ ไปประยุกต์ใช้งาน ในด้านต่างๆ อาทิเช่น ใช้ในงานอุตสาหกรรม ซึ่งสามารถที่จะนำ เอา Counter PC ติดต่อกับอุปกรณ์ภายนอกได้ โดยการใช้ Board นี้ควบคุม และ อาจจะทำให้ Board นี้ทำหน้าที่เป็นตัวสร้างความถี่ โดยสามารถที่จะเลือกย่านในการ Sweep ได้ ซึ่งมีประโยชน์มากในการทดลองงานอิเล็กทรอนิกส์หลักการของระบบใน Board นี้ ได้แสดงดัง block diagram รูปที่ 2.45

การทำงานของระบบ

2.2.1 ส่วน Decoder ภายในส่วนนี้จะมี Buffer ต่อกันไว้ก่อน เพื่อที่จะไม่ให้การค้นนี้ ไปโหลดต่อวงจรของ PC ซึ่งในส่วนของการ Decode Address เพื่อที่จะให้สามารถทำการติดต่อกับอุปกรณ์ต่างๆ ได้ ในที่นี้เราจะใช้ IC PAL เป็น ตัวทำหน้าที่ในส่วนนี้ ซึ่งจะได้สัญญาณ O/P ต่างๆ ออกไปควบคุม อุปกรณ์ต่างๆ เช่น 8255*2, 8253, DAC และสัญญาณอื่นๆ ตามความต้องการโดยจะต้องทำการเขียน สมการ Boolean แล้วทำการ MAP ลงบน PAL MAP แล้วทำการ Burn


2.2.2 ส่วนของ IC 8255 จะทำหน้าที่ ควบคุมอุปกรณ์ภายนอก ที่สามารถ Program ได้โดยการควบคุมให้เป็น input หรือ output ได้ 32 CH ในการใช้งานจะอาศัย Port A ถึง Port C โดยการ Program ที่ Register ควบคุม ในการกำหนดให้เป็น Input หรือ output ซึ่งในการใช้งานสามารถที่จะควบคุมการปิด-เปิดอุปกรณ์ไฟฟ้าต่างๆ ได้ หรือทำการควบคุม Stepping Motor ได้ขึ้นอยู่กับ โปรแกรม สำหรับใน Project นี้จะใช้ 8255 จำนวน 2 ตัว ซึ่งจะพบว่า มีทั้งหมด 6 Port 48 CH แต่เราจะใช้เพียง 32 CH เนื่องจากจะนำเอา Port อีก 2 Port มาใช้เป็นตัวส่งสัญญาณควบคุมต่างๆ

2.2.3 ส่วนของ 8253 จะทำหน้าที่ เป็นทั้ง Timer และ Counter ที่สามารถ Program ได้ซึ่งเราอาจจะใช้เป็นตัวตั้งเวลา หรือเป็นตัวกำเนิดสัญญาณ Square โดยการ Program และสัญญาณ CLK ที่ป้อนให้กับ IC ตัวนี้สามารถเลือก ได้โดยการใช้ Dip Switch มีให้เลือกโดยจะทำการหารอยู่ 4 ค่าคือ หาร 2, 4, 8, 16 ของสัญญาณ Clock ของระบบ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.4 ส่วนการแปลงสัญญาณ Digital เป็น Analog ในที่นี้ จะใช้ IC.PM7541 ซึ่งเป็น 12 Bit DAC ที่เป็นแบบ Linear โดยจะรับข้อมูลที่ส่งมาจาก Data Bus บน Slot IBM PC ซึ่งต้องมีภาค Latch ข้อมูล ก่อนส่งเข้า PM7541 เพื่อที่จะ สามารถให้เราหยุดข้อมูลเป็นช่วงๆ ได้ ซึ่งในส่วนการใช้งานเพื่อทำหน้าที่ เป็น Sweep Gen. หรือทำหน้าที่เป็นตัวกำเนิดแรงดันคั่งที่ถ้าเราไม่มีการ Latch ข้อมูลไว้ การจะเรียกดูที่ความถี่ไหน ก็คงจะทำได้ยาก สำหรับการ Latch นี้จะใช้ IC.74HCT373 เป็นตัวทำหน้าที่ในส่วนนี้ เนื่องจาก DAC ชุดนี้ให้ Output ออกมา เพียง 1 CH แต่เราต้องการถึง 8 CH ฉะนั้นเราจึงใช้ IC.4051 มาทำหน้าที่เป็น ตัว Demultiplexer ซึ่งจะมี Output 8 CH และ Input 1 CH โดยที่สามารถ ทำการเลือก CH ได้โดยการส่งสัญญาณควบคุมออกทาง Port ของ 8255

2.2.5 ส่วนการแปลงสัญญาณ Analog เป็น Digital จะใช้ไอซี ICL.7109 ซึ่งเป็น ADC ขนาด 12 Bit แต่เนื่องจากมีสายสัญญาณ Input เพียง CH เดียว แต่เราต้องการ 8 CH ดังนั้นจะต้องใช้ IC.4051 เป็น CMOS ทำหน้าที่ เป็น Multiplexer ซึ่งจะมี Input 8 CH Output 1 CH โดยที่สามารถทำการ เลือก CH ได้โดยส่งสัญญาณควบคุมออกมาทาง Port ของ 8255



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIG.2.45 BLOCK DIAGRAM OF I/O CARD

Size	Document Number	REV
A		
Date:	March 28, 1991	Sheet of

บทที่ 3

การออกแบบวงจร

ในส่วนนี้จะ เป็นวิธีการออกแบบวงจรที่ใช้งานในส่วนต่างๆของ Board ซึ่งจะแบ่งออกเป็นส่วนต่างๆ ดังนี้

- 3.1 การออกแบบส่วนควบคุมการติดต่อกับ IBM PC
- 3.2 การออกแบบส่วนควบคุมการติดต่อกับอุปกรณ์ภายนอก
- 3.3 การออกแบบส่วนควบคุมการแปลงสัญญาณ Digital to Analog
- 3.4 การออกแบบส่วนควบคุมการแปลงสัญญาณ Analog to Digital
- 3.5 การออกแบบส่วน Power Supply

3.1 ส่วนควบคุมการติดต่อกับ IBM PC

ในส่วนนี้ความหมายก็คือ การถอดรหัส Address ของ CPU เพื่อที่จะสามารถทำให้ชิ้นงานนี้ติดต่อกับ Computer ได้ ซึ่งอุปกรณ์ที่ทำหน้าที่นี้คือ IC.PAL (Programmable Array Logic) ซึ่งจะได้เบอร์ 16L8 ตามความหมายของเบอร์นี้คือ จะมีจำนวน Input อยู่ 10 เส้น และ Output 8 เส้น และจำนวน Input ที่สามารถ Program ได้อีก 6 เส้น ภายในตัว IC จะประกอบไปด้วย Gate AND OR, INVERTER โดยในการ Program มีลำดับขั้นตอนดังต่อไปนี้

- 1) เขียนสมการ Boolean ที่ต้องการ
- 2) กำหนดตำแหน่งหน้าที่ของแต่ละขาลงใน Logic Diagram
- 3) ทำการ Mark จุดลงบน Logic Diagram ตามสมการ Boolean ที่เขียนไว้
- 4) ใช้เครื่อง Burn PAL ทำการบรรจุ Program ในการควบคุม ลงไปไว้
- 5) ทดสอบโดยการป้อนอินพุตตามสมการ Boolean แล้ววัด เอาท์พุทที่ได้ออกมาว่าตรงตามที่ต้องการหรือไม่

วงจรที่ใช้ควบคุมการติดต่อระหว่างตัวควบคุมกับ Computer แสดงดัง

รูปที่ 3.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ร่วมของสัญญาณอื่นๆ สัญญาณ /E (enable) นี้จะใช้ในการเปิด Gate เพื่อทำการอ่านและเขียนบน Data Bus ในการถอดรหัส Address นั้นเราต้องดูว่า I/O Map จะว่างช่วงไหนซึ่งจะมีให้เลือกใช้ได้หลายช่วงแต่สำหรับโครงงานนี้จะใช้ Address ในช่วง 0300H-0377H โดยทำการ Decode Address ที่ 0300H-030FH และที่ 0310H-031FH ซึ่งในการเลือก ทำได้โดยการ Jump/ ลายบน Board สัญญาณ /E (enable) จะเกิดขึ้นจากการถอดรหัส Address ดังนี้คือ

A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
1	1	0	0	0	0	X	X	X	X

ซึ่งในการสร้างสัญญาณ /E เราจะนำเอา A4-A9 มาทำโดยจะพบว่า ในการที่จะทำการถอดรหัส Address นั้นจะต้องใช้สัญญาณ AEN มาร่วมด้วยเพราะเหตุว่า ในกรณีที่ไม่ต้องการ จะติดต่อกับ Board นี้ สัญญาณ AEN ก็จะมี Active ที่ Logic "1" ซึ่งเป็นขบวนการ DMA เพื่อที่จะป้องกันไม่ให้เกิดการอ่านหรือเขียนข้อมูลออกมาที่ Data Bus ซึ่งจะทำให้ เกิดความผิดพลาดขึ้นได้ ส่วนในการควบคุม ของ Data Bus นั้นจะพบว่ามีการอ่านและเขียนข้อมูล ฉะนั้นในขบวนการนี้ถ้าต้องการทำการเขียนข้อมูลลงใน Data Bus นั้นจะพบว่าสัญญาณของ E นั้นจะต้อง Active ตลอดไม่ว่าจะเป็นขบวนการอ่านหรือขบวนการเขียน ดังนั้นจะต้องนำเอาผลการของการอ่านมาทำการ OR กับผลการของการเขียนจะได้สมการคือ

$$E = A9.A8.A7.A6.A5.A4.AEN.IORD+A9.A8.A7.A6.A5.A4.AEN.IOWR$$

โดยสัญญาณนี้ปกติเราต้องการ Active ที่ Logic "0" ฉะนั้นเราจึงเขียนสมการของ E ใหม่เพื่อให้เข้าใจได้โดยที่เอาผลการนี้ไป Mark ลงใน Fuse Map จะเป็นตำแหน่งที่ Fuse ยังคงอยู่นอกนั้น Burn ทั้งหมด

$$E = A9.A8.A7.A6.A5.A4.AEN.IORD+A9.A8.A7.A6.A5.A4.AEN.IOWR$$

เราจะเอาสัญญาณ /E เป็นส่วนร่วมในการสร้างสัญญาณอื่นๆดังต่อไปนี้ ในการสร้างสัญญาณ /CS ของ 8255 สัญญาณ /Write , /Read ADC และ DAC และสัญญาณ /CS ของ 8253 ดังนั้น เราจะต้องทำการแบ่ง Address เพื่อที่จะใช้ในการ Decode ต่างๆ โดยในที่นี้ได้จัดขบวนการติดต่อ ดังตารางที่ 3.1

ซึ่งเมื่อตำแหน่ง Address ในการ Decode แล้วพบว่า ในการที่จะทำการเลือกการใช้งาน อุปกรณ์แต่ละตัวที่อยู่บน Board นั้น จะเปลี่ยนแปลงเฉพาะไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตำแหน่ง A3,A2 โดยเราต้องการตามตาราง 3.2

ตารางที่ 3.1 แสดงตำแหน่งการถอดรหัส Address

Address(HEX)	READ	WRITE
3X0	not allowed	not allowed
3X1	MS byte of ADC	MS byte of DAC
3X2	LS byte of ADC	LS byte of DAC
3X3	not allowed	not allowed
3X4	port A	port A
3X5	port E	port E
3X6	port B	port B
3X7	not allowed	Control register IC5
3X8	port C	port C
3X9	port F	port F
3XA	port D	port D
3XB	not allowed	Control register IC6
3XC	Timer 0	Timer 0
3XD	Timer 1	Timer 1
3XE	Timer 2	Timer 2
3XF	not allowed	Control register IC8

หมายเหตุ: X = 0 หรือ 1 ขึ้นอยู่กับการใช้ set jump short บน Board

ตาราง 3.2 ค่าของ A3,A2

A3	A2	O/P
0	0	ADC, DAC
0	1	PPI1
1	0	PPI2
1	1	PIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
จากตารางเราจะได้สมการ Boolean ของแต่ละลวดสัญญาณเป็น
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{RDADC} = \text{IORD.A2.A3.E}$$

$$\text{WRDAC} = \text{IOWR.A2.A3.E}$$

$$\text{PPI1} = \text{A2.A3.E}$$

$$\text{PPI2} = \text{A2.A3.E}$$

$$\text{PIT} = \text{A2.A3.E}$$

เมื่อเราได้สมการ Boolean มาเรียบร้อยแล้วขั้นตอนต่อไปคือการกำหนดตำแหน่งลงบน Logic Diagram ของ PAL 16L8 ก่อดังต่อไปนี้

ขา	ตำแหน่ง	ขา	ตำแหน่ง
1	/A2	11	AEN
2	/A3	12	/PIT
3	/A4	13	/PPI1
4	/A5	14	/PPI2
5	/A6	15	/A8
6	/A7	16	/IOO
7	/A9	17	/E
8	/IORD	18	/WRDAC
9	/IOWR	19	/RDADC
10	GND	20	VCC


ขั้นตอนต่อไปจะทำการ Mark ตำแหน่งใน Fuse Map โดยจะใช้ค้อนลมชนิดของ IC.PAL ที่ได้กล่าวมาแล้วในหัวข้อทฤษฎี

โดยที่ IC.PAL 16L8 นี้ภายในถ้า Fuse ยังไม่ถูก Burn ณ.จุดนั้นก็มีสถานะ Logic "0" ส่วนตำแหน่งใดที่ถูก Burn ที่จุดนั้น จะมีสถานะ Logic "1" ซึ่งเมื่อนำเอาสมการ Boolean ที่ได้มา Mark ลงใน Fuse Map ดังนี้

ในกรณีของสมการ /E โดยจะต้องมีหลักอยู่ว่าตามสมการที่ได้นั้นจะเป็นตำแหน่งที่ Fuse ไม่ถูก Burn (หรือคือจุด Mark) นอกเหนือจากนั้นจะ Burn ทั้งหมด (ใน Line เดียวกัน) จากการกำหนดตำแหน่งขา เราเลือกขา 17 เป็นตำแหน่งขา /E วิธี Mark จะเป็นดังนี้ ณ. Row ที่ 17 และ colum ที่ 4 จะเป็นตำแหน่งไมวากรณใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงเจ้าของเอกสารทุกครั้งที่มีการนำใบใช้

ของ /A4, column ที่ 8 เป็นตำแหน่งของ /A5, column ที่ 12 เป็นตำแหน่งของขา /A6, column ที่ 16 เป็นตำแหน่งของ /A7. ทำการไล่ไปที่ละตัวก็จะได้ดังรูป 3.2 จะพบว่าขาที่ไม่ได้ถูก Burn เลยเราจะแทนที่ด้วยเครื่องหมายกากบาทที่อยู่ใน AND Gate

Logic Diagram PAL16L8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3.2 แสดงการ Mark ลงบน Fuse Map
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในที่นี้ ณ. ที่ขา 15 อยู่ตรง Output ของ Tri-State ซึ่งจะพบว่า IC ตัวนี้จะมีขาที่ทำหน้าที่เป็นได้ทั้ง Input และ Output โดยเราต้องการขา 15 ทำหน้าที่เป็น Input ดังนั้นสัญญาณที่ไปเปิด Gate Tri-State จะต้องเป็น ลอจิก "0" เพราะเหตุว่าจะไม่ให้ Input ของ Tri-State มากวนกันได้จึงต้องทำให้ Fuse ยังคงอยู่

ขั้นต่อไปเมื่อทำการ Mark จุดลงบน Logic Diagram (หรือ Fuse Map) เสร็จแล้วก็นำไปเข้าเครื่อง Burn PAL ก็จะสามารถบรรจุผลการ Boolean แล้วจึงนำมาทำการทดลองเป็นใช้ได้

3.2 ส่วนการติดต่อกับอุปกรณ์ภายนอก

ในส่วนนี้ จะเป็นการออกแบบการติดต่อกับอุปกรณ์ภายนอกได้ 32 I/O และอีกทั้งต้องการสัญญาณที่ใช้ในการควบคุมภายในระบบอีกซึ่งเมื่อรวมกันแล้วจะต้องใช้ Gate จำนวนมาก เราจึงเลือกใช้ Chip IC. สำเร็จรูปทำหน้าที่ในส่วนนี้ คือ IC.8255 ซึ่งภายในมี 3 Port สามารถ Program ให้เป็น Input หรือ Output ได้ สำหรับสัญญาณต่างๆ ที่เราต้องการมีดังนี้คือ

1. สามารถติดต่อกับอุปกรณ์ภายนอกไม่ว่าจะเป็นอินพุต หรือเอาต์พุตได้ทั้งหมด 32 CH
2. สัญญาณควบคุมการเลือก CH ของ วงจรภาคแปลงสัญญาณ Analog เป็น Digital
3. สัญญาณควบคุมในการเริ่มแปลงสัญญาณ Analog เป็น Digital
4. สัญญาณที่ใช้ในการตรวจสอบ Status ในภาค ADC
5. สัญญาณควบคุมการเลือก CH ของภาคแปลงสัญญาณ Digital เป็น Analog
6. สัญญาณควบคุมการทำงานของภาค DAC

ในส่วนแรกนั้นเราจะใช้เป็นตัวทำหน้าที่ในการติดต่อกับอุปกรณ์ภายนอกได้ 32 CH เราจึงใช้ทั้งหมด 4 Port โดยกำหนดเป็น Port A, B, C, D ซึ่งสามารถที่จะควบคุมหรือ Program ให้เป็นได้ทั้ง Input และ Output ด้วย Software

ส่วนที่ 2 นั้นจะเป็นสัญญาณการควบคุมการเลือก CH ในที่นี้ สามารถที่จะรับ Input เข้ามาได้ 8 CH ซึ่งจะสร้าง เป็นสัญญาณ MUXADC 0-2 โดยที่เราสามารถที่จะทำการผ่านสัญญาณในแต่ละ CH ได้ด้วย Program ที่ใช้ควบคุม

ส่วนที่ 3 เป็นส่วนที่ควบคุมในภาค ADC ที่จะเริ่ม ทำการแปลงสัญญาณ Input เมื่อไหร่โดยถ้าเราส่ง Logic "0" ก็เป็นสถานะที่ยังไม่แปลง แต่ถ้าเป็นไมวากณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Logic "1" แสดงว่าเริ่มทำการแปลงสัญญาณ ในที่นี้จะสร้างสัญญาณ RUN


ส่วนที่ 4 จะเป็น Input ที่ใช้ ในการตรวจสอบสัญญาณจากภาค ADC ถ้าเป็นลอจิก "0" แสดงว่าทำการแปลงสัญญาณเรียบร้อยแล้ว จึงจะส่งสัญญาณไปทำการอ่านจากภาค ADC ถ้าเป็น "1" ก็จะทำให้การตรวจสอบจนกว่าจะได้เป็น "0"

ส่วนที่ 5 เป็นสัญญาณการควบคุมการเลือก CH เอาท์พุทของภาค DAC ในที่นี้จะให้เอาท์พุทออกไป 8 CH ซึ่งจะสร้างสัญญาณ MUXDAC 0-2 มาใช้ ในการควบคุม โดยที่เราสามารถที่จะผ่านสัญญาณแต่ละ CH ได้ด้วย Program ที่ใช้งาน

ส่วนที่ 6 เป็นสัญญาณการควบคุมการทำงานของ DAC ซึ่งสัญญาณนี้ จะเป็นตัวกำหนดว่า ภาค DAC จะทำงานเมื่อไหร่ ถ้าสัญญาณนี้มีลอจิกเป็น "0" วงจร DAC จะทำงาน แต่ถ้ามีลอจิก "1" วงจร DAC จะไม่ทำงาน กำหนดให้เป็นสัญญาณ CTRL

3.3 ส่วนการแปลงสัญญาณ DAC

การแปลงสัญญาณ Digital เป็นสัญญาณ Analog ในเวลานี้เราจะใช้ IC PM 7541 ซึ่งมีความละเอียดถึง 12 บิต หรือเท่ากับ $2^{12} = 4096$ ระดับเป็นแบบเชิงเส้น ภายในตัวมันจะอาศัยหลักการของ R, 2R Ladder โดยที่สัญญาณอินพุทจะเอามาจากเอาท์พุทของ IC1 74HCT245 ซึ่งเป็น Data Bus สาเหตุที่ใช้ขนาดถึง 12 บิต ก็เพราะต้องการสัญญาณที่ได้จากการแปลงที่มีความละเอียดพอสมควร วงจรที่ใช้ดังรูปที่ 3.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.3 แสดงลักษณะวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งลักษณะของตัวมัน มีการทำงานแบบ Bipolar Binary ซึ่งนั่นก็คือ อินพุตที่เป็น Binary นั้นสามารถที่จะควบคุมให้ DAC ทำการแปลงรหัสสัญญาณ และ ให้เอาท์พุทออกมาได้ทั้งค่าบวกและค่าลบ หรืออย่างใดอย่างหนึ่งก็ได้ซึ่งอยู่กับลักษณะ การจัดวงจร ในที่นี้เราจะอาศัยวงจรในคู่มือของบริษัทผู้ผลิต เราจะทำการจัดวงจร ให้ทำงานแบบ Bipolar Binary ซึ่งแรงดันเอาท์พุทที่ได้จะมีค่าทั้งบวกและลบ โดยการป้อนสัญญาณดิจิตอล เข้าทางด้านอินพุทของ PM 7541 ดังแสดงในตารางที่ 3.3 เป็นการแสดงความสัมพันธ์ระหว่างสัญญาณดิจิตอล กับแรงดันเอาท์พุทที่ได้

ตารางที่ 3.3 แสดงความสัมพันธ์ระหว่างข้อมูลดิจิตอลกับแรงดันเอาท์พุท

Digital Input	Nominal Analog Output
111111111111	-0.99951 Vref
100000000001	-0.00049 Vref
100000000000	0
010000000000	+0.50000 Vref
000000000000	+1.00000 Vref

ซึ่งจากตารางความต้องการของเราต้องการที่จะให้ได้แรงดันเอาท์พุท สูงสุดที่สามารถนำไปใช้งานมีค่าเท่ากับ 10 โวลท์และเป็นแรงดันไฟบวก ดังนั้นจาก ตารางที่ 3.3 ทำให้เรารู้ว่า สัญญาณดิจิตอลที่ต้องการเพื่อให้แรงดันเอาท์พุท ที่ต้องการจะอยู่ในช่วง 000H จนถึง 800H ซึ่งก็จะทำให้เราได้แรงดันเอาท์พุท ที่มีค่าอยู่ ระหว่าง 0 ถึง 10 โวลท์ไปใช้งานในการควบคุมต่างๆได้โดยในการ Set ค่าของ PM 7541 มีค่าเท่ากับ 000H แล้วทำการจับที่เอาท์พุทของวงจร อ่านค่าทำการปรับ ตัวต้านทาน R1 จนกว่าที่จะอ่านค่าแรงดันเอาท์พุทที่ได้ตรงตามที่ต้องการ (ในที่นี้คือ 10 โวลท์) ความละเอียดของวงจร ขึ้นอยู่กับการ Set ค่าตัวต้านทาน 10 K ที่ต่อ อยู่ทางด้านเอาท์พุทของ PM 7541 ซึ่งจะต้องให้มีความละเอียดพอควรและค่าความ ต้านทานนี้จะต้องมีค่าที่ไม่ต่างกันมากนัก ในที่นี้จึงใช้ตัวต้านทานที่มีความผิดพลาด 1% ในการส่งข้อมูล ออกมาทาง Data Bus นั้นจะพบว่าเราจะต้องทำการ Latch ข้อมูลก่อนป้อนเข้า PM 7541 ก่อน เพื่อที่จะสามารถหยุดข้อมูลหรือต้องการดูได้ ในแต่ละ ช่วงในที่นี่เราจึงได้ใช้ 74HCT373 ซึ่งเป็น D F/F เราจึงใช้ 2 ตัวเพราะเหตุ ว่า DAC นั้นมีขนาด 12 Bit ดังนั้นเราจึงต้องการ Decode สัญญาณเพื่อที่จะส่งข้อมูล High Byte และ Low Byte ให้กับ PM 7541 ทำการแปลงซึ่งการ Decoder จะแสดงได้ดังต่อไปนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกพันหาไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.4 แสดงการถอดรหัสสัญญาณในการส่งข้อมูลให้กับ PM7541

/WRDAC	A1	AO	ENH	ENL
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	0
1	1	0	0	0
1	1	1	0	0

จากตารางที่ 3.4 เราจะมาทำการออกแบบวงจร เราจะต้อง ดูตรงสภาวะที่ให้เอาท์พุทเป็น Logic "1" ของสัญญาณ ENH ก่อนจะได้ A1, /AO, WRDAC และเอาท์พุทที่เป็น Logic "1" ของสัญญาณ ENL จะได้ /A1, AO, WRDAC แล้วนำไปสร้างวงจร

จากสมการ Boolean ของ A1, AO และ WRDAC จะได้วงจรดังรูป



รูปที่ 3.4 แสดงวงจรในการส่งข้อมูลให้กับ DAC


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 ส่วนการแปลงสัญญาณ ADC

ในการแปลงสัญญาณ Analog เป็นสัญญาณ Digital ในส่วนนี้เราจะใช้ IC ICL7109 ซึ่งเป็น ADC ชนิด 12 บิตมีความละเอียด $2^{12} = 4096$ ระดับ ใช้หลักการ ของ Dual Slope Integrating ADC/ สัญญาณอินพุต ซึ่งเป็นสัญญาณอนาล็อกได้มาจากวงจร IC 4051 ซึ่งเป็น MUX ทำหน้าที่เลือกสัญญาณจากอินพุต 8 CH มาทำการแปลงสัญญาณเพียง 1 CH เอาท์พุทที่ได้สามารถแปลงได้สูงสุด ถึง 14 บิต โดยการนำขา POL และ OR ของ ICL 7109 มาเป็นบิตที่ 14 และ 13 ตามลำดับ ซึ่งสามารถแสดงตำแหน่งของแต่ละบิตได้ดังนี้

D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0
POL	OR	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0

เนื่องจากเอาท์พุทที่ได้เป็นสัญญาณดิจิตอล 14 บิต แต่คอมพิวเตอร์ที่ใช้เป็นชนิด 16 บิต ที่มี Data Bus เพียง 8 บิต เวลาอ่านข้อมูล จึงต้องอ่านครั้งละ 8 บิต คืออ่าน 8 บิตล่างก่อนแล้วจึงอ่าน 6 บิตบนที่เหลือ วงจรการใช้งาแสดงดังรูปที่ 3.5



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.5 แสดงวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 ส่วนของแหล่งจ่ายไฟ

ในส่วนนี้จะพบว่าเราควรจะใช้แหล่งจ่ายไฟเท่าไรจึงจะเหมาะสมต่องานของเรา ซึ่งจะต้องทำการกำหนดความต้องการของแต่ละส่วนเพื่อให้ระบบทำงานได้อย่างมีประสิทธิภาพ เราจึงแบ่งออกเป็นส่วนๆ ดังต่อไปนี้

- แหล่งจ่ายไฟ +12 V, -12 V ต้องการที่จะจ่ายให้กับ Op-Amp ทุกตัวและ IC PM 7541 (จะใช้เฉพาะไฟบวก)
- + 5 V ต้องการที่จะจ่ายแรงดันให้กับอุปกรณ์จำพวก TTL
- +5 V, -5 V ต้องการที่จะจ่ายให้กับ ICL 7109, 4051

เมื่อทำการออกแบบเราพบว่ามิโอซี Regulate ที่สามารถจะจ่ายแรงดันไฟบวกและลบ 5V ได้ เราจึงเลือกเบอร์ 7805 ซึ่งจะได้เอาท์พุทเป็นไฟบวกและ 7905 จะได้เอาท์พุทเป็นไฟลบมาใช้งาน

ส่วนในการออกแบบแหล่งจ่ายไฟขนาด 10 V ซึ่งจะเป็นแรงดันไฟอ้างอิงคงที่ให้กับ PM 7541 นั้น จะพบว่าทำไมเราไม่ใช้ IC Regulate ที่ให้เอาท์พุท 10 V เลย เพราะเหตุว่าเอาท์พุทที่ออกมาจาก IC เหล่านี้จะไม่ได้ออกตามที่บอกไว้ จะผิดพลาดเล็กน้อยเพราะเหตุว่ามิโอซีเหล่านี้ที่มีขายตามท้องตลาดไม่ดีเท่าที่ควร เราจึงมาเลือกใช้มิโอซีที่สามารถปรับแรงดันได้ตามความต้องการและมีความละเอียดกว่า จึงเลือกใช้เบอร์ LM 317 สาเหตุที่ต้องเลือกใช้ เพราะเหตุว่า มันจะให้เอาท์พุทที่ละเอียดและปรับแรงดันได้ตามความต้องการ เพื่อที่จะสามารถจ่ายแรงดันคงที่จริงๆ ให้กับ PM 7541 ซึ่งในการคำนวณหาค่าของอุปกรณ์ต่างๆ เฉพาะแหล่งจ่ายไฟอ้างอิง 10 V จะได้

จะพบว่าความต้องการเราต้องการแรงดันเอาท์พุท เท่ากับ 10 โวลต์ เราจึงใช้แรงดันอินพุทที่ให้กับมิโอซีตัวนี้เท่ากับ 12 โวลต์ และจากคู่มือของมิโอซีจะได้ $V_{ref} = 1.25V, I_{adj} = 50 \mu A$ และถ้าเราเลือกใช้ตัวต้านทาน R_1 เท่ากับ 240 โอห์ม เราจะต้องเลือกค่าตัวต้านทานที่ปรับค่าได้ R_2 เท่าไรจึงจะเหมาะสม คำนวณหาแรงดันที่เอาท์พุทจะได้ว่า

$$V_o = V_{ref} + (I_1 + I_{adj}) * R_2 \dots\dots\dots (3.1)$$

$$I_1 = V_{ref}/R_1 \dots\dots\dots (3.2)$$

แทนค่าสมการที่ 3.2 ลงในสมการที่ 3.1 จะได้ว่า
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_o = V_{ref} + [(V_{ref}/R_1) + I_{adj}] * R_2$$

$$V_o = V_{ref} + V_{ref} * R_2 / R_1 + I_{adj} * R_2$$

$$V_o = V_{ref} * (1 + R_2 / R_1) + I_{adj} * R_2 \dots \dots \dots (3.3)$$

จะพบว่าจากสมการ 3.3 นั้น ค่าของ I_{adj} นั้น มีค่าน้อยมากๆ จากการหาค่าประมาณ ทำให้เทอมสุดท้ายมีค่าเป็นศูนย์ จะได้ว่า

$$V_o = V_{ref} * (1 + R_2 / R_1) \dots \dots \dots (3.4)$$


ทำการแทนค่าที่กำหนดไว้ในตอนต้นลงในสมการ 3.4 จะได้ว่า

$$10 \text{ V} = 1.25 * (1 + R_2 / 240) \dots \dots \dots (3.5)$$

ย้ายข้างสมการที่ 3.5 หาค่า R_2 จะได้ว่า

$$10 / 1.25 = 1 + R_2 / 240$$

$$R_2 = (8 - 1) * 240 = 1680 \text{ โอห์ม เลือกใช้ } 2 \text{ K}$$



รูปที่ 3.6 แสดงวงจรจ่ายแรงดันไฟบวก 10 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

ในการทดลองได้เขียนโปรแกรม เพื่อควบคุมการทำงานของส่วนต่างๆ โดยต่อกับอุปกรณ์เพิ่มเติมภายนอก เพื่อแสดงผลและเป็นตัว Sensor สำหรับ ADC ซึ่งไม่ใช่การใช้งานจริง แต่เป็นการจำลองการประยุกต์ใช้งานในด้านต่างๆ แต่ก่อนที่จะเขียนโปรแกรมที่สมบูรณ์ได้ ก็ต้องมีการทดลองเขียนโปรแกรมอย่างง่ายๆ เพื่อที่จะติดต่อกับอุปกรณ์ต่างๆ ในการ์ด ผ่านทางหมายเลขพอร์ทของอุปกรณ์นั้น ว่าทำงานได้หรือไม่ ในขั้นตอนนี้ จะมีปัญหาต่างๆ เกิดขึ้นซึ่งบางที ก็เป็นปัญหาที่เราคาดไม่ถึง และมองข้ามไป อย่างสัญญาณอินพุทของ ADC จากการทดลอง ก่อนประกอบวงจรในปริ้นท์ เราได้ปรับระดับแรงดันอ้างอิงให้สามารถรับสัญญาณอินพุทให้อยู่ในช่วงใช้งานได้ แต่พอประกอบลงปริ้นท์เสร็จเรียบร้อยแล้ว ค่าที่แปรได้ มีค่าคลาดเคลื่อนไป ทั้งนี้เกิดจากในปริ้นท์ หรือการ์ดของเรา สัญญาณอินพุทของ ADC จะผ่านวงจร เลือกสัญญาณอินพุทก่อน คือ IC13 (4051) ทำให้ระดับแรงดันของสัญญาณอินพุทเปลี่ยนไป ดังนั้น สัญญาณที่ขั้วอินพุทของ IC13 จะต้องได้แรงดันเอาท์พุทที่ขา 3 อยู่ในช่วงที่ ADC รับได้ [ประมาณ ± 4.096 V. (ดูรายละเอียดใน data sheet)] นอกจากนี้ ยังมีปัญหาอื่นๆ เกิดขึ้นในการทดลองควบคุมส่วนต่างๆ ของวงจรโดยจะขออธิบาย ประกอบกับการทดลองประยุกต์ใช้งานในการควบคุมอุปกรณ์ภายนอกซึ่งแยกเป็นส่วนๆ ดังนี้

1. ในการทดลองส่วนแรก ใช้ Port ของ IC6 2 Ports โดยจะให้ Port C เป็นอินพุท Port D เป็นเอาท์พุท Port Input จะต่อกับ Dip switch เพื่อรับข้อมูลเข้ามาส่วน Port output จะใช้ LED display สถานะของสัญญาณควบคุมที่ส่งออก (ดูรูป 7 ในภาคผนวกประกอบ) ซึ่งการเขียนโปรแกรมควบคุมเราสามารถทำได้ใน 2 ลักษณะ คือ แบบ parallel และแบบ Sequential

แบบ parallel การเขียนโปรแกรมแสดงใน Flowchart 1 การทำงานเริ่มจาก กำหนดเวลาในการเปิดและปิดอุปกรณ์ภายนอก (คือช่วงเวลา LED ติดและดับ) จากนั้นก็อ่านข้อมูลจาก Dip switch ทาง Port C แล้ว นำข้อมูลนั้นส่งออกไปที่ Port D ทั้งหมดครั้งเดียวเลย ต่อจากนั้นก็เริ่มหน่วงเวลาไปเท่ากับเวลาที่กำหนดไว้ในตอนแรก เมื่อครบแล้วก็จะส่งข้อมูล "0" ออกที่ Port D ทุกบิต เพื่อให้ LEDs off แล้วก็หน่วงเวลาไป เท่ากับช่วงเวลา off Time ที่กำหนดไว้ เมื่อครบเวลาก็จะวนกลับไป Turn LEDs ON อีก และทำงานต่อไปเหมือนเดิม วนอยู่อย่างนี้ จนกว่าจะได้รับการติดต่อจากผู้ใช้ เมื่อต้องการยกเลิกการทำงาน หรือเปลี่ยนแบบการทำงานของการทำงานบางอย่าง ซึ่งก็เป็นเทคนิคในการเขียนโปรแกรม ที่สามารถไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำได้ตามความต้องการของผู้ใช้จะทำให้เป็นไปในลักษณะใด ในการประยุกต์ใช้งาน ของการควบคุมในลักษณะนี้ คือใช้ในการเปิด-ปิดอุปกรณ์หรือเครื่องจักร ที่มีเวลาใน การทำงานเป็นช่วงเวลา ซึ่งจากตัวอย่างนี้สามารถควบคุมอุปกรณ์ได้พร้อมกันที่เดียว 3 ตัว และสามารถเลือกให้อุปกรณ์ตัวใดทำงานหรือไม่ทำงานก็ได้ และเวลาที่หน่วย สามารถหน่วยได้เป็นวินาที ถึงเป็นชั่วโมงๆ

แบบ Sequential เป็นการควบคุมให้ทำงานในลักษณะต่อเนื่องเป็น ลำดับโดยสามารถที่จะกำหนดช่วงเวลาการทำงานของอุปกรณ์แต่ละตัวได้ การเขียน โปรแกรมแสดงใน Flow chart ที่ 2 โดยเมื่ออ่านข้อมูลจาก DIP SW. แล้ว ก็จะ ทำการ check ว่าผู้ใช้ต้องการให้อุปกรณ์ตัวใดทำงานบ้าง ต่อจากนั้นก็จะเป็นเวลาที่ ให้ผู้ใช้กำหนด ช่วงเวลาการทำงานของอุปกรณ์แต่ละตัว เมื่อกำหนดครบทุกตัวแล้วก็ จะส่งข้อมูลไป Turn on อุปกรณ์ตัวแรก (LED ON) ก่อนและช่วงเวลาไว้เท่ากับ ช่วงเวลาที่กำหนดไว้ จากนั้นก็ Turn OFF อุปกรณ์ตัวแรก และ Turn ON อุปกรณ์ ตัวต่อไป เมื่อทำงานในลักษณะเหมือนตัวแรก ครบทุกตัวแล้วก็จะเริ่มทำงานที่ตัวแรก อีกครั้ง วนอยู่อย่างนี้จนกว่าจะได้รับการติดต่อจากผู้ใช้อีกที การประยุกต์ใช้งานจริง อุปกรณ์ที่ถูกควบคุมจะต้องทำงานที่แตกต่างกันแต่ใช้ร่วมกันเพื่อทำงานผลิตผลิตภัณฑ์แต่ ละอันออกมา เช่น ในขบวนการอบอาหารหรือพืชผลการเกษตรบางอย่าง เป็นต้น

2. การทดลองใช้ ADC ร่วมกับ temperature sensor เพื่อที่จะรับ อุณหภูมิในช่วง 0-100 องศาเซลเซียส โดยใช้วงจร 2 แบบในการ Sensor และ ขยายสัญญาณเพื่อป้อนให้ ADC แปลงค่า เพื่อให้ CPU นำไปประมวลผล

2.1 การใช้ transistor thermometer วงจรที่เราจะนำมา อินเตอ์เฟส แสดงในรูปที่ 9 ในภาคผนวก ซึ่งเมื่ออุณหภูมิเปลี่ยนแปลงไปแรงดันจะ แปรผันตรงกับอุณหภูมิ และเป็น linear ดังกราฟคุณสมบัติของ Tr. เบอร์ MTS105 โปรแกรมควบคุมการทำงาน แสดงใน Flowchart 6 ซึ่งจะทำให้เลือกอินพุตเข้า ที่แชนแนลใดของวงจรมัลติเพล็กซ์ จากนั้นก็เป็นการอ่านค่าของแรงดันเอาต์พุต เมื่อ sensor ที่อุณหภูมิ 0 องศาเซลเซียส เมื่ออ่านเสร็จจะต้องนำ sensor ไปวางไว้ ในที่ๆ มีอุณหภูมิ 100 องศาเซลเซียสและให้ ADC อ่านค่าเข้ามา CPU จะนำข้อมูล 2 ค่านี้ไปประมวลผล เพื่อหาค่า slope และเมื่อนำ sensor ไปวาง ณ จุดที่ต้อง การวัดอุณหภูมิ (0-100 องศาเซลเซียส) แล้วให้ ADC อ่านค่าเข้ามา computer จะประมวลผลและแสดงค่าอุณหภูมิที่จุดนั้น ออกแสดงที่จอปัญหาในการทดลองส่วนนี้คือ การคลาดเคลื่อนของข้อมูลที่ sensor ตรวจจับ กล่าวคือถึงแม้ว่าค่าที่เปลี่ยนแปลง ไปเพียงเล็กน้อย ค่าอุณหภูมิที่ประมวลผลออกมา ก็จะคลาดเคลื่อนไปมาก เพราะว่า ADC ที่ใช้มีขนาด 12 bit ซึ่งละเอียดมากสามารถที่จะแบ่งระดับข้อมูลได้ถึง 4096 ระดับ (2^{12}) การคลาดเคลื่อนของแรงดันในวงจร sensor เกิดจากสาเหตุหลาย ประการ คือ อุปกรณ์ที่ใช้ในวงจรตัวอื่นๆ มีการทำงานคลาดเคลื่อนขึ้นน้อยกับ อุณหภูมิ ไม่วากรณ์ใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วย เมื่อจุ่ม Transistor sensor ลงในน้ำแข็งกับน้ำเดือดทำให้การทำงานของ Transistor จะไม่ขึ้นอยู่กับอุณหภูมิเพียงอย่างเดียว แต่ขึ้นอยู่กับสภาพการนำไฟฟ้า ระหว่างขาต่างๆ ของ Transistor ผ่านทางน้ำที่จุ่มด้วย การแก้ไขสาเหตุแรกคือ ใช้ซอฟต์แวร์ที่มีคุณสมบัติเปลี่ยนแปลงตามอุณหภูมิค่า หรือแยก sensor กับอุปกรณ์อื่นไว้คนละส่วน แต่อาจจะมีปัญหาอื่นตามมา คือถ้าใช้สายนำสัญญาณยาวๆ อาจจะทำให้เกิดการ loss ขึ้นได้

ส่วนการแก้ไขสาเหตุประการที่ 2 คือ ใช้จำนวนหุ้มที่ขา Transistor ไม่ให้มีส่วนที่เป็นตัวนำสัมผัสกับน้ำที่จุ่ม สำหรับการป้อนข้อมูล เพื่อทำการแปลงส่งให้ CPU จะมีโปรแกรมควบคุมแยกเป็นฟังก์ชันต่างหากดังแสดงใน Flowchart 8 โดยการ output ข้อมูลควบคุมที่ Port E คือเลือก input channel และ start stop ขบวนการแปลงสัญญาณ ส่วนข้อมูลที่ Port F จะเป็น Port input เข้ามาตรวจสอบว่า ADC แปลงสัญญาณเสร็จเรียบร้อยหรือยัง และการอ่านข้อมูลที่ทำการแปลงเสร็จสมบูรณ์แล้ว จะอ่านทีละ byte โดยอ่าน LByte ก่อน ตามด้วย HByte ข้อมูลใน HByte จะต้องคูณด้วย 256 หรือเลื่อน bit ไปทางซ้าย 8 bit ก่อนแล้ว รวมกับ LByte รวมเป็น 1 word และข้อมูลที่เป็ค่าแปรผันกับแรงดันอินพุทจะมีอยู่ 12 bit ดังนั้น เมื่อจะนำข้อมูลไปประมวล จะต้อง AND ด้วย 0FFFH ก่อน

2.2 การใช้ Thermistor thermometer วงจรที่ใช้ในการทำการอินเทอร์เฟสคือวงจรในรูปที่ 9 ในภาคผนวก แรงดันเอาท์พุทที่ได้จะแปรผันตามอุณหภูมิ thermistor ที่ใช้ในโครงการเป็นชนิด NTC (Negative Temperature coefficient) ซึ่งจะมีคุณสมบัติเป็น linear เหมือนกับ sensor ในวงจรแรก โปรแกรมควบคุมการทำงาน แสดงใน Flowchart 7 ซึ่งจะมี option ให้เลือก 3 options

Option 1 เป็นการ calibration การวัดค่าอุณหภูมิ โดยใช้ข้อมูลจากอุณหภูมิ 2 จุด คือ 0 กับ 100 องศาเซลเซียส และ คำนวณค่าอุณหภูมิ โดยใช้สมการง่ายๆ จากผลการทดลอง ค่าของอุณหภูมิที่วัดได้ไม่ค่อยเที่ยงตรงมากนัก และเมื่อมีการ calibration ใหม่อีกครั้ง ข้อมูลก็จะเปลี่ยนไป สาเหตุก็อาจจะเกิดจากสาเหตุเดียวกันกับวงจรแรก แต่วงจรนี้ ค่าคลาดเคลื่อนค่อนข้างมากกว่าเพราะช่วงการเปลี่ยนแปลงของวงจรนี้ มีมากกว่าตามคุณสมบัติของ thermistor

Option 2 เป็นการ calibration จากข้อมูลที่วัด ณ. อุณหภูมิต่างๆ 3 จุด (0 องศาเซลเซียส, 100 องศาเซลเซียส, any point) แล้วนำข้อมูลมาหาค่าคงที่ เมื่อใช้ในการคำนวณหาอุณหภูมิที่วัดได้ โดยสูตรที่นำมาใช้ จะเป็นสมการ Steinhart - Hart (Ref. No. 4 p 210) ผลการทดลองวัดอุณหภูมิได้ ปรากฏว่า เที่ยงตรงกว่า option อื่นๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Option 3 เป็นการวัดอุณหภูมิ โดยใช้ข้อมูลที่ calibrated มาแล้ว การวัดอุณหภูมิใน optition นี้ จะคลาดเคลื่อนมากที่สุด

3. การทดลอง Process controller เป็นส่วนการทดลอง ที่ออกแบบเป็น Industrial Process ดังแสดงในรูปที่ 8/ ในภาคผนวก โดยวงจรที่ใช้ทดลองจะจำลองระบบดังกล่าว ในส่วนที่เป็น sensor จะส่งข้อมูลเข้าที่ Port A ซึ่งเราจะกำหนดให้เป็น Input Port แต่เราจะไปใช้ sensor ในการใช้งานจริง ในการทดลองนี้จะใช้ Dip switch ร่วมกันกับ Port อีก Port หนึ่งคือ Port D เพื่อส่งข้อมูลมาควบคุม และข้อมูลควบคุมการทำงาน จะส่งออกที่ Port B ซึ่งจะใช้ LEDs แสดงสถานะของการทำงานของอุปกรณ์แต่ละตัว นอกจากจะใช้ Port ข้อมูลแบบขนานแล้ว ระบบนี้ยังใช้ Temperature sensor ทำงานร่วมกันด้วย


ส่วนโปรแกรมควบคุมการทำงาน แสดงใน Flowchart 5 เมื่อ เริ่มขบวนการ จะตรวจสอบว่า มีการกด Key emrgency หรือไม่ โดยอ่านข้อมูลเข้ามาทาง Port A ถ้ามีการกด Key นี้ก็จะ initial ขบวนการทุกครั้งโดยจะส่งข้อมูลไปควบคุมอุปกรณ์ภายนอก ให้ OFF หมด (shutdown) แล้วกลับไปเริ่มต้นใหม่ ถ้าไม่มีการกด Key นี้ขบวนการก็จะทำงานไปเรื่อยๆ เริ่มจากขบวนการ Fill tank ซึ่งจะ open valve ที่ปล่อยของเหลวเข้าสู่ tank จากนั้นก็จะตรวจสอบว่า ของเหลวที่ปล่อยเข้ามา ได้ระดับที่ต้องการหรือไม่ ถ้ายังก็ยังไม่ไปทำขบวนการอื่น โดยการตรวจสอบ จะ inport เข้ามา จาก Port A แล้วจะทำการ check ดู bit 4 (TANKFUL) ถ้าของเหลวถึงระดับที่ต้องการแล้ว bit 4 จะถูก set ขบวนการต่อไปก็คือการ Heat tank โดยจะเปิด valve ทั้งสองและจะ Turn on heater (แสดงผล โดย LED สีแดง) ในการ sensor อุณหภูมิ จะใช้วงจรที่ทดลองในส่วนที่ 2 เพื่อตรวจจับอุณหภูมิ ว่าได้ค่าตามต้องการหรือยัง ถ้ายังก็จะตรวจจับต่อไป แต่ถ้าอุณหภูมิถึงค่าที่ต้องการแล้ว จะมีการส่งข้อมูลผ่าน Bit 0 ของ Port D โดยจะเป็นข้อมูล reset bit 6 ของ Port A โปรแกรมใน Flowchart 5 เมื่อตรวจสอบดูก็จะรู้ว่าขบวนการ Heat tank เสร็จสมบูรณ์แล้ว (อุณหภูมิถึงค่าที่ต้องการ) ก็จะไปทำขบวนการต่อไป คือ Empty tank ขบวนการนี้ จะส่งข้อมูลไปปิด valve ที่ปล่อยของเหลวเข้าสู่ tank และ off Heater พร้อมทั้งเปิด valve ที่ปล่อยของเหลวออก และในระหว่างนี้ ก็จะตรวจสอบว่า ของเหลวปล่อยออกไป จนเหลืออยู่ที่ระดับที่ยอมให้เหลืออยู่ต่ำสุด หรือไม่ ถ้าของเหลวไหลออกจนถึงระดับนี้ ก็จะทำการ reset bit 5 ของ Port A เมื่ออ่านข้อมูลเข้ามาตรวจสอบก็จะรู้ว่า ขบวนการเสร็จเรียบร้อยแล้ว ซึ่งจะเป็นการเสร็จสิ้นขบวนการทั้งหมด มันก็จะไปเริ่มต้นขบวนการแรก คือ Fill tank อีกครั้ง

ผลการทดลองได้ผลตามที่ออกแบบไว้ โดยในส่วนโปรแกรมแม้จะยังไม่สมบูรณ์เท่าใด เพราะในส่วนของการ sensor อุณหภูมิ มีความคลาดเคลื่อนไปบ้าง ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเป็นโปรแกรมที่ควบคุมการจำลองการทำงานเท่านั้นเอง ไม่ใช่การควบคุมระบบใช้งานจริง ดังนั้นในการ set, reset โดยใช้ Dip switch จะทำให้การทำงานผิดพลาดได้ ซึ่งเกิดจากในขณะที่เลื่อน switch จะเกิด bounce ขึ้นมา ทำให้การอ่านข้อมูลผิดพลาดและมีผลต่อการทำการควบคุมของโปรแกรม แต่ถ้าหากว่าเป็นการ sensor ในการใช้งานจริง จะไม่มีปัญหานี้เกิดขึ้นเลย

การทดลองในส่วนนี้ แม้จะเป็นการจำลองการทำงาน ที่เป็นขบวนการอย่างง่าย ๆ ก็ตาม แต่ทำให้เราพอจะมองออกว่าจะนำ card ของเราไปใช้ในงานอะไรได้บ้าง ซึ่งจะต้องเป็นระบบที่ใช้แต่ละส่วนร่วมกันอย่างเต็มที่ จึงจะคุ้มค่า แต่ก็ต้องมีอุปกรณ์ภายนอกเพิ่มเติมอีก เพื่อให้การทำงานสมบูรณ์ขึ้นเช่นวงจร sensor วงจร Driver ซึ่งใช้ควบคุมอุปกรณ์ด้าน Power สูงๆ เป็นต้น

ส่วนอุปกรณ์ใน card ที่ไม่ได้ยกตัวอย่างการใช้งานเลย อีก 2 ส่วนคือ DAC กับ Timer แต่โปรแกรมควบคุมการทำงาน แลคงไว้ใน Flow chart 3 และ 4 ซึ่งเป็นการควบคุมอย่างพื้นฐานเพื่อเป็นแนวทางในการประยุกต์ใช้งานต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลของโครงการและข้อเสนอแนะ

จากการทดลองใช้งาน card นี้ เราสามารถที่จะใช้ควบคุมอุปกรณ์ได้หลายอย่าง และได้หลายแบบ ขึ้นอยู่กับผู้ออกแบบระบบ และเขียนโปรแกรมซึ่งก็เป็นส่วนที่สำคัญ ดังนั้น ผู้ที่จะทำการออกแบบ และเขียนโปรแกรมควบคุม จะต้องเข้าใจการทำงานของส่วนต่างๆ เป็นอย่างดี นอกจากนี้จะต้องสามารถ ใช้งานเครื่อง PC ได้ดีพอสมควร สำหรับการใช้งานที่พอจะสรุปได้จากการทดลอง คือ สามารถควบคุมการเปิดปิดอุปกรณ์ต่างๆ ภายนอกโดยสามารถกำหนดเวลาได้ สามารถวัดอุณหภูมิได้ 0-100 องศาเซลเซียส โดยใช้ร่วมกับวงจรภายนอก และในการควบคุมที่เป็นระบบ ใช้งานจริงในอุตสาหกรรม การทดลองของ card นี้สามารถจำลองได้ใกล้เคียงกับการประยุกต์ใช้งานจริง

ส่วนการประยุกต์ใช้งานด้านอื่นๆ ตัวอย่างเช่น การใช้ Port ข้อมูลแบบขนานของ IC 8255 เพื่อไปควบคุมการทำงานวงจรภายนอกในลักษณะเดียวกับที่ใช้ควบคุมอุปกรณ์แต่ละส่วนใน card คือ DAC และ ADC ซึ่งจะเป็นการทำให้ขีดความสามารถของ card เพิ่มขึ้นอีก และการใช้งานใน Mode อื่นๆของ IC 8255 สามารถรับส่งข้อมูลกับ Board อื่นได้ อาจจะประยุกต์ใช้ในงานที่เป็นระบบที่ใช้ PC หลายเครื่อง และระยะห่างไม่ไกลกันมากนัก ระบบจะมีการแลกเปลี่ยนข้อมูลเพื่อใช้ควบคุมการทำงานของอุปกรณ์ต่างๆ ซึ่งต้องทำงานสัมพันธ์กัน

นอกจากนี้ ในส่วนทำงานกับสัญญาณ Analog คือ ADC กับ DAC นอกจากจะใช้วัดอุณหภูมิ โดยใช้ ADC แล้ว ยังสามารถใช้ร่วมกับ sensor อื่นๆ ได้อีกมากมาย เช่น optical sensors, Displacement sensors, Flow sensors ส่วน DAC ก็สามารถนำไปควบคุมอุปกรณ์ ที่ต้องการสัญญาณ Analog ในการควบคุมการทำงานได้

ในการทดลอง เราจะพบปัญหาต่างๆ เกิดขึ้น ดังได้กล่าวมาแล้วซึ่งจะเป็นข้อมูลที่สำคัญในการพัฒนาโครงการให้สมบูรณ์ยิ่งขึ้นต่อไปในอนาคต

เอกสารอ้างอิง

1. กองบรรณาธิการ. PAL ลอจิกเกตสารพัดนึก. เซมิคอนดักเตอร์อิเล็กทรอนิกส์.
ฉบับที่ 83 (ธันวาคม 2530) 150-158
2. อานินทร์ ถาวรศาสนวงศ์. ทินกร ตัก. การอินเตอร์เฟส IBM PC. กรุงเทพฯ:
ฟิลิกส์เซ็นเตอร์, 2532.
3. ศูนย์ภาษาคอมพิวเตอร์. การใช้งาน Z80. กรุงเทพฯ: ฟิลิกส์เซ็นเตอร์, 2532
4. Willis J. Tompkins , John G. Webster. Interfacing Sensors
To The IBM PC. U.S.A. ; Prentice-Hall, Inc., 1988
5. IBM CORP. Personal Computer AT Technical Reference. 1925
6. Borland. Turbo C Reference Guide & User's Guide. Scotts
Valley, California: Borland International Inc., 1987
7. M. Tim Grady. Turbo C Programming Principles and Practices
Singapore: McGraw-Hill International Editions., 1989
8. Lewis, Eggebrecht C. Interface To The IBM Personal Computer
1st edition. Indiana: Howard W. Sams & Co., Inc., 1983
9. Remakant Gayakwad A. OP-Amp and Linear Integrated Circuit
1st Edition. U.S.A. ; Prentice-Hall, Inc., 1988
10. Harry Helms. Linear IC Device 1987 Source Book. 1st Edition
U.S.A. ; Technipubs. Inc., 1987

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ


โครงการ Universal I/O Port นี้ สามารถประลพผลสำเร็จ ลง ด้วยความเรียบร้อยด้วยดีได้ ก็เนื่องจากการแนะนำแนวทาง ในการจัดทำและ ได้รับความรู้ทางด้านวิชาการจากอาจารย์ที่ปรึกษาโครงการคือ ดร.ไพศาล นาคพันธ์ณ์ รวมทั้งอาจารย์ในภาควิชาเทคนิคอุตสาหกรรม จึงขอขอบพระคุณท่านอาจารย์ทุกท่าน และขอขอบคุณเพื่อนๆ ที่ให้การสนับสนุนด้วยดีตลอดมา




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



32 I/O PORT .CONTROL SIGNAL & TIMER SECTION		
Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 1 of 9




ANALOG TO DIGITAL SECTION		
Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 2 of 3




12 BIT DAC CIRCUIT SECTION

Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 3 of 3




8 CH MUX ADC & DAC SECTION		
Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 4 of 2




DECODER & BUFFER CIRCUIT SECTION


Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 5 of 9




POWER SUPPLY SECTION		
Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 6 of 2




INTERFACING 8255 WITH IBM PC		
Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 7 of 9



EXAMPLE FOR CONTROL HEATER POT		
Size	Document Number	REV
A		
Date:	April 7, 1991	Sheet 8 of 9



TRANSISTOR THERMOMETER




THERMISTOR THERMOMETER

THERMOMETER FOR TEMPERATURE SENSORS		
Size	Document Number	REV
A		
Date:	April 2, 1991	Sheet 9 of 9




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FLOWCHART 1 ON/OFF

Size	Document Number	REV
A		
Date:	April 5, 1991	Sheet 1 of 8




FLOWCHART 2 SEQUENTIAL


Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet 2 of 8





FLOWCHART 3 TIMER (SQUARE WAVE)		
Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet 3 of 8




FLOWCHART 4 DAC CONTROL		
Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet 4 of 8




FLOWCHART 5 CONTROL POT		
Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet of



FLOWCHART 6 TRANSISTER THERMOMETER		
Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet 6 of 8



FLOWCHART 7 CALIBRATING AND USING THERMISTOR		
Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet 7 of 8




FLOWCHART 8 ADC CONTROL		
Size	Document Number	REV
A		
Date:	April 9, 1991	Sheet 8 of 8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

12 Bit μ P-Compatible Analog-to-Digital Converter



ICL7109

GENERAL DESCRIPTION

The ICL7109 is a high performance, CMOS, low power integrating A/D converter designed to easily interface with microprocessors.

Output data (12 bits, polarity and overrange) may be accessed under control of two byte enable inputs. A chip select input for a simple parallel bus interface. A UART handshake mode is provided to allow the ICL7109 to interface with industry-standard UARTs in providing serial data transmission, ideal for remote data logging applications. The RUN/HOLD input and STATUS output allow monitoring and control of conversion timing.


The ICL7109 provides the user with the high accuracy, low noise, low drift, versatility and economy of the dual-slope integrating A/D converter. Features like true differential input and reference, drift of less than $1\mu\text{V}/^\circ\text{C}$, maximum input bias current of 10pA, and typical power consumption of 20mW make the ICL7109 an attractive per-channel alternative to analog multiplexing for many data acquisition applications.

FEATURES

- 12 Bit Binary (Plus Polarity and Overrange) Dual Slope Integrating Analog-to-Digital Converter
- Byte-Organized TTL-Compatible Three-State Outputs and UART Handshake Mode for Simple Parallel or Serial Interfacing to Microprocessor Systems
- RUN/HOLD Input and STATUS Output Can Be Used to Monitor and Control Conversion Timing
- True Differential Input and Differential Reference
- Low Noise — Typically $15\mu\text{V p-p}$
- 1pA Typical Input Current
- Operates At Up to 30 Conversions Per Second
- On-Chip Oscillator Operates With Inexpensive 3.58MHz TV Crystal Giving 7.5 Conversions Per Second for 60Hz Rejection May Also Be Used With An RC Network Oscillator for Other Clock Frequencies

ORDERING INFORMATION

Part Number	Temp. Range	Package
ICL7109MDL	-55°C to +125°C	40-Pin Ceramic DIP
ICL7109IDL	-25°C to +85°C	40-Pin Ceramic DIP
ICL7109IJL	-25°C to +85°C	40-Pin CERDIP
ICL7109CPL	0°C to 70°C	40-Pin Plastic DIP



3

INTERMIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.


NOTE: All typical values have been characterized but are not tested.

301655-003

3-39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109



ABSOLUTE MAXIMUM RATINGS

Positive Supply Voltage (GND to V ⁺)	+6.2V
Negative Supply Voltage (GND to V ⁻)	-9V
Analog Input Voltage (Lo or Hi) (Note 1)	V ⁺ to V ⁻
Reference Input Voltage (Lo or Hi) (Note 1)	V ⁺ to V ⁻
Digital Input Voltage	V ⁺ + 0.3V
(Pins 2-27) (Note 2)	GND - 0.3V

Power Dissipation (Note 3)

Ceramic Package	1W @ +85°
Plastic Package	500mW @ +70°
Operating Temperature	
Ceramic Package (MDL)	-55°C to +125°
Ceramic Package (IDL)	-25°C to +85°
Plastic Package (CPL)	0°C to +70°
Storage Temperature	-65°C to +150°
Lead Temperature (Soldering, 10sec)	+300°

NOTE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions above those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS (V⁺ = +5V, V⁻ = -5V, GND = 0V, T_A = 25°C, f_{CLK} = 3.58 MHz, unless otherwise indicated.) Test circuit as shown on first page of this data sheet.

ANALOG SECTION

Symbol	Parameter	Test Conditions	Min	Typ	Max	Unit
	Zero Input Reading	V _{IN} = 0.0V Full Scale = 409.6mV	-0000 ₈	±0000 ₈	+0000 ₈	Octal Reading
	Ratiometric Reading	V _{IN} = V _{REF} V _{REF} = 204.8mV	3777 ₈	3777 ₈ 4000 ₈	4000 ₈	Octal Reading
	Non-Linearity (Max deviation from best straight line fit)	Full Scale = 409.6mV to 2.048V Over full operating temperature range. (Note 4), (Note 6)	-1	±2	+1	Counts
	Roll-over Error (difference in reading for equal pos. and neg. inputs near full scale)	Full Scale = 409.6mV to 2.048V (Note 5), (Note 6)	-1	±2	+1	Counts
CMRR	Common Mode Rejection Ratio	V _{CM} ± 1V V _{IN} = 0V Full Scale = 409.6mV		50		μV/V
VCMR	Input Common Mode Range	Input Hi, Input Lo, Common (Note 4)	V ⁻ + 1.5		V ⁺ - 1.0	V
e _n	Noise (p-p value not exceeded 95% of time)	V _{IN} = 0V Full Scale = 409.6mV		15		μV
I _{ILK}	Leakage current at Input	V _{IN} = 0 All devices at 25°C ICL7109CPL 0°C ≤ T _A ≤ +70°C (Note 4) ICL7109IDL -25°C ≤ T _A ≤ +85°C (Note 4) ICL7109MDL -55°C ≤ T _A ≤ +125°C		1 20 100	10 100 250	pA pA pA
	Zero Reading Drift	V _{IN} = 0V R ₁ = 0Ω (Note 4)		0.2	1	μV/°C
	Scale Factor Temperature Coefficient	V _{IN} = 408.9mV = > 7770 ₈ reading Ext. Ref. 0 ppm/°C (Note 4)		1	5	ppm/°C
I ⁺	Supply Current V ⁺ to GND	V _{IN} = 0, Crystal Osc 3.58MHz test circuit		700	1500	μA
I _{SUPP}	Supply Current V ⁺ to V ⁻	Pins 2-21, 25, 26, 27, 29; open		700	1500	μA
V _{REF}	Ref Out Voltage	Referred to V ⁺ , 25kΩ between V ⁺ and REF OUT	-2.4	-2.8	-3.2	V
	Ref Out Temp. Coefficient	25kΩ between V ⁺ and REF OUT		80		ppm/°C

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

INTERSIL

ICL7109

ELECTRICAL CHARACTERISTICS ($V^+ = +5V$, $V^- = -5V$, $GND = 0V$, $T_A = 25^\circ C$, unless otherwise indicated.) Test circuit as shown on first page of this data sheet. (Continued)

DIGITAL SECTION

Symbol	Parameter	Test Conditions	Min	Typ	Max	Unit
V_{OH}	Output High Voltage	$I_{OUT} = 100\mu A$ Pins 2-16, 18, 19, 20	3.5	4.3		V
V_{OL}	Output Low Voltage	$I_{OUT} = 1.6mA$		0.2	0.4	V
	Output Leakage Current	Pins 3-16 high impedance		± 0.1	± 1	μA
	Control I/O Pullup Current	Pins 18, 19, 20 $V_{OUT} = V^+ - 3V$ MODE input at GND		5		μA
	Control I/O Loading	HBEN Pin 19 LBEN Pin 18 (Note 4)			50	pF
V_{IH}	Input High Voltage	Pins 18-21, 26, 27 referred to GND	2.5			V
V_{IL}	Input Low Voltage	Pins 18-21, 26, 27 referred to GND			1	V
	Input Pull-up Current	Pins 26, 27 $V_{OUT} = V^+ - 3V$		5		μA
	Input Pull-up Current	Pins 17, 24 $V_{OUT} = V^+ - 3V$		25		μA
	Input Pull-down Current	Pin 21 $V_{OUT} = GND + 3V$		5		μA
O_{OH}	Oscillator Output Current	High	$V_{OUT} = 2.5V$	1		mA
O_{OL}		Low	$V_{OUT} = 2.5V$	1.5		mA
BO_{OH}	Buffered Oscillator Output Current	High	$V_{OUT} = 2.5V$	2		mA
BO_{OL}		Low	$V_{OUT} = 2.5V$	5		mA
t_w	MODE Input Pulse Width	(Note 4)	50			ns

- NOTES:**
1. Input voltages may exceed the supply voltages provided the input current is limited to $\pm 100\mu A$.
 2. Due to the SCR structure inherent in the process used to fabricate these devices, connecting any digital inputs or outputs to voltages greater than V^+ or less than GND may cause destructive device latchup. For this reason it is recommended that no inputs from sources other than the same power supply be applied to the ICL7109 before its power supply is established, and that in multiple supply systems the supply to the ICL7109 be activated first.
 3. This limit refers to that of the package and will not be obtained during normal operation.
 4. This parameter is not production tested, but is guaranteed by design.
 5. Roll-over error for $T_A = -55^\circ C$ to $+125^\circ C$ is ± 3 counts maximum.
 6. A full scale voltage of 2.048V is used because a full scale voltage of 4.096V exceeds the devices Common Mode Voltage Range.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109



TABLE 1: Pin Assignment and Function Description

Pin	Symbol	Description	
1	GND	Digital Ground, 0V. Ground return for all digital logic.	
2	STATUS	Output High during integrate and deintegrate until data is latched. Output Low when analog section is in Auto-Zero configuration.	
3	POL	Polarity — HI for Positive input.	
4	OR	Overrange — HI if Overranged.	
5	B12	Bit 12	All three state output data bits
6	B11	Bit 11	
7	B10	Bit 10	
8	B9	Bit 9	
9	B8	Bit 8	
10	B7	Bit 7	
11	B6	Bit 6	
12	B5	Bit 5	
13	B4	Bit 4	
14	B3	Bit 3	
15	B2	Bit 2	
16	B1	Bit 1	(Least Significant Bit)
17	TEST	Input High — Normal Operation. Input Low — Forces all bit outputs high. Note: This input is used for test purposes only. Tie high if not used.	
18	LBEN	Low Byte Enable — With Mode (Pin 21) low, and CE/LOAD (Pin 20) low, taking this pin low activates low order byte outputs B1 — B8. — With Mode (Pin 21) high, this pin serves as a low byte flag output used in handshake mode. See Figures 8, 9, 10.	
19	HBEN	High Byte Enable — With Mode (Pin 21) low, and CE/LOAD (Pin 20) low, taking this pin low activates high order byte outputs B9 — B12, POL, OR. — With Mode (Pin 21) high, this pin serves as a high byte flag output used in handshake mode. See Figures 8, 9, 10.	
20	CE/LOAD	Chip Enable Load — With Mode (Pin 21) low, CE/LOAD serves as a master output enable. When high, B1 — B12, POL, OR outputs are disabled. — With Mode (Pin 21) high, this pin serves as a load strobe used in handshake mode. See Figures 8, 9, 10.	


Pin	Symbol	Description
21	MODE	Input Low — Direct output mode where CE/LOAD (Pin 20), HBEN (Pin 19) and LBEN (Pin 18) act as inputs directly controlling byte outputs. Input Pulsed High — Causes immediate entry into handshake mode and output of data as in Figure 10. Input High — Enables CE/LOAD (Pin 20), HBEN (Pin 19), and LBEN (Pin 18) as outputs, handshake mode will be entered and data output as in Figures 8 and 9 at conversion completion.
22	OSC IN	Oscillator Input
23	OSC OUT	Oscillator Output
24	OSC SEL	Oscillator Select — Input high configures OSC IN, OSC OUT, BUF OSC OUT as RC oscillator — clock will be same phase and duty cycle as BUF OSC OUT. — Input low configures OSC IN, OSC OUT for crystal oscillator — clock frequency will be 1/58 of frequency at BUF OSC OUT.
25	BUF OSC OUT	Buffered Oscillator Output
26	RUN/HOLD	Input High — Conversions continuously performed every 8192 clock pulses. Input Low — Conversion in progress completed, converter will stop in Auto-Zero 7 counts before integrate.
27	SEND	Input — Used in handshake mode to indicate ability of an external device to accept data. Connect to +5V if not used.
28	V-	Analog Negative Supply — Nominally -5V with respect to GND (Pin 1).
29	REF OUT	Reference Voltage Output — Nominally 2.8V down from V* (Pin 40).
30	BUFFER	Buffer Amplifier Output
31	AUTO-ZERO	Auto-Zero Node — Inside foil of C _{AZ}
32	INTEGRATOR	Integrator Output — Outside foil of C _{INT}
33	COMMON	Analog Common — System is Auto-Zeroed to COMMON
34	INPUT LO	Differential Input Low Side
35	INPUT HI	Differential Input High Side
36	REF IN +	Differential Reference Input Positive
37	REF CAP +	Reference Capacitor Positive
38	REF CAP -	Reference Capacitor Negative
39	REF IN -	Differential Reference Input Negative
40	V+	Positive Supply Voltage — Nominally +5V with respect to GND (Pin 1).

Note: All digital levels are positive true.


INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



0336-2
Figure 2A: Typical Connection Diagram UART Interface – To transmit latest result, send any word to UART



0336-3
Figure 2B: Typical Connection Diagram Parallel Interface With 8048 Microcomputer

DETAILED DESCRIPTION

Analog Section

Figure 3 shows the equivalent circuit of the Analog Section of the ICL7109. When the RUN/HOLD input is left open or connected to V+, the circuit will perform conversions at a rate determined by the clock frequency (8192 clock periods per cycle). Each measurement cycle is divided into three phases as shown in Figure 4. They are (1) Auto-Zero (AZ), (2) Signal Integrate (INT) and (3) Deintegrate (DE).

Auto-Zero Phase

During auto-zero three things happen. First, input high and low are disconnected from their pins and internally shorted to analog COMMON. Second, the reference capacitor is charged to the reference voltage. Third, a feedback loop is closed around the system to charge the auto-zero capacitor CAZ to compensate for offset voltages in the buffer amplifier, integrator, and comparator. Since the comparator is included in the loop, the AZ accuracy is limited only by the noise of the system. In any case, the offset referred to the input is less than 10µV.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.
NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109




Figure 3: Analog Section

0336-4




Figure 4: Conversion Timing (RUN/HOLD Pin High)

0336-5

Signal Integrate Phase

During signal integrate the auto-zero loop is opened, the internal short is removed and the internal high and low inputs are connected to the external pins. The converter then integrates the differential voltage between IN HI and IN LO for a fixed time of 2048 clock periods. Note that this differential voltage must be within the common mode range of the inputs. At the end of this phase, the polarity of the integrated signal is determined.

De-Integrate Phase

The final phase is de-integrate, or reference integrate. Input low is internally connected to analog COMMON and input high is connected across the previously charged (during auto-zero) reference capacitor. Circuitry within the chip ensures that the capacitor will be connected with the correct polarity to cause the integrator output to return to zero crossing (established in Auto Zero) with a fixed slope. Thus the time for the output to return to zero (represented by the number of clock periods counted) is proportional to the input signal.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITIONS OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

109

Differential Input

can accept differential voltages anywhere within the common mode range of the input amplifier; or specifically, 1.0 volts below the positive supply to 1.5 volts above the negative supply. In this range the system has a dynamic range of 86dB typical. However, since the integrator also shares the common mode voltage, care must be exercised to ensure the integrator output does not saturate. A worst case condition would be a large positive common mode voltage with a near full-scale negative differential input signal. The negative input signal drives the integrator output when most of its swing has been used up by the common mode voltage. For these critical applications, the integrator swing can be reduced to less than the recommended 4V full scale with some loss of accuracy. The integrator output can swing within 0.3 volts of either supply without loss of linearity.

The ICL7109 has, however, been optimized for operation with analog common near digital ground. With power supplies of +5V and -5V, this allows a 4V full scale integrator swing positive or negative thus maximizing the performance of the analog section.

Differential Reference

The reference voltage can be generated anywhere within the power supply voltage of the converter. The main source of common mode error is a roll-over voltage caused by the reference capacitor losing or gaining charge to stray capacity on its nodes. If there is a large common mode voltage, the reference capacitor can gain charge (increase voltage) when called up to deintegrate a positive signal but lose charge (decrease voltage) when called up to deintegrate a negative input signal. This difference in reference for (+) or (-) input voltage will give a roll-over error. However, by selecting the reference capacitor large enough in comparison to the stray capacitance, this error can be held to less than 0.5 count for the worst case condition (see Component Values Selection below).

The roll-over error from these sources is minimized by having the reference common mode voltage near or at analog COMMON.

Component Value Selection

For optimum performance of the analog section, care must be taken in the selection of values for the integrator capacitor and resistor, auto-zero capacitor, reference voltage, and conversion rate. These values must be chosen to suit the particular application.

The most important consideration is that the integrator output swing (for full-scale input) be as large as possible. For example, with ±5V supplies and COMMON connected to GND, the nominal integrator output swing at full scale is ±4V. Since the integrator output can go to 0.3V from either supply without significantly affecting linearity, a 4V integrator output swing allows 0.7V for variations in output swing due to component value and oscillator tolerances. With ±5V supplies and a common mode range of ±1V required, the component values should be selected to provide ±3V integrator output swing. Noise and rollover errors will be slightly worse than in the ±4V case. For larger common mode voltage ranges, the integrator output swing must be

reduced further. This will increase both noise and rollover errors. To improve the performance, supplies of ±6V may be used.

Integrating Resistor

Both the buffer amplifier and the integrator have a class A output stage with 100µA of quiescent current. They supply 20µA of drive current with negligible non-linearity. The integrating resistor should be large enough to remain in this very linear region over the input voltage range, but small enough that undue leakage requirements are not placed on the PC board. For 4.096 volt full scale, 200kΩ is near optimum and similarly a 20kΩ for a 409.6mV scale. For other values of full scale voltage, R_{INT} should be chosen by the relation

$$R_{INT} = \frac{\text{full scale voltage}}{20\mu A}$$

Integrating Capacitor

The integrating capacitor C_{INT} should be selected to give the maximum integrator output voltage swing without saturating the integrator (approximately 0.3 volt from either supply). For the ICL7109 with ±5 volt supplies and analog common connected to GND, a ±3.5 to ±4 volt integrator output swing is nominal. For 7-1/2 conversions per second (61.72kHz clock frequency) as provided by the crystal oscillator, nominal values for C_{INT} and C_{AZ} are 0.15µF and 0.33µF, respectively. If different clock frequencies are used, these values should be changed to maintain the integrator output voltage swing. In general, the value of C_{INT} is given by

$$C_{INT} = \frac{(2048 \times \text{clock period})(20\mu A)}{\text{integrator output voltage swing}}$$

An additional requirement of the integrating capacitor is that it have low dielectric absorption to prevent roll-over errors. While other types of capacitors are adequate for this application, polypropylene capacitors give undetectable errors at reasonable cost up to 85°C. For the military temperature range, Teflon® capacitors are recommended. While their dielectric absorption characteristics vary somewhat from unit to unit, selected devices should give less than 0.5 count of error due to dielectric absorption.

Auto-Zero Capacitor

The size of the auto-zero capacitor has some influence on the noise of the system: the smaller the capacitor the lower the overall system noise. However, C_{AZ} cannot be increased without limits since it, in parallel with the integrating capacitor forms an R-C time constant that determines the speed of recovery from overloads and more important the error that exists at the end of an auto-zero cycle. For 409.6mV full scale where noise is very important and the integrating resistor small, a value of C_{AZ} twice C_{INT} is optimum. Similarly for 4.096V full scale where recovery is more important than noise, a value of C_{AZ} equal to half of C_{INT} is recommended.

For optimal rejection of stray pickup, the outer foil of C_{AZ} should be connected to the R-C summing junction and the inner foil to pin 31. Similarly the outer foil of C_{INT} should be connected to pin 32 and the inner foil to the R-C summing junction. Teflon®, or equivalent, capacitors are recommended above 85°C for their low leakage characteristics.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

Reference Capacitor

A 1 μ F capacitor gives good results in most applications. However, where a large reference common mode voltage exists (i.e. the reference low is not at analog common) and a 409.6mV scale is used, a larger value is required to prevent roll-over error. Generally 10 μ F will hold the roll-over error to 0.5 count in this instance. Again, Teflon[®], or equivalent capacitors should be used for temperatures above 85°C for their low leakage characteristics.

Reference Voltage

The analog input required to generate a full scale output of 4096 counts is $V_{IN} = 2V_{REF}$. Thus for a normalized scale, a reference of 2.048V should be used for a 4.096V full scale, and 204.8mV should be used for a 0.4096V full scale. However, in many applications where the A/D is sensing the output of a transducer, there will exist a scale factor other than unity between the absolute output voltage to be measured and a desired digital output. For instance, in a weighing system, the designer might like to have a full scale reading when the voltage from the transducer is 0.682V. Instead of dividing the input down to 409.6mV, the input voltage should be measured directly and a reference voltage of 0.341V should be used. Suitable values for integrating resistor and capacitor are 33k Ω and 0.15 μ F. This avoids a divider on the input. Another advantage of this system occurs when a zero reading is desired for non-zero input. Temperature and weight measurements with an offset or tare are examples. The offset may be introduced by connecting the voltage output of the transducer between common and analog high, and the offset voltage between common and analog low, observing polarities carefully. However, in processor-based systems using the ICL7109, it may be more efficient to perform this type of scaling or tare subtraction digitally using software.

Reference Sources

The stability of the reference voltage is a major factor in the overall absolute accuracy of the converter. The resolution of the ICL7109 at 12 bits is one part in 4096, or 244ppm. Thus if the reference has a temperature coefficient of 80ppm/°C (onboard reference) a temperature difference of 3°C will introduce a one-bit absolute error.

For this reason, it is recommended that an external high-quality reference be used where the ambient temperature is not controlled or where high-accuracy absolute measurements are being made.

The ICL7109 provides a REFERENCE OUTPUT (pin 29) which may be used with a resistive divider to generate a suitable reference voltage. This output will sink up to about 20mA without significant variation in output voltage, and is provided with a pullup bias device which sources about 10 μ A. The output voltage is nominally 2.8V below V^+ , and has a temperature coefficient of ± 80 ppm/°C typ. When using the onboard reference, REF OUT (Pin 29) should be connected to REF- (pin 39), and REF+ should be connected to the wiper of a precision potentiometer between REF OUT and V^+ . The circuit for a 204.8mV reference is shown in the test circuit. For a 2.048mV reference, the fixed resistor should be removed, and a 25k Ω precision potentiometer between REF OUT and V^+ should be used.



Note that if pins 29 and 39 are tied together and pins 38 and 40 accidentally shorted (e.g., during testing), the reference supply will sink enough current to destroy the device. This can be avoided by placing a 1k Ω resistor in series with pin 39.

DETAILED DESCRIPTION

Digital Selection

The digital section includes the clock oscillator and testing circuit, a 12-bit binary counter with output latches and TTL-compatible three-state output drivers, polarity, over-range and control logic, and UART handshake logic, as shown in Figure 5.

Throughout this description, logic levels will be referred to as "low" or "high". The actual logic levels are defined in the Electrical Characteristics Table. For minimum power consumption, all inputs should swing from GND (low) to V^+ (high). Inputs driven from TTL gates should have 3-5k Ω pullup resistors added for maximum noise immunity.

MODE Input

The MODE input is used to control the output mode of the converter. When the MODE pin is low or left open (this input is provided with a pulldown resistor to ensure a low level when the pin is left open), the converter is in its "Direct" output mode, where the output data is directly accessible under the control of the chip and byte enable inputs. When the MODE input is pulsed high, the converter enters the UART handshake mode and outputs the data in two bytes, then returns to "direct" mode. When the MODE input is left high, the converter will output data in the handshake mode at the end of every conversion cycle. (See section entitled "Handshake Mode" for further details).

STATUS Output

During a conversion cycle, the STATUS output goes high at the beginning of Signal Integrate (Phase II), and goes low one-half clock period after new data from the conversion has been stored in the output latches. See Figure 4 for details of this timing. This signal may be used as a "data valid" flag (data never changes while STATUS is low) to drive interrupts, or for monitoring the status of the converter.

RUN/HOLD Input

When the RUN/HOLD input is high, or left open, the circuit will continuously perform conversion cycles, updating the output latches after zero crossing during the Deintegrate (Phase III) portion of the conversion cycle (See Figure 4). In this mode of operation, the conversion cycle will be performed in 8192 clock periods, regardless of the resulting value.

If RUN/HOLD goes low at any time during Deintegrate (Phase III) after the zero crossing has occurred, the circuit will immediately terminate Deintegrate and jump to Auto-Zero. This feature can be used to eliminate the time spent Deintegrate after the zero-crossing. If RUN/HOLD goes low, the converter will ensure minimum Auto-Zero time, and then wait in Auto-Zero until the RUN/HOLD goes high. The converter will begin the Integrate portion of the next conversion (and the STATUS output will go high) seven clock periods after the high level is detected at RUN/HOLD. See Figure 6 for details.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONVERSION TABLE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

INTERSIL

ICL7109




Figure 5: Digital Section

0336-6




Figure 6: Run/Hold Operation

0336-7

Using the RUN/HOLD input in this manner allows an easy "convert on demand" interface to be used. The converter may be held at idle in auto-zero with RUN/HOLD low. When RUN/HOLD goes high the conversion is started, and when the STATUS output goes low the new data is valid (or transferred to the UART — see Handshake Mode). RUN/HOLD may now be taken low which terminates deintegrate and ensures a minimum Auto-Zero time before the next conversion.

Alternately, RUN/HOLD can be used to minimize conversion time by ensuring that it goes low during Deintegrate, after zero crossing, and goes high after the hold point is reached. The required activity on the RUN/HOLD input can be provided by connecting it to the Buffered Oscillator Output. In this mode the conversion time is dependent on the input value measured. Also refer to Intersil Application Bulletin A032 for a discussion of the effects this will have on Auto-Zero performance.

If the RUN/HOLD input goes low and stays low during Auto-Zero (Phase I), the converter will simply stop at the end of Auto-Zero and wait for RUN/HOLD to go high. As above, Integrate (Phase II) begins seven clock periods after the high level is detected.

Direct Mode

When the MODE pin is left at a low level, the data outputs (bits 1 through 8 low order byte, bits 9 through 12, polarity and over-range high order byte) are accessible under control of the byte and chip enable terminals as inputs. These three inputs are all active low, and are provided with pullup resistors to ensure an inactive high level when left open. When the chip enable input is low, taking a byte enable input low will allow the outputs of that byte to become active (three-stated on). This allows a variety of parallel data accessing techniques to be used, as shown in the section entitled "Interfacing." The timing requirements for these outputs are shown in Figure 7 and Table 2.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109



Table 2 — Direct Mode Timing Requirements (See Note 4 of Electrical Characteristics)

SYMBOL	DESCRIPTION	MIN	TYP	MAX	UNIT
t _{BEA}	Byte Enable Width	350	220		ns
t _{DAB}	Data Access Time from Byte Enable		210	350	ns
t _{DHB}	Data Hold Time from Byte Enable		150	300	ns
t _{CEA}	Chip Enable Width	400	260		ns
t _{DAC}	Data Access Time from Chip Enable		260	400	ns
t _{DHC}	Data Hold Time from Chip Enable		240	400	ns




Figure 7: Direct Mode Output Timing

It should be noted that these control inputs are asynchronous with respect to the converter clock — the data may be accessed at any time. Thus it is possible to access the latches while they are being updated, which could lead to erroneous data. Synchronizing the access of the latches with the conversion cycle by monitoring the STATUS output will prevent this. Data is never updated while STATUS is low.

Handshake Mode

The handshake output mode is provided as an alternative means of interfacing the ICL7109 to digital systems, where the A/D converter becomes active in controlling the flow of data instead of passively responding to chip and byte enable inputs. This mode is specifically designed to allow a direct interface between the ICL7109 and industry-standard UARTs (such as the Intersil IM6402/3) with no external logic required. When triggered into the handshake mode, the

ICL7109 provides all the control and flag signals necessary to sequentially transfer two bytes of data into the UART and initiate their transmission in serial form. This greatly eases the task and reduces the cost of designing remote data acquisition stations using serial data transmission.

Entry into the handshake mode is controlled by the MODE pin. When the MODE terminal is held high, the ICL7109 will enter the handshake mode after new data has been stored in the output latches at the end of a conversion (See Figures 8 and 9). The MODE terminal may also be used to trigger entry into the handshake mode on demand. At any time during the conversion cycle, the low to high transition of a short pulse at the MODE input will cause immediate entry into the handshake mode. If this pulse occurs while new data is being stored, the entry into handshake mode is delayed until the data is stable. While the converter is in the handshake mode, the MODE input is ignored, and although conversions will still be performed, data updating will be inhibited (See Figure 10) until the converter completes the output cycle and clears the handshake mode.

When the converter enters the handshake mode, or when the MODE input is high, the chip and byte enable terminals become TTL-compatible outputs which provide the control signals for the output cycle (See Figures 8, 9, and 10).

In handshake mode, the SEND input is used by the converter as an indication of the ability of the receiving device (such as a UART) to accept data.



Figure 8 shows the sequence of the output cycle with SEND held high. The handshake mode (Internal MODE high) is entered after the data latch pulse, and since MODE remains high the CE/LOAD, LBEN and HBEN terminals are active as outputs. The high level at the SEND input is sensed on the same high to low internal clock edge that terminates the data latch pulse. On the next low to high internal clock edge the CE/LOAD and the HBEN outputs assume a low level, and the high-order byte (bits 9 through 12, POL, and OR) outputs are enabled. The CE/LOAD output remains low for one full internal clock period only, the data outputs remain active for 1-1/2 internal clock periods, and the high byte enable remains low for two clock periods. Thus the CE/LOAD output low level or low to high edge may be used as a synchronizing signal to ensure valid data, and the byte enable as an output may be used as a byte identification flag. With SEND remaining high the converter completes the output cycle using CE/LOAD and LBEN while the low order byte outputs (bits 1 through 8) are activated. The handshake mode is terminated when both bytes are sent.

Figure 9 shows an output sequence where the SEND input is used to delay portions of the sequence, or handshake to ensure correct data transfer. This timing diagram shows the relationships that occur using an industry-standard IM640 1/2 CMOS UART to interface to serial data channels. In this interface, the SEND input to the ICL7109 is driven by the TBRE (Transmitter Buffer Register Empty) output of the UART, and the CE/LOAD terminal of the ICL7109 drives the TBRL (Transmitter Buffer Register Load) input to the UART. The data outputs are paralleled into the eight Transmitter Buffer Register inputs.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

INTERS



Assuming the UART Transmitter Buffer Register is empty, the SEND input will be high when the handshake mode is entered after new data is stored. The CE/LOAD and HBEN terminals will go low after SEND is sensed, and the high order byte outputs become active. When CE/LOAD goes high at the end of one clock period, the high order byte data is clocked into the UART Transmitter Buffer Register. The UART TBRE output will now go low, which halts the output cycle with the HBEN output low, and the high order byte outputs active. When the UART has transferred the data to the Transmitter Register and cleared the Transmitter Buffer Register, the TBRE returns high. On the next ICL7109 internal clock high to low edge, the high order byte outputs are disabled, and one-half internal clock later, the HBEN output returns high. At the same time, the CE/LOAD and LBEN outputs go low, and the low order byte outputs become active. Similarly, when the CE/LOAD returns high at the end of one clock period, the low order data is clocked into the UART Transmitter Buffer Register, and TBRE again goes low. When TBRE returns to a high it will be sensed on the next ICL7109 internal clock high to low edge, disabling the data outputs. One-half internal clock later, the handshake mode will be cleared, and the CE/LOAD, HBEN, and LBEN terminals return high and stay active (as long as MODE stays high).

With the MODE input remaining high as in these examples, the converter will output the results of every conversion except those completed during a handshake operation. By triggering the converter into handshake mode with a low to high edge on the MODE input, handshake output sequences may be performed on demand. Figure 9 shows a handshake output sequence triggered by such an edge. In addition, the SEND input is shown as being low when the converter enters handshake mode. In this case, the whole output sequence is controlled by the SEND input, and the sequence for the first (high order) byte is similar to the sequence for the second byte. This diagram also shows the output sequence taking longer than a conversion cycle. Note that the converter still makes conversions, with the STATUS output and RUN/HOLD input functioning normally. The only difference is that new data will not be latched when in handshake mode, and is therefore lost.

Oscillator

The ICL7109 is provided with a versatile three terminal oscillator to generate the internal clock. The oscillator may be overdriven, or may be operated with an RC network of crystal. The OSCILLATOR SELECT input changes the internal configuration of the oscillator to optimize it for RC or crystal operation.

INTERS'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

The OSCILLATOR SELECT input is high or left open (input is provided with a pullup resistor), the oscillator is configured for RC operation, and the internal clock will be of the same frequency and phase as the signal at the BUFFERED OSCILLATOR OUTPUT. The resistor and capacitor should be connected as in Figure 11. The circuit will oscillate at a frequency given by $f = 0.45/RC$. A 100kΩ resistor is recommended for useful ranges of frequency. For optimum 60Hz line rejection, the capacitor value should be chosen such that 2048 clock periods is close to an integral multiple of the 60Hz period (but should not be less than 1000).




Figure 11: RC Oscillator

When the OSCILLATOR SELECT input is low a feedback device and output and input capacitors are added to the oscillator. In this configuration, as shown in Figure 12, the oscillator will operate with most crystals in the 1 to 5MHz range with no external components. Taking the OSCILLATOR SELECT input low also inserts a fixed +58 divider circuit between the BUFFERED OSCILLATOR OUTPUT and the internal clock. Using an inexpensive 3.58MHz TV crystal, this division ratio provides an integration time given by:

$$T = (2048 \text{ clock periods}) \times \left[\frac{58}{3.58\text{MHz}} \right] = 33.18\text{ms}$$

This time is very close to two 60Hz periods or 33.33ms. The error is less than one percent, which will give better than 40dB 60Hz rejection. The converter will operate reliably at conversion rates of up to 30 per second, which corresponds to a clock frequency of 245.8kHz.




Figure 12: Crystal Oscillator

If at any time the oscillator is to be overdriven, the overdriving signal should be applied at the OSCILLATOR INPUT, and the OSCILLATOR OUTPUT should be left open. The internal clock will be of the same frequency, duty cycle, and phase as the input signal when OSCILLATOR SELECT is left open. When OSCILLATOR SELECT is at GND, the clock will be a factor of 58 below the input frequency.

When using the ICL7109 with the IM6403 UART, it is possible to use one 3.58MHz crystal for both devices. The BUFFERED OSCILLATOR OUTPUT of the ICL7109 may be used to drive the OSCILLATOR INPUT of the UART, saving the need for a second crystal. However, the BUFFERED OSCILLATOR OUTPUT does not have a great deal of drive capability, and when driving more than one slave device, external buffering should be used.

Test Input

When the TEST input is taken to a level halfway between V+ and GND, the counter output latches are enabled, allowing the counter contents to be examined anytime.

When the TEST input is connected to GND, the counter outputs are all forced into the high state, and the internal clock is disabled. When the input returns to the 1/2 (V+ - GND) voltage (or to V+) and one clock is applied, all the counter outputs will be clocked to the low state. This allows easy testing of the counter and its outputs.

INTERFACING

Direct Mode

Figure 13 shows some of the combinations of chip enable and byte enable control signals which may be used when interfacing the ICL7109 to parallel data lines. The CE/LOAD input may be tied low, allowing either byte to be controlled by its own enable as in Figure 13A. Figure 13B shows a configuration where the two byte enables are connected together. In this configuration, the CE/LOAD serves as a chip enable, and the HBEN and LBEN may be connected to GND or serve as a second chip enable. The 14 data outputs will all be enabled simultaneously. Figure 13C shows the HBEN and LBEN as flag inputs, and CE/LOAD as a master enable, which could be the READ strobe available from most microprocessors.

Figure 14 shows an approach to interfacing several ICL7109s to a bus, ganging the HBEN and LBEN signals to several converters together, and using the CE/LOAD inputs (perhaps decoded from an address) to select the desired converter.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THIS WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109





Figure 13: Direct Mode Chip and Byte Enable Combinations




Figure 14: Tri-stating Several 7109's to a Small Bus

Some practical circuits utilizing the parallel three-state output capabilities of the ICL7109 are shown in Figures 15 through 20. Figure 15 shows a straightforward application to the Intel 8048/80/85 microprocessors via an 8255PPI, where the ICL7109 data outputs are active at all times. The I/O ports of an 8155 may be used in the same way. This interface can be used in a read-anytime mode, although a read performed while the data latches are being updated will lead to scrambled data. This will occur very rarely, in the proportion of setup-skew times to conversion time. One way to overcome this is to read the STATUS output as well, and if it is high, read the data again after a delay of more than 1/2

converter clock period. If STATUS is now low, the second reading is correct, and if it is still high, the first reading is correct. Alternatively, this timing problem is completely avoided by using a read-after-update sequence, as shown in Figure 16. Here the high to low transition of the STATUS output drives an interrupt to the microprocessor causing it to access the data latches. This application also shows the RUN/HOLD input being used to initiate conversions under software control.

A similar interface to Motorola MC6800 or Fockwell R650X systems is shown in Figure 17. The high to low transition of the STATUS output generates an interrupt via the

INTELSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

INTERSIL

ICL7109




Figure 15: Full-time Parallel Interface to 8048/80/85 Microprocessors

0336-18

3




Figure 16: Full-time Parallel Interface to 8048/80/85 Microprocessors With Interrupt

0336-19

Control Register B CB1 line. Note that CB2 controls the RUN/HOLD pin through Control Register B, allowing software-controlled initiation of conversions in this system as well.

The three-state output capability of the ICL7109 allows direct interfacing to most microprocessor busses. Examples of this are shown in Figures 18 and 19. It is necessary to carefully consider the system timing in this type of interface,

to be sure that requirements for setup and hold times, and minimum pulse widths are met. Note also the drive limitations on long buses. Generally this type of interface is only favored if the memory peripheral address density is low so that simple address decoding can be used. Interrupt handling can also require many additional components, and using an interface device will usually simplify the system in this case.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109 ICL7109




Figure 17: Full-time Parallel Interface to MC680X or MCS650X Microprocessors




Figure 18: Direct Interface — ICL7109 to 8080/8085

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 19: Direct ICL7109 — MC680X Bus Interface

0336-22

3

Handshake Mode

The handshake mode allows ready interface with a wide variety of external devices. For instance, external latches may be clocked by the rising edge of CE/LOAD, and the byte enables may be used as byte identification flags or as load enables.

Figure 20 shows a handshake interface to Intel microprocessors again using an 8255PPI. The handshake operation with the 8255 is controlled by inverting its Input Buffer Full (IBF) flag to drive the SEND input to the ICL7109, and using the CE/LOAD to drive the 8255 strobe. The internal control register of the PPI should be set in MODE 1 for the port used. If the 7109 is in handshake mode and the 8255 IBF flag is low, the next word will be strobed into the port. The strobe will cause IBF to go high (SEND goes low), which will keep the enabled byte outputs active. The PPI will generate an interrupt which when executed will result in the data being read. When the byte is read, the IBF will be reset low, which causes the ICL7109 to sequence into the next byte. This figure shows the MODE input to the ICL7109 connected to a control line on the PPI. If this output is left high, or tied high separately, the data from every conversion (provided the data access takes less time than a conversion) will be sequenced in two bytes into the system.

If this output is made to go from low to high, the output sequence can be obtained on demand, and the interrupt may be used to reset the MODE bit. Note that the RUN/HOLD input to the ICL7109 may also be driven by a bit of the 8255 so that conversions may be obtained on command

under software control. Note that one port of the 8255 is not used, and can service another peripheral device. The same arrangement can also be used with the 8155.

Figure 21 shows a similar arrangement with the MC6800 or MCS650X microprocessors, except that both MODE and RUN/HOLD are tied high to save port outputs.

The handshake mode is particularly convenient for directly interfacing to industry standard UARTs (such as the Intersil IM6402/6403 or Western Digital TR1602) providing a minimum component count means of serially transmitting converted data. A typical UART connection is shown in Figure 2A. In this circuit, any word received by the UART causes the UART DR (Data Ready) output to go high. This drives the MODE input to the ICL7109 high, triggering the ICL7109 into handshake mode. The high order byte is output to the UART first, and when the UART has transferred the data to the Transmitter Register, TBRE (SEND) goes high and the second byte is output. When TBRE (SEND) goes high again, LBEN will go high, driving the UART DRR (Data Ready Reset) which will signal the end of the transfer of data from the ICL7109 to the UART.

Figure 22 shows an extension of the one converter — one UART scheme to several ICL7109s with one UART. In this circuit, the word received by the UART (available at the RBR outputs when DR is high) is used to select which converter will handshake with the UART. With no external components, this scheme will allow up to eight ICL7109s to interface with one UART. Using a few more components to decode the received word will allow up to 256 converters to be accessed on one serial line.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109




Figure 20: Handshake Interface — ICL7109 to 8048, 80/85

0336-23




Figure 21: Handshake Interface — ICL7109 to MC6800, MCS650X

0336-24

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109

INTERSIL

ICL7109




Figure 22: Multiplexing Converters with Mode Input

0336-25

3

The applications of the ICL7109 are not limited to those shown here. The purpose of these examples is to provide a starting point for users to develop useful systems, and to show some of the variety of interfaces and uses of the ICL7109. Many of the ideas suggested here may be used in combination; in particular the uses of the STATUS, RUN/HOLD, and MODE signals may be mixed.


APPLICATION NOTES

- A016 "Selecting A/D Converters," by David Fullagar
- A017 "The Integrating A/D Converters," by Lee Evans
- A018 "Do's and Don'ts of Applying A/D Converters," by Peter Bradshaw and Skip Osgood
- A030 "The ICL7104 — A Binary Output A/D Converter for Microprocessors," by Peter Bradshaw
- A032 "Understanding the Auto-Zero and Common Mode Performance of the ICL7106 Family," by Peter Bradshaw
- R005 "Interfacing Data Converters & Microprocessors," by Peter Bradshaw et al, Electronics, Dec. 9, 1976.

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาตให้เข้าไปใช้ประโยชน์ด้านการค้า
 ไม้วาทกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PM-7541

CMOS 12-BIT MONOLITHIC MULTIPLYING D/A CONVERTER

Precision Monolithics Inc.

FEATURES

- Full Four-Quadrant Multiplication
- 12-Bit Endpoint Linearity ($\pm 1/2$ LSB)
- Pretrimmed Gain
- TTL/CMOS Compatible
- Low Power Consumption
- Low Feedthrough Error
- Direct Replacement for AD7521 and AD7541
- Superior Power Supply Rejection from +5V to +15V
- Low Gain and Linearity Tempcos (TYP 2ppm of FSR/ $^{\circ}$ C)
- Latch-Up Resistant

CROSS REFERENCE

PMI	ADI	TEMPERATURE RANGE
PM7541AX	AD7541TD	MILITARY
PM7541BX	AD7541SD	
PM7541EX	AD7541BD	INDUSTRIAL
PM7541FX	AD7541AD	
PM7541GP	AD7541KN	COMMERCIAL
PM7541HP	AD7541JN	

APPLICATIONS

- Digital/Synchro Conversion
- Programmable Amplifiers
- Ratiometric A/D Conversion
- Function Generator
- CRT Graphics Generator
- Digitally-Controlled Attenuator
- Digitally-Controlled Power Supplies
- Digital Filters

GENERAL DESCRIPTION

The PMI PM-7541 is a 12-bit, 4-quadrant multiplying digital-to-analog converter. It is manufactured using an advanced oxide-isolated, silicon-gate, monolithic CMOS technology.

Laser-trimmed thin-film resistors on CMOS circuitry provide true 12-bit linearity and excellent absolute accuracy. The low power dissipation, together with NMOS temperature-compensating switches, assures the performance over the full temperature range. It is a pin-compatible replacement for Analog Devices AD7521 and AD7541 with equal or better performance.

ORDERING INFORMATION


PACKAGE: 18-PIN

NONLINEARITY	MILITARY* TEMPERATURE -55 $^{\circ}$ C TO +125 $^{\circ}$ C	INDUSTRIAL TEMPERATURE -25 $^{\circ}$ C TO +85 $^{\circ}$ C	COMMERCIAL TEMPERATURE 0 $^{\circ}$ C TO +70 $^{\circ}$ C
1 LSB	PM7541BX	PM7541FX	PM7541HP
1/2 LSB	PM7541AX	PM7541EX	PM7541GP


*For devices processed in total compliance to MIL-STD-883, add /883 after part number. Consult factory for 883 data sheet.

†Burn-in is available on commercial and industrial temperature range parts in cerdip, plastic dip, and TO-can packages. For ordering information, see 1988 Data Book, Section 2.

PIN CONNECTIONS



FUNCTIONAL DIAGRAM



11-249

8/87, Rev. C

DIGITAL-TO-ANALOG CONVERTERS

11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PM-7541 CMOS 12-BIT MONOLITHIC MULTIPLYING D/A CONVERTER

ABSOLUTE MAXIMUM RATINGS

(T_A = +25°C, unless otherwise noted.)

V _{DD} (to GND)	+17V
V _{REF} (to GND)	±25V
V _{RFB} (to GND)	±25V
Digital Input Voltage Range	V _{DD} to GND
Output Voltage (Pin 1, Pin 2)	-0.3V to V _{DD}
Power Dissipation (Package)	450mW
Derate Above +75°C	6mW/°C
Operating Temperature Range	
AX/BX Versions	-55°C to +125°C
EX/FX Versions	-25°C to +85°C
GP/HP Versions	0°C to +70°C

Dice Junction Temperature	+150°C
Storage Temperature	-65°C to +150°C
Lead Temperature (Soldering, 60 sec)	300°C

CAUTION:

- Do not apply voltages higher than V_{DD} or less than GND potential on any terminal except V_{REF} (Pin 17) and R_{FB} (Pin 18).
- The digital control inputs are zener protected; however, permanent damage may occur on unprotected units from high-energy electrostatic fields. Keep units in conductive foam at all times until ready to use.
- Use proper anti-static handling procedures.
- Absolute Maximum Ratings apply to both packaged devices and DICE. Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device.

ELECTRICAL CHARACTERISTICS at V_{DD} = +15V, V_{REF} = +10V, GND = 0V, V_{OUT1} = V_{OUT2} = 0V; and T_A = -55°C to +125°C apply for PM-7541AX/BX; T_A = -25°C to +85°C apply for PM-7541EX/FX; and T_A = 0°C to +70°C apply for PM-7541GP/HP, unless otherwise noted.

PARAMETER	SYMBOL	CONDITIONS	PM-7541A/E/G			PM-7541B/F/H			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
STATIC ACCURACY									
Resolution	N		12	—	—	12	—	—	Bits
Nonlinearity (Notes 1, 2)	INL		—	—	±1/2	—	—	±1	LSB
Gain Error (Notes 3, 4)	G _{FSE}	T _A = +25°C T _A = Full Temp. Range	—	—	±12.5 ±16.7	—	—	±12.5 ±16.7	LSB
Power Supply Rejection ΔGain/ΔV _{DD}	PSRR	V _{DD} = +14.5V to +15.5V T _A = +25°C T _A = Full Temp. Range	—	—	±0.01 ±0.02	—	—	±0.01 ±0.02	%%
Output Leakage Current (I _{OUT1}) (Notes 5, 6)	I _{LKG}	T _A = +25°C T _A = Full Temp. Range	—	—	±50 ±200	—	—	±50 ±200	nA
DYNAMIC PERFORMANCE									
Output Current Settling Time (Note 7)	t _s	To ±1/2 LSB of FSR	—	—	1.0	—	—	1.0	μs
Feedthrough Error (Note 7)	FT	V _{REF} = 20V _{p-p} @ f = 10kHz All digital inputs low	—	—	2.0	—	—	2.0	mV _{p-p}
REFERENCE INPUT									
Input Resistance (Note 8)	R _{REF}		5	—	20	5	—	20	kΩ
DIGITAL INPUTS									
Digital Input High	V _{IH}		2.4	—	—	2.4	—	—	V
Digital Input Low	V _{IL}		—	—	0.8	—	—	0.8	V
Input Leakage Current	I _{IL}	V _{IN} = 0 to 15V	—	—	±1	—	—	±1	μA
Input Capacitance (Note 7)	C _{IN}		—	—	8	—	—	8	pF
Input Coding		(Tables 1, 2)	Binary or Offset			Binary or Offset			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PMI PM-7541 CMOS 12-BIT MONOLITHIC MULTIPLYING D/A CONVERTER


ELECTRICAL CHARACTERISTICS at $V_{DD} = +15V$, $V_{REF} = +10V$, $GND = 0V$, $V_{OUT1} = V_{OUT2} = 0V$; and $T_A = -55^\circ C$ to $+125^\circ C$ apply for PM-7541AX/BX; $T_A = -25^\circ C$ to $+85^\circ C$ apply for PM-7541EX/FX; and $T_A = 0^\circ C$ to $+70^\circ C$ apply for PM-7541GP/HP, unless otherwise noted. (Continued)

PARAMETER	SYMBOL	CONDITIONS	PM-7541A/E/G			PM-7541B/F/H			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
ANALOG OUTPUTS									
Output Capacitance (Note 7)	C_{OUT1}	Digital Inputs = V_{IH}	—	85	200	—	85	200	pF
	C_{OUT2}		—	30	60	—	30	60	
Output Capacitance (Note 7)	C_{OUT1}	Digital Inputs = V_{IL}	—	30	60	—	30	60	pF
	C_{OUT2}		—	85	200	—	85	200	
POWER SUPPLY									
V_{DD} Range	V_{DD}	Accuracy is not guaranteed over this range.	+5	—	+16	+5	—	+16	V
Supply Current	I_{DD}	Digital Inputs = V_{IH} or V_{IL}	—	—	2	—	—	2	mA

NOTES:

1. A/E/G versions are monotonic to 12-bits.
2. B/F/H versions are monotonic to 11-bits.
3. Using internal feedback resistor.
4. Maximum gain change from $+25^\circ C$ to T_{MAX} or T_{MIN} is ± 4.2 LSB maximum.
5. Digital Inputs = V_{IL} .
6. Specification also applies for I_{OUT2} with all digital inputs = V_{IH} .
7. Guaranteed and not tested.
8. Absolute temperature coefficient is approximately $+300$ ppm/ $^\circ C$.

BURN-IN CIRCUIT




DIGITAL-TO-ANALOG CONVERTERS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DICE CHARACTERISTICS



DIE SIZE 0.102 × 0.100 inch, 10,200 sq. mils
(2.590 × 2.540 mm, 6.58 sq. mm)

For additional DICE ordering information, refer
to 1988 Data Book, Section 2.

1. CURRENT OUTPUT 1
2. CURRENT OUTPUT 2
3. GROUND
4. DIGITAL INPUT (BIT 1) (MOST SIGNIFICANT BIT)
5. DIGITAL INPUT (BIT 2)
6. DIGITAL INPUT (BIT 3)
7. DIGITAL INPUT (BIT 4)
8. DIGITAL INPUT (BIT 5)
9. DIGITAL INPUT (BIT 6)
10. DIGITAL INPUT (BIT 7)
11. DIGITAL INPUT (BIT 8)
12. DIGITAL INPUT (BIT 9)
13. DIGITAL INPUT (BIT 10)
14. DIGITAL INPUT (BIT 11)
15. DIGITAL INPUT (BIT 12) (LEAST SIGNIFICANT BIT)
16. POSITIVE POWER SUPPLY
17. REFERENCE INPUT VOLTAGE
18. INTERNAL FEEDBACK RESISTOR

WAFER TEST LIMITS at $V_{DD} = +15V$, $V_{REF} = +10V$, $GND = 0V$, $V_{OUT1} = V_{OUT2} = 0V$, $T_A = +25^\circ C$.









PARAMETER	SYMBOL	CONDITIONS	PM-7541G LIMIT	UNITS
STATIC ACCURACY				
Resolution	N		12	Bits MIN
Nonlinearity	INL		±1	LSB MAX
Gain Error (Note 1)	G_{FSE}		±12.5	LSB MAX
Power Supply Rejection	PSRR	$V_{DD} = +14.5V$ to $+15.5V$	±0.01	%/ % MAX
Output Leakage Current (I_{OUT1}) (Note 2)	I_{LKG}	Digital Inputs = V_{IL}	±50	nA MAX
REFERENCE INPUT				
Input Resistance	R_{REF}		5/20	kΩ MIN/MAX
DIGITAL INPUTS				
Digital Input High	V_{IH}		2.4	V MIN
Digital Input Low	V_{IL}		0.8	V MAX
Input Leakage Current	I_{IL}	$V_{IN} = 0$ to $15V$	±1	μA MAX
POWER SUPPLY				
Supply Current	I_{DD}	Digital Inputs = V_{IH} or V_{IL}	2	mA MAX

NOTES:

1. Using internal feedback resistor.
 2. Specification also applies for I_{OUT2} but all Digital Inputs = V_{IH} .
- Electrical tests are performed at wafer probe to the limits shown. Due to variations in assembly methods and normal yield loss, yield after packaging is not guaranteed for standard product dice. Consult factory to negotiate specifications based on dice lot qualification through sample lot assembly and testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TYPICAL PERFORMANCE CHARACTERISTICS



DIGITAL-TO-ANALOG CONVERTERS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL PERFORMANCE CHARACTERISTICS



SPECIFICATION DEFINITIONS

RESOLUTION

The resolution of a DAC is the number of states (2ⁿ) that the full-scale range (FSR) is divided (or resolved) into, where "n" is equal to the number of bits.

SETTLING TIME

Time required for the output function of the DAC to settle to within 1/2 LSB for a given digital input stimulus; i.e., zero to full scale.

GAIN

Ratio of the DAC's external-operational-amplifier output voltage to the V_{REF} input voltage.

FEEDTHROUGH ERROR

Error caused by capacitive coupling from V_{REF} to output with all switches OFF.

OUTPUT CAPACITANCE

Capacitance from I_{OUT1} or I_{OUT2} terminals to ground.

OUTPUT LEAKAGE CURRENT

Current which appears on I_{OUT1} terminal with all digital inputs LOW, or on I_{OUT2} terminal when all inputs are HIGH.

CIRCUIT DESCRIPTION

GENERAL CIRCUIT INFORMATION


The PM-7541 is a 12-bit multiplying D/A converter consisting of a highly-stable, silicon-chrome thin film R-2R ladder network

and twelve pairs of NMOS current steering switches on a monolithic chip. Most applications require the addition of a voltage or current reference and an output operational amplifier.

A simplified circuit of the PM-7541 is shown in Figure 1. The R-2R inverted ladder binarily divides the input currents that are switched between I_{OUT1} and I_{OUT2} BUS lines. This switching allows a constant current to be maintained in each ladder leg independent of the input code.

The design includes a matching switch in series with the feedback (R_{FB}) and terminating resistors. These switches (Figure 1) provide improved gain and linearity performance over the operating temperature range.

FIGURE 1: Simplified DAC Circuit



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

APPLICATIONS INFORMATION

APPLICATION TIPS

Linearity depends upon the potential of I_{OUT1} and I_{OUT2} (pins 1 and 2) being exactly equal to GND (pin 3). In most applications, the DAC is connected to an external op amp with its noninverting input tied to ground, see Figures 5 and 6. The amplifier selected should have a low input bias current and low drift over temperature. The amplifier's input offset voltage should be nulled to less than ±200µV (less than 10% of 1 LSB).

The operational amplifiers usual bias current compensation resistor in the noninverting input should not be used; the input should be connected directly to ground with a low-resistance wire. This resistor can cause a variable offset voltage contributing an error. All pins going to ground should be taken to a common point to avoid ground loops. The V_{DD} power supply should have a low noise level and not have transients greater than +17V.

Unused digital inputs must always be grounded or taken to V_{DD}; this will prevent noise from triggering the high impedance digital input resulting in output errors. It is also recommended that the used digital inputs be taken to ground or V_{DD} via a high value (1MΩ) resistor; this will prevent the accumulation of static charge whenever the PC card is disconnected from the system.

OUTPUT AMPLIFIER CONSIDERATIONS

For low speed or static applications, AC specifications of the amplifier are not very critical. In high-speed applications, slew rate, settling time, open-loop gain, and gain/phase margin specifications of the amplifier should be selected for the desired performance. It has already been pointed out that an offset can be caused by including the usual bias current compensation resistor in the amplifier's noninverting input-terminal. This resistor should not be used. Instead, the amplifier should have a bias current which is low over the temperature range of interest.

FIGURE 5: Unipolar Binary Operation (2-Quadrant)





FIGURE 6: Unipolar Binary Operation (2-Quadrant)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PMI PM-7541 CMOS 12-BIT MONOLITHIC MULTIPLYING D/A CONVERTER

The static accuracy is affected by the variation in the DAC's output resistance. This variation is best illustrated by using the circuit of Figure 8 and the equation:

$$\text{Error Voltage} = V_{OS} \left(1 + \frac{R_{FB}}{R_O} \right)$$

where R_O = function of digital code.
 $R_O \cong 10k\Omega$ for more than 4-bits of logic 1.
 $R_O \cong 30k\Omega$ for any single bit logic 1.

Therefore, the offset gain varies as follows:

At code 001111111111: $V_{ERROR1} = V_{OS} \left(1 + \frac{10k\Omega}{10k\Omega} \right) = 2 V_{OS}$

At code 010000000000: $V_{ERROR2} = V_{OS} \left(1 + \frac{10k\Omega}{30k\Omega} \right) = \frac{4}{3} V_{OS}$


The error difference is $2/3 V_{OS}$.

Since one LSB has a weight (for $V_{REF} = +10V$) of 2.5mV for the PM-7541 DAC, it is clearly important that V_{OS} be nulled, either using the amplifier's nulling pins or an external network.

APPLICATIONS

Figures 5, 6, and 7 show simple unipolar and bipolar circuits with their associated waveforms using the PM-7541 and two PMI types of output amplifiers. A small feedback capacitor should be used across the amplifier to help prevent overshoot and ringing when using high-speed op amps. Resistor R1 is used to trim for full scale, low tempco (approximately 50ppm/°C) resistors or trimpots should be selected when gain adjustments are required.

FIGURE 7: Bipolar Operation (4-Quadrant)



UNIPOLAR BINARY OPERATION (2-QUADRANT)

The circuits of Figures 5 and 6 can either be used as a fixed reference D/A converter, or as an attenuator with an AC input voltage. In the fixed reference mode, the DAC provides an analog output voltage in the range of zero to plus or minus V_{REF} , depending on V_{REF} polarity. The reference input voltage can range between $-20V$ to $+20V$; this is due to the ability of V_{REF} being able to exceed V_{DD} , the limiting factor being the op amp voltage range. Table 1 shows the code relationship for the circuit of Figure 6. R1 can be omitted with a resulting maximum gain error of 0.3% of full scale.

TABLE 1: Code Table for Circuit of Figure 6

DIGITAL INPUT	NOMINAL ANALOG OUTPUT
111111111111	$-0.99975 V_{REF}$
100000000000	$-0.50000 V_{REF}$
011111111111	$-0.49975 V_{REF}$
000000000000	0

BIPOLAR BINARY OPERATION (FOUR-QUADRANT)

The recommended circuit and code relationship is shown in Figure 7 and Table 2. The digital input is offset binary coded and multiplies V_{REF} per Table 2. Resistors R3 and R4 should be equal within 0.1% at all temperatures, but need not track the resistors within the PM-7541. The network comprised of R5, R6, and R7 sums 1/2 LSB of current into I_{OUT2} to ensure correct coding at zero. R1 can be adjusted to produce the outputs shown in Table 2. However, when the application permits it, R1 and R2 should be omitted. The maximum gain error in this condition is 0.3% of full scale. R5 may be replaced by a 100Ω fixed resistor; the maximum zero error is then 0.015% of full scale. The input offset voltage of both amplifiers should be adjusted to less than 0.1 mV and be better than 0.5mV over the temperature range of interest. With V_{REF} set to 10V, R5 is adjusted so that with code 100000000000, $V_{OUT} = 0V \pm 0.2mV$. R1 is adjusted so that code 000000000000 causes V_{OUT} to equal V_{REF} .

TABLE 2: Code Table for Circuit of Figure 7

DIGITAL INPUT	NOMINAL ANALOG OUTPUT
111111111111	$-0.99951 V_{REF}$
100000000001	$-0.00049 V_{REF}$
100000000000	0
010000000000	$+0.50000 V_{REF}$
000000000000	$+1.00000 V_{REF}$

DIGITAL-TO-ANALOG CONVERTERS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


OFFSET ADJUSTMENT

1. Adjust V_{REF} to approximately +10V.
2. Set R5 to zero.
3. Connect all digital inputs to "Logic 1".
4. Adjust I_{OUT2} amplifier offset trimpot for $0V \pm 0.1mV$ at I_{OUT2} amplifier output.
5. Connect a short circuit across R4.
6. Connect all digital inputs to "Logic 0".
7. Adjust I_{OUT2} amplifier offset trimpot for $0V \pm 0.1mV$ at I_{OUT1} amplifier output.
8. Remove short circuit across R4.
9. Connect MSB (Bit-1) to "Logic 1" and all other bits to "Logic 0".
10. Adjust R5 for $0V \pm 0.2mV$ at V_{OUT} .

GAIN ADJUSTMENT

1. Connect all digital inputs to V_{DD} .
2. Monitor V_{OUT} for $-V_{REF} \left(1 - \frac{1}{2^{11}}\right)$ volts reading while adjusting R1.

FIGURE 8: Simplified Circuit



ANALOG/DIGITAL DIVISION

The transfer function for the PM-7541 connected in the multiplying mode as shown in Figure 6 is:

$$V_O = -V_{IN} \left(\frac{A_1}{2^1} + \frac{A_2}{2^2} + \frac{A_3}{2^3} + \dots + \frac{A_{12}}{2^{12}} \right)$$


where A_x assume a value of 1 for an "ON" bit and 0 for an "OFF" bit.

The transfer function is modified when the DAC is connected in the feedback of an operational amplifier as shown in Figure 9, it now is:

$$V_O = \left(\frac{-V_{IN}}{\frac{A_1}{2^1} + \frac{A_2}{2^2} + \frac{A_3}{2^3} + \dots + \frac{A_{12}}{2^{12}}} \right)$$

The above transfer function is the division of an analog voltage (V_{REF}) by a digital word. The amplifier goes to the rails with all bits "OFF" since division by zero is infinity. With all bits "ON", the gain is 1 (± 1 LSB). The gain becomes 4096 with the LSB, bit 12, "ON".

FIGURE 9: Analog/Digital Divider



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้